--- /srv/rebuilderd/tmp/rebuilderdRDaSji/inputs/scip_10.0.2+ds-1_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdRDaSji/out/scip_10.0.2+ds-1_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2026-04-04 16:51:09.000000 debian-binary │ --rw-r--r-- 0 0 0 1056 2026-04-04 16:51:09.000000 control.tar.xz │ --rw-r--r-- 0 0 0 4325064 2026-04-04 16:51:09.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 1052 2026-04-04 16:51:09.000000 control.tar.xz │ +-rw-r--r-- 0 0 0 4325184 2026-04-04 16:51:09.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── file list │ │ │ @@ -6,8 +6,8 @@ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-04-04 16:51:09.000000 ./usr/share/doc/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-04-04 16:51:09.000000 ./usr/share/doc/scip/ │ │ │ -rw-r--r-- 0 root (0) root (0) 550 2026-04-04 16:51:09.000000 ./usr/share/doc/scip/changelog.Debian.gz │ │ │ -rw-r--r-- 0 root (0) root (0) 192922 2026-03-31 23:58:41.000000 ./usr/share/doc/scip/changelog.gz │ │ │ -rw-r--r-- 0 root (0) root (0) 6596 2026-04-04 16:47:56.000000 ./usr/share/doc/scip/copyright │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-04-04 16:51:09.000000 ./usr/share/man/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-04-04 16:51:09.000000 ./usr/share/man/man1/ │ │ │ --rw-r--r-- 0 root (0) root (0) 1439 2026-04-04 16:51:09.000000 ./usr/share/man/man1/scip.1.gz │ │ │ +-rw-r--r-- 0 root (0) root (0) 1444 2026-04-04 16:51:09.000000 ./usr/share/man/man1/scip.1.gz │ │ ├── ./usr/bin/scip │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 646c92242b91327c4243b7bb53b943122e614886 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 0a58dcaa72165e678dd3201da49244f55ff683ca │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -3523,15 +3523,15 @@ │ │ │ │ H{DyDxD5 │ │ │ │ H{DyDxD5 │ │ │ │ H{DyDxD5 │ │ │ │ I H{DyDxD5 │ │ │ │ H{DyDxD5 │ │ │ │ scip.set │ │ │ │ ARCH=armv8l │ │ │ │ - OSTYPE=Linux-6.12.74+deb13+1-arm64 │ │ │ │ + OSTYPE=Linux-6.12.74+deb13+1-cloud-arm64 │ │ │ │ COMP=GNU 15.2.0 │ │ │ │ BUILD=Release │ │ │ │ CHECKSTAGE=AUTO │ │ │ │ DEBUGSOL=OFF │ │ │ │ EXPRINT=none │ │ │ │ SYM=nauty │ │ │ │ CONOPT=OFF │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -348,188 +348,188 @@ │ │ │ │ bl feb69de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116bcc │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ stc 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq r8, r3, lr, ror #1 │ │ │ │ - addeq r8, r3, r8, lsl r1 │ │ │ │ - addeq r8, r3, lr, lsr #2 │ │ │ │ + strdeq r8, [r3], r2 │ │ │ │ + addeq r8, r3, ip, lsl r1 │ │ │ │ + addeq r8, r3, r2, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116bf8 │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ ldc 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ - addeq r8, r3, r2, asr #1 │ │ │ │ - addeq r8, r3, ip, ror #1 │ │ │ │ - addeq r8, r3, r2, lsl #2 │ │ │ │ + addeq r8, r3, r6, asr #1 │ │ │ │ + strdeq r8, [r3], r0 │ │ │ │ + addeq r8, r3, r6, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69e3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156c24 │ │ │ │ adcsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ecfa │ │ │ │ - addeq r8, r3, ip, asr #7 │ │ │ │ - addeq r8, r3, r6, lsl r4 │ │ │ │ - addeq r8, r3, ip, lsr #8 │ │ │ │ + ldrdeq r8, [r3], r0 │ │ │ │ + addeq r8, r3, sl, lsl r4 │ │ │ │ + addeq r8, r3, r0, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156c54 │ │ │ │ sbcsvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ece2 │ │ │ │ - addeq r8, r3, r8, lsl r4 │ │ │ │ - addeq r8, r3, r6, ror #7 │ │ │ │ - addeq r8, r3, ip, asr r4 │ │ │ │ + addeq r8, r3, ip, lsl r4 │ │ │ │ + addeq r8, r3, sl, ror #7 │ │ │ │ + addeq r8, r3, r0, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156c84 │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ecca │ │ │ │ - addeq r8, r3, r4, asr #8 │ │ │ │ - @ instruction: 0x008383b6 │ │ │ │ - umulleq r8, r3, r4, r4 │ │ │ │ + addeq r8, r3, r8, asr #8 │ │ │ │ + @ instruction: 0x008383ba │ │ │ │ + umulleq r8, r3, r8, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156cb4 │ │ │ │ adcsvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ecb2 │ │ │ │ - addeq r8, r3, r8, ror r4 │ │ │ │ - addeq r8, r3, r6, lsl #7 │ │ │ │ - umulleq r8, r3, ip, r3 │ │ │ │ + addeq r8, r3, ip, ror r4 │ │ │ │ + addeq r8, r3, sl, lsl #7 │ │ │ │ + addeq r8, r3, r0, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116ce4 │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ ldc 7, cr15, [sl], {254} @ 0xfe │ │ │ │ - addeq r8, r3, sl, lsl #9 │ │ │ │ - addeq r8, r3, r0 │ │ │ │ - addeq r8, r3, r6, lsl r0 │ │ │ │ + addeq r8, r3, lr, lsl #9 │ │ │ │ + addeq r8, r3, r4 │ │ │ │ + addeq r8, r3, sl, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116d10 │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ stc 7, cr15, [r4], {254} @ 0xfe │ │ │ │ - addeq r8, r3, sl, lsl #9 │ │ │ │ - ldrdeq r7, [r3], r4 │ │ │ │ - addeq r7, r3, sl, ror #31 │ │ │ │ + addeq r8, r3, lr, lsl #9 │ │ │ │ + ldrdeq r7, [r3], r8 │ │ │ │ + addeq r7, r3, lr, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116d3c │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ stcl 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ - umulleq r8, r3, sl, r4 │ │ │ │ - addeq r7, r3, r8, lsr #31 │ │ │ │ - @ instruction: 0x00837fbe │ │ │ │ + umulleq r8, r3, lr, r4 │ │ │ │ + addeq r7, r3, ip, lsr #31 │ │ │ │ + addeq r7, r3, r2, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116d68 │ │ │ │ stmdbmi r4, {r1, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ mrrc 7, 15, pc, r8, cr14 @ │ │ │ │ - umulleq r8, r3, lr, r4 │ │ │ │ - addeq r8, r3, r8, asr #10 │ │ │ │ - addeq r8, r3, lr, asr r5 │ │ │ │ + addeq r8, r3, r2, lsr #9 │ │ │ │ + addeq r8, r3, ip, asr #10 │ │ │ │ + addeq r8, r3, r2, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156d94 │ │ │ │ rscsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ec42 │ │ │ │ - addeq r8, r3, r8, asr r5 │ │ │ │ - ldrdeq r8, [r3], lr │ │ │ │ - strdeq r8, [r3], ip │ │ │ │ + addeq r8, r3, ip, asr r5 │ │ │ │ + addeq r8, r3, r2, ror #11 │ │ │ │ + addeq r8, r3, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156dc4 │ │ │ │ sbcsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ec2a │ │ │ │ - addeq r8, r3, r4, ror #11 │ │ │ │ - addeq r8, r3, lr, lsr #11 │ │ │ │ - addeq r8, r3, r0, ror #12 │ │ │ │ + addeq r8, r3, r8, ror #11 │ │ │ │ + @ instruction: 0x008385b2 │ │ │ │ + addeq r8, r3, r4, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116df4 │ │ │ │ stmdbmi r4, {r2, r3, r4, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ ldc 7, cr15, [r2], {254} @ 0xfe │ │ │ │ - addeq r8, r3, sl, asr #12 │ │ │ │ - @ instruction: 0x008384bc │ │ │ │ - ldrdeq r8, [r3], r2 │ │ │ │ + addeq r8, r3, lr, asr #12 │ │ │ │ + addeq r8, r3, r0, asr #9 │ │ │ │ + ldrdeq r8, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116e20 │ │ │ │ stmdbmi r4, {r1, r2, r4, r6, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ bl fff50e48 │ │ │ │ - @ instruction: 0x008386be │ │ │ │ - addeq r8, r3, r4, asr r5 │ │ │ │ - addeq r8, r3, lr, lsr r7 │ │ │ │ + addeq r8, r3, r2, asr #13 │ │ │ │ + addeq r8, r3, r8, asr r5 │ │ │ │ + addeq r8, r3, r2, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116e4c │ │ │ │ stmdbmi r4, {r0, r2, r3, r4, r5, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ bl ff9d0e74 │ │ │ │ - addeq r8, r3, lr, lsl r7 │ │ │ │ - umulleq r7, r3, r8, lr │ │ │ │ - addeq r8, r3, r2, lsl #1 │ │ │ │ + addeq r8, r3, r2, lsr #14 │ │ │ │ + umulleq r7, r3, ip, lr │ │ │ │ + addeq r8, r3, r6, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116e78 │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ bl ff450ea0 │ │ │ │ - addeq r8, r3, r6, lsl #26 │ │ │ │ - addeq r7, r3, ip, ror #28 │ │ │ │ - addeq r7, r3, r2, lsl #29 │ │ │ │ + addeq r8, r3, sl, lsl #26 │ │ │ │ + addeq r7, r3, r0, ror lr │ │ │ │ + addeq r7, r3, r6, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb6a0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r5], -sl, lsl #18 │ │ │ │ ldrbtmi r2, [r9], #-15 │ │ │ │ stcl 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ @@ -1094,25 +1094,25 @@ │ │ │ │ bicsvs r2, r1, r0, lsl #2 │ │ │ │ smlabtne r5, r2, r9, lr │ │ │ │ addvs lr, r1, r3, ror #15 │ │ │ │ @ instruction: 0xf505e7f8 │ │ │ │ @ instruction: 0xf5055780 │ │ │ │ ldrcc r5, [r0, -r0, lsl #17] │ │ │ │ svclt 0x0000e6f0 │ │ │ │ - rsbseq r9, ip, lr, lsl #7 │ │ │ │ - rsbseq r9, ip, r2, lsr #7 │ │ │ │ - rsbseq r9, ip, lr, ror #7 │ │ │ │ - rsbseq r9, ip, r2, lsr r3 │ │ │ │ - rsbseq r9, ip, r6, asr #6 │ │ │ │ - rsbseq r9, ip, r6, ror #6 │ │ │ │ + @ instruction: 0x007c9392 │ │ │ │ + rsbseq r9, ip, r6, lsr #7 │ │ │ │ + ldrshteq r9, [ip], #-50 @ 0xffffffce │ │ │ │ + rsbseq r9, ip, r6, lsr r3 │ │ │ │ + rsbseq r9, ip, sl, asr #6 │ │ │ │ + rsbseq r9, ip, sl, ror #6 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ andcs r4, r1, r2, lsl #18 │ │ │ │ @ instruction: 0xf7fe4479 │ │ │ │ svclt 0x0000bd4f │ │ │ │ - rsbseq r9, ip, r4, lsr #6 │ │ │ │ + rsbseq r9, ip, r8, lsr #6 │ │ │ │ svclt 0x00004770 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -1126,15 +1126,15 @@ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0x463881f0 │ │ │ │ @ instruction: 0xf0044641 │ │ │ │ stmdami r3, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs pc, #27557 @ 0x6ba5 @ │ │ │ │ @ instruction: 0xf0044478 │ │ │ │ @ instruction: 0xe7f1fa99 │ │ │ │ - rsbseq r9, ip, ip, asr #4 │ │ │ │ + rsbseq r9, ip, r0, asr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6aa30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r1, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svclt 0x0038b082 │ │ │ │ strmi r2, [sp], -r1 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @@ -1144,15 +1144,15 @@ │ │ │ │ @ instruction: 0x4631bd70 │ │ │ │ strtmi r9, [r8], -r1 │ │ │ │ @ instruction: 0xf9bcf004 │ │ │ │ blls 6586c │ │ │ │ ldrbtmi r4, [r8], #-1570 @ 0xfffff9de │ │ │ │ blx 1dcf878 │ │ │ │ strb r9, [pc, r1, lsl #22]! │ │ │ │ - rsbseq r9, ip, r6, lsl #4 │ │ │ │ + rsbseq r9, ip, sl, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6aa78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blx 57822 │ │ │ │ addlt pc, r2, r0, lsl #8 │ │ │ │ @ instruction: 0x4615461e │ │ │ │ svclt 0x00382c01 │ │ │ │ @@ -1163,15 +1163,15 @@ │ │ │ │ @ instruction: 0x4631bd70 │ │ │ │ strtmi r9, [r8], -r1 │ │ │ │ @ instruction: 0xf996f004 │ │ │ │ blls 658b8 │ │ │ │ ldrbtmi r4, [r8], #-1570 @ 0xfffff9de │ │ │ │ blx 144f8c4 │ │ │ │ strb r9, [pc, r1, lsl #22]! │ │ │ │ - ldrhteq r9, [ip], #-26 @ 0xffffffe6 │ │ │ │ + ldrhteq r9, [ip], #-30 @ 0xffffffe2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6aac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcs r1, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svclt 0x0038b082 │ │ │ │ ldrmi r2, [lr], -r1, lsl #2 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ @@ -1181,15 +1181,15 @@ │ │ │ │ @ instruction: 0x4631bd70 │ │ │ │ strtmi r9, [r8], -r1 │ │ │ │ @ instruction: 0xf972f004 │ │ │ │ blls 65900 │ │ │ │ ldrbtmi r4, [r8], #-1570 @ 0xfffff9de │ │ │ │ blx b4f90c │ │ │ │ strb r9, [pc, r1, lsl #22]! │ │ │ │ - rsbseq r9, ip, lr, asr #4 │ │ │ │ + rsbseq r9, ip, r2, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6ab0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blx 978b6 │ │ │ │ addlt pc, r3, r1, lsl #8 │ │ │ │ stccs 6, cr4, [r1], {29} │ │ │ │ strcs fp, [r1], #-3896 @ 0xfffff0c8 │ │ │ │ @@ -1200,15 +1200,15 @@ │ │ │ │ andls r9, r1, r6, lsl #18 │ │ │ │ @ instruction: 0xf0044628 │ │ │ │ stmdami r4, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi r9, [r2], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0044478 │ │ │ │ blls 92164 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - rsbseq r9, ip, r4, lsl #4 │ │ │ │ + rsbseq r9, ip, r8, lsl #4 │ │ │ │ ldrbmi fp, [r0, -r1, lsl #18]! │ │ │ │ tstcs r0, sl, lsl #12 │ │ │ │ bllt ffcd1954 │ │ │ │ ldrbmi fp, [r0, -r2, lsl #18]! │ │ │ │ ldmlt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrbmi fp, [r0, -r2, lsl #18]! │ │ │ │ stmialt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -1232,15 +1232,15 @@ │ │ │ │ @ instruction: 0x4639bdf0 │ │ │ │ ldrtmi r9, [r0], -r1 │ │ │ │ @ instruction: 0xf90cf004 │ │ │ │ blls 659cc │ │ │ │ ldrbtmi r4, [r8], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xf9c6f004 │ │ │ │ strb r9, [r6, r1, lsl #22]! │ │ │ │ - rsbseq r9, ip, r6, lsr #1 │ │ │ │ + rsbseq r9, ip, sl, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6abd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blx 57982 │ │ │ │ addlt pc, r2, r2, lsl #4 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ ldrmi r2, [r3], -r1, lsl #20 │ │ │ │ @@ -1258,15 +1258,15 @@ │ │ │ │ andls r9, r1, r6, lsl #18 │ │ │ │ @ instruction: 0xf0044630 │ │ │ │ stmdami r4, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strtmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0044478 │ │ │ │ blls 9207c │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - rsbseq r9, ip, r0, asr #32 │ │ │ │ + rsbseq r9, ip, r4, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6ac40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff0 │ │ │ │ addlt r6, r3, r0, lsl #16 │ │ │ │ movwls fp, #4408 @ 0x1138 │ │ │ │ ldmda lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -1274,15 +1274,15 @@ │ │ │ │ andlt r6, r3, sl, lsl r0 │ │ │ │ strmi fp, [r8], -r0, lsl #26 │ │ │ │ @ instruction: 0xf0044611 │ │ │ │ stmdami r3, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r3, r8, ror r4 │ │ │ │ bl 151be4 │ │ │ │ ldmdblt r0!, {r2, ip, sp, lr, pc}^ │ │ │ │ - rsbseq r9, ip, r4, lsl r1 │ │ │ │ + rsbseq r9, ip, r8, lsl r1 │ │ │ │ orrlt r6, r2, r2, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6ac84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldrmi r9, [r0], -r1 │ │ │ │ svc 0x00fef7fd │ │ │ │ @@ -1329,17 +1329,17 @@ │ │ │ │ @ instruction: 0xf0044478 │ │ │ │ stmdbls r6, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0044630 │ │ │ │ stmdami r5, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0044478 │ │ │ │ strtmi pc, [r0], -r5, lsl #18 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq r8, ip, r0, lsr #30 │ │ │ │ - rsbseq r8, ip, r4, lsr pc │ │ │ │ - rsbseq r8, ip, r8, asr pc │ │ │ │ + rsbseq r8, ip, r4, lsr #30 │ │ │ │ + rsbseq r8, ip, r8, lsr pc │ │ │ │ + rsbseq r8, ip, ip, asr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6ad64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ stmdavs r0, {r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf12af1ca │ │ │ │ cmnlt r8, r4, lsl #12 │ │ │ │ @@ -1355,15 +1355,15 @@ │ │ │ │ strmi lr, [r7], #-2502 @ 0xfffff63a │ │ │ │ ldcllt 2, cr6, [r0, #-464]! @ 0xfffffe30 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0xf814f004 │ │ │ │ pop {r1, fp, lr} │ │ │ │ ldrbtmi r4, [r8], #-112 @ 0xffffff90 │ │ │ │ stmialt lr, {r2, ip, sp, lr, pc}^ │ │ │ │ - rsbseq r8, ip, sl, ror #31 │ │ │ │ + rsbseq r8, ip, lr, ror #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb6adc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r6, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cmplt lr, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf1ca6830 │ │ │ │ @ instruction: 0x4604f0f9 │ │ │ │ @@ -1388,17 +1388,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-248 @ 0xffffff08 │ │ │ │ ldmlt r6, {r2, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0xffd2f003 │ │ │ │ pop {r2, fp, lr} │ │ │ │ ldrbtmi r4, [r8], #-248 @ 0xffffff08 │ │ │ │ stmlt ip, {r2, ip, sp, lr, pc} │ │ │ │ - rsbseq r8, ip, r2, lsr lr │ │ │ │ - rsbseq r8, ip, sl, asr pc │ │ │ │ - rsbseq r8, ip, sl, lsl #31 │ │ │ │ + rsbseq r8, ip, r6, lsr lr │ │ │ │ + rsbseq r8, ip, lr, asr pc │ │ │ │ + rsbseq r8, ip, lr, lsl #31 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r3, {r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ bvs 8c0170 │ │ │ │ @@ -1510,17 +1510,17 @@ │ │ │ │ mvnvs r6, r1, ror #2 │ │ │ │ stmibvs r3, {r0, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xe752005f │ │ │ │ strb r2, [ip, r0, lsl #4]! │ │ │ │ strb r6, [r3, -r1, lsl #1] │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - rsbseq r8, ip, lr, lsl #25 │ │ │ │ - rsbseq r8, ip, r2, lsr #25 │ │ │ │ - rsbseq r8, ip, ip, ror #25 │ │ │ │ + @ instruction: 0x007c8c92 │ │ │ │ + rsbseq r8, ip, r6, lsr #25 │ │ │ │ + ldrshteq r8, [ip], #-192 @ 0xffffff40 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ cmplt r3, r9, lsl #13 │ │ │ │ @@ -1633,17 +1633,17 @@ │ │ │ │ stmdavs r3!, {r1, r3, r4, sl, lr}^ │ │ │ │ str r6, [r7, -r2, ror #3]! │ │ │ │ rsbseq r6, r6, r6, lsl #19 │ │ │ │ andcs lr, r0, #23330816 @ 0x1640000 │ │ │ │ addvs lr, r1, ip, ror #15 │ │ │ │ @ instruction: 0xf04fe742 │ │ │ │ @ instruction: 0xe7e732ff │ │ │ │ - @ instruction: 0x007c8a9e │ │ │ │ - ldrhteq r8, [ip], #-162 @ 0xffffff5e │ │ │ │ - ldrshteq r8, [ip], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r8, ip, r2, lsr #21 │ │ │ │ + ldrhteq r8, [ip], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r8, ip, r2, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6b224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ addlt r6, r3, r9, lsl #16 │ │ │ │ stmdavs r3, {r0, r5, r7, r8, ip, sp, pc}^ │ │ │ │ andvs r4, fp, r2, lsl #12 │ │ │ │ @@ -1691,15 +1691,15 @@ │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, sl, fp, sp, lr, pc}^ │ │ │ │ blcs 1cce4 │ │ │ │ stmib r2, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmib r2, {r0, r8, r9, ip, sp}^ │ │ │ │ stmib r2, {r0, r2, r8, r9, ip, sp}^ │ │ │ │ subsvs r3, r3, #469762048 @ 0x1c000000 │ │ │ │ svclt 0x0000e7ae │ │ │ │ - rsbseq r8, ip, lr, ror fp │ │ │ │ + rsbseq r8, ip, r2, lsl #23 │ │ │ │ mvnslt r6, sl, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6b308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ addlt r6, r3, r1, asr #16 │ │ │ │ bvs ff06c15c │ │ │ │ @@ -1802,17 +1802,17 @@ │ │ │ │ eorseq pc, r0, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf0034478 │ │ │ │ @ instruction: 0x4638fd59 │ │ │ │ @ instruction: 0xf0034641 │ │ │ │ stmdami r4, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0034478 │ │ │ │ ubfx pc, r1, #26, #7 │ │ │ │ - ldrhteq r8, [ip], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r8, ip, ip, asr #15 │ │ │ │ - rsbseq r8, ip, ip, asr r9 │ │ │ │ + ldrhteq r8, [ip], #-126 @ 0xffffff82 │ │ │ │ + ldrsbteq r8, [ip], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r8, ip, r0, ror #18 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cmnlt r0, #128, 12 @ 0x8000000 │ │ │ │ strpl pc, [r0], #1280 @ 0x500 │ │ │ │ bpl fe0516dc │ │ │ │ @@ -1839,15 +1839,15 @@ │ │ │ │ pop {r8, r9, sp} │ │ │ │ @ instruction: 0x46088ff8 │ │ │ │ @ instruction: 0xf0034611 │ │ │ │ stmdami r3, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @ instruction: 0xf0034478 │ │ │ │ svclt 0x0000bd07 │ │ │ │ - ldrshteq r8, [ip], #-136 @ 0xffffff78 │ │ │ │ + ldrshteq r8, [ip], #-140 @ 0xffffff74 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0b083 │ │ │ │ andls r8, r1, r0 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @@ -1886,17 +1886,17 @@ │ │ │ │ ldclt 0, cr15, [r4], #12 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx ffc50402 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0034ff0 │ │ │ │ svclt 0x0000bca9 │ │ │ │ - rsbseq r8, ip, r0, ror r6 │ │ │ │ - @ instruction: 0x007c879c │ │ │ │ - rsbseq r8, ip, r6, ror #16 │ │ │ │ + rsbseq r8, ip, r4, ror r6 │ │ │ │ + rsbseq r8, ip, r0, lsr #15 │ │ │ │ + rsbseq r8, ip, sl, ror #16 │ │ │ │ vqdmlal.s q9, d0, d0 │ │ │ │ push {r3, r5, r6, r8, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ bl feb6b620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, asr #31 │ │ │ │ stmdble r3!, {r0, r1, r8, fp, sp}^ │ │ │ │ @@ -2109,20 +2109,20 @@ │ │ │ │ bicsvs r2, r1, r0, lsl #2 │ │ │ │ smlabtne r5, r2, r9, lr │ │ │ │ addvs lr, r1, r3, ror #15 │ │ │ │ @ instruction: 0xf505e7f8 │ │ │ │ @ instruction: 0xf5055780 │ │ │ │ ldrcc r5, [r0, -r0, lsl #17] │ │ │ │ svclt 0x0000e6f0 │ │ │ │ - ldrhteq r8, [ip], #-50 @ 0xffffffce │ │ │ │ - rsbseq r8, ip, r6, asr #7 │ │ │ │ - rsbseq r8, ip, r2, lsl r4 │ │ │ │ - rsbseq r8, ip, r6, asr r3 │ │ │ │ - rsbseq r8, ip, sl, ror #6 │ │ │ │ - rsbseq r8, ip, sl, lsl #7 │ │ │ │ + ldrhteq r8, [ip], #-54 @ 0xffffffca │ │ │ │ + rsbseq r8, ip, sl, asr #7 │ │ │ │ + rsbseq r8, ip, r6, lsl r4 │ │ │ │ + rsbseq r8, ip, sl, asr r3 │ │ │ │ + rsbseq r8, ip, lr, ror #6 │ │ │ │ + rsbseq r8, ip, lr, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6b9a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf7fe9101 │ │ │ │ stmdbls r1, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ @@ -2349,20 +2349,20 @@ │ │ │ │ @ instruction: 0x61a1b12c │ │ │ │ bicsvs r2, r1, r0, lsl #2 │ │ │ │ smlabtne r5, r2, r9, lr │ │ │ │ addvs lr, r1, r3, ror #15 │ │ │ │ @ instruction: 0xf505e7f8 │ │ │ │ strbmi r5, [r7], -r0, lsl #17 │ │ │ │ usat r3, #18, r0, lsl #14 │ │ │ │ - rsbseq r7, ip, lr, ror #31 │ │ │ │ - rsbseq r8, ip, r2 │ │ │ │ - rsbseq r8, ip, lr, asr #32 │ │ │ │ - @ instruction: 0x007c7f92 │ │ │ │ - rsbseq r7, ip, r6, lsr #31 │ │ │ │ - rsbseq r7, ip, r6, asr #31 │ │ │ │ + ldrshteq r7, [ip], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r8, ip, r6 │ │ │ │ + rsbseq r8, ip, r2, asr r0 │ │ │ │ + @ instruction: 0x007c7f96 │ │ │ │ + rsbseq r7, ip, sl, lsr #31 │ │ │ │ + rsbseq r7, ip, sl, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6bd60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ blls 1263d8 │ │ │ │ @ instruction: 0xf7fe9101 │ │ │ │ @@ -2467,15 +2467,15 @@ │ │ │ │ @ instruction: 0xf505dda2 │ │ │ │ addmi r5, r3, #128, 2 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andle r4, r2, r0, lsl r6 │ │ │ │ blx ff3d2d08 │ │ │ │ @ instruction: 0xf7fee798 │ │ │ │ ldr pc, [r5, r7, lsl #21] │ │ │ │ - rsbseq r7, ip, sl, asr #31 │ │ │ │ + rsbseq r7, ip, lr, asr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldmib sp, {r0, r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8dd580e │ │ │ │ stmdbcs r0, {r6, ip, pc} │ │ │ │ @@ -2563,15 +2563,15 @@ │ │ │ │ @ instruction: 0xf10142a8 │ │ │ │ ldrmi r0, [r0], -r8, lsl #2 │ │ │ │ andle r9, r3, r3, lsl #6 │ │ │ │ blx 452e84 │ │ │ │ ldr r9, [r6, r3, lsl #22] │ │ │ │ @ instruction: 0xf9c8f7fe │ │ │ │ ldr r9, [r2, r3, lsl #22] │ │ │ │ - rsbseq r7, ip, r0, asr lr │ │ │ │ + rsbseq r7, ip, r4, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6c0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ @ instruction: 0xf7fe9b06 │ │ │ │ @@ -2680,16 +2680,16 @@ │ │ │ │ stmdavs r9!, {sl, fp} │ │ │ │ @ instruction: 0x46224478 │ │ │ │ @ instruction: 0x3c00e9cd │ │ │ │ cdp2 0, 7, cr15, cr10, cr2, {0} │ │ │ │ @ instruction: 0xf7fee7b9 │ │ │ │ blls 1133e4 │ │ │ │ svclt 0x0000e793 │ │ │ │ - rsbseq r7, ip, r6, ror #25 │ │ │ │ - rsbseq r7, ip, r0, lsr ip │ │ │ │ + rsbseq r7, ip, sl, ror #25 │ │ │ │ + rsbseq r7, ip, r4, lsr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6c27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], r0, ror #31 │ │ │ │ addlt r6, r4, r9, lsl #16 │ │ │ │ suble r2, lr, r0, lsl #18 │ │ │ │ ldrmi r2, [lr], r3, lsl #20 │ │ │ │ @@ -2759,15 +2759,15 @@ │ │ │ │ blls d8190 │ │ │ │ ldmdavs r1!, {r1, r5, r9, sl, lr} │ │ │ │ stmib sp, {r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0023c00 │ │ │ │ @ instruction: 0xe7c4fddb │ │ │ │ @ instruction: 0xf840f7fe │ │ │ │ ldr r9, [lr, r3, lsl #22] │ │ │ │ - ldrshteq r7, [ip], #-160 @ 0xffffff60 │ │ │ │ + ldrshteq r7, [ip], #-164 @ 0xffffff5c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strpl pc, [r0], r0, lsl #10 │ │ │ │ svcne 0x00074681 │ │ │ │ ldmvc ip!, {r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -2803,16 +2803,16 @@ │ │ │ │ @ instruction: 0xfff2f7fd │ │ │ │ stmdami r5, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ cmpppl r3, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0024478 │ │ │ │ stmdami r3, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0024478 │ │ │ │ @ instruction: 0xe7ebfd7f │ │ │ │ - rsbseq r7, ip, r0, lsl #16 │ │ │ │ - rsbseq r7, ip, ip, lsr #18 │ │ │ │ + rsbseq r7, ip, r4, lsl #16 │ │ │ │ + rsbseq r7, ip, r0, lsr r9 │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldmdb r0, {r4, ip, sp}^ │ │ │ │ ldrbmi r0, [r0, -r2, lsl #2]! │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ svclt 0x00004770 │ │ │ │ addpl pc, r0, #0, 10 │ │ │ │ @@ -3013,23 +3013,23 @@ │ │ │ │ svclt 0x0000e756 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ - ldrsbteq r7, [ip], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r7, ip, r6, lsr #20 │ │ │ │ - ldrshteq r7, [ip], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r7, ip, ip, asr #17 │ │ │ │ - ldrsbteq r7, [ip], #-130 @ 0xffffff7e │ │ │ │ - ldrsbteq r7, [ip], #-138 @ 0xffffff76 │ │ │ │ - rsbseq sp, sp, r8, lsr #24 │ │ │ │ - rsbseq r7, ip, r6, asr #17 │ │ │ │ - rsbseq r7, ip, r4, lsr #17 │ │ │ │ + rsbseq r7, ip, r0, ror #19 │ │ │ │ + rsbseq r7, ip, sl, lsr #20 │ │ │ │ + ldrshteq r7, [ip], #-152 @ 0xffffff68 │ │ │ │ + ldrsbteq r7, [ip], #-128 @ 0xffffff80 │ │ │ │ + ldrsbteq r7, [ip], #-134 @ 0xffffff7a │ │ │ │ + ldrsbteq r7, [ip], #-142 @ 0xffffff72 │ │ │ │ + rsbseq sp, sp, ip, lsr #24 │ │ │ │ + rsbseq r7, ip, sl, asr #17 │ │ │ │ + rsbseq r7, ip, r8, lsr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ svcmi 0x003bb089 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #0, 12 │ │ │ │ @@ -3086,18 +3086,18 @@ │ │ │ │ blx fe4d16b8 │ │ │ │ strtmi r4, [sl], -r8, lsl #16 │ │ │ │ ldrbtmi r4, [r8], #-1571 @ 0xfffff9dd │ │ │ │ blx 13516c6 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq r7, ip, ip, asr #16 │ │ │ │ - rsbseq r7, ip, ip, asr r8 │ │ │ │ - rsbseq r7, ip, r8, lsl #15 │ │ │ │ - rsbseq r7, ip, lr, asr #15 │ │ │ │ + rsbseq r7, ip, r0, asr r8 │ │ │ │ + rsbseq r7, ip, r0, ror #16 │ │ │ │ + rsbseq r7, ip, ip, lsl #15 │ │ │ │ + ldrsbteq r7, [ip], #-114 @ 0xffffff8e │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6c8e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ eorscs r4, r0, r5, lsl #12 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ stc 1, cr9, [sp, #4] │ │ │ │ @@ -3120,17 +3120,17 @@ │ │ │ │ ldrbtmi r2, [r8], #-768 @ 0xfffffd00 │ │ │ │ blx 351746 >::_M_default_append(unsigned int)@@Base+0xcebb2> │ │ │ │ @ instruction: 0x46394630 │ │ │ │ blx 125174c │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 151756 │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - rsbseq r7, ip, lr, lsl r3 │ │ │ │ - rsbseq r7, ip, r2, lsr r3 │ │ │ │ - rsbseq r7, ip, lr, asr r7 │ │ │ │ + rsbseq r7, ip, r2, lsr #6 │ │ │ │ + rsbseq r7, ip, r6, lsr r3 │ │ │ │ + rsbseq r7, ip, r2, ror #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6c964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ suble r2, r5, r0, lsl #22 │ │ │ │ @ instruction: 0x4619695c │ │ │ │ @@ -3170,17 +3170,17 @@ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0xf9e6f002 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00240f0 │ │ │ │ svclt 0x0000ba9f │ │ │ │ - rsbseq r7, ip, sl, ror #4 │ │ │ │ - @ instruction: 0x007c7396 │ │ │ │ - rsbseq r7, ip, sl, asr #13 │ │ │ │ + rsbseq r7, ip, lr, ror #4 │ │ │ │ + @ instruction: 0x007c739a │ │ │ │ + rsbseq r7, ip, lr, asr #13 │ │ │ │ bleq 250e28 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r6, [r0, -r1, lsl #5]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -3334,26 +3334,26 @@ │ │ │ │ ldmdami r0, {r0, r4, r6, r7, r8, sp} │ │ │ │ @ instruction: 0xf0024478 │ │ │ │ stmdami pc, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} @ │ │ │ │ ldrtmi r9, [r2], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0024478 │ │ │ │ blls 94008 │ │ │ │ svclt 0x0000e6f4 │ │ │ │ - ldrshteq r7, [ip], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r7, ip, r6, asr #32 │ │ │ │ - rsbseq r7, ip, r6, lsr r1 │ │ │ │ - ldrsbteq r7, [ip], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r7, ip, sl, lsl r0 │ │ │ │ - rsbseq r7, ip, sl, lsl #2 │ │ │ │ - rsbseq r7, ip, r8, ror #9 │ │ │ │ - rsbseq r6, ip, r6, ror #31 │ │ │ │ - ldrsbteq r7, [ip], #-6 │ │ │ │ - ldrshteq r7, [ip], #-64 @ 0xffffffc0 │ │ │ │ - ldrhteq r6, [ip], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r7, ip, r8, lsr #1 │ │ │ │ + ldrshteq r7, [ip], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r7, ip, sl, asr #32 │ │ │ │ + rsbseq r7, ip, sl, lsr r1 │ │ │ │ + ldrsbteq r7, [ip], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r7, ip, lr, lsl r0 │ │ │ │ + rsbseq r7, ip, lr, lsl #2 │ │ │ │ + rsbseq r7, ip, ip, ror #9 │ │ │ │ + rsbseq r6, ip, sl, ror #31 │ │ │ │ + ldrsbteq r7, [ip], #-10 │ │ │ │ + ldrshteq r7, [ip], #-68 @ 0xffffffbc │ │ │ │ + ldrhteq r6, [ip], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r7, ip, ip, lsr #1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ strcc lr, [r5, #-2512] @ 0xfffff630 │ │ │ │ strmi r4, [r8], r4, lsl #12 │ │ │ │ @@ -3506,26 +3506,26 @@ │ │ │ │ ldmdami r0, {r0, r4, r6, r7, r8, sp} │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ stmdami pc, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrtmi r9, [r2], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0024478 │ │ │ │ blls 93d58 │ │ │ │ svclt 0x0000e6f2 │ │ │ │ - rsbseq r7, ip, r4, asr #8 │ │ │ │ - rsbseq r6, ip, r0, lsr #27 │ │ │ │ - @ instruction: 0x007c6e90 │ │ │ │ - rsbseq r7, ip, r0, lsr r2 │ │ │ │ - rsbseq r6, ip, r0, ror sp │ │ │ │ - rsbseq r6, ip, r0, ror #28 │ │ │ │ - rsbseq r7, ip, ip, lsr r2 │ │ │ │ - rsbseq r6, ip, r8, lsr sp │ │ │ │ - rsbseq r6, ip, r8, lsr #28 │ │ │ │ + rsbseq r7, ip, r8, asr #8 │ │ │ │ + rsbseq r6, ip, r4, lsr #27 │ │ │ │ + @ instruction: 0x007c6e94 │ │ │ │ + rsbseq r7, ip, r4, lsr r2 │ │ │ │ + rsbseq r6, ip, r4, ror sp │ │ │ │ + rsbseq r6, ip, r4, ror #28 │ │ │ │ rsbseq r7, ip, r0, asr #4 │ │ │ │ - rsbseq r6, ip, r8, lsl #26 │ │ │ │ - ldrshteq r6, [ip], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r6, ip, ip, lsr sp │ │ │ │ + rsbseq r6, ip, ip, lsr #28 │ │ │ │ + rsbseq r7, ip, r4, asr #4 │ │ │ │ + rsbseq r6, ip, ip, lsl #26 │ │ │ │ + ldrshteq r6, [ip], #-220 @ 0xffffff24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r9], r8, lsl #13 │ │ │ │ movwne lr, #22992 @ 0x59d0 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @@ -3694,26 +3694,26 @@ │ │ │ │ ldmdami r0, {r0, r4, r6, r7, r8, sp} │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ stmdami pc, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ strtmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ blls 95a68 │ │ │ │ svclt 0x0000e6d5 │ │ │ │ - ldrhteq r6, [ip], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r6, ip, r8, lsr #23 │ │ │ │ - rsbseq r6, ip, sl, asr #30 │ │ │ │ - rsbseq r6, ip, ip, lsl #21 │ │ │ │ - rsbseq r6, ip, ip, ror fp │ │ │ │ - rsbseq r6, ip, sl, asr pc │ │ │ │ - ldrhteq r6, [ip], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r6, ip, r6, asr #20 │ │ │ │ - rsbseq r6, ip, r6, lsr fp │ │ │ │ - rsbseq r6, ip, r0, asr pc │ │ │ │ - rsbseq r6, ip, r8, lsl sl │ │ │ │ - rsbseq r6, ip, r8, lsl #22 │ │ │ │ + ldrhteq r6, [ip], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r6, ip, ip, lsr #23 │ │ │ │ + rsbseq r6, ip, lr, asr #30 │ │ │ │ + @ instruction: 0x007c6a90 │ │ │ │ + rsbseq r6, ip, r0, lsl #23 │ │ │ │ + rsbseq r6, ip, lr, asr pc │ │ │ │ + rsbseq r6, ip, r0, asr #31 │ │ │ │ + rsbseq r6, ip, sl, asr #20 │ │ │ │ + rsbseq r6, ip, sl, lsr fp │ │ │ │ + rsbseq r6, ip, r4, asr pc │ │ │ │ + rsbseq r6, ip, ip, lsl sl │ │ │ │ + rsbseq r6, ip, ip, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, r5, lsl #12 │ │ │ │ ldrmi r6, [pc], -r0, lsl #19 │ │ │ │ rsble r2, r0, r0, lsl #18 │ │ │ │ @@ -3934,29 +3934,29 @@ │ │ │ │ bicscs pc, r1, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2066 @ 0xfffff7ee │ │ │ │ blx ffbd23fe │ │ │ │ blls 68440 │ │ │ │ ldrbtmi r4, [r8], #-1570 @ 0xfffff9de │ │ │ │ stc2 0, cr15, [r8], #4 │ │ │ │ strb r9, [ip], r1, lsl #22 │ │ │ │ - ldrsbteq r6, [ip], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r6, ip, lr, lsr #27 │ │ │ │ - rsbseq r6, ip, lr, lsl #14 │ │ │ │ - ldrshteq r6, [ip], #-126 @ 0xffffff82 │ │ │ │ - ldrsbteq r6, [ip], #-186 @ 0xffffff46 │ │ │ │ - ldrsbteq r6, [ip], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r6, ip, lr, asr #15 │ │ │ │ - rsbseq r6, ip, lr, ror #22 │ │ │ │ - rsbseq r6, ip, sl, lsr #13 │ │ │ │ - @ instruction: 0x007c679a │ │ │ │ - ldrhteq r6, [ip], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r6, ip, sl, ror r6 │ │ │ │ - rsbseq r6, ip, sl, ror #14 │ │ │ │ - rsbseq r6, ip, r6, asr r6 │ │ │ │ - rsbseq r6, ip, r6, asr #14 │ │ │ │ + ldrsbteq r6, [ip], #-220 @ 0xffffff24 │ │ │ │ + ldrhteq r6, [ip], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r6, ip, r2, lsl r7 │ │ │ │ + rsbseq r6, ip, r2, lsl #16 │ │ │ │ + ldrsbteq r6, [ip], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r6, ip, r2, ror #13 │ │ │ │ + ldrsbteq r6, [ip], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r6, ip, r2, ror fp │ │ │ │ + rsbseq r6, ip, lr, lsr #13 │ │ │ │ + @ instruction: 0x007c679e │ │ │ │ + ldrhteq r6, [ip], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r6, ip, lr, ror r6 │ │ │ │ + rsbseq r6, ip, lr, ror #14 │ │ │ │ + rsbseq r6, ip, sl, asr r6 │ │ │ │ + rsbseq r6, ip, sl, asr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6d64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050fd8 │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ addlt r6, r5, r0, lsl #19 │ │ │ │ subsle r2, pc, r0, lsl #18 │ │ │ │ @@ -4174,29 +4174,29 @@ │ │ │ │ bicscs pc, r1, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2066 @ 0xfffff7ee │ │ │ │ blx 3d27bc │ │ │ │ blls 68800 │ │ │ │ ldrbtmi r4, [r8], #-1570 @ 0xfffff9de │ │ │ │ blx ff2527c8 │ │ │ │ ldrb r9, [r0], r1, lsl #22 │ │ │ │ - rsbseq r6, ip, r6, lsl sl │ │ │ │ - rsbseq r6, ip, ip, ror #19 │ │ │ │ - rsbseq r6, ip, lr, asr #6 │ │ │ │ - rsbseq r6, ip, lr, lsr r4 │ │ │ │ - rsbseq r6, ip, sl, lsl r8 │ │ │ │ - rsbseq r6, ip, lr, lsl r3 │ │ │ │ - rsbseq r6, ip, lr, lsl #8 │ │ │ │ - rsbseq r6, ip, lr, lsr #15 │ │ │ │ - rsbseq r6, ip, sl, ror #5 │ │ │ │ - ldrsbteq r6, [ip], #-58 @ 0xffffffc6 │ │ │ │ - ldrshteq r6, [ip], #-114 @ 0xffffff8e │ │ │ │ - ldrhteq r6, [ip], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r6, ip, sl, lsr #7 │ │ │ │ - @ instruction: 0x007c6296 │ │ │ │ - rsbseq r6, ip, r6, lsl #7 │ │ │ │ + rsbseq r6, ip, sl, lsl sl │ │ │ │ + ldrshteq r6, [ip], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r6, ip, r2, asr r3 │ │ │ │ + rsbseq r6, ip, r2, asr #8 │ │ │ │ + rsbseq r6, ip, lr, lsl r8 │ │ │ │ + rsbseq r6, ip, r2, lsr #6 │ │ │ │ + rsbseq r6, ip, r2, lsl r4 │ │ │ │ + ldrhteq r6, [ip], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r6, ip, lr, ror #5 │ │ │ │ + ldrsbteq r6, [ip], #-62 @ 0xffffffc2 │ │ │ │ + ldrshteq r6, [ip], #-118 @ 0xffffff8a │ │ │ │ + ldrhteq r6, [ip], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r6, ip, lr, lsr #7 │ │ │ │ + @ instruction: 0x007c629a │ │ │ │ + rsbseq r6, ip, sl, lsl #7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x469a4616 │ │ │ │ movwcs lr, #22992 @ 0x59d0 │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @@ -4365,26 +4365,26 @@ │ │ │ │ ldmdami r0, {r0, r4, r6, r7, r8, sp} │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ stmdami pc, {r0, r4, r7, fp, ip, sp, lr, pc} @ │ │ │ │ strtmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ blls 94fec │ │ │ │ svclt 0x0000e6d3 │ │ │ │ - rsbseq r6, ip, r6, asr #32 │ │ │ │ - rsbseq r6, ip, r6, lsr r1 │ │ │ │ - ldrsbteq r6, [ip], #-70 @ 0xffffffba │ │ │ │ - rsbseq r6, ip, r6, lsl r0 │ │ │ │ - rsbseq r6, ip, r6, lsl #2 │ │ │ │ - rsbseq r6, ip, r2, ror #9 │ │ │ │ - rsbseq r6, ip, r4, asr #10 │ │ │ │ - rsbseq r5, ip, ip, asr #31 │ │ │ │ - ldrhteq r6, [ip], #-12 │ │ │ │ - ldrsbteq r6, [ip], #-68 @ 0xffffffbc │ │ │ │ - @ instruction: 0x007c5f9c │ │ │ │ - rsbseq r6, ip, ip, lsl #1 │ │ │ │ + rsbseq r6, ip, sl, asr #32 │ │ │ │ + rsbseq r6, ip, sl, lsr r1 │ │ │ │ + ldrsbteq r6, [ip], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r6, ip, sl, lsl r0 │ │ │ │ + rsbseq r6, ip, sl, lsl #2 │ │ │ │ + rsbseq r6, ip, r6, ror #9 │ │ │ │ + rsbseq r6, ip, r8, asr #10 │ │ │ │ + ldrsbteq r5, [ip], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r6, ip, r0, asr #1 │ │ │ │ + ldrsbteq r6, [ip], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r5, ip, r0, lsr #31 │ │ │ │ + @ instruction: 0x007c6090 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r8], r4, lsl #12 │ │ │ │ ldrdeq lr, [r5, -r0] │ │ │ │ addmi fp, r1, #131 @ 0x83 │ │ │ │ @@ -4552,26 +4552,26 @@ │ │ │ │ bicscs pc, r1, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ @ instruction: 0xff1af000 │ │ │ │ blls 28ddc │ │ │ │ ldrbtmi r4, [r8], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xffd4f000 │ │ │ │ ldrb r9, [r4], r0, lsl #22 │ │ │ │ - rsbseq r5, ip, lr, asr #26 │ │ │ │ - rsbseq r5, ip, lr, lsr lr │ │ │ │ - rsbseq r6, ip, r0, ror #3 │ │ │ │ - rsbseq r5, ip, r2, lsr #26 │ │ │ │ - rsbseq r5, ip, r2, lsl lr │ │ │ │ - ldrshteq r6, [ip], #-16 │ │ │ │ - rsbseq r6, ip, r2, asr r2 │ │ │ │ - ldrsbteq r5, [ip], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r5, ip, ip, asr #27 │ │ │ │ - rsbseq r6, ip, r6, ror #3 │ │ │ │ - rsbseq r5, ip, lr, lsr #25 │ │ │ │ - @ instruction: 0x007c5d9e │ │ │ │ + rsbseq r5, ip, r2, asr sp │ │ │ │ + rsbseq r5, ip, r2, asr #28 │ │ │ │ + rsbseq r6, ip, r4, ror #3 │ │ │ │ + rsbseq r5, ip, r6, lsr #26 │ │ │ │ + rsbseq r5, ip, r6, lsl lr │ │ │ │ + ldrshteq r6, [ip], #-20 @ 0xffffffec │ │ │ │ + rsbseq r6, ip, r6, asr r2 │ │ │ │ + rsbseq r5, ip, r0, ror #25 │ │ │ │ + ldrsbteq r5, [ip], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r6, ip, sl, ror #3 │ │ │ │ + ldrhteq r5, [ip], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r5, ip, r2, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6dfe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff8 │ │ │ │ @ instruction: 0xf1bcc000 │ │ │ │ eorle r0, r1, r0, lsl #30 │ │ │ │ stmibvs r1, {r1, r2, r3, r7, r9, sl, lr} │ │ │ │ @@ -4592,15 +4592,15 @@ │ │ │ │ @ instruction: 0xf8ce2300 │ │ │ │ stclt 0, cr3, [r8, #-0] │ │ │ │ @ instruction: 0x46104619 │ │ │ │ cdp2 0, 12, cr15, cr8, cr0, {0} │ │ │ │ pop {r1, fp, lr} │ │ │ │ ldrbtmi r4, [r8], #-8 │ │ │ │ svclt 0x0082f000 │ │ │ │ - @ instruction: 0x007c619a │ │ │ │ + @ instruction: 0x007c619e │ │ │ │ ldrdgt pc, [r0], -r1 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strlt sp, [r0, #-34] @ 0xffffffde │ │ │ │ stmibvs r1, {r1, r2, r3, r7, r9, sl, lr} │ │ │ │ andle r1, sl, fp, asr #28 │ │ │ │ bl b0e74 │ │ │ │ and r0, r1, r1, lsl #5 │ │ │ │ @@ -4648,16 +4648,16 @@ │ │ │ │ movwcs r4, #2311 @ 0x907 │ │ │ │ andcs r9, r1, r0 │ │ │ │ strls r4, [r1], #-1145 @ 0xfffffb87 │ │ │ │ stmib r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0x460481f0 │ │ │ │ ldrb r4, [r1, r2, lsl #12]! │ │ │ │ - rsbseq r6, ip, r4, lsr r1 │ │ │ │ - rsbseq r6, ip, r4, lsl #2 │ │ │ │ + rsbseq r6, ip, r8, lsr r1 │ │ │ │ + rsbseq r6, ip, r8, lsl #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ ldrmi r4, [r9], -r2, lsl #13 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r8, sl, fp, ip, pc}^ │ │ │ │ @@ -4945,16 +4945,16 @@ │ │ │ │ @ instruction: 0xe7b5fb3f │ │ │ │ ldmdb r8, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r7, r8, lr, asr r7 │ │ │ │ addeq r7, r8, ip, asr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ andeq r1, r0, r0, lsl r3 │ │ │ │ addeq r7, r8, r4, ror #13 │ │ │ │ - ldrshteq r5, [ip], #-200 @ 0xffffff38 │ │ │ │ - @ instruction: 0x007c5c94 │ │ │ │ + ldrshteq r5, [ip], #-204 @ 0xffffff34 │ │ │ │ + @ instruction: 0x007c5c98 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f4f8cc │ │ │ │ addlt r4, r2, pc, lsl #18 │ │ │ │ bge ea030 │ │ │ │ stmiapl fp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -5109,16 +5109,16 @@ │ │ │ │ @ instruction: 0xf7fae79d │ │ │ │ svclt 0x0000e812 │ │ │ │ addeq r7, r8, r4, asr r5 │ │ │ │ addeq r7, r8, lr, asr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ andeq r0, r0, ip, lsr pc │ │ │ │ addeq r7, r8, r8, ror #9 │ │ │ │ - ldrshteq r5, [ip], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r5, ip, sl, lsl #21 │ │ │ │ + ldrshteq r5, [ip], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r5, ip, lr, lsl #21 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f4f8cc │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ bmi 48388c │ │ │ │ ldrbtmi sl, [ip], #2819 @ 0xb03 │ │ │ │ @@ -5247,15 +5247,15 @@ │ │ │ │ bfi r6, ip, #16, #14 │ │ │ │ mrc 7, 7, APSR_nzcv, cr12, cr9, {7} │ │ │ │ @ instruction: 0x008872b0 │ │ │ │ addeq r7, r8, sl, lsr #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ andeq r0, r0, ip, lsr pc │ │ │ │ addeq r7, r8, r2, asr #4 │ │ │ │ - rsbseq r5, ip, r6, asr r8 │ │ │ │ + rsbseq r5, ip, sl, asr r8 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f4f8cc │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ bmi 483ab0 │ │ │ │ ldrbtmi sl, [ip], #2819 @ 0xb03 │ │ │ │ @@ -5394,15 +5394,15 @@ │ │ │ │ @ instruction: 0x46146973 │ │ │ │ @ instruction: 0xf7f9e7d0 │ │ │ │ svclt 0x0000edd6 │ │ │ │ umulleq r7, r8, r2, r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r7, r8, r8, lsl #1 │ │ │ │ addeq r7, r8, r0, ror r0 │ │ │ │ - rsbseq r5, ip, r0, asr r6 │ │ │ │ + rsbseq r5, ip, r4, asr r6 │ │ │ │ andeq r0, r0, ip, lsr pc │ │ │ │ vst3.8 {d27-d29}, [pc], r8 │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00ecf8cc │ │ │ │ ldrd pc, [ip], #-143 @ 0xffffff71 │ │ │ │ blmi 503d08 │ │ │ │ @@ -5487,15 +5487,15 @@ │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, r4, lsl r4 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d13, d13, d2 │ │ │ │ ldclt 13, cr4, [r0, #-112]! @ 0xffffff90 │ │ │ │ ldc 7, cr15, [r4, #-996] @ 0xfffffc1c │ │ │ │ addeq r6, r8, r2, lsr #28 │ │ │ │ - rsbseq r5, ip, r8, ror #8 │ │ │ │ + rsbseq r5, ip, ip, ror #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq r8, [r8], r0 │ │ │ │ umulleq r8, r8, r2, r7 @ │ │ │ │ addeq r6, r8, r4, ror #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6ee68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -5549,18 +5549,18 @@ │ │ │ │ strb pc, [sl, r7, lsl #29] @ │ │ │ │ stc 7, cr15, [r0], #996 @ 0x3e4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r6, r8, sl, lsl #27 │ │ │ │ addeq r8, r8, r8, asr r3 │ │ │ │ strdeq r8, [r8], r8 @ │ │ │ │ addeq r6, r8, sl, asr #26 │ │ │ │ - rsbseq r5, ip, r0, ror #6 │ │ │ │ + rsbseq r5, ip, r4, ror #6 │ │ │ │ strdeq r8, [r8], lr │ │ │ │ umulleq r8, r8, lr, r6 @ │ │ │ │ - rsbseq r5, ip, r4, lsr #6 │ │ │ │ + rsbseq r5, ip, r8, lsr #6 │ │ │ │ vst3.8 {d27-d29}, [pc] │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ addlt r4, r3, pc, lsl #20 │ │ │ │ stmdbge r4, {r0, r1, r2, r3, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf851447a │ │ │ │ @@ -5663,27 +5663,27 @@ │ │ │ │ @ instruction: 0xe7d7ff31 │ │ │ │ vtst.8 d20, d0, d0 │ │ │ │ ldrbtmi r1, [r8], #-329 @ 0xfffffeb7 │ │ │ │ @ instruction: 0xf7ff300c │ │ │ │ stmdami lr, {r0, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4478 │ │ │ │ strb pc, [fp, r5, lsr #30] @ │ │ │ │ - rsbseq r5, ip, lr, ror r2 │ │ │ │ - ldrshteq r4, [lr], #-34 @ 0xffffffde │ │ │ │ - rsbseq r5, ip, lr, lsl #4 │ │ │ │ - ldrsbteq r5, [ip], #-28 @ 0xffffffe4 │ │ │ │ - addeq fp, r2, sl, lsl fp │ │ │ │ - ldrhteq r5, [ip], #-30 @ 0xffffffe2 │ │ │ │ - strdeq fp, [r2], ip │ │ │ │ - rsbseq r5, ip, r8, lsr #3 │ │ │ │ - ldrhteq r5, [ip], #-20 @ 0xffffffec │ │ │ │ - rsbseq r5, ip, lr, lsl #3 │ │ │ │ - addeq fp, r2, ip, asr #21 │ │ │ │ - rsbseq r5, ip, r6, ror r1 │ │ │ │ - @ instruction: 0x0082bab4 │ │ │ │ + rsbseq r5, ip, r2, lsl #5 │ │ │ │ + ldrshteq r4, [lr], #-38 @ 0xffffffda │ │ │ │ + rsbseq r5, ip, r2, lsl r2 │ │ │ │ + rsbseq r5, ip, r0, ror #3 │ │ │ │ + addeq fp, r2, lr, lsl fp │ │ │ │ + rsbseq r5, ip, r2, asr #3 │ │ │ │ + addeq fp, r2, r0, lsl #22 │ │ │ │ + rsbseq r5, ip, ip, lsr #3 │ │ │ │ + ldrhteq r5, [ip], #-24 @ 0xffffffe8 │ │ │ │ + @ instruction: 0x007c5192 │ │ │ │ + ldrdeq fp, [r2], r0 │ │ │ │ + rsbseq r5, ip, sl, ror r1 │ │ │ │ + @ instruction: 0x0082bab8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6f148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 16dbed0 │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ stmdavs r3, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ blvs 16c4408 │ │ │ │ @@ -5773,17 +5773,17 @@ │ │ │ │ movwls r9, #513 @ 0x201 │ │ │ │ strmi r6, [r8, r9, lsl #16]! │ │ │ │ andcc lr, r0, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ strb sl, [r5, -lr, ror #30]! │ │ │ │ @ instruction: 0x00886abe │ │ │ │ andeq r0, r0, ip, lsr pc │ │ │ │ - rsbseq r5, ip, r6, asr #32 │ │ │ │ - rsbseq r5, ip, r4, lsr r0 │ │ │ │ - rsbseq sp, ip, r0, lsr #28 │ │ │ │ + rsbseq r5, ip, sl, asr #32 │ │ │ │ + rsbseq r5, ip, r8, lsr r0 │ │ │ │ + rsbseq sp, ip, r4, lsr #28 │ │ │ │ andeq r1, r0, r0, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb6f2dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ strmi r6, [ip], -r0, asr #18 │ │ │ │ @ instruction: 0xf7f9b108 │ │ │ │ @@ -5796,17 +5796,17 @@ │ │ │ │ mvnscs r4, r7, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ pop {r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf7ff4038 │ │ │ │ svclt 0x0000be1b │ │ │ │ - rsbseq r4, lr, ip │ │ │ │ - rsbseq r4, ip, r8, ror #30 │ │ │ │ - rsbseq r4, ip, r4, ror pc │ │ │ │ + rsbseq r4, lr, r0, lsl r0 │ │ │ │ + rsbseq r4, ip, ip, ror #30 │ │ │ │ + rsbseq r4, ip, r8, ror pc │ │ │ │ blmi 12a93c │ │ │ │ ldrbtmi r4, [fp], #-1146 @ 0xfffffb86 │ │ │ │ andsvs r6, r9, r0, lsl r0 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrdeq r7, [r8], r8 │ │ │ │ addeq r8, r8, r2, lsl #5 │ │ │ │ andcs r4, r0, r4, lsl #20 │ │ │ │ @@ -5961,16 +5961,16 @@ │ │ │ │ subeq lr, r3, #2048 @ 0x800 │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ eorcs pc, r2, r0, asr r8 @ │ │ │ │ tsteq r2, r1, asr #20 │ │ │ │ strdvs sp, [r9], -r4 @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - addeq r3, r3, r8, ror sl │ │ │ │ - umulleq r3, r3, sl, r8 @ │ │ │ │ + addeq r3, r3, ip, ror sl │ │ │ │ + umulleq r3, r3, lr, r8 @ │ │ │ │ ldrblt r4, [r0, #595]! @ 0x253 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ ldreq pc, [pc], #-2 @ 183c8 │ │ │ │ subsmi fp, ip, #88, 30 @ 0x160 │ │ │ │ @ instruction: 0x46051b12 │ │ │ │ vldmdble r2!, {s5-s4} │ │ │ │ orrcc r3, r0, r1, lsl #20 │ │ │ │ @@ -6186,17 +6186,17 @@ │ │ │ │ @ instruction: 0xf8d50281 │ │ │ │ b 10ece64 │ │ │ │ svclt 0x00040305 │ │ │ │ ldrdcs pc, [r0, #130]! @ 0x82 │ │ │ │ eorvs r4, r3, r3, lsl r3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - addeq r3, r3, r8, lsr #14 │ │ │ │ - addeq r3, r3, r8, lsl #12 │ │ │ │ - addeq r3, r3, r6, ror #10 │ │ │ │ + addeq r3, r3, ip, lsr #14 │ │ │ │ + addeq r3, r3, ip, lsl #12 │ │ │ │ + addeq r3, r3, sl, ror #10 │ │ │ │ ldrblt r4, [r0, #595]! @ 0x253 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ streq pc, [pc], -r2 │ │ │ │ subsmi fp, lr, #88, 30 @ 0x160 │ │ │ │ @ instruction: 0x46071b92 │ │ │ │ vstrle s5, [r6, #-0] │ │ │ │ @ instruction: 0xf1013a01 │ │ │ │ @@ -6297,17 +6297,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf97af7ff │ │ │ │ stmdbls r3, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7ff4478 │ │ │ │ blls 1171c0 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq r4, ip, ip, lsl #16 │ │ │ │ - ldrsbteq r4, [ip], #-120 @ 0xffffff88 │ │ │ │ - rsbseq sp, ip, r8, lsl #11 │ │ │ │ + rsbseq r4, ip, r0, lsl r8 │ │ │ │ + ldrsbteq r4, [ip], #-124 @ 0xffffff84 │ │ │ │ + rsbseq sp, ip, ip, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6fb08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ tstlt sl, #26214400 @ 0x1900000 │ │ │ │ ldrdgt pc, [r8], -r4 │ │ │ │ @@ -6339,18 +6339,18 @@ │ │ │ │ ldrbtmi r2, [r8], #-403 @ 0xfffffe6d │ │ │ │ @ instruction: 0xf7ff300c │ │ │ │ stmdami r7, {r0, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9e0f7ff │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq r4, ip, r8, ror #14 │ │ │ │ - rsbseq r4, ip, r8, lsl #15 │ │ │ │ - rsbseq r4, ip, lr, lsr #14 │ │ │ │ - ldrsbteq sp, [ip], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r4, ip, ip, ror #14 │ │ │ │ + rsbseq r4, ip, ip, lsl #15 │ │ │ │ + rsbseq r4, ip, r2, lsr r7 │ │ │ │ + rsbseq sp, ip, r2, ror #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ blls 1ea420 │ │ │ │ vstrle d18, [r3, #-0] │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @@ -6397,23 +6397,23 @@ │ │ │ │ cmpcs r1, sp, lsl #16 │ │ │ │ ldrbtcc pc, [pc], #79 @ 18a70 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8aef7ff │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ @ instruction: 0xf96af7ff │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - ldrshteq r4, [ip], #-104 @ 0xffffff98 │ │ │ │ - @ instruction: 0x007c4698 │ │ │ │ - rsbseq sp, ip, r8, asr #8 │ │ │ │ - rsbseq r4, ip, ip, ror r6 │ │ │ │ - rsbseq sp, ip, ip, lsr #8 │ │ │ │ - rsbseq r4, ip, ip, asr r6 │ │ │ │ - rsbseq r4, ip, r0, lsr #13 │ │ │ │ - rsbseq r4, ip, r0, asr #12 │ │ │ │ - addeq sl, r2, lr, lsr pc │ │ │ │ + ldrshteq r4, [ip], #-108 @ 0xffffff94 │ │ │ │ + @ instruction: 0x007c469c │ │ │ │ + rsbseq sp, ip, ip, asr #8 │ │ │ │ + rsbseq r4, ip, r0, lsl #13 │ │ │ │ + rsbseq sp, ip, r0, lsr r4 │ │ │ │ + rsbseq r4, ip, r0, ror #12 │ │ │ │ + rsbseq r4, ip, r4, lsr #13 │ │ │ │ + rsbseq r4, ip, r4, asr #12 │ │ │ │ + addeq sl, r2, r2, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6fcb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf04fb083 │ │ │ │ strdvs r3, [sl], -pc @ │ │ │ │ @ instruction: 0x4798689b │ │ │ │ @@ -6424,16 +6424,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ff300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf936f7ff │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrsbteq r4, [ip], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq sp, ip, sl, lsl #7 │ │ │ │ + ldrsbteq r4, [ip], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq sp, ip, lr, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6fd00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmvs fp, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x46034798 │ │ │ │ tstle r2, r1, lsl #16 │ │ │ │ @@ -6443,16 +6443,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf856f7ff │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7ff4478 │ │ │ │ blls 96f78 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x007c4590 │ │ │ │ - rsbseq sp, ip, r0, asr #6 │ │ │ │ + @ instruction: 0x007c4594 │ │ │ │ + rsbseq sp, ip, r4, asr #6 │ │ │ │ ldrbmi r6, [r0, -r0, asr #17]! │ │ │ │ ldrbmi r6, [r0, -r1, asr #1]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x46044d30 │ │ │ │ @@ -6500,22 +6500,22 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r4, [r9], -fp, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe0f7fe │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf89cf7ff │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - rsbseq r4, ip, r4, ror #10 │ │ │ │ - ldrshteq r4, [ip], #-74 @ 0xffffffb6 │ │ │ │ - strdeq sl, [r2], r8 │ │ │ │ - rsbseq r4, ip, r4, ror #9 │ │ │ │ - @ instruction: 0x007cd292 │ │ │ │ - ldrsbteq r4, [ip], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r4, ip, r4, lsr #9 │ │ │ │ - addeq sl, r2, r2, lsr #27 │ │ │ │ + rsbseq r4, ip, r8, ror #10 │ │ │ │ + ldrshteq r4, [ip], #-78 @ 0xffffffb2 │ │ │ │ + strdeq sl, [r2], ip │ │ │ │ + rsbseq r4, ip, r8, ror #9 │ │ │ │ + @ instruction: 0x007cd296 │ │ │ │ + rsbseq r4, ip, r2, ror #9 │ │ │ │ + rsbseq r4, ip, r8, lsr #9 │ │ │ │ + addeq sl, r2, r6, lsr #27 │ │ │ │ biclt r6, fp, r3, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb6fe4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ andsne pc, r5, #64, 4 │ │ │ │ @@ -6523,15 +6523,15 @@ │ │ │ │ @ instruction: 0xf7fa9101 │ │ │ │ stmdbls r1, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mcrlt 7, 7, pc, cr0, cr10, {7} @ │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbseq r4, ip, ip, ror #8 │ │ │ │ + rsbseq r4, ip, r0, ror r4 │ │ │ │ ldrbmi r6, [r0, -r0, lsl #16]! │ │ │ │ ldrbmi r6, [r0, -r0, asr #16]! │ │ │ │ ldrbmi r6, [r0, -r0, lsl #17]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6fe94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @@ -6606,15 +6606,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ mrrc 7, 15, pc, r8, cr8 @ │ │ │ │ ldrdeq r5, [r8], lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r4, [ip], #-58 @ 0xffffffc6 │ │ │ │ + ldrshteq r4, [ip], #-62 @ 0xffffffc2 │ │ │ │ addeq r5, r8, sl, ror #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6ffd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ mcr2 7, 5, pc, cr14, cr15, {7} @ │ │ │ │ @@ -6837,25 +6837,25 @@ │ │ │ │ strb pc, [r4, r1, lsl #28]! @ │ │ │ │ strtmi r4, [r9], -lr, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ ldc2l 7, cr15, [r6, #1016]! @ 0x3f8 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ - ldrshteq r4, [ip], #-12 │ │ │ │ - rsbseq r4, ip, sl, rrx │ │ │ │ - rsbseq ip, ip, r6, ror sp │ │ │ │ - rsbseq r4, ip, r6, asr #32 │ │ │ │ - addeq sl, r2, r0, lsr #17 │ │ │ │ - rsbseq r4, ip, sl, lsr #32 │ │ │ │ - addeq sl, r2, r4, lsl #17 │ │ │ │ - rsbseq r4, ip, r2, lsl r0 │ │ │ │ - addeq sl, r2, ip, ror #16 │ │ │ │ - ldrshteq r3, [ip], #-252 @ 0xffffff04 │ │ │ │ - addeq sl, r2, r6, asr r8 │ │ │ │ + rsbseq r4, ip, r0, lsl #2 │ │ │ │ + rsbseq r4, ip, lr, rrx │ │ │ │ + rsbseq ip, ip, sl, ror sp │ │ │ │ + rsbseq r4, ip, sl, asr #32 │ │ │ │ + addeq sl, r2, r4, lsr #17 │ │ │ │ + rsbseq r4, ip, lr, lsr #32 │ │ │ │ + addeq sl, r2, r8, lsl #17 │ │ │ │ + rsbseq r4, ip, r6, lsl r0 │ │ │ │ + addeq sl, r2, r0, ror r8 │ │ │ │ + rsbseq r4, ip, r0 │ │ │ │ + addeq sl, r2, sl, asr r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 154658 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ blmi baac14 │ │ │ │ strmi fp, [pc], -r9, lsl #1 │ │ │ │ @@ -6900,19 +6900,19 @@ │ │ │ │ @ instruction: 0xf06f71a7 │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7fe300c │ │ │ │ stmdami r7, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ ldc2l 7, cr15, [r8, #-1016]! @ 0xfffffc08 │ │ │ │ svclt 0x0000e7d8 │ │ │ │ - rsbseq r3, ip, r0, asr #31 │ │ │ │ - rsbseq r3, ip, sl, lsr #30 │ │ │ │ - rsbseq ip, ip, r6, lsr ip │ │ │ │ - rsbseq r3, ip, r2, lsl #30 │ │ │ │ - rsbseq r3, ip, r2, lsr #30 │ │ │ │ + rsbseq r3, ip, r4, asr #31 │ │ │ │ + rsbseq r3, ip, lr, lsr #30 │ │ │ │ + rsbseq ip, ip, sl, lsr ip │ │ │ │ + rsbseq r3, ip, r6, lsl #30 │ │ │ │ + rsbseq r3, ip, r6, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb70484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -6962,18 +6962,18 @@ │ │ │ │ ldmib r4, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfffffafd │ │ │ │ addeq r5, r8, r8, lsr r7 │ │ │ │ @ instruction: 0xfffffc6d │ │ │ │ @ instruction: 0xfffff9a7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xfffffa27 │ │ │ │ - rsbseq r3, ip, r0, lsl #29 │ │ │ │ + rsbseq r3, ip, r4, lsl #29 │ │ │ │ addeq r5, r8, r0, lsl #14 │ │ │ │ - rsbseq r3, ip, r6, lsr #28 │ │ │ │ - rsbseq ip, ip, r2, lsr fp │ │ │ │ + rsbseq r3, ip, sl, lsr #28 │ │ │ │ + rsbseq ip, ip, r6, lsr fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb7057c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andls r4, r1, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf7ff9100 │ │ │ │ @@ -7049,15 +7049,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ ldm ip, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x008855be │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, ip, ip, asr #26 │ │ │ │ + rsbseq r3, ip, r0, asr sp │ │ │ │ addeq r5, r8, r2, ror r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb706d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ blx cd74de │ │ │ │ @@ -7220,21 +7220,21 @@ │ │ │ │ @ instruction: 0xe7de34ff │ │ │ │ vadd.i8 d20, d0, d10 │ │ │ │ ldrbtmi r1, [r8], #-295 @ 0xfffffed9 │ │ │ │ @ instruction: 0xf7fe300c │ │ │ │ stmdami r8, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ udf #4001 @ 0xfa1 │ │ │ │ - rsbseq r3, ip, ip, lsl #22 │ │ │ │ - ldrhteq r3, [ip], #-164 @ 0xffffff5c │ │ │ │ - rsbseq ip, ip, r8, lsr r7 │ │ │ │ - @ instruction: 0x007c3a96 │ │ │ │ - addeq sl, r2, r8, ror #4 │ │ │ │ - rsbseq r3, ip, sl, ror sl │ │ │ │ - addeq sl, r2, ip, asr #4 │ │ │ │ + rsbseq r3, ip, r0, lsl fp │ │ │ │ + ldrhteq r3, [ip], #-168 @ 0xffffff58 │ │ │ │ + rsbseq ip, ip, ip, lsr r7 │ │ │ │ + @ instruction: 0x007c3a9a │ │ │ │ + addeq sl, r2, ip, ror #4 │ │ │ │ + rsbseq r3, ip, lr, ror sl │ │ │ │ + addeq sl, r2, r0, asr r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 154c50 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r7, r9, asr #26 │ │ │ │ cdp 6, 11, cr4, cr0, cr8, {4} │ │ │ │ @@ -7306,26 +7306,26 @@ │ │ │ │ @ instruction: 0x71a3f44f │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf98af7fe │ │ │ │ strtmi r4, [r9], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ ldr pc, [r2, r5, asr #20]! │ │ │ │ - rsbseq r3, ip, sl, asr #20 │ │ │ │ - ldrsbteq r3, [ip], #-156 @ 0xffffff64 │ │ │ │ - @ instruction: 0x007c3998 │ │ │ │ - rsbseq ip, ip, ip, lsl r6 │ │ │ │ - rsbseq r3, ip, r0, lsl #19 │ │ │ │ - rsbseq ip, ip, r4, lsl #12 │ │ │ │ - rsbseq r3, ip, ip, asr r9 │ │ │ │ - addeq sl, r2, lr, lsr #2 │ │ │ │ - rsbseq r3, ip, r0, asr #18 │ │ │ │ - addeq sl, r2, r2, lsl r1 │ │ │ │ - rsbseq r3, ip, r4, lsr #18 │ │ │ │ - ldrhteq r3, [ip], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r3, ip, lr, asr #20 │ │ │ │ + rsbseq r3, ip, r0, ror #19 │ │ │ │ + @ instruction: 0x007c399c │ │ │ │ + rsbseq ip, ip, r0, lsr #12 │ │ │ │ + rsbseq r3, ip, r4, lsl #19 │ │ │ │ + rsbseq ip, ip, r8, lsl #12 │ │ │ │ + rsbseq r3, ip, r0, ror #18 │ │ │ │ + addeq sl, r2, r2, lsr r1 │ │ │ │ + rsbseq r3, ip, r4, asr #18 │ │ │ │ + addeq sl, r2, r6, lsl r1 │ │ │ │ + rsbseq r3, ip, r8, lsr #18 │ │ │ │ + rsbseq r3, ip, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb70b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ bleq 54f44 │ │ │ │ @ instruction: 0xf918f7ff │ │ │ │ bleq 54f8c │ │ │ │ @@ -7402,18 +7402,18 @@ │ │ │ │ mrc 7, 0, APSR_nzcv, cr14, cr7, {7} │ │ │ │ @ instruction: 0xfffffb09 │ │ │ │ addeq r5, r8, ip, asr #32 │ │ │ │ @ instruction: 0xfffff9a9 │ │ │ │ @ instruction: 0xfffffb9b │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xfffffa5b │ │ │ │ - rsbseq r3, ip, r8, lsl r8 │ │ │ │ + rsbseq r3, ip, ip, lsl r8 │ │ │ │ addeq r5, r8, r4, lsl r0 │ │ │ │ - rsbseq r3, ip, r2, asr #15 │ │ │ │ - rsbseq ip, ip, r6, asr #8 │ │ │ │ + rsbseq r3, ip, r6, asr #15 │ │ │ │ + rsbseq ip, ip, sl, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb70c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ @ instruction: 0xf868f7ff │ │ │ │ stmdals r1, {r2, r9, sl, lr} │ │ │ │ @@ -7458,15 +7458,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ stc 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ addeq r4, r8, r2, asr pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, ip, r0, lsr #14 │ │ │ │ + rsbseq r3, ip, r4, lsr #14 │ │ │ │ addeq r4, r8, r6, lsl #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb7c748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ @@ -7591,21 +7591,21 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 19d2c @ │ │ │ │ stmdami sl, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r2, [r8], #-498 @ 0xfffffe0e │ │ │ │ @ instruction: 0xf7fd300c │ │ │ │ stmdami r8, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ ldrb pc, [r1, r9, lsl #16]! @ │ │ │ │ - rsbseq r3, ip, r0, ror #10 │ │ │ │ - rsbseq r3, ip, r2, lsr #10 │ │ │ │ - rsbseq ip, ip, r6, ror #2 │ │ │ │ - rsbseq r3, ip, r4, lsl #10 │ │ │ │ - umulleq r9, r2, r6, ip │ │ │ │ - rsbseq r3, ip, sl, ror #9 │ │ │ │ - addeq r9, r2, ip, ror ip │ │ │ │ + rsbseq r3, ip, r4, ror #10 │ │ │ │ + rsbseq r3, ip, r6, lsr #10 │ │ │ │ + rsbseq ip, ip, sl, ror #2 │ │ │ │ + rsbseq r3, ip, r8, lsl #10 │ │ │ │ + umulleq r9, r2, sl, ip │ │ │ │ + rsbseq r3, ip, lr, ror #9 │ │ │ │ + addeq r9, r2, r0, lsl #25 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ blmi 92b7d8 │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ @ instruction: 0x4604447b │ │ │ │ @@ -7639,19 +7639,19 @@ │ │ │ │ @ instruction: 0xf06f7186 │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7fd300c │ │ │ │ stmdami r7, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xffaaf7fd │ │ │ │ svclt 0x0000e7dc │ │ │ │ - rsbseq r3, ip, r0, asr #9 │ │ │ │ - rsbseq r3, ip, r2, asr r4 │ │ │ │ - @ instruction: 0x007cc096 │ │ │ │ - rsbseq r3, ip, lr, lsr #8 │ │ │ │ - rsbseq r3, ip, r6, lsl #7 │ │ │ │ + rsbseq r3, ip, r4, asr #9 │ │ │ │ + rsbseq r3, ip, r6, asr r4 │ │ │ │ + @ instruction: 0x007cc09a │ │ │ │ + rsbseq r3, ip, r2, lsr r4 │ │ │ │ + rsbseq r3, ip, sl, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb71020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf7fe9101 │ │ │ │ stmdbls r1, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc 8, cr6, [r0, #12] │ │ │ │ @@ -7698,18 +7698,18 @@ │ │ │ │ bl ff357eb4 │ │ │ │ @ instruction: 0xfffffcd1 │ │ │ │ addeq r4, r8, r8, lsr #23 │ │ │ │ @ instruction: 0xfffffbed │ │ │ │ @ instruction: 0xfffffd4f │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xfffffc23 │ │ │ │ - ldrhteq r3, [ip], #-52 @ 0xffffffcc │ │ │ │ + ldrhteq r3, [ip], #-56 @ 0xffffffc8 │ │ │ │ addeq r4, r8, r0, ror fp │ │ │ │ - rsbseq r3, ip, lr, asr r3 │ │ │ │ - rsbseq fp, ip, r2, lsr #31 │ │ │ │ + rsbseq r3, ip, r2, ror #6 │ │ │ │ + rsbseq fp, ip, r6, lsr #31 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb7110c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ stc 1, cr9, [sp, #4] │ │ │ │ @ instruction: 0xf7fe0b02 │ │ │ │ @@ -7770,15 +7770,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r7, r1 │ │ │ │ @ instruction: 0xf7f7bdf0 │ │ │ │ svclt 0x0000eb36 │ │ │ │ umulleq r4, r8, sl, sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, ip, r0, asr #5 │ │ │ │ + rsbseq r3, ip, r4, asr #5 │ │ │ │ addeq r4, r8, r4, lsr #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -ip, lsl #1 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @@ -7948,20 +7948,20 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrclt 6, 5, ip, cr0, cr7, {7} │ │ │ │ addeq r4, r8, r0, ror r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, ip, r2, asr #32 │ │ │ │ - rsbseq r2, ip, lr, ror #31 │ │ │ │ + rsbseq r3, ip, r6, asr #32 │ │ │ │ + ldrshteq r2, [ip], #-242 @ 0xffffff0e │ │ │ │ @ instruction: 0x008847b0 │ │ │ │ - ldrsbteq r2, [ip], #-250 @ 0xffffff06 │ │ │ │ - addeq r9, r2, lr, lsr #14 │ │ │ │ - rsbseq fp, ip, ip, asr #23 │ │ │ │ + ldrsbteq r2, [ip], #-254 @ 0xffffff02 │ │ │ │ + addeq r9, r2, r2, lsr r7 │ │ │ │ + ldrsbteq fp, [ip], #-176 @ 0xffffff50 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb7cf08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ ldc2 7, cr15, [sl], {254} @ 0xfe │ │ │ │ @@ -8086,27 +8086,27 @@ │ │ │ │ @ instruction: 0xe7e5fc35 │ │ │ │ vtst.8 d20, d0, d0 │ │ │ │ ldrbtmi r1, [r8], #-325 @ 0xfffffebb │ │ │ │ @ instruction: 0xf7fd300c │ │ │ │ stmdami lr, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4478 │ │ │ │ ldrb pc, [r9, r9, lsr #24] @ │ │ │ │ - rsbseq r2, ip, lr, ror #28 │ │ │ │ - ldrshteq r2, [ip], #-212 @ 0xffffff2c │ │ │ │ - ldrshteq fp, [ip], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r2, ip, ip, asr #27 │ │ │ │ - ldrsbteq r2, [ip], #-218 @ 0xffffff26 │ │ │ │ - ldrhteq r2, [ip], #-208 @ 0xffffff30 │ │ │ │ - addeq r9, r2, r6, lsl #10 │ │ │ │ - @ instruction: 0x007c2d96 │ │ │ │ - addeq r9, r2, ip, ror #9 │ │ │ │ - rsbseq r2, ip, lr, ror sp │ │ │ │ - ldrdeq r9, [r2], r4 │ │ │ │ - rsbseq r2, ip, r6, ror #26 │ │ │ │ - @ instruction: 0x008294bc │ │ │ │ + rsbseq r2, ip, r2, ror lr │ │ │ │ + ldrshteq r2, [ip], #-216 @ 0xffffff28 │ │ │ │ + rsbseq fp, ip, r0, lsl #20 │ │ │ │ + ldrsbteq r2, [ip], #-208 @ 0xffffff30 │ │ │ │ + ldrsbteq r2, [ip], #-222 @ 0xffffff22 │ │ │ │ + ldrhteq r2, [ip], #-212 @ 0xffffff2c │ │ │ │ + addeq r9, r2, sl, lsl #10 │ │ │ │ + @ instruction: 0x007c2d9a │ │ │ │ + strdeq r9, [r2], r0 │ │ │ │ + rsbseq r2, ip, r2, lsl #27 │ │ │ │ + ldrdeq r9, [r2], r8 │ │ │ │ + rsbseq r2, ip, sl, ror #26 │ │ │ │ + addeq r9, r2, r0, asr #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi d59f8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ blmi a2bfb4 │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ @@ -8145,19 +8145,19 @@ │ │ │ │ @ instruction: 0xf06f115f │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7fd300c │ │ │ │ stmdami r7, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx fed585e2 │ │ │ │ svclt 0x0000e7d8 │ │ │ │ - rsbseq r2, ip, r4, asr sp │ │ │ │ - rsbseq r2, ip, r6, lsr #25 │ │ │ │ - rsbseq fp, ip, lr, lsr #17 │ │ │ │ - rsbseq r2, ip, lr, ror ip │ │ │ │ - @ instruction: 0x007c2b9a │ │ │ │ + rsbseq r2, ip, r8, asr sp │ │ │ │ + rsbseq r2, ip, sl, lsr #25 │ │ │ │ + ldrhteq fp, [ip], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r2, ip, r2, lsl #25 │ │ │ │ + @ instruction: 0x007c2b9e │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb7180c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ ldrsbtgt pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ ldrsbt pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ ldmdbmi pc, {r2, r3, r4, r5, r6, r7, sl, lr} @ │ │ │ │ @@ -8192,18 +8192,18 @@ │ │ │ │ svc 0x00eef7f6 │ │ │ │ @ instruction: 0xfffff9f9 │ │ │ │ addeq r4, r8, ip, ror #7 │ │ │ │ @ instruction: 0xfffffb59 │ │ │ │ @ instruction: 0xfffff8d3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xfffff91f │ │ │ │ - rsbseq r2, ip, r8, ror #24 │ │ │ │ + rsbseq r2, ip, ip, ror #24 │ │ │ │ @ instruction: 0x008843b4 │ │ │ │ - ldrsbteq r2, [ip], #-190 @ 0xffffff42 │ │ │ │ - rsbseq fp, ip, r6, ror #15 │ │ │ │ + rsbseq r2, ip, r2, ror #23 │ │ │ │ + rsbseq fp, ip, sl, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb718c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx ffb575c6 │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ andsvs r2, sl, r1 │ │ │ │ @@ -8248,15 +8248,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7f6bd70 │ │ │ │ svclt 0x0000ef78 │ │ │ │ addeq r4, r8, lr, lsl r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r2, [ip], #-176 @ 0xffffff50 │ │ │ │ + ldrhteq r2, [ip], #-180 @ 0xffffff4c │ │ │ │ addeq r4, r8, r8, lsr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 355c54 >::_M_default_append(unsigned int)@@Base+0xd30c0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x469ab0b1 │ │ │ │ @@ -8818,26 +8818,26 @@ │ │ │ │ blle 1216b1c │ │ │ │ svclt 0x0000e701 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r4, r8, r0, asr r2 │ │ │ │ addeq r4, r8, r8, asr #3 │ │ │ │ - rsbseq r2, ip, r2, ror #20 │ │ │ │ - rsbseq r2, ip, r2, lsr #16 │ │ │ │ - rsbseq fp, ip, r0, lsr #7 │ │ │ │ - ldrsbteq r2, [ip], #-68 @ 0xffffffbc │ │ │ │ - rsbseq fp, ip, r4, asr r0 │ │ │ │ - @ instruction: 0x007c239c │ │ │ │ - rsbseq r2, ip, r8, asr r3 │ │ │ │ - ldrsbteq sl, [ip], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r2, ip, sl, lsr #6 │ │ │ │ - rsbseq sl, ip, sl, lsr #29 │ │ │ │ - rsbseq r2, ip, r8, ror #5 │ │ │ │ - rsbseq sl, ip, r8, ror #28 │ │ │ │ + rsbseq r2, ip, r6, ror #20 │ │ │ │ + rsbseq r2, ip, r6, lsr #16 │ │ │ │ + rsbseq fp, ip, r4, lsr #7 │ │ │ │ + ldrsbteq r2, [ip], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq fp, ip, r8, asr r0 │ │ │ │ + rsbseq r2, ip, r0, lsr #7 │ │ │ │ + rsbseq r2, ip, ip, asr r3 │ │ │ │ + ldrsbteq sl, [ip], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r2, ip, lr, lsr #6 │ │ │ │ + rsbseq sl, ip, lr, lsr #29 │ │ │ │ + rsbseq r2, ip, ip, ror #5 │ │ │ │ + rsbseq sl, ip, ip, ror #28 │ │ │ │ blne 1356b6c │ │ │ │ bleq 151672c │ │ │ │ @ instruction: 0xf0f34628 │ │ │ │ ldc 1, cr15, [pc, #420] @ 1b25c │ │ │ │ @ instruction: 0xeeb07b51 │ │ │ │ ldrb sp, [ip], -r7, asr #22 │ │ │ │ bicslt r9, fp, ip, lsl fp │ │ │ │ @@ -8916,24 +8916,24 @@ │ │ │ │ ldmdami r0, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2315 @ 0xfffff6f5 │ │ │ │ ldc2 7, cr15, [r2, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf7ff9b0b │ │ │ │ @ instruction: 0xf7f6bb25 │ │ │ │ svclt 0x0000ea3c │ │ │ │ ... │ │ │ │ - rsbseq r2, ip, lr, asr #3 │ │ │ │ - rsbseq sl, ip, lr, asr #26 │ │ │ │ - rsbseq r2, ip, r8, ror r1 │ │ │ │ - ldrshteq sl, [ip], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r2, ip, r8, asr r1 │ │ │ │ - ldrsbteq sl, [ip], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r2, ip, r2, lsr #2 │ │ │ │ - rsbseq sl, ip, r2, lsr #25 │ │ │ │ - rsbseq r2, ip, r2, lsl #2 │ │ │ │ - rsbseq sl, ip, r2, lsl #25 │ │ │ │ + ldrsbteq r2, [ip], #-18 @ 0xffffffee │ │ │ │ + rsbseq sl, ip, r2, asr sp │ │ │ │ + rsbseq r2, ip, ip, ror r1 │ │ │ │ + ldrshteq sl, [ip], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r2, ip, ip, asr r1 │ │ │ │ + ldrsbteq sl, [ip], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r2, ip, r6, lsr #2 │ │ │ │ + rsbseq sl, ip, r6, lsr #25 │ │ │ │ + rsbseq r2, ip, r6, lsl #2 │ │ │ │ + rsbseq sl, ip, r6, lsl #25 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ bmi fedeca9c │ │ │ │ strhtlt r4, [r1], r7 │ │ │ │ @ instruction: 0x4605447a │ │ │ │ @@ -9115,36 +9115,36 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7fc4478 │ │ │ │ strb pc, [r2, r3, lsr #24]! @ │ │ │ │ stmia lr!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ addeq r3, r8, ip, asr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, ip, ip, lsl r0 │ │ │ │ - rsbseq r1, ip, r2, ror pc │ │ │ │ - ldrshteq sl, [ip], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r1, ip, sl, asr pc │ │ │ │ - ldrsbteq sl, [ip], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r2, ip, r0, lsr #32 │ │ │ │ + rsbseq r1, ip, r6, ror pc │ │ │ │ + ldrshteq sl, [ip], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r1, ip, lr, asr pc │ │ │ │ + ldrsbteq sl, [ip], #-174 @ 0xffffff52 │ │ │ │ addeq r3, r8, r4, ror r6 │ │ │ │ - rsbseq r1, ip, r6, ror #29 │ │ │ │ - ldrsbteq r1, [ip], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r1, ip, r6, lsr #29 │ │ │ │ - rsbseq sl, ip, r6, lsr #20 │ │ │ │ - rsbseq r1, ip, r0, lsl #29 │ │ │ │ - rsbseq sl, ip, r0, lsl #20 │ │ │ │ - rsbseq r1, ip, r4, ror #28 │ │ │ │ - rsbseq sl, ip, r4, ror #19 │ │ │ │ - rsbseq r1, ip, r6, lsr lr │ │ │ │ - ldrhteq sl, [ip], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r1, ip, lr, lsl lr │ │ │ │ - @ instruction: 0x007ca99c │ │ │ │ - rsbseq r1, ip, r0, lsl #28 │ │ │ │ - rsbseq sl, ip, lr, ror r9 │ │ │ │ - rsbseq r1, ip, r6, ror #27 │ │ │ │ - rsbseq sl, ip, r4, ror #18 │ │ │ │ + rsbseq r1, ip, sl, ror #29 │ │ │ │ + ldrsbteq r1, [ip], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r1, ip, sl, lsr #29 │ │ │ │ + rsbseq sl, ip, sl, lsr #20 │ │ │ │ + rsbseq r1, ip, r4, lsl #29 │ │ │ │ + rsbseq sl, ip, r4, lsl #20 │ │ │ │ + rsbseq r1, ip, r8, ror #28 │ │ │ │ + rsbseq sl, ip, r8, ror #19 │ │ │ │ + rsbseq r1, ip, sl, lsr lr │ │ │ │ + ldrhteq sl, [ip], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r1, ip, r2, lsr #28 │ │ │ │ + rsbseq sl, ip, r0, lsr #19 │ │ │ │ + rsbseq r1, ip, r4, lsl #28 │ │ │ │ + rsbseq sl, ip, r2, lsl #19 │ │ │ │ + rsbseq r1, ip, sl, ror #27 │ │ │ │ + rsbseq sl, ip, r8, ror #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb72784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ andsvs r2, ip, r1, lsl #8 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf1069301 │ │ │ │ @@ -9158,16 +9158,16 @@ │ │ │ │ orrvc pc, fp, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 2d95b2 >::_M_default_append(unsigned int)@@Base+0x56a1e> │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7fc4478 │ │ │ │ strtmi pc, [r0], -r5, asr #23 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq r1, ip, r8, lsr #26 │ │ │ │ - rsbseq sl, ip, r8, lsr #17 │ │ │ │ + rsbseq r1, ip, ip, lsr #26 │ │ │ │ + rsbseq sl, ip, ip, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb727e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff0 │ │ │ │ addlt r0, r3, r1, lsl #24 │ │ │ │ @ instruction: 0xf8c3461a │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ @@ -9179,16 +9179,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fc300c │ │ │ │ stmdami r5, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fe75960e │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrsbteq r1, [ip], #-198 @ 0xffffff3a │ │ │ │ - rsbseq sl, ip, r6, asr r8 │ │ │ │ + ldrsbteq r1, [ip], #-202 @ 0xffffff36 │ │ │ │ + rsbseq sl, ip, sl, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb72834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 195f59c │ │ │ │ blmi 198785c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -9288,37 +9288,37 @@ │ │ │ │ @ instruction: 0xf04f481c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff1d97b8 │ │ │ │ @ instruction: 0xf7f5e77d │ │ │ │ svclt 0x0000ef52 │ │ │ │ addeq r3, r8, lr, asr #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, ip, r2, asr ip │ │ │ │ - rsbseq r1, ip, sl, asr ip │ │ │ │ - ldrsbteq r1, [ip], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r1, ip, r6, asr ip │ │ │ │ + rsbseq r1, ip, lr, asr ip │ │ │ │ + ldrsbteq r1, [ip], #-196 @ 0xffffff3c │ │ │ │ andeq r0, r0, pc, lsl #3 │ │ │ │ - rsbseq r1, ip, ip, lsr #24 │ │ │ │ - rsbseq sl, ip, ip, lsr #15 │ │ │ │ + rsbseq r1, ip, r0, lsr ip │ │ │ │ + ldrhteq sl, [ip], #-112 @ 0xffffff90 │ │ │ │ addeq r3, r8, r6, asr #6 │ │ │ │ - ldrshteq r1, [ip], #-186 @ 0xffffff46 │ │ │ │ - rsbseq sl, ip, sl, ror r7 │ │ │ │ + ldrshteq r1, [ip], #-190 @ 0xffffff42 │ │ │ │ + rsbseq sl, ip, lr, ror r7 │ │ │ │ @ instruction: 0xffffefd9 │ │ │ │ @ instruction: 0xffffefa7 │ │ │ │ - ldrhteq r1, [ip], #-188 @ 0xffffff44 │ │ │ │ - rsbseq sl, ip, ip, lsr r7 │ │ │ │ - rsbseq r1, ip, r2, lsr #23 │ │ │ │ - rsbseq sl, ip, r2, lsr #14 │ │ │ │ + rsbseq r1, ip, r0, asr #23 │ │ │ │ + rsbseq sl, ip, r0, asr #14 │ │ │ │ + rsbseq r1, ip, r6, lsr #23 │ │ │ │ + rsbseq sl, ip, r6, lsr #14 │ │ │ │ @ instruction: 0xfffffe7d │ │ │ │ @ instruction: 0xfffffe0f │ │ │ │ - rsbseq r1, ip, r4, ror #22 │ │ │ │ - rsbseq sl, ip, r4, ror #13 │ │ │ │ - rsbseq r1, ip, sl, asr #22 │ │ │ │ - rsbseq sl, ip, sl, asr #13 │ │ │ │ - rsbseq r1, ip, ip, lsr #22 │ │ │ │ - rsbseq sl, ip, sl, lsr #13 │ │ │ │ + rsbseq r1, ip, r8, ror #22 │ │ │ │ + rsbseq sl, ip, r8, ror #13 │ │ │ │ + rsbseq r1, ip, lr, asr #22 │ │ │ │ + rsbseq sl, ip, lr, asr #13 │ │ │ │ + rsbseq r1, ip, r0, lsr fp │ │ │ │ + rsbseq sl, ip, lr, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb72a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 7, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -9327,16 +9327,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fc300c │ │ │ │ stmdami r5, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 1d5985c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r1, ip, r6, lsl #21 │ │ │ │ - rsbseq sl, ip, r6, lsl #12 │ │ │ │ + rsbseq r1, ip, sl, lsl #21 │ │ │ │ + rsbseq sl, ip, sl, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d6d3c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 10, cr15, cr8, cr12, {6} │ │ │ │ strbcs pc, [r8, #2271] @ 0x8df @ │ │ │ │ @ instruction: 0xf8df4699 │ │ │ │ @@ -9707,30 +9707,30 @@ │ │ │ │ blhi 5786c │ │ │ │ svclt 0x0000e750 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r3, r8, r4, ror r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r3, r8, r4, asr r1 │ │ │ │ - rsbseq r1, ip, lr, ror sl │ │ │ │ - rsbseq sl, ip, r4, ror #10 │ │ │ │ - rsbseq r1, ip, r2, lsr #20 │ │ │ │ - ldrshteq r1, [ip], #-142 @ 0xffffff72 │ │ │ │ - rsbseq sl, ip, r4, ror #7 │ │ │ │ - rsbseq r1, ip, r0, ror #17 │ │ │ │ - rsbseq sl, ip, r8, asr #7 │ │ │ │ - rsbseq r1, ip, ip, ror r8 │ │ │ │ - rsbseq sl, ip, r4, ror #6 │ │ │ │ - ldrhteq r1, [ip], #-116 @ 0xffffff8c │ │ │ │ - @ instruction: 0x007ca29c │ │ │ │ - rsbseq r1, ip, r6, asr #14 │ │ │ │ - ldrhteq r1, [ip], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq sl, ip, r2, lsr #1 │ │ │ │ - rsbseq r1, ip, ip, ror #10 │ │ │ │ - rsbseq sl, ip, r4, asr r0 │ │ │ │ + rsbseq r1, ip, r2, lsl #21 │ │ │ │ + rsbseq sl, ip, r8, ror #10 │ │ │ │ + rsbseq r1, ip, r6, lsr #20 │ │ │ │ + rsbseq r1, ip, r2, lsl #18 │ │ │ │ + rsbseq sl, ip, r8, ror #7 │ │ │ │ + rsbseq r1, ip, r4, ror #17 │ │ │ │ + rsbseq sl, ip, ip, asr #7 │ │ │ │ + rsbseq r1, ip, r0, lsl #17 │ │ │ │ + rsbseq sl, ip, r8, ror #6 │ │ │ │ + ldrhteq r1, [ip], #-120 @ 0xffffff88 │ │ │ │ + rsbseq sl, ip, r0, lsr #5 │ │ │ │ + rsbseq r1, ip, sl, asr #14 │ │ │ │ + ldrhteq r1, [ip], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq sl, ip, r6, lsr #1 │ │ │ │ + rsbseq r1, ip, r0, ror r5 │ │ │ │ + rsbseq sl, ip, r8, asr r0 │ │ │ │ @ instruction: 0xf8df4607 │ │ │ │ @ instruction: 0xf44f0ccc │ │ │ │ ldrbtmi r7, [r8], #-413 @ 0xfffffe63 │ │ │ │ @ instruction: 0xf7fb300c │ │ │ │ @ instruction: 0xf8dffe8d │ │ │ │ ldrtmi r0, [r9], -r0, asr #25 │ │ │ │ @ instruction: 0xf7fb4478 │ │ │ │ @@ -10543,87 +10543,87 @@ │ │ │ │ blls cb5c0c │ │ │ │ blls d01808 │ │ │ │ ldmib sp, {r1, r3, r5, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r2, r3, r4, r5, r8, r9, sp}^ │ │ │ │ ldmib sp, {r2, r4, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r3, r4, r5, r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7652336 │ │ │ │ - rsbseq r1, ip, r6, asr #9 │ │ │ │ - rsbseq r9, ip, ip, lsr #31 │ │ │ │ - rsbseq r1, ip, lr, asr #9 │ │ │ │ - rsbseq r1, ip, r6, lsr #7 │ │ │ │ - rsbseq r9, ip, ip, lsl #29 │ │ │ │ - rsbseq r1, ip, r0, asr #4 │ │ │ │ - rsbseq r9, ip, r6, lsr #26 │ │ │ │ - rsbseq r1, ip, lr, asr #3 │ │ │ │ - ldrhteq r9, [ip], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r1, ip, lr, lsr r1 │ │ │ │ - rsbseq r9, ip, r4, lsr #24 │ │ │ │ - rsbseq r1, ip, ip, lsl r1 │ │ │ │ - rsbseq r9, ip, r2, lsl #24 │ │ │ │ - ldrshteq r1, [ip], #-10 │ │ │ │ - rsbseq r9, ip, r0, ror #23 │ │ │ │ - rsbseq r0, ip, r4, lsr lr │ │ │ │ - rsbseq r0, ip, r0, lsr #26 │ │ │ │ - rsbseq r9, ip, r6, lsl #16 │ │ │ │ - rsbseq r0, ip, r2, lsl #26 │ │ │ │ - rsbseq r9, ip, r6, ror #15 │ │ │ │ - rsbseq r0, ip, r2, ror #25 │ │ │ │ - rsbseq r9, ip, r6, asr #15 │ │ │ │ - ldrhteq r0, [ip], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r9, ip, r4, lsr #15 │ │ │ │ - @ instruction: 0x007c0c9c │ │ │ │ - rsbseq r9, ip, r2, lsl #15 │ │ │ │ - rsbseq r0, ip, ip, ror ip │ │ │ │ - rsbseq r9, ip, r2, ror #14 │ │ │ │ - rsbseq r0, ip, lr, asr ip │ │ │ │ - rsbseq r9, ip, r2, asr #14 │ │ │ │ - rsbseq r0, ip, lr, lsr ip │ │ │ │ - rsbseq r9, ip, r2, lsr #14 │ │ │ │ - rsbseq r0, ip, sl, lsl ip │ │ │ │ - ldrshteq r9, [ip], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r0, ip, r8, asr #23 │ │ │ │ - rsbseq r9, ip, lr, lsr #13 │ │ │ │ - rsbseq r0, ip, r6, lsr #23 │ │ │ │ - rsbseq r9, ip, ip, lsl #13 │ │ │ │ - rsbseq r0, ip, r4, lsl #23 │ │ │ │ - rsbseq r9, ip, sl, ror #12 │ │ │ │ - rsbseq r0, ip, r2, ror #22 │ │ │ │ - rsbseq r9, ip, sl, asr #12 │ │ │ │ - rsbseq r0, ip, lr, asr #21 │ │ │ │ - rsbseq r0, ip, lr, lsl #21 │ │ │ │ - rsbseq r9, ip, r4, ror r5 │ │ │ │ - rsbseq r0, ip, r2, ror sl │ │ │ │ - rsbseq r9, ip, r8, asr r5 │ │ │ │ - rsbseq r0, ip, ip, lsr sl │ │ │ │ - rsbseq r0, ip, r2, asr #18 │ │ │ │ - rsbseq r0, ip, r6, lsl r9 │ │ │ │ - ldrshteq r9, [ip], #-60 @ 0xffffffc4 │ │ │ │ - ldrshteq r0, [ip], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r9, ip, r0, ror #7 │ │ │ │ - ldrsbteq r0, [ip], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r9, ip, r4, asr #7 │ │ │ │ - rsbseq r0, ip, r0, asr #17 │ │ │ │ - rsbseq r9, ip, r8, lsr #7 │ │ │ │ + rsbseq r1, ip, sl, asr #9 │ │ │ │ + ldrhteq r9, [ip], #-240 @ 0xffffff10 │ │ │ │ + ldrsbteq r1, [ip], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r1, ip, sl, lsr #7 │ │ │ │ + @ instruction: 0x007c9e90 │ │ │ │ + rsbseq r1, ip, r4, asr #4 │ │ │ │ + rsbseq r9, ip, sl, lsr #26 │ │ │ │ + ldrsbteq r1, [ip], #-18 @ 0xffffffee │ │ │ │ + ldrhteq r9, [ip], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r1, ip, r2, asr #2 │ │ │ │ + rsbseq r9, ip, r8, lsr #24 │ │ │ │ + rsbseq r1, ip, r0, lsr #2 │ │ │ │ + rsbseq r9, ip, r6, lsl #24 │ │ │ │ + ldrshteq r1, [ip], #-14 │ │ │ │ + rsbseq r9, ip, r4, ror #23 │ │ │ │ + rsbseq r0, ip, r8, lsr lr │ │ │ │ + rsbseq r0, ip, r4, lsr #26 │ │ │ │ + rsbseq r9, ip, sl, lsl #16 │ │ │ │ + rsbseq r0, ip, r6, lsl #26 │ │ │ │ + rsbseq r9, ip, sl, ror #15 │ │ │ │ + rsbseq r0, ip, r6, ror #25 │ │ │ │ + rsbseq r9, ip, sl, asr #15 │ │ │ │ + rsbseq r0, ip, r2, asr #25 │ │ │ │ + rsbseq r9, ip, r8, lsr #15 │ │ │ │ + rsbseq r0, ip, r0, lsr #25 │ │ │ │ + rsbseq r9, ip, r6, lsl #15 │ │ │ │ + rsbseq r0, ip, r0, lsl #25 │ │ │ │ + rsbseq r9, ip, r6, ror #14 │ │ │ │ + rsbseq r0, ip, r2, ror #24 │ │ │ │ + rsbseq r9, ip, r6, asr #14 │ │ │ │ + rsbseq r0, ip, r2, asr #24 │ │ │ │ + rsbseq r9, ip, r6, lsr #14 │ │ │ │ + rsbseq r0, ip, lr, lsl ip │ │ │ │ + rsbseq r9, ip, r2, lsl #14 │ │ │ │ + rsbseq r0, ip, ip, asr #23 │ │ │ │ + ldrhteq r9, [ip], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r0, ip, sl, lsr #23 │ │ │ │ + @ instruction: 0x007c9690 │ │ │ │ + rsbseq r0, ip, r8, lsl #23 │ │ │ │ + rsbseq r9, ip, lr, ror #12 │ │ │ │ + rsbseq r0, ip, r6, ror #22 │ │ │ │ + rsbseq r9, ip, lr, asr #12 │ │ │ │ + ldrsbteq r0, [ip], #-162 @ 0xffffff5e │ │ │ │ + @ instruction: 0x007c0a92 │ │ │ │ + rsbseq r9, ip, r8, ror r5 │ │ │ │ + rsbseq r0, ip, r6, ror sl │ │ │ │ + rsbseq r9, ip, ip, asr r5 │ │ │ │ + rsbseq r0, ip, r0, asr #20 │ │ │ │ + rsbseq r0, ip, r6, asr #18 │ │ │ │ + rsbseq r0, ip, sl, lsl r9 │ │ │ │ + rsbseq r9, ip, r0, lsl #8 │ │ │ │ + ldrshteq r0, [ip], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r9, ip, r4, ror #7 │ │ │ │ + rsbseq r0, ip, r2, ror #17 │ │ │ │ + rsbseq r9, ip, r8, asr #7 │ │ │ │ + rsbseq r0, ip, r4, asr #17 │ │ │ │ + rsbseq r9, ip, ip, lsr #7 │ │ │ │ vadd.i8 d20, d0, d12 │ │ │ │ ldrbtmi r2, [r8], #-353 @ 0xfffffe9f │ │ │ │ @ instruction: 0xf7fa300c │ │ │ │ stmdami sl, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf870f7fb │ │ │ │ mrclt 7, 0, APSR_nzcv, cr14, cr14, {7} │ │ │ │ @ instruction: 0xf1084620 │ │ │ │ bmi 1d9094 │ │ │ │ vmul.i8 d26, d0, d16 │ │ │ │ ldrbtmi r2, [sl], #-870 @ 0xfffffc9a │ │ │ │ @ instruction: 0xf8aaf7fa │ │ │ │ svclt 0x0000e45c │ │ │ │ - rsbseq r0, ip, r6, lsl r7 │ │ │ │ - ldrshteq r9, [ip], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r0, ip, lr, lsl #14 │ │ │ │ + rsbseq r0, ip, sl, lsl r7 │ │ │ │ + rsbseq r9, ip, r2, lsl #4 │ │ │ │ + rsbseq r0, ip, r2, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb73ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8faf3bb │ │ │ │ movwcs r6, #2689 @ 0xa81 │ │ │ │ @@ -10640,16 +10640,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa300c │ │ │ │ stmdami r5, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf830f7fb │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - @ instruction: 0x007c0696 │ │ │ │ - rsbseq r9, ip, lr, ror r1 │ │ │ │ + @ instruction: 0x007c069a │ │ │ │ + rsbseq r9, ip, r2, lsl #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb73f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi c60c94 │ │ │ │ blmi c88f28 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -10697,18 +10697,18 @@ │ │ │ │ @ instruction: 0xff06f7fa │ │ │ │ strtmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf7fa4478 │ │ │ │ strb pc, [r6, r1, asr #31]! @ │ │ │ │ mcrr 7, 15, pc, ip, cr4 @ │ │ │ │ strdeq r1, [r8], r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, ip, r6, asr #12 │ │ │ │ + rsbseq r0, ip, sl, asr #12 │ │ │ │ addeq r1, r8, sl, ror #24 │ │ │ │ - ldrhteq r0, [ip], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r9, ip, r0, lsr #1 │ │ │ │ + ldrhteq r0, [ip], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r9, ip, r4, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb73ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff5e0d20 │ │ │ │ blmi ff609028 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -10921,64 +10921,64 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 7, 0, pc, cr4, cr10, {7} @ │ │ │ │ svclt 0x0000e69a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r1, r8, sl, lsl #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, ip, r6, ror r5 │ │ │ │ - rsbseq r0, ip, r4, lsr #11 │ │ │ │ - ldrsbteq r0, [ip], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r0, ip, r6, lsl #10 │ │ │ │ - rsbseq r8, ip, lr, ror #31 │ │ │ │ + rsbseq r0, ip, sl, ror r5 │ │ │ │ + rsbseq r0, ip, r8, lsr #11 │ │ │ │ + ldrsbteq r0, [ip], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r0, ip, sl, lsl #10 │ │ │ │ + ldrshteq r8, [ip], #-242 @ 0xffffff0e │ │ │ │ addeq r1, r8, r8, lsl #23 │ │ │ │ - ldrsbteq r0, [ip], #-66 @ 0xffffffbe │ │ │ │ - ldrhteq r8, [ip], #-250 @ 0xffffff06 │ │ │ │ + ldrsbteq r0, [ip], #-70 @ 0xffffffba │ │ │ │ + ldrhteq r8, [ip], #-254 @ 0xffffff02 │ │ │ │ andeq r0, r0, r9, ror #6 │ │ │ │ @ instruction: 0xfffffe2f │ │ │ │ - @ instruction: 0x007c0494 │ │ │ │ - rsbseq r8, ip, ip, ror pc │ │ │ │ - rsbseq r0, ip, sl, ror r4 │ │ │ │ - rsbseq r8, ip, r2, ror #30 │ │ │ │ + @ instruction: 0x007c0498 │ │ │ │ + rsbseq r8, ip, r0, lsl #31 │ │ │ │ + rsbseq r0, ip, lr, ror r4 │ │ │ │ + rsbseq r8, ip, r6, ror #30 │ │ │ │ @ instruction: 0xfffffd81 │ │ │ │ @ instruction: 0xffffe94f │ │ │ │ - rsbseq r0, ip, ip, lsr r4 │ │ │ │ - rsbseq r8, ip, r4, lsr #30 │ │ │ │ - rsbseq r0, ip, r2, lsr #8 │ │ │ │ - rsbseq r8, ip, sl, lsl #30 │ │ │ │ - rsbseq r0, ip, r8, asr #9 │ │ │ │ - rsbseq r0, ip, sl, ror #9 │ │ │ │ - rsbseq r0, ip, sl, ror #7 │ │ │ │ - ldrsbteq r8, [ip], #-226 @ 0xffffff1e │ │ │ │ - ldrsbteq r0, [ip], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r0, ip, r2, ror #9 │ │ │ │ - ldrhteq r0, [ip], #-48 @ 0xffffffd0 │ │ │ │ - @ instruction: 0x007c8e98 │ │ │ │ - @ instruction: 0x007c0392 │ │ │ │ - rsbseq r8, ip, r8, ror lr │ │ │ │ - rsbseq r0, ip, r6, lsr #9 │ │ │ │ - rsbseq r0, ip, r8, asr #9 │ │ │ │ - rsbseq r0, ip, r6, asr r3 │ │ │ │ - rsbseq r8, ip, lr, lsr lr │ │ │ │ - rsbseq r0, ip, r4, ror #9 │ │ │ │ - rsbseq r0, ip, r4, lsr #9 │ │ │ │ - rsbseq r0, ip, lr, lsl #6 │ │ │ │ - ldrshteq r8, [ip], #-214 @ 0xffffff2a │ │ │ │ - ldrhteq r0, [ip], #-68 @ 0xffffffbc │ │ │ │ - ldrsbteq r0, [ip], #-70 @ 0xffffffba │ │ │ │ - rsbseq r0, ip, sl, asr #5 │ │ │ │ - ldrhteq r8, [ip], #-210 @ 0xffffff2e │ │ │ │ - ldrhteq r0, [ip], #-68 @ 0xffffffbc │ │ │ │ - ldrsbteq r0, [ip], #-70 @ 0xffffffba │ │ │ │ - rsbseq r0, ip, r6, lsl #5 │ │ │ │ - rsbseq r8, ip, lr, ror #26 │ │ │ │ - ldrhteq r0, [ip], #-68 @ 0xffffffbc │ │ │ │ - rsbseq r0, ip, r6, asr #9 │ │ │ │ - rsbseq r0, ip, lr, lsr r2 │ │ │ │ - rsbseq r8, ip, r6, lsr #26 │ │ │ │ + rsbseq r0, ip, r0, asr #8 │ │ │ │ + rsbseq r8, ip, r8, lsr #30 │ │ │ │ + rsbseq r0, ip, r6, lsr #8 │ │ │ │ + rsbseq r8, ip, lr, lsl #30 │ │ │ │ + rsbseq r0, ip, ip, asr #9 │ │ │ │ + rsbseq r0, ip, lr, ror #9 │ │ │ │ + rsbseq r0, ip, lr, ror #7 │ │ │ │ + ldrsbteq r8, [ip], #-230 @ 0xffffff1a │ │ │ │ + ldrsbteq r0, [ip], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r0, ip, r6, ror #9 │ │ │ │ + ldrhteq r0, [ip], #-52 @ 0xffffffcc │ │ │ │ + @ instruction: 0x007c8e9c │ │ │ │ + @ instruction: 0x007c0396 │ │ │ │ + rsbseq r8, ip, ip, ror lr │ │ │ │ + rsbseq r0, ip, sl, lsr #9 │ │ │ │ + rsbseq r0, ip, ip, asr #9 │ │ │ │ + rsbseq r0, ip, sl, asr r3 │ │ │ │ + rsbseq r8, ip, r2, asr #28 │ │ │ │ + rsbseq r0, ip, r8, ror #9 │ │ │ │ + rsbseq r0, ip, r8, lsr #9 │ │ │ │ + rsbseq r0, ip, r2, lsl r3 │ │ │ │ + ldrshteq r8, [ip], #-218 @ 0xffffff26 │ │ │ │ + ldrhteq r0, [ip], #-72 @ 0xffffffb8 │ │ │ │ + ldrsbteq r0, [ip], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r0, ip, lr, asr #5 │ │ │ │ + ldrhteq r8, [ip], #-214 @ 0xffffff2a │ │ │ │ + ldrhteq r0, [ip], #-72 @ 0xffffffb8 │ │ │ │ + ldrsbteq r0, [ip], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r0, ip, sl, lsl #5 │ │ │ │ + rsbseq r8, ip, r2, ror sp │ │ │ │ + ldrhteq r0, [ip], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r0, ip, sl, asr #9 │ │ │ │ + rsbseq r0, ip, r2, asr #4 │ │ │ │ + rsbseq r8, ip, sl, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb74434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -10987,16 +10987,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r0, ip, r6, lsr #2 │ │ │ │ - rsbseq r8, ip, lr, lsl #24 │ │ │ │ + rsbseq r0, ip, sl, lsr #2 │ │ │ │ + rsbseq r8, ip, r2, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi d8734 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, sp, asr #21 │ │ │ │ vqsub.u8 d4, d16, d5 │ │ │ │ @@ -11191,25 +11191,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7fa4478 │ │ │ │ strb pc, [r2, r5, ror #23]! @ │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00f19999 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r0, ip, sl, lsr r3 │ │ │ │ - rsbseq r0, ip, r2, asr #4 │ │ │ │ - rsbseq r0, ip, sl, ror #3 │ │ │ │ - rsbseq r8, ip, sl, lsl sl │ │ │ │ - @ instruction: 0x007c0196 │ │ │ │ - ldrshteq r0, [ip], #-2 │ │ │ │ - rsbseq r8, ip, r0, lsr #18 │ │ │ │ - ldrsbteq r0, [ip], #-4 │ │ │ │ - rsbseq r8, ip, r2, lsl #18 │ │ │ │ - ldrhteq r0, [ip], #-10 │ │ │ │ - rsbseq r8, ip, r8, ror #17 │ │ │ │ + rsbseq r0, ip, lr, lsr r3 │ │ │ │ + rsbseq r0, ip, r6, asr #4 │ │ │ │ + rsbseq r0, ip, lr, ror #3 │ │ │ │ + rsbseq r8, ip, lr, lsl sl │ │ │ │ + @ instruction: 0x007c019a │ │ │ │ + ldrshteq r0, [ip], #-6 │ │ │ │ + rsbseq r8, ip, r4, lsr #18 │ │ │ │ + ldrsbteq r0, [ip], #-8 │ │ │ │ + rsbseq r8, ip, r6, lsl #18 │ │ │ │ + ldrhteq r0, [ip], #-14 │ │ │ │ + rsbseq r8, ip, ip, ror #17 │ │ │ │ strbmi r4, [r9], -r0, asr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 5b5be │ │ │ │ @ instruction: 0xf04f483e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx feedb5ca │ │ │ │ ldmdami ip!, {r0, r1, r2, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @@ -11267,34 +11267,34 @@ │ │ │ │ ldmdami r8, {r0, r1, r2, r3, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf7fa300c │ │ │ │ ldmdami r6, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7fa4478 │ │ │ │ strb pc, [r2, -r5, asr #22] @ │ │ │ │ - rsbseq r0, ip, r4, rrx │ │ │ │ - @ instruction: 0x007c8892 │ │ │ │ - rsbseq r0, ip, sl, asr #32 │ │ │ │ - rsbseq r8, ip, r8, ror r8 │ │ │ │ - rsbseq r0, ip, r0, lsr r0 │ │ │ │ - rsbseq r8, ip, lr, asr r8 │ │ │ │ - rsbseq r0, ip, r6, lsl r0 │ │ │ │ - rsbseq r8, ip, r4, asr #16 │ │ │ │ - ldrshteq pc, [fp], #-252 @ 0xffffff04 @ │ │ │ │ - rsbseq r8, ip, sl, lsr #16 │ │ │ │ - rsbseq pc, fp, r2, ror #31 │ │ │ │ - rsbseq r8, ip, r0, lsl r8 │ │ │ │ - rsbseq pc, fp, r8, asr #31 │ │ │ │ - ldrshteq r8, [ip], #-118 @ 0xffffff8a │ │ │ │ - rsbseq pc, fp, lr, lsr #31 │ │ │ │ - ldrsbteq r8, [ip], #-124 @ 0xffffff84 │ │ │ │ - @ instruction: 0x007bff94 │ │ │ │ - rsbseq r8, ip, r2, asr #15 │ │ │ │ - rsbseq pc, fp, sl, ror pc @ │ │ │ │ - rsbseq r8, ip, r8, lsr #15 │ │ │ │ + rsbseq r0, ip, r8, rrx │ │ │ │ + @ instruction: 0x007c8896 │ │ │ │ + rsbseq r0, ip, lr, asr #32 │ │ │ │ + rsbseq r8, ip, ip, ror r8 │ │ │ │ + rsbseq r0, ip, r4, lsr r0 │ │ │ │ + rsbseq r8, ip, r2, ror #16 │ │ │ │ + rsbseq r0, ip, sl, lsl r0 │ │ │ │ + rsbseq r8, ip, r8, asr #16 │ │ │ │ + rsbseq r0, ip, r0 │ │ │ │ + rsbseq r8, ip, lr, lsr #16 │ │ │ │ + rsbseq pc, fp, r6, ror #31 │ │ │ │ + rsbseq r8, ip, r4, lsl r8 │ │ │ │ + rsbseq pc, fp, ip, asr #31 │ │ │ │ + ldrshteq r8, [ip], #-122 @ 0xffffff86 │ │ │ │ + ldrhteq pc, [fp], #-242 @ 0xffffff0e @ │ │ │ │ + rsbseq r8, ip, r0, ror #15 │ │ │ │ + @ instruction: 0x007bff98 │ │ │ │ + rsbseq r8, ip, r6, asr #15 │ │ │ │ + rsbseq pc, fp, lr, ror pc @ │ │ │ │ + rsbseq r8, ip, ip, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb74924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 5e16ac │ │ │ │ blmi 609944 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -11316,15 +11316,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7f3bd30 │ │ │ │ svclt 0x0000ef76 │ │ │ │ ldrdeq r1, [r8], lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq pc, [fp], #-230 @ 0xffffff1a @ │ │ │ │ + ldrhteq pc, [fp], #-234 @ 0xffffff16 @ │ │ │ │ addeq r1, r8, r4, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb749a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff0 │ │ │ │ vqshlu.s32 d20, d4, #24 │ │ │ │ @ instruction: 0x4603fb73 │ │ │ │ @@ -11411,15 +11411,15 @@ │ │ │ │ vst1.8 {d20-d22}, [pc :128], fp │ │ │ │ tstls r0, r1, asr r1 │ │ │ │ tstpeq r4, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f700d2 │ │ │ │ movwcs pc, #2831 @ 0xb0f @ │ │ │ │ andlt r6, r2, r3, ror #5 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbseq pc, fp, r8, ror #27 │ │ │ │ + rsbseq pc, fp, ip, ror #27 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r6, lsl #1 │ │ │ │ vrint?.f32 d4, d8 │ │ │ │ bvs 111c428 │ │ │ │ @@ -11454,16 +11454,16 @@ │ │ │ │ blcs 3854c │ │ │ │ movwcs sp, #7172 @ 0x1c04 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff28f7ff │ │ │ │ svclt 0x0000e7f5 │ │ │ │ - ldrhteq pc, [fp], #-192 @ 0xffffff40 @ │ │ │ │ - rsbseq r8, ip, r0, ror #9 │ │ │ │ + ldrhteq pc, [fp], #-196 @ 0xffffff3c @ │ │ │ │ + rsbseq r8, ip, r4, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb74bc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 6a1950 │ │ │ │ blmi 6c9be8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -11488,15 +11488,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ mrc 7, 0, APSR_nzcv, cr12, cr3, {7} │ │ │ │ addeq r1, r8, sl, lsr r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, fp, r4, lsl #24 │ │ │ │ + rsbseq pc, fp, r8, lsl #24 │ │ │ │ strdeq r0, [r8], r2 │ │ │ │ @ instruction: 0xf5006840 │ │ │ │ ldc 0, cr6, [r0, #696] @ 0x2b8 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d23, d1 │ │ │ │ stmdble r6, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ blvs 1059524 │ │ │ │ @@ -11783,16 +11783,16 @@ │ │ │ │ vsqrt.f64 d17, d7 │ │ │ │ strbtle pc, [r3], #2576 @ 0xa10 @ │ │ │ │ ldc 7, cr14, [r1, #548] @ 0x224 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vadd.f64 d6, d7, d0 │ │ │ │ vstr d7, [r1, #24] │ │ │ │ str r7, [r0, r0, lsl #22] │ │ │ │ - rsbseq pc, fp, r2, lsr #17 │ │ │ │ - ldrhteq pc, [fp], #-140 @ 0xffffff74 @ │ │ │ │ + rsbseq pc, fp, r6, lsr #17 │ │ │ │ + rsbseq pc, fp, r0, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4593ac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x460c4dd0 │ │ │ │ ldrsbtlt r4, [r5], r0 │ │ │ │ @@ -12001,16 +12001,16 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ addeq r0, r8, r8, lsl #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r0, [r8], r2 │ │ │ │ - rsbseq pc, fp, r4, lsl r4 @ │ │ │ │ - rsbseq r7, ip, r4, asr #24 │ │ │ │ + rsbseq pc, fp, r8, lsl r4 @ │ │ │ │ + rsbseq r7, ip, r8, asr #24 │ │ │ │ ldrdcs pc, [ip, -r8]! │ │ │ │ streq lr, [r4], #-2521 @ 0xfffff627 │ │ │ │ ldc 0, cr0, [r8, #840] @ 0x348 │ │ │ │ stmiane r5!, {r1, r2, r5, r8, r9, fp, sp, lr} │ │ │ │ blvc a598cc │ │ │ │ @ instruction: 0xf8d94402 │ │ │ │ stc 0, cr3, [r5, #160] @ 0xa0 │ │ │ │ @@ -12532,16 +12532,16 @@ │ │ │ │ stc 5, cr9, [sp, #152] @ 0x98 │ │ │ │ @ instruction: 0xeef10b22 │ │ │ │ svclt 0x00ccfa10 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ ldrb r9, [sl, -r7, lsr #6]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - @ instruction: 0x007bef90 │ │ │ │ - rsbseq r7, ip, r8, asr #15 │ │ │ │ + @ instruction: 0x007bef94 │ │ │ │ + rsbseq r7, ip, ip, asr #15 │ │ │ │ stmmi r9, {r2, r9, sl, lr} │ │ │ │ teqpvc r5, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf88cf7f9 │ │ │ │ strtmi r4, [r1], -r6, lsl #17 │ │ │ │ @ instruction: 0xf7f94478 │ │ │ │ stmmi r5, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @@ -12671,28 +12671,28 @@ │ │ │ │ @ instruction: 0x46214814 │ │ │ │ @ instruction: 0xf7f94478 │ │ │ │ @ instruction: 0xf7fff84b │ │ │ │ @ instruction: 0xf7f2b93c │ │ │ │ svclt 0x0000ecd6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq lr, fp, ip, ror fp │ │ │ │ - rsbseq r7, ip, ip, lsr #7 │ │ │ │ - rsbseq lr, fp, r2, ror #22 │ │ │ │ - @ instruction: 0x007c7392 │ │ │ │ - rsbseq lr, fp, r2, asr #22 │ │ │ │ - rsbseq r7, ip, r0, ror r3 │ │ │ │ - rsbseq lr, fp, sl, lsl #20 │ │ │ │ - rsbseq r7, ip, sl, lsr r2 │ │ │ │ - ldrsbteq lr, [fp], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r7, ip, r4, lsl #4 │ │ │ │ - rsbseq lr, fp, r2, lsr #19 │ │ │ │ - ldrsbteq r7, [ip], #-18 @ 0xffffffee │ │ │ │ - rsbseq lr, fp, r4, lsl #19 │ │ │ │ - ldrhteq r7, [ip], #-20 @ 0xffffffec │ │ │ │ + rsbseq lr, fp, r0, lsl #23 │ │ │ │ + ldrhteq r7, [ip], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq lr, fp, r6, ror #22 │ │ │ │ + @ instruction: 0x007c7396 │ │ │ │ + rsbseq lr, fp, r6, asr #22 │ │ │ │ + rsbseq r7, ip, r4, ror r3 │ │ │ │ + rsbseq lr, fp, lr, lsl #20 │ │ │ │ + rsbseq r7, ip, lr, lsr r2 │ │ │ │ + ldrsbteq lr, [fp], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r7, ip, r8, lsl #4 │ │ │ │ + rsbseq lr, fp, r6, lsr #19 │ │ │ │ + ldrsbteq r7, [ip], #-22 @ 0xffffffea │ │ │ │ + rsbseq lr, fp, r8, lsl #19 │ │ │ │ + ldrhteq r7, [ip], #-24 @ 0xffffffe8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb75f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi feca2c3c │ │ │ │ blmi feccaf44 │ │ │ │ ldrbtmi r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ strls r4, [r6, #-3761] @ 0xfffff14f │ │ │ │ @@ -12869,57 +12869,57 @@ │ │ │ │ ldmdami r0!, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ mrc2 7, 5, pc, cr12, cr8, {7} │ │ │ │ @ instruction: 0xf7f2e6f1 │ │ │ │ svclt 0x0000eb48 │ │ │ │ addeq pc, r7, lr, ror #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, fp, r2, ror #17 │ │ │ │ + rsbseq lr, fp, r6, ror #17 │ │ │ │ @ instruction: 0xffffea19 │ │ │ │ - rsbseq lr, fp, lr, lsr r9 │ │ │ │ - rsbseq lr, fp, r0, lsl #18 │ │ │ │ + rsbseq lr, fp, r2, asr #18 │ │ │ │ + rsbseq lr, fp, r4, lsl #18 │ │ │ │ @ instruction: 0xffffe97b │ │ │ │ - rsbseq lr, fp, r0, lsl #17 │ │ │ │ - ldrhteq r7, [ip], #-0 │ │ │ │ + rsbseq lr, fp, r4, lsl #17 │ │ │ │ + ldrhteq r7, [ip], #-4 │ │ │ │ addeq pc, r7, sl, asr #24 │ │ │ │ - rsbseq lr, fp, ip, asr #16 │ │ │ │ - rsbseq r7, ip, ip, ror r0 │ │ │ │ - ldrsbteq lr, [fp], #-138 @ 0xffffff76 │ │ │ │ - rsbseq lr, fp, r4, lsr r9 │ │ │ │ + rsbseq lr, fp, r0, asr r8 │ │ │ │ + rsbseq r7, ip, r0, lsl #1 │ │ │ │ + ldrsbteq lr, [fp], #-142 @ 0xffffff72 │ │ │ │ + rsbseq lr, fp, r8, lsr r9 │ │ │ │ andeq r0, r0, r3, ror r2 │ │ │ │ - ldrshteq lr, [fp], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r7, ip, ip, lsr #32 │ │ │ │ - rsbseq lr, fp, r2, ror #15 │ │ │ │ - rsbseq r7, ip, r2, lsl r0 │ │ │ │ + rsbseq lr, fp, r0, lsl #16 │ │ │ │ + rsbseq r7, ip, r0, lsr r0 │ │ │ │ + rsbseq lr, fp, r6, ror #15 │ │ │ │ + rsbseq r7, ip, r6, lsl r0 │ │ │ │ @ instruction: 0xffffeb55 │ │ │ │ @ instruction: 0xffffea93 │ │ │ │ - rsbseq lr, fp, r4, lsr #15 │ │ │ │ - ldrsbteq r6, [ip], #-244 @ 0xffffff0c │ │ │ │ - rsbseq lr, fp, sl, lsl #15 │ │ │ │ - ldrhteq r6, [ip], #-250 @ 0xffffff06 │ │ │ │ + rsbseq lr, fp, r8, lsr #15 │ │ │ │ + ldrsbteq r6, [ip], #-248 @ 0xffffff08 │ │ │ │ + rsbseq lr, fp, lr, lsl #15 │ │ │ │ + ldrhteq r6, [ip], #-254 @ 0xffffff02 │ │ │ │ @ instruction: 0xfffff029 │ │ │ │ - rsbseq lr, fp, lr, asr r7 │ │ │ │ - rsbseq r6, ip, lr, lsl #31 │ │ │ │ + rsbseq lr, fp, r2, ror #14 │ │ │ │ + @ instruction: 0x007c6f92 │ │ │ │ + rsbseq lr, fp, r6, lsl #18 │ │ │ │ + rsbseq lr, fp, ip, asr r8 │ │ │ │ + ldrsbteq lr, [fp], #-134 @ 0xffffff7a │ │ │ │ + rsbseq lr, fp, r0, lsr #14 │ │ │ │ + rsbseq r6, ip, r0, asr pc │ │ │ │ + rsbseq lr, fp, r6, lsl #14 │ │ │ │ + rsbseq r6, ip, r4, lsr pc │ │ │ │ + rsbseq lr, fp, r6, ror #13 │ │ │ │ + rsbseq r6, ip, r4, lsl pc │ │ │ │ + rsbseq lr, fp, sl, lsl #17 │ │ │ │ + rsbseq lr, fp, ip, asr #17 │ │ │ │ + rsbseq lr, fp, r6, lsr #13 │ │ │ │ + ldrsbteq r6, [ip], #-230 @ 0xffffff1a │ │ │ │ + rsbseq lr, fp, r0, asr #17 │ │ │ │ rsbseq lr, fp, r2, lsl #18 │ │ │ │ - rsbseq lr, fp, r8, asr r8 │ │ │ │ - ldrsbteq lr, [fp], #-130 @ 0xffffff7e │ │ │ │ - rsbseq lr, fp, ip, lsl r7 │ │ │ │ - rsbseq r6, ip, ip, asr #30 │ │ │ │ - rsbseq lr, fp, r2, lsl #14 │ │ │ │ - rsbseq r6, ip, r0, lsr pc │ │ │ │ - rsbseq lr, fp, r2, ror #13 │ │ │ │ - rsbseq r6, ip, r0, lsl pc │ │ │ │ - rsbseq lr, fp, r6, lsl #17 │ │ │ │ - rsbseq lr, fp, r8, asr #17 │ │ │ │ - rsbseq lr, fp, r2, lsr #13 │ │ │ │ - ldrsbteq r6, [ip], #-226 @ 0xffffff1e │ │ │ │ - ldrhteq lr, [fp], #-140 @ 0xffffff74 │ │ │ │ - ldrshteq lr, [fp], #-142 @ 0xffffff72 │ │ │ │ - rsbseq lr, fp, r6, ror #12 │ │ │ │ - @ instruction: 0x007c6e96 │ │ │ │ + rsbseq lr, fp, sl, ror #12 │ │ │ │ + @ instruction: 0x007c6e9a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb762a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr0, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -12929,16 +12929,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7f84478 │ │ │ │ blls 9e9d8 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq lr, fp, r0, ror r5 │ │ │ │ - rsbseq r6, ip, r0, lsr #27 │ │ │ │ + rsbseq lr, fp, r4, ror r5 │ │ │ │ + rsbseq r6, ip, r4, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb762ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ mrc2 3, 6, pc, cr8, cr8, {5} │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ cmpvs sl, r1 │ │ │ │ @@ -12963,15 +12963,15 @@ │ │ │ │ @ instruction: 0x9100219a │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f50092 │ │ │ │ movwcs pc, #3813 @ 0xee5 @ │ │ │ │ movwcc lr, #31172 @ 0x79c4 │ │ │ │ andcs r6, r1, r3, lsr #3 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ - rsbseq lr, fp, sl, lsr #15 │ │ │ │ + rsbseq lr, fp, lr, lsr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb76370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 9a30f8 │ │ │ │ blmi 9cb38c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -13008,15 +13008,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7f2bd70 │ │ │ │ svclt 0x0000ea32 │ │ │ │ umulleq pc, r7, r2, r8 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, fp, r0, asr r7 │ │ │ │ + rsbseq lr, fp, r4, asr r7 │ │ │ │ addeq pc, r7, ip, lsl r8 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1da6e0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4688b0bd │ │ │ │ @@ -13567,42 +13567,42 @@ │ │ │ │ blls 3ddff0 │ │ │ │ svclt 0x0000e413 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq pc, r7, r8, asr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq pc, r7, r2, lsr #14 │ │ │ │ - rsbseq lr, fp, sl, ror #11 │ │ │ │ - rsbseq lr, fp, r0, ror #6 │ │ │ │ - rsbseq r6, ip, r6, lsr #17 │ │ │ │ - ldrshteq lr, [fp], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq lr, fp, lr, ror #5 │ │ │ │ - rsbseq r6, ip, r2, lsr r8 │ │ │ │ - rsbseq lr, fp, sl, ror #3 │ │ │ │ - rsbseq lr, fp, lr, lsl #2 │ │ │ │ - rsbseq r6, ip, r6, asr r6 │ │ │ │ - ldrhteq lr, [fp], #-6 │ │ │ │ - ldrshteq r6, [ip], #-94 @ 0xffffffa2 │ │ │ │ - @ instruction: 0x007be098 │ │ │ │ - rsbseq r6, ip, r0, ror #11 │ │ │ │ - rsbseq sp, fp, lr, asr #31 │ │ │ │ - rsbseq r6, ip, r6, lsl r5 │ │ │ │ - rsbseq sp, fp, r2, lsl #31 │ │ │ │ - ldrhteq sp, [fp], #-242 @ 0xffffff0e │ │ │ │ - ldrshteq sp, [fp], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r6, ip, r8, lsr r4 │ │ │ │ - ldrsbteq sp, [fp], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r6, ip, sl, lsl r4 │ │ │ │ - rsbseq ip, lr, r8, lsr #11 │ │ │ │ - rsbseq sp, fp, ip, lsr #29 │ │ │ │ - ldrshteq r6, [ip], #-52 @ 0xffffffcc │ │ │ │ - rsbseq sp, fp, lr, lsl #29 │ │ │ │ - ldrsbteq r6, [ip], #-54 @ 0xffffffca │ │ │ │ - rsbseq sp, fp, r0, ror lr │ │ │ │ - ldrhteq r6, [ip], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq lr, fp, lr, ror #11 │ │ │ │ + rsbseq lr, fp, r4, ror #6 │ │ │ │ + rsbseq r6, ip, sl, lsr #17 │ │ │ │ + ldrshteq lr, [fp], #-46 @ 0xffffffd2 │ │ │ │ + ldrshteq lr, [fp], #-34 @ 0xffffffde │ │ │ │ + rsbseq r6, ip, r6, lsr r8 │ │ │ │ + rsbseq lr, fp, lr, ror #3 │ │ │ │ + rsbseq lr, fp, r2, lsl r1 │ │ │ │ + rsbseq r6, ip, sl, asr r6 │ │ │ │ + ldrhteq lr, [fp], #-10 │ │ │ │ + rsbseq r6, ip, r2, lsl #12 │ │ │ │ + @ instruction: 0x007be09c │ │ │ │ + rsbseq r6, ip, r4, ror #11 │ │ │ │ + ldrsbteq sp, [fp], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r6, ip, sl, lsl r5 │ │ │ │ + rsbseq sp, fp, r6, lsl #31 │ │ │ │ + ldrhteq sp, [fp], #-246 @ 0xffffff0a │ │ │ │ + ldrshteq sp, [fp], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r6, ip, ip, lsr r4 │ │ │ │ + ldrsbteq sp, [fp], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r6, ip, lr, lsl r4 │ │ │ │ + rsbseq ip, lr, ip, lsr #11 │ │ │ │ + ldrhteq sp, [fp], #-224 @ 0xffffff20 │ │ │ │ + ldrshteq r6, [ip], #-56 @ 0xffffffc8 │ │ │ │ + @ instruction: 0x007bde92 │ │ │ │ + ldrsbteq r6, [ip], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq sp, fp, r4, ror lr │ │ │ │ + ldrhteq r6, [ip], #-60 @ 0xffffffc4 │ │ │ │ vst4.8 {d25-d28}, [pc], lr │ │ │ │ ldmdami r6, {r0, r1, r2, r6, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf83ef7f8 │ │ │ │ stmdbls lr, {r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf7f84478 │ │ │ │ blls 3ddf48 │ │ │ │ @@ -13619,20 +13619,20 @@ │ │ │ │ vadd.i8 d20, d0, d10 │ │ │ │ ldrbtmi r1, [r8], #-297 @ 0xfffffed7 │ │ │ │ @ instruction: 0xf7f8300c │ │ │ │ stmdami r8, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f84478 │ │ │ │ strb pc, [fp, #-2263] @ 0xfffff729 @ │ │ │ │ - rsbseq sp, fp, r8, asr #27 │ │ │ │ - rsbseq r6, ip, r0, lsl r3 │ │ │ │ - rsbseq sp, fp, r8, lsr #27 │ │ │ │ - ldrshteq r6, [ip], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq sp, fp, r6, lsl #27 │ │ │ │ - rsbseq r6, ip, ip, asr #5 │ │ │ │ + rsbseq sp, fp, ip, asr #27 │ │ │ │ + rsbseq r6, ip, r4, lsl r3 │ │ │ │ + rsbseq sp, fp, ip, lsr #27 │ │ │ │ + ldrshteq r6, [ip], #-36 @ 0xffffffdc │ │ │ │ + rsbseq sp, fp, sl, lsl #27 │ │ │ │ + ldrsbteq r6, [ip], #-32 @ 0xffffffe0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ stmiami r4!, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrmi r4, [pc], -r4, ror #21 │ │ │ │ adclt r4, ip, r8, ror r4 │ │ │ │ @@ -13860,39 +13860,39 @@ │ │ │ │ ldmdami lr, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f74478 │ │ │ │ @ instruction: 0xe79ffefb │ │ │ │ bl fe1ddf28 │ │ │ │ addeq lr, r7, r8, lsr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, fp, r2, lsl #26 │ │ │ │ - rsbseq r6, ip, sl, asr #4 │ │ │ │ + rsbseq sp, fp, r6, lsl #26 │ │ │ │ + rsbseq r6, ip, lr, asr #4 │ │ │ │ addeq lr, r7, r4, ror #27 │ │ │ │ - rsbseq sp, fp, r4, lsl #25 │ │ │ │ - rsbseq sp, fp, r8, lsl #23 │ │ │ │ - ldrsbteq r6, [ip], #-0 │ │ │ │ - rsbseq sp, fp, r6, lsr #22 │ │ │ │ - rsbseq sp, fp, lr, lsl fp │ │ │ │ - rsbseq r6, ip, r6, rrx │ │ │ │ - rsbseq sp, fp, r2, lsl #22 │ │ │ │ - rsbseq r6, ip, sl, asr #32 │ │ │ │ - rsbseq sp, fp, ip, lsl #21 │ │ │ │ - ldrsbteq r5, [ip], #-242 @ 0xffffff0e │ │ │ │ - rsbseq sp, fp, sl, ror #20 │ │ │ │ - ldrhteq r5, [ip], #-242 @ 0xffffff0e │ │ │ │ - rsbseq sp, fp, sl, lsr sl │ │ │ │ - rsbseq r5, ip, r2, lsl #31 │ │ │ │ - rsbseq sp, fp, r0, lsr #20 │ │ │ │ - rsbseq r5, ip, r6, ror #30 │ │ │ │ - rsbseq sp, fp, r4, lsl #20 │ │ │ │ - rsbseq r5, ip, sl, asr #30 │ │ │ │ - rsbseq sp, fp, sl, ror #19 │ │ │ │ - rsbseq r5, ip, r0, lsr pc │ │ │ │ - rsbseq sp, fp, lr, asr #19 │ │ │ │ - rsbseq r5, ip, r4, lsl pc │ │ │ │ + rsbseq sp, fp, r8, lsl #25 │ │ │ │ + rsbseq sp, fp, ip, lsl #23 │ │ │ │ + ldrsbteq r6, [ip], #-4 │ │ │ │ + rsbseq sp, fp, sl, lsr #22 │ │ │ │ + rsbseq sp, fp, r2, lsr #22 │ │ │ │ + rsbseq r6, ip, sl, rrx │ │ │ │ + rsbseq sp, fp, r6, lsl #22 │ │ │ │ + rsbseq r6, ip, lr, asr #32 │ │ │ │ + @ instruction: 0x007bda90 │ │ │ │ + ldrsbteq r5, [ip], #-246 @ 0xffffff0a │ │ │ │ + rsbseq sp, fp, lr, ror #20 │ │ │ │ + ldrhteq r5, [ip], #-246 @ 0xffffff0a │ │ │ │ + rsbseq sp, fp, lr, lsr sl │ │ │ │ + rsbseq r5, ip, r6, lsl #31 │ │ │ │ + rsbseq sp, fp, r4, lsr #20 │ │ │ │ + rsbseq r5, ip, sl, ror #30 │ │ │ │ + rsbseq sp, fp, r8, lsl #20 │ │ │ │ + rsbseq r5, ip, lr, asr #30 │ │ │ │ + rsbseq sp, fp, lr, ror #19 │ │ │ │ + rsbseq r5, ip, r4, lsr pc │ │ │ │ + ldrsbteq sp, [fp], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r5, ip, r8, lsl pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb771d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi febe3ec0 │ │ │ │ blmi fec0c218 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -14065,53 +14065,53 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ ... │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ addeq lr, r7, sl, lsr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq sp, [fp], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r0, ip, r2, asr sp │ │ │ │ ldrsbteq sp, [fp], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r0, ip, r6, asr sp │ │ │ │ + rsbseq sp, fp, r2, ror #17 │ │ │ │ strdeq r0, [r0], -sp │ │ │ │ - rsbseq sp, fp, r6, asr #17 │ │ │ │ - rsbseq r5, ip, lr, lsl #28 │ │ │ │ + rsbseq sp, fp, sl, asr #17 │ │ │ │ + rsbseq r5, ip, r2, lsl lr │ │ │ │ addeq lr, r7, r8, lsr #19 │ │ │ │ - @ instruction: 0x007bd892 │ │ │ │ - ldrsbteq r5, [ip], #-218 @ 0xffffff26 │ │ │ │ + @ instruction: 0x007bd896 │ │ │ │ + ldrsbteq r5, [ip], #-222 @ 0xffffff22 │ │ │ │ @ instruction: 0xfffff0c5 │ │ │ │ @ instruction: 0xfffff02f │ │ │ │ - rsbseq sp, fp, r4, asr r8 │ │ │ │ - @ instruction: 0x007c5d9c │ │ │ │ - rsbseq sp, fp, sl, lsr r8 │ │ │ │ - rsbseq r5, ip, r2, lsl #27 │ │ │ │ + rsbseq sp, fp, r8, asr r8 │ │ │ │ + rsbseq r5, ip, r0, lsr #27 │ │ │ │ + rsbseq sp, fp, lr, lsr r8 │ │ │ │ + rsbseq r5, ip, r6, lsl #27 │ │ │ │ @ instruction: 0xfffff009 │ │ │ │ @ instruction: 0xfffffab3 │ │ │ │ - ldrshteq sp, [fp], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r5, ip, r4, asr #26 │ │ │ │ - rsbseq sp, fp, r2, ror #15 │ │ │ │ - rsbseq r5, ip, sl, lsr #26 │ │ │ │ - rsbseq sp, fp, r4, lsr r8 │ │ │ │ - rsbseq sp, fp, r2, asr #17 │ │ │ │ - @ instruction: 0x007bd794 │ │ │ │ - ldrsbteq r5, [ip], #-204 @ 0xffffff34 │ │ │ │ - rsbseq sp, fp, r0, lsr #18 │ │ │ │ - rsbseq sp, fp, sl, lsl #17 │ │ │ │ - rsbseq sp, fp, sl, asr #14 │ │ │ │ - @ instruction: 0x007c5c92 │ │ │ │ - rsbseq sp, fp, ip, lsr #14 │ │ │ │ - rsbseq r5, ip, r2, ror ip │ │ │ │ - rsbseq sp, fp, r2, ror #17 │ │ │ │ - rsbseq sp, fp, r0, asr r9 │ │ │ │ - ldrshteq sp, [fp], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r5, ip, r8, lsr ip │ │ │ │ - rsbseq sp, fp, r2, lsr r9 │ │ │ │ - rsbseq sp, fp, r0, lsl #19 │ │ │ │ - ldrhteq sp, [fp], #-96 @ 0xffffffa0 │ │ │ │ - ldrshteq r5, [ip], #-184 @ 0xffffff48 │ │ │ │ + rsbseq sp, fp, r0, lsl #16 │ │ │ │ + rsbseq r5, ip, r8, asr #26 │ │ │ │ + rsbseq sp, fp, r6, ror #15 │ │ │ │ + rsbseq r5, ip, lr, lsr #26 │ │ │ │ + rsbseq sp, fp, r8, lsr r8 │ │ │ │ + rsbseq sp, fp, r6, asr #17 │ │ │ │ + @ instruction: 0x007bd798 │ │ │ │ + rsbseq r5, ip, r0, ror #25 │ │ │ │ + rsbseq sp, fp, r4, lsr #18 │ │ │ │ + rsbseq sp, fp, lr, lsl #17 │ │ │ │ + rsbseq sp, fp, lr, asr #14 │ │ │ │ + @ instruction: 0x007c5c96 │ │ │ │ + rsbseq sp, fp, r0, lsr r7 │ │ │ │ + rsbseq r5, ip, r6, ror ip │ │ │ │ + rsbseq sp, fp, r6, ror #17 │ │ │ │ + rsbseq sp, fp, r4, asr r9 │ │ │ │ + ldrshteq sp, [fp], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r5, ip, ip, lsr ip │ │ │ │ + rsbseq sp, fp, r6, lsr r9 │ │ │ │ + rsbseq sp, fp, r4, lsl #19 │ │ │ │ + ldrhteq sp, [fp], #-100 @ 0xffffff9c │ │ │ │ + ldrshteq r5, [ip], #-188 @ 0xffffff44 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb77548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr14, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -14120,16 +14120,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7f7300c │ │ │ │ stmdami r5, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 7, cr15, [lr], #988 @ 0x3dc │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrhteq sp, [fp], #-82 @ 0xffffffae │ │ │ │ - ldrshteq r5, [ip], #-170 @ 0xffffff56 │ │ │ │ + ldrhteq sp, [fp], #-86 @ 0xffffffaa │ │ │ │ + ldrshteq r5, [ip], #-174 @ 0xffffff52 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1db84c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ ldmibcs r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @@ -14743,51 +14743,51 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf816f7f7 │ │ │ │ svclt 0x0000e7b6 │ │ │ │ ... │ │ │ │ addeq lr, r7, r4, ror #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq lr, r7, lr, lsr r6 │ │ │ │ - @ instruction: 0x007bd79c │ │ │ │ - ldrshteq r5, [ip], #-158 @ 0xffffff62 │ │ │ │ - rsbseq sp, fp, sl, ror r7 │ │ │ │ - ldrsbteq r5, [ip], #-156 @ 0xffffff64 │ │ │ │ - rsbseq sp, fp, r0, asr #14 │ │ │ │ - rsbseq r5, ip, r2, lsr #19 │ │ │ │ - rsbseq sp, fp, lr, lsl r7 │ │ │ │ - rsbseq r5, ip, r0, lsl #19 │ │ │ │ - rsbseq sp, fp, r4, lsl r7 │ │ │ │ - addeq r8, r2, r2, ror #19 │ │ │ │ - rsbseq sp, fp, r8, lsl #3 │ │ │ │ - ldrsbteq sp, [fp], #-14 │ │ │ │ - rsbseq r5, ip, r2, asr #6 │ │ │ │ - rsbseq sp, fp, sl, lsr r0 │ │ │ │ - @ instruction: 0x007c529e │ │ │ │ - rsbseq sp, fp, sl, lsl r0 │ │ │ │ - rsbseq r5, ip, lr, ror r2 │ │ │ │ - ldrshteq ip, [fp], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r5, ip, lr, asr r2 │ │ │ │ - ldrsbteq ip, [fp], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r5, ip, lr, lsr r2 │ │ │ │ - ldrhteq ip, [fp], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r5, ip, lr, lsl r2 │ │ │ │ - @ instruction: 0x007bcf9a │ │ │ │ - ldrshteq r5, [ip], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq ip, fp, r8, ror pc │ │ │ │ - ldrsbteq r5, [ip], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq ip, fp, r6, asr pc │ │ │ │ - ldrhteq r5, [ip], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq ip, fp, ip, lsr pc │ │ │ │ - @ instruction: 0x007c519e │ │ │ │ - rsbseq ip, fp, r0, lsr #30 │ │ │ │ - rsbseq r5, ip, r2, lsl #3 │ │ │ │ - rsbseq ip, fp, r4, lsl #30 │ │ │ │ - rsbseq r5, ip, r6, ror #2 │ │ │ │ - rsbseq ip, fp, r8, ror #29 │ │ │ │ - rsbseq r5, ip, sl, asr #2 │ │ │ │ + rsbseq sp, fp, r0, lsr #15 │ │ │ │ + rsbseq r5, ip, r2, lsl #20 │ │ │ │ + rsbseq sp, fp, lr, ror r7 │ │ │ │ + rsbseq r5, ip, r0, ror #19 │ │ │ │ + rsbseq sp, fp, r4, asr #14 │ │ │ │ + rsbseq r5, ip, r6, lsr #19 │ │ │ │ + rsbseq sp, fp, r2, lsr #14 │ │ │ │ + rsbseq r5, ip, r4, lsl #19 │ │ │ │ + rsbseq sp, fp, r8, lsl r7 │ │ │ │ + addeq r8, r2, r6, ror #19 │ │ │ │ + rsbseq sp, fp, ip, lsl #3 │ │ │ │ + rsbseq sp, fp, r2, ror #1 │ │ │ │ + rsbseq r5, ip, r6, asr #6 │ │ │ │ + rsbseq sp, fp, lr, lsr r0 │ │ │ │ + rsbseq r5, ip, r2, lsr #5 │ │ │ │ + rsbseq sp, fp, lr, lsl r0 │ │ │ │ + rsbseq r5, ip, r2, lsl #5 │ │ │ │ + ldrshteq ip, [fp], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r5, ip, r2, ror #4 │ │ │ │ + ldrsbteq ip, [fp], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r5, ip, r2, asr #4 │ │ │ │ + ldrhteq ip, [fp], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r5, ip, r2, lsr #4 │ │ │ │ + @ instruction: 0x007bcf9e │ │ │ │ + rsbseq r5, ip, r2, lsl #4 │ │ │ │ + rsbseq ip, fp, ip, ror pc │ │ │ │ + ldrsbteq r5, [ip], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq ip, fp, sl, asr pc │ │ │ │ + ldrhteq r5, [ip], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq ip, fp, r0, asr #30 │ │ │ │ + rsbseq r5, ip, r2, lsr #3 │ │ │ │ + rsbseq ip, fp, r4, lsr #30 │ │ │ │ + rsbseq r5, ip, r6, lsl #3 │ │ │ │ + rsbseq ip, fp, r8, lsl #30 │ │ │ │ + rsbseq r5, ip, sl, ror #2 │ │ │ │ + rsbseq ip, fp, ip, ror #29 │ │ │ │ + rsbseq r5, ip, lr, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb77fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 564d84 │ │ │ │ blmi 58cff8 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -14807,15 +14807,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7f0bd10 │ │ │ │ svclt 0x0000ec1e │ │ │ │ addeq sp, r7, r6, lsr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, fp, ip, lsl #28 │ │ │ │ + rsbseq ip, fp, r0, lsl lr │ │ │ │ strdeq sp, [r7], r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb78050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fece4d78 │ │ │ │ blmi fed0d080 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -14993,55 +14993,55 @@ │ │ │ │ strtmi r4, [r1], -pc, lsr #16 │ │ │ │ @ instruction: 0xf7f64478 │ │ │ │ usat pc, #0, pc, lsl #28 @ │ │ │ │ b feadf0dc │ │ │ │ ... │ │ │ │ @ instruction: 0x0087dbb2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, fp, r2, lsr #27 │ │ │ │ - rsbseq ip, fp, r8, lsr #27 │ │ │ │ - ldrhteq ip, [fp], #-222 @ 0xffffff22 │ │ │ │ + rsbseq ip, fp, r6, lsr #27 │ │ │ │ + rsbseq ip, fp, ip, lsr #27 │ │ │ │ + rsbseq ip, fp, r2, asr #27 │ │ │ │ andeq r0, r0, r7, lsl r3 │ │ │ │ - rsbseq ip, fp, r4, lsr sp │ │ │ │ - @ instruction: 0x007c4f98 │ │ │ │ + rsbseq ip, fp, r8, lsr sp │ │ │ │ + @ instruction: 0x007c4f9c │ │ │ │ addeq sp, r7, r2, lsr fp │ │ │ │ - rsbseq ip, fp, r0, lsl #26 │ │ │ │ - rsbseq r4, ip, r4, ror #30 │ │ │ │ + rsbseq ip, fp, r4, lsl #26 │ │ │ │ + rsbseq r4, ip, r8, ror #30 │ │ │ │ @ instruction: 0xfffffebb │ │ │ │ @ instruction: 0xfffff461 │ │ │ │ - rsbseq ip, fp, r2, asr #25 │ │ │ │ - rsbseq r4, ip, r6, lsr #30 │ │ │ │ - rsbseq ip, fp, r8, lsr #25 │ │ │ │ - rsbseq r4, ip, ip, lsl #30 │ │ │ │ - rsbseq ip, fp, sl, lsr sp │ │ │ │ - ldrsbteq ip, [fp], #-200 @ 0xffffff38 │ │ │ │ - rsbseq ip, fp, r8, lsr #26 │ │ │ │ - rsbseq ip, fp, lr, asr sp │ │ │ │ - rsbseq ip, fp, sl, lsr ip │ │ │ │ - @ instruction: 0x007c4e9e │ │ │ │ - rsbseq ip, fp, r0, lsr #24 │ │ │ │ - rsbseq r4, ip, r4, lsl #29 │ │ │ │ - rsbseq ip, fp, r8, lsr #26 │ │ │ │ - rsbseq ip, fp, ip, ror #26 │ │ │ │ - ldrsbteq ip, [fp], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r4, ip, lr, lsr lr │ │ │ │ + rsbseq ip, fp, r6, asr #25 │ │ │ │ + rsbseq r4, ip, sl, lsr #30 │ │ │ │ + rsbseq ip, fp, ip, lsr #25 │ │ │ │ + rsbseq r4, ip, r0, lsl pc │ │ │ │ + rsbseq ip, fp, lr, lsr sp │ │ │ │ + ldrsbteq ip, [fp], #-204 @ 0xffffff34 │ │ │ │ + rsbseq ip, fp, ip, lsr #26 │ │ │ │ + rsbseq ip, fp, r2, ror #26 │ │ │ │ + rsbseq ip, fp, lr, lsr ip │ │ │ │ + rsbseq r4, ip, r2, lsr #29 │ │ │ │ + rsbseq ip, fp, r4, lsr #24 │ │ │ │ + rsbseq r4, ip, r8, lsl #29 │ │ │ │ + rsbseq ip, fp, ip, lsr #26 │ │ │ │ + rsbseq ip, fp, r0, ror sp │ │ │ │ + ldrsbteq ip, [fp], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r4, ip, r2, asr #28 │ │ │ │ + rsbseq ip, fp, r2, asr sp │ │ │ │ + rsbseq ip, fp, lr, lsl #27 │ │ │ │ + @ instruction: 0x007bcb98 │ │ │ │ + ldrshteq r4, [ip], #-220 @ 0xffffff24 │ │ │ │ + rsbseq ip, fp, sl, ror fp │ │ │ │ + ldrsbteq r4, [ip], #-220 @ 0xffffff24 │ │ │ │ rsbseq ip, fp, lr, asr #26 │ │ │ │ - rsbseq ip, fp, sl, lsl #27 │ │ │ │ - @ instruction: 0x007bcb94 │ │ │ │ - ldrshteq r4, [ip], #-216 @ 0xffffff28 │ │ │ │ - rsbseq ip, fp, r6, ror fp │ │ │ │ - ldrsbteq r4, [ip], #-216 @ 0xffffff28 │ │ │ │ - rsbseq ip, fp, sl, asr #26 │ │ │ │ - ldrhteq ip, [fp], #-208 @ 0xffffff30 │ │ │ │ - rsbseq ip, fp, r8, lsr fp │ │ │ │ - @ instruction: 0x007c4d9c │ │ │ │ - @ instruction: 0x007bcd96 │ │ │ │ - rsbseq ip, fp, r4, ror #27 │ │ │ │ - ldrshteq ip, [fp], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r4, ip, ip, asr sp │ │ │ │ + ldrhteq ip, [fp], #-212 @ 0xffffff2c │ │ │ │ + rsbseq ip, fp, ip, lsr fp │ │ │ │ + rsbseq r4, ip, r0, lsr #27 │ │ │ │ + @ instruction: 0x007bcd9a │ │ │ │ + rsbseq ip, fp, r8, ror #27 │ │ │ │ + ldrshteq ip, [fp], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r4, ip, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb783d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -15051,16 +15051,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [sl], #984 @ 0x3d8 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7f64478 │ │ │ │ blls a08a0 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq ip, fp, r4, lsl #20 │ │ │ │ - rsbseq r4, ip, r8, ror #24 │ │ │ │ + rsbseq ip, fp, r8, lsl #20 │ │ │ │ + rsbseq r4, ip, ip, ror #24 │ │ │ │ @ instruction: 0x4614b5f0 │ │ │ │ teqge lr, #1048576 @ 0x100000 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ @ instruction: 0x2118f8d0 │ │ │ │ bcs 392cc │ │ │ │ @ instruction: 0xf8d2d066 │ │ │ │ @@ -15147,15 +15147,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7f0bd30 │ │ │ │ svclt 0x0000e972 │ │ │ │ ldrdeq sp, [r7], r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x007bcb96 │ │ │ │ + @ instruction: 0x007bcb9a │ │ │ │ umulleq sp, r7, ip, r6 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3dc860 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrdls pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ @@ -15424,26 +15424,26 @@ │ │ │ │ @ instruction: 0xf7efe73b │ │ │ │ svclt 0x0000ef4c │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtle r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq sp, r7, r0, lsr r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq ip, [fp], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r4, ip, r4, asr #18 │ │ │ │ + ldrshteq ip, [fp], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r4, ip, r8, asr #18 │ │ │ │ ldrdeq sp, [r7], lr │ │ │ │ - rsbseq ip, fp, r6, asr r9 │ │ │ │ - ldrsbteq ip, [fp], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0x007bc890 │ │ │ │ - @ instruction: 0x007bc89a │ │ │ │ - rsbseq r4, ip, r4, ror #15 │ │ │ │ - ldrsbteq ip, [fp], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r4, ip, lr, lsl r7 │ │ │ │ - ldrhteq ip, [fp], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r4, ip, r6, lsl #14 │ │ │ │ + rsbseq ip, fp, sl, asr r9 │ │ │ │ + ldrsbteq ip, [fp], #-140 @ 0xffffff74 │ │ │ │ + @ instruction: 0x007bc894 │ │ │ │ + @ instruction: 0x007bc89e │ │ │ │ + rsbseq r4, ip, r8, ror #15 │ │ │ │ + ldrsbteq ip, [fp], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r4, ip, r2, lsr #14 │ │ │ │ + ldrhteq ip, [fp], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r4, ip, sl, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 45cce4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0xb0914df0 │ │ │ │ @ instruction: 0x461f4cf0 │ │ │ │ @@ -15683,24 +15683,24 @@ │ │ │ │ @ instruction: 0xe72bf8b7 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ ldrdeq sp, [r7], r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, fp, lr, ror r6 │ │ │ │ - rsbseq ip, fp, lr, lsl r5 │ │ │ │ - rsbseq ip, fp, r6, ror #9 │ │ │ │ - rsbseq r4, ip, r2, lsr r4 │ │ │ │ + rsbseq ip, fp, r2, lsl #13 │ │ │ │ + rsbseq ip, fp, r2, lsr #10 │ │ │ │ + rsbseq ip, fp, sl, ror #9 │ │ │ │ + rsbseq r4, ip, r6, lsr r4 │ │ │ │ addeq ip, r7, ip, asr #31 │ │ │ │ - rsbseq ip, fp, r0, lsl #8 │ │ │ │ - rsbseq ip, fp, sl, asr r3 │ │ │ │ - rsbseq r4, ip, r6, lsr #5 │ │ │ │ - rsbseq ip, fp, r0, asr #6 │ │ │ │ - rsbseq r4, ip, ip, lsl #5 │ │ │ │ + rsbseq ip, fp, r4, lsl #8 │ │ │ │ + rsbseq ip, fp, lr, asr r3 │ │ │ │ + rsbseq r4, ip, sl, lsr #5 │ │ │ │ + rsbseq ip, fp, r4, asr #6 │ │ │ │ + @ instruction: 0x007c4290 │ │ │ │ blcs 48854 │ │ │ │ svcge 0x0073f47f │ │ │ │ blcs 48868 │ │ │ │ svcge 0x006ff47f │ │ │ │ strb r2, [sp, -sl, lsl #6]! │ │ │ │ vst2.8 {d20-d21}, [pc :128], r0 │ │ │ │ ldrbtmi r7, [r8], #-300 @ 0xfffffed4 │ │ │ │ @@ -15731,20 +15731,20 @@ │ │ │ │ @ instruction: 0xff94f7f5 │ │ │ │ @ instruction: 0xf04f480a │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf84ef7f6 │ │ │ │ @ instruction: 0xf7efe6c2 │ │ │ │ @ instruction: 0xf8ddecda │ │ │ │ @ instruction: 0xe71a9010 │ │ │ │ - rsbseq ip, fp, lr, asr #5 │ │ │ │ - rsbseq r4, ip, sl, lsl r2 │ │ │ │ - rsbseq ip, fp, ip, lsl #5 │ │ │ │ - ldrsbteq r4, [ip], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq ip, fp, r0, ror r2 │ │ │ │ - ldrhteq r4, [ip], #-26 @ 0xffffffe6 │ │ │ │ + ldrsbteq ip, [fp], #-34 @ 0xffffffde │ │ │ │ + rsbseq r4, ip, lr, lsl r2 │ │ │ │ + @ instruction: 0x007bc290 │ │ │ │ + ldrsbteq r4, [ip], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq ip, fp, r4, ror r2 │ │ │ │ + ldrhteq r4, [ip], #-30 @ 0xffffffe2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb78ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi a65c2c │ │ │ │ blmi a7356c │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @@ -15784,19 +15784,19 @@ │ │ │ │ stmdami sl, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffe6f7f5 │ │ │ │ @ instruction: 0xf7efe7d3 │ │ │ │ svclt 0x0000ec72 │ │ │ │ addeq ip, r7, lr, lsl sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq ip, [fp], #-20 @ 0xffffffec │ │ │ │ - rsbseq r4, ip, r0, asr #2 │ │ │ │ + ldrshteq ip, [fp], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r4, ip, r4, asr #2 │ │ │ │ ldrdeq ip, [r7], sl │ │ │ │ - @ instruction: 0x007bc19e │ │ │ │ - rsbseq r4, ip, sl, ror #1 │ │ │ │ + rsbseq ip, fp, r2, lsr #3 │ │ │ │ + rsbseq r4, ip, lr, ror #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb78fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi de5cdc │ │ │ │ blmi df363c │ │ │ │ ldrbtmi fp, [sl], #-137 @ 0xffffff77 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -15851,20 +15851,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff62f7f5 │ │ │ │ @ instruction: 0xf7efe7c3 │ │ │ │ svclt 0x0000ebee │ │ │ │ addeq ip, r7, lr, asr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq ip, [r7], r2 │ │ │ │ - rsbseq ip, fp, sl, asr #1 │ │ │ │ - rsbseq r4, ip, r6, lsl r0 │ │ │ │ - ldrhteq ip, [fp], #-0 │ │ │ │ - ldrshteq r3, [ip], #-252 @ 0xffffff04 │ │ │ │ - @ instruction: 0x007bc096 │ │ │ │ - rsbseq r3, ip, r2, ror #31 │ │ │ │ + rsbseq ip, fp, lr, asr #1 │ │ │ │ + rsbseq r4, ip, sl, lsl r0 │ │ │ │ + ldrhteq ip, [fp], #-4 │ │ │ │ + rsbseq r4, ip, r0 │ │ │ │ + @ instruction: 0x007bc09a │ │ │ │ + rsbseq r3, ip, r6, ror #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb790c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ffd25e0c │ │ │ │ blmi ffd4e0f0 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -16105,69 +16105,69 @@ │ │ │ │ addmi r4, pc, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ addeq ip, r7, lr, lsr fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, fp, sl │ │ │ │ - rsbseq ip, fp, sl, lsr #32 │ │ │ │ - rsbseq ip, fp, r4, asr #32 │ │ │ │ + rsbseq ip, fp, lr │ │ │ │ + rsbseq ip, fp, lr, lsr #32 │ │ │ │ + rsbseq ip, fp, r8, asr #32 │ │ │ │ andeq r0, r0, r7, asr r4 │ │ │ │ - ldrsbteq fp, [fp], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r3, ip, r8, lsr #30 │ │ │ │ + rsbseq fp, fp, r0, ror #31 │ │ │ │ + rsbseq r3, ip, ip, lsr #30 │ │ │ │ addeq ip, r7, r2, asr #21 │ │ │ │ - rsbseq fp, fp, r8, lsr #31 │ │ │ │ - ldrshteq r3, [ip], #-228 @ 0xffffff1c │ │ │ │ + rsbseq fp, fp, ip, lsr #31 │ │ │ │ + ldrshteq r3, [ip], #-232 @ 0xffffff18 │ │ │ │ @ instruction: 0xfffff39b │ │ │ │ @ instruction: 0xfffffe11 │ │ │ │ - rsbseq fp, fp, sl, ror #30 │ │ │ │ - ldrhteq r3, [ip], #-230 @ 0xffffff1a │ │ │ │ - rsbseq fp, fp, r0, asr pc │ │ │ │ - @ instruction: 0x007c3e9c │ │ │ │ + rsbseq fp, fp, lr, ror #30 │ │ │ │ + ldrhteq r3, [ip], #-234 @ 0xffffff16 │ │ │ │ + rsbseq fp, fp, r4, asr pc │ │ │ │ + rsbseq r3, ip, r0, lsr #29 │ │ │ │ @ instruction: 0xfffff4e3 │ │ │ │ @ instruction: 0xfffffce9 │ │ │ │ - rsbseq fp, fp, r2, lsl pc │ │ │ │ - rsbseq r3, ip, lr, asr lr │ │ │ │ - ldrshteq fp, [fp], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r3, ip, r4, asr #28 │ │ │ │ - rsbseq fp, fp, r2, lsr #30 │ │ │ │ - rsbseq fp, fp, r8, asr #30 │ │ │ │ - ldrhteq fp, [fp], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r3, ip, r0, lsl #28 │ │ │ │ - rsbseq fp, fp, lr, lsr #30 │ │ │ │ - rsbseq fp, fp, r6, asr pc │ │ │ │ - rsbseq fp, fp, lr, ror #28 │ │ │ │ - ldrhteq r3, [ip], #-218 @ 0xffffff26 │ │ │ │ - rsbseq fp, fp, r0, asr lr │ │ │ │ - @ instruction: 0x007c3d9a │ │ │ │ - rsbseq fp, fp, r0, lsr #30 │ │ │ │ - rsbseq fp, fp, ip, asr #30 │ │ │ │ - rsbseq fp, fp, r8, lsl #28 │ │ │ │ - rsbseq r3, ip, r4, asr sp │ │ │ │ + rsbseq fp, fp, r6, lsl pc │ │ │ │ + rsbseq r3, ip, r2, ror #28 │ │ │ │ + ldrshteq fp, [fp], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r3, ip, r8, asr #28 │ │ │ │ rsbseq fp, fp, r6, lsr #30 │ │ │ │ - rsbseq fp, fp, r0, ror pc │ │ │ │ - rsbseq fp, fp, sl, asr #27 │ │ │ │ - rsbseq r3, ip, r6, lsl sp │ │ │ │ + rsbseq fp, fp, ip, asr #30 │ │ │ │ + ldrhteq fp, [fp], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r3, ip, r4, lsl #28 │ │ │ │ + rsbseq fp, fp, r2, lsr pc │ │ │ │ rsbseq fp, fp, sl, asr pc │ │ │ │ - rsbseq fp, fp, r0, lsr #31 │ │ │ │ - rsbseq fp, fp, lr, lsl #27 │ │ │ │ - ldrsbteq r3, [ip], #-202 @ 0xffffff36 │ │ │ │ - ldrhteq fp, [fp], #-216 @ 0xffffff28 │ │ │ │ - rsbseq fp, fp, r8, lsl #31 │ │ │ │ - rsbseq fp, fp, r8, asr #26 │ │ │ │ - @ instruction: 0x007c3c94 │ │ │ │ - rsbseq fp, fp, r2, lsr #31 │ │ │ │ - rsbseq fp, fp, lr, asr pc │ │ │ │ - rsbseq fp, fp, r0, lsl #26 │ │ │ │ - rsbseq r3, ip, ip, asr #24 │ │ │ │ + rsbseq fp, fp, r2, ror lr │ │ │ │ + ldrhteq r3, [ip], #-222 @ 0xffffff22 │ │ │ │ + rsbseq fp, fp, r4, asr lr │ │ │ │ + @ instruction: 0x007c3d9e │ │ │ │ + rsbseq fp, fp, r4, lsr #30 │ │ │ │ + rsbseq fp, fp, r0, asr pc │ │ │ │ + rsbseq fp, fp, ip, lsl #28 │ │ │ │ + rsbseq r3, ip, r8, asr sp │ │ │ │ + rsbseq fp, fp, sl, lsr #30 │ │ │ │ rsbseq fp, fp, r4, ror pc │ │ │ │ - rsbseq fp, fp, sl, lsr #31 │ │ │ │ - ldrhteq fp, [fp], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r3, ip, r6, lsl #24 │ │ │ │ + rsbseq fp, fp, lr, asr #27 │ │ │ │ + rsbseq r3, ip, sl, lsl sp │ │ │ │ + rsbseq fp, fp, lr, asr pc │ │ │ │ + rsbseq fp, fp, r4, lsr #31 │ │ │ │ + @ instruction: 0x007bbd92 │ │ │ │ + ldrsbteq r3, [ip], #-206 @ 0xffffff32 │ │ │ │ + ldrhteq fp, [fp], #-220 @ 0xffffff24 │ │ │ │ + rsbseq fp, fp, ip, lsl #31 │ │ │ │ + rsbseq fp, fp, ip, asr #26 │ │ │ │ + @ instruction: 0x007c3c98 │ │ │ │ + rsbseq fp, fp, r6, lsr #31 │ │ │ │ + rsbseq fp, fp, r2, ror #30 │ │ │ │ + rsbseq fp, fp, r4, lsl #26 │ │ │ │ + rsbseq r3, ip, r0, asr ip │ │ │ │ + rsbseq fp, fp, r8, ror pc │ │ │ │ + rsbseq fp, fp, lr, lsr #31 │ │ │ │ + ldrhteq fp, [fp], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r3, ip, sl, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb79588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -16177,16 +16177,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r2], {245} @ 0xf5 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7f54478 │ │ │ │ blls a16f0 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq fp, fp, ip, ror #22 │ │ │ │ - ldrhteq r3, [ip], #-168 @ 0xffffff58 │ │ │ │ + rsbseq fp, fp, r0, ror fp │ │ │ │ + ldrhteq r3, [ip], #-172 @ 0xffffff54 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 25d88c , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0x2ec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ mrc 6, 5, r4, cr0, cr15, {0} │ │ │ │ @@ -16506,20 +16506,20 @@ │ │ │ │ cdp 7, 13, cr15, cr0, cr14, {7} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq ip, r7, r4, lsl #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq ip, r7, r0, asr #3 │ │ │ │ - rsbseq fp, fp, r2, lsr #19 │ │ │ │ - ldrshteq r3, [ip], #-82 @ 0xffffffae │ │ │ │ - rsbseq fp, fp, r6, lsl #19 │ │ │ │ - ldrsbteq r3, [ip], #-86 @ 0xffffffaa │ │ │ │ - rsbseq fp, fp, ip, ror #18 │ │ │ │ - rsbseq fp, fp, r0, lsl #19 │ │ │ │ + rsbseq fp, fp, r6, lsr #19 │ │ │ │ + ldrshteq r3, [ip], #-86 @ 0xffffffaa │ │ │ │ + rsbseq fp, fp, sl, lsl #19 │ │ │ │ + ldrsbteq r3, [ip], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq fp, fp, r0, ror r9 │ │ │ │ + rsbseq fp, fp, r4, lsl #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb85514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r8, r8, asr #31 │ │ │ │ andcs r4, r0, #22272 @ 0x5700 │ │ │ │ ldrbtmi sl, [ip], #-2310 @ 0xfffff6fa │ │ │ │ @@ -16607,18 +16607,18 @@ │ │ │ │ svclt 0x0000ee08 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ strdeq ip, [r7], r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq ip, r7, r2 │ │ │ │ - rsbseq fp, fp, r2, ror #15 │ │ │ │ - rsbseq r3, ip, r2, lsr r4 │ │ │ │ - rsbseq fp, fp, r6, asr #15 │ │ │ │ - rsbseq r3, ip, r6, lsl r4 │ │ │ │ + rsbseq fp, fp, r6, ror #15 │ │ │ │ + rsbseq r3, ip, r6, lsr r4 │ │ │ │ + rsbseq fp, fp, sl, asr #15 │ │ │ │ + rsbseq r3, ip, sl, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb79c98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrdgt pc, [ip, -pc] │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ ldrbtmi r3, [ip], #511 @ 0x1ff │ │ │ │ @@ -16685,30 +16685,30 @@ │ │ │ │ ldmdami r5, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8d6f7f5 │ │ │ │ @ instruction: 0xf7eee7a5 │ │ │ │ svclt 0x0000ed62 │ │ │ │ addeq fp, r7, r6, ror #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq fp, [fp], #-120 @ 0xffffff88 │ │ │ │ - ldrsbteq fp, [fp], #-114 @ 0xffffff8e │ │ │ │ - rsbseq fp, fp, ip, lsr #14 │ │ │ │ - rsbseq r3, ip, ip, ror r3 │ │ │ │ - rsbseq fp, fp, r6, lsl r7 │ │ │ │ - rsbseq r3, ip, r6, ror #6 │ │ │ │ + ldrhteq fp, [fp], #-124 @ 0xffffff84 │ │ │ │ + ldrsbteq fp, [fp], #-118 @ 0xffffff8a │ │ │ │ + rsbseq fp, fp, r0, lsr r7 │ │ │ │ + rsbseq r3, ip, r0, lsl #7 │ │ │ │ + rsbseq fp, fp, sl, lsl r7 │ │ │ │ + rsbseq r3, ip, sl, ror #6 │ │ │ │ addeq fp, r7, r0, lsl #30 │ │ │ │ @ instruction: 0xffffff61 │ │ │ │ - ldrsbteq fp, [fp], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r3, ip, r2, lsr #6 │ │ │ │ + ldrsbteq fp, [fp], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r3, ip, r6, lsr #6 │ │ │ │ @ instruction: 0xfffffda5 │ │ │ │ - rsbseq fp, fp, r6, lsr #13 │ │ │ │ - ldrshteq r3, [ip], #-38 @ 0xffffffda │ │ │ │ + rsbseq fp, fp, sl, lsr #13 │ │ │ │ + ldrshteq r3, [ip], #-42 @ 0xffffffd6 │ │ │ │ @ instruction: 0xfffffbed │ │ │ │ - rsbseq fp, fp, sl, ror r6 │ │ │ │ - rsbseq r3, ip, sl, asr #5 │ │ │ │ + rsbseq fp, fp, lr, ror r6 │ │ │ │ + rsbseq r3, ip, lr, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb79e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrsbtgt pc, [r4], #143 @ 0x8f @ │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ ldrbtmi r3, [ip], #511 @ 0x1ff │ │ │ │ @@ -16769,28 +16769,28 @@ │ │ │ │ @ instruction: 0xff72f7f4 │ │ │ │ @ instruction: 0x46214812 │ │ │ │ @ instruction: 0xf7f54478 │ │ │ │ ldr pc, [r0, sp, lsr #16]! │ │ │ │ ldc 7, cr15, [r8], #952 @ 0x3b8 │ │ │ │ strdeq fp, [r7], lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, fp, r0, asr r6 │ │ │ │ - rsbseq fp, fp, sl, ror #12 │ │ │ │ - rsbseq fp, fp, r4, asr #11 │ │ │ │ - rsbseq r3, ip, r4, lsl r2 │ │ │ │ + rsbseq fp, fp, r4, asr r6 │ │ │ │ + rsbseq fp, fp, lr, ror #12 │ │ │ │ + rsbseq fp, fp, r8, asr #11 │ │ │ │ + rsbseq r3, ip, r8, lsl r2 │ │ │ │ addeq fp, r7, lr, lsr #27 │ │ │ │ @ instruction: 0xfffffe0f │ │ │ │ - rsbseq fp, fp, r0, lsl #11 │ │ │ │ - ldrsbteq r3, [ip], #-16 │ │ │ │ + rsbseq fp, fp, r4, lsl #11 │ │ │ │ + ldrsbteq r3, [ip], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0xfffffc53 │ │ │ │ - rsbseq fp, fp, r4, asr r5 │ │ │ │ - rsbseq r3, ip, r4, lsr #3 │ │ │ │ + rsbseq fp, fp, r8, asr r5 │ │ │ │ + rsbseq r3, ip, r8, lsr #3 │ │ │ │ @ instruction: 0xfffffa9b │ │ │ │ - rsbseq fp, fp, r8, lsr #10 │ │ │ │ - rsbseq r3, ip, r8, ror r1 │ │ │ │ + rsbseq fp, fp, ip, lsr #10 │ │ │ │ + rsbseq r3, ip, ip, ror r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb79f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ @ instruction: 0xf102460c │ │ │ │ @@ -16833,17 +16833,17 @@ │ │ │ │ ldrbtmi r2, [r8], #-466 @ 0xfffffe2e │ │ │ │ @ instruction: 0xf7f4300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f44478 │ │ │ │ @ instruction: 0xf04fffa9 │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ - rsbseq fp, fp, r2, asr #10 │ │ │ │ - ldrsbteq fp, [fp], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r3, ip, r0, ror r0 │ │ │ │ + rsbseq fp, fp, r6, asr #10 │ │ │ │ + ldrsbteq fp, [fp], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r3, ip, r4, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb7a01c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xf840f3b5 │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ ldmdavs fp, {r0, sp}^ │ │ │ │ @@ -16883,19 +16883,19 @@ │ │ │ │ stmdami r9, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf7f4300c │ │ │ │ stmdami r7, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f44478 │ │ │ │ strb pc, [pc, r3, asr #30]! @ │ │ │ │ - rsbseq fp, fp, lr, asr r4 │ │ │ │ - rsbseq fp, fp, ip, lsr #8 │ │ │ │ - rsbseq r2, ip, r2, asr #31 │ │ │ │ - rsbseq fp, fp, lr, lsl #8 │ │ │ │ - rsbseq r2, ip, r4, lsr #31 │ │ │ │ + rsbseq fp, fp, r2, ror #8 │ │ │ │ + rsbseq fp, fp, r0, lsr r4 │ │ │ │ + rsbseq r2, ip, r6, asr #31 │ │ │ │ + rsbseq fp, fp, r2, lsl r4 │ │ │ │ + rsbseq r2, ip, r8, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [pc], -fp, lsl #1 │ │ │ │ bge 23542c │ │ │ │ blge 1ebf00 │ │ │ │ @@ -16972,22 +16972,22 @@ │ │ │ │ stmdami sp, {r0, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f44478 │ │ │ │ @ instruction: 0xe7eefe97 │ │ │ │ bl 8e0fe4 │ │ │ │ addeq fp, r7, lr, lsl #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x007bb39e │ │ │ │ - rsbseq r2, ip, r6, lsr pc │ │ │ │ + rsbseq fp, fp, r2, lsr #7 │ │ │ │ + rsbseq r2, ip, sl, lsr pc │ │ │ │ ldrdeq fp, [r7], r0 │ │ │ │ - rsbseq fp, fp, lr, lsr #6 │ │ │ │ - rsbseq fp, fp, lr, ror #5 │ │ │ │ - rsbseq r2, ip, ip, lsl #29 │ │ │ │ - ldrhteq fp, [fp], #-38 @ 0xffffffda │ │ │ │ - rsbseq r2, ip, ip, asr #28 │ │ │ │ + rsbseq fp, fp, r2, lsr r3 │ │ │ │ + ldrshteq fp, [fp], #-34 @ 0xffffffde │ │ │ │ + @ instruction: 0x007c2e90 │ │ │ │ + ldrhteq fp, [fp], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r2, ip, r0, asr lr │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r3, lr, asr #30 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7a6f10a │ │ │ │ @@ -17063,23 +17063,23 @@ │ │ │ │ bicvs pc, lr, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r2, #-976]! @ 0xfffffc30 │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [ip, #976] @ 0x3d0 │ │ │ │ svclt 0x0000e7d0 │ │ │ │ - rsbseq fp, fp, r4, lsr r2 │ │ │ │ - @ instruction: 0x007bb19c │ │ │ │ - rsbseq r2, ip, r2, lsr sp │ │ │ │ - rsbseq fp, fp, r8, ror r1 │ │ │ │ - rsbseq r2, ip, lr, lsl #26 │ │ │ │ - rsbseq fp, fp, ip, asr r1 │ │ │ │ - ldrshteq r2, [ip], #-194 @ 0xffffff3e │ │ │ │ - rsbseq fp, fp, r0, asr #2 │ │ │ │ - ldrsbteq r2, [ip], #-198 @ 0xffffff3a │ │ │ │ + rsbseq fp, fp, r8, lsr r2 │ │ │ │ + rsbseq fp, fp, r0, lsr #3 │ │ │ │ + rsbseq r2, ip, r6, lsr sp │ │ │ │ + rsbseq fp, fp, ip, ror r1 │ │ │ │ + rsbseq r2, ip, r2, lsl sp │ │ │ │ + rsbseq fp, fp, r0, ror #2 │ │ │ │ + ldrshteq r2, [ip], #-198 @ 0xffffff3a │ │ │ │ + rsbseq fp, fp, r4, asr #2 │ │ │ │ + ldrsbteq r2, [ip], #-202 @ 0xffffff36 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb7a3cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ ldclvs 6, cr4, [fp], {5} │ │ │ │ strtmi fp, [r8], -r3, ror #18 │ │ │ │ @@ -17116,16 +17116,16 @@ │ │ │ │ stmdavs r2!, {r0, r1, r4, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrcs 2, 4, pc, r6, cr0 @ │ │ │ │ @ instruction: 0xf1024633 │ │ │ │ ldclvs 1, cr0, [r2], {28} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7f100d2 │ │ │ │ sbfx pc, r7, #28, #21 │ │ │ │ - ldrhteq fp, [fp], #-12 │ │ │ │ - @ instruction: 0x007bb09e │ │ │ │ + rsbseq fp, fp, r0, asr #1 │ │ │ │ + rsbseq fp, fp, r2, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb7a484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi d671ec │ │ │ │ blmi d8f4a8 │ │ │ │ ldrbtmi r4, [sl], #-1549 @ 0xfffff9f3 │ │ │ │ strmi sl, [r6], -r4, lsl #18 │ │ │ │ @@ -17177,22 +17177,22 @@ │ │ │ │ stmdbls r3, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7f44478 │ │ │ │ stcls 12, cr15, [r3], {255} @ 0xff │ │ │ │ @ instruction: 0xf7eee7b3 │ │ │ │ svclt 0x0000e98a │ │ │ │ addeq fp, r7, lr, ror r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, fp, r8, lsl r0 │ │ │ │ - ldrhteq r2, [ip], #-176 @ 0xffffff50 │ │ │ │ + rsbseq fp, fp, ip, lsl r0 │ │ │ │ + ldrhteq r2, [ip], #-180 @ 0xffffff4c │ │ │ │ addeq fp, r7, sl, asr #14 │ │ │ │ - @ instruction: 0x007baf90 │ │ │ │ - rsbseq sl, fp, r0, lsr #31 │ │ │ │ - rsbseq r2, ip, r8, lsr fp │ │ │ │ - rsbseq sl, fp, r4, lsl #31 │ │ │ │ - rsbseq r2, ip, ip, lsl fp │ │ │ │ + @ instruction: 0x007baf94 │ │ │ │ + rsbseq sl, fp, r4, lsr #31 │ │ │ │ + rsbseq r2, ip, ip, lsr fp │ │ │ │ + rsbseq sl, fp, r8, lsl #31 │ │ │ │ + rsbseq r2, ip, r0, lsr #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb7a590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs pc, {r0, r2, r9, sl, lr} @ │ │ │ │ blpl 5ee98 │ │ │ │ ldc 0, cr11, [r1, #524] @ 0x20c │ │ │ │ @@ -17273,20 +17273,20 @@ │ │ │ │ stmdami sl, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ msrne (UNDEF: 47), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1f614ae │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7f44478 │ │ │ │ @ instruction: 0xe7e3fc37 │ │ │ │ - rsbseq sl, fp, sl, lsr #28 │ │ │ │ - rsbseq r2, ip, r2, asr #19 │ │ │ │ - rsbseq sl, fp, r2, lsl lr │ │ │ │ - rsbseq r2, ip, sl, lsr #19 │ │ │ │ - ldrshteq sl, [fp], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r2, ip, ip, lsl #19 │ │ │ │ + rsbseq sl, fp, lr, lsr #28 │ │ │ │ + rsbseq r2, ip, r6, asr #19 │ │ │ │ + rsbseq sl, fp, r6, lsl lr │ │ │ │ + rsbseq r2, ip, lr, lsr #19 │ │ │ │ + ldrshteq sl, [fp], #-216 @ 0xffffff28 │ │ │ │ + @ instruction: 0x007c2990 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d1b083 │ │ │ │ strmi r6, [r5], -ip, lsr #2 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ @@ -17689,35 +17689,35 @@ │ │ │ │ blx 45f714 │ │ │ │ @ instruction: 0xf04fbfac │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ strb r0, [r2, r0, lsl #16]! │ │ │ │ ... │ │ │ │ addeq fp, r7, r8, lsr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq sl, [fp], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r2, ip, r4, ror r6 │ │ │ │ - rsbseq sl, fp, r4, asr #21 │ │ │ │ - rsbseq r2, ip, ip, asr r6 │ │ │ │ + rsbseq sl, fp, r0, ror #21 │ │ │ │ + rsbseq r2, ip, r8, ror r6 │ │ │ │ + rsbseq sl, fp, r8, asr #21 │ │ │ │ + rsbseq r2, ip, r0, ror #12 │ │ │ │ addeq fp, r7, r4, ror r1 │ │ │ │ - rsbseq sl, fp, r8, lsl #20 │ │ │ │ - rsbseq r2, ip, r0, lsr #11 │ │ │ │ - rsbseq sl, fp, r4, lsr #18 │ │ │ │ - ldrhteq r2, [ip], #-76 @ 0xffffffb4 │ │ │ │ - ldrshteq sl, [fp], #-138 @ 0xffffff76 │ │ │ │ - @ instruction: 0x007c2492 │ │ │ │ - ldrsbteq sl, [fp], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r2, ip, ip, ror r4 │ │ │ │ - rsbseq sl, fp, lr, lsr #17 │ │ │ │ - rsbseq r2, ip, r6, asr #8 │ │ │ │ - @ instruction: 0x007ba894 │ │ │ │ - rsbseq r2, ip, ip, lsr #8 │ │ │ │ - rsbseq sl, fp, lr, lsl r8 │ │ │ │ - ldrhteq r2, [ip], #-54 @ 0xffffffca │ │ │ │ - rsbseq sl, fp, r4, ror #15 │ │ │ │ - rsbseq r2, ip, ip, ror r3 │ │ │ │ + rsbseq sl, fp, ip, lsl #20 │ │ │ │ + rsbseq r2, ip, r4, lsr #11 │ │ │ │ + rsbseq sl, fp, r8, lsr #18 │ │ │ │ + rsbseq r2, ip, r0, asr #9 │ │ │ │ + ldrshteq sl, [fp], #-142 @ 0xffffff72 │ │ │ │ + @ instruction: 0x007c2496 │ │ │ │ + rsbseq sl, fp, r2, ror #17 │ │ │ │ + rsbseq r2, ip, r0, lsl #9 │ │ │ │ + ldrhteq sl, [fp], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r2, ip, sl, asr #8 │ │ │ │ + @ instruction: 0x007ba898 │ │ │ │ + rsbseq r2, ip, r0, lsr r4 │ │ │ │ + rsbseq sl, fp, r2, lsr #16 │ │ │ │ + ldrhteq r2, [ip], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq sl, fp, r8, ror #15 │ │ │ │ + rsbseq r2, ip, r0, lsl #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r8], pc, lsl #1 │ │ │ │ @ instruction: 0x461549bd │ │ │ │ bleq df224 │ │ │ │ @@ -17907,29 +17907,29 @@ │ │ │ │ stmdbls r2, {r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf7f34478 │ │ │ │ stcls 15, cr15, [r2], {73} @ 0x49 │ │ │ │ @ instruction: 0xf7ede6ab │ │ │ │ svclt 0x0000ebd4 │ │ │ │ addeq sl, r7, r0, lsr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq sl, [fp], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r2, ip, r4, asr r2 │ │ │ │ + rsbseq sl, fp, r0, asr #13 │ │ │ │ + rsbseq r2, ip, r8, asr r2 │ │ │ │ addeq sl, r7, lr, ror #27 │ │ │ │ - rsbseq sl, fp, ip, lsr r5 │ │ │ │ - ldrsbteq r2, [ip], #-4 │ │ │ │ - rsbseq sl, fp, sl, lsl #10 │ │ │ │ - rsbseq r2, ip, r2, lsr #1 │ │ │ │ - rsbseq sl, fp, r6, ror r4 │ │ │ │ - rsbseq r2, ip, lr │ │ │ │ - rsbseq sl, fp, r4, asr r4 │ │ │ │ - rsbseq r1, ip, ip, ror #31 │ │ │ │ - rsbseq sl, fp, r6, lsr r4 │ │ │ │ - rsbseq r1, ip, lr, asr #31 │ │ │ │ - rsbseq sl, fp, r8, lsl r4 │ │ │ │ - ldrhteq r1, [ip], #-240 @ 0xffffff10 │ │ │ │ + rsbseq sl, fp, r0, asr #10 │ │ │ │ + ldrsbteq r2, [ip], #-8 │ │ │ │ + rsbseq sl, fp, lr, lsl #10 │ │ │ │ + rsbseq r2, ip, r6, lsr #1 │ │ │ │ + rsbseq sl, fp, sl, ror r4 │ │ │ │ + rsbseq r2, ip, r2, lsl r0 │ │ │ │ + rsbseq sl, fp, r8, asr r4 │ │ │ │ + ldrshteq r1, [ip], #-240 @ 0xffffff10 │ │ │ │ + rsbseq sl, fp, sl, lsr r4 │ │ │ │ + ldrsbteq r1, [ip], #-242 @ 0xffffff0e │ │ │ │ + rsbseq sl, fp, ip, lsl r4 │ │ │ │ + ldrhteq r1, [ip], #-244 @ 0xffffff0c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb7b118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 8e7ea0 │ │ │ │ blmi 910134 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -17963,15 +17963,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7edbd70 │ │ │ │ svclt 0x0000eb64 │ │ │ │ addeq sl, r7, sl, ror #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, fp, r8, ror r3 │ │ │ │ + rsbseq sl, fp, ip, ror r3 │ │ │ │ addeq sl, r7, r0, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb7b1c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ pld [r8, -r0, lsl #2] │ │ │ │ biccs r4, ip, #61440 @ 0xf000 │ │ │ │ @@ -17986,17 +17986,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ @ instruction: 0xf04f4806 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mcr2 7, 5, pc, cr6, cr3, {7} @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq sl, [fp], #-34 @ 0xffffffde │ │ │ │ - ldrsbteq sl, [fp], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r1, ip, sl, ror #28 │ │ │ │ + ldrsbteq sl, [fp], #-38 @ 0xffffffda │ │ │ │ + ldrsbteq sl, [fp], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r1, ip, lr, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb7b224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf1004605 │ │ │ │ bmi 8e1ce0 │ │ │ │ vand q9, q0, q0 │ │ │ │ @@ -18028,17 +18028,17 @@ │ │ │ │ @ instruction: 0xf7f34478 │ │ │ │ @ instruction: 0xf04ffe59 │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbseq sl, fp, lr, ror #4 │ │ │ │ - rsbseq sl, fp, sl, lsr r2 │ │ │ │ - ldrsbteq r1, [ip], #-208 @ 0xffffff30 │ │ │ │ + rsbseq sl, fp, r2, ror r2 │ │ │ │ + rsbseq sl, fp, lr, lsr r2 │ │ │ │ + ldrsbteq r1, [ip], #-212 @ 0xffffff2c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, lr, asr #16 │ │ │ │ strmi r4, [r7], -fp, lsl #13 │ │ │ │ ldrsbtge pc, [r8], -r6 @ │ │ │ │ @@ -18098,16 +18098,16 @@ │ │ │ │ msreq CPSR_, r6, lsl #2 │ │ │ │ ldrbtvs pc, [lr], #-577 @ 0xfffffdbf @ │ │ │ │ @ instruction: 0xf7f09400 │ │ │ │ movwcs pc, #3757 @ 0xead @ │ │ │ │ andcc pc, r8, fp, asr #17 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - ldrhteq sl, [fp], #-22 @ 0xffffffea │ │ │ │ - rsbseq sl, fp, r0, ror r1 │ │ │ │ + ldrhteq sl, [fp], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq sl, fp, r4, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb7b3e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vrsubhn.i d4, , q4 │ │ │ │ stmvs r3, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r1, fp, lsl #18 │ │ │ │ @@ -18303,30 +18303,30 @@ │ │ │ │ ldmdami r5, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f34478 │ │ │ │ strb pc, [sl, -sp, lsr #24]! @ │ │ │ │ ldm r8!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq sl, r7, lr, ror #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x007ba096 │ │ │ │ - rsbseq r4, pc, ip, lsl #4 │ │ │ │ - rsbseq r9, fp, lr, lsl pc │ │ │ │ - ldrhteq r1, [ip], #-172 @ 0xffffff54 │ │ │ │ + @ instruction: 0x007ba09a │ │ │ │ + rsbseq r4, pc, r0, lsl r2 @ │ │ │ │ + rsbseq r9, fp, r2, lsr #30 │ │ │ │ + rsbseq r1, ip, r0, asr #21 │ │ │ │ addeq sl, r7, sl, lsr r6 │ │ │ │ - @ instruction: 0x007b9e92 │ │ │ │ - rsbseq r9, fp, r2, asr #28 │ │ │ │ - rsbseq r9, fp, r6, ror #28 │ │ │ │ - rsbseq r9, fp, r6, lsr lr │ │ │ │ - rsbseq r1, ip, lr, asr #19 │ │ │ │ - rsbseq r9, fp, sl, lsl lr │ │ │ │ - ldrhteq r1, [ip], #-146 @ 0xffffff6e │ │ │ │ - ldrshteq r9, [fp], #-222 @ 0xffffff22 │ │ │ │ - @ instruction: 0x007c1996 │ │ │ │ - rsbseq r9, fp, r2, ror #27 │ │ │ │ - rsbseq r1, ip, r8, ror r9 │ │ │ │ + @ instruction: 0x007b9e96 │ │ │ │ + rsbseq r9, fp, r6, asr #28 │ │ │ │ + rsbseq r9, fp, sl, ror #28 │ │ │ │ + rsbseq r9, fp, sl, lsr lr │ │ │ │ + ldrsbteq r1, [ip], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r9, fp, lr, lsl lr │ │ │ │ + ldrhteq r1, [ip], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r9, fp, r2, lsl #28 │ │ │ │ + @ instruction: 0x007c199a │ │ │ │ + rsbseq r9, fp, r6, ror #27 │ │ │ │ + rsbseq r1, ip, ip, ror r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, fp, asr #20 │ │ │ │ strmi r4, [pc], -fp, asr #22 │ │ │ │ sxtab16mi r4, r0, sl, ror #8 │ │ │ │ @@ -18401,24 +18401,24 @@ │ │ │ │ vmin.s8 d20, d0, d25 │ │ │ │ ldrbtmi r6, [sl], #-901 @ 0xfffffc7b │ │ │ │ blx fec6264a │ │ │ │ @ instruction: 0xf7ece7ce │ │ │ │ svclt 0x0000eff6 │ │ │ │ @ instruction: 0x0087a4b0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, fp, r4, lsr #26 │ │ │ │ - rsbseq r9, fp, sl, ror #25 │ │ │ │ - rsbseq r1, ip, r2, lsl #17 │ │ │ │ - ldrsbteq r9, [fp], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r1, ip, lr, ror #16 │ │ │ │ + rsbseq r9, fp, r8, lsr #26 │ │ │ │ + rsbseq r9, fp, lr, ror #25 │ │ │ │ + rsbseq r1, ip, r6, lsl #17 │ │ │ │ + ldrsbteq r9, [fp], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r1, ip, r2, ror r8 │ │ │ │ addeq sl, r7, ip, ror #7 │ │ │ │ - rsbseq r9, fp, r6, lsl #25 │ │ │ │ - rsbseq r1, ip, lr, lsl r8 │ │ │ │ - rsbseq r9, fp, r4, asr #24 │ │ │ │ - rsbseq r9, fp, lr, lsr #24 │ │ │ │ + rsbseq r9, fp, sl, lsl #25 │ │ │ │ + rsbseq r1, ip, r2, lsr #16 │ │ │ │ + rsbseq r9, fp, r8, asr #24 │ │ │ │ + rsbseq r9, fp, r2, lsr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi dfb78 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -r7, lsl #1 │ │ │ │ @ instruction: 0x461c4692 │ │ │ │ @@ -19689,36 +19689,36 @@ │ │ │ │ @ instruction: 0xf7f24478 │ │ │ │ bls 424008 │ │ │ │ svclt 0x0000e64a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r9, r7, lr, asr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r8, [fp], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r8, fp, ip, ror lr │ │ │ │ - rsbseq r8, fp, r0, lsr #23 │ │ │ │ - rsbseq r0, ip, r8, lsr r7 │ │ │ │ - rsbseq r8, fp, r4, lsl #23 │ │ │ │ - rsbseq r0, ip, ip, lsl r7 │ │ │ │ + ldrsbteq r8, [fp], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r8, fp, r0, lsl #29 │ │ │ │ + rsbseq r8, fp, r4, lsr #23 │ │ │ │ + rsbseq r0, ip, ip, lsr r7 │ │ │ │ + rsbseq r8, fp, r8, lsl #23 │ │ │ │ + rsbseq r0, ip, r0, lsr #14 │ │ │ │ @ instruction: 0x008792b4 │ │ │ │ - rsbseq r8, fp, r0, lsr #22 │ │ │ │ - rsbseq r8, fp, r2, asr #21 │ │ │ │ - rsbseq r0, ip, sl, asr r6 │ │ │ │ - @ instruction: 0x007b8a9e │ │ │ │ - rsbseq r0, ip, r6, lsr r6 │ │ │ │ - rsbseq r8, fp, r2, lsl #21 │ │ │ │ - rsbseq r0, ip, r0, lsr #12 │ │ │ │ - rsbseq r8, fp, r8, asr #20 │ │ │ │ - rsbseq r0, ip, r6, ror #11 │ │ │ │ - rsbseq r8, fp, r4, lsr #20 │ │ │ │ - rsbseq r0, ip, r2, asr #11 │ │ │ │ - rsbseq r8, fp, r0, lsl #20 │ │ │ │ - @ instruction: 0x007c059e │ │ │ │ - rsbseq r8, fp, r8, lsr r8 │ │ │ │ - ldrsbteq r0, [ip], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r8, fp, r4, lsr #22 │ │ │ │ + rsbseq r8, fp, r6, asr #21 │ │ │ │ + rsbseq r0, ip, lr, asr r6 │ │ │ │ + rsbseq r8, fp, r2, lsr #21 │ │ │ │ + rsbseq r0, ip, sl, lsr r6 │ │ │ │ + rsbseq r8, fp, r6, lsl #21 │ │ │ │ + rsbseq r0, ip, r4, lsr #12 │ │ │ │ + rsbseq r8, fp, ip, asr #20 │ │ │ │ + rsbseq r0, ip, sl, ror #11 │ │ │ │ + rsbseq r8, fp, r8, lsr #20 │ │ │ │ + rsbseq r0, ip, r6, asr #11 │ │ │ │ + rsbseq r8, fp, r4, lsl #20 │ │ │ │ + rsbseq r0, ip, r2, lsr #11 │ │ │ │ + rsbseq r8, fp, ip, lsr r8 │ │ │ │ + ldrsbteq r0, [ip], #-52 @ 0xffffffcc │ │ │ │ bls fcc7a0 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ svclt 0x000c2a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ blcs 2672c │ │ │ │ svcge 0x006cf47f │ │ │ │ blcs 4c7b8 │ │ │ │ @@ -20252,21 +20252,21 @@ │ │ │ │ svcvs 0x005a9b29 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ stmibvs pc!, {r3, r5, r8, r9, fp, sp, pc} @ │ │ │ │ blls 420304 │ │ │ │ ldr r6, [r1, #-2138] @ 0xfffff7a6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r8, fp, sl, asr #8 │ │ │ │ - rsbseq r8, fp, r0, asr #5 │ │ │ │ - rsbseq r8, fp, r2, lsl #5 │ │ │ │ - rsbseq pc, fp, sl, lsl lr @ │ │ │ │ - rsbseq r8, fp, sl, ror #3 │ │ │ │ - rsbseq r8, fp, r2, asr r1 │ │ │ │ - ldrshteq r8, [fp], #-4 │ │ │ │ + rsbseq r8, fp, lr, asr #8 │ │ │ │ + rsbseq r8, fp, r4, asr #5 │ │ │ │ + rsbseq r8, fp, r6, lsl #5 │ │ │ │ + rsbseq pc, fp, lr, lsl lr @ │ │ │ │ + rsbseq r8, fp, lr, ror #3 │ │ │ │ + rsbseq r8, fp, r6, asr r1 │ │ │ │ + ldrshteq r8, [fp], #-8 │ │ │ │ adcshi pc, r0, sp, asr #17 │ │ │ │ ldrbmi r9, [sl], -sl, lsr #22 │ │ │ │ blls 50afbc │ │ │ │ movwpl lr, #2509 @ 0x9cd │ │ │ │ stmdbls r9!, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd980f │ │ │ │ @ instruction: 0xf7fda00c │ │ │ │ @@ -21098,74 +21098,74 @@ │ │ │ │ stmdami r0, {r1, r3, r6, r7, r8, ip, sp}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r0, #960] @ 0x3c0 │ │ │ │ stmdbls pc, {r1, r2, r3, r4, r5, fp, lr} @ │ │ │ │ @ instruction: 0xf7f04478 │ │ │ │ bls 4269ec │ │ │ │ svclt 0x0000e656 │ │ │ │ - rsbseq r7, fp, r6, asr #28 │ │ │ │ - rsbseq pc, fp, r4, ror #19 │ │ │ │ - ldrshteq r7, [fp], #-218 @ 0xffffff26 │ │ │ │ - @ instruction: 0x007bf990 │ │ │ │ - rsbseq r7, fp, r0, lsl #25 │ │ │ │ - rsbseq pc, fp, r6, lsl r8 @ │ │ │ │ - rsbseq r7, fp, r8, lsr fp │ │ │ │ - ldrsbteq pc, [fp], #-102 @ 0xffffff9a @ │ │ │ │ - rsbseq r7, fp, r6, lsr #20 │ │ │ │ - ldrhteq pc, [fp], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbseq r7, fp, ip, ror #17 │ │ │ │ - ldrsbteq r7, [fp], #-138 @ 0xffffff76 │ │ │ │ - rsbseq pc, fp, r8, ror r4 @ │ │ │ │ - rsbseq r7, fp, r6, lsr #17 │ │ │ │ - rsbseq pc, fp, sl, lsr r4 @ │ │ │ │ - rsbseq r7, fp, r0, lsl #17 │ │ │ │ - rsbseq pc, fp, lr, lsl r4 @ │ │ │ │ - rsbseq r7, fp, r6, lsl r8 │ │ │ │ - rsbseq pc, fp, sl, lsr #7 │ │ │ │ - ldrshteq r7, [fp], #-118 @ 0xffffff8a │ │ │ │ - rsbseq pc, fp, sl, lsl #7 │ │ │ │ - ldrsbteq r7, [fp], #-116 @ 0xffffff8c │ │ │ │ - rsbseq pc, fp, r8, ror #6 │ │ │ │ - ldrshteq r7, [fp], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r7, fp, r0, ror #10 │ │ │ │ - rsbseq r7, fp, r0, ror r5 │ │ │ │ - rsbseq pc, fp, r6, lsl #2 │ │ │ │ - rsbseq r7, fp, r0, asr r5 │ │ │ │ - rsbseq pc, fp, r8, ror #1 │ │ │ │ - rsbseq r7, fp, r2, ror #8 │ │ │ │ - ldrshteq lr, [fp], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r7, fp, r6, asr #8 │ │ │ │ - ldrsbteq lr, [fp], #-254 @ 0xffffff02 │ │ │ │ - ldrshteq r7, [fp], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r7, fp, r4, ror #7 │ │ │ │ - rsbseq lr, fp, sl, ror pc │ │ │ │ - rsbseq r7, fp, r4, asr #7 │ │ │ │ - rsbseq lr, fp, ip, asr pc │ │ │ │ - rsbseq r7, fp, r0, lsl #7 │ │ │ │ - rsbseq lr, fp, r8, lsl pc │ │ │ │ - rsbseq r7, fp, r6, lsr r3 │ │ │ │ - rsbseq lr, fp, lr, asr #29 │ │ │ │ - rsbseq r7, fp, r8, lsl r3 │ │ │ │ - ldrhteq lr, [fp], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r7, fp, r6, ror #5 │ │ │ │ - rsbseq lr, fp, ip, ror lr │ │ │ │ - rsbseq r7, fp, r6, asr #5 │ │ │ │ - rsbseq lr, fp, ip, asr lr │ │ │ │ - rsbseq r7, fp, sl, lsr #5 │ │ │ │ - rsbseq lr, fp, r0, asr #28 │ │ │ │ - @ instruction: 0x007b7290 │ │ │ │ - rsbseq lr, fp, r6, lsr #28 │ │ │ │ - rsbseq r7, fp, r2, ror r2 │ │ │ │ - rsbseq lr, fp, r8, lsl #28 │ │ │ │ - rsbseq r7, fp, r6, asr r2 │ │ │ │ - rsbseq lr, fp, ip, ror #27 │ │ │ │ - rsbseq r7, fp, sl, lsr r2 │ │ │ │ - ldrsbteq lr, [fp], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r7, fp, ip, lsl r2 │ │ │ │ - ldrhteq lr, [fp], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r7, fp, sl, asr #28 │ │ │ │ + rsbseq pc, fp, r8, ror #19 │ │ │ │ + ldrshteq r7, [fp], #-222 @ 0xffffff22 │ │ │ │ + @ instruction: 0x007bf994 │ │ │ │ + rsbseq r7, fp, r4, lsl #25 │ │ │ │ + rsbseq pc, fp, sl, lsl r8 @ │ │ │ │ + rsbseq r7, fp, ip, lsr fp │ │ │ │ + ldrsbteq pc, [fp], #-106 @ 0xffffff96 @ │ │ │ │ + rsbseq r7, fp, sl, lsr #20 │ │ │ │ + rsbseq pc, fp, r0, asr #11 │ │ │ │ + ldrshteq r7, [fp], #-128 @ 0xffffff80 │ │ │ │ + ldrsbteq r7, [fp], #-142 @ 0xffffff72 │ │ │ │ + rsbseq pc, fp, ip, ror r4 @ │ │ │ │ + rsbseq r7, fp, sl, lsr #17 │ │ │ │ + rsbseq pc, fp, lr, lsr r4 @ │ │ │ │ + rsbseq r7, fp, r4, lsl #17 │ │ │ │ + rsbseq pc, fp, r2, lsr #8 │ │ │ │ + rsbseq r7, fp, sl, lsl r8 │ │ │ │ + rsbseq pc, fp, lr, lsr #7 │ │ │ │ + ldrshteq r7, [fp], #-122 @ 0xffffff86 │ │ │ │ + rsbseq pc, fp, lr, lsl #7 │ │ │ │ + ldrsbteq r7, [fp], #-120 @ 0xffffff88 │ │ │ │ + rsbseq pc, fp, ip, ror #6 │ │ │ │ + ldrshteq r7, [fp], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r7, fp, r4, ror #10 │ │ │ │ + rsbseq r7, fp, r4, ror r5 │ │ │ │ + rsbseq pc, fp, sl, lsl #2 │ │ │ │ + rsbseq r7, fp, r4, asr r5 │ │ │ │ + rsbseq pc, fp, ip, ror #1 │ │ │ │ + rsbseq r7, fp, r6, ror #8 │ │ │ │ + ldrshteq lr, [fp], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r7, fp, sl, asr #8 │ │ │ │ + rsbseq lr, fp, r2, ror #31 │ │ │ │ + ldrshteq r7, [fp], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r7, fp, r8, ror #7 │ │ │ │ + rsbseq lr, fp, lr, ror pc │ │ │ │ + rsbseq r7, fp, r8, asr #7 │ │ │ │ + rsbseq lr, fp, r0, ror #30 │ │ │ │ + rsbseq r7, fp, r4, lsl #7 │ │ │ │ + rsbseq lr, fp, ip, lsl pc │ │ │ │ + rsbseq r7, fp, sl, lsr r3 │ │ │ │ + ldrsbteq lr, [fp], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r7, fp, ip, lsl r3 │ │ │ │ + ldrhteq lr, [fp], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r7, fp, sl, ror #5 │ │ │ │ + rsbseq lr, fp, r0, lsl #29 │ │ │ │ + rsbseq r7, fp, sl, asr #5 │ │ │ │ + rsbseq lr, fp, r0, ror #28 │ │ │ │ + rsbseq r7, fp, lr, lsr #5 │ │ │ │ + rsbseq lr, fp, r4, asr #28 │ │ │ │ + @ instruction: 0x007b7294 │ │ │ │ + rsbseq lr, fp, sl, lsr #28 │ │ │ │ + rsbseq r7, fp, r6, ror r2 │ │ │ │ + rsbseq lr, fp, ip, lsl #28 │ │ │ │ + rsbseq r7, fp, sl, asr r2 │ │ │ │ + ldrshteq lr, [fp], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r7, fp, lr, lsr r2 │ │ │ │ + ldrsbteq lr, [fp], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r7, fp, r0, lsr #4 │ │ │ │ + ldrhteq lr, [fp], #-216 @ 0xffffff28 │ │ │ │ vtst.8 d20, d16, d8 │ │ │ │ ldrbtmi r5, [r8], #-382 @ 0xfffffe82 │ │ │ │ @ instruction: 0xf7f0300c │ │ │ │ ldmmi r6, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f04478 │ │ │ │ ldmmi r4, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -21311,32 +21311,32 @@ │ │ │ │ ldmdami r6, {r0, r1, r2, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff9e53ca │ │ │ │ stmdbls pc, {r2, r4, fp, lr} @ │ │ │ │ @ instruction: 0xf7f04478 │ │ │ │ bls 426698 │ │ │ │ ldmiblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbseq r7, fp, lr, lsl #2 │ │ │ │ - rsbseq lr, fp, r4, lsr #25 │ │ │ │ - ldrshteq r7, [fp], #-4 │ │ │ │ - rsbseq lr, fp, sl, lsl #25 │ │ │ │ - rsbseq r7, fp, r6, lsr #1 │ │ │ │ - ldrsbteq r6, [fp], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r6, fp, r6, ror #31 │ │ │ │ - rsbseq lr, fp, lr, ror fp │ │ │ │ - rsbseq r6, fp, r2, asr #30 │ │ │ │ - rsbseq lr, fp, r0, ror #21 │ │ │ │ - rsbseq r6, fp, lr, lsl pc │ │ │ │ - ldrhteq lr, [fp], #-164 @ 0xffffff5c │ │ │ │ - rsbseq r6, fp, r2, lsl #30 │ │ │ │ - @ instruction: 0x007bea98 │ │ │ │ - rsbseq r6, fp, r6, ror #29 │ │ │ │ - rsbseq lr, fp, ip, ror sl │ │ │ │ - rsbseq r6, fp, r8, asr #29 │ │ │ │ - rsbseq lr, fp, r0, ror #20 │ │ │ │ + rsbseq r7, fp, r2, lsl r1 │ │ │ │ + rsbseq lr, fp, r8, lsr #25 │ │ │ │ + ldrshteq r7, [fp], #-8 │ │ │ │ + rsbseq lr, fp, lr, lsl #25 │ │ │ │ + rsbseq r7, fp, sl, lsr #1 │ │ │ │ + ldrsbteq r6, [fp], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r6, fp, sl, ror #31 │ │ │ │ + rsbseq lr, fp, r2, lsl #23 │ │ │ │ + rsbseq r6, fp, r6, asr #30 │ │ │ │ + rsbseq lr, fp, r4, ror #21 │ │ │ │ + rsbseq r6, fp, r2, lsr #30 │ │ │ │ + ldrhteq lr, [fp], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r6, fp, r6, lsl #30 │ │ │ │ + @ instruction: 0x007bea9c │ │ │ │ + rsbseq r6, fp, sl, ror #29 │ │ │ │ + rsbseq lr, fp, r0, lsl #21 │ │ │ │ + rsbseq r6, fp, ip, asr #29 │ │ │ │ + rsbseq lr, fp, r4, ror #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 162920 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4616b09b │ │ │ │ strbcs pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -21610,26 +21610,26 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svclt 0x00b99999 │ │ │ │ addeq r7, r7, lr, lsl #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r7, r7, r8, asr r5 │ │ │ │ - ldrhteq r6, [fp], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r6, fp, r8, asr #25 │ │ │ │ - rsbseq lr, fp, r0, ror #16 │ │ │ │ - rsbseq r6, fp, r8, ror ip │ │ │ │ - rsbseq lr, fp, r0, lsl r8 │ │ │ │ - rsbseq r6, fp, r4, lsr ip │ │ │ │ - rsbseq lr, fp, ip, asr #15 │ │ │ │ - rsbseq r6, fp, sl, lsr fp │ │ │ │ - rsbseq r6, fp, lr, asr #20 │ │ │ │ - rsbseq lr, fp, r6, ror #11 │ │ │ │ - rsbseq r6, fp, r6, lsr sl │ │ │ │ - rsbseq lr, fp, lr, asr #11 │ │ │ │ + ldrhteq r6, [fp], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r6, fp, ip, asr #25 │ │ │ │ + rsbseq lr, fp, r4, ror #16 │ │ │ │ + rsbseq r6, fp, ip, ror ip │ │ │ │ + rsbseq lr, fp, r4, lsl r8 │ │ │ │ + rsbseq r6, fp, r8, lsr ip │ │ │ │ + ldrsbteq lr, [fp], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r6, fp, lr, lsr fp │ │ │ │ + rsbseq r6, fp, r2, asr sl │ │ │ │ + rsbseq lr, fp, sl, ror #11 │ │ │ │ + rsbseq r6, fp, sl, lsr sl │ │ │ │ + ldrsbteq lr, [fp], #-82 @ 0xffffffae │ │ │ │ ldcls 2, cr3, [r0, #-4] │ │ │ │ svclt 0x00184593 │ │ │ │ stcle 5, cr4, [sl, #-592] @ 0xfffffdb0 │ │ │ │ orreq lr, r2, #0, 22 │ │ │ │ strtmi r3, [r9], -r1, lsl #4 │ │ │ │ ldmdavs sp, {r2, r4, r7, r8, sl, lr} │ │ │ │ blne 165a20 │ │ │ │ @@ -21823,27 +21823,27 @@ │ │ │ │ strb pc, [r3], -r9, lsr #17 @ │ │ │ │ ldrt r2, [r9], r1, lsl #12 │ │ │ │ ldc 7, cr15, [r2, #-932]! @ 0xfffffc5c │ │ │ │ strbt r2, [r9], r1, lsl #12 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svclt 0x00a99999 │ │ │ │ - rsbseq r6, fp, ip, lsr #17 │ │ │ │ - rsbseq r6, fp, r8, ror #16 │ │ │ │ - rsbseq lr, fp, r0, lsl #8 │ │ │ │ - rsbseq r6, fp, lr, asr #16 │ │ │ │ - ldrshteq lr, [fp], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r6, fp, r6, lsl #16 │ │ │ │ - @ instruction: 0x007be39c │ │ │ │ - rsbseq r6, fp, r8, ror #15 │ │ │ │ - rsbseq lr, fp, r6, lsl #7 │ │ │ │ - ldrhteq r6, [fp], #-118 @ 0xffffff8a │ │ │ │ - rsbseq lr, fp, lr, asr #6 │ │ │ │ - ldrsbteq r6, [fp], #-106 @ 0xffffff96 │ │ │ │ - rsbseq lr, fp, r0, ror r2 │ │ │ │ + ldrhteq r6, [fp], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r6, fp, ip, ror #16 │ │ │ │ + rsbseq lr, fp, r4, lsl #8 │ │ │ │ + rsbseq r6, fp, r2, asr r8 │ │ │ │ + ldrshteq lr, [fp], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r6, fp, sl, lsl #16 │ │ │ │ + rsbseq lr, fp, r0, lsr #7 │ │ │ │ + rsbseq r6, fp, ip, ror #15 │ │ │ │ + rsbseq lr, fp, sl, lsl #7 │ │ │ │ + ldrhteq r6, [fp], #-122 @ 0xffffff86 │ │ │ │ + rsbseq lr, fp, r2, asr r3 │ │ │ │ + ldrsbteq r6, [fp], #-110 @ 0xffffff92 │ │ │ │ + rsbseq lr, fp, r4, ror r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 163110 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ ldrmi fp, [r6], -r5, lsr #1 │ │ │ │ strmi r4, [r4], -sl, lsl #21 │ │ │ │ @@ -21982,17 +21982,17 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq r6, r7, r0, lsr #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, fp, lr, asr #11 │ │ │ │ - rsbseq r6, fp, r8, ror #8 │ │ │ │ - ldrshteq sp, [fp], #-254 @ 0xffffff02 │ │ │ │ + ldrsbteq r6, [fp], #-82 @ 0xffffffae │ │ │ │ + rsbseq r6, fp, ip, ror #8 │ │ │ │ + rsbseq lr, fp, r2 │ │ │ │ eorsls pc, r8, sp, asr #17 │ │ │ │ adcvs r2, fp, r1, lsl #6 │ │ │ │ vldmiavs fp, {d25-d31} │ │ │ │ stmdavs lr!, {r0, r1, r3, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, fp, sp, lr} │ │ │ │ ldmib r6, {r0, r1, r3, r6, r8, ip, sp, pc}^ │ │ │ │ strtmi sl, [r0], -r6, lsl #16 │ │ │ │ @@ -22239,41 +22239,41 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r4], #956 @ 0x3bc │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [lr, #-956] @ 0xfffffc44 │ │ │ │ svclt 0x0000e78a │ │ │ │ ... │ │ │ │ - rsbseq r6, fp, ip, asr #7 │ │ │ │ - rsbseq r6, fp, r4, lsl #4 │ │ │ │ - @ instruction: 0x007bdd9c │ │ │ │ - rsbseq r6, fp, ip, ror #3 │ │ │ │ - rsbseq sp, fp, r4, lsl #27 │ │ │ │ - ldrsbteq r6, [fp], #-20 @ 0xffffffec │ │ │ │ - rsbseq sp, fp, ip, ror #26 │ │ │ │ - ldrhteq r6, [fp], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq sp, fp, r6, asr sp │ │ │ │ + ldrsbteq r6, [fp], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r6, fp, r8, lsl #4 │ │ │ │ + rsbseq sp, fp, r0, lsr #27 │ │ │ │ + ldrshteq r6, [fp], #-16 │ │ │ │ + rsbseq sp, fp, r8, lsl #27 │ │ │ │ + ldrsbteq r6, [fp], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq sp, fp, r0, ror sp │ │ │ │ + ldrhteq r6, [fp], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq sp, fp, sl, asr sp │ │ │ │ addeq r6, r7, ip, asr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, fp, r0, ror #2 │ │ │ │ - ldrshteq sp, [fp], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r6, fp, r4, asr #2 │ │ │ │ - ldrsbteq sp, [fp], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r6, fp, ip, lsr #2 │ │ │ │ - rsbseq sp, fp, r2, asr #25 │ │ │ │ - rsbseq r6, fp, lr, lsl #2 │ │ │ │ - rsbseq sp, fp, r4, lsr #25 │ │ │ │ - @ instruction: 0x007b6094 │ │ │ │ - rsbseq sp, fp, sl, lsr #24 │ │ │ │ - rsbseq r6, fp, sl, ror r0 │ │ │ │ - rsbseq sp, fp, r0, lsl ip │ │ │ │ - rsbseq r6, fp, lr, asr r0 │ │ │ │ - ldrshteq sp, [fp], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r6, fp, r4, asr #32 │ │ │ │ - ldrsbteq sp, [fp], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r6, fp, r4, ror #2 │ │ │ │ + ldrshteq sp, [fp], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r6, fp, r8, asr #2 │ │ │ │ + rsbseq sp, fp, r0, ror #25 │ │ │ │ + rsbseq r6, fp, r0, lsr r1 │ │ │ │ + rsbseq sp, fp, r6, asr #25 │ │ │ │ + rsbseq r6, fp, r2, lsl r1 │ │ │ │ + rsbseq sp, fp, r8, lsr #25 │ │ │ │ + @ instruction: 0x007b6098 │ │ │ │ + rsbseq sp, fp, lr, lsr #24 │ │ │ │ + rsbseq r6, fp, lr, ror r0 │ │ │ │ + rsbseq sp, fp, r4, lsl ip │ │ │ │ + rsbseq r6, fp, r2, rrx │ │ │ │ + ldrshteq sp, [fp], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r6, fp, r8, asr #32 │ │ │ │ + ldrsbteq sp, [fp], #-190 @ 0xffffff42 │ │ │ │ ldmdbls r2, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmib r3, {r1, r3, sp, lr}^ │ │ │ │ stmib r1, {r1, r8, r9, sp}^ │ │ │ │ stmib r1, {r1, r8, r9, sp}^ │ │ │ │ stc 6, cr6, [r1, #64] @ 0x40 │ │ │ │ vstr d8, [r1, #32] │ │ │ │ @@ -23058,92 +23058,92 @@ │ │ │ │ @ instruction: 0xf104feff │ │ │ │ vhadd.s8 d16, d1, d12 │ │ │ │ @ instruction: 0xf7ee5153 │ │ │ │ @ instruction: 0xf04ffe39 │ │ │ │ @ instruction: 0x462831ff │ │ │ │ cdp2 7, 15, cr15, cr4, cr14, {7} │ │ │ │ svclt 0x0000e632 │ │ │ │ - ldrshteq r5, [fp], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r5, fp, r8, lsl #29 │ │ │ │ - @ instruction: 0x007b5e90 │ │ │ │ - rsbseq sp, fp, r4, lsr #20 │ │ │ │ - rsbseq r5, fp, r0, ror lr │ │ │ │ - rsbseq sp, fp, r6, lsl #20 │ │ │ │ - rsbseq r5, fp, lr, asr #28 │ │ │ │ - rsbseq sp, fp, ip, ror #19 │ │ │ │ - rsbseq r5, fp, lr, lsl #28 │ │ │ │ - rsbseq sp, fp, r4, lsr #19 │ │ │ │ - ldrshteq r5, [fp], #-208 @ 0xffffff30 │ │ │ │ - rsbseq sp, fp, r4, lsl #19 │ │ │ │ - ldrsbteq r5, [fp], #-208 @ 0xffffff30 │ │ │ │ - rsbseq sp, fp, r4, ror #18 │ │ │ │ - ldrhteq r5, [fp], #-210 @ 0xffffff2e │ │ │ │ - rsbseq sp, fp, r6, asr #18 │ │ │ │ - ldrhteq r5, [fp], #-184 @ 0xffffff48 │ │ │ │ - rsbseq sp, fp, ip, asr #14 │ │ │ │ - rsbseq r5, fp, r8, lsl #23 │ │ │ │ - rsbseq sp, fp, lr, lsl r7 │ │ │ │ - rsbseq r5, fp, sl, ror #22 │ │ │ │ - ldrshteq sp, [fp], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r5, fp, sl, asr #22 │ │ │ │ - ldrsbteq sp, [fp], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r5, fp, ip, lsr #22 │ │ │ │ - rsbseq sp, fp, r0, asr #13 │ │ │ │ - ldrhteq r5, [fp], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r5, fp, ip, lsl sl │ │ │ │ - rsbseq r5, fp, r4, ror #19 │ │ │ │ - rsbseq r5, fp, lr, asr #18 │ │ │ │ - rsbseq sp, fp, r4, ror #9 │ │ │ │ - rsbseq r5, fp, sl, lsl #18 │ │ │ │ - rsbseq r5, fp, r8, lsl #16 │ │ │ │ - @ instruction: 0x007bd39e │ │ │ │ - rsbseq r5, fp, r8, asr #15 │ │ │ │ - rsbseq sp, fp, lr, asr r3 │ │ │ │ - rsbseq r5, fp, ip, lsl #15 │ │ │ │ - rsbseq sp, fp, r2, lsr #6 │ │ │ │ - rsbseq r5, fp, r8, asr #14 │ │ │ │ - ldrsbteq sp, [fp], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r5, fp, r8, lsr #14 │ │ │ │ - ldrhteq sp, [fp], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq r5, fp, sl, lsl #14 │ │ │ │ - @ instruction: 0x007bd29e │ │ │ │ - rsbseq r5, fp, r4, ror #13 │ │ │ │ - rsbseq sp, fp, sl, ror r2 │ │ │ │ - rsbseq r5, fp, r4, asr #13 │ │ │ │ - rsbseq sp, fp, r8, asr r2 │ │ │ │ - rsbseq r5, fp, r6, lsr #13 │ │ │ │ - rsbseq sp, fp, sl, lsr r2 │ │ │ │ - rsbseq r5, fp, r8, lsl #13 │ │ │ │ - rsbseq sp, fp, lr, lsl r2 │ │ │ │ - rsbseq r5, fp, lr, ror #12 │ │ │ │ - rsbseq sp, fp, r4, lsl #4 │ │ │ │ - rsbseq r5, fp, r2, asr r6 │ │ │ │ - rsbseq sp, fp, r8, ror #3 │ │ │ │ - rsbseq r5, fp, r8, lsr r6 │ │ │ │ - rsbseq sp, fp, lr, asr #3 │ │ │ │ - rsbseq r5, fp, lr, lsl r6 │ │ │ │ - ldrhteq sp, [fp], #-20 @ 0xffffffec │ │ │ │ - rsbseq r5, fp, ip, ror #10 │ │ │ │ - rsbseq r5, fp, r8, asr #10 │ │ │ │ - rsbseq r5, fp, ip, lsr #10 │ │ │ │ - @ instruction: 0x007b5492 │ │ │ │ - rsbseq sp, fp, r8, lsr #32 │ │ │ │ - rsbseq r5, fp, r0, ror r4 │ │ │ │ - rsbseq sp, fp, r8 │ │ │ │ - rsbseq r5, fp, r8, asr r4 │ │ │ │ - ldrshteq ip, [fp], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r5, fp, sl, lsr r4 │ │ │ │ - ldrsbteq ip, [fp], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r5, fp, r4, lsl #8 │ │ │ │ - @ instruction: 0x007bcf9c │ │ │ │ - rsbseq r5, fp, r8, ror #7 │ │ │ │ - rsbseq ip, fp, lr, ror pc │ │ │ │ - rsbseq r5, fp, r4, lsr #7 │ │ │ │ - rsbseq r5, fp, r8, lsl #7 │ │ │ │ - rsbseq ip, fp, r6, lsr #30 │ │ │ │ + ldrshteq r5, [fp], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r5, fp, ip, lsl #29 │ │ │ │ + @ instruction: 0x007b5e94 │ │ │ │ + rsbseq sp, fp, r8, lsr #20 │ │ │ │ + rsbseq r5, fp, r4, ror lr │ │ │ │ + rsbseq sp, fp, sl, lsl #20 │ │ │ │ + rsbseq r5, fp, r2, asr lr │ │ │ │ + ldrshteq sp, [fp], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r5, fp, r2, lsl lr │ │ │ │ + rsbseq sp, fp, r8, lsr #19 │ │ │ │ + ldrshteq r5, [fp], #-212 @ 0xffffff2c │ │ │ │ + rsbseq sp, fp, r8, lsl #19 │ │ │ │ + ldrsbteq r5, [fp], #-212 @ 0xffffff2c │ │ │ │ + rsbseq sp, fp, r8, ror #18 │ │ │ │ + ldrhteq r5, [fp], #-214 @ 0xffffff2a │ │ │ │ + rsbseq sp, fp, sl, asr #18 │ │ │ │ + ldrhteq r5, [fp], #-188 @ 0xffffff44 │ │ │ │ + rsbseq sp, fp, r0, asr r7 │ │ │ │ + rsbseq r5, fp, ip, lsl #23 │ │ │ │ + rsbseq sp, fp, r2, lsr #14 │ │ │ │ + rsbseq r5, fp, lr, ror #22 │ │ │ │ + rsbseq sp, fp, r2, lsl #14 │ │ │ │ + rsbseq r5, fp, lr, asr #22 │ │ │ │ + rsbseq sp, fp, r2, ror #13 │ │ │ │ + rsbseq r5, fp, r0, lsr fp │ │ │ │ + rsbseq sp, fp, r4, asr #13 │ │ │ │ + ldrhteq r5, [fp], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r5, fp, r0, lsr #20 │ │ │ │ + rsbseq r5, fp, r8, ror #19 │ │ │ │ + rsbseq r5, fp, r2, asr r9 │ │ │ │ + rsbseq sp, fp, r8, ror #9 │ │ │ │ + rsbseq r5, fp, lr, lsl #18 │ │ │ │ + rsbseq r5, fp, ip, lsl #16 │ │ │ │ + rsbseq sp, fp, r2, lsr #7 │ │ │ │ + rsbseq r5, fp, ip, asr #15 │ │ │ │ + rsbseq sp, fp, r2, ror #6 │ │ │ │ + @ instruction: 0x007b5790 │ │ │ │ + rsbseq sp, fp, r6, lsr #6 │ │ │ │ + rsbseq r5, fp, ip, asr #14 │ │ │ │ + rsbseq sp, fp, r2, ror #5 │ │ │ │ + rsbseq r5, fp, ip, lsr #14 │ │ │ │ + rsbseq sp, fp, r0, asr #5 │ │ │ │ + rsbseq r5, fp, lr, lsl #14 │ │ │ │ + rsbseq sp, fp, r2, lsr #5 │ │ │ │ + rsbseq r5, fp, r8, ror #13 │ │ │ │ + rsbseq sp, fp, lr, ror r2 │ │ │ │ + rsbseq r5, fp, r8, asr #13 │ │ │ │ + rsbseq sp, fp, ip, asr r2 │ │ │ │ + rsbseq r5, fp, sl, lsr #13 │ │ │ │ + rsbseq sp, fp, lr, lsr r2 │ │ │ │ + rsbseq r5, fp, ip, lsl #13 │ │ │ │ + rsbseq sp, fp, r2, lsr #4 │ │ │ │ + rsbseq r5, fp, r2, ror r6 │ │ │ │ + rsbseq sp, fp, r8, lsl #4 │ │ │ │ + rsbseq r5, fp, r6, asr r6 │ │ │ │ + rsbseq sp, fp, ip, ror #3 │ │ │ │ + rsbseq r5, fp, ip, lsr r6 │ │ │ │ + ldrsbteq sp, [fp], #-18 @ 0xffffffee │ │ │ │ + rsbseq r5, fp, r2, lsr #12 │ │ │ │ + ldrhteq sp, [fp], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r5, fp, r0, ror r5 │ │ │ │ + rsbseq r5, fp, ip, asr #10 │ │ │ │ + rsbseq r5, fp, r0, lsr r5 │ │ │ │ + @ instruction: 0x007b5496 │ │ │ │ + rsbseq sp, fp, ip, lsr #32 │ │ │ │ + rsbseq r5, fp, r4, ror r4 │ │ │ │ + rsbseq sp, fp, ip │ │ │ │ + rsbseq r5, fp, ip, asr r4 │ │ │ │ + ldrshteq ip, [fp], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r5, fp, lr, lsr r4 │ │ │ │ + ldrsbteq ip, [fp], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r5, fp, r8, lsl #8 │ │ │ │ + rsbseq ip, fp, r0, lsr #31 │ │ │ │ + rsbseq r5, fp, ip, ror #7 │ │ │ │ + rsbseq ip, fp, r2, lsl #31 │ │ │ │ + rsbseq r5, fp, r8, lsr #7 │ │ │ │ + rsbseq r5, fp, ip, lsl #7 │ │ │ │ + rsbseq ip, fp, sl, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb802b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc0 │ │ │ │ ldrdlt r2, [ip], r4 │ │ │ │ @ instruction: 0x36d0f8df │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -23578,108 +23578,108 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ ... │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ addeq r5, r7, lr, asr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, fp, r0, ror #3 │ │ │ │ - rsbseq r5, fp, r2, lsl #4 │ │ │ │ - ldrsbteq r5, [fp], #-20 @ 0xffffffec │ │ │ │ + rsbseq r5, fp, r4, ror #3 │ │ │ │ + rsbseq r5, fp, r6, lsl #4 │ │ │ │ + ldrsbteq r5, [fp], #-24 @ 0xffffffe8 │ │ │ │ andeq r0, r0, fp, lsr #27 │ │ │ │ - rsbseq r5, fp, sl, asr r1 │ │ │ │ - ldrshteq ip, [fp], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r5, fp, lr, asr r1 │ │ │ │ + ldrshteq ip, [fp], #-196 @ 0xffffff3c │ │ │ │ addeq r5, r7, r6, lsl #17 │ │ │ │ - rsbseq r5, fp, lr, lsl r1 │ │ │ │ - ldrhteq ip, [fp], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r5, fp, r2, lsr #2 │ │ │ │ + ldrhteq ip, [fp], #-200 @ 0xffffff38 │ │ │ │ @ instruction: 0xffffad45 │ │ │ │ @ instruction: 0xffff9c35 │ │ │ │ - ldrsbteq r5, [fp], #-8 │ │ │ │ - rsbseq ip, fp, lr, ror #24 │ │ │ │ - ldrhteq r5, [fp], #-10 │ │ │ │ - rsbseq ip, fp, r0, asr ip │ │ │ │ + ldrsbteq r5, [fp], #-12 │ │ │ │ + rsbseq ip, fp, r2, ror ip │ │ │ │ + ldrhteq r5, [fp], #-14 │ │ │ │ + rsbseq ip, fp, r4, asr ip │ │ │ │ @ instruction: 0xffff9b15 │ │ │ │ @ instruction: 0xffffaf99 │ │ │ │ - rsbseq r5, fp, r4, ror r0 │ │ │ │ - rsbseq ip, fp, sl, lsl #24 │ │ │ │ - rsbseq r5, fp, r6, asr r0 │ │ │ │ - rsbseq ip, fp, ip, ror #23 │ │ │ │ + rsbseq r5, fp, r8, ror r0 │ │ │ │ + rsbseq ip, fp, lr, lsl #24 │ │ │ │ + rsbseq r5, fp, sl, asr r0 │ │ │ │ + ldrshteq ip, [fp], #-176 @ 0xffffff50 │ │ │ │ @ instruction: 0xffffe9bd │ │ │ │ - rsbseq r5, fp, r4, lsr #32 │ │ │ │ - ldrhteq ip, [fp], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r5, fp, ip, ror r0 │ │ │ │ - rsbseq r5, fp, lr, lsr #1 │ │ │ │ - ldrsbteq r4, [fp], #-254 @ 0xffffff02 │ │ │ │ - rsbseq ip, fp, r4, ror fp │ │ │ │ - rsbseq r4, fp, r0, asr #31 │ │ │ │ - rsbseq ip, fp, r4, asr fp │ │ │ │ - @ instruction: 0x007b4f9c │ │ │ │ - rsbseq ip, fp, r0, lsr fp │ │ │ │ - rsbseq r4, fp, ip, ror pc │ │ │ │ - rsbseq ip, fp, r0, lsl fp │ │ │ │ - rsbseq r5, fp, sl, lsr r0 │ │ │ │ - rsbseq r5, fp, ip, lsl #1 │ │ │ │ - rsbseq r4, fp, r0, lsr pc │ │ │ │ - rsbseq ip, fp, r6, asr #21 │ │ │ │ - rsbseq r5, fp, r8, lsl #2 │ │ │ │ - rsbseq r5, fp, r4, rrx │ │ │ │ - rsbseq r4, fp, r4, ror #29 │ │ │ │ - rsbseq ip, fp, sl, ror sl │ │ │ │ - rsbseq r5, fp, r8, ror r1 │ │ │ │ - ldrsbteq r5, [fp], #-10 │ │ │ │ - @ instruction: 0x007b4e98 │ │ │ │ - rsbseq ip, fp, lr, lsr #20 │ │ │ │ - rsbseq r5, fp, r8, asr r1 │ │ │ │ - ldrshteq r5, [fp], #-18 @ 0xffffffee │ │ │ │ - rsbseq r4, fp, r2, asr lr │ │ │ │ - rsbseq ip, fp, sl, ror #19 │ │ │ │ - ldrsbteq r5, [fp], #-16 │ │ │ │ - rsbseq r5, fp, r2, lsr #4 │ │ │ │ - ldrshteq r4, [fp], #-210 @ 0xffffff2e │ │ │ │ - rsbseq ip, fp, sl, lsl #19 │ │ │ │ - rsbseq r5, fp, r4, asr r2 │ │ │ │ + rsbseq r5, fp, r8, lsr #32 │ │ │ │ + ldrhteq ip, [fp], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r5, fp, r0, lsl #1 │ │ │ │ + ldrhteq r5, [fp], #-2 │ │ │ │ + rsbseq r4, fp, r2, ror #31 │ │ │ │ + rsbseq ip, fp, r8, ror fp │ │ │ │ + rsbseq r4, fp, r4, asr #31 │ │ │ │ + rsbseq ip, fp, r8, asr fp │ │ │ │ + rsbseq r4, fp, r0, lsr #31 │ │ │ │ + rsbseq ip, fp, r4, lsr fp │ │ │ │ + rsbseq r4, fp, r0, lsl #31 │ │ │ │ + rsbseq ip, fp, r4, lsl fp │ │ │ │ + rsbseq r5, fp, lr, lsr r0 │ │ │ │ + @ instruction: 0x007b5090 │ │ │ │ + rsbseq r4, fp, r4, lsr pc │ │ │ │ + rsbseq ip, fp, sl, asr #21 │ │ │ │ + rsbseq r5, fp, ip, lsl #2 │ │ │ │ + rsbseq r5, fp, r8, rrx │ │ │ │ + rsbseq r4, fp, r8, ror #29 │ │ │ │ + rsbseq ip, fp, lr, ror sl │ │ │ │ + rsbseq r5, fp, ip, ror r1 │ │ │ │ + ldrsbteq r5, [fp], #-14 │ │ │ │ + @ instruction: 0x007b4e9c │ │ │ │ + rsbseq ip, fp, r2, lsr sl │ │ │ │ + rsbseq r5, fp, ip, asr r1 │ │ │ │ ldrshteq r5, [fp], #-22 @ 0xffffffea │ │ │ │ - rsbseq r4, fp, ip, lsr #27 │ │ │ │ - rsbseq ip, fp, r4, asr #18 │ │ │ │ - rsbseq r5, fp, r2, asr #4 │ │ │ │ - rsbseq r5, fp, r2, lsr #4 │ │ │ │ - rsbseq r4, fp, r6, ror #26 │ │ │ │ - ldrshteq ip, [fp], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r5, fp, ip, asr r2 │ │ │ │ - rsbseq r5, fp, r2, lsr #4 │ │ │ │ - rsbseq r4, fp, sl, lsr #26 │ │ │ │ - rsbseq ip, fp, r2, asr #17 │ │ │ │ - rsbseq r5, fp, r8, lsl #5 │ │ │ │ - rsbseq r5, fp, r0, asr #4 │ │ │ │ - rsbseq r4, fp, lr, ror #25 │ │ │ │ - rsbseq ip, fp, r6, lsl #17 │ │ │ │ - rsbseq r5, fp, r0, ror r2 │ │ │ │ - ldrhteq r5, [fp], #-42 @ 0xffffffd6 │ │ │ │ - ldrhteq r4, [fp], #-192 @ 0xffffff40 │ │ │ │ - rsbseq ip, fp, r8, asr #16 │ │ │ │ - ldrshteq r5, [fp], #-38 @ 0xffffffda │ │ │ │ - rsbseq r5, fp, r6, lsr #5 │ │ │ │ - rsbseq r4, fp, r4, ror ip │ │ │ │ - rsbseq ip, fp, ip, lsl #16 │ │ │ │ - rsbseq r5, fp, sl, lsr r3 │ │ │ │ - ldrsbteq r5, [fp], #-38 @ 0xffffffda │ │ │ │ - rsbseq r4, fp, r8, lsr ip │ │ │ │ - ldrsbteq ip, [fp], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r5, fp, r2, asr #6 │ │ │ │ - rsbseq r5, fp, ip, lsl r3 │ │ │ │ - ldrshteq r4, [fp], #-188 @ 0xffffff44 │ │ │ │ - @ instruction: 0x007bc794 │ │ │ │ - rsbseq r5, fp, ip, lsl r3 │ │ │ │ - rsbseq r5, fp, lr, asr r3 │ │ │ │ - ldrhteq r4, [fp], #-182 @ 0xffffff4a │ │ │ │ - rsbseq ip, fp, lr, asr #14 │ │ │ │ - rsbseq r5, fp, ip, lsr r3 │ │ │ │ - rsbseq r5, fp, r2, lsl #7 │ │ │ │ - rsbseq r4, fp, lr, ror #22 │ │ │ │ - rsbseq ip, fp, r6, lsl #14 │ │ │ │ + rsbseq r4, fp, r6, asr lr │ │ │ │ + rsbseq ip, fp, lr, ror #19 │ │ │ │ + ldrsbteq r5, [fp], #-20 @ 0xffffffec │ │ │ │ + rsbseq r5, fp, r6, lsr #4 │ │ │ │ + ldrshteq r4, [fp], #-214 @ 0xffffff2a │ │ │ │ + rsbseq ip, fp, lr, lsl #19 │ │ │ │ + rsbseq r5, fp, r8, asr r2 │ │ │ │ + ldrshteq r5, [fp], #-26 @ 0xffffffe6 │ │ │ │ + ldrhteq r4, [fp], #-208 @ 0xffffff30 │ │ │ │ + rsbseq ip, fp, r8, asr #18 │ │ │ │ + rsbseq r5, fp, r6, asr #4 │ │ │ │ + rsbseq r5, fp, r6, lsr #4 │ │ │ │ + rsbseq r4, fp, sl, ror #26 │ │ │ │ + rsbseq ip, fp, r2, lsl #18 │ │ │ │ + rsbseq r5, fp, r0, ror #4 │ │ │ │ + rsbseq r5, fp, r6, lsr #4 │ │ │ │ + rsbseq r4, fp, lr, lsr #26 │ │ │ │ + rsbseq ip, fp, r6, asr #17 │ │ │ │ + rsbseq r5, fp, ip, lsl #5 │ │ │ │ + rsbseq r5, fp, r4, asr #4 │ │ │ │ + ldrshteq r4, [fp], #-194 @ 0xffffff3e │ │ │ │ + rsbseq ip, fp, sl, lsl #17 │ │ │ │ + rsbseq r5, fp, r4, ror r2 │ │ │ │ + ldrhteq r5, [fp], #-46 @ 0xffffffd2 │ │ │ │ + ldrhteq r4, [fp], #-196 @ 0xffffff3c │ │ │ │ + rsbseq ip, fp, ip, asr #16 │ │ │ │ + ldrshteq r5, [fp], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r5, fp, sl, lsr #5 │ │ │ │ + rsbseq r4, fp, r8, ror ip │ │ │ │ + rsbseq ip, fp, r0, lsl r8 │ │ │ │ + rsbseq r5, fp, lr, lsr r3 │ │ │ │ + ldrsbteq r5, [fp], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r4, fp, ip, lsr ip │ │ │ │ + ldrsbteq ip, [fp], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r5, fp, r6, asr #6 │ │ │ │ + rsbseq r5, fp, r0, lsr #6 │ │ │ │ + rsbseq r4, fp, r0, lsl #24 │ │ │ │ + @ instruction: 0x007bc798 │ │ │ │ + rsbseq r5, fp, r0, lsr #6 │ │ │ │ + rsbseq r5, fp, r2, ror #6 │ │ │ │ + ldrhteq r4, [fp], #-186 @ 0xffffff46 │ │ │ │ + rsbseq ip, fp, r2, asr r7 │ │ │ │ + rsbseq r5, fp, r0, asr #6 │ │ │ │ + rsbseq r5, fp, r6, lsl #7 │ │ │ │ + rsbseq r4, fp, r2, ror fp │ │ │ │ + rsbseq ip, fp, sl, lsl #14 │ │ │ │ andcs r6, r0, #2818048 @ 0x2b0000 │ │ │ │ strbne pc, [r8], #2271 @ 0x8df @ │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8df3348 │ │ │ │ ldrbtmi r2, [r9], #-1220 @ 0xfffffb3c │ │ │ │ andls r9, r0, r1 │ │ │ │ @ instruction: 0x4630447a │ │ │ │ @@ -23979,89 +23979,89 @@ │ │ │ │ @ instruction: 0xffcaf7ed │ │ │ │ ldmiblt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ - rsbseq r5, fp, sl, lsr #4 │ │ │ │ - rsbseq r5, fp, r8, asr #3 │ │ │ │ - rsbseq r4, fp, lr, lsl #19 │ │ │ │ - rsbseq ip, fp, r4, lsr #10 │ │ │ │ - rsbseq r5, fp, r2, ror r2 │ │ │ │ - rsbseq r5, fp, r0, lsl #4 │ │ │ │ - rsbseq r4, fp, sl, asr #18 │ │ │ │ - rsbseq ip, fp, r0, ror #9 │ │ │ │ - @ instruction: 0x007b529e │ │ │ │ - rsbseq r5, fp, ip, asr #4 │ │ │ │ - rsbseq r4, fp, r4, lsl #18 │ │ │ │ - @ instruction: 0x007bc49a │ │ │ │ - rsbseq r5, fp, r4, asr #5 │ │ │ │ - rsbseq r5, fp, r2, ror r2 │ │ │ │ - ldrhteq r4, [fp], #-142 @ 0xffffff72 │ │ │ │ - rsbseq ip, fp, r4, asr r4 │ │ │ │ - @ instruction: 0x007b529c │ │ │ │ - rsbseq r5, fp, lr, asr #5 │ │ │ │ - rsbseq r4, fp, ip, ror r8 │ │ │ │ - rsbseq ip, fp, r4, lsl r4 │ │ │ │ - rsbseq r5, fp, r0, lsl r3 │ │ │ │ - ldrhteq r5, [fp], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r4, fp, lr, lsr r8 │ │ │ │ - ldrsbteq ip, [fp], #-54 @ 0xffffffca │ │ │ │ - rsbseq r5, fp, lr, lsr r3 │ │ │ │ - rsbseq r5, fp, ip, ror #5 │ │ │ │ - rsbseq r4, fp, r0, lsl #16 │ │ │ │ - @ instruction: 0x007bc398 │ │ │ │ - rsbseq r5, fp, ip, ror #6 │ │ │ │ - rsbseq r5, fp, sl, lsl r3 │ │ │ │ - rsbseq r4, fp, r2, asr #15 │ │ │ │ - rsbseq ip, fp, sl, asr r3 │ │ │ │ - rsbseq r5, fp, r2, lsl #7 │ │ │ │ - rsbseq r5, fp, sl, asr #6 │ │ │ │ - rsbseq r4, fp, r4, lsl #15 │ │ │ │ - rsbseq ip, fp, ip, lsl r3 │ │ │ │ - ldrhteq r5, [fp], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r5, fp, r4, ror #6 │ │ │ │ - rsbseq r4, fp, r6, asr #14 │ │ │ │ - ldrsbteq ip, [fp], #-46 @ 0xffffffd2 │ │ │ │ - ldrshteq r5, [fp], #-50 @ 0xffffffce │ │ │ │ - @ instruction: 0x007b539e │ │ │ │ - rsbseq r4, fp, r8, lsl #14 │ │ │ │ - rsbseq ip, fp, r0, lsr #5 │ │ │ │ - rsbseq r5, fp, lr, asr #7 │ │ │ │ - rsbseq r5, fp, r4, lsr r4 │ │ │ │ - ldrhteq r4, [fp], #-110 @ 0xffffff92 │ │ │ │ - rsbseq ip, fp, r6, asr r2 │ │ │ │ - rsbseq r5, fp, r6, ror r4 │ │ │ │ - rsbseq r5, fp, r8, lsl r4 │ │ │ │ - rsbseq r5, fp, r2, asr #8 │ │ │ │ - rsbseq r4, fp, r8, ror r6 │ │ │ │ - rsbseq ip, fp, r0, lsl r2 │ │ │ │ - @ instruction: 0x007b5498 │ │ │ │ - rsbseq r5, fp, r2, lsr r4 │ │ │ │ - rsbseq r5, fp, ip, asr r4 │ │ │ │ - rsbseq r4, fp, r2, lsr r6 │ │ │ │ - rsbseq ip, fp, sl, asr #3 │ │ │ │ - rsbseq r5, fp, r0, asr #9 │ │ │ │ - rsbseq r5, fp, r0, lsl #9 │ │ │ │ - rsbseq r5, fp, ip, asr #8 │ │ │ │ - rsbseq r4, fp, sl, ror #11 │ │ │ │ - rsbseq ip, fp, r2, lsl #3 │ │ │ │ - ldrshteq r5, [fp], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r5, fp, r0, ror r4 │ │ │ │ - rsbseq r4, fp, r2, lsr #11 │ │ │ │ - rsbseq ip, fp, sl, lsr r1 │ │ │ │ - rsbseq r5, fp, r2, asr #9 │ │ │ │ - rsbseq r5, fp, ip, lsr #10 │ │ │ │ - rsbseq r4, fp, sl, asr r5 │ │ │ │ - ldrshteq ip, [fp], #-2 │ │ │ │ - rsbseq r5, fp, r4, lsl r5 │ │ │ │ - rsbseq r5, fp, r2, lsl #11 │ │ │ │ - rsbseq r4, fp, sl, lsl r5 │ │ │ │ - ldrhteq ip, [fp], #-2 │ │ │ │ + rsbseq r5, fp, lr, lsr #4 │ │ │ │ + rsbseq r5, fp, ip, asr #3 │ │ │ │ + @ instruction: 0x007b4992 │ │ │ │ + rsbseq ip, fp, r8, lsr #10 │ │ │ │ + rsbseq r5, fp, r6, ror r2 │ │ │ │ + rsbseq r5, fp, r4, lsl #4 │ │ │ │ + rsbseq r4, fp, lr, asr #18 │ │ │ │ + rsbseq ip, fp, r4, ror #9 │ │ │ │ + rsbseq r5, fp, r2, lsr #5 │ │ │ │ + rsbseq r5, fp, r0, asr r2 │ │ │ │ + rsbseq r4, fp, r8, lsl #18 │ │ │ │ + @ instruction: 0x007bc49e │ │ │ │ + rsbseq r5, fp, r8, asr #5 │ │ │ │ + rsbseq r5, fp, r6, ror r2 │ │ │ │ + rsbseq r4, fp, r2, asr #17 │ │ │ │ + rsbseq ip, fp, r8, asr r4 │ │ │ │ + rsbseq r5, fp, r0, lsr #5 │ │ │ │ + ldrsbteq r5, [fp], #-34 @ 0xffffffde │ │ │ │ + rsbseq r4, fp, r0, lsl #17 │ │ │ │ + rsbseq ip, fp, r8, lsl r4 │ │ │ │ + rsbseq r5, fp, r4, lsl r3 │ │ │ │ + ldrhteq r5, [fp], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r4, fp, r2, asr #16 │ │ │ │ + ldrsbteq ip, [fp], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r5, fp, r2, asr #6 │ │ │ │ + ldrshteq r5, [fp], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r4, fp, r4, lsl #16 │ │ │ │ + @ instruction: 0x007bc39c │ │ │ │ + rsbseq r5, fp, r0, ror r3 │ │ │ │ + rsbseq r5, fp, lr, lsl r3 │ │ │ │ + rsbseq r4, fp, r6, asr #15 │ │ │ │ + rsbseq ip, fp, lr, asr r3 │ │ │ │ + rsbseq r5, fp, r6, lsl #7 │ │ │ │ + rsbseq r5, fp, lr, asr #6 │ │ │ │ + rsbseq r4, fp, r8, lsl #15 │ │ │ │ + rsbseq ip, fp, r0, lsr #6 │ │ │ │ + rsbseq r5, fp, r0, asr #7 │ │ │ │ + rsbseq r5, fp, r8, ror #6 │ │ │ │ + rsbseq r4, fp, sl, asr #14 │ │ │ │ + rsbseq ip, fp, r2, ror #5 │ │ │ │ + ldrshteq r5, [fp], #-54 @ 0xffffffca │ │ │ │ + rsbseq r5, fp, r2, lsr #7 │ │ │ │ + rsbseq r4, fp, ip, lsl #14 │ │ │ │ + rsbseq ip, fp, r4, lsr #5 │ │ │ │ + ldrsbteq r5, [fp], #-50 @ 0xffffffce │ │ │ │ + rsbseq r5, fp, r8, lsr r4 │ │ │ │ + rsbseq r4, fp, r2, asr #13 │ │ │ │ + rsbseq ip, fp, sl, asr r2 │ │ │ │ + rsbseq r5, fp, sl, ror r4 │ │ │ │ + rsbseq r5, fp, ip, lsl r4 │ │ │ │ + rsbseq r5, fp, r6, asr #8 │ │ │ │ + rsbseq r4, fp, ip, ror r6 │ │ │ │ + rsbseq ip, fp, r4, lsl r2 │ │ │ │ + @ instruction: 0x007b549c │ │ │ │ + rsbseq r5, fp, r6, lsr r4 │ │ │ │ + rsbseq r5, fp, r0, ror #8 │ │ │ │ + rsbseq r4, fp, r6, lsr r6 │ │ │ │ + rsbseq ip, fp, lr, asr #3 │ │ │ │ + rsbseq r5, fp, r4, asr #9 │ │ │ │ + rsbseq r5, fp, r4, lsl #9 │ │ │ │ + rsbseq r5, fp, r0, asr r4 │ │ │ │ + rsbseq r4, fp, lr, ror #11 │ │ │ │ + rsbseq ip, fp, r6, lsl #3 │ │ │ │ + ldrshteq r5, [fp], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r5, fp, r4, ror r4 │ │ │ │ + rsbseq r4, fp, r6, lsr #11 │ │ │ │ + rsbseq ip, fp, lr, lsr r1 │ │ │ │ + rsbseq r5, fp, r6, asr #9 │ │ │ │ + rsbseq r5, fp, r0, lsr r5 │ │ │ │ + rsbseq r4, fp, lr, asr r5 │ │ │ │ + ldrshteq ip, [fp], #-6 │ │ │ │ + rsbseq r5, fp, r8, lsl r5 │ │ │ │ + rsbseq r5, fp, r6, lsl #11 │ │ │ │ + rsbseq r4, fp, lr, lsl r5 │ │ │ │ + ldrhteq ip, [fp], #-6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb81110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf8c6f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -24071,16 +24071,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 4, cr15, cr14, cr13, {7} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7ed4478 │ │ │ │ blls a9b68 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x007b4398 │ │ │ │ - rsbseq fp, fp, r0, lsr pc │ │ │ │ + @ instruction: 0x007b439c │ │ │ │ + rsbseq fp, fp, r4, lsr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 265414 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ mrc 6, 5, r4, cr0, cr15, {0} │ │ │ │ @@ -24398,20 +24398,20 @@ │ │ │ │ @ instruction: 0xf7e7e7bd │ │ │ │ svclt 0x0000e910 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ strdeq r4, [r7], ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r4, r7, lr, lsr r6 │ │ │ │ - rsbseq r4, fp, r0, asr pc │ │ │ │ - rsbseq fp, fp, r0, ror sl │ │ │ │ - rsbseq r4, fp, r4, lsr pc │ │ │ │ - rsbseq fp, fp, r4, asr sl │ │ │ │ - rsbseq r4, fp, sl, lsl pc │ │ │ │ - rsbseq r4, fp, lr, lsr #30 │ │ │ │ + rsbseq r4, fp, r4, asr pc │ │ │ │ + rsbseq fp, fp, r4, ror sl │ │ │ │ + rsbseq r4, fp, r8, lsr pc │ │ │ │ + rsbseq fp, fp, r8, asr sl │ │ │ │ + rsbseq r4, fp, lr, lsl pc │ │ │ │ + rsbseq r4, fp, r2, lsr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb8d094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r8, r8, asr #31 │ │ │ │ andcs r4, r0, #21760 @ 0x5500 │ │ │ │ ldrbtmi sl, [ip], #-2310 @ 0xfffff6fa │ │ │ │ @@ -24497,18 +24497,18 @@ │ │ │ │ stmda sl, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ addeq r4, r7, r6, ror r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r4, r7, r8, lsl #9 │ │ │ │ - @ instruction: 0x007b4d98 │ │ │ │ - ldrhteq fp, [fp], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r4, fp, ip, ror sp │ │ │ │ - @ instruction: 0x007bb89c │ │ │ │ + @ instruction: 0x007b4d9c │ │ │ │ + ldrhteq fp, [fp], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r4, fp, r0, lsl #27 │ │ │ │ + rsbseq fp, fp, r0, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb81810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrdgt pc, [r8, -pc] │ │ │ │ tstcs r0, r4, ror #8 │ │ │ │ @ instruction: 0xf04f44fc │ │ │ │ @@ -24574,30 +24574,30 @@ │ │ │ │ blx 18686c8 │ │ │ │ @ instruction: 0x46214814 │ │ │ │ @ instruction: 0xf7ed4478 │ │ │ │ @ instruction: 0xe7a5fb1b │ │ │ │ svc 0x00a6f7e6 │ │ │ │ strdeq r4, [r7], r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, fp, r2, ror sp │ │ │ │ - rsbseq r4, fp, ip, lsl #27 │ │ │ │ - rsbseq r4, fp, r6, ror #25 │ │ │ │ - rsbseq fp, fp, r6, lsl #16 │ │ │ │ - ldrsbteq r4, [fp], #-192 @ 0xffffff40 │ │ │ │ - ldrshteq fp, [fp], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r4, fp, r6, ror sp │ │ │ │ + @ instruction: 0x007b4d90 │ │ │ │ + rsbseq r4, fp, sl, ror #25 │ │ │ │ + rsbseq fp, fp, sl, lsl #16 │ │ │ │ + ldrsbteq r4, [fp], #-196 @ 0xffffff3c │ │ │ │ + ldrshteq fp, [fp], #-116 @ 0xffffff8c │ │ │ │ addeq r4, r7, sl, lsl #7 │ │ │ │ @ instruction: 0xffffff63 │ │ │ │ - rsbseq r4, fp, ip, lsl #25 │ │ │ │ - rsbseq fp, fp, ip, lsr #15 │ │ │ │ + @ instruction: 0x007b4c90 │ │ │ │ + ldrhteq fp, [fp], #-112 @ 0xffffff90 │ │ │ │ @ instruction: 0xfffffdaf │ │ │ │ - rsbseq r4, fp, r0, ror #24 │ │ │ │ - rsbseq fp, fp, r0, lsl #15 │ │ │ │ + rsbseq r4, fp, r4, ror #24 │ │ │ │ + rsbseq fp, fp, r4, lsl #15 │ │ │ │ @ instruction: 0xfffffbff │ │ │ │ - rsbseq r4, fp, r4, lsr ip │ │ │ │ - rsbseq fp, fp, r4, asr r7 │ │ │ │ + rsbseq r4, fp, r8, lsr ip │ │ │ │ + rsbseq fp, fp, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb81974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrsbtgt pc, [r4], #143 @ 0x8f @ │ │ │ │ tstcs r0, r4, ror #8 │ │ │ │ @ instruction: 0xf04f44fc │ │ │ │ @@ -24658,28 +24658,28 @@ │ │ │ │ ldmdami r3, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1d68820 │ │ │ │ @ instruction: 0xf7e6e7b0 │ │ │ │ svclt 0x0000ef00 │ │ │ │ addeq r4, r7, ip, lsl #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, fp, lr, lsl #24 │ │ │ │ - rsbseq r4, fp, r8, lsr #24 │ │ │ │ - rsbseq r4, fp, r2, lsl #23 │ │ │ │ - rsbseq fp, fp, r2, lsr #13 │ │ │ │ + rsbseq r4, fp, r2, lsl ip │ │ │ │ + rsbseq r4, fp, ip, lsr #24 │ │ │ │ + rsbseq r4, fp, r6, lsl #23 │ │ │ │ + rsbseq fp, fp, r6, lsr #13 │ │ │ │ addeq r4, r7, ip, lsr r2 │ │ │ │ @ instruction: 0xfffffe15 │ │ │ │ - rsbseq r4, fp, lr, lsr fp │ │ │ │ - rsbseq fp, fp, lr, asr r6 │ │ │ │ + rsbseq r4, fp, r2, asr #22 │ │ │ │ + rsbseq fp, fp, r2, ror #12 │ │ │ │ @ instruction: 0xfffffc61 │ │ │ │ - rsbseq r4, fp, r2, lsl fp │ │ │ │ - rsbseq fp, fp, r2, lsr r6 │ │ │ │ + rsbseq r4, fp, r6, lsl fp │ │ │ │ + rsbseq fp, fp, r6, lsr r6 │ │ │ │ @ instruction: 0xfffffab1 │ │ │ │ - rsbseq r4, fp, r6, ror #21 │ │ │ │ - rsbseq fp, fp, r6, lsl #12 │ │ │ │ + rsbseq r4, fp, sl, ror #21 │ │ │ │ + rsbseq fp, fp, sl, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb81abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx ffc6777c │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ sbcsvs r2, sl, r1 │ │ │ │ @@ -24706,15 +24706,15 @@ │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ea0092 │ │ │ │ strdcs pc, [r0], -fp │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ smlabteq r6, r4, r9, lr │ │ │ │ andcs r6, r1, r3, ror #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ - ldrsbteq r4, [fp], #-164 @ 0xffffff5c │ │ │ │ + ldrsbteq r4, [fp], #-168 @ 0xffffff58 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb81b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 9ae8d0 │ │ │ │ blmi 9d6b64 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -24751,15 +24751,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ cdp 7, 4, cr15, cr4, cr6, {7} │ │ │ │ strheq r4, [r7], sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, fp, r4, ror sl │ │ │ │ + rsbseq r4, fp, r8, ror sl │ │ │ │ addeq r4, r7, r2, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 465eb8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 8, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf8df4604 │ │ │ │ @@ -25043,34 +25043,34 @@ │ │ │ │ movwcs r9, #4895 @ 0x131f │ │ │ │ tstls fp, #28, 10 @ 0x7000000 │ │ │ │ tstls sl, #47104 @ 0xb800 │ │ │ │ svclt 0x0000e035 │ │ │ │ ... │ │ │ │ strdeq r3, [r7], r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, fp, r8, ror #31 │ │ │ │ - rsbseq r4, fp, r2, lsr #19 │ │ │ │ - rsbseq fp, fp, ip, lsl #8 │ │ │ │ + rsbseq r2, fp, ip, ror #31 │ │ │ │ + rsbseq r4, fp, r6, lsr #19 │ │ │ │ + rsbseq fp, fp, r0, lsl r4 │ │ │ │ addeq r3, r7, r2, lsr #31 │ │ │ │ - rsbseq r4, fp, r2, asr r9 │ │ │ │ - ldrhteq fp, [fp], #-62 @ 0xffffffc2 │ │ │ │ - ldrshteq r4, [fp], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r4, fp, r6, lsr #16 │ │ │ │ - rsbseq r2, fp, ip, lsr lr │ │ │ │ - ldrshteq r4, [fp], #-122 @ 0xffffff86 │ │ │ │ - rsbseq fp, fp, r6, ror #4 │ │ │ │ - rsbseq r4, fp, r0, ror #15 │ │ │ │ - rsbseq fp, fp, ip, asr #4 │ │ │ │ - rsbseq r4, fp, r6, asr #15 │ │ │ │ - rsbseq fp, fp, r2, lsr r2 │ │ │ │ - rsbseq r4, fp, ip, asr #12 │ │ │ │ - ldrhteq fp, [fp], #-8 │ │ │ │ - ldrshteq r4, [fp], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r4, fp, r4, asr #11 │ │ │ │ - rsbseq r4, fp, r4, asr #11 │ │ │ │ + rsbseq r4, fp, r6, asr r9 │ │ │ │ + rsbseq fp, fp, r2, asr #7 │ │ │ │ + ldrshteq r4, [fp], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r4, fp, sl, lsr #16 │ │ │ │ + rsbseq r2, fp, r0, asr #28 │ │ │ │ + ldrshteq r4, [fp], #-126 @ 0xffffff82 │ │ │ │ + rsbseq fp, fp, sl, ror #4 │ │ │ │ + rsbseq r4, fp, r4, ror #15 │ │ │ │ + rsbseq fp, fp, r0, asr r2 │ │ │ │ + rsbseq r4, fp, sl, asr #15 │ │ │ │ + rsbseq fp, fp, r6, lsr r2 │ │ │ │ + rsbseq r4, fp, r0, asr r6 │ │ │ │ + ldrhteq fp, [fp], #-12 │ │ │ │ + ldrshteq r4, [fp], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r4, fp, r8, asr #11 │ │ │ │ + rsbseq r4, fp, r8, asr #11 │ │ │ │ strbmi r1, [pc, #-3195] @ 2a25d │ │ │ │ cmnphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf858461f │ │ │ │ @ instruction: 0xf8966f04 │ │ │ │ @ instruction: 0xf0033181 │ │ │ │ bcs 52b75c │ │ │ │ @ instruction: 0xf896d1f2 │ │ │ │ @@ -25346,18 +25346,18 @@ │ │ │ │ blx 466eec │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ addsmi r7, lr, #64, 22 @ 0x10000 │ │ │ │ blvc 226c1c │ │ │ │ blge 1226df8 │ │ │ │ @ instruction: 0xe68cdbb9 │ │ │ │ ... │ │ │ │ - rsbseq r4, fp, r2, lsr #4 │ │ │ │ - rsbseq r4, fp, r0, lsr #4 │ │ │ │ - ldrhteq r4, [fp], #-18 @ 0xffffffee │ │ │ │ - rsbseq sl, fp, lr, lsl ip │ │ │ │ + rsbseq r4, fp, r6, lsr #4 │ │ │ │ + rsbseq r4, fp, r4, lsr #4 │ │ │ │ + ldrhteq r4, [fp], #-22 @ 0xffffffea │ │ │ │ + rsbseq sl, fp, r2, lsr #24 │ │ │ │ tstls r4, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf1daf115 │ │ │ │ cdp 8, 3, cr6, cr8, cr2, {3} │ │ │ │ @ instruction: 0xf5020b40 │ │ │ │ ldc 2, cr6, [r2, #-704] @ 0xfffffd40 │ │ │ │ vmov.f64 d7, #18 @ 0x40900000 4.5 │ │ │ │ vcmp.f64 d7, d7 │ │ │ │ @@ -25807,83 +25807,83 @@ │ │ │ │ @ instruction: 0x11a3f240 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8b6f7ec │ │ │ │ ldrtmi r4, [r1], -r8, asr #16 │ │ │ │ @ instruction: 0xf7ec4478 │ │ │ │ strb pc, [pc, #-2417] @ 2b103 @ │ │ │ │ ... │ │ │ │ - ldrhteq r3, [fp], #-242 @ 0xffffff0e │ │ │ │ - rsbseq sl, fp, ip, lsl sl │ │ │ │ - ldrsbteq r3, [fp], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r3, fp, r6, lsr #30 │ │ │ │ - @ instruction: 0x007ba990 │ │ │ │ - ldrshteq r3, [fp], #-228 @ 0xffffff1c │ │ │ │ - rsbseq sl, fp, lr, asr r9 │ │ │ │ - ldrsbteq r3, [fp], #-232 @ 0xffffff18 │ │ │ │ - rsbseq sl, fp, r2, asr #18 │ │ │ │ - rsbseq r3, fp, lr, ror #27 │ │ │ │ - rsbseq r3, fp, ip, lsl #27 │ │ │ │ - ldrshteq sl, [fp], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r3, fp, r8, asr sp │ │ │ │ - rsbseq sl, fp, r2, asr #15 │ │ │ │ - rsbseq r3, fp, r0, ror #26 │ │ │ │ - ldrshteq r3, [fp], #-196 @ 0xffffff3c │ │ │ │ - rsbseq sl, fp, r0, ror #14 │ │ │ │ - ldrsbteq r3, [fp], #-202 @ 0xffffff36 │ │ │ │ - rsbseq sl, fp, r4, asr #14 │ │ │ │ - rsbseq r3, fp, r6, lsr #25 │ │ │ │ - rsbseq sl, fp, r0, lsl r7 │ │ │ │ - rsbseq r3, fp, r0, ror ip │ │ │ │ - ldrsbteq sl, [fp], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r3, fp, r0, asr #24 │ │ │ │ - rsbseq sl, fp, ip, lsr #13 │ │ │ │ - rsbseq r3, fp, r6, lsr #24 │ │ │ │ - @ instruction: 0x007ba690 │ │ │ │ - ldrshteq r3, [fp], #-182 @ 0xffffff4a │ │ │ │ - rsbseq sl, fp, r2, ror #12 │ │ │ │ - ldrsbteq r3, [fp], #-190 @ 0xffffff42 │ │ │ │ - rsbseq sl, fp, r8, asr #12 │ │ │ │ - rsbseq r3, fp, r2, asr #23 │ │ │ │ - rsbseq sl, fp, ip, lsr #12 │ │ │ │ - rsbseq r3, fp, r6, lsr #23 │ │ │ │ - rsbseq sl, fp, r2, lsl r6 │ │ │ │ - rsbseq r3, fp, ip, lsl #23 │ │ │ │ - ldrshteq sl, [fp], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r3, fp, lr, asr fp │ │ │ │ - rsbseq sl, fp, sl, asr #11 │ │ │ │ - rsbseq r3, fp, r2, asr #22 │ │ │ │ - rsbseq sl, fp, lr, lsr #11 │ │ │ │ - rsbseq r3, fp, r8, lsr #22 │ │ │ │ - @ instruction: 0x007ba594 │ │ │ │ - rsbseq r3, fp, lr, lsl #22 │ │ │ │ - rsbseq sl, fp, sl, ror r5 │ │ │ │ - ldrshteq r3, [fp], #-164 @ 0xffffff5c │ │ │ │ - rsbseq sl, fp, r0, ror #10 │ │ │ │ - ldrsbteq r3, [fp], #-168 @ 0xffffff58 │ │ │ │ - rsbseq sl, fp, r4, asr #10 │ │ │ │ - ldrhteq r3, [fp], #-174 @ 0xffffff52 │ │ │ │ - rsbseq sl, fp, sl, lsr #10 │ │ │ │ - rsbseq r3, fp, r4, lsr #21 │ │ │ │ - rsbseq sl, fp, r0, lsl r5 │ │ │ │ - rsbseq r3, fp, sl, lsl #21 │ │ │ │ - ldrshteq sl, [fp], #-70 @ 0xffffffba │ │ │ │ - rsbseq r3, fp, r0, ror sl │ │ │ │ - ldrsbteq sl, [fp], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r3, fp, r2, asr #20 │ │ │ │ - rsbseq sl, fp, lr, lsr #9 │ │ │ │ - rsbseq r3, fp, r6, lsr #20 │ │ │ │ - @ instruction: 0x007ba492 │ │ │ │ - ldrshteq r3, [fp], #-156 @ 0xffffff64 │ │ │ │ - rsbseq sl, fp, r8, ror #8 │ │ │ │ - ldrsbteq r3, [fp], #-146 @ 0xffffff6e │ │ │ │ - rsbseq sl, fp, lr, lsr r4 │ │ │ │ - ldrhteq r3, [fp], #-152 @ 0xffffff68 │ │ │ │ - rsbseq sl, fp, r4, lsr #8 │ │ │ │ - @ instruction: 0x007b3994 │ │ │ │ - rsbseq sl, fp, r0, lsl #8 │ │ │ │ + ldrhteq r3, [fp], #-246 @ 0xffffff0a │ │ │ │ + rsbseq sl, fp, r0, lsr #20 │ │ │ │ + ldrsbteq r3, [fp], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r3, fp, sl, lsr #30 │ │ │ │ + @ instruction: 0x007ba994 │ │ │ │ + ldrshteq r3, [fp], #-232 @ 0xffffff18 │ │ │ │ + rsbseq sl, fp, r2, ror #18 │ │ │ │ + ldrsbteq r3, [fp], #-236 @ 0xffffff14 │ │ │ │ + rsbseq sl, fp, r6, asr #18 │ │ │ │ + ldrshteq r3, [fp], #-210 @ 0xffffff2e │ │ │ │ + @ instruction: 0x007b3d90 │ │ │ │ + ldrshteq sl, [fp], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r3, fp, ip, asr sp │ │ │ │ + rsbseq sl, fp, r6, asr #15 │ │ │ │ + rsbseq r3, fp, r4, ror #26 │ │ │ │ + ldrshteq r3, [fp], #-200 @ 0xffffff38 │ │ │ │ + rsbseq sl, fp, r4, ror #14 │ │ │ │ + ldrsbteq r3, [fp], #-206 @ 0xffffff32 │ │ │ │ + rsbseq sl, fp, r8, asr #14 │ │ │ │ + rsbseq r3, fp, sl, lsr #25 │ │ │ │ + rsbseq sl, fp, r4, lsl r7 │ │ │ │ + rsbseq r3, fp, r4, ror ip │ │ │ │ + rsbseq sl, fp, r0, ror #13 │ │ │ │ + rsbseq r3, fp, r4, asr #24 │ │ │ │ + ldrhteq sl, [fp], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r3, fp, sl, lsr #24 │ │ │ │ + @ instruction: 0x007ba694 │ │ │ │ + ldrshteq r3, [fp], #-186 @ 0xffffff46 │ │ │ │ + rsbseq sl, fp, r6, ror #12 │ │ │ │ + rsbseq r3, fp, r2, ror #23 │ │ │ │ + rsbseq sl, fp, ip, asr #12 │ │ │ │ + rsbseq r3, fp, r6, asr #23 │ │ │ │ + rsbseq sl, fp, r0, lsr r6 │ │ │ │ + rsbseq r3, fp, sl, lsr #23 │ │ │ │ + rsbseq sl, fp, r6, lsl r6 │ │ │ │ + @ instruction: 0x007b3b90 │ │ │ │ + ldrshteq sl, [fp], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r3, fp, r2, ror #22 │ │ │ │ + rsbseq sl, fp, lr, asr #11 │ │ │ │ + rsbseq r3, fp, r6, asr #22 │ │ │ │ + ldrhteq sl, [fp], #-82 @ 0xffffffae │ │ │ │ + rsbseq r3, fp, ip, lsr #22 │ │ │ │ + @ instruction: 0x007ba598 │ │ │ │ + rsbseq r3, fp, r2, lsl fp │ │ │ │ + rsbseq sl, fp, lr, ror r5 │ │ │ │ + ldrshteq r3, [fp], #-168 @ 0xffffff58 │ │ │ │ + rsbseq sl, fp, r4, ror #10 │ │ │ │ + ldrsbteq r3, [fp], #-172 @ 0xffffff54 │ │ │ │ + rsbseq sl, fp, r8, asr #10 │ │ │ │ + rsbseq r3, fp, r2, asr #21 │ │ │ │ + rsbseq sl, fp, lr, lsr #10 │ │ │ │ + rsbseq r3, fp, r8, lsr #21 │ │ │ │ + rsbseq sl, fp, r4, lsl r5 │ │ │ │ + rsbseq r3, fp, lr, lsl #21 │ │ │ │ + ldrshteq sl, [fp], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r3, fp, r4, ror sl │ │ │ │ + rsbseq sl, fp, r0, ror #9 │ │ │ │ + rsbseq r3, fp, r6, asr #20 │ │ │ │ + ldrhteq sl, [fp], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r3, fp, sl, lsr #20 │ │ │ │ + @ instruction: 0x007ba496 │ │ │ │ + rsbseq r3, fp, r0, lsl #20 │ │ │ │ + rsbseq sl, fp, ip, ror #8 │ │ │ │ + ldrsbteq r3, [fp], #-150 @ 0xffffff6a │ │ │ │ + rsbseq sl, fp, r2, asr #8 │ │ │ │ + ldrhteq r3, [fp], #-156 @ 0xffffff64 │ │ │ │ + rsbseq sl, fp, r8, lsr #8 │ │ │ │ + @ instruction: 0x007b3998 │ │ │ │ + rsbseq sl, fp, r4, lsl #8 │ │ │ │ vst2.8 {d20-d21}, [pc :128], r9 │ │ │ │ ldrbtmi r7, [r8], #-425 @ 0xfffffe57 │ │ │ │ @ instruction: 0xf7ec300c │ │ │ │ stmdami r7!, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf8d6f7ec │ │ │ │ stmdami r5!, {r2, r4, r5, r7, sl, sp, lr, pc} │ │ │ │ @@ -25918,24 +25918,24 @@ │ │ │ │ vadd.i8 d20, d0, d14 │ │ │ │ ldrbtmi r3, [r8], #-481 @ 0xfffffe1f │ │ │ │ @ instruction: 0xf7eb300c │ │ │ │ stmdami ip, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf890f7ec │ │ │ │ svclt 0x0017f7fe │ │ │ │ - rsbseq r3, fp, lr, asr r8 │ │ │ │ - rsbseq sl, fp, sl, asr #5 │ │ │ │ - rsbseq r3, fp, r2, asr #16 │ │ │ │ - rsbseq sl, fp, ip, lsr #5 │ │ │ │ - rsbseq r3, fp, r8, lsl r8 │ │ │ │ - rsbseq sl, fp, r4, lsl #5 │ │ │ │ - ldrshteq r3, [fp], #-124 @ 0xffffff84 │ │ │ │ - rsbseq sl, fp, r8, ror #4 │ │ │ │ - ldrsbteq r3, [fp], #-114 @ 0xffffff8e │ │ │ │ - rsbseq sl, fp, lr, lsr r2 │ │ │ │ + rsbseq r3, fp, r2, ror #16 │ │ │ │ + rsbseq sl, fp, lr, asr #5 │ │ │ │ + rsbseq r3, fp, r6, asr #16 │ │ │ │ + ldrhteq sl, [fp], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r3, fp, ip, lsl r8 │ │ │ │ + rsbseq sl, fp, r8, lsl #5 │ │ │ │ + rsbseq r3, fp, r0, lsl #16 │ │ │ │ + rsbseq sl, fp, ip, ror #4 │ │ │ │ + ldrsbteq r3, [fp], #-118 @ 0xffffff8a │ │ │ │ + rsbseq sl, fp, r2, asr #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ umulllt r4, sp, r9, sl │ │ │ │ @ instruction: 0x46074b99 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -26088,49 +26088,49 @@ │ │ │ │ stmdami r8!, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff42f7eb │ │ │ │ @ instruction: 0xf7e5e715 │ │ │ │ svclt 0x0000ebce │ │ │ │ umulleq r2, r7, r8, sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, fp, r4, asr #14 │ │ │ │ - rsbseq r0, sp, r6, ror r1 │ │ │ │ - @ instruction: 0x007b379a │ │ │ │ + rsbseq r3, fp, r8, asr #14 │ │ │ │ + rsbseq r0, sp, sl, ror r1 │ │ │ │ + @ instruction: 0x007b379e │ │ │ │ andeq r0, r0, pc, lsl #5 │ │ │ │ - rsbseq r3, fp, r8, lsl #14 │ │ │ │ - rsbseq sl, fp, r4, ror r1 │ │ │ │ + rsbseq r3, fp, ip, lsl #14 │ │ │ │ + rsbseq sl, fp, r8, ror r1 │ │ │ │ addeq r2, r7, lr, lsl #26 │ │ │ │ - ldrsbteq r3, [fp], #-98 @ 0xffffff9e │ │ │ │ - rsbseq sl, fp, lr, lsr r1 │ │ │ │ + ldrsbteq r3, [fp], #-102 @ 0xffffff9a │ │ │ │ + rsbseq sl, fp, r2, asr #2 │ │ │ │ @ instruction: 0xffffec01 │ │ │ │ @ instruction: 0xffffeb63 │ │ │ │ - @ instruction: 0x007b3694 │ │ │ │ - rsbseq sl, fp, r0, lsl #2 │ │ │ │ - rsbseq r3, fp, sl, ror r6 │ │ │ │ - rsbseq sl, fp, r6, ror #1 │ │ │ │ + @ instruction: 0x007b3698 │ │ │ │ + rsbseq sl, fp, r4, lsl #2 │ │ │ │ + rsbseq r3, fp, lr, ror r6 │ │ │ │ + rsbseq sl, fp, sl, ror #1 │ │ │ │ @ instruction: 0xffffeb3d │ │ │ │ @ instruction: 0xffffec4f │ │ │ │ - rsbseq r3, fp, ip, lsr r6 │ │ │ │ - rsbseq sl, fp, r8, lsr #1 │ │ │ │ - rsbseq r3, fp, r2, lsr #12 │ │ │ │ - rsbseq sl, fp, lr, lsl #1 │ │ │ │ - @ instruction: 0x007b1b9c │ │ │ │ - rsbseq r3, fp, lr, lsr #13 │ │ │ │ - ldrsbteq r3, [fp], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq sl, fp, r4, asr #32 │ │ │ │ - rsbseq r3, fp, sl, lsl #13 │ │ │ │ - rsbseq r3, fp, sl, lsl #14 │ │ │ │ - @ instruction: 0x007b3592 │ │ │ │ - ldrshteq r9, [fp], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r3, fp, r4, ror r5 │ │ │ │ - ldrsbteq r9, [fp], #-254 @ 0xffffff02 │ │ │ │ - ldrsbteq r3, [fp], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r3, fp, lr, lsr r7 │ │ │ │ - rsbseq r3, fp, r6, lsr r5 │ │ │ │ - rsbseq r9, fp, r2, lsr #31 │ │ │ │ + rsbseq r3, fp, r0, asr #12 │ │ │ │ + rsbseq sl, fp, ip, lsr #1 │ │ │ │ + rsbseq r3, fp, r6, lsr #12 │ │ │ │ + @ instruction: 0x007ba092 │ │ │ │ + rsbseq r1, fp, r0, lsr #23 │ │ │ │ + ldrhteq r3, [fp], #-98 @ 0xffffff9e │ │ │ │ + ldrsbteq r3, [fp], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq sl, fp, r8, asr #32 │ │ │ │ + rsbseq r3, fp, lr, lsl #13 │ │ │ │ + rsbseq r3, fp, lr, lsl #14 │ │ │ │ + @ instruction: 0x007b3596 │ │ │ │ + rsbseq sl, fp, r2 │ │ │ │ + rsbseq r3, fp, r8, ror r5 │ │ │ │ + rsbseq r9, fp, r2, ror #31 │ │ │ │ + ldrsbteq r3, [fp], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r3, fp, r2, asr #14 │ │ │ │ + rsbseq r3, fp, sl, lsr r5 │ │ │ │ + rsbseq r9, fp, r6, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb83174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 3, pc, cr0, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -26140,16 +26140,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 1, cr15, cr12, cr11, {7} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ blls abb04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r3, fp, r0, ror #8 │ │ │ │ - rsbseq r9, fp, ip, asr #29 │ │ │ │ + rsbseq r3, fp, r4, ror #8 │ │ │ │ + ldrsbteq r9, [fp], #-224 @ 0xffffff20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xb0934add │ │ │ │ pkhtbmi r4, sl, sp, asr #23 │ │ │ │ @ instruction: 0x4604447a │ │ │ │ @@ -26371,38 +26371,38 @@ │ │ │ │ ldmdami sp, {r0, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ ldr pc, [pc, -fp, lsl #26]! │ │ │ │ addeq r2, r7, r0, asr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq r2, [r7], ip │ │ │ │ - rsbseq r3, fp, r8, asr #11 │ │ │ │ - rsbseq r3, fp, r8, ror r5 │ │ │ │ - ldrsbteq r3, [fp], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r3, fp, ip, asr r4 │ │ │ │ - ldrhteq r9, [fp], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r3, fp, lr, lsr r4 │ │ │ │ - @ instruction: 0x007b9c96 │ │ │ │ - rsbseq r3, fp, r4, lsr #8 │ │ │ │ - rsbseq r9, fp, ip, ror ip │ │ │ │ - rsbseq r3, fp, sl, lsr #7 │ │ │ │ - rsbseq r9, fp, r2, lsl #24 │ │ │ │ - @ instruction: 0x007b3394 │ │ │ │ - rsbseq r3, fp, r4, ror #6 │ │ │ │ - ldrhteq r9, [fp], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r3, fp, sl, asr #6 │ │ │ │ - rsbseq r9, fp, r2, lsr #23 │ │ │ │ - rsbseq r3, fp, r2, lsr r3 │ │ │ │ - rsbseq r9, fp, r8, lsl #23 │ │ │ │ - rsbseq r3, fp, r4, lsl r3 │ │ │ │ - rsbseq r9, fp, ip, ror #22 │ │ │ │ - ldrshteq r3, [fp], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq r9, fp, r2, asr fp │ │ │ │ - ldrsbteq r3, [fp], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r9, fp, r4, lsr fp │ │ │ │ + rsbseq r3, fp, ip, asr #11 │ │ │ │ + rsbseq r3, fp, ip, ror r5 │ │ │ │ + rsbseq r3, fp, r0, ror #9 │ │ │ │ + rsbseq r3, fp, r0, ror #8 │ │ │ │ + ldrhteq r9, [fp], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r3, fp, r2, asr #8 │ │ │ │ + @ instruction: 0x007b9c9a │ │ │ │ + rsbseq r3, fp, r8, lsr #8 │ │ │ │ + rsbseq r9, fp, r0, lsl #25 │ │ │ │ + rsbseq r3, fp, lr, lsr #7 │ │ │ │ + rsbseq r9, fp, r6, lsl #24 │ │ │ │ + @ instruction: 0x007b3398 │ │ │ │ + rsbseq r3, fp, r8, ror #6 │ │ │ │ + rsbseq r9, fp, r0, asr #23 │ │ │ │ + rsbseq r3, fp, lr, asr #6 │ │ │ │ + rsbseq r9, fp, r6, lsr #23 │ │ │ │ + rsbseq r3, fp, r6, lsr r3 │ │ │ │ + rsbseq r9, fp, ip, lsl #23 │ │ │ │ + rsbseq r3, fp, r8, lsl r3 │ │ │ │ + rsbseq r9, fp, r0, ror fp │ │ │ │ + rsbseq r3, fp, r0, lsl #6 │ │ │ │ + rsbseq r9, fp, r6, asr fp │ │ │ │ + rsbseq r3, fp, r2, ror #5 │ │ │ │ + rsbseq r9, fp, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb835b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sl], -r8, ror #31 │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1136013 │ │ │ │ @@ -26421,16 +26421,16 @@ │ │ │ │ stmdami r6, {r0, r1, r2, r3, r6, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffa6a3b2 │ │ │ │ stmdbls r1, {r2, fp, lr} │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ blls ab69c │ │ │ │ svclt 0x0000e7dd │ │ │ │ - rsbseq r3, fp, ip, lsl #4 │ │ │ │ - rsbseq r9, fp, r4, ror #20 │ │ │ │ + rsbseq r3, fp, r0, lsl r2 │ │ │ │ + rsbseq r9, fp, r8, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb83624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sl], -r8, ror #31 │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1136013 │ │ │ │ @@ -26449,16 +26449,16 @@ │ │ │ │ stmdami r6, {r1, r2, r3, r4, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fec6a422 │ │ │ │ stmdbls r1, {r2, fp, lr} │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ blls ab62c │ │ │ │ svclt 0x0000e7dd │ │ │ │ - @ instruction: 0x007b319c │ │ │ │ - ldrshteq r9, [fp], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r3, fp, r0, lsr #3 │ │ │ │ + ldrshteq r9, [fp], #-152 @ 0xffffff68 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb83694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r7!, {r4, r5, r7, r8, r9, sl, fp}^ │ │ │ │ bmi 19fdf10 │ │ │ │ ldrbtmi fp, [r9], #-144 @ 0xffffff70 │ │ │ │ movwcs r4, #5662 @ 0x161e │ │ │ │ @@ -26561,26 +26561,26 @@ │ │ │ │ stmdbls r5, {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ blls 1ab478 │ │ │ │ svclt 0x0000e744 │ │ │ │ addeq r2, r7, lr, ror #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r7, ip, asr #10 │ │ │ │ - rsbseq r3, fp, r4, asr r1 │ │ │ │ - rsbseq r3, fp, r2, lsl #2 │ │ │ │ - rsbseq r9, fp, sl, asr r9 │ │ │ │ - rsbseq r3, fp, sl, asr #2 │ │ │ │ - ldrhteq r3, [fp], #-6 │ │ │ │ - rsbseq r9, fp, lr, lsl #18 │ │ │ │ - @ instruction: 0x007b3098 │ │ │ │ - ldrshteq r9, [fp], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r3, fp, sl │ │ │ │ - rsbseq r9, fp, r2, ror #16 │ │ │ │ - rsbseq r2, fp, r8, ror #31 │ │ │ │ - rsbseq r9, fp, r0, asr #16 │ │ │ │ + rsbseq r3, fp, r8, asr r1 │ │ │ │ + rsbseq r3, fp, r6, lsl #2 │ │ │ │ + rsbseq r9, fp, lr, asr r9 │ │ │ │ + rsbseq r3, fp, lr, asr #2 │ │ │ │ + ldrhteq r3, [fp], #-10 │ │ │ │ + rsbseq r9, fp, r2, lsl r9 │ │ │ │ + @ instruction: 0x007b309c │ │ │ │ + ldrshteq r9, [fp], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r3, fp, lr │ │ │ │ + rsbseq r9, fp, r6, ror #16 │ │ │ │ + rsbseq r2, fp, ip, ror #31 │ │ │ │ + rsbseq r9, fp, r4, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8387c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ teqpgt ip, pc @ @ p-variant is OBSOLETE │ │ │ │ ldrbtcc pc, [pc], #79 @ 2c68c @ │ │ │ │ ldrbtmi r2, [ip], #256 @ 0x100 │ │ │ │ @@ -26658,34 +26658,34 @@ │ │ │ │ @ instruction: 0xf7eb300c │ │ │ │ ldmdami r8, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff36a768 │ │ │ │ @ instruction: 0xf7e4e78f │ │ │ │ svclt 0x0000ef58 │ │ │ │ addeq r2, r7, r2, lsl #7 │ │ │ │ - rsbseq r2, fp, r8, ror #31 │ │ │ │ + rsbseq r2, fp, ip, ror #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r2, [fp], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r2, fp, ip, lsr pc │ │ │ │ - @ instruction: 0x007b9794 │ │ │ │ - rsbseq r2, fp, r6, lsr #30 │ │ │ │ - rsbseq r9, fp, lr, ror r7 │ │ │ │ + rsbseq r3, fp, r2 │ │ │ │ + rsbseq r2, fp, r0, asr #30 │ │ │ │ + @ instruction: 0x007b9798 │ │ │ │ + rsbseq r2, fp, sl, lsr #30 │ │ │ │ + rsbseq r9, fp, r2, lsl #15 │ │ │ │ addeq r2, r7, r8, lsl r3 │ │ │ │ @ instruction: 0xffffff5d │ │ │ │ - rsbseq r2, fp, r2, ror #29 │ │ │ │ - rsbseq r9, fp, sl, lsr r7 │ │ │ │ + rsbseq r2, fp, r6, ror #29 │ │ │ │ + rsbseq r9, fp, lr, lsr r7 │ │ │ │ @ instruction: 0xfffffd49 │ │ │ │ @ instruction: 0xfffffcc7 │ │ │ │ - rsbseq r2, fp, r4, lsr #29 │ │ │ │ - ldrshteq r9, [fp], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r2, fp, sl, lsl #29 │ │ │ │ - rsbseq r9, fp, r2, ror #13 │ │ │ │ + rsbseq r2, fp, r8, lsr #29 │ │ │ │ + rsbseq r9, fp, r0, lsl #14 │ │ │ │ + rsbseq r2, fp, lr, lsl #29 │ │ │ │ + rsbseq r9, fp, r6, ror #13 │ │ │ │ @ instruction: 0xfffffc11 │ │ │ │ - rsbseq r2, fp, lr, asr lr │ │ │ │ - ldrhteq r9, [fp], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r2, fp, r2, ror #28 │ │ │ │ + ldrhteq r9, [fp], #-106 @ 0xffffff96 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb83a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrdgt pc, [r4, -pc]! @ │ │ │ │ ldrbtcc pc, [pc], #79 @ 2c830 @ │ │ │ │ ldrbtmi r2, [ip], #256 @ 0x100 │ │ │ │ @@ -26757,32 +26757,32 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf94af7eb │ │ │ │ @ instruction: 0x46214815 │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ ldr pc, [sl, r5, lsl #20] │ │ │ │ cdp 7, 9, cr15, cr0, cr4, {7} │ │ │ │ ldrdeq r2, [r7], lr │ │ │ │ - rsbseq r2, fp, r4, asr #28 │ │ │ │ + rsbseq r2, fp, r8, asr #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, fp, sl, asr lr │ │ │ │ - @ instruction: 0x007b2d98 │ │ │ │ - ldrshteq r9, [fp], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r2, fp, lr, asr lr │ │ │ │ + @ instruction: 0x007b2d9c │ │ │ │ + ldrshteq r9, [fp], #-84 @ 0xffffffac │ │ │ │ addeq r2, r7, sl, lsl #3 │ │ │ │ @ instruction: 0xfffffdcf │ │ │ │ - rsbseq r2, fp, r4, asr sp │ │ │ │ - rsbseq r9, fp, ip, lsr #11 │ │ │ │ + rsbseq r2, fp, r8, asr sp │ │ │ │ + ldrhteq r9, [fp], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xfffffbbb │ │ │ │ @ instruction: 0xfffffb39 │ │ │ │ - rsbseq r2, fp, r6, lsl sp │ │ │ │ - rsbseq r9, fp, lr, ror #10 │ │ │ │ - ldrshteq r2, [fp], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r9, fp, r4, asr r5 │ │ │ │ + rsbseq r2, fp, sl, lsl sp │ │ │ │ + rsbseq r9, fp, r2, ror r5 │ │ │ │ + rsbseq r2, fp, r0, lsl #26 │ │ │ │ + rsbseq r9, fp, r8, asr r5 │ │ │ │ @ instruction: 0xfffffa83 │ │ │ │ - ldrsbteq r2, [fp], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r9, fp, r8, lsr #10 │ │ │ │ + ldrsbteq r2, [fp], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r9, fp, ip, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 467e5c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ mrc 6, 5, r4, cr0, cr11, {4} │ │ │ │ @@ -27415,20 +27415,20 @@ │ │ │ │ blcc 11e8e48 │ │ │ │ cdp 7, 11, cr14, cr4, cr9, {4} │ │ │ │ vsqrt.f64 d18, d6 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvs 10e8e58 │ │ │ │ svclt 0x0000e769 │ │ │ │ ... │ │ │ │ - rsbseq r2, fp, r4, ror r8 │ │ │ │ - rsbseq r2, fp, r2, lsl #17 │ │ │ │ - rsbseq r2, fp, r8, ror #12 │ │ │ │ - rsbseq r8, fp, ip, lsl #28 │ │ │ │ - rsbseq r2, fp, lr, asr #12 │ │ │ │ - ldrshteq r8, [fp], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r2, fp, r8, ror r8 │ │ │ │ + rsbseq r2, fp, r6, lsl #17 │ │ │ │ + rsbseq r2, fp, ip, ror #12 │ │ │ │ + rsbseq r8, fp, r0, lsl lr │ │ │ │ + rsbseq r2, fp, r2, asr r6 │ │ │ │ + ldrshteq r8, [fp], #-214 @ 0xffffff2a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2e887c >::_M_default_append(unsigned int)@@Base+0x65ce8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ umullslt r4, r1, ip, sp │ │ │ │ @ instruction: 0x46994c9c │ │ │ │ @@ -27586,25 +27586,25 @@ │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq r1, r7, r8, lsr r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r1, r7, sl, lsl r6 │ │ │ │ strdeq r1, [r7], lr │ │ │ │ - rsbseq r2, fp, lr, lsr #5 │ │ │ │ + ldrhteq r2, [fp], #-34 @ 0xffffffde │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - rsbseq r2, fp, r8, lsr #2 │ │ │ │ - rsbseq r8, fp, ip, asr #17 │ │ │ │ - rsbseq r2, fp, r0, asr #2 │ │ │ │ - ldrsbteq r2, [fp], #-14 │ │ │ │ - rsbseq r8, fp, r0, lsl #17 │ │ │ │ - rsbseq r2, fp, r0, asr #1 │ │ │ │ - rsbseq r8, fp, r2, ror #16 │ │ │ │ - rsbseq r2, fp, r0, lsr #1 │ │ │ │ - rsbseq r2, fp, lr, ror #1 │ │ │ │ + rsbseq r2, fp, ip, lsr #2 │ │ │ │ + ldrsbteq r8, [fp], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r2, fp, r4, asr #2 │ │ │ │ + rsbseq r2, fp, r2, ror #1 │ │ │ │ + rsbseq r8, fp, r4, lsl #17 │ │ │ │ + rsbseq r2, fp, r4, asr #1 │ │ │ │ + rsbseq r8, fp, r6, ror #16 │ │ │ │ + rsbseq r2, fp, r4, lsr #1 │ │ │ │ + ldrshteq r2, [fp], #-2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x46984a74 │ │ │ │ addslt r4, r0, r4, ror fp │ │ │ │ @ instruction: 0x4605447a │ │ │ │ @@ -27719,26 +27719,26 @@ │ │ │ │ movwcs lr, #14252 @ 0x37ac │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf7e3e7a8 │ │ │ │ svclt 0x0000ef0c │ │ │ │ ... │ │ │ │ addeq r1, r7, r8, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, fp, r8 │ │ │ │ - rsbseq r1, fp, r2, asr pc │ │ │ │ - ldrshteq r8, [fp], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r2, fp, ip │ │ │ │ + rsbseq r1, fp, r6, asr pc │ │ │ │ + ldrshteq r8, [fp], #-106 @ 0xffffff96 │ │ │ │ addeq r1, r7, r4, ror #4 │ │ │ │ - ldrshteq r1, [fp], #-224 @ 0xffffff20 │ │ │ │ - @ instruction: 0x007b8694 │ │ │ │ - ldrsbteq r1, [fp], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r8, fp, sl, ror r6 │ │ │ │ - ldrhteq r1, [fp], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r8, fp, lr, asr r6 │ │ │ │ - rsbseq r1, fp, r2, lsl #29 │ │ │ │ - rsbseq r8, fp, r6, lsr #12 │ │ │ │ + ldrshteq r1, [fp], #-228 @ 0xffffff1c │ │ │ │ + @ instruction: 0x007b8698 │ │ │ │ + ldrsbteq r1, [fp], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r8, fp, lr, ror r6 │ │ │ │ + ldrhteq r1, [fp], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r8, fp, r2, ror #12 │ │ │ │ + rsbseq r1, fp, r6, lsl #29 │ │ │ │ + rsbseq r8, fp, sl, lsr #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1e8d5c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x46994a5c │ │ │ │ addlt r4, r9, ip, asr fp │ │ │ │ @@ -27831,18 +27831,18 @@ │ │ │ │ @ instruction: 0xf06fe7d4 │ │ │ │ strb r0, [r0, r3, lsl #16] │ │ │ │ cdp 7, 2, cr15, cr10, cr3, {7} │ │ │ │ ... │ │ │ │ addeq r1, r7, r8, asr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r1, r7, r0, asr r0 │ │ │ │ - ldrsbteq r1, [fp], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r8, fp, lr, ror r4 │ │ │ │ - ldrhteq r1, [fp], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r8, fp, r2, ror #8 │ │ │ │ + ldrsbteq r1, [fp], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r8, fp, r2, lsl #9 │ │ │ │ + rsbseq r1, fp, r2, asr #25 │ │ │ │ + rsbseq r8, fp, r6, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb84c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vrsubhn.i64 d4, q5, q4 │ │ │ │ strmi pc, [r3], -r9, lsr #20 │ │ │ │ strtmi r2, [r0], -pc, lsr #4 │ │ │ │ @@ -27876,15 +27876,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7e3bd30 │ │ │ │ svclt 0x0000edcc │ │ │ │ umulleq r0, r7, r2, pc @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, fp, lr, asr #24 │ │ │ │ + rsbseq r1, fp, r2, asr ip │ │ │ │ addeq r0, r7, r0, asr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb84cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt r2, r8, r8, lsl #9 │ │ │ │ strcc pc, [r4], #2271 @ 0x8df │ │ │ │ @@ -28173,76 +28173,76 @@ │ │ │ │ svccc 0x0050624d │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ addeq r0, r7, sl, lsl #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r1, [fp], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r2, fp, r0, asr r2 │ │ │ │ - ldrsbteq r2, [fp], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r1, fp, r8, asr #22 │ │ │ │ - rsbseq r8, fp, sl, ror #5 │ │ │ │ + ldrsbteq r1, [fp], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r2, fp, r4, asr r2 │ │ │ │ + ldrsbteq r2, [fp], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r1, fp, ip, asr #22 │ │ │ │ + rsbseq r8, fp, lr, ror #5 │ │ │ │ addeq r0, r7, r2, lsl #29 │ │ │ │ - rsbseq r1, fp, r0, lsl fp │ │ │ │ - ldrhteq r8, [fp], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r1, fp, r4, lsl fp │ │ │ │ + ldrhteq r8, [fp], #-40 @ 0xffffffd8 │ │ │ │ @ instruction: 0x000004bb │ │ │ │ @ instruction: 0xfffffe8d │ │ │ │ - ldrsbteq r1, [fp], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r8, fp, r6, ror r2 │ │ │ │ - ldrhteq r1, [fp], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r8, fp, ip, asr r2 │ │ │ │ + ldrsbteq r1, [fp], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r8, fp, sl, ror r2 │ │ │ │ + ldrhteq r1, [fp], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r8, fp, r0, ror #4 │ │ │ │ @ instruction: 0xfffffe1f │ │ │ │ @ instruction: 0xfffffc69 │ │ │ │ - rsbseq r1, fp, sl, ror sl │ │ │ │ - rsbseq r8, fp, lr, lsl r2 │ │ │ │ - rsbseq r1, fp, r0, ror #20 │ │ │ │ - rsbseq r8, fp, r4, lsl #4 │ │ │ │ + rsbseq r1, fp, lr, ror sl │ │ │ │ + rsbseq r8, fp, r2, lsr #4 │ │ │ │ + rsbseq r1, fp, r4, ror #20 │ │ │ │ + rsbseq r8, fp, r8, lsl #4 │ │ │ │ @ instruction: 0xfffffa07 │ │ │ │ - rsbseq r1, fp, r4, lsr sl │ │ │ │ - ldrsbteq r8, [fp], #-24 @ 0xffffffe8 │ │ │ │ - ldrhteq r1, [fp], #-188 @ 0xffffff44 │ │ │ │ - @ instruction: 0x007b1b98 │ │ │ │ - rsbseq r1, fp, r6, asr #21 │ │ │ │ - ldrshteq r1, [fp], #-146 @ 0xffffff6e │ │ │ │ - @ instruction: 0x007b8196 │ │ │ │ - ldrsbteq r1, [fp], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r8, fp, r6, ror r1 │ │ │ │ - rsbseq r1, fp, ip, asr fp │ │ │ │ - ldrhteq r1, [fp], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r1, fp, r6, lsl #19 │ │ │ │ - rsbseq r8, fp, sl, lsr #2 │ │ │ │ - @ instruction: 0x007b1b9a │ │ │ │ - ldrshteq r1, [fp], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r1, fp, r8, lsr r9 │ │ │ │ - ldrsbteq r8, [fp], #-12 │ │ │ │ - ldrsbteq r1, [fp], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r1, fp, ip, lsr #24 │ │ │ │ - rsbseq r1, fp, ip, ror #17 │ │ │ │ - @ instruction: 0x007b8090 │ │ │ │ - rsbseq r1, fp, sl, lsr ip │ │ │ │ - rsbseq r1, fp, r4, lsl #24 │ │ │ │ - rsbseq r1, fp, r6, lsr #17 │ │ │ │ - rsbseq r8, fp, sl, asr #32 │ │ │ │ - rsbseq r1, fp, r0, asr ip │ │ │ │ - rsbseq r1, fp, ip, lsl #24 │ │ │ │ - rsbseq r1, fp, sl, asr r8 │ │ │ │ - ldrshteq r7, [fp], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r1, fp, lr, lsr #24 │ │ │ │ - rsbseq r1, fp, r2, lsl #25 │ │ │ │ - rsbseq r1, fp, r4, lsl r8 │ │ │ │ - ldrhteq r7, [fp], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r1, fp, r0, ror #24 │ │ │ │ - rsbseq r1, fp, r8, asr #25 │ │ │ │ - rsbseq r1, fp, lr, asr #15 │ │ │ │ - rsbseq r7, fp, r2, ror pc │ │ │ │ - rsbseq r1, fp, r8, lsr #25 │ │ │ │ - ldrshteq r1, [fp], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r1, fp, r6, lsl #15 │ │ │ │ - rsbseq r7, fp, sl, lsr #30 │ │ │ │ + rsbseq r1, fp, r8, lsr sl │ │ │ │ + ldrsbteq r8, [fp], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r1, fp, r0, asr #23 │ │ │ │ + @ instruction: 0x007b1b9c │ │ │ │ + rsbseq r1, fp, sl, asr #21 │ │ │ │ + ldrshteq r1, [fp], #-150 @ 0xffffff6a │ │ │ │ + @ instruction: 0x007b819a │ │ │ │ + ldrsbteq r1, [fp], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r8, fp, sl, ror r1 │ │ │ │ + rsbseq r1, fp, r0, ror #22 │ │ │ │ + ldrhteq r1, [fp], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r1, fp, sl, lsl #19 │ │ │ │ + rsbseq r8, fp, lr, lsr #2 │ │ │ │ + @ instruction: 0x007b1b9e │ │ │ │ + ldrshteq r1, [fp], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r1, fp, ip, lsr r9 │ │ │ │ + rsbseq r8, fp, r0, ror #1 │ │ │ │ + ldrsbteq r1, [fp], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r1, fp, r0, lsr ip │ │ │ │ + ldrshteq r1, [fp], #-128 @ 0xffffff80 │ │ │ │ + @ instruction: 0x007b8094 │ │ │ │ + rsbseq r1, fp, lr, lsr ip │ │ │ │ + rsbseq r1, fp, r8, lsl #24 │ │ │ │ + rsbseq r1, fp, sl, lsr #17 │ │ │ │ + rsbseq r8, fp, lr, asr #32 │ │ │ │ + rsbseq r1, fp, r4, asr ip │ │ │ │ + rsbseq r1, fp, r0, lsl ip │ │ │ │ + rsbseq r1, fp, lr, asr r8 │ │ │ │ + rsbseq r8, fp, r2 │ │ │ │ + rsbseq r1, fp, r2, lsr ip │ │ │ │ + rsbseq r1, fp, r6, lsl #25 │ │ │ │ + rsbseq r1, fp, r8, lsl r8 │ │ │ │ + ldrhteq r7, [fp], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r1, fp, r4, ror #24 │ │ │ │ + rsbseq r1, fp, ip, asr #25 │ │ │ │ + ldrsbteq r1, [fp], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r7, fp, r6, ror pc │ │ │ │ + rsbseq r1, fp, ip, lsr #25 │ │ │ │ + ldrshteq r1, [fp], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r1, fp, sl, lsl #15 │ │ │ │ + rsbseq r7, fp, lr, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb8528c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [sl, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -28252,16 +28252,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r0, #932] @ 0x3a4 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7e94478 │ │ │ │ blls ad9ec │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r1, fp, r0, lsl r6 │ │ │ │ - ldrhteq r7, [fp], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r1, fp, r4, lsl r6 │ │ │ │ + ldrhteq r7, [fp], #-216 @ 0xffffff28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb852d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldmdbmi r5, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x4605461c │ │ │ │ andls r4, r5, #2030043136 @ 0x79000000 │ │ │ │ @@ -28280,17 +28280,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf7e9300c │ │ │ │ stmdami r6, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ cdp2 7, 1, cr15, cr2, cr9, {7} │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-24]! @ 0xffffffe8 │ │ │ │ - rsbseq r1, fp, r8, lsr ip │ │ │ │ - @ instruction: 0x007b159e │ │ │ │ - rsbseq r7, fp, r2, asr #26 │ │ │ │ + rsbseq r1, fp, ip, lsr ip │ │ │ │ + rsbseq r1, fp, r2, lsr #11 │ │ │ │ + rsbseq r7, fp, r6, asr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8534c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi af2094 │ │ │ │ blmi aff9d4 │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -28332,19 +28332,19 @@ │ │ │ │ ldc2l 7, cr15, [r2], #932 @ 0x3a4 │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7e94478 │ │ │ │ strb pc, [lr, sp, lsr #27] @ │ │ │ │ b e6c18c │ │ │ │ @ instruction: 0x008708b6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, fp, r4, lsr #21 │ │ │ │ - ldrsbteq r7, [fp], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r1, fp, r8, lsr #21 │ │ │ │ + ldrsbteq r7, [fp], #-204 @ 0xffffff34 │ │ │ │ addeq r0, r7, r2, ror r8 │ │ │ │ - rsbseq r1, fp, r4, asr #20 │ │ │ │ - rsbseq r7, fp, r8, ror ip │ │ │ │ + rsbseq r1, fp, r8, asr #20 │ │ │ │ + rsbseq r7, fp, ip, ror ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [r8], sp, lsr #20 │ │ │ │ addlt r4, r8, sp, lsr #22 │ │ │ │ strcs r4, [r0, #-1146] @ 0xfffffb86 │ │ │ │ @@ -28389,19 +28389,19 @@ │ │ │ │ stc2 7, cr15, [r0], {233} @ 0xe9 │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7e94478 │ │ │ │ @ instruction: 0xe7cdfd3b │ │ │ │ stmib r6, {r0, r1, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdeq r0, [r7], ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, fp, r2, asr #19 │ │ │ │ - ldrshteq r7, [fp], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r1, fp, r6, asr #19 │ │ │ │ + ldrshteq r7, [fp], #-186 @ 0xffffff46 │ │ │ │ umulleq r0, r7, r0, r7 │ │ │ │ - rsbseq r1, fp, r0, ror #18 │ │ │ │ - @ instruction: 0x007b7b94 │ │ │ │ + rsbseq r1, fp, r4, ror #18 │ │ │ │ + @ instruction: 0x007b7b98 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb85508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vrsubhn.i64 d4, , q4 │ │ │ │ strmi pc, [r1], -r9, asr #27 │ │ │ │ @ instruction: 0xf1034620 │ │ │ │ @@ -28423,16 +28423,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7e9300c │ │ │ │ stmdami r5, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r4], #932 @ 0x3a4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrsbteq r1, [fp], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r7, fp, r6, lsl #22 │ │ │ │ + ldrsbteq r1, [fp], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r7, fp, sl, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb85584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 5f230c │ │ │ │ blmi 61a5a4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -28454,15 +28454,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7e3bd30 │ │ │ │ svclt 0x0000e946 │ │ │ │ addeq r0, r7, lr, ror r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x007b1894 │ │ │ │ + @ instruction: 0x007b1898 │ │ │ │ addeq r0, r7, r4, asr #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi r4, [r9], r0, ror #20 │ │ │ │ addslt r4, r0, r0, ror #22 │ │ │ │ @@ -28558,21 +28558,21 @@ │ │ │ │ bleq 129bf4 │ │ │ │ @ instruction: 0xf7e3e7d0 │ │ │ │ svclt 0x0000e87a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r0, r7, r0, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, fp, r2, ror #15 │ │ │ │ - rsbseq r7, fp, r6, lsl sl │ │ │ │ + rsbseq r1, fp, r6, ror #15 │ │ │ │ + rsbseq r7, fp, sl, lsl sl │ │ │ │ @ instruction: 0x008705b0 │ │ │ │ - rsbseq r1, fp, r8, lsr r7 │ │ │ │ - rsbseq r1, fp, r4, ror #14 │ │ │ │ - ldrsbteq r1, [fp], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r7, fp, r2, lsl r9 │ │ │ │ + rsbseq r1, fp, ip, lsr r7 │ │ │ │ + rsbseq r1, fp, r8, ror #14 │ │ │ │ + rsbseq r1, fp, r2, ror #13 │ │ │ │ + rsbseq r7, fp, r6, lsl r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb857b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2f2500 │ │ │ │ blmi fe31a7e4 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -28710,47 +28710,47 @@ │ │ │ │ stmdami r6!, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fee6c788 │ │ │ │ @ instruction: 0xf7e2e72d │ │ │ │ svclt 0x0000ef44 │ │ │ │ addeq r0, r7, sl, asr #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, fp, sl, ror #12 │ │ │ │ - ldrhteq r1, [fp], #-108 @ 0xffffff94 │ │ │ │ - ldrsbteq r1, [fp], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r1, fp, lr, ror #12 │ │ │ │ + rsbseq r1, fp, r0, asr #13 │ │ │ │ + ldrsbteq r1, [fp], #-106 @ 0xffffff96 │ │ │ │ andeq r0, r0, r7, asr r2 │ │ │ │ - ldrshteq r1, [fp], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r7, fp, r0, lsr r8 │ │ │ │ + rsbseq r1, fp, r0, lsl #12 │ │ │ │ + rsbseq r7, fp, r4, lsr r8 │ │ │ │ addeq r0, r7, sl, asr #7 │ │ │ │ - rsbseq r1, fp, r8, asr #11 │ │ │ │ - ldrshteq r7, [fp], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r1, fp, ip, asr #11 │ │ │ │ + rsbseq r7, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xfffffcfb │ │ │ │ @ instruction: 0xfffffc91 │ │ │ │ - rsbseq r1, fp, sl, lsl #11 │ │ │ │ - ldrhteq r7, [fp], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r1, fp, r0, ror r5 │ │ │ │ - rsbseq r7, fp, r4, lsr #15 │ │ │ │ + rsbseq r1, fp, lr, lsl #11 │ │ │ │ + rsbseq r7, fp, r2, asr #15 │ │ │ │ + rsbseq r1, fp, r4, ror r5 │ │ │ │ + rsbseq r7, fp, r8, lsr #15 │ │ │ │ @ instruction: 0xfffffc27 │ │ │ │ @ instruction: 0xfffffb31 │ │ │ │ - rsbseq r1, fp, r2, lsr r5 │ │ │ │ - rsbseq r7, fp, r6, ror #14 │ │ │ │ - rsbseq r1, fp, r8, lsl r5 │ │ │ │ - rsbseq r7, fp, ip, asr #14 │ │ │ │ + rsbseq r1, fp, r6, lsr r5 │ │ │ │ + rsbseq r7, fp, sl, ror #14 │ │ │ │ + rsbseq r1, fp, ip, lsl r5 │ │ │ │ + rsbseq r7, fp, r0, asr r7 │ │ │ │ @ instruction: 0xfffffcc7 │ │ │ │ - rsbseq r1, fp, ip, ror #9 │ │ │ │ - rsbseq r7, fp, r0, lsr #14 │ │ │ │ + ldrshteq r1, [fp], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r7, fp, r4, lsr #14 │ │ │ │ @ instruction: 0xfffff9e7 │ │ │ │ - rsbseq r1, fp, r0, asr #9 │ │ │ │ - ldrshteq r7, [fp], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r1, fp, r2, lsr #9 │ │ │ │ - ldrsbteq r7, [fp], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r1, fp, lr, lsl r5 │ │ │ │ - rsbseq r1, fp, r6, lsr r5 │ │ │ │ - rsbseq r1, fp, sl, asr r4 │ │ │ │ - rsbseq r7, fp, lr, lsl #13 │ │ │ │ + rsbseq r1, fp, r4, asr #9 │ │ │ │ + ldrshteq r7, [fp], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r1, fp, r6, lsr #9 │ │ │ │ + ldrsbteq r7, [fp], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r1, fp, r2, lsr #10 │ │ │ │ + rsbseq r1, fp, sl, lsr r5 │ │ │ │ + rsbseq r1, fp, lr, asr r4 │ │ │ │ + @ instruction: 0x007b7692 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb85a80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 4, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -28759,16 +28759,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7e9300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 14ec854 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r1, fp, lr, lsl #7 │ │ │ │ - rsbseq r7, fp, r2, asr #11 │ │ │ │ + @ instruction: 0x007b1392 │ │ │ │ + rsbseq r7, fp, r6, asr #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb914f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0850fb0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @@ -29000,26 +29000,26 @@ │ │ │ │ ldr r9, [r5, -r1, lsl #24]! │ │ │ │ stc 7, cr15, [r4, #-904] @ 0xfffffc78 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x0086ffb8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, fp, r2, lsr #5 │ │ │ │ - rsbseq r1, fp, sl, ror #4 │ │ │ │ - rsbseq r7, fp, r2, lsr #7 │ │ │ │ + rsbseq r1, fp, r6, lsr #5 │ │ │ │ + rsbseq r1, fp, lr, ror #4 │ │ │ │ + rsbseq r7, fp, r6, lsr #7 │ │ │ │ addeq pc, r6, ip, lsr pc @ │ │ │ │ - rsbseq r1, fp, r8, lsr #3 │ │ │ │ - rsbseq r7, fp, r0, ror #5 │ │ │ │ - rsbseq r1, fp, r4, lsl r1 │ │ │ │ - rsbseq r7, fp, ip, asr #4 │ │ │ │ - ldrshteq r1, [fp], #-8 │ │ │ │ - rsbseq r7, fp, r0, lsr r2 │ │ │ │ - ldrsbteq r1, [fp], #-10 │ │ │ │ - rsbseq r7, fp, r2, lsl r2 │ │ │ │ + rsbseq r1, fp, ip, lsr #3 │ │ │ │ + rsbseq r7, fp, r4, ror #5 │ │ │ │ + rsbseq r1, fp, r8, lsl r1 │ │ │ │ + rsbseq r7, fp, r0, asr r2 │ │ │ │ + ldrshteq r1, [fp], #-12 │ │ │ │ + rsbseq r7, fp, r4, lsr r2 │ │ │ │ + ldrsbteq r1, [fp], #-14 │ │ │ │ + rsbseq r7, fp, r6, lsl r2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi ea16c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ cdpmi 0, 4, cr11, cr0, cr2, {4} │ │ │ │ cdp 6, 11, cr4, cr0, cr13, {0} │ │ │ │ @@ -29082,21 +29082,21 @@ │ │ │ │ stmdami fp, {r0, r1, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf7e8300c │ │ │ │ stmdami r9, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e84478 │ │ │ │ ldrb pc, [lr, r9, asr #31] @ │ │ │ │ - rsbseq r1, fp, r6, ror r0 │ │ │ │ - ldrhteq r0, [fp], #-250 @ 0xffffff06 │ │ │ │ - ldrshteq r7, [fp], #-0 │ │ │ │ - @ instruction: 0x007b0f94 │ │ │ │ - rsbseq r7, fp, sl, asr #1 │ │ │ │ - rsbseq r0, fp, sl, ror pc │ │ │ │ - ldrhteq r7, [fp], #-0 │ │ │ │ + rsbseq r1, fp, sl, ror r0 │ │ │ │ + ldrhteq r0, [fp], #-254 @ 0xffffff02 │ │ │ │ + ldrshteq r7, [fp], #-4 │ │ │ │ + @ instruction: 0x007b0f98 │ │ │ │ + rsbseq r7, fp, lr, asr #1 │ │ │ │ + rsbseq r0, fp, lr, ror pc │ │ │ │ + ldrhteq r7, [fp], #-4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb91a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0f98 │ │ │ │ ldrsbne pc, [ip], #129 @ 0x81 @ │ │ │ │ mrc 0, 5, fp, cr0, cr1, {4} │ │ │ │ @@ -29245,15 +29245,15 @@ │ │ │ │ @ instruction: 0xf81ef7e6 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ smlawtcc r4, r4, r8, pc @ │ │ │ │ teqpcc r0, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ teqpcc ip, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, #196, 18 @ 0x310000 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq r0, fp, r6, lsr #27 │ │ │ │ + rsbseq r0, fp, sl, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb8625c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff1ef3a8 │ │ │ │ blvc 52a6ec │ │ │ │ @@ -29274,16 +29274,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 5, cr15, cr2, cr8, {7} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - rsbseq r0, fp, sl, lsl #25 │ │ │ │ - rsbseq r6, fp, r2, asr #27 │ │ │ │ + rsbseq r0, fp, lr, lsl #25 │ │ │ │ + rsbseq r6, fp, r6, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb862d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 8b305c │ │ │ │ blmi 8db2f0 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ @@ -29316,18 +29316,18 @@ │ │ │ │ cdp2 7, 14, cr15, cr6, cr5, {7} │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ cdp2 3, 10, cr15, cr8, cr8, {5} │ │ │ │ @ instruction: 0xf7e2e7e0 │ │ │ │ svclt 0x0000ea88 │ │ │ │ addeq pc, r6, lr, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, fp, sl, lsl ip │ │ │ │ - rsbseq r6, fp, r2, asr sp │ │ │ │ + rsbseq r0, fp, lr, lsl ip │ │ │ │ + rsbseq r6, fp, r6, asr sp │ │ │ │ addeq pc, r6, ip, ror #17 │ │ │ │ - rsbseq r0, fp, r0, lsl #24 │ │ │ │ + rsbseq r0, fp, r4, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb91d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mrc 15, 5, r0, cr0, cr8, {6} │ │ │ │ vmov.f64 d7, d0 │ │ │ │ addlt r8, r7, r1, asr #22 │ │ │ │ @@ -29930,20 +29930,20 @@ │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00e66666 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ ldrdeq pc, [r6], r2 │ │ │ │ - rsbseq r0, fp, r4, lsl #16 │ │ │ │ + rsbseq r0, fp, r8, lsl #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r0, [fp], #-100 @ 0xffffff9c │ │ │ │ + ldrshteq r0, [fp], #-104 @ 0xffffff98 │ │ │ │ addeq pc, r6, r0, ror r3 @ │ │ │ │ - rsbseq r0, fp, r0, asr #12 │ │ │ │ - rsbseq r0, fp, sl, lsl r5 │ │ │ │ + rsbseq r0, fp, r4, asr #12 │ │ │ │ + rsbseq r0, fp, lr, lsl r5 │ │ │ │ blvc 5eb198 │ │ │ │ blmi 13eb5e8 │ │ │ │ bleq 16b160 │ │ │ │ blvs 142b5f0 │ │ │ │ blhi 26b168 │ │ │ │ blcs 13ab5f8 │ │ │ │ blvc eb170 │ │ │ │ @@ -30194,22 +30194,22 @@ │ │ │ │ svclt 0x0000bbc5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00e66666 │ │ │ │ - rsbseq pc, sl, r6, lsr pc @ │ │ │ │ - rsbseq r6, fp, lr, rrx │ │ │ │ - rsbseq pc, sl, r8, lsl pc @ │ │ │ │ - rsbseq r6, fp, r0, asr r0 │ │ │ │ - rsbseq pc, sl, r4, lsl #30 │ │ │ │ - ldrhteq pc, [sl], #-230 @ 0xffffff1a @ │ │ │ │ - rsbseq pc, sl, r6, lsr lr @ │ │ │ │ - rsbseq r5, fp, ip, ror #30 │ │ │ │ + rsbseq pc, sl, sl, lsr pc @ │ │ │ │ + rsbseq r6, fp, r2, ror r0 │ │ │ │ + rsbseq pc, sl, ip, lsl pc @ │ │ │ │ + rsbseq r6, fp, r4, asr r0 │ │ │ │ + rsbseq pc, sl, r8, lsl #30 │ │ │ │ + ldrhteq pc, [sl], #-234 @ 0xffffff16 @ │ │ │ │ + rsbseq pc, sl, sl, lsr lr @ │ │ │ │ + rsbseq r5, fp, r0, ror pc │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ @ instruction: 0xf0f42933 │ │ │ │ @ instruction: 0xf8dff795 │ │ │ │ andcs r3, r4, #100, 10 @ 0x19000000 │ │ │ │ ldrbtmi r4, [fp], #-1585 @ 0xfffff9cf │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r6], #-912 @ 0xfffffc70 │ │ │ │ @@ -30549,29 +30549,29 @@ │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0012b08 │ │ │ │ @ instruction: 0x46288719 │ │ │ │ @ instruction: 0xf630f1a1 │ │ │ │ @ instruction: 0xe6846835 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq pc, sl, sl, ror #27 │ │ │ │ - rsbseq pc, sl, sl, lsl #27 │ │ │ │ - rsbseq r5, fp, r0, asr #29 │ │ │ │ - rsbseq pc, sl, sl, ror #26 │ │ │ │ - rsbseq r5, fp, r0, lsr #29 │ │ │ │ - rsbseq pc, sl, sl, asr #26 │ │ │ │ - rsbseq r5, fp, r0, lsl #29 │ │ │ │ - rsbseq pc, sl, sl, lsr #26 │ │ │ │ - rsbseq r5, fp, lr, asr lr │ │ │ │ - rsbseq pc, sl, r8, lsl #26 │ │ │ │ - rsbseq r5, fp, lr, lsr lr │ │ │ │ - rsbseq pc, sl, lr, lsr #24 │ │ │ │ - rsbseq r5, fp, r4, ror #26 │ │ │ │ - rsbseq pc, sl, r0, lsl ip @ │ │ │ │ - rsbseq r5, fp, r8, asr #26 │ │ │ │ + rsbseq pc, sl, lr, ror #27 │ │ │ │ + rsbseq pc, sl, lr, lsl #27 │ │ │ │ + rsbseq r5, fp, r4, asr #29 │ │ │ │ + rsbseq pc, sl, lr, ror #26 │ │ │ │ + rsbseq r5, fp, r4, lsr #29 │ │ │ │ + rsbseq pc, sl, lr, asr #26 │ │ │ │ + rsbseq r5, fp, r4, lsl #29 │ │ │ │ + rsbseq pc, sl, lr, lsr #26 │ │ │ │ + rsbseq r5, fp, r2, ror #28 │ │ │ │ + rsbseq pc, sl, ip, lsl #26 │ │ │ │ + rsbseq r5, fp, r2, asr #28 │ │ │ │ + rsbseq pc, sl, r2, lsr ip @ │ │ │ │ + rsbseq r5, fp, r8, ror #26 │ │ │ │ + rsbseq pc, sl, r4, lsl ip @ │ │ │ │ + rsbseq r5, fp, ip, asr #26 │ │ │ │ andcs r6, r0, #3211264 @ 0x310000 │ │ │ │ @ instruction: 0xf1314620 │ │ │ │ andcs pc, r1, #37 @ 0x25 │ │ │ │ @ instruction: 0x46206831 │ │ │ │ bleq 7ebb40 │ │ │ │ @ instruction: 0xf01ef131 │ │ │ │ blvc 7ebb88 │ │ │ │ @@ -31307,39 +31307,39 @@ │ │ │ │ @ instruction: 0xf0f34620 │ │ │ │ @ instruction: 0xf640f6ff │ │ │ │ ldrtmi r0, [fp], -r9, ror #2 │ │ │ │ ldrtmi r9, [r2], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7e3a96f │ │ │ │ strt pc, [r3], #-3911 @ 0xfffff0b9 │ │ │ │ ... │ │ │ │ - rsbseq pc, sl, r6, lsr r4 @ │ │ │ │ - rsbseq r5, fp, ip, ror #10 │ │ │ │ - rsbseq pc, sl, r6, lsl r4 @ │ │ │ │ - rsbseq r5, fp, sl, asr #10 │ │ │ │ - ldrshteq pc, [sl], #-54 @ 0xffffffca @ │ │ │ │ - rsbseq r5, fp, sl, lsr #10 │ │ │ │ - rsbseq r9, fp, r8, lsr #24 │ │ │ │ - rsbseq pc, sl, r0, lsr r2 @ │ │ │ │ - rsbseq r5, fp, r6, ror #6 │ │ │ │ - rsbseq pc, sl, r0, lsl r2 @ │ │ │ │ - rsbseq r5, fp, r6, asr #6 │ │ │ │ - ldrsbteq pc, [sl], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbseq pc, sl, r2, asr #2 │ │ │ │ - rsbseq pc, sl, r6, ror #1 │ │ │ │ - rsbseq pc, sl, lr, lsl #1 │ │ │ │ - rsbseq r5, fp, r4, asr #3 │ │ │ │ - rsbseq pc, sl, r6, lsr r0 @ │ │ │ │ - rsbseq r5, fp, ip, ror #2 │ │ │ │ - rsbseq lr, sl, sl, ror #31 │ │ │ │ - rsbseq r5, fp, r0, lsr #2 │ │ │ │ - rsbseq lr, sl, lr, ror sp │ │ │ │ - ldrhteq r4, [fp], #-230 @ 0xffffff1a │ │ │ │ - rsbseq lr, sl, r6, lsr sp │ │ │ │ - rsbseq r4, fp, lr, ror #28 │ │ │ │ - rsbseq lr, sl, r0, ror #25 │ │ │ │ + rsbseq pc, sl, sl, lsr r4 @ │ │ │ │ + rsbseq r5, fp, r0, ror r5 │ │ │ │ + rsbseq pc, sl, sl, lsl r4 @ │ │ │ │ + rsbseq r5, fp, lr, asr #10 │ │ │ │ + ldrshteq pc, [sl], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbseq r5, fp, lr, lsr #10 │ │ │ │ + rsbseq r9, fp, ip, lsr #24 │ │ │ │ + rsbseq pc, sl, r4, lsr r2 @ │ │ │ │ + rsbseq r5, fp, sl, ror #6 │ │ │ │ + rsbseq pc, sl, r4, lsl r2 @ │ │ │ │ + rsbseq r5, fp, sl, asr #6 │ │ │ │ + ldrsbteq pc, [sl], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbseq pc, sl, r6, asr #2 │ │ │ │ + rsbseq pc, sl, sl, ror #1 │ │ │ │ + @ instruction: 0x007af092 │ │ │ │ + rsbseq r5, fp, r8, asr #3 │ │ │ │ + rsbseq pc, sl, sl, lsr r0 @ │ │ │ │ + rsbseq r5, fp, r0, ror r1 │ │ │ │ + rsbseq lr, sl, lr, ror #31 │ │ │ │ + rsbseq r5, fp, r4, lsr #2 │ │ │ │ + rsbseq lr, sl, r2, lsl #27 │ │ │ │ + ldrhteq r4, [fp], #-234 @ 0xffffff16 │ │ │ │ + rsbseq lr, sl, sl, lsr sp │ │ │ │ + rsbseq r4, fp, r2, ror lr │ │ │ │ + rsbseq lr, sl, r4, ror #25 │ │ │ │ blvc ff1eccf8 │ │ │ │ @ instruction: 0xee179a18 │ │ │ │ addsmi r3, r3, #144, 20 @ 0x90000 │ │ │ │ adcshi pc, lr, #64, 6 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a @ │ │ │ │ ldc 3, cr11, [sp, #268] @ 0x10c │ │ │ │ vldr d6, [sl, #88] @ 0x58 │ │ │ │ @@ -31732,33 +31732,33 @@ │ │ │ │ andeq pc, r1, #3 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ bls 1fd20fc │ │ │ │ svclt 0x0000e630 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addsmi r4, pc, r0 │ │ │ │ ... │ │ │ │ - rsbseq lr, sl, sl, lsl r9 │ │ │ │ - rsbseq r4, fp, r2, asr sl │ │ │ │ - rsbseq lr, sl, r0, lsl #18 │ │ │ │ - rsbseq r4, fp, r8, lsr sl │ │ │ │ - rsbseq lr, sl, r6, ror #17 │ │ │ │ - rsbseq r4, fp, lr, lsl sl │ │ │ │ - rsbseq lr, sl, r6, ror r8 │ │ │ │ - rsbseq r4, fp, lr, lsr #19 │ │ │ │ - rsbseq lr, sl, r6, asr r8 │ │ │ │ - rsbseq r4, fp, lr, lsl #19 │ │ │ │ - rsbseq lr, sl, r4, lsl #16 │ │ │ │ - rsbseq r4, fp, ip, lsr r9 │ │ │ │ - rsbseq lr, sl, r6, ror #15 │ │ │ │ - rsbseq r4, fp, lr, lsl r9 │ │ │ │ - ldrsbteq lr, [sl], #-126 @ 0xffffff82 │ │ │ │ - rsbseq lr, sl, lr, asr #14 │ │ │ │ - rsbseq r4, fp, r6, lsl #17 │ │ │ │ - rsbseq lr, sl, lr, ror r6 │ │ │ │ - ldrhteq r4, [fp], #-118 @ 0xffffff8a │ │ │ │ + rsbseq lr, sl, lr, lsl r9 │ │ │ │ + rsbseq r4, fp, r6, asr sl │ │ │ │ + rsbseq lr, sl, r4, lsl #18 │ │ │ │ + rsbseq r4, fp, ip, lsr sl │ │ │ │ + rsbseq lr, sl, sl, ror #17 │ │ │ │ + rsbseq r4, fp, r2, lsr #20 │ │ │ │ + rsbseq lr, sl, sl, ror r8 │ │ │ │ + ldrhteq r4, [fp], #-146 @ 0xffffff6e │ │ │ │ + rsbseq lr, sl, sl, asr r8 │ │ │ │ + @ instruction: 0x007b4992 │ │ │ │ + rsbseq lr, sl, r8, lsl #16 │ │ │ │ + rsbseq r4, fp, r0, asr #18 │ │ │ │ + rsbseq lr, sl, sl, ror #15 │ │ │ │ + rsbseq r4, fp, r2, lsr #18 │ │ │ │ + rsbseq lr, sl, r2, ror #15 │ │ │ │ + rsbseq lr, sl, r2, asr r7 │ │ │ │ + rsbseq r4, fp, sl, lsl #17 │ │ │ │ + rsbseq lr, sl, r2, lsl #13 │ │ │ │ + ldrhteq r4, [fp], #-122 @ 0xffffff86 │ │ │ │ bls 135c588 │ │ │ │ strtmi r9, [r0], -r8, lsl #6 │ │ │ │ movwls sl, #31617 @ 0x7b81 │ │ │ │ movwls sl, #27520 @ 0x6b80 │ │ │ │ movwls sl, #23423 @ 0x5b7f │ │ │ │ movwls sl, #19326 @ 0x4b7e │ │ │ │ movwls sl, #15228 @ 0x3b7c │ │ │ │ @@ -32005,17 +32005,17 @@ │ │ │ │ blne 122d630 │ │ │ │ bleq 12ed634 │ │ │ │ @ instruction: 0xf7fd4620 │ │ │ │ @ instruction: 0xf7fffb7d │ │ │ │ svclt 0x0000bbf6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq lr, sl, r4, asr r5 │ │ │ │ - ldrshteq lr, [sl], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r4, fp, r2, lsr r6 │ │ │ │ + rsbseq lr, sl, r8, asr r5 │ │ │ │ + rsbseq lr, sl, r0, lsl #10 │ │ │ │ + rsbseq r4, fp, r6, lsr r6 │ │ │ │ blvc 11ed1d0 │ │ │ │ ldc 3, cr2, [sp] │ │ │ │ @ instruction: 0xeeb07b82 │ │ │ │ bls 1f148c0 │ │ │ │ eorsls r4, sl, #200, 12 @ 0xc800000 │ │ │ │ blvc 106d1e4 │ │ │ │ blvc fe16d228 │ │ │ │ @@ -32577,29 +32577,29 @@ │ │ │ │ blls 1fe19a8 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ str sl, [r8, #2995] @ 0xbb3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ ... │ │ │ │ - rsbseq sp, sl, sl, lsl #26 │ │ │ │ - rsbseq r3, fp, lr, lsr lr │ │ │ │ - rsbseq sp, sl, sl, lsl #25 │ │ │ │ - rsbseq r3, fp, r0, asr #27 │ │ │ │ - rsbseq fp, sl, r8, lsr r1 │ │ │ │ - rsbseq sp, sl, sl, lsr fp │ │ │ │ - rsbseq r3, fp, r2, ror ip │ │ │ │ - rsbseq sp, sl, r6, lsr #20 │ │ │ │ - rsbseq r3, fp, lr, asr fp │ │ │ │ - ldrshteq sp, [sl], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r3, fp, r2, lsr fp │ │ │ │ - ldrshteq sp, [sl], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r3, fp, lr, lsr #20 │ │ │ │ - ldrsbteq sp, [sl], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r3, fp, r0, lsl sl │ │ │ │ + rsbseq sp, sl, lr, lsl #26 │ │ │ │ + rsbseq r3, fp, r2, asr #28 │ │ │ │ + rsbseq sp, sl, lr, lsl #25 │ │ │ │ + rsbseq r3, fp, r4, asr #27 │ │ │ │ + rsbseq fp, sl, ip, lsr r1 │ │ │ │ + rsbseq sp, sl, lr, lsr fp │ │ │ │ + rsbseq r3, fp, r6, ror ip │ │ │ │ + rsbseq sp, sl, sl, lsr #20 │ │ │ │ + rsbseq r3, fp, r2, ror #22 │ │ │ │ + ldrshteq sp, [sl], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r3, fp, r6, lsr fp │ │ │ │ + ldrshteq sp, [sl], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r3, fp, r2, lsr sl │ │ │ │ + ldrsbteq sp, [sl], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r3, fp, r4, lsl sl │ │ │ │ vtst.8 d20, d0, d23 │ │ │ │ ldrbtmi r7, [r8], #-478 @ 0xfffffe22 │ │ │ │ @ instruction: 0xf7e5300c │ │ │ │ ldmdami r5!, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e54478 │ │ │ │ @ instruction: 0xf7fdfc3d │ │ │ │ @@ -32648,26 +32648,26 @@ │ │ │ │ ldrbtmi r7, [r8], #-381 @ 0xfffffe83 │ │ │ │ @ instruction: 0xf7e5300c │ │ │ │ stmdami pc, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e54478 │ │ │ │ @ instruction: 0xf7fdfbdd │ │ │ │ svclt 0x0000bcb4 │ │ │ │ - rsbseq sp, sl, r2, ror #16 │ │ │ │ - @ instruction: 0x007b3998 │ │ │ │ - rsbseq sp, sl, r2, asr #16 │ │ │ │ - rsbseq r3, fp, sl, ror r9 │ │ │ │ - rsbseq sp, sl, r0, lsl r8 │ │ │ │ - rsbseq r3, fp, r6, asr #18 │ │ │ │ - ldrshteq sp, [sl], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r3, fp, sl, lsr #18 │ │ │ │ - ldrsbteq sp, [sl], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r3, fp, ip, lsl #18 │ │ │ │ - rsbseq sp, sl, r2, lsr #15 │ │ │ │ - ldrsbteq r3, [fp], #-136 @ 0xffffff78 │ │ │ │ + rsbseq sp, sl, r6, ror #16 │ │ │ │ + @ instruction: 0x007b399c │ │ │ │ + rsbseq sp, sl, r6, asr #16 │ │ │ │ + rsbseq r3, fp, lr, ror r9 │ │ │ │ + rsbseq sp, sl, r4, lsl r8 │ │ │ │ + rsbseq r3, fp, sl, asr #18 │ │ │ │ + ldrshteq sp, [sl], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r3, fp, lr, lsr #18 │ │ │ │ + ldrsbteq sp, [sl], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r3, fp, r0, lsl r9 │ │ │ │ + rsbseq sp, sl, r6, lsr #15 │ │ │ │ + ldrsbteq r3, [fp], #-140 @ 0xffffff74 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x2648f8df │ │ │ │ @ instruction: 0x461eb09f │ │ │ │ @ instruction: 0xf8df4699 │ │ │ │ @@ -33070,50 +33070,50 @@ │ │ │ │ stmdami r9!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e54478 │ │ │ │ bfi pc, r5, #17, #2 @ │ │ │ │ addeq ip, r6, r2, lsr #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq ip, [r6], r8 │ │ │ │ - rsbseq sp, sl, lr, lsr #13 │ │ │ │ - rsbseq sp, sl, r8, lsl #12 │ │ │ │ - rsbseq r3, fp, lr, lsr r7 │ │ │ │ - rsbseq sp, sl, sl, ror #11 │ │ │ │ - rsbseq r3, fp, r0, lsr #14 │ │ │ │ - rsbseq sp, sl, r8, ror #11 │ │ │ │ - rsbseq sp, sl, r4, asr #10 │ │ │ │ - rsbseq sp, sl, r2, lsr #7 │ │ │ │ - ldrsbteq r3, [fp], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq sp, sl, r2, lsl #7 │ │ │ │ - ldrhteq r3, [fp], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq sp, sl, r4, ror #6 │ │ │ │ - @ instruction: 0x007b349a │ │ │ │ - rsbseq sp, sl, sl, ror #5 │ │ │ │ - rsbseq r3, fp, r2, lsr #8 │ │ │ │ - ldrsbteq sp, [sl], #-34 @ 0xffffffde │ │ │ │ - rsbseq r3, fp, sl, lsl #8 │ │ │ │ - ldrsbteq sp, [sl], #-32 @ 0xffffffe0 │ │ │ │ - ldrshteq sp, [sl], #-16 │ │ │ │ - rsbseq r3, fp, r8, lsr #6 │ │ │ │ - ldrsbteq sp, [sl], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r3, fp, lr, lsl #6 │ │ │ │ - ldrhteq sp, [sl], #-28 @ 0xffffffe4 │ │ │ │ - ldrshteq r3, [fp], #-34 @ 0xffffffde │ │ │ │ - rsbseq sp, sl, r0, lsr #3 │ │ │ │ - ldrsbteq r3, [fp], #-38 @ 0xffffffda │ │ │ │ - rsbseq sp, sl, r4, lsl #3 │ │ │ │ - ldrhteq r3, [fp], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq sp, sl, sl, ror #2 │ │ │ │ - rsbseq r3, fp, r0, lsr #5 │ │ │ │ - rsbseq sp, sl, sl, asr #2 │ │ │ │ - rsbseq r3, fp, r0, lsl #5 │ │ │ │ - rsbseq sp, sl, lr, lsr #2 │ │ │ │ - rsbseq r3, fp, r4, ror #4 │ │ │ │ - rsbseq sp, sl, r2, lsl r1 │ │ │ │ - rsbseq r3, fp, r8, asr #4 │ │ │ │ + ldrhteq sp, [sl], #-98 @ 0xffffff9e │ │ │ │ + rsbseq sp, sl, ip, lsl #12 │ │ │ │ + rsbseq r3, fp, r2, asr #14 │ │ │ │ + rsbseq sp, sl, lr, ror #11 │ │ │ │ + rsbseq r3, fp, r4, lsr #14 │ │ │ │ + rsbseq sp, sl, ip, ror #11 │ │ │ │ + rsbseq sp, sl, r8, asr #10 │ │ │ │ + rsbseq sp, sl, r6, lsr #7 │ │ │ │ + ldrsbteq r3, [fp], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq sp, sl, r6, lsl #7 │ │ │ │ + ldrhteq r3, [fp], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq sp, sl, r8, ror #6 │ │ │ │ + @ instruction: 0x007b349e │ │ │ │ + rsbseq sp, sl, lr, ror #5 │ │ │ │ + rsbseq r3, fp, r6, lsr #8 │ │ │ │ + ldrsbteq sp, [sl], #-38 @ 0xffffffda │ │ │ │ + rsbseq r3, fp, lr, lsl #8 │ │ │ │ + ldrsbteq sp, [sl], #-36 @ 0xffffffdc │ │ │ │ + ldrshteq sp, [sl], #-20 @ 0xffffffec │ │ │ │ + rsbseq r3, fp, ip, lsr #6 │ │ │ │ + ldrsbteq sp, [sl], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r3, fp, r2, lsl r3 │ │ │ │ + rsbseq sp, sl, r0, asr #3 │ │ │ │ + ldrshteq r3, [fp], #-38 @ 0xffffffda │ │ │ │ + rsbseq sp, sl, r4, lsr #3 │ │ │ │ + ldrsbteq r3, [fp], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq sp, sl, r8, lsl #3 │ │ │ │ + ldrhteq r3, [fp], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq sp, sl, lr, ror #2 │ │ │ │ + rsbseq r3, fp, r4, lsr #5 │ │ │ │ + rsbseq sp, sl, lr, asr #2 │ │ │ │ + rsbseq r3, fp, r4, lsl #5 │ │ │ │ + rsbseq sp, sl, r2, lsr r1 │ │ │ │ + rsbseq r3, fp, r8, ror #4 │ │ │ │ + rsbseq sp, sl, r6, lsl r1 │ │ │ │ + rsbseq r3, fp, ip, asr #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb958dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff5b6bbc │ │ │ │ blmi ff5def0c │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -33326,57 +33326,57 @@ │ │ │ │ @ instruction: 0xffefffff │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ bl 743ce4 │ │ │ │ svccc 0x001a36e2 │ │ │ │ addeq fp, r6, lr, lsr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, sl, ip, asr #32 │ │ │ │ - rsbseq sp, sl, r6, lsl r0 │ │ │ │ - rsbseq fp, sl, r2, lsl #2 │ │ │ │ + rsbseq sp, sl, r0, asr r0 │ │ │ │ + rsbseq sp, sl, sl, lsl r0 │ │ │ │ + rsbseq fp, sl, r6, lsl #2 │ │ │ │ andeq r0, r0, r1, lsl #30 │ │ │ │ - rsbseq ip, sl, lr, lsl #31 │ │ │ │ - rsbseq r3, fp, r6, asr #1 │ │ │ │ + @ instruction: 0x007acf92 │ │ │ │ + rsbseq r3, fp, sl, asr #1 │ │ │ │ addeq fp, r6, r0, ror #24 │ │ │ │ - rsbseq ip, sl, r6, asr pc │ │ │ │ - rsbseq r3, fp, lr, lsl #1 │ │ │ │ + rsbseq ip, sl, sl, asr pc │ │ │ │ + @ instruction: 0x007b3092 │ │ │ │ @ instruction: 0xffffc2dd │ │ │ │ @ instruction: 0xffffc253 │ │ │ │ - rsbseq ip, sl, r8, lsl pc │ │ │ │ - rsbseq r3, fp, r0, asr r0 │ │ │ │ - ldrshteq ip, [sl], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r3, fp, r6, lsr r0 │ │ │ │ + rsbseq ip, sl, ip, lsl pc │ │ │ │ + rsbseq r3, fp, r4, asr r0 │ │ │ │ + rsbseq ip, sl, r2, lsl #30 │ │ │ │ + rsbseq r3, fp, sl, lsr r0 │ │ │ │ @ instruction: 0xffffc13d │ │ │ │ @ instruction: 0xfffff777 │ │ │ │ - rsbseq ip, sl, r0, asr #29 │ │ │ │ - ldrshteq r2, [fp], #-248 @ 0xffffff08 │ │ │ │ - rsbseq ip, sl, r6, lsr #29 │ │ │ │ - ldrsbteq r2, [fp], #-254 @ 0xffffff02 │ │ │ │ - ldrhteq fp, [sl], #-14 │ │ │ │ - rsbseq ip, sl, r0, lsl pc │ │ │ │ - rsbseq ip, sl, r4, ror #28 │ │ │ │ - @ instruction: 0x007b2f9c │ │ │ │ - ldrshteq ip, [sl], #-226 @ 0xffffff1e │ │ │ │ - rsbseq ip, sl, r4, lsr #30 │ │ │ │ - rsbseq ip, sl, r0, lsr #28 │ │ │ │ - rsbseq r2, fp, r8, asr pc │ │ │ │ - rsbseq ip, sl, r2, lsl #28 │ │ │ │ - rsbseq r2, fp, r8, lsr pc │ │ │ │ - rsbseq fp, sl, sl, rrx │ │ │ │ - ldrshteq ip, [sl], #-224 @ 0xffffff20 │ │ │ │ - ldrhteq ip, [sl], #-220 @ 0xffffff24 │ │ │ │ - ldrshteq r2, [fp], #-228 @ 0xffffff1c │ │ │ │ - rsbseq fp, sl, lr, ror r0 │ │ │ │ - rsbseq ip, sl, r8, asr #29 │ │ │ │ - rsbseq ip, sl, r4, ror sp │ │ │ │ - rsbseq r2, fp, ip, lsr #29 │ │ │ │ - ldrhteq ip, [sl], #-226 @ 0xffffff1e │ │ │ │ + rsbseq ip, sl, r4, asr #29 │ │ │ │ + ldrshteq r2, [fp], #-252 @ 0xffffff04 │ │ │ │ + rsbseq ip, sl, sl, lsr #29 │ │ │ │ + rsbseq r2, fp, r2, ror #31 │ │ │ │ + rsbseq fp, sl, r2, asr #1 │ │ │ │ + rsbseq ip, sl, r4, lsl pc │ │ │ │ + rsbseq ip, sl, r8, ror #28 │ │ │ │ + rsbseq r2, fp, r0, lsr #31 │ │ │ │ + ldrshteq ip, [sl], #-230 @ 0xffffff1a │ │ │ │ + rsbseq ip, sl, r8, lsr #30 │ │ │ │ + rsbseq ip, sl, r4, lsr #28 │ │ │ │ + rsbseq r2, fp, ip, asr pc │ │ │ │ + rsbseq ip, sl, r6, lsl #28 │ │ │ │ + rsbseq r2, fp, ip, lsr pc │ │ │ │ + rsbseq fp, sl, lr, rrx │ │ │ │ ldrshteq ip, [sl], #-228 @ 0xffffff1c │ │ │ │ - rsbseq ip, sl, r0, lsr sp │ │ │ │ - rsbseq r2, fp, r8, ror #28 │ │ │ │ + rsbseq ip, sl, r0, asr #27 │ │ │ │ + ldrshteq r2, [fp], #-232 @ 0xffffff18 │ │ │ │ + rsbseq fp, sl, r2, lsl #1 │ │ │ │ + rsbseq ip, sl, ip, asr #29 │ │ │ │ + rsbseq ip, sl, r8, ror sp │ │ │ │ + ldrhteq r2, [fp], #-224 @ 0xffffff20 │ │ │ │ + ldrhteq ip, [sl], #-230 @ 0xffffff1a │ │ │ │ + ldrshteq ip, [sl], #-232 @ 0xffffff18 │ │ │ │ + rsbseq ip, sl, r4, lsr sp │ │ │ │ + rsbseq r2, fp, ip, ror #28 │ │ │ │ @ instruction: 0xf1044ad8 │ │ │ │ ldmibmi r8, {r3, r5, r8, r9}^ │ │ │ │ ldrbtmi r9, [sl], #-0 │ │ │ │ blcs ff2ae774 │ │ │ │ ldc 4, cr4, [pc, #484] @ 332e0 │ │ │ │ ldrtmi r1, [r8], -sl, asr #23 │ │ │ │ bleq ff2ee780 │ │ │ │ @@ -33585,62 +33585,62 @@ │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ... │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00e33333 │ │ │ │ - ldrshteq ip, [sl], #-222 @ 0xffffff22 │ │ │ │ - rsbseq ip, sl, ip, lsr lr │ │ │ │ - rsbseq ip, sl, r0, lsl ip │ │ │ │ - rsbseq r2, fp, r8, asr #26 │ │ │ │ - rsbseq ip, sl, lr, lsl lr │ │ │ │ - rsbseq ip, sl, ip, asr #28 │ │ │ │ - rsbseq ip, sl, r8, asr #23 │ │ │ │ - rsbseq r2, fp, r0, lsl #26 │ │ │ │ - rsbseq ip, sl, r6, lsr lr │ │ │ │ - rsbseq ip, sl, r0, ror #28 │ │ │ │ - rsbseq ip, sl, r4, lsl #23 │ │ │ │ - ldrhteq r2, [fp], #-204 @ 0xffffff34 │ │ │ │ - rsbseq ip, sl, r2, asr #28 │ │ │ │ - @ instruction: 0x007ace90 │ │ │ │ - rsbseq ip, sl, r0, asr #22 │ │ │ │ - rsbseq r2, fp, r8, ror ip │ │ │ │ - rsbseq ip, sl, r2, ror lr │ │ │ │ - rsbseq ip, sl, r0, asr #29 │ │ │ │ - ldrshteq ip, [sl], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r2, fp, r4, lsr ip │ │ │ │ - rsbseq ip, sl, r6, lsr #29 │ │ │ │ - rsbseq ip, sl, r0, lsl #30 │ │ │ │ - ldrhteq ip, [sl], #-168 @ 0xffffff58 │ │ │ │ - ldrshteq r2, [fp], #-176 @ 0xffffff50 │ │ │ │ - ldrsbteq ip, [sl], #-238 @ 0xffffff12 │ │ │ │ - rsbseq ip, sl, ip, lsl pc │ │ │ │ - rsbseq ip, sl, r4, ror sl │ │ │ │ - rsbseq r2, fp, ip, lsr #23 │ │ │ │ - rsbseq ip, sl, r8, lsl #30 │ │ │ │ - rsbseq ip, sl, ip, lsr pc │ │ │ │ - rsbseq ip, sl, sl, lsr #20 │ │ │ │ - rsbseq r2, fp, r2, ror #22 │ │ │ │ - rsbseq ip, sl, ip, asr pc │ │ │ │ + rsbseq ip, sl, r2, lsl #28 │ │ │ │ + rsbseq ip, sl, r0, asr #28 │ │ │ │ + rsbseq ip, sl, r4, lsl ip │ │ │ │ + rsbseq r2, fp, ip, asr #26 │ │ │ │ + rsbseq ip, sl, r2, lsr #28 │ │ │ │ + rsbseq ip, sl, r0, asr lr │ │ │ │ + rsbseq ip, sl, ip, asr #23 │ │ │ │ + rsbseq r2, fp, r4, lsl #26 │ │ │ │ + rsbseq ip, sl, sl, lsr lr │ │ │ │ + rsbseq ip, sl, r4, ror #28 │ │ │ │ + rsbseq ip, sl, r8, lsl #23 │ │ │ │ + rsbseq r2, fp, r0, asr #25 │ │ │ │ + rsbseq ip, sl, r6, asr #28 │ │ │ │ + @ instruction: 0x007ace94 │ │ │ │ + rsbseq ip, sl, r4, asr #22 │ │ │ │ + rsbseq r2, fp, ip, ror ip │ │ │ │ + rsbseq ip, sl, r6, ror lr │ │ │ │ + rsbseq ip, sl, r4, asr #29 │ │ │ │ + rsbseq ip, sl, r0, lsl #22 │ │ │ │ + rsbseq r2, fp, r8, lsr ip │ │ │ │ + rsbseq ip, sl, sl, lsr #29 │ │ │ │ + rsbseq ip, sl, r4, lsl #30 │ │ │ │ + ldrhteq ip, [sl], #-172 @ 0xffffff54 │ │ │ │ + ldrshteq r2, [fp], #-180 @ 0xffffff4c │ │ │ │ + rsbseq ip, sl, r2, ror #29 │ │ │ │ + rsbseq ip, sl, r0, lsr #30 │ │ │ │ + rsbseq ip, sl, r8, ror sl │ │ │ │ + ldrhteq r2, [fp], #-176 @ 0xffffff50 │ │ │ │ rsbseq ip, sl, ip, lsl #30 │ │ │ │ - rsbseq ip, sl, r2, ror #19 │ │ │ │ - rsbseq r2, fp, sl, lsl fp │ │ │ │ - rsbseq ip, sl, lr, lsr pc │ │ │ │ - @ instruction: 0x007acf9c │ │ │ │ - rsbseq ip, sl, r8, lsr #19 │ │ │ │ - rsbseq r2, fp, r0, ror #21 │ │ │ │ - ldrsbteq ip, [sl], #-242 @ 0xffffff0e │ │ │ │ - rsbseq ip, sl, r0, lsl #31 │ │ │ │ - rsbseq ip, sl, r4, ror #18 │ │ │ │ - @ instruction: 0x007b2a9c │ │ │ │ - rsbseq sp, sl, r0, lsl r0 │ │ │ │ - rsbseq ip, sl, r8, lsr #31 │ │ │ │ - rsbseq ip, sl, r2, lsr #18 │ │ │ │ - rsbseq r2, fp, sl, asr sl │ │ │ │ + rsbseq ip, sl, r0, asr #30 │ │ │ │ + rsbseq ip, sl, lr, lsr #20 │ │ │ │ + rsbseq r2, fp, r6, ror #22 │ │ │ │ + rsbseq ip, sl, r0, ror #30 │ │ │ │ + rsbseq ip, sl, r0, lsl pc │ │ │ │ + rsbseq ip, sl, r6, ror #19 │ │ │ │ + rsbseq r2, fp, lr, lsl fp │ │ │ │ + rsbseq ip, sl, r2, asr #30 │ │ │ │ + rsbseq ip, sl, r0, lsr #31 │ │ │ │ + rsbseq ip, sl, ip, lsr #19 │ │ │ │ + rsbseq r2, fp, r4, ror #21 │ │ │ │ + ldrsbteq ip, [sl], #-246 @ 0xffffff0a │ │ │ │ + rsbseq ip, sl, r4, lsl #31 │ │ │ │ + rsbseq ip, sl, r8, ror #18 │ │ │ │ + rsbseq r2, fp, r0, lsr #21 │ │ │ │ + rsbseq sp, sl, r4, lsl r0 │ │ │ │ + rsbseq ip, sl, ip, lsr #31 │ │ │ │ + rsbseq ip, sl, r6, lsr #18 │ │ │ │ + rsbseq r2, fp, lr, asr sl │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ strbne pc, [r8], #2271 @ 0x8df @ │ │ │ │ andvs lr, r2, #3358720 @ 0x334000 │ │ │ │ moveq pc, #4, 2 │ │ │ │ strbcs pc, [r0], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0x46384479 │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ @@ -33940,86 +33940,86 @@ │ │ │ │ ldmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ - rsbseq ip, sl, r8, asr pc │ │ │ │ - ldrshteq ip, [sl], #-232 @ 0xffffff18 │ │ │ │ - rsbseq ip, sl, r8, ror #15 │ │ │ │ - rsbseq r2, fp, lr, lsl r9 │ │ │ │ - rsbseq ip, sl, sl, ror pc │ │ │ │ - rsbseq ip, sl, r0, lsr #30 │ │ │ │ - @ instruction: 0x007ac798 │ │ │ │ - rsbseq r2, fp, lr, asr #17 │ │ │ │ - rsbseq sl, sl, r0, ror r4 │ │ │ │ - rsbseq ip, sl, r4, lsr pc │ │ │ │ - rsbseq ip, sl, r6, lsr r7 │ │ │ │ - rsbseq r2, fp, ip, ror #16 │ │ │ │ - ldrsbteq sl, [sl], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq ip, sl, r6, lsl pc │ │ │ │ - ldrshteq ip, [sl], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r2, fp, lr, lsr #16 │ │ │ │ - rsbseq ip, sl, r0, lsl #30 │ │ │ │ - rsbseq ip, sl, lr, lsr #30 │ │ │ │ - ldrhteq ip, [sl], #-106 @ 0xffffff96 │ │ │ │ - ldrshteq r2, [fp], #-114 @ 0xffffff8e │ │ │ │ - rsbseq ip, sl, r2, lsr #30 │ │ │ │ - rsbseq ip, sl, ip, asr #30 │ │ │ │ - rsbseq ip, sl, r4, ror r6 │ │ │ │ - rsbseq r2, fp, ip, lsr #15 │ │ │ │ - rsbseq ip, sl, r8, lsr #30 │ │ │ │ - rsbseq ip, sl, r2, asr pc │ │ │ │ - rsbseq ip, sl, lr, lsr #12 │ │ │ │ - rsbseq r2, fp, r6, ror #14 │ │ │ │ + rsbseq ip, sl, ip, asr pc │ │ │ │ + ldrshteq ip, [sl], #-236 @ 0xffffff14 │ │ │ │ + rsbseq ip, sl, ip, ror #15 │ │ │ │ + rsbseq r2, fp, r2, lsr #18 │ │ │ │ + rsbseq ip, sl, lr, ror pc │ │ │ │ + rsbseq ip, sl, r4, lsr #30 │ │ │ │ + @ instruction: 0x007ac79c │ │ │ │ + ldrsbteq r2, [fp], #-130 @ 0xffffff7e │ │ │ │ + rsbseq sl, sl, r4, ror r4 │ │ │ │ rsbseq ip, sl, r8, lsr pc │ │ │ │ - @ instruction: 0x007acf9e │ │ │ │ - ldrshteq ip, [sl], #-82 @ 0xffffffae │ │ │ │ - rsbseq r2, fp, sl, lsr #14 │ │ │ │ - rsbseq ip, sl, ip, lsl #31 │ │ │ │ - rsbseq sp, sl, r2 │ │ │ │ - ldrhteq ip, [sl], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r2, fp, lr, ror #13 │ │ │ │ - rsbseq ip, sl, ip, ror #31 │ │ │ │ - rsbseq sp, sl, lr, lsr #32 │ │ │ │ - rsbseq ip, sl, sl, ror r5 │ │ │ │ - ldrhteq r2, [fp], #-98 @ 0xffffff9e │ │ │ │ - rsbseq sp, sl, r4, lsr #32 │ │ │ │ - rsbseq sp, sl, sl, asr r0 │ │ │ │ - rsbseq ip, sl, lr, lsr r5 │ │ │ │ - rsbseq r2, fp, r6, ror r6 │ │ │ │ - rsbseq sp, sl, ip, asr #32 │ │ │ │ - rsbseq sp, sl, lr, asr #1 │ │ │ │ - rsbseq ip, sl, r2, lsl #10 │ │ │ │ - rsbseq r2, fp, sl, lsr r6 │ │ │ │ - rsbseq sp, sl, r0, asr #1 │ │ │ │ - rsbseq sp, sl, r6, lsl #2 │ │ │ │ - ldrhteq ip, [sl], #-76 @ 0xffffffb4 │ │ │ │ - ldrshteq r2, [fp], #-84 @ 0xffffffac │ │ │ │ - rsbseq sp, sl, r6, ror #1 │ │ │ │ - rsbseq sp, sl, ip, lsl r1 │ │ │ │ - rsbseq ip, sl, r0, lsl #9 │ │ │ │ - ldrhteq r2, [fp], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq sp, sl, r6, lsl #2 │ │ │ │ - rsbseq sp, sl, r4, ror #2 │ │ │ │ - rsbseq ip, sl, r4, asr #8 │ │ │ │ - rsbseq r2, fp, ip, ror r5 │ │ │ │ - rsbseq sp, sl, r6, asr r1 │ │ │ │ - ldrsbteq sp, [sl], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq ip, sl, r8, lsl #8 │ │ │ │ - rsbseq r2, fp, r0, asr #10 │ │ │ │ - rsbseq sp, sl, r6, asr #3 │ │ │ │ - rsbseq sp, sl, r2, lsr r2 │ │ │ │ - rsbseq ip, sl, r6, asr #7 │ │ │ │ - ldrshteq r2, [fp], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq sp, sl, r2, asr #4 │ │ │ │ - rsbseq sp, sl, r2, lsl r2 │ │ │ │ - rsbseq ip, sl, lr, ror r3 │ │ │ │ - ldrhteq r2, [fp], #-70 @ 0xffffffba │ │ │ │ + rsbseq ip, sl, sl, lsr r7 │ │ │ │ + rsbseq r2, fp, r0, ror r8 │ │ │ │ + ldrsbteq sl, [sl], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq ip, sl, sl, lsl pc │ │ │ │ + ldrshteq ip, [sl], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r2, fp, r2, lsr r8 │ │ │ │ + rsbseq ip, sl, r4, lsl #30 │ │ │ │ + rsbseq ip, sl, r2, lsr pc │ │ │ │ + ldrhteq ip, [sl], #-110 @ 0xffffff92 │ │ │ │ + ldrshteq r2, [fp], #-118 @ 0xffffff8a │ │ │ │ + rsbseq ip, sl, r6, lsr #30 │ │ │ │ + rsbseq ip, sl, r0, asr pc │ │ │ │ + rsbseq ip, sl, r8, ror r6 │ │ │ │ + ldrhteq r2, [fp], #-112 @ 0xffffff90 │ │ │ │ + rsbseq ip, sl, ip, lsr #30 │ │ │ │ + rsbseq ip, sl, r6, asr pc │ │ │ │ + rsbseq ip, sl, r2, lsr r6 │ │ │ │ + rsbseq r2, fp, sl, ror #14 │ │ │ │ + rsbseq ip, sl, ip, lsr pc │ │ │ │ + rsbseq ip, sl, r2, lsr #31 │ │ │ │ + ldrshteq ip, [sl], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r2, fp, lr, lsr #14 │ │ │ │ + @ instruction: 0x007acf90 │ │ │ │ + rsbseq sp, sl, r6 │ │ │ │ + ldrhteq ip, [sl], #-90 @ 0xffffffa6 │ │ │ │ + ldrshteq r2, [fp], #-98 @ 0xffffff9e │ │ │ │ + ldrshteq ip, [sl], #-240 @ 0xffffff10 │ │ │ │ + rsbseq sp, sl, r2, lsr r0 │ │ │ │ + rsbseq ip, sl, lr, ror r5 │ │ │ │ + ldrhteq r2, [fp], #-102 @ 0xffffff9a │ │ │ │ + rsbseq sp, sl, r8, lsr #32 │ │ │ │ + rsbseq sp, sl, lr, asr r0 │ │ │ │ + rsbseq ip, sl, r2, asr #10 │ │ │ │ + rsbseq r2, fp, sl, ror r6 │ │ │ │ + rsbseq sp, sl, r0, asr r0 │ │ │ │ + ldrsbteq sp, [sl], #-2 │ │ │ │ + rsbseq ip, sl, r6, lsl #10 │ │ │ │ + rsbseq r2, fp, lr, lsr r6 │ │ │ │ + rsbseq sp, sl, r4, asr #1 │ │ │ │ + rsbseq sp, sl, sl, lsl #2 │ │ │ │ + rsbseq ip, sl, r0, asr #9 │ │ │ │ + ldrshteq r2, [fp], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq sp, sl, sl, ror #1 │ │ │ │ + rsbseq sp, sl, r0, lsr #2 │ │ │ │ + rsbseq ip, sl, r4, lsl #9 │ │ │ │ + ldrhteq r2, [fp], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq sp, sl, sl, lsl #2 │ │ │ │ + rsbseq sp, sl, r8, ror #2 │ │ │ │ + rsbseq ip, sl, r8, asr #8 │ │ │ │ + rsbseq r2, fp, r0, lsl #11 │ │ │ │ + rsbseq sp, sl, sl, asr r1 │ │ │ │ + ldrsbteq sp, [sl], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq ip, sl, ip, lsl #8 │ │ │ │ + rsbseq r2, fp, r4, asr #10 │ │ │ │ + rsbseq sp, sl, sl, asr #3 │ │ │ │ + rsbseq sp, sl, r6, lsr r2 │ │ │ │ + rsbseq ip, sl, sl, asr #7 │ │ │ │ + rsbseq r2, fp, r2, lsl #10 │ │ │ │ + rsbseq sp, sl, r6, asr #4 │ │ │ │ + rsbseq sp, sl, r6, lsl r2 │ │ │ │ + rsbseq ip, sl, r2, lsl #7 │ │ │ │ + ldrhteq r2, [fp], #-74 @ 0xffffffb6 │ │ │ │ @ instruction: 0xf06f4a51 │ │ │ │ ldmdbmi r1, {r8, r9, lr}^ │ │ │ │ ldrbtmi r9, [sl], #-771 @ 0xfffffcfd │ │ │ │ andls r2, r0, sl, lsl #6 │ │ │ │ strcc lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1044479 │ │ │ │ @ instruction: 0x463803f0 │ │ │ │ @@ -34093,32 +34093,32 @@ │ │ │ │ ldmdami r8, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf892f7e4 │ │ │ │ ldmlt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - rsbseq sp, sl, r6, ror #1 │ │ │ │ - rsbseq sp, sl, r0, lsr #2 │ │ │ │ - ldrshteq ip, [sl], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r2, fp, r4, lsr r3 │ │ │ │ - rsbseq sp, sl, r6, lsl #2 │ │ │ │ - rsbseq sp, sl, r4, lsr r1 │ │ │ │ - rsbseq ip, sl, r0, asr #3 │ │ │ │ - ldrshteq r2, [fp], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq sp, sl, lr, lsl r1 │ │ │ │ - rsbseq sp, sl, r0, asr r1 │ │ │ │ - rsbseq ip, sl, r4, lsl #3 │ │ │ │ - ldrhteq r2, [fp], #-44 @ 0xffffffd4 │ │ │ │ - ldrshteq fp, [sl], #-244 @ 0xffffff0c │ │ │ │ - rsbseq sp, sl, r6, lsr r1 │ │ │ │ - rsbseq ip, sl, lr, lsr r1 │ │ │ │ - rsbseq r2, fp, r6, ror r2 │ │ │ │ - rsbseq ip, sl, sl, lsl #2 │ │ │ │ - rsbseq r2, fp, r2, asr #4 │ │ │ │ + rsbseq sp, sl, sl, ror #1 │ │ │ │ + rsbseq sp, sl, r4, lsr #2 │ │ │ │ + rsbseq ip, sl, r0, lsl #4 │ │ │ │ + rsbseq r2, fp, r8, lsr r3 │ │ │ │ + rsbseq sp, sl, sl, lsl #2 │ │ │ │ + rsbseq sp, sl, r8, lsr r1 │ │ │ │ + rsbseq ip, sl, r4, asr #3 │ │ │ │ + ldrshteq r2, [fp], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq sp, sl, r2, lsr #2 │ │ │ │ + rsbseq sp, sl, r4, asr r1 │ │ │ │ + rsbseq ip, sl, r8, lsl #3 │ │ │ │ + rsbseq r2, fp, r0, asr #5 │ │ │ │ + ldrshteq fp, [sl], #-248 @ 0xffffff08 │ │ │ │ + rsbseq sp, sl, sl, lsr r1 │ │ │ │ + rsbseq ip, sl, r2, asr #2 │ │ │ │ + rsbseq r2, fp, sl, ror r2 │ │ │ │ + rsbseq ip, sl, lr, lsl #2 │ │ │ │ + rsbseq r2, fp, r6, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb8ae94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf814f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -34128,16 +34128,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff8cf7e3 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7e44478 │ │ │ │ blls b1de4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq ip, sl, r4, ror r0 │ │ │ │ - rsbseq r2, fp, ip, lsr #3 │ │ │ │ + rsbseq ip, sl, r8, ror r0 │ │ │ │ + ldrhteq r2, [fp], #-16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8aee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ ldmdbmi r8, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldrbtmi r4, [r9], #-1540 @ 0xfffff9fc │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ @@ -34159,17 +34159,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff4ef7e3 │ │ │ │ stmdbls r6, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7e44478 │ │ │ │ blls 1f1d68 │ │ │ │ andlt r4, r9, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq sl, sl, sl, lsl #3 │ │ │ │ - ldrshteq fp, [sl], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r2, fp, r0, lsr r1 │ │ │ │ + rsbseq sl, sl, lr, lsl #3 │ │ │ │ + ldrshteq fp, [sl], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r2, fp, r4, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8af68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -34191,16 +34191,16 @@ │ │ │ │ ldrbtmi r0, [fp], #-276 @ 0xfffffeec │ │ │ │ @ instruction: 0xf7e10092 │ │ │ │ @ instruction: 0xf04ff95d │ │ │ │ strdcs r3, [r1], -pc @ │ │ │ │ movwcc lr, #31172 @ 0x79c4 │ │ │ │ movwcc lr, #39364 @ 0x99c4 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - @ instruction: 0x007acf90 │ │ │ │ - rsbseq ip, sl, r2, ror pc │ │ │ │ + @ instruction: 0x007acf94 │ │ │ │ + rsbseq ip, sl, r6, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb8afdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 577d84 │ │ │ │ blmi 59fff8 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -34220,15 +34220,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7ddbd10 │ │ │ │ svclt 0x0000ec1e │ │ │ │ addeq sl, r6, r6, lsr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, sl, r8, lsl pc │ │ │ │ + rsbseq ip, sl, ip, lsl pc │ │ │ │ strdeq sl, [r6], r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3ef308 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x4604b0b7 │ │ │ │ @@ -34677,36 +34677,36 @@ │ │ │ │ bleq 11afe0c │ │ │ │ svclt 0x0000e738 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq sl, r6, r6, lsr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sl, r6, sl, lsl #21 │ │ │ │ - rsbseq ip, sl, r4, lsl #27 │ │ │ │ - @ instruction: 0x007b1e96 │ │ │ │ - rsbseq ip, sl, r8, lsr #26 │ │ │ │ - rsbseq ip, sl, r2, lsl #26 │ │ │ │ - rsbseq ip, sl, r0, asr #25 │ │ │ │ - ldrsbteq ip, [sl], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r1, fp, r0, ror #27 │ │ │ │ - rsbseq ip, sl, r2, ror ip │ │ │ │ - rsbseq ip, sl, r8, asr sl │ │ │ │ - rsbseq r1, fp, ip, ror #22 │ │ │ │ - rsbseq ip, sl, r4, ror #19 │ │ │ │ - ldrshteq r1, [fp], #-168 @ 0xffffff58 │ │ │ │ - rsbseq ip, sl, r2, ror #18 │ │ │ │ - rsbseq r1, fp, r6, ror sl │ │ │ │ - rsbseq ip, sl, r6, ror #17 │ │ │ │ - ldrshteq r1, [fp], #-154 @ 0xffffff66 │ │ │ │ - rsbseq ip, sl, ip, ror r8 │ │ │ │ - @ instruction: 0x007b1990 │ │ │ │ - rsbseq ip, sl, r0, ror #16 │ │ │ │ - rsbseq r1, fp, r4, ror r9 │ │ │ │ - rsbseq ip, sl, r4, asr #16 │ │ │ │ - rsbseq r1, fp, r8, asr r9 │ │ │ │ + rsbseq ip, sl, r8, lsl #27 │ │ │ │ + @ instruction: 0x007b1e9a │ │ │ │ + rsbseq ip, sl, ip, lsr #26 │ │ │ │ + rsbseq ip, sl, r6, lsl #26 │ │ │ │ + rsbseq ip, sl, r4, asr #25 │ │ │ │ + ldrsbteq ip, [sl], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r1, fp, r4, ror #27 │ │ │ │ + rsbseq ip, sl, r6, ror ip │ │ │ │ + rsbseq ip, sl, ip, asr sl │ │ │ │ + rsbseq r1, fp, r0, ror fp │ │ │ │ + rsbseq ip, sl, r8, ror #19 │ │ │ │ + ldrshteq r1, [fp], #-172 @ 0xffffff54 │ │ │ │ + rsbseq ip, sl, r6, ror #18 │ │ │ │ + rsbseq r1, fp, sl, ror sl │ │ │ │ + rsbseq ip, sl, sl, ror #17 │ │ │ │ + ldrshteq r1, [fp], #-158 @ 0xffffff62 │ │ │ │ + rsbseq ip, sl, r0, lsl #17 │ │ │ │ + @ instruction: 0x007b1994 │ │ │ │ + rsbseq ip, sl, r4, ror #16 │ │ │ │ + rsbseq r1, fp, r8, ror r9 │ │ │ │ + rsbseq ip, sl, r8, asr #16 │ │ │ │ + rsbseq r1, fp, ip, asr r9 │ │ │ │ blcs 700a0 │ │ │ │ blne 1230088 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ bleq 10f0090 │ │ │ │ blvs 6efc08 │ │ │ │ blvc 66fc0c │ │ │ │ @ instruction: 0xf706f12c │ │ │ │ @@ -34905,16 +34905,16 @@ │ │ │ │ stmdacs r1, {r1, r2, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blvs 66ff58 │ │ │ │ ldcge 4, cr15, [ip, #508]! @ 0x1fc │ │ │ │ strb r2, [r9, -r3, lsl #4] │ │ │ │ blls aff6c │ │ │ │ @ instruction: 0xe6e14635 │ │ │ │ ... │ │ │ │ - rsbseq ip, sl, r8, lsr #10 │ │ │ │ - rsbseq r1, fp, ip, lsr r6 │ │ │ │ + rsbseq ip, sl, ip, lsr #10 │ │ │ │ + rsbseq r1, fp, r0, asr #12 │ │ │ │ ldrsbthi pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0x46209d1d │ │ │ │ @ instruction: 0xf666f125 │ │ │ │ stmdacs r1, {r1, r9, sl, lr} │ │ │ │ blls 328e84 >::_M_default_append(unsigned int)@@Base+0xa62f0> │ │ │ │ blls 5a1868 │ │ │ │ bvs 1b2182c │ │ │ │ @@ -35080,27 +35080,27 @@ │ │ │ │ ldmdami r3, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e34478 │ │ │ │ @ instruction: 0xf7fff8d5 │ │ │ │ svclt 0x0000ba72 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq ip, sl, r6, ror r3 │ │ │ │ - rsbseq r1, fp, sl, lsl #9 │ │ │ │ - ldrshteq r8, [sl], #-128 @ 0xffffff80 │ │ │ │ - ldrhteq ip, [sl], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r1, fp, r8, asr #7 │ │ │ │ - rsbseq ip, sl, r4, ror r2 │ │ │ │ - rsbseq r1, fp, r8, lsl #7 │ │ │ │ - rsbseq ip, sl, sl, lsl r2 │ │ │ │ - rsbseq r1, fp, lr, lsr #6 │ │ │ │ - rsbseq ip, sl, sl, ror #3 │ │ │ │ - ldrshteq r1, [fp], #-46 @ 0xffffffd2 │ │ │ │ - ldrhteq ip, [sl], #-22 @ 0xffffffea │ │ │ │ - rsbseq r1, fp, r8, asr #5 │ │ │ │ + rsbseq ip, sl, sl, ror r3 │ │ │ │ + rsbseq r1, fp, lr, lsl #9 │ │ │ │ + ldrshteq r8, [sl], #-132 @ 0xffffff7c │ │ │ │ + ldrhteq ip, [sl], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r1, fp, ip, asr #7 │ │ │ │ + rsbseq ip, sl, r8, ror r2 │ │ │ │ + rsbseq r1, fp, ip, lsl #7 │ │ │ │ + rsbseq ip, sl, lr, lsl r2 │ │ │ │ + rsbseq r1, fp, r2, lsr r3 │ │ │ │ + rsbseq ip, sl, lr, ror #3 │ │ │ │ + rsbseq r1, fp, r2, lsl #6 │ │ │ │ + ldrhteq ip, [sl], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r1, fp, ip, asr #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8bdf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fec38b40 │ │ │ │ blmi fec60e20 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -35275,57 +35275,57 @@ │ │ │ │ ldmdami r0!, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff4ef7e2 │ │ │ │ @ instruction: 0xf7dce6ea │ │ │ │ svclt 0x0000ebda │ │ │ │ addeq r9, r6, sl, lsl #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, sl, r6, lsl #2 │ │ │ │ - rsbseq ip, sl, ip, lsl r1 │ │ │ │ - rsbseq ip, sl, sl, lsr r1 │ │ │ │ + rsbseq ip, sl, sl, lsl #2 │ │ │ │ + rsbseq ip, sl, r0, lsr #2 │ │ │ │ + rsbseq ip, sl, lr, lsr r1 │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ - rsbseq ip, sl, lr, asr #1 │ │ │ │ - rsbseq r1, fp, r2, ror #3 │ │ │ │ + ldrsbteq ip, [sl], #-2 │ │ │ │ + rsbseq r1, fp, r6, ror #3 │ │ │ │ addeq r9, r6, ip, ror sp │ │ │ │ - @ instruction: 0x007ac09a │ │ │ │ - rsbseq r1, fp, lr, lsr #3 │ │ │ │ + @ instruction: 0x007ac09e │ │ │ │ + ldrhteq r1, [fp], #-18 @ 0xffffffee │ │ │ │ @ instruction: 0xfffff105 │ │ │ │ @ instruction: 0xfffff07b │ │ │ │ - rsbseq ip, sl, ip, asr r0 │ │ │ │ - rsbseq r1, fp, r0, ror r1 │ │ │ │ - rsbseq ip, sl, r2, asr #32 │ │ │ │ - rsbseq r1, fp, r6, asr r1 │ │ │ │ + rsbseq ip, sl, r0, rrx │ │ │ │ + rsbseq r1, fp, r4, ror r1 │ │ │ │ + rsbseq ip, sl, r6, asr #32 │ │ │ │ + rsbseq r1, fp, sl, asr r1 │ │ │ │ @ instruction: 0xfffff039 │ │ │ │ @ instruction: 0xfffff10f │ │ │ │ - rsbseq ip, sl, r4 │ │ │ │ - rsbseq r1, fp, r8, lsl r1 │ │ │ │ - rsbseq fp, sl, sl, ror #31 │ │ │ │ - ldrshteq r1, [fp], #-14 │ │ │ │ - rsbseq ip, sl, sl, lsr #32 │ │ │ │ - rsbseq ip, sl, r0, lsl #1 │ │ │ │ - ldrhteq fp, [sl], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r1, fp, r6, asr #1 │ │ │ │ - rsbseq ip, sl, r8, ror r0 │ │ │ │ - ldrsbteq ip, [sl], #-2 │ │ │ │ - rsbseq fp, sl, r8, ror pc │ │ │ │ - rsbseq r1, fp, ip, lsl #1 │ │ │ │ - rsbseq fp, sl, sl, asr pc │ │ │ │ - rsbseq r1, fp, ip, rrx │ │ │ │ - rsbseq ip, sl, r6, lsr #1 │ │ │ │ - rsbseq ip, sl, ip, lsl r1 │ │ │ │ - rsbseq fp, sl, r0, lsr #30 │ │ │ │ - rsbseq r1, fp, r4, lsr r0 │ │ │ │ - rsbseq ip, sl, r6, lsl #2 │ │ │ │ - rsbseq ip, sl, r0, lsr r1 │ │ │ │ - rsbseq fp, sl, r2, ror #29 │ │ │ │ - ldrshteq r0, [fp], #-246 @ 0xffffff0a │ │ │ │ - rsbseq ip, sl, r8, lsr #2 │ │ │ │ - rsbseq ip, sl, sl, ror #2 │ │ │ │ - rsbseq fp, sl, r6, lsr #29 │ │ │ │ - ldrhteq r0, [fp], #-250 @ 0xffffff06 │ │ │ │ + rsbseq ip, sl, r8 │ │ │ │ + rsbseq r1, fp, ip, lsl r1 │ │ │ │ + rsbseq fp, sl, lr, ror #31 │ │ │ │ + rsbseq r1, fp, r2, lsl #2 │ │ │ │ + rsbseq ip, sl, lr, lsr #32 │ │ │ │ + rsbseq ip, sl, r4, lsl #1 │ │ │ │ + ldrhteq fp, [sl], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r1, fp, sl, asr #1 │ │ │ │ + rsbseq ip, sl, ip, ror r0 │ │ │ │ + ldrsbteq ip, [sl], #-6 │ │ │ │ + rsbseq fp, sl, ip, ror pc │ │ │ │ + @ instruction: 0x007b1090 │ │ │ │ + rsbseq fp, sl, lr, asr pc │ │ │ │ + rsbseq r1, fp, r0, ror r0 │ │ │ │ + rsbseq ip, sl, sl, lsr #1 │ │ │ │ + rsbseq ip, sl, r0, lsr #2 │ │ │ │ + rsbseq fp, sl, r4, lsr #30 │ │ │ │ + rsbseq r1, fp, r8, lsr r0 │ │ │ │ + rsbseq ip, sl, sl, lsl #2 │ │ │ │ + rsbseq ip, sl, r4, lsr r1 │ │ │ │ + rsbseq fp, sl, r6, ror #29 │ │ │ │ + ldrshteq r0, [fp], #-250 @ 0xffffff06 │ │ │ │ + rsbseq ip, sl, ip, lsr #2 │ │ │ │ + rsbseq ip, sl, lr, ror #2 │ │ │ │ + rsbseq fp, sl, sl, lsr #29 │ │ │ │ + ldrhteq r0, [fp], #-254 @ 0xffffff02 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb8c17c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr4, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -35335,16 +35335,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 1, cr15, cr8, cr2, {7} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7e24478 │ │ │ │ blls b4afc │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrhteq fp, [sl], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r0, fp, r4, asr #29 │ │ │ │ + ldrhteq fp, [sl], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r0, fp, r8, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb8c1c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldmdbmi r1, {r2, r3, r9, sl, lr} │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0d83200 │ │ │ │ @@ -35359,15 +35359,15 @@ │ │ │ │ bvs 106868 │ │ │ │ blls 18d050 │ │ │ │ @ instruction: 0x461ab113 │ │ │ │ andsvs r6, r3, r3, asr #20 │ │ │ │ andlt r2, r2, r1 │ │ │ │ stmibvs r1, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xe7ec6011 │ │ │ │ - rsbseq fp, sl, r0, asr #27 │ │ │ │ + rsbseq fp, sl, r4, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8c224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 737fcc │ │ │ │ stcvs 5, cr15, [r1, #692] @ 0x2b4 │ │ │ │ @ instruction: 0x46054b1b │ │ │ │ ldmdbmi fp, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -35394,15 +35394,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ stcvs 5, cr15, [r1, #52] @ 0x34 │ │ │ │ @ instruction: 0xf7dcbd70 │ │ │ │ svclt 0x0000eaec │ │ │ │ ldrdeq r9, [r6], ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, fp, sl, lsr r4 │ │ │ │ + rsbseq r3, fp, lr, lsr r4 │ │ │ │ umulleq r9, r6, r2, r9 │ │ │ │ rsbsle r2, r9, r0, lsl #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @@ -35631,21 +35631,21 @@ │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbseq fp, sl, r2, ror ip │ │ │ │ - rsbseq fp, sl, r2, lsl ip │ │ │ │ - addeq lr, r0, r4, lsl #11 │ │ │ │ + rsbseq fp, sl, r6, ror ip │ │ │ │ + rsbseq fp, sl, r6, lsl ip │ │ │ │ + addeq lr, r0, r8, lsl #11 │ │ │ │ vmla.i8 d20, d0, d2 │ │ │ │ ldrbtmi r1, [r9], #-669 @ 0xfffffd63 │ │ │ │ blt ff8f33ec │ │ │ │ - ldrhteq fp, [sl], #-178 @ 0xffffff4e │ │ │ │ + ldrhteq fp, [sl], #-182 @ 0xffffff4a │ │ │ │ @ instruction: 0xf8d36983 │ │ │ │ ldrbmi r0, [r0, -r4, asr #7]! │ │ │ │ cdpvs 1, 4, cr11, cr3, cr8, {2} │ │ │ │ mcrvs 1, 0, fp, cr3, cr3, {1} │ │ │ │ cdpvs 1, 8, cr11, cr0, cr3, {1} │ │ │ │ svclt 0x00183800 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @@ -35731,17 +35731,17 @@ │ │ │ │ ldrtmi r4, [r2], -r8, lsl #18 │ │ │ │ ldrbtmi r6, [r9], #-3680 @ 0xfffff1a0 │ │ │ │ @ instruction: 0xf8e2f3eb │ │ │ │ @ instruction: 0xf7dce7e7 │ │ │ │ svclt 0x0000e846 │ │ │ │ addeq r9, r6, lr, ror #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, pc, r0, lsr #19 │ │ │ │ + rsbseq ip, pc, r4, lsr #19 │ │ │ │ addeq r9, r6, sl, asr r4 │ │ │ │ - rsbseq ip, pc, r2, ror r9 @ │ │ │ │ + rsbseq ip, pc, r6, ror r9 @ │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bicseq pc, r4, #204, 16 @ 0xcc0000 │ │ │ │ @ instruction: 0xf5ad492e │ │ │ │ blmi bd0b1c │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ @@ -35787,15 +35787,15 @@ │ │ │ │ @ instruction: 0xf50dd105 │ │ │ │ pop {r1, r6, r8, sl, fp, sp, lr} │ │ │ │ andlt r4, r3, r0, lsr r0 │ │ │ │ @ instruction: 0xf7db4770 │ │ │ │ svclt 0x0000efd6 │ │ │ │ strdeq r9, [r6], ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq ip, [pc], #-130 │ │ │ │ + ldrhteq ip, [pc], #-134 │ │ │ │ addeq r9, r6, ip, ror #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8c8e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, asr #31 │ │ │ │ ldrmi r4, [r0], -r4, lsl #12 │ │ │ │ blmi fc7fe4 │ │ │ │ @@ -35858,19 +35858,19 @@ │ │ │ │ @ instruction: 0xe7e530ff │ │ │ │ stmdals r5, {r0, r5, r6, r9, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf844f3eb │ │ │ │ @ instruction: 0xf7dbe7d8 │ │ │ │ svclt 0x0000ef48 │ │ │ │ addeq r9, r6, lr, lsl r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq fp, [sl], #-136 @ 0xffffff78 │ │ │ │ - rsbseq fp, sl, r8, lsl #17 │ │ │ │ + ldrshteq fp, [sl], #-140 @ 0xffffff74 │ │ │ │ + rsbseq fp, sl, ip, lsl #17 │ │ │ │ addeq r9, r6, ip, ror #4 │ │ │ │ - rsbseq fp, sl, lr, ror r8 │ │ │ │ - strdeq lr, [r0], r0 │ │ │ │ + rsbseq fp, sl, r2, lsl #17 │ │ │ │ + strdeq lr, [r0], r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 2007070 │ │ │ │ blmi 2007278 │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -35997,29 +35997,29 @@ │ │ │ │ ldmdami r4, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9a6f7e2 │ │ │ │ @ instruction: 0xf7dbe7d1 │ │ │ │ svclt 0x0000ee32 │ │ │ │ strdeq r9, [r6], r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x007ab79e │ │ │ │ - rsbseq fp, sl, r4, lsr #15 │ │ │ │ - rsbseq fp, sl, ip, lsl r7 │ │ │ │ - rsbseq r0, fp, lr, lsr r5 │ │ │ │ - rsbseq fp, sl, r8, ror #13 │ │ │ │ - rsbseq r0, fp, ip, lsl #10 │ │ │ │ - ldrhteq fp, [sl], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r0, fp, r2, ror #9 │ │ │ │ - rsbseq r7, lr, r0, rrx │ │ │ │ + rsbseq fp, sl, r2, lsr #15 │ │ │ │ + rsbseq fp, sl, r8, lsr #15 │ │ │ │ + rsbseq fp, sl, r0, lsr #14 │ │ │ │ + rsbseq r0, fp, r2, asr #10 │ │ │ │ + rsbseq fp, sl, ip, ror #13 │ │ │ │ + rsbseq r0, fp, r0, lsl r5 │ │ │ │ + rsbseq fp, sl, r2, asr #13 │ │ │ │ + rsbseq r0, fp, r6, ror #9 │ │ │ │ + rsbseq r7, lr, r4, rrx │ │ │ │ addeq r9, r6, lr, asr r0 │ │ │ │ - rsbseq fp, sl, sl, lsl #13 │ │ │ │ - rsbseq fp, sl, r0, ror #12 │ │ │ │ - rsbseq r0, fp, r4, lsl #9 │ │ │ │ - rsbseq fp, sl, r6, asr #12 │ │ │ │ - rsbseq r0, fp, sl, ror #8 │ │ │ │ + rsbseq fp, sl, lr, lsl #13 │ │ │ │ + rsbseq fp, sl, r4, ror #12 │ │ │ │ + rsbseq r0, fp, r8, lsl #9 │ │ │ │ + rsbseq fp, sl, sl, asr #12 │ │ │ │ + rsbseq r0, fp, lr, ror #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff273d94 │ │ │ │ bmi 19472b8 │ │ │ │ blmi 19472e4 │ │ │ │ @ instruction: 0xf2ad447a │ │ │ │ @@ -36119,30 +36119,30 @@ │ │ │ │ @ instruction: 0xfff6f7e1 │ │ │ │ ldrbtmi r4, [r8], #-2068 @ 0xfffff7ec │ │ │ │ @ instruction: 0xf8b2f7e2 │ │ │ │ @ instruction: 0xf7dbe7a6 │ │ │ │ svclt 0x0000ed3e │ │ │ │ addeq r8, r6, r4, lsr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x007ab59e │ │ │ │ rsbseq fp, sl, r2, lsr #11 │ │ │ │ - rsbseq sp, pc, r0, asr #25 │ │ │ │ - rsbseq fp, sl, r2, ror r5 │ │ │ │ - rsbseq fp, sl, r0, lsl r5 │ │ │ │ - rsbseq r0, fp, r2, lsr r3 │ │ │ │ - rsbseq fp, sl, r0, lsr #10 │ │ │ │ + rsbseq fp, sl, r6, lsr #11 │ │ │ │ + rsbseq sp, pc, r4, asr #25 │ │ │ │ + rsbseq fp, sl, r6, ror r5 │ │ │ │ + rsbseq fp, sl, r4, lsl r5 │ │ │ │ + rsbseq r0, fp, r6, lsr r3 │ │ │ │ rsbseq fp, sl, r4, lsr #10 │ │ │ │ - rsbseq r6, lr, lr, lsl #29 │ │ │ │ + rsbseq fp, sl, r8, lsr #10 │ │ │ │ + @ instruction: 0x007e6e92 │ │ │ │ umulleq r8, r6, sl, lr │ │ │ │ - rsbseq r6, sp, r2, ror r4 │ │ │ │ - rsbseq fp, sl, ip, ror r4 │ │ │ │ - rsbseq fp, sl, r6, ror r4 │ │ │ │ - @ instruction: 0x007b029a │ │ │ │ - rsbseq fp, sl, ip, asr r4 │ │ │ │ - addeq sp, r0, lr, asr #27 │ │ │ │ + rsbseq r6, sp, r6, ror r4 │ │ │ │ + rsbseq fp, sl, r0, lsl #9 │ │ │ │ + rsbseq fp, sl, sl, ror r4 │ │ │ │ + @ instruction: 0x007b029e │ │ │ │ + rsbseq fp, sl, r0, ror #8 │ │ │ │ + ldrdeq sp, [r0], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8ce48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ef9b90 │ │ │ │ blmi f21e74 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ @@ -36200,19 +36200,19 @@ │ │ │ │ stmdami sl, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7e24478 │ │ │ │ @ instruction: 0xf04ff811 │ │ │ │ @ instruction: 0xe7e530ff │ │ │ │ ldc 7, cr15, [sl], {219} @ 0xdb │ │ │ │ @ instruction: 0x00868dba │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x007ab392 │ │ │ │ - rsbseq fp, sl, r4, lsr #6 │ │ │ │ + @ instruction: 0x007ab396 │ │ │ │ + rsbseq fp, sl, r8, lsr #6 │ │ │ │ addeq r8, r6, r8, lsl #26 │ │ │ │ - rsbseq fp, sl, sl, lsl r3 │ │ │ │ - addeq sp, r0, ip, lsl #25 │ │ │ │ + rsbseq fp, sl, lr, lsl r3 │ │ │ │ + umulleq sp, r0, r0, ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 1b475c4 │ │ │ │ addlt r4, r7, ip, ror #22 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -36320,26 +36320,26 @@ │ │ │ │ ldmdami r1, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e14478 │ │ │ │ @ instruction: 0xe7a1ff1f │ │ │ │ bl feaf3e88 │ │ │ │ addeq r8, r6, r0, lsr #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq fp, [sl], #-44 @ 0xffffffd4 │ │ │ │ - ldrsbteq lr, [sp], #-172 @ 0xffffff54 │ │ │ │ - rsbseq fp, sl, r8, ror r2 │ │ │ │ - ldrshteq fp, [sl], #-20 @ 0xffffffec │ │ │ │ - rsbseq r0, fp, r6, lsl r0 │ │ │ │ + rsbseq fp, sl, r0, ror #5 │ │ │ │ + rsbseq lr, sp, r0, ror #21 │ │ │ │ + rsbseq fp, sl, ip, ror r2 │ │ │ │ + ldrshteq fp, [sl], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r0, fp, sl, lsl r0 │ │ │ │ umulleq r8, r6, r4, fp │ │ │ │ - rsbseq fp, sl, ip, lsl #3 │ │ │ │ - ldrhteq pc, [sl], #-240 @ 0xffffff10 @ │ │ │ │ - rsbseq fp, sl, r6, asr r1 │ │ │ │ - rsbseq pc, sl, r8, ror pc @ │ │ │ │ - rsbseq fp, sl, sl, lsr r1 │ │ │ │ - rsbseq pc, sl, ip, asr pc @ │ │ │ │ + @ instruction: 0x007ab190 │ │ │ │ + ldrhteq pc, [sl], #-244 @ 0xffffff0c @ │ │ │ │ + rsbseq fp, sl, sl, asr r1 │ │ │ │ + rsbseq pc, sl, ip, ror pc @ │ │ │ │ + rsbseq fp, sl, lr, lsr r1 │ │ │ │ + rsbseq pc, sl, r0, ror #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fe9079ac │ │ │ │ blmi fe9077e8 │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -36502,37 +36502,37 @@ │ │ │ │ bcc c7a64 │ │ │ │ movweq pc, #355 @ 0x163 @ │ │ │ │ blx 2741e8 │ │ │ │ @ instruction: 0xf7dbe788 │ │ │ │ svclt 0x0000ea40 │ │ │ │ addeq r8, r6, r4, lsr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, sl, r4, ror #1 │ │ │ │ - rsbseq fp, sl, lr, lsl #2 │ │ │ │ - rsbseq fp, sl, lr, asr r0 │ │ │ │ - rsbseq pc, sl, r0, lsl #29 │ │ │ │ - rsbseq fp, sl, ip, lsr #1 │ │ │ │ - ldrhteq fp, [sl], #-6 │ │ │ │ - ldrshteq sl, [sl], #-252 @ 0xffffff04 │ │ │ │ - rsbseq fp, sl, lr, asr #32 │ │ │ │ - rsbseq sl, sl, ip, ror #31 │ │ │ │ - rsbseq fp, sl, r2, asr #5 │ │ │ │ + rsbseq fp, sl, r8, ror #1 │ │ │ │ + rsbseq fp, sl, r2, lsl r1 │ │ │ │ + rsbseq fp, sl, r2, rrx │ │ │ │ + rsbseq pc, sl, r4, lsl #29 │ │ │ │ + ldrhteq fp, [sl], #-0 │ │ │ │ + ldrhteq fp, [sl], #-10 │ │ │ │ + rsbseq fp, sl, r0 │ │ │ │ + rsbseq fp, sl, r2, asr r0 │ │ │ │ + ldrshteq sl, [sl], #-240 @ 0xffffff10 │ │ │ │ + rsbseq fp, sl, r6, asr #5 │ │ │ │ addeq r8, r6, sl, lsl #18 │ │ │ │ - rsbseq sp, pc, r4, lsr #13 │ │ │ │ - rsbseq r1, lr, sl, lsl #25 │ │ │ │ - rsbseq sl, sl, sl, ror pc │ │ │ │ - ldrshteq sl, [sl], #-232 @ 0xffffff18 │ │ │ │ - addeq sp, r0, r8, ror #16 │ │ │ │ - rsbseq pc, sl, r6, lsl #26 │ │ │ │ - rsbseq sl, sl, r8, asr #30 │ │ │ │ - rsbseq sl, sl, lr, lsl #29 │ │ │ │ - ldrhteq pc, [sl], #-192 @ 0xffffff40 @ │ │ │ │ - ldrshteq sp, [pc], #-92 │ │ │ │ - rsbseq r1, lr, r2, ror #23 │ │ │ │ - ldrshteq sl, [sl], #-234 @ 0xffffff16 │ │ │ │ + rsbseq sp, pc, r8, lsr #13 │ │ │ │ + rsbseq r1, lr, lr, lsl #25 │ │ │ │ + rsbseq sl, sl, lr, ror pc │ │ │ │ + ldrshteq sl, [sl], #-236 @ 0xffffff14 │ │ │ │ + addeq sp, r0, ip, ror #16 │ │ │ │ + rsbseq pc, sl, sl, lsl #26 │ │ │ │ + rsbseq sl, sl, ip, asr #30 │ │ │ │ + @ instruction: 0x007aae92 │ │ │ │ + ldrhteq pc, [sl], #-196 @ 0xffffff3c @ │ │ │ │ + rsbseq sp, pc, r0, lsl #12 │ │ │ │ + rsbseq r1, lr, r6, ror #23 │ │ │ │ + ldrshteq sl, [sl], #-238 @ 0xffffff12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ beq 72934 │ │ │ │ svclt 0x00ccb085 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @@ -36617,23 +36617,23 @@ │ │ │ │ @ instruction: 0xf7e1300c │ │ │ │ stmdami sp, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e14478 │ │ │ │ @ instruction: 0xf04ffccb │ │ │ │ strdlt r3, [r5], -pc @ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq sl, sl, r8, lsr #28 │ │ │ │ rsbseq sl, sl, ip, lsr #28 │ │ │ │ - rsbseq sl, sl, r2, lsr lr │ │ │ │ - rsbseq sl, sl, r8, asr #25 │ │ │ │ - rsbseq pc, sl, sl, ror #21 │ │ │ │ - rsbseq sl, sl, r0, ror #26 │ │ │ │ - rsbseq sl, sl, r2, lsl #27 │ │ │ │ - @ instruction: 0x007aac92 │ │ │ │ - ldrhteq pc, [sl], #-164 @ 0xffffff5c @ │ │ │ │ + rsbseq sl, sl, r0, lsr lr │ │ │ │ + rsbseq sl, sl, r6, lsr lr │ │ │ │ + rsbseq sl, sl, ip, asr #25 │ │ │ │ + rsbseq pc, sl, lr, ror #21 │ │ │ │ + rsbseq sl, sl, r4, ror #26 │ │ │ │ + rsbseq sl, sl, r6, lsl #27 │ │ │ │ + @ instruction: 0x007aac96 │ │ │ │ + ldrhteq pc, [sl], #-168 @ 0xffffff58 @ │ │ │ │ vst3.8 {d27-d29}, [pc], ip │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bicseq pc, r0, #204, 16 @ 0xcc0000 │ │ │ │ ldmdbmi r7!, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf5ad4b37 │ │ │ │ ldrbtmi r6, [r9], #-3394 @ 0xfffff2be │ │ │ │ @@ -36688,18 +36688,18 @@ │ │ │ │ stmdbmi r9, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ mcrvs 6, 3, r4, cr0, cr2, {1} │ │ │ │ vsri.32 q10, , #22 │ │ │ │ strb pc, [r7, r7, ror #18]! @ │ │ │ │ stmia sl, {r0, r1, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r8, r6, sl, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, sl, r8, ror #25 │ │ │ │ - rsbseq fp, pc, sl, lsr #21 │ │ │ │ + rsbseq sl, sl, ip, ror #25 │ │ │ │ + rsbseq fp, pc, lr, lsr #21 │ │ │ │ addeq r8, r6, r4, ror #10 │ │ │ │ - rsbseq fp, pc, ip, ror sl @ │ │ │ │ + rsbseq fp, pc, r0, lsl #21 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bicseq pc, r4, #204, 16 @ 0xcc0000 │ │ │ │ @ instruction: 0xf5ad4933 │ │ │ │ blmi d11a14 │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ @@ -36750,40 +36750,40 @@ │ │ │ │ @ instruction: 0xf50dd105 │ │ │ │ pop {r1, r6, r8, sl, fp, sp, lr} │ │ │ │ andlt r4, r3, r0, lsr r0 │ │ │ │ @ instruction: 0xf7db4770 │ │ │ │ svclt 0x0000e850 │ │ │ │ addeq r8, r6, r4, lsl #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, sl, r2, ror #23 │ │ │ │ - rsbseq fp, pc, r6, lsr #19 │ │ │ │ + rsbseq sl, sl, r6, ror #23 │ │ │ │ + rsbseq fp, pc, sl, lsr #19 │ │ │ │ addeq r8, r6, r0, ror #8 │ │ │ │ cdpvs 1, 4, cr11, cr2, cr8, {2} │ │ │ │ mcrvs 1, 0, fp, cr2, cr10, {1} │ │ │ │ cdpvs 1, 8, cr11, cr3, cr10, {1} │ │ │ │ bmi e2a64 │ │ │ │ @ instruction: 0xf7fe447a │ │ │ │ ldrbmi fp, [r0, -r5, lsl #31]! │ │ │ │ - rsbseq sl, sl, r8, lsr #22 │ │ │ │ + rsbseq sl, sl, ip, lsr #22 │ │ │ │ @ instruction: 0xb1504694 │ │ │ │ cmplt r2, r2, asr #28 │ │ │ │ teqlt r2, r2, lsl #28 │ │ │ │ smlawblt r3, r3, lr, r6 │ │ │ │ strbtmi r4, [r3], -r2, lsl #20 │ │ │ │ @ instruction: 0xf7fe447a │ │ │ │ @ instruction: 0x4770bf75 │ │ │ │ - rsbseq sl, sl, r4, lsl fp │ │ │ │ + rsbseq sl, sl, r8, lsl fp │ │ │ │ @ instruction: 0xb1504694 │ │ │ │ cmplt r2, r2, asr #28 │ │ │ │ teqlt r2, r2, lsl #28 │ │ │ │ smlawblt r3, r3, lr, r6 │ │ │ │ strbtmi r4, [r3], -r2, lsl #20 │ │ │ │ @ instruction: 0xf7fe447a │ │ │ │ ldrbmi fp, [r0, -r5, ror #30]! │ │ │ │ - rsbseq sl, sl, r0, lsl #22 │ │ │ │ + rsbseq sl, sl, r4, lsl #22 │ │ │ │ ldrlt fp, [r0, #-464] @ 0xfffffe30 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ addlt r6, r2, r4, asr #28 │ │ │ │ mcrvs 1, 0, fp, cr4, cr4, {3} │ │ │ │ @ instruction: 0xf8d0b164 │ │ │ │ @@ -36791,15 +36791,15 @@ │ │ │ │ andle r0, r7, r0, lsl #30 │ │ │ │ ldmne r3, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd4a04 │ │ │ │ ldrbtmi ip, [sl], #-0 │ │ │ │ @ instruction: 0xff48f7fe │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbseq sl, sl, lr, asr #21 │ │ │ │ + ldrsbteq sl, [sl], #-162 @ 0xffffff5e │ │ │ │ mcrvs 1, 2, fp, cr3, cr8, {7} │ │ │ │ cdpvs 1, 0, cr11, cr3, cr11, {7} │ │ │ │ mcrvs 1, 4, fp, cr3, cr11, {6} │ │ │ │ ldrlt fp, [r0, #-459] @ 0xfffffe35 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ @@ -36809,15 +36809,15 @@ │ │ │ │ blne 711ac0 │ │ │ │ bl 18d1bc4 │ │ │ │ bmi 1396c8 │ │ │ │ @ instruction: 0x3c00e9cd │ │ │ │ @ instruction: 0xf7fe447a │ │ │ │ andlt pc, r2, r3, lsr #30 │ │ │ │ @ instruction: 0x4770bd10 │ │ │ │ - @ instruction: 0x007aaa90 │ │ │ │ + @ instruction: 0x007aaa94 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ tstpgt ip, #14614528 @ p-variant is OBSOLETE @ 0xdf0000 │ │ │ │ stmiami r7, {r2, r9, sl, lr}^ │ │ │ │ ldrbtmi fp, [ip], #145 @ 0x91 │ │ │ │ @@ -37016,32 +37016,32 @@ │ │ │ │ ldrbtmi r4, [sl], #-1568 @ 0xfffff9e0 │ │ │ │ stc2 7, cr15, [ip, #1016] @ 0x3f8 │ │ │ │ stmdbcs r0, {r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xe737d1d6 │ │ │ │ mrc 7, 1, APSR_nzcv, cr10, cr10, {6} │ │ │ │ addeq r8, r6, sl, lsr #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, sl, lr, asr r9 │ │ │ │ - rsbseq sl, sl, ip, ror #17 │ │ │ │ - rsbseq pc, sl, lr, lsl #14 │ │ │ │ - rsbseq lr, sp, r8, asr r1 │ │ │ │ - ldrsbteq sl, [sl], #-142 @ 0xffffff72 │ │ │ │ - rsbseq sl, sl, r4, lsl #17 │ │ │ │ - ldrsbteq sl, [sl], #-114 @ 0xffffff8e │ │ │ │ - @ instruction: 0x007e6196 │ │ │ │ + rsbseq sl, sl, r2, ror #18 │ │ │ │ + ldrshteq sl, [sl], #-128 @ 0xffffff80 │ │ │ │ + rsbseq pc, sl, r2, lsl r7 @ │ │ │ │ + rsbseq lr, sp, ip, asr r1 │ │ │ │ + rsbseq sl, sl, r2, ror #17 │ │ │ │ + rsbseq sl, sl, r8, lsl #17 │ │ │ │ + ldrsbteq sl, [sl], #-118 @ 0xffffff8a │ │ │ │ + @ instruction: 0x007e619a │ │ │ │ addeq r8, r6, r0, lsl #3 │ │ │ │ - rsbseq sl, sl, r0, lsr #17 │ │ │ │ - rsbseq sl, sl, r2, asr r7 │ │ │ │ - rsbseq sl, sl, r4, lsr #15 │ │ │ │ - rsbseq sl, sl, r6, asr #14 │ │ │ │ - rsbseq r6, lr, sl, asr r0 │ │ │ │ - rsbseq sl, sl, r2, lsl #13 │ │ │ │ - strdeq ip, [r0], r2 │ │ │ │ - rsbseq pc, sl, lr, lsl #9 │ │ │ │ - rsbseq r6, lr, lr │ │ │ │ + rsbseq sl, sl, r4, lsr #17 │ │ │ │ + rsbseq sl, sl, r6, asr r7 │ │ │ │ + rsbseq sl, sl, r8, lsr #15 │ │ │ │ + rsbseq sl, sl, sl, asr #14 │ │ │ │ + rsbseq r6, lr, lr, asr r0 │ │ │ │ + rsbseq sl, sl, r6, lsl #13 │ │ │ │ + strdeq ip, [r0], r6 │ │ │ │ + @ instruction: 0x007af492 │ │ │ │ + rsbseq r6, lr, r2, lsl r0 │ │ │ │ subsle r2, r6, r0, lsl #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r5, asr #28 │ │ │ │ stccs 6, cr4, [r0, #-16] │ │ │ │ @@ -37116,21 +37116,21 @@ │ │ │ │ movwls r2, #9036 @ 0x234c │ │ │ │ @ instruction: 0xf7fe447a │ │ │ │ ldr pc, [r5, r3, asr #25] │ │ │ │ @ instruction: 0x3110e9d4 │ │ │ │ blcc 7f4bc │ │ │ │ mvnscc pc, r1, asr #2 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - rsbseq sl, sl, r6, ror #11 │ │ │ │ - rsbseq sl, sl, r8, ror r5 │ │ │ │ - @ instruction: 0x007af39a │ │ │ │ - rsbseq sl, sl, r6, ror r6 │ │ │ │ - rsbseq sl, sl, sl, asr r5 │ │ │ │ - ldrshteq sl, [sl], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq sl, sl, r0, ror #11 │ │ │ │ + rsbseq sl, sl, sl, ror #11 │ │ │ │ + rsbseq sl, sl, ip, ror r5 │ │ │ │ + @ instruction: 0x007af39e │ │ │ │ + rsbseq sl, sl, sl, ror r6 │ │ │ │ + rsbseq sl, sl, lr, asr r5 │ │ │ │ + rsbseq sl, sl, r0, lsl #12 │ │ │ │ + rsbseq sl, sl, r4, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4692b093 │ │ │ │ stmdacs r4!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8df461d │ │ │ │ @@ -37668,69 +37668,69 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff6f53a2 │ │ │ │ @ instruction: 0x4631483a │ │ │ │ @ instruction: 0xf7e04478 │ │ │ │ ldr pc, [lr], #3221 @ 0xc95 │ │ │ │ addeq r7, r6, r2, asr #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, sl, lr, lsl #8 │ │ │ │ - rsbseq sl, sl, r8, lsr #10 │ │ │ │ - rsbseq sl, sl, r6, asr #10 │ │ │ │ - rsbseq sl, sl, r6, ror #5 │ │ │ │ - rsbseq pc, sl, r8, lsl #2 │ │ │ │ + rsbseq sl, sl, r2, lsl r4 │ │ │ │ + rsbseq sl, sl, ip, lsr #10 │ │ │ │ + rsbseq sl, sl, sl, asr #10 │ │ │ │ + rsbseq sl, sl, sl, ror #5 │ │ │ │ + rsbseq pc, sl, ip, lsl #2 │ │ │ │ umulleq r7, r6, lr, ip │ │ │ │ - rsbseq sl, sl, r0, lsl #5 │ │ │ │ - rsbseq pc, sl, r2, lsr #1 │ │ │ │ - rsbseq sl, sl, lr, asr r2 │ │ │ │ - rsbseq pc, sl, r0, lsl #1 │ │ │ │ - rsbseq sl, sl, r8, ror #3 │ │ │ │ - rsbseq sl, sl, r8, lsr #3 │ │ │ │ - rsbseq lr, sl, sl, asr #31 │ │ │ │ - rsbseq sl, sl, sl, lsl #3 │ │ │ │ - rsbseq lr, sl, ip, lsr #31 │ │ │ │ - rsbseq sl, sl, r4, ror #3 │ │ │ │ - ldrsbteq sl, [sl], #-18 @ 0xffffffee │ │ │ │ - rsbseq ip, sl, lr, lsr #23 │ │ │ │ - rsbseq sl, sl, sl, asr r0 │ │ │ │ - ldrshteq sl, [sl], #-16 │ │ │ │ - rsbseq sl, sl, r6, lsr r0 │ │ │ │ + rsbseq sl, sl, r4, lsl #5 │ │ │ │ + rsbseq pc, sl, r6, lsr #1 │ │ │ │ + rsbseq sl, sl, r2, ror #4 │ │ │ │ + rsbseq pc, sl, r4, lsl #1 │ │ │ │ + rsbseq sl, sl, ip, ror #3 │ │ │ │ + rsbseq sl, sl, ip, lsr #3 │ │ │ │ + rsbseq lr, sl, lr, asr #31 │ │ │ │ rsbseq sl, sl, lr, lsl #3 │ │ │ │ + ldrhteq lr, [sl], #-240 @ 0xffffff10 │ │ │ │ + rsbseq sl, sl, r8, ror #3 │ │ │ │ + ldrsbteq sl, [sl], #-22 @ 0xffffffea │ │ │ │ + ldrhteq ip, [sl], #-178 @ 0xffffff4e │ │ │ │ + rsbseq sl, sl, lr, asr r0 │ │ │ │ + ldrshteq sl, [sl], #-20 @ 0xffffffec │ │ │ │ + rsbseq sl, sl, sl, lsr r0 │ │ │ │ + @ instruction: 0x007aa192 │ │ │ │ + rsbseq sl, sl, r2, lsl r0 │ │ │ │ + rsbseq lr, sl, r4, lsr lr │ │ │ │ + @ instruction: 0x007a9f98 │ │ │ │ + ldrhteq lr, [sl], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r9, sl, r0, lsl #31 │ │ │ │ + rsbseq lr, sl, r2, lsr #27 │ │ │ │ + rsbseq r9, sl, r0, ror #30 │ │ │ │ + ldrdeq ip, [r0], r2 │ │ │ │ + rsbseq r9, sl, r8, asr #30 │ │ │ │ + @ instruction: 0x0080c8ba │ │ │ │ + rsbseq sl, sl, r8, lsl r0 │ │ │ │ + rsbseq sl, sl, r0 │ │ │ │ + @ instruction: 0x007aa09c │ │ │ │ + rsbseq r9, sl, lr, lsr #28 │ │ │ │ + rsbseq lr, sl, r2, asr ip │ │ │ │ + rsbseq r9, sl, ip, lsl #28 │ │ │ │ rsbseq sl, sl, lr │ │ │ │ - rsbseq lr, sl, r0, lsr lr │ │ │ │ - @ instruction: 0x007a9f94 │ │ │ │ - ldrhteq lr, [sl], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r9, sl, ip, ror pc │ │ │ │ - @ instruction: 0x007aed9e │ │ │ │ - rsbseq r9, sl, ip, asr pc │ │ │ │ - addeq ip, r0, lr, asr #17 │ │ │ │ - rsbseq r9, sl, r4, asr #30 │ │ │ │ - @ instruction: 0x0080c8b6 │ │ │ │ - rsbseq sl, sl, r4, lsl r0 │ │ │ │ - ldrshteq r9, [sl], #-252 @ 0xffffff04 │ │ │ │ - @ instruction: 0x007aa098 │ │ │ │ - rsbseq r9, sl, sl, lsr #28 │ │ │ │ - rsbseq lr, sl, lr, asr #24 │ │ │ │ - rsbseq r9, sl, r8, lsl #28 │ │ │ │ - rsbseq sl, sl, sl │ │ │ │ - rsbseq r9, sl, lr, lsr sp │ │ │ │ - rsbseq lr, sl, r0, ror #22 │ │ │ │ - rsbseq r9, sl, r2, lsl sp │ │ │ │ - rsbseq lr, sl, r6, lsr fp │ │ │ │ - ldrshteq r9, [sl], #-202 @ 0xffffff36 │ │ │ │ - rsbseq lr, sl, ip, lsl fp │ │ │ │ - ldrsbteq r9, [sl], #-192 @ 0xffffff40 │ │ │ │ - ldrshteq lr, [sl], #-164 @ 0xffffff5c │ │ │ │ - ldrhteq r9, [sl], #-198 @ 0xffffff3a │ │ │ │ - ldrsbteq lr, [sl], #-168 @ 0xffffff58 │ │ │ │ - @ instruction: 0x007a9c9a │ │ │ │ - ldrhteq lr, [sl], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r9, sl, lr, ror #24 │ │ │ │ - @ instruction: 0x007aea92 │ │ │ │ - rsbseq r9, sl, r4, lsr #24 │ │ │ │ - rsbseq lr, sl, r8, asr #20 │ │ │ │ + rsbseq r9, sl, r2, asr #26 │ │ │ │ + rsbseq lr, sl, r4, ror #22 │ │ │ │ + rsbseq r9, sl, r6, lsl sp │ │ │ │ + rsbseq lr, sl, sl, lsr fp │ │ │ │ + ldrshteq r9, [sl], #-206 @ 0xffffff32 │ │ │ │ + rsbseq lr, sl, r0, lsr #22 │ │ │ │ + ldrsbteq r9, [sl], #-196 @ 0xffffff3c │ │ │ │ + ldrshteq lr, [sl], #-168 @ 0xffffff58 │ │ │ │ + ldrhteq r9, [sl], #-202 @ 0xffffff36 │ │ │ │ + ldrsbteq lr, [sl], #-172 @ 0xffffff54 │ │ │ │ + @ instruction: 0x007a9c9e │ │ │ │ + rsbseq lr, sl, r0, asr #21 │ │ │ │ + rsbseq r9, sl, r2, ror ip │ │ │ │ + @ instruction: 0x007aea96 │ │ │ │ + rsbseq r9, sl, r8, lsr #24 │ │ │ │ + rsbseq lr, sl, ip, asr #20 │ │ │ │ rsbsle r2, r0, r0, lsl #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r4, asr #28 │ │ │ │ rsble r2, r0, r0, lsl #24 │ │ │ │ @@ -38051,25 +38051,25 @@ │ │ │ │ @ instruction: 0xf7e0300c │ │ │ │ stmdami pc, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e04478 │ │ │ │ @ instruction: 0xe7ecf997 │ │ │ │ addeq r7, r6, r4, lsr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x007a989a │ │ │ │ - ldrhteq lr, [sl], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r9, sl, sl, ror #15 │ │ │ │ + @ instruction: 0x007a989e │ │ │ │ + rsbseq lr, sl, r2, asr #13 │ │ │ │ + rsbseq r9, sl, lr, ror #15 │ │ │ │ @ instruction: 0x008671b8 │ │ │ │ - @ instruction: 0x007a9796 │ │ │ │ - rsbseq r9, sl, r8, lsl r7 │ │ │ │ - rsbseq lr, sl, ip, lsr r5 │ │ │ │ - rsbseq r9, sl, lr, asr #12 │ │ │ │ - rsbseq lr, sl, r0, ror r4 │ │ │ │ - rsbseq r9, sl, sl, lsr #12 │ │ │ │ - rsbseq lr, sl, ip, asr #8 │ │ │ │ + @ instruction: 0x007a979a │ │ │ │ + rsbseq r9, sl, ip, lsl r7 │ │ │ │ + rsbseq lr, sl, r0, asr #10 │ │ │ │ + rsbseq r9, sl, r2, asr r6 │ │ │ │ + rsbseq lr, sl, r4, ror r4 │ │ │ │ + rsbseq r9, sl, lr, lsr #12 │ │ │ │ + rsbseq lr, sl, r0, asr r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ bmi 14092b8 │ │ │ │ addlt r4, fp, pc, asr #22 │ │ │ │ @@ -38150,20 +38150,20 @@ │ │ │ │ ldmvs r0!, {r0, r4, r6, r7, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0c4a905 │ │ │ │ str pc, [r1, sp, asr #5] │ │ │ │ stcl 7, cr15, [r0, #-868]! @ 0xfffffc9c │ │ │ │ umulleq r6, r6, r8, pc @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r6, r6, sl, asr pc │ │ │ │ - rsbseq r9, sl, r0, lsr r5 │ │ │ │ - rsbseq lr, sl, r4, asr r3 │ │ │ │ - rsbseq r9, sl, r6, lsl r5 │ │ │ │ - rsbseq lr, sl, sl, lsr r3 │ │ │ │ - rsbseq r9, sl, lr, asr #9 │ │ │ │ - ldrshteq lr, [sl], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r9, sl, r4, lsr r5 │ │ │ │ + rsbseq lr, sl, r8, asr r3 │ │ │ │ + rsbseq r9, sl, sl, lsl r5 │ │ │ │ + rsbseq lr, sl, lr, lsr r3 │ │ │ │ + ldrsbteq r9, [sl], #-66 @ 0xffffffbe │ │ │ │ + ldrshteq lr, [sl], #-36 @ 0xffffffdc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb8eddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ ldrdeq pc, [r8], r0 │ │ │ │ @ instruction: 0xf0524617 │ │ │ │ @ instruction: 0x4604f4fb │ │ │ │ @@ -38266,20 +38266,20 @@ │ │ │ │ @ instruction: 0xfff0f7df │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bfi r4, sl, #12, #7 │ │ │ │ ldcl 7, cr15, [r8], #-868 @ 0xfffffc9c │ │ │ │ addeq r6, r6, ip, asr #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq r6, r6, r8, sp @ │ │ │ │ - rsbseq r9, sl, ip, lsl #7 │ │ │ │ - ldrhteq lr, [sl], #-16 │ │ │ │ - @ instruction: 0x007a9594 │ │ │ │ - rsbseq r9, sl, lr, ror r5 │ │ │ │ - ldrsbteq r9, [sl], #-44 @ 0xffffffd4 │ │ │ │ - ldrshteq lr, [sl], #-14 │ │ │ │ + @ instruction: 0x007a9390 │ │ │ │ + ldrhteq lr, [sl], #-20 @ 0xffffffec │ │ │ │ + @ instruction: 0x007a9598 │ │ │ │ + rsbseq r9, sl, r2, lsl #11 │ │ │ │ + rsbseq r9, sl, r0, ror #5 │ │ │ │ + rsbseq lr, sl, r2, lsl #2 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ blcs 536b8 │ │ │ │ cdpvs 0, 0, cr13, cr3, cr13, {2} │ │ │ │ suble r2, sl, r0, lsl #22 │ │ │ │ blcs 537c4 │ │ │ │ blvs fe52bed8 │ │ │ │ biccc pc, r3, #201326595 @ 0xc000003 │ │ │ │ @@ -38370,26 +38370,26 @@ │ │ │ │ mcr2 7, 3, pc, cr0, cr15, {6} @ │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xff1cf7df │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e790 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbseq r9, sl, r6, asr #4 │ │ │ │ - rsbseq r9, sl, r2, lsr #9 │ │ │ │ - rsbseq r9, sl, ip, lsl #4 │ │ │ │ - rsbseq lr, sl, r0, lsr r0 │ │ │ │ - rsbseq r9, sl, r4, ror #3 │ │ │ │ - rsbseq lr, sl, r8 │ │ │ │ - rsbseq r9, sl, sl, ror #2 │ │ │ │ - rsbseq sp, sl, lr, lsl #31 │ │ │ │ - rsbseq r9, sl, ip, asr #2 │ │ │ │ - rsbseq sp, sl, r0, ror pc │ │ │ │ - rsbseq r9, sl, r0, lsr r1 │ │ │ │ - addeq fp, r0, r2, lsr #21 │ │ │ │ + rsbseq r9, sl, sl, asr #4 │ │ │ │ + rsbseq r9, sl, r6, lsr #9 │ │ │ │ + rsbseq r9, sl, r0, lsl r2 │ │ │ │ + rsbseq lr, sl, r4, lsr r0 │ │ │ │ + rsbseq r9, sl, r8, ror #3 │ │ │ │ + rsbseq lr, sl, ip │ │ │ │ + rsbseq r9, sl, lr, ror #2 │ │ │ │ + @ instruction: 0x007adf92 │ │ │ │ + rsbseq r9, sl, r0, asr r1 │ │ │ │ + rsbseq sp, sl, r4, ror pc │ │ │ │ + rsbseq r9, sl, r4, lsr r1 │ │ │ │ + addeq fp, r0, r6, lsr #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 10897c8 │ │ │ │ blmi 10897f0 │ │ │ │ addlt r4, r4, sl, ror r4 │ │ │ │ @@ -38454,21 +38454,21 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7df4478 │ │ │ │ @ instruction: 0xf04ffe75 │ │ │ │ @ instruction: 0xe7cc33ff │ │ │ │ b ffff5fd8 │ │ │ │ umulleq r6, r6, ip, sl @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r9, [sl], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r9, sl, ip, asr #5 │ │ │ │ + ldrsbteq r9, [sl], #-46 @ 0xffffffd2 │ │ │ │ + ldrsbteq r9, [sl], #-32 @ 0xffffffe0 │ │ │ │ addeq r6, r6, r2, lsl #20 │ │ │ │ - rsbseq r9, sl, lr │ │ │ │ - rsbseq sp, sl, r2, lsr lr │ │ │ │ - rsbseq r8, sl, r6, ror #31 │ │ │ │ - rsbseq sp, sl, r8, lsl #28 │ │ │ │ + rsbseq r9, sl, r2, lsl r0 │ │ │ │ + rsbseq sp, sl, r6, lsr lr │ │ │ │ + rsbseq r8, sl, sl, ror #31 │ │ │ │ + rsbseq sp, sl, ip, lsl #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r4], -r9, lsl #1 │ │ │ │ ldrmi r4, [sp], -r5, lsr #21 │ │ │ │ ldrbtmi r4, [sl], #-2981 @ 0xfffff45b │ │ │ │ @@ -38634,31 +38634,31 @@ │ │ │ │ @ instruction: 0xf04f4816 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 7, cr15, [ip, #-892] @ 0xfffffc84 │ │ │ │ @ instruction: 0xf7d9e7d2 │ │ │ │ svclt 0x0000e998 │ │ │ │ addeq r6, r6, lr, asr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r9, [sl], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r8, sl, r6, lsr pc │ │ │ │ - rsbseq ip, sp, r8, lsl #15 │ │ │ │ - rsbseq ip, sp, lr, lsl #14 │ │ │ │ - rsbseq r8, sl, r8, lsr #29 │ │ │ │ - rsbseq r9, sl, ip, asr #2 │ │ │ │ + rsbseq r9, sl, r0, asr #3 │ │ │ │ + rsbseq r8, sl, sl, lsr pc │ │ │ │ + rsbseq ip, sp, ip, lsl #15 │ │ │ │ + rsbseq ip, sp, r2, lsl r7 │ │ │ │ + rsbseq r8, sl, ip, lsr #29 │ │ │ │ + rsbseq r9, sl, r0, asr r1 │ │ │ │ addeq r6, r6, r8, ror r7 │ │ │ │ - rsbseq r8, sl, r6, lsl #27 │ │ │ │ - rsbseq sp, sl, sl, lsr #23 │ │ │ │ - rsbseq r8, sl, ip, ror #26 │ │ │ │ - rsbseq sp, sl, lr, lsl #23 │ │ │ │ - rsbseq r8, sl, ip, asr #26 │ │ │ │ - rsbseq sp, sl, lr, ror #22 │ │ │ │ - rsbseq r8, sl, r0, lsr sp │ │ │ │ - rsbseq sp, sl, r2, asr fp │ │ │ │ - rsbseq r8, sl, r4, lsl sp │ │ │ │ - rsbseq sp, sl, r6, lsr fp │ │ │ │ + rsbseq r8, sl, sl, lsl #27 │ │ │ │ + rsbseq sp, sl, lr, lsr #23 │ │ │ │ + rsbseq r8, sl, r0, ror sp │ │ │ │ + @ instruction: 0x007adb92 │ │ │ │ + rsbseq r8, sl, r0, asr sp │ │ │ │ + rsbseq sp, sl, r2, ror fp │ │ │ │ + rsbseq r8, sl, r4, lsr sp │ │ │ │ + rsbseq sp, sl, r6, asr fp │ │ │ │ + rsbseq r8, sl, r8, lsl sp │ │ │ │ + rsbseq sp, sl, sl, lsr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ umulllt r4, r7, r3, sl │ │ │ │ ldrbtmi r4, [sl], #-2963 @ 0xfffff46d │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -38805,25 +38805,25 @@ │ │ │ │ ldmdami r0, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fedf6566 │ │ │ │ @ instruction: 0xf7d9e74e │ │ │ │ svclt 0x0000e842 │ │ │ │ addeq r6, r6, sl, ror #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r8, [sl], #-182 @ 0xffffff4a │ │ │ │ - rsbseq sp, sl, sl, lsl sl │ │ │ │ - ldrsbteq r8, [sl], #-190 @ 0xffffff42 │ │ │ │ - rsbseq sp, sl, r2, lsl #20 │ │ │ │ + ldrshteq r8, [sl], #-186 @ 0xffffff46 │ │ │ │ + rsbseq sp, sl, lr, lsl sl │ │ │ │ + rsbseq r8, sl, r2, ror #23 │ │ │ │ + rsbseq sp, sl, r6, lsl #20 │ │ │ │ addeq r6, r6, r4, lsl #11 │ │ │ │ - rsbseq r8, sl, r2, ror fp │ │ │ │ - rsbseq r8, sl, r6, lsr #21 │ │ │ │ - rsbseq sp, sl, sl, asr #17 │ │ │ │ - rsbseq r8, sl, ip, ror #20 │ │ │ │ - rsbseq r8, sl, r6, ror #20 │ │ │ │ - rsbseq sp, sl, sl, lsl #17 │ │ │ │ + rsbseq r8, sl, r6, ror fp │ │ │ │ + rsbseq r8, sl, sl, lsr #21 │ │ │ │ + rsbseq sp, sl, lr, asr #17 │ │ │ │ + rsbseq r8, sl, r0, ror sl │ │ │ │ + rsbseq r8, sl, sl, ror #20 │ │ │ │ + rsbseq sp, sl, lr, lsl #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, r3, lsl #19 │ │ │ │ bicmi pc, r4, #13828096 @ 0xd30000 │ │ │ │ suble r2, r8, r0, lsl #24 │ │ │ │ @@ -38965,20 +38965,20 @@ │ │ │ │ stmdami sl, {r0, r1, r2, r5, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b6f7df │ │ │ │ stmdbls r3, {r3, fp, lr} │ │ │ │ @ instruction: 0xf7df4478 │ │ │ │ blls 137238 │ │ │ │ svclt 0x0000e72e │ │ │ │ - ldrhteq r8, [sl], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r8, sl, lr, lsl #19 │ │ │ │ - ldrhteq sp, [sl], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r8, sl, r2, ror #15 │ │ │ │ - ldrsbteq r8, [sl], #-124 @ 0xffffff84 │ │ │ │ - rsbseq sp, sl, r0, lsl #12 │ │ │ │ + ldrhteq r8, [sl], #-148 @ 0xffffff6c │ │ │ │ + @ instruction: 0x007a8992 │ │ │ │ + ldrhteq sp, [sl], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r8, sl, r6, ror #15 │ │ │ │ + rsbseq r8, sl, r0, ror #15 │ │ │ │ + rsbseq sp, sl, r4, lsl #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8fa98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs r3, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ bicmi pc, r4, #13828096 @ 0xd30000 │ │ │ │ vmla.i , q10, d0[7] │ │ │ │ @@ -39087,24 +39087,24 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf984f7df │ │ │ │ strb r9, [r7, r5, lsl #22] │ │ │ │ ldmdaeq r0, {r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svc 0x00daf7d8 │ │ │ │ svclt 0x0000e76c │ │ │ │ ... │ │ │ │ - rsbseq r8, sl, r8, lsl sl │ │ │ │ - ldrsbteq r8, [sl], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r8, sl, ip, lsr sl │ │ │ │ - rsbseq r8, sl, r4, ror #13 │ │ │ │ - rsbseq r3, sp, r2, lsl #12 │ │ │ │ - rsbseq r8, sl, r8, asr #17 │ │ │ │ - rsbseq r8, sl, r0, lsr #12 │ │ │ │ - rsbseq sp, sl, r4, asr #8 │ │ │ │ - rsbseq r8, sl, r2, lsl #12 │ │ │ │ - rsbseq sp, sl, r6, lsr #8 │ │ │ │ + rsbseq r8, sl, ip, lsl sl │ │ │ │ + rsbseq r8, sl, r2, ror #19 │ │ │ │ + rsbseq r8, sl, r0, asr #20 │ │ │ │ + rsbseq r8, sl, r8, ror #13 │ │ │ │ + rsbseq r3, sp, r6, lsl #12 │ │ │ │ + rsbseq r8, sl, ip, asr #17 │ │ │ │ + rsbseq r8, sl, r4, lsr #12 │ │ │ │ + rsbseq sp, sl, r8, asr #8 │ │ │ │ + rsbseq r8, sl, r6, lsl #12 │ │ │ │ + rsbseq sp, sl, sl, lsr #8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwls fp, #12421 @ 0x3085 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ mcrvs 0, 2, r8, cr12, cr14, {4} │ │ │ │ @@ -39210,21 +39210,21 @@ │ │ │ │ cmppcc r2, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ @ instruction: 0xf7de300c │ │ │ │ stmdami r9, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ @ instruction: 0xf884f7df │ │ │ │ strb r9, [r9, r2, lsl #22] │ │ │ │ - rsbseq r8, sl, sl, lsr #10 │ │ │ │ - rsbseq sp, sl, lr, asr #6 │ │ │ │ - rsbseq r8, sl, r6, ror #9 │ │ │ │ - rsbseq r8, sl, r0, lsr #8 │ │ │ │ - rsbseq sp, sl, r4, asr #4 │ │ │ │ - rsbseq r8, sl, r2, lsl #8 │ │ │ │ - rsbseq sp, sl, r6, lsr #4 │ │ │ │ + rsbseq r8, sl, lr, lsr #10 │ │ │ │ + rsbseq sp, sl, r2, asr r3 │ │ │ │ + rsbseq r8, sl, sl, ror #9 │ │ │ │ + rsbseq r8, sl, r4, lsr #8 │ │ │ │ + rsbseq sp, sl, r8, asr #4 │ │ │ │ + rsbseq r8, sl, r6, lsl #8 │ │ │ │ + rsbseq sp, sl, sl, lsr #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwls fp, #12421 @ 0x3085 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ mcrvs 0, 2, r8, cr12, cr0, {7} │ │ │ │ @@ -39354,19 +39354,19 @@ │ │ │ │ stmdami r9, {r0, r4, r5, r6, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 5, pc, cr10, cr14, {6} @ │ │ │ │ stmdbls r2, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7de4478 │ │ │ │ blls f8c20 │ │ │ │ svclt 0x0000e7ec │ │ │ │ - rsbseq r8, sl, lr, asr #6 │ │ │ │ - rsbseq sp, sl, r2, ror r1 │ │ │ │ - rsbseq r8, sl, r6, lsl #6 │ │ │ │ - rsbseq r8, sl, r4, asr #3 │ │ │ │ - rsbseq ip, sl, r8, ror #31 │ │ │ │ + rsbseq r8, sl, r2, asr r3 │ │ │ │ + rsbseq sp, sl, r6, ror r1 │ │ │ │ + rsbseq r8, sl, sl, lsl #6 │ │ │ │ + rsbseq r8, sl, r8, asr #3 │ │ │ │ + rsbseq ip, sl, ip, ror #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1f4364 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ ldrmi fp, [r4], -r7, lsr #1 │ │ │ │ strtcs pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ @@ -39635,29 +39635,29 @@ │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ mcr2 7, 7, pc, cr6, cr11, {7} @ │ │ │ │ svclt 0x0000e7a5 │ │ │ │ ... │ │ │ │ addeq r5, r6, sl, asr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r5, r6, ip, lsl #22 │ │ │ │ - rsbseq r8, sl, r4, lsl #2 │ │ │ │ - rsbseq ip, sl, r8, lsr #30 │ │ │ │ - rsbseq r8, sl, r6, asr #1 │ │ │ │ - rsbseq ip, sl, sl, ror #29 │ │ │ │ - rsbseq r8, sl, ip, lsr #1 │ │ │ │ - ldrsbteq ip, [sl], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r7, sl, r6, lsr #28 │ │ │ │ - rsbseq ip, sl, sl, asr #24 │ │ │ │ - rsbseq r7, sl, r8, lsl #28 │ │ │ │ - rsbseq ip, sl, ip, lsr #24 │ │ │ │ - rsbseq r8, sl, r0, lsr #2 │ │ │ │ - rsbseq fp, sp, ip, asr #12 │ │ │ │ - rsbseq r7, sl, lr, ror #27 │ │ │ │ - rsbseq r7, sl, sl, ror sp │ │ │ │ - @ instruction: 0x007acb9c │ │ │ │ + rsbseq r8, sl, r8, lsl #2 │ │ │ │ + rsbseq ip, sl, ip, lsr #30 │ │ │ │ + rsbseq r8, sl, sl, asr #1 │ │ │ │ + rsbseq ip, sl, lr, ror #29 │ │ │ │ + ldrhteq r8, [sl], #-0 │ │ │ │ + ldrsbteq ip, [sl], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r7, sl, sl, lsr #28 │ │ │ │ + rsbseq ip, sl, lr, asr #24 │ │ │ │ + rsbseq r7, sl, ip, lsl #28 │ │ │ │ + rsbseq ip, sl, r0, lsr ip │ │ │ │ + rsbseq r8, sl, r4, lsr #2 │ │ │ │ + rsbseq fp, sp, r0, asr r6 │ │ │ │ + ldrshteq r7, [sl], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r7, sl, lr, ror sp │ │ │ │ + rsbseq ip, sl, r0, lsr #23 │ │ │ │ @ instruction: 0x1644f8df │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf95ef7fc │ │ │ │ andcs r6, r0, r3, lsr #24 │ │ │ │ mrrcne 11, 10, r6, sl, cr1 │ │ │ │ strtvs r6, [r2], #-3171 @ 0xfffff39d │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ @@ -40051,43 +40051,43 @@ │ │ │ │ ldmibvs fp, {r0, r4, r8, r9, fp, ip, pc}^ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ strtmi r8, [r2], r0, lsr #1 │ │ │ │ ldcls 5, cr2, [r1], {-0} │ │ │ │ svclt 0x0000e058 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r8, sl, r6, asr #32 │ │ │ │ - rsbseq r8, sl, r2, lsl r0 │ │ │ │ - rsbseq fp, sp, ip, lsr r5 │ │ │ │ - ldrsbteq r7, [sl], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r7, sl, r6, ror #24 │ │ │ │ - rsbseq ip, sl, r6, lsl #21 │ │ │ │ - rsbseq r7, sl, r0, lsl #31 │ │ │ │ - ldrhteq r7, [sl], #-182 @ 0xffffff4a │ │ │ │ - ldrsbteq ip, [sl], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r7, sl, ip, asr #22 │ │ │ │ - rsbseq ip, sl, lr, ror #18 │ │ │ │ - rsbseq r7, sl, r0, ror #21 │ │ │ │ - rsbseq ip, sl, r2, lsl #18 │ │ │ │ - rsbseq r7, sl, sl, lsr #21 │ │ │ │ - rsbseq ip, sl, ip, asr #17 │ │ │ │ - ldrhteq r2, [lr], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r7, sl, lr, asr #20 │ │ │ │ - @ instruction: 0x007a799c │ │ │ │ - rsbseq r7, sl, r0, lsl r8 │ │ │ │ - rsbseq ip, sl, r2, lsr r6 │ │ │ │ - rsbseq r7, sl, r2, asr #22 │ │ │ │ - rsbseq r7, sl, ip, asr #15 │ │ │ │ - ldrshteq ip, [sl], #-80 @ 0xffffffb0 │ │ │ │ - ldrhteq r7, [sl], #-112 @ 0xffffff90 │ │ │ │ - ldrsbteq ip, [sl], #-82 @ 0xffffffae │ │ │ │ + rsbseq r8, sl, sl, asr #32 │ │ │ │ + rsbseq r8, sl, r6, lsl r0 │ │ │ │ + rsbseq fp, sp, r0, asr #10 │ │ │ │ + rsbseq r7, sl, r0, ror #25 │ │ │ │ + rsbseq r7, sl, sl, ror #24 │ │ │ │ + rsbseq ip, sl, sl, lsl #21 │ │ │ │ + rsbseq r7, sl, r4, lsl #31 │ │ │ │ + ldrhteq r7, [sl], #-186 @ 0xffffff46 │ │ │ │ + ldrsbteq ip, [sl], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r7, sl, r0, asr fp │ │ │ │ + rsbseq ip, sl, r2, ror r9 │ │ │ │ + rsbseq r7, sl, r4, ror #21 │ │ │ │ + rsbseq ip, sl, r6, lsl #18 │ │ │ │ + rsbseq r7, sl, lr, lsr #21 │ │ │ │ + ldrsbteq ip, [sl], #-128 @ 0xffffff80 │ │ │ │ + ldrhteq r2, [lr], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r7, sl, r2, asr sl │ │ │ │ + rsbseq r7, sl, r0, lsr #19 │ │ │ │ + rsbseq r7, sl, r4, lsl r8 │ │ │ │ + rsbseq ip, sl, r6, lsr r6 │ │ │ │ + rsbseq r7, sl, r6, asr #22 │ │ │ │ + ldrsbteq r7, [sl], #-112 @ 0xffffff90 │ │ │ │ + ldrshteq ip, [sl], #-84 @ 0xffffffac │ │ │ │ + ldrhteq r7, [sl], #-116 @ 0xffffff8c │ │ │ │ + ldrsbteq ip, [sl], #-86 @ 0xffffffaa │ │ │ │ addeq r5, r6, r4, ror #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, sl, r6, ror r7 │ │ │ │ - rsbseq r7, pc, r2, ror r9 @ │ │ │ │ + rsbseq r7, sl, sl, ror r7 │ │ │ │ + rsbseq r7, pc, r6, ror r9 @ │ │ │ │ stmdbls r8, {r1, r4, r5, r9, sl, lr} │ │ │ │ ldrbmi r4, [r0], -r3, asr #12 │ │ │ │ mcr2 7, 0, pc, cr0, cr11, {7} @ │ │ │ │ ldmdbls r7, {r4, r8, r9, fp, ip, pc} │ │ │ │ ldc 6, cr4, [r3, #32] │ │ │ │ @ instruction: 0xf0c30b18 │ │ │ │ ldmdbls r7, {r0, r3, r4, r7, r9, ip, sp, lr, pc} │ │ │ │ @@ -40437,47 +40437,47 @@ │ │ │ │ ldrdeq pc, [ip], -r9 │ │ │ │ @ instruction: 0xf0eaf0c2 │ │ │ │ @ instruction: 0xf8d9990e │ │ │ │ @ instruction: 0xf0c2000c │ │ │ │ @ instruction: 0xf7fef0e5 │ │ │ │ @ instruction: 0xf7d8bfc0 │ │ │ │ svclt 0x0000e944 │ │ │ │ - rsbseq r7, sl, r0, asr #11 │ │ │ │ - rsbseq r7, sl, r6, lsr #7 │ │ │ │ - rsbseq ip, sl, r8, asr #3 │ │ │ │ - rsbseq r7, sl, r8, lsl #7 │ │ │ │ - @ instruction: 0x007a7690 │ │ │ │ - ldrshteq r7, [sl], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq ip, sl, r2, lsr #2 │ │ │ │ - rsbseq r7, sl, r2, ror #5 │ │ │ │ - rsbseq ip, sl, r4, lsl #2 │ │ │ │ - rsbseq r7, sl, r6, asr #5 │ │ │ │ - rsbseq ip, sl, r8, ror #1 │ │ │ │ - rsbseq r7, sl, sl, lsr #5 │ │ │ │ - rsbseq ip, sl, ip, asr #1 │ │ │ │ - rsbseq r7, sl, lr, lsl #5 │ │ │ │ - ldrhteq ip, [sl], #-0 │ │ │ │ - rsbseq r7, sl, r0, ror r2 │ │ │ │ - @ instruction: 0x007ac092 │ │ │ │ - rsbseq r7, sl, r2, asr r2 │ │ │ │ - rsbseq ip, sl, r4, ror r0 │ │ │ │ - rsbseq r7, sl, r6, lsr r2 │ │ │ │ - rsbseq ip, sl, r8, asr r0 │ │ │ │ - rsbseq r7, sl, sl, lsl r2 │ │ │ │ - rsbseq ip, sl, ip, lsr r0 │ │ │ │ - rsbseq r7, sl, r8, asr #10 │ │ │ │ - rsbseq r7, sl, r8, lsr #3 │ │ │ │ - rsbseq fp, sl, ip, asr #31 │ │ │ │ - rsbseq r7, sl, r4, lsr #4 │ │ │ │ - rsbseq r7, sl, sl, asr r1 │ │ │ │ - rsbseq fp, sl, lr, ror pc │ │ │ │ - rsbseq r7, sl, r8, lsr #2 │ │ │ │ - rsbseq fp, sl, ip, asr #30 │ │ │ │ - ldrshteq r7, [sl], #-6 │ │ │ │ - rsbseq fp, sl, sl, lsl pc │ │ │ │ + rsbseq r7, sl, r4, asr #11 │ │ │ │ + rsbseq r7, sl, sl, lsr #7 │ │ │ │ + rsbseq ip, sl, ip, asr #3 │ │ │ │ + rsbseq r7, sl, ip, lsl #7 │ │ │ │ + @ instruction: 0x007a7694 │ │ │ │ + rsbseq r7, sl, r2, lsl #6 │ │ │ │ + rsbseq ip, sl, r6, lsr #2 │ │ │ │ + rsbseq r7, sl, r6, ror #5 │ │ │ │ + rsbseq ip, sl, r8, lsl #2 │ │ │ │ + rsbseq r7, sl, sl, asr #5 │ │ │ │ + rsbseq ip, sl, ip, ror #1 │ │ │ │ + rsbseq r7, sl, lr, lsr #5 │ │ │ │ + ldrsbteq ip, [sl], #-0 │ │ │ │ + @ instruction: 0x007a7292 │ │ │ │ + ldrhteq ip, [sl], #-4 │ │ │ │ + rsbseq r7, sl, r4, ror r2 │ │ │ │ + @ instruction: 0x007ac096 │ │ │ │ + rsbseq r7, sl, r6, asr r2 │ │ │ │ + rsbseq ip, sl, r8, ror r0 │ │ │ │ + rsbseq r7, sl, sl, lsr r2 │ │ │ │ + rsbseq ip, sl, ip, asr r0 │ │ │ │ + rsbseq r7, sl, lr, lsl r2 │ │ │ │ + rsbseq ip, sl, r0, asr #32 │ │ │ │ + rsbseq r7, sl, ip, asr #10 │ │ │ │ + rsbseq r7, sl, ip, lsr #3 │ │ │ │ + ldrsbteq fp, [sl], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r7, sl, r8, lsr #4 │ │ │ │ + rsbseq r7, sl, lr, asr r1 │ │ │ │ + rsbseq fp, sl, r2, lsl #31 │ │ │ │ + rsbseq r7, sl, ip, lsr #2 │ │ │ │ + rsbseq fp, sl, r0, asr pc │ │ │ │ + ldrshteq r7, [sl], #-10 │ │ │ │ + rsbseq fp, sl, lr, lsl pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrmi r4, [r1], r4, lsl #12 │ │ │ │ @ instruction: 0xf8df4610 │ │ │ │ @ instruction: 0x469a26f8 │ │ │ │ @@ -40924,33 +40924,33 @@ │ │ │ │ @ instruction: 0xf7dd300c │ │ │ │ ldmdami r7, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7dd4478 │ │ │ │ @ instruction: 0xe7edfb1f │ │ │ │ addeq r4, r6, r8, ror #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, sl, lr, lsr #30 │ │ │ │ - ldrshteq r6, [sl], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r6, sl, r2, lsr pc │ │ │ │ + ldrshteq r6, [sl], #-220 @ 0xffffff24 │ │ │ │ addeq r4, r6, r0, asr #15 │ │ │ │ - rsbseq r6, sl, r8, asr #27 │ │ │ │ - rsbseq fp, sl, sl, ror #23 │ │ │ │ - rsbseq r6, sl, r6, lsr #27 │ │ │ │ - rsbseq fp, sl, r8, asr #23 │ │ │ │ - rsbseq r6, sl, r4, lsl #27 │ │ │ │ - rsbseq fp, sl, r6, lsr #23 │ │ │ │ - rsbseq r6, sl, sl, ror #20 │ │ │ │ - rsbseq fp, sl, lr, lsl #17 │ │ │ │ - rsbseq r6, sl, lr, lsr sl │ │ │ │ - rsbseq fp, sl, r2, ror #16 │ │ │ │ - rsbseq r6, sl, r8, ror r9 │ │ │ │ - @ instruction: 0x007ab79c │ │ │ │ - rsbseq r6, sl, ip, asr r9 │ │ │ │ - rsbseq fp, sl, lr, ror r7 │ │ │ │ - rsbseq r6, sl, sl, lsr r9 │ │ │ │ - rsbseq fp, sl, ip, asr r7 │ │ │ │ + rsbseq r6, sl, ip, asr #27 │ │ │ │ + rsbseq fp, sl, lr, ror #23 │ │ │ │ + rsbseq r6, sl, sl, lsr #27 │ │ │ │ + rsbseq fp, sl, ip, asr #23 │ │ │ │ + rsbseq r6, sl, r8, lsl #27 │ │ │ │ + rsbseq fp, sl, sl, lsr #23 │ │ │ │ + rsbseq r6, sl, lr, ror #20 │ │ │ │ + @ instruction: 0x007ab892 │ │ │ │ + rsbseq r6, sl, r2, asr #20 │ │ │ │ + rsbseq fp, sl, r6, ror #16 │ │ │ │ + rsbseq r6, sl, ip, ror r9 │ │ │ │ + rsbseq fp, sl, r0, lsr #15 │ │ │ │ + rsbseq r6, sl, r0, ror #18 │ │ │ │ + rsbseq fp, sl, r2, lsl #15 │ │ │ │ + rsbseq r6, sl, lr, lsr r9 │ │ │ │ + rsbseq fp, sl, r0, ror #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb91974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf0d8f0e2 │ │ │ │ movwcs fp, #6424 @ 0x1918 │ │ │ │ @@ -41013,20 +41013,20 @@ │ │ │ │ stmdami sl, {r0, r2, r4, r5, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b0f7dd │ │ │ │ stmdbls r3, {r3, fp, lr} │ │ │ │ @ instruction: 0xf7dd4478 │ │ │ │ blls 13922c │ │ │ │ svclt 0x0000e782 │ │ │ │ - rsbseq r6, sl, sl, asr #16 │ │ │ │ - rsbseq fp, sl, lr, ror #12 │ │ │ │ - rsbseq r6, sl, sl, lsl r8 │ │ │ │ - rsbseq fp, sl, lr, lsr r6 │ │ │ │ - ldrsbteq r6, [sl], #-112 @ 0xffffff90 │ │ │ │ - ldrshteq fp, [sl], #-84 @ 0xffffffac │ │ │ │ + rsbseq r6, sl, lr, asr #16 │ │ │ │ + rsbseq fp, sl, r2, ror r6 │ │ │ │ + rsbseq r6, sl, lr, lsl r8 │ │ │ │ + rsbseq fp, sl, r2, asr #12 │ │ │ │ + ldrsbteq r6, [sl], #-116 @ 0xffffff8c │ │ │ │ + ldrshteq fp, [sl], #-88 @ 0xffffffa8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r5, lsl #19 │ │ │ │ bicpl pc, r4, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @@ -41206,33 +41206,33 @@ │ │ │ │ @ instruction: 0x46314817 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf82ef7dd │ │ │ │ @ instruction: 0xf04f4815 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8e8f7dd │ │ │ │ svclt 0x0000e7ad │ │ │ │ - rsbseq r6, sl, r8, lsr r7 │ │ │ │ - rsbseq r6, sl, r8, ror r6 │ │ │ │ - rsbseq r6, sl, sl, asr #11 │ │ │ │ - rsbseq fp, sl, lr, ror #7 │ │ │ │ - rsbseq r6, sl, r4, lsl #11 │ │ │ │ - rsbseq r6, sl, lr, ror #10 │ │ │ │ - @ instruction: 0x007ab390 │ │ │ │ - rsbseq r6, sl, lr, asr #10 │ │ │ │ - rsbseq fp, sl, r0, ror r3 │ │ │ │ - rsbseq r6, sl, r4, lsr r5 │ │ │ │ - rsbseq fp, sl, r6, asr r3 │ │ │ │ - rsbseq r6, sl, sl, lsl r5 │ │ │ │ - rsbseq fp, sl, ip, lsr r3 │ │ │ │ - rsbseq r6, sl, r0, lsl #10 │ │ │ │ - rsbseq fp, sl, r2, lsr #6 │ │ │ │ - rsbseq r6, sl, r6, ror #9 │ │ │ │ - rsbseq fp, sl, r8, lsl #6 │ │ │ │ - rsbseq r6, sl, ip, asr #9 │ │ │ │ - rsbseq fp, sl, lr, ror #5 │ │ │ │ + rsbseq r6, sl, ip, lsr r7 │ │ │ │ + rsbseq r6, sl, ip, ror r6 │ │ │ │ + rsbseq r6, sl, lr, asr #11 │ │ │ │ + ldrshteq fp, [sl], #-50 @ 0xffffffce │ │ │ │ + rsbseq r6, sl, r8, lsl #11 │ │ │ │ + rsbseq r6, sl, r2, ror r5 │ │ │ │ + @ instruction: 0x007ab394 │ │ │ │ + rsbseq r6, sl, r2, asr r5 │ │ │ │ + rsbseq fp, sl, r4, ror r3 │ │ │ │ + rsbseq r6, sl, r8, lsr r5 │ │ │ │ + rsbseq fp, sl, sl, asr r3 │ │ │ │ + rsbseq r6, sl, lr, lsl r5 │ │ │ │ + rsbseq fp, sl, r0, asr #6 │ │ │ │ + rsbseq r6, sl, r4, lsl #10 │ │ │ │ + rsbseq fp, sl, r6, lsr #6 │ │ │ │ + rsbseq r6, sl, sl, ror #9 │ │ │ │ + rsbseq fp, sl, ip, lsl #6 │ │ │ │ + ldrsbteq r6, [sl], #-64 @ 0xffffffc0 │ │ │ │ + ldrshteq fp, [sl], #-34 @ 0xffffffde │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r7, r3, lsl #19 │ │ │ │ bicmi pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @@ -41500,45 +41500,45 @@ │ │ │ │ strtmi r4, [r9], -r3, lsr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r2, #880]! @ 0x370 │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 7, 4, pc, cr12, cr12, {6} │ │ │ │ svclt 0x0000e764 │ │ │ │ - ldrshteq r6, [sl], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r6, sl, sl, asr #7 │ │ │ │ - rsbseq fp, sl, lr, ror #3 │ │ │ │ - rsbseq r6, sl, r4, lsr r2 │ │ │ │ - rsbseq r6, sl, r2, asr #3 │ │ │ │ - rsbseq sl, sl, r6, ror #31 │ │ │ │ - rsbseq r6, sl, ip, ror r1 │ │ │ │ - rsbseq r6, sl, r8, ror #2 │ │ │ │ - rsbseq sl, sl, sl, lsl #31 │ │ │ │ - rsbseq r6, sl, r8, asr #2 │ │ │ │ - rsbseq sl, sl, sl, ror #30 │ │ │ │ - rsbseq r6, sl, ip, lsr #2 │ │ │ │ - rsbseq sl, sl, lr, asr #30 │ │ │ │ - rsbseq r6, sl, r0, lsl r1 │ │ │ │ - rsbseq sl, sl, r2, lsr pc │ │ │ │ - ldrshteq r6, [sl], #-4 │ │ │ │ - rsbseq sl, sl, r6, lsl pc │ │ │ │ - ldrsbteq r6, [sl], #-8 │ │ │ │ - ldrshteq sl, [sl], #-234 @ 0xffffff16 │ │ │ │ - ldrhteq r6, [sl], #-12 │ │ │ │ - ldrsbteq sl, [sl], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r6, sl, r0, lsr #1 │ │ │ │ - rsbseq sl, sl, r2, asr #29 │ │ │ │ - rsbseq r6, sl, r4, lsl #1 │ │ │ │ - rsbseq sl, sl, r6, lsr #29 │ │ │ │ - rsbseq r6, sl, r8, rrx │ │ │ │ - rsbseq sl, sl, sl, lsl #29 │ │ │ │ - rsbseq r6, sl, lr, asr #32 │ │ │ │ - rsbseq sl, sl, r0, ror lr │ │ │ │ - rsbseq r6, sl, r4, lsr r0 │ │ │ │ - rsbseq sl, sl, r6, asr lr │ │ │ │ + ldrshteq r6, [sl], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r6, sl, lr, asr #7 │ │ │ │ + ldrshteq fp, [sl], #-18 @ 0xffffffee │ │ │ │ + rsbseq r6, sl, r8, lsr r2 │ │ │ │ + rsbseq r6, sl, r6, asr #3 │ │ │ │ + rsbseq sl, sl, sl, ror #31 │ │ │ │ + rsbseq r6, sl, r0, lsl #3 │ │ │ │ + rsbseq r6, sl, ip, ror #2 │ │ │ │ + rsbseq sl, sl, lr, lsl #31 │ │ │ │ + rsbseq r6, sl, ip, asr #2 │ │ │ │ + rsbseq sl, sl, lr, ror #30 │ │ │ │ + rsbseq r6, sl, r0, lsr r1 │ │ │ │ + rsbseq sl, sl, r2, asr pc │ │ │ │ + rsbseq r6, sl, r4, lsl r1 │ │ │ │ + rsbseq sl, sl, r6, lsr pc │ │ │ │ + ldrshteq r6, [sl], #-8 │ │ │ │ + rsbseq sl, sl, sl, lsl pc │ │ │ │ + ldrsbteq r6, [sl], #-12 │ │ │ │ + ldrshteq sl, [sl], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r6, sl, r0, asr #1 │ │ │ │ + rsbseq sl, sl, r2, ror #29 │ │ │ │ + rsbseq r6, sl, r4, lsr #1 │ │ │ │ + rsbseq sl, sl, r6, asr #29 │ │ │ │ + rsbseq r6, sl, r8, lsl #1 │ │ │ │ + rsbseq sl, sl, sl, lsr #29 │ │ │ │ + rsbseq r6, sl, ip, rrx │ │ │ │ + rsbseq sl, sl, lr, lsl #29 │ │ │ │ + rsbseq r6, sl, r2, asr r0 │ │ │ │ + rsbseq sl, sl, r4, ror lr │ │ │ │ + rsbseq r6, sl, r8, lsr r0 │ │ │ │ + rsbseq sl, sl, sl, asr lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi feacc904 │ │ │ │ addlt r4, lr, sl, lsr #23 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -41708,28 +41708,28 @@ │ │ │ │ @ instruction: 0xf04f4813 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 7, cr15, [r2, #-880] @ 0xfffffc90 │ │ │ │ @ instruction: 0xf7d6e7ee │ │ │ │ svclt 0x0000e98e │ │ │ │ addeq r3, r6, ip, asr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, sl, r8, asr #29 │ │ │ │ + rsbseq r5, sl, ip, asr #29 │ │ │ │ umulleq r3, r6, r4, r8 │ │ │ │ - ldrsbteq r6, [sl], #-26 @ 0xffffffe6 │ │ │ │ - ldrhteq r5, [sl], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r6, sl, ip, lsl #3 │ │ │ │ - rsbseq r5, sl, r6, lsl #28 │ │ │ │ - rsbseq sl, sl, r8, lsr #24 │ │ │ │ - rsbseq r5, sl, r8, lsl #28 │ │ │ │ - rsbseq r8, pc, r2, ror #9 │ │ │ │ - rsbseq ip, sp, r8, asr #21 │ │ │ │ - rsbseq r5, sl, r0, lsr #26 │ │ │ │ - rsbseq sl, sl, r2, asr #22 │ │ │ │ - rsbseq r5, sl, r0, lsl #26 │ │ │ │ - rsbseq sl, sl, r2, lsr #22 │ │ │ │ + ldrsbteq r6, [sl], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r5, sl, r0, asr #29 │ │ │ │ + @ instruction: 0x007a6190 │ │ │ │ + rsbseq r5, sl, sl, lsl #28 │ │ │ │ + rsbseq sl, sl, ip, lsr #24 │ │ │ │ + rsbseq r5, sl, ip, lsl #28 │ │ │ │ + rsbseq r8, pc, r6, ror #9 │ │ │ │ + rsbseq ip, sp, ip, asr #21 │ │ │ │ + rsbseq r5, sl, r4, lsr #26 │ │ │ │ + rsbseq sl, sl, r6, asr #22 │ │ │ │ + rsbseq r5, sl, r4, lsl #26 │ │ │ │ + rsbseq sl, sl, r6, lsr #22 │ │ │ │ eorsle r2, sl, r0, lsl #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ cmnlt ip, #68, 28 @ 0x440 │ │ │ │ cmplt ip, #4, 28 @ 0x40 │ │ │ │ @@ -41776,23 +41776,23 @@ │ │ │ │ @ instruction: 0x41b4f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx feef93d2 │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [r4], #-880 @ 0xfffffc90 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbseq r6, sl, r8 │ │ │ │ - ldrsbteq r8, [pc], #-62 │ │ │ │ - rsbseq lr, ip, r2, lsr sl │ │ │ │ - ldrshteq r1, [lr], #-82 @ 0xffffffae │ │ │ │ - rsbseq r5, sl, r4, lsl #29 │ │ │ │ - rsbseq r5, sl, r4, lsl #24 │ │ │ │ - rsbseq sl, sl, r6, lsr #20 │ │ │ │ - rsbseq r5, sl, r4, ror #23 │ │ │ │ - rsbseq sl, sl, r6, lsl #20 │ │ │ │ + rsbseq r6, sl, ip │ │ │ │ + rsbseq r8, pc, r2, ror #7 │ │ │ │ + rsbseq lr, ip, r6, lsr sl │ │ │ │ + ldrshteq r1, [lr], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r5, sl, r8, lsl #29 │ │ │ │ + rsbseq r5, sl, r8, lsl #24 │ │ │ │ + rsbseq sl, sl, sl, lsr #20 │ │ │ │ + rsbseq r5, sl, r8, ror #23 │ │ │ │ + rsbseq sl, sl, sl, lsl #20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ bmi ff48ccec │ │ │ │ blmi ff48cd20 │ │ │ │ @@ -42002,47 +42002,47 @@ │ │ │ │ @ instruction: 0xf9faf7dc │ │ │ │ @ instruction: 0xf04f481e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fed7975c │ │ │ │ svclt 0x0000e72f │ │ │ │ addeq r3, r6, r0, ror #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, sl, r4, asr #22 │ │ │ │ - rsbseq sl, sl, r8, ror #18 │ │ │ │ - @ instruction: 0x007a5e94 │ │ │ │ - rsbseq r5, sl, r8, lsl #22 │ │ │ │ - rsbseq r5, sl, ip, asr #23 │ │ │ │ + rsbseq r5, sl, r8, asr #22 │ │ │ │ + rsbseq sl, sl, ip, ror #18 │ │ │ │ + @ instruction: 0x007a5e98 │ │ │ │ + rsbseq r5, sl, ip, lsl #22 │ │ │ │ + ldrsbteq r5, [sl], #-176 @ 0xffffff50 │ │ │ │ addeq r3, r6, r4, ror r4 │ │ │ │ - rsbseq r5, sl, lr, ror sl │ │ │ │ - rsbseq sl, sl, r2, lsr #17 │ │ │ │ - rsbseq r5, sl, sl, lsr sl │ │ │ │ - rsbseq sl, sl, lr, asr r8 │ │ │ │ - rsbseq r5, sl, r2, lsl #20 │ │ │ │ - rsbseq sl, sl, r4, lsr #16 │ │ │ │ - rsbseq r5, sl, r2, asr #19 │ │ │ │ - rsbseq sl, sl, r6, ror #15 │ │ │ │ - @ instruction: 0x007a5998 │ │ │ │ - ldrhteq sl, [sl], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r5, sl, r4, asr #18 │ │ │ │ - rsbseq sl, sl, r8, ror #14 │ │ │ │ - rsbseq r5, sl, r8, ror #17 │ │ │ │ - rsbseq sl, sl, ip, lsl #14 │ │ │ │ - rsbseq r5, sl, sl, lsr #17 │ │ │ │ - rsbseq sl, sl, ip, asr #13 │ │ │ │ - rsbseq r5, sl, r0, lsl #17 │ │ │ │ - rsbseq sl, sl, r2, lsr #13 │ │ │ │ - rsbseq r5, sl, r4, ror #16 │ │ │ │ - rsbseq sl, sl, r6, lsl #13 │ │ │ │ + rsbseq r5, sl, r2, lsl #21 │ │ │ │ + rsbseq sl, sl, r6, lsr #17 │ │ │ │ + rsbseq r5, sl, lr, lsr sl │ │ │ │ + rsbseq sl, sl, r2, ror #16 │ │ │ │ + rsbseq r5, sl, r6, lsl #20 │ │ │ │ + rsbseq sl, sl, r8, lsr #16 │ │ │ │ + rsbseq r5, sl, r6, asr #19 │ │ │ │ + rsbseq sl, sl, sl, ror #15 │ │ │ │ + @ instruction: 0x007a599c │ │ │ │ + rsbseq sl, sl, r0, asr #15 │ │ │ │ + rsbseq r5, sl, r8, asr #18 │ │ │ │ + rsbseq sl, sl, ip, ror #14 │ │ │ │ + rsbseq r5, sl, ip, ror #17 │ │ │ │ + rsbseq sl, sl, r0, lsl r7 │ │ │ │ + rsbseq r5, sl, lr, lsr #17 │ │ │ │ + ldrsbteq sl, [sl], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r5, sl, r4, lsl #17 │ │ │ │ + rsbseq sl, sl, r6, lsr #13 │ │ │ │ + rsbseq r5, sl, r8, ror #16 │ │ │ │ + rsbseq sl, sl, sl, lsl #13 │ │ │ │ cdpvs 1, 4, cr11, cr2, cr8, {2} │ │ │ │ mcrvs 1, 0, fp, cr2, cr10, {1} │ │ │ │ cdpvs 1, 8, cr11, cr3, cr10, {1} │ │ │ │ bmi e7cdc │ │ │ │ @ instruction: 0xf7f9447a │ │ │ │ ldrbmi fp, [r0, -r9, asr #28]! │ │ │ │ - rsbseq r5, sl, r4, ror #22 │ │ │ │ + rsbseq r5, sl, r8, ror #22 │ │ │ │ mcrvs 1, 2, fp, cr1, cr8, {1} │ │ │ │ cdpvs 1, 0, cr11, cr1, cr9, {1} │ │ │ │ mcrvs 1, 4, fp, cr1, cr9, {0} │ │ │ │ stmib r0, {r0, r3, r8, ip, sp, pc}^ │ │ │ │ andcs r2, r1, r6, lsl r3 │ │ │ │ svclt 0x00004770 │ │ │ │ cdpvs 1, 4, cr11, cr3, cr0, {2} │ │ │ │ @@ -42224,26 +42224,26 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7dc4478 │ │ │ │ @ instruction: 0xf04ff8fb │ │ │ │ @ instruction: 0xe72a33ff │ │ │ │ stc 7, cr15, [r4, #852] @ 0x354 │ │ │ │ addeq r3, r6, r0, asr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, sl, lr, lsl #14 │ │ │ │ - rsbseq sl, sl, r2, lsr r5 │ │ │ │ - @ instruction: 0x007a5a94 │ │ │ │ - rsbseq r5, sl, lr, ror r7 │ │ │ │ - rsbseq r5, sl, r8, ror sl │ │ │ │ + rsbseq r5, sl, r2, lsl r7 │ │ │ │ + rsbseq sl, sl, r6, lsr r5 │ │ │ │ + @ instruction: 0x007a5a98 │ │ │ │ + rsbseq r5, sl, r2, lsl #15 │ │ │ │ + rsbseq r5, sl, ip, ror sl │ │ │ │ addeq r3, r6, r2, asr r0 │ │ │ │ - rsbseq r5, sl, r4, asr r5 │ │ │ │ - rsbseq sl, sl, r8, ror r3 │ │ │ │ - rsbseq r5, sl, r6, lsr r5 │ │ │ │ - rsbseq sl, sl, sl, asr r3 │ │ │ │ - ldrshteq r5, [sl], #-66 @ 0xffffffbe │ │ │ │ - rsbseq sl, sl, r4, lsl r3 │ │ │ │ + rsbseq r5, sl, r8, asr r5 │ │ │ │ + rsbseq sl, sl, ip, ror r3 │ │ │ │ + rsbseq r5, sl, sl, lsr r5 │ │ │ │ + rsbseq sl, sl, lr, asr r3 │ │ │ │ + ldrshteq r5, [sl], #-70 @ 0xffffffba │ │ │ │ + rsbseq sl, sl, r8, lsl r3 │ │ │ │ ldmdami r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r7, lsl #1 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf0d2469b │ │ │ │ @@ -42328,19 +42328,19 @@ │ │ │ │ @ instruction: 0xf04f5185 │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf7db300c │ │ │ │ stmdami r7, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7dc4478 │ │ │ │ str pc, [pc, r3, lsr #16] │ │ │ │ - rsbseq r5, sl, r8, lsr #16 │ │ │ │ - rsbseq r5, sl, r8, lsl r8 │ │ │ │ - rsbseq r5, sl, r8, lsl r8 │ │ │ │ - rsbseq r5, sl, r2, asr #6 │ │ │ │ - rsbseq sl, sl, r4, ror #2 │ │ │ │ + rsbseq r5, sl, ip, lsr #16 │ │ │ │ + rsbseq r5, sl, ip, lsl r8 │ │ │ │ + rsbseq r5, sl, ip, lsl r8 │ │ │ │ + rsbseq r5, sl, r6, asr #6 │ │ │ │ + rsbseq sl, sl, r8, ror #2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, ip, fp, asr #21 │ │ │ │ strcs r4, [r0], #-3019 @ 0xfffff435 │ │ │ │ @ instruction: 0x4606447a │ │ │ │ @@ -42544,33 +42544,33 @@ │ │ │ │ @ instruction: 0xf04f4818 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 7, 3, pc, cr10, cr11, {6} │ │ │ │ svclt 0x0000e7d0 │ │ │ │ ldrdeq r2, [r6], r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x00862cb4 │ │ │ │ - rsbseq r5, sl, ip, lsl #13 │ │ │ │ - rsbseq r5, sl, r0, ror r2 │ │ │ │ - rsbseq r5, sl, lr, ror r6 │ │ │ │ - rsbseq r5, sl, r2, lsr r2 │ │ │ │ - rsbseq sl, sl, r6, asr r0 │ │ │ │ - rsbseq r5, sl, r4, lsl r2 │ │ │ │ - rsbseq sl, sl, r8, lsr r0 │ │ │ │ - rsbseq r5, sl, r6, asr #3 │ │ │ │ - rsbseq r5, sl, lr, lsl #2 │ │ │ │ - rsbseq r5, sl, sl, lsl r1 │ │ │ │ - rsbseq r9, sl, lr, lsr pc │ │ │ │ - rsbseq r5, sl, ip, asr #32 │ │ │ │ - rsbseq r9, sl, lr, ror #28 │ │ │ │ - rsbseq r5, sl, r8, lsr #32 │ │ │ │ - rsbseq r9, sl, sl, asr #28 │ │ │ │ - rsbseq r5, sl, ip │ │ │ │ - rsbseq r9, sl, lr, lsr #28 │ │ │ │ - ldrshteq r4, [sl], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r9, sl, r2, lsl lr │ │ │ │ + @ instruction: 0x007a5690 │ │ │ │ + rsbseq r5, sl, r4, ror r2 │ │ │ │ + rsbseq r5, sl, r2, lsl #13 │ │ │ │ + rsbseq r5, sl, r6, lsr r2 │ │ │ │ + rsbseq sl, sl, sl, asr r0 │ │ │ │ + rsbseq r5, sl, r8, lsl r2 │ │ │ │ + rsbseq sl, sl, ip, lsr r0 │ │ │ │ + rsbseq r5, sl, sl, asr #3 │ │ │ │ + rsbseq r5, sl, r2, lsl r1 │ │ │ │ + rsbseq r5, sl, lr, lsl r1 │ │ │ │ + rsbseq r9, sl, r2, asr #30 │ │ │ │ + rsbseq r5, sl, r0, asr r0 │ │ │ │ + rsbseq r9, sl, r2, ror lr │ │ │ │ + rsbseq r5, sl, ip, lsr #32 │ │ │ │ + rsbseq r9, sl, lr, asr #28 │ │ │ │ + rsbseq r5, sl, r0, lsl r0 │ │ │ │ + rsbseq r9, sl, r2, lsr lr │ │ │ │ + ldrshteq r4, [sl], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r9, sl, r6, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs pc, [r0, #-2271]! @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ strmi r3, [r6], -r0, lsr #10 │ │ │ │ @@ -42899,41 +42899,41 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fedfa556 │ │ │ │ @ instruction: 0xf7d5e7ee │ │ │ │ svclt 0x0000e842 │ │ │ │ addeq r2, r6, r8, lsr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r6, lr, lsl #18 │ │ │ │ - rsbseq r4, sl, r4, ror #30 │ │ │ │ - rsbseq r7, sl, r8, asr #18 │ │ │ │ - ldrshteq r4, [sl], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r4, sl, ip, lsl #31 │ │ │ │ - ldrhteq r4, [sl], #-238 @ 0xffffff12 │ │ │ │ - @ instruction: 0x007a4d96 │ │ │ │ - ldrhteq r9, [sl], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r4, sl, ip, ror sp │ │ │ │ - rsbseq r9, sl, r0, lsr #23 │ │ │ │ - rsbseq r4, sl, ip, lsl #26 │ │ │ │ - rsbseq r9, sl, r0, lsr fp │ │ │ │ - ldrsbteq r4, [sl], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r4, sl, r2, asr #27 │ │ │ │ - rsbseq r4, sl, lr, asr lr │ │ │ │ - rsbseq r4, sl, ip, ror #23 │ │ │ │ - rsbseq r9, sl, r0, lsl sl │ │ │ │ - rsbseq r4, sl, r6, asr #25 │ │ │ │ - rsbseq r4, sl, r6, ror #21 │ │ │ │ - rsbseq r4, sl, r8, ror #25 │ │ │ │ - rsbseq r4, sl, sl, asr #21 │ │ │ │ - rsbseq r4, sl, r2, lsr #24 │ │ │ │ - rsbseq r4, sl, r2, lsr #21 │ │ │ │ - rsbseq r9, sl, r6, asr #17 │ │ │ │ - rsbseq r4, sl, r8, lsl #21 │ │ │ │ - rsbseq r9, sl, sl, lsr #17 │ │ │ │ - rsbseq r4, sl, r8, ror #20 │ │ │ │ - rsbseq r9, sl, sl, lsl #17 │ │ │ │ + rsbseq r4, sl, r8, ror #30 │ │ │ │ + rsbseq r7, sl, ip, asr #18 │ │ │ │ + ldrshteq r4, [sl], #-216 @ 0xffffff28 │ │ │ │ + @ instruction: 0x007a4f90 │ │ │ │ + rsbseq r4, sl, r2, asr #29 │ │ │ │ + @ instruction: 0x007a4d9a │ │ │ │ + ldrhteq r9, [sl], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r4, sl, r0, lsl #27 │ │ │ │ + rsbseq r9, sl, r4, lsr #23 │ │ │ │ + rsbseq r4, sl, r0, lsl sp │ │ │ │ + rsbseq r9, sl, r4, lsr fp │ │ │ │ + rsbseq r4, sl, r0, ror #27 │ │ │ │ + rsbseq r4, sl, r6, asr #27 │ │ │ │ + rsbseq r4, sl, r2, ror #28 │ │ │ │ + ldrshteq r4, [sl], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r9, sl, r4, lsl sl │ │ │ │ + rsbseq r4, sl, sl, asr #25 │ │ │ │ + rsbseq r4, sl, sl, ror #21 │ │ │ │ + rsbseq r4, sl, ip, ror #25 │ │ │ │ + rsbseq r4, sl, lr, asr #21 │ │ │ │ + rsbseq r4, sl, r6, lsr #24 │ │ │ │ + rsbseq r4, sl, r6, lsr #21 │ │ │ │ + rsbseq r9, sl, sl, asr #17 │ │ │ │ + rsbseq r4, sl, ip, lsl #21 │ │ │ │ + rsbseq r9, sl, lr, lsr #17 │ │ │ │ + rsbseq r4, sl, ip, ror #20 │ │ │ │ + rsbseq r9, sl, lr, lsl #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb93870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r8, ror #31 │ │ │ │ ldrdeq pc, [r8], r0 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ @ instruction: 0xf7b0f04d │ │ │ │ @@ -42978,15 +42978,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7d4bd30 │ │ │ │ svclt 0x0000efa2 │ │ │ │ addeq r2, r6, r6, lsr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, sl, r2, lsl #27 │ │ │ │ + rsbseq r4, sl, r6, lsl #27 │ │ │ │ strdeq r2, [r6], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb93948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vrsubhn.i64 d20, , q4 │ │ │ │ stmiavs r2, {r0, r1, r2, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -42997,15 +42997,15 @@ │ │ │ │ andcs lr, r2, #3194880 @ 0x30c000 │ │ │ │ andlt r2, r3, r1 │ │ │ │ stmdbmi r4, {r8, sl, fp, ip, sp, pc} │ │ │ │ adcscs pc, r9, #64, 4 │ │ │ │ ldrbtmi r9, [r9], #-1 │ │ │ │ @ instruction: 0xf95cf7d7 │ │ │ │ strb r9, [lr, r1, lsl #22]! │ │ │ │ - rsbseq r4, sl, r6, lsl #26 │ │ │ │ + rsbseq r4, sl, sl, lsl #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 177c48 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4692b0bf │ │ │ │ ldrbcs pc, [r8, #-2271] @ 0xfffff721 @ │ │ │ │ @@ -43346,42 +43346,42 @@ │ │ │ │ @ instruction: 0xf8cdb08c │ │ │ │ @ instruction: 0xf8cd909c │ │ │ │ @ instruction: 0xf8cd8090 │ │ │ │ umaal sl, fp, r8, r0 │ │ │ │ ... │ │ │ │ addeq r2, r6, r6, ror #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, sl, sl, lsr #25 │ │ │ │ - rsbseq r4, sl, r2, asr ip │ │ │ │ - rsbseq r9, sl, r0, lsl r6 │ │ │ │ - rsbseq r4, sl, r0, lsl ip │ │ │ │ - ldrshteq r4, [sl], #-184 @ 0xffffff48 │ │ │ │ - ldrhteq r9, [sl], #-86 @ 0xffffffaa │ │ │ │ - ldrsbteq r4, [sl], #-188 @ 0xffffff44 │ │ │ │ - @ instruction: 0x007a959a │ │ │ │ + rsbseq r4, sl, lr, lsr #25 │ │ │ │ + rsbseq r4, sl, r6, asr ip │ │ │ │ + rsbseq r9, sl, r4, lsl r6 │ │ │ │ + rsbseq r4, sl, r4, lsl ip │ │ │ │ + ldrshteq r4, [sl], #-188 @ 0xffffff44 │ │ │ │ + ldrhteq r9, [sl], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r4, sl, r0, ror #23 │ │ │ │ + @ instruction: 0x007a959e │ │ │ │ addeq r2, r6, r0, lsr r1 │ │ │ │ - rsbseq r4, sl, r8, lsr #21 │ │ │ │ - ldrsbteq r4, [sl], #-140 @ 0xffffff74 │ │ │ │ - @ instruction: 0x007a929c │ │ │ │ - rsbseq r4, sl, r4, asr #17 │ │ │ │ - rsbseq r9, sl, r4, lsl #5 │ │ │ │ - rsbseq r4, sl, sl, lsr #17 │ │ │ │ - rsbseq r9, sl, sl, ror #4 │ │ │ │ - rsbseq r4, sl, r0, ror r8 │ │ │ │ - rsbseq r9, sl, r0, lsr r2 │ │ │ │ - rsbseq r4, sl, r2, asr r8 │ │ │ │ - rsbseq r9, sl, r0, lsl r2 │ │ │ │ - rsbseq r4, sl, r8, lsr r8 │ │ │ │ - ldrshteq r9, [sl], #-22 @ 0xffffffea │ │ │ │ - rsbseq r4, sl, sl, lsl r8 │ │ │ │ - ldrsbteq r9, [sl], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r4, sl, r0, lsl #16 │ │ │ │ - ldrhteq r9, [sl], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r4, sl, r0, asr #15 │ │ │ │ - ldrhteq r4, [sl], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r4, sl, ip, lsr #21 │ │ │ │ + rsbseq r4, sl, r0, ror #17 │ │ │ │ + rsbseq r9, sl, r0, lsr #5 │ │ │ │ + rsbseq r4, sl, r8, asr #17 │ │ │ │ + rsbseq r9, sl, r8, lsl #5 │ │ │ │ + rsbseq r4, sl, lr, lsr #17 │ │ │ │ + rsbseq r9, sl, lr, ror #4 │ │ │ │ + rsbseq r4, sl, r4, ror r8 │ │ │ │ + rsbseq r9, sl, r4, lsr r2 │ │ │ │ + rsbseq r4, sl, r6, asr r8 │ │ │ │ + rsbseq r9, sl, r4, lsl r2 │ │ │ │ + rsbseq r4, sl, ip, lsr r8 │ │ │ │ + ldrshteq r9, [sl], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r4, sl, lr, lsl r8 │ │ │ │ + ldrsbteq r9, [sl], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r4, sl, r4, lsl #16 │ │ │ │ + rsbseq r9, sl, r2, asr #3 │ │ │ │ + rsbseq r4, sl, r4, asr #15 │ │ │ │ + ldrhteq r4, [sl], #-122 @ 0xffffff86 │ │ │ │ blls 6e3604 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ svcls 0x003685db │ │ │ │ tstls sl, #67108864 @ 0x4000000 │ │ │ │ eorcs pc, r3, r7, asr r8 @ │ │ │ │ bvs 17239a0 │ │ │ │ addsmi r3, sl, #67108864 @ 0x4000000 │ │ │ │ @@ -43529,16 +43529,16 @@ │ │ │ │ adcmi r6, r3, #634880 @ 0x9b000 │ │ │ │ stmdbls fp, {r2, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf7d49808 │ │ │ │ strmi lr, [r8], r0, asr #20 │ │ │ │ @ instruction: 0xf47f4549 │ │ │ │ @ instruction: 0xe77baf30 │ │ │ │ ... │ │ │ │ - rsbseq r4, sl, r0, lsl r5 │ │ │ │ - ldrsbteq r8, [sl], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r4, sl, r4, lsl r5 │ │ │ │ + ldrsbteq r8, [sl], #-228 @ 0xffffff1c │ │ │ │ vmax.f32 d25, d0, d6 │ │ │ │ @ instruction: 0x4638161d │ │ │ │ @ instruction: 0xf744f0e7 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ vqadd.s32 , q11, │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ andcs r9, r4, #1984 @ 0x7c0 │ │ │ │ @@ -44253,77 +44253,77 @@ │ │ │ │ vadd.i8 q10, q0, │ │ │ │ ldrbtmi r1, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf7da300c │ │ │ │ stmdami r1, {r0, r1, r2, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf912f7da │ │ │ │ mcrlt 7, 6, pc, cr4, cr14, {7} @ │ │ │ │ - ldrhteq r4, [sl], #-30 @ 0xffffffe2 │ │ │ │ - @ instruction: 0x007a4092 │ │ │ │ - rsbseq r3, sl, ip, ror #31 │ │ │ │ - ldrhteq r3, [sl], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r3, sl, r8, lsr #30 │ │ │ │ - rsbseq r3, sl, lr, lsl pc │ │ │ │ - ldrsbteq r8, [sl], #-140 @ 0xffffff74 │ │ │ │ - ldrhteq r3, [sl], #-234 @ 0xffffff16 │ │ │ │ - ldrhteq r3, [sl], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r3, sl, r2, lsl #27 │ │ │ │ - rsbseq r8, sl, lr, lsr r7 │ │ │ │ - rsbseq r3, sl, r2, ror #26 │ │ │ │ - rsbseq r8, sl, lr, lsl r7 │ │ │ │ - rsbseq r3, sl, r2, asr #26 │ │ │ │ - ldrshteq r8, [sl], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r3, sl, r4, lsr #26 │ │ │ │ - rsbseq r8, sl, r2, ror #13 │ │ │ │ - ldrsbteq r3, [sl], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r3, sl, ip, lsl #25 │ │ │ │ - ldrshteq r3, [sl], #-180 @ 0xffffff4c │ │ │ │ - ldrhteq r8, [sl], #-82 @ 0xffffffae │ │ │ │ - ldrsbteq r3, [sl], #-184 @ 0xffffff48 │ │ │ │ - @ instruction: 0x007a8596 │ │ │ │ - ldrhteq r3, [sl], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r8, sl, sl, ror r5 │ │ │ │ - rsbseq r3, sl, r0, lsr #23 │ │ │ │ - rsbseq r8, sl, lr, asr r5 │ │ │ │ - rsbseq r3, sl, r4, lsl #23 │ │ │ │ - rsbseq r8, sl, r2, asr #10 │ │ │ │ - rsbseq r3, sl, lr, asr #22 │ │ │ │ - rsbseq r8, sl, ip, lsl #10 │ │ │ │ - rsbseq r3, sl, lr, lsr #22 │ │ │ │ - rsbseq r8, sl, ip, ror #9 │ │ │ │ - rsbseq r3, sl, lr, lsl #22 │ │ │ │ - rsbseq r8, sl, lr, asr #9 │ │ │ │ - ldrshteq r3, [sl], #-164 @ 0xffffff5c │ │ │ │ - ldrhteq r8, [sl], #-66 @ 0xffffffbe │ │ │ │ - ldrsbteq r3, [sl], #-168 @ 0xffffff58 │ │ │ │ - @ instruction: 0x007a8496 │ │ │ │ - ldrhteq r3, [sl], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r8, sl, r8, ror r4 │ │ │ │ - @ instruction: 0x007a3a9e │ │ │ │ - rsbseq r8, sl, ip, asr r4 │ │ │ │ - rsbseq r3, sl, r2, lsl #21 │ │ │ │ - rsbseq r8, sl, r0, asr #8 │ │ │ │ - rsbseq r3, sl, r6, ror #20 │ │ │ │ - rsbseq r8, sl, r4, lsr #8 │ │ │ │ - rsbseq r3, sl, sl, asr #20 │ │ │ │ - rsbseq r8, sl, r8, lsl #8 │ │ │ │ - rsbseq r3, sl, lr, lsr #20 │ │ │ │ - rsbseq r8, sl, ip, ror #7 │ │ │ │ - rsbseq r3, sl, r2, lsl sl │ │ │ │ - ldrsbteq r8, [sl], #-48 @ 0xffffffd0 │ │ │ │ - ldrshteq r3, [sl], #-150 @ 0xffffff6a │ │ │ │ - ldrhteq r8, [sl], #-52 @ 0xffffffcc │ │ │ │ - ldrsbteq r3, [sl], #-154 @ 0xffffff66 │ │ │ │ - @ instruction: 0x007a8398 │ │ │ │ - ldrhteq r3, [sl], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r8, sl, ip, ror r3 │ │ │ │ - rsbseq r3, sl, r2, lsr #19 │ │ │ │ - rsbseq r8, sl, r0, ror #6 │ │ │ │ - rsbseq r3, sl, r2, lsl #19 │ │ │ │ - rsbseq r8, sl, r2, asr #6 │ │ │ │ + rsbseq r4, sl, r2, asr #3 │ │ │ │ + @ instruction: 0x007a4096 │ │ │ │ + ldrshteq r3, [sl], #-240 @ 0xffffff10 │ │ │ │ + ldrhteq r3, [sl], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r3, sl, ip, lsr #30 │ │ │ │ + rsbseq r3, sl, r2, lsr #30 │ │ │ │ + rsbseq r8, sl, r0, ror #17 │ │ │ │ + ldrhteq r3, [sl], #-238 @ 0xffffff12 │ │ │ │ + ldrhteq r3, [sl], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r3, sl, r6, lsl #27 │ │ │ │ + rsbseq r8, sl, r2, asr #14 │ │ │ │ + rsbseq r3, sl, r6, ror #26 │ │ │ │ + rsbseq r8, sl, r2, lsr #14 │ │ │ │ + rsbseq r3, sl, r6, asr #26 │ │ │ │ + rsbseq r8, sl, r2, lsl #14 │ │ │ │ + rsbseq r3, sl, r8, lsr #26 │ │ │ │ + rsbseq r8, sl, r6, ror #13 │ │ │ │ + rsbseq r3, sl, r0, ror #25 │ │ │ │ + @ instruction: 0x007a3c90 │ │ │ │ + ldrshteq r3, [sl], #-184 @ 0xffffff48 │ │ │ │ + ldrhteq r8, [sl], #-86 @ 0xffffffaa │ │ │ │ + ldrsbteq r3, [sl], #-188 @ 0xffffff44 │ │ │ │ + @ instruction: 0x007a859a │ │ │ │ + rsbseq r3, sl, r0, asr #23 │ │ │ │ + rsbseq r8, sl, lr, ror r5 │ │ │ │ + rsbseq r3, sl, r4, lsr #23 │ │ │ │ + rsbseq r8, sl, r2, ror #10 │ │ │ │ + rsbseq r3, sl, r8, lsl #23 │ │ │ │ + rsbseq r8, sl, r6, asr #10 │ │ │ │ + rsbseq r3, sl, r2, asr fp │ │ │ │ + rsbseq r8, sl, r0, lsl r5 │ │ │ │ + rsbseq r3, sl, r2, lsr fp │ │ │ │ + ldrshteq r8, [sl], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r3, sl, r2, lsl fp │ │ │ │ + ldrsbteq r8, [sl], #-66 @ 0xffffffbe │ │ │ │ + ldrshteq r3, [sl], #-168 @ 0xffffff58 │ │ │ │ + ldrhteq r8, [sl], #-70 @ 0xffffffba │ │ │ │ + ldrsbteq r3, [sl], #-172 @ 0xffffff54 │ │ │ │ + @ instruction: 0x007a849a │ │ │ │ + ldrhteq r3, [sl], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r8, sl, ip, ror r4 │ │ │ │ + rsbseq r3, sl, r2, lsr #21 │ │ │ │ + rsbseq r8, sl, r0, ror #8 │ │ │ │ + rsbseq r3, sl, r6, lsl #21 │ │ │ │ + rsbseq r8, sl, r4, asr #8 │ │ │ │ + rsbseq r3, sl, sl, ror #20 │ │ │ │ + rsbseq r8, sl, r8, lsr #8 │ │ │ │ + rsbseq r3, sl, lr, asr #20 │ │ │ │ + rsbseq r8, sl, ip, lsl #8 │ │ │ │ + rsbseq r3, sl, r2, lsr sl │ │ │ │ + ldrshteq r8, [sl], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r3, sl, r6, lsl sl │ │ │ │ + ldrsbteq r8, [sl], #-52 @ 0xffffffcc │ │ │ │ + ldrshteq r3, [sl], #-154 @ 0xffffff66 │ │ │ │ + ldrhteq r8, [sl], #-56 @ 0xffffffc8 │ │ │ │ + ldrsbteq r3, [sl], #-158 @ 0xffffff62 │ │ │ │ + @ instruction: 0x007a839c │ │ │ │ + rsbseq r3, sl, r2, asr #19 │ │ │ │ + rsbseq r8, sl, r0, lsl #7 │ │ │ │ + rsbseq r3, sl, r6, lsr #19 │ │ │ │ + rsbseq r8, sl, r4, ror #6 │ │ │ │ + rsbseq r3, sl, r6, lsl #19 │ │ │ │ + rsbseq r8, sl, r6, asr #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb94e38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1c01b60 │ │ │ │ blmi 1c29e68 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -44433,40 +44433,40 @@ │ │ │ │ ldmdami pc, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d94478 │ │ │ │ strb pc, [r4, -pc, lsr #31]! @ │ │ │ │ ldc 7, cr15, [sl], #-844 @ 0xfffffcb4 │ │ │ │ addeq r0, r6, sl, asr #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, sl, r2, lsr #16 │ │ │ │ + rsbseq r3, sl, r6, lsr #16 │ │ │ │ @ instruction: 0xffffeb13 │ │ │ │ - rsbseq r3, sl, r8, lsr r8 │ │ │ │ - rsbseq r3, sl, ip, ror #16 │ │ │ │ + rsbseq r3, sl, ip, lsr r8 │ │ │ │ + rsbseq r3, sl, r0, ror r8 │ │ │ │ andeq r0, r0, fp, asr #3 │ │ │ │ - ldrshteq r3, [sl], #-112 @ 0xffffff90 │ │ │ │ - ldrhteq r8, [sl], #-16 │ │ │ │ + ldrshteq r3, [sl], #-116 @ 0xffffff8c │ │ │ │ + ldrhteq r8, [sl], #-20 @ 0xffffffec │ │ │ │ addeq r0, r6, sl, asr #26 │ │ │ │ - ldrhteq r3, [sl], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r8, sl, ip, ror r1 │ │ │ │ + rsbseq r3, sl, r0, asr #15 │ │ │ │ + rsbseq r8, sl, r0, lsl #3 │ │ │ │ @ instruction: 0xffffea3f │ │ │ │ @ instruction: 0xffffe9b1 │ │ │ │ - rsbseq r3, sl, lr, ror r7 │ │ │ │ - rsbseq r8, sl, lr, lsr r1 │ │ │ │ - rsbseq r3, sl, r4, ror #14 │ │ │ │ - rsbseq r8, sl, r4, lsr #2 │ │ │ │ - rsbseq r3, sl, r8, lsr #15 │ │ │ │ - rsbseq r3, sl, ip, asr #15 │ │ │ │ - rsbseq r3, sl, r4, ror #15 │ │ │ │ - ldrhteq r3, [sl], #-122 @ 0xffffff86 │ │ │ │ - ldrshteq r3, [sl], #-102 @ 0xffffff9a │ │ │ │ - ldrhteq r8, [sl], #-6 │ │ │ │ - ldrsbteq r3, [sl], #-108 @ 0xffffff94 │ │ │ │ - @ instruction: 0x007a809c │ │ │ │ - ldrhteq r3, [sl], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r8, sl, ip, ror r0 │ │ │ │ + rsbseq r3, sl, r2, lsl #15 │ │ │ │ + rsbseq r8, sl, r2, asr #2 │ │ │ │ + rsbseq r3, sl, r8, ror #14 │ │ │ │ + rsbseq r8, sl, r8, lsr #2 │ │ │ │ + rsbseq r3, sl, ip, lsr #15 │ │ │ │ + ldrsbteq r3, [sl], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r3, sl, r8, ror #15 │ │ │ │ + ldrhteq r3, [sl], #-126 @ 0xffffff82 │ │ │ │ + ldrshteq r3, [sl], #-106 @ 0xffffff96 │ │ │ │ + ldrhteq r8, [sl], #-10 │ │ │ │ + rsbseq r3, sl, r0, ror #13 │ │ │ │ + rsbseq r8, sl, r0, lsr #1 │ │ │ │ + rsbseq r3, sl, r2, asr #13 │ │ │ │ + rsbseq r8, sl, r0, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb95074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 6, pc, cr8, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -44476,16 +44476,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 4, pc, cr12, cr9, {6} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7d94478 │ │ │ │ blls bdc04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r3, sl, ip, lsl #12 │ │ │ │ - rsbseq r7, sl, ip, asr #31 │ │ │ │ + rsbseq r3, sl, r0, lsl r6 │ │ │ │ + ldrsbteq r7, [sl], #-240 @ 0xffffff10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb950c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 601e48 │ │ │ │ blmi 62a0e0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -44507,15 +44507,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7d3bd30 │ │ │ │ svclt 0x0000eba8 │ │ │ │ addeq r0, r6, r2, asr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, sl, sl, lsr #13 │ │ │ │ + rsbseq r3, sl, lr, lsr #13 │ │ │ │ addeq r0, r6, r8, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb9513c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ stc2l 3, cr15, [ip], #-924 @ 0xfffffc64 │ │ │ │ @@ -44550,17 +44550,17 @@ │ │ │ │ ldrdls r1, [r0, -r9] │ │ │ │ ldrbtmi r4, [fp], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf7d60092 │ │ │ │ movwcs pc, #4011 @ 0xfab @ │ │ │ │ movwcc lr, #2501 @ 0x9c5 │ │ │ │ movwcc lr, #10693 @ 0x29c5 │ │ │ │ svclt 0x0000e7bc │ │ │ │ - rsbseq r3, sl, r8, lsr r6 │ │ │ │ - ldrsbteq r7, [sl], #-236 @ 0xffffff14 │ │ │ │ - ldrsbteq r3, [sl], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r3, sl, ip, lsr r6 │ │ │ │ + rsbseq r7, sl, r0, ror #29 │ │ │ │ + ldrsbteq r3, [sl], #-94 @ 0xffffffa2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0xf8df4690 │ │ │ │ @ instruction: 0xf8df2af0 │ │ │ │ @ instruction: 0xb0993af0 │ │ │ │ @@ -45260,76 +45260,76 @@ │ │ │ │ @ instruction: 0xf04f4843 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf93af7d9 │ │ │ │ @ instruction: 0xf7d2e465 │ │ │ │ svclt 0x0000edc6 │ │ │ │ addeq r0, r6, r0, lsl sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, sl, r6, ror r5 │ │ │ │ + rsbseq r3, sl, sl, ror r5 │ │ │ │ addeq r0, r6, ip, lsl #19 │ │ │ │ - ldrshteq r3, [sl], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r3, sl, r4, asr r4 │ │ │ │ - ldrshteq r3, [sl], #-38 @ 0xffffffda │ │ │ │ - rsbseq r3, sl, r4, lsr #4 │ │ │ │ - rsbseq r7, sl, r4, asr #21 │ │ │ │ - rsbseq r3, sl, r2, lsl #4 │ │ │ │ - rsbseq r7, sl, r4, lsr #21 │ │ │ │ - rsbseq r3, sl, r6, ror #3 │ │ │ │ - rsbseq r7, sl, r8, lsl #21 │ │ │ │ - rsbseq r3, sl, sl, ror r1 │ │ │ │ - rsbseq r7, sl, sl, lsl sl │ │ │ │ - rsbseq r3, sl, r6, asr r1 │ │ │ │ - rsbseq r7, sl, r0, lsl #20 │ │ │ │ - rsbseq r3, sl, r4, lsr r0 │ │ │ │ - ldrsbteq r7, [sl], #-134 @ 0xffffff7a │ │ │ │ - ldrshteq r2, [sl], #-230 @ 0xffffff1a │ │ │ │ - @ instruction: 0x007a7798 │ │ │ │ - ldrsbteq r2, [sl], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r7, sl, sl, ror r7 │ │ │ │ - rsbseq r2, sl, r2, asr lr │ │ │ │ - ldrshteq r7, [sl], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r2, sl, r8, lsr lr │ │ │ │ - rsbseq r7, sl, r2, ror #13 │ │ │ │ - ldrshteq r2, [sl], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r7, sl, r0, lsr #13 │ │ │ │ - ldrsbteq r2, [sl], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r7, sl, r8, ror r6 │ │ │ │ - ldrhteq r2, [sl], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r7, sl, lr, asr r6 │ │ │ │ - rsbseq r2, sl, r2, lsr #27 │ │ │ │ - rsbseq r7, sl, r4, asr #12 │ │ │ │ - rsbseq r2, sl, r8, lsl #27 │ │ │ │ - rsbseq r7, sl, sl, lsr #12 │ │ │ │ - rsbseq r2, sl, lr, ror #26 │ │ │ │ - rsbseq r7, sl, r0, lsl r6 │ │ │ │ - rsbseq r2, sl, r4, asr sp │ │ │ │ - ldrshteq r7, [sl], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r2, sl, sl, lsr sp │ │ │ │ - ldrsbteq r7, [sl], #-92 @ 0xffffffa4 │ │ │ │ - ldrshteq r2, [sl], #-196 @ 0xffffff3c │ │ │ │ - ldrsbteq r2, [sl], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r7, sl, ip, ror r4 │ │ │ │ - rsbseq r2, sl, r0, asr #23 │ │ │ │ - rsbseq r7, sl, r2, ror #8 │ │ │ │ - rsbseq r2, sl, r6, lsr #23 │ │ │ │ - rsbseq r7, sl, r8, asr #8 │ │ │ │ - rsbseq r2, sl, ip, lsl #23 │ │ │ │ - rsbseq r7, sl, lr, lsr #8 │ │ │ │ - rsbseq r2, sl, r2, ror fp │ │ │ │ - rsbseq r7, sl, r4, lsl r4 │ │ │ │ - rsbseq r2, sl, r8, asr fp │ │ │ │ - ldrshteq r7, [sl], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r2, sl, lr, lsr fp │ │ │ │ - rsbseq r7, sl, r0, ror #7 │ │ │ │ - rsbseq r2, sl, r4, lsr #22 │ │ │ │ - rsbseq r7, sl, r6, asr #7 │ │ │ │ - rsbseq r2, sl, sl, lsl #22 │ │ │ │ - rsbseq r7, sl, ip, lsr #7 │ │ │ │ - ldrshteq r2, [sl], #-160 @ 0xffffff60 │ │ │ │ - @ instruction: 0x007a7392 │ │ │ │ + ldrshteq r3, [sl], #-70 @ 0xffffffba │ │ │ │ + rsbseq r3, sl, r8, asr r4 │ │ │ │ + ldrshteq r3, [sl], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r3, sl, r8, lsr #4 │ │ │ │ + rsbseq r7, sl, r8, asr #21 │ │ │ │ + rsbseq r3, sl, r6, lsl #4 │ │ │ │ + rsbseq r7, sl, r8, lsr #21 │ │ │ │ + rsbseq r3, sl, sl, ror #3 │ │ │ │ + rsbseq r7, sl, ip, lsl #21 │ │ │ │ + rsbseq r3, sl, lr, ror r1 │ │ │ │ + rsbseq r7, sl, lr, lsl sl │ │ │ │ + rsbseq r3, sl, sl, asr r1 │ │ │ │ + rsbseq r7, sl, r4, lsl #20 │ │ │ │ + rsbseq r3, sl, r8, lsr r0 │ │ │ │ + ldrsbteq r7, [sl], #-138 @ 0xffffff76 │ │ │ │ + ldrshteq r2, [sl], #-234 @ 0xffffff16 │ │ │ │ + @ instruction: 0x007a779c │ │ │ │ + ldrsbteq r2, [sl], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r7, sl, lr, ror r7 │ │ │ │ + rsbseq r2, sl, r6, asr lr │ │ │ │ + ldrshteq r7, [sl], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r2, sl, ip, lsr lr │ │ │ │ + rsbseq r7, sl, r6, ror #13 │ │ │ │ + ldrshteq r2, [sl], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r7, sl, r4, lsr #13 │ │ │ │ + ldrsbteq r2, [sl], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r7, sl, ip, ror r6 │ │ │ │ + rsbseq r2, sl, r0, asr #27 │ │ │ │ + rsbseq r7, sl, r2, ror #12 │ │ │ │ + rsbseq r2, sl, r6, lsr #27 │ │ │ │ + rsbseq r7, sl, r8, asr #12 │ │ │ │ + rsbseq r2, sl, ip, lsl #27 │ │ │ │ + rsbseq r7, sl, lr, lsr #12 │ │ │ │ + rsbseq r2, sl, r2, ror sp │ │ │ │ + rsbseq r7, sl, r4, lsl r6 │ │ │ │ + rsbseq r2, sl, r8, asr sp │ │ │ │ + ldrshteq r7, [sl], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r2, sl, lr, lsr sp │ │ │ │ + rsbseq r7, sl, r0, ror #11 │ │ │ │ + ldrshteq r2, [sl], #-200 @ 0xffffff38 │ │ │ │ + ldrsbteq r2, [sl], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r7, sl, r0, lsl #9 │ │ │ │ + rsbseq r2, sl, r4, asr #23 │ │ │ │ + rsbseq r7, sl, r6, ror #8 │ │ │ │ + rsbseq r2, sl, sl, lsr #23 │ │ │ │ + rsbseq r7, sl, ip, asr #8 │ │ │ │ + @ instruction: 0x007a2b90 │ │ │ │ + rsbseq r7, sl, r2, lsr r4 │ │ │ │ + rsbseq r2, sl, r6, ror fp │ │ │ │ + rsbseq r7, sl, r8, lsl r4 │ │ │ │ + rsbseq r2, sl, ip, asr fp │ │ │ │ + ldrshteq r7, [sl], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r2, sl, r2, asr #22 │ │ │ │ + rsbseq r7, sl, r4, ror #7 │ │ │ │ + rsbseq r2, sl, r8, lsr #22 │ │ │ │ + rsbseq r7, sl, sl, asr #7 │ │ │ │ + rsbseq r2, sl, lr, lsl #22 │ │ │ │ + ldrhteq r7, [sl], #-48 @ 0xffffffd0 │ │ │ │ + ldrshteq r2, [sl], #-164 @ 0xffffff5c │ │ │ │ + @ instruction: 0x007a7396 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb95df0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1702b38 │ │ │ │ blmi 172ae18 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -45419,36 +45419,36 @@ │ │ │ │ ldmdami fp, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d84478 │ │ │ │ @ instruction: 0xe78cfffb │ │ │ │ stc 7, cr15, [r6], {210} @ 0xd2 │ │ │ │ addeq pc, r5, r2, lsl lr @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, sl, r6, lsl #19 │ │ │ │ + rsbseq r2, sl, sl, lsl #19 │ │ │ │ @ instruction: 0xfffff3b7 │ │ │ │ - @ instruction: 0x007a299c │ │ │ │ - ldrsbteq r2, [sl], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r2, sl, r0, lsr #19 │ │ │ │ + ldrsbteq r2, [sl], #-152 @ 0xffffff68 │ │ │ │ andeq r0, r0, fp, ror #2 │ │ │ │ - rsbseq r2, sl, r4, asr r9 │ │ │ │ - ldrshteq r7, [sl], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r2, sl, r8, asr r9 │ │ │ │ + ldrshteq r7, [sl], #-28 @ 0xffffffe4 │ │ │ │ umulleq pc, r5, r2, sp @ │ │ │ │ - rsbseq r2, sl, r2, lsr #18 │ │ │ │ - rsbseq r7, sl, r6, asr #3 │ │ │ │ + rsbseq r2, sl, r6, lsr #18 │ │ │ │ + rsbseq r7, sl, sl, asr #3 │ │ │ │ @ instruction: 0xfffff27d │ │ │ │ @ instruction: 0xfffff1ef │ │ │ │ - rsbseq r2, sl, r4, ror #17 │ │ │ │ - rsbseq r7, sl, r8, lsl #3 │ │ │ │ - rsbseq r2, sl, sl, asr #17 │ │ │ │ - rsbseq r7, sl, lr, ror #2 │ │ │ │ - rsbseq r2, sl, r4, lsl r9 │ │ │ │ - rsbseq r2, sl, lr, lsr #18 │ │ │ │ - @ instruction: 0x007a2890 │ │ │ │ - rsbseq r7, sl, r4, lsr r1 │ │ │ │ - rsbseq r2, sl, r2, ror r8 │ │ │ │ - rsbseq r7, sl, r4, lsl r1 │ │ │ │ + rsbseq r2, sl, r8, ror #17 │ │ │ │ + rsbseq r7, sl, ip, lsl #3 │ │ │ │ + rsbseq r2, sl, lr, asr #17 │ │ │ │ + rsbseq r7, sl, r2, ror r1 │ │ │ │ + rsbseq r2, sl, r8, lsl r9 │ │ │ │ + rsbseq r2, sl, r2, lsr r9 │ │ │ │ + @ instruction: 0x007a2894 │ │ │ │ + rsbseq r7, sl, r8, lsr r1 │ │ │ │ + rsbseq r2, sl, r6, ror r8 │ │ │ │ + rsbseq r7, sl, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb95fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff08f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -45458,21 +45458,21 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 7, pc, cr0, cr8, {6} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7d84478 │ │ │ │ blls becac │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrsbteq r2, [sl], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r7, sl, r4, ror r0 │ │ │ │ + ldrsbteq r2, [sl], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r7, sl, r8, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vmla.i8 d20, d0, d2 │ │ │ │ ldrbtmi r2, [r9], #-526 @ 0xfffffdf2 │ │ │ │ mcrlt 7, 0, pc, cr12, cr4, {6} @ │ │ │ │ - rsbseq r2, sl, lr, asr #16 │ │ │ │ + rsbseq r2, sl, r2, asr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461f499b │ │ │ │ umullslt r4, r3, fp, fp │ │ │ │ @ instruction: 0x26004479 │ │ │ │ @@ -45627,27 +45627,27 @@ │ │ │ │ ldmdami r2, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 7, 2, pc, cr12, cr8, {6} │ │ │ │ @ instruction: 0xf7d2e7b9 │ │ │ │ svclt 0x0000eae8 │ │ │ │ ldrdeq pc, [r5], r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, sl, r8, lsl #15 │ │ │ │ - rsbseq r6, sl, r0, ror #30 │ │ │ │ - rsbseq r2, sl, r8, lsl #13 │ │ │ │ - rsbseq r6, sl, r0, ror #28 │ │ │ │ + rsbseq r2, sl, ip, lsl #15 │ │ │ │ + rsbseq r6, sl, r4, ror #30 │ │ │ │ + rsbseq r2, sl, ip, lsl #13 │ │ │ │ + rsbseq r6, sl, r4, ror #28 │ │ │ │ strdeq pc, [r5], sl │ │ │ │ - rsbseq r2, sl, r4, asr r6 │ │ │ │ - rsbseq r6, sl, ip, lsr #28 │ │ │ │ - rsbseq r2, sl, sl, lsr r6 │ │ │ │ - rsbseq r6, sl, r2, lsl lr │ │ │ │ - rsbseq r2, sl, sl, lsl r6 │ │ │ │ - ldrshteq r6, [sl], #-210 @ 0xffffff2e │ │ │ │ - ldrshteq r2, [sl], #-94 @ 0xffffffa2 │ │ │ │ - ldrsbteq r6, [sl], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r2, sl, r8, asr r6 │ │ │ │ + rsbseq r6, sl, r0, lsr lr │ │ │ │ + rsbseq r2, sl, lr, lsr r6 │ │ │ │ + rsbseq r6, sl, r6, lsl lr │ │ │ │ + rsbseq r2, sl, lr, lsl r6 │ │ │ │ + ldrshteq r6, [sl], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r2, sl, r2, lsl #12 │ │ │ │ + ldrsbteq r6, [sl], #-218 @ 0xffffff26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, r8, asr sp │ │ │ │ @ instruction: 0x46904c58 │ │ │ │ andcs r4, r0, #2097152000 @ 0x7d000000 │ │ │ │ @@ -45736,18 +45736,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2 7, cr15, [r4, #864] @ 0x360 │ │ │ │ strb r9, [r8, -r3, lsl #22]! │ │ │ │ b 3fd19c │ │ │ │ addeq pc, r5, r8, lsl r9 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq pc, r5, sl, ror #17 │ │ │ │ - rsbseq r2, sl, ip, ror #8 │ │ │ │ - rsbseq r6, sl, r4, asr #24 │ │ │ │ - rsbseq r2, sl, lr, asr #8 │ │ │ │ - rsbseq r6, sl, r6, lsr #24 │ │ │ │ + rsbseq r2, sl, r0, ror r4 │ │ │ │ + rsbseq r6, sl, r8, asr #24 │ │ │ │ + rsbseq r2, sl, r2, asr r4 │ │ │ │ + rsbseq r6, sl, sl, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb96478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf80ef39c │ │ │ │ @ instruction: 0xf1006800 │ │ │ │ @ instruction: 0x4603f5f3 │ │ │ │ @@ -45758,16 +45758,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7d8300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r2, #-864] @ 0xfffffca0 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r2, sl, sl, ror #7 │ │ │ │ - rsbseq r6, sl, r2, asr #23 │ │ │ │ + rsbseq r2, sl, lr, ror #7 │ │ │ │ + rsbseq r6, sl, r6, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, lr, ror sl │ │ │ │ @ instruction: 0x460d4b7e │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -45893,31 +45893,31 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d84478 │ │ │ │ @ instruction: 0xf04ffc49 │ │ │ │ @ instruction: 0xe78833ff │ │ │ │ ldm r2, {r1, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq pc, r5, r8, lsr r7 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, sl, sl, asr #6 │ │ │ │ - rsbseq r2, sl, r2, lsr #5 │ │ │ │ + rsbseq r2, sl, lr, asr #6 │ │ │ │ + rsbseq r2, sl, r6, lsr #5 │ │ │ │ addeq pc, r5, r2, lsr r6 @ │ │ │ │ - rsbseq r2, sl, sl, lsl #5 │ │ │ │ - rsbseq r6, sl, r2, ror #20 │ │ │ │ - rsbseq r2, sl, ip, ror #4 │ │ │ │ - rsbseq r6, sl, r4, asr #20 │ │ │ │ - rsbseq r2, sl, lr, asr #4 │ │ │ │ - rsbseq r6, sl, r6, lsr #20 │ │ │ │ - rsbseq r2, sl, r0, lsr r2 │ │ │ │ - rsbseq r6, sl, r8, lsl #20 │ │ │ │ - rsbseq r2, sl, r2, lsl r2 │ │ │ │ - rsbseq r6, sl, sl, ror #19 │ │ │ │ - ldrshteq r2, [sl], #-20 @ 0xffffffec │ │ │ │ - rsbseq r6, sl, ip, asr #19 │ │ │ │ - ldrsbteq r2, [sl], #-26 @ 0xffffffe6 │ │ │ │ - ldrhteq r6, [sl], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r2, sl, lr, lsl #5 │ │ │ │ + rsbseq r6, sl, r6, ror #20 │ │ │ │ + rsbseq r2, sl, r0, ror r2 │ │ │ │ + rsbseq r6, sl, r8, asr #20 │ │ │ │ + rsbseq r2, sl, r2, asr r2 │ │ │ │ + rsbseq r6, sl, sl, lsr #20 │ │ │ │ + rsbseq r2, sl, r4, lsr r2 │ │ │ │ + rsbseq r6, sl, ip, lsl #20 │ │ │ │ + rsbseq r2, sl, r6, lsl r2 │ │ │ │ + rsbseq r6, sl, lr, ror #19 │ │ │ │ + ldrshteq r2, [sl], #-24 @ 0xffffffe8 │ │ │ │ + ldrsbteq r6, [sl], #-144 @ 0xffffff70 │ │ │ │ + ldrsbteq r2, [sl], #-30 @ 0xffffffe2 │ │ │ │ + ldrhteq r6, [sl], #-148 @ 0xffffff6c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ @ instruction: 0x46064699 │ │ │ │ mrc2 3, 5, pc, cr6, cr11, {4} │ │ │ │ @@ -45971,22 +45971,22 @@ │ │ │ │ bleq 7ac10 │ │ │ │ @ instruction: 0xf52ef100 │ │ │ │ smlabteq r0, r8, r9, lr │ │ │ │ @ instruction: 0xf1006828 │ │ │ │ stmib r9, {r0, r1, r4, r5, r6, r7, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi r0, [r0], -r0, lsl #2 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq r2, sl, r2, ror #2 │ │ │ │ - rsbseq r2, sl, sl, lsr #2 │ │ │ │ - rsbseq r6, sl, r2, lsl #18 │ │ │ │ - rsbseq r4, pc, r8, asr #4 │ │ │ │ - rsbseq r2, sl, sl, lsr #2 │ │ │ │ - rsbseq r2, sl, r4, asr #1 │ │ │ │ - @ instruction: 0x007a689c │ │ │ │ - rsbseq sp, sp, r6, lsl r4 │ │ │ │ + rsbseq r2, sl, r6, ror #2 │ │ │ │ + rsbseq r2, sl, lr, lsr #2 │ │ │ │ + rsbseq r6, sl, r6, lsl #18 │ │ │ │ + rsbseq r4, pc, ip, asr #4 │ │ │ │ + rsbseq r2, sl, lr, lsr #2 │ │ │ │ + rsbseq r2, sl, r8, asr #1 │ │ │ │ + rsbseq r6, sl, r0, lsr #17 │ │ │ │ + rsbseq sp, sp, sl, lsl r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb96834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ mcr2 3, 1, pc, cr14, cr11, {4} @ │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -46039,27 +46039,27 @@ │ │ │ │ vtst.8 d20, d0, d1 │ │ │ │ ldrbtmi r2, [r8], #-289 @ 0xfffffedf │ │ │ │ @ instruction: 0xf7d8300c │ │ │ │ stmdami pc, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 7fd67a │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - rsbseq r2, sl, lr, lsr #1 │ │ │ │ - ldrsbteq r2, [sl], #-4 │ │ │ │ - rsbseq r2, sl, r2, lsl r0 │ │ │ │ - rsbseq r6, sl, sl, ror #15 │ │ │ │ - rsbseq r2, sl, r4, asr #1 │ │ │ │ - rsbseq r1, sl, r2, ror #31 │ │ │ │ - ldrhteq r6, [sl], #-122 @ 0xffffff86 │ │ │ │ - ldrhteq r2, [sl], #-4 │ │ │ │ - ldrhteq r1, [sl], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r6, sl, sl, lsl #15 │ │ │ │ - rsbseq r2, sl, r0, lsr #1 │ │ │ │ - rsbseq r1, sl, r2, lsl #31 │ │ │ │ - rsbseq r6, sl, sl, asr r7 │ │ │ │ + ldrhteq r2, [sl], #-2 │ │ │ │ + ldrsbteq r2, [sl], #-8 │ │ │ │ + rsbseq r2, sl, r6, lsl r0 │ │ │ │ + rsbseq r6, sl, lr, ror #15 │ │ │ │ + rsbseq r2, sl, r8, asr #1 │ │ │ │ + rsbseq r1, sl, r6, ror #31 │ │ │ │ + ldrhteq r6, [sl], #-126 @ 0xffffff82 │ │ │ │ + ldrhteq r2, [sl], #-8 │ │ │ │ + ldrhteq r1, [sl], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r6, sl, lr, lsl #15 │ │ │ │ + rsbseq r2, sl, r4, lsr #1 │ │ │ │ + rsbseq r1, sl, r6, lsl #31 │ │ │ │ + rsbseq r6, sl, lr, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb96958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 9436c0 │ │ │ │ blmi 96b980 │ │ │ │ ldrbtmi r4, [sl], #-1544 @ 0xfffff9f8 │ │ │ │ vmax.s8 d20, d0, d13 │ │ │ │ @@ -46094,17 +46094,17 @@ │ │ │ │ @ instruction: 0xf7d42203 │ │ │ │ tstpcs r0, fp, lsr #18 @ p-variant is OBSOLETE │ │ │ │ vrsubhn.i32 d4, , q12 │ │ │ │ ubfx pc, sp, #26, #8 │ │ │ │ svc 0x0040f7d1 │ │ │ │ addeq pc, r5, sl, lsr #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r1, [sl], #-236 @ 0xffffff14 │ │ │ │ - ldrsbteq r1, [sl], #-238 @ 0xffffff12 │ │ │ │ - ldrhteq r6, [sl], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r1, sl, r0, ror #29 │ │ │ │ + rsbseq r1, sl, r2, ror #29 │ │ │ │ + ldrhteq r6, [sl], #-106 @ 0xffffff96 │ │ │ │ addeq pc, r5, r0, asr r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb96a10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vaddw.u16 , q3, d5 │ │ │ │ @@ -46125,16 +46125,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9baf7d8 │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7d84478 │ │ │ │ blls 1be240 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq r1, sl, r0, lsr lr │ │ │ │ - rsbseq r6, sl, r8, lsl #12 │ │ │ │ + rsbseq r1, sl, r4, lsr lr │ │ │ │ + rsbseq r6, sl, ip, lsl #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb96a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrsubhn.i32 d20, q3, q7 │ │ │ │ @ instruction: 0x4604faff │ │ │ │ @@ -46153,16 +46153,16 @@ │ │ │ │ rscle r2, ip, r1, lsl #16 │ │ │ │ cmncs sp, r5, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf97ef7d8 │ │ │ │ strtmi r4, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7d84478 │ │ │ │ @ instruction: 0xe7e0fa39 │ │ │ │ - ldrhteq r1, [sl], #-216 @ 0xffffff28 │ │ │ │ - @ instruction: 0x007a6590 │ │ │ │ + ldrhteq r1, [sl], #-220 @ 0xffffff24 │ │ │ │ + @ instruction: 0x007a6594 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb96af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 5c387c │ │ │ │ blmi 5ebb14 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -46183,15 +46183,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ mcr 7, 4, pc, cr14, cr1, {6} @ │ │ │ │ addeq pc, r5, lr, lsl #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, sl, r4, asr #26 │ │ │ │ + rsbseq r1, sl, r8, asr #26 │ │ │ │ ldrdeq pc, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb96b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx ff8fc7e8 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ @@ -46201,16 +46201,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7d8300c │ │ │ │ stmdami r5, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9dcf7d8 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrshteq r1, [sl], #-206 @ 0xffffff32 │ │ │ │ - ldrsbteq r6, [sl], #-70 @ 0xffffffba │ │ │ │ + rsbseq r1, sl, r2, lsl #26 │ │ │ │ + ldrsbteq r6, [sl], #-74 @ 0xffffffb6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1e7dcec │ │ │ │ stclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ ldmibcc r4!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r8], -r2, lsl #13 │ │ │ │ @@ -46848,112 +46848,112 @@ │ │ │ │ ldc2 7, cr15, [r6], {215} @ 0xd7 │ │ │ │ @ instruction: 0xf04f4866 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [r0], {215} @ 0xd7 │ │ │ │ svclt 0x0000e7df │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq pc, r5, r2, asr #32 │ │ │ │ - rsbseq r1, sl, ip, ror ip │ │ │ │ - @ instruction: 0x007a1d9e │ │ │ │ - rsbseq r1, sl, r2, lsl #24 │ │ │ │ - ldrsbteq r6, [sl], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r1, sl, r6, ror #23 │ │ │ │ - ldrhteq r6, [sl], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r1, sl, r0, lsl #25 │ │ │ │ + rsbseq r1, sl, r2, lsr #27 │ │ │ │ + rsbseq r1, sl, r6, lsl #24 │ │ │ │ + ldrsbteq r6, [sl], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r1, sl, sl, ror #23 │ │ │ │ + rsbseq r6, sl, r0, asr #7 │ │ │ │ addeq lr, r5, r2, asr pc │ │ │ │ - rsbseq r1, sl, r4, lsr #23 │ │ │ │ - rsbseq r6, sl, sl, ror r3 │ │ │ │ - rsbseq r1, sl, r8, lsr #22 │ │ │ │ - rsbseq r1, sl, sl, asr #19 │ │ │ │ - rsbseq r6, sl, r0, lsr #3 │ │ │ │ - ldrshteq r1, [sl], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r1, sl, r0, lsl fp │ │ │ │ - rsbseq r1, sl, r0, lsr #22 │ │ │ │ - rsbseq r1, sl, r4, ror r9 │ │ │ │ - rsbseq r6, sl, sl, asr #2 │ │ │ │ - rsbseq r1, sl, r2, lsr #18 │ │ │ │ + rsbseq r1, sl, r8, lsr #23 │ │ │ │ + rsbseq r6, sl, lr, ror r3 │ │ │ │ + rsbseq r1, sl, ip, lsr #22 │ │ │ │ + rsbseq r1, sl, lr, asr #19 │ │ │ │ + rsbseq r6, sl, r4, lsr #3 │ │ │ │ + rsbseq r1, sl, r0, lsl #22 │ │ │ │ + rsbseq r1, sl, r4, lsl fp │ │ │ │ + rsbseq r1, sl, r4, lsr #22 │ │ │ │ + rsbseq r1, sl, r8, ror r9 │ │ │ │ + rsbseq r6, sl, lr, asr #2 │ │ │ │ + rsbseq r1, sl, r6, lsr #18 │ │ │ │ + @ instruction: 0x007a1a90 │ │ │ │ + rsbseq r1, sl, sl, ror sl │ │ │ │ rsbseq r1, sl, ip, lsl #21 │ │ │ │ - rsbseq r1, sl, r6, ror sl │ │ │ │ - rsbseq r1, sl, r8, lsl #21 │ │ │ │ - rsbseq r1, sl, sl, asr #20 │ │ │ │ rsbseq r1, sl, lr, asr #20 │ │ │ │ rsbseq r1, sl, r2, asr sl │ │ │ │ - rsbseq r1, sl, r4, lsr #16 │ │ │ │ - ldrshteq r5, [sl], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r1, sl, r6, asr #15 │ │ │ │ - ldrshteq r1, [sl], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r1, sl, r4, asr #15 │ │ │ │ - @ instruction: 0x007a5f9a │ │ │ │ - ldrsbteq r1, [sl], #-144 @ 0xffffff70 │ │ │ │ - ldrhteq r1, [sl], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r1, sl, r4, lsr #14 │ │ │ │ + rsbseq r1, sl, r6, asr sl │ │ │ │ + rsbseq r1, sl, r8, lsr #16 │ │ │ │ + ldrshteq r5, [sl], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r1, sl, sl, asr #15 │ │ │ │ + ldrshteq r1, [sl], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r1, sl, r8, asr #15 │ │ │ │ + @ instruction: 0x007a5f9e │ │ │ │ + ldrsbteq r1, [sl], #-148 @ 0xffffff6c │ │ │ │ + ldrhteq r1, [sl], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r1, sl, r8, lsr #14 │ │ │ │ @ instruction: 0xfffffa05 │ │ │ │ - rsbseq r1, sl, ip, lsl sl │ │ │ │ - ldrsbteq r1, [sl], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r1, sl, r6, lsl #14 │ │ │ │ - ldrsbteq r5, [sl], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r1, sl, sl, ror #13 │ │ │ │ - rsbseq r5, sl, r0, asr #29 │ │ │ │ - rsbseq r1, sl, sl, lsl #13 │ │ │ │ - rsbseq r5, sl, r0, ror #28 │ │ │ │ - ldrsbteq r1, [sl], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r1, sl, r0, lsr #20 │ │ │ │ + ldrsbteq r1, [sl], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r1, sl, sl, lsl #14 │ │ │ │ + rsbseq r5, sl, r0, ror #29 │ │ │ │ + rsbseq r1, sl, lr, ror #13 │ │ │ │ + rsbseq r5, sl, r4, asr #29 │ │ │ │ + rsbseq r1, sl, lr, lsl #13 │ │ │ │ + rsbseq r5, sl, r4, ror #28 │ │ │ │ + rsbseq r1, sl, r0, ror #17 │ │ │ │ @ instruction: 0xfffff8b1 │ │ │ │ @ instruction: 0xfffff82d │ │ │ │ - rsbseq r1, sl, sl, lsr #12 │ │ │ │ - rsbseq r5, sl, r0, lsl #28 │ │ │ │ - rsbseq r1, sl, ip, lsl #12 │ │ │ │ - rsbseq r5, sl, r4, ror #27 │ │ │ │ - ldrshteq r1, [sl], #-84 @ 0xffffffac │ │ │ │ - rsbseq r5, sl, ip, asr #27 │ │ │ │ - ldrsbteq r1, [sl], #-90 @ 0xffffffa6 │ │ │ │ - ldrhteq r5, [sl], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r1, sl, r0, asr #11 │ │ │ │ - @ instruction: 0x007a5d98 │ │ │ │ - rsbseq r1, sl, r4, lsr #11 │ │ │ │ - rsbseq r5, sl, sl, ror sp │ │ │ │ - rsbseq r1, sl, r8, lsl #11 │ │ │ │ - rsbseq r5, sl, r0, ror #26 │ │ │ │ - rsbseq r1, sl, ip, asr r5 │ │ │ │ - rsbseq r5, sl, r4, lsr sp │ │ │ │ + rsbseq r1, sl, lr, lsr #12 │ │ │ │ + rsbseq r5, sl, r4, lsl #28 │ │ │ │ + rsbseq r1, sl, r0, lsl r6 │ │ │ │ + rsbseq r5, sl, r8, ror #27 │ │ │ │ + ldrshteq r1, [sl], #-88 @ 0xffffffa8 │ │ │ │ + ldrsbteq r5, [sl], #-208 @ 0xffffff30 │ │ │ │ + ldrsbteq r1, [sl], #-94 @ 0xffffffa2 │ │ │ │ + ldrhteq r5, [sl], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r1, sl, r4, asr #11 │ │ │ │ + @ instruction: 0x007a5d9c │ │ │ │ + rsbseq r1, sl, r8, lsr #11 │ │ │ │ + rsbseq r5, sl, lr, ror sp │ │ │ │ + rsbseq r1, sl, ip, lsl #11 │ │ │ │ + rsbseq r5, sl, r4, ror #26 │ │ │ │ + rsbseq r1, sl, r0, ror #10 │ │ │ │ + rsbseq r5, sl, r8, lsr sp │ │ │ │ @ instruction: 0xfffff6bf │ │ │ │ - rsbseq r1, sl, r4, lsr r8 │ │ │ │ - rsbseq r1, sl, sl, lsl r5 │ │ │ │ - ldrshteq r5, [sl], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r1, sl, sl, lsl r8 │ │ │ │ - rsbseq r1, sl, ip, ror #9 │ │ │ │ - rsbseq r5, sl, r4, asr #25 │ │ │ │ - rsbseq r1, sl, r0, lsl #16 │ │ │ │ - ldrhteq r1, [sl], #-78 @ 0xffffffb2 │ │ │ │ - @ instruction: 0x007a5c96 │ │ │ │ - ldrsbteq r1, [sl], #-120 @ 0xffffff88 │ │ │ │ - ldrsbteq r1, [sl], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r1, sl, r2, ror #15 │ │ │ │ - ldrhteq r1, [sl], #-122 @ 0xffffff86 │ │ │ │ - addeq fp, r0, r8, asr #23 │ │ │ │ - rsbseq r1, sl, lr, lsl #8 │ │ │ │ - rsbseq r5, sl, ip, ror #23 │ │ │ │ - rsbseq r1, sl, r0, ror #7 │ │ │ │ - ldrhteq r5, [sl], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r1, sl, r2, asr #7 │ │ │ │ - addeq r3, r0, r8, ror #13 │ │ │ │ - rsbseq r1, sl, r8, lsr #7 │ │ │ │ - rsbseq r5, sl, r0, lsl #23 │ │ │ │ - rsbseq r1, sl, lr, lsl #7 │ │ │ │ - rsbseq r5, sl, r6, ror #22 │ │ │ │ - rsbseq r1, sl, r6, ror r3 │ │ │ │ - rsbseq r5, sl, lr, asr #22 │ │ │ │ - rsbseq r1, sl, r8, asr r3 │ │ │ │ - rsbseq r5, sl, lr, lsr #22 │ │ │ │ - rsbseq r1, sl, lr, lsr r3 │ │ │ │ - rsbseq r5, sl, r6, lsl fp │ │ │ │ - rsbseq r1, sl, r6, lsr #6 │ │ │ │ - ldrshteq r5, [sl], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r1, sl, r6, lsl #6 │ │ │ │ - ldrsbteq r5, [sl], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r1, sl, r8, ror #5 │ │ │ │ - ldrhteq r5, [sl], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r1, sl, r8, lsr r8 │ │ │ │ + rsbseq r1, sl, lr, lsl r5 │ │ │ │ + ldrshteq r5, [sl], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r1, sl, lr, lsl r8 │ │ │ │ + ldrshteq r1, [sl], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r5, sl, r8, asr #25 │ │ │ │ + rsbseq r1, sl, r4, lsl #16 │ │ │ │ + rsbseq r1, sl, r2, asr #9 │ │ │ │ + @ instruction: 0x007a5c9a │ │ │ │ + ldrsbteq r1, [sl], #-124 @ 0xffffff84 │ │ │ │ + ldrsbteq r1, [sl], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r1, sl, r6, ror #15 │ │ │ │ + ldrhteq r1, [sl], #-126 @ 0xffffff82 │ │ │ │ + addeq fp, r0, ip, asr #23 │ │ │ │ + rsbseq r1, sl, r2, lsl r4 │ │ │ │ + ldrshteq r5, [sl], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r1, sl, r4, ror #7 │ │ │ │ + ldrhteq r5, [sl], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r1, sl, r6, asr #7 │ │ │ │ + addeq r3, r0, ip, ror #13 │ │ │ │ + rsbseq r1, sl, ip, lsr #7 │ │ │ │ + rsbseq r5, sl, r4, lsl #23 │ │ │ │ + @ instruction: 0x007a1392 │ │ │ │ + rsbseq r5, sl, sl, ror #22 │ │ │ │ + rsbseq r1, sl, sl, ror r3 │ │ │ │ + rsbseq r5, sl, r2, asr fp │ │ │ │ + rsbseq r1, sl, ip, asr r3 │ │ │ │ + rsbseq r5, sl, r2, lsr fp │ │ │ │ + rsbseq r1, sl, r2, asr #6 │ │ │ │ + rsbseq r5, sl, sl, lsl fp │ │ │ │ + rsbseq r1, sl, sl, lsr #6 │ │ │ │ + rsbseq r5, sl, r0, lsl #22 │ │ │ │ + rsbseq r1, sl, sl, lsl #6 │ │ │ │ + rsbseq r5, sl, r0, ror #21 │ │ │ │ + rsbseq r1, sl, ip, ror #5 │ │ │ │ + rsbseq r5, sl, r2, asr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bichi pc, r0, #14614528 @ 0xdf0000 │ │ │ │ vst4.32 {d27-d30}, [pc]! │ │ │ │ ldrbtmi r7, [r8], #602 @ 0x25a │ │ │ │ @@ -47190,62 +47190,62 @@ │ │ │ │ @ instruction: 0xf7d7300c │ │ │ │ ldmdami r5!, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d74478 │ │ │ │ strb pc, [lr, r3, lsr #20]! @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r1, sl, r6, lsl #2 │ │ │ │ + rsbseq r1, sl, sl, lsl #2 │ │ │ │ @ instruction: 0xffffe89f │ │ │ │ @ instruction: 0xfffff421 │ │ │ │ @ instruction: 0xfffff1c1 │ │ │ │ @ instruction: 0xffffe87b │ │ │ │ @ instruction: 0xffffeb43 │ │ │ │ @ instruction: 0xffffeccf │ │ │ │ @ instruction: 0xffffed1b │ │ │ │ @ instruction: 0xffffef6f │ │ │ │ @ instruction: 0xfffff07f │ │ │ │ - rsbseq pc, pc, r6, lsr #3 │ │ │ │ - rsbseq r1, sl, r6, asr #8 │ │ │ │ - rsbseq r1, sl, ip, rrx │ │ │ │ - rsbseq r5, sl, r4, asr #16 │ │ │ │ - rsbseq r1, sl, ip, asr #32 │ │ │ │ - rsbseq r5, sl, r4, lsr #16 │ │ │ │ - rsbseq r1, sl, sl, asr #7 │ │ │ │ - @ instruction: 0x007a139a │ │ │ │ - rsbseq r0, sl, r2, lsr #31 │ │ │ │ - rsbseq r5, sl, sl, ror r7 │ │ │ │ - rsbseq r0, sl, r8, lsl #31 │ │ │ │ - rsbseq r5, sl, r0, ror #14 │ │ │ │ - rsbseq r1, sl, r8, lsl r3 │ │ │ │ - ldrshteq r0, [sl], #-238 @ 0xffffff12 │ │ │ │ + rsbseq pc, pc, sl, lsr #3 │ │ │ │ + rsbseq r1, sl, sl, asr #8 │ │ │ │ + rsbseq r1, sl, r0, ror r0 │ │ │ │ + rsbseq r5, sl, r8, asr #16 │ │ │ │ + rsbseq r1, sl, r0, asr r0 │ │ │ │ + rsbseq r5, sl, r8, lsr #16 │ │ │ │ + rsbseq r1, sl, lr, asr #7 │ │ │ │ + @ instruction: 0x007a139e │ │ │ │ + rsbseq r0, sl, r6, lsr #31 │ │ │ │ + rsbseq r5, sl, lr, ror r7 │ │ │ │ + rsbseq r0, sl, ip, lsl #31 │ │ │ │ + rsbseq r5, sl, r4, ror #14 │ │ │ │ + rsbseq r1, sl, ip, lsl r3 │ │ │ │ + rsbseq r0, sl, r2, lsl #30 │ │ │ │ @ instruction: 0xffffed95 │ │ │ │ @ instruction: 0xffffeea1 │ │ │ │ @ instruction: 0xffffefc1 │ │ │ │ @ instruction: 0xfffff213 │ │ │ │ @ instruction: 0xffffe675 │ │ │ │ @ instruction: 0xffffe67f │ │ │ │ @ instruction: 0xffffe935 │ │ │ │ @ instruction: 0xffffeac1 │ │ │ │ @ instruction: 0xffffeb0d │ │ │ │ - ldrhteq r1, [sl], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r0, sl, sl, lsr #29 │ │ │ │ - rsbseq r5, sl, r2, lsl #13 │ │ │ │ - @ instruction: 0x007a0e90 │ │ │ │ - rsbseq r5, sl, r8, ror #12 │ │ │ │ - rsbseq r1, sl, r0, asr r2 │ │ │ │ - rsbseq r0, sl, r0, lsr lr │ │ │ │ - rsbseq r5, sl, r8, lsl #12 │ │ │ │ - rsbseq r1, sl, r6, ror #3 │ │ │ │ - rsbseq r0, sl, r8, asr #27 │ │ │ │ - rsbseq r5, sl, r0, lsr #11 │ │ │ │ - rsbseq r0, sl, lr, lsr #27 │ │ │ │ - rsbseq r5, sl, r4, lsl #11 │ │ │ │ - rsbseq r0, sl, lr, lsl #27 │ │ │ │ - rsbseq r5, sl, r4, ror #10 │ │ │ │ + ldrhteq r1, [sl], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r0, sl, lr, lsr #29 │ │ │ │ + rsbseq r5, sl, r6, lsl #13 │ │ │ │ + @ instruction: 0x007a0e94 │ │ │ │ + rsbseq r5, sl, ip, ror #12 │ │ │ │ + rsbseq r1, sl, r4, asr r2 │ │ │ │ + rsbseq r0, sl, r4, lsr lr │ │ │ │ + rsbseq r5, sl, ip, lsl #12 │ │ │ │ + rsbseq r1, sl, sl, ror #3 │ │ │ │ + rsbseq r0, sl, ip, asr #27 │ │ │ │ + rsbseq r5, sl, r4, lsr #11 │ │ │ │ + ldrhteq r0, [sl], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r5, sl, r8, lsl #11 │ │ │ │ + @ instruction: 0x007a0d92 │ │ │ │ + rsbseq r5, sl, r8, ror #10 │ │ │ │ vadd.i8 d20, d0, d25 │ │ │ │ ldrbtmi r3, [r8], #-373 @ 0xfffffe8b │ │ │ │ @ instruction: 0xf7d7300c │ │ │ │ stmdami r7!, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d74478 │ │ │ │ ldrb pc, [sl, -pc, lsr #19]! @ │ │ │ │ @@ -47280,26 +47280,26 @@ │ │ │ │ vst2.8 {d20-d21}, [pc :64], r0 │ │ │ │ ldrbtmi r7, [r8], #-358 @ 0xfffffe9a │ │ │ │ @ instruction: 0xf7d7300c │ │ │ │ stmdami lr, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d74478 │ │ │ │ ldr pc, [r4, -r9, ror #18]! │ │ │ │ - rsbseq r0, sl, r6, lsr #25 │ │ │ │ - rsbseq r5, sl, ip, ror r4 │ │ │ │ - rsbseq r0, sl, sl, lsl #25 │ │ │ │ - rsbseq r5, sl, r0, ror #8 │ │ │ │ - rsbseq r0, sl, lr, ror #24 │ │ │ │ - rsbseq r5, sl, r4, asr #8 │ │ │ │ - rsbseq r0, sl, r2, asr ip │ │ │ │ - rsbseq r5, sl, r8, lsr #8 │ │ │ │ - rsbseq r0, sl, r6, lsr ip │ │ │ │ - rsbseq r5, sl, ip, lsl #8 │ │ │ │ - rsbseq r0, sl, sl, lsl ip │ │ │ │ - ldrshteq r5, [sl], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r0, sl, sl, lsr #25 │ │ │ │ + rsbseq r5, sl, r0, lsl #9 │ │ │ │ + rsbseq r0, sl, lr, lsl #25 │ │ │ │ + rsbseq r5, sl, r4, ror #8 │ │ │ │ + rsbseq r0, sl, r2, ror ip │ │ │ │ + rsbseq r5, sl, r8, asr #8 │ │ │ │ + rsbseq r0, sl, r6, asr ip │ │ │ │ + rsbseq r5, sl, ip, lsr #8 │ │ │ │ + rsbseq r0, sl, sl, lsr ip │ │ │ │ + rsbseq r5, sl, r0, lsl r4 │ │ │ │ + rsbseq r0, sl, lr, lsl ip │ │ │ │ + ldrshteq r5, [sl], #-52 @ 0xffffffcc │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ vmla.i8 d22, d8, d10 │ │ │ │ vmull.s8 q10, d14, d3 │ │ │ │ ldrblt r2, [r0, #3092]! @ 0xc14 │ │ │ │ cdpcs 6, 1, cr15, cr12, cr9, {2} │ │ │ │ cdpcc 2, 7, cr15, cr14, cr13, {6} │ │ │ │ ldmdavs r1, {r0, r1, r4, r6, r8, fp, sp, lr} │ │ │ │ @@ -47541,35 +47541,35 @@ │ │ │ │ @ instruction: 0xff6af7d6 │ │ │ │ @ instruction: 0xf7d0e7ee │ │ │ │ svclt 0x0000ebf6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq sp, r5, r4, asr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, sl, r8, asr #29 │ │ │ │ - rsbseq r0, sl, r2, lsr lr │ │ │ │ - rsbseq r5, sl, r6, ror #3 │ │ │ │ + rsbseq r0, sl, ip, asr #29 │ │ │ │ + rsbseq r0, sl, r6, lsr lr │ │ │ │ + rsbseq r5, sl, sl, ror #3 │ │ │ │ addeq sp, r5, r0, lsl #27 │ │ │ │ - ldrshteq r0, [sl], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r5, sl, ip, lsr #3 │ │ │ │ - rsbseq r0, sl, lr, lsr #27 │ │ │ │ - rsbseq r5, sl, r2, ror #2 │ │ │ │ - @ instruction: 0x007a0d94 │ │ │ │ - rsbseq r5, sl, r8, asr #2 │ │ │ │ - rsbseq r0, sl, r2, ror #25 │ │ │ │ - @ instruction: 0x007a5096 │ │ │ │ - rsbseq r0, sl, r8, asr #25 │ │ │ │ - rsbseq r5, sl, ip, ror r0 │ │ │ │ - @ instruction: 0x007a0c90 │ │ │ │ - rsbseq r0, sl, r8, ror ip │ │ │ │ - rsbseq r5, sl, ip, lsr #32 │ │ │ │ - rsbseq r0, sl, r0, ror #24 │ │ │ │ - rsbseq r5, sl, r2, lsl r0 │ │ │ │ - rsbseq r0, sl, r0, asr #24 │ │ │ │ - ldrshteq r4, [sl], #-242 @ 0xffffff0e │ │ │ │ + ldrshteq r0, [sl], #-220 @ 0xffffff24 │ │ │ │ + ldrhteq r5, [sl], #-16 │ │ │ │ + ldrhteq r0, [sl], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r5, sl, r6, ror #2 │ │ │ │ + @ instruction: 0x007a0d98 │ │ │ │ + rsbseq r5, sl, ip, asr #2 │ │ │ │ + rsbseq r0, sl, r6, ror #25 │ │ │ │ + @ instruction: 0x007a509a │ │ │ │ + rsbseq r0, sl, ip, asr #25 │ │ │ │ + rsbseq r5, sl, r0, lsl #1 │ │ │ │ + @ instruction: 0x007a0c94 │ │ │ │ + rsbseq r0, sl, ip, ror ip │ │ │ │ + rsbseq r5, sl, r0, lsr r0 │ │ │ │ + rsbseq r0, sl, r4, ror #24 │ │ │ │ + rsbseq r5, sl, r6, lsl r0 │ │ │ │ + rsbseq r0, sl, r4, asr #24 │ │ │ │ + ldrshteq r4, [sl], #-246 @ 0xffffff0a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb980f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -fp, asr #28 │ │ │ │ @@ -47580,16 +47580,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7d6300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff12f7d6 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r0, sl, lr, lsl #23 │ │ │ │ - rsbseq r4, sl, r2, asr #30 │ │ │ │ + @ instruction: 0x007a0b92 │ │ │ │ + rsbseq r4, sl, r6, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb98148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r3, lsr #28 │ │ │ │ @@ -47600,16 +47600,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7d6300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mcr2 7, 7, pc, cr10, cr6, {6} @ │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r0, sl, lr, lsr fp │ │ │ │ - ldrshteq r4, [sl], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r0, sl, r2, asr #22 │ │ │ │ + ldrshteq r4, [sl], #-230 @ 0xffffff1a │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 17c450 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbvs sp, {r0, r1, r7, ip, sp, pc} │ │ │ │ cdpls 4, 0, cr2, cr15, cr0, {0} │ │ │ │ @@ -47732,24 +47732,24 @@ │ │ │ │ cmnpmi pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r6, #-856]! @ 0xfffffca8 │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7d64478 │ │ │ │ str pc, [r0, r1, ror #27] │ │ │ │ ... │ │ │ │ - rsbseq r4, sp, r0, asr #10 │ │ │ │ - rsbseq r0, sl, r0, lsl #20 │ │ │ │ - rsbseq r0, sl, sl, lsl sl │ │ │ │ - rsbseq r0, sl, ip, lsl #19 │ │ │ │ - rsbseq r4, sl, r0, asr #26 │ │ │ │ - rsbseq r0, sl, r6, ror #18 │ │ │ │ - rsbseq r4, sl, sl, lsl sp │ │ │ │ - rsbseq r0, sl, r8, ror #18 │ │ │ │ - rsbseq r0, sl, ip, lsr #18 │ │ │ │ - rsbseq r4, sl, r0, ror #25 │ │ │ │ + rsbseq r4, sp, r4, asr #10 │ │ │ │ + rsbseq r0, sl, r4, lsl #20 │ │ │ │ + rsbseq r0, sl, lr, lsl sl │ │ │ │ + @ instruction: 0x007a0990 │ │ │ │ + rsbseq r4, sl, r4, asr #26 │ │ │ │ + rsbseq r0, sl, sl, ror #18 │ │ │ │ + rsbseq r4, sl, lr, lsl sp │ │ │ │ + rsbseq r0, sl, ip, ror #18 │ │ │ │ + rsbseq r0, sl, r0, lsr r9 │ │ │ │ + rsbseq r4, sl, r4, ror #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsr #24 │ │ │ │ strmi r4, [r3], ip, lsr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -47793,16 +47793,16 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r8], -r3, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7d08ff0 │ │ │ │ svclt 0x0000e9f6 │ │ │ │ addeq sp, r5, r4, lsr r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, sl, lr, asr r8 │ │ │ │ - rsbseq r4, sl, r2, lsl ip │ │ │ │ + rsbseq r0, sl, r2, ror #16 │ │ │ │ + rsbseq r4, sl, r6, lsl ip │ │ │ │ addeq sp, r5, r6, lsr #15 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, r4, lsr #24 │ │ │ │ @ instruction: 0x1e1e4924 │ │ │ │ @@ -47839,16 +47839,16 @@ │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ andcs pc, r0, sl, asr #17 │ │ │ │ andcs lr, r5, #236, 14 @ 0x3b00000 │ │ │ │ @ instruction: 0xf7d0e7f9 │ │ │ │ svclt 0x0000e99a │ │ │ │ addeq sp, r5, ip, asr r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r0, [sl], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r4, sl, r4, ror #22 │ │ │ │ + ldrhteq r0, [sl], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r4, sl, r8, ror #22 │ │ │ │ strdeq sp, [r5], ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi fc814 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fec7f698 │ │ │ │ @ instruction: 0xf2ad4a9a │ │ │ │ @@ -48003,32 +48003,32 @@ │ │ │ │ @ instruction: 0xf7d64478 │ │ │ │ ldr pc, [r6, -r9, asr #23]! │ │ │ │ ldmda r4, {r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ umulleq sp, r5, ip, r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r0, [sl], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r0, sl, r2, lsl #15 │ │ │ │ - rsbseq r0, sl, ip, lsl #13 │ │ │ │ - rsbseq r4, sl, r0, asr #20 │ │ │ │ + ldrshteq r0, [sl], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r0, sl, r6, lsl #15 │ │ │ │ + @ instruction: 0x007a0690 │ │ │ │ + rsbseq r4, sl, r4, asr #20 │ │ │ │ ldrdeq sp, [r5], sl │ │ │ │ - rsbseq r0, sl, lr, asr #12 │ │ │ │ - rsbseq r4, sl, r2, lsl #20 │ │ │ │ - ldrhteq r7, [lr], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r0, sl, r6, ror r5 │ │ │ │ - rsbseq r4, sl, sl, lsr #18 │ │ │ │ - rsbseq r0, sl, sl, asr r5 │ │ │ │ - rsbseq r4, sl, lr, lsl #18 │ │ │ │ - rsbseq r0, sl, lr, lsr r5 │ │ │ │ - ldrshteq r4, [sl], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r0, sl, r0, lsr #10 │ │ │ │ - ldrsbteq r4, [sl], #-132 @ 0xffffff7c │ │ │ │ - ldrshteq r0, [sl], #-78 @ 0xffffffb2 │ │ │ │ - ldrhteq r4, [sl], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r0, sl, r2, asr r6 │ │ │ │ + rsbseq r4, sl, r6, lsl #20 │ │ │ │ + ldrhteq r7, [lr], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r0, sl, sl, ror r5 │ │ │ │ + rsbseq r4, sl, lr, lsr #18 │ │ │ │ + rsbseq r0, sl, lr, asr r5 │ │ │ │ + rsbseq r4, sl, r2, lsl r9 │ │ │ │ + rsbseq r0, sl, r2, asr #10 │ │ │ │ + ldrshteq r4, [sl], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r0, sl, r4, lsr #10 │ │ │ │ + ldrsbteq r4, [sl], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r0, sl, r2, lsl #10 │ │ │ │ + ldrhteq r4, [sl], #-132 @ 0xffffff7c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r6, [r9], sp, lsl #18 │ │ │ │ ldrdhi pc, [r0], -sp @ │ │ │ │ strmi r2, [r6], -r0, lsl #6 │ │ │ │ @@ -48078,18 +48078,18 @@ │ │ │ │ stmdami r8, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bicmi pc, r3, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1b7f654 │ │ │ │ ldrbmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf7d64478 │ │ │ │ strb pc, [fp, r7, lsr #22] @ │ │ │ │ - ldrsbteq r0, [sl], #-50 @ 0xffffffce │ │ │ │ - rsbseq r4, sl, r6, lsl #15 │ │ │ │ - ldrhteq r0, [sl], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r4, sl, ip, ror #14 │ │ │ │ + ldrsbteq r0, [sl], #-54 @ 0xffffffca │ │ │ │ + rsbseq r4, sl, sl, lsl #15 │ │ │ │ + ldrhteq r0, [sl], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r4, sl, r0, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 11d2f7c │ │ │ │ ldrmi fp, [pc], -r9, lsl #1 │ │ │ │ ldrbtmi r4, [sl], #-2885 @ 0xfffff4bb │ │ │ │ @@ -48160,18 +48160,18 @@ │ │ │ │ movwcs lr, #30671 @ 0x77cf │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf7cfe7ca │ │ │ │ svclt 0x0000ef18 │ │ │ │ ldrdeq sp, [r5], lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sp, r5, r6, lsr r2 │ │ │ │ - ldrhteq r0, [sl], #-34 @ 0xffffffde │ │ │ │ - rsbseq r4, sl, r6, ror #12 │ │ │ │ - rsbseq r0, sl, ip, lsl #5 │ │ │ │ - rsbseq r4, sl, r0, asr #12 │ │ │ │ + ldrhteq r0, [sl], #-38 @ 0xffffffda │ │ │ │ + rsbseq r4, sl, sl, ror #12 │ │ │ │ + @ instruction: 0x007a0290 │ │ │ │ + rsbseq r4, sl, r4, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb98a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -ip, lsl #13 │ │ │ │ blls 2930e0 >::_M_default_append(unsigned int)@@Base+0x1054c> │ │ │ │ @ instruction: 0xf8cd9301 │ │ │ │ @@ -48185,16 +48185,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf99af7d6 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7d64478 │ │ │ │ blls 140200 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r0, sl, r4, lsl r2 │ │ │ │ - rsbseq r4, sl, r8, asr #11 │ │ │ │ + rsbseq r0, sl, r8, lsl r2 │ │ │ │ + rsbseq r4, sl, ip, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb98ac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -48207,16 +48207,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf96ef7d6 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7d64478 │ │ │ │ blls 1401a8 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq r0, [sl], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r4, sl, r0, ror r5 │ │ │ │ + rsbseq r0, sl, r0, asr #3 │ │ │ │ + rsbseq r4, sl, r4, ror r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, sl, lsr #24 │ │ │ │ ldrbtmi r4, [ip], #-2858 @ 0xfffff4d6 │ │ │ │ ldrdge pc, [r8], #-141 @ 0xffffff73 │ │ │ │ @@ -48259,16 +48259,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9c6f7d6 │ │ │ │ @ instruction: 0xf7cfe7e3 │ │ │ │ svclt 0x0000ee52 │ │ │ │ addeq sp, r5, r6, ror #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sp, r5, sl, ror r0 │ │ │ │ - ldrshteq r0, [sl], #-6 │ │ │ │ - rsbseq r4, sl, sl, lsr #9 │ │ │ │ + ldrshteq r0, [sl], #-10 │ │ │ │ + rsbseq r4, sl, lr, lsr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, r8, lsr #24 │ │ │ │ ldrbtmi r4, [ip], #-2856 @ 0xfffff4d8 │ │ │ │ blvc 47c174 │ │ │ │ @@ -48309,16 +48309,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf962f7d6 │ │ │ │ @ instruction: 0xf7cfe7e3 │ │ │ │ svclt 0x0000edee │ │ │ │ addeq sp, r5, r6, lsl r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x0085cfb2 │ │ │ │ - rsbseq r0, sl, lr, lsr #32 │ │ │ │ - rsbseq r4, sl, r2, ror #7 │ │ │ │ + rsbseq r0, sl, r2, lsr r0 │ │ │ │ + rsbseq r4, sl, r6, ror #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff27fdec │ │ │ │ ldrmi r6, [r6], -ip, lsl #18 │ │ │ │ @ instruction: 0x460d4a74 │ │ │ │ @ instruction: 0xf5ad4b74 │ │ │ │ @@ -48435,27 +48435,27 @@ │ │ │ │ ldr r9, [r4, -r5, lsl #22]! │ │ │ │ ldcl 7, cr15, [r4], #828 @ 0x33c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq ip, r5, r6, asr #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq ip, r5, lr, lsl pc │ │ │ │ - rsbseq pc, r9, r2, ror pc @ │ │ │ │ - rsbseq r4, sl, r6, lsr #6 │ │ │ │ - rsbseq pc, r9, r6, asr #30 │ │ │ │ - ldrshteq r4, [sl], #-42 @ 0xffffffd6 │ │ │ │ - ldrhteq pc, [r9], #-250 @ 0xffffff06 @ │ │ │ │ - ldrsbteq pc, [r9], #-232 @ 0xffffff18 @ │ │ │ │ - rsbseq r4, sl, ip, lsl #5 │ │ │ │ - rsbseq pc, r9, sl, lsl #29 │ │ │ │ - rsbseq r4, sl, lr, lsr r2 │ │ │ │ - rsbseq pc, r9, ip, asr lr @ │ │ │ │ - rsbseq r4, sl, r0, lsl r2 │ │ │ │ - rsbseq pc, r9, lr, lsr lr @ │ │ │ │ - ldrshteq r4, [sl], #-18 @ 0xffffffee │ │ │ │ + rsbseq pc, r9, r6, ror pc @ │ │ │ │ + rsbseq r4, sl, sl, lsr #6 │ │ │ │ + rsbseq pc, r9, sl, asr #30 │ │ │ │ + ldrshteq r4, [sl], #-46 @ 0xffffffd2 │ │ │ │ + ldrhteq pc, [r9], #-254 @ 0xffffff02 @ │ │ │ │ + ldrsbteq pc, [r9], #-236 @ 0xffffff14 @ │ │ │ │ + @ instruction: 0x007a4290 │ │ │ │ + rsbseq pc, r9, lr, lsl #29 │ │ │ │ + rsbseq r4, sl, r2, asr #4 │ │ │ │ + rsbseq pc, r9, r0, ror #28 │ │ │ │ + rsbseq r4, sl, r4, lsl r2 │ │ │ │ + rsbseq pc, r9, r2, asr #28 │ │ │ │ + ldrshteq r4, [sl], #-22 @ 0xffffffea │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs fp, [r0], #-130 @ 0xffffff7e │ │ │ │ mcrls 14, 0, r1, cr8, cr15, {0} │ │ │ │ stcle 0, cr6, [pc, #-208] @ 41c20 │ │ │ │ @@ -48475,16 +48475,16 @@ │ │ │ │ @ instruction: 0xf7d5300c │ │ │ │ stmdami r6, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf810f7d6 │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbseq pc, r9, sl, lsl #27 │ │ │ │ - rsbseq r4, sl, lr, lsr r1 │ │ │ │ + rsbseq pc, r9, lr, lsl #27 │ │ │ │ + rsbseq r4, sl, r2, asr #2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [pc], -lr, lsr #25 │ │ │ │ ldrmi fp, [r1], r5, lsl #1 │ │ │ │ @ instruction: 0x461d447c │ │ │ │ @@ -48656,37 +48656,37 @@ │ │ │ │ vtst.8 d20, d0, d11 │ │ │ │ ldrbtmi r1, [r8], #-441 @ 0xfffffe47 │ │ │ │ @ instruction: 0xf7d5300c │ │ │ │ ldmdami r9, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d54478 │ │ │ │ strb pc, [lr, r1, lsr #29]! @ │ │ │ │ - rsbseq pc, r9, r4, lsr sp @ │ │ │ │ - @ instruction: 0x0079fc98 │ │ │ │ - rsbseq r4, sl, ip, asr #32 │ │ │ │ - rsbseq pc, r9, lr, lsr #24 │ │ │ │ - rsbseq r3, sl, r2, ror #31 │ │ │ │ - rsbseq pc, r9, r8, ror #23 │ │ │ │ - @ instruction: 0x007a3f9c │ │ │ │ - rsbseq pc, r9, lr, asr #23 │ │ │ │ - rsbseq r3, sl, r2, lsl #31 │ │ │ │ - rsbseq pc, r9, lr, lsr #23 │ │ │ │ - rsbseq r3, sl, r2, ror #30 │ │ │ │ - @ instruction: 0x0079fb94 │ │ │ │ - rsbseq r3, sl, r8, asr #30 │ │ │ │ - rsbseq pc, r9, r8, lsl fp @ │ │ │ │ - rsbseq r3, sl, ip, asr #29 │ │ │ │ - rsbseq pc, r9, r0, lsl #22 │ │ │ │ - ldrhteq r3, [sl], #-228 @ 0xffffff1c │ │ │ │ - rsbseq pc, r9, r6, ror #21 │ │ │ │ - @ instruction: 0x007a3e9a │ │ │ │ - rsbseq pc, r9, lr, asr #21 │ │ │ │ - rsbseq r3, sl, r0, lsl #29 │ │ │ │ - rsbseq pc, r9, lr, lsr #21 │ │ │ │ - rsbseq r3, sl, r0, ror #28 │ │ │ │ + rsbseq pc, r9, r8, lsr sp @ │ │ │ │ + @ instruction: 0x0079fc9c │ │ │ │ + rsbseq r4, sl, r0, asr r0 │ │ │ │ + rsbseq pc, r9, r2, lsr ip @ │ │ │ │ + rsbseq r3, sl, r6, ror #31 │ │ │ │ + rsbseq pc, r9, ip, ror #23 │ │ │ │ + rsbseq r3, sl, r0, lsr #31 │ │ │ │ + ldrsbteq pc, [r9], #-178 @ 0xffffff4e @ │ │ │ │ + rsbseq r3, sl, r6, lsl #31 │ │ │ │ + ldrhteq pc, [r9], #-178 @ 0xffffff4e @ │ │ │ │ + rsbseq r3, sl, r6, ror #30 │ │ │ │ + @ instruction: 0x0079fb98 │ │ │ │ + rsbseq r3, sl, ip, asr #30 │ │ │ │ + rsbseq pc, r9, ip, lsl fp @ │ │ │ │ + ldrsbteq r3, [sl], #-224 @ 0xffffff20 │ │ │ │ + rsbseq pc, r9, r4, lsl #22 │ │ │ │ + ldrhteq r3, [sl], #-232 @ 0xffffff18 │ │ │ │ + rsbseq pc, r9, sl, ror #21 │ │ │ │ + @ instruction: 0x007a3e9e │ │ │ │ + ldrsbteq pc, [r9], #-162 @ 0xffffff5e @ │ │ │ │ + rsbseq r3, sl, r4, lsl #29 │ │ │ │ + ldrhteq pc, [r9], #-162 @ 0xffffff5e @ │ │ │ │ + rsbseq r3, sl, r4, ror #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi ed38d8 │ │ │ │ blmi ed3ae8 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -48744,19 +48744,19 @@ │ │ │ │ stmdami sl, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 7, cr15, [r8, #852]! @ 0x354 │ │ │ │ @ instruction: 0xf7cfe7b8 │ │ │ │ svclt 0x0000ea84 │ │ │ │ addeq ip, r5, r8, lsl #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, r9, r6, ror #19 │ │ │ │ - @ instruction: 0x007a3d9a │ │ │ │ + rsbseq pc, r9, sl, ror #19 │ │ │ │ + @ instruction: 0x007a3d9e │ │ │ │ addeq ip, r5, r4, lsr r9 │ │ │ │ - rsbseq pc, r9, sl, asr r9 @ │ │ │ │ - rsbseq r3, sl, lr, lsl #26 │ │ │ │ + rsbseq pc, r9, lr, asr r9 @ │ │ │ │ + rsbseq r3, sl, r2, lsl sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi fd648 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ stmdbls sl, {r4, r8, fp, sp, lr} │ │ │ │ @@ -48861,28 +48861,28 @@ │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7d5300c │ │ │ │ bls c1474 │ │ │ │ stmdbls sl, {r4, fp, lr} │ │ │ │ ldrbtmi r6, [r8], #-2194 @ 0xfffff76e │ │ │ │ stc2 7, cr15, [r8, #-852] @ 0xfffffcac │ │ │ │ svclt 0x0000e783 │ │ │ │ - rsbseq pc, r9, r0, ror r8 @ │ │ │ │ - rsbseq r3, sl, r4, lsr #24 │ │ │ │ - rsbseq pc, r9, r8, asr r8 @ │ │ │ │ - rsbseq r3, sl, ip, lsl #24 │ │ │ │ - ldrshteq pc, [r9], #-122 @ 0xffffff86 @ │ │ │ │ - rsbseq r3, sl, lr, lsr #23 │ │ │ │ - ldrsbteq pc, [r9], #-114 @ 0xffffff8e @ │ │ │ │ - rsbseq r3, sl, r6, lsl #23 │ │ │ │ - ldrhteq pc, [r9], #-120 @ 0xffffff88 @ │ │ │ │ - rsbseq r3, sl, ip, ror #22 │ │ │ │ - @ instruction: 0x0079f79e │ │ │ │ - rsbseq r3, sl, r2, asr fp │ │ │ │ - rsbseq pc, r9, lr, ror r7 @ │ │ │ │ - rsbseq pc, r9, r2, lsl r8 @ │ │ │ │ + rsbseq pc, r9, r4, ror r8 @ │ │ │ │ + rsbseq r3, sl, r8, lsr #24 │ │ │ │ + rsbseq pc, r9, ip, asr r8 @ │ │ │ │ + rsbseq r3, sl, r0, lsl ip │ │ │ │ + ldrshteq pc, [r9], #-126 @ 0xffffff82 @ │ │ │ │ + ldrhteq r3, [sl], #-178 @ 0xffffff4e │ │ │ │ + ldrsbteq pc, [r9], #-118 @ 0xffffff8a @ │ │ │ │ + rsbseq r3, sl, sl, lsl #23 │ │ │ │ + ldrhteq pc, [r9], #-124 @ 0xffffff84 @ │ │ │ │ + rsbseq r3, sl, r0, ror fp │ │ │ │ + rsbseq pc, r9, r2, lsr #15 │ │ │ │ + rsbseq r3, sl, r6, asr fp │ │ │ │ + rsbseq pc, r9, r2, lsl #15 │ │ │ │ + rsbseq pc, r9, r6, lsl r8 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb99588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ blcs 29c408 >::_M_default_append(unsigned int)@@Base+0x19874> │ │ │ │ @@ -48935,22 +48935,22 @@ │ │ │ │ stmdami ip, {r1, r2, r5, r6, r7, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fef003b6 │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7d54478 │ │ │ │ blls c1640 │ │ │ │ svclt 0x0000e79f │ │ │ │ - ldrsbteq pc, [r9], #-98 @ 0xffffff9e @ │ │ │ │ - rsbseq r3, sl, r6, lsl #21 │ │ │ │ - ldrhteq pc, [r9], #-100 @ 0xffffff9c @ │ │ │ │ - rsbseq r3, sl, r8, ror #20 │ │ │ │ - rsbseq pc, r9, r2, ror r6 @ │ │ │ │ - rsbseq r3, sl, r6, lsr #20 │ │ │ │ - rsbseq pc, r9, r4, asr r6 @ │ │ │ │ - rsbseq r3, sl, r8, lsl #20 │ │ │ │ + ldrsbteq pc, [r9], #-102 @ 0xffffff9a @ │ │ │ │ + rsbseq r3, sl, sl, lsl #21 │ │ │ │ + ldrhteq pc, [r9], #-104 @ 0xffffff98 @ │ │ │ │ + rsbseq r3, sl, ip, ror #20 │ │ │ │ + rsbseq pc, r9, r6, ror r6 @ │ │ │ │ + rsbseq r3, sl, sl, lsr #20 │ │ │ │ + rsbseq pc, r9, r8, asr r6 @ │ │ │ │ + rsbseq r3, sl, ip, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb99698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ andle r2, r2, r9, lsl #22 │ │ │ │ @@ -49007,22 +49007,22 @@ │ │ │ │ stmdami ip, {r0, r2, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx b004d6 │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7d54478 │ │ │ │ blls c1520 │ │ │ │ svclt 0x0000e796 │ │ │ │ - rsbseq pc, r9, r2, lsr #11 │ │ │ │ - rsbseq r3, sl, r6, asr r9 │ │ │ │ - rsbseq pc, r9, r4, lsl #11 │ │ │ │ - rsbseq r3, sl, r8, lsr r9 │ │ │ │ - rsbseq pc, r9, r2, asr r5 @ │ │ │ │ - rsbseq r3, sl, r6, lsl #18 │ │ │ │ - rsbseq pc, r9, r4, lsr r5 @ │ │ │ │ - rsbseq r3, sl, r8, ror #17 │ │ │ │ + rsbseq pc, r9, r6, lsr #11 │ │ │ │ + rsbseq r3, sl, sl, asr r9 │ │ │ │ + rsbseq pc, r9, r8, lsl #11 │ │ │ │ + rsbseq r3, sl, ip, lsr r9 │ │ │ │ + rsbseq pc, r9, r6, asr r5 @ │ │ │ │ + rsbseq r3, sl, sl, lsl #18 │ │ │ │ + rsbseq pc, r9, r8, lsr r5 @ │ │ │ │ + rsbseq r3, sl, ip, ror #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb997b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r6, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r3, sp, lsl r6 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ ldmdavs r2!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -49058,22 +49058,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe20059e │ │ │ │ bmi 33c590 >::_M_default_append(unsigned int)@@Base+0xb99fc> │ │ │ │ @ instruction: 0x46294638 │ │ │ │ @ instruction: 0xf0e2447a │ │ │ │ strtmi pc, [r0], -r7, ror #11 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - ldrsbteq pc, [r9], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbseq r3, sl, r4, lsl #17 │ │ │ │ - ldrhteq pc, [r9], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbseq r3, sl, ip, ror #16 │ │ │ │ - rsbseq pc, r9, sl, ror r5 @ │ │ │ │ - rsbseq pc, r9, r6, ror r4 @ │ │ │ │ - rsbseq r3, sl, sl, lsr #16 │ │ │ │ - rsbseq sl, r9, r8, lsl #15 │ │ │ │ + ldrsbteq pc, [r9], #-68 @ 0xffffffbc @ │ │ │ │ + rsbseq r3, sl, r8, lsl #17 │ │ │ │ + ldrhteq pc, [r9], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbseq r3, sl, r0, ror r8 │ │ │ │ + rsbseq pc, r9, lr, ror r5 @ │ │ │ │ + rsbseq pc, r9, sl, ror r4 @ │ │ │ │ + rsbseq r3, sl, lr, lsr #16 │ │ │ │ + rsbseq sl, r9, ip, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi fdb3c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1c809c0 │ │ │ │ stclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ bmi fe093ee8 │ │ │ │ @@ -49204,18 +49204,18 @@ │ │ │ │ blx 19807e0 │ │ │ │ ldr r9, [r4, -ip, lsl #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq ip, r5, r2, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq ip, r5, r2, asr r3 │ │ │ │ - rsbseq pc, r9, r8, lsr #7 │ │ │ │ - rsbseq r6, lr, lr, lsl r4 │ │ │ │ - rsbseq pc, r9, r2, lsr r2 @ │ │ │ │ - rsbseq r3, sl, r6, ror #11 │ │ │ │ + rsbseq pc, r9, ip, lsr #7 │ │ │ │ + rsbseq r6, lr, r2, lsr #8 │ │ │ │ + rsbseq pc, r9, r6, lsr r2 @ │ │ │ │ + rsbseq r3, sl, sl, ror #11 │ │ │ │ cdpmi 6, 15, cr4, cr4, cr8, {1} │ │ │ │ vmla.i32 d31, d20, d2[1] │ │ │ │ ldmdbls r5, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ mrrcne 4, 7, r4, sl, cr14 │ │ │ │ movwcs r9, #17920 @ 0x4600 │ │ │ │ strbvc pc, [r6, -r0, asr #12]! @ │ │ │ │ andls r9, ip, #262144 @ 0x40000 │ │ │ │ @@ -49452,40 +49452,40 @@ │ │ │ │ ldrbtmi r4, [r8], #-2079 @ 0xfffff7e1 │ │ │ │ @ instruction: 0xf7d4300c │ │ │ │ ldmdami lr, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ @ instruction: 0xf86af7d5 │ │ │ │ ldr r9, [sl, #-2828] @ 0xfffff4f4 │ │ │ │ ... │ │ │ │ - ldrsbteq pc, [r9], #-16 @ │ │ │ │ - rsbseq pc, r9, ip, ror #3 │ │ │ │ - rsbseq pc, r9, r4, lsl #2 │ │ │ │ - rsbseq lr, r9, r4, ror pc │ │ │ │ - rsbseq lr, r9, r4, ror #30 │ │ │ │ - rsbseq r3, sl, r8, lsl r3 │ │ │ │ - rsbseq lr, r9, r6, asr #30 │ │ │ │ - ldrshteq r3, [sl], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq lr, r9, ip, lsr #30 │ │ │ │ - ldrsbteq r3, [sl], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq lr, r9, lr, lsl #30 │ │ │ │ - rsbseq r3, sl, r0, asr #5 │ │ │ │ - ldrshteq lr, [r9], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r3, sl, r4, lsr #5 │ │ │ │ - ldrsbteq lr, [r9], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r3, sl, r8, lsl #5 │ │ │ │ - ldrhteq lr, [r9], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r3, sl, r8, ror #4 │ │ │ │ - @ instruction: 0x0079ee98 │ │ │ │ - rsbseq r3, sl, ip, asr #4 │ │ │ │ - rsbseq lr, r9, sl, ror lr │ │ │ │ - rsbseq r3, sl, lr, lsr #4 │ │ │ │ - rsbseq lr, r9, ip, asr lr │ │ │ │ - rsbseq r3, sl, r0, lsl r2 │ │ │ │ - rsbseq lr, r9, lr, lsr lr │ │ │ │ - ldrshteq r3, [sl], #-18 @ 0xffffffee │ │ │ │ + ldrsbteq pc, [r9], #-20 @ 0xffffffec @ │ │ │ │ + ldrshteq pc, [r9], #-16 @ │ │ │ │ + rsbseq pc, r9, r8, lsl #2 │ │ │ │ + rsbseq lr, r9, r8, ror pc │ │ │ │ + rsbseq lr, r9, r8, ror #30 │ │ │ │ + rsbseq r3, sl, ip, lsl r3 │ │ │ │ + rsbseq lr, r9, sl, asr #30 │ │ │ │ + ldrshteq r3, [sl], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq lr, r9, r0, lsr pc │ │ │ │ + rsbseq r3, sl, r2, ror #5 │ │ │ │ + rsbseq lr, r9, r2, lsl pc │ │ │ │ + rsbseq r3, sl, r4, asr #5 │ │ │ │ + ldrshteq lr, [r9], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r3, sl, r8, lsr #5 │ │ │ │ + ldrsbteq lr, [r9], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r3, sl, ip, lsl #5 │ │ │ │ + ldrhteq lr, [r9], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r3, sl, ip, ror #4 │ │ │ │ + @ instruction: 0x0079ee9c │ │ │ │ + rsbseq r3, sl, r0, asr r2 │ │ │ │ + rsbseq lr, r9, lr, ror lr │ │ │ │ + rsbseq r3, sl, r2, lsr r2 │ │ │ │ + rsbseq lr, r9, r0, ror #28 │ │ │ │ + rsbseq r3, sl, r4, lsl r2 │ │ │ │ + rsbseq lr, r9, r2, asr #28 │ │ │ │ + ldrshteq r3, [sl], #-22 @ 0xffffffea │ │ │ │ vst4.8 {d25-d28}, [pc], ip │ │ │ │ stmdami lr, {r3, r4, r5, r6, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff68f7d4 │ │ │ │ stmdbls ip, {r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7d54478 │ │ │ │ blls 380d9c │ │ │ │ @@ -49494,18 +49494,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7d4300c │ │ │ │ stmdami r7, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ @ instruction: 0xf814f7d5 │ │ │ │ strb r9, [r4], #2828 @ 0xb0c │ │ │ │ ldc 7, cr15, [lr], {206} @ 0xce │ │ │ │ - ldrhteq lr, [r9], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r3, sl, r4, ror #2 │ │ │ │ - @ instruction: 0x0079ed92 │ │ │ │ - rsbseq r3, sl, r6, asr #2 │ │ │ │ + ldrhteq lr, [r9], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r3, sl, r8, ror #2 │ │ │ │ + @ instruction: 0x0079ed96 │ │ │ │ + rsbseq r3, sl, sl, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb99f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmdbvs r3, {r3, r4, r9, sl, lr} │ │ │ │ ldmdbvs sl, {r2, r8, fp, ip, pc}^ │ │ │ │ svclt 0x00a8428a │ │ │ │ @@ -49544,15 +49544,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ ldc 7, cr15, [lr], #-824 @ 0xfffffcc8 │ │ │ │ addeq fp, r5, lr, ror #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq lr, [r9], #-192 @ 0xffffff40 │ │ │ │ + ldrsbteq lr, [r9], #-196 @ 0xffffff3c │ │ │ │ addeq fp, r5, r6, lsr ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r3, lsr #19 │ │ │ │ ldrbtmi r4, [r9], #-2979 @ 0xfffff45d │ │ │ │ @@ -49716,32 +49716,32 @@ │ │ │ │ mcr2 7, 3, pc, cr0, cr4, {6} @ │ │ │ │ str r9, [r7, -r5, lsl #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ strdeq fp, [r5], r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq fp, [r5], ip │ │ │ │ - rsbseq lr, r9, r8, lsl ip │ │ │ │ - rsbseq r2, sl, ip, asr #31 │ │ │ │ - ldrshteq lr, [r9], #-188 @ 0xffffff44 │ │ │ │ - ldrhteq r2, [sl], #-240 @ 0xffffff10 │ │ │ │ - @ instruction: 0x0079eb98 │ │ │ │ - rsbseq lr, r9, r4, ror #22 │ │ │ │ - rsbseq r2, sl, r8, lsl pc │ │ │ │ - rsbseq lr, r9, ip, lsr #22 │ │ │ │ - rsbseq r2, sl, r0, ror #29 │ │ │ │ - rsbseq lr, r9, r2, ror #21 │ │ │ │ - @ instruction: 0x007a2e96 │ │ │ │ - rsbseq lr, r9, r6, lsl #21 │ │ │ │ - rsbseq r2, sl, sl, lsr lr │ │ │ │ - rsbseq lr, r9, sl, ror #20 │ │ │ │ - rsbseq r2, sl, ip, lsl lr │ │ │ │ - rsbseq lr, r9, r6, lsr #20 │ │ │ │ + rsbseq lr, r9, ip, lsl ip │ │ │ │ + ldrsbteq r2, [sl], #-240 @ 0xffffff10 │ │ │ │ + rsbseq lr, r9, r0, lsl #24 │ │ │ │ + ldrhteq r2, [sl], #-244 @ 0xffffff0c │ │ │ │ + @ instruction: 0x0079eb9c │ │ │ │ + rsbseq lr, r9, r8, ror #22 │ │ │ │ + rsbseq r2, sl, ip, lsl pc │ │ │ │ + rsbseq lr, r9, r0, lsr fp │ │ │ │ + rsbseq r2, sl, r4, ror #29 │ │ │ │ + rsbseq lr, r9, r6, ror #21 │ │ │ │ + @ instruction: 0x007a2e9a │ │ │ │ + rsbseq lr, r9, sl, lsl #21 │ │ │ │ + rsbseq r2, sl, lr, lsr lr │ │ │ │ + rsbseq lr, r9, lr, ror #20 │ │ │ │ + rsbseq r2, sl, r0, lsr #28 │ │ │ │ rsbseq lr, r9, sl, lsr #20 │ │ │ │ - ldrsbteq r2, [sl], #-222 @ 0xffffff22 │ │ │ │ + rsbseq lr, r9, lr, lsr #20 │ │ │ │ + rsbseq r2, sl, r2, ror #27 │ │ │ │ ldmdavs fp, {r0, r1, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #22 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldmdbvs r3, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdbcs r0, {r0, r3, r4, r8, fp, sp, lr} │ │ │ │ strlt sp, [r0, #-248] @ 0xffffff08 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -49755,16 +49755,16 @@ │ │ │ │ cmppcs r7, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf7d4300c │ │ │ │ stmdami r4, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 7, 0, pc, cr6, cr4, {6} @ │ │ │ │ strb r9, [sp, r1, lsl #22]! │ │ │ │ - rsbseq lr, r9, r6, ror r9 │ │ │ │ - rsbseq r2, sl, sl, lsr #26 │ │ │ │ + rsbseq lr, r9, sl, ror r9 │ │ │ │ + rsbseq r2, sl, lr, lsr #26 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r6, {r0, r2, r7, ip, sp, pc} │ │ │ │ pkhbtmi r4, r0, pc, lsl #12 @ │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @@ -49797,18 +49797,18 @@ │ │ │ │ ldrbtmi r2, [r8], #-304 @ 0xfffffed0 │ │ │ │ @ instruction: 0xf7d4300c │ │ │ │ stmdami r7, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ ldc2 7, cr15, [r4, #848]! @ 0x350 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldrshteq lr, [r9], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r2, sl, sl, lsr #25 │ │ │ │ - ldrsbteq lr, [r9], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r2, sl, r6, lsl #25 │ │ │ │ + ldrshteq lr, [r9], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r2, sl, lr, lsr #25 │ │ │ │ + ldrsbteq lr, [r9], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r2, sl, sl, lsl #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb9a40c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi sl!, {r4, r6, r7, r8, r9, sl, fp} │ │ │ │ bmi eef434 │ │ │ │ ldrbtmi r4, [r9], #-1540 @ 0xfffff9fc │ │ │ │ ldrbtmi r4, [fp], #-2873 @ 0xfffff4c7 │ │ │ │ @@ -49948,19 +49948,19 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff38138e │ │ │ │ stmdbls r3, {r3, fp, lr} │ │ │ │ @ instruction: 0xf7d44478 │ │ │ │ blls 142664 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrsbteq lr, [r9], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r2, sl, lr, lsl #21 │ │ │ │ - @ instruction: 0x0079e692 │ │ │ │ - rsbseq lr, r9, r8, ror r6 │ │ │ │ - rsbseq r2, sl, ip, lsr #20 │ │ │ │ + ldrsbteq lr, [r9], #-110 @ 0xffffff92 │ │ │ │ + @ instruction: 0x007a2a92 │ │ │ │ + @ instruction: 0x0079e696 │ │ │ │ + rsbseq lr, r9, ip, ror r6 │ │ │ │ + rsbseq r2, sl, r0, lsr sl │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strmi sp, [r0], r9, lsr #26 │ │ │ │ @ instruction: 0x26001f17 │ │ │ │ @@ -49989,18 +49989,18 @@ │ │ │ │ cmppeq ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1e81436 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7d44478 │ │ │ │ @ instruction: 0x4620fc33 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldrshteq lr, [r9], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r2, sl, sl, lsr #19 │ │ │ │ - ldrsbteq lr, [r9], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r2, sl, r4, lsl #19 │ │ │ │ + ldrshteq lr, [r9], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r2, sl, lr, lsr #19 │ │ │ │ + ldrsbteq lr, [r9], #-84 @ 0xffffffac │ │ │ │ + rsbseq r2, sl, r8, lsl #19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4690461e │ │ │ │ movwcs lr, #35281 @ 0x89d1 │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @@ -50123,22 +50123,22 @@ │ │ │ │ ldrbtmi r4, [ip], #-3597 @ 0xfffff1f3 │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ @ instruction: 0xf7d4447e │ │ │ │ strtmi pc, [r9], -fp, ror #20 │ │ │ │ @ instruction: 0xf7d44630 │ │ │ │ vqdmulh.s d31, d0, d23 │ │ │ │ @ instruction: 0xe7e21177 │ │ │ │ - rsbseq lr, r9, r2, lsl r5 │ │ │ │ - rsbseq r2, sl, ip, asr #17 │ │ │ │ - rsbseq lr, r9, r6, ror r4 │ │ │ │ - rsbseq r2, sl, r0, lsr r8 │ │ │ │ - ldrshteq lr, [r9], #-50 @ 0xffffffce │ │ │ │ - rsbseq r2, sl, ip, lsr #15 │ │ │ │ - ldrhteq lr, [r9], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r2, sl, r4, ror r7 │ │ │ │ + rsbseq lr, r9, r6, lsl r5 │ │ │ │ + ldrsbteq r2, [sl], #-128 @ 0xffffff80 │ │ │ │ + rsbseq lr, r9, sl, ror r4 │ │ │ │ + rsbseq r2, sl, r4, lsr r8 │ │ │ │ + ldrshteq lr, [r9], #-54 @ 0xffffffca │ │ │ │ + ldrhteq r2, [sl], #-112 @ 0xffffff90 │ │ │ │ + ldrhteq lr, [r9], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r2, sl, r8, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ blmi 1381abc │ │ │ │ @ instruction: 0xf8df460d │ │ │ │ addslt r1, r7, ip, asr #22 │ │ │ │ @@ -50861,92 +50861,92 @@ │ │ │ │ @ instruction: 0xf7d34478 │ │ │ │ @ instruction: 0xf04ffd6b │ │ │ │ strt r3, [r2], #1023 @ 0x3ff │ │ │ │ ... │ │ │ │ addeq fp, r5, r8, asr #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq fp, r5, ip, r2 │ │ │ │ - rsbseq lr, r9, lr, lsr #4 │ │ │ │ - rsbseq r2, sl, r0, ror #11 │ │ │ │ - rsbseq lr, r9, r8, ror r1 │ │ │ │ - rsbseq r2, sl, sl, lsr #10 │ │ │ │ - @ instruction: 0x0079e098 │ │ │ │ - rsbseq r2, sl, sl, asr #8 │ │ │ │ - rsbseq lr, r9, r0, lsl r0 │ │ │ │ - rsbseq r2, sl, r2, asr #7 │ │ │ │ - ldrshteq sp, [r9], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r2, sl, r2, lsr #7 │ │ │ │ - rsbseq sp, r9, r8, ror pc │ │ │ │ - rsbseq r2, sl, sl, lsr #6 │ │ │ │ - rsbseq sp, r9, sl, lsr pc │ │ │ │ - ldrshteq sp, [r9], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r2, sl, sl, lsr #5 │ │ │ │ - ldrsbteq sp, [r9], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r2, sl, sl, lsl #5 │ │ │ │ - rsbseq sp, r9, r6, lsr #29 │ │ │ │ - rsbseq r2, sl, r8, asr r2 │ │ │ │ - rsbseq sp, r9, r6, lsl #29 │ │ │ │ - rsbseq r2, sl, r8, lsr r2 │ │ │ │ - rsbseq sp, r9, sl, lsr #28 │ │ │ │ - ldrsbteq r2, [sl], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq sp, r9, sl, lsl #28 │ │ │ │ - ldrhteq r2, [sl], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq sp, r9, sl, ror #26 │ │ │ │ - rsbseq r2, sl, ip, lsl r1 │ │ │ │ - rsbseq sp, r9, r8, asr #26 │ │ │ │ - ldrshteq r2, [sl], #-10 │ │ │ │ - rsbseq sp, r9, r6, lsr #26 │ │ │ │ - ldrsbteq r2, [sl], #-8 │ │ │ │ - rsbseq sp, r9, r6, ror #25 │ │ │ │ - rsbseq sp, r9, r2, asr #25 │ │ │ │ - rsbseq r2, sl, r4, ror r0 │ │ │ │ - rsbseq sp, r9, ip, lsl #25 │ │ │ │ - rsbseq r2, sl, lr, lsr r0 │ │ │ │ - rsbseq sp, r9, lr, lsl #24 │ │ │ │ - rsbseq r1, sl, r0, asr #31 │ │ │ │ - rsbseq sp, r9, ip, ror #23 │ │ │ │ - @ instruction: 0x007a1f9e │ │ │ │ - rsbseq sp, r9, ip, lsr #23 │ │ │ │ - rsbseq r1, sl, lr, asr pc │ │ │ │ - rsbseq sp, r9, sl, lsl #23 │ │ │ │ - rsbseq r1, sl, ip, lsr pc │ │ │ │ - rsbseq sp, r9, r8, ror #22 │ │ │ │ - rsbseq r1, sl, ip, lsl pc │ │ │ │ - rsbseq sp, r9, sl, asr #22 │ │ │ │ - ldrshteq r1, [sl], #-238 @ 0xffffff12 │ │ │ │ - rsbseq sp, r9, r0, lsl #22 │ │ │ │ - ldrhteq r1, [sl], #-228 @ 0xffffff1c │ │ │ │ - rsbseq sp, r9, r2, ror #21 │ │ │ │ - @ instruction: 0x007a1e96 │ │ │ │ - rsbseq sp, r9, r4, asr #21 │ │ │ │ - rsbseq r1, sl, r8, ror lr │ │ │ │ - @ instruction: 0x0079da98 │ │ │ │ - rsbseq r1, sl, ip, asr #28 │ │ │ │ - rsbseq sp, r9, r8, ror sl │ │ │ │ - rsbseq r1, sl, ip, lsr #28 │ │ │ │ - rsbseq sp, r9, sl, asr sl │ │ │ │ - rsbseq r1, sl, lr, lsl #28 │ │ │ │ - rsbseq sp, r9, ip, lsr #20 │ │ │ │ - rsbseq r1, sl, r0, ror #27 │ │ │ │ - rsbseq sp, r9, lr, lsl #20 │ │ │ │ - rsbseq r1, sl, r2, asr #27 │ │ │ │ - ldrshteq sp, [r9], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r1, sl, r4, lsr #27 │ │ │ │ - rsbseq sp, r9, lr, lsl r9 │ │ │ │ - ldrsbteq r1, [sl], #-194 @ 0xffffff3e │ │ │ │ - rsbseq sp, r9, r0, lsl #18 │ │ │ │ - ldrhteq r1, [sl], #-196 @ 0xffffff3c │ │ │ │ - rsbseq sp, r9, r6, ror #17 │ │ │ │ - @ instruction: 0x007a1c98 │ │ │ │ - @ instruction: 0x0079d892 │ │ │ │ - rsbseq r1, sl, r6, asr #24 │ │ │ │ - rsbseq sp, r9, r2, ror #16 │ │ │ │ - rsbseq r1, sl, r6, lsl ip │ │ │ │ - rsbseq sp, r9, r2, asr #16 │ │ │ │ - ldrshteq r1, [sl], #-180 @ 0xffffff4c │ │ │ │ + rsbseq lr, r9, r2, lsr r2 │ │ │ │ + rsbseq r2, sl, r4, ror #11 │ │ │ │ + rsbseq lr, r9, ip, ror r1 │ │ │ │ + rsbseq r2, sl, lr, lsr #10 │ │ │ │ + @ instruction: 0x0079e09c │ │ │ │ + rsbseq r2, sl, lr, asr #8 │ │ │ │ + rsbseq lr, r9, r4, lsl r0 │ │ │ │ + rsbseq r2, sl, r6, asr #7 │ │ │ │ + ldrshteq sp, [r9], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r2, sl, r6, lsr #7 │ │ │ │ + rsbseq sp, r9, ip, ror pc │ │ │ │ + rsbseq r2, sl, lr, lsr #6 │ │ │ │ + rsbseq sp, r9, lr, lsr pc │ │ │ │ + ldrshteq sp, [r9], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r2, sl, lr, lsr #5 │ │ │ │ + ldrsbteq sp, [r9], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r2, sl, lr, lsl #5 │ │ │ │ + rsbseq sp, r9, sl, lsr #29 │ │ │ │ + rsbseq r2, sl, ip, asr r2 │ │ │ │ + rsbseq sp, r9, sl, lsl #29 │ │ │ │ + rsbseq r2, sl, ip, lsr r2 │ │ │ │ + rsbseq sp, r9, lr, lsr #28 │ │ │ │ + rsbseq r2, sl, r0, ror #3 │ │ │ │ + rsbseq sp, r9, lr, lsl #28 │ │ │ │ + rsbseq r2, sl, r0, asr #3 │ │ │ │ + rsbseq sp, r9, lr, ror #26 │ │ │ │ + rsbseq r2, sl, r0, lsr #2 │ │ │ │ + rsbseq sp, r9, ip, asr #26 │ │ │ │ + ldrshteq r2, [sl], #-14 │ │ │ │ + rsbseq sp, r9, sl, lsr #26 │ │ │ │ + ldrsbteq r2, [sl], #-12 │ │ │ │ + rsbseq sp, r9, sl, ror #25 │ │ │ │ + rsbseq sp, r9, r6, asr #25 │ │ │ │ + rsbseq r2, sl, r8, ror r0 │ │ │ │ + @ instruction: 0x0079dc90 │ │ │ │ + rsbseq r2, sl, r2, asr #32 │ │ │ │ + rsbseq sp, r9, r2, lsl ip │ │ │ │ + rsbseq r1, sl, r4, asr #31 │ │ │ │ + ldrshteq sp, [r9], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r1, sl, r2, lsr #31 │ │ │ │ + ldrhteq sp, [r9], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r1, sl, r2, ror #30 │ │ │ │ + rsbseq sp, r9, lr, lsl #23 │ │ │ │ + rsbseq r1, sl, r0, asr #30 │ │ │ │ + rsbseq sp, r9, ip, ror #22 │ │ │ │ + rsbseq r1, sl, r0, lsr #30 │ │ │ │ + rsbseq sp, r9, lr, asr #22 │ │ │ │ + rsbseq r1, sl, r2, lsl #30 │ │ │ │ + rsbseq sp, r9, r4, lsl #22 │ │ │ │ + ldrhteq r1, [sl], #-232 @ 0xffffff18 │ │ │ │ + rsbseq sp, r9, r6, ror #21 │ │ │ │ + @ instruction: 0x007a1e9a │ │ │ │ + rsbseq sp, r9, r8, asr #21 │ │ │ │ + rsbseq r1, sl, ip, ror lr │ │ │ │ + @ instruction: 0x0079da9c │ │ │ │ + rsbseq r1, sl, r0, asr lr │ │ │ │ + rsbseq sp, r9, ip, ror sl │ │ │ │ + rsbseq r1, sl, r0, lsr lr │ │ │ │ + rsbseq sp, r9, lr, asr sl │ │ │ │ + rsbseq r1, sl, r2, lsl lr │ │ │ │ + rsbseq sp, r9, r0, lsr sl │ │ │ │ + rsbseq r1, sl, r4, ror #27 │ │ │ │ + rsbseq sp, r9, r2, lsl sl │ │ │ │ + rsbseq r1, sl, r6, asr #27 │ │ │ │ + ldrshteq sp, [r9], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r1, sl, r8, lsr #27 │ │ │ │ + rsbseq sp, r9, r2, lsr #18 │ │ │ │ + ldrsbteq r1, [sl], #-198 @ 0xffffff3a │ │ │ │ + rsbseq sp, r9, r4, lsl #18 │ │ │ │ + ldrhteq r1, [sl], #-200 @ 0xffffff38 │ │ │ │ + rsbseq sp, r9, sl, ror #17 │ │ │ │ + @ instruction: 0x007a1c9c │ │ │ │ + @ instruction: 0x0079d896 │ │ │ │ + rsbseq r1, sl, sl, asr #24 │ │ │ │ + rsbseq sp, r9, r6, ror #16 │ │ │ │ + rsbseq r1, sl, sl, lsl ip │ │ │ │ + rsbseq sp, r9, r6, asr #16 │ │ │ │ + ldrshteq r1, [sl], #-184 @ 0xffffff48 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r5], -r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2607 @ 0xfffff5d1 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ @@ -50994,16 +50994,16 @@ │ │ │ │ andcs sp, sl, #1, 26 @ 0x40 │ │ │ │ blls 1fe470 │ │ │ │ vldmiale sl!, {d18-d17} │ │ │ │ ldrb r2, [r1, r3, lsl #4]! │ │ │ │ stmia r6!, {r0, r2, r3, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq sl, r5, r2, lsr #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r9, ip, asr r6 │ │ │ │ - rsbseq r1, sl, r0, lsl sl │ │ │ │ + rsbseq sp, r9, r0, ror #12 │ │ │ │ + rsbseq r1, sl, r4, lsl sl │ │ │ │ addeq sl, r5, r8, lsr #11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, sp, lsl #18 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @@ -51099,24 +51099,24 @@ │ │ │ │ vadd.i8 d20, d0, d14 │ │ │ │ ldrbtmi r2, [r8], #-442 @ 0xfffffe46 │ │ │ │ @ instruction: 0xf7d3300c │ │ │ │ stmdami ip, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe18259a │ │ │ │ svclt 0x0000e775 │ │ │ │ - rsbseq sp, r9, r6, lsl r5 │ │ │ │ - rsbseq r1, sl, sl, asr #17 │ │ │ │ - ldrshteq sp, [r9], #-74 @ 0xffffffb6 │ │ │ │ - ldrhteq r1, [sl], #-132 @ 0xffffff7c │ │ │ │ - rsbseq sp, r9, r4, asr #9 │ │ │ │ - rsbseq r1, sl, r8, ror r8 │ │ │ │ - rsbseq sp, r9, sl, lsr #9 │ │ │ │ - rsbseq r1, sl, lr, asr r8 │ │ │ │ - rsbseq sp, r9, r2, ror r4 │ │ │ │ - rsbseq r1, sl, r6, lsr #16 │ │ │ │ + rsbseq sp, r9, sl, lsl r5 │ │ │ │ + rsbseq r1, sl, lr, asr #17 │ │ │ │ + ldrshteq sp, [r9], #-78 @ 0xffffffb2 │ │ │ │ + ldrhteq r1, [sl], #-136 @ 0xffffff78 │ │ │ │ + rsbseq sp, r9, r8, asr #9 │ │ │ │ + rsbseq r1, sl, ip, ror r8 │ │ │ │ + rsbseq sp, r9, lr, lsr #9 │ │ │ │ + rsbseq r1, sl, r2, ror #16 │ │ │ │ + rsbseq sp, r9, r6, ror r4 │ │ │ │ + rsbseq r1, sl, sl, lsr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi ffb38 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 6, cr4, [r6], #556 @ 0x22c │ │ │ │ @ instruction: 0x469a49b6 │ │ │ │ @@ -51299,36 +51299,36 @@ │ │ │ │ ldmdami fp, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9faf7d3 │ │ │ │ @ instruction: 0xf7cce772 │ │ │ │ svclt 0x0000ee86 │ │ │ │ addeq sl, r5, ip, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq sp, [r9], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq sp, r9, ip, ror #5 │ │ │ │ - rsbseq sp, r9, lr, asr #7 │ │ │ │ - rsbseq sp, r9, lr, lsl #5 │ │ │ │ - rsbseq r1, sl, r2, asr #12 │ │ │ │ - rsbseq sp, r9, r6, ror r2 │ │ │ │ - rsbseq r1, sl, sl, lsr #12 │ │ │ │ + rsbseq sp, r9, r2, ror #7 │ │ │ │ + ldrshteq sp, [r9], #-32 @ 0xffffffe0 │ │ │ │ + ldrsbteq sp, [r9], #-50 @ 0xffffffce │ │ │ │ + @ instruction: 0x0079d292 │ │ │ │ + rsbseq r1, sl, r6, asr #12 │ │ │ │ + rsbseq sp, r9, sl, ror r2 │ │ │ │ + rsbseq r1, sl, lr, lsr #12 │ │ │ │ addeq sl, r5, r4, asr #3 │ │ │ │ - rsbseq sp, r9, sl, lsr r2 │ │ │ │ - rsbseq r1, sl, lr, ror #11 │ │ │ │ - rsbseq sp, r9, lr, lsl r2 │ │ │ │ - ldrsbteq r1, [sl], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq sp, r9, ip, ror #3 │ │ │ │ - rsbseq r1, sl, r0, lsr #11 │ │ │ │ - ldrsbteq sp, [r9], #-16 │ │ │ │ - rsbseq r1, sl, r4, lsl #11 │ │ │ │ - ldrhteq sp, [r9], #-20 @ 0xffffffec │ │ │ │ - rsbseq r1, sl, r8, ror #10 │ │ │ │ - @ instruction: 0x0079d198 │ │ │ │ - rsbseq r1, sl, r2, asr r5 │ │ │ │ - rsbseq sp, r9, lr, asr r1 │ │ │ │ - rsbseq r1, sl, r2, lsl r5 │ │ │ │ + rsbseq sp, r9, lr, lsr r2 │ │ │ │ + ldrshteq r1, [sl], #-82 @ 0xffffffae │ │ │ │ + rsbseq sp, r9, r2, lsr #4 │ │ │ │ + ldrsbteq r1, [sl], #-92 @ 0xffffffa4 │ │ │ │ + ldrshteq sp, [r9], #-16 │ │ │ │ + rsbseq r1, sl, r4, lsr #11 │ │ │ │ + ldrsbteq sp, [r9], #-20 @ 0xffffffec │ │ │ │ + rsbseq r1, sl, r8, lsl #11 │ │ │ │ + ldrhteq sp, [r9], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r1, sl, ip, ror #10 │ │ │ │ + @ instruction: 0x0079d19c │ │ │ │ + rsbseq r1, sl, r6, asr r5 │ │ │ │ + rsbseq sp, r9, r2, ror #2 │ │ │ │ + rsbseq r1, sl, r6, lsl r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1282d08 │ │ │ │ strmi r4, [sp], -ip, ror #25 │ │ │ │ vmul.f32 d4, d29, d12[1] │ │ │ │ ldrbtmi r4, [ip], #-3476 @ 0xfffff26c │ │ │ │ @@ -51564,22 +51564,22 @@ │ │ │ │ bls 47e6dc │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ @ instruction: 0xe6526013 │ │ │ │ ... │ │ │ │ addeq sl, r5, lr, lsr #32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r9, r5, r0, ror #31 │ │ │ │ - rsbseq ip, r9, r8, lsr #31 │ │ │ │ - rsbseq r1, sl, ip, asr r3 │ │ │ │ - rsbseq ip, r9, r4, ror pc │ │ │ │ - rsbseq r1, sl, r8, lsr #6 │ │ │ │ - rsbseq ip, r9, r8, ror #26 │ │ │ │ - rsbseq r1, sl, ip, lsl r1 │ │ │ │ - rsbseq ip, r9, r6, asr #26 │ │ │ │ - ldrshteq r1, [sl], #-10 │ │ │ │ + rsbseq ip, r9, ip, lsr #31 │ │ │ │ + rsbseq r1, sl, r0, ror #6 │ │ │ │ + rsbseq ip, r9, r8, ror pc │ │ │ │ + rsbseq r1, sl, ip, lsr #6 │ │ │ │ + rsbseq ip, r9, ip, ror #26 │ │ │ │ + rsbseq r1, sl, r0, lsr #2 │ │ │ │ + rsbseq ip, r9, sl, asr #26 │ │ │ │ + ldrshteq r1, [sl], #-14 │ │ │ │ @ instruction: 0xf64048ba │ │ │ │ ldrbtmi r3, [r8], #-273 @ 0xfffffeef │ │ │ │ @ instruction: 0xf7d2300c │ │ │ │ ldmmi r8!, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffc2f7d2 │ │ │ │ blls 63e684 │ │ │ │ @@ -51758,24 +51758,24 @@ │ │ │ │ @ instruction: 0xf7d2300c │ │ │ │ stmdami pc, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 7, 3, pc, cr0, cr2, {6} @ │ │ │ │ svclt 0x0000e4ca │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq ip, r9, lr, ror #25 │ │ │ │ - rsbseq r1, sl, r2, lsr #1 │ │ │ │ - ldrhteq ip, [r9], #-222 @ 0xffffff22 │ │ │ │ - rsbseq ip, r9, r6, lsl #24 │ │ │ │ - ldrhteq r0, [sl], #-250 @ 0xffffff06 │ │ │ │ - rsbseq ip, r9, r2, lsr #23 │ │ │ │ - rsbseq r0, sl, r6, asr pc │ │ │ │ - rsbseq ip, r9, sl, lsr #25 │ │ │ │ - rsbseq ip, r9, sl, lsr #20 │ │ │ │ - ldrsbteq r0, [sl], #-222 @ 0xffffff22 │ │ │ │ + ldrshteq ip, [r9], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r1, sl, r6, lsr #1 │ │ │ │ + rsbseq ip, r9, r2, asr #27 │ │ │ │ + rsbseq ip, r9, sl, lsl #24 │ │ │ │ + ldrhteq r0, [sl], #-254 @ 0xffffff02 │ │ │ │ + rsbseq ip, r9, r6, lsr #23 │ │ │ │ + rsbseq r0, sl, sl, asr pc │ │ │ │ + rsbseq ip, r9, lr, lsr #25 │ │ │ │ + rsbseq ip, r9, lr, lsr #20 │ │ │ │ + rsbseq r0, sl, r2, ror #27 │ │ │ │ ssateq pc, #21, pc, asr #17 @ │ │ │ │ cmppcc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [ip, #-840]! @ 0xfffffcb8 │ │ │ │ ssateq pc, #9, pc, asr #17 @ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 7, 1, pc, cr6, cr2, {6} │ │ │ │ @@ -52197,65 +52197,65 @@ │ │ │ │ vmull.s8 q9, d0, d0 │ │ │ │ @ instruction: 0x07c180b7 │ │ │ │ adcshi pc, r4, r0, asr #2 │ │ │ │ adceq r1, r4, r5, ror #28 │ │ │ │ rsbs r4, sl, r8, lsr #13 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrsbteq ip, [r9], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r0, sl, sl, lsl #27 │ │ │ │ - ldrhteq ip, [r9], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r0, sl, ip, ror #26 │ │ │ │ - rsbseq ip, r9, r4, lsr #18 │ │ │ │ - ldrsbteq r0, [sl], #-198 @ 0xffffff3a │ │ │ │ - rsbseq ip, r9, r6, lsl #18 │ │ │ │ - ldrhteq r0, [sl], #-200 @ 0xffffff38 │ │ │ │ - ldrsbteq ip, [r9], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r0, sl, sl, lsl #25 │ │ │ │ - rsbseq ip, r9, r4, lsr #17 │ │ │ │ - rsbseq r0, sl, r6, asr ip │ │ │ │ - rsbseq ip, r9, r2, ror r8 │ │ │ │ - rsbseq r0, sl, r4, lsr #24 │ │ │ │ - rsbseq ip, r9, r0, lsr r8 │ │ │ │ - rsbseq r0, sl, r2, ror #23 │ │ │ │ - rsbseq ip, r9, lr, lsl #16 │ │ │ │ - rsbseq r0, sl, r0, asr #23 │ │ │ │ - rsbseq ip, r9, lr, ror #15 │ │ │ │ - rsbseq r0, sl, r0, lsr #23 │ │ │ │ - rsbseq ip, r9, lr, asr #15 │ │ │ │ - rsbseq r0, sl, r0, lsl #23 │ │ │ │ - rsbseq ip, r9, sl, lsl #15 │ │ │ │ - rsbseq r0, sl, ip, lsr fp │ │ │ │ - rsbseq ip, r9, r8, ror #14 │ │ │ │ - rsbseq r0, sl, sl, lsl fp │ │ │ │ - rsbseq ip, r9, r6, asr #14 │ │ │ │ - ldrshteq r0, [sl], #-168 @ 0xffffff58 │ │ │ │ - rsbseq ip, r9, r4, lsr #14 │ │ │ │ - ldrsbteq r0, [sl], #-166 @ 0xffffff5a │ │ │ │ - rsbseq ip, r9, r2, lsl #14 │ │ │ │ - ldrhteq r0, [sl], #-164 @ 0xffffff5c │ │ │ │ - rsbseq ip, r9, r0, ror #13 │ │ │ │ - @ instruction: 0x007a0a92 │ │ │ │ - ldrshteq ip, [r9], #-82 @ 0xffffffae │ │ │ │ - rsbseq r0, sl, r6, lsr #19 │ │ │ │ - rsbseq ip, r9, r6, ror #10 │ │ │ │ - rsbseq r0, sl, sl, lsl r9 │ │ │ │ - rsbseq ip, r9, sl, asr #10 │ │ │ │ - ldrshteq r0, [sl], #-142 @ 0xffffff72 │ │ │ │ - rsbseq ip, r9, lr, lsr #10 │ │ │ │ - rsbseq r0, sl, r2, ror #17 │ │ │ │ - ldrshteq ip, [r9], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r0, sl, lr, lsr #17 │ │ │ │ - ldrsbteq ip, [r9], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r0, sl, ip, lsl #17 │ │ │ │ - rsbseq ip, r9, r8, lsl #9 │ │ │ │ - rsbseq r0, sl, ip, lsr r8 │ │ │ │ - rsbseq ip, r9, sl, ror #8 │ │ │ │ - rsbseq r0, sl, lr, lsl r8 │ │ │ │ - rsbseq ip, r9, r0, ror #7 │ │ │ │ + ldrsbteq ip, [r9], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r0, sl, lr, lsl #27 │ │ │ │ + ldrhteq ip, [r9], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r0, sl, r0, ror sp │ │ │ │ + rsbseq ip, r9, r8, lsr #18 │ │ │ │ + ldrsbteq r0, [sl], #-202 @ 0xffffff36 │ │ │ │ + rsbseq ip, r9, sl, lsl #18 │ │ │ │ + ldrhteq r0, [sl], #-204 @ 0xffffff34 │ │ │ │ + ldrsbteq ip, [r9], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r0, sl, lr, lsl #25 │ │ │ │ + rsbseq ip, r9, r8, lsr #17 │ │ │ │ + rsbseq r0, sl, sl, asr ip │ │ │ │ + rsbseq ip, r9, r6, ror r8 │ │ │ │ + rsbseq r0, sl, r8, lsr #24 │ │ │ │ + rsbseq ip, r9, r4, lsr r8 │ │ │ │ + rsbseq r0, sl, r6, ror #23 │ │ │ │ + rsbseq ip, r9, r2, lsl r8 │ │ │ │ + rsbseq r0, sl, r4, asr #23 │ │ │ │ + ldrshteq ip, [r9], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r0, sl, r4, lsr #23 │ │ │ │ + ldrsbteq ip, [r9], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r0, sl, r4, lsl #23 │ │ │ │ + rsbseq ip, r9, lr, lsl #15 │ │ │ │ + rsbseq r0, sl, r0, asr #22 │ │ │ │ + rsbseq ip, r9, ip, ror #14 │ │ │ │ + rsbseq r0, sl, lr, lsl fp │ │ │ │ + rsbseq ip, r9, sl, asr #14 │ │ │ │ + ldrshteq r0, [sl], #-172 @ 0xffffff54 │ │ │ │ + rsbseq ip, r9, r8, lsr #14 │ │ │ │ + ldrsbteq r0, [sl], #-170 @ 0xffffff56 │ │ │ │ + rsbseq ip, r9, r6, lsl #14 │ │ │ │ + ldrhteq r0, [sl], #-168 @ 0xffffff58 │ │ │ │ + rsbseq ip, r9, r4, ror #13 │ │ │ │ + @ instruction: 0x007a0a96 │ │ │ │ + ldrshteq ip, [r9], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r0, sl, sl, lsr #19 │ │ │ │ + rsbseq ip, r9, sl, ror #10 │ │ │ │ + rsbseq r0, sl, lr, lsl r9 │ │ │ │ + rsbseq ip, r9, lr, asr #10 │ │ │ │ + rsbseq r0, sl, r2, lsl #18 │ │ │ │ + rsbseq ip, r9, r2, lsr r5 │ │ │ │ + rsbseq r0, sl, r6, ror #17 │ │ │ │ + ldrshteq ip, [r9], #-78 @ 0xffffffb2 │ │ │ │ + ldrhteq r0, [sl], #-130 @ 0xffffff7e │ │ │ │ + ldrsbteq ip, [r9], #-76 @ 0xffffffb4 │ │ │ │ + @ instruction: 0x007a0890 │ │ │ │ + rsbseq ip, r9, ip, lsl #9 │ │ │ │ + rsbseq r0, sl, r0, asr #16 │ │ │ │ + rsbseq ip, r9, lr, ror #8 │ │ │ │ + rsbseq r0, sl, r2, lsr #16 │ │ │ │ + rsbseq ip, r9, r4, ror #7 │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ ldmdavs r1!, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ eorcs pc, r8, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8515918 │ │ │ │ stmdbpl r9, {r3, r5, ip, sp} │ │ │ │ @ instruction: 0xf142f17e │ │ │ │ @ instruction: 0xf108b128 │ │ │ │ @@ -52403,34 +52403,34 @@ │ │ │ │ @ instruction: 0xf6404818 │ │ │ │ ldrbtmi r4, [r8], #-485 @ 0xfffffe1b │ │ │ │ @ instruction: 0xf7d2300c │ │ │ │ ldmdami r6, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf94ef7d2 │ │ │ │ svclt 0x00b8f7fe │ │ │ │ - rsbseq ip, r9, r6, lsl #4 │ │ │ │ - ldrhteq r0, [sl], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq ip, r9, sl, ror #3 │ │ │ │ - @ instruction: 0x007a059e │ │ │ │ - rsbseq ip, r9, sl, lsl #3 │ │ │ │ - rsbseq r0, sl, lr, lsr r5 │ │ │ │ - rsbseq ip, r9, r0, ror r1 │ │ │ │ - rsbseq r0, sl, r2, lsr #10 │ │ │ │ - rsbseq ip, r9, r0, asr r1 │ │ │ │ - rsbseq r0, sl, r2, lsl #10 │ │ │ │ - rsbseq ip, r9, r4, ror r2 │ │ │ │ - rsbseq ip, r9, ip, asr #1 │ │ │ │ - rsbseq r0, sl, r0, lsl #9 │ │ │ │ - @ instruction: 0x0079c098 │ │ │ │ - rsbseq r0, sl, ip, asr #8 │ │ │ │ - rsbseq ip, r9, r2, asr #32 │ │ │ │ - rsbseq ip, r9, r2, lsr #32 │ │ │ │ - ldrsbteq r0, [sl], #-54 @ 0xffffffca │ │ │ │ - rsbseq ip, r9, r6 │ │ │ │ - ldrhteq r0, [sl], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq ip, r9, sl, lsl #4 │ │ │ │ + ldrhteq r0, [sl], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq ip, r9, lr, ror #3 │ │ │ │ + rsbseq r0, sl, r2, lsr #11 │ │ │ │ + rsbseq ip, r9, lr, lsl #3 │ │ │ │ + rsbseq r0, sl, r2, asr #10 │ │ │ │ + rsbseq ip, r9, r4, ror r1 │ │ │ │ + rsbseq r0, sl, r6, lsr #10 │ │ │ │ + rsbseq ip, r9, r4, asr r1 │ │ │ │ + rsbseq r0, sl, r6, lsl #10 │ │ │ │ + rsbseq ip, r9, r8, ror r2 │ │ │ │ + ldrsbteq ip, [r9], #-0 │ │ │ │ + rsbseq r0, sl, r4, lsl #9 │ │ │ │ + @ instruction: 0x0079c09c │ │ │ │ + rsbseq r0, sl, r0, asr r4 │ │ │ │ + rsbseq ip, r9, r6, asr #32 │ │ │ │ + rsbseq ip, r9, r6, lsr #32 │ │ │ │ + ldrsbteq r0, [sl], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq ip, r9, sl │ │ │ │ + ldrhteq r0, [sl], #-62 @ 0xffffffc2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi r4, [pc], -r3, ror #24 │ │ │ │ addlt r4, r7, r3, ror #18 │ │ │ │ @ instruction: 0x469b447c │ │ │ │ @@ -52529,20 +52529,20 @@ │ │ │ │ blls c3e10 │ │ │ │ @ instruction: 0xf7cbe783 │ │ │ │ svclt 0x0000ece8 │ │ │ │ ... │ │ │ │ addeq r8, r5, ip, ror #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r8, r5, r6, ror #28 │ │ │ │ - @ instruction: 0x0079be9e │ │ │ │ - rsbseq r0, sl, r2, asr r2 │ │ │ │ - rsbseq fp, r9, r2, asr #28 │ │ │ │ - ldrshteq r0, [sl], #-22 @ 0xffffffea │ │ │ │ - rsbseq fp, r9, r4, lsr #28 │ │ │ │ - ldrsbteq r0, [sl], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq fp, r9, r2, lsr #29 │ │ │ │ + rsbseq r0, sl, r6, asr r2 │ │ │ │ + rsbseq fp, r9, r6, asr #28 │ │ │ │ + ldrshteq r0, [sl], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq fp, r9, r8, lsr #28 │ │ │ │ + ldrsbteq r0, [sl], #-28 @ 0xffffffe4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 181190 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 84014 │ │ │ │ stclmi 2, cr15, [ip, #692] @ 0x2b4 │ │ │ │ @ instruction: 0xf8df4614 │ │ │ │ @@ -52892,21 +52892,21 @@ │ │ │ │ @ instruction: 0xf8dd9a1a │ │ │ │ bl e6340 │ │ │ │ ands r0, sl, r3, lsl #9 │ │ │ │ ... │ │ │ │ addeq r8, r5, r0, lsr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r8, [r5], r4 │ │ │ │ - rsbseq fp, r9, r0, lsl sp │ │ │ │ - rsbseq fp, r9, r6, ror fp │ │ │ │ - rsbseq fp, r9, r2, ror #19 │ │ │ │ - @ instruction: 0x0079fd96 │ │ │ │ - rsbseq r2, lr, r6, lsr #20 │ │ │ │ - rsbseq fp, r9, lr, lsl #17 │ │ │ │ - rsbseq pc, r9, r2, asr #24 │ │ │ │ + rsbseq fp, r9, r4, lsl sp │ │ │ │ + rsbseq fp, r9, sl, ror fp │ │ │ │ + rsbseq fp, r9, r6, ror #19 │ │ │ │ + @ instruction: 0x0079fd9a │ │ │ │ + rsbseq r2, lr, sl, lsr #20 │ │ │ │ + @ instruction: 0x0079b892 │ │ │ │ + rsbseq pc, r9, r6, asr #24 │ │ │ │ @ instruction: 0xf4ff3d01 │ │ │ │ @ instruction: 0xf854af34 │ │ │ │ tstcs r0, r4, lsl #26 │ │ │ │ @ instruction: 0xf1724630 │ │ │ │ stmdacs r1, {r0, r1, r2, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ strdcs sp, [r0, -r4] │ │ │ │ @ instruction: 0xf1724630 │ │ │ │ @@ -53100,20 +53100,20 @@ │ │ │ │ @ instruction: 0xf8ca2300 │ │ │ │ stmdbcs r0, {ip, sp} │ │ │ │ stmdavs r3!, {r0, r6, r7, ip, lr, pc} │ │ │ │ eorvs r3, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e7bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq fp, r9, r6, ror r7 │ │ │ │ - rsbseq pc, r9, sl, lsr #22 │ │ │ │ - rsbseq fp, r9, r2, ror #12 │ │ │ │ - rsbseq pc, r9, r6, lsl sl @ │ │ │ │ - rsbseq fp, r9, r4, asr #12 │ │ │ │ - ldrshteq pc, [r9], #-152 @ 0xffffff68 @ │ │ │ │ + rsbseq fp, r9, sl, ror r7 │ │ │ │ + rsbseq pc, r9, lr, lsr #22 │ │ │ │ + rsbseq fp, r9, r6, ror #12 │ │ │ │ + rsbseq pc, r9, sl, lsl sl @ │ │ │ │ + rsbseq fp, r9, r8, asr #12 │ │ │ │ + ldrshteq pc, [r9], #-156 @ 0xffffff64 @ │ │ │ │ vst4.8 {d25-d28}, [pc], ip │ │ │ │ stmiami r6, {r2, r3, r4, r8, sp, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 8451a │ │ │ │ stmdbls ip, {r2, r6, r7, fp, lr} │ │ │ │ @ instruction: 0xf7d14478 │ │ │ │ bls 3854cc │ │ │ │ @@ -53305,26 +53305,26 @@ │ │ │ │ @ instruction: 0xf986f7d1 │ │ │ │ stmdbls ip, {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf7d14478 │ │ │ │ bls 3851d8 │ │ │ │ blt c048d4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq fp, r9, r0, ror #9 │ │ │ │ - @ instruction: 0x0079f894 │ │ │ │ - rsbseq fp, r9, r0, asr #7 │ │ │ │ - rsbseq pc, r9, r4, ror r7 @ │ │ │ │ - rsbseq fp, r9, sl, ror r3 │ │ │ │ - rsbseq pc, r9, lr, lsr #14 │ │ │ │ - rsbseq fp, r9, sl, asr r3 │ │ │ │ - rsbseq pc, r9, lr, lsl #14 │ │ │ │ - rsbseq fp, r9, sl, lsr r3 │ │ │ │ - rsbseq pc, r9, lr, ror #13 │ │ │ │ - rsbseq fp, r9, ip, ror #3 │ │ │ │ - rsbseq pc, r9, r0, lsr #11 │ │ │ │ + rsbseq fp, r9, r4, ror #9 │ │ │ │ + @ instruction: 0x0079f898 │ │ │ │ + rsbseq fp, r9, r4, asr #7 │ │ │ │ + rsbseq pc, r9, r8, ror r7 @ │ │ │ │ + rsbseq fp, r9, lr, ror r3 │ │ │ │ + rsbseq pc, r9, r2, lsr r7 @ │ │ │ │ + rsbseq fp, r9, lr, asr r3 │ │ │ │ + rsbseq pc, r9, r2, lsl r7 @ │ │ │ │ + rsbseq fp, r9, lr, lsr r3 │ │ │ │ + ldrshteq pc, [r9], #-98 @ 0xffffff9e @ │ │ │ │ + ldrshteq fp, [r9], #-16 │ │ │ │ + rsbseq pc, r9, r4, lsr #11 │ │ │ │ blvc ff2823d8 │ │ │ │ bls 56d568 │ │ │ │ blmi 823fc │ │ │ │ bleq feb81fa0 │ │ │ │ mrc 6, 1, r4, cr7, cr8, {1} │ │ │ │ vcmp.f64 d7, d5 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ @@ -53494,24 +53494,24 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf808f7d1 │ │ │ │ stmdbls ip, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7d14478 │ │ │ │ bls 384edc │ │ │ │ ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ - rsbseq fp, r9, r6, lsr r0 │ │ │ │ - rsbseq pc, r9, sl, ror #7 │ │ │ │ - rsbseq fp, r9, sl, lsl r0 │ │ │ │ - rsbseq pc, r9, ip, asr #7 │ │ │ │ - rsbseq sl, r9, r4, lsr pc │ │ │ │ - rsbseq pc, r9, r8, ror #5 │ │ │ │ - rsbseq sl, r9, r4, lsl pc │ │ │ │ - rsbseq pc, r9, r8, asr #5 │ │ │ │ - ldrshteq sl, [r9], #-224 @ 0xffffff20 │ │ │ │ - rsbseq pc, r9, r4, lsr #5 │ │ │ │ + rsbseq fp, r9, sl, lsr r0 │ │ │ │ + rsbseq pc, r9, lr, ror #7 │ │ │ │ + rsbseq fp, r9, lr, lsl r0 │ │ │ │ + ldrsbteq pc, [r9], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbseq sl, r9, r8, lsr pc │ │ │ │ + rsbseq pc, r9, ip, ror #5 │ │ │ │ + rsbseq sl, r9, r8, lsl pc │ │ │ │ + rsbseq pc, r9, ip, asr #5 │ │ │ │ + ldrshteq sl, [r9], #-228 @ 0xffffff1c │ │ │ │ + rsbseq pc, r9, r8, lsr #5 │ │ │ │ @ instruction: 0xf640900c │ │ │ │ ldmmi r0, {r2, r3, r4, r5, r8, sp}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe0f7d0 │ │ │ │ stmdbls ip, {r1, r2, r3, r6, r7, fp, lr} │ │ │ │ @ instruction: 0xf7d14478 │ │ │ │ bls 384e8c │ │ │ │ @@ -53714,60 +53714,60 @@ │ │ │ │ ldmdami r2!, {r2, r4, r6, r7, r8} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 2, pc, cr12, cr0, {6} @ │ │ │ │ stmdbls ip, {r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf7d04478 │ │ │ │ bls 386b64 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr4, cr14, {7} │ │ │ │ - rsbseq sl, r9, r0, lsr #29 │ │ │ │ - rsbseq pc, r9, r4, asr r2 @ │ │ │ │ - rsbseq sl, r9, r0, lsl #29 │ │ │ │ - rsbseq pc, r9, r4, lsr r2 @ │ │ │ │ - rsbseq sl, r9, r0, ror #28 │ │ │ │ - rsbseq pc, r9, r4, lsl r2 @ │ │ │ │ - rsbseq sl, r9, r2, lsr lr │ │ │ │ - rsbseq pc, r9, r6, ror #3 │ │ │ │ - rsbseq sl, r9, r6, lsl #28 │ │ │ │ - ldrhteq pc, [r9], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbseq sl, r9, r6, ror #27 │ │ │ │ - @ instruction: 0x0079f19a │ │ │ │ - rsbseq sl, r9, r6, asr #27 │ │ │ │ - rsbseq pc, r9, sl, ror r1 @ │ │ │ │ - rsbseq sl, r9, r6, lsr #27 │ │ │ │ - rsbseq pc, r9, sl, asr r1 @ │ │ │ │ - rsbseq sl, r9, r6, lsl #27 │ │ │ │ - rsbseq pc, r9, sl, lsr r1 @ │ │ │ │ - rsbseq sl, r9, r6, ror #26 │ │ │ │ - rsbseq pc, r9, sl, lsl r1 @ │ │ │ │ - rsbseq sl, r9, r6, asr #26 │ │ │ │ - ldrshteq pc, [r9], #-10 @ │ │ │ │ - rsbseq sl, r9, r6, lsr #26 │ │ │ │ - ldrsbteq pc, [r9], #-10 @ │ │ │ │ - rsbseq sl, r9, r6, lsl #26 │ │ │ │ - ldrhteq pc, [r9], #-10 @ │ │ │ │ - rsbseq sl, r9, r6, ror #25 │ │ │ │ - @ instruction: 0x0079f09a │ │ │ │ - rsbseq sl, r9, r0, asr #25 │ │ │ │ - rsbseq pc, r9, r4, ror r0 @ │ │ │ │ - rsbseq sl, r9, r0, lsr #25 │ │ │ │ - rsbseq pc, r9, r4, asr r0 @ │ │ │ │ - rsbseq sl, r9, r0, lsl #25 │ │ │ │ - rsbseq pc, r9, r4, lsr r0 @ │ │ │ │ - rsbseq sl, r9, r0, ror #24 │ │ │ │ - rsbseq pc, r9, r4, lsl r0 @ │ │ │ │ - ldrshteq sl, [r9], #-184 @ 0xffffff48 │ │ │ │ - rsbseq lr, r9, ip, lsr #31 │ │ │ │ - ldrsbteq sl, [r9], #-184 @ 0xffffff48 │ │ │ │ - rsbseq lr, r9, ip, lsl #31 │ │ │ │ - ldrhteq sl, [r9], #-184 @ 0xffffff48 │ │ │ │ - rsbseq lr, r9, ip, ror #30 │ │ │ │ - @ instruction: 0x0079ab98 │ │ │ │ - rsbseq lr, r9, ip, asr #30 │ │ │ │ - rsbseq sl, r9, r8, ror fp │ │ │ │ - rsbseq lr, r9, ip, lsr #30 │ │ │ │ + rsbseq sl, r9, r4, lsr #29 │ │ │ │ + rsbseq pc, r9, r8, asr r2 @ │ │ │ │ + rsbseq sl, r9, r4, lsl #29 │ │ │ │ + rsbseq pc, r9, r8, lsr r2 @ │ │ │ │ + rsbseq sl, r9, r4, ror #28 │ │ │ │ + rsbseq pc, r9, r8, lsl r2 @ │ │ │ │ + rsbseq sl, r9, r6, lsr lr │ │ │ │ + rsbseq pc, r9, sl, ror #3 │ │ │ │ + rsbseq sl, r9, sl, lsl #28 │ │ │ │ + ldrhteq pc, [r9], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbseq sl, r9, sl, ror #27 │ │ │ │ + @ instruction: 0x0079f19e │ │ │ │ + rsbseq sl, r9, sl, asr #27 │ │ │ │ + rsbseq pc, r9, lr, ror r1 @ │ │ │ │ + rsbseq sl, r9, sl, lsr #27 │ │ │ │ + rsbseq pc, r9, lr, asr r1 @ │ │ │ │ + rsbseq sl, r9, sl, lsl #27 │ │ │ │ + rsbseq pc, r9, lr, lsr r1 @ │ │ │ │ + rsbseq sl, r9, sl, ror #26 │ │ │ │ + rsbseq pc, r9, lr, lsl r1 @ │ │ │ │ + rsbseq sl, r9, sl, asr #26 │ │ │ │ + ldrshteq pc, [r9], #-14 @ │ │ │ │ + rsbseq sl, r9, sl, lsr #26 │ │ │ │ + ldrsbteq pc, [r9], #-14 @ │ │ │ │ + rsbseq sl, r9, sl, lsl #26 │ │ │ │ + ldrhteq pc, [r9], #-14 @ │ │ │ │ + rsbseq sl, r9, sl, ror #25 │ │ │ │ + @ instruction: 0x0079f09e │ │ │ │ + rsbseq sl, r9, r4, asr #25 │ │ │ │ + rsbseq pc, r9, r8, ror r0 @ │ │ │ │ + rsbseq sl, r9, r4, lsr #25 │ │ │ │ + rsbseq pc, r9, r8, asr r0 @ │ │ │ │ + rsbseq sl, r9, r4, lsl #25 │ │ │ │ + rsbseq pc, r9, r8, lsr r0 @ │ │ │ │ + rsbseq sl, r9, r4, ror #24 │ │ │ │ + rsbseq pc, r9, r8, lsl r0 @ │ │ │ │ + ldrshteq sl, [r9], #-188 @ 0xffffff44 │ │ │ │ + ldrhteq lr, [r9], #-240 @ 0xffffff10 │ │ │ │ + ldrsbteq sl, [r9], #-188 @ 0xffffff44 │ │ │ │ + @ instruction: 0x0079ef90 │ │ │ │ + ldrhteq sl, [r9], #-188 @ 0xffffff44 │ │ │ │ + rsbseq lr, r9, r0, ror pc │ │ │ │ + @ instruction: 0x0079ab9c │ │ │ │ + rsbseq lr, r9, r0, asr pc │ │ │ │ + rsbseq sl, r9, ip, ror fp │ │ │ │ + rsbseq lr, r9, r0, lsr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ strmi fp, [sp], -pc, lsr #1 │ │ │ │ andsls r4, r2, #136314880 @ 0x8200000 │ │ │ │ ldrbcs pc, [ip, #2271]! @ 0x8df @ │ │ │ │ @@ -54151,18 +54151,18 @@ │ │ │ │ eorlt r4, pc, r0, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ ... │ │ │ │ addeq r7, r5, sl, ror #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r9, r2, lsl sl │ │ │ │ - rsbseq sl, r9, r6, asr #11 │ │ │ │ - ldrsbteq sl, [r9], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq lr, r9, r4, lsl #17 │ │ │ │ + rsbseq sl, r9, r6, lsl sl │ │ │ │ + rsbseq sl, r9, sl, asr #11 │ │ │ │ + ldrsbteq sl, [r9], #-68 @ 0xffffffbc │ │ │ │ + rsbseq lr, r9, r8, lsl #17 │ │ │ │ addeq r7, r5, lr, lsl r4 │ │ │ │ strbmi r6, [r1], -r2, lsr #16 │ │ │ │ @ instruction: 0x46509b11 │ │ │ │ @ instruction: 0xf81af7fd │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 4a7ebc │ │ │ │ stmdavs r2!, {r0, r6, r9, sl, lr} │ │ │ │ @@ -54586,49 +54586,49 @@ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf47f429a │ │ │ │ blls 672ca4 │ │ │ │ @ instruction: 0xf7ff930e │ │ │ │ svclt 0x0000ba87 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq sl, r9, r8, lsl r4 │ │ │ │ - rsbseq lr, r9, sl, asr #15 │ │ │ │ - @ instruction: 0x0079a396 │ │ │ │ - rsbseq lr, r9, r8, asr #14 │ │ │ │ - rsbseq sl, r9, r8, ror #6 │ │ │ │ - rsbseq lr, r9, sl, lsl r7 │ │ │ │ - rsbseq sl, r9, r8, asr #6 │ │ │ │ - ldrshteq lr, [r9], #-106 @ 0xffffff96 │ │ │ │ - ldrhteq sl, [r9], #-36 @ 0xffffffdc │ │ │ │ - rsbseq lr, r9, r6, ror #12 │ │ │ │ - @ instruction: 0x0079a294 │ │ │ │ - rsbseq lr, r9, r6, asr #12 │ │ │ │ - ldrshteq sl, [r9], #-2 │ │ │ │ - rsbseq sl, r9, r8, lsr r2 │ │ │ │ - ldrsbteq sl, [r9], #-12 │ │ │ │ - @ instruction: 0x0079e490 │ │ │ │ - rsbseq sl, r9, r4, lsr #1 │ │ │ │ - rsbseq lr, r9, r8, asr r4 │ │ │ │ - rsbseq sl, r9, lr, lsr r0 │ │ │ │ - ldrshteq lr, [r9], #-50 @ 0xffffffce │ │ │ │ - rsbseq sl, r9, r2, lsr #32 │ │ │ │ - ldrsbteq lr, [r9], #-54 @ 0xffffffca │ │ │ │ - rsbseq sl, r9, r6 │ │ │ │ - ldrhteq lr, [r9], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r9, r9, r0, asr #31 │ │ │ │ - rsbseq lr, r9, r4, ror r3 │ │ │ │ - rsbseq r9, r9, r4, lsr #31 │ │ │ │ - rsbseq lr, r9, r8, asr r3 │ │ │ │ + rsbseq sl, r9, ip, lsl r4 │ │ │ │ + rsbseq lr, r9, lr, asr #15 │ │ │ │ + @ instruction: 0x0079a39a │ │ │ │ + rsbseq lr, r9, ip, asr #14 │ │ │ │ + rsbseq sl, r9, ip, ror #6 │ │ │ │ + rsbseq lr, r9, lr, lsl r7 │ │ │ │ + rsbseq sl, r9, ip, asr #6 │ │ │ │ + ldrshteq lr, [r9], #-110 @ 0xffffff92 │ │ │ │ + ldrhteq sl, [r9], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq lr, r9, sl, ror #12 │ │ │ │ + @ instruction: 0x0079a298 │ │ │ │ + rsbseq lr, r9, sl, asr #12 │ │ │ │ + ldrshteq sl, [r9], #-6 │ │ │ │ + rsbseq sl, r9, ip, lsr r2 │ │ │ │ + rsbseq sl, r9, r0, ror #1 │ │ │ │ + @ instruction: 0x0079e494 │ │ │ │ + rsbseq sl, r9, r8, lsr #1 │ │ │ │ + rsbseq lr, r9, ip, asr r4 │ │ │ │ + rsbseq sl, r9, r2, asr #32 │ │ │ │ + ldrshteq lr, [r9], #-54 @ 0xffffffca │ │ │ │ + rsbseq sl, r9, r6, lsr #32 │ │ │ │ + ldrsbteq lr, [r9], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq sl, r9, sl │ │ │ │ + ldrhteq lr, [r9], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r9, r9, r4, asr #31 │ │ │ │ + rsbseq lr, r9, r8, ror r3 │ │ │ │ + rsbseq r9, r9, r8, lsr #31 │ │ │ │ + rsbseq lr, r9, ip, asr r3 │ │ │ │ @ instruction: 0xffff8f53 │ │ │ │ @ instruction: 0xffffb799 │ │ │ │ @ instruction: 0xffff8f33 │ │ │ │ - rsbseq r9, r9, r4, lsr #28 │ │ │ │ - ldrsbteq lr, [r9], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r9, r9, ip, lsl #28 │ │ │ │ - rsbseq lr, r9, r0, asr #3 │ │ │ │ + rsbseq r9, r9, r8, lsr #28 │ │ │ │ + ldrsbteq lr, [r9], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r9, r9, r0, lsl lr │ │ │ │ + rsbseq lr, r9, r4, asr #3 │ │ │ │ @ instruction: 0xf6404845 │ │ │ │ ldrbtmi r5, [r8], #-341 @ 0xfffffeab │ │ │ │ @ instruction: 0xf7cf300c │ │ │ │ stmdami r3, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffdef7cf │ │ │ │ @ instruction: 0x4604e77f │ │ │ │ @@ -54691,32 +54691,32 @@ │ │ │ │ @ instruction: 0xf7ff46a0 │ │ │ │ vnmlsls.f32 s22, s1, s22 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ @ instruction: 0xf7c9b96b │ │ │ │ @ instruction: 0xf896ebf2 │ │ │ │ @ instruction: 0xf7ff205e │ │ │ │ svclt 0x0000bace │ │ │ │ - rsbseq r9, r9, r6, lsr #26 │ │ │ │ - ldrsbteq lr, [r9], #-10 │ │ │ │ - rsbseq r9, r9, sl, lsl #26 │ │ │ │ - ldrhteq lr, [r9], #-14 │ │ │ │ - rsbseq r9, r9, lr, ror #25 │ │ │ │ - rsbseq lr, r9, r2, lsr #1 │ │ │ │ - ldrsbteq r9, [r9], #-194 @ 0xffffff3e │ │ │ │ - rsbseq lr, r9, r6, lsl #1 │ │ │ │ - ldrhteq r9, [r9], #-198 @ 0xffffff3a │ │ │ │ - rsbseq lr, r9, sl, rrx │ │ │ │ - @ instruction: 0x00799c9a │ │ │ │ - rsbseq lr, r9, lr, asr #32 │ │ │ │ - rsbseq r9, r9, lr, ror ip │ │ │ │ - rsbseq lr, r9, r2, lsr r0 │ │ │ │ - rsbseq r9, r9, r2, ror #24 │ │ │ │ - rsbseq lr, r9, r6, lsl r0 │ │ │ │ - rsbseq r9, r9, r6, asr #24 │ │ │ │ - ldrshteq sp, [r9], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r9, r9, sl, lsr #26 │ │ │ │ + ldrsbteq lr, [r9], #-14 │ │ │ │ + rsbseq r9, r9, lr, lsl #26 │ │ │ │ + rsbseq lr, r9, r2, asr #1 │ │ │ │ + ldrshteq r9, [r9], #-194 @ 0xffffff3e │ │ │ │ + rsbseq lr, r9, r6, lsr #1 │ │ │ │ + ldrsbteq r9, [r9], #-198 @ 0xffffff3a │ │ │ │ + rsbseq lr, r9, sl, lsl #1 │ │ │ │ + ldrhteq r9, [r9], #-202 @ 0xffffff36 │ │ │ │ + rsbseq lr, r9, lr, rrx │ │ │ │ + @ instruction: 0x00799c9e │ │ │ │ + rsbseq lr, r9, r2, asr r0 │ │ │ │ + rsbseq r9, r9, r2, lsl #25 │ │ │ │ + rsbseq lr, r9, r6, lsr r0 │ │ │ │ + rsbseq r9, r9, r6, ror #24 │ │ │ │ + rsbseq lr, r9, sl, lsl r0 │ │ │ │ + rsbseq r9, r9, sl, asr #24 │ │ │ │ + ldrshteq sp, [r9], #-254 @ 0xffffff02 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ ldrmi r4, [pc], -r8, lsl #12 │ │ │ │ @ instruction: 0xff4ef3ab │ │ │ │ @@ -54845,33 +54845,33 @@ │ │ │ │ shadd16mi pc, r0, sp @ │ │ │ │ @ instruction: 0xf6caf0dc │ │ │ │ eorscs pc, pc, #64, 4 │ │ │ │ andls r4, r0, #45088768 @ 0x2b00000 │ │ │ │ eorscs r4, r4, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xff12f7cc │ │ │ │ svclt 0x0000e72a │ │ │ │ - rsbseq r9, r9, r2, lsl #23 │ │ │ │ - rsbseq sp, r9, r6, lsr pc │ │ │ │ - rsbseq r9, r9, sl, ror #22 │ │ │ │ - rsbseq sp, r9, lr, lsl pc │ │ │ │ - ldrshteq r9, [r9], #-170 @ 0xffffff56 │ │ │ │ - rsbseq sp, r9, lr, lsr #29 │ │ │ │ - rsbseq r9, r9, r4, lsl #21 │ │ │ │ - rsbseq sp, r9, r8, lsr lr │ │ │ │ - rsbseq r9, r9, sl, ror #20 │ │ │ │ - rsbseq sp, r9, lr, lsl lr │ │ │ │ - rsbseq r9, r9, r0, asr sl │ │ │ │ - rsbseq sp, r9, r4, lsl #28 │ │ │ │ - rsbseq r9, r9, r8, lsr sl │ │ │ │ - rsbseq sp, r9, ip, ror #27 │ │ │ │ - rsbseq r9, r9, lr, lsl sl │ │ │ │ - ldrsbteq sp, [r9], #-210 @ 0xffffff2e │ │ │ │ - ldrshteq r9, [r9], #-150 @ 0xffffff6a │ │ │ │ - rsbseq sp, r9, sl, lsr #27 │ │ │ │ - rsbseq r9, r9, r0, asr #19 │ │ │ │ + rsbseq r9, r9, r6, lsl #23 │ │ │ │ + rsbseq sp, r9, sl, lsr pc │ │ │ │ + rsbseq r9, r9, lr, ror #22 │ │ │ │ + rsbseq sp, r9, r2, lsr #30 │ │ │ │ + ldrshteq r9, [r9], #-174 @ 0xffffff52 │ │ │ │ + ldrhteq sp, [r9], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r9, r9, r8, lsl #21 │ │ │ │ + rsbseq sp, r9, ip, lsr lr │ │ │ │ + rsbseq r9, r9, lr, ror #20 │ │ │ │ + rsbseq sp, r9, r2, lsr #28 │ │ │ │ + rsbseq r9, r9, r4, asr sl │ │ │ │ + rsbseq sp, r9, r8, lsl #28 │ │ │ │ + rsbseq r9, r9, ip, lsr sl │ │ │ │ + ldrshteq sp, [r9], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r9, r9, r2, lsr #20 │ │ │ │ + ldrsbteq sp, [r9], #-214 @ 0xffffff2a │ │ │ │ + ldrshteq r9, [r9], #-154 @ 0xffffff66 │ │ │ │ + rsbseq sp, r9, lr, lsr #27 │ │ │ │ + rsbseq r9, r9, r4, asr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi fea999bc │ │ │ │ blmi fea99bc8 │ │ │ │ addlt r4, sp, sl, ror r4 │ │ │ │ @@ -55039,33 +55039,33 @@ │ │ │ │ blls 1c76bc │ │ │ │ @ instruction: 0xf7c9e72a │ │ │ │ svclt 0x0000e93e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r6, r5, ip, lsr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r9, r8, lsr #17 │ │ │ │ - rsbseq r9, r9, r8, ror r8 │ │ │ │ - rsbseq sp, r9, ip, lsr #24 │ │ │ │ - rsbseq r9, r9, ip, asr r8 │ │ │ │ - rsbseq sp, r9, r0, lsl ip │ │ │ │ + rsbseq r9, r9, ip, lsr #17 │ │ │ │ + rsbseq r9, r9, ip, ror r8 │ │ │ │ + rsbseq sp, r9, r0, lsr ip │ │ │ │ + rsbseq r9, r9, r0, ror #16 │ │ │ │ + rsbseq sp, r9, r4, lsl ip │ │ │ │ addeq r6, r5, r4, lsr #15 │ │ │ │ - rsbseq r9, r9, r2, lsl r8 │ │ │ │ - rsbseq sp, r9, r6, asr #23 │ │ │ │ - ldrsbteq r9, [r9], #-122 @ 0xffffff86 │ │ │ │ - rsbseq sp, r9, lr, lsl #23 │ │ │ │ - rsbseq r9, r9, r6, asr #14 │ │ │ │ - ldrshteq sp, [r9], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r9, r9, r8, lsr #14 │ │ │ │ - ldrsbteq sp, [r9], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r9, r9, ip, lsl #14 │ │ │ │ - ldrhteq sp, [r9], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r9, r9, ip, asr #13 │ │ │ │ + rsbseq r9, r9, r6, lsl r8 │ │ │ │ + rsbseq sp, r9, sl, asr #23 │ │ │ │ + ldrsbteq r9, [r9], #-126 @ 0xffffff82 │ │ │ │ + @ instruction: 0x0079db92 │ │ │ │ + rsbseq r9, r9, sl, asr #14 │ │ │ │ + ldrshteq sp, [r9], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r9, r9, ip, lsr #14 │ │ │ │ + rsbseq sp, r9, r0, ror #21 │ │ │ │ + rsbseq r9, r9, r0, lsl r7 │ │ │ │ + rsbseq sp, r9, r2, asr #21 │ │ │ │ ldrsbteq r9, [r9], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq sp, r9, r4, lsl #21 │ │ │ │ + ldrsbteq r9, [r9], #-100 @ 0xffffff9c │ │ │ │ + rsbseq sp, r9, r8, lsl #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ usatgt pc, #20, pc, asr #17 @ │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ strdcs r2, [r0, -r4] │ │ │ │ @@ -55511,122 +55511,122 @@ │ │ │ │ @ instruction: 0xf840f7cf │ │ │ │ @ instruction: 0x46214870 │ │ │ │ @ instruction: 0xf7cf4478 │ │ │ │ ldrt pc, [r1], #2299 @ 0x8fb @ │ │ │ │ umulleq r6, r5, r8, r5 │ │ │ │ @ instruction: 0xffff86fb │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, sl, r2, lsl r1 │ │ │ │ - rsbseq r9, r9, r6, lsl #15 │ │ │ │ - ldrshteq r9, [r9], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq sp, r9, lr, lsr #19 │ │ │ │ + rsbseq r2, sl, r6, lsl r1 │ │ │ │ + rsbseq r9, r9, sl, lsl #15 │ │ │ │ + rsbseq r9, r9, r0, lsl #12 │ │ │ │ + ldrhteq sp, [r9], #-146 @ 0xffffff6e │ │ │ │ addeq r6, r5, r4, asr #10 │ │ │ │ - @ instruction: 0x0079959c │ │ │ │ + rsbseq r9, r9, r0, lsr #11 │ │ │ │ @ instruction: 0xffffac3f │ │ │ │ @ instruction: 0xffff8c99 │ │ │ │ @ instruction: 0xffff8d67 │ │ │ │ @ instruction: 0xffff937f │ │ │ │ - rsbseq r9, r9, r0, lsl #14 │ │ │ │ - rsbseq r9, r9, r0, asr r5 │ │ │ │ - rsbseq sp, r9, r2, lsl #18 │ │ │ │ + rsbseq r9, r9, r4, lsl #14 │ │ │ │ + rsbseq r9, r9, r4, asr r5 │ │ │ │ + rsbseq sp, r9, r6, lsl #18 │ │ │ │ strdeq r0, [r0], -r3 │ │ │ │ muleq r0, r9, r7 │ │ │ │ @ instruction: 0xffffa86d │ │ │ │ - rsbseq r9, r9, r4, lsl #10 │ │ │ │ - ldrhteq sp, [r9], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r9, r9, r6, ror #9 │ │ │ │ - @ instruction: 0x0079d898 │ │ │ │ + rsbseq r9, r9, r8, lsl #10 │ │ │ │ + ldrhteq sp, [r9], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r9, r9, sl, ror #9 │ │ │ │ + @ instruction: 0x0079d89c │ │ │ │ @ instruction: 0xffffab11 │ │ │ │ @ instruction: 0xfffff8e5 │ │ │ │ - rsbseq r9, r9, r0, lsr #9 │ │ │ │ - rsbseq sp, r9, r2, asr r8 │ │ │ │ - rsbseq r9, r9, r0, lsl #9 │ │ │ │ - rsbseq sp, r9, sl, lsr r8 │ │ │ │ - rsbseq r9, r9, r6, asr #8 │ │ │ │ - ldrshteq sp, [r9], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r9, r9, r4, lsr #9 │ │ │ │ + rsbseq sp, r9, r6, asr r8 │ │ │ │ + rsbseq r9, r9, r4, lsl #9 │ │ │ │ + rsbseq sp, r9, lr, lsr r8 │ │ │ │ + rsbseq r9, r9, sl, asr #8 │ │ │ │ + ldrshteq sp, [r9], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xfffffac5 │ │ │ │ - rsbseq r9, r9, r4, lsl r4 │ │ │ │ - rsbseq sp, r9, r6, asr #15 │ │ │ │ + rsbseq r9, r9, r8, lsl r4 │ │ │ │ + rsbseq sp, r9, sl, asr #15 │ │ │ │ @ instruction: 0xffffadab │ │ │ │ - rsbseq r9, r9, r2, ror #7 │ │ │ │ - @ instruction: 0x0079d794 │ │ │ │ + rsbseq r9, r9, r6, ror #7 │ │ │ │ + @ instruction: 0x0079d798 │ │ │ │ @ instruction: 0xffffa6a1 │ │ │ │ - ldrhteq r9, [r9], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq sp, r9, r2, ror #14 │ │ │ │ + ldrhteq r9, [r9], #-52 @ 0xffffffcc │ │ │ │ + rsbseq sp, r9, r6, ror #14 │ │ │ │ @ instruction: 0xffffa627 │ │ │ │ - rsbseq r9, r9, lr, ror r3 │ │ │ │ - rsbseq sp, r9, r0, lsr r7 │ │ │ │ + rsbseq r9, r9, r2, lsl #7 │ │ │ │ + rsbseq sp, r9, r4, lsr r7 │ │ │ │ @ instruction: 0xffff8419 │ │ │ │ - rsbseq r9, r9, ip, asr #6 │ │ │ │ - ldrshteq sp, [r9], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r9, r9, r0, asr r3 │ │ │ │ + rsbseq sp, r9, r2, lsl #14 │ │ │ │ @ instruction: 0xffff9efb │ │ │ │ - rsbseq r9, r9, sl, lsl r3 │ │ │ │ - rsbseq sp, r9, ip, asr #13 │ │ │ │ + rsbseq r9, r9, lr, lsl r3 │ │ │ │ + ldrsbteq sp, [r9], #-96 @ 0xffffffa0 │ │ │ │ @ instruction: 0xffff951d │ │ │ │ - rsbseq r9, r9, r4, ror #5 │ │ │ │ - @ instruction: 0x0079d696 │ │ │ │ + rsbseq r9, r9, r8, ror #5 │ │ │ │ + @ instruction: 0x0079d69a │ │ │ │ andeq r0, r0, r3, asr #16 │ │ │ │ - ldrhteq r9, [r9], #-34 @ 0xffffffde │ │ │ │ - rsbseq sp, r9, r4, ror #12 │ │ │ │ + ldrhteq r9, [r9], #-38 @ 0xffffffda │ │ │ │ + rsbseq sp, r9, r8, ror #12 │ │ │ │ @ instruction: 0xffffe7e3 │ │ │ │ - rsbseq r9, r9, r8, ror r2 │ │ │ │ - rsbseq sp, r9, sl, lsr #12 │ │ │ │ + rsbseq r9, r9, ip, ror r2 │ │ │ │ + rsbseq sp, r9, lr, lsr #12 │ │ │ │ @ instruction: 0xffff9d5d │ │ │ │ - rsbseq r9, r9, sl, asr #4 │ │ │ │ - ldrshteq sp, [r9], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r9, r9, lr, asr #4 │ │ │ │ + rsbseq sp, r9, r2, lsl #12 │ │ │ │ @ instruction: 0xffffbb4f │ │ │ │ - rsbseq r9, r9, r6, lsl r2 │ │ │ │ - rsbseq sp, r9, sl, asr #11 │ │ │ │ + rsbseq r9, r9, sl, lsl r2 │ │ │ │ + rsbseq sp, r9, lr, asr #11 │ │ │ │ @ instruction: 0xffff98d5 │ │ │ │ - rsbseq r9, r9, sl, ror #3 │ │ │ │ - @ instruction: 0x0079d59e │ │ │ │ + rsbseq r9, r9, lr, ror #3 │ │ │ │ + rsbseq sp, r9, r2, lsr #11 │ │ │ │ @ instruction: 0xffff902d │ │ │ │ @ instruction: 0xffff90f9 │ │ │ │ - rsbseq r9, r9, ip, lsr #3 │ │ │ │ - rsbseq sp, r9, r0, ror #10 │ │ │ │ + ldrhteq r9, [r9], #-16 │ │ │ │ + rsbseq sp, r9, r4, ror #10 │ │ │ │ @ instruction: 0xffff9753 │ │ │ │ - rsbseq r9, r9, r0, lsl #3 │ │ │ │ - rsbseq sp, r9, r4, lsr r5 │ │ │ │ + rsbseq r9, r9, r4, lsl #3 │ │ │ │ + rsbseq sp, r9, r8, lsr r5 │ │ │ │ @ instruction: 0xffff8f17 │ │ │ │ - rsbseq r9, r9, r4, asr r1 │ │ │ │ - rsbseq sp, r9, r8, lsl #10 │ │ │ │ + rsbseq r9, r9, r8, asr r1 │ │ │ │ + rsbseq sp, r9, ip, lsl #10 │ │ │ │ @ instruction: 0xffff85cb │ │ │ │ - rsbseq r9, r9, r8, lsr #2 │ │ │ │ - ldrsbteq sp, [r9], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r9, r9, ip, lsr #2 │ │ │ │ + rsbseq sp, r9, r0, ror #9 │ │ │ │ @ instruction: 0xffff854f │ │ │ │ - ldrshteq r9, [r9], #-12 │ │ │ │ - ldrhteq sp, [r9], #-64 @ 0xffffffc0 │ │ │ │ - ldrhteq r9, [r9], #-40 @ 0xffffffd8 │ │ │ │ - ldrshteq r9, [r9], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r9, r9, r2, asr #1 │ │ │ │ - rsbseq sp, r9, r6, ror r4 │ │ │ │ - rsbseq r9, r9, r2, ror #5 │ │ │ │ - rsbseq r9, r9, ip, lsr #6 │ │ │ │ - rsbseq r9, r9, r8, lsl #1 │ │ │ │ - rsbseq sp, r9, ip, lsr r4 │ │ │ │ - rsbseq r9, r9, r8, lsl r3 │ │ │ │ - rsbseq r9, r9, lr, asr r3 │ │ │ │ - rsbseq r9, r9, lr, asr #32 │ │ │ │ - rsbseq sp, r9, r2, lsl #8 │ │ │ │ - rsbseq r9, r9, r2, asr #6 │ │ │ │ - rsbseq r9, r9, r0, ror r3 │ │ │ │ - rsbseq r9, r9, r4, lsl r0 │ │ │ │ - rsbseq sp, r9, r8, asr #7 │ │ │ │ - rsbseq r9, r9, r4, asr r3 │ │ │ │ - rsbseq r9, r9, lr, ror r3 │ │ │ │ - ldrsbteq r8, [r9], #-250 @ 0xffffff06 │ │ │ │ - rsbseq sp, r9, lr, lsl #7 │ │ │ │ - rsbseq r9, r9, sl, ror #6 │ │ │ │ - rsbseq r9, r9, r8, lsr #7 │ │ │ │ - rsbseq r8, r9, r0, lsr #31 │ │ │ │ - rsbseq sp, r9, r4, asr r3 │ │ │ │ - @ instruction: 0x00799394 │ │ │ │ - ldrhteq r9, [r9], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r8, r9, r0, ror #30 │ │ │ │ - rsbseq sp, r9, r4, lsl r3 │ │ │ │ + rsbseq r9, r9, r0, lsl #2 │ │ │ │ + ldrhteq sp, [r9], #-68 @ 0xffffffbc │ │ │ │ + ldrhteq r9, [r9], #-44 @ 0xffffffd4 │ │ │ │ + ldrshteq r9, [r9], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r9, r9, r6, asr #1 │ │ │ │ + rsbseq sp, r9, sl, ror r4 │ │ │ │ + rsbseq r9, r9, r6, ror #5 │ │ │ │ + rsbseq r9, r9, r0, lsr r3 │ │ │ │ + rsbseq r9, r9, ip, lsl #1 │ │ │ │ + rsbseq sp, r9, r0, asr #8 │ │ │ │ + rsbseq r9, r9, ip, lsl r3 │ │ │ │ + rsbseq r9, r9, r2, ror #6 │ │ │ │ + rsbseq r9, r9, r2, asr r0 │ │ │ │ + rsbseq sp, r9, r6, lsl #8 │ │ │ │ + rsbseq r9, r9, r6, asr #6 │ │ │ │ + rsbseq r9, r9, r4, ror r3 │ │ │ │ + rsbseq r9, r9, r8, lsl r0 │ │ │ │ + rsbseq sp, r9, ip, asr #7 │ │ │ │ + rsbseq r9, r9, r8, asr r3 │ │ │ │ + rsbseq r9, r9, r2, lsl #7 │ │ │ │ + ldrsbteq r8, [r9], #-254 @ 0xffffff02 │ │ │ │ + @ instruction: 0x0079d392 │ │ │ │ + rsbseq r9, r9, lr, ror #6 │ │ │ │ + rsbseq r9, r9, ip, lsr #7 │ │ │ │ + rsbseq r8, r9, r4, lsr #31 │ │ │ │ + rsbseq sp, r9, r8, asr r3 │ │ │ │ + @ instruction: 0x00799398 │ │ │ │ + ldrhteq r9, [r9], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r8, r9, r4, ror #30 │ │ │ │ + rsbseq sp, r9, r8, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb9ff24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -55637,16 +55637,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ce300c │ │ │ │ stmdami r5, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xfffcf7ce │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r8, r9, r2, ror #26 │ │ │ │ - rsbseq sp, r9, r6, lsl r1 │ │ │ │ + rsbseq r8, r9, r6, ror #26 │ │ │ │ + rsbseq sp, r9, sl, lsl r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ bmi fe71a7c8 │ │ │ │ blmi fe71a5f8 │ │ │ │ addslt r4, r5, sl, ror r4 │ │ │ │ @@ -55801,28 +55801,28 @@ │ │ │ │ ldmdami r3, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ce4478 │ │ │ │ @ instruction: 0xf06ffeb9 │ │ │ │ ldr r0, [ip, -sl, lsl #6] │ │ │ │ bl 1106f0c │ │ │ │ addeq r5, r5, ip, lsl #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, sl, ip, lsl #16 │ │ │ │ - rsbseq r8, r9, r6, lsr #25 │ │ │ │ - rsbseq r9, r9, r8, lsr r1 │ │ │ │ + rsbseq r1, sl, r0, lsl r8 │ │ │ │ + rsbseq r8, r9, sl, lsr #25 │ │ │ │ + rsbseq r9, r9, ip, lsr r1 │ │ │ │ addeq r5, r5, sl, ror #23 │ │ │ │ - rsbseq r8, r9, lr, lsr ip │ │ │ │ - ldrhteq r9, [r9], #-0 │ │ │ │ - ldrshteq r8, [r9], #-182 @ 0xffffff4a │ │ │ │ - rsbseq ip, r9, sl, lsr #31 │ │ │ │ - @ instruction: 0x00798b9a │ │ │ │ - rsbseq ip, r9, lr, asr #30 │ │ │ │ - ldrshteq r8, [r9], #-166 @ 0xffffff5a │ │ │ │ - rsbseq ip, r9, sl, lsr #29 │ │ │ │ - ldrsbteq r8, [r9], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r8, r9, ip, lsr #30 │ │ │ │ + rsbseq r8, r9, r2, asr #24 │ │ │ │ + ldrhteq r9, [r9], #-4 │ │ │ │ + ldrshteq r8, [r9], #-186 @ 0xffffff46 │ │ │ │ + rsbseq ip, r9, lr, lsr #31 │ │ │ │ + @ instruction: 0x00798b9e │ │ │ │ + rsbseq ip, r9, r2, asr pc │ │ │ │ + ldrshteq r8, [r9], #-170 @ 0xffffff56 │ │ │ │ + rsbseq ip, r9, lr, lsr #29 │ │ │ │ + ldrsbteq r8, [r9], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r8, r9, r0, lsr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0xf8df4692 │ │ │ │ umullslt r2, r7, r0, r4 │ │ │ │ @ instruction: 0xf8df469b │ │ │ │ @@ -56114,53 +56114,53 @@ │ │ │ │ blx fe3073fa │ │ │ │ ldrbtmi r4, [r8], #-2091 @ 0xfffff7d5 │ │ │ │ mcrr2 7, 12, pc, r6, cr14 @ │ │ │ │ @ instruction: 0xf7c8e637 │ │ │ │ svclt 0x0000e8d2 │ │ │ │ addeq r5, r5, r6, asr #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, sl, lr, ror #9 │ │ │ │ - rsbseq r8, r9, r4, lsl #19 │ │ │ │ - rsbseq ip, r9, r8, lsr sp │ │ │ │ - rsbseq r8, r9, sl, ror #18 │ │ │ │ - rsbseq ip, r9, lr, lsl sp │ │ │ │ - rsbseq r8, r9, r0, asr r9 │ │ │ │ - rsbseq ip, r9, r4, lsl #26 │ │ │ │ + ldrshteq r1, [sl], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r8, r9, r8, lsl #19 │ │ │ │ + rsbseq ip, r9, ip, lsr sp │ │ │ │ + rsbseq r8, r9, lr, ror #18 │ │ │ │ + rsbseq ip, r9, r2, lsr #26 │ │ │ │ + rsbseq r8, r9, r4, asr r9 │ │ │ │ + rsbseq ip, r9, r8, lsl #26 │ │ │ │ umulleq r5, r5, lr, r8 @ │ │ │ │ - rsbseq r8, r9, sl, lsl r9 │ │ │ │ - rsbseq r8, r9, r0, ror #28 │ │ │ │ - rsbseq r8, r9, r2, lsl #18 │ │ │ │ - ldrsbteq r8, [r9], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r8, r9, r2, asr #17 │ │ │ │ - rsbseq r8, r9, ip, asr #16 │ │ │ │ - rsbseq r8, r9, r0, asr #15 │ │ │ │ - ldrhteq r8, [r9], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r8, r9, r4, ror #24 │ │ │ │ - rsbseq r8, r9, r6, asr r7 │ │ │ │ - rsbseq ip, r9, sl, lsl #22 │ │ │ │ - rsbseq r8, r9, ip, lsr r7 │ │ │ │ - rsbseq r8, r9, sl, asr #24 │ │ │ │ - ldrshteq r8, [r9], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq ip, r9, r4, lsr #21 │ │ │ │ - rsbseq r8, r9, r8, asr #13 │ │ │ │ - rsbseq r8, r9, sl, lsr fp │ │ │ │ - rsbseq r8, r9, sl, lsr #13 │ │ │ │ - rsbseq ip, r9, lr, asr sl │ │ │ │ - rsbseq r8, r9, lr, lsl #13 │ │ │ │ - rsbseq ip, r9, r0, asr #20 │ │ │ │ - rsbseq r8, r9, r0, ror r6 │ │ │ │ - rsbseq ip, r9, r2, lsr #20 │ │ │ │ - rsbseq r8, r9, sl, asr #12 │ │ │ │ - ldrshteq ip, [r9], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r8, r9, lr, lsr #12 │ │ │ │ - rsbseq ip, r9, r2, ror #19 │ │ │ │ - rsbseq r8, r9, r4, lsl r6 │ │ │ │ - rsbseq ip, r9, r6, asr #19 │ │ │ │ - ldrshteq r8, [r9], #-84 @ 0xffffffac │ │ │ │ - rsbseq r8, r9, r6, asr #20 │ │ │ │ + rsbseq r8, r9, lr, lsl r9 │ │ │ │ + rsbseq r8, r9, r4, ror #28 │ │ │ │ + rsbseq r8, r9, r6, lsl #18 │ │ │ │ + ldrsbteq r8, [r9], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r8, r9, r6, asr #17 │ │ │ │ + rsbseq r8, r9, r0, asr r8 │ │ │ │ + rsbseq r8, r9, r4, asr #15 │ │ │ │ + ldrhteq r8, [r9], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r8, r9, r8, ror #24 │ │ │ │ + rsbseq r8, r9, sl, asr r7 │ │ │ │ + rsbseq ip, r9, lr, lsl #22 │ │ │ │ + rsbseq r8, r9, r0, asr #14 │ │ │ │ + rsbseq r8, r9, lr, asr #24 │ │ │ │ + ldrshteq r8, [r9], #-100 @ 0xffffff9c │ │ │ │ + rsbseq ip, r9, r8, lsr #21 │ │ │ │ + rsbseq r8, r9, ip, asr #13 │ │ │ │ + rsbseq r8, r9, lr, lsr fp │ │ │ │ + rsbseq r8, r9, lr, lsr #13 │ │ │ │ + rsbseq ip, r9, r2, ror #20 │ │ │ │ + @ instruction: 0x00798692 │ │ │ │ + rsbseq ip, r9, r4, asr #20 │ │ │ │ + rsbseq r8, r9, r4, ror r6 │ │ │ │ + rsbseq ip, r9, r6, lsr #20 │ │ │ │ + rsbseq r8, r9, lr, asr #12 │ │ │ │ + rsbseq ip, r9, r2, lsl #20 │ │ │ │ + rsbseq r8, r9, r2, lsr r6 │ │ │ │ + rsbseq ip, r9, r6, ror #19 │ │ │ │ + rsbseq r8, r9, r8, lsl r6 │ │ │ │ + rsbseq ip, r9, sl, asr #19 │ │ │ │ + ldrshteq r8, [r9], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r8, r9, sl, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ ldcmi 0, cr11, [r6], {151} @ 0x97 │ │ │ │ movwcs r4, #5786 @ 0x169a │ │ │ │ andls r4, sp, ip, ror r4 │ │ │ │ @@ -56310,34 +56310,34 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff08770c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ str r9, [r4, -lr, lsl #6] │ │ │ │ svc 0x0048f7c7 │ │ │ │ addeq r5, r5, r4, lsl #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, sl, r6, ror #31 │ │ │ │ + rsbseq r0, sl, sl, ror #31 │ │ │ │ addeq r5, r5, r6, lsr #8 │ │ │ │ - rsbseq r0, sl, lr, lsl #31 │ │ │ │ - rsbseq r0, sl, r0, ror pc │ │ │ │ - rsbseq r8, r9, sl, lsr r4 │ │ │ │ - ldrshteq r8, [r9], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq ip, r9, lr, lsr #15 │ │ │ │ - ldrsbteq r8, [r9], #-60 @ 0xffffffc4 │ │ │ │ - @ instruction: 0x0079c790 │ │ │ │ - rsbseq r8, r9, r8, asr r3 │ │ │ │ - rsbseq r8, r9, r2, ror #6 │ │ │ │ - rsbseq r8, r9, ip, asr #17 │ │ │ │ - rsbseq r8, r9, r8, asr #6 │ │ │ │ - ldrshteq ip, [r9], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r8, r9, r4, lsr #6 │ │ │ │ - rsbseq r8, r9, lr, lsl #17 │ │ │ │ - rsbseq r8, r9, r8, lsl #6 │ │ │ │ - rsbseq r8, r9, r2, ror r8 │ │ │ │ - rsbseq r8, r9, ip, ror #5 │ │ │ │ - @ instruction: 0x0079c69e │ │ │ │ + @ instruction: 0x007a0f92 │ │ │ │ + rsbseq r0, sl, r4, ror pc │ │ │ │ + rsbseq r8, r9, lr, lsr r4 │ │ │ │ + ldrshteq r8, [r9], #-62 @ 0xffffffc2 │ │ │ │ + ldrhteq ip, [r9], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r8, r9, r0, ror #7 │ │ │ │ + @ instruction: 0x0079c794 │ │ │ │ + rsbseq r8, r9, ip, asr r3 │ │ │ │ + rsbseq r8, r9, r6, ror #6 │ │ │ │ + ldrsbteq r8, [r9], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r8, r9, ip, asr #6 │ │ │ │ + rsbseq ip, r9, r0, lsl #14 │ │ │ │ + rsbseq r8, r9, r8, lsr #6 │ │ │ │ + @ instruction: 0x00798892 │ │ │ │ + rsbseq r8, r9, ip, lsl #6 │ │ │ │ + rsbseq r8, r9, r6, ror r8 │ │ │ │ + ldrshteq r8, [r9], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq ip, r9, r2, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ stmib sp, {r0, r4, sl, fp, ip, pc}^ │ │ │ │ @@ -56357,16 +56357,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9a2f7ce │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7ce4478 │ │ │ │ blls 3c8210 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r8, r9, r4, lsr #4 │ │ │ │ - ldrsbteq ip, [r9], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r8, r9, r8, lsr #4 │ │ │ │ + ldrsbteq ip, [r9], #-92 @ 0xffffffa4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q5, q6 │ │ │ │ stmdbmi fp, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c84479 │ │ │ │ @@ -56376,17 +56376,17 @@ │ │ │ │ cmppmi fp, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf97af7ce │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx e07820 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq r0, [sl], #-200 @ 0xffffff38 │ │ │ │ - ldrsbteq r8, [r9], #-20 @ 0xffffffec │ │ │ │ - rsbseq r8, r9, lr, lsr r7 │ │ │ │ + ldrsbteq r0, [sl], #-204 @ 0xffffff34 │ │ │ │ + ldrsbteq r8, [r9], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r8, r9, r2, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q5, q6 │ │ │ │ stmdbmi sl, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c84479 │ │ │ │ @@ -56395,17 +56395,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmnpmi r3, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf952f7ce │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 407870 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r0, sl, r8, lsl #25 │ │ │ │ - rsbseq r8, r9, r4, lsl #3 │ │ │ │ - rsbseq r8, r9, lr, ror #13 │ │ │ │ + rsbseq r0, sl, ip, lsl #25 │ │ │ │ + rsbseq r8, r9, r8, lsl #3 │ │ │ │ + ldrshteq r8, [r9], #-98 @ 0xffffff9e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q5, q6 │ │ │ │ stmdbmi sl, {r0, r2, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c84479 │ │ │ │ @@ -56414,17 +56414,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ orrmi pc, fp, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf92cf7ce │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf9e8f7ce │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r0, sl, ip, lsr ip │ │ │ │ - rsbseq r8, r9, r8, lsr r1 │ │ │ │ - rsbseq r8, r9, r2, lsr #13 │ │ │ │ + rsbseq r0, sl, r0, asr #24 │ │ │ │ + rsbseq r8, r9, ip, lsr r1 │ │ │ │ + rsbseq r8, r9, r6, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q5, q6 │ │ │ │ stmdbmi ip, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c84479 │ │ │ │ @@ -56435,17 +56435,17 @@ │ │ │ │ vadd.i8 d20, d1, d7 │ │ │ │ ldrbtmi r4, [r8], #-419 @ 0xfffffe5d │ │ │ │ @ instruction: 0xf7ce300c │ │ │ │ stmdami r5, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ce4478 │ │ │ │ @ instruction: 0x2000f9bf │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq r0, [sl], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r8, r9, r6, ror #1 │ │ │ │ - rsbseq r8, r9, r0, asr r6 │ │ │ │ + ldrshteq r0, [sl], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r8, r9, sl, ror #1 │ │ │ │ + rsbseq r8, r9, r4, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q5, q6 │ │ │ │ stmdbmi lr, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c84479 │ │ │ │ @@ -56458,17 +56458,17 @@ │ │ │ │ @ instruction: 0x41bbf241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8d6f7ce │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf992f7ce │ │ │ │ andeq pc, r8, pc, rrx │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x007a0b9c │ │ │ │ - rsbseq r8, r9, ip, lsl #1 │ │ │ │ - ldrshteq r8, [r9], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r0, sl, r0, lsr #23 │ │ │ │ + @ instruction: 0x00798090 │ │ │ │ + ldrshteq r8, [r9], #-90 @ 0xffffffa6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feba0c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcls 0x00060fe8 │ │ │ │ @ instruction: 0xf0c34604 │ │ │ │ @ instruction: 0x4605f431 │ │ │ │ strcs r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ @@ -56725,28 +56725,28 @@ │ │ │ │ @ instruction: 0xf7cd4478 │ │ │ │ blls 189c5c │ │ │ │ svclt 0x0000e635 │ │ │ │ ... │ │ │ │ addeq r4, r5, r0, ror pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r4, r5, lr, asr #30 │ │ │ │ - rsbseq r8, r9, r0, asr #7 │ │ │ │ - ldrsbteq ip, [r9], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r8, r9, sl, asr r3 │ │ │ │ - rsbseq r8, r9, r4, asr #6 │ │ │ │ - rsbseq r8, r9, r2, asr #5 │ │ │ │ - ldrsbteq ip, [r9], #-10 │ │ │ │ - rsbseq r8, r9, r6, lsl #5 │ │ │ │ - @ instruction: 0x0079c09e │ │ │ │ - rsbseq r8, r9, lr, asr #4 │ │ │ │ - rsbseq ip, r9, r6, rrx │ │ │ │ - rsbseq r8, r9, r2, lsr r2 │ │ │ │ - rsbseq ip, r9, sl, asr #32 │ │ │ │ - rsbseq r8, r9, ip, lsl #4 │ │ │ │ - rsbseq ip, r9, r4, lsr #32 │ │ │ │ + rsbseq r8, r9, r4, asr #7 │ │ │ │ + ldrsbteq ip, [r9], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r8, r9, lr, asr r3 │ │ │ │ + rsbseq r8, r9, r8, asr #6 │ │ │ │ + rsbseq r8, r9, r6, asr #5 │ │ │ │ + ldrsbteq ip, [r9], #-14 │ │ │ │ + rsbseq r8, r9, sl, lsl #5 │ │ │ │ + rsbseq ip, r9, r2, lsr #1 │ │ │ │ + rsbseq r8, r9, r2, asr r2 │ │ │ │ + rsbseq ip, r9, sl, rrx │ │ │ │ + rsbseq r8, r9, r6, lsr r2 │ │ │ │ + rsbseq ip, r9, lr, asr #32 │ │ │ │ + rsbseq r8, r9, r0, lsl r2 │ │ │ │ + rsbseq ip, r9, r8, lsr #32 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ stcls 15, cr10, [r4, #-44] @ 0xffffffd4 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf19af0ea │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ mcrge 4, 0, pc, cr1, cr15, {1} @ │ │ │ │ @@ -56801,26 +56801,26 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 7, 14, cr15, cr8, cr13, {6} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7c7e599 │ │ │ │ svclt 0x0000eb72 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r8, r9, r6, lsl #3 │ │ │ │ - @ instruction: 0x0079bf9e │ │ │ │ - rsbseq r8, r9, sl, ror #2 │ │ │ │ - rsbseq fp, r9, r2, lsl #31 │ │ │ │ - rsbseq r8, r9, r4, asr #2 │ │ │ │ - rsbseq fp, r9, ip, asr pc │ │ │ │ - rsbseq r8, r9, lr, lsl r1 │ │ │ │ - rsbseq fp, r9, r6, lsr pc │ │ │ │ - ldrshteq r8, [r9], #-12 │ │ │ │ - rsbseq fp, r9, r4, lsl pc │ │ │ │ - ldrsbteq r8, [r9], #-8 │ │ │ │ - rsbseq fp, r9, lr, ror #29 │ │ │ │ + rsbseq r8, r9, sl, lsl #3 │ │ │ │ + rsbseq fp, r9, r2, lsr #31 │ │ │ │ + rsbseq r8, r9, lr, ror #2 │ │ │ │ + rsbseq fp, r9, r6, lsl #31 │ │ │ │ + rsbseq r8, r9, r8, asr #2 │ │ │ │ + rsbseq fp, r9, r0, ror #30 │ │ │ │ + rsbseq r8, r9, r2, lsr #2 │ │ │ │ + rsbseq fp, r9, sl, lsr pc │ │ │ │ + rsbseq r8, r9, r0, lsl #2 │ │ │ │ + rsbseq fp, r9, r8, lsl pc │ │ │ │ + ldrsbteq r8, [r9], #-12 │ │ │ │ + ldrshteq fp, [r9], #-226 @ 0xffffff1e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r7, asr r9 │ │ │ │ movwcs r4, #14935 @ 0x3a57 │ │ │ │ @ instruction: 0x46054479 │ │ │ │ @@ -56908,18 +56908,18 @@ │ │ │ │ @ instruction: 0xf7cd4478 │ │ │ │ blls 149978 │ │ │ │ @ instruction: 0xf7c7e76c │ │ │ │ svclt 0x0000ea9c │ │ │ │ addeq r4, r5, ip, lsr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq r4, [r5], ip │ │ │ │ - rsbseq r7, r9, r8, ror #30 │ │ │ │ - rsbseq fp, r9, r0, lsl #27 │ │ │ │ - rsbseq r7, r9, r8, lsr #30 │ │ │ │ - rsbseq fp, r9, r0, asr #26 │ │ │ │ + rsbseq r7, r9, ip, ror #30 │ │ │ │ + rsbseq fp, r9, r4, lsl #27 │ │ │ │ + rsbseq r7, r9, ip, lsr #30 │ │ │ │ + rsbseq fp, r9, r4, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feba1360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 48e128 │ │ │ │ blmi 4b6378 │ │ │ │ ldrbtmi r4, [sl], #-1544 @ 0xfffff9f8 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -56935,15 +56935,15 @@ │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ b 19080c8 │ │ │ │ addeq r4, r5, r2, lsr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r7, [r9], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r7, r9, r0, ror #29 │ │ │ │ addeq r4, r5, lr, ror r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba13c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ vrsubhn.i64 d4, , q4 │ │ │ │ @@ -56958,15 +56958,15 @@ │ │ │ │ @ instruction: 0xf7ca0092 │ │ │ │ mulcs r1, r3, lr │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xff98f3a9 │ │ │ │ andlt r2, r2, r1 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbseq r7, r9, r2, ror lr │ │ │ │ + rsbseq r7, r9, r6, ror lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0x461f4a55 │ │ │ │ addlt r4, fp, r5, asr fp │ │ │ │ @ instruction: 0x4605447a │ │ │ │ @@ -57052,20 +57052,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ ldc2l 7, cr15, [r0], #820 @ 0x334 │ │ │ │ strb r9, [r6, -r5, lsl #20]! │ │ │ │ ldmdb sl!, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r4, r5, r4, ror #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r4, r5, r6, asr #15 │ │ │ │ - rsbseq r7, r9, r0, lsr sp │ │ │ │ - rsbseq fp, r9, r8, asr #22 │ │ │ │ - rsbseq r7, r9, r2, lsl sp │ │ │ │ - rsbseq fp, r9, sl, lsr #22 │ │ │ │ - rsbseq r7, r9, r6, ror #25 │ │ │ │ - ldrshteq fp, [r9], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r7, r9, r4, lsr sp │ │ │ │ + rsbseq fp, r9, ip, asr #22 │ │ │ │ + rsbseq r7, r9, r6, lsl sp │ │ │ │ + rsbseq fp, r9, lr, lsr #22 │ │ │ │ + rsbseq r7, r9, sl, ror #25 │ │ │ │ + rsbseq fp, r9, r2, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi r4, [r7], -fp, lsl #13 │ │ │ │ ldmdbmi r7, {r3, r9, sl, lr}^ │ │ │ │ bmi 16365e8 │ │ │ │ @@ -57154,19 +57154,19 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2 7, cr15, [r4], #-820 @ 0xfffffccc │ │ │ │ strb r9, [r5, -r5, lsl #22]! │ │ │ │ stmia lr!, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq r4, r5, r4, asr r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r4, r5, r0, lsr r6 │ │ │ │ - ldrsbteq r7, [r9], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r7, r9, sl, ror fp │ │ │ │ - @ instruction: 0x0079b992 │ │ │ │ - rsbseq r7, r9, lr, asr #22 │ │ │ │ - rsbseq fp, r9, r6, ror #18 │ │ │ │ + ldrsbteq r7, [r9], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r7, r9, lr, ror fp │ │ │ │ + @ instruction: 0x0079b996 │ │ │ │ + rsbseq r7, r9, r2, asr fp │ │ │ │ + rsbseq fp, r9, sl, ror #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba173c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrsubhn.i64 d4, , q7 │ │ │ │ stmiavs r3, {r0, r2, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -57188,17 +57188,17 @@ │ │ │ │ ldrbtmi r7, [r8], #-487 @ 0xfffffe19 │ │ │ │ @ instruction: 0xf7cd300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7cd4478 │ │ │ │ @ instruction: 0xf04ffbd9 │ │ │ │ @ instruction: 0xe7e830ff │ │ │ │ - ldrshteq r7, [r9], #-170 @ 0xffffff56 │ │ │ │ - ldrhteq r7, [r9], #-170 @ 0xffffff56 │ │ │ │ - ldrsbteq fp, [r9], #-128 @ 0xffffff80 │ │ │ │ + ldrshteq r7, [r9], #-174 @ 0xffffff52 │ │ │ │ + ldrhteq r7, [r9], #-174 @ 0xffffff52 │ │ │ │ + ldrsbteq fp, [r9], #-132 @ 0xffffff7c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, sl, asr #24 │ │ │ │ movwcs r4, #19018 @ 0x4a4a │ │ │ │ @ instruction: 0x4607447c │ │ │ │ @@ -57272,21 +57272,21 @@ │ │ │ │ @ instruction: 0xe7d16833 │ │ │ │ svc 0x00c6f7c6 │ │ │ │ bicsle r2, ip, r1, lsl #22 │ │ │ │ eorsvs r2, r3, r4, lsl #6 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ addeq r4, r5, r4, asr #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r7, [r9], #-146 @ 0xffffff6e │ │ │ │ - rsbseq fp, r9, sl, lsl #16 │ │ │ │ - ldrsbteq r7, [r9], #-154 @ 0xffffff66 │ │ │ │ - ldrshteq fp, [r9], #-114 @ 0xffffff8e │ │ │ │ + ldrshteq r7, [r9], #-150 @ 0xffffff6a │ │ │ │ + rsbseq fp, r9, lr, lsl #16 │ │ │ │ + ldrsbteq r7, [r9], #-158 @ 0xffffff62 │ │ │ │ + ldrshteq fp, [r9], #-118 @ 0xffffff8a │ │ │ │ addeq r4, r5, r6, ror #6 │ │ │ │ - rsbseq r7, r9, r0, lsl #19 │ │ │ │ - @ instruction: 0x0079b798 │ │ │ │ + rsbseq r7, r9, r4, lsl #19 │ │ │ │ + @ instruction: 0x0079b79c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, sl, asr #26 │ │ │ │ movwcs r4, #19530 @ 0x4c4a │ │ │ │ @ instruction: 0x4607447d │ │ │ │ @@ -57360,21 +57360,21 @@ │ │ │ │ ldmdavs r3!, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c6e7d1 │ │ │ │ blcs c64a0 │ │ │ │ movwcs sp, #16859 @ 0x41db │ │ │ │ @ instruction: 0xe7d86033 │ │ │ │ addeq r4, r5, r4, ror #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x00797896 │ │ │ │ - rsbseq fp, r9, lr, lsr #13 │ │ │ │ - rsbseq r7, r9, sl, ror r8 │ │ │ │ - @ instruction: 0x0079b692 │ │ │ │ + @ instruction: 0x0079789a │ │ │ │ + ldrhteq fp, [r9], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r7, r9, lr, ror r8 │ │ │ │ + @ instruction: 0x0079b696 │ │ │ │ addeq r4, r5, r8, lsl #4 │ │ │ │ - rsbseq r7, r9, r0, lsr #16 │ │ │ │ - rsbseq fp, r9, r8, lsr r6 │ │ │ │ + rsbseq r7, r9, r4, lsr #16 │ │ │ │ + rsbseq fp, r9, ip, lsr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, ip, ror #24 │ │ │ │ movwcs r4, #19052 @ 0x4a6c │ │ │ │ @ instruction: 0x4605447c │ │ │ │ @@ -57482,21 +57482,21 @@ │ │ │ │ strb r3, [lr, r0] │ │ │ │ cdp 7, 2, cr15, cr2, cr6, {6} │ │ │ │ svclt 0x00042b01 │ │ │ │ @ instruction: 0xf8c92304 │ │ │ │ strb r3, [sl, r0] │ │ │ │ addeq r4, r5, r4, lsl #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r9, sl, lsl r7 │ │ │ │ - rsbseq fp, r9, r2, lsr r5 │ │ │ │ - rsbseq r7, r9, r2, lsl #14 │ │ │ │ - rsbseq fp, r9, sl, lsl r5 │ │ │ │ + rsbseq r7, r9, lr, lsl r7 │ │ │ │ + rsbseq fp, r9, r6, lsr r5 │ │ │ │ + rsbseq r7, r9, r6, lsl #14 │ │ │ │ + rsbseq fp, r9, lr, lsl r5 │ │ │ │ addeq r4, r5, sl, lsr r0 │ │ │ │ - rsbseq r7, r9, sl, lsr r6 │ │ │ │ - rsbseq fp, r9, r2, asr r4 │ │ │ │ + rsbseq r7, r9, lr, lsr r6 │ │ │ │ + rsbseq fp, r9, r6, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x46984cd9 │ │ │ │ ldrdlt r4, [pc], r9 │ │ │ │ @ instruction: 0x4607447c │ │ │ │ @@ -57714,23 +57714,23 @@ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf8d8af02 │ │ │ │ blcs 96dd0 │ │ │ │ @ instruction: 0xe7ded1dc │ │ │ │ umulleq r3, r5, ip, pc @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r3, r5, sl, lsl #30 │ │ │ │ - ldrshteq r7, [r9], #-70 @ 0xffffffba │ │ │ │ - rsbseq fp, r9, lr, lsl #6 │ │ │ │ - rsbseq r7, r9, r8, asr r5 │ │ │ │ - rsbseq r7, r9, sl, asr #8 │ │ │ │ - rsbseq fp, r9, r2, ror #4 │ │ │ │ - ldrshteq r7, [r9], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq fp, r9, r2, lsl r2 │ │ │ │ - rsbseq r7, r9, r2, asr r3 │ │ │ │ - rsbseq fp, r9, sl, ror #2 │ │ │ │ + ldrshteq r7, [r9], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq fp, r9, r2, lsl r3 │ │ │ │ + rsbseq r7, r9, ip, asr r5 │ │ │ │ + rsbseq r7, r9, lr, asr #8 │ │ │ │ + rsbseq fp, r9, r6, ror #4 │ │ │ │ + ldrshteq r7, [r9], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq fp, r9, r6, lsl r2 │ │ │ │ + rsbseq r7, r9, r6, asr r3 │ │ │ │ + rsbseq fp, r9, lr, ror #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba200c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {184} @ 0xb8 │ │ │ │ blmi fe4b704c │ │ │ │ ldrbtmi r4, [ip], #-1543 @ 0xfffff9f9 │ │ │ │ mulscs r0, r0, r9 │ │ │ │ @@ -57874,51 +57874,51 @@ │ │ │ │ stmdami sl!, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 7, 8, cr15, cr2, cr12, {6} │ │ │ │ @ instruction: 0xf7c6e72e │ │ │ │ svclt 0x0000eb0e │ │ │ │ strdeq r3, [r5], r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r9, r0, asr #4 │ │ │ │ + rsbseq r7, r9, r4, asr #4 │ │ │ │ @ instruction: 0xfffff55b │ │ │ │ @ instruction: 0xfffff769 │ │ │ │ @ instruction: 0xfffffa25 │ │ │ │ @ instruction: 0xfffff3a9 │ │ │ │ - @ instruction: 0x00797296 │ │ │ │ - ldrshteq r3, [pc], #-140 │ │ │ │ + @ instruction: 0x0079729a │ │ │ │ + rsbseq r3, pc, r0, lsl #18 │ │ │ │ @ instruction: 0xfffff6a5 │ │ │ │ - rsbseq r7, r9, sl, lsr #3 │ │ │ │ - rsbseq sl, r9, r2, asr #31 │ │ │ │ + rsbseq r7, r9, lr, lsr #3 │ │ │ │ + rsbseq sl, r9, r6, asr #31 │ │ │ │ addeq r3, r5, ip, asr fp │ │ │ │ - rsbseq r7, r9, r6, ror r1 │ │ │ │ - rsbseq sl, r9, lr, lsl #31 │ │ │ │ + rsbseq r7, r9, sl, ror r1 │ │ │ │ + @ instruction: 0x0079af92 │ │ │ │ @ instruction: 0xfffff2cd │ │ │ │ strdeq r0, [r0], -r1 │ │ │ │ - rsbseq r7, r9, r6, lsr r1 │ │ │ │ - rsbseq sl, r9, lr, asr #30 │ │ │ │ - rsbseq r7, r9, ip, lsl r1 │ │ │ │ - rsbseq sl, r9, r4, lsr pc │ │ │ │ + rsbseq r7, r9, sl, lsr r1 │ │ │ │ + rsbseq sl, r9, r2, asr pc │ │ │ │ + rsbseq r7, r9, r0, lsr #2 │ │ │ │ + rsbseq sl, r9, r8, lsr pc │ │ │ │ @ instruction: 0xfffff20f │ │ │ │ @ instruction: 0xffffeae9 │ │ │ │ - ldrsbteq r7, [r9], #-14 │ │ │ │ - ldrshteq sl, [r9], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r7, r9, r4, asr #1 │ │ │ │ - ldrsbteq sl, [r9], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r7, r9, r2, ror #1 │ │ │ │ + ldrshteq sl, [r9], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r7, r9, r8, asr #1 │ │ │ │ + rsbseq sl, r9, r0, ror #29 │ │ │ │ @ instruction: 0xfffff773 │ │ │ │ - @ instruction: 0x00797098 │ │ │ │ - ldrhteq sl, [r9], #-224 @ 0xffffff20 │ │ │ │ + @ instruction: 0x0079709c │ │ │ │ + ldrhteq sl, [r9], #-228 @ 0xffffff1c │ │ │ │ @ instruction: 0xffffeffd │ │ │ │ - rsbseq r7, r9, r6, rrx │ │ │ │ - rsbseq sl, r9, lr, ror lr │ │ │ │ - rsbseq r7, r9, r8, asr #32 │ │ │ │ - rsbseq sl, r9, lr, asr lr │ │ │ │ - rsbseq r7, r9, r0, lsr #2 │ │ │ │ - rsbseq r7, r9, r6, asr r1 │ │ │ │ - rsbseq r7, r9, sl │ │ │ │ - rsbseq sl, r9, r2, lsr #28 │ │ │ │ + rsbseq r7, r9, sl, rrx │ │ │ │ + rsbseq sl, r9, r2, lsl #29 │ │ │ │ + rsbseq r7, r9, ip, asr #32 │ │ │ │ + rsbseq sl, r9, r2, ror #28 │ │ │ │ + rsbseq r7, r9, r4, lsr #2 │ │ │ │ + rsbseq r7, r9, sl, asr r1 │ │ │ │ + rsbseq r7, r9, lr │ │ │ │ + rsbseq sl, r9, r6, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba22fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -57929,16 +57929,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7cc300c │ │ │ │ stmdami r5, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 1, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r6, r9, r6, lsr #30 │ │ │ │ - rsbseq sl, r9, lr, lsr sp │ │ │ │ + rsbseq r6, r9, sl, lsr #30 │ │ │ │ + rsbseq sl, r9, r2, asr #26 │ │ │ │ andcs r9, r4, #5120 @ 0x1400 │ │ │ │ andsvs r2, sl, r1 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba235c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -57965,16 +57965,16 @@ │ │ │ │ mvnscs r4, r6, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [ip, #-816] @ 0xfffffcd0 │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7cc4478 │ │ │ │ strtmi pc, [r0], -r7, asr #27 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ - rsbseq r6, r9, r4, ror #31 │ │ │ │ - rsbseq sl, r9, ip, lsr #25 │ │ │ │ + rsbseq r6, r9, r8, ror #31 │ │ │ │ + ldrhteq sl, [r9], #-192 @ 0xffffff40 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba23dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrsubhn.i64 d4, q4, q6 │ │ │ │ stmdavs r2, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -57997,16 +57997,16 @@ │ │ │ │ ldrbtmi r1, [r8], #-259 @ 0xfffffefd │ │ │ │ @ instruction: 0xf7cc300c │ │ │ │ stmdami r5, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 7, cr15, [r8, #816] @ 0x330 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq r6, r9, r6, ror #30 │ │ │ │ - rsbseq sl, r9, lr, lsr #24 │ │ │ │ + rsbseq r6, r9, sl, ror #30 │ │ │ │ + rsbseq sl, r9, r2, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feba245c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 48f224 │ │ │ │ blmi 4b7474 │ │ │ │ ldrbtmi r4, [sl], #-1544 @ 0xfffff9f8 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -58022,15 +58022,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r3, r1 │ │ │ │ @ instruction: 0xf7c6bd00 │ │ │ │ svclt 0x0000e9e6 │ │ │ │ addeq r3, r5, r6, lsr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r9, r6, lsr pc │ │ │ │ + rsbseq r6, r9, sl, lsr pc │ │ │ │ addeq r3, r5, r4, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feba24c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vaddw.u32 q1, q4, d0 │ │ │ │ andcs pc, r1, r5, lsr pc @ │ │ │ │ @@ -58122,16 +58122,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff58935e │ │ │ │ strtmi r4, [r9], -r5, lsl #16 │ │ │ │ @ instruction: 0xf7cc4478 │ │ │ │ strtmi pc, [r8], -pc, lsl #25 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ - rsbseq r6, r9, r4, ror sp │ │ │ │ - rsbseq sl, r9, ip, lsr sl │ │ │ │ + rsbseq r6, r9, r8, ror sp │ │ │ │ + rsbseq sl, r9, r0, asr #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r4, asr #25 │ │ │ │ strmi r4, [r6], -r4, asr #23 │ │ │ │ stmibmi r4, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -58327,61 +58327,61 @@ │ │ │ │ @ instruction: 0xf7cc300c │ │ │ │ ldmdami r3!, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ffe09698 │ │ │ │ svclt 0x0000e6cf │ │ │ │ @ instruction: 0x008535b0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r9, lr, asr #26 │ │ │ │ + rsbseq r6, r9, r2, asr sp │ │ │ │ @ instruction: 0xfffffcb9 │ │ │ │ @ instruction: 0xfffffca9 │ │ │ │ @ instruction: 0xfffffd15 │ │ │ │ @ instruction: 0xfffffe3b │ │ │ │ - rsbseq r6, r9, sl, asr #26 │ │ │ │ - rsbseq r6, r9, r0, lsl #26 │ │ │ │ + rsbseq r6, r9, lr, asr #26 │ │ │ │ + rsbseq r6, r9, r4, lsl #26 │ │ │ │ @ instruction: 0xfffffdeb │ │ │ │ - rsbseq r6, r9, r0, lsr #25 │ │ │ │ - rsbseq sl, r9, r8, ror #18 │ │ │ │ + rsbseq r6, r9, r4, lsr #25 │ │ │ │ + rsbseq sl, r9, ip, ror #18 │ │ │ │ addeq r3, r5, r2, lsl #10 │ │ │ │ - rsbseq r6, r9, sl, ror #24 │ │ │ │ - rsbseq sl, r9, r2, lsr r9 │ │ │ │ + rsbseq r6, r9, lr, ror #24 │ │ │ │ + rsbseq sl, r9, r6, lsr r9 │ │ │ │ @ instruction: 0xfffffd6d │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ - rsbseq r6, r9, sl, lsr #24 │ │ │ │ - ldrshteq sl, [r9], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r6, r9, r0, lsl ip │ │ │ │ - ldrsbteq sl, [r9], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r6, r9, lr, lsr #24 │ │ │ │ + ldrshteq sl, [r9], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r6, r9, r4, lsl ip │ │ │ │ + ldrsbteq sl, [r9], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xfffffcaf │ │ │ │ @ instruction: 0xfffffb9d │ │ │ │ - ldrsbteq r6, [r9], #-178 @ 0xffffff4e │ │ │ │ - @ instruction: 0x0079a89a │ │ │ │ - ldrhteq r6, [r9], #-184 @ 0xffffff48 │ │ │ │ - rsbseq sl, r9, r0, lsl #17 │ │ │ │ - @ instruction: 0x00796c94 │ │ │ │ - rsbseq r6, r9, ip, lsl ip │ │ │ │ - rsbseq r6, r9, lr, ror #22 │ │ │ │ - rsbseq sl, r9, r6, lsr r8 │ │ │ │ - rsbseq r6, r9, lr, ror #24 │ │ │ │ - ldrsbteq r6, [r9], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r6, r9, r0, lsr fp │ │ │ │ - ldrshteq sl, [r9], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r6, r9, r2, lsl fp │ │ │ │ - ldrsbteq sl, [r9], #-120 @ 0xffffff88 │ │ │ │ + ldrsbteq r6, [r9], #-182 @ 0xffffff4a │ │ │ │ + @ instruction: 0x0079a89e │ │ │ │ + ldrhteq r6, [r9], #-188 @ 0xffffff44 │ │ │ │ + rsbseq sl, r9, r4, lsl #17 │ │ │ │ @ instruction: 0x00796c98 │ │ │ │ - rsbseq r6, r9, ip, lsl #26 │ │ │ │ - rsbseq r6, r9, ip, asr #21 │ │ │ │ - @ instruction: 0x0079a794 │ │ │ │ - rsbseq r6, r9, r8, ror #25 │ │ │ │ - rsbseq r6, r9, lr, asr sp │ │ │ │ - rsbseq r6, r9, r4, lsl #21 │ │ │ │ - rsbseq sl, r9, ip, asr #14 │ │ │ │ - rsbseq r6, r9, sl, asr #26 │ │ │ │ - rsbseq r6, r9, r4, lsl #27 │ │ │ │ - rsbseq r6, r9, r2, asr #20 │ │ │ │ - rsbseq sl, r9, sl, lsl #14 │ │ │ │ + rsbseq r6, r9, r0, lsr #24 │ │ │ │ + rsbseq r6, r9, r2, ror fp │ │ │ │ + rsbseq sl, r9, sl, lsr r8 │ │ │ │ + rsbseq r6, r9, r2, ror ip │ │ │ │ + ldrsbteq r6, [r9], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r6, r9, r4, lsr fp │ │ │ │ + ldrshteq sl, [r9], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r6, r9, r6, lsl fp │ │ │ │ + ldrsbteq sl, [r9], #-124 @ 0xffffff84 │ │ │ │ + @ instruction: 0x00796c9c │ │ │ │ + rsbseq r6, r9, r0, lsl sp │ │ │ │ + ldrsbteq r6, [r9], #-160 @ 0xffffff60 │ │ │ │ + @ instruction: 0x0079a798 │ │ │ │ + rsbseq r6, r9, ip, ror #25 │ │ │ │ + rsbseq r6, r9, r2, ror #26 │ │ │ │ + rsbseq r6, r9, r8, lsl #21 │ │ │ │ + rsbseq sl, r9, r0, asr r7 │ │ │ │ + rsbseq r6, r9, lr, asr #26 │ │ │ │ + rsbseq r6, r9, r8, lsl #27 │ │ │ │ + rsbseq r6, r9, r6, asr #20 │ │ │ │ + rsbseq sl, r9, lr, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba2a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -58392,16 +58392,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b8f7cc │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7cc4478 │ │ │ │ blls ca23c │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r6, r9, ip, lsr r9 │ │ │ │ - rsbseq sl, r9, r4, lsl #12 │ │ │ │ + rsbseq r6, r9, r0, asr #18 │ │ │ │ + rsbseq sl, r9, r8, lsl #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r6, r1, r2, lsl r9 │ │ │ │ ldmdbvs r2, {r8, fp, ip, pc} │ │ │ │ andvs r6, r8, sl, lsl r0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -58600,33 +58600,33 @@ │ │ │ │ stmdbls r4, {r0, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf7cc4478 │ │ │ │ @ instruction: 0xf8ddf8d7 │ │ │ │ ssat r8, #5, r0 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r3, r5, r0, asr r1 │ │ │ │ - ldrshteq r6, [r9], #-184 @ 0xffffff48 │ │ │ │ - rsbseq sl, r9, ip, ror r5 │ │ │ │ + ldrshteq r6, [r9], #-188 @ 0xffffff44 │ │ │ │ + rsbseq sl, r9, r0, lsl #11 │ │ │ │ addeq r3, r5, r6, lsl r1 │ │ │ │ - ldrsbteq r6, [r9], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r6, r9, r0, lsr sl │ │ │ │ - ldrhteq sl, [r9], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r6, r9, r2, lsl sl │ │ │ │ - @ instruction: 0x0079a396 │ │ │ │ - ldrshteq r6, [r9], #-150 @ 0xffffff6a │ │ │ │ - rsbseq sl, r9, sl, ror r3 │ │ │ │ - ldrsbteq r6, [r9], #-150 @ 0xffffff6a │ │ │ │ - rsbseq sl, r9, sl, asr r3 │ │ │ │ - ldrhteq r6, [r9], #-150 @ 0xffffff6a │ │ │ │ - rsbseq sl, r9, sl, lsr r3 │ │ │ │ - @ instruction: 0x00796996 │ │ │ │ - rsbseq sl, r9, sl, lsl r3 │ │ │ │ - @ instruction: 0x00796994 │ │ │ │ - rsbseq r6, r9, r8, asr #18 │ │ │ │ - rsbseq sl, r9, ip, asr #5 │ │ │ │ + ldrsbteq r6, [r9], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r6, r9, r4, lsr sl │ │ │ │ + ldrhteq sl, [r9], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r6, r9, r6, lsl sl │ │ │ │ + @ instruction: 0x0079a39a │ │ │ │ + ldrshteq r6, [r9], #-154 @ 0xffffff66 │ │ │ │ + rsbseq sl, r9, lr, ror r3 │ │ │ │ + ldrsbteq r6, [r9], #-154 @ 0xffffff66 │ │ │ │ + rsbseq sl, r9, lr, asr r3 │ │ │ │ + ldrhteq r6, [r9], #-154 @ 0xffffff66 │ │ │ │ + rsbseq sl, r9, lr, lsr r3 │ │ │ │ + @ instruction: 0x0079699a │ │ │ │ + rsbseq sl, r9, lr, lsl r3 │ │ │ │ + @ instruction: 0x00796998 │ │ │ │ + rsbseq r6, r9, ip, asr #18 │ │ │ │ + ldrsbteq sl, [r9], #-32 @ 0xffffffe0 │ │ │ │ @ instruction: 0xf6409004 │ │ │ │ ldmdami r8, {r0, r3, r8} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffdef7cb │ │ │ │ stmdbls r4, {r1, r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf7cc4478 │ │ │ │ @ instruction: 0xf8ddf899 │ │ │ │ @@ -58645,20 +58645,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffbcf7cb │ │ │ │ @ instruction: 0xf04f4809 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf876f7cc │ │ │ │ @ instruction: 0xf7c5e7ef │ │ │ │ svclt 0x0000ed02 │ │ │ │ - rsbseq r6, r9, ip, asr #17 │ │ │ │ - rsbseq sl, r9, r0, asr r2 │ │ │ │ - rsbseq r6, r9, r6, lsr #17 │ │ │ │ - rsbseq sl, r9, r8, lsr #4 │ │ │ │ - rsbseq r6, r9, r8, lsl #17 │ │ │ │ - rsbseq sl, r9, sl, lsl #4 │ │ │ │ + ldrsbteq r6, [r9], #-128 @ 0xffffff80 │ │ │ │ + rsbseq sl, r9, r4, asr r2 │ │ │ │ + rsbseq r6, r9, sl, lsr #17 │ │ │ │ + rsbseq sl, r9, ip, lsr #4 │ │ │ │ + rsbseq r6, r9, ip, lsl #17 │ │ │ │ + rsbseq sl, r9, lr, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba2e90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fdf9 │ │ │ │ @@ -58669,16 +58669,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7cb300c │ │ │ │ stmdami r5, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf846f7cc │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r6, r9, r6, lsr #16 │ │ │ │ - rsbseq sl, r9, sl, lsr #3 │ │ │ │ + rsbseq r6, r9, sl, lsr #16 │ │ │ │ + rsbseq sl, r9, lr, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba2ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fdd1 │ │ │ │ @@ -58689,16 +58689,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7cb300c │ │ │ │ stmdami r5, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf81ef7cc │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - ldrsbteq r6, [r9], #-118 @ 0xffffff8a │ │ │ │ - rsbseq sl, r9, sl, asr r1 │ │ │ │ + ldrsbteq r6, [r9], #-122 @ 0xffffff86 │ │ │ │ + rsbseq sl, r9, lr, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba2f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ addlt r6, r3, r9, lsl #16 │ │ │ │ @ instruction: 0xf8514605 │ │ │ │ ldmdavs ip, {r1, r5, ip}^ │ │ │ │ @@ -58875,16 +58875,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r0, #812]! @ 0x32c │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7cb4478 │ │ │ │ blls cbaac │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldrshteq r6, [r9], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r9, r9, r4, ror lr │ │ │ │ + ldrshteq r6, [r9], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r9, r9, r8, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba3218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ vaddw.s32 , q4, d3 │ │ │ │ @ instruction: 0xf9919901 │ │ │ │ @@ -58923,18 +58923,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7cb300c │ │ │ │ stmdami r7, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 4, cr15, cr10, cr11, {6} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r6, r9, r8, lsl #9 │ │ │ │ - rsbseq r9, r9, ip, lsl #28 │ │ │ │ - rsbseq r6, r9, lr, lsr #8 │ │ │ │ - ldrhteq r9, [r9], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r6, r9, ip, lsl #9 │ │ │ │ + rsbseq r9, r9, r0, lsl lr │ │ │ │ + rsbseq r6, r9, r2, lsr r4 │ │ │ │ + ldrhteq r9, [r9], #-214 @ 0xffffff2a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8df4615 │ │ │ │ ldrmi r2, [sl], r0, lsl #11 │ │ │ │ ldrbcc pc, [ip, #-2271]! @ 0xfffff721 @ │ │ │ │ @@ -59286,47 +59286,47 @@ │ │ │ │ @ instruction: 0xf04f4826 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1e8a592 │ │ │ │ ssatmi lr, #18, ip, asr #14 │ │ │ │ svclt 0x0000e614 │ │ │ │ addeq r2, r5, ip, lsl r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r6, [r9], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r6, r9, r2, lsl #8 │ │ │ │ @ instruction: 0x008528b2 │ │ │ │ - rsbseq r6, r9, lr, asr r2 │ │ │ │ - rsbseq r6, r9, r4, ror #3 │ │ │ │ - rsbseq r6, r9, ip, ror r1 │ │ │ │ - rsbseq r6, r9, r0, lsl #1 │ │ │ │ - rsbseq r9, r9, r4, lsl #20 │ │ │ │ - ldrsbteq r5, [r9], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r9, r9, r2, asr r9 │ │ │ │ - ldrhteq r5, [r9], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r9, r9, r2, lsr r9 │ │ │ │ - @ instruction: 0x00795f96 │ │ │ │ - rsbseq r9, r9, r8, lsl r9 │ │ │ │ - rsbseq r5, r9, ip, ror pc │ │ │ │ - ldrshteq r9, [r9], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r5, r9, r2, ror #30 │ │ │ │ - rsbseq r9, r9, r4, ror #17 │ │ │ │ - rsbseq r5, r9, r8, asr #30 │ │ │ │ - rsbseq r9, r9, sl, asr #17 │ │ │ │ - rsbseq r5, r9, lr, lsr #30 │ │ │ │ - ldrhteq r9, [r9], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r5, r9, r4, lsl pc │ │ │ │ - @ instruction: 0x00799896 │ │ │ │ - ldrshteq r5, [r9], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r9, r9, ip, ror r8 │ │ │ │ - ldrsbteq r5, [r9], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r9, r9, lr, asr r8 │ │ │ │ - rsbseq r5, r9, r0, asr #29 │ │ │ │ - rsbseq r9, r9, r2, asr #16 │ │ │ │ - rsbseq r5, r9, r6, lsr #29 │ │ │ │ - rsbseq r9, r9, r8, lsr #16 │ │ │ │ - rsbseq r5, r9, ip, lsl #29 │ │ │ │ - rsbseq r9, r9, lr, lsl #16 │ │ │ │ + rsbseq r6, r9, r2, ror #4 │ │ │ │ + rsbseq r6, r9, r8, ror #3 │ │ │ │ + rsbseq r6, r9, r0, lsl #3 │ │ │ │ + rsbseq r6, r9, r4, lsl #1 │ │ │ │ + rsbseq r9, r9, r8, lsl #20 │ │ │ │ + ldrsbteq r5, [r9], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r9, r9, r6, asr r9 │ │ │ │ + ldrhteq r5, [r9], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r9, r9, r6, lsr r9 │ │ │ │ + @ instruction: 0x00795f9a │ │ │ │ + rsbseq r9, r9, ip, lsl r9 │ │ │ │ + rsbseq r5, r9, r0, lsl #31 │ │ │ │ + rsbseq r9, r9, r2, lsl #18 │ │ │ │ + rsbseq r5, r9, r6, ror #30 │ │ │ │ + rsbseq r9, r9, r8, ror #17 │ │ │ │ + rsbseq r5, r9, ip, asr #30 │ │ │ │ + rsbseq r9, r9, lr, asr #17 │ │ │ │ + rsbseq r5, r9, r2, lsr pc │ │ │ │ + ldrhteq r9, [r9], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r5, r9, r8, lsl pc │ │ │ │ + @ instruction: 0x0079989a │ │ │ │ + ldrshteq r5, [r9], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r9, r9, r0, lsl #17 │ │ │ │ + rsbseq r5, r9, r0, ror #29 │ │ │ │ + rsbseq r9, r9, r2, ror #16 │ │ │ │ + rsbseq r5, r9, r4, asr #29 │ │ │ │ + rsbseq r9, r9, r6, asr #16 │ │ │ │ + rsbseq r5, r9, sl, lsr #29 │ │ │ │ + rsbseq r9, r9, ip, lsr #16 │ │ │ │ + @ instruction: 0x00795e90 │ │ │ │ + rsbseq r9, r9, r2, lsl r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi e1df60 │ │ │ │ blmi e1e174 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -59381,19 +59381,19 @@ │ │ │ │ @ instruction: 0xf9fef7cb │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7cb4478 │ │ │ │ @ instruction: 0xe7b7fab9 │ │ │ │ svc 0x0044f7c4 │ │ │ │ addeq r2, r5, r0, lsl #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x00795d9a │ │ │ │ - rsbseq r9, r9, lr, lsl r7 │ │ │ │ + @ instruction: 0x00795d9e │ │ │ │ + rsbseq r9, r9, r2, lsr #14 │ │ │ │ @ instruction: 0x008522b8 │ │ │ │ - rsbseq r5, r9, ip, lsl #26 │ │ │ │ - @ instruction: 0x00799690 │ │ │ │ + rsbseq r5, r9, r0, lsl sp │ │ │ │ + @ instruction: 0x00799694 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feba3a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sl, {r1, fp, ip, pc} │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -59429,15 +59429,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7c4bd30 │ │ │ │ svclt 0x0000eee6 │ │ │ │ @ instruction: 0x008521be │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r9, sl, lsl #25 │ │ │ │ + rsbseq r5, r9, lr, lsl #25 │ │ │ │ addeq r2, r5, r4, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi fe7de124 │ │ │ │ blmi fe7de14c │ │ │ │ @@ -59596,28 +59596,28 @@ │ │ │ │ ldrb r9, [r9], r4, lsl #22 │ │ │ │ ldc 7, cr15, [ip, #784] @ 0x310 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r2, r5, r0, asr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r5, r4, lsr #2 │ │ │ │ - rsbseq r5, r9, r6, lsl #21 │ │ │ │ - rsbseq r9, r9, sl, lsl #8 │ │ │ │ - rsbseq r5, r9, r4, asr sl │ │ │ │ - ldrsbteq r9, [r9], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r5, r9, r6, lsr sl │ │ │ │ - ldrhteq r9, [r9], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r5, r9, r8, lsl sl │ │ │ │ - @ instruction: 0x0079939c │ │ │ │ - ldrshteq r5, [r9], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r9, r9, lr, ror r3 │ │ │ │ - ldrsbteq r5, [r9], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r9, r9, r0, ror #6 │ │ │ │ - ldrhteq r5, [r9], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r9, r9, r2, asr #6 │ │ │ │ + rsbseq r5, r9, sl, lsl #21 │ │ │ │ + rsbseq r9, r9, lr, lsl #8 │ │ │ │ + rsbseq r5, r9, r8, asr sl │ │ │ │ + ldrsbteq r9, [r9], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r5, r9, sl, lsr sl │ │ │ │ + ldrhteq r9, [r9], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r5, r9, ip, lsl sl │ │ │ │ + rsbseq r9, r9, r0, lsr #7 │ │ │ │ + ldrshteq r5, [r9], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r9, r9, r2, lsl #7 │ │ │ │ + rsbseq r5, r9, r0, ror #19 │ │ │ │ + rsbseq r9, r9, r4, ror #6 │ │ │ │ + rsbseq r5, r9, r2, asr #19 │ │ │ │ + rsbseq r9, r9, r6, asr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba3d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r8, ror #31 │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf170f0d8 │ │ │ │ vfma.f32 d20, d0, d10 │ │ │ │ @@ -59643,15 +59643,15 @@ │ │ │ │ @ instruction: 0xf0d84630 │ │ │ │ vrhadd.s8 , q0, │ │ │ │ @ instruction: 0x46232691 │ │ │ │ strtmi r2, [r9], -r4, lsr #4 │ │ │ │ @ instruction: 0xf7c89600 │ │ │ │ andcs pc, r1, sp, lsl #19 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq r5, r9, r8, asr r9 │ │ │ │ + rsbseq r5, r9, ip, asr r9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, r5, lsl r9 │ │ │ │ ldmib sp, {r1, r3, r5, r8, fp, sp, lr}^ │ │ │ │ bcs 6f05c │ │ │ │ @@ -59690,18 +59690,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff90f7ca │ │ │ │ ldrbmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7cb4478 │ │ │ │ ldrbmi pc, [r0], -fp, asr #16 @ │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - rsbseq r5, r9, ip, asr r8 │ │ │ │ - rsbseq r9, r9, r0, ror #3 │ │ │ │ - rsbseq r5, r9, r0, lsr r8 │ │ │ │ - ldrhteq r9, [r9], #-20 @ 0xffffffec │ │ │ │ + rsbseq r5, r9, r0, ror #16 │ │ │ │ + rsbseq r9, r9, r4, ror #3 │ │ │ │ + rsbseq r5, r9, r4, lsr r8 │ │ │ │ + ldrhteq r9, [r9], #-24 @ 0xffffffe8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba3ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 590c88 │ │ │ │ blmi 5b8efc │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -59721,15 +59721,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ ldc 7, cr15, [sl], {196} @ 0xc4 │ │ │ │ addeq r1, r5, r2, lsr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r5, [r9], #-112 @ 0xffffff90 │ │ │ │ + ldrshteq r5, [r9], #-116 @ 0xffffff8c │ │ │ │ addeq r1, r5, lr, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba3f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r9, r0 │ │ │ │ addlt r6, r2, r3, lsl sl │ │ │ │ @ instruction: 0xf4134604 │ │ │ │ @@ -59755,18 +59755,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff0ef7ca │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7ca4478 │ │ │ │ bls ccce8 │ │ │ │ andlt r4, r2, r0, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r5, r9, lr, asr #14 │ │ │ │ - ldrsbteq r9, [r9], #-2 │ │ │ │ - rsbseq r5, r9, ip, lsr #14 │ │ │ │ - ldrhteq r9, [r9], #-0 │ │ │ │ + rsbseq r5, r9, r2, asr r7 │ │ │ │ + ldrsbteq r9, [r9], #-6 │ │ │ │ + rsbseq r5, r9, r0, lsr r7 │ │ │ │ + ldrhteq r9, [r9], #-4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 10829c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8df4615 │ │ │ │ ldrmi r2, [fp], r0, asr #10 │ │ │ │ @@ -60103,35 +60103,35 @@ │ │ │ │ ldmdami sl, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7ca4478 │ │ │ │ @ instruction: 0xe7adfd13 │ │ │ │ ldmib lr, {r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq r1, r5, r4, lsl ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r5, [r9], #-98 @ 0xffffff9e │ │ │ │ + ldrshteq r5, [r9], #-102 @ 0xffffff9a │ │ │ │ addeq r1, r5, r8, ror #23 │ │ │ │ addeq r1, r5, r4, lsr #23 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - rsbseq r5, r9, r2, asr #7 │ │ │ │ - ldrhteq r5, [r9], #-34 @ 0xffffffde │ │ │ │ - rsbseq r8, r9, r6, lsr ip │ │ │ │ - rsbseq r5, r9, r4, ror #4 │ │ │ │ - rsbseq r8, r9, r6, ror #23 │ │ │ │ - rsbseq r5, r9, r6, asr #4 │ │ │ │ - rsbseq r8, r9, r8, asr #23 │ │ │ │ - rsbseq r5, r9, ip, lsr #4 │ │ │ │ - rsbseq r8, r9, lr, lsr #23 │ │ │ │ - rsbseq r5, r9, r0, lsl r2 │ │ │ │ - @ instruction: 0x00798b92 │ │ │ │ - ldrshteq r5, [r9], #-22 @ 0xffffffea │ │ │ │ - rsbseq r8, r9, r8, ror fp │ │ │ │ - ldrsbteq r5, [r9], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r8, r9, lr, asr fp │ │ │ │ - rsbseq r5, r9, r2, asr #3 │ │ │ │ - rsbseq r8, r9, r4, asr #22 │ │ │ │ + rsbseq r5, r9, r6, asr #7 │ │ │ │ + ldrhteq r5, [r9], #-38 @ 0xffffffda │ │ │ │ + rsbseq r8, r9, sl, lsr ip │ │ │ │ + rsbseq r5, r9, r8, ror #4 │ │ │ │ + rsbseq r8, r9, sl, ror #23 │ │ │ │ + rsbseq r5, r9, sl, asr #4 │ │ │ │ + rsbseq r8, r9, ip, asr #23 │ │ │ │ + rsbseq r5, r9, r0, lsr r2 │ │ │ │ + ldrhteq r8, [r9], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r5, r9, r4, lsl r2 │ │ │ │ + @ instruction: 0x00798b96 │ │ │ │ + ldrshteq r5, [r9], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r8, r9, ip, ror fp │ │ │ │ + rsbseq r5, r9, r0, ror #3 │ │ │ │ + rsbseq r8, r9, r2, ror #22 │ │ │ │ + rsbseq r5, r9, r6, asr #3 │ │ │ │ + rsbseq r8, r9, r8, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 91ebf4 │ │ │ │ addlt r4, r5, r9, lsl r6 │ │ │ │ @ instruction: 0x461e447a │ │ │ │ @@ -60164,20 +60164,20 @@ │ │ │ │ ldrbtmi r4, [sl], #-668 @ 0xfffffd64 │ │ │ │ bmi 304384 >::_M_default_append(unsigned int)@@Base+0x817f0> │ │ │ │ @ instruction: 0x46314638 │ │ │ │ @ instruction: 0xf0d7447a │ │ │ │ strdcs pc, [r1], -pc @ │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq r5, r9, r4, lsl #3 │ │ │ │ - rsbseq r5, r9, r0, ror #2 │ │ │ │ - rsbseq r5, r9, sl, asr r1 │ │ │ │ - rsbseq r5, r9, r4, ror r1 │ │ │ │ - rsbseq r6, r9, r6, lsr #16 │ │ │ │ - ldrhteq pc, [r8], #-152 @ 0xffffff68 @ │ │ │ │ + rsbseq r5, r9, r8, lsl #3 │ │ │ │ + rsbseq r5, r9, r4, ror #2 │ │ │ │ + rsbseq r5, r9, lr, asr r1 │ │ │ │ + rsbseq r5, r9, r8, ror r1 │ │ │ │ + rsbseq r6, r9, sl, lsr #16 │ │ │ │ + ldrhteq pc, [r8], #-156 @ 0xffffff64 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 108908 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0xb09f4af8 │ │ │ │ ldrbtmi r4, [sl], #-3064 @ 0xfffff408 │ │ │ │ @@ -60426,33 +60426,33 @@ │ │ │ │ @ instruction: 0xf9d2f7ca │ │ │ │ @ instruction: 0x46414817 │ │ │ │ @ instruction: 0xf7ca4478 │ │ │ │ ldrb pc, [lr], sp, lsl #21 @ │ │ │ │ svc 0x0018f7c3 │ │ │ │ addeq r1, r5, lr, lsr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r5, [r9], #-8 │ │ │ │ - ldrhteq r5, [r9], #-2 │ │ │ │ + ldrhteq r5, [r9], #-12 │ │ │ │ + ldrhteq r5, [r9], #-6 │ │ │ │ addeq r1, r5, r2, lsl r4 │ │ │ │ - rsbseq r4, r9, r0, asr #27 │ │ │ │ - rsbseq r8, r9, r4, asr #14 │ │ │ │ - @ instruction: 0x00794d96 │ │ │ │ - rsbseq r8, r9, sl, lsl r7 │ │ │ │ - rsbseq r4, r9, r0, asr #26 │ │ │ │ - rsbseq r8, r9, r4, asr #13 │ │ │ │ - rsbseq r4, r9, r4, lsr #26 │ │ │ │ - rsbseq r8, r9, r8, lsr #13 │ │ │ │ - rsbseq r4, r9, r8, lsl #26 │ │ │ │ - rsbseq r8, r9, ip, lsl #13 │ │ │ │ - rsbseq r4, r9, ip, ror #25 │ │ │ │ - rsbseq r8, r9, r0, ror r6 │ │ │ │ - ldrsbteq r4, [r9], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r8, r9, r4, asr r6 │ │ │ │ - ldrhteq r4, [r9], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r8, r9, r8, lsr r6 │ │ │ │ + rsbseq r4, r9, r4, asr #27 │ │ │ │ + rsbseq r8, r9, r8, asr #14 │ │ │ │ + @ instruction: 0x00794d9a │ │ │ │ + rsbseq r8, r9, lr, lsl r7 │ │ │ │ + rsbseq r4, r9, r4, asr #26 │ │ │ │ + rsbseq r8, r9, r8, asr #13 │ │ │ │ + rsbseq r4, r9, r8, lsr #26 │ │ │ │ + rsbseq r8, r9, ip, lsr #13 │ │ │ │ + rsbseq r4, r9, ip, lsl #26 │ │ │ │ + @ instruction: 0x00798690 │ │ │ │ + ldrshteq r4, [r9], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r8, r9, r4, ror r6 │ │ │ │ + ldrsbteq r4, [r9], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r8, r9, r8, asr r6 │ │ │ │ + ldrhteq r4, [r9], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r8, r9, ip, lsr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 188d54 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d1b083 │ │ │ │ stmdavs fp, {r4, sp, pc} │ │ │ │ @@ -60658,20 +60658,20 @@ │ │ │ │ stmdami sl, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmppne lr, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xfffcf7c9 │ │ │ │ ldrbmi r4, [r9], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7ca4478 │ │ │ │ @ instruction: 0xe7eef8b7 │ │ │ │ - rsbseq r4, r9, lr, lsl #21 │ │ │ │ @ instruction: 0x00794a92 │ │ │ │ - rsbseq r6, r9, r8, asr r1 │ │ │ │ - ldrshteq pc, [ip], #-134 @ 0xffffff7a @ │ │ │ │ - rsbseq r4, r9, r8, lsl #18 │ │ │ │ - rsbseq r8, r9, ip, lsl #5 │ │ │ │ + @ instruction: 0x00794a96 │ │ │ │ + rsbseq r6, r9, ip, asr r1 │ │ │ │ + ldrshteq pc, [ip], #-138 @ 0xffffff76 @ │ │ │ │ + rsbseq r4, r9, ip, lsl #18 │ │ │ │ + @ instruction: 0x00798290 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba4e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrmi r4, [r6], ip, lsl #13 │ │ │ │ @ instruction: 0xf8539909 │ │ │ │ blls 2d5ca0 >::_M_default_append(unsigned int)@@Base+0x5310c> │ │ │ │ @@ -60702,18 +60702,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7c9300c │ │ │ │ stmdami r7, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf862f7ca │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - rsbseq r4, r9, r0, lsl #17 │ │ │ │ - rsbseq r8, r9, r4, lsl #4 │ │ │ │ - rsbseq r4, r9, lr, asr r8 │ │ │ │ - rsbseq r8, r9, r2, ror #3 │ │ │ │ + rsbseq r4, r9, r4, lsl #17 │ │ │ │ + rsbseq r8, r9, r8, lsl #4 │ │ │ │ + rsbseq r4, r9, r2, ror #16 │ │ │ │ + rsbseq r8, r9, r6, ror #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba4eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd0 │ │ │ │ strmi fp, [r7], -r7, lsl #1 │ │ │ │ vrsubhn.i64 d4, q3, q4 │ │ │ │ strmi pc, [r6], -fp, ror #16 │ │ │ │ @@ -60753,18 +60753,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7c9300c │ │ │ │ stmdami r7, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xfffcf7c9 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ - ldrsbteq r4, [r9], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r8, r9, sl, asr r1 │ │ │ │ - @ instruction: 0x00794792 │ │ │ │ - rsbseq r8, r9, r6, lsl r1 │ │ │ │ + ldrsbteq r4, [r9], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r8, r9, lr, asr r1 │ │ │ │ + @ instruction: 0x00794796 │ │ │ │ + rsbseq r8, r9, sl, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba4f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrmi r4, [r6], ip, lsl #13 │ │ │ │ @ instruction: 0xf8539909 │ │ │ │ blls 2d5e14 >::_M_default_append(unsigned int)@@Base+0x53280> │ │ │ │ @@ -60794,18 +60794,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7c9300c │ │ │ │ stmdami r7, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xffaaf7c9 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - rsbseq r4, r9, lr, lsl #14 │ │ │ │ - @ instruction: 0x00798092 │ │ │ │ - rsbseq r4, r9, lr, ror #13 │ │ │ │ - rsbseq r8, r9, r2, ror r0 │ │ │ │ + rsbseq r4, r9, r2, lsl r7 │ │ │ │ + @ instruction: 0x00798096 │ │ │ │ + ldrshteq r4, [r9], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r8, r9, r6, ror r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba5020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fd0 │ │ │ │ addlt r4, r7, lr, asr r0 │ │ │ │ strle r0, [ip], #-1636 @ 0xfffff99c │ │ │ │ @ instruction: 0xf44f6dcd │ │ │ │ @@ -60914,22 +60914,22 @@ │ │ │ │ mvncs pc, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ @ instruction: 0xf7c9300c │ │ │ │ stmdami sl, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ cdp2 7, 11, cr15, cr8, cr9, {6} │ │ │ │ str r9, [sp, -r5, lsl #22]! │ │ │ │ - ldrhteq r4, [r9], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r7, r9, sl, lsr pc │ │ │ │ - rsbseq r4, r9, r6, asr #10 │ │ │ │ - rsbseq r7, r9, sl, asr #29 │ │ │ │ - rsbseq r4, r9, r8, lsr #10 │ │ │ │ - rsbseq r7, r9, ip, lsr #29 │ │ │ │ - rsbseq r4, r9, sl, lsl #10 │ │ │ │ - rsbseq r7, r9, lr, lsl #29 │ │ │ │ + ldrhteq r4, [r9], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r7, r9, lr, lsr pc │ │ │ │ + rsbseq r4, r9, sl, asr #10 │ │ │ │ + rsbseq r7, r9, lr, asr #29 │ │ │ │ + rsbseq r4, r9, ip, lsr #10 │ │ │ │ + ldrhteq r7, [r9], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r4, r9, lr, lsl #10 │ │ │ │ + @ instruction: 0x00797e92 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ pkhbtmi fp, r8, r3, lsl #1 │ │ │ │ ldrbne pc, [ip, #2271] @ 0x8df @ │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @@ -61306,50 +61306,50 @@ │ │ │ │ svclt 0x0000e842 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ addeq r0, r5, sl, ror #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r0, r5, lr, asr #17 │ │ │ │ - rsbseq r4, r9, lr, asr #5 │ │ │ │ - rsbseq r7, r9, r2, asr ip │ │ │ │ - ldrhteq r4, [r9], #-38 @ 0xffffffda │ │ │ │ - rsbseq r7, r9, sl, lsr ip │ │ │ │ - rsbseq r4, r9, r8, lsr r2 │ │ │ │ - ldrhteq r7, [r9], #-188 @ 0xffffff44 │ │ │ │ - ldrsbteq r4, [r9], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r7, r9, r0, ror #22 │ │ │ │ - ldrhteq r4, [r9], #-16 │ │ │ │ - rsbseq r7, r9, r4, lsr fp │ │ │ │ - rsbseq r4, r9, r6, lsl #3 │ │ │ │ - rsbseq r7, r9, sl, lsl #22 │ │ │ │ - ldrsbteq r4, [r9], #-10 │ │ │ │ - rsbseq r7, r9, lr, asr sl │ │ │ │ - @ instruction: 0x0079409c │ │ │ │ - rsbseq r7, r9, r0, lsr #20 │ │ │ │ - rsbseq r4, r9, r4, asr r0 │ │ │ │ - ldrsbteq r7, [r9], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r4, r9, r0, lsr #32 │ │ │ │ - rsbseq r7, r9, r4, lsr #19 │ │ │ │ - ldrshteq r3, [r9], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r7, r9, r4, ror r9 │ │ │ │ - ldrsbteq r3, [r9], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r7, r9, sl, asr r9 │ │ │ │ - ldrhteq r3, [r9], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r7, r9, r8, lsr r9 │ │ │ │ - @ instruction: 0x00793f9a │ │ │ │ - rsbseq r7, r9, lr, lsl r9 │ │ │ │ - rsbseq r3, r9, r0, lsl #31 │ │ │ │ - rsbseq r7, r9, r4, lsl #18 │ │ │ │ - rsbseq r3, r9, ip, asr pc │ │ │ │ - rsbseq r7, r9, r0, ror #17 │ │ │ │ - rsbseq r3, r9, r2, lsr pc │ │ │ │ - ldrhteq r7, [r9], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r3, r9, r8, lsl pc │ │ │ │ - @ instruction: 0x0079789c │ │ │ │ + ldrsbteq r4, [r9], #-34 @ 0xffffffde │ │ │ │ + rsbseq r7, r9, r6, asr ip │ │ │ │ + ldrhteq r4, [r9], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r7, r9, lr, lsr ip │ │ │ │ + rsbseq r4, r9, ip, lsr r2 │ │ │ │ + rsbseq r7, r9, r0, asr #23 │ │ │ │ + rsbseq r4, r9, r0, ror #3 │ │ │ │ + rsbseq r7, r9, r4, ror #22 │ │ │ │ + ldrhteq r4, [r9], #-20 @ 0xffffffec │ │ │ │ + rsbseq r7, r9, r8, lsr fp │ │ │ │ + rsbseq r4, r9, sl, lsl #3 │ │ │ │ + rsbseq r7, r9, lr, lsl #22 │ │ │ │ + ldrsbteq r4, [r9], #-14 │ │ │ │ + rsbseq r7, r9, r2, ror #20 │ │ │ │ + rsbseq r4, r9, r0, lsr #1 │ │ │ │ + rsbseq r7, r9, r4, lsr #20 │ │ │ │ + rsbseq r4, r9, r8, asr r0 │ │ │ │ + ldrsbteq r7, [r9], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r4, r9, r4, lsr #32 │ │ │ │ + rsbseq r7, r9, r8, lsr #19 │ │ │ │ + ldrshteq r3, [r9], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r7, r9, r8, ror r9 │ │ │ │ + ldrsbteq r3, [r9], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r7, r9, lr, asr r9 │ │ │ │ + ldrhteq r3, [r9], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r7, r9, ip, lsr r9 │ │ │ │ + @ instruction: 0x00793f9e │ │ │ │ + rsbseq r7, r9, r2, lsr #18 │ │ │ │ + rsbseq r3, r9, r4, lsl #31 │ │ │ │ + rsbseq r7, r9, r8, lsl #18 │ │ │ │ + rsbseq r3, r9, r0, ror #30 │ │ │ │ + rsbseq r7, r9, r4, ror #17 │ │ │ │ + rsbseq r3, r9, r6, lsr pc │ │ │ │ + ldrhteq r7, [r9], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r3, r9, ip, lsl pc │ │ │ │ + rsbseq r7, r9, r0, lsr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ blls 720f70 │ │ │ │ movwls r4, #29818 @ 0x747a │ │ │ │ @@ -61398,16 +61398,16 @@ │ │ │ │ andvs r2, sl, r1, lsl #6 │ │ │ │ andcs lr, sl, #61603840 @ 0x3ac0000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldrb r2, [r6, r3, lsl #4]! │ │ │ │ svc 0x0080f7c2 │ │ │ │ addeq r0, r5, r0, ror #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r3, [r9], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r7, r9, sl, lsr r7 │ │ │ │ + ldrhteq r3, [r9], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r7, r9, lr, lsr r7 │ │ │ │ ldrdeq r0, [r5], r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 109c44 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460d4cf0 │ │ │ │ @@ -61650,20 +61650,20 @@ │ │ │ │ blx 48a714 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ str r6, [sp, r7, asr #22] │ │ │ │ stc 7, cr15, [sl, #776] @ 0x308 │ │ │ │ addeq r0, r5, r0, ror r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r0, r5, r8, lsr #32 │ │ │ │ - rsbseq r3, r9, lr, asr #21 │ │ │ │ - rsbseq r7, r9, r2, asr r4 │ │ │ │ - ldrhteq r3, [r9], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r7, r9, r4, lsr r4 │ │ │ │ - rsbseq r3, r9, sl, lsr #20 │ │ │ │ - ldrhteq r7, [r9], #-54 @ 0xffffffca │ │ │ │ + ldrsbteq r3, [r9], #-162 @ 0xffffff5e │ │ │ │ + rsbseq r7, r9, r6, asr r4 │ │ │ │ + ldrhteq r3, [r9], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r7, r9, r8, lsr r4 │ │ │ │ + rsbseq r3, r9, lr, lsr #20 │ │ │ │ + ldrhteq r7, [r9], #-58 @ 0xffffffc6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ mrrcmi 0, 9, fp, r5, cr1 │ │ │ │ movwcs r4, #17951 @ 0x461f │ │ │ │ andls r4, r4, ip, ror r4 │ │ │ │ @@ -61749,18 +61749,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf83af7c9 │ │ │ │ ldr r9, [fp, r4, lsl #22]! │ │ │ │ stcl 7, cr15, [r4], {194} @ 0xc2 │ │ │ │ addeq pc, r4, r8, ror lr @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x0084fdb0 │ │ │ │ - rsbseq r3, r9, ip, asr r8 │ │ │ │ - rsbseq r7, r9, r0, ror #3 │ │ │ │ - rsbseq r3, r9, lr, lsl #16 │ │ │ │ - @ instruction: 0x00797192 │ │ │ │ + rsbseq r3, r9, r0, ror #16 │ │ │ │ + rsbseq r7, r9, r4, ror #3 │ │ │ │ + rsbseq r3, r9, r2, lsl r8 │ │ │ │ + @ instruction: 0x00797196 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feba5f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -ip, lsl #13 │ │ │ │ blls 2a0584 >::_M_default_append(unsigned int)@@Base+0x1d9f0> │ │ │ │ @ instruction: 0xf8cd9301 │ │ │ │ @@ -61774,16 +61774,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff48f7c8 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7c94478 │ │ │ │ blls 14cd5c │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r3, r9, r0, lsr #15 │ │ │ │ - rsbseq r7, r9, r4, lsr #2 │ │ │ │ + rsbseq r3, r9, r4, lsr #15 │ │ │ │ + rsbseq r7, r9, r8, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba5f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -61796,16 +61796,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff1cf7c8 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7c84478 │ │ │ │ blls 14ed04 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r3, r9, r8, asr #14 │ │ │ │ - rsbseq r7, r9, ip, asr #1 │ │ │ │ + rsbseq r3, r9, ip, asr #14 │ │ │ │ + ldrsbteq r7, [r9], #-0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ mcrrmi 0, 8, fp, pc, cr15 │ │ │ │ movwcs r4, #17950 @ 0x461e │ │ │ │ andls r4, r5, ip, ror r4 │ │ │ │ @@ -61885,18 +61885,18 @@ │ │ │ │ stmdami r9, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xff28f7c8 │ │ │ │ ldr r9, [r9, r5, lsl #22]! │ │ │ │ addeq pc, r4, r0, asr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq pc, r4, r0, fp @ │ │ │ │ - rsbseq r3, r9, ip, lsr r6 │ │ │ │ - rsbseq r6, r9, r0, asr #31 │ │ │ │ - rsbseq r3, r9, sl, ror #11 │ │ │ │ - rsbseq r6, r9, lr, ror #30 │ │ │ │ + rsbseq r3, r9, r0, asr #12 │ │ │ │ + rsbseq r6, r9, r4, asr #31 │ │ │ │ + rsbseq r3, r9, lr, ror #11 │ │ │ │ + rsbseq r6, r9, r2, ror pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r6, [lr], -ip, lsl #18 │ │ │ │ @ instruction: 0x460f4691 │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @@ -61990,26 +61990,26 @@ │ │ │ │ vtst.8 d20, d0, d0 │ │ │ │ ldrbtmi r3, [r8], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf7c8300c │ │ │ │ stmdami lr, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ cdp2 7, 5, cr15, cr0, cr8, {6} │ │ │ │ svclt 0x0000e788 │ │ │ │ - ldrshteq r3, [r9], #-70 @ 0xffffffba │ │ │ │ - rsbseq r6, r9, sl, ror lr │ │ │ │ - ldrsbteq r3, [r9], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r6, r9, r0, ror #28 │ │ │ │ - ldrhteq r3, [r9], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r6, r9, r2, asr #28 │ │ │ │ - rsbseq r3, r9, r6, lsr #9 │ │ │ │ - rsbseq r6, r9, sl, lsr #28 │ │ │ │ - rsbseq r3, r9, lr, ror #8 │ │ │ │ - ldrshteq r6, [r9], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r3, r9, sl, lsr r4 │ │ │ │ - ldrhteq r6, [r9], #-222 @ 0xffffff22 │ │ │ │ + ldrshteq r3, [r9], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r6, r9, lr, ror lr │ │ │ │ + rsbseq r3, r9, r0, ror #9 │ │ │ │ + rsbseq r6, r9, r4, ror #28 │ │ │ │ + rsbseq r3, r9, r2, asr #9 │ │ │ │ + rsbseq r6, r9, r6, asr #28 │ │ │ │ + rsbseq r3, r9, sl, lsr #9 │ │ │ │ + rsbseq r6, r9, lr, lsr #28 │ │ │ │ + rsbseq r3, r9, r2, ror r4 │ │ │ │ + ldrshteq r6, [r9], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r3, r9, lr, lsr r4 │ │ │ │ + rsbseq r6, r9, r2, asr #27 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 10a5a8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strcs r6, [r0], #-2318 @ 0xfffff6f2 │ │ │ │ ldmdbvs r5!, {r2, r3, r4, sp, lr} │ │ │ │ @@ -62170,18 +62170,18 @@ │ │ │ │ blvc ff1cae30 │ │ │ │ blvs 120ae38 │ │ │ │ movwcs lr, #5895 @ 0x1707 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ ldc 5, cr2, [sp], #4 │ │ │ │ strtmi r8, [r8], -r2, lsl #22 │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - rsbseq r3, r9, r6, asr r2 │ │ │ │ - ldrsbteq r6, [r9], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r3, r9, r2, ror #3 │ │ │ │ - rsbseq r6, r9, r6, ror #22 │ │ │ │ + rsbseq r3, r9, sl, asr r2 │ │ │ │ + ldrsbteq r6, [r9], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r3, r9, r6, ror #3 │ │ │ │ + rsbseq r6, r9, sl, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrmi pc, [r8, #2271]! @ 0x8df │ │ │ │ @ instruction: 0xf8df468b │ │ │ │ @ instruction: 0xb09515b8 │ │ │ │ @@ -62547,42 +62547,42 @@ │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9fcf7c8 │ │ │ │ @ instruction: 0xf7c1e7e2 │ │ │ │ svclt 0x0000ee88 │ │ │ │ addeq pc, r4, ip, asr r6 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, r9, r0, ror pc │ │ │ │ - ldrshteq r6, [r9], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r2, r9, r4, ror pc │ │ │ │ + ldrshteq r6, [r9], #-136 @ 0xffffff78 │ │ │ │ addeq pc, r4, lr, lsl #9 │ │ │ │ - rsbseq r2, r9, r6, ror lr │ │ │ │ - ldrshteq r6, [r9], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r2, r9, lr, asr lr │ │ │ │ - rsbseq r6, r9, r2, ror #15 │ │ │ │ - @ instruction: 0x00792d9e │ │ │ │ - rsbseq r6, r9, r2, lsr #14 │ │ │ │ - rsbseq r2, r9, r6, asr sp │ │ │ │ - rsbseq r2, r9, r2, lsl #25 │ │ │ │ - rsbseq r6, r9, r6, lsl #12 │ │ │ │ - rsbseq r2, r9, sl, ror #24 │ │ │ │ - rsbseq r6, r9, lr, ror #11 │ │ │ │ - rsbseq r2, r9, lr, asr #24 │ │ │ │ - ldrsbteq r6, [r9], #-82 @ 0xffffffae │ │ │ │ - rsbseq r2, r9, r2, lsr ip │ │ │ │ - ldrhteq r6, [r9], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r2, r9, r8, lsl ip │ │ │ │ - @ instruction: 0x0079659c │ │ │ │ - rsbseq r2, r9, r4, ror #23 │ │ │ │ - rsbseq r6, r9, r8, ror #10 │ │ │ │ - rsbseq r2, r9, ip, asr #23 │ │ │ │ - rsbseq r6, r9, lr, asr #10 │ │ │ │ - rsbseq r2, r9, lr, lsr #23 │ │ │ │ - rsbseq r6, r9, r0, lsr r5 │ │ │ │ - @ instruction: 0x00792b94 │ │ │ │ - rsbseq r6, r9, r6, lsl r5 │ │ │ │ + rsbseq r2, r9, sl, ror lr │ │ │ │ + ldrshteq r6, [r9], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r2, r9, r2, ror #28 │ │ │ │ + rsbseq r6, r9, r6, ror #15 │ │ │ │ + rsbseq r2, r9, r2, lsr #27 │ │ │ │ + rsbseq r6, r9, r6, lsr #14 │ │ │ │ + rsbseq r2, r9, sl, asr sp │ │ │ │ + rsbseq r2, r9, r6, lsl #25 │ │ │ │ + rsbseq r6, r9, sl, lsl #12 │ │ │ │ + rsbseq r2, r9, lr, ror #24 │ │ │ │ + ldrshteq r6, [r9], #-82 @ 0xffffffae │ │ │ │ + rsbseq r2, r9, r2, asr ip │ │ │ │ + ldrsbteq r6, [r9], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r2, r9, r6, lsr ip │ │ │ │ + ldrhteq r6, [r9], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r2, r9, ip, lsl ip │ │ │ │ + rsbseq r6, r9, r0, lsr #11 │ │ │ │ + rsbseq r2, r9, r8, ror #23 │ │ │ │ + rsbseq r6, r9, ip, ror #10 │ │ │ │ + ldrsbteq r2, [r9], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r6, r9, r2, asr r5 │ │ │ │ + ldrhteq r2, [r9], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r6, r9, r4, lsr r5 │ │ │ │ + @ instruction: 0x00792b98 │ │ │ │ + rsbseq r6, r9, sl, lsl r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 1021248 │ │ │ │ blmi 1021270 │ │ │ │ addlt r4, r4, sl, ror r4 │ │ │ │ @@ -62646,20 +62646,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf938f7c8 │ │ │ │ ldr r9, [lr, r1, lsl #22]! │ │ │ │ stcl 7, cr15, [r2, #772] @ 0x304 │ │ │ │ addeq pc, r4, ip, lsl r0 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq lr, r4, r6, lsr #31 │ │ │ │ - rsbseq r2, r9, r6, asr #20 │ │ │ │ - rsbseq r6, r9, sl, asr #7 │ │ │ │ - rsbseq r2, r9, r8, lsr #20 │ │ │ │ - rsbseq r6, r9, ip, lsr #7 │ │ │ │ - rsbseq r2, r9, sl, lsl #20 │ │ │ │ - rsbseq r6, r9, lr, lsl #7 │ │ │ │ + rsbseq r2, r9, sl, asr #20 │ │ │ │ + rsbseq r6, r9, lr, asr #7 │ │ │ │ + rsbseq r2, r9, ip, lsr #20 │ │ │ │ + ldrhteq r6, [r9], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r2, r9, lr, lsl #20 │ │ │ │ + @ instruction: 0x00796392 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ @ instruction: 0x4770f8df │ │ │ │ @ instruction: 0xf8df4605 │ │ │ │ adclt r0, r3, r0, ror r7 │ │ │ │ @@ -63135,53 +63135,53 @@ │ │ │ │ stmdami ip!, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7c74478 │ │ │ │ @ instruction: 0xf04ffd63 │ │ │ │ strb r3, [r1, #767] @ 0x2ff │ │ │ │ addeq lr, r4, r4, ror #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, r9, r8, lsl #18 │ │ │ │ - rsbseq r6, r9, sl, lsl #5 │ │ │ │ + rsbseq r2, r9, ip, lsl #18 │ │ │ │ + rsbseq r6, r9, lr, lsl #5 │ │ │ │ addeq lr, r4, r0, lsr #28 │ │ │ │ - rsbseq r2, r9, sl, lsr r8 │ │ │ │ - ldrhteq r6, [r9], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r2, r9, ip, lsl #16 │ │ │ │ - ldrsbteq r2, [r9], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r6, r9, ip, asr r0 │ │ │ │ - ldrhteq r2, [r9], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r6, r9, ip, lsr r0 │ │ │ │ - rsbseq r2, r9, r2, lsl #11 │ │ │ │ - rsbseq r2, r9, ip, lsr r5 │ │ │ │ - rsbseq r5, r9, r0, asr #29 │ │ │ │ - rsbseq r2, r9, r2, lsr #10 │ │ │ │ - rsbseq r5, r9, r6, lsr #29 │ │ │ │ - ldrsbteq r2, [r9], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r5, r9, r2, ror #28 │ │ │ │ - rsbseq r2, r9, lr, lsl r4 │ │ │ │ - rsbseq r5, r9, r2, lsr #27 │ │ │ │ - rsbseq r2, r9, r0, lsl #8 │ │ │ │ - rsbseq r5, r9, r4, lsl #27 │ │ │ │ - rsbseq r2, r9, r2, ror #7 │ │ │ │ - rsbseq r5, r9, r6, ror #26 │ │ │ │ - rsbseq r2, r9, r6, asr #7 │ │ │ │ - rsbseq r5, r9, sl, asr #26 │ │ │ │ - rsbseq r2, r9, r8, lsl #6 │ │ │ │ - rsbseq r5, r9, ip, lsl #25 │ │ │ │ - rsbseq r2, r9, ip, ror #5 │ │ │ │ - rsbseq r5, r9, r0, ror ip │ │ │ │ - ldrsbteq r2, [r9], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r5, r9, r4, asr ip │ │ │ │ - ldrhteq r2, [r9], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r5, r9, r8, lsr ip │ │ │ │ - @ instruction: 0x0079229a │ │ │ │ - rsbseq r5, r9, lr, lsl ip │ │ │ │ - rsbseq r2, r9, r0, lsl #5 │ │ │ │ - rsbseq r5, r9, r4, lsl #24 │ │ │ │ - rsbseq r2, r9, r2, ror #4 │ │ │ │ - rsbseq r5, r9, r4, ror #23 │ │ │ │ + rsbseq r2, r9, lr, lsr r8 │ │ │ │ + rsbseq r6, r9, r0, asr #3 │ │ │ │ + rsbseq r2, r9, r0, lsl r8 │ │ │ │ + ldrsbteq r2, [r9], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r6, r9, r0, rrx │ │ │ │ + ldrhteq r2, [r9], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r6, r9, r0, asr #32 │ │ │ │ + rsbseq r2, r9, r6, lsl #11 │ │ │ │ + rsbseq r2, r9, r0, asr #10 │ │ │ │ + rsbseq r5, r9, r4, asr #29 │ │ │ │ + rsbseq r2, r9, r6, lsr #10 │ │ │ │ + rsbseq r5, r9, sl, lsr #29 │ │ │ │ + rsbseq r2, r9, r2, ror #9 │ │ │ │ + rsbseq r5, r9, r6, ror #28 │ │ │ │ + rsbseq r2, r9, r2, lsr #8 │ │ │ │ + rsbseq r5, r9, r6, lsr #27 │ │ │ │ + rsbseq r2, r9, r4, lsl #8 │ │ │ │ + rsbseq r5, r9, r8, lsl #27 │ │ │ │ + rsbseq r2, r9, r6, ror #7 │ │ │ │ + rsbseq r5, r9, sl, ror #26 │ │ │ │ + rsbseq r2, r9, sl, asr #7 │ │ │ │ + rsbseq r5, r9, lr, asr #26 │ │ │ │ + rsbseq r2, r9, ip, lsl #6 │ │ │ │ + @ instruction: 0x00795c90 │ │ │ │ + ldrshteq r2, [r9], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r5, r9, r4, ror ip │ │ │ │ + ldrsbteq r2, [r9], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r5, r9, r8, asr ip │ │ │ │ + ldrhteq r2, [r9], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r5, r9, ip, lsr ip │ │ │ │ + @ instruction: 0x0079229e │ │ │ │ + rsbseq r5, r9, r2, lsr #24 │ │ │ │ + rsbseq r2, r9, r4, lsl #5 │ │ │ │ + rsbseq r5, r9, r8, lsl #24 │ │ │ │ + rsbseq r2, r9, r6, ror #4 │ │ │ │ + rsbseq r5, r9, r8, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba7540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd0 │ │ │ │ strmi fp, [r7], -r7, lsl #1 │ │ │ │ vrsubhn.i64 d4, , q4 │ │ │ │ strmi pc, [r6], -r3, lsr #26 │ │ │ │ @@ -63241,22 +63241,22 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff50e34e │ │ │ │ stmdbls r5, {r0, r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7c74478 │ │ │ │ blls 1cf670 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq r2, r9, r8, asr #2 │ │ │ │ - rsbseq r5, r9, ip, asr #21 │ │ │ │ - ldrshteq r2, [r9], #-10 │ │ │ │ - rsbseq r5, r9, lr, ror sl │ │ │ │ - ldrsbteq r2, [r9], #-0 │ │ │ │ - rsbseq r5, r9, r4, asr sl │ │ │ │ - ldrhteq r2, [r9], #-4 │ │ │ │ - rsbseq r5, r9, r8, lsr sl │ │ │ │ + rsbseq r2, r9, ip, asr #2 │ │ │ │ + ldrsbteq r5, [r9], #-160 @ 0xffffff60 │ │ │ │ + ldrshteq r2, [r9], #-14 │ │ │ │ + rsbseq r5, r9, r2, lsl #21 │ │ │ │ + ldrsbteq r2, [r9], #-4 │ │ │ │ + rsbseq r5, r9, r8, asr sl │ │ │ │ + ldrhteq r2, [r9], #-8 │ │ │ │ + rsbseq r5, r9, ip, lsr sl │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi ffabc6bc │ │ │ │ strcs r4, [r0], -r9, ror #19 │ │ │ │ svcmi 0x00e9447a │ │ │ │ @@ -63488,71 +63488,71 @@ │ │ │ │ ldrb pc, [fp], -r7, lsr #21 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00d99999 │ │ │ │ @ instruction: 0xffffc8cd │ │ │ │ addeq lr, r4, ip, lsl #11 │ │ │ │ - rsbseq r2, r9, r8, lsr #2 │ │ │ │ + rsbseq r2, r9, ip, lsr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r2, [r9], #-2 │ │ │ │ - rsbseq r2, r9, lr, lsr #32 │ │ │ │ - ldrhteq r5, [r9], #-146 @ 0xffffff6e │ │ │ │ + ldrshteq r2, [r9], #-6 │ │ │ │ + rsbseq r2, r9, r2, lsr r0 │ │ │ │ + ldrhteq r5, [r9], #-150 @ 0xffffff6a │ │ │ │ addeq lr, r4, ip, asr #10 │ │ │ │ - rsbseq r2, r9, r4, lsl r0 │ │ │ │ - ldrhteq r2, [r9], #-14 │ │ │ │ - ldrshteq r2, [r9], #-8 │ │ │ │ - ldrhteq r1, [r9], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r5, r9, r4, lsr r9 │ │ │ │ + rsbseq r2, r9, r8, lsl r0 │ │ │ │ + rsbseq r2, r9, r2, asr #1 │ │ │ │ + ldrshteq r2, [r9], #-12 │ │ │ │ + ldrhteq r1, [r9], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r5, r9, r8, lsr r9 │ │ │ │ andeq r0, r0, r1, lsr ip │ │ │ │ - ldrsbteq r2, [r9], #-6 │ │ │ │ + ldrsbteq r2, [r9], #-10 │ │ │ │ @ instruction: 0xffffc769 │ │ │ │ - rsbseq r1, r9, lr, asr pc │ │ │ │ - rsbseq r5, r9, r2, ror #17 │ │ │ │ - rsbseq r1, r9, r4, asr #30 │ │ │ │ - rsbseq r5, r9, r8, asr #17 │ │ │ │ + rsbseq r1, r9, r2, ror #30 │ │ │ │ + rsbseq r5, r9, r6, ror #17 │ │ │ │ + rsbseq r1, r9, r8, asr #30 │ │ │ │ + rsbseq r5, r9, ip, asr #17 │ │ │ │ @ instruction: 0xffffc63d │ │ │ │ @ instruction: 0xffffd4c9 │ │ │ │ @ instruction: 0xffffe7d3 │ │ │ │ @ instruction: 0xffffe76f │ │ │ │ - rsbseq r2, r9, r2, ror r0 │ │ │ │ + rsbseq r2, r9, r6, ror r0 │ │ │ │ @ instruction: 0xfffffd2d │ │ │ │ - rsbseq r1, r9, r2, asr #29 │ │ │ │ - rsbseq r5, r9, r6, asr #16 │ │ │ │ - rsbseq r1, r9, r8, lsr #29 │ │ │ │ - rsbseq r5, r9, ip, lsr #16 │ │ │ │ - rsbseq r1, r9, lr, lsl #29 │ │ │ │ - rsbseq r5, r9, r0, lsl r8 │ │ │ │ + rsbseq r1, r9, r6, asr #29 │ │ │ │ + rsbseq r5, r9, sl, asr #16 │ │ │ │ + rsbseq r1, r9, ip, lsr #29 │ │ │ │ + rsbseq r5, r9, r0, lsr r8 │ │ │ │ + @ instruction: 0x00791e92 │ │ │ │ + rsbseq r5, r9, r4, lsl r8 │ │ │ │ muleq r0, r1, r0 │ │ │ │ muleq r0, pc, r4 @ │ │ │ │ - rsbseq r1, r9, r8, asr lr │ │ │ │ - ldrsbteq r5, [r9], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r1, r9, ip, asr lr │ │ │ │ + rsbseq r5, r9, r0, ror #15 │ │ │ │ @ instruction: 0xffffd607 │ │ │ │ - rsbseq r1, r9, ip, lsr #28 │ │ │ │ - ldrhteq r5, [r9], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r1, r9, r0, lsl lr │ │ │ │ - @ instruction: 0x0079579a │ │ │ │ + rsbseq r1, r9, r0, lsr lr │ │ │ │ + ldrhteq r5, [r9], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r1, r9, r4, lsl lr │ │ │ │ + @ instruction: 0x0079579e │ │ │ │ @ instruction: 0xffffc485 │ │ │ │ - rsbseq r1, r9, sl, asr #27 │ │ │ │ - rsbseq r5, r9, lr, asr #14 │ │ │ │ + rsbseq r1, r9, lr, asr #27 │ │ │ │ + rsbseq r5, r9, r2, asr r7 │ │ │ │ @ instruction: 0xfffff2ad │ │ │ │ - @ instruction: 0x00791d9e │ │ │ │ - rsbseq r5, r9, r2, lsr #14 │ │ │ │ + rsbseq r1, r9, r2, lsr #27 │ │ │ │ + rsbseq r5, r9, r6, lsr #14 │ │ │ │ @ instruction: 0xffffc15d │ │ │ │ - rsbseq r1, r9, r2, ror sp │ │ │ │ - ldrshteq r5, [r9], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r1, r9, r6, ror sp │ │ │ │ + ldrshteq r5, [r9], #-106 @ 0xffffff96 │ │ │ │ @ instruction: 0xffffc0b5 │ │ │ │ - rsbseq r1, r9, r6, asr #26 │ │ │ │ - rsbseq r5, r9, sl, asr #13 │ │ │ │ + rsbseq r1, r9, sl, asr #26 │ │ │ │ + rsbseq r5, r9, lr, asr #13 │ │ │ │ @ instruction: 0xffffc04d │ │ │ │ - rsbseq r1, r9, r6, lsl sp │ │ │ │ - @ instruction: 0x0079569a │ │ │ │ + rsbseq r1, r9, sl, lsl sp │ │ │ │ + @ instruction: 0x0079569e │ │ │ │ @ instruction: 0xffffb0a1 │ │ │ │ - rsbseq r1, r9, r8, ror #25 │ │ │ │ - rsbseq r5, r9, ip, ror #12 │ │ │ │ + rsbseq r1, r9, ip, ror #25 │ │ │ │ + rsbseq r5, r9, r0, ror r6 │ │ │ │ strtmi r4, [r8], -r7, ror #20 │ │ │ │ ldrbtmi r9, [sl], #-2317 @ 0xfffff6f3 │ │ │ │ pldw [sl], -r0, asr #1 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ stmdami r4!, {r2, r3, ip, lr, pc}^ │ │ │ │ cmppvs lr, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -63650,40 +63650,40 @@ │ │ │ │ ldrbtmi r4, [r8], #-490 @ 0xfffffe16 │ │ │ │ @ instruction: 0xf7c7300c │ │ │ │ ldmdami sp, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf958f7c7 │ │ │ │ svclt 0x0000e50c │ │ │ │ andeq r0, r0, pc, ror r3 │ │ │ │ - ldrhteq r1, [r9], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r5, r9, r0, asr #10 │ │ │ │ + rsbseq r1, r9, r0, asr #23 │ │ │ │ + rsbseq r5, r9, r4, asr #10 │ │ │ │ @ instruction: 0xfffff1cd │ │ │ │ - rsbseq r1, r9, r8, lsl #23 │ │ │ │ - rsbseq r5, r9, ip, lsl #10 │ │ │ │ + rsbseq r1, r9, ip, lsl #23 │ │ │ │ + rsbseq r5, r9, r0, lsl r5 │ │ │ │ @ instruction: 0xffffca1f │ │ │ │ - rsbseq r1, r9, ip, asr fp │ │ │ │ - rsbseq r5, r9, r0, ror #9 │ │ │ │ + rsbseq r1, r9, r0, ror #22 │ │ │ │ + rsbseq r5, r9, r4, ror #9 │ │ │ │ @ instruction: 0xffffdcf5 │ │ │ │ - rsbseq r1, r9, r8, lsr #22 │ │ │ │ - rsbseq r5, r9, ip, lsr #9 │ │ │ │ + rsbseq r1, r9, ip, lsr #22 │ │ │ │ + ldrhteq r5, [r9], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xffffb5af │ │ │ │ - ldrshteq r1, [r9], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r5, r9, r0, lsl #9 │ │ │ │ + rsbseq r1, r9, r0, lsl #22 │ │ │ │ + rsbseq r5, r9, r4, lsl #9 │ │ │ │ @ instruction: 0xffffbcfb │ │ │ │ - ldrsbteq r1, [r9], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r5, r9, r4, asr r4 │ │ │ │ + ldrsbteq r1, [r9], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r5, r9, r8, asr r4 │ │ │ │ @ instruction: 0xffffe2db │ │ │ │ - rsbseq r1, r9, r4, lsr #21 │ │ │ │ - rsbseq r5, r9, r8, lsr #8 │ │ │ │ + rsbseq r1, r9, r8, lsr #21 │ │ │ │ + rsbseq r5, r9, ip, lsr #8 │ │ │ │ @ instruction: 0xffffb283 │ │ │ │ - rsbseq r1, r9, r8, ror sl │ │ │ │ - ldrshteq r5, [r9], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r1, r9, ip, ror sl │ │ │ │ + rsbseq r5, r9, r0, lsl #8 │ │ │ │ @ instruction: 0xffffb207 │ │ │ │ - rsbseq r1, r9, sl, asr #20 │ │ │ │ - rsbseq r5, r9, lr, asr #7 │ │ │ │ + rsbseq r1, r9, lr, asr #20 │ │ │ │ + ldrsbteq r5, [r9], #-50 @ 0xffffffce │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba7d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -63694,16 +63694,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7c7300c │ │ │ │ stmdami r5, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf900f7c7 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - @ instruction: 0x0079199a │ │ │ │ - rsbseq r5, r9, lr, lsl r3 │ │ │ │ + @ instruction: 0x0079199e │ │ │ │ + rsbseq r5, r9, r2, lsr #6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi f625c0 │ │ │ │ blmi f625dc │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -63763,22 +63763,22 @@ │ │ │ │ @ instruction: 0xf7c6300c │ │ │ │ stmdami ip, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c74478 │ │ │ │ @ instruction: 0xe7c9f879 │ │ │ │ stc 7, cr15, [r4, #-768] @ 0xfffffd00 │ │ │ │ umulleq sp, r4, r4, lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r9, r8, lsr #20 │ │ │ │ - addeq sp, r4, r4, lsl lr │ │ │ │ - rsbseq r1, r9, r2, asr #17 │ │ │ │ - rsbseq r5, r9, r6, asr #4 │ │ │ │ - rsbseq r1, r9, r8, lsr #17 │ │ │ │ - rsbseq r5, r9, ip, lsr #4 │ │ │ │ - rsbseq r1, r9, sl, lsl #17 │ │ │ │ rsbseq r1, r9, ip, lsr #20 │ │ │ │ + addeq sp, r4, r4, lsl lr │ │ │ │ + rsbseq r1, r9, r6, asr #17 │ │ │ │ + rsbseq r5, r9, sl, asr #4 │ │ │ │ + rsbseq r1, r9, ip, lsr #17 │ │ │ │ + rsbseq r5, r9, r0, lsr r2 │ │ │ │ + rsbseq r1, r9, lr, lsl #17 │ │ │ │ + rsbseq r1, r9, r0, lsr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldrbpl pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0x4604b099 │ │ │ │ ldrbeq pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -64057,44 +64057,44 @@ │ │ │ │ @ instruction: 0xf04f4823 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 7, 2, cr15, cr14, cr6, {6} │ │ │ │ @ instruction: 0xf7c0e7b7 │ │ │ │ svclt 0x0000eaba │ │ │ │ addeq sp, r4, r4, ror #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r9, r6, asr #16 │ │ │ │ - rsbseq r1, r9, r0, lsl #16 │ │ │ │ - rsbseq r1, r9, lr, lsr r9 │ │ │ │ - rsbseq r1, r9, ip, lsr #14 │ │ │ │ + rsbseq r1, r9, sl, asr #16 │ │ │ │ + rsbseq r1, r9, r4, lsl #16 │ │ │ │ + rsbseq r1, r9, r2, asr #18 │ │ │ │ + rsbseq r1, r9, r0, lsr r7 │ │ │ │ addeq sp, r4, r8, lsl #24 │ │ │ │ - rsbseq r1, r9, lr, lsl #17 │ │ │ │ - @ instruction: 0x0079169a │ │ │ │ - rsbseq r5, r9, lr, lsl r0 │ │ │ │ - rsbseq r1, r9, sl, asr r6 │ │ │ │ - rsbseq r1, r9, lr, asr #10 │ │ │ │ - ldrsbteq r4, [r9], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r1, r9, r8, lsl r5 │ │ │ │ - @ instruction: 0x00794e9c │ │ │ │ - rsbseq r1, r9, r0, ror #9 │ │ │ │ - rsbseq r4, r9, r4, ror #28 │ │ │ │ - ldrshteq r1, [r9], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r1, r9, r2, lsr #9 │ │ │ │ - rsbseq r4, r9, r6, lsr #28 │ │ │ │ - rsbseq r1, r9, r6, lsl #9 │ │ │ │ - rsbseq r4, r9, r8, lsl #28 │ │ │ │ - rsbseq r1, r9, r6, ror #8 │ │ │ │ - rsbseq r4, r9, r8, ror #27 │ │ │ │ - rsbseq r1, r9, sl, asr #8 │ │ │ │ - rsbseq r4, r9, ip, asr #27 │ │ │ │ - rsbseq r1, r9, lr, lsr #8 │ │ │ │ - ldrhteq r4, [r9], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r1, r9, r2, lsl r4 │ │ │ │ - @ instruction: 0x00794d94 │ │ │ │ - ldrshteq r1, [r9], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r4, r9, sl, ror sp │ │ │ │ + @ instruction: 0x00791892 │ │ │ │ + @ instruction: 0x0079169e │ │ │ │ + rsbseq r5, r9, r2, lsr #32 │ │ │ │ + rsbseq r1, r9, lr, asr r6 │ │ │ │ + rsbseq r1, r9, r2, asr r5 │ │ │ │ + ldrsbteq r4, [r9], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r1, r9, ip, lsl r5 │ │ │ │ + rsbseq r4, r9, r0, lsr #29 │ │ │ │ + rsbseq r1, r9, r4, ror #9 │ │ │ │ + rsbseq r4, r9, r8, ror #28 │ │ │ │ + ldrshteq r1, [r9], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r1, r9, r6, lsr #9 │ │ │ │ + rsbseq r4, r9, sl, lsr #28 │ │ │ │ + rsbseq r1, r9, sl, lsl #9 │ │ │ │ + rsbseq r4, r9, ip, lsl #28 │ │ │ │ + rsbseq r1, r9, sl, ror #8 │ │ │ │ + rsbseq r4, r9, ip, ror #27 │ │ │ │ + rsbseq r1, r9, lr, asr #8 │ │ │ │ + ldrsbteq r4, [r9], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r1, r9, r2, lsr r4 │ │ │ │ + ldrhteq r4, [r9], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r1, r9, r6, lsl r4 │ │ │ │ + @ instruction: 0x00794d98 │ │ │ │ + ldrshteq r1, [r9], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r4, r9, lr, ror sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 188f4c0 │ │ │ │ ldclmi 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ tstcs r3, #3358720 @ 0x334000 │ │ │ │ strcs pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ @@ -64427,27 +64427,27 @@ │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 130f5da │ │ │ │ svclt 0x0000e7d3 │ │ │ │ addeq sp, r4, r0, ror r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sp, r4, r0, asr #16 │ │ │ │ - ldrshteq r1, [r9], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r1, r9, sl, asr #3 │ │ │ │ - rsbseq r1, r9, ip, ror #5 │ │ │ │ - rsbseq r1, r9, ip, lsl r0 │ │ │ │ - rsbseq r4, r9, r0, lsr #19 │ │ │ │ - rsbseq r0, r9, r6, lsl #29 │ │ │ │ - rsbseq r4, r9, r8, lsl #16 │ │ │ │ - rsbseq r0, r9, r8, ror #28 │ │ │ │ - rsbseq r4, r9, sl, ror #15 │ │ │ │ - rsbseq r0, r9, ip, asr #28 │ │ │ │ - ldrsbteq r4, [r9], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r0, r9, r0, lsr lr │ │ │ │ - ldrhteq r4, [r9], #-114 @ 0xffffff8e │ │ │ │ + ldrshteq r1, [r9], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r1, r9, lr, asr #3 │ │ │ │ + ldrshteq r1, [r9], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r1, r9, r0, lsr #32 │ │ │ │ + rsbseq r4, r9, r4, lsr #19 │ │ │ │ + rsbseq r0, r9, sl, lsl #29 │ │ │ │ + rsbseq r4, r9, ip, lsl #16 │ │ │ │ + rsbseq r0, r9, ip, ror #28 │ │ │ │ + rsbseq r4, r9, lr, ror #15 │ │ │ │ + rsbseq r0, r9, r0, asr lr │ │ │ │ + ldrsbteq r4, [r9], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r0, r9, r4, lsr lr │ │ │ │ + ldrhteq r4, [r9], #-118 @ 0xffffff8a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ umullslt r4, r7, r8, ip │ │ │ │ ldmmi r8, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8dd447c │ │ │ │ @@ -64599,35 +64599,35 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9f4f7c6 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7bfe75d │ │ │ │ svclt 0x0000ee7e │ │ │ │ strdeq sp, [r4], r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r9, sl, ror #28 │ │ │ │ - rsbseq r0, r9, lr, asr #28 │ │ │ │ - rsbseq r0, r9, lr, lsr #28 │ │ │ │ - rsbseq r0, r9, r0, lsl lr │ │ │ │ - rsbseq r0, r9, r0, asr #26 │ │ │ │ - ldrsbteq r0, [r9], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r0, r9, lr, ror #28 │ │ │ │ + rsbseq r0, r9, r2, asr lr │ │ │ │ + rsbseq r0, r9, r2, lsr lr │ │ │ │ + rsbseq r0, r9, r4, lsl lr │ │ │ │ + rsbseq r0, r9, r4, asr #26 │ │ │ │ + ldrsbteq r0, [r9], #-206 @ 0xffffff32 │ │ │ │ ldrdeq sp, [r4], lr │ │ │ │ - rsbseq r0, r9, r2, lsr ip │ │ │ │ - ldrhteq r4, [r9], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r0, r9, r4, lsl ip │ │ │ │ - @ instruction: 0x00794598 │ │ │ │ - ldrshteq r0, [r9], #-182 @ 0xffffff4a │ │ │ │ - rsbseq r0, r9, sl, ror #28 │ │ │ │ - ldrsbteq r0, [r9], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r0, r9, sl, asr #28 │ │ │ │ - ldrhteq r0, [r9], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r0, r9, lr, lsr #28 │ │ │ │ - @ instruction: 0x00790b9a │ │ │ │ - rsbseq r0, r9, r0, lsl lr │ │ │ │ - rsbseq r0, r9, r4, lsl #23 │ │ │ │ - rsbseq r4, r9, r6, lsl #10 │ │ │ │ + rsbseq r0, r9, r6, lsr ip │ │ │ │ + ldrhteq r4, [r9], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r0, r9, r8, lsl ip │ │ │ │ + @ instruction: 0x0079459c │ │ │ │ + ldrshteq r0, [r9], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r0, r9, lr, ror #28 │ │ │ │ + ldrsbteq r0, [r9], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r0, r9, lr, asr #28 │ │ │ │ + ldrhteq r0, [r9], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r0, r9, r2, lsr lr │ │ │ │ + @ instruction: 0x00790b9e │ │ │ │ + rsbseq r0, r9, r4, lsl lr │ │ │ │ + rsbseq r0, r9, r8, lsl #23 │ │ │ │ + rsbseq r4, r9, sl, lsl #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi fe3430 │ │ │ │ blmi fe344c │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -64689,24 +64689,24 @@ │ │ │ │ @ instruction: 0xf882f7c6 │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ @ instruction: 0xf93ef7c6 │ │ │ │ @ instruction: 0xf7bfe7d7 │ │ │ │ svclt 0x0000edca │ │ │ │ addeq sp, r4, r4, lsr #32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r0, [r9], #-184 @ 0xffffff48 │ │ │ │ + ldrhteq r0, [r9], #-188 @ 0xffffff44 │ │ │ │ @ instruction: 0x0084cfb6 │ │ │ │ - rsbseq r0, r9, r4, ror #20 │ │ │ │ - rsbseq r4, r9, r8, ror #7 │ │ │ │ - rsbseq r0, r9, ip, asr #20 │ │ │ │ - ldrsbteq r4, [r9], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r0, r9, r2, lsr sl │ │ │ │ - ldrhteq r4, [r9], #-54 @ 0xffffffca │ │ │ │ - rsbseq r0, r9, r4, lsl sl │ │ │ │ - ldrhteq r0, [r9], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r0, r9, r8, ror #20 │ │ │ │ + rsbseq r4, r9, ip, ror #7 │ │ │ │ + rsbseq r0, r9, r0, asr sl │ │ │ │ + ldrsbteq r4, [r9], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r0, r9, r6, lsr sl │ │ │ │ + ldrhteq r4, [r9], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r0, r9, r8, lsl sl │ │ │ │ + ldrhteq r0, [r9], #-186 @ 0xffffff46 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi f6356c │ │ │ │ blmi f63588 │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -64766,22 +64766,22 @@ │ │ │ │ @ instruction: 0xf7c5300c │ │ │ │ stmdami ip, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c64478 │ │ │ │ strb pc, [r9, r3, lsr #17] @ │ │ │ │ stc 7, cr15, [lr, #-764]! @ 0xfffffd04 │ │ │ │ addeq ip, r4, r8, ror #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r9, ip, ror sl │ │ │ │ - addeq ip, r4, r8, ror #28 │ │ │ │ - rsbseq r0, r9, r6, lsl r9 │ │ │ │ - @ instruction: 0x0079429a │ │ │ │ - ldrshteq r0, [r9], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r4, r9, r0, lsl #5 │ │ │ │ - ldrsbteq r0, [r9], #-142 @ 0xffffff72 │ │ │ │ rsbseq r0, r9, r0, lsl #21 │ │ │ │ + addeq ip, r4, r8, ror #28 │ │ │ │ + rsbseq r0, r9, sl, lsl r9 │ │ │ │ + @ instruction: 0x0079429e │ │ │ │ + rsbseq r0, r9, r0, lsl #18 │ │ │ │ + rsbseq r4, r9, r4, lsl #5 │ │ │ │ + rsbseq r0, r9, r2, ror #17 │ │ │ │ + rsbseq r0, r9, r4, lsl #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi fe3698 │ │ │ │ blmi fe36b4 │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -64843,24 +64843,24 @@ │ │ │ │ @ instruction: 0xff4ef7c5 │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ @ instruction: 0xf80af7c6 │ │ │ │ @ instruction: 0xf7bfe7d7 │ │ │ │ svclt 0x0000ec96 │ │ │ │ @ instruction: 0x0084cdbc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r9, r0, asr r9 │ │ │ │ + rsbseq r0, r9, r4, asr r9 │ │ │ │ addeq ip, r4, lr, asr #26 │ │ │ │ - ldrshteq r0, [r9], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r4, r9, r0, lsl #3 │ │ │ │ - rsbseq r0, r9, r4, ror #15 │ │ │ │ - rsbseq r4, r9, r8, ror #2 │ │ │ │ - rsbseq r0, r9, sl, asr #15 │ │ │ │ - rsbseq r4, r9, lr, asr #2 │ │ │ │ - rsbseq r0, r9, ip, lsr #15 │ │ │ │ - rsbseq r0, r9, lr, asr #18 │ │ │ │ + rsbseq r0, r9, r0, lsl #16 │ │ │ │ + rsbseq r4, r9, r4, lsl #3 │ │ │ │ + rsbseq r0, r9, r8, ror #15 │ │ │ │ + rsbseq r4, r9, ip, ror #2 │ │ │ │ + rsbseq r0, r9, lr, asr #15 │ │ │ │ + rsbseq r4, r9, r2, asr r1 │ │ │ │ + ldrhteq r0, [r9], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r0, r9, r2, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba8f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c04479 │ │ │ │ @@ -64869,17 +64869,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x51baf640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff14f7c5 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xffd0f7c5 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r0, r9, r0, lsr #16 │ │ │ │ - rsbseq r0, r9, r8, lsr r7 │ │ │ │ - rsbseq r0, r9, lr, lsr #19 │ │ │ │ + rsbseq r0, r9, r4, lsr #16 │ │ │ │ + rsbseq r0, r9, ip, lsr r7 │ │ │ │ + ldrhteq r0, [r9], #-146 @ 0xffffff6e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba8fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c04479 │ │ │ │ @@ -64888,17 +64888,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ bicpl pc, pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 14, cr15, cr14, cr5, {6} │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xffaaf7c5 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - ldrsbteq r0, [r9], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r0, r9, ip, ror #13 │ │ │ │ - rsbseq r0, r9, r2, ror #18 │ │ │ │ + ldrsbteq r0, [r9], #-120 @ 0xffffff88 │ │ │ │ + ldrshteq r0, [r9], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r0, r9, r6, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba9018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c04479 │ │ │ │ @@ -64907,17 +64907,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnpl pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 12, cr15, cr8, cr5, {6} │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xff84f7c5 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r0, r9, r8, lsl #15 │ │ │ │ - rsbseq r0, r9, r0, lsr #13 │ │ │ │ - rsbseq r0, r9, r6, lsl r9 │ │ │ │ + rsbseq r0, r9, ip, lsl #15 │ │ │ │ + rsbseq r0, r9, r4, lsr #13 │ │ │ │ + rsbseq r0, r9, sl, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba9064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c04479 │ │ │ │ @@ -64926,17 +64926,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnspl pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 10, cr15, cr2, cr5, {6} │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xff5ef7c5 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r0, r9, ip, lsr r7 │ │ │ │ - rsbseq r0, r9, r4, asr r6 │ │ │ │ - rsbseq r0, r9, sl, asr #17 │ │ │ │ + rsbseq r0, r9, r0, asr #14 │ │ │ │ + rsbseq r0, r9, r8, asr r6 │ │ │ │ + rsbseq r0, r9, lr, asr #17 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r6, r1, r2, lsl r9 │ │ │ │ ldmvs r2, {r8, fp, ip, pc} │ │ │ │ andvs r6, r8, sl, lsl r0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -65167,23 +65167,23 @@ │ │ │ │ strbmi r4, [r9], -pc, lsl #16 │ │ │ │ @ instruction: 0xf7c54478 │ │ │ │ strbt pc, [pc], -r3, lsl #27 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq ip, r4, r8, lsr fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r9, r2, ror r8 │ │ │ │ - rsbseq r3, r9, r2, asr #30 │ │ │ │ + rsbseq r0, r9, r6, ror r8 │ │ │ │ + rsbseq r3, r9, r6, asr #30 │ │ │ │ ldrdeq ip, [r4], ip @ │ │ │ │ - rsbseq r0, r9, r2, asr r8 │ │ │ │ - rsbseq r0, r9, r0, lsl #13 │ │ │ │ - rsbseq r0, r9, r4, asr #11 │ │ │ │ - @ instruction: 0x00793c94 │ │ │ │ - rsbseq r0, r9, r4, asr r5 │ │ │ │ - rsbseq r3, r9, r4, lsr #24 │ │ │ │ + rsbseq r0, r9, r6, asr r8 │ │ │ │ + rsbseq r0, r9, r4, lsl #13 │ │ │ │ + rsbseq r0, r9, r8, asr #11 │ │ │ │ + @ instruction: 0x00793c98 │ │ │ │ + rsbseq r0, r9, r8, asr r5 │ │ │ │ + rsbseq r3, r9, r8, lsr #24 │ │ │ │ @ instruction: 0xf5029b0f │ │ │ │ ldc 2, cr6, [r2, #696] @ 0x2b8 │ │ │ │ ldmdavs sl, {r8, r9, fp, ip, sp, lr} │ │ │ │ blpl 88d8e0 │ │ │ │ blmi 90d8e4 │ │ │ │ blcc 11cdd64 │ │ │ │ blcc ff24dd74 │ │ │ │ @@ -65380,44 +65380,44 @@ │ │ │ │ blx 7104b6 │ │ │ │ @ instruction: 0xf04f4823 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff5904c2 │ │ │ │ @ instruction: 0xf7bfe754 │ │ │ │ svclt 0x0000e860 │ │ │ │ ... │ │ │ │ - rsbseq r0, r9, lr, ror r4 │ │ │ │ - rsbseq r3, r9, lr, asr #22 │ │ │ │ - rsbseq r0, r9, r6, lsr r4 │ │ │ │ - rsbseq r3, r9, r6, lsl #22 │ │ │ │ - @ instruction: 0x00790398 │ │ │ │ - rsbseq r3, r9, r8, ror #20 │ │ │ │ - rsbseq r0, r9, ip, asr #6 │ │ │ │ - rsbseq r3, r9, sl, lsl sl │ │ │ │ - rsbseq r0, r9, sl, lsr #6 │ │ │ │ - ldrshteq r3, [r9], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r0, r9, ip, lsl #6 │ │ │ │ - ldrsbteq r3, [r9], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r0, r9, ip, ror #5 │ │ │ │ - ldrhteq r3, [r9], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r0, r9, lr, asr #5 │ │ │ │ - @ instruction: 0x0079399e │ │ │ │ - ldrhteq r0, [r9], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r3, r9, r0, lsl #19 │ │ │ │ - @ instruction: 0x00790292 │ │ │ │ - rsbseq r3, r9, r2, ror #18 │ │ │ │ - rsbseq r0, r9, r4, ror r2 │ │ │ │ - rsbseq r3, r9, r4, asr #18 │ │ │ │ - rsbseq r0, r9, r6, asr r2 │ │ │ │ - rsbseq r3, r9, r6, lsr #18 │ │ │ │ - rsbseq r0, r9, r8, lsr r2 │ │ │ │ - rsbseq r3, r9, r8, lsl #18 │ │ │ │ - rsbseq r0, r9, r2, lsl r2 │ │ │ │ - rsbseq r3, r9, r2, ror #17 │ │ │ │ - ldrshteq r0, [r9], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r3, r9, r6, asr #17 │ │ │ │ + rsbseq r0, r9, r2, lsl #9 │ │ │ │ + rsbseq r3, r9, r2, asr fp │ │ │ │ + rsbseq r0, r9, sl, lsr r4 │ │ │ │ + rsbseq r3, r9, sl, lsl #22 │ │ │ │ + @ instruction: 0x0079039c │ │ │ │ + rsbseq r3, r9, ip, ror #20 │ │ │ │ + rsbseq r0, r9, r0, asr r3 │ │ │ │ + rsbseq r3, r9, lr, lsl sl │ │ │ │ + rsbseq r0, r9, lr, lsr #6 │ │ │ │ + ldrshteq r3, [r9], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r0, r9, r0, lsl r3 │ │ │ │ + rsbseq r3, r9, r0, ror #19 │ │ │ │ + ldrshteq r0, [r9], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r3, r9, r0, asr #19 │ │ │ │ + ldrsbteq r0, [r9], #-34 @ 0xffffffde │ │ │ │ + rsbseq r3, r9, r2, lsr #19 │ │ │ │ + ldrhteq r0, [r9], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r3, r9, r4, lsl #19 │ │ │ │ + @ instruction: 0x00790296 │ │ │ │ + rsbseq r3, r9, r6, ror #18 │ │ │ │ + rsbseq r0, r9, r8, ror r2 │ │ │ │ + rsbseq r3, r9, r8, asr #18 │ │ │ │ + rsbseq r0, r9, sl, asr r2 │ │ │ │ + rsbseq r3, r9, sl, lsr #18 │ │ │ │ + rsbseq r0, r9, ip, lsr r2 │ │ │ │ + rsbseq r3, r9, ip, lsl #18 │ │ │ │ + rsbseq r0, r9, r6, lsl r2 │ │ │ │ + rsbseq r3, r9, r6, ror #17 │ │ │ │ + ldrshteq r0, [r9], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r3, r9, sl, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 18daf4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ strne pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf8df461d │ │ │ │ @@ -65673,33 +65673,33 @@ │ │ │ │ @ instruction: 0xf7c44641 │ │ │ │ bls 291188 >::_M_default_append(unsigned int)@@Base+0xe5f4> │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e632 │ │ │ │ ... │ │ │ │ @ instruction: 0x0084c3bc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r0, [r9], #-10 │ │ │ │ - rsbseq r3, r9, sl, asr #15 │ │ │ │ + ldrshteq r0, [r9], #-14 │ │ │ │ + rsbseq r3, r9, lr, asr #15 │ │ │ │ addeq ip, r4, r4, ror #6 │ │ │ │ - ldrsbteq r0, [r9], #-10 │ │ │ │ - @ instruction: 0x0078fe9e │ │ │ │ - rsbseq r3, r9, lr, ror #10 │ │ │ │ - rsbseq pc, r8, ip, asr lr @ │ │ │ │ - rsbseq r3, r9, ip, lsr #10 │ │ │ │ - rsbseq pc, r8, r2, lsl lr @ │ │ │ │ - rsbseq r3, r9, r2, ror #9 │ │ │ │ - ldrshteq pc, [r8], #-214 @ 0xffffff2a @ │ │ │ │ - rsbseq r3, r9, r6, asr #9 │ │ │ │ - ldrsbteq pc, [r8], #-214 @ 0xffffff2a @ │ │ │ │ - rsbseq r3, r9, r6, lsr #9 │ │ │ │ - ldrhteq pc, [r8], #-212 @ 0xffffff2c @ │ │ │ │ - rsbseq r3, r9, r4, lsl #9 │ │ │ │ - @ instruction: 0x0078fd9c │ │ │ │ - rsbseq r3, r9, sl, ror #8 │ │ │ │ - @ instruction: 0x0078fd94 │ │ │ │ + ldrsbteq r0, [r9], #-14 │ │ │ │ + rsbseq pc, r8, r2, lsr #29 │ │ │ │ + rsbseq r3, r9, r2, ror r5 │ │ │ │ + rsbseq pc, r8, r0, ror #28 │ │ │ │ + rsbseq r3, r9, r0, lsr r5 │ │ │ │ + rsbseq pc, r8, r6, lsl lr @ │ │ │ │ + rsbseq r3, r9, r6, ror #9 │ │ │ │ + ldrshteq pc, [r8], #-218 @ 0xffffff26 @ │ │ │ │ + rsbseq r3, r9, sl, asr #9 │ │ │ │ + ldrsbteq pc, [r8], #-218 @ 0xffffff26 @ │ │ │ │ + rsbseq r3, r9, sl, lsr #9 │ │ │ │ + ldrhteq pc, [r8], #-216 @ 0xffffff28 @ │ │ │ │ + rsbseq r3, r9, r8, lsl #9 │ │ │ │ + rsbseq pc, r8, r0, lsr #27 │ │ │ │ + rsbseq r3, r9, lr, ror #8 │ │ │ │ + @ instruction: 0x0078fd98 │ │ │ │ @ instruction: 0xf6409005 │ │ │ │ stmdami pc!, {r3, r4, r5, r6, r8, lr} @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf892f7c5 │ │ │ │ stmdbls r5, {r0, r2, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf7c54478 │ │ │ │ @ instruction: 0xf8ddf94d │ │ │ │ @@ -65741,26 +65741,26 @@ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf7c5300c │ │ │ │ stmdami pc, {r0, r6, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7c54478 │ │ │ │ smmlsr r3, fp, r8, pc @ │ │ │ │ stc 7, cr15, [r6, #760] @ 0x2f8 │ │ │ │ - rsbseq pc, r8, r8, ror #25 │ │ │ │ - ldrhteq r3, [r9], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq pc, r8, r8, asr #25 │ │ │ │ - @ instruction: 0x00793398 │ │ │ │ - rsbseq pc, r8, r8, lsr #25 │ │ │ │ - rsbseq r3, r9, r8, ror r3 │ │ │ │ - rsbseq pc, r8, r6, lsl #25 │ │ │ │ - rsbseq r3, r9, r6, asr r3 │ │ │ │ - rsbseq pc, r8, r8, ror #24 │ │ │ │ - rsbseq r3, r9, r8, lsr r3 │ │ │ │ - rsbseq pc, r8, r6, asr #24 │ │ │ │ - rsbseq r3, r9, r4, lsl r3 │ │ │ │ + rsbseq pc, r8, ip, ror #25 │ │ │ │ + ldrhteq r3, [r9], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq pc, r8, ip, asr #25 │ │ │ │ + @ instruction: 0x0079339c │ │ │ │ + rsbseq pc, r8, ip, lsr #25 │ │ │ │ + rsbseq r3, r9, ip, ror r3 │ │ │ │ + rsbseq pc, r8, sl, lsl #25 │ │ │ │ + rsbseq r3, r9, sl, asr r3 │ │ │ │ + rsbseq pc, r8, ip, ror #24 │ │ │ │ + rsbseq r3, r9, ip, lsr r3 │ │ │ │ + rsbseq pc, r8, sl, asr #24 │ │ │ │ + rsbseq r3, r9, r8, lsl r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r1, ror #26 │ │ │ │ ldrbtmi r4, [sp], #-3169 @ 0xfffff39f │ │ │ │ stmdavs r4!, {r2, r3, r5, r8, fp, ip, lr} │ │ │ │ @@ -65857,20 +65857,20 @@ │ │ │ │ @ instruction: 0xf7bee768 │ │ │ │ svclt 0x0000ecaa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq fp, r4, r6, ror #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r4, r0, lsr #28 │ │ │ │ - rsbseq pc, r8, r0, ror fp @ │ │ │ │ - rsbseq r3, r9, r0, asr #4 │ │ │ │ - rsbseq pc, r8, sl, lsr #21 │ │ │ │ - rsbseq r3, r9, sl, ror r1 │ │ │ │ - rsbseq pc, r8, ip, lsl #21 │ │ │ │ - rsbseq r3, r9, ip, asr r1 │ │ │ │ + rsbseq pc, r8, r4, ror fp @ │ │ │ │ + rsbseq r3, r9, r4, asr #4 │ │ │ │ + rsbseq pc, r8, lr, lsr #21 │ │ │ │ + rsbseq r3, r9, lr, ror r1 │ │ │ │ + @ instruction: 0x0078fa90 │ │ │ │ + rsbseq r3, r9, r0, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 10e210 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0x469b4cf5 │ │ │ │ strdlt r4, [r9], r5 │ │ │ │ @@ -66117,32 +66117,32 @@ │ │ │ │ @ instruction: 0x4603f759 │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ @ instruction: 0xe76eaf3a │ │ │ │ b fe711034 │ │ │ │ addeq fp, r4, r4, lsr #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r4, r8, asr #22 │ │ │ │ - ldrsbteq pc, [r8], #-112 @ 0xffffff90 @ │ │ │ │ - rsbseq r2, r9, r0, lsr #29 │ │ │ │ - rsbseq pc, r8, r2, lsr #15 │ │ │ │ - rsbseq r2, r9, r2, ror lr │ │ │ │ - rsbseq pc, r8, r2, ror r7 @ │ │ │ │ - rsbseq r2, r9, r2, asr #28 │ │ │ │ - rsbseq pc, r8, r4, asr #14 │ │ │ │ - rsbseq r2, r9, r4, lsl lr │ │ │ │ - rsbseq pc, r8, r6, lsr #14 │ │ │ │ - ldrshteq r2, [r9], #-214 @ 0xffffff2a │ │ │ │ - rsbseq pc, r8, r8, lsl #14 │ │ │ │ - ldrsbteq r2, [r9], #-216 @ 0xffffff28 │ │ │ │ - ldrsbteq pc, [r8], #-104 @ 0xffffff98 @ │ │ │ │ - rsbseq r2, r9, r8, lsr #27 │ │ │ │ - ldrhteq pc, [r8], #-98 @ 0xffffff9e @ │ │ │ │ - rsbseq r2, r9, r2, lsl #27 │ │ │ │ - rsbseq pc, r8, r4, lsl #13 │ │ │ │ - rsbseq r2, r9, r4, asr sp │ │ │ │ + ldrsbteq pc, [r8], #-116 @ 0xffffff8c @ │ │ │ │ + rsbseq r2, r9, r4, lsr #29 │ │ │ │ + rsbseq pc, r8, r6, lsr #15 │ │ │ │ + rsbseq r2, r9, r6, ror lr │ │ │ │ + rsbseq pc, r8, r6, ror r7 @ │ │ │ │ + rsbseq r2, r9, r6, asr #28 │ │ │ │ + rsbseq pc, r8, r8, asr #14 │ │ │ │ + rsbseq r2, r9, r8, lsl lr │ │ │ │ + rsbseq pc, r8, sl, lsr #14 │ │ │ │ + ldrshteq r2, [r9], #-218 @ 0xffffff26 │ │ │ │ + rsbseq pc, r8, ip, lsl #14 │ │ │ │ + ldrsbteq r2, [r9], #-220 @ 0xffffff24 │ │ │ │ + ldrsbteq pc, [r8], #-108 @ 0xffffff94 @ │ │ │ │ + rsbseq r2, r9, ip, lsr #27 │ │ │ │ + ldrhteq pc, [r8], #-102 @ 0xffffff9a @ │ │ │ │ + rsbseq r2, r9, r6, lsl #27 │ │ │ │ + rsbseq pc, r8, r8, lsl #13 │ │ │ │ + rsbseq r2, r9, r8, asr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, sl, lsr #24 │ │ │ │ @ instruction: 0x1e1e492a │ │ │ │ svclt 0x00c8447c │ │ │ │ @@ -66184,16 +66184,16 @@ │ │ │ │ blls 1cd1f4 │ │ │ │ stcle 2, cr4, [r1, #-588] @ 0xfffffdb4 │ │ │ │ eorsvs r2, fp, sl, lsl #6 │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ b 511144 │ │ │ │ addeq fp, r4, r8, ror #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, r8, ip, lsl #11 │ │ │ │ - rsbseq r2, r9, ip, asr ip │ │ │ │ + @ instruction: 0x0078f590 │ │ │ │ + rsbseq r2, r9, r0, ror #24 │ │ │ │ strdeq fp, [r4], r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febaa468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, lsr #31 │ │ │ │ ldc 8, cr6, [r1, #264] @ 0x108 │ │ │ │ addslt r6, r4, r6, lsr #22 │ │ │ │ @@ -66315,26 +66315,26 @@ │ │ │ │ blls 392664 │ │ │ │ @ instruction: 0xf7bee769 │ │ │ │ svclt 0x0000e912 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq fp, r4, ip, lsl #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, r8, lr, lsl #9 │ │ │ │ - rsbseq r2, r9, lr, asr fp │ │ │ │ + @ instruction: 0x0078f492 │ │ │ │ + rsbseq r2, r9, r2, ror #22 │ │ │ │ addeq fp, r4, lr, ror #13 │ │ │ │ - rsbseq sl, sp, lr, lsl #10 │ │ │ │ - rsbseq pc, r8, r0, asr #7 │ │ │ │ - @ instruction: 0x00792a90 │ │ │ │ - rsbseq pc, r8, r4, lsr #7 │ │ │ │ - rsbseq r2, r9, r4, ror sl │ │ │ │ - rsbseq pc, r8, r6, lsl #7 │ │ │ │ - rsbseq r2, r9, r6, asr sl │ │ │ │ - rsbseq pc, r8, ip, asr r3 @ │ │ │ │ - rsbseq r2, r9, ip, lsr #20 │ │ │ │ + rsbseq sl, sp, r2, lsl r5 │ │ │ │ + rsbseq pc, r8, r4, asr #7 │ │ │ │ + @ instruction: 0x00792a94 │ │ │ │ + rsbseq pc, r8, r8, lsr #7 │ │ │ │ + rsbseq r2, r9, r8, ror sl │ │ │ │ + rsbseq pc, r8, sl, lsl #7 │ │ │ │ + rsbseq r2, r9, sl, asr sl │ │ │ │ + rsbseq pc, r8, r0, ror #6 │ │ │ │ + rsbseq r2, r9, r0, lsr sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febaa69c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ vld1.8 @ instruction: 0xf4e8f0d1 │ │ │ │ @@ -66381,21 +66381,21 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 53554 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx f9146e │ │ │ │ @ instruction: 0xf04f4809 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffe1147a │ │ │ │ svclt 0x0000e7d1 │ │ │ │ - ldrshteq pc, [r8], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbseq pc, r8, r8, ror r2 @ │ │ │ │ - rsbseq r2, r9, r8, asr #18 │ │ │ │ - rsbseq pc, r8, ip, asr r2 @ │ │ │ │ - rsbseq r2, r9, ip, lsr #18 │ │ │ │ - rsbseq pc, r8, ip, lsr r2 @ │ │ │ │ - rsbseq r2, r9, sl, lsl #18 │ │ │ │ + ldrshteq pc, [r8], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbseq pc, r8, ip, ror r2 @ │ │ │ │ + rsbseq r2, r9, ip, asr #18 │ │ │ │ + rsbseq pc, r8, r0, ror #4 │ │ │ │ + rsbseq r2, r9, r0, lsr r9 │ │ │ │ + rsbseq pc, r8, r0, asr #4 │ │ │ │ + rsbseq r2, r9, lr, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 10ea48 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe4918cc │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ bmi ffc64fe8 │ │ │ │ @@ -66636,40 +66636,40 @@ │ │ │ │ @ instruction: 0xf942f7c4 │ │ │ │ @ instruction: 0xf04f481e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9fcf7c4 │ │ │ │ @ instruction: 0xf7bde7ad │ │ │ │ svclt 0x0000ee88 │ │ │ │ addeq fp, r4, r4, ror #8 │ │ │ │ - ldrshteq pc, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbseq pc, r8, r2, lsl #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, r8, r4, ror r0 @ │ │ │ │ - rsbseq lr, r8, r8, lsl #31 │ │ │ │ - rsbseq r2, r9, r8, asr r6 │ │ │ │ + rsbseq pc, r8, r8, ror r0 @ │ │ │ │ + rsbseq lr, r8, ip, lsl #31 │ │ │ │ + rsbseq r2, r9, ip, asr r6 │ │ │ │ strdeq fp, [r4], r2 │ │ │ │ - rsbseq lr, r8, r8, lsr pc │ │ │ │ - rsbseq r2, r9, r8, lsl #12 │ │ │ │ - rsbseq lr, r8, ip, lsl pc │ │ │ │ - rsbseq r2, r9, ip, ror #11 │ │ │ │ - rsbseq lr, r8, r2, lsl #30 │ │ │ │ - ldrsbteq r2, [r9], #-82 @ 0xffffffae │ │ │ │ - rsbseq lr, r8, sl, ror #29 │ │ │ │ - ldrhteq r2, [r9], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq lr, r8, ip, asr #29 │ │ │ │ - @ instruction: 0x0079259a │ │ │ │ - ldrhteq lr, [r8], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r2, r9, lr, ror r5 │ │ │ │ - @ instruction: 0x0078ee96 │ │ │ │ - rsbseq r2, r9, r4, ror #10 │ │ │ │ - rsbseq lr, r8, ip, ror lr │ │ │ │ - rsbseq r2, r9, sl, asr #10 │ │ │ │ - rsbseq lr, r8, r2, ror #28 │ │ │ │ - rsbseq r2, r9, r0, lsr r5 │ │ │ │ - rsbseq lr, r8, r8, asr #28 │ │ │ │ - rsbseq r2, r9, r6, lsl r5 │ │ │ │ + rsbseq lr, r8, ip, lsr pc │ │ │ │ + rsbseq r2, r9, ip, lsl #12 │ │ │ │ + rsbseq lr, r8, r0, lsr #30 │ │ │ │ + ldrshteq r2, [r9], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq lr, r8, r6, lsl #30 │ │ │ │ + ldrsbteq r2, [r9], #-86 @ 0xffffffaa │ │ │ │ + rsbseq lr, r8, lr, ror #29 │ │ │ │ + ldrhteq r2, [r9], #-92 @ 0xffffffa4 │ │ │ │ + ldrsbteq lr, [r8], #-224 @ 0xffffff20 │ │ │ │ + @ instruction: 0x0079259e │ │ │ │ + ldrhteq lr, [r8], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r2, r9, r2, lsl #11 │ │ │ │ + @ instruction: 0x0078ee9a │ │ │ │ + rsbseq r2, r9, r8, ror #10 │ │ │ │ + rsbseq lr, r8, r0, lsl #29 │ │ │ │ + rsbseq r2, r9, lr, asr #10 │ │ │ │ + rsbseq lr, r8, r6, ror #28 │ │ │ │ + rsbseq r2, r9, r4, lsr r5 │ │ │ │ + rsbseq lr, r8, ip, asr #28 │ │ │ │ + rsbseq r2, r9, sl, lsl r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d2 │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ @ instruction: 0xf8d84606 │ │ │ │ @@ -66714,20 +66714,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8a4f7c4 │ │ │ │ strtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7c44478 │ │ │ │ @ instruction: 0x4628f95f │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq lr, r8, r0, ror #27 │ │ │ │ - ldrsbteq lr, [r8], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r0, r9, r8, lsr r2 │ │ │ │ - rsbseq r0, r9, lr, lsr r4 │ │ │ │ - rsbseq lr, r8, ip, lsl #26 │ │ │ │ - ldrsbteq r2, [r9], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq lr, r8, r4, ror #27 │ │ │ │ + ldrsbteq lr, [r8], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r0, r9, ip, lsr r2 │ │ │ │ + rsbseq r0, r9, r2, asr #8 │ │ │ │ + rsbseq lr, r8, r0, lsl sp │ │ │ │ + rsbseq r2, r9, r0, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl febaacc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmvs sl, {r1, fp, ip, pc} │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -66763,15 +66763,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7bdbd10 │ │ │ │ svclt 0x0000ed8c │ │ │ │ addeq sl, r4, sl, lsl #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r8, r0, lsl #25 │ │ │ │ + rsbseq lr, r8, r4, lsl #25 │ │ │ │ ldrdeq sl, [r4], r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r0, r9, lsl #13 │ │ │ │ ldrmi r4, [r7], -r8, lsl #12 │ │ │ │ @@ -66808,18 +66808,18 @@ │ │ │ │ teqpne ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe6f7c3 │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7c44478 │ │ │ │ strtmi pc, [r8], -r1, lsr #17 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbseq lr, r8, lr, lsr #23 │ │ │ │ - rsbseq r2, r9, lr, ror r2 │ │ │ │ - @ instruction: 0x0078eb90 │ │ │ │ - rsbseq r2, r9, r0, ror #4 │ │ │ │ + ldrhteq lr, [r8], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r2, r9, r2, lsl #5 │ │ │ │ + @ instruction: 0x0078eb94 │ │ │ │ + rsbseq r2, r9, r4, ror #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r1, lsl r9 │ │ │ │ ldrdlt pc, [r8], -r1 │ │ │ │ @ instruction: 0xf1bb9e0e │ │ │ │ @@ -66886,20 +66886,20 @@ │ │ │ │ @ instruction: 0xf7c3300c │ │ │ │ stmdami sl, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf808f7c4 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq lr, r8, r6, lsr #21 │ │ │ │ - rsbseq r2, r9, r6, ror r1 │ │ │ │ - rsbseq lr, r8, r2, lsl #21 │ │ │ │ - rsbseq r2, r9, r2, asr r1 │ │ │ │ - rsbseq lr, r8, lr, asr sl │ │ │ │ - rsbseq r2, r9, lr, lsr #2 │ │ │ │ + rsbseq lr, r8, sl, lsr #21 │ │ │ │ + rsbseq r2, r9, sl, ror r1 │ │ │ │ + rsbseq lr, r8, r6, lsl #21 │ │ │ │ + rsbseq r2, r9, r6, asr r1 │ │ │ │ + rsbseq lr, r8, r2, ror #20 │ │ │ │ + rsbseq r2, r9, r2, lsr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ blcs 7ff90 │ │ │ │ movwls r9, #16142 @ 0x3f0e │ │ │ │ strmi sp, [r5], -pc, lsr #26 │ │ │ │ @@ -66991,21 +66991,21 @@ │ │ │ │ @ instruction: 0xf0a0f0e1 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ strtmi r4, [r8], -fp, asr #12 │ │ │ │ bleq 8f51c │ │ │ │ @ instruction: 0xf19cf0d1 │ │ │ │ addsmi r6, lr, #10682368 @ 0xa30000 │ │ │ │ strb sp, [r2, ip, asr #23]! │ │ │ │ - rsbseq lr, r8, r8, asr r9 │ │ │ │ - rsbseq r2, r9, r8, lsr #32 │ │ │ │ - rsbseq lr, r8, r8, lsr r9 │ │ │ │ - rsbseq r2, r9, r8 │ │ │ │ - rsbseq lr, r8, r8, ror #13 │ │ │ │ - rsbseq lr, r8, r2, ror #18 │ │ │ │ - rsbseq r8, ip, r8, lsr fp │ │ │ │ + rsbseq lr, r8, ip, asr r9 │ │ │ │ + rsbseq r2, r9, ip, lsr #32 │ │ │ │ + rsbseq lr, r8, ip, lsr r9 │ │ │ │ + rsbseq r2, r9, ip │ │ │ │ + rsbseq lr, r8, ip, ror #13 │ │ │ │ + rsbseq lr, r8, r6, ror #18 │ │ │ │ + rsbseq r8, ip, ip, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febab118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs sl, {r0, r1, r9, ip, pc} │ │ │ │ ldrmi r9, [r4], -r2, lsl #6 │ │ │ │ @@ -67163,22 +67163,22 @@ │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x61233b01 │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r7, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf47f4290 │ │ │ │ strbeq sl, [sl], -r7, ror #29 │ │ │ │ svcge 0x004cf57f │ │ │ │ svclt 0x0000e6e2 │ │ │ │ - rsbseq lr, r8, r8, lsl #15 │ │ │ │ - rsbseq r1, r9, r8, asr lr │ │ │ │ - ldrsbteq lr, [r8], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r1, r9, r6, lsr #27 │ │ │ │ - rsbseq lr, r8, lr, asr r6 │ │ │ │ - rsbseq r1, r9, lr, lsr #26 │ │ │ │ - rsbseq lr, r8, ip, lsl r6 │ │ │ │ - rsbseq r1, r9, ip, ror #25 │ │ │ │ + rsbseq lr, r8, ip, lsl #15 │ │ │ │ + rsbseq r1, r9, ip, asr lr │ │ │ │ + ldrsbteq lr, [r8], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r1, r9, sl, lsr #27 │ │ │ │ + rsbseq lr, r8, r2, ror #12 │ │ │ │ + rsbseq r1, r9, r2, lsr sp │ │ │ │ + rsbseq lr, r8, r0, lsr #12 │ │ │ │ + ldrshteq r1, [r9], #-192 @ 0xffffff40 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, ip, asr #17 │ │ │ │ blle 124c2c │ │ │ │ andlt r2, r4, r1 │ │ │ │ @@ -67286,27 +67286,27 @@ │ │ │ │ orrsne pc, fp, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [sl], #-780 @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 7, cr15, [r4], #780 @ 0x30c │ │ │ │ svclt 0x0000e7a2 │ │ │ │ - ldrhteq lr, [r8], #-80 @ 0xffffffb0 │ │ │ │ - ldrsbteq lr, [r8], #-64 @ 0xffffffc0 │ │ │ │ - @ instruction: 0x00791b9e │ │ │ │ - rsbseq lr, r8, ip, lsr #9 │ │ │ │ - rsbseq r1, r9, sl, ror fp │ │ │ │ - @ instruction: 0x0078e490 │ │ │ │ - rsbseq r1, r9, lr, asr fp │ │ │ │ - rsbseq lr, r8, r0, asr r4 │ │ │ │ - rsbseq r1, r9, lr, lsl fp │ │ │ │ - rsbseq lr, r8, r4, lsr r4 │ │ │ │ - rsbseq r1, r9, r2, lsl #22 │ │ │ │ - rsbseq lr, r8, r8, lsl r4 │ │ │ │ - rsbseq r1, r9, r6, ror #21 │ │ │ │ + ldrhteq lr, [r8], #-84 @ 0xffffffac │ │ │ │ + ldrsbteq lr, [r8], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r1, r9, r2, lsr #23 │ │ │ │ + ldrhteq lr, [r8], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r1, r9, lr, ror fp │ │ │ │ + @ instruction: 0x0078e494 │ │ │ │ + rsbseq r1, r9, r2, ror #22 │ │ │ │ + rsbseq lr, r8, r4, asr r4 │ │ │ │ + rsbseq r1, r9, r2, lsr #22 │ │ │ │ + rsbseq lr, r8, r8, lsr r4 │ │ │ │ + rsbseq r1, r9, r6, lsl #22 │ │ │ │ + rsbseq lr, r8, ip, lsl r4 │ │ │ │ + rsbseq r1, r9, sl, ror #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febab5cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ ldc 8, cr6, [r2, #268] @ 0x10c │ │ │ │ addlt r4, r3, r0, lsr #22 │ │ │ │ @ instruction: 0x63b2f503 │ │ │ │ @@ -67341,18 +67341,18 @@ │ │ │ │ orrne pc, r1, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fef9236a │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7c34478 │ │ │ │ @ instruction: 0x4620fc77 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbseq lr, r8, lr, ror #6 │ │ │ │ - rsbseq r1, r9, lr, lsr sl │ │ │ │ - rsbseq lr, r8, ip, lsr r3 │ │ │ │ - rsbseq r1, r9, ip, lsl #20 │ │ │ │ + rsbseq lr, r8, r2, ror r3 │ │ │ │ + rsbseq r1, r9, r2, asr #20 │ │ │ │ + rsbseq lr, r8, r0, asr #6 │ │ │ │ + rsbseq r1, r9, r0, lsl sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febab684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ ldc 8, cr6, [r2, #268] @ 0x10c │ │ │ │ addlt r4, r3, r0, lsr #22 │ │ │ │ @ instruction: 0x63b2f503 │ │ │ │ @@ -67387,18 +67387,18 @@ │ │ │ │ @ instruction: 0x71b6f44f │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1892422 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7c34478 │ │ │ │ @ instruction: 0x4620fc1b │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - ldrhteq lr, [r8], #-38 @ 0xffffffda │ │ │ │ - rsbseq r1, r9, r6, lsl #19 │ │ │ │ - rsbseq lr, r8, r4, lsl #5 │ │ │ │ - rsbseq r1, r9, r4, asr r9 │ │ │ │ + ldrhteq lr, [r8], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r1, r9, sl, lsl #19 │ │ │ │ + rsbseq lr, r8, r8, lsl #5 │ │ │ │ + rsbseq r1, r9, r8, asr r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febab73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ stmdbls pc, {r1, r2, r4, r9, sl, lr} @ │ │ │ │ ldmibvs r9, {r0, r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ @@ -67503,24 +67503,24 @@ │ │ │ │ mvnvc pc, pc, asr #8 │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf7c3300c │ │ │ │ stmdami ip, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx d125fe │ │ │ │ strb r9, [pc, -r5, lsl #24]! │ │ │ │ - rsbseq lr, r8, lr, asr #3 │ │ │ │ - @ instruction: 0x0079189e │ │ │ │ - rsbseq lr, r8, lr, lsl r1 │ │ │ │ - rsbseq r1, r9, lr, ror #15 │ │ │ │ - rsbseq lr, r8, r4, lsl #2 │ │ │ │ - ldrsbteq r1, [r9], #-116 @ 0xffffff8c │ │ │ │ - rsbseq lr, r8, r6, ror #1 │ │ │ │ - ldrhteq r1, [r9], #-118 @ 0xffffff8a │ │ │ │ - ldrhteq lr, [r8], #-2 │ │ │ │ - rsbseq r1, r9, r2, lsl #15 │ │ │ │ + ldrsbteq lr, [r8], #-18 @ 0xffffffee │ │ │ │ + rsbseq r1, r9, r2, lsr #17 │ │ │ │ + rsbseq lr, r8, r2, lsr #2 │ │ │ │ + ldrshteq r1, [r9], #-114 @ 0xffffff8e │ │ │ │ + rsbseq lr, r8, r8, lsl #2 │ │ │ │ + ldrsbteq r1, [r9], #-120 @ 0xffffff88 │ │ │ │ + rsbseq lr, r8, sl, ror #1 │ │ │ │ + ldrhteq r1, [r9], #-122 @ 0xffffff86 │ │ │ │ + ldrhteq lr, [r8], #-6 │ │ │ │ + rsbseq r1, r9, r6, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 10fbdc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe492a60 │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldmibmi pc, {r3, r7, r9, sl, lr}^ @ │ │ │ │ @@ -67744,36 +67744,36 @@ │ │ │ │ @ instruction: 0xf7c34478 │ │ │ │ usat pc, #5, r9, asr #18 @ │ │ │ │ stcl 7, cr15, [r4, #752]! @ 0x2f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq sl, r4, lr, asr #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r8, r2, lsr pc │ │ │ │ - rsbseq r1, r9, r2, lsl #12 │ │ │ │ + rsbseq sp, r8, r6, lsr pc │ │ │ │ + rsbseq r1, r9, r6, lsl #12 │ │ │ │ umulleq sl, r4, ip, r1 │ │ │ │ - rsbseq sp, r8, r8, ror #29 │ │ │ │ - rsbseq sp, r8, r6, asr #30 │ │ │ │ - rsbseq sp, r8, lr, lsr pc │ │ │ │ - rsbseq sp, r8, r6, lsr lr │ │ │ │ - rsbseq r1, r9, r6, lsl #10 │ │ │ │ - rsbseq sp, r8, sl, lsl #28 │ │ │ │ - ldrsbteq r1, [r9], #-74 @ 0xffffffb6 │ │ │ │ - ldrshteq sp, [r8], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r1, r9, r0, asr #9 │ │ │ │ - ldrhteq sp, [r8], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r1, r9, r6, lsl #9 │ │ │ │ - rsbseq sp, r8, r8, ror sp │ │ │ │ - rsbseq r1, r9, r8, asr #8 │ │ │ │ - rsbseq sp, r8, r2, asr sp │ │ │ │ - rsbseq r1, r9, r2, lsr #8 │ │ │ │ - rsbseq sp, r8, ip, lsl sp │ │ │ │ - rsbseq r1, r9, sl, ror #7 │ │ │ │ - rsbseq sp, r8, r0, lsl #26 │ │ │ │ - ldrsbteq r1, [r9], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq sp, r8, ip, ror #29 │ │ │ │ + rsbseq sp, r8, sl, asr #30 │ │ │ │ + rsbseq sp, r8, r2, asr #30 │ │ │ │ + rsbseq sp, r8, sl, lsr lr │ │ │ │ + rsbseq r1, r9, sl, lsl #10 │ │ │ │ + rsbseq sp, r8, lr, lsl #28 │ │ │ │ + ldrsbteq r1, [r9], #-78 @ 0xffffffb2 │ │ │ │ + ldrshteq sp, [r8], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r1, r9, r4, asr #9 │ │ │ │ + ldrhteq sp, [r8], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r1, r9, sl, lsl #9 │ │ │ │ + rsbseq sp, r8, ip, ror sp │ │ │ │ + rsbseq r1, r9, ip, asr #8 │ │ │ │ + rsbseq sp, r8, r6, asr sp │ │ │ │ + rsbseq r1, r9, r6, lsr #8 │ │ │ │ + rsbseq sp, r8, r0, lsr #26 │ │ │ │ + rsbseq r1, r9, lr, ror #7 │ │ │ │ + rsbseq sp, r8, r4, lsl #26 │ │ │ │ + ldrsbteq r1, [r9], #-52 @ 0xffffffcc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe692e54 │ │ │ │ stmibmi r1, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ bmi ff0a6578 │ │ │ │ @ instruction: 0xf2ad4479 │ │ │ │ @@ -67965,34 +67965,34 @@ │ │ │ │ @ instruction: 0xf7c24478 │ │ │ │ ssat pc, #24, sp, lsl #31 @ │ │ │ │ stc 7, cr15, [r8], #-752 @ 0xfffffd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r9, r4, r4, ror #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r8, r6, lsl ip │ │ │ │ - rsbseq r1, r9, r6, ror #5 │ │ │ │ + rsbseq sp, r8, sl, lsl ip │ │ │ │ + rsbseq r1, r9, sl, ror #5 │ │ │ │ addeq r9, r4, r0, lsl #29 │ │ │ │ - ldrhteq sp, [r8], #-180 @ 0xffffff4c │ │ │ │ - rsbseq sp, r8, sl, lsr #21 │ │ │ │ - rsbseq r1, r9, sl, ror r1 │ │ │ │ - @ instruction: 0x0078da90 │ │ │ │ - rsbseq r1, r9, r0, ror #2 │ │ │ │ - rsbseq sp, r8, sl, ror #20 │ │ │ │ - rsbseq r1, r9, sl, lsr r1 │ │ │ │ - rsbseq sp, r8, ip, lsr sl │ │ │ │ - rsbseq r1, r9, ip, lsl #2 │ │ │ │ - rsbseq sp, r8, r0, lsl #20 │ │ │ │ - ldrsbteq r1, [r9], #-0 │ │ │ │ - ldrsbteq sp, [r8], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r1, r9, sl, lsr #1 │ │ │ │ - rsbseq sp, r8, r8, lsr #19 │ │ │ │ - rsbseq r1, r9, r8, ror r0 │ │ │ │ - rsbseq sp, r8, sl, lsl #19 │ │ │ │ - rsbseq r1, r9, r8, asr r0 │ │ │ │ + ldrhteq sp, [r8], #-184 @ 0xffffff48 │ │ │ │ + rsbseq sp, r8, lr, lsr #21 │ │ │ │ + rsbseq r1, r9, lr, ror r1 │ │ │ │ + @ instruction: 0x0078da94 │ │ │ │ + rsbseq r1, r9, r4, ror #2 │ │ │ │ + rsbseq sp, r8, lr, ror #20 │ │ │ │ + rsbseq r1, r9, lr, lsr r1 │ │ │ │ + rsbseq sp, r8, r0, asr #20 │ │ │ │ + rsbseq r1, r9, r0, lsl r1 │ │ │ │ + rsbseq sp, r8, r4, lsl #20 │ │ │ │ + ldrsbteq r1, [r9], #-4 │ │ │ │ + ldrsbteq sp, [r8], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r1, r9, lr, lsr #1 │ │ │ │ + rsbseq sp, r8, ip, lsr #19 │ │ │ │ + rsbseq r1, r9, ip, ror r0 │ │ │ │ + rsbseq sp, r8, lr, lsl #19 │ │ │ │ + rsbseq r1, r9, ip, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe0931c4 │ │ │ │ ldclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df690e │ │ │ │ strmi r4, [r5], -r8, lsr #11 │ │ │ │ @@ -68353,33 +68353,33 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff51333a │ │ │ │ @ instruction: 0xf04f4816 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 7, cr15, [ip], {194} @ 0xc2 │ │ │ │ @ instruction: 0xf7bce7ef │ │ │ │ svclt 0x0000e918 │ │ │ │ - rsbseq sp, r8, sl, lsl #18 │ │ │ │ + rsbseq sp, r8, lr, lsl #18 │ │ │ │ addeq r9, r4, lr, asr fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r8, r0, ror #13 │ │ │ │ + rsbseq sp, r8, r4, ror #13 │ │ │ │ addeq r9, r4, ip, lsl r9 │ │ │ │ - rsbseq sp, r8, lr, ror #12 │ │ │ │ - rsbseq sp, r8, r6, ror #10 │ │ │ │ - rsbseq r0, r9, r6, lsr ip │ │ │ │ - rsbseq sp, r8, r4, lsl r5 │ │ │ │ - rsbseq sp, r8, r0, lsl #8 │ │ │ │ - ldrsbteq r0, [r9], #-160 @ 0xffffff60 │ │ │ │ - rsbseq sp, r8, sl, asr #7 │ │ │ │ - @ instruction: 0x00790a9a │ │ │ │ - rsbseq sp, r8, r4, lsr #7 │ │ │ │ - rsbseq r0, r9, r4, ror sl │ │ │ │ - rsbseq sp, r8, r6, lsl #7 │ │ │ │ - rsbseq r0, r9, r4, asr sl │ │ │ │ - rsbseq sp, r8, r8, ror #6 │ │ │ │ - rsbseq r0, r9, r6, lsr sl │ │ │ │ + rsbseq sp, r8, r2, ror r6 │ │ │ │ + rsbseq sp, r8, sl, ror #10 │ │ │ │ + rsbseq r0, r9, sl, lsr ip │ │ │ │ + rsbseq sp, r8, r8, lsl r5 │ │ │ │ + rsbseq sp, r8, r4, lsl #8 │ │ │ │ + ldrsbteq r0, [r9], #-164 @ 0xffffff5c │ │ │ │ + rsbseq sp, r8, lr, asr #7 │ │ │ │ + @ instruction: 0x00790a9e │ │ │ │ + rsbseq sp, r8, r8, lsr #7 │ │ │ │ + rsbseq r0, r9, r8, ror sl │ │ │ │ + rsbseq sp, r8, sl, lsl #7 │ │ │ │ + rsbseq r0, r9, r8, asr sl │ │ │ │ + rsbseq sp, r8, ip, ror #6 │ │ │ │ + rsbseq r0, r9, sl, lsr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrpl pc, [r4, #-2271]! @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb08b │ │ │ │ @ instruction: 0x46064534 │ │ │ │ @@ -68713,30 +68713,30 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf9c2f7c2 │ │ │ │ str r9, [fp, #2563]! @ 0xa03 │ │ │ │ mcr 7, 2, pc, cr12, cr11, {5} @ │ │ │ │ addeq r9, r4, r4, ror #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r9, [r4], ip │ │ │ │ - @ instruction: 0x0078cf90 │ │ │ │ - rsbseq r0, r9, r0, ror #12 │ │ │ │ - rsbseq ip, r8, lr, ror #29 │ │ │ │ - ldrhteq r0, [r9], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq ip, r8, ip, ror #28 │ │ │ │ - rsbseq r0, r9, ip, lsr r5 │ │ │ │ - rsbseq ip, r8, lr, asr #28 │ │ │ │ - rsbseq r0, r9, lr, lsl r5 │ │ │ │ - rsbseq ip, r8, r0, lsr lr │ │ │ │ - rsbseq r0, r9, r0, lsl #10 │ │ │ │ - rsbseq ip, r8, r2, lsl lr │ │ │ │ - rsbseq r0, r9, r2, ror #9 │ │ │ │ - ldrshteq ip, [r8], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r0, r9, r0, asr #9 │ │ │ │ - ldrsbteq ip, [r8], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r0, r9, r2, lsr #9 │ │ │ │ + @ instruction: 0x0078cf94 │ │ │ │ + rsbseq r0, r9, r4, ror #12 │ │ │ │ + ldrshteq ip, [r8], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r0, r9, r2, asr #11 │ │ │ │ + rsbseq ip, r8, r0, ror lr │ │ │ │ + rsbseq r0, r9, r0, asr #10 │ │ │ │ + rsbseq ip, r8, r2, asr lr │ │ │ │ + rsbseq r0, r9, r2, lsr #10 │ │ │ │ + rsbseq ip, r8, r4, lsr lr │ │ │ │ + rsbseq r0, r9, r4, lsl #10 │ │ │ │ + rsbseq ip, r8, r6, lsl lr │ │ │ │ + rsbseq r0, r9, r6, ror #9 │ │ │ │ + ldrshteq ip, [r8], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r0, r9, r4, asr #9 │ │ │ │ + ldrsbteq ip, [r8], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r0, r9, r6, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febacc2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpmi 15, 2, cr0, cr15, cr8, {6} │ │ │ │ stcmi 0, cr11, [pc], #-548 @ 55814 │ │ │ │ ldrbtmi r2, [lr], #-256 @ 0xffffff00 │ │ │ │ ldmdbpl r4!, {r0, r1, r2, r3, r8, sl, fp, ip, pc} │ │ │ │ @@ -68783,16 +68783,16 @@ │ │ │ │ @ instruction: 0xe7b7f939 │ │ │ │ eorvs r2, fp, r7, lsl #6 │ │ │ │ @ instruction: 0xf7bbe7b3 │ │ │ │ svclt 0x0000edc2 │ │ │ │ ldrdeq r8, [r4], r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x00848fb8 │ │ │ │ - ldrsbteq ip, [r8], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r0, r9, ip, lsr #7 │ │ │ │ + ldrsbteq ip, [r8], #-202 @ 0xffffff36 │ │ │ │ + ldrhteq r0, [r9], #-48 @ 0xffffffd0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febacd0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrd pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @@ -68821,16 +68821,16 @@ │ │ │ │ @ instruction: 0xf7c24478 │ │ │ │ blls 1d3f2c │ │ │ │ @ instruction: 0xf7bbe7e3 │ │ │ │ svclt 0x0000ed76 │ │ │ │ addeq r8, r4, sl, ror #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r8, r4, r2, asr #29 │ │ │ │ - rsbseq ip, r8, r4, lsr #24 │ │ │ │ - ldrshteq r0, [r9], #-36 @ 0xffffffdc │ │ │ │ + rsbseq ip, r8, r8, lsr #24 │ │ │ │ + ldrshteq r0, [r9], #-40 @ 0xffffffd8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 11105c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ strmi fp, [sl], pc, lsl #1 │ │ │ │ @ instruction: 0x469849bf │ │ │ │ @@ -69022,29 +69022,29 @@ │ │ │ │ @ instruction: 0xf7c14478 │ │ │ │ ssat pc, #27, r9, asr #30 @ │ │ │ │ ssat r4, #25, r4, asr #12 │ │ │ │ bl ff913d98 │ │ │ │ ... │ │ │ │ addeq r8, r4, r4, asr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r8, r8, lsl #23 │ │ │ │ - rsbseq r0, r9, r8, asr r2 │ │ │ │ + rsbseq ip, r8, ip, lsl #23 │ │ │ │ + rsbseq r0, r9, ip, asr r2 │ │ │ │ strdeq r8, [r4], r2 │ │ │ │ - rsbseq ip, r8, r2, lsl fp │ │ │ │ - rsbseq r0, r9, r2, ror #3 │ │ │ │ - ldrshteq ip, [r8], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r0, r9, r8, asr #3 │ │ │ │ - rsbseq ip, r8, r8, asr #21 │ │ │ │ - @ instruction: 0x00790198 │ │ │ │ - rsbseq ip, r8, r2, lsr #20 │ │ │ │ - ldrshteq r0, [r9], #-2 │ │ │ │ - rsbseq ip, r8, ip, lsl r9 │ │ │ │ - rsbseq pc, r8, ip, ror #31 │ │ │ │ - rsbseq ip, r8, r0, lsl #18 │ │ │ │ - ldrsbteq pc, [r8], #-240 @ 0xffffff10 @ │ │ │ │ + rsbseq ip, r8, r6, lsl fp │ │ │ │ + rsbseq r0, r9, r6, ror #3 │ │ │ │ + ldrshteq ip, [r8], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r0, r9, ip, asr #3 │ │ │ │ + rsbseq ip, r8, ip, asr #21 │ │ │ │ + @ instruction: 0x0079019c │ │ │ │ + rsbseq ip, r8, r6, lsr #20 │ │ │ │ + ldrshteq r0, [r9], #-6 │ │ │ │ + rsbseq ip, r8, r0, lsr #18 │ │ │ │ + ldrshteq pc, [r8], #-240 @ 0xffffff10 @ │ │ │ │ + rsbseq ip, r8, r4, lsl #18 │ │ │ │ + ldrsbteq pc, [r8], #-244 @ 0xffffff0c @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r5, lsl #1 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x46114699 │ │ │ │ @@ -69082,19 +69082,19 @@ │ │ │ │ @ instruction: 0x462922d3 │ │ │ │ ldrbtmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf7be2210 │ │ │ │ movwcs pc, #4033 @ 0xfc1 @ │ │ │ │ eorvs r4, fp, r0, lsr #12 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - rsbseq ip, r8, ip, asr r8 │ │ │ │ - rsbseq pc, r8, ip, lsr #30 │ │ │ │ - rsbseq ip, r8, r2, lsr #16 │ │ │ │ - ldrshteq pc, [r8], #-226 @ 0xffffff1e @ │ │ │ │ - rsbseq ip, r8, sl, lsl r8 │ │ │ │ + rsbseq ip, r8, r0, ror #16 │ │ │ │ + rsbseq pc, r8, r0, lsr pc @ │ │ │ │ + rsbseq ip, r8, r6, lsr #16 │ │ │ │ + ldrshteq pc, [r8], #-230 @ 0xffffff1a @ │ │ │ │ + rsbseq ip, r8, lr, lsl r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ bvs fe527a3c │ │ │ │ @ instruction: 0x46076a52 │ │ │ │ @@ -69173,18 +69173,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r8, #-772]! @ 0xfffffcfc │ │ │ │ strtmi r4, [r9], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7c14478 │ │ │ │ strtmi pc, [r8], -r3, lsr #28 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - @ instruction: 0x0078c79a │ │ │ │ - rsbseq pc, r8, sl, ror #28 │ │ │ │ - @ instruction: 0x0078c694 │ │ │ │ - rsbseq pc, r8, r4, ror #26 │ │ │ │ + @ instruction: 0x0078c79e │ │ │ │ + rsbseq pc, r8, lr, ror #28 │ │ │ │ + @ instruction: 0x0078c698 │ │ │ │ + rsbseq pc, r8, r8, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2915e8 >::_M_default_append(unsigned int)@@Base+0xea54> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ adclt r4, r9, r7, ror lr │ │ │ │ @ instruction: 0x46174d77 │ │ │ │ @@ -69556,17 +69556,17 @@ │ │ │ │ @ instruction: 0xf10b9b13 │ │ │ │ ldrbmi r0, [fp, #-2817] @ 0xfffff4ff │ │ │ │ ldclge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ bfi r9, sp, (invalid: 28:1) │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrsbteq ip, [r8], #-42 @ 0xffffffd6 │ │ │ │ - ldrshteq ip, [r8], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq pc, r8, r8, asr #17 │ │ │ │ + ldrsbteq ip, [r8], #-46 @ 0xffffffd2 │ │ │ │ + ldrshteq ip, [r8], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq pc, r8, ip, asr #17 │ │ │ │ addeq r8, r4, r0, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ vhadd.s8 d25, d0, d14 │ │ │ │ ldmmi r1, {r0, r2, r3, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1314644 │ │ │ │ stmdbls lr, {r0, r1, r2, r3, r7, fp, lr} │ │ │ │ @@ -69708,49 +69708,49 @@ │ │ │ │ cmppmi lr, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2086 @ 0xfffff7da │ │ │ │ @ instruction: 0xf7c1300c │ │ │ │ stmdami r5!, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2318 @ 0xfffff6f2 │ │ │ │ @ instruction: 0xf9eef7c1 │ │ │ │ strbt r9, [r7], lr, lsl #22 │ │ │ │ - rsbseq ip, r8, r8, asr r0 │ │ │ │ - rsbseq pc, r8, r8, lsr #14 │ │ │ │ - rsbseq ip, r8, ip, lsr r0 │ │ │ │ - rsbseq pc, r8, ip, lsl #14 │ │ │ │ - rsbseq ip, r8, lr, lsl r0 │ │ │ │ - rsbseq pc, r8, lr, ror #13 │ │ │ │ - rsbseq ip, r8, r0 │ │ │ │ - ldrsbteq pc, [r8], #-96 @ 0xffffffa0 @ │ │ │ │ - ldrsbteq fp, [r8], #-248 @ 0xffffff08 │ │ │ │ - rsbseq pc, r8, r8, lsr #13 │ │ │ │ - ldrhteq fp, [r8], #-250 @ 0xffffff06 │ │ │ │ - rsbseq pc, r8, sl, lsl #13 │ │ │ │ - @ instruction: 0x0078bf9c │ │ │ │ - rsbseq pc, r8, ip, ror #12 │ │ │ │ - rsbseq fp, r8, lr, ror pc │ │ │ │ - rsbseq pc, r8, lr, asr #12 │ │ │ │ - rsbseq fp, r8, r0, ror #30 │ │ │ │ - rsbseq pc, r8, r0, lsr r6 @ │ │ │ │ - rsbseq fp, r8, r2, asr #30 │ │ │ │ - rsbseq pc, r8, r2, lsl r6 @ │ │ │ │ - rsbseq fp, r8, r4, lsr #30 │ │ │ │ - ldrshteq pc, [r8], #-84 @ 0xffffffac @ │ │ │ │ - rsbseq fp, r8, r6, lsl #30 │ │ │ │ - ldrsbteq pc, [r8], #-86 @ 0xffffffaa @ │ │ │ │ - rsbseq fp, r8, r8, ror #29 │ │ │ │ - ldrhteq pc, [r8], #-88 @ 0xffffffa8 @ │ │ │ │ - ldrhteq fp, [r8], #-238 @ 0xffffff12 │ │ │ │ - rsbseq pc, r8, lr, lsl #11 │ │ │ │ - @ instruction: 0x0078be94 │ │ │ │ - rsbseq pc, r8, r4, ror #10 │ │ │ │ - rsbseq fp, r8, sl, ror lr │ │ │ │ - rsbseq pc, r8, r8, asr #10 │ │ │ │ - rsbseq fp, r8, lr, ror #28 │ │ │ │ - rsbseq fp, r8, sl, lsr #28 │ │ │ │ - ldrshteq pc, [r8], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbseq ip, r8, ip, asr r0 │ │ │ │ + rsbseq pc, r8, ip, lsr #14 │ │ │ │ + rsbseq ip, r8, r0, asr #32 │ │ │ │ + rsbseq pc, r8, r0, lsl r7 @ │ │ │ │ + rsbseq ip, r8, r2, lsr #32 │ │ │ │ + ldrshteq pc, [r8], #-98 @ 0xffffff9e @ │ │ │ │ + rsbseq ip, r8, r4 │ │ │ │ + ldrsbteq pc, [r8], #-100 @ 0xffffff9c @ │ │ │ │ + ldrsbteq fp, [r8], #-252 @ 0xffffff04 │ │ │ │ + rsbseq pc, r8, ip, lsr #13 │ │ │ │ + ldrhteq fp, [r8], #-254 @ 0xffffff02 │ │ │ │ + rsbseq pc, r8, lr, lsl #13 │ │ │ │ + rsbseq fp, r8, r0, lsr #31 │ │ │ │ + rsbseq pc, r8, r0, ror r6 @ │ │ │ │ + rsbseq fp, r8, r2, lsl #31 │ │ │ │ + rsbseq pc, r8, r2, asr r6 @ │ │ │ │ + rsbseq fp, r8, r4, ror #30 │ │ │ │ + rsbseq pc, r8, r4, lsr r6 @ │ │ │ │ + rsbseq fp, r8, r6, asr #30 │ │ │ │ + rsbseq pc, r8, r6, lsl r6 @ │ │ │ │ + rsbseq fp, r8, r8, lsr #30 │ │ │ │ + ldrshteq pc, [r8], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbseq fp, r8, sl, lsl #30 │ │ │ │ + ldrsbteq pc, [r8], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbseq fp, r8, ip, ror #29 │ │ │ │ + ldrhteq pc, [r8], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbseq fp, r8, r2, asr #29 │ │ │ │ + @ instruction: 0x0078f592 │ │ │ │ + @ instruction: 0x0078be98 │ │ │ │ + rsbseq pc, r8, r8, ror #10 │ │ │ │ + rsbseq fp, r8, lr, ror lr │ │ │ │ + rsbseq pc, r8, ip, asr #10 │ │ │ │ + rsbseq fp, r8, r2, ror lr │ │ │ │ + rsbseq fp, r8, lr, lsr #28 │ │ │ │ + ldrshteq pc, [r8], #-78 @ 0xffffffb2 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febadc10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8920fd8 │ │ │ │ @ instruction: 0x461d405d │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldreq pc, [r0], #-20 @ 0xffffffec │ │ │ │ @@ -69855,23 +69855,23 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf810f7c1 │ │ │ │ stmdbls r3, {r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7c14478 │ │ │ │ blls 154eec │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq fp, r8, sl, ror #26 │ │ │ │ - rsbseq fp, r8, sl, asr sp │ │ │ │ - rsbseq fp, r8, r0, lsr #25 │ │ │ │ - rsbseq fp, r8, r8, lsr #24 │ │ │ │ - ldrshteq pc, [r8], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbseq fp, r8, r6, lsl #24 │ │ │ │ - ldrsbteq pc, [r8], #-38 @ 0xffffffda @ │ │ │ │ - rsbseq fp, r8, r4, ror #23 │ │ │ │ - ldrhteq pc, [r8], #-36 @ 0xffffffdc @ │ │ │ │ + rsbseq fp, r8, lr, ror #26 │ │ │ │ + rsbseq fp, r8, lr, asr sp │ │ │ │ + rsbseq fp, r8, r4, lsr #25 │ │ │ │ + rsbseq fp, r8, ip, lsr #24 │ │ │ │ + ldrshteq pc, [r8], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbseq fp, r8, sl, lsl #24 │ │ │ │ + ldrsbteq pc, [r8], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbseq fp, r8, r8, ror #23 │ │ │ │ + ldrhteq pc, [r8], #-40 @ 0xffffffd8 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, pc, lsr #28 │ │ │ │ tstcs r0, pc, lsr #24 │ │ │ │ ldcls 4, cr4, [r0, #-504] @ 0xfffffe08 │ │ │ │ @@ -69919,16 +69919,16 @@ │ │ │ │ @ instruction: 0xf852f7c1 │ │ │ │ movwcs lr, #30646 @ 0x77b6 │ │ │ │ ldr r6, [r2, fp, lsr #32]! │ │ │ │ ldcl 7, cr15, [sl], {186} @ 0xba │ │ │ │ addeq r7, r4, ip, lsl #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r7, r4, ip, ror #27 │ │ │ │ - rsbseq fp, r8, r8, lsl #22 │ │ │ │ - ldrsbteq pc, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbseq fp, r8, ip, lsl #22 │ │ │ │ + rsbseq pc, r8, r2, ror #3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, ip, r2, asr #24 │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0x4691447c │ │ │ │ @@ -69992,22 +69992,22 @@ │ │ │ │ cmppvs pc, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ streq pc, [sl, #-111] @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 15, cr15, cr10, cr0, {6} │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7c04478 │ │ │ │ @ instruction: 0xe7ccffb5 │ │ │ │ - rsbseq fp, r8, r8, lsl #23 │ │ │ │ - rsbseq fp, r8, r0, lsr #21 │ │ │ │ - ldrshteq fp, [r8], #-156 @ 0xffffff64 │ │ │ │ - rsbseq pc, r8, ip, asr #1 │ │ │ │ - ldrsbteq fp, [r8], #-152 @ 0xffffff68 │ │ │ │ - rsbseq pc, r8, r6, lsr #1 │ │ │ │ - ldrhteq fp, [r8], #-152 @ 0xffffff68 │ │ │ │ - @ instruction: 0x0078ba98 │ │ │ │ + rsbseq fp, r8, ip, lsl #23 │ │ │ │ + rsbseq fp, r8, r4, lsr #21 │ │ │ │ + rsbseq fp, r8, r0, lsl #20 │ │ │ │ + ldrsbteq pc, [r8], #-0 @ │ │ │ │ + ldrsbteq fp, [r8], #-156 @ 0xffffff64 │ │ │ │ + rsbseq pc, r8, sl, lsr #1 │ │ │ │ + ldrhteq fp, [r8], #-156 @ 0xffffff64 │ │ │ │ + @ instruction: 0x0078ba9c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1122cc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4692b091 │ │ │ │ smlabtcs r1, sp, ip, r4 │ │ │ │ @@ -70214,44 +70214,44 @@ │ │ │ │ tstpeq r8, pc, rrx @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7c04478 │ │ │ │ @ instruction: 0xf06ffe01 │ │ │ │ movwls r0, #41736 @ 0xa308 │ │ │ │ svclt 0x0000e707 │ │ │ │ addeq r7, r4, r4, ror #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq fp, [r8], #-152 @ 0xffffff68 │ │ │ │ - rsbseq fp, r8, r2, asr r8 │ │ │ │ - rsbseq lr, r8, r2, lsr #30 │ │ │ │ - rsbseq fp, r8, sl, lsr r8 │ │ │ │ - rsbseq lr, r8, sl, lsl #30 │ │ │ │ + ldrshteq fp, [r8], #-156 @ 0xffffff64 │ │ │ │ + rsbseq fp, r8, r6, asr r8 │ │ │ │ + rsbseq lr, r8, r6, lsr #30 │ │ │ │ + rsbseq fp, r8, lr, lsr r8 │ │ │ │ + rsbseq lr, r8, lr, lsl #30 │ │ │ │ addeq r7, r4, r2, lsr #21 │ │ │ │ - ldrshteq fp, [r8], #-126 @ 0xffffff82 │ │ │ │ - rsbseq lr, r8, lr, asr #29 │ │ │ │ - ldrhteq fp, [r8], #-116 @ 0xffffff8c │ │ │ │ - rsbseq lr, r8, r4, lsl #29 │ │ │ │ - @ instruction: 0x0078b798 │ │ │ │ - @ instruction: 0x0078b89c │ │ │ │ - rsbseq fp, r8, lr, ror #14 │ │ │ │ - rsbseq lr, r8, lr, lsr lr │ │ │ │ - rsbseq fp, r8, r4, asr r7 │ │ │ │ - rsbseq lr, r8, r4, lsr #28 │ │ │ │ - rsbseq fp, r8, r8, lsr r7 │ │ │ │ - ldrhteq fp, [r8], #-108 @ 0xffffff94 │ │ │ │ - rsbseq fp, r8, sl, lsl r7 │ │ │ │ - rsbseq fp, r8, r2, asr r8 │ │ │ │ - ldrshteq fp, [r8], #-108 @ 0xffffff94 │ │ │ │ - rsbseq lr, r8, ip, asr #27 │ │ │ │ - ldrsbteq fp, [r8], #-108 @ 0xffffff94 │ │ │ │ - rsbseq fp, r8, r6, asr #16 │ │ │ │ - rsbseq fp, r8, lr, lsl #15 │ │ │ │ - rsbseq fp, r8, sl, lsl #13 │ │ │ │ - rsbseq fp, r8, r2, lsr #16 │ │ │ │ - rsbseq fp, r8, r8, ror #12 │ │ │ │ - ldrsbteq fp, [r8], #-112 @ 0xffffff90 │ │ │ │ - rsbseq lr, r8, r0, lsr #26 │ │ │ │ + rsbseq fp, r8, r2, lsl #16 │ │ │ │ + ldrsbteq lr, [r8], #-226 @ 0xffffff1e │ │ │ │ + ldrhteq fp, [r8], #-120 @ 0xffffff88 │ │ │ │ + rsbseq lr, r8, r8, lsl #29 │ │ │ │ + @ instruction: 0x0078b79c │ │ │ │ + rsbseq fp, r8, r0, lsr #17 │ │ │ │ + rsbseq fp, r8, r2, ror r7 │ │ │ │ + rsbseq lr, r8, r2, asr #28 │ │ │ │ + rsbseq fp, r8, r8, asr r7 │ │ │ │ + rsbseq lr, r8, r8, lsr #28 │ │ │ │ + rsbseq fp, r8, ip, lsr r7 │ │ │ │ + rsbseq fp, r8, r0, asr #13 │ │ │ │ + rsbseq fp, r8, lr, lsl r7 │ │ │ │ + rsbseq fp, r8, r6, asr r8 │ │ │ │ + rsbseq fp, r8, r0, lsl #14 │ │ │ │ + ldrsbteq lr, [r8], #-208 @ 0xffffff30 │ │ │ │ + rsbseq fp, r8, r0, ror #13 │ │ │ │ + rsbseq fp, r8, sl, asr #16 │ │ │ │ + @ instruction: 0x0078b792 │ │ │ │ + rsbseq fp, r8, lr, lsl #13 │ │ │ │ + rsbseq fp, r8, r6, lsr #16 │ │ │ │ + rsbseq fp, r8, ip, ror #12 │ │ │ │ + ldrsbteq fp, [r8], #-116 @ 0xffffff8c │ │ │ │ + rsbseq lr, r8, r4, lsr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febae3e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, lr, r8, lsl r5 │ │ │ │ ldrcc pc, [r4, #-2271] @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -70576,94 +70576,94 @@ │ │ │ │ strb pc, [r0, #2865]! @ 0xb31 @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ addeq r7, r4, sl, lsl r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r8, r0, lsr #11 │ │ │ │ - rsbseq fp, r8, r0, asr #12 │ │ │ │ + rsbseq fp, r8, r4, lsr #11 │ │ │ │ + rsbseq fp, r8, r4, asr #12 │ │ │ │ @ instruction: 0xffffccd5 │ │ │ │ - rsbseq fp, r8, ip, lsr r7 │ │ │ │ + rsbseq fp, r8, r0, asr #14 │ │ │ │ @ instruction: 0xffffc9c3 │ │ │ │ @ instruction: 0xffffcaf7 │ │ │ │ andeq r2, r0, fp, lsr r2 │ │ │ │ andeq r2, r0, r7, lsl #5 │ │ │ │ - rsbseq fp, r8, lr, asr r7 │ │ │ │ - rsbseq fp, r8, lr, ror #9 │ │ │ │ - ldrhteq lr, [r8], #-188 @ 0xffffff44 │ │ │ │ + rsbseq fp, r8, r2, ror #14 │ │ │ │ + ldrshteq fp, [r8], #-66 @ 0xffffffbe │ │ │ │ + rsbseq lr, r8, r0, asr #23 │ │ │ │ addeq r7, r4, r2, asr r7 │ │ │ │ andeq r0, r0, fp, asr #26 │ │ │ │ andeq r0, r0, r5, ror #10 │ │ │ │ @ instruction: 0xfffff70d │ │ │ │ - rsbseq fp, r8, r4, lsl #9 │ │ │ │ - rsbseq lr, r8, r2, asr fp │ │ │ │ - rsbseq fp, r8, r6, ror #8 │ │ │ │ - rsbseq lr, r8, r4, lsr fp │ │ │ │ - rsbseq fp, r8, r8, asr #8 │ │ │ │ - rsbseq lr, r8, r6, lsl fp │ │ │ │ + rsbseq fp, r8, r8, lsl #9 │ │ │ │ + rsbseq lr, r8, r6, asr fp │ │ │ │ + rsbseq fp, r8, sl, ror #8 │ │ │ │ + rsbseq lr, r8, r8, lsr fp │ │ │ │ + rsbseq fp, r8, ip, asr #8 │ │ │ │ + rsbseq lr, r8, sl, lsl fp │ │ │ │ @ instruction: 0xffffc803 │ │ │ │ @ instruction: 0xffffc775 │ │ │ │ - rsbseq fp, r8, r6, lsl #8 │ │ │ │ - ldrsbteq lr, [r8], #-166 @ 0xffffff5a │ │ │ │ - rsbseq fp, r8, ip, ror #7 │ │ │ │ - ldrhteq lr, [r8], #-172 @ 0xffffff54 │ │ │ │ + rsbseq fp, r8, sl, lsl #8 │ │ │ │ + ldrsbteq lr, [r8], #-170 @ 0xffffff56 │ │ │ │ + ldrshteq fp, [r8], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq lr, r8, r0, asr #21 │ │ │ │ @ instruction: 0xffffc6f7 │ │ │ │ - rsbseq fp, r8, r0, asr #7 │ │ │ │ - @ instruction: 0x0078ea90 │ │ │ │ + rsbseq fp, r8, r4, asr #7 │ │ │ │ + @ instruction: 0x0078ea94 │ │ │ │ @ instruction: 0xffffaabf │ │ │ │ - @ instruction: 0x0078b394 │ │ │ │ - rsbseq lr, r8, r4, ror #20 │ │ │ │ + @ instruction: 0x0078b398 │ │ │ │ + rsbseq lr, r8, r8, ror #20 │ │ │ │ @ instruction: 0xffffe6eb │ │ │ │ - rsbseq fp, r8, r8, ror #6 │ │ │ │ - rsbseq lr, r8, r8, lsr sl │ │ │ │ - rsbseq fp, r8, sl, asr #6 │ │ │ │ - rsbseq lr, r8, r8, lsl sl │ │ │ │ - rsbseq fp, r8, sl, lsr #6 │ │ │ │ - rsbseq fp, r8, r4, asr #10 │ │ │ │ + rsbseq fp, r8, ip, ror #6 │ │ │ │ + rsbseq lr, r8, ip, lsr sl │ │ │ │ + rsbseq fp, r8, lr, asr #6 │ │ │ │ + rsbseq lr, r8, ip, lsl sl │ │ │ │ + rsbseq fp, r8, lr, lsr #6 │ │ │ │ + rsbseq fp, r8, r8, asr #10 │ │ │ │ @ instruction: 0xfffff98b │ │ │ │ - rsbseq fp, r8, r0, lsl #6 │ │ │ │ - ldrsbteq lr, [r8], #-144 @ 0xffffff70 │ │ │ │ + rsbseq fp, r8, r4, lsl #6 │ │ │ │ + ldrsbteq lr, [r8], #-148 @ 0xffffff6c │ │ │ │ @ instruction: 0xffffec75 │ │ │ │ - rsbseq fp, r8, ip, asr #5 │ │ │ │ - @ instruction: 0x0078e99c │ │ │ │ + ldrsbteq fp, [r8], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq lr, r8, r0, lsr #19 │ │ │ │ @ instruction: 0xffffc4ef │ │ │ │ - rsbseq fp, r8, r0, lsr #5 │ │ │ │ - rsbseq lr, r8, r0, ror r9 │ │ │ │ + rsbseq fp, r8, r4, lsr #5 │ │ │ │ + rsbseq lr, r8, r4, ror r9 │ │ │ │ @ instruction: 0xffffbc77 │ │ │ │ - rsbseq fp, r8, r8, ror #4 │ │ │ │ - rsbseq lr, r8, r8, lsr r9 │ │ │ │ + rsbseq fp, r8, ip, ror #4 │ │ │ │ + rsbseq lr, r8, ip, lsr r9 │ │ │ │ @ instruction: 0xfffff69b │ │ │ │ @ instruction: 0xffffe4d1 │ │ │ │ - rsbseq fp, r8, lr, lsr #4 │ │ │ │ - ldrshteq lr, [r8], #-142 @ 0xffffff72 │ │ │ │ + rsbseq fp, r8, r2, lsr r2 │ │ │ │ + rsbseq lr, r8, r2, lsl #18 │ │ │ │ @ instruction: 0xffffc009 │ │ │ │ - rsbseq fp, r8, r2, lsl #4 │ │ │ │ - ldrsbteq lr, [r8], #-130 @ 0xffffff7e │ │ │ │ + rsbseq fp, r8, r6, lsl #4 │ │ │ │ + ldrsbteq lr, [r8], #-134 @ 0xffffff7a │ │ │ │ @ instruction: 0x00001eb1 │ │ │ │ - ldrsbteq fp, [r8], #-22 @ 0xffffffea │ │ │ │ - rsbseq lr, r8, r6, lsr #17 │ │ │ │ + ldrsbteq fp, [r8], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq lr, r8, sl, lsr #17 │ │ │ │ @ instruction: 0xffffb05d │ │ │ │ - rsbseq fp, r8, sl, lsr #3 │ │ │ │ - rsbseq lr, r8, sl, ror r8 │ │ │ │ + rsbseq fp, r8, lr, lsr #3 │ │ │ │ + rsbseq lr, r8, lr, ror r8 │ │ │ │ @ instruction: 0xffffa8b9 │ │ │ │ - rsbseq fp, r8, lr, ror r1 │ │ │ │ - rsbseq lr, r8, lr, asr #16 │ │ │ │ - ldrsbteq fp, [r8], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq fp, r8, r8, lsl #8 │ │ │ │ - rsbseq fp, r8, r2, asr #2 │ │ │ │ - rsbseq lr, r8, r2, lsl r8 │ │ │ │ - rsbseq fp, r8, lr, lsr #8 │ │ │ │ - rsbseq fp, r8, r8, ror #7 │ │ │ │ - ldrshteq fp, [r8], #-8 │ │ │ │ - rsbseq lr, r8, r8, asr #15 │ │ │ │ - rsbseq fp, r8, r6, lsl r4 │ │ │ │ - @ instruction: 0x0078b498 │ │ │ │ - ldrhteq fp, [r8], #-0 │ │ │ │ - rsbseq lr, r8, r0, lsl #15 │ │ │ │ + rsbseq fp, r8, r2, lsl #3 │ │ │ │ + rsbseq lr, r8, r2, asr r8 │ │ │ │ + ldrsbteq fp, [r8], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq fp, r8, ip, lsl #8 │ │ │ │ + rsbseq fp, r8, r6, asr #2 │ │ │ │ + rsbseq lr, r8, r6, lsl r8 │ │ │ │ + rsbseq fp, r8, r2, lsr r4 │ │ │ │ + rsbseq fp, r8, ip, ror #7 │ │ │ │ + ldrshteq fp, [r8], #-12 │ │ │ │ + rsbseq lr, r8, ip, asr #15 │ │ │ │ + rsbseq fp, r8, sl, lsl r4 │ │ │ │ + @ instruction: 0x0078b49c │ │ │ │ + ldrhteq fp, [r8], #-4 │ │ │ │ + rsbseq lr, r8, r4, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febaea54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -70674,16 +70674,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7c0300c │ │ │ │ stmdami r5, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 199578c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq sl, r8, r6, lsl pc │ │ │ │ - rsbseq lr, r8, r6, ror #11 │ │ │ │ + rsbseq sl, r8, sl, lsl pc │ │ │ │ + rsbseq lr, r8, sl, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe095bdc │ │ │ │ ldclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df461c │ │ │ │ strmi r3, [r7], -r8, lsr #13 │ │ │ │ @@ -71108,66 +71108,66 @@ │ │ │ │ @ instruction: 0xf7bf300c │ │ │ │ ldmdami r0!, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7bf4478 │ │ │ │ str pc, [fp, r1, lsl #30]! │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r8, lr, lsr #31 │ │ │ │ + ldrhteq sl, [r8], #-242 @ 0xffffff0e │ │ │ │ addeq r7, r4, r8, asr #2 │ │ │ │ - rsbseq sl, r8, r8, asr #28 │ │ │ │ - rsbseq fp, r8, sl, lsr #4 │ │ │ │ + rsbseq sl, r8, ip, asr #28 │ │ │ │ + rsbseq fp, r8, lr, lsr #4 │ │ │ │ addeq r7, r4, r4, lsr #1 │ │ │ │ - rsbseq sl, r8, r4, lsl lr │ │ │ │ - rsbseq sl, r8, r8, ror #26 │ │ │ │ - rsbseq sl, r8, r2, lsr #24 │ │ │ │ - ldrshteq lr, [r8], #-32 @ 0xffffffe0 │ │ │ │ - ldrhteq sl, [r8], #-180 @ 0xffffff4c │ │ │ │ - rsbseq lr, r8, r4, lsl #5 │ │ │ │ - rsbseq sl, r8, r4, lsr #23 │ │ │ │ - rsbseq sl, r8, r8, lsr #24 │ │ │ │ - rsbseq sl, r8, r0, lsl sl │ │ │ │ - rsbseq lr, r8, r0, ror #1 │ │ │ │ - rsbseq sl, r8, r4, ror #19 │ │ │ │ - ldrhteq lr, [r8], #-4 │ │ │ │ - rsbseq sl, r8, r8, lsr #19 │ │ │ │ - rsbseq lr, r8, r8, ror r0 │ │ │ │ - rsbseq sl, r8, sl, lsl #19 │ │ │ │ - rsbseq lr, r8, sl, asr r0 │ │ │ │ - rsbseq sl, r8, ip, ror #18 │ │ │ │ - rsbseq lr, r8, ip, lsr r0 │ │ │ │ - rsbseq sl, r8, lr, asr #18 │ │ │ │ - rsbseq lr, r8, lr, lsl r0 │ │ │ │ - rsbseq sl, r8, r0, lsr r9 │ │ │ │ - rsbseq lr, r8, r0 │ │ │ │ - rsbseq sl, r8, r4, lsl r9 │ │ │ │ - ldrshteq sl, [r8], #-148 @ 0xffffff6c │ │ │ │ - ldrshteq sl, [r8], #-136 @ 0xffffff78 │ │ │ │ - rsbseq sp, r8, r6, asr #31 │ │ │ │ - ldrsbteq sl, [r8], #-138 @ 0xffffff76 │ │ │ │ - rsbseq sp, r8, r8, lsr #31 │ │ │ │ - rsbseq sl, r8, r0, asr #17 │ │ │ │ - rsbseq sp, r8, lr, lsl #31 │ │ │ │ - rsbseq sl, r8, r4, lsr #17 │ │ │ │ - rsbseq sp, r8, r2, ror pc │ │ │ │ - rsbseq sl, r8, r6, lsl #17 │ │ │ │ - rsbseq sp, r8, r4, asr pc │ │ │ │ - rsbseq sl, r8, ip, ror #16 │ │ │ │ - rsbseq sp, r8, sl, lsr pc │ │ │ │ - rsbseq sl, r8, r2, asr r8 │ │ │ │ - rsbseq sp, r8, r0, lsr #30 │ │ │ │ + rsbseq sl, r8, r8, lsl lr │ │ │ │ + rsbseq sl, r8, ip, ror #26 │ │ │ │ + rsbseq sl, r8, r6, lsr #24 │ │ │ │ + ldrshteq lr, [r8], #-36 @ 0xffffffdc │ │ │ │ + ldrhteq sl, [r8], #-184 @ 0xffffff48 │ │ │ │ + rsbseq lr, r8, r8, lsl #5 │ │ │ │ + rsbseq sl, r8, r8, lsr #23 │ │ │ │ + rsbseq sl, r8, ip, lsr #24 │ │ │ │ + rsbseq sl, r8, r4, lsl sl │ │ │ │ + rsbseq lr, r8, r4, ror #1 │ │ │ │ + rsbseq sl, r8, r8, ror #19 │ │ │ │ + ldrhteq lr, [r8], #-8 │ │ │ │ + rsbseq sl, r8, ip, lsr #19 │ │ │ │ + rsbseq lr, r8, ip, ror r0 │ │ │ │ + rsbseq sl, r8, lr, lsl #19 │ │ │ │ + rsbseq lr, r8, lr, asr r0 │ │ │ │ + rsbseq sl, r8, r0, ror r9 │ │ │ │ + rsbseq lr, r8, r0, asr #32 │ │ │ │ + rsbseq sl, r8, r2, asr r9 │ │ │ │ + rsbseq lr, r8, r2, lsr #32 │ │ │ │ + rsbseq sl, r8, r4, lsr r9 │ │ │ │ + rsbseq lr, r8, r4 │ │ │ │ + rsbseq sl, r8, r8, lsl r9 │ │ │ │ + ldrshteq sl, [r8], #-152 @ 0xffffff68 │ │ │ │ + ldrshteq sl, [r8], #-140 @ 0xffffff74 │ │ │ │ + rsbseq sp, r8, sl, asr #31 │ │ │ │ + ldrsbteq sl, [r8], #-142 @ 0xffffff72 │ │ │ │ + rsbseq sp, r8, ip, lsr #31 │ │ │ │ + rsbseq sl, r8, r4, asr #17 │ │ │ │ + @ instruction: 0x0078df92 │ │ │ │ + rsbseq sl, r8, r8, lsr #17 │ │ │ │ + rsbseq sp, r8, r6, ror pc │ │ │ │ + rsbseq sl, r8, sl, lsl #17 │ │ │ │ + rsbseq sp, r8, r8, asr pc │ │ │ │ + rsbseq sl, r8, r0, ror r8 │ │ │ │ + rsbseq sp, r8, lr, lsr pc │ │ │ │ + rsbseq sl, r8, r6, asr r8 │ │ │ │ + rsbseq sp, r8, r4, lsr #30 │ │ │ │ ldrtmi r4, [r1], -r6, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [lr, #764] @ 0x2fc │ │ │ │ @ instruction: 0xf04f4804 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 7, 4, pc, cr8, cr15, {5} │ │ │ │ svclt 0x0000e742 │ │ │ │ - rsbseq sl, r8, r0, lsl #15 │ │ │ │ - rsbseq sp, r8, lr, asr #28 │ │ │ │ + rsbseq sl, r8, r4, lsl #15 │ │ │ │ + rsbseq sp, r8, r2, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ umullslt r4, r9, sp, sp │ │ │ │ @ instruction: 0x46984c9d │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -71325,28 +71325,28 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [r2, #-764] @ 0xfffffd04 │ │ │ │ @ instruction: 0xf7b9e7e2 │ │ │ │ svclt 0x0000e9de │ │ │ │ addeq r6, r4, r8, asr #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r6, r4, ip, lsl #19 │ │ │ │ - rsbseq sl, r8, sl, lsl #14 │ │ │ │ - rsbseq sl, r8, r8, lsl #12 │ │ │ │ - rsbseq sl, r8, r2, lsl #11 │ │ │ │ - rsbseq sp, r8, r2, asr ip │ │ │ │ - rsbseq sl, r8, r4, ror #10 │ │ │ │ - rsbseq sp, r8, r4, lsr ip │ │ │ │ - rsbseq sl, r8, r6, asr #10 │ │ │ │ - rsbseq sp, r8, r6, lsl ip │ │ │ │ - rsbseq sl, r8, ip, lsr #10 │ │ │ │ - ldrshteq sp, [r8], #-186 @ 0xffffff46 │ │ │ │ - rsbseq sl, r8, lr, lsl #10 │ │ │ │ - ldrsbteq sp, [r8], #-188 @ 0xffffff44 │ │ │ │ - ldrshteq sl, [r8], #-68 @ 0xffffffbc │ │ │ │ - rsbseq sp, r8, r2, asr #23 │ │ │ │ + rsbseq sl, r8, lr, lsl #14 │ │ │ │ + rsbseq sl, r8, ip, lsl #12 │ │ │ │ + rsbseq sl, r8, r6, lsl #11 │ │ │ │ + rsbseq sp, r8, r6, asr ip │ │ │ │ + rsbseq sl, r8, r8, ror #10 │ │ │ │ + rsbseq sp, r8, r8, lsr ip │ │ │ │ + rsbseq sl, r8, sl, asr #10 │ │ │ │ + rsbseq sp, r8, sl, lsl ip │ │ │ │ + rsbseq sl, r8, r0, lsr r5 │ │ │ │ + ldrshteq sp, [r8], #-190 @ 0xffffff42 │ │ │ │ + rsbseq sl, r8, r2, lsl r5 │ │ │ │ + rsbseq sp, r8, r0, ror #23 │ │ │ │ + ldrshteq sl, [r8], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq sp, r8, r6, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4137bc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq a96640 │ │ │ │ ldclmi 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ bmi ffea9b70 │ │ │ │ @@ -71596,15 +71596,15 @@ │ │ │ │ svclt 0x0004465d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ tst r7, pc │ │ │ │ ... │ │ │ │ addeq r6, r4, lr, ror #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r8, r4, asr r4 │ │ │ │ + rsbseq sl, r8, r8, asr r4 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ vmls.f d20, d16, d0[2] │ │ │ │ stmdavs fp!, {r3, r4, r8, pc} │ │ │ │ bls 6a9f98 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ @ instruction: 0xf7faab1c │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -71875,33 +71875,33 @@ │ │ │ │ blne 1294608 │ │ │ │ bleq 12d460c │ │ │ │ ldmdbge sl, {r5, r9, sl, lr} │ │ │ │ vld1.8 @ instruction: 0xf4acf0b5 │ │ │ │ stmdacs r1, {r7, r9, sl, lr} │ │ │ │ add sp, r9, pc, lsr #32 │ │ │ │ ... │ │ │ │ - rsbseq sl, r8, r0, rrx │ │ │ │ - rsbseq sp, r8, lr, lsr #14 │ │ │ │ - rsbseq sl, r8, r0, lsr r0 │ │ │ │ + rsbseq sl, r8, r4, rrx │ │ │ │ + rsbseq sp, r8, r2, lsr r7 │ │ │ │ + rsbseq sl, r8, r4, lsr r0 │ │ │ │ addeq r6, r4, lr, ror #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r8, lr, lsr #31 │ │ │ │ - rsbseq sp, r8, lr, ror r6 │ │ │ │ - rsbseq r9, r8, sl, asr pc │ │ │ │ - rsbseq sp, r8, sl, lsr #12 │ │ │ │ - rsbseq sl, r8, r8, ror r3 │ │ │ │ - @ instruction: 0x00789e9a │ │ │ │ - rsbseq sp, r8, sl, ror #10 │ │ │ │ - rsbseq r9, r8, r6, ror #28 │ │ │ │ - rsbseq sp, r8, r6, lsr r5 │ │ │ │ - rsbseq sl, r8, lr, lsr #3 │ │ │ │ - ldrsbteq r9, [r8], #-206 @ 0xffffff32 │ │ │ │ - rsbseq sp, r8, lr, lsr #7 │ │ │ │ - rsbseq r9, r8, r0, asr #25 │ │ │ │ - @ instruction: 0x0078d390 │ │ │ │ + ldrhteq r9, [r8], #-242 @ 0xffffff0e │ │ │ │ + rsbseq sp, r8, r2, lsl #13 │ │ │ │ + rsbseq r9, r8, lr, asr pc │ │ │ │ + rsbseq sp, r8, lr, lsr #12 │ │ │ │ + rsbseq sl, r8, ip, ror r3 │ │ │ │ + @ instruction: 0x00789e9e │ │ │ │ + rsbseq sp, r8, lr, ror #10 │ │ │ │ + rsbseq r9, r8, sl, ror #28 │ │ │ │ + rsbseq sp, r8, sl, lsr r5 │ │ │ │ + ldrhteq sl, [r8], #-18 @ 0xffffffee │ │ │ │ + rsbseq r9, r8, r2, ror #25 │ │ │ │ + ldrhteq sp, [r8], #-50 @ 0xffffffce │ │ │ │ + rsbseq r9, r8, r4, asr #25 │ │ │ │ + @ instruction: 0x0078d394 │ │ │ │ beq d4fdc │ │ │ │ @ instruction: 0xf43f45ba │ │ │ │ stmdavs fp!, {r1, r2, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ bls 6ea440 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ @ instruction: 0xf7faab1c │ │ │ │ stmdacs r1, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -72000,32 +72000,32 @@ │ │ │ │ @ instruction: 0xff4af7be │ │ │ │ @ instruction: 0xf04f4817 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf804f7bf │ │ │ │ @ instruction: 0xf7b8e7d9 │ │ │ │ svclt 0x0000ec90 │ │ │ │ ... │ │ │ │ - ldrhteq r9, [r8], #-186 @ 0xffffff46 │ │ │ │ - rsbseq sp, r8, sl, lsl #5 │ │ │ │ - @ instruction: 0x00789b9c │ │ │ │ - rsbseq r9, r8, r6, lsr #31 │ │ │ │ - rsbseq r9, r8, lr, ror #22 │ │ │ │ - rsbseq sp, r8, lr, lsr r2 │ │ │ │ - rsbseq r9, r8, r0, asr fp │ │ │ │ - rsbseq sp, r8, r0, lsr #4 │ │ │ │ - rsbseq r9, r8, sl, lsl fp │ │ │ │ - rsbseq sp, r8, sl, ror #3 │ │ │ │ - rsbseq r9, r8, r8, ror #21 │ │ │ │ - ldrhteq sp, [r8], #-24 @ 0xffffffe8 │ │ │ │ - ldrhteq r9, [r8], #-172 @ 0xffffff54 │ │ │ │ - rsbseq sp, r8, ip, lsl #3 │ │ │ │ - rsbseq r9, r8, r2, lsr #21 │ │ │ │ - rsbseq sp, r8, r0, ror r1 │ │ │ │ - rsbseq r9, r8, r8, asr sl │ │ │ │ - rsbseq sp, r8, r6, lsr #2 │ │ │ │ + ldrhteq r9, [r8], #-190 @ 0xffffff42 │ │ │ │ + rsbseq sp, r8, lr, lsl #5 │ │ │ │ + rsbseq r9, r8, r0, lsr #23 │ │ │ │ + rsbseq r9, r8, sl, lsr #31 │ │ │ │ + rsbseq r9, r8, r2, ror fp │ │ │ │ + rsbseq sp, r8, r2, asr #4 │ │ │ │ + rsbseq r9, r8, r4, asr fp │ │ │ │ + rsbseq sp, r8, r4, lsr #4 │ │ │ │ + rsbseq r9, r8, lr, lsl fp │ │ │ │ + rsbseq sp, r8, lr, ror #3 │ │ │ │ + rsbseq r9, r8, ip, ror #21 │ │ │ │ + ldrhteq sp, [r8], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r9, r8, r0, asr #21 │ │ │ │ + @ instruction: 0x0078d190 │ │ │ │ + rsbseq r9, r8, r6, lsr #21 │ │ │ │ + rsbseq sp, r8, r4, ror r1 │ │ │ │ + rsbseq r9, r8, ip, asr sl │ │ │ │ + rsbseq sp, r8, sl, lsr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 294264 >::_M_default_append(unsigned int)@@Base+0x116d0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ pkhbtmi fp, r3, pc, lsl #1 @ │ │ │ │ @ instruction: 0x460e48b3 │ │ │ │ @@ -72424,36 +72424,36 @@ │ │ │ │ ldmdami ip, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ ldc2 7, cr15, [r2], #760 @ 0x2f8 │ │ │ │ @ instruction: 0xf7b8e7dc │ │ │ │ svclt 0x0000e93e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r9, r8, r6, ror r6 │ │ │ │ - rsbseq ip, r8, r6, asr #26 │ │ │ │ - rsbseq r9, r8, sl, lsr #12 │ │ │ │ - ldrshteq ip, [r8], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r9, r8, r0, lsl r6 │ │ │ │ - rsbseq ip, r8, r0, ror #25 │ │ │ │ - ldrshteq r9, [r8], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq ip, r8, r0, asr #25 │ │ │ │ - ldrhteq r9, [r8], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq ip, r8, lr, lsl #25 │ │ │ │ - rsbseq r9, r8, r0, lsl r5 │ │ │ │ - rsbseq ip, r8, r0, ror #23 │ │ │ │ - ldrsbteq r9, [r8], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq ip, r8, r8, lsr #23 │ │ │ │ - rsbseq r9, r8, lr, lsr #9 │ │ │ │ - rsbseq ip, r8, lr, ror fp │ │ │ │ - ldrshteq r9, [r8], #-54 @ 0xffffffca │ │ │ │ - rsbseq ip, r8, r6, asr #21 │ │ │ │ - ldrsbteq r9, [r8], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq ip, r8, lr, lsr #21 │ │ │ │ - ldrhteq r9, [r8], #-50 @ 0xffffffce │ │ │ │ - rsbseq ip, r8, r2, lsl #21 │ │ │ │ + rsbseq r9, r8, sl, ror r6 │ │ │ │ + rsbseq ip, r8, sl, asr #26 │ │ │ │ + rsbseq r9, r8, lr, lsr #12 │ │ │ │ + ldrshteq ip, [r8], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r9, r8, r4, lsl r6 │ │ │ │ + rsbseq ip, r8, r4, ror #25 │ │ │ │ + ldrshteq r9, [r8], #-84 @ 0xffffffac │ │ │ │ + rsbseq ip, r8, r4, asr #25 │ │ │ │ + rsbseq r9, r8, r2, asr #11 │ │ │ │ + @ instruction: 0x0078cc92 │ │ │ │ + rsbseq r9, r8, r4, lsl r5 │ │ │ │ + rsbseq ip, r8, r4, ror #23 │ │ │ │ + ldrsbteq r9, [r8], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq ip, r8, ip, lsr #23 │ │ │ │ + ldrhteq r9, [r8], #-66 @ 0xffffffbe │ │ │ │ + rsbseq ip, r8, r2, lsl #23 │ │ │ │ + ldrshteq r9, [r8], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq ip, r8, sl, asr #21 │ │ │ │ + rsbseq r9, r8, r2, ror #7 │ │ │ │ + ldrhteq ip, [r8], #-162 @ 0xffffff5e │ │ │ │ + ldrhteq r9, [r8], #-54 @ 0xffffffca │ │ │ │ + rsbseq ip, r8, r6, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb0664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [ip], lr, lsl #13 │ │ │ │ @ instruction: 0x46724611 │ │ │ │ movwls r9, #6921 @ 0x1b09 │ │ │ │ @@ -72467,16 +72467,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7be300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrrc2 7, 11, pc, r6, cr14 @ │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - ldrshteq r9, [r8], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq ip, r8, sl, asr #19 │ │ │ │ + ldrshteq r9, [r8], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq ip, r8, lr, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb06c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ bls 2aaf1c >::_M_default_append(unsigned int)@@Base+0x28388> │ │ │ │ andcs r9, r0, #268435456 @ 0x10000000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -72489,16 +72489,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1c973ee │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ blls 1585ac │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r9, r8, r4, lsr #5 │ │ │ │ - rsbseq ip, r8, r4, ror r9 │ │ │ │ + rsbseq r9, r8, r8, lsr #5 │ │ │ │ + rsbseq ip, r8, r8, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb0718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ bls 26af74 │ │ │ │ andcs r9, r0, #268435456 @ 0x10000000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -72511,16 +72511,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1197446 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ blls 158554 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r9, r8, ip, asr #4 │ │ │ │ - rsbseq ip, r8, ip, lsl r9 │ │ │ │ + rsbseq r9, r8, r0, asr r2 │ │ │ │ + rsbseq ip, r8, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb0770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ strls r9, [r1], #-3091 @ 0xfffff3ed │ │ │ │ @@ -72541,16 +72541,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 2974be >::_M_default_append(unsigned int)@@Base+0x1492a> │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ blls 4584dc │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq r9, [r8], #-20 @ 0xffffffec │ │ │ │ - rsbseq ip, r8, r4, lsr #17 │ │ │ │ + ldrsbteq r9, [r8], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq ip, r8, r8, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb07e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r6, [ip], -r8, asr #17 │ │ │ │ vsubl.u16 , d10, d1 │ │ │ │ stmdbmi ip, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -72562,17 +72562,17 @@ │ │ │ │ @ instruction: 0xf6404807 │ │ │ │ ldrbtmi r7, [r8], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf7be300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ @ instruction: 0xf06ffb97 │ │ │ │ strb r0, [pc, r8]! │ │ │ │ - rsbseq r9, r8, r4, ror r2 │ │ │ │ - rsbseq r9, r8, sl, ror r1 │ │ │ │ - rsbseq r9, r8, r4, ror #5 │ │ │ │ + rsbseq r9, r8, r8, ror r2 │ │ │ │ + rsbseq r9, r8, lr, ror r1 │ │ │ │ + rsbseq r9, r8, r8, ror #5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 114af8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, sp, asr #17 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ @@ -72605,19 +72605,19 @@ │ │ │ │ @ instruction: 0xf6404809 │ │ │ │ @ instruction: 0xf06f7135 │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7be300c │ │ │ │ stmdami r6, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ @ instruction: 0xe7d9fb3f │ │ │ │ - rsbseq r9, r8, ip, lsl #4 │ │ │ │ - ldrshteq r9, [r8], #-2 │ │ │ │ - rsbseq ip, r8, r2, asr #15 │ │ │ │ - rsbseq r9, r8, sl, asr #1 │ │ │ │ - rsbseq r9, r8, r4, lsr r2 │ │ │ │ + rsbseq r9, r8, r0, lsl r2 │ │ │ │ + ldrshteq r9, [r8], #-6 │ │ │ │ + rsbseq ip, r8, r6, asr #15 │ │ │ │ + rsbseq r9, r8, lr, asr #1 │ │ │ │ + rsbseq r9, r8, r8, lsr r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, sp, asr #17 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldrmi r4, [r7], -r8, lsr #12 │ │ │ │ @@ -72645,19 +72645,19 @@ │ │ │ │ @ instruction: 0xf6404809 │ │ │ │ @ instruction: 0xf06f7158 │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7be300c │ │ │ │ stmdami r6, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ ldrb pc, [sp, pc, ror #21] @ │ │ │ │ - rsbseq r9, r8, r0, ror #2 │ │ │ │ - rsbseq r9, r8, lr, asr #32 │ │ │ │ - rsbseq ip, r8, lr, lsl r7 │ │ │ │ - rsbseq r9, r8, sl, lsr #32 │ │ │ │ - @ instruction: 0x00789194 │ │ │ │ + rsbseq r9, r8, r4, ror #2 │ │ │ │ + rsbseq r9, r8, r2, asr r0 │ │ │ │ + rsbseq ip, r8, r2, lsr #14 │ │ │ │ + rsbseq r9, r8, lr, lsr #32 │ │ │ │ + @ instruction: 0x00789198 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb0994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i32 d4, q5, q6 │ │ │ │ stmdbmi fp, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b84479 │ │ │ │ @@ -72667,17 +72667,17 @@ │ │ │ │ cmnpvc r1, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 3176b8 >::_M_default_append(unsigned int)@@Base+0x94b24> │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx ff2176c0 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r9, r8, ip, asr #1 │ │ │ │ - ldrsbteq r8, [r8], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r9, r8, r2, asr #2 │ │ │ │ + ldrsbteq r9, [r8], #-0 │ │ │ │ + ldrsbteq r8, [r8], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r9, r8, r6, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb09e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i32 d4, q5, q6 │ │ │ │ stmdbmi sl, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b84479 │ │ │ │ @@ -72686,17 +72686,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ orrvc pc, r9, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9e2f7be │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx fe817710 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r9, r8, ip, ror r0 │ │ │ │ - rsbseq r8, r8, r8, lsl #31 │ │ │ │ - ldrshteq r9, [r8], #-2 │ │ │ │ + rsbseq r9, r8, r0, lsl #1 │ │ │ │ + rsbseq r8, r8, ip, lsl #31 │ │ │ │ + ldrshteq r9, [r8], #-6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb0a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i32 d4, q5, q6 │ │ │ │ stmdbmi fp, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b84479 │ │ │ │ @@ -72706,17 +72706,17 @@ │ │ │ │ @ instruction: 0x71a1f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9bcf7be │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx 1e9775c │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r9, r8, r0, lsr r0 │ │ │ │ - rsbseq r8, r8, ip, lsr pc │ │ │ │ - rsbseq r9, r8, r6, lsr #1 │ │ │ │ + rsbseq r9, r8, r4, lsr r0 │ │ │ │ + rsbseq r8, r8, r0, asr #30 │ │ │ │ + rsbseq r9, r8, sl, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb0a80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i32 d4, q5, q6 │ │ │ │ stmdbmi sl, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b84479 │ │ │ │ @@ -72725,17 +72725,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x71b8f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf994f7be │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 14977ac │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r8, r8, r0, ror #31 │ │ │ │ - rsbseq r8, r8, ip, ror #29 │ │ │ │ - rsbseq r9, r8, r6, asr r0 │ │ │ │ + rsbseq r8, r8, r4, ror #31 │ │ │ │ + ldrshteq r8, [r8], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r9, r8, sl, asr r0 │ │ │ │ stcvs 12, cr6, [fp], {2} │ │ │ │ blcs 87d74 │ │ │ │ stcvs 1, cr13, [r0, #360] @ 0x168 │ │ │ │ bne ff074f00 │ │ │ │ blcs 6b698 │ │ │ │ ldc 0, cr13, [r0, #272] @ 0x110 │ │ │ │ vmla.f64 d3, d7, d10 │ │ │ │ @@ -72898,26 +72898,26 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf83ef7be │ │ │ │ strtmi r4, [r9], -pc, lsl #16 │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ @ instruction: 0x4628f8f9 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq r9, r8, r0, ror #4 │ │ │ │ - rsbseq r9, r8, lr, asr r2 │ │ │ │ - rsbseq r9, r8, r6, lsl #3 │ │ │ │ - rsbseq ip, r8, r6, asr #7 │ │ │ │ - rsbseq r9, r8, lr, ror #2 │ │ │ │ - rsbseq ip, r8, lr, lsr #7 │ │ │ │ - rsbseq r9, r8, lr, asr #2 │ │ │ │ - rsbseq ip, r8, lr, lsl #7 │ │ │ │ - rsbseq r9, r8, ip, lsr r1 │ │ │ │ - rsbseq r9, r8, r8, lsr #2 │ │ │ │ - ldrsbteq r9, [r8], #-0 │ │ │ │ - rsbseq ip, r8, r0, lsl r3 │ │ │ │ + rsbseq r9, r8, r4, ror #4 │ │ │ │ + rsbseq r9, r8, r2, ror #4 │ │ │ │ + rsbseq r9, r8, sl, lsl #3 │ │ │ │ + rsbseq ip, r8, sl, asr #7 │ │ │ │ + rsbseq r9, r8, r2, ror r1 │ │ │ │ + ldrhteq ip, [r8], #-50 @ 0xffffffce │ │ │ │ + rsbseq r9, r8, r2, asr r1 │ │ │ │ + @ instruction: 0x0078c392 │ │ │ │ + rsbseq r9, r8, r0, asr #2 │ │ │ │ + rsbseq r9, r8, ip, lsr #2 │ │ │ │ + ldrsbteq r9, [r8], #-4 │ │ │ │ + rsbseq ip, r8, r4, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb0da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r8, r0 │ │ │ │ @ instruction: 0xf7ffb083 │ │ │ │ @ instruction: 0x4603fef5 │ │ │ │ tstle r2, r1, lsl #16 │ │ │ │ @@ -72927,16 +72927,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7be300c │ │ │ │ stmdami r5, {r0, r1, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8bef7be │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r9, r8, sl, asr r0 │ │ │ │ - @ instruction: 0x0078c29a │ │ │ │ + rsbseq r9, r8, lr, asr r0 │ │ │ │ + @ instruction: 0x0078c29e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb0df0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 61db78 │ │ │ │ blmi 645e10 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -72958,15 +72958,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7b7bd30 │ │ │ │ svclt 0x0000ed10 │ │ │ │ addeq r4, r4, r2, lsl lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r8, lr, lsl r0 │ │ │ │ + rsbseq r9, r8, r2, lsr #32 │ │ │ │ ldrdeq r4, [r4], r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 115124 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi ff16b4d8 │ │ │ │ @@ -73163,43 +73163,43 @@ │ │ │ │ @ instruction: 0xf7b7e6f0 │ │ │ │ svclt 0x0000eb7c │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ ... │ │ │ │ umulleq r4, r4, r0, sp @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r8, [r8], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r8, r8, sl, lsr #31 │ │ │ │ - @ instruction: 0x00788f90 │ │ │ │ - ldrshteq r8, [r8], #-228 @ 0xffffff1c │ │ │ │ - rsbseq ip, r8, r4, lsr r1 │ │ │ │ - ldrsbteq r8, [r8], #-234 @ 0xffffff16 │ │ │ │ - rsbseq ip, r8, sl, lsl r1 │ │ │ │ + ldrsbteq r8, [r8], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r8, r8, lr, lsr #31 │ │ │ │ + @ instruction: 0x00788f94 │ │ │ │ + ldrshteq r8, [r8], #-232 @ 0xffffff18 │ │ │ │ + rsbseq ip, r8, r8, lsr r1 │ │ │ │ + ldrsbteq r8, [r8], #-238 @ 0xffffff12 │ │ │ │ + rsbseq ip, r8, lr, lsl r1 │ │ │ │ @ instruction: 0x00844cb4 │ │ │ │ - rsbseq r8, r8, r8, ror lr │ │ │ │ - ldrhteq ip, [r8], #-8 │ │ │ │ - rsbseq r8, r8, lr, asr lr │ │ │ │ - @ instruction: 0x0078c09e │ │ │ │ - rsbseq r8, r8, r0, asr #28 │ │ │ │ - rsbseq r8, r8, r0, ror #28 │ │ │ │ + rsbseq r8, r8, ip, ror lr │ │ │ │ + ldrhteq ip, [r8], #-12 │ │ │ │ + rsbseq r8, r8, r2, ror #28 │ │ │ │ + rsbseq ip, r8, r2, lsr #1 │ │ │ │ + rsbseq r8, r8, r4, asr #28 │ │ │ │ + rsbseq r8, r8, r4, ror #28 │ │ │ │ + rsbseq r8, r8, r4, lsr lr │ │ │ │ rsbseq r8, r8, r0, lsr lr │ │ │ │ - rsbseq r8, r8, ip, lsr #28 │ │ │ │ - @ instruction: 0x00788d9a │ │ │ │ - ldrsbteq fp, [r8], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r8, r8, r0, lsl #27 │ │ │ │ - rsbseq fp, r8, r0, asr #31 │ │ │ │ - ldrshteq r8, [r8], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r8, r8, r2, asr sp │ │ │ │ - @ instruction: 0x0078bf92 │ │ │ │ - rsbseq r8, r8, r8, lsr sp │ │ │ │ - rsbseq fp, r8, r8, ror pc │ │ │ │ - rsbseq r8, r8, lr, lsl sp │ │ │ │ - rsbseq fp, r8, lr, asr pc │ │ │ │ - ldrhteq r8, [r8], #-206 @ 0xffffff32 │ │ │ │ - ldrshteq fp, [r8], #-238 @ 0xffffff12 │ │ │ │ + @ instruction: 0x00788d9e │ │ │ │ + ldrsbteq fp, [r8], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r8, r8, r4, lsl #27 │ │ │ │ + rsbseq fp, r8, r4, asr #31 │ │ │ │ + ldrshteq r8, [r8], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r8, r8, r6, asr sp │ │ │ │ + @ instruction: 0x0078bf96 │ │ │ │ + rsbseq r8, r8, ip, lsr sp │ │ │ │ + rsbseq fp, r8, ip, ror pc │ │ │ │ + rsbseq r8, r8, r2, lsr #26 │ │ │ │ + rsbseq fp, r8, r2, ror #30 │ │ │ │ + rsbseq r8, r8, r2, asr #25 │ │ │ │ + rsbseq fp, r8, r2, lsl #30 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1154c8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff09834c │ │ │ │ bmi fe9ab870 │ │ │ │ @ instruction: 0xf5ad4ba5 │ │ │ │ @@ -73365,32 +73365,32 @@ │ │ │ │ @ instruction: 0xf7b7e7e2 │ │ │ │ svclt 0x0000e9e6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00f33333 │ │ │ │ addeq r4, r4, sl, ror #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r8, ip, lsl #24 │ │ │ │ + rsbseq r8, r8, r0, lsl ip │ │ │ │ @ instruction: 0xfffff827 │ │ │ │ - rsbseq r7, sp, r2, ror lr │ │ │ │ - rsbseq r8, r8, r8, asr #22 │ │ │ │ - rsbseq r8, r8, r4, lsl #21 │ │ │ │ - rsbseq fp, r8, r4, asr #25 │ │ │ │ + rsbseq r7, sp, r6, ror lr │ │ │ │ + rsbseq r8, r8, ip, asr #22 │ │ │ │ + rsbseq r8, r8, r8, lsl #21 │ │ │ │ + rsbseq fp, r8, r8, asr #25 │ │ │ │ addeq r4, r4, lr, asr r8 │ │ │ │ - rsbseq r8, r8, ip, lsr #20 │ │ │ │ - rsbseq fp, r8, ip, ror #24 │ │ │ │ - @ instruction: 0x00788a96 │ │ │ │ - rsbseq r8, r8, r6, ror #19 │ │ │ │ - rsbseq fp, r8, r6, lsr #24 │ │ │ │ - rsbseq r8, r8, ip, asr #19 │ │ │ │ - rsbseq fp, r8, sl, lsl #24 │ │ │ │ - rsbseq r8, r8, lr, lsr #19 │ │ │ │ - rsbseq fp, r8, ip, ror #23 │ │ │ │ - @ instruction: 0x00788994 │ │ │ │ - ldrsbteq fp, [r8], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r8, r8, r0, lsr sl │ │ │ │ + rsbseq fp, r8, r0, ror ip │ │ │ │ + @ instruction: 0x00788a9a │ │ │ │ + rsbseq r8, r8, sl, ror #19 │ │ │ │ + rsbseq fp, r8, sl, lsr #24 │ │ │ │ + ldrsbteq r8, [r8], #-144 @ 0xffffff70 │ │ │ │ + rsbseq fp, r8, lr, lsl #24 │ │ │ │ + ldrhteq r8, [r8], #-146 @ 0xffffff6e │ │ │ │ + ldrshteq fp, [r8], #-176 @ 0xffffff50 │ │ │ │ + @ instruction: 0x00788998 │ │ │ │ + ldrsbteq fp, [r8], #-182 @ 0xffffff4a │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ pkhbtmi fp, r8, r8, lsl #1 │ │ │ │ @ instruction: 0x461649b2 │ │ │ │ andcs sl, r1, #22528 @ 0x5800 │ │ │ │ @@ -73570,49 +73570,49 @@ │ │ │ │ @ instruction: 0xe6d1fbbf │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq r4, r4, ip, ror #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq r4, r4, r0, r6 @ │ │ │ │ - rsbseq r8, r8, ip, lsl r9 │ │ │ │ - rsbseq r8, r8, lr, asr r8 │ │ │ │ - @ instruction: 0x0078ba9e │ │ │ │ + rsbseq r8, r8, r0, lsr #18 │ │ │ │ + rsbseq r8, r8, r2, ror #16 │ │ │ │ + rsbseq fp, r8, r2, lsr #21 │ │ │ │ + rsbseq r8, r8, r6, asr #16 │ │ │ │ + rsbseq fp, r8, r6, lsl #21 │ │ │ │ + rsbseq r8, r8, ip, lsr #16 │ │ │ │ + rsbseq fp, r8, ip, ror #20 │ │ │ │ + rsbseq r8, r8, r2, lsl r8 │ │ │ │ + rsbseq fp, r8, r2, asr sl │ │ │ │ + ldrhteq r8, [r8], #-134 @ 0xffffff7a │ │ │ │ + ldrhteq r8, [r8], #-134 @ 0xffffff7a │ │ │ │ + ldrsbteq r8, [r8], #-112 @ 0xffffff90 │ │ │ │ + rsbseq fp, r8, r0, lsl sl │ │ │ │ + ldrhteq r8, [r8], #-118 @ 0xffffff8a │ │ │ │ + ldrshteq fp, [r8], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r8, r8, lr, ror r8 │ │ │ │ + rsbseq r8, r8, r8, lsl #15 │ │ │ │ + rsbseq fp, r8, r8, asr #19 │ │ │ │ + rsbseq r8, r8, sl, asr r8 │ │ │ │ + rsbseq r8, r8, ip, asr r7 │ │ │ │ + @ instruction: 0x0078b99c │ │ │ │ rsbseq r8, r8, r2, asr #16 │ │ │ │ - rsbseq fp, r8, r2, lsl #21 │ │ │ │ - rsbseq r8, r8, r8, lsr #16 │ │ │ │ - rsbseq fp, r8, r8, ror #20 │ │ │ │ - rsbseq r8, r8, lr, lsl #16 │ │ │ │ - rsbseq fp, r8, lr, asr #20 │ │ │ │ - ldrhteq r8, [r8], #-130 @ 0xffffff7e │ │ │ │ - ldrhteq r8, [r8], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r8, r8, r0, lsr r7 │ │ │ │ + rsbseq fp, r8, r0, ror r9 │ │ │ │ + rsbseq r8, r8, r6, lsl #14 │ │ │ │ + rsbseq fp, r8, r6, asr #18 │ │ │ │ + rsbseq r8, r8, r0, lsl #16 │ │ │ │ + ldrsbteq r8, [r8], #-104 @ 0xffffff98 │ │ │ │ + rsbseq fp, r8, r8, lsl r9 │ │ │ │ + ldrhteq r8, [r8], #-96 @ 0xffffffa0 │ │ │ │ + ldrshteq fp, [r8], #-128 @ 0xffffff80 │ │ │ │ rsbseq r8, r8, ip, asr #15 │ │ │ │ - rsbseq fp, r8, ip, lsl #20 │ │ │ │ - ldrhteq r8, [r8], #-114 @ 0xffffff8e │ │ │ │ - ldrshteq fp, [r8], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r8, r8, sl, ror r8 │ │ │ │ - rsbseq r8, r8, r4, lsl #15 │ │ │ │ - rsbseq fp, r8, r4, asr #19 │ │ │ │ - rsbseq r8, r8, r6, asr r8 │ │ │ │ - rsbseq r8, r8, r8, asr r7 │ │ │ │ - @ instruction: 0x0078b998 │ │ │ │ - rsbseq r8, r8, lr, lsr r8 │ │ │ │ - rsbseq r8, r8, ip, lsr #14 │ │ │ │ - rsbseq fp, r8, ip, ror #18 │ │ │ │ - rsbseq r8, r8, r2, lsl #14 │ │ │ │ - rsbseq fp, r8, r2, asr #18 │ │ │ │ - ldrshteq r8, [r8], #-124 @ 0xffffff84 │ │ │ │ - ldrsbteq r8, [r8], #-100 @ 0xffffff9c │ │ │ │ - rsbseq fp, r8, r4, lsl r9 │ │ │ │ - rsbseq r8, r8, ip, lsr #13 │ │ │ │ - rsbseq fp, r8, ip, ror #17 │ │ │ │ - rsbseq r8, r8, r8, asr #15 │ │ │ │ - rsbseq r7, r8, r2, ror #7 │ │ │ │ - rsbseq r8, r8, ip, asr r6 │ │ │ │ - @ instruction: 0x0078b89c │ │ │ │ + rsbseq r7, r8, r6, ror #7 │ │ │ │ + rsbseq r8, r8, r0, ror #12 │ │ │ │ + rsbseq fp, r8, r0, lsr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, pc, ror #26 │ │ │ │ strmi r4, [pc], -pc, ror #24 │ │ │ │ sxtab16mi r4, r1, sp, ror #8 │ │ │ │ @@ -73723,23 +73723,23 @@ │ │ │ │ stmdami lr, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2320 @ 0xfffff6f0 │ │ │ │ blx fe298738 │ │ │ │ @ instruction: 0xe7639a10 │ │ │ │ svc 0x0012f7b6 │ │ │ │ addeq r4, r4, ip, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r8, r4, lsr #10 │ │ │ │ - rsbseq fp, r8, r4, ror #14 │ │ │ │ + rsbseq r8, r8, r8, lsr #10 │ │ │ │ + rsbseq fp, r8, r8, ror #14 │ │ │ │ strdeq r4, [r4], ip │ │ │ │ - rsbseq r8, r8, sl, lsr #8 │ │ │ │ - rsbseq fp, r8, sl, ror #12 │ │ │ │ - rsbseq r8, r8, ip, lsl #8 │ │ │ │ - rsbseq fp, r8, ip, asr #12 │ │ │ │ - rsbseq r8, r8, lr, ror #7 │ │ │ │ - rsbseq fp, r8, lr, lsr #12 │ │ │ │ + rsbseq r8, r8, lr, lsr #8 │ │ │ │ + rsbseq fp, r8, lr, ror #12 │ │ │ │ + rsbseq r8, r8, r0, lsl r4 │ │ │ │ + rsbseq fp, r8, r0, asr r6 │ │ │ │ + ldrshteq r8, [r8], #-50 @ 0xffffffce │ │ │ │ + rsbseq fp, r8, r2, lsr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 195d38 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ ldrmi fp, [r5], -r7, lsr #1 │ │ │ │ ldmdbcs r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -74347,42 +74347,42 @@ │ │ │ │ ldrbmi r4, [r9], -r2, lsr #16 │ │ │ │ @ instruction: 0xf7bc4478 │ │ │ │ ldr pc, [sp, r9, lsr #27]! │ │ │ │ ... │ │ │ │ addeq r4, r4, r8, ror r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strheq r4, [r4], sl │ │ │ │ - @ instruction: 0x0078829c │ │ │ │ - @ instruction: 0x00788192 │ │ │ │ - ldrsbteq r8, [r8], #-2 │ │ │ │ - rsbseq fp, r8, r0, lsl r3 │ │ │ │ - ldrhteq r8, [r8], #-4 │ │ │ │ - ldrshteq fp, [r8], #-34 @ 0xffffffde │ │ │ │ - @ instruction: 0x00788096 │ │ │ │ - ldrsbteq fp, [r8], #-34 @ 0xffffffde │ │ │ │ - rsbseq r8, r8, r2, ror r0 │ │ │ │ - rsbseq fp, r8, lr, lsr #5 │ │ │ │ - rsbseq r8, r8, r6, asr #32 │ │ │ │ - rsbseq r8, r8, ip, lsl r0 │ │ │ │ - rsbseq r7, r8, lr, lsr #29 │ │ │ │ - rsbseq fp, r8, sl, ror #1 │ │ │ │ - @ instruction: 0x00787e9e │ │ │ │ - rsbseq r7, r8, r0, lsl #30 │ │ │ │ - ldrshteq r7, [r8], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r7, r8, r2, lsl fp │ │ │ │ - ldrhteq r7, [r8], #-162 @ 0xffffff5e │ │ │ │ - ldrshteq sl, [r8], #-194 @ 0xffffff3e │ │ │ │ - @ instruction: 0x00787a9a │ │ │ │ - ldrsbteq sl, [r8], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r7, r8, r8, ror #20 │ │ │ │ - rsbseq sl, r8, r8, lsr #25 │ │ │ │ - rsbseq r7, r8, ip, asr #20 │ │ │ │ - rsbseq sl, r8, ip, lsl #25 │ │ │ │ - rsbseq r7, r8, r0, lsr sl │ │ │ │ - rsbseq sl, r8, r0, ror ip │ │ │ │ + rsbseq r8, r8, r0, lsr #5 │ │ │ │ + @ instruction: 0x00788196 │ │ │ │ + ldrsbteq r8, [r8], #-6 │ │ │ │ + rsbseq fp, r8, r4, lsl r3 │ │ │ │ + ldrhteq r8, [r8], #-8 │ │ │ │ + ldrshteq fp, [r8], #-38 @ 0xffffffda │ │ │ │ + @ instruction: 0x0078809a │ │ │ │ + ldrsbteq fp, [r8], #-38 @ 0xffffffda │ │ │ │ + rsbseq r8, r8, r6, ror r0 │ │ │ │ + ldrhteq fp, [r8], #-34 @ 0xffffffde │ │ │ │ + rsbseq r8, r8, sl, asr #32 │ │ │ │ + rsbseq r8, r8, r0, lsr #32 │ │ │ │ + ldrhteq r7, [r8], #-226 @ 0xffffff1e │ │ │ │ + rsbseq fp, r8, lr, ror #1 │ │ │ │ + rsbseq r7, r8, r2, lsr #29 │ │ │ │ + rsbseq r7, r8, r4, lsl #30 │ │ │ │ + ldrshteq r7, [r8], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r7, r8, r6, lsl fp │ │ │ │ + ldrhteq r7, [r8], #-166 @ 0xffffff5a │ │ │ │ + ldrshteq sl, [r8], #-198 @ 0xffffff3a │ │ │ │ + @ instruction: 0x00787a9e │ │ │ │ + ldrsbteq sl, [r8], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r7, r8, ip, ror #20 │ │ │ │ + rsbseq sl, r8, ip, lsr #25 │ │ │ │ + rsbseq r7, r8, r0, asr sl │ │ │ │ + @ instruction: 0x0078ac90 │ │ │ │ + rsbseq r7, r8, r4, lsr sl │ │ │ │ + rsbseq sl, r8, r4, ror ip │ │ │ │ vadd.i8 q10, q0, │ │ │ │ ldrbtmi r7, [r8], #-486 @ 0xfffffe1a │ │ │ │ @ instruction: 0xf7bc300c │ │ │ │ stmdami fp, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ ldc2l 7, cr15, [sl, #-752] @ 0xfffffd10 │ │ │ │ bllt 15d92a0 │ │ │ │ @@ -74453,30 +74453,30 @@ │ │ │ │ @ instruction: 0x46294814 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r2], {188} @ 0xbc │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 7, cr15, [ip], {188} @ 0xbc │ │ │ │ svclt 0x0000e7e3 │ │ │ │ - @ instruction: 0x00787992 │ │ │ │ - ldrsbteq sl, [r8], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r7, r8, sl, ror #18 │ │ │ │ - rsbseq sl, r8, r8, lsr #23 │ │ │ │ - rsbseq r7, r8, ip, asr #18 │ │ │ │ - rsbseq sl, r8, sl, lsl #23 │ │ │ │ - rsbseq r7, r8, r2, lsr r9 │ │ │ │ - rsbseq sl, r8, r0, ror fp │ │ │ │ - rsbseq r7, r8, r6, ror #17 │ │ │ │ - rsbseq sl, r8, r4, lsr #22 │ │ │ │ - rsbseq r7, r8, lr, lsr #17 │ │ │ │ - rsbseq sl, r8, ip, ror #21 │ │ │ │ - @ instruction: 0x00787894 │ │ │ │ - ldrsbteq sl, [r8], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r7, r8, r8, ror r8 │ │ │ │ - ldrhteq sl, [r8], #-166 @ 0xffffff5a │ │ │ │ + @ instruction: 0x00787996 │ │ │ │ + ldrsbteq sl, [r8], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r7, r8, lr, ror #18 │ │ │ │ + rsbseq sl, r8, ip, lsr #23 │ │ │ │ + rsbseq r7, r8, r0, asr r9 │ │ │ │ + rsbseq sl, r8, lr, lsl #23 │ │ │ │ + rsbseq r7, r8, r6, lsr r9 │ │ │ │ + rsbseq sl, r8, r4, ror fp │ │ │ │ + rsbseq r7, r8, sl, ror #17 │ │ │ │ + rsbseq sl, r8, r8, lsr #22 │ │ │ │ + ldrhteq r7, [r8], #-130 @ 0xffffff7e │ │ │ │ + ldrshteq sl, [r8], #-160 @ 0xffffff60 │ │ │ │ + @ instruction: 0x00787898 │ │ │ │ + ldrsbteq sl, [r8], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r7, r8, ip, ror r8 │ │ │ │ + ldrhteq sl, [r8], #-170 @ 0xffffff56 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1168c0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq ffc99744 │ │ │ │ usatcs pc, #4, pc, asr #17 @ │ │ │ │ stclmi 2, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ @@ -74918,56 +74918,56 @@ │ │ │ │ @ instruction: 0xf7bc4478 │ │ │ │ bls 2d9fbc >::_M_default_append(unsigned int)@@Base+0x57428> │ │ │ │ svclt 0x0000e4b0 │ │ │ │ ... │ │ │ │ addeq r3, r4, lr, ror #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x008435b4 │ │ │ │ - rsbseq r7, r8, r8, asr r7 │ │ │ │ - ldrshteq r7, [r8], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r7, r8, r8, lsr r6 │ │ │ │ - rsbseq sl, r8, r6, ror r8 │ │ │ │ - rsbseq r7, r8, r8, lsl r6 │ │ │ │ - rsbseq sl, r8, r6, asr r8 │ │ │ │ + rsbseq r7, r8, ip, asr r7 │ │ │ │ + ldrshteq r7, [r8], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r7, r8, ip, lsr r6 │ │ │ │ + rsbseq sl, r8, sl, ror r8 │ │ │ │ + rsbseq r7, r8, ip, lsl r6 │ │ │ │ + rsbseq sl, r8, sl, asr r8 │ │ │ │ + ldrshteq r7, [r8], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq sl, r8, r8, lsr r8 │ │ │ │ ldrshteq r7, [r8], #-86 @ 0xffffffaa │ │ │ │ - rsbseq sl, r8, r4, lsr r8 │ │ │ │ + rsbseq r7, r8, r2, lsl #14 │ │ │ │ + rsbseq r7, r8, lr, asr r5 │ │ │ │ + @ instruction: 0x0078a79c │ │ │ │ + ldrsbteq r7, [r8], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r7, r8, r6, lsr #10 │ │ │ │ + rsbseq sl, r8, r4, ror #14 │ │ │ │ + rsbseq r7, r8, sl, ror #9 │ │ │ │ + rsbseq sl, r8, r8, lsr #14 │ │ │ │ + rsbseq r7, r8, ip, asr #9 │ │ │ │ + rsbseq sl, r8, sl, lsl #14 │ │ │ │ + rsbseq r7, r8, ip, lsr #9 │ │ │ │ + rsbseq sl, r8, sl, ror #13 │ │ │ │ + @ instruction: 0x00787490 │ │ │ │ + rsbseq sl, r8, lr, asr #13 │ │ │ │ + rsbseq r7, r8, r4, ror r4 │ │ │ │ + ldrhteq sl, [r8], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r7, r8, sl, ror #8 │ │ │ │ ldrshteq r7, [r8], #-82 @ 0xffffffae │ │ │ │ - ldrshteq r7, [r8], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r7, r8, sl, asr r5 │ │ │ │ - @ instruction: 0x0078a798 │ │ │ │ - ldrsbteq r7, [r8], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r7, r8, r2, lsr #10 │ │ │ │ - rsbseq sl, r8, r0, ror #14 │ │ │ │ - rsbseq r7, r8, r6, ror #9 │ │ │ │ - rsbseq sl, r8, r4, lsr #14 │ │ │ │ - rsbseq r7, r8, r8, asr #9 │ │ │ │ - rsbseq sl, r8, r6, lsl #14 │ │ │ │ - rsbseq r7, r8, r8, lsr #9 │ │ │ │ - rsbseq sl, r8, r6, ror #13 │ │ │ │ - rsbseq r7, r8, ip, lsl #9 │ │ │ │ - rsbseq sl, r8, sl, asr #13 │ │ │ │ - rsbseq r7, r8, r0, ror r4 │ │ │ │ - rsbseq sl, r8, lr, lsr #13 │ │ │ │ - rsbseq r7, r8, r6, ror #8 │ │ │ │ - rsbseq r7, r8, lr, ror #11 │ │ │ │ - ldrhteq r7, [r8], #-42 @ 0xffffffd6 │ │ │ │ - ldrshteq sl, [r8], #-74 @ 0xffffffb6 │ │ │ │ - @ instruction: 0x0078729e │ │ │ │ - ldrsbteq sl, [r8], #-78 @ 0xffffffb2 │ │ │ │ - @ instruction: 0x00787290 │ │ │ │ - rsbseq r7, r8, r0, asr r2 │ │ │ │ - @ instruction: 0x0078a490 │ │ │ │ - rsbseq r7, r8, r4, lsr r2 │ │ │ │ - rsbseq sl, r8, r2, ror r4 │ │ │ │ - rsbseq r7, r8, r2, lsl r2 │ │ │ │ - rsbseq sl, r8, r2, asr r4 │ │ │ │ - rsbseq r7, r8, r0, ror #2 │ │ │ │ - rsbseq sl, r8, r0, lsr #7 │ │ │ │ - rsbseq r7, r8, r4, asr #2 │ │ │ │ - rsbseq sl, r8, r4, lsl #7 │ │ │ │ + ldrhteq r7, [r8], #-46 @ 0xffffffd2 │ │ │ │ + ldrshteq sl, [r8], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r7, r8, r2, lsr #5 │ │ │ │ + rsbseq sl, r8, r2, ror #9 │ │ │ │ + @ instruction: 0x00787294 │ │ │ │ + rsbseq r7, r8, r4, asr r2 │ │ │ │ + @ instruction: 0x0078a494 │ │ │ │ + rsbseq r7, r8, r8, lsr r2 │ │ │ │ + rsbseq sl, r8, r6, ror r4 │ │ │ │ + rsbseq r7, r8, r6, lsl r2 │ │ │ │ + rsbseq sl, r8, r6, asr r4 │ │ │ │ + rsbseq r7, r8, r4, ror #2 │ │ │ │ + rsbseq sl, r8, r4, lsr #7 │ │ │ │ + rsbseq r7, r8, r8, asr #2 │ │ │ │ + rsbseq sl, r8, r8, lsl #7 │ │ │ │ vst4.8 {d25-d28}, [pc], r9 │ │ │ │ @ instruction: 0xf8df717a │ │ │ │ ldrbtmi r0, [r8], #-1060 @ 0xfffffbdc │ │ │ │ @ instruction: 0xf7bc300c │ │ │ │ @ instruction: 0xf8dff809 │ │ │ │ stmdbls r9, {r2, r3, r4, sl} │ │ │ │ @ instruction: 0xf7bc4478 │ │ │ │ @@ -75226,38 +75226,38 @@ │ │ │ │ mcr2 7, 0, pc, cr10, cr11, {5} @ │ │ │ │ stmdbls r9, {r0, r2, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf7bb4478 │ │ │ │ bls 2dbae0 >::_M_default_append(unsigned int)@@Base+0x58f4c> │ │ │ │ svclt 0x0000e582 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r7, r8, r6, rrx │ │ │ │ - rsbseq sl, r8, r4, lsr #5 │ │ │ │ - rsbseq r7, r8, lr, lsl r0 │ │ │ │ - rsbseq sl, r8, lr, asr r2 │ │ │ │ - rsbseq r7, r8, r0 │ │ │ │ - rsbseq sl, r8, r0, asr #4 │ │ │ │ - ldrshteq r6, [r8], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r6, r8, r4, lsr #30 │ │ │ │ - rsbseq sl, r8, r2, ror #2 │ │ │ │ - rsbseq r6, r8, sl, ror lr │ │ │ │ - rsbseq r6, r8, r6, lsr lr │ │ │ │ - rsbseq sl, r8, r6, ror r0 │ │ │ │ - ldrsbteq r6, [r8], #-210 @ 0xffffff2e │ │ │ │ - rsbseq sl, r8, r2, lsl r0 │ │ │ │ - ldrhteq r6, [r8], #-212 @ 0xffffff2c │ │ │ │ - ldrshteq r9, [r8], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r6, r8, r2, asr #25 │ │ │ │ - rsbseq r9, r8, r2, lsl #30 │ │ │ │ - rsbseq r6, r8, r4, lsr #25 │ │ │ │ - rsbseq r9, r8, r4, ror #29 │ │ │ │ - rsbseq r6, r8, r6, lsl #25 │ │ │ │ - rsbseq r9, r8, r6, asr #29 │ │ │ │ - rsbseq r6, r8, r8, ror #24 │ │ │ │ - rsbseq r9, r8, r8, lsr #29 │ │ │ │ + rsbseq r7, r8, sl, rrx │ │ │ │ + rsbseq sl, r8, r8, lsr #5 │ │ │ │ + rsbseq r7, r8, r2, lsr #32 │ │ │ │ + rsbseq sl, r8, r2, ror #4 │ │ │ │ + rsbseq r7, r8, r4 │ │ │ │ + rsbseq sl, r8, r4, asr #4 │ │ │ │ + ldrshteq r6, [r8], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r6, r8, r8, lsr #30 │ │ │ │ + rsbseq sl, r8, r6, ror #2 │ │ │ │ + rsbseq r6, r8, lr, ror lr │ │ │ │ + rsbseq r6, r8, sl, lsr lr │ │ │ │ + rsbseq sl, r8, sl, ror r0 │ │ │ │ + ldrsbteq r6, [r8], #-214 @ 0xffffff2a │ │ │ │ + rsbseq sl, r8, r6, lsl r0 │ │ │ │ + ldrhteq r6, [r8], #-216 @ 0xffffff28 │ │ │ │ + ldrshteq r9, [r8], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r6, r8, r6, asr #25 │ │ │ │ + rsbseq r9, r8, r6, lsl #30 │ │ │ │ + rsbseq r6, r8, r8, lsr #25 │ │ │ │ + rsbseq r9, r8, r8, ror #29 │ │ │ │ + rsbseq r6, r8, sl, lsl #25 │ │ │ │ + rsbseq r9, r8, sl, asr #29 │ │ │ │ + rsbseq r6, r8, ip, ror #24 │ │ │ │ + rsbseq r9, r8, ip, lsr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe89a37c │ │ │ │ @ instruction: 0x46064c7a │ │ │ │ ldmdami sl!, {r0, r2, r4, r5, r9, sl, lr}^ │ │ │ │ ldcmi 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ @@ -75379,29 +75379,29 @@ │ │ │ │ @ instruction: 0x46214814 │ │ │ │ @ instruction: 0xf7bb4478 │ │ │ │ @ instruction: 0xe748fd93 │ │ │ │ b 81a108 │ │ │ │ strb r4, [lr, r4, lsl #12]! │ │ │ │ @ instruction: 0x008429b8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r8, r8, lsl #23 │ │ │ │ - rsbseq r9, r8, r8, asr #27 │ │ │ │ - rsbseq r6, r8, r0, ror fp │ │ │ │ - ldrhteq r9, [r8], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r6, r8, ip, lsl #23 │ │ │ │ + rsbseq r9, r8, ip, asr #27 │ │ │ │ + rsbseq r6, r8, r4, ror fp │ │ │ │ + ldrhteq r9, [r8], #-212 @ 0xffffff2c │ │ │ │ addeq r2, r4, sl, asr #18 │ │ │ │ - ldrsbteq r6, [r8], #-196 @ 0xffffff3c │ │ │ │ - @ instruction: 0x00786c94 │ │ │ │ - rsbseq r6, r8, ip, asr sl │ │ │ │ - @ instruction: 0x00789c9c │ │ │ │ - rsbseq r6, r8, sl, lsr sl │ │ │ │ - rsbseq r9, r8, sl, ror ip │ │ │ │ - rsbseq r6, r8, lr, lsl sl │ │ │ │ - rsbseq r9, r8, lr, asr ip │ │ │ │ - rsbseq r6, r8, r4, lsl #20 │ │ │ │ - rsbseq r9, r8, r4, asr #24 │ │ │ │ + ldrsbteq r6, [r8], #-200 @ 0xffffff38 │ │ │ │ + @ instruction: 0x00786c98 │ │ │ │ + rsbseq r6, r8, r0, ror #20 │ │ │ │ + rsbseq r9, r8, r0, lsr #25 │ │ │ │ + rsbseq r6, r8, lr, lsr sl │ │ │ │ + rsbseq r9, r8, lr, ror ip │ │ │ │ + rsbseq r6, r8, r2, lsr #20 │ │ │ │ + rsbseq r9, r8, r2, ror #24 │ │ │ │ + rsbseq r6, r8, r8, lsl #20 │ │ │ │ + rsbseq r9, r8, r8, asr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 11773c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ strbcs pc, [r8, #-2271] @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb0af │ │ │ │ @@ -75740,24 +75740,24 @@ │ │ │ │ svccc 0x00c99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ... │ │ │ │ addeq r2, r4, r4, ror r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r4, lr, lsr #14 │ │ │ │ - rsbseq r6, r8, sl, lsr r9 │ │ │ │ - rsbseq r6, r8, sl, lsl #18 │ │ │ │ - rsbseq r6, r8, ip, ror #13 │ │ │ │ - rsbseq r9, r8, ip, lsr #18 │ │ │ │ - ldrsbteq r6, [r8], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r9, r8, r4, lsl r9 │ │ │ │ - ldrhteq r6, [r8], #-108 @ 0xffffff94 │ │ │ │ - ldrshteq r9, [r8], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r6, r8, lr, ror r4 │ │ │ │ - ldrhteq r9, [r8], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r6, r8, lr, lsr r9 │ │ │ │ + rsbseq r6, r8, lr, lsl #18 │ │ │ │ + ldrshteq r6, [r8], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r9, r8, r0, lsr r9 │ │ │ │ + ldrsbteq r6, [r8], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r9, r8, r8, lsl r9 │ │ │ │ + rsbseq r6, r8, r0, asr #13 │ │ │ │ + rsbseq r9, r8, r0, lsl #18 │ │ │ │ + rsbseq r6, r8, r2, lsl #9 │ │ │ │ + rsbseq r9, r8, r2, asr #13 │ │ │ │ @ instruction: 0x4760f8df │ │ │ │ @ instruction: 0xf0c84640 │ │ │ │ @ instruction: 0x4607f337 │ │ │ │ @ instruction: 0x4640447c │ │ │ │ vshr.u64 , , #8 │ │ │ │ strmi r2, [r1], -r4, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r3, lsr #12 │ │ │ │ @@ -76222,61 +76222,61 @@ │ │ │ │ @ instruction: 0xf7ba300c │ │ │ │ ldmdami r4!, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ mrc2 7, 7, pc, cr8, cr10, {5} │ │ │ │ blt ffc5af64 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r6, r8, r4, lsr #8 │ │ │ │ - rsbseq r6, r8, r2, asr #7 │ │ │ │ - ldrsbteq r6, [r8], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r9, r8, r2, lsl r5 │ │ │ │ - ldrhteq r6, [r8], #-40 @ 0xffffffd8 │ │ │ │ - ldrshteq r9, [r8], #-70 @ 0xffffffba │ │ │ │ - @ instruction: 0x00786298 │ │ │ │ - ldrsbteq r9, [r8], #-70 @ 0xffffffba │ │ │ │ - rsbseq r6, r8, sl, ror r2 │ │ │ │ - ldrhteq r9, [r8], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r6, r8, ip, asr r2 │ │ │ │ - @ instruction: 0x0078949a │ │ │ │ - rsbseq r6, r8, lr, lsr r2 │ │ │ │ - rsbseq r9, r8, ip, ror r4 │ │ │ │ - rsbseq r6, r8, lr, lsl #4 │ │ │ │ - rsbseq r9, r8, ip, asr #8 │ │ │ │ - ldrshteq r6, [r8], #-16 │ │ │ │ - rsbseq r9, r8, lr, lsr #8 │ │ │ │ - rsbseq r6, r8, lr, asr #2 │ │ │ │ - rsbseq r9, r8, ip, lsl #7 │ │ │ │ - rsbseq r6, r8, lr, lsl r1 │ │ │ │ - rsbseq r9, r8, ip, asr r3 │ │ │ │ - rsbseq r6, r8, r6, lsl r1 │ │ │ │ - rsbseq r6, r8, r8, lsr #1 │ │ │ │ - rsbseq r9, r8, r6, ror #5 │ │ │ │ - rsbseq r6, r8, r8, lsl #1 │ │ │ │ - rsbseq r9, r8, r4, asr #5 │ │ │ │ - rsbseq r6, r8, r4, rrx │ │ │ │ - rsbseq r9, r8, r0, lsr #5 │ │ │ │ - rsbseq r6, r8, r6, asr #32 │ │ │ │ - rsbseq r9, r8, r2, lsl #5 │ │ │ │ - rsbseq r6, r8, sl, lsr #32 │ │ │ │ - rsbseq r9, r8, r8, ror #4 │ │ │ │ - ldrshteq r5, [r8], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r5, r8, r0, lsr #29 │ │ │ │ - rsbseq r9, r8, r0, ror #1 │ │ │ │ - rsbseq r5, r8, r8, lsl #29 │ │ │ │ - rsbseq r9, r8, r8, asr #1 │ │ │ │ - rsbseq r5, r8, r4, ror pc │ │ │ │ - rsbseq r5, r8, r0, ror #27 │ │ │ │ - rsbseq r9, r8, r0, lsr #32 │ │ │ │ - ldrhteq r5, [r8], #-208 @ 0xffffff30 │ │ │ │ - ldrshteq r8, [r8], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r5, r8, ip, lsl #26 │ │ │ │ - rsbseq r8, r8, ip, asr #30 │ │ │ │ - rsbseq r5, r8, lr, asr #25 │ │ │ │ - rsbseq r8, r8, lr, lsl #30 │ │ │ │ + rsbseq r6, r8, r8, lsr #8 │ │ │ │ + rsbseq r6, r8, r6, asr #7 │ │ │ │ + ldrsbteq r6, [r8], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r9, r8, r6, lsl r5 │ │ │ │ + ldrhteq r6, [r8], #-44 @ 0xffffffd4 │ │ │ │ + ldrshteq r9, [r8], #-74 @ 0xffffffb6 │ │ │ │ + @ instruction: 0x0078629c │ │ │ │ + ldrsbteq r9, [r8], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r6, r8, lr, ror r2 │ │ │ │ + ldrhteq r9, [r8], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r6, r8, r0, ror #4 │ │ │ │ + @ instruction: 0x0078949e │ │ │ │ + rsbseq r6, r8, r2, asr #4 │ │ │ │ + rsbseq r9, r8, r0, lsl #9 │ │ │ │ + rsbseq r6, r8, r2, lsl r2 │ │ │ │ + rsbseq r9, r8, r0, asr r4 │ │ │ │ + ldrshteq r6, [r8], #-20 @ 0xffffffec │ │ │ │ + rsbseq r9, r8, r2, lsr r4 │ │ │ │ + rsbseq r6, r8, r2, asr r1 │ │ │ │ + @ instruction: 0x00789390 │ │ │ │ + rsbseq r6, r8, r2, lsr #2 │ │ │ │ + rsbseq r9, r8, r0, ror #6 │ │ │ │ + rsbseq r6, r8, sl, lsl r1 │ │ │ │ + rsbseq r6, r8, ip, lsr #1 │ │ │ │ + rsbseq r9, r8, sl, ror #5 │ │ │ │ + rsbseq r6, r8, ip, lsl #1 │ │ │ │ + rsbseq r9, r8, r8, asr #5 │ │ │ │ + rsbseq r6, r8, r8, rrx │ │ │ │ + rsbseq r9, r8, r4, lsr #5 │ │ │ │ + rsbseq r6, r8, sl, asr #32 │ │ │ │ + rsbseq r9, r8, r6, lsl #5 │ │ │ │ + rsbseq r6, r8, lr, lsr #32 │ │ │ │ + rsbseq r9, r8, ip, ror #4 │ │ │ │ + rsbseq r6, r8, r2 │ │ │ │ + rsbseq r5, r8, r4, lsr #29 │ │ │ │ + rsbseq r9, r8, r4, ror #1 │ │ │ │ + rsbseq r5, r8, ip, lsl #29 │ │ │ │ + rsbseq r9, r8, ip, asr #1 │ │ │ │ + rsbseq r5, r8, r8, ror pc │ │ │ │ + rsbseq r5, r8, r4, ror #27 │ │ │ │ + rsbseq r9, r8, r4, lsr #32 │ │ │ │ + ldrhteq r5, [r8], #-212 @ 0xffffff2c │ │ │ │ + ldrshteq r8, [r8], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r5, r8, r0, lsl sp │ │ │ │ + rsbseq r8, r8, r0, asr pc │ │ │ │ + ldrsbteq r5, [r8], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r8, r8, r2, lsl pc │ │ │ │ blvs 1218910 │ │ │ │ blvs fe743c7c │ │ │ │ bleq 98914 │ │ │ │ bllt 69b03c │ │ │ │ vtst.8 q10, q8, │ │ │ │ ldrbtmi r6, [r8], #-349 @ 0xfffffea3 │ │ │ │ @ instruction: 0xf7ba300c │ │ │ │ @@ -76487,48 +76487,48 @@ │ │ │ │ stmdami r6!, {r0, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf7ba300c │ │ │ │ stmdami r4!, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7ba4478 │ │ │ │ ubfx pc, pc, #25, #15 │ │ │ │ - ldrsbteq r5, [r8], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r8, r8, sl, lsl lr │ │ │ │ - rsbseq r5, r8, r4, lsr #23 │ │ │ │ - rsbseq r8, r8, r4, ror #27 │ │ │ │ - rsbseq r5, r8, sl, ror #22 │ │ │ │ - rsbseq r8, r8, sl, lsr #27 │ │ │ │ - rsbseq r5, r8, lr, asr #20 │ │ │ │ - rsbseq r8, r8, ip, lsl #25 │ │ │ │ - rsbseq r5, r8, r0, lsr sl │ │ │ │ - rsbseq r8, r8, lr, ror #24 │ │ │ │ - rsbseq r5, r8, r2, lsl sl │ │ │ │ - rsbseq r8, r8, r2, asr ip │ │ │ │ - ldrshteq r5, [r8], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r8, r8, r4, lsr ip │ │ │ │ - ldrhteq r5, [r8], #-154 @ 0xffffff66 │ │ │ │ - ldrshteq r8, [r8], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r5, r8, lr, lsl #19 │ │ │ │ - rsbseq r8, r8, lr, asr #23 │ │ │ │ - rsbseq r5, r8, r2, ror r9 │ │ │ │ - ldrhteq r8, [r8], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r5, r8, sl, asr r9 │ │ │ │ - @ instruction: 0x00788b9a │ │ │ │ - rsbseq r5, r8, sl, lsr r9 │ │ │ │ - rsbseq r5, r8, r0, lsr #22 │ │ │ │ - rsbseq r5, r8, r4, lsl r9 │ │ │ │ - rsbseq r8, r8, r4, asr fp │ │ │ │ - ldrshteq r5, [r8], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r8, r8, r6, lsr fp │ │ │ │ - ldrsbteq r5, [r8], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r8, r8, r8, lsl fp │ │ │ │ - ldrhteq r5, [r8], #-142 @ 0xffffff72 │ │ │ │ - ldrshteq r8, [r8], #-172 @ 0xffffff54 │ │ │ │ - @ instruction: 0x0078589e │ │ │ │ - ldrsbteq r8, [r8], #-172 @ 0xffffff54 │ │ │ │ + ldrsbteq r5, [r8], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r8, r8, lr, lsl lr │ │ │ │ + rsbseq r5, r8, r8, lsr #23 │ │ │ │ + rsbseq r8, r8, r8, ror #27 │ │ │ │ + rsbseq r5, r8, lr, ror #22 │ │ │ │ + rsbseq r8, r8, lr, lsr #27 │ │ │ │ + rsbseq r5, r8, r2, asr sl │ │ │ │ + @ instruction: 0x00788c90 │ │ │ │ + rsbseq r5, r8, r4, lsr sl │ │ │ │ + rsbseq r8, r8, r2, ror ip │ │ │ │ + rsbseq r5, r8, r6, lsl sl │ │ │ │ + rsbseq r8, r8, r6, asr ip │ │ │ │ + ldrshteq r5, [r8], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r8, r8, r8, lsr ip │ │ │ │ + ldrhteq r5, [r8], #-158 @ 0xffffff62 │ │ │ │ + ldrshteq r8, [r8], #-190 @ 0xffffff42 │ │ │ │ + @ instruction: 0x00785992 │ │ │ │ + ldrsbteq r8, [r8], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r5, r8, r6, ror r9 │ │ │ │ + ldrhteq r8, [r8], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r5, r8, lr, asr r9 │ │ │ │ + @ instruction: 0x00788b9e │ │ │ │ + rsbseq r5, r8, lr, lsr r9 │ │ │ │ + rsbseq r5, r8, r4, lsr #22 │ │ │ │ + rsbseq r5, r8, r8, lsl r9 │ │ │ │ + rsbseq r8, r8, r8, asr fp │ │ │ │ + ldrshteq r5, [r8], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r8, r8, sl, lsr fp │ │ │ │ + ldrsbteq r5, [r8], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r8, r8, ip, lsl fp │ │ │ │ + rsbseq r5, r8, r2, asr #17 │ │ │ │ + rsbseq r8, r8, r0, lsl #22 │ │ │ │ + rsbseq r5, r8, r2, lsr #17 │ │ │ │ + rsbseq r8, r8, r0, ror #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrcs pc, [r8], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ @ instruction: 0x46073498 │ │ │ │ @@ -76821,77 +76821,77 @@ │ │ │ │ rsbmi r0, r9, r0 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ ldrdeq r1, [r4], r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r8, sl, ror #15 │ │ │ │ + rsbseq r5, r8, lr, ror #15 │ │ │ │ @ instruction: 0xffffc525 │ │ │ │ - ldrsbteq r5, [r8], #-138 @ 0xffffff76 │ │ │ │ - ldrhteq r5, [r8], #-152 @ 0xffffff68 │ │ │ │ + ldrsbteq r5, [r8], #-142 @ 0xffffff72 │ │ │ │ + ldrhteq r5, [r8], #-156 @ 0xffffff64 │ │ │ │ @ instruction: 0xffffedc3 │ │ │ │ - rsbseq r5, r8, r6, asr r7 │ │ │ │ - @ instruction: 0x00788994 │ │ │ │ + rsbseq r5, r8, sl, asr r7 │ │ │ │ + @ instruction: 0x00788998 │ │ │ │ addeq r1, r4, ip, lsr #10 │ │ │ │ - rsbseq r5, r8, ip, lsl r7 │ │ │ │ - rsbseq r8, r8, ip, asr r9 │ │ │ │ + rsbseq r5, r8, r0, lsr #14 │ │ │ │ + rsbseq r8, r8, r0, ror #18 │ │ │ │ @ instruction: 0xffffdedb │ │ │ │ @ instruction: 0xffffc6af │ │ │ │ - ldrsbteq r5, [r8], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r8, r8, r8, lsl r9 │ │ │ │ - ldrhteq r5, [r8], #-110 @ 0xffffff92 │ │ │ │ - ldrshteq r8, [r8], #-142 @ 0xffffff72 │ │ │ │ + ldrsbteq r5, [r8], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r8, r8, ip, lsl r9 │ │ │ │ + rsbseq r5, r8, r2, asr #13 │ │ │ │ + rsbseq r8, r8, r2, lsl #18 │ │ │ │ @ instruction: 0xffffc40d │ │ │ │ andeq r0, r0, sp, lsr r4 │ │ │ │ - rsbseq r5, r8, lr, ror r6 │ │ │ │ - ldrhteq r8, [r8], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r5, r8, r4, ror #12 │ │ │ │ - rsbseq r8, r8, r4, lsr #17 │ │ │ │ + rsbseq r5, r8, r2, lsl #13 │ │ │ │ + rsbseq r8, r8, r2, asr #17 │ │ │ │ + rsbseq r5, r8, r8, ror #12 │ │ │ │ + rsbseq r8, r8, r8, lsr #17 │ │ │ │ @ instruction: 0xffffc5c3 │ │ │ │ - rsbseq r5, r8, r8, lsr r6 │ │ │ │ - rsbseq r8, r8, r8, ror r8 │ │ │ │ - rsbseq r5, r8, lr, asr r8 │ │ │ │ - rsbseq r5, r8, r0, asr #17 │ │ │ │ - ldrshteq r5, [r8], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r8, r8, r6, lsr r8 │ │ │ │ - ldrsbteq r5, [r8], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r8, r8, r6, lsl r8 │ │ │ │ - rsbseq r5, r8, r8, lsl #17 │ │ │ │ - rsbseq r5, r8, r6, ror #17 │ │ │ │ - @ instruction: 0x00785592 │ │ │ │ - ldrsbteq r8, [r8], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r5, r8, r2, asr #17 │ │ │ │ - rsbseq r5, r8, r0, lsr r7 │ │ │ │ - rsbseq r5, r8, sl, asr #10 │ │ │ │ - rsbseq r8, r8, sl, lsl #15 │ │ │ │ - rsbseq r5, r8, ip, ror #17 │ │ │ │ - rsbseq r5, r8, lr, asr #18 │ │ │ │ - rsbseq r5, r8, r6, lsl #10 │ │ │ │ - rsbseq r8, r8, r6, asr #14 │ │ │ │ - rsbseq r5, r8, r4, ror #18 │ │ │ │ - rsbseq r5, r8, r2, lsl r9 │ │ │ │ - rsbseq r5, r8, lr, lsr #9 │ │ │ │ - rsbseq r8, r8, lr, ror #13 │ │ │ │ - rsbseq r5, r8, r8, asr #18 │ │ │ │ - rsbseq r5, r8, r2, lsl #19 │ │ │ │ - rsbseq r5, r8, r6, ror #8 │ │ │ │ - rsbseq r8, r8, r6, lsr #13 │ │ │ │ - rsbseq r5, r8, ip, ror #18 │ │ │ │ - rsbseq r5, r8, r6, lsr #19 │ │ │ │ - rsbseq r5, r8, r2, lsr #8 │ │ │ │ - rsbseq r8, r8, r2, ror #12 │ │ │ │ - rsbseq r5, r8, ip, lsl #19 │ │ │ │ - rsbseq r5, r8, sl, asr #19 │ │ │ │ - ldrsbteq r5, [r8], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r8, r8, lr, lsl r6 │ │ │ │ - rsbseq r5, r8, lr, lsr #19 │ │ │ │ - rsbseq r5, r8, ip, lsl #20 │ │ │ │ - @ instruction: 0x00785398 │ │ │ │ - ldrsbteq r8, [r8], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r5, r8, ip, lsr r6 │ │ │ │ + rsbseq r8, r8, ip, ror r8 │ │ │ │ + rsbseq r5, r8, r2, ror #16 │ │ │ │ + rsbseq r5, r8, r4, asr #17 │ │ │ │ + ldrshteq r5, [r8], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r8, r8, sl, lsr r8 │ │ │ │ + ldrsbteq r5, [r8], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r8, r8, sl, lsl r8 │ │ │ │ + rsbseq r5, r8, ip, lsl #17 │ │ │ │ + rsbseq r5, r8, sl, ror #17 │ │ │ │ + @ instruction: 0x00785596 │ │ │ │ + ldrsbteq r8, [r8], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r5, r8, r6, asr #17 │ │ │ │ + rsbseq r5, r8, r4, lsr r7 │ │ │ │ + rsbseq r5, r8, lr, asr #10 │ │ │ │ + rsbseq r8, r8, lr, lsl #15 │ │ │ │ + ldrshteq r5, [r8], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r5, r8, r2, asr r9 │ │ │ │ + rsbseq r5, r8, sl, lsl #10 │ │ │ │ + rsbseq r8, r8, sl, asr #14 │ │ │ │ + rsbseq r5, r8, r8, ror #18 │ │ │ │ + rsbseq r5, r8, r6, lsl r9 │ │ │ │ + ldrhteq r5, [r8], #-66 @ 0xffffffbe │ │ │ │ + ldrshteq r8, [r8], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r5, r8, ip, asr #18 │ │ │ │ + rsbseq r5, r8, r6, lsl #19 │ │ │ │ + rsbseq r5, r8, sl, ror #8 │ │ │ │ + rsbseq r8, r8, sl, lsr #13 │ │ │ │ + rsbseq r5, r8, r0, ror r9 │ │ │ │ + rsbseq r5, r8, sl, lsr #19 │ │ │ │ + rsbseq r5, r8, r6, lsr #8 │ │ │ │ + rsbseq r8, r8, r6, ror #12 │ │ │ │ + @ instruction: 0x00785990 │ │ │ │ + rsbseq r5, r8, lr, asr #19 │ │ │ │ + rsbseq r5, r8, r2, ror #7 │ │ │ │ + rsbseq r8, r8, r2, lsr #12 │ │ │ │ + ldrhteq r5, [r8], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r5, r8, r0, lsl sl │ │ │ │ + @ instruction: 0x0078539c │ │ │ │ + ldrsbteq r8, [r8], #-92 @ 0xffffffa4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb4bd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -76902,16 +76902,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ba300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9a2f7ba │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r5, r8, r2, lsr #4 │ │ │ │ - rsbseq r8, r8, r2, ror #8 │ │ │ │ + rsbseq r5, r8, r6, lsr #4 │ │ │ │ + rsbseq r8, r8, r6, ror #8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, lr, r9, asr ip │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ @ instruction: 0x469a447c │ │ │ │ @@ -76998,23 +76998,23 @@ │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf826f7ba │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8e0f7ba │ │ │ │ svclt 0x0000e7ef │ │ │ │ - rsbseq r5, r8, r4, ror #16 │ │ │ │ - rsbseq r5, r8, r0, lsr #15 │ │ │ │ - rsbseq r8, r8, r4, asr #6 │ │ │ │ - rsbseq r5, r8, ip, ror r7 │ │ │ │ - rsbseq r8, r8, r0, lsr #6 │ │ │ │ - rsbseq r5, r8, sl, asr r7 │ │ │ │ - ldrshteq r8, [r8], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq r5, r8, ip, lsr r7 │ │ │ │ - ldrsbteq r8, [r8], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r5, r8, r8, ror #16 │ │ │ │ + rsbseq r5, r8, r4, lsr #15 │ │ │ │ + rsbseq r8, r8, r8, asr #6 │ │ │ │ + rsbseq r5, r8, r0, lsl #15 │ │ │ │ + rsbseq r8, r8, r4, lsr #6 │ │ │ │ + rsbseq r5, r8, lr, asr r7 │ │ │ │ + rsbseq r8, r8, r0, lsl #6 │ │ │ │ + rsbseq r5, r8, r0, asr #14 │ │ │ │ + rsbseq r8, r8, r2, ror #5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 86f420 │ │ │ │ @ instruction: 0x461e4619 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @@ -77044,19 +77044,19 @@ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ bmi 2bec1c >::_M_default_append(unsigned int)@@Base+0x3c088> │ │ │ │ @ instruction: 0x46314638 │ │ │ │ ldrbtmi r2, [sl], #-1025 @ 0xfffffbff │ │ │ │ vmla.i32 d31, d30, d7[0] │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ svclt 0x000083f8 │ │ │ │ - rsbseq r5, r8, r8, lsl #14 │ │ │ │ - rsbseq r6, r8, lr, asr #32 │ │ │ │ - @ instruction: 0x0078569a │ │ │ │ - rsbseq r8, r8, lr, lsr r2 │ │ │ │ - @ instruction: 0x0077f196 │ │ │ │ + rsbseq r5, r8, ip, lsl #14 │ │ │ │ + rsbseq r6, r8, r2, asr r0 │ │ │ │ + @ instruction: 0x0078569e │ │ │ │ + rsbseq r8, r8, r2, asr #4 │ │ │ │ + @ instruction: 0x0077f19a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smlabbcs r3, r3, r0, fp │ │ │ │ @ instruction: 0x9c222b00 │ │ │ │ eorvs r9, r1, r1, lsl #6 │ │ │ │ @@ -77134,22 +77134,22 @@ │ │ │ │ vadd.i8 d20, d0, d12 │ │ │ │ ldrbtmi r1, [r8], #-455 @ 0xfffffe39 │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami sl, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffd0f7b9 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ - rsbseq r5, r8, r4, lsr #11 │ │ │ │ - rsbseq r8, r8, r8, asr #2 │ │ │ │ - rsbseq r5, r8, r8, ror #10 │ │ │ │ - rsbseq r8, r8, ip, lsl #2 │ │ │ │ - rsbseq r5, r8, r6, asr #10 │ │ │ │ - rsbseq r8, r8, sl, ror #1 │ │ │ │ - rsbseq r5, r8, sl, lsl r5 │ │ │ │ - ldrhteq r8, [r8], #-14 │ │ │ │ + rsbseq r5, r8, r8, lsr #11 │ │ │ │ + rsbseq r8, r8, ip, asr #2 │ │ │ │ + rsbseq r5, r8, ip, ror #10 │ │ │ │ + rsbseq r8, r8, r0, lsl r1 │ │ │ │ + rsbseq r5, r8, sl, asr #10 │ │ │ │ + rsbseq r8, r8, lr, ror #1 │ │ │ │ + rsbseq r5, r8, lr, lsl r5 │ │ │ │ + rsbseq r8, r8, r2, asr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb4fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r0, ror #31 │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ ldmvs sl, {r0, r1, r2, r9, sl, lr} │ │ │ │ vstmdble r9!, {s4-s3} │ │ │ │ @@ -77184,17 +77184,17 @@ │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ strtmi pc, [r3], -fp │ │ │ │ ldrtmi r2, [r1], -ip, lsl #4 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ @ instruction: 0xf854f7b7 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq r5, r8, r2, lsr #9 │ │ │ │ - rsbseq r8, r8, ip, asr #32 │ │ │ │ - rsbseq r5, r8, sl, asr #8 │ │ │ │ + rsbseq r5, r8, r6, lsr #9 │ │ │ │ + rsbseq r8, r8, r0, asr r0 │ │ │ │ + rsbseq r5, r8, lr, asr #8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r6, lsl r9 │ │ │ │ ldmib sp, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ bcs 846d0 │ │ │ │ @@ -77216,16 +77216,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff34f7b9 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - rsbseq r5, r8, r2, ror #7 │ │ │ │ - rsbseq r7, r8, r6, lsl #31 │ │ │ │ + rsbseq r5, r8, r6, ror #7 │ │ │ │ + rsbseq r7, r8, sl, lsl #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r2, asr ip │ │ │ │ pkhtbmi r4, r0, r2, asr #18 │ │ │ │ blcs 6f114 │ │ │ │ @@ -77307,18 +77307,18 @@ │ │ │ │ ldrbtmi r4, [sl], #-2569 @ 0xfffff5f7 │ │ │ │ @ instruction: 0xf0e6f0c7 │ │ │ │ movwcs lr, #6063 @ 0x17af │ │ │ │ @ instruction: 0xf7b3e7d3 │ │ │ │ svclt 0x0000eb08 │ │ │ │ strdeq r0, [r4], r0 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r8, r2, ror #5 │ │ │ │ - rsbseq r7, r8, lr, lsl #29 │ │ │ │ + rsbseq r5, r8, r6, ror #5 │ │ │ │ + @ instruction: 0x00787e92 │ │ │ │ addeq r0, r4, r6, lsl #20 │ │ │ │ - @ instruction: 0x0078529a │ │ │ │ + @ instruction: 0x0078529e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bcs 8a29c │ │ │ │ ldclle 2, cr9, [r9, #-4] │ │ │ │ strmi pc, [r0, pc, asr #8] │ │ │ │ @@ -77380,20 +77380,20 @@ │ │ │ │ ldrbtmi r2, [r8], #-466 @ 0xfffffe2e │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami r9, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ stc2l 7, cr15, [r6, #740]! @ 0x2e4 │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq r5, r8, r2, lsr #3 │ │ │ │ - rsbseq r7, r8, r6, asr #26 │ │ │ │ - rsbseq r5, r8, lr, asr r1 │ │ │ │ - rsbseq r7, r8, r2, lsl #26 │ │ │ │ - rsbseq r5, r8, r6, asr #2 │ │ │ │ - rsbseq r7, r8, sl, ror #25 │ │ │ │ + rsbseq r5, r8, r6, lsr #3 │ │ │ │ + rsbseq r7, r8, sl, asr #26 │ │ │ │ + rsbseq r5, r8, r2, ror #2 │ │ │ │ + rsbseq r7, r8, r6, lsl #26 │ │ │ │ + rsbseq r5, r8, sl, asr #2 │ │ │ │ + rsbseq r7, r8, lr, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb53b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4611 │ │ │ │ ldrmi r0, [sl], -r4, lsl #28 │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ @@ -77407,16 +77407,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami r5, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 7, cr15, [r0, #740]! @ 0x2e4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrsbteq r5, [r8], #-10 │ │ │ │ - rsbseq r7, r8, lr, ror ip │ │ │ │ + ldrsbteq r5, [r8], #-14 │ │ │ │ + rsbseq r7, r8, r2, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb540c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4611 │ │ │ │ ldrmi r0, [sl], -r4, lsl #28 │ │ │ │ @ instruction: 0xc01cf8dd │ │ │ │ @@ -77430,16 +77430,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami r5, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 7, cr15, [r2, #740] @ 0x2e4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r5, r8, lr, ror r0 │ │ │ │ - rsbseq r7, r8, r2, lsr #24 │ │ │ │ + rsbseq r5, r8, r2, lsl #1 │ │ │ │ + rsbseq r7, r8, r6, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb5468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4619 │ │ │ │ @ instruction: 0xf8dd0e04 │ │ │ │ bls 18e2ec │ │ │ │ @@ -77453,16 +77453,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami r5, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r4, #-740] @ 0xfffffd1c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r5, r8, r2, lsr #32 │ │ │ │ - rsbseq r7, r8, r6, asr #23 │ │ │ │ + rsbseq r5, r8, r6, lsr #32 │ │ │ │ + rsbseq r7, r8, sl, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb54c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r0, asr #31 │ │ │ │ ldmdbmi r8!, {r0, r1, r2, r4, r5, r6, sl, fp, lr}^ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ bmi 1e2f4c8 │ │ │ │ @@ -77585,41 +77585,41 @@ │ │ │ │ svclt 0x0000e8e4 │ │ │ │ @ instruction: 0xfffffbb5 │ │ │ │ @ instruction: 0xfffffc29 │ │ │ │ @ instruction: 0xfffffefb │ │ │ │ addeq r0, r4, r6, lsr #14 │ │ │ │ @ instruction: 0xfffffe9d │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r8, lr, lsr r0 │ │ │ │ - rsbseq r5, r8, r8, asr r0 │ │ │ │ - rsbseq r4, r8, r6, lsl #31 │ │ │ │ - rsbseq r7, r8, sl, lsr #22 │ │ │ │ + rsbseq r5, r8, r2, asr #32 │ │ │ │ + rsbseq r5, r8, ip, asr r0 │ │ │ │ + rsbseq r4, r8, sl, lsl #31 │ │ │ │ + rsbseq r7, r8, lr, lsr #22 │ │ │ │ addeq r0, r4, r4, asr #13 │ │ │ │ strdeq r0, [r0], -r5 │ │ │ │ @ instruction: 0x000001bf │ │ │ │ - rsbseq r4, r8, ip, lsr pc │ │ │ │ - rsbseq r7, r8, r0, ror #21 │ │ │ │ + rsbseq r4, r8, r0, asr #30 │ │ │ │ + rsbseq r7, r8, r4, ror #21 │ │ │ │ @ instruction: 0xfffffa3b │ │ │ │ andeq r0, r0, r5, asr #7 │ │ │ │ - ldrshteq r4, [r8], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r7, r8, r2, lsr #21 │ │ │ │ - rsbseq r4, r8, r4, ror #29 │ │ │ │ - rsbseq r7, r8, r8, lsl #21 │ │ │ │ + rsbseq r4, r8, r2, lsl #30 │ │ │ │ + rsbseq r7, r8, r6, lsr #21 │ │ │ │ + rsbseq r4, r8, r8, ror #29 │ │ │ │ + rsbseq r7, r8, ip, lsl #21 │ │ │ │ @ instruction: 0xfffff869 │ │ │ │ @ instruction: 0xfffff7ad │ │ │ │ - @ instruction: 0x00784e9e │ │ │ │ - rsbseq r7, r8, r2, asr #20 │ │ │ │ - rsbseq r4, r8, r4, lsl #29 │ │ │ │ - rsbseq r7, r8, r8, lsr #20 │ │ │ │ + rsbseq r4, r8, r2, lsr #29 │ │ │ │ + rsbseq r7, r8, r6, asr #20 │ │ │ │ + rsbseq r4, r8, r8, lsl #29 │ │ │ │ + rsbseq r7, r8, ip, lsr #20 │ │ │ │ @ instruction: 0xfffff5cb │ │ │ │ - rsbseq r4, r8, r8, asr lr │ │ │ │ - ldrshteq r7, [r8], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r4, r8, ip, asr lr │ │ │ │ + rsbseq r7, r8, r0, lsl #20 │ │ │ │ @ instruction: 0xfffffddf │ │ │ │ - rsbseq r4, r8, sl, lsr #28 │ │ │ │ - rsbseq r7, r8, lr, asr #19 │ │ │ │ + rsbseq r4, r8, lr, lsr #28 │ │ │ │ + ldrsbteq r7, [r8], #-146 @ 0xffffff6e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb5738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -77630,16 +77630,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ffd1c456 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r4, r8, lr, asr sp │ │ │ │ - rsbseq r7, r8, r2, lsl #18 │ │ │ │ + rsbseq r4, r8, r2, ror #26 │ │ │ │ + rsbseq r7, r8, r6, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [fp], pc, lsl #1 │ │ │ │ strmi r4, [r6], -r7, ror #18 │ │ │ │ ldrbtmi r4, [r9], #-1567 @ 0xfffff9e1 │ │ │ │ @@ -77741,30 +77741,30 @@ │ │ │ │ @ instruction: 0x46214814 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 169c608 │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 51c616 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - ldrsbteq r4, [r8], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r4, r8, lr, ror #25 │ │ │ │ - rsbseq r4, r8, ip, asr ip │ │ │ │ - rsbseq r7, r8, r0, lsl #16 │ │ │ │ - rsbseq r4, r8, r4, asr #24 │ │ │ │ - rsbseq r7, r8, r8, ror #15 │ │ │ │ - rsbseq r4, r8, r4, lsr #24 │ │ │ │ - rsbseq r7, r8, r8, asr #15 │ │ │ │ - ldrshteq r4, [r8], #-178 @ 0xffffff4e │ │ │ │ - @ instruction: 0x00787796 │ │ │ │ - ldrsbteq r4, [r8], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r4, r8, lr, lsl #25 │ │ │ │ - ldrhteq r4, [r8], #-190 @ 0xffffff42 │ │ │ │ - rsbseq r7, r8, r0, ror #14 │ │ │ │ - rsbseq r4, r8, r0, lsr #23 │ │ │ │ - rsbseq r7, r8, r2, asr #14 │ │ │ │ + ldrsbteq r4, [r8], #-222 @ 0xffffff22 │ │ │ │ + ldrshteq r4, [r8], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r4, r8, r0, ror #24 │ │ │ │ + rsbseq r7, r8, r4, lsl #16 │ │ │ │ + rsbseq r4, r8, r8, asr #24 │ │ │ │ + rsbseq r7, r8, ip, ror #15 │ │ │ │ + rsbseq r4, r8, r8, lsr #24 │ │ │ │ + rsbseq r7, r8, ip, asr #15 │ │ │ │ + ldrshteq r4, [r8], #-182 @ 0xffffff4a │ │ │ │ + @ instruction: 0x0078779a │ │ │ │ + ldrsbteq r4, [r8], #-184 @ 0xffffff48 │ │ │ │ + @ instruction: 0x00784c92 │ │ │ │ + rsbseq r4, r8, r2, asr #23 │ │ │ │ + rsbseq r7, r8, r4, ror #14 │ │ │ │ + rsbseq r4, r8, r4, lsr #23 │ │ │ │ + rsbseq r7, r8, r6, asr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldrbmi pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb093 │ │ │ │ @ instruction: 0x46061458 │ │ │ │ @@ -78042,45 +78042,45 @@ │ │ │ │ stmdami r4!, {r0, r1, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b94478 │ │ │ │ @ instruction: 0xe6a5f8bd │ │ │ │ stcl 7, cr15, [r8, #-712] @ 0xfffffd38 │ │ │ │ addeq r0, r4, r0, lsl #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r4, [r8], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r4, r8, r0, lsr #23 │ │ │ │ - rsbseq r4, r8, r6, ror sl │ │ │ │ - rsbseq r4, r8, r0, ror sl │ │ │ │ - rsbseq r4, r8, lr, ror fp │ │ │ │ - rsbseq r4, r8, r2, lsr #19 │ │ │ │ - rsbseq r4, r8, r8, lsr #19 │ │ │ │ - rsbseq r7, r8, sl, asr #10 │ │ │ │ - rsbseq r4, r8, lr, asr r9 │ │ │ │ - rsbseq r7, r8, r0, lsl #10 │ │ │ │ - rsbseq r4, r8, r8, lsl #18 │ │ │ │ - addeq r0, r4, r8, asr r0 │ │ │ │ - rsbseq sl, lr, r6, lsr #13 │ │ │ │ + rsbseq r4, r8, r2, lsl #22 │ │ │ │ + rsbseq r4, r8, r4, lsr #23 │ │ │ │ + rsbseq r4, r8, sl, ror sl │ │ │ │ + rsbseq r4, r8, r4, ror sl │ │ │ │ + rsbseq r4, r8, r2, lsl #23 │ │ │ │ + rsbseq r4, r8, r6, lsr #19 │ │ │ │ rsbseq r4, r8, ip, lsr #19 │ │ │ │ - rsbseq r4, r8, r6, ror r8 │ │ │ │ - ldrshteq r4, [r8], #-122 @ 0xffffff86 │ │ │ │ - @ instruction: 0x0078739e │ │ │ │ - rsbseq r4, r8, r0, ror #15 │ │ │ │ - rsbseq r7, r8, r4, lsl #7 │ │ │ │ - rsbseq r4, r8, r8, ror r7 │ │ │ │ - rsbseq r7, r8, ip, lsl r3 │ │ │ │ - rsbseq r4, r8, r0, ror #14 │ │ │ │ - rsbseq r7, r8, r2, lsl #6 │ │ │ │ - rsbseq r4, r8, r2, asr #14 │ │ │ │ - rsbseq r7, r8, r6, ror #5 │ │ │ │ - rsbseq r4, r8, sl, lsr #14 │ │ │ │ - rsbseq r7, r8, ip, asr #5 │ │ │ │ - rsbseq r4, r8, r0, lsl r7 │ │ │ │ - ldrhteq r7, [r8], #-34 @ 0xffffffde │ │ │ │ - ldrshteq r4, [r8], #-102 @ 0xffffff9a │ │ │ │ - @ instruction: 0x00787298 │ │ │ │ + rsbseq r7, r8, lr, asr #10 │ │ │ │ + rsbseq r4, r8, r2, ror #18 │ │ │ │ + rsbseq r7, r8, r4, lsl #10 │ │ │ │ + rsbseq r4, r8, ip, lsl #18 │ │ │ │ + addeq r0, r4, r8, asr r0 │ │ │ │ + rsbseq sl, lr, sl, lsr #13 │ │ │ │ + ldrhteq r4, [r8], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r4, r8, sl, ror r8 │ │ │ │ + ldrshteq r4, [r8], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r7, r8, r2, lsr #7 │ │ │ │ + rsbseq r4, r8, r4, ror #15 │ │ │ │ + rsbseq r7, r8, r8, lsl #7 │ │ │ │ + rsbseq r4, r8, ip, ror r7 │ │ │ │ + rsbseq r7, r8, r0, lsr #6 │ │ │ │ + rsbseq r4, r8, r4, ror #14 │ │ │ │ + rsbseq r7, r8, r6, lsl #6 │ │ │ │ + rsbseq r4, r8, r6, asr #14 │ │ │ │ + rsbseq r7, r8, sl, ror #5 │ │ │ │ + rsbseq r4, r8, lr, lsr #14 │ │ │ │ + ldrsbteq r7, [r8], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r4, r8, r4, lsl r7 │ │ │ │ + ldrhteq r7, [r8], #-38 @ 0xffffffda │ │ │ │ + ldrshteq r4, [r8], #-106 @ 0xffffff96 │ │ │ │ + @ instruction: 0x0078729c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ umullslt r4, r9, r5, sp │ │ │ │ @ instruction: 0x469b4c95 │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -78230,26 +78230,26 @@ │ │ │ │ @ instruction: 0xf7b84478 │ │ │ │ @ instruction: 0xf04fff49 │ │ │ │ @ instruction: 0xe6f133ff │ │ │ │ bl ff51cd94 │ │ │ │ umulleq pc, r3, r4, sp @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq pc, r3, r0, ror #26 │ │ │ │ - rsbseq r4, r8, r4, asr #11 │ │ │ │ - rsbseq r4, r8, r6, asr #9 │ │ │ │ - rsbseq r7, r8, sl, rrx │ │ │ │ - rsbseq r4, r8, r0, lsr #9 │ │ │ │ - rsbseq r7, r8, r4, asr #32 │ │ │ │ - rsbseq r4, r8, ip, asr r4 │ │ │ │ - rsbseq r4, r8, r6, asr #8 │ │ │ │ - rsbseq r6, r8, sl, ror #31 │ │ │ │ - rsbseq r4, r8, r8, lsr #8 │ │ │ │ - rsbseq r6, r8, ip, asr #31 │ │ │ │ - rsbseq r4, r8, lr, lsl #8 │ │ │ │ - ldrhteq r6, [r8], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r4, r8, r8, asr #11 │ │ │ │ + rsbseq r4, r8, sl, asr #9 │ │ │ │ + rsbseq r7, r8, lr, rrx │ │ │ │ + rsbseq r4, r8, r4, lsr #9 │ │ │ │ + rsbseq r7, r8, r8, asr #32 │ │ │ │ + rsbseq r4, r8, r0, ror #8 │ │ │ │ + rsbseq r4, r8, sl, asr #8 │ │ │ │ + rsbseq r6, r8, lr, ror #31 │ │ │ │ + rsbseq r4, r8, ip, lsr #8 │ │ │ │ + ldrsbteq r6, [r8], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r4, r8, r2, lsl r4 │ │ │ │ + ldrhteq r6, [r8], #-244 @ 0xffffff0c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb6110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r1, r3, sl, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8cdcc04 │ │ │ │ @@ -78265,16 +78265,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 2, pc, cr2, cr8, {5} @ │ │ │ │ stmdbls r7, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7b84478 │ │ │ │ blls 25eb50 │ │ │ │ andlt r4, r8, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r4, r8, r4, ror r3 │ │ │ │ - rsbseq r6, r8, r8, lsl pc │ │ │ │ + rsbseq r4, r8, r8, ror r3 │ │ │ │ + rsbseq r6, r8, ip, lsl pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb6174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmiavs r8, {r1, r2, r9, sl, lr}^ │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xff00f394 │ │ │ │ @@ -78333,25 +78333,25 @@ │ │ │ │ cmnpcc r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r6, #736]! @ 0x2e0 │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ mrc2 7, 3, pc, cr2, cr8, {5} │ │ │ │ svclt 0x0000e7b4 │ │ │ │ - rsbseq r4, r8, sl, ror #7 │ │ │ │ - rsbseq r4, r8, sl, lsl #6 │ │ │ │ - rsbseq r6, r8, lr, lsr #29 │ │ │ │ - ldrshteq r4, [r8], #-34 @ 0xffffffde │ │ │ │ - @ instruction: 0x00786e96 │ │ │ │ - rsbseq r4, r8, r2, lsr #5 │ │ │ │ - rsbseq r6, r8, r6, asr #28 │ │ │ │ - rsbseq r4, r8, sl, ror r2 │ │ │ │ - rsbseq r6, r8, lr, lsl lr │ │ │ │ - rsbseq r4, r8, ip, asr r2 │ │ │ │ - rsbseq r4, r8, r6, asr #6 │ │ │ │ + rsbseq r4, r8, lr, ror #7 │ │ │ │ + rsbseq r4, r8, lr, lsl #6 │ │ │ │ + ldrhteq r6, [r8], #-226 @ 0xffffff1e │ │ │ │ + ldrshteq r4, [r8], #-38 @ 0xffffffda │ │ │ │ + @ instruction: 0x00786e9a │ │ │ │ + rsbseq r4, r8, r6, lsr #5 │ │ │ │ + rsbseq r6, r8, sl, asr #28 │ │ │ │ + rsbseq r4, r8, lr, ror r2 │ │ │ │ + rsbseq r6, r8, r2, lsr #28 │ │ │ │ + rsbseq r4, r8, r0, ror #4 │ │ │ │ + rsbseq r4, r8, sl, asr #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ ldrdcs pc, [ip, -r0]! │ │ │ │ ldrdcc pc, [ip, -r1]! │ │ │ │ blle 12fb1c │ │ │ │ andcs fp, r1, ip, asr #31 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ @@ -78528,51 +78528,51 @@ │ │ │ │ stmdami sl!, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r2], #736 @ 0x2e0 │ │ │ │ ldrbt r9, [r5], r1, lsl #24 │ │ │ │ ldmdb ip!, {r1, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq pc, r3, r4, lsr r9 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r4, [r8], #-36 @ 0xffffffdc │ │ │ │ - ldrsbteq r4, [r8], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r4, r8, r2, lsr #8 │ │ │ │ - ldrhteq r4, [r8], #-34 @ 0xffffffde │ │ │ │ - rsbseq r4, r8, r2, lsr #5 │ │ │ │ - rsbseq r6, r8, r2, lsl sp │ │ │ │ + ldrshteq r4, [r8], #-40 @ 0xffffffd8 │ │ │ │ + ldrsbteq r4, [r8], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r4, r8, r6, lsr #8 │ │ │ │ + ldrhteq r4, [r8], #-38 @ 0xffffffda │ │ │ │ + rsbseq r4, r8, r6, lsr #5 │ │ │ │ + rsbseq r6, r8, r6, lsl sp │ │ │ │ addeq pc, r3, ip, lsr #17 │ │ │ │ - rsbseq r4, r8, sl, ror #4 │ │ │ │ - ldrsbteq r6, [r8], #-202 @ 0xffffff36 │ │ │ │ - rsbseq sp, fp, r8, asr r8 │ │ │ │ - rsbseq r4, r8, ip, asr #7 │ │ │ │ - rsbseq r4, r8, sl, lsl r2 │ │ │ │ - rsbseq r6, r8, sl, lsl #25 │ │ │ │ - rsbseq r4, r8, r0, lsr #4 │ │ │ │ - ldrsbteq r4, [r8], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r4, r8, ip, lsr r2 │ │ │ │ - rsbseq r4, r8, r2, asr #3 │ │ │ │ - rsbseq r6, r8, r2, lsr ip │ │ │ │ - rsbseq r4, r8, ip, ror #3 │ │ │ │ - @ instruction: 0x00784196 │ │ │ │ - rsbseq r6, r8, r6, lsl #24 │ │ │ │ - rsbseq sp, fp, r4, ror r7 │ │ │ │ - rsbseq r4, r8, r0, lsl r3 │ │ │ │ - rsbseq r4, r8, r2, asr #2 │ │ │ │ - rsbseq r4, r8, r4, lsr r3 │ │ │ │ - rsbseq r4, r8, r6, lsl #6 │ │ │ │ - rsbseq r4, r8, r4, asr #5 │ │ │ │ - @ instruction: 0x00784290 │ │ │ │ - ldrshteq r4, [r8], #-6 │ │ │ │ - rsbseq r6, r8, r6, ror #22 │ │ │ │ - ldrsbteq r4, [r8], #-10 │ │ │ │ - rsbseq r6, r8, sl, asr #22 │ │ │ │ - ldrhteq r4, [r8], #-14 │ │ │ │ - rsbseq r6, r8, lr, lsr #22 │ │ │ │ - rsbseq r4, r8, ip, lsr #4 │ │ │ │ - @ instruction: 0x00784092 │ │ │ │ - rsbseq r6, r8, r2, lsl #22 │ │ │ │ + rsbseq r4, r8, lr, ror #4 │ │ │ │ + ldrsbteq r6, [r8], #-206 @ 0xffffff32 │ │ │ │ + rsbseq sp, fp, ip, asr r8 │ │ │ │ + ldrsbteq r4, [r8], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r4, r8, lr, lsl r2 │ │ │ │ + rsbseq r6, r8, lr, lsl #25 │ │ │ │ + rsbseq r4, r8, r4, lsr #4 │ │ │ │ + ldrsbteq r4, [r8], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r4, r8, r0, asr #4 │ │ │ │ + rsbseq r4, r8, r6, asr #3 │ │ │ │ + rsbseq r6, r8, r6, lsr ip │ │ │ │ + ldrshteq r4, [r8], #-16 │ │ │ │ + @ instruction: 0x0078419a │ │ │ │ + rsbseq r6, r8, sl, lsl #24 │ │ │ │ + rsbseq sp, fp, r8, ror r7 │ │ │ │ + rsbseq r4, r8, r4, lsl r3 │ │ │ │ + rsbseq r4, r8, r6, asr #2 │ │ │ │ + rsbseq r4, r8, r8, lsr r3 │ │ │ │ + rsbseq r4, r8, sl, lsl #6 │ │ │ │ + rsbseq r4, r8, r8, asr #5 │ │ │ │ + @ instruction: 0x00784294 │ │ │ │ + ldrshteq r4, [r8], #-10 │ │ │ │ + rsbseq r6, r8, sl, ror #22 │ │ │ │ + ldrsbteq r4, [r8], #-14 │ │ │ │ + rsbseq r6, r8, lr, asr #22 │ │ │ │ + rsbseq r4, r8, r2, asr #1 │ │ │ │ + rsbseq r6, r8, r2, lsr fp │ │ │ │ + rsbseq r4, r8, r0, lsr r2 │ │ │ │ + @ instruction: 0x00784096 │ │ │ │ + rsbseq r6, r8, r6, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb661c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ andls r4, r3, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf604f0c5 │ │ │ │ strmi r4, [r4], -sl, lsl #18 │ │ │ │ @@ -78582,15 +78582,15 @@ │ │ │ │ stmdbls r3, {r2, r7, r9, sl, lr} │ │ │ │ movwcs r4, #26144 @ 0x6620 │ │ │ │ ldrdcs pc, [ip], -ip │ │ │ │ ldrbne r9, [r3, r0, lsl #6] │ │ │ │ @ instruction: 0xff0af3b5 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq r4, r8, sl, lsr #4 │ │ │ │ + rsbseq r4, r8, lr, lsr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 11a91c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmdbmi r6!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ addlt r4, r5, r6, ror fp │ │ │ │ @@ -78709,23 +78709,23 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b84478 │ │ │ │ @ instruction: 0xf04ffb89 │ │ │ │ @ instruction: 0xe78239ff │ │ │ │ ldmda r2, {r1, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umulleq pc, r3, r8, r5 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, r8, r2, ror #2 │ │ │ │ - ldrhteq r3, [r8], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r6, r8, sl, lsr #18 │ │ │ │ + rsbseq r4, r8, r6, ror #2 │ │ │ │ + ldrhteq r3, [r8], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r6, r8, lr, lsr #18 │ │ │ │ @ instruction: 0x0083f4be │ │ │ │ - rsbseq r4, r8, r6, lsl #1 │ │ │ │ - rsbseq r3, r8, r2, ror #28 │ │ │ │ - ldrsbteq r6, [r8], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r3, r8, r2, asr #27 │ │ │ │ - rsbseq r6, r8, r0, lsr r8 │ │ │ │ + rsbseq r4, r8, sl, lsl #1 │ │ │ │ + rsbseq r3, r8, r6, ror #28 │ │ │ │ + ldrsbteq r6, [r8], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r3, r8, r6, asr #27 │ │ │ │ + rsbseq r6, r8, r4, lsr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r0, lsl #21 │ │ │ │ strmi r4, [r6], -r0, lsl #23 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -78853,27 +78853,27 @@ │ │ │ │ @ instruction: 0xf7b1e716 │ │ │ │ svclt 0x0000eefa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq pc, r3, r0, lsl #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq pc, r3, r4, ror #6 │ │ │ │ - rsbseq r3, r8, r8, lsr #25 │ │ │ │ - rsbseq r6, r8, r8, lsl r7 │ │ │ │ - rsbseq r3, r8, lr, lsl #29 │ │ │ │ - rsbseq r3, r8, sl, lsl ip │ │ │ │ - rsbseq r6, r8, sl, lsl #13 │ │ │ │ - ldrshteq r3, [r8], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r6, r8, r4, ror #12 │ │ │ │ + rsbseq r3, r8, ip, lsr #25 │ │ │ │ + rsbseq r6, r8, ip, lsl r7 │ │ │ │ + @ instruction: 0x00783e92 │ │ │ │ + rsbseq r3, r8, lr, lsl ip │ │ │ │ + rsbseq r6, r8, lr, lsl #13 │ │ │ │ + ldrshteq r3, [r8], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r6, r8, r8, ror #12 │ │ │ │ muleq r0, r9, r0 │ │ │ │ - ldrhteq r3, [r8], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r6, r8, r2, lsr #12 │ │ │ │ + ldrhteq r3, [r8], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r6, r8, r6, lsr #12 │ │ │ │ andeq r0, r0, fp, lsr r5 │ │ │ │ - @ instruction: 0x00783b90 │ │ │ │ - ldrshteq r6, [r8], #-94 @ 0xffffffa2 │ │ │ │ + @ instruction: 0x00783b94 │ │ │ │ + rsbseq r6, r8, r2, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31ad8c >::_M_default_append(unsigned int)@@Base+0x981f8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ ldmibmi r2!, {r3, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xb0974bf2 │ │ │ │ @@ -79115,25 +79115,25 @@ │ │ │ │ orrcs pc, r2, #64, 4 │ │ │ │ @ instruction: 0xf8a2f7b7 │ │ │ │ svclt 0x0000e7bc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq pc, r3, r8, lsr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r8, r6, lsl #26 │ │ │ │ - rsbseq r3, r8, ip, lsr #21 │ │ │ │ - rsbseq r3, r8, r8, ror #16 │ │ │ │ - ldrsbteq r6, [r8], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r3, r8, r0, ror sl │ │ │ │ - rsbseq r3, r8, sl, ror #15 │ │ │ │ - rsbseq r6, r8, sl, asr r2 │ │ │ │ + rsbseq r3, r8, sl, lsl #26 │ │ │ │ + ldrhteq r3, [r8], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r3, r8, ip, ror #16 │ │ │ │ + ldrsbteq r6, [r8], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r3, r8, r4, ror sl │ │ │ │ + rsbseq r3, r8, lr, ror #15 │ │ │ │ + rsbseq r6, r8, lr, asr r2 │ │ │ │ strdeq lr, [r3], r4 │ │ │ │ - rsbseq r3, r8, r2, lsr #15 │ │ │ │ - rsbseq r6, r8, r2, lsl r2 │ │ │ │ - @ instruction: 0x00783994 │ │ │ │ + rsbseq r3, r8, r6, lsr #15 │ │ │ │ + rsbseq r6, r8, r6, lsl r2 │ │ │ │ + @ instruction: 0x00783998 │ │ │ │ vadd.i8 d20, d0, d18 │ │ │ │ ldrbtmi r2, [r8], #-374 @ 0xfffffe8a │ │ │ │ @ instruction: 0xf7b7300c │ │ │ │ stmdami r0!, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf82ef7b8 │ │ │ │ strmi lr, [r5], -lr, lsl #15 │ │ │ │ @@ -79161,24 +79161,24 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf7b7300c │ │ │ │ stmdami sp, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b74478 │ │ │ │ @ instruction: 0xe7e2fff7 │ │ │ │ stc 7, cr15, [r2], {177} @ 0xb1 │ │ │ │ - rsbseq r3, r8, sl, lsl #14 │ │ │ │ - rsbseq r6, r8, sl, ror r1 │ │ │ │ - rsbseq r3, r8, lr, ror #13 │ │ │ │ - rsbseq r6, r8, lr, asr r1 │ │ │ │ - ldrsbteq r3, [r8], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r6, r8, r4, asr #2 │ │ │ │ - ldrhteq r3, [r8], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r6, r8, r6, lsr #2 │ │ │ │ - @ instruction: 0x0078369e │ │ │ │ - rsbseq r6, r8, ip, lsl #2 │ │ │ │ + rsbseq r3, r8, lr, lsl #14 │ │ │ │ + rsbseq r6, r8, lr, ror r1 │ │ │ │ + ldrshteq r3, [r8], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r6, r8, r2, ror #2 │ │ │ │ + ldrsbteq r3, [r8], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r6, r8, r8, asr #2 │ │ │ │ + ldrhteq r3, [r8], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r6, r8, sl, lsr #2 │ │ │ │ + rsbseq r3, r8, r2, lsr #13 │ │ │ │ + rsbseq r6, r8, r0, lsl r1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 11b254 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stmdbmi r2!, {r0, r3, r7, r9, sl, lr}^ │ │ │ │ addslt r4, r1, r2, ror #22 │ │ │ │ @@ -79277,28 +79277,28 @@ │ │ │ │ @ instruction: 0xf04f4813 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff14f7b7 │ │ │ │ @ instruction: 0xf7b1e7ad │ │ │ │ svclt 0x0000eba0 │ │ │ │ addeq lr, r3, r0, ror #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r8, ip, lsr #16 │ │ │ │ - rsbseq r3, r8, r2, asr #11 │ │ │ │ - rsbseq r6, r8, r2, lsr r0 │ │ │ │ - ldrhteq r3, [r8], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r3, r8, r8, ror r5 │ │ │ │ - rsbseq r5, r8, r8, ror #31 │ │ │ │ + rsbseq r3, r8, r0, lsr r8 │ │ │ │ + rsbseq r3, r8, r6, asr #11 │ │ │ │ + rsbseq r6, r8, r6, lsr r0 │ │ │ │ + rsbseq r3, r8, r0, asr #15 │ │ │ │ + rsbseq r3, r8, ip, ror r5 │ │ │ │ + rsbseq r5, r8, ip, ror #31 │ │ │ │ addeq lr, r3, r2, lsl #23 │ │ │ │ - rsbseq r3, r8, r4, lsr #10 │ │ │ │ - @ instruction: 0x00785f94 │ │ │ │ - rsbseq r3, r8, sl, lsl #10 │ │ │ │ - rsbseq r5, r8, sl, ror pc │ │ │ │ - ldrshteq r3, [r8], #-104 @ 0xffffff98 │ │ │ │ - ldrsbteq r3, [r8], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r5, r8, r6, asr #30 │ │ │ │ + rsbseq r3, r8, r8, lsr #10 │ │ │ │ + @ instruction: 0x00785f98 │ │ │ │ + rsbseq r3, r8, lr, lsl #10 │ │ │ │ + rsbseq r5, r8, lr, ror pc │ │ │ │ + ldrshteq r3, [r8], #-108 @ 0xffffff94 │ │ │ │ + ldrsbteq r3, [r8], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r5, r8, sl, asr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xff04f393 │ │ │ │ @@ -79388,24 +79388,24 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 600e0 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r6, #-732]! @ 0xfffffd24 │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 7, 1, pc, cr0, cr7, {5} │ │ │ │ svclt 0x0000e75a │ │ │ │ - rsbseq r3, r8, lr, lsl r6 │ │ │ │ - rsbseq r3, r8, r6, ror #12 │ │ │ │ - rsbseq r3, r8, r2, ror r3 │ │ │ │ - rsbseq r5, r8, r2, ror #27 │ │ │ │ - rsbseq r3, r8, r6, asr #6 │ │ │ │ - ldrhteq r5, [r8], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r3, r8, ip, lsr #6 │ │ │ │ - @ instruction: 0x00785d9c │ │ │ │ - rsbseq r3, r8, r0, lsl r3 │ │ │ │ - rsbseq r5, r8, lr, ror sp │ │ │ │ + rsbseq r3, r8, r2, lsr #12 │ │ │ │ + rsbseq r3, r8, sl, ror #12 │ │ │ │ + rsbseq r3, r8, r6, ror r3 │ │ │ │ + rsbseq r5, r8, r6, ror #27 │ │ │ │ + rsbseq r3, r8, sl, asr #6 │ │ │ │ + ldrhteq r5, [r8], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r3, r8, r0, lsr r3 │ │ │ │ + rsbseq r5, r8, r0, lsr #27 │ │ │ │ + rsbseq r3, r8, r4, lsl r3 │ │ │ │ + rsbseq r5, r8, r2, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb7328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 6a40b0 │ │ │ │ blmi 6cc348 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -79429,15 +79429,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7b1bd30 │ │ │ │ svclt 0x0000ea70 │ │ │ │ ldrdeq lr, [r3], sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x0078349e │ │ │ │ + rsbseq r3, r8, r2, lsr #9 │ │ │ │ umulleq lr, r3, r8, r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ vrsubhn.i32 d4, , q4 │ │ │ │ @@ -79529,24 +79529,24 @@ │ │ │ │ stmdami lr, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ tstpvs r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrrc2 7, 11, pc, sl, cr7 @ │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7b74478 │ │ │ │ @ instruction: 0xe765fd15 │ │ │ │ - rsbseq r3, r8, sl, lsl #4 │ │ │ │ - rsbseq r5, r8, sl, ror ip │ │ │ │ - ldrsbteq r3, [r8], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r3, r8, r8, lsr #8 │ │ │ │ - rsbseq r3, r8, r0, asr r1 │ │ │ │ - rsbseq r5, r8, r0, asr #23 │ │ │ │ - rsbseq r3, r8, r2, lsr r3 │ │ │ │ - rsbseq r3, r8, r8, lsl #6 │ │ │ │ - ldrsbteq r3, [r8], #-8 │ │ │ │ - rsbseq r5, r8, r8, asr #22 │ │ │ │ + rsbseq r3, r8, lr, lsl #4 │ │ │ │ + rsbseq r5, r8, lr, ror ip │ │ │ │ + rsbseq r3, r8, r0, ror #7 │ │ │ │ + rsbseq r3, r8, ip, lsr #8 │ │ │ │ + rsbseq r3, r8, r4, asr r1 │ │ │ │ + rsbseq r5, r8, r4, asr #23 │ │ │ │ + rsbseq r3, r8, r6, lsr r3 │ │ │ │ + rsbseq r3, r8, ip, lsl #6 │ │ │ │ + ldrsbteq r3, [r8], #-12 │ │ │ │ + rsbseq r5, r8, ip, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ addslt r4, r9, pc, asr #23 │ │ │ │ strmi r4, [fp], pc, asr #21 │ │ │ │ sxtab16mi r4, r0, fp, ror #8 │ │ │ │ @@ -79753,63 +79753,63 @@ │ │ │ │ @ instruction: 0xf7b74478 │ │ │ │ @ instruction: 0xe6ccfb5f │ │ │ │ svc 0x00eaf7b0 │ │ │ │ ... │ │ │ │ addeq lr, r3, r4, lsr #13 │ │ │ │ umulleq lr, r3, ip, r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r8, r4, ror r2 │ │ │ │ + rsbseq r3, r8, r8, ror r2 │ │ │ │ andeq r1, r0, r7, asr #8 │ │ │ │ @ instruction: 0xffffecc7 │ │ │ │ muleq r0, r5, r3 │ │ │ │ - @ instruction: 0x00783294 │ │ │ │ - rsbseq r3, r8, r6, ror r2 │ │ │ │ + @ instruction: 0x00783298 │ │ │ │ + rsbseq r3, r8, sl, ror r2 │ │ │ │ andeq r1, r0, r1, lsr #10 │ │ │ │ @ instruction: 0x000007bb │ │ │ │ - ldrsbteq r2, [r8], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r5, r8, r0, asr #20 │ │ │ │ + ldrsbteq r2, [r8], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r5, r8, r4, asr #20 │ │ │ │ ldrdeq lr, [r3], sl │ │ │ │ - @ instruction: 0x00782f9a │ │ │ │ - rsbseq r5, r8, sl, lsl #20 │ │ │ │ + @ instruction: 0x00782f9e │ │ │ │ + rsbseq r5, r8, lr, lsl #20 │ │ │ │ @ instruction: 0xfffffd31 │ │ │ │ andeq r0, r0, fp, lsr #15 │ │ │ │ - rsbseq r2, r8, ip, asr pc │ │ │ │ - rsbseq r5, r8, ip, asr #19 │ │ │ │ - rsbseq r2, r8, r2, asr #30 │ │ │ │ - ldrhteq r5, [r8], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r2, r8, r2, lsr #30 │ │ │ │ - @ instruction: 0x00785998 │ │ │ │ + rsbseq r2, r8, r0, ror #30 │ │ │ │ + ldrsbteq r5, [r8], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r2, r8, r6, asr #30 │ │ │ │ + ldrhteq r5, [r8], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r2, r8, r6, lsr #30 │ │ │ │ + @ instruction: 0x0078599c │ │ │ │ @ instruction: 0xfffffc1b │ │ │ │ @ instruction: 0xfffffa5d │ │ │ │ - rsbseq r2, r8, sl, asr #29 │ │ │ │ - rsbseq r5, r8, sl, lsr r9 │ │ │ │ - ldrhteq r2, [r8], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r5, r8, r0, lsr #18 │ │ │ │ + rsbseq r2, r8, lr, asr #29 │ │ │ │ + rsbseq r5, r8, lr, lsr r9 │ │ │ │ + ldrhteq r2, [r8], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r5, r8, r4, lsr #18 │ │ │ │ @ instruction: 0xfffff11b │ │ │ │ - rsbseq r2, r8, r4, lsl #29 │ │ │ │ - ldrshteq r5, [r8], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r2, r8, r8, lsl #29 │ │ │ │ + ldrshteq r5, [r8], #-136 @ 0xffffff78 │ │ │ │ andeq r1, r0, pc, ror r1 │ │ │ │ - rsbseq r2, r8, r8, asr lr │ │ │ │ - rsbseq r5, r8, r8, asr #17 │ │ │ │ - rsbseq r3, r8, sl, ror #1 │ │ │ │ - ldrhteq r2, [r8], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r2, r8, lr, lsl lr │ │ │ │ - rsbseq r5, r8, lr, lsl #17 │ │ │ │ - ldrsbteq r3, [r8], #-6 │ │ │ │ - rsbseq r3, r8, r2, lsl #2 │ │ │ │ - rsbseq r2, r8, r0, ror #27 │ │ │ │ - rsbseq r5, r8, r0, asr r8 │ │ │ │ - rsbseq r3, r8, sl, ror #1 │ │ │ │ - rsbseq r3, r8, ip, lsl #2 │ │ │ │ - rsbseq r2, r8, r6, lsr #27 │ │ │ │ - rsbseq r5, r8, r6, lsl r8 │ │ │ │ - ldrshteq r3, [r8], #-8 │ │ │ │ - rsbseq r3, r8, r6, lsl r1 │ │ │ │ - rsbseq r2, r8, ip, ror #26 │ │ │ │ - ldrsbteq r5, [r8], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r2, r8, ip, asr lr │ │ │ │ + rsbseq r5, r8, ip, asr #17 │ │ │ │ + rsbseq r3, r8, lr, ror #1 │ │ │ │ + rsbseq r2, r8, r0, asr #31 │ │ │ │ + rsbseq r2, r8, r2, lsr #28 │ │ │ │ + @ instruction: 0x00785892 │ │ │ │ + ldrsbteq r3, [r8], #-10 │ │ │ │ + rsbseq r3, r8, r6, lsl #2 │ │ │ │ + rsbseq r2, r8, r4, ror #27 │ │ │ │ + rsbseq r5, r8, r4, asr r8 │ │ │ │ + rsbseq r3, r8, lr, ror #1 │ │ │ │ + rsbseq r3, r8, r0, lsl r1 │ │ │ │ + rsbseq r2, r8, sl, lsr #27 │ │ │ │ + rsbseq r5, r8, sl, lsl r8 │ │ │ │ + ldrshteq r3, [r8], #-12 │ │ │ │ + rsbseq r3, r8, sl, lsl r1 │ │ │ │ + rsbseq r2, r8, r0, ror sp │ │ │ │ + rsbseq r5, r8, r0, ror #15 │ │ │ │ @ instruction: 0xf1044ae1 │ │ │ │ stmibmi r1!, {r3, r5, r8, r9}^ │ │ │ │ ldrbtcc pc, [pc], #79 @ 60780 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strls r4, [r0, #-1146] @ 0xfffffb86 │ │ │ │ @ instruction: 0xf04f4479 │ │ │ │ @ instruction: 0x464035ff │ │ │ │ @@ -80028,66 +80028,66 @@ │ │ │ │ ldmdami r8!, {r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ mvnne pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf872f7b7 │ │ │ │ @ instruction: 0x46314835 │ │ │ │ @ instruction: 0xf7b74478 │ │ │ │ str pc, [r8], sp, lsr #18 │ │ │ │ - rsbseq r3, r8, r0, lsr #32 │ │ │ │ - rsbseq r3, r8, r8, rrx │ │ │ │ - rsbseq r3, r8, lr, asr #32 │ │ │ │ + rsbseq r3, r8, r4, lsr #32 │ │ │ │ + rsbseq r3, r8, ip, rrx │ │ │ │ + rsbseq r3, r8, r2, asr r0 │ │ │ │ andeq r1, r0, fp, lsr #29 │ │ │ │ - rsbseq r3, r8, ip, lsr r0 │ │ │ │ - ldrshteq r2, [r8], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r5, r8, r4, ror #12 │ │ │ │ - ldrsbteq r2, [r8], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r5, r8, ip, asr #12 │ │ │ │ - rsbseq r2, r8, r2, asr #23 │ │ │ │ - rsbseq r5, r8, r2, lsr r6 │ │ │ │ + rsbseq r3, r8, r0, asr #32 │ │ │ │ + ldrshteq r2, [r8], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r5, r8, r8, ror #12 │ │ │ │ + rsbseq r2, r8, r0, ror #23 │ │ │ │ + rsbseq r5, r8, r0, asr r6 │ │ │ │ + rsbseq r2, r8, r6, asr #23 │ │ │ │ + rsbseq r5, r8, r6, lsr r6 │ │ │ │ andeq r1, r0, fp, asr #3 │ │ │ │ - ldrsbteq ip, [r9], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r3, r8, ip, lsl #1 │ │ │ │ - rsbseq r3, r8, sl, lsl #1 │ │ │ │ - rsbseq r2, r8, ip, asr fp │ │ │ │ - rsbseq r5, r8, ip, asr #11 │ │ │ │ + ldrsbteq ip, [r9], #-136 @ 0xffffff78 │ │ │ │ + @ instruction: 0x00783090 │ │ │ │ + rsbseq r3, r8, lr, lsl #1 │ │ │ │ + rsbseq r2, r8, r0, ror #22 │ │ │ │ + ldrsbteq r5, [r8], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xffffeb61 │ │ │ │ - rsbseq r3, r8, ip, rrx │ │ │ │ - rsbseq r3, r8, lr, asr r0 │ │ │ │ - rsbseq r2, r8, ip, lsl #22 │ │ │ │ - rsbseq r5, r8, ip, ror r5 │ │ │ │ - rsbseq r2, r8, r2, ror #21 │ │ │ │ - rsbseq r5, r8, r2, asr r5 │ │ │ │ - rsbseq r2, r8, r6, lsl pc │ │ │ │ + rsbseq r3, r8, r0, ror r0 │ │ │ │ + rsbseq r3, r8, r2, rrx │ │ │ │ + rsbseq r2, r8, r0, lsl fp │ │ │ │ + rsbseq r5, r8, r0, lsl #11 │ │ │ │ + rsbseq r2, r8, r6, ror #21 │ │ │ │ + rsbseq r5, r8, r6, asr r5 │ │ │ │ + rsbseq r2, r8, sl, lsl pc │ │ │ │ @ instruction: 0xffffe785 │ │ │ │ - rsbseq r2, r8, lr, lsl #30 │ │ │ │ - @ instruction: 0x00782a94 │ │ │ │ - rsbseq r5, r8, r4, lsl #10 │ │ │ │ + rsbseq r2, r8, r2, lsl pc │ │ │ │ + @ instruction: 0x00782a98 │ │ │ │ + rsbseq r5, r8, r8, lsl #10 │ │ │ │ andeq r0, r0, r4, lsl #31 │ │ │ │ - rsbseq r2, r8, r0, ror #31 │ │ │ │ - ldrsbteq r2, [r8], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r2, r8, r2, asr sl │ │ │ │ - rsbseq r5, r8, r2, asr #9 │ │ │ │ - rsbseq r2, r8, sl, lsr #20 │ │ │ │ - @ instruction: 0x0078549a │ │ │ │ - rsbseq r2, r8, r0, lsl #20 │ │ │ │ - rsbseq r5, r8, r0, ror r4 │ │ │ │ - rsbseq r2, r8, r2, lsl #29 │ │ │ │ - @ instruction: 0x00782e98 │ │ │ │ - @ instruction: 0x00782e90 │ │ │ │ + rsbseq r2, r8, r4, ror #31 │ │ │ │ + ldrsbteq r2, [r8], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r2, r8, r6, asr sl │ │ │ │ + rsbseq r5, r8, r6, asr #9 │ │ │ │ + rsbseq r2, r8, lr, lsr #20 │ │ │ │ + @ instruction: 0x0078549e │ │ │ │ + rsbseq r2, r8, r4, lsl #20 │ │ │ │ + rsbseq r5, r8, r4, ror r4 │ │ │ │ + rsbseq r2, r8, r6, lsl #29 │ │ │ │ + @ instruction: 0x00782e9c │ │ │ │ + @ instruction: 0x00782e94 │ │ │ │ andeq r1, r0, r1, asr #32 │ │ │ │ - rsbseq r2, r8, r0, lsr #19 │ │ │ │ - rsbseq r5, r8, r0, lsl r4 │ │ │ │ - rsbseq r2, r8, r8, ror r9 │ │ │ │ - rsbseq r5, r8, r8, ror #7 │ │ │ │ - rsbseq r2, r8, lr, asr #18 │ │ │ │ - ldrhteq r5, [r8], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r2, r8, r0, lsr r9 │ │ │ │ - rsbseq r2, r8, sl, asr #27 │ │ │ │ - rsbseq r2, r8, r8, lsl #18 │ │ │ │ - rsbseq r5, r8, r8, ror r3 │ │ │ │ + rsbseq r2, r8, r4, lsr #19 │ │ │ │ + rsbseq r5, r8, r4, lsl r4 │ │ │ │ + rsbseq r2, r8, ip, ror r9 │ │ │ │ + rsbseq r5, r8, ip, ror #7 │ │ │ │ + rsbseq r2, r8, r2, asr r9 │ │ │ │ + rsbseq r5, r8, r2, asr #7 │ │ │ │ + rsbseq r2, r8, r4, lsr r9 │ │ │ │ + rsbseq r2, r8, lr, asr #27 │ │ │ │ + rsbseq r2, r8, ip, lsl #18 │ │ │ │ + rsbseq r5, r8, ip, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb7dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vqshlu.s16 d4, d4, #3 │ │ │ │ blvs def4c │ │ │ │ @@ -80103,16 +80103,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe0f7b6 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7b74478 │ │ │ │ blls dee8c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq r2, r8, r4, ror #15 │ │ │ │ - rsbseq r5, r8, r4, asr r2 │ │ │ │ + rsbseq r2, r8, r8, ror #15 │ │ │ │ + rsbseq r5, r8, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl febb7e38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xf8aaf393 │ │ │ │ blvs 147450 │ │ │ │ svclt 0x00182b00 │ │ │ │ @@ -80122,16 +80122,16 @@ │ │ │ │ orrsvs pc, r1, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffb8f7b6 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf874f7b7 │ │ │ │ andeq pc, r7, pc, rrx │ │ │ │ svclt 0x0000bd08 │ │ │ │ - @ instruction: 0x00782794 │ │ │ │ - rsbseq r2, r8, sl, asr #26 │ │ │ │ + @ instruction: 0x00782798 │ │ │ │ + rsbseq r2, r8, lr, asr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31c13c >::_M_default_append(unsigned int)@@Base+0x995a8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ ldrmi r4, [fp], lr, ror #25 │ │ │ │ addslt r4, r5, lr, ror #23 │ │ │ │ @@ -80371,21 +80371,21 @@ │ │ │ │ bls a0a6c │ │ │ │ svclt 0x0000e29f │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ addeq sp, r3, r8, ror sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sp, r3, ip, lsr #26 │ │ │ │ - rsbseq r2, r8, r2, lsl r9 │ │ │ │ - ldrhteq r2, [r8], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r2, r8, lr, asr #10 │ │ │ │ - ldrhteq r4, [r8], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r2, r8, sl, lsr #22 │ │ │ │ - rsbseq r2, r8, r4, asr #7 │ │ │ │ - rsbseq r4, r8, r4, lsr lr │ │ │ │ + rsbseq r2, r8, r6, lsl r9 │ │ │ │ + rsbseq r2, r8, r2, asr #25 │ │ │ │ + rsbseq r2, r8, r2, asr r5 │ │ │ │ + rsbseq r4, r8, r2, asr #31 │ │ │ │ + rsbseq r2, r8, lr, lsr #22 │ │ │ │ + rsbseq r2, r8, r8, asr #7 │ │ │ │ + rsbseq r4, r8, r8, lsr lr │ │ │ │ @ instruction: 0xf0524630 │ │ │ │ @ instruction: 0xf8dafdb5 │ │ │ │ strmi r1, [r3], r0 │ │ │ │ @ instruction: 0xf0524630 │ │ │ │ @ instruction: 0xf8dafdd7 │ │ │ │ strmi r1, [r5], -r0 │ │ │ │ @ instruction: 0xf0524630 │ │ │ │ @@ -80629,16 +80629,16 @@ │ │ │ │ stmdacs r1, {r0, r1, r2, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rscshi pc, r9, r0, asr #32 │ │ │ │ beq ddb38 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ ldrb r2, [r7], r0, lsl #6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r1, r8, ip, lsl #8 │ │ │ │ - @ instruction: 0x007c5e96 │ │ │ │ + rsbseq r1, r8, r0, lsl r4 │ │ │ │ + @ instruction: 0x007c5e9a │ │ │ │ blls ff25cf40 │ │ │ │ blx 49d038 │ │ │ │ mrc 15, 5, fp, cr0, cr4, {5} │ │ │ │ vmov.f64 d5, d7 │ │ │ │ strb r5, [r3, -r9, asr #22]! │ │ │ │ blls ff25cf54 │ │ │ │ blx 49d04c │ │ │ │ @@ -80774,38 +80774,38 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe89f56c │ │ │ │ stmdbls r0, {r0, r1, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf7b64478 │ │ │ │ bls a040c │ │ │ │ @ instruction: 0xf7afe76f │ │ │ │ svclt 0x0000efe6 │ │ │ │ - rsbseq r1, r8, r8, lsr #30 │ │ │ │ - @ instruction: 0x00784998 │ │ │ │ - rsbseq r1, r8, sl, lsl #30 │ │ │ │ - rsbseq r4, r8, sl, ror r9 │ │ │ │ - rsbseq r1, r8, sl, ror #29 │ │ │ │ - rsbseq r4, r8, sl, asr r9 │ │ │ │ - rsbseq r1, r8, r2, lsl #29 │ │ │ │ - ldrshteq r4, [r8], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r1, r8, r6, ror #28 │ │ │ │ - ldrsbteq r4, [r8], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r1, r8, r6, asr #28 │ │ │ │ - ldrhteq r4, [r8], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r1, r8, r4, lsl lr │ │ │ │ - rsbseq r4, r8, r2, lsl #17 │ │ │ │ - ldrshteq r1, [r8], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r4, r8, sl, ror #16 │ │ │ │ - rsbseq r1, r8, lr, asr #27 │ │ │ │ - rsbseq r4, r8, r6, asr #16 │ │ │ │ - rsbseq r1, r8, sl, lsr #27 │ │ │ │ - rsbseq r4, r8, r2, lsr #16 │ │ │ │ - rsbseq r1, r8, r2, lsl #27 │ │ │ │ - ldrshteq r4, [r8], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r1, r8, r4, ror #26 │ │ │ │ - ldrsbteq r4, [r8], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r1, r8, ip, lsr #30 │ │ │ │ + @ instruction: 0x0078499c │ │ │ │ + rsbseq r1, r8, lr, lsl #30 │ │ │ │ + rsbseq r4, r8, lr, ror r9 │ │ │ │ + rsbseq r1, r8, lr, ror #29 │ │ │ │ + rsbseq r4, r8, lr, asr r9 │ │ │ │ + rsbseq r1, r8, r6, lsl #29 │ │ │ │ + ldrshteq r4, [r8], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r1, r8, sl, ror #28 │ │ │ │ + ldrsbteq r4, [r8], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r1, r8, sl, asr #28 │ │ │ │ + rsbseq r4, r8, r2, asr #17 │ │ │ │ + rsbseq r1, r8, r8, lsl lr │ │ │ │ + rsbseq r4, r8, r6, lsl #17 │ │ │ │ + ldrshteq r1, [r8], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r4, r8, lr, ror #16 │ │ │ │ + ldrsbteq r1, [r8], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r4, r8, sl, asr #16 │ │ │ │ + rsbseq r1, r8, lr, lsr #27 │ │ │ │ + rsbseq r4, r8, r6, lsr #16 │ │ │ │ + rsbseq r1, r8, r6, lsl #27 │ │ │ │ + ldrshteq r4, [r8], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r1, r8, r8, ror #26 │ │ │ │ + ldrsbteq r4, [r8], #-120 @ 0xffffff88 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb8910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r4, lsl #12 │ │ │ │ vrsubhn.i32 d4, q1, │ │ │ │ blvs 160410 │ │ │ │ @@ -80824,16 +80824,16 @@ │ │ │ │ bicsvs pc, r1, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf7b6300c │ │ │ │ stmdami r4, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ffd9f644 │ │ │ │ strb r9, [r4, r1, lsl #22]! │ │ │ │ - @ instruction: 0x00781c96 │ │ │ │ - rsbseq r4, r8, r6, lsl #14 │ │ │ │ + @ instruction: 0x00781c9a │ │ │ │ + rsbseq r4, r8, sl, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb8980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ blx 19e5da │ │ │ │ ldmdblt r3!, {r0, r1, r8, r9, fp, sp, lr} │ │ │ │ @@ -80859,17 +80859,17 @@ │ │ │ │ stmdami r7, {r0, r2, r4, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9f4f7b6 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7b64478 │ │ │ │ blls e02b4 │ │ │ │ svclt 0x0000e7d0 │ │ │ │ - rsbseq r2, r8, r8, ror #4 │ │ │ │ - rsbseq r1, r8, ip, lsl #24 │ │ │ │ - rsbseq r4, r8, ip, ror r6 │ │ │ │ + rsbseq r2, r8, ip, ror #4 │ │ │ │ + rsbseq r1, r8, r0, lsl ip │ │ │ │ + rsbseq r4, r8, r0, lsl #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb8a10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi da5778 │ │ │ │ blmi dcda30 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ stcls 6, cr4, [sp, #-32] @ 0xffffffe0 │ │ │ │ @@ -80922,20 +80922,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx e9f7bc │ │ │ │ str r9, [lr, r1, lsl #22]! │ │ │ │ cdp 7, 12, cr15, cr2, cr15, {5} │ │ │ │ strdeq sp, [r3], r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sp, r3, r6, asr #3 │ │ │ │ - rsbseq r1, r8, r6, ror fp │ │ │ │ - rsbseq r4, r8, r6, ror #11 │ │ │ │ - rsbseq r1, r8, ip, lsr fp │ │ │ │ - rsbseq r4, r8, ip, lsr #11 │ │ │ │ - rsbseq r1, r8, lr, lsl fp │ │ │ │ - rsbseq r4, r8, lr, lsl #11 │ │ │ │ + rsbseq r1, r8, sl, ror fp │ │ │ │ + rsbseq r4, r8, sl, ror #11 │ │ │ │ + rsbseq r1, r8, r0, asr #22 │ │ │ │ + ldrhteq r4, [r8], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r1, r8, r2, lsr #22 │ │ │ │ + @ instruction: 0x00784592 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb8b18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi da5880 │ │ │ │ blmi dcdb38 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ stcls 6, cr4, [ip, #-32] @ 0xffffffe0 │ │ │ │ @@ -80988,20 +80988,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9b4f7b6 │ │ │ │ str r9, [lr, r1, lsl #22]! │ │ │ │ cdp 7, 3, cr15, cr14, cr15, {5} │ │ │ │ addeq sp, r3, sl, ror #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strheq sp, [r3], lr │ │ │ │ - rsbseq r1, r8, lr, ror #20 │ │ │ │ - ldrsbteq r4, [r8], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r1, r8, r4, lsr sl │ │ │ │ - rsbseq r4, r8, r4, lsr #9 │ │ │ │ - rsbseq r1, r8, r6, lsl sl │ │ │ │ - rsbseq r4, r8, r6, lsl #9 │ │ │ │ + rsbseq r1, r8, r2, ror sl │ │ │ │ + rsbseq r4, r8, r2, ror #9 │ │ │ │ + rsbseq r1, r8, r8, lsr sl │ │ │ │ + rsbseq r4, r8, r8, lsr #9 │ │ │ │ + rsbseq r1, r8, sl, lsl sl │ │ │ │ + rsbseq r4, r8, sl, lsl #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb8c20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r5], -r4, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-1542 @ 0xfffff9fa │ │ │ │ pld [lr, #175] @ 0xaf │ │ │ │ @@ -81018,16 +81018,16 @@ │ │ │ │ andls lr, r3, lr, ror ip │ │ │ │ @ instruction: 0xf0c34630 │ │ │ │ bls 15e604 │ │ │ │ strls r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vqshl.u64 , , #51 @ 0x33 │ │ │ │ strdcs pc, [r1], -r9 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ - rsbseq r1, r8, lr, lsr #24 │ │ │ │ - rsbseq r2, r8, r6, asr r0 │ │ │ │ + rsbseq r1, r8, r2, lsr ip │ │ │ │ + rsbseq r2, r8, sl, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 11cf40 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ @ instruction: 0xf8df4614 │ │ │ │ @ instruction: 0x469a27b4 │ │ │ │ @@ -81520,68 +81520,68 @@ │ │ │ │ @ instruction: 0xf04f483c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 7, cr15, [sl, #724] @ 0x2d4 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ ... │ │ │ │ addeq ip, r3, r0, ror pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r8, r4, asr #31 │ │ │ │ + rsbseq r1, r8, r8, asr #31 │ │ │ │ addeq ip, r3, r4, lsl pc │ │ │ │ - rsbseq r1, r8, lr, asr #17 │ │ │ │ - rsbseq r4, r8, ip, lsr r3 │ │ │ │ - rsbseq r1, r8, lr, lsl fp │ │ │ │ - rsbseq r2, r8, sl │ │ │ │ - rsbseq r1, r8, r0, asr #16 │ │ │ │ - rsbseq r4, r8, lr, lsr #5 │ │ │ │ - ldrshteq r1, [r8], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r1, r8, r0, lsl r8 │ │ │ │ - rsbseq r2, r8, ip, asr r0 │ │ │ │ - rsbseq r1, r8, sl, asr #30 │ │ │ │ - rsbseq r1, r8, ip, ror #19 │ │ │ │ - rsbseq r1, r8, r2, asr lr │ │ │ │ - rsbseq r1, r8, r0, asr r9 │ │ │ │ - rsbseq r1, r8, r4, ror #28 │ │ │ │ - rsbseq r1, r8, r8, lsl r9 │ │ │ │ - rsbseq sl, sp, sl, ror fp │ │ │ │ - rsbseq r1, r8, sl, lsr #12 │ │ │ │ - @ instruction: 0x00784098 │ │ │ │ - rsbseq r1, r8, r6, lsl #16 │ │ │ │ + ldrsbteq r1, [r8], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r4, r8, r0, asr #6 │ │ │ │ + rsbseq r1, r8, r2, lsr #22 │ │ │ │ + rsbseq r2, r8, lr │ │ │ │ + rsbseq r1, r8, r4, asr #16 │ │ │ │ + ldrhteq r4, [r8], #-34 @ 0xffffffde │ │ │ │ + ldrshteq r1, [r8], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r1, r8, r4, lsl r8 │ │ │ │ + rsbseq r2, r8, r0, rrx │ │ │ │ + rsbseq r1, r8, lr, asr #30 │ │ │ │ + ldrshteq r1, [r8], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r1, r8, r6, asr lr │ │ │ │ + rsbseq r1, r8, r4, asr r9 │ │ │ │ + rsbseq r1, r8, r8, ror #28 │ │ │ │ + rsbseq r1, r8, ip, lsl r9 │ │ │ │ + rsbseq sl, sp, lr, ror fp │ │ │ │ + rsbseq r1, r8, lr, lsr #12 │ │ │ │ + @ instruction: 0x0078409c │ │ │ │ + rsbseq r1, r8, sl, lsl #16 │ │ │ │ @ instruction: 0xffffd28b │ │ │ │ - @ instruction: 0x00781d9c │ │ │ │ - ldrhteq r1, [r8], #-214 @ 0xffffff2a │ │ │ │ - ldrhteq r1, [r8], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r1, r8, sl, ror sp │ │ │ │ - rsbseq r1, r8, lr, asr r7 │ │ │ │ - rsbseq r1, r8, lr, lsr #26 │ │ │ │ - ldrshteq r1, [r8], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r5, r8, r6, asr #14 │ │ │ │ - rsbseq r1, r8, r6, lsl #11 │ │ │ │ - rsbseq r1, r8, ip, asr fp │ │ │ │ - rsbseq r1, r8, r4, lsl r5 │ │ │ │ - ldrshteq r1, [r8], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r3, r8, r4, ror #26 │ │ │ │ - ldrsbteq r1, [r8], #-34 @ 0xffffffde │ │ │ │ - rsbseq r3, r8, r2, asr #26 │ │ │ │ - rsbseq r1, r8, ip, lsr #5 │ │ │ │ - rsbseq r3, r8, sl, lsl sp │ │ │ │ - rsbseq r1, r8, ip, lsl #5 │ │ │ │ - ldrshteq r3, [r8], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r1, r8, sl, ror #4 │ │ │ │ - ldrsbteq r3, [r8], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r1, r8, lr, asr #4 │ │ │ │ - ldrhteq r3, [r8], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r1, r8, r2, lsr r2 │ │ │ │ - rsbseq r3, r8, r0, lsr #25 │ │ │ │ - rsbseq r1, r8, r6, lsl r2 │ │ │ │ - rsbseq r3, r8, r4, lsl #25 │ │ │ │ - ldrhteq r1, [r8], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r1, r8, r0, ror #3 │ │ │ │ - rsbseq r3, r8, lr, asr #24 │ │ │ │ - rsbseq r1, r8, r4, asr #3 │ │ │ │ - rsbseq r3, r8, r2, lsr ip │ │ │ │ + rsbseq r1, r8, r0, lsr #27 │ │ │ │ + ldrhteq r1, [r8], #-218 @ 0xffffff26 │ │ │ │ + ldrhteq r1, [r8], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r1, r8, lr, ror sp │ │ │ │ + rsbseq r1, r8, r2, ror #14 │ │ │ │ + rsbseq r1, r8, r2, lsr sp │ │ │ │ + ldrshteq r1, [r8], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r5, r8, sl, asr #14 │ │ │ │ + rsbseq r1, r8, sl, lsl #11 │ │ │ │ + rsbseq r1, r8, r0, ror #22 │ │ │ │ + rsbseq r1, r8, r8, lsl r5 │ │ │ │ + ldrshteq r1, [r8], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r3, r8, r8, ror #26 │ │ │ │ + ldrsbteq r1, [r8], #-38 @ 0xffffffda │ │ │ │ + rsbseq r3, r8, r6, asr #26 │ │ │ │ + ldrhteq r1, [r8], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r3, r8, lr, lsl sp │ │ │ │ + @ instruction: 0x00781290 │ │ │ │ + ldrshteq r3, [r8], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r1, r8, lr, ror #4 │ │ │ │ + ldrsbteq r3, [r8], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r1, r8, r2, asr r2 │ │ │ │ + rsbseq r3, r8, r0, asr #25 │ │ │ │ + rsbseq r1, r8, r6, lsr r2 │ │ │ │ + rsbseq r3, r8, r4, lsr #25 │ │ │ │ + rsbseq r1, r8, sl, lsl r2 │ │ │ │ + rsbseq r3, r8, r8, lsl #25 │ │ │ │ + ldrhteq r1, [r8], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r1, r8, r4, ror #3 │ │ │ │ + rsbseq r3, r8, r2, asr ip │ │ │ │ + rsbseq r1, r8, r8, asr #3 │ │ │ │ + rsbseq r3, r8, r6, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb9534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r1, -r0] │ │ │ │ @ instruction: 0xf7feb083 │ │ │ │ strmi pc, [r3], -r9, lsl #16 │ │ │ │ tstle r2, r1, lsl #16 │ │ │ │ @@ -81591,16 +81591,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7b5300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r6], #724 @ 0x2d4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - @ instruction: 0x0078109a │ │ │ │ - rsbseq r3, r8, sl, lsl #22 │ │ │ │ + @ instruction: 0x0078109e │ │ │ │ + rsbseq r3, r8, lr, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb9580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmibmi lr, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ blmi fe80e5a0 │ │ │ │ ldrbtmi sl, [r9], #-2561 @ 0xfffff5ff │ │ │ │ @ instruction: 0x46074d9d │ │ │ │ @@ -81757,46 +81757,46 @@ │ │ │ │ blx ffd204c4 │ │ │ │ strtmi r4, [r1], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7b54478 │ │ │ │ ldr pc, [r2, -sp, lsr #23]! │ │ │ │ ldmda r8!, {r0, r1, r2, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq ip, r3, r2, lsl #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r8, r4, ror #3 │ │ │ │ - ldrsbteq r1, [r8], #-138 @ 0xffffff76 │ │ │ │ - ldrsbteq r1, [r8], #-140 @ 0xffffff74 │ │ │ │ - @ instruction: 0x0078189e │ │ │ │ - rsbseq r0, r8, r0, lsr #31 │ │ │ │ - rsbseq r3, r8, r0, lsl sl │ │ │ │ - rsbseq r0, r8, r8, lsl #31 │ │ │ │ - ldrshteq r3, [r8], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r0, r8, sl, asr pc │ │ │ │ - rsbseq r1, r8, lr, asr #1 │ │ │ │ - rsbseq r0, r8, r4, lsr pc │ │ │ │ - rsbseq r3, r8, r4, lsr #19 │ │ │ │ - rsbseq r0, r8, sl, lsl pc │ │ │ │ - rsbseq r3, r8, sl, lsl #19 │ │ │ │ + rsbseq r1, r8, r8, ror #3 │ │ │ │ + ldrsbteq r1, [r8], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r1, r8, r0, ror #17 │ │ │ │ + rsbseq r1, r8, r2, lsr #17 │ │ │ │ + rsbseq r0, r8, r4, lsr #31 │ │ │ │ + rsbseq r3, r8, r4, lsl sl │ │ │ │ + rsbseq r0, r8, ip, lsl #31 │ │ │ │ + ldrshteq r3, [r8], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r0, r8, lr, asr pc │ │ │ │ + ldrsbteq r1, [r8], #-2 │ │ │ │ + rsbseq r0, r8, r8, lsr pc │ │ │ │ + rsbseq r3, r8, r8, lsr #19 │ │ │ │ + rsbseq r0, r8, lr, lsl pc │ │ │ │ + rsbseq r3, r8, lr, lsl #19 │ │ │ │ addeq ip, r3, r4, lsr #10 │ │ │ │ - rsbseq r1, r8, r8, ror #14 │ │ │ │ - ldrsbteq r0, [r8], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r3, r8, sl, asr #18 │ │ │ │ - rsbseq r0, r8, r0, asr #29 │ │ │ │ - rsbseq r3, r8, r0, lsr r9 │ │ │ │ - rsbseq r0, r8, r6, lsr #29 │ │ │ │ - rsbseq r3, r8, r6, lsl r9 │ │ │ │ - rsbseq r0, r8, ip, lsl #29 │ │ │ │ - ldrshteq r3, [r8], #-140 @ 0xffffff74 │ │ │ │ - ldrhteq r1, [r8], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r0, r8, r0, asr lr │ │ │ │ - rsbseq r3, r8, r0, asr #17 │ │ │ │ - rsbseq r0, r8, r2, lsr #28 │ │ │ │ - rsbseq r0, r8, r2, lsr #28 │ │ │ │ - @ instruction: 0x00783892 │ │ │ │ - rsbseq r0, r8, r8, lsl #28 │ │ │ │ - rsbseq r3, r8, r8, ror r8 │ │ │ │ + rsbseq r1, r8, ip, ror #14 │ │ │ │ + ldrsbteq r0, [r8], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r3, r8, lr, asr #18 │ │ │ │ + rsbseq r0, r8, r4, asr #29 │ │ │ │ + rsbseq r3, r8, r4, lsr r9 │ │ │ │ + rsbseq r0, r8, sl, lsr #29 │ │ │ │ + rsbseq r3, r8, sl, lsl r9 │ │ │ │ + @ instruction: 0x00780e90 │ │ │ │ + rsbseq r3, r8, r0, lsl #18 │ │ │ │ + ldrhteq r1, [r8], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r0, r8, r4, asr lr │ │ │ │ + rsbseq r3, r8, r4, asr #17 │ │ │ │ + rsbseq r0, r8, r6, lsr #28 │ │ │ │ + rsbseq r0, r8, r6, lsr #28 │ │ │ │ + @ instruction: 0x00783896 │ │ │ │ + rsbseq r0, r8, ip, lsl #28 │ │ │ │ + rsbseq r3, r8, ip, ror r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8df4605 │ │ │ │ ldrmi r0, [r4], -r4, ror #15 │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @@ -82301,108 +82301,108 @@ │ │ │ │ @ instruction: 0xf7b4300c │ │ │ │ stmdami r2!, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b44478 │ │ │ │ strb pc, [lr, fp, ror #30]! @ │ │ │ │ addeq ip, r3, sl, ror #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r8, r2, lsr #26 │ │ │ │ - @ instruction: 0x00783790 │ │ │ │ + rsbseq r0, r8, r6, lsr #26 │ │ │ │ + @ instruction: 0x00783794 │ │ │ │ addeq ip, r3, r6, lsr #6 │ │ │ │ - rsbseq sl, fp, ip, ror #5 │ │ │ │ - rsbseq r0, r8, lr, asr lr │ │ │ │ - rsbseq r0, r8, r2, asr #25 │ │ │ │ - rsbseq r3, r8, r0, lsr r7 │ │ │ │ - @ instruction: 0x00781590 │ │ │ │ - rsbseq r1, r8, lr, lsl #11 │ │ │ │ - rsbseq r0, r8, r4, ror #24 │ │ │ │ - ldrsbteq r3, [r8], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r0, r8, r6, asr #24 │ │ │ │ - ldrhteq r3, [r8], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r1, r8, r4, lsl r5 │ │ │ │ - rsbseq r0, r8, r0, lsl #24 │ │ │ │ - rsbseq r0, r8, r6, ror #25 │ │ │ │ - rsbseq r0, r8, lr, lsr #26 │ │ │ │ - ldrhteq r0, [r8], #-188 @ 0xffffff44 │ │ │ │ - ldrhteq r0, [r8], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r3, r8, sl, lsr #12 │ │ │ │ - rsbseq r0, r8, r8, ror fp │ │ │ │ - rsbseq r3, r8, r6, ror #11 │ │ │ │ - rsbseq r1, r8, r6, lsl r5 │ │ │ │ - rsbseq r1, r8, r8, lsl #10 │ │ │ │ - ldrshteq r1, [r8], #-66 @ 0xffffffbe │ │ │ │ - ldrsbteq r1, [r8], #-74 @ 0xffffffb6 │ │ │ │ - ldrshteq r0, [r8], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r0, r8, r6, ror #24 │ │ │ │ - rsbseq r1, r8, ip, lsl r4 │ │ │ │ - rsbseq r0, r8, r2, asr #23 │ │ │ │ - rsbseq r0, r8, r2, lsl ip │ │ │ │ - ldrshteq r1, [r8], #-60 @ 0xffffffc4 │ │ │ │ + ldrshteq sl, [fp], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r0, r8, r2, ror #28 │ │ │ │ + rsbseq r0, r8, r6, asr #25 │ │ │ │ + rsbseq r3, r8, r4, lsr r7 │ │ │ │ + @ instruction: 0x00781594 │ │ │ │ + @ instruction: 0x00781592 │ │ │ │ + rsbseq r0, r8, r8, ror #24 │ │ │ │ + ldrsbteq r3, [r8], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r0, r8, sl, asr #24 │ │ │ │ + ldrhteq r3, [r8], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r1, r8, r8, lsl r5 │ │ │ │ + rsbseq r0, r8, r4, lsl #24 │ │ │ │ + rsbseq r0, r8, sl, ror #25 │ │ │ │ + rsbseq r0, r8, r2, lsr sp │ │ │ │ + rsbseq r0, r8, r0, asr #23 │ │ │ │ + rsbseq r0, r8, r0, asr #23 │ │ │ │ + rsbseq r3, r8, lr, lsr #12 │ │ │ │ + rsbseq r0, r8, ip, ror fp │ │ │ │ + rsbseq r3, r8, sl, ror #11 │ │ │ │ + rsbseq r1, r8, sl, lsl r5 │ │ │ │ + rsbseq r1, r8, ip, lsl #10 │ │ │ │ + ldrshteq r1, [r8], #-70 @ 0xffffffba │ │ │ │ + ldrsbteq r1, [r8], #-78 @ 0xffffffb2 │ │ │ │ + ldrshteq r0, [r8], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r0, r8, sl, ror #24 │ │ │ │ + rsbseq r1, r8, r0, lsr #8 │ │ │ │ + rsbseq r0, r8, r6, asr #23 │ │ │ │ + rsbseq r0, r8, r6, lsl ip │ │ │ │ + rsbseq r1, r8, r0, lsl #8 │ │ │ │ + rsbseq r1, r8, r2, ror r3 │ │ │ │ rsbseq r1, r8, lr, ror #6 │ │ │ │ - rsbseq r1, r8, sl, ror #6 │ │ │ │ - rsbseq r9, fp, lr, lsr #30 │ │ │ │ - rsbseq r0, r8, sl, lsl #18 │ │ │ │ - ldrshteq r0, [r8], #-170 @ 0xffffff56 │ │ │ │ - @ instruction: 0x00780a96 │ │ │ │ - ldrshteq r1, [sp], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r0, r8, lr, asr #20 │ │ │ │ - ldrhteq r0, [r8], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r3, r8, r2, lsr #6 │ │ │ │ - @ instruction: 0x00780896 │ │ │ │ - rsbseq r3, r8, r6, lsl #6 │ │ │ │ - @ instruction: 0x0078089c │ │ │ │ - rsbseq r0, r8, r6, asr r8 │ │ │ │ - ldrhteq r0, [r8], #-136 @ 0xffffff78 │ │ │ │ - ldrhteq r1, [r8], #-16 │ │ │ │ - rsbseq r0, r8, ip, lsr #16 │ │ │ │ - @ instruction: 0x0078329c │ │ │ │ - @ instruction: 0x0078099a │ │ │ │ - ldrshteq r0, [r8], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r3, r8, lr, ror #4 │ │ │ │ - rsbseq r0, r8, r0, ror #15 │ │ │ │ - rsbseq r3, r8, r0, asr r2 │ │ │ │ - rsbseq r0, r8, r8, lsl #16 │ │ │ │ - ldrhteq r0, [r8], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r3, r8, r2, lsr #4 │ │ │ │ - @ instruction: 0x00780794 │ │ │ │ - rsbseq r3, r8, r4, lsl #4 │ │ │ │ - rsbseq r0, r8, r6, ror r7 │ │ │ │ - rsbseq r3, r8, r6, ror #3 │ │ │ │ - rsbseq r0, r8, r8, asr r7 │ │ │ │ - rsbseq r3, r8, r8, asr #3 │ │ │ │ - rsbseq r0, r8, sl, lsr r7 │ │ │ │ - rsbseq r3, r8, sl, lsr #3 │ │ │ │ - rsbseq r0, r8, ip, lsl r7 │ │ │ │ - rsbseq r3, r8, ip, lsl #3 │ │ │ │ - ldrshteq r0, [r8], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r3, r8, lr, ror #2 │ │ │ │ - rsbseq r0, r8, r0, ror #13 │ │ │ │ - rsbseq r3, r8, r0, asr r1 │ │ │ │ - ldrshteq r1, [r8], #-4 │ │ │ │ - rsbseq r1, r8, r8, lsl #1 │ │ │ │ - @ instruction: 0x00780698 │ │ │ │ - rsbseq r3, r8, r8, lsl #2 │ │ │ │ - rsbseq r1, r8, r8, ror r0 │ │ │ │ - rsbseq r0, r8, ip, ror #12 │ │ │ │ - ldrsbteq r3, [r8], #-12 │ │ │ │ - rsbseq r0, r8, r0, asr r6 │ │ │ │ - rsbseq r3, r8, r0, asr #1 │ │ │ │ - rsbseq r0, r8, r8, lsr #12 │ │ │ │ - @ instruction: 0x00783098 │ │ │ │ + rsbseq r9, fp, r2, lsr pc │ │ │ │ + rsbseq r0, r8, lr, lsl #18 │ │ │ │ + ldrshteq r0, [r8], #-174 @ 0xffffff52 │ │ │ │ + @ instruction: 0x00780a9a │ │ │ │ + ldrshteq r1, [sp], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r0, r8, r2, asr sl │ │ │ │ + ldrhteq r0, [r8], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r3, r8, r6, lsr #6 │ │ │ │ + @ instruction: 0x0078089a │ │ │ │ + rsbseq r3, r8, sl, lsl #6 │ │ │ │ + rsbseq r0, r8, r0, lsr #17 │ │ │ │ + rsbseq r0, r8, sl, asr r8 │ │ │ │ + ldrhteq r0, [r8], #-140 @ 0xffffff74 │ │ │ │ + ldrhteq r1, [r8], #-20 @ 0xffffffec │ │ │ │ + rsbseq r0, r8, r0, lsr r8 │ │ │ │ + rsbseq r3, r8, r0, lsr #5 │ │ │ │ + @ instruction: 0x0078099e │ │ │ │ + rsbseq r0, r8, r2, lsl #16 │ │ │ │ + rsbseq r3, r8, r2, ror r2 │ │ │ │ + rsbseq r0, r8, r4, ror #15 │ │ │ │ + rsbseq r3, r8, r4, asr r2 │ │ │ │ + rsbseq r0, r8, ip, lsl #16 │ │ │ │ + ldrhteq r0, [r8], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r3, r8, r6, lsr #4 │ │ │ │ @ instruction: 0x00780798 │ │ │ │ - ldrshteq r0, [r8], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r3, r8, ip, rrx │ │ │ │ - ldrsbteq r0, [r8], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r3, r8, ip, asr #32 │ │ │ │ - rsbseq r0, r8, r0, asr #11 │ │ │ │ - rsbseq r3, r8, r0, lsr r0 │ │ │ │ - rsbseq r0, r8, r6, lsr #11 │ │ │ │ - rsbseq r3, r8, r4, lsl r0 │ │ │ │ - rsbseq r0, r8, r6, lsl #11 │ │ │ │ - ldrshteq r2, [r8], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r3, r8, r8, lsl #4 │ │ │ │ + rsbseq r0, r8, sl, ror r7 │ │ │ │ + rsbseq r3, r8, sl, ror #3 │ │ │ │ + rsbseq r0, r8, ip, asr r7 │ │ │ │ + rsbseq r3, r8, ip, asr #3 │ │ │ │ + rsbseq r0, r8, lr, lsr r7 │ │ │ │ + rsbseq r3, r8, lr, lsr #3 │ │ │ │ + rsbseq r0, r8, r0, lsr #14 │ │ │ │ + @ instruction: 0x00783190 │ │ │ │ + rsbseq r0, r8, r2, lsl #14 │ │ │ │ + rsbseq r3, r8, r2, ror r1 │ │ │ │ + rsbseq r0, r8, r4, ror #13 │ │ │ │ + rsbseq r3, r8, r4, asr r1 │ │ │ │ + ldrshteq r1, [r8], #-8 │ │ │ │ + rsbseq r1, r8, ip, lsl #1 │ │ │ │ + @ instruction: 0x0078069c │ │ │ │ + rsbseq r3, r8, ip, lsl #2 │ │ │ │ + rsbseq r1, r8, ip, ror r0 │ │ │ │ + rsbseq r0, r8, r0, ror r6 │ │ │ │ + rsbseq r3, r8, r0, ror #1 │ │ │ │ + rsbseq r0, r8, r4, asr r6 │ │ │ │ + rsbseq r3, r8, r4, asr #1 │ │ │ │ + rsbseq r0, r8, ip, lsr #12 │ │ │ │ + @ instruction: 0x0078309c │ │ │ │ + @ instruction: 0x0078079c │ │ │ │ + rsbseq r0, r8, r0, lsl #12 │ │ │ │ + rsbseq r3, r8, r0, ror r0 │ │ │ │ + rsbseq r0, r8, r0, ror #11 │ │ │ │ + rsbseq r3, r8, r0, asr r0 │ │ │ │ + rsbseq r0, r8, r4, asr #11 │ │ │ │ + rsbseq r3, r8, r4, lsr r0 │ │ │ │ + rsbseq r0, r8, sl, lsr #11 │ │ │ │ + rsbseq r3, r8, r8, lsl r0 │ │ │ │ + rsbseq r0, r8, sl, lsl #11 │ │ │ │ + ldrshteq r2, [r8], #-248 @ 0xffffff08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl febba208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ ldrbtmi r4, [r9], #-2314 @ 0xfffff6f6 │ │ │ │ vaddl.s32 , d28, d30 │ │ │ │ mrc2 3, 5, pc, cr14, cr0, {4} │ │ │ │ @@ -82410,15 +82410,15 @@ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7af602b │ │ │ │ smlattlt r8, lr, sl, lr │ │ │ │ eorvs r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf7af4620 │ │ │ │ bfine lr, r2, (invalid: 19:1) │ │ │ │ svclt 0x0000bd38 │ │ │ │ - rsbseq r0, r8, sl, asr #12 │ │ │ │ + rsbseq r0, r8, lr, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febba248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmdbmi pc, {r0, r2, r3, r9, sl, lr} @ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0ae3200 │ │ │ │ @@ -82431,24 +82431,24 @@ │ │ │ │ mulsvs r8, r0, r2 │ │ │ │ andlt sp, r3, r1, lsl #26 │ │ │ │ stmdavs r8!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ tstcs sl, r2, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ae4030 │ │ │ │ svclt 0x0000ba13 │ │ │ │ - rsbseq r0, r8, r8, lsl #12 │ │ │ │ + rsbseq r0, r8, ip, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl febba29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r4, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf0ae4479 │ │ │ │ vsubl.u16 , d16, d19 │ │ │ │ stmiavs r0, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stclt 7, cr1, [r8, #-772] @ 0xfffffcfc │ │ │ │ - ldrhteq r0, [r8], #-88 @ 0xffffffa8 │ │ │ │ + ldrhteq r0, [r8], #-92 @ 0xffffffa4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febba2c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdbmi sl, {r2, r3, r9, sl, lr} │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0ae3200 │ │ │ │ @@ -82456,15 +82456,15 @@ │ │ │ │ bls e2a58 │ │ │ │ blls 7e3e4 │ │ │ │ stclvs 0, cr6, [r1, #-132] @ 0xffffff7c │ │ │ │ stmdavs r2, {r0, r4, sp, lr} │ │ │ │ bls 17b154 │ │ │ │ andsvs r6, r3, r3, asr #16 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - @ instruction: 0x00780590 │ │ │ │ + @ instruction: 0x00780594 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febba300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #240, 30 @ 0x3c0 │ │ │ │ smlabbcs r6, r3, r0, fp │ │ │ │ @ instruction: 0xf73af0c7 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ @@ -82475,16 +82475,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r4, #-720] @ 0xfffffd30 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7b44478 │ │ │ │ blls e2974 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r0, r8, ip, asr #5 │ │ │ │ - rsbseq r2, r8, ip, lsr sp │ │ │ │ + ldrsbteq r0, [r8], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r2, r8, r0, asr #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r8], r4, lsl #12 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @@ -82588,18 +82588,18 @@ │ │ │ │ bmi 2c7af0 >::_M_default_append(unsigned int)@@Base+0x44f5c> │ │ │ │ @ instruction: 0xf8d54650 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #1 │ │ │ │ strls r4, [r0], #-1146 @ 0xfffffb86 │ │ │ │ pldw [r4, r1, asr #1] │ │ │ │ andlt r2, r6, r1 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbseq r0, r8, ip, lsl #24 │ │ │ │ - ldrshteq r0, [r8], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r0, r8, r6, lsr #19 │ │ │ │ - ldrhteq r0, [r8], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r0, r8, r0, lsl ip │ │ │ │ + rsbseq r0, r8, r0, lsl #24 │ │ │ │ + rsbseq r0, r8, sl, lsr #19 │ │ │ │ + ldrhteq r0, [r8], #-180 @ 0xffffff4c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe4a1654 │ │ │ │ @ instruction: 0xf2ad4a5d │ │ │ │ blmi 17b685c │ │ │ │ ldrbtmi r4, [sl], #-1672 @ 0xfffff978 │ │ │ │ @@ -82692,25 +82692,25 @@ │ │ │ │ ldmdami r0, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b44478 │ │ │ │ @ instruction: 0xe7c6fc5f │ │ │ │ stmia sl!, {r1, r2, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq fp, r3, r2, ror #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r8, r0, ror #22 │ │ │ │ - rsbseq r0, r8, r6, lsl #23 │ │ │ │ - rsbseq r0, r8, r4, asr #21 │ │ │ │ - rsbseq r2, r8, r0, asr sl │ │ │ │ + rsbseq r0, r8, r4, ror #22 │ │ │ │ + rsbseq r0, r8, sl, lsl #23 │ │ │ │ + rsbseq r0, r8, r8, asr #21 │ │ │ │ + rsbseq r2, r8, r4, asr sl │ │ │ │ addeq fp, r3, r6, ror #11 │ │ │ │ - rsbseq r0, r8, r8, lsl #21 │ │ │ │ - rsbseq r2, r8, r4, lsl sl │ │ │ │ - rsbseq r0, r8, lr, ror #20 │ │ │ │ - ldrshteq r2, [r8], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r0, r8, r2, asr sl │ │ │ │ - ldrsbteq r2, [r8], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r0, r8, ip, lsl #21 │ │ │ │ + rsbseq r2, r8, r8, lsl sl │ │ │ │ + rsbseq r0, r8, r2, ror sl │ │ │ │ + ldrshteq r2, [r8], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r0, r8, r6, asr sl │ │ │ │ + rsbseq r2, r8, r0, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ cmppls r4, #14614528 @ p-variant is OBSOLETE @ 0xdf0000 │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #1557 @ 0x615 │ │ │ │ @@ -82921,36 +82921,36 @@ │ │ │ │ ldmdami sl, {r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf7b4300c │ │ │ │ ldmdami r8, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b44478 │ │ │ │ str pc, [fp, pc, lsl #21]! │ │ │ │ - rsbseq r0, r8, sl, asr #19 │ │ │ │ - rsbseq r0, r8, sl, lsl r8 │ │ │ │ - rsbseq r0, r8, r8, lsr #15 │ │ │ │ - rsbseq r2, r8, r4, lsr r7 │ │ │ │ - rsbseq r0, r8, ip, lsl #15 │ │ │ │ - rsbseq r2, r8, r8, lsl r7 │ │ │ │ - rsbseq r0, r8, r2, ror r7 │ │ │ │ - ldrshteq r2, [r8], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r0, r8, r8, asr r7 │ │ │ │ - rsbseq r2, r8, r2, ror #13 │ │ │ │ - rsbseq r0, r8, r8, lsr r7 │ │ │ │ - rsbseq r2, r8, r2, asr #13 │ │ │ │ - rsbseq r0, r8, lr, lsl r7 │ │ │ │ - rsbseq r2, r8, r8, lsr #13 │ │ │ │ - rsbseq r0, r8, r2, lsl #14 │ │ │ │ - rsbseq r2, r8, ip, lsl #13 │ │ │ │ - rsbseq r0, r8, r6, ror #13 │ │ │ │ - rsbseq r2, r8, r0, ror r6 │ │ │ │ - rsbseq r0, r8, ip, asr #13 │ │ │ │ - rsbseq r2, r8, r6, asr r6 │ │ │ │ - ldrhteq r0, [r8], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r2, r8, ip, lsr r6 │ │ │ │ + rsbseq r0, r8, lr, asr #19 │ │ │ │ + rsbseq r0, r8, lr, lsl r8 │ │ │ │ + rsbseq r0, r8, ip, lsr #15 │ │ │ │ + rsbseq r2, r8, r8, lsr r7 │ │ │ │ + @ instruction: 0x00780790 │ │ │ │ + rsbseq r2, r8, ip, lsl r7 │ │ │ │ + rsbseq r0, r8, r6, ror r7 │ │ │ │ + rsbseq r2, r8, r2, lsl #14 │ │ │ │ + rsbseq r0, r8, ip, asr r7 │ │ │ │ + rsbseq r2, r8, r6, ror #13 │ │ │ │ + rsbseq r0, r8, ip, lsr r7 │ │ │ │ + rsbseq r2, r8, r6, asr #13 │ │ │ │ + rsbseq r0, r8, r2, lsr #14 │ │ │ │ + rsbseq r2, r8, ip, lsr #13 │ │ │ │ + rsbseq r0, r8, r6, lsl #14 │ │ │ │ + @ instruction: 0x00782690 │ │ │ │ + rsbseq r0, r8, sl, ror #13 │ │ │ │ + rsbseq r2, r8, r4, ror r6 │ │ │ │ + ldrsbteq r0, [r8], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r2, r8, sl, asr r6 │ │ │ │ + ldrhteq r0, [r8], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r2, r8, r0, asr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 19ed50 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ stmibmi r1, {r2, r3, r9, sl, lr} │ │ │ │ blmi fe0b5120 │ │ │ │ @@ -83081,24 +83081,24 @@ │ │ │ │ @ instruction: 0xf7b44478 │ │ │ │ bls 2e2008 >::_M_default_append(unsigned int)@@Base+0x5f474> │ │ │ │ @ instruction: 0xf7ade72c │ │ │ │ svclt 0x0000ede4 │ │ │ │ addeq fp, r3, r4, ror #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r3, ip, lsl #2 │ │ │ │ - rsbseq r0, r8, lr, lsl r5 │ │ │ │ - rsbseq r2, r8, sl, lsr #9 │ │ │ │ - ldrhteq r0, [r8], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r2, r8, lr, lsr r4 │ │ │ │ - rsbseq r0, r8, r0, lsl #9 │ │ │ │ - rsbseq r2, r8, ip, lsl #8 │ │ │ │ - rsbseq r0, r8, r2, ror #8 │ │ │ │ - rsbseq r2, r8, lr, ror #7 │ │ │ │ - rsbseq r0, r8, r4, asr #8 │ │ │ │ - ldrsbteq r2, [r8], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r0, r8, r2, lsr #10 │ │ │ │ + rsbseq r2, r8, lr, lsr #9 │ │ │ │ + ldrhteq r0, [r8], #-70 @ 0xffffffba │ │ │ │ + rsbseq r2, r8, r2, asr #8 │ │ │ │ + rsbseq r0, r8, r4, lsl #9 │ │ │ │ + rsbseq r2, r8, r0, lsl r4 │ │ │ │ + rsbseq r0, r8, r6, ror #8 │ │ │ │ + ldrshteq r2, [r8], #-50 @ 0xffffffce │ │ │ │ + rsbseq r0, r8, r8, asr #8 │ │ │ │ + ldrsbteq r2, [r8], #-52 @ 0xffffffcc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ stmdavs fp, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ strmi r6, [r7], -r9, lsl #16 │ │ │ │ @@ -83188,20 +83188,20 @@ │ │ │ │ @ instruction: 0xf7b3300c │ │ │ │ stmdami sl, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf87ef7b4 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldr r3, [r5, r1, lsl #22]! │ │ │ │ - rsbseq r0, r8, r6, ror #5 │ │ │ │ - rsbseq r2, r8, r2, ror r2 │ │ │ │ - rsbseq r0, r8, r4, asr #5 │ │ │ │ - rsbseq r2, r8, r6, asr r2 │ │ │ │ - rsbseq r0, r8, lr, lsl #5 │ │ │ │ - rsbseq r2, r8, sl, lsl r2 │ │ │ │ + rsbseq r0, r8, sl, ror #5 │ │ │ │ + rsbseq r2, r8, r6, ror r2 │ │ │ │ + rsbseq r0, r8, r8, asr #5 │ │ │ │ + rsbseq r2, r8, sl, asr r2 │ │ │ │ + @ instruction: 0x00780292 │ │ │ │ + rsbseq r2, r8, lr, lsl r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r6], -r7, lsl #1 │ │ │ │ ldrmi r4, [r7], -r8, lsl #13 │ │ │ │ ldcls 6, cr4, [r2], {155} @ 0x9b │ │ │ │ @@ -83382,24 +83382,24 @@ │ │ │ │ ldrbtmi r1, [r8], #-342 @ 0xfffffeaa │ │ │ │ @ instruction: 0xf7b3300c │ │ │ │ stmdami sp, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 7, 7, pc, cr8, cr3, {5} │ │ │ │ svclt 0x0000e69c │ │ │ │ @ instruction: 0xfffff521 │ │ │ │ - @ instruction: 0x0078009e │ │ │ │ - rsbseq r2, r8, sl, lsr #32 │ │ │ │ - rsbseq r0, r8, r4, lsl #1 │ │ │ │ - rsbseq r2, r8, r0, lsl r0 │ │ │ │ - rsbseq r0, r8, lr │ │ │ │ - @ instruction: 0x00781f9a │ │ │ │ - rsbseq pc, r7, r4, lsr #31 │ │ │ │ - rsbseq r1, r8, r0, lsr pc │ │ │ │ - rsbseq pc, r7, r2, lsl #31 │ │ │ │ - rsbseq r1, r8, lr, lsl #30 │ │ │ │ + rsbseq r0, r8, r2, lsr #1 │ │ │ │ + rsbseq r2, r8, lr, lsr #32 │ │ │ │ + rsbseq r0, r8, r8, lsl #1 │ │ │ │ + rsbseq r2, r8, r4, lsl r0 │ │ │ │ + rsbseq r0, r8, r2, lsl r0 │ │ │ │ + @ instruction: 0x00781f9e │ │ │ │ + rsbseq pc, r7, r8, lsr #31 │ │ │ │ + rsbseq r1, r8, r4, lsr pc │ │ │ │ + rsbseq pc, r7, r6, lsl #31 │ │ │ │ + rsbseq r1, r8, r2, lsl pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febbb19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r9, #-736]! @ 0xfffffd20 │ │ │ │ @ instruction: 0x4613461c │ │ │ │ ldmdbmi r8!, {r1, r3, r9, sl, lr} │ │ │ │ addlt r4, lr, sp, ror r4 │ │ │ │ @@ -83455,21 +83455,21 @@ │ │ │ │ stmdami ip, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 7, 3, pc, cr10, cr3, {5} @ │ │ │ │ @ instruction: 0xf7ade7ca │ │ │ │ svclt 0x0000eaf6 │ │ │ │ addeq sl, r3, r4, ror #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, r7, lr, asr #29 │ │ │ │ - rsbseq r1, r8, sl, asr lr │ │ │ │ + ldrsbteq pc, [r7], #-226 @ 0xffffff1e @ │ │ │ │ + rsbseq r1, r8, lr, asr lr │ │ │ │ strdeq sl, [r3], r4 │ │ │ │ - rsbseq pc, r7, lr, lsl #29 │ │ │ │ - rsbseq r1, r8, sl, lsl lr │ │ │ │ - rsbseq pc, r7, r6, ror #28 │ │ │ │ - ldrshteq r1, [r8], #-210 @ 0xffffff2e │ │ │ │ + @ instruction: 0x0077fe92 │ │ │ │ + rsbseq r1, r8, lr, lsl lr │ │ │ │ + rsbseq pc, r7, sl, ror #28 │ │ │ │ + ldrshteq r1, [r8], #-214 @ 0xffffff2a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrdpl pc, [ip, -r2]! │ │ │ │ andsvs fp, sp, r7, lsl #1 │ │ │ │ andle r1, r4, ip, ror #24 │ │ │ │ @@ -83668,36 +83668,36 @@ │ │ │ │ ldrbt pc, [lr], -r5, asr #25 @ │ │ │ │ @ instruction: 0x46314819 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 222a6 │ │ │ │ @ instruction: 0x46294817 │ │ │ │ @ instruction: 0xf7b34478 │ │ │ │ @ instruction: 0xe672fcb9 │ │ │ │ - @ instruction: 0x0077fd9e │ │ │ │ - rsbseq pc, r7, r0, ror #25 │ │ │ │ - ldrshteq pc, [r7], #-178 @ 0xffffff4e @ │ │ │ │ - rsbseq r1, r8, ip, ror fp │ │ │ │ - ldrsbteq pc, [r7], #-182 @ 0xffffff4a @ │ │ │ │ - rsbseq r1, r8, r2, ror #22 │ │ │ │ - ldrhteq pc, [r7], #-186 @ 0xffffff46 @ │ │ │ │ - rsbseq r1, r8, r4, asr #22 │ │ │ │ - @ instruction: 0x0077fb9a │ │ │ │ - rsbseq r1, r8, r4, lsr #22 │ │ │ │ - rsbseq pc, r7, lr, ror fp @ │ │ │ │ - rsbseq r1, r8, r8, lsl #22 │ │ │ │ - rsbseq pc, r7, r4, ror #22 │ │ │ │ - ldrshteq r1, [r8], #-160 @ 0xffffff60 │ │ │ │ - rsbseq pc, r7, ip, asr #22 │ │ │ │ - ldrsbteq r1, [r8], #-168 @ 0xffffff58 │ │ │ │ - rsbseq pc, r7, r4, lsr fp @ │ │ │ │ - rsbseq r1, r8, r0, asr #21 │ │ │ │ - rsbseq pc, r7, ip, lsl fp @ │ │ │ │ - rsbseq r1, r8, r8, lsr #21 │ │ │ │ - rsbseq pc, r7, r4, lsl #22 │ │ │ │ - @ instruction: 0x00781a90 │ │ │ │ + rsbseq pc, r7, r2, lsr #27 │ │ │ │ + rsbseq pc, r7, r4, ror #25 │ │ │ │ + ldrshteq pc, [r7], #-182 @ 0xffffff4a @ │ │ │ │ + rsbseq r1, r8, r0, lsl #23 │ │ │ │ + ldrsbteq pc, [r7], #-186 @ 0xffffff46 @ │ │ │ │ + rsbseq r1, r8, r6, ror #22 │ │ │ │ + ldrhteq pc, [r7], #-190 @ 0xffffff42 @ │ │ │ │ + rsbseq r1, r8, r8, asr #22 │ │ │ │ + @ instruction: 0x0077fb9e │ │ │ │ + rsbseq r1, r8, r8, lsr #22 │ │ │ │ + rsbseq pc, r7, r2, lsl #23 │ │ │ │ + rsbseq r1, r8, ip, lsl #22 │ │ │ │ + rsbseq pc, r7, r8, ror #22 │ │ │ │ + ldrshteq r1, [r8], #-164 @ 0xffffff5c │ │ │ │ + rsbseq pc, r7, r0, asr fp @ │ │ │ │ + ldrsbteq r1, [r8], #-172 @ 0xffffff54 │ │ │ │ + rsbseq pc, r7, r8, lsr fp @ │ │ │ │ + rsbseq r1, r8, r4, asr #21 │ │ │ │ + rsbseq pc, r7, r0, lsr #22 │ │ │ │ + rsbseq r1, r8, ip, lsr #21 │ │ │ │ + rsbseq pc, r7, r8, lsl #22 │ │ │ │ + @ instruction: 0x00781a94 │ │ │ │ strmi r6, [ip], r3, lsl #16 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ eoreq pc, ip, r3, asr r8 @ │ │ │ │ strbtlt pc, [r0], #-352 @ 0xfffffea0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl febbb654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -83737,15 +83737,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7adbd30 │ │ │ │ svclt 0x0000e8c2 │ │ │ │ addeq sl, r3, r6, ror r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq pc, [r7], #-150 @ 0xffffff6a @ │ │ │ │ + ldrshteq pc, [r7], #-154 @ 0xffffff66 @ │ │ │ │ addeq sl, r3, ip, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r5, lsl r9 │ │ │ │ ldmib sp, {r0, r3, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ @@ -83801,20 +83801,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffea24b0 │ │ │ │ stmdbls r3, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf7b34478 │ │ │ │ blls 1634bc │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq pc, r7, r2, asr r9 @ │ │ │ │ - ldrsbteq r1, [r8], #-142 @ 0xffffff72 │ │ │ │ - rsbseq pc, r7, r0, lsr #18 │ │ │ │ - rsbseq r1, r8, ip, lsr #17 │ │ │ │ - ldrshteq pc, [r7], #-136 @ 0xffffff78 @ │ │ │ │ - rsbseq r1, r8, r4, lsl #17 │ │ │ │ + rsbseq pc, r7, r6, asr r9 @ │ │ │ │ + rsbseq r1, r8, r2, ror #17 │ │ │ │ + rsbseq pc, r7, r4, lsr #18 │ │ │ │ + ldrhteq r1, [r8], #-128 @ 0xffffff80 │ │ │ │ + ldrshteq pc, [r7], #-140 @ 0xffffff74 @ │ │ │ │ + rsbseq r1, r8, r8, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf1004690 │ │ │ │ bcc b5028 │ │ │ │ cdpne 6, 8, cr4, cr6, cr1, {4} │ │ │ │ @@ -83944,21 +83944,21 @@ │ │ │ │ andcs r6, r0, r3, lsr r8 │ │ │ │ @ instruction: 0xf8932100 │ │ │ │ stmib r3, {r3, r7, sp}^ │ │ │ │ @ instruction: 0x4620011c │ │ │ │ andeq pc, r4, #34 @ 0x22 │ │ │ │ addcs pc, r8, r3, lsl #17 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbseq pc, r7, r8, ror r7 @ │ │ │ │ - rsbseq pc, r7, ip, asr r7 @ │ │ │ │ - rsbseq r1, r8, r8, ror #13 │ │ │ │ - rsbseq pc, r7, lr, lsl #14 │ │ │ │ - ldrshteq pc, [r7], #-98 @ 0xffffff9e @ │ │ │ │ - rsbseq r1, r8, lr, ror r6 │ │ │ │ - rsbseq pc, r7, r8, lsr #13 │ │ │ │ + rsbseq pc, r7, ip, ror r7 @ │ │ │ │ + rsbseq pc, r7, r0, ror #14 │ │ │ │ + rsbseq r1, r8, ip, ror #13 │ │ │ │ + rsbseq pc, r7, r2, lsl r7 @ │ │ │ │ + ldrshteq pc, [r7], #-102 @ 0xffffff9a @ │ │ │ │ + rsbseq r1, r8, r2, lsl #13 │ │ │ │ + rsbseq pc, r7, ip, lsr #13 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrmi r4, [r6], sl, lsl #13 │ │ │ │ stcls 6, cr4, [sl, #-612] @ 0xfffffd9c │ │ │ │ @@ -84154,18 +84154,18 @@ │ │ │ │ bicsle r2, lr, r1, lsl #16 │ │ │ │ ldrmi r3, [r9, #1793]! @ 0x701 │ │ │ │ strcs sp, [r1], #-436 @ 0xfffffe4c │ │ │ │ @ instruction: 0xf7ace7e5 │ │ │ │ svclt 0x0000ed80 │ │ │ │ addeq r9, r3, r2, asr pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, r7, r4, asr #7 │ │ │ │ - rsbseq r1, r8, r0, asr r3 │ │ │ │ - rsbseq pc, r7, ip, lsr #7 │ │ │ │ - rsbseq r1, r8, r8, lsr r3 │ │ │ │ + rsbseq pc, r7, r8, asr #7 │ │ │ │ + rsbseq r1, r8, r4, asr r3 │ │ │ │ + ldrhteq pc, [r7], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbseq r1, r8, ip, lsr r3 │ │ │ │ ldrdeq r9, [r3], r2 │ │ │ │ blcs 92354 │ │ │ │ stcle 13, cr9, [r1, #-20]! @ 0xffffffec │ │ │ │ strmi r6, [r6], -r7, lsl #17 │ │ │ │ vstmiaeq r3, {d14} │ │ │ │ @ instruction: 0xf8572000 │ │ │ │ and lr, ip, r1, lsr #32 │ │ │ │ @@ -84345,27 +84345,27 @@ │ │ │ │ @ instruction: 0xf7b2300c │ │ │ │ ldmdami r1, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff74f7b2 │ │ │ │ @ instruction: 0xf8d8e705 │ │ │ │ @ instruction: 0xf8d66000 │ │ │ │ @ instruction: 0xe6cc9058 │ │ │ │ - rsbseq pc, r7, r4, lsl #5 │ │ │ │ - rsbseq r1, r8, r0, lsl r2 │ │ │ │ - rsbseq pc, r7, ip, ror #4 │ │ │ │ - ldrshteq r1, [r8], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq pc, r7, r4, asr r2 @ │ │ │ │ - rsbseq r1, r8, r0, ror #3 │ │ │ │ - rsbseq pc, r7, r0, lsl #4 │ │ │ │ - rsbseq pc, r7, lr, ror #3 │ │ │ │ - rsbseq pc, r7, r6, ror #2 │ │ │ │ - rsbseq pc, r7, lr, lsl #2 │ │ │ │ - rsbseq r1, r8, r4, lsr #1 │ │ │ │ - rsbseq pc, r7, sl, ror r0 @ │ │ │ │ - rsbseq r1, r8, r6 │ │ │ │ + rsbseq pc, r7, r8, lsl #5 │ │ │ │ + rsbseq r1, r8, r4, lsl r2 │ │ │ │ + rsbseq pc, r7, r0, ror r2 @ │ │ │ │ + ldrshteq r1, [r8], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq pc, r7, r8, asr r2 @ │ │ │ │ + rsbseq r1, r8, r4, ror #3 │ │ │ │ + rsbseq pc, r7, r4, lsl #4 │ │ │ │ + ldrshteq pc, [r7], #-18 @ 0xffffffee @ │ │ │ │ + rsbseq pc, r7, sl, ror #2 │ │ │ │ + rsbseq pc, r7, r2, lsl r1 @ │ │ │ │ + rsbseq r1, r8, r8, lsr #1 │ │ │ │ + rsbseq pc, r7, lr, ror r0 @ │ │ │ │ + rsbseq r1, r8, sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1736718 │ │ │ │ blmi 173692c │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -84456,21 +84456,21 @@ │ │ │ │ ldc2l 7, cr15, [ip, #712] @ 0x2c8 │ │ │ │ strbmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7b24478 │ │ │ │ @ instruction: 0xe782fe97 │ │ │ │ bl 922edc │ │ │ │ addeq r9, r3, ip, asr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq lr, [r7], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r0, r8, r4, asr #30 │ │ │ │ + ldrhteq lr, [r7], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r0, r8, r8, asr #30 │ │ │ │ ldrdeq r9, [r3], lr │ │ │ │ - ldrshteq lr, [r7], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r0, r8, r2, lsl #29 │ │ │ │ - rsbseq lr, r7, r0, asr #29 │ │ │ │ - rsbseq r0, r8, ip, asr #28 │ │ │ │ + ldrshteq lr, [r7], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r0, r8, r6, lsl #29 │ │ │ │ + rsbseq lr, r7, r4, asr #29 │ │ │ │ + rsbseq r0, r8, r0, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi df7a4 │ │ │ │ strmi fp, [fp], r3, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @@ -84706,19 +84706,19 @@ │ │ │ │ blhi 12e0ce4 │ │ │ │ blvc ff2a0ffc │ │ │ │ bpl fe4a0c68 │ │ │ │ strcs lr, [r1, #-1914] @ 0xfffff886 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ blhi 1a070c │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq lr, r7, sl, lsr #25 │ │ │ │ - rsbseq lr, r7, r8, lsr fp │ │ │ │ - rsbseq r0, r8, r4, asr #21 │ │ │ │ - rsbseq lr, r7, r0, lsl #22 │ │ │ │ - rsbseq r0, r8, ip, lsl #21 │ │ │ │ + rsbseq lr, r7, lr, lsr #25 │ │ │ │ + rsbseq lr, r7, ip, lsr fp │ │ │ │ + rsbseq r0, r8, r8, asr #21 │ │ │ │ + rsbseq lr, r7, r4, lsl #22 │ │ │ │ + @ instruction: 0x00780a90 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r2, [pc], -r0, lsl #10 │ │ │ │ strmi r4, [r8], -r0, lsl #13 │ │ │ │ vqshlu.s8 d4, d6, #6 │ │ │ │ @@ -84736,16 +84736,16 @@ │ │ │ │ blx feba3346 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7b24478 │ │ │ │ strtmi pc, [r0], -r7, ror #24 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq lr, r7, r0, ror #20 │ │ │ │ - rsbseq r0, r8, ip, ror #19 │ │ │ │ + rsbseq lr, r7, r4, ror #20 │ │ │ │ + ldrshteq r0, [r8], #-144 @ 0xffffff70 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a095c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 10a37e0 │ │ │ │ stcmi 2, cr15, [ip, #692] @ 0x2b4 │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @@ -85141,54 +85141,54 @@ │ │ │ │ @ instruction: 0xf882f7b2 │ │ │ │ @ instruction: 0xf04f482c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf93cf7b2 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addeq r9, r3, lr, asr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r7, r0, ror #19 │ │ │ │ - ldrhteq lr, [r7], #-148 @ 0xffffff6c │ │ │ │ - rsbseq lr, r7, lr, asr r9 │ │ │ │ - ldrsbteq lr, [r7], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r0, r8, r4, ror #14 │ │ │ │ - ldrhteq lr, [r7], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r0, r8, r8, asr #14 │ │ │ │ + rsbseq lr, r7, r4, ror #19 │ │ │ │ + ldrhteq lr, [r7], #-152 @ 0xffffff68 │ │ │ │ + rsbseq lr, r7, r2, ror #18 │ │ │ │ + ldrsbteq lr, [r7], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r0, r8, r8, ror #14 │ │ │ │ + rsbseq lr, r7, r0, asr #15 │ │ │ │ + rsbseq r0, r8, ip, asr #14 │ │ │ │ addeq r9, r3, r2, ror #5 │ │ │ │ - rsbseq lr, r7, ip, lsl #15 │ │ │ │ - ldrsbteq lr, [r7], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r0, r8, ip, asr r6 │ │ │ │ - rsbseq lr, r7, r8, lsl r6 │ │ │ │ - rsbseq r0, r8, r4, lsr #11 │ │ │ │ - ldrshteq lr, [r7], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r0, r8, sl, lsl #11 │ │ │ │ - rsbseq lr, r7, r4, ror #11 │ │ │ │ - rsbseq r0, r8, r0, ror r5 │ │ │ │ - rsbseq lr, r7, sl, asr #11 │ │ │ │ - rsbseq r0, r8, r4, asr r5 │ │ │ │ - rsbseq lr, r7, ip, ror #10 │ │ │ │ - rsbseq lr, r7, r0, ror #10 │ │ │ │ - rsbseq r0, r8, ip, ror #9 │ │ │ │ - rsbseq lr, r7, r6, asr #10 │ │ │ │ - ldrsbteq r0, [r8], #-66 @ 0xffffffbe │ │ │ │ - rsbseq lr, r7, r0, lsl #10 │ │ │ │ - rsbseq r0, r8, ip, lsl #9 │ │ │ │ - rsbseq lr, r7, r6, ror #9 │ │ │ │ - rsbseq r0, r8, r2, ror r4 │ │ │ │ - rsbseq lr, r7, ip, asr #9 │ │ │ │ - rsbseq r0, r8, r8, asr r4 │ │ │ │ - rsbseq lr, r7, r4, lsl #9 │ │ │ │ - rsbseq lr, r7, lr, lsl #9 │ │ │ │ - rsbseq r0, r8, r8, lsl r4 │ │ │ │ - rsbseq lr, r7, ip, asr #8 │ │ │ │ - rsbseq lr, r7, r4, asr #8 │ │ │ │ - rsbseq r0, r8, lr, asr #7 │ │ │ │ - rsbseq lr, r7, r6, lsr #8 │ │ │ │ - ldrhteq r0, [r8], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq lr, r7, ip, lsl #8 │ │ │ │ - @ instruction: 0x00780396 │ │ │ │ + @ instruction: 0x0077e790 │ │ │ │ + ldrsbteq lr, [r7], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r0, r8, r0, ror #12 │ │ │ │ + rsbseq lr, r7, ip, lsl r6 │ │ │ │ + rsbseq r0, r8, r8, lsr #11 │ │ │ │ + rsbseq lr, r7, r2, lsl #12 │ │ │ │ + rsbseq r0, r8, lr, lsl #11 │ │ │ │ + rsbseq lr, r7, r8, ror #11 │ │ │ │ + rsbseq r0, r8, r4, ror r5 │ │ │ │ + rsbseq lr, r7, lr, asr #11 │ │ │ │ + rsbseq r0, r8, r8, asr r5 │ │ │ │ + rsbseq lr, r7, r0, ror r5 │ │ │ │ + rsbseq lr, r7, r4, ror #10 │ │ │ │ + ldrshteq r0, [r8], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq lr, r7, sl, asr #10 │ │ │ │ + ldrsbteq r0, [r8], #-70 @ 0xffffffba │ │ │ │ + rsbseq lr, r7, r4, lsl #10 │ │ │ │ + @ instruction: 0x00780490 │ │ │ │ + rsbseq lr, r7, sl, ror #9 │ │ │ │ + rsbseq r0, r8, r6, ror r4 │ │ │ │ + ldrsbteq lr, [r7], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r0, r8, ip, asr r4 │ │ │ │ + rsbseq lr, r7, r8, lsl #9 │ │ │ │ + @ instruction: 0x0077e492 │ │ │ │ + rsbseq r0, r8, ip, lsl r4 │ │ │ │ + rsbseq lr, r7, r0, asr r4 │ │ │ │ + rsbseq lr, r7, r8, asr #8 │ │ │ │ + ldrsbteq r0, [r8], #-50 @ 0xffffffce │ │ │ │ + rsbseq lr, r7, sl, lsr #8 │ │ │ │ + ldrhteq r0, [r8], #-52 @ 0xffffffcc │ │ │ │ + rsbseq lr, r7, r0, lsl r4 │ │ │ │ + @ instruction: 0x0078039a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 221048 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1aa3ecc │ │ │ │ strmi r4, [lr], -ip, asr #25 │ │ │ │ ldrmi r4, [sp], -ip, asr #19 │ │ │ │ @@ -85393,22 +85393,22 @@ │ │ │ │ stmdbls r3, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7b14478 │ │ │ │ blls 165be4 │ │ │ │ @ instruction: 0xf7abe7bf │ │ │ │ svclt 0x0000ebd2 │ │ │ │ addeq r8, r3, ip, ror #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r7, sl, lsl r3 │ │ │ │ - rsbseq lr, r7, r0, lsl r3 │ │ │ │ - rsbseq lr, r7, r6, asr r1 │ │ │ │ + rsbseq lr, r7, lr, lsl r3 │ │ │ │ + rsbseq lr, r7, r4, lsl r3 │ │ │ │ + rsbseq lr, r7, sl, asr r1 │ │ │ │ addeq r8, r3, r2, asr #23 │ │ │ │ - rsbseq lr, r7, lr, lsr r0 │ │ │ │ - rsbseq pc, r7, sl, asr #31 │ │ │ │ - rsbseq lr, r7, r0, lsr #32 │ │ │ │ - rsbseq pc, r7, ip, lsr #31 │ │ │ │ + rsbseq lr, r7, r2, asr #32 │ │ │ │ + rsbseq pc, r7, lr, asr #31 │ │ │ │ + rsbseq lr, r7, r4, lsr #32 │ │ │ │ + ldrhteq pc, [r7], #-240 @ 0xffffff10 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1213b8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe6a423c │ │ │ │ @ instruction: 0xf8df4692 │ │ │ │ @ instruction: 0x469824bc │ │ │ │ @@ -85712,37 +85712,37 @@ │ │ │ │ @ instruction: 0xf04f481c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 7, cr15, [r8], {177} @ 0xb1 │ │ │ │ @ instruction: 0xf7abe6a8 │ │ │ │ svclt 0x0000e954 │ │ │ │ strdeq r8, [r3], r8 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r7, lr, asr pc │ │ │ │ - rsbseq sp, r7, r0, ror pc │ │ │ │ - ldrhteq sp, [r7], #-236 @ 0xffffff14 │ │ │ │ - rsbseq sp, r7, lr, asr #27 │ │ │ │ - rsbseq pc, r7, sl, asr sp @ │ │ │ │ + rsbseq sp, r7, r2, ror #30 │ │ │ │ + rsbseq sp, r7, r4, ror pc │ │ │ │ + rsbseq sp, r7, r0, asr #29 │ │ │ │ + ldrsbteq sp, [r7], #-210 @ 0xffffff2e │ │ │ │ + rsbseq pc, r7, lr, asr sp @ │ │ │ │ strdeq r8, [r3], r4 │ │ │ │ - rsbseq sp, r7, sl, lsr #27 │ │ │ │ - rsbseq sp, r7, sl, ror #25 │ │ │ │ - rsbseq sp, r7, r0, asr ip │ │ │ │ - ldrsbteq pc, [r7], #-188 @ 0xffffff44 @ │ │ │ │ - rsbseq sp, r7, r2, lsl #24 │ │ │ │ - rsbseq pc, r7, lr, lsl #23 │ │ │ │ - rsbseq sp, r7, r8, ror #23 │ │ │ │ - rsbseq pc, r7, r4, ror fp @ │ │ │ │ - rsbseq sp, r7, lr, asr #23 │ │ │ │ - rsbseq pc, r7, sl, asr fp @ │ │ │ │ - ldrhteq sp, [r7], #-180 @ 0xffffff4c │ │ │ │ - rsbseq pc, r7, r0, asr #22 │ │ │ │ - rsbseq sp, r7, r0, ror #22 │ │ │ │ - rsbseq pc, r7, ip, ror #21 │ │ │ │ - rsbseq sp, r7, r4, lsl fp │ │ │ │ - rsbseq sp, r7, r4, lsr #22 │ │ │ │ - rsbseq pc, r7, lr, lsr #21 │ │ │ │ + rsbseq sp, r7, lr, lsr #27 │ │ │ │ + rsbseq sp, r7, lr, ror #25 │ │ │ │ + rsbseq sp, r7, r4, asr ip │ │ │ │ + rsbseq pc, r7, r0, ror #23 │ │ │ │ + rsbseq sp, r7, r6, lsl #24 │ │ │ │ + @ instruction: 0x0077fb92 │ │ │ │ + rsbseq sp, r7, ip, ror #23 │ │ │ │ + rsbseq pc, r7, r8, ror fp @ │ │ │ │ + ldrsbteq sp, [r7], #-178 @ 0xffffff4e │ │ │ │ + rsbseq pc, r7, lr, asr fp @ │ │ │ │ + ldrhteq sp, [r7], #-184 @ 0xffffff48 │ │ │ │ + rsbseq pc, r7, r4, asr #22 │ │ │ │ + rsbseq sp, r7, r4, ror #22 │ │ │ │ + ldrshteq pc, [r7], #-160 @ 0xffffff60 @ │ │ │ │ + rsbseq sp, r7, r8, lsl fp │ │ │ │ + rsbseq sp, r7, r8, lsr #22 │ │ │ │ + ldrhteq pc, [r7], #-162 @ 0xffffff5e @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1218f0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ ldrpl pc, [r4], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb095 │ │ │ │ @@ -86036,29 +86036,29 @@ │ │ │ │ blx 11a4790 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r8, r3, r0, asr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq r8, r3, r0, r5 │ │ │ │ - rsbseq sp, r7, sl, lsl #20 │ │ │ │ - rsbseq sp, r7, r8, asr #19 │ │ │ │ - ldrshteq sp, [r7], #-112 @ 0xffffff90 │ │ │ │ - rsbseq sp, r7, r4, lsr #16 │ │ │ │ - ldrsbteq sp, [r7], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq sp, r7, sl, lsl #13 │ │ │ │ - rsbseq pc, r7, r6, lsl r6 @ │ │ │ │ - rsbseq sp, r7, r2, ror r6 │ │ │ │ - ldrshteq pc, [r7], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbseq sp, r7, r4, asr r6 │ │ │ │ - ldrsbteq pc, [r7], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbseq sp, r7, sl, lsr r6 │ │ │ │ - rsbseq pc, r7, r4, asr #11 │ │ │ │ - rsbseq sp, r7, ip, lsl r6 │ │ │ │ - rsbseq pc, r7, r6, lsr #11 │ │ │ │ + rsbseq sp, r7, lr, lsl #20 │ │ │ │ + rsbseq sp, r7, ip, asr #19 │ │ │ │ + ldrshteq sp, [r7], #-116 @ 0xffffff8c │ │ │ │ + rsbseq sp, r7, r8, lsr #16 │ │ │ │ + ldrsbteq sp, [r7], #-100 @ 0xffffff9c │ │ │ │ + rsbseq sp, r7, lr, lsl #13 │ │ │ │ + rsbseq pc, r7, sl, lsl r6 @ │ │ │ │ + rsbseq sp, r7, r6, ror r6 │ │ │ │ + rsbseq pc, r7, r0, lsl #12 │ │ │ │ + rsbseq sp, r7, r8, asr r6 │ │ │ │ + rsbseq pc, r7, r2, ror #11 │ │ │ │ + rsbseq sp, r7, lr, lsr r6 │ │ │ │ + rsbseq pc, r7, r8, asr #11 │ │ │ │ + rsbseq sp, r7, r0, lsr #12 │ │ │ │ + rsbseq pc, r7, sl, lsr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r0, asr #24 │ │ │ │ strmi r4, [r2], r0, asr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -86123,16 +86123,16 @@ │ │ │ │ @ instruction: 0x46284659 │ │ │ │ @ instruction: 0xf992f7b1 │ │ │ │ @ instruction: 0xf7aae7d7 │ │ │ │ svclt 0x0000ee1e │ │ │ │ ldrdeq r8, [r3], r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r8, r3, sl, lsr #32 │ │ │ │ - rsbseq sp, r7, ip, asr #9 │ │ │ │ - rsbseq pc, r7, lr, asr r4 @ │ │ │ │ + ldrsbteq sp, [r7], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq pc, r7, r2, ror #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a1f0c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0xf8dfb0a5 │ │ │ │ @ instruction: 0x468377b8 │ │ │ │ @@ -86628,43 +86628,43 @@ │ │ │ │ b ca50b8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ addeq r7, r3, r6, lsr #31 │ │ │ │ umulleq r7, r3, r8, pc @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq sp, [r7], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq pc, r7, lr, ror #6 │ │ │ │ + rsbseq sp, r7, r0, ror #7 │ │ │ │ + rsbseq pc, r7, r2, ror r3 @ │ │ │ │ addeq r7, r3, r8, ror #29 │ │ │ │ andeq r0, r0, r8, lsr #26 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ muleq r0, r4, pc @ │ │ │ │ - rsbseq sp, r7, r2, lsl r3 │ │ │ │ - rsbseq sp, r7, r8, lsl #6 │ │ │ │ - rsbseq sp, r7, r8, asr #6 │ │ │ │ - rsbseq sp, r7, r0, asr #6 │ │ │ │ - rsbseq sp, r7, r8, ror #4 │ │ │ │ - rsbseq ip, r7, r4, asr #27 │ │ │ │ - rsbseq lr, r7, lr, asr #26 │ │ │ │ - rsbseq ip, r7, r6, lsr #27 │ │ │ │ - rsbseq lr, r7, r0, lsr sp │ │ │ │ - rsbseq ip, r7, ip, lsl #27 │ │ │ │ - rsbseq lr, r7, r8, lsl sp │ │ │ │ - rsbseq ip, r7, r4, ror sp │ │ │ │ - ldrshteq lr, [r7], #-206 @ 0xffffff32 │ │ │ │ - rsbseq ip, r7, sl, asr sp │ │ │ │ - rsbseq lr, r7, r4, ror #25 │ │ │ │ - rsbseq ip, r7, r0, asr #26 │ │ │ │ - rsbseq lr, r7, sl, asr #25 │ │ │ │ - rsbseq ip, r7, ip, lsl sp │ │ │ │ - rsbseq lr, r7, r8, lsr #25 │ │ │ │ - rsbseq ip, r7, r0, lsl #26 │ │ │ │ - rsbseq lr, r7, ip, lsl #25 │ │ │ │ - rsbseq ip, r7, r4, ror #25 │ │ │ │ - rsbseq lr, r7, r0, ror ip │ │ │ │ + rsbseq sp, r7, r6, lsl r3 │ │ │ │ + rsbseq sp, r7, ip, lsl #6 │ │ │ │ + rsbseq sp, r7, ip, asr #6 │ │ │ │ + rsbseq sp, r7, r4, asr #6 │ │ │ │ + rsbseq sp, r7, ip, ror #4 │ │ │ │ + rsbseq ip, r7, r8, asr #27 │ │ │ │ + rsbseq lr, r7, r2, asr sp │ │ │ │ + rsbseq ip, r7, sl, lsr #27 │ │ │ │ + rsbseq lr, r7, r4, lsr sp │ │ │ │ + @ instruction: 0x0077cd90 │ │ │ │ + rsbseq lr, r7, ip, lsl sp │ │ │ │ + rsbseq ip, r7, r8, ror sp │ │ │ │ + rsbseq lr, r7, r2, lsl #26 │ │ │ │ + rsbseq ip, r7, lr, asr sp │ │ │ │ + rsbseq lr, r7, r8, ror #25 │ │ │ │ + rsbseq ip, r7, r4, asr #26 │ │ │ │ + rsbseq lr, r7, lr, asr #25 │ │ │ │ + rsbseq ip, r7, r0, lsr #26 │ │ │ │ + rsbseq lr, r7, ip, lsr #25 │ │ │ │ + rsbseq ip, r7, r4, lsl #26 │ │ │ │ + @ instruction: 0x0077ec90 │ │ │ │ + rsbseq ip, r7, r8, ror #25 │ │ │ │ + rsbseq lr, r7, r4, ror ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febbe4a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0xb12c9c0c │ │ │ │ movwcs r9, #6669 @ 0x1a0d │ │ │ │ @ instruction: 0x46186013 │ │ │ │ @@ -86685,16 +86685,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [lr], #-704 @ 0xfffffd40 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7b04478 │ │ │ │ blls 1667a8 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq ip, r7, r4, ror #23 │ │ │ │ - rsbseq lr, r7, r0, ror fp │ │ │ │ + rsbseq ip, r7, r8, ror #23 │ │ │ │ + rsbseq lr, r7, r4, ror fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1227d4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0xf8d1b095 │ │ │ │ @ instruction: 0xf8dfb010 │ │ │ │ @@ -87002,29 +87002,29 @@ │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fed256b0 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r7, [r3], r6 │ │ │ │ @ instruction: 0x008376ba │ │ │ │ - rsbseq ip, r7, r2, lsr fp │ │ │ │ - ldrsbteq ip, [r7], #-170 @ 0xffffff56 │ │ │ │ - @ instruction: 0x0077c892 │ │ │ │ - @ instruction: 0x0077c79a │ │ │ │ - rsbseq lr, r7, r6, lsr #14 │ │ │ │ - rsbseq ip, r7, ip, ror r7 │ │ │ │ - rsbseq lr, r7, r8, lsl #14 │ │ │ │ - rsbseq ip, r7, lr, asr #14 │ │ │ │ - ldrsbteq lr, [r7], #-104 @ 0xffffff98 │ │ │ │ - rsbseq ip, r7, ip, lsr #14 │ │ │ │ - ldrhteq lr, [r7], #-102 @ 0xffffff9a │ │ │ │ - rsbseq ip, r7, r2, lsl r7 │ │ │ │ - @ instruction: 0x0077e69c │ │ │ │ - ldrshteq ip, [r7], #-104 @ 0xffffff98 │ │ │ │ - rsbseq lr, r7, r2, lsl #13 │ │ │ │ + rsbseq ip, r7, r6, lsr fp │ │ │ │ + ldrsbteq ip, [r7], #-174 @ 0xffffff52 │ │ │ │ + @ instruction: 0x0077c896 │ │ │ │ + @ instruction: 0x0077c79e │ │ │ │ + rsbseq lr, r7, sl, lsr #14 │ │ │ │ + rsbseq ip, r7, r0, lsl #15 │ │ │ │ + rsbseq lr, r7, ip, lsl #14 │ │ │ │ + rsbseq ip, r7, r2, asr r7 │ │ │ │ + ldrsbteq lr, [r7], #-108 @ 0xffffff94 │ │ │ │ + rsbseq ip, r7, r0, lsr r7 │ │ │ │ + ldrhteq lr, [r7], #-106 @ 0xffffff96 │ │ │ │ + rsbseq ip, r7, r6, lsl r7 │ │ │ │ + rsbseq lr, r7, r0, lsr #13 │ │ │ │ + ldrshteq ip, [r7], #-108 @ 0xffffff94 │ │ │ │ + rsbseq lr, r7, r6, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [fp], r8, lsl #12 │ │ │ │ @ instruction: 0x27004691 │ │ │ │ @@ -87155,32 +87155,32 @@ │ │ │ │ ldmdami r6, {r1, r4, r5, r6, r7, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8c0f7b0 │ │ │ │ stmdbls r1, {r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf7b04478 │ │ │ │ blls e604c │ │ │ │ svclt 0x0000e7a7 │ │ │ │ - rsbseq ip, r7, sl, ror #11 │ │ │ │ - rsbseq lr, r7, r6, ror r5 │ │ │ │ - @ instruction: 0x0077c594 │ │ │ │ - rsbseq lr, r7, r0, lsr #10 │ │ │ │ - rsbseq ip, r7, r6, ror r5 │ │ │ │ - rsbseq lr, r7, r2, lsl #10 │ │ │ │ - rsbseq ip, r7, sl, asr r5 │ │ │ │ - rsbseq lr, r7, r6, ror #9 │ │ │ │ - rsbseq ip, r7, r6, lsr r5 │ │ │ │ - rsbseq lr, r7, r2, asr #9 │ │ │ │ - rsbseq ip, r7, sl, lsl r5 │ │ │ │ - rsbseq lr, r7, r6, lsr #9 │ │ │ │ - rsbseq ip, r7, ip, ror #9 │ │ │ │ - rsbseq lr, r7, r8, ror r4 │ │ │ │ - rsbseq ip, r7, r6, lsr #9 │ │ │ │ - rsbseq lr, r7, r2, lsr r4 │ │ │ │ - rsbseq ip, r7, r8, lsl #9 │ │ │ │ - rsbseq lr, r7, r4, lsl r4 │ │ │ │ + rsbseq ip, r7, lr, ror #11 │ │ │ │ + rsbseq lr, r7, sl, ror r5 │ │ │ │ + @ instruction: 0x0077c598 │ │ │ │ + rsbseq lr, r7, r4, lsr #10 │ │ │ │ + rsbseq ip, r7, sl, ror r5 │ │ │ │ + rsbseq lr, r7, r6, lsl #10 │ │ │ │ + rsbseq ip, r7, lr, asr r5 │ │ │ │ + rsbseq lr, r7, sl, ror #9 │ │ │ │ + rsbseq ip, r7, sl, lsr r5 │ │ │ │ + rsbseq lr, r7, r6, asr #9 │ │ │ │ + rsbseq ip, r7, lr, lsl r5 │ │ │ │ + rsbseq lr, r7, sl, lsr #9 │ │ │ │ + ldrshteq ip, [r7], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq lr, r7, ip, ror r4 │ │ │ │ + rsbseq ip, r7, sl, lsr #9 │ │ │ │ + rsbseq lr, r7, r6, lsr r4 │ │ │ │ + rsbseq ip, r7, ip, lsl #9 │ │ │ │ + rsbseq lr, r7, r8, lsl r4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r9], fp, lsl #13 │ │ │ │ andsvs r2, r1, r0, lsl #2 │ │ │ │ @ instruction: 0x46066019 │ │ │ │ @@ -87270,26 +87270,26 @@ │ │ │ │ ldmdami r0, {r0, r1, r2, r4, r5, r7, ip, lr, pc} │ │ │ │ mvnne pc, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffd8f7af │ │ │ │ ldrtmi r4, [r9], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7b04478 │ │ │ │ @ instruction: 0xe7bef893 │ │ │ │ - rsbseq ip, r7, r8, ror #6 │ │ │ │ - ldrshteq lr, [r7], #-36 @ 0xffffffdc │ │ │ │ - rsbseq ip, r7, r8, lsr r3 │ │ │ │ - rsbseq lr, r7, r4, asr #5 │ │ │ │ - rsbseq ip, r7, r0, lsr #6 │ │ │ │ - rsbseq lr, r7, ip, lsr #5 │ │ │ │ - rsbseq ip, r7, r6, lsl #6 │ │ │ │ - @ instruction: 0x0077e292 │ │ │ │ - ldrsbteq ip, [r7], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq lr, r7, sl, ror #4 │ │ │ │ - ldrhteq ip, [r7], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq lr, r7, r4, asr #4 │ │ │ │ + rsbseq ip, r7, ip, ror #6 │ │ │ │ + ldrshteq lr, [r7], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq ip, r7, ip, lsr r3 │ │ │ │ + rsbseq lr, r7, r8, asr #5 │ │ │ │ + rsbseq ip, r7, r4, lsr #6 │ │ │ │ + ldrhteq lr, [r7], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq ip, r7, sl, lsl #6 │ │ │ │ + @ instruction: 0x0077e296 │ │ │ │ + rsbseq ip, r7, r2, ror #5 │ │ │ │ + rsbseq lr, r7, lr, ror #4 │ │ │ │ + ldrhteq ip, [r7], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq lr, r7, r8, asr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, lr, lsl #18 │ │ │ │ ldrmi r2, [sl], r0, lsl #8 │ │ │ │ @ instruction: 0x4607601c │ │ │ │ @@ -87415,26 +87415,26 @@ │ │ │ │ mvnne pc, r2, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ @ instruction: 0xf7af300c │ │ │ │ stmdami lr, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff72f7af │ │ │ │ ldr r9, [r6, r1, lsl #22]! │ │ │ │ - rsbseq ip, r7, r0, lsr #3 │ │ │ │ - rsbseq lr, r7, ip, lsr #2 │ │ │ │ - rsbseq ip, r7, r6, lsl #2 │ │ │ │ - @ instruction: 0x0077e092 │ │ │ │ - rsbseq ip, r7, sl, ror #1 │ │ │ │ - rsbseq lr, r7, r6, ror r0 │ │ │ │ - rsbseq ip, r7, ip, asr #1 │ │ │ │ - rsbseq lr, r7, r8, asr r0 │ │ │ │ - @ instruction: 0x0077c09e │ │ │ │ - rsbseq lr, r7, sl, lsr #32 │ │ │ │ - rsbseq ip, r7, r6, ror r0 │ │ │ │ - rsbseq lr, r7, r2 │ │ │ │ + rsbseq ip, r7, r4, lsr #3 │ │ │ │ + rsbseq lr, r7, r0, lsr r1 │ │ │ │ + rsbseq ip, r7, sl, lsl #2 │ │ │ │ + @ instruction: 0x0077e096 │ │ │ │ + rsbseq ip, r7, lr, ror #1 │ │ │ │ + rsbseq lr, r7, sl, ror r0 │ │ │ │ + ldrsbteq ip, [r7], #-0 │ │ │ │ + rsbseq lr, r7, ip, asr r0 │ │ │ │ + rsbseq ip, r7, r2, lsr #1 │ │ │ │ + rsbseq lr, r7, lr, lsr #32 │ │ │ │ + rsbseq ip, r7, sl, ror r0 │ │ │ │ + rsbseq lr, r7, r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461cb093 │ │ │ │ strmi r4, [r6], -r4, lsr #23 │ │ │ │ andls r4, fp, #8, 12 @ 0x800000 │ │ │ │ @@ -87600,24 +87600,24 @@ │ │ │ │ svclt 0x00c82c00 │ │ │ │ @ instruction: 0xf73f46d9 │ │ │ │ strb sl, [sl], lr, ror #30 │ │ │ │ b fe525ff0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r6, r3, sl, asr #22 │ │ │ │ addeq r6, r3, sl, lsr #22 │ │ │ │ - rsbseq fp, r7, ip, lsl pc │ │ │ │ - rsbseq sp, r7, lr, lsr #29 │ │ │ │ - ldrsbteq fp, [r7], #-226 @ 0xffffff1e │ │ │ │ - rsbseq sp, r7, lr, asr lr │ │ │ │ - rsbseq fp, r7, r2, lsl #28 │ │ │ │ - @ instruction: 0x0077dd94 │ │ │ │ - rsbseq fp, r7, r0, ror #27 │ │ │ │ - rsbseq sp, r7, ip, ror #26 │ │ │ │ - rsbseq fp, r7, ip, lsr #27 │ │ │ │ - rsbseq sp, r7, r8, lsr sp │ │ │ │ + rsbseq fp, r7, r0, lsr #30 │ │ │ │ + ldrhteq sp, [r7], #-226 @ 0xffffff1e │ │ │ │ + ldrsbteq fp, [r7], #-230 @ 0xffffff1a │ │ │ │ + rsbseq sp, r7, r2, ror #28 │ │ │ │ + rsbseq fp, r7, r6, lsl #28 │ │ │ │ + @ instruction: 0x0077dd98 │ │ │ │ + rsbseq fp, r7, r4, ror #27 │ │ │ │ + rsbseq sp, r7, r0, ror sp │ │ │ │ + ldrhteq fp, [r7], #-208 @ 0xffffff30 │ │ │ │ + rsbseq sp, r7, ip, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febbf388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ blls 2cf1c0 >::_M_default_append(unsigned int)@@Base+0x4c62c> │ │ │ │ stcls 4, cr9, [fp], {2} │ │ │ │ @@ -87632,16 +87632,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7af300c │ │ │ │ stmdami r5, {r0, r1, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2l 7, cr15, [r2, #700] @ 0x2bc │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - rsbseq fp, r7, r6, lsl sp │ │ │ │ - rsbseq sp, r7, r2, lsr #25 │ │ │ │ + rsbseq fp, r7, sl, lsl sp │ │ │ │ + rsbseq sp, r7, r6, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febbf3e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ strls r9, [r2], #-3081 @ 0xfffff3f7 │ │ │ │ @@ -87656,16 +87656,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r8], {175} @ 0xaf │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7af4478 │ │ │ │ blls 1e787c │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq fp, [r7], #-200 @ 0xffffff38 │ │ │ │ - rsbseq sp, r7, r4, asr #24 │ │ │ │ + ldrhteq fp, [r7], #-204 @ 0xffffff34 │ │ │ │ + rsbseq sp, r7, r8, asr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 123700 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1aa6584 │ │ │ │ ldmibmi pc!, {r3, r7, r9, sl, lr} @ │ │ │ │ blmi ff039cc4 │ │ │ │ @@ -87857,28 +87857,28 @@ │ │ │ │ @ instruction: 0xf7a9e72c │ │ │ │ svclt 0x0000e896 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x008367b4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r7, sl, lsl #25 │ │ │ │ - ldrshteq fp, [r7], #-186 @ 0xffffff46 │ │ │ │ + rsbseq fp, r7, lr, lsl #25 │ │ │ │ + ldrshteq fp, [r7], #-190 @ 0xffffff42 │ │ │ │ addeq r6, r3, r0, ror r6 │ │ │ │ - ldrsbteq fp, [r7], #-190 @ 0xffffff42 │ │ │ │ - @ instruction: 0x0077ba92 │ │ │ │ - rsbseq sp, r7, lr, lsl sl │ │ │ │ - rsbseq fp, r7, r8, lsr sl │ │ │ │ - rsbseq sp, r7, r4, asr #19 │ │ │ │ - ldrsbteq fp, [r7], #-154 @ 0xffffff66 │ │ │ │ - rsbseq sp, r7, r6, ror #18 │ │ │ │ - rsbseq fp, r7, r0, asr #19 │ │ │ │ - rsbseq sp, r7, ip, asr #18 │ │ │ │ - rsbseq fp, r7, r6, lsr #19 │ │ │ │ - rsbseq sp, r7, r2, lsr r9 │ │ │ │ + rsbseq fp, r7, r2, ror #23 │ │ │ │ + @ instruction: 0x0077ba96 │ │ │ │ + rsbseq sp, r7, r2, lsr #20 │ │ │ │ + rsbseq fp, r7, ip, lsr sl │ │ │ │ + rsbseq sp, r7, r8, asr #19 │ │ │ │ + ldrsbteq fp, [r7], #-158 @ 0xffffff62 │ │ │ │ + rsbseq sp, r7, sl, ror #18 │ │ │ │ + rsbseq fp, r7, r4, asr #19 │ │ │ │ + rsbseq sp, r7, r0, asr r9 │ │ │ │ + rsbseq fp, r7, sl, lsr #19 │ │ │ │ + rsbseq sp, r7, r6, lsr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a3a54 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x460db093 │ │ │ │ @ instruction: 0x4628f8df │ │ │ │ @@ -88274,29 +88274,29 @@ │ │ │ │ @ instruction: 0xf7af300c │ │ │ │ ldmdami r3, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7af4478 │ │ │ │ @ instruction: 0xe7d3f8bf │ │ │ │ addeq r6, r3, lr, asr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r7, lr, asr #17 │ │ │ │ - rsbseq fp, r7, r0, lsl #17 │ │ │ │ - rsbseq fp, r7, lr, ror #11 │ │ │ │ + ldrsbteq fp, [r7], #-130 @ 0xffffff7e │ │ │ │ + rsbseq fp, r7, r4, lsl #17 │ │ │ │ + ldrshteq fp, [r7], #-82 @ 0xffffffae │ │ │ │ addeq r6, r3, r2, lsl #2 │ │ │ │ - rsbseq fp, r7, r8, asr #11 │ │ │ │ - @ instruction: 0x0077b394 │ │ │ │ - rsbseq sp, r7, r0, lsr #6 │ │ │ │ - rsbseq fp, r7, r8, ror #6 │ │ │ │ - ldrshteq sp, [r7], #-34 @ 0xffffffde │ │ │ │ - rsbseq fp, r7, sl, asr #6 │ │ │ │ - ldrsbteq sp, [r7], #-36 @ 0xffffffdc │ │ │ │ - rsbseq fp, r7, ip, lsr #6 │ │ │ │ - ldrhteq sp, [r7], #-38 @ 0xffffffda │ │ │ │ - rsbseq fp, r7, r2, lsl r3 │ │ │ │ - @ instruction: 0x0077d29c │ │ │ │ + rsbseq fp, r7, ip, asr #11 │ │ │ │ + @ instruction: 0x0077b398 │ │ │ │ + rsbseq sp, r7, r4, lsr #6 │ │ │ │ + rsbseq fp, r7, ip, ror #6 │ │ │ │ + ldrshteq sp, [r7], #-38 @ 0xffffffda │ │ │ │ + rsbseq fp, r7, lr, asr #6 │ │ │ │ + ldrsbteq sp, [r7], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq fp, r7, r0, lsr r3 │ │ │ │ + ldrhteq sp, [r7], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq fp, r7, r6, lsl r3 │ │ │ │ + rsbseq sp, r7, r0, lsr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1240dc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ pkhbtmi fp, r8, r9, lsl #1 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @@ -89116,53 +89116,53 @@ │ │ │ │ blls 294efc >::_M_default_append(unsigned int)@@Base+0x12368> │ │ │ │ blls ab1268 │ │ │ │ svclt 0x00a8429d │ │ │ │ ldrb r4, [fp, #-1565]! @ 0xfffff9e3 │ │ │ │ ldrb r4, [r9, #-1621]! @ 0xfffff9ab │ │ │ │ addeq r5, r3, sl, asr #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ + rsbseq fp, r7, lr, lsr r2 │ │ │ │ + rsbseq fp, r7, sl, asr #4 │ │ │ │ rsbseq fp, r7, sl, lsr r2 │ │ │ │ - rsbseq fp, r7, r6, asr #4 │ │ │ │ - rsbseq fp, r7, r6, lsr r2 │ │ │ │ - rsbseq fp, r7, lr, lsr #4 │ │ │ │ - rsbseq fp, r7, sl, asr r0 │ │ │ │ - rsbseq fp, r7, lr, asr #32 │ │ │ │ - rsbseq fp, r7, r8, asr #32 │ │ │ │ - rsbseq sl, r7, ip, lsl #29 │ │ │ │ - rsbseq sl, r7, r2, ror #24 │ │ │ │ - rsbseq ip, r7, ip, ror #23 │ │ │ │ + rsbseq fp, r7, r2, lsr r2 │ │ │ │ + rsbseq fp, r7, lr, asr r0 │ │ │ │ + rsbseq fp, r7, r2, asr r0 │ │ │ │ + rsbseq fp, r7, ip, asr #32 │ │ │ │ + @ instruction: 0x0077ae90 │ │ │ │ + rsbseq sl, r7, r6, ror #24 │ │ │ │ + ldrshteq ip, [r7], #-176 @ 0xffffff50 │ │ │ │ addeq r5, r3, r2, lsl #15 │ │ │ │ - rsbseq sl, r7, r0, asr #23 │ │ │ │ - ldrhteq sl, [r7], #-164 @ 0xffffff5c │ │ │ │ - rsbseq sl, r7, r6, lsl #21 │ │ │ │ - rsbseq sl, r7, lr, ror sl │ │ │ │ - rsbseq sl, r7, r2, ror sl │ │ │ │ - rsbseq sl, r7, sl, ror #20 │ │ │ │ - rsbseq sl, r7, r8, lsr #17 │ │ │ │ - rsbseq sl, r7, r2, asr r7 │ │ │ │ - ldrsbteq ip, [r7], #-110 @ 0xffffff92 │ │ │ │ - rsbseq sl, r7, r0, lsl #14 │ │ │ │ - rsbseq ip, r7, sl, lsl #13 │ │ │ │ - rsbseq sl, r7, r0, ror #12 │ │ │ │ - rsbseq ip, r7, ip, ror #11 │ │ │ │ - rsbseq sl, r7, r8, lsr #12 │ │ │ │ - ldrhteq ip, [r7], #-84 @ 0xffffffac │ │ │ │ - rsbseq sl, r7, r0, lsl #12 │ │ │ │ - rsbseq ip, r7, sl, lsl #11 │ │ │ │ + rsbseq sl, r7, r4, asr #23 │ │ │ │ + ldrhteq sl, [r7], #-168 @ 0xffffff58 │ │ │ │ + rsbseq sl, r7, sl, lsl #21 │ │ │ │ + rsbseq sl, r7, r2, lsl #21 │ │ │ │ + rsbseq sl, r7, r6, ror sl │ │ │ │ + rsbseq sl, r7, lr, ror #20 │ │ │ │ + rsbseq sl, r7, ip, lsr #17 │ │ │ │ + rsbseq sl, r7, r6, asr r7 │ │ │ │ + rsbseq ip, r7, r2, ror #13 │ │ │ │ + rsbseq sl, r7, r4, lsl #14 │ │ │ │ + rsbseq ip, r7, lr, lsl #13 │ │ │ │ + rsbseq sl, r7, r4, ror #12 │ │ │ │ + ldrshteq ip, [r7], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq sl, r7, ip, lsr #12 │ │ │ │ + ldrhteq ip, [r7], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq sl, r7, r4, lsl #12 │ │ │ │ + rsbseq ip, r7, lr, lsl #11 │ │ │ │ ldrtmi r4, [r1], -r8, lsl #16 │ │ │ │ bcc 65abc │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf926f7ae │ │ │ │ @ instruction: 0xf04f4805 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9e0f7ae │ │ │ │ @ instruction: 0xf7a7e477 │ │ │ │ svclt 0x0000ee6c │ │ │ │ - rsbseq sl, r7, r4, asr r5 │ │ │ │ - ldrsbteq ip, [r7], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq sl, r7, r8, asr r5 │ │ │ │ + rsbseq ip, r7, r2, ror #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febc0bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ @ instruction: 0xf5f8f0a6 │ │ │ │ @@ -89251,26 +89251,26 @@ │ │ │ │ ldmdami r0, {r0, r1, r3, r4, r6, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf860f7ae │ │ │ │ stmdbls fp, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7ae4478 │ │ │ │ blls 367f8c >::_M_default_append(unsigned int)@@Base+0xe53f8> │ │ │ │ svclt 0x0000e750 │ │ │ │ - rsbseq sl, r7, r6, lsl #9 │ │ │ │ - rsbseq ip, r7, r2, lsl r4 │ │ │ │ - rsbseq sl, r7, r8, ror #8 │ │ │ │ - ldrshteq ip, [r7], #-52 @ 0xffffffcc │ │ │ │ - rsbseq sl, r7, r2, lsr #8 │ │ │ │ - rsbseq ip, r7, lr, lsr #7 │ │ │ │ - rsbseq sl, r7, r4, lsl #8 │ │ │ │ - @ instruction: 0x0077c390 │ │ │ │ - rsbseq sl, r7, r6, ror #7 │ │ │ │ - rsbseq ip, r7, r2, ror r3 │ │ │ │ - rsbseq sl, r7, r8, asr #7 │ │ │ │ - rsbseq ip, r7, r4, asr r3 │ │ │ │ + rsbseq sl, r7, sl, lsl #9 │ │ │ │ + rsbseq ip, r7, r6, lsl r4 │ │ │ │ + rsbseq sl, r7, ip, ror #8 │ │ │ │ + ldrshteq ip, [r7], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq sl, r7, r6, lsr #8 │ │ │ │ + ldrhteq ip, [r7], #-50 @ 0xffffffce │ │ │ │ + rsbseq sl, r7, r8, lsl #8 │ │ │ │ + @ instruction: 0x0077c394 │ │ │ │ + rsbseq sl, r7, sl, ror #7 │ │ │ │ + rsbseq ip, r7, r6, ror r3 │ │ │ │ + rsbseq sl, r7, ip, asr #7 │ │ │ │ + rsbseq ip, r7, r8, asr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 225014 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ ldrmi fp, [r6], -r9, lsr #1 │ │ │ │ @ instruction: 0x469a4abb │ │ │ │ @@ -89459,17 +89459,17 @@ │ │ │ │ cdp 5, 11, cr9, cr6, cr10, {0} │ │ │ │ movwls r9, #47872 @ 0xbb00 │ │ │ │ svclt 0x0000e00f │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ umulleq r4, r3, ip, lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r7, r0, lsr r3 │ │ │ │ - rsbseq sl, r7, lr, asr #5 │ │ │ │ - rsbseq sl, r7, r0, asr #1 │ │ │ │ + rsbseq sl, r7, r4, lsr r3 │ │ │ │ + ldrsbteq sl, [r7], #-34 @ 0xffffffde │ │ │ │ + rsbseq sl, r7, r4, asr #1 │ │ │ │ @ instruction: 0xf855469b │ │ │ │ strtmi r3, [r1], -r4, lsl #30 │ │ │ │ ldc 6, cr4, [r3, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0a78b28 │ │ │ │ vrsra.u64 d15, d23, #55 │ │ │ │ ldmdavs sl!, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf5026d83 │ │ │ │ @@ -89693,15 +89693,15 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - ldrshteq r9, [r7], #-250 @ 0xffffff06 │ │ │ │ + ldrshteq r9, [r7], #-254 @ 0xffffff02 │ │ │ │ @ instruction: 0xffff909d │ │ │ │ blvc 12586c │ │ │ │ blvs 125874 │ │ │ │ blvs ff265cf0 │ │ │ │ blx 4a5de8 │ │ │ │ stmiavs r1!, {sl, ip, lr, pc} │ │ │ │ strmi r6, [ip], -sp, asr #17 │ │ │ │ @@ -90491,61 +90491,61 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 11, cr15, cr2, cr12, {5} │ │ │ │ @ instruction: 0xf04f4832 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff6cf7ac │ │ │ │ @ instruction: 0xf7a6e7e0 │ │ │ │ svclt 0x0000ebf8 │ │ │ │ - rsbseq r9, r7, r2, ror #22 │ │ │ │ - rsbseq r9, r7, r8, lsr #22 │ │ │ │ - ldrhteq fp, [r7], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r9, r7, r6, ror #22 │ │ │ │ + rsbseq r9, r7, ip, lsr #22 │ │ │ │ + rsbseq fp, r7, r0, asr #21 │ │ │ │ addeq r4, r3, lr, lsr #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r9, [r7], #-162 @ 0xffffff5e │ │ │ │ - rsbseq fp, r7, ip, lsr sl │ │ │ │ - rsbseq r9, r7, r4, asr sl │ │ │ │ - @ instruction: 0x00779896 │ │ │ │ - rsbseq fp, r7, r0, lsr #16 │ │ │ │ - rsbseq r9, r7, r4, ror r8 │ │ │ │ - ldrshteq fp, [r7], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r9, r7, r4, ror #16 │ │ │ │ - @ instruction: 0x0077969a │ │ │ │ - @ instruction: 0x00779692 │ │ │ │ - rsbseq r9, r7, r4, asr #6 │ │ │ │ - ldrsbteq fp, [r7], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r9, r7, sl, lsr #6 │ │ │ │ - ldrhteq fp, [r7], #-38 @ 0xffffffda │ │ │ │ - rsbseq r9, r7, r8, ror #5 │ │ │ │ - rsbseq fp, r7, r4, ror r2 │ │ │ │ - ldrhteq r9, [r7], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq fp, r7, r4, asr #4 │ │ │ │ + ldrhteq r9, [r7], #-166 @ 0xffffff5a │ │ │ │ + rsbseq fp, r7, r0, asr #20 │ │ │ │ + rsbseq r9, r7, r8, asr sl │ │ │ │ + @ instruction: 0x0077989a │ │ │ │ + rsbseq fp, r7, r4, lsr #16 │ │ │ │ + rsbseq r9, r7, r8, ror r8 │ │ │ │ + rsbseq fp, r7, r2, lsl #16 │ │ │ │ + rsbseq r9, r7, r8, ror #16 │ │ │ │ + @ instruction: 0x0077969e │ │ │ │ + @ instruction: 0x00779696 │ │ │ │ + rsbseq r9, r7, r8, asr #6 │ │ │ │ + ldrsbteq fp, [r7], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r9, r7, lr, lsr #6 │ │ │ │ + ldrhteq fp, [r7], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r9, r7, ip, ror #5 │ │ │ │ + rsbseq fp, r7, r8, ror r2 │ │ │ │ + ldrhteq r9, [r7], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq fp, r7, r8, asr #4 │ │ │ │ @ instruction: 0xffff85af │ │ │ │ @ instruction: 0xffff8575 │ │ │ │ - ldrsbteq r9, [r7], #-18 @ 0xffffffee │ │ │ │ - rsbseq fp, r7, lr, asr r1 │ │ │ │ - ldrhteq r9, [r7], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq fp, r7, r2, asr #2 │ │ │ │ - @ instruction: 0x00779194 │ │ │ │ - rsbseq fp, r7, r0, lsr #2 │ │ │ │ - rsbseq r9, r7, r6, ror r1 │ │ │ │ - rsbseq fp, r7, r2, lsl #2 │ │ │ │ - rsbseq r9, r7, r0, asr r1 │ │ │ │ - ldrsbteq fp, [r7], #-12 │ │ │ │ - ldrshteq r9, [r7], #-8 │ │ │ │ - rsbseq fp, r7, r4, lsl #1 │ │ │ │ - ldrsbteq r9, [r7], #-12 │ │ │ │ - rsbseq fp, r7, r8, rrx │ │ │ │ - rsbseq r9, r7, r0, asr #1 │ │ │ │ - rsbseq fp, r7, ip, asr #32 │ │ │ │ - rsbseq r9, r7, r8, lsr #1 │ │ │ │ - rsbseq fp, r7, r2, lsr r0 │ │ │ │ - rsbseq r9, r7, r6, lsl #1 │ │ │ │ - rsbseq fp, r7, r0, lsl r0 │ │ │ │ - rsbseq r9, r7, ip, rrx │ │ │ │ - ldrshteq sl, [r7], #-246 @ 0xffffff0a │ │ │ │ + ldrsbteq r9, [r7], #-22 @ 0xffffffea │ │ │ │ + rsbseq fp, r7, r2, ror #2 │ │ │ │ + ldrhteq r9, [r7], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq fp, r7, r6, asr #2 │ │ │ │ + @ instruction: 0x00779198 │ │ │ │ + rsbseq fp, r7, r4, lsr #2 │ │ │ │ + rsbseq r9, r7, sl, ror r1 │ │ │ │ + rsbseq fp, r7, r6, lsl #2 │ │ │ │ + rsbseq r9, r7, r4, asr r1 │ │ │ │ + rsbseq fp, r7, r0, ror #1 │ │ │ │ + ldrshteq r9, [r7], #-12 │ │ │ │ + rsbseq fp, r7, r8, lsl #1 │ │ │ │ + rsbseq r9, r7, r0, ror #1 │ │ │ │ + rsbseq fp, r7, ip, rrx │ │ │ │ + rsbseq r9, r7, r4, asr #1 │ │ │ │ + rsbseq fp, r7, r0, asr r0 │ │ │ │ + rsbseq r9, r7, ip, lsr #1 │ │ │ │ + rsbseq fp, r7, r6, lsr r0 │ │ │ │ + rsbseq r9, r7, sl, lsl #1 │ │ │ │ + rsbseq fp, r7, r4, lsl r0 │ │ │ │ + rsbseq r9, r7, r0, ror r0 │ │ │ │ + ldrshteq sl, [r7], #-250 @ 0xffffff06 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 126400 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 18a9284 │ │ │ │ ldclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ @ instruction: 0x46984617 │ │ │ │ @@ -90817,30 +90817,30 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 7, cr15, [r6], #688 @ 0x2b0 │ │ │ │ @ instruction: 0xf7a6e5fd │ │ │ │ svclt 0x0000e972 │ │ │ │ addeq r3, r3, ip, lsr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r3, r3, r2, lsl #21 │ │ │ │ - rsbseq r8, r7, r2, lsr pc │ │ │ │ - ldrhteq r8, [r7], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r8, r7, lr, lsl lr │ │ │ │ - rsbseq r8, r7, lr, ror #26 │ │ │ │ + rsbseq r8, r7, r6, lsr pc │ │ │ │ + ldrhteq r8, [r7], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r8, r7, r2, lsr #28 │ │ │ │ + rsbseq r8, r7, r2, ror sp │ │ │ │ @ instruction: 0xffff80d9 │ │ │ │ @ instruction: 0xffff8095 │ │ │ │ @ instruction: 0xffff8087 │ │ │ │ @ instruction: 0xffff8065 │ │ │ │ @ instruction: 0xffff99f3 │ │ │ │ - rsbseq r8, r7, r6, asr sp │ │ │ │ - ldrhteq r8, [r7], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r8, r7, r2, ror #24 │ │ │ │ - rsbseq r8, r7, r6, lsr #23 │ │ │ │ - rsbseq sl, r7, r2, lsr fp │ │ │ │ - rsbseq r8, r7, r0, ror #22 │ │ │ │ - rsbseq sl, r7, sl, ror #21 │ │ │ │ + rsbseq r8, r7, sl, asr sp │ │ │ │ + ldrhteq r8, [r7], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r8, r7, r6, ror #24 │ │ │ │ + rsbseq r8, r7, sl, lsr #23 │ │ │ │ + rsbseq sl, r7, r6, lsr fp │ │ │ │ + rsbseq r8, r7, r4, ror #22 │ │ │ │ + rsbseq sl, r7, lr, ror #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a689c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ pkhbtmi r6, r8, r8, lsl #25 │ │ │ │ @@ -91645,43 +91645,43 @@ │ │ │ │ ldrtmi r4, [r1], -r2, lsr #16 │ │ │ │ @ instruction: 0xf7ab4478 │ │ │ │ str pc, [fp], #3693 @ 0xe6d │ │ │ │ blge aa67b4 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strtmi r9, [r3], r8, lsl #10 │ │ │ │ svclt 0x0000e04e │ │ │ │ - ldrhteq r8, [r7], #-168 @ 0xffffff58 │ │ │ │ + ldrhteq r8, [r7], #-172 @ 0xffffff54 │ │ │ │ addeq r3, r3, r0, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r7, r2, lsr sl │ │ │ │ - rsbseq r8, r7, sl, lsr #20 │ │ │ │ - rsbseq r8, r7, r2, lsr #20 │ │ │ │ - rsbseq r8, r7, r4, asr r9 │ │ │ │ - ldrhteq r8, [r7], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r8, r7, sl, lsr #16 │ │ │ │ - rsbseq r8, r7, r0, lsr #13 │ │ │ │ - rsbseq sl, r7, sl, lsr #12 │ │ │ │ - rsbseq r8, r7, r4, asr r5 │ │ │ │ - ldrsbteq sl, [r7], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r8, r7, r6, lsr sl │ │ │ │ + rsbseq r8, r7, lr, lsr #20 │ │ │ │ + rsbseq r8, r7, r6, lsr #20 │ │ │ │ + rsbseq r8, r7, r8, asr r9 │ │ │ │ + ldrhteq r8, [r7], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r8, r7, lr, lsr #16 │ │ │ │ + rsbseq r8, r7, r4, lsr #13 │ │ │ │ + rsbseq sl, r7, lr, lsr #12 │ │ │ │ + rsbseq r8, r7, r8, asr r5 │ │ │ │ + rsbseq sl, r7, r2, ror #9 │ │ │ │ addeq r3, r3, r4, ror r0 │ │ │ │ - rsbseq r8, r7, r0, asr #9 │ │ │ │ - rsbseq sl, r7, sl, asr #8 │ │ │ │ - rsbseq r8, r7, sl, lsr r4 │ │ │ │ - rsbseq r8, r7, r2, lsr r4 │ │ │ │ - rsbseq r8, r7, sl, lsr #8 │ │ │ │ - rsbseq r8, r7, r0, asr #4 │ │ │ │ - rsbseq r8, r7, r0, lsr #3 │ │ │ │ - rsbseq r8, r7, r4, lsr #2 │ │ │ │ - rsbseq r8, r7, r2, asr #32 │ │ │ │ - rsbseq r9, r7, lr, asr #31 │ │ │ │ - ldrsbteq r7, [r7], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r9, r7, r6, ror #30 │ │ │ │ - rsbseq r7, r7, r8, lsl #29 │ │ │ │ - rsbseq r7, r7, ip, ror #28 │ │ │ │ - ldrshteq r9, [r7], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r8, r7, r4, asr #9 │ │ │ │ + rsbseq sl, r7, lr, asr #8 │ │ │ │ + rsbseq r8, r7, lr, lsr r4 │ │ │ │ + rsbseq r8, r7, r6, lsr r4 │ │ │ │ + rsbseq r8, r7, lr, lsr #8 │ │ │ │ + rsbseq r8, r7, r4, asr #4 │ │ │ │ + rsbseq r8, r7, r4, lsr #3 │ │ │ │ + rsbseq r8, r7, r8, lsr #2 │ │ │ │ + rsbseq r8, r7, r6, asr #32 │ │ │ │ + ldrsbteq r9, [r7], #-242 @ 0xffffff0e │ │ │ │ + ldrsbteq r7, [r7], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r9, r7, sl, ror #30 │ │ │ │ + rsbseq r7, r7, ip, lsl #29 │ │ │ │ + rsbseq r7, r7, r0, ror lr │ │ │ │ + ldrshteq r9, [r7], #-220 @ 0xffffff24 │ │ │ │ ldrbmi r9, [r1], -r9, lsr #22 │ │ │ │ @ instruction: 0x46584632 │ │ │ │ vmov.32 d0[0], r1 │ │ │ │ @ instruction: 0xeeb83a10 │ │ │ │ @ instruction: 0xf0a40bc0 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r8, r9, ip, sp, lr, pc} │ │ │ │ blls 1607a4 │ │ │ │ @@ -91741,20 +91741,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [lr], #684 @ 0x2ac │ │ │ │ @ instruction: 0xf04f4809 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 7, cr15, [r8, #684]! @ 0x2ac │ │ │ │ @ instruction: 0xf7a5e7de │ │ │ │ svclt 0x0000ea34 │ │ │ │ - rsbseq r7, r7, r4, lsr #26 │ │ │ │ - rsbseq r9, r7, lr, lsr #25 │ │ │ │ - rsbseq r7, r7, r4, lsl #26 │ │ │ │ - rsbseq r9, r7, lr, lsl #25 │ │ │ │ - rsbseq r7, r7, r4, ror #25 │ │ │ │ - rsbseq r9, r7, lr, ror #24 │ │ │ │ + rsbseq r7, r7, r8, lsr #26 │ │ │ │ + ldrhteq r9, [r7], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r7, r7, r8, lsl #26 │ │ │ │ + @ instruction: 0x00779c92 │ │ │ │ + rsbseq r7, r7, r8, ror #25 │ │ │ │ + rsbseq r9, r7, r2, ror ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a76e4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ strmi fp, [r3], sp, lsr #1 │ │ │ │ stceq 1, cr15, [r0], {178} @ 0xb2 │ │ │ │ @@ -92421,36 +92421,36 @@ │ │ │ │ @ instruction: 0xf7aa300c │ │ │ │ ldmdami sl, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf85af7ab │ │ │ │ svclt 0x0000e698 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ - rsbseq r7, r7, lr, lsl #25 │ │ │ │ - ldrhteq r7, [r7], #-174 @ 0xffffff52 │ │ │ │ - ldrhteq r7, [r7], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r7, r7, r6, lsr #21 │ │ │ │ - rsbseq r7, r7, r4, lsr #8 │ │ │ │ - ldrhteq r9, [r7], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r7, r7, ip, lsl #8 │ │ │ │ - @ instruction: 0x00779398 │ │ │ │ - rsbseq r7, r7, ip, asr #6 │ │ │ │ - ldrsbteq r9, [r7], #-40 @ 0xffffffd8 │ │ │ │ - ldrsbteq r7, [r7], #-34 @ 0xffffffde │ │ │ │ - rsbseq r9, r7, lr, asr r2 │ │ │ │ - ldrhteq r7, [r7], #-38 @ 0xffffffda │ │ │ │ - rsbseq r9, r7, r2, asr #4 │ │ │ │ - @ instruction: 0x0077729a │ │ │ │ - rsbseq r9, r7, r6, lsr #4 │ │ │ │ - rsbseq r7, r7, lr, ror r2 │ │ │ │ - rsbseq r9, r7, sl, lsl #4 │ │ │ │ - rsbseq r7, r7, r2, ror #4 │ │ │ │ - rsbseq r9, r7, lr, ror #3 │ │ │ │ - rsbseq r7, r7, r6, asr #4 │ │ │ │ - ldrsbteq r9, [r7], #-18 @ 0xffffffee │ │ │ │ + @ instruction: 0x00777c92 │ │ │ │ + rsbseq r7, r7, r2, asr #21 │ │ │ │ + ldrhteq r7, [r7], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r7, r7, sl, lsr #21 │ │ │ │ + rsbseq r7, r7, r8, lsr #8 │ │ │ │ + ldrhteq r9, [r7], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r7, r7, r0, lsl r4 │ │ │ │ + @ instruction: 0x0077939c │ │ │ │ + rsbseq r7, r7, r0, asr r3 │ │ │ │ + ldrsbteq r9, [r7], #-44 @ 0xffffffd4 │ │ │ │ + ldrsbteq r7, [r7], #-38 @ 0xffffffda │ │ │ │ + rsbseq r9, r7, r2, ror #4 │ │ │ │ + ldrhteq r7, [r7], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r9, r7, r6, asr #4 │ │ │ │ + @ instruction: 0x0077729e │ │ │ │ + rsbseq r9, r7, sl, lsr #4 │ │ │ │ + rsbseq r7, r7, r2, lsl #5 │ │ │ │ + rsbseq r9, r7, lr, lsl #4 │ │ │ │ + rsbseq r7, r7, r6, ror #4 │ │ │ │ + ldrshteq r9, [r7], #-18 @ 0xffffffee │ │ │ │ + rsbseq r7, r7, sl, asr #4 │ │ │ │ + ldrsbteq r9, [r7], #-22 @ 0xffffffea │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1281c4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ mcrrls 0, 10, fp, sl, cr13 │ │ │ │ stccs 8, cr6, [r0], {36} @ 0x24 │ │ │ │ @@ -93075,36 +93075,36 @@ │ │ │ │ blx fe1ab574 │ │ │ │ @ instruction: 0x4621481a │ │ │ │ @ instruction: 0xf7aa4478 │ │ │ │ ldrb pc, [r1, #-2879] @ 0xfffff4c1 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ - ldrhteq r7, [r7], #-16 │ │ │ │ - rsbseq r6, r7, r2, ror #31 │ │ │ │ - ldrsbteq r6, [r7], #-250 @ 0xffffff06 │ │ │ │ - ldrsbteq r6, [r7], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r6, r7, r6, asr #19 │ │ │ │ - rsbseq r8, r7, r2, asr r9 │ │ │ │ - rsbseq r6, r7, r6, lsl #19 │ │ │ │ - rsbseq r8, r7, r2, lsl r9 │ │ │ │ - rsbseq r6, r7, lr, ror #18 │ │ │ │ - ldrshteq r8, [r7], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r6, r7, r4, asr r9 │ │ │ │ - rsbseq r8, r7, r0, ror #17 │ │ │ │ - rsbseq r6, r7, sl, lsr r9 │ │ │ │ - rsbseq r8, r7, r6, asr #17 │ │ │ │ - ldrshteq r6, [r7], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r8, r7, r6, lsl #17 │ │ │ │ - @ instruction: 0x0077689c │ │ │ │ - rsbseq r8, r7, r8, lsr #16 │ │ │ │ - rsbseq r6, r7, r0, ror r8 │ │ │ │ - ldrshteq r8, [r7], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r6, r7, r0, lsl r8 │ │ │ │ - @ instruction: 0x0077879c │ │ │ │ + ldrhteq r7, [r7], #-20 @ 0xffffffec │ │ │ │ + rsbseq r6, r7, r6, ror #31 │ │ │ │ + ldrsbteq r6, [r7], #-254 @ 0xffffff02 │ │ │ │ + ldrsbteq r6, [r7], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r6, r7, sl, asr #19 │ │ │ │ + rsbseq r8, r7, r6, asr r9 │ │ │ │ + rsbseq r6, r7, sl, lsl #19 │ │ │ │ + rsbseq r8, r7, r6, lsl r9 │ │ │ │ + rsbseq r6, r7, r2, ror r9 │ │ │ │ + ldrshteq r8, [r7], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r6, r7, r8, asr r9 │ │ │ │ + rsbseq r8, r7, r4, ror #17 │ │ │ │ + rsbseq r6, r7, lr, lsr r9 │ │ │ │ + rsbseq r8, r7, sl, asr #17 │ │ │ │ + ldrshteq r6, [r7], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r8, r7, sl, lsl #17 │ │ │ │ + rsbseq r6, r7, r0, lsr #17 │ │ │ │ + rsbseq r8, r7, ip, lsr #16 │ │ │ │ + rsbseq r6, r7, r4, ror r8 │ │ │ │ + rsbseq r8, r7, r0, lsl #16 │ │ │ │ + rsbseq r6, r7, r4, lsl r8 │ │ │ │ + rsbseq r8, r7, r0, lsr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 128bfc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldcpl 8, cr15, [r0], #-892 @ 0xfffffc84 │ │ │ │ @ instruction: 0xf8dfb0c5 │ │ │ │ @@ -93886,32 +93886,32 @@ │ │ │ │ vpmax.f32 d16, d1, d0 │ │ │ │ @ instruction: 0x46b180b4 │ │ │ │ @ instruction: 0x462ee7b2 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ @ instruction: 0x008312b4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r1, r3, sl, ror #4 │ │ │ │ - rsbseq r6, r7, r2, ror #13 │ │ │ │ - rsbseq r6, r7, r6, lsr #13 │ │ │ │ - rsbseq r6, r7, sl, lsr #8 │ │ │ │ - ldrsbteq r6, [r7], #-54 @ 0xffffffca │ │ │ │ - rsbseq r8, r7, r0, ror #6 │ │ │ │ - ldrsbteq r6, [r7], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r6, r7, sl, lsl #3 │ │ │ │ - rsbseq r8, r7, r2, lsl r1 │ │ │ │ - rsbseq r6, r7, ip, ror #2 │ │ │ │ - ldrshteq r8, [r7], #-4 │ │ │ │ - rsbseq r6, r7, r8, asr #2 │ │ │ │ - ldrsbteq r8, [r7], #-0 │ │ │ │ - rsbseq r6, r7, sl, lsr #2 │ │ │ │ - ldrhteq r8, [r7], #-2 │ │ │ │ - ldrhteq r6, [r7], #-10 │ │ │ │ - rsbseq r5, r7, r4, lsr #31 │ │ │ │ - rsbseq r5, r7, r8, ror #30 │ │ │ │ - rsbseq r5, r7, r2, lsl lr │ │ │ │ + rsbseq r6, r7, r6, ror #13 │ │ │ │ + rsbseq r6, r7, sl, lsr #13 │ │ │ │ + rsbseq r6, r7, lr, lsr #8 │ │ │ │ + ldrsbteq r6, [r7], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r8, r7, r4, ror #6 │ │ │ │ + rsbseq r6, r7, r0, ror #7 │ │ │ │ + rsbseq r6, r7, lr, lsl #3 │ │ │ │ + rsbseq r8, r7, r6, lsl r1 │ │ │ │ + rsbseq r6, r7, r0, ror r1 │ │ │ │ + ldrshteq r8, [r7], #-8 │ │ │ │ + rsbseq r6, r7, ip, asr #2 │ │ │ │ + ldrsbteq r8, [r7], #-4 │ │ │ │ + rsbseq r6, r7, lr, lsr #2 │ │ │ │ + ldrhteq r8, [r7], #-6 │ │ │ │ + ldrhteq r6, [r7], #-14 │ │ │ │ + rsbseq r5, r7, r8, lsr #31 │ │ │ │ + rsbseq r5, r7, ip, ror #30 │ │ │ │ + rsbseq r5, r7, r6, lsl lr │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ blls 99964c │ │ │ │ blcs 88854 │ │ │ │ addshi pc, sl, r0 │ │ │ │ @ instruction: 0x46409b1a │ │ │ │ blls 79301c │ │ │ │ @@ -94737,56 +94737,56 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 7, 4, cr15, cr6, cr8, {5} │ │ │ │ @ instruction: 0xe6569419 │ │ │ │ blhi 126a9b0 │ │ │ │ blvc ff2aacc8 │ │ │ │ bcc fe4aa934 │ │ │ │ svclt 0x00e3f7fe │ │ │ │ - rsbseq r5, r7, r4, asr sl │ │ │ │ - ldrsbteq r7, [r7], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r5, r7, r6, lsr sl │ │ │ │ - rsbseq r7, r7, r0, asr #19 │ │ │ │ - rsbseq r5, r7, r6, lsl sl │ │ │ │ - rsbseq r7, r7, r0, lsr #19 │ │ │ │ - ldrshteq r5, [r7], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r7, r7, r0, lsl #19 │ │ │ │ - ldrsbteq r5, [r7], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r7, r7, r2, ror #18 │ │ │ │ - ldrhteq r5, [r7], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r5, r7, r4, lsl #18 │ │ │ │ - rsbseq r5, r7, r8, lsr #16 │ │ │ │ - @ instruction: 0x0077579a │ │ │ │ - rsbseq r5, r7, r6, asr r6 │ │ │ │ - ldrhteq r5, [r7], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r5, r7, lr, lsr #10 │ │ │ │ - ldrshteq r5, [r7], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r5, r7, r0, asr #6 │ │ │ │ - rsbseq r5, r7, r2, asr #5 │ │ │ │ - rsbseq r5, r7, lr, ror #2 │ │ │ │ - ldrshteq r7, [r7], #-10 │ │ │ │ - rsbseq r5, r7, r4, asr r1 │ │ │ │ - rsbseq r7, r7, r0, ror #1 │ │ │ │ - rsbseq r5, r7, ip, lsr r1 │ │ │ │ - rsbseq r7, r7, r8, asr #1 │ │ │ │ - rsbseq r5, r7, r8, lsl #2 │ │ │ │ - @ instruction: 0x00777094 │ │ │ │ - rsbseq r5, r7, lr, ror #1 │ │ │ │ - rsbseq r7, r7, sl, ror r0 │ │ │ │ - ldrshteq r4, [r7], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r6, r7, ip, ror lr │ │ │ │ - ldrsbteq r4, [r7], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r6, r7, r2, ror #28 │ │ │ │ - ldrhteq r4, [r7], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r6, r7, r6, asr #28 │ │ │ │ - @ instruction: 0x00774e9a │ │ │ │ - rsbseq r6, r7, r6, lsr #28 │ │ │ │ - rsbseq r4, r7, sl, asr lr │ │ │ │ - rsbseq r6, r7, r6, ror #27 │ │ │ │ - rsbseq r4, r7, lr, lsl lr │ │ │ │ - rsbseq r6, r7, sl, lsr #27 │ │ │ │ + rsbseq r5, r7, r8, asr sl │ │ │ │ + rsbseq r7, r7, r2, ror #19 │ │ │ │ + rsbseq r5, r7, sl, lsr sl │ │ │ │ + rsbseq r7, r7, r4, asr #19 │ │ │ │ + rsbseq r5, r7, sl, lsl sl │ │ │ │ + rsbseq r7, r7, r4, lsr #19 │ │ │ │ + ldrshteq r5, [r7], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r7, r7, r4, lsl #19 │ │ │ │ + ldrsbteq r5, [r7], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r7, r7, r6, ror #18 │ │ │ │ + ldrhteq r5, [r7], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r5, r7, r8, lsl #18 │ │ │ │ + rsbseq r5, r7, ip, lsr #16 │ │ │ │ + @ instruction: 0x0077579e │ │ │ │ + rsbseq r5, r7, sl, asr r6 │ │ │ │ + ldrhteq r5, [r7], #-84 @ 0xffffffac │ │ │ │ + rsbseq r5, r7, r2, lsr r5 │ │ │ │ + ldrshteq r5, [r7], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r5, r7, r4, asr #6 │ │ │ │ + rsbseq r5, r7, r6, asr #5 │ │ │ │ + rsbseq r5, r7, r2, ror r1 │ │ │ │ + ldrshteq r7, [r7], #-14 │ │ │ │ + rsbseq r5, r7, r8, asr r1 │ │ │ │ + rsbseq r7, r7, r4, ror #1 │ │ │ │ + rsbseq r5, r7, r0, asr #2 │ │ │ │ + rsbseq r7, r7, ip, asr #1 │ │ │ │ + rsbseq r5, r7, ip, lsl #2 │ │ │ │ + @ instruction: 0x00777098 │ │ │ │ + ldrshteq r5, [r7], #-2 │ │ │ │ + rsbseq r7, r7, lr, ror r0 │ │ │ │ + ldrshteq r4, [r7], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r6, r7, r0, lsl #29 │ │ │ │ + ldrsbteq r4, [r7], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r6, r7, r6, ror #28 │ │ │ │ + ldrhteq r4, [r7], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r6, r7, sl, asr #28 │ │ │ │ + @ instruction: 0x00774e9e │ │ │ │ + rsbseq r6, r7, sl, lsr #28 │ │ │ │ + rsbseq r4, r7, lr, asr lr │ │ │ │ + rsbseq r6, r7, sl, ror #27 │ │ │ │ + rsbseq r4, r7, r2, lsr #28 │ │ │ │ + rsbseq r6, r7, lr, lsr #27 │ │ │ │ blhi 126aa68 │ │ │ │ blvc ff2aad80 │ │ │ │ bvc 66a8c4 │ │ │ │ bllt a2d190 │ │ │ │ blhi 126aa78 │ │ │ │ blvc ff2aad90 │ │ │ │ bpl fe4aa9fc │ │ │ │ @@ -95200,65 +95200,65 @@ │ │ │ │ vtst.8 d20, d1, d23 │ │ │ │ ldrbtmi r5, [r8], #-345 @ 0xfffffea7 │ │ │ │ @ instruction: 0xf7a8300c │ │ │ │ ldmdami r5!, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe8ad6b4 │ │ │ │ svclt 0x0000e590 │ │ │ │ - rsbseq r4, r7, ip, lsl sp │ │ │ │ - rsbseq r6, r7, r6, lsr #25 │ │ │ │ - ldrhteq r4, [r7], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r6, r7, sl, lsr fp │ │ │ │ - rsbseq r4, r7, r6, ror #22 │ │ │ │ - rsbseq r4, r7, r4, lsl #21 │ │ │ │ - rsbseq r6, r7, r0, lsl sl │ │ │ │ - rsbseq r4, r7, sl, ror #20 │ │ │ │ - ldrshteq r6, [r7], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r4, r7, sl, asr #20 │ │ │ │ - ldrsbteq r6, [r7], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r4, r7, r6, lsl #20 │ │ │ │ - @ instruction: 0x00776992 │ │ │ │ - rsbseq r4, r7, sl, ror r9 │ │ │ │ - rsbseq r6, r7, r6, lsl #18 │ │ │ │ - rsbseq r4, r7, lr, asr r9 │ │ │ │ - rsbseq r6, r7, sl, ror #17 │ │ │ │ - rsbseq r4, r7, r4, asr #17 │ │ │ │ - rsbseq r6, r7, r0, asr r8 │ │ │ │ - rsbseq r4, r7, r8, lsr #17 │ │ │ │ - rsbseq r6, r7, r4, lsr r8 │ │ │ │ - rsbseq r4, r7, lr, lsl #17 │ │ │ │ - rsbseq r6, r7, sl, lsl r8 │ │ │ │ - rsbseq r4, r7, r6, ror r8 │ │ │ │ - rsbseq r6, r7, r0, lsl #16 │ │ │ │ - rsbseq r4, r7, r6, asr r8 │ │ │ │ - rsbseq r6, r7, r0, ror #15 │ │ │ │ - rsbseq r4, r7, ip, lsr r8 │ │ │ │ - rsbseq r6, r7, r6, asr #15 │ │ │ │ - rsbseq r4, r7, r2, lsr #16 │ │ │ │ - rsbseq r6, r7, ip, lsr #15 │ │ │ │ - rsbseq r4, r7, r8, lsl #16 │ │ │ │ - @ instruction: 0x00776792 │ │ │ │ - rsbseq r4, r7, ip, ror #15 │ │ │ │ - rsbseq r6, r7, r6, ror r7 │ │ │ │ - ldrsbteq r4, [r7], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r6, r7, ip, asr r7 │ │ │ │ - ldrhteq r4, [r7], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r6, r7, r2, asr #14 │ │ │ │ - @ instruction: 0x0077479e │ │ │ │ - rsbseq r6, r7, r8, lsr #14 │ │ │ │ - rsbseq r4, r7, r4, lsl #15 │ │ │ │ - rsbseq r6, r7, lr, lsl #14 │ │ │ │ - rsbseq r4, r7, sl, ror #14 │ │ │ │ - ldrshteq r6, [r7], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r4, r7, r0, asr r7 │ │ │ │ - ldrsbteq r6, [r7], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r4, r7, r6, lsr r7 │ │ │ │ - rsbseq r6, r7, r0, asr #13 │ │ │ │ - ldrsbteq r4, [r7], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r6, r7, lr, asr r6 │ │ │ │ + rsbseq r4, r7, r0, lsr #26 │ │ │ │ + rsbseq r6, r7, sl, lsr #25 │ │ │ │ + ldrhteq r4, [r7], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r6, r7, lr, lsr fp │ │ │ │ + rsbseq r4, r7, sl, ror #22 │ │ │ │ + rsbseq r4, r7, r8, lsl #21 │ │ │ │ + rsbseq r6, r7, r4, lsl sl │ │ │ │ + rsbseq r4, r7, lr, ror #20 │ │ │ │ + ldrshteq r6, [r7], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r4, r7, lr, asr #20 │ │ │ │ + ldrsbteq r6, [r7], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r4, r7, sl, lsl #20 │ │ │ │ + @ instruction: 0x00776996 │ │ │ │ + rsbseq r4, r7, lr, ror r9 │ │ │ │ + rsbseq r6, r7, sl, lsl #18 │ │ │ │ + rsbseq r4, r7, r2, ror #18 │ │ │ │ + rsbseq r6, r7, lr, ror #17 │ │ │ │ + rsbseq r4, r7, r8, asr #17 │ │ │ │ + rsbseq r6, r7, r4, asr r8 │ │ │ │ + rsbseq r4, r7, ip, lsr #17 │ │ │ │ + rsbseq r6, r7, r8, lsr r8 │ │ │ │ + @ instruction: 0x00774892 │ │ │ │ + rsbseq r6, r7, lr, lsl r8 │ │ │ │ + rsbseq r4, r7, sl, ror r8 │ │ │ │ + rsbseq r6, r7, r4, lsl #16 │ │ │ │ + rsbseq r4, r7, sl, asr r8 │ │ │ │ + rsbseq r6, r7, r4, ror #15 │ │ │ │ + rsbseq r4, r7, r0, asr #16 │ │ │ │ + rsbseq r6, r7, sl, asr #15 │ │ │ │ + rsbseq r4, r7, r6, lsr #16 │ │ │ │ + ldrhteq r6, [r7], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r4, r7, ip, lsl #16 │ │ │ │ + @ instruction: 0x00776796 │ │ │ │ + ldrshteq r4, [r7], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r6, r7, sl, ror r7 │ │ │ │ + ldrsbteq r4, [r7], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r6, r7, r0, ror #14 │ │ │ │ + ldrhteq r4, [r7], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r6, r7, r6, asr #14 │ │ │ │ + rsbseq r4, r7, r2, lsr #15 │ │ │ │ + rsbseq r6, r7, ip, lsr #14 │ │ │ │ + rsbseq r4, r7, r8, lsl #15 │ │ │ │ + rsbseq r6, r7, r2, lsl r7 │ │ │ │ + rsbseq r4, r7, lr, ror #14 │ │ │ │ + ldrshteq r6, [r7], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r4, r7, r4, asr r7 │ │ │ │ + ldrsbteq r6, [r7], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r4, r7, sl, lsr r7 │ │ │ │ + rsbseq r6, r7, r4, asr #13 │ │ │ │ + ldrsbteq r4, [r7], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r6, r7, r2, ror #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 12ada4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0xf8df4615 │ │ │ │ @ instruction: 0x4698241c │ │ │ │ @@ -95523,32 +95523,32 @@ │ │ │ │ vcvtr.s32.f64 s15, d7 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ @ instruction: 0xe7681a90 │ │ │ │ stc 7, cr15, [ip], #644 @ 0x284 │ │ │ │ addeq pc, r2, ip, lsl #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq pc, r2, r6, rrx │ │ │ │ - rsbseq r4, r7, r2, lsl #10 │ │ │ │ - ldrshteq r4, [r7], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r4, r7, sl, ror #9 │ │ │ │ - rsbseq r6, r7, r6, ror r4 │ │ │ │ - ldrhteq r4, [r7], #-66 @ 0xffffffbe │ │ │ │ - @ instruction: 0x0077439c │ │ │ │ - rsbseq r6, r7, r8, lsr #6 │ │ │ │ - rsbseq r4, r7, lr, lsl #7 │ │ │ │ - rsbseq r4, r7, r4, lsl #5 │ │ │ │ - rsbseq r6, r7, r0, lsl r2 │ │ │ │ - rsbseq r4, r7, sl, ror #4 │ │ │ │ - ldrshteq r6, [r7], #-22 @ 0xffffffea │ │ │ │ - rsbseq r4, r7, r0, asr r2 │ │ │ │ - ldrsbteq r6, [r7], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r4, r7, sl, lsr #4 │ │ │ │ - ldrhteq r6, [r7], #-22 @ 0xffffffea │ │ │ │ - ldrshteq r4, [r7], #-16 │ │ │ │ - rsbseq r6, r7, ip, ror r1 │ │ │ │ + rsbseq r4, r7, r6, lsl #10 │ │ │ │ + rsbseq r4, r7, r2, lsl #12 │ │ │ │ + rsbseq r4, r7, lr, ror #9 │ │ │ │ + rsbseq r6, r7, sl, ror r4 │ │ │ │ + ldrhteq r4, [r7], #-70 @ 0xffffffba │ │ │ │ + rsbseq r4, r7, r0, lsr #7 │ │ │ │ + rsbseq r6, r7, ip, lsr #6 │ │ │ │ + @ instruction: 0x00774392 │ │ │ │ + rsbseq r4, r7, r8, lsl #5 │ │ │ │ + rsbseq r6, r7, r4, lsl r2 │ │ │ │ + rsbseq r4, r7, lr, ror #4 │ │ │ │ + ldrshteq r6, [r7], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r4, r7, r4, asr r2 │ │ │ │ + rsbseq r6, r7, r0, ror #3 │ │ │ │ + rsbseq r4, r7, lr, lsr #4 │ │ │ │ + ldrhteq r6, [r7], #-26 @ 0xffffffe6 │ │ │ │ + ldrshteq r4, [r7], #-20 @ 0xffffffec │ │ │ │ + rsbseq r6, r7, r0, lsl #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febc6f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc8 │ │ │ │ @ instruction: 0x461ee290 │ │ │ │ addgt pc, ip, #14614528 @ 0xdf0000 │ │ │ │ ldrbtmi fp, [lr], #138 @ 0x8a │ │ │ │ @@ -95711,20 +95711,20 @@ │ │ │ │ subsmi r3, fp, #144, 20 @ 0x90000 │ │ │ │ @ instruction: 0xf7a1e735 │ │ │ │ svclt 0x0000eb38 │ │ │ │ ... │ │ │ │ addeq lr, r2, sl, lsl #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq lr, r2, lr, asr ip │ │ │ │ - ldrshteq r4, [r7], #-14 │ │ │ │ - rsbseq r4, r7, lr, ror r0 │ │ │ │ - ldrsbteq r3, [r7], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r5, r7, sl, ror #30 │ │ │ │ - rsbseq r3, r7, r8, ror #31 │ │ │ │ - rsbseq r3, r7, r2, ror pc │ │ │ │ + rsbseq r4, r7, r2, lsl #2 │ │ │ │ + rsbseq r4, r7, r2, lsl #1 │ │ │ │ + rsbseq r3, r7, r2, ror #31 │ │ │ │ + rsbseq r5, r7, lr, ror #30 │ │ │ │ + rsbseq r3, r7, ip, ror #31 │ │ │ │ + rsbseq r3, r7, r6, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febc7238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46140fd8 │ │ │ │ blmi d4290c │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -95775,16 +95775,16 @@ │ │ │ │ @ instruction: 0xf7a74478 │ │ │ │ blls ef9a8 │ │ │ │ @ instruction: 0xf7a1e7c1 │ │ │ │ svclt 0x0000eab4 │ │ │ │ addeq lr, r2, sl, asr #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq lr, r2, r2, lsl #19 │ │ │ │ - rsbseq r3, r7, r4, ror #27 │ │ │ │ - rsbseq r5, r7, r0, ror sp │ │ │ │ + rsbseq r3, r7, r8, ror #27 │ │ │ │ + rsbseq r5, r7, r4, ror sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ab5e0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ ldrmi fp, [r8], r7, lsr #1 │ │ │ │ bcc cae4b8 │ │ │ │ @@ -96437,51 +96437,51 @@ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf7a7300c │ │ │ │ stmdami r8!, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7a74478 │ │ │ │ @ instruction: 0xe790f8f5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r7, r6, ror #26 │ │ │ │ + rsbseq r3, r7, sl, ror #26 │ │ │ │ addeq lr, r2, r0, asr #17 │ │ │ │ - rsbseq r3, r7, lr, ror ip │ │ │ │ - ldrhteq r3, [r7], #-176 @ 0xffffff50 │ │ │ │ - ldrshteq r3, [r7], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r3, r7, r2, lsl #25 │ │ │ │ + ldrhteq r3, [r7], #-180 @ 0xffffff4c │ │ │ │ + ldrshteq r3, [r7], #-150 @ 0xffffff6a │ │ │ │ @ instruction: 0x0082e4ba │ │ │ │ - rsbseq r3, r7, sl, lsl r8 │ │ │ │ - rsbseq r3, r7, r4, ror r5 │ │ │ │ - rsbseq r5, r7, r0, lsl #10 │ │ │ │ - rsbseq r3, r7, r8, asr r5 │ │ │ │ - rsbseq r5, r7, r4, ror #9 │ │ │ │ - rsbseq r3, r7, ip, ror #9 │ │ │ │ - rsbseq r5, r7, r8, ror r4 │ │ │ │ - rsbseq r3, r7, lr, asr #9 │ │ │ │ - rsbseq r5, r7, sl, asr r4 │ │ │ │ - ldrhteq r3, [r7], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r5, r7, ip, lsr r4 │ │ │ │ - rsbseq r3, r7, r4, ror r4 │ │ │ │ - rsbseq r5, r7, r0, lsl #8 │ │ │ │ - rsbseq r3, r7, sl, asr r4 │ │ │ │ - rsbseq r5, r7, r4, ror #7 │ │ │ │ - rsbseq r3, r7, ip, lsr r4 │ │ │ │ - rsbseq r5, r7, r6, asr #7 │ │ │ │ - rsbseq r3, r7, r2, lsr #8 │ │ │ │ - rsbseq r5, r7, ip, lsr #7 │ │ │ │ - rsbseq r3, r7, r8, lsl #8 │ │ │ │ - @ instruction: 0x00775392 │ │ │ │ - rsbseq r3, r7, lr, ror #7 │ │ │ │ - rsbseq r5, r7, r8, ror r3 │ │ │ │ - ldrsbteq r3, [r7], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r5, r7, lr, asr r3 │ │ │ │ - ldrhteq r3, [r7], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r5, r7, r4, asr #6 │ │ │ │ - @ instruction: 0x00773398 │ │ │ │ - rsbseq r5, r7, r4, lsr #6 │ │ │ │ - rsbseq r3, r7, lr, ror r3 │ │ │ │ - rsbseq r5, r7, r8, lsl #6 │ │ │ │ + rsbseq r3, r7, lr, lsl r8 │ │ │ │ + rsbseq r3, r7, r8, ror r5 │ │ │ │ + rsbseq r5, r7, r4, lsl #10 │ │ │ │ + rsbseq r3, r7, ip, asr r5 │ │ │ │ + rsbseq r5, r7, r8, ror #9 │ │ │ │ + ldrshteq r3, [r7], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r5, r7, ip, ror r4 │ │ │ │ + ldrsbteq r3, [r7], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r5, r7, lr, asr r4 │ │ │ │ + ldrhteq r3, [r7], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r5, r7, r0, asr #8 │ │ │ │ + rsbseq r3, r7, r8, ror r4 │ │ │ │ + rsbseq r5, r7, r4, lsl #8 │ │ │ │ + rsbseq r3, r7, lr, asr r4 │ │ │ │ + rsbseq r5, r7, r8, ror #7 │ │ │ │ + rsbseq r3, r7, r0, asr #8 │ │ │ │ + rsbseq r5, r7, sl, asr #7 │ │ │ │ + rsbseq r3, r7, r6, lsr #8 │ │ │ │ + ldrhteq r5, [r7], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r3, r7, ip, lsl #8 │ │ │ │ + @ instruction: 0x00775396 │ │ │ │ + ldrshteq r3, [r7], #-50 @ 0xffffffce │ │ │ │ + rsbseq r5, r7, ip, ror r3 │ │ │ │ + ldrsbteq r3, [r7], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r5, r7, r2, ror #6 │ │ │ │ + ldrhteq r3, [r7], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r5, r7, r8, asr #6 │ │ │ │ + @ instruction: 0x0077339c │ │ │ │ + rsbseq r5, r7, r8, lsr #6 │ │ │ │ + rsbseq r3, r7, r2, lsl #7 │ │ │ │ + rsbseq r5, r7, ip, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febc7e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46140fd8 │ │ │ │ blmi d434e0 │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -96532,16 +96532,16 @@ │ │ │ │ @ instruction: 0xf7a74478 │ │ │ │ blls eedd4 │ │ │ │ @ instruction: 0xf7a0e7bf │ │ │ │ svclt 0x0000ecca │ │ │ │ strdeq sp, [r2], r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x0082ddb2 │ │ │ │ - rsbseq r3, r7, r0, lsl r2 │ │ │ │ - @ instruction: 0x0077519c │ │ │ │ + rsbseq r3, r7, r4, lsl r2 │ │ │ │ + rsbseq r5, r7, r0, lsr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ac1b4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ @ instruction: 0xf8dfb0a7 │ │ │ │ @ instruction: 0x460d6a34 │ │ │ │ @@ -97193,52 +97193,52 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 152f5c8 │ │ │ │ @ instruction: 0xf04f4828 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 3af5d6 │ │ │ │ svclt 0x0000e790 │ │ │ │ - rsbseq r3, r7, r2, lsr #3 │ │ │ │ + rsbseq r3, r7, r6, lsr #3 │ │ │ │ addeq sp, r2, ip, ror #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r3, [r7], #-4 │ │ │ │ - rsbseq r2, r7, r2, ror #31 │ │ │ │ - rsbseq r2, r7, sl, lsr #28 │ │ │ │ + ldrhteq r3, [r7], #-8 │ │ │ │ + rsbseq r2, r7, r6, ror #31 │ │ │ │ + rsbseq r2, r7, lr, lsr #28 │ │ │ │ strdeq sp, [r2], r2 │ │ │ │ - rsbseq r2, r7, r0, asr #24 │ │ │ │ - rsbseq r2, r7, r2, lsr #19 │ │ │ │ - rsbseq r4, r7, lr, lsr #18 │ │ │ │ - rsbseq r2, r7, r6, lsl #19 │ │ │ │ - rsbseq r4, r7, r2, lsl r9 │ │ │ │ - rsbseq r2, r7, sl, lsl r9 │ │ │ │ - rsbseq r4, r7, r6, lsr #17 │ │ │ │ - ldrshteq r2, [r7], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r4, r7, r8, lsl #17 │ │ │ │ - ldrsbteq r2, [r7], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r4, r7, sl, ror #16 │ │ │ │ - rsbseq r2, r7, r2, lsr #17 │ │ │ │ - rsbseq r4, r7, lr, lsr #16 │ │ │ │ - rsbseq r2, r7, r8, lsl #17 │ │ │ │ - rsbseq r4, r7, r2, lsl r8 │ │ │ │ - rsbseq r2, r7, sl, ror #16 │ │ │ │ - ldrshteq r4, [r7], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r2, r7, r0, asr r8 │ │ │ │ - ldrsbteq r4, [r7], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r2, r7, r6, lsr r8 │ │ │ │ - rsbseq r4, r7, r0, asr #15 │ │ │ │ - rsbseq r2, r7, ip, lsl r8 │ │ │ │ - rsbseq r4, r7, r6, lsr #15 │ │ │ │ - rsbseq r2, r7, r2, lsl #16 │ │ │ │ - rsbseq r4, r7, ip, lsl #15 │ │ │ │ - rsbseq r2, r7, r8, ror #15 │ │ │ │ - rsbseq r4, r7, r2, ror r7 │ │ │ │ - rsbseq r2, r7, r6, asr #15 │ │ │ │ - rsbseq r4, r7, r2, asr r7 │ │ │ │ - rsbseq r2, r7, ip, lsr #15 │ │ │ │ - rsbseq r4, r7, r6, lsr r7 │ │ │ │ + rsbseq r2, r7, r4, asr #24 │ │ │ │ + rsbseq r2, r7, r6, lsr #19 │ │ │ │ + rsbseq r4, r7, r2, lsr r9 │ │ │ │ + rsbseq r2, r7, sl, lsl #19 │ │ │ │ + rsbseq r4, r7, r6, lsl r9 │ │ │ │ + rsbseq r2, r7, lr, lsl r9 │ │ │ │ + rsbseq r4, r7, sl, lsr #17 │ │ │ │ + rsbseq r2, r7, r0, lsl #18 │ │ │ │ + rsbseq r4, r7, ip, lsl #17 │ │ │ │ + rsbseq r2, r7, r2, ror #17 │ │ │ │ + rsbseq r4, r7, lr, ror #16 │ │ │ │ + rsbseq r2, r7, r6, lsr #17 │ │ │ │ + rsbseq r4, r7, r2, lsr r8 │ │ │ │ + rsbseq r2, r7, ip, lsl #17 │ │ │ │ + rsbseq r4, r7, r6, lsl r8 │ │ │ │ + rsbseq r2, r7, lr, ror #16 │ │ │ │ + ldrshteq r4, [r7], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r2, r7, r4, asr r8 │ │ │ │ + ldrsbteq r4, [r7], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r2, r7, sl, lsr r8 │ │ │ │ + rsbseq r4, r7, r4, asr #15 │ │ │ │ + rsbseq r2, r7, r0, lsr #16 │ │ │ │ + rsbseq r4, r7, sl, lsr #15 │ │ │ │ + rsbseq r2, r7, r6, lsl #16 │ │ │ │ + @ instruction: 0x00774790 │ │ │ │ + rsbseq r2, r7, ip, ror #15 │ │ │ │ + rsbseq r4, r7, r6, ror r7 │ │ │ │ + rsbseq r2, r7, sl, asr #15 │ │ │ │ + rsbseq r4, r7, r6, asr r7 │ │ │ │ + ldrhteq r2, [r7], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r4, r7, sl, lsr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 12cc98 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ ldrmi fp, [r2], r5, lsr #1 │ │ │ │ @ instruction: 0x2728f8df │ │ │ │ @@ -97698,49 +97698,49 @@ │ │ │ │ stmdami r8!, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7a54478 │ │ │ │ @ instruction: 0xe7a1ff1f │ │ │ │ bl feb2fd98 │ │ │ │ addeq sp, r2, r4, lsl r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, r7, sl, lsr #13 │ │ │ │ - ldrsbteq r2, [r7], #-92 @ 0xffffffa4 │ │ │ │ - ldrsbteq r2, [r7], #-84 @ 0xffffffac │ │ │ │ - rsbseq r2, r7, ip, asr #11 │ │ │ │ - rsbseq r2, r7, r6, asr #10 │ │ │ │ - rsbseq r2, r7, sl, lsl #5 │ │ │ │ + rsbseq r2, r7, lr, lsr #13 │ │ │ │ + rsbseq r2, r7, r0, ror #11 │ │ │ │ + ldrsbteq r2, [r7], #-88 @ 0xffffffa8 │ │ │ │ + ldrsbteq r2, [r7], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r2, r7, sl, asr #10 │ │ │ │ + rsbseq r2, r7, lr, lsl #5 │ │ │ │ addeq ip, r2, r6, asr sp │ │ │ │ - rsbseq r2, r7, r6, lsr #3 │ │ │ │ - rsbseq r4, r7, r2, lsr r1 │ │ │ │ - rsbseq r2, r7, lr, lsl r1 │ │ │ │ - rsbseq r4, r7, sl, lsr #1 │ │ │ │ - rsbseq r2, r7, r0, lsl #2 │ │ │ │ - rsbseq r4, r7, ip, lsl #1 │ │ │ │ - rsbseq r2, r7, r2, ror #1 │ │ │ │ - rsbseq r4, r7, lr, rrx │ │ │ │ - rsbseq r2, r7, r4, asr #1 │ │ │ │ - rsbseq r4, r7, r0, asr r0 │ │ │ │ - rsbseq r2, r7, r6, lsr #1 │ │ │ │ - rsbseq r4, r7, r2, lsr r0 │ │ │ │ - rsbseq r2, r7, ip, lsl #1 │ │ │ │ - rsbseq r4, r7, r6, lsl r0 │ │ │ │ - rsbseq r2, r7, lr, rrx │ │ │ │ - ldrshteq r3, [r7], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r2, r7, r4, asr r0 │ │ │ │ - ldrsbteq r3, [r7], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r2, r7, sl, lsr r0 │ │ │ │ - rsbseq r3, r7, r4, asr #31 │ │ │ │ - rsbseq r2, r7, r0, lsr #32 │ │ │ │ - rsbseq r3, r7, sl, lsr #31 │ │ │ │ - rsbseq r2, r7, r6 │ │ │ │ - @ instruction: 0x00773f90 │ │ │ │ - rsbseq r1, r7, ip, ror #31 │ │ │ │ - rsbseq r3, r7, r6, ror pc │ │ │ │ - ldrsbteq r1, [r7], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r3, r7, ip, asr pc │ │ │ │ + rsbseq r2, r7, sl, lsr #3 │ │ │ │ + rsbseq r4, r7, r6, lsr r1 │ │ │ │ + rsbseq r2, r7, r2, lsr #2 │ │ │ │ + rsbseq r4, r7, lr, lsr #1 │ │ │ │ + rsbseq r2, r7, r4, lsl #2 │ │ │ │ + @ instruction: 0x00774090 │ │ │ │ + rsbseq r2, r7, r6, ror #1 │ │ │ │ + rsbseq r4, r7, r2, ror r0 │ │ │ │ + rsbseq r2, r7, r8, asr #1 │ │ │ │ + rsbseq r4, r7, r4, asr r0 │ │ │ │ + rsbseq r2, r7, sl, lsr #1 │ │ │ │ + rsbseq r4, r7, r6, lsr r0 │ │ │ │ + @ instruction: 0x00772090 │ │ │ │ + rsbseq r4, r7, sl, lsl r0 │ │ │ │ + rsbseq r2, r7, r2, ror r0 │ │ │ │ + ldrshteq r3, [r7], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r2, r7, r8, asr r0 │ │ │ │ + rsbseq r3, r7, r2, ror #31 │ │ │ │ + rsbseq r2, r7, lr, lsr r0 │ │ │ │ + rsbseq r3, r7, r8, asr #31 │ │ │ │ + rsbseq r2, r7, r4, lsr #32 │ │ │ │ + rsbseq r3, r7, lr, lsr #31 │ │ │ │ + rsbseq r2, r7, sl │ │ │ │ + @ instruction: 0x00773f94 │ │ │ │ + ldrshteq r1, [r7], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r3, r7, sl, ror pc │ │ │ │ + ldrsbteq r1, [r7], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r3, r7, r0, ror #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ad470 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1cb02f4 │ │ │ │ ldclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df4614 │ │ │ │ @@ -98401,60 +98401,60 @@ │ │ │ │ @ instruction: 0xf9a6f7a5 │ │ │ │ @ instruction: 0xf79ee74f │ │ │ │ @ instruction: 0xf04fee32 │ │ │ │ movwls r3, #42239 @ 0xa4ff │ │ │ │ bllt fe830a14 │ │ │ │ addeq ip, r2, sl, lsr sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r7, sl, asr #29 │ │ │ │ - ldrhteq r1, [r7], #-226 @ 0xffffff1e │ │ │ │ - @ instruction: 0x00771e9e │ │ │ │ - rsbseq r1, r7, ip, lsr #26 │ │ │ │ - rsbseq r1, r7, r4, lsl sp │ │ │ │ - rsbseq r1, r7, r2, asr #23 │ │ │ │ - rsbseq r1, r7, ip, lsr #20 │ │ │ │ - ldrhteq r3, [r7], #-150 @ 0xffffff6a │ │ │ │ - ldrshteq r1, [r7], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r3, r7, lr, ror r9 │ │ │ │ + rsbseq r1, r7, lr, asr #29 │ │ │ │ + ldrhteq r1, [r7], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r1, r7, r2, lsr #29 │ │ │ │ + rsbseq r1, r7, r0, lsr sp │ │ │ │ + rsbseq r1, r7, r8, lsl sp │ │ │ │ + rsbseq r1, r7, r6, asr #23 │ │ │ │ + rsbseq r1, r7, r0, lsr sl │ │ │ │ + ldrhteq r3, [r7], #-154 @ 0xffffff66 │ │ │ │ + ldrshteq r1, [r7], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r3, r7, r2, lsl #19 │ │ │ │ addeq ip, r2, r4, lsl r5 │ │ │ │ - rsbseq r1, r7, ip, lsr #19 │ │ │ │ - rsbseq r3, r7, r6, lsr r9 │ │ │ │ - rsbseq r1, r7, r6, ror r9 │ │ │ │ - rsbseq r3, r7, r0, lsl #18 │ │ │ │ - rsbseq r1, r7, r6, lsr r9 │ │ │ │ - rsbseq r3, r7, r0, asr #17 │ │ │ │ - rsbseq r1, r7, r8, lsl r9 │ │ │ │ - rsbseq r3, r7, r2, lsr #17 │ │ │ │ - rsbseq r1, r7, r4, lsl #18 │ │ │ │ - ldrshteq r1, [r7], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r1, r7, r2, asr #13 │ │ │ │ - rsbseq r1, r7, lr, lsl #13 │ │ │ │ - rsbseq r1, r7, r2, ror #12 │ │ │ │ - rsbseq r1, r7, r8, asr r6 │ │ │ │ - rsbseq r3, r7, r4, ror #11 │ │ │ │ - rsbseq r1, r7, lr, lsr r6 │ │ │ │ - rsbseq r3, r7, r8, asr #11 │ │ │ │ - rsbseq r1, r7, r6, lsl #12 │ │ │ │ - @ instruction: 0x00773592 │ │ │ │ - rsbseq r1, r7, lr, ror #11 │ │ │ │ - rsbseq r3, r7, r8, ror r5 │ │ │ │ - rsbseq r1, r7, lr, asr #11 │ │ │ │ - rsbseq r3, r7, sl, asr r5 │ │ │ │ - @ instruction: 0x0077159a │ │ │ │ - rsbseq r3, r7, r4, lsr #10 │ │ │ │ - rsbseq r1, r7, lr, asr #10 │ │ │ │ - rsbseq r1, r7, r8, asr r5 │ │ │ │ - rsbseq r3, r7, r4, ror #9 │ │ │ │ - rsbseq r1, r7, r0, asr #10 │ │ │ │ - rsbseq r3, r7, sl, asr #9 │ │ │ │ - ldrshteq r1, [r7], #-72 @ 0xffffffb8 │ │ │ │ - ldrshteq r1, [r7], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r3, r7, r4, lsl #9 │ │ │ │ - rsbseq r1, r7, r0, ror #9 │ │ │ │ - rsbseq r3, r7, sl, ror #8 │ │ │ │ + ldrhteq r1, [r7], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r3, r7, sl, lsr r9 │ │ │ │ + rsbseq r1, r7, sl, ror r9 │ │ │ │ + rsbseq r3, r7, r4, lsl #18 │ │ │ │ + rsbseq r1, r7, sl, lsr r9 │ │ │ │ + rsbseq r3, r7, r4, asr #17 │ │ │ │ + rsbseq r1, r7, ip, lsl r9 │ │ │ │ + rsbseq r3, r7, r6, lsr #17 │ │ │ │ + rsbseq r1, r7, r8, lsl #18 │ │ │ │ + ldrshteq r1, [r7], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r1, r7, r6, asr #13 │ │ │ │ + @ instruction: 0x00771692 │ │ │ │ + rsbseq r1, r7, r6, ror #12 │ │ │ │ + rsbseq r1, r7, ip, asr r6 │ │ │ │ + rsbseq r3, r7, r8, ror #11 │ │ │ │ + rsbseq r1, r7, r2, asr #12 │ │ │ │ + rsbseq r3, r7, ip, asr #11 │ │ │ │ + rsbseq r1, r7, sl, lsl #12 │ │ │ │ + @ instruction: 0x00773596 │ │ │ │ + ldrshteq r1, [r7], #-82 @ 0xffffffae │ │ │ │ + rsbseq r3, r7, ip, ror r5 │ │ │ │ + ldrsbteq r1, [r7], #-82 @ 0xffffffae │ │ │ │ + rsbseq r3, r7, lr, asr r5 │ │ │ │ + @ instruction: 0x0077159e │ │ │ │ + rsbseq r3, r7, r8, lsr #10 │ │ │ │ + rsbseq r1, r7, r2, asr r5 │ │ │ │ + rsbseq r1, r7, ip, asr r5 │ │ │ │ + rsbseq r3, r7, r8, ror #9 │ │ │ │ + rsbseq r1, r7, r4, asr #10 │ │ │ │ + rsbseq r3, r7, lr, asr #9 │ │ │ │ + ldrshteq r1, [r7], #-76 @ 0xffffffb4 │ │ │ │ + ldrshteq r1, [r7], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r3, r7, r8, lsl #9 │ │ │ │ + rsbseq r1, r7, r4, ror #9 │ │ │ │ + rsbseq r3, r7, lr, ror #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 12df98 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ pkhbtmi fp, fp, r3, lsl #1 │ │ │ │ @ instruction: 0x1790f8df │ │ │ │ @@ -98941,43 +98941,43 @@ │ │ │ │ stmdami r2!, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7a44478 │ │ │ │ ldr pc, [r6, r9, ror #26]! │ │ │ │ addeq fp, r2, r6, lsl pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r2, ip, ror #27 │ │ │ │ - rsbseq r1, r7, r2, lsr #4 │ │ │ │ - rsbseq r1, r7, r4, lsr #3 │ │ │ │ - rsbseq r0, r7, r0, asr pc │ │ │ │ - rsbseq r0, r7, sl, lsr #29 │ │ │ │ - rsbseq r2, r7, r6, lsr lr │ │ │ │ - rsbseq r0, r7, ip, ror lr │ │ │ │ - rsbseq r2, r7, r8, lsl #28 │ │ │ │ - ldrshteq r0, [r7], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r2, r7, r0, lsl #27 │ │ │ │ - ldrsbteq r0, [r7], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r2, r7, r8, ror #26 │ │ │ │ - ldrhteq r0, [r7], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r2, r7, r0, asr #26 │ │ │ │ - rsbseq r0, r7, sl, lsr #26 │ │ │ │ - ldrhteq r2, [r7], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r0, r7, r0, lsl sp │ │ │ │ - @ instruction: 0x00772c9c │ │ │ │ - ldrshteq r0, [r7], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r2, r7, r0, lsl #25 │ │ │ │ - ldrsbteq r0, [r7], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r2, r7, r0, ror #24 │ │ │ │ - ldrhteq r0, [r7], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r2, r7, r4, asr #24 │ │ │ │ - @ instruction: 0x00770c9e │ │ │ │ - rsbseq r2, r7, r8, lsr #24 │ │ │ │ - rsbseq r0, r7, r4, lsl #25 │ │ │ │ - rsbseq r2, r7, lr, lsl #24 │ │ │ │ - rsbseq r0, r7, r6, ror #24 │ │ │ │ - ldrshteq r2, [r7], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r1, r7, r6, lsr #4 │ │ │ │ + rsbseq r1, r7, r8, lsr #3 │ │ │ │ + rsbseq r0, r7, r4, asr pc │ │ │ │ + rsbseq r0, r7, lr, lsr #29 │ │ │ │ + rsbseq r2, r7, sl, lsr lr │ │ │ │ + rsbseq r0, r7, r0, lsl #29 │ │ │ │ + rsbseq r2, r7, ip, lsl #28 │ │ │ │ + ldrshteq r0, [r7], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r2, r7, r4, lsl #27 │ │ │ │ + rsbseq r0, r7, r0, ror #27 │ │ │ │ + rsbseq r2, r7, ip, ror #26 │ │ │ │ + ldrhteq r0, [r7], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r2, r7, r4, asr #26 │ │ │ │ + rsbseq r0, r7, lr, lsr #26 │ │ │ │ + ldrhteq r2, [r7], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r0, r7, r4, lsl sp │ │ │ │ + rsbseq r2, r7, r0, lsr #25 │ │ │ │ + ldrshteq r0, [r7], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r2, r7, r4, lsl #25 │ │ │ │ + ldrsbteq r0, [r7], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r2, r7, r4, ror #24 │ │ │ │ + ldrhteq r0, [r7], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r2, r7, r8, asr #24 │ │ │ │ + rsbseq r0, r7, r2, lsr #25 │ │ │ │ + rsbseq r2, r7, ip, lsr #24 │ │ │ │ + rsbseq r0, r7, r8, lsl #25 │ │ │ │ + rsbseq r2, r7, r2, lsl ip │ │ │ │ + rsbseq r0, r7, sl, ror #24 │ │ │ │ + ldrshteq r2, [r7], #-180 @ 0xffffff4c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 1f84b70 │ │ │ │ addlt r4, fp, ip, ror fp │ │ │ │ @ instruction: 0x4605447a │ │ │ │ @@ -99101,23 +99101,23 @@ │ │ │ │ movwcs r3, #4096 @ 0x1000 │ │ │ │ bvs ff36d338 │ │ │ │ adcle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf79ee7a0 │ │ │ │ svclt 0x0000e8b6 │ │ │ │ strdeq fp, [r2], r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r7, r0, lsr fp │ │ │ │ - ldrhteq r2, [r7], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r0, r7, lr, asr #21 │ │ │ │ - rsbseq r2, r7, sl, asr sl │ │ │ │ + rsbseq r0, r7, r4, lsr fp │ │ │ │ + rsbseq r2, r7, r0, asr #21 │ │ │ │ + ldrsbteq r0, [r7], #-162 @ 0xffffff5e │ │ │ │ + rsbseq r2, r7, lr, asr sl │ │ │ │ strdeq fp, [r2], r2 │ │ │ │ - rsbseq r0, r7, r4, asr sl │ │ │ │ - rsbseq r2, r7, r0, ror #19 │ │ │ │ - rsbseq r0, r7, r4, lsl #20 │ │ │ │ - @ instruction: 0x00772990 │ │ │ │ + rsbseq r0, r7, r8, asr sl │ │ │ │ + rsbseq r2, r7, r4, ror #19 │ │ │ │ + rsbseq r0, r7, r8, lsl #20 │ │ │ │ + @ instruction: 0x00772994 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r3], r9, lsl #1 │ │ │ │ strmi r4, [r4], -r3, lsl #21 │ │ │ │ strmi r4, [r8], -r3, lsl #23 │ │ │ │ @@ -99249,23 +99249,23 @@ │ │ │ │ strmi sl, [r8, #3872] @ 0xf20 │ │ │ │ @ instruction: 0xf1abddb0 │ │ │ │ cdpge 1, 0, cr0, cr5, cr4, {0} │ │ │ │ ldr sl, [fp, r6, lsl #30]! │ │ │ │ svc 0x008cf79d │ │ │ │ addeq fp, r2, r0, asr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r0, [r7], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r2, r7, r4, lsl #17 │ │ │ │ - rsbseq r0, r7, r4, lsl #17 │ │ │ │ - rsbseq r2, r7, r0, lsl r8 │ │ │ │ + ldrshteq r0, [r7], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r2, r7, r8, lsl #17 │ │ │ │ + rsbseq r0, r7, r8, lsl #17 │ │ │ │ + rsbseq r2, r7, r4, lsl r8 │ │ │ │ addeq fp, r2, r8, lsr #7 │ │ │ │ - ldrsbteq r0, [r7], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r2, r7, r6, ror #14 │ │ │ │ - ldrhteq r0, [r7], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r2, r7, r8, asr #14 │ │ │ │ + ldrsbteq r0, [r7], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r2, r7, sl, ror #14 │ │ │ │ + rsbseq r0, r7, r0, asr #15 │ │ │ │ + rsbseq r2, r7, ip, asr #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bpl 17b1b14 │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ tstcs r0, ip, asr sl │ │ │ │ @@ -99929,168 +99929,168 @@ │ │ │ │ @ instruction: 0x4621489f │ │ │ │ @ instruction: 0xf7a34478 │ │ │ │ @ instruction: 0xf7fffdb3 │ │ │ │ svclt 0x0000bafe │ │ │ │ addeq fp, r2, ip, ror #4 │ │ │ │ @ instruction: 0xfffefaa7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r7, sl, asr #14 │ │ │ │ - rsbseq r0, r7, r4, ror r8 │ │ │ │ - ldrshteq r0, [r7], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r2, r7, r4, lsl #13 │ │ │ │ + rsbseq r0, r7, lr, asr #14 │ │ │ │ + rsbseq r0, r7, r8, ror r8 │ │ │ │ + ldrshteq r0, [r7], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r2, r7, r8, lsl #13 │ │ │ │ addeq fp, r2, sl, lsl r2 │ │ │ │ - @ instruction: 0x00770690 │ │ │ │ + @ instruction: 0x00770694 │ │ │ │ muleq r0, r3, r8 │ │ │ │ @ instruction: 0xffff0cb7 │ │ │ │ @ instruction: 0xffff30c7 │ │ │ │ @ instruction: 0xffff3a35 │ │ │ │ @ instruction: 0xffff4971 │ │ │ │ - rsbseq r0, r7, r4, ror #15 │ │ │ │ - rsbseq r0, r7, ip, lsr r6 │ │ │ │ - rsbseq r2, r7, r6, asr #11 │ │ │ │ + rsbseq r0, r7, r8, ror #15 │ │ │ │ + rsbseq r0, r7, r0, asr #12 │ │ │ │ + rsbseq r2, r7, sl, asr #11 │ │ │ │ andeq r1, r0, r7, asr #27 │ │ │ │ andeq r0, r0, r9, lsr #23 │ │ │ │ @ instruction: 0xffff130d │ │ │ │ - ldrshteq r0, [r7], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r2, r7, sl, ror r5 │ │ │ │ - ldrsbteq r0, [r7], #-82 @ 0xffffffae │ │ │ │ - rsbseq r2, r7, ip, asr r5 │ │ │ │ + ldrshteq r0, [r7], #-84 @ 0xffffffac │ │ │ │ + rsbseq r2, r7, lr, ror r5 │ │ │ │ + ldrsbteq r0, [r7], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r2, r7, r0, ror #10 │ │ │ │ @ instruction: 0xffff1181 │ │ │ │ @ instruction: 0xffff0b4d │ │ │ │ - rsbseq r0, r7, ip, lsl #11 │ │ │ │ - rsbseq r2, r7, r6, lsl r5 │ │ │ │ - rsbseq r0, r7, sl, ror #10 │ │ │ │ - ldrshteq r2, [r7], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r0, r7, r0, lsr r5 │ │ │ │ - ldrhteq r2, [r7], #-74 @ 0xffffffb6 │ │ │ │ + @ instruction: 0x00770590 │ │ │ │ + rsbseq r2, r7, sl, lsl r5 │ │ │ │ + rsbseq r0, r7, lr, ror #10 │ │ │ │ + rsbseq r2, r7, r0, lsl #10 │ │ │ │ + rsbseq r0, r7, r4, lsr r5 │ │ │ │ + ldrhteq r2, [r7], #-78 @ 0xffffffb2 │ │ │ │ @ instruction: 0xffff0a87 │ │ │ │ - ldrshteq r0, [r7], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r2, r7, r8, lsl #9 │ │ │ │ + rsbseq r0, r7, r2, lsl #10 │ │ │ │ + rsbseq r2, r7, ip, lsl #9 │ │ │ │ @ instruction: 0xfffef849 │ │ │ │ - rsbseq r0, r7, ip, asr #9 │ │ │ │ - rsbseq r2, r7, r6, asr r4 │ │ │ │ + ldrsbteq r0, [r7], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r2, r7, sl, asr r4 │ │ │ │ @ instruction: 0xffff1a07 │ │ │ │ - @ instruction: 0x0077049a │ │ │ │ - rsbseq r2, r7, r4, lsr #8 │ │ │ │ + @ instruction: 0x0077049e │ │ │ │ + rsbseq r2, r7, r8, lsr #8 │ │ │ │ @ instruction: 0xffff3de1 │ │ │ │ - rsbseq r0, r7, r8, ror #8 │ │ │ │ - ldrshteq r2, [r7], #-50 @ 0xffffffce │ │ │ │ + rsbseq r0, r7, ip, ror #8 │ │ │ │ + ldrshteq r2, [r7], #-54 @ 0xffffffca │ │ │ │ andeq r1, r0, r7, ror #13 │ │ │ │ - rsbseq r0, r7, r6, lsr r4 │ │ │ │ - rsbseq r2, r7, r0, asr #7 │ │ │ │ + rsbseq r0, r7, sl, lsr r4 │ │ │ │ + rsbseq r2, r7, r4, asr #7 │ │ │ │ andeq r5, r0, r7, ror #25 │ │ │ │ - ldrshteq r0, [r7], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r2, r7, r6, lsl #7 │ │ │ │ + rsbseq r0, r7, r0, lsl #8 │ │ │ │ + rsbseq r2, r7, sl, lsl #7 │ │ │ │ @ instruction: 0xfffef763 │ │ │ │ - rsbseq r0, r7, r6, asr #7 │ │ │ │ - rsbseq r2, r7, r0, asr r3 │ │ │ │ + rsbseq r0, r7, sl, asr #7 │ │ │ │ + rsbseq r2, r7, r4, asr r3 │ │ │ │ strdeq r5, [r0], -r7 │ │ │ │ - rsbseq r0, r7, ip, lsl #7 │ │ │ │ - rsbseq r2, r7, r6, lsl r3 │ │ │ │ + @ instruction: 0x00770390 │ │ │ │ + rsbseq r2, r7, sl, lsl r3 │ │ │ │ @ instruction: 0xffffbd7b │ │ │ │ - rsbseq r0, r7, sl, asr r3 │ │ │ │ - rsbseq r2, r7, r4, ror #5 │ │ │ │ + rsbseq r0, r7, lr, asr r3 │ │ │ │ + rsbseq r2, r7, r8, ror #5 │ │ │ │ @ instruction: 0xfffff98d │ │ │ │ @ instruction: 0xfffff755 │ │ │ │ - rsbseq r0, r7, r4, lsl r3 │ │ │ │ - @ instruction: 0x0077229e │ │ │ │ + rsbseq r0, r7, r8, lsl r3 │ │ │ │ + rsbseq r2, r7, r2, lsr #5 │ │ │ │ @ instruction: 0xffff12cb │ │ │ │ - rsbseq r0, r7, r2, ror #5 │ │ │ │ - rsbseq r2, r7, ip, ror #4 │ │ │ │ + rsbseq r0, r7, r6, ror #5 │ │ │ │ + rsbseq r2, r7, r0, ror r2 │ │ │ │ @ instruction: 0xffff456d │ │ │ │ - ldrhteq r0, [r7], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r2, r7, sl, lsr r2 │ │ │ │ - rsbseq r0, r7, r0, asr #8 │ │ │ │ - rsbseq r0, r7, r6, asr r4 │ │ │ │ - rsbseq r0, r7, lr, asr r2 │ │ │ │ - rsbseq r2, r7, r8, ror #3 │ │ │ │ - rsbseq r0, r7, r6, lsr #8 │ │ │ │ - rsbseq r0, r7, r4, ror #8 │ │ │ │ - rsbseq r0, r7, r8, lsl r2 │ │ │ │ - rsbseq r2, r7, r2, lsr #3 │ │ │ │ - rsbseq r0, r7, ip, asr #8 │ │ │ │ - rsbseq r0, r7, sl, ror r4 │ │ │ │ - ldrsbteq r0, [r7], #-22 @ 0xffffffea │ │ │ │ - rsbseq r2, r7, r0, ror #2 │ │ │ │ - rsbseq r0, r7, lr, asr r4 │ │ │ │ - rsbseq r0, r7, r8, lsl #9 │ │ │ │ - @ instruction: 0x00770194 │ │ │ │ - rsbseq r2, r7, lr, lsl r1 │ │ │ │ - rsbseq r0, r7, sl, ror #8 │ │ │ │ + ldrhteq r0, [r7], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r2, r7, lr, lsr r2 │ │ │ │ + rsbseq r0, r7, r4, asr #8 │ │ │ │ + rsbseq r0, r7, sl, asr r4 │ │ │ │ + rsbseq r0, r7, r2, ror #4 │ │ │ │ + rsbseq r2, r7, ip, ror #3 │ │ │ │ + rsbseq r0, r7, sl, lsr #8 │ │ │ │ + rsbseq r0, r7, r8, ror #8 │ │ │ │ + rsbseq r0, r7, ip, lsl r2 │ │ │ │ + rsbseq r2, r7, r6, lsr #3 │ │ │ │ + rsbseq r0, r7, r0, asr r4 │ │ │ │ + rsbseq r0, r7, lr, ror r4 │ │ │ │ + ldrsbteq r0, [r7], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r2, r7, r4, ror #2 │ │ │ │ + rsbseq r0, r7, r2, ror #8 │ │ │ │ rsbseq r0, r7, ip, lsl #9 │ │ │ │ - rsbseq r0, r7, r2, asr r1 │ │ │ │ - ldrsbteq r2, [r7], #-12 │ │ │ │ - rsbseq r0, r7, r4, ror r4 │ │ │ │ - ldrhteq r0, [r7], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r0, r7, r0, lsl r1 │ │ │ │ - @ instruction: 0x0077209a │ │ │ │ - @ instruction: 0x00770496 │ │ │ │ - rsbseq r0, r7, ip, asr #9 │ │ │ │ - rsbseq r0, r7, lr, asr #1 │ │ │ │ - rsbseq r2, r7, r8, asr r0 │ │ │ │ - ldrhteq r0, [r7], #-68 @ 0xffffffbc │ │ │ │ - ldrsbteq r0, [r7], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r0, r7, lr, lsl #1 │ │ │ │ - rsbseq r2, r7, r8, lsl r0 │ │ │ │ - rsbseq r0, r7, r2, asr #9 │ │ │ │ - rsbseq r0, r7, r0, ror #9 │ │ │ │ - rsbseq r0, r7, ip, asr #32 │ │ │ │ - ldrsbteq r1, [r7], #-246 @ 0xffffff0a │ │ │ │ + @ instruction: 0x00770198 │ │ │ │ + rsbseq r2, r7, r2, lsr #2 │ │ │ │ + rsbseq r0, r7, lr, ror #8 │ │ │ │ + @ instruction: 0x00770490 │ │ │ │ + rsbseq r0, r7, r6, asr r1 │ │ │ │ + rsbseq r2, r7, r0, ror #1 │ │ │ │ + rsbseq r0, r7, r8, ror r4 │ │ │ │ + ldrhteq r0, [r7], #-70 @ 0xffffffba │ │ │ │ + rsbseq r0, r7, r4, lsl r1 │ │ │ │ + @ instruction: 0x0077209e │ │ │ │ + @ instruction: 0x0077049a │ │ │ │ + ldrsbteq r0, [r7], #-64 @ 0xffffffc0 │ │ │ │ + ldrsbteq r0, [r7], #-2 │ │ │ │ + rsbseq r2, r7, ip, asr r0 │ │ │ │ + ldrhteq r0, [r7], #-72 @ 0xffffffb8 │ │ │ │ + ldrsbteq r0, [r7], #-78 @ 0xffffffb2 │ │ │ │ + @ instruction: 0x00770092 │ │ │ │ + rsbseq r2, r7, ip, lsl r0 │ │ │ │ rsbseq r0, r7, r6, asr #9 │ │ │ │ - ldrshteq r0, [r7], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r0, r7, sl │ │ │ │ - @ instruction: 0x00771f94 │ │ │ │ - ldrsbteq r0, [r7], #-68 @ 0xffffffbc │ │ │ │ - rsbseq r0, r7, sl, lsl r5 │ │ │ │ - rsbseq pc, r6, r8, asr #31 │ │ │ │ - rsbseq r1, r7, r2, asr pc │ │ │ │ - ldrshteq r0, [r7], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r0, r7, r2, lsl r5 │ │ │ │ - rsbseq pc, r6, r2, lsl #31 │ │ │ │ - rsbseq r1, r7, ip, lsl #30 │ │ │ │ - ldrshteq r0, [r7], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r0, r7, r8, lsr #10 │ │ │ │ - rsbseq pc, r6, r0, asr #30 │ │ │ │ - rsbseq r1, r7, sl, asr #29 │ │ │ │ - rsbseq r0, r7, r2, lsl r5 │ │ │ │ - rsbseq r0, r7, r4, lsr r5 │ │ │ │ - ldrshteq pc, [r6], #-238 @ 0xffffff12 @ │ │ │ │ - rsbseq r1, r7, r8, lsl #29 │ │ │ │ + rsbseq r0, r7, r4, ror #9 │ │ │ │ + rsbseq r0, r7, r0, asr r0 │ │ │ │ + ldrsbteq r1, [r7], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r0, r7, sl, asr #9 │ │ │ │ + ldrshteq r0, [r7], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r0, r7, lr │ │ │ │ + @ instruction: 0x00771f98 │ │ │ │ + ldrsbteq r0, [r7], #-72 @ 0xffffffb8 │ │ │ │ rsbseq r0, r7, lr, lsl r5 │ │ │ │ - rsbseq r0, r7, r4, asr #10 │ │ │ │ - rsbseq pc, r6, r2, asr #29 │ │ │ │ - rsbseq r1, r7, lr, asr #28 │ │ │ │ - rsbseq r0, r7, r4, lsr r5 │ │ │ │ - rsbseq r0, r7, lr, asr r5 │ │ │ │ - rsbseq pc, r6, r6, lsl #29 │ │ │ │ - rsbseq r1, r7, r2, lsl lr │ │ │ │ - rsbseq sp, r6, r8, lsl ip │ │ │ │ - rsbseq r0, r7, r6, asr #10 │ │ │ │ - rsbseq pc, r6, sl, asr #28 │ │ │ │ - ldrsbteq r1, [r7], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r0, r7, r4, lsr r5 │ │ │ │ - rsbseq r0, r7, r6, asr r5 │ │ │ │ - rsbseq pc, r6, lr, lsl #28 │ │ │ │ - @ instruction: 0x00771d9a │ │ │ │ - rsbseq r0, r7, r6, lsl #11 │ │ │ │ - rsbseq r0, r7, sl, lsl r5 │ │ │ │ - ldrhteq pc, [r6], #-210 @ 0xffffff2e @ │ │ │ │ - rsbseq r1, r7, lr, lsr sp │ │ │ │ - rsbseq r0, r7, r4, ror #10 │ │ │ │ - ldrhteq r0, [r7], #-82 @ 0xffffffae │ │ │ │ - rsbseq pc, r6, r6, ror sp @ │ │ │ │ - rsbseq r1, r7, r2, lsl #26 │ │ │ │ - rsbseq r0, r7, r4, lsr #11 │ │ │ │ - ldrshteq r0, [r7], #-86 @ 0xffffffaa │ │ │ │ - rsbseq pc, r6, sl, lsr sp @ │ │ │ │ - rsbseq r1, r7, r6, asr #25 │ │ │ │ - ldrsbteq r0, [r7], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r0, r7, r4, lsl r6 │ │ │ │ - ldrshteq pc, [r6], #-200 @ 0xffffff38 @ │ │ │ │ - rsbseq r1, r7, r4, lsl #25 │ │ │ │ + rsbseq pc, r6, ip, asr #31 │ │ │ │ + rsbseq r1, r7, r6, asr pc │ │ │ │ + ldrshteq r0, [r7], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r0, r7, r6, lsl r5 │ │ │ │ + rsbseq pc, r6, r6, lsl #31 │ │ │ │ + rsbseq r1, r7, r0, lsl pc │ │ │ │ + ldrshteq r0, [r7], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r0, r7, ip, lsr #10 │ │ │ │ + rsbseq pc, r6, r4, asr #30 │ │ │ │ + rsbseq r1, r7, lr, asr #29 │ │ │ │ + rsbseq r0, r7, r6, lsl r5 │ │ │ │ + rsbseq r0, r7, r8, lsr r5 │ │ │ │ + rsbseq pc, r6, r2, lsl #30 │ │ │ │ + rsbseq r1, r7, ip, lsl #29 │ │ │ │ + rsbseq r0, r7, r2, lsr #10 │ │ │ │ + rsbseq r0, r7, r8, asr #10 │ │ │ │ + rsbseq pc, r6, r6, asr #29 │ │ │ │ + rsbseq r1, r7, r2, asr lr │ │ │ │ + rsbseq r0, r7, r8, lsr r5 │ │ │ │ + rsbseq r0, r7, r2, ror #10 │ │ │ │ + rsbseq pc, r6, sl, lsl #29 │ │ │ │ + rsbseq r1, r7, r6, lsl lr │ │ │ │ + rsbseq sp, r6, ip, lsl ip │ │ │ │ + rsbseq r0, r7, sl, asr #10 │ │ │ │ + rsbseq pc, r6, lr, asr #28 │ │ │ │ + ldrsbteq r1, [r7], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r0, r7, r8, lsr r5 │ │ │ │ + rsbseq r0, r7, sl, asr r5 │ │ │ │ + rsbseq pc, r6, r2, lsl lr @ │ │ │ │ + @ instruction: 0x00771d9e │ │ │ │ + rsbseq r0, r7, sl, lsl #11 │ │ │ │ + rsbseq r0, r7, lr, lsl r5 │ │ │ │ + ldrhteq pc, [r6], #-214 @ 0xffffff2a @ │ │ │ │ + rsbseq r1, r7, r2, asr #26 │ │ │ │ + rsbseq r0, r7, r8, ror #10 │ │ │ │ + ldrhteq r0, [r7], #-86 @ 0xffffffaa │ │ │ │ + rsbseq pc, r6, sl, ror sp @ │ │ │ │ + rsbseq r1, r7, r6, lsl #26 │ │ │ │ + rsbseq r0, r7, r8, lsr #11 │ │ │ │ + ldrshteq r0, [r7], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq pc, r6, lr, lsr sp @ │ │ │ │ + rsbseq r1, r7, sl, asr #25 │ │ │ │ + ldrsbteq r0, [r7], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r0, r7, r8, lsl r6 │ │ │ │ + ldrshteq pc, [r6], #-204 @ 0xffffff34 @ │ │ │ │ + rsbseq r1, r7, r8, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcb670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -100101,16 +100101,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7a3300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mrrc2 7, 10, pc, r6, cr3 @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq pc, r6, lr, lsr sl @ │ │ │ │ - rsbseq r1, r7, sl, asr #19 │ │ │ │ + rsbseq pc, r6, r2, asr #20 │ │ │ │ + rsbseq r1, r7, lr, asr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1af978 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb095 │ │ │ │ @ instruction: 0x46064b9b │ │ │ │ @@ -100266,27 +100266,27 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 15325bc │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ blx 4325c6 │ │ │ │ @ instruction: 0xf79ce778 │ │ │ │ svclt 0x0000ef9a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, r6, r4, lsr #20 │ │ │ │ + rsbseq pc, r6, r8, lsr #20 │ │ │ │ addeq sl, r2, lr, lsr #10 │ │ │ │ - rsbseq pc, r6, sl, lsl #18 │ │ │ │ - rsbseq r0, r7, r4, asr r2 │ │ │ │ - ldrhteq pc, [r6], #-138 @ 0xffffff76 @ │ │ │ │ - rsbseq r1, r7, r6, asr #16 │ │ │ │ + rsbseq pc, r6, lr, lsl #18 │ │ │ │ + rsbseq r0, r7, r8, asr r2 │ │ │ │ + ldrhteq pc, [r6], #-142 @ 0xffffff72 @ │ │ │ │ + rsbseq r1, r7, sl, asr #16 │ │ │ │ addeq sl, r2, r0, ror #7 │ │ │ │ - ldrshteq pc, [r6], #-124 @ 0xffffff84 @ │ │ │ │ - rsbseq r1, r7, lr, lsl #15 │ │ │ │ - rsbseq pc, r6, sl, asr #15 │ │ │ │ - rsbseq r1, r7, r6, asr r7 │ │ │ │ - rsbseq pc, r6, ip, lsr #15 │ │ │ │ - ldrsbteq r0, [r7], #-2 │ │ │ │ + rsbseq pc, r6, r0, lsl #16 │ │ │ │ + @ instruction: 0x00771792 │ │ │ │ + rsbseq pc, r6, lr, asr #15 │ │ │ │ + rsbseq r1, r7, sl, asr r7 │ │ │ │ + ldrhteq pc, [r6], #-112 @ 0xffffff90 @ │ │ │ │ + ldrsbteq r0, [r7], #-6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 2b2ab8 >::_M_default_append(unsigned int)@@Base+0x2ff24> │ │ │ │ @ instruction: 0xf8df468b │ │ │ │ @ instruction: 0xf8df1700 │ │ │ │ vabdl.s32 , d13, d0 │ │ │ │ @@ -100735,56 +100735,56 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7a24478 │ │ │ │ strb pc, [r2, r7, ror #30]! @ │ │ │ │ bl ffd32cfc │ │ │ │ addeq sl, r2, sl, ror r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sl, r2, r2, ror r2 │ │ │ │ - rsbseq pc, r6, sl, lsr #13 │ │ │ │ + rsbseq pc, r6, lr, lsr #13 │ │ │ │ andeq r0, r0, r8, lsr #26 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ muleq r0, r4, pc @ │ │ │ │ @ instruction: 0xffff028d │ │ │ │ @ instruction: 0xfffee8f7 │ │ │ │ @ instruction: 0xfffee8e9 │ │ │ │ @ instruction: 0xfffee809 │ │ │ │ @ instruction: 0xfffee847 │ │ │ │ - rsbseq pc, r6, r6, lsl #29 │ │ │ │ - rsbseq pc, r6, r0, ror #8 │ │ │ │ - rsbseq pc, r6, lr, ror #6 │ │ │ │ - ldrshteq r1, [r7], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq pc, r6, r4, asr r3 @ │ │ │ │ - rsbseq r1, r7, r0, ror #5 │ │ │ │ + rsbseq pc, r6, sl, lsl #29 │ │ │ │ + rsbseq pc, r6, r4, ror #8 │ │ │ │ + rsbseq pc, r6, r2, ror r3 @ │ │ │ │ + ldrshteq r1, [r7], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq pc, r6, r8, asr r3 @ │ │ │ │ + rsbseq r1, r7, r4, ror #5 │ │ │ │ addeq r9, r2, sl, ror lr │ │ │ │ - ldrshteq pc, [r6], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbseq r1, r7, sl, lsl #5 │ │ │ │ - ldrhteq pc, [r6], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbseq pc, r6, r0, ror r2 @ │ │ │ │ - ldrshteq r1, [r7], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq pc, r6, r6, asr r2 @ │ │ │ │ - rsbseq r1, r7, r2, ror #3 │ │ │ │ - rsbseq pc, r6, sl, lsl r2 @ │ │ │ │ - rsbseq pc, r6, r6, asr #3 │ │ │ │ - rsbseq r1, r7, r2, asr r1 │ │ │ │ - rsbseq pc, r6, r0, lsr #2 │ │ │ │ - rsbseq r1, r7, sl, lsr #1 │ │ │ │ - rsbseq pc, r6, r2, lsl #2 │ │ │ │ - rsbseq r1, r7, ip, lsl #1 │ │ │ │ - rsbseq pc, r6, r8, ror #1 │ │ │ │ - rsbseq r1, r7, r2, ror r0 │ │ │ │ - rsbseq pc, r6, lr, asr #1 │ │ │ │ - rsbseq r1, r7, r8, asr r0 │ │ │ │ - ldrhteq pc, [r6], #-4 @ │ │ │ │ - rsbseq r1, r7, lr, lsr r0 │ │ │ │ - @ instruction: 0x0076f09a │ │ │ │ - rsbseq r1, r7, r4, lsr #32 │ │ │ │ - rsbseq pc, r6, ip, ror r0 @ │ │ │ │ - rsbseq r1, r7, r6 │ │ │ │ - rsbseq pc, r6, r2, rrx │ │ │ │ - rsbseq r0, r7, ip, ror #31 │ │ │ │ + rsbseq pc, r6, r2, lsl #6 │ │ │ │ + rsbseq r1, r7, lr, lsl #5 │ │ │ │ + rsbseq pc, r6, r0, asr #5 │ │ │ │ + rsbseq pc, r6, r4, ror r2 @ │ │ │ │ + rsbseq r1, r7, r0, lsl #4 │ │ │ │ + rsbseq pc, r6, sl, asr r2 @ │ │ │ │ + rsbseq r1, r7, r6, ror #3 │ │ │ │ + rsbseq pc, r6, lr, lsl r2 @ │ │ │ │ + rsbseq pc, r6, sl, asr #3 │ │ │ │ + rsbseq r1, r7, r6, asr r1 │ │ │ │ + rsbseq pc, r6, r4, lsr #2 │ │ │ │ + rsbseq r1, r7, lr, lsr #1 │ │ │ │ + rsbseq pc, r6, r6, lsl #2 │ │ │ │ + @ instruction: 0x00771090 │ │ │ │ + rsbseq pc, r6, ip, ror #1 │ │ │ │ + rsbseq r1, r7, r6, ror r0 │ │ │ │ + ldrsbteq pc, [r6], #-2 @ │ │ │ │ + rsbseq r1, r7, ip, asr r0 │ │ │ │ + ldrhteq pc, [r6], #-8 @ │ │ │ │ + rsbseq r1, r7, r2, asr #32 │ │ │ │ + @ instruction: 0x0076f09e │ │ │ │ + rsbseq r1, r7, r8, lsr #32 │ │ │ │ + rsbseq pc, r6, r0, lsl #1 │ │ │ │ + rsbseq r1, r7, sl │ │ │ │ + rsbseq pc, r6, r6, rrx │ │ │ │ + ldrshteq r0, [r7], #-240 @ 0xffffff10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febcc148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ @ instruction: 0x46064c72 │ │ │ │ movwls r4, #1148 @ 0x47c │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -100898,34 +100898,34 @@ │ │ │ │ stc2l 7, cr15, [r4, #-648]! @ 0xfffffd78 │ │ │ │ ldrbtmi r4, [r8], #-2072 @ 0xfffff7e8 │ │ │ │ cdp2 7, 2, cr15, cr0, cr2, {5} │ │ │ │ @ instruction: 0xf79ce7e5 │ │ │ │ svclt 0x0000eaac │ │ │ │ @ instruction: 0x00829abc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r6, r6, lsr #30 │ │ │ │ - ldrhteq r0, [r7], #-226 @ 0xffffff1e │ │ │ │ + rsbseq lr, r6, sl, lsr #30 │ │ │ │ + ldrhteq r0, [r7], #-230 @ 0xffffff1a │ │ │ │ addeq r9, r2, ip, asr #20 │ │ │ │ - rsbseq lr, r6, sl, lsl pc │ │ │ │ - @ instruction: 0x0076ee96 │ │ │ │ - rsbseq r0, r7, r2, lsr #28 │ │ │ │ - rsbseq lr, r6, lr, ror #28 │ │ │ │ - ldrshteq r0, [r7], #-218 @ 0xffffff26 │ │ │ │ - rsbseq lr, r6, r4, asr lr │ │ │ │ - rsbseq pc, r6, r2, asr r8 @ │ │ │ │ - rsbseq lr, r6, lr, lsr lr │ │ │ │ - rsbseq r0, r7, r8, asr #27 │ │ │ │ - rsbseq lr, r6, lr, lsl lr │ │ │ │ - rsbseq pc, r6, r6, asr #16 │ │ │ │ - rsbseq lr, r6, r4, lsl #28 │ │ │ │ - rsbseq pc, r6, r4, ror #16 │ │ │ │ - rsbseq lr, r6, ip, ror #27 │ │ │ │ - rsbseq r0, r7, r6, ror sp │ │ │ │ - ldrsbteq lr, [r6], #-208 @ 0xffffff30 │ │ │ │ - rsbseq pc, r6, lr, asr #15 │ │ │ │ + rsbseq lr, r6, lr, lsl pc │ │ │ │ + @ instruction: 0x0076ee9a │ │ │ │ + rsbseq r0, r7, r6, lsr #28 │ │ │ │ + rsbseq lr, r6, r2, ror lr │ │ │ │ + ldrshteq r0, [r7], #-222 @ 0xffffff22 │ │ │ │ + rsbseq lr, r6, r8, asr lr │ │ │ │ + rsbseq pc, r6, r6, asr r8 @ │ │ │ │ + rsbseq lr, r6, r2, asr #28 │ │ │ │ + rsbseq r0, r7, ip, asr #27 │ │ │ │ + rsbseq lr, r6, r2, lsr #28 │ │ │ │ + rsbseq pc, r6, sl, asr #16 │ │ │ │ + rsbseq lr, r6, r8, lsl #28 │ │ │ │ + rsbseq pc, r6, r8, ror #16 │ │ │ │ + ldrshteq lr, [r6], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r0, r7, sl, ror sp │ │ │ │ + ldrsbteq lr, [r6], #-212 @ 0xffffff2c │ │ │ │ + ldrsbteq pc, [r6], #-114 @ 0xffffff8e @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 16b34b4 │ │ │ │ stcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ strne pc, [r4], #2271 @ 0x8df │ │ │ │ @ instruction: 0x4605af1f │ │ │ │ @@ -101215,41 +101215,41 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffab348c │ │ │ │ ldrbtmi r4, [r8], #-2078 @ 0xfffff7e2 │ │ │ │ blx fe9b3496 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ addeq r9, r2, r0, lsl #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq lr, [r6], #-200 @ 0xffffff38 │ │ │ │ - rsbseq lr, r6, r2, lsl ip │ │ │ │ - @ instruction: 0x00770b9e │ │ │ │ + ldrsbteq lr, [r6], #-204 @ 0xffffff34 │ │ │ │ + rsbseq lr, r6, r6, lsl ip │ │ │ │ + rsbseq r0, r7, r2, lsr #23 │ │ │ │ addeq r9, r2, r8, lsr r7 │ │ │ │ - rsbseq lr, r6, lr, ror #22 │ │ │ │ - rsbseq lr, r6, r0, ror fp │ │ │ │ - rsbseq lr, r6, r0, lsr sl │ │ │ │ - ldrhteq r0, [r7], #-156 @ 0xffffff64 │ │ │ │ - rsbseq lr, r6, ip, lsr sl │ │ │ │ - rsbseq lr, r6, r0, asr #19 │ │ │ │ - rsbseq pc, r6, r0, lsr #8 │ │ │ │ - rsbseq lr, r6, r8, lsr #19 │ │ │ │ - rsbseq r0, r7, r2, lsr r9 │ │ │ │ - rsbseq lr, r6, ip, ror r9 │ │ │ │ - rsbseq r0, r7, r6, lsl #18 │ │ │ │ - rsbseq lr, r6, lr, asr r9 │ │ │ │ - rsbseq r0, r7, r8, ror #17 │ │ │ │ - rsbseq lr, r6, r4, asr #18 │ │ │ │ - rsbseq r0, r7, lr, asr #17 │ │ │ │ - rsbseq lr, r6, r8, lsr #18 │ │ │ │ - rsbseq pc, r6, r6, lsr #6 │ │ │ │ - rsbseq lr, r6, ip, lsl #18 │ │ │ │ - rsbseq pc, r6, r4, lsr r3 @ │ │ │ │ - ldrshteq lr, [r6], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r0, r7, lr, ror r8 │ │ │ │ - ldrsbteq lr, [r6], #-136 @ 0xffffff78 │ │ │ │ - ldrsbteq pc, [r6], #-38 @ 0xffffffda @ │ │ │ │ + rsbseq lr, r6, r2, ror fp │ │ │ │ + rsbseq lr, r6, r4, ror fp │ │ │ │ + rsbseq lr, r6, r4, lsr sl │ │ │ │ + rsbseq r0, r7, r0, asr #19 │ │ │ │ + rsbseq lr, r6, r0, asr #20 │ │ │ │ + rsbseq lr, r6, r4, asr #19 │ │ │ │ + rsbseq pc, r6, r4, lsr #8 │ │ │ │ + rsbseq lr, r6, ip, lsr #19 │ │ │ │ + rsbseq r0, r7, r6, lsr r9 │ │ │ │ + rsbseq lr, r6, r0, lsl #19 │ │ │ │ + rsbseq r0, r7, sl, lsl #18 │ │ │ │ + rsbseq lr, r6, r2, ror #18 │ │ │ │ + rsbseq r0, r7, ip, ror #17 │ │ │ │ + rsbseq lr, r6, r8, asr #18 │ │ │ │ + ldrsbteq r0, [r7], #-130 @ 0xffffff7e │ │ │ │ + rsbseq lr, r6, ip, lsr #18 │ │ │ │ + rsbseq pc, r6, sl, lsr #6 │ │ │ │ + rsbseq lr, r6, r0, lsl r9 │ │ │ │ + rsbseq pc, r6, r8, lsr r3 @ │ │ │ │ + ldrshteq lr, [r6], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r0, r7, r2, lsl #17 │ │ │ │ + ldrsbteq lr, [r6], #-140 @ 0xffffff74 │ │ │ │ + ldrsbteq pc, [r6], #-42 @ 0xffffffd6 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ addslt r4, r7, r1, lsr #27 │ │ │ │ ldrmi r4, [sl], r1, lsr #25 │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -101411,36 +101411,36 @@ │ │ │ │ @ instruction: 0xf7a2300c │ │ │ │ ldmdami sl, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a24478 │ │ │ │ @ instruction: 0xe779fa1d │ │ │ │ addeq r9, r2, r4, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r9, r2, r0, asr #6 │ │ │ │ - rsbseq lr, r6, r0, asr #15 │ │ │ │ - rsbseq lr, r6, lr, asr r7 │ │ │ │ - rsbseq lr, r6, r2, lsr #14 │ │ │ │ - ldrsbteq lr, [r6], #-102 @ 0xffffff9a │ │ │ │ - rsbseq pc, r6, r6, lsr r1 @ │ │ │ │ - ldrhteq lr, [r6], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r0, r7, r8, asr #12 │ │ │ │ - rsbseq lr, r6, r0, lsr #13 │ │ │ │ - rsbseq r0, r7, ip, lsr #12 │ │ │ │ - rsbseq lr, r6, r2, lsl #13 │ │ │ │ - rsbseq r0, r7, lr, lsl #12 │ │ │ │ - rsbseq lr, r6, r4, lsl #13 │ │ │ │ - rsbseq lr, r6, ip, lsr r6 │ │ │ │ - rsbseq pc, r6, r4, rrx │ │ │ │ - rsbseq lr, r6, r4, lsr #12 │ │ │ │ - rsbseq r0, r7, lr, lsr #11 │ │ │ │ - rsbseq lr, r6, r6, lsl #12 │ │ │ │ - @ instruction: 0x00770590 │ │ │ │ - rsbseq lr, r6, r2, ror #11 │ │ │ │ - rsbseq lr, r6, r0, ror #31 │ │ │ │ - rsbseq lr, r6, sl, asr #11 │ │ │ │ - rsbseq lr, r6, r8, asr #31 │ │ │ │ + rsbseq lr, r6, r4, asr #15 │ │ │ │ + rsbseq lr, r6, r2, ror #14 │ │ │ │ + rsbseq lr, r6, r6, lsr #14 │ │ │ │ + ldrsbteq lr, [r6], #-106 @ 0xffffff96 │ │ │ │ + rsbseq pc, r6, sl, lsr r1 @ │ │ │ │ + rsbseq lr, r6, r2, asr #13 │ │ │ │ + rsbseq r0, r7, ip, asr #12 │ │ │ │ + rsbseq lr, r6, r4, lsr #13 │ │ │ │ + rsbseq r0, r7, r0, lsr r6 │ │ │ │ + rsbseq lr, r6, r6, lsl #13 │ │ │ │ + rsbseq r0, r7, r2, lsl r6 │ │ │ │ + rsbseq lr, r6, r8, lsl #13 │ │ │ │ + rsbseq lr, r6, r0, asr #12 │ │ │ │ + rsbseq pc, r6, r8, rrx │ │ │ │ + rsbseq lr, r6, r8, lsr #12 │ │ │ │ + ldrhteq r0, [r7], #-82 @ 0xffffffae │ │ │ │ + rsbseq lr, r6, sl, lsl #12 │ │ │ │ + @ instruction: 0x00770594 │ │ │ │ + rsbseq lr, r6, r6, ror #11 │ │ │ │ + rsbseq lr, r6, r4, ror #31 │ │ │ │ + rsbseq lr, r6, lr, asr #11 │ │ │ │ + rsbseq lr, r6, ip, asr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1b0e40 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 16b3cc4 │ │ │ │ ldclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ blhi 10b145c │ │ │ │ @@ -101751,65 +101751,65 @@ │ │ │ │ ldrbtmi r4, [r8], #-2105 @ 0xfffff7c7 │ │ │ │ @ instruction: 0xff78f7a1 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r9, r2, r0, rrx │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r6, r0, ror #9 │ │ │ │ - rsbseq r0, r7, sl, ror #8 │ │ │ │ + rsbseq lr, r6, r4, ror #9 │ │ │ │ + rsbseq r0, r7, lr, ror #8 │ │ │ │ addeq r9, r2, r0 │ │ │ │ - rsbseq lr, r6, r8, asr #9 │ │ │ │ - rsbseq lr, r6, ip, asr r4 │ │ │ │ - ldrshteq lr, [r6], #-232 @ 0xffffff18 │ │ │ │ - ldrshteq lr, [r6], #-54 @ 0xffffffca │ │ │ │ - rsbseq r0, r7, r2, lsl #7 │ │ │ │ - ldrsbteq lr, [r6], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r0, r7, r8, ror #6 │ │ │ │ - rsbseq lr, r6, r4, ror #28 │ │ │ │ - @ instruction: 0x0076e390 │ │ │ │ - rsbseq lr, r6, r8, asr #5 │ │ │ │ - rsbseq r0, r7, r4, asr r2 │ │ │ │ - rsbseq lr, r6, ip, lsr #5 │ │ │ │ - rsbseq r0, r7, r8, lsr r2 │ │ │ │ - @ instruction: 0x0076e292 │ │ │ │ - ldrhteq lr, [r6], #-202 @ 0xffffff36 │ │ │ │ - rsbseq lr, r6, sl, ror r2 │ │ │ │ - rsbseq r0, r7, r4, lsl #4 │ │ │ │ - rsbseq lr, r6, r8, asr r2 │ │ │ │ - rsbseq r0, r7, sl, ror #3 │ │ │ │ - rsbseq lr, r6, sl, lsl r2 │ │ │ │ - rsbseq r0, r7, r6, lsr #3 │ │ │ │ - ldrshteq lr, [r6], #-16 │ │ │ │ - rsbseq r0, r7, ip, ror r1 │ │ │ │ - ldrhteq fp, [r6], #-202 @ 0xffffff36 │ │ │ │ - rsbseq lr, r6, r4, asr #3 │ │ │ │ - rsbseq r0, r7, r0, asr r1 │ │ │ │ - rsbseq fp, r6, r6, ror #24 │ │ │ │ - @ instruction: 0x0076e198 │ │ │ │ - rsbseq r0, r7, r4, lsr #2 │ │ │ │ - rsbseq ip, r6, r4, asr pc │ │ │ │ - rsbseq lr, r6, r6, ror #2 │ │ │ │ - ldrshteq r0, [r7], #-2 │ │ │ │ - ldrsbteq ip, [r6], #-230 @ 0xffffff1a │ │ │ │ - rsbseq lr, r6, r8, lsr r1 │ │ │ │ - rsbseq r0, r7, r4, asr #1 │ │ │ │ - rsbseq lr, r6, r8, lsl r1 │ │ │ │ - rsbseq r0, r7, r2, lsr #1 │ │ │ │ - ldrshteq lr, [r6], #-12 │ │ │ │ - ldrshteq lr, [r6], #-170 @ 0xffffff56 │ │ │ │ - rsbseq ip, r6, sl, ror lr │ │ │ │ - rsbseq lr, r6, lr, asr #1 │ │ │ │ - rsbseq r0, r7, sl, asr r0 │ │ │ │ - ldrhteq lr, [r6], #-4 │ │ │ │ - rsbseq lr, r6, r4, lsl fp │ │ │ │ - @ instruction: 0x0076e09c │ │ │ │ - rsbseq r0, r7, r6, lsr #32 │ │ │ │ - rsbseq lr, r6, r0, lsl #1 │ │ │ │ - rsbseq lr, r6, lr, ror sl │ │ │ │ + rsbseq lr, r6, ip, asr #9 │ │ │ │ + rsbseq lr, r6, r0, ror #8 │ │ │ │ + ldrshteq lr, [r6], #-236 @ 0xffffff14 │ │ │ │ + ldrshteq lr, [r6], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r0, r7, r6, lsl #7 │ │ │ │ + rsbseq lr, r6, r0, ror #7 │ │ │ │ + rsbseq r0, r7, ip, ror #6 │ │ │ │ + rsbseq lr, r6, r8, ror #28 │ │ │ │ + @ instruction: 0x0076e394 │ │ │ │ + rsbseq lr, r6, ip, asr #5 │ │ │ │ + rsbseq r0, r7, r8, asr r2 │ │ │ │ + ldrhteq lr, [r6], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r0, r7, ip, lsr r2 │ │ │ │ + @ instruction: 0x0076e296 │ │ │ │ + ldrhteq lr, [r6], #-206 @ 0xffffff32 │ │ │ │ + rsbseq lr, r6, lr, ror r2 │ │ │ │ + rsbseq r0, r7, r8, lsl #4 │ │ │ │ + rsbseq lr, r6, ip, asr r2 │ │ │ │ + rsbseq r0, r7, lr, ror #3 │ │ │ │ + rsbseq lr, r6, lr, lsl r2 │ │ │ │ + rsbseq r0, r7, sl, lsr #3 │ │ │ │ + ldrshteq lr, [r6], #-20 @ 0xffffffec │ │ │ │ + rsbseq r0, r7, r0, lsl #3 │ │ │ │ + ldrhteq fp, [r6], #-206 @ 0xffffff32 │ │ │ │ + rsbseq lr, r6, r8, asr #3 │ │ │ │ + rsbseq r0, r7, r4, asr r1 │ │ │ │ + rsbseq fp, r6, sl, ror #24 │ │ │ │ + @ instruction: 0x0076e19c │ │ │ │ + rsbseq r0, r7, r8, lsr #2 │ │ │ │ + rsbseq ip, r6, r8, asr pc │ │ │ │ + rsbseq lr, r6, sl, ror #2 │ │ │ │ + ldrshteq r0, [r7], #-6 │ │ │ │ + ldrsbteq ip, [r6], #-234 @ 0xffffff16 │ │ │ │ + rsbseq lr, r6, ip, lsr r1 │ │ │ │ + rsbseq r0, r7, r8, asr #1 │ │ │ │ + rsbseq lr, r6, ip, lsl r1 │ │ │ │ + rsbseq r0, r7, r6, lsr #1 │ │ │ │ + rsbseq lr, r6, r0, lsl #2 │ │ │ │ + ldrshteq lr, [r6], #-174 @ 0xffffff52 │ │ │ │ + rsbseq ip, r6, lr, ror lr │ │ │ │ + ldrsbteq lr, [r6], #-2 │ │ │ │ + rsbseq r0, r7, lr, asr r0 │ │ │ │ + ldrhteq lr, [r6], #-8 │ │ │ │ + rsbseq lr, r6, r8, lsl fp │ │ │ │ + rsbseq lr, r6, r0, lsr #1 │ │ │ │ + rsbseq r0, r7, sl, lsr #32 │ │ │ │ + rsbseq lr, r6, r4, lsl #1 │ │ │ │ + rsbseq lr, r6, r2, lsl #21 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf044f0b5 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ ldmdami r8, {r2, r3, ip, lr, pc}^ │ │ │ │ cmpppl lr, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 3, cr15, cr8, cr1, {5} │ │ │ │ @@ -101894,21 +101894,21 @@ │ │ │ │ blge 130424 │ │ │ │ blge 9307e4 │ │ │ │ blge 130430 │ │ │ │ strteq pc, [r8], #2269 @ 0x8dd │ │ │ │ blle ffc86abc │ │ │ │ movwcs r9, #2580 @ 0xa14 │ │ │ │ @ instruction: 0xe76c6013 │ │ │ │ - rsbseq sp, r6, r8, ror pc │ │ │ │ - rsbseq pc, r6, r4, lsl #30 │ │ │ │ - rsbseq sp, r6, r4, lsl #30 │ │ │ │ - ldrshteq sp, [r6], #-234 @ 0xffffff16 │ │ │ │ - rsbseq pc, r6, r6, lsl #29 │ │ │ │ - @ instruction: 0x0076de90 │ │ │ │ - rsbseq lr, r6, ip, lsr #18 │ │ │ │ + rsbseq sp, r6, ip, ror pc │ │ │ │ + rsbseq pc, r6, r8, lsl #30 │ │ │ │ + rsbseq sp, r6, r8, lsl #30 │ │ │ │ + ldrshteq sp, [r6], #-238 @ 0xffffff12 │ │ │ │ + rsbseq pc, r6, sl, lsl #29 │ │ │ │ + @ instruction: 0x0076de94 │ │ │ │ + rsbseq lr, r6, r0, lsr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1b1594 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ addslt r4, r3, r2, asr #26 │ │ │ │ strmi r4, [r2], r2, asr #24 │ │ │ │ @@ -101975,21 +101975,21 @@ │ │ │ │ ldc2l 7, cr15, [r8], #644 @ 0x284 │ │ │ │ strtmi r4, [r9], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ @ instruction: 0xe7affdb3 │ │ │ │ b 1034060 │ │ │ │ addeq r8, r2, r0, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x0076dd96 │ │ │ │ - rsbseq pc, r6, r2, lsr #26 │ │ │ │ + @ instruction: 0x0076dd9a │ │ │ │ + rsbseq pc, r6, r6, lsr #26 │ │ │ │ @ instruction: 0x008288bc │ │ │ │ - rsbseq sp, r6, r4, lsl sp │ │ │ │ - rsbseq pc, r6, r0, lsr #25 │ │ │ │ - ldrshteq sp, [r6], #-200 @ 0xffffff38 │ │ │ │ - rsbseq pc, r6, r4, lsl #25 │ │ │ │ + rsbseq sp, r6, r8, lsl sp │ │ │ │ + rsbseq pc, r6, r4, lsr #25 │ │ │ │ + ldrshteq sp, [r6], #-204 @ 0xffffff34 │ │ │ │ + rsbseq pc, r6, r8, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ strls r9, [r1], #-3091 @ 0xfffff3ed │ │ │ │ @@ -102011,16 +102011,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [lr], #644 @ 0x284 │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ blls 475828 │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq sp, r6, r4, ror #24 │ │ │ │ - ldrshteq pc, [r6], #-176 @ 0xffffff50 @ │ │ │ │ + rsbseq sp, r6, r8, ror #24 │ │ │ │ + ldrshteq pc, [r6], #-180 @ 0xffffff4c @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd49c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r6, [ip], -r8, asr #17 │ │ │ │ vhsub.u d25, d13, d1 │ │ │ │ ldmdbmi r6, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -102042,19 +102042,19 @@ │ │ │ │ strb r0, [lr, r7]! │ │ │ │ vadd.i8 d20, d3, d8 │ │ │ │ ldrbtmi r5, [r8], #-450 @ 0xfffffe3e │ │ │ │ @ instruction: 0xf7a1300c │ │ │ │ stmdami r6, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ ldrb pc, [r0, r7, lsr #26]! @ │ │ │ │ - rsbseq sp, r6, r0, asr ip │ │ │ │ - ldrshteq sp, [r6], #-188 @ 0xffffff44 │ │ │ │ - rsbseq lr, r6, r4, lsr #12 │ │ │ │ - ldrsbteq sp, [r6], #-190 @ 0xffffff42 │ │ │ │ - ldrsbteq lr, [r6], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq sp, r6, r4, asr ip │ │ │ │ + rsbseq sp, r6, r0, lsl #24 │ │ │ │ + rsbseq lr, r6, r8, lsr #12 │ │ │ │ + rsbseq sp, r6, r2, ror #23 │ │ │ │ + rsbseq lr, r6, r0, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d13, d12 │ │ │ │ stmdbmi sl, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102063,17 +102063,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ bicspl pc, lr, r3, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcrr2 7, 10, pc, r2, cr1 @ │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ ldc2l 7, cr15, [lr], #644 @ 0x284 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq sp, r6, ip, asr #23 │ │ │ │ - rsbseq sp, r6, ip, lsl #23 │ │ │ │ - rsbseq lr, r6, sl, lsl #11 │ │ │ │ + ldrsbteq sp, [r6], #-176 @ 0xffffff50 │ │ │ │ + @ instruction: 0x0076db90 │ │ │ │ + rsbseq lr, r6, lr, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r6, [ip], -r8, asr #17 │ │ │ │ vhsub.u d25, d13, d1 │ │ │ │ ldmdbmi r5, {r0, r1, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -102094,19 +102094,19 @@ │ │ │ │ stmdami r9, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnspl pc, r3, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r4], {161} @ 0xa1 │ │ │ │ stmiavs r1!, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ @ instruction: 0xe7effcbf │ │ │ │ - rsbseq sp, r6, ip, ror fp │ │ │ │ - rsbseq sp, r6, ip, lsr #22 │ │ │ │ - rsbseq lr, r6, sl, lsr #10 │ │ │ │ - rsbseq sp, r6, r0, lsl fp │ │ │ │ - rsbseq lr, r6, r0, ror r5 │ │ │ │ + rsbseq sp, r6, r0, lsl #23 │ │ │ │ + rsbseq sp, r6, r0, lsr fp │ │ │ │ + rsbseq lr, r6, lr, lsr #10 │ │ │ │ + rsbseq sp, r6, r4, lsl fp │ │ │ │ + rsbseq lr, r6, r4, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd5f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d13, d12 │ │ │ │ stmdbmi fp, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102116,17 +102116,17 @@ │ │ │ │ vadd.i8 d20, d3, d7 │ │ │ │ ldrbtmi r6, [r8], #-272 @ 0xfffffef0 │ │ │ │ @ instruction: 0xf7a1300c │ │ │ │ stmdami r5, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ mulcs r0, r5, ip │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq sp, [r6], #-172 @ 0xffffff54 │ │ │ │ - ldrhteq sp, [r6], #-170 @ 0xffffff56 │ │ │ │ - ldrhteq lr, [r6], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq sp, r6, r0, lsl #22 │ │ │ │ + ldrhteq sp, [r6], #-174 @ 0xffffff52 │ │ │ │ + ldrhteq lr, [r6], #-76 @ 0xffffffb4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d13, d12 │ │ │ │ stmdbmi sl, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102135,17 +102135,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ msrvs SP_usr, r3 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fed342f6 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ stc2l 7, cr15, [lr], #-644 @ 0xfffffd7c │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq sp, r6, ip, lsr #21 │ │ │ │ - rsbseq sp, r6, ip, ror #20 │ │ │ │ - rsbseq lr, r6, sl, ror #8 │ │ │ │ + ldrhteq sp, [r6], #-160 @ 0xffffff60 │ │ │ │ + rsbseq sp, r6, r0, ror sl │ │ │ │ + rsbseq lr, r6, lr, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d13, d12 │ │ │ │ stmdbmi fp, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102155,17 +102155,17 @@ │ │ │ │ teqpvs sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe3b4342 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ mcrr2 7, 10, pc, r8, cr1 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq sp, r6, r0, ror #20 │ │ │ │ - rsbseq sp, r6, r0, lsr #20 │ │ │ │ - rsbseq lr, r6, lr, lsl r4 │ │ │ │ + rsbseq sp, r6, r4, ror #20 │ │ │ │ + rsbseq sp, r6, r4, lsr #20 │ │ │ │ + rsbseq lr, r6, r2, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd6e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d13, d12 │ │ │ │ stmdbmi fp, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102175,17 +102175,17 @@ │ │ │ │ cmppvs pc, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 19b4392 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ stc2 7, cr15, [r0], #-644 @ 0xfffffd7c │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq sp, r6, r0, lsl sl │ │ │ │ - ldrsbteq sp, [r6], #-144 @ 0xffffff70 │ │ │ │ - rsbseq lr, r6, lr, asr #7 │ │ │ │ + rsbseq sp, r6, r4, lsl sl │ │ │ │ + ldrsbteq sp, [r6], #-148 @ 0xffffff6c │ │ │ │ + ldrsbteq lr, [r6], #-50 @ 0xffffffce │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d13, d12 │ │ │ │ stmdbmi sl, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102194,17 +102194,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ msrvs (UNDEF: 100), r3 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fb43e2 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx ffeb43ea │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq sp, r6, r0, asr #19 │ │ │ │ - rsbseq sp, r6, r0, lsl #19 │ │ │ │ - rsbseq lr, r6, lr, ror r3 │ │ │ │ + rsbseq sp, r6, r4, asr #19 │ │ │ │ + rsbseq sp, r6, r4, lsl #19 │ │ │ │ + rsbseq lr, r6, r2, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd77c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d13, d12 │ │ │ │ stmdbmi sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102213,17 +102213,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmnpvs r9, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 63442e │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx ff534436 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq sp, r6, r4, ror r9 │ │ │ │ - rsbseq sp, r6, r4, lsr r9 │ │ │ │ - rsbseq lr, r6, r2, lsr r3 │ │ │ │ + rsbseq sp, r6, r8, ror r9 │ │ │ │ + rsbseq sp, r6, r8, lsr r9 │ │ │ │ + rsbseq lr, r6, r6, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd7c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [sl], r0 @ │ │ │ │ strls r9, [r0], #-3084 @ 0xfffff3f4 │ │ │ │ strls r9, [r1], #-3085 @ 0xfffff3f3 │ │ │ │ strls r9, [r2], #-3086 @ 0xfffff3f2 │ │ │ │ @@ -102241,16 +102241,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff934494 │ │ │ │ stmdbls r9, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ blls 2f5490 >::_M_default_append(unsigned int)@@Base+0x728fc> │ │ │ │ andlt r4, sl, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq sp, r6, ip, asr #17 │ │ │ │ - rsbseq pc, r6, r8, asr r8 @ │ │ │ │ + ldrsbteq sp, [r6], #-128 @ 0xffffff80 │ │ │ │ + rsbseq pc, r6, ip, asr r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldmdavs r3, {r0, r2, r9, fp, ip, pc} │ │ │ │ svclt 0x00182b01 │ │ │ │ @ instruction: 0xdd062901 │ │ │ │ @@ -102305,18 +102305,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1934594 │ │ │ │ stmdbls fp, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ blls 375390 >::_M_default_append(unsigned int)@@Base+0xf27fc> │ │ │ │ movwcs lr, #6097 @ 0x17d1 │ │ │ │ @ instruction: 0x47704618 │ │ │ │ - rsbseq sp, r6, r6, lsr #16 │ │ │ │ - ldrhteq pc, [r6], #-114 @ 0xffffff8e @ │ │ │ │ - rsbseq sp, r6, ip, asr #15 │ │ │ │ - rsbseq pc, r6, r8, asr r7 @ │ │ │ │ + rsbseq sp, r6, sl, lsr #16 │ │ │ │ + ldrhteq pc, [r6], #-118 @ 0xffffff8a @ │ │ │ │ + ldrsbteq sp, [r6], #-112 @ 0xffffff90 │ │ │ │ + rsbseq pc, r6, ip, asr r7 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ pkhbtmi fp, r3, r3, lsl #1 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ blmi c8900c │ │ │ │ @@ -102365,20 +102365,20 @@ │ │ │ │ @ instruction: 0xf7a1300c │ │ │ │ stmdami sl, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ ldrb pc, [r6, r7, lsr #21] @ │ │ │ │ svc 0x0032f79a │ │ │ │ addeq r8, r2, r0, asr #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r6, r6, lsr #15 │ │ │ │ + rsbseq sp, r6, sl, lsr #15 │ │ │ │ addeq r8, r2, r6, asr r2 │ │ │ │ - ldrshteq sp, [r6], #-108 @ 0xffffff94 │ │ │ │ - rsbseq pc, r6, r8, lsl #13 │ │ │ │ - ldrsbteq sp, [r6], #-110 @ 0xffffff92 │ │ │ │ - rsbseq lr, r6, r4 │ │ │ │ + rsbseq sp, r6, r0, lsl #14 │ │ │ │ + rsbseq pc, r6, ip, lsl #13 │ │ │ │ + rsbseq sp, r6, r2, ror #13 │ │ │ │ + rsbseq lr, r6, r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, r2, ror #27 │ │ │ │ ldrbtmi r4, [sp], #-3298 @ 0xfffff31e │ │ │ │ ldrdhi pc, [ip], sp │ │ │ │ @@ -102605,28 +102605,28 @@ │ │ │ │ blvc ff2727b0 │ │ │ │ beq fe4b241c │ │ │ │ @ instruction: 0xf79ae790 │ │ │ │ svclt 0x0000ed56 │ │ │ │ addeq r8, r2, lr, asr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r8, r2, r2, asr r1 │ │ │ │ - ldrshteq sp, [r6], #-82 @ 0xffffffae │ │ │ │ - rsbseq sp, r6, lr, ror #13 │ │ │ │ - ldrsbteq sp, [r6], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq pc, r6, r6, ror #10 │ │ │ │ - @ instruction: 0x0076d59c │ │ │ │ - @ instruction: 0x0076d492 │ │ │ │ - @ instruction: 0x0076d390 │ │ │ │ - rsbseq pc, r6, ip, lsl r3 @ │ │ │ │ - rsbseq sp, r6, r6, ror r3 │ │ │ │ - rsbseq pc, r6, r2, lsl #6 │ │ │ │ - rsbseq sp, r6, ip, asr r3 │ │ │ │ - rsbseq pc, r6, r8, ror #5 │ │ │ │ - rsbseq sp, r6, r2, asr #6 │ │ │ │ - rsbseq pc, r6, lr, asr #5 │ │ │ │ + ldrshteq sp, [r6], #-86 @ 0xffffffaa │ │ │ │ + ldrshteq sp, [r6], #-98 @ 0xffffff9e │ │ │ │ + ldrsbteq sp, [r6], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq pc, r6, sl, ror #10 │ │ │ │ + rsbseq sp, r6, r0, lsr #11 │ │ │ │ + @ instruction: 0x0076d496 │ │ │ │ + @ instruction: 0x0076d394 │ │ │ │ + rsbseq pc, r6, r0, lsr #6 │ │ │ │ + rsbseq sp, r6, sl, ror r3 │ │ │ │ + rsbseq pc, r6, r6, lsl #6 │ │ │ │ + rsbseq sp, r6, r0, ror #6 │ │ │ │ + rsbseq pc, r6, ip, ror #5 │ │ │ │ + rsbseq sp, r6, r6, asr #6 │ │ │ │ + ldrsbteq pc, [r6], #-34 @ 0xffffffde @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ ldreq pc, [r0, ip, asr #17]! │ │ │ │ stmmi ip, {r0, r7, r9, sl, lr} │ │ │ │ strmi r4, [lr], -ip, lsl #23 │ │ │ │ bmi fe387e08 │ │ │ │ @@ -102766,34 +102766,34 @@ │ │ │ │ ldmdami r9, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi sl, [r8], #-2313 @ 0xfffff6f7 │ │ │ │ @ instruction: 0xff86f7a0 │ │ │ │ @ instruction: 0xf058a809 │ │ │ │ str pc, [fp, fp, asr #6] │ │ │ │ addeq r7, r2, ip, ror #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r6, ip, ror #26 │ │ │ │ + rsbseq sp, r6, r0, ror sp │ │ │ │ ldrdeq r7, [r2], r8 │ │ │ │ - rsbseq r5, ip, r6, asr ip │ │ │ │ + rsbseq r5, ip, sl, asr ip │ │ │ │ andeq r0, r0, r8, lsr #26 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ muleq r0, r4, pc @ │ │ │ │ - rsbseq fp, fp, r4, lsr #5 │ │ │ │ - rsbseq sp, r6, r6, lsr #26 │ │ │ │ - rsbseq sp, r6, ip, lsr #26 │ │ │ │ - ldrshteq sp, [r6], #-202 @ 0xffffff36 │ │ │ │ - @ instruction: 0x0076dc94 │ │ │ │ - rsbseq fp, fp, r0, lsl r2 │ │ │ │ - rsbseq sp, r6, sl, lsl #3 │ │ │ │ - rsbseq pc, r6, r6, lsl r1 @ │ │ │ │ + rsbseq fp, fp, r8, lsr #5 │ │ │ │ + rsbseq sp, r6, sl, lsr #26 │ │ │ │ + rsbseq sp, r6, r0, lsr sp │ │ │ │ + ldrshteq sp, [r6], #-206 @ 0xffffff32 │ │ │ │ + @ instruction: 0x0076dc98 │ │ │ │ + rsbseq fp, fp, r4, lsl r2 │ │ │ │ + rsbseq sp, r6, lr, lsl #3 │ │ │ │ + rsbseq pc, r6, sl, lsl r1 @ │ │ │ │ addeq r7, r2, r4, lsr #25 │ │ │ │ - ldrhteq fp, [fp], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq sp, r6, sl, lsl r1 │ │ │ │ - rsbseq pc, r6, r6, lsr #1 │ │ │ │ - @ instruction: 0x0076d09e │ │ │ │ - rsbseq sp, r6, r2, ror #22 │ │ │ │ + ldrhteq fp, [fp], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq sp, r6, lr, lsl r1 │ │ │ │ + rsbseq pc, r6, sl, lsr #1 │ │ │ │ + rsbseq sp, r6, r2, lsr #1 │ │ │ │ + rsbseq sp, r6, r6, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febce0b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2316 @ 0xfffff6f4 │ │ │ │ vshr.u64 d15, d10, #40 │ │ │ │ vrhadd.u d27, d12, d24 │ │ │ │ @@ -102803,17 +102803,17 @@ │ │ │ │ @ instruction: 0x71a1f243 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 7, cr15, cr12, cr0, {5} │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xff38f7a0 │ │ │ │ andeq pc, sl, pc, rrx │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq sp, r6, r6, asr #32 │ │ │ │ - rsbseq sp, r6, r0 │ │ │ │ - rsbseq sp, r6, r6, lsr #18 │ │ │ │ + rsbseq sp, r6, sl, asr #32 │ │ │ │ + rsbseq sp, r6, r4 │ │ │ │ + rsbseq sp, r6, sl, lsr #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl febd9b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, pc, r0, lsr #31 │ │ │ │ andcs r4, r1, #148, 12 @ 0x9400000 │ │ │ │ movwcs r4, #1694 @ 0x69e │ │ │ │ @@ -102868,19 +102868,19 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [ip, #640]! @ 0x280 │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ cdp2 7, 11, cr15, cr8, cr0, {5} │ │ │ │ andcs r9, r1, #573440 @ 0x8c000 │ │ │ │ movweq pc, #41071 @ 0xa06f @ │ │ │ │ ldr r6, [fp, sl] │ │ │ │ - rsbseq ip, r6, r2, asr #31 │ │ │ │ - rsbseq ip, r6, ip, lsl pc │ │ │ │ - rsbseq lr, r6, r8, lsr #29 │ │ │ │ - rsbseq ip, r6, r0, lsl #30 │ │ │ │ - rsbseq sp, r6, r6, lsr #16 │ │ │ │ + rsbseq ip, r6, r6, asr #31 │ │ │ │ + rsbseq ip, r6, r0, lsr #30 │ │ │ │ + rsbseq lr, r6, ip, lsr #29 │ │ │ │ + rsbseq ip, r6, r4, lsl #30 │ │ │ │ + rsbseq sp, r6, sl, lsr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1324c4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4616b091 │ │ │ │ stmdbeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -103181,29 +103181,29 @@ │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mcrr2 7, 10, pc, r8, cr0 @ │ │ │ │ @ instruction: 0xf79ae7ef │ │ │ │ svclt 0x0000e8d4 │ │ │ │ addeq r7, r2, r2, ror #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r6, r6, ror lr │ │ │ │ - rsbseq lr, r6, r0, lsl #28 │ │ │ │ + rsbseq ip, r6, sl, ror lr │ │ │ │ + rsbseq lr, r6, r4, lsl #28 │ │ │ │ umulleq r7, r2, r6, r9 │ │ │ │ - rsbseq ip, r6, lr, lsl #28 │ │ │ │ - rsbseq ip, r6, sl, lsl #27 │ │ │ │ - rsbseq ip, r6, r8, ror #23 │ │ │ │ - rsbseq ip, r6, r0, lsr #22 │ │ │ │ - rsbseq lr, r6, ip, lsr #21 │ │ │ │ - ldrhteq ip, [r6], #-166 @ 0xffffff5a │ │ │ │ - rsbseq lr, r6, r2, asr #20 │ │ │ │ - rsbseq ip, r6, r0, ror sl │ │ │ │ - rsbseq ip, r6, r2, asr #20 │ │ │ │ - rsbseq lr, r6, ip, asr #19 │ │ │ │ - rsbseq ip, r6, r4, lsr #20 │ │ │ │ - rsbseq lr, r6, lr, lsr #19 │ │ │ │ + rsbseq ip, r6, r2, lsl lr │ │ │ │ + rsbseq ip, r6, lr, lsl #27 │ │ │ │ + rsbseq ip, r6, ip, ror #23 │ │ │ │ + rsbseq ip, r6, r4, lsr #22 │ │ │ │ + ldrhteq lr, [r6], #-160 @ 0xffffff60 │ │ │ │ + ldrhteq ip, [r6], #-170 @ 0xffffff56 │ │ │ │ + rsbseq lr, r6, r6, asr #20 │ │ │ │ + rsbseq ip, r6, r4, ror sl │ │ │ │ + rsbseq ip, r6, r6, asr #20 │ │ │ │ + ldrsbteq lr, [r6], #-144 @ 0xffffff70 │ │ │ │ + rsbseq ip, r6, r8, lsr #20 │ │ │ │ + ldrhteq lr, [r6], #-146 @ 0xffffff6e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1eb5850 │ │ │ │ @ instruction: 0x460f4cbb │ │ │ │ @ instruction: 0xf2ad49bb │ │ │ │ ldrbtmi r4, [ip], #-3428 @ 0xfffff29c │ │ │ │ @@ -103390,26 +103390,26 @@ │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strb r4, [r4, -sl, asr #13]! │ │ │ │ @ instruction: 0x46924654 │ │ │ │ @ instruction: 0xf799e761 │ │ │ │ svclt 0x0000ef32 │ │ │ │ addeq r7, r2, r6, ror #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r6, r0, ror #18 │ │ │ │ - rsbseq lr, r6, ip, ror #17 │ │ │ │ - rsbseq ip, r6, r8, asr #18 │ │ │ │ - ldrsbteq lr, [r6], #-132 @ 0xffffff7c │ │ │ │ + rsbseq ip, r6, r4, ror #18 │ │ │ │ + ldrshteq lr, [r6], #-128 @ 0xffffff80 │ │ │ │ + rsbseq ip, r6, ip, asr #18 │ │ │ │ + ldrsbteq lr, [r6], #-136 @ 0xffffff78 │ │ │ │ addeq r7, r2, r0, asr r4 │ │ │ │ - ldrsbteq sp, [r6], #-34 @ 0xffffffde │ │ │ │ - rsbseq ip, r6, r4, lsr r7 │ │ │ │ - rsbseq lr, r6, r0, asr #13 │ │ │ │ - rsbseq ip, r6, r6, lsl #14 │ │ │ │ - @ instruction: 0x0076e692 │ │ │ │ - rsbseq ip, r6, ip, ror #13 │ │ │ │ - rsbseq lr, r6, r8, ror r6 │ │ │ │ + ldrsbteq sp, [r6], #-38 @ 0xffffffda │ │ │ │ + rsbseq ip, r6, r8, lsr r7 │ │ │ │ + rsbseq lr, r6, r4, asr #13 │ │ │ │ + rsbseq ip, r6, sl, lsl #14 │ │ │ │ + @ instruction: 0x0076e696 │ │ │ │ + ldrshteq ip, [r6], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq lr, r6, ip, ror r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 132d08 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ ldrmi fp, [r3], pc, lsr #1 │ │ │ │ blcs fe3b5be0 │ │ │ │ @@ -104151,52 +104151,52 @@ │ │ │ │ ldrbtmi r0, [fp], #-2304 @ 0xfffff700 │ │ │ │ blmi b1d030 │ │ │ │ ldrbtmi r9, [fp], #-1559 @ 0xfffff9e9 │ │ │ │ subs r9, r9, r6, lsl r3 │ │ │ │ addeq r7, r2, r4, lsr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r7, r2, ip, lsl #2 │ │ │ │ - rsbseq ip, r6, r8, lsr r4 │ │ │ │ - ldrshteq ip, [r6], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq lr, r6, r8, lsl #7 │ │ │ │ - ldrsbteq ip, [r6], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq lr, r6, r8, ror #6 │ │ │ │ - rsbseq ip, r6, sl, lsr r3 │ │ │ │ - rsbseq lr, r6, r4, asr #5 │ │ │ │ - rsbseq ip, r6, sl, lsl r3 │ │ │ │ - rsbseq lr, r6, r4, lsr #5 │ │ │ │ - ldrshteq ip, [r6], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq lr, r6, r2, lsl #5 │ │ │ │ - ldrsbteq ip, [r6], #-38 @ 0xffffffda │ │ │ │ - rsbseq lr, r6, r0, ror #4 │ │ │ │ - rsbseq ip, r6, r4, ror r2 │ │ │ │ - rsbseq ip, r6, r6, lsl r2 │ │ │ │ - rsbseq ip, r6, r2, ror r0 │ │ │ │ - rsbseq ip, r6, r4, rrx │ │ │ │ - rsbseq ip, r6, r4, lsr #1 │ │ │ │ - rsbseq fp, r6, r0, ror pc │ │ │ │ - rsbseq fp, r6, r6, ror lr │ │ │ │ - rsbseq fp, r6, r4, asr #25 │ │ │ │ - rsbseq sp, r6, r0, asr ip │ │ │ │ - rsbseq fp, r6, r8, lsr #25 │ │ │ │ - rsbseq sp, r6, r4, lsr ip │ │ │ │ - rsbseq fp, r6, ip, lsl #25 │ │ │ │ - rsbseq sp, r6, r8, lsl ip │ │ │ │ - rsbseq fp, r6, ip, ror #24 │ │ │ │ - ldrshteq sp, [r6], #-184 @ 0xffffff48 │ │ │ │ - rsbseq fp, r6, r0, asr ip │ │ │ │ - ldrsbteq sp, [r6], #-188 @ 0xffffff44 │ │ │ │ - ldrshteq fp, [r6], #-184 @ 0xffffff48 │ │ │ │ - rsbseq fp, r6, r2, ror #23 │ │ │ │ - rsbseq sp, r6, lr, ror #22 │ │ │ │ + rsbseq ip, r6, ip, lsr r4 │ │ │ │ + rsbseq ip, r6, r2, lsl #8 │ │ │ │ + rsbseq lr, r6, ip, lsl #7 │ │ │ │ + rsbseq ip, r6, r2, ror #7 │ │ │ │ + rsbseq lr, r6, ip, ror #6 │ │ │ │ + rsbseq ip, r6, lr, lsr r3 │ │ │ │ + rsbseq lr, r6, r8, asr #5 │ │ │ │ + rsbseq ip, r6, lr, lsl r3 │ │ │ │ + rsbseq lr, r6, r8, lsr #5 │ │ │ │ + ldrshteq ip, [r6], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq lr, r6, r6, lsl #5 │ │ │ │ + ldrsbteq ip, [r6], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq lr, r6, r4, ror #4 │ │ │ │ + rsbseq ip, r6, r8, ror r2 │ │ │ │ + rsbseq ip, r6, sl, lsl r2 │ │ │ │ + rsbseq ip, r6, r6, ror r0 │ │ │ │ + rsbseq ip, r6, r8, rrx │ │ │ │ + rsbseq ip, r6, r8, lsr #1 │ │ │ │ + rsbseq fp, r6, r4, ror pc │ │ │ │ + rsbseq fp, r6, sl, ror lr │ │ │ │ + rsbseq fp, r6, r8, asr #25 │ │ │ │ + rsbseq sp, r6, r4, asr ip │ │ │ │ + rsbseq fp, r6, ip, lsr #25 │ │ │ │ + rsbseq sp, r6, r8, lsr ip │ │ │ │ + @ instruction: 0x0076bc90 │ │ │ │ + rsbseq sp, r6, ip, lsl ip │ │ │ │ + rsbseq fp, r6, r0, ror ip │ │ │ │ + ldrshteq sp, [r6], #-188 @ 0xffffff44 │ │ │ │ + rsbseq fp, r6, r4, asr ip │ │ │ │ + rsbseq sp, r6, r0, ror #23 │ │ │ │ + ldrshteq fp, [r6], #-188 @ 0xffffff44 │ │ │ │ + rsbseq fp, r6, r6, ror #23 │ │ │ │ + rsbseq sp, r6, r2, ror fp │ │ │ │ + rsbseq fp, r6, r6, lsr #22 │ │ │ │ + rsbseq fp, r6, r2, lsr fp │ │ │ │ + rsbseq fp, r6, ip, lsr #22 │ │ │ │ rsbseq fp, r6, r2, lsr #22 │ │ │ │ - rsbseq fp, r6, lr, lsr #22 │ │ │ │ - rsbseq fp, r6, r8, lsr #22 │ │ │ │ - rsbseq fp, r6, lr, lsl fp │ │ │ │ - rsbseq fp, r6, r6, lsl fp │ │ │ │ + rsbseq fp, r6, sl, lsl fp │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f45d1 │ │ │ │ @ instruction: 0xf8dbaa2e │ │ │ │ @ instruction: 0x461a3078 │ │ │ │ eorcc pc, r9, r1, asr r8 @ │ │ │ │ stmeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ smlalsle r4, r1, r3, r2 │ │ │ │ @@ -105035,101 +105035,101 @@ │ │ │ │ ldc2l 7, cr15, [r0, #632] @ 0x278 │ │ │ │ strt r9, [r1], #-2572 @ 0xfffff5f4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ - rsbseq fp, r6, r0, ror #14 │ │ │ │ - rsbseq fp, r6, r8, asr r7 │ │ │ │ - @ instruction: 0x0076b590 │ │ │ │ - rsbseq sp, r6, sl, lsl r5 │ │ │ │ - rsbseq fp, r6, r4, lsr r5 │ │ │ │ - ldrhteq sp, [r6], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq ip, r6, r8, lsr #32 │ │ │ │ - rsbseq fp, r6, lr, ror #9 │ │ │ │ - rsbseq sp, r6, r8, ror r4 │ │ │ │ - rsbseq fp, r6, lr, asr #9 │ │ │ │ - rsbseq sp, r6, r8, asr r4 │ │ │ │ - rsbseq fp, r6, ip, asr r4 │ │ │ │ - rsbseq sl, r6, r4, ror r1 │ │ │ │ - rsbseq sl, r6, r2, asr r1 │ │ │ │ - rsbseq fp, r6, r2, lsl #27 │ │ │ │ - rsbseq fp, r6, r4, lsr r2 │ │ │ │ - ldrhteq sp, [r6], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq fp, r6, r0, lsl r2 │ │ │ │ - @ instruction: 0x0076d198 │ │ │ │ - rsbseq fp, r6, ip, ror #3 │ │ │ │ - rsbseq sp, r6, r4, ror r1 │ │ │ │ - ldrhteq fp, [r6], #-16 │ │ │ │ - rsbseq sp, r6, sl, lsr r1 │ │ │ │ - @ instruction: 0x0076b190 │ │ │ │ - rsbseq sp, r6, r8, lsl r1 │ │ │ │ - rsbseq fp, r6, ip, ror #2 │ │ │ │ - ldrshteq sp, [r6], #-4 │ │ │ │ - rsbseq fp, r6, ip, asr #2 │ │ │ │ - ldrsbteq sp, [r6], #-4 │ │ │ │ - rsbseq fp, r6, r8, ror ip │ │ │ │ - rsbseq fp, r6, r8, lsl r1 │ │ │ │ - rsbseq sp, r6, r2, lsr #1 │ │ │ │ - ldrshteq fp, [r6], #-10 │ │ │ │ - rsbseq sp, r6, r2, lsl #1 │ │ │ │ - ldrsbteq fp, [r6], #-6 │ │ │ │ - rsbseq sp, r6, lr, asr r0 │ │ │ │ - rsbseq fp, r6, sl, lsl ip │ │ │ │ - rsbseq fp, r6, r2, lsr #1 │ │ │ │ - rsbseq sp, r6, ip, lsr #32 │ │ │ │ - rsbseq fp, r6, r4, lsl #1 │ │ │ │ - rsbseq sp, r6, ip │ │ │ │ - rsbseq fp, r6, r6, rrx │ │ │ │ - ldrshteq ip, [r6], #-240 @ 0xffffff10 │ │ │ │ - rsbseq fp, r6, ip, asr #32 │ │ │ │ - ldrsbteq ip, [r6], #-246 @ 0xffffff0a │ │ │ │ - rsbseq fp, r6, r2, lsr r0 │ │ │ │ - ldrhteq ip, [r6], #-252 @ 0xffffff04 │ │ │ │ - rsbseq fp, r6, ip, lsl #23 │ │ │ │ - rsbseq fp, r6, r0 │ │ │ │ - rsbseq ip, r6, ip, lsl #31 │ │ │ │ - rsbseq sl, r6, r2, ror #31 │ │ │ │ - rsbseq ip, r6, lr, ror #30 │ │ │ │ - rsbseq sl, r6, lr, ror pc │ │ │ │ - rsbseq sl, r6, r6, ror #30 │ │ │ │ - ldrshteq ip, [r6], #-226 @ 0xffffff1e │ │ │ │ - rsbseq sl, r6, r6, lsl #30 │ │ │ │ - @ instruction: 0x0076ce92 │ │ │ │ - rsbseq sl, r6, r8, ror #29 │ │ │ │ - rsbseq ip, r6, r4, ror lr │ │ │ │ - rsbseq sl, r6, sl, asr #29 │ │ │ │ - rsbseq ip, r6, r6, asr lr │ │ │ │ - rsbseq fp, r6, r8, lsr sl │ │ │ │ - @ instruction: 0x0076ae98 │ │ │ │ - rsbseq ip, r6, r4, lsr #28 │ │ │ │ - rsbseq sl, r6, sl, ror lr │ │ │ │ - rsbseq ip, r6, r6, lsl #28 │ │ │ │ - rsbseq fp, r6, r4, lsl #20 │ │ │ │ - rsbseq sl, r6, ip, asr #28 │ │ │ │ - ldrsbteq ip, [r6], #-216 @ 0xffffff28 │ │ │ │ - ldrshteq fp, [r6], #-146 @ 0xffffff6e │ │ │ │ - rsbseq sl, r6, r0, lsr #28 │ │ │ │ - rsbseq ip, r6, ip, lsr #27 │ │ │ │ - ldrsbteq fp, [r6], #-150 @ 0xffffff6a │ │ │ │ - ldrshteq sl, [r6], #-208 @ 0xffffff30 │ │ │ │ - rsbseq ip, r6, ip, ror sp │ │ │ │ - rsbseq r8, r6, r8, lsl r9 │ │ │ │ - rsbseq sl, r6, r2, asr #27 │ │ │ │ - rsbseq ip, r6, lr, asr #26 │ │ │ │ - rsbseq fp, r6, r8, lsl #19 │ │ │ │ - @ instruction: 0x0076ad92 │ │ │ │ - rsbseq ip, r6, lr, lsl sp │ │ │ │ - rsbseq sl, r6, lr, ror fp │ │ │ │ - rsbseq sl, r6, r4, ror #26 │ │ │ │ - ldrshteq ip, [r6], #-192 @ 0xffffff40 │ │ │ │ - rsbseq fp, r6, r2, asr #18 │ │ │ │ - rsbseq sl, r6, r2, lsr sp │ │ │ │ - ldrhteq ip, [r6], #-206 @ 0xffffff32 │ │ │ │ + rsbseq fp, r6, r4, ror #14 │ │ │ │ + rsbseq fp, r6, ip, asr r7 │ │ │ │ + @ instruction: 0x0076b594 │ │ │ │ + rsbseq sp, r6, lr, lsl r5 │ │ │ │ + rsbseq fp, r6, r8, lsr r5 │ │ │ │ + rsbseq sp, r6, r2, asr #9 │ │ │ │ + rsbseq ip, r6, ip, lsr #32 │ │ │ │ + ldrshteq fp, [r6], #-66 @ 0xffffffbe │ │ │ │ + rsbseq sp, r6, ip, ror r4 │ │ │ │ + ldrsbteq fp, [r6], #-66 @ 0xffffffbe │ │ │ │ + rsbseq sp, r6, ip, asr r4 │ │ │ │ + rsbseq fp, r6, r0, ror #8 │ │ │ │ + rsbseq sl, r6, r8, ror r1 │ │ │ │ + rsbseq sl, r6, r6, asr r1 │ │ │ │ + rsbseq fp, r6, r6, lsl #27 │ │ │ │ + rsbseq fp, r6, r8, lsr r2 │ │ │ │ + rsbseq sp, r6, r2, asr #3 │ │ │ │ + rsbseq fp, r6, r4, lsl r2 │ │ │ │ + @ instruction: 0x0076d19c │ │ │ │ + ldrshteq fp, [r6], #-16 │ │ │ │ + rsbseq sp, r6, r8, ror r1 │ │ │ │ + ldrhteq fp, [r6], #-20 @ 0xffffffec │ │ │ │ + rsbseq sp, r6, lr, lsr r1 │ │ │ │ + @ instruction: 0x0076b194 │ │ │ │ + rsbseq sp, r6, ip, lsl r1 │ │ │ │ + rsbseq fp, r6, r0, ror r1 │ │ │ │ + ldrshteq sp, [r6], #-8 │ │ │ │ + rsbseq fp, r6, r0, asr r1 │ │ │ │ + ldrsbteq sp, [r6], #-8 │ │ │ │ + rsbseq fp, r6, ip, ror ip │ │ │ │ + rsbseq fp, r6, ip, lsl r1 │ │ │ │ + rsbseq sp, r6, r6, lsr #1 │ │ │ │ + ldrshteq fp, [r6], #-14 │ │ │ │ + rsbseq sp, r6, r6, lsl #1 │ │ │ │ + ldrsbteq fp, [r6], #-10 │ │ │ │ + rsbseq sp, r6, r2, rrx │ │ │ │ + rsbseq fp, r6, lr, lsl ip │ │ │ │ + rsbseq fp, r6, r6, lsr #1 │ │ │ │ + rsbseq sp, r6, r0, lsr r0 │ │ │ │ + rsbseq fp, r6, r8, lsl #1 │ │ │ │ + rsbseq sp, r6, r0, lsl r0 │ │ │ │ + rsbseq fp, r6, sl, rrx │ │ │ │ + ldrshteq ip, [r6], #-244 @ 0xffffff0c │ │ │ │ + rsbseq fp, r6, r0, asr r0 │ │ │ │ + ldrsbteq ip, [r6], #-250 @ 0xffffff06 │ │ │ │ + rsbseq fp, r6, r6, lsr r0 │ │ │ │ + rsbseq ip, r6, r0, asr #31 │ │ │ │ + @ instruction: 0x0076bb90 │ │ │ │ + rsbseq fp, r6, r4 │ │ │ │ + @ instruction: 0x0076cf90 │ │ │ │ + rsbseq sl, r6, r6, ror #31 │ │ │ │ + rsbseq ip, r6, r2, ror pc │ │ │ │ + rsbseq sl, r6, r2, lsl #31 │ │ │ │ + rsbseq sl, r6, sl, ror #30 │ │ │ │ + ldrshteq ip, [r6], #-230 @ 0xffffff1a │ │ │ │ + rsbseq sl, r6, sl, lsl #30 │ │ │ │ + @ instruction: 0x0076ce96 │ │ │ │ + rsbseq sl, r6, ip, ror #29 │ │ │ │ + rsbseq ip, r6, r8, ror lr │ │ │ │ + rsbseq sl, r6, lr, asr #29 │ │ │ │ + rsbseq ip, r6, sl, asr lr │ │ │ │ + rsbseq fp, r6, ip, lsr sl │ │ │ │ + @ instruction: 0x0076ae9c │ │ │ │ + rsbseq ip, r6, r8, lsr #28 │ │ │ │ + rsbseq sl, r6, lr, ror lr │ │ │ │ + rsbseq ip, r6, sl, lsl #28 │ │ │ │ + rsbseq fp, r6, r8, lsl #20 │ │ │ │ + rsbseq sl, r6, r0, asr lr │ │ │ │ + ldrsbteq ip, [r6], #-220 @ 0xffffff24 │ │ │ │ + ldrshteq fp, [r6], #-150 @ 0xffffff6a │ │ │ │ + rsbseq sl, r6, r4, lsr #28 │ │ │ │ + ldrhteq ip, [r6], #-208 @ 0xffffff30 │ │ │ │ + ldrsbteq fp, [r6], #-154 @ 0xffffff66 │ │ │ │ + ldrshteq sl, [r6], #-212 @ 0xffffff2c │ │ │ │ + rsbseq ip, r6, r0, lsl #27 │ │ │ │ + rsbseq r8, r6, ip, lsl r9 │ │ │ │ + rsbseq sl, r6, r6, asr #27 │ │ │ │ + rsbseq ip, r6, r2, asr sp │ │ │ │ + rsbseq fp, r6, ip, lsl #19 │ │ │ │ + @ instruction: 0x0076ad96 │ │ │ │ + rsbseq ip, r6, r2, lsr #26 │ │ │ │ + rsbseq sl, r6, r2, lsl #23 │ │ │ │ + rsbseq sl, r6, r8, ror #26 │ │ │ │ + ldrshteq ip, [r6], #-196 @ 0xffffff3c │ │ │ │ + rsbseq fp, r6, r6, asr #18 │ │ │ │ + rsbseq sl, r6, r6, lsr sp │ │ │ │ + rsbseq ip, r6, r2, asr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4614b099 │ │ │ │ strcs pc, [r8], #-2271 @ 0xfffff721 │ │ │ │ strmi r2, [r6], -r0, lsl #10 │ │ │ │ @@ -105388,37 +105388,37 @@ │ │ │ │ blx 14375b0 │ │ │ │ @ instruction: 0x4659481b │ │ │ │ @ instruction: 0xf79e4478 │ │ │ │ str pc, [fp, r9, lsl #22] │ │ │ │ svc 0x0094f797 │ │ │ │ addeq r5, r2, r8, asr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r6, ip, asr #20 │ │ │ │ - ldrsbteq ip, [r6], #-152 @ 0xffffff68 │ │ │ │ - rsbseq sl, r6, r4, lsr sl │ │ │ │ - rsbseq ip, r6, r0, asr #19 │ │ │ │ + rsbseq sl, r6, r0, asr sl │ │ │ │ + ldrsbteq ip, [r6], #-156 @ 0xffffff64 │ │ │ │ + rsbseq sl, r6, r8, lsr sl │ │ │ │ + rsbseq ip, r6, r4, asr #19 │ │ │ │ addeq r5, r2, sl, asr r5 │ │ │ │ - rsbseq sl, r6, lr, ror #19 │ │ │ │ - rsbseq ip, r6, sl, ror r9 │ │ │ │ - rsbseq sl, r6, r2, lsr #19 │ │ │ │ - rsbseq ip, r6, lr, lsr #18 │ │ │ │ - rsbseq sl, r6, r6, lsr #17 │ │ │ │ - rsbseq ip, r6, r2, lsr r8 │ │ │ │ - rsbseq sl, r6, sl, lsl #17 │ │ │ │ - rsbseq ip, r6, r6, lsl r8 │ │ │ │ - rsbseq sl, r6, r2, ror r8 │ │ │ │ - ldrshteq ip, [r6], #-126 @ 0xffffff82 │ │ │ │ - rsbseq sl, r6, r8, lsl r8 │ │ │ │ - rsbseq ip, r6, r4, lsr #15 │ │ │ │ - ldrsbteq sl, [r6], #-124 @ 0xffffff84 │ │ │ │ - rsbseq ip, r6, r8, ror #14 │ │ │ │ - rsbseq sl, r6, r0, asr #15 │ │ │ │ - rsbseq ip, r6, ip, asr #14 │ │ │ │ - rsbseq sl, r6, r4, lsr #15 │ │ │ │ - rsbseq ip, r6, r0, lsr r7 │ │ │ │ + ldrshteq sl, [r6], #-146 @ 0xffffff6e │ │ │ │ + rsbseq ip, r6, lr, ror r9 │ │ │ │ + rsbseq sl, r6, r6, lsr #19 │ │ │ │ + rsbseq ip, r6, r2, lsr r9 │ │ │ │ + rsbseq sl, r6, sl, lsr #17 │ │ │ │ + rsbseq ip, r6, r6, lsr r8 │ │ │ │ + rsbseq sl, r6, lr, lsl #17 │ │ │ │ + rsbseq ip, r6, sl, lsl r8 │ │ │ │ + rsbseq sl, r6, r6, ror r8 │ │ │ │ + rsbseq ip, r6, r2, lsl #16 │ │ │ │ + rsbseq sl, r6, ip, lsl r8 │ │ │ │ + rsbseq ip, r6, r8, lsr #15 │ │ │ │ + rsbseq sl, r6, r0, ror #15 │ │ │ │ + rsbseq ip, r6, ip, ror #14 │ │ │ │ + rsbseq sl, r6, r4, asr #15 │ │ │ │ + rsbseq ip, r6, r0, asr r7 │ │ │ │ + rsbseq sl, r6, r8, lsr #15 │ │ │ │ + rsbseq ip, r6, r4, lsr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [r8], r3, asr #1 │ │ │ │ strmi r4, [r8], -r3, lsl #13 │ │ │ │ @ instruction: 0xf8df921c │ │ │ │ @@ -106032,47 +106032,47 @@ │ │ │ │ blls 4f3f0c │ │ │ │ blcs 94eb8 │ │ │ │ ldcge 4, cr15, [sp, #252] @ 0xfc │ │ │ │ @ instruction: 0xf0e74658 │ │ │ │ @ instruction: 0xe600f0dd │ │ │ │ addeq r5, r2, r0, asr #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r6, ip, lsr #10 │ │ │ │ - ldrhteq ip, [r6], #-70 @ 0xffffffba │ │ │ │ - rsbseq sl, r6, r0, lsl r5 │ │ │ │ - @ instruction: 0x0076c49a │ │ │ │ + rsbseq sl, r6, r0, lsr r5 │ │ │ │ + ldrhteq ip, [r6], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq sl, r6, r4, lsl r5 │ │ │ │ + @ instruction: 0x0076c49e │ │ │ │ addeq r5, r2, r0, lsr r0 │ │ │ │ - rsbseq sl, r6, sl, lsl #9 │ │ │ │ - rsbseq sl, r6, r8, asr r3 │ │ │ │ - rsbseq sl, r6, r4, ror #5 │ │ │ │ - rsbseq ip, r6, lr, ror #4 │ │ │ │ - rsbseq sl, r6, r4, asr #5 │ │ │ │ - rsbseq ip, r6, lr, asr #4 │ │ │ │ - @ instruction: 0x0076a298 │ │ │ │ - rsbseq ip, r6, r2, lsr #4 │ │ │ │ - rsbseq sl, r6, r8, ror r2 │ │ │ │ - rsbseq ip, r6, r2, lsl #4 │ │ │ │ - rsbseq sl, r6, sl, asr #3 │ │ │ │ - rsbseq ip, r6, r4, asr r1 │ │ │ │ - rsbseq sl, r6, sl, lsr #3 │ │ │ │ - rsbseq ip, r6, r4, lsr r1 │ │ │ │ - rsbseq sl, r6, sl, lsr #2 │ │ │ │ - rsbseq sl, r6, r6, lsl #2 │ │ │ │ - @ instruction: 0x0076c092 │ │ │ │ - rsbseq sl, r6, lr, ror #1 │ │ │ │ - rsbseq ip, r6, sl, ror r0 │ │ │ │ - ldrsbteq sl, [r6], #-6 │ │ │ │ - rsbseq ip, r6, r2, rrx │ │ │ │ - rsbseq sl, r6, r8, lsl #1 │ │ │ │ + rsbseq sl, r6, lr, lsl #9 │ │ │ │ + rsbseq sl, r6, ip, asr r3 │ │ │ │ + rsbseq sl, r6, r8, ror #5 │ │ │ │ + rsbseq ip, r6, r2, ror r2 │ │ │ │ + rsbseq sl, r6, r8, asr #5 │ │ │ │ + rsbseq ip, r6, r2, asr r2 │ │ │ │ + @ instruction: 0x0076a29c │ │ │ │ + rsbseq ip, r6, r6, lsr #4 │ │ │ │ + rsbseq sl, r6, ip, ror r2 │ │ │ │ + rsbseq ip, r6, r6, lsl #4 │ │ │ │ + rsbseq sl, r6, lr, asr #3 │ │ │ │ + rsbseq ip, r6, r8, asr r1 │ │ │ │ + rsbseq sl, r6, lr, lsr #3 │ │ │ │ + rsbseq ip, r6, r8, lsr r1 │ │ │ │ + rsbseq sl, r6, lr, lsr #2 │ │ │ │ + rsbseq sl, r6, sl, lsl #2 │ │ │ │ + @ instruction: 0x0076c096 │ │ │ │ + ldrshteq sl, [r6], #-2 │ │ │ │ + rsbseq ip, r6, lr, ror r0 │ │ │ │ + ldrsbteq sl, [r6], #-10 │ │ │ │ + rsbseq ip, r6, r6, rrx │ │ │ │ + rsbseq sl, r6, ip, lsl #1 │ │ │ │ @ instruction: 0xfffea60b │ │ │ │ - rsbseq sl, r6, r4, lsl #1 │ │ │ │ - rsbseq r9, r6, r2, lsl lr │ │ │ │ - @ instruction: 0x0076bd9e │ │ │ │ - ldrshteq r9, [r6], #-218 @ 0xffffff26 │ │ │ │ - rsbseq fp, r6, r6, lsl #27 │ │ │ │ + rsbseq sl, r6, r8, lsl #1 │ │ │ │ + rsbseq r9, r6, r6, lsl lr │ │ │ │ + rsbseq fp, r6, r2, lsr #27 │ │ │ │ + ldrshteq r9, [r6], #-222 @ 0xffffff22 │ │ │ │ + rsbseq fp, r6, sl, lsl #27 │ │ │ │ ldrbeq r9, [r8, -sp, asr #22] │ │ │ │ ldcge 5, cr15, [r7, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf0b54658 │ │ │ │ stmdacs r0, {r0, r1, r2, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf0d44658 │ │ │ │ @ instruction: 0x4606f651 │ │ │ │ @@ -106889,50 +106889,50 @@ │ │ │ │ stmdami r8!, {r0, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf79c300c │ │ │ │ stmdami r6!, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf79c4478 │ │ │ │ ldrb pc, [r4, r9, asr #30] @ │ │ │ │ - rsbseq r9, r6, r8, lsl #25 │ │ │ │ - rsbseq r9, r6, ip, lsr #24 │ │ │ │ - rsbseq r9, r6, r6, ror fp │ │ │ │ - rsbseq r9, r6, ip, ror #22 │ │ │ │ - ldrsbteq r9, [r6], #-154 @ 0xffffff66 │ │ │ │ - rsbseq fp, r6, r2, ror #18 │ │ │ │ - ldrhteq r9, [r6], #-152 @ 0xffffff68 │ │ │ │ - rsbseq fp, r6, r2, asr #18 │ │ │ │ - @ instruction: 0x0076999a │ │ │ │ - rsbseq fp, r6, r2, lsr #18 │ │ │ │ - rsbseq r9, r6, r8, ror r9 │ │ │ │ - rsbseq fp, r6, r2, lsl #18 │ │ │ │ - rsbseq r9, r6, r8, asr r9 │ │ │ │ - rsbseq fp, r6, r2, ror #17 │ │ │ │ - rsbseq r9, r6, r6, lsl #16 │ │ │ │ - @ instruction: 0x0076979e │ │ │ │ - rsbseq fp, r6, r6, lsr #14 │ │ │ │ - ldrshteq r9, [r6], #-100 @ 0xffffff9c │ │ │ │ - rsbseq fp, r6, r6, lsl #13 │ │ │ │ - rsbseq r9, r6, r8, ror #11 │ │ │ │ - rsbseq r9, r6, r0, ror #11 │ │ │ │ - rsbseq r9, r6, lr, lsr #11 │ │ │ │ - rsbseq r9, r6, r0, lsr #11 │ │ │ │ - ldrsbteq r9, [r6], #-20 @ 0xffffffec │ │ │ │ - rsbseq r9, r6, lr, lsr #1 │ │ │ │ - rsbseq fp, r6, sl, lsr r0 │ │ │ │ - @ instruction: 0x00769096 │ │ │ │ - rsbseq fp, r6, r2, lsr #32 │ │ │ │ - rsbseq r9, r6, sl, ror r0 │ │ │ │ - rsbseq fp, r6, r4 │ │ │ │ - rsbseq r9, r6, sl, asr r0 │ │ │ │ - rsbseq sl, r6, r4, ror #31 │ │ │ │ - rsbseq r9, r6, r0, asr #32 │ │ │ │ - rsbseq sl, r6, sl, asr #31 │ │ │ │ - rsbseq r9, r6, r6, lsr #32 │ │ │ │ - ldrhteq sl, [r6], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r9, r6, ip, lsl #25 │ │ │ │ + rsbseq r9, r6, r0, lsr ip │ │ │ │ + rsbseq r9, r6, sl, ror fp │ │ │ │ + rsbseq r9, r6, r0, ror fp │ │ │ │ + ldrsbteq r9, [r6], #-158 @ 0xffffff62 │ │ │ │ + rsbseq fp, r6, r6, ror #18 │ │ │ │ + ldrhteq r9, [r6], #-156 @ 0xffffff64 │ │ │ │ + rsbseq fp, r6, r6, asr #18 │ │ │ │ + @ instruction: 0x0076999e │ │ │ │ + rsbseq fp, r6, r6, lsr #18 │ │ │ │ + rsbseq r9, r6, ip, ror r9 │ │ │ │ + rsbseq fp, r6, r6, lsl #18 │ │ │ │ + rsbseq r9, r6, ip, asr r9 │ │ │ │ + rsbseq fp, r6, r6, ror #17 │ │ │ │ + rsbseq r9, r6, sl, lsl #16 │ │ │ │ + rsbseq r9, r6, r2, lsr #15 │ │ │ │ + rsbseq fp, r6, sl, lsr #14 │ │ │ │ + ldrshteq r9, [r6], #-104 @ 0xffffff98 │ │ │ │ + rsbseq fp, r6, sl, lsl #13 │ │ │ │ + rsbseq r9, r6, ip, ror #11 │ │ │ │ + rsbseq r9, r6, r4, ror #11 │ │ │ │ + ldrhteq r9, [r6], #-82 @ 0xffffffae │ │ │ │ + rsbseq r9, r6, r4, lsr #11 │ │ │ │ + ldrsbteq r9, [r6], #-24 @ 0xffffffe8 │ │ │ │ + ldrhteq r9, [r6], #-2 │ │ │ │ + rsbseq fp, r6, lr, lsr r0 │ │ │ │ + @ instruction: 0x0076909a │ │ │ │ + rsbseq fp, r6, r6, lsr #32 │ │ │ │ + rsbseq r9, r6, lr, ror r0 │ │ │ │ + rsbseq fp, r6, r8 │ │ │ │ + rsbseq r9, r6, lr, asr r0 │ │ │ │ + rsbseq sl, r6, r8, ror #31 │ │ │ │ + rsbseq r9, r6, r4, asr #32 │ │ │ │ + rsbseq sl, r6, lr, asr #31 │ │ │ │ + rsbseq r9, r6, sl, lsr #32 │ │ │ │ + ldrhteq sl, [r6], #-244 @ 0xffffff0c │ │ │ │ ldmeq r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf79c300c │ │ │ │ @ instruction: 0xf8dffe39 │ │ │ │ @ instruction: 0xf04f08c8 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 7, 7, pc, cr2, cr12, {4} │ │ │ │ @@ -107490,78 +107490,78 @@ │ │ │ │ stmdami r4, {r3, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x61b5f642 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9dcf79c │ │ │ │ ldrtmi r4, [r1], -r1, asr #16 │ │ │ │ @ instruction: 0xf79c4478 │ │ │ │ strb pc, [sp, #-2711] @ 0xfffff569 @ │ │ │ │ - rsbseq r8, r6, sl, ror pc │ │ │ │ - rsbseq sl, r6, r2, lsl #30 │ │ │ │ - rsbseq r8, r6, ip, asr pc │ │ │ │ - rsbseq sl, r6, r4, ror #29 │ │ │ │ - rsbseq r8, r6, lr, lsr pc │ │ │ │ - rsbseq sl, r6, r6, asr #29 │ │ │ │ - rsbseq r8, r6, lr, lsl pc │ │ │ │ - rsbseq sl, r6, r8, lsr #29 │ │ │ │ - rsbseq r8, r6, r6, lsr #29 │ │ │ │ - rsbseq r8, r6, r6, ror #28 │ │ │ │ - rsbseq r8, r6, sl, lsr #27 │ │ │ │ - @ instruction: 0x00768c94 │ │ │ │ - rsbseq r8, r6, r0, lsl #25 │ │ │ │ - rsbseq sl, r6, sl, lsl #24 │ │ │ │ - rsbseq r8, r6, r4, ror #24 │ │ │ │ - rsbseq sl, r6, lr, ror #23 │ │ │ │ - rsbseq r8, r6, r8, asr #24 │ │ │ │ - ldrsbteq sl, [r6], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r8, r6, sl, lsr #24 │ │ │ │ - ldrhteq sl, [r6], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r8, r6, r8, lsl #24 │ │ │ │ - @ instruction: 0x0076ab92 │ │ │ │ - rsbseq r8, r6, r8, ror #23 │ │ │ │ - rsbseq sl, r6, r2, ror fp │ │ │ │ - rsbseq r8, r6, sl, asr #23 │ │ │ │ - rsbseq sl, r6, r2, asr fp │ │ │ │ - rsbseq r8, r6, r8, lsr #23 │ │ │ │ - rsbseq sl, r6, r2, lsr fp │ │ │ │ - rsbseq r8, r6, ip, lsl #23 │ │ │ │ - rsbseq sl, r6, r6, lsl fp │ │ │ │ - rsbseq r8, r6, r6, lsl #21 │ │ │ │ - rsbseq sl, r6, r0, lsl sl │ │ │ │ - rsbseq r8, r6, r6, ror r9 │ │ │ │ - rsbseq sl, r6, r2, lsl #18 │ │ │ │ - rsbseq r8, r6, r6, lsr #17 │ │ │ │ - rsbseq sl, r6, r2, lsr r8 │ │ │ │ - rsbseq r8, r6, sl, ror r8 │ │ │ │ - rsbseq sl, r6, r6, lsl #16 │ │ │ │ - rsbseq r8, r6, r0, ror #16 │ │ │ │ - rsbseq sl, r6, ip, ror #15 │ │ │ │ - rsbseq r8, r6, r8, asr #16 │ │ │ │ - ldrsbteq sl, [r6], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r8, r6, r6, lsr #16 │ │ │ │ - ldrhteq sl, [r6], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r8, r6, sl, lsl #16 │ │ │ │ - @ instruction: 0x0076a794 │ │ │ │ - rsbseq r8, r6, r8, ror #15 │ │ │ │ - rsbseq sl, r6, r2, ror r7 │ │ │ │ - rsbseq r8, r6, lr, asr #15 │ │ │ │ - rsbseq sl, r6, r8, asr r7 │ │ │ │ - ldrhteq r8, [r6], #-116 @ 0xffffff8c │ │ │ │ - rsbseq sl, r6, lr, lsr r7 │ │ │ │ - rsbseq r8, r6, r6, ror #14 │ │ │ │ - ldrshteq sl, [r6], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r8, r6, r6, asr #14 │ │ │ │ - ldrsbteq sl, [r6], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r8, r6, r2, lsl r7 │ │ │ │ - @ instruction: 0x0076a69c │ │ │ │ - ldrshteq r8, [r6], #-102 @ 0xffffff9a │ │ │ │ - rsbseq sl, r6, r0, lsl #13 │ │ │ │ - ldrsbteq r8, [r6], #-108 @ 0xffffff94 │ │ │ │ - rsbseq sl, r6, r6, ror #12 │ │ │ │ - rsbseq r8, r6, r0, asr #13 │ │ │ │ - rsbseq sl, r6, ip, asr #12 │ │ │ │ + rsbseq r8, r6, lr, ror pc │ │ │ │ + rsbseq sl, r6, r6, lsl #30 │ │ │ │ + rsbseq r8, r6, r0, ror #30 │ │ │ │ + rsbseq sl, r6, r8, ror #29 │ │ │ │ + rsbseq r8, r6, r2, asr #30 │ │ │ │ + rsbseq sl, r6, sl, asr #29 │ │ │ │ + rsbseq r8, r6, r2, lsr #30 │ │ │ │ + rsbseq sl, r6, ip, lsr #29 │ │ │ │ + rsbseq r8, r6, sl, lsr #29 │ │ │ │ + rsbseq r8, r6, sl, ror #28 │ │ │ │ + rsbseq r8, r6, lr, lsr #27 │ │ │ │ + @ instruction: 0x00768c98 │ │ │ │ + rsbseq r8, r6, r4, lsl #25 │ │ │ │ + rsbseq sl, r6, lr, lsl #24 │ │ │ │ + rsbseq r8, r6, r8, ror #24 │ │ │ │ + ldrshteq sl, [r6], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r8, r6, ip, asr #24 │ │ │ │ + ldrsbteq sl, [r6], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r8, r6, lr, lsr #24 │ │ │ │ + ldrhteq sl, [r6], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r8, r6, ip, lsl #24 │ │ │ │ + @ instruction: 0x0076ab96 │ │ │ │ + rsbseq r8, r6, ip, ror #23 │ │ │ │ + rsbseq sl, r6, r6, ror fp │ │ │ │ + rsbseq r8, r6, lr, asr #23 │ │ │ │ + rsbseq sl, r6, r6, asr fp │ │ │ │ + rsbseq r8, r6, ip, lsr #23 │ │ │ │ + rsbseq sl, r6, r6, lsr fp │ │ │ │ + @ instruction: 0x00768b90 │ │ │ │ + rsbseq sl, r6, sl, lsl fp │ │ │ │ + rsbseq r8, r6, sl, lsl #21 │ │ │ │ + rsbseq sl, r6, r4, lsl sl │ │ │ │ + rsbseq r8, r6, sl, ror r9 │ │ │ │ + rsbseq sl, r6, r6, lsl #18 │ │ │ │ + rsbseq r8, r6, sl, lsr #17 │ │ │ │ + rsbseq sl, r6, r6, lsr r8 │ │ │ │ + rsbseq r8, r6, lr, ror r8 │ │ │ │ + rsbseq sl, r6, sl, lsl #16 │ │ │ │ + rsbseq r8, r6, r4, ror #16 │ │ │ │ + ldrshteq sl, [r6], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r8, r6, ip, asr #16 │ │ │ │ + ldrsbteq sl, [r6], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r8, r6, sl, lsr #16 │ │ │ │ + ldrhteq sl, [r6], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r8, r6, lr, lsl #16 │ │ │ │ + @ instruction: 0x0076a798 │ │ │ │ + rsbseq r8, r6, ip, ror #15 │ │ │ │ + rsbseq sl, r6, r6, ror r7 │ │ │ │ + ldrsbteq r8, [r6], #-114 @ 0xffffff8e │ │ │ │ + rsbseq sl, r6, ip, asr r7 │ │ │ │ + ldrhteq r8, [r6], #-120 @ 0xffffff88 │ │ │ │ + rsbseq sl, r6, r2, asr #14 │ │ │ │ + rsbseq r8, r6, sl, ror #14 │ │ │ │ + ldrshteq sl, [r6], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r8, r6, sl, asr #14 │ │ │ │ + ldrsbteq sl, [r6], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r8, r6, r6, lsl r7 │ │ │ │ + rsbseq sl, r6, r0, lsr #13 │ │ │ │ + ldrshteq r8, [r6], #-106 @ 0xffffff96 │ │ │ │ + rsbseq sl, r6, r4, lsl #13 │ │ │ │ + rsbseq r8, r6, r0, ror #13 │ │ │ │ + rsbseq sl, r6, sl, ror #12 │ │ │ │ + rsbseq r8, r6, r4, asr #13 │ │ │ │ + rsbseq sl, r6, r0, asr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 1bcd384 │ │ │ │ blmi 1bcd3ac │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -107670,21 +107670,21 @@ │ │ │ │ @ instruction: 0xf850dac0 │ │ │ │ adcsmi r7, sp, #35 @ 0x23 │ │ │ │ blls 1f2aa8 │ │ │ │ @ instruction: 0xe7b9601a │ │ │ │ stcl 7, cr15, [r0, #596] @ 0x254 │ │ │ │ ldrdeq r3, [r2], r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r6, ip, asr r5 │ │ │ │ - rsbseq sl, r6, r8, ror #9 │ │ │ │ - rsbseq r8, r6, r4, asr #10 │ │ │ │ - ldrsbteq sl, [r6], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r8, r6, r0, ror #10 │ │ │ │ + rsbseq sl, r6, ip, ror #9 │ │ │ │ + rsbseq r8, r6, r8, asr #10 │ │ │ │ + ldrsbteq sl, [r6], #-68 @ 0xffffffbc │ │ │ │ addeq r3, r2, sl, rrx │ │ │ │ - rsbseq r8, r6, r6, ror #8 │ │ │ │ - ldrshteq sl, [r6], #-50 @ 0xffffffce │ │ │ │ + rsbseq r8, r6, sl, ror #8 │ │ │ │ + ldrshteq sl, [r6], #-54 @ 0xffffffca │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd2d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r8], -sp, lsl #12 │ │ │ │ @ instruction: 0xf04f9201 │ │ │ │ strmi pc, [r4], -sp, asr #5 │ │ │ │ @@ -107929,30 +107929,30 @@ │ │ │ │ @ instruction: 0xf795e6a0 │ │ │ │ svclt 0x0000ebc2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r2, r2, r4, lsr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r2, r0, ror #27 │ │ │ │ - rsbseq r8, r6, ip, asr lr │ │ │ │ - rsbseq sl, r6, ip, asr #3 │ │ │ │ - rsbseq r8, r6, r6, asr sp │ │ │ │ - rsbseq sl, r6, r6, asr #1 │ │ │ │ - rsbseq r8, r6, ip, lsr #25 │ │ │ │ - rsbseq sl, r6, ip, lsl r0 │ │ │ │ - rsbseq r8, r6, r2, lsl #25 │ │ │ │ - ldrshteq r9, [r6], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r8, r6, r8, ror #24 │ │ │ │ - ldrsbteq r9, [r6], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r8, r6, lr, asr #24 │ │ │ │ - ldrhteq r9, [r6], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r8, r6, r4, lsr ip │ │ │ │ - rsbseq r9, r6, r4, lsr #31 │ │ │ │ - rsbseq r8, r6, sl, lsl ip │ │ │ │ - rsbseq r9, r6, sl, lsl #31 │ │ │ │ + rsbseq r8, r6, r0, ror #28 │ │ │ │ + ldrsbteq sl, [r6], #-16 │ │ │ │ + rsbseq r8, r6, sl, asr sp │ │ │ │ + rsbseq sl, r6, sl, asr #1 │ │ │ │ + ldrhteq r8, [r6], #-192 @ 0xffffff40 │ │ │ │ + rsbseq sl, r6, r0, lsr #32 │ │ │ │ + rsbseq r8, r6, r6, lsl #25 │ │ │ │ + ldrshteq r9, [r6], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r8, r6, ip, ror #24 │ │ │ │ + ldrsbteq r9, [r6], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r8, r6, r2, asr ip │ │ │ │ + rsbseq r9, r6, r2, asr #31 │ │ │ │ + rsbseq r8, r6, r8, lsr ip │ │ │ │ + rsbseq r9, r6, r8, lsr #31 │ │ │ │ + rsbseq r8, r6, lr, lsl ip │ │ │ │ + rsbseq r9, r6, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febd3150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fe31 │ │ │ │ @@ -107963,16 +107963,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf79b300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mcr2 7, 7, pc, cr6, cr11, {4} @ │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r8, r6, sl, ror fp │ │ │ │ - rsbseq r9, r6, sl, ror #29 │ │ │ │ + rsbseq r8, r6, lr, ror fp │ │ │ │ + rsbseq r9, r6, lr, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febd31a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r9, lsl #28 │ │ │ │ @@ -107983,16 +107983,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf79b300c │ │ │ │ stmdami r5, {r0, r1, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrc2 7, 5, pc, cr14, cr11, {4} │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r8, r6, sl, lsr #22 │ │ │ │ - @ instruction: 0x00769e9a │ │ │ │ + rsbseq r8, r6, lr, lsr #22 │ │ │ │ + @ instruction: 0x00769e9e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ ldrmi r6, [r0], fp, lsl #18 │ │ │ │ strmi r2, [r7], -r5, lsl #4 │ │ │ │ @@ -108035,17 +108035,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [ip, #620] @ 0x26c │ │ │ │ stmdbls r4, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ blls 1bba04 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq r8, r6, ip, lsl #21 │ │ │ │ - rsbseq r8, r6, ip, asr sl │ │ │ │ - rsbseq r9, r6, ip, asr #27 │ │ │ │ + @ instruction: 0x00768a90 │ │ │ │ + rsbseq r8, r6, r0, ror #20 │ │ │ │ + ldrsbteq r9, [r6], #-208 @ 0xffffff30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, lr, lsr #24 │ │ │ │ strmi r4, [r3], lr, lsr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -108092,16 +108092,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2l 7, cr15, [sl, #620]! @ 0x26c │ │ │ │ strb r9, [r2, r5, lsl #22]! │ │ │ │ b 1db9fdc │ │ │ │ addeq r2, r2, ip, lsr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r2, r2, asr #17 │ │ │ │ - rsbseq r8, r6, r2, lsl #19 │ │ │ │ - ldrshteq r9, [r6], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r8, r6, r6, lsl #19 │ │ │ │ + ldrshteq r9, [r6], #-198 @ 0xffffff3a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1b765c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ umulllt r4, r9, r6, sp │ │ │ │ ldmmi r6, {r2, r9, sl, lr} │ │ │ │ @@ -108251,31 +108251,31 @@ │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ bls 1fb6b0 │ │ │ │ @ instruction: 0xf795e776 │ │ │ │ svclt 0x0000e938 │ │ │ │ ... │ │ │ │ addeq r2, r2, r8, asr r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r6, r8, lsl r8 │ │ │ │ - rsbseq r9, r6, r8, lsl #23 │ │ │ │ - ldrshteq r8, [r6], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r9, r6, ip, ror #22 │ │ │ │ + rsbseq r8, r6, ip, lsl r8 │ │ │ │ + rsbseq r9, r6, ip, lsl #23 │ │ │ │ + rsbseq r8, r6, r0, lsl #16 │ │ │ │ + rsbseq r9, r6, r0, ror fp │ │ │ │ addeq r2, r2, lr, ror #13 │ │ │ │ - @ instruction: 0x0076879e │ │ │ │ - rsbseq r9, r6, lr, lsl #22 │ │ │ │ - rsbseq r8, r6, r0, lsl #15 │ │ │ │ - ldrshteq r9, [r6], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r8, r6, r2, ror #14 │ │ │ │ - ldrsbteq r9, [r6], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r8, r6, r4, asr #14 │ │ │ │ - ldrhteq r9, [r6], #-164 @ 0xffffff5c │ │ │ │ - rsbseq r8, r6, r6, lsr #14 │ │ │ │ - @ instruction: 0x00769a96 │ │ │ │ - rsbseq r8, r6, r8, lsl #14 │ │ │ │ - rsbseq r9, r6, r8, ror sl │ │ │ │ + rsbseq r8, r6, r2, lsr #15 │ │ │ │ + rsbseq r9, r6, r2, lsl fp │ │ │ │ + rsbseq r8, r6, r4, lsl #15 │ │ │ │ + ldrshteq r9, [r6], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r8, r6, r6, ror #14 │ │ │ │ + ldrsbteq r9, [r6], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r8, r6, r8, asr #14 │ │ │ │ + ldrhteq r9, [r6], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r8, r6, sl, lsr #14 │ │ │ │ + @ instruction: 0x00769a9a │ │ │ │ + rsbseq r8, r6, ip, lsl #14 │ │ │ │ + rsbseq r9, r6, ip, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febd3660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -ip, lsl #13 │ │ │ │ blls 2cdcd8 >::_M_default_append(unsigned int)@@Base+0x4b144> │ │ │ │ @ instruction: 0xf8cd9301 │ │ │ │ @@ -108289,16 +108289,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe83a306 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ blls 17b608 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r8, r6, r0, ror #12 │ │ │ │ - ldrsbteq r9, [r6], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r8, r6, r4, ror #12 │ │ │ │ + ldrsbteq r9, [r6], #-148 @ 0xffffff6c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febd36bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3081 @ 0xfffff3f7 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -108311,16 +108311,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1d3a35e │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ blls 17b5b0 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r8, r6, r8, lsl #12 │ │ │ │ - rsbseq r9, r6, r8, ror r9 │ │ │ │ + rsbseq r8, r6, ip, lsl #12 │ │ │ │ + rsbseq r9, r6, ip, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febd3714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -108333,16 +108333,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 123a3b6 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ blls 17b558 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq r8, [r6], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r9, r6, r0, lsr #18 │ │ │ │ + ldrhteq r8, [r6], #-84 @ 0xffffffac │ │ │ │ + rsbseq r9, r6, r4, lsr #18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ pkhtbmi r4, r8, pc, asr #24 @ │ │ │ │ ldrmi fp, [r5], -r5, lsl #1 │ │ │ │ @ instruction: 0x461e447c │ │ │ │ @@ -108435,27 +108435,27 @@ │ │ │ │ ldmdami r1, {r0, r1, r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf79b300c │ │ │ │ stmdami pc, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ @ instruction: 0xe7effb31 │ │ │ │ - ldrshteq r8, [r6], #-92 @ 0xffffffa4 │ │ │ │ - ldrsbteq r8, [r6], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r9, r6, r0, asr #16 │ │ │ │ - rsbseq r8, r6, r8, lsl #9 │ │ │ │ - ldrshteq r9, [r6], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r8, r6, ip, ror #8 │ │ │ │ - ldrsbteq r9, [r6], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r8, r6, sl, asr #8 │ │ │ │ - ldrhteq r9, [r6], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r8, r6, r0, lsr r4 │ │ │ │ - @ instruction: 0x0076979e │ │ │ │ - rsbseq r8, r6, r2, lsl r4 │ │ │ │ - rsbseq r9, r6, r0, lsl #15 │ │ │ │ + rsbseq r8, r6, r0, lsl #12 │ │ │ │ + ldrsbteq r8, [r6], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r9, r6, r4, asr #16 │ │ │ │ + rsbseq r8, r6, ip, lsl #9 │ │ │ │ + ldrshteq r9, [r6], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r8, r6, r0, ror r4 │ │ │ │ + rsbseq r9, r6, r0, ror #15 │ │ │ │ + rsbseq r8, r6, lr, asr #8 │ │ │ │ + ldrhteq r9, [r6], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r8, r6, r4, lsr r4 │ │ │ │ + rsbseq r9, r6, r2, lsr #15 │ │ │ │ + rsbseq r8, r6, r6, lsl r4 │ │ │ │ + rsbseq r9, r6, r4, lsl #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi e0df90 │ │ │ │ blmi e0e1a0 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -108509,19 +108509,19 @@ │ │ │ │ @ instruction: 0xf9e8f79b │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ ldr pc, [r7, r3, lsr #21]! │ │ │ │ svc 0x002ef794 │ │ │ │ ldrdeq r2, [r2], r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r6, r2, lsl #7 │ │ │ │ - ldrshteq r9, [r6], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r8, r6, r6, lsl #7 │ │ │ │ + ldrshteq r9, [r6], #-102 @ 0xffffff9a │ │ │ │ addeq r2, r2, ip, lsl #5 │ │ │ │ - ldrshteq r8, [r6], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r9, r6, r4, ror #12 │ │ │ │ + ldrshteq r8, [r6], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r9, r6, r8, ror #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd3a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ stmdacs r0, {r3, r4, r6, r7, fp, sp, lr} │ │ │ │ ldrmi sp, [r5], -lr, asr #26 │ │ │ │ @@ -108583,20 +108583,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ @ instruction: 0xf79b300c │ │ │ │ stmdami r9, {r0, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 3ba7a8 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq r8, r6, lr, lsl r2 │ │ │ │ - rsbseq r9, r6, lr, lsl #11 │ │ │ │ - rsbseq r8, r6, r4, ror #3 │ │ │ │ - rsbseq r9, r6, r4, asr r5 │ │ │ │ - rsbseq r8, r6, r6, asr #3 │ │ │ │ - rsbseq r9, r6, r6, lsr r5 │ │ │ │ + rsbseq r8, r6, r2, lsr #4 │ │ │ │ + @ instruction: 0x00769592 │ │ │ │ + rsbseq r8, r6, r8, ror #3 │ │ │ │ + rsbseq r9, r6, r8, asr r5 │ │ │ │ + rsbseq r8, r6, sl, asr #3 │ │ │ │ + rsbseq r9, r6, sl, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r5], -r5, lsl #1 │ │ │ │ ldrmi r4, [lr], -r4, lsr #20 │ │ │ │ tstcs r0, r4, lsr #22 │ │ │ │ @@ -108633,16 +108633,16 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ blcs a3600 │ │ │ │ andcs sp, sl, #14976 @ 0x3a80 │ │ │ │ @ instruction: 0xf794e7e9 │ │ │ │ svclt 0x0000ee38 │ │ │ │ umulleq r2, r2, r8, r0 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r6, r6, lsr r1 │ │ │ │ - rsbseq r9, r6, r6, lsr #9 │ │ │ │ + rsbseq r8, r6, sl, lsr r1 │ │ │ │ + rsbseq r9, r6, sl, lsr #9 │ │ │ │ addeq r2, r2, r4, lsr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi bce27c │ │ │ │ @ instruction: 0x461e4619 │ │ │ │ @@ -108686,22 +108686,22 @@ │ │ │ │ teqpcc sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf882f79b │ │ │ │ strtmi r4, [r1], -sl, lsl #16 │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ @ instruction: 0x4620f93d │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq r8, r6, r8, ror #2 │ │ │ │ - ldrshteq r7, [r6], #-22 @ 0xffffffea │ │ │ │ - rsbseq r8, r6, sl, ror r0 │ │ │ │ - rsbseq r9, r6, sl, ror #7 │ │ │ │ - rsbseq r8, r6, r0, lsl r1 │ │ │ │ - rsbseq r0, r6, r2, lsr #6 │ │ │ │ - rsbseq r8, r6, r8, lsr #32 │ │ │ │ - @ instruction: 0x00769398 │ │ │ │ + rsbseq r8, r6, ip, ror #2 │ │ │ │ + ldrshteq r7, [r6], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r8, r6, lr, ror r0 │ │ │ │ + rsbseq r9, r6, lr, ror #7 │ │ │ │ + rsbseq r8, r6, r4, lsl r1 │ │ │ │ + rsbseq r0, r6, r6, lsr #6 │ │ │ │ + rsbseq r8, r6, ip, lsr #32 │ │ │ │ + @ instruction: 0x0076939c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smlabbcs r3, r3, r0, fp │ │ │ │ stcls 14, cr1, [r2], #-124 @ 0xffffff84 │ │ │ │ ldrsbthi pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ @@ -108775,22 +108775,22 @@ │ │ │ │ stmdami ip, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mvnscs pc, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffcef79a │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ ldr pc, [r8, r9, lsl #17]! │ │ │ │ - rsbseq r7, r6, ip, asr #30 │ │ │ │ - ldrhteq r9, [r6], #-44 @ 0xffffffd4 │ │ │ │ - ldrshteq r7, [r6], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r9, r6, sl, ror #4 │ │ │ │ - rsbseq r7, r6, r0, ror #29 │ │ │ │ - rsbseq r9, r6, r0, asr r2 │ │ │ │ - rsbseq r7, r6, r0, asr #29 │ │ │ │ - rsbseq r9, r6, r0, lsr r2 │ │ │ │ + rsbseq r7, r6, r0, asr pc │ │ │ │ + rsbseq r9, r6, r0, asr #5 │ │ │ │ + ldrshteq r7, [r6], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r9, r6, lr, ror #4 │ │ │ │ + rsbseq r7, r6, r4, ror #29 │ │ │ │ + rsbseq r9, r6, r4, asr r2 │ │ │ │ + rsbseq r7, r6, r4, asr #29 │ │ │ │ + rsbseq r9, r6, r4, lsr r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs fp, [r0], #-130 @ 0xffffff7e │ │ │ │ stmdbls r8, {r1, r2, r3, r4, r9, sl, fp, ip} │ │ │ │ ldcle 0, cr6, [sp, #-48] @ 0xffffffd0 │ │ │ │ @@ -108817,16 +108817,16 @@ │ │ │ │ @ instruction: 0xf79a300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf83af79b │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbseq r7, r6, r2, lsr #28 │ │ │ │ - @ instruction: 0x00769192 │ │ │ │ + rsbseq r7, r6, r6, lsr #28 │ │ │ │ + @ instruction: 0x00769196 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd3efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r9, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ stmiavs fp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ vstmdble r9!, {d2-d1} │ │ │ │ @@ -108871,21 +108871,21 @@ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ @ instruction: 0x21b8480a │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff0ef79a │ │ │ │ strtmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf79a4478 │ │ │ │ strb pc, [r0, r9, asr #31] @ │ │ │ │ - ldrhteq r7, [r6], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r9, r6, ip, lsr #2 │ │ │ │ - rsbseq r7, r6, r4, lsr #27 │ │ │ │ - rsbseq r9, r6, r4, lsl r1 │ │ │ │ - ldrshteq r7, [r6], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r7, r6, r0, asr #26 │ │ │ │ - ldrhteq r9, [r6], #-0 │ │ │ │ + rsbseq r7, r6, r0, asr #27 │ │ │ │ + rsbseq r9, r6, r0, lsr r1 │ │ │ │ + rsbseq r7, r6, r8, lsr #27 │ │ │ │ + rsbseq r9, r6, r8, lsl r1 │ │ │ │ + ldrshteq r7, [r6], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r7, r6, r4, asr #26 │ │ │ │ + ldrhteq r9, [r6], #-4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd3fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 640d70 │ │ │ │ blmi 669008 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -108907,15 +108907,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf794bd30 │ │ │ │ svclt 0x0000ec14 │ │ │ │ addeq r1, r2, sl, lsl ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r6, lr, asr sp │ │ │ │ + rsbseq r7, r6, r2, ror #26 │ │ │ │ addeq r1, r2, r0, ror #23 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r6, lsl r9 │ │ │ │ ldmib sp, {r1, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @@ -108938,16 +108938,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff4cf79a │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - rsbseq r7, r6, r6, asr #24 │ │ │ │ - ldrhteq r8, [r6], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r7, r6, sl, asr #24 │ │ │ │ + ldrhteq r8, [r6], #-250 @ 0xffffff06 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd40e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff3c0de8 │ │ │ │ blmi ff3e911c │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -109151,67 +109151,67 @@ │ │ │ │ @ instruction: 0xf79a300c │ │ │ │ ldmdami r9!, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 7, cr15, [lr, #616] @ 0x268 │ │ │ │ svclt 0x0000e6b9 │ │ │ │ addeq r1, r2, r2, lsr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r6, r2, ror ip │ │ │ │ + rsbseq r7, r6, r6, ror ip │ │ │ │ @ instruction: 0xfffff1a1 │ │ │ │ @ instruction: 0xffffff3b │ │ │ │ @ instruction: 0xfffff58f │ │ │ │ @ instruction: 0xfffff5df │ │ │ │ - rsbseq r7, r6, lr, asr ip │ │ │ │ - @ instruction: 0x00767c94 │ │ │ │ + rsbseq r7, r6, r2, ror #24 │ │ │ │ + @ instruction: 0x00767c98 │ │ │ │ andeq r0, r0, sp, lsr #20 │ │ │ │ andeq r0, r0, fp, lsl #7 │ │ │ │ - rsbseq r7, r6, r4, ror fp │ │ │ │ - rsbseq r8, r6, r4, ror #29 │ │ │ │ + rsbseq r7, r6, r8, ror fp │ │ │ │ + rsbseq r8, r6, r8, ror #29 │ │ │ │ addeq r1, r2, lr, ror sl │ │ │ │ - rsbseq r7, r6, r0, asr #22 │ │ │ │ - ldrhteq r8, [r6], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r7, r6, r4, asr #22 │ │ │ │ + ldrhteq r8, [r6], #-228 @ 0xffffff1c │ │ │ │ @ instruction: 0xfffffe13 │ │ │ │ @ instruction: 0xfffffd15 │ │ │ │ - rsbseq r7, r6, r2, lsl #22 │ │ │ │ - rsbseq r8, r6, r2, ror lr │ │ │ │ - rsbseq r7, r6, r8, ror #21 │ │ │ │ - rsbseq r8, r6, r8, asr lr │ │ │ │ + rsbseq r7, r6, r6, lsl #22 │ │ │ │ + rsbseq r8, r6, r6, ror lr │ │ │ │ + rsbseq r7, r6, ip, ror #21 │ │ │ │ + rsbseq r8, r6, ip, asr lr │ │ │ │ @ instruction: 0xfffffc3f │ │ │ │ andeq r0, r0, r1, lsr r4 │ │ │ │ - rsbseq r7, r6, sl, lsr #21 │ │ │ │ - rsbseq r8, r6, sl, lsl lr │ │ │ │ - @ instruction: 0x00767a90 │ │ │ │ - rsbseq r8, r6, r0, lsl #28 │ │ │ │ + rsbseq r7, r6, lr, lsr #21 │ │ │ │ + rsbseq r8, r6, lr, lsl lr │ │ │ │ + @ instruction: 0x00767a94 │ │ │ │ + rsbseq r8, r6, r4, lsl #28 │ │ │ │ @ instruction: 0xfffffa7d │ │ │ │ - rsbseq r7, r6, ip, asr sl │ │ │ │ - rsbseq r8, r6, ip, asr #27 │ │ │ │ + rsbseq r7, r6, r0, ror #20 │ │ │ │ + ldrsbteq r8, [r6], #-208 @ 0xffffff30 │ │ │ │ @ instruction: 0xfffff967 │ │ │ │ - rsbseq r7, r6, r0, lsr sl │ │ │ │ - rsbseq r8, r6, r0, lsr #27 │ │ │ │ - rsbseq r7, r6, r2, lsl sl │ │ │ │ - rsbseq r8, r6, r0, lsl #27 │ │ │ │ + rsbseq r7, r6, r4, lsr sl │ │ │ │ + rsbseq r8, r6, r4, lsr #27 │ │ │ │ + rsbseq r7, r6, r6, lsl sl │ │ │ │ + rsbseq r8, r6, r4, lsl #27 │ │ │ │ @ instruction: 0xfffff859 │ │ │ │ - ldrsbteq r7, [r6], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r8, r6, sl, asr #26 │ │ │ │ + ldrsbteq r7, [r6], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r8, r6, lr, asr #26 │ │ │ │ @ instruction: 0xfffff5f5 │ │ │ │ - rsbseq r7, r6, lr, lsr #19 │ │ │ │ - rsbseq r8, r6, lr, lsl sp │ │ │ │ + ldrhteq r7, [r6], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r8, r6, r2, lsr #26 │ │ │ │ @ instruction: 0xfffff2f9 │ │ │ │ - rsbseq r7, r6, r2, lsl #19 │ │ │ │ - ldrshteq r8, [r6], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r7, r6, r6, lsl #19 │ │ │ │ + ldrshteq r8, [r6], #-198 @ 0xffffff3a │ │ │ │ @ instruction: 0xffffee0d │ │ │ │ - rsbseq r7, r6, r6, asr r9 │ │ │ │ - rsbseq r8, r6, r6, asr #25 │ │ │ │ + rsbseq r7, r6, sl, asr r9 │ │ │ │ + rsbseq r8, r6, sl, asr #25 │ │ │ │ @ instruction: 0xffffed8d │ │ │ │ - rsbseq r7, r6, r6, lsr #18 │ │ │ │ - @ instruction: 0x00768c96 │ │ │ │ - rsbseq r7, r6, r8, lsl #20 │ │ │ │ - rsbseq r7, r6, lr, ror #20 │ │ │ │ - rsbseq r7, r6, sl, ror #17 │ │ │ │ - rsbseq r8, r6, sl, asr ip │ │ │ │ + rsbseq r7, r6, sl, lsr #18 │ │ │ │ + @ instruction: 0x00768c9a │ │ │ │ + rsbseq r7, r6, ip, lsl #20 │ │ │ │ + rsbseq r7, r6, r2, ror sl │ │ │ │ + rsbseq r7, r6, lr, ror #17 │ │ │ │ + rsbseq r8, r6, lr, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febd4500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -109222,16 +109222,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf79a300c │ │ │ │ stmdami r5, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 7, cr15, [lr, #-616] @ 0xfffffd98 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r7, r6, sl, asr #15 │ │ │ │ - rsbseq r8, r6, sl, lsr fp │ │ │ │ + rsbseq r7, r6, lr, asr #15 │ │ │ │ + rsbseq r8, r6, lr, lsr fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ pkhbtmi fp, r8, r1, lsl #1 │ │ │ │ @ instruction: 0x46914938 │ │ │ │ @ instruction: 0x46064a38 │ │ │ │ @@ -109288,22 +109288,22 @@ │ │ │ │ @ instruction: 0xf79a300c │ │ │ │ stmdami ip, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79a4478 │ │ │ │ strb pc, [r9, sp, lsl #25] @ │ │ │ │ ldmdb r8, {r2, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq r1, r2, ip, lsr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r6, r0, ror r8 │ │ │ │ + rsbseq r7, r6, r4, ror r8 │ │ │ │ addeq r1, r2, ip, lsr r6 │ │ │ │ - ldrshteq r7, [r6], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r8, r6, lr, ror #20 │ │ │ │ - rsbseq r7, r6, r4, ror #13 │ │ │ │ - rsbseq r8, r6, r4, asr sl │ │ │ │ - rsbseq r7, r6, r6, asr #13 │ │ │ │ - rsbseq r7, r6, r4, asr r8 │ │ │ │ + rsbseq r7, r6, r2, lsl #14 │ │ │ │ + rsbseq r8, r6, r2, ror sl │ │ │ │ + rsbseq r7, r6, r8, ror #13 │ │ │ │ + rsbseq r8, r6, r8, asr sl │ │ │ │ + rsbseq r7, r6, sl, asr #13 │ │ │ │ + rsbseq r7, r6, r8, asr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrmi pc, [r8], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb095 │ │ │ │ @ instruction: 0x46071498 │ │ │ │ @@ -109597,45 +109597,45 @@ │ │ │ │ @ instruction: 0xf968f79a │ │ │ │ @ instruction: 0xf04f4823 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 93b778 │ │ │ │ svclt 0x0000e750 │ │ │ │ addeq r1, r2, ip, lsl #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r6, r6, ror #13 │ │ │ │ - rsbseq r5, r6, sl, lsr #29 │ │ │ │ - rsbseq r7, r6, lr, asr r6 │ │ │ │ - rsbseq r7, r6, r6, asr r6 │ │ │ │ - rsbseq r5, r6, r2, lsl #29 │ │ │ │ - rsbseq r7, r6, r4, ror r5 │ │ │ │ - rsbseq r7, r6, r8, asr #10 │ │ │ │ - ldrshteq r7, [r6], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r8, r6, r4, ror #14 │ │ │ │ - rsbseq r7, r6, r6, asr #8 │ │ │ │ + rsbseq r7, r6, sl, ror #13 │ │ │ │ + rsbseq r5, r6, lr, lsr #29 │ │ │ │ + rsbseq r7, r6, r2, ror #12 │ │ │ │ + rsbseq r7, r6, sl, asr r6 │ │ │ │ + rsbseq r5, r6, r6, lsl #29 │ │ │ │ + rsbseq r7, r6, r8, ror r5 │ │ │ │ + rsbseq r7, r6, ip, asr #10 │ │ │ │ + ldrshteq r7, [r6], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r8, r6, r8, ror #14 │ │ │ │ + rsbseq r7, r6, sl, asr #8 │ │ │ │ @ instruction: 0x008212ba │ │ │ │ - rsbseq r7, r6, r0, asr r3 │ │ │ │ - ldrhteq r8, [r6], #-110 @ 0xffffff92 │ │ │ │ - ldrhteq fp, [ip], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r5, r6, r4, asr #23 │ │ │ │ - rsbseq r7, r6, lr, ror #5 │ │ │ │ - rsbseq r8, r6, lr, asr r6 │ │ │ │ - rsbseq r7, r6, r2, lsr #5 │ │ │ │ - rsbseq r8, r6, r2, lsl r6 │ │ │ │ - rsbseq r7, r6, r6, lsl #5 │ │ │ │ - ldrshteq r8, [r6], #-84 @ 0xffffffac │ │ │ │ - rsbseq r7, r6, sl, ror #4 │ │ │ │ - ldrsbteq r8, [r6], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r7, r6, r6, asr #4 │ │ │ │ - ldrhteq r8, [r6], #-84 @ 0xffffffac │ │ │ │ - rsbseq r7, r6, ip, lsr #4 │ │ │ │ - @ instruction: 0x0076859a │ │ │ │ - rsbseq r7, r6, r2, lsl r2 │ │ │ │ - rsbseq r8, r6, r0, lsl #11 │ │ │ │ - ldrshteq r7, [r6], #-20 @ 0xffffffec │ │ │ │ - rsbseq r8, r6, r2, ror #10 │ │ │ │ + rsbseq r7, r6, r4, asr r3 │ │ │ │ + rsbseq r8, r6, r2, asr #13 │ │ │ │ + rsbseq fp, ip, r2, asr #17 │ │ │ │ + rsbseq r5, r6, r8, asr #23 │ │ │ │ + ldrshteq r7, [r6], #-34 @ 0xffffffde │ │ │ │ + rsbseq r8, r6, r2, ror #12 │ │ │ │ + rsbseq r7, r6, r6, lsr #5 │ │ │ │ + rsbseq r8, r6, r6, lsl r6 │ │ │ │ + rsbseq r7, r6, sl, lsl #5 │ │ │ │ + ldrshteq r8, [r6], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r7, r6, lr, ror #4 │ │ │ │ + ldrsbteq r8, [r6], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r7, r6, sl, asr #4 │ │ │ │ + ldrhteq r8, [r6], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r7, r6, r0, lsr r2 │ │ │ │ + @ instruction: 0x0076859e │ │ │ │ + rsbseq r7, r6, r6, lsl r2 │ │ │ │ + rsbseq r8, r6, r4, lsl #11 │ │ │ │ + ldrshteq r7, [r6], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r8, r6, r6, ror #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xb09b4ddf │ │ │ │ @ instruction: 0x469a4cdf │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -109858,31 +109858,31 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf81cf79a │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf793e6ed │ │ │ │ svclt 0x0000eca6 │ │ │ │ addeq r1, r2, r0, rrx │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x00767190 │ │ │ │ - rsbseq r7, r6, r6 │ │ │ │ - rsbseq r8, r6, r6, ror r3 │ │ │ │ + @ instruction: 0x00767194 │ │ │ │ + rsbseq r7, r6, sl │ │ │ │ + rsbseq r8, r6, sl, ror r3 │ │ │ │ addeq r0, r2, lr, lsl #30 │ │ │ │ - rsbseq r6, r6, r6, lsr #30 │ │ │ │ - @ instruction: 0x00768296 │ │ │ │ - rsbseq r6, r6, sl, lsl #31 │ │ │ │ - rsbseq r6, r6, sl, lsr #29 │ │ │ │ - rsbseq r8, r6, sl, lsl r2 │ │ │ │ - rsbseq r6, r6, r0, lsl #29 │ │ │ │ - ldrshteq r8, [r6], #-16 │ │ │ │ - rsbseq r6, r6, r8, lsr lr │ │ │ │ - rsbseq r8, r6, r8, lsr #3 │ │ │ │ - rsbseq r6, r6, r2, lsl #28 │ │ │ │ - rsbseq r8, r6, r2, ror r1 │ │ │ │ - rsbseq r6, r6, r8, ror #27 │ │ │ │ - rsbseq r8, r6, r6, asr r1 │ │ │ │ + rsbseq r6, r6, sl, lsr #30 │ │ │ │ + @ instruction: 0x0076829a │ │ │ │ + rsbseq r6, r6, lr, lsl #31 │ │ │ │ + rsbseq r6, r6, lr, lsr #29 │ │ │ │ + rsbseq r8, r6, lr, lsl r2 │ │ │ │ + rsbseq r6, r6, r4, lsl #29 │ │ │ │ + ldrshteq r8, [r6], #-20 @ 0xffffffec │ │ │ │ + rsbseq r6, r6, ip, lsr lr │ │ │ │ + rsbseq r8, r6, ip, lsr #3 │ │ │ │ + rsbseq r6, r6, r6, lsl #28 │ │ │ │ + rsbseq r8, r6, r6, ror r1 │ │ │ │ + rsbseq r6, r6, ip, ror #27 │ │ │ │ + rsbseq r8, r6, sl, asr r1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ pkhbtmi fp, r8, r1, lsl #1 │ │ │ │ @ instruction: 0x4691493b │ │ │ │ @ instruction: 0x46064a3b │ │ │ │ @@ -109942,24 +109942,24 @@ │ │ │ │ @ instruction: 0xf799300c │ │ │ │ stmdami lr, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7994478 │ │ │ │ @ instruction: 0xe7d7ff71 │ │ │ │ bl fffbbcc4 │ │ │ │ addeq r0, r2, r0, lsl #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r6, r4, asr #28 │ │ │ │ + rsbseq r6, r6, r8, asr #28 │ │ │ │ addeq r0, r2, ip, lsl ip │ │ │ │ - ldrsbteq r6, [r6], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r8, r6, lr, asr #32 │ │ │ │ - rsbseq r6, r6, r6, asr #25 │ │ │ │ - rsbseq r8, r6, r6, lsr r0 │ │ │ │ - rsbseq r6, r6, ip, lsr #25 │ │ │ │ - rsbseq r8, r6, ip, lsl r0 │ │ │ │ - rsbseq r6, r6, lr, lsl #25 │ │ │ │ - rsbseq r6, r6, ip, lsl lr │ │ │ │ + rsbseq r6, r6, r2, ror #25 │ │ │ │ + rsbseq r8, r6, r2, asr r0 │ │ │ │ + rsbseq r6, r6, sl, asr #25 │ │ │ │ + rsbseq r8, r6, sl, lsr r0 │ │ │ │ + ldrhteq r6, [r6], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r8, r6, r0, lsr #32 │ │ │ │ + @ instruction: 0x00766c92 │ │ │ │ + rsbseq r6, r6, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd50b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmiavs r8, {r1, r2, r9, sl, lr}^ │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xff62f375 │ │ │ │ @@ -110018,25 +110018,25 @@ │ │ │ │ vadd.i8 d20, d0, d15 │ │ │ │ @ instruction: 0xf06f5104 │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf799300c │ │ │ │ stmdami ip, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7994478 │ │ │ │ sbfx pc, r3, #29, #21 │ │ │ │ - rsbseq r6, r6, r2, lsr #26 │ │ │ │ - rsbseq r6, r6, r0, lsl #24 │ │ │ │ - rsbseq r7, r6, r0, ror pc │ │ │ │ - rsbseq r6, r6, r8, ror #23 │ │ │ │ - rsbseq r7, r6, r8, asr pc │ │ │ │ - @ instruction: 0x00766b98 │ │ │ │ - rsbseq r7, r6, r8, lsl #30 │ │ │ │ - rsbseq r6, r6, r0, ror fp │ │ │ │ - rsbseq r7, r6, r0, ror #29 │ │ │ │ - rsbseq r6, r6, r2, asr fp │ │ │ │ - rsbseq r6, r6, ip, lsl #26 │ │ │ │ + rsbseq r6, r6, r6, lsr #26 │ │ │ │ + rsbseq r6, r6, r4, lsl #24 │ │ │ │ + rsbseq r7, r6, r4, ror pc │ │ │ │ + rsbseq r6, r6, ip, ror #23 │ │ │ │ + rsbseq r7, r6, ip, asr pc │ │ │ │ + @ instruction: 0x00766b9c │ │ │ │ + rsbseq r7, r6, ip, lsl #30 │ │ │ │ + rsbseq r6, r6, r4, ror fp │ │ │ │ + rsbseq r7, r6, r4, ror #29 │ │ │ │ + rsbseq r6, r6, r6, asr fp │ │ │ │ + rsbseq r6, r6, r0, lsl sp │ │ │ │ andcs r6, r1, r2, lsl r9 │ │ │ │ @ instruction: 0xf8d29900 │ │ │ │ andsvs r2, sl, r4, ror #1 │ │ │ │ ldrbmi r6, [r0, -r8]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -110492,21 +110492,21 @@ │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00f19999 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stccc 0, cr0, [r0] │ │ │ │ addeq r0, r2, sl, ror #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r6, r0, lsr #17 │ │ │ │ - rsbseq r7, r6, r0, lsr #20 │ │ │ │ + rsbseq r6, r6, r4, lsr #17 │ │ │ │ + rsbseq r7, r6, r4, lsr #20 │ │ │ │ addeq r0, r2, r2, lsr #11 │ │ │ │ - rsbseq r6, r6, r4, lsr #16 │ │ │ │ - rsbseq r7, r6, r4, lsr #19 │ │ │ │ - rsbseq r6, r6, sl, lsr r6 │ │ │ │ - ldrhteq r7, [r6], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r6, r6, r8, lsr #16 │ │ │ │ + rsbseq r7, r6, r8, lsr #19 │ │ │ │ + rsbseq r6, r6, lr, lsr r6 │ │ │ │ + ldrhteq r7, [r6], #-126 @ 0xffffff82 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r5], -r9, lsl #1 │ │ │ │ ldrmi r4, [pc], -pc, lsr #20 │ │ │ │ strmi r4, [r6], -pc, lsr #22 │ │ │ │ @@ -110554,16 +110554,16 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ blcs 87014 │ │ │ │ andcs sp, r4, #-1073741766 @ 0xc000003a │ │ │ │ @ instruction: 0xf792e7e9 │ │ │ │ svclt 0x0000ef34 │ │ │ │ @ instruction: 0x008202bc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r6, lr, lsl r5 │ │ │ │ - @ instruction: 0x0076769e │ │ │ │ + rsbseq r6, r6, r2, lsr #10 │ │ │ │ + rsbseq r7, r6, r2, lsr #13 │ │ │ │ addeq r0, r2, ip, lsr #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi r6, [r0], ip, lsl #18 │ │ │ │ addlt r4, sl, r7, asr #21 │ │ │ │ @@ -110765,32 +110765,32 @@ │ │ │ │ @ instruction: 0xf792e684 │ │ │ │ svclt 0x0000ed94 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldrdeq r0, [r2], r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r0, r2, lr, lsr #3 │ │ │ │ - rsbseq r6, r6, r2, asr #8 │ │ │ │ - rsbseq r7, r6, r2, asr #11 │ │ │ │ - rsbseq r6, r6, r0, ror #7 │ │ │ │ - rsbseq r7, r6, r0, ror #10 │ │ │ │ - rsbseq r6, r6, r4, asr #7 │ │ │ │ - rsbseq r7, r6, r4, asr #10 │ │ │ │ - @ instruction: 0x00766396 │ │ │ │ - rsbseq r7, r6, r6, lsl r5 │ │ │ │ - rsbseq r6, r6, r8, lsl r3 │ │ │ │ - @ instruction: 0x00767498 │ │ │ │ - ldrshteq r6, [r6], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r7, r6, sl, ror r4 │ │ │ │ - rsbseq r6, r6, lr, asr #5 │ │ │ │ - rsbseq r7, r6, lr, asr #8 │ │ │ │ - @ instruction: 0x00766294 │ │ │ │ - rsbseq r7, r6, r4, lsl r4 │ │ │ │ - rsbseq r6, r6, r8, asr r2 │ │ │ │ - ldrsbteq r7, [r6], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r6, r6, r6, asr #8 │ │ │ │ + rsbseq r7, r6, r6, asr #11 │ │ │ │ + rsbseq r6, r6, r4, ror #7 │ │ │ │ + rsbseq r7, r6, r4, ror #10 │ │ │ │ + rsbseq r6, r6, r8, asr #7 │ │ │ │ + rsbseq r7, r6, r8, asr #10 │ │ │ │ + @ instruction: 0x0076639a │ │ │ │ + rsbseq r7, r6, sl, lsl r5 │ │ │ │ + rsbseq r6, r6, ip, lsl r3 │ │ │ │ + @ instruction: 0x0076749c │ │ │ │ + ldrshteq r6, [r6], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r7, r6, lr, ror r4 │ │ │ │ + ldrsbteq r6, [r6], #-34 @ 0xffffffde │ │ │ │ + rsbseq r7, r6, r2, asr r4 │ │ │ │ + @ instruction: 0x00766298 │ │ │ │ + rsbseq r7, r6, r8, lsl r4 │ │ │ │ + rsbseq r6, r6, ip, asr r2 │ │ │ │ + ldrsbteq r7, [r6], #-60 @ 0xffffffc4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r5], -pc, lsl #1 │ │ │ │ andls r4, r9, #8, 12 @ 0x800000 │ │ │ │ movwls r4, #27247 @ 0x6a6f │ │ │ │ @@ -110903,23 +110903,23 @@ │ │ │ │ stmdami lr, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xffeef798 │ │ │ │ ldr r9, [pc, r5, lsl #22]! │ │ │ │ ldcl 7, cr15, [r8], #-584 @ 0xfffffdb8 │ │ │ │ addeq pc, r1, sl, asr #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r5, [r6], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r7, r6, r8, ror r1 │ │ │ │ + ldrshteq r5, [r6], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r7, r6, ip, ror r1 │ │ │ │ addeq pc, r1, r0, lsl sp @ │ │ │ │ - ldrhteq r5, [r6], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r7, r6, r6, lsr r1 │ │ │ │ - @ instruction: 0x00765f98 │ │ │ │ - rsbseq r7, r6, r8, lsl r1 │ │ │ │ - rsbseq r5, r6, sl, ror pc │ │ │ │ - ldrshteq r7, [r6], #-10 │ │ │ │ + ldrhteq r5, [r6], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r7, r6, sl, lsr r1 │ │ │ │ + @ instruction: 0x00765f9c │ │ │ │ + rsbseq r7, r6, ip, lsl r1 │ │ │ │ + rsbseq r5, r6, lr, ror pc │ │ │ │ + ldrshteq r7, [r6], #-14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd5fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ @ instruction: 0x4607461c │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xf5b6f09d │ │ │ │ @@ -110937,16 +110937,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf798300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xffa6f798 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ - rsbseq r5, r6, sl, ror #29 │ │ │ │ - rsbseq r7, r6, sl, rrx │ │ │ │ + rsbseq r5, r6, lr, ror #29 │ │ │ │ + rsbseq r7, r6, lr, rrx │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd6020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ @ instruction: 0x4607461c │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xf580f09d │ │ │ │ @@ -110965,16 +110965,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf798300c │ │ │ │ stmdami r5, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xff6ef798 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ - rsbseq r5, r6, sl, ror lr │ │ │ │ - ldrshteq r6, [r6], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r5, r6, lr, ror lr │ │ │ │ + ldrshteq r6, [r6], #-254 @ 0xffffff02 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs fp, [r0], #-130 @ 0xffffff7e │ │ │ │ mcrls 14, 0, r1, cr8, cr15, {0} │ │ │ │ stcle 0, cr6, [pc, #-208] @ 7edd4 │ │ │ │ @@ -110994,16 +110994,16 @@ │ │ │ │ @ instruction: 0xf798300c │ │ │ │ stmdami r6, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff36f798 │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbseq r5, r6, sl, lsl #28 │ │ │ │ - rsbseq r6, r6, sl, lsl #31 │ │ │ │ + rsbseq r5, r6, lr, lsl #28 │ │ │ │ + rsbseq r6, r6, lr, lsl #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ba3bc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi ff690768 │ │ │ │ blmi ff69097c │ │ │ │ @@ -111219,28 +111219,28 @@ │ │ │ │ ldmdami r4, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ ldc2l 7, cr15, [r6, #-608]! @ 0xfffffda0 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ ... │ │ │ │ strdeq pc, [r1], r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r6, r8, lsl #28 │ │ │ │ - rsbseq r5, r6, r6, lsr #25 │ │ │ │ - rsbseq r5, r6, r2, lsr ip │ │ │ │ - rsbseq r5, r6, r6, lsr #22 │ │ │ │ - rsbseq r6, r6, r6, lsr #25 │ │ │ │ - rsbseq r5, r6, lr, lsr #22 │ │ │ │ - rsbseq r5, r6, r4, asr fp │ │ │ │ - ldrsbteq r5, [r6], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r6, r6, lr, asr ip │ │ │ │ + rsbseq r5, r6, ip, lsl #28 │ │ │ │ + rsbseq r5, r6, sl, lsr #25 │ │ │ │ + rsbseq r5, r6, r6, lsr ip │ │ │ │ + rsbseq r5, r6, sl, lsr #22 │ │ │ │ + rsbseq r6, r6, sl, lsr #25 │ │ │ │ + rsbseq r5, r6, r2, lsr fp │ │ │ │ + rsbseq r5, r6, r8, asr fp │ │ │ │ + rsbseq r5, r6, r2, ror #21 │ │ │ │ + rsbseq r6, r6, r2, ror #24 │ │ │ │ strdeq pc, [r1], r8 │ │ │ │ - rsbseq r5, r6, r4, lsr #21 │ │ │ │ - rsbseq r6, r6, r4, lsr #24 │ │ │ │ - rsbseq r5, r6, sl, lsl #21 │ │ │ │ - rsbseq r6, r6, sl, lsl #24 │ │ │ │ + rsbseq r5, r6, r8, lsr #21 │ │ │ │ + rsbseq r6, r6, r8, lsr #24 │ │ │ │ + rsbseq r5, r6, lr, lsl #21 │ │ │ │ + rsbseq r6, r6, lr, lsl #24 │ │ │ │ @ instruction: 0xf07e9802 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r8, ip, sp, lr, pc} │ │ │ │ stmdals r3, {r0, r1, r3, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf12af07e │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbls r3, {r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ strmi r9, [r8], -r9, lsl #20 │ │ │ │ @@ -111419,39 +111419,39 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx ffa3d3ea │ │ │ │ @ instruction: 0xf792e644 │ │ │ │ svclt 0x0000e872 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq sl, r8, lr, asr #22 │ │ │ │ - rsbseq r5, r6, r8, asr #19 │ │ │ │ - rsbseq r6, r6, r8, asr #22 │ │ │ │ - ldrhteq r5, [r6], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r6, r6, lr, lsr #22 │ │ │ │ - rsbseq r5, r6, r8, ror r9 │ │ │ │ - ldrshteq r6, [r6], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r5, r6, lr, asr r9 │ │ │ │ - ldrsbteq r6, [r6], #-174 @ 0xffffff52 │ │ │ │ - @ instruction: 0x0076589e │ │ │ │ - rsbseq r6, r6, lr, lsl sl │ │ │ │ - rsbseq r5, r6, r6, lsl #17 │ │ │ │ - rsbseq r6, r6, r4, lsl #20 │ │ │ │ - rsbseq r5, r6, ip, ror #16 │ │ │ │ - rsbseq r6, r6, sl, ror #19 │ │ │ │ - rsbseq r5, r6, ip, lsr r8 │ │ │ │ - ldrhteq r6, [r6], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r5, r6, r6, ror #15 │ │ │ │ - rsbseq r6, r6, r6, ror #18 │ │ │ │ - rsbseq r5, r6, r8, asr #15 │ │ │ │ - rsbseq r6, r6, r6, asr #18 │ │ │ │ - rsbseq r5, r6, lr, lsr #15 │ │ │ │ - rsbseq r6, r6, ip, lsr #18 │ │ │ │ - rsbseq r5, r6, sl, ror #14 │ │ │ │ - rsbseq r6, r6, sl, ror #17 │ │ │ │ + rsbseq sl, r8, r2, asr fp │ │ │ │ + rsbseq r5, r6, ip, asr #19 │ │ │ │ + rsbseq r6, r6, ip, asr #22 │ │ │ │ + ldrhteq r5, [r6], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r6, r6, r2, lsr fp │ │ │ │ + rsbseq r5, r6, ip, ror r9 │ │ │ │ + ldrshteq r6, [r6], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r5, r6, r2, ror #18 │ │ │ │ + rsbseq r6, r6, r2, ror #21 │ │ │ │ + rsbseq r5, r6, r2, lsr #17 │ │ │ │ + rsbseq r6, r6, r2, lsr #20 │ │ │ │ + rsbseq r5, r6, sl, lsl #17 │ │ │ │ + rsbseq r6, r6, r8, lsl #20 │ │ │ │ + rsbseq r5, r6, r0, ror r8 │ │ │ │ + rsbseq r6, r6, lr, ror #19 │ │ │ │ + rsbseq r5, r6, r0, asr #16 │ │ │ │ + rsbseq r6, r6, r0, asr #19 │ │ │ │ + rsbseq r5, r6, sl, ror #15 │ │ │ │ + rsbseq r6, r6, sl, ror #18 │ │ │ │ + rsbseq r5, r6, ip, asr #15 │ │ │ │ + rsbseq r6, r6, sl, asr #18 │ │ │ │ + ldrhteq r5, [r6], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r6, r6, r0, lsr r9 │ │ │ │ + rsbseq r5, r6, lr, ror #14 │ │ │ │ + rsbseq r6, r6, lr, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r5], -pc, lsl #1 │ │ │ │ strmi r4, [r6], -ip, ror #20 │ │ │ │ blls 6d0e4c │ │ │ │ @@ -111561,22 +111561,22 @@ │ │ │ │ str pc, [r9, sp, asr #21]! │ │ │ │ movwcs r9, #31240 @ 0x7a08 │ │ │ │ @ instruction: 0xe7386013 │ │ │ │ svc 0x0054f791 │ │ │ │ strdeq pc, [r1], r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq pc, [r1], r2 │ │ │ │ - rsbseq r5, r6, r2, ror #11 │ │ │ │ - rsbseq r6, r6, r2, ror #14 │ │ │ │ - rsbseq r5, r6, sl, asr #11 │ │ │ │ - rsbseq r6, r6, sl, asr #14 │ │ │ │ - rsbseq r5, r6, r4, asr r5 │ │ │ │ - ldrsbteq r6, [r6], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r5, r6, r8, lsr r5 │ │ │ │ - ldrhteq r6, [r6], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r5, r6, r6, ror #11 │ │ │ │ + rsbseq r6, r6, r6, ror #14 │ │ │ │ + rsbseq r5, r6, lr, asr #11 │ │ │ │ + rsbseq r6, r6, lr, asr #14 │ │ │ │ + rsbseq r5, r6, r8, asr r5 │ │ │ │ + ldrsbteq r6, [r6], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r5, r6, ip, lsr r5 │ │ │ │ + ldrhteq r6, [r6], #-108 @ 0xffffff94 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, r8, asr #21 │ │ │ │ ldrbtmi r4, [sl], #-3016 @ 0xfffff438 │ │ │ │ ldmpl r3, {r2, r8, ip, pc}^ │ │ │ │ @@ -111776,21 +111776,21 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf91cf798 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf791e767 │ │ │ │ svclt 0x0000eda6 │ │ │ │ addeq pc, r1, r6, lsl #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r6, sl, lsl #10 │ │ │ │ + rsbseq r5, r6, lr, lsl #10 │ │ │ │ ldrdeq r0, [r0], -r9 │ │ │ │ - rsbseq r5, r6, r8, ror #7 │ │ │ │ + rsbseq r5, r6, ip, ror #7 │ │ │ │ addeq pc, r1, sl, lsl r0 @ │ │ │ │ andeq r0, r0, r9, ror #9 │ │ │ │ - ldrsbteq r5, [r6], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r6, r6, r6, asr r3 │ │ │ │ + ldrsbteq r5, [r6], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r6, r6, sl, asr r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi ffd113bc │ │ │ │ strdlt r4, [r9], r2 │ │ │ │ @ instruction: 0x4605447a │ │ │ │ @@ -112237,18 +112237,18 @@ │ │ │ │ @ instruction: 0xf7974478 │ │ │ │ blls 23f85c │ │ │ │ @ instruction: 0xf791e775 │ │ │ │ svclt 0x0000ea0e │ │ │ │ addeq lr, r1, ip, ror #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq lr, r1, lr, asr #17 │ │ │ │ - ldrshteq r4, [r6], #-164 @ 0xffffff5c │ │ │ │ - rsbseq r5, r6, r4, ror ip │ │ │ │ - rsbseq r4, r6, r4, lsr #21 │ │ │ │ - rsbseq r5, r6, r4, lsr #24 │ │ │ │ + ldrshteq r4, [r6], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r5, r6, r8, ror ip │ │ │ │ + rsbseq r4, r6, r8, lsr #21 │ │ │ │ + rsbseq r5, r6, r8, lsr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd747c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ stmdavs r0!, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf142f07d │ │ │ │ @@ -112314,22 +112314,22 @@ │ │ │ │ @ instruction: 0xf0caf07d │ │ │ │ bmi 36e7c4 >::_M_default_append(unsigned int)@@Base+0xebc30> │ │ │ │ @ instruction: 0xe7d3447a │ │ │ │ ldrtmi r4, [r9], -sl, lsl #20 │ │ │ │ ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf748f0a4 │ │ │ │ svclt 0x0000e79f │ │ │ │ - rsbseq r0, r6, ip, lsl #28 │ │ │ │ - ldrhteq r4, [r6], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r4, r6, r2, ror #19 │ │ │ │ - rsbseq r5, r6, r8, ror #22 │ │ │ │ - rsbseq r4, r6, r2, asr sl │ │ │ │ + rsbseq r0, r6, r0, lsl lr │ │ │ │ + ldrhteq r4, [r6], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r4, r6, r6, ror #19 │ │ │ │ + rsbseq r5, r6, ip, ror #22 │ │ │ │ + rsbseq r4, r6, r6, asr sl │ │ │ │ + rsbseq r4, r6, sl, lsl #20 │ │ │ │ + rsbseq r4, r6, r8, lsl #20 │ │ │ │ rsbseq r4, r6, r6, lsl #20 │ │ │ │ - rsbseq r4, r6, r4, lsl #20 │ │ │ │ - rsbseq r4, r6, r2, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl febd75c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d19802 │ │ │ │ addmi r2, r2, #228 @ 0xe4 │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ @@ -112380,15 +112380,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf791bd30 │ │ │ │ svclt 0x0000e8ee │ │ │ │ addeq lr, r1, r6, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r4, [r6], #-130 @ 0xffffff7e │ │ │ │ + ldrshteq r4, [r6], #-134 @ 0xffffff7a │ │ │ │ umulleq lr, r1, r4, r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -112438,20 +112438,20 @@ │ │ │ │ teqppl r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf797300c │ │ │ │ stmdami r8, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ffabe3e2 │ │ │ │ strb r9, [r8, r1, lsl #22] │ │ │ │ - ldrhteq r4, [r6], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r5, r6, r6, lsr r9 │ │ │ │ - @ instruction: 0x00764792 │ │ │ │ - rsbseq r5, r6, r2, lsl r9 │ │ │ │ - rsbseq r4, r6, lr, ror #14 │ │ │ │ - rsbseq r5, r6, lr, ror #17 │ │ │ │ + ldrhteq r4, [r6], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r5, r6, sl, lsr r9 │ │ │ │ + @ instruction: 0x00764796 │ │ │ │ + rsbseq r5, r6, r6, lsl r9 │ │ │ │ + rsbseq r4, r6, r2, ror r7 │ │ │ │ + ldrshteq r5, [r6], #-130 @ 0xffffff7e │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ stmdbvs sp, {r3, r4, r9, sl, lr} │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @@ -112493,18 +112493,18 @@ │ │ │ │ ldrbtmi r7, [r8], #-471 @ 0xfffffe29 │ │ │ │ @ instruction: 0xf797300c │ │ │ │ stmdami r7, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1fbe4ba │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldrhteq r4, [r6], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r5, r6, r6, lsr r8 │ │ │ │ - @ instruction: 0x00764696 │ │ │ │ - rsbseq r5, r6, r6, lsl r8 │ │ │ │ + ldrhteq r4, [r6], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r5, r6, sl, lsr r8 │ │ │ │ + @ instruction: 0x0076469a │ │ │ │ + rsbseq r5, r6, sl, lsl r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ stmdbvs sp, {r3, r4, r9, sl, lr} │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @@ -112546,18 +112546,18 @@ │ │ │ │ ldrbtmi r1, [r8], #-463 @ 0xfffffe31 │ │ │ │ @ instruction: 0xf797300c │ │ │ │ stmdami r7, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 53e58e │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq r4, r6, r2, ror #11 │ │ │ │ - rsbseq r5, r6, r2, ror #14 │ │ │ │ - rsbseq r4, r6, r2, asr #11 │ │ │ │ - rsbseq r5, r6, r2, asr #14 │ │ │ │ + rsbseq r4, r6, r6, ror #11 │ │ │ │ + rsbseq r5, r6, r6, ror #14 │ │ │ │ + rsbseq r4, r6, r6, asr #11 │ │ │ │ + rsbseq r5, r6, r6, asr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, sp, lsl #12 │ │ │ │ ldrmi r4, [r1], -r7, lsl #12 │ │ │ │ stmdbvs ip!, {r1, r2, r4, r9, sl, lr} │ │ │ │ @@ -112713,26 +112713,26 @@ │ │ │ │ ldmdami r0, {r1, r2, r3, r4, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf908f797 │ │ │ │ stmdbls r3, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7974478 │ │ │ │ blls 17f0dc │ │ │ │ svclt 0x0000e6cd │ │ │ │ - ldrsbteq r4, [r6], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r5, r6, r0, asr r6 │ │ │ │ - rsbseq r4, r6, r2, lsr r4 │ │ │ │ - ldrhteq r5, [r6], #-82 @ 0xffffffae │ │ │ │ - @ instruction: 0x0076439e │ │ │ │ - rsbseq r5, r6, lr, lsl r5 │ │ │ │ - rsbseq r4, r6, r0, ror #6 │ │ │ │ - rsbseq r5, r6, r0, ror #9 │ │ │ │ - rsbseq r4, r6, r2, asr #6 │ │ │ │ - rsbseq r5, r6, r2, asr #9 │ │ │ │ - rsbseq r4, r6, r4, lsr #6 │ │ │ │ - rsbseq r5, r6, r4, lsr #9 │ │ │ │ + ldrsbteq r4, [r6], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r5, r6, r4, asr r6 │ │ │ │ + rsbseq r4, r6, r6, lsr r4 │ │ │ │ + ldrhteq r5, [r6], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r4, r6, r2, lsr #7 │ │ │ │ + rsbseq r5, r6, r2, lsr #10 │ │ │ │ + rsbseq r4, r6, r4, ror #6 │ │ │ │ + rsbseq r5, r6, r4, ror #9 │ │ │ │ + rsbseq r4, r6, r6, asr #6 │ │ │ │ + rsbseq r5, r6, r6, asr #9 │ │ │ │ + rsbseq r4, r6, r8, lsr #6 │ │ │ │ + rsbseq r5, r6, r8, lsr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, sp, lsl #12 │ │ │ │ ldrmi r4, [r1], -r1, lsl #13 │ │ │ │ stmdbvs ip!, {r1, r2, r4, r9, sl, lr} │ │ │ │ @@ -112886,26 +112886,26 @@ │ │ │ │ orrspl pc, sl, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ @ instruction: 0xf796300c │ │ │ │ stmdami lr, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf868f797 │ │ │ │ ldrb r9, [r0], r3, lsl #22 │ │ │ │ - rsbseq r4, r6, r4, lsl r2 │ │ │ │ - @ instruction: 0x00765394 │ │ │ │ - rsbseq r4, r6, r8, ror r1 │ │ │ │ - ldrshteq r5, [r6], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r4, r6, r2, ror #1 │ │ │ │ - rsbseq r5, r6, r2, ror #4 │ │ │ │ - rsbseq r4, r6, sl, lsr #1 │ │ │ │ - rsbseq r5, r6, sl, lsr #4 │ │ │ │ - rsbseq r4, r6, ip, lsl #1 │ │ │ │ - rsbseq r5, r6, ip, lsl #4 │ │ │ │ - rsbseq r4, r6, lr, rrx │ │ │ │ - rsbseq r5, r6, lr, ror #3 │ │ │ │ + rsbseq r4, r6, r8, lsl r2 │ │ │ │ + @ instruction: 0x00765398 │ │ │ │ + rsbseq r4, r6, ip, ror r1 │ │ │ │ + ldrshteq r5, [r6], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r4, r6, r6, ror #1 │ │ │ │ + rsbseq r5, r6, r6, ror #4 │ │ │ │ + rsbseq r4, r6, lr, lsr #1 │ │ │ │ + rsbseq r5, r6, lr, lsr #4 │ │ │ │ + @ instruction: 0x00764090 │ │ │ │ + rsbseq r5, r6, r0, lsl r2 │ │ │ │ + rsbseq r4, r6, r2, ror r0 │ │ │ │ + ldrshteq r5, [r6], #-18 @ 0xffffffee │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r4, lsl r9 │ │ │ │ ldrmi r4, [r9], r0, lsl #13 │ │ │ │ ldmib sp, {r5, fp, sp, lr}^ │ │ │ │ @@ -113007,22 +113007,22 @@ │ │ │ │ stmdami ip, {r0, r4, r5, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 5, pc, cr12, cr6, {4} │ │ │ │ stmdbls r3, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7964478 │ │ │ │ blls 180c44 │ │ │ │ svclt 0x0000e750 │ │ │ │ - rsbseq r3, r6, r0, asr pc │ │ │ │ - ldrsbteq r5, [r6], #-0 │ │ │ │ - rsbseq r3, r6, r4, ror #29 │ │ │ │ - rsbseq r5, r6, r4, rrx │ │ │ │ - rsbseq r3, r6, sl, lsr #29 │ │ │ │ - rsbseq r5, r6, sl, lsr #32 │ │ │ │ - rsbseq r3, r6, ip, lsl #29 │ │ │ │ - rsbseq r5, r6, ip │ │ │ │ + rsbseq r3, r6, r4, asr pc │ │ │ │ + ldrsbteq r5, [r6], #-4 │ │ │ │ + rsbseq r3, r6, r8, ror #29 │ │ │ │ + rsbseq r5, r6, r8, rrx │ │ │ │ + rsbseq r3, r6, lr, lsr #29 │ │ │ │ + rsbseq r5, r6, lr, lsr #32 │ │ │ │ + @ instruction: 0x00763e90 │ │ │ │ + rsbseq r5, r6, r0, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febd8094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ blcs 928b0 │ │ │ │ stmdavs r3, {r0, r4, r8, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ @@ -113634,57 +113634,57 @@ │ │ │ │ @ instruction: 0xf7964478 │ │ │ │ blls 1c0288 │ │ │ │ @ instruction: 0xf78fe429 │ │ │ │ svclt 0x0000ef24 │ │ │ │ @ instruction: 0x0081d9bc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sp, r1, lr, lsl #19 │ │ │ │ - rsbseq r3, r6, r6, asr #25 │ │ │ │ - rsbseq r4, r9, ip, lsl r5 │ │ │ │ - rsbseq r3, r6, r4, asr #25 │ │ │ │ - ldrsbteq r0, [fp], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r2, fp, r0, lsl r1 │ │ │ │ - @ instruction: 0x0075bb98 │ │ │ │ - rsbseq r3, r6, ip, lsr #22 │ │ │ │ - rsbseq pc, r5, r4, ror #27 │ │ │ │ + rsbseq r3, r6, sl, asr #25 │ │ │ │ + rsbseq r4, r9, r0, lsr #10 │ │ │ │ + rsbseq r3, r6, r8, asr #25 │ │ │ │ + ldrsbteq r0, [fp], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r2, fp, r4, lsl r1 │ │ │ │ + @ instruction: 0x0075bb9c │ │ │ │ + rsbseq r3, r6, r0, lsr fp │ │ │ │ + rsbseq pc, r5, r8, ror #27 │ │ │ │ + rsbseq r3, r6, r8, lsl #21 │ │ │ │ rsbseq r3, r6, r4, lsl #21 │ │ │ │ - rsbseq r3, r6, r0, lsl #21 │ │ │ │ - rsbseq r3, r6, lr, lsl #19 │ │ │ │ - rsbseq r4, r6, ip, lsl #22 │ │ │ │ - rsbseq r3, r6, lr, ror #18 │ │ │ │ - rsbseq r4, r6, ip, ror #21 │ │ │ │ - rsbseq r3, r6, r4, lsl #20 │ │ │ │ - rsbseq r0, fp, r4, lsr #20 │ │ │ │ - rsbseq r3, r6, r4, lsl #20 │ │ │ │ - rsbseq r4, r9, ip, asr #4 │ │ │ │ - ldrhteq pc, [r5], #-178 @ 0xffffff4e @ │ │ │ │ - rsbseq r3, r6, ip, ror #16 │ │ │ │ - rsbseq r3, r6, r4, ror #16 │ │ │ │ - rsbseq r3, r6, r6, lsl r8 │ │ │ │ - rsbseq r3, r6, r6, ror #15 │ │ │ │ - rsbseq r3, r6, r8, lsl #16 │ │ │ │ - rsbseq fp, r9, r2, lsl #8 │ │ │ │ - ldrsbteq r3, [r6], #-126 @ 0xffffff82 │ │ │ │ - rsbseq fp, r9, ip, lsr #7 │ │ │ │ - ldrshteq r3, [r6], #-100 @ 0xffffff9c │ │ │ │ - ldrhteq r3, [r6], #-108 @ 0xffffff94 │ │ │ │ - ldrshteq r3, [r6], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r4, r6, sl, ror r7 │ │ │ │ - ldrshteq r3, [r6], #-98 @ 0xffffff9e │ │ │ │ - rsbseq fp, r9, r0, asr #5 │ │ │ │ - rsbseq r3, r6, sl, ror r6 │ │ │ │ - rsbseq fp, r9, r4, ror r2 │ │ │ │ - rsbseq r3, r6, ip, ror #11 │ │ │ │ - rsbseq r3, r6, r6, lsr #10 │ │ │ │ - rsbseq r4, r6, r6, lsr #13 │ │ │ │ + @ instruction: 0x00763992 │ │ │ │ + rsbseq r4, r6, r0, lsl fp │ │ │ │ + rsbseq r3, r6, r2, ror r9 │ │ │ │ + ldrshteq r4, [r6], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r3, r6, r8, lsl #20 │ │ │ │ + rsbseq r0, fp, r8, lsr #20 │ │ │ │ + rsbseq r3, r6, r8, lsl #20 │ │ │ │ + rsbseq r4, r9, r0, asr r2 │ │ │ │ + ldrhteq pc, [r5], #-182 @ 0xffffff4a @ │ │ │ │ + rsbseq r3, r6, r0, ror r8 │ │ │ │ + rsbseq r3, r6, r8, ror #16 │ │ │ │ + rsbseq r3, r6, sl, lsl r8 │ │ │ │ + rsbseq r3, r6, sl, ror #15 │ │ │ │ + rsbseq r3, r6, ip, lsl #16 │ │ │ │ + rsbseq fp, r9, r6, lsl #8 │ │ │ │ + rsbseq r3, r6, r2, ror #15 │ │ │ │ + ldrhteq fp, [r9], #-48 @ 0xffffffd0 │ │ │ │ + ldrshteq r3, [r6], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r3, r6, r0, asr #13 │ │ │ │ + ldrshteq r3, [r6], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r4, r6, lr, ror r7 │ │ │ │ + ldrshteq r3, [r6], #-102 @ 0xffffff9a │ │ │ │ + rsbseq fp, r9, r4, asr #5 │ │ │ │ + rsbseq r3, r6, lr, ror r6 │ │ │ │ + rsbseq fp, r9, r8, ror r2 │ │ │ │ + ldrshteq r3, [r6], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r3, r6, sl, lsr #10 │ │ │ │ + rsbseq r4, r6, sl, lsr #13 │ │ │ │ + rsbseq r3, r6, r6, lsr #11 │ │ │ │ rsbseq r3, r6, r2, lsr #11 │ │ │ │ - @ instruction: 0x0076359e │ │ │ │ - @ instruction: 0x00763590 │ │ │ │ - ldrsbteq r3, [r6], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r4, r6, r0, asr r6 │ │ │ │ + @ instruction: 0x00763594 │ │ │ │ + ldrsbteq r3, [r6], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r4, r6, r4, asr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2bcda4 >::_M_default_append(unsigned int)@@Base+0x3a210> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bllt 117d3bc │ │ │ │ cdp 0, 11, cr11, cr0, cr7, {4} │ │ │ │ @@ -114421,20 +114421,20 @@ │ │ │ │ svclt 0x0000e637 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq ip, r1, r0, ror fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq ip, r1, r4, asr #21 │ │ │ │ - rsbseq r2, r6, r4, asr sp │ │ │ │ - ldrsbteq r3, [r6], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r2, r6, r4, ror #25 │ │ │ │ - rsbseq r3, r6, r2, ror #28 │ │ │ │ - rsbseq r2, r6, lr, lsl #19 │ │ │ │ - rsbseq r3, r6, lr, lsl #22 │ │ │ │ + rsbseq r2, r6, r8, asr sp │ │ │ │ + ldrsbteq r3, [r6], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r2, r6, r8, ror #25 │ │ │ │ + rsbseq r3, r6, r6, ror #28 │ │ │ │ + @ instruction: 0x00762992 │ │ │ │ + rsbseq r3, r6, r2, lsl fp │ │ │ │ smlalcs pc, ip, r4, r8 @ │ │ │ │ vpmin.f32 q11, , q8 │ │ │ │ @ instruction: 0xf8841204 │ │ │ │ @ instruction: 0xf07920ec │ │ │ │ @ instruction: 0xe627f719 │ │ │ │ ldm r8, {r0, r1, r2, r3, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -114772,45 +114772,45 @@ │ │ │ │ strtmi r4, [r1], -r3, lsr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8ecf795 │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9a6f795 │ │ │ │ svclt 0x0000e742 │ │ │ │ - ldrhteq r2, [r6], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r2, r6, lr, lsl #13 │ │ │ │ - rsbseq r3, r6, lr, lsl #16 │ │ │ │ - rsbseq r2, r6, r6, lsr #12 │ │ │ │ - rsbseq r2, r6, r4, lsl #10 │ │ │ │ - rsbseq r3, r6, r4, lsl #13 │ │ │ │ - rsbseq r2, r6, ip, ror #9 │ │ │ │ - rsbseq r3, r6, ip, ror #12 │ │ │ │ - rsbseq r2, r6, ip, asr #9 │ │ │ │ - rsbseq r3, r6, ip, asr #12 │ │ │ │ - rsbseq r2, r6, ip, lsr #9 │ │ │ │ - rsbseq r3, r6, ip, lsr #12 │ │ │ │ - ldrshteq r2, [r6], #-70 @ 0xffffffba │ │ │ │ - rsbseq r2, r6, r4, ror #8 │ │ │ │ - rsbseq r3, r6, r2, ror #11 │ │ │ │ - rsbseq r2, r6, r4, lsr #8 │ │ │ │ - rsbseq r3, r6, r4, lsr #11 │ │ │ │ - rsbseq r2, r6, r2, ror #7 │ │ │ │ - rsbseq r3, r6, r2, ror #10 │ │ │ │ - rsbseq r2, r6, r8, asr #7 │ │ │ │ - rsbseq r3, r6, r8, asr #10 │ │ │ │ - ldrhteq r2, [r6], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r3, r6, r0, lsr r5 │ │ │ │ - rsbseq r2, r6, r0, asr #6 │ │ │ │ - ldrhteq r3, [r6], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r2, r6, r6, lsr #6 │ │ │ │ - rsbseq r3, r6, r4, lsr #9 │ │ │ │ - rsbseq r2, r6, r6, lsl #6 │ │ │ │ - rsbseq r3, r6, r4, lsl #9 │ │ │ │ - rsbseq r2, r6, ip, ror #5 │ │ │ │ - rsbseq r3, r6, sl, ror #8 │ │ │ │ + ldrhteq r2, [r6], #-126 @ 0xffffff82 │ │ │ │ + @ instruction: 0x00762692 │ │ │ │ + rsbseq r3, r6, r2, lsl r8 │ │ │ │ + rsbseq r2, r6, sl, lsr #12 │ │ │ │ + rsbseq r2, r6, r8, lsl #10 │ │ │ │ + rsbseq r3, r6, r8, lsl #13 │ │ │ │ + ldrshteq r2, [r6], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r3, r6, r0, ror r6 │ │ │ │ + ldrsbteq r2, [r6], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r3, r6, r0, asr r6 │ │ │ │ + ldrhteq r2, [r6], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r3, r6, r0, lsr r6 │ │ │ │ + ldrshteq r2, [r6], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r2, r6, r8, ror #8 │ │ │ │ + rsbseq r3, r6, r6, ror #11 │ │ │ │ + rsbseq r2, r6, r8, lsr #8 │ │ │ │ + rsbseq r3, r6, r8, lsr #11 │ │ │ │ + rsbseq r2, r6, r6, ror #7 │ │ │ │ + rsbseq r3, r6, r6, ror #10 │ │ │ │ + rsbseq r2, r6, ip, asr #7 │ │ │ │ + rsbseq r3, r6, ip, asr #10 │ │ │ │ + ldrhteq r2, [r6], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r3, r6, r4, lsr r5 │ │ │ │ + rsbseq r2, r6, r4, asr #6 │ │ │ │ + rsbseq r3, r6, r2, asr #9 │ │ │ │ + rsbseq r2, r6, sl, lsr #6 │ │ │ │ + rsbseq r3, r6, r8, lsr #9 │ │ │ │ + rsbseq r2, r6, sl, lsl #6 │ │ │ │ + rsbseq r3, r6, r8, lsl #9 │ │ │ │ + ldrshteq r2, [r6], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r3, r6, lr, ror #8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi fe6d42f4 │ │ │ │ umulllt r4, r9, r9, fp │ │ │ │ stmdbvs sp, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -114964,23 +114964,23 @@ │ │ │ │ ldrbtmi r0, [fp], #-390 @ 0xfffffe7a │ │ │ │ @ instruction: 0xf914f792 │ │ │ │ @ instruction: 0xf78ee6f0 │ │ │ │ svclt 0x0000ecba │ │ │ │ addeq fp, r1, r0, ror pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq fp, [r1], ip │ │ │ │ - rsbseq r2, r6, lr, lsr #1 │ │ │ │ - rsbseq r3, r6, r4, lsr r2 │ │ │ │ - rsbseq r2, r6, ip, rrx │ │ │ │ - rsbseq r3, r6, ip, ror #3 │ │ │ │ - rsbseq r2, r6, r0, asr r0 │ │ │ │ - ldrsbteq r3, [r6], #-16 │ │ │ │ - rsbseq r2, r6, r6, lsr r0 │ │ │ │ - ldrhteq r3, [r6], #-22 @ 0xffffffea │ │ │ │ - rsbseq r2, r6, r6, rrx │ │ │ │ + ldrhteq r2, [r6], #-2 │ │ │ │ + rsbseq r3, r6, r8, lsr r2 │ │ │ │ + rsbseq r2, r6, r0, ror r0 │ │ │ │ + ldrshteq r3, [r6], #-16 │ │ │ │ + rsbseq r2, r6, r4, asr r0 │ │ │ │ + ldrsbteq r3, [r6], #-20 @ 0xffffffec │ │ │ │ + rsbseq r2, r6, sl, lsr r0 │ │ │ │ + ldrhteq r3, [r6], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r2, r6, sl, rrx │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 1, cr11, cr15, cr3, {4} │ │ │ │ movwcs sp, #7172 @ 0x1c04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ @@ -115019,16 +115019,16 @@ │ │ │ │ blls 102cdc │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ smlalcc pc, lr, r5, r8 @ │ │ │ │ tstpeq r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ rsccc pc, lr, r5, lsl #17 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ - rsbseq r1, r6, ip, lsr pc │ │ │ │ - rsbseq r3, r6, r4, asr #1 │ │ │ │ + rsbseq r1, r6, r0, asr #30 │ │ │ │ + rsbseq r3, r6, r8, asr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, pc, lsl #18 │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ stccc 0, cr4, [r1], {228} @ 0xe4 │ │ │ │ @@ -115079,18 +115079,18 @@ │ │ │ │ orrseq pc, ip, r7, lsl #2 │ │ │ │ bleq ff000 │ │ │ │ ldrbtmi r9, [fp], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf7920092 │ │ │ │ ldrbmi pc, [r8], -r9, lsr #16 @ │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq r1, r6, r0, asr #30 │ │ │ │ - rsbseq r1, r6, sl, lsl #29 │ │ │ │ - rsbseq r3, r6, r0, lsl r0 │ │ │ │ - @ instruction: 0x00761e92 │ │ │ │ + rsbseq r1, r6, r4, asr #30 │ │ │ │ + rsbseq r1, r6, lr, lsl #29 │ │ │ │ + rsbseq r3, r6, r4, lsl r0 │ │ │ │ + @ instruction: 0x00761e96 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febda0f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ @ instruction: 0xff4af370 │ │ │ │ @@ -115111,16 +115111,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 2, pc, cr8, cr4, {4} @ │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7944478 │ │ │ │ blls 102b5c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq r1, r6, r4, lsr #27 │ │ │ │ - rsbseq r2, r6, r4, lsr #30 │ │ │ │ + rsbseq r1, r6, r8, lsr #27 │ │ │ │ + rsbseq r2, r6, r8, lsr #30 │ │ │ │ @ instruction: 0x305ef892 │ │ │ │ strle r0, [r2], #-1819 @ 0xfffff8e5 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ @@ -115140,16 +115140,16 @@ │ │ │ │ mrc2 7, 0, pc, cr0, cr4, {4} │ │ │ │ stmdbls r0, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7944478 │ │ │ │ blls c2aec │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r1, r6, r4, lsr sp │ │ │ │ - ldrhteq r2, [r6], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r1, r6, r8, lsr sp │ │ │ │ + ldrhteq r2, [r6], #-232 @ 0xffffff18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febda1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r0, ror #31 │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d34607 │ │ │ │ @ instruction: 0xb16c409c │ │ │ │ @@ -115273,25 +115273,25 @@ │ │ │ │ vadd.i8 d20, d0, d15 │ │ │ │ ldrbtmi r3, [r8], #-329 @ 0xfffffeb7 │ │ │ │ @ instruction: 0xf794300c │ │ │ │ stmdami sp, {r0, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 7, cr15, [ip, #592]! @ 0x250 │ │ │ │ svclt 0x0000e74e │ │ │ │ - rsbseq r1, r6, r6, ror ip │ │ │ │ - ldrshteq r2, [r6], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r1, r6, lr, asr ip │ │ │ │ - ldrsbteq r2, [r6], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r1, r6, r0, asr #24 │ │ │ │ - rsbseq r2, r6, r0, asr #27 │ │ │ │ - @ instruction: 0x00761c96 │ │ │ │ - rsbseq r1, r6, r0, lsr fp │ │ │ │ - ldrhteq r2, [r6], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r1, r6, r6, lsl fp │ │ │ │ - @ instruction: 0x00762c96 │ │ │ │ + rsbseq r1, r6, sl, ror ip │ │ │ │ + ldrshteq r2, [r6], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r1, r6, r2, ror #24 │ │ │ │ + rsbseq r2, r6, r2, ror #27 │ │ │ │ + rsbseq r1, r6, r4, asr #24 │ │ │ │ + rsbseq r2, r6, r4, asr #27 │ │ │ │ + @ instruction: 0x00761c9a │ │ │ │ + rsbseq r1, r6, r4, lsr fp │ │ │ │ + ldrhteq r2, [r6], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r1, r6, sl, lsl fp │ │ │ │ + @ instruction: 0x00762c9a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 1b14a74 │ │ │ │ addlt r4, sp, sl, ror #22 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @@ -115398,22 +115398,22 @@ │ │ │ │ svcge 0x0041f43f │ │ │ │ @ instruction: 0xf8c82308 │ │ │ │ ldr r3, [ip, -r0]! │ │ │ │ ldmdb r4, {r1, r2, r3, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq fp, r1, ip, ror #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r1, sl, asr #15 │ │ │ │ - rsbseq r1, r6, r2, ror #19 │ │ │ │ - rsbseq r2, r6, r2, ror #22 │ │ │ │ - rsbseq r1, r6, sl, asr #19 │ │ │ │ - rsbseq r2, r6, sl, asr #22 │ │ │ │ - rsbseq r1, r6, r0, ror r9 │ │ │ │ - ldrshteq r2, [r6], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r1, r6, r4, asr r9 │ │ │ │ - ldrsbteq r2, [r6], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r1, r6, r6, ror #19 │ │ │ │ + rsbseq r2, r6, r6, ror #22 │ │ │ │ + rsbseq r1, r6, lr, asr #19 │ │ │ │ + rsbseq r2, r6, lr, asr #22 │ │ │ │ + rsbseq r1, r6, r4, ror r9 │ │ │ │ + ldrshteq r2, [r6], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r1, r6, r8, asr r9 │ │ │ │ + ldrsbteq r2, [r6], #-168 @ 0xffffff58 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrsbge pc, [ip, #-143] @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d1b085 │ │ │ │ @ instruction: 0x460f9010 │ │ │ │ @@ -115498,23 +115498,23 @@ │ │ │ │ @ instruction: 0xf04f4621 │ │ │ │ ldrbtmi r3, [r8], #-1535 @ 0xfffffa01 │ │ │ │ @ instruction: 0xf794300c │ │ │ │ stmdami fp, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7944478 │ │ │ │ @ instruction: 0xe7b6fbf9 │ │ │ │ - rsbseq r1, r6, r8, asr #18 │ │ │ │ - rsbseq r1, r6, ip, ror #15 │ │ │ │ - rsbseq r2, r6, ip, ror #18 │ │ │ │ - ldrsbteq r1, [r6], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r2, r6, r4, asr r9 │ │ │ │ - ldrhteq r1, [r6], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r2, r6, lr, lsr #18 │ │ │ │ - @ instruction: 0x00761792 │ │ │ │ - rsbseq r2, r6, r0, lsl r9 │ │ │ │ + rsbseq r1, r6, ip, asr #18 │ │ │ │ + ldrshteq r1, [r6], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r2, r6, r0, ror r9 │ │ │ │ + ldrsbteq r1, [r6], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r2, r6, r8, asr r9 │ │ │ │ + ldrhteq r1, [r6], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r2, r6, r2, lsr r9 │ │ │ │ + @ instruction: 0x00761796 │ │ │ │ + rsbseq r2, r6, r4, lsl r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r0, pc, lsl #12 @ │ │ │ │ ldrmi r4, [r6], -r8, lsl #12 │ │ │ │ blx fff40366 │ │ │ │ @@ -115533,16 +115533,16 @@ │ │ │ │ blx 41428 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7944478 │ │ │ │ @ instruction: 0x4620fbb9 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq r1, r6, r0, lsl r7 │ │ │ │ - @ instruction: 0x00762890 │ │ │ │ + rsbseq r1, r6, r4, lsl r7 │ │ │ │ + @ instruction: 0x00762894 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 13eab8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldmdbmi ip, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dfb093 │ │ │ │ @@ -116126,75 +116126,75 @@ │ │ │ │ ldrbtmi r4, [r8], #-2114 @ 0xfffff7be │ │ │ │ @ instruction: 0xff1af793 │ │ │ │ svclt 0x0000e4ad │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ strdeq fp, [r1], r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r6, ip, asr r6 │ │ │ │ - ldrsbteq r2, [r6], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r1, r6, r0, asr #12 │ │ │ │ - ldrhteq r2, [r6], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r1, r6, r0, ror #12 │ │ │ │ + ldrsbteq r2, [r6], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r1, r6, r4, asr #12 │ │ │ │ + rsbseq r2, r6, r2, asr #15 │ │ │ │ addeq fp, r1, r4, asr r3 │ │ │ │ - rsbseq r1, r6, r8, ror #11 │ │ │ │ - rsbseq r2, r6, r6, ror #14 │ │ │ │ - rsbseq r1, r6, r8, asr r5 │ │ │ │ - ldrsbteq r2, [r6], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r1, r6, lr, lsr #9 │ │ │ │ - rsbseq r2, r6, ip, lsr #12 │ │ │ │ - @ instruction: 0x00761492 │ │ │ │ - rsbseq r2, r6, r0, lsl r6 │ │ │ │ - rsbseq r1, r6, r4, ror r4 │ │ │ │ - rsbseq r1, r6, r4, asr #11 │ │ │ │ - @ instruction: 0x0076139e │ │ │ │ - rsbseq r2, r6, ip, lsl r5 │ │ │ │ - rsbseq r1, r6, r4, lsl #5 │ │ │ │ - rsbseq r2, r6, r2, lsl #8 │ │ │ │ - rsbseq r1, r6, r4, ror #4 │ │ │ │ - rsbseq r2, r6, r2, ror #7 │ │ │ │ - rsbseq r1, r6, r0, lsl #4 │ │ │ │ - rsbseq r2, r6, lr, ror r3 │ │ │ │ - rsbseq r1, r6, r6, asr #3 │ │ │ │ - rsbseq r2, r6, r4, asr #6 │ │ │ │ - rsbseq r1, r6, r6, ror r1 │ │ │ │ - ldrshteq r2, [r6], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r1, r6, ip, lsr #2 │ │ │ │ - rsbseq r2, r6, ip, lsr #5 │ │ │ │ - rsbseq r1, r6, r8, lsr #1 │ │ │ │ - rsbseq r2, r6, r8, lsr #4 │ │ │ │ - rsbseq r1, r6, sl, lsr #32 │ │ │ │ - rsbseq r2, r6, sl, lsr #3 │ │ │ │ - rsbseq r1, r6, lr │ │ │ │ - rsbseq r2, r6, lr, lsl #3 │ │ │ │ - ldrshteq r0, [r6], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r2, r6, r2, ror r1 │ │ │ │ - rsbseq r0, r6, r2, asr pc │ │ │ │ - ldrsbteq r2, [r6], #-2 │ │ │ │ - rsbseq r0, r6, r2, lsl #30 │ │ │ │ - rsbseq r2, r6, r2, lsl #1 │ │ │ │ - rsbseq r0, r6, r6, ror #29 │ │ │ │ - rsbseq r2, r6, r6, rrx │ │ │ │ - rsbseq r0, r6, sl, asr #29 │ │ │ │ - rsbseq r2, r6, sl, asr #32 │ │ │ │ - rsbseq r0, r6, lr, lsr #29 │ │ │ │ - rsbseq r2, r6, lr, lsr #32 │ │ │ │ - @ instruction: 0x00760e92 │ │ │ │ - rsbseq r2, r6, r2, lsl r0 │ │ │ │ - rsbseq r0, r6, r6, ror lr │ │ │ │ - ldrshteq r1, [r6], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r0, r6, sl, asr lr │ │ │ │ - ldrsbteq r1, [r6], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r0, r6, sl, lsr #28 │ │ │ │ - rsbseq r1, r6, sl, lsr #31 │ │ │ │ - rsbseq r0, r6, ip, lsl #28 │ │ │ │ - rsbseq r1, r6, sl, lsl #31 │ │ │ │ - rsbseq r0, r6, lr, ror #27 │ │ │ │ - rsbseq r1, r6, lr, ror #30 │ │ │ │ - ldrsbteq r0, [r6], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r1, r6, ip, ror #11 │ │ │ │ + rsbseq r2, r6, sl, ror #14 │ │ │ │ + rsbseq r1, r6, ip, asr r5 │ │ │ │ + ldrsbteq r2, [r6], #-106 @ 0xffffff96 │ │ │ │ + ldrhteq r1, [r6], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r2, r6, r0, lsr r6 │ │ │ │ + @ instruction: 0x00761496 │ │ │ │ + rsbseq r2, r6, r4, lsl r6 │ │ │ │ + rsbseq r1, r6, r8, ror r4 │ │ │ │ + rsbseq r1, r6, r8, asr #11 │ │ │ │ + rsbseq r1, r6, r2, lsr #7 │ │ │ │ + rsbseq r2, r6, r0, lsr #10 │ │ │ │ + rsbseq r1, r6, r8, lsl #5 │ │ │ │ + rsbseq r2, r6, r6, lsl #8 │ │ │ │ + rsbseq r1, r6, r8, ror #4 │ │ │ │ + rsbseq r2, r6, r6, ror #7 │ │ │ │ + rsbseq r1, r6, r4, lsl #4 │ │ │ │ + rsbseq r2, r6, r2, lsl #7 │ │ │ │ + rsbseq r1, r6, sl, asr #3 │ │ │ │ + rsbseq r2, r6, r8, asr #6 │ │ │ │ + rsbseq r1, r6, sl, ror r1 │ │ │ │ + ldrshteq r2, [r6], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r1, r6, r0, lsr r1 │ │ │ │ + ldrhteq r2, [r6], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r1, r6, ip, lsr #1 │ │ │ │ + rsbseq r2, r6, ip, lsr #4 │ │ │ │ + rsbseq r1, r6, lr, lsr #32 │ │ │ │ + rsbseq r2, r6, lr, lsr #3 │ │ │ │ + rsbseq r1, r6, r2, lsl r0 │ │ │ │ + @ instruction: 0x00762192 │ │ │ │ + ldrshteq r0, [r6], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r2, r6, r6, ror r1 │ │ │ │ rsbseq r0, r6, r6, asr pc │ │ │ │ + ldrsbteq r2, [r6], #-6 │ │ │ │ + rsbseq r0, r6, r6, lsl #30 │ │ │ │ + rsbseq r2, r6, r6, lsl #1 │ │ │ │ + rsbseq r0, r6, sl, ror #29 │ │ │ │ + rsbseq r2, r6, sl, rrx │ │ │ │ + rsbseq r0, r6, lr, asr #29 │ │ │ │ + rsbseq r2, r6, lr, asr #32 │ │ │ │ + ldrhteq r0, [r6], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r2, r6, r2, lsr r0 │ │ │ │ + @ instruction: 0x00760e96 │ │ │ │ + rsbseq r2, r6, r6, lsl r0 │ │ │ │ + rsbseq r0, r6, sl, ror lr │ │ │ │ + ldrshteq r1, [r6], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r0, r6, lr, asr lr │ │ │ │ + ldrsbteq r1, [r6], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r0, r6, lr, lsr #28 │ │ │ │ + rsbseq r1, r6, lr, lsr #31 │ │ │ │ + rsbseq r0, r6, r0, lsl lr │ │ │ │ + rsbseq r1, r6, lr, lsl #31 │ │ │ │ + ldrshteq r0, [r6], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r1, r6, r2, ror pc │ │ │ │ + ldrsbteq r0, [r6], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r0, r6, sl, asr pc │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 13f4e8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi fec55898 │ │ │ │ blmi fec55aac │ │ │ │ @@ -116370,18 +116370,18 @@ │ │ │ │ svclt 0x0000e9c4 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq sl, r1, ip, asr #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sl, r1, r0, lsr r9 │ │ │ │ - rsbseq r0, r6, r4, lsl fp │ │ │ │ - @ instruction: 0x00761c94 │ │ │ │ - ldrshteq r0, [r6], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r1, r6, sl, ror ip │ │ │ │ + rsbseq r0, r6, r8, lsl fp │ │ │ │ + @ instruction: 0x00761c98 │ │ │ │ + ldrshteq r0, [r6], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r1, r6, lr, ror ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 13f7d8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r6, sp, sp, lsl r8 │ │ │ │ @ instruction: 0xb124692c │ │ │ │ @@ -116705,18 +116705,18 @@ │ │ │ │ @ instruction: 0xf85cf7fd │ │ │ │ @ instruction: 0xf899e732 │ │ │ │ @ instruction: 0xf0133181 │ │ │ │ @ instruction: 0xf43f0303 │ │ │ │ strbt sl, [ip], r1, lsl #30 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r0, r6, ip, lsr r7 │ │ │ │ - ldrsbteq r0, [r6], #-138 @ 0xffffff76 │ │ │ │ - ldrshteq r0, [r6], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r1, r6, r8, ror r7 │ │ │ │ + rsbseq r0, r6, r0, asr #14 │ │ │ │ + ldrsbteq r0, [r6], #-142 @ 0xffffff72 │ │ │ │ + ldrshteq r0, [r6], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r1, r6, ip, ror r7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23fd14 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d1460c │ │ │ │ ldc 0, cr1, [pc, #912] @ 84c00 │ │ │ │ @@ -117340,22 +117340,22 @@ │ │ │ │ svclt 0x0000e5d1 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ addeq r9, r1, r0, ror #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r9, r1, ip, lsr sp │ │ │ │ - rsbseq pc, r5, r6, asr #29 │ │ │ │ - rsbseq r1, r6, r4, asr #32 │ │ │ │ - @ instruction: 0x0075fe92 │ │ │ │ - rsbseq r1, r6, r2, lsl r0 │ │ │ │ - rsbseq pc, r5, sl, ror lr @ │ │ │ │ - ldrshteq r0, [r6], #-250 @ 0xffffff06 │ │ │ │ - rsbseq pc, r5, ip, lsr #28 │ │ │ │ - rsbseq r0, r6, ip, lsr #31 │ │ │ │ + rsbseq pc, r5, sl, asr #29 │ │ │ │ + rsbseq r1, r6, r8, asr #32 │ │ │ │ + @ instruction: 0x0075fe96 │ │ │ │ + rsbseq r1, r6, r6, lsl r0 │ │ │ │ + rsbseq pc, r5, lr, ror lr @ │ │ │ │ + ldrshteq r0, [r6], #-254 @ 0xffffff02 │ │ │ │ + rsbseq pc, r5, r0, lsr lr @ │ │ │ │ + ldrhteq r0, [r6], #-240 @ 0xffffff10 │ │ │ │ blvc 10c08d0 │ │ │ │ cdp 8, 11, cr6, cr0, cr0, {3} │ │ │ │ vstr d0, [sp, #284] @ 0x11c │ │ │ │ @ instruction: 0xf0787b0c │ │ │ │ ldc 1, cr15, [sp, #36] @ 0x24 │ │ │ │ stmdacs r0, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ mrshi pc, (UNDEF: 5) @ │ │ │ │ @@ -117514,26 +117514,26 @@ │ │ │ │ vneg.f64 d4, d0 │ │ │ │ vneg.f64 d6, d0 │ │ │ │ vmov.f64 d3, d11 │ │ │ │ vmov.f64 d0, d5 │ │ │ │ strb r5, [sp, #2884]! @ 0xb44 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq pc, r5, r0, asr #20 │ │ │ │ - rsbseq r0, r6, r0, asr #23 │ │ │ │ - rsbseq pc, r5, r0, lsl #19 │ │ │ │ - rsbseq r0, r6, r0, lsl #22 │ │ │ │ - rsbseq pc, r5, r8, ror #18 │ │ │ │ - rsbseq r0, r6, r8, ror #21 │ │ │ │ - rsbseq pc, r5, r0, asr r9 @ │ │ │ │ - ldrsbteq r0, [r6], #-160 @ 0xffffff60 │ │ │ │ - rsbseq pc, r5, r6, asr #17 │ │ │ │ - rsbseq r0, r6, r6, asr #20 │ │ │ │ - rsbseq pc, r5, r2, lsr #16 │ │ │ │ - rsbseq r0, r6, r2, lsr #19 │ │ │ │ + rsbseq pc, r5, r4, asr #20 │ │ │ │ + rsbseq r0, r6, r4, asr #23 │ │ │ │ + rsbseq pc, r5, r4, lsl #19 │ │ │ │ + rsbseq r0, r6, r4, lsl #22 │ │ │ │ + rsbseq pc, r5, ip, ror #18 │ │ │ │ + rsbseq r0, r6, ip, ror #21 │ │ │ │ + rsbseq pc, r5, r4, asr r9 @ │ │ │ │ + ldrsbteq r0, [r6], #-164 @ 0xffffff5c │ │ │ │ + rsbseq pc, r5, sl, asr #17 │ │ │ │ + rsbseq r0, r6, sl, asr #20 │ │ │ │ + rsbseq pc, r5, r6, lsr #16 │ │ │ │ + rsbseq r0, r6, r6, lsr #19 │ │ │ │ @ instruction: 0xf04f9b1b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ ldrtmi r4, [r5], -r8, lsr #10 │ │ │ │ addlt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46c34656 │ │ │ │ movwls r4, #59082 @ 0xe6ca │ │ │ │ tstls sp, #738197504 @ 0x2c000000 │ │ │ │ @@ -118273,18 +118273,18 @@ │ │ │ │ blpl b41730 │ │ │ │ blvc a41734 │ │ │ │ blvs 941738 │ │ │ │ bllt fec040c4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbseq lr, r5, r4, lsl #28 │ │ │ │ - rsbseq pc, r5, r2, lsl #31 │ │ │ │ - rsbseq lr, r5, r8, asr #27 │ │ │ │ - rsbseq pc, r5, r8, asr #30 │ │ │ │ + rsbseq lr, r5, r8, lsl #28 │ │ │ │ + rsbseq pc, r5, r6, lsl #31 │ │ │ │ + rsbseq lr, r5, ip, asr #27 │ │ │ │ + rsbseq pc, r5, ip, asr #30 │ │ │ │ bcs ac9c4 │ │ │ │ stclge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ blvs 941724 │ │ │ │ blvc 641728 │ │ │ │ blx fe442f8e │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ blne 1301bc0 │ │ │ │ @@ -118578,18 +118578,18 @@ │ │ │ │ @ instruction: 0xf7fac000 │ │ │ │ @ instruction: 0xf7fefc85 │ │ │ │ svclt 0x0000bebb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ ... │ │ │ │ - rsbseq lr, r5, sl, lsl #18 │ │ │ │ - rsbseq pc, r5, r8, lsl #21 │ │ │ │ - ldrshteq lr, [r5], #-116 @ 0xffffff8c │ │ │ │ - rsbseq pc, r5, r4, ror r9 @ │ │ │ │ + rsbseq lr, r5, lr, lsl #18 │ │ │ │ + rsbseq pc, r5, ip, lsl #21 │ │ │ │ + ldrshteq lr, [r5], #-120 @ 0xffffff88 │ │ │ │ + rsbseq pc, r5, r8, ror r9 @ │ │ │ │ @ instruction: 0x46589912 │ │ │ │ eorcc lr, sl, #3489792 @ 0x354000 │ │ │ │ ldmdbge sl!, {r0, r1, r8, ip, pc} │ │ │ │ ldmdbge r8!, {r0, r2, r8, ip, pc} │ │ │ │ tstcs r0, r4, lsl #2 │ │ │ │ ldc 1, cr9, [pc, #8] @ 865cc │ │ │ │ strtmi r0, [r9], -r2, asr #23 │ │ │ │ @@ -118785,18 +118785,18 @@ │ │ │ │ @ instruction: 0xf7914478 │ │ │ │ @ instruction: 0xf7fefa49 │ │ │ │ svclt 0x0000bd56 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbseq lr, r5, lr, ror #12 │ │ │ │ - rsbseq pc, r5, lr, ror #15 │ │ │ │ - rsbseq lr, r5, r0, lsr r4 │ │ │ │ - ldrhteq pc, [r5], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbseq lr, r5, r2, ror r6 │ │ │ │ + ldrshteq pc, [r5], #-114 @ 0xffffff8e @ │ │ │ │ + rsbseq lr, r5, r4, lsr r4 │ │ │ │ + ldrhteq pc, [r5], #-84 @ 0xffffffac @ │ │ │ │ blvs 941f24 │ │ │ │ blvc 641f28 │ │ │ │ @ instruction: 0xff80f3a4 │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ blne 13023c0 │ │ │ │ mrc 14, 5, r9, cr0, cr12, {0} │ │ │ │ @ instruction: 0xf5032b49 │ │ │ │ @@ -119304,16 +119304,16 @@ │ │ │ │ ldc 8, cr11, [pc, #280] @ 871f8 │ │ │ │ vmov.f64 d7, #5 @ 0x40280000 2.625 │ │ │ │ @ instruction: 0xf7fd6b47 │ │ │ │ svclt 0x0000bf27 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ ... │ │ │ │ - rsbseq sp, r5, r4, lsr pc │ │ │ │ - ldrhteq pc, [r5], #-4 @ │ │ │ │ + rsbseq sp, r5, r8, lsr pc │ │ │ │ + ldrhteq pc, [r5], #-8 @ │ │ │ │ stc 6, cr4, [sp, #352] @ 0x160 │ │ │ │ vstr d4, [sp, #168] @ 0xa8 │ │ │ │ vstr d6, [sp, #152] @ 0x98 │ │ │ │ @ instruction: 0xf09d7b24 │ │ │ │ blge f84bfc │ │ │ │ ldrmi r9, [r9], -r2, lsr #6 │ │ │ │ vshr.s8 , q10, #8 │ │ │ │ @@ -119798,34 +119798,34 @@ │ │ │ │ vsqrt.f64 d17, d5 │ │ │ │ svclt 0x00b4fa10 │ │ │ │ blcc 1203364 │ │ │ │ blcc 1103368 │ │ │ │ svclt 0x0066f7fe │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbseq sp, r5, r2, ror #21 │ │ │ │ - rsbseq lr, r5, r0, ror #24 │ │ │ │ - rsbseq sp, r5, r0, asr #21 │ │ │ │ - rsbseq lr, r5, lr, lsr ip │ │ │ │ - rsbseq sp, r5, r2, ror #19 │ │ │ │ - rsbseq lr, r5, r0, ror #22 │ │ │ │ - ldrshteq sp, [r5], #-122 @ 0xffffff86 │ │ │ │ - rsbseq lr, r5, sl, ror r9 │ │ │ │ - ldrsbteq sp, [r5], #-124 @ 0xffffff84 │ │ │ │ - rsbseq lr, r5, ip, asr r9 │ │ │ │ - ldrhteq sp, [r5], #-126 @ 0xffffff82 │ │ │ │ - rsbseq lr, r5, lr, lsr r9 │ │ │ │ - rsbseq sp, r5, r4, lsl r7 │ │ │ │ - @ instruction: 0x0075e894 │ │ │ │ - rsbseq sp, r5, r4, ror #13 │ │ │ │ - rsbseq lr, r5, r4, ror #16 │ │ │ │ - rsbseq sp, r5, ip, asr #11 │ │ │ │ - rsbseq lr, r5, ip, asr #14 │ │ │ │ - @ instruction: 0x0075d49e │ │ │ │ - rsbseq lr, r5, lr, lsl r6 │ │ │ │ + rsbseq sp, r5, r6, ror #21 │ │ │ │ + rsbseq lr, r5, r4, ror #24 │ │ │ │ + rsbseq sp, r5, r4, asr #21 │ │ │ │ + rsbseq lr, r5, r2, asr #24 │ │ │ │ + rsbseq sp, r5, r6, ror #19 │ │ │ │ + rsbseq lr, r5, r4, ror #22 │ │ │ │ + ldrshteq sp, [r5], #-126 @ 0xffffff82 │ │ │ │ + rsbseq lr, r5, lr, ror r9 │ │ │ │ + rsbseq sp, r5, r0, ror #15 │ │ │ │ + rsbseq lr, r5, r0, ror #18 │ │ │ │ + rsbseq sp, r5, r2, asr #15 │ │ │ │ + rsbseq lr, r5, r2, asr #18 │ │ │ │ + rsbseq sp, r5, r8, lsl r7 │ │ │ │ + @ instruction: 0x0075e898 │ │ │ │ + rsbseq sp, r5, r8, ror #13 │ │ │ │ + rsbseq lr, r5, r8, ror #16 │ │ │ │ + ldrsbteq sp, [r5], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq lr, r5, r0, asr r7 │ │ │ │ + rsbseq sp, r5, r2, lsr #9 │ │ │ │ + rsbseq lr, r5, r2, lsr #12 │ │ │ │ @ instruction: 0x1181f897 │ │ │ │ @ instruction: 0xf47e078e │ │ │ │ cdp 15, 11, cr10, cr5, cr2, {1} │ │ │ │ vsqrt.f64 d22, d0 │ │ │ │ vstrle s30, [r5, #-64] @ 0xffffffc0 │ │ │ │ blmi ff0c33f0 │ │ │ │ blx 4c34e4 │ │ │ │ @@ -120178,30 +120178,30 @@ │ │ │ │ cdp2 7, 10, cr15, cr4, cr15, {4} │ │ │ │ @ instruction: 0x46594814 │ │ │ │ @ instruction: 0xf78f4478 │ │ │ │ @ instruction: 0xf7fdff5f │ │ │ │ svclt 0x0000ba6c │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbseq sp, r5, r8, ror #1 │ │ │ │ - rsbseq lr, r5, r8, ror #4 │ │ │ │ - rsbseq sp, r5, r2, asr #32 │ │ │ │ - rsbseq lr, r5, r2, asr #3 │ │ │ │ - rsbseq sp, r5, r2 │ │ │ │ - rsbseq lr, r5, r2, lsl #3 │ │ │ │ - ldrhteq ip, [r5], #-254 @ 0xffffff02 │ │ │ │ - rsbseq lr, r5, lr, lsr r1 │ │ │ │ - rsbseq ip, r5, ip, asr pc │ │ │ │ - ldrsbteq lr, [r5], #-12 │ │ │ │ - ldrsbteq ip, [r5], #-236 @ 0xffffff14 │ │ │ │ - rsbseq lr, r5, ip, asr r0 │ │ │ │ - rsbseq ip, r5, sl, ror lr │ │ │ │ - ldrshteq sp, [r5], #-250 @ 0xffffff06 │ │ │ │ - rsbseq ip, r5, ip, asr lr │ │ │ │ - ldrsbteq sp, [r5], #-252 @ 0xffffff04 │ │ │ │ + rsbseq sp, r5, ip, ror #1 │ │ │ │ + rsbseq lr, r5, ip, ror #4 │ │ │ │ + rsbseq sp, r5, r6, asr #32 │ │ │ │ + rsbseq lr, r5, r6, asr #3 │ │ │ │ + rsbseq sp, r5, r6 │ │ │ │ + rsbseq lr, r5, r6, lsl #3 │ │ │ │ + rsbseq ip, r5, r2, asr #31 │ │ │ │ + rsbseq lr, r5, r2, asr #2 │ │ │ │ + rsbseq ip, r5, r0, ror #30 │ │ │ │ + rsbseq lr, r5, r0, ror #1 │ │ │ │ + rsbseq ip, r5, r0, ror #29 │ │ │ │ + rsbseq lr, r5, r0, rrx │ │ │ │ + rsbseq ip, r5, lr, ror lr │ │ │ │ + ldrshteq sp, [r5], #-254 @ 0xffffff02 │ │ │ │ + rsbseq ip, r5, r0, ror #28 │ │ │ │ + rsbseq sp, r5, r0, ror #31 │ │ │ │ ldmdami lr, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x11b8f241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 7, cr15, cr0, cr15, {4} │ │ │ │ @ instruction: 0x4659485b │ │ │ │ @ instruction: 0xf78f4478 │ │ │ │ @ instruction: 0xf7fdff2b │ │ │ │ @@ -120289,24 +120289,24 @@ │ │ │ │ msrne R9_usr, r1 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r2, #572] @ 0x23c │ │ │ │ ldrbmi r4, [r9], -ip, lsl #16 │ │ │ │ @ instruction: 0xf78f4478 │ │ │ │ @ instruction: 0xf7fdfe7d │ │ │ │ svclt 0x0000b98a │ │ │ │ - ldrshteq ip, [r5], #-212 @ 0xffffff2c │ │ │ │ - rsbseq sp, r5, r4, ror pc │ │ │ │ - ldrsbteq ip, [r5], #-214 @ 0xffffff2a │ │ │ │ - rsbseq sp, r5, r6, asr pc │ │ │ │ - rsbseq ip, r5, r2, lsr #27 │ │ │ │ - rsbseq sp, r5, r2, lsr #30 │ │ │ │ - rsbseq ip, r5, ip, asr #26 │ │ │ │ - rsbseq sp, r5, ip, asr #29 │ │ │ │ - @ instruction: 0x0075cc98 │ │ │ │ - rsbseq sp, r5, r8, lsl lr │ │ │ │ + ldrshteq ip, [r5], #-216 @ 0xffffff28 │ │ │ │ + rsbseq sp, r5, r8, ror pc │ │ │ │ + ldrsbteq ip, [r5], #-218 @ 0xffffff26 │ │ │ │ + rsbseq sp, r5, sl, asr pc │ │ │ │ + rsbseq ip, r5, r6, lsr #27 │ │ │ │ + rsbseq sp, r5, r6, lsr #30 │ │ │ │ + rsbseq ip, r5, r0, asr sp │ │ │ │ + ldrsbteq sp, [r5], #-224 @ 0xffffff20 │ │ │ │ + @ instruction: 0x0075cc9c │ │ │ │ + rsbseq sp, r5, ip, lsl lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febdf290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46140fd0 │ │ │ │ blmi 1a5aa34 │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ ldmpl r3, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -120409,24 +120409,24 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 7, cr15, [r4, #572] @ 0x23c │ │ │ │ @ instruction: 0xf789e742 │ │ │ │ svclt 0x0000ea20 │ │ │ │ addeq r6, r1, r2, ror r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r6, r1, r8, asr r9 │ │ │ │ - rsbseq ip, r5, r4, ror ip │ │ │ │ - rsbseq ip, r5, r8, ror #23 │ │ │ │ - rsbseq ip, r5, lr, lsr fp │ │ │ │ - ldrhteq sp, [r5], #-206 @ 0xffffff32 │ │ │ │ - ldrshteq ip, [r5], #-174 @ 0xffffff52 │ │ │ │ - rsbseq sp, r5, lr, ror ip │ │ │ │ - rsbseq ip, r5, r4, ror #21 │ │ │ │ - rsbseq sp, r5, r4, ror #24 │ │ │ │ - rsbseq ip, r5, r8, asr #21 │ │ │ │ - rsbseq sp, r5, r6, asr #24 │ │ │ │ + rsbseq ip, r5, r8, ror ip │ │ │ │ + rsbseq ip, r5, ip, ror #23 │ │ │ │ + rsbseq ip, r5, r2, asr #22 │ │ │ │ + rsbseq sp, r5, r2, asr #25 │ │ │ │ + rsbseq ip, r5, r2, lsl #22 │ │ │ │ + rsbseq sp, r5, r2, lsl #25 │ │ │ │ + rsbseq ip, r5, r8, ror #21 │ │ │ │ + rsbseq sp, r5, r8, ror #24 │ │ │ │ + rsbseq ip, r5, ip, asr #21 │ │ │ │ + rsbseq sp, r5, sl, asr #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ @ instruction: 0xf8df2838 │ │ │ │ @ instruction: 0xf04f1838 │ │ │ │ @@ -120952,132 +120952,132 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf896f78f │ │ │ │ @ instruction: 0x46214879 │ │ │ │ @ instruction: 0xf78f4478 │ │ │ │ str pc, [pc], #-2385 @ 88ab4 │ │ │ │ @ instruction: 0xffffc08f │ │ │ │ addeq r6, r1, r0, lsl #15 │ │ │ │ - rsbseq r8, r5, r6, lsr #31 │ │ │ │ + rsbseq r8, r5, sl, lsr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r5, sl, lsl #24 │ │ │ │ - rsbseq ip, r5, r0, lsr #20 │ │ │ │ - @ instruction: 0x0075db9e │ │ │ │ + rsbseq ip, r5, lr, lsl #24 │ │ │ │ + rsbseq ip, r5, r4, lsr #20 │ │ │ │ + rsbseq sp, r5, r2, lsr #23 │ │ │ │ addeq r6, r1, r4, lsr r7 │ │ │ │ - rsbseq ip, r5, lr, asr #20 │ │ │ │ - rsbseq ip, r5, sl, lsl #19 │ │ │ │ - rsbseq sp, r5, r8, lsl #22 │ │ │ │ - rsbseq ip, r5, lr, ror #18 │ │ │ │ - rsbseq sp, r5, ip, ror #21 │ │ │ │ - rsbseq ip, r5, r8, lsr #18 │ │ │ │ - rsbseq sp, r5, r6, lsr #21 │ │ │ │ - rsbseq ip, r5, sl, lsl #18 │ │ │ │ - rsbseq sp, r5, r8, lsl #21 │ │ │ │ + rsbseq ip, r5, r2, asr sl │ │ │ │ + rsbseq ip, r5, lr, lsl #19 │ │ │ │ + rsbseq sp, r5, ip, lsl #22 │ │ │ │ + rsbseq ip, r5, r2, ror r9 │ │ │ │ + ldrshteq sp, [r5], #-160 @ 0xffffff60 │ │ │ │ + rsbseq ip, r5, ip, lsr #18 │ │ │ │ + rsbseq sp, r5, sl, lsr #21 │ │ │ │ + rsbseq ip, r5, lr, lsl #18 │ │ │ │ + rsbseq sp, r5, ip, lsl #21 │ │ │ │ @ instruction: 0xffff88a7 │ │ │ │ @ instruction: 0xffff8c1d │ │ │ │ @ instruction: 0xffff6315 │ │ │ │ @ instruction: 0xffff69ed │ │ │ │ - @ instruction: 0x0075ca9e │ │ │ │ - rsbseq ip, r5, r8, lsl #17 │ │ │ │ - rsbseq sp, r5, r6, lsl #20 │ │ │ │ + rsbseq ip, r5, r2, lsr #21 │ │ │ │ + rsbseq ip, r5, ip, lsl #17 │ │ │ │ + rsbseq sp, r5, sl, lsl #20 │ │ │ │ andeq r1, r0, r5, lsl #17 │ │ │ │ andeq r0, r0, pc, lsl #16 │ │ │ │ - rsbseq ip, r5, sl, asr #16 │ │ │ │ - rsbseq sp, r5, r8, asr #19 │ │ │ │ + rsbseq ip, r5, lr, asr #16 │ │ │ │ + rsbseq sp, r5, ip, asr #19 │ │ │ │ @ instruction: 0xffffaaa9 │ │ │ │ @ instruction: 0xffffab09 │ │ │ │ - rsbseq ip, r5, r4, lsl #16 │ │ │ │ - rsbseq sp, r5, r2, lsl #19 │ │ │ │ - rsbseq ip, r5, r6, ror #15 │ │ │ │ - rsbseq sp, r5, r4, ror #18 │ │ │ │ - rsbseq ip, r5, r8, asr #15 │ │ │ │ - rsbseq sp, r5, r6, asr #18 │ │ │ │ - rsbseq ip, r5, r6, lsr #15 │ │ │ │ - rsbseq sp, r5, r2, lsr #18 │ │ │ │ + rsbseq ip, r5, r8, lsl #16 │ │ │ │ + rsbseq sp, r5, r6, lsl #19 │ │ │ │ + rsbseq ip, r5, sl, ror #15 │ │ │ │ + rsbseq sp, r5, r8, ror #18 │ │ │ │ + rsbseq ip, r5, ip, asr #15 │ │ │ │ + rsbseq sp, r5, sl, asr #18 │ │ │ │ + rsbseq ip, r5, sl, lsr #15 │ │ │ │ + rsbseq sp, r5, r6, lsr #18 │ │ │ │ @ instruction: 0xffffa7d3 │ │ │ │ - rsbseq ip, r5, r2, ror r7 │ │ │ │ - ldrshteq sp, [r5], #-128 @ 0xffffff80 │ │ │ │ + rsbseq ip, r5, r6, ror r7 │ │ │ │ + ldrshteq sp, [r5], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xffffa959 │ │ │ │ - rsbseq ip, r5, r0, asr #14 │ │ │ │ - ldrhteq sp, [r5], #-142 @ 0xffffff72 │ │ │ │ + rsbseq ip, r5, r4, asr #14 │ │ │ │ + rsbseq sp, r5, r2, asr #17 │ │ │ │ @ instruction: 0xffffb037 │ │ │ │ - rsbseq ip, r5, lr, lsl #14 │ │ │ │ - rsbseq sp, r5, ip, lsl #17 │ │ │ │ + rsbseq ip, r5, r2, lsl r7 │ │ │ │ + @ instruction: 0x0075d890 │ │ │ │ @ instruction: 0xffff7eb5 │ │ │ │ - ldrsbteq ip, [r5], #-108 @ 0xffffff94 │ │ │ │ - rsbseq sp, r5, sl, asr r8 │ │ │ │ + rsbseq ip, r5, r0, ror #13 │ │ │ │ + rsbseq sp, r5, lr, asr r8 │ │ │ │ @ instruction: 0xffff7dcf │ │ │ │ - rsbseq ip, r5, sl, lsr #13 │ │ │ │ - rsbseq sp, r5, r8, lsr #16 │ │ │ │ + rsbseq ip, r5, lr, lsr #13 │ │ │ │ + rsbseq sp, r5, ip, lsr #16 │ │ │ │ @ instruction: 0xffff7d61 │ │ │ │ - rsbseq ip, r5, r8, ror r6 │ │ │ │ - ldrshteq sp, [r5], #-118 @ 0xffffff8a │ │ │ │ + rsbseq ip, r5, ip, ror r6 │ │ │ │ + ldrshteq sp, [r5], #-122 @ 0xffffff86 │ │ │ │ @ instruction: 0xffff594f │ │ │ │ - rsbseq ip, r5, r2, asr #12 │ │ │ │ - rsbseq sp, r5, r0, asr #15 │ │ │ │ + rsbseq ip, r5, r6, asr #12 │ │ │ │ + rsbseq sp, r5, r4, asr #15 │ │ │ │ @ instruction: 0xffffaec9 │ │ │ │ - rsbseq ip, r5, r0, lsl r6 │ │ │ │ - rsbseq sp, r5, lr, lsl #15 │ │ │ │ + rsbseq ip, r5, r4, lsl r6 │ │ │ │ + @ instruction: 0x0075d792 │ │ │ │ @ instruction: 0xffff6797 │ │ │ │ - ldrsbteq ip, [r5], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq sp, r5, ip, asr r7 │ │ │ │ + rsbseq ip, r5, r2, ror #11 │ │ │ │ + rsbseq sp, r5, r0, ror #14 │ │ │ │ andeq r0, r0, r1, asr #20 │ │ │ │ - rsbseq ip, r5, ip, lsr #11 │ │ │ │ - rsbseq sp, r5, sl, lsr #14 │ │ │ │ + ldrhteq ip, [r5], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq sp, r5, lr, lsr #14 │ │ │ │ @ instruction: 0xffff7b1f │ │ │ │ - rsbseq ip, r5, sl, ror r5 │ │ │ │ - ldrshteq sp, [r5], #-104 @ 0xffffff98 │ │ │ │ + rsbseq ip, r5, lr, ror r5 │ │ │ │ + ldrshteq sp, [r5], #-108 @ 0xffffff94 │ │ │ │ @ instruction: 0xffffc507 │ │ │ │ - rsbseq ip, r5, r0, asr #10 │ │ │ │ - ldrhteq sp, [r5], #-110 @ 0xffffff92 │ │ │ │ + rsbseq ip, r5, r4, asr #10 │ │ │ │ + rsbseq sp, r5, r2, asr #13 │ │ │ │ @ instruction: 0xffff6e35 │ │ │ │ @ instruction: 0xffffaa3b │ │ │ │ - ldrshteq ip, [r5], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq sp, r5, sl, ror r6 │ │ │ │ + ldrshteq ip, [r5], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq sp, r5, lr, ror r6 │ │ │ │ @ instruction: 0xffffb825 │ │ │ │ - rsbseq ip, r5, lr, asr #9 │ │ │ │ - rsbseq sp, r5, lr, asr #12 │ │ │ │ + ldrsbteq ip, [r5], #-66 @ 0xffffffbe │ │ │ │ + rsbseq sp, r5, r2, asr r6 │ │ │ │ @ instruction: 0xffff657d │ │ │ │ - rsbseq ip, r5, r2, lsr #9 │ │ │ │ - rsbseq sp, r5, r2, lsr #12 │ │ │ │ - rsbseq ip, r5, lr, lsl r7 │ │ │ │ - ldrhteq ip, [r5], #-98 @ 0xffffff9e │ │ │ │ - rsbseq ip, r5, r8, asr r4 │ │ │ │ - ldrsbteq sp, [r5], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq ip, r5, r6, lsl #14 │ │ │ │ - rsbseq ip, r5, r2, asr #14 │ │ │ │ - rsbseq ip, r5, lr, lsl #8 │ │ │ │ - rsbseq sp, r5, lr, lsl #11 │ │ │ │ - rsbseq ip, r5, r0, lsr #14 │ │ │ │ - rsbseq ip, r5, sl, ror #14 │ │ │ │ - rsbseq ip, r5, sl, asr #7 │ │ │ │ - rsbseq sp, r5, sl, asr #10 │ │ │ │ - rsbseq ip, r5, r8, asr r7 │ │ │ │ - rsbseq ip, r5, sl, lsl #15 │ │ │ │ - rsbseq ip, r5, sl, lsl #7 │ │ │ │ - rsbseq sp, r5, sl, lsl #10 │ │ │ │ - rsbseq ip, r5, r4, ror r7 │ │ │ │ - ldrhteq ip, [r5], #-122 @ 0xffffff86 │ │ │ │ - rsbseq ip, r5, sl, asr #6 │ │ │ │ - rsbseq sp, r5, sl, asr #9 │ │ │ │ - ldrsbteq ip, [r5], #-122 @ 0xffffff86 │ │ │ │ - @ instruction: 0x0075c79a │ │ │ │ - rsbseq ip, r5, ip, lsl #6 │ │ │ │ - rsbseq sp, r5, ip, lsl #9 │ │ │ │ - rsbseq ip, r5, r4, asr #15 │ │ │ │ - rsbseq ip, r5, r6, lsl #16 │ │ │ │ - ldrsbteq ip, [r5], #-34 @ 0xffffffde │ │ │ │ - rsbseq sp, r5, r2, asr r4 │ │ │ │ - ldrshteq ip, [r5], #-114 @ 0xffffff8e │ │ │ │ - rsbseq ip, r5, r0, asr #16 │ │ │ │ - @ instruction: 0x0075c298 │ │ │ │ - rsbseq sp, r5, r8, lsl r4 │ │ │ │ - rsbseq ip, r5, r2, lsr #16 │ │ │ │ - rsbseq ip, r5, r0, ror r8 │ │ │ │ - rsbseq ip, r5, r0, asr #4 │ │ │ │ - rsbseq sp, r5, r0, asr #7 │ │ │ │ + rsbseq ip, r5, r6, lsr #9 │ │ │ │ + rsbseq sp, r5, r6, lsr #12 │ │ │ │ + rsbseq ip, r5, r2, lsr #14 │ │ │ │ + ldrhteq ip, [r5], #-102 @ 0xffffff9a │ │ │ │ + rsbseq ip, r5, ip, asr r4 │ │ │ │ + ldrsbteq sp, [r5], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq ip, r5, sl, lsl #14 │ │ │ │ + rsbseq ip, r5, r6, asr #14 │ │ │ │ + rsbseq ip, r5, r2, lsl r4 │ │ │ │ + @ instruction: 0x0075d592 │ │ │ │ + rsbseq ip, r5, r4, lsr #14 │ │ │ │ + rsbseq ip, r5, lr, ror #14 │ │ │ │ + rsbseq ip, r5, lr, asr #7 │ │ │ │ + rsbseq sp, r5, lr, asr #10 │ │ │ │ + rsbseq ip, r5, ip, asr r7 │ │ │ │ + rsbseq ip, r5, lr, lsl #15 │ │ │ │ + rsbseq ip, r5, lr, lsl #7 │ │ │ │ + rsbseq sp, r5, lr, lsl #10 │ │ │ │ + rsbseq ip, r5, r8, ror r7 │ │ │ │ + ldrhteq ip, [r5], #-126 @ 0xffffff82 │ │ │ │ + rsbseq ip, r5, lr, asr #6 │ │ │ │ + rsbseq sp, r5, lr, asr #9 │ │ │ │ + ldrsbteq ip, [r5], #-126 @ 0xffffff82 │ │ │ │ + @ instruction: 0x0075c79e │ │ │ │ + rsbseq ip, r5, r0, lsl r3 │ │ │ │ + @ instruction: 0x0075d490 │ │ │ │ + rsbseq ip, r5, r8, asr #15 │ │ │ │ + rsbseq ip, r5, sl, lsl #16 │ │ │ │ + ldrsbteq ip, [r5], #-38 @ 0xffffffda │ │ │ │ + rsbseq sp, r5, r6, asr r4 │ │ │ │ + ldrshteq ip, [r5], #-118 @ 0xffffff8a │ │ │ │ + rsbseq ip, r5, r4, asr #16 │ │ │ │ + @ instruction: 0x0075c29c │ │ │ │ + rsbseq sp, r5, ip, lsl r4 │ │ │ │ + rsbseq ip, r5, r6, lsr #16 │ │ │ │ + rsbseq ip, r5, r4, ror r8 │ │ │ │ + rsbseq ip, r5, r4, asr #4 │ │ │ │ + rsbseq sp, r5, r4, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febdfe9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -121088,16 +121088,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf78e300c │ │ │ │ stmdami r5, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf840f78f │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq ip, r5, lr, lsl r0 │ │ │ │ - @ instruction: 0x0075d19e │ │ │ │ + rsbseq ip, r5, r2, lsr #32 │ │ │ │ + rsbseq sp, r5, r2, lsr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4692b099 │ │ │ │ @ instruction: 0x461c4af9 │ │ │ │ @ instruction: 0x46064bf9 │ │ │ │ @@ -121347,45 +121347,45 @@ │ │ │ │ stc2 7, cr15, [r2, #568] @ 0x238 │ │ │ │ ldrbtmi r4, [r8], #-2083 @ 0xfffff7dd │ │ │ │ cdp2 7, 3, cr15, cr14, cr14, {4} │ │ │ │ @ instruction: 0xf788e648 │ │ │ │ svclt 0x0000eaca │ │ │ │ addeq r5, r1, r0, lsl sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r5, r2, lsr r5 │ │ │ │ - @ instruction: 0x0075bf92 │ │ │ │ - ldrsbteq ip, [r5], #-82 @ 0xffffffae │ │ │ │ + rsbseq r8, r5, r6, lsr r5 │ │ │ │ + @ instruction: 0x0075bf96 │ │ │ │ + ldrsbteq ip, [r5], #-86 @ 0xffffffaa │ │ │ │ addeq r5, r1, r0, lsr #25 │ │ │ │ - ldrshteq fp, [r5], #-224 @ 0xffffff20 │ │ │ │ - rsbseq sp, r5, r0, ror r0 │ │ │ │ - rsbseq fp, r5, r0, asr #29 │ │ │ │ - rsbseq sp, r5, r0, asr #32 │ │ │ │ - rsbseq fp, r5, r6, lsr #29 │ │ │ │ - rsbseq sp, r5, r6, lsr #32 │ │ │ │ - ldrshteq fp, [r5], #-236 @ 0xffffff14 │ │ │ │ - rsbseq fp, r5, r8, ror sp │ │ │ │ - ldrshteq ip, [r5], #-232 @ 0xffffff18 │ │ │ │ - rsbseq fp, r5, r0, ror #26 │ │ │ │ - ldrsbteq ip, [r5], #-238 @ 0xffffff12 │ │ │ │ - rsbseq fp, r5, r0, asr #26 │ │ │ │ - rsbseq ip, r5, r0, asr #29 │ │ │ │ - rsbseq fp, r5, r8, lsr #26 │ │ │ │ - rsbseq ip, r5, r6, lsr #29 │ │ │ │ - rsbseq fp, r5, r0, lsl #27 │ │ │ │ - rsbseq fp, r5, sl, asr #26 │ │ │ │ - @ instruction: 0x0075bc9e │ │ │ │ - rsbseq ip, r5, r2, asr r3 │ │ │ │ - rsbseq fp, r5, ip, ror #24 │ │ │ │ - rsbseq ip, r5, ip, ror #27 │ │ │ │ - rsbseq fp, r5, r2, asr ip │ │ │ │ - ldrsbteq ip, [r5], #-208 @ 0xffffff30 │ │ │ │ - rsbseq fp, r5, r8, lsr ip │ │ │ │ - ldrhteq ip, [r5], #-214 @ 0xffffff2a │ │ │ │ - rsbseq fp, r5, r8, lsl ip │ │ │ │ - rsbseq ip, r5, lr, lsr r2 │ │ │ │ + ldrshteq fp, [r5], #-228 @ 0xffffff1c │ │ │ │ + rsbseq sp, r5, r4, ror r0 │ │ │ │ + rsbseq fp, r5, r4, asr #29 │ │ │ │ + rsbseq sp, r5, r4, asr #32 │ │ │ │ + rsbseq fp, r5, sl, lsr #29 │ │ │ │ + rsbseq sp, r5, sl, lsr #32 │ │ │ │ + rsbseq fp, r5, r0, lsl #30 │ │ │ │ + rsbseq fp, r5, ip, ror sp │ │ │ │ + ldrshteq ip, [r5], #-236 @ 0xffffff14 │ │ │ │ + rsbseq fp, r5, r4, ror #26 │ │ │ │ + rsbseq ip, r5, r2, ror #29 │ │ │ │ + rsbseq fp, r5, r4, asr #26 │ │ │ │ + rsbseq ip, r5, r4, asr #29 │ │ │ │ + rsbseq fp, r5, ip, lsr #26 │ │ │ │ + rsbseq ip, r5, sl, lsr #29 │ │ │ │ + rsbseq fp, r5, r4, lsl #27 │ │ │ │ + rsbseq fp, r5, lr, asr #26 │ │ │ │ + rsbseq fp, r5, r2, lsr #25 │ │ │ │ + rsbseq ip, r5, r6, asr r3 │ │ │ │ + rsbseq fp, r5, r0, ror ip │ │ │ │ + ldrshteq ip, [r5], #-208 @ 0xffffff30 │ │ │ │ + rsbseq fp, r5, r6, asr ip │ │ │ │ + ldrsbteq ip, [r5], #-212 @ 0xffffff2c │ │ │ │ + rsbseq fp, r5, ip, lsr ip │ │ │ │ + ldrhteq ip, [r5], #-218 @ 0xffffff26 │ │ │ │ + rsbseq fp, r5, ip, lsl ip │ │ │ │ + rsbseq ip, r5, r2, asr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ ldrbmi pc, [r0, #-2271] @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb09d │ │ │ │ @ instruction: 0x46991550 │ │ │ │ @@ -121726,53 +121726,53 @@ │ │ │ │ @ instruction: 0xf04f482c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 12c74fe │ │ │ │ svclt 0x0000e7ee │ │ │ │ umulleq r5, r1, r0, r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r5, r1, r6, ror #16 │ │ │ │ - rsbseq fp, r5, r2, lsl #22 │ │ │ │ - rsbseq ip, r5, r0, lsl #25 │ │ │ │ - ldrhteq fp, [r5], #-170 @ 0xffffff56 │ │ │ │ - rsbseq ip, r5, r8, lsr ip │ │ │ │ - ldrshteq fp, [r5], #-160 @ 0xffffff60 │ │ │ │ - rsbseq fp, r5, r0, asr sl │ │ │ │ - rsbseq ip, r5, lr, asr #23 │ │ │ │ - rsbseq ip, r5, lr, asr r1 │ │ │ │ - @ instruction: 0x0075b99a │ │ │ │ - rsbseq ip, r5, ip, asr #1 │ │ │ │ - rsbseq fp, r5, r0, ror r9 │ │ │ │ - rsbseq ip, r5, lr, lsr r1 │ │ │ │ - rsbseq fp, r5, r4, lsr #19 │ │ │ │ - ldrshteq fp, [r5], #-138 @ 0xffffff76 │ │ │ │ - rsbseq ip, r5, sl, ror sl │ │ │ │ - rsbseq fp, r5, lr, asr #17 │ │ │ │ - rsbseq ip, r5, r2, ror #1 │ │ │ │ - rsbseq fp, r5, r6, ror r8 │ │ │ │ - ldrhteq ip, [r5], #-10 │ │ │ │ - rsbseq fp, r5, lr, asr #16 │ │ │ │ - rsbseq fp, r5, ip, lsr #31 │ │ │ │ - rsbseq fp, r5, sl, lsr #16 │ │ │ │ - @ instruction: 0x0075c09e │ │ │ │ - rsbseq fp, r5, r0, lsl #16 │ │ │ │ - @ instruction: 0x0075bf92 │ │ │ │ - rsbseq fp, r5, r2, asr r7 │ │ │ │ - ldrsbteq ip, [r5], #-130 @ 0xffffff7e │ │ │ │ - rsbseq fp, r5, r8, lsr r7 │ │ │ │ - rsbseq fp, r5, ip, lsr lr │ │ │ │ - rsbseq fp, r5, sl, lsl r7 │ │ │ │ - @ instruction: 0x0075c89a │ │ │ │ - ldrhteq fp, [r5], #-106 @ 0xffffff96 │ │ │ │ - rsbseq ip, r5, r8, lsr r8 │ │ │ │ - rsbseq fp, r5, sl, ror #12 │ │ │ │ - rsbseq ip, r5, r8, ror #15 │ │ │ │ - rsbseq fp, r5, r0, asr r6 │ │ │ │ - rsbseq ip, r5, lr, asr #15 │ │ │ │ - rsbseq fp, r5, r0, lsr r6 │ │ │ │ - rsbseq ip, r5, lr, lsr #15 │ │ │ │ + rsbseq fp, r5, r6, lsl #22 │ │ │ │ + rsbseq ip, r5, r4, lsl #25 │ │ │ │ + ldrhteq fp, [r5], #-174 @ 0xffffff52 │ │ │ │ + rsbseq ip, r5, ip, lsr ip │ │ │ │ + ldrshteq fp, [r5], #-164 @ 0xffffff5c │ │ │ │ + rsbseq fp, r5, r4, asr sl │ │ │ │ + ldrsbteq ip, [r5], #-178 @ 0xffffff4e │ │ │ │ + rsbseq ip, r5, r2, ror #2 │ │ │ │ + @ instruction: 0x0075b99e │ │ │ │ + ldrsbteq ip, [r5], #-0 │ │ │ │ + rsbseq fp, r5, r4, ror r9 │ │ │ │ + rsbseq ip, r5, r2, asr #2 │ │ │ │ + rsbseq fp, r5, r8, lsr #19 │ │ │ │ + ldrshteq fp, [r5], #-142 @ 0xffffff72 │ │ │ │ + rsbseq ip, r5, lr, ror sl │ │ │ │ + ldrsbteq fp, [r5], #-130 @ 0xffffff7e │ │ │ │ + rsbseq ip, r5, r6, ror #1 │ │ │ │ + rsbseq fp, r5, sl, ror r8 │ │ │ │ + ldrhteq ip, [r5], #-14 │ │ │ │ + rsbseq fp, r5, r2, asr r8 │ │ │ │ + ldrhteq fp, [r5], #-240 @ 0xffffff10 │ │ │ │ + rsbseq fp, r5, lr, lsr #16 │ │ │ │ + rsbseq ip, r5, r2, lsr #1 │ │ │ │ + rsbseq fp, r5, r4, lsl #16 │ │ │ │ + @ instruction: 0x0075bf96 │ │ │ │ + rsbseq fp, r5, r6, asr r7 │ │ │ │ + ldrsbteq ip, [r5], #-134 @ 0xffffff7a │ │ │ │ + rsbseq fp, r5, ip, lsr r7 │ │ │ │ + rsbseq fp, r5, r0, asr #28 │ │ │ │ + rsbseq fp, r5, lr, lsl r7 │ │ │ │ + @ instruction: 0x0075c89e │ │ │ │ + ldrhteq fp, [r5], #-110 @ 0xffffff92 │ │ │ │ + rsbseq ip, r5, ip, lsr r8 │ │ │ │ + rsbseq fp, r5, lr, ror #12 │ │ │ │ + rsbseq ip, r5, ip, ror #15 │ │ │ │ + rsbseq fp, r5, r4, asr r6 │ │ │ │ + ldrsbteq ip, [r5], #-114 @ 0xffffff8e │ │ │ │ + rsbseq fp, r5, r4, lsr r6 │ │ │ │ + ldrhteq ip, [r5], #-114 @ 0xffffff8e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe0978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ strls r9, [r1], #-3091 @ 0xfffff3ed │ │ │ │ @@ -121794,16 +121794,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 147608 │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf78e4478 │ │ │ │ blls 4882d0 │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq fp, r5, r8, lsl r5 │ │ │ │ - @ instruction: 0x0075c698 │ │ │ │ + rsbseq fp, r5, ip, lsl r5 │ │ │ │ + @ instruction: 0x0075c69c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1c4cac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ blvs 11050c8 │ │ │ │ @@ -122097,40 +122097,40 @@ │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ ldmdami lr, {r0, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf78e4478 │ │ │ │ @ instruction: 0xe7c4f85f │ │ │ │ strdeq r5, [r1], sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq fp, [r5], #-64 @ 0xffffffc0 │ │ │ │ - ldrsbteq fp, [r5], #-54 @ 0xffffffca │ │ │ │ + ldrshteq fp, [r5], #-68 @ 0xffffffbc │ │ │ │ + ldrsbteq fp, [r5], #-58 @ 0xffffffc6 │ │ │ │ addeq r5, r1, ip, rrx │ │ │ │ - ldrsbteq fp, [r5], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq ip, r5, lr, asr r4 │ │ │ │ - rsbseq fp, r5, ip, lsl #5 │ │ │ │ - rsbseq ip, r5, ip, lsl #8 │ │ │ │ - rsbseq fp, r5, r8, lsr #3 │ │ │ │ - rsbseq ip, r5, r8, lsr #6 │ │ │ │ - rsbseq fp, r5, sl, lsl #3 │ │ │ │ - rsbseq ip, r5, sl, lsl #6 │ │ │ │ - rsbseq fp, r5, ip, ror #2 │ │ │ │ - rsbseq ip, r5, ip, ror #5 │ │ │ │ - rsbseq fp, r5, r0, asr #3 │ │ │ │ - rsbseq fp, r5, lr, ror #1 │ │ │ │ - rsbseq ip, r5, lr, ror #4 │ │ │ │ - ldrsbteq fp, [r5], #-2 │ │ │ │ - rsbseq ip, r5, r0, asr r2 │ │ │ │ - ldrhteq fp, [r5], #-4 │ │ │ │ - rsbseq ip, r5, r2, lsr r2 │ │ │ │ - @ instruction: 0x0075b096 │ │ │ │ - rsbseq ip, r5, r4, lsl r2 │ │ │ │ - rsbseq fp, r5, sl, ror r0 │ │ │ │ - ldrshteq ip, [r5], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq fp, r5, lr, asr r0 │ │ │ │ - ldrsbteq ip, [r5], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq fp, r5, r2, ror #5 │ │ │ │ + rsbseq ip, r5, r2, ror #8 │ │ │ │ + @ instruction: 0x0075b290 │ │ │ │ + rsbseq ip, r5, r0, lsl r4 │ │ │ │ + rsbseq fp, r5, ip, lsr #3 │ │ │ │ + rsbseq ip, r5, ip, lsr #6 │ │ │ │ + rsbseq fp, r5, lr, lsl #3 │ │ │ │ + rsbseq ip, r5, lr, lsl #6 │ │ │ │ + rsbseq fp, r5, r0, ror r1 │ │ │ │ + ldrshteq ip, [r5], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq fp, r5, r4, asr #3 │ │ │ │ + ldrshteq fp, [r5], #-2 │ │ │ │ + rsbseq ip, r5, r2, ror r2 │ │ │ │ + ldrsbteq fp, [r5], #-6 │ │ │ │ + rsbseq ip, r5, r4, asr r2 │ │ │ │ + ldrhteq fp, [r5], #-8 │ │ │ │ + rsbseq ip, r5, r6, lsr r2 │ │ │ │ + @ instruction: 0x0075b09a │ │ │ │ + rsbseq ip, r5, r8, lsl r2 │ │ │ │ + rsbseq fp, r5, lr, ror r0 │ │ │ │ + ldrshteq ip, [r5], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq fp, r5, r2, rrx │ │ │ │ + rsbseq ip, r5, r0, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1451c8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ pkhbtmi fp, r0, r3, lsl #1 │ │ │ │ ldrmi r4, [r5], -r9, lsl #13 │ │ │ │ @@ -122235,31 +122235,31 @@ │ │ │ │ @ instruction: 0xf6414815 │ │ │ │ @ instruction: 0xf04f413c │ │ │ │ ldrbtmi r3, [r8], #-1791 @ 0xfffff901 │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ ldmdami r2, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ ldrb pc, [r7, -r7, asr #30] @ │ │ │ │ - rsbseq r7, r5, ip, lsl #10 │ │ │ │ - ldrshteq r7, [r5], #-66 @ 0xffffffbe │ │ │ │ - ldrsbteq r7, [r5], #-70 @ 0xffffffba │ │ │ │ - ldrhteq r7, [r5], #-72 @ 0xffffffb8 │ │ │ │ - @ instruction: 0x00757498 │ │ │ │ - rsbseq sl, r5, r0, asr #29 │ │ │ │ - rsbseq ip, r5, r0, asr #32 │ │ │ │ - @ instruction: 0x0075ae98 │ │ │ │ - rsbseq fp, r5, sl, lsr r7 │ │ │ │ - rsbseq sl, r5, ip, ror lr │ │ │ │ - rsbseq fp, r5, lr, lsl r7 │ │ │ │ - rsbseq sl, r5, r0, ror #28 │ │ │ │ - rsbseq fp, r5, r2, lsl #14 │ │ │ │ - rsbseq sl, r5, r8, asr #28 │ │ │ │ - rsbseq fp, r5, sl, ror #13 │ │ │ │ - rsbseq sl, r5, sl, lsr #28 │ │ │ │ - rsbseq fp, r5, ip, asr #13 │ │ │ │ + rsbseq r7, r5, r0, lsl r5 │ │ │ │ + ldrshteq r7, [r5], #-70 @ 0xffffffba │ │ │ │ + ldrsbteq r7, [r5], #-74 @ 0xffffffb6 │ │ │ │ + ldrhteq r7, [r5], #-76 @ 0xffffffb4 │ │ │ │ + @ instruction: 0x0075749c │ │ │ │ + rsbseq sl, r5, r4, asr #29 │ │ │ │ + rsbseq ip, r5, r4, asr #32 │ │ │ │ + @ instruction: 0x0075ae9c │ │ │ │ + rsbseq fp, r5, lr, lsr r7 │ │ │ │ + rsbseq sl, r5, r0, lsl #29 │ │ │ │ + rsbseq fp, r5, r2, lsr #14 │ │ │ │ + rsbseq sl, r5, r4, ror #28 │ │ │ │ + rsbseq fp, r5, r6, lsl #14 │ │ │ │ + rsbseq sl, r5, ip, asr #28 │ │ │ │ + rsbseq fp, r5, lr, ror #13 │ │ │ │ + rsbseq sl, r5, lr, lsr #28 │ │ │ │ + ldrsbteq fp, [r5], #-96 @ 0xffffffa0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xf8df4617 │ │ │ │ ldrmi r2, [ip], -ip, ror #8 │ │ │ │ strbtcc pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -122542,51 +122542,51 @@ │ │ │ │ ldrtmi pc, [r2], -r7, lsl #11 @ │ │ │ │ @ instruction: 0xf641a906 │ │ │ │ @ instruction: 0xf78c336e │ │ │ │ strb pc, [r8], -sp, lsr #26 @ │ │ │ │ ldmdb r2!, {r0, r1, r2, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r4, r1, r8, ror #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r7, [r5], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq sl, r5, r4, ror sp │ │ │ │ - rsbseq fp, r5, r6, lsr r6 │ │ │ │ - rsbseq sl, r5, r0, asr #27 │ │ │ │ - rsbseq fp, r5, ip, ror #28 │ │ │ │ + ldrshteq r7, [r5], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq sl, r5, r8, ror sp │ │ │ │ + rsbseq fp, r5, sl, lsr r6 │ │ │ │ + rsbseq sl, r5, r4, asr #27 │ │ │ │ + rsbseq fp, r5, r0, ror lr │ │ │ │ strdeq r4, [r1], r2 │ │ │ │ - rsbseq fp, r5, r6, lsr #28 │ │ │ │ - rsbseq sl, r5, ip, lsl #25 │ │ │ │ - rsbseq fp, r5, ip, lsl #28 │ │ │ │ - ldrshteq fp, [r5], #-212 @ 0xffffff2c │ │ │ │ - rsbseq sl, r5, r8, ror ip │ │ │ │ - rsbseq sl, r5, r2, asr #23 │ │ │ │ - rsbseq fp, r5, r2, asr #26 │ │ │ │ - rsbseq fp, r5, sl, lsr #26 │ │ │ │ - rsbseq sl, r5, r6, ror fp │ │ │ │ - ldrshteq fp, [r5], #-198 @ 0xffffff3a │ │ │ │ - rsbseq fp, r5, r0, ror #25 │ │ │ │ - rsbseq sl, r5, r0, lsr fp │ │ │ │ - ldrhteq fp, [r5], #-192 @ 0xffffff40 │ │ │ │ - rsbseq sl, r5, r6, lsl fp │ │ │ │ - ldrhteq fp, [r5], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq sl, r5, ip, lsr #21 │ │ │ │ - rsbseq fp, r5, ip, lsr #24 │ │ │ │ - @ instruction: 0x0075aa92 │ │ │ │ - ldrsbteq fp, [r5], #-10 │ │ │ │ - rsbseq sl, r5, r4, ror sl │ │ │ │ - ldrshteq fp, [r5], #-178 @ 0xffffff4e │ │ │ │ - rsbseq sl, r5, sl, asr sl │ │ │ │ - ldrsbteq fp, [r5], #-184 @ 0xffffff48 │ │ │ │ - rsbseq sl, r5, lr, lsr #20 │ │ │ │ - rsbseq fp, r5, lr, lsr #23 │ │ │ │ - rsbseq sl, r5, r8, lsl #21 │ │ │ │ - rsbseq sl, r5, r8, ror #19 │ │ │ │ - ldrshteq fp, [r5], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq sl, r5, r2, lsr #19 │ │ │ │ - rsbseq fp, r5, r2, lsr #22 │ │ │ │ - ldrshteq sl, [r5], #-152 @ 0xffffff68 │ │ │ │ + rsbseq fp, r5, sl, lsr #28 │ │ │ │ + @ instruction: 0x0075ac90 │ │ │ │ + rsbseq fp, r5, r0, lsl lr │ │ │ │ + ldrshteq fp, [r5], #-216 @ 0xffffff28 │ │ │ │ + rsbseq sl, r5, ip, ror ip │ │ │ │ + rsbseq sl, r5, r6, asr #23 │ │ │ │ + rsbseq fp, r5, r6, asr #26 │ │ │ │ + rsbseq fp, r5, lr, lsr #26 │ │ │ │ + rsbseq sl, r5, sl, ror fp │ │ │ │ + ldrshteq fp, [r5], #-202 @ 0xffffff36 │ │ │ │ + rsbseq fp, r5, r4, ror #25 │ │ │ │ + rsbseq sl, r5, r4, lsr fp │ │ │ │ + ldrhteq fp, [r5], #-196 @ 0xffffff3c │ │ │ │ + rsbseq sl, r5, sl, lsl fp │ │ │ │ + ldrhteq fp, [r5], #-60 @ 0xffffffc4 │ │ │ │ + ldrhteq sl, [r5], #-160 @ 0xffffff60 │ │ │ │ + rsbseq fp, r5, r0, lsr ip │ │ │ │ + @ instruction: 0x0075aa96 │ │ │ │ + ldrsbteq fp, [r5], #-14 │ │ │ │ + rsbseq sl, r5, r8, ror sl │ │ │ │ + ldrshteq fp, [r5], #-182 @ 0xffffff4a │ │ │ │ + rsbseq sl, r5, lr, asr sl │ │ │ │ + ldrsbteq fp, [r5], #-188 @ 0xffffff44 │ │ │ │ + rsbseq sl, r5, r2, lsr sl │ │ │ │ + ldrhteq fp, [r5], #-178 @ 0xffffff4e │ │ │ │ + rsbseq sl, r5, ip, lsl #21 │ │ │ │ + rsbseq sl, r5, ip, ror #19 │ │ │ │ + rsbseq fp, r5, r0, lsl #6 │ │ │ │ + rsbseq sl, r5, r6, lsr #19 │ │ │ │ + rsbseq fp, r5, r6, lsr #22 │ │ │ │ + ldrshteq sl, [r5], #-156 @ 0xffffff64 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r1], r2, lsl #1 │ │ │ │ strmi r6, [pc], -r8, asr #17 │ │ │ │ @ instruction: 0x469a4615 │ │ │ │ @@ -122678,25 +122678,25 @@ │ │ │ │ ldr r9, [r7, r1, lsl #22] │ │ │ │ @ instruction: 0xf641480e │ │ │ │ ldrbtmi r3, [r8], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ stmdami ip, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ sbfx pc, r1, #23, #19 │ │ │ │ - ldrshteq r6, [r5], #-210 @ 0xffffff2e │ │ │ │ - ldrsbteq sl, [r5], #-118 @ 0xffffff8a │ │ │ │ - rsbseq fp, r5, r4, asr r1 │ │ │ │ - @ instruction: 0x0075a79c │ │ │ │ - rsbseq fp, r5, ip, lsl r9 │ │ │ │ - rsbseq sl, r5, lr, ror r7 │ │ │ │ - ldrshteq fp, [r5], #-142 @ 0xffffff72 │ │ │ │ - rsbseq sl, r5, sl, asr r7 │ │ │ │ - ldrsbteq fp, [r5], #-138 @ 0xffffff76 │ │ │ │ - rsbseq sl, r5, lr, lsr r7 │ │ │ │ - rsbseq sl, r5, r0, ror #31 │ │ │ │ + ldrshteq r6, [r5], #-214 @ 0xffffff2a │ │ │ │ + ldrsbteq sl, [r5], #-122 @ 0xffffff86 │ │ │ │ + rsbseq fp, r5, r8, asr r1 │ │ │ │ + rsbseq sl, r5, r0, lsr #15 │ │ │ │ + rsbseq fp, r5, r0, lsr #18 │ │ │ │ + rsbseq sl, r5, r2, lsl #15 │ │ │ │ + rsbseq fp, r5, r2, lsl #18 │ │ │ │ + rsbseq sl, r5, lr, asr r7 │ │ │ │ + ldrsbteq fp, [r5], #-142 @ 0xffffff72 │ │ │ │ + rsbseq sl, r5, r2, asr #14 │ │ │ │ + rsbseq sl, r5, r4, ror #31 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi a1c034 │ │ │ │ addlt r4, r2, r6, lsr #22 │ │ │ │ @ instruction: 0x460f447a │ │ │ │ @@ -122734,19 +122734,19 @@ │ │ │ │ @ instruction: 0xf09a4630 │ │ │ │ strbtmi pc, [r9], -r5, lsl #8 @ │ │ │ │ @ instruction: 0xf560f071 │ │ │ │ @ instruction: 0xf786e7d4 │ │ │ │ svclt 0x0000eff4 │ │ │ │ addeq r4, r1, r8, lsl r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r5, r2, asr #13 │ │ │ │ - rsbseq fp, r5, r2, asr #16 │ │ │ │ + rsbseq sl, r5, r6, asr #13 │ │ │ │ + rsbseq fp, r5, r6, asr #16 │ │ │ │ ldrdeq r4, [r1], ip │ │ │ │ - rsbseq sl, r5, ip, ror r6 │ │ │ │ - ldrshteq fp, [r5], #-124 @ 0xffffff84 │ │ │ │ + rsbseq sl, r5, r0, lsl #13 │ │ │ │ + rsbseq fp, r5, r0, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe18b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d20, d9, d12 │ │ │ │ stmdbmi sl, {r0, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122755,17 +122755,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvncc pc, r1, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1fc8510 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx ec851a │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r6, r5, ip, ror fp │ │ │ │ - rsbseq sl, r5, ip, lsl #12 │ │ │ │ - rsbseq sl, r5, lr, lsr #29 │ │ │ │ + rsbseq r6, r5, r0, lsl #23 │ │ │ │ + rsbseq sl, r5, r0, lsl r6 │ │ │ │ + ldrhteq sl, [r5], #-226 @ 0xffffff1e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe18fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d20, d9, d12 │ │ │ │ stmdbmi sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122774,17 +122774,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnscc pc, r1, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 164855c │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 548566 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r6, r5, r0, lsr fp │ │ │ │ - rsbseq sl, r5, r0, asr #11 │ │ │ │ - rsbseq sl, r5, r2, ror #28 │ │ │ │ + rsbseq r6, r5, r4, lsr fp │ │ │ │ + rsbseq sl, r5, r4, asr #11 │ │ │ │ + rsbseq sl, r5, r6, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe1948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ blx 647502 │ │ │ │ @@ -122807,19 +122807,19 @@ │ │ │ │ tstpmi r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 5c85e0 │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ blx ff4c85e8 │ │ │ │ svclt 0x0000e7df │ │ │ │ - ldrsbteq r6, [r5], #-174 @ 0xffffff52 │ │ │ │ - rsbseq sl, r5, lr, asr r5 │ │ │ │ - ldrsbteq fp, [r5], #-110 @ 0xffffff92 │ │ │ │ - rsbseq sl, r5, ip, lsr r5 │ │ │ │ - ldrsbteq sl, [r5], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r6, r5, r2, ror #21 │ │ │ │ + rsbseq sl, r5, r2, ror #10 │ │ │ │ + rsbseq fp, r5, r2, ror #13 │ │ │ │ + rsbseq sl, r5, r0, asr #10 │ │ │ │ + rsbseq sl, r5, r2, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe19d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ blx ff4c758c │ │ │ │ @@ -122842,19 +122842,19 @@ │ │ │ │ msrmi LR_usr, r1 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9cef78d │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ blx fe348674 │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbseq r6, r5, r2, asr sl │ │ │ │ - ldrsbteq sl, [r5], #-66 @ 0xffffffbe │ │ │ │ - rsbseq fp, r5, r2, asr r6 │ │ │ │ - ldrhteq sl, [r5], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq sl, r5, r2, asr sp │ │ │ │ + rsbseq r6, r5, r6, asr sl │ │ │ │ + ldrsbteq sl, [r5], #-70 @ 0xffffffba │ │ │ │ + rsbseq fp, r5, r6, asr r6 │ │ │ │ + ldrhteq sl, [r5], #-68 @ 0xffffffbc │ │ │ │ + rsbseq sl, r5, r6, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1a60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d20, d9, d12 │ │ │ │ stmdbmi fp, {r0, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122864,17 +122864,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r4, [r8], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ stmdami r5, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ @ instruction: 0xf04ffa5f │ │ │ │ ldclt 0, cr3, [r0, #-1020] @ 0xfffffc04 │ │ │ │ - rsbseq r6, r5, ip, asr #19 │ │ │ │ - rsbseq sl, r5, sl, asr r4 │ │ │ │ - ldrshteq sl, [r5], #-204 @ 0xffffff34 │ │ │ │ + ldrsbteq r6, [r5], #-144 @ 0xffffff70 │ │ │ │ + rsbseq sl, r5, lr, asr r4 │ │ │ │ + rsbseq sl, r5, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1ab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d20, d9, d12 │ │ │ │ stmdbmi fp, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122884,17 +122884,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r4, [r8], #-340 @ 0xfffffeac │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ andcs pc, r0, r7, lsr sl @ │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r6, r5, ip, ror r9 │ │ │ │ - rsbseq sl, r5, sl, lsl #8 │ │ │ │ - rsbseq sl, r5, ip, lsr #25 │ │ │ │ + rsbseq r6, r5, r0, lsl #19 │ │ │ │ + rsbseq sl, r5, lr, lsl #8 │ │ │ │ + ldrhteq sl, [r5], #-192 @ 0xffffff40 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1b00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d20, d9, d12 │ │ │ │ stmdbmi fp, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122904,17 +122904,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r4, [r8], #-364 @ 0xfffffe94 │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ stmdami r5, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ andcs pc, r0, pc, lsl #20 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r6, r5, ip, lsr #18 │ │ │ │ - ldrhteq sl, [r5], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq sl, r5, ip, asr ip │ │ │ │ + rsbseq r6, r5, r0, lsr r9 │ │ │ │ + ldrhteq sl, [r5], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq sl, r5, r0, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d20, d9, d12 │ │ │ │ stmdbmi fp, {r0, r2, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122924,17 +122924,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r4, [r8], #-388 @ 0xfffffe7c │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ andcs pc, r0, r7, ror #19 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq r6, [r5], #-140 @ 0xffffff74 │ │ │ │ - rsbseq sl, r5, sl, ror #6 │ │ │ │ - rsbseq sl, r5, ip, lsl #24 │ │ │ │ + rsbseq r6, r5, r0, ror #17 │ │ │ │ + rsbseq sl, r5, lr, ror #6 │ │ │ │ + rsbseq sl, r5, r0, lsl ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe1ba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmiavs r8, {r1, r2, r9, sl, lr}^ │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ vmin.u32 d20, d9, d13 │ │ │ │ @@ -122968,19 +122968,19 @@ │ │ │ │ bicsle r2, r1, r0, lsl #18 │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ @ instruction: 0x463a4630 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ blx 1548a02 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq r6, r5, r4, lsl #17 │ │ │ │ - ldrshteq sl, [r5], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq fp, r5, sl, ror r4 │ │ │ │ - ldrsbteq sl, [r5], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq sl, r5, lr, ror fp │ │ │ │ + rsbseq r6, r5, r8, lsl #17 │ │ │ │ + ldrshteq sl, [r5], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq fp, r5, lr, ror r4 │ │ │ │ + rsbseq sl, r5, r0, ror #5 │ │ │ │ + rsbseq sl, r5, r2, lsl #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 121c4ac │ │ │ │ blmi 121c4d4 │ │ │ │ addlt r4, r7, sl, ror r4 │ │ │ │ @@ -123050,20 +123050,20 @@ │ │ │ │ @ instruction: 0xf09a4620 │ │ │ │ ldrtmi pc, [r9], -sp, lsl #3 @ │ │ │ │ @ instruction: 0xf0712401 │ │ │ │ ldr pc, [r6, r7, ror #5] │ │ │ │ ldcl 7, cr15, [sl, #-536]! @ 0xfffffde8 │ │ │ │ addeq r3, r1, r8, lsr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r6, [r5], #-122 @ 0xffffff86 │ │ │ │ + ldrhteq r6, [r5], #-126 @ 0xffffff82 │ │ │ │ addeq r3, r1, r6, ror #30 │ │ │ │ - rsbseq sl, r5, r8, lsl r2 │ │ │ │ - @ instruction: 0x0075b398 │ │ │ │ - ldrshteq sl, [r5], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq sl, r5, r0, lsr #21 │ │ │ │ + rsbseq sl, r5, ip, lsl r2 │ │ │ │ + @ instruction: 0x0075b39c │ │ │ │ + rsbseq sl, r5, r2, lsl #4 │ │ │ │ + rsbseq sl, r5, r4, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl febe1da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8eaf369 │ │ │ │ ldrbtmi r4, [r9], #-2325 @ 0xfffff6eb │ │ │ │ @@ -123083,17 +123083,17 @@ │ │ │ │ mvnmi pc, r1, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffeef78c │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf8aaf78d │ │ │ │ svclt 0x0000e7dd │ │ │ │ ... │ │ │ │ - rsbseq r6, r5, r6, lsl #13 │ │ │ │ - ldrshteq sl, [r5], #-0 │ │ │ │ - @ instruction: 0x0075a992 │ │ │ │ + rsbseq r6, r5, sl, lsl #13 │ │ │ │ + ldrshteq sl, [r5], #-4 │ │ │ │ + @ instruction: 0x0075a996 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl febe1e20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8acf369 │ │ │ │ ldrbtmi r4, [r9], #-2326 @ 0xfffff6ea │ │ │ │ @@ -123114,17 +123114,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffb0f78c │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf86cf78d │ │ │ │ svclt 0x0000e7dd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r6, r5, sl, lsl #12 │ │ │ │ - rsbseq sl, r5, r4, ror r0 │ │ │ │ - rsbseq sl, r5, r6, lsl r9 │ │ │ │ + rsbseq r6, r5, lr, lsl #12 │ │ │ │ + rsbseq sl, r5, r8, ror r0 │ │ │ │ + rsbseq sl, r5, sl, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1ea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d20, d9, d12 │ │ │ │ stmdbmi fp, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -123134,17 +123134,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r5, [r8], #-286 @ 0xfffffee2 │ │ │ │ @ instruction: 0xf78c300c │ │ │ │ stmdami r5, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ andcs pc, r0, pc, lsr r8 @ │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r6, r5, ip, lsl #11 │ │ │ │ - rsbseq sl, r5, sl, lsl r0 │ │ │ │ - ldrhteq sl, [r5], #-140 @ 0xffffff74 │ │ │ │ + @ instruction: 0x00756590 │ │ │ │ + rsbseq sl, r5, lr, lsl r0 │ │ │ │ + rsbseq sl, r5, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d20, d9, d12 │ │ │ │ stmdbmi fp, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -123154,17 +123154,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r5, [r8], #-312 @ 0xfffffec8 │ │ │ │ @ instruction: 0xf78c300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ andcs pc, r0, r7, lsl r8 @ │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r6, r5, ip, lsr r5 │ │ │ │ - rsbseq r9, r5, sl, asr #31 │ │ │ │ - rsbseq sl, r5, ip, ror #16 │ │ │ │ + rsbseq r6, r5, r0, asr #10 │ │ │ │ + rsbseq r9, r5, lr, asr #31 │ │ │ │ + rsbseq sl, r5, r0, ror r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ push {r0, r1, r4, r7, fp, sp, lr} │ │ │ │ stmvs lr, {r4, r5, r6, r7, r8, lr} │ │ │ │ @ instruction: 0xd125429e │ │ │ │ stcle 14, cr2, [r6, #-0] │ │ │ │ stmdavs sl, {r2, r4, r9, sl, lr} │ │ │ │ @@ -123249,15 +123249,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf786bd30 │ │ │ │ svclt 0x0000ebea │ │ │ │ addeq r3, r1, r6, asr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r5, sl, asr r8 │ │ │ │ + rsbseq sl, r5, lr, asr r8 │ │ │ │ addeq r3, r1, ip, lsl #23 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -123330,19 +123330,19 @@ │ │ │ │ blmi 32565c >::_M_default_append(unsigned int)@@Base+0xa2ac8> │ │ │ │ cmppvc pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ addseq r4, r2, fp, ror r4 │ │ │ │ @ instruction: 0xff9ef789 │ │ │ │ cmnvs r3, r0, lsl #6 │ │ │ │ svclt 0x0000e7ea │ │ │ │ - rsbseq sl, r5, lr, asr #15 │ │ │ │ - rsbseq sl, r5, sl, asr r7 │ │ │ │ - rsbseq sl, r5, r6, asr #14 │ │ │ │ - rsbseq sl, r5, r2, asr #29 │ │ │ │ - rsbseq sl, r5, ip, ror #13 │ │ │ │ + ldrsbteq sl, [r5], #-114 @ 0xffffff8e │ │ │ │ + rsbseq sl, r5, lr, asr r7 │ │ │ │ + rsbseq sl, r5, sl, asr #14 │ │ │ │ + rsbseq sl, r5, r6, asr #29 │ │ │ │ + ldrshteq sl, [r5], #-96 @ 0xffffffa0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ @ instruction: 0xf091460c │ │ │ │ stmdacs r0, {r0, r2, r3, r7, sl, ip, sp, lr, pc} │ │ │ │ @@ -123402,24 +123402,24 @@ │ │ │ │ strtmi r4, [r9], -lr, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [ip, #-560]! @ 0xfffffdd0 │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 7, 2, cr15, cr6, cr12, {4} │ │ │ │ svclt 0x0000e7ef │ │ │ │ - @ instruction: 0x0075a692 │ │ │ │ + @ instruction: 0x0075a696 │ │ │ │ @ instruction: 0xfffffd4d │ │ │ │ @ instruction: 0xfffffcdf │ │ │ │ @ instruction: 0xfffffcd5 │ │ │ │ - rsbseq sl, r5, r8, lsr r6 │ │ │ │ - ldrhteq sl, [r5], #-212 @ 0xffffff2c │ │ │ │ - rsbseq sl, r5, lr, lsl #12 │ │ │ │ - rsbseq sl, r5, r8, lsl #27 │ │ │ │ - ldrshteq sl, [r5], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq sl, r5, sl, ror #26 │ │ │ │ + rsbseq sl, r5, ip, lsr r6 │ │ │ │ + ldrhteq sl, [r5], #-216 @ 0xffffff28 │ │ │ │ + rsbseq sl, r5, r2, lsl r6 │ │ │ │ + rsbseq sl, r5, ip, lsl #27 │ │ │ │ + ldrshteq sl, [r5], #-84 @ 0xffffffac │ │ │ │ + rsbseq sl, r5, lr, ror #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe233c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r7], #-864 @ 0xfffffca0 │ │ │ │ blmi e77360 │ │ │ │ ldrbtmi r4, [ip], #-1557 @ 0xfffff9eb │ │ │ │ stmdbge r4, {r1, r3, r9, sl, lr} │ │ │ │ @@ -123473,22 +123473,22 @@ │ │ │ │ @ instruction: 0xf78c300c │ │ │ │ stmdami ip, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf78c4478 │ │ │ │ @ instruction: 0xe7adfd9b │ │ │ │ addeq r3, r1, r6, asr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r5, sl, ror r5 │ │ │ │ - ldrshteq sl, [r5], #-198 @ 0xffffff3a │ │ │ │ + rsbseq sl, r5, lr, ror r5 │ │ │ │ + ldrshteq sl, [r5], #-202 @ 0xffffff36 │ │ │ │ umulleq r3, r1, r0, r8 │ │ │ │ - rsbseq sl, r5, r6, lsr #10 │ │ │ │ - rsbseq sl, r5, r2, lsr #25 │ │ │ │ - rsbseq sl, r5, r8, ror #9 │ │ │ │ - ldrsbteq sl, [r5], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq sl, r5, r4, asr ip │ │ │ │ + rsbseq sl, r5, sl, lsr #10 │ │ │ │ + rsbseq sl, r5, r6, lsr #25 │ │ │ │ + rsbseq sl, r5, ip, ror #9 │ │ │ │ + ldrsbteq sl, [r5], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq sl, r5, r8, asr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 146708 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xb0994ad9 │ │ │ │ @ instruction: 0x26004bd9 │ │ │ │ @@ -123708,22 +123708,22 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ addeq r3, r1, ip, lsr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq r3, r1, r2, r7 │ │ │ │ addeq r3, r1, lr, ror r7 │ │ │ │ - rsbseq sp, r7, sl, ror r7 │ │ │ │ - rsbseq sl, r5, lr, ror r3 │ │ │ │ - ldrshteq sl, [r5], #-170 @ 0xffffff56 │ │ │ │ - rsbseq sl, r5, r8, asr #6 │ │ │ │ - @ instruction: 0x00755e92 │ │ │ │ - rsbseq sl, r5, sl, lsr r3 │ │ │ │ - rsbseq sl, r5, r2, asr #4 │ │ │ │ - ldrhteq sl, [r5], #-158 @ 0xffffff62 │ │ │ │ + rsbseq sp, r7, lr, ror r7 │ │ │ │ + rsbseq sl, r5, r2, lsl #7 │ │ │ │ + ldrshteq sl, [r5], #-174 @ 0xffffff52 │ │ │ │ + rsbseq sl, r5, ip, asr #6 │ │ │ │ + @ instruction: 0x00755e96 │ │ │ │ + rsbseq sl, r5, lr, lsr r3 │ │ │ │ + rsbseq sl, r5, r6, asr #4 │ │ │ │ + rsbseq sl, r5, r2, asr #19 │ │ │ │ bcs 1f2630 │ │ │ │ mcrge 4, 2, pc, cr8, cr15, {1} @ │ │ │ │ blcs a608c │ │ │ │ andhi pc, r6, #0 │ │ │ │ movwcs sl, #2325 @ 0x915 │ │ │ │ tstls lr, r3, lsl sl │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ @@ -124358,85 +124358,85 @@ │ │ │ │ vadd.i8 q10, q0, │ │ │ │ ldrbtmi r2, [r8], #-371 @ 0xfffffe8d │ │ │ │ @ instruction: 0xf78b300c │ │ │ │ stmdami r9, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ cdp2 7, 10, cr15, cr14, cr11, {4} │ │ │ │ stmdblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbseq sl, r5, r4, lsl #1 │ │ │ │ - rsbseq r9, r5, r4, asr #31 │ │ │ │ - rsbseq sl, r5, lr, lsr r7 │ │ │ │ - @ instruction: 0x00759f98 │ │ │ │ - rsbseq sl, r5, r2, lsl r7 │ │ │ │ - rsbseq r9, r5, ip, ror pc │ │ │ │ - ldrshteq sl, [r5], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r9, r5, sl, asr pc │ │ │ │ - ldrsbteq sl, [r5], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r9, r5, ip, lsr #30 │ │ │ │ - rsbseq sl, r5, r6, lsr #13 │ │ │ │ - rsbseq r9, r5, sl, ror #29 │ │ │ │ - ldrhteq r9, [r5], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r9, r5, sl, lsl #28 │ │ │ │ - rsbseq sl, r5, r4, lsl #11 │ │ │ │ - rsbseq r9, r5, sl, ror #27 │ │ │ │ - rsbseq sl, r5, r2, ror #10 │ │ │ │ - rsbseq r9, r5, r4, lsr #26 │ │ │ │ - @ instruction: 0x0075a49e │ │ │ │ - rsbseq r9, r5, r8, lsl #26 │ │ │ │ - rsbseq sl, r5, r0, lsl #9 │ │ │ │ - rsbseq r9, r5, sl, ror #25 │ │ │ │ - rsbseq sl, r5, r4, ror #8 │ │ │ │ - @ instruction: 0x00759c98 │ │ │ │ - rsbseq sl, r5, r0, lsl r4 │ │ │ │ + rsbseq sl, r5, r8, lsl #1 │ │ │ │ + rsbseq r9, r5, r8, asr #31 │ │ │ │ + rsbseq sl, r5, r2, asr #14 │ │ │ │ + @ instruction: 0x00759f9c │ │ │ │ + rsbseq sl, r5, r6, lsl r7 │ │ │ │ + rsbseq r9, r5, r0, lsl #31 │ │ │ │ + ldrshteq sl, [r5], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r9, r5, lr, asr pc │ │ │ │ + ldrsbteq sl, [r5], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r9, r5, r0, lsr pc │ │ │ │ + rsbseq sl, r5, sl, lsr #13 │ │ │ │ + rsbseq r9, r5, lr, ror #29 │ │ │ │ + rsbseq r9, r5, r0, asr #29 │ │ │ │ + rsbseq r9, r5, lr, lsl #28 │ │ │ │ + rsbseq sl, r5, r8, lsl #11 │ │ │ │ + rsbseq r9, r5, lr, ror #27 │ │ │ │ + rsbseq sl, r5, r6, ror #10 │ │ │ │ + rsbseq r9, r5, r8, lsr #26 │ │ │ │ + rsbseq sl, r5, r2, lsr #9 │ │ │ │ + rsbseq r9, r5, ip, lsl #26 │ │ │ │ + rsbseq sl, r5, r4, lsl #9 │ │ │ │ + rsbseq r9, r5, lr, ror #25 │ │ │ │ + rsbseq sl, r5, r8, ror #8 │ │ │ │ + @ instruction: 0x00759c9c │ │ │ │ + rsbseq sl, r5, r4, lsl r4 │ │ │ │ andeq r0, r0, ip, lsr #18 │ │ │ │ - rsbseq r9, r5, r4, lsl #24 │ │ │ │ - rsbseq sl, r5, lr, ror r3 │ │ │ │ - rsbseq r9, r5, r0, ror #21 │ │ │ │ - rsbseq r9, r5, r8, asr sl │ │ │ │ - ldrsbteq sl, [r5], #-20 @ 0xffffffec │ │ │ │ - rsbseq r9, r5, ip, ror #19 │ │ │ │ - rsbseq sl, r5, ip, ror #2 │ │ │ │ - @ instruction: 0x0075999a │ │ │ │ - rsbseq sl, r5, r6, lsl r1 │ │ │ │ - rsbseq r9, r5, lr, ror r9 │ │ │ │ - ldrshteq sl, [r5], #-10 │ │ │ │ - rsbseq r9, r5, r2, ror #18 │ │ │ │ - ldrsbteq sl, [r5], #-14 │ │ │ │ - rsbseq r9, r5, r6, asr #18 │ │ │ │ - rsbseq sl, r5, r2, asr #1 │ │ │ │ - rsbseq r9, r5, r4, lsl r9 │ │ │ │ - @ instruction: 0x0075a090 │ │ │ │ - ldrshteq r9, [r5], #-136 @ 0xffffff78 │ │ │ │ - rsbseq sl, r5, r4, ror r0 │ │ │ │ - ldrsbteq r9, [r5], #-140 @ 0xffffff74 │ │ │ │ - rsbseq sl, r5, r8, asr r0 │ │ │ │ - rsbseq r9, r5, r0, asr #17 │ │ │ │ - rsbseq sl, r5, ip, lsr r0 │ │ │ │ - rsbseq r9, r5, r4, lsr #17 │ │ │ │ - rsbseq sl, r5, r0, lsr #32 │ │ │ │ - rsbseq r9, r5, r8, lsl #17 │ │ │ │ - rsbseq sl, r5, r4 │ │ │ │ - rsbseq r9, r5, r6, ror #15 │ │ │ │ - rsbseq r9, r5, r2, ror #30 │ │ │ │ - rsbseq r9, r5, r0, asr #15 │ │ │ │ - rsbseq r9, r5, ip, lsr pc │ │ │ │ - rsbseq r9, r5, r4, lsr #15 │ │ │ │ - rsbseq r9, r5, r0, lsr #30 │ │ │ │ - rsbseq r9, r5, r8, lsl #15 │ │ │ │ - rsbseq r9, r5, r4, lsl #30 │ │ │ │ - rsbseq r9, r5, ip, ror #14 │ │ │ │ - rsbseq r9, r5, r8, ror #29 │ │ │ │ - rsbseq r9, r5, r2, asr r7 │ │ │ │ - rsbseq r9, r5, lr, asr #29 │ │ │ │ - rsbseq r9, r5, r6, lsr r7 │ │ │ │ - ldrhteq r9, [r5], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r9, r5, sl, lsl r7 │ │ │ │ - @ instruction: 0x00759e96 │ │ │ │ - ldrshteq r9, [r5], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r9, r5, sl, ror lr │ │ │ │ + rsbseq r9, r5, r8, lsl #24 │ │ │ │ + rsbseq sl, r5, r2, lsl #7 │ │ │ │ + rsbseq r9, r5, r4, ror #21 │ │ │ │ + rsbseq r9, r5, ip, asr sl │ │ │ │ + ldrsbteq sl, [r5], #-24 @ 0xffffffe8 │ │ │ │ + ldrshteq r9, [r5], #-144 @ 0xffffff70 │ │ │ │ + rsbseq sl, r5, r0, ror r1 │ │ │ │ + @ instruction: 0x0075999e │ │ │ │ + rsbseq sl, r5, sl, lsl r1 │ │ │ │ + rsbseq r9, r5, r2, lsl #19 │ │ │ │ + ldrshteq sl, [r5], #-14 │ │ │ │ + rsbseq r9, r5, r6, ror #18 │ │ │ │ + rsbseq sl, r5, r2, ror #1 │ │ │ │ + rsbseq r9, r5, sl, asr #18 │ │ │ │ + rsbseq sl, r5, r6, asr #1 │ │ │ │ + rsbseq r9, r5, r8, lsl r9 │ │ │ │ + @ instruction: 0x0075a094 │ │ │ │ + ldrshteq r9, [r5], #-140 @ 0xffffff74 │ │ │ │ + rsbseq sl, r5, r8, ror r0 │ │ │ │ + rsbseq r9, r5, r0, ror #17 │ │ │ │ + rsbseq sl, r5, ip, asr r0 │ │ │ │ + rsbseq r9, r5, r4, asr #17 │ │ │ │ + rsbseq sl, r5, r0, asr #32 │ │ │ │ + rsbseq r9, r5, r8, lsr #17 │ │ │ │ + rsbseq sl, r5, r4, lsr #32 │ │ │ │ + rsbseq r9, r5, ip, lsl #17 │ │ │ │ + rsbseq sl, r5, r8 │ │ │ │ + rsbseq r9, r5, sl, ror #15 │ │ │ │ + rsbseq r9, r5, r6, ror #30 │ │ │ │ + rsbseq r9, r5, r4, asr #15 │ │ │ │ + rsbseq r9, r5, r0, asr #30 │ │ │ │ + rsbseq r9, r5, r8, lsr #15 │ │ │ │ + rsbseq r9, r5, r4, lsr #30 │ │ │ │ + rsbseq r9, r5, ip, lsl #15 │ │ │ │ + rsbseq r9, r5, r8, lsl #30 │ │ │ │ + rsbseq r9, r5, r0, ror r7 │ │ │ │ + rsbseq r9, r5, ip, ror #29 │ │ │ │ + rsbseq r9, r5, r6, asr r7 │ │ │ │ + ldrsbteq r9, [r5], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r9, r5, sl, lsr r7 │ │ │ │ + ldrhteq r9, [r5], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r9, r5, lr, lsl r7 │ │ │ │ + @ instruction: 0x00759e9a │ │ │ │ + rsbseq r9, r5, r2, lsl #14 │ │ │ │ + rsbseq r9, r5, lr, ror lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe3320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ffb50008 │ │ │ │ blmi ffb78360 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -124669,69 +124669,69 @@ │ │ │ │ cdpcc 14, 1, cr2, cr1, cr11, {0} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ addeq r2, r1, r2, ror #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r5, r2, lsl #11 │ │ │ │ + rsbseq r9, r5, r6, lsl #11 │ │ │ │ @ instruction: 0xfffff0eb │ │ │ │ @ instruction: 0xffffecc1 │ │ │ │ @ instruction: 0xffffeca5 │ │ │ │ @ instruction: 0xffffeca7 │ │ │ │ - rsbseq r9, r5, sl, lsl r6 │ │ │ │ - rsbseq r9, r5, r2, ror r6 │ │ │ │ + rsbseq r9, r5, lr, lsl r6 │ │ │ │ + rsbseq r9, r5, r6, ror r6 │ │ │ │ andeq r0, r0, r7, lsl #8 │ │ │ │ - rsbseq r9, r5, r2, lsr #10 │ │ │ │ - @ instruction: 0x00759c9e │ │ │ │ + rsbseq r9, r5, r6, lsr #10 │ │ │ │ + rsbseq r9, r5, r2, lsr #25 │ │ │ │ addeq r2, r1, r8, lsr r8 │ │ │ │ - rsbseq r9, r5, lr, ror #9 │ │ │ │ - rsbseq r9, r5, sl, ror #24 │ │ │ │ + ldrshteq r9, [r5], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r9, r5, lr, ror #24 │ │ │ │ @ instruction: 0xffffec05 │ │ │ │ @ instruction: 0xffffeddb │ │ │ │ - ldrhteq r9, [r5], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r9, r5, ip, lsr #24 │ │ │ │ - @ instruction: 0x00759496 │ │ │ │ - rsbseq r9, r5, r2, lsl ip │ │ │ │ + ldrhteq r9, [r5], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r9, r5, r0, lsr ip │ │ │ │ + @ instruction: 0x0075949a │ │ │ │ + rsbseq r9, r5, r6, lsl ip │ │ │ │ @ instruction: 0xffffec45 │ │ │ │ @ instruction: 0xffffebb7 │ │ │ │ - rsbseq r9, r5, r8, asr r4 │ │ │ │ - ldrsbteq r9, [r5], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r9, r5, lr, lsr r4 │ │ │ │ - ldrhteq r9, [r5], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r9, r5, sl, asr #10 │ │ │ │ - @ instruction: 0x0075959c │ │ │ │ - rsbseq r9, r5, r4, lsl #8 │ │ │ │ - rsbseq r9, r5, r0, lsl #23 │ │ │ │ - rsbseq r9, r5, ip, lsl #11 │ │ │ │ - ldrsbteq r9, [r5], #-82 @ 0xffffffae │ │ │ │ - rsbseq r9, r5, sl, asr #7 │ │ │ │ - rsbseq r9, r5, r6, asr #22 │ │ │ │ - rsbseq r9, r5, ip, lsr #7 │ │ │ │ - rsbseq r9, r5, r6, lsr #22 │ │ │ │ + rsbseq r9, r5, ip, asr r4 │ │ │ │ + ldrsbteq r9, [r5], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r9, r5, r2, asr #8 │ │ │ │ + ldrhteq r9, [r5], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r9, r5, lr, asr #10 │ │ │ │ rsbseq r9, r5, r0, lsr #11 │ │ │ │ + rsbseq r9, r5, r8, lsl #8 │ │ │ │ + rsbseq r9, r5, r4, lsl #23 │ │ │ │ + @ instruction: 0x00759590 │ │ │ │ + ldrsbteq r9, [r5], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r9, r5, lr, asr #7 │ │ │ │ + rsbseq r9, r5, sl, asr #22 │ │ │ │ + ldrhteq r9, [r5], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r9, r5, sl, lsr #22 │ │ │ │ + rsbseq r9, r5, r4, lsr #11 │ │ │ │ + rsbseq r9, r5, sl, ror #11 │ │ │ │ + rsbseq r9, r5, sl, ror #6 │ │ │ │ + rsbseq r9, r5, r6, ror #21 │ │ │ │ + rsbseq r9, r5, r2, asr #11 │ │ │ │ + rsbseq r9, r5, sl, lsl #12 │ │ │ │ + rsbseq r9, r5, r2, lsr #6 │ │ │ │ + @ instruction: 0x00759a9e │ │ │ │ + rsbseq r9, r5, sl, lsr #12 │ │ │ │ rsbseq r9, r5, r6, ror #11 │ │ │ │ - rsbseq r9, r5, r6, ror #6 │ │ │ │ - rsbseq r9, r5, r2, ror #21 │ │ │ │ - ldrhteq r9, [r5], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r9, r5, r6, lsl #12 │ │ │ │ - rsbseq r9, r5, lr, lsl r3 │ │ │ │ - @ instruction: 0x00759a9a │ │ │ │ - rsbseq r9, r5, r6, lsr #12 │ │ │ │ - rsbseq r9, r5, r2, ror #11 │ │ │ │ - ldrsbteq r9, [r5], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r9, r5, r4, asr sl │ │ │ │ - rsbseq r9, r5, r6, lsl #12 │ │ │ │ - rsbseq r9, r5, r4, lsl r6 │ │ │ │ - @ instruction: 0x00759294 │ │ │ │ - rsbseq r9, r5, r0, lsl sl │ │ │ │ - ldrshteq r9, [r5], #-84 @ 0xffffffac │ │ │ │ - rsbseq r9, r5, r6, lsr r6 │ │ │ │ - rsbseq r9, r5, sl, asr #4 │ │ │ │ - rsbseq r9, r5, r6, asr #19 │ │ │ │ + ldrsbteq r9, [r5], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r9, r5, r8, asr sl │ │ │ │ + rsbseq r9, r5, sl, lsl #12 │ │ │ │ + rsbseq r9, r5, r8, lsl r6 │ │ │ │ + @ instruction: 0x00759298 │ │ │ │ + rsbseq r9, r5, r4, lsl sl │ │ │ │ + ldrshteq r9, [r5], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r9, r5, sl, lsr r6 │ │ │ │ + rsbseq r9, r5, lr, asr #4 │ │ │ │ + rsbseq r9, r5, sl, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe37c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -124742,16 +124742,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf78b300c │ │ │ │ stmdami r5, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fec4a426 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrshteq r9, [r5], #-14 │ │ │ │ - rsbseq r9, r5, sl, ror r8 │ │ │ │ + rsbseq r9, r5, r2, lsl #2 │ │ │ │ + rsbseq r9, r5, lr, ror r8 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe3814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ blx fef493c2 │ │ │ │ @@ -124761,15 +124761,15 @@ │ │ │ │ ldrbtmi r2, [fp], #-500 @ 0xfffffe0c │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7880092 │ │ │ │ movwcs pc, #3355 @ 0xd1b @ │ │ │ │ stmib r4, {r0, sp}^ │ │ │ │ andlt r3, r3, r1, lsl #6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0075949e │ │ │ │ + rsbseq r9, r5, r2, lsr #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r7, r4, asr sl │ │ │ │ @ instruction: 0x46064b54 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -124854,19 +124854,19 @@ │ │ │ │ @ instruction: 0xf78b4478 │ │ │ │ @ instruction: 0xf04ffad5 │ │ │ │ @ instruction: 0xe76733ff │ │ │ │ svc 0x005ef784 │ │ │ │ addeq r2, r1, r8, lsr #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r1, ip, lsl #7 │ │ │ │ - rsbseq r9, r5, r0, lsl #8 │ │ │ │ - rsbseq r9, r5, r0, ror r3 │ │ │ │ - rsbseq r9, r5, r4, ror #13 │ │ │ │ - rsbseq r9, r5, r6, asr r3 │ │ │ │ - rsbseq r9, r5, r8, asr #13 │ │ │ │ + rsbseq r9, r5, r4, lsl #8 │ │ │ │ + rsbseq r9, r5, r4, ror r3 │ │ │ │ + rsbseq r9, r5, r8, ror #13 │ │ │ │ + rsbseq r9, r5, sl, asr r3 │ │ │ │ + rsbseq r9, r5, ip, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe39dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 610764 │ │ │ │ blmi 6389fc │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -124887,15 +124887,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ svc 0x001af784 │ │ │ │ addeq r2, r1, r6, lsr #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r5, r4, asr #5 │ │ │ │ + rsbseq r9, r5, r8, asr #5 │ │ │ │ addeq r2, r1, lr, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 247d0c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stmiami r6!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -125128,20 +125128,20 @@ │ │ │ │ bmi 386afc │ │ │ │ ldrbtmi r6, [sl], #-2091 @ 0xfffff7d5 │ │ │ │ @ instruction: 0xf784e7d3 │ │ │ │ svclt 0x0000ed3c │ │ │ │ addeq r2, r1, r8, lsr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r1, r2, lsr #32 │ │ │ │ - rsbseq r9, r5, r4, lsr #2 │ │ │ │ - rsbseq r9, r5, r6, lsr #1 │ │ │ │ - rsbseq r9, r5, lr, rrx │ │ │ │ - rsbseq r9, r5, r2, ror #7 │ │ │ │ - rsbseq r8, r5, ip, ror #30 │ │ │ │ - rsbseq r8, r5, lr, ror #30 │ │ │ │ + rsbseq r9, r5, r8, lsr #2 │ │ │ │ + rsbseq r9, r5, sl, lsr #1 │ │ │ │ + rsbseq r9, r5, r2, ror r0 │ │ │ │ + rsbseq r9, r5, r6, ror #7 │ │ │ │ + rsbseq r8, r5, r0, ror pc │ │ │ │ + rsbseq r8, r5, r2, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl febef844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [fp], {216} @ 0xd8 │ │ │ │ bls 3d5848 │ │ │ │ tstlt ip, r3, lsl r0 │ │ │ │ @@ -125292,24 +125292,24 @@ │ │ │ │ cdp2 7, 10, cr15, cr10, cr10, {4} │ │ │ │ strtmi r4, [r1], -lr, lsl #16 │ │ │ │ @ instruction: 0xf78a4478 │ │ │ │ str pc, [ip, r5, ror #30]! │ │ │ │ bl ffccaca0 │ │ │ │ umulleq r1, r1, r4, ip @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r5, r8, lsl lr │ │ │ │ - rsbseq r8, r5, r8, lsl sp │ │ │ │ - rsbseq r9, r5, ip, lsl #1 │ │ │ │ + rsbseq r8, r5, ip, lsl lr │ │ │ │ + rsbseq r8, r5, ip, lsl sp │ │ │ │ + @ instruction: 0x00759090 │ │ │ │ addeq r1, r1, r6, lsr #24 │ │ │ │ - rsbseq r8, r5, ip, asr #25 │ │ │ │ - rsbseq r9, r5, r0, asr #32 │ │ │ │ - rsbseq r8, r5, r0, lsr #25 │ │ │ │ - rsbseq r9, r5, r4, lsl r0 │ │ │ │ - rsbseq r8, r5, r4, ror ip │ │ │ │ - rsbseq r8, r5, r8, ror #31 │ │ │ │ + ldrsbteq r8, [r5], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r9, r5, r4, asr #32 │ │ │ │ + rsbseq r8, r5, r4, lsr #25 │ │ │ │ + rsbseq r9, r5, r8, lsl r0 │ │ │ │ + rsbseq r8, r5, r8, ror ip │ │ │ │ + rsbseq r8, r5, ip, ror #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1c8380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmibmi r0, {r0, r3, r7, r9, sl, lr}^ │ │ │ │ bmi ff4b90f8 │ │ │ │ @@ -125519,17 +125519,17 @@ │ │ │ │ @ instruction: 0xf7c0f09b │ │ │ │ blhi 10c8cd0 │ │ │ │ @ instruction: 0xf784e7d1 │ │ │ │ svclt 0x0000ea2e │ │ │ │ addeq r1, r1, r4, lsr fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r1, r1, r8, ror #18 │ │ │ │ - rsbseq r8, r5, r4, lsl r9 │ │ │ │ - rsbseq r8, r5, r8, lsl #25 │ │ │ │ - rsbseq r8, r5, r6, asr #19 │ │ │ │ + rsbseq r8, r5, r8, lsl r9 │ │ │ │ + rsbseq r8, r5, ip, lsl #25 │ │ │ │ + rsbseq r8, r5, sl, asr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1c86f0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stmdami ip!, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrmi fp, [r3], r9, lsl #1 │ │ │ │ @@ -125639,16 +125639,16 @@ │ │ │ │ blls 18c6c0 │ │ │ │ movwcs lr, #34784 @ 0x87e0 │ │ │ │ @ instruction: 0xf784e7db │ │ │ │ svclt 0x0000e93e │ │ │ │ addeq r1, r1, r2, asr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r1, r1, ip, asr r6 │ │ │ │ - rsbseq r8, r5, r4, lsl r7 │ │ │ │ - rsbseq r8, r5, r8, lsl #21 │ │ │ │ + rsbseq r8, r5, r8, lsl r7 │ │ │ │ + rsbseq r8, r5, ip, lsl #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe4614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe6512fc │ │ │ │ blmi fe679654 │ │ │ │ ldrbtmi r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ strls r4, [sl, #-1543] @ 0xfffff9f9 │ │ │ │ @@ -125798,53 +125798,53 @@ │ │ │ │ stmdami ip!, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1d4b49a │ │ │ │ @ instruction: 0xf783e724 │ │ │ │ svclt 0x0000effe │ │ │ │ addeq r1, r1, lr, ror #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x00758692 │ │ │ │ + @ instruction: 0x00758696 │ │ │ │ @ instruction: 0xfffff1b1 │ │ │ │ @ instruction: 0xfffff3ef │ │ │ │ @ instruction: 0xfffff7b9 │ │ │ │ @ instruction: 0xfffffa51 │ │ │ │ - ldrsbteq r8, [r5], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r8, r5, r0, lsr #16 │ │ │ │ + ldrsbteq r8, [r5], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r8, r5, r4, lsr #16 │ │ │ │ andeq r0, r0, r1, lsl #5 │ │ │ │ - rsbseq r8, r5, r2, asr #12 │ │ │ │ - ldrhteq r8, [r5], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r8, r5, r6, asr #12 │ │ │ │ + ldrhteq r8, [r5], #-154 @ 0xffffff66 │ │ │ │ addeq r1, r1, r0, asr r5 │ │ │ │ - rsbseq r8, r5, lr, lsl #12 │ │ │ │ - rsbseq r8, r5, r2, lsl #19 │ │ │ │ + rsbseq r8, r5, r2, lsl r6 │ │ │ │ + rsbseq r8, r5, r6, lsl #19 │ │ │ │ @ instruction: 0xfffff2d9 │ │ │ │ @ instruction: 0xfffff143 │ │ │ │ - ldrsbteq r8, [r5], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r8, r5, r4, asr #18 │ │ │ │ - ldrhteq r8, [r5], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r8, r5, sl, lsr #18 │ │ │ │ + ldrsbteq r8, [r5], #-84 @ 0xffffffac │ │ │ │ + rsbseq r8, r5, r8, asr #18 │ │ │ │ + ldrhteq r8, [r5], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r8, r5, lr, lsr #18 │ │ │ │ @ instruction: 0xfffff0b9 │ │ │ │ @ instruction: 0xfffffccb │ │ │ │ - rsbseq r8, r5, r8, ror r5 │ │ │ │ - rsbseq r8, r5, ip, ror #17 │ │ │ │ - rsbseq r8, r5, lr, asr r5 │ │ │ │ - ldrsbteq r8, [r5], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r8, r5, r2, lsl #14 │ │ │ │ - rsbseq r8, r5, r8, lsr r7 │ │ │ │ - rsbseq r8, r5, r4, lsr #10 │ │ │ │ - @ instruction: 0x00758898 │ │ │ │ - rsbseq r8, r5, r0, lsr #14 │ │ │ │ - rsbseq r8, r5, sl, lsr r7 │ │ │ │ - rsbseq r8, r5, sl, ror #9 │ │ │ │ - rsbseq r8, r5, lr, asr r8 │ │ │ │ - rsbseq r8, r5, ip, asr #9 │ │ │ │ - rsbseq r8, r5, lr, lsr r8 │ │ │ │ - rsbseq r8, r5, r0, lsl #14 │ │ │ │ - rsbseq r8, r5, r6, asr #14 │ │ │ │ - rsbseq r8, r5, lr, lsl #9 │ │ │ │ - rsbseq r8, r5, r2, lsl #16 │ │ │ │ + rsbseq r8, r5, ip, ror r5 │ │ │ │ + ldrshteq r8, [r5], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r8, r5, r2, ror #10 │ │ │ │ + ldrsbteq r8, [r5], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r8, r5, r6, lsl #14 │ │ │ │ + rsbseq r8, r5, ip, lsr r7 │ │ │ │ + rsbseq r8, r5, r8, lsr #10 │ │ │ │ + @ instruction: 0x0075889c │ │ │ │ + rsbseq r8, r5, r4, lsr #14 │ │ │ │ + rsbseq r8, r5, lr, lsr r7 │ │ │ │ + rsbseq r8, r5, lr, ror #9 │ │ │ │ + rsbseq r8, r5, r2, ror #16 │ │ │ │ + ldrsbteq r8, [r5], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r8, r5, r2, asr #16 │ │ │ │ + rsbseq r8, r5, r4, lsl #14 │ │ │ │ + rsbseq r8, r5, sl, asr #14 │ │ │ │ + @ instruction: 0x00758492 │ │ │ │ + rsbseq r8, r5, r6, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe4924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmin.u32 d20, d6, d4 │ │ │ │ stmdbvs r3, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -125858,16 +125858,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fcb584 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf78a4478 │ │ │ │ blls 10c344 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00758398 │ │ │ │ - rsbseq r8, r5, ip, lsl #14 │ │ │ │ + @ instruction: 0x0075839c │ │ │ │ + rsbseq r8, r5, r0, lsl r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cmpvs r8, r1 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe498c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @@ -125932,16 +125932,16 @@ │ │ │ │ vsqrt.f64 d21, d7 │ │ │ │ ldrtle pc, [r9], #2576 @ 0xa10 @ │ │ │ │ blpl ff249358 │ │ │ │ blx 4c9450 │ │ │ │ bvs b82f60 │ │ │ │ eorvs r3, fp, #67108864 @ 0x4000000 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - rsbseq r8, r5, r8, ror r5 │ │ │ │ - rsbseq r8, r5, lr, lsl #11 │ │ │ │ + rsbseq r8, r5, ip, ror r5 │ │ │ │ + @ instruction: 0x00758592 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe4aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf057461d │ │ │ │ @@ -125972,19 +125972,19 @@ │ │ │ │ stmdami r9, {r0, r1, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 64b750 │ │ │ │ blls 2c7884 >::_M_default_append(unsigned int)@@Base+0x44cf0> │ │ │ │ bfi r6, sp, #0, #19 │ │ │ │ ldrbtmi r4, [r9], #-2309 @ 0xfffff6fb │ │ │ │ svclt 0x0000e7dc │ │ │ │ - ldrshteq r8, [r5], #-70 @ 0xffffffba │ │ │ │ - ldrshteq r8, [r5], #-76 @ 0xffffffb4 │ │ │ │ - @ instruction: 0x00758496 │ │ │ │ - rsbseq r8, r5, sl, asr #10 │ │ │ │ - ldrhteq r8, [r5], #-74 @ 0xffffffb6 │ │ │ │ + ldrshteq r8, [r5], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r8, r5, r0, lsl #10 │ │ │ │ + @ instruction: 0x0075849a │ │ │ │ + rsbseq r8, r5, lr, asr #10 │ │ │ │ + ldrhteq r8, [r5], #-78 @ 0xffffffb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe4b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 5d18fc │ │ │ │ blmi 5f9b70 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -126004,15 +126004,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ cdp 7, 6, cr15, cr0, cr3, {4} │ │ │ │ addeq r1, r1, lr, lsr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r8, [r5], #-64 @ 0xffffffc0 │ │ │ │ + ldrhteq r8, [r5], #-68 @ 0xffffffbc │ │ │ │ addeq r1, r1, sl, ror r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe0cbd00 │ │ │ │ ldclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ bmi ff35f230 │ │ │ │ @@ -126218,27 +126218,27 @@ │ │ │ │ @ instruction: 0xf78a4478 │ │ │ │ blls 3cbdb0 │ │ │ │ @ instruction: 0xf783e680 │ │ │ │ svclt 0x0000ecb8 │ │ │ │ addeq r1, r1, r6, lsr r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r1, r1, ip │ │ │ │ - rsbseq r8, r5, r0, lsl #8 │ │ │ │ - rsbseq r8, r5, r2, asr r3 │ │ │ │ - rsbseq r8, r5, sl, asr #6 │ │ │ │ - ldrhteq r8, [r5], #-34 @ 0xffffffde │ │ │ │ - rsbseq r4, r5, r6, asr #22 │ │ │ │ - rsbseq r8, r5, sl, lsr #2 │ │ │ │ - ldrsbteq r8, [r5], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r8, r5, r0, lsl #2 │ │ │ │ - ldrhteq r8, [r5], #-20 @ 0xffffffec │ │ │ │ - rsbseq r8, r5, r6, ror #1 │ │ │ │ - @ instruction: 0x00758198 │ │ │ │ - rsbseq r8, r5, r4, asr #1 │ │ │ │ - rsbseq r8, r5, r8, ror r1 │ │ │ │ + rsbseq r8, r5, r4, lsl #8 │ │ │ │ + rsbseq r8, r5, r6, asr r3 │ │ │ │ + rsbseq r8, r5, lr, asr #6 │ │ │ │ + ldrhteq r8, [r5], #-38 @ 0xffffffda │ │ │ │ + rsbseq r4, r5, sl, asr #22 │ │ │ │ + rsbseq r8, r5, lr, lsr #2 │ │ │ │ + rsbseq r8, r5, r2, ror #3 │ │ │ │ + rsbseq r8, r5, r4, lsl #2 │ │ │ │ + ldrhteq r8, [r5], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r8, r5, sl, ror #1 │ │ │ │ + @ instruction: 0x0075819c │ │ │ │ + rsbseq r8, r5, r8, asr #1 │ │ │ │ + rsbseq r8, r5, ip, ror r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 249204 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ bmi ffb1f79c │ │ │ │ blmi ffb1f7c4 │ │ │ │ @@ -126472,40 +126472,40 @@ │ │ │ │ stmdami r0!, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ cdp2 7, 2, cr15, cr14, cr9, {4} │ │ │ │ svclt 0x0000e6c4 │ │ │ │ ... │ │ │ │ @ instruction: 0x00810cb0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r5, sl, ror r0 │ │ │ │ - rsbseq r7, r5, sl, lsr pc │ │ │ │ - rsbseq r7, r5, lr, ror #31 │ │ │ │ + rsbseq r8, r5, lr, ror r0 │ │ │ │ + rsbseq r7, r5, lr, lsr pc │ │ │ │ + ldrshteq r7, [r5], #-242 @ 0xffffff0e │ │ │ │ addeq r0, r1, r8, lsl #23 │ │ │ │ - rsbseq r7, r5, r0, lsl #30 │ │ │ │ - ldrhteq r7, [r5], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r7, r5, r0, lsr #29 │ │ │ │ - rsbseq r7, r5, r4, asr pc │ │ │ │ - rsbseq r7, r5, r6, lsl #29 │ │ │ │ - rsbseq r7, r5, sl, lsr pc │ │ │ │ - rsbseq r7, r5, ip, lsr lr │ │ │ │ - ldrshteq r7, [r5], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r7, r5, r2, lsr #28 │ │ │ │ - ldrsbteq r7, [r5], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r7, r5, lr, ror #27 │ │ │ │ - rsbseq r7, r5, r2, lsr #29 │ │ │ │ - rsbseq r7, r5, r6, asr #26 │ │ │ │ - ldrshteq r7, [r5], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r7, r5, lr, lsr #26 │ │ │ │ - rsbseq r7, r5, r0, ror #27 │ │ │ │ - rsbseq r7, r5, lr, lsl #26 │ │ │ │ - rsbseq r7, r5, r0, asr #27 │ │ │ │ - rsbseq r7, r5, r0, ror #25 │ │ │ │ - @ instruction: 0x00757d94 │ │ │ │ - rsbseq r7, r5, r6, asr #25 │ │ │ │ - rsbseq r7, r5, sl, ror sp │ │ │ │ + rsbseq r7, r5, r4, lsl #30 │ │ │ │ + ldrhteq r7, [r5], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r7, r5, r4, lsr #29 │ │ │ │ + rsbseq r7, r5, r8, asr pc │ │ │ │ + rsbseq r7, r5, sl, lsl #29 │ │ │ │ + rsbseq r7, r5, lr, lsr pc │ │ │ │ + rsbseq r7, r5, r0, asr #28 │ │ │ │ + ldrshteq r7, [r5], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r7, r5, r6, lsr #28 │ │ │ │ + ldrsbteq r7, [r5], #-234 @ 0xffffff16 │ │ │ │ + ldrshteq r7, [r5], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r7, r5, r6, lsr #29 │ │ │ │ + rsbseq r7, r5, sl, asr #26 │ │ │ │ + ldrshteq r7, [r5], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r7, r5, r2, lsr sp │ │ │ │ + rsbseq r7, r5, r4, ror #27 │ │ │ │ + rsbseq r7, r5, r2, lsl sp │ │ │ │ + rsbseq r7, r5, r4, asr #27 │ │ │ │ + rsbseq r7, r5, r4, ror #25 │ │ │ │ + @ instruction: 0x00757d98 │ │ │ │ + rsbseq r7, r5, sl, asr #25 │ │ │ │ + rsbseq r7, r5, lr, ror sp │ │ │ │ strbmi r9, [r9], -r0 │ │ │ │ movwcs lr, #63965 @ 0xf9dd │ │ │ │ cdp 6, 11, cr4, cr7, cr0, {1} │ │ │ │ @ instruction: 0xf1090b00 │ │ │ │ @ instruction: 0x4605f773 │ │ │ │ andle r2, ip, r1, lsl #16 │ │ │ │ vst2. {d20-d21}, [pc], r1 │ │ │ │ @@ -126697,37 +126697,37 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx febcc2a2 │ │ │ │ @ instruction: 0x4629481b │ │ │ │ @ instruction: 0xf7894478 │ │ │ │ ldrbt pc, [sp], #3175 @ 0xc67 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r7, r5, sl, lsl ip │ │ │ │ - rsbseq r7, r5, lr, asr #25 │ │ │ │ - rsbseq r7, r5, r0, ror #23 │ │ │ │ - @ instruction: 0x00757c94 │ │ │ │ - rsbseq r7, r5, r8, lsr #23 │ │ │ │ - rsbseq r7, r5, ip, asr ip │ │ │ │ - rsbseq r7, r5, ip, asr fp │ │ │ │ - rsbseq r7, r5, r0, lsl ip │ │ │ │ - rsbseq r7, r5, sl, asr #22 │ │ │ │ - rsbseq r7, r5, r2, lsl #21 │ │ │ │ - rsbseq r7, r5, r6, lsr fp │ │ │ │ - rsbseq r7, r5, r8, ror #20 │ │ │ │ - rsbseq r7, r5, ip, lsl fp │ │ │ │ + rsbseq r7, r5, lr, lsl ip │ │ │ │ + ldrsbteq r7, [r5], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r7, r5, r4, ror #23 │ │ │ │ + @ instruction: 0x00757c98 │ │ │ │ + rsbseq r7, r5, ip, lsr #23 │ │ │ │ + rsbseq r7, r5, r0, ror #24 │ │ │ │ + rsbseq r7, r5, r0, ror #22 │ │ │ │ + rsbseq r7, r5, r4, lsl ip │ │ │ │ + rsbseq r7, r5, lr, asr #22 │ │ │ │ + rsbseq r7, r5, r6, lsl #21 │ │ │ │ + rsbseq r7, r5, sl, lsr fp │ │ │ │ + rsbseq r7, r5, ip, ror #20 │ │ │ │ + rsbseq r7, r5, r0, lsr #22 │ │ │ │ + rsbseq r7, r5, r6, lsr sl │ │ │ │ + rsbseq r7, r5, sl, ror #21 │ │ │ │ + ldrshteq r7, [r5], #-158 @ 0xffffff62 │ │ │ │ + ldrhteq r7, [r5], #-162 @ 0xffffff5e │ │ │ │ + ldrhteq r7, [r5], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r7, r5, lr, ror #20 │ │ │ │ + rsbseq r7, r5, lr, ror r9 │ │ │ │ rsbseq r7, r5, r2, lsr sl │ │ │ │ - rsbseq r7, r5, r6, ror #21 │ │ │ │ - ldrshteq r7, [r5], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r7, r5, lr, lsr #21 │ │ │ │ - ldrhteq r7, [r5], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r7, r5, sl, ror #20 │ │ │ │ - rsbseq r7, r5, sl, ror r9 │ │ │ │ - rsbseq r7, r5, lr, lsr #20 │ │ │ │ - rsbseq r7, r5, r8, lsr r9 │ │ │ │ - rsbseq r7, r5, ip, ror #19 │ │ │ │ + rsbseq r7, r5, ip, lsr r9 │ │ │ │ + ldrshteq r7, [r5], #-144 @ 0xffffff70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe56f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fc1d │ │ │ │ @@ -126738,16 +126738,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf789300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ ldc2 7, cr15, [r2], {137} @ 0x89 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r7, r5, lr, lsl #17 │ │ │ │ - rsbseq r7, r5, r2, asr #18 │ │ │ │ + @ instruction: 0x00757892 │ │ │ │ + rsbseq r7, r5, r6, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe5748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fbf5 │ │ │ │ @@ -126758,16 +126758,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf789300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx ffb4c3a6 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r7, r5, lr, lsr r8 │ │ │ │ - ldrshteq r7, [r5], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r7, r5, r2, asr #16 │ │ │ │ + ldrshteq r7, [r5], #-134 @ 0xffffff7a │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrsbtge pc, [r0], -r1 @ │ │ │ │ ldmdavc r1, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -126816,18 +126816,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fefcc480 │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7894478 │ │ │ │ blls 10d444 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbseq r7, r5, r6, lsl #15 │ │ │ │ - rsbseq r7, r5, sl, lsr r8 │ │ │ │ - rsbseq r7, r5, r8, asr r7 │ │ │ │ - rsbseq r7, r5, ip, lsl #16 │ │ │ │ + rsbseq r7, r5, sl, lsl #15 │ │ │ │ + rsbseq r7, r5, lr, lsr r8 │ │ │ │ + rsbseq r7, r5, ip, asr r7 │ │ │ │ + rsbseq r7, r5, r0, lsl r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 249b40 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strbpl pc, [ip, #-2271] @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df4614 │ │ │ │ @@ -127166,16 +127166,16 @@ │ │ │ │ bls 5ad7f0 │ │ │ │ andsvs r2, r1, r0, lsl #2 │ │ │ │ blvc ca1e4 │ │ │ │ svclt 0x0000e61e │ │ │ │ ... │ │ │ │ addeq r0, r1, r0, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r5, r2, asr r7 │ │ │ │ - rsbseq r7, r5, sl, ror #6 │ │ │ │ + rsbseq r7, r5, r6, asr r7 │ │ │ │ + rsbseq r7, r5, lr, ror #6 │ │ │ │ andcs r4, r0, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf6cb2300 │ │ │ │ stmib sp, {r4, r5, r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, r9, sp}^ │ │ │ │ vcge.u32 d18, d5, d8 │ │ │ │ strmi pc, [r0], r7, asr #17 │ │ │ │ @ instruction: 0xf0969807 │ │ │ │ @@ -127516,79 +127516,79 @@ │ │ │ │ stmdbmi r5, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r3], -r5, asr #16 │ │ │ │ vqshl.s8 q10, , q0 │ │ │ │ ldrbtmi r6, [r8], #-570 @ 0xfffffdc6 │ │ │ │ ldc2l 7, cr15, [ip, #544]! @ 0x220 │ │ │ │ @ instruction: 0xf782e585 │ │ │ │ svclt 0x0000ea88 │ │ │ │ - rsbseq r7, r5, r6, asr r1 │ │ │ │ - rsbseq r7, r5, r8, lsl #4 │ │ │ │ - rsbseq r7, r5, sl, lsr r1 │ │ │ │ - rsbseq r7, r5, ip, ror #3 │ │ │ │ - rsbseq r7, r5, ip, lsl r1 │ │ │ │ - rsbseq r7, r5, lr, asr #3 │ │ │ │ + rsbseq r7, r5, sl, asr r1 │ │ │ │ + rsbseq r7, r5, ip, lsl #4 │ │ │ │ + rsbseq r7, r5, lr, lsr r1 │ │ │ │ + ldrshteq r7, [r5], #-16 │ │ │ │ + rsbseq r7, r5, r0, lsr #2 │ │ │ │ + ldrsbteq r7, [r5], #-18 @ 0xffffffee │ │ │ │ addeq pc, r0, r4, ror #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r7, [r5], #-10 │ │ │ │ - rsbseq r7, r5, ip, lsl #3 │ │ │ │ - rsbseq r7, r5, r6, lsr r1 │ │ │ │ - rsbseq r7, r5, sl, lsr #32 │ │ │ │ - ldrsbteq r7, [r5], #-12 │ │ │ │ - rsbseq r6, r5, r8, ror #31 │ │ │ │ - @ instruction: 0x0075709c │ │ │ │ - rsbseq r7, r5, r6, asr #32 │ │ │ │ - rsbseq r6, r5, lr, ror pc │ │ │ │ - rsbseq r7, r5, r2, lsr r0 │ │ │ │ - rsbseq r6, r5, r2, ror #30 │ │ │ │ - rsbseq r7, r5, r6, lsl r0 │ │ │ │ + ldrsbteq r7, [r5], #-14 │ │ │ │ + @ instruction: 0x00757190 │ │ │ │ + rsbseq r7, r5, sl, lsr r1 │ │ │ │ + rsbseq r7, r5, lr, lsr #32 │ │ │ │ + rsbseq r7, r5, r0, ror #1 │ │ │ │ + rsbseq r6, r5, ip, ror #31 │ │ │ │ + rsbseq r7, r5, r0, lsr #1 │ │ │ │ + rsbseq r7, r5, sl, asr #32 │ │ │ │ + rsbseq r6, r5, r2, lsl #31 │ │ │ │ + rsbseq r7, r5, r6, lsr r0 │ │ │ │ + rsbseq r6, r5, r6, ror #30 │ │ │ │ + rsbseq r7, r5, sl, lsl r0 │ │ │ │ + ldrsbteq r6, [r5], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r6, r5, sl, lsl pc │ │ │ │ rsbseq r6, r5, lr, asr #31 │ │ │ │ - rsbseq r6, r5, r6, lsl pc │ │ │ │ - rsbseq r6, r5, sl, asr #31 │ │ │ │ - ldrshteq r6, [r5], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r6, r5, ip, lsr #31 │ │ │ │ - ldrsbteq r6, [r5], #-238 @ 0xffffff12 │ │ │ │ - @ instruction: 0x00756f92 │ │ │ │ - rsbseq r6, r5, r2, asr #29 │ │ │ │ - rsbseq r6, r5, r6, ror pc │ │ │ │ - rsbseq r6, r5, sl, lsr #29 │ │ │ │ - rsbseq r6, r5, ip, asr pc │ │ │ │ - rsbseq r6, r5, r6, lsl #29 │ │ │ │ - rsbseq r6, r5, sl, lsr pc │ │ │ │ - rsbseq r6, r5, r8, asr #28 │ │ │ │ ldrshteq r6, [r5], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r6, r5, r0, lsr lr │ │ │ │ + ldrhteq r6, [r5], #-240 @ 0xffffff10 │ │ │ │ rsbseq r6, r5, r2, ror #29 │ │ │ │ - rsbseq r6, r5, r0, lsr #27 │ │ │ │ - rsbseq r6, r5, sl, lsl lr │ │ │ │ - rsbseq r6, r5, r4, asr #28 │ │ │ │ + @ instruction: 0x00756f96 │ │ │ │ + rsbseq r6, r5, r6, asr #29 │ │ │ │ + rsbseq r6, r5, sl, ror pc │ │ │ │ + rsbseq r6, r5, lr, lsr #29 │ │ │ │ + rsbseq r6, r5, r0, ror #30 │ │ │ │ + rsbseq r6, r5, sl, lsl #29 │ │ │ │ + rsbseq r6, r5, lr, lsr pc │ │ │ │ + rsbseq r6, r5, ip, asr #28 │ │ │ │ + rsbseq r6, r5, r0, lsl #30 │ │ │ │ + rsbseq r6, r5, r4, lsr lr │ │ │ │ + rsbseq r6, r5, r6, ror #29 │ │ │ │ + rsbseq r6, r5, r4, lsr #27 │ │ │ │ + rsbseq r6, r5, lr, lsl lr │ │ │ │ + rsbseq r6, r5, r8, asr #28 │ │ │ │ + rsbseq r6, r5, r4, lsl #27 │ │ │ │ + rsbseq r6, r5, r6, lsr lr │ │ │ │ + rsbseq r6, r5, sl, ror #26 │ │ │ │ + rsbseq r6, r5, ip, lsl lr │ │ │ │ + rsbseq r6, r5, r0, asr sp │ │ │ │ + rsbseq r6, r5, r2, lsl #28 │ │ │ │ + rsbseq r6, r5, r6, lsr sp │ │ │ │ + rsbseq r6, r5, r8, ror #27 │ │ │ │ + rsbseq r6, r5, ip, lsl sp │ │ │ │ + rsbseq r6, r5, lr, asr #27 │ │ │ │ + rsbseq r6, r5, r2, lsl #26 │ │ │ │ + ldrhteq r6, [r5], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r6, r5, r8, ror #25 │ │ │ │ + @ instruction: 0x00756d9a │ │ │ │ + rsbseq r6, r5, lr, asr #25 │ │ │ │ rsbseq r6, r5, r0, lsl #27 │ │ │ │ - rsbseq r6, r5, r2, lsr lr │ │ │ │ - rsbseq r6, r5, r6, ror #26 │ │ │ │ - rsbseq r6, r5, r8, lsl lr │ │ │ │ - rsbseq r6, r5, ip, asr #26 │ │ │ │ - ldrshteq r6, [r5], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r6, r5, r2, lsr sp │ │ │ │ - rsbseq r6, r5, r4, ror #27 │ │ │ │ - rsbseq r6, r5, r8, lsl sp │ │ │ │ - rsbseq r6, r5, sl, asr #27 │ │ │ │ - ldrshteq r6, [r5], #-206 @ 0xffffff32 │ │ │ │ - ldrhteq r6, [r5], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r6, r5, r4, ror #25 │ │ │ │ - @ instruction: 0x00756d96 │ │ │ │ - rsbseq r6, r5, sl, asr #25 │ │ │ │ - rsbseq r6, r5, ip, ror sp │ │ │ │ - rsbseq r6, r5, lr, lsr #25 │ │ │ │ - rsbseq r6, r5, r8, lsr #26 │ │ │ │ - rsbseq r6, r5, r2, asr sp │ │ │ │ - rsbseq r6, r5, ip, lsl #25 │ │ │ │ - rsbseq r6, r5, r6, lsl #26 │ │ │ │ - rsbseq r6, r5, r0, lsr sp │ │ │ │ - rsbseq r6, r5, sl, ror #24 │ │ │ │ - rsbseq r6, r5, r4, ror #25 │ │ │ │ - rsbseq r6, r5, lr, lsl #26 │ │ │ │ + ldrhteq r6, [r5], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r6, r5, ip, lsr #26 │ │ │ │ + rsbseq r6, r5, r6, asr sp │ │ │ │ + @ instruction: 0x00756c90 │ │ │ │ + rsbseq r6, r5, sl, lsl #26 │ │ │ │ + rsbseq r6, r5, r4, lsr sp │ │ │ │ + rsbseq r6, r5, lr, ror #24 │ │ │ │ + rsbseq r6, r5, r8, ror #25 │ │ │ │ + rsbseq r6, r5, r2, lsl sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl febf1e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r0, lsr #31 │ │ │ │ ldrmi r4, [r3], -r1, asr #19 │ │ │ │ ldrbtmi r4, [r9], #-2753 @ 0xfffff53f │ │ │ │ @@ -127782,28 +127782,28 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffc4d39a │ │ │ │ svclt 0x0000e7ee │ │ │ │ ... │ │ │ │ addeq pc, r0, lr, lsl #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq pc, r0, r0, lsl #14 │ │ │ │ - rsbseq r6, r5, r6, asr #19 │ │ │ │ - rsbseq r6, r5, sl, ror sl │ │ │ │ - rsbseq r6, r5, sl, lsr #19 │ │ │ │ - rsbseq r6, r5, lr, asr sl │ │ │ │ - rsbseq r6, r5, ip, lsl #19 │ │ │ │ - rsbseq r6, r5, r0, asr #20 │ │ │ │ - ldrshteq r6, [r5], #-144 @ 0xffffff70 │ │ │ │ - ldrhteq r6, [r5], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r6, r5, lr, ror #18 │ │ │ │ - rsbseq r6, r5, r6, lsl r9 │ │ │ │ - rsbseq r6, r5, r8, ror #16 │ │ │ │ + rsbseq r6, r5, sl, asr #19 │ │ │ │ + rsbseq r6, r5, lr, ror sl │ │ │ │ + rsbseq r6, r5, lr, lsr #19 │ │ │ │ + rsbseq r6, r5, r2, ror #20 │ │ │ │ + @ instruction: 0x00756990 │ │ │ │ + rsbseq r6, r5, r4, asr #20 │ │ │ │ + ldrshteq r6, [r5], #-148 @ 0xffffff6c │ │ │ │ + ldrhteq r6, [r5], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r6, r5, r2, ror r9 │ │ │ │ rsbseq r6, r5, sl, lsl r9 │ │ │ │ - rsbseq r6, r5, r8, asr #16 │ │ │ │ - ldrshteq r6, [r5], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r6, r5, ip, ror #16 │ │ │ │ + rsbseq r6, r5, lr, lsl r9 │ │ │ │ + rsbseq r6, r5, ip, asr #16 │ │ │ │ + ldrshteq r6, [r5], #-142 @ 0xffffff72 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addslt r4, r2, r2, ror sl │ │ │ │ ldrbtmi r4, [sl], #-2930 @ 0xfffff48e │ │ │ │ ldmpl r3, {r0, r2, r3, r6, r7, r8, fp, sp, lr}^ │ │ │ │ @@ -127918,26 +127918,26 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7884478 │ │ │ │ ubfx pc, fp, #21, #15 │ │ │ │ svc 0x0066f781 │ │ │ │ addeq pc, r0, r2, lsr r4 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq pc, r0, ip, lsl r4 @ │ │ │ │ - ldrshteq r6, [r5], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r6, r5, lr, asr #14 │ │ │ │ - @ instruction: 0x0075669a │ │ │ │ - rsbseq r6, r5, lr, asr #14 │ │ │ │ - rsbseq r6, r5, ip, ror r6 │ │ │ │ - rsbseq r6, r5, r0, lsr r7 │ │ │ │ - rsbseq r6, r5, lr, asr r6 │ │ │ │ - rsbseq r6, r5, r2, lsl r7 │ │ │ │ - rsbseq r6, r5, r2, asr #12 │ │ │ │ - ldrshteq r6, [r5], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r6, r5, r2, lsr #12 │ │ │ │ - ldrsbteq r6, [r5], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r6, r5, r0, lsl #16 │ │ │ │ + rsbseq r6, r5, r2, asr r7 │ │ │ │ + @ instruction: 0x0075669e │ │ │ │ + rsbseq r6, r5, r2, asr r7 │ │ │ │ + rsbseq r6, r5, r0, lsl #13 │ │ │ │ + rsbseq r6, r5, r4, lsr r7 │ │ │ │ + rsbseq r6, r5, r2, ror #12 │ │ │ │ + rsbseq r6, r5, r6, lsl r7 │ │ │ │ + rsbseq r6, r5, r6, asr #12 │ │ │ │ + ldrshteq r6, [r5], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r6, r5, r6, lsr #12 │ │ │ │ + ldrsbteq r6, [r5], #-104 @ 0xffffff98 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 152104c │ │ │ │ blmi 1521258 │ │ │ │ addlt r4, r7, sl, ror r4 │ │ │ │ @@ -128019,23 +128019,23 @@ │ │ │ │ @ instruction: 0xf781e7ee │ │ │ │ svclt 0x0000eea2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ addeq pc, r0, r8, lsl r2 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r5, lr, lsr #12 │ │ │ │ - @ instruction: 0x0075659c │ │ │ │ + rsbseq r6, r5, r2, lsr r6 │ │ │ │ + rsbseq r6, r5, r0, lsr #11 │ │ │ │ addeq pc, r0, r4, asr r1 @ │ │ │ │ - ldrsbteq r6, [r5], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r6, r5, r6, lsl #11 │ │ │ │ - ldrhteq r6, [r5], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r6, r5, sl, ror #10 │ │ │ │ - @ instruction: 0x00756498 │ │ │ │ - rsbseq r6, r5, sl, asr #10 │ │ │ │ + ldrsbteq r6, [r5], #-70 @ 0xffffffba │ │ │ │ + rsbseq r6, r5, sl, lsl #11 │ │ │ │ + ldrhteq r6, [r5], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r6, r5, lr, ror #10 │ │ │ │ + @ instruction: 0x0075649c │ │ │ │ + rsbseq r6, r5, lr, asr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 1ba11d0 │ │ │ │ blmi 1ba13e4 │ │ │ │ addlt r4, r6, sl, ror r4 │ │ │ │ @@ -128142,25 +128142,25 @@ │ │ │ │ @ instruction: 0xf7884478 │ │ │ │ @ instruction: 0xe7e1f91d │ │ │ │ stc 7, cr15, [r8, #516]! @ 0x204 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ umulleq pc, r0, r0, r0 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r5, r6, lsr #9 │ │ │ │ - ldrsbteq r6, [r5], #-54 @ 0xffffffca │ │ │ │ + rsbseq r6, r5, sl, lsr #9 │ │ │ │ + ldrsbteq r6, [r5], #-58 @ 0xffffffc6 │ │ │ │ addeq lr, r0, ip, ror pc │ │ │ │ - ldrshteq r6, [r5], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r6, r5, lr, lsr #7 │ │ │ │ - rsbseq r6, r5, r0, ror #5 │ │ │ │ - @ instruction: 0x00756392 │ │ │ │ - rsbseq r6, r5, r0, asr #5 │ │ │ │ - rsbseq r6, r5, r2, ror r3 │ │ │ │ - rsbseq r6, r5, r6, lsr #5 │ │ │ │ - rsbseq r6, r5, r8, asr r3 │ │ │ │ + ldrshteq r6, [r5], #-46 @ 0xffffffd2 │ │ │ │ + ldrhteq r6, [r5], #-50 @ 0xffffffce │ │ │ │ + rsbseq r6, r5, r4, ror #5 │ │ │ │ + @ instruction: 0x00756396 │ │ │ │ + rsbseq r6, r5, r4, asr #5 │ │ │ │ + rsbseq r6, r5, r6, ror r3 │ │ │ │ + rsbseq r6, r5, sl, lsr #5 │ │ │ │ + rsbseq r6, r5, ip, asr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 14b020 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 1be13d0 │ │ │ │ blmi 1be15e0 │ │ │ │ @@ -128269,25 +128269,25 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf81cf788 │ │ │ │ @ instruction: 0xf781e7e2 │ │ │ │ svclt 0x0000eca8 │ │ │ │ ... │ │ │ │ umulleq lr, r0, r4, lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r5, sl, lsr #5 │ │ │ │ - ldrsbteq r6, [r5], #-20 @ 0xffffffec │ │ │ │ + rsbseq r6, r5, lr, lsr #5 │ │ │ │ + ldrsbteq r6, [r5], #-24 @ 0xffffffe8 │ │ │ │ addeq lr, r0, sl, ror sp │ │ │ │ - ldrshteq r6, [r5], #-4 │ │ │ │ - rsbseq r6, r5, r8, lsr #3 │ │ │ │ - ldrsbteq r6, [r5], #-12 │ │ │ │ - rsbseq r6, r5, lr, lsl #3 │ │ │ │ - ldrhteq r6, [r5], #-14 │ │ │ │ - rsbseq r6, r5, r0, ror r1 │ │ │ │ - rsbseq r6, r5, r4, lsr #1 │ │ │ │ - rsbseq r6, r5, r6, asr r1 │ │ │ │ + ldrshteq r6, [r5], #-8 │ │ │ │ + rsbseq r6, r5, ip, lsr #3 │ │ │ │ + rsbseq r6, r5, r0, ror #1 │ │ │ │ + @ instruction: 0x00756192 │ │ │ │ + rsbseq r6, r5, r2, asr #1 │ │ │ │ + rsbseq r6, r5, r4, ror r1 │ │ │ │ + rsbseq r6, r5, r8, lsr #1 │ │ │ │ + rsbseq r6, r5, sl, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe6f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, asr #31 │ │ │ │ blmi be2624 │ │ │ │ ldrbtmi fp, [sl], #-140 @ 0xffffff74 │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -128331,16 +128331,16 @@ │ │ │ │ @ instruction: 0xf781e7c1 │ │ │ │ svclt 0x0000ec2e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ umulleq lr, r0, sl, ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq lr, r0, r6, ror ip │ │ │ │ - rsbseq r5, r5, r8, asr #31 │ │ │ │ - rsbseq r6, r5, r8, ror r0 │ │ │ │ + rsbseq r5, r5, ip, asr #31 │ │ │ │ + rsbseq r6, r5, ip, ror r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 14b2f8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrdlt r4, [r6], sp │ │ │ │ pkhtbmi r4, r1, sp, asr #25 │ │ │ │ @@ -128562,45 +128562,45 @@ │ │ │ │ ldc2l 7, cr15, [r0, #540] @ 0x21c │ │ │ │ svclt 0x0000e671 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x0080ebbc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r5, r4, lsr #30 │ │ │ │ - ldrsbteq r5, [r5], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r5, r5, r8, lsr #30 │ │ │ │ + ldrsbteq r5, [r5], #-252 @ 0xffffff04 │ │ │ │ addeq lr, r0, r2, ror fp │ │ │ │ - rsbseq r5, r5, r6, lsl pc │ │ │ │ - ldrsbteq r5, [r5], #-222 @ 0xffffff22 │ │ │ │ - @ instruction: 0x00755e92 │ │ │ │ - rsbseq r5, r5, r4, asr #27 │ │ │ │ - rsbseq r5, r5, r8, ror lr │ │ │ │ - rsbseq r5, r5, r2, lsl #29 │ │ │ │ - rsbseq r5, r5, r2, lsl sp │ │ │ │ + rsbseq r5, r5, sl, lsl pc │ │ │ │ + rsbseq r5, r5, r2, ror #27 │ │ │ │ + @ instruction: 0x00755e96 │ │ │ │ + rsbseq r5, r5, r8, asr #27 │ │ │ │ + rsbseq r5, r5, ip, ror lr │ │ │ │ + rsbseq r5, r5, r6, lsl #29 │ │ │ │ + rsbseq r5, r5, r6, lsl sp │ │ │ │ + rsbseq r5, r5, sl, asr #27 │ │ │ │ + ldrshteq r5, [r5], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r5, r5, r6, ror sp │ │ │ │ + rsbseq r5, r5, r0, lsr #27 │ │ │ │ + rsbseq r5, r5, sl, lsl #28 │ │ │ │ + ldrhteq r5, [r5], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r5, r5, lr, lsr #26 │ │ │ │ + rsbseq r5, r5, r8, asr sp │ │ │ │ + @ instruction: 0x00755c92 │ │ │ │ + rsbseq r5, r5, ip, lsl #26 │ │ │ │ + rsbseq r5, r5, r6, lsr sp │ │ │ │ + rsbseq r5, r5, r0, ror ip │ │ │ │ + rsbseq r5, r5, sl, ror #25 │ │ │ │ + rsbseq r5, r5, r4, lsl sp │ │ │ │ rsbseq r5, r5, r6, asr #27 │ │ │ │ - ldrshteq r5, [r5], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r5, r5, r2, ror sp │ │ │ │ - @ instruction: 0x00755d9c │ │ │ │ - rsbseq r5, r5, r6, lsl #28 │ │ │ │ - ldrhteq r5, [r5], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r5, r5, sl, lsr #26 │ │ │ │ - rsbseq r5, r5, r4, asr sp │ │ │ │ - rsbseq r5, r5, lr, lsl #25 │ │ │ │ - rsbseq r5, r5, r8, lsl #26 │ │ │ │ - rsbseq r5, r5, r2, lsr sp │ │ │ │ - rsbseq r5, r5, ip, ror #24 │ │ │ │ - rsbseq r5, r5, r6, ror #25 │ │ │ │ - rsbseq r5, r5, r0, lsl sp │ │ │ │ - rsbseq r5, r5, r2, asr #27 │ │ │ │ - rsbseq r5, r5, r8, lsr ip │ │ │ │ - ldrhteq r5, [r5], #-194 @ 0xffffff3e │ │ │ │ - ldrsbteq r5, [r5], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r5, r5, r2, lsl ip │ │ │ │ - rsbseq r5, r5, ip, lsl #25 │ │ │ │ + rsbseq r5, r5, ip, lsr ip │ │ │ │ ldrhteq r5, [r5], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r5, r5, r0, ror #25 │ │ │ │ + rsbseq r5, r5, r6, lsl ip │ │ │ │ + @ instruction: 0x00755c90 │ │ │ │ + ldrhteq r5, [r5], #-202 @ 0xffffff36 │ │ │ │ @ instruction: 0x46284611 │ │ │ │ @ instruction: 0xf166f170 │ │ │ │ @ instruction: 0xf1104604 │ │ │ │ andle r0, r1, ip, lsl #30 │ │ │ │ cmple sl, r1, lsl #16 │ │ │ │ tstcs r3, r1, lsl #4 │ │ │ │ @ instruction: 0xf1704628 │ │ │ │ @@ -128644,26 +128644,26 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [sl], #-540 @ 0xfffffde4 │ │ │ │ stmdami pc, {r1, r2, r3, r8, fp, lr} @ │ │ │ │ ldrbtmi r4, [r9], #-1571 @ 0xfffff9dd │ │ │ │ rsbscc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7874478 │ │ │ │ strb pc, [r2, #3361] @ 0xd21 @ │ │ │ │ - rsbseq r5, r5, sl, lsl fp │ │ │ │ - @ instruction: 0x00755b94 │ │ │ │ - ldrhteq r5, [r5], #-190 @ 0xffffff42 │ │ │ │ - ldrshteq r5, [r5], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r5, r5, r2, ror fp │ │ │ │ - @ instruction: 0x00755b9c │ │ │ │ - ldrsbteq r5, [r5], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r5, r5, r0, asr fp │ │ │ │ - rsbseq r5, r5, sl, ror fp │ │ │ │ - ldrhteq r5, [r5], #-164 @ 0xffffff5c │ │ │ │ - rsbseq r5, r5, lr, lsr #22 │ │ │ │ - rsbseq r5, r5, r8, asr fp │ │ │ │ + rsbseq r5, r5, lr, lsl fp │ │ │ │ + @ instruction: 0x00755b98 │ │ │ │ + rsbseq r5, r5, r2, asr #23 │ │ │ │ + ldrshteq r5, [r5], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r5, r5, r6, ror fp │ │ │ │ + rsbseq r5, r5, r0, lsr #23 │ │ │ │ + ldrsbteq r5, [r5], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r5, r5, r4, asr fp │ │ │ │ + rsbseq r5, r5, lr, ror fp │ │ │ │ + ldrhteq r5, [r5], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r5, r5, r2, lsr fp │ │ │ │ + rsbseq r5, r5, ip, asr fp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 14b804 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldmmi lr!, {r0, r2, r9, sl, lr} │ │ │ │ pkhbtmi fp, r8, r2, lsl #1 │ │ │ │ @@ -128854,28 +128854,28 @@ │ │ │ │ blx fe2ce462 │ │ │ │ @ instruction: 0xf781e7ef │ │ │ │ svclt 0x0000e814 │ │ │ │ ... │ │ │ │ addeq lr, r0, lr, lsr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq lr, r0, r4, asr r6 │ │ │ │ - ldrhteq r5, [r5], #-144 @ 0xffffff70 │ │ │ │ - ldrsbteq r5, [r5], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r5, r5, lr, lsl #19 │ │ │ │ - rsbseq r5, r5, r4, lsr #17 │ │ │ │ - rsbseq r5, r5, r8, asr r9 │ │ │ │ - rsbseq r5, r5, sl, lsl #17 │ │ │ │ - rsbseq r5, r5, lr, lsr r9 │ │ │ │ - rsbseq r5, r5, sl, lsr #17 │ │ │ │ - ldrhteq r5, [r5], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r5, r5, r8, ror #16 │ │ │ │ - @ instruction: 0x0075579a │ │ │ │ - rsbseq r5, r5, ip, asr #16 │ │ │ │ - rsbseq r5, r5, ip, ror r7 │ │ │ │ - rsbseq r5, r5, lr, lsr #16 │ │ │ │ + ldrhteq r5, [r5], #-148 @ 0xffffff6c │ │ │ │ + ldrsbteq r5, [r5], #-142 @ 0xffffff72 │ │ │ │ + @ instruction: 0x00755992 │ │ │ │ + rsbseq r5, r5, r8, lsr #17 │ │ │ │ + rsbseq r5, r5, ip, asr r9 │ │ │ │ + rsbseq r5, r5, lr, lsl #17 │ │ │ │ + rsbseq r5, r5, r2, asr #18 │ │ │ │ + rsbseq r5, r5, lr, lsr #17 │ │ │ │ + ldrhteq r5, [r5], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r5, r5, ip, ror #16 │ │ │ │ + @ instruction: 0x0075579e │ │ │ │ + rsbseq r5, r5, r0, asr r8 │ │ │ │ + rsbseq r5, r5, r0, lsl #15 │ │ │ │ + rsbseq r5, r5, r2, lsr r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smlabbcs r3, r3, r0, fp │ │ │ │ strvc lr, [ip], #-2525 @ 0xfffff623 │ │ │ │ eorvs r9, r1, sl, lsl #22 │ │ │ │ @@ -128955,24 +128955,24 @@ │ │ │ │ @ instruction: 0xf787300c │ │ │ │ stmdami lr, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fee4e604 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - rsbseq r5, r5, r8, lsl #13 │ │ │ │ - rsbseq r5, r5, ip, lsr r7 │ │ │ │ - rsbseq r5, r5, r2, asr #12 │ │ │ │ - ldrshteq r5, [r5], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r5, r5, r4, lsr #12 │ │ │ │ - ldrsbteq r5, [r5], #-104 @ 0xffffff98 │ │ │ │ - ldrshteq r5, [r5], #-84 @ 0xffffffac │ │ │ │ - rsbseq r5, r5, r8, lsr #13 │ │ │ │ - ldrsbteq r5, [r5], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r5, r5, sl, lsl #13 │ │ │ │ + rsbseq r5, r5, ip, lsl #13 │ │ │ │ + rsbseq r5, r5, r0, asr #14 │ │ │ │ + rsbseq r5, r5, r6, asr #12 │ │ │ │ + ldrshteq r5, [r5], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r5, r5, r8, lsr #12 │ │ │ │ + ldrsbteq r5, [r5], #-108 @ 0xffffff94 │ │ │ │ + ldrshteq r5, [r5], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r5, r5, ip, lsr #13 │ │ │ │ + ldrsbteq r5, [r5], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r5, r5, lr, lsl #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe7a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r6, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r2, sp, lsl r6 │ │ │ │ ldmdavs r2!, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x3181f892 │ │ │ │ @@ -128990,17 +128990,17 @@ │ │ │ │ @ instruction: 0xf094447a │ │ │ │ ldmvs r3!, {r0, r2, r3, r4, r6, r7, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r6, lsl #20 │ │ │ │ ldmvs fp, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf094447a │ │ │ │ ldrdcs pc, [r1], -r5 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq r5, r5, r6, lsl #14 │ │ │ │ - rsbseq r5, r5, r0, lsl #14 │ │ │ │ - rsbseq r5, r5, r0, lsl #14 │ │ │ │ + rsbseq r5, r5, sl, lsl #14 │ │ │ │ + rsbseq r5, r5, r4, lsl #14 │ │ │ │ + rsbseq r5, r5, r4, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1cbd4c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldmdbvs r4, {r0, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0x46054698 │ │ │ │ @@ -129154,26 +129154,26 @@ │ │ │ │ ldmdami r0, {r0, r2, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf86af787 │ │ │ │ stmdbls r2, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7874478 │ │ │ │ blls 14efa0 │ │ │ │ svclt 0x0000e75a │ │ │ │ - rsbseq r5, r5, r2, lsl r4 │ │ │ │ - rsbseq r5, r5, r6, asr #9 │ │ │ │ - ldrsbteq r5, [r5], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r5, r5, r8, lsl #9 │ │ │ │ - rsbseq r5, r5, ip, lsr #7 │ │ │ │ - rsbseq r5, r5, r0, ror #8 │ │ │ │ - rsbseq r5, r5, r4, lsl #6 │ │ │ │ - ldrhteq r5, [r5], #-56 @ 0xffffffc8 │ │ │ │ - ldrsbteq r5, [r5], #-34 @ 0xffffffde │ │ │ │ - rsbseq r5, r5, r6, lsl #7 │ │ │ │ - ldrhteq r5, [r5], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r5, r5, r8, ror #6 │ │ │ │ + rsbseq r5, r5, r6, lsl r4 │ │ │ │ + rsbseq r5, r5, sl, asr #9 │ │ │ │ + ldrsbteq r5, [r5], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r5, r5, ip, lsl #9 │ │ │ │ + ldrhteq r5, [r5], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r5, r5, r4, ror #8 │ │ │ │ + rsbseq r5, r5, r8, lsl #6 │ │ │ │ + ldrhteq r5, [r5], #-60 @ 0xffffffc4 │ │ │ │ + ldrsbteq r5, [r5], #-38 @ 0xffffffda │ │ │ │ + rsbseq r5, r5, sl, lsl #7 │ │ │ │ + ldrhteq r5, [r5], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r5, r5, ip, ror #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 14c000 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ bmi fed223ac │ │ │ │ @ instruction: 0x4699b09f │ │ │ │ @@ -129352,35 +129352,35 @@ │ │ │ │ stmdbls ip, {r1, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf7864478 │ │ │ │ blls 3d0c94 │ │ │ │ @ instruction: 0xf780e767 │ │ │ │ svclt 0x0000ec2a │ │ │ │ @ instruction: 0x0080deb2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r5, r4, ror #1 │ │ │ │ - @ instruction: 0x00755198 │ │ │ │ + rsbseq r5, r5, r8, ror #1 │ │ │ │ + @ instruction: 0x0075519c │ │ │ │ addeq sp, r0, r2, lsr #26 │ │ │ │ - @ instruction: 0x00755098 │ │ │ │ - rsbseq r5, r5, ip, asr #2 │ │ │ │ - rsbseq r5, r5, sl, ror r0 │ │ │ │ - rsbseq r5, r5, lr, lsr #2 │ │ │ │ - rsbseq r5, r5, ip, asr r0 │ │ │ │ - rsbseq r5, r5, r0, lsl r1 │ │ │ │ - rsbseq r5, r5, lr, lsr r0 │ │ │ │ - ldrshteq r5, [r5], #-2 │ │ │ │ - rsbseq r5, r5, r0, lsr #32 │ │ │ │ - ldrsbteq r5, [r5], #-4 │ │ │ │ - rsbseq r5, r5, r2 │ │ │ │ - ldrhteq r5, [r5], #-6 │ │ │ │ - rsbseq r4, r5, r4, ror #31 │ │ │ │ - @ instruction: 0x00755098 │ │ │ │ - rsbseq r4, r5, r6, asr #31 │ │ │ │ - rsbseq r5, r5, sl, ror r0 │ │ │ │ - rsbseq r4, r5, r8, lsr #31 │ │ │ │ - rsbseq r5, r5, ip, asr r0 │ │ │ │ + @ instruction: 0x0075509c │ │ │ │ + rsbseq r5, r5, r0, asr r1 │ │ │ │ + rsbseq r5, r5, lr, ror r0 │ │ │ │ + rsbseq r5, r5, r2, lsr r1 │ │ │ │ + rsbseq r5, r5, r0, rrx │ │ │ │ + rsbseq r5, r5, r4, lsl r1 │ │ │ │ + rsbseq r5, r5, r2, asr #32 │ │ │ │ + ldrshteq r5, [r5], #-6 │ │ │ │ + rsbseq r5, r5, r4, lsr #32 │ │ │ │ + ldrsbteq r5, [r5], #-8 │ │ │ │ + rsbseq r5, r5, r6 │ │ │ │ + ldrhteq r5, [r5], #-10 │ │ │ │ + rsbseq r4, r5, r8, ror #31 │ │ │ │ + @ instruction: 0x0075509c │ │ │ │ + rsbseq r4, r5, sl, asr #31 │ │ │ │ + rsbseq r5, r5, lr, ror r0 │ │ │ │ + rsbseq r4, r5, ip, lsr #31 │ │ │ │ + rsbseq r5, r5, r0, rrx │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbmi sp!, {r1, r3, r7, r9, sl, lr} │ │ │ │ blmi fe2710 │ │ │ │ addlt r4, r4, r9, ror r4 │ │ │ │ @@ -129442,20 +129442,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 14, cr15, cr12, cr6, {4} │ │ │ │ strb r9, [r4, r1, lsl #22] │ │ │ │ bl 1e4ed84 │ │ │ │ addeq sp, r0, ip, ror fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sp, r0, r2, lsl #22 │ │ │ │ - rsbseq r4, r5, lr, ror lr │ │ │ │ - rsbseq r4, r5, r2, lsr pc │ │ │ │ - rsbseq r4, r5, r0, ror #28 │ │ │ │ - rsbseq r4, r5, r4, lsl pc │ │ │ │ - rsbseq r4, r5, r2, asr #28 │ │ │ │ - ldrshteq r4, [r5], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r4, r5, r2, lsl #29 │ │ │ │ + rsbseq r4, r5, r6, lsr pc │ │ │ │ + rsbseq r4, r5, r4, ror #28 │ │ │ │ + rsbseq r4, r5, r8, lsl pc │ │ │ │ + rsbseq r4, r5, r6, asr #28 │ │ │ │ + ldrshteq r4, [r5], #-234 @ 0xffffff16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe81b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r7!, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-2854 @ 0xfffff4da │ │ │ │ stmiapl fp, {r3, r8, sl, fp, ip, pc}^ │ │ │ │ @@ -129494,16 +129494,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 8, cr15, cr4, cr6, {4} │ │ │ │ ldrb r9, [r5, r1, lsl #22] │ │ │ │ bl 44ee54 │ │ │ │ addeq sp, r0, r2, asr sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sp, r0, r0, lsl sl │ │ │ │ - rsbseq r4, r5, r2, ror sp │ │ │ │ - rsbseq r4, r5, r6, lsr #28 │ │ │ │ + rsbseq r4, r5, r6, ror sp │ │ │ │ + rsbseq r4, r5, sl, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe8270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ stmdbcs r0, {r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0x9c09db48 │ │ │ │ eorvs r2, r1, r1, lsl #2 │ │ │ │ @@ -129540,16 +129540,16 @@ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ stmdbcs r0, {r0, r2, r4, r9, sl, lr} │ │ │ │ ldrmi sp, [r6], pc, asr #3 │ │ │ │ strb r4, [sp, ip, lsr #12] │ │ │ │ movweq pc, #32879 @ 0x806f @ │ │ │ │ svclt 0x0000e7ee │ │ │ │ - ldrsbteq r4, [r5], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r4, r5, r8, lsl #27 │ │ │ │ + ldrsbteq r4, [r5], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r4, r5, ip, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe8328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 9150d0 │ │ │ │ blmi 93d344 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -129582,16 +129582,16 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf780bd10 │ │ │ │ svclt 0x0000ea5e │ │ │ │ ldrdeq sp, [r0], sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, r5, sl, asr #25 │ │ │ │ - rsbseq r4, r5, r4, lsr #25 │ │ │ │ + rsbseq r4, r5, lr, asr #25 │ │ │ │ + rsbseq r4, r5, r8, lsr #25 │ │ │ │ addeq sp, r0, r4, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [fp], r7, lsl #1 │ │ │ │ mulls r5, r1, r6 │ │ │ │ @@ -129658,18 +129658,18 @@ │ │ │ │ strtmi r6, [r3], -sl, ror #18 │ │ │ │ cmpppl r9, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1059100 │ │ │ │ sbcseq r0, r2, r0, lsl r1 │ │ │ │ cdp2 7, 1, cr15, cr12, cr3, {4} │ │ │ │ cmnvs fp, r0, lsl #6 │ │ │ │ svclt 0x0000e798 │ │ │ │ - ldrshteq r4, [r5], #-182 @ 0xffffff4a │ │ │ │ - rsbseq r4, r5, r8, lsl fp │ │ │ │ - rsbseq r4, r5, ip, asr #23 │ │ │ │ - rsbseq r4, r5, r6, ror fp │ │ │ │ + ldrshteq r4, [r5], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r4, r5, ip, lsl fp │ │ │ │ + ldrsbteq r4, [r5], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r4, r5, sl, ror fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe8508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff0 │ │ │ │ @ instruction: 0x4616461d │ │ │ │ stc2l 3, cr15, [r0, #-392] @ 0xfffffe78 │ │ │ │ ldrdcc pc, [r4, #-128] @ 0xffffff80 │ │ │ │ @@ -129698,16 +129698,16 @@ │ │ │ │ stmdami r6, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnsvs pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r8], #-536 @ 0xfffffde8 │ │ │ │ strtmi r4, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7864478 │ │ │ │ ldrb pc, [r0, r3, ror #25]! @ │ │ │ │ - rsbseq r4, r5, r0, lsr sl │ │ │ │ - rsbseq r4, r5, r4, ror #21 │ │ │ │ + rsbseq r4, r5, r4, lsr sl │ │ │ │ + rsbseq r4, r5, r8, ror #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl febf3fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461c0fd0 │ │ │ │ ldmib r2, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ addlt r3, r6, r8, lsl #4 │ │ │ │ @@ -129836,30 +129836,30 @@ │ │ │ │ ldmdami r4, {r1, r2, r3, r6, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 64f3c2 │ │ │ │ stmdbls r5, {r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf7864478 │ │ │ │ blls 2104f8 │ │ │ │ svclt 0x0000e717 │ │ │ │ - ldrsbteq r4, [r5], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r4, r5, r8, lsr ip │ │ │ │ - rsbseq r4, r5, r4, lsr fp │ │ │ │ - rsbseq r4, r5, sl, lsl fp │ │ │ │ - rsbseq r4, r5, r6, ror #17 │ │ │ │ - @ instruction: 0x0075499a │ │ │ │ - rsbseq r4, r5, r8, asr #17 │ │ │ │ - rsbseq r4, r5, ip, ror r9 │ │ │ │ - rsbseq ip, r4, r2, asr sl │ │ │ │ - rsbseq r4, r5, sl, ror #21 │ │ │ │ - rsbseq r4, r5, r2, ror r8 │ │ │ │ - rsbseq r4, r5, r6, lsr #18 │ │ │ │ - rsbseq r4, r5, r8, lsr r8 │ │ │ │ - rsbseq r4, r5, ip, ror #17 │ │ │ │ - rsbseq r4, r5, ip, lsl #16 │ │ │ │ - rsbseq r4, r5, r0, asr #17 │ │ │ │ + ldrsbteq r4, [r5], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r4, r5, ip, lsr ip │ │ │ │ + rsbseq r4, r5, r8, lsr fp │ │ │ │ + rsbseq r4, r5, lr, lsl fp │ │ │ │ + rsbseq r4, r5, sl, ror #17 │ │ │ │ + @ instruction: 0x0075499e │ │ │ │ + rsbseq r4, r5, ip, asr #17 │ │ │ │ + rsbseq r4, r5, r0, lsl #19 │ │ │ │ + rsbseq ip, r4, r6, asr sl │ │ │ │ + rsbseq r4, r5, lr, ror #21 │ │ │ │ + rsbseq r4, r5, r6, ror r8 │ │ │ │ + rsbseq r4, r5, sl, lsr #18 │ │ │ │ + rsbseq r4, r5, ip, lsr r8 │ │ │ │ + ldrshteq r4, [r5], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r4, r5, r0, lsl r8 │ │ │ │ + rsbseq r4, r5, r4, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ccab8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 16cf93c │ │ │ │ @ instruction: 0x46144df9 │ │ │ │ @ instruction: 0xf2ad4af9 │ │ │ │ @@ -130109,26 +130109,26 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ strdeq sp, [r0], sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sp, r0, lr, asr #7 │ │ │ │ - ldrhteq r4, [r5], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r4, r5, r4, ror #14 │ │ │ │ - ldrshteq r4, [r5], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r4, r5, r4, lsr #13 │ │ │ │ - rsbseq r4, r5, r2, asr #11 │ │ │ │ - rsbseq r4, r5, r6, ror r6 │ │ │ │ - @ instruction: 0x00754594 │ │ │ │ - rsbseq r4, r5, r8, asr #12 │ │ │ │ - rsbseq r4, r5, sl, asr r5 │ │ │ │ - rsbseq r4, r5, lr, lsl #12 │ │ │ │ - @ instruction: 0x0075449c │ │ │ │ - rsbseq r4, r5, r0, asr r5 │ │ │ │ + ldrhteq r4, [r5], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r4, r5, r8, ror #14 │ │ │ │ + ldrshteq r4, [r5], #-84 @ 0xffffffac │ │ │ │ + rsbseq r4, r5, r8, lsr #13 │ │ │ │ + rsbseq r4, r5, r6, asr #11 │ │ │ │ + rsbseq r4, r5, sl, ror r6 │ │ │ │ + @ instruction: 0x00754598 │ │ │ │ + rsbseq r4, r5, ip, asr #12 │ │ │ │ + rsbseq r4, r5, lr, asr r5 │ │ │ │ + rsbseq r4, r5, r2, lsl r6 │ │ │ │ + rsbseq r4, r5, r0, lsr #9 │ │ │ │ + rsbseq r4, r5, r4, asr r5 │ │ │ │ strtmi r6, [r8], -r1, lsr #17 │ │ │ │ @ instruction: 0xf970f03f │ │ │ │ cdp 8, 11, cr6, cr0, cr11, {3} │ │ │ │ @ instruction: 0xf5038b40 │ │ │ │ ldc 3, cr6, [r3, #696] @ 0x2b8 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ @@ -130433,27 +130433,27 @@ │ │ │ │ vldr d6, [r2, #176] @ 0xb0 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ strbt r7, [sl], #2822 @ 0xb06 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r4, r5, ip, asr #6 │ │ │ │ - rsbseq r4, r5, r4, lsl #3 │ │ │ │ - rsbseq r4, r5, r8, lsr r2 │ │ │ │ - rsbseq r4, r5, r4, asr r1 │ │ │ │ - rsbseq r4, r5, r8, lsl #4 │ │ │ │ - ldrhteq r4, [r5], #-10 │ │ │ │ - rsbseq r4, r5, lr, ror #2 │ │ │ │ - rsbseq r3, r5, r8, lsr #30 │ │ │ │ - ldrsbteq r3, [r5], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r3, r5, r8, lsl #30 │ │ │ │ - ldrhteq r3, [r5], #-252 @ 0xffffff04 │ │ │ │ - ldrsbteq r3, [r5], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r3, r5, sl, lsl #31 │ │ │ │ + rsbseq r4, r5, r0, asr r3 │ │ │ │ + rsbseq r4, r5, r8, lsl #3 │ │ │ │ + rsbseq r4, r5, ip, lsr r2 │ │ │ │ + rsbseq r4, r5, r8, asr r1 │ │ │ │ + rsbseq r4, r5, ip, lsl #4 │ │ │ │ + ldrhteq r4, [r5], #-14 │ │ │ │ + rsbseq r4, r5, r2, ror r1 │ │ │ │ + rsbseq r3, r5, ip, lsr #30 │ │ │ │ + rsbseq r3, r5, r0, ror #31 │ │ │ │ + rsbseq r3, r5, ip, lsl #30 │ │ │ │ + rsbseq r3, r5, r0, asr #31 │ │ │ │ + ldrsbteq r3, [r5], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r3, r5, lr, lsl #31 │ │ │ │ @ instruction: 0xf43f0782 │ │ │ │ strt sl, [ip], #3263 @ 0xcbf │ │ │ │ @ instruction: 0xf640900c │ │ │ │ ldmdami ip!, {r0, r1, r2, r3, r6, r8, ip, sp, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 3, cr15, cr10, cr5, {4} │ │ │ │ stmdbls ip, {r1, r3, r4, r5, r6, fp, lr} │ │ │ │ @@ -130574,32 +130574,32 @@ │ │ │ │ ldmdami r6, {r0, r3, r5, r6, r8} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [lr, #-532] @ 0xfffffdec │ │ │ │ stmdbls ip, {r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf7854478 │ │ │ │ blls 3d1968 │ │ │ │ blt 1f90144 │ │ │ │ - rsbseq r3, r5, r4, asr lr │ │ │ │ - rsbseq r3, r5, r8, lsl #30 │ │ │ │ - @ instruction: 0x0075409a │ │ │ │ - rsbseq r3, r5, lr, asr #27 │ │ │ │ - rsbseq r3, r5, r2, lsl #29 │ │ │ │ - rsbseq r3, r5, r6, ror #26 │ │ │ │ - rsbseq r3, r5, sl, lsl lr │ │ │ │ - rsbseq r3, r5, sl, lsr sp │ │ │ │ - rsbseq r3, r5, lr, ror #27 │ │ │ │ - rsbseq r3, r5, ip, lsl sp │ │ │ │ - rsbseq r3, r5, lr, asr #27 │ │ │ │ - ldrshteq r3, [r5], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r3, r5, ip, lsr #27 │ │ │ │ - ldrsbteq r3, [r5], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r3, r5, r8, lsl #27 │ │ │ │ - rsbseq r3, r5, sl, lsr sp │ │ │ │ - rsbseq r3, r5, ip, ror ip │ │ │ │ - rsbseq r3, r5, r0, lsr sp │ │ │ │ + rsbseq r3, r5, r8, asr lr │ │ │ │ + rsbseq r3, r5, ip, lsl #30 │ │ │ │ + @ instruction: 0x0075409e │ │ │ │ + ldrsbteq r3, [r5], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r3, r5, r6, lsl #29 │ │ │ │ + rsbseq r3, r5, sl, ror #26 │ │ │ │ + rsbseq r3, r5, lr, lsl lr │ │ │ │ + rsbseq r3, r5, lr, lsr sp │ │ │ │ + ldrshteq r3, [r5], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r3, r5, r0, lsr #26 │ │ │ │ + ldrsbteq r3, [r5], #-210 @ 0xffffff2e │ │ │ │ + ldrshteq r3, [r5], #-204 @ 0xffffff34 │ │ │ │ + ldrhteq r3, [r5], #-208 @ 0xffffff30 │ │ │ │ + ldrsbteq r3, [r5], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r3, r5, ip, lsl #27 │ │ │ │ + rsbseq r3, r5, lr, lsr sp │ │ │ │ + rsbseq r3, r5, r0, lsl #25 │ │ │ │ + rsbseq r3, r5, r4, lsr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1cd650 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldclmi 0, cr11, [r9], {143} @ 0x8f │ │ │ │ ldmmi r9, {r0, r7, r9, sl, lr}^ │ │ │ │ @@ -130817,26 +130817,26 @@ │ │ │ │ svclt 0x0000e8bc │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, lsl #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addeq ip, r0, r4, ror #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r5, ip, asr fp │ │ │ │ - rsbseq r3, r5, r0, lsl ip │ │ │ │ + rsbseq r3, r5, r0, ror #22 │ │ │ │ + rsbseq r3, r5, r4, lsl ip │ │ │ │ addeq ip, r0, r8, lsr #15 │ │ │ │ - @ instruction: 0x00753b9c │ │ │ │ - rsbseq r3, r5, lr, asr #18 │ │ │ │ - rsbseq r3, r5, r2, lsl #20 │ │ │ │ - rsbseq r3, r5, lr, lsl r9 │ │ │ │ - ldrsbteq r3, [r5], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r3, r5, r2, lsl #18 │ │ │ │ - ldrhteq r3, [r5], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r3, r5, r4, ror #17 │ │ │ │ - @ instruction: 0x00753996 │ │ │ │ + rsbseq r3, r5, r0, lsr #23 │ │ │ │ + rsbseq r3, r5, r2, asr r9 │ │ │ │ + rsbseq r3, r5, r6, lsl #20 │ │ │ │ + rsbseq r3, r5, r2, lsr #18 │ │ │ │ + ldrsbteq r3, [r5], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r3, r5, r6, lsl #18 │ │ │ │ + ldrhteq r3, [r5], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r3, r5, r8, ror #17 │ │ │ │ + @ instruction: 0x0075399a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fed23f98 │ │ │ │ ldrmi fp, [sp], -fp, lsl #1 │ │ │ │ ldrbtmi r4, [sl], #-2993 @ 0xfffff44f │ │ │ │ @@ -131014,32 +131014,32 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7854478 │ │ │ │ @ instruction: 0xf04ffa9f │ │ │ │ @ instruction: 0xe74e33ff │ │ │ │ svc 0x0028f77e │ │ │ │ @ instruction: 0x0080c4b2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x00753898 │ │ │ │ + @ instruction: 0x0075389c │ │ │ │ addeq ip, r0, r2, asr r3 │ │ │ │ - rsbseq r3, r5, r0, asr #13 │ │ │ │ - rsbseq r3, r5, r4, ror r7 │ │ │ │ - @ instruction: 0x0075369c │ │ │ │ - rsbseq r3, r5, r8, lsl r9 │ │ │ │ - rsbseq r3, r5, r4, ror r6 │ │ │ │ - rsbseq r3, r5, r8, lsr #14 │ │ │ │ - rsbseq r3, r5, r6, asr r6 │ │ │ │ - rsbseq r3, r5, sl, lsl #14 │ │ │ │ - rsbseq r3, r5, r0, lsr r6 │ │ │ │ - rsbseq r3, r5, r4, ror #13 │ │ │ │ - ldrshteq r3, [r5], #-92 @ 0xffffffa4 │ │ │ │ - ldrhteq r3, [r5], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r3, r5, r6, asr #11 │ │ │ │ - rsbseq r3, r5, sl, ror r6 │ │ │ │ - rsbseq r3, r5, sl, lsr #11 │ │ │ │ - rsbseq r3, r5, ip, asr r6 │ │ │ │ + rsbseq r3, r5, r4, asr #13 │ │ │ │ + rsbseq r3, r5, r8, ror r7 │ │ │ │ + rsbseq r3, r5, r0, lsr #13 │ │ │ │ + rsbseq r3, r5, ip, lsl r9 │ │ │ │ + rsbseq r3, r5, r8, ror r6 │ │ │ │ + rsbseq r3, r5, ip, lsr #14 │ │ │ │ + rsbseq r3, r5, sl, asr r6 │ │ │ │ + rsbseq r3, r5, lr, lsl #14 │ │ │ │ + rsbseq r3, r5, r4, lsr r6 │ │ │ │ + rsbseq r3, r5, r8, ror #13 │ │ │ │ + rsbseq r3, r5, r0, lsl #12 │ │ │ │ + ldrhteq r3, [r5], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r3, r5, sl, asr #11 │ │ │ │ + rsbseq r3, r5, lr, ror r6 │ │ │ │ + rsbseq r3, r5, lr, lsr #11 │ │ │ │ + rsbseq r3, r5, r0, ror #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe6d0bb0 │ │ │ │ bmi fee642c8 │ │ │ │ blmi fee642f0 │ │ │ │ @ instruction: 0xf2ad447a │ │ │ │ @@ -131222,36 +131222,36 @@ │ │ │ │ ldmdami fp, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7854478 │ │ │ │ @ instruction: 0xe7e0f8fd │ │ │ │ stc 7, cr15, [r8, #504] @ 0x1f8 │ │ │ │ addeq ip, r0, r8, lsl #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x0075349e │ │ │ │ - rsbseq r3, r5, r2, asr r5 │ │ │ │ + rsbseq r3, r5, r2, lsr #9 │ │ │ │ + rsbseq r3, r5, r6, asr r5 │ │ │ │ addeq ip, r0, ip, ror #1 │ │ │ │ - rsbseq r3, r5, r4, ror #8 │ │ │ │ - rsbseq r3, r5, r8, lsl r5 │ │ │ │ - rsbseq pc, r4, r8, asr lr @ │ │ │ │ - @ instruction: 0x00753394 │ │ │ │ - rsbseq r3, r5, r8, asr #8 │ │ │ │ - rsbseq r3, r5, sl, ror r3 │ │ │ │ - rsbseq r3, r5, lr, lsr #8 │ │ │ │ - rsbseq r3, r5, r0, ror #6 │ │ │ │ - rsbseq r3, r5, r4, lsl r4 │ │ │ │ - rsbseq r3, r5, r0, lsr #6 │ │ │ │ - ldrsbteq r3, [r5], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r3, r5, r0, ror #5 │ │ │ │ - @ instruction: 0x00753394 │ │ │ │ - rsbseq r3, r5, r2, lsr #5 │ │ │ │ - rsbseq r3, r5, r4, lsl #11 │ │ │ │ - rsbseq r3, r5, r0, lsl #5 │ │ │ │ - rsbseq r3, r5, r4, lsr r3 │ │ │ │ - rsbseq r3, r5, r6, ror #4 │ │ │ │ - rsbseq r3, r5, r0, lsl r5 │ │ │ │ + rsbseq r3, r5, r8, ror #8 │ │ │ │ + rsbseq r3, r5, ip, lsl r5 │ │ │ │ + rsbseq pc, r4, ip, asr lr @ │ │ │ │ + @ instruction: 0x00753398 │ │ │ │ + rsbseq r3, r5, ip, asr #8 │ │ │ │ + rsbseq r3, r5, lr, ror r3 │ │ │ │ + rsbseq r3, r5, r2, lsr r4 │ │ │ │ + rsbseq r3, r5, r4, ror #6 │ │ │ │ + rsbseq r3, r5, r8, lsl r4 │ │ │ │ + rsbseq r3, r5, r4, lsr #6 │ │ │ │ + ldrsbteq r3, [r5], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r3, r5, r4, ror #5 │ │ │ │ + @ instruction: 0x00753398 │ │ │ │ + rsbseq r3, r5, r6, lsr #5 │ │ │ │ + rsbseq r3, r5, r8, lsl #11 │ │ │ │ + rsbseq r3, r5, r4, lsl #5 │ │ │ │ + rsbseq r3, r5, r8, lsr r3 │ │ │ │ + rsbseq r3, r5, sl, ror #4 │ │ │ │ + rsbseq r3, r5, r4, lsl r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi ff4a4430 │ │ │ │ blmi ff4a444c │ │ │ │ addlt r4, ip, sl, ror r4 │ │ │ │ @@ -131458,31 +131458,31 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff28f784 │ │ │ │ @ instruction: 0xf77ee6a6 │ │ │ │ svclt 0x0000ebb4 │ │ │ │ ... │ │ │ │ addeq fp, r0, r8, lsr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r5, sl, ror #2 │ │ │ │ - rsbseq r3, r5, lr, lsl r2 │ │ │ │ + rsbseq r3, r5, lr, ror #2 │ │ │ │ + rsbseq r3, r5, r2, lsr #4 │ │ │ │ @ instruction: 0x0080bdb8 │ │ │ │ - rsbseq r3, r5, r4, lsr r1 │ │ │ │ - rsbseq r3, r5, r8, ror #3 │ │ │ │ - rsbseq r3, r5, r8, ror r0 │ │ │ │ - rsbseq r3, r5, ip, lsr #2 │ │ │ │ - rsbseq r3, r5, r6, asr #1 │ │ │ │ - rsbseq r2, r5, r4, ror #31 │ │ │ │ - rsbseq r3, r5, r2, lsr #1 │ │ │ │ - rsbseq r2, r5, lr, ror pc │ │ │ │ - rsbseq r3, r5, r2, lsr r0 │ │ │ │ - rsbseq r2, r5, r8, lsl pc │ │ │ │ - rsbseq r2, r5, ip, asr #31 │ │ │ │ + rsbseq r3, r5, r8, lsr r1 │ │ │ │ + rsbseq r3, r5, ip, ror #3 │ │ │ │ + rsbseq r3, r5, ip, ror r0 │ │ │ │ + rsbseq r3, r5, r0, lsr r1 │ │ │ │ + rsbseq r3, r5, sl, asr #1 │ │ │ │ + rsbseq r2, r5, r8, ror #31 │ │ │ │ + rsbseq r3, r5, r6, lsr #1 │ │ │ │ rsbseq r2, r5, r2, lsl #31 │ │ │ │ - ldrhteq r2, [r5], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r2, r5, lr, ror #30 │ │ │ │ + rsbseq r3, r5, r6, lsr r0 │ │ │ │ + rsbseq r2, r5, ip, lsl pc │ │ │ │ + ldrsbteq r2, [r5], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r2, r5, r6, lsl #31 │ │ │ │ + ldrhteq r2, [r5], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r2, r5, r2, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febea168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ strmi fp, [r8], -r2, lsl #1 │ │ │ │ @ instruction: 0xff10f360 │ │ │ │ stmdavs r0!, {r0, r1, r9, sl, lr}^ │ │ │ │ @@ -131524,15 +131524,15 @@ │ │ │ │ pli [ip, lr, lsl #1] │ │ │ │ @ instruction: 0xf8c39b01 │ │ │ │ @ instruction: 0xe7f20118 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00e33333 │ │ │ │ - rsbseq pc, r4, sl, ror r0 @ │ │ │ │ + rsbseq pc, r4, lr, ror r0 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ce4e8 >::_M_default_append(unsigned int)@@Base+0x4b954> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addlt r4, fp, pc, ror ip │ │ │ │ ldmdbmi pc!, {r1, r2, r3, r9, sl, lr}^ @ │ │ │ │ @@ -131660,20 +131660,20 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ addeq fp, r0, ip, asr #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r0, lr, asr #17 │ │ │ │ - ldrsbteq r2, [r5], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r2, r5, lr, lsl #25 │ │ │ │ - ldrhteq r2, [r5], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r2, r5, r0, ror ip │ │ │ │ - @ instruction: 0x00752b9e │ │ │ │ - rsbseq r2, r5, r2, asr ip │ │ │ │ + ldrsbteq r2, [r5], #-190 @ 0xffffff42 │ │ │ │ + @ instruction: 0x00752c92 │ │ │ │ + rsbseq r2, r5, r0, asr #23 │ │ │ │ + rsbseq r2, r5, r4, ror ip │ │ │ │ + rsbseq r2, r5, r2, lsr #23 │ │ │ │ + rsbseq r2, r5, r6, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febea468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, asr #31 │ │ │ │ blmi ae5b14 │ │ │ │ ldrbtmi fp, [sl], #-140 @ 0xffffff74 │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -131713,16 +131713,16 @@ │ │ │ │ blls 1527a8 │ │ │ │ @ instruction: 0xf77ee7c7 │ │ │ │ svclt 0x0000e9b4 │ │ │ │ ... │ │ │ │ umulleq fp, r0, sl, r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r0, r6, ror r7 │ │ │ │ - ldrsbteq r2, [r5], #-164 @ 0xffffff5c │ │ │ │ - rsbseq r2, r5, r4, lsl #23 │ │ │ │ + ldrsbteq r2, [r5], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r2, r5, r8, lsl #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febea530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r0, ror #31 │ │ │ │ addlt r4, r3, r6, asr #18 │ │ │ │ ldrbtmi r4, [r9], #-1543 @ 0xfffff9f9 │ │ │ │ @ instruction: 0xf156f07e │ │ │ │ @@ -131790,28 +131790,28 @@ │ │ │ │ cmppmi fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ blx ff351252 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ stc2 7, cr15, [r6], {132} @ 0x84 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ bmi 442c10 │ │ │ │ @ instruction: 0xe796447a │ │ │ │ - @ instruction: 0x00752d9a │ │ │ │ - rsbseq r2, r5, lr, ror sp │ │ │ │ - rsbseq r2, r5, r4, ror #20 │ │ │ │ - rsbseq r2, r5, sl, asr sp │ │ │ │ + @ instruction: 0x00752d9e │ │ │ │ + rsbseq r2, r5, r2, lsl #27 │ │ │ │ rsbseq r2, r5, r8, ror #20 │ │ │ │ - rsbseq r2, r5, r8, asr sp │ │ │ │ - rsbseq r2, r5, r6, ror #19 │ │ │ │ - @ instruction: 0x00752a9a │ │ │ │ - rsbseq r2, r5, r6, asr #26 │ │ │ │ - rsbseq r2, r5, lr, lsr #19 │ │ │ │ - rsbseq r2, r5, r2, ror #20 │ │ │ │ - rsbseq r2, r5, ip, lsl #19 │ │ │ │ - rsbseq r2, r5, r6, asr #20 │ │ │ │ - @ instruction: 0x0075299c │ │ │ │ + rsbseq r2, r5, lr, asr sp │ │ │ │ + rsbseq r2, r5, ip, ror #20 │ │ │ │ + rsbseq r2, r5, ip, asr sp │ │ │ │ + rsbseq r2, r5, sl, ror #19 │ │ │ │ + @ instruction: 0x00752a9e │ │ │ │ + rsbseq r2, r5, sl, asr #26 │ │ │ │ + ldrhteq r2, [r5], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r2, r5, r6, ror #20 │ │ │ │ + @ instruction: 0x00752990 │ │ │ │ + rsbseq r2, r5, sl, asr #20 │ │ │ │ + rsbseq r2, r5, r0, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stclmi 6, cr4, [sp, #16] │ │ │ │ ldrmi r4, [r9], sp, asr #17 │ │ │ │ addslt r4, r3, sp, ror r4 │ │ │ │ @@ -132016,25 +132016,25 @@ │ │ │ │ blls 1d22e8 │ │ │ │ svclt 0x0000e67e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq fp, r0, ip, ror #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r0, r8, asr #10 │ │ │ │ - rsbseq r2, r5, r0, ror #24 │ │ │ │ - rsbseq r2, r5, sl, asr #15 │ │ │ │ - rsbseq r2, r5, lr, ror r8 │ │ │ │ - rsbseq r2, r5, r8, asr #13 │ │ │ │ - rsbseq r2, r5, ip, ror r7 │ │ │ │ - rsbseq r2, r5, lr, lsl #13 │ │ │ │ - rsbseq r2, r5, r2, asr #14 │ │ │ │ - rsbseq r2, r5, r0, ror r6 │ │ │ │ - rsbseq r2, r5, r4, lsr #14 │ │ │ │ - ldrshteq r2, [r5], #-92 @ 0xffffffa4 │ │ │ │ - ldrhteq r2, [r5], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r2, r5, r4, ror #24 │ │ │ │ + rsbseq r2, r5, lr, asr #15 │ │ │ │ + rsbseq r2, r5, r2, lsl #17 │ │ │ │ + rsbseq r2, r5, ip, asr #13 │ │ │ │ + rsbseq r2, r5, r0, lsl #15 │ │ │ │ + @ instruction: 0x00752692 │ │ │ │ + rsbseq r2, r5, r6, asr #14 │ │ │ │ + rsbseq r2, r5, r4, ror r6 │ │ │ │ + rsbseq r2, r5, r8, lsr #14 │ │ │ │ + rsbseq r2, r5, r0, lsl #12 │ │ │ │ + ldrhteq r2, [r5], #-100 @ 0xffffff9c │ │ │ │ @ instruction: 0x209cf8d6 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ rsbsvs r8, r0, #248, 2 @ 0x3e │ │ │ │ ldrdcc pc, [r4, #-134] @ 0xffffff7a │ │ │ │ @ instruction: 0xf8d6b35b │ │ │ │ blcs 9fcb4 │ │ │ │ rscshi pc, r7, r0, asr #6 │ │ │ │ @@ -132240,32 +132240,32 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf904f784 │ │ │ │ ldrt r9, [r9], #2820 @ 0xb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbseq r2, r5, lr, ror #10 │ │ │ │ - rsbseq r2, r5, r2, asr r4 │ │ │ │ - ldrhteq r2, [r5], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r2, r5, lr, ror #8 │ │ │ │ - rsbseq r3, r5, r8, asr r0 │ │ │ │ - rsbseq r2, r5, r8, ror #15 │ │ │ │ - rsbseq r2, r5, r8, lsl #6 │ │ │ │ - ldrhteq r2, [r5], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r2, r5, sl, ror #5 │ │ │ │ - @ instruction: 0x0075239e │ │ │ │ - rsbseq r2, r5, ip, asr #5 │ │ │ │ - rsbseq r2, r5, r0, lsl #7 │ │ │ │ - rsbseq r2, r5, lr, lsr #5 │ │ │ │ - rsbseq r2, r5, r2, ror #6 │ │ │ │ - @ instruction: 0x00752290 │ │ │ │ - rsbseq r2, r5, r4, asr #6 │ │ │ │ - rsbseq r2, r5, r2, ror r2 │ │ │ │ - rsbseq r2, r5, r6, lsr #6 │ │ │ │ + rsbseq r2, r5, r2, ror r5 │ │ │ │ + rsbseq r2, r5, r6, asr r4 │ │ │ │ + ldrhteq r2, [r5], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r2, r5, r2, ror r4 │ │ │ │ + rsbseq r3, r5, ip, asr r0 │ │ │ │ + rsbseq r2, r5, ip, ror #15 │ │ │ │ + rsbseq r2, r5, ip, lsl #6 │ │ │ │ + rsbseq r2, r5, r0, asr #7 │ │ │ │ + rsbseq r2, r5, lr, ror #5 │ │ │ │ + rsbseq r2, r5, r2, lsr #7 │ │ │ │ + ldrsbteq r2, [r5], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r2, r5, r4, lsl #7 │ │ │ │ + ldrhteq r2, [r5], #-34 @ 0xffffffde │ │ │ │ + rsbseq r2, r5, r6, ror #6 │ │ │ │ + @ instruction: 0x00752294 │ │ │ │ + rsbseq r2, r5, r8, asr #6 │ │ │ │ + rsbseq r2, r5, r6, ror r2 │ │ │ │ + rsbseq r2, r5, sl, lsr #6 │ │ │ │ vhadd.s8 d25, d1, d4 │ │ │ │ ldmdami r9, {r1, r2, r3, r8, sp, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf80cf784 │ │ │ │ stmdbls r4, {r0, r1, r2, r4, r6, fp, lr} │ │ │ │ @ instruction: 0xf7844478 │ │ │ │ blls 1d1ee4 │ │ │ │ @@ -132349,32 +132349,32 @@ │ │ │ │ ldmdami r7, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7844478 │ │ │ │ @ instruction: 0xf04ff825 │ │ │ │ @ instruction: 0xf7ff33ff │ │ │ │ @ instruction: 0xf77dbbd9 │ │ │ │ svclt 0x0000ecae │ │ │ │ - ldrshteq r2, [r5], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r2, r5, ip, lsr #5 │ │ │ │ - ldrsbteq r2, [r5], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r2, r5, lr, lsl #5 │ │ │ │ - ldrhteq r2, [r5], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r2, r5, r0, ror r2 │ │ │ │ - rsbseq pc, r4, sl, lsl #28 │ │ │ │ - rsbseq r2, r5, r4, lsl #11 │ │ │ │ - rsbseq r2, r5, r4, ror #2 │ │ │ │ - rsbseq r2, r5, r8, lsl r2 │ │ │ │ - rsbseq r2, r5, r6, asr #2 │ │ │ │ - ldrshteq r2, [r5], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r2, r5, r2, lsl #2 │ │ │ │ - ldrhteq r2, [r5], #-22 @ 0xffffffea │ │ │ │ - ldrsbteq r2, [r5], #-10 │ │ │ │ - @ instruction: 0x00752490 │ │ │ │ - ldrhteq r2, [r5], #-6 │ │ │ │ + ldrshteq r2, [r5], #-28 @ 0xffffffe4 │ │ │ │ + ldrhteq r2, [r5], #-32 @ 0xffffffe0 │ │ │ │ + ldrsbteq r2, [r5], #-30 @ 0xffffffe2 │ │ │ │ + @ instruction: 0x00752292 │ │ │ │ + rsbseq r2, r5, r0, asr #3 │ │ │ │ + rsbseq r2, r5, r4, ror r2 │ │ │ │ + rsbseq pc, r4, lr, lsl #28 │ │ │ │ + rsbseq r2, r5, r8, lsl #11 │ │ │ │ rsbseq r2, r5, r8, ror #2 │ │ │ │ + rsbseq r2, r5, ip, lsl r2 │ │ │ │ + rsbseq r2, r5, sl, asr #2 │ │ │ │ + ldrshteq r2, [r5], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r2, r5, r6, lsl #2 │ │ │ │ + ldrhteq r2, [r5], #-26 @ 0xffffffe6 │ │ │ │ + ldrsbteq r2, [r5], #-14 │ │ │ │ + @ instruction: 0x00752494 │ │ │ │ + ldrhteq r2, [r5], #-10 │ │ │ │ + rsbseq r2, r5, ip, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2cf220 >::_M_default_append(unsigned int)@@Base+0x4c68c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ ldclmi 0, cr11, [r3], {173} @ 0xad │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @@ -132585,21 +132585,21 @@ │ │ │ │ @ instruction: 0xf8dd0900 │ │ │ │ strbmi fp, [sp], -ip, asr #32 │ │ │ │ svclt 0x0000e01b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ umulleq sl, r0, r4, ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r1, [r5], #-254 @ 0xffffff02 │ │ │ │ - @ instruction: 0x00752092 │ │ │ │ + rsbseq r1, r5, r2, ror #31 │ │ │ │ + @ instruction: 0x00752096 │ │ │ │ addeq sl, r0, ip, lsr #24 │ │ │ │ - rsbseq r2, r5, r6, lsr #32 │ │ │ │ - ldrhteq r1, [r5], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r2, r5, sl, asr r2 │ │ │ │ - @ instruction: 0x00751d9a │ │ │ │ + rsbseq r2, r5, sl, lsr #32 │ │ │ │ + ldrhteq r1, [r5], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r2, r5, lr, asr r2 │ │ │ │ + @ instruction: 0x00751d9e │ │ │ │ eorle r4, r8, ip, lsr #5 │ │ │ │ @ instruction: 0xf8563501 │ │ │ │ ldmdbvs r9, {r2, r8, r9, sl, fp, ip, sp} │ │ │ │ blcs aea24 │ │ │ │ bls 94b0d4 │ │ │ │ sbceq lr, r3, #2048 @ 0x800 │ │ │ │ ldrdcc pc, [r4], -r8 │ │ │ │ @@ -133071,72 +133071,72 @@ │ │ │ │ vst2.8 {d20-d21}, [pc :256], lr │ │ │ │ ldrbtmi r6, [r8], #-330 @ 0xfffffeb6 │ │ │ │ @ instruction: 0xf783300c │ │ │ │ ldmdami ip!, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ blx 1f5266c │ │ │ │ blt ff052860 │ │ │ │ - rsbseq r7, r7, r4, lsr #29 │ │ │ │ - rsbseq r1, r5, r0, lsr #23 │ │ │ │ - rsbseq r1, r5, r2, asr ip │ │ │ │ - rsbseq r1, r5, ip, ror fp │ │ │ │ - rsbseq r1, r5, r6, lsr ip │ │ │ │ - rsbseq r7, r7, r6, lsl #27 │ │ │ │ - ldrhteq r1, [r5], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r1, r5, ip, ror #22 │ │ │ │ - rsbseq r1, r5, lr, lsl #18 │ │ │ │ - rsbseq r1, r5, r2, asr #19 │ │ │ │ - rsbseq r1, r5, r8, asr #18 │ │ │ │ - @ instruction: 0x0075189c │ │ │ │ - rsbseq r1, r5, r0, asr r9 │ │ │ │ - rsbseq r1, r5, lr, ror #16 │ │ │ │ - rsbseq r1, r5, r2, lsr #18 │ │ │ │ - rsbseq r1, r5, r0, asr #16 │ │ │ │ - ldrshteq r1, [r5], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r1, r5, r2, lsr #17 │ │ │ │ - rsbseq r1, r5, sl, lsl #16 │ │ │ │ - ldrhteq r1, [r5], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r1, r5, lr, ror #15 │ │ │ │ + rsbseq r7, r7, r8, lsr #29 │ │ │ │ + rsbseq r1, r5, r4, lsr #23 │ │ │ │ + rsbseq r1, r5, r6, asr ip │ │ │ │ + rsbseq r1, r5, r0, lsl #23 │ │ │ │ + rsbseq r1, r5, sl, lsr ip │ │ │ │ + rsbseq r7, r7, sl, lsl #27 │ │ │ │ + ldrhteq r1, [r5], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r1, r5, r0, ror fp │ │ │ │ + rsbseq r1, r5, r2, lsl r9 │ │ │ │ + rsbseq r1, r5, r6, asr #19 │ │ │ │ + rsbseq r1, r5, ip, asr #18 │ │ │ │ rsbseq r1, r5, r0, lsr #17 │ │ │ │ - rsbseq r1, r5, r2, ror #21 │ │ │ │ - rsbseq r1, r5, r4, lsl #15 │ │ │ │ - rsbseq r1, r5, r8, lsr r8 │ │ │ │ - rsbseq r1, r5, r6, ror #14 │ │ │ │ - rsbseq r1, r5, sl, lsl r8 │ │ │ │ - rsbseq r1, r5, sl, asr #14 │ │ │ │ - ldrshteq r1, [r5], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r1, r5, lr, lsr #14 │ │ │ │ - ldrsbteq r1, [r5], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r1, r5, ip, lsl #14 │ │ │ │ - ldrhteq r1, [r5], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r1, r5, r8, ror #13 │ │ │ │ - @ instruction: 0x0075179c │ │ │ │ - rsbseq r1, r5, sl, asr #13 │ │ │ │ - rsbseq r1, r5, ip, ror r7 │ │ │ │ - rsbseq r1, r5, sl, lsr #13 │ │ │ │ - rsbseq r1, r5, lr, asr r7 │ │ │ │ - rsbseq r1, r5, ip, lsl #13 │ │ │ │ - rsbseq r1, r5, r0, asr #14 │ │ │ │ - rsbseq r1, r5, lr, ror #12 │ │ │ │ - rsbseq r1, r5, r2, lsr #14 │ │ │ │ - rsbseq r1, r5, r0, asr r6 │ │ │ │ - rsbseq r1, r5, r4, lsl #14 │ │ │ │ - rsbseq r1, r5, r2, lsr r6 │ │ │ │ - rsbseq r1, r5, r6, ror #13 │ │ │ │ - rsbseq r1, r5, r4, lsl r6 │ │ │ │ - rsbseq r1, r5, r8, asr #13 │ │ │ │ - rsbseq r1, r5, r6, ror r6 │ │ │ │ - ldrsbteq r1, [r5], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r1, r5, r4, asr r9 │ │ │ │ + rsbseq r1, r5, r2, ror r8 │ │ │ │ + rsbseq r1, r5, r6, lsr #18 │ │ │ │ + rsbseq r1, r5, r4, asr #16 │ │ │ │ + ldrshteq r1, [r5], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r1, r5, r6, lsr #17 │ │ │ │ + rsbseq r1, r5, lr, lsl #16 │ │ │ │ + rsbseq r1, r5, r2, asr #17 │ │ │ │ + ldrshteq r1, [r5], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r1, r5, r4, lsr #17 │ │ │ │ + rsbseq r1, r5, r6, ror #21 │ │ │ │ + rsbseq r1, r5, r8, lsl #15 │ │ │ │ + rsbseq r1, r5, ip, lsr r8 │ │ │ │ + rsbseq r1, r5, sl, ror #14 │ │ │ │ + rsbseq r1, r5, lr, lsl r8 │ │ │ │ + rsbseq r1, r5, lr, asr #14 │ │ │ │ + rsbseq r1, r5, r2, lsl #16 │ │ │ │ + rsbseq r1, r5, r2, lsr r7 │ │ │ │ + ldrsbteq r1, [r5], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r1, r5, r0, lsl r7 │ │ │ │ + ldrhteq r1, [r5], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r1, r5, ip, ror #13 │ │ │ │ + rsbseq r1, r5, r0, lsr #15 │ │ │ │ + rsbseq r1, r5, lr, asr #13 │ │ │ │ + rsbseq r1, r5, r0, lsl #15 │ │ │ │ + rsbseq r1, r5, lr, lsr #13 │ │ │ │ + rsbseq r1, r5, r2, ror #14 │ │ │ │ @ instruction: 0x00751690 │ │ │ │ - ldrhteq r1, [r5], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r1, r5, r4, asr #14 │ │ │ │ rsbseq r1, r5, r2, ror r6 │ │ │ │ - rsbseq r1, r5, lr, lsl #11 │ │ │ │ - rsbseq r1, r5, ip, lsl #20 │ │ │ │ - rsbseq r1, r5, lr, asr r5 │ │ │ │ - rsbseq r1, r5, r2, lsl r6 │ │ │ │ + rsbseq r1, r5, r6, lsr #14 │ │ │ │ + rsbseq r1, r5, r4, asr r6 │ │ │ │ + rsbseq r1, r5, r8, lsl #14 │ │ │ │ + rsbseq r1, r5, r6, lsr r6 │ │ │ │ + rsbseq r1, r5, sl, ror #13 │ │ │ │ + rsbseq r1, r5, r8, lsl r6 │ │ │ │ + rsbseq r1, r5, ip, asr #13 │ │ │ │ + rsbseq r1, r5, sl, ror r6 │ │ │ │ + rsbseq r1, r5, r0, ror #11 │ │ │ │ + @ instruction: 0x00751694 │ │ │ │ + rsbseq r1, r5, r2, asr #11 │ │ │ │ + rsbseq r1, r5, r6, ror r6 │ │ │ │ + @ instruction: 0x00751592 │ │ │ │ + rsbseq r1, r5, r0, lsl sl │ │ │ │ + rsbseq r1, r5, r2, ror #10 │ │ │ │ + rsbseq r1, r5, r6, lsl r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4cfe0c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ ldrsbtlt r4, [r5], r6 │ │ │ │ @ instruction: 0x469b4cd6 │ │ │ │ @@ -133351,16 +133351,16 @@ │ │ │ │ beq 1d1338 │ │ │ │ movwls sl, #60195 @ 0xeb23 │ │ │ │ svclt 0x0000e014 │ │ │ │ ... │ │ │ │ addeq sl, r0, r8, lsr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sl, r0, r0, lsl #1 │ │ │ │ - ldrshteq r1, [r5], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r7, r7, r8, ror #6 │ │ │ │ + ldrshteq r1, [r5], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r7, r7, ip, ror #6 │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ strmi fp, [r9, #4040]! @ 0xfc8 │ │ │ │ addhi pc, lr, r0, asr #6 │ │ │ │ svccc 0x0004f85a │ │ │ │ @ instruction: 0xf8d6691c │ │ │ │ stmdavs r2!, {r2, r3, r5, r7, ip, sp}^ │ │ │ │ blhi 950334 │ │ │ │ @@ -133875,40 +133875,40 @@ │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ strle pc, [fp], #2576 @ 0xa10 │ │ │ │ @ instruction: 0xf8432200 │ │ │ │ ldr r2, [r5, r9]! │ │ │ │ ... │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbseq r1, r5, sl, lsl r3 │ │ │ │ - rsbseq r0, r5, r8, lsr #26 │ │ │ │ - ldrsbteq r0, [r5], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r0, r5, r8, lsl #26 │ │ │ │ - ldrhteq r0, [r5], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r0, r5, lr, ror #26 │ │ │ │ - @ instruction: 0x00750c94 │ │ │ │ - rsbseq r0, r5, r8, asr #26 │ │ │ │ - rsbseq r0, r5, r6, ror ip │ │ │ │ - rsbseq r0, r5, sl, lsr #26 │ │ │ │ - rsbseq r0, r5, r8, asr ip │ │ │ │ + rsbseq r1, r5, lr, lsl r3 │ │ │ │ + rsbseq r0, r5, ip, lsr #26 │ │ │ │ + ldrsbteq r0, [r5], #-222 @ 0xffffff22 │ │ │ │ rsbseq r0, r5, ip, lsl #26 │ │ │ │ - rsbseq r0, r5, sl, lsr ip │ │ │ │ - rsbseq r0, r5, lr, ror #25 │ │ │ │ - rsbseq r0, r5, ip, lsl ip │ │ │ │ - ldrsbteq r0, [r5], #-192 @ 0xffffff40 │ │ │ │ - ldrshteq r0, [r5], #-188 @ 0xffffff44 │ │ │ │ - ldrhteq r0, [r5], #-192 @ 0xffffff40 │ │ │ │ - ldrsbteq r0, [r5], #-188 @ 0xffffff44 │ │ │ │ - @ instruction: 0x00750c90 │ │ │ │ - ldrhteq r0, [r5], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r0, r5, r6, ror #24 │ │ │ │ - @ instruction: 0x00750b92 │ │ │ │ - rsbseq r0, r5, r6, asr #24 │ │ │ │ - ldrshteq r0, [r5], #-182 @ 0xffffff4a │ │ │ │ - ldrshteq r0, [r5], #-164 @ 0xffffff5c │ │ │ │ + ldrhteq r0, [r5], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r0, r5, r2, ror sp │ │ │ │ + @ instruction: 0x00750c98 │ │ │ │ + rsbseq r0, r5, ip, asr #26 │ │ │ │ + rsbseq r0, r5, sl, ror ip │ │ │ │ + rsbseq r0, r5, lr, lsr #26 │ │ │ │ + rsbseq r0, r5, ip, asr ip │ │ │ │ + rsbseq r0, r5, r0, lsl sp │ │ │ │ + rsbseq r0, r5, lr, lsr ip │ │ │ │ + ldrshteq r0, [r5], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r0, r5, r0, lsr #24 │ │ │ │ + ldrsbteq r0, [r5], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r0, r5, r0, lsl #24 │ │ │ │ + ldrhteq r0, [r5], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r0, r5, r0, ror #23 │ │ │ │ + @ instruction: 0x00750c94 │ │ │ │ + ldrhteq r0, [r5], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r0, r5, sl, ror #24 │ │ │ │ + @ instruction: 0x00750b96 │ │ │ │ + rsbseq r0, r5, sl, asr #24 │ │ │ │ + ldrshteq r0, [r5], #-186 @ 0xffffff46 │ │ │ │ + ldrshteq r0, [r5], #-168 @ 0xffffff58 │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ @ instruction: 0xf662f0bf │ │ │ │ bleq ff0d1030 │ │ │ │ bleq ff2d1044 │ │ │ │ blx 4d113c │ │ │ │ stmdavs r9!, {r0, r2, r5, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0bf4620 │ │ │ │ @@ -134160,55 +134160,55 @@ │ │ │ │ stmdami sp!, {r1, r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf782300c │ │ │ │ stmdami fp!, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7824478 │ │ │ │ @ instruction: 0xe7eff9f3 │ │ │ │ - rsbseq r0, r5, r2, asr #15 │ │ │ │ - rsbseq r0, r5, r0, ror #13 │ │ │ │ - @ instruction: 0x00750794 │ │ │ │ - ldrhteq r0, [r5], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r0, r5, sl, ror #14 │ │ │ │ - @ instruction: 0x0075069a │ │ │ │ - rsbseq r0, r5, lr, asr #14 │ │ │ │ - rsbseq r0, r5, ip, ror r6 │ │ │ │ - rsbseq r0, r5, r0, lsr r7 │ │ │ │ - rsbseq r0, r5, r0, asr r6 │ │ │ │ - rsbseq r0, r5, r4, lsl #14 │ │ │ │ - rsbseq r0, r5, r4, lsr r6 │ │ │ │ - rsbseq r0, r5, r8, ror #13 │ │ │ │ - rsbseq r0, r5, r4, lsl r6 │ │ │ │ - rsbseq r0, r5, r8, asr #13 │ │ │ │ - ldrshteq r0, [r5], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r0, r5, sl, lsr #13 │ │ │ │ - ldrsbteq r0, [r5], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r0, r5, ip, lsl #13 │ │ │ │ - ldrhteq r0, [r5], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r0, r5, lr, ror #12 │ │ │ │ - @ instruction: 0x0075059c │ │ │ │ - rsbseq r0, r5, r0, asr r6 │ │ │ │ - rsbseq r0, r5, r0, lsl #11 │ │ │ │ - rsbseq r0, r5, r4, lsr r6 │ │ │ │ - rsbseq r0, r5, r2, ror #10 │ │ │ │ - rsbseq r0, r5, r6, lsl r6 │ │ │ │ - rsbseq r0, r5, r4, asr #10 │ │ │ │ - ldrshteq r0, [r5], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r0, r5, r6, asr #15 │ │ │ │ + rsbseq r0, r5, r4, ror #13 │ │ │ │ + @ instruction: 0x00750798 │ │ │ │ + ldrhteq r0, [r5], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r0, r5, lr, ror #14 │ │ │ │ + @ instruction: 0x0075069e │ │ │ │ + rsbseq r0, r5, r2, asr r7 │ │ │ │ + rsbseq r0, r5, r0, lsl #13 │ │ │ │ + rsbseq r0, r5, r4, lsr r7 │ │ │ │ + rsbseq r0, r5, r4, asr r6 │ │ │ │ + rsbseq r0, r5, r8, lsl #14 │ │ │ │ + rsbseq r0, r5, r8, lsr r6 │ │ │ │ + rsbseq r0, r5, ip, ror #13 │ │ │ │ + rsbseq r0, r5, r8, lsl r6 │ │ │ │ + rsbseq r0, r5, ip, asr #13 │ │ │ │ + ldrshteq r0, [r5], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r0, r5, lr, lsr #13 │ │ │ │ + ldrsbteq r0, [r5], #-92 @ 0xffffffa4 │ │ │ │ + @ instruction: 0x00750690 │ │ │ │ + ldrhteq r0, [r5], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r0, r5, r2, ror r6 │ │ │ │ + rsbseq r0, r5, r0, lsr #11 │ │ │ │ + rsbseq r0, r5, r4, asr r6 │ │ │ │ + rsbseq r0, r5, r4, lsl #11 │ │ │ │ + rsbseq r0, r5, r8, lsr r6 │ │ │ │ + rsbseq r0, r5, r6, ror #10 │ │ │ │ + rsbseq r0, r5, sl, lsl r6 │ │ │ │ + rsbseq r0, r5, r8, asr #10 │ │ │ │ + ldrshteq r0, [r5], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r0, r5, sl, lsr #10 │ │ │ │ + ldrsbteq r0, [r5], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r0, r5, r2, ror #9 │ │ │ │ + @ instruction: 0x00750594 │ │ │ │ + rsbseq r0, r5, lr, lsr #9 │ │ │ │ + rsbseq r0, r5, r0, ror #10 │ │ │ │ + rsbseq r0, r5, lr, lsl #9 │ │ │ │ + rsbseq r0, r5, r0, asr #10 │ │ │ │ + rsbseq r0, r5, r4, ror r4 │ │ │ │ rsbseq r0, r5, r6, lsr #10 │ │ │ │ - ldrsbteq r0, [r5], #-90 @ 0xffffffa6 │ │ │ │ - ldrsbteq r0, [r5], #-78 @ 0xffffffb2 │ │ │ │ - @ instruction: 0x00750590 │ │ │ │ - rsbseq r0, r5, sl, lsr #9 │ │ │ │ - rsbseq r0, r5, ip, asr r5 │ │ │ │ - rsbseq r0, r5, sl, lsl #9 │ │ │ │ - rsbseq r0, r5, ip, lsr r5 │ │ │ │ - rsbseq r0, r5, r0, ror r4 │ │ │ │ - rsbseq r0, r5, r2, lsr #10 │ │ │ │ - rsbseq r0, r5, r2, asr r4 │ │ │ │ - rsbseq r0, r5, r4, lsl #10 │ │ │ │ + rsbseq r0, r5, r6, asr r4 │ │ │ │ + rsbseq r0, r5, r8, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febecc1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ blls 2d8a40 >::_M_default_append(unsigned int)@@Base+0x55eac> │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ @@ -134224,16 +134224,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8bcf782 │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7824478 │ │ │ │ blls 214044 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r0, r5, r8, asr r3 │ │ │ │ - rsbseq r0, r5, ip, lsl #8 │ │ │ │ + rsbseq r0, r5, ip, asr r3 │ │ │ │ + rsbseq r0, r5, r0, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febecc80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ @ instruction: 0xf04f4696 │ │ │ │ bls 2d8a9c >::_M_default_append(unsigned int)@@Base+0x55f08> │ │ │ │ ldrmi r9, [sl], -r3, lsl #4 │ │ │ │ @@ -134250,16 +134250,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf782300c │ │ │ │ stmdami r5, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf942f782 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-28] @ 0xffffffe4 │ │ │ │ - rsbseq r0, r5, lr, ror #5 │ │ │ │ - rsbseq r0, r5, r2, lsr #7 │ │ │ │ + ldrshteq r0, [r5], #-34 @ 0xffffffde │ │ │ │ + rsbseq r0, r5, r6, lsr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d0fa0 >::_M_default_append(unsigned int)@@Base+0x4e40c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr8, cr12, {6} │ │ │ │ strmi r4, [r6], -fp, asr #25 │ │ │ │ adcslt r4, r1, fp, asr #17 │ │ │ │ @@ -134463,20 +134463,20 @@ │ │ │ │ mrcge 4, 5, APSR_nzcv, cr1, cr15, {3} │ │ │ │ svclt 0x0000e758 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r8, r0, r4, lsl pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r8, r0, sl, lsl lr │ │ │ │ - rsbseq r0, r5, r0, lsr #32 │ │ │ │ - ldrsbteq r0, [r5], #-4 │ │ │ │ - rsbseq r0, r5, r8 │ │ │ │ - ldrhteq r0, [r5], #-12 │ │ │ │ - ldrsbteq pc, [r4], #-254 @ 0xffffff02 @ │ │ │ │ - @ instruction: 0x00750092 │ │ │ │ + rsbseq r0, r5, r4, lsr #32 │ │ │ │ + ldrsbteq r0, [r5], #-8 │ │ │ │ + rsbseq r0, r5, ip │ │ │ │ + rsbseq r0, r5, r0, asr #1 │ │ │ │ + rsbseq pc, r4, r2, ror #31 │ │ │ │ + @ instruction: 0x00750096 │ │ │ │ mrc 6, 5, r4, cr0, cr9, {0} │ │ │ │ blge 7d8b7c │ │ │ │ @ instruction: 0x4630aa1c │ │ │ │ @ instruction: 0xf1b4f0ca │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 7f6234 │ │ │ │ bls 5022d0 │ │ │ │ @@ -134869,46 +134869,46 @@ │ │ │ │ bls 4c28dc │ │ │ │ ldrbmi r6, [r3], #-2067 @ 0xfffff7ed │ │ │ │ bls 3ee4c4 │ │ │ │ @ instruction: 0xf8c22301 │ │ │ │ ldrt r3, [lr], #-284 @ 0xfffffee4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq pc, r4, sl, lsr #30 │ │ │ │ - ldrsbteq pc, [r4], #-252 @ 0xffffff04 @ │ │ │ │ - rsbseq pc, r4, sl, lsl #30 │ │ │ │ - ldrhteq pc, [r4], #-252 @ 0xffffff04 @ │ │ │ │ - ldrsbteq pc, [r4], #-212 @ 0xffffff2c @ │ │ │ │ - rsbseq pc, r4, r6, lsl #29 │ │ │ │ - rsbseq pc, r4, sl, lsr #27 │ │ │ │ - rsbseq pc, r4, ip, asr lr @ │ │ │ │ - rsbseq pc, r4, sl, asr sp @ │ │ │ │ - rsbseq pc, r4, ip, lsl #28 │ │ │ │ - rsbseq pc, r4, sl, asr #25 │ │ │ │ - rsbseq pc, r4, lr, ror sp @ │ │ │ │ - @ instruction: 0x0074fc96 │ │ │ │ - rsbseq pc, r4, sl, asr #26 │ │ │ │ - rsbseq pc, r4, r8, ror #23 │ │ │ │ - @ instruction: 0x0074fc9c │ │ │ │ - rsbseq pc, r4, ip, asr #23 │ │ │ │ - rsbseq pc, r4, r0, lsl #25 │ │ │ │ - rsbseq pc, r4, r6, ror fp @ │ │ │ │ - rsbseq pc, r4, sl, lsr #24 │ │ │ │ - rsbseq pc, r4, r0, ror sl @ │ │ │ │ - rsbseq pc, r4, r4, lsr #22 │ │ │ │ - rsbseq pc, r4, r6, lsl sl @ │ │ │ │ - rsbseq pc, r4, sl, asr #21 │ │ │ │ - rsbseq pc, r4, ip, ror #19 │ │ │ │ - rsbseq pc, r4, r0, lsr #21 │ │ │ │ - rsbseq pc, r4, r4, asr #19 │ │ │ │ - rsbseq pc, r4, r8, ror sl @ │ │ │ │ - rsbseq pc, r4, ip, lsr #19 │ │ │ │ - rsbseq pc, r4, r0, ror #20 │ │ │ │ - rsbseq pc, r4, lr, ror #18 │ │ │ │ - rsbseq pc, r4, r2, lsr #20 │ │ │ │ + rsbseq pc, r4, lr, lsr #30 │ │ │ │ + rsbseq pc, r4, r0, ror #31 │ │ │ │ + rsbseq pc, r4, lr, lsl #30 │ │ │ │ + rsbseq pc, r4, r0, asr #31 │ │ │ │ + ldrsbteq pc, [r4], #-216 @ 0xffffff28 @ │ │ │ │ + rsbseq pc, r4, sl, lsl #29 │ │ │ │ + rsbseq pc, r4, lr, lsr #27 │ │ │ │ + rsbseq pc, r4, r0, ror #28 │ │ │ │ + rsbseq pc, r4, lr, asr sp @ │ │ │ │ + rsbseq pc, r4, r0, lsl lr @ │ │ │ │ + rsbseq pc, r4, lr, asr #25 │ │ │ │ + rsbseq pc, r4, r2, lsl #27 │ │ │ │ + @ instruction: 0x0074fc9a │ │ │ │ + rsbseq pc, r4, lr, asr #26 │ │ │ │ + rsbseq pc, r4, ip, ror #23 │ │ │ │ + rsbseq pc, r4, r0, lsr #25 │ │ │ │ + ldrsbteq pc, [r4], #-176 @ 0xffffff50 @ │ │ │ │ + rsbseq pc, r4, r4, lsl #25 │ │ │ │ + rsbseq pc, r4, sl, ror fp @ │ │ │ │ + rsbseq pc, r4, lr, lsr #24 │ │ │ │ + rsbseq pc, r4, r4, ror sl @ │ │ │ │ + rsbseq pc, r4, r8, lsr #22 │ │ │ │ + rsbseq pc, r4, sl, lsl sl @ │ │ │ │ + rsbseq pc, r4, lr, asr #21 │ │ │ │ + ldrshteq pc, [r4], #-144 @ 0xffffff70 @ │ │ │ │ + rsbseq pc, r4, r4, lsr #21 │ │ │ │ + rsbseq pc, r4, r8, asr #19 │ │ │ │ + rsbseq pc, r4, ip, ror sl @ │ │ │ │ + ldrhteq pc, [r4], #-144 @ 0xffffff70 @ │ │ │ │ + rsbseq pc, r4, r4, ror #20 │ │ │ │ + rsbseq pc, r4, r2, ror r9 @ │ │ │ │ + rsbseq pc, r4, r6, lsr #20 │ │ │ │ ldmmi r8!, {r0, r1, r7, r9, sl, lr} │ │ │ │ cmppvs fp, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 17d4322 │ │ │ │ @ instruction: 0x465948b5 │ │ │ │ @ instruction: 0xf7814478 │ │ │ │ ldrt pc, [sl], #-3095 @ 0xfffff3e9 @ │ │ │ │ @@ -135086,44 +135086,44 @@ │ │ │ │ @ instruction: 0xf6404822 │ │ │ │ ldrbtmi r6, [r8], #-454 @ 0xfffffe3a │ │ │ │ @ instruction: 0xf781300c │ │ │ │ stmdami r0!, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ blx fedd45f0 │ │ │ │ blt ff6947ec │ │ │ │ - @ instruction: 0x0074f898 │ │ │ │ - rsbseq pc, r4, ip, asr #18 │ │ │ │ - rsbseq pc, r4, r2, lsl #16 │ │ │ │ - ldrhteq pc, [r4], #-134 @ 0xffffff7a @ │ │ │ │ - rsbseq pc, r4, r8, asr #15 │ │ │ │ - rsbseq pc, r4, ip, ror r8 @ │ │ │ │ + @ instruction: 0x0074f89c │ │ │ │ + rsbseq pc, r4, r0, asr r9 @ │ │ │ │ + rsbseq pc, r4, r6, lsl #16 │ │ │ │ + ldrhteq pc, [r4], #-138 @ 0xffffff76 @ │ │ │ │ + rsbseq pc, r4, ip, asr #15 │ │ │ │ + rsbseq pc, r4, r0, lsl #17 │ │ │ │ + rsbseq pc, r4, lr, lsr #15 │ │ │ │ + rsbseq pc, r4, r2, ror #16 │ │ │ │ + rsbseq pc, r4, sl, ror r7 @ │ │ │ │ + rsbseq pc, r4, lr, lsr #16 │ │ │ │ + rsbseq pc, r4, ip, asr r7 @ │ │ │ │ + rsbseq pc, r4, r0, lsl r8 @ │ │ │ │ + rsbseq pc, r4, ip, lsr #14 │ │ │ │ + rsbseq pc, r4, r0, ror #15 │ │ │ │ + ldrshteq pc, [r4], #-102 @ 0xffffff9a @ │ │ │ │ rsbseq pc, r4, sl, lsr #15 │ │ │ │ - rsbseq pc, r4, lr, asr r8 @ │ │ │ │ - rsbseq pc, r4, r6, ror r7 @ │ │ │ │ - rsbseq pc, r4, sl, lsr #16 │ │ │ │ - rsbseq pc, r4, r8, asr r7 @ │ │ │ │ - rsbseq pc, r4, ip, lsl #16 │ │ │ │ - rsbseq pc, r4, r8, lsr #14 │ │ │ │ - ldrsbteq pc, [r4], #-124 @ 0xffffff84 @ │ │ │ │ - ldrshteq pc, [r4], #-98 @ 0xffffff9e @ │ │ │ │ - rsbseq pc, r4, r6, lsr #15 │ │ │ │ - ldrsbteq pc, [r4], #-102 @ 0xffffff9a @ │ │ │ │ - rsbseq pc, r4, sl, lsl #15 │ │ │ │ - ldrhteq pc, [r4], #-106 @ 0xffffff96 @ │ │ │ │ - rsbseq pc, r4, lr, ror #14 │ │ │ │ - rsbseq pc, r4, ip, lsl #13 │ │ │ │ - rsbseq pc, r4, r0, asr #14 │ │ │ │ - rsbseq pc, r4, r0, asr r6 @ │ │ │ │ - rsbseq pc, r4, r4, lsl #14 │ │ │ │ - rsbseq pc, r4, r2, lsr r6 @ │ │ │ │ - rsbseq pc, r4, r6, ror #13 │ │ │ │ - rsbseq pc, r4, r8, lsl #12 │ │ │ │ - ldrhteq pc, [r4], #-108 @ 0xffffff94 @ │ │ │ │ - ldrsbteq pc, [r4], #-82 @ 0xffffffae @ │ │ │ │ - rsbseq pc, r4, r6, lsl #13 │ │ │ │ + ldrsbteq pc, [r4], #-106 @ 0xffffff96 @ │ │ │ │ + rsbseq pc, r4, lr, lsl #15 │ │ │ │ + ldrhteq pc, [r4], #-110 @ 0xffffff92 @ │ │ │ │ + rsbseq pc, r4, r2, ror r7 @ │ │ │ │ + @ instruction: 0x0074f690 │ │ │ │ + rsbseq pc, r4, r4, asr #14 │ │ │ │ + rsbseq pc, r4, r4, asr r6 @ │ │ │ │ + rsbseq pc, r4, r8, lsl #14 │ │ │ │ + rsbseq pc, r4, r6, lsr r6 @ │ │ │ │ + rsbseq pc, r4, sl, ror #13 │ │ │ │ + rsbseq pc, r4, ip, lsl #12 │ │ │ │ + rsbseq pc, r4, r0, asr #13 │ │ │ │ + ldrsbteq pc, [r4], #-86 @ 0xffffffaa @ │ │ │ │ + rsbseq pc, r4, sl, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d1d28 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ pkhbtmi fp, r0, pc, lsl #1 @ │ │ │ │ ldrteq pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -135392,38 +135392,38 @@ │ │ │ │ blhi d277c │ │ │ │ @ instruction: 0x46441f1d │ │ │ │ svclt 0x0000e06a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r8, r0, r6, lsl #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq pc, [r4], #-54 @ 0xffffffca @ │ │ │ │ - rsbseq pc, r4, sl, lsr #9 │ │ │ │ + ldrshteq pc, [r4], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbseq pc, r4, lr, lsr #9 │ │ │ │ addeq r8, r0, r4, asr #32 │ │ │ │ - rsbseq pc, r4, sl, asr #6 │ │ │ │ - ldrshteq pc, [r4], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbseq pc, r4, ip, asr #5 │ │ │ │ - rsbseq pc, r4, r0, lsl #7 │ │ │ │ - ldrhteq pc, [r4], #-36 @ 0xffffffdc @ │ │ │ │ - rsbseq pc, r4, r8, ror #6 │ │ │ │ + rsbseq pc, r4, lr, asr #6 │ │ │ │ + rsbseq pc, r4, r2, lsl #8 │ │ │ │ + ldrsbteq pc, [r4], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbseq pc, r4, r4, lsl #7 │ │ │ │ + ldrhteq pc, [r4], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbseq pc, r4, ip, ror #6 │ │ │ │ + rsbseq pc, r4, ip, lsr r2 @ │ │ │ │ + ldrshteq pc, [r4], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbseq pc, r4, r2, lsl #4 │ │ │ │ + ldrhteq pc, [r4], #-38 @ 0xffffffda @ │ │ │ │ + rsbseq pc, r4, r8, ror #3 │ │ │ │ + @ instruction: 0x0074f29c │ │ │ │ + rsbseq pc, r4, lr, asr #3 │ │ │ │ + rsbseq pc, r4, r2, lsl #5 │ │ │ │ + ldrhteq pc, [r4], #-20 @ 0xffffffec @ │ │ │ │ + rsbseq pc, r4, r8, ror #4 │ │ │ │ + rsbseq pc, r4, r4, lsl #3 │ │ │ │ rsbseq pc, r4, r8, lsr r2 @ │ │ │ │ - rsbseq pc, r4, ip, ror #5 │ │ │ │ - ldrshteq pc, [r4], #-30 @ 0xffffffe2 @ │ │ │ │ - ldrhteq pc, [r4], #-34 @ 0xffffffde @ │ │ │ │ - rsbseq pc, r4, r4, ror #3 │ │ │ │ - @ instruction: 0x0074f298 │ │ │ │ - rsbseq pc, r4, sl, asr #3 │ │ │ │ - rsbseq pc, r4, lr, ror r2 @ │ │ │ │ - ldrhteq pc, [r4], #-16 @ │ │ │ │ - rsbseq pc, r4, r4, ror #4 │ │ │ │ - rsbseq pc, r4, r0, lsl #3 │ │ │ │ - rsbseq pc, r4, r4, lsr r2 @ │ │ │ │ - rsbseq pc, r4, r4, asr r1 @ │ │ │ │ - rsbseq pc, r4, r8, lsl #4 │ │ │ │ - ldrhteq pc, [r4], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbseq pc, r4, r8, asr r1 @ │ │ │ │ + rsbseq pc, r4, ip, lsl #4 │ │ │ │ + ldrhteq pc, [r4], #-28 @ 0xffffffe4 @ │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf8939a18 │ │ │ │ andcc r8, r1, #1073741856 @ 0x40000020 │ │ │ │ @ instruction: 0xf8939218 │ │ │ │ @ instruction: 0xf0082180 │ │ │ │ bcs 105a5a4 │ │ │ │ @ instruction: 0xf002d93d │ │ │ │ @@ -135549,25 +135549,25 @@ │ │ │ │ @ instruction: 0xf04f4629 │ │ │ │ ldrbtmi r3, [r8], #-1791 @ 0xfffff901 │ │ │ │ @ instruction: 0xf780300c │ │ │ │ stmdami sp, {r0, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7804478 │ │ │ │ strb pc, [r0, #3859]! @ 0xf13 @ │ │ │ │ - rsbseq lr, r4, r4, asr #31 │ │ │ │ - rsbseq pc, r4, r8, ror r0 @ │ │ │ │ - @ instruction: 0x0074ef90 │ │ │ │ - rsbseq pc, r4, r4, asr #32 │ │ │ │ - rsbseq lr, r4, r2, lsl pc │ │ │ │ - rsbseq lr, r4, r6, asr #31 │ │ │ │ - rsbseq lr, r4, r8, ror pc │ │ │ │ - ldrhteq lr, [r4], #-232 @ 0xffffff18 │ │ │ │ - rsbseq lr, r4, ip, ror #30 │ │ │ │ - @ instruction: 0x0074ee92 │ │ │ │ - rsbseq lr, r4, r4, asr #30 │ │ │ │ + rsbseq lr, r4, r8, asr #31 │ │ │ │ + rsbseq pc, r4, ip, ror r0 @ │ │ │ │ + @ instruction: 0x0074ef94 │ │ │ │ + rsbseq pc, r4, r8, asr #32 │ │ │ │ + rsbseq lr, r4, r6, lsl pc │ │ │ │ + rsbseq lr, r4, sl, asr #31 │ │ │ │ + rsbseq lr, r4, ip, ror pc │ │ │ │ + ldrhteq lr, [r4], #-236 @ 0xffffff14 │ │ │ │ + rsbseq lr, r4, r0, ror pc │ │ │ │ + @ instruction: 0x0074ee96 │ │ │ │ + rsbseq lr, r4, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febee164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ teqlt r4, ip, lsl #24 │ │ │ │ movwcs r9, #6413 @ 0x190d │ │ │ │ andvs r2, sl, r4, lsl #4 │ │ │ │ @@ -135591,16 +135591,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf780300c │ │ │ │ stmdami r5, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ cdp2 7, 12, cr15, cr2, cr0, {4} │ │ │ │ ldrmi r9, [r8], -r4, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbseq lr, r4, lr, ror #27 │ │ │ │ - rsbseq lr, r4, r2, lsr #29 │ │ │ │ + ldrshteq lr, [r4], #-210 @ 0xffffff2e │ │ │ │ + rsbseq lr, r4, r6, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febee1e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ bllt 15be018 │ │ │ │ teqlt r4, sl, lsl #24 │ │ │ │ movwcs r9, #6667 @ 0x1a0b │ │ │ │ @@ -135622,16 +135622,16 @@ │ │ │ │ stmdbls r5, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7804478 │ │ │ │ blls 216a68 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ bls 38648c │ │ │ │ andsvs r2, r3, r4, lsl #6 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ - rsbseq lr, r4, ip, ror sp │ │ │ │ - rsbseq lr, r4, r0, lsr lr │ │ │ │ + rsbseq lr, r4, r0, lsl #27 │ │ │ │ + rsbseq lr, r4, r4, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febee264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ teqlt r4, fp, lsl #24 │ │ │ │ movwcs r9, #6412 @ 0x190c │ │ │ │ andvs r2, sl, r4, lsl #4 │ │ │ │ @@ -135653,16 +135653,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf780300c │ │ │ │ stmdami r5, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ cdp2 7, 4, cr15, cr6, cr0, {4} │ │ │ │ ldrmi r9, [r8], -r4, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - ldrshteq lr, [r4], #-198 @ 0xffffff3a │ │ │ │ - rsbseq lr, r4, sl, lsr #27 │ │ │ │ + ldrshteq lr, [r4], #-202 @ 0xffffff36 │ │ │ │ + rsbseq lr, r4, lr, lsr #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strdlt r4, [lr], sl │ │ │ │ @ instruction: 0x46074bfa │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -135911,72 +135911,72 @@ │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00e33333 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ addeq r7, r0, r0, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r4, sl, lsr #26 │ │ │ │ + rsbseq lr, r4, lr, lsr #26 │ │ │ │ @ instruction: 0xffff6661 │ │ │ │ - rsbseq pc, r4, r2, ror #2 │ │ │ │ - @ instruction: 0x0074f196 │ │ │ │ + rsbseq pc, r4, r6, ror #2 │ │ │ │ + @ instruction: 0x0074f19a │ │ │ │ @ instruction: 0xffff6637 │ │ │ │ - rsbseq pc, r4, ip, asr #3 │ │ │ │ - rsbseq pc, r4, r4, lsl #3 │ │ │ │ - rsbseq lr, r4, sl, asr #24 │ │ │ │ - ldrshteq lr, [r4], #-206 @ 0xffffff32 │ │ │ │ + ldrsbteq pc, [r4], #-16 @ │ │ │ │ + rsbseq pc, r4, r8, lsl #3 │ │ │ │ + rsbseq lr, r4, lr, asr #24 │ │ │ │ + rsbseq lr, r4, r2, lsl #26 │ │ │ │ umulleq r7, r0, r8, r8 │ │ │ │ - rsbseq lr, r4, r4, lsl ip │ │ │ │ - rsbseq lr, r4, r8, asr #25 │ │ │ │ + rsbseq lr, r4, r8, lsl ip │ │ │ │ + rsbseq lr, r4, ip, asr #25 │ │ │ │ @ instruction: 0xffffa1e1 │ │ │ │ - rsbseq pc, r4, r2, asr #3 │ │ │ │ - rsbseq pc, r4, sl, ror #2 │ │ │ │ + rsbseq pc, r4, r6, asr #3 │ │ │ │ + rsbseq pc, r4, lr, ror #2 │ │ │ │ @ instruction: 0xffff961d │ │ │ │ andeq r4, r0, r5, lsl #15 │ │ │ │ - rsbseq pc, r4, r6, lsl r1 @ │ │ │ │ + rsbseq pc, r4, sl, lsl r1 @ │ │ │ │ @ instruction: 0xfffffd5f │ │ │ │ - rsbseq lr, r4, r4, asr lr │ │ │ │ + rsbseq lr, r4, r8, asr lr │ │ │ │ @ instruction: 0xfffffdd1 │ │ │ │ - rsbseq lr, r4, r2, lsl #22 │ │ │ │ - ldrhteq lr, [r4], #-182 @ 0xffffff4a │ │ │ │ - rsbseq lr, r4, r8, ror #21 │ │ │ │ - @ instruction: 0x0074eb9c │ │ │ │ + rsbseq lr, r4, r6, lsl #22 │ │ │ │ + ldrhteq lr, [r4], #-186 @ 0xffffff46 │ │ │ │ + rsbseq lr, r4, ip, ror #21 │ │ │ │ + rsbseq lr, r4, r0, lsr #23 │ │ │ │ andeq r2, r0, r5, lsl #21 │ │ │ │ strdeq r1, [r0], -fp │ │ │ │ @ instruction: 0xffffb8c9 │ │ │ │ - rsbseq lr, r4, r6, lsr #21 │ │ │ │ - rsbseq lr, r4, sl, asr fp │ │ │ │ - rsbseq lr, r4, ip, lsl #21 │ │ │ │ - rsbseq lr, r4, r0, asr #22 │ │ │ │ + rsbseq lr, r4, sl, lsr #21 │ │ │ │ + rsbseq lr, r4, lr, asr fp │ │ │ │ + @ instruction: 0x0074ea90 │ │ │ │ + rsbseq lr, r4, r4, asr #22 │ │ │ │ @ instruction: 0xffffbf23 │ │ │ │ - rsbseq lr, r4, r0, ror #20 │ │ │ │ - rsbseq lr, r4, r4, lsl fp │ │ │ │ + rsbseq lr, r4, r4, ror #20 │ │ │ │ + rsbseq lr, r4, r8, lsl fp │ │ │ │ @ instruction: 0xffff89f7 │ │ │ │ - rsbseq lr, r4, r4, lsr sl │ │ │ │ - rsbseq lr, r4, r8, ror #21 │ │ │ │ - rsbseq lr, r4, sl, lsl sl │ │ │ │ - rsbseq lr, r4, ip, asr #21 │ │ │ │ + rsbseq lr, r4, r8, lsr sl │ │ │ │ + rsbseq lr, r4, ip, ror #21 │ │ │ │ + rsbseq lr, r4, lr, lsl sl │ │ │ │ + ldrsbteq lr, [r4], #-160 @ 0xffffff60 │ │ │ │ @ instruction: 0xffffbc73 │ │ │ │ - rsbseq lr, r4, r8, ror #19 │ │ │ │ - @ instruction: 0x0074ea9c │ │ │ │ + rsbseq lr, r4, ip, ror #19 │ │ │ │ + rsbseq lr, r4, r0, lsr #21 │ │ │ │ @ instruction: 0xffff9deb │ │ │ │ - ldrhteq lr, [r4], #-156 @ 0xffffff64 │ │ │ │ - rsbseq lr, r4, r0, ror sl │ │ │ │ + rsbseq lr, r4, r0, asr #19 │ │ │ │ + rsbseq lr, r4, r4, ror sl │ │ │ │ @ instruction: 0xffff9ef3 │ │ │ │ - @ instruction: 0x0074e990 │ │ │ │ - rsbseq lr, r4, r4, asr #20 │ │ │ │ + @ instruction: 0x0074e994 │ │ │ │ + rsbseq lr, r4, r8, asr #20 │ │ │ │ @ instruction: 0xffff9ce7 │ │ │ │ - rsbseq lr, r4, r4, ror #18 │ │ │ │ - rsbseq lr, r4, r8, lsl sl │ │ │ │ + rsbseq lr, r4, r8, ror #18 │ │ │ │ + rsbseq lr, r4, ip, lsl sl │ │ │ │ @ instruction: 0xffff9bff │ │ │ │ - rsbseq lr, r4, r4, lsr r9 │ │ │ │ - rsbseq lr, r4, r8, ror #19 │ │ │ │ + rsbseq lr, r4, r8, lsr r9 │ │ │ │ + rsbseq lr, r4, ip, ror #19 │ │ │ │ @ instruction: 0xffff9b13 │ │ │ │ - rsbseq lr, r4, r6, lsl #18 │ │ │ │ - ldrhteq lr, [r4], #-154 @ 0xffffff66 │ │ │ │ + rsbseq lr, r4, sl, lsl #18 │ │ │ │ + ldrhteq lr, [r4], #-158 @ 0xffffff62 │ │ │ │ ldmdacs ip!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdbls ip, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf079447a │ │ │ │ strmi pc, [r4], -r9, asr #12 │ │ │ │ andle r2, lr, r1, lsl #16 │ │ │ │ stmdaeq ip!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstpvs r3, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ @@ -136496,136 +136496,136 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ ... │ │ │ │ sbcmi r8, r3, r0, lsl #16 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffb991 │ │ │ │ - rsbseq lr, r4, ip, asr #15 │ │ │ │ - rsbseq lr, r4, lr, ror r8 │ │ │ │ + ldrsbteq lr, [r4], #-112 @ 0xffffff90 │ │ │ │ + rsbseq lr, r4, r2, lsl #17 │ │ │ │ @ instruction: 0xffff987b │ │ │ │ - @ instruction: 0x0074e79a │ │ │ │ - rsbseq lr, r4, ip, asr #16 │ │ │ │ + @ instruction: 0x0074e79e │ │ │ │ + rsbseq lr, r4, r0, asr r8 │ │ │ │ @ instruction: 0xffffbe59 │ │ │ │ - rsbseq lr, r4, r8, ror #14 │ │ │ │ - rsbseq lr, r4, sl, lsl r8 │ │ │ │ + rsbseq lr, r4, ip, ror #14 │ │ │ │ + rsbseq lr, r4, lr, lsl r8 │ │ │ │ @ instruction: 0xffff94db │ │ │ │ - rsbseq lr, r4, r6, lsr r7 │ │ │ │ - rsbseq lr, r4, r8, ror #15 │ │ │ │ + rsbseq lr, r4, sl, lsr r7 │ │ │ │ + rsbseq lr, r4, ip, ror #15 │ │ │ │ strdeq r2, [r0], -r1 │ │ │ │ - rsbseq lr, r4, r4, lsl #14 │ │ │ │ - ldrhteq lr, [r4], #-118 @ 0xffffff8a │ │ │ │ + rsbseq lr, r4, r8, lsl #14 │ │ │ │ + ldrhteq lr, [r4], #-122 @ 0xffffff86 │ │ │ │ @ instruction: 0xffffe411 │ │ │ │ - rsbseq lr, r4, sl, asr #13 │ │ │ │ - rsbseq lr, r4, ip, ror r7 │ │ │ │ + rsbseq lr, r4, lr, asr #13 │ │ │ │ + rsbseq lr, r4, r0, lsl #15 │ │ │ │ @ instruction: 0xffff9119 │ │ │ │ - @ instruction: 0x0074e698 │ │ │ │ - rsbseq lr, r4, sl, asr #14 │ │ │ │ + @ instruction: 0x0074e69c │ │ │ │ + rsbseq lr, r4, lr, asr #14 │ │ │ │ @ instruction: 0xffffaa59 │ │ │ │ - rsbseq lr, r4, lr, asr r6 │ │ │ │ - rsbseq lr, r4, r0, lsl r7 │ │ │ │ + rsbseq lr, r4, r2, ror #12 │ │ │ │ + rsbseq lr, r4, r4, lsl r7 │ │ │ │ @ instruction: 0xffff8f29 │ │ │ │ - rsbseq lr, r4, ip, lsr #12 │ │ │ │ - ldrsbteq lr, [r4], #-110 @ 0xffffff92 │ │ │ │ + rsbseq lr, r4, r0, lsr r6 │ │ │ │ + rsbseq lr, r4, r2, ror #13 │ │ │ │ @ instruction: 0xffffe26d │ │ │ │ @ instruction: 0xffffe2c9 │ │ │ │ - rsbseq lr, r4, ip, ror #11 │ │ │ │ - @ instruction: 0x0074e69e │ │ │ │ + ldrshteq lr, [r4], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq lr, r4, r2, lsr #13 │ │ │ │ @ instruction: 0xffffb08f │ │ │ │ - ldrhteq lr, [r4], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq lr, r4, ip, ror #12 │ │ │ │ + ldrhteq lr, [r4], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq lr, r4, r0, ror r6 │ │ │ │ @ instruction: 0xfffff749 │ │ │ │ - rsbseq lr, r4, r8, lsl #11 │ │ │ │ - rsbseq lr, r4, sl, lsr r6 │ │ │ │ + rsbseq lr, r4, ip, lsl #11 │ │ │ │ + rsbseq lr, r4, lr, lsr r6 │ │ │ │ @ instruction: 0xffff6cfb │ │ │ │ - rsbseq lr, r4, r6, asr r5 │ │ │ │ - rsbseq lr, r4, r8, lsl #12 │ │ │ │ + rsbseq lr, r4, sl, asr r5 │ │ │ │ + rsbseq lr, r4, ip, lsl #12 │ │ │ │ @ instruction: 0xffff6c79 │ │ │ │ - rsbseq lr, r4, r4, lsr #10 │ │ │ │ - ldrsbteq lr, [r4], #-86 @ 0xffffffaa │ │ │ │ - ldrshteq pc, [r4], #-20 @ 0xffffffec @ │ │ │ │ - rsbseq lr, r4, sl, lsl r8 │ │ │ │ + rsbseq lr, r4, r8, lsr #10 │ │ │ │ + ldrsbteq lr, [r4], #-90 @ 0xffffffa6 │ │ │ │ + ldrshteq pc, [r4], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbseq lr, r4, lr, lsl r8 │ │ │ │ andeq r1, r0, r1, lsr r8 │ │ │ │ - rsbseq lr, r4, r8, asr r5 │ │ │ │ + rsbseq lr, r4, ip, asr r5 │ │ │ │ @ instruction: 0xffff60c5 │ │ │ │ - ldrhteq lr, [r4], #-164 @ 0xffffff5c │ │ │ │ - rsbseq lr, r4, lr, ror #21 │ │ │ │ - rsbseq lr, r4, sl, lsl #9 │ │ │ │ - rsbseq lr, r4, ip, lsr r5 │ │ │ │ - rsbseq lr, r4, ip, ror #8 │ │ │ │ - rsbseq lr, r4, lr, lsl r5 │ │ │ │ + ldrhteq lr, [r4], #-168 @ 0xffffff58 │ │ │ │ + ldrshteq lr, [r4], #-162 @ 0xffffff5e │ │ │ │ + rsbseq lr, r4, lr, lsl #9 │ │ │ │ + rsbseq lr, r4, r0, asr #10 │ │ │ │ + rsbseq lr, r4, r0, ror r4 │ │ │ │ + rsbseq lr, r4, r2, lsr #10 │ │ │ │ @ instruction: 0xffff5feb │ │ │ │ - rsbseq lr, r4, sl, lsr r4 │ │ │ │ - rsbseq lr, r4, ip, ror #9 │ │ │ │ - rsbseq lr, r4, sl, lsl r4 │ │ │ │ - rsbseq lr, r4, sl, asr #9 │ │ │ │ - rsbseq lr, r4, r4, asr #20 │ │ │ │ - rsbseq lr, r4, r2, ror sl │ │ │ │ - ldrsbteq lr, [r4], #-52 @ 0xffffffcc │ │ │ │ - rsbseq lr, r4, r6, lsl #9 │ │ │ │ - rsbseq lr, r4, r8, asr sl │ │ │ │ - rsbseq lr, r4, r6, lsl #21 │ │ │ │ - @ instruction: 0x0074e390 │ │ │ │ - rsbseq lr, r4, r2, asr #8 │ │ │ │ - rsbseq lr, r4, r8, ror #20 │ │ │ │ + rsbseq lr, r4, lr, lsr r4 │ │ │ │ + ldrshteq lr, [r4], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq lr, r4, lr, lsl r4 │ │ │ │ + rsbseq lr, r4, lr, asr #9 │ │ │ │ + rsbseq lr, r4, r8, asr #20 │ │ │ │ + rsbseq lr, r4, r6, ror sl │ │ │ │ + ldrsbteq lr, [r4], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq lr, r4, sl, lsl #9 │ │ │ │ + rsbseq lr, r4, ip, asr sl │ │ │ │ + rsbseq lr, r4, sl, lsl #21 │ │ │ │ + @ instruction: 0x0074e394 │ │ │ │ + rsbseq lr, r4, r6, asr #8 │ │ │ │ + rsbseq lr, r4, ip, ror #20 │ │ │ │ + rsbseq lr, r4, r6, lsr #21 │ │ │ │ + rsbseq lr, r4, r0, asr r3 │ │ │ │ + rsbseq lr, r4, r2, lsl #8 │ │ │ │ + rsbseq lr, r4, sl, lsl #21 │ │ │ │ + rsbseq lr, r4, r4, asr #21 │ │ │ │ + rsbseq lr, r4, r2, lsl #6 │ │ │ │ + ldrhteq lr, [r4], #-52 @ 0xffffffcc │ │ │ │ rsbseq lr, r4, r2, lsr #21 │ │ │ │ - rsbseq lr, r4, ip, asr #6 │ │ │ │ - ldrshteq lr, [r4], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq lr, r4, r6, lsl #21 │ │ │ │ - rsbseq lr, r4, r0, asr #21 │ │ │ │ - ldrshteq lr, [r4], #-46 @ 0xffffffd2 │ │ │ │ - ldrhteq lr, [r4], #-48 @ 0xffffffd0 │ │ │ │ - @ instruction: 0x0074ea9e │ │ │ │ - rsbseq lr, r4, r4, ror #21 │ │ │ │ - ldrhteq lr, [r4], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq lr, r4, ip, ror #6 │ │ │ │ - rsbseq lr, r4, sl, asr #21 │ │ │ │ - rsbseq lr, r4, r4, lsl #22 │ │ │ │ - rsbseq lr, r4, r6, ror r2 │ │ │ │ - rsbseq lr, r4, r8, lsr #6 │ │ │ │ - rsbseq lr, r4, ip, ror #21 │ │ │ │ - rsbseq lr, r4, r2, lsr fp │ │ │ │ - rsbseq lr, r4, r6, lsr r2 │ │ │ │ - rsbseq lr, r4, sl, ror #5 │ │ │ │ - rsbseq lr, r4, r2, lsr #22 │ │ │ │ - rsbseq lr, r4, r0, ror #22 │ │ │ │ - rsbseq lr, r4, ip, ror #3 │ │ │ │ - rsbseq lr, r4, r0, lsr #5 │ │ │ │ - rsbseq lr, r4, sl, asr #22 │ │ │ │ - rsbseq lr, r4, r8, ror fp │ │ │ │ - ldrhteq lr, [r4], #-16 │ │ │ │ - rsbseq lr, r4, r4, ror #4 │ │ │ │ - rsbseq lr, r4, r6, ror #22 │ │ │ │ - rsbseq lr, r4, r8, lsr #23 │ │ │ │ - rsbseq lr, r4, r4, ror r1 │ │ │ │ - rsbseq lr, r4, r8, lsr #4 │ │ │ │ - rsbseq lr, r4, r0, ror #23 │ │ │ │ - rsbseq lr, r4, sl, lsl #23 │ │ │ │ - rsbseq lr, r4, lr, lsr #2 │ │ │ │ - rsbseq lr, r4, r2, ror #3 │ │ │ │ - rsbseq lr, r4, r8, asr #23 │ │ │ │ - ldrshteq lr, [r4], #-186 @ 0xffffff46 │ │ │ │ - ldrshteq lr, [r4], #-2 │ │ │ │ - rsbseq lr, r4, r6, lsr #3 │ │ │ │ - ldrsbteq lr, [r4], #-186 @ 0xffffff46 │ │ │ │ - rsbseq lr, r4, r0, asr ip │ │ │ │ - rsbseq lr, r4, ip, lsr #1 │ │ │ │ - rsbseq lr, r4, r0, ror #2 │ │ │ │ - rsbseq lr, r4, ip, lsr ip │ │ │ │ - rsbseq sp, r4, lr, asr r3 │ │ │ │ - rsbseq lr, r4, r6, rrx │ │ │ │ - rsbseq lr, r4, sl, lsl r1 │ │ │ │ - rsbseq lr, r4, r8, lsl ip │ │ │ │ - rsbseq sp, r4, r6, ror r3 │ │ │ │ - rsbseq lr, r4, lr, lsl r0 │ │ │ │ - ldrsbteq lr, [r4], #-2 │ │ │ │ - ldrshteq lr, [r4], #-188 @ 0xffffff44 │ │ │ │ - rsbseq lr, r4, r2, asr ip │ │ │ │ - rsbseq sp, r4, r0, ror #31 │ │ │ │ - @ instruction: 0x0074e094 │ │ │ │ + rsbseq lr, r4, r8, ror #21 │ │ │ │ + ldrhteq lr, [r4], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq lr, r4, r0, ror r3 │ │ │ │ + rsbseq lr, r4, lr, asr #21 │ │ │ │ + rsbseq lr, r4, r8, lsl #22 │ │ │ │ + rsbseq lr, r4, sl, ror r2 │ │ │ │ + rsbseq lr, r4, ip, lsr #6 │ │ │ │ + ldrshteq lr, [r4], #-160 @ 0xffffff60 │ │ │ │ + rsbseq lr, r4, r6, lsr fp │ │ │ │ + rsbseq lr, r4, sl, lsr r2 │ │ │ │ + rsbseq lr, r4, lr, ror #5 │ │ │ │ + rsbseq lr, r4, r6, lsr #22 │ │ │ │ + rsbseq lr, r4, r4, ror #22 │ │ │ │ + ldrshteq lr, [r4], #-16 │ │ │ │ + rsbseq lr, r4, r4, lsr #5 │ │ │ │ + rsbseq lr, r4, lr, asr #22 │ │ │ │ + rsbseq lr, r4, ip, ror fp │ │ │ │ + ldrhteq lr, [r4], #-20 @ 0xffffffec │ │ │ │ + rsbseq lr, r4, r8, ror #4 │ │ │ │ + rsbseq lr, r4, sl, ror #22 │ │ │ │ + rsbseq lr, r4, ip, lsr #23 │ │ │ │ + rsbseq lr, r4, r8, ror r1 │ │ │ │ + rsbseq lr, r4, ip, lsr #4 │ │ │ │ + rsbseq lr, r4, r4, ror #23 │ │ │ │ + rsbseq lr, r4, lr, lsl #23 │ │ │ │ + rsbseq lr, r4, r2, lsr r1 │ │ │ │ + rsbseq lr, r4, r6, ror #3 │ │ │ │ + rsbseq lr, r4, ip, asr #23 │ │ │ │ + ldrshteq lr, [r4], #-190 @ 0xffffff42 │ │ │ │ + ldrshteq lr, [r4], #-6 │ │ │ │ + rsbseq lr, r4, sl, lsr #3 │ │ │ │ + ldrsbteq lr, [r4], #-190 @ 0xffffff42 │ │ │ │ + rsbseq lr, r4, r4, asr ip │ │ │ │ + ldrhteq lr, [r4], #-0 │ │ │ │ + rsbseq lr, r4, r4, ror #2 │ │ │ │ + rsbseq lr, r4, r0, asr #24 │ │ │ │ + rsbseq sp, r4, r2, ror #6 │ │ │ │ + rsbseq lr, r4, sl, rrx │ │ │ │ + rsbseq lr, r4, lr, lsl r1 │ │ │ │ + rsbseq lr, r4, ip, lsl ip │ │ │ │ + rsbseq sp, r4, sl, ror r3 │ │ │ │ + rsbseq lr, r4, r2, lsr #32 │ │ │ │ + ldrsbteq lr, [r4], #-6 │ │ │ │ + rsbseq lr, r4, r0, lsl #24 │ │ │ │ + rsbseq lr, r4, r6, asr ip │ │ │ │ + rsbseq sp, r4, r4, ror #31 │ │ │ │ + @ instruction: 0x0074e098 │ │ │ │ @ instruction: 0xf1054afa │ │ │ │ ldmibmi sl!, {r4, r6, r7, r8, r9}^ │ │ │ │ streq lr, [r0], -sp, asr #19 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0926602 │ │ │ │ @ instruction: 0x4604f217 │ │ │ │ @@ -136868,79 +136868,79 @@ │ │ │ │ strtmi r4, [r1], -r7, asr #16 │ │ │ │ @ instruction: 0xf77f4478 │ │ │ │ @ instruction: 0xf7fefcc7 │ │ │ │ svclt 0x0000bed5 │ │ │ │ ... │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ - rsbseq lr, r4, r0, lsr sl │ │ │ │ - rsbseq lr, r4, sl, ror sl │ │ │ │ + rsbseq lr, r4, r4, lsr sl │ │ │ │ + rsbseq lr, r4, lr, ror sl │ │ │ │ + @ instruction: 0x0074dd9a │ │ │ │ + rsbseq sp, r4, lr, asr #28 │ │ │ │ + rsbseq lr, r4, r6, ror #20 │ │ │ │ + @ instruction: 0x0074ea98 │ │ │ │ + rsbseq sp, r4, sl, asr sp │ │ │ │ + rsbseq sp, r4, lr, lsl #28 │ │ │ │ + rsbseq lr, r4, r8, lsl #21 │ │ │ │ + rsbseq lr, r4, r6, asr #21 │ │ │ │ + rsbseq sp, r4, lr, lsl sp │ │ │ │ + ldrsbteq sp, [r4], #-210 @ 0xffffff2e │ │ │ │ + ldrhteq lr, [r4], #-160 @ 0xffffff60 │ │ │ │ + ldrshteq lr, [r4], #-166 @ 0xffffff5a │ │ │ │ + rsbseq sp, r4, r2, ror #25 │ │ │ │ @ instruction: 0x0074dd96 │ │ │ │ - rsbseq sp, r4, sl, asr #28 │ │ │ │ - rsbseq lr, r4, r2, ror #20 │ │ │ │ - @ instruction: 0x0074ea94 │ │ │ │ - rsbseq sp, r4, r6, asr sp │ │ │ │ - rsbseq sp, r4, sl, lsl #28 │ │ │ │ - rsbseq lr, r4, r4, lsl #21 │ │ │ │ - rsbseq lr, r4, r2, asr #21 │ │ │ │ - rsbseq sp, r4, sl, lsl sp │ │ │ │ - rsbseq sp, r4, lr, asr #27 │ │ │ │ - rsbseq lr, r4, ip, lsr #21 │ │ │ │ - ldrshteq lr, [r4], #-162 @ 0xffffff5e │ │ │ │ - ldrsbteq sp, [r4], #-206 @ 0xffffff32 │ │ │ │ - @ instruction: 0x0074dd92 │ │ │ │ - ldrsbteq lr, [r4], #-172 @ 0xffffff54 │ │ │ │ - rsbseq lr, r4, r6, lsl #22 │ │ │ │ - rsbseq sp, r4, r2, lsr #25 │ │ │ │ - rsbseq sp, r4, r6, asr sp │ │ │ │ - ldrshteq lr, [r4], #-164 @ 0xffffff5c │ │ │ │ - rsbseq lr, r4, r6, asr #22 │ │ │ │ - rsbseq sp, r4, r6, ror #24 │ │ │ │ - rsbseq sp, r4, sl, lsl sp │ │ │ │ - rsbseq lr, r4, r0, lsr fp │ │ │ │ - rsbseq lr, r4, r6, ror fp │ │ │ │ - rsbseq sp, r4, sl, lsr #24 │ │ │ │ - ldrsbteq sp, [r4], #-206 @ 0xffffff32 │ │ │ │ - rsbseq lr, r4, r2, ror #22 │ │ │ │ - ldrhteq lr, [r4], #-184 @ 0xffffff48 │ │ │ │ - rsbseq sp, r4, r4, ror #23 │ │ │ │ - @ instruction: 0x0074dc98 │ │ │ │ - @ instruction: 0x0074eb9e │ │ │ │ - rsbseq lr, r4, ip, asr #23 │ │ │ │ + rsbseq lr, r4, r0, ror #21 │ │ │ │ + rsbseq lr, r4, sl, lsl #22 │ │ │ │ + rsbseq sp, r4, r6, lsr #25 │ │ │ │ + rsbseq sp, r4, sl, asr sp │ │ │ │ + ldrshteq lr, [r4], #-168 @ 0xffffff58 │ │ │ │ + rsbseq lr, r4, sl, asr #22 │ │ │ │ + rsbseq sp, r4, sl, ror #24 │ │ │ │ + rsbseq sp, r4, lr, lsl sp │ │ │ │ + rsbseq lr, r4, r4, lsr fp │ │ │ │ + rsbseq lr, r4, sl, ror fp │ │ │ │ + rsbseq sp, r4, lr, lsr #24 │ │ │ │ + rsbseq sp, r4, r2, ror #25 │ │ │ │ + rsbseq lr, r4, r6, ror #22 │ │ │ │ + ldrhteq lr, [r4], #-188 @ 0xffffff44 │ │ │ │ + rsbseq sp, r4, r8, ror #23 │ │ │ │ + @ instruction: 0x0074dc9c │ │ │ │ + rsbseq lr, r4, r2, lsr #23 │ │ │ │ + ldrsbteq lr, [r4], #-176 @ 0xffffff50 │ │ │ │ + rsbseq sp, r4, ip, lsr #23 │ │ │ │ + rsbseq sp, r4, r0, ror #24 │ │ │ │ + ldrhteq lr, [r4], #-186 @ 0xffffff46 │ │ │ │ + ldrshteq lr, [r4], #-184 @ 0xffffff48 │ │ │ │ + rsbseq sp, r4, r0, ror fp │ │ │ │ + rsbseq sp, r4, r4, lsr #24 │ │ │ │ + rsbseq lr, r4, r6, ror #23 │ │ │ │ + rsbseq lr, r4, r8, lsl ip │ │ │ │ + rsbseq sp, r4, r4, lsr fp │ │ │ │ + rsbseq sp, r4, r8, ror #23 │ │ │ │ + rsbseq lr, r4, r0, lsl #24 │ │ │ │ + rsbseq lr, r4, r6, lsr ip │ │ │ │ + ldrshteq sp, [r4], #-164 @ 0xffffff5c │ │ │ │ rsbseq sp, r4, r8, lsr #23 │ │ │ │ - rsbseq sp, r4, ip, asr ip │ │ │ │ - ldrhteq lr, [r4], #-182 @ 0xffffff4a │ │ │ │ - ldrshteq lr, [r4], #-180 @ 0xffffff4c │ │ │ │ + rsbseq lr, r4, r6, lsr #24 │ │ │ │ + rsbseq lr, r4, r4, ror ip │ │ │ │ + ldrhteq sp, [r4], #-168 @ 0xffffff58 │ │ │ │ rsbseq sp, r4, ip, ror #22 │ │ │ │ - rsbseq sp, r4, r0, lsr #24 │ │ │ │ - rsbseq lr, r4, r2, ror #23 │ │ │ │ - rsbseq lr, r4, r4, lsl ip │ │ │ │ - rsbseq sp, r4, r0, lsr fp │ │ │ │ - rsbseq sp, r4, r4, ror #23 │ │ │ │ - ldrshteq lr, [r4], #-188 @ 0xffffff44 │ │ │ │ - rsbseq lr, r4, r2, lsr ip │ │ │ │ - ldrshteq sp, [r4], #-160 @ 0xffffff60 │ │ │ │ - rsbseq sp, r4, r4, lsr #23 │ │ │ │ - rsbseq lr, r4, r2, lsr #24 │ │ │ │ - rsbseq lr, r4, r0, ror ip │ │ │ │ - ldrhteq sp, [r4], #-164 @ 0xffffff5c │ │ │ │ - rsbseq sp, r4, r8, ror #22 │ │ │ │ @ instruction: 0xffffb011 │ │ │ │ - rsbseq lr, r4, r8, asr ip │ │ │ │ - ldrhteq sp, [r4], #-222 @ 0xffffff22 │ │ │ │ - rsbseq sp, r4, r2, ror sl │ │ │ │ - rsbseq sp, r4, r6, lsr #22 │ │ │ │ - rsbseq lr, r4, r0, asr #24 │ │ │ │ - rsbseq sp, r4, lr, lsr #27 │ │ │ │ - rsbseq sp, r4, r6, lsr sl │ │ │ │ - rsbseq sp, r4, sl, ror #21 │ │ │ │ - rsbseq lr, r4, r2, asr ip │ │ │ │ - @ instruction: 0x0074dd94 │ │ │ │ - ldrshteq sp, [r4], #-152 @ 0xffffff68 │ │ │ │ - rsbseq sp, r4, ip, lsr #21 │ │ │ │ + rsbseq lr, r4, ip, asr ip │ │ │ │ + rsbseq sp, r4, r2, asr #27 │ │ │ │ + rsbseq sp, r4, r6, ror sl │ │ │ │ + rsbseq sp, r4, sl, lsr #22 │ │ │ │ + rsbseq lr, r4, r4, asr #24 │ │ │ │ + ldrhteq sp, [r4], #-210 @ 0xffffff2e │ │ │ │ + rsbseq sp, r4, sl, lsr sl │ │ │ │ + rsbseq sp, r4, lr, ror #21 │ │ │ │ + rsbseq lr, r4, r6, asr ip │ │ │ │ + @ instruction: 0x0074dd98 │ │ │ │ + ldrshteq sp, [r4], #-156 @ 0xffffff64 │ │ │ │ + ldrhteq sp, [r4], #-160 @ 0xffffff60 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febef6e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7feb082 │ │ │ │ stmdacs r1, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -136951,16 +136951,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf77f300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 7, cr15, [sl], {127} @ 0x7f │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - @ instruction: 0x0074d89e │ │ │ │ - rsbseq sp, r4, r2, asr r9 │ │ │ │ + rsbseq sp, r4, r2, lsr #17 │ │ │ │ + rsbseq sp, r4, r6, asr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d39f0 >::_M_default_append(unsigned int)@@Base+0x50e5c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ad6874 │ │ │ │ vqrdmulh.s32 d4, d29, d13[1] │ │ │ │ stclmi 13, cr4, [sp], #592 @ 0x250 │ │ │ │ @@ -137197,26 +137197,26 @@ │ │ │ │ @ instruction: 0xf976f77f │ │ │ │ @ instruction: 0x46394811 │ │ │ │ @ instruction: 0xf77f4478 │ │ │ │ @ instruction: 0xe73bfa31 │ │ │ │ ... │ │ │ │ addeq r6, r0, r0, asr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r4, sl, asr #22 │ │ │ │ - rsbseq sp, r4, sl, asr #14 │ │ │ │ - @ instruction: 0x0074ea9e │ │ │ │ - rsbseq lr, r4, r0, ror #20 │ │ │ │ - rsbseq sp, r4, r2, asr r6 │ │ │ │ - rsbseq sp, r4, r6, lsl #14 │ │ │ │ + rsbseq sp, r4, lr, asr #22 │ │ │ │ + rsbseq sp, r4, lr, asr #14 │ │ │ │ + rsbseq lr, r4, r2, lsr #21 │ │ │ │ + rsbseq lr, r4, r4, ror #20 │ │ │ │ + rsbseq sp, r4, r6, asr r6 │ │ │ │ + rsbseq sp, r4, sl, lsl #14 │ │ │ │ addeq r6, r0, r0, lsr #5 │ │ │ │ - rsbseq sp, r4, r4, asr r5 │ │ │ │ - rsbseq sp, r4, r8, lsl #12 │ │ │ │ - ldrsbteq lr, [r4], #-136 @ 0xffffff78 │ │ │ │ - rsbseq sp, r4, ip, asr #9 │ │ │ │ - rsbseq sp, r4, r0, lsl #11 │ │ │ │ + rsbseq sp, r4, r8, asr r5 │ │ │ │ + rsbseq sp, r4, ip, lsl #12 │ │ │ │ + ldrsbteq lr, [r4], #-140 @ 0xffffff74 │ │ │ │ + ldrsbteq sp, [r4], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq sp, r4, r4, lsl #11 │ │ │ │ @ instruction: 0xf6414630 │ │ │ │ @ instruction: 0xf08c744d │ │ │ │ @ instruction: 0xf8dff2a5 │ │ │ │ andcs r3, r8, #100, 8 @ 0x64000000 │ │ │ │ ldrbtmi r4, [fp], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf77d9400 │ │ │ │ blls 656c64 │ │ │ │ @@ -137492,49 +137492,49 @@ │ │ │ │ ldrtmi r4, [r9], -r9, lsr #16 │ │ │ │ @ instruction: 0xf77e4478 │ │ │ │ strbt pc, [sp], #4067 @ 0xfe3 @ │ │ │ │ bleq d4890 │ │ │ │ svclt 0x0000e7ac │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq sp, r4, lr, ror #9 │ │ │ │ - rsbseq sp, r4, r2, ror #7 │ │ │ │ - @ instruction: 0x0074d496 │ │ │ │ - rsbseq sp, r4, r8, asr #7 │ │ │ │ - rsbseq sp, r4, ip, ror r4 │ │ │ │ - rsbseq lr, r4, r6, ror #14 │ │ │ │ - rsbseq sp, r4, sl, lsl #5 │ │ │ │ - rsbseq sp, r4, lr, lsr r3 │ │ │ │ + ldrshteq sp, [r4], #-66 @ 0xffffffbe │ │ │ │ + rsbseq sp, r4, r6, ror #7 │ │ │ │ + @ instruction: 0x0074d49a │ │ │ │ + rsbseq sp, r4, ip, asr #7 │ │ │ │ + rsbseq sp, r4, r0, lsl #9 │ │ │ │ + rsbseq lr, r4, sl, ror #14 │ │ │ │ + rsbseq sp, r4, lr, lsl #5 │ │ │ │ + rsbseq sp, r4, r2, asr #6 │ │ │ │ + rsbseq sp, r4, sl, ror #4 │ │ │ │ + rsbseq sp, r4, lr, lsl r3 │ │ │ │ + rsbseq sp, r4, r2, lsr #4 │ │ │ │ + ldrsbteq sp, [r4], #-38 @ 0xffffffda │ │ │ │ + rsbseq sp, r4, r6, ror #3 │ │ │ │ + @ instruction: 0x0074d29a │ │ │ │ + rsbseq sp, r4, ip, asr #3 │ │ │ │ + rsbseq sp, r4, r0, lsl #5 │ │ │ │ + ldrhteq sp, [r4], #-18 @ 0xffffffee │ │ │ │ rsbseq sp, r4, r6, ror #4 │ │ │ │ - rsbseq sp, r4, sl, lsl r3 │ │ │ │ - rsbseq sp, r4, lr, lsl r2 │ │ │ │ - ldrsbteq sp, [r4], #-34 @ 0xffffffde │ │ │ │ - rsbseq sp, r4, r2, ror #3 │ │ │ │ - @ instruction: 0x0074d296 │ │ │ │ - rsbseq sp, r4, r8, asr #3 │ │ │ │ - rsbseq sp, r4, ip, ror r2 │ │ │ │ - rsbseq sp, r4, lr, lsr #3 │ │ │ │ - rsbseq sp, r4, r2, ror #4 │ │ │ │ - @ instruction: 0x0074d194 │ │ │ │ - rsbseq sp, r4, r8, asr #4 │ │ │ │ - rsbseq sp, r4, r0, asr #2 │ │ │ │ - ldrshteq sp, [r4], #-20 @ 0xffffffec │ │ │ │ - rsbseq sp, r4, r6, lsr #2 │ │ │ │ - ldrsbteq sp, [r4], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq sp, r4, ip, lsl #2 │ │ │ │ - rsbseq sp, r4, r0, asr #3 │ │ │ │ - rsbseq sp, r4, r8, lsr #1 │ │ │ │ - rsbseq sp, r4, ip, asr r1 │ │ │ │ - rsbseq sp, r4, lr, lsl #2 │ │ │ │ - rsbseq sp, r4, r4, rrx │ │ │ │ - rsbseq sp, r4, r8, lsl r1 │ │ │ │ - rsbseq sp, r4, sl, asr #32 │ │ │ │ - ldrshteq sp, [r4], #-14 │ │ │ │ - rsbseq sp, r4, r0, lsr r0 │ │ │ │ - rsbseq sp, r4, r4, ror #1 │ │ │ │ + @ instruction: 0x0074d198 │ │ │ │ + rsbseq sp, r4, ip, asr #4 │ │ │ │ + rsbseq sp, r4, r4, asr #2 │ │ │ │ + ldrshteq sp, [r4], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq sp, r4, sl, lsr #2 │ │ │ │ + ldrsbteq sp, [r4], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq sp, r4, r0, lsl r1 │ │ │ │ + rsbseq sp, r4, r4, asr #3 │ │ │ │ + rsbseq sp, r4, ip, lsr #1 │ │ │ │ + rsbseq sp, r4, r0, ror #2 │ │ │ │ + rsbseq sp, r4, r2, lsl r1 │ │ │ │ + rsbseq sp, r4, r8, rrx │ │ │ │ + rsbseq sp, r4, ip, lsl r1 │ │ │ │ + rsbseq sp, r4, lr, asr #32 │ │ │ │ + rsbseq sp, r4, r2, lsl #2 │ │ │ │ + rsbseq sp, r4, r4, lsr r0 │ │ │ │ + rsbseq sp, r4, r8, ror #1 │ │ │ │ @ instruction: 0x46309b18 │ │ │ │ strne pc, [ip, #-2269] @ 0xfffff723 │ │ │ │ @ instruction: 0xf8d39a14 │ │ │ │ mrsls r9, (UNDEF: 10) │ │ │ │ strne pc, [r8, #-2269] @ 0xfffff723 │ │ │ │ @ instruction: 0xf8dd9109 │ │ │ │ stmib sp, {r2, r8, sl, ip}^ │ │ │ │ @@ -137665,32 +137665,32 @@ │ │ │ │ ldmdami r8, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf77e4478 │ │ │ │ @ instruction: 0xf7fffe85 │ │ │ │ @ instruction: 0xf778bb8f │ │ │ │ svclt 0x0000eb10 │ │ │ │ ... │ │ │ │ - rsbseq ip, r4, r2, lsr #30 │ │ │ │ - ldrsbteq ip, [r4], #-246 @ 0xffffff0a │ │ │ │ - rsbseq ip, r4, r8, lsl #30 │ │ │ │ - @ instruction: 0x0074e194 │ │ │ │ - @ instruction: 0x0074ce96 │ │ │ │ - rsbseq ip, r4, sl, asr #30 │ │ │ │ - rsbseq ip, r4, r8, ror lr │ │ │ │ - rsbseq r9, r4, ip, lsr r9 │ │ │ │ - rsbseq ip, r4, lr, asr lr │ │ │ │ - rsbseq lr, r4, r2, asr #2 │ │ │ │ - rsbseq ip, r4, ip, lsl lr │ │ │ │ - ldrsbteq ip, [r4], #-224 @ 0xffffff20 │ │ │ │ - ldrhteq ip, [r4], #-210 @ 0xffffff2e │ │ │ │ - rsbseq ip, r4, r6, ror #28 │ │ │ │ - @ instruction: 0x0074cd94 │ │ │ │ - rsbseq ip, r4, r8, asr #28 │ │ │ │ - rsbseq ip, r4, r6, ror sp │ │ │ │ - rsbseq ip, r4, r8, lsr #28 │ │ │ │ + rsbseq ip, r4, r6, lsr #30 │ │ │ │ + ldrsbteq ip, [r4], #-250 @ 0xffffff06 │ │ │ │ + rsbseq ip, r4, ip, lsl #30 │ │ │ │ + @ instruction: 0x0074e198 │ │ │ │ + @ instruction: 0x0074ce9a │ │ │ │ + rsbseq ip, r4, lr, asr #30 │ │ │ │ + rsbseq ip, r4, ip, ror lr │ │ │ │ + rsbseq r9, r4, r0, asr #18 │ │ │ │ + rsbseq ip, r4, r2, ror #28 │ │ │ │ + rsbseq lr, r4, r6, asr #2 │ │ │ │ + rsbseq ip, r4, r0, lsr #28 │ │ │ │ + ldrsbteq ip, [r4], #-228 @ 0xffffff1c │ │ │ │ + ldrhteq ip, [r4], #-214 @ 0xffffff2a │ │ │ │ + rsbseq ip, r4, sl, ror #28 │ │ │ │ + @ instruction: 0x0074cd98 │ │ │ │ + rsbseq ip, r4, ip, asr #28 │ │ │ │ + rsbseq ip, r4, sl, ror sp │ │ │ │ + rsbseq ip, r4, ip, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf02ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ strls r9, [r1], #-3089 @ 0xfffff3ef │ │ │ │ @@ -137940,15 +137940,15 @@ │ │ │ │ @ instruction: 0xe7e4d0f4 │ │ │ │ @ instruction: 0x1181f890 │ │ │ │ @ instruction: 0xd1a60789 │ │ │ │ svclt 0x0000e7b3 │ │ │ │ ... │ │ │ │ addeq r5, r0, r0, lsl #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r4, r4, ror pc │ │ │ │ + rsbseq ip, r4, r8, ror pc │ │ │ │ addeq r5, r0, r2, ror r6 │ │ │ │ blvs ff154f88 │ │ │ │ blx 4d5080 │ │ │ │ svcge 0x006cf67f │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ mrc 6, 5, r4, cr7, cr10, {2} │ │ │ │ @ instruction: 0xf8de5b00 │ │ │ │ @@ -138184,26 +138184,26 @@ │ │ │ │ @ instruction: 0x46214811 │ │ │ │ @ instruction: 0xf77e4478 │ │ │ │ ldr pc, [r6, #2677] @ 0xa75 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ tstls r0, #0, 18 │ │ │ │ @ instruction: 0xf777e645 │ │ │ │ svclt 0x0000eefc │ │ │ │ - rsbseq ip, r4, r6, lsl #18 │ │ │ │ - rsbseq ip, r4, r6, lsr #15 │ │ │ │ - rsbseq ip, r4, sl, asr r8 │ │ │ │ - rsbseq ip, r4, r8, lsl #14 │ │ │ │ - ldrhteq ip, [r4], #-122 @ 0xffffff86 │ │ │ │ - ldrshteq ip, [r4], #-86 @ 0xffffffaa │ │ │ │ - rsbseq ip, r4, sl, lsr #13 │ │ │ │ - rsbseq ip, r4, r6, asr r6 │ │ │ │ - rsbseq ip, r4, sl, ror r5 │ │ │ │ - rsbseq ip, r4, ip, lsr #12 │ │ │ │ - rsbseq ip, r4, r4, asr r5 │ │ │ │ - rsbseq ip, r4, r8, lsl #12 │ │ │ │ + rsbseq ip, r4, sl, lsl #18 │ │ │ │ + rsbseq ip, r4, sl, lsr #15 │ │ │ │ + rsbseq ip, r4, lr, asr r8 │ │ │ │ + rsbseq ip, r4, ip, lsl #14 │ │ │ │ + ldrhteq ip, [r4], #-126 @ 0xffffff82 │ │ │ │ + ldrshteq ip, [r4], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq ip, r4, lr, lsr #13 │ │ │ │ + rsbseq ip, r4, sl, asr r6 │ │ │ │ + rsbseq ip, r4, lr, ror r5 │ │ │ │ + rsbseq ip, r4, r0, lsr r6 │ │ │ │ + rsbseq ip, r4, r8, asr r5 │ │ │ │ + rsbseq ip, r4, ip, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf0ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ strls r9, [r1], #-3091 @ 0xfffff3ed │ │ │ │ @@ -138224,16 +138224,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf966f77e │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf77e4478 │ │ │ │ blls 498198 │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq ip, r4, ip, lsr #9 │ │ │ │ - rsbseq ip, r4, r0, ror #10 │ │ │ │ + ldrhteq ip, [r4], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq ip, r4, r4, ror #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x469bb09b │ │ │ │ strmi r4, [r4], -lr, ror #23 │ │ │ │ andsne lr, r1, #3358720 @ 0x334000 │ │ │ │ @@ -138471,41 +138471,41 @@ │ │ │ │ @ instruction: 0xf77e4478 │ │ │ │ @ instruction: 0xe6f5f839 │ │ │ │ stcl 7, cr15, [r4], {119} @ 0x77 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r5, r0, ip, asr #1 │ │ │ │ - rsbseq sp, r4, r8, lsr r1 │ │ │ │ - rsbseq ip, r4, r4, ror #14 │ │ │ │ - rsbseq ip, r4, r2, asr #6 │ │ │ │ - ldrshteq ip, [r4], #-54 @ 0xffffffca │ │ │ │ - rsbseq ip, r4, lr, ror #5 │ │ │ │ - rsbseq ip, r4, r2, lsr #7 │ │ │ │ + rsbseq sp, r4, ip, lsr r1 │ │ │ │ + rsbseq ip, r4, r8, ror #14 │ │ │ │ + rsbseq ip, r4, r6, asr #6 │ │ │ │ + ldrshteq ip, [r4], #-58 @ 0xffffffc6 │ │ │ │ + ldrshteq ip, [r4], #-34 @ 0xffffffde │ │ │ │ + rsbseq ip, r4, r6, lsr #7 │ │ │ │ addeq r4, r0, ip, lsr pc │ │ │ │ - rsbseq ip, r4, sl, lsr #5 │ │ │ │ - rsbseq ip, r4, lr, asr r3 │ │ │ │ - @ instruction: 0x0074c290 │ │ │ │ - rsbseq ip, r4, r4, asr #6 │ │ │ │ - rsbseq ip, r4, sl, asr #4 │ │ │ │ - ldrshteq ip, [r4], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq ip, r4, ip, lsl r2 │ │ │ │ - ldrsbteq ip, [r4], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq ip, r4, r6, lsl #3 │ │ │ │ - rsbseq ip, r4, sl, lsr r2 │ │ │ │ - rsbseq ip, r4, ip, ror #2 │ │ │ │ + rsbseq ip, r4, lr, lsr #5 │ │ │ │ + rsbseq ip, r4, r2, ror #6 │ │ │ │ + @ instruction: 0x0074c294 │ │ │ │ + rsbseq ip, r4, r8, asr #6 │ │ │ │ + rsbseq ip, r4, lr, asr #4 │ │ │ │ + rsbseq ip, r4, r2, lsl #6 │ │ │ │ rsbseq ip, r4, r0, lsr #4 │ │ │ │ - rsbseq ip, r4, r2, asr r1 │ │ │ │ - rsbseq sp, r4, r4, lsr #10 │ │ │ │ - rsbseq ip, r4, r2, lsr r1 │ │ │ │ - rsbseq sp, r4, r6, lsr #10 │ │ │ │ - rsbseq ip, r4, r8, lsl r1 │ │ │ │ - ldrshteq sp, [r4], #-60 @ 0xffffffc4 │ │ │ │ - ldrsbteq ip, [r4], #-12 │ │ │ │ - @ instruction: 0x0074c190 │ │ │ │ + ldrsbteq ip, [r4], #-36 @ 0xffffffdc │ │ │ │ + rsbseq ip, r4, sl, lsl #3 │ │ │ │ + rsbseq ip, r4, lr, lsr r2 │ │ │ │ + rsbseq ip, r4, r0, ror r1 │ │ │ │ + rsbseq ip, r4, r4, lsr #4 │ │ │ │ + rsbseq ip, r4, r6, asr r1 │ │ │ │ + rsbseq sp, r4, r8, lsr #10 │ │ │ │ + rsbseq ip, r4, r6, lsr r1 │ │ │ │ + rsbseq sp, r4, sl, lsr #10 │ │ │ │ + rsbseq ip, r4, ip, lsl r1 │ │ │ │ + rsbseq sp, r4, r0, lsl #8 │ │ │ │ + rsbseq ip, r4, r0, ror #1 │ │ │ │ + @ instruction: 0x0074c194 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ addslt r4, sp, r8, ror #27 │ │ │ │ ldrmi r4, [sl], r8, ror #25 │ │ │ │ movwcs r4, #1149 @ 0x47d │ │ │ │ @@ -138736,39 +138736,39 @@ │ │ │ │ @ instruction: 0x4641481f │ │ │ │ @ instruction: 0xf77d4478 │ │ │ │ ldrb pc, [r3], r3, lsr #28 @ │ │ │ │ b fec57ef0 │ │ │ │ ... │ │ │ │ umulleq r4, r0, r0, ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r4, sl, asr #25 │ │ │ │ - @ instruction: 0x0074d392 │ │ │ │ + rsbseq ip, r4, lr, asr #25 │ │ │ │ + @ instruction: 0x0074d396 │ │ │ │ addeq r4, r0, r4, asr fp │ │ │ │ - rsbseq sp, r4, r4, lsr r3 │ │ │ │ - rsbseq fp, r4, r8, lsl #29 │ │ │ │ - rsbseq fp, r4, ip, lsr pc │ │ │ │ - rsbseq sp, r4, r6, lsl #5 │ │ │ │ - rsbseq fp, r4, ip, asr #28 │ │ │ │ - rsbseq fp, r4, r0, lsl #30 │ │ │ │ - rsbseq fp, r4, lr, lsl #28 │ │ │ │ - rsbseq fp, r4, r2, asr #29 │ │ │ │ - rsbseq fp, r4, r2, ror #26 │ │ │ │ - rsbseq fp, r4, r6, lsl lr │ │ │ │ - rsbseq fp, r4, r8, asr #26 │ │ │ │ - ldrshteq fp, [r4], #-220 @ 0xffffff24 │ │ │ │ - rsbseq fp, r4, lr, lsr #26 │ │ │ │ - rsbseq fp, r4, r2, ror #27 │ │ │ │ - rsbseq fp, r4, r4, lsl sp │ │ │ │ - rsbseq fp, r4, r8, asr #27 │ │ │ │ - ldrshteq fp, [r4], #-202 @ 0xffffff36 │ │ │ │ - rsbseq fp, r4, lr, lsr #27 │ │ │ │ - rsbseq fp, r4, r0, ror #25 │ │ │ │ - @ instruction: 0x0074bd94 │ │ │ │ - ldrhteq fp, [r4], #-192 @ 0xffffff40 │ │ │ │ - rsbseq fp, r4, r4, ror #26 │ │ │ │ + rsbseq sp, r4, r8, lsr r3 │ │ │ │ + rsbseq fp, r4, ip, lsl #29 │ │ │ │ + rsbseq fp, r4, r0, asr #30 │ │ │ │ + rsbseq sp, r4, sl, lsl #5 │ │ │ │ + rsbseq fp, r4, r0, asr lr │ │ │ │ + rsbseq fp, r4, r4, lsl #30 │ │ │ │ + rsbseq fp, r4, r2, lsl lr │ │ │ │ + rsbseq fp, r4, r6, asr #29 │ │ │ │ + rsbseq fp, r4, r6, ror #26 │ │ │ │ + rsbseq fp, r4, sl, lsl lr │ │ │ │ + rsbseq fp, r4, ip, asr #26 │ │ │ │ + rsbseq fp, r4, r0, lsl #28 │ │ │ │ + rsbseq fp, r4, r2, lsr sp │ │ │ │ + rsbseq fp, r4, r6, ror #27 │ │ │ │ + rsbseq fp, r4, r8, lsl sp │ │ │ │ + rsbseq fp, r4, ip, asr #27 │ │ │ │ + ldrshteq fp, [r4], #-206 @ 0xffffff32 │ │ │ │ + ldrhteq fp, [r4], #-210 @ 0xffffff2e │ │ │ │ + rsbseq fp, r4, r4, ror #25 │ │ │ │ + @ instruction: 0x0074bd98 │ │ │ │ + ldrhteq fp, [r4], #-196 @ 0xffffff3c │ │ │ │ + rsbseq fp, r4, r8, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ orreq pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ bmi ff02bbe8 │ │ │ │ ldclmi 6, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ blmi fefebc0c │ │ │ │ @@ -138958,33 +138958,33 @@ │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf08aa000 │ │ │ │ movwcs pc, #1791 @ 0x6ff @ │ │ │ │ smlaldx r6, r6, fp, r0 @ │ │ │ │ stmia lr!, {r0, r1, r2, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r4, r0, ip, ror #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x0074d09a │ │ │ │ - rsbseq fp, r4, r4, lsr #24 │ │ │ │ - rsbseq sp, r4, lr, asr r1 │ │ │ │ - ldrhteq fp, [r4], #-168 @ 0xffffff58 │ │ │ │ - rsbseq fp, r4, ip, ror #22 │ │ │ │ - ldrsbteq ip, [r4], #-246 @ 0xffffff0a │ │ │ │ + @ instruction: 0x0074d09e │ │ │ │ + rsbseq fp, r4, r8, lsr #24 │ │ │ │ + rsbseq sp, r4, r2, ror #2 │ │ │ │ + ldrhteq fp, [r4], #-172 @ 0xffffff54 │ │ │ │ + rsbseq fp, r4, r0, ror fp │ │ │ │ + ldrsbteq ip, [r4], #-250 @ 0xffffff06 │ │ │ │ addeq r4, r0, ip, ror #13 │ │ │ │ - rsbseq ip, r4, r4, asr #30 │ │ │ │ - rsbseq fp, r4, r8, asr #20 │ │ │ │ - ldrshteq fp, [r4], #-172 @ 0xffffff54 │ │ │ │ - rsbseq ip, r4, sl, lsl #14 │ │ │ │ - ldrhteq ip, [r4], #-254 @ 0xffffff02 │ │ │ │ - rsbseq ip, r4, r6, asr #31 │ │ │ │ - rsbseq ip, r4, r0, ror pc │ │ │ │ - rsbseq ip, r4, r4, asr #30 │ │ │ │ - rsbseq r7, r9, r8, asr #22 │ │ │ │ - rsbseq ip, r4, lr, asr pc │ │ │ │ - rsbseq ip, r4, r4, asr #29 │ │ │ │ - @ instruction: 0x0074cf90 │ │ │ │ + rsbseq ip, r4, r8, asr #30 │ │ │ │ + rsbseq fp, r4, ip, asr #20 │ │ │ │ + rsbseq fp, r4, r0, lsl #22 │ │ │ │ + rsbseq ip, r4, lr, lsl #14 │ │ │ │ + rsbseq ip, r4, r2, asr #31 │ │ │ │ + rsbseq ip, r4, sl, asr #31 │ │ │ │ + rsbseq ip, r4, r4, ror pc │ │ │ │ + rsbseq ip, r4, r8, asr #30 │ │ │ │ + rsbseq r7, r9, ip, asr #22 │ │ │ │ + rsbseq ip, r4, r2, ror #30 │ │ │ │ + rsbseq ip, r4, r8, asr #29 │ │ │ │ + @ instruction: 0x0074cf94 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf16f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3086 @ 0xfffff3f2 │ │ │ │ strls r9, [r1], #-3087 @ 0xfffff3f1 │ │ │ │ @@ -139022,16 +139022,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx a5837e │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf77d4478 │ │ │ │ blls 419518 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq fp, r4, ip, lsr #16 │ │ │ │ - rsbseq fp, r4, r0, ror #17 │ │ │ │ + rsbseq fp, r4, r0, lsr r8 │ │ │ │ + rsbseq fp, r4, r4, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 255a64 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ed88e8 │ │ │ │ stcmi 2, cr15, [ip, #692] @ 0x2b4 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -139331,37 +139331,37 @@ │ │ │ │ @ instruction: 0x4631481d │ │ │ │ @ instruction: 0xf77d4478 │ │ │ │ @ instruction: 0xe6acf97b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r4, r0, r2, asr #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r4, r0, lsr #9 │ │ │ │ - rsbseq fp, r4, ip, asr #21 │ │ │ │ - rsbseq fp, r4, r6, lsr #15 │ │ │ │ - rsbseq ip, r4, lr, lsl #20 │ │ │ │ - rsbseq fp, r4, r4, lsl #12 │ │ │ │ - ldrhteq fp, [r4], #-104 @ 0xffffff98 │ │ │ │ + rsbseq ip, r4, r4, lsr #9 │ │ │ │ + ldrsbteq fp, [r4], #-160 @ 0xffffff60 │ │ │ │ + rsbseq fp, r4, sl, lsr #15 │ │ │ │ + rsbseq ip, r4, r2, lsl sl │ │ │ │ + rsbseq fp, r4, r8, lsl #12 │ │ │ │ + ldrhteq fp, [r4], #-108 @ 0xffffff94 │ │ │ │ addeq r4, r0, r2, asr r2 │ │ │ │ - ldrhteq fp, [r4], #-86 @ 0xffffffaa │ │ │ │ - rsbseq fp, r4, sl, ror #12 │ │ │ │ - rsbseq fp, r4, sl, ror #10 │ │ │ │ - rsbseq ip, r4, r0, asr #24 │ │ │ │ - rsbseq fp, r4, r0, lsl r5 │ │ │ │ - rsbseq fp, r4, r4, asr #11 │ │ │ │ - ldrshteq fp, [r4], #-70 @ 0xffffffba │ │ │ │ - rsbseq fp, r4, sl, lsr #11 │ │ │ │ - rsbseq fp, r4, r2, ror r4 │ │ │ │ - rsbseq fp, r4, r6, lsr #10 │ │ │ │ - rsbseq fp, r4, r8, asr #7 │ │ │ │ - rsbseq fp, r4, ip, ror r4 │ │ │ │ - rsbseq fp, r4, r8, lsr #7 │ │ │ │ - rsbseq fp, r4, ip, asr r4 │ │ │ │ - rsbseq fp, r4, r0, ror #6 │ │ │ │ - rsbseq fp, r4, r4, lsl r4 │ │ │ │ + ldrhteq fp, [r4], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq fp, r4, lr, ror #12 │ │ │ │ + rsbseq fp, r4, lr, ror #10 │ │ │ │ + rsbseq ip, r4, r4, asr #24 │ │ │ │ + rsbseq fp, r4, r4, lsl r5 │ │ │ │ + rsbseq fp, r4, r8, asr #11 │ │ │ │ + ldrshteq fp, [r4], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq fp, r4, lr, lsr #11 │ │ │ │ + rsbseq fp, r4, r6, ror r4 │ │ │ │ + rsbseq fp, r4, sl, lsr #10 │ │ │ │ + rsbseq fp, r4, ip, asr #7 │ │ │ │ + rsbseq fp, r4, r0, lsl #9 │ │ │ │ + rsbseq fp, r4, ip, lsr #7 │ │ │ │ + rsbseq fp, r4, r0, ror #8 │ │ │ │ + rsbseq fp, r4, r4, ror #6 │ │ │ │ + rsbseq fp, r4, r8, lsl r4 │ │ │ │ vtst.8 q10, q1, │ │ │ │ ldrbtmi r1, [r8], #-429 @ 0xfffffe53 │ │ │ │ @ instruction: 0xf77d300c │ │ │ │ ldmdami r7!, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf936f77d │ │ │ │ ldmdami r5!, {r0, r1, r2, r5, r6, r9, sl, sp, lr, pc}^ │ │ │ │ @@ -139476,38 +139476,38 @@ │ │ │ │ mvnne pc, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff96f77c │ │ │ │ @ instruction: 0x4631481a │ │ │ │ @ instruction: 0xf77d4478 │ │ │ │ str pc, [r2, #2129] @ 0x851 │ │ │ │ ldcl 7, cr15, [ip], {118} @ 0x76 │ │ │ │ - ldrsbteq fp, [r4], #-38 @ 0xffffffda │ │ │ │ - rsbseq fp, r4, sl, lsl #7 │ │ │ │ - ldrhteq fp, [r4], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq fp, r4, r0, ror r3 │ │ │ │ - rsbseq fp, r4, r2, lsr #5 │ │ │ │ - rsbseq fp, r4, r6, asr r3 │ │ │ │ - rsbseq fp, r4, r0, lsl #4 │ │ │ │ - ldrhteq fp, [r4], #-36 @ 0xffffffdc │ │ │ │ - rsbseq fp, r4, r6, ror #3 │ │ │ │ - @ instruction: 0x0074b29a │ │ │ │ - rsbseq fp, r4, ip, asr #3 │ │ │ │ - @ instruction: 0x0074c59e │ │ │ │ - ldrhteq fp, [r4], #-20 @ 0xffffffec │ │ │ │ - rsbseq fp, r4, r8, ror #4 │ │ │ │ - @ instruction: 0x0074b19a │ │ │ │ - rsbseq fp, r4, lr, asr #4 │ │ │ │ - rsbseq fp, r4, ip, ror r1 │ │ │ │ - rsbseq ip, r4, r0, ror r5 │ │ │ │ - rsbseq fp, r4, r2, ror #2 │ │ │ │ - rsbseq ip, r4, r6, asr #8 │ │ │ │ - rsbseq fp, r4, r8, asr #2 │ │ │ │ - ldrshteq ip, [r4], #-118 @ 0xffffff8a │ │ │ │ - rsbseq fp, r4, ip, lsl #2 │ │ │ │ - rsbseq fp, r4, r0, asr #3 │ │ │ │ + ldrsbteq fp, [r4], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq fp, r4, lr, lsl #7 │ │ │ │ + rsbseq fp, r4, r0, asr #5 │ │ │ │ + rsbseq fp, r4, r4, ror r3 │ │ │ │ + rsbseq fp, r4, r6, lsr #5 │ │ │ │ + rsbseq fp, r4, sl, asr r3 │ │ │ │ + rsbseq fp, r4, r4, lsl #4 │ │ │ │ + ldrhteq fp, [r4], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq fp, r4, sl, ror #3 │ │ │ │ + @ instruction: 0x0074b29e │ │ │ │ + ldrsbteq fp, [r4], #-16 │ │ │ │ + rsbseq ip, r4, r2, lsr #11 │ │ │ │ + ldrhteq fp, [r4], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq fp, r4, ip, ror #4 │ │ │ │ + @ instruction: 0x0074b19e │ │ │ │ + rsbseq fp, r4, r2, asr r2 │ │ │ │ + rsbseq fp, r4, r0, lsl #3 │ │ │ │ + rsbseq ip, r4, r4, ror r5 │ │ │ │ + rsbseq fp, r4, r6, ror #2 │ │ │ │ + rsbseq ip, r4, sl, asr #8 │ │ │ │ + rsbseq fp, r4, ip, asr #2 │ │ │ │ + ldrshteq ip, [r4], #-122 @ 0xffffff86 │ │ │ │ + rsbseq fp, r4, r0, lsl r1 │ │ │ │ + rsbseq fp, r4, r4, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf1f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3086 @ 0xfffff3f2 │ │ │ │ strls r9, [r2], #-3087 @ 0xfffff3f1 │ │ │ │ @@ -139602,20 +139602,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff5cf77c │ │ │ │ @ instruction: 0xf776e7aa │ │ │ │ svclt 0x0000ebe8 │ │ │ │ umulleq r3, r0, r6, ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r3, r0, r8, lsl ip │ │ │ │ - rsbseq sl, r4, sl, ror #30 │ │ │ │ - rsbseq fp, r4, lr, lsl r0 │ │ │ │ - rsbseq sl, r4, lr, asr #30 │ │ │ │ - rsbseq fp, r4, r2 │ │ │ │ - rsbseq sl, r4, r2, lsr #30 │ │ │ │ - ldrsbteq sl, [r4], #-246 @ 0xffffff0a │ │ │ │ + rsbseq sl, r4, lr, ror #30 │ │ │ │ + rsbseq fp, r4, r2, lsr #32 │ │ │ │ + rsbseq sl, r4, r2, asr pc │ │ │ │ + rsbseq fp, r4, r6 │ │ │ │ + rsbseq sl, r4, r6, lsr #30 │ │ │ │ + ldrsbteq sl, [r4], #-250 @ 0xffffff06 │ │ │ │ ldmvs r8, {r0, r1, r8, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, asr #16 │ │ │ │ @@ -139690,22 +139690,22 @@ │ │ │ │ @ instruction: 0xf06f2160 │ │ │ │ ldrbtmi r0, [r8], #-1031 @ 0xfffffbf9 │ │ │ │ @ instruction: 0xf77c300c │ │ │ │ stmdavs fp!, {r0, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdavs r9, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf77c4478 │ │ │ │ ldr pc, [r0, r3, lsr #29] │ │ │ │ - rsbseq sl, r4, ip, lsl #29 │ │ │ │ - rsbseq sl, r4, r0, asr #30 │ │ │ │ - rsbseq sl, r4, ip, ror #28 │ │ │ │ - rsbseq sl, r4, r0, lsr #30 │ │ │ │ - ldrsbteq sl, [r4], #-208 @ 0xffffff30 │ │ │ │ - rsbseq sl, r4, r4, lsl #29 │ │ │ │ - ldrhteq sl, [r4], #-210 @ 0xffffff2e │ │ │ │ - rsbseq ip, r4, ip, asr #9 │ │ │ │ + @ instruction: 0x0074ae90 │ │ │ │ + rsbseq sl, r4, r4, asr #30 │ │ │ │ + rsbseq sl, r4, r0, ror lr │ │ │ │ + rsbseq sl, r4, r4, lsr #30 │ │ │ │ + ldrsbteq sl, [r4], #-212 @ 0xffffff2c │ │ │ │ + rsbseq sl, r4, r8, lsl #29 │ │ │ │ + ldrhteq sl, [r4], #-214 @ 0xffffff2a │ │ │ │ + ldrsbteq ip, [r4], #-64 @ 0xffffffc0 │ │ │ │ ldmibvs r8, {r0, r1, r8, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ ldmdavs r8, {r0, r1, r8, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ ldmibvs sl, {r0, r1, r8, fp, sp, lr} │ │ │ │ stmdblt sl, {r3, r4, fp, sp, lr} │ │ │ │ ldrsbteq pc, [r0], #128 @ 0x80 @ │ │ │ │ @@ -139845,29 +139845,29 @@ │ │ │ │ ldrsbne pc, [r4], #131 @ 0x83 @ │ │ │ │ @ instruction: 0xf77c4478 │ │ │ │ @ instruction: 0xf06ffd75 │ │ │ │ strb r0, [r4, -r7, lsl #6] │ │ │ │ ldmib lr!, {r1, r2, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r3, r0, sl, lsr #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq sl, [r4], #-192 @ 0xffffff40 │ │ │ │ - rsbseq sl, r4, ip, asr #30 │ │ │ │ + ldrsbteq sl, [r4], #-196 @ 0xffffff3c │ │ │ │ + rsbseq sl, r4, r0, asr pc │ │ │ │ addeq r3, r0, r2, lsl r9 │ │ │ │ - rsbseq sl, r4, ip, ror #24 │ │ │ │ - rsbseq sl, r4, r0, lsr #26 │ │ │ │ - rsbseq sl, r4, ip, ror #23 │ │ │ │ - rsbseq sl, r4, r0, lsr #25 │ │ │ │ - rsbseq sl, r4, lr, asr #23 │ │ │ │ - rsbseq sl, r4, r2, lsl #25 │ │ │ │ - ldrhteq sl, [r4], #-176 @ 0xffffff50 │ │ │ │ - rsbseq sl, r4, r4, ror #24 │ │ │ │ - rsbseq sl, r4, r6, ror fp │ │ │ │ - rsbseq sl, r4, sl, lsr #24 │ │ │ │ - rsbseq sl, r4, sl, asr fp │ │ │ │ - rsbseq ip, r4, r4, lsr #5 │ │ │ │ + rsbseq sl, r4, r0, ror ip │ │ │ │ + rsbseq sl, r4, r4, lsr #26 │ │ │ │ + ldrshteq sl, [r4], #-176 @ 0xffffff50 │ │ │ │ + rsbseq sl, r4, r4, lsr #25 │ │ │ │ + ldrsbteq sl, [r4], #-178 @ 0xffffff4e │ │ │ │ + rsbseq sl, r4, r6, lsl #25 │ │ │ │ + ldrhteq sl, [r4], #-180 @ 0xffffff4c │ │ │ │ + rsbseq sl, r4, r8, ror #24 │ │ │ │ + rsbseq sl, r4, sl, ror fp │ │ │ │ + rsbseq sl, r4, lr, lsr #24 │ │ │ │ + rsbseq sl, r4, lr, asr fp │ │ │ │ + rsbseq ip, r4, r8, lsr #5 │ │ │ │ ldmdavs r8, {r0, r1, r8, fp, sp, lr}^ │ │ │ │ svclt 0x00004770 │ │ │ │ ldmdavs fp, {r0, r1, r6, fp, sp, lr} │ │ │ │ stmdble r2, {r0, r8, r9, fp, sp} │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -139883,16 +139883,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf77c300c │ │ │ │ stmdami r5, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 7, cr15, [r4, #-496]! @ 0xfffffe10 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrhteq sl, [r4], #-162 @ 0xffffff5e │ │ │ │ - rsbseq sl, r4, r6, ror #22 │ │ │ │ + ldrhteq sl, [r4], #-166 @ 0xffffff5a │ │ │ │ + rsbseq sl, r4, sl, ror #22 │ │ │ │ @ instruction: 0x305ef891 │ │ │ │ movweq pc, #32787 @ 0x8013 @ │ │ │ │ ldrlt sp, [r0, #-273]! @ 0xfffffeef │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ stmdbvs fp, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ @@ -140313,24 +140313,24 @@ │ │ │ │ @ instruction: 0xf77c4478 │ │ │ │ str pc, [r3], -sp, asr #19 │ │ │ │ ldrtmi r9, [r9], -r0, lsl #20 │ │ │ │ @ instruction: 0xf0994628 │ │ │ │ cdp 3, 8, cr15, cr9, cr11, {1} │ │ │ │ strb r9, [r1], r0, lsl #22 │ │ │ │ ... │ │ │ │ - rsbseq sl, r4, r8, lsr #12 │ │ │ │ - ldrsbteq sl, [r4], #-108 @ 0xffffff94 │ │ │ │ - rsbseq sl, r4, r2, ror #11 │ │ │ │ - @ instruction: 0x0074a696 │ │ │ │ - rsbseq sl, r4, r6, lsl r5 │ │ │ │ - rsbseq sl, r4, sl, asr #11 │ │ │ │ - rsbseq sl, r4, r2, asr #9 │ │ │ │ - rsbseq sl, r4, r6, ror r5 │ │ │ │ - rsbseq sl, r4, r4, lsl #8 │ │ │ │ - ldrhteq sl, [r4], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq sl, r4, ip, lsr #12 │ │ │ │ + rsbseq sl, r4, r0, ror #13 │ │ │ │ + rsbseq sl, r4, r6, ror #11 │ │ │ │ + @ instruction: 0x0074a69a │ │ │ │ + rsbseq sl, r4, sl, lsl r5 │ │ │ │ + rsbseq sl, r4, lr, asr #11 │ │ │ │ + rsbseq sl, r4, r6, asr #9 │ │ │ │ + rsbseq sl, r4, sl, ror r5 │ │ │ │ + rsbseq sl, r4, r8, lsl #8 │ │ │ │ + ldrhteq sl, [r4], #-76 @ 0xffffffb4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 156ebc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4699b093 │ │ │ │ ldrtcc pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -140602,28 +140602,28 @@ │ │ │ │ bls 2559b8 │ │ │ │ andsvs r2, r3, r5, lsl #6 │ │ │ │ svclt 0x0000e7eb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r0, sl, ror #31 │ │ │ │ - rsbseq sl, r4, r4, ror r2 │ │ │ │ - rsbseq sl, r4, r8, lsr #6 │ │ │ │ - rsbseq sl, r4, lr, asr #3 │ │ │ │ - rsbseq sl, r4, r2, lsl #5 │ │ │ │ + rsbseq sl, r4, r8, ror r2 │ │ │ │ + rsbseq sl, r4, ip, lsr #6 │ │ │ │ + ldrsbteq sl, [r4], #-18 @ 0xffffffee │ │ │ │ + rsbseq sl, r4, r6, lsl #5 │ │ │ │ addeq r2, r0, r0, lsl lr │ │ │ │ - rsbseq sl, r4, r6, ror #2 │ │ │ │ - rsbseq sl, r4, sl, lsl r2 │ │ │ │ - rsbseq sl, r4, r8, lsr #2 │ │ │ │ - ldrsbteq sl, [r4], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq fp, r4, r4, lsr #17 │ │ │ │ - ldrhteq r9, [r4], #-246 @ 0xffffff0a │ │ │ │ - rsbseq sl, r4, sl, rrx │ │ │ │ - rsbseq r9, r4, r2, lsl #31 │ │ │ │ - rsbseq sl, r4, r6, lsr r0 │ │ │ │ + rsbseq sl, r4, sl, ror #2 │ │ │ │ + rsbseq sl, r4, lr, lsl r2 │ │ │ │ + rsbseq sl, r4, ip, lsr #2 │ │ │ │ + rsbseq sl, r4, r0, ror #3 │ │ │ │ + rsbseq fp, r4, r8, lsr #17 │ │ │ │ + ldrhteq r9, [r4], #-250 @ 0xffffff06 │ │ │ │ + rsbseq sl, r4, lr, rrx │ │ │ │ + rsbseq r9, r4, r6, lsl #31 │ │ │ │ + rsbseq sl, r4, sl, lsr r0 │ │ │ │ @ instruction: 0xf6414628 │ │ │ │ @ instruction: 0xf0882427 │ │ │ │ blmi fe259e74 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ strls r4, [r0], #-1147 @ 0xfffffb85 │ │ │ │ mrc2 7, 0, pc, cr6, cr9, {3} │ │ │ │ stmdacs r0, {r4, ip, pc} │ │ │ │ @@ -140753,38 +140753,38 @@ │ │ │ │ @ instruction: 0xf0884628 │ │ │ │ bmi 7d9c70 │ │ │ │ @ instruction: 0xf641a910 │ │ │ │ ldrbtmi r2, [sl], #-847 @ 0xfffffcb1 │ │ │ │ mrc2 7, 4, pc, cr8, cr10, {3} │ │ │ │ @ instruction: 0xf775e6b5 │ │ │ │ svclt 0x0000eade │ │ │ │ - @ instruction: 0x00749f90 │ │ │ │ - rsbseq r9, r4, r4, lsr #29 │ │ │ │ - rsbseq r9, r4, r8, asr pc │ │ │ │ - rsbseq r9, r4, sl, lsl #29 │ │ │ │ - rsbseq r9, r4, lr, lsr pc │ │ │ │ - rsbseq r9, r4, lr, ror #28 │ │ │ │ - rsbseq r9, r4, r0, lsr #30 │ │ │ │ - rsbseq r9, r4, r0, asr lr │ │ │ │ - rsbseq r9, r4, r4, lsl #30 │ │ │ │ - rsbseq r9, r4, r6, lsr lr │ │ │ │ - rsbseq r9, r4, sl, ror #29 │ │ │ │ - rsbseq r9, r4, r0, ror #27 │ │ │ │ - @ instruction: 0x00749e94 │ │ │ │ - rsbseq r9, r4, r4, asr #27 │ │ │ │ - rsbseq r9, r4, r8, ror lr │ │ │ │ - rsbseq r9, r4, r8, ror #26 │ │ │ │ - rsbseq r9, r4, ip, lsl lr │ │ │ │ - rsbseq r9, r4, lr, asr #26 │ │ │ │ + @ instruction: 0x00749f94 │ │ │ │ + rsbseq r9, r4, r8, lsr #29 │ │ │ │ + rsbseq r9, r4, ip, asr pc │ │ │ │ + rsbseq r9, r4, lr, lsl #29 │ │ │ │ + rsbseq r9, r4, r2, asr #30 │ │ │ │ + rsbseq r9, r4, r2, ror lr │ │ │ │ + rsbseq r9, r4, r4, lsr #30 │ │ │ │ + rsbseq r9, r4, r4, asr lr │ │ │ │ + rsbseq r9, r4, r8, lsl #30 │ │ │ │ + rsbseq r9, r4, sl, lsr lr │ │ │ │ + rsbseq r9, r4, lr, ror #29 │ │ │ │ + rsbseq r9, r4, r4, ror #27 │ │ │ │ + @ instruction: 0x00749e98 │ │ │ │ rsbseq r9, r4, r8, asr #27 │ │ │ │ - ldrshteq r9, [r4], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r9, r4, ip, lsr #26 │ │ │ │ - rsbseq r9, r4, r6, lsr #27 │ │ │ │ - ldrsbteq r9, [r4], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r9, r4, sl, lsl #27 │ │ │ │ + rsbseq r9, r4, ip, ror lr │ │ │ │ + rsbseq r9, r4, ip, ror #26 │ │ │ │ + rsbseq r9, r4, r0, lsr #28 │ │ │ │ + rsbseq r9, r4, r2, asr sp │ │ │ │ + rsbseq r9, r4, ip, asr #27 │ │ │ │ + ldrshteq r9, [r4], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r9, r4, r0, lsr sp │ │ │ │ + rsbseq r9, r4, sl, lsr #27 │ │ │ │ + ldrsbteq r9, [r4], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r9, r4, lr, lsl #27 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdami fp!, {r0, r1, r2, r9, sl, lr} │ │ │ │ blmi b6d9a8 │ │ │ │ addlt r4, r4, r8, ror r4 │ │ │ │ @@ -140828,16 +140828,16 @@ │ │ │ │ @ instruction: 0xf77b4478 │ │ │ │ blls 11b8dc │ │ │ │ @ instruction: 0xf775e7bc │ │ │ │ svclt 0x0000ea4e │ │ │ │ addeq r2, r0, r0, ror #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r0, r0, asr #17 │ │ │ │ - ldrshteq r9, [r4], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r9, r4, r4, lsr #25 │ │ │ │ + ldrshteq r9, [r4], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r9, r4, r8, lsr #25 │ │ │ │ @ instruction: 0x305cf992 │ │ │ │ blle 166df4 │ │ │ │ @ instruction: 0x305df892 │ │ │ │ strle r0, [r1, #-2011] @ 0xfffff825 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -140885,17 +140885,17 @@ │ │ │ │ stmdals r5, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ msrmi (UNDEF: 111), r2 │ │ │ │ stc2 7, cr15, [lr], {123} @ 0x7b │ │ │ │ @ instruction: 0xf04f9804 │ │ │ │ @ instruction: 0xf77b31ff │ │ │ │ @ instruction: 0xf04ffd49 │ │ │ │ @ instruction: 0xe7c130ff │ │ │ │ - rsbseq r9, r4, sl, asr #23 │ │ │ │ - rsbseq r9, r4, sl, lsl fp │ │ │ │ - rsbseq r9, r4, r8, asr #23 │ │ │ │ + rsbseq r9, r4, lr, asr #23 │ │ │ │ + rsbseq r9, r4, lr, lsl fp │ │ │ │ + rsbseq r9, r4, ip, asr #23 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ eorsgt pc, r4, #14614528 @ 0xdf0000 │ │ │ │ blmi fe408530 │ │ │ │ @ instruction: 0xf85c44fc │ │ │ │ @@ -141036,26 +141036,26 @@ │ │ │ │ @ instruction: 0xf04ffc25 │ │ │ │ @ instruction: 0xe79433ff │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r2, r0, r4, lsr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r0, r8, lsl #14 │ │ │ │ - rsbseq r9, r4, lr, lsr #21 │ │ │ │ - rsbseq r9, r4, r6, lsl #19 │ │ │ │ - rsbseq r9, r4, sl, lsr sl │ │ │ │ - rsbseq r9, r4, sl, ror #18 │ │ │ │ - rsbseq r9, r4, lr, lsl sl │ │ │ │ - ldrhteq r9, [r4], #-146 @ 0xffffff6e │ │ │ │ - ldrshteq r9, [r4], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r9, r4, r8, lsr #19 │ │ │ │ - ldrsbteq r9, [r4], #-134 @ 0xffffff7a │ │ │ │ + ldrhteq r9, [r4], #-162 @ 0xffffff5e │ │ │ │ rsbseq r9, r4, sl, lsl #19 │ │ │ │ - ldrhteq r9, [r4], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r9, r4, r8, ror #18 │ │ │ │ + rsbseq r9, r4, lr, lsr sl │ │ │ │ + rsbseq r9, r4, lr, ror #18 │ │ │ │ + rsbseq r9, r4, r2, lsr #20 │ │ │ │ + ldrhteq r9, [r4], #-150 @ 0xffffff6a │ │ │ │ + ldrshteq r9, [r4], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r9, r4, ip, lsr #19 │ │ │ │ + ldrsbteq r9, [r4], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r9, r4, lr, lsl #19 │ │ │ │ + ldrhteq r9, [r4], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r9, r4, ip, ror #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d7a20 >::_M_default_append(unsigned int)@@Base+0x54e8c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @@ -141167,21 +141167,21 @@ │ │ │ │ @ instruction: 0xf774e754 │ │ │ │ svclt 0x0000efaa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ umulleq r2, r0, r4, r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r4, r6, asr #31 │ │ │ │ - rsbseq r9, r4, lr, lsr #17 │ │ │ │ + rsbseq sl, r4, sl, asr #31 │ │ │ │ + ldrhteq r9, [r4], #-130 @ 0xffffff7e │ │ │ │ addeq r2, r0, r8, asr #8 │ │ │ │ - rsbseq sl, r4, r2, asr pc │ │ │ │ - rsbseq r9, r4, sl, lsr r8 │ │ │ │ - rsbseq sl, r4, r2, ror lr │ │ │ │ - rsbseq r9, r4, sl, asr r7 │ │ │ │ + rsbseq sl, r4, r6, asr pc │ │ │ │ + rsbseq r9, r4, lr, lsr r8 │ │ │ │ + rsbseq sl, r4, r6, ror lr │ │ │ │ + rsbseq r9, r4, lr, asr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 257c10 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4692b099 │ │ │ │ @ instruction: 0x461e4a90 │ │ │ │ @@ -141328,22 +141328,22 @@ │ │ │ │ usada8 r2, ip, r0, r8 │ │ │ │ mcr 7, 3, pc, cr6, cr4, {3} @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ umulleq r2, r0, r2, r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r0, r6, ror #2 │ │ │ │ - rsbseq sl, r4, r0, ror ip │ │ │ │ - rsbseq r9, r4, r8, asr r5 │ │ │ │ - rsbseq sl, r4, r6, asr ip │ │ │ │ - rsbseq r9, r4, lr, lsr r5 │ │ │ │ - rsbseq sl, r4, ip, lsl #24 │ │ │ │ - ldrshteq r9, [r4], #-68 @ 0xffffffbc │ │ │ │ - ldrshteq sl, [r4], #-176 @ 0xffffff50 │ │ │ │ - ldrsbteq r9, [r4], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq sl, r4, r4, ror ip │ │ │ │ + rsbseq r9, r4, ip, asr r5 │ │ │ │ + rsbseq sl, r4, sl, asr ip │ │ │ │ + rsbseq r9, r4, r2, asr #10 │ │ │ │ + rsbseq sl, r4, r0, lsl ip │ │ │ │ + ldrshteq r9, [r4], #-72 @ 0xffffffb8 │ │ │ │ + ldrshteq sl, [r4], #-180 @ 0xffffff4c │ │ │ │ + ldrsbteq r9, [r4], #-76 @ 0xffffffb4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d7e98 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r0, r4, asr #25 │ │ │ │ andcs r4, r4, #196, 18 @ 0x310000 │ │ │ │ @@ -141541,26 +141541,26 @@ │ │ │ │ @ instruction: 0x46314811 │ │ │ │ @ instruction: 0xf77b4478 │ │ │ │ str pc, [sl, sp, lsr #16] │ │ │ │ ldc 7, cr15, [r8], #464 @ 0x1d0 │ │ │ │ addeq r2, r0, ip, lsl r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r0, r0 │ │ │ │ - rsbseq sl, r4, lr, lsl fp │ │ │ │ - rsbseq r9, r4, r6, lsl #8 │ │ │ │ - ldrshteq sl, [r4], #-170 @ 0xffffff56 │ │ │ │ - rsbseq sl, r4, r8, ror r9 │ │ │ │ - rsbseq r9, r4, r0, ror #4 │ │ │ │ - rsbseq sl, r4, r0, ror #18 │ │ │ │ - rsbseq r9, r4, r8, asr #4 │ │ │ │ - rsbseq sl, r4, r2, ror #18 │ │ │ │ - rsbseq sl, r4, r2, lsl r9 │ │ │ │ - rsbseq pc, r7, ip, lsl sp @ │ │ │ │ - @ instruction: 0x0074a890 │ │ │ │ - rsbseq r9, r4, r8, ror r1 │ │ │ │ + rsbseq sl, r4, r2, lsr #22 │ │ │ │ + rsbseq r9, r4, sl, lsl #8 │ │ │ │ + ldrshteq sl, [r4], #-174 @ 0xffffff52 │ │ │ │ + rsbseq sl, r4, ip, ror r9 │ │ │ │ + rsbseq r9, r4, r4, ror #4 │ │ │ │ + rsbseq sl, r4, r4, ror #18 │ │ │ │ + rsbseq r9, r4, ip, asr #4 │ │ │ │ + rsbseq sl, r4, r6, ror #18 │ │ │ │ + rsbseq sl, r4, r6, lsl r9 │ │ │ │ + rsbseq pc, r7, r0, lsr #26 │ │ │ │ + @ instruction: 0x0074a894 │ │ │ │ + rsbseq r9, r4, ip, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf3f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ andsvs r9, r3, r6, lsl #20 │ │ │ │ vaddl.s16 , d26, d5 │ │ │ │ @@ -141596,18 +141596,18 @@ │ │ │ │ movwcs r6, #4115 @ 0x1013 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ @ instruction: 0x4620bd10 │ │ │ │ @ instruction: 0xf154f071 │ │ │ │ rscsle r2, r3, r0, lsl #16 │ │ │ │ movwcs r9, #23046 @ 0x5a06 │ │ │ │ @ instruction: 0xe7f26013 │ │ │ │ - rsbseq sl, r4, sl, lsl #16 │ │ │ │ - ldrshteq r9, [r4], #-2 │ │ │ │ - rsbseq sl, r4, lr, asr #15 │ │ │ │ - ldrhteq r9, [r4], #-6 │ │ │ │ + rsbseq sl, r4, lr, lsl #16 │ │ │ │ + ldrshteq r9, [r4], #-6 │ │ │ │ + ldrsbteq sl, [r4], #-114 @ 0xffffff8e │ │ │ │ + ldrhteq r9, [r4], #-10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febf4000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ mcrrmi 9, 4, r4, r3, cr2 @ │ │ │ │ ldrbtmi r2, [r9], #-1280 @ 0xfffffb00 │ │ │ │ tstls r7, r2, asr #20 │ │ │ │ @@ -141676,28 +141676,28 @@ │ │ │ │ str pc, [ip, r3, lsr #30]! │ │ │ │ bl fec5ace4 │ │ │ │ @ instruction: 0xfffff74b │ │ │ │ strdeq r1, [r0], r6 │ │ │ │ @ instruction: 0xfffffbb5 │ │ │ │ @ instruction: 0xffffff15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r4, sl, asr #15 │ │ │ │ - ldrsbteq sl, [r4], #-118 @ 0xffffff8a │ │ │ │ - rsbseq sl, r4, r0, lsr #14 │ │ │ │ - rsbseq r9, r4, r8 │ │ │ │ + rsbseq sl, r4, lr, asr #15 │ │ │ │ + ldrsbteq sl, [r4], #-122 @ 0xffffff86 │ │ │ │ + rsbseq sl, r4, r4, lsr #14 │ │ │ │ + rsbseq r9, r4, ip │ │ │ │ addeq r1, r0, r2, lsr #23 │ │ │ │ andeq r0, r0, sp, asr #1 │ │ │ │ - ldrsbteq sl, [r4], #-100 @ 0xffffff9c │ │ │ │ - ldrhteq r8, [r4], #-252 @ 0xffffff04 │ │ │ │ + ldrsbteq sl, [r4], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r8, r4, r0, asr #31 │ │ │ │ @ instruction: 0xfffff88f │ │ │ │ - rsbseq sl, r4, r8, lsr #13 │ │ │ │ - @ instruction: 0x00748f90 │ │ │ │ + rsbseq sl, r4, ip, lsr #13 │ │ │ │ + @ instruction: 0x00748f94 │ │ │ │ @ instruction: 0xfffff673 │ │ │ │ - rsbseq sl, r4, ip, ror r6 │ │ │ │ - rsbseq r8, r4, r4, ror #30 │ │ │ │ + rsbseq sl, r4, r0, lsl #13 │ │ │ │ + rsbseq r8, r4, r8, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf4168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -141708,16 +141708,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 1, pc, cr0, cr10, {3} @ │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf77a4478 │ │ │ │ blls 11cb0c │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq sl, r4, ip, ror #11 │ │ │ │ - ldrsbteq r8, [r4], #-228 @ 0xffffff1c │ │ │ │ + ldrshteq sl, [r4], #-80 @ 0xffffffb0 │ │ │ │ + ldrsbteq r8, [r4], #-232 @ 0xffffff18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ ldmdbvs r4, {r4, r5, r6, r7, r8, sl, ip, sp, pc} │ │ │ │ stmibvs r3!, {r0, r2, r3, r8, fp, sp, lr}^ │ │ │ │ addsmi r6, sl, #3833856 @ 0x3a8000 │ │ │ │ cdpne 1, 5, cr13, cr3, cr1, {1} │ │ │ │ stmdavs r9!, {r0, r5, sl, ip, lr, pc} │ │ │ │ @@ -141786,19 +141786,19 @@ │ │ │ │ stmdami r9, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ tstpvc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r0, #488] @ 0x1e8 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf77a4478 │ │ │ │ @ instruction: 0xe7effe3b │ │ │ │ - ldrhteq sl, [r4], #-90 @ 0xffffffa6 │ │ │ │ - @ instruction: 0x0074a596 │ │ │ │ - ldrhteq r8, [r4], #-210 @ 0xffffff2e │ │ │ │ - rsbseq sl, r4, r8, ror r5 │ │ │ │ - @ instruction: 0x00748d94 │ │ │ │ + ldrhteq sl, [r4], #-94 @ 0xffffffa2 │ │ │ │ + @ instruction: 0x0074a59a │ │ │ │ + ldrhteq r8, [r4], #-214 @ 0xffffff2a │ │ │ │ + rsbseq sl, r4, ip, ror r5 │ │ │ │ + @ instruction: 0x00748d98 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, lr, lsl #18 │ │ │ │ ldrmi r2, [r4], -r0, lsl #6 │ │ │ │ andsvs r4, r3, r5, lsl #12 │ │ │ │ @@ -141888,26 +141888,26 @@ │ │ │ │ ldmdami r0, {r2, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ cmnpcc sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r4], #488 @ 0x1e8 │ │ │ │ strbmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf77a4478 │ │ │ │ ldr pc, [pc, pc, ror #26] │ │ │ │ - rsbseq sl, r4, r2, lsl #10 │ │ │ │ - rsbseq r8, r4, lr, lsl sp │ │ │ │ - @ instruction: 0x0074a49e │ │ │ │ - ldrhteq r8, [r4], #-202 @ 0xffffff36 │ │ │ │ - rsbseq sl, r4, r6, lsl #9 │ │ │ │ - rsbseq r8, r4, r2, lsr #25 │ │ │ │ - rsbseq sl, r4, r8, lsr #8 │ │ │ │ - rsbseq r8, r4, r4, asr #24 │ │ │ │ - ldrshteq sl, [r4], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r8, r4, r6, lsl ip │ │ │ │ - rsbseq sl, r4, r0, ror #7 │ │ │ │ - ldrshteq r8, [r4], #-188 @ 0xffffff44 │ │ │ │ + rsbseq sl, r4, r6, lsl #10 │ │ │ │ + rsbseq r8, r4, r2, lsr #26 │ │ │ │ + rsbseq sl, r4, r2, lsr #9 │ │ │ │ + ldrhteq r8, [r4], #-206 @ 0xffffff32 │ │ │ │ + rsbseq sl, r4, sl, lsl #9 │ │ │ │ + rsbseq r8, r4, r6, lsr #25 │ │ │ │ + rsbseq sl, r4, ip, lsr #8 │ │ │ │ + rsbseq r8, r4, r8, asr #24 │ │ │ │ + ldrshteq sl, [r4], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r8, r4, sl, lsl ip │ │ │ │ + rsbseq sl, r4, r4, ror #7 │ │ │ │ + rsbseq r8, r4, r0, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r5], -pc, lsl #1 │ │ │ │ strmi r4, [sl], sl, lsr #21 │ │ │ │ @ instruction: 0xf6404caa │ │ │ │ @@ -142077,27 +142077,27 @@ │ │ │ │ @ instruction: 0xf00e447a │ │ │ │ stmdbls r3, {r0, r1, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r9, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7eaf016 │ │ │ │ @ instruction: 0xf774e75b │ │ │ │ svclt 0x0000e886 │ │ │ │ addeq r1, r0, r8, asr #14 │ │ │ │ - rsbseq sl, r4, ip, asr r3 │ │ │ │ + rsbseq sl, r4, r0, ror #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r4, r8, lsl #4 │ │ │ │ + rsbseq sl, r4, ip, lsl #4 │ │ │ │ addeq r1, r0, r2, lsr #11 │ │ │ │ andeq r1, r0, pc, ror #17 │ │ │ │ - @ instruction: 0x0074a19c │ │ │ │ - ldrhteq r8, [r4], #-150 @ 0xffffff6a │ │ │ │ - rsbseq sl, r4, lr, ror r1 │ │ │ │ - @ instruction: 0x00748998 │ │ │ │ - rsbseq sl, r4, r4, ror #2 │ │ │ │ - rsbseq r8, r4, lr, ror r9 │ │ │ │ - rsbseq sl, r4, sl, asr #2 │ │ │ │ - rsbseq r8, r4, r4, ror #18 │ │ │ │ + rsbseq sl, r4, r0, lsr #3 │ │ │ │ + ldrhteq r8, [r4], #-154 @ 0xffffff66 │ │ │ │ + rsbseq sl, r4, r2, lsl #3 │ │ │ │ + @ instruction: 0x0074899c │ │ │ │ + rsbseq sl, r4, r8, ror #2 │ │ │ │ + rsbseq r8, r4, r2, lsl #19 │ │ │ │ + rsbseq sl, r4, lr, asr #2 │ │ │ │ + rsbseq r8, r4, r8, ror #18 │ │ │ │ andeq r1, r0, fp, asr #16 │ │ │ │ andeq r1, r0, r9, lsr #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 258a68 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -142224,22 +142224,22 @@ │ │ │ │ bmi 45acac │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ stc 4, cr4, [sp, #488] @ 0x1e8 │ │ │ │ @ instruction: 0xf0879b00 │ │ │ │ @ instruction: 0xe711f53b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r9, r4, r2, ror pc │ │ │ │ - rsbseq r8, r4, lr, lsl #15 │ │ │ │ - rsbseq r9, r4, r8, lsl #30 │ │ │ │ - rsbseq r8, r4, r4, lsr #14 │ │ │ │ - rsbseq r9, r4, r6, asr #29 │ │ │ │ - rsbseq r8, r4, r2, ror #13 │ │ │ │ - rsbseq r7, r7, r0, ror #28 │ │ │ │ - ldrhteq r9, [r4], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r9, r4, r6, ror pc │ │ │ │ + @ instruction: 0x00748792 │ │ │ │ + rsbseq r9, r4, ip, lsl #30 │ │ │ │ + rsbseq r8, r4, r8, lsr #14 │ │ │ │ + rsbseq r9, r4, sl, asr #29 │ │ │ │ + rsbseq r8, r4, r6, ror #13 │ │ │ │ + rsbseq r7, r7, r4, ror #28 │ │ │ │ + rsbseq r9, r4, r0, asr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0x46074c75 │ │ │ │ addlt r4, fp, r5, ror r8 │ │ │ │ mrcls 4, 0, r4, cr4, cr12, {3} │ │ │ │ @@ -142357,22 +142357,22 @@ │ │ │ │ blle fe32e410 │ │ │ │ @ instruction: 0xd1ab2b00 │ │ │ │ @ instruction: 0xf773e7ad │ │ │ │ svclt 0x0000ee58 │ │ │ │ addeq r1, r0, ip, lsl r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq r1, [r0], r0 │ │ │ │ - rsbseq r9, r4, r4, lsl #26 │ │ │ │ - rsbseq r8, r4, r0, lsr #10 │ │ │ │ - rsbseq r9, r4, r6, ror #25 │ │ │ │ - rsbseq r8, r4, r2, lsl #10 │ │ │ │ - rsbseq r9, r4, r8, asr #25 │ │ │ │ - rsbseq r8, r4, r4, ror #9 │ │ │ │ - rsbseq r9, r4, sl, lsr #25 │ │ │ │ - rsbseq r8, r4, r6, asr #9 │ │ │ │ + rsbseq r9, r4, r8, lsl #26 │ │ │ │ + rsbseq r8, r4, r4, lsr #10 │ │ │ │ + rsbseq r9, r4, sl, ror #25 │ │ │ │ + rsbseq r8, r4, r6, lsl #10 │ │ │ │ + rsbseq r9, r4, ip, asr #25 │ │ │ │ + rsbseq r8, r4, r8, ror #9 │ │ │ │ + rsbseq r9, r4, lr, lsr #25 │ │ │ │ + rsbseq r8, r4, sl, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf4bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ blls 304a34 >::_M_default_append(unsigned int)@@Base+0x81ea0> │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ @@ -142386,16 +142386,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf77a300c │ │ │ │ stmdami r5, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf98cf77a │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - rsbseq r9, r4, sl, lsl ip │ │ │ │ - rsbseq r8, r4, r6, lsr r4 │ │ │ │ + rsbseq r9, r4, lr, lsl ip │ │ │ │ + rsbseq r8, r4, sl, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf4c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ strls r9, [r2], #-3082 @ 0xfffff3f6 │ │ │ │ @@ -142409,16 +142409,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8a4f77a │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf77a4478 │ │ │ │ blls 21c014 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r9, r4, r0, asr #23 │ │ │ │ - ldrsbteq r8, [r4], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r9, r4, r4, asr #23 │ │ │ │ + rsbseq r8, r4, r0, ror #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsr #24 │ │ │ │ strmi r4, [r3], ip, lsr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -142462,16 +142462,16 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r8], -r3, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7738ff0 │ │ │ │ svclt 0x0000ed84 │ │ │ │ addeq r0, r0, r0, asr pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r4, r2, lsl fp │ │ │ │ - rsbseq r8, r4, lr, lsr #6 │ │ │ │ + rsbseq r9, r4, r6, lsl fp │ │ │ │ + rsbseq r8, r4, r2, lsr r3 │ │ │ │ addeq r0, r0, r2, asr #29 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, r4, lsr #24 │ │ │ │ @ instruction: 0x1e1e4924 │ │ │ │ @@ -142508,16 +142508,16 @@ │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ andcs pc, r0, sl, asr #17 │ │ │ │ andcs lr, r5, #236, 14 @ 0x3b00000 │ │ │ │ @ instruction: 0xf773e7f9 │ │ │ │ svclt 0x0000ed28 │ │ │ │ addeq r0, r0, r8, ror lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r4, r4, ror #20 │ │ │ │ - rsbseq r8, r4, r0, lsl #5 │ │ │ │ + rsbseq r9, r4, r8, ror #20 │ │ │ │ + rsbseq r8, r4, r4, lsl #5 │ │ │ │ addeq r0, r0, r8, lsl lr │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1590f8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r5, {r0, r1, r7, ip, sp, pc} │ │ │ │ @@ -142606,18 +142606,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf779300c │ │ │ │ stmdami r7, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xffd4f779 │ │ │ │ ldrb r9, [r8, -r1, lsl #22]! │ │ │ │ str r2, [ip, r0, lsl #2] │ │ │ │ - rsbseq r9, r4, r8, asr #17 │ │ │ │ - rsbseq r8, r4, r4, ror #1 │ │ │ │ - rsbseq r9, r4, sl, lsr #17 │ │ │ │ - rsbseq r8, r4, r6, asr #1 │ │ │ │ + rsbseq r9, r4, ip, asr #17 │ │ │ │ + rsbseq r8, r4, r8, ror #1 │ │ │ │ + rsbseq r9, r4, lr, lsr #17 │ │ │ │ + rsbseq r8, r4, sl, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febf4fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46140fd8 │ │ │ │ @ instruction: 0x2098f8d1 │ │ │ │ strmi fp, [sp], -r6, lsl #1 │ │ │ │ orrlt r4, sl, r6, lsl #12 │ │ │ │ @@ -142705,18 +142705,18 @@ │ │ │ │ @ instruction: 0x3050f894 │ │ │ │ @ instruction: 0xf0434630 │ │ │ │ @ instruction: 0xf8840380 │ │ │ │ @ instruction: 0xf0bb3050 │ │ │ │ rscvs pc, r0, #27 │ │ │ │ blcs d7cbc │ │ │ │ strb sp, [r7, -r3, lsl #1]! │ │ │ │ - ldrhteq r9, [r4], #-120 @ 0xffffff88 │ │ │ │ - ldrsbteq r7, [r4], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r9, r4, sl, lsr r7 │ │ │ │ - rsbseq r7, r4, r6, asr pc │ │ │ │ + ldrhteq r9, [r4], #-124 @ 0xffffff84 │ │ │ │ + ldrsbteq r7, [r4], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r9, r4, lr, lsr r7 │ │ │ │ + rsbseq r7, r4, sl, asr pc │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46986916 │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ blcs b8738 │ │ │ │ @@ -142752,19 +142752,19 @@ │ │ │ │ ldmib r6, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r3, r8, sl, lr}^ │ │ │ │ ldrbtmi r4, [sl], #-1280 @ 0xfffffb00 │ │ │ │ strcs r4, [r1, #-1601] @ 0xfffff9bf │ │ │ │ @ instruction: 0xf118f087 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbseq r9, r4, r8, lsl r7 │ │ │ │ - rsbseq r5, r9, sl, asr #16 │ │ │ │ - rsbseq r9, r4, r0, lsl #13 │ │ │ │ - @ instruction: 0x00747e9c │ │ │ │ - rsbseq r9, r4, lr, lsr #13 │ │ │ │ + rsbseq r9, r4, ip, lsl r7 │ │ │ │ + rsbseq r5, r9, lr, asr #16 │ │ │ │ + rsbseq r9, r4, r4, lsl #13 │ │ │ │ + rsbseq r7, r4, r0, lsr #29 │ │ │ │ + ldrhteq r9, [r4], #-98 @ 0xffffff9e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1594d0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrmi r4, [sp], -pc, lsl #25 │ │ │ │ addslt r4, r3, pc, lsl #23 │ │ │ │ @@ -142908,23 +142908,23 @@ │ │ │ │ stmdami lr, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ ldc2l 7, cr15, [ip, #-484]! @ 0xfffffe1c │ │ │ │ ldr r9, [r2, r4, lsl #20]! │ │ │ │ b 25c030 │ │ │ │ addeq r0, r0, r4, ror #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r4, r8, asr r5 │ │ │ │ + rsbseq r9, r4, ip, asr r5 │ │ │ │ addeq r0, r0, r6, asr #16 │ │ │ │ - rsbseq r9, r4, ip, asr #8 │ │ │ │ - rsbseq r7, r4, r8, ror #24 │ │ │ │ - rsbseq r9, r4, ip, lsl #8 │ │ │ │ - rsbseq r9, r4, ip, lsl r4 │ │ │ │ - rsbseq r7, r4, r6, lsr ip │ │ │ │ - ldrshteq r9, [r4], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r7, r4, r6, lsl ip │ │ │ │ + rsbseq r9, r4, r0, asr r4 │ │ │ │ + rsbseq r7, r4, ip, ror #24 │ │ │ │ + rsbseq r9, r4, r0, lsl r4 │ │ │ │ + rsbseq r9, r4, r0, lsr #8 │ │ │ │ + rsbseq r7, r4, sl, lsr ip │ │ │ │ + ldrshteq r9, [r4], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r7, r4, sl, lsl ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stcmi 6, cr4, [r3], {13} │ │ │ │ ldrmi r4, [r8], r3, lsl #19 │ │ │ │ addslt r4, r2, ip, ror r4 │ │ │ │ @@ -143055,28 +143055,28 @@ │ │ │ │ blx fe75c286 │ │ │ │ @ instruction: 0x46214812 │ │ │ │ @ instruction: 0xf7794478 │ │ │ │ @ instruction: 0xe72ffc55 │ │ │ │ stmia r0!, {r0, r1, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r0, r0, r8, ror #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r4, ip, asr r3 │ │ │ │ - rsbseq r9, r4, sl, asr #6 │ │ │ │ - rsbseq r7, r4, r6, ror #22 │ │ │ │ + rsbseq r9, r4, r0, ror #6 │ │ │ │ + rsbseq r9, r4, lr, asr #6 │ │ │ │ + rsbseq r7, r4, sl, ror #22 │ │ │ │ addeq r0, r0, r0, lsl #14 │ │ │ │ - ldrhteq r9, [r4], #-40 @ 0xffffffd8 │ │ │ │ - ldrsbteq r7, [r4], #-164 @ 0xffffff5c │ │ │ │ - rsbseq r9, r4, r2, lsl r2 │ │ │ │ - rsbseq r7, r4, lr, lsr #20 │ │ │ │ - rsbseq r9, r4, r2, ror #3 │ │ │ │ - ldrshteq r7, [r4], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r9, r4, r6, asr #3 │ │ │ │ - rsbseq r7, r4, r2, ror #19 │ │ │ │ - rsbseq r9, r4, ip, lsr #3 │ │ │ │ - rsbseq r7, r4, r8, asr #19 │ │ │ │ + ldrhteq r9, [r4], #-44 @ 0xffffffd4 │ │ │ │ + ldrsbteq r7, [r4], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r9, r4, r6, lsl r2 │ │ │ │ + rsbseq r7, r4, r2, lsr sl │ │ │ │ + rsbseq r9, r4, r6, ror #3 │ │ │ │ + rsbseq r7, r4, r0, lsl #20 │ │ │ │ + rsbseq r9, r4, sl, asr #3 │ │ │ │ + rsbseq r7, r4, r6, ror #19 │ │ │ │ + ldrhteq r9, [r4], #-16 │ │ │ │ + rsbseq r7, r4, ip, asr #19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ svcmi 0x007f4608 │ │ │ │ mcrr2 3, 5, pc, r6, cr5 @ │ │ │ │ @@ -143202,31 +143202,31 @@ │ │ │ │ ldmdami r5, {r2, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf779300c │ │ │ │ ldmdami r3, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7794478 │ │ │ │ ldr pc, [pc, r9, lsr #22] │ │ │ │ - rsbseq r9, r4, r8, lsl r1 │ │ │ │ - rsbseq r9, r4, r4, lsl r0 │ │ │ │ - rsbseq r7, r4, lr, lsr #16 │ │ │ │ - ldrshteq r8, [r4], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r7, r4, ip, lsl #16 │ │ │ │ - ldrsbteq r8, [r4], #-248 @ 0xffffff08 │ │ │ │ - ldrshteq r7, [r4], #-114 @ 0xffffff8e │ │ │ │ - ldrhteq r8, [r4], #-254 @ 0xffffff02 │ │ │ │ - ldrsbteq r7, [r4], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r8, r4, r4, lsr #31 │ │ │ │ - ldrhteq r7, [r4], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r8, r4, sl, lsl #31 │ │ │ │ - rsbseq r7, r4, r4, lsr #15 │ │ │ │ - rsbseq r8, r4, r0, ror pc │ │ │ │ - rsbseq r7, r4, sl, lsl #15 │ │ │ │ - rsbseq r8, r4, r6, asr pc │ │ │ │ - rsbseq r7, r4, r0, ror r7 │ │ │ │ + rsbseq r9, r4, ip, lsl r1 │ │ │ │ + rsbseq r9, r4, r8, lsl r0 │ │ │ │ + rsbseq r7, r4, r2, lsr r8 │ │ │ │ + ldrshteq r8, [r4], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r7, r4, r0, lsl r8 │ │ │ │ + ldrsbteq r8, [r4], #-252 @ 0xffffff04 │ │ │ │ + ldrshteq r7, [r4], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r8, r4, r2, asr #31 │ │ │ │ + ldrsbteq r7, [r4], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r8, r4, r8, lsr #31 │ │ │ │ + rsbseq r7, r4, r2, asr #15 │ │ │ │ + rsbseq r8, r4, lr, lsl #31 │ │ │ │ + rsbseq r7, r4, r8, lsr #15 │ │ │ │ + rsbseq r8, r4, r4, ror pc │ │ │ │ + rsbseq r7, r4, lr, lsl #15 │ │ │ │ + rsbseq r8, r4, sl, asr pc │ │ │ │ + rsbseq r7, r4, r4, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl febf5950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmibvs sl, {r1, fp, ip, pc}^ │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -143249,15 +143249,15 @@ │ │ │ │ orrvc pc, r6, r2, asr #12 │ │ │ │ tstls r0, fp, ror r4 │ │ │ │ msreq CPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf77600d2 │ │ │ │ movwcs pc, #3167 @ 0xc5f @ │ │ │ │ strbtvs r2, [r3], #-1 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - rsbseq r8, r4, r0, lsl #29 │ │ │ │ + rsbseq r8, r4, r4, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febf59cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 862734 │ │ │ │ blmi 88a9f4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -143287,15 +143287,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r7, r1 │ │ │ │ @ instruction: 0xf772bd30 │ │ │ │ svclt 0x0000ef12 │ │ │ │ addeq r0, r0, r6, lsr r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r4, r4, lsr #28 │ │ │ │ + rsbseq r8, r4, r8, lsr #28 │ │ │ │ ldrdeq r0, [r0], ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ pkhbtmi sp, r0, ip, lsl #26 │ │ │ │ @@ -143326,18 +143326,18 @@ │ │ │ │ tstpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf978f779 │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7794478 │ │ │ │ @ instruction: 0x4628fa33 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq r8, r4, r6, lsl #27 │ │ │ │ - rsbseq r7, r4, r2, lsr #11 │ │ │ │ - rsbseq r8, r4, r8, ror #26 │ │ │ │ - rsbseq r7, r4, r4, lsl #11 │ │ │ │ + rsbseq r8, r4, sl, lsl #27 │ │ │ │ + rsbseq r7, r4, r6, lsr #11 │ │ │ │ + rsbseq r8, r4, ip, ror #26 │ │ │ │ + rsbseq r7, r4, r8, lsl #11 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r9, sp, ror #18 │ │ │ │ ldrbtmi r4, [r9], #-2925 @ 0xfffff493 │ │ │ │ ldmdavs fp, {r0, r1, r3, r6, r7, fp, ip, lr} │ │ │ │ @@ -143446,24 +143446,24 @@ │ │ │ │ @ instruction: 0xe77233ff │ │ │ │ ldcl 7, cr15, [r8, #456] @ 0x1c8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ strdeq r0, [r0], r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r0, [r0], ip │ │ │ │ - ldrhteq r8, [r4], #-198 @ 0xffffff3a │ │ │ │ - ldrsbteq r7, [r4], #-66 @ 0xffffffbe │ │ │ │ - @ instruction: 0x00748c9a │ │ │ │ - ldrhteq r7, [r4], #-70 @ 0xffffffba │ │ │ │ - rsbseq r8, r4, ip, lsr ip │ │ │ │ - ldrsbteq r8, [r4], #-182 @ 0xffffff4a │ │ │ │ - ldrshteq r7, [r4], #-50 @ 0xffffffce │ │ │ │ - @ instruction: 0x00748b96 │ │ │ │ - rsbseq r8, r4, r2, lsr #23 │ │ │ │ - ldrhteq r7, [r4], #-60 @ 0xffffffc4 │ │ │ │ + ldrhteq r8, [r4], #-202 @ 0xffffff36 │ │ │ │ + ldrsbteq r7, [r4], #-70 @ 0xffffffba │ │ │ │ + @ instruction: 0x00748c9e │ │ │ │ + ldrhteq r7, [r4], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r8, r4, r0, asr #24 │ │ │ │ + ldrsbteq r8, [r4], #-186 @ 0xffffff46 │ │ │ │ + ldrshteq r7, [r4], #-54 @ 0xffffffca │ │ │ │ + @ instruction: 0x00748b9a │ │ │ │ + rsbseq r8, r4, r6, lsr #23 │ │ │ │ + rsbseq r7, r4, r0, asr #7 │ │ │ │ ldmdavs fp, {r0, r1, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #22 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldmdbvs r3, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdbcs r0, {r0, r3, r4, r7, r8, fp, sp, lr} │ │ │ │ strlt sp, [r0, #-248] @ 0xffffff08 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -143477,16 +143477,16 @@ │ │ │ │ orrcc pc, r4, r3, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf779300c │ │ │ │ stmdami r4, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf902f779 │ │ │ │ strb r9, [sp, r1, lsl #22]! │ │ │ │ - rsbseq r8, r4, r6, lsl #22 │ │ │ │ - rsbseq r7, r4, r2, lsr #6 │ │ │ │ + rsbseq r8, r4, sl, lsl #22 │ │ │ │ + rsbseq r7, r4, r6, lsr #6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r6, lsl r9 │ │ │ │ ldmib sp, {r1, r4, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ bcs c53a0 │ │ │ │ @@ -143508,16 +143508,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8ccf779 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - @ instruction: 0x00748a9a │ │ │ │ - ldrhteq r7, [r4], #-38 @ 0xffffffda │ │ │ │ + @ instruction: 0x00748a9e │ │ │ │ + ldrhteq r7, [r4], #-42 @ 0xffffffd6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febf5de0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r2, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r1, r3, r8, lsl #24 │ │ │ │ @ instruction: 0xf5a1681d │ │ │ │ b 183e5f4 │ │ │ │ @@ -143609,20 +143609,20 @@ │ │ │ │ @ instruction: 0xf7794478 │ │ │ │ str pc, [r1, r3, lsl #16] │ │ │ │ @ instruction: 0x3051f894 │ │ │ │ movweq pc, #36899 @ 0x9023 @ │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ subscc pc, r1, r4, lsl #17 │ │ │ │ svclt 0x0000e771 │ │ │ │ - ldrsbteq r8, [r4], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r6, r4, r6, lsl r2 │ │ │ │ - @ instruction: 0x00748990 │ │ │ │ - rsbseq r7, r4, ip, lsr #3 │ │ │ │ - rsbseq r8, r4, r8, lsl #18 │ │ │ │ - rsbseq r7, r4, r4, lsr #2 │ │ │ │ + rsbseq r8, r4, r2, ror #19 │ │ │ │ + rsbseq r6, r4, sl, lsl r2 │ │ │ │ + @ instruction: 0x00748994 │ │ │ │ + ldrhteq r7, [r4], #-16 │ │ │ │ + rsbseq r8, r4, ip, lsl #18 │ │ │ │ + rsbseq r7, r4, r8, lsr #2 │ │ │ │ blvs da3c0 │ │ │ │ blvc da3c8 │ │ │ │ blvs ff29a858 │ │ │ │ blx 4da950 │ │ │ │ stcle 4, cr13, [ip], {15} │ │ │ │ blvs 15a3d4 │ │ │ │ blvc 15a3dc │ │ │ │ @@ -143922,42 +143922,42 @@ │ │ │ │ stmdami r1!, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2 7, cr15, [lr, #480] @ 0x1e0 │ │ │ │ ldrb r9, [r9, #2821]! @ 0xb05 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, pc, r8, lsr ip @ │ │ │ │ ldrsbteq pc, [pc], #-184 @ │ │ │ │ - ldrsbteq r8, [r4], #-120 @ 0xffffff88 │ │ │ │ - ldrshteq r6, [r4], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r8, r4, ip, lsr #15 │ │ │ │ - rsbseq r6, r4, r8, asr #31 │ │ │ │ - rsbseq r8, r4, r0, ror #14 │ │ │ │ - rsbseq r6, r4, ip, ror pc │ │ │ │ - rsbseq r8, r4, r8, lsl r7 │ │ │ │ - rsbseq r8, r4, r4, ror r6 │ │ │ │ - rsbseq r6, r4, lr, lsl #29 │ │ │ │ - rsbseq r8, r4, lr, asr #11 │ │ │ │ - rsbseq r6, r4, r8, ror #27 │ │ │ │ - ldrhteq r8, [r4], #-84 @ 0xffffffac │ │ │ │ - rsbseq r6, r4, lr, asr #27 │ │ │ │ - rsbseq r8, r4, sl, asr r5 │ │ │ │ - rsbseq r8, r4, sl, lsl #10 │ │ │ │ - rsbseq r6, r4, r2, lsr #26 │ │ │ │ - ldrsbteq r8, [r4], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r6, r4, ip, ror #25 │ │ │ │ - ldrhteq r8, [r4], #-70 @ 0xffffffba │ │ │ │ - ldrsbteq r6, [r4], #-192 @ 0xffffff40 │ │ │ │ - @ instruction: 0x0074849a │ │ │ │ - ldrhteq r6, [r4], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r8, r4, ip, ror r4 │ │ │ │ - @ instruction: 0x00746c98 │ │ │ │ - rsbseq r8, r4, r0, ror #8 │ │ │ │ - rsbseq r6, r4, sl, ror ip │ │ │ │ - rsbseq r8, r4, lr, lsl r4 │ │ │ │ - rsbseq r6, r4, sl, lsr ip │ │ │ │ + ldrsbteq r8, [r4], #-124 @ 0xffffff84 │ │ │ │ + ldrshteq r6, [r4], #-248 @ 0xffffff08 │ │ │ │ + ldrhteq r8, [r4], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r6, r4, ip, asr #31 │ │ │ │ + rsbseq r8, r4, r4, ror #14 │ │ │ │ + rsbseq r6, r4, r0, lsl #31 │ │ │ │ + rsbseq r8, r4, ip, lsl r7 │ │ │ │ + rsbseq r8, r4, r8, ror r6 │ │ │ │ + @ instruction: 0x00746e92 │ │ │ │ + ldrsbteq r8, [r4], #-82 @ 0xffffffae │ │ │ │ + rsbseq r6, r4, ip, ror #27 │ │ │ │ + ldrhteq r8, [r4], #-88 @ 0xffffffa8 │ │ │ │ + ldrsbteq r6, [r4], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r8, r4, lr, asr r5 │ │ │ │ + rsbseq r8, r4, lr, lsl #10 │ │ │ │ + rsbseq r6, r4, r6, lsr #26 │ │ │ │ + ldrsbteq r8, [r4], #-70 @ 0xffffffba │ │ │ │ + ldrshteq r6, [r4], #-192 @ 0xffffff40 │ │ │ │ + ldrhteq r8, [r4], #-74 @ 0xffffffb6 │ │ │ │ + ldrsbteq r6, [r4], #-196 @ 0xffffff3c │ │ │ │ + @ instruction: 0x0074849e │ │ │ │ + ldrhteq r6, [r4], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r8, r4, r0, lsl #9 │ │ │ │ + @ instruction: 0x00746c9c │ │ │ │ + rsbseq r8, r4, r4, ror #8 │ │ │ │ + rsbseq r6, r4, lr, ror ip │ │ │ │ + rsbseq r8, r4, r2, lsr #8 │ │ │ │ + rsbseq r6, r4, lr, lsr ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmibvs r1, {r1, r7, ip, sp, pc}^ │ │ │ │ andcc lr, r3, #208, 18 @ 0x340000 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -144124,17 +144124,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf778300c │ │ │ │ stmdami r6, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7784478 │ │ │ │ @ instruction: 0xf04ffbf5 │ │ │ │ @ instruction: 0xe7ee30ff │ │ │ │ - rsbseq r8, r4, sl, ror #1 │ │ │ │ rsbseq r8, r4, lr, ror #1 │ │ │ │ - rsbseq r6, r4, r8, lsl #18 │ │ │ │ + ldrshteq r8, [r4], #-2 │ │ │ │ + rsbseq r6, r4, ip, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 15aa3c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0x4615b09f │ │ │ │ ldrmi r4, [r9], -fp, lsl #13 │ │ │ │ @@ -144908,48 +144908,48 @@ │ │ │ │ @ instruction: 0xf89bba8a │ │ │ │ @ instruction: 0x07da305d │ │ │ │ mrcge 5, 3, APSR_nzcv, cr15, cr15, {3} │ │ │ │ blt fe15e1a0 │ │ │ │ rsbseq pc, pc, sl, ror #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, pc, lr, asr r3 @ │ │ │ │ - ldrshteq r7, [r4], #-228 @ 0xffffff1c │ │ │ │ - ldrsbteq r7, [r4], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r7, r4, r0, lsl sp │ │ │ │ - rsbseq r7, r4, lr, lsr fp │ │ │ │ - rsbseq r6, r4, r8, asr r3 │ │ │ │ - rsbseq r7, r4, lr, lsl r9 │ │ │ │ - rsbseq r7, r4, sl, lsl #15 │ │ │ │ - rsbseq r5, r4, r6, lsr #31 │ │ │ │ - rsbseq r7, r4, lr, ror #14 │ │ │ │ - rsbseq r5, r4, sl, lsl #31 │ │ │ │ - rsbseq r7, r4, r2, asr r7 │ │ │ │ - rsbseq r5, r4, lr, ror #30 │ │ │ │ - ldrsbteq r7, [r4], #-110 @ 0xffffff92 │ │ │ │ - ldrshteq r5, [r4], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r7, r4, r4, asr #13 │ │ │ │ - ldrsbteq r5, [r4], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r7, r4, sl, lsr #13 │ │ │ │ - rsbseq r5, r4, r4, asr #29 │ │ │ │ - rsbseq r7, r4, r6, ror r6 │ │ │ │ - @ instruction: 0x00745e92 │ │ │ │ - rsbseq r7, r4, ip, asr #12 │ │ │ │ - rsbseq r5, r4, r8, ror #28 │ │ │ │ - rsbseq r7, r4, lr, lsl #12 │ │ │ │ - rsbseq r5, r4, sl, lsr #28 │ │ │ │ - ldrshteq r7, [r4], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r5, r4, ip, lsl #28 │ │ │ │ - ldrsbteq r7, [r4], #-82 @ 0xffffffae │ │ │ │ - rsbseq r5, r4, lr, ror #27 │ │ │ │ - rsbseq r7, r4, r0, lsl #10 │ │ │ │ - rsbseq r5, r4, sl, lsl sp │ │ │ │ - rsbseq r7, r4, r2, ror #9 │ │ │ │ - ldrshteq r5, [r4], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r7, r4, r4, asr #9 │ │ │ │ - rsbseq r5, r4, r0, ror #25 │ │ │ │ + ldrshteq r7, [r4], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r7, r4, r2, ror #27 │ │ │ │ + rsbseq r7, r4, r4, lsl sp │ │ │ │ + rsbseq r7, r4, r2, asr #22 │ │ │ │ + rsbseq r6, r4, ip, asr r3 │ │ │ │ + rsbseq r7, r4, r2, lsr #18 │ │ │ │ + rsbseq r7, r4, lr, lsl #15 │ │ │ │ + rsbseq r5, r4, sl, lsr #31 │ │ │ │ + rsbseq r7, r4, r2, ror r7 │ │ │ │ + rsbseq r5, r4, lr, lsl #31 │ │ │ │ + rsbseq r7, r4, r6, asr r7 │ │ │ │ + rsbseq r5, r4, r2, ror pc │ │ │ │ + rsbseq r7, r4, r2, ror #13 │ │ │ │ + ldrshteq r5, [r4], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r7, r4, r8, asr #13 │ │ │ │ + rsbseq r5, r4, r2, ror #29 │ │ │ │ + rsbseq r7, r4, lr, lsr #13 │ │ │ │ + rsbseq r5, r4, r8, asr #29 │ │ │ │ + rsbseq r7, r4, sl, ror r6 │ │ │ │ + @ instruction: 0x00745e96 │ │ │ │ + rsbseq r7, r4, r0, asr r6 │ │ │ │ + rsbseq r5, r4, ip, ror #28 │ │ │ │ + rsbseq r7, r4, r2, lsl r6 │ │ │ │ + rsbseq r5, r4, lr, lsr #28 │ │ │ │ + ldrshteq r7, [r4], #-84 @ 0xffffffac │ │ │ │ + rsbseq r5, r4, r0, lsl lr │ │ │ │ + ldrsbteq r7, [r4], #-86 @ 0xffffffaa │ │ │ │ + ldrshteq r5, [r4], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r7, r4, r4, lsl #10 │ │ │ │ + rsbseq r5, r4, lr, lsl sp │ │ │ │ + rsbseq r7, r4, r6, ror #9 │ │ │ │ + rsbseq r5, r4, r2, lsl #26 │ │ │ │ + rsbseq r7, r4, r8, asr #9 │ │ │ │ + rsbseq r5, r4, r4, ror #25 │ │ │ │ andcs r4, r0, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf0704650 │ │ │ │ strmi pc, [r7], -sp, asr #3 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 640568 │ │ │ │ ldmibpl r9, {r4, r6, r9, sl, lr} │ │ │ │ vqadd.u8 , q6, q8 │ │ │ │ @@ -145053,40 +145053,40 @@ │ │ │ │ @ instruction: 0xf641481e │ │ │ │ ldrbtmi r5, [r8], #-409 @ 0xfffffe67 │ │ │ │ @ instruction: 0xf777300c │ │ │ │ ldmdami ip, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ ldc2 7, cr15, [r2], #476 @ 0x1dc │ │ │ │ ldmdblt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrhteq r7, [r4], #-60 @ 0xffffffc4 │ │ │ │ - ldrsbteq r5, [r4], #-184 @ 0xffffff48 │ │ │ │ - @ instruction: 0x0074739e │ │ │ │ - ldrhteq r5, [r4], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r7, r4, r4, lsl #7 │ │ │ │ - @ instruction: 0x00745b9e │ │ │ │ - rsbseq r7, r4, r6, ror #6 │ │ │ │ - rsbseq r5, r4, r2, lsl #23 │ │ │ │ - rsbseq r7, r4, r8, asr #6 │ │ │ │ - rsbseq r5, r4, r4, ror #22 │ │ │ │ - rsbseq r7, r4, lr, lsr #6 │ │ │ │ - rsbseq r5, r4, r8, asr #22 │ │ │ │ - rsbseq r7, r4, r4, lsl r3 │ │ │ │ - rsbseq r5, r4, lr, lsr #22 │ │ │ │ - ldrshteq r7, [r4], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r5, r4, r4, lsl fp │ │ │ │ - ldrsbteq r7, [r4], #-44 @ 0xffffffd4 │ │ │ │ - ldrshteq r5, [r4], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r7, r4, r2, asr #5 │ │ │ │ - ldrsbteq r5, [r4], #-172 @ 0xffffff54 │ │ │ │ - @ instruction: 0x0074729e │ │ │ │ - ldrhteq r5, [r4], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r7, r4, r2, lsl #5 │ │ │ │ - @ instruction: 0x00745a9e │ │ │ │ - rsbseq r7, r4, r6, ror #4 │ │ │ │ - rsbseq r5, r4, r2, lsl #21 │ │ │ │ + rsbseq r7, r4, r0, asr #7 │ │ │ │ + ldrsbteq r5, [r4], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r7, r4, r2, lsr #7 │ │ │ │ + ldrhteq r5, [r4], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r7, r4, r8, lsl #7 │ │ │ │ + rsbseq r5, r4, r2, lsr #23 │ │ │ │ + rsbseq r7, r4, sl, ror #6 │ │ │ │ + rsbseq r5, r4, r6, lsl #23 │ │ │ │ + rsbseq r7, r4, ip, asr #6 │ │ │ │ + rsbseq r5, r4, r8, ror #22 │ │ │ │ + rsbseq r7, r4, r2, lsr r3 │ │ │ │ + rsbseq r5, r4, ip, asr #22 │ │ │ │ + rsbseq r7, r4, r8, lsl r3 │ │ │ │ + rsbseq r5, r4, r2, lsr fp │ │ │ │ + ldrshteq r7, [r4], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r5, r4, r8, lsl fp │ │ │ │ + rsbseq r7, r4, r0, ror #5 │ │ │ │ + ldrshteq r5, [r4], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r7, r4, r6, asr #5 │ │ │ │ + rsbseq r5, r4, r0, ror #21 │ │ │ │ + rsbseq r7, r4, r2, lsr #5 │ │ │ │ + ldrhteq r5, [r4], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r7, r4, r6, lsl #5 │ │ │ │ + rsbseq r5, r4, r2, lsr #21 │ │ │ │ + rsbseq r7, r4, sl, ror #4 │ │ │ │ + rsbseq r5, r4, r6, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r5], -r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2637 @ 0xfffff5b3 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @@ -145165,18 +145165,18 @@ │ │ │ │ svclt 0x00c82b00 │ │ │ │ stcle 3, cr2, [fp], #40 @ 0x28 │ │ │ │ str r2, [r9, r3, lsl #6]! │ │ │ │ stmda r4!, {r0, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x007fe596 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, pc, ip, lsl #10 │ │ │ │ - ldrsbteq r7, [r4], #-14 │ │ │ │ - ldrshteq r5, [r4], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r7, r4, r2, asr #1 │ │ │ │ - ldrsbteq r5, [r4], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r7, r4, r2, ror #1 │ │ │ │ + ldrshteq r5, [r4], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r7, r4, r6, asr #1 │ │ │ │ + rsbseq r5, r4, r2, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xf8dfb091 │ │ │ │ strmi r9, [sp], -r4, lsr #6 │ │ │ │ ldrbtmi r4, [r9], #1667 @ 0x683 │ │ │ │ @@ -145375,27 +145375,27 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx e5e6c4 │ │ │ │ andcs lr, r0, #248512512 @ 0xed00000 │ │ │ │ ldr r9, [r0, -r5, lsl #4]! │ │ │ │ andcs sp, r0, #1073741870 @ 0x4000002e │ │ │ │ str r9, [r2, -r5, lsl #4]! │ │ │ │ mrc 7, 5, APSR_nzcv, cr10, cr0, {3} │ │ │ │ - rsbseq r7, r4, sl, asr #32 │ │ │ │ + rsbseq r7, r4, lr, asr #32 │ │ │ │ rsbseq lr, pc, r4, lsr #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x00746f92 │ │ │ │ - rsbseq r5, r4, ip, lsr #15 │ │ │ │ + @ instruction: 0x00746f96 │ │ │ │ + ldrhteq r5, [r4], #-112 @ 0xffffff90 │ │ │ │ rsbseq lr, pc, r2, asr #6 │ │ │ │ @ instruction: 0xffffe68b │ │ │ │ - ldrhteq r6, [r4], #-218 @ 0xffffff26 │ │ │ │ - @ instruction: 0x00746d94 │ │ │ │ - rsbseq r6, r4, sl, lsl #27 │ │ │ │ - rsbseq r5, r4, r4, lsr #11 │ │ │ │ - rsbseq r6, r4, r0, ror sp │ │ │ │ - rsbseq r5, r4, sl, lsl #11 │ │ │ │ + ldrhteq r6, [r4], #-222 @ 0xffffff22 │ │ │ │ + @ instruction: 0x00746d98 │ │ │ │ + rsbseq r6, r4, lr, lsl #27 │ │ │ │ + rsbseq r5, r4, r8, lsr #11 │ │ │ │ + rsbseq r6, r4, r4, ror sp │ │ │ │ + rsbseq r5, r4, lr, lsl #11 │ │ │ │ mrc 5, 5, fp, cr6, cr0, {7} │ │ │ │ ldmib r0, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf8544500 │ │ │ │ bl 1f09c4 │ │ │ │ @ instruction: 0xf8d606c1 │ │ │ │ ldc 0, cr14, [r4, #16] │ │ │ │ @ instruction: 0xf8556b26 │ │ │ │ @@ -145712,39 +145712,39 @@ │ │ │ │ @ instruction: 0xf04f481e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff92f776 │ │ │ │ @ instruction: 0xf770e789 │ │ │ │ svclt 0x0000ec1e │ │ │ │ rsbseq lr, pc, ip, lsr r0 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r4, r6, asr #24 │ │ │ │ - rsbseq r6, r4, sl, lsr fp │ │ │ │ - rsbseq r6, r4, r8, ror #21 │ │ │ │ - rsbseq r6, r4, r0, lsr #20 │ │ │ │ - rsbseq r5, r4, ip, lsr r2 │ │ │ │ + rsbseq r6, r4, sl, asr #24 │ │ │ │ + rsbseq r6, r4, lr, lsr fp │ │ │ │ + rsbseq r6, r4, ip, ror #21 │ │ │ │ + rsbseq r6, r4, r4, lsr #20 │ │ │ │ + rsbseq r5, r4, r0, asr #4 │ │ │ │ ldrsbteq sp, [pc], #-214 │ │ │ │ - rsbseq r6, r4, r8, asr r9 │ │ │ │ - rsbseq r6, r4, r2, lsl r9 │ │ │ │ - rsbseq r5, r4, ip, lsr #2 │ │ │ │ - rsbseq r6, r4, r0, ror #17 │ │ │ │ - ldrshteq r5, [r4], #-12 │ │ │ │ - rsbseq r6, r4, r8, asr #17 │ │ │ │ - rsbseq r5, r4, r2, ror #1 │ │ │ │ - rsbseq r6, r4, ip, lsr #17 │ │ │ │ - rsbseq r5, r4, r6, asr #1 │ │ │ │ - @ instruction: 0x00746890 │ │ │ │ - rsbseq r5, r4, sl, lsr #1 │ │ │ │ - rsbseq r6, r4, r6, ror r8 │ │ │ │ - @ instruction: 0x00745090 │ │ │ │ - rsbseq r6, r4, ip, asr r8 │ │ │ │ - rsbseq r5, r4, r6, ror r0 │ │ │ │ - rsbseq r6, r4, r2, asr #16 │ │ │ │ - rsbseq r5, r4, ip, asr r0 │ │ │ │ - rsbseq r6, r4, r8, lsr #16 │ │ │ │ - rsbseq r5, r4, r2, asr #32 │ │ │ │ + rsbseq r6, r4, ip, asr r9 │ │ │ │ + rsbseq r6, r4, r6, lsl r9 │ │ │ │ + rsbseq r5, r4, r0, lsr r1 │ │ │ │ + rsbseq r6, r4, r4, ror #17 │ │ │ │ + rsbseq r5, r4, r0, lsl #2 │ │ │ │ + rsbseq r6, r4, ip, asr #17 │ │ │ │ + rsbseq r5, r4, r6, ror #1 │ │ │ │ + ldrhteq r6, [r4], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r5, r4, sl, asr #1 │ │ │ │ + @ instruction: 0x00746894 │ │ │ │ + rsbseq r5, r4, lr, lsr #1 │ │ │ │ + rsbseq r6, r4, sl, ror r8 │ │ │ │ + @ instruction: 0x00745094 │ │ │ │ + rsbseq r6, r4, r0, ror #16 │ │ │ │ + rsbseq r5, r4, sl, ror r0 │ │ │ │ + rsbseq r6, r4, r6, asr #16 │ │ │ │ + rsbseq r5, r4, r0, rrx │ │ │ │ + rsbseq r6, r4, ip, lsr #16 │ │ │ │ + rsbseq r5, r4, r6, asr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @ instruction: 0xf8df2438 │ │ │ │ addlt r3, r7, r8, lsr r4 │ │ │ │ @@ -146014,26 +146014,26 @@ │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ ldr r6, [r4], r9, ror #4 │ │ │ │ str r2, [ip], r0 │ │ │ │ str r2, [pc, -r0, lsl #6] │ │ │ │ stmib r0, {r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq sp, pc, r0, asr fp @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r4, r8, lsr #12 │ │ │ │ - rsbseq r4, r4, r4, asr #28 │ │ │ │ + rsbseq r6, r4, ip, lsr #12 │ │ │ │ + rsbseq r4, r4, r8, asr #28 │ │ │ │ ldrsbteq sp, [pc], #-158 │ │ │ │ - ldrshteq r6, [r4], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r4, r4, r2, lsl lr │ │ │ │ - @ instruction: 0x00746594 │ │ │ │ - ldrhteq r4, [r4], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r6, r4, r2, lsr #10 │ │ │ │ - rsbseq r4, r4, lr, lsr sp │ │ │ │ - ldrsbteq r6, [r4], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r6, r4, r8, ror r4 │ │ │ │ - @ instruction: 0x00744c94 │ │ │ │ + ldrshteq r6, [r4], #-84 @ 0xffffffac │ │ │ │ + rsbseq r4, r4, r6, lsl lr │ │ │ │ + @ instruction: 0x00746598 │ │ │ │ + ldrhteq r4, [r4], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r6, r4, r6, lsr #10 │ │ │ │ + rsbseq r4, r4, r2, asr #26 │ │ │ │ + ldrsbteq r6, [r4], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r6, r4, ip, ror r4 │ │ │ │ + @ instruction: 0x00744c98 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 1, cr11, cr15, cr3, {4} │ │ │ │ movwcs sp, #7172 @ 0x1c04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ @@ -146071,16 +146071,16 @@ │ │ │ │ blls 1206e8 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x3051f895 │ │ │ │ movweq pc, #16419 @ 0x4023 @ │ │ │ │ subscc pc, r1, r5, lsl #17 │ │ │ │ svclt 0x0000e7bb │ │ │ │ - rsbseq r6, r4, ip, lsr #5 │ │ │ │ - ldrsbteq r4, [r4], #-160 @ 0xffffff60 │ │ │ │ + ldrhteq r6, [r4], #-32 @ 0xffffffe0 │ │ │ │ + ldrsbteq r4, [r4], #-164 @ 0xffffff5c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ umulllt r4, r5, r8, r6 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ stc2l 3, cr15, [ip], {82} @ 0x52 │ │ │ │ @@ -146222,30 +146222,30 @@ │ │ │ │ ldmdami r4, {r2, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ tstpcc sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff5df404 │ │ │ │ @ instruction: 0x46214811 │ │ │ │ @ instruction: 0xf7764478 │ │ │ │ str pc, [r7, pc, lsl #23]! │ │ │ │ - ldrsbteq r6, [r4], #-22 @ 0xffffffea │ │ │ │ - @ instruction: 0x0074619a │ │ │ │ - ldrhteq r4, [r4], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r6, r4, ip, lsr r1 │ │ │ │ - rsbseq r6, r4, r6, lsl r1 │ │ │ │ - ldrshteq r6, [r4], #-0 │ │ │ │ - rsbseq r6, r4, lr, asr #1 │ │ │ │ - rsbseq r4, r4, sl, ror #17 │ │ │ │ - ldrhteq r6, [r4], #-6 │ │ │ │ - ldrsbteq r4, [r4], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r6, r4, r4, ror r0 │ │ │ │ - rsbseq r6, r4, r6, lsr r0 │ │ │ │ + ldrsbteq r6, [r4], #-26 @ 0xffffffe6 │ │ │ │ + @ instruction: 0x0074619e │ │ │ │ + rsbseq r4, r4, r0, asr #19 │ │ │ │ + rsbseq r6, r4, r0, asr #2 │ │ │ │ + rsbseq r6, r4, sl, lsl r1 │ │ │ │ + ldrshteq r6, [r4], #-4 │ │ │ │ + ldrsbteq r6, [r4], #-2 │ │ │ │ + rsbseq r4, r4, lr, ror #17 │ │ │ │ + ldrhteq r6, [r4], #-10 │ │ │ │ + ldrsbteq r4, [r4], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r6, r4, r8, ror r0 │ │ │ │ rsbseq r6, r4, sl, lsr r0 │ │ │ │ - rsbseq r4, r4, r6, asr r8 │ │ │ │ - rsbseq r6, r4, r0, lsr #32 │ │ │ │ - rsbseq r4, r4, ip, lsr r8 │ │ │ │ + rsbseq r6, r4, lr, lsr r0 │ │ │ │ + rsbseq r4, r4, sl, asr r8 │ │ │ │ + rsbseq r6, r4, r4, lsr #32 │ │ │ │ + rsbseq r4, r4, r0, asr #16 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 15cb38 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdlt r6, [r4], r4 │ │ │ │ ldclle 12, cr2, [r9, #-0] │ │ │ │ @@ -146303,19 +146303,19 @@ │ │ │ │ @ instruction: 0xf776300c │ │ │ │ stmdami r9, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ blx ffd5f548 │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ blhi 15ca6c │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbseq r5, r4, r6, lsl #31 │ │ │ │ - rsbseq r5, r4, r4, lsr pc │ │ │ │ - rsbseq r4, r4, r6, asr r7 │ │ │ │ - rsbseq r5, r4, r6, ror #29 │ │ │ │ - rsbseq r4, r4, r2, lsl #14 │ │ │ │ + rsbseq r5, r4, sl, lsl #31 │ │ │ │ + rsbseq r5, r4, r8, lsr pc │ │ │ │ + rsbseq r4, r4, sl, asr r7 │ │ │ │ + rsbseq r5, r4, sl, ror #29 │ │ │ │ + rsbseq r4, r4, r6, lsl #14 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 1232ffc │ │ │ │ blmi 1233208 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -146385,21 +146385,21 @@ │ │ │ │ @ instruction: 0xf994f776 │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7764478 │ │ │ │ str pc, [r0, pc, asr #20]! │ │ │ │ cdp 7, 13, cr15, cr10, cr15, {3} │ │ │ │ rsbseq sp, pc, r8, ror #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r4, ip, asr lr │ │ │ │ - rsbseq r4, r4, r8, ror r6 │ │ │ │ + rsbseq r5, r4, r0, ror #28 │ │ │ │ + rsbseq r4, r4, ip, ror r6 │ │ │ │ rsbseq sp, pc, r2, lsl r2 @ │ │ │ │ - ldrsbteq r5, [r4], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r4, r4, ip, ror #11 │ │ │ │ - rsbseq r5, r4, r0, lsr #27 │ │ │ │ - ldrhteq r4, [r4], #-92 @ 0xffffffa4 │ │ │ │ + ldrsbteq r5, [r4], #-212 @ 0xffffff2c │ │ │ │ + ldrshteq r4, [r4], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r5, r4, r4, lsr #27 │ │ │ │ + rsbseq r4, r4, r0, asr #11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r9], fp, lsl #16 │ │ │ │ ldmvs ip, {r1, r2, r9, sl, lr} │ │ │ │ strtle r3, [r6], #-3073 @ 0xfffff3ff │ │ │ │ @@ -146447,16 +146447,16 @@ │ │ │ │ blx 85f778 │ │ │ │ @ instruction: 0xf0834630 │ │ │ │ strtmi pc, [r2], -pc, ror #4 │ │ │ │ @ instruction: 0xf6404649 │ │ │ │ pop {r0, r8, r9} │ │ │ │ @ instruction: 0xf77547f0 │ │ │ │ svclt 0x0000ba13 │ │ │ │ - rsbseq r5, r4, sl, lsr #26 │ │ │ │ - ldrsbteq r5, [r4], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r5, r4, lr, lsr #26 │ │ │ │ + ldrsbteq r5, [r4], #-198 @ 0xffffff3a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 15ce84 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4616b09b │ │ │ │ strmi r4, [r0], sp, lsl #21 │ │ │ │ @@ -146598,33 +146598,33 @@ │ │ │ │ @ instruction: 0xf8aaf776 │ │ │ │ @ instruction: 0xf76fe798 │ │ │ │ svclt 0x0000ed36 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sp, pc, lr, lsr #32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, r4, r4, lsl r0 │ │ │ │ - ldrshteq r1, [r4], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r1, r4, r0, ror #31 │ │ │ │ - rsbseq r5, r4, sl, asr #23 │ │ │ │ - rsbseq r1, r4, sl, ror #30 │ │ │ │ - ldrshteq r5, [r4], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r2, r4, r8, lsl r0 │ │ │ │ + ldrshteq r1, [r4], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r1, r4, r4, ror #31 │ │ │ │ + rsbseq r5, r4, lr, asr #23 │ │ │ │ + rsbseq r1, r4, lr, ror #30 │ │ │ │ + ldrshteq r5, [r4], #-174 @ 0xffffff52 │ │ │ │ ldrsbteq ip, [pc], #-232 │ │ │ │ - rsbseq r5, r4, sl, ror #21 │ │ │ │ - rsbseq r4, r4, r6, lsl #6 │ │ │ │ + rsbseq r5, r4, lr, ror #21 │ │ │ │ + rsbseq r4, r4, sl, lsl #6 │ │ │ │ + ldrsbteq r5, [r4], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r5, r4, r6, lsr #22 │ │ │ │ + ldrhteq r5, [r4], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r5, r4, r6, lsl #22 │ │ │ │ + @ instruction: 0x00745a98 │ │ │ │ + rsbseq r5, r4, lr, ror #21 │ │ │ │ + rsbseq r5, r4, r8, ror sl │ │ │ │ rsbseq r5, r4, ip, asr #21 │ │ │ │ - rsbseq r5, r4, r2, lsr #22 │ │ │ │ - rsbseq r5, r4, ip, lsr #21 │ │ │ │ - rsbseq r5, r4, r2, lsl #22 │ │ │ │ - @ instruction: 0x00745a94 │ │ │ │ - rsbseq r5, r4, sl, ror #21 │ │ │ │ - rsbseq r5, r4, r4, ror sl │ │ │ │ - rsbseq r5, r4, r8, asr #21 │ │ │ │ - rsbseq r5, r4, r8, asr sl │ │ │ │ - rsbseq r4, r4, r2, ror r2 │ │ │ │ + rsbseq r5, r4, ip, asr sl │ │ │ │ + rsbseq r4, r4, r6, ror r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ @ instruction: 0x46044a7d │ │ │ │ ldrsbhi pc, [r4, #143]! @ 0x8f @ │ │ │ │ @@ -146748,29 +146748,29 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7754478 │ │ │ │ @ instruction: 0xe7efff79 │ │ │ │ stc 7, cr15, [r4], {111} @ 0x6f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq ip, pc, r8, lsl #27 │ │ │ │ - @ instruction: 0x0074599c │ │ │ │ + rsbseq r5, r4, r0, lsr #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r4, lr, asr #25 │ │ │ │ - rsbseq r5, r4, r6, lsr #17 │ │ │ │ - rsbseq r4, r4, r2, asr #1 │ │ │ │ + ldrsbteq r1, [r4], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r5, r4, sl, lsr #17 │ │ │ │ + rsbseq r4, r4, r6, asr #1 │ │ │ │ rsbseq ip, pc, ip, asr ip @ │ │ │ │ - rsbseq r5, r4, r2, ror r8 │ │ │ │ - rsbseq r4, r4, lr, lsl #1 │ │ │ │ - rsbseq r5, r4, r8, lsr r8 │ │ │ │ - rsbseq r5, r4, lr, lsr #16 │ │ │ │ - rsbseq r5, r4, r4, lsl #17 │ │ │ │ - rsbseq r5, r4, r4, lsl r8 │ │ │ │ - rsbseq r4, r4, lr, lsr #32 │ │ │ │ - ldrshteq r5, [r4], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r4, r4, r0, lsl r0 │ │ │ │ + rsbseq r5, r4, r6, ror r8 │ │ │ │ + @ instruction: 0x00744092 │ │ │ │ + rsbseq r5, r4, ip, lsr r8 │ │ │ │ + rsbseq r5, r4, r2, lsr r8 │ │ │ │ + rsbseq r5, r4, r8, lsl #17 │ │ │ │ + rsbseq r5, r4, r8, lsl r8 │ │ │ │ + rsbseq r4, r4, r2, lsr r0 │ │ │ │ + ldrshteq r5, [r4], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r4, r4, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf90bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -sp, asr #29 │ │ │ │ @@ -146781,16 +146781,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf775300c │ │ │ │ stmdami r5, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff30f775 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r5, r4, r2, ror #14 │ │ │ │ - rsbseq r3, r4, lr, ror pc │ │ │ │ + rsbseq r5, r4, r6, ror #14 │ │ │ │ + rsbseq r3, r4, r2, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf910c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r5, lsr #29 │ │ │ │ @@ -146801,16 +146801,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf775300c │ │ │ │ stmdami r5, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff08f775 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r5, r4, r2, lsl r7 │ │ │ │ - rsbseq r3, r4, lr, lsr #30 │ │ │ │ + rsbseq r5, r4, r6, lsl r7 │ │ │ │ + rsbseq r3, r4, r2, lsr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs fp, [r0, -r5, lsl #1] │ │ │ │ beq de638 │ │ │ │ ldrsbtlt pc, [r8], -sp @ │ │ │ │ @@ -146916,28 +146916,28 @@ │ │ │ │ ldmdami r2, {r0, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ cmnpcc pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r4, #-468]! @ 0xfffffe2c │ │ │ │ strtmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf7754478 │ │ │ │ @ instruction: 0xe79cfe1f │ │ │ │ - rsbseq r5, r4, r8, lsl #13 │ │ │ │ - rsbseq r3, r4, r4, lsr #29 │ │ │ │ - rsbseq r5, r4, r0, ror r6 │ │ │ │ - rsbseq r3, r4, ip, lsl #29 │ │ │ │ - rsbseq r5, r4, r4, lsl #12 │ │ │ │ - rsbseq r3, r4, r0, lsr #28 │ │ │ │ - rsbseq r5, r4, ip, ror #11 │ │ │ │ - rsbseq r3, r4, r8, lsl #28 │ │ │ │ - rsbseq r5, r4, lr, ror r5 │ │ │ │ - @ instruction: 0x00743d9a │ │ │ │ - rsbseq r5, r4, sl, asr r5 │ │ │ │ - rsbseq r3, r4, r6, ror sp │ │ │ │ - rsbseq r5, r4, r0, asr #10 │ │ │ │ - rsbseq r3, r4, ip, asr sp │ │ │ │ + rsbseq r5, r4, ip, lsl #13 │ │ │ │ + rsbseq r3, r4, r8, lsr #29 │ │ │ │ + rsbseq r5, r4, r4, ror r6 │ │ │ │ + @ instruction: 0x00743e90 │ │ │ │ + rsbseq r5, r4, r8, lsl #12 │ │ │ │ + rsbseq r3, r4, r4, lsr #28 │ │ │ │ + ldrshteq r5, [r4], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r3, r4, ip, lsl #28 │ │ │ │ + rsbseq r5, r4, r2, lsl #11 │ │ │ │ + @ instruction: 0x00743d9e │ │ │ │ + rsbseq r5, r4, lr, asr r5 │ │ │ │ + rsbseq r3, r4, sl, ror sp │ │ │ │ + rsbseq r5, r4, r4, asr #10 │ │ │ │ + rsbseq r3, r4, r0, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ ldclmi 0, cr11, [r6], #620 @ 0x26c │ │ │ │ @ instruction: 0xf640460e │ │ │ │ ldrbtmi r5, [ip], #-1490 @ 0xfffffa2e │ │ │ │ @@ -147180,19 +147180,19 @@ │ │ │ │ @ instruction: 0xf8cd0b08 │ │ │ │ @ instruction: 0xf8dd900c │ │ │ │ ands r9, fp, ip, lsr #32 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ - ldrhteq r5, [r4], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r5, r4, r2, asr #9 │ │ │ │ @ instruction: 0x007fc894 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r4, r8, lsr r3 │ │ │ │ - rsbseq r5, r4, r0, asr #3 │ │ │ │ + rsbseq r5, r4, ip, lsr r3 │ │ │ │ + rsbseq r5, r4, r4, asr #3 │ │ │ │ andcs r9, r0, #6144 @ 0x1800 │ │ │ │ eorcs pc, r1, r3, asr #16 │ │ │ │ ldrbmi r9, [r3, #-2819] @ 0xfffff4fd │ │ │ │ addshi pc, r5, r0 │ │ │ │ @ instruction: 0xf85a9b04 │ │ │ │ svcls 0x000f1b04 │ │ │ │ b 147c5cc │ │ │ │ @@ -147436,25 +147436,25 @@ │ │ │ │ strbt r9, [r3], #773 @ 0x305 │ │ │ │ movwls r9, #15117 @ 0x3b0d │ │ │ │ @ instruction: 0xf76ee595 │ │ │ │ svclt 0x0000eea2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ - @ instruction: 0x00744f98 │ │ │ │ + @ instruction: 0x00744f9c │ │ │ │ rsbseq ip, pc, r6, asr r3 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r4, [r4], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r3, r4, r6, lsl r7 │ │ │ │ - rsbseq r4, r4, r2, lsr #27 │ │ │ │ - rsbseq r3, r4, r4, asr #11 │ │ │ │ - rsbseq r4, r4, r2, lsl #27 │ │ │ │ - @ instruction: 0x0074359c │ │ │ │ - rsbseq r4, r4, r8, ror #26 │ │ │ │ - rsbseq r3, r4, r2, lsl #11 │ │ │ │ + ldrshteq r4, [r4], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r3, r4, sl, lsl r7 │ │ │ │ + rsbseq r4, r4, r6, lsr #27 │ │ │ │ + rsbseq r3, r4, r8, asr #11 │ │ │ │ + rsbseq r4, r4, r6, lsl #27 │ │ │ │ + rsbseq r3, r4, r0, lsr #11 │ │ │ │ + rsbseq r4, r4, ip, ror #26 │ │ │ │ + rsbseq r3, r4, r6, lsl #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 15de28 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 6e0cac │ │ │ │ strpl pc, [ip], #2271 @ 0x8df │ │ │ │ ldcmi 2, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ @@ -147745,23 +147745,23 @@ │ │ │ │ @ instruction: 0xf773447a │ │ │ │ blls 522dc8 │ │ │ │ ldrdlt pc, [r0], -r3 │ │ │ │ svclt 0x0000e679 │ │ │ │ ... │ │ │ │ rsbseq ip, pc, r6, lsl #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x00744c90 │ │ │ │ - rsbseq r4, r4, lr, lsl #21 │ │ │ │ - rsbseq r4, r4, r2, ror #18 │ │ │ │ - rsbseq r3, r4, lr, ror r1 │ │ │ │ - rsbseq r4, r4, r6, asr #19 │ │ │ │ - rsbseq r4, r4, r8, ror #17 │ │ │ │ - rsbseq r3, r4, r4, lsl #2 │ │ │ │ - rsbseq r4, r4, r4, lsr #17 │ │ │ │ - rsbseq r4, r4, r4, lsr r8 │ │ │ │ + @ instruction: 0x00744c94 │ │ │ │ + @ instruction: 0x00744a92 │ │ │ │ + rsbseq r4, r4, r6, ror #18 │ │ │ │ + rsbseq r3, r4, r2, lsl #3 │ │ │ │ + rsbseq r4, r4, sl, asr #19 │ │ │ │ + rsbseq r4, r4, ip, ror #17 │ │ │ │ + rsbseq r3, r4, r8, lsl #2 │ │ │ │ + rsbseq r4, r4, r8, lsr #17 │ │ │ │ + rsbseq r4, r4, r8, lsr r8 │ │ │ │ strtmi pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf0824638 │ │ │ │ stmdbge r7!, {r0, r1, r5, ip, sp, lr, pc} │ │ │ │ vqshl.s8 q10, q14, │ │ │ │ strtmi r4, [r2], -r7, asr #6 │ │ │ │ @ instruction: 0xffc8f773 │ │ │ │ @ instruction: 0xf0824638 │ │ │ │ @@ -148020,54 +148020,54 @@ │ │ │ │ cdp 7, 11, cr14, cr0, cr2, {4} │ │ │ │ vstr d0, [sp, #288] @ 0x120 │ │ │ │ @ instruction: 0xf76e7b16 │ │ │ │ @ instruction: 0xed9de9ae │ │ │ │ vdup.32 d7, r7 │ │ │ │ ldrb r7, [pc], #2816 @ a325c │ │ │ │ b 2e1018 >::_M_default_append(unsigned int)@@Base+0x5e484> │ │ │ │ - rsbseq r4, r4, r4, ror #15 │ │ │ │ + rsbseq r4, r4, r8, ror #15 │ │ │ │ rsbseq fp, pc, r4, ror fp @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, r4, r4, lsr r7 │ │ │ │ - rsbseq r2, r4, r0, asr pc │ │ │ │ - rsbseq r4, r4, r6, lsl r7 │ │ │ │ - rsbseq r2, r4, r2, lsr pc │ │ │ │ - ldrshteq r4, [r4], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r2, r4, r4, lsl pc │ │ │ │ - rsbseq r4, r4, ip, lsl #13 │ │ │ │ - rsbseq r2, r4, r8, lsr #29 │ │ │ │ - rsbseq r4, r4, r4, lsl r7 │ │ │ │ - rsbseq r4, r4, r0, lsr r6 │ │ │ │ - rsbseq r2, r4, ip, asr #28 │ │ │ │ - rsbseq r4, r4, lr, asr #11 │ │ │ │ - rsbseq r2, r4, sl, ror #27 │ │ │ │ - rsbseq r4, r4, ip, asr r5 │ │ │ │ - rsbseq r2, r4, r8, ror sp │ │ │ │ - rsbseq r4, r4, r0, asr #10 │ │ │ │ - rsbseq r2, r4, ip, asr sp │ │ │ │ - rsbseq r4, r4, r4, lsr #10 │ │ │ │ - rsbseq r2, r4, r6, asr #26 │ │ │ │ - rsbseq r4, r4, sl, ror #9 │ │ │ │ - rsbseq r2, r4, r4, lsl #26 │ │ │ │ - rsbseq r4, r4, lr, asr #9 │ │ │ │ - rsbseq r2, r4, r8, ror #25 │ │ │ │ - ldrhteq r4, [r4], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r2, r4, lr, asr #25 │ │ │ │ - @ instruction: 0x00744496 │ │ │ │ - ldrhteq r2, [r4], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r4, r4, ip, ror r4 │ │ │ │ - @ instruction: 0x00742c96 │ │ │ │ - rsbseq r4, r4, r2, ror #8 │ │ │ │ - rsbseq r2, r4, ip, ror ip │ │ │ │ - rsbseq r4, r4, r8, asr #8 │ │ │ │ - rsbseq r2, r4, r2, ror #24 │ │ │ │ - rsbseq r4, r4, lr, lsr #8 │ │ │ │ - rsbseq r2, r4, r8, asr #24 │ │ │ │ - rsbseq r4, r4, r4, lsl r4 │ │ │ │ - rsbseq r2, r4, lr, lsr #24 │ │ │ │ + rsbseq r4, r4, r8, lsr r7 │ │ │ │ + rsbseq r2, r4, r4, asr pc │ │ │ │ + rsbseq r4, r4, sl, lsl r7 │ │ │ │ + rsbseq r2, r4, r6, lsr pc │ │ │ │ + ldrshteq r4, [r4], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r2, r4, r8, lsl pc │ │ │ │ + @ instruction: 0x00744690 │ │ │ │ + rsbseq r2, r4, ip, lsr #29 │ │ │ │ + rsbseq r4, r4, r8, lsl r7 │ │ │ │ + rsbseq r4, r4, r4, lsr r6 │ │ │ │ + rsbseq r2, r4, r0, asr lr │ │ │ │ + ldrsbteq r4, [r4], #-82 @ 0xffffffae │ │ │ │ + rsbseq r2, r4, lr, ror #27 │ │ │ │ + rsbseq r4, r4, r0, ror #10 │ │ │ │ + rsbseq r2, r4, ip, ror sp │ │ │ │ + rsbseq r4, r4, r4, asr #10 │ │ │ │ + rsbseq r2, r4, r0, ror #26 │ │ │ │ + rsbseq r4, r4, r8, lsr #10 │ │ │ │ + rsbseq r2, r4, sl, asr #26 │ │ │ │ + rsbseq r4, r4, lr, ror #9 │ │ │ │ + rsbseq r2, r4, r8, lsl #26 │ │ │ │ + ldrsbteq r4, [r4], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r2, r4, ip, ror #25 │ │ │ │ + ldrhteq r4, [r4], #-70 @ 0xffffffba │ │ │ │ + ldrsbteq r2, [r4], #-194 @ 0xffffff3e │ │ │ │ + @ instruction: 0x0074449a │ │ │ │ + ldrhteq r2, [r4], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r4, r4, r0, lsl #9 │ │ │ │ + @ instruction: 0x00742c9a │ │ │ │ + rsbseq r4, r4, r6, ror #8 │ │ │ │ + rsbseq r2, r4, r0, lsl #25 │ │ │ │ + rsbseq r4, r4, ip, asr #8 │ │ │ │ + rsbseq r2, r4, r6, ror #24 │ │ │ │ + rsbseq r4, r4, r2, lsr r4 │ │ │ │ + rsbseq r2, r4, ip, asr #24 │ │ │ │ + rsbseq r4, r4, r8, lsl r4 │ │ │ │ + rsbseq r2, r4, r2, lsr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 15e7c0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0x3050f890 │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ @@ -148312,25 +148312,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7744478 │ │ │ │ @ instruction: 0xe7d6fb3b │ │ │ │ svc 0x00c6f76d │ │ │ │ ... │ │ │ │ ldrsbteq fp, [pc], #-74 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x00744098 │ │ │ │ - ldrhteq r2, [r4], #-132 @ 0xffffff7c │ │ │ │ + @ instruction: 0x0074409c │ │ │ │ + ldrhteq r2, [r4], #-136 @ 0xffffff78 │ │ │ │ rsbseq fp, pc, sl, asr #8 │ │ │ │ - rsbseq r4, r4, sl, lsr r0 │ │ │ │ - rsbseq r3, r4, r8, asr #31 │ │ │ │ - rsbseq r2, r4, r4, ror #15 │ │ │ │ - ldrhteq r3, [r4], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r2, r4, ip, asr #15 │ │ │ │ - rsbseq r3, r4, r2, ror pc │ │ │ │ - rsbseq r3, r4, sl, ror pc │ │ │ │ - @ instruction: 0x00742794 │ │ │ │ + rsbseq r4, r4, lr, lsr r0 │ │ │ │ + rsbseq r3, r4, ip, asr #31 │ │ │ │ + rsbseq r2, r4, r8, ror #15 │ │ │ │ + ldrhteq r3, [r4], #-244 @ 0xffffff0c │ │ │ │ + ldrsbteq r2, [r4], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r3, r4, r6, ror pc │ │ │ │ + rsbseq r3, r4, lr, ror pc │ │ │ │ + @ instruction: 0x00742798 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 25ebe0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 12e1a64 │ │ │ │ @ instruction: 0xf2ad4d97 │ │ │ │ ldcmi 13, cr5, [r7], {124} @ 0x7c │ │ │ │ @@ -148481,17 +148481,17 @@ │ │ │ │ mrc 6, 5, r4, cr7, cr14, {1} │ │ │ │ @ instruction: 0xf5013b00 │ │ │ │ ldc 1, cr6, [r1, #-712] @ 0xfffffd38 │ │ │ │ ands r4, r3, r2, lsl #22 │ │ │ │ ... │ │ │ │ ldrsbteq fp, [pc], #-32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r3, [r4], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r3, r4, r4, ror #26 │ │ │ │ - ldrsbteq r3, [r4], #-196 @ 0xffffff3c │ │ │ │ + ldrhteq r3, [r4], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r3, r4, r8, ror #26 │ │ │ │ + ldrsbteq r3, [r4], #-200 @ 0xffffff38 │ │ │ │ eorne pc, r7, r4, asr #16 │ │ │ │ @ instruction: 0xf1074290 │ │ │ │ eorle r0, r4, r1, lsl #14 │ │ │ │ blne 1e1b00 │ │ │ │ strbeq lr, [r1, #2828] @ 0xb0c │ │ │ │ blvs df014 │ │ │ │ blvc ff25f484 │ │ │ │ @@ -149178,18 +149178,18 @@ │ │ │ │ blls cc90b8 │ │ │ │ stmdaeq r3, {r1, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0000e015 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ - rsbseq r3, r4, r0, lsl ip │ │ │ │ - rsbseq r3, r4, lr, ror r9 │ │ │ │ + rsbseq r3, r4, r4, lsl ip │ │ │ │ + rsbseq r3, r4, r2, lsl #19 │ │ │ │ @ instruction: 0xffffad21 │ │ │ │ - rsbseq r3, r4, r2, asr #11 │ │ │ │ + rsbseq r3, r4, r6, asr #11 │ │ │ │ addsmi r3, r1, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf85cda3a │ │ │ │ blcc f30b0 │ │ │ │ ldmle r7!, {r0, r8, r9, fp, sp}^ │ │ │ │ bls 90b0ec │ │ │ │ @ instruction: 0xf853681b │ │ │ │ blls 840534 │ │ │ │ @@ -149998,51 +149998,51 @@ │ │ │ │ stmdami sl!, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7724478 │ │ │ │ strbt pc, [ip], -r7, lsl #28 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ - ldrsbteq r3, [r4], #-12 │ │ │ │ - rsbseq r2, r4, r4, lsl #31 │ │ │ │ - @ instruction: 0x0074179e │ │ │ │ - rsbseq r2, r4, sl, asr #30 │ │ │ │ + rsbseq r3, r4, r0, ror #1 │ │ │ │ + rsbseq r2, r4, r8, lsl #31 │ │ │ │ + rsbseq r1, r4, r2, lsr #15 │ │ │ │ + rsbseq r2, r4, lr, asr #30 │ │ │ │ rsbseq sl, pc, lr, asr #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, r4, r8, lsl #31 │ │ │ │ - rsbseq r2, r4, r8, ror lr │ │ │ │ - @ instruction: 0x00741692 │ │ │ │ - rsbseq r2, r4, r2, asr #28 │ │ │ │ - rsbseq r1, r4, sl, asr r6 │ │ │ │ - rsbseq r2, r4, r4, lsr #28 │ │ │ │ - rsbseq r1, r4, ip, lsr r6 │ │ │ │ - @ instruction: 0x00742992 │ │ │ │ - rsbseq r2, r4, lr, asr #18 │ │ │ │ - rsbseq r2, r4, r2, lsl r9 │ │ │ │ - rsbseq r2, r4, r8, lsl #18 │ │ │ │ - rsbseq r1, r4, sl, lsr #2 │ │ │ │ - rsbseq r2, r4, r2, lsl #17 │ │ │ │ - @ instruction: 0x0074109e │ │ │ │ - rsbseq r2, r4, r8, ror #16 │ │ │ │ - rsbseq r1, r4, r4, lsl #1 │ │ │ │ - rsbseq r2, r4, r0, asr r8 │ │ │ │ - rsbseq r1, r4, sl, rrx │ │ │ │ - rsbseq r2, r4, r6, lsr r8 │ │ │ │ - rsbseq r1, r4, r0, asr r0 │ │ │ │ - rsbseq r2, r4, ip, lsl r8 │ │ │ │ - rsbseq r1, r4, r6, lsr r0 │ │ │ │ - ldrsbteq r2, [r4], #-90 @ 0xffffffa6 │ │ │ │ - ldrsbteq r2, [r4], #-82 @ 0xffffffae │ │ │ │ - ldrshteq r0, [r4], #-212 @ 0xffffff2c │ │ │ │ - ldrhteq r2, [r4], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r0, r4, ip, asr #27 │ │ │ │ - rsbseq r2, r4, ip, lsr #10 │ │ │ │ - rsbseq r0, r4, r8, asr #26 │ │ │ │ - rsbseq r2, r4, r2, lsl r5 │ │ │ │ - rsbseq r0, r4, ip, lsr #26 │ │ │ │ + rsbseq r2, r4, ip, lsl #31 │ │ │ │ + rsbseq r2, r4, ip, ror lr │ │ │ │ + @ instruction: 0x00741696 │ │ │ │ + rsbseq r2, r4, r6, asr #28 │ │ │ │ + rsbseq r1, r4, lr, asr r6 │ │ │ │ + rsbseq r2, r4, r8, lsr #28 │ │ │ │ + rsbseq r1, r4, r0, asr #12 │ │ │ │ + @ instruction: 0x00742996 │ │ │ │ + rsbseq r2, r4, r2, asr r9 │ │ │ │ + rsbseq r2, r4, r6, lsl r9 │ │ │ │ + rsbseq r2, r4, ip, lsl #18 │ │ │ │ + rsbseq r1, r4, lr, lsr #2 │ │ │ │ + rsbseq r2, r4, r6, lsl #17 │ │ │ │ + rsbseq r1, r4, r2, lsr #1 │ │ │ │ + rsbseq r2, r4, ip, ror #16 │ │ │ │ + rsbseq r1, r4, r8, lsl #1 │ │ │ │ + rsbseq r2, r4, r4, asr r8 │ │ │ │ + rsbseq r1, r4, lr, rrx │ │ │ │ + rsbseq r2, r4, sl, lsr r8 │ │ │ │ + rsbseq r1, r4, r4, asr r0 │ │ │ │ + rsbseq r2, r4, r0, lsr #16 │ │ │ │ + rsbseq r1, r4, sl, lsr r0 │ │ │ │ + ldrsbteq r2, [r4], #-94 @ 0xffffffa2 │ │ │ │ + ldrsbteq r2, [r4], #-86 @ 0xffffffaa │ │ │ │ + ldrshteq r0, [r4], #-216 @ 0xffffff28 │ │ │ │ + ldrhteq r2, [r4], #-84 @ 0xffffffac │ │ │ │ + ldrsbteq r0, [r4], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r2, r4, r0, lsr r5 │ │ │ │ + rsbseq r0, r4, ip, asr #26 │ │ │ │ + rsbseq r2, r4, r6, lsl r5 │ │ │ │ + rsbseq r0, r4, r0, lsr sp │ │ │ │ tstls r2, #27648 @ 0x6c00 │ │ │ │ blcs cbf14 │ │ │ │ rschi pc, r6, #0 │ │ │ │ @ instruction: 0xeeb09947 │ │ │ │ bls 807f18 │ │ │ │ blmi ff2a087c │ │ │ │ bl f6a40 │ │ │ │ @@ -150241,20 +150241,20 @@ │ │ │ │ @ instruction: 0xf8dd461e │ │ │ │ strcs fp, [r0], #-240 @ 0xffffff10 │ │ │ │ ldrdhi pc, [ip], sp │ │ │ │ ldrsbtls pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ ldrdge pc, [r4, -sp] │ │ │ │ svclt 0x0000e013 │ │ │ │ ... │ │ │ │ - ldrhteq r2, [r4], #-46 @ 0xffffffd2 │ │ │ │ - @ instruction: 0x00742298 │ │ │ │ - rsbseq r2, r4, r6, lsl #3 │ │ │ │ - rsbseq r0, r4, r2, lsr #19 │ │ │ │ - rsbseq r2, r4, ip, ror #2 │ │ │ │ - rsbseq r0, r4, r6, lsl #19 │ │ │ │ + rsbseq r2, r4, r2, asr #5 │ │ │ │ + @ instruction: 0x0074229c │ │ │ │ + rsbseq r2, r4, sl, lsl #3 │ │ │ │ + rsbseq r0, r4, r6, lsr #19 │ │ │ │ + rsbseq r2, r4, r0, ror r1 │ │ │ │ + rsbseq r0, r4, sl, lsl #19 │ │ │ │ adcsmi r3, r4, #16777216 @ 0x1000000 │ │ │ │ ldmdavs fp!, {r0, r5, r6, ip, lr, pc} │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ eorcs pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xddf32a00 │ │ │ │ bcs fe4e0d74 │ │ │ │ @@ -150478,48 +150478,48 @@ │ │ │ │ @ instruction: 0xf772300c │ │ │ │ stmdami r7!, {r0, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7724478 │ │ │ │ @ instruction: 0xf7fefa43 │ │ │ │ svclt 0x0000bfb2 │ │ │ │ ... │ │ │ │ - rsbseq r2, r4, lr, asr #1 │ │ │ │ - rsbseq r0, r4, sl, ror #17 │ │ │ │ - ldrhteq r2, [r4], #-4 │ │ │ │ - rsbseq r0, r4, lr, asr #17 │ │ │ │ - @ instruction: 0x00742098 │ │ │ │ - ldrhteq r0, [r4], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r2, r4, r0, ror r0 │ │ │ │ - rsbseq r0, r4, sl, lsl #17 │ │ │ │ - rsbseq r2, r4, r4, asr r0 │ │ │ │ - rsbseq r0, r4, lr, ror #16 │ │ │ │ - ldrsbteq r1, [r4], #-246 @ 0xffffff0a │ │ │ │ - ldrshteq r0, [r4], #-114 @ 0xffffff8e │ │ │ │ - ldrhteq r1, [r4], #-250 @ 0xffffff06 │ │ │ │ - ldrsbteq r0, [r4], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r1, r4, r2, ror pc │ │ │ │ - rsbseq r0, r4, ip, lsl #15 │ │ │ │ - rsbseq r1, r4, r6, asr pc │ │ │ │ - rsbseq r0, r4, r0, ror r7 │ │ │ │ - rsbseq r1, r4, sl, lsr pc │ │ │ │ - rsbseq r0, r4, r4, asr r7 │ │ │ │ - rsbseq r1, r4, lr, asr #29 │ │ │ │ - ldrshteq r0, [r4], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r1, r4, r2, lsr #29 │ │ │ │ - rsbseq r0, r4, r4, asr #13 │ │ │ │ - rsbseq r1, r4, r2, ror lr │ │ │ │ - @ instruction: 0x00740694 │ │ │ │ - rsbseq r1, r4, sl, ror #27 │ │ │ │ - rsbseq r0, r4, r6, lsl #12 │ │ │ │ - rsbseq r1, r4, r0, asr #27 │ │ │ │ - ldrsbteq r0, [r4], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r1, r4, r6, lsr #27 │ │ │ │ - rsbseq r0, r4, r0, asr #11 │ │ │ │ - rsbseq r1, r4, sl, lsl #27 │ │ │ │ - rsbseq r0, r4, r4, lsr #11 │ │ │ │ + ldrsbteq r2, [r4], #-2 │ │ │ │ + rsbseq r0, r4, lr, ror #17 │ │ │ │ + ldrhteq r2, [r4], #-8 │ │ │ │ + ldrsbteq r0, [r4], #-130 @ 0xffffff7e │ │ │ │ + @ instruction: 0x0074209c │ │ │ │ + ldrhteq r0, [r4], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r2, r4, r4, ror r0 │ │ │ │ + rsbseq r0, r4, lr, lsl #17 │ │ │ │ + rsbseq r2, r4, r8, asr r0 │ │ │ │ + rsbseq r0, r4, r2, ror r8 │ │ │ │ + ldrsbteq r1, [r4], #-250 @ 0xffffff06 │ │ │ │ + ldrshteq r0, [r4], #-118 @ 0xffffff8a │ │ │ │ + ldrhteq r1, [r4], #-254 @ 0xffffff02 │ │ │ │ + ldrsbteq r0, [r4], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r1, r4, r6, ror pc │ │ │ │ + @ instruction: 0x00740790 │ │ │ │ + rsbseq r1, r4, sl, asr pc │ │ │ │ + rsbseq r0, r4, r4, ror r7 │ │ │ │ + rsbseq r1, r4, lr, lsr pc │ │ │ │ + rsbseq r0, r4, r8, asr r7 │ │ │ │ + ldrsbteq r1, [r4], #-226 @ 0xffffff1e │ │ │ │ + ldrshteq r0, [r4], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r1, r4, r6, lsr #29 │ │ │ │ + rsbseq r0, r4, r8, asr #13 │ │ │ │ + rsbseq r1, r4, r6, ror lr │ │ │ │ + @ instruction: 0x00740698 │ │ │ │ + rsbseq r1, r4, lr, ror #27 │ │ │ │ + rsbseq r0, r4, sl, lsl #12 │ │ │ │ + rsbseq r1, r4, r4, asr #27 │ │ │ │ + rsbseq r0, r4, r0, ror #11 │ │ │ │ + rsbseq r1, r4, sl, lsr #27 │ │ │ │ + rsbseq r0, r4, r4, asr #11 │ │ │ │ + rsbseq r1, r4, lr, lsl #27 │ │ │ │ + rsbseq r0, r4, r8, lsr #11 │ │ │ │ @ instruction: 0x4621485f │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf932f772 │ │ │ │ @ instruction: 0xf04f485d │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9ecf772 │ │ │ │ svclt 0x005bf7fe │ │ │ │ @@ -150608,32 +150608,32 @@ │ │ │ │ @ instruction: 0xf76bbeb6 │ │ │ │ blls d21218 │ │ │ │ ldrmi r9, [sl], r9, asr #6 │ │ │ │ tstls r2, #40, 6 @ 0xa0000000 │ │ │ │ movwcs r9, #4936 @ 0x1348 │ │ │ │ @ instruction: 0xf7fe932b │ │ │ │ svclt 0x0000babe │ │ │ │ - ldrsbteq r1, [r4], #-204 @ 0xffffff34 │ │ │ │ - ldrshteq r0, [r4], #-70 @ 0xffffffba │ │ │ │ - ldrhteq r1, [r4], #-200 @ 0xffffff38 │ │ │ │ - ldrsbteq r0, [r4], #-66 @ 0xffffffbe │ │ │ │ - @ instruction: 0x00741c9c │ │ │ │ - ldrhteq r0, [r4], #-70 @ 0xffffffba │ │ │ │ - rsbseq r1, r4, lr, ror ip │ │ │ │ - @ instruction: 0x00740498 │ │ │ │ - rsbseq r1, r4, r2, ror #24 │ │ │ │ - rsbseq r0, r4, ip, ror r4 │ │ │ │ - rsbseq r1, r4, r4, asr #24 │ │ │ │ - rsbseq r0, r4, lr, asr r4 │ │ │ │ - ldrshteq r1, [r4], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r0, r4, r4, lsl r4 │ │ │ │ - ldrhteq r1, [r4], #-190 @ 0xffffff42 │ │ │ │ - ldrsbteq r0, [r4], #-56 @ 0xffffffc8 │ │ │ │ - @ instruction: 0x00741b92 │ │ │ │ - rsbseq r0, r4, ip, lsr #7 │ │ │ │ + rsbseq r1, r4, r0, ror #25 │ │ │ │ + ldrshteq r0, [r4], #-74 @ 0xffffffb6 │ │ │ │ + ldrhteq r1, [r4], #-204 @ 0xffffff34 │ │ │ │ + ldrsbteq r0, [r4], #-70 @ 0xffffffba │ │ │ │ + rsbseq r1, r4, r0, lsr #25 │ │ │ │ + ldrhteq r0, [r4], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r1, r4, r2, lsl #25 │ │ │ │ + @ instruction: 0x0074049c │ │ │ │ + rsbseq r1, r4, r6, ror #24 │ │ │ │ + rsbseq r0, r4, r0, lsl #9 │ │ │ │ + rsbseq r1, r4, r8, asr #24 │ │ │ │ + rsbseq r0, r4, r2, ror #8 │ │ │ │ + ldrshteq r1, [r4], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r0, r4, r8, lsl r4 │ │ │ │ + rsbseq r1, r4, r2, asr #23 │ │ │ │ + ldrsbteq r0, [r4], #-60 @ 0xffffffc4 │ │ │ │ + @ instruction: 0x00741b96 │ │ │ │ + ldrhteq r0, [r4], #-48 @ 0xffffffd0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 160fec │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xb010f8d1 │ │ │ │ addlt r2, sp, r0, lsl #6 │ │ │ │ @@ -150910,24 +150910,24 @@ │ │ │ │ @ instruction: 0xf771300c │ │ │ │ stmdami lr, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ mcr2 7, 7, pc, cr2, cr1, {3} @ │ │ │ │ svclt 0x0000e734 │ │ │ │ ldrhteq r8, [pc], #-238 │ │ │ │ @ instruction: 0x00000eb4 │ │ │ │ - @ instruction: 0x0074179e │ │ │ │ - ldrhteq pc, [r3], #-250 @ 0xffffff06 @ │ │ │ │ - rsbseq r1, r4, sl, lsl r7 │ │ │ │ - rsbseq pc, r3, r6, lsr pc @ │ │ │ │ - ldrshteq r1, [r4], #-110 @ 0xffffff92 │ │ │ │ - rsbseq pc, r3, sl, lsl pc @ │ │ │ │ - rsbseq r1, r4, r2, ror #13 │ │ │ │ - ldrshteq pc, [r3], #-238 @ 0xffffff12 @ │ │ │ │ - rsbseq r1, r4, r6, asr #13 │ │ │ │ - rsbseq pc, r3, r2, ror #29 │ │ │ │ + rsbseq r1, r4, r2, lsr #15 │ │ │ │ + ldrhteq pc, [r3], #-254 @ 0xffffff02 @ │ │ │ │ + rsbseq r1, r4, lr, lsl r7 │ │ │ │ + rsbseq pc, r3, sl, lsr pc @ │ │ │ │ + rsbseq r1, r4, r2, lsl #14 │ │ │ │ + rsbseq pc, r3, lr, lsl pc @ │ │ │ │ + rsbseq r1, r4, r6, ror #13 │ │ │ │ + rsbseq pc, r3, r2, lsl #30 │ │ │ │ + rsbseq r1, r4, sl, asr #13 │ │ │ │ + rsbseq pc, r3, r6, ror #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3e1484 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0xf8df4688 │ │ │ │ @ instruction: 0xf8df15f0 │ │ │ │ @@ -151308,46 +151308,46 @@ │ │ │ │ stmdbls r5, {r0, r2, r5, fp, lr} │ │ │ │ @ instruction: 0xf7714478 │ │ │ │ blls 2254e8 │ │ │ │ @ instruction: 0xf76be5dc │ │ │ │ svclt 0x0000e854 │ │ │ │ rsbseq r8, pc, ip, lsr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r4, r4, asr r5 │ │ │ │ - rsbseq pc, r3, lr, ror #26 │ │ │ │ + rsbseq r1, r4, r8, asr r5 │ │ │ │ + rsbseq pc, r3, r2, ror sp @ │ │ │ │ rsbseq r8, pc, r8, lsl #17 │ │ │ │ - rsbseq r1, r4, lr, lsr r4 │ │ │ │ - rsbseq pc, r3, sl, asr ip @ │ │ │ │ - rsbseq r1, r4, lr, lsr r2 │ │ │ │ - rsbseq pc, r3, sl, asr sl @ │ │ │ │ - rsbseq r1, r4, sl, lsl r2 │ │ │ │ - rsbseq r1, r4, r4, ror #5 │ │ │ │ - rsbseq r1, r4, r4, lsr r3 │ │ │ │ - rsbseq r1, r4, sl, asr #3 │ │ │ │ - rsbseq pc, r3, r6, ror #19 │ │ │ │ - rsbseq r1, r4, ip, lsr #3 │ │ │ │ - rsbseq pc, r3, r8, asr #19 │ │ │ │ - rsbseq r1, r4, lr, lsl #3 │ │ │ │ - rsbseq pc, r3, sl, lsr #19 │ │ │ │ - rsbseq r1, r4, r2, ror r1 │ │ │ │ - rsbseq r1, r4, r4, lsl #6 │ │ │ │ - ldrshteq r5, [r6], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r1, r4, lr, lsr #2 │ │ │ │ - rsbseq pc, r3, sl, asr #18 │ │ │ │ - rsbseq r1, r4, r0, lsl r1 │ │ │ │ - rsbseq pc, r3, ip, lsr #18 │ │ │ │ - ldrshteq r1, [r4], #-2 │ │ │ │ - rsbseq pc, r3, lr, lsl #18 │ │ │ │ - ldrhteq r1, [r4], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r1, r4, lr, asr #1 │ │ │ │ - rsbseq pc, r3, sl, ror #17 │ │ │ │ - ldrhteq r1, [r4], #-2 │ │ │ │ - @ instruction: 0x00741194 │ │ │ │ - @ instruction: 0x00741094 │ │ │ │ - ldrhteq pc, [r3], #-128 @ 0xffffff80 @ │ │ │ │ + rsbseq r1, r4, r2, asr #8 │ │ │ │ + rsbseq pc, r3, lr, asr ip @ │ │ │ │ + rsbseq r1, r4, r2, asr #4 │ │ │ │ + rsbseq pc, r3, lr, asr sl @ │ │ │ │ + rsbseq r1, r4, lr, lsl r2 │ │ │ │ + rsbseq r1, r4, r8, ror #5 │ │ │ │ + rsbseq r1, r4, r8, lsr r3 │ │ │ │ + rsbseq r1, r4, lr, asr #3 │ │ │ │ + rsbseq pc, r3, sl, ror #19 │ │ │ │ + ldrhteq r1, [r4], #-16 │ │ │ │ + rsbseq pc, r3, ip, asr #19 │ │ │ │ + @ instruction: 0x00741192 │ │ │ │ + rsbseq pc, r3, lr, lsr #19 │ │ │ │ + rsbseq r1, r4, r6, ror r1 │ │ │ │ + rsbseq r1, r4, r8, lsl #6 │ │ │ │ + rsbseq r5, r6, r2, lsl #22 │ │ │ │ + rsbseq r1, r4, r2, lsr r1 │ │ │ │ + rsbseq pc, r3, lr, asr #18 │ │ │ │ + rsbseq r1, r4, r4, lsl r1 │ │ │ │ + rsbseq pc, r3, r0, lsr r9 @ │ │ │ │ + ldrshteq r1, [r4], #-6 │ │ │ │ + rsbseq pc, r3, r2, lsl r9 @ │ │ │ │ + rsbseq r1, r4, r2, asr #3 │ │ │ │ + ldrsbteq r1, [r4], #-2 │ │ │ │ + rsbseq pc, r3, lr, ror #17 │ │ │ │ + ldrhteq r1, [r4], #-6 │ │ │ │ + @ instruction: 0x00741198 │ │ │ │ + @ instruction: 0x00741098 │ │ │ │ + ldrhteq pc, [r3], #-132 @ 0xffffff7c @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ cdpne 6, 1, cr4, cr15, cr8, {4} │ │ │ │ svcne 0x0015dd23 │ │ │ │ @@ -151426,17 +151426,17 @@ │ │ │ │ ldrmi r2, [r0], -r0, lsl #6 │ │ │ │ movwcc lr, #39364 @ 0x99c4 │ │ │ │ movwcc lr, #47556 @ 0xb9c4 │ │ │ │ movwcc lr, #55748 @ 0xd9c4 │ │ │ │ movwcc lr, #63940 @ 0xf9c4 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbseq r0, r4, sl, lsr #31 │ │ │ │ - rsbseq pc, r3, r6, asr #15 │ │ │ │ - rsbseq r0, r4, r6, ror #30 │ │ │ │ + rsbseq r0, r4, lr, lsr #31 │ │ │ │ + rsbseq pc, r3, sl, asr #15 │ │ │ │ + rsbseq r0, r4, sl, ror #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 12e4af8 │ │ │ │ ldcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ stcmi 8, cr15, [r0], {223} @ 0xdf │ │ │ │ ldrbtmi r4, [ip], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -152205,57 +152205,57 @@ │ │ │ │ @ instruction: 0xf04f4830 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 7, cr15, [r6], {112} @ 0x70 │ │ │ │ blt fe7653c8 │ │ │ │ ldmdb r0, {r1, r3, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r8, pc, lr, lsr r2 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r4, r8, asr sp │ │ │ │ - rsbseq pc, r3, r2, ror r5 @ │ │ │ │ - rsbseq r0, r4, ip, lsr sp │ │ │ │ - rsbseq pc, r3, r6, asr r5 @ │ │ │ │ + rsbseq r0, r4, ip, asr sp │ │ │ │ + rsbseq pc, r3, r6, ror r5 @ │ │ │ │ + rsbseq r0, r4, r0, asr #26 │ │ │ │ + rsbseq pc, r3, sl, asr r5 @ │ │ │ │ rsbseq r8, pc, r8, asr r0 @ │ │ │ │ - rsbseq r0, r4, r2, lsl ip │ │ │ │ - rsbseq r0, r4, r8, ror fp │ │ │ │ - @ instruction: 0x0073f392 │ │ │ │ - rsbseq r0, r4, sl, asr fp │ │ │ │ - rsbseq pc, r3, r4, ror r3 @ │ │ │ │ - rsbseq r0, r4, lr, lsl fp │ │ │ │ - rsbseq pc, r3, r8, lsr r3 @ │ │ │ │ - ldrhteq r0, [r4], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r0, r4, r6, lsr #21 │ │ │ │ - rsbseq r0, r4, r8, asr r8 │ │ │ │ - rsbseq pc, r3, r2, ror r0 @ │ │ │ │ - rsbseq r0, r4, r8, lsl #12 │ │ │ │ - ldrshteq r0, [r4], #-84 @ 0xffffffac │ │ │ │ - ldrhteq r0, [r4], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r0, r4, r0, lsr #15 │ │ │ │ - rsbseq r0, r4, r6, lsr r5 │ │ │ │ - rsbseq lr, r3, r2, asr sp │ │ │ │ - rsbseq r0, r4, r4, ror r4 │ │ │ │ - @ instruction: 0x0073ec90 │ │ │ │ - rsbseq r0, r4, r4, asr r4 │ │ │ │ - rsbseq lr, r3, lr, ror #24 │ │ │ │ - rsbseq r0, r4, r4, lsr r4 │ │ │ │ - rsbseq lr, r3, lr, asr #24 │ │ │ │ - rsbseq r0, r4, sl, ror #7 │ │ │ │ - ldrshteq r0, [r4], #-52 @ 0xffffffcc │ │ │ │ - rsbseq lr, r3, r0, lsl ip │ │ │ │ - ldrsbteq r0, [r4], #-54 @ 0xffffffca │ │ │ │ - ldrshteq lr, [r3], #-178 @ 0xffffff4e │ │ │ │ - ldrhteq r0, [r4], #-56 @ 0xffffffc8 │ │ │ │ - ldrsbteq lr, [r3], #-180 @ 0xffffff4c │ │ │ │ - @ instruction: 0x00740390 │ │ │ │ - rsbseq lr, r3, ip, lsr #23 │ │ │ │ - rsbseq r0, r4, r2, ror r3 │ │ │ │ - rsbseq lr, r3, lr, lsl #23 │ │ │ │ - rsbseq r0, r4, r4, asr r3 │ │ │ │ - rsbseq lr, r3, r0, ror fp │ │ │ │ - @ instruction: 0x00740290 │ │ │ │ - rsbseq lr, r3, sl, lsr #21 │ │ │ │ + rsbseq r0, r4, r6, lsl ip │ │ │ │ + rsbseq r0, r4, ip, ror fp │ │ │ │ + @ instruction: 0x0073f396 │ │ │ │ + rsbseq r0, r4, lr, asr fp │ │ │ │ + rsbseq pc, r3, r8, ror r3 @ │ │ │ │ + rsbseq r0, r4, r2, lsr #22 │ │ │ │ + rsbseq pc, r3, ip, lsr r3 @ │ │ │ │ + rsbseq r0, r4, r2, asr #17 │ │ │ │ + rsbseq r0, r4, sl, lsr #21 │ │ │ │ + rsbseq r0, r4, ip, asr r8 │ │ │ │ + rsbseq pc, r3, r6, ror r0 @ │ │ │ │ + rsbseq r0, r4, ip, lsl #12 │ │ │ │ + ldrshteq r0, [r4], #-88 @ 0xffffffa8 │ │ │ │ + ldrhteq r0, [r4], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r0, r4, r4, lsr #15 │ │ │ │ + rsbseq r0, r4, sl, lsr r5 │ │ │ │ + rsbseq lr, r3, r6, asr sp │ │ │ │ + rsbseq r0, r4, r8, ror r4 │ │ │ │ + @ instruction: 0x0073ec94 │ │ │ │ + rsbseq r0, r4, r8, asr r4 │ │ │ │ + rsbseq lr, r3, r2, ror ip │ │ │ │ + rsbseq r0, r4, r8, lsr r4 │ │ │ │ + rsbseq lr, r3, r2, asr ip │ │ │ │ + rsbseq r0, r4, lr, ror #7 │ │ │ │ + ldrshteq r0, [r4], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq lr, r3, r4, lsl ip │ │ │ │ + ldrsbteq r0, [r4], #-58 @ 0xffffffc6 │ │ │ │ + ldrshteq lr, [r3], #-182 @ 0xffffff4a │ │ │ │ + ldrhteq r0, [r4], #-60 @ 0xffffffc4 │ │ │ │ + ldrsbteq lr, [r3], #-184 @ 0xffffff48 │ │ │ │ + @ instruction: 0x00740394 │ │ │ │ + ldrhteq lr, [r3], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r0, r4, r6, ror r3 │ │ │ │ + @ instruction: 0x0073eb92 │ │ │ │ + rsbseq r0, r4, r8, asr r3 │ │ │ │ + rsbseq lr, r3, r4, ror fp │ │ │ │ + @ instruction: 0x00740294 │ │ │ │ + rsbseq lr, r3, lr, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq feee57c4 │ │ │ │ stcpl 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8df921a │ │ │ │ @@ -152962,25 +152962,25 @@ │ │ │ │ andcc r0, r1, r0 │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ @ instruction: 0xb01cf8d5 │ │ │ │ svclt 0x0000e7ac │ │ │ │ rsbseq r7, pc, r8, ror #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq r7, [pc], #-76 │ │ │ │ - rsbseq pc, r3, lr, ror pc @ │ │ │ │ - @ instruction: 0x0073e798 │ │ │ │ - rsbseq pc, r3, ip, ror #24 │ │ │ │ - rsbseq pc, r3, lr, lsr ip @ │ │ │ │ - rsbseq lr, r3, r8, asr r4 │ │ │ │ - ldrsbteq pc, [r3], #-188 @ 0xffffff44 @ │ │ │ │ - ldrshteq pc, [r3], #-164 @ 0xffffff5c @ │ │ │ │ - rsbseq pc, r3, r6, lsl #26 │ │ │ │ - rsbseq pc, r3, r0, ror #21 │ │ │ │ - ldrshteq pc, [r3], #-112 @ 0xffffff90 @ │ │ │ │ - rsbseq lr, r3, r2, lsl r0 │ │ │ │ + rsbseq pc, r3, r2, lsl #31 │ │ │ │ + @ instruction: 0x0073e79c │ │ │ │ + rsbseq pc, r3, r0, ror ip @ │ │ │ │ + rsbseq pc, r3, r2, asr #24 │ │ │ │ + rsbseq lr, r3, ip, asr r4 │ │ │ │ + rsbseq pc, r3, r0, ror #23 │ │ │ │ + ldrshteq pc, [r3], #-168 @ 0xffffff58 @ │ │ │ │ + rsbseq pc, r3, sl, lsl #26 │ │ │ │ + rsbseq pc, r3, r4, ror #21 │ │ │ │ + ldrshteq pc, [r3], #-116 @ 0xffffff8c @ │ │ │ │ + rsbseq lr, r3, r6, lsl r0 │ │ │ │ ldmdbvs r9, {r0, r1, r2, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8919128 │ │ │ │ stmibvs ip, {r4, r6, sp}^ │ │ │ │ orrne pc, r0, #134217731 @ 0x8000003 │ │ │ │ svcvc 0x007af5b4 │ │ │ │ strcs fp, [r0], #-4052 @ 0xfffff02c │ │ │ │ @ instruction: 0xf0832401 │ │ │ │ @@ -153741,30 +153741,30 @@ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d88771 │ │ │ │ bl b4c98 │ │ │ │ blne ff768de8 │ │ │ │ @ instruction: 0xf76a0099 │ │ │ │ @ instruction: 0xf7fffebf │ │ │ │ svclt 0x0000bad3 │ │ │ │ - rsbseq pc, r3, ip, lsl #12 │ │ │ │ - rsbseq pc, r3, r0, ror r5 @ │ │ │ │ - rsbseq pc, r3, r2, lsl r5 @ │ │ │ │ - rsbseq pc, r3, sl, lsl #9 │ │ │ │ - rsbseq pc, r3, sl, lsr r4 @ │ │ │ │ - rsbseq pc, r3, r0, asr r3 @ │ │ │ │ - ldrsbteq lr, [r3], #-230 @ 0xffffff1a │ │ │ │ - rsbseq sp, r3, lr, ror #13 │ │ │ │ - ldrhteq lr, [r3], #-232 @ 0xffffff18 │ │ │ │ - ldrsbteq sp, [r3], #-96 @ 0xffffffa0 │ │ │ │ - @ instruction: 0x0073ee94 │ │ │ │ - rsbseq sp, r3, lr, lsr #13 │ │ │ │ - rsbseq lr, r3, ip, lsr lr │ │ │ │ - rsbseq lr, r3, r2, lsl #24 │ │ │ │ - rsbseq sp, r3, ip, lsl r4 │ │ │ │ - rsbseq lr, r3, r4, lsl #22 │ │ │ │ + rsbseq pc, r3, r0, lsl r6 @ │ │ │ │ + rsbseq pc, r3, r4, ror r5 @ │ │ │ │ + rsbseq pc, r3, r6, lsl r5 @ │ │ │ │ + rsbseq pc, r3, lr, lsl #9 │ │ │ │ + rsbseq pc, r3, lr, lsr r4 @ │ │ │ │ + rsbseq pc, r3, r4, asr r3 @ │ │ │ │ + ldrsbteq lr, [r3], #-234 @ 0xffffff16 │ │ │ │ + ldrshteq sp, [r3], #-98 @ 0xffffff9e │ │ │ │ + ldrhteq lr, [r3], #-236 @ 0xffffff14 │ │ │ │ + ldrsbteq sp, [r3], #-100 @ 0xffffff9c │ │ │ │ + @ instruction: 0x0073ee98 │ │ │ │ + ldrhteq sp, [r3], #-98 @ 0xffffff9e │ │ │ │ + rsbseq lr, r3, r0, asr #28 │ │ │ │ + rsbseq lr, r3, r6, lsl #24 │ │ │ │ + rsbseq sp, r3, r0, lsr #8 │ │ │ │ + rsbseq lr, r3, r8, lsl #22 │ │ │ │ vtst.8 d25, d2, d8 │ │ │ │ @ instruction: 0xf8c864c1 │ │ │ │ @ instruction: 0xf07c502c │ │ │ │ @ instruction: 0xf8dff12d │ │ │ │ @ instruction: 0xf8d82cbc │ │ │ │ @ instruction: 0xf8d8302c │ │ │ │ ldrbtmi r1, [sl], #-8 │ │ │ │ @@ -154576,95 +154576,95 @@ │ │ │ │ @ instruction: 0x46214855 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf980f76e │ │ │ │ @ instruction: 0xf04f4853 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx f67698 │ │ │ │ svclt 0x005ff7fe │ │ │ │ - ldrshteq lr, [r3], #-150 @ 0xffffff6a │ │ │ │ - rsbseq lr, r3, lr, lsr #19 │ │ │ │ - rsbseq lr, r3, r8, lsl r9 │ │ │ │ - rsbseq sp, r3, r0, lsr r1 │ │ │ │ - ldrshteq lr, [r3], #-130 @ 0xffffff7e │ │ │ │ - rsbseq sp, r3, sl, lsl #2 │ │ │ │ - ldrsbteq lr, [r3], #-130 @ 0xffffff7e │ │ │ │ - rsbseq sp, r3, sl, ror #1 │ │ │ │ - rsbseq lr, r3, sl, lsl #17 │ │ │ │ - ldrhteq lr, [r3], #-124 @ 0xffffff84 │ │ │ │ - rsbseq lr, r3, lr, ror r7 │ │ │ │ - ldrhteq lr, [r3], #-74 @ 0xffffffb6 │ │ │ │ - ldrsbteq ip, [r3], #-196 @ 0xffffff3c │ │ │ │ - rsbseq lr, r3, r8, ror r4 │ │ │ │ - @ instruction: 0x0073cc92 │ │ │ │ - rsbseq lr, r3, r8, asr r4 │ │ │ │ - rsbseq ip, r3, r0, ror ip │ │ │ │ - rsbseq lr, r3, sl, lsr r4 │ │ │ │ - rsbseq ip, r3, r2, asr ip │ │ │ │ - rsbseq lr, r3, ip, lsl #8 │ │ │ │ - rsbseq ip, r3, r4, lsr #24 │ │ │ │ - rsbseq lr, r3, r6, ror #7 │ │ │ │ - ldrshteq ip, [r3], #-190 @ 0xffffff42 │ │ │ │ - rsbseq lr, r3, r6, asr #7 │ │ │ │ - rsbseq ip, r3, r0, ror #23 │ │ │ │ - @ instruction: 0x0073e39e │ │ │ │ - ldrhteq ip, [r3], #-184 @ 0xffffff48 │ │ │ │ - rsbseq lr, r3, sl, ror r3 │ │ │ │ - @ instruction: 0x0073cb94 │ │ │ │ - rsbseq lr, r3, r6, asr r3 │ │ │ │ - rsbseq ip, r3, r0, ror fp │ │ │ │ - rsbseq lr, r3, r6, lsr r3 │ │ │ │ - rsbseq ip, r3, lr, asr #22 │ │ │ │ - rsbseq lr, r3, r6, lsl r3 │ │ │ │ - rsbseq ip, r3, lr, lsr #22 │ │ │ │ - ldrshteq lr, [r3], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq ip, r3, r8, lsl #22 │ │ │ │ + ldrshteq lr, [r3], #-154 @ 0xffffff66 │ │ │ │ + ldrhteq lr, [r3], #-146 @ 0xffffff6e │ │ │ │ + rsbseq lr, r3, ip, lsl r9 │ │ │ │ + rsbseq sp, r3, r4, lsr r1 │ │ │ │ + ldrshteq lr, [r3], #-134 @ 0xffffff7a │ │ │ │ + rsbseq sp, r3, lr, lsl #2 │ │ │ │ + ldrsbteq lr, [r3], #-134 @ 0xffffff7a │ │ │ │ + rsbseq sp, r3, lr, ror #1 │ │ │ │ + rsbseq lr, r3, lr, lsl #17 │ │ │ │ + rsbseq lr, r3, r0, asr #15 │ │ │ │ + rsbseq lr, r3, r2, lsl #15 │ │ │ │ + ldrhteq lr, [r3], #-78 @ 0xffffffb2 │ │ │ │ + ldrsbteq ip, [r3], #-200 @ 0xffffff38 │ │ │ │ + rsbseq lr, r3, ip, ror r4 │ │ │ │ + @ instruction: 0x0073cc96 │ │ │ │ + rsbseq lr, r3, ip, asr r4 │ │ │ │ + rsbseq ip, r3, r4, ror ip │ │ │ │ + rsbseq lr, r3, lr, lsr r4 │ │ │ │ + rsbseq ip, r3, r6, asr ip │ │ │ │ + rsbseq lr, r3, r0, lsl r4 │ │ │ │ + rsbseq ip, r3, r8, lsr #24 │ │ │ │ + rsbseq lr, r3, sl, ror #7 │ │ │ │ + rsbseq ip, r3, r2, lsl #24 │ │ │ │ + rsbseq lr, r3, sl, asr #7 │ │ │ │ + rsbseq ip, r3, r4, ror #23 │ │ │ │ + rsbseq lr, r3, r2, lsr #7 │ │ │ │ + ldrhteq ip, [r3], #-188 @ 0xffffff44 │ │ │ │ + rsbseq lr, r3, lr, ror r3 │ │ │ │ + @ instruction: 0x0073cb98 │ │ │ │ + rsbseq lr, r3, sl, asr r3 │ │ │ │ + rsbseq ip, r3, r4, ror fp │ │ │ │ + rsbseq lr, r3, sl, lsr r3 │ │ │ │ + rsbseq ip, r3, r2, asr fp │ │ │ │ + rsbseq lr, r3, sl, lsl r3 │ │ │ │ + rsbseq ip, r3, r2, lsr fp │ │ │ │ + ldrshteq lr, [r3], #-36 @ 0xffffffdc │ │ │ │ + rsbseq ip, r3, ip, lsl #22 │ │ │ │ + ldrhteq lr, [r3], #-38 @ 0xffffffda │ │ │ │ + ldrshteq lr, [r3], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq ip, r3, r4, lsl sl │ │ │ │ + @ instruction: 0x0073e192 │ │ │ │ + rsbseq ip, r3, ip, lsr #19 │ │ │ │ + rsbseq lr, r3, r2, ror r1 │ │ │ │ + rsbseq ip, r3, sl, lsl #19 │ │ │ │ + rsbseq lr, r3, ip, lsl r1 │ │ │ │ ldrhteq lr, [r3], #-34 @ 0xffffffde │ │ │ │ - ldrshteq lr, [r3], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq ip, r3, r0, lsl sl │ │ │ │ - rsbseq lr, r3, lr, lsl #3 │ │ │ │ - rsbseq ip, r3, r8, lsr #19 │ │ │ │ - rsbseq lr, r3, lr, ror #2 │ │ │ │ - rsbseq ip, r3, r6, lsl #19 │ │ │ │ - rsbseq lr, r3, r8, lsl r1 │ │ │ │ - rsbseq lr, r3, lr, lsr #5 │ │ │ │ - rsbseq lr, r3, ip, lsl r0 │ │ │ │ - rsbseq ip, r3, r6, lsr r8 │ │ │ │ - @ instruction: 0x0073df9c │ │ │ │ - ldrhteq ip, [r3], #-120 @ 0xffffff88 │ │ │ │ - rsbseq sp, r3, r2, ror pc │ │ │ │ - rsbseq ip, r3, lr, lsl #15 │ │ │ │ - rsbseq sp, r3, r4, asr pc │ │ │ │ - rsbseq ip, r3, r0, ror r7 │ │ │ │ - rsbseq sp, r3, r8, lsl pc │ │ │ │ - ldrshteq sp, [r3], #-238 @ 0xffffff12 │ │ │ │ - rsbseq ip, r3, sl, lsl r7 │ │ │ │ - rsbseq sp, r3, r0, ror #29 │ │ │ │ - ldrshteq ip, [r3], #-108 @ 0xffffff94 │ │ │ │ - rsbseq sp, r3, r6, asr #29 │ │ │ │ - rsbseq ip, r3, r0, ror #13 │ │ │ │ - @ instruction: 0x0073de9c │ │ │ │ - ldrhteq ip, [r3], #-104 @ 0xffffff98 │ │ │ │ - rsbseq sp, r3, r2, lsl #29 │ │ │ │ - @ instruction: 0x0073c69c │ │ │ │ - rsbseq sp, r3, r6, ror #28 │ │ │ │ - rsbseq ip, r3, r0, lsl #13 │ │ │ │ - rsbseq sp, r3, sl, asr #28 │ │ │ │ - rsbseq ip, r3, r4, ror #12 │ │ │ │ - rsbseq sp, r3, lr, lsr #28 │ │ │ │ - rsbseq ip, r3, r8, asr #12 │ │ │ │ - rsbseq sp, r3, r0, lsl #28 │ │ │ │ - rsbseq ip, r3, ip, lsl r6 │ │ │ │ - rsbseq sp, r3, r6, ror #27 │ │ │ │ - rsbseq ip, r3, r0, lsl #12 │ │ │ │ - rsbseq sp, r3, lr, lsr #27 │ │ │ │ - rsbseq ip, r3, sl, asr #11 │ │ │ │ - @ instruction: 0x0073dd92 │ │ │ │ - rsbseq ip, r3, ip, lsr #11 │ │ │ │ - rsbseq sp, r3, r8, ror sp │ │ │ │ - @ instruction: 0x0073c592 │ │ │ │ + rsbseq lr, r3, r0, lsr #32 │ │ │ │ + rsbseq ip, r3, sl, lsr r8 │ │ │ │ + rsbseq sp, r3, r0, lsr #31 │ │ │ │ + ldrhteq ip, [r3], #-124 @ 0xffffff84 │ │ │ │ + rsbseq sp, r3, r6, ror pc │ │ │ │ + @ instruction: 0x0073c792 │ │ │ │ + rsbseq sp, r3, r8, asr pc │ │ │ │ + rsbseq ip, r3, r4, ror r7 │ │ │ │ + rsbseq sp, r3, ip, lsl pc │ │ │ │ + rsbseq sp, r3, r2, lsl #30 │ │ │ │ + rsbseq ip, r3, lr, lsl r7 │ │ │ │ + rsbseq sp, r3, r4, ror #29 │ │ │ │ + rsbseq ip, r3, r0, lsl #14 │ │ │ │ + rsbseq sp, r3, sl, asr #29 │ │ │ │ + rsbseq ip, r3, r4, ror #13 │ │ │ │ + rsbseq sp, r3, r0, lsr #29 │ │ │ │ + ldrhteq ip, [r3], #-108 @ 0xffffff94 │ │ │ │ + rsbseq sp, r3, r6, lsl #29 │ │ │ │ + rsbseq ip, r3, r0, lsr #13 │ │ │ │ + rsbseq sp, r3, sl, ror #28 │ │ │ │ + rsbseq ip, r3, r4, lsl #13 │ │ │ │ + rsbseq sp, r3, lr, asr #28 │ │ │ │ + rsbseq ip, r3, r8, ror #12 │ │ │ │ + rsbseq sp, r3, r2, lsr lr │ │ │ │ + rsbseq ip, r3, ip, asr #12 │ │ │ │ + rsbseq sp, r3, r4, lsl #28 │ │ │ │ + rsbseq ip, r3, r0, lsr #12 │ │ │ │ + rsbseq sp, r3, sl, ror #27 │ │ │ │ + rsbseq ip, r3, r4, lsl #12 │ │ │ │ + ldrhteq sp, [r3], #-210 @ 0xffffff2e │ │ │ │ + rsbseq ip, r3, lr, asr #11 │ │ │ │ + @ instruction: 0x0073dd96 │ │ │ │ + ldrhteq ip, [r3], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq sp, r3, ip, ror sp │ │ │ │ + @ instruction: 0x0073c596 │ │ │ │ @ instruction: 0x46214850 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8d0f76e │ │ │ │ @ instruction: 0xf04f484e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf98af76e │ │ │ │ mcrlt 7, 5, pc, cr15, cr14, {7} @ │ │ │ │ @@ -154738,34 +154738,34 @@ │ │ │ │ ldmdami r9, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf8fcf76e │ │ │ │ svclt 0x005df7fd │ │ │ │ ldmdavs r3, {r0, r1, r4, r9, fp, ip, pc} │ │ │ │ andsvs r3, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e5e6 │ │ │ │ - rsbseq sp, r3, r8, lsl ip │ │ │ │ - rsbseq ip, r3, r2, lsr r4 │ │ │ │ - ldrshteq sp, [r3], #-188 @ 0xffffff44 │ │ │ │ - rsbseq ip, r3, r6, lsl r4 │ │ │ │ - ldrsbteq sp, [r3], #-180 @ 0xffffff4c │ │ │ │ - rsbseq ip, r3, lr, ror #7 │ │ │ │ - ldrhteq sp, [r3], #-184 @ 0xffffff48 │ │ │ │ - ldrsbteq ip, [r3], #-50 @ 0xffffffce │ │ │ │ - @ instruction: 0x0073db9c │ │ │ │ - ldrhteq ip, [r3], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq sp, r3, r2, lsl #23 │ │ │ │ - @ instruction: 0x0073c39c │ │ │ │ - rsbseq sp, r3, r6, ror #22 │ │ │ │ - rsbseq ip, r3, r0, lsl #7 │ │ │ │ - rsbseq sp, r3, sl, asr #22 │ │ │ │ - rsbseq ip, r3, r4, ror #6 │ │ │ │ - rsbseq sp, r3, lr, lsr #22 │ │ │ │ - rsbseq ip, r3, r8, asr #6 │ │ │ │ - ldrshteq sp, [r3], #-170 @ 0xffffff56 │ │ │ │ - rsbseq ip, r3, r6, lsl r3 │ │ │ │ + rsbseq sp, r3, ip, lsl ip │ │ │ │ + rsbseq ip, r3, r6, lsr r4 │ │ │ │ + rsbseq sp, r3, r0, lsl #24 │ │ │ │ + rsbseq ip, r3, sl, lsl r4 │ │ │ │ + ldrsbteq sp, [r3], #-184 @ 0xffffff48 │ │ │ │ + ldrshteq ip, [r3], #-50 @ 0xffffffce │ │ │ │ + ldrhteq sp, [r3], #-188 @ 0xffffff44 │ │ │ │ + ldrsbteq ip, [r3], #-54 @ 0xffffffca │ │ │ │ + rsbseq sp, r3, r0, lsr #23 │ │ │ │ + ldrhteq ip, [r3], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq sp, r3, r6, lsl #23 │ │ │ │ + rsbseq ip, r3, r0, lsr #7 │ │ │ │ + rsbseq sp, r3, sl, ror #22 │ │ │ │ + rsbseq ip, r3, r4, lsl #7 │ │ │ │ + rsbseq sp, r3, lr, asr #22 │ │ │ │ + rsbseq ip, r3, r8, ror #6 │ │ │ │ + rsbseq sp, r3, r2, lsr fp │ │ │ │ + rsbseq ip, r3, ip, asr #6 │ │ │ │ + ldrshteq sp, [r3], #-174 @ 0xffffff52 │ │ │ │ + rsbseq ip, r3, sl, lsl r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ blpl febe7f4c │ │ │ │ @ instruction: 0xf8dfb0a7 │ │ │ │ ldrbtmi r4, [sp], #-2988 @ 0xfffff454 │ │ │ │ @@ -155512,29 +155512,29 @@ │ │ │ │ ldcge 6, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ addmi r9, lr, #13, 28 @ 0xd0 │ │ │ │ ldcge 7, cr15, [sl, #508]! @ 0x1fc │ │ │ │ bl 1913b4 │ │ │ │ eor r0, r6, r1, asr #5 │ │ │ │ rsbseq r4, pc, sl, lsr lr @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq sp, [r3], #-114 @ 0xffffff8e │ │ │ │ - rsbseq fp, r3, ip, asr #31 │ │ │ │ + ldrhteq sp, [r3], #-118 @ 0xffffff8a │ │ │ │ + ldrsbteq fp, [r3], #-240 @ 0xffffff10 │ │ │ │ rsbseq r4, pc, r2, ror #22 │ │ │ │ - rsbseq sp, r3, r0, ror #14 │ │ │ │ - rsbseq fp, r3, sl, ror pc │ │ │ │ - rsbseq sp, r3, r8, lsl r7 │ │ │ │ - rsbseq fp, r3, r2, lsr pc │ │ │ │ - rsbseq sp, r3, r8, asr #12 │ │ │ │ - rsbseq fp, r3, r2, ror #28 │ │ │ │ - rsbseq sp, r3, sl, lsr #12 │ │ │ │ - rsbseq fp, r3, r4, asr #28 │ │ │ │ - rsbseq sp, r3, r0, asr r0 │ │ │ │ - rsbseq fp, r3, ip, ror #16 │ │ │ │ - rsbseq ip, r3, r2, lsl #31 │ │ │ │ - @ instruction: 0x0073b79e │ │ │ │ + rsbseq sp, r3, r4, ror #14 │ │ │ │ + rsbseq fp, r3, lr, ror pc │ │ │ │ + rsbseq sp, r3, ip, lsl r7 │ │ │ │ + rsbseq fp, r3, r6, lsr pc │ │ │ │ + rsbseq sp, r3, ip, asr #12 │ │ │ │ + rsbseq fp, r3, r6, ror #28 │ │ │ │ + rsbseq sp, r3, lr, lsr #12 │ │ │ │ + rsbseq fp, r3, r8, asr #28 │ │ │ │ + rsbseq sp, r3, r4, asr r0 │ │ │ │ + rsbseq fp, r3, r0, ror r8 │ │ │ │ + rsbseq ip, r3, r6, lsl #31 │ │ │ │ + rsbseq fp, r3, r2, lsr #15 │ │ │ │ andcc r3, r8, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf43f428e │ │ │ │ ldmdavs r3, {r0, r1, r2, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ vmoveq.32 d3[0], lr │ │ │ │ bl 1284920 │ │ │ │ strmi r0, [r6, #771] @ 0x303 │ │ │ │ ble ffcfae88 │ │ │ │ @@ -156591,16 +156591,16 @@ │ │ │ │ ldmdavs fp!, {r1, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf7f5415b │ │ │ │ blls 469a14 │ │ │ │ blle ffd7c2cc │ │ │ │ ldrb r4, [sl, #1540]! @ 0x604 │ │ │ │ @ instruction: 0xf7fe9710 │ │ │ │ svclt 0x0000bd45 │ │ │ │ - rsbseq ip, r3, r0, lsr #9 │ │ │ │ - ldrhteq sl, [r3], #-202 @ 0xffffff36 │ │ │ │ + rsbseq ip, r3, r4, lsr #9 │ │ │ │ + ldrhteq sl, [r3], #-206 @ 0xffffff32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1e6d28 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ @ instruction: 0x56ccf8df │ │ │ │ @ instruction: 0xf8dfb0a3 │ │ │ │ @@ -157035,18 +157035,18 @@ │ │ │ │ ble ff7edf68 │ │ │ │ blvs e7580 │ │ │ │ strb r3, [r0, r1, lsl #4]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r3, pc, r8, lsl #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r3, r8, asr #26 │ │ │ │ - rsbseq fp, r3, sl, lsl #21 │ │ │ │ - rsbseq fp, r3, r0, asr #19 │ │ │ │ - rsbseq fp, r3, r6, lsl #17 │ │ │ │ + rsbseq fp, r3, ip, asr #26 │ │ │ │ + rsbseq fp, r3, lr, lsl #21 │ │ │ │ + rsbseq fp, r3, r4, asr #19 │ │ │ │ + rsbseq fp, r3, sl, lsl #17 │ │ │ │ blcs d2b90 │ │ │ │ rscshi pc, r6, #0 │ │ │ │ blcs d2ba4 │ │ │ │ movwhi pc, #40960 @ 0xa000 @ │ │ │ │ blls 53d7f0 │ │ │ │ stmdbls ip, {r1, r3, r8, sl, fp, ip, pc} │ │ │ │ sbceq lr, r4, #3072 @ 0xc00 │ │ │ │ @@ -157368,23 +157368,23 @@ │ │ │ │ ldrdge pc, [r0], -ip │ │ │ │ @ instruction: 0xf10a1a9b │ │ │ │ @ instruction: 0xf8cc0201 │ │ │ │ @ instruction: 0xf8572000 │ │ │ │ @ instruction: 0xf8492024 │ │ │ │ strb r2, [r2, sl, lsr #32]! │ │ │ │ ... │ │ │ │ - rsbseq fp, r3, sl, ror r6 │ │ │ │ + rsbseq fp, r3, lr, ror r6 │ │ │ │ rsbseq r2, pc, r2, lsr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r3, r0, lsr r4 │ │ │ │ - rsbseq r9, r3, sl, asr #24 │ │ │ │ - rsbseq fp, r3, r2, lsl r4 │ │ │ │ - rsbseq r9, r3, ip, lsr #24 │ │ │ │ - rsbseq fp, r3, ip, lsr r3 │ │ │ │ - rsbseq r9, r3, r6, asr fp │ │ │ │ + rsbseq fp, r3, r4, lsr r4 │ │ │ │ + rsbseq r9, r3, lr, asr #24 │ │ │ │ + rsbseq fp, r3, r6, lsl r4 │ │ │ │ + rsbseq r9, r3, r0, lsr ip │ │ │ │ + rsbseq fp, r3, r0, asr #6 │ │ │ │ + rsbseq r9, r3, sl, asr fp │ │ │ │ @ instruction: 0xf04f4619 │ │ │ │ @ instruction: 0x464b3aff │ │ │ │ @ instruction: 0xf06f46de │ │ │ │ bl 2fc4c0 >::_M_default_append(unsigned int)@@Base+0x7992c> │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ svccc 0x0008a010 │ │ │ │ strmi r4, [sl], r9, lsl #13 │ │ │ │ @@ -157513,21 +157513,21 @@ │ │ │ │ blx fe46a464 │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 12ea472 │ │ │ │ @ instruction: 0xf764e5b0 │ │ │ │ svclt 0x0000efd4 │ │ │ │ ... │ │ │ │ - @ instruction: 0x0073b09c │ │ │ │ - ldrhteq r9, [r3], #-134 @ 0xffffff7a │ │ │ │ - rsbseq fp, r3, r2, lsl #1 │ │ │ │ - @ instruction: 0x0073989c │ │ │ │ - rsbseq fp, r3, r8 │ │ │ │ - @ instruction: 0x0073af94 │ │ │ │ - rsbseq r9, r3, lr, lsr #15 │ │ │ │ + rsbseq fp, r3, r0, lsr #1 │ │ │ │ + ldrhteq r9, [r3], #-138 @ 0xffffff76 │ │ │ │ + rsbseq fp, r3, r6, lsl #1 │ │ │ │ + rsbseq r9, r3, r0, lsr #17 │ │ │ │ + rsbseq fp, r3, ip │ │ │ │ + @ instruction: 0x0073af98 │ │ │ │ + ldrhteq r9, [r3], #-114 @ 0xffffff8e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2e7bb0 >::_M_default_append(unsigned int)@@Base+0x6501c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 9, cr15, cr0, cr12, {6} │ │ │ │ andsls fp, sp, #203 @ 0xcb │ │ │ │ stmdbcs r0!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -158128,34 +158128,34 @@ │ │ │ │ blx 4e8c1c │ │ │ │ movwcs fp, #8084 @ 0x1f94 │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ svclt 0x0000e6bd │ │ │ │ ... │ │ │ │ ldrshteq r2, [pc], #-46 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r3, lr, ror #26 │ │ │ │ - rsbseq r9, r3, r8, lsl #11 │ │ │ │ + rsbseq sl, r3, r2, ror sp │ │ │ │ + rsbseq r9, r3, ip, lsl #11 │ │ │ │ rsbseq r2, pc, lr, lsl r1 @ │ │ │ │ - rsbseq sl, r3, lr, lsl #19 │ │ │ │ - rsbseq r9, r3, sl, lsr #3 │ │ │ │ - rsbseq sl, r3, r6, ror r9 │ │ │ │ - @ instruction: 0x00739192 │ │ │ │ - rsbseq sl, r3, r6, lsl #16 │ │ │ │ - rsbseq r9, r3, r2, lsr #32 │ │ │ │ - rsbseq sl, r3, lr, ror #15 │ │ │ │ - rsbseq r9, r3, sl │ │ │ │ + @ instruction: 0x0073a992 │ │ │ │ + rsbseq r9, r3, lr, lsr #3 │ │ │ │ + rsbseq sl, r3, sl, ror r9 │ │ │ │ + @ instruction: 0x00739196 │ │ │ │ + rsbseq sl, r3, sl, lsl #16 │ │ │ │ + rsbseq r9, r3, r6, lsr #32 │ │ │ │ + ldrshteq sl, [r3], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r9, r3, lr │ │ │ │ @ instruction: 0xffff2541 │ │ │ │ @ instruction: 0xffff00fb │ │ │ │ @ instruction: 0xffff00e9 │ │ │ │ - rsbseq sl, r3, r2, lsl #14 │ │ │ │ - rsbseq r8, r3, lr, lsl pc │ │ │ │ - rsbseq sl, r3, sl, ror #13 │ │ │ │ - rsbseq r8, r3, r6, lsl #30 │ │ │ │ - rsbseq sl, r3, r0, lsl r6 │ │ │ │ - rsbseq r8, r3, ip, lsr #28 │ │ │ │ + rsbseq sl, r3, r6, lsl #14 │ │ │ │ + rsbseq r8, r3, r2, lsr #30 │ │ │ │ + rsbseq sl, r3, lr, ror #13 │ │ │ │ + rsbseq r8, r3, sl, lsl #30 │ │ │ │ + rsbseq sl, r3, r4, lsl r6 │ │ │ │ + rsbseq r8, r3, r0, lsr lr │ │ │ │ blvs 12a8b88 │ │ │ │ blvs 136892c │ │ │ │ blvs ff268b90 │ │ │ │ blvs ff328ba4 │ │ │ │ blx 4e8c9c │ │ │ │ mcrrge 6, 3, pc, fp, cr15 @ │ │ │ │ blvc 2a89cc >::_M_default_append(unsigned int)@@Base+0x25e38> │ │ │ │ @@ -158723,22 +158723,22 @@ │ │ │ │ @ instruction: 0xf17af020 │ │ │ │ strmi r1, [r4], -r3, asr #28 │ │ │ │ movwmi r4, #46605 @ 0xb60d │ │ │ │ ldrthi pc, [lr], #-0 @ │ │ │ │ @ instruction: 0xe7cc46d8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq sl, r3, r6, lsr r5 │ │ │ │ - ldrhteq sl, [r3], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq sl, r3, ip, asr #3 │ │ │ │ - rsbseq sl, r3, sl, asr r0 │ │ │ │ - rsbseq sl, r3, sl, lsr #32 │ │ │ │ - rsbseq r8, r3, r6, asr #16 │ │ │ │ - rsbseq sl, r3, ip │ │ │ │ - rsbseq r8, r3, r8, lsr #16 │ │ │ │ + rsbseq sl, r3, sl, lsr r5 │ │ │ │ + rsbseq sl, r3, r0, asr #7 │ │ │ │ + ldrsbteq sl, [r3], #-16 │ │ │ │ + rsbseq sl, r3, lr, asr r0 │ │ │ │ + rsbseq sl, r3, lr, lsr #32 │ │ │ │ + rsbseq r8, r3, sl, asr #16 │ │ │ │ + rsbseq sl, r3, r0, lsl r0 │ │ │ │ + rsbseq r8, r3, ip, lsr #16 │ │ │ │ @ instruction: 0xf8929a0b │ │ │ │ @ instruction: 0x071c305c │ │ │ │ adchi pc, r9, r0, asr #2 │ │ │ │ @ instruction: 0x46486913 │ │ │ │ strbmi pc, [ip, #-2271]! @ 0xfffff721 @ │ │ │ │ ldrbcs pc, [fp, #-1601]! @ 0xfffff9bf @ │ │ │ │ @ instruction: 0xf8d39325 │ │ │ │ @@ -159083,30 +159083,30 @@ │ │ │ │ @ instruction: 0x46594815 │ │ │ │ @ instruction: 0xf7694478 │ │ │ │ @ instruction: 0xf7feff01 │ │ │ │ svclt 0x0000bcca │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ - rsbseq r9, r3, r6, lsr #24 │ │ │ │ - rsbseq r9, r3, r4, lsr #22 │ │ │ │ - rsbseq r9, r3, ip, ror #21 │ │ │ │ - rsbseq r8, r3, r6, lsl #6 │ │ │ │ - rsbseq r9, r3, r2, asr #15 │ │ │ │ - ldrsbteq r7, [r3], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r9, r3, sl, lsr #15 │ │ │ │ - rsbseq r7, r3, r6, asr #31 │ │ │ │ - rsbseq r9, r3, ip, lsl #15 │ │ │ │ - rsbseq r7, r3, r8, lsr #31 │ │ │ │ - rsbseq r9, r3, r6, asr r7 │ │ │ │ - rsbseq r7, r3, r2, ror pc │ │ │ │ - rsbseq r9, r3, ip, lsl r7 │ │ │ │ - rsbseq r7, r3, r8, lsr pc │ │ │ │ - rsbseq r9, r3, r4, lsl #14 │ │ │ │ - rsbseq r7, r3, r0, lsr #30 │ │ │ │ + rsbseq r9, r3, sl, lsr #24 │ │ │ │ + rsbseq r9, r3, r8, lsr #22 │ │ │ │ + ldrshteq r9, [r3], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r8, r3, sl, lsl #6 │ │ │ │ + rsbseq r9, r3, r6, asr #15 │ │ │ │ + rsbseq r7, r3, r2, ror #31 │ │ │ │ + rsbseq r9, r3, lr, lsr #15 │ │ │ │ + rsbseq r7, r3, sl, asr #31 │ │ │ │ + @ instruction: 0x00739790 │ │ │ │ + rsbseq r7, r3, ip, lsr #31 │ │ │ │ + rsbseq r9, r3, sl, asr r7 │ │ │ │ + rsbseq r7, r3, r6, ror pc │ │ │ │ + rsbseq r9, r3, r0, lsr #14 │ │ │ │ + rsbseq r7, r3, ip, lsr pc │ │ │ │ + rsbseq r9, r3, r8, lsl #14 │ │ │ │ + rsbseq r7, r3, r4, lsr #30 │ │ │ │ blt be871c │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ @ instruction: 0x760ee9db │ │ │ │ @ instruction: 0x46314638 │ │ │ │ stmib lr, {r2, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svccc 0x00fff1b8 │ │ │ │ stmib sp, {r0, r4, r7, r9, sl, lr}^ │ │ │ │ @@ -159522,30 +159522,30 @@ │ │ │ │ @ instruction: 0xf0809813 │ │ │ │ stmdacs r1, {r0, r1, r6, r8, ip, sp, lr, pc} │ │ │ │ msrhi SPSR_, #64 @ 0x40 │ │ │ │ ldmdavs r3, {r0, r1, r3, r4, r9, fp, ip, pc} │ │ │ │ andsvs r3, r3, r1, lsl #6 │ │ │ │ bllt eec638 │ │ │ │ ... │ │ │ │ - rsbseq r9, r3, r2, lsl #9 │ │ │ │ - @ instruction: 0x00737c9c │ │ │ │ - rsbseq r9, r3, r2, asr r4 │ │ │ │ - rsbseq r7, r3, ip, ror #24 │ │ │ │ - rsbseq r9, r3, r6, lsr r4 │ │ │ │ - rsbseq r7, r3, r0, asr ip │ │ │ │ - rsbseq r9, r3, r6, ror r3 │ │ │ │ - @ instruction: 0x00737b92 │ │ │ │ - rsbseq r9, r3, sl, asr r3 │ │ │ │ - rsbseq r7, r3, r6, ror fp │ │ │ │ - rsbseq r9, r3, r0, lsl #6 │ │ │ │ - rsbseq r7, r3, ip, lsl fp │ │ │ │ - rsbseq r9, r3, r4, ror #5 │ │ │ │ - rsbseq r7, r3, r0, lsl #22 │ │ │ │ - ldrhteq r9, [r3], #-28 @ 0xffffffe4 │ │ │ │ - ldrsbteq r7, [r3], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r9, r3, r6, lsl #9 │ │ │ │ + rsbseq r7, r3, r0, lsr #25 │ │ │ │ + rsbseq r9, r3, r6, asr r4 │ │ │ │ + rsbseq r7, r3, r0, ror ip │ │ │ │ + rsbseq r9, r3, sl, lsr r4 │ │ │ │ + rsbseq r7, r3, r4, asr ip │ │ │ │ + rsbseq r9, r3, sl, ror r3 │ │ │ │ + @ instruction: 0x00737b96 │ │ │ │ + rsbseq r9, r3, lr, asr r3 │ │ │ │ + rsbseq r7, r3, sl, ror fp │ │ │ │ + rsbseq r9, r3, r4, lsl #6 │ │ │ │ + rsbseq r7, r3, r0, lsr #22 │ │ │ │ + rsbseq r9, r3, r8, ror #5 │ │ │ │ + rsbseq r7, r3, r4, lsl #22 │ │ │ │ + rsbseq r9, r3, r0, asr #3 │ │ │ │ + ldrsbteq r7, [r3], #-156 @ 0xffffff64 │ │ │ │ @ instruction: 0xf8df4683 │ │ │ │ @ instruction: 0xf64208a4 │ │ │ │ ldrbtmi r6, [r8], #-300 @ 0xfffffed4 │ │ │ │ @ instruction: 0xf769300c │ │ │ │ @ instruction: 0xf8dffa9f │ │ │ │ @ instruction: 0x46590898 │ │ │ │ @ instruction: 0xf7694478 │ │ │ │ @@ -160091,68 +160091,68 @@ │ │ │ │ @ instruction: 0xf7684478 │ │ │ │ strb pc, [fp, r1, lsr #30] @ │ │ │ │ biceq lr, sl, #2048 @ 0x800 │ │ │ │ blvc ea9f4 │ │ │ │ @ instruction: 0x93274672 │ │ │ │ svclt 0x0000e072 │ │ │ │ ... │ │ │ │ - ldrhteq r8, [r3], #-246 @ 0xffffff0a │ │ │ │ - ldrsbteq r7, [r3], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r8, r3, r6, lsl #31 │ │ │ │ - rsbseq r7, r3, r0, lsr #15 │ │ │ │ - rsbseq r8, r3, r4, ror #30 │ │ │ │ - rsbseq r7, r3, lr, ror r7 │ │ │ │ - rsbseq r8, r3, r4, asr #30 │ │ │ │ - rsbseq r7, r3, lr, asr r7 │ │ │ │ - rsbseq r8, r3, r4, lsr #30 │ │ │ │ - rsbseq r7, r3, lr, lsr r7 │ │ │ │ - rsbseq r8, r3, r8, lsl #30 │ │ │ │ - rsbseq r7, r3, r2, lsr #14 │ │ │ │ - rsbseq r8, r3, ip, asr #29 │ │ │ │ - rsbseq r7, r3, r6, ror #13 │ │ │ │ - rsbseq r8, r3, r4, lsr #28 │ │ │ │ - rsbseq r7, r3, lr, lsr r6 │ │ │ │ - ldrshteq r8, [r3], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r7, r3, r0, lsl r6 │ │ │ │ - @ instruction: 0x00738d9a │ │ │ │ - ldrhteq r7, [r3], #-84 @ 0xffffffac │ │ │ │ - ldrsbteq r8, [r3], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r7, r3, lr, ror #7 │ │ │ │ - rsbseq r8, r3, r2, ror fp │ │ │ │ - rsbseq r7, r3, ip, lsl #7 │ │ │ │ - rsbseq r8, r3, r0, asr fp │ │ │ │ - rsbseq r7, r3, sl, ror #6 │ │ │ │ - rsbseq r8, r3, r4, lsr fp │ │ │ │ - rsbseq r7, r3, lr, asr #6 │ │ │ │ - rsbseq r8, r3, sl, asr sl │ │ │ │ - rsbseq r7, r3, r6, ror r2 │ │ │ │ - rsbseq r8, r3, ip, lsr sl │ │ │ │ - rsbseq r7, r3, r8, asr r2 │ │ │ │ - rsbseq r8, r3, ip, lsl sl │ │ │ │ - rsbseq r7, r3, r6, lsr r2 │ │ │ │ - ldrshteq r8, [r3], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r7, r3, sl, lsl r2 │ │ │ │ - @ instruction: 0x00738996 │ │ │ │ - ldrhteq r7, [r3], #-18 @ 0xffffffee │ │ │ │ - rsbseq r8, r3, sl, ror #18 │ │ │ │ - rsbseq r7, r3, r6, lsl #3 │ │ │ │ - rsbseq r8, r3, ip, asr #18 │ │ │ │ - rsbseq r7, r3, r8, ror #2 │ │ │ │ - ldrshteq r8, [r3], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r7, r3, sl, lsl r0 │ │ │ │ - ldrsbteq r8, [r3], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r6, r3, lr, ror #31 │ │ │ │ - rsbseq r8, r3, ip, lsr #15 │ │ │ │ - rsbseq r6, r3, r6, asr #31 │ │ │ │ - rsbseq r8, r3, ip, lsl #15 │ │ │ │ - rsbseq r6, r3, r6, lsr #31 │ │ │ │ - rsbseq r8, r3, r0, ror r7 │ │ │ │ - rsbseq r6, r3, sl, lsl #31 │ │ │ │ - rsbseq r8, r3, r6, asr #14 │ │ │ │ - rsbseq r6, r3, r0, ror #30 │ │ │ │ + ldrhteq r8, [r3], #-250 @ 0xffffff06 │ │ │ │ + ldrsbteq r7, [r3], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r8, r3, sl, lsl #31 │ │ │ │ + rsbseq r7, r3, r4, lsr #15 │ │ │ │ + rsbseq r8, r3, r8, ror #30 │ │ │ │ + rsbseq r7, r3, r2, lsl #15 │ │ │ │ + rsbseq r8, r3, r8, asr #30 │ │ │ │ + rsbseq r7, r3, r2, ror #14 │ │ │ │ + rsbseq r8, r3, r8, lsr #30 │ │ │ │ + rsbseq r7, r3, r2, asr #14 │ │ │ │ + rsbseq r8, r3, ip, lsl #30 │ │ │ │ + rsbseq r7, r3, r6, lsr #14 │ │ │ │ + ldrsbteq r8, [r3], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r7, r3, sl, ror #13 │ │ │ │ + rsbseq r8, r3, r8, lsr #28 │ │ │ │ + rsbseq r7, r3, r2, asr #12 │ │ │ │ + ldrshteq r8, [r3], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r7, r3, r4, lsl r6 │ │ │ │ + @ instruction: 0x00738d9e │ │ │ │ + ldrhteq r7, [r3], #-88 @ 0xffffffa8 │ │ │ │ + ldrsbteq r8, [r3], #-184 @ 0xffffff48 │ │ │ │ + ldrshteq r7, [r3], #-50 @ 0xffffffce │ │ │ │ + rsbseq r8, r3, r6, ror fp │ │ │ │ + @ instruction: 0x00737390 │ │ │ │ + rsbseq r8, r3, r4, asr fp │ │ │ │ + rsbseq r7, r3, lr, ror #6 │ │ │ │ + rsbseq r8, r3, r8, lsr fp │ │ │ │ + rsbseq r7, r3, r2, asr r3 │ │ │ │ + rsbseq r8, r3, lr, asr sl │ │ │ │ + rsbseq r7, r3, sl, ror r2 │ │ │ │ + rsbseq r8, r3, r0, asr #20 │ │ │ │ + rsbseq r7, r3, ip, asr r2 │ │ │ │ + rsbseq r8, r3, r0, lsr #20 │ │ │ │ + rsbseq r7, r3, sl, lsr r2 │ │ │ │ + rsbseq r8, r3, r2, lsl #20 │ │ │ │ + rsbseq r7, r3, lr, lsl r2 │ │ │ │ + @ instruction: 0x0073899a │ │ │ │ + ldrhteq r7, [r3], #-22 @ 0xffffffea │ │ │ │ + rsbseq r8, r3, lr, ror #18 │ │ │ │ + rsbseq r7, r3, sl, lsl #3 │ │ │ │ + rsbseq r8, r3, r0, asr r9 │ │ │ │ + rsbseq r7, r3, ip, ror #2 │ │ │ │ + rsbseq r8, r3, r2, lsl #16 │ │ │ │ + rsbseq r7, r3, lr, lsl r0 │ │ │ │ + ldrsbteq r8, [r3], #-118 @ 0xffffff8a │ │ │ │ + ldrshteq r6, [r3], #-242 @ 0xffffff0e │ │ │ │ + ldrhteq r8, [r3], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r6, r3, sl, asr #31 │ │ │ │ + @ instruction: 0x00738790 │ │ │ │ + rsbseq r6, r3, sl, lsr #31 │ │ │ │ + rsbseq r8, r3, r4, ror r7 │ │ │ │ + rsbseq r6, r3, lr, lsl #31 │ │ │ │ + rsbseq r8, r3, sl, asr #14 │ │ │ │ + rsbseq r6, r3, r4, ror #30 │ │ │ │ @ instruction: 0x260ee9db │ │ │ │ svccc 0x0004f859 │ │ │ │ @ instruction: 0x0e00e9d8 │ │ │ │ blcs 2ed134 >::_M_default_append(unsigned int)@@Base+0x6a5a0> │ │ │ │ blvs a6a664 │ │ │ │ @ instruction: 0x0c00ebb2 │ │ │ │ stcvs 8, cr15, [r4], {72} @ 0x48 │ │ │ │ @@ -160403,54 +160403,54 @@ │ │ │ │ @ instruction: 0xf641482c │ │ │ │ ldrbtmi r3, [r8], #-357 @ 0xfffffe9b │ │ │ │ @ instruction: 0xf768300c │ │ │ │ stmdami sl!, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ stc2 7, cr15, [r6], #416 @ 0x1a0 │ │ │ │ stclt 7, cr15, [r2, #-1012]! @ 0xfffffc0c │ │ │ │ - ldrhteq r8, [r3], #-94 @ 0xffffffa2 │ │ │ │ - ldrsbteq r6, [r3], #-216 @ 0xffffff28 │ │ │ │ - @ instruction: 0x0073859e │ │ │ │ - ldrhteq r6, [r3], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r8, r3, r2, lsl #11 │ │ │ │ - @ instruction: 0x00736d9c │ │ │ │ - rsbseq r8, r3, r6, ror #10 │ │ │ │ - rsbseq r6, r3, r0, lsl #27 │ │ │ │ - rsbseq r8, r3, sl, asr #10 │ │ │ │ - rsbseq r6, r3, r4, ror #26 │ │ │ │ - rsbseq r8, r3, r8, asr r4 │ │ │ │ - rsbseq r6, r3, r4, ror ip │ │ │ │ - rsbseq r8, r3, ip, lsr r4 │ │ │ │ - rsbseq r6, r3, r8, asr ip │ │ │ │ - rsbseq r8, r3, r0, lsr #8 │ │ │ │ - rsbseq r6, r3, ip, lsr ip │ │ │ │ - rsbseq r8, r3, r4, lsl #8 │ │ │ │ - rsbseq r6, r3, r0, lsr #24 │ │ │ │ - rsbseq r8, r3, r8, ror #7 │ │ │ │ - rsbseq r6, r3, r4, lsl #24 │ │ │ │ - ldrsbteq r8, [r3], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r6, r3, sl, ror #23 │ │ │ │ - ldrhteq r8, [r3], #-54 @ 0xffffffca │ │ │ │ - ldrsbteq r6, [r3], #-176 @ 0xffffff50 │ │ │ │ - @ instruction: 0x00738398 │ │ │ │ - ldrhteq r6, [r3], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r8, r3, sl, ror r3 │ │ │ │ - @ instruction: 0x00736b96 │ │ │ │ - rsbseq r8, r3, r4, lsr #6 │ │ │ │ - rsbseq r6, r3, r0, asr #22 │ │ │ │ - rsbseq r8, r3, r4, ror #5 │ │ │ │ - ldrshteq r6, [r3], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r8, r3, r8, asr #5 │ │ │ │ - rsbseq r6, r3, r2, ror #21 │ │ │ │ - rsbseq r8, r3, sl, lsr #5 │ │ │ │ - rsbseq r6, r3, r6, asr #21 │ │ │ │ - rsbseq r8, r3, r8, lsl #5 │ │ │ │ - rsbseq r6, r3, r4, lsr #21 │ │ │ │ - rsbseq r8, r3, lr, asr #4 │ │ │ │ - rsbseq r6, r3, sl, ror #20 │ │ │ │ + rsbseq r8, r3, r2, asr #11 │ │ │ │ + ldrsbteq r6, [r3], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r8, r3, r2, lsr #11 │ │ │ │ + ldrhteq r6, [r3], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r8, r3, r6, lsl #11 │ │ │ │ + rsbseq r6, r3, r0, lsr #27 │ │ │ │ + rsbseq r8, r3, sl, ror #10 │ │ │ │ + rsbseq r6, r3, r4, lsl #27 │ │ │ │ + rsbseq r8, r3, lr, asr #10 │ │ │ │ + rsbseq r6, r3, r8, ror #26 │ │ │ │ + rsbseq r8, r3, ip, asr r4 │ │ │ │ + rsbseq r6, r3, r8, ror ip │ │ │ │ + rsbseq r8, r3, r0, asr #8 │ │ │ │ + rsbseq r6, r3, ip, asr ip │ │ │ │ + rsbseq r8, r3, r4, lsr #8 │ │ │ │ + rsbseq r6, r3, r0, asr #24 │ │ │ │ + rsbseq r8, r3, r8, lsl #8 │ │ │ │ + rsbseq r6, r3, r4, lsr #24 │ │ │ │ + rsbseq r8, r3, ip, ror #7 │ │ │ │ + rsbseq r6, r3, r8, lsl #24 │ │ │ │ + ldrsbteq r8, [r3], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r6, r3, lr, ror #23 │ │ │ │ + ldrhteq r8, [r3], #-58 @ 0xffffffc6 │ │ │ │ + ldrsbteq r6, [r3], #-180 @ 0xffffff4c │ │ │ │ + @ instruction: 0x0073839c │ │ │ │ + ldrhteq r6, [r3], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r8, r3, lr, ror r3 │ │ │ │ + @ instruction: 0x00736b9a │ │ │ │ + rsbseq r8, r3, r8, lsr #6 │ │ │ │ + rsbseq r6, r3, r4, asr #22 │ │ │ │ + rsbseq r8, r3, r8, ror #5 │ │ │ │ + rsbseq r6, r3, r2, lsl #22 │ │ │ │ + rsbseq r8, r3, ip, asr #5 │ │ │ │ + rsbseq r6, r3, r6, ror #21 │ │ │ │ + rsbseq r8, r3, lr, lsr #5 │ │ │ │ + rsbseq r6, r3, sl, asr #21 │ │ │ │ + rsbseq r8, r3, ip, lsl #5 │ │ │ │ + rsbseq r6, r3, r8, lsr #21 │ │ │ │ + rsbseq r8, r3, r2, asr r2 │ │ │ │ + rsbseq r6, r3, lr, ror #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb095 │ │ │ │ @ instruction: 0x460e4bb5 │ │ │ │ bmi fee13ce4 │ │ │ │ @@ -160632,21 +160632,21 @@ │ │ │ │ stmdals sl, {r0, r1, r2, r8, fp, ip, pc} │ │ │ │ strls r9, [r2], #-1537 @ 0xfffff9ff │ │ │ │ vst1.8 {d31[0]}, [r2], r9 │ │ │ │ @ instruction: 0xf761e751 │ │ │ │ svclt 0x0000ef6e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, lr, r6, asr #10 │ │ │ │ - rsbseq r8, r3, r6, lsl r1 │ │ │ │ - rsbseq r7, r3, ip, ror #31 │ │ │ │ + rsbseq r8, r3, sl, lsl r1 │ │ │ │ + ldrshteq r7, [r3], #-240 @ 0xffffff10 │ │ │ │ rsbseq pc, lr, sl, lsr #7 │ │ │ │ - rsbseq r7, r3, r8, asr #30 │ │ │ │ - rsbseq r6, r3, r2, ror #14 │ │ │ │ - rsbseq r7, r3, lr, ror #29 │ │ │ │ - rsbseq r6, r3, r8, lsl #14 │ │ │ │ + rsbseq r7, r3, ip, asr #30 │ │ │ │ + rsbseq r6, r3, r6, ror #14 │ │ │ │ + ldrshteq r7, [r3], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r6, r3, ip, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1eac7c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ ldrmi fp, [r0], r5, lsr #1 │ │ │ │ ldrtcs pc, [r4], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -160916,18 +160916,18 @@ │ │ │ │ eorlt r4, r5, r0, lsl r6 │ │ │ │ blhi 1eaef0 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq pc, lr, r0, lsr r2 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r3, sl, lsr lr │ │ │ │ - rsbseq r7, r3, r4, lsl #22 │ │ │ │ - rsbseq r7, r3, sl, ror sl │ │ │ │ - @ instruction: 0x00736296 │ │ │ │ + rsbseq r7, r3, lr, lsr lr │ │ │ │ + rsbseq r7, r3, r8, lsl #22 │ │ │ │ + rsbseq r7, r3, lr, ror sl │ │ │ │ + @ instruction: 0x0073629a │ │ │ │ rsbseq lr, lr, lr, lsr #28 │ │ │ │ ldmne fp, {r1, r2, r3, r9, fp, ip, pc} │ │ │ │ bl 111646c │ │ │ │ stmib sp, {r1, r9}^ │ │ │ │ bls 37c470 │ │ │ │ @ instruction: 0xf8439b22 │ │ │ │ mrrcne 0, 2, r5, r3, cr2 │ │ │ │ @@ -160974,26 +160974,26 @@ │ │ │ │ ldrbtmi r2, [r8], #-277 @ 0xfffffeeb │ │ │ │ @ instruction: 0xf767300c │ │ │ │ stmdami pc, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7684478 │ │ │ │ ldr pc, [sl, pc, lsr #16]! │ │ │ │ ldc 7, cr15, [sl], #388 @ 0x184 │ │ │ │ - rsbseq r7, r3, sl, ror #19 │ │ │ │ - rsbseq r6, r3, r4, lsl #4 │ │ │ │ - rsbseq r7, r3, ip, asr #19 │ │ │ │ - rsbseq r6, r3, r6, ror #3 │ │ │ │ - ldrhteq r7, [r3], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r6, r3, ip, asr #3 │ │ │ │ - @ instruction: 0x00737998 │ │ │ │ - ldrhteq r6, [r3], #-18 @ 0xffffffee │ │ │ │ - rsbseq r7, r3, lr, ror r9 │ │ │ │ - @ instruction: 0x00736198 │ │ │ │ - rsbseq r7, r3, r2, ror #18 │ │ │ │ - rsbseq r6, r3, ip, ror r1 │ │ │ │ + rsbseq r7, r3, lr, ror #19 │ │ │ │ + rsbseq r6, r3, r8, lsl #4 │ │ │ │ + ldrsbteq r7, [r3], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r6, r3, sl, ror #3 │ │ │ │ + ldrhteq r7, [r3], #-150 @ 0xffffff6a │ │ │ │ + ldrsbteq r6, [r3], #-16 │ │ │ │ + @ instruction: 0x0073799c │ │ │ │ + ldrhteq r6, [r3], #-22 @ 0xffffffea │ │ │ │ + rsbseq r7, r3, r2, lsl #19 │ │ │ │ + @ instruction: 0x0073619c │ │ │ │ + rsbseq r7, r3, r6, ror #18 │ │ │ │ + rsbseq r6, r3, r0, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ blpl ffcee0bc │ │ │ │ @ instruction: 0xf8dfb0b3 │ │ │ │ ldrbtmi r4, [sp], #-3056 @ 0xfffff410 │ │ │ │ @@ -161757,54 +161757,54 @@ │ │ │ │ @ instruction: 0xf8d49a1f │ │ │ │ @ instruction: 0xf850c014 │ │ │ │ rscsvs r3, r2, r8, lsr #32 │ │ │ │ ldrbmi r6, [r9], #-2073 @ 0xfffff7e7 │ │ │ │ svclt 0x0000e770 │ │ │ │ rsbseq lr, lr, sl, asr #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r3, r8, lsl #17 │ │ │ │ - rsbseq r7, r3, r0, asr r7 │ │ │ │ - rsbseq r7, r3, ip, lsl #13 │ │ │ │ - rsbseq r5, r3, r4, lsr #29 │ │ │ │ - rsbseq r7, r3, lr, ror #12 │ │ │ │ - rsbseq r5, r3, r6, lsl #29 │ │ │ │ - rsbseq r7, r3, r0, asr r6 │ │ │ │ - rsbseq r5, r3, r8, ror #28 │ │ │ │ - rsbseq r7, r3, ip, lsr #11 │ │ │ │ + rsbseq r7, r3, ip, lsl #17 │ │ │ │ + rsbseq r7, r3, r4, asr r7 │ │ │ │ + @ instruction: 0x00737690 │ │ │ │ + rsbseq r5, r3, r8, lsr #29 │ │ │ │ + rsbseq r7, r3, r2, ror r6 │ │ │ │ + rsbseq r5, r3, sl, lsl #29 │ │ │ │ + rsbseq r7, r3, r4, asr r6 │ │ │ │ + rsbseq r5, r3, ip, ror #28 │ │ │ │ + ldrhteq r7, [r3], #-80 @ 0xffffffb0 │ │ │ │ rsbseq lr, lr, r8, asr r9 │ │ │ │ - rsbseq r7, r3, sl, ror #10 │ │ │ │ - rsbseq r5, r3, r4, lsl #27 │ │ │ │ - rsbseq r7, r3, ip, asr #10 │ │ │ │ - rsbseq r5, r3, r6, ror #26 │ │ │ │ - rsbseq r7, r3, r0, lsr r5 │ │ │ │ - rsbseq r5, r3, r8, asr #26 │ │ │ │ - ldrshteq r7, [r3], #-64 @ 0xffffffc0 │ │ │ │ - ldrhteq r7, [r3], #-72 @ 0xffffffb8 │ │ │ │ - ldrsbteq r5, [r3], #-192 @ 0xffffff40 │ │ │ │ - @ instruction: 0x00737496 │ │ │ │ - ldrhteq r5, [r3], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r7, r3, r8, ror r4 │ │ │ │ - @ instruction: 0x00735c92 │ │ │ │ - rsbseq r7, r3, lr, lsr #8 │ │ │ │ - rsbseq r7, r3, ip, lsl #8 │ │ │ │ - ldrshteq r7, [r3], #-16 │ │ │ │ - rsbseq r5, r3, sl, lsl #20 │ │ │ │ - ldrsbteq r7, [r3], #-20 @ 0xffffffec │ │ │ │ - rsbseq r5, r3, ip, ror #19 │ │ │ │ - ldrhteq r7, [r3], #-20 @ 0xffffffec │ │ │ │ - rsbseq r5, r3, ip, asr #19 │ │ │ │ - rsbseq r7, r3, r4, lsl r1 │ │ │ │ - rsbseq r7, r3, r8, lsl r0 │ │ │ │ - rsbseq r5, r3, r4, lsr r8 │ │ │ │ - rsbseq r7, r3, r0 │ │ │ │ - rsbseq r5, r3, ip, lsl r8 │ │ │ │ - rsbseq r6, r3, r0, asr pc │ │ │ │ - rsbseq r5, r3, sl, ror #14 │ │ │ │ - ldrsbteq r6, [r3], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r6, r3, r4, lsr #28 │ │ │ │ + rsbseq r7, r3, lr, ror #10 │ │ │ │ + rsbseq r5, r3, r8, lsl #27 │ │ │ │ + rsbseq r7, r3, r0, asr r5 │ │ │ │ + rsbseq r5, r3, sl, ror #26 │ │ │ │ + rsbseq r7, r3, r4, lsr r5 │ │ │ │ + rsbseq r5, r3, ip, asr #26 │ │ │ │ + ldrshteq r7, [r3], #-68 @ 0xffffffbc │ │ │ │ + ldrhteq r7, [r3], #-76 @ 0xffffffb4 │ │ │ │ + ldrsbteq r5, [r3], #-196 @ 0xffffff3c │ │ │ │ + @ instruction: 0x0073749a │ │ │ │ + ldrhteq r5, [r3], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r7, r3, ip, ror r4 │ │ │ │ + @ instruction: 0x00735c96 │ │ │ │ + rsbseq r7, r3, r2, lsr r4 │ │ │ │ + rsbseq r7, r3, r0, lsl r4 │ │ │ │ + ldrshteq r7, [r3], #-20 @ 0xffffffec │ │ │ │ + rsbseq r5, r3, lr, lsl #20 │ │ │ │ + ldrsbteq r7, [r3], #-24 @ 0xffffffe8 │ │ │ │ + ldrshteq r5, [r3], #-144 @ 0xffffff70 │ │ │ │ + ldrhteq r7, [r3], #-24 @ 0xffffffe8 │ │ │ │ + ldrsbteq r5, [r3], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r7, r3, r8, lsl r1 │ │ │ │ + rsbseq r7, r3, ip, lsl r0 │ │ │ │ + rsbseq r5, r3, r8, lsr r8 │ │ │ │ + rsbseq r7, r3, r4 │ │ │ │ + rsbseq r5, r3, r0, lsr #16 │ │ │ │ + rsbseq r6, r3, r4, asr pc │ │ │ │ + rsbseq r5, r3, lr, ror #14 │ │ │ │ + ldrsbteq r6, [r3], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r6, r3, r8, lsr #28 │ │ │ │ ldrsbtlt pc, [r0], #141 @ 0x8d @ │ │ │ │ @ instruction: 0x8620e9dd │ │ │ │ @ instruction: 0xf8df9f1d │ │ │ │ ldrtmi r4, [r8], -r8, asr #12 │ │ │ │ vqadd.s8 , q7, q10 │ │ │ │ tstpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ @ instruction: 0x4631447c │ │ │ │ @@ -162202,73 +162202,73 @@ │ │ │ │ ldrbtmi r3, [r8], #-2815 @ 0xfffff501 │ │ │ │ @ instruction: 0xf766300c │ │ │ │ ldmdami lr!, {r0, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7664478 │ │ │ │ @ instruction: 0xf7fffe97 │ │ │ │ svclt 0x0000bb0a │ │ │ │ - rsbseq r6, r3, r8, lsr ip │ │ │ │ - rsbseq r6, r3, lr, asr fp │ │ │ │ - rsbseq r5, r3, r6, ror r3 │ │ │ │ - rsbseq r6, r3, r0, asr #22 │ │ │ │ - rsbseq r5, r3, r8, asr r3 │ │ │ │ - ldrshteq r6, [r3], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r6, r3, lr, lsl #21 │ │ │ │ - rsbseq r5, r3, r6, lsr #5 │ │ │ │ - rsbseq r6, r3, lr, ror #20 │ │ │ │ - rsbseq r5, r3, r6, lsl #5 │ │ │ │ - rsbseq r6, r3, lr, asr #20 │ │ │ │ - rsbseq r5, r3, r6, ror #4 │ │ │ │ - rsbseq r6, r3, lr, ror r9 │ │ │ │ - @ instruction: 0x0073519a │ │ │ │ - rsbseq r6, r3, r2, ror #18 │ │ │ │ - rsbseq r5, r3, lr, ror r1 │ │ │ │ - rsbseq r6, r3, sl, asr #18 │ │ │ │ - rsbseq r5, r3, r6, ror #2 │ │ │ │ - rsbseq r6, r3, r0, lsl r9 │ │ │ │ - rsbseq r5, r3, sl, lsr #2 │ │ │ │ - ldrshteq r6, [r3], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r5, r3, r0, lsl r1 │ │ │ │ - ldrsbteq r6, [r3], #-138 @ 0xffffff76 │ │ │ │ - ldrshteq r5, [r3], #-6 │ │ │ │ - ldrhteq r6, [r3], #-142 @ 0xffffff72 │ │ │ │ - ldrsbteq r5, [r3], #-8 │ │ │ │ - rsbseq r6, r3, sl, asr #16 │ │ │ │ - rsbseq r6, r3, r6, lsl r8 │ │ │ │ - rsbseq r5, r3, r0, lsr r0 │ │ │ │ - ldrhteq r6, [r3], #-126 @ 0xffffff82 │ │ │ │ - ldrsbteq r4, [r3], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r6, r3, r2, lsr #15 │ │ │ │ - ldrhteq r4, [r3], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r6, r3, r6, lsl #15 │ │ │ │ - rsbseq r4, r3, r0, lsr #31 │ │ │ │ - rsbseq r6, r3, sl, ror #14 │ │ │ │ - rsbseq r4, r3, r4, lsl #31 │ │ │ │ - rsbseq r6, r3, lr, asr #14 │ │ │ │ - rsbseq r4, r3, r8, ror #30 │ │ │ │ - rsbseq r6, r3, r0, lsr r7 │ │ │ │ - rsbseq r4, r3, ip, asr #30 │ │ │ │ - rsbseq r6, r3, r4, lsl r7 │ │ │ │ - rsbseq r4, r3, lr, lsr #30 │ │ │ │ - ldrshteq r6, [r3], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r4, r3, ip, lsl #30 │ │ │ │ - ldrsbteq r6, [r3], #-102 @ 0xffffff9a │ │ │ │ - ldrshteq r4, [r3], #-224 @ 0xffffff20 │ │ │ │ - ldrhteq r6, [r3], #-104 @ 0xffffff98 │ │ │ │ - ldrsbteq r4, [r3], #-226 @ 0xffffff1e │ │ │ │ - @ instruction: 0x0073669e │ │ │ │ - ldrhteq r4, [r3], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r6, r3, r4, lsl #13 │ │ │ │ - @ instruction: 0x00734e9e │ │ │ │ - rsbseq r6, r3, sl, ror #12 │ │ │ │ - rsbseq r4, r3, r4, lsl #29 │ │ │ │ - rsbseq r6, r3, r0, asr r6 │ │ │ │ - rsbseq r4, r3, sl, ror #28 │ │ │ │ - rsbseq r6, r3, r2, lsr r6 │ │ │ │ - rsbseq r4, r3, ip, asr #28 │ │ │ │ + rsbseq r6, r3, ip, lsr ip │ │ │ │ + rsbseq r6, r3, r2, ror #22 │ │ │ │ + rsbseq r5, r3, sl, ror r3 │ │ │ │ + rsbseq r6, r3, r4, asr #22 │ │ │ │ + rsbseq r5, r3, ip, asr r3 │ │ │ │ + ldrshteq r6, [r3], #-172 @ 0xffffff54 │ │ │ │ + @ instruction: 0x00736a92 │ │ │ │ + rsbseq r5, r3, sl, lsr #5 │ │ │ │ + rsbseq r6, r3, r2, ror sl │ │ │ │ + rsbseq r5, r3, sl, lsl #5 │ │ │ │ + rsbseq r6, r3, r2, asr sl │ │ │ │ + rsbseq r5, r3, sl, ror #4 │ │ │ │ + rsbseq r6, r3, r2, lsl #19 │ │ │ │ + @ instruction: 0x0073519e │ │ │ │ + rsbseq r6, r3, r6, ror #18 │ │ │ │ + rsbseq r5, r3, r2, lsl #3 │ │ │ │ + rsbseq r6, r3, lr, asr #18 │ │ │ │ + rsbseq r5, r3, sl, ror #2 │ │ │ │ + rsbseq r6, r3, r4, lsl r9 │ │ │ │ + rsbseq r5, r3, lr, lsr #2 │ │ │ │ + ldrshteq r6, [r3], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r5, r3, r4, lsl r1 │ │ │ │ + ldrsbteq r6, [r3], #-142 @ 0xffffff72 │ │ │ │ + ldrshteq r5, [r3], #-10 │ │ │ │ + rsbseq r6, r3, r2, asr #17 │ │ │ │ + ldrsbteq r5, [r3], #-12 │ │ │ │ + rsbseq r6, r3, lr, asr #16 │ │ │ │ + rsbseq r6, r3, sl, lsl r8 │ │ │ │ + rsbseq r5, r3, r4, lsr r0 │ │ │ │ + rsbseq r6, r3, r2, asr #15 │ │ │ │ + ldrsbteq r4, [r3], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r6, r3, r6, lsr #15 │ │ │ │ + rsbseq r4, r3, r0, asr #31 │ │ │ │ + rsbseq r6, r3, sl, lsl #15 │ │ │ │ + rsbseq r4, r3, r4, lsr #31 │ │ │ │ + rsbseq r6, r3, lr, ror #14 │ │ │ │ + rsbseq r4, r3, r8, lsl #31 │ │ │ │ + rsbseq r6, r3, r2, asr r7 │ │ │ │ + rsbseq r4, r3, ip, ror #30 │ │ │ │ + rsbseq r6, r3, r4, lsr r7 │ │ │ │ + rsbseq r4, r3, r0, asr pc │ │ │ │ + rsbseq r6, r3, r8, lsl r7 │ │ │ │ + rsbseq r4, r3, r2, lsr pc │ │ │ │ + ldrshteq r6, [r3], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r4, r3, r0, lsl pc │ │ │ │ + ldrsbteq r6, [r3], #-106 @ 0xffffff96 │ │ │ │ + ldrshteq r4, [r3], #-228 @ 0xffffff1c │ │ │ │ + ldrhteq r6, [r3], #-108 @ 0xffffff94 │ │ │ │ + ldrsbteq r4, [r3], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r6, r3, r2, lsr #13 │ │ │ │ + ldrhteq r4, [r3], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r6, r3, r8, lsl #13 │ │ │ │ + rsbseq r4, r3, r2, lsr #29 │ │ │ │ + rsbseq r6, r3, lr, ror #12 │ │ │ │ + rsbseq r4, r3, r8, lsl #29 │ │ │ │ + rsbseq r6, r3, r4, asr r6 │ │ │ │ + rsbseq r4, r3, lr, ror #28 │ │ │ │ + rsbseq r6, r3, r6, lsr r6 │ │ │ │ + rsbseq r4, r3, r0, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 16c5d8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ stmiami r1!, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0x460fb093 │ │ │ │ @@ -162495,22 +162495,22 @@ │ │ │ │ blpl 66cb08 │ │ │ │ bleq 12acd6c │ │ │ │ blvc 22ccb0 │ │ │ │ svclt 0x0000e686 │ │ │ │ ldrsbteq sp, [lr], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, lr, r8, lsl r8 │ │ │ │ - rsbseq r6, r3, r0, lsl #7 │ │ │ │ - @ instruction: 0x00734b9c │ │ │ │ - rsbseq r6, r3, r8, ror #6 │ │ │ │ - rsbseq r4, r3, r4, lsl #23 │ │ │ │ - rsbseq r6, r3, r8, asr #5 │ │ │ │ - rsbseq r4, r3, r4, ror #21 │ │ │ │ - rsbseq r6, r3, r0, lsl #4 │ │ │ │ - rsbseq r4, r3, ip, lsl sl │ │ │ │ + rsbseq r6, r3, r4, lsl #7 │ │ │ │ + rsbseq r4, r3, r0, lsr #23 │ │ │ │ + rsbseq r6, r3, ip, ror #6 │ │ │ │ + rsbseq r4, r3, r8, lsl #23 │ │ │ │ + rsbseq r6, r3, ip, asr #5 │ │ │ │ + rsbseq r4, r3, r8, ror #21 │ │ │ │ + rsbseq r6, r3, r4, lsl #4 │ │ │ │ + rsbseq r4, r3, r0, lsr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stmibmi r9!, {r0, r1, r3, r7, r9, sl, lr} │ │ │ │ addslt r4, r3, r9, lsr #23 │ │ │ │ @ instruction: 0x46044479 │ │ │ │ @@ -162679,23 +162679,23 @@ │ │ │ │ ldrdvs pc, [ip], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf75fe6f0 │ │ │ │ stmdacs r0, {r1, r4, r5, r6, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ ldrdcs fp, [r0, -r4] │ │ │ │ strbt r2, [r7], r1, lsl #2 │ │ │ │ rsbseq sp, lr, r8, lsl r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r3, sl, asr r0 │ │ │ │ - rsbseq r4, r3, r6, ror r8 │ │ │ │ - rsbseq r6, r3, r2, asr #32 │ │ │ │ - rsbseq r4, r3, lr, asr r8 │ │ │ │ + rsbseq r6, r3, lr, asr r0 │ │ │ │ + rsbseq r4, r3, sl, ror r8 │ │ │ │ + rsbseq r6, r3, r6, asr #32 │ │ │ │ + rsbseq r4, r3, r2, ror #16 │ │ │ │ rsbseq sp, lr, r4, ror #7 │ │ │ │ - rsbseq r5, r3, ip, lsr #31 │ │ │ │ - rsbseq r4, r3, r8, asr #15 │ │ │ │ - ldrshteq r5, [r3], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r4, r3, lr, lsl #14 │ │ │ │ + ldrhteq r5, [r3], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r4, r3, ip, asr #15 │ │ │ │ + ldrshteq r5, [r3], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r4, r3, r2, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3ecc84 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ strmi fp, [r1], r5, lsr #1 │ │ │ │ blgt 10ed2a0 │ │ │ │ @@ -162931,18 +162931,18 @@ │ │ │ │ @ instruction: 0xe658f935 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rscsmi r6, r8, r0, lsl #20 │ │ │ │ rsbseq sp, lr, r0, lsr #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, lr, r0, ror #3 │ │ │ │ - rsbseq r5, r3, lr, asr #27 │ │ │ │ - rsbseq r2, r3, sl, lsl #3 │ │ │ │ - rsbseq r5, r3, r0, ror #21 │ │ │ │ - ldrsbteq r5, [r3], #-160 @ 0xffffff60 │ │ │ │ + ldrsbteq r5, [r3], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r2, r3, lr, lsl #3 │ │ │ │ + rsbseq r5, r3, r4, ror #21 │ │ │ │ + ldrsbteq r5, [r3], #-164 @ 0xffffff5c │ │ │ │ ldrdcc pc, [ip, -fp]! │ │ │ │ @ instruction: 0xf6ff2b00 │ │ │ │ strbmi sl, [r8], -sp, asr #29 │ │ │ │ ldrbmi r9, [sl], -r9, lsl #18 │ │ │ │ vhadd.s d15, d20, d3 │ │ │ │ blvc ff0ed678 │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ @@ -163328,34 +163328,34 @@ │ │ │ │ @ instruction: 0x46414818 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [ip, #-404] @ 0xfffffe6c │ │ │ │ @ instruction: 0xf04f4816 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 7, cr15, [r6, #404] @ 0x194 │ │ │ │ svclt 0x0000e7b8 │ │ │ │ - rsbseq r5, r3, r6, asr #13 │ │ │ │ - rsbseq r5, r3, ip, ror r6 │ │ │ │ - rsbseq r5, r3, r0, asr #11 │ │ │ │ - ldrsbteq r3, [r3], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r5, r3, ip, ror r5 │ │ │ │ - @ instruction: 0x00733d98 │ │ │ │ - rsbseq r5, r3, r8, lsr r5 │ │ │ │ - rsbseq r3, r3, r4, asr sp │ │ │ │ - rsbseq r5, r3, ip, lsl r5 │ │ │ │ - rsbseq r3, r3, r6, lsr sp │ │ │ │ - ldrshteq r5, [r3], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r3, r3, r6, lsl sp │ │ │ │ - rsbseq r5, r3, r2, ror #9 │ │ │ │ - ldrshteq r3, [r3], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r5, r3, r8, asr #9 │ │ │ │ - rsbseq r3, r3, r2, ror #25 │ │ │ │ - rsbseq r5, r3, lr, lsr #9 │ │ │ │ - rsbseq r3, r3, r8, asr #25 │ │ │ │ - @ instruction: 0x00735490 │ │ │ │ - rsbseq r3, r3, sl, lsr #25 │ │ │ │ + rsbseq r5, r3, sl, asr #13 │ │ │ │ + rsbseq r5, r3, r0, lsl #13 │ │ │ │ + rsbseq r5, r3, r4, asr #11 │ │ │ │ + rsbseq r3, r3, r0, ror #27 │ │ │ │ + rsbseq r5, r3, r0, lsl #11 │ │ │ │ + @ instruction: 0x00733d9c │ │ │ │ + rsbseq r5, r3, ip, lsr r5 │ │ │ │ + rsbseq r3, r3, r8, asr sp │ │ │ │ + rsbseq r5, r3, r0, lsr #10 │ │ │ │ + rsbseq r3, r3, sl, lsr sp │ │ │ │ + rsbseq r5, r3, r0, lsl #10 │ │ │ │ + rsbseq r3, r3, sl, lsl sp │ │ │ │ + rsbseq r5, r3, r6, ror #9 │ │ │ │ + rsbseq r3, r3, r0, lsl #26 │ │ │ │ + rsbseq r5, r3, ip, asr #9 │ │ │ │ + rsbseq r3, r3, r6, ror #25 │ │ │ │ + ldrhteq r5, [r3], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r3, r3, ip, asr #25 │ │ │ │ + @ instruction: 0x00735494 │ │ │ │ + rsbseq r3, r3, lr, lsr #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec09424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ addlt r2, pc, r8, lsr sl @ │ │ │ │ bcc df05b0 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -164007,166 +164007,166 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf880f765 │ │ │ │ bllt 1570c54 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq ip, [lr], #-122 @ 0xffffff86 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r5, [r3], #-56 @ 0xffffffc8 │ │ │ │ + ldrsbteq r5, [r3], #-60 @ 0xffffffc4 │ │ │ │ @ instruction: 0xfffec96d │ │ │ │ - rsbseq r1, r3, ip, lsr #15 │ │ │ │ - ldrsbteq r5, [r3], #-88 @ 0xffffffa8 │ │ │ │ + ldrhteq r1, [r3], #-112 @ 0xffffff90 │ │ │ │ + ldrsbteq r5, [r3], #-92 @ 0xffffffa4 │ │ │ │ @ instruction: 0xfffec8b7 │ │ │ │ @ instruction: 0xfffeb7ef │ │ │ │ @ instruction: 0xfffeb8b9 │ │ │ │ @ instruction: 0xfffeb77d │ │ │ │ - rsbseq r5, r3, r8, ror #11 │ │ │ │ - rsbseq r5, r3, ip, asr r3 │ │ │ │ - rsbseq r3, r3, r6, ror fp │ │ │ │ + rsbseq r5, r3, ip, ror #11 │ │ │ │ + rsbseq r5, r3, r0, ror #6 │ │ │ │ + rsbseq r3, r3, sl, ror fp │ │ │ │ rsbseq ip, lr, ip, lsl #14 │ │ │ │ @ instruction: 0xfffef699 │ │ │ │ andeq r0, r0, r7, lsr #26 │ │ │ │ @ instruction: 0xfffec5c3 │ │ │ │ - ldrshteq r5, [r3], #-34 @ 0xffffffde │ │ │ │ - rsbseq r3, r3, ip, lsl #22 │ │ │ │ - ldrsbteq r5, [r3], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r3, r3, lr, ror #21 │ │ │ │ - ldrhteq r5, [r3], #-38 @ 0xffffffda │ │ │ │ - ldrsbteq r3, [r3], #-160 @ 0xffffff60 │ │ │ │ + ldrshteq r5, [r3], #-38 @ 0xffffffda │ │ │ │ + rsbseq r3, r3, r0, lsl fp │ │ │ │ + ldrsbteq r5, [r3], #-40 @ 0xffffffd8 │ │ │ │ + ldrshteq r3, [r3], #-162 @ 0xffffff5e │ │ │ │ + ldrhteq r5, [r3], #-42 @ 0xffffffd6 │ │ │ │ + ldrsbteq r3, [r3], #-164 @ 0xffffff5c │ │ │ │ @ instruction: 0xfffec751 │ │ │ │ @ instruction: 0xfffef021 │ │ │ │ - rsbseq r5, r3, r0, ror r2 │ │ │ │ - rsbseq r3, r3, sl, lsl #21 │ │ │ │ - rsbseq r5, r3, r2, asr r2 │ │ │ │ - rsbseq r3, r3, ip, ror #20 │ │ │ │ + rsbseq r5, r3, r4, ror r2 │ │ │ │ + rsbseq r3, r3, lr, lsl #21 │ │ │ │ + rsbseq r5, r3, r6, asr r2 │ │ │ │ + rsbseq r3, r3, r0, ror sl │ │ │ │ @ instruction: 0xfffeef15 │ │ │ │ - rsbseq r5, r3, r0, lsr #4 │ │ │ │ - rsbseq r3, r3, sl, lsr sl │ │ │ │ + rsbseq r5, r3, r4, lsr #4 │ │ │ │ + rsbseq r3, r3, lr, lsr sl │ │ │ │ @ instruction: 0xfffec33b │ │ │ │ - rsbseq r5, r3, lr, ror #3 │ │ │ │ - rsbseq r3, r3, r8, lsl #20 │ │ │ │ + ldrshteq r5, [r3], #-18 @ 0xffffffee │ │ │ │ + rsbseq r3, r3, ip, lsl #20 │ │ │ │ @ instruction: 0xffff41dd │ │ │ │ - ldrhteq r5, [r3], #-28 @ 0xffffffe4 │ │ │ │ - ldrsbteq r3, [r3], #-150 @ 0xffffff6a │ │ │ │ - @ instruction: 0x0073519a │ │ │ │ - ldrhteq r3, [r3], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r5, r3, r6, ror r1 │ │ │ │ - rsbseq r5, r3, lr, lsr #7 │ │ │ │ + rsbseq r5, r3, r0, asr #3 │ │ │ │ + ldrsbteq r3, [r3], #-154 @ 0xffffff66 │ │ │ │ + @ instruction: 0x0073519e │ │ │ │ + ldrhteq r3, [r3], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r5, r3, sl, ror r1 │ │ │ │ + ldrhteq r5, [r3], #-50 @ 0xffffffce │ │ │ │ @ instruction: 0xffff102f │ │ │ │ - rsbseq r5, r3, r6, asr #2 │ │ │ │ - rsbseq r3, r3, r0, ror #18 │ │ │ │ + rsbseq r5, r3, sl, asr #2 │ │ │ │ + rsbseq r3, r3, r4, ror #18 │ │ │ │ @ instruction: 0xfffec341 │ │ │ │ - rsbseq r5, r3, r4, lsl r1 │ │ │ │ - rsbseq r3, r3, lr, lsr #18 │ │ │ │ + rsbseq r5, r3, r8, lsl r1 │ │ │ │ + rsbseq r3, r3, r2, lsr r9 │ │ │ │ @ instruction: 0xfffec273 │ │ │ │ - rsbseq r5, r3, r2, ror #1 │ │ │ │ - ldrshteq r3, [r3], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r5, r3, r6, ror #1 │ │ │ │ + rsbseq r3, r3, r0, lsl #18 │ │ │ │ @ instruction: 0xfffec1c1 │ │ │ │ - rsbseq r5, r3, ip, lsr #1 │ │ │ │ - rsbseq r3, r3, r6, asr #17 │ │ │ │ + ldrhteq r5, [r3], #-0 │ │ │ │ + rsbseq r3, r3, sl, asr #17 │ │ │ │ @ instruction: 0xfffeaa5b │ │ │ │ - rsbseq r5, r3, sl, ror r0 │ │ │ │ - @ instruction: 0x00733894 │ │ │ │ + rsbseq r5, r3, lr, ror r0 │ │ │ │ + @ instruction: 0x00733898 │ │ │ │ @ instruction: 0xfffecf19 │ │ │ │ - rsbseq r5, r3, r8, asr #32 │ │ │ │ - rsbseq r3, r3, r2, ror #16 │ │ │ │ + rsbseq r5, r3, ip, asr #32 │ │ │ │ + rsbseq r3, r3, r6, ror #16 │ │ │ │ @ instruction: 0xfffebed3 │ │ │ │ - rsbseq r5, r3, r6, lsl r0 │ │ │ │ - rsbseq r3, r3, r0, lsr r8 │ │ │ │ + rsbseq r5, r3, sl, lsl r0 │ │ │ │ + rsbseq r3, r3, r4, lsr r8 │ │ │ │ @ instruction: 0xfffef905 │ │ │ │ - rsbseq r4, r3, r4, ror #31 │ │ │ │ - ldrshteq r3, [r3], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r4, r3, r8, ror #31 │ │ │ │ + rsbseq r3, r3, r2, lsl #16 │ │ │ │ andeq r0, r0, fp, lsr #31 │ │ │ │ - ldrhteq r4, [r3], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r3, r3, ip, asr #15 │ │ │ │ + ldrhteq r4, [r3], #-246 @ 0xffffff0a │ │ │ │ + ldrsbteq r3, [r3], #-112 @ 0xffffff90 │ │ │ │ @ instruction: 0xffffa037 │ │ │ │ - rsbseq r4, r3, r8, ror pc │ │ │ │ - @ instruction: 0x00733792 │ │ │ │ + rsbseq r4, r3, ip, ror pc │ │ │ │ + @ instruction: 0x00733796 │ │ │ │ @ instruction: 0xfffeb863 │ │ │ │ - rsbseq r4, r3, r6, asr #30 │ │ │ │ - rsbseq r3, r3, r0, ror #14 │ │ │ │ + rsbseq r4, r3, sl, asr #30 │ │ │ │ + rsbseq r3, r3, r4, ror #14 │ │ │ │ @ instruction: 0xfffedd3b │ │ │ │ - rsbseq r4, r3, ip, lsl #30 │ │ │ │ - rsbseq r3, r3, r6, lsr #14 │ │ │ │ + rsbseq r4, r3, r0, lsl pc │ │ │ │ + rsbseq r3, r3, sl, lsr #14 │ │ │ │ @ instruction: 0xfffeb4df │ │ │ │ - ldrsbteq r4, [r3], #-234 @ 0xffffff16 │ │ │ │ - ldrshteq r3, [r3], #-100 @ 0xffffff9c │ │ │ │ + ldrsbteq r4, [r3], #-238 @ 0xffffff12 │ │ │ │ + ldrshteq r3, [r3], #-104 @ 0xffffff98 │ │ │ │ @ instruction: 0xffffed49 │ │ │ │ @ instruction: 0xffffe97d │ │ │ │ - @ instruction: 0x00734e94 │ │ │ │ - rsbseq r3, r3, lr, lsr #13 │ │ │ │ + @ instruction: 0x00734e98 │ │ │ │ + ldrhteq r3, [r3], #-98 @ 0xffffff9e │ │ │ │ @ instruction: 0xfffeefbf │ │ │ │ - rsbseq r4, r3, r2, ror #28 │ │ │ │ - rsbseq r3, r3, ip, ror r6 │ │ │ │ + rsbseq r4, r3, r6, ror #28 │ │ │ │ + rsbseq r3, r3, r0, lsl #13 │ │ │ │ @ instruction: 0xfffeb1ed │ │ │ │ - rsbseq r4, r3, r0, lsr lr │ │ │ │ - rsbseq r3, r3, sl, asr #12 │ │ │ │ + rsbseq r4, r3, r4, lsr lr │ │ │ │ + rsbseq r3, r3, lr, asr #12 │ │ │ │ @ instruction: 0xfffef6cf │ │ │ │ - ldrshteq r4, [r3], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r3, r3, r8, lsl r6 │ │ │ │ + rsbseq r4, r3, r2, lsl #28 │ │ │ │ + rsbseq r3, r3, ip, lsl r6 │ │ │ │ @ instruction: 0xfffef64d │ │ │ │ - rsbseq r4, r3, ip, asr #27 │ │ │ │ - rsbseq r3, r3, r6, ror #11 │ │ │ │ - rsbseq r4, r3, r4, lsl #4 │ │ │ │ - rsbseq r1, r3, lr, ror #2 │ │ │ │ + ldrsbteq r4, [r3], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r3, r3, sl, ror #11 │ │ │ │ + rsbseq r4, r3, r8, lsl #4 │ │ │ │ + rsbseq r1, r3, r2, ror r1 │ │ │ │ andeq r0, r0, r5, ror #19 │ │ │ │ - rsbseq r5, r3, lr, lsl #1 │ │ │ │ - rsbseq r5, r3, ip, lsl r0 │ │ │ │ - rsbseq r4, r3, r8, asr #26 │ │ │ │ - rsbseq r3, r3, r2, ror #10 │ │ │ │ - rsbseq r4, r3, sl, lsr #26 │ │ │ │ - rsbseq r3, r3, r4, asr #10 │ │ │ │ - rsbseq r5, r3, r2, asr #32 │ │ │ │ - rsbseq r5, r3, ip, asr #1 │ │ │ │ - ldrsbteq r4, [r3], #-206 @ 0xffffff32 │ │ │ │ - ldrshteq r3, [r3], #-72 @ 0xffffffb8 │ │ │ │ - ldrhteq r5, [r3], #-2 │ │ │ │ - rsbseq r5, r3, r8, lsl #2 │ │ │ │ - @ instruction: 0x00734c92 │ │ │ │ - rsbseq r3, r3, ip, lsr #9 │ │ │ │ - ldrsbteq r2, [r3], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r5, r3, r0, ror #1 │ │ │ │ - rsbseq r4, r3, r2, asr #24 │ │ │ │ - rsbseq r3, r3, ip, asr r4 │ │ │ │ - ldrhteq r5, [r3], #-10 │ │ │ │ - ldrsbteq r2, [r3], #-94 @ 0xffffffa2 │ │ │ │ - ldrshteq r4, [r3], #-182 @ 0xffffff4a │ │ │ │ - rsbseq r3, r3, r2, lsl r4 │ │ │ │ - @ instruction: 0x0073509c │ │ │ │ - rsbseq r2, r3, r2, lsl r6 │ │ │ │ - ldrhteq r4, [r3], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r3, r3, lr, asr #7 │ │ │ │ - rsbseq r5, r3, ip, ror r0 │ │ │ │ - rsbseq r2, r3, lr, lsr #12 │ │ │ │ - rsbseq r4, r3, lr, ror #22 │ │ │ │ - rsbseq r3, r3, sl, lsl #7 │ │ │ │ - rsbseq r5, r3, r2, rrx │ │ │ │ - rsbseq r5, r3, ip, lsr #1 │ │ │ │ - rsbseq r4, r3, r4, lsr fp │ │ │ │ - rsbseq r3, r3, r0, asr r3 │ │ │ │ - @ instruction: 0x00735096 │ │ │ │ + @ instruction: 0x00735092 │ │ │ │ + rsbseq r5, r3, r0, lsr #32 │ │ │ │ + rsbseq r4, r3, ip, asr #26 │ │ │ │ + rsbseq r3, r3, r6, ror #10 │ │ │ │ + rsbseq r4, r3, lr, lsr #26 │ │ │ │ + rsbseq r3, r3, r8, asr #10 │ │ │ │ + rsbseq r5, r3, r6, asr #32 │ │ │ │ + ldrsbteq r5, [r3], #-0 │ │ │ │ + rsbseq r4, r3, r2, ror #25 │ │ │ │ + ldrshteq r3, [r3], #-76 @ 0xffffffb4 │ │ │ │ + ldrhteq r5, [r3], #-6 │ │ │ │ + rsbseq r5, r3, ip, lsl #2 │ │ │ │ + @ instruction: 0x00734c96 │ │ │ │ + ldrhteq r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ + ldrsbteq r2, [r3], #-84 @ 0xffffffac │ │ │ │ + rsbseq r5, r3, r4, ror #1 │ │ │ │ + rsbseq r4, r3, r6, asr #24 │ │ │ │ + rsbseq r3, r3, r0, ror #8 │ │ │ │ + ldrhteq r5, [r3], #-14 │ │ │ │ + rsbseq r2, r3, r2, ror #11 │ │ │ │ + ldrshteq r4, [r3], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r3, r3, r6, lsl r4 │ │ │ │ + rsbseq r5, r3, r0, lsr #1 │ │ │ │ + rsbseq r2, r3, r6, lsl r6 │ │ │ │ + ldrhteq r4, [r3], #-182 @ 0xffffff4a │ │ │ │ + ldrsbteq r3, [r3], #-50 @ 0xffffffce │ │ │ │ + rsbseq r5, r3, r0, lsl #1 │ │ │ │ + rsbseq r2, r3, r2, lsr r6 │ │ │ │ + rsbseq r4, r3, r2, ror fp │ │ │ │ + rsbseq r3, r3, lr, lsl #7 │ │ │ │ + rsbseq r5, r3, r6, rrx │ │ │ │ + ldrhteq r5, [r3], #-0 │ │ │ │ + rsbseq r4, r3, r8, lsr fp │ │ │ │ + rsbseq r3, r3, r4, asr r3 │ │ │ │ + @ instruction: 0x0073509a │ │ │ │ + rsbseq r5, r3, r4, asr #1 │ │ │ │ + ldrshteq r4, [r3], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r3, r3, r8, lsl r3 │ │ │ │ + ldrhteq r5, [r3], #-6 │ │ │ │ + ldrshteq r5, [r3], #-4 │ │ │ │ + rsbseq r4, r3, r0, asr #21 │ │ │ │ + ldrsbteq r3, [r3], #-44 @ 0xffffffd4 │ │ │ │ + ldrsbteq r5, [r3], #-10 │ │ │ │ + ldrsbteq pc, [r2], #-10 @ │ │ │ │ + rsbseq r4, r3, r0, lsl #21 │ │ │ │ + @ instruction: 0x0073329c │ │ │ │ + rsbseq pc, r2, r6, lsl #2 │ │ │ │ rsbseq r5, r3, r0, asr #1 │ │ │ │ - ldrshteq r4, [r3], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r3, r3, r4, lsl r3 │ │ │ │ - ldrhteq r5, [r3], #-2 │ │ │ │ - ldrshteq r5, [r3], #-0 │ │ │ │ - ldrhteq r4, [r3], #-172 @ 0xffffff54 │ │ │ │ - ldrsbteq r3, [r3], #-40 @ 0xffffffd8 │ │ │ │ - ldrsbteq r5, [r3], #-6 │ │ │ │ - ldrsbteq pc, [r2], #-6 @ │ │ │ │ - rsbseq r4, r3, ip, ror sl │ │ │ │ - @ instruction: 0x00733298 │ │ │ │ - rsbseq pc, r2, r2, lsl #2 │ │ │ │ - ldrhteq r5, [r3], #-12 │ │ │ │ - rsbseq r4, r3, r0, asr #20 │ │ │ │ - rsbseq r3, r3, ip, asr r2 │ │ │ │ - rsbseq r5, r3, sl, lsr #1 │ │ │ │ - ldrsbteq r5, [r3], #-4 │ │ │ │ - rsbseq r4, r3, r2, lsl #20 │ │ │ │ - rsbseq r3, r3, lr, lsl r2 │ │ │ │ + rsbseq r4, r3, r4, asr #20 │ │ │ │ + rsbseq r3, r3, r0, ror #4 │ │ │ │ + rsbseq r5, r3, lr, lsr #1 │ │ │ │ + ldrsbteq r5, [r3], #-8 │ │ │ │ + rsbseq r4, r3, r6, lsl #20 │ │ │ │ + rsbseq r3, r3, r2, lsr #4 │ │ │ │ @ instruction: 0xf1054a4d │ │ │ │ stmdbmi sp, {r2, r3, r7, r8, r9}^ │ │ │ │ streq lr, [r0], -sp, asr #19 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0776602 │ │ │ │ strmi pc, [r4], -r9, lsr #5 │ │ │ │ @@ -164237,34 +164237,34 @@ │ │ │ │ vtst.8 d20, d3, d8 │ │ │ │ ldrbtmi r5, [r8], #-329 @ 0xfffffeb7 │ │ │ │ @ instruction: 0xf764300c │ │ │ │ ldmdami r6, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 7, 10, cr15, cr10, cr4, {3} │ │ │ │ ldmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbseq r4, r3, r8, asr #28 │ │ │ │ - rsbseq r4, r3, r6, ror lr │ │ │ │ - rsbseq r4, r3, r2, asr r7 │ │ │ │ - rsbseq r2, r3, lr, ror #30 │ │ │ │ - rsbseq r4, r3, ip, asr lr │ │ │ │ - ldrshteq r4, [r3], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r4, r3, r6, lsl r7 │ │ │ │ - rsbseq r2, r3, r2, lsr pc │ │ │ │ - rsbseq r4, r3, r4, ror #29 │ │ │ │ - rsbseq r4, r3, lr, ror pc │ │ │ │ - ldrsbteq r4, [r3], #-106 @ 0xffffff96 │ │ │ │ - ldrshteq r2, [r3], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r4, r3, ip, ror #30 │ │ │ │ - ldrhteq r4, [r3], #-254 @ 0xffffff02 │ │ │ │ - @ instruction: 0x0073469e │ │ │ │ - ldrhteq r2, [r3], #-234 @ 0xffffff16 │ │ │ │ - ldrhteq r4, [r3], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r5, r3, sl, asr #32 │ │ │ │ - rsbseq r4, r3, r6, asr r6 │ │ │ │ - rsbseq r2, r3, r2, ror lr │ │ │ │ + rsbseq r4, r3, ip, asr #28 │ │ │ │ + rsbseq r4, r3, sl, ror lr │ │ │ │ + rsbseq r4, r3, r6, asr r7 │ │ │ │ + rsbseq r2, r3, r2, ror pc │ │ │ │ + rsbseq r4, r3, r0, ror #28 │ │ │ │ + ldrshteq r4, [r3], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r4, r3, sl, lsl r7 │ │ │ │ + rsbseq r2, r3, r6, lsr pc │ │ │ │ + rsbseq r4, r3, r8, ror #29 │ │ │ │ + rsbseq r4, r3, r2, lsl #31 │ │ │ │ + ldrsbteq r4, [r3], #-110 @ 0xffffff92 │ │ │ │ + ldrshteq r2, [r3], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r4, r3, r0, ror pc │ │ │ │ + rsbseq r4, r3, r2, asr #31 │ │ │ │ + rsbseq r4, r3, r2, lsr #13 │ │ │ │ + ldrhteq r2, [r3], #-238 @ 0xffffff12 │ │ │ │ + ldrhteq r4, [r3], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r5, r3, lr, asr #32 │ │ │ │ + rsbseq r4, r3, sl, asr r6 │ │ │ │ + rsbseq r2, r3, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0a25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -164275,16 +164275,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf764300c │ │ │ │ stmdami r5, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 6, cr15, cr0, cr4, {3} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r4, r3, r2, asr #11 │ │ │ │ - ldrsbteq r2, [r3], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r4, r3, r6, asr #11 │ │ │ │ + rsbseq r2, r3, r2, ror #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi 1b44b00 │ │ │ │ blmi 1b44934 │ │ │ │ addslt r4, r1, sl, ror r4 │ │ │ │ @@ -164390,26 +164390,26 @@ │ │ │ │ @ instruction: 0xf764300c │ │ │ │ ldmdami r0, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7644478 │ │ │ │ @ instruction: 0xe77afd7d │ │ │ │ b 2f0fd8 >::_M_default_append(unsigned int)@@Base+0x6e444> │ │ │ │ rsbseq fp, lr, r4, asr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r3, r4, asr r9 │ │ │ │ - rsbseq r4, r3, sl, lsl #10 │ │ │ │ - rsbseq r4, r3, ip, lsl pc │ │ │ │ + rsbseq r0, r3, r8, asr r9 │ │ │ │ + rsbseq r4, r3, lr, lsl #10 │ │ │ │ + rsbseq r4, r3, r0, lsr #30 │ │ │ │ ldrhteq fp, [lr], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r4, r3, sl, lsr #9 │ │ │ │ - rsbseq r2, r3, r6, asr #25 │ │ │ │ - rsbseq r4, r3, r2, asr r4 │ │ │ │ - rsbseq r2, r3, lr, ror #24 │ │ │ │ - rsbseq r4, r3, r8, lsl r4 │ │ │ │ - rsbseq r2, r3, r4, lsr ip │ │ │ │ - ldrshteq r4, [r3], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r4, r3, r8, ror #27 │ │ │ │ + rsbseq r4, r3, lr, lsr #9 │ │ │ │ + rsbseq r2, r3, sl, asr #25 │ │ │ │ + rsbseq r4, r3, r6, asr r4 │ │ │ │ + rsbseq r2, r3, r2, ror ip │ │ │ │ + rsbseq r4, r3, ip, lsl r4 │ │ │ │ + rsbseq r2, r3, r8, lsr ip │ │ │ │ + ldrshteq r4, [r3], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r4, r3, ip, ror #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0x46164cd1 │ │ │ │ ldrdlt r4, [r9], r1 @ │ │ │ │ @ instruction: 0x4699447c │ │ │ │ @@ -164619,26 +164619,26 @@ │ │ │ │ ldmdami r1, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7644478 │ │ │ │ @ instruction: 0xe7eefbb3 │ │ │ │ rsbseq fp, lr, r0, ror #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq fp, lr, r4, lsr r7 │ │ │ │ - @ instruction: 0x00734290 │ │ │ │ - rsbseq r4, r3, lr, lsl #2 │ │ │ │ - rsbseq r2, r3, sl, lsr #18 │ │ │ │ - ldrshteq r4, [r3], #-2 │ │ │ │ - rsbseq r2, r3, lr, lsl #18 │ │ │ │ - ldrhteq r4, [r3], #-6 │ │ │ │ - rsbseq r4, r3, sl, lsr #1 │ │ │ │ - rsbseq r2, r3, r6, asr #17 │ │ │ │ - rsbseq r4, r3, sl, lsl #1 │ │ │ │ - rsbseq r2, r3, r4, lsr #17 │ │ │ │ - rsbseq r4, r3, sl, rrx │ │ │ │ - rsbseq r2, r3, r4, lsl #17 │ │ │ │ + @ instruction: 0x00734294 │ │ │ │ + rsbseq r4, r3, r2, lsl r1 │ │ │ │ + rsbseq r2, r3, lr, lsr #18 │ │ │ │ + ldrshteq r4, [r3], #-6 │ │ │ │ + rsbseq r2, r3, r2, lsl r9 │ │ │ │ + ldrhteq r4, [r3], #-10 │ │ │ │ + rsbseq r4, r3, lr, lsr #1 │ │ │ │ + rsbseq r2, r3, sl, asr #17 │ │ │ │ + rsbseq r4, r3, lr, lsl #1 │ │ │ │ + rsbseq r2, r3, r8, lsr #17 │ │ │ │ + rsbseq r4, r3, lr, rrx │ │ │ │ + rsbseq r2, r3, r8, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 16eaec │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0xb09d4dd0 │ │ │ │ @ instruction: 0x46934cd0 │ │ │ │ @@ -164847,42 +164847,42 @@ │ │ │ │ @ instruction: 0xf9f0f764 │ │ │ │ @ instruction: 0xf75de794 │ │ │ │ svclt 0x0000ee7c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbseq fp, lr, r8, asr #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r3, r2, asr #31 │ │ │ │ - ldrsbteq r4, [r3], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r3, r3, r2, ror pc │ │ │ │ - ldrhteq r3, [r3], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r2, r3, lr, asr #13 │ │ │ │ - ldrshteq r3, [r3], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r3, r3, r6, lsl #29 │ │ │ │ - ldrshteq r4, [r3], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r3, r3, sl, asr #28 │ │ │ │ + rsbseq r3, r3, r6, asr #31 │ │ │ │ + ldrsbteq r4, [r3], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r3, r3, r6, ror pc │ │ │ │ + ldrhteq r3, [r3], #-230 @ 0xffffff1a │ │ │ │ + ldrsbteq r2, [r3], #-98 @ 0xffffff9e │ │ │ │ + ldrshteq r3, [r3], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r3, r3, sl, lsl #29 │ │ │ │ + ldrshteq r4, [r3], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r3, r3, lr, asr #28 │ │ │ │ rsbseq fp, lr, lr, lsl #4 │ │ │ │ - rsbseq r3, r3, ip, lsl lr │ │ │ │ - rsbseq r2, r3, r8, lsr r6 │ │ │ │ - rsbseq r3, r3, r2, lsl #28 │ │ │ │ - rsbseq r4, r3, lr, asr #16 │ │ │ │ - ldrsbteq r3, [r3], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r2, r3, ip, ror #11 │ │ │ │ - ldrhteq r3, [r3], #-216 @ 0xffffff28 │ │ │ │ - ldrsbteq r2, [r3], #-82 @ 0xffffffae │ │ │ │ - @ instruction: 0x00733d9a │ │ │ │ - ldrhteq r2, [r3], #-84 @ 0xffffffac │ │ │ │ - rsbseq r3, r3, lr, ror sp │ │ │ │ - ldrhteq r4, [r3], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r3, r3, r6, lsl sp │ │ │ │ - rsbseq r2, r3, r2, lsr r5 │ │ │ │ - ldrshteq r3, [r3], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r2, r3, r8, lsl r5 │ │ │ │ - rsbseq r3, r3, r4, ror #25 │ │ │ │ - ldrshteq r2, [r3], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r3, r3, r0, lsr #28 │ │ │ │ + rsbseq r2, r3, ip, lsr r6 │ │ │ │ + rsbseq r3, r3, r6, lsl #28 │ │ │ │ + rsbseq r4, r3, r2, asr r8 │ │ │ │ + ldrsbteq r3, [r3], #-212 @ 0xffffff2c │ │ │ │ + ldrshteq r2, [r3], #-80 @ 0xffffffb0 │ │ │ │ + ldrhteq r3, [r3], #-220 @ 0xffffff24 │ │ │ │ + ldrsbteq r2, [r3], #-86 @ 0xffffffaa │ │ │ │ + @ instruction: 0x00733d9e │ │ │ │ + ldrhteq r2, [r3], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r3, r3, r2, lsl #27 │ │ │ │ + ldrhteq r4, [r3], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r3, r3, sl, lsl sp │ │ │ │ + rsbseq r2, r3, r6, lsr r5 │ │ │ │ + rsbseq r3, r3, r2, lsl #26 │ │ │ │ + rsbseq r2, r3, ip, lsl r5 │ │ │ │ + rsbseq r3, r3, r8, ror #25 │ │ │ │ + rsbseq r2, r3, r2, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0ac04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 5ef088 │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ @@ -164904,16 +164904,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8bcf764 │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf7644478 │ │ │ │ blls 4b2044 │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq r3, [r3], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r2, r3, ip, lsl #8 │ │ │ │ + ldrshteq r3, [r3], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r2, r3, r0, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec0ac80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r3, #12, 12 @ 0xc00000 │ │ │ │ @ instruction: 0xf97af340 │ │ │ │ @@ -164938,19 +164938,19 @@ │ │ │ │ bicspl pc, r2, r3, asr #4 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf874f764 │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf930f764 │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbseq pc, r2, r6, lsl #31 │ │ │ │ - rsbseq r3, r3, r2, lsl #23 │ │ │ │ - @ instruction: 0x0073239e │ │ │ │ - rsbseq r3, r3, r0, ror #22 │ │ │ │ - ldrhteq r3, [r3], #-182 @ 0xffffff4a │ │ │ │ + rsbseq pc, r2, sl, lsl #31 │ │ │ │ + rsbseq r3, r3, r6, lsl #23 │ │ │ │ + rsbseq r2, r3, r2, lsr #7 │ │ │ │ + rsbseq r3, r3, r4, ror #22 │ │ │ │ + ldrhteq r3, [r3], #-186 @ 0xffffff46 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0ad14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d0, d12 │ │ │ │ stmdbmi fp, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -164960,17 +164960,17 @@ │ │ │ │ vadd.i8 d20, d3, d7 │ │ │ │ ldrbtmi r5, [r8], #-487 @ 0xfffffe19 │ │ │ │ @ instruction: 0xf764300c │ │ │ │ stmdami r5, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7644478 │ │ │ │ andcs pc, r0, r5, lsl #18 │ │ │ │ ldclt 1, cr2, [r0, #-0] │ │ │ │ - ldrshteq pc, [r2], #-232 @ 0xffffff18 @ │ │ │ │ - rsbseq r3, r3, sl, lsl #22 │ │ │ │ - rsbseq r3, r3, r0, ror #22 │ │ │ │ + ldrshteq pc, [r2], #-236 @ 0xffffff14 @ │ │ │ │ + rsbseq r3, r3, lr, lsl #22 │ │ │ │ + rsbseq r3, r3, r4, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec0ad64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r9, sl, lr}^ │ │ │ │ vcgt.u8 d18, d0, d0 │ │ │ │ @@ -164992,19 +164992,19 @@ │ │ │ │ strb r0, [pc, r8]! │ │ │ │ vadd.i8 d20, d3, d8 │ │ │ │ ldrbtmi r6, [r8], #-258 @ 0xfffffefe │ │ │ │ @ instruction: 0xf764300c │ │ │ │ stmdami r6, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7644478 │ │ │ │ ldrb pc, [r0, r3, asr #17]! @ │ │ │ │ - rsbseq pc, r2, r0, lsr #29 │ │ │ │ - rsbseq r3, r3, r2, lsr #21 │ │ │ │ - rsbseq r4, r3, r4, lsr r5 │ │ │ │ - rsbseq r3, r3, r6, lsl #21 │ │ │ │ - ldrsbteq r3, [r3], #-172 @ 0xffffff54 │ │ │ │ + rsbseq pc, r2, r4, lsr #29 │ │ │ │ + rsbseq r3, r3, r6, lsr #21 │ │ │ │ + rsbseq r4, r3, r8, lsr r5 │ │ │ │ + rsbseq r3, r3, sl, lsl #21 │ │ │ │ + rsbseq r3, r3, r0, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0adec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d0, d12 │ │ │ │ stmdbmi fp, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165014,17 +165014,17 @@ │ │ │ │ msrvs R8_usr, r3 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffdef763 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf89af764 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq pc, r2, r0, lsr #28 │ │ │ │ - rsbseq r3, r3, r4, lsr sl │ │ │ │ - rsbseq r3, r3, sl, lsl #21 │ │ │ │ + rsbseq pc, r2, r4, lsr #28 │ │ │ │ + rsbseq r3, r3, r8, lsr sl │ │ │ │ + rsbseq r3, r3, lr, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0ae3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d0, d12 │ │ │ │ stmdbmi sl, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165033,17 +165033,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ teqpvs r7, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffb6f763 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf872f764 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - ldrsbteq pc, [r2], #-208 @ 0xffffff30 @ │ │ │ │ - rsbseq r3, r3, r4, ror #19 │ │ │ │ - rsbseq r3, r3, sl, lsr sl │ │ │ │ + ldrsbteq pc, [r2], #-212 @ 0xffffff2c @ │ │ │ │ + rsbseq r3, r3, r8, ror #19 │ │ │ │ + rsbseq r3, r3, lr, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0ae88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d0, d12 │ │ │ │ stmdbmi sl, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165052,17 +165052,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmppvs lr, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff90f763 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf84cf764 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq pc, r2, r4, lsl #27 │ │ │ │ - @ instruction: 0x00733998 │ │ │ │ - rsbseq r3, r3, lr, ror #19 │ │ │ │ + rsbseq pc, r2, r8, lsl #27 │ │ │ │ + @ instruction: 0x0073399c │ │ │ │ + ldrshteq r3, [r3], #-146 @ 0xffffff6e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0aed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d0, d12 │ │ │ │ ldmdbmi r4, {r0, r1, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165080,17 +165080,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf81cf764 │ │ │ │ bleq 1af39c │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq pc, r2, r8, lsr sp @ │ │ │ │ - rsbseq r3, r3, r8, lsr r9 │ │ │ │ - rsbseq r3, r3, lr, lsl #19 │ │ │ │ + rsbseq pc, r2, ip, lsr sp @ │ │ │ │ + rsbseq r3, r3, ip, lsr r9 │ │ │ │ + @ instruction: 0x00733992 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0af48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d0, d12 │ │ │ │ ldmdbmi r5, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165109,17 +165109,17 @@ │ │ │ │ @ instruction: 0xffe2f763 │ │ │ │ bleq 1ef410 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq pc, r2, r4, asr #25 │ │ │ │ - rsbseq r3, r3, r4, asr #17 │ │ │ │ - rsbseq r3, r3, sl, lsl r9 │ │ │ │ + rsbseq pc, r2, r8, asr #25 │ │ │ │ + rsbseq r3, r3, r8, asr #17 │ │ │ │ + rsbseq r3, r3, lr, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0afc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d4, d15, d12 │ │ │ │ stmdbmi sl, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165128,17 +165128,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ orrsvs pc, fp, r3, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 15, cr15, cr4, cr3, {3} │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xffb0f763 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq pc, r2, ip, asr #24 │ │ │ │ - rsbseq r3, r3, r0, ror #16 │ │ │ │ - rsbseq r4, r3, lr, lsr #6 │ │ │ │ + rsbseq pc, r2, r0, asr ip @ │ │ │ │ + rsbseq r3, r3, r4, ror #16 │ │ │ │ + rsbseq r4, r3, r2, lsr r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec0b00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmiavs r8, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ vmax.u d4, d15, d12 │ │ │ │ stmdbmi lr, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -165216,25 +165216,25 @@ │ │ │ │ cmpppl fp, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 4, cr15, cr6, cr3, {3} │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7634478 │ │ │ │ strtmi pc, [r0], -r1, lsl #30 │ │ │ │ ldcllt 0, cr11, [r0, #20]! │ │ │ │ - ldrshteq pc, [r2], #-188 @ 0xffffff44 @ │ │ │ │ - rsbseq r3, r3, r6, lsl #15 │ │ │ │ - rsbseq r1, r3, r2, lsr #31 │ │ │ │ - rsbseq r3, r3, r8, ror #14 │ │ │ │ - rsbseq r1, r3, r4, lsl #31 │ │ │ │ - rsbseq r3, r3, r8, asr #14 │ │ │ │ - rsbseq r4, r3, r6, lsl r2 │ │ │ │ - rsbseq r3, r3, lr, lsl r7 │ │ │ │ - rsbseq r1, r3, sl, lsr pc │ │ │ │ - rsbseq r3, r3, r4, lsl #14 │ │ │ │ - rsbseq r1, r3, r0, lsr #30 │ │ │ │ + rsbseq pc, r2, r0, lsl #24 │ │ │ │ + rsbseq r3, r3, sl, lsl #15 │ │ │ │ + rsbseq r1, r3, r6, lsr #31 │ │ │ │ + rsbseq r3, r3, ip, ror #14 │ │ │ │ + rsbseq r1, r3, r8, lsl #31 │ │ │ │ + rsbseq r3, r3, ip, asr #14 │ │ │ │ + rsbseq r4, r3, sl, lsl r2 │ │ │ │ + rsbseq r3, r3, r2, lsr #14 │ │ │ │ + rsbseq r1, r3, lr, lsr pc │ │ │ │ + rsbseq r3, r3, r8, lsl #14 │ │ │ │ + rsbseq r1, r3, r4, lsr #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbmi r1!, {r2, r3, r9, sl, lr} │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x46164479 │ │ │ │ @@ -165281,19 +165281,19 @@ │ │ │ │ mvnvs pc, r3, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf763300c │ │ │ │ stmdami r7, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 7, cr15, cr14, cr3, {3} │ │ │ │ ldrb r9, [r3, r1, lsl #22] │ │ │ │ - rsbseq pc, r2, r0, lsl #21 │ │ │ │ - rsbseq r3, r3, r2, lsr #12 │ │ │ │ - rsbseq r1, r3, lr, lsr lr │ │ │ │ - ldrshteq r3, [r3], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r1, r3, sl, lsl lr │ │ │ │ + rsbseq pc, r2, r4, lsl #21 │ │ │ │ + rsbseq r3, r3, r6, lsr #12 │ │ │ │ + rsbseq r1, r3, r2, asr #28 │ │ │ │ + rsbseq r3, r3, r2, lsl #12 │ │ │ │ + rsbseq r1, r3, lr, lsl lr │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbtcs pc, [r8], #129 @ 0x81 @ │ │ │ │ vldrle s5, [r8, #-0] │ │ │ │ @ instruction: 0xf04f6843 │ │ │ │ ldmib r1, {sl, fp}^ │ │ │ │ strlt r0, [r0, #-298] @ 0xfffffed6 │ │ │ │ cdpvs 5, 10, cr15, cr14, cr3, {0} │ │ │ │ @@ -166236,21 +166236,21 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7624478 │ │ │ │ @ instruction: 0xf04fff03 │ │ │ │ @ instruction: 0xe79d30ff │ │ │ │ bl fe3f2cc8 │ │ │ │ rsbseq r9, lr, sl, ror ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r3, ip, ror #6 │ │ │ │ + rsbseq r3, r3, r0, ror r3 │ │ │ │ @ instruction: 0xfffff9a7 │ │ │ │ - rsbseq r3, r3, sl, lsr #6 │ │ │ │ + rsbseq r3, r3, lr, lsr #6 │ │ │ │ rsbseq r9, lr, ip, ror fp │ │ │ │ andeq r0, r0, r3, lsr #1 │ │ │ │ - rsbseq r3, r3, lr, lsl r2 │ │ │ │ - rsbseq r0, r3, r4, lsr #30 │ │ │ │ + rsbseq r3, r3, r2, lsr #4 │ │ │ │ + rsbseq r0, r3, r8, lsr #30 │ │ │ │ ldrdcc pc, [r8], r0 @ │ │ │ │ @ instruction: 0xf853b530 │ │ │ │ @ instruction: 0xf8530021 │ │ │ │ @ instruction: 0xf8904022 │ │ │ │ @ instruction: 0xf8943180 │ │ │ │ blcs 10ad594 │ │ │ │ @ instruction: 0xf1bed807 │ │ │ │ @@ -166497,18 +166497,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [sl], #-392 @ 0xfffffe78 │ │ │ │ stmdbls r3, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7624478 │ │ │ │ blls 1b4740 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r2, r3, r2, lsr #28 │ │ │ │ - rsbseq r0, r3, sl, lsr #22 │ │ │ │ - rsbseq r2, r3, r0, lsl #28 │ │ │ │ - rsbseq r0, r3, r8, lsl #22 │ │ │ │ + rsbseq r2, r3, r6, lsr #28 │ │ │ │ + rsbseq r0, r3, lr, lsr #22 │ │ │ │ + rsbseq r2, r3, r4, lsl #28 │ │ │ │ + rsbseq r0, r3, ip, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0c58c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ stmdavs r3, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf503b084 │ │ │ │ ldc 3, cr6, [r2, #696] @ 0x2b8 │ │ │ │ @@ -166554,18 +166554,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff2f31ce │ │ │ │ stmdbls r3, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7624478 │ │ │ │ blls 1b465c │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r2, r3, lr, lsr sp │ │ │ │ - rsbseq r0, r3, r6, asr #20 │ │ │ │ - rsbseq r2, r3, ip, lsl sp │ │ │ │ - rsbseq r0, r3, r4, lsr #20 │ │ │ │ + rsbseq r2, r3, r2, asr #26 │ │ │ │ + rsbseq r0, r3, sl, asr #20 │ │ │ │ + rsbseq r2, r3, r0, lsr #26 │ │ │ │ + rsbseq r0, r3, r8, lsr #20 │ │ │ │ ldrsbtcc pc, [r4], #129 @ 0x81 @ │ │ │ │ blle 105ebc │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec0c67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @@ -166625,21 +166625,21 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], fp │ │ │ │ ldrbtmi r7, [r8], #-500 @ 0xfffffe0c │ │ │ │ @ instruction: 0xf762300c │ │ │ │ stmdami r9, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7624478 │ │ │ │ @ instruction: 0xe7e0fbf1 │ │ │ │ - @ instruction: 0x00732c9a │ │ │ │ - rsbseq r2, r3, r6, lsr ip │ │ │ │ - rsbseq r0, r3, ip, lsr r9 │ │ │ │ - rsbseq r2, r3, r6, lsl ip │ │ │ │ - rsbseq r0, r3, ip, lsl r9 │ │ │ │ - ldrshteq r2, [r3], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r0, r3, r0, lsl #18 │ │ │ │ + @ instruction: 0x00732c9e │ │ │ │ + rsbseq r2, r3, sl, lsr ip │ │ │ │ + rsbseq r0, r3, r0, asr #18 │ │ │ │ + rsbseq r2, r3, sl, lsl ip │ │ │ │ + rsbseq r0, r3, r0, lsr #18 │ │ │ │ + ldrshteq r2, [r3], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r0, r3, r4, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r0], pc, lsl #1 │ │ │ │ @ instruction: 0x46044a78 │ │ │ │ @ instruction: 0x468a4f78 │ │ │ │ @@ -166759,26 +166759,26 @@ │ │ │ │ blx cf34fc │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffb73508 │ │ │ │ @ instruction: 0xf75be7ef │ │ │ │ svclt 0x0000ef76 │ │ │ │ rsbseq r9, lr, r2, ror #8 │ │ │ │ - rsbseq r2, r3, sl, lsl #23 │ │ │ │ + rsbseq r2, r3, lr, lsl #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, r3, r0, ror #20 │ │ │ │ + rsbseq r2, r3, r4, ror #20 │ │ │ │ rsbseq r9, lr, r2, lsl r3 │ │ │ │ - rsbseq r2, r3, ip, lsr sl │ │ │ │ - rsbseq r0, r3, r4, asr #14 │ │ │ │ - rsbseq r2, r3, r2, lsr #20 │ │ │ │ - rsbseq r0, r3, sl, lsr #14 │ │ │ │ - rsbseq r2, r3, sl, lsl #20 │ │ │ │ - rsbseq r0, r3, r0, lsl r7 │ │ │ │ - rsbseq r2, r3, ip, ror #19 │ │ │ │ - ldrshteq r0, [r3], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r2, r3, r0, asr #20 │ │ │ │ + rsbseq r0, r3, r8, asr #14 │ │ │ │ + rsbseq r2, r3, r6, lsr #20 │ │ │ │ + rsbseq r0, r3, lr, lsr #14 │ │ │ │ + rsbseq r2, r3, lr, lsl #20 │ │ │ │ + rsbseq r0, r3, r4, lsl r7 │ │ │ │ + ldrshteq r2, [r3], #-144 @ 0xffffff70 │ │ │ │ + ldrshteq r0, [r3], #-102 @ 0xffffff9a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0c9c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fedd │ │ │ │ @@ -166789,16 +166789,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf762300c │ │ │ │ stmdami r5, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx febf3584 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r2, r3, lr, ror #18 │ │ │ │ - rsbseq r0, r3, r6, ror r6 │ │ │ │ + rsbseq r2, r3, r2, ror r9 │ │ │ │ + rsbseq r0, r3, sl, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0ca14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603feb5 │ │ │ │ @@ -166809,16 +166809,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf762300c │ │ │ │ stmdami r5, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx fe1f35d4 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r2, r3, lr, lsl r9 │ │ │ │ - rsbseq r0, r3, r6, lsr #12 │ │ │ │ + rsbseq r2, r3, r2, lsr #18 │ │ │ │ + rsbseq r0, r3, sl, lsr #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 170d1c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [sp], -r1, lsl #13 │ │ │ │ bcs c70d0 │ │ │ │ @@ -167157,20 +167157,20 @@ │ │ │ │ ldrbt r9, [r9], -r0, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ mcrls 6, 7, r5, cr7, cr6, {0} │ │ │ │ ldclcc 3, cr0, [r2], {175} @ 0xaf │ │ │ │ ... │ │ │ │ - rsbseq r2, r3, r0, ror #9 │ │ │ │ - rsbseq r0, r3, r8, ror #3 │ │ │ │ - rsbseq r2, r3, r6, asr #8 │ │ │ │ - rsbseq r0, r3, lr, asr #2 │ │ │ │ - ldrhteq r2, [r3], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r0, r3, r6, asr #1 │ │ │ │ + rsbseq r2, r3, r4, ror #9 │ │ │ │ + rsbseq r0, r3, ip, ror #3 │ │ │ │ + rsbseq r2, r3, sl, asr #8 │ │ │ │ + rsbseq r0, r3, r2, asr r1 │ │ │ │ + rsbseq r2, r3, r2, asr #7 │ │ │ │ + rsbseq r0, r3, sl, asr #1 │ │ │ │ blpl ff2318a8 │ │ │ │ blvs ff2318bc │ │ │ │ blx 4f19b4 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ @ instruction: 0xee845b46 │ │ │ │ vmov.f64 d5, #69 @ 0x3e280000 0.1640625 │ │ │ │ vsqrt.f64 d21, d2 │ │ │ │ @@ -167433,32 +167433,32 @@ │ │ │ │ @ instruction: 0xf761300c │ │ │ │ ldmdami r6, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2304 @ 0xfffff700 │ │ │ │ stc2 7, cr15, [r2, #388]! @ 0x184 │ │ │ │ strb r9, [r7], #-2816 @ 0xfffff500 │ │ │ │ mcrls 6, 7, r5, cr7, cr6, {0} │ │ │ │ ldclcc 3, cr0, [r2], {175} @ 0xaf │ │ │ │ - rsbseq r2, r3, r4, lsr #6 │ │ │ │ - rsbseq r0, r3, ip, lsr #32 │ │ │ │ - rsbseq r2, r3, ip, ror #5 │ │ │ │ - ldrshteq pc, [r2], #-244 @ 0xffffff0c @ │ │ │ │ - @ instruction: 0x0073209e │ │ │ │ - rsbseq pc, r2, r6, lsr #27 │ │ │ │ - rsbseq r2, r3, r0, rrx │ │ │ │ - rsbseq pc, r2, r8, ror #26 │ │ │ │ - rsbseq r2, r3, r6, lsr #32 │ │ │ │ - rsbseq pc, r2, lr, lsr #26 │ │ │ │ - rsbseq r1, r3, r6, ror #31 │ │ │ │ - rsbseq pc, r2, lr, ror #25 │ │ │ │ - rsbseq r1, r3, ip, lsr #31 │ │ │ │ - ldrhteq pc, [r2], #-196 @ 0xffffff3c @ │ │ │ │ - rsbseq r1, r3, r8, ror pc │ │ │ │ - rsbseq pc, r2, r0, lsl #25 │ │ │ │ - rsbseq r1, r3, sl, asr pc │ │ │ │ - rsbseq pc, r2, r2, ror #24 │ │ │ │ + rsbseq r2, r3, r8, lsr #6 │ │ │ │ + rsbseq r0, r3, r0, lsr r0 │ │ │ │ + ldrshteq r2, [r3], #-32 @ 0xffffffe0 │ │ │ │ + ldrshteq pc, [r2], #-248 @ 0xffffff08 @ │ │ │ │ + rsbseq r2, r3, r2, lsr #1 │ │ │ │ + rsbseq pc, r2, sl, lsr #27 │ │ │ │ + rsbseq r2, r3, r4, rrx │ │ │ │ + rsbseq pc, r2, ip, ror #26 │ │ │ │ + rsbseq r2, r3, sl, lsr #32 │ │ │ │ + rsbseq pc, r2, r2, lsr sp @ │ │ │ │ + rsbseq r1, r3, sl, ror #31 │ │ │ │ + ldrshteq pc, [r2], #-194 @ 0xffffff3e @ │ │ │ │ + ldrhteq r1, [r3], #-240 @ 0xffffff10 │ │ │ │ + ldrhteq pc, [r2], #-200 @ 0xffffff38 @ │ │ │ │ + rsbseq r1, r3, ip, ror pc │ │ │ │ + rsbseq pc, r2, r4, lsl #25 │ │ │ │ + rsbseq r1, r3, lr, asr pc │ │ │ │ + rsbseq pc, r2, r6, ror #24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r5], -r6, lsl #1 │ │ │ │ ldrmi r4, [lr], -fp, lsr #20 │ │ │ │ strmi r4, [r7], -fp, lsr #22 │ │ │ │ @@ -167502,16 +167502,16 @@ │ │ │ │ strb r2, [ip, r0]! │ │ │ │ blcs beb30 │ │ │ │ andcs sp, r4, #248, 2 @ 0x3e │ │ │ │ @ instruction: 0xf75be7f6 │ │ │ │ svclt 0x0000e9a6 │ │ │ │ @ instruction: 0x007e8790 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r3, sl, ror lr │ │ │ │ - rsbseq pc, r2, r2, lsl #23 │ │ │ │ + rsbseq r1, r3, lr, ror lr │ │ │ │ + rsbseq pc, r2, r6, lsl #23 │ │ │ │ rsbseq r8, lr, sl, lsl r7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1717fc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ cdp 8, 11, cr6, cr1, cr2, {2} │ │ │ │ @@ -167695,26 +167695,26 @@ │ │ │ │ @ instruction: 0x51a1f640 │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ @ instruction: 0xf761300c │ │ │ │ stmdami lr, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx fe5743b6 │ │ │ │ ldr r9, [r1, -r3, lsl #22] │ │ │ │ - rsbseq r1, r3, r8, lsl sp │ │ │ │ - rsbseq pc, r2, r0, lsr #20 │ │ │ │ - rsbseq r1, r3, r4, ror #24 │ │ │ │ - rsbseq pc, r2, ip, ror #18 │ │ │ │ - rsbseq r1, r3, r4, asr #23 │ │ │ │ - rsbseq pc, r2, ip, asr #17 │ │ │ │ - rsbseq r1, r3, r0, lsl #23 │ │ │ │ - rsbseq pc, r2, r8, lsl #17 │ │ │ │ - rsbseq r1, r3, r8, asr fp │ │ │ │ - rsbseq pc, r2, r0, ror #16 │ │ │ │ - rsbseq r1, r3, sl, lsr fp │ │ │ │ - rsbseq pc, r2, r2, asr #16 │ │ │ │ + rsbseq r1, r3, ip, lsl sp │ │ │ │ + rsbseq pc, r2, r4, lsr #20 │ │ │ │ + rsbseq r1, r3, r8, ror #24 │ │ │ │ + rsbseq pc, r2, r0, ror r9 @ │ │ │ │ + rsbseq r1, r3, r8, asr #23 │ │ │ │ + ldrsbteq pc, [r2], #-128 @ 0xffffff80 @ │ │ │ │ + rsbseq r1, r3, r4, lsl #23 │ │ │ │ + rsbseq pc, r2, ip, lsl #17 │ │ │ │ + rsbseq r1, r3, ip, asr fp │ │ │ │ + rsbseq pc, r2, r4, ror #16 │ │ │ │ + rsbseq r1, r3, lr, lsr fp │ │ │ │ + rsbseq pc, r2, r6, asr #16 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 171b24 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, asr #16 │ │ │ │ adcvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ @@ -167907,26 +167907,26 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf9f2f761 │ │ │ │ str r9, [sl, -r3, lsl #22] │ │ │ │ blhi ff0f244c │ │ │ │ blx 4f2540 │ │ │ │ svcge 0x0027f6bf │ │ │ │ svclt 0x0000e76f │ │ │ │ - rsbseq r1, r3, r6, ror #19 │ │ │ │ - rsbseq pc, r2, lr, ror #13 │ │ │ │ - rsbseq r1, r3, ip, lsr r9 │ │ │ │ - rsbseq pc, r2, r4, asr #12 │ │ │ │ - rsbseq r1, r3, r4, asr #17 │ │ │ │ - rsbseq pc, r2, ip, asr #11 │ │ │ │ - rsbseq r1, r3, r6, lsr r8 │ │ │ │ - rsbseq pc, r2, lr, lsr r5 @ │ │ │ │ - rsbseq r1, r3, r8, lsl r8 │ │ │ │ - rsbseq pc, r2, r0, lsr #10 │ │ │ │ - ldrshteq r1, [r3], #-122 @ 0xffffff86 │ │ │ │ - rsbseq pc, r2, r2, lsl #10 │ │ │ │ + rsbseq r1, r3, sl, ror #19 │ │ │ │ + ldrshteq pc, [r2], #-98 @ 0xffffff9e @ │ │ │ │ + rsbseq r1, r3, r0, asr #18 │ │ │ │ + rsbseq pc, r2, r8, asr #12 │ │ │ │ + rsbseq r1, r3, r8, asr #17 │ │ │ │ + ldrsbteq pc, [r2], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbseq r1, r3, sl, lsr r8 │ │ │ │ + rsbseq pc, r2, r2, asr #10 │ │ │ │ + rsbseq r1, r3, ip, lsl r8 │ │ │ │ + rsbseq pc, r2, r4, lsr #10 │ │ │ │ + ldrshteq r1, [r3], #-126 @ 0xffffff82 │ │ │ │ + rsbseq pc, r2, r6, lsl #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2f1e74 >::_M_default_append(unsigned int)@@Base+0x6f2e0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi r4, [pc], -r5, lsl #12 │ │ │ │ stclmi 6, cr4, [r5], {145} @ 0x91 │ │ │ │ @@ -168122,16 +168122,16 @@ │ │ │ │ tst lr, fp, lsl ip │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r8, lr, sl, lsr r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r1, [r3], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r1, r3, r8, lsl #11 │ │ │ │ + ldrshteq r1, [r3], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r1, r3, ip, lsl #11 │ │ │ │ rsbseq r7, lr, r2, lsl lr │ │ │ │ addsmi r3, r4, #16777216 @ 0x1000000 │ │ │ │ stmdavs r9!, {r0, r1, r2, r3, r5, r9, fp, ip, lr, pc}^ │ │ │ │ ldc 7, cr3, [r8], #16 │ │ │ │ @ instruction: 0xf501ab02 │ │ │ │ mrc 1, 5, r6, cr0, cr0, {5} │ │ │ │ vldr d6, [r1, #-808] @ 0xfffffcd8 │ │ │ │ @@ -168289,32 +168289,32 @@ │ │ │ │ @ instruction: 0xf760300c │ │ │ │ ldmdami r7, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7604478 │ │ │ │ strb pc, [r7, fp, ror #29] @ │ │ │ │ bl 1e74cec │ │ │ │ ... │ │ │ │ - rsbseq r1, r3, r4, asr #7 │ │ │ │ - rsbseq r1, r3, r6, ror #6 │ │ │ │ - rsbseq sp, r2, r4, lsr #29 │ │ │ │ - ldrsbteq sp, [r2], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r1, r3, r2, asr #5 │ │ │ │ - rsbseq lr, r2, sl, asr #31 │ │ │ │ - rsbseq r1, r3, r4, lsr #5 │ │ │ │ - rsbseq lr, r2, ip, lsr #31 │ │ │ │ - rsbseq r1, r3, ip, asr r2 │ │ │ │ - rsbseq lr, r2, r2, ror #30 │ │ │ │ - rsbseq r1, r3, ip, lsr r2 │ │ │ │ - rsbseq lr, r2, r2, asr #30 │ │ │ │ - rsbseq r1, r3, r2, lsr #4 │ │ │ │ - rsbseq lr, r2, r8, lsr #30 │ │ │ │ - rsbseq r1, r3, r8, lsl #4 │ │ │ │ - rsbseq lr, r2, lr, lsl #30 │ │ │ │ - rsbseq r1, r3, lr, ror #3 │ │ │ │ - ldrshteq lr, [r2], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r1, r3, r8, asr #7 │ │ │ │ + rsbseq r1, r3, sl, ror #6 │ │ │ │ + rsbseq sp, r2, r8, lsr #29 │ │ │ │ + ldrsbteq sp, [r2], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r1, r3, r6, asr #5 │ │ │ │ + rsbseq lr, r2, lr, asr #31 │ │ │ │ + rsbseq r1, r3, r8, lsr #5 │ │ │ │ + ldrhteq lr, [r2], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r1, r3, r0, ror #4 │ │ │ │ + rsbseq lr, r2, r6, ror #30 │ │ │ │ + rsbseq r1, r3, r0, asr #4 │ │ │ │ + rsbseq lr, r2, r6, asr #30 │ │ │ │ + rsbseq r1, r3, r6, lsr #4 │ │ │ │ + rsbseq lr, r2, ip, lsr #30 │ │ │ │ + rsbseq r1, r3, ip, lsl #4 │ │ │ │ + rsbseq lr, r2, r2, lsl pc │ │ │ │ + ldrshteq r1, [r3], #-18 @ 0xffffffee │ │ │ │ + ldrshteq lr, [r2], #-232 @ 0xffffff18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi f4883c │ │ │ │ blmi f48a4c │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -168372,19 +168372,19 @@ │ │ │ │ stmdami sl, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 7, 4, cr15, cr6, cr0, {3} │ │ │ │ @ instruction: 0xf75ae7b7 │ │ │ │ svclt 0x0000ead2 │ │ │ │ rsbseq r7, lr, r4, lsr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r3, r0, lsr r1 │ │ │ │ - rsbseq lr, r2, r8, lsr lr │ │ │ │ + rsbseq r1, r3, r4, lsr r1 │ │ │ │ + rsbseq lr, r2, ip, lsr lr │ │ │ │ ldrsbteq r7, [lr], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r1, r3, r2, lsr #1 │ │ │ │ - rsbseq lr, r2, sl, lsr #27 │ │ │ │ + rsbseq r1, r3, r6, lsr #1 │ │ │ │ + rsbseq lr, r2, lr, lsr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2f25ac >::_M_default_append(unsigned int)@@Base+0x6fa18> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xa010f8d1 │ │ │ │ stmdavs r5, {r3, r4, r7, r9, sl, lr}^ │ │ │ │ @@ -168527,18 +168527,18 @@ │ │ │ │ vadd.i8 d20, d2, d8 │ │ │ │ ldrbtmi r2, [r8], #-501 @ 0xfffffe0b │ │ │ │ @ instruction: 0xf760300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ stc2 7, cr15, [sl, #-384] @ 0xfffffe80 │ │ │ │ svclt 0x0000e73c │ │ │ │ - rsbseq r0, r3, r4, asr #28 │ │ │ │ - rsbseq lr, r2, ip, asr #22 │ │ │ │ - rsbseq r0, r3, sl, lsr #28 │ │ │ │ - rsbseq lr, r2, r2, lsr fp │ │ │ │ + rsbseq r0, r3, r8, asr #28 │ │ │ │ + rsbseq lr, r2, r0, asr fp │ │ │ │ + rsbseq r0, r3, lr, lsr #28 │ │ │ │ + rsbseq lr, r2, r6, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec0e55c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ adcvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ @@ -168617,22 +168617,22 @@ │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf6c6f06d │ │ │ │ bmi 3b1470 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ ldrbtmi r6, [sl], #-2816 @ 0xfffff500 │ │ │ │ @ instruction: 0xf6bef06d │ │ │ │ svclt 0x0000e7ed │ │ │ │ - rsbseq r9, r2, ip, lsl #26 │ │ │ │ - rsbseq r0, r3, r4, lsr #27 │ │ │ │ - rsbseq r0, r3, sl, lsr sp │ │ │ │ - rsbseq lr, r2, r8, asr #20 │ │ │ │ - rsbseq r0, r3, r8, lsl #26 │ │ │ │ - rsbseq r0, r3, r0, lsl #26 │ │ │ │ - ldrshteq sp, [r2], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r0, r3, sl, ror #25 │ │ │ │ + rsbseq r9, r2, r0, lsl sp │ │ │ │ + rsbseq r0, r3, r8, lsr #27 │ │ │ │ + rsbseq r0, r3, lr, lsr sp │ │ │ │ + rsbseq lr, r2, ip, asr #20 │ │ │ │ + rsbseq r0, r3, ip, lsl #26 │ │ │ │ + rsbseq r0, r3, r4, lsl #26 │ │ │ │ + rsbseq sp, r2, r2, lsl #18 │ │ │ │ + rsbseq r0, r3, lr, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec1a0e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdp 15, 11, cr0, cr0, cr0, {7} │ │ │ │ addlt r8, r3, r0, asr #22 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @@ -168690,20 +168690,20 @@ │ │ │ │ msreq (UNDEF: 47), r2 │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf760300c │ │ │ │ stmdami r8, {r0, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ff1f534e │ │ │ │ str r9, [lr, r1, lsl #22]! │ │ │ │ - rsbseq r0, r3, sl, lsl #24 │ │ │ │ - rsbseq lr, r2, r2, lsl r9 │ │ │ │ - ldrsbteq r0, [r3], #-180 @ 0xffffff4c │ │ │ │ - ldrsbteq lr, [r2], #-140 @ 0xffffff74 │ │ │ │ - @ instruction: 0x00730b9e │ │ │ │ - rsbseq lr, r2, r6, lsr #17 │ │ │ │ + rsbseq r0, r3, lr, lsl #24 │ │ │ │ + rsbseq lr, r2, r6, lsl r9 │ │ │ │ + ldrsbteq r0, [r3], #-184 @ 0xffffff48 │ │ │ │ + rsbseq lr, r2, r0, ror #17 │ │ │ │ + rsbseq r0, r3, r2, lsr #23 │ │ │ │ + rsbseq lr, r2, sl, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec0e7f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d19802 │ │ │ │ addmi r2, r2, #248 @ 0xf8 │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ @@ -168760,16 +168760,16 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ svc 0x00c8f759 │ │ │ │ ldrsbteq r7, [lr], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r0, [r3], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r0, r3, lr, lsr #21 │ │ │ │ + ldrsbteq r0, [r3], #-174 @ 0xffffff52 │ │ │ │ + ldrhteq r0, [r3], #-162 @ 0xffffff5e │ │ │ │ rsbseq r7, lr, ip, asr #6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r2, asr #24 │ │ │ │ strmi r4, [r0], r2, asr #18 │ │ │ │ @@ -168837,22 +168837,22 @@ │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7604478 │ │ │ │ str pc, [sl, r5, lsr #21]! │ │ │ │ svc 0x0030f759 │ │ │ │ rsbseq r7, lr, r4, lsl #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r7, lr, sl, lsr #5 │ │ │ │ - ldrsbteq r0, [r3], #-148 @ 0xffffff6c │ │ │ │ - ldrsbteq lr, [r2], #-108 @ 0xffffff94 │ │ │ │ - ldrhteq r0, [r3], #-154 @ 0xffffff66 │ │ │ │ - rsbseq lr, r2, r2, asr #13 │ │ │ │ - rsbseq r0, r3, sl, asr #19 │ │ │ │ - rsbseq r5, r6, r0, lsl r2 │ │ │ │ - rsbseq r0, r3, r0, ror #18 │ │ │ │ - rsbseq lr, r2, r8, ror #12 │ │ │ │ + ldrsbteq r0, [r3], #-152 @ 0xffffff68 │ │ │ │ + rsbseq lr, r2, r0, ror #13 │ │ │ │ + ldrhteq r0, [r3], #-158 @ 0xffffff62 │ │ │ │ + rsbseq lr, r2, r6, asr #13 │ │ │ │ + rsbseq r0, r3, lr, asr #19 │ │ │ │ + rsbseq r5, r6, r4, lsl r2 │ │ │ │ + rsbseq r0, r3, r4, ror #18 │ │ │ │ + rsbseq lr, r2, ip, ror #12 │ │ │ │ stmdavs r9, {r0, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #18 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -168912,20 +168912,20 @@ │ │ │ │ @ instruction: 0xf760300c │ │ │ │ stmdami fp, {r0, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx 3f56bc │ │ │ │ ldr r9, [sl, r5, lsl #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrhteq r0, [r3], #-134 @ 0xffffff7a │ │ │ │ - ldrhteq lr, [r2], #-94 @ 0xffffffa2 │ │ │ │ - @ instruction: 0x0073089a │ │ │ │ - rsbseq lr, r2, r2, lsr #11 │ │ │ │ - rsbseq r0, r3, lr, lsr #16 │ │ │ │ - rsbseq lr, r2, r6, lsr r5 │ │ │ │ + ldrhteq r0, [r3], #-138 @ 0xffffff76 │ │ │ │ + rsbseq lr, r2, r2, asr #11 │ │ │ │ + @ instruction: 0x0073089e │ │ │ │ + rsbseq lr, r2, r6, lsr #11 │ │ │ │ + rsbseq r0, r3, r2, lsr r8 │ │ │ │ + rsbseq lr, r2, sl, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, r4, lsl r9 │ │ │ │ ldrsbtcs pc, [r8], #132 @ 0x84 @ │ │ │ │ stmdbhi ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -169039,22 +169039,22 @@ │ │ │ │ msrne SPSR_fiq, r4 │ │ │ │ ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ @ instruction: 0xf760300c │ │ │ │ stmdami sl, {r0, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf908f760 │ │ │ │ ldr r9, [lr, -r3, lsl #22]! │ │ │ │ - rsbseq r0, r3, r4, lsr #14 │ │ │ │ - rsbseq lr, r2, ip, lsr #8 │ │ │ │ - rsbseq r0, r3, r0, lsl #13 │ │ │ │ - rsbseq lr, r2, r8, lsl #7 │ │ │ │ - rsbseq r0, r3, r4, asr #12 │ │ │ │ - rsbseq lr, r2, ip, asr #6 │ │ │ │ - rsbseq r0, r3, r6, lsr #12 │ │ │ │ - rsbseq lr, r2, lr, lsr #6 │ │ │ │ + rsbseq r0, r3, r8, lsr #14 │ │ │ │ + rsbseq lr, r2, r0, lsr r4 │ │ │ │ + rsbseq r0, r3, r4, lsl #13 │ │ │ │ + rsbseq lr, r2, ip, lsl #7 │ │ │ │ + rsbseq r0, r3, r8, asr #12 │ │ │ │ + rsbseq lr, r2, r0, asr r3 │ │ │ │ + rsbseq r0, r3, sl, lsr #12 │ │ │ │ + rsbseq lr, r2, r2, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0ed70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ blcs c958c │ │ │ │ stmdavs r3, {r0, r1, r4, r8, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ @@ -169349,22 +169349,22 @@ │ │ │ │ @ instruction: 0xf75f300c │ │ │ │ stmdami ip, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75f4478 │ │ │ │ strb pc, [r9, r1, lsr #29] @ │ │ │ │ bl bf5d7c │ │ │ │ rsbseq r6, lr, r6, ror #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r2, r2, ror #22 │ │ │ │ + rsbseq lr, r2, r6, ror #22 │ │ │ │ rsbseq r6, lr, r4, ror #20 │ │ │ │ - rsbseq r0, r3, lr, lsl #3 │ │ │ │ - @ instruction: 0x0072de96 │ │ │ │ - rsbseq r0, r3, r4, ror r1 │ │ │ │ - rsbseq sp, r2, ip, ror lr │ │ │ │ - rsbseq r0, r3, r6, asr r1 │ │ │ │ - rsbseq sp, r2, r4, lsl #6 │ │ │ │ + @ instruction: 0x00730192 │ │ │ │ + @ instruction: 0x0072de9a │ │ │ │ + rsbseq r0, r3, r8, ror r1 │ │ │ │ + rsbseq sp, r2, r0, lsl #29 │ │ │ │ + rsbseq r0, r3, sl, asr r1 │ │ │ │ + rsbseq sp, r2, r8, lsl #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 173500 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strbpl pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ strmi fp, [r4], -sp, lsl #1 │ │ │ │ @@ -169640,34 +169640,34 @@ │ │ │ │ ldr pc, [r6], -r9, asr #13 │ │ │ │ stmia ip!, {r0, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldrhteq r6, [lr], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r2, r0, lsl #26 │ │ │ │ - rsbseq sp, r5, r8, asr r5 │ │ │ │ - rsbseq ip, r2, r0, lsl #26 │ │ │ │ - rsbseq r0, r3, r4, asr #2 │ │ │ │ - rsbseq r0, r3, r8, asr #32 │ │ │ │ - rsbseq r9, r7, sl, asr #23 │ │ │ │ - rsbseq r8, r2, lr, lsl #29 │ │ │ │ - rsbseq ip, r2, ip, lsl fp │ │ │ │ - ldrshteq pc, [r2], #-226 @ 0xffffff1e @ │ │ │ │ - rsbseq pc, r2, lr, ror #27 │ │ │ │ - ldrshteq sp, [r2], #-172 @ 0xffffff54 │ │ │ │ + rsbseq ip, r2, r4, lsl #26 │ │ │ │ + rsbseq sp, r5, ip, asr r5 │ │ │ │ + rsbseq ip, r2, r4, lsl #26 │ │ │ │ + rsbseq r0, r3, r8, asr #2 │ │ │ │ + rsbseq r0, r3, ip, asr #32 │ │ │ │ + rsbseq r9, r7, lr, asr #23 │ │ │ │ + @ instruction: 0x00728e92 │ │ │ │ + rsbseq ip, r2, r0, lsr #22 │ │ │ │ + ldrshteq pc, [r2], #-230 @ 0xffffff1a @ │ │ │ │ + ldrshteq pc, [r2], #-210 @ 0xffffff2e @ │ │ │ │ + rsbseq sp, r2, r0, lsl #22 │ │ │ │ rsbseq r6, lr, sl, ror r6 │ │ │ │ - @ instruction: 0x0072fd9c │ │ │ │ - rsbseq pc, r2, lr, lsr #27 │ │ │ │ - ldrhteq ip, [r2], #-156 @ 0xffffff64 │ │ │ │ - rsbseq pc, r2, r0, ror sp @ │ │ │ │ - rsbseq pc, r2, r8, lsr sp @ │ │ │ │ - rsbseq sp, r2, r0, asr #20 │ │ │ │ - rsbseq pc, r2, lr, asr #26 │ │ │ │ - rsbseq pc, r2, r0, lsl #27 │ │ │ │ + rsbseq pc, r2, r0, lsr #27 │ │ │ │ + ldrhteq pc, [r2], #-210 @ 0xffffff2e @ │ │ │ │ + rsbseq ip, r2, r0, asr #19 │ │ │ │ + rsbseq pc, r2, r4, ror sp @ │ │ │ │ + rsbseq pc, r2, ip, lsr sp @ │ │ │ │ + rsbseq sp, r2, r4, asr #20 │ │ │ │ + rsbseq pc, r2, r2, asr sp @ │ │ │ │ + rsbseq pc, r2, r4, lsl #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1f39bc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4691b095 │ │ │ │ strbcs pc, [r4], #2271 @ 0x8df @ │ │ │ │ @@ -169977,37 +169977,37 @@ │ │ │ │ ldrb pc, [r2, #2495] @ 0x9bf @ │ │ │ │ mcr 7, 2, pc, cr10, cr8, {2} @ │ │ │ │ ldrshteq r6, [lr], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xffffc777 │ │ │ │ andeq r2, r0, sp, lsl r0 │ │ │ │ @ instruction: 0xffffc75f │ │ │ │ - rsbseq pc, r2, lr, ror #23 │ │ │ │ - ldrshteq sp, [r2], #-132 @ 0xffffff7c │ │ │ │ + ldrshteq pc, [r2], #-178 @ 0xffffff4e @ │ │ │ │ + ldrshteq sp, [r2], #-136 @ 0xffffff78 │ │ │ │ rsbseq r6, lr, sl, lsl #9 │ │ │ │ - rsbseq pc, r2, r2, lsl #23 │ │ │ │ - rsbseq pc, r2, r0, lsr #19 │ │ │ │ - rsbseq sp, r2, r8, lsr #13 │ │ │ │ - rsbseq pc, r2, r8, ror #18 │ │ │ │ - rsbseq sp, r2, r0, ror r6 │ │ │ │ - rsbseq pc, r2, lr, asr #18 │ │ │ │ - rsbseq sp, r2, r6, asr r6 │ │ │ │ - rsbseq pc, r2, r4, asr r8 @ │ │ │ │ - rsbseq pc, r2, r4, asr #16 │ │ │ │ - rsbseq sp, r2, ip, asr #10 │ │ │ │ - rsbseq pc, r2, r6, lsl r8 @ │ │ │ │ - rsbseq sp, r2, lr, lsl r5 │ │ │ │ - ldrshteq pc, [r2], #-126 @ 0xffffff82 @ │ │ │ │ - rsbseq sp, r2, r4, lsl #10 │ │ │ │ - ldrsbteq pc, [r2], #-126 @ 0xffffff82 @ │ │ │ │ - rsbseq sp, r2, r4, ror #9 │ │ │ │ - ldrhteq pc, [r2], #-126 @ 0xffffff82 @ │ │ │ │ - rsbseq sp, r2, r6, asr #9 │ │ │ │ - @ instruction: 0x0072f794 │ │ │ │ - @ instruction: 0x0072d49c │ │ │ │ + rsbseq pc, r2, r6, lsl #23 │ │ │ │ + rsbseq pc, r2, r4, lsr #19 │ │ │ │ + rsbseq sp, r2, ip, lsr #13 │ │ │ │ + rsbseq pc, r2, ip, ror #18 │ │ │ │ + rsbseq sp, r2, r4, ror r6 │ │ │ │ + rsbseq pc, r2, r2, asr r9 @ │ │ │ │ + rsbseq sp, r2, sl, asr r6 │ │ │ │ + rsbseq pc, r2, r8, asr r8 @ │ │ │ │ + rsbseq pc, r2, r8, asr #16 │ │ │ │ + rsbseq sp, r2, r0, asr r5 │ │ │ │ + rsbseq pc, r2, sl, lsl r8 @ │ │ │ │ + rsbseq sp, r2, r2, lsr #10 │ │ │ │ + rsbseq pc, r2, r2, lsl #16 │ │ │ │ + rsbseq sp, r2, r8, lsl #10 │ │ │ │ + rsbseq pc, r2, r2, ror #15 │ │ │ │ + rsbseq sp, r2, r8, ror #9 │ │ │ │ + rsbseq pc, r2, r2, asr #15 │ │ │ │ + rsbseq sp, r2, sl, asr #9 │ │ │ │ + @ instruction: 0x0072f798 │ │ │ │ + rsbseq sp, r2, r0, lsr #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 173f0c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbtvc pc, [r8], #129 @ 0x81 @ │ │ │ │ stmdaeq r1, {r0, r1, r2, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -170097,22 +170097,22 @@ │ │ │ │ vadd.i8 d20, d1, d12 │ │ │ │ ldrbtmi r3, [r8], #-411 @ 0xfffffe65 │ │ │ │ @ instruction: 0xf75f300c │ │ │ │ stmdami sl, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf8c4f75f │ │ │ │ svclt 0x0000e7bd │ │ │ │ - rsbseq pc, r2, r0, lsr #12 │ │ │ │ - rsbseq sp, r2, r8, lsr #6 │ │ │ │ - ldrsbteq pc, [r2], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbseq sp, r2, r6, ror #5 │ │ │ │ - ldrhteq pc, [r2], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbseq sp, r2, r0, asr #5 │ │ │ │ - @ instruction: 0x0072f59e │ │ │ │ - rsbseq sp, r2, r6, lsr #5 │ │ │ │ + rsbseq pc, r2, r4, lsr #12 │ │ │ │ + rsbseq sp, r2, ip, lsr #6 │ │ │ │ + rsbseq pc, r2, r2, ror #11 │ │ │ │ + rsbseq sp, r2, sl, ror #5 │ │ │ │ + ldrhteq pc, [r2], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbseq sp, r2, r4, asr #5 │ │ │ │ + rsbseq pc, r2, r2, lsr #11 │ │ │ │ + rsbseq sp, r2, sl, lsr #5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1740b0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r9, sl, lr}^ │ │ │ │ blhi 10f46cc │ │ │ │ @@ -170242,30 +170242,30 @@ │ │ │ │ bicscc pc, ip, r1, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2067 @ 0xfffff7ed │ │ │ │ @ instruction: 0xf75e300c │ │ │ │ ldmdami r2, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xffa2f75e │ │ │ │ str r9, [ip, r1, lsl #22] │ │ │ │ - ldrshteq pc, [r2], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbseq sp, r2, r4, lsl #4 │ │ │ │ - ldrsbteq pc, [r2], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbseq sp, r2, r6, ror #3 │ │ │ │ - rsbseq pc, r2, lr, lsr r4 @ │ │ │ │ - rsbseq sp, r2, r6, asr #2 │ │ │ │ - rsbseq pc, r2, r2, lsr #8 │ │ │ │ - rsbseq sp, r2, sl, lsr #2 │ │ │ │ - ldrsbteq pc, [r2], #-48 @ 0xffffffd0 @ │ │ │ │ - ldrsbteq sp, [r2], #-8 │ │ │ │ - ldrhteq pc, [r2], #-50 @ 0xffffffce @ │ │ │ │ - ldrhteq sp, [r2], #-10 │ │ │ │ - rsbseq pc, r2, r6, lsl #7 │ │ │ │ - rsbseq sp, r2, lr, lsl #1 │ │ │ │ - rsbseq pc, r2, sl, asr r3 @ │ │ │ │ - rsbseq sp, r2, r2, rrx │ │ │ │ + rsbseq pc, r2, r0, lsl #10 │ │ │ │ + rsbseq sp, r2, r8, lsl #4 │ │ │ │ + rsbseq pc, r2, r2, ror #9 │ │ │ │ + rsbseq sp, r2, sl, ror #3 │ │ │ │ + rsbseq pc, r2, r2, asr #8 │ │ │ │ + rsbseq sp, r2, sl, asr #2 │ │ │ │ + rsbseq pc, r2, r6, lsr #8 │ │ │ │ + rsbseq sp, r2, lr, lsr #2 │ │ │ │ + ldrsbteq pc, [r2], #-52 @ 0xffffffcc @ │ │ │ │ + ldrsbteq sp, [r2], #-12 │ │ │ │ + ldrhteq pc, [r2], #-54 @ 0xffffffca @ │ │ │ │ + ldrhteq sp, [r2], #-14 │ │ │ │ + rsbseq pc, r2, sl, lsl #7 │ │ │ │ + @ instruction: 0x0072d092 │ │ │ │ + rsbseq pc, r2, lr, asr r3 @ │ │ │ │ + rsbseq sp, r2, r6, rrx │ │ │ │ svcmi 0x00f0e92d │ │ │ │ blcs ff0f4930 │ │ │ │ blhi 1f4314 │ │ │ │ blcs e5078 │ │ │ │ bcs ecfb0 │ │ │ │ mrc 1, 7, sp, cr1, cr15, {3} │ │ │ │ vpmin.u8 d31, d0, d0 │ │ │ │ @@ -170897,18 +170897,18 @@ │ │ │ │ ldrt sl, [r3], r7, asr #29 │ │ │ │ @ instruction: 0x3181f899 │ │ │ │ movweq pc, #12307 @ 0x3013 @ │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {1} @ │ │ │ │ svclt 0x0000e75e │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq lr, r2, r8, lsr #24 │ │ │ │ - rsbseq fp, r2, lr, asr #18 │ │ │ │ - ldrsbteq lr, [r2], #-162 @ 0xffffff5e │ │ │ │ - ldrsbteq ip, [r2], #-122 @ 0xffffff86 │ │ │ │ + rsbseq lr, r2, ip, lsr #24 │ │ │ │ + rsbseq fp, r2, r2, asr r9 │ │ │ │ + ldrsbteq lr, [r2], #-166 @ 0xffffff5a │ │ │ │ + ldrsbteq ip, [r2], #-126 @ 0xffffff82 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf891461f │ │ │ │ strmi r3, [ip], -r0, lsl #2 │ │ │ │ blvc 10f5340 │ │ │ │ @@ -171265,33 +171265,33 @@ │ │ │ │ @ instruction: 0xf04f21e3 │ │ │ │ ldrbtmi r3, [r8], #-1535 @ 0xfffffa01 │ │ │ │ @ instruction: 0xf75d300c │ │ │ │ ldmdami r5, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf75d4478 │ │ │ │ @ instruction: 0xe7bdff9f │ │ │ │ - @ instruction: 0x0072e698 │ │ │ │ - rsbseq lr, r2, r4, ror #10 │ │ │ │ - rsbseq ip, r2, ip, ror #4 │ │ │ │ - rsbseq lr, r2, ip, lsl r5 │ │ │ │ - rsbseq ip, r2, r4, lsr #4 │ │ │ │ - rsbseq lr, r2, r0, lsl #10 │ │ │ │ - rsbseq ip, r2, r8, lsl #4 │ │ │ │ - ldrsbteq lr, [r2], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq ip, r2, r4, ror #3 │ │ │ │ - ldrshteq lr, [r2], #-52 @ 0xffffffcc │ │ │ │ - ldrshteq ip, [r2], #-12 │ │ │ │ - ldrsbteq lr, [r2], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq ip, r2, r0, ror #1 │ │ │ │ - ldrhteq lr, [r2], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq ip, r2, r6, asr #1 │ │ │ │ - rsbseq lr, r2, r6, ror r3 │ │ │ │ - rsbseq ip, r2, ip, ror r0 │ │ │ │ - rsbseq lr, r2, r6, asr r3 │ │ │ │ - rsbseq ip, r2, ip, asr r0 │ │ │ │ + @ instruction: 0x0072e69c │ │ │ │ + rsbseq lr, r2, r8, ror #10 │ │ │ │ + rsbseq ip, r2, r0, ror r2 │ │ │ │ + rsbseq lr, r2, r0, lsr #10 │ │ │ │ + rsbseq ip, r2, r8, lsr #4 │ │ │ │ + rsbseq lr, r2, r4, lsl #10 │ │ │ │ + rsbseq ip, r2, ip, lsl #4 │ │ │ │ + rsbseq lr, r2, r0, ror #9 │ │ │ │ + rsbseq ip, r2, r8, ror #3 │ │ │ │ + ldrshteq lr, [r2], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq ip, r2, r0, lsl #2 │ │ │ │ + ldrsbteq lr, [r2], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq ip, r2, r4, ror #1 │ │ │ │ + rsbseq lr, r2, r2, asr #7 │ │ │ │ + rsbseq ip, r2, sl, asr #1 │ │ │ │ + rsbseq lr, r2, sl, ror r3 │ │ │ │ + rsbseq ip, r2, r0, lsl #1 │ │ │ │ + rsbseq lr, r2, sl, asr r3 │ │ │ │ + rsbseq ip, r2, r0, rrx │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, pc, lsl #18 │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ stccc 0, cr4, [r1], {248} @ 0xf8 │ │ │ │ @@ -171343,18 +171343,18 @@ │ │ │ │ lslseq pc, r7, #2 @ │ │ │ │ strbcc pc, [pc], #-576 @ b9f3c @ │ │ │ │ ldrbtmi r9, [fp], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf75a0092 │ │ │ │ ldrbmi pc, [r8], -sp, ror #31 @ │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - ldrhteq lr, [r2], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq lr, r2, sl, lsl #5 │ │ │ │ - @ instruction: 0x0072bf98 │ │ │ │ - ldrshteq lr, [r2], #-30 @ 0xffffffe2 │ │ │ │ + ldrhteq lr, [r2], #-36 @ 0xffffffdc │ │ │ │ + rsbseq lr, r2, lr, lsl #5 │ │ │ │ + @ instruction: 0x0072bf9c │ │ │ │ + rsbseq lr, r2, r2, lsl #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec11168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ @ instruction: 0xff0ef339 │ │ │ │ @@ -171375,16 +171375,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 0, pc, cr12, cr13, {2} @ │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf75d4478 │ │ │ │ blls 139ae4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq lr, r2, r4, lsr #3 │ │ │ │ - rsbseq fp, r2, ip, lsr #29 │ │ │ │ + rsbseq lr, r2, r8, lsr #3 │ │ │ │ + ldrhteq fp, [r2], #-224 @ 0xffffff20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec111e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r0, ror #31 │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d34607 │ │ │ │ strhlt r4, [ip, #-0]! │ │ │ │ @@ -171472,25 +171472,25 @@ │ │ │ │ stmdami pc, {r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ teqpmi r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r6, #-372] @ 0xfffffe8c │ │ │ │ strtmi r4, [r1], -ip, lsl #16 │ │ │ │ @ instruction: 0xf75d4478 │ │ │ │ strb pc, [r7, r1, lsl #28] @ │ │ │ │ - rsbseq lr, r2, r6, ror #1 │ │ │ │ - rsbseq lr, r2, r6, lsl #1 │ │ │ │ - rsbseq fp, r2, lr, lsl #27 │ │ │ │ - rsbseq lr, r2, lr, rrx │ │ │ │ - rsbseq fp, r2, r6, ror sp │ │ │ │ - rsbseq lr, r2, r0, asr r0 │ │ │ │ - rsbseq fp, r2, r8, asr sp │ │ │ │ - rsbseq lr, r2, r2, lsr r0 │ │ │ │ - rsbseq fp, r2, sl, lsr sp │ │ │ │ - rsbseq lr, r2, r8, lsl r0 │ │ │ │ - rsbseq fp, r2, r0, lsr #26 │ │ │ │ + rsbseq lr, r2, sl, ror #1 │ │ │ │ + rsbseq lr, r2, sl, lsl #1 │ │ │ │ + @ instruction: 0x0072bd92 │ │ │ │ + rsbseq lr, r2, r2, ror r0 │ │ │ │ + rsbseq fp, r2, sl, ror sp │ │ │ │ + rsbseq lr, r2, r4, asr r0 │ │ │ │ + rsbseq fp, r2, ip, asr sp │ │ │ │ + rsbseq lr, r2, r6, lsr r0 │ │ │ │ + rsbseq fp, r2, lr, lsr sp │ │ │ │ + rsbseq lr, r2, ip, lsl r0 │ │ │ │ + rsbseq fp, r2, r4, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec11388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r8, ror #31 │ │ │ │ @ instruction: 0x205ef892 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x0712691d │ │ │ │ @@ -171522,18 +171522,18 @@ │ │ │ │ orrspl pc, r8, r3, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf75d300c │ │ │ │ stmdami r6, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 7, cr15, [lr, #372] @ 0x174 │ │ │ │ strb r9, [r5, r1, lsl #22] │ │ │ │ - rsbseq sp, r2, r4, lsl #31 │ │ │ │ - rsbseq fp, r2, ip, lsl #25 │ │ │ │ - rsbseq sp, r2, r2, asr pc │ │ │ │ - rsbseq fp, r2, sl, asr ip │ │ │ │ + rsbseq sp, r2, r8, lsl #31 │ │ │ │ + @ instruction: 0x0072bc90 │ │ │ │ + rsbseq sp, r2, r6, asr pc │ │ │ │ + rsbseq fp, r2, lr, asr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdls pc, [r0, #-143]! @ 0xffffff71 │ │ │ │ @ instruction: 0xf8d1b085 │ │ │ │ @ instruction: 0x460e8010 │ │ │ │ @@ -171619,23 +171619,23 @@ │ │ │ │ blcc b64c4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r2], #-372 @ 0xfffffe8c │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [ip], {93} @ 0x5d │ │ │ │ svclt 0x0000e7b8 │ │ │ │ - ldrshteq sp, [r2], #-228 @ 0xffffff1c │ │ │ │ - rsbseq sp, r2, sl, lsr #28 │ │ │ │ - rsbseq fp, r2, r2, lsr fp │ │ │ │ - rsbseq sp, r2, r2, lsl lr │ │ │ │ - rsbseq fp, r2, sl, lsl fp │ │ │ │ - rsbseq sp, r2, lr, ror #27 │ │ │ │ - ldrshteq fp, [r2], #-164 @ 0xffffff5c │ │ │ │ - ldrsbteq sp, [r2], #-208 @ 0xffffff30 │ │ │ │ - ldrsbteq fp, [r2], #-166 @ 0xffffff5a │ │ │ │ + ldrshteq sp, [r2], #-232 @ 0xffffff18 │ │ │ │ + rsbseq sp, r2, lr, lsr #28 │ │ │ │ + rsbseq fp, r2, r6, lsr fp │ │ │ │ + rsbseq sp, r2, r6, lsl lr │ │ │ │ + rsbseq fp, r2, lr, lsl fp │ │ │ │ + ldrshteq sp, [r2], #-210 @ 0xffffff2e │ │ │ │ + ldrshteq fp, [r2], #-168 @ 0xffffff58 │ │ │ │ + ldrsbteq sp, [r2], #-212 @ 0xffffff2c │ │ │ │ + ldrsbteq fp, [r2], #-170 @ 0xffffff56 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r2, [r8], r0, lsl #10 │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ vmin.u d4, d9, d6 │ │ │ │ @@ -171654,16 +171654,16 @@ │ │ │ │ blx ff8f818a │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf75d4478 │ │ │ │ @ instruction: 0x4620fc9b │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq sp, r2, ip, asr #26 │ │ │ │ - rsbseq fp, r2, r4, asr sl │ │ │ │ + rsbseq sp, r2, r0, asr sp │ │ │ │ + rsbseq fp, r2, r8, asr sl │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r6, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0xf764f06a │ │ │ │ @@ -171727,20 +171727,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 13f82b2 │ │ │ │ stmdbls r5, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf75d4478 │ │ │ │ blls 239564 │ │ │ │ svclt 0x0000e7bd │ │ │ │ ... │ │ │ │ - rsbseq sp, r2, r6, lsr #25 │ │ │ │ - rsbseq fp, r2, lr, lsr #19 │ │ │ │ - rsbseq sp, r2, sl, lsl #25 │ │ │ │ - @ instruction: 0x0072b992 │ │ │ │ - rsbseq sp, r2, r4, lsr #24 │ │ │ │ - rsbseq fp, r2, ip, lsr #18 │ │ │ │ + rsbseq sp, r2, sl, lsr #25 │ │ │ │ + ldrhteq fp, [r2], #-146 @ 0xffffff6e │ │ │ │ + rsbseq sp, r2, lr, lsl #25 │ │ │ │ + @ instruction: 0x0072b996 │ │ │ │ + rsbseq sp, r2, r8, lsr #24 │ │ │ │ + rsbseq fp, r2, r0, lsr r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec11774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {216} @ 0xd8 │ │ │ │ blmi fe3e6794 │ │ │ │ ldrbtmi r4, [ip], #-657 @ 0xfffffd6f │ │ │ │ stmiapl r3!, {r0, r2, r4, r8, fp, sp, lr}^ │ │ │ │ @@ -172517,15 +172517,15 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r3, lr, r2, ror #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq r3, [lr], #-186 @ 0xffffff46 │ │ │ │ - ldrshteq sp, [r2], #-24 @ 0xffffffe8 │ │ │ │ + ldrshteq sp, [r2], #-28 @ 0xffffffe4 │ │ │ │ movweq pc, #4378 @ 0x111a @ │ │ │ │ ldrsbtls pc, [r0], -sp @ │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldrsbtlt pc, [ip], -sp @ │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ blcs e29f0 │ │ │ │ @@ -173016,41 +173016,41 @@ │ │ │ │ @ instruction: 0x4629481f │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf930f75c │ │ │ │ @ instruction: 0xf04f481d │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9eaf75c │ │ │ │ svclt 0x0000e7de │ │ │ │ - ldrsbteq ip, [r2], #-218 @ 0xffffff26 │ │ │ │ - rsbseq sl, r2, r0, ror #21 │ │ │ │ - ldrsbteq ip, [r2], #-206 @ 0xffffff32 │ │ │ │ - rsbseq sl, r2, r4, ror #19 │ │ │ │ - rsbseq ip, r2, r4, ror #23 │ │ │ │ - @ instruction: 0x0072ca9c │ │ │ │ - rsbseq sl, r2, r4, lsr #15 │ │ │ │ - rsbseq ip, r2, r0, ror #20 │ │ │ │ - rsbseq sl, r2, r8, ror #14 │ │ │ │ - rsbseq ip, r2, lr, lsl sl │ │ │ │ - rsbseq sl, r2, r6, lsr #14 │ │ │ │ - ldrsbteq ip, [r2], #-142 @ 0xffffff72 │ │ │ │ - rsbseq sl, r2, r6, ror #11 │ │ │ │ - ldrhteq ip, [r2], #-142 @ 0xffffff72 │ │ │ │ - rsbseq sl, r2, r6, asr #11 │ │ │ │ - rsbseq ip, r2, sl, lsl #17 │ │ │ │ - @ instruction: 0x0072a592 │ │ │ │ - rsbseq ip, r2, sl, ror #16 │ │ │ │ - rsbseq sl, r2, r2, ror r5 │ │ │ │ - rsbseq ip, r2, sl, asr #16 │ │ │ │ - rsbseq sl, r2, r2, asr r5 │ │ │ │ - rsbseq ip, r2, ip, lsr #16 │ │ │ │ - rsbseq sl, r2, r2, lsr r5 │ │ │ │ - rsbseq ip, r2, sl, lsl #16 │ │ │ │ - rsbseq sl, r2, r0, lsl r5 │ │ │ │ - rsbseq ip, r2, ip, ror #15 │ │ │ │ - ldrshteq sl, [r2], #-66 @ 0xffffffbe │ │ │ │ + ldrsbteq ip, [r2], #-222 @ 0xffffff22 │ │ │ │ + rsbseq sl, r2, r4, ror #21 │ │ │ │ + rsbseq ip, r2, r2, ror #25 │ │ │ │ + rsbseq sl, r2, r8, ror #19 │ │ │ │ + rsbseq ip, r2, r8, ror #23 │ │ │ │ + rsbseq ip, r2, r0, lsr #21 │ │ │ │ + rsbseq sl, r2, r8, lsr #15 │ │ │ │ + rsbseq ip, r2, r4, ror #20 │ │ │ │ + rsbseq sl, r2, ip, ror #14 │ │ │ │ + rsbseq ip, r2, r2, lsr #20 │ │ │ │ + rsbseq sl, r2, sl, lsr #14 │ │ │ │ + rsbseq ip, r2, r2, ror #17 │ │ │ │ + rsbseq sl, r2, sl, ror #11 │ │ │ │ + rsbseq ip, r2, r2, asr #17 │ │ │ │ + rsbseq sl, r2, sl, asr #11 │ │ │ │ + rsbseq ip, r2, lr, lsl #17 │ │ │ │ + @ instruction: 0x0072a596 │ │ │ │ + rsbseq ip, r2, lr, ror #16 │ │ │ │ + rsbseq sl, r2, r6, ror r5 │ │ │ │ + rsbseq ip, r2, lr, asr #16 │ │ │ │ + rsbseq sl, r2, r6, asr r5 │ │ │ │ + rsbseq ip, r2, r0, lsr r8 │ │ │ │ + rsbseq sl, r2, r6, lsr r5 │ │ │ │ + rsbseq ip, r2, lr, lsl #16 │ │ │ │ + rsbseq sl, r2, r4, lsl r5 │ │ │ │ + ldrshteq ip, [r2], #-112 @ 0xffffff90 │ │ │ │ + ldrshteq sl, [r2], #-70 @ 0xffffffba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec1e604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fb8 │ │ │ │ cdp 1, 11, cr12, cr0, cr0, {0} │ │ │ │ addlt r8, sp, r0, asr #22 │ │ │ │ @@ -174061,16 +174061,16 @@ │ │ │ │ @ instruction: 0x36019b11 │ │ │ │ @ instruction: 0xf47f42b3 │ │ │ │ ldrt sl, [r8], #2862 @ 0xb2e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r2, lr, lr, lsl ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r2, r0, lsl #6 │ │ │ │ - rsbseq fp, r2, r8, asr #25 │ │ │ │ + rsbseq ip, r2, r4, lsl #6 │ │ │ │ + rsbseq fp, r2, ip, asr #25 │ │ │ │ rsbseq r2, lr, r8, lsl r5 │ │ │ │ @ instruction: 0xf8579f21 │ │ │ │ cmnlt r3, r5, lsr #32 │ │ │ │ blge f805c │ │ │ │ bleq 3782e4 │ │ │ │ b fe3fa758 │ │ │ │ blge 10f82f0 │ │ │ │ @@ -174144,34 +174144,34 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf85cf75b │ │ │ │ @ instruction: 0xf04f4817 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf916f75b │ │ │ │ @ instruction: 0xf754e7ae │ │ │ │ svclt 0x0000eda2 │ │ │ │ - rsbseq fp, r2, r4, lsr r7 │ │ │ │ - rsbseq r9, r2, ip, lsr r4 │ │ │ │ - rsbseq fp, r2, r8, lsl r7 │ │ │ │ - rsbseq r9, r2, r0, lsr #8 │ │ │ │ - ldrshteq fp, [r2], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r9, r2, r4, lsl #8 │ │ │ │ - rsbseq fp, r2, r4, ror #13 │ │ │ │ - rsbseq r9, r2, sl, ror #7 │ │ │ │ - rsbseq fp, r2, r6, asr #13 │ │ │ │ - rsbseq r9, r2, ip, asr #7 │ │ │ │ - rsbseq fp, r2, ip, lsr #13 │ │ │ │ - ldrhteq r9, [r2], #-50 @ 0xffffffce │ │ │ │ - @ instruction: 0x0072b692 │ │ │ │ - @ instruction: 0x00729398 │ │ │ │ - rsbseq fp, r2, r8, ror r6 │ │ │ │ - rsbseq r9, r2, lr, ror r3 │ │ │ │ - rsbseq fp, r2, lr, asr r6 │ │ │ │ - rsbseq r9, r2, r4, ror #6 │ │ │ │ - rsbseq fp, r2, r4, asr #12 │ │ │ │ - rsbseq r9, r2, sl, asr #6 │ │ │ │ + rsbseq fp, r2, r8, lsr r7 │ │ │ │ + rsbseq r9, r2, r0, asr #8 │ │ │ │ + rsbseq fp, r2, ip, lsl r7 │ │ │ │ + rsbseq r9, r2, r4, lsr #8 │ │ │ │ + rsbseq fp, r2, r0, lsl #14 │ │ │ │ + rsbseq r9, r2, r8, lsl #8 │ │ │ │ + rsbseq fp, r2, r8, ror #13 │ │ │ │ + rsbseq r9, r2, lr, ror #7 │ │ │ │ + rsbseq fp, r2, sl, asr #13 │ │ │ │ + ldrsbteq r9, [r2], #-48 @ 0xffffffd0 │ │ │ │ + ldrhteq fp, [r2], #-96 @ 0xffffffa0 │ │ │ │ + ldrhteq r9, [r2], #-54 @ 0xffffffca │ │ │ │ + @ instruction: 0x0072b696 │ │ │ │ + @ instruction: 0x0072939c │ │ │ │ + rsbseq fp, r2, ip, ror r6 │ │ │ │ + rsbseq r9, r2, r2, lsl #7 │ │ │ │ + rsbseq fp, r2, r2, ror #12 │ │ │ │ + rsbseq r9, r2, r8, ror #6 │ │ │ │ + rsbseq fp, r2, r8, asr #12 │ │ │ │ + rsbseq r9, r2, lr, asr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 178040 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @ instruction: 0x46992654 │ │ │ │ @@ -174575,35 +174575,35 @@ │ │ │ │ ldc 6, cr14, [pc, #292] @ bd2f8 │ │ │ │ vldr d6, [pc, #16] @ bd1e8 │ │ │ │ strb r7, [lr, r1, lsl #22] │ │ │ │ ... │ │ │ │ andhi r0, r0, r0 │ │ │ │ rsbseq r1, lr, r0, ror lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq fp, [r2], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r9, r2, r0, asr #3 │ │ │ │ + ldrhteq fp, [r2], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r9, r2, r4, asr #3 │ │ │ │ rsbseq r1, lr, r6, lsr #23 │ │ │ │ - rsbseq fp, r2, sl, ror #4 │ │ │ │ - rsbseq r8, r2, r2, ror pc │ │ │ │ - @ instruction: 0x0072af9c │ │ │ │ - rsbseq r8, r2, r4, lsr #25 │ │ │ │ + rsbseq fp, r2, lr, ror #4 │ │ │ │ + rsbseq r8, r2, r6, ror pc │ │ │ │ + rsbseq sl, r2, r0, lsr #31 │ │ │ │ + rsbseq r8, r2, r8, lsr #25 │ │ │ │ vhadd.s8 d25, d1, d8 │ │ │ │ stmdami fp, {r0, r1, r2, r6, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [sl], {90} @ 0x5a │ │ │ │ stmdbls r8, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf75a4478 │ │ │ │ blls 2fc880 >::_M_default_append(unsigned int)@@Base+0x79cec> │ │ │ │ ldc 6, cr14, [pc, #108] @ bd29c │ │ │ │ ldr r7, [r4, r3, lsl #22]! │ │ │ │ b 7faf88 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq sl, r2, r0, asr #30 │ │ │ │ - rsbseq r8, r2, r8, asr #24 │ │ │ │ + rsbseq sl, r2, r4, asr #30 │ │ │ │ + rsbseq r8, r2, ip, asr #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec14454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ blcs 3172d4 >::_M_default_append(unsigned int)@@Base+0x94740> │ │ │ │ @@ -174646,20 +174646,20 @@ │ │ │ │ cmppmi r6, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf75a300c │ │ │ │ stmdami r8, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2 7, cr15, [r2, #-360]! @ 0xfffffe98 │ │ │ │ ldr r9, [r2, r3, lsl #22]! │ │ │ │ - rsbseq sl, r2, sl, lsr #29 │ │ │ │ - ldrhteq r8, [r2], #-178 @ 0xffffff4e │ │ │ │ - rsbseq sl, r2, ip, lsl #29 │ │ │ │ - @ instruction: 0x00728b94 │ │ │ │ - rsbseq sl, r2, sl, asr lr │ │ │ │ - rsbseq r8, r2, r2, ror #22 │ │ │ │ + rsbseq sl, r2, lr, lsr #29 │ │ │ │ + ldrhteq r8, [r2], #-182 @ 0xffffff4a │ │ │ │ + @ instruction: 0x0072ae90 │ │ │ │ + @ instruction: 0x00728b98 │ │ │ │ + rsbseq sl, r2, lr, asr lr │ │ │ │ + rsbseq r8, r2, r6, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1787ec │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1aceb98 │ │ │ │ blmi 1acedac │ │ │ │ @@ -174765,18 +174765,18 @@ │ │ │ │ str sp, [r1, r7, asr #3] │ │ │ │ stmia sl, {r2, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ rsbseq r1, lr, r6, asr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r1, lr, lr, lsr #12 │ │ │ │ - ldrsbteq sl, [r2], #-194 @ 0xffffff3e │ │ │ │ - ldrsbteq r8, [r2], #-154 @ 0xffffff66 │ │ │ │ - rsbseq sl, r2, r2, lsr #25 │ │ │ │ - rsbseq r8, r2, sl, lsr #19 │ │ │ │ + ldrsbteq sl, [r2], #-198 @ 0xffffff3a │ │ │ │ + ldrsbteq r8, [r2], #-158 @ 0xffffff62 │ │ │ │ + rsbseq sl, r2, r6, lsr #25 │ │ │ │ + rsbseq r8, r2, lr, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1789c0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1b0ed6c │ │ │ │ blmi 1b0ef80 │ │ │ │ @@ -174883,18 +174883,18 @@ │ │ │ │ svc 0x00e0f753 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ ldrshteq r1, [lr], #-66 @ 0xffffffbe │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r1, lr, r0, asr r4 │ │ │ │ - ldrshteq sl, [r2], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r8, r2, r6, lsl #16 │ │ │ │ - rsbseq sl, r2, lr, asr #21 │ │ │ │ - ldrsbteq r8, [r2], #-118 @ 0xffffff8a │ │ │ │ + rsbseq sl, r2, r2, lsl #22 │ │ │ │ + rsbseq r8, r2, sl, lsl #16 │ │ │ │ + ldrsbteq sl, [r2], #-162 @ 0xffffff5e │ │ │ │ + ldrsbteq r8, [r2], #-122 @ 0xffffff86 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec148e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x46146911 │ │ │ │ ldrmi r4, [sl], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8d19d0a │ │ │ │ @@ -174989,29 +174989,29 @@ │ │ │ │ @ instruction: 0xf04fe79a │ │ │ │ strb r0, [r2, -r0, lsl #24]! │ │ │ │ tstcs r0, r2, lsl sl │ │ │ │ @ instruction: 0xf06f4638 │ │ │ │ ldrbtmi r0, [sl], #-1032 @ 0xfffffbf8 │ │ │ │ pli [ip, #103] @ 0x67 │ │ │ │ svclt 0x0000e78e │ │ │ │ - rsbseq sl, r2, r0, lsr #20 │ │ │ │ + rsbseq sl, r2, r4, lsr #20 │ │ │ │ + rsbseq sl, r2, r4, lsr #22 │ │ │ │ rsbseq sl, r2, r0, lsr #22 │ │ │ │ - rsbseq sl, r2, ip, lsl fp │ │ │ │ - ldrsbteq sl, [r2], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r8, r2, r6, ror #13 │ │ │ │ - rsbseq sl, r2, r6, asr #19 │ │ │ │ - rsbseq r8, r2, lr, asr #13 │ │ │ │ - rsbseq sl, r2, lr, asr r9 │ │ │ │ - rsbseq r8, r2, r6, ror #12 │ │ │ │ - rsbseq sl, r2, r6, lsr r9 │ │ │ │ - rsbseq r8, r2, lr, lsr r6 │ │ │ │ - rsbseq r3, r6, r0, lsl #3 │ │ │ │ - rsbseq sl, r2, r6, lsl r9 │ │ │ │ - rsbseq r8, r2, lr, lsl r6 │ │ │ │ - @ instruction: 0x00757d92 │ │ │ │ + rsbseq sl, r2, r2, ror #19 │ │ │ │ + rsbseq r8, r2, sl, ror #13 │ │ │ │ + rsbseq sl, r2, sl, asr #19 │ │ │ │ + ldrsbteq r8, [r2], #-98 @ 0xffffff9e │ │ │ │ + rsbseq sl, r2, r2, ror #18 │ │ │ │ + rsbseq r8, r2, sl, ror #12 │ │ │ │ + rsbseq sl, r2, sl, lsr r9 │ │ │ │ + rsbseq r8, r2, r2, asr #12 │ │ │ │ + rsbseq r3, r6, r4, lsl #3 │ │ │ │ + rsbseq sl, r2, sl, lsl r9 │ │ │ │ + rsbseq r8, r2, r2, lsr #12 │ │ │ │ + @ instruction: 0x00757d96 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x3100f891 │ │ │ │ addlt r4, r4, r5, lsl r6 │ │ │ │ ldrbeq r4, [sl], ip, lsl #12 │ │ │ │ @@ -175400,20 +175400,20 @@ │ │ │ │ stmdami sl, {r0, r2, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ msrvc (UNDEF: 105), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 4, pc, cr0, cr9, {2} @ │ │ │ │ strbmi r4, [r9], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7594478 │ │ │ │ @ instruction: 0xe778ff3b │ │ │ │ - rsbseq sl, r2, sl, lsr #6 │ │ │ │ - rsbseq r8, r2, r2, lsr r0 │ │ │ │ - rsbseq sl, r2, r6, lsr #5 │ │ │ │ - rsbseq r7, r2, lr, lsr #31 │ │ │ │ - rsbseq sl, r2, ip, lsl #5 │ │ │ │ - @ instruction: 0x00727f94 │ │ │ │ + rsbseq sl, r2, lr, lsr #6 │ │ │ │ + rsbseq r8, r2, r6, lsr r0 │ │ │ │ + rsbseq sl, r2, sl, lsr #5 │ │ │ │ + ldrhteq r7, [r2], #-242 @ 0xffffff0e │ │ │ │ + @ instruction: 0x0072a290 │ │ │ │ + @ instruction: 0x00727f98 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1793b8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi ffa8f768 │ │ │ │ addlt r4, r9, r7, ror #23 │ │ │ │ @@ -175646,25 +175646,25 @@ │ │ │ │ @ instruction: 0xf753e6f6 │ │ │ │ svclt 0x0000e9e8 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldrshteq r0, [lr], #-172 @ 0xffffff54 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq r0, [lr], #-150 @ 0xffffff6a │ │ │ │ - rsbseq sl, r2, r4, ror r0 │ │ │ │ - rsbseq r7, r2, ip, ror sp │ │ │ │ - rsbseq sl, r2, r4 │ │ │ │ - rsbseq r7, r2, r2, lsl sp │ │ │ │ - rsbseq r9, r2, r4, asr #30 │ │ │ │ - rsbseq r7, r2, ip, asr #24 │ │ │ │ - rsbseq r9, r2, sl, lsr #30 │ │ │ │ - rsbseq r7, r2, r2, lsr ip │ │ │ │ - rsbseq r9, r2, r0, lsl pc │ │ │ │ - rsbseq r7, r2, r8, lsl ip │ │ │ │ - ldrhteq r9, [r2], #-230 @ 0xffffff1a │ │ │ │ + rsbseq sl, r2, r8, ror r0 │ │ │ │ + rsbseq r7, r2, r0, lsl #27 │ │ │ │ + rsbseq sl, r2, r8 │ │ │ │ + rsbseq r7, r2, r6, lsl sp │ │ │ │ + rsbseq r9, r2, r8, asr #30 │ │ │ │ + rsbseq r7, r2, r0, asr ip │ │ │ │ + rsbseq r9, r2, lr, lsr #30 │ │ │ │ + rsbseq r7, r2, r6, lsr ip │ │ │ │ + rsbseq r9, r2, r4, lsl pc │ │ │ │ + rsbseq r7, r2, ip, lsl ip │ │ │ │ + ldrhteq r9, [r2], #-234 @ 0xffffff16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1797a4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, ip, lsl #18 │ │ │ │ @ instruction: 0x3102f894 │ │ │ │ @@ -175750,22 +175750,22 @@ │ │ │ │ @ instruction: 0xf04f118a │ │ │ │ ldrbtmi r3, [r8], #-2303 @ 0xfffff701 │ │ │ │ @ instruction: 0xf759300c │ │ │ │ stmdami sl, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7594478 │ │ │ │ @ instruction: 0xe757fc7f │ │ │ │ - @ instruction: 0x00729d9a │ │ │ │ - rsbseq r7, r2, r2, lsr #21 │ │ │ │ - rsbseq r9, r2, r4, ror #26 │ │ │ │ - rsbseq r7, r2, ip, ror #20 │ │ │ │ - rsbseq r9, r2, r4, lsr sp │ │ │ │ - rsbseq r7, r2, ip, lsr sl │ │ │ │ - rsbseq r9, r2, r6, lsl sp │ │ │ │ - rsbseq r7, r2, ip, lsl sl │ │ │ │ + @ instruction: 0x00729d9e │ │ │ │ + rsbseq r7, r2, r6, lsr #21 │ │ │ │ + rsbseq r9, r2, r8, ror #26 │ │ │ │ + rsbseq r7, r2, r0, ror sl │ │ │ │ + rsbseq r9, r2, r8, lsr sp │ │ │ │ + rsbseq r7, r2, r0, asr #20 │ │ │ │ + rsbseq r9, r2, sl, lsl sp │ │ │ │ + rsbseq r7, r2, r0, lsr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 279938 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ bmi ff30fcec │ │ │ │ addlt r4, pc, r9, asr #23 │ │ │ │ @@ -175967,16 +175967,16 @@ │ │ │ │ bleq f9df0 │ │ │ │ svclt 0x0000e6dd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r0, lr, ip, ror r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, lr, r4, asr r3 │ │ │ │ - rsbseq r9, r2, r8, ror sl │ │ │ │ - ldrshteq r9, [r2], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r9, r2, ip, ror sl │ │ │ │ + ldrshteq r9, [r2], #-186 @ 0xffffff46 │ │ │ │ blvc 379e40 │ │ │ │ blvc ff0fa2a4 │ │ │ │ blx 4fa398 │ │ │ │ vmov.u16 sp, d4[2] │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ blle f3d020 │ │ │ │ blvc ff0fa2b8 │ │ │ │ @@ -176295,58 +176295,58 @@ │ │ │ │ vtst.8 d20, d1, d17 │ │ │ │ ldrbtmi r2, [r8], #-346 @ 0xfffffea6 │ │ │ │ @ instruction: 0xf758300c │ │ │ │ stmdami pc!, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7594478 │ │ │ │ str pc, [r9, #-2109] @ 0xfffff7c3 │ │ │ │ ... │ │ │ │ - rsbseq r9, r2, lr, lsr r9 │ │ │ │ - rsbseq r6, r2, r6, lsl r6 │ │ │ │ - ldrsbteq r9, [r2], #-134 @ 0xffffff7a │ │ │ │ - ldrsbteq r7, [r2], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r9, r2, r2, lsl #17 │ │ │ │ - rsbseq r7, r2, r8, lsl #11 │ │ │ │ - rsbseq r9, r2, r2, lsl #16 │ │ │ │ - rsbseq r7, r2, sl, lsl #10 │ │ │ │ - rsbseq r9, r2, r4, ror #15 │ │ │ │ - rsbseq r7, r2, ip, ror #9 │ │ │ │ - rsbseq r9, r2, ip, lsr #15 │ │ │ │ - ldrhteq r7, [r2], #-68 @ 0xffffffbc │ │ │ │ - rsbseq r9, r2, r2, ror r7 │ │ │ │ - rsbseq r7, r2, sl, ror r4 │ │ │ │ - rsbseq r9, r2, r4, lsl #14 │ │ │ │ - rsbseq r7, r2, ip, lsl #8 │ │ │ │ - rsbseq r9, r2, r6, ror #13 │ │ │ │ - rsbseq r7, r2, lr, ror #7 │ │ │ │ - rsbseq r9, r2, r8, asr #13 │ │ │ │ - ldrsbteq r7, [r2], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r9, r2, lr, lsr #12 │ │ │ │ - rsbseq r7, r2, r6, lsr r3 │ │ │ │ - rsbseq r9, r2, r0, lsl r6 │ │ │ │ - rsbseq r7, r2, r8, lsl r3 │ │ │ │ - ldrshteq r9, [r2], #-82 @ 0xffffffae │ │ │ │ - ldrshteq r7, [r2], #-42 @ 0xffffffd6 │ │ │ │ - ldrsbteq r9, [r2], #-84 @ 0xffffffac │ │ │ │ - ldrsbteq r7, [r2], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq r9, r2, r4, lsr #11 │ │ │ │ - rsbseq r7, r2, ip, lsr #5 │ │ │ │ - rsbseq r9, r2, r6, ror r5 │ │ │ │ - rsbseq r7, r2, lr, ror r2 │ │ │ │ - rsbseq r9, r2, r8, asr #10 │ │ │ │ - rsbseq r7, r2, r0, asr r2 │ │ │ │ - rsbseq r9, r2, r8, lsl r5 │ │ │ │ - rsbseq r7, r2, r0, lsr #4 │ │ │ │ - ldrshteq r9, [r2], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r7, r2, r2, lsl #4 │ │ │ │ - rsbseq r9, r2, r8, asr #9 │ │ │ │ - ldrsbteq r7, [r2], #-16 │ │ │ │ - rsbseq r9, r2, sl, lsr #9 │ │ │ │ - ldrhteq r7, [r2], #-18 @ 0xffffffee │ │ │ │ - rsbseq r9, r2, lr, lsl #9 │ │ │ │ - @ instruction: 0x0072619c │ │ │ │ + rsbseq r9, r2, r2, asr #18 │ │ │ │ + rsbseq r6, r2, sl, lsl r6 │ │ │ │ + ldrsbteq r9, [r2], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r7, r2, r0, ror #11 │ │ │ │ + rsbseq r9, r2, r6, lsl #17 │ │ │ │ + rsbseq r7, r2, ip, lsl #11 │ │ │ │ + rsbseq r9, r2, r6, lsl #16 │ │ │ │ + rsbseq r7, r2, lr, lsl #10 │ │ │ │ + rsbseq r9, r2, r8, ror #15 │ │ │ │ + ldrshteq r7, [r2], #-64 @ 0xffffffc0 │ │ │ │ + ldrhteq r9, [r2], #-112 @ 0xffffff90 │ │ │ │ + ldrhteq r7, [r2], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r9, r2, r6, ror r7 │ │ │ │ + rsbseq r7, r2, lr, ror r4 │ │ │ │ + rsbseq r9, r2, r8, lsl #14 │ │ │ │ + rsbseq r7, r2, r0, lsl r4 │ │ │ │ + rsbseq r9, r2, sl, ror #13 │ │ │ │ + ldrshteq r7, [r2], #-50 @ 0xffffffce │ │ │ │ + rsbseq r9, r2, ip, asr #13 │ │ │ │ + ldrsbteq r7, [r2], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r9, r2, r2, lsr r6 │ │ │ │ + rsbseq r7, r2, sl, lsr r3 │ │ │ │ + rsbseq r9, r2, r4, lsl r6 │ │ │ │ + rsbseq r7, r2, ip, lsl r3 │ │ │ │ + ldrshteq r9, [r2], #-86 @ 0xffffffaa │ │ │ │ + ldrshteq r7, [r2], #-46 @ 0xffffffd2 │ │ │ │ + ldrsbteq r9, [r2], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r7, r2, r0, ror #5 │ │ │ │ + rsbseq r9, r2, r8, lsr #11 │ │ │ │ + ldrhteq r7, [r2], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r9, r2, sl, ror r5 │ │ │ │ + rsbseq r7, r2, r2, lsl #5 │ │ │ │ + rsbseq r9, r2, ip, asr #10 │ │ │ │ + rsbseq r7, r2, r4, asr r2 │ │ │ │ + rsbseq r9, r2, ip, lsl r5 │ │ │ │ + rsbseq r7, r2, r4, lsr #4 │ │ │ │ + ldrshteq r9, [r2], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r7, r2, r6, lsl #4 │ │ │ │ + rsbseq r9, r2, ip, asr #9 │ │ │ │ + ldrsbteq r7, [r2], #-20 @ 0xffffffec │ │ │ │ + rsbseq r9, r2, lr, lsr #9 │ │ │ │ + ldrhteq r7, [r2], #-22 @ 0xffffffea │ │ │ │ + @ instruction: 0x00729492 │ │ │ │ + rsbseq r6, r2, r0, lsr #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r6, sp, lsl #18 │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ ldrdgt pc, [r0], r5 @ │ │ │ │ @@ -176436,24 +176436,24 @@ │ │ │ │ tstppl r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf758300c │ │ │ │ stmdami ip, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xff20f758 │ │ │ │ ldr r9, [r4, r4, lsl #22]! │ │ │ │ - rsbseq r9, r2, ip, asr #6 │ │ │ │ - rsbseq r7, r2, r4, asr r0 │ │ │ │ - rsbseq r9, r2, sl, ror #5 │ │ │ │ - ldrshteq r6, [r2], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r9, r2, lr, asr #5 │ │ │ │ - ldrsbteq r6, [r2], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r9, r2, r4, ror r2 │ │ │ │ - rsbseq r6, r2, ip, ror pc │ │ │ │ - rsbseq r9, r2, r6, asr r2 │ │ │ │ - rsbseq r6, r2, lr, asr pc │ │ │ │ + rsbseq r9, r2, r0, asr r3 │ │ │ │ + rsbseq r7, r2, r8, asr r0 │ │ │ │ + rsbseq r9, r2, lr, ror #5 │ │ │ │ + ldrshteq r6, [r2], #-246 @ 0xffffff0a │ │ │ │ + ldrsbteq r9, [r2], #-34 @ 0xffffffde │ │ │ │ + ldrsbteq r6, [r2], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r9, r2, r8, ror r2 │ │ │ │ + rsbseq r6, r2, r0, lsl #31 │ │ │ │ + rsbseq r9, r2, sl, asr r2 │ │ │ │ + rsbseq r6, r2, r2, ror #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r5], -fp, lsl #1 │ │ │ │ strmi r2, [r7], -r0, lsl #8 │ │ │ │ stmib sp, {r3, r9, sl, lr}^ │ │ │ │ @@ -176558,23 +176558,23 @@ │ │ │ │ stmdami lr, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrc2 7, 1, pc, cr2, cr8, {2} │ │ │ │ strb r9, [r4, r3, lsl #22] │ │ │ │ b feffce40 │ │ │ │ rsbseq pc, sp, lr, lsr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r2, lr, ror #1 │ │ │ │ - ldrshteq r6, [r2], #-214 @ 0xffffff2a │ │ │ │ + ldrshteq r9, [r2], #-2 │ │ │ │ + ldrshteq r6, [r2], #-218 @ 0xffffff26 │ │ │ │ rsbseq pc, sp, lr, lsl #19 │ │ │ │ - ldrhteq r9, [r2], #-6 │ │ │ │ - ldrhteq r6, [r2], #-222 @ 0xffffff22 │ │ │ │ - @ instruction: 0x00729098 │ │ │ │ - rsbseq r6, r2, r0, lsr #27 │ │ │ │ - rsbseq r9, r2, sl, ror r0 │ │ │ │ - rsbseq r6, r2, r2, lsl #27 │ │ │ │ + ldrhteq r9, [r2], #-10 │ │ │ │ + rsbseq r6, r2, r2, asr #27 │ │ │ │ + @ instruction: 0x0072909c │ │ │ │ + rsbseq r6, r2, r4, lsr #27 │ │ │ │ + rsbseq r9, r2, lr, ror r0 │ │ │ │ + rsbseq r6, r2, r6, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec1632c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ blls 326168 >::_M_default_append(unsigned int)@@Base+0xa35d4> │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ @@ -176588,16 +176588,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf758300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ ldc2l 7, cr15, [r2, #352]! @ 0x160 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - ldrshteq r8, [r2], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r6, r2, r2, lsl #26 │ │ │ │ + ldrshteq r8, [r2], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r6, r2, r6, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec16388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ strls r9, [r2], #-3082 @ 0xfffff3f6 │ │ │ │ @@ -176611,16 +176611,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [sl, #-352] @ 0xfffffea0 │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7584478 │ │ │ │ blls 23e8e0 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r8, r2, r0, lsr #31 │ │ │ │ - rsbseq r6, r2, r8, lsr #25 │ │ │ │ + rsbseq r8, r2, r4, lsr #31 │ │ │ │ + rsbseq r6, r2, ip, lsr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xb08b4db2 │ │ │ │ @ instruction: 0x27004cb2 │ │ │ │ sxtab16mi r4, r1, sp, ror #8 │ │ │ │ @@ -176799,28 +176799,28 @@ │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ mrrc2 7, 5, pc, r2, cr8 @ │ │ │ │ strb r9, [r9], r7, lsl #24 │ │ │ │ ldm ip, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq pc, sp, ip, lsl r8 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, sp, r4, asr #15 │ │ │ │ - rsbseq r8, r2, r4, asr #29 │ │ │ │ - rsbseq r6, r2, ip, asr #23 │ │ │ │ - rsbseq r8, r2, sl, lsr #29 │ │ │ │ - ldrhteq r6, [r2], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r8, r2, lr, lsl #29 │ │ │ │ - @ instruction: 0x00726b96 │ │ │ │ - ldrshteq r8, [r2], #-210 @ 0xffffff2e │ │ │ │ - ldrshteq r6, [r2], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r8, r2, r6, ror sp │ │ │ │ - rsbseq r6, r2, lr, ror sl │ │ │ │ - ldrsbteq r8, [r2], #-198 @ 0xffffff3a │ │ │ │ - ldrsbteq r6, [r2], #-158 @ 0xffffff62 │ │ │ │ - ldrhteq r8, [r2], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r6, r2, r2, asr #19 │ │ │ │ + rsbseq r8, r2, r8, asr #29 │ │ │ │ + ldrsbteq r6, [r2], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r8, r2, lr, lsr #29 │ │ │ │ + ldrhteq r6, [r2], #-182 @ 0xffffff4a │ │ │ │ + @ instruction: 0x00728e92 │ │ │ │ + @ instruction: 0x00726b9a │ │ │ │ + ldrshteq r8, [r2], #-214 @ 0xffffff2a │ │ │ │ + ldrshteq r6, [r2], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r8, r2, sl, ror sp │ │ │ │ + rsbseq r6, r2, r2, lsl #21 │ │ │ │ + ldrsbteq r8, [r2], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r6, r2, r2, ror #19 │ │ │ │ + ldrhteq r8, [r2], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r6, r2, r6, asr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 1310d64 │ │ │ │ addlt r4, fp, r9, asr #22 │ │ │ │ @ instruction: 0x4606447a │ │ │ │ @@ -176894,16 +176894,16 @@ │ │ │ │ svclt 0x00c2428b │ │ │ │ bls 20824c │ │ │ │ bfi r6, r3, #0, #12 │ │ │ │ ldmda lr, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrshteq pc, [sp], #-76 @ 0xffffffb4 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, sp, r2, asr #8 │ │ │ │ - rsbseq r8, r2, lr, asr #22 │ │ │ │ - rsbseq r6, r2, r6, asr r8 │ │ │ │ + rsbseq r8, r2, r2, asr fp │ │ │ │ + rsbseq r6, r2, sl, asr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 17ab08 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ strmi r4, [r6], -r0, ror #20 │ │ │ │ @@ -177002,16 +177002,16 @@ │ │ │ │ movwcs fp, #36802 @ 0x8fc2 │ │ │ │ andsvs r9, r3, r7, lsl #20 │ │ │ │ @ instruction: 0xf751e7bf │ │ │ │ svclt 0x0000ef48 │ │ │ │ rsbseq pc, sp, r2, lsr #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, sp, ip, lsr #5 │ │ │ │ - rsbseq r8, r2, r0, lsr #19 │ │ │ │ - rsbseq r6, r2, r8, lsr #13 │ │ │ │ + rsbseq r8, r2, r4, lsr #19 │ │ │ │ + rsbseq r6, r2, ip, lsr #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec16a00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stcle 14, cr1, [ip, #-116]! @ 0xffffff8c │ │ │ │ svcne 0x00174606 │ │ │ │ and r2, r6, r0, lsl #8 │ │ │ │ @@ -177042,18 +177042,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf758300c │ │ │ │ stmdami r7, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 1a7d5e8 │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbseq r8, r2, ip, lsl #18 │ │ │ │ - rsbseq r6, r2, r4, lsl r6 │ │ │ │ - rsbseq r8, r2, r2, ror #17 │ │ │ │ - rsbseq r6, r2, sl, ror #11 │ │ │ │ + rsbseq r8, r2, r0, lsl r9 │ │ │ │ + rsbseq r6, r2, r8, lsl r6 │ │ │ │ + rsbseq r8, r2, r6, ror #17 │ │ │ │ + rsbseq r6, r2, lr, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi r4, [fp], r7, asr #24 │ │ │ │ addlt r4, r7, r7, asr #18 │ │ │ │ @ instruction: 0x4607447c │ │ │ │ @@ -177125,18 +177125,18 @@ │ │ │ │ ldrb pc, [r3, r9, asr #19] @ │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf751e7c5 │ │ │ │ svclt 0x0000ee52 │ │ │ │ rsbseq pc, sp, r8, asr r1 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, sp, r0, lsr #1 │ │ │ │ - rsbseq r8, r2, sl, asr #15 │ │ │ │ - ldrsbteq r6, [r2], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r8, r2, r8, lsr #15 │ │ │ │ - ldrhteq r6, [r2], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r8, r2, lr, asr #15 │ │ │ │ + ldrsbteq r6, [r2], #-70 @ 0xffffffba │ │ │ │ + rsbseq r8, r2, ip, lsr #15 │ │ │ │ + ldrhteq r6, [r2], #-68 @ 0xffffffbc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strcs fp, [r0, #-135] @ 0xffffff79 │ │ │ │ @ instruction: 0xf8dd2b00 │ │ │ │ movwls r8, #20544 @ 0x5040 │ │ │ │ @@ -177241,26 +177241,26 @@ │ │ │ │ @ instruction: 0xf6414810 │ │ │ │ ldrbtmi r5, [r8], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf758300c │ │ │ │ stmdami lr, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf8d6f758 │ │ │ │ svclt 0x0000e7be │ │ │ │ - ldrsbteq r8, [r2], #-102 @ 0xffffff9a │ │ │ │ - ldrsbteq r6, [r2], #-62 @ 0xffffffc2 │ │ │ │ - ldrhteq r8, [r2], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r6, r2, r6, asr #7 │ │ │ │ - rsbseq r8, r2, r2, asr #12 │ │ │ │ - rsbseq r6, r2, sl, asr #6 │ │ │ │ - rsbseq r8, r2, sl, lsr #12 │ │ │ │ - rsbseq r6, r2, r2, lsr r3 │ │ │ │ - ldrsbteq r8, [r2], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r6, r2, r4, ror #5 │ │ │ │ - rsbseq r8, r2, r2, asr #11 │ │ │ │ - rsbseq r6, r2, sl, asr #5 │ │ │ │ + ldrsbteq r8, [r2], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r6, r2, r2, ror #7 │ │ │ │ + rsbseq r8, r2, r2, asr #13 │ │ │ │ + rsbseq r6, r2, sl, asr #7 │ │ │ │ + rsbseq r8, r2, r6, asr #12 │ │ │ │ + rsbseq r6, r2, lr, asr #6 │ │ │ │ + rsbseq r8, r2, lr, lsr #12 │ │ │ │ + rsbseq r6, r2, r6, lsr r3 │ │ │ │ + rsbseq r8, r2, r0, ror #11 │ │ │ │ + rsbseq r6, r2, r8, ror #5 │ │ │ │ + rsbseq r8, r2, r6, asr #11 │ │ │ │ + rsbseq r6, r2, lr, asr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4fb09c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ @ instruction: 0x4692b09d │ │ │ │ strmi r4, [fp], r3, lsr #20 │ │ │ │ @@ -177296,15 +177296,15 @@ │ │ │ │ ldrbthi pc, [r6], #832 @ 0x340 @ │ │ │ │ ldmdavs sl!, {sl, sp}^ │ │ │ │ @ instruction: 0xf04f46a0 │ │ │ │ sbcs r0, r7, r1, lsl #18 │ │ │ │ ... │ │ │ │ rsbseq lr, sp, r2, lsl lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r2, r0, lsr #10 │ │ │ │ + rsbseq r8, r2, r4, lsr #10 │ │ │ │ svceq 0x00c0f1be │ │ │ │ adcshi pc, r9, #0 │ │ │ │ blvc 67b310 │ │ │ │ ldcvs 5, cr15, [r0], #8 │ │ │ │ blpl 13b580 │ │ │ │ blvs 17b118 │ │ │ │ blmi 127b770 │ │ │ │ @@ -177900,29 +177900,29 @@ │ │ │ │ ldrbtmi r4, [r8], #-274 @ 0xfffffeee │ │ │ │ @ instruction: 0xf757300c │ │ │ │ ldmdami r3, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ blx fec7e356 │ │ │ │ svclt 0x0000e5f4 │ │ │ │ ... │ │ │ │ - rsbseq r7, r2, lr, asr pc │ │ │ │ + rsbseq r7, r2, r2, ror #30 │ │ │ │ rsbseq lr, sp, r4, lsr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r2, r0, asr #27 │ │ │ │ - rsbseq r5, r2, r8, asr #21 │ │ │ │ - rsbseq r7, r2, sl, lsl #26 │ │ │ │ - rsbseq r5, r2, r2, lsl sl │ │ │ │ - ldrhteq r7, [r2], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r5, r2, r6, asr #19 │ │ │ │ - rsbseq r7, r2, r4, asr #23 │ │ │ │ - rsbseq r5, r2, ip, asr #17 │ │ │ │ - rsbseq r7, r2, lr, lsl #23 │ │ │ │ - @ instruction: 0x00725896 │ │ │ │ - rsbseq r7, r2, r2, ror fp │ │ │ │ - rsbseq r5, r2, sl, ror r8 │ │ │ │ + rsbseq r7, r2, r4, asr #27 │ │ │ │ + rsbseq r5, r2, ip, asr #21 │ │ │ │ + rsbseq r7, r2, lr, lsl #26 │ │ │ │ + rsbseq r5, r2, r6, lsl sl │ │ │ │ + rsbseq r7, r2, r2, asr #25 │ │ │ │ + rsbseq r5, r2, sl, asr #19 │ │ │ │ + rsbseq r7, r2, r8, asr #23 │ │ │ │ + ldrsbteq r5, [r2], #-128 @ 0xffffff80 │ │ │ │ + @ instruction: 0x00727b92 │ │ │ │ + @ instruction: 0x0072589a │ │ │ │ + rsbseq r7, r2, r6, ror fp │ │ │ │ + rsbseq r5, r2, lr, ror r8 │ │ │ │ stmdami ip!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x31b5f242 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff17e3ac │ │ │ │ ldrtmi r4, [r1], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7574478 │ │ │ │ strb pc, [r3, #2941] @ 0xb7d @ │ │ │ │ @@ -177960,26 +177960,26 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1f7e43c │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx dfe44a │ │ │ │ @ instruction: 0xf750e57a │ │ │ │ svclt 0x0000efc0 │ │ │ │ - rsbseq r7, r2, r0, lsl fp │ │ │ │ - rsbseq r5, r2, r8, lsl r8 │ │ │ │ - ldrshteq r7, [r2], #-160 @ 0xffffff60 │ │ │ │ - ldrshteq r5, [r2], #-120 @ 0xffffff88 │ │ │ │ - ldrsbteq r7, [r2], #-164 @ 0xffffff5c │ │ │ │ - ldrsbteq r5, [r2], #-124 @ 0xffffff84 │ │ │ │ - ldrhteq r7, [r2], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r5, r2, r0, asr #15 │ │ │ │ - @ instruction: 0x00727a9c │ │ │ │ - rsbseq r5, r2, r4, lsr #15 │ │ │ │ - rsbseq r7, r2, r0, lsl #21 │ │ │ │ - rsbseq r5, r2, r6, lsl #15 │ │ │ │ + rsbseq r7, r2, r4, lsl fp │ │ │ │ + rsbseq r5, r2, ip, lsl r8 │ │ │ │ + ldrshteq r7, [r2], #-164 @ 0xffffff5c │ │ │ │ + ldrshteq r5, [r2], #-124 @ 0xffffff84 │ │ │ │ + ldrsbteq r7, [r2], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r5, r2, r0, ror #15 │ │ │ │ + ldrhteq r7, [r2], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r5, r2, r4, asr #15 │ │ │ │ + rsbseq r7, r2, r0, lsr #21 │ │ │ │ + rsbseq r5, r2, r8, lsr #15 │ │ │ │ + rsbseq r7, r2, r4, lsl #21 │ │ │ │ + rsbseq r5, r2, sl, lsl #15 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4fbbe4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xeeb0690e │ │ │ │ @ instruction: 0xf8d09b40 │ │ │ │ @@ -178174,18 +178174,18 @@ │ │ │ │ @ instruction: 0x4628f991 │ │ │ │ ldc 0, cr11, [sp], #16 │ │ │ │ pop {r4, r8, r9, fp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r7, r2, lr, asr #23 │ │ │ │ - @ instruction: 0x0072799a │ │ │ │ - rsbseq r7, r2, r8, lsr r7 │ │ │ │ - rsbseq r5, r2, r0, asr #8 │ │ │ │ + ldrsbteq r7, [r2], #-178 @ 0xffffff4e │ │ │ │ + @ instruction: 0x0072799e │ │ │ │ + rsbseq r7, r2, ip, lsr r7 │ │ │ │ + rsbseq r5, r2, r4, asr #8 │ │ │ │ andsvs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x305df891 │ │ │ │ @ instruction: 0xf10007db │ │ │ │ push {r2, r4, r5, r6, r8, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec23680 │ │ │ │ @@ -178542,20 +178542,20 @@ │ │ │ │ @ instruction: 0xf7ff9200 │ │ │ │ bls ffe50 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf8dad1e1 │ │ │ │ strb r1, [pc, r4]! │ │ │ │ movwcs r9, #6663 @ 0x1a07 │ │ │ │ @ instruction: 0xe6996013 │ │ │ │ - rsbseq r7, r2, r6, ror #3 │ │ │ │ - rsbseq r4, r2, lr, ror #29 │ │ │ │ - rsbseq r7, r2, r8, lsr #3 │ │ │ │ - ldrhteq r4, [r2], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r7, r2, sl, lsl #3 │ │ │ │ - @ instruction: 0x00724e92 │ │ │ │ + rsbseq r7, r2, sl, ror #3 │ │ │ │ + ldrshteq r4, [r2], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r7, r2, ip, lsr #3 │ │ │ │ + ldrhteq r4, [r2], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r7, r2, lr, lsl #3 │ │ │ │ + @ instruction: 0x00724e96 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4fc4e8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi r4, [ip], -r5, lsr #26 │ │ │ │ adcslt r4, r5, r5, lsr #18 │ │ │ │ @@ -178874,18 +178874,18 @@ │ │ │ │ vmov.f64 d3, d5 │ │ │ │ eors r2, r3, r6, asr #22 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtle r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r6, r2, r4, ror #31 │ │ │ │ + rsbseq r6, r2, r8, ror #31 │ │ │ │ @ instruction: 0xffff3ab1 │ │ │ │ - rsbseq r6, r2, sl, asr #25 │ │ │ │ - ldrsbteq r4, [r2], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r6, r2, lr, asr #25 │ │ │ │ + ldrsbteq r4, [r2], #-150 @ 0xffffff6a │ │ │ │ blvc 11bd028 │ │ │ │ blx 4fd120 │ │ │ │ mrc 0, 5, sp, cr4, cr11, {1} │ │ │ │ vsqrt.f64 d20, d5 │ │ │ │ ldrble pc, [ip], #-2576 @ 0xfffff5f0 @ │ │ │ │ blpl 11bd03c │ │ │ │ blx 4fd134 │ │ │ │ @@ -180189,22 +180189,22 @@ │ │ │ │ ldrbtmi r9, [r8], #-2313 @ 0xfffff6f7 │ │ │ │ @ instruction: 0xf9c6f755 │ │ │ │ @ instruction: 0xf7fe9b09 │ │ │ │ svclt 0x0000bb6c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ - rsbseq r5, r2, r8, lsr #23 │ │ │ │ - rsbseq r3, r2, lr, lsr #17 │ │ │ │ - rsbseq r5, r2, r8, lsl #23 │ │ │ │ - rsbseq r3, r2, lr, lsl #17 │ │ │ │ - rsbseq r5, r2, r4, lsl #22 │ │ │ │ - rsbseq r3, r2, ip, lsl #16 │ │ │ │ - rsbseq r5, r2, r2, lsr #15 │ │ │ │ - rsbseq r3, r2, sl, lsr #9 │ │ │ │ + rsbseq r5, r2, ip, lsr #23 │ │ │ │ + ldrhteq r3, [r2], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r5, r2, ip, lsl #23 │ │ │ │ + @ instruction: 0x00723892 │ │ │ │ + rsbseq r5, r2, r8, lsl #22 │ │ │ │ + rsbseq r3, r2, r0, lsl r8 │ │ │ │ + rsbseq r5, r2, r6, lsr #15 │ │ │ │ + rsbseq r3, r2, lr, lsr #9 │ │ │ │ @ instruction: 0xf6fe4284 │ │ │ │ ldmdbls r0, {r0, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ strtmi r3, [r2], r8, lsl #4 │ │ │ │ ldrbcc pc, [pc, #79]! @ c2a5b @ │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ streq lr, [r3, r1, lsl #22] │ │ │ │ ldmne r6, {r2, r5, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -180567,16 +180567,16 @@ │ │ │ │ stmdami r7, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2313 @ 0xfffff6f7 │ │ │ │ mrc2 7, 6, pc, cr0, cr4, {2} │ │ │ │ @ instruction: 0xf7fe9b09 │ │ │ │ svclt 0x0000b876 │ │ │ │ andeq r0, r0, r0 │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ - ldrhteq r5, [r2], #-22 @ 0xffffffea │ │ │ │ - ldrhteq r2, [r2], #-238 @ 0xffffff12 │ │ │ │ + ldrhteq r5, [r2], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r2, r2, r2, asr #29 │ │ │ │ ssatmi r9, #1, r4, lsl #28 │ │ │ │ @ instruction: 0x464c4655 │ │ │ │ movsvs pc, #8, 10 @ 0x2000000 │ │ │ │ bleq 17e428 │ │ │ │ bleq fe8d0 │ │ │ │ svc 0x009cf74e │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ @@ -180941,22 +180941,22 @@ │ │ │ │ cdp 3, 11, cr2, cr0, cr0, {0} │ │ │ │ vsub.f64 d3, d26, d7 │ │ │ │ ldrmi r1, [r9], r7, asr #22 │ │ │ │ @ instruction: 0xf7fe461f │ │ │ │ svclt 0x0000bb02 │ │ │ │ andeq r0, r0, r0 │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ - rsbseq r5, r2, r4, asr #1 │ │ │ │ - rsbseq r2, r2, sl, asr #27 │ │ │ │ - rsbseq r5, r2, r2, asr r0 │ │ │ │ - rsbseq r2, r2, r8, asr sp │ │ │ │ - rsbseq r4, r2, sl, lsr #31 │ │ │ │ - ldrhteq r2, [r2], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r4, r2, lr, asr #27 │ │ │ │ - ldrsbteq r2, [r2], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r5, r2, r8, asr #1 │ │ │ │ + rsbseq r2, r2, lr, asr #27 │ │ │ │ + rsbseq r5, r2, r6, asr r0 │ │ │ │ + rsbseq r2, r2, ip, asr sp │ │ │ │ + rsbseq r4, r2, lr, lsr #31 │ │ │ │ + ldrhteq r2, [r2], #-198 @ 0xffffff3a │ │ │ │ + ldrsbteq r4, [r2], #-210 @ 0xffffff2e │ │ │ │ + ldrsbteq r2, [r2], #-170 @ 0xffffff56 │ │ │ │ @ instruction: 0xf6429009 │ │ │ │ @ instruction: 0xf8df7187 │ │ │ │ ldrbtmi r0, [r8], #-1388 @ 0xfffffa94 │ │ │ │ @ instruction: 0xf754300c │ │ │ │ @ instruction: 0xf8dffb03 │ │ │ │ stmdbls r9, {r2, r5, r6, r8, sl} │ │ │ │ @ instruction: 0xf7544478 │ │ │ │ @@ -181298,54 +181298,54 @@ │ │ │ │ mrc 3, 1, r9, cr10, cr6, {0} │ │ │ │ ldrmi r1, [r9], r7, asr #22 │ │ │ │ @ instruction: 0x461f9b11 │ │ │ │ ldmdalt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andsls r2, r6, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf7fe4691 │ │ │ │ svclt 0x0000b87e │ │ │ │ - @ instruction: 0x00724b92 │ │ │ │ - @ instruction: 0x00722898 │ │ │ │ - rsbseq r4, r2, r6, ror #22 │ │ │ │ - rsbseq r2, r2, sl, ror #16 │ │ │ │ - rsbseq r4, r2, ip, lsl #21 │ │ │ │ - @ instruction: 0x00722792 │ │ │ │ - rsbseq r4, r2, r8, ror #20 │ │ │ │ - rsbseq r2, r2, lr, ror #14 │ │ │ │ - rsbseq r4, r2, r8, lsr sl │ │ │ │ - rsbseq r2, r2, lr, lsr r7 │ │ │ │ - rsbseq r4, r2, r4, lsl sl │ │ │ │ - rsbseq r2, r2, sl, lsl r7 │ │ │ │ - rsbseq r4, r2, ip, asr #19 │ │ │ │ - ldrsbteq r2, [r2], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r4, r2, ip, lsr #19 │ │ │ │ - ldrhteq r2, [r2], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r4, r2, r8, ror #18 │ │ │ │ - rsbseq r2, r2, r0, ror r6 │ │ │ │ - rsbseq r4, r2, r8, asr #18 │ │ │ │ - rsbseq r2, r2, r0, asr r6 │ │ │ │ - rsbseq r4, r2, r8, lsr #18 │ │ │ │ - rsbseq r2, r2, r0, lsr r6 │ │ │ │ - rsbseq r4, r2, lr, lsr #17 │ │ │ │ - ldrhteq r2, [r2], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r4, r2, r6, asr r8 │ │ │ │ - rsbseq r2, r2, lr, asr r5 │ │ │ │ - rsbseq r4, r2, r6, lsr r8 │ │ │ │ - rsbseq r2, r2, lr, lsr r5 │ │ │ │ - rsbseq r4, r2, r6, lsl r8 │ │ │ │ - rsbseq r2, r2, lr, lsl r5 │ │ │ │ - ldrshteq r4, [r2], #-118 @ 0xffffff8a │ │ │ │ - ldrshteq r2, [r2], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r4, r2, r4, ror #14 │ │ │ │ - rsbseq r2, r2, ip, ror #8 │ │ │ │ - rsbseq r4, r2, r4, asr #14 │ │ │ │ - rsbseq r2, r2, ip, asr #8 │ │ │ │ - rsbseq r4, r2, r2, lsl #14 │ │ │ │ - rsbseq r2, r2, sl, lsl #8 │ │ │ │ - rsbseq r4, r2, r2, ror #12 │ │ │ │ - rsbseq r2, r2, sl, ror #6 │ │ │ │ + @ instruction: 0x00724b96 │ │ │ │ + @ instruction: 0x0072289c │ │ │ │ + rsbseq r4, r2, sl, ror #22 │ │ │ │ + rsbseq r2, r2, lr, ror #16 │ │ │ │ + @ instruction: 0x00724a90 │ │ │ │ + @ instruction: 0x00722796 │ │ │ │ + rsbseq r4, r2, ip, ror #20 │ │ │ │ + rsbseq r2, r2, r2, ror r7 │ │ │ │ + rsbseq r4, r2, ip, lsr sl │ │ │ │ + rsbseq r2, r2, r2, asr #14 │ │ │ │ + rsbseq r4, r2, r8, lsl sl │ │ │ │ + rsbseq r2, r2, lr, lsl r7 │ │ │ │ + ldrsbteq r4, [r2], #-144 @ 0xffffff70 │ │ │ │ + ldrsbteq r2, [r2], #-104 @ 0xffffff98 │ │ │ │ + ldrhteq r4, [r2], #-144 @ 0xffffff70 │ │ │ │ + ldrhteq r2, [r2], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r4, r2, ip, ror #18 │ │ │ │ + rsbseq r2, r2, r4, ror r6 │ │ │ │ + rsbseq r4, r2, ip, asr #18 │ │ │ │ + rsbseq r2, r2, r4, asr r6 │ │ │ │ + rsbseq r4, r2, ip, lsr #18 │ │ │ │ + rsbseq r2, r2, r4, lsr r6 │ │ │ │ + ldrhteq r4, [r2], #-130 @ 0xffffff7e │ │ │ │ + ldrhteq r2, [r2], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r4, r2, sl, asr r8 │ │ │ │ + rsbseq r2, r2, r2, ror #10 │ │ │ │ + rsbseq r4, r2, sl, lsr r8 │ │ │ │ + rsbseq r2, r2, r2, asr #10 │ │ │ │ + rsbseq r4, r2, sl, lsl r8 │ │ │ │ + rsbseq r2, r2, r2, lsr #10 │ │ │ │ + ldrshteq r4, [r2], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r2, r2, r2, lsl #10 │ │ │ │ + rsbseq r4, r2, r8, ror #14 │ │ │ │ + rsbseq r2, r2, r0, ror r4 │ │ │ │ + rsbseq r4, r2, r8, asr #14 │ │ │ │ + rsbseq r2, r2, r0, asr r4 │ │ │ │ + rsbseq r4, r2, r6, lsl #14 │ │ │ │ + rsbseq r2, r2, lr, lsl #8 │ │ │ │ + rsbseq r4, r2, r6, ror #12 │ │ │ │ + rsbseq r2, r2, lr, ror #6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 1, cr11, cr15, cr3, {4} │ │ │ │ movwcs sp, #7172 @ 0x1c04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ @@ -181384,16 +181384,16 @@ │ │ │ │ blls 141e3c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x3102f895 │ │ │ │ orreq pc, r0, #35 @ 0x23 │ │ │ │ smlabbcc r2, r5, r8, pc @ │ │ │ │ svclt 0x0000e7b9 │ │ │ │ - rsbseq r4, r2, r4, lsl r5 │ │ │ │ - rsbseq r2, r2, r4, lsr #4 │ │ │ │ + rsbseq r4, r2, r8, lsl r5 │ │ │ │ + rsbseq r2, r2, r8, lsr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4ff150 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq ff501fd4 │ │ │ │ ldrmi r4, [r4], -r9, lsr #27 │ │ │ │ vmlsl.s32 q2, d29, d25 │ │ │ │ @@ -181847,18 +181847,18 @@ │ │ │ │ ldrbtmi r6, [r8], #-486 @ 0xfffffe1a │ │ │ │ @ instruction: 0xf753300c │ │ │ │ stmdami r8, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ stc2l 7, cr15, [sl], {83} @ 0x53 │ │ │ │ svclt 0x0000e0c2 │ │ │ │ ... │ │ │ │ - rsbseq r3, r2, r0, lsr pc │ │ │ │ - rsbseq r3, r2, sl, lsr #28 │ │ │ │ - rsbseq r3, r2, sl, lsr #27 │ │ │ │ - ldrhteq r1, [r2], #-162 @ 0xffffff5e │ │ │ │ + rsbseq r3, r2, r4, lsr pc │ │ │ │ + rsbseq r3, r2, lr, lsr #28 │ │ │ │ + rsbseq r3, r2, lr, lsr #27 │ │ │ │ + ldrhteq r1, [r2], #-166 @ 0xffffff5a │ │ │ │ @ instruction: 0x5180f894 │ │ │ │ @ instruction: 0x1eab09ad │ │ │ │ blls 3e9014 │ │ │ │ svclt 0x00181eea │ │ │ │ orrslt r2, fp, r1, lsl #4 │ │ │ │ blvc ffed0 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ @@ -182222,18 +182222,18 @@ │ │ │ │ bllt fe54298c │ │ │ │ andsvs r9, sp, r2, lsr #22 │ │ │ │ svclt 0x0000e5d7 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sl, sp, r0, asr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r2, lr, lsr #17 │ │ │ │ - ldrhteq r1, [r2], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r3, r2, ip, lsl r8 │ │ │ │ - rsbseq r1, r2, r2, lsr #10 │ │ │ │ + ldrhteq r3, [r2], #-130 @ 0xffffff7e │ │ │ │ + ldrhteq r1, [r2], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r3, r2, r0, lsr #16 │ │ │ │ + rsbseq r1, r2, r6, lsr #10 │ │ │ │ blmi ff240490 │ │ │ │ blx 500588 │ │ │ │ blpl ff200498 │ │ │ │ @ instruction: 0xf04fbf94 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ cdp 12, 15, cr0, cr1, cr0, {0} │ │ │ │ svclt 0x00b8fa10 │ │ │ │ @@ -182409,37 +182409,37 @@ │ │ │ │ cmppvc r3, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffa6f752 │ │ │ │ @ instruction: 0x4629481a │ │ │ │ @ instruction: 0xf7534478 │ │ │ │ ldrb pc, [r9], #-2145 @ 0xfffff79f @ │ │ │ │ ... │ │ │ │ - rsbseq r3, r2, r6, asr r7 │ │ │ │ - rsbseq r1, r2, ip, asr r4 │ │ │ │ - @ instruction: 0x0072399a │ │ │ │ - rsbseq r3, r2, lr, asr #13 │ │ │ │ - ldrsbteq r1, [r2], #-54 @ 0xffffffca │ │ │ │ - ldrhteq r3, [r2], #-100 @ 0xffffff9c │ │ │ │ - ldrhteq r1, [r2], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r3, r2, r8, lsl #13 │ │ │ │ - @ instruction: 0x00721390 │ │ │ │ - rsbseq r3, r2, r4, lsr #12 │ │ │ │ - rsbseq r1, r2, ip, lsr #6 │ │ │ │ - rsbseq r3, r2, sl, lsl #12 │ │ │ │ - rsbseq r1, r2, r2, lsl r3 │ │ │ │ - rsbseq r3, r2, lr, asr r5 │ │ │ │ - rsbseq r1, r2, r6, ror #4 │ │ │ │ - rsbseq r3, r2, r4, asr #10 │ │ │ │ - rsbseq r1, r2, ip, asr #4 │ │ │ │ - rsbseq r3, r2, sl, lsr #10 │ │ │ │ - rsbseq r1, r2, r2, lsr r2 │ │ │ │ - ldrshteq r3, [r2], #-66 @ 0xffffffbe │ │ │ │ - ldrshteq r1, [r2], #-26 @ 0xffffffe6 │ │ │ │ - ldrsbteq r3, [r2], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r1, r2, r0, ror #3 │ │ │ │ + rsbseq r3, r2, sl, asr r7 │ │ │ │ + rsbseq r1, r2, r0, ror #8 │ │ │ │ + @ instruction: 0x0072399e │ │ │ │ + ldrsbteq r3, [r2], #-98 @ 0xffffff9e │ │ │ │ + ldrsbteq r1, [r2], #-58 @ 0xffffffc6 │ │ │ │ + ldrhteq r3, [r2], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r1, r2, r0, asr #7 │ │ │ │ + rsbseq r3, r2, ip, lsl #13 │ │ │ │ + @ instruction: 0x00721394 │ │ │ │ + rsbseq r3, r2, r8, lsr #12 │ │ │ │ + rsbseq r1, r2, r0, lsr r3 │ │ │ │ + rsbseq r3, r2, lr, lsl #12 │ │ │ │ + rsbseq r1, r2, r6, lsl r3 │ │ │ │ + rsbseq r3, r2, r2, ror #10 │ │ │ │ + rsbseq r1, r2, sl, ror #4 │ │ │ │ + rsbseq r3, r2, r8, asr #10 │ │ │ │ + rsbseq r1, r2, r0, asr r2 │ │ │ │ + rsbseq r3, r2, lr, lsr #10 │ │ │ │ + rsbseq r1, r2, r6, lsr r2 │ │ │ │ + ldrshteq r3, [r2], #-70 @ 0xffffffba │ │ │ │ + ldrshteq r1, [r2], #-30 @ 0xffffffe2 │ │ │ │ + ldrsbteq r3, [r2], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r1, r2, r4, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2001b8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ strmi r4, [pc], -fp, ror #25 │ │ │ │ addslt r4, r5, fp, ror #19 │ │ │ │ @@ -182674,39 +182674,39 @@ │ │ │ │ b ffa02dd8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ ... │ │ │ │ ldrshteq r9, [sp], #-204 @ 0xffffff34 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r2, ip, lsl #7 │ │ │ │ - @ instruction: 0x00721094 │ │ │ │ + @ instruction: 0x00723390 │ │ │ │ + @ instruction: 0x00721098 │ │ │ │ rsbseq r9, sp, r4, lsr #24 │ │ │ │ - ldrshteq r3, [r2], #-38 @ 0xffffffda │ │ │ │ - ldrshteq r0, [r2], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r3, r2, sl, lsl r2 │ │ │ │ - rsbseq r0, r2, r2, lsr #30 │ │ │ │ - rsbseq r3, r2, r2, lsl #4 │ │ │ │ - rsbseq r0, r2, sl, lsl #30 │ │ │ │ - rsbseq r3, r2, r4, asr #3 │ │ │ │ - rsbseq r0, r2, ip, asr #29 │ │ │ │ - rsbseq r3, r2, ip, lsr #3 │ │ │ │ - ldrhteq r0, [r2], #-228 @ 0xffffff1c │ │ │ │ - @ instruction: 0x00723192 │ │ │ │ - @ instruction: 0x00720e9a │ │ │ │ - rsbseq r3, r2, sl, ror r1 │ │ │ │ - rsbseq r0, r2, r2, lsl #29 │ │ │ │ - rsbseq r3, r2, r0, ror #2 │ │ │ │ - rsbseq r0, r2, r8, ror #28 │ │ │ │ - rsbseq r3, r2, lr, lsl #2 │ │ │ │ - rsbseq r0, r2, r6, lsl lr │ │ │ │ - rsbseq r3, r2, r2, ror #1 │ │ │ │ - rsbseq r0, r2, sl, ror #27 │ │ │ │ - rsbseq r3, r2, r8, asr #1 │ │ │ │ - ldrsbteq r0, [r2], #-208 @ 0xffffff30 │ │ │ │ + ldrshteq r3, [r2], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r1, r2, r2 │ │ │ │ + rsbseq r3, r2, lr, lsl r2 │ │ │ │ + rsbseq r0, r2, r6, lsr #30 │ │ │ │ + rsbseq r3, r2, r6, lsl #4 │ │ │ │ + rsbseq r0, r2, lr, lsl #30 │ │ │ │ + rsbseq r3, r2, r8, asr #3 │ │ │ │ + ldrsbteq r0, [r2], #-224 @ 0xffffff20 │ │ │ │ + ldrhteq r3, [r2], #-16 │ │ │ │ + ldrhteq r0, [r2], #-232 @ 0xffffff18 │ │ │ │ + @ instruction: 0x00723196 │ │ │ │ + @ instruction: 0x00720e9e │ │ │ │ + rsbseq r3, r2, lr, ror r1 │ │ │ │ + rsbseq r0, r2, r6, lsl #29 │ │ │ │ + rsbseq r3, r2, r4, ror #2 │ │ │ │ + rsbseq r0, r2, ip, ror #28 │ │ │ │ + rsbseq r3, r2, r2, lsl r1 │ │ │ │ + rsbseq r0, r2, sl, lsl lr │ │ │ │ + rsbseq r3, r2, r6, ror #1 │ │ │ │ + rsbseq r0, r2, lr, ror #27 │ │ │ │ + rsbseq r3, r2, ip, asr #1 │ │ │ │ + ldrsbteq r0, [r2], #-212 @ 0xffffff2c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5005e8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x461d4c71 │ │ │ │ adclt r4, sp, r1, ror fp │ │ │ │ @@ -183453,20 +183453,20 @@ │ │ │ │ @ instruction: 0xf751300c │ │ │ │ stmdami fp, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ @ instruction: 0xf834f752 │ │ │ │ @ instruction: 0xf7ff9a07 │ │ │ │ svclt 0x0000ba39 │ │ │ │ ... │ │ │ │ - rsbseq r2, r2, r4, lsl r7 │ │ │ │ - rsbseq r0, r2, ip, lsl r4 │ │ │ │ - @ instruction: 0x0072249a │ │ │ │ - rsbseq r0, r2, r2, lsr #3 │ │ │ │ - rsbseq r2, r2, lr, ror r4 │ │ │ │ - rsbseq r0, r2, r6, lsl #3 │ │ │ │ + rsbseq r2, r2, r8, lsl r7 │ │ │ │ + rsbseq r0, r2, r0, lsr #8 │ │ │ │ + @ instruction: 0x0072249e │ │ │ │ + rsbseq r0, r2, r6, lsr #3 │ │ │ │ + rsbseq r2, r2, r2, lsl #9 │ │ │ │ + rsbseq r0, r2, sl, lsl #3 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blls 2a610c >::_M_default_append(unsigned int)@@Base+0x23578> │ │ │ │ blpl 13817e0 │ │ │ │ @ instruction: 0xf503685b │ │ │ │ ldc 2, cr6, [r2, #696] @ 0x2b8 │ │ │ │ vmov.f64 d6, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d26, d6 │ │ │ │ @@ -184101,28 +184101,28 @@ │ │ │ │ bleq ff2421d8 │ │ │ │ blx 5022d0 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ strb r5, [r4], #2880 @ 0xb40 │ │ │ │ ... │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbseq r1, r2, r8, lsl #29 │ │ │ │ - rsbseq pc, r1, lr, lsl #23 │ │ │ │ - rsbseq r1, r2, sl, asr lr │ │ │ │ - rsbseq pc, r1, lr, asr fp @ │ │ │ │ - rsbseq r1, r2, sl, lsr #28 │ │ │ │ - rsbseq pc, r1, r0, lsr fp @ │ │ │ │ - rsbseq r1, r2, sl, lsl #28 │ │ │ │ - rsbseq pc, r1, r2, lsl fp @ │ │ │ │ - rsbseq r1, r2, lr, asr #27 │ │ │ │ - ldrsbteq pc, [r1], #-164 @ 0xffffff5c @ │ │ │ │ - rsbseq r1, r2, ip, lsr #24 │ │ │ │ - rsbseq pc, r1, r4, lsr r9 @ │ │ │ │ - rsbseq r1, r2, r0, lsl ip │ │ │ │ - rsbseq pc, r1, r8, lsl r9 @ │ │ │ │ + rsbseq r1, r2, ip, lsl #29 │ │ │ │ + @ instruction: 0x0071fb92 │ │ │ │ + rsbseq r1, r2, lr, asr lr │ │ │ │ + rsbseq pc, r1, r2, ror #22 │ │ │ │ + rsbseq r1, r2, lr, lsr #28 │ │ │ │ + rsbseq pc, r1, r4, lsr fp @ │ │ │ │ + rsbseq r1, r2, lr, lsl #28 │ │ │ │ + rsbseq pc, r1, r6, lsl fp @ │ │ │ │ + ldrsbteq r1, [r2], #-210 @ 0xffffff2e │ │ │ │ + ldrsbteq pc, [r1], #-168 @ 0xffffff58 @ │ │ │ │ + rsbseq r1, r2, r0, lsr ip │ │ │ │ + rsbseq pc, r1, r8, lsr r9 @ │ │ │ │ + rsbseq r1, r2, r4, lsl ip │ │ │ │ + rsbseq pc, r1, ip, lsl r9 @ │ │ │ │ ldc 8, cr2, [pc] @ c6760 │ │ │ │ svclt 0x00085bcb │ │ │ │ blmi 1242228 │ │ │ │ blpl 1202230 │ │ │ │ blvs ff242240 │ │ │ │ blx 502338 │ │ │ │ stmdage sl!, {r0, r1, r2, r3, r4, r5, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -184322,18 +184322,18 @@ │ │ │ │ stmdami sl, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ @ instruction: 0xf966f751 │ │ │ │ ldrb r9, [r9, #-2567] @ 0xfffff5f9 │ │ │ │ ... │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbseq r1, r2, r8, ror #17 │ │ │ │ - ldrshteq pc, [r1], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbseq r1, r2, r2, ror #13 │ │ │ │ - rsbseq pc, r1, sl, ror #7 │ │ │ │ + rsbseq r1, r2, ip, ror #17 │ │ │ │ + ldrshteq pc, [r1], #-84 @ 0xffffffac @ │ │ │ │ + rsbseq r1, r2, r6, ror #13 │ │ │ │ + rsbseq pc, r1, lr, ror #7 │ │ │ │ andcs r9, r0, #458752 @ 0x70000 │ │ │ │ @ instruction: 0xf7f64651 │ │ │ │ stmdacs r1, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr5, cr15, {1} @ │ │ │ │ vst4.8 {d25-d28}, [pc], r7 │ │ │ │ stmmi r2, {r1, r2, r4, r6, r7, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -184461,24 +184461,24 @@ │ │ │ │ blge ff242780 │ │ │ │ blx 502878 │ │ │ │ mrc 15, 5, fp, cr0, cr4, {5} │ │ │ │ vmov.f64 d6, d5 │ │ │ │ strbt r6, [r2], -sl, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - @ instruction: 0x00721694 │ │ │ │ - @ instruction: 0x0071f39c │ │ │ │ - rsbseq r1, r2, r2, asr #12 │ │ │ │ - rsbseq pc, r1, sl, asr #6 │ │ │ │ - ldrsbteq r1, [r2], #-80 @ 0xffffffb0 │ │ │ │ - ldrsbteq pc, [r1], #-40 @ 0xffffffd8 @ │ │ │ │ - ldrhteq r1, [r2], #-82 @ 0xffffffae │ │ │ │ - ldrhteq pc, [r1], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbseq r1, r2, r4, asr r5 │ │ │ │ - rsbseq pc, r1, ip, asr r2 @ │ │ │ │ + @ instruction: 0x00721698 │ │ │ │ + rsbseq pc, r1, r0, lsr #7 │ │ │ │ + rsbseq r1, r2, r6, asr #12 │ │ │ │ + rsbseq pc, r1, lr, asr #6 │ │ │ │ + ldrsbteq r1, [r2], #-84 @ 0xffffffac │ │ │ │ + ldrsbteq pc, [r1], #-44 @ 0xffffffd4 @ │ │ │ │ + ldrhteq r1, [r2], #-86 @ 0xffffffaa │ │ │ │ + ldrhteq pc, [r1], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbseq r1, r2, r8, asr r5 │ │ │ │ + rsbseq pc, r1, r0, ror #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2021b4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ blmi fe805088 │ │ │ │ strmi r4, [r9], lr, lsl #12 │ │ │ │ @@ -185223,24 +185223,24 @@ │ │ │ │ mcrge 4, 5, pc, cr6, cr15, {3} @ │ │ │ │ @ instruction: 0x46429913 │ │ │ │ vqshrun.s64 d25, q0, #20 │ │ │ │ ssat pc, #18, r9, asr #20 @ │ │ │ │ ldrshteq r7, [sp], #-204 @ 0xffffff34 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq r7, [sp], #-202 @ 0xffffff36 │ │ │ │ - ldrsbteq r1, [r2], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r1, r2, r0, lsr r1 │ │ │ │ - rsbseq r0, r2, sl, asr #25 │ │ │ │ - ldrshteq r0, [r2], #-184 @ 0xffffff48 │ │ │ │ - ldrshteq lr, [r1], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r0, r2, r8, asr #21 │ │ │ │ - rsbseq r0, r2, r0, asr #20 │ │ │ │ - rsbseq lr, r1, r8, asr #14 │ │ │ │ - rsbseq r0, r2, r8, lsl #18 │ │ │ │ - rsbseq lr, r1, r0, lsl r6 │ │ │ │ + ldrsbteq r1, [r2], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r1, r2, r4, lsr r1 │ │ │ │ + rsbseq r0, r2, lr, asr #25 │ │ │ │ + ldrshteq r0, [r2], #-188 @ 0xffffff44 │ │ │ │ + rsbseq lr, r1, r2, lsl #18 │ │ │ │ + rsbseq r0, r2, ip, asr #21 │ │ │ │ + rsbseq r0, r2, r4, asr #20 │ │ │ │ + rsbseq lr, r1, ip, asr #14 │ │ │ │ + rsbseq r0, r2, ip, lsl #18 │ │ │ │ + rsbseq lr, r1, r4, lsl r6 │ │ │ │ @ instruction: 0x46389a12 │ │ │ │ bleq 902f30 │ │ │ │ bls 5ec0f0 │ │ │ │ andcs r9, r1, #268435456 @ 0x10000000 │ │ │ │ bls 36c0f0 >::_M_default_append(unsigned int)@@Base+0xe955c> │ │ │ │ vld1.8 @ instruction: 0xf4a4f090 │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ @@ -186045,43 +186045,43 @@ │ │ │ │ vldr d5, [r3, #-0] │ │ │ │ vmov.f64 d6, #66 @ 0x3e100000 0.1406250 │ │ │ │ vsqrt.f64 d21, d6 │ │ │ │ vpmin.u8 d31, d0, d0 │ │ │ │ ldcls 0, cr8, [r2], {140} @ 0x8c │ │ │ │ ldrls r3, [r2], #-1025 @ 0xfffffbff │ │ │ │ svclt 0x0000e7d4 │ │ │ │ - rsbseq r0, r2, r2, asr r8 │ │ │ │ - rsbseq lr, r1, r8, asr r5 │ │ │ │ - rsbseq r0, r2, lr, asr #14 │ │ │ │ - rsbseq lr, r1, r2, asr r4 │ │ │ │ - rsbseq r0, r2, lr, lsr #14 │ │ │ │ - rsbseq lr, r1, r2, lsr r4 │ │ │ │ - rsbseq r0, r2, lr, lsl #14 │ │ │ │ - rsbseq lr, r1, r2, lsl r4 │ │ │ │ - rsbseq r0, r2, lr, ror #13 │ │ │ │ - ldrshteq lr, [r1], #-50 @ 0xffffffce │ │ │ │ - rsbseq r0, r2, r4, lsr r5 │ │ │ │ - rsbseq r0, r2, r8, ror r1 │ │ │ │ - rsbseq sp, r1, lr, ror lr │ │ │ │ - rsbseq r0, r2, r6, asr r1 │ │ │ │ - rsbseq sp, r1, ip, asr lr │ │ │ │ - rsbseq r0, r2, r2, lsr r1 │ │ │ │ - rsbseq sp, r1, r8, lsr lr │ │ │ │ - rsbseq r0, r2, lr, ror r0 │ │ │ │ - rsbseq r0, r2, sl, asr r0 │ │ │ │ - rsbseq r0, r2, r4, asr #32 │ │ │ │ - rsbseq pc, r1, r8, ror #31 │ │ │ │ - rsbseq pc, r1, r8, ror #29 │ │ │ │ - ldrshteq sp, [r1], #-176 @ 0xffffff50 │ │ │ │ - @ instruction: 0x0071fe9c │ │ │ │ - rsbseq pc, r1, r6, ror lr @ │ │ │ │ - rsbseq sp, r1, lr, ror fp │ │ │ │ - rsbseq pc, r1, lr, lsr #28 │ │ │ │ - rsbseq pc, r1, r0, lsr #26 │ │ │ │ - rsbseq pc, r1, ip, lsl #26 │ │ │ │ + rsbseq r0, r2, r6, asr r8 │ │ │ │ + rsbseq lr, r1, ip, asr r5 │ │ │ │ + rsbseq r0, r2, r2, asr r7 │ │ │ │ + rsbseq lr, r1, r6, asr r4 │ │ │ │ + rsbseq r0, r2, r2, lsr r7 │ │ │ │ + rsbseq lr, r1, r6, lsr r4 │ │ │ │ + rsbseq r0, r2, r2, lsl r7 │ │ │ │ + rsbseq lr, r1, r6, lsl r4 │ │ │ │ + ldrshteq r0, [r2], #-98 @ 0xffffff9e │ │ │ │ + ldrshteq lr, [r1], #-54 @ 0xffffffca │ │ │ │ + rsbseq r0, r2, r8, lsr r5 │ │ │ │ + rsbseq r0, r2, ip, ror r1 │ │ │ │ + rsbseq sp, r1, r2, lsl #29 │ │ │ │ + rsbseq r0, r2, sl, asr r1 │ │ │ │ + rsbseq sp, r1, r0, ror #28 │ │ │ │ + rsbseq r0, r2, r6, lsr r1 │ │ │ │ + rsbseq sp, r1, ip, lsr lr │ │ │ │ + rsbseq r0, r2, r2, lsl #1 │ │ │ │ + rsbseq r0, r2, lr, asr r0 │ │ │ │ + rsbseq r0, r2, r8, asr #32 │ │ │ │ + rsbseq pc, r1, ip, ror #31 │ │ │ │ + rsbseq pc, r1, ip, ror #29 │ │ │ │ + ldrshteq sp, [r1], #-180 @ 0xffffff4c │ │ │ │ + rsbseq pc, r1, r0, lsr #29 │ │ │ │ + rsbseq pc, r1, sl, ror lr @ │ │ │ │ + rsbseq sp, r1, r2, lsl #23 │ │ │ │ + rsbseq pc, r1, r2, lsr lr @ │ │ │ │ + rsbseq pc, r1, r4, lsr #26 │ │ │ │ + rsbseq pc, r1, r0, lsl sp @ │ │ │ │ ldmibeq r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ mvnspl pc, pc, asr #8 │ │ │ │ ldrbtmi r4, [r8], #-1591 @ 0xfffff9c9 │ │ │ │ @ instruction: 0xf74f300c │ │ │ │ @ instruction: 0xf8dffae1 │ │ │ │ ldrtmi r0, [r1], -ip, ror #19 │ │ │ │ @ instruction: 0xf74f4478 │ │ │ │ @@ -186713,75 +186713,75 @@ │ │ │ │ @ instruction: 0xf74e300c │ │ │ │ stmdami r1, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf74e4478 │ │ │ │ @ instruction: 0xf04ffeb1 │ │ │ │ @ instruction: 0x461732ff │ │ │ │ mcrlt 7, 5, pc, cr9, cr13, {7} @ │ │ │ │ - rsbseq pc, r1, lr, asr #22 │ │ │ │ - rsbseq sp, r1, r4, asr r8 │ │ │ │ - rsbseq pc, r1, sl, lsr #22 │ │ │ │ - rsbseq sp, r1, r0, lsr r8 │ │ │ │ - rsbseq pc, r1, r8, lsl #22 │ │ │ │ - rsbseq sp, r1, lr, lsl #16 │ │ │ │ - rsbseq pc, r1, r4, lsr #21 │ │ │ │ - rsbseq sp, r1, r8, lsr #15 │ │ │ │ - rsbseq pc, r1, sl, lsr #20 │ │ │ │ - rsbseq pc, r1, r6, ror r9 @ │ │ │ │ - rsbseq pc, r1, r4, ror r9 @ │ │ │ │ - rsbseq sp, r1, r6, ror r6 │ │ │ │ - ldrhteq pc, [r1], #-132 @ 0xffffff7c @ │ │ │ │ - rsbseq pc, r1, r0, lsl #17 │ │ │ │ - rsbseq pc, r1, sl, lsl #17 │ │ │ │ - @ instruction: 0x0071d590 │ │ │ │ - rsbseq pc, r1, r8, ror #16 │ │ │ │ - rsbseq sp, r1, lr, ror #10 │ │ │ │ - rsbseq pc, r1, r6, asr #16 │ │ │ │ - rsbseq sp, r1, ip, asr #10 │ │ │ │ - ldrshteq pc, [r1], #-124 @ 0xffffff84 @ │ │ │ │ - ldrshteq pc, [r1], #-118 @ 0xffffff8a @ │ │ │ │ - ldrshteq sp, [r1], #-76 @ 0xffffffb4 │ │ │ │ - ldrhteq pc, [r1], #-112 @ 0xffffff90 @ │ │ │ │ - rsbseq pc, r1, r2, asr #14 │ │ │ │ - rsbseq sp, r1, r8, asr #8 │ │ │ │ - rsbseq pc, r1, lr, lsl r7 @ │ │ │ │ - rsbseq sp, r1, r4, lsr #8 │ │ │ │ - ldrshteq pc, [r1], #-110 @ 0xffffff92 @ │ │ │ │ - rsbseq sp, r1, r2, lsl #8 │ │ │ │ - ldrsbteq pc, [r1], #-106 @ 0xffffff96 @ │ │ │ │ - rsbseq sp, r1, r0, ror #7 │ │ │ │ - rsbseq pc, r1, lr, lsr #11 │ │ │ │ - rsbseq pc, r1, sl, lsr #10 │ │ │ │ - rsbseq sp, r1, r0, lsr r2 │ │ │ │ - ldrshteq pc, [r1], #-64 @ 0xffffffc0 @ │ │ │ │ - ldrshteq sp, [r1], #-20 @ 0xffffffec │ │ │ │ - rsbseq pc, r1, r4, asr r4 @ │ │ │ │ - rsbseq sp, r1, ip, asr r1 │ │ │ │ - rsbseq pc, r1, r8, lsr #8 │ │ │ │ - rsbseq sp, r1, lr, lsr #2 │ │ │ │ - ldrshteq pc, [r1], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbseq sp, r1, r2, lsl #2 │ │ │ │ - ldrsbteq pc, [r1], #-58 @ 0xffffffc6 @ │ │ │ │ - ldrsbteq sp, [r1], #-14 │ │ │ │ - ldrhteq pc, [r1], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbseq sp, r1, r0, asr #1 │ │ │ │ - rsbseq pc, r1, r6, ror #6 │ │ │ │ - rsbseq pc, r1, ip, ror #6 │ │ │ │ - rsbseq sp, r1, r4, ror r0 │ │ │ │ - rsbseq pc, r1, r2, lsr #6 │ │ │ │ - @ instruction: 0x0071f298 │ │ │ │ - @ instruction: 0x0071cf9e │ │ │ │ - rsbseq pc, r1, r8, ror r2 @ │ │ │ │ - rsbseq ip, r1, r0, lsl #31 │ │ │ │ - rsbseq pc, r1, sl, asr r2 @ │ │ │ │ - rsbseq ip, r1, r2, ror #30 │ │ │ │ - rsbseq pc, r1, r4, lsr #3 │ │ │ │ - rsbseq ip, r1, ip, lsr #29 │ │ │ │ - rsbseq pc, r1, sl, ror r1 @ │ │ │ │ - rsbseq ip, r1, r0, lsl #29 │ │ │ │ + rsbseq pc, r1, r2, asr fp @ │ │ │ │ + rsbseq sp, r1, r8, asr r8 │ │ │ │ + rsbseq pc, r1, lr, lsr #22 │ │ │ │ + rsbseq sp, r1, r4, lsr r8 │ │ │ │ + rsbseq pc, r1, ip, lsl #22 │ │ │ │ + rsbseq sp, r1, r2, lsl r8 │ │ │ │ + rsbseq pc, r1, r8, lsr #21 │ │ │ │ + rsbseq sp, r1, ip, lsr #15 │ │ │ │ + rsbseq pc, r1, lr, lsr #20 │ │ │ │ + rsbseq pc, r1, sl, ror r9 @ │ │ │ │ + rsbseq pc, r1, r8, ror r9 @ │ │ │ │ + rsbseq sp, r1, sl, ror r6 │ │ │ │ + ldrhteq pc, [r1], #-136 @ 0xffffff78 @ │ │ │ │ + rsbseq pc, r1, r4, lsl #17 │ │ │ │ + rsbseq pc, r1, lr, lsl #17 │ │ │ │ + @ instruction: 0x0071d594 │ │ │ │ + rsbseq pc, r1, ip, ror #16 │ │ │ │ + rsbseq sp, r1, r2, ror r5 │ │ │ │ + rsbseq pc, r1, sl, asr #16 │ │ │ │ + rsbseq sp, r1, r0, asr r5 │ │ │ │ + rsbseq pc, r1, r0, lsl #16 │ │ │ │ + ldrshteq pc, [r1], #-122 @ 0xffffff86 @ │ │ │ │ + rsbseq sp, r1, r0, lsl #10 │ │ │ │ + ldrhteq pc, [r1], #-116 @ 0xffffff8c @ │ │ │ │ + rsbseq pc, r1, r6, asr #14 │ │ │ │ + rsbseq sp, r1, ip, asr #8 │ │ │ │ + rsbseq pc, r1, r2, lsr #14 │ │ │ │ + rsbseq sp, r1, r8, lsr #8 │ │ │ │ + rsbseq pc, r1, r2, lsl #14 │ │ │ │ + rsbseq sp, r1, r6, lsl #8 │ │ │ │ + ldrsbteq pc, [r1], #-110 @ 0xffffff92 @ │ │ │ │ + rsbseq sp, r1, r4, ror #7 │ │ │ │ + ldrhteq pc, [r1], #-82 @ 0xffffffae @ │ │ │ │ + rsbseq pc, r1, lr, lsr #10 │ │ │ │ + rsbseq sp, r1, r4, lsr r2 │ │ │ │ + ldrshteq pc, [r1], #-68 @ 0xffffffbc @ │ │ │ │ + ldrshteq sp, [r1], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq pc, r1, r8, asr r4 @ │ │ │ │ + rsbseq sp, r1, r0, ror #2 │ │ │ │ + rsbseq pc, r1, ip, lsr #8 │ │ │ │ + rsbseq sp, r1, r2, lsr r1 │ │ │ │ + ldrshteq pc, [r1], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbseq sp, r1, r6, lsl #2 │ │ │ │ + ldrsbteq pc, [r1], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbseq sp, r1, r2, ror #1 │ │ │ │ + ldrhteq pc, [r1], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbseq sp, r1, r4, asr #1 │ │ │ │ + rsbseq pc, r1, sl, ror #6 │ │ │ │ + rsbseq pc, r1, r0, ror r3 @ │ │ │ │ + rsbseq sp, r1, r8, ror r0 │ │ │ │ + rsbseq pc, r1, r6, lsr #6 │ │ │ │ + @ instruction: 0x0071f29c │ │ │ │ + rsbseq ip, r1, r2, lsr #31 │ │ │ │ + rsbseq pc, r1, ip, ror r2 @ │ │ │ │ + rsbseq ip, r1, r4, lsl #31 │ │ │ │ + rsbseq pc, r1, lr, asr r2 @ │ │ │ │ + rsbseq ip, r1, r6, ror #30 │ │ │ │ + rsbseq pc, r1, r8, lsr #3 │ │ │ │ + ldrhteq ip, [r1], #-224 @ 0xffffff20 │ │ │ │ + rsbseq pc, r1, lr, ror r1 @ │ │ │ │ + rsbseq ip, r1, r4, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3045b0 >::_M_default_append(unsigned int)@@Base+0x81a1c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4604b095 │ │ │ │ @ instruction: 0xf8df9103 │ │ │ │ @@ -187442,17 +187442,17 @@ │ │ │ │ mrc 7, 5, lr, cr4, cr10, {1} │ │ │ │ vsqrt.f64 d16, d6 │ │ │ │ @ instruction: 0xf67ffa10 │ │ │ │ @ instruction: 0xe6edacfa │ │ │ │ movsvs pc, #29360128 @ 0x1c00000 │ │ │ │ ldc 7, cr9, [r3, #-64] @ 0xffffffc0 │ │ │ │ strbt r6, [r7], r2, lsl #22 │ │ │ │ - rsbseq sp, r1, r8, lsl #19 │ │ │ │ - ldrsbteq lr, [r1], #-122 @ 0xffffff86 │ │ │ │ - rsbseq ip, r1, r2, ror #9 │ │ │ │ + rsbseq sp, r1, ip, lsl #19 │ │ │ │ + ldrsbteq lr, [r1], #-126 @ 0xffffff82 │ │ │ │ + rsbseq ip, r1, r6, ror #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi ffc35dc4 │ │ │ │ strcs r4, [r0, #-2541] @ 0xfffff613 │ │ │ │ mcrmi 4, 7, r4, cr13, cr10, {3} │ │ │ │ @@ -187688,74 +187688,74 @@ │ │ │ │ cdp2 7, 5, cr15, cr10, cr13, {2} │ │ │ │ strtmi r4, [r1], -r1, asr #16 │ │ │ │ @ instruction: 0xf74d4478 │ │ │ │ @ instruction: 0xe64dff15 │ │ │ │ ... │ │ │ │ @ instruction: 0xfffef77d │ │ │ │ rsbseq r4, sp, r4, lsl #29 │ │ │ │ - rsbseq ip, r1, r8, lsl #30 │ │ │ │ + rsbseq ip, r1, ip, lsl #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r1, lr, lsr r8 │ │ │ │ - rsbseq lr, r1, r2, lsr #11 │ │ │ │ - rsbseq ip, r1, sl, lsr #5 │ │ │ │ + rsbseq lr, r1, r2, asr #16 │ │ │ │ + rsbseq lr, r1, r6, lsr #11 │ │ │ │ + rsbseq ip, r1, lr, lsr #5 │ │ │ │ rsbseq r4, sp, r4, asr #28 │ │ │ │ andeq sl, r0, fp, asr #20 │ │ │ │ - rsbseq lr, r1, ip, lsl #16 │ │ │ │ - rsbseq lr, r1, lr, lsl r5 │ │ │ │ + rsbseq lr, r1, r0, lsl r8 │ │ │ │ + rsbseq lr, r1, r2, lsr #10 │ │ │ │ @ instruction: 0xfffee3f5 │ │ │ │ @ instruction: 0xfffec615 │ │ │ │ @ instruction: 0xfffedd11 │ │ │ │ - rsbseq lr, r1, r0, ror #15 │ │ │ │ + rsbseq lr, r1, r4, ror #15 │ │ │ │ @ instruction: 0xffff5521 │ │ │ │ ldrdeq r6, [r0], -r5 │ │ │ │ andeq r1, r0, r7, lsr r1 │ │ │ │ - rsbseq lr, r1, r4, asr #9 │ │ │ │ - rsbseq ip, r1, ip, asr #3 │ │ │ │ - rsbseq lr, r1, sl, lsr #9 │ │ │ │ - ldrhteq ip, [r1], #-18 @ 0xffffffee │ │ │ │ - @ instruction: 0x0071e490 │ │ │ │ - @ instruction: 0x0071c198 │ │ │ │ + rsbseq lr, r1, r8, asr #9 │ │ │ │ + ldrsbteq ip, [r1], #-16 │ │ │ │ + rsbseq lr, r1, lr, lsr #9 │ │ │ │ + ldrhteq ip, [r1], #-22 @ 0xffffffea │ │ │ │ + @ instruction: 0x0071e494 │ │ │ │ + @ instruction: 0x0071c19c │ │ │ │ @ instruction: 0xfffedb57 │ │ │ │ @ instruction: 0xffff0489 │ │ │ │ - rsbseq lr, r1, r2, asr r4 │ │ │ │ - rsbseq ip, r1, sl, asr r1 │ │ │ │ - rsbseq lr, r1, r8, lsr r4 │ │ │ │ - rsbseq ip, r1, r0, asr #2 │ │ │ │ - rsbseq lr, r1, ip, lsl r4 │ │ │ │ - rsbseq ip, r1, sl, lsr #2 │ │ │ │ + rsbseq lr, r1, r6, asr r4 │ │ │ │ + rsbseq ip, r1, lr, asr r1 │ │ │ │ + rsbseq lr, r1, ip, lsr r4 │ │ │ │ + rsbseq ip, r1, r4, asr #2 │ │ │ │ + rsbseq lr, r1, r0, lsr #8 │ │ │ │ + rsbseq ip, r1, lr, lsr #2 │ │ │ │ @ instruction: 0xffff0261 │ │ │ │ - ldrsbteq lr, [r1], #-50 @ 0xffffffce │ │ │ │ - ldrsbteq ip, [r1], #-10 │ │ │ │ + ldrsbteq lr, [r1], #-54 @ 0xffffffca │ │ │ │ + ldrsbteq ip, [r1], #-14 │ │ │ │ @ instruction: 0xffff9e2d │ │ │ │ - rsbseq lr, r1, r6, lsr #7 │ │ │ │ - rsbseq ip, r1, lr, lsr #1 │ │ │ │ + rsbseq lr, r1, sl, lsr #7 │ │ │ │ + ldrhteq ip, [r1], #-2 │ │ │ │ @ instruction: 0xffff0191 │ │ │ │ - rsbseq lr, r1, sl, ror r3 │ │ │ │ - rsbseq ip, r1, r2, lsl #1 │ │ │ │ + rsbseq lr, r1, lr, ror r3 │ │ │ │ + rsbseq ip, r1, r6, lsl #1 │ │ │ │ @ instruction: 0xffff59fd │ │ │ │ - rsbseq lr, r1, lr, asr #6 │ │ │ │ - rsbseq ip, r1, r6, asr r0 │ │ │ │ + rsbseq lr, r1, r2, asr r3 │ │ │ │ + rsbseq ip, r1, sl, asr r0 │ │ │ │ @ instruction: 0xffff060d │ │ │ │ - rsbseq lr, r1, r2, lsr #6 │ │ │ │ - rsbseq ip, r1, sl, lsr #32 │ │ │ │ + rsbseq lr, r1, r6, lsr #6 │ │ │ │ + rsbseq ip, r1, lr, lsr #32 │ │ │ │ @ instruction: 0xfffed8a1 │ │ │ │ - ldrshteq lr, [r1], #-38 @ 0xffffffda │ │ │ │ - ldrshteq fp, [r1], #-254 @ 0xffffff02 │ │ │ │ + ldrshteq lr, [r1], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq ip, r1, r2 │ │ │ │ @ instruction: 0xfffed7a1 │ │ │ │ - rsbseq lr, r1, r6, asr #5 │ │ │ │ - rsbseq fp, r1, lr, asr #31 │ │ │ │ + rsbseq lr, r1, sl, asr #5 │ │ │ │ + ldrsbteq fp, [r1], #-242 @ 0xffffff0e │ │ │ │ @ instruction: 0xfffed739 │ │ │ │ - @ instruction: 0x0071e29a │ │ │ │ - rsbseq fp, r1, r2, lsr #31 │ │ │ │ + @ instruction: 0x0071e29e │ │ │ │ + rsbseq fp, r1, r6, lsr #31 │ │ │ │ @ instruction: 0xfffeae95 │ │ │ │ - rsbseq lr, r1, lr, ror #4 │ │ │ │ - rsbseq fp, r1, r6, ror pc │ │ │ │ + rsbseq lr, r1, r2, ror r2 │ │ │ │ + rsbseq fp, r1, sl, ror pc │ │ │ │ @ instruction: 0xffff04bd │ │ │ │ - rsbseq lr, r1, r0, asr #4 │ │ │ │ - rsbseq fp, r1, r8, asr #30 │ │ │ │ + rsbseq lr, r1, r4, asr #4 │ │ │ │ + rsbseq fp, r1, ip, asr #30 │ │ │ │ ldmdacs ip, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls ip, {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf047447a │ │ │ │ @ instruction: 0x4604f217 │ │ │ │ andle r2, lr, r1, lsl #16 │ │ │ │ stmdaeq ip, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ orrsmi pc, r2, r4, asr #4 │ │ │ │ @@ -188284,136 +188284,136 @@ │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ @ instruction: 0xffff59b5 │ │ │ │ - rsbseq lr, r1, r0, lsl r1 │ │ │ │ - rsbseq fp, r1, r6, lsl lr │ │ │ │ + rsbseq lr, r1, r4, lsl r1 │ │ │ │ + rsbseq fp, r1, sl, lsl lr │ │ │ │ andeq r3, r0, r7, lsr r5 │ │ │ │ - ldrsbteq lr, [r1], #-14 │ │ │ │ - rsbseq fp, r1, r4, ror #27 │ │ │ │ + rsbseq lr, r1, r2, ror #1 │ │ │ │ + rsbseq fp, r1, r8, ror #27 │ │ │ │ andeq r7, r0, pc, lsr #18 │ │ │ │ - rsbseq lr, r1, r4, lsr #1 │ │ │ │ - rsbseq fp, r1, sl, lsr #27 │ │ │ │ + rsbseq lr, r1, r8, lsr #1 │ │ │ │ + rsbseq fp, r1, lr, lsr #27 │ │ │ │ @ instruction: 0xfffed27f │ │ │ │ - rsbseq lr, r1, r2, ror r0 │ │ │ │ - rsbseq fp, r1, r8, ror sp │ │ │ │ + rsbseq lr, r1, r6, ror r0 │ │ │ │ + rsbseq fp, r1, ip, ror sp │ │ │ │ andeq r2, r0, r3, lsl #26 │ │ │ │ - rsbseq lr, r1, r8, lsr r0 │ │ │ │ - rsbseq fp, r1, lr, lsr sp │ │ │ │ + rsbseq lr, r1, ip, lsr r0 │ │ │ │ + rsbseq fp, r1, r2, asr #26 │ │ │ │ @ instruction: 0xffff3597 │ │ │ │ - rsbseq lr, r1, r6 │ │ │ │ - rsbseq fp, r1, ip, lsl #26 │ │ │ │ + rsbseq lr, r1, sl │ │ │ │ + rsbseq fp, r1, r0, lsl sp │ │ │ │ @ instruction: 0xffff537f │ │ │ │ @ instruction: 0xffff54c5 │ │ │ │ - rsbseq sp, r1, r0, asr #31 │ │ │ │ - rsbseq fp, r1, r6, asr #25 │ │ │ │ + rsbseq sp, r1, r4, asr #31 │ │ │ │ + rsbseq fp, r1, sl, asr #25 │ │ │ │ @ instruction: 0xfffece1b │ │ │ │ - rsbseq sp, r1, lr, lsl #31 │ │ │ │ - @ instruction: 0x0071bc94 │ │ │ │ + @ instruction: 0x0071df92 │ │ │ │ + @ instruction: 0x0071bc98 │ │ │ │ @ instruction: 0xffff4f39 │ │ │ │ - rsbseq sp, r1, ip, asr pc │ │ │ │ - rsbseq fp, r1, r2, ror #24 │ │ │ │ + rsbseq sp, r1, r0, ror #30 │ │ │ │ + rsbseq fp, r1, r6, ror #24 │ │ │ │ @ instruction: 0xfffeb5ef │ │ │ │ - rsbseq sp, r1, sl, lsr #30 │ │ │ │ - rsbseq fp, r1, r0, lsr ip │ │ │ │ + rsbseq sp, r1, lr, lsr #30 │ │ │ │ + rsbseq fp, r1, r4, lsr ip │ │ │ │ @ instruction: 0xfffeb56d │ │ │ │ - ldrshteq sp, [r1], #-232 @ 0xffffff18 │ │ │ │ - ldrshteq fp, [r1], #-190 @ 0xffffff42 │ │ │ │ - ldrshteq lr, [r1], #-16 │ │ │ │ - rsbseq ip, r1, r8, lsl #16 │ │ │ │ + ldrshteq sp, [r1], #-236 @ 0xffffff14 │ │ │ │ + rsbseq fp, r1, r2, lsl #24 │ │ │ │ + ldrshteq lr, [r1], #-20 @ 0xffffffec │ │ │ │ + rsbseq ip, r1, ip, lsl #16 │ │ │ │ andeq r6, r0, r5, lsl #12 │ │ │ │ - rsbseq lr, r1, ip, lsr #3 │ │ │ │ - rsbseq sl, r1, lr, asr #24 │ │ │ │ - rsbseq sp, r1, r0, ror lr │ │ │ │ - rsbseq fp, r1, r6, ror fp │ │ │ │ - rsbseq sp, r1, r2, asr lr │ │ │ │ - rsbseq fp, r1, r8, asr fp │ │ │ │ - rsbseq sl, r1, r6, lsl #25 │ │ │ │ - rsbseq lr, r1, r8, ror #2 │ │ │ │ - rsbseq sp, r1, r6, lsl #28 │ │ │ │ - rsbseq fp, r1, ip, lsl #22 │ │ │ │ - @ instruction: 0x0071ac9e │ │ │ │ + ldrhteq lr, [r1], #-16 │ │ │ │ + rsbseq sl, r1, r2, asr ip │ │ │ │ + rsbseq sp, r1, r4, ror lr │ │ │ │ + rsbseq fp, r1, sl, ror fp │ │ │ │ + rsbseq sp, r1, r6, asr lr │ │ │ │ + rsbseq fp, r1, ip, asr fp │ │ │ │ + rsbseq sl, r1, sl, lsl #25 │ │ │ │ + rsbseq lr, r1, ip, ror #2 │ │ │ │ + rsbseq sp, r1, sl, lsl #28 │ │ │ │ + rsbseq fp, r1, r0, lsl fp │ │ │ │ + rsbseq sl, r1, r2, lsr #25 │ │ │ │ + rsbseq lr, r1, r8, asr #2 │ │ │ │ + rsbseq sp, r1, r4, asr #27 │ │ │ │ + rsbseq fp, r1, sl, asr #21 │ │ │ │ + ldrsbteq sl, [r1], #-198 @ 0xffffff3a │ │ │ │ + rsbseq lr, r1, r2, lsr #2 │ │ │ │ + rsbseq sp, r1, ip, ror sp │ │ │ │ + rsbseq fp, r1, r2, lsl #21 │ │ │ │ + rsbseq sl, r1, r8, ror #25 │ │ │ │ + ldrshteq lr, [r1], #-8 │ │ │ │ + rsbseq sp, r1, r2, lsr sp │ │ │ │ + rsbseq fp, r1, r8, lsr sl │ │ │ │ + rsbseq r7, r1, sl, lsr r8 │ │ │ │ + ldrsbteq lr, [r1], #-8 │ │ │ │ + rsbseq sp, r1, lr, ror #25 │ │ │ │ + ldrshteq fp, [r1], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r7, r1, sl, asr r8 │ │ │ │ + ldrhteq lr, [r1], #-8 │ │ │ │ + rsbseq sp, r1, sl, lsr #25 │ │ │ │ + ldrhteq fp, [r1], #-144 @ 0xffffff70 │ │ │ │ + @ instruction: 0x0071e096 │ │ │ │ + rsbseq lr, r1, r6, asr #1 │ │ │ │ + rsbseq sp, r1, sl, asr ip │ │ │ │ + rsbseq fp, r1, r0, ror #18 │ │ │ │ + rsbseq lr, r1, r0, lsr #1 │ │ │ │ + ldrshteq lr, [r1], #-6 │ │ │ │ + rsbseq sp, r1, ip, lsl #24 │ │ │ │ + rsbseq fp, r1, r2, lsl r9 │ │ │ │ + ldrsbteq lr, [r1], #-6 │ │ │ │ rsbseq lr, r1, r4, asr #2 │ │ │ │ - rsbseq sp, r1, r0, asr #27 │ │ │ │ - rsbseq fp, r1, r6, asr #21 │ │ │ │ - ldrsbteq sl, [r1], #-194 @ 0xffffff3e │ │ │ │ - rsbseq lr, r1, lr, lsl r1 │ │ │ │ - rsbseq sp, r1, r8, ror sp │ │ │ │ - rsbseq fp, r1, lr, ror sl │ │ │ │ - rsbseq sl, r1, r4, ror #25 │ │ │ │ - ldrshteq lr, [r1], #-4 │ │ │ │ - rsbseq sp, r1, lr, lsr #26 │ │ │ │ - rsbseq fp, r1, r4, lsr sl │ │ │ │ - rsbseq r7, r1, r6, lsr r8 │ │ │ │ - ldrsbteq lr, [r1], #-4 │ │ │ │ - rsbseq sp, r1, sl, ror #25 │ │ │ │ - ldrshteq fp, [r1], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r7, r1, r6, asr r8 │ │ │ │ - ldrhteq lr, [r1], #-4 │ │ │ │ - rsbseq sp, r1, r6, lsr #25 │ │ │ │ - rsbseq fp, r1, ip, lsr #19 │ │ │ │ - @ instruction: 0x0071e092 │ │ │ │ - rsbseq lr, r1, r2, asr #1 │ │ │ │ - rsbseq sp, r1, r6, asr ip │ │ │ │ - rsbseq fp, r1, ip, asr r9 │ │ │ │ - @ instruction: 0x0071e09c │ │ │ │ - ldrshteq lr, [r1], #-2 │ │ │ │ - rsbseq sp, r1, r8, lsl #24 │ │ │ │ - rsbseq fp, r1, lr, lsl #18 │ │ │ │ - ldrsbteq lr, [r1], #-2 │ │ │ │ - rsbseq lr, r1, r0, asr #2 │ │ │ │ - ldrhteq sp, [r1], #-186 @ 0xffffff46 │ │ │ │ - rsbseq fp, r1, r0, asr #17 │ │ │ │ - rsbseq lr, r1, r6, lsr #2 │ │ │ │ - rsbseq lr, r1, r0, lsl #3 │ │ │ │ - rsbseq sp, r1, sl, ror #22 │ │ │ │ - rsbseq fp, r1, r2, ror r8 │ │ │ │ - rsbseq lr, r1, r2, ror #2 │ │ │ │ - ldrshteq lr, [r1], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq sp, r1, r4, lsr #22 │ │ │ │ - rsbseq fp, r1, ip, lsr #16 │ │ │ │ - rsbseq lr, r1, r4, ror #3 │ │ │ │ - rsbseq lr, r1, r2, asr r2 │ │ │ │ - rsbseq sp, r1, r8, ror #21 │ │ │ │ - ldrshteq fp, [r1], #-112 @ 0xffffff90 │ │ │ │ - rsbseq lr, r1, sl, lsr r2 │ │ │ │ - rsbseq lr, r1, r0, ror r2 │ │ │ │ - rsbseq sp, r1, ip, lsr #21 │ │ │ │ - ldrhteq fp, [r1], #-116 @ 0xffffff8c │ │ │ │ - rsbseq lr, r1, lr, asr r2 │ │ │ │ - rsbseq lr, r1, ip, lsl #5 │ │ │ │ - rsbseq sp, r1, r0, ror sl │ │ │ │ - rsbseq fp, r1, r8, ror r7 │ │ │ │ - rsbseq sp, r1, r6, asr #11 │ │ │ │ - rsbseq lr, r1, r8, ror r2 │ │ │ │ - rsbseq sp, r1, r4, lsr sl │ │ │ │ - rsbseq fp, r1, ip, lsr r7 │ │ │ │ + ldrhteq sp, [r1], #-190 @ 0xffffff42 │ │ │ │ + rsbseq fp, r1, r4, asr #17 │ │ │ │ + rsbseq lr, r1, sl, lsr #2 │ │ │ │ + rsbseq lr, r1, r4, lsl #3 │ │ │ │ + rsbseq sp, r1, lr, ror #22 │ │ │ │ + rsbseq fp, r1, r6, ror r8 │ │ │ │ + rsbseq lr, r1, r6, ror #2 │ │ │ │ + ldrshteq lr, [r1], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq sp, r1, r8, lsr #22 │ │ │ │ + rsbseq fp, r1, r0, lsr r8 │ │ │ │ + rsbseq lr, r1, r8, ror #3 │ │ │ │ + rsbseq lr, r1, r6, asr r2 │ │ │ │ + rsbseq sp, r1, ip, ror #21 │ │ │ │ + ldrshteq fp, [r1], #-116 @ 0xffffff8c │ │ │ │ + rsbseq lr, r1, lr, lsr r2 │ │ │ │ + rsbseq lr, r1, r4, ror r2 │ │ │ │ + ldrhteq sp, [r1], #-160 @ 0xffffff60 │ │ │ │ + ldrhteq fp, [r1], #-120 @ 0xffffff88 │ │ │ │ rsbseq lr, r1, r2, ror #4 │ │ │ │ - rsbseq lr, r1, r0, lsr #5 │ │ │ │ - ldrshteq sp, [r1], #-152 @ 0xffffff68 │ │ │ │ - rsbseq fp, r1, r0, lsl #14 │ │ │ │ - rsbseq lr, r1, lr, lsl #5 │ │ │ │ - ldrshteq lr, [r1], #-44 @ 0xffffffd4 │ │ │ │ - ldrhteq sp, [r1], #-156 @ 0xffffff64 │ │ │ │ - rsbseq fp, r1, r4, asr #13 │ │ │ │ - @ instruction: 0x0071a99a │ │ │ │ - rsbseq lr, r1, r8, ror #5 │ │ │ │ - rsbseq sp, r1, r0, lsl #19 │ │ │ │ - rsbseq fp, r1, r8, lsl #13 │ │ │ │ - rsbseq lr, r1, sl, asr #5 │ │ │ │ - rsbseq lr, r1, r8, asr r3 │ │ │ │ - rsbseq sp, r1, r4, asr #18 │ │ │ │ - rsbseq fp, r1, ip, asr #12 │ │ │ │ - rsbseq lr, r1, lr, lsr r3 │ │ │ │ - rsbseq sp, r1, lr, lsr #10 │ │ │ │ - rsbseq sp, r1, r2, lsl #18 │ │ │ │ - rsbseq fp, r1, sl, lsl #12 │ │ │ │ + @ instruction: 0x0071e290 │ │ │ │ + rsbseq sp, r1, r4, ror sl │ │ │ │ + rsbseq fp, r1, ip, ror r7 │ │ │ │ + rsbseq sp, r1, sl, asr #11 │ │ │ │ + rsbseq lr, r1, ip, ror r2 │ │ │ │ + rsbseq sp, r1, r8, lsr sl │ │ │ │ + rsbseq fp, r1, r0, asr #14 │ │ │ │ + rsbseq lr, r1, r6, ror #4 │ │ │ │ + rsbseq lr, r1, r4, lsr #5 │ │ │ │ + ldrshteq sp, [r1], #-156 @ 0xffffff64 │ │ │ │ + rsbseq fp, r1, r4, lsl #14 │ │ │ │ + @ instruction: 0x0071e292 │ │ │ │ + rsbseq lr, r1, r0, lsl #6 │ │ │ │ + rsbseq sp, r1, r0, asr #19 │ │ │ │ + rsbseq fp, r1, r8, asr #13 │ │ │ │ + @ instruction: 0x0071a99e │ │ │ │ + rsbseq lr, r1, ip, ror #5 │ │ │ │ + rsbseq sp, r1, r4, lsl #19 │ │ │ │ + rsbseq fp, r1, ip, lsl #13 │ │ │ │ + rsbseq lr, r1, lr, asr #5 │ │ │ │ + rsbseq lr, r1, ip, asr r3 │ │ │ │ + rsbseq sp, r1, r8, asr #18 │ │ │ │ + rsbseq fp, r1, r0, asr r6 │ │ │ │ + rsbseq lr, r1, r2, asr #6 │ │ │ │ + rsbseq sp, r1, r2, lsr r5 │ │ │ │ + rsbseq sp, r1, r6, lsl #18 │ │ │ │ + rsbseq fp, r1, lr, lsl #12 │ │ │ │ bmi feaf16a8 │ │ │ │ cmncc r8, #168, 18 @ 0x2a0000 │ │ │ │ andeq lr, r0, sp, asr #19 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf05f5502 │ │ │ │ @ instruction: 0x4604f4d3 │ │ │ │ @@ -188575,54 +188575,54 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ ldmvc r5!, {r6, sl, fp, pc} │ │ │ │ ldrmi sl, [r5], #-3869 @ 0xfffff0e3 │ │ │ │ - ldrhteq sp, [r1], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq lr, r1, sl, lsl r1 │ │ │ │ - ldrhteq sp, [r1], #-106 @ 0xffffff96 │ │ │ │ - rsbseq fp, r1, r2, asr #7 │ │ │ │ - rsbseq lr, r1, r4, lsl #2 │ │ │ │ - rsbseq lr, r1, lr, asr r1 │ │ │ │ - rsbseq sp, r1, lr, ror r6 │ │ │ │ - rsbseq fp, r1, r6, lsl #7 │ │ │ │ - rsbseq lr, r1, r0, asr r1 │ │ │ │ - ldrsbteq lr, [r1], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq sp, r1, r2, asr #12 │ │ │ │ - rsbseq fp, r1, sl, asr #6 │ │ │ │ - rsbseq lr, r1, r8, asr #3 │ │ │ │ - rsbseq lr, r1, r2, lsr #4 │ │ │ │ - rsbseq sp, r1, r6, lsl #12 │ │ │ │ - rsbseq fp, r1, lr, lsl #6 │ │ │ │ - rsbseq lr, r1, ip, lsl #4 │ │ │ │ - rsbseq lr, r1, r2, lsr r2 │ │ │ │ - rsbseq sp, r1, r2, asr #11 │ │ │ │ - rsbseq fp, r1, sl, asr #5 │ │ │ │ - rsbseq lr, r1, ip, lsl r2 │ │ │ │ - rsbseq lr, r1, r8, asr #4 │ │ │ │ - rsbseq sp, r1, sl, ror r5 │ │ │ │ - rsbseq fp, r1, r2, lsl #5 │ │ │ │ - rsbseq lr, r1, ip, lsr #4 │ │ │ │ - rsbseq lr, r1, r6, lsl #5 │ │ │ │ - rsbseq sp, r1, lr, lsr r5 │ │ │ │ - rsbseq fp, r1, r6, asr #4 │ │ │ │ - rsbseq lr, r1, lr, ror #4 │ │ │ │ - rsbseq lr, r1, r0, asr #5 │ │ │ │ - ldrshteq sp, [r1], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq fp, r1, r0, lsl #4 │ │ │ │ - rsbseq lr, r1, r4, lsr #5 │ │ │ │ - ldrshteq lr, [r1], #-34 @ 0xffffffde │ │ │ │ - ldrhteq sp, [r1], #-66 @ 0xffffffbe │ │ │ │ - ldrhteq fp, [r1], #-26 @ 0xffffffe6 │ │ │ │ - ldrsbteq lr, [r1], #-40 @ 0xffffffd8 │ │ │ │ - ldrshteq lr, [r1], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq sp, r1, r0, ror r4 │ │ │ │ - rsbseq fp, r1, r8, ror r1 │ │ │ │ + ldrhteq sp, [r1], #-52 @ 0xffffffcc │ │ │ │ + rsbseq lr, r1, lr, lsl r1 │ │ │ │ + ldrhteq sp, [r1], #-110 @ 0xffffff92 │ │ │ │ + rsbseq fp, r1, r6, asr #7 │ │ │ │ + rsbseq lr, r1, r8, lsl #2 │ │ │ │ + rsbseq lr, r1, r2, ror #2 │ │ │ │ + rsbseq sp, r1, r2, lsl #13 │ │ │ │ + rsbseq fp, r1, sl, lsl #7 │ │ │ │ + rsbseq lr, r1, r4, asr r1 │ │ │ │ + ldrsbteq lr, [r1], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq sp, r1, r6, asr #12 │ │ │ │ + rsbseq fp, r1, lr, asr #6 │ │ │ │ + rsbseq lr, r1, ip, asr #3 │ │ │ │ + rsbseq lr, r1, r6, lsr #4 │ │ │ │ + rsbseq sp, r1, sl, lsl #12 │ │ │ │ + rsbseq fp, r1, r2, lsl r3 │ │ │ │ + rsbseq lr, r1, r0, lsl r2 │ │ │ │ + rsbseq lr, r1, r6, lsr r2 │ │ │ │ + rsbseq sp, r1, r6, asr #11 │ │ │ │ + rsbseq fp, r1, lr, asr #5 │ │ │ │ + rsbseq lr, r1, r0, lsr #4 │ │ │ │ + rsbseq lr, r1, ip, asr #4 │ │ │ │ + rsbseq sp, r1, lr, ror r5 │ │ │ │ + rsbseq fp, r1, r6, lsl #5 │ │ │ │ + rsbseq lr, r1, r0, lsr r2 │ │ │ │ + rsbseq lr, r1, sl, lsl #5 │ │ │ │ + rsbseq sp, r1, r2, asr #10 │ │ │ │ + rsbseq fp, r1, sl, asr #4 │ │ │ │ + rsbseq lr, r1, r2, ror r2 │ │ │ │ + rsbseq lr, r1, r4, asr #5 │ │ │ │ + ldrshteq sp, [r1], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq fp, r1, r4, lsl #4 │ │ │ │ + rsbseq lr, r1, r8, lsr #5 │ │ │ │ + ldrshteq lr, [r1], #-38 @ 0xffffffda │ │ │ │ + ldrhteq sp, [r1], #-70 @ 0xffffffba │ │ │ │ + ldrhteq fp, [r1], #-30 @ 0xffffffe2 │ │ │ │ + ldrsbteq lr, [r1], #-44 @ 0xffffffd4 │ │ │ │ + ldrshteq lr, [r1], #-36 @ 0xffffffdc │ │ │ │ + rsbseq sp, r1, r4, ror r4 │ │ │ │ + rsbseq fp, r1, ip, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec21fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7feb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -188633,16 +188633,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf74c300c │ │ │ │ stmdami r5, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xffacf74c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq sp, r1, lr, ror #6 │ │ │ │ - rsbseq fp, r1, r6, ror r0 │ │ │ │ + rsbseq sp, r1, r2, ror r3 │ │ │ │ + rsbseq fp, r1, sl, ror r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ strbeq pc, [r8, ip, asr #17] @ │ │ │ │ bmi 205c67c │ │ │ │ blmi 205c888 │ │ │ │ @ instruction: 0x460c447a │ │ │ │ @@ -188768,27 +188768,27 @@ │ │ │ │ stc2l 7, cr15, [r6, #304]! @ 0x130 │ │ │ │ ldrbtmi r4, [r8], #-2065 @ 0xfffff7ef │ │ │ │ cdp2 7, 10, cr15, cr2, cr12, {2} │ │ │ │ @ instruction: 0xf746e72c │ │ │ │ svclt 0x0000eb2e │ │ │ │ rsbseq r3, sp, ip, ror #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r1, r6, ror #24 │ │ │ │ + rsbseq fp, r1, sl, ror #24 │ │ │ │ rsbseq r3, sp, r0, lsr #23 │ │ │ │ - rsbseq sp, r1, r0, lsr #5 │ │ │ │ - ldrshteq lr, [r1], #-10 │ │ │ │ - rsbseq lr, r1, r6, lsl #2 │ │ │ │ - rsbseq sp, r1, r2, lsr #4 │ │ │ │ - rsbseq sl, r1, sl, lsr #30 │ │ │ │ - rsbseq sp, r1, lr, asr #3 │ │ │ │ - ldrsbteq sl, [r1], #-236 @ 0xffffff14 │ │ │ │ - rsbseq sp, r1, lr, ror r1 │ │ │ │ - rsbseq sl, r1, ip, lsl #29 │ │ │ │ - rsbseq sp, r1, r8, asr r1 │ │ │ │ - rsbseq sl, r1, r6, lsl #6 │ │ │ │ + rsbseq sp, r1, r4, lsr #5 │ │ │ │ + ldrshteq lr, [r1], #-14 │ │ │ │ + rsbseq lr, r1, sl, lsl #2 │ │ │ │ + rsbseq sp, r1, r6, lsr #4 │ │ │ │ + rsbseq sl, r1, lr, lsr #30 │ │ │ │ + ldrsbteq sp, [r1], #-18 @ 0xffffffee │ │ │ │ + rsbseq sl, r1, r0, ror #29 │ │ │ │ + rsbseq sp, r1, r2, lsl #3 │ │ │ │ + @ instruction: 0x0071ae90 │ │ │ │ + rsbseq sp, r1, ip, asr r1 │ │ │ │ + rsbseq sl, r1, sl, lsl #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 206514 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ pkhbtmi fp, r9, r9, lsl #1 │ │ │ │ ldrne pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ @@ -189053,43 +189053,43 @@ │ │ │ │ blx fec091ae │ │ │ │ ldrbtmi r4, [r8], #-2081 @ 0xfffff7df │ │ │ │ stc2l 7, cr15, [r8], #-304 @ 0xfffffed0 │ │ │ │ @ instruction: 0xf746e63a │ │ │ │ svclt 0x0000e8f4 │ │ │ │ @ instruction: 0x007d3994 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r1, r2, lsl #20 │ │ │ │ - rsbseq sp, r1, r8, ror r0 │ │ │ │ - rsbseq sl, r1, r6, asr #4 │ │ │ │ + rsbseq fp, r1, r6, lsl #20 │ │ │ │ + rsbseq sp, r1, ip, ror r0 │ │ │ │ + rsbseq sl, r1, sl, asr #4 │ │ │ │ rsbseq r3, sp, r0, lsl r9 │ │ │ │ - ldrsbteq ip, [r1], #-244 @ 0xffffff0c │ │ │ │ - ldrsbteq sl, [r1], #-204 @ 0xffffff34 │ │ │ │ - rsbseq ip, r1, lr, lsl #31 │ │ │ │ - rsbseq ip, r1, r8, lsr #29 │ │ │ │ - ldrhteq sl, [r1], #-176 @ 0xffffff50 │ │ │ │ - rsbseq ip, r1, lr, lsl #29 │ │ │ │ - @ instruction: 0x0071ab96 │ │ │ │ - rsbseq ip, r1, r4, lsl lr │ │ │ │ - rsbseq sl, r1, ip, lsl fp │ │ │ │ - ldrsbteq ip, [r1], #-218 @ 0xffffff26 │ │ │ │ - rsbseq ip, r1, lr, asr #27 │ │ │ │ - rsbseq sl, r1, sl │ │ │ │ - ldrhteq ip, [r1], #-212 @ 0xffffff2c │ │ │ │ - ldrhteq sl, [r1], #-172 @ 0xffffff54 │ │ │ │ - @ instruction: 0x0071cd9a │ │ │ │ - rsbseq sl, r1, r0, lsr #21 │ │ │ │ - rsbseq ip, r1, ip, ror sp │ │ │ │ - rsbseq sl, r1, r2, lsl #21 │ │ │ │ - rsbseq ip, r1, r0, asr #26 │ │ │ │ - rsbseq ip, r1, lr, lsl sp │ │ │ │ - rsbseq sl, r1, r4, lsr #20 │ │ │ │ - rsbseq ip, r1, r4, lsl #26 │ │ │ │ - rsbseq sl, r1, sl, lsl #20 │ │ │ │ - rsbseq ip, r1, r4, ror #25 │ │ │ │ - @ instruction: 0x00719e92 │ │ │ │ + ldrsbteq ip, [r1], #-248 @ 0xffffff08 │ │ │ │ + rsbseq sl, r1, r0, ror #25 │ │ │ │ + @ instruction: 0x0071cf92 │ │ │ │ + rsbseq ip, r1, ip, lsr #29 │ │ │ │ + ldrhteq sl, [r1], #-180 @ 0xffffff4c │ │ │ │ + @ instruction: 0x0071ce92 │ │ │ │ + @ instruction: 0x0071ab9a │ │ │ │ + rsbseq ip, r1, r8, lsl lr │ │ │ │ + rsbseq sl, r1, r0, lsr #22 │ │ │ │ + ldrsbteq ip, [r1], #-222 @ 0xffffff22 │ │ │ │ + ldrsbteq ip, [r1], #-210 @ 0xffffff2e │ │ │ │ + rsbseq sl, r1, lr │ │ │ │ + ldrhteq ip, [r1], #-216 @ 0xffffff28 │ │ │ │ + rsbseq sl, r1, r0, asr #21 │ │ │ │ + @ instruction: 0x0071cd9e │ │ │ │ + rsbseq sl, r1, r4, lsr #21 │ │ │ │ + rsbseq ip, r1, r0, lsl #27 │ │ │ │ + rsbseq sl, r1, r6, lsl #21 │ │ │ │ + rsbseq ip, r1, r4, asr #26 │ │ │ │ + rsbseq ip, r1, r2, lsr #26 │ │ │ │ + rsbseq sl, r1, r8, lsr #20 │ │ │ │ + rsbseq ip, r1, r8, lsl #26 │ │ │ │ + rsbseq sl, r1, lr, lsl #20 │ │ │ │ + rsbseq ip, r1, r8, ror #25 │ │ │ │ + @ instruction: 0x00719e96 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5069c8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq ffd0984c │ │ │ │ @ instruction: 0x460f4cdd │ │ │ │ @ instruction: 0xf2ad49dd │ │ │ │ @@ -189311,15 +189311,15 @@ │ │ │ │ @ instruction: 0x9725b81c │ │ │ │ svclt 0x0000e04c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r3, sp, sl, ror #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, sp, sl, ror r4 │ │ │ │ - ldrhteq ip, [r1], #-166 @ 0xffffff5a │ │ │ │ + ldrhteq ip, [r1], #-170 @ 0xffffff56 │ │ │ │ bleq 38718c │ │ │ │ @ instruction: 0xf7469312 │ │ │ │ vmov.s16 lr, d10[2] │ │ │ │ blls 54e5b4 │ │ │ │ blls ff107388 │ │ │ │ blx 507480 │ │ │ │ vmov.f64 d13, #11 @ 0x40580000 3.375 │ │ │ │ @@ -189547,15 +189547,15 @@ │ │ │ │ @ instruction: 0xf1badb37 │ │ │ │ blle dcf83c │ │ │ │ ldrsbtlt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ svclt 0x0000e00c │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbseq ip, r1, r8, ror #14 │ │ │ │ + rsbseq ip, r1, ip, ror #14 │ │ │ │ strbeq lr, [sl], #2639 @ 0xa4f │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ bcc c808c │ │ │ │ ldc 4, cr4, [r3, #140] @ 0x8c │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ vsub.f64 d7, d23, d7 │ │ │ │ mrrc 11, 0, r7, r1, cr15 │ │ │ │ @@ -189794,17 +189794,17 @@ │ │ │ │ mlasle ip, r8, r5, r4 │ │ │ │ tstcc r8, r1, lsl #4 │ │ │ │ svclt 0x0000e741 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbseq sp, r1, r4, asr #4 │ │ │ │ - rsbseq ip, r1, lr, lsl #6 │ │ │ │ - rsbseq sl, r1, r6, lsl r0 │ │ │ │ + rsbseq sp, r1, r8, asr #4 │ │ │ │ + rsbseq ip, r1, r2, lsl r3 │ │ │ │ + rsbseq sl, r1, sl, lsl r0 │ │ │ │ ldrdeq pc, [ip], r6 @ │ │ │ │ ldc 4, cr4, [r0, #32] │ │ │ │ vmov.f64 d6, #80 @ 0x3e800000 0.250 │ │ │ │ vsqrt.f64 d22, d0 │ │ │ │ @ instruction: 0xf73ffa10 │ │ │ │ mrc 15, 1, sl, cr9, cr6, {3} │ │ │ │ ldrb r9, [r4, -r6, lsl #22]! │ │ │ │ @@ -190181,30 +190181,30 @@ │ │ │ │ ldrdne pc, [r8], r6 @ │ │ │ │ @ instruction: 0xf1036810 │ │ │ │ bls 79ba2c │ │ │ │ svclt 0x0000e03f │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbseq ip, r1, r6, lsl #31 │ │ │ │ - rsbseq ip, r1, lr, lsr #32 │ │ │ │ - rsbseq r9, r1, r4, lsr sp │ │ │ │ - rsbseq ip, r1, r4, lsr #27 │ │ │ │ - rsbseq fp, r1, lr, asr lr │ │ │ │ - rsbseq r9, r1, r6, ror #22 │ │ │ │ - rsbseq fp, r1, r4, lsr #28 │ │ │ │ - rsbseq r9, r1, ip, lsr #22 │ │ │ │ - rsbseq fp, r1, r8, lsl #28 │ │ │ │ - rsbseq r9, r1, r0, lsl fp │ │ │ │ - rsbseq fp, r1, r0, lsl #24 │ │ │ │ - rsbseq r9, r1, r8, lsl #18 │ │ │ │ - ldrsbteq fp, [r1], #-178 @ 0xffffff4e │ │ │ │ - ldrsbteq r9, [r1], #-138 @ 0xffffff76 │ │ │ │ - ldrhteq fp, [r1], #-182 @ 0xffffff4a │ │ │ │ - ldrhteq r9, [r1], #-142 @ 0xffffff72 │ │ │ │ + rsbseq ip, r1, sl, lsl #31 │ │ │ │ + rsbseq ip, r1, r2, lsr r0 │ │ │ │ + rsbseq r9, r1, r8, lsr sp │ │ │ │ + rsbseq ip, r1, r8, lsr #27 │ │ │ │ + rsbseq fp, r1, r2, ror #28 │ │ │ │ + rsbseq r9, r1, sl, ror #22 │ │ │ │ + rsbseq fp, r1, r8, lsr #28 │ │ │ │ + rsbseq r9, r1, r0, lsr fp │ │ │ │ + rsbseq fp, r1, ip, lsl #28 │ │ │ │ + rsbseq r9, r1, r4, lsl fp │ │ │ │ + rsbseq fp, r1, r4, lsl #24 │ │ │ │ + rsbseq r9, r1, ip, lsl #18 │ │ │ │ + ldrsbteq fp, [r1], #-182 @ 0xffffff4a │ │ │ │ + ldrsbteq r9, [r1], #-142 @ 0xffffff72 │ │ │ │ + ldrhteq fp, [r1], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r9, r1, r2, asr #17 │ │ │ │ blpl a87cec │ │ │ │ blmi b07cf0 │ │ │ │ blpl 1207f64 │ │ │ │ blpl ff248154 │ │ │ │ blhi ff248168 │ │ │ │ blx 508260 │ │ │ │ adcmi sp, sl, #8, 20 @ 0x8000 │ │ │ │ @@ -190525,48 +190525,48 @@ │ │ │ │ @ instruction: 0xeeb0e9ca │ │ │ │ vsub.f64 d9, d8, d0 │ │ │ │ @ instruction: 0xf7450b0a │ │ │ │ @ instruction: 0xeeb0e9c4 │ │ │ │ strb r8, [ip, -r0, asr #22] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq fp, r1, sl, lsl #20 │ │ │ │ - rsbseq r9, r1, r0, lsl r7 │ │ │ │ - rsbseq fp, r1, r4, asr #19 │ │ │ │ - rsbseq r9, r1, sl, asr #13 │ │ │ │ - rsbseq fp, r1, r4, lsr #19 │ │ │ │ - rsbseq r9, r1, ip, lsr #13 │ │ │ │ - rsbseq fp, r1, r8, ror r9 │ │ │ │ - rsbseq r9, r1, r0, lsl #13 │ │ │ │ - rsbseq fp, r1, ip, lsr r9 │ │ │ │ - rsbseq r9, r1, r2, asr #12 │ │ │ │ - rsbseq fp, r1, ip, lsl r9 │ │ │ │ - rsbseq r9, r1, r2, lsr #12 │ │ │ │ - rsbseq fp, r1, r0, lsl #18 │ │ │ │ - rsbseq r9, r1, r8, lsl #12 │ │ │ │ - rsbseq fp, r1, r6, asr #17 │ │ │ │ - rsbseq r9, r1, lr, asr #11 │ │ │ │ - rsbseq fp, r1, sl, lsr #17 │ │ │ │ - ldrhteq r9, [r1], #-82 @ 0xffffffae │ │ │ │ - rsbseq fp, r1, lr, ror r8 │ │ │ │ - rsbseq r9, r1, r6, lsl #11 │ │ │ │ - ldrsbteq fp, [r1], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r9, r1, r6, ror #9 │ │ │ │ - ldrhteq fp, [r1], #-114 @ 0xffffff8e │ │ │ │ - ldrhteq r9, [r1], #-74 @ 0xffffffb6 │ │ │ │ - @ instruction: 0x0071b796 │ │ │ │ - @ instruction: 0x0071949e │ │ │ │ - rsbseq fp, r1, r6, lsr #13 │ │ │ │ - rsbseq r9, r1, lr, lsr #7 │ │ │ │ - rsbseq fp, r1, sl, lsl #13 │ │ │ │ - @ instruction: 0x00719392 │ │ │ │ - rsbseq fp, r1, r8, lsl #12 │ │ │ │ - rsbseq r9, r1, r0, lsl r3 │ │ │ │ - rsbseq fp, r1, ip, ror #11 │ │ │ │ - ldrshteq r9, [r1], #-36 @ 0xffffffdc │ │ │ │ + rsbseq fp, r1, lr, lsl #20 │ │ │ │ + rsbseq r9, r1, r4, lsl r7 │ │ │ │ + rsbseq fp, r1, r8, asr #19 │ │ │ │ + rsbseq r9, r1, lr, asr #13 │ │ │ │ + rsbseq fp, r1, r8, lsr #19 │ │ │ │ + ldrhteq r9, [r1], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq fp, r1, ip, ror r9 │ │ │ │ + rsbseq r9, r1, r4, lsl #13 │ │ │ │ + rsbseq fp, r1, r0, asr #18 │ │ │ │ + rsbseq r9, r1, r6, asr #12 │ │ │ │ + rsbseq fp, r1, r0, lsr #18 │ │ │ │ + rsbseq r9, r1, r6, lsr #12 │ │ │ │ + rsbseq fp, r1, r4, lsl #18 │ │ │ │ + rsbseq r9, r1, ip, lsl #12 │ │ │ │ + rsbseq fp, r1, sl, asr #17 │ │ │ │ + ldrsbteq r9, [r1], #-82 @ 0xffffffae │ │ │ │ + rsbseq fp, r1, lr, lsr #17 │ │ │ │ + ldrhteq r9, [r1], #-86 @ 0xffffffaa │ │ │ │ + rsbseq fp, r1, r2, lsl #17 │ │ │ │ + rsbseq r9, r1, sl, lsl #11 │ │ │ │ + rsbseq fp, r1, r2, ror #15 │ │ │ │ + rsbseq r9, r1, sl, ror #9 │ │ │ │ + ldrhteq fp, [r1], #-118 @ 0xffffff8a │ │ │ │ + ldrhteq r9, [r1], #-78 @ 0xffffffb2 │ │ │ │ + @ instruction: 0x0071b79a │ │ │ │ + rsbseq r9, r1, r2, lsr #9 │ │ │ │ + rsbseq fp, r1, sl, lsr #13 │ │ │ │ + ldrhteq r9, [r1], #-50 @ 0xffffffce │ │ │ │ + rsbseq fp, r1, lr, lsl #13 │ │ │ │ + @ instruction: 0x00719396 │ │ │ │ + rsbseq fp, r1, ip, lsl #12 │ │ │ │ + rsbseq r9, r1, r4, lsl r3 │ │ │ │ + ldrshteq fp, [r1], #-80 @ 0xffffffb0 │ │ │ │ + ldrshteq r9, [r1], #-40 @ 0xffffffd8 │ │ │ │ andcs r9, r3, #23552 @ 0x5c00 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ stcge 8, cr9, [r8], #-88 @ 0xffffffa8 │ │ │ │ movweq pc, #29538 @ 0x7362 @ │ │ │ │ strls r9, [r2], #-2575 @ 0xfffff5f1 │ │ │ │ tstpcs pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ @@ -190667,26 +190667,26 @@ │ │ │ │ @ instruction: 0xf7feffc9 │ │ │ │ vsub.f64 d11, d24, d22 │ │ │ │ @ instruction: 0xf7450b00 │ │ │ │ cdp 8, 11, cr14, cr0, cr8, {5} │ │ │ │ str r8, [sl], #2880 @ 0xb40 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrsbteq fp, [r1], #-70 @ 0xffffffba │ │ │ │ - ldrsbteq r9, [r1], #-30 @ 0xffffffe2 │ │ │ │ - @ instruction: 0x0071b49e │ │ │ │ - rsbseq r9, r1, r6, lsr #3 │ │ │ │ - rsbseq fp, r1, r2, lsl #9 │ │ │ │ - rsbseq r9, r1, sl, lsl #3 │ │ │ │ - ldrshteq fp, [r1], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r9, r1, r4, lsl #2 │ │ │ │ - rsbseq fp, r1, r0, ror #7 │ │ │ │ - rsbseq r9, r1, r8, ror #1 │ │ │ │ - rsbseq fp, r1, r8, lsr #7 │ │ │ │ - ldrhteq r9, [r1], #-0 │ │ │ │ + ldrsbteq fp, [r1], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r9, r1, r2, ror #3 │ │ │ │ + rsbseq fp, r1, r2, lsr #9 │ │ │ │ + rsbseq r9, r1, sl, lsr #3 │ │ │ │ + rsbseq fp, r1, r6, lsl #9 │ │ │ │ + rsbseq r9, r1, lr, lsl #3 │ │ │ │ + rsbseq fp, r1, r0, lsl #8 │ │ │ │ + rsbseq r9, r1, r8, lsl #2 │ │ │ │ + rsbseq fp, r1, r4, ror #7 │ │ │ │ + rsbseq r9, r1, ip, ror #1 │ │ │ │ + rsbseq fp, r1, ip, lsr #7 │ │ │ │ + ldrhteq r9, [r1], #-4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1882cc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0xf8df4615 │ │ │ │ @ instruction: 0xf8df2708 │ │ │ │ @@ -191137,41 +191137,41 @@ │ │ │ │ blx 180b246 │ │ │ │ @ instruction: 0x4639481f │ │ │ │ @ instruction: 0xf74a4478 │ │ │ │ str pc, [r2, #-3095]! @ 0xfffff3e9 │ │ │ │ stmia r2!, {r2, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r1, sp, r4, ror #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq fp, [r1], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq r8, r1, r2, asr #31 │ │ │ │ - ldrshteq fp, [r1], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r8, r1, r4, lsl #30 │ │ │ │ - rsbseq fp, r1, r2, ror #3 │ │ │ │ - rsbseq r8, r1, r8, ror #29 │ │ │ │ + rsbseq fp, r1, r0, asr #5 │ │ │ │ + rsbseq r8, r1, r6, asr #31 │ │ │ │ + rsbseq fp, r1, r2, lsl #4 │ │ │ │ + rsbseq r8, r1, r8, lsl #30 │ │ │ │ + rsbseq fp, r1, r6, ror #3 │ │ │ │ + rsbseq r8, r1, ip, ror #29 │ │ │ │ rsbseq r1, sp, lr, ror sl │ │ │ │ - rsbseq fp, r1, r6, lsr r1 │ │ │ │ - rsbseq r8, r1, ip, lsr lr │ │ │ │ - rsbseq fp, r1, r6, lsl r1 │ │ │ │ - rsbseq r8, r1, ip, lsl lr │ │ │ │ - rsbseq fp, r1, r2, ror r0 │ │ │ │ - rsbseq r8, r1, r8, ror sp │ │ │ │ - rsbseq sl, r1, lr, lsl #28 │ │ │ │ - rsbseq r8, r1, r6, lsl fp │ │ │ │ - rsbseq sl, r1, sl, asr #27 │ │ │ │ - ldrsbteq r8, [r1], #-162 @ 0xffffff5e │ │ │ │ - rsbseq sl, r1, sl, lsl #27 │ │ │ │ - @ instruction: 0x00718a92 │ │ │ │ - rsbseq sl, r1, lr, asr sp │ │ │ │ - rsbseq r8, r1, r6, ror #20 │ │ │ │ - rsbseq sl, r1, r2, lsl #26 │ │ │ │ - rsbseq r8, r1, sl, lsl #20 │ │ │ │ - rsbseq sl, r1, ip, lsr #25 │ │ │ │ - ldrhteq r8, [r1], #-148 @ 0xffffff6c │ │ │ │ - rsbseq sl, r1, r4, asr #24 │ │ │ │ - rsbseq r8, r1, ip, asr #18 │ │ │ │ + rsbseq fp, r1, sl, lsr r1 │ │ │ │ + rsbseq r8, r1, r0, asr #28 │ │ │ │ + rsbseq fp, r1, sl, lsl r1 │ │ │ │ + rsbseq r8, r1, r0, lsr #28 │ │ │ │ + rsbseq fp, r1, r6, ror r0 │ │ │ │ + rsbseq r8, r1, ip, ror sp │ │ │ │ + rsbseq sl, r1, r2, lsl lr │ │ │ │ + rsbseq r8, r1, sl, lsl fp │ │ │ │ + rsbseq sl, r1, lr, asr #27 │ │ │ │ + ldrsbteq r8, [r1], #-166 @ 0xffffff5a │ │ │ │ + rsbseq sl, r1, lr, lsl #27 │ │ │ │ + @ instruction: 0x00718a96 │ │ │ │ + rsbseq sl, r1, r2, ror #26 │ │ │ │ + rsbseq r8, r1, sl, ror #20 │ │ │ │ + rsbseq sl, r1, r6, lsl #26 │ │ │ │ + rsbseq r8, r1, lr, lsl #20 │ │ │ │ + ldrhteq sl, [r1], #-192 @ 0xffffff40 │ │ │ │ + ldrhteq r8, [r1], #-152 @ 0xffffff68 │ │ │ │ + rsbseq sl, r1, r8, asr #24 │ │ │ │ + rsbseq r8, r1, r0, asr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ ldrbvs pc, [r4], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb09d │ │ │ │ @ instruction: 0x469014d4 │ │ │ │ @@ -191481,49 +191481,49 @@ │ │ │ │ @ instruction: 0xf04f4828 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf968f74a │ │ │ │ svclt 0x0000e7d0 │ │ │ │ rsbseq r1, sp, r4, asr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r1, sp, ip, lsr #8 │ │ │ │ - rsbseq sl, r1, lr, lsr #22 │ │ │ │ - rsbseq r8, r1, r4, lsr r8 │ │ │ │ - ldrhteq r7, [r1], #-220 @ 0xffffff24 │ │ │ │ - rsbseq sl, r1, lr, asr sl │ │ │ │ - rsbseq r7, r1, sl, lsl sp │ │ │ │ - ldrshteq sl, [r1], #-154 @ 0xffffff66 │ │ │ │ - rsbseq sl, r1, sl, asr r9 │ │ │ │ - rsbseq r8, r1, r2, ror #12 │ │ │ │ - rsbseq sl, r1, r8, lsr r9 │ │ │ │ - rsbseq r7, r1, r0, lsr #24 │ │ │ │ - rsbseq sl, r1, r2, lsl r9 │ │ │ │ - rsbseq r7, r1, lr, lsr #24 │ │ │ │ - rsbseq sl, r1, ip, ror #17 │ │ │ │ - rsbseq r7, r1, r2, asr #24 │ │ │ │ - rsbseq sl, r1, r2, ror #16 │ │ │ │ - rsbseq fp, r1, sl, ror #14 │ │ │ │ - rsbseq sl, r1, sl, lsr #16 │ │ │ │ - rsbseq sl, r1, ip, lsl #16 │ │ │ │ - rsbseq r7, r1, r8, lsr #23 │ │ │ │ - ldrhteq sl, [r1], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r7, r1, sl, lsl #23 │ │ │ │ - rsbseq sl, r1, r2, lsr #15 │ │ │ │ - rsbseq r8, r1, sl, lsr #9 │ │ │ │ - rsbseq sl, r1, r6, lsl #15 │ │ │ │ - rsbseq r7, r1, r2, lsl sl │ │ │ │ - rsbseq sl, r1, r0, ror #14 │ │ │ │ - rsbseq r8, r1, r8, ror #8 │ │ │ │ - rsbseq sl, r1, r4, asr #14 │ │ │ │ - rsbseq r8, r1, sl, asr #8 │ │ │ │ - rsbseq sl, r1, r0, lsr #14 │ │ │ │ - rsbseq r8, r1, r6, lsr #8 │ │ │ │ - rsbseq sl, r1, r4, lsl #14 │ │ │ │ - rsbseq r8, r1, sl, lsl #8 │ │ │ │ - rsbseq sl, r1, r8, ror #13 │ │ │ │ - rsbseq r8, r1, lr, ror #7 │ │ │ │ + rsbseq sl, r1, r2, lsr fp │ │ │ │ + rsbseq r8, r1, r8, lsr r8 │ │ │ │ + rsbseq r7, r1, r0, asr #27 │ │ │ │ + rsbseq sl, r1, r2, ror #20 │ │ │ │ + rsbseq r7, r1, lr, lsl sp │ │ │ │ + ldrshteq sl, [r1], #-158 @ 0xffffff62 │ │ │ │ + rsbseq sl, r1, lr, asr r9 │ │ │ │ + rsbseq r8, r1, r6, ror #12 │ │ │ │ + rsbseq sl, r1, ip, lsr r9 │ │ │ │ + rsbseq r7, r1, r4, lsr #24 │ │ │ │ + rsbseq sl, r1, r6, lsl r9 │ │ │ │ + rsbseq r7, r1, r2, lsr ip │ │ │ │ + ldrshteq sl, [r1], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r7, r1, r6, asr #24 │ │ │ │ + rsbseq sl, r1, r6, ror #16 │ │ │ │ + rsbseq fp, r1, lr, ror #14 │ │ │ │ + rsbseq sl, r1, lr, lsr #16 │ │ │ │ + rsbseq sl, r1, r0, lsl r8 │ │ │ │ + rsbseq r7, r1, ip, lsr #23 │ │ │ │ + rsbseq sl, r1, r2, asr #15 │ │ │ │ + rsbseq r7, r1, lr, lsl #23 │ │ │ │ + rsbseq sl, r1, r6, lsr #15 │ │ │ │ + rsbseq r8, r1, lr, lsr #9 │ │ │ │ + rsbseq sl, r1, sl, lsl #15 │ │ │ │ + rsbseq r7, r1, r6, lsl sl │ │ │ │ + rsbseq sl, r1, r4, ror #14 │ │ │ │ + rsbseq r8, r1, ip, ror #8 │ │ │ │ + rsbseq sl, r1, r8, asr #14 │ │ │ │ + rsbseq r8, r1, lr, asr #8 │ │ │ │ + rsbseq sl, r1, r4, lsr #14 │ │ │ │ + rsbseq r8, r1, sl, lsr #8 │ │ │ │ + rsbseq sl, r1, r8, lsl #14 │ │ │ │ + rsbseq r8, r1, lr, lsl #8 │ │ │ │ + rsbseq sl, r1, ip, ror #13 │ │ │ │ + ldrshteq r8, [r1], #-50 @ 0xffffffce │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 408fe0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ ldcmi 0, cr11, [pc], #652 @ cddc4 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @@ -191715,16 +191715,16 @@ │ │ │ │ tstls r1, #75776 @ 0x12800 │ │ │ │ svclt 0x0000e6c1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq r0, [sp], #-228 @ 0xffffff1c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, sp, r0, ror #24 │ │ │ │ - rsbseq sl, r1, r0, lsl #7 │ │ │ │ - rsbseq fp, r1, lr, lsr #5 │ │ │ │ + rsbseq sl, r1, r4, lsl #7 │ │ │ │ + ldrhteq fp, [r1], #-34 @ 0xffffffde │ │ │ │ vldrvs d9, [fp, #76] @ 0x4c │ │ │ │ @ instruction: 0xd1ab2b00 │ │ │ │ svccc 0x00fff1bc │ │ │ │ @ instruction: 0xf8d4bf04 │ │ │ │ tstls r2, #248 @ 0xf8 │ │ │ │ msrhi CPSR_xc, r0 │ │ │ │ eorne pc, ip, r9, asr r8 @ │ │ │ │ @@ -192039,30 +192039,30 @@ │ │ │ │ mcrr2 7, 4, pc, lr, cr9 @ │ │ │ │ @ instruction: 0x46414815 │ │ │ │ @ instruction: 0xf7494478 │ │ │ │ ldr pc, [r3, #-3337]! @ 0xfffff2f7 │ │ │ │ ldmib r4, {r0, r1, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - @ instruction: 0x0071a29e │ │ │ │ - ldrsbteq sl, [r1], #-6 │ │ │ │ - ldrsbteq r7, [r1], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r9, r1, r6, lsl pc │ │ │ │ - rsbseq r7, r1, lr, lsl ip │ │ │ │ - rsbseq r9, r1, r8, asr #29 │ │ │ │ - rsbseq r9, r1, r0, asr #29 │ │ │ │ - rsbseq r7, r1, r6, asr #23 │ │ │ │ - @ instruction: 0x00719e9a │ │ │ │ - rsbseq r7, r1, r2, lsr #23 │ │ │ │ - rsbseq r9, r1, r2, lsl #29 │ │ │ │ - rsbseq r7, r1, r8, lsl #23 │ │ │ │ - rsbseq r9, r1, ip, asr lr │ │ │ │ - rsbseq r7, r1, r4, ror #22 │ │ │ │ - rsbseq r9, r1, r8, lsr #28 │ │ │ │ - rsbseq r7, r1, r0, lsr fp │ │ │ │ + rsbseq sl, r1, r2, lsr #5 │ │ │ │ + ldrsbteq sl, [r1], #-10 │ │ │ │ + rsbseq r7, r1, r2, ror #27 │ │ │ │ + rsbseq r9, r1, sl, lsl pc │ │ │ │ + rsbseq r7, r1, r2, lsr #24 │ │ │ │ + rsbseq r9, r1, ip, asr #29 │ │ │ │ + rsbseq r9, r1, r4, asr #29 │ │ │ │ + rsbseq r7, r1, sl, asr #23 │ │ │ │ + @ instruction: 0x00719e9e │ │ │ │ + rsbseq r7, r1, r6, lsr #23 │ │ │ │ + rsbseq r9, r1, r6, lsl #29 │ │ │ │ + rsbseq r7, r1, ip, lsl #23 │ │ │ │ + rsbseq r9, r1, r0, ror #28 │ │ │ │ + rsbseq r7, r1, r8, ror #22 │ │ │ │ + rsbseq r9, r1, ip, lsr #28 │ │ │ │ + rsbseq r7, r1, r4, lsr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 409854 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4617b0b7 │ │ │ │ @ instruction: 0x460d4af9 │ │ │ │ @@ -192310,15 +192310,15 @@ │ │ │ │ andsls r3, r4, #268435456 @ 0x10000000 │ │ │ │ blgt 140a070 │ │ │ │ add r3, r3, r1, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r0, sp, r8, asr r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r1, r8, lsl #26 │ │ │ │ + rsbseq r9, r1, ip, lsl #26 │ │ │ │ @ instruction: 0x3102f895 │ │ │ │ ldmdbls sl, {r9, sp} │ │ │ │ ldreq r6, [r9, sl] │ │ │ │ bls b837bc │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ blls 5a6804 │ │ │ │ movwcc r9, #6681 @ 0x1a19 │ │ │ │ @@ -192583,19 +192583,19 @@ │ │ │ │ blvc 18a00c │ │ │ │ blvc ff10a6a0 │ │ │ │ blx 50a794 │ │ │ │ mrcge 5, 3, APSR_nzcv, cr14, cr15, {3} │ │ │ │ ldmib r3, {r8, r9, sp}^ │ │ │ │ cdple 3, 15, cr2, cr15, cr0, {1} │ │ │ │ ... │ │ │ │ - rsbseq r9, r1, ip, ror #18 │ │ │ │ + rsbseq r9, r1, r0, ror r9 │ │ │ │ ldrshteq r0, [sp], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r1, lr, lsr #11 │ │ │ │ - rsbseq r3, r1, r8, asr #32 │ │ │ │ + ldrhteq r9, [r1], #-82 @ 0xffffffae │ │ │ │ + rsbseq r3, r1, ip, asr #32 │ │ │ │ @ instruction: 0x9324461a │ │ │ │ andsls r4, r4, #3145728 @ 0x300000 │ │ │ │ eorls r9, r3, #-536870911 @ 0xe0000001 │ │ │ │ @ instruction: 0xf5039216 │ │ │ │ ldc 3, cr6, [sl, #696] @ 0x2b8 │ │ │ │ vldr d7, [r3] │ │ │ │ vmov.f64 d0, #16 @ 0x40800000 4.0 │ │ │ │ @@ -193457,67 +193457,67 @@ │ │ │ │ vtst.8 d20, d3, d25 │ │ │ │ ldrbtmi r6, [r8], #-277 @ 0xfffffeeb │ │ │ │ @ instruction: 0xf748300c │ │ │ │ ldmdami r7!, {r0, r1, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf9e6f748 │ │ │ │ svclt 0x0046f7fe │ │ │ │ - rsbseq r9, r1, r0, asr r4 │ │ │ │ - rsbseq r2, r1, r8, ror #29 │ │ │ │ - rsbseq r9, r1, ip, lsr #5 │ │ │ │ - rsbseq r9, r1, sl, lsl #3 │ │ │ │ - @ instruction: 0x00716e90 │ │ │ │ - rsbseq r8, r1, r4, lsl #30 │ │ │ │ - rsbseq r9, r1, r0, lsr lr │ │ │ │ - rsbseq r8, r1, r2, ror #29 │ │ │ │ - rsbseq r9, r1, lr, lsl #28 │ │ │ │ - rsbseq r8, r1, r0, lsl lr │ │ │ │ - rsbseq r6, r1, r6, lsl fp │ │ │ │ - rsbseq r8, r1, r8, asr #25 │ │ │ │ - rsbseq r6, r1, lr, asr #19 │ │ │ │ - rsbseq r8, r1, lr, lsr #23 │ │ │ │ - ldrhteq r6, [r1], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r8, r1, lr, lsl #20 │ │ │ │ - rsbseq r9, r1, r2, lsr r9 │ │ │ │ - ldrsbteq r8, [r1], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r6, r1, r6, ror #13 │ │ │ │ - rsbseq r8, r1, r0, asr #19 │ │ │ │ - rsbseq r6, r1, r8, asr #13 │ │ │ │ - rsbseq r8, r1, r2, lsr #19 │ │ │ │ - rsbseq r6, r1, sl, lsr #13 │ │ │ │ - rsbseq r8, r1, r8, ror r9 │ │ │ │ - rsbseq r6, r1, lr, ror r6 │ │ │ │ - rsbseq r8, r1, ip, asr r9 │ │ │ │ - rsbseq r6, r1, r2, ror #12 │ │ │ │ - rsbseq r8, r1, r2, asr #18 │ │ │ │ - rsbseq r6, r1, r8, asr #12 │ │ │ │ - rsbseq r8, r1, r8, lsr #18 │ │ │ │ - rsbseq r6, r1, lr, lsr #12 │ │ │ │ - rsbseq r8, r1, lr, lsl #18 │ │ │ │ - rsbseq r6, r1, r4, lsl r6 │ │ │ │ - ldrshteq r8, [r1], #-128 @ 0xffffff80 │ │ │ │ - ldrshteq r6, [r1], #-88 @ 0xffffffa8 │ │ │ │ - ldrsbteq r8, [r1], #-134 @ 0xffffff7a │ │ │ │ - ldrsbteq r6, [r1], #-92 @ 0xffffffa4 │ │ │ │ - ldrhteq r8, [r1], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r6, r1, r0, asr #11 │ │ │ │ - @ instruction: 0x0071889a │ │ │ │ - rsbseq r6, r1, r2, lsr #11 │ │ │ │ - rsbseq r8, r1, ip, ror r8 │ │ │ │ - rsbseq r6, r1, r4, lsl #11 │ │ │ │ - rsbseq r8, r1, lr, asr r8 │ │ │ │ - rsbseq r6, r1, r6, ror #10 │ │ │ │ - rsbseq r8, r1, r0, asr #16 │ │ │ │ - rsbseq r6, r1, r8, asr #10 │ │ │ │ - rsbseq r8, r1, r2, lsr #16 │ │ │ │ - rsbseq r6, r1, sl, lsr #10 │ │ │ │ - rsbseq r8, r1, r4, lsl #16 │ │ │ │ - rsbseq r6, r1, ip, lsl #10 │ │ │ │ - rsbseq r8, r1, r2, ror #15 │ │ │ │ - rsbseq r6, r1, sl, ror #9 │ │ │ │ + rsbseq r9, r1, r4, asr r4 │ │ │ │ + rsbseq r2, r1, ip, ror #29 │ │ │ │ + ldrhteq r9, [r1], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r9, r1, lr, lsl #3 │ │ │ │ + @ instruction: 0x00716e94 │ │ │ │ + rsbseq r8, r1, r8, lsl #30 │ │ │ │ + rsbseq r9, r1, r4, lsr lr │ │ │ │ + rsbseq r8, r1, r6, ror #29 │ │ │ │ + rsbseq r9, r1, r2, lsl lr │ │ │ │ + rsbseq r8, r1, r4, lsl lr │ │ │ │ + rsbseq r6, r1, sl, lsl fp │ │ │ │ + rsbseq r8, r1, ip, asr #25 │ │ │ │ + ldrsbteq r6, [r1], #-146 @ 0xffffff6e │ │ │ │ + ldrhteq r8, [r1], #-178 @ 0xffffff4e │ │ │ │ + ldrhteq r6, [r1], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r8, r1, r2, lsl sl │ │ │ │ + rsbseq r9, r1, r6, lsr r9 │ │ │ │ + rsbseq r8, r1, r2, ror #19 │ │ │ │ + rsbseq r6, r1, sl, ror #13 │ │ │ │ + rsbseq r8, r1, r4, asr #19 │ │ │ │ + rsbseq r6, r1, ip, asr #13 │ │ │ │ + rsbseq r8, r1, r6, lsr #19 │ │ │ │ + rsbseq r6, r1, lr, lsr #13 │ │ │ │ + rsbseq r8, r1, ip, ror r9 │ │ │ │ + rsbseq r6, r1, r2, lsl #13 │ │ │ │ + rsbseq r8, r1, r0, ror #18 │ │ │ │ + rsbseq r6, r1, r6, ror #12 │ │ │ │ + rsbseq r8, r1, r6, asr #18 │ │ │ │ + rsbseq r6, r1, ip, asr #12 │ │ │ │ + rsbseq r8, r1, ip, lsr #18 │ │ │ │ + rsbseq r6, r1, r2, lsr r6 │ │ │ │ + rsbseq r8, r1, r2, lsl r9 │ │ │ │ + rsbseq r6, r1, r8, lsl r6 │ │ │ │ + ldrshteq r8, [r1], #-132 @ 0xffffff7c │ │ │ │ + ldrshteq r6, [r1], #-92 @ 0xffffffa4 │ │ │ │ + ldrsbteq r8, [r1], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r6, r1, r0, ror #11 │ │ │ │ + ldrhteq r8, [r1], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r6, r1, r4, asr #11 │ │ │ │ + @ instruction: 0x0071889e │ │ │ │ + rsbseq r6, r1, r6, lsr #11 │ │ │ │ + rsbseq r8, r1, r0, lsl #17 │ │ │ │ + rsbseq r6, r1, r8, lsl #11 │ │ │ │ + rsbseq r8, r1, r2, ror #16 │ │ │ │ + rsbseq r6, r1, sl, ror #10 │ │ │ │ + rsbseq r8, r1, r4, asr #16 │ │ │ │ + rsbseq r6, r1, ip, asr #10 │ │ │ │ + rsbseq r8, r1, r6, lsr #16 │ │ │ │ + rsbseq r6, r1, lr, lsr #10 │ │ │ │ + rsbseq r8, r1, r8, lsl #16 │ │ │ │ + rsbseq r6, r1, r0, lsl r5 │ │ │ │ + rsbseq r8, r1, r6, ror #15 │ │ │ │ + rsbseq r6, r1, lr, ror #9 │ │ │ │ ldmdami r6, {r0, r1, r7, r9, sl, lr} │ │ │ │ @ instruction: 0x51a3f243 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8b2f748 │ │ │ │ @ instruction: 0x46594813 │ │ │ │ @ instruction: 0xf7484478 │ │ │ │ @ instruction: 0xf7fef96d │ │ │ │ @@ -193533,20 +193533,20 @@ │ │ │ │ mvnpl pc, r3, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf894f748 │ │ │ │ ldrbmi r4, [r9], -r8, lsl #16 │ │ │ │ @ instruction: 0xf7484478 │ │ │ │ @ instruction: 0xf7fef94f │ │ │ │ svclt 0x0000beaf │ │ │ │ - ldrshteq r8, [r1], #-96 @ 0xffffffa0 │ │ │ │ - ldrshteq r6, [r1], #-56 @ 0xffffffc8 │ │ │ │ - ldrsbteq r8, [r1], #-98 @ 0xffffff9e │ │ │ │ - ldrsbteq r6, [r1], #-58 @ 0xffffffc6 │ │ │ │ - ldrhteq r8, [r1], #-100 @ 0xffffff9c │ │ │ │ - ldrhteq r6, [r1], #-60 @ 0xffffffc4 │ │ │ │ + ldrshteq r8, [r1], #-100 @ 0xffffff9c │ │ │ │ + ldrshteq r6, [r1], #-60 @ 0xffffffc4 │ │ │ │ + ldrsbteq r8, [r1], #-102 @ 0xffffff9a │ │ │ │ + ldrsbteq r6, [r1], #-62 @ 0xffffffc2 │ │ │ │ + ldrhteq r8, [r1], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r6, r1, r0, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec26cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ stmib sp, {r0, r4, sl, fp, ip, pc}^ │ │ │ │ @@ -193566,16 +193566,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf854f748 │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7484478 │ │ │ │ blls 44df74 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r8, r1, r4, lsr r6 │ │ │ │ - rsbseq r6, r1, ip, lsr r3 │ │ │ │ + rsbseq r8, r1, r8, lsr r6 │ │ │ │ + rsbseq r6, r1, r0, asr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 20b008 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ strvs pc, [r8], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @@ -193866,40 +193866,40 @@ │ │ │ │ @ instruction: 0xf747300c │ │ │ │ ldmdami lr, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7474478 │ │ │ │ @ instruction: 0xe7c4feb7 │ │ │ │ rsbseq lr, ip, r6, lsr #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r1, r4, ror r5 │ │ │ │ - rsbseq r8, r1, r0, ror r4 │ │ │ │ + rsbseq r8, r1, r8, ror r5 │ │ │ │ + rsbseq r8, r1, r4, ror r4 │ │ │ │ rsbseq lr, ip, r0, lsr #26 │ │ │ │ - rsbseq r8, r1, r0, lsl r4 │ │ │ │ - rsbseq r6, r1, r8, lsl r1 │ │ │ │ - ldrhteq r8, [r1], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r6, r1, r6, asr #1 │ │ │ │ - rsbseq r8, r1, r2, asr r3 │ │ │ │ - rsbseq r6, r1, sl, asr r0 │ │ │ │ - ldrhteq r8, [r1], #-34 @ 0xffffffde │ │ │ │ - ldrhteq r5, [r1], #-250 @ 0xffffff06 │ │ │ │ - @ instruction: 0x00718294 │ │ │ │ - @ instruction: 0x00715f9c │ │ │ │ - rsbseq r8, r1, r4, asr r2 │ │ │ │ - rsbseq r8, r1, r6, lsl r2 │ │ │ │ - rsbseq r5, r1, lr, lsl pc │ │ │ │ - ldrshteq r8, [r1], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r5, r1, r0, lsl #30 │ │ │ │ - ldrsbteq r8, [r1], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r5, r1, r2, ror #29 │ │ │ │ - ldrhteq r8, [r1], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r5, r1, r4, asr #29 │ │ │ │ - rsbseq r8, r1, r2, lsr #3 │ │ │ │ - rsbseq r5, r1, r8, lsr #29 │ │ │ │ - rsbseq r8, r1, r6, lsl #3 │ │ │ │ - rsbseq r5, r1, ip, lsl #29 │ │ │ │ + rsbseq r8, r1, r4, lsl r4 │ │ │ │ + rsbseq r6, r1, ip, lsl r1 │ │ │ │ + rsbseq r8, r1, r2, asr #7 │ │ │ │ + rsbseq r6, r1, sl, asr #1 │ │ │ │ + rsbseq r8, r1, r6, asr r3 │ │ │ │ + rsbseq r6, r1, lr, asr r0 │ │ │ │ + ldrhteq r8, [r1], #-38 @ 0xffffffda │ │ │ │ + ldrhteq r5, [r1], #-254 @ 0xffffff02 │ │ │ │ + @ instruction: 0x00718298 │ │ │ │ + rsbseq r5, r1, r0, lsr #31 │ │ │ │ + rsbseq r8, r1, r8, asr r2 │ │ │ │ + rsbseq r8, r1, sl, lsl r2 │ │ │ │ + rsbseq r5, r1, r2, lsr #30 │ │ │ │ + ldrshteq r8, [r1], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r5, r1, r4, lsl #30 │ │ │ │ + rsbseq r8, r1, r0, ror #3 │ │ │ │ + rsbseq r5, r1, r6, ror #29 │ │ │ │ + rsbseq r8, r1, r2, asr #3 │ │ │ │ + rsbseq r5, r1, r8, asr #29 │ │ │ │ + rsbseq r8, r1, r6, lsr #3 │ │ │ │ + rsbseq r5, r1, ip, lsr #29 │ │ │ │ + rsbseq r8, r1, sl, lsl #3 │ │ │ │ + @ instruction: 0x00715e90 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 18b518 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ pkhbtmi fp, r0, r3, lsl #1 │ │ │ │ ldrmi r4, [r5], -r9, lsl #13 │ │ │ │ @@ -194007,31 +194007,31 @@ │ │ │ │ stc2l 7, cr15, [r4], #284 @ 0x11c │ │ │ │ ldrbtmi r4, [r8], #-2069 @ 0xfffff7eb │ │ │ │ stc2 7, cr15, [r0, #284]! @ 0x11c │ │ │ │ svclt 0x0000e758 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r6, r1, r8, lsl sl │ │ │ │ - ldrshteq r6, [r1], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r6, r1, r2, ror #19 │ │ │ │ - rsbseq r6, r1, r4, asr #19 │ │ │ │ - rsbseq r6, r1, r8, lsr #19 │ │ │ │ - ldrshteq r7, [r1], #-242 @ 0xffffff0e │ │ │ │ - ldrshteq r5, [r1], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r7, r1, sl, asr #31 │ │ │ │ - rsbseq r8, r1, r0, lsl pc │ │ │ │ - rsbseq r7, r1, lr, lsr #31 │ │ │ │ - ldrshteq r8, [r1], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r7, r1, sl, lsl #31 │ │ │ │ - ldrsbteq r8, [r1], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r7, r1, r0, ror pc │ │ │ │ - ldrhteq r8, [r1], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r7, r1, r4, asr pc │ │ │ │ - @ instruction: 0x00718e9a │ │ │ │ + rsbseq r6, r1, ip, lsl sl │ │ │ │ + rsbseq r6, r1, r2, lsl #20 │ │ │ │ + rsbseq r6, r1, r6, ror #19 │ │ │ │ + rsbseq r6, r1, r8, asr #19 │ │ │ │ + rsbseq r6, r1, ip, lsr #19 │ │ │ │ + ldrshteq r7, [r1], #-246 @ 0xffffff0a │ │ │ │ + ldrshteq r5, [r1], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r7, r1, lr, asr #31 │ │ │ │ + rsbseq r8, r1, r4, lsl pc │ │ │ │ + ldrhteq r7, [r1], #-242 @ 0xffffff0e │ │ │ │ + ldrshteq r8, [r1], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r7, r1, lr, lsl #31 │ │ │ │ + ldrsbteq r8, [r1], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r7, r1, r4, ror pc │ │ │ │ + ldrhteq r8, [r1], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r7, r1, r8, asr pc │ │ │ │ + @ instruction: 0x00718e9e │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 20b728 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xf8df4617 │ │ │ │ @ instruction: 0xf8df2574 │ │ │ │ @@ -194381,54 +194381,54 @@ │ │ │ │ stmiavs sl!, {r0, r2, r3, r5, fp, lr} │ │ │ │ ldrsbne pc, [r4], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf7474478 │ │ │ │ @ instruction: 0xe778fab3 │ │ │ │ svc 0x003ef740 │ │ │ │ rsbseq lr, ip, r8, lsl #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r6, [r1], #-114 @ 0xffffff8e │ │ │ │ + ldrshteq r6, [r1], #-118 @ 0xffffff8a │ │ │ │ rsbseq lr, ip, r2, lsr #14 │ │ │ │ - rsbseq r7, r1, lr, lsr #28 │ │ │ │ - rsbseq r5, r1, r4, lsr fp │ │ │ │ - ldrsbteq r7, [r1], #-222 @ 0xffffff22 │ │ │ │ - ldrshteq r7, [r1], #-194 @ 0xffffff3e │ │ │ │ - ldrshteq r5, [r1], #-154 @ 0xffffff66 │ │ │ │ - ldrsbteq r7, [r1], #-196 @ 0xffffff3c │ │ │ │ - ldrsbteq r5, [r1], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r7, r1, r4, asr ip │ │ │ │ - rsbseq r5, r1, sl, asr r9 │ │ │ │ - ldrshteq r7, [r1], #-182 @ 0xffffff4a │ │ │ │ - ldrshteq r5, [r1], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r7, r1, r2, lsl #23 │ │ │ │ - rsbseq r5, r1, sl, lsl #17 │ │ │ │ - rsbseq r7, r1, r6, ror #22 │ │ │ │ - rsbseq r5, r1, ip, ror #16 │ │ │ │ - rsbseq r7, r1, r8, lsr fp │ │ │ │ - rsbseq r5, r1, r0, asr #16 │ │ │ │ - ldrshteq r7, [r1], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r7, r1, ip, ror #21 │ │ │ │ - ldrshteq r5, [r1], #-114 @ 0xffffff8e │ │ │ │ - ldrsbteq r7, [r1], #-160 @ 0xffffff60 │ │ │ │ - ldrsbteq r5, [r1], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r7, r1, r2, lsr lr │ │ │ │ + rsbseq r5, r1, r8, lsr fp │ │ │ │ + rsbseq r7, r1, r2, ror #27 │ │ │ │ + ldrshteq r7, [r1], #-198 @ 0xffffff3a │ │ │ │ + ldrshteq r5, [r1], #-158 @ 0xffffff62 │ │ │ │ + ldrsbteq r7, [r1], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r5, r1, r0, ror #19 │ │ │ │ + rsbseq r7, r1, r8, asr ip │ │ │ │ + rsbseq r5, r1, lr, asr r9 │ │ │ │ + ldrshteq r7, [r1], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r5, r1, r2, lsl #18 │ │ │ │ + rsbseq r7, r1, r6, lsl #23 │ │ │ │ + rsbseq r5, r1, lr, lsl #17 │ │ │ │ + rsbseq r7, r1, sl, ror #22 │ │ │ │ + rsbseq r5, r1, r0, ror r8 │ │ │ │ + rsbseq r7, r1, ip, lsr fp │ │ │ │ + rsbseq r5, r1, r4, asr #16 │ │ │ │ + rsbseq r7, r1, r0, lsl #22 │ │ │ │ + ldrshteq r7, [r1], #-160 @ 0xffffff60 │ │ │ │ + ldrshteq r5, [r1], #-118 @ 0xffffff8a │ │ │ │ + ldrsbteq r7, [r1], #-164 @ 0xffffff5c │ │ │ │ + ldrsbteq r5, [r1], #-122 @ 0xffffff86 │ │ │ │ + @ instruction: 0x00717a94 │ │ │ │ @ instruction: 0x00717a90 │ │ │ │ - rsbseq r7, r1, ip, lsl #21 │ │ │ │ - rsbseq r8, r1, r8, ror #19 │ │ │ │ + rsbseq r8, r1, ip, ror #19 │ │ │ │ + rsbseq r7, r1, sl, asr #20 │ │ │ │ rsbseq r7, r1, r6, asr #20 │ │ │ │ - rsbseq r7, r1, r2, asr #20 │ │ │ │ - rsbseq r8, r1, r6, asr #20 │ │ │ │ - rsbseq r7, r1, r4, lsr #20 │ │ │ │ - rsbseq r8, r1, sl, ror #18 │ │ │ │ - rsbseq r7, r1, ip, lsl #20 │ │ │ │ - ldrsbteq r4, [r1], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r8, r1, sl, asr #20 │ │ │ │ + rsbseq r7, r1, r8, lsr #20 │ │ │ │ + rsbseq r8, r1, lr, ror #18 │ │ │ │ + rsbseq r7, r1, r0, lsl sl │ │ │ │ + rsbseq r4, r1, r0, ror #23 │ │ │ │ + rsbseq r7, r1, lr, asr #19 │ │ │ │ rsbseq r7, r1, sl, asr #19 │ │ │ │ - rsbseq r7, r1, r6, asr #19 │ │ │ │ - rsbseq r8, r1, r2, lsr #18 │ │ │ │ + rsbseq r8, r1, r6, lsr #18 │ │ │ │ + rsbseq r7, r1, r8, lsl #19 │ │ │ │ rsbseq r7, r1, r4, lsl #19 │ │ │ │ - rsbseq r7, r1, r0, lsl #19 │ │ │ │ - rsbseq r8, r1, r4, lsl #19 │ │ │ │ + rsbseq r8, r1, r8, lsl #19 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 20bd5c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r4, sp, r5, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -194543,20 +194543,20 @@ │ │ │ │ @ instruction: 0xf04f4150 │ │ │ │ ldrbtmi r3, [r8], #-1791 @ 0xfffff901 │ │ │ │ @ instruction: 0xf747300c │ │ │ │ stmdami r8, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7474478 │ │ │ │ str pc, [r2, -r9, ror #18]! │ │ │ │ - rsbseq r7, r1, r6, asr #15 │ │ │ │ - rsbseq r5, r1, lr, asr #9 │ │ │ │ - rsbseq r7, r1, r2, lsr r7 │ │ │ │ - rsbseq r5, r1, sl, lsr r4 │ │ │ │ - rsbseq r7, r1, sl, ror #13 │ │ │ │ - ldrshteq r5, [r1], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r7, r1, sl, asr #15 │ │ │ │ + ldrsbteq r5, [r1], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r7, r1, r6, lsr r7 │ │ │ │ + rsbseq r5, r1, lr, lsr r4 │ │ │ │ + rsbseq r7, r1, lr, ror #13 │ │ │ │ + ldrshteq r5, [r1], #-52 @ 0xffffffcc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 20bf5c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ strmi r6, [pc], -r8, asr #17 │ │ │ │ @@ -194652,25 +194652,25 @@ │ │ │ │ ldr r9, [sl, r1, lsl #22] │ │ │ │ vadd.i8 d20, d4, d14 │ │ │ │ ldrbtmi r7, [r8], #-336 @ 0xfffffeb0 │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami ip, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7474478 │ │ │ │ ldr pc, [r4, pc, lsl #17]! │ │ │ │ - ldrsbteq r5, [r1], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r7, r1, r6, asr #11 │ │ │ │ - rsbseq r4, r1, ip, asr #21 │ │ │ │ - @ instruction: 0x00717594 │ │ │ │ - @ instruction: 0x0071529c │ │ │ │ - rsbseq r7, r1, r6, ror r5 │ │ │ │ - rsbseq r5, r1, lr, ror r2 │ │ │ │ - rsbseq r7, r1, lr, asr #10 │ │ │ │ - rsbseq r5, r1, r6, asr r2 │ │ │ │ - rsbseq r7, r1, r2, lsr r5 │ │ │ │ - rsbseq r8, r1, r8, ror r4 │ │ │ │ + ldrsbteq r5, [r1], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r7, r1, sl, asr #11 │ │ │ │ + ldrsbteq r4, [r1], #-160 @ 0xffffff60 │ │ │ │ + @ instruction: 0x00717598 │ │ │ │ + rsbseq r5, r1, r0, lsr #5 │ │ │ │ + rsbseq r7, r1, sl, ror r5 │ │ │ │ + rsbseq r5, r1, r2, lsl #5 │ │ │ │ + rsbseq r7, r1, r2, asr r5 │ │ │ │ + rsbseq r5, r1, sl, asr r2 │ │ │ │ + rsbseq r7, r1, r6, lsr r5 │ │ │ │ + rsbseq r8, r1, ip, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec27e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #448] @ d0e34 │ │ │ │ addlt r0, r3, lr, lsl #22 │ │ │ │ @ instruction: 0xff10f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ @@ -194682,16 +194682,16 @@ │ │ │ │ @ instruction: 0xff9ef746 │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7474478 │ │ │ │ blls 14ee08 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ ... │ │ │ │ - rsbseq r7, r1, r8, asr #9 │ │ │ │ - ldrsbteq r5, [r1], #-16 │ │ │ │ + rsbseq r7, r1, ip, asr #9 │ │ │ │ + ldrsbteq r5, [r1], #-20 @ 0xffffffec │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec27ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d3, d12 │ │ │ │ stmdbmi lr, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7414479 │ │ │ │ @@ -194704,17 +194704,17 @@ │ │ │ │ stmdami r8, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7474478 │ │ │ │ ldc 8, cr15, [pc, #180] @ d0db0 │ │ │ │ vldrlt d0, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r5, r1, r4, asr #27 │ │ │ │ - rsbseq r7, r1, lr, ror #8 │ │ │ │ - ldrhteq r8, [r1], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r5, r1, r8, asr #27 │ │ │ │ + rsbseq r7, r1, r2, ror r4 │ │ │ │ + ldrhteq r8, [r1], #-56 @ 0xffffffc8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec27f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d3, d12 │ │ │ │ stmdbmi sp, {r0, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7414479 │ │ │ │ @@ -194726,17 +194726,17 @@ │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami r7, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ ldc 15, cr15, [pc, #1020] @ d1154 │ │ │ │ vldrlt d0, [r0, #-4] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r5, r1, r8, ror #26 │ │ │ │ - rsbseq r7, r1, r2, lsl r4 │ │ │ │ - rsbseq r8, r1, r8, asr r3 │ │ │ │ + rsbseq r5, r1, ip, ror #26 │ │ │ │ + rsbseq r7, r1, r6, lsl r4 │ │ │ │ + rsbseq r8, r1, ip, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec27f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ stc 6, cr4, [sp, #48] @ 0x30 │ │ │ │ vqrdmulh.s32 d0, d2, d0 │ │ │ │ @@ -194760,19 +194760,19 @@ │ │ │ │ bicvc pc, sp, r4, asr #4 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 15, cr15, cr10, cr6, {2} │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xffb6f746 │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbseq r5, r1, r8, lsl #26 │ │ │ │ - rsbseq r7, r1, r2, lsr #7 │ │ │ │ - rsbseq r5, r1, sl, lsr #1 │ │ │ │ - rsbseq r7, r1, r0, lsl #7 │ │ │ │ - rsbseq r8, r1, r6, asr #5 │ │ │ │ + rsbseq r5, r1, ip, lsl #26 │ │ │ │ + rsbseq r7, r1, r6, lsr #7 │ │ │ │ + rsbseq r5, r1, lr, lsr #1 │ │ │ │ + rsbseq r7, r1, r4, lsl #7 │ │ │ │ + rsbseq r8, r1, sl, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec28008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ stc 6, cr4, [sp, #48] @ 0x30 │ │ │ │ vqrdmulh.s32 d0, d2, d0 │ │ │ │ @@ -194796,19 +194796,19 @@ │ │ │ │ bicsvc pc, pc, r4, asr #4 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 11, cr15, cr2, cr6, {2} │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xff6ef746 │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbseq r5, r1, r8, ror ip │ │ │ │ - rsbseq r7, r1, r2, lsl r3 │ │ │ │ - rsbseq r5, r1, sl, lsl r0 │ │ │ │ - ldrshteq r7, [r1], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r8, r1, r6, lsr r2 │ │ │ │ + rsbseq r5, r1, ip, ror ip │ │ │ │ + rsbseq r7, r1, r6, lsl r3 │ │ │ │ + rsbseq r5, r1, lr, lsl r0 │ │ │ │ + ldrshteq r7, [r1], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r8, r1, sl, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec28098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d2, d12 │ │ │ │ stmdbmi fp, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7414479 │ │ │ │ @@ -194818,17 +194818,17 @@ │ │ │ │ vadd.i8 d20, d4, d7 │ │ │ │ ldrbtmi r7, [r8], #-501 @ 0xfffffe0b │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami r5, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ @ instruction: 0xf04fff43 │ │ │ │ ldclt 0, cr3, [r0, #-1020] @ 0xfffffc04 │ │ │ │ - ldrshteq r5, [r1], #-176 @ 0xffffff50 │ │ │ │ - @ instruction: 0x0071729a │ │ │ │ - rsbseq r8, r1, r0, ror #3 │ │ │ │ + ldrshteq r5, [r1], #-180 @ 0xffffff4c │ │ │ │ + @ instruction: 0x0071729e │ │ │ │ + rsbseq r8, r1, r4, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec280e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d2, d12 │ │ │ │ stmdbmi fp, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7414479 │ │ │ │ @@ -194838,17 +194838,17 @@ │ │ │ │ @ instruction: 0xf6444807 │ │ │ │ ldrbtmi r0, [r8], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ andcs pc, r0, fp, lsl pc @ │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r5, r1, r0, lsr #23 │ │ │ │ - rsbseq r7, r1, sl, asr #4 │ │ │ │ - @ instruction: 0x00718190 │ │ │ │ + rsbseq r5, r1, r4, lsr #23 │ │ │ │ + rsbseq r7, r1, lr, asr #4 │ │ │ │ + @ instruction: 0x00718194 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec28138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d2, d12 │ │ │ │ stmdbmi fp, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7414479 │ │ │ │ @@ -194858,17 +194858,17 @@ │ │ │ │ @ instruction: 0xf6444807 │ │ │ │ ldrbtmi r0, [r8], #-293 @ 0xfffffedb │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ strdcs pc, [r0], -r3 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r5, r1, r0, asr fp │ │ │ │ - ldrshteq r7, [r1], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r8, r1, r0, asr #2 │ │ │ │ + rsbseq r5, r1, r4, asr fp │ │ │ │ + ldrshteq r7, [r1], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r8, r1, r4, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec28188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ cdp2 3, 15, cr15, cr6, cr2, {1} │ │ │ │ @@ -194890,17 +194890,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ cdp2 7, 11, cr15, cr10, cr6, {2} │ │ │ │ bleq 18c660 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrshteq r5, [r1], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r7, r1, r8, lsl #3 │ │ │ │ - rsbseq r8, r1, lr, asr #1 │ │ │ │ + ldrshteq r5, [r1], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r7, r1, ip, lsl #3 │ │ │ │ + ldrsbteq r8, [r1], #-2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec28208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ cdp2 3, 11, cr15, cr6, cr2, {1} │ │ │ │ @@ -194936,17 +194936,17 @@ │ │ │ │ stmdavs fp!, {r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ bleq 10c6e8 │ │ │ │ bleq 110cb64 │ │ │ │ svclt 0x0000e7f5 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r5, r1, sl, ror sl │ │ │ │ - ldrsbteq r7, [r1], #-14 │ │ │ │ - rsbseq r8, r1, r4, lsr #32 │ │ │ │ + rsbseq r5, r1, lr, ror sl │ │ │ │ + rsbseq r7, r1, r2, ror #1 │ │ │ │ + rsbseq r8, r1, r8, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec282c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d2, d12 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7404479 │ │ │ │ @@ -194965,17 +194965,17 @@ │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ ldc 14, cr15, [pc, #148] @ d11a0 │ │ │ │ vldrlt d0, [r0, #-16] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r5, r1, r8, asr #19 │ │ │ │ - rsbseq r7, r1, lr, asr r0 │ │ │ │ - rsbseq r7, r1, r4, lsr #31 │ │ │ │ + rsbseq r5, r1, ip, asr #19 │ │ │ │ + rsbseq r7, r1, r2, rrx │ │ │ │ + rsbseq r7, r1, r8, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec28338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d2, d12 │ │ │ │ ldmdbmi r5, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7404479 │ │ │ │ @@ -194994,17 +194994,17 @@ │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ ldc 13, cr15, [pc, #932] @ d1528 │ │ │ │ vldrlt d0, [r0, #-16] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r5, r1, r0, asr r9 │ │ │ │ - rsbseq r6, r1, r6, ror #31 │ │ │ │ - rsbseq r7, r1, ip, lsr #30 │ │ │ │ + rsbseq r5, r1, r4, asr r9 │ │ │ │ + rsbseq r6, r1, sl, ror #31 │ │ │ │ + rsbseq r7, r1, r0, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec283b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d2, d12 │ │ │ │ stmdbmi fp, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7404479 │ │ │ │ @@ -195014,17 +195014,17 @@ │ │ │ │ @ instruction: 0xf6444807 │ │ │ │ ldrbtmi r0, [r8], #-435 @ 0xfffffe4d │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ @ instruction: 0x2000fdb7 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq r5, [r1], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r6, r1, r2, lsl #31 │ │ │ │ - rsbseq r7, r1, r8, asr #29 │ │ │ │ + ldrsbteq r5, [r1], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r6, r1, r6, lsl #31 │ │ │ │ + rsbseq r7, r1, ip, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec28400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ vrhadd.u32 d9, d2, d5 │ │ │ │ ldmdbmi r1!, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -195073,21 +195073,21 @@ │ │ │ │ ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami sl, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2l 7, cr15, [r2, #-280] @ 0xfffffee8 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbseq r5, r1, r4, lsl #17 │ │ │ │ - ldrsbteq r6, [r1], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r4, r1, r2, ror #23 │ │ │ │ - ldrhteq r6, [r1], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r7, r1, r0, lsl #28 │ │ │ │ - @ instruction: 0x00716e9a │ │ │ │ - rsbseq r4, r1, r2, lsr #23 │ │ │ │ + rsbseq r5, r1, r8, lsl #17 │ │ │ │ + ldrsbteq r6, [r1], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r4, r1, r6, ror #23 │ │ │ │ + ldrhteq r6, [r1], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r7, r1, r4, lsl #28 │ │ │ │ + @ instruction: 0x00716e9e │ │ │ │ + rsbseq r4, r1, r6, lsr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 20c7b4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr8, cr12, {6} │ │ │ │ stmibmi sl!, {r2, r3, r9, sl, lr}^ │ │ │ │ bmi ffb62b64 │ │ │ │ @@ -195322,17 +195322,17 @@ │ │ │ │ blvc 2ccf88 >::_M_default_append(unsigned int)@@Base+0x4a3f4> │ │ │ │ blls 12cd168 │ │ │ │ svclt 0x0000e718 │ │ │ │ ... │ │ │ │ rsbseq sp, ip, r0, lsl #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq sp, [ip], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r5, r1, r4, lsr r7 │ │ │ │ - rsbseq r6, r1, lr, ror #21 │ │ │ │ - ldrshteq r4, [r1], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r5, r1, r8, lsr r7 │ │ │ │ + ldrshteq r6, [r1], #-162 @ 0xffffff5e │ │ │ │ + ldrshteq r4, [r1], #-122 @ 0xffffff86 │ │ │ │ @ instruction: 0xf6449015 │ │ │ │ ldmmi r3!, {r1, r2, r3, r5, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 200f3f4 │ │ │ │ ldmdbls r5, {r0, r4, r5, r7, fp, lr} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ blls 6503c4 │ │ │ │ @@ -195506,26 +195506,26 @@ │ │ │ │ eorls r9, r3, #1610612737 @ 0x60000001 │ │ │ │ stmib sp, {r2, r3, r4, r9, ip, pc}^ │ │ │ │ andsls r2, r7, #24, 4 @ 0x80000001 │ │ │ │ eorls r9, r2, #1342177281 @ 0x50000001 │ │ │ │ eorls r9, r1, #-1342177279 @ 0xb0000001 │ │ │ │ str r9, [r6, #538]! @ 0x21a │ │ │ │ mcr 7, 3, pc, cr8, cr15, {1} @ │ │ │ │ - rsbseq r6, r1, r4, lsl #21 │ │ │ │ - rsbseq r4, r1, ip, lsl #15 │ │ │ │ - rsbseq r6, r1, r8, lsl #19 │ │ │ │ - @ instruction: 0x00714690 │ │ │ │ - rsbseq r6, r1, r6, ror r8 │ │ │ │ - rsbseq r7, r1, r4, lsr #15 │ │ │ │ - rsbseq r6, r1, ip, lsr #16 │ │ │ │ - rsbseq r7, r1, r2, ror r7 │ │ │ │ - rsbseq r6, r1, r4, lsl r8 │ │ │ │ - rsbseq r7, r1, r6, asr #17 │ │ │ │ - ldrshteq r6, [r1], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r4, r1, r2, lsl #10 │ │ │ │ + rsbseq r6, r1, r8, lsl #21 │ │ │ │ + @ instruction: 0x00714790 │ │ │ │ + rsbseq r6, r1, ip, lsl #19 │ │ │ │ + @ instruction: 0x00714694 │ │ │ │ + rsbseq r6, r1, sl, ror r8 │ │ │ │ + rsbseq r7, r1, r8, lsr #15 │ │ │ │ + rsbseq r6, r1, r0, lsr r8 │ │ │ │ + rsbseq r7, r1, r6, ror r7 │ │ │ │ + rsbseq r6, r1, r8, lsl r8 │ │ │ │ + rsbseq r7, r1, sl, asr #17 │ │ │ │ + ldrshteq r6, [r1], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r4, r1, r6, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 50ce90 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 7, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [r3], r9, asr #1 │ │ │ │ pkhbtmi r4, r1, sl, lsl #13 │ │ │ │ @@ -195691,15 +195691,15 @@ │ │ │ │ ldrdlt pc, [ip], #-141 @ 0xffffff73 │ │ │ │ strbtmi r4, [r7], -r8, lsr #13 │ │ │ │ rsbs r9, sl, sl, lsl #4 │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ rsbseq sp, ip, sl, lsl r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r1, r0, asr r5 │ │ │ │ + rsbseq r6, r1, r4, asr r5 │ │ │ │ @ instruction: 0x1018f8d9 │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ vshr.s64 d15, d21, #10 │ │ │ │ cmnle fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf8519944 │ │ │ │ bcs d9d48 │ │ │ │ blls 885e20 │ │ │ │ @@ -196037,19 +196037,19 @@ │ │ │ │ ldrbmi r8, [r0], -fp, ror #14 │ │ │ │ ldc 0, cr11, [sp], #292 @ 0x124 │ │ │ │ pop {r4, r8, r9, fp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ - ldrhteq r6, [r1], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r6, r1, r0, lsr r3 │ │ │ │ - rsbseq r4, r1, r8, lsr r0 │ │ │ │ - rsbseq r6, r1, r6 │ │ │ │ - rsbseq r3, r1, lr, lsl #26 │ │ │ │ + ldrhteq r6, [r1], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r6, r1, r4, lsr r3 │ │ │ │ + rsbseq r4, r1, ip, lsr r0 │ │ │ │ + rsbseq r6, r1, sl │ │ │ │ + rsbseq r3, r1, r2, lsl sp │ │ │ │ rsbseq ip, ip, r0, asr r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xf8db6931 │ │ │ │ @ instruction: 0xf5033004 │ │ │ │ ldc 3, cr6, [r1, #704] @ 0x2c0 │ │ │ │ vldr d10, [r1] │ │ │ │ vldr d7, [r3, #-8] │ │ │ │ @@ -196370,26 +196370,26 @@ │ │ │ │ @ instruction: 0xf745300c │ │ │ │ ldmdami r1, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ blx 91042a │ │ │ │ svclt 0x0000e552 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r5, r1, r2, lsl #25 │ │ │ │ - rsbseq r3, r1, sl, lsl #19 │ │ │ │ - rsbseq r5, r1, r2, asr ip │ │ │ │ - rsbseq r3, r1, sl, asr r9 │ │ │ │ - rsbseq r5, r1, r6, lsr ip │ │ │ │ - rsbseq r3, r1, lr, lsr r9 │ │ │ │ - rsbseq r5, r1, sl, lsl ip │ │ │ │ - rsbseq r3, r1, r2, lsr #18 │ │ │ │ - rsbseq r5, r1, lr, ror #20 │ │ │ │ - rsbseq r3, r1, r6, ror r7 │ │ │ │ - rsbseq r5, r1, r6, asr sl │ │ │ │ - rsbseq r3, r1, lr, asr r7 │ │ │ │ + rsbseq r5, r1, r6, lsl #25 │ │ │ │ + rsbseq r3, r1, lr, lsl #19 │ │ │ │ + rsbseq r5, r1, r6, asr ip │ │ │ │ + rsbseq r3, r1, lr, asr r9 │ │ │ │ + rsbseq r5, r1, sl, lsr ip │ │ │ │ + rsbseq r3, r1, r2, asr #18 │ │ │ │ + rsbseq r5, r1, lr, lsl ip │ │ │ │ + rsbseq r3, r1, r6, lsr #18 │ │ │ │ + rsbseq r5, r1, r2, ror sl │ │ │ │ + rsbseq r3, r1, sl, ror r7 │ │ │ │ + rsbseq r5, r1, sl, asr sl │ │ │ │ + rsbseq r3, r1, r2, ror #14 │ │ │ │ ldmmi pc!, {r1, r7, r9, sl, lr} @ │ │ │ │ bicsvc pc, sp, r3, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx f10478 │ │ │ │ @ instruction: 0x465148bc │ │ │ │ @ instruction: 0xf7454478 │ │ │ │ str pc, [r5, #-2803]! @ 0xfffff50d │ │ │ │ @@ -196573,22 +196573,22 @@ │ │ │ │ @ instruction: 0xf73f461c │ │ │ │ @ instruction: 0xe75fa9b7 │ │ │ │ blmi ff2ce510 │ │ │ │ blx 50e608 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ ldrbt r7, [r6], r4, asr #22 │ │ │ │ ... │ │ │ │ - ldrshteq r5, [r1], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r3, r1, r4, lsl #14 │ │ │ │ - rsbseq r5, r1, r2, lsr #19 │ │ │ │ - rsbseq r3, r1, sl, lsr #13 │ │ │ │ - ldrsbteq r5, [r1], #-134 @ 0xffffff7a │ │ │ │ - ldrsbteq r3, [r1], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r5, r1, r2, asr #14 │ │ │ │ - rsbseq r3, r1, sl, asr #8 │ │ │ │ + rsbseq r5, r1, r0, lsl #20 │ │ │ │ + rsbseq r3, r1, r8, lsl #14 │ │ │ │ + rsbseq r5, r1, r6, lsr #19 │ │ │ │ + rsbseq r3, r1, lr, lsr #13 │ │ │ │ + ldrsbteq r5, [r1], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r3, r1, r2, ror #11 │ │ │ │ + rsbseq r5, r1, r6, asr #14 │ │ │ │ + rsbseq r3, r1, lr, asr #8 │ │ │ │ @ instruction: 0xf8df4682 │ │ │ │ vpmax.s8 q8, q10, q4 │ │ │ │ ldrbtmi r0, [r8], #-265 @ 0xfffffef7 │ │ │ │ @ instruction: 0xf745300c │ │ │ │ @ instruction: 0xf8dff8a7 │ │ │ │ @ instruction: 0x46510abc │ │ │ │ @ instruction: 0xf7454478 │ │ │ │ @@ -197272,35 +197272,35 @@ │ │ │ │ @ instruction: 0xf043bf98 │ │ │ │ stmdacs r3, {r0, r8, r9} │ │ │ │ sbcshi pc, r7, #0 │ │ │ │ svclt 0x00142804 │ │ │ │ movweq pc, #8643 @ 0x21c3 @ │ │ │ │ movweq pc, #12739 @ 0x31c3 @ │ │ │ │ ldr r9, [sp], #-779 @ 0xfffffcf5 │ │ │ │ - ldrsbteq r5, [r1], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r3, r1, r0, ror #7 │ │ │ │ - ldrhteq r5, [r1], #-104 @ 0xffffff98 │ │ │ │ - ldrhteq r3, [r1], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r5, r1, sl, asr #11 │ │ │ │ - ldrsbteq r3, [r1], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r5, r1, r6, lsl #9 │ │ │ │ - rsbseq r3, r1, ip, lsl #3 │ │ │ │ - rsbseq r5, r1, sl, lsr r4 │ │ │ │ - rsbseq r3, r1, r0, asr #2 │ │ │ │ - rsbseq r5, r1, r4, lsr r2 │ │ │ │ - rsbseq r5, r1, sl, lsl r0 │ │ │ │ - rsbseq r2, r1, r0, lsr #26 │ │ │ │ - ldrshteq r4, [r1], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r2, r1, r4, lsl #26 │ │ │ │ - ldrsbteq r4, [r1], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r2, r1, r4, ror #25 │ │ │ │ - rsbseq r4, r1, lr, lsl #25 │ │ │ │ - @ instruction: 0x00712996 │ │ │ │ - rsbseq r4, r1, r2, ror ip │ │ │ │ - rsbseq r2, r1, sl, ror r9 │ │ │ │ + ldrsbteq r5, [r1], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r3, r1, r4, ror #7 │ │ │ │ + ldrhteq r5, [r1], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r3, r1, r2, asr #7 │ │ │ │ + rsbseq r5, r1, lr, asr #11 │ │ │ │ + ldrsbteq r3, [r1], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r5, r1, sl, lsl #9 │ │ │ │ + @ instruction: 0x00713190 │ │ │ │ + rsbseq r5, r1, lr, lsr r4 │ │ │ │ + rsbseq r3, r1, r4, asr #2 │ │ │ │ + rsbseq r5, r1, r8, lsr r2 │ │ │ │ + rsbseq r5, r1, lr, lsl r0 │ │ │ │ + rsbseq r2, r1, r4, lsr #26 │ │ │ │ + rsbseq r5, r1, r2 │ │ │ │ + rsbseq r2, r1, r8, lsl #26 │ │ │ │ + rsbseq r4, r1, r0, ror #31 │ │ │ │ + rsbseq r2, r1, r8, ror #25 │ │ │ │ + @ instruction: 0x00714c92 │ │ │ │ + @ instruction: 0x0071299a │ │ │ │ + rsbseq r4, r1, r6, ror ip │ │ │ │ + rsbseq r2, r1, lr, ror r9 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf47ef0e5 │ │ │ │ @ instruction: 0xf47f2801 │ │ │ │ @ instruction: 0x4631ac76 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ blls 3d05a0 │ │ │ │ @ instruction: 0xf73f4298 │ │ │ │ @@ -198078,64 +198078,64 @@ │ │ │ │ vcmpe.f64 d7, d7 │ │ │ │ vsqrt.f64 d27, d7 │ │ │ │ @ instruction: 0xf6fffa10 │ │ │ │ @ instruction: 0xf7ffa8cf │ │ │ │ svclt 0x0000b935 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r4, r1, r4, ror r8 │ │ │ │ - rsbseq r2, r1, sl, ror r5 │ │ │ │ - ldrhteq r4, [r1], #-100 @ 0xffffff9c │ │ │ │ - ldrhteq r2, [r1], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r4, r1, ip, asr #12 │ │ │ │ - rsbseq r2, r1, r2, asr r3 │ │ │ │ - rsbseq r4, r1, r4, ror #11 │ │ │ │ - rsbseq r2, r1, sl, ror #5 │ │ │ │ - rsbseq r4, r1, r2, asr #11 │ │ │ │ - rsbseq r2, r1, r8, asr #5 │ │ │ │ - rsbseq r4, r1, r0, lsr #11 │ │ │ │ - rsbseq r2, r1, r6, lsr #5 │ │ │ │ - rsbseq r4, r1, lr, ror r5 │ │ │ │ - rsbseq r2, r1, r4, lsl #5 │ │ │ │ - rsbseq r4, r1, ip, asr r5 │ │ │ │ - rsbseq r2, r1, r2, ror #4 │ │ │ │ - rsbseq r4, r1, r2, lsr #9 │ │ │ │ - rsbseq r2, r1, r8, lsr #3 │ │ │ │ - rsbseq r4, r1, r6, lsl #9 │ │ │ │ - rsbseq r2, r1, ip, lsl #3 │ │ │ │ - rsbseq r4, r1, r4, ror #8 │ │ │ │ - rsbseq r2, r1, sl, ror #2 │ │ │ │ - rsbseq r4, r1, r6, lsr #8 │ │ │ │ - rsbseq r4, r1, r4, ror #7 │ │ │ │ - rsbseq r2, r1, sl, ror #1 │ │ │ │ - rsbseq r4, r1, r4, asr #7 │ │ │ │ - rsbseq r2, r1, sl, asr #1 │ │ │ │ - rsbseq r4, r1, sl, ror r3 │ │ │ │ - rsbseq r4, r1, ip, ror #6 │ │ │ │ - rsbseq r2, r1, r2, ror r0 │ │ │ │ - rsbseq r4, r1, r2, lsr r3 │ │ │ │ - rsbseq r2, r1, r8, lsr r0 │ │ │ │ - rsbseq r4, r1, r2, lsr r2 │ │ │ │ - rsbseq r1, r1, sl, lsr pc │ │ │ │ - rsbseq r4, r1, r4, lsl r2 │ │ │ │ - rsbseq r1, r1, ip, lsl pc │ │ │ │ - ldrsbteq r4, [r1], #-20 @ 0xffffffec │ │ │ │ - ldrsbteq r1, [r1], #-236 @ 0xffffff14 │ │ │ │ - ldrhteq r4, [r1], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r1, r1, r0, asr #29 │ │ │ │ - @ instruction: 0x0071419c │ │ │ │ - rsbseq r1, r1, r2, lsr #29 │ │ │ │ - rsbseq r4, r1, lr, ror r1 │ │ │ │ - rsbseq r1, r1, r4, lsl #29 │ │ │ │ - rsbseq r4, r1, r2, lsr #2 │ │ │ │ - rsbseq r1, r1, sl, lsr #28 │ │ │ │ - rsbseq r4, r1, r4, lsl #2 │ │ │ │ - rsbseq r1, r1, ip, lsl #28 │ │ │ │ - ldrsbteq r4, [r1], #-12 │ │ │ │ - rsbseq r1, r1, r4, ror #27 │ │ │ │ + rsbseq r4, r1, r8, ror r8 │ │ │ │ + rsbseq r2, r1, lr, ror r5 │ │ │ │ + ldrhteq r4, [r1], #-104 @ 0xffffff98 │ │ │ │ + ldrhteq r2, [r1], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r4, r1, r0, asr r6 │ │ │ │ + rsbseq r2, r1, r6, asr r3 │ │ │ │ + rsbseq r4, r1, r8, ror #11 │ │ │ │ + rsbseq r2, r1, lr, ror #5 │ │ │ │ + rsbseq r4, r1, r6, asr #11 │ │ │ │ + rsbseq r2, r1, ip, asr #5 │ │ │ │ + rsbseq r4, r1, r4, lsr #11 │ │ │ │ + rsbseq r2, r1, sl, lsr #5 │ │ │ │ + rsbseq r4, r1, r2, lsl #11 │ │ │ │ + rsbseq r2, r1, r8, lsl #5 │ │ │ │ + rsbseq r4, r1, r0, ror #10 │ │ │ │ + rsbseq r2, r1, r6, ror #4 │ │ │ │ + rsbseq r4, r1, r6, lsr #9 │ │ │ │ + rsbseq r2, r1, ip, lsr #3 │ │ │ │ + rsbseq r4, r1, sl, lsl #9 │ │ │ │ + @ instruction: 0x00712190 │ │ │ │ + rsbseq r4, r1, r8, ror #8 │ │ │ │ + rsbseq r2, r1, lr, ror #2 │ │ │ │ + rsbseq r4, r1, sl, lsr #8 │ │ │ │ + rsbseq r4, r1, r8, ror #7 │ │ │ │ + rsbseq r2, r1, lr, ror #1 │ │ │ │ + rsbseq r4, r1, r8, asr #7 │ │ │ │ + rsbseq r2, r1, lr, asr #1 │ │ │ │ + rsbseq r4, r1, lr, ror r3 │ │ │ │ + rsbseq r4, r1, r0, ror r3 │ │ │ │ + rsbseq r2, r1, r6, ror r0 │ │ │ │ + rsbseq r4, r1, r6, lsr r3 │ │ │ │ + rsbseq r2, r1, ip, lsr r0 │ │ │ │ + rsbseq r4, r1, r6, lsr r2 │ │ │ │ + rsbseq r1, r1, lr, lsr pc │ │ │ │ + rsbseq r4, r1, r8, lsl r2 │ │ │ │ + rsbseq r1, r1, r0, lsr #30 │ │ │ │ + ldrsbteq r4, [r1], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r1, r1, r0, ror #29 │ │ │ │ + ldrhteq r4, [r1], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r1, r1, r4, asr #29 │ │ │ │ + rsbseq r4, r1, r0, lsr #3 │ │ │ │ + rsbseq r1, r1, r6, lsr #29 │ │ │ │ + rsbseq r4, r1, r2, lsl #3 │ │ │ │ + rsbseq r1, r1, r8, lsl #29 │ │ │ │ + rsbseq r4, r1, r6, lsr #2 │ │ │ │ + rsbseq r1, r1, lr, lsr #28 │ │ │ │ + rsbseq r4, r1, r8, lsl #2 │ │ │ │ + rsbseq r1, r1, r0, lsl lr │ │ │ │ + rsbseq r4, r1, r0, ror #1 │ │ │ │ + rsbseq r1, r1, r8, ror #27 │ │ │ │ blvs 12cfd6c │ │ │ │ blvs ff3cfd7c │ │ │ │ blx 50fe74 │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ @ instruction: 0xf7ff6b4b │ │ │ │ cdp 8, 11, cr11, cr4, cr9, {2} │ │ │ │ vsqrt.f64 d18, d7 │ │ │ │ @@ -198353,18 +198353,18 @@ │ │ │ │ @ instruction: 0xf7ff923d │ │ │ │ mrc 8, 5, fp, cr1, cr13, {4} │ │ │ │ ldrb r6, [ip, r7, asr #22] │ │ │ │ blcs 12900dc │ │ │ │ mrc 7, 5, lr, cr1, cr2, {6} │ │ │ │ strb r5, [r6, r6, asr #22] │ │ │ │ ... │ │ │ │ - rsbseq r3, r1, r4, asr sp │ │ │ │ - rsbseq r1, r1, ip, asr sl │ │ │ │ - rsbseq r3, r1, r0, asr #25 │ │ │ │ - rsbseq r1, r1, r8, asr #19 │ │ │ │ + rsbseq r3, r1, r8, asr sp │ │ │ │ + rsbseq r1, r1, r0, ror #20 │ │ │ │ + rsbseq r3, r1, r4, asr #25 │ │ │ │ + rsbseq r1, r1, ip, asr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe31297c │ │ │ │ bmi fede6094 │ │ │ │ blmi fede60bc │ │ │ │ @ instruction: 0xf2ad447a │ │ │ │ @@ -198545,29 +198545,29 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7434478 │ │ │ │ @ instruction: 0xe7eefa1d │ │ │ │ mcr 7, 5, pc, cr8, cr12, {1} @ │ │ │ │ ldrhteq sl, [ip], #-60 @ 0xffffffc4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sl, ip, lr, lsl #7 │ │ │ │ - rsbseq r3, r1, r8, lsl #21 │ │ │ │ - ldrsbteq r4, [r1], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r3, r1, sl, ror #18 │ │ │ │ - rsbseq r1, r1, r2, ror r6 │ │ │ │ - rsbseq r3, r1, r4, lsr #18 │ │ │ │ - rsbseq r3, r1, r0, asr #17 │ │ │ │ - rsbseq r1, r1, r8, asr #11 │ │ │ │ - rsbseq r3, r1, r6, lsr #17 │ │ │ │ - rsbseq r1, r1, lr, lsr #11 │ │ │ │ - rsbseq r3, r1, ip, lsl #17 │ │ │ │ - @ instruction: 0x00711594 │ │ │ │ - rsbseq r3, r1, r2, ror r8 │ │ │ │ - rsbseq r1, r1, r8, ror r5 │ │ │ │ - rsbseq r3, r1, r2, asr r8 │ │ │ │ - rsbseq r1, r1, r8, asr r5 │ │ │ │ + rsbseq r3, r1, ip, lsl #21 │ │ │ │ + ldrsbteq r4, [r1], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r3, r1, lr, ror #18 │ │ │ │ + rsbseq r1, r1, r6, ror r6 │ │ │ │ + rsbseq r3, r1, r8, lsr #18 │ │ │ │ + rsbseq r3, r1, r4, asr #17 │ │ │ │ + rsbseq r1, r1, ip, asr #11 │ │ │ │ + rsbseq r3, r1, sl, lsr #17 │ │ │ │ + ldrhteq r1, [r1], #-82 @ 0xffffffae │ │ │ │ + @ instruction: 0x00713890 │ │ │ │ + @ instruction: 0x00711598 │ │ │ │ + rsbseq r3, r1, r6, ror r8 │ │ │ │ + rsbseq r1, r1, ip, ror r5 │ │ │ │ + rsbseq r3, r1, r6, asr r8 │ │ │ │ + rsbseq r1, r1, ip, asr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbmi r2!, {r2, r3, r9, sl, lr} │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x46164479 │ │ │ │ @@ -198615,19 +198615,19 @@ │ │ │ │ stmdami r9, {r0, r4, r5, r6, r7, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8d0f743 │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7434478 │ │ │ │ blls 15306c │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - rsbseq r2, r1, r8, lsl r1 │ │ │ │ - rsbseq r3, r1, r0, asr r7 │ │ │ │ - rsbseq r1, r1, r8, asr r4 │ │ │ │ - rsbseq r3, r1, ip, lsr #14 │ │ │ │ - rsbseq r1, r1, r4, lsr r4 │ │ │ │ + rsbseq r2, r1, ip, lsl r1 │ │ │ │ + rsbseq r3, r1, r4, asr r7 │ │ │ │ + rsbseq r1, r1, ip, asr r4 │ │ │ │ + rsbseq r3, r1, r0, lsr r7 │ │ │ │ + rsbseq r1, r1, r8, lsr r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r6, r1, r2, lsl r9 │ │ │ │ ldmibvs r2, {r8, fp, ip, pc}^ │ │ │ │ andsvs r4, sl, r2, lsl #8 │ │ │ │ ldrbmi r6, [r0, -r8]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -198746,26 +198746,26 @@ │ │ │ │ @ instruction: 0xffcef742 │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf888f743 │ │ │ │ @ instruction: 0xf73ce7ef │ │ │ │ svclt 0x0000ed14 │ │ │ │ rsbseq r9, ip, r4, lsl #31 │ │ │ │ - ldrsbteq r4, [r1], #-120 @ 0xffffff88 │ │ │ │ + ldrsbteq r4, [r1], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, r1, lr, ror #13 │ │ │ │ - rsbseq r1, r1, sl, asr #5 │ │ │ │ + ldrshteq r4, [r1], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r1, r1, lr, asr #5 │ │ │ │ rsbseq r9, ip, r4, ror #28 │ │ │ │ - ldrhteq r4, [r1], #-106 @ 0xffffff96 │ │ │ │ - @ instruction: 0x00711296 │ │ │ │ - rsbseq r4, r1, r0, lsl #13 │ │ │ │ - rsbseq r4, r1, r2, ror r6 │ │ │ │ - rsbseq r1, r1, ip, asr #4 │ │ │ │ - rsbseq r4, r1, r4, asr r6 │ │ │ │ - rsbseq r1, r1, lr, lsr #4 │ │ │ │ + ldrhteq r4, [r1], #-110 @ 0xffffff92 │ │ │ │ + @ instruction: 0x0071129a │ │ │ │ + rsbseq r4, r1, r4, lsl #13 │ │ │ │ + rsbseq r4, r1, r6, ror r6 │ │ │ │ + rsbseq r1, r1, r0, asr r2 │ │ │ │ + rsbseq r4, r1, r8, asr r6 │ │ │ │ + rsbseq r1, r1, r2, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec2be88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r9, ror #29 │ │ │ │ @@ -198776,16 +198776,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf742300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf84af743 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - ldrsbteq r4, [r1], #-86 @ 0xffffffaa │ │ │ │ - ldrhteq r1, [r1], #-18 @ 0xffffffee │ │ │ │ + ldrsbteq r4, [r1], #-90 @ 0xffffffa6 │ │ │ │ + ldrhteq r1, [r1], #-22 @ 0xffffffea │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec2bed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r1, asr #29 │ │ │ │ @@ -198796,16 +198796,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf742300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf822f743 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r4, r1, r6, lsl #11 │ │ │ │ - rsbseq r1, r1, r2, ror #2 │ │ │ │ + rsbseq r4, r1, sl, lsl #11 │ │ │ │ + rsbseq r1, r1, r6, ror #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec2bf28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ addlt r6, r3, r3, asr #16 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @@ -198870,24 +198870,24 @@ │ │ │ │ biccs pc, r3, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf742300c │ │ │ │ stmdami ip, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff8cf742 │ │ │ │ str r9, [r7, r1, lsl #22] │ │ │ │ - ldrshteq r4, [r1], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r1, r1, lr, asr #1 │ │ │ │ - rsbseq r4, r1, r6, asr #9 │ │ │ │ - rsbseq r1, r1, r2, lsr #1 │ │ │ │ - @ instruction: 0x0071449a │ │ │ │ - rsbseq r1, r1, r6, ror r0 │ │ │ │ - rsbseq r4, r1, ip, ror r4 │ │ │ │ - rsbseq r1, r1, r8, asr r0 │ │ │ │ - rsbseq r4, r1, sl, asr r4 │ │ │ │ - rsbseq r1, r1, r6, lsr r0 │ │ │ │ + ldrshteq r4, [r1], #-70 @ 0xffffffba │ │ │ │ + ldrsbteq r1, [r1], #-2 │ │ │ │ + rsbseq r4, r1, sl, asr #9 │ │ │ │ + rsbseq r1, r1, r6, lsr #1 │ │ │ │ + @ instruction: 0x0071449e │ │ │ │ + rsbseq r1, r1, sl, ror r0 │ │ │ │ + rsbseq r4, r1, r0, lsl #9 │ │ │ │ + rsbseq r1, r1, ip, asr r0 │ │ │ │ + rsbseq r4, r1, lr, asr r4 │ │ │ │ + rsbseq r1, r1, sl, lsr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff3131a8 │ │ │ │ stmdami ip!, {r7, r9, sl, lr}^ │ │ │ │ strmi r4, [pc], -ip, ror #22 │ │ │ │ bmi 1be6064 │ │ │ │ @@ -198994,27 +198994,27 @@ │ │ │ │ @ instruction: 0xf7424478 │ │ │ │ @ instruction: 0xe769fe9d │ │ │ │ bl b12d10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x007c9b90 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, r1, r4, lsl r4 │ │ │ │ - rsbseq r4, r1, r6, lsr #7 │ │ │ │ - rsbseq r0, r1, r2, lsl #31 │ │ │ │ + rsbseq r4, r1, r8, lsl r4 │ │ │ │ + rsbseq r4, r1, sl, lsr #7 │ │ │ │ + rsbseq r0, r1, r6, lsl #31 │ │ │ │ rsbseq r9, ip, ip, lsl fp │ │ │ │ - rsbseq r4, r1, r6, lsr #6 │ │ │ │ - rsbseq r0, r1, r2, lsl #30 │ │ │ │ - rsbseq r4, r1, ip, lsl #6 │ │ │ │ - rsbseq r0, r1, r8, ror #29 │ │ │ │ - rsbseq r4, r1, r6, lsl r3 │ │ │ │ - rsbseq r4, r1, lr, lsr #5 │ │ │ │ - rsbseq r0, r1, sl, lsl #29 │ │ │ │ - rsbseq r4, r1, ip, ror r2 │ │ │ │ - rsbseq r0, r1, r8, asr lr │ │ │ │ + rsbseq r4, r1, sl, lsr #6 │ │ │ │ + rsbseq r0, r1, r6, lsl #30 │ │ │ │ + rsbseq r4, r1, r0, lsl r3 │ │ │ │ + rsbseq r0, r1, ip, ror #29 │ │ │ │ + rsbseq r4, r1, sl, lsl r3 │ │ │ │ + ldrhteq r4, [r1], #-34 @ 0xffffffde │ │ │ │ + rsbseq r0, r1, lr, lsl #29 │ │ │ │ + rsbseq r4, r1, r0, lsl #5 │ │ │ │ + rsbseq r0, r1, ip, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec2c270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r8, ror #31 │ │ │ │ andcs r6, r0, #12, 18 @ 0x30000 │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr}^ │ │ │ │ @@ -199056,20 +199056,20 @@ │ │ │ │ bicvs pc, r4, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf742300c │ │ │ │ stmdami r8, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 1, cr15, cr6, cr2, {2} │ │ │ │ ldr r9, [r8, r1, lsl #20]! │ │ │ │ - rsbseq r4, r1, r6, asr #3 │ │ │ │ - rsbseq r0, r1, r2, lsr #27 │ │ │ │ - @ instruction: 0x0071419c │ │ │ │ - rsbseq r0, r1, r8, ror sp │ │ │ │ - rsbseq r4, r1, lr, ror #2 │ │ │ │ - rsbseq r0, r1, sl, asr #26 │ │ │ │ + rsbseq r4, r1, sl, asr #3 │ │ │ │ + rsbseq r0, r1, r6, lsr #27 │ │ │ │ + rsbseq r4, r1, r0, lsr #3 │ │ │ │ + rsbseq r0, r1, ip, ror sp │ │ │ │ + rsbseq r4, r1, r2, ror r1 │ │ │ │ + rsbseq r0, r1, lr, asr #26 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 190604 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r4, fp, asr #19 │ │ │ │ vstrle d18, [r0, #-0] │ │ │ │ @@ -199120,16 +199120,16 @@ │ │ │ │ @ instruction: 0x71b1f44f │ │ │ │ ldc2l 7, cr15, [lr], {66} @ 0x42 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ ldc2 7, cr15, [sl, #264] @ 0x108 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ blhi 19051c │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbseq r4, r1, ip, lsl #1 │ │ │ │ - rsbseq r0, r1, lr, ror #24 │ │ │ │ + @ instruction: 0x00714090 │ │ │ │ + rsbseq r0, r1, r2, ror ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r3, r9, lsl #25 │ │ │ │ pkhbtmi r4, r9, r0, lsl #13 │ │ │ │ @ instruction: 0x461d447c │ │ │ │ @@ -199264,31 +199264,31 @@ │ │ │ │ @ instruction: 0x46214815 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff013166 │ │ │ │ @ instruction: 0xf04f4813 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [r6], #-264 @ 0xfffffef8 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - rsbseq r4, r1, ip, lsl r0 │ │ │ │ - rsbseq r3, r1, r8, asr #31 │ │ │ │ - rsbseq r0, r1, r4, lsr #23 │ │ │ │ - @ instruction: 0x00713f96 │ │ │ │ - rsbseq r0, r1, r2, ror fp │ │ │ │ - rsbseq r3, r1, r4, lsl #30 │ │ │ │ - rsbseq r0, r1, r0, ror #21 │ │ │ │ - rsbseq r3, r1, sl, asr #29 │ │ │ │ - rsbseq r0, r1, r6, lsr #21 │ │ │ │ - rsbseq r3, r1, r4, lsl #29 │ │ │ │ - rsbseq r0, r1, r0, ror #20 │ │ │ │ - rsbseq r3, r1, sl, ror #28 │ │ │ │ - rsbseq r0, r1, r4, asr #20 │ │ │ │ - rsbseq r3, r1, sl, asr #28 │ │ │ │ - rsbseq r0, r1, r4, lsr #20 │ │ │ │ - rsbseq r3, r1, r0, lsr lr │ │ │ │ - rsbseq r0, r1, sl, lsl #20 │ │ │ │ + rsbseq r4, r1, r0, lsr #32 │ │ │ │ + rsbseq r3, r1, ip, asr #31 │ │ │ │ + rsbseq r0, r1, r8, lsr #23 │ │ │ │ + @ instruction: 0x00713f9a │ │ │ │ + rsbseq r0, r1, r6, ror fp │ │ │ │ + rsbseq r3, r1, r8, lsl #30 │ │ │ │ + rsbseq r0, r1, r4, ror #21 │ │ │ │ + rsbseq r3, r1, lr, asr #29 │ │ │ │ + rsbseq r0, r1, sl, lsr #21 │ │ │ │ + rsbseq r3, r1, r8, lsl #29 │ │ │ │ + rsbseq r0, r1, r4, ror #20 │ │ │ │ + rsbseq r3, r1, lr, ror #28 │ │ │ │ + rsbseq r0, r1, r8, asr #20 │ │ │ │ + rsbseq r3, r1, lr, asr #28 │ │ │ │ + rsbseq r0, r1, r8, lsr #20 │ │ │ │ + rsbseq r3, r1, r4, lsr lr │ │ │ │ + rsbseq r0, r1, lr, lsl #20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 12e6d18 │ │ │ │ blmi 12e6f30 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -199360,21 +199360,21 @@ │ │ │ │ stmdami ip, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff0132e6 │ │ │ │ @ instruction: 0xf73ce79e │ │ │ │ svclt 0x0000e848 │ │ │ │ rsbseq r9, ip, r8, asr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r1, sl, ror sp │ │ │ │ - rsbseq r0, r1, r6, asr r9 │ │ │ │ + rsbseq r3, r1, lr, ror sp │ │ │ │ + rsbseq r0, r1, sl, asr r9 │ │ │ │ ldrshteq r9, [ip], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r3, r1, lr, ror #25 │ │ │ │ - rsbseq r0, r1, sl, asr #17 │ │ │ │ - ldrhteq r3, [r1], #-202 @ 0xffffff36 │ │ │ │ - @ instruction: 0x00710896 │ │ │ │ + ldrshteq r3, [r1], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r0, r1, lr, asr #17 │ │ │ │ + ldrhteq r3, [r1], #-206 @ 0xffffff32 │ │ │ │ + @ instruction: 0x0071089a │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 190ac8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdbvs r5, {r1, r7, ip, sp, pc} │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ @@ -199540,32 +199540,32 @@ │ │ │ │ cmppvs r2, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2069 @ 0xfffff7eb │ │ │ │ @ instruction: 0xf742300c │ │ │ │ ldmdami r4, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 14935c0 │ │ │ │ ldrbt r9, [r3], r1, lsl #20 │ │ │ │ - ldrshteq r3, [r1], #-180 @ 0xffffff4c │ │ │ │ - ldrsbteq r0, [r1], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r3, r1, sl, lsl fp │ │ │ │ - ldrshteq r0, [r1], #-102 @ 0xffffff9a │ │ │ │ - ldrshteq r3, [r1], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r0, r1, ip, asr #13 │ │ │ │ - rsbseq r3, r1, r6, asr #21 │ │ │ │ - rsbseq r0, r1, r2, lsr #13 │ │ │ │ - rsbseq r3, r1, r8, ror #20 │ │ │ │ - rsbseq r0, r1, r4, asr #12 │ │ │ │ - rsbseq r3, r1, sl, asr #20 │ │ │ │ - rsbseq r0, r1, r6, lsr #12 │ │ │ │ - rsbseq r3, r1, ip, lsr #20 │ │ │ │ - rsbseq r0, r1, r8, lsl #12 │ │ │ │ - rsbseq r3, r1, lr, lsl #20 │ │ │ │ - rsbseq r0, r1, sl, ror #11 │ │ │ │ - ldrsbteq r3, [r1], #-158 @ 0xffffff62 │ │ │ │ - ldrhteq r0, [r1], #-90 @ 0xffffffa6 │ │ │ │ + ldrshteq r3, [r1], #-184 @ 0xffffff48 │ │ │ │ + ldrsbteq r0, [r1], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r3, r1, lr, lsl fp │ │ │ │ + ldrshteq r0, [r1], #-106 @ 0xffffff96 │ │ │ │ + ldrshteq r3, [r1], #-164 @ 0xffffff5c │ │ │ │ + ldrsbteq r0, [r1], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r3, r1, sl, asr #21 │ │ │ │ + rsbseq r0, r1, r6, lsr #13 │ │ │ │ + rsbseq r3, r1, ip, ror #20 │ │ │ │ + rsbseq r0, r1, r8, asr #12 │ │ │ │ + rsbseq r3, r1, lr, asr #20 │ │ │ │ + rsbseq r0, r1, sl, lsr #12 │ │ │ │ + rsbseq r3, r1, r0, lsr sl │ │ │ │ + rsbseq r0, r1, ip, lsl #12 │ │ │ │ + rsbseq r3, r1, r2, lsl sl │ │ │ │ + rsbseq r0, r1, lr, ror #11 │ │ │ │ + rsbseq r3, r1, r2, ror #19 │ │ │ │ + ldrhteq r0, [r1], #-94 @ 0xffffffa2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 190dc4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r6], -fp, lsl #1 │ │ │ │ strmi r4, [sp], -pc, asr #20 │ │ │ │ @@ -199647,22 +199647,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf980f742 │ │ │ │ @ instruction: 0xf73be7aa │ │ │ │ svclt 0x0000ee0c │ │ │ │ rsbseq r9, ip, sl, ror #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, ip, r0, rrx │ │ │ │ - @ instruction: 0x00713894 │ │ │ │ - rsbseq r0, r1, r0, ror r4 │ │ │ │ - rsbseq r3, r1, sl, ror r8 │ │ │ │ - rsbseq r0, r1, r6, asr r4 │ │ │ │ - rsbseq r3, r1, lr, asr r8 │ │ │ │ - rsbseq r0, r1, sl, lsr r4 │ │ │ │ - rsbseq r3, r1, r2, asr #16 │ │ │ │ - rsbseq r0, r1, lr, lsl r4 │ │ │ │ + @ instruction: 0x00713898 │ │ │ │ + rsbseq r0, r1, r4, ror r4 │ │ │ │ + rsbseq r3, r1, lr, ror r8 │ │ │ │ + rsbseq r0, r1, sl, asr r4 │ │ │ │ + rsbseq r3, r1, r2, ror #16 │ │ │ │ + rsbseq r0, r1, lr, lsr r4 │ │ │ │ + rsbseq r3, r1, r6, asr #16 │ │ │ │ + rsbseq r0, r1, r2, lsr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x46144dde │ │ │ │ ldrdlt r4, [pc], lr │ │ │ │ sxtab16mi r4, r8, sp, ror #8 │ │ │ │ @@ -199885,34 +199885,34 @@ │ │ │ │ @ instruction: 0xf7414478 │ │ │ │ blls 255ca0 │ │ │ │ @ instruction: 0xf73be69c │ │ │ │ svclt 0x0000ec30 │ │ │ │ rsbseq r8, ip, r0, ror pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, ip, r4, asr #29 │ │ │ │ - rsbseq r3, r1, r6, lsl r7 │ │ │ │ - ldrshteq r0, [r1], #-34 @ 0xffffffde │ │ │ │ - rsbseq r3, r1, r8, ror r6 │ │ │ │ - rsbseq r0, r1, r4, asr r2 │ │ │ │ - rsbseq r3, r1, r4, lsr #12 │ │ │ │ - rsbseq r0, r1, r0, lsl #4 │ │ │ │ - rsbseq r3, r1, r8, asr #11 │ │ │ │ - rsbseq r0, r1, r4, lsr #3 │ │ │ │ - rsbseq r3, r1, r6, ror r5 │ │ │ │ - rsbseq r0, r1, r2, asr r1 │ │ │ │ - rsbseq r3, r1, r4, lsr #10 │ │ │ │ - rsbseq r0, r1, r0, lsl #2 │ │ │ │ - ldrshteq r3, [r1], #-70 @ 0xffffffba │ │ │ │ - ldrsbteq r0, [r1], #-2 │ │ │ │ - ldrsbteq r3, [r1], #-72 @ 0xffffffb8 │ │ │ │ - ldrhteq r0, [r1], #-4 │ │ │ │ - rsbseq r3, r1, sl, lsr #9 │ │ │ │ - rsbseq r0, r1, r6, lsl #1 │ │ │ │ - rsbseq r3, r1, ip, lsl #9 │ │ │ │ - rsbseq r0, r1, r8, rrx │ │ │ │ + rsbseq r3, r1, sl, lsl r7 │ │ │ │ + ldrshteq r0, [r1], #-38 @ 0xffffffda │ │ │ │ + rsbseq r3, r1, ip, ror r6 │ │ │ │ + rsbseq r0, r1, r8, asr r2 │ │ │ │ + rsbseq r3, r1, r8, lsr #12 │ │ │ │ + rsbseq r0, r1, r4, lsl #4 │ │ │ │ + rsbseq r3, r1, ip, asr #11 │ │ │ │ + rsbseq r0, r1, r8, lsr #3 │ │ │ │ + rsbseq r3, r1, sl, ror r5 │ │ │ │ + rsbseq r0, r1, r6, asr r1 │ │ │ │ + rsbseq r3, r1, r8, lsr #10 │ │ │ │ + rsbseq r0, r1, r4, lsl #2 │ │ │ │ + ldrshteq r3, [r1], #-74 @ 0xffffffb6 │ │ │ │ + ldrsbteq r0, [r1], #-6 │ │ │ │ + ldrsbteq r3, [r1], #-76 @ 0xffffffb4 │ │ │ │ + ldrhteq r0, [r1], #-8 │ │ │ │ + rsbseq r3, r1, lr, lsr #9 │ │ │ │ + rsbseq r0, r1, sl, lsl #1 │ │ │ │ + @ instruction: 0x00713490 │ │ │ │ + rsbseq r0, r1, ip, rrx │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x461e6915 │ │ │ │ ldrtmi fp, [r1], -r3, lsl #1 │ │ │ │ stmdavs fp!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -199954,22 +199954,22 @@ │ │ │ │ tstpne r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-1580 @ 0xfffff9d4 │ │ │ │ @ instruction: 0xf741300c │ │ │ │ stmdami sl, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff12f741 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ - rsbseq r3, r1, r0, ror #7 │ │ │ │ - ldrhteq pc, [r0], #-252 @ 0xffffff04 @ │ │ │ │ - rsbseq r3, r1, r8, asr #7 │ │ │ │ - rsbseq pc, r0, r4, lsr #31 │ │ │ │ - rsbseq r1, r7, r8, ror r9 │ │ │ │ - rsbseq r3, r1, sl, asr #7 │ │ │ │ - rsbseq r3, r1, r6, ror #6 │ │ │ │ - rsbseq pc, r0, r2, asr #30 │ │ │ │ + rsbseq r3, r1, r4, ror #7 │ │ │ │ + rsbseq pc, r0, r0, asr #31 │ │ │ │ + rsbseq r3, r1, ip, asr #7 │ │ │ │ + rsbseq pc, r0, r8, lsr #31 │ │ │ │ + rsbseq r1, r7, ip, ror r9 │ │ │ │ + rsbseq r3, r1, lr, asr #7 │ │ │ │ + rsbseq r3, r1, sl, ror #6 │ │ │ │ + rsbseq pc, r0, r6, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec2d15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmdavs r9, {r2, r3, r9, sl, lr}^ │ │ │ │ ldclcc 0, cr15, [pc], #316 @ d60a8 │ │ │ │ @ instruction: 0xf8514605 │ │ │ │ @@ -200004,16 +200004,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf741300c │ │ │ │ stmdami r5, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ cdp2 7, 11, cr15, cr0, cr1, {2} │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbseq r3, r1, r2, lsr #5 │ │ │ │ - rsbseq pc, r0, lr, ror lr @ │ │ │ │ + rsbseq r3, r1, r6, lsr #5 │ │ │ │ + rsbseq pc, r0, r2, lsl #29 │ │ │ │ ldmibvs fp, {r0, r1, r4, r8, fp, sp, lr}^ │ │ │ │ vstrle d2, [r2, #-4] │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ stmdavs r3, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ blcs 170084 │ │ │ │ strlt sp, [r0, #-2552] @ 0xfffff608 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -200028,16 +200028,16 @@ │ │ │ │ stmdami r6, {r1, r2, r3, r4, r5, r6, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r4, #260] @ 0x104 │ │ │ │ stmdbls r1, {r2, fp, lr} │ │ │ │ @ instruction: 0xf7414478 │ │ │ │ blls 155a54 │ │ │ │ svclt 0x0000e7ed │ │ │ │ - rsbseq r3, r1, r0, asr #4 │ │ │ │ - rsbseq pc, r0, ip, lsl lr @ │ │ │ │ + rsbseq r3, r1, r4, asr #4 │ │ │ │ + rsbseq pc, r0, r0, lsr #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fe5278cc │ │ │ │ @ instruction: 0x460e4b91 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -200181,31 +200181,31 @@ │ │ │ │ @ instruction: 0xf7414478 │ │ │ │ @ instruction: 0xe726fd55 │ │ │ │ stmib r0!, {r0, r1, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x007c8994 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x0071319c │ │ │ │ - rsbseq pc, r0, r8, ror sp @ │ │ │ │ + rsbseq r3, r1, r0, lsr #3 │ │ │ │ + rsbseq pc, r0, ip, ror sp @ │ │ │ │ rsbseq r8, ip, r2, lsl r9 │ │ │ │ - rsbseq r3, r1, r8, asr r1 │ │ │ │ - rsbseq pc, r0, r4, lsr sp @ │ │ │ │ - rsbseq r3, r1, r0, lsr #1 │ │ │ │ - rsbseq pc, r0, ip, ror ip @ │ │ │ │ - rsbseq r3, r1, r6, lsl #1 │ │ │ │ - rsbseq pc, r0, r2, ror #24 │ │ │ │ - rsbseq r3, r1, r8, asr r0 │ │ │ │ - rsbseq pc, r0, r4, lsr ip @ │ │ │ │ - rsbseq r3, r1, lr, lsr r0 │ │ │ │ - rsbseq pc, r0, sl, lsl ip @ │ │ │ │ - rsbseq r3, r1, r6, lsl r0 │ │ │ │ - ldrshteq pc, [r0], #-178 @ 0xffffff4e @ │ │ │ │ - rsbseq r2, r1, ip, ror #31 │ │ │ │ - rsbseq pc, r0, r8, asr #23 │ │ │ │ + rsbseq r3, r1, ip, asr r1 │ │ │ │ + rsbseq pc, r0, r8, lsr sp @ │ │ │ │ + rsbseq r3, r1, r4, lsr #1 │ │ │ │ + rsbseq pc, r0, r0, lsl #25 │ │ │ │ + rsbseq r3, r1, sl, lsl #1 │ │ │ │ + rsbseq pc, r0, r6, ror #24 │ │ │ │ + rsbseq r3, r1, ip, asr r0 │ │ │ │ + rsbseq pc, r0, r8, lsr ip @ │ │ │ │ + rsbseq r3, r1, r2, asr #32 │ │ │ │ + rsbseq pc, r0, lr, lsl ip @ │ │ │ │ + rsbseq r3, r1, sl, lsl r0 │ │ │ │ + ldrshteq pc, [r0], #-182 @ 0xffffff4a @ │ │ │ │ + ldrshteq r2, [r1], #-240 @ 0xffffff10 │ │ │ │ + rsbseq pc, r0, ip, asr #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r4, r2, lr, lsl r6 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ vmin.u16 d4, d13, d5 │ │ │ │ @@ -200254,20 +200254,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r0], {65} @ 0x41 │ │ │ │ stmdbls r1, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf7414478 │ │ │ │ blls 1556cc │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq r2, r1, r2, lsr #30 │ │ │ │ - ldrshteq pc, [r0], #-174 @ 0xffffff52 @ │ │ │ │ - rsbseq r2, r1, r6, ror #29 │ │ │ │ - rsbseq pc, r0, r2, asr #21 │ │ │ │ - ldrhteq r2, [r1], #-232 @ 0xffffff18 │ │ │ │ - @ instruction: 0x0070fa94 │ │ │ │ + rsbseq r2, r1, r6, lsr #30 │ │ │ │ + rsbseq pc, r0, r2, lsl #22 │ │ │ │ + rsbseq r2, r1, sl, ror #29 │ │ │ │ + rsbseq pc, r0, r6, asr #21 │ │ │ │ + ldrhteq r2, [r1], #-236 @ 0xffffff14 │ │ │ │ + @ instruction: 0x0070fa98 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec2d608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmdbvs r3, {r3, r4, r9, sl, lr} │ │ │ │ ldmibvs sl, {r2, r8, fp, ip, pc}^ │ │ │ │ svclt 0x00a8428a │ │ │ │ @@ -200307,15 +200307,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ ldm lr, {r0, r1, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrhteq r8, [ip], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r2, [r1], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r2, r1, r2, ror #27 │ │ │ │ rsbseq r8, ip, r6, ror r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strmi sp, [r5], -pc, lsr #26 │ │ │ │ @@ -200371,22 +200371,22 @@ │ │ │ │ ldrbtmi r0, [r8], #-398 @ 0xfffffe72 │ │ │ │ @ instruction: 0xf741300c │ │ │ │ stmdami fp, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff5142ba │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ svclt 0x000083f8 │ │ │ │ - rsbseq r2, r1, ip, lsr sp │ │ │ │ - rsbseq pc, r0, r8, lsl r9 @ │ │ │ │ - rsbseq r2, r1, lr, lsl sp │ │ │ │ - ldrshteq pc, [r0], #-138 @ 0xffffff76 @ │ │ │ │ - rsbseq r2, r1, r0, lsl #26 │ │ │ │ - ldrsbteq pc, [r0], #-140 @ 0xffffff74 @ │ │ │ │ - rsbseq r2, r1, r2, ror #25 │ │ │ │ - ldrhteq pc, [r0], #-142 @ 0xffffff72 @ │ │ │ │ + rsbseq r2, r1, r0, asr #26 │ │ │ │ + rsbseq pc, r0, ip, lsl r9 @ │ │ │ │ + rsbseq r2, r1, r2, lsr #26 │ │ │ │ + ldrshteq pc, [r0], #-142 @ 0xffffff72 @ │ │ │ │ + rsbseq r2, r1, r4, lsl #26 │ │ │ │ + rsbseq pc, r0, r0, ror #17 │ │ │ │ + rsbseq r2, r1, r6, ror #25 │ │ │ │ + rsbseq pc, r0, r2, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fef1491c │ │ │ │ @ instruction: 0xf2ad4a91 │ │ │ │ blmi fe529a84 │ │ │ │ ldrbtmi r4, [sl], #-1548 @ 0xfffff9f4 │ │ │ │ @@ -200531,30 +200531,30 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf73ae6fd │ │ │ │ svclt 0x0000ef24 │ │ │ │ ... │ │ │ │ rsbseq r8, ip, sl, lsl r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, ip, sl, ror #7 │ │ │ │ + rsbseq r2, r1, r0, lsl #24 │ │ │ │ + ldrsbteq pc, [r0], #-124 @ 0xffffff84 @ │ │ │ │ ldrshteq r2, [r1], #-188 @ 0xffffff44 │ │ │ │ - ldrsbteq pc, [r0], #-120 @ 0xffffff88 @ │ │ │ │ - ldrshteq r2, [r1], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r2, r1, r4, lsl #23 │ │ │ │ - rsbseq pc, r0, r0, ror #14 │ │ │ │ - rsbseq r2, r1, r6, ror #22 │ │ │ │ - rsbseq pc, r0, r2, asr #14 │ │ │ │ - rsbseq r2, r1, r8, asr #22 │ │ │ │ - rsbseq pc, r0, r4, lsr #14 │ │ │ │ - rsbseq r2, r1, r0, asr fp │ │ │ │ - rsbseq r2, r1, lr, ror #21 │ │ │ │ - ldrhteq r2, [r1], #-160 @ 0xffffff60 │ │ │ │ - rsbseq pc, r0, ip, lsl #13 │ │ │ │ - rsbseq r2, r1, r0, ror sl │ │ │ │ - rsbseq r2, r1, r8, ror sl │ │ │ │ - rsbseq pc, r0, r2, asr r6 @ │ │ │ │ + rsbseq r2, r1, r8, lsl #23 │ │ │ │ + rsbseq pc, r0, r4, ror #14 │ │ │ │ + rsbseq r2, r1, sl, ror #22 │ │ │ │ + rsbseq pc, r0, r6, asr #14 │ │ │ │ + rsbseq r2, r1, ip, asr #22 │ │ │ │ + rsbseq pc, r0, r8, lsr #14 │ │ │ │ + rsbseq r2, r1, r4, asr fp │ │ │ │ + ldrshteq r2, [r1], #-162 @ 0xffffff5e │ │ │ │ + ldrhteq r2, [r1], #-164 @ 0xffffff5c │ │ │ │ + @ instruction: 0x0070f690 │ │ │ │ + rsbseq r2, r1, r4, ror sl │ │ │ │ + rsbseq r2, r1, ip, ror sl │ │ │ │ + rsbseq pc, r0, r6, asr r6 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec2da88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -r7, lsl #12 │ │ │ │ @ instruction: 0xf04e461e │ │ │ │ mvnslt pc, pc, lsr r5 @ │ │ │ │ @@ -200572,16 +200572,16 @@ │ │ │ │ stmdami r7, {r0, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 11145d8 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbseq r2, r1, r2, asr #19 │ │ │ │ - @ instruction: 0x0070f59e │ │ │ │ + rsbseq r2, r1, r6, asr #19 │ │ │ │ + rsbseq pc, r0, r2, lsr #11 │ │ │ │ stmdavs r9, {r0, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #18 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrlt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -200597,16 +200597,16 @@ │ │ │ │ cmppmi sl, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf741300c │ │ │ │ stmdami r4, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 314648 >::_M_default_append(unsigned int)@@Base+0x91ab4> │ │ │ │ strb r9, [r6, r1, lsl #22]! │ │ │ │ - rsbseq r2, r1, r2, asr r9 │ │ │ │ - rsbseq pc, r0, lr, lsr #10 │ │ │ │ + rsbseq r2, r1, r6, asr r9 │ │ │ │ + rsbseq pc, r0, r2, lsr r5 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, lr, lsl r6 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ blx 6935e0 │ │ │ │ @@ -200751,34 +200751,34 @@ │ │ │ │ ldmdami r8, {r2, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ orrcs pc, r1, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf818f741 │ │ │ │ @ instruction: 0x46214815 │ │ │ │ @ instruction: 0xf7414478 │ │ │ │ @ instruction: 0xe707f8d3 │ │ │ │ - ldrsbteq r2, [r1], #-134 @ 0xffffff7a │ │ │ │ - ldrhteq pc, [r0], #-66 @ 0xffffffbe @ │ │ │ │ - ldrhteq r2, [r1], #-142 @ 0xffffff72 │ │ │ │ - @ instruction: 0x0070f49a │ │ │ │ - rsbseq r2, r1, ip, lsr r8 │ │ │ │ - rsbseq pc, r0, r8, lsl r4 @ │ │ │ │ - rsbseq r2, r1, r0, lsr #16 │ │ │ │ - ldrshteq pc, [r0], #-60 @ 0xffffffc4 @ │ │ │ │ - ldrsbteq r2, [r1], #-116 @ 0xffffff8c │ │ │ │ - ldrhteq pc, [r0], #-54 @ 0xffffffca @ │ │ │ │ - rsbseq r2, r1, r4, lsr #15 │ │ │ │ - rsbseq pc, r0, r0, lsl #7 │ │ │ │ - rsbseq r2, r1, r6, asr r7 │ │ │ │ - rsbseq r2, r1, r4, lsl r7 │ │ │ │ - rsbseq r2, r1, ip, lsl r7 │ │ │ │ - ldrshteq pc, [r0], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbseq r2, r1, r2, lsl #14 │ │ │ │ - ldrsbteq pc, [r0], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbseq r2, r1, r8, ror #13 │ │ │ │ - rsbseq pc, r0, r4, asr #5 │ │ │ │ + ldrsbteq r2, [r1], #-138 @ 0xffffff76 │ │ │ │ + ldrhteq pc, [r0], #-70 @ 0xffffffba @ │ │ │ │ + rsbseq r2, r1, r2, asr #17 │ │ │ │ + @ instruction: 0x0070f49e │ │ │ │ + rsbseq r2, r1, r0, asr #16 │ │ │ │ + rsbseq pc, r0, ip, lsl r4 @ │ │ │ │ + rsbseq r2, r1, r4, lsr #16 │ │ │ │ + rsbseq pc, r0, r0, lsl #8 │ │ │ │ + ldrsbteq r2, [r1], #-120 @ 0xffffff88 │ │ │ │ + ldrhteq pc, [r0], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbseq r2, r1, r8, lsr #15 │ │ │ │ + rsbseq pc, r0, r4, lsl #7 │ │ │ │ + rsbseq r2, r1, sl, asr r7 │ │ │ │ + rsbseq r2, r1, r8, lsl r7 │ │ │ │ + rsbseq r2, r1, r0, lsr #14 │ │ │ │ + ldrshteq pc, [r0], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbseq r2, r1, r6, lsl #14 │ │ │ │ + rsbseq pc, r0, r2, ror #5 │ │ │ │ + rsbseq r2, r1, ip, ror #13 │ │ │ │ + rsbseq pc, r0, r8, asr #5 │ │ │ │ stmdavs r9, {r0, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #18 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldmdbvs r2, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, fp, sp, lr} │ │ │ │ ldrlt sp, [r0, #-248] @ 0xffffff08 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -200804,18 +200804,18 @@ │ │ │ │ stmdami r8, {r0, r2, r5, r6, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffb0f740 │ │ │ │ stmdbls r1, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7414478 │ │ │ │ blls 154e2c │ │ │ │ svclt 0x0000e7e6 │ │ │ │ - rsbseq r2, r1, r8, asr #12 │ │ │ │ - rsbseq pc, r0, r4, lsr #4 │ │ │ │ - rsbseq r2, r1, r8, lsl r6 │ │ │ │ - ldrshteq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ + rsbseq r2, r1, ip, asr #12 │ │ │ │ + rsbseq pc, r0, r8, lsr #4 │ │ │ │ + rsbseq r2, r1, ip, lsl r6 │ │ │ │ + ldrshteq pc, [r0], #-24 @ 0xffffffe8 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r6, {r0, r2, r7, ip, sp, pc} │ │ │ │ pkhbtmi r4, r0, pc, lsl #12 @ │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @@ -200848,18 +200848,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-309 @ 0xfffffecb │ │ │ │ @ instruction: 0xf740300c │ │ │ │ stmdami r7, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf814f741 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq r2, r1, lr, lsl #11 │ │ │ │ - rsbseq pc, r0, sl, ror #2 │ │ │ │ - rsbseq r2, r1, sl, ror #10 │ │ │ │ - rsbseq pc, r0, r6, asr #2 │ │ │ │ + @ instruction: 0x00712592 │ │ │ │ + rsbseq pc, r0, lr, ror #2 │ │ │ │ + rsbseq r2, r1, lr, ror #10 │ │ │ │ + rsbseq pc, r0, sl, asr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 192204 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe515088 │ │ │ │ stclmi 6, cr4, [r6], #92 @ 0x5c │ │ │ │ vmull.s32 q2, d29, d6[1] │ │ │ │ @@ -201089,38 +201089,38 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7404478 │ │ │ │ @ instruction: 0xe7effe37 │ │ │ │ b ff194dd4 │ │ │ │ ... │ │ │ │ rsbseq r7, ip, lr, lsr #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, r1, sl, lsr #9 │ │ │ │ - ldrhteq r2, [r1], #-68 @ 0xffffffbc │ │ │ │ - rsbseq r2, r1, r8, ror #7 │ │ │ │ - rsbseq lr, r0, r4, asr #31 │ │ │ │ + rsbseq r2, r1, lr, lsr #9 │ │ │ │ + ldrhteq r2, [r1], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r2, r1, ip, ror #7 │ │ │ │ + rsbseq lr, r0, r8, asr #31 │ │ │ │ rsbseq r7, ip, ip, asr fp │ │ │ │ - rsbseq r2, r1, r6, ror #7 │ │ │ │ - rsbseq r2, r1, r4, lsr #6 │ │ │ │ - rsbseq lr, r0, r0, lsl #30 │ │ │ │ - rsbseq r2, r1, r6, lsl #6 │ │ │ │ - rsbseq lr, r0, r2, ror #29 │ │ │ │ - ldrhteq r2, [r1], #-40 @ 0xffffffd8 │ │ │ │ - @ instruction: 0x0070ee9c │ │ │ │ - rsbseq r2, r1, r4, asr r2 │ │ │ │ - rsbseq lr, r0, r0, lsr lr │ │ │ │ - rsbseq r2, r1, r6, lsr r2 │ │ │ │ - rsbseq lr, r0, r2, lsl lr │ │ │ │ - rsbseq r2, r1, r8, lsl r2 │ │ │ │ - ldrshteq lr, [r0], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r2, r1, sl, ror #3 │ │ │ │ - rsbseq lr, r0, r6, asr #27 │ │ │ │ - ldrsbteq r2, [r1], #-16 │ │ │ │ - rsbseq lr, r0, sl, lsr #27 │ │ │ │ - ldrhteq r2, [r1], #-18 @ 0xffffffee │ │ │ │ - rsbseq lr, r0, ip, lsl #27 │ │ │ │ + rsbseq r2, r1, sl, ror #7 │ │ │ │ + rsbseq r2, r1, r8, lsr #6 │ │ │ │ + rsbseq lr, r0, r4, lsl #30 │ │ │ │ + rsbseq r2, r1, sl, lsl #6 │ │ │ │ + rsbseq lr, r0, r6, ror #29 │ │ │ │ + ldrhteq r2, [r1], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq lr, r0, r0, lsr #29 │ │ │ │ + rsbseq r2, r1, r8, asr r2 │ │ │ │ + rsbseq lr, r0, r4, lsr lr │ │ │ │ + rsbseq r2, r1, sl, lsr r2 │ │ │ │ + rsbseq lr, r0, r6, lsl lr │ │ │ │ + rsbseq r2, r1, ip, lsl r2 │ │ │ │ + ldrshteq lr, [r0], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r2, r1, lr, ror #3 │ │ │ │ + rsbseq lr, r0, sl, asr #27 │ │ │ │ + ldrsbteq r2, [r1], #-20 @ 0xffffffec │ │ │ │ + rsbseq lr, r0, lr, lsr #27 │ │ │ │ + ldrhteq r2, [r1], #-22 @ 0xffffffea │ │ │ │ + @ instruction: 0x0070ed90 │ │ │ │ andne lr, r8, #3440640 @ 0x348000 │ │ │ │ andvc pc, r0, r1, lsr #11 │ │ │ │ eorsle r4, sl, r0, lsl r3 │ │ │ │ andcs pc, r1, r0, asr #4 │ │ │ │ @ instruction: 0xf1724281 │ │ │ │ andsle r0, r1, #0 │ │ │ │ addeq pc, r0, r1, lsr #3 │ │ │ │ @@ -201151,16 +201151,16 @@ │ │ │ │ andeq pc, r8, pc, rrx │ │ │ │ bvs 1786600 │ │ │ │ andcc r2, r1, #1 │ │ │ │ @ instruction: 0x4770625a │ │ │ │ mulcs r1, sl, sl │ │ │ │ addsvs r3, sl, #268435456 @ 0x10000000 │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrhteq r2, [r1], #-12 │ │ │ │ - rsbseq r2, r1, sl, lsl #2 │ │ │ │ + rsbseq r2, r1, r0, asr #1 │ │ │ │ + rsbseq r2, r1, lr, lsl #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strbmi pc, [ip, #-2271]! @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df4688 │ │ │ │ addlt r1, sp, ip, ror #10 │ │ │ │ @@ -201507,47 +201507,47 @@ │ │ │ │ @ instruction: 0xf740300c │ │ │ │ stmdami r5!, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2310 @ 0xfffff6fa │ │ │ │ blx ffc95478 │ │ │ │ ldrt r9, [r0], -r6, lsl #22 │ │ │ │ ldrshteq r7, [ip], #-120 @ 0xffffff88 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r1, r2, ror #29 │ │ │ │ - ldrhteq lr, [r0], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r1, r1, r6, ror #29 │ │ │ │ + rsbseq lr, r0, r2, asr #21 │ │ │ │ rsbseq r7, ip, lr, lsr #12 │ │ │ │ - rsbseq r1, r1, r2, asr #28 │ │ │ │ - rsbseq lr, r0, lr, lsl sl │ │ │ │ - rsbseq r1, r1, r0, ror #27 │ │ │ │ - ldrhteq lr, [r0], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r1, r1, ip, lsl #27 │ │ │ │ - rsbseq lr, r0, r8, ror #18 │ │ │ │ - rsbseq r1, r1, lr, ror #26 │ │ │ │ - rsbseq lr, r0, sl, asr #18 │ │ │ │ - rsbseq r1, r1, lr, ror #24 │ │ │ │ - rsbseq lr, r0, sl, asr #16 │ │ │ │ - rsbseq r1, r1, r0, asr ip │ │ │ │ - rsbseq lr, r0, ip, lsr #16 │ │ │ │ - rsbseq r1, r1, r2, lsr ip │ │ │ │ - rsbseq lr, r0, lr, lsl #16 │ │ │ │ - rsbseq r1, r1, r4, lsl ip │ │ │ │ - ldrshteq lr, [r0], #-112 @ 0xffffff90 │ │ │ │ - ldrshteq r1, [r1], #-182 @ 0xffffff4a │ │ │ │ - ldrsbteq lr, [r0], #-114 @ 0xffffff8e │ │ │ │ - ldrsbteq r1, [r1], #-184 @ 0xffffff48 │ │ │ │ - ldrhteq lr, [r0], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r1, r1, sl, lsr #23 │ │ │ │ - rsbseq lr, r0, r6, lsl #15 │ │ │ │ - rsbseq r1, r1, ip, lsl #23 │ │ │ │ - rsbseq lr, r0, r8, ror #14 │ │ │ │ - rsbseq r1, r1, sl, ror #22 │ │ │ │ - rsbseq lr, r0, r6, asr #14 │ │ │ │ - rsbseq r1, r1, ip, asr #22 │ │ │ │ - rsbseq lr, r0, r8, lsr #14 │ │ │ │ - rsbseq r1, r1, lr, lsl fp │ │ │ │ - ldrshteq lr, [r0], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r1, r1, r6, asr #28 │ │ │ │ + rsbseq lr, r0, r2, lsr #20 │ │ │ │ + rsbseq r1, r1, r4, ror #27 │ │ │ │ + rsbseq lr, r0, r0, asr #19 │ │ │ │ + @ instruction: 0x00711d90 │ │ │ │ + rsbseq lr, r0, ip, ror #18 │ │ │ │ + rsbseq r1, r1, r2, ror sp │ │ │ │ + rsbseq lr, r0, lr, asr #18 │ │ │ │ + rsbseq r1, r1, r2, ror ip │ │ │ │ + rsbseq lr, r0, lr, asr #16 │ │ │ │ + rsbseq r1, r1, r4, asr ip │ │ │ │ + rsbseq lr, r0, r0, lsr r8 │ │ │ │ + rsbseq r1, r1, r6, lsr ip │ │ │ │ + rsbseq lr, r0, r2, lsl r8 │ │ │ │ + rsbseq r1, r1, r8, lsl ip │ │ │ │ + ldrshteq lr, [r0], #-116 @ 0xffffff8c │ │ │ │ + ldrshteq r1, [r1], #-186 @ 0xffffff46 │ │ │ │ + ldrsbteq lr, [r0], #-118 @ 0xffffff8a │ │ │ │ + ldrsbteq r1, [r1], #-188 @ 0xffffff44 │ │ │ │ + ldrhteq lr, [r0], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r1, r1, lr, lsr #23 │ │ │ │ + rsbseq lr, r0, sl, lsl #15 │ │ │ │ + @ instruction: 0x00711b90 │ │ │ │ + rsbseq lr, r0, ip, ror #14 │ │ │ │ + rsbseq r1, r1, lr, ror #22 │ │ │ │ + rsbseq lr, r0, sl, asr #14 │ │ │ │ + rsbseq r1, r1, r0, asr fp │ │ │ │ + rsbseq lr, r0, ip, lsr #14 │ │ │ │ + rsbseq r1, r1, r2, lsr #22 │ │ │ │ + ldrshteq lr, [r0], #-110 @ 0xffffff92 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 292cc8 >::_M_default_append(unsigned int)@@Base+0x10134> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0x901cf8d1 │ │ │ │ strmi r4, [r0], sl, lsl #13 │ │ │ │ @@ -201785,20 +201785,20 @@ │ │ │ │ stmdami sl, {r0, r2, r3, r4, r5, r7, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf802f740 │ │ │ │ stmdbls r4, {r3, fp, lr} │ │ │ │ @ instruction: 0xf7404478 │ │ │ │ bls 215ed0 │ │ │ │ svclt 0x0000e7c0 │ │ │ │ - rsbseq sp, r3, lr, lsr #23 │ │ │ │ - rsbseq r1, r1, lr, lsl #16 │ │ │ │ - rsbseq r1, r1, lr, ror r7 │ │ │ │ - rsbseq r1, r1, r8, ror r7 │ │ │ │ - ldrhteq r1, [r1], #-108 @ 0xffffff94 │ │ │ │ - @ instruction: 0x0070e298 │ │ │ │ + ldrhteq sp, [r3], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r1, r1, r2, lsl r8 │ │ │ │ + rsbseq r1, r1, r2, lsl #15 │ │ │ │ + rsbseq r1, r1, ip, ror r7 │ │ │ │ + rsbseq r1, r1, r0, asr #13 │ │ │ │ + @ instruction: 0x0070e29c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 1129468 │ │ │ │ addlt r4, r4, r1, asr #22 │ │ │ │ ldrbtmi r6, [sl], #-2317 @ 0xfffff6f3 │ │ │ │ @@ -201864,20 +201864,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf826f740 │ │ │ │ @ instruction: 0xf739e7bd │ │ │ │ svclt 0x0000ecb2 │ │ │ │ ldrshteq r6, [ip], #-222 @ 0xffffff22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r6, ip, r6, lsl #27 │ │ │ │ - rsbseq r1, r1, r4, asr #11 │ │ │ │ - rsbseq lr, r0, r0, lsr #3 │ │ │ │ - rsbseq r1, r1, r8, lsr #11 │ │ │ │ - rsbseq lr, r0, r4, lsl #3 │ │ │ │ - rsbseq r1, r1, lr, lsl #11 │ │ │ │ - rsbseq lr, r0, sl, ror #2 │ │ │ │ + rsbseq r1, r1, r8, asr #11 │ │ │ │ + rsbseq lr, r0, r4, lsr #3 │ │ │ │ + rsbseq r1, r1, ip, lsr #11 │ │ │ │ + rsbseq lr, r0, r8, lsl #3 │ │ │ │ + @ instruction: 0x00711592 │ │ │ │ + rsbseq lr, r0, lr, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2131f4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0xf8df468b │ │ │ │ @ instruction: 0xf8df4464 │ │ │ │ @@ -202160,36 +202160,36 @@ │ │ │ │ ldc2 7, cr15, [r8, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0x4621481a │ │ │ │ @ instruction: 0xf73f4478 │ │ │ │ usat pc, #5, r3, asr #27 @ │ │ │ │ ldrhteq r6, [ip], #-204 @ 0xffffff34 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x007c6a90 │ │ │ │ - ldrhteq r1, [r1], #-46 @ 0xffffffd2 │ │ │ │ - @ instruction: 0x0070de9a │ │ │ │ - rsbseq r1, r1, r4, lsr #5 │ │ │ │ - rsbseq sp, r0, r0, lsl #29 │ │ │ │ - rsbseq r1, r1, r8, lsl #5 │ │ │ │ - rsbseq sp, r0, r4, ror #28 │ │ │ │ - rsbseq r1, r1, r6, asr r2 │ │ │ │ - rsbseq sp, r0, r2, lsr lr │ │ │ │ - rsbseq r1, r1, ip, asr #3 │ │ │ │ - rsbseq sp, r0, r8, lsr #27 │ │ │ │ - ldrhteq r1, [r1], #-18 @ 0xffffffee │ │ │ │ - rsbseq sp, r0, lr, lsl #27 │ │ │ │ - rsbseq r1, r1, r0, lsl #3 │ │ │ │ - rsbseq sp, r0, ip, asr sp │ │ │ │ - rsbseq r1, r1, r8, asr r1 │ │ │ │ - rsbseq sp, r0, r4, lsr sp │ │ │ │ - rsbseq r1, r1, lr, lsr r1 │ │ │ │ - rsbseq sp, r0, sl, lsl sp │ │ │ │ - rsbseq r1, r1, r6, lsl r1 │ │ │ │ - ldrshteq sp, [r0], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r1, r1, r8, ror #1 │ │ │ │ - rsbseq sp, r0, r4, asr #25 │ │ │ │ + rsbseq r1, r1, r2, asr #5 │ │ │ │ + @ instruction: 0x0070de9e │ │ │ │ + rsbseq r1, r1, r8, lsr #5 │ │ │ │ + rsbseq sp, r0, r4, lsl #29 │ │ │ │ + rsbseq r1, r1, ip, lsl #5 │ │ │ │ + rsbseq sp, r0, r8, ror #28 │ │ │ │ + rsbseq r1, r1, sl, asr r2 │ │ │ │ + rsbseq sp, r0, r6, lsr lr │ │ │ │ + ldrsbteq r1, [r1], #-16 │ │ │ │ + rsbseq sp, r0, ip, lsr #27 │ │ │ │ + ldrhteq r1, [r1], #-22 @ 0xffffffea │ │ │ │ + @ instruction: 0x0070dd92 │ │ │ │ + rsbseq r1, r1, r4, lsl #3 │ │ │ │ + rsbseq sp, r0, r0, ror #26 │ │ │ │ + rsbseq r1, r1, ip, asr r1 │ │ │ │ + rsbseq sp, r0, r8, lsr sp │ │ │ │ + rsbseq r1, r1, r2, asr #2 │ │ │ │ + rsbseq sp, r0, lr, lsl sp │ │ │ │ + rsbseq r1, r1, sl, lsl r1 │ │ │ │ + ldrshteq sp, [r0], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r1, r1, ip, ror #1 │ │ │ │ + rsbseq sp, r0, r8, asr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r7, lsr r9 │ │ │ │ strcs r4, [r0], #-2871 @ 0xfffff4c9 │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ @@ -202244,19 +202244,19 @@ │ │ │ │ blls 292264 >::_M_default_append(unsigned int)@@Base+0xf6d0> │ │ │ │ svclt 0x00c84293 │ │ │ │ ldclle 3, cr2, [r5], #40 @ 0x28 │ │ │ │ ldrb r2, [r3, r3, lsl #6]! │ │ │ │ ldmib r6!, {r0, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r6, ip, r4, ror #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r1, sl, ror #31 │ │ │ │ - rsbseq sp, r0, r6, asr #23 │ │ │ │ + rsbseq r0, r1, lr, ror #31 │ │ │ │ + rsbseq sp, r0, sl, asr #23 │ │ │ │ rsbseq r6, ip, r0, ror #14 │ │ │ │ - ldrhteq r0, [r1], #-244 @ 0xffffff0c │ │ │ │ - @ instruction: 0x0070db90 │ │ │ │ + ldrhteq r0, [r1], #-248 @ 0xffffff08 │ │ │ │ + @ instruction: 0x0070db94 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r3], sp, lsl #1 │ │ │ │ ldmib sp, {r3, r4, r9, sl, lr}^ │ │ │ │ tstls r4, r8, lsl r1 │ │ │ │ @@ -202381,27 +202381,27 @@ │ │ │ │ andcs sp, r4, #-1073741792 @ 0xc0000020 │ │ │ │ blcs 112320 │ │ │ │ svcge 0x007ef47f │ │ │ │ @ instruction: 0xf739e7b3 │ │ │ │ svclt 0x0000e8a6 │ │ │ │ rsbseq r6, ip, lr, asr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r1, lr, ror #29 │ │ │ │ - rsbseq sp, r0, sl, asr #21 │ │ │ │ - ldrsbteq r0, [r1], #-230 @ 0xffffff1a │ │ │ │ - ldrhteq sp, [r0], #-162 @ 0xffffff5e │ │ │ │ + ldrshteq r0, [r1], #-226 @ 0xffffff1e │ │ │ │ + rsbseq sp, r0, lr, asr #21 │ │ │ │ + ldrsbteq r0, [r1], #-234 @ 0xffffff16 │ │ │ │ + ldrhteq sp, [r0], #-166 @ 0xffffff5a │ │ │ │ rsbseq r6, ip, ip, asr #12 │ │ │ │ - rsbseq r0, r1, r4, asr lr │ │ │ │ - rsbseq sp, r0, r0, lsr sl │ │ │ │ - ldrsbteq r0, [r1], #-210 @ 0xffffff2e │ │ │ │ - rsbseq sp, r0, lr, lsr #19 │ │ │ │ - rsbseq r0, r1, ip, lsr #27 │ │ │ │ - rsbseq sp, r0, r8, lsl #19 │ │ │ │ - @ instruction: 0x00710d90 │ │ │ │ - rsbseq sp, r0, ip, ror #18 │ │ │ │ + rsbseq r0, r1, r8, asr lr │ │ │ │ + rsbseq sp, r0, r4, lsr sl │ │ │ │ + ldrsbteq r0, [r1], #-214 @ 0xffffff2a │ │ │ │ + ldrhteq sp, [r0], #-146 @ 0xffffff6e │ │ │ │ + ldrhteq r0, [r1], #-208 @ 0xffffff30 │ │ │ │ + rsbseq sp, r0, ip, lsl #19 │ │ │ │ + @ instruction: 0x00710d94 │ │ │ │ + rsbseq sp, r0, r0, ror r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 213a24 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x5650f8df │ │ │ │ @ instruction: 0xf8dfb09b │ │ │ │ @@ -202805,37 +202805,37 @@ │ │ │ │ ldmdami sp, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8caf73f │ │ │ │ svclt 0x0000e5dd │ │ │ │ ... │ │ │ │ rsbseq r6, ip, ip, lsl #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r1, r6, lsr fp │ │ │ │ - rsbseq sp, r0, r0, lsl r7 │ │ │ │ - rsbseq r0, r1, sl, lsl fp │ │ │ │ - ldrshteq sp, [r0], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r0, r1, sl, lsr fp │ │ │ │ + rsbseq sp, r0, r4, lsl r7 │ │ │ │ + rsbseq r0, r1, lr, lsl fp │ │ │ │ + ldrshteq sp, [r0], #-104 @ 0xffffff98 │ │ │ │ rsbseq r6, ip, sl, lsl #5 │ │ │ │ - ldrhteq r0, [r1], #-170 @ 0xffffff56 │ │ │ │ - @ instruction: 0x0070d694 │ │ │ │ - rsbseq r0, r1, r2, lsl #20 │ │ │ │ - ldrsbteq sp, [r0], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r0, r1, r8, lsl #18 │ │ │ │ - rsbseq sp, r0, r4, ror #9 │ │ │ │ - rsbseq r0, r1, r8, lsr r8 │ │ │ │ - rsbseq sp, r0, r4, lsl r4 │ │ │ │ - rsbseq r0, r1, r6, asr #14 │ │ │ │ - rsbseq sp, r0, r2, lsr #6 │ │ │ │ - rsbseq r0, r1, sl, lsr #14 │ │ │ │ - rsbseq sp, r0, r6, lsl #6 │ │ │ │ - rsbseq r0, r1, lr, lsl #14 │ │ │ │ - rsbseq sp, r0, sl, ror #5 │ │ │ │ - ldrshteq r0, [r1], #-98 @ 0xffffff9e │ │ │ │ - rsbseq sp, r0, lr, asr #5 │ │ │ │ - ldrsbteq r0, [r1], #-102 @ 0xffffff9a │ │ │ │ - ldrhteq sp, [r0], #-34 @ 0xffffffde │ │ │ │ + ldrhteq r0, [r1], #-174 @ 0xffffff52 │ │ │ │ + @ instruction: 0x0070d698 │ │ │ │ + rsbseq r0, r1, r6, lsl #20 │ │ │ │ + rsbseq sp, r0, r2, ror #11 │ │ │ │ + rsbseq r0, r1, ip, lsl #18 │ │ │ │ + rsbseq sp, r0, r8, ror #9 │ │ │ │ + rsbseq r0, r1, ip, lsr r8 │ │ │ │ + rsbseq sp, r0, r8, lsl r4 │ │ │ │ + rsbseq r0, r1, sl, asr #14 │ │ │ │ + rsbseq sp, r0, r6, lsr #6 │ │ │ │ + rsbseq r0, r1, lr, lsr #14 │ │ │ │ + rsbseq sp, r0, sl, lsl #6 │ │ │ │ + rsbseq r0, r1, r2, lsl r7 │ │ │ │ + rsbseq sp, r0, lr, ror #5 │ │ │ │ + ldrshteq r0, [r1], #-102 @ 0xffffff9a │ │ │ │ + ldrsbteq sp, [r0], #-34 @ 0xffffffde │ │ │ │ + ldrsbteq r0, [r1], #-106 @ 0xffffff96 │ │ │ │ + ldrhteq sp, [r0], #-38 @ 0xffffffda │ │ │ │ movwcs r9, #31242 @ 0x7a0a │ │ │ │ andsvs r4, r3, r4, lsl #12 │ │ │ │ strmi lr, [r4], -r1, lsr #11 │ │ │ │ @ instruction: 0xf640482d │ │ │ │ ldrbtmi r2, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf73e300c │ │ │ │ stmdami fp!, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -202877,26 +202877,26 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf83af73f │ │ │ │ @ instruction: 0xf738e54d │ │ │ │ strmi lr, [r4], -r6, asr #25 │ │ │ │ bls 2d2984 >::_M_default_append(unsigned int)@@Base+0x4fdf0> │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ ldrb r6, [sl, #19] │ │ │ │ - rsbseq r0, r1, r2, asr #12 │ │ │ │ - rsbseq sp, r0, lr, lsl r2 │ │ │ │ - rsbseq r0, r1, r6, lsr #12 │ │ │ │ - rsbseq sp, r0, r2, lsl #4 │ │ │ │ - rsbseq r0, r1, sl, lsl #12 │ │ │ │ - rsbseq sp, r0, r6, ror #3 │ │ │ │ - rsbseq r0, r1, lr, ror #11 │ │ │ │ - rsbseq sp, r0, sl, asr #3 │ │ │ │ - ldrsbteq r0, [r1], #-82 @ 0xffffffae │ │ │ │ - rsbseq sp, r0, lr, lsr #3 │ │ │ │ - ldrhteq r0, [r1], #-86 @ 0xffffffaa │ │ │ │ - @ instruction: 0x0070d192 │ │ │ │ + rsbseq r0, r1, r6, asr #12 │ │ │ │ + rsbseq sp, r0, r2, lsr #4 │ │ │ │ + rsbseq r0, r1, sl, lsr #12 │ │ │ │ + rsbseq sp, r0, r6, lsl #4 │ │ │ │ + rsbseq r0, r1, lr, lsl #12 │ │ │ │ + rsbseq sp, r0, sl, ror #3 │ │ │ │ + ldrshteq r0, [r1], #-82 @ 0xffffffae │ │ │ │ + rsbseq sp, r0, lr, asr #3 │ │ │ │ + ldrsbteq r0, [r1], #-86 @ 0xffffffaa │ │ │ │ + ldrhteq sp, [r0], #-18 @ 0xffffffee │ │ │ │ + ldrhteq r0, [r1], #-90 @ 0xffffffa6 │ │ │ │ + @ instruction: 0x0070d196 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs r9, [r0], #-3848 @ 0xfffff0f8 │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldclle 0, cr6, [fp, #-240] @ 0xffffff10 │ │ │ │ @@ -202951,22 +202951,22 @@ │ │ │ │ stmdami ip, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bicvs pc, r4, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 7, pc, cr2, cr14, {1} @ │ │ │ │ ldrbmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf73e4478 │ │ │ │ bfi pc, sp, (invalid: 31:0) @ │ │ │ │ - ldrshteq r0, [r1], #-72 @ 0xffffffb8 │ │ │ │ - ldrsbteq sp, [r0], #-4 │ │ │ │ - rsbseq r0, r1, r0, ror #9 │ │ │ │ - ldrhteq sp, [r0], #-12 │ │ │ │ - ldrhteq r0, [r1], #-66 @ 0xffffffbe │ │ │ │ - rsbseq sp, r0, lr, lsl #1 │ │ │ │ - rsbseq r0, r1, ip, ror r4 │ │ │ │ - rsbseq sp, r0, r8, asr r0 │ │ │ │ + ldrshteq r0, [r1], #-76 @ 0xffffffb4 │ │ │ │ + ldrsbteq sp, [r0], #-8 │ │ │ │ + rsbseq r0, r1, r4, ror #9 │ │ │ │ + rsbseq sp, r0, r0, asr #1 │ │ │ │ + ldrhteq r0, [r1], #-70 @ 0xffffffba │ │ │ │ + @ instruction: 0x0070d092 │ │ │ │ + rsbseq r0, r1, r0, lsl #9 │ │ │ │ + rsbseq sp, r0, ip, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r0, lsl #25 │ │ │ │ movwcs r4, #2432 @ 0x980 │ │ │ │ stmdapl r1!, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -203094,25 +203094,25 @@ │ │ │ │ @ instruction: 0x46494810 │ │ │ │ @ instruction: 0xf73e4478 │ │ │ │ ldr pc, [lr, r7, lsl #29] │ │ │ │ str r2, [fp, r3, lsl #4] │ │ │ │ bl 516d30 │ │ │ │ ldrhteq r5, [ip], #-188 @ 0xffffff44 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r1, r0, lsl r3 │ │ │ │ - rsbseq ip, r0, ip, ror #29 │ │ │ │ - ldrshteq r0, [r1], #-40 @ 0xffffffd8 │ │ │ │ - ldrsbteq ip, [r0], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r0, r1, r4, lsl r3 │ │ │ │ + ldrshteq ip, [r0], #-224 @ 0xffffff20 │ │ │ │ + ldrshteq r0, [r1], #-44 @ 0xffffffd4 │ │ │ │ + ldrsbteq ip, [r0], #-232 @ 0xffffff18 │ │ │ │ rsbseq r5, ip, lr, ror #20 │ │ │ │ - rsbseq r0, r1, r8, lsl #5 │ │ │ │ - rsbseq ip, r0, r4, ror #28 │ │ │ │ - rsbseq r0, r1, ip, ror #4 │ │ │ │ - rsbseq ip, r0, r8, asr #28 │ │ │ │ - rsbseq r0, r1, r0, asr r2 │ │ │ │ - rsbseq ip, r0, ip, lsr #28 │ │ │ │ + rsbseq r0, r1, ip, lsl #5 │ │ │ │ + rsbseq ip, r0, r8, ror #28 │ │ │ │ + rsbseq r0, r1, r0, ror r2 │ │ │ │ + rsbseq ip, r0, ip, asr #28 │ │ │ │ + rsbseq r0, r1, r4, asr r2 │ │ │ │ + rsbseq ip, r0, r0, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ umulllt r4, sp, ip, r9 │ │ │ │ ldrbtmi r4, [r9], #-2972 @ 0xfffff464 │ │ │ │ stmiapl fp, {r1, r2, r4, r8, sl, fp, ip, pc}^ │ │ │ │ @@ -203268,25 +203268,25 @@ │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ stc2 7, cr15, [ip, #-248]! @ 0xffffff08 │ │ │ │ movwcs lr, #14085 @ 0x3705 │ │ │ │ @ instruction: 0xf738e737 │ │ │ │ svclt 0x0000e9b6 │ │ │ │ rsbseq r5, ip, r6, ror r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r1, ip, lsl #3 │ │ │ │ - rsbseq ip, r0, r8, ror #26 │ │ │ │ - rsbseq r0, r1, r4, ror r1 │ │ │ │ - rsbseq ip, r0, r0, asr sp │ │ │ │ + @ instruction: 0x00710190 │ │ │ │ + rsbseq ip, r0, ip, ror #26 │ │ │ │ + rsbseq r0, r1, r8, ror r1 │ │ │ │ + rsbseq ip, r0, r4, asr sp │ │ │ │ rsbseq r5, ip, sl, ror #17 │ │ │ │ - rsbseq r0, r1, lr, ror #1 │ │ │ │ - rsbseq ip, r0, sl, asr #25 │ │ │ │ - rsbseq r0, r1, r4, lsl r0 │ │ │ │ - ldrshteq ip, [r0], #-176 @ 0xffffff50 │ │ │ │ - @ instruction: 0x0070ff9a │ │ │ │ - rsbseq ip, r0, r6, ror fp │ │ │ │ + ldrshteq r0, [r1], #-2 │ │ │ │ + rsbseq ip, r0, lr, asr #25 │ │ │ │ + rsbseq r0, r1, r8, lsl r0 │ │ │ │ + ldrshteq ip, [r0], #-180 @ 0xffffff4c │ │ │ │ + @ instruction: 0x0070ff9e │ │ │ │ + rsbseq ip, r0, sl, ror fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strpl pc, [ip, #-2271]! @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ strmi r4, [r7], -ip, lsr #10 │ │ │ │ @@ -203617,35 +203617,35 @@ │ │ │ │ ldrbmi r9, [sp], -r6, lsl #22 │ │ │ │ str r9, [pc], r7, lsl #18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe730aeb7 │ │ │ │ mrc 7, 7, APSR_nzcv, cr10, cr7, {1} │ │ │ │ ldrhteq r5, [ip], #-104 @ 0xffffff98 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, r0, r6, asr #29 │ │ │ │ - rsbseq ip, r0, r0, lsr #21 │ │ │ │ - rsbseq pc, r0, sl, lsr #29 │ │ │ │ - rsbseq ip, r0, r4, lsl #21 │ │ │ │ + rsbseq pc, r0, sl, asr #29 │ │ │ │ + rsbseq ip, r0, r4, lsr #21 │ │ │ │ + rsbseq pc, r0, lr, lsr #29 │ │ │ │ + rsbseq ip, r0, r8, lsl #21 │ │ │ │ rsbseq r5, ip, sl, lsl r6 │ │ │ │ - rsbseq pc, r0, r2, asr #27 │ │ │ │ - @ instruction: 0x0070c99e │ │ │ │ - rsbseq pc, r0, sl, lsl #24 │ │ │ │ - rsbseq ip, r0, r6, ror #15 │ │ │ │ - @ instruction: 0x0070fb9e │ │ │ │ - rsbseq ip, r0, sl, ror r7 │ │ │ │ - rsbseq pc, r0, r6, lsl #23 │ │ │ │ - rsbseq ip, r0, r2, ror #14 │ │ │ │ - rsbseq pc, r0, sl, lsl #22 │ │ │ │ - rsbseq ip, r0, r6, ror #13 │ │ │ │ - rsbseq pc, r0, lr, ror #21 │ │ │ │ - rsbseq ip, r0, sl, asr #13 │ │ │ │ - ldrsbteq pc, [r0], #-164 @ 0xffffff5c @ │ │ │ │ - ldrhteq ip, [r0], #-96 @ 0xffffffa0 │ │ │ │ - ldrhteq pc, [r0], #-170 @ 0xffffff56 @ │ │ │ │ - @ instruction: 0x0070c696 │ │ │ │ + rsbseq pc, r0, r6, asr #27 │ │ │ │ + rsbseq ip, r0, r2, lsr #19 │ │ │ │ + rsbseq pc, r0, lr, lsl #24 │ │ │ │ + rsbseq ip, r0, sl, ror #15 │ │ │ │ + rsbseq pc, r0, r2, lsr #23 │ │ │ │ + rsbseq ip, r0, lr, ror r7 │ │ │ │ + rsbseq pc, r0, sl, lsl #23 │ │ │ │ + rsbseq ip, r0, r6, ror #14 │ │ │ │ + rsbseq pc, r0, lr, lsl #22 │ │ │ │ + rsbseq ip, r0, sl, ror #13 │ │ │ │ + ldrshteq pc, [r0], #-162 @ 0xffffff5e @ │ │ │ │ + rsbseq ip, r0, lr, asr #13 │ │ │ │ + ldrsbteq pc, [r0], #-168 @ 0xffffff58 @ │ │ │ │ + ldrhteq ip, [r0], #-100 @ 0xffffff9c │ │ │ │ + ldrhteq pc, [r0], #-174 @ 0xffffff52 @ │ │ │ │ + @ instruction: 0x0070c69a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec30ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -203659,16 +203659,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf95ef73e │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf73e4478 │ │ │ │ blls 1d8188 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq pc, r0, r4, ror r9 @ │ │ │ │ - rsbseq ip, r0, r0, asr r5 │ │ │ │ + rsbseq pc, r0, r8, ror r9 @ │ │ │ │ + rsbseq ip, r0, r4, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec30b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r9], -sl, lsl #12 │ │ │ │ blls 2c0970 >::_M_default_append(unsigned int)@@Base+0x3dddc> │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @@ -203681,16 +203681,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf73e300c │ │ │ │ stmdami r5, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf9ecf73e │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq pc, r0, sl, lsl r9 @ │ │ │ │ - ldrshteq ip, [r0], #-70 @ 0xffffffba │ │ │ │ + rsbseq pc, r0, lr, lsl r9 @ │ │ │ │ + ldrshteq ip, [r0], #-74 @ 0xffffffb6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ @ instruction: 0xf8df2594 │ │ │ │ @ instruction: 0x26001594 │ │ │ │ @@ -204047,102 +204047,102 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 2, pc, cr6, cr13, {1} │ │ │ │ @ instruction: 0x4621485b │ │ │ │ @ instruction: 0xf73d4478 │ │ │ │ strb pc, [r0, #-3857]! @ 0xfffff0ef @ │ │ │ │ @ instruction: 0xffffd7b1 │ │ │ │ rsbseq r5, ip, lr, asr r0 │ │ │ │ - ldrshteq pc, [r0], #-152 @ 0xffffff68 @ │ │ │ │ + ldrshteq pc, [r0], #-156 @ 0xffffff64 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, r0, r8, asr #19 │ │ │ │ - rsbseq pc, r0, r2, lsr #17 │ │ │ │ - rsbseq ip, r0, ip, ror r4 │ │ │ │ + rsbseq pc, r0, ip, asr #19 │ │ │ │ + rsbseq pc, r0, r6, lsr #17 │ │ │ │ + rsbseq ip, r0, r0, lsl #9 │ │ │ │ rsbseq r5, ip, r2, lsl r0 │ │ │ │ - rsbseq pc, r0, lr, lsr r8 @ │ │ │ │ + rsbseq pc, r0, r2, asr #16 │ │ │ │ @ instruction: 0xffffd24d │ │ │ │ @ instruction: 0xffffdf4f │ │ │ │ @ instruction: 0xffffe8b9 │ │ │ │ @ instruction: 0xfffffe5f │ │ │ │ - rsbseq pc, r0, r6, lsr r9 @ │ │ │ │ - rsbseq pc, r0, lr, ror #15 │ │ │ │ - rsbseq ip, r0, r8, asr #7 │ │ │ │ + rsbseq pc, r0, sl, lsr r9 @ │ │ │ │ + ldrshteq pc, [r0], #-114 @ 0xffffff8e @ │ │ │ │ + rsbseq ip, r0, ip, asr #7 │ │ │ │ @ instruction: 0x00000dbd │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ @ instruction: 0xffffce1b │ │ │ │ - rsbseq pc, r0, r2, lsr #15 │ │ │ │ - rsbseq ip, r0, ip, ror r3 │ │ │ │ - rsbseq pc, r0, r4, lsl #15 │ │ │ │ - rsbseq ip, r0, lr, asr r3 │ │ │ │ + rsbseq pc, r0, r6, lsr #15 │ │ │ │ + rsbseq ip, r0, r0, lsl #7 │ │ │ │ + rsbseq pc, r0, r8, lsl #15 │ │ │ │ + rsbseq ip, r0, r2, ror #6 │ │ │ │ @ instruction: 0xffffd0df │ │ │ │ @ instruction: 0xffffce1b │ │ │ │ - rsbseq pc, r0, lr, lsr r7 @ │ │ │ │ - rsbseq ip, r0, r8, lsl r3 │ │ │ │ - rsbseq pc, r0, lr, lsl r7 @ │ │ │ │ - rsbseq ip, r0, r0, lsl #6 │ │ │ │ - rsbseq pc, r0, r4, ror #13 │ │ │ │ - ldrhteq ip, [r0], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq pc, r0, r2, asr #14 │ │ │ │ + rsbseq ip, r0, ip, lsl r3 │ │ │ │ + rsbseq pc, r0, r2, lsr #14 │ │ │ │ + rsbseq ip, r0, r4, lsl #6 │ │ │ │ + rsbseq pc, r0, r8, ror #13 │ │ │ │ + rsbseq ip, r0, r2, asr #5 │ │ │ │ @ instruction: 0xffffc445 │ │ │ │ - ldrhteq pc, [r0], #-102 @ 0xffffff9a @ │ │ │ │ - @ instruction: 0x0070c292 │ │ │ │ + ldrhteq pc, [r0], #-106 @ 0xffffff96 @ │ │ │ │ + @ instruction: 0x0070c296 │ │ │ │ @ instruction: 0xffffcc95 │ │ │ │ - rsbseq pc, r0, sl, lsl #13 │ │ │ │ - rsbseq ip, r0, r6, ror #4 │ │ │ │ + rsbseq pc, r0, lr, lsl #13 │ │ │ │ + rsbseq ip, r0, sl, ror #4 │ │ │ │ @ instruction: 0xffffc8ad │ │ │ │ - rsbseq pc, r0, lr, asr r6 @ │ │ │ │ - rsbseq ip, r0, sl, lsr r2 │ │ │ │ + rsbseq pc, r0, r2, ror #12 │ │ │ │ + rsbseq ip, r0, lr, lsr r2 │ │ │ │ @ instruction: 0xffffc805 │ │ │ │ - rsbseq pc, r0, r2, lsr r6 @ │ │ │ │ - rsbseq ip, r0, lr, lsl #4 │ │ │ │ + rsbseq pc, r0, r6, lsr r6 @ │ │ │ │ + rsbseq ip, r0, r2, lsl r2 │ │ │ │ @ instruction: 0xffffc791 │ │ │ │ - rsbseq pc, r0, r6, lsl #12 │ │ │ │ - rsbseq ip, r0, r2, ror #3 │ │ │ │ + rsbseq pc, r0, sl, lsl #12 │ │ │ │ + rsbseq ip, r0, r6, ror #3 │ │ │ │ @ instruction: 0xffffadc1 │ │ │ │ - ldrsbteq pc, [r0], #-90 @ 0xffffffa6 @ │ │ │ │ - ldrhteq ip, [r0], #-22 @ 0xffffffea │ │ │ │ + ldrsbteq pc, [r0], #-94 @ 0xffffffa2 @ │ │ │ │ + ldrhteq ip, [r0], #-26 @ 0xffffffe6 │ │ │ │ @ instruction: 0xffffc63d │ │ │ │ - rsbseq pc, r0, sl, lsr #11 │ │ │ │ - rsbseq ip, r0, r6, lsl #3 │ │ │ │ + rsbseq pc, r0, lr, lsr #11 │ │ │ │ + rsbseq ip, r0, sl, lsl #3 │ │ │ │ @ instruction: 0xfffff02d │ │ │ │ - rsbseq pc, r0, lr, ror r5 @ │ │ │ │ - rsbseq ip, r0, sl, asr r1 │ │ │ │ + rsbseq pc, r0, r2, lsl #11 │ │ │ │ + rsbseq ip, r0, lr, asr r1 │ │ │ │ andeq r0, r0, r5, lsr #14 │ │ │ │ - rsbseq pc, r0, r2, asr r5 @ │ │ │ │ - rsbseq ip, r0, lr, lsr #2 │ │ │ │ + rsbseq pc, r0, r6, asr r5 @ │ │ │ │ + rsbseq ip, r0, r2, lsr r1 │ │ │ │ @ instruction: 0xffffe80f │ │ │ │ - rsbseq pc, r0, lr, lsl r5 @ │ │ │ │ - ldrshteq ip, [r0], #-10 │ │ │ │ + rsbseq pc, r0, r2, lsr #10 │ │ │ │ + ldrshteq ip, [r0], #-14 │ │ │ │ @ instruction: 0xffffc0ed │ │ │ │ - ldrshteq pc, [r0], #-66 @ 0xffffffbe @ │ │ │ │ - rsbseq ip, r0, lr, asr #1 │ │ │ │ + ldrshteq pc, [r0], #-70 @ 0xffffffba @ │ │ │ │ + ldrsbteq ip, [r0], #-2 │ │ │ │ @ instruction: 0xffffe461 │ │ │ │ - ldrhteq pc, [r0], #-78 @ 0xffffffb2 @ │ │ │ │ - @ instruction: 0x0070c09a │ │ │ │ + rsbseq pc, r0, r2, asr #9 │ │ │ │ + @ instruction: 0x0070c09e │ │ │ │ @ instruction: 0xffffb825 │ │ │ │ - @ instruction: 0x0070f492 │ │ │ │ - rsbseq ip, r0, lr, rrx │ │ │ │ + @ instruction: 0x0070f496 │ │ │ │ + rsbseq ip, r0, r2, ror r0 │ │ │ │ @ instruction: 0xfffff267 │ │ │ │ @ instruction: 0xfffff019 │ │ │ │ - rsbseq pc, r0, r0, asr r4 @ │ │ │ │ - rsbseq ip, r0, ip, lsr #32 │ │ │ │ + rsbseq pc, r0, r4, asr r4 @ │ │ │ │ + rsbseq ip, r0, r0, lsr r0 │ │ │ │ @ instruction: 0xffffb65f │ │ │ │ - rsbseq pc, r0, r4, lsr #8 │ │ │ │ - rsbseq ip, r0, r0 │ │ │ │ + rsbseq pc, r0, r8, lsr #8 │ │ │ │ + rsbseq ip, r0, r4 │ │ │ │ @ instruction: 0xfffffab7 │ │ │ │ - ldrshteq pc, [r0], #-56 @ 0xffffffc8 @ │ │ │ │ - ldrsbteq fp, [r0], #-244 @ 0xffffff0c │ │ │ │ + ldrshteq pc, [r0], #-60 @ 0xffffffc4 @ │ │ │ │ + ldrsbteq fp, [r0], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0xffffae27 │ │ │ │ - rsbseq pc, r0, ip, asr #7 │ │ │ │ - rsbseq fp, r0, r8, lsr #31 │ │ │ │ + ldrsbteq pc, [r0], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbseq fp, r0, ip, lsr #31 │ │ │ │ @ instruction: 0xffffadab │ │ │ │ - rsbseq pc, r0, r0, lsr #7 │ │ │ │ - rsbseq fp, r0, ip, ror pc │ │ │ │ - rsbseq pc, r0, r6, lsl #10 │ │ │ │ - rsbseq pc, r0, ip, asr #10 │ │ │ │ - rsbseq pc, r0, r4, ror #6 │ │ │ │ - rsbseq fp, r0, r0, asr #30 │ │ │ │ + rsbseq pc, r0, r4, lsr #7 │ │ │ │ + rsbseq fp, r0, r0, lsl #31 │ │ │ │ + rsbseq pc, r0, sl, lsl #10 │ │ │ │ + rsbseq pc, r0, r0, asr r5 @ │ │ │ │ + rsbseq pc, r0, r8, ror #6 │ │ │ │ + rsbseq fp, r0, r4, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec312a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -204153,16 +204153,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf73d300c │ │ │ │ stmdami r5, {r0, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mrc2 7, 1, pc, cr12, cr13, {1} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrhteq pc, [r0], #-26 @ 0xffffffe6 @ │ │ │ │ - @ instruction: 0x0070bd96 │ │ │ │ + ldrhteq pc, [r0], #-30 @ 0xffffffe2 @ │ │ │ │ + @ instruction: 0x0070bd9a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi fef2bb4c │ │ │ │ blmi fef2b980 │ │ │ │ addslt r4, r1, sl, ror r4 │ │ │ │ @@ -204347,37 +204347,37 @@ │ │ │ │ @ instruction: 0xf737e786 │ │ │ │ svclt 0x0000e94e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq r4, ip, ip, lsl #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, r0, r0, lsr #5 │ │ │ │ - rsbseq pc, r0, r8, lsl #2 │ │ │ │ - rsbseq pc, r0, r4, ror #5 │ │ │ │ - rsbseq pc, r0, r4, lsr #6 │ │ │ │ + rsbseq pc, r0, r4, lsr #5 │ │ │ │ + rsbseq pc, r0, ip, lsl #2 │ │ │ │ + rsbseq pc, r0, r8, ror #5 │ │ │ │ + rsbseq pc, r0, r8, lsr #6 │ │ │ │ rsbseq r4, ip, lr, asr #16 │ │ │ │ - rsbseq pc, r0, r2, lsr #5 │ │ │ │ - rsbseq pc, r0, r4, lsl r0 @ │ │ │ │ - ldrshteq fp, [r0], #-176 @ 0xffffff50 │ │ │ │ - rsbseq lr, r0, r0, asr #31 │ │ │ │ - @ instruction: 0x0070f196 │ │ │ │ - ldrsbteq pc, [r0], #-22 @ 0xffffffea @ │ │ │ │ - @ instruction: 0x0070ef92 │ │ │ │ - rsbseq fp, r0, lr, ror #22 │ │ │ │ - rsbseq lr, r0, r0, asr pc │ │ │ │ - rsbseq fp, r0, ip, lsr #22 │ │ │ │ - rsbseq lr, r0, r2, lsr pc │ │ │ │ - rsbseq fp, r0, lr, lsl #22 │ │ │ │ - ldrshteq lr, [r0], #-232 @ 0xffffff18 │ │ │ │ - ldrsbteq fp, [r0], #-164 @ 0xffffff5c │ │ │ │ - rsbseq r5, r1, ip, lsl #13 │ │ │ │ - rsbseq lr, r0, lr, asr #29 │ │ │ │ - ldrsbteq pc, [r0], #-0 @ │ │ │ │ - rsbseq pc, r0, r6, lsr #1 │ │ │ │ + rsbseq pc, r0, r6, lsr #5 │ │ │ │ + rsbseq pc, r0, r8, lsl r0 @ │ │ │ │ + ldrshteq fp, [r0], #-180 @ 0xffffff4c │ │ │ │ + rsbseq lr, r0, r4, asr #31 │ │ │ │ + @ instruction: 0x0070f19a │ │ │ │ + ldrsbteq pc, [r0], #-26 @ 0xffffffe6 @ │ │ │ │ + @ instruction: 0x0070ef96 │ │ │ │ + rsbseq fp, r0, r2, ror fp │ │ │ │ + rsbseq lr, r0, r4, asr pc │ │ │ │ + rsbseq fp, r0, r0, lsr fp │ │ │ │ + rsbseq lr, r0, r6, lsr pc │ │ │ │ + rsbseq fp, r0, r2, lsl fp │ │ │ │ + ldrshteq lr, [r0], #-236 @ 0xffffff14 │ │ │ │ + ldrsbteq fp, [r0], #-168 @ 0xffffff58 │ │ │ │ + @ instruction: 0x00715690 │ │ │ │ + ldrsbteq lr, [r0], #-226 @ 0xffffff1e │ │ │ │ + ldrsbteq pc, [r0], #-4 @ │ │ │ │ + rsbseq pc, r0, sl, lsr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ bmi ffbabe9c │ │ │ │ @ instruction: 0x4699b09d │ │ │ │ ldrbtmi r4, [sl], #-3050 @ 0xfffff416 │ │ │ │ @@ -204612,40 +204612,40 @@ │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx feb984f4 │ │ │ │ @ instruction: 0xf736e7d2 │ │ │ │ svclt 0x0000ef36 │ │ │ │ rsbseq r4, ip, lr, lsr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq lr, [r0], #-222 @ 0xffffff22 │ │ │ │ - @ instruction: 0x0070b99a │ │ │ │ + rsbseq lr, r0, r2, asr #27 │ │ │ │ + @ instruction: 0x0070b99e │ │ │ │ rsbseq r4, ip, r2, lsr r5 │ │ │ │ - rsbseq lr, r0, ip, asr sp │ │ │ │ - ldrshteq lr, [r0], #-250 @ 0xffffff06 │ │ │ │ - ldrhteq lr, [r0], #-204 @ 0xffffff34 │ │ │ │ - ldrhteq lr, [r0], #-194 @ 0xffffff3e │ │ │ │ - rsbseq fp, r0, lr, lsl #17 │ │ │ │ - ldrshteq lr, [r0], #-178 @ 0xffffff4e │ │ │ │ - rsbseq lr, r0, lr, asr lr │ │ │ │ - ldrsbteq lr, [r0], #-178 @ 0xffffff4e │ │ │ │ - rsbseq lr, r0, r0, ror #28 │ │ │ │ - ldrhteq lr, [r0], #-180 @ 0xffffff4c │ │ │ │ - @ instruction: 0x0070b790 │ │ │ │ - @ instruction: 0x0070eb98 │ │ │ │ - rsbseq fp, r0, r4, ror r7 │ │ │ │ - rsbseq lr, r0, ip, lsl #22 │ │ │ │ - rsbseq fp, r0, r8, ror #13 │ │ │ │ - ldrshteq lr, [r0], #-160 @ 0xffffff60 │ │ │ │ - rsbseq fp, r0, sl, asr #13 │ │ │ │ - ldrsbteq lr, [r0], #-160 @ 0xffffff60 │ │ │ │ - rsbseq fp, r0, sl, lsr #13 │ │ │ │ - ldrhteq lr, [r0], #-164 @ 0xffffff5c │ │ │ │ - rsbseq fp, r0, lr, lsl #13 │ │ │ │ - @ instruction: 0x0070ea98 │ │ │ │ - rsbseq fp, r0, r2, ror r6 │ │ │ │ + rsbseq lr, r0, r0, ror #26 │ │ │ │ + ldrshteq lr, [r0], #-254 @ 0xffffff02 │ │ │ │ + rsbseq lr, r0, r0, asr #25 │ │ │ │ + ldrhteq lr, [r0], #-198 @ 0xffffff3a │ │ │ │ + @ instruction: 0x0070b892 │ │ │ │ + ldrshteq lr, [r0], #-182 @ 0xffffff4a │ │ │ │ + rsbseq lr, r0, r2, ror #28 │ │ │ │ + ldrsbteq lr, [r0], #-182 @ 0xffffff4a │ │ │ │ + rsbseq lr, r0, r4, ror #28 │ │ │ │ + ldrhteq lr, [r0], #-184 @ 0xffffff48 │ │ │ │ + @ instruction: 0x0070b794 │ │ │ │ + @ instruction: 0x0070eb9c │ │ │ │ + rsbseq fp, r0, r8, ror r7 │ │ │ │ + rsbseq lr, r0, r0, lsl fp │ │ │ │ + rsbseq fp, r0, ip, ror #13 │ │ │ │ + ldrshteq lr, [r0], #-164 @ 0xffffff5c │ │ │ │ + rsbseq fp, r0, lr, asr #13 │ │ │ │ + ldrsbteq lr, [r0], #-164 @ 0xffffff5c │ │ │ │ + rsbseq fp, r0, lr, lsr #13 │ │ │ │ + ldrhteq lr, [r0], #-168 @ 0xffffff58 │ │ │ │ + @ instruction: 0x0070b692 │ │ │ │ + @ instruction: 0x0070ea9c │ │ │ │ + rsbseq fp, r0, r6, ror r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4698b099 │ │ │ │ @ instruction: 0x46074b99 │ │ │ │ tstcs r1, sp, asr #19 │ │ │ │ @@ -204799,30 +204799,30 @@ │ │ │ │ @ instruction: 0xf04f4815 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf934f73d │ │ │ │ @ instruction: 0xf736e7ee │ │ │ │ svclt 0x0000edc0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r4, ip, r8, ror r1 │ │ │ │ - ldrshteq lr, [r0], #-170 @ 0xffffff56 │ │ │ │ + ldrshteq lr, [r0], #-174 @ 0xffffff52 │ │ │ │ ldrhteq r4, [ip], #-12 │ │ │ │ - rsbseq lr, r0, r8, ror #17 │ │ │ │ - rsbseq lr, r0, r8, ror #16 │ │ │ │ - rsbseq lr, r0, ip, asr r8 │ │ │ │ - rsbseq fp, r0, r8, lsr r4 │ │ │ │ - rsbseq lr, r0, sl, lsr #16 │ │ │ │ - rsbseq fp, r0, r6, lsl #8 │ │ │ │ - rsbseq lr, r0, ip, lsl #16 │ │ │ │ - rsbseq fp, r0, r8, ror #7 │ │ │ │ - rsbseq lr, r0, r8, ror #15 │ │ │ │ - ldrhteq lr, [r0], #-162 @ 0xffffff5e │ │ │ │ - rsbseq lr, r0, ip, asr #15 │ │ │ │ - rsbseq fp, r0, r6, lsr #7 │ │ │ │ - rsbseq lr, r0, ip, lsr #15 │ │ │ │ - rsbseq fp, r0, r6, lsl #7 │ │ │ │ + rsbseq lr, r0, ip, ror #17 │ │ │ │ + rsbseq lr, r0, ip, ror #16 │ │ │ │ + rsbseq lr, r0, r0, ror #16 │ │ │ │ + rsbseq fp, r0, ip, lsr r4 │ │ │ │ + rsbseq lr, r0, lr, lsr #16 │ │ │ │ + rsbseq fp, r0, sl, lsl #8 │ │ │ │ + rsbseq lr, r0, r0, lsl r8 │ │ │ │ + rsbseq fp, r0, ip, ror #7 │ │ │ │ + rsbseq lr, r0, ip, ror #15 │ │ │ │ + ldrhteq lr, [r0], #-166 @ 0xffffff5a │ │ │ │ + ldrsbteq lr, [r0], #-112 @ 0xffffff90 │ │ │ │ + rsbseq fp, r0, sl, lsr #7 │ │ │ │ + ldrhteq lr, [r0], #-112 @ 0xffffff90 │ │ │ │ + rsbseq fp, r0, sl, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec31d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ strls r9, [r1], #-3091 @ 0xfffff3ed │ │ │ │ @@ -204843,43 +204843,43 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf81ef73d │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf73d4478 │ │ │ │ blls 4d8f08 │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq lr, [r0], #-100 @ 0xffffff9c │ │ │ │ - ldrsbteq fp, [r0], #-32 @ 0xffffffe0 │ │ │ │ + ldrshteq lr, [r0], #-104 @ 0xffffff98 │ │ │ │ + ldrsbteq fp, [r0], #-36 @ 0xffffffdc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec31dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2312 @ 0xfffff6f8 │ │ │ │ pldw [r2, #-54] @ 0xffffffca │ │ │ │ @ instruction: 0xf8e4f319 │ │ │ │ teqlt r8, r0, asr #16 │ │ │ │ ldrdne pc, [r8, -r4]! │ │ │ │ vaddw.u32 , , d1 │ │ │ │ stmdacc r0, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq lr, r0, sl, ror #15 │ │ │ │ + rsbseq lr, r0, lr, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec31df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2311 @ 0xfffff6f9 │ │ │ │ @ instruction: 0xf4f6f036 │ │ │ │ @ instruction: 0xf8c8f319 │ │ │ │ teqlt r0, r0, asr #16 │ │ │ │ ldrdne pc, [r8, -r4]! │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ vaddw.u32 , , d1 │ │ │ │ ldclt 12, cr11, [r0, #-388] @ 0xfffffe7c │ │ │ │ - ldrhteq lr, [r0], #-114 @ 0xffffff8e │ │ │ │ + ldrhteq lr, [r0], #-118 @ 0xffffff8a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec31e28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d9, d12 │ │ │ │ stmdbmi sl, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7374479 │ │ │ │ @@ -204888,17 +204888,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x61aff640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffc0f73c │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf87cf73d │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq lr, r0, r8, ror r7 │ │ │ │ - rsbseq lr, r0, r8, lsr r6 │ │ │ │ - rsbseq lr, r0, r2, lsl #18 │ │ │ │ + rsbseq lr, r0, ip, ror r7 │ │ │ │ + rsbseq lr, r0, ip, lsr r6 │ │ │ │ + rsbseq lr, r0, r6, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec31e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r6, [ip], -r8, asr #17 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf880f319 │ │ │ │ @@ -204914,17 +204914,17 @@ │ │ │ │ bicvs pc, r8, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff8ef73c │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf84af73d │ │ │ │ andeq pc, r8, pc, rrx │ │ │ │ svclt 0x0000e7ef │ │ │ │ - rsbseq lr, r0, r6, lsr #14 │ │ │ │ - ldrsbteq lr, [r0], #-84 @ 0xffffffac │ │ │ │ - @ instruction: 0x0070e89e │ │ │ │ + rsbseq lr, r0, sl, lsr #14 │ │ │ │ + ldrsbteq lr, [r0], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq lr, r0, r2, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec31edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d9, d12 │ │ │ │ stmdbmi fp, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7374479 │ │ │ │ @@ -204934,17 +204934,17 @@ │ │ │ │ mvnvs pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff66f73c │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf822f73d │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq lr, r0, r4, asr #13 │ │ │ │ - rsbseq lr, r0, r4, lsl #11 │ │ │ │ - rsbseq lr, r0, lr, asr #16 │ │ │ │ + rsbseq lr, r0, r8, asr #13 │ │ │ │ + rsbseq lr, r0, r8, lsl #11 │ │ │ │ + rsbseq lr, r0, r2, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec31f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d9, d12 │ │ │ │ ldmdbmi r3, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7374479 │ │ │ │ @@ -204962,17 +204962,17 @@ │ │ │ │ @ instruction: 0xf6404807 │ │ │ │ ldrbtmi r6, [r8], #-508 @ 0xfffffe04 │ │ │ │ @ instruction: 0xf73c300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf73c4478 │ │ │ │ andcs pc, r0, r9, ror #31 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq lr, r0, r4, ror r6 │ │ │ │ - rsbseq lr, r0, r2, lsl r5 │ │ │ │ - ldrsbteq lr, [r0], #-124 @ 0xffffff84 │ │ │ │ + rsbseq lr, r0, r8, ror r6 │ │ │ │ + rsbseq lr, r0, r6, lsl r5 │ │ │ │ + rsbseq lr, r0, r0, ror #15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec31f9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r6, [pc], -r0, asr #17 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xffecf318 │ │ │ │ @@ -204995,17 +204995,17 @@ │ │ │ │ stmdami r7, {r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ tstpvc r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 7, pc, cr10, cr12, {1} @ │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xffa6f73c │ │ │ │ ldcllt 0, cr2, [r8] │ │ │ │ - ldrshteq lr, [r0], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq lr, r0, ip, lsl #9 │ │ │ │ - rsbseq lr, r0, r6, asr r7 │ │ │ │ + rsbseq lr, r0, r2, lsl #12 │ │ │ │ + @ instruction: 0x0070e490 │ │ │ │ + rsbseq lr, r0, sl, asr r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ vmla.i8 d22, d8, d10 │ │ │ │ vmull.s8 q10, d14, d3 │ │ │ │ ldrblt r2, [r0, #3092]! @ 0xc14 │ │ │ │ cdpcs 6, 1, cr15, cr12, cr9, {2} │ │ │ │ cdpcc 2, 7, cr15, cr14, cr13, {6} │ │ │ │ @@ -205078,16 +205078,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf73c300c │ │ │ │ stmdami r5, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff02f73c │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbseq lr, r0, r2, asr #12 │ │ │ │ - rsbseq sl, r0, r2, lsr #30 │ │ │ │ + rsbseq lr, r0, r6, asr #12 │ │ │ │ + rsbseq sl, r0, r6, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec32168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ vqadd.u8 , q0, q10 │ │ │ │ @ instruction: 0xf9919901 │ │ │ │ @@ -205126,18 +205126,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf73c300c │ │ │ │ stmdami r7, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 7, 5, pc, cr2, cr12, {1} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrsbteq lr, [r0], #-92 @ 0xffffffa4 │ │ │ │ - ldrhteq sl, [r0], #-236 @ 0xffffff14 │ │ │ │ - rsbseq lr, r0, r2, lsl #11 │ │ │ │ - rsbseq sl, r0, r2, ror #28 │ │ │ │ + rsbseq lr, r0, r0, ror #11 │ │ │ │ + rsbseq sl, r0, r0, asr #29 │ │ │ │ + rsbseq lr, r0, r6, lsl #11 │ │ │ │ + rsbseq sl, r0, r6, ror #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r6, [sp], -ip, lsl #18 │ │ │ │ umulllt r4, r6, r0, r6 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @@ -205251,22 +205251,22 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [lr], #240 @ 0xf0 │ │ │ │ stmdbls r5, {r0, r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf73c4478 │ │ │ │ blls 25a8a8 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq lr, r0, r2, asr #9 │ │ │ │ - rsbseq sl, r0, r2, lsr #27 │ │ │ │ - rsbseq lr, r0, r0, lsr r4 │ │ │ │ - rsbseq sl, r0, r0, lsl sp │ │ │ │ - rsbseq lr, r0, lr, lsr #7 │ │ │ │ - rsbseq sl, r0, lr, lsl #25 │ │ │ │ - @ instruction: 0x0070e390 │ │ │ │ - rsbseq sl, r0, r0, ror ip │ │ │ │ + rsbseq lr, r0, r6, asr #9 │ │ │ │ + rsbseq sl, r0, r6, lsr #27 │ │ │ │ + rsbseq lr, r0, r4, lsr r4 │ │ │ │ + rsbseq sl, r0, r4, lsl sp │ │ │ │ + ldrhteq lr, [r0], #-50 @ 0xffffffce │ │ │ │ + @ instruction: 0x0070ac92 │ │ │ │ + @ instruction: 0x0070e394 │ │ │ │ + rsbseq sl, r0, r4, ror ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1966ec │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strpl pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb091 │ │ │ │ @@ -205597,49 +205597,49 @@ │ │ │ │ @ instruction: 0xf73c4478 │ │ │ │ @ instruction: 0xe7a5fafb │ │ │ │ svc 0x0086f735 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ rsbseq r3, ip, r4, asr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r0, r4, lsr r2 │ │ │ │ - rsbseq sl, r0, r2, lsl fp │ │ │ │ - rsbseq lr, r0, ip, ror #3 │ │ │ │ - rsbseq sl, r0, ip, asr #21 │ │ │ │ - rsbseq lr, r0, r8, lsr r1 │ │ │ │ - rsbseq sl, r0, r8, lsl sl │ │ │ │ + rsbseq lr, r0, r8, lsr r2 │ │ │ │ + rsbseq sl, r0, r6, lsl fp │ │ │ │ + ldrshteq lr, [r0], #-16 │ │ │ │ + ldrsbteq sl, [r0], #-160 @ 0xffffff60 │ │ │ │ + rsbseq lr, r0, ip, lsr r1 │ │ │ │ + rsbseq sl, r0, ip, lsl sl │ │ │ │ ldrhteq r3, [ip], #-82 @ 0xffffffae │ │ │ │ - ldrshteq lr, [r0], #-14 │ │ │ │ - ldrsbteq sl, [r0], #-158 @ 0xffffff62 │ │ │ │ - rsbseq lr, r0, r6, asr #32 │ │ │ │ - rsbseq sl, r0, r6, lsr #18 │ │ │ │ - ldrshteq sp, [r0], #-250 @ 0xffffff06 │ │ │ │ - ldrsbteq sl, [r0], #-138 @ 0xffffff76 │ │ │ │ - ldrhteq sp, [r0], #-252 @ 0xffffff04 │ │ │ │ - @ instruction: 0x0070a89c │ │ │ │ - rsbseq sp, r0, r2, lsr #31 │ │ │ │ - rsbseq sl, r0, r2, lsl #17 │ │ │ │ - rsbseq sp, r0, r4, ror pc │ │ │ │ - rsbseq sl, r0, r4, asr r8 │ │ │ │ - rsbseq sp, r0, sl, asr pc │ │ │ │ - rsbseq sl, r0, sl, lsr r8 │ │ │ │ - rsbseq sp, r0, r6, ror #29 │ │ │ │ - rsbseq sl, r0, r6, asr #15 │ │ │ │ - rsbseq sp, r0, lr, asr #29 │ │ │ │ - rsbseq sl, r0, lr, lsr #15 │ │ │ │ - rsbseq sp, r0, ip, lsr #29 │ │ │ │ - rsbseq sl, r0, ip, lsl #15 │ │ │ │ - @ instruction: 0x0070de92 │ │ │ │ - rsbseq sl, r0, r2, ror r7 │ │ │ │ - rsbseq sp, r0, r8, ror lr │ │ │ │ - rsbseq sl, r0, r8, asr r7 │ │ │ │ - rsbseq sp, r0, lr, asr #28 │ │ │ │ - rsbseq sl, r0, lr, lsr #14 │ │ │ │ - rsbseq sp, r0, r4, lsr lr │ │ │ │ - rsbseq sl, r0, r4, lsl r7 │ │ │ │ + rsbseq lr, r0, r2, lsl #2 │ │ │ │ + rsbseq sl, r0, r2, ror #19 │ │ │ │ + rsbseq lr, r0, sl, asr #32 │ │ │ │ + rsbseq sl, r0, sl, lsr #18 │ │ │ │ + ldrshteq sp, [r0], #-254 @ 0xffffff02 │ │ │ │ + ldrsbteq sl, [r0], #-142 @ 0xffffff72 │ │ │ │ + rsbseq sp, r0, r0, asr #31 │ │ │ │ + rsbseq sl, r0, r0, lsr #17 │ │ │ │ + rsbseq sp, r0, r6, lsr #31 │ │ │ │ + rsbseq sl, r0, r6, lsl #17 │ │ │ │ + rsbseq sp, r0, r8, ror pc │ │ │ │ + rsbseq sl, r0, r8, asr r8 │ │ │ │ + rsbseq sp, r0, lr, asr pc │ │ │ │ + rsbseq sl, r0, lr, lsr r8 │ │ │ │ + rsbseq sp, r0, sl, ror #29 │ │ │ │ + rsbseq sl, r0, sl, asr #15 │ │ │ │ + ldrsbteq sp, [r0], #-226 @ 0xffffff1e │ │ │ │ + ldrhteq sl, [r0], #-114 @ 0xffffff8e │ │ │ │ + ldrhteq sp, [r0], #-224 @ 0xffffff20 │ │ │ │ + @ instruction: 0x0070a790 │ │ │ │ + @ instruction: 0x0070de96 │ │ │ │ + rsbseq sl, r0, r6, ror r7 │ │ │ │ + rsbseq sp, r0, ip, ror lr │ │ │ │ + rsbseq sl, r0, ip, asr r7 │ │ │ │ + rsbseq sp, r0, r2, asr lr │ │ │ │ + rsbseq sl, r0, r2, lsr r7 │ │ │ │ + rsbseq sp, r0, r8, lsr lr │ │ │ │ + rsbseq sl, r0, r8, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2606 @ 0xfffff5d2 │ │ │ │ ldrbtmi r9, [sl], #-2841 @ 0xfffff4e7 │ │ │ │ @@ -205686,16 +205686,16 @@ │ │ │ │ strb r6, [fp, sl]! │ │ │ │ andcs r9, sl, #8, 22 @ 0x2000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldrb r2, [r5, r3, lsl #4]! │ │ │ │ mrc 7, 6, APSR_nzcv, cr0, cr5, {1} │ │ │ │ ldrshteq r3, [ip], #-22 @ 0xffffffea │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq sp, [r0], #-204 @ 0xffffff34 │ │ │ │ - ldrsbteq sl, [r0], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq sp, r0, r0, lsl #26 │ │ │ │ + rsbseq sl, r0, r0, ror #11 │ │ │ │ rsbseq r3, ip, r4, ror r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [ip], -r7, lsl #1 │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ @@ -205733,16 +205733,16 @@ │ │ │ │ ldrbmi pc, [r8], -sp, ror #19 @ │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ sbcle r0, fp, #4096 @ 0x1000 │ │ │ │ bleq 157ac8 │ │ │ │ andlt r4, r7, r8, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq sp, r0, r8, lsl ip │ │ │ │ - ldrshteq sl, [r0], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq sp, r0, ip, lsl ip │ │ │ │ + ldrshteq sl, [r0], #-76 @ 0xffffffb4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec32ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r6, ip, lsl #13 │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @@ -205801,22 +205801,22 @@ │ │ │ │ stmdami ip, {r0, r1, r2, r7, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8a0f73c │ │ │ │ stmdbls r5, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf73c4478 │ │ │ │ blls 25a00c │ │ │ │ svclt 0x0000e7d5 │ │ │ │ - @ instruction: 0x0070db9a │ │ │ │ - rsbseq sl, r0, sl, ror r4 │ │ │ │ - rsbseq sp, r0, r6, asr #22 │ │ │ │ - rsbseq sl, r0, r6, lsr #8 │ │ │ │ - rsbseq sp, r0, sl, lsr #22 │ │ │ │ - rsbseq sl, r0, sl, lsl #8 │ │ │ │ - ldrshteq sp, [r0], #-164 @ 0xffffff5c │ │ │ │ - ldrsbteq sl, [r0], #-52 @ 0xffffffcc │ │ │ │ + @ instruction: 0x0070db9e │ │ │ │ + rsbseq sl, r0, lr, ror r4 │ │ │ │ + rsbseq sp, r0, sl, asr #22 │ │ │ │ + rsbseq sl, r0, sl, lsr #8 │ │ │ │ + rsbseq sp, r0, lr, lsr #22 │ │ │ │ + rsbseq sl, r0, lr, lsl #8 │ │ │ │ + ldrshteq sp, [r0], #-168 @ 0xffffff58 │ │ │ │ + ldrsbteq sl, [r0], #-56 @ 0xffffffc8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4d76 │ │ │ │ ldrmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x4698447d │ │ │ │ @@ -205932,25 +205932,25 @@ │ │ │ │ strtmi r4, [r9], -pc, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff9af73b │ │ │ │ @ instruction: 0xf04f480d │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf854f73c │ │ │ │ svclt 0x0000e7ef │ │ │ │ - rsbseq sp, r0, r0, asr #21 │ │ │ │ - rsbseq sp, r0, lr, lsl #20 │ │ │ │ - rsbseq sl, r0, lr, ror #5 │ │ │ │ - rsbseq sp, r0, r6, asr #18 │ │ │ │ - rsbseq sl, r0, r6, lsr #4 │ │ │ │ - rsbseq sp, r0, r6, lsr #18 │ │ │ │ - rsbseq sl, r0, r6, lsl #4 │ │ │ │ - rsbseq sp, r0, r6, lsl #18 │ │ │ │ - rsbseq sl, r0, r4, ror #3 │ │ │ │ - rsbseq sp, r0, r8, ror #17 │ │ │ │ - rsbseq sl, r0, r6, asr #3 │ │ │ │ + rsbseq sp, r0, r4, asr #21 │ │ │ │ + rsbseq sp, r0, r2, lsl sl │ │ │ │ + ldrshteq sl, [r0], #-34 @ 0xffffffde │ │ │ │ + rsbseq sp, r0, sl, asr #18 │ │ │ │ + rsbseq sl, r0, sl, lsr #4 │ │ │ │ + rsbseq sp, r0, sl, lsr #18 │ │ │ │ + rsbseq sl, r0, sl, lsl #4 │ │ │ │ + rsbseq sp, r0, sl, lsl #18 │ │ │ │ + rsbseq sl, r0, r8, ror #3 │ │ │ │ + rsbseq sp, r0, ip, ror #17 │ │ │ │ + rsbseq sl, r0, sl, asr #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi e2d544 │ │ │ │ blmi e2d754 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -206003,19 +206003,19 @@ │ │ │ │ @ instruction: 0xff10f73b │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf73b4478 │ │ │ │ ldr pc, [r7, fp, asr #31]! │ │ │ │ mrrc 7, 3, pc, r6, cr5 @ │ │ │ │ rsbseq r2, ip, ip, lsl sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r0, r2, ror #16 │ │ │ │ - rsbseq sl, r0, r2, asr #2 │ │ │ │ + rsbseq sp, r0, r6, ror #16 │ │ │ │ + rsbseq sl, r0, r6, asr #2 │ │ │ │ ldrsbteq r2, [ip], #-204 @ 0xffffff34 │ │ │ │ - ldrsbteq sp, [r0], #-116 @ 0xffffff8c │ │ │ │ - ldrhteq sl, [r0], #-4 │ │ │ │ + ldrsbteq sp, [r0], #-120 @ 0xffffff88 │ │ │ │ + ldrhteq sl, [r0], #-8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, sp, lsl #18 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x460a4692 │ │ │ │ @@ -206128,26 +206128,26 @@ │ │ │ │ vtst.8 d20, d0, d0 │ │ │ │ ldrbtmi r2, [r8], #-313 @ 0xfffffec7 │ │ │ │ @ instruction: 0xf73b300c │ │ │ │ stmdami lr, {r0, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 7, 6, pc, cr12, cr11, {1} @ │ │ │ │ svclt 0x0000e76e │ │ │ │ - ldrsbteq sp, [r0], #-100 @ 0xffffff9c │ │ │ │ - ldrhteq r9, [r0], #-250 @ 0xffffff06 │ │ │ │ - @ instruction: 0x0070d69e │ │ │ │ - rsbseq r9, r0, lr, ror pc │ │ │ │ - rsbseq sp, r0, lr, asr r6 │ │ │ │ - rsbseq r9, r0, lr, lsr pc │ │ │ │ - rsbseq sp, r0, sl, lsr #12 │ │ │ │ - rsbseq r9, r0, sl, lsl #30 │ │ │ │ - rsbseq sp, r0, r0, lsl r6 │ │ │ │ - ldrshteq r9, [r0], #-224 @ 0xffffff20 │ │ │ │ - ldrsbteq sp, [r0], #-86 @ 0xffffffaa │ │ │ │ - ldrhteq r9, [r0], #-230 @ 0xffffff1a │ │ │ │ + ldrsbteq sp, [r0], #-104 @ 0xffffff98 │ │ │ │ + ldrhteq r9, [r0], #-254 @ 0xffffff02 │ │ │ │ + rsbseq sp, r0, r2, lsr #13 │ │ │ │ + rsbseq r9, r0, r2, lsl #31 │ │ │ │ + rsbseq sp, r0, r2, ror #12 │ │ │ │ + rsbseq r9, r0, r2, asr #30 │ │ │ │ + rsbseq sp, r0, lr, lsr #12 │ │ │ │ + rsbseq r9, r0, lr, lsl #30 │ │ │ │ + rsbseq sp, r0, r4, lsl r6 │ │ │ │ + ldrshteq r9, [r0], #-228 @ 0xffffff1c │ │ │ │ + ldrsbteq sp, [r0], #-90 @ 0xffffffa6 │ │ │ │ + ldrhteq r9, [r0], #-234 @ 0xffffff16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec331f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fd0 │ │ │ │ addlt r3, r7, sp, asr r0 │ │ │ │ strmi r6, [pc], -sp, lsl #18 │ │ │ │ andls r4, r5, #6291456 @ 0x600000 │ │ │ │ @@ -206280,28 +206280,28 @@ │ │ │ │ vst4.8 {d16-d19}, [pc], ip │ │ │ │ @ instruction: 0xf04f71f9 │ │ │ │ @ instruction: 0xf73b34ff │ │ │ │ @ instruction: 0xf04ffce1 │ │ │ │ @ instruction: 0x462831ff │ │ │ │ ldc2 7, cr15, [ip, #236] @ 0xec │ │ │ │ svclt 0x0000e772 │ │ │ │ - rsbseq sp, r0, sl, asr #9 │ │ │ │ - rsbseq r9, r0, sl, lsr #27 │ │ │ │ - rsbseq r7, r0, r6, asr #18 │ │ │ │ - rsbseq sp, r0, lr, ror r4 │ │ │ │ - rsbseq sp, r0, lr, lsr r4 │ │ │ │ - rsbseq r9, r0, lr, lsl sp │ │ │ │ - rsbseq sp, r0, r0, lsr #8 │ │ │ │ - rsbseq r9, r0, r0, lsl #26 │ │ │ │ - rsbseq sp, r0, r2, lsl #8 │ │ │ │ - rsbseq r9, r0, r2, ror #25 │ │ │ │ - rsbseq sp, r0, r8, ror #7 │ │ │ │ - rsbseq r9, r0, lr, asr #25 │ │ │ │ - @ instruction: 0x0070d394 │ │ │ │ - rsbseq r9, r0, sl, ror ip │ │ │ │ + rsbseq sp, r0, lr, asr #9 │ │ │ │ + rsbseq r9, r0, lr, lsr #27 │ │ │ │ + rsbseq r7, r0, sl, asr #18 │ │ │ │ + rsbseq sp, r0, r2, lsl #9 │ │ │ │ + rsbseq sp, r0, r2, asr #8 │ │ │ │ + rsbseq r9, r0, r2, lsr #26 │ │ │ │ + rsbseq sp, r0, r4, lsr #8 │ │ │ │ + rsbseq r9, r0, r4, lsl #26 │ │ │ │ + rsbseq sp, r0, r6, lsl #8 │ │ │ │ + rsbseq r9, r0, r6, ror #25 │ │ │ │ + rsbseq sp, r0, ip, ror #7 │ │ │ │ + ldrsbteq r9, [r0], #-194 @ 0xffffff3e │ │ │ │ + @ instruction: 0x0070d398 │ │ │ │ + rsbseq r9, r0, lr, ror ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 197718 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq b1a59c │ │ │ │ stcmi 2, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ @ instruction: 0xf8df468b │ │ │ │ @@ -206568,27 +206568,27 @@ │ │ │ │ addeq lr, r2, r0, lsl #22 │ │ │ │ fstmiaxeq r2, {d30} @ Deprecated │ │ │ │ svclt 0x0000e03f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x007c2792 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r0, r8, ror r2 │ │ │ │ - rsbseq sp, r0, r2, lsl r2 │ │ │ │ - rsbseq sp, r0, r8, lsl #4 │ │ │ │ - @ instruction: 0x0070d092 │ │ │ │ + rsbseq sp, r0, ip, ror r2 │ │ │ │ + rsbseq sp, r0, r6, lsl r2 │ │ │ │ + rsbseq sp, r0, ip, lsl #4 │ │ │ │ + @ instruction: 0x0070d096 │ │ │ │ rsbseq r2, ip, lr, lsr #9 │ │ │ │ - ldrshteq ip, [r0], #-246 @ 0xffffff0a │ │ │ │ - ldrsbteq r9, [r0], #-134 @ 0xffffff7a │ │ │ │ - rsbseq ip, r0, sl, asr #31 │ │ │ │ - rsbseq r9, r0, sl, lsr #17 │ │ │ │ - rsbseq ip, r0, r0, asr #30 │ │ │ │ - rsbseq r9, r0, r0, lsr #16 │ │ │ │ - rsbseq ip, r0, r4, lsr #30 │ │ │ │ - rsbseq r9, r0, r4, lsl #16 │ │ │ │ + ldrshteq ip, [r0], #-250 @ 0xffffff06 │ │ │ │ + ldrsbteq r9, [r0], #-138 @ 0xffffff76 │ │ │ │ + rsbseq ip, r0, lr, asr #31 │ │ │ │ + rsbseq r9, r0, lr, lsr #17 │ │ │ │ + rsbseq ip, r0, r4, asr #30 │ │ │ │ + rsbseq r9, r0, r4, lsr #16 │ │ │ │ + rsbseq ip, r0, r8, lsr #30 │ │ │ │ + rsbseq r9, r0, r8, lsl #16 │ │ │ │ blvc 917d24 │ │ │ │ blvc ff1181b4 │ │ │ │ blx 5182a8 │ │ │ │ vldr d13, [r2, #132] @ 0x84 │ │ │ │ @ instruction: 0xeeb47b22 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ ldmdale sl, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -206930,63 +206930,63 @@ │ │ │ │ blls 795e88 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ bls 688228 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ bls 634c90 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ ldrb r6, [r1, #-19]! @ 0xffffffed │ │ │ │ - rsbseq ip, r0, r0, ror #28 │ │ │ │ - ldrhteq ip, [r0], #-222 @ 0xffffff22 │ │ │ │ - @ instruction: 0x0070969c │ │ │ │ - ldrhteq ip, [r0], #-210 @ 0xffffff2e │ │ │ │ - ldrshteq ip, [r0], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r5, r5, ip, lsr r6 │ │ │ │ - ldrsbteq ip, [r0], #-190 @ 0xffffff42 │ │ │ │ - ldrhteq r9, [r0], #-78 @ 0xffffffb2 │ │ │ │ - ldrhteq ip, [r0], #-186 @ 0xffffff46 │ │ │ │ - @ instruction: 0x0070949a │ │ │ │ - @ instruction: 0x0070cb9e │ │ │ │ - rsbseq r9, r0, lr, ror r4 │ │ │ │ - rsbseq ip, r0, r4, lsl #23 │ │ │ │ - rsbseq r9, r0, r2, ror #8 │ │ │ │ - rsbseq ip, r0, r4, ror #22 │ │ │ │ - rsbseq r9, r0, r2, asr #8 │ │ │ │ - rsbseq ip, r0, r6, asr #22 │ │ │ │ - rsbseq r9, r0, r6, lsr #8 │ │ │ │ - rsbseq ip, r0, sl, lsr #22 │ │ │ │ - rsbseq r9, r0, sl, lsl #8 │ │ │ │ - rsbseq ip, r0, ip, lsl #22 │ │ │ │ - rsbseq r9, r0, ip, ror #7 │ │ │ │ - rsbseq ip, r0, r4, ror #21 │ │ │ │ - rsbseq r9, r0, r4, asr #7 │ │ │ │ - rsbseq ip, r0, ip, asr #21 │ │ │ │ - rsbseq r9, r0, sl, lsr #7 │ │ │ │ - ldrhteq ip, [r0], #-162 @ 0xffffff5e │ │ │ │ - @ instruction: 0x00709390 │ │ │ │ - @ instruction: 0x0070ca98 │ │ │ │ - rsbseq r9, r0, r6, ror r3 │ │ │ │ - rsbseq ip, r0, lr, ror sl │ │ │ │ - rsbseq r9, r0, ip, asr r3 │ │ │ │ - rsbseq ip, r0, r4, asr sl │ │ │ │ - rsbseq r9, r0, r4, lsr r3 │ │ │ │ - rsbseq ip, r0, ip, lsr sl │ │ │ │ - rsbseq r9, r0, sl, lsl r3 │ │ │ │ + rsbseq ip, r0, r4, ror #28 │ │ │ │ + rsbseq ip, r0, r2, asr #27 │ │ │ │ + rsbseq r9, r0, r0, lsr #13 │ │ │ │ + ldrhteq ip, [r0], #-214 @ 0xffffff2a │ │ │ │ + rsbseq ip, r0, r2, lsl #26 │ │ │ │ + rsbseq r5, r5, r0, asr #12 │ │ │ │ + rsbseq ip, r0, r2, ror #23 │ │ │ │ + rsbseq r9, r0, r2, asr #9 │ │ │ │ + ldrhteq ip, [r0], #-190 @ 0xffffff42 │ │ │ │ + @ instruction: 0x0070949e │ │ │ │ + rsbseq ip, r0, r2, lsr #23 │ │ │ │ + rsbseq r9, r0, r2, lsl #9 │ │ │ │ + rsbseq ip, r0, r8, lsl #23 │ │ │ │ + rsbseq r9, r0, r6, ror #8 │ │ │ │ + rsbseq ip, r0, r8, ror #22 │ │ │ │ + rsbseq r9, r0, r6, asr #8 │ │ │ │ + rsbseq ip, r0, sl, asr #22 │ │ │ │ + rsbseq r9, r0, sl, lsr #8 │ │ │ │ + rsbseq ip, r0, lr, lsr #22 │ │ │ │ + rsbseq r9, r0, lr, lsl #8 │ │ │ │ + rsbseq ip, r0, r0, lsl fp │ │ │ │ + ldrshteq r9, [r0], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq ip, r0, r8, ror #21 │ │ │ │ + rsbseq r9, r0, r8, asr #7 │ │ │ │ + ldrsbteq ip, [r0], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r9, r0, lr, lsr #7 │ │ │ │ + ldrhteq ip, [r0], #-166 @ 0xffffff5a │ │ │ │ + @ instruction: 0x00709394 │ │ │ │ + @ instruction: 0x0070ca9c │ │ │ │ + rsbseq r9, r0, sl, ror r3 │ │ │ │ + rsbseq ip, r0, r2, lsl #21 │ │ │ │ + rsbseq r9, r0, r0, ror #6 │ │ │ │ + rsbseq ip, r0, r8, asr sl │ │ │ │ + rsbseq r9, r0, r8, lsr r3 │ │ │ │ + rsbseq ip, r0, r0, asr #20 │ │ │ │ + rsbseq r9, r0, lr, lsl r3 │ │ │ │ + rsbseq ip, r0, r6, lsr #20 │ │ │ │ + rsbseq r9, r0, r4, lsl #6 │ │ │ │ rsbseq ip, r0, r2, lsr #20 │ │ │ │ - rsbseq r9, r0, r0, lsl #6 │ │ │ │ - rsbseq ip, r0, lr, lsl sl │ │ │ │ - ldrsbteq ip, [r0], #-144 @ 0xffffff70 │ │ │ │ - ldrhteq r9, [r0], #-32 @ 0xffffffe0 │ │ │ │ - ldrhteq ip, [r0], #-150 @ 0xffffff6a │ │ │ │ - @ instruction: 0x00709296 │ │ │ │ - @ instruction: 0x0070c99e │ │ │ │ - rsbseq r9, r0, ip, ror r2 │ │ │ │ - rsbseq ip, r0, r4, lsl #19 │ │ │ │ - rsbseq r9, r0, r2, ror #4 │ │ │ │ - rsbseq ip, r0, r2, ror #18 │ │ │ │ - rsbseq r9, r0, r2, asr #4 │ │ │ │ + ldrsbteq ip, [r0], #-148 @ 0xffffff6c │ │ │ │ + ldrhteq r9, [r0], #-36 @ 0xffffffdc │ │ │ │ + ldrhteq ip, [r0], #-154 @ 0xffffff66 │ │ │ │ + @ instruction: 0x0070929a │ │ │ │ + rsbseq ip, r0, r2, lsr #19 │ │ │ │ + rsbseq r9, r0, r0, lsl #5 │ │ │ │ + rsbseq ip, r0, r8, lsl #19 │ │ │ │ + rsbseq r9, r0, r6, ror #4 │ │ │ │ + rsbseq ip, r0, r6, ror #18 │ │ │ │ + rsbseq r9, r0, r6, asr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r6], -fp, lsl #1 │ │ │ │ ldrmi r4, [sp], -lr, asr #20 │ │ │ │ strmi r2, [r7], -r0, lsl #8 │ │ │ │ @@ -207065,21 +207065,21 @@ │ │ │ │ mcr2 7, 6, pc, cr2, cr10, {1} @ │ │ │ │ ldrbmi r4, [r9], -fp, lsl #16 │ │ │ │ @ instruction: 0xf73a4478 │ │ │ │ @ instruction: 0xe7a4ff7d │ │ │ │ stc 7, cr15, [r8], {52} @ 0x34 │ │ │ │ rsbseq r1, ip, r2, ror #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r0, ip, ror #15 │ │ │ │ - rsbseq r9, r0, ip, asr #1 │ │ │ │ + ldrshteq ip, [r0], #-112 @ 0xffffff90 │ │ │ │ + ldrsbteq r9, [r0], #-0 │ │ │ │ rsbseq r1, ip, r6, ror #24 │ │ │ │ - rsbseq ip, r0, r2, asr r7 │ │ │ │ - rsbseq r9, r0, r2, lsr r0 │ │ │ │ - rsbseq ip, r0, r8, lsr r7 │ │ │ │ - rsbseq r9, r0, r8, lsl r0 │ │ │ │ + rsbseq ip, r0, r6, asr r7 │ │ │ │ + rsbseq r9, r0, r6, lsr r0 │ │ │ │ + rsbseq ip, r0, ip, lsr r7 │ │ │ │ + rsbseq r9, r0, ip, lsl r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 191b1c4 │ │ │ │ strtpl pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf8df460c │ │ │ │ vaddhn.i64 d1, , q10 │ │ │ │ @@ -207344,37 +207344,37 @@ │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ ldc2l 7, cr15, [r2, #-232] @ 0xffffff18 │ │ │ │ strt r9, [r3], -ip, lsl #22 │ │ │ │ ... │ │ │ │ rsbseq r1, ip, lr, ror #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r1, ip, r0, lsl fp │ │ │ │ - rsbseq ip, r0, r0, asr #13 │ │ │ │ - @ instruction: 0x0070c59a │ │ │ │ - rsbseq r8, r0, sl, ror lr │ │ │ │ - rsbseq ip, r0, r4, lsl #10 │ │ │ │ - rsbseq r8, r0, r4, ror #27 │ │ │ │ - rsbseq ip, r0, r6, ror #9 │ │ │ │ - rsbseq r8, r0, r6, asr #27 │ │ │ │ - rsbseq ip, r0, r6, lsl #9 │ │ │ │ - rsbseq r8, r0, r6, ror #26 │ │ │ │ - rsbseq ip, r0, ip, asr r4 │ │ │ │ - rsbseq r8, r0, ip, lsr sp │ │ │ │ - rsbseq ip, r0, sl, lsl #8 │ │ │ │ - rsbseq r8, r0, sl, ror #25 │ │ │ │ - rsbseq ip, r0, ip, ror #7 │ │ │ │ - rsbseq r8, r0, ip, asr #25 │ │ │ │ - rsbseq ip, r0, r2, asr #7 │ │ │ │ - rsbseq r8, r0, r2, lsr #25 │ │ │ │ - @ instruction: 0x0070c394 │ │ │ │ - rsbseq r8, r0, r4, ror ip │ │ │ │ - rsbseq ip, r0, r6, ror r3 │ │ │ │ - rsbseq r8, r0, r6, asr ip │ │ │ │ - rsbseq ip, r0, r2, ror #5 │ │ │ │ - rsbseq r8, r0, r2, asr #23 │ │ │ │ + rsbseq ip, r0, r4, asr #13 │ │ │ │ + @ instruction: 0x0070c59e │ │ │ │ + rsbseq r8, r0, lr, ror lr │ │ │ │ + rsbseq ip, r0, r8, lsl #10 │ │ │ │ + rsbseq r8, r0, r8, ror #27 │ │ │ │ + rsbseq ip, r0, sl, ror #9 │ │ │ │ + rsbseq r8, r0, sl, asr #27 │ │ │ │ + rsbseq ip, r0, sl, lsl #9 │ │ │ │ + rsbseq r8, r0, sl, ror #26 │ │ │ │ + rsbseq ip, r0, r0, ror #8 │ │ │ │ + rsbseq r8, r0, r0, asr #26 │ │ │ │ + rsbseq ip, r0, lr, lsl #8 │ │ │ │ + rsbseq r8, r0, lr, ror #25 │ │ │ │ + ldrshteq ip, [r0], #-48 @ 0xffffffd0 │ │ │ │ + ldrsbteq r8, [r0], #-192 @ 0xffffff40 │ │ │ │ + rsbseq ip, r0, r6, asr #7 │ │ │ │ + rsbseq r8, r0, r6, lsr #25 │ │ │ │ + @ instruction: 0x0070c398 │ │ │ │ + rsbseq r8, r0, r8, ror ip │ │ │ │ + rsbseq ip, r0, sl, ror r3 │ │ │ │ + rsbseq r8, r0, sl, asr ip │ │ │ │ + rsbseq ip, r0, r6, ror #5 │ │ │ │ + rsbseq r8, r0, r6, asr #23 │ │ │ │ @ instruction: 0x4621aa18 │ │ │ │ @ instruction: 0xf0514648 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ andls sp, ip, r2, lsr #32 │ │ │ │ bicsvs pc, sp, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2078 @ 0xfffff7e2 │ │ │ │ @ instruction: 0xf73a300c │ │ │ │ @@ -207403,20 +207403,20 @@ │ │ │ │ stmdami sl, {r0, r5, r6, r7, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r8], {58} @ 0x3a │ │ │ │ stmdbls ip, {r3, fp, lr} │ │ │ │ @ instruction: 0xf73a4478 │ │ │ │ blls 41c6fc │ │ │ │ svclt 0x0000e5a4 │ │ │ │ - rsbseq ip, r0, r6, asr #4 │ │ │ │ - rsbseq r8, r0, r6, lsr #22 │ │ │ │ - rsbseq ip, r0, lr, lsl r2 │ │ │ │ - ldrshteq r8, [r0], #-174 @ 0xffffff52 │ │ │ │ - rsbseq ip, r0, r4, ror #3 │ │ │ │ - rsbseq r8, r0, r4, asr #21 │ │ │ │ + rsbseq ip, r0, sl, asr #4 │ │ │ │ + rsbseq r8, r0, sl, lsr #22 │ │ │ │ + rsbseq ip, r0, r2, lsr #4 │ │ │ │ + rsbseq r8, r0, r2, lsl #22 │ │ │ │ + rsbseq ip, r0, r8, ror #3 │ │ │ │ + rsbseq r8, r0, r8, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec345d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sl, {r1, fp, ip, pc} │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -207451,15 +207451,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ stmdb r2, {r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrshteq r1, [ip], #-86 @ 0xffffffaa │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r0, r0, ror #2 │ │ │ │ + rsbseq ip, r0, r4, ror #2 │ │ │ │ ldrhteq r1, [ip], #-94 @ 0xffffffa2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ pkhbtmi sp, r0, sl, lsl #26 │ │ │ │ @@ -207489,18 +207489,18 @@ │ │ │ │ @ instruction: 0x01acf241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1c1b1e6 │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf73a4478 │ │ │ │ strtmi pc, [r8], -r7, lsr #24 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq ip, r0, sl, lsr #1 │ │ │ │ - rsbseq r8, r0, sl, lsl #19 │ │ │ │ - rsbseq ip, r0, ip, lsl #1 │ │ │ │ - rsbseq r8, r0, ip, ror #18 │ │ │ │ + rsbseq ip, r0, lr, lsr #1 │ │ │ │ + rsbseq r8, r0, lr, lsl #19 │ │ │ │ + @ instruction: 0x0070c090 │ │ │ │ + rsbseq r8, r0, r0, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec34724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, asr #31 │ │ │ │ blmi fe26ff44 │ │ │ │ ldrbtmi fp, [sl], #-137 @ 0xffffff77 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -207633,28 +207633,28 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e792 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq r1, [ip], #-78 @ 0xffffffb2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r1, ip, ip, lsr #9 │ │ │ │ - ldrsbteq fp, [r0], #-252 @ 0xffffff04 │ │ │ │ - ldrhteq r8, [r0], #-140 @ 0xffffff74 │ │ │ │ - @ instruction: 0x0070bf9c │ │ │ │ - rsbseq r8, r0, ip, ror r8 │ │ │ │ - rsbseq fp, r0, r8, lsr pc │ │ │ │ - rsbseq r8, r0, r8, lsl r8 │ │ │ │ - rsbseq fp, r0, ip, lsl pc │ │ │ │ - ldrshteq r8, [r0], #-124 @ 0xffffff84 │ │ │ │ - rsbseq fp, r0, r6, lsl pc │ │ │ │ - @ instruction: 0x0070be9a │ │ │ │ - rsbseq r8, r0, sl, ror r7 │ │ │ │ - @ instruction: 0x0070be92 │ │ │ │ - rsbseq fp, r0, r4, ror #28 │ │ │ │ - rsbseq r8, r0, r2, asr #14 │ │ │ │ + rsbseq fp, r0, r0, ror #31 │ │ │ │ + rsbseq r8, r0, r0, asr #17 │ │ │ │ + rsbseq fp, r0, r0, lsr #31 │ │ │ │ + rsbseq r8, r0, r0, lsl #17 │ │ │ │ + rsbseq fp, r0, ip, lsr pc │ │ │ │ + rsbseq r8, r0, ip, lsl r8 │ │ │ │ + rsbseq fp, r0, r0, lsr #30 │ │ │ │ + rsbseq r8, r0, r0, lsl #16 │ │ │ │ + rsbseq fp, r0, sl, lsl pc │ │ │ │ + @ instruction: 0x0070be9e │ │ │ │ + rsbseq r8, r0, lr, ror r7 │ │ │ │ + @ instruction: 0x0070be96 │ │ │ │ + rsbseq fp, r0, r8, ror #28 │ │ │ │ + rsbseq r8, r0, r6, asr #14 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ blcc 1f7810 │ │ │ │ @@ -207744,25 +207744,25 @@ │ │ │ │ vadd.i8 d20, d0, d15 │ │ │ │ ldrbtmi r1, [r8], #-353 @ 0xfffffe9f │ │ │ │ @ instruction: 0xf73a300c │ │ │ │ stmdami sp, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx a9b5f0 │ │ │ │ svclt 0x0000e785 │ │ │ │ - rsbseq fp, r0, ip, ror sp │ │ │ │ - rsbseq r8, r0, ip, asr r6 │ │ │ │ - rsbseq fp, r0, r4, ror #26 │ │ │ │ - rsbseq r8, r0, r4, asr #12 │ │ │ │ - rsbseq fp, r0, r4, lsl #26 │ │ │ │ - rsbseq r8, r0, r4, ror #11 │ │ │ │ - ldrshteq fp, [r0], #-204 @ 0xffffff34 │ │ │ │ - rsbseq fp, r0, r4, lsr #25 │ │ │ │ - rsbseq r8, r0, r4, lsl #11 │ │ │ │ - rsbseq fp, r0, sl, lsl #25 │ │ │ │ - rsbseq r8, r0, sl, ror #10 │ │ │ │ + rsbseq fp, r0, r0, lsl #27 │ │ │ │ + rsbseq r8, r0, r0, ror #12 │ │ │ │ + rsbseq fp, r0, r8, ror #26 │ │ │ │ + rsbseq r8, r0, r8, asr #12 │ │ │ │ + rsbseq fp, r0, r8, lsl #26 │ │ │ │ + rsbseq r8, r0, r8, ror #11 │ │ │ │ + rsbseq fp, r0, r0, lsl #26 │ │ │ │ + rsbseq fp, r0, r8, lsr #25 │ │ │ │ + rsbseq r8, r0, r8, lsl #11 │ │ │ │ + rsbseq fp, r0, lr, lsl #25 │ │ │ │ + rsbseq r8, r0, lr, ror #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec34b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd0 │ │ │ │ strmi fp, [r6], -r7, lsl #1 │ │ │ │ vmax.u16 d4, d6, d8 │ │ │ │ strmi pc, [r7], -r3, lsr #20 │ │ │ │ @@ -207820,20 +207820,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8d6f73a │ │ │ │ stmdbls r5, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf73a4478 │ │ │ │ blls 25c078 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - ldrsbteq fp, [r0], #-188 @ 0xffffff44 │ │ │ │ - ldrhteq r8, [r0], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq fp, r0, r8, lsr #23 │ │ │ │ - rsbseq r8, r0, r8, lsl #9 │ │ │ │ - rsbseq fp, r0, r0, ror #22 │ │ │ │ - rsbseq r8, r0, r0, asr #8 │ │ │ │ + rsbseq fp, r0, r0, ror #23 │ │ │ │ + rsbseq r8, r0, r0, asr #9 │ │ │ │ + rsbseq fp, r0, ip, lsr #23 │ │ │ │ + rsbseq r8, r0, ip, lsl #9 │ │ │ │ + rsbseq fp, r0, r4, ror #22 │ │ │ │ + rsbseq r8, r0, r4, asr #8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r6, lsl r9 │ │ │ │ ldmib sp, {r1, r4, r5, r8, fp, sp, lr}^ │ │ │ │ bcs 104298 │ │ │ │ @@ -207855,16 +207855,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf950f73a │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - ldrsbteq fp, [r0], #-174 @ 0xffffff52 │ │ │ │ - ldrhteq r8, [r0], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq fp, r0, r2, ror #21 │ │ │ │ + rsbseq r8, r0, r2, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec34cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r2, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r1, r3, r8, lsl #24 │ │ │ │ @ instruction: 0xf5a1461c │ │ │ │ b 187d4ec │ │ │ │ @@ -207945,20 +207945,20 @@ │ │ │ │ cmppmi r9, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf739300c │ │ │ │ stmdami r8, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf894f73a │ │ │ │ strb r9, [sl, -r1, lsl #22]! │ │ │ │ - rsbseq fp, r0, lr, asr sl │ │ │ │ - rsbseq r8, r0, lr, lsr r3 │ │ │ │ - rsbseq fp, r0, r8, lsr #20 │ │ │ │ - rsbseq r8, r0, r8, lsl #6 │ │ │ │ - rsbseq fp, r0, r6, ror #18 │ │ │ │ - rsbseq r8, r0, r6, asr #4 │ │ │ │ + rsbseq fp, r0, r2, ror #20 │ │ │ │ + rsbseq r8, r0, r2, asr #6 │ │ │ │ + rsbseq fp, r0, ip, lsr #20 │ │ │ │ + rsbseq r8, r0, ip, lsl #6 │ │ │ │ + rsbseq fp, r0, sl, ror #18 │ │ │ │ + rsbseq r8, r0, sl, asr #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec34e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi sl!, {r4, r6, r7, r8, r9, sl, fp} │ │ │ │ bmi f89e78 │ │ │ │ ldrbtmi r4, [r9], #-1540 @ 0xfffff9fc │ │ │ │ ldrbtmi r4, [fp], #-2873 @ 0xfffff4c7 │ │ │ │ @@ -208083,18 +208083,18 @@ │ │ │ │ @ instruction: 0xff8af739 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ bmi 2cd408 >::_M_default_append(unsigned int)@@Base+0x4a874> │ │ │ │ @ instruction: 0x46294630 │ │ │ │ @ instruction: 0xf047447a │ │ │ │ strtmi pc, [r0], -r9, ror #3 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq fp, r0, ip, asr #16 │ │ │ │ - rsbseq fp, r0, r8, ror #14 │ │ │ │ - rsbseq r8, r0, lr, asr #32 │ │ │ │ - rsbeq lr, pc, ip, lsl #31 │ │ │ │ + rsbseq fp, r0, r0, asr r8 │ │ │ │ + rsbseq fp, r0, ip, ror #14 │ │ │ │ + rsbseq r8, r0, r2, asr r0 │ │ │ │ + mlseq pc, r0, pc, lr @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r9, sp, lsl #18 │ │ │ │ ldmib sp, {r2, r3, r5, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1b48912 │ │ │ │ @@ -208187,22 +208187,22 @@ │ │ │ │ mvnne pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r6, #228]! @ 0xe4 │ │ │ │ @ instruction: 0xf04f480a │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 7, 5, pc, cr0, cr9, {1} │ │ │ │ svclt 0x0000e7da │ │ │ │ - rsbseq fp, r0, r8, lsl #14 │ │ │ │ - ldrshteq fp, [r0], #-106 @ 0xffffff96 │ │ │ │ - rsbseq fp, r0, r8, ror #11 │ │ │ │ - rsbseq r7, r0, r6, asr #29 │ │ │ │ - rsbseq fp, r0, r0, asr #11 │ │ │ │ - rsbseq r7, r0, r0, lsr #29 │ │ │ │ - rsbseq fp, r0, r0, lsr #11 │ │ │ │ - rsbseq r7, r0, lr, ror lr │ │ │ │ + rsbseq fp, r0, ip, lsl #14 │ │ │ │ + ldrshteq fp, [r0], #-110 @ 0xffffff92 │ │ │ │ + rsbseq fp, r0, ip, ror #11 │ │ │ │ + rsbseq r7, r0, sl, asr #29 │ │ │ │ + rsbseq fp, r0, r4, asr #11 │ │ │ │ + rsbseq r7, r0, r4, lsr #29 │ │ │ │ + rsbseq fp, r0, r4, lsr #11 │ │ │ │ + rsbseq r7, r0, r2, lsl #29 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2194d8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x8010f8d1 │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @@ -208356,20 +208356,20 @@ │ │ │ │ stmdami sl, {r0, r1, r7, r9, sl, lr} │ │ │ │ bicne pc, lr, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r0], #228 @ 0xe4 │ │ │ │ ldrbmi r4, [r9], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7394478 │ │ │ │ @ instruction: 0xe774fd5b │ │ │ │ - rsbseq r7, r3, sl, asr r4 │ │ │ │ - rsbseq fp, r0, r4, lsr #9 │ │ │ │ - ldrsbteq r7, [r3], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq fp, r0, r4, lsr #8 │ │ │ │ - ldrshteq fp, [r0], #-36 @ 0xffffffdc │ │ │ │ - ldrsbteq r7, [r0], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r7, r3, lr, asr r4 │ │ │ │ + rsbseq fp, r0, r8, lsr #9 │ │ │ │ + ldrsbteq r7, [r3], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq fp, r0, r8, lsr #8 │ │ │ │ + ldrshteq fp, [r0], #-40 @ 0xffffffd8 │ │ │ │ + ldrsbteq r7, [r0], #-184 @ 0xffffff48 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, ror ip │ │ │ │ ldmdbmi r1!, {r3, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4692447c │ │ │ │ @@ -208482,23 +208482,23 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 7, cr15, [r8], #-228 @ 0xffffff1c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf733e79c │ │ │ │ svclt 0x0000e8f2 │ │ │ │ rsbseq r0, ip, r0, asr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r0, r6, lsl #5 │ │ │ │ - rsbseq fp, r0, ip, ror #3 │ │ │ │ + rsbseq fp, r0, sl, lsl #5 │ │ │ │ + ldrshteq fp, [r0], #-16 │ │ │ │ rsbseq r0, ip, r8, asr #12 │ │ │ │ - rsbseq fp, r0, r0, asr r1 │ │ │ │ - rsbseq r7, r0, r0, lsr sl │ │ │ │ - rsbseq fp, r0, sl, lsr #2 │ │ │ │ - rsbseq r7, r0, sl, lsl #20 │ │ │ │ - rsbseq fp, r0, r0, lsl r1 │ │ │ │ - rsbseq r7, r0, lr, ror #19 │ │ │ │ + rsbseq fp, r0, r4, asr r1 │ │ │ │ + rsbseq r7, r0, r4, lsr sl │ │ │ │ + rsbseq fp, r0, lr, lsr #2 │ │ │ │ + rsbseq r7, r0, lr, lsl #20 │ │ │ │ + rsbseq fp, r0, r4, lsl r1 │ │ │ │ + ldrshteq r7, [r0], #-146 @ 0xffffff6e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r1, ror #26 │ │ │ │ ldrmi r4, [sl], r1, ror #24 │ │ │ │ movwcs r4, #1149 @ 0x47d │ │ │ │ @@ -208596,24 +208596,24 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ blx fe21c332 │ │ │ │ ldrb r9, [r1, -r4, lsl #22]! │ │ │ │ stmda lr, {r0, r1, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r0, ip, ip, lsr r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq r0, [ip], #-72 @ 0xffffffb8 │ │ │ │ - ldrshteq sl, [r0], #-244 @ 0xffffff0c │ │ │ │ - ldrsbteq r7, [r0], #-132 @ 0xffffff7c │ │ │ │ - ldrsbteq sl, [r0], #-246 @ 0xffffff0a │ │ │ │ - ldrhteq r7, [r0], #-134 @ 0xffffff7a │ │ │ │ - ldrhteq sl, [r0], #-248 @ 0xffffff08 │ │ │ │ - @ instruction: 0x00707898 │ │ │ │ - rsbseq sl, r0, r4, ror #30 │ │ │ │ - rsbseq r7, r0, r4, asr #16 │ │ │ │ - rsbseq sl, r0, r6, asr #30 │ │ │ │ - rsbseq r7, r0, r6, lsr #16 │ │ │ │ + ldrshteq sl, [r0], #-248 @ 0xffffff08 │ │ │ │ + ldrsbteq r7, [r0], #-136 @ 0xffffff78 │ │ │ │ + ldrsbteq sl, [r0], #-250 @ 0xffffff06 │ │ │ │ + ldrhteq r7, [r0], #-138 @ 0xffffff76 │ │ │ │ + ldrhteq sl, [r0], #-252 @ 0xffffff04 │ │ │ │ + @ instruction: 0x0070789c │ │ │ │ + rsbseq sl, r0, r8, ror #30 │ │ │ │ + rsbseq r7, r0, r8, asr #16 │ │ │ │ + rsbseq sl, r0, sl, asr #30 │ │ │ │ + rsbseq r7, r0, sl, lsr #16 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strcs fp, [r0], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8dd1e1f │ │ │ │ @ instruction: 0xf8c88030 │ │ │ │ @@ -208685,24 +208685,24 @@ │ │ │ │ stmdami lr, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ orrvs pc, r7, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 49c49c │ │ │ │ ldrbmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7394478 │ │ │ │ ldrb pc, [r4, r9, asr #21] @ │ │ │ │ - @ instruction: 0x0070ae9c │ │ │ │ - rsbseq r7, r0, ip, ror r7 │ │ │ │ - rsbseq sl, r0, r4, lsl #29 │ │ │ │ - rsbseq r7, r0, r4, ror #14 │ │ │ │ - rsbseq sl, r0, r4, lsr #28 │ │ │ │ - rsbseq r7, r0, r4, lsl #14 │ │ │ │ - rsbseq sl, r0, ip, lsl #28 │ │ │ │ - rsbseq r7, r0, ip, ror #13 │ │ │ │ - ldrsbteq sl, [r0], #-208 @ 0xffffff30 │ │ │ │ - ldrhteq r7, [r0], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq sl, r0, r0, lsr #29 │ │ │ │ + rsbseq r7, r0, r0, lsl #15 │ │ │ │ + rsbseq sl, r0, r8, lsl #29 │ │ │ │ + rsbseq r7, r0, r8, ror #14 │ │ │ │ + rsbseq sl, r0, r8, lsr #28 │ │ │ │ + rsbseq r7, r0, r8, lsl #14 │ │ │ │ + rsbseq sl, r0, r0, lsl lr │ │ │ │ + ldrshteq r7, [r0], #-96 @ 0xffffffa0 │ │ │ │ + ldrsbteq sl, [r0], #-212 @ 0xffffff2c │ │ │ │ + ldrhteq r7, [r0], #-100 @ 0xffffff9c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4606b093 │ │ │ │ ldrmi r4, [r4], -r8, lsl #13 │ │ │ │ ldcls 6, cr4, [fp, #-612] @ 0xfffffd9c │ │ │ │ @@ -208763,22 +208763,22 @@ │ │ │ │ vadd.i8 d20, d1, d12 │ │ │ │ ldrbtmi r5, [r8], #-440 @ 0xfffffe48 │ │ │ │ @ instruction: 0xf739300c │ │ │ │ stmdami sl, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7394478 │ │ │ │ @ instruction: 0xf04ffa2f │ │ │ │ @ instruction: 0xe79c3cff │ │ │ │ - rsbseq r5, r0, r4, lsl #4 │ │ │ │ - rsbseq r5, r0, lr, ror #3 │ │ │ │ - ldrsbteq sl, [r0], #-200 @ 0xffffff38 │ │ │ │ - ldrhteq r7, [r0], #-88 @ 0xffffffa8 │ │ │ │ - ldrhteq sl, [r0], #-194 @ 0xffffff3e │ │ │ │ - @ instruction: 0x0070ad9c │ │ │ │ - @ instruction: 0x0070ac9a │ │ │ │ - rsbseq sl, r0, r4, lsl #27 │ │ │ │ + rsbseq r5, r0, r8, lsl #4 │ │ │ │ + ldrshteq r5, [r0], #-18 @ 0xffffffee │ │ │ │ + ldrsbteq sl, [r0], #-204 @ 0xffffff34 │ │ │ │ + ldrhteq r7, [r0], #-92 @ 0xffffffa4 │ │ │ │ + ldrhteq sl, [r0], #-198 @ 0xffffff3a │ │ │ │ + rsbseq sl, r0, r0, lsr #27 │ │ │ │ + @ instruction: 0x0070ac9e │ │ │ │ + rsbseq sl, r0, r8, lsl #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r5], -pc, lsl #1 │ │ │ │ strmi r4, [sl], r0, lsl #21 │ │ │ │ movwls r4, #22020 @ 0x5604 │ │ │ │ @@ -208907,31 +208907,31 @@ │ │ │ │ ldmdami r6, {r0, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7394478 │ │ │ │ @ instruction: 0xe7eff913 │ │ │ │ ldc 7, cr15, [lr, #200] @ 0xc8 │ │ │ │ ldrsbteq r0, [ip], #-8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r5, [r0], #-0 │ │ │ │ - rsbseq sl, r0, lr, lsl ip │ │ │ │ - rsbseq r5, r0, r4, asr r0 │ │ │ │ - rsbseq sl, r0, r0, lsr fp │ │ │ │ - rsbseq r7, r0, r0, lsl r4 │ │ │ │ + ldrhteq r5, [r0], #-4 │ │ │ │ + rsbseq sl, r0, r2, lsr #24 │ │ │ │ + rsbseq r5, r0, r8, asr r0 │ │ │ │ + rsbseq sl, r0, r4, lsr fp │ │ │ │ + rsbseq r7, r0, r4, lsl r4 │ │ │ │ rsbseq pc, fp, sl, lsr #31 │ │ │ │ - ldrshteq sl, [r0], #-172 @ 0xffffff54 │ │ │ │ - ldrsbteq r7, [r0], #-60 @ 0xffffffc4 │ │ │ │ - ldrshteq sl, [r0], #-170 @ 0xffffff56 │ │ │ │ - ldrhteq sl, [r0], #-168 @ 0xffffff58 │ │ │ │ - rsbseq sl, r0, r2, lsr #23 │ │ │ │ - @ instruction: 0x0070aa9e │ │ │ │ - rsbseq sl, r0, r8, lsl #23 │ │ │ │ - rsbseq sl, r0, r4, lsl #21 │ │ │ │ - rsbseq r7, r0, r2, ror #6 │ │ │ │ - rsbseq sl, r0, r6, ror #20 │ │ │ │ - rsbseq r7, r0, r4, asr #6 │ │ │ │ + rsbseq sl, r0, r0, lsl #22 │ │ │ │ + rsbseq r7, r0, r0, ror #7 │ │ │ │ + ldrshteq sl, [r0], #-174 @ 0xffffff52 │ │ │ │ + ldrhteq sl, [r0], #-172 @ 0xffffff54 │ │ │ │ + rsbseq sl, r0, r6, lsr #23 │ │ │ │ + rsbseq sl, r0, r2, lsr #21 │ │ │ │ + rsbseq sl, r0, ip, lsl #23 │ │ │ │ + rsbseq sl, r0, r8, lsl #21 │ │ │ │ + rsbseq r7, r0, r6, ror #6 │ │ │ │ + rsbseq sl, r0, sl, ror #20 │ │ │ │ + rsbseq r7, r0, r8, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec35d88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r1, asr #29 │ │ │ │ @@ -208942,16 +208942,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf739300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf8caf739 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - ldrsbteq sl, [r0], #-146 @ 0xffffff6e │ │ │ │ - ldrhteq r7, [r0], #-34 @ 0xffffffde │ │ │ │ + ldrsbteq sl, [r0], #-150 @ 0xffffff6a │ │ │ │ + ldrhteq r7, [r0], #-38 @ 0xffffffda │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec35dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fe99 │ │ │ │ @@ -208962,16 +208962,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf738300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf8a2f739 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq sl, r0, r2, lsl #19 │ │ │ │ - rsbseq r7, r0, r2, ror #4 │ │ │ │ + rsbseq sl, r0, r6, lsl #19 │ │ │ │ + rsbseq r7, r0, r6, ror #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 21a0e0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addlt r4, pc, r7, lsl #27 │ │ │ │ stmmi r7, {r0, r1, r2, r9, sl, lr} │ │ │ │ @@ -209106,23 +209106,23 @@ │ │ │ │ movwcs sl, #24445 @ 0x5f7d │ │ │ │ ldrb r6, [r9, -r3, lsr #32]! │ │ │ │ ldc 7, cr15, [r4], {50} @ 0x32 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq pc, [fp], #-212 @ 0xffffff2c @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq sl, [r0], #-118 @ 0xffffff8a │ │ │ │ - ldrsbteq r7, [r0], #-6 │ │ │ │ - ldrsbteq sl, [r0], #-126 @ 0xffffff82 │ │ │ │ - ldrhteq r7, [r0], #-14 │ │ │ │ + ldrshteq sl, [r0], #-122 @ 0xffffff86 │ │ │ │ + ldrsbteq r7, [r0], #-10 │ │ │ │ + rsbseq sl, r0, r2, ror #15 │ │ │ │ + rsbseq r7, r0, r2, asr #1 │ │ │ │ rsbseq pc, fp, r8, asr ip @ │ │ │ │ - rsbseq sl, r0, r6, lsr #15 │ │ │ │ - rsbseq r7, r0, r6, lsl #1 │ │ │ │ - rsbseq sl, r0, ip, ror #14 │ │ │ │ - rsbseq r7, r0, ip, asr #32 │ │ │ │ + rsbseq sl, r0, sl, lsr #15 │ │ │ │ + rsbseq r7, r0, sl, lsl #1 │ │ │ │ + rsbseq sl, r0, r0, ror r7 │ │ │ │ + rsbseq r7, r0, r0, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1a706ec │ │ │ │ blmi 1a70714 │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -209223,25 +209223,25 @@ │ │ │ │ @ instruction: 0xf7384478 │ │ │ │ bfi pc, sp, (invalid: 29:21) @ │ │ │ │ bl b1cce8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq pc, fp, r8, ror fp @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r0, r4, ror r6 │ │ │ │ - rsbseq r6, r0, r4, asr pc │ │ │ │ + rsbseq sl, r0, r8, ror r6 │ │ │ │ + rsbseq r6, r0, r8, asr pc │ │ │ │ rsbseq pc, fp, sl, ror #21 │ │ │ │ - rsbseq sl, r0, r8, asr #12 │ │ │ │ - rsbseq sl, r0, sl, asr #11 │ │ │ │ - rsbseq r6, r0, sl, lsr #29 │ │ │ │ - ldrhteq sl, [r0], #-82 @ 0xffffffae │ │ │ │ - @ instruction: 0x00706e92 │ │ │ │ - rsbseq sl, r0, ip, lsr #11 │ │ │ │ - rsbseq sl, r0, sl, ror r5 │ │ │ │ - rsbseq r6, r0, r8, asr lr │ │ │ │ + rsbseq sl, r0, ip, asr #12 │ │ │ │ + rsbseq sl, r0, lr, asr #11 │ │ │ │ + rsbseq r6, r0, lr, lsr #29 │ │ │ │ + ldrhteq sl, [r0], #-86 @ 0xffffffaa │ │ │ │ + @ instruction: 0x00706e96 │ │ │ │ + ldrhteq sl, [r0], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq sl, r0, lr, ror r5 │ │ │ │ + rsbseq r6, r0, ip, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 21a520 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi fe5b0ab8 │ │ │ │ umulllt r4, pc, r3, fp @ │ │ │ │ @@ -209388,23 +209388,23 @@ │ │ │ │ strb r2, [r4, sl, lsl #6]! │ │ │ │ blhi 11adb0 │ │ │ │ @ instruction: 0xf732e79f │ │ │ │ svclt 0x0000e9dc │ │ │ │ ... │ │ │ │ @ instruction: 0x007bf994 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r0, r6, lsr #8 │ │ │ │ - rsbseq r6, r0, r6, lsl #26 │ │ │ │ - rsbseq sl, r0, lr, lsl #8 │ │ │ │ - rsbseq r6, r0, lr, ror #25 │ │ │ │ + rsbseq sl, r0, sl, lsr #8 │ │ │ │ + rsbseq r6, r0, sl, lsl #26 │ │ │ │ + rsbseq sl, r0, r2, lsl r4 │ │ │ │ + ldrshteq r6, [r0], #-194 @ 0xffffff3e │ │ │ │ rsbseq pc, fp, r8, lsl #17 │ │ │ │ - rsbseq sl, r0, r2, lsr #6 │ │ │ │ - rsbseq r6, r0, r2, lsl #24 │ │ │ │ - ldrshteq sl, [r0], #-40 @ 0xffffffd8 │ │ │ │ - ldrsbteq r6, [r0], #-184 @ 0xffffff48 │ │ │ │ + rsbseq sl, r0, r6, lsr #6 │ │ │ │ + rsbseq r6, r0, r6, lsl #24 │ │ │ │ + ldrshteq sl, [r0], #-44 @ 0xffffffd4 │ │ │ │ + ldrsbteq r6, [r0], #-188 @ 0xffffff44 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi fe2b0b54 │ │ │ │ addlt r4, pc, r7, lsl #23 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @@ -209539,23 +209539,23 @@ │ │ │ │ movwcs lr, #34741 @ 0x87b5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ svcge 0x006bf47f │ │ │ │ strb r2, [r8, -r3, lsl #6]! │ │ │ │ stmia r8!, {r1, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq pc, fp, r8, lsl #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r0, r6, ror #3 │ │ │ │ - rsbseq r6, r0, r6, asr #21 │ │ │ │ - rsbseq sl, r0, lr, asr #3 │ │ │ │ - rsbseq r6, r0, lr, lsr #21 │ │ │ │ + rsbseq sl, r0, sl, ror #3 │ │ │ │ + rsbseq r6, r0, sl, asr #21 │ │ │ │ + ldrsbteq sl, [r0], #-18 @ 0xffffffee │ │ │ │ + ldrhteq r6, [r0], #-162 @ 0xffffff5e │ │ │ │ rsbseq pc, fp, r8, asr #12 │ │ │ │ - rsbseq sl, r0, r0, lsl #3 │ │ │ │ - rsbseq r6, r0, r0, ror #20 │ │ │ │ - rsbseq sl, r0, r8, lsr #1 │ │ │ │ - rsbseq r6, r0, r8, lsl #19 │ │ │ │ + rsbseq sl, r0, r4, lsl #3 │ │ │ │ + rsbseq r6, r0, r4, ror #20 │ │ │ │ + rsbseq sl, r0, ip, lsr #1 │ │ │ │ + rsbseq r6, r0, ip, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrtmi pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df4607 │ │ │ │ addslt r0, r1, r8, lsr r4 │ │ │ │ @@ -209825,31 +209825,31 @@ │ │ │ │ bl 1c659c │ │ │ │ cdpcs 5, 0, cr0, cr0, cr4, {4} │ │ │ │ svcge 0x0040f47f │ │ │ │ @ instruction: 0xf731e6a7 │ │ │ │ svclt 0x0000ee6e │ │ │ │ rsbseq pc, fp, r8, lsr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r0, r8, ror pc │ │ │ │ - rsbseq r6, r0, r8, asr r8 │ │ │ │ - rsbseq r9, r0, r0, ror #30 │ │ │ │ - rsbseq r6, r0, r0, asr #16 │ │ │ │ + rsbseq r9, r0, ip, ror pc │ │ │ │ + rsbseq r6, r0, ip, asr r8 │ │ │ │ + rsbseq r9, r0, r4, ror #30 │ │ │ │ + rsbseq r6, r0, r4, asr #16 │ │ │ │ ldrsbteq pc, [fp], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbseq r9, r0, r8, lsr #30 │ │ │ │ - rsbseq r6, r0, r8, lsl #16 │ │ │ │ - rsbseq r9, r0, r4, lsr #27 │ │ │ │ - rsbseq r6, r0, r4, lsl #13 │ │ │ │ - rsbseq r9, r0, r0, lsl sp │ │ │ │ - ldrshteq r6, [r0], #-80 @ 0xffffffb0 │ │ │ │ - ldrshteq r9, [r0], #-200 @ 0xffffff38 │ │ │ │ - ldrsbteq r6, [r0], #-88 @ 0xffffffa8 │ │ │ │ - ldrsbteq r9, [r0], #-206 @ 0xffffff32 │ │ │ │ - ldrhteq r6, [r0], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r9, r0, r2, ror ip │ │ │ │ - rsbseq r6, r0, r2, asr r5 │ │ │ │ + rsbseq r9, r0, ip, lsr #30 │ │ │ │ + rsbseq r6, r0, ip, lsl #16 │ │ │ │ + rsbseq r9, r0, r8, lsr #27 │ │ │ │ + rsbseq r6, r0, r8, lsl #13 │ │ │ │ + rsbseq r9, r0, r4, lsl sp │ │ │ │ + ldrshteq r6, [r0], #-84 @ 0xffffffac │ │ │ │ + ldrshteq r9, [r0], #-204 @ 0xffffff34 │ │ │ │ + ldrsbteq r6, [r0], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r9, r0, r2, ror #25 │ │ │ │ + rsbseq r6, r0, r2, asr #11 │ │ │ │ + rsbseq r9, r0, r6, ror ip │ │ │ │ + rsbseq r6, r0, r6, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec36bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ blls 346a28 >::_M_default_append(unsigned int)@@Base+0xc3e94> │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ @@ -209863,16 +209863,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf738300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf992f738 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - rsbseq r9, r0, r2, ror #22 │ │ │ │ - rsbseq r6, r0, r2, asr #8 │ │ │ │ + rsbseq r9, r0, r6, ror #22 │ │ │ │ + rsbseq r6, r0, r6, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec36c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ strls r9, [r2], #-3082 @ 0xfffff3f6 │ │ │ │ @@ -209886,16 +209886,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8aaf738 │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7384478 │ │ │ │ blls 25e020 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r9, r0, r8, lsl #22 │ │ │ │ - rsbseq r6, r0, r8, ror #7 │ │ │ │ + rsbseq r9, r0, ip, lsl #22 │ │ │ │ + rsbseq r6, r0, ip, ror #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 21af5c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4681b0bb │ │ │ │ @ instruction: 0x460c48f7 │ │ │ │ @@ -210144,24 +210144,24 @@ │ │ │ │ @ instruction: 0x305ef895 │ │ │ │ @ instruction: 0xf53f071c │ │ │ │ @ instruction: 0xe6feae7d │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq lr, fp, r2, asr pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r0, r6, ror #20 │ │ │ │ - ldrhteq r9, [r0], #-148 @ 0xffffff6c │ │ │ │ - @ instruction: 0x00706294 │ │ │ │ - rsbseq r9, r0, lr, asr r9 │ │ │ │ - rsbseq r6, r0, lr, lsr r2 │ │ │ │ + rsbseq r9, r0, sl, ror #20 │ │ │ │ + ldrhteq r9, [r0], #-152 @ 0xffffff68 │ │ │ │ + @ instruction: 0x00706298 │ │ │ │ + rsbseq r9, r0, r2, ror #18 │ │ │ │ + rsbseq r6, r0, r2, asr #4 │ │ │ │ ldrsbteq lr, [fp], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r9, r0, r4, lsr #16 │ │ │ │ - rsbseq r6, r0, r4, lsl #2 │ │ │ │ - rsbseq r9, r0, ip, lsl #16 │ │ │ │ - rsbseq r6, r0, ip, ror #1 │ │ │ │ + rsbseq r9, r0, r8, lsr #16 │ │ │ │ + rsbseq r6, r0, r8, lsl #2 │ │ │ │ + rsbseq r9, r0, r0, lsl r8 │ │ │ │ + ldrshteq r6, [r0], #-0 │ │ │ │ bls 486af8 │ │ │ │ ldrdlt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stcle 2, cr4, [r4, #-588] @ 0xfffffdb4 │ │ │ │ ldmdbvs fp, {r1, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x46488190 │ │ │ │ vst1.8 {d15[2]}, [ip], r1 │ │ │ │ @@ -210545,24 +210545,24 @@ │ │ │ │ blvc 131bf88 │ │ │ │ blx 51c090 │ │ │ │ blhi 12dbf90 │ │ │ │ strtmi fp, [r8], r8, lsr #31 │ │ │ │ svclt 0x0000e730 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r9, r0, lr, asr r6 │ │ │ │ - rsbseq r9, r0, sl, asr r4 │ │ │ │ - ldrshteq r9, [r0], #-50 @ 0xffffffce │ │ │ │ + rsbseq r9, r0, r2, ror #12 │ │ │ │ + rsbseq r9, r0, lr, asr r4 │ │ │ │ + ldrshteq r9, [r0], #-54 @ 0xffffffca │ │ │ │ @ instruction: 0xffffac17 │ │ │ │ @ instruction: 0xffffdb39 │ │ │ │ @ instruction: 0xffffabf7 │ │ │ │ - rsbseq r9, r0, r0, lsr #5 │ │ │ │ - rsbseq r5, r0, r0, lsl #23 │ │ │ │ - rsbseq r9, r0, r8, lsl #5 │ │ │ │ - rsbseq r5, r0, r8, ror #22 │ │ │ │ + rsbseq r9, r0, r4, lsr #5 │ │ │ │ + rsbseq r5, r0, r4, lsl #23 │ │ │ │ + rsbseq r9, r0, ip, lsl #5 │ │ │ │ + rsbseq r5, r0, ip, ror #22 │ │ │ │ ldreq r9, [r8, -r9, asr #22] │ │ │ │ mcrge 5, 2, pc, cr1, cr15, {3} @ │ │ │ │ stmdals r1!, {r1, r4, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs fp, {r1, r3, r4, r7, fp, sp, lr} │ │ │ │ andsls r9, sl, #1543503872 @ 0x5c000000 │ │ │ │ ldc2 3, cr15, [sl], #-76 @ 0xffffffb4 │ │ │ │ strmi r9, [r4], -ip, lsl #22 │ │ │ │ @@ -211116,44 +211116,44 @@ │ │ │ │ @ instruction: 0x2d00b92a │ │ │ │ blls d54f90 │ │ │ │ ldrmi r4, [r8], -pc, lsr #12 │ │ │ │ @ instruction: 0x462ce7d4 │ │ │ │ sub r9, r2, lr, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r9, r0, ip, lsr #32 │ │ │ │ - rsbseq r8, r0, sl, lsr lr │ │ │ │ - rsbseq r5, r0, r8, lsl r7 │ │ │ │ - rsbseq r8, r0, r8, ror #25 │ │ │ │ - rsbseq r8, r0, sl, asr #24 │ │ │ │ - rsbseq r5, r0, r8, lsr #10 │ │ │ │ - rsbseq r8, r0, r4, lsr #24 │ │ │ │ - rsbseq r8, r0, r8, ror fp │ │ │ │ - ldrsbteq r8, [r0], #-170 @ 0xffffff56 │ │ │ │ - ldrhteq r5, [r0], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r8, r0, r2, asr #21 │ │ │ │ - rsbseq r5, r0, r2, lsr #7 │ │ │ │ - rsbseq r8, r0, sl, lsr #21 │ │ │ │ - rsbseq r5, r0, sl, lsl #7 │ │ │ │ - rsbseq r8, r0, r4, ror #20 │ │ │ │ - rsbseq r5, r0, r4, asr #6 │ │ │ │ - rsbseq r8, r0, r0, lsr #20 │ │ │ │ - rsbseq r5, r0, r0, lsl #6 │ │ │ │ - rsbseq r8, r0, r2, lsl #20 │ │ │ │ - rsbseq r5, r0, r2, ror #5 │ │ │ │ - rsbseq r8, r0, r6, asr #19 │ │ │ │ - rsbseq r5, r0, r6, lsr #5 │ │ │ │ - rsbseq r8, r0, sl, lsr #19 │ │ │ │ - rsbseq r5, r0, sl, lsl #5 │ │ │ │ - rsbseq r8, r0, ip, lsl #19 │ │ │ │ - rsbseq r5, r0, ip, ror #4 │ │ │ │ - rsbseq r8, r0, lr, ror #18 │ │ │ │ - rsbseq r5, r0, lr, asr #4 │ │ │ │ - ldrshteq r8, [r0], #-132 @ 0xffffff7c │ │ │ │ - ldrsbteq r5, [r0], #-20 @ 0xffffffec │ │ │ │ + rsbseq r9, r0, r0, lsr r0 │ │ │ │ + rsbseq r8, r0, lr, lsr lr │ │ │ │ + rsbseq r5, r0, ip, lsl r7 │ │ │ │ + rsbseq r8, r0, ip, ror #25 │ │ │ │ + rsbseq r8, r0, lr, asr #24 │ │ │ │ + rsbseq r5, r0, ip, lsr #10 │ │ │ │ + rsbseq r8, r0, r8, lsr #24 │ │ │ │ + rsbseq r8, r0, ip, ror fp │ │ │ │ + ldrsbteq r8, [r0], #-174 @ 0xffffff52 │ │ │ │ + ldrhteq r5, [r0], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r8, r0, r6, asr #21 │ │ │ │ + rsbseq r5, r0, r6, lsr #7 │ │ │ │ + rsbseq r8, r0, lr, lsr #21 │ │ │ │ + rsbseq r5, r0, lr, lsl #7 │ │ │ │ + rsbseq r8, r0, r8, ror #20 │ │ │ │ + rsbseq r5, r0, r8, asr #6 │ │ │ │ + rsbseq r8, r0, r4, lsr #20 │ │ │ │ + rsbseq r5, r0, r4, lsl #6 │ │ │ │ + rsbseq r8, r0, r6, lsl #20 │ │ │ │ + rsbseq r5, r0, r6, ror #5 │ │ │ │ + rsbseq r8, r0, sl, asr #19 │ │ │ │ + rsbseq r5, r0, sl, lsr #5 │ │ │ │ + rsbseq r8, r0, lr, lsr #19 │ │ │ │ + rsbseq r5, r0, lr, lsl #5 │ │ │ │ + @ instruction: 0x00708990 │ │ │ │ + rsbseq r5, r0, r0, ror r2 │ │ │ │ + rsbseq r8, r0, r2, ror r9 │ │ │ │ + rsbseq r5, r0, r2, asr r2 │ │ │ │ + ldrshteq r8, [r0], #-136 @ 0xffffff78 │ │ │ │ + ldrsbteq r5, [r0], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0xf8504618 │ │ │ │ @ instruction: 0xf8d00024 │ │ │ │ movwlt r2, #8432 @ 0x20f0 │ │ │ │ @ instruction: 0x7181f890 │ │ │ │ ldreq pc, [ip, -r7] │ │ │ │ svclt 0x00162f18 │ │ │ │ @ instruction: 0xf04f4602 │ │ │ │ @@ -211975,96 +211975,96 @@ │ │ │ │ @ instruction: 0xf1b0002c │ │ │ │ @ instruction: 0xf1000a01 │ │ │ │ blls 901e1c │ │ │ │ ldrbmi r0, [r2], -r0, lsl #1 │ │ │ │ eor pc, ip, r3, asr r8 @ │ │ │ │ movweq pc, #16814 @ 0x41ae @ │ │ │ │ adc r4, r7, r3, lsl #8 │ │ │ │ - rsbseq r8, r0, sl, asr r6 │ │ │ │ - rsbseq r4, r0, r8, lsr pc │ │ │ │ - rsbseq r8, r0, ip, lsl #12 │ │ │ │ - rsbseq r4, r0, sl, ror #29 │ │ │ │ - rsbseq r8, r0, sl, ror #11 │ │ │ │ - rsbseq r4, r0, r6, asr #29 │ │ │ │ - ldrhteq r8, [r0], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r4, r0, lr, lsl #29 │ │ │ │ - @ instruction: 0x00708594 │ │ │ │ - rsbseq r4, r0, r2, ror lr │ │ │ │ - rsbseq r8, r0, r2, ror r5 │ │ │ │ - rsbseq r4, r0, r0, asr lr │ │ │ │ - rsbseq r8, r0, r8, lsr #10 │ │ │ │ - rsbseq r4, r0, r6, lsl #28 │ │ │ │ - rsbseq r8, r0, r6, lsl #10 │ │ │ │ - rsbseq r4, r0, r4, ror #27 │ │ │ │ - rsbseq r8, r0, r2, lsl #9 │ │ │ │ - rsbseq r4, r0, r0, ror #26 │ │ │ │ + rsbseq r8, r0, lr, asr r6 │ │ │ │ + rsbseq r4, r0, ip, lsr pc │ │ │ │ + rsbseq r8, r0, r0, lsl r6 │ │ │ │ + rsbseq r4, r0, lr, ror #29 │ │ │ │ + rsbseq r8, r0, lr, ror #11 │ │ │ │ + rsbseq r4, r0, sl, asr #29 │ │ │ │ + ldrhteq r8, [r0], #-84 @ 0xffffffac │ │ │ │ + @ instruction: 0x00704e92 │ │ │ │ + @ instruction: 0x00708598 │ │ │ │ + rsbseq r4, r0, r6, ror lr │ │ │ │ + rsbseq r8, r0, r6, ror r5 │ │ │ │ + rsbseq r4, r0, r4, asr lr │ │ │ │ + rsbseq r8, r0, ip, lsr #10 │ │ │ │ + rsbseq r4, r0, sl, lsl #28 │ │ │ │ + rsbseq r8, r0, sl, lsl #10 │ │ │ │ + rsbseq r4, r0, r8, ror #27 │ │ │ │ + rsbseq r8, r0, r6, lsl #9 │ │ │ │ + rsbseq r4, r0, r4, ror #26 │ │ │ │ @ instruction: 0xffff9dab │ │ │ │ - rsbseq r8, r0, r2, asr #8 │ │ │ │ - rsbseq r8, r0, r4, lsl #2 │ │ │ │ - rsbseq r4, r0, r2, ror #19 │ │ │ │ - rsbseq r8, r0, r4, ror #1 │ │ │ │ - rsbseq r4, r0, sl, asr #19 │ │ │ │ - @ instruction: 0x0070809a │ │ │ │ - rsbseq r4, r0, r8, ror r9 │ │ │ │ - rsbseq r8, r0, lr, asr r0 │ │ │ │ - rsbseq r4, r0, ip, lsr r9 │ │ │ │ - rsbseq r8, r0, r6, lsr #32 │ │ │ │ - rsbseq r4, r0, r4, lsl #18 │ │ │ │ - rsbseq r8, r0, r4 │ │ │ │ - rsbseq r4, r0, r2, ror #17 │ │ │ │ - ldrsbteq r7, [r0], #-242 @ 0xffffff0e │ │ │ │ - ldrhteq r4, [r0], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r7, r0, ip, lsr #31 │ │ │ │ - rsbseq r4, r0, sl, lsl #17 │ │ │ │ - rsbseq r7, r0, sl, lsl #31 │ │ │ │ - rsbseq r4, r0, r8, ror #16 │ │ │ │ - rsbseq r7, r0, lr, ror #30 │ │ │ │ - rsbseq r4, r0, ip, asr #16 │ │ │ │ - rsbseq r7, r0, ip, asr #30 │ │ │ │ - rsbseq r4, r0, sl, lsr #16 │ │ │ │ - rsbseq r7, r0, sl, lsl pc │ │ │ │ - ldrshteq r4, [r0], #-120 @ 0xffffff88 │ │ │ │ - ldrshteq r7, [r0], #-234 @ 0xffffff16 │ │ │ │ - ldrsbteq r4, [r0], #-120 @ 0xffffff88 │ │ │ │ - ldrsbteq r7, [r0], #-234 @ 0xffffff16 │ │ │ │ - ldrhteq r4, [r0], #-120 @ 0xffffff88 │ │ │ │ - ldrhteq r7, [r0], #-238 @ 0xffffff12 │ │ │ │ - @ instruction: 0x0070479a │ │ │ │ - @ instruction: 0x00707e96 │ │ │ │ - rsbseq r4, r0, r4, ror r7 │ │ │ │ - rsbseq r7, r0, r6, ror lr │ │ │ │ - rsbseq r4, r0, r4, asr r7 │ │ │ │ - rsbseq r7, r0, sl, asr lr │ │ │ │ - rsbseq r4, r0, r6, lsr r7 │ │ │ │ - rsbseq r7, r0, r8, lsr lr │ │ │ │ - rsbseq r4, r0, r4, lsl r7 │ │ │ │ - rsbseq r7, r0, sl, lsl lr │ │ │ │ - ldrshteq r4, [r0], #-102 @ 0xffffff9a │ │ │ │ - ldrshteq r7, [r0], #-220 @ 0xffffff24 │ │ │ │ - ldrsbteq r4, [r0], #-104 @ 0xffffff98 │ │ │ │ - ldrsbteq r7, [r0], #-218 @ 0xffffff26 │ │ │ │ - ldrhteq r4, [r0], #-104 @ 0xffffff98 │ │ │ │ - ldrhteq r7, [r0], #-218 @ 0xffffff26 │ │ │ │ - @ instruction: 0x00704698 │ │ │ │ - @ instruction: 0x00707d9c │ │ │ │ - rsbseq r4, r0, sl, ror r6 │ │ │ │ - rsbseq r7, r0, ip, ror sp │ │ │ │ - rsbseq r4, r0, sl, asr r6 │ │ │ │ - rsbseq r7, r0, lr, asr #26 │ │ │ │ - rsbseq r4, r0, sl, lsr #12 │ │ │ │ - rsbseq r7, r0, ip, lsr #26 │ │ │ │ - rsbseq r4, r0, r8, lsl #12 │ │ │ │ - rsbseq r7, r0, ip, lsl #26 │ │ │ │ - rsbseq r4, r0, ip, ror #11 │ │ │ │ - rsbseq r7, r0, lr, ror #25 │ │ │ │ - rsbseq r4, r0, lr, asr #11 │ │ │ │ - ldrsbteq r7, [r0], #-192 @ 0xffffff40 │ │ │ │ - ldrhteq r4, [r0], #-80 @ 0xffffffb0 │ │ │ │ - ldrhteq r7, [r0], #-194 @ 0xffffff3e │ │ │ │ - @ instruction: 0x00704592 │ │ │ │ + rsbseq r8, r0, r6, asr #8 │ │ │ │ + rsbseq r8, r0, r8, lsl #2 │ │ │ │ + rsbseq r4, r0, r6, ror #19 │ │ │ │ + rsbseq r8, r0, r8, ror #1 │ │ │ │ + rsbseq r4, r0, lr, asr #19 │ │ │ │ + @ instruction: 0x0070809e │ │ │ │ + rsbseq r4, r0, ip, ror r9 │ │ │ │ + rsbseq r8, r0, r2, rrx │ │ │ │ + rsbseq r4, r0, r0, asr #18 │ │ │ │ + rsbseq r8, r0, sl, lsr #32 │ │ │ │ + rsbseq r4, r0, r8, lsl #18 │ │ │ │ + rsbseq r8, r0, r8 │ │ │ │ + rsbseq r4, r0, r6, ror #17 │ │ │ │ + ldrsbteq r7, [r0], #-246 @ 0xffffff0a │ │ │ │ + ldrhteq r4, [r0], #-132 @ 0xffffff7c │ │ │ │ + ldrhteq r7, [r0], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r4, r0, lr, lsl #17 │ │ │ │ + rsbseq r7, r0, lr, lsl #31 │ │ │ │ + rsbseq r4, r0, ip, ror #16 │ │ │ │ + rsbseq r7, r0, r2, ror pc │ │ │ │ + rsbseq r4, r0, r0, asr r8 │ │ │ │ + rsbseq r7, r0, r0, asr pc │ │ │ │ + rsbseq r4, r0, lr, lsr #16 │ │ │ │ + rsbseq r7, r0, lr, lsl pc │ │ │ │ + ldrshteq r4, [r0], #-124 @ 0xffffff84 │ │ │ │ + ldrshteq r7, [r0], #-238 @ 0xffffff12 │ │ │ │ + ldrsbteq r4, [r0], #-124 @ 0xffffff84 │ │ │ │ + ldrsbteq r7, [r0], #-238 @ 0xffffff12 │ │ │ │ + ldrhteq r4, [r0], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r7, r0, r2, asr #29 │ │ │ │ + @ instruction: 0x0070479e │ │ │ │ + @ instruction: 0x00707e9a │ │ │ │ + rsbseq r4, r0, r8, ror r7 │ │ │ │ + rsbseq r7, r0, sl, ror lr │ │ │ │ + rsbseq r4, r0, r8, asr r7 │ │ │ │ + rsbseq r7, r0, lr, asr lr │ │ │ │ + rsbseq r4, r0, sl, lsr r7 │ │ │ │ + rsbseq r7, r0, ip, lsr lr │ │ │ │ + rsbseq r4, r0, r8, lsl r7 │ │ │ │ + rsbseq r7, r0, lr, lsl lr │ │ │ │ + ldrshteq r4, [r0], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r7, r0, r0, lsl #28 │ │ │ │ + ldrsbteq r4, [r0], #-108 @ 0xffffff94 │ │ │ │ + ldrsbteq r7, [r0], #-222 @ 0xffffff22 │ │ │ │ + ldrhteq r4, [r0], #-108 @ 0xffffff94 │ │ │ │ + ldrhteq r7, [r0], #-222 @ 0xffffff22 │ │ │ │ + @ instruction: 0x0070469c │ │ │ │ + rsbseq r7, r0, r0, lsr #27 │ │ │ │ + rsbseq r4, r0, lr, ror r6 │ │ │ │ + rsbseq r7, r0, r0, lsl #27 │ │ │ │ + rsbseq r4, r0, lr, asr r6 │ │ │ │ + rsbseq r7, r0, r2, asr sp │ │ │ │ + rsbseq r4, r0, lr, lsr #12 │ │ │ │ + rsbseq r7, r0, r0, lsr sp │ │ │ │ + rsbseq r4, r0, ip, lsl #12 │ │ │ │ + rsbseq r7, r0, r0, lsl sp │ │ │ │ + ldrshteq r4, [r0], #-80 @ 0xffffffb0 │ │ │ │ + ldrshteq r7, [r0], #-194 @ 0xffffff3e │ │ │ │ + ldrsbteq r4, [r0], #-82 @ 0xffffffae │ │ │ │ + ldrsbteq r7, [r0], #-196 @ 0xffffff3c │ │ │ │ + ldrhteq r4, [r0], #-84 @ 0xffffffac │ │ │ │ + ldrhteq r7, [r0], #-198 @ 0xffffff3a │ │ │ │ + @ instruction: 0x00704596 │ │ │ │ blcc 1f0490 │ │ │ │ andle r1, r9, r1, asr ip │ │ │ │ strmi r6, [r8, #2073] @ 0x819 │ │ │ │ bls 556478 │ │ │ │ @ instruction: 0xf8424486 │ │ │ │ @ instruction: 0xf85ea02c │ │ │ │ andsvs r2, sl, r4, lsl #24 │ │ │ │ @@ -212246,33 +212246,33 @@ │ │ │ │ @ instruction: 0xf7fffef9 │ │ │ │ @ instruction: 0xf042bbb9 │ │ │ │ bmi 69fda8 │ │ │ │ @ instruction: 0xf640a92f │ │ │ │ ldrbtmi r4, [sl], #-786 @ 0xfffffcee │ │ │ │ @ instruction: 0xff34f734 │ │ │ │ ldcllt 7, cr15, [r7, #-1016] @ 0xfffffc08 │ │ │ │ - rsbseq r7, r0, ip, lsr r8 │ │ │ │ - rsbseq r7, r0, r8, lsl r8 │ │ │ │ - rsbseq r7, r0, ip, asr r7 │ │ │ │ - rsbseq r4, r0, ip, lsr r0 │ │ │ │ - rsbseq r7, r0, r2, asr #14 │ │ │ │ - rsbseq r4, r0, r8, lsr #32 │ │ │ │ - rsbseq r7, r0, sl, asr #13 │ │ │ │ - rsbseq r3, r0, sl, lsr #31 │ │ │ │ - rsbseq r7, r0, lr, lsr #13 │ │ │ │ - rsbseq r3, r0, lr, lsl #31 │ │ │ │ - rsbseq r7, r0, r4, lsl #13 │ │ │ │ - rsbseq r3, r0, r4, ror #30 │ │ │ │ - rsbseq r7, r0, sl, ror #12 │ │ │ │ - rsbseq r3, r0, r8, asr #30 │ │ │ │ - rsbseq r7, r0, lr, asr #12 │ │ │ │ - rsbseq r3, r0, ip, lsr #30 │ │ │ │ - rsbseq r7, r0, r2, lsr r6 │ │ │ │ - rsbseq r3, r0, r0, lsl pc │ │ │ │ - rsbseq r7, r0, sl, lsr #12 │ │ │ │ + rsbseq r7, r0, r0, asr #16 │ │ │ │ + rsbseq r7, r0, ip, lsl r8 │ │ │ │ + rsbseq r7, r0, r0, ror #14 │ │ │ │ + rsbseq r4, r0, r0, asr #32 │ │ │ │ + rsbseq r7, r0, r6, asr #14 │ │ │ │ + rsbseq r4, r0, ip, lsr #32 │ │ │ │ + rsbseq r7, r0, lr, asr #13 │ │ │ │ + rsbseq r3, r0, lr, lsr #31 │ │ │ │ + ldrhteq r7, [r0], #-98 @ 0xffffff9e │ │ │ │ + @ instruction: 0x00703f92 │ │ │ │ + rsbseq r7, r0, r8, lsl #13 │ │ │ │ + rsbseq r3, r0, r8, ror #30 │ │ │ │ + rsbseq r7, r0, lr, ror #12 │ │ │ │ + rsbseq r3, r0, ip, asr #30 │ │ │ │ + rsbseq r7, r0, r2, asr r6 │ │ │ │ + rsbseq r3, r0, r0, lsr pc │ │ │ │ + rsbseq r7, r0, r6, lsr r6 │ │ │ │ + rsbseq r3, r0, r4, lsl pc │ │ │ │ + rsbseq r7, r0, lr, lsr #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ @ instruction: 0xf8df2794 │ │ │ │ strcs r1, [r0, #-1940] @ 0xfffff86c │ │ │ │ @@ -212757,132 +212757,132 @@ │ │ │ │ @ instruction: 0xf735300c │ │ │ │ ldmdami sl!, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ffe20440 │ │ │ │ svclt 0x0000e461 │ │ │ │ @ instruction: 0xffffbae9 │ │ │ │ rsbseq ip, fp, r2, lsr #20 │ │ │ │ - rsbseq r1, r0, r0, lsr #20 │ │ │ │ + rsbseq r1, r0, r4, lsr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r0, r4, lsr #13 │ │ │ │ - rsbseq r7, r0, r2, ror #10 │ │ │ │ - rsbseq r3, r0, r0, asr #28 │ │ │ │ + rsbseq r7, r0, r8, lsr #13 │ │ │ │ + rsbseq r7, r0, r6, ror #10 │ │ │ │ + rsbseq r3, r0, r4, asr #28 │ │ │ │ ldrsbteq ip, [fp], #-150 @ 0xffffff6a │ │ │ │ andeq r1, r0, r5, ror #4 │ │ │ │ - rsbseq r7, r0, ip, asr r6 │ │ │ │ - rsbseq r7, r0, lr, lsl #10 │ │ │ │ + rsbseq r7, r0, r0, ror #12 │ │ │ │ + rsbseq r7, r0, r2, lsl r5 │ │ │ │ @ instruction: 0xffffb99b │ │ │ │ @ instruction: 0xffffc039 │ │ │ │ @ instruction: 0xffffcb4d │ │ │ │ @ instruction: 0xffffd965 │ │ │ │ - rsbseq r7, r0, r2, lsl r6 │ │ │ │ + rsbseq r7, r0, r6, lsl r6 │ │ │ │ @ instruction: 0xffffb41f │ │ │ │ - rsbseq r7, r0, r2, ror r4 │ │ │ │ - rsbseq r3, r0, r0, asr sp │ │ │ │ - rsbseq r7, r0, r4, asr r4 │ │ │ │ - rsbseq r3, r0, r2, lsr sp │ │ │ │ - rsbseq r7, r0, r6, lsr r4 │ │ │ │ - rsbseq r3, r0, r4, lsl sp │ │ │ │ + rsbseq r7, r0, r6, ror r4 │ │ │ │ + rsbseq r3, r0, r4, asr sp │ │ │ │ + rsbseq r7, r0, r8, asr r4 │ │ │ │ + rsbseq r3, r0, r6, lsr sp │ │ │ │ + rsbseq r7, r0, sl, lsr r4 │ │ │ │ + rsbseq r3, r0, r8, lsl sp │ │ │ │ @ instruction: 0xffffc67d │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ @ instruction: 0xffffb7b3 │ │ │ │ - rsbseq r7, r0, sl, ror #7 │ │ │ │ - rsbseq r3, r0, r8, asr #25 │ │ │ │ - rsbseq r7, r0, ip, asr #7 │ │ │ │ - rsbseq r3, r0, sl, lsr #25 │ │ │ │ - rsbseq r7, r0, ip, lsr #7 │ │ │ │ - @ instruction: 0x00703c92 │ │ │ │ + rsbseq r7, r0, lr, ror #7 │ │ │ │ + rsbseq r3, r0, ip, asr #25 │ │ │ │ + ldrsbteq r7, [r0], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r3, r0, lr, lsr #25 │ │ │ │ + ldrhteq r7, [r0], #-48 @ 0xffffffd0 │ │ │ │ + @ instruction: 0x00703c96 │ │ │ │ @ instruction: 0xffffb577 │ │ │ │ - rsbseq r7, r0, lr, asr r3 │ │ │ │ - rsbseq r3, r0, ip, lsr ip │ │ │ │ + rsbseq r7, r0, r2, ror #6 │ │ │ │ + rsbseq r3, r0, r0, asr #24 │ │ │ │ @ instruction: 0xffffaacd │ │ │ │ - rsbseq r7, r0, ip, lsr #6 │ │ │ │ - rsbseq r3, r0, sl, lsl #24 │ │ │ │ + rsbseq r7, r0, r0, lsr r3 │ │ │ │ + rsbseq r3, r0, lr, lsl #24 │ │ │ │ @ instruction: 0xffffcc0b │ │ │ │ - ldrshteq r7, [r0], #-42 @ 0xffffffd6 │ │ │ │ - ldrsbteq r3, [r0], #-184 @ 0xffffff48 │ │ │ │ + ldrshteq r7, [r0], #-46 @ 0xffffffd2 │ │ │ │ + ldrsbteq r3, [r0], #-188 @ 0xffffff44 │ │ │ │ @ instruction: 0xffffb1d5 │ │ │ │ - rsbseq r7, r0, r8, asr #5 │ │ │ │ - rsbseq r3, r0, r6, lsr #23 │ │ │ │ + rsbseq r7, r0, ip, asr #5 │ │ │ │ + rsbseq r3, r0, sl, lsr #23 │ │ │ │ @ instruction: 0xffffb12b │ │ │ │ - @ instruction: 0x00707296 │ │ │ │ - rsbseq r3, r0, r4, ror fp │ │ │ │ + @ instruction: 0x0070729a │ │ │ │ + rsbseq r3, r0, r8, ror fp │ │ │ │ @ instruction: 0xffffb0c1 │ │ │ │ - rsbseq r7, r0, r4, ror #4 │ │ │ │ - rsbseq r3, r0, r2, asr #22 │ │ │ │ + rsbseq r7, r0, r8, ror #4 │ │ │ │ + rsbseq r3, r0, r6, asr #22 │ │ │ │ @ instruction: 0xffff8b9b │ │ │ │ - rsbseq r7, r0, lr, lsr #4 │ │ │ │ - rsbseq r3, r0, ip, lsl #22 │ │ │ │ + rsbseq r7, r0, r2, lsr r2 │ │ │ │ + rsbseq r3, r0, r0, lsl fp │ │ │ │ @ instruction: 0xffff9571 │ │ │ │ - ldrshteq r7, [r0], #-28 @ 0xffffffe4 │ │ │ │ - ldrsbteq r3, [r0], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r7, r0, r0, lsl #4 │ │ │ │ + ldrsbteq r3, [r0], #-174 @ 0xffffff52 │ │ │ │ @ instruction: 0xffffc2e3 │ │ │ │ - rsbseq r7, r0, sl, asr #3 │ │ │ │ - rsbseq r3, r0, r8, lsr #21 │ │ │ │ + rsbseq r7, r0, lr, asr #3 │ │ │ │ + rsbseq r3, r0, ip, lsr #21 │ │ │ │ muleq r0, r5, sl │ │ │ │ - @ instruction: 0x00707198 │ │ │ │ - rsbseq r3, r0, r6, ror sl │ │ │ │ + @ instruction: 0x0070719c │ │ │ │ + rsbseq r3, r0, sl, ror sl │ │ │ │ @ instruction: 0xffffd68d │ │ │ │ - rsbseq r7, r0, lr, asr r1 │ │ │ │ - rsbseq r3, r0, ip, lsr sl │ │ │ │ + rsbseq r7, r0, r2, ror #2 │ │ │ │ + rsbseq r3, r0, r0, asr #20 │ │ │ │ @ instruction: 0xffffb991 │ │ │ │ - rsbseq r7, r0, ip, lsr #2 │ │ │ │ - rsbseq r3, r0, sl, lsl #20 │ │ │ │ + rsbseq r7, r0, r0, lsr r1 │ │ │ │ + rsbseq r3, r0, lr, lsl #20 │ │ │ │ @ instruction: 0xffff9387 │ │ │ │ - ldrshteq r7, [r0], #-4 │ │ │ │ - ldrsbteq r3, [r0], #-148 @ 0xffffff6c │ │ │ │ + ldrshteq r7, [r0], #-8 │ │ │ │ + ldrsbteq r3, [r0], #-152 @ 0xffffff68 │ │ │ │ @ instruction: 0xffff8a43 │ │ │ │ - rsbseq r7, r0, r8, asr #1 │ │ │ │ - rsbseq r3, r0, r8, lsr #19 │ │ │ │ + rsbseq r7, r0, ip, asr #1 │ │ │ │ + rsbseq r3, r0, ip, lsr #19 │ │ │ │ @ instruction: 0xffffce0d │ │ │ │ @ instruction: 0xffffcb7b │ │ │ │ - rsbseq r7, r0, ip, lsl #1 │ │ │ │ - rsbseq r3, r0, ip, ror #18 │ │ │ │ + @ instruction: 0x00707090 │ │ │ │ + rsbseq r3, r0, r0, ror r9 │ │ │ │ @ instruction: 0xffff97cb │ │ │ │ - rsbseq r7, r0, r0, rrx │ │ │ │ - rsbseq r3, r0, r0, asr #18 │ │ │ │ + rsbseq r7, r0, r4, rrx │ │ │ │ + rsbseq r3, r0, r4, asr #18 │ │ │ │ @ instruction: 0xffffd4a7 │ │ │ │ - rsbseq r7, r0, r4, lsr r0 │ │ │ │ - rsbseq r3, r0, r4, lsl r9 │ │ │ │ + rsbseq r7, r0, r8, lsr r0 │ │ │ │ + rsbseq r3, r0, r8, lsl r9 │ │ │ │ @ instruction: 0xffffc667 │ │ │ │ - rsbseq r7, r0, r8 │ │ │ │ - rsbseq r3, r0, r8, ror #17 │ │ │ │ + rsbseq r7, r0, ip │ │ │ │ + rsbseq r3, r0, ip, ror #17 │ │ │ │ @ instruction: 0xffffc5eb │ │ │ │ - ldrsbteq r6, [r0], #-252 @ 0xffffff04 │ │ │ │ - ldrhteq r3, [r0], #-140 @ 0xffffff74 │ │ │ │ - ldrsbteq r4, [r0], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r7, r0, r6, asr #2 │ │ │ │ - rsbseq r1, r0, r2, lsr r4 │ │ │ │ + rsbseq r6, r0, r0, ror #31 │ │ │ │ + rsbseq r3, r0, r0, asr #17 │ │ │ │ + rsbseq r4, r0, r0, ror #9 │ │ │ │ + rsbseq r7, r0, sl, asr #2 │ │ │ │ + rsbseq r1, r0, r6, lsr r4 │ │ │ │ andeq r0, r0, pc, asr #11 │ │ │ │ - rsbseq r7, r0, r6, lsl r1 │ │ │ │ - rsbeq pc, pc, r2, lsl #13 │ │ │ │ - rsbseq r6, r0, r4, ror #30 │ │ │ │ - rsbseq r3, r0, r4, asr #16 │ │ │ │ - rsbseq r6, r0, sl, asr #30 │ │ │ │ - rsbseq r3, r0, sl, lsr #16 │ │ │ │ - mlseq pc, r6, r6, pc @ │ │ │ │ + rsbseq r7, r0, sl, lsl r1 │ │ │ │ + rsbeq pc, pc, r6, lsl #13 │ │ │ │ + rsbseq r6, r0, r8, ror #30 │ │ │ │ + rsbseq r3, r0, r8, asr #16 │ │ │ │ + rsbseq r6, r0, lr, asr #30 │ │ │ │ + rsbseq r3, r0, lr, lsr #16 │ │ │ │ + mlseq pc, sl, r6, pc @ │ │ │ │ + rsbseq r7, r0, r8, ror #1 │ │ │ │ + rsbseq r6, r0, r4, lsl pc │ │ │ │ + ldrshteq r3, [r0], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r5, r0, r4, asr #12 │ │ │ │ + ldrsbteq r7, [r0], #-6 │ │ │ │ + ldrsbteq r6, [r0], #-234 @ 0xffffff16 │ │ │ │ + ldrhteq r3, [r0], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r7, r0, r2, asr #1 │ │ │ │ + ldrshteq r7, [r0], #-8 │ │ │ │ + rsbseq r6, r0, r0, lsr #29 │ │ │ │ + rsbseq r3, r0, r0, lsl #15 │ │ │ │ rsbseq r7, r0, r4, ror #1 │ │ │ │ - rsbseq r6, r0, r0, lsl pc │ │ │ │ - ldrshteq r3, [r0], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r5, r0, r0, asr #12 │ │ │ │ - ldrsbteq r7, [r0], #-2 │ │ │ │ - ldrsbteq r6, [r0], #-230 @ 0xffffff1a │ │ │ │ - ldrhteq r3, [r0], #-118 @ 0xffffff8a │ │ │ │ - ldrhteq r7, [r0], #-14 │ │ │ │ - ldrshteq r7, [r0], #-4 │ │ │ │ - @ instruction: 0x00706e9c │ │ │ │ - rsbseq r3, r0, ip, ror r7 │ │ │ │ - rsbseq r7, r0, r0, ror #1 │ │ │ │ - rsbseq r7, r0, r2, lsl r1 │ │ │ │ - rsbseq r6, r0, r2, ror #28 │ │ │ │ - rsbseq r3, r0, r2, asr #14 │ │ │ │ - ldrshteq r7, [r0], #-12 │ │ │ │ - rsbseq r7, r0, r2, ror #2 │ │ │ │ - rsbseq r6, r0, r6, lsr #28 │ │ │ │ - rsbseq r3, r0, r6, lsl #14 │ │ │ │ + rsbseq r7, r0, r6, lsl r1 │ │ │ │ + rsbseq r6, r0, r6, ror #28 │ │ │ │ + rsbseq r3, r0, r6, asr #14 │ │ │ │ + rsbseq r7, r0, r0, lsl #2 │ │ │ │ + rsbseq r7, r0, r6, ror #2 │ │ │ │ + rsbseq r6, r0, sl, lsr #28 │ │ │ │ + rsbseq r3, r0, sl, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec39b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -212893,16 +212893,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf735300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9e2f735 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r6, r0, r2, lsl #24 │ │ │ │ - rsbseq r3, r0, r2, ror #9 │ │ │ │ + rsbseq r6, r0, r6, lsl #24 │ │ │ │ + rsbseq r3, r0, r6, ror #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x460fb091 │ │ │ │ @ instruction: 0x46064972 │ │ │ │ movwls r4, #54928 @ 0xd690 │ │ │ │ @@ -213017,26 +213017,26 @@ │ │ │ │ @ instruction: 0xf832f735 │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf8eef735 │ │ │ │ @ instruction: 0xf72ee76b │ │ │ │ svclt 0x0000ed7a │ │ │ │ rsbseq ip, fp, r4, asr r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r0, r6, asr #32 │ │ │ │ - rsbseq r6, r0, r6, asr #22 │ │ │ │ - rsbeq pc, pc, r4, lsl #10 │ │ │ │ + rsbseq r1, r0, sl, asr #32 │ │ │ │ + rsbseq r6, r0, sl, asr #22 │ │ │ │ + rsbeq pc, pc, r8, lsl #10 │ │ │ │ ldrhteq fp, [fp], #-250 @ 0xffffff06 │ │ │ │ - ldrshteq r6, [r0], #-170 @ 0xffffff56 │ │ │ │ - ldrsbteq r3, [r0], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r6, r0, r2, asr sl │ │ │ │ - rsbseq r3, r0, r2, lsr r3 │ │ │ │ - rsbseq r6, r0, r6, lsr sl │ │ │ │ - rsbseq r3, r0, r6, lsl r3 │ │ │ │ - rsbseq r6, r0, r8, lsl sl │ │ │ │ - rsbseq r6, r0, r2, asr sp │ │ │ │ + ldrshteq r6, [r0], #-174 @ 0xffffff52 │ │ │ │ + ldrsbteq r3, [r0], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r6, r0, r6, asr sl │ │ │ │ + rsbseq r3, r0, r6, lsr r3 │ │ │ │ + rsbseq r6, r0, sl, lsr sl │ │ │ │ + rsbseq r3, r0, sl, lsl r3 │ │ │ │ + rsbseq r6, r0, ip, lsl sl │ │ │ │ + rsbseq r6, r0, r6, asr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ rsbgt pc, ip, #14614528 @ 0xdf0000 │ │ │ │ bmi fe7b4420 │ │ │ │ ldrbtmi fp, [ip], #155 @ 0x9b │ │ │ │ @@ -213192,24 +213192,24 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ @ instruction: 0xf04fff91 │ │ │ │ @ instruction: 0xe7c432ff │ │ │ │ rsbseq fp, fp, lr, lsr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq fp, fp, ip, lsl #28 │ │ │ │ - rsbseq r6, r0, r6, lsr #17 │ │ │ │ - ldrsbteq r6, [r0], #-114 @ 0xffffff8e │ │ │ │ - ldrhteq r3, [r0], #-2 │ │ │ │ - ldrhteq r6, [r0], #-118 @ 0xffffff8a │ │ │ │ - @ instruction: 0x00703096 │ │ │ │ - rsbseq r6, r0, lr, lsr #15 │ │ │ │ - rsbseq r6, r0, r2, lsl #15 │ │ │ │ - rsbseq r3, r0, r2, rrx │ │ │ │ - rsbseq r6, r0, r2, ror #14 │ │ │ │ - rsbseq r3, r0, r0, asr #32 │ │ │ │ + rsbseq r6, r0, sl, lsr #17 │ │ │ │ + ldrsbteq r6, [r0], #-118 @ 0xffffff8a │ │ │ │ + ldrhteq r3, [r0], #-6 │ │ │ │ + ldrhteq r6, [r0], #-122 @ 0xffffff86 │ │ │ │ + @ instruction: 0x0070309a │ │ │ │ + ldrhteq r6, [r0], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r6, r0, r6, lsl #15 │ │ │ │ + rsbseq r3, r0, r6, rrx │ │ │ │ + rsbseq r6, r0, r6, ror #14 │ │ │ │ + rsbseq r3, r0, r4, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldmmi r1!, {r2, r9, sl, lr}^ │ │ │ │ ldmibmi r1!, {r0, r2, r4, r7, ip, sp, pc}^ │ │ │ │ smlsdxcs r0, r8, r4, r4 │ │ │ │ @@ -213450,46 +213450,46 @@ │ │ │ │ @ instruction: 0xf734300c │ │ │ │ stmdami r4!, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ ldrb pc, [r1, r9, lsl #27] @ │ │ │ │ rsbseq fp, fp, ip, lsl #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r0, sl, asr #22 │ │ │ │ - rsbseq r6, r0, lr, asr #12 │ │ │ │ - rsbseq r2, r0, lr, lsr #30 │ │ │ │ - rsbseq r6, r0, r6, lsr r6 │ │ │ │ - rsbseq r2, r0, r6, lsl pc │ │ │ │ - rsbseq r6, r0, r0, lsr r6 │ │ │ │ - rsbseq r6, r0, ip, lsr #10 │ │ │ │ - rsbseq r6, r0, sl, ror #9 │ │ │ │ - rsbseq r6, r0, ip, lsr #17 │ │ │ │ + rsbseq r0, r0, lr, asr #22 │ │ │ │ + rsbseq r6, r0, r2, asr r6 │ │ │ │ + rsbseq r2, r0, r2, lsr pc │ │ │ │ + rsbseq r6, r0, sl, lsr r6 │ │ │ │ + rsbseq r2, r0, sl, lsl pc │ │ │ │ + rsbseq r6, r0, r4, lsr r6 │ │ │ │ + rsbseq r6, r0, r0, lsr r5 │ │ │ │ + rsbseq r6, r0, lr, ror #9 │ │ │ │ + ldrhteq r6, [r0], #-128 @ 0xffffff80 │ │ │ │ rsbseq fp, fp, r4, ror #18 │ │ │ │ - ldrhteq r6, [r0], #-68 @ 0xffffffbc │ │ │ │ - @ instruction: 0x00702d94 │ │ │ │ - @ instruction: 0x0070649a │ │ │ │ - rsbseq r2, r0, sl, ror sp │ │ │ │ - rsbseq r6, r0, r0, lsl #9 │ │ │ │ - rsbseq r6, r0, r2, ror #15 │ │ │ │ - rsbseq r6, r0, sl, lsl r4 │ │ │ │ - ldrshteq r2, [r0], #-202 @ 0xffffff36 │ │ │ │ - ldrshteq r6, [r0], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r6, r0, sl, lsl #15 │ │ │ │ - rsbseq r6, r0, r0, ror #7 │ │ │ │ - rsbseq r2, r0, r0, asr #25 │ │ │ │ - rsbseq r6, r0, r6, asr #7 │ │ │ │ - rsbseq r2, r0, r6, lsr #25 │ │ │ │ - rsbseq r6, r0, ip, lsr #7 │ │ │ │ - rsbseq r2, r0, sl, lsl #25 │ │ │ │ - rsbseq r6, r0, lr, lsl #7 │ │ │ │ - rsbseq r2, r0, ip, ror #24 │ │ │ │ - rsbseq r6, r0, lr, ror #6 │ │ │ │ - rsbseq r6, r0, r8, lsr #13 │ │ │ │ - rsbseq r6, r0, r2, asr r3 │ │ │ │ - rsbseq r2, r0, r0, lsr ip │ │ │ │ + ldrhteq r6, [r0], #-72 @ 0xffffffb8 │ │ │ │ + @ instruction: 0x00702d98 │ │ │ │ + @ instruction: 0x0070649e │ │ │ │ + rsbseq r2, r0, lr, ror sp │ │ │ │ + rsbseq r6, r0, r4, lsl #9 │ │ │ │ + rsbseq r6, r0, r6, ror #15 │ │ │ │ + rsbseq r6, r0, lr, lsl r4 │ │ │ │ + ldrshteq r2, [r0], #-206 @ 0xffffff32 │ │ │ │ + ldrshteq r6, [r0], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r6, r0, lr, lsl #15 │ │ │ │ + rsbseq r6, r0, r4, ror #7 │ │ │ │ + rsbseq r2, r0, r4, asr #25 │ │ │ │ + rsbseq r6, r0, sl, asr #7 │ │ │ │ + rsbseq r2, r0, sl, lsr #25 │ │ │ │ + ldrhteq r6, [r0], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r2, r0, lr, lsl #25 │ │ │ │ + @ instruction: 0x00706392 │ │ │ │ + rsbseq r2, r0, r0, ror ip │ │ │ │ + rsbseq r6, r0, r2, ror r3 │ │ │ │ + rsbseq r6, r0, ip, lsr #13 │ │ │ │ + rsbseq r6, r0, r6, asr r3 │ │ │ │ + rsbseq r2, r0, r4, lsr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 21e78c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe121610 │ │ │ │ stclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ bmi fe274d30 │ │ │ │ @@ -213626,25 +213626,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ @ instruction: 0xf04ffc2d │ │ │ │ @ instruction: 0xe71133ff │ │ │ │ rsbseq fp, fp, r4, lsr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq fp, fp, r8, ror #13 │ │ │ │ - rsbseq r6, r0, sl, lsr r2 │ │ │ │ - @ instruction: 0x0070619a │ │ │ │ - rsbseq r2, r0, sl, ror sl │ │ │ │ - rsbseq r6, r0, r6, lsl #3 │ │ │ │ - rsbeq pc, pc, ip, lsl r3 @ │ │ │ │ - ldrshteq r6, [r0], #-12 │ │ │ │ - ldrsbteq r2, [r0], #-156 @ 0xffffff64 │ │ │ │ - ldrhteq r6, [r0], #-10 │ │ │ │ - @ instruction: 0x0070299a │ │ │ │ - @ instruction: 0x0070609a │ │ │ │ - rsbseq r2, r0, r8, ror r9 │ │ │ │ + rsbseq r6, r0, lr, lsr r2 │ │ │ │ + @ instruction: 0x0070619e │ │ │ │ + rsbseq r2, r0, lr, ror sl │ │ │ │ + rsbseq r6, r0, sl, lsl #3 │ │ │ │ + rsbeq pc, pc, r0, lsr #6 │ │ │ │ + rsbseq r6, r0, r0, lsl #2 │ │ │ │ + rsbseq r2, r0, r0, ror #19 │ │ │ │ + ldrhteq r6, [r0], #-14 │ │ │ │ + @ instruction: 0x0070299e │ │ │ │ + @ instruction: 0x0070609e │ │ │ │ + rsbseq r2, r0, ip, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3a740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r4, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r0, r3, sl, fp, lr, pc}^ │ │ │ │ @@ -213663,16 +213663,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx a2125e │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ blls 462514 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq r5, [r0], #-252 @ 0xffffff04 │ │ │ │ - ldrsbteq r2, [r0], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r6, r0, r0 │ │ │ │ + rsbseq r2, r0, r0, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3a7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ blx ff9a0206 │ │ │ │ @@ -213695,19 +213695,19 @@ │ │ │ │ @ instruction: 0x51a3f241 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff9212e4 │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ blx fe8212ee │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbseq r0, r0, lr, asr #8 │ │ │ │ - @ instruction: 0x00705f96 │ │ │ │ - rsbseq r2, r0, r6, ror r8 │ │ │ │ - rsbseq r5, r0, r4, ror pc │ │ │ │ - rsbseq r6, r0, lr, asr r0 │ │ │ │ + rsbseq r0, r0, r2, asr r4 │ │ │ │ + @ instruction: 0x00705f9a │ │ │ │ + rsbseq r2, r0, sl, ror r8 │ │ │ │ + rsbseq r5, r0, r8, ror pc │ │ │ │ + rsbseq r6, r0, r2, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3a83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d0, d12 │ │ │ │ stmdbmi fp, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72e4479 │ │ │ │ @@ -213717,17 +213717,17 @@ │ │ │ │ @ instruction: 0x51b8f241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx feea1338 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx 1da1342 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r0, r0, r8, asr #7 │ │ │ │ - rsbseq r5, r0, r0, lsr #30 │ │ │ │ - rsbseq r6, r0, sl │ │ │ │ + rsbseq r0, r0, ip, asr #7 │ │ │ │ + rsbseq r5, r0, r4, lsr #30 │ │ │ │ + rsbseq r6, r0, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3a88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d0, d12 │ │ │ │ stmdbmi sl, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72e4479 │ │ │ │ @@ -213736,17 +213736,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ bicpl pc, pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe4a1388 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 13a1392 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r0, r0, r8, ror r3 │ │ │ │ - ldrsbteq r5, [r0], #-224 @ 0xffffff20 │ │ │ │ - ldrhteq r5, [r0], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r0, r0, ip, ror r3 │ │ │ │ + ldrsbteq r5, [r0], #-228 @ 0xffffff1c │ │ │ │ + ldrhteq r5, [r0], #-254 @ 0xffffff02 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3a8d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d0, d12 │ │ │ │ ldmdbmi r5, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72e4479 │ │ │ │ @@ -213765,17 +213765,17 @@ │ │ │ │ blx 7a13f2 │ │ │ │ bleq 21eda0 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r0, r0, ip, lsr #6 │ │ │ │ - rsbseq r5, r0, r0, ror lr │ │ │ │ - rsbseq r5, r0, sl, asr pc │ │ │ │ + rsbseq r0, r0, r0, lsr r3 │ │ │ │ + rsbseq r5, r0, r4, ror lr │ │ │ │ + rsbseq r5, r0, lr, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3a950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d0, d12 │ │ │ │ ldmdbmi r5, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72e4479 │ │ │ │ @@ -213794,17 +213794,17 @@ │ │ │ │ blx ff8a1468 │ │ │ │ bleq 21ee18 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrhteq r0, [r0], #-36 @ 0xffffffdc │ │ │ │ - ldrshteq r5, [r0], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r5, r0, r2, ror #29 │ │ │ │ + ldrhteq r0, [r0], #-40 @ 0xffffffd8 │ │ │ │ + ldrshteq r5, [r0], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r5, r0, r6, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3a9c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d0, d12 │ │ │ │ stmdbmi sl, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72e4479 │ │ │ │ @@ -213813,17 +213813,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ tstpvs ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9f0f734 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx fec214cc │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r0, r0, ip, lsr r2 │ │ │ │ - @ instruction: 0x00705d94 │ │ │ │ - rsbseq r5, r0, lr, ror lr │ │ │ │ + rsbseq r0, r0, r0, asr #4 │ │ │ │ + @ instruction: 0x00705d98 │ │ │ │ + rsbseq r5, r0, r2, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3aa14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmiavs r8, {r2, r9, sl, lr}^ │ │ │ │ vrhadd.u16 d9, d0, d5 │ │ │ │ ldmdbmi r1!, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -213872,21 +213872,21 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf97ef734 │ │ │ │ stmdbls r5, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ blls 2621c8 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r0, r0, ip, ror #3 │ │ │ │ - ldrshteq r5, [r0], #-192 @ 0xffffff40 │ │ │ │ - ldrsbteq r2, [r0], #-80 @ 0xffffffb0 │ │ │ │ - ldrsbteq r5, [r0], #-192 @ 0xffffff40 │ │ │ │ - ldrhteq r5, [r0], #-218 @ 0xffffff26 │ │ │ │ - ldrhteq r5, [r0], #-192 @ 0xffffff40 │ │ │ │ - @ instruction: 0x00702590 │ │ │ │ + ldrshteq r0, [r0], #-16 │ │ │ │ + ldrshteq r5, [r0], #-196 @ 0xffffff3c │ │ │ │ + ldrsbteq r2, [r0], #-84 @ 0xffffffac │ │ │ │ + ldrsbteq r5, [r0], #-196 @ 0xffffff3c │ │ │ │ + ldrhteq r5, [r0], #-222 @ 0xffffff22 │ │ │ │ + ldrhteq r5, [r0], #-196 @ 0xffffff3c │ │ │ │ + @ instruction: 0x00702594 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [lr], -fp, lsl #1 │ │ │ │ strmi r4, [r9], sl, ror #22 │ │ │ │ strmi r4, [r5], -sl, ror #18 │ │ │ │ @@ -213992,27 +213992,27 @@ │ │ │ │ ldmdami r2, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ @ instruction: 0xf04ff94b │ │ │ │ @ instruction: 0xe7ad33ff │ │ │ │ ldcl 7, cr15, [r4, #180] @ 0xb4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r0, ip, ror #1 │ │ │ │ + ldrshteq r0, [r0], #-0 │ │ │ │ rsbseq fp, fp, r4, ror #1 │ │ │ │ - rsbseq r5, r0, lr, lsl ip │ │ │ │ - rsbseq r5, r0, r4, lsl #23 │ │ │ │ + rsbseq r5, r0, r2, lsr #24 │ │ │ │ + rsbseq r5, r0, r8, lsl #23 │ │ │ │ rsbseq sl, fp, ip, ror #31 │ │ │ │ - rsbseq r5, r0, ip, lsr #22 │ │ │ │ - rsbseq r2, r0, ip, lsl #8 │ │ │ │ - rsbseq r5, r0, lr, lsl #22 │ │ │ │ - rsbseq r2, r0, lr, ror #7 │ │ │ │ - ldrshteq r5, [r0], #-160 @ 0xffffff60 │ │ │ │ - ldrsbteq r2, [r0], #-48 @ 0xffffffd0 │ │ │ │ - ldrsbteq r5, [r0], #-166 @ 0xffffff5a │ │ │ │ - ldrhteq r2, [r0], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r5, r0, r0, lsr fp │ │ │ │ + rsbseq r2, r0, r0, lsl r4 │ │ │ │ + rsbseq r5, r0, r2, lsl fp │ │ │ │ + ldrshteq r2, [r0], #-50 @ 0xffffffce │ │ │ │ + ldrshteq r5, [r0], #-164 @ 0xffffff5c │ │ │ │ + ldrsbteq r2, [r0], #-52 @ 0xffffffcc │ │ │ │ + ldrsbteq r5, [r0], #-170 @ 0xffffff56 │ │ │ │ + ldrhteq r2, [r0], #-56 @ 0xffffffc8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbvs fp, {r1, r8, fp, sp, lr} │ │ │ │ svcvs 0x009b6f90 │ │ │ │ ldrbmi r1, [r0, -r0, asr #21]! │ │ │ │ bl e4138 │ │ │ │ stmdane r3, {r1, r7, r9, ip}^ │ │ │ │ blvs 49f164 │ │ │ │ @@ -214237,26 +214237,26 @@ │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ @ instruction: 0xff64f733 │ │ │ │ ldr r9, [ip, -r7, lsl #22] │ │ │ │ bl ffca1b48 │ │ │ │ ldrshteq sl, [fp], #-212 @ 0xffffff2c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq sl, [fp], #-218 @ 0xffffff26 │ │ │ │ - ldrhteq r5, [r0], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r2, r0, sl, lsr #3 │ │ │ │ - rsbseq r5, r0, r2, lsr #25 │ │ │ │ - rsbseq r2, r0, lr, lsl #3 │ │ │ │ - rsbseq r5, r0, r4, lsr #24 │ │ │ │ - rsbseq r2, r0, r0, lsl r1 │ │ │ │ - rsbseq r5, r0, lr, asr #22 │ │ │ │ - rsbseq r2, r0, sl, lsr r0 │ │ │ │ - rsbseq r5, r0, r8, lsl fp │ │ │ │ - rsbseq r2, r0, r4 │ │ │ │ - ldrshteq r5, [r0], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r1, r0, r6, ror #31 │ │ │ │ + rsbseq r5, r0, r2, asr #25 │ │ │ │ + rsbseq r2, r0, lr, lsr #3 │ │ │ │ + rsbseq r5, r0, r6, lsr #25 │ │ │ │ + @ instruction: 0x00702192 │ │ │ │ + rsbseq r5, r0, r8, lsr #24 │ │ │ │ + rsbseq r2, r0, r4, lsl r1 │ │ │ │ + rsbseq r5, r0, r2, asr fp │ │ │ │ + rsbseq r2, r0, lr, lsr r0 │ │ │ │ + rsbseq r5, r0, ip, lsl fp │ │ │ │ + rsbseq r2, r0, r8 │ │ │ │ + ldrshteq r5, [r0], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r1, r0, sl, ror #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3b0d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi r6, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r5], -r2, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-1542 @ 0xfffff9fa │ │ │ │ vaddl.u8 , d2, d29 │ │ │ │ @@ -214275,17 +214275,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf733300c │ │ │ │ stmdami r6, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff12f733 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq r4, r0, r6, lsl #11 │ │ │ │ - rsbseq r5, r0, r6, asr sl │ │ │ │ - rsbseq r1, r0, r2, asr #30 │ │ │ │ + rsbseq r4, r0, sl, lsl #11 │ │ │ │ + rsbseq r5, r0, sl, asr sl │ │ │ │ + rsbseq r1, r0, r6, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3b14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf02d4479 │ │ │ │ strmi pc, [r4], -r9, asr #6 │ │ │ │ @@ -214293,15 +214293,15 @@ │ │ │ │ strtmi fp, [r0], -r8, asr #2 │ │ │ │ @ instruction: 0xff16f30f │ │ │ │ strtmi r4, [fp], -r1, lsl #12 │ │ │ │ ldmib r1, {r4, r5, r9, sl, lr}^ │ │ │ │ vsubl.u32 , d15, d0 │ │ │ │ andcs pc, r1, r3, lsl lr @ │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbseq r4, r0, r4, lsl r5 │ │ │ │ + rsbseq r4, r0, r8, lsl r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3b18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r4!, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-1541 @ 0xfffff9fb │ │ │ │ vhadd.u32 d15, d8, d29 │ │ │ │ @@ -214398,36 +214398,36 @@ │ │ │ │ vtst.8 d20, d3, d10 │ │ │ │ ldrbtmi r0, [r8], #-363 @ 0xfffffe95 │ │ │ │ @ instruction: 0xf733300c │ │ │ │ ldmdami r8, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 7, 0, pc, cr10, cr3, {1} │ │ │ │ svclt 0x0000e75a │ │ │ │ - ldrsbteq r4, [r0], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r5, r0, r0, ror #19 │ │ │ │ - rsbseq r5, r0, lr, lsr #19 │ │ │ │ - @ instruction: 0x00701e9a │ │ │ │ - ldrhteq r5, [r0], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r5, r0, r6, ror r9 │ │ │ │ - rsbseq r1, r0, r2, ror #28 │ │ │ │ - rsbseq r5, r0, ip, lsl #19 │ │ │ │ - rsbseq r5, r0, r6, lsl #19 │ │ │ │ - rsbseq r5, r0, r4, lsr #18 │ │ │ │ - rsbseq r1, r0, r0, lsl lr │ │ │ │ - rsbseq r5, r0, sl, lsl #18 │ │ │ │ - ldrshteq r1, [r0], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r5, r0, r8, asr #18 │ │ │ │ - rsbseq r5, r0, r2, asr #18 │ │ │ │ - ldrhteq r5, [r0], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r1, r0, r4, lsr #27 │ │ │ │ - @ instruction: 0x0070589e │ │ │ │ - rsbseq r1, r0, sl, lsl #27 │ │ │ │ - ldrshteq r5, [r0], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r5, r0, r6, ror #16 │ │ │ │ - rsbseq r1, r0, r2, asr sp │ │ │ │ + ldrsbteq r4, [r0], #-70 @ 0xffffffba │ │ │ │ + rsbseq r5, r0, r4, ror #19 │ │ │ │ + ldrhteq r5, [r0], #-146 @ 0xffffff6e │ │ │ │ + @ instruction: 0x00701e9e │ │ │ │ + ldrhteq r5, [r0], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r5, r0, sl, ror r9 │ │ │ │ + rsbseq r1, r0, r6, ror #28 │ │ │ │ + @ instruction: 0x00705990 │ │ │ │ + rsbseq r5, r0, sl, lsl #19 │ │ │ │ + rsbseq r5, r0, r8, lsr #18 │ │ │ │ + rsbseq r1, r0, r4, lsl lr │ │ │ │ + rsbseq r5, r0, lr, lsl #18 │ │ │ │ + ldrshteq r1, [r0], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r5, r0, ip, asr #18 │ │ │ │ + rsbseq r5, r0, r6, asr #18 │ │ │ │ + ldrhteq r5, [r0], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r1, r0, r8, lsr #27 │ │ │ │ + rsbseq r5, r0, r2, lsr #17 │ │ │ │ + rsbseq r1, r0, lr, lsl #27 │ │ │ │ + rsbseq r5, r0, r2, lsl #18 │ │ │ │ + rsbseq r5, r0, sl, ror #16 │ │ │ │ + rsbseq r1, r0, r6, asr sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3b384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r4, {r3, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi fp, [r5], -r9, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf02d4e42 │ │ │ │ @@ -214492,29 +214492,29 @@ │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ ldrbtmi r0, [sl], #-2816 @ 0xfffff500 │ │ │ │ @ instruction: 0xf7ccf040 │ │ │ │ ldrtmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf0404629 │ │ │ │ andcs pc, r1, r7, asr #15 │ │ │ │ ldcllt 0, cr11, [r0, #36]! @ 0x24 │ │ │ │ - ldrsbteq r4, [r0], #-42 @ 0xffffffd6 │ │ │ │ - ldrshteq r5, [r0], #-136 @ 0xffffff78 │ │ │ │ - ldrhteq r5, [r0], #-132 @ 0xffffff7c │ │ │ │ - ldrhteq r5, [r0], #-140 @ 0xffffff74 │ │ │ │ - ldrhteq r5, [r0], #-134 @ 0xffffff7a │ │ │ │ + ldrsbteq r4, [r0], #-46 @ 0xffffffd2 │ │ │ │ + ldrshteq r5, [r0], #-140 @ 0xffffff74 │ │ │ │ + ldrhteq r5, [r0], #-136 @ 0xffffff78 │ │ │ │ rsbseq r5, r0, r0, asr #17 │ │ │ │ - rsbseq r5, r0, r2, asr #17 │ │ │ │ - rsbseq r5, r0, ip, asr #17 │ │ │ │ - rsbseq r5, r0, r2, asr #16 │ │ │ │ - rsbseq r5, r0, ip, asr #16 │ │ │ │ - rsbseq r7, r2, ip, lsr #28 │ │ │ │ - ldrhteq r5, [r0], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r8, r3, r6, lsr #15 │ │ │ │ - rsbseq r5, r0, sl, asr #16 │ │ │ │ + ldrhteq r5, [r0], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r5, r0, r4, asr #17 │ │ │ │ + rsbseq r5, r0, r6, asr #17 │ │ │ │ + ldrsbteq r5, [r0], #-128 @ 0xffffff80 │ │ │ │ rsbseq r5, r0, r6, asr #16 │ │ │ │ + rsbseq r5, r0, r0, asr r8 │ │ │ │ + rsbseq r7, r2, r0, lsr lr │ │ │ │ + rsbseq r5, r0, r0, asr #17 │ │ │ │ + rsbseq r8, r3, sl, lsr #15 │ │ │ │ + rsbseq r5, r0, lr, asr #16 │ │ │ │ + rsbseq r5, r0, sl, asr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ blvs 17b5b60 │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ blcs f5b30 │ │ │ │ @@ -214574,23 +214574,23 @@ │ │ │ │ andcc pc, r8, r3, asr r8 @ │ │ │ │ bfi r6, fp, #17, #3 │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0404630 │ │ │ │ blvs be2070 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ bfi r6, fp, (invalid: 17:7) │ │ │ │ - ldrsbteq r5, [r0], #-112 @ 0xffffff90 │ │ │ │ - ldrsbteq r8, [r3], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r5, r0, r4, lsr #15 │ │ │ │ - @ instruction: 0x00705796 │ │ │ │ - ldrhteq r7, [r1], #-212 @ 0xffffff2c │ │ │ │ - rsbseq ip, r3, r2, lsr #14 │ │ │ │ - rsbseq r5, r0, ip, asr #14 │ │ │ │ - mlseq pc, ip, r8, pc @ │ │ │ │ - rsbseq r7, r6, r0, lsr r7 │ │ │ │ + ldrsbteq r5, [r0], #-116 @ 0xffffff8c │ │ │ │ + ldrsbteq r8, [r3], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r5, r0, r8, lsr #15 │ │ │ │ + @ instruction: 0x0070579a │ │ │ │ + ldrhteq r7, [r1], #-216 @ 0xffffff28 │ │ │ │ + rsbseq ip, r3, r6, lsr #14 │ │ │ │ + rsbseq r5, r0, r0, asr r7 │ │ │ │ + rsbeq pc, pc, r0, lsr #17 │ │ │ │ + rsbseq r7, r6, r4, lsr r7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ @ instruction: 0x461c497a │ │ │ │ addlt r4, ip, sl, ror fp │ │ │ │ bvs 675608 │ │ │ │ @@ -214712,16 +214712,16 @@ │ │ │ │ stmdacs r0, {r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xe7acd09e │ │ │ │ ldmda sl!, {r0, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ ldrshteq sl, [fp], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sl, fp, r4, lsr #10 │ │ │ │ - rsbseq r5, r0, r0, lsr #7 │ │ │ │ - rsbseq r1, r0, ip, lsl #17 │ │ │ │ + rsbseq r5, r0, r4, lsr #7 │ │ │ │ + @ instruction: 0x00701890 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcls 0, cr11, [sl], {131} @ 0x83 │ │ │ │ addsmi r6, ip, #36, 16 @ 0x240000 │ │ │ │ andcs sp, r1, r3, lsl #22 │ │ │ │ @@ -214759,19 +214759,19 @@ │ │ │ │ vadd.i8 d20, d2, d9 │ │ │ │ ldrbtmi r6, [r8], #-400 @ 0xfffffe70 │ │ │ │ @ instruction: 0xf733300c │ │ │ │ stmdami r7, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7334478 │ │ │ │ strb pc, [lr, r5, asr #22]! @ │ │ │ │ - rsbseq r5, r0, sl, lsr #9 │ │ │ │ - ldrsbteq r5, [r0], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r1, r0, r8, asr #15 │ │ │ │ - ldrhteq r5, [r0], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r1, r0, r8, lsr #15 │ │ │ │ + rsbseq r5, r0, lr, lsr #9 │ │ │ │ + rsbseq r5, r0, r2, ror #5 │ │ │ │ + rsbseq r1, r0, ip, asr #15 │ │ │ │ + rsbseq r5, r0, r2, asr #5 │ │ │ │ + rsbseq r1, r0, ip, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3b8e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclvs 15, cr0, [r3, #704] @ 0x2c0 │ │ │ │ @ instruction: 0x4604b092 │ │ │ │ eorsle r2, pc, r0, lsl #22 │ │ │ │ blvc 91fd40 │ │ │ │ @@ -214992,16 +214992,16 @@ │ │ │ │ ... │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ - rsbseq r5, r0, r8, ror #3 │ │ │ │ - rsbseq r5, r0, r2, ror r3 │ │ │ │ + rsbseq r5, r0, ip, ror #3 │ │ │ │ + rsbseq r5, r0, r6, ror r3 │ │ │ │ blne ff2a0550 │ │ │ │ blx 520648 │ │ │ │ vldr s26, [r2, #692] @ 0x2b4 │ │ │ │ vldr d5, [pc, #120] @ e4b04 │ │ │ │ vadd.f64 d7, d1, d2 │ │ │ │ ldr r1, [pc], r5, lsl #22 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ @@ -215365,49 +215365,49 @@ │ │ │ │ stmdami r9!, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 7, 4, pc, cr14, cr2, {1} @ │ │ │ │ svclt 0x0000e5dd │ │ │ │ ... │ │ │ │ rsbseq r9, fp, r4, asr pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x00704d92 │ │ │ │ - rsbseq r1, r0, ip, ror r2 │ │ │ │ + @ instruction: 0x00704d96 │ │ │ │ + rsbseq r1, r0, r0, lsl #5 │ │ │ │ rsbseq r9, fp, r2, lsl lr │ │ │ │ - ldrshteq r4, [r0], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r1, r0, r6, ror #3 │ │ │ │ - rsbseq r4, r0, sl, asr #25 │ │ │ │ - ldrhteq r1, [r0], #-22 @ 0xffffffea │ │ │ │ - rsbseq r4, r0, ip, asr ip │ │ │ │ - rsbseq r1, r0, r6, asr #2 │ │ │ │ - rsbseq r4, r0, lr, lsr #24 │ │ │ │ - rsbseq r1, r0, sl, lsl r1 │ │ │ │ - ldrsbteq r4, [r0], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r1, r0, r8, asr #1 │ │ │ │ - rsbseq r4, r0, r2, asr #23 │ │ │ │ - rsbseq r1, r0, lr, lsr #1 │ │ │ │ - @ instruction: 0x00704b96 │ │ │ │ - rsbseq r1, r0, r2, lsl #1 │ │ │ │ - rsbseq r4, r0, r8, asr #22 │ │ │ │ - rsbseq r1, r0, r4, lsr r0 │ │ │ │ - rsbseq r4, r0, sl, lsl fp │ │ │ │ - rsbseq r1, r0, r6 │ │ │ │ - rsbseq r4, r0, r0, ror #21 │ │ │ │ - rsbseq r0, r0, ip, asr #31 │ │ │ │ - rsbseq r4, r0, ip, lsr #21 │ │ │ │ - @ instruction: 0x00700f98 │ │ │ │ - rsbseq r4, r0, ip, ror #20 │ │ │ │ - rsbseq r0, r0, r8, asr pc │ │ │ │ - rsbseq r4, r0, sl, lsr sl │ │ │ │ - rsbseq r0, r0, r6, lsr #30 │ │ │ │ - rsbseq r4, r0, r2, lsl #19 │ │ │ │ - rsbseq r0, r0, lr, ror #28 │ │ │ │ - rsbseq r4, r0, r8, ror #18 │ │ │ │ - rsbseq r0, r0, r4, asr lr │ │ │ │ - rsbseq r4, r0, lr, asr #18 │ │ │ │ - rsbseq r0, r0, sl, lsr lr │ │ │ │ + ldrshteq r4, [r0], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r1, r0, sl, ror #3 │ │ │ │ + rsbseq r4, r0, lr, asr #25 │ │ │ │ + ldrhteq r1, [r0], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r4, r0, r0, ror #24 │ │ │ │ + rsbseq r1, r0, sl, asr #2 │ │ │ │ + rsbseq r4, r0, r2, lsr ip │ │ │ │ + rsbseq r1, r0, lr, lsl r1 │ │ │ │ + rsbseq r4, r0, r0, ror #23 │ │ │ │ + rsbseq r1, r0, ip, asr #1 │ │ │ │ + rsbseq r4, r0, r6, asr #23 │ │ │ │ + ldrhteq r1, [r0], #-2 │ │ │ │ + @ instruction: 0x00704b9a │ │ │ │ + rsbseq r1, r0, r6, lsl #1 │ │ │ │ + rsbseq r4, r0, ip, asr #22 │ │ │ │ + rsbseq r1, r0, r8, lsr r0 │ │ │ │ + rsbseq r4, r0, lr, lsl fp │ │ │ │ + rsbseq r1, r0, sl │ │ │ │ + rsbseq r4, r0, r4, ror #21 │ │ │ │ + ldrsbteq r0, [r0], #-240 @ 0xffffff10 │ │ │ │ + ldrhteq r4, [r0], #-160 @ 0xffffff60 │ │ │ │ + @ instruction: 0x00700f9c │ │ │ │ + rsbseq r4, r0, r0, ror sl │ │ │ │ + rsbseq r0, r0, ip, asr pc │ │ │ │ + rsbseq r4, r0, lr, lsr sl │ │ │ │ + rsbseq r0, r0, sl, lsr #30 │ │ │ │ + rsbseq r4, r0, r6, lsl #19 │ │ │ │ + rsbseq r0, r0, r2, ror lr │ │ │ │ + rsbseq r4, r0, ip, ror #18 │ │ │ │ + rsbseq r0, r0, r8, asr lr │ │ │ │ + rsbseq r4, r0, r2, asr r9 │ │ │ │ + rsbseq r0, r0, lr, lsr lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3c2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, asr #31 │ │ │ │ blmi 19b7a74 │ │ │ │ ldrbtmi fp, [sl], #-137 @ 0xffffff77 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -215506,25 +215506,25 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [r4, #-200]! @ 0xffffff38 │ │ │ │ @ instruction: 0xf72ce7df │ │ │ │ svclt 0x0000ea00 │ │ │ │ rsbseq r9, fp, r2, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, fp, ip, lsl #18 │ │ │ │ - rsbseq r4, r0, r0, asr #19 │ │ │ │ - rsbseq r4, r0, r0, asr #15 │ │ │ │ - rsbseq r0, r0, ip, lsr #25 │ │ │ │ - @ instruction: 0x00704796 │ │ │ │ - rsbseq r0, r0, r2, lsl #25 │ │ │ │ - rsbseq r4, r0, sl, asr r7 │ │ │ │ - rsbseq r0, r0, r4, asr #24 │ │ │ │ - rsbseq r4, r0, r8, lsr r7 │ │ │ │ - rsbseq r0, r0, r4, lsr #24 │ │ │ │ - rsbseq r4, r0, ip, lsl r7 │ │ │ │ - rsbseq r0, r0, r6, lsl #24 │ │ │ │ + rsbseq r4, r0, r4, asr #19 │ │ │ │ + rsbseq r4, r0, r4, asr #15 │ │ │ │ + ldrhteq r0, [r0], #-192 @ 0xffffff40 │ │ │ │ + @ instruction: 0x0070479a │ │ │ │ + rsbseq r0, r0, r6, lsl #25 │ │ │ │ + rsbseq r4, r0, lr, asr r7 │ │ │ │ + rsbseq r0, r0, r8, asr #24 │ │ │ │ + rsbseq r4, r0, ip, lsr r7 │ │ │ │ + rsbseq r0, r0, r8, lsr #24 │ │ │ │ + rsbseq r4, r0, r0, lsr #14 │ │ │ │ + rsbseq r0, r0, sl, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3c4b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0x461c6912 │ │ │ │ @ instruction: 0xf7ff9201 │ │ │ │ bls 164eec │ │ │ │ @@ -215538,16 +215538,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r4], #-200 @ 0xffffff38 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7324478 │ │ │ │ blls 1647b4 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x00704690 │ │ │ │ - rsbseq r0, r0, ip, ror fp │ │ │ │ + @ instruction: 0x00704694 │ │ │ │ + rsbseq r0, r0, r0, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3c510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x461d6912 │ │ │ │ @ instruction: 0xf7ff9201 │ │ │ │ bls 164e90 │ │ │ │ @@ -215571,16 +215571,16 @@ │ │ │ │ ldrbtmi r7, [r8], #-494 @ 0xfffffe12 │ │ │ │ @ instruction: 0xf732300c │ │ │ │ stmdami r5, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 7, cr15, [ip], #200 @ 0xc8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq r4, r0, sl, lsl #12 │ │ │ │ - ldrshteq r0, [r0], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r4, r0, lr, lsl #12 │ │ │ │ + ldrshteq r0, [r0], #-170 @ 0xffffff56 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3c594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ @ instruction: 0x4606461f │ │ │ │ @ instruction: 0xf56cf03f │ │ │ │ @@ -215627,22 +215627,22 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ e544c @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff12311e │ │ │ │ @ instruction: 0xf04f480a │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [sl], #-200 @ 0xffffff38 │ │ │ │ svclt 0x0000e7c7 │ │ │ │ - rsbseq r4, r0, ip, asr #14 │ │ │ │ + rsbseq r4, r0, r0, asr r7 │ │ │ │ muleq r0, r9, r1 │ │ │ │ @ instruction: 0xffffeeef │ │ │ │ andeq r5, r0, r1, lsl r3 │ │ │ │ - rsbseq r4, r0, r6, asr #10 │ │ │ │ - rsbseq r0, r0, r2, lsr sl │ │ │ │ - rsbseq r4, r0, r8, lsr #10 │ │ │ │ - rsbseq r0, r0, r2, lsl sl │ │ │ │ + rsbseq r4, r0, sl, asr #10 │ │ │ │ + rsbseq r0, r0, r6, lsr sl │ │ │ │ + rsbseq r4, r0, ip, lsr #10 │ │ │ │ + rsbseq r0, r0, r6, lsl sl │ │ │ │ blcs ffab4 │ │ │ │ ldrblt sp, [r0, #-67]! @ 0xffffffbd │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r4, sl, asr #19 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @@ -215672,17 +215672,17 @@ │ │ │ │ addseq r4, r2, fp, ror r4 │ │ │ │ ldc2 7, cr15, [r8, #188]! @ 0xbc │ │ │ │ stmib r6, {r8, r9, sp}^ │ │ │ │ movwcs r3, #4870 @ 0x1306 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ movwcs fp, #7536 @ 0x1d70 │ │ │ │ @ instruction: 0x47704618 │ │ │ │ - rsbseq r4, r0, r6, lsr #9 │ │ │ │ - @ instruction: 0x00700992 │ │ │ │ - rsbseq r4, r0, r0, lsl #12 │ │ │ │ + rsbseq r4, r0, sl, lsr #9 │ │ │ │ + @ instruction: 0x00700996 │ │ │ │ + rsbseq r4, r0, r4, lsl #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2209e4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r5], -ip, lsl #1 │ │ │ │ ldrmi r4, [r9], r8, lsl #12 │ │ │ │ @@ -215795,31 +215795,31 @@ │ │ │ │ ldmdbmi r4, {r0, r3, r9, sl, ip, lr, pc} │ │ │ │ ldmdami r4, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf06f464a │ │ │ │ ldrbtmi r0, [r8], #-1800 @ 0xfffff8f8 │ │ │ │ blx c233c6 │ │ │ │ ldmdbmi r1, {r0, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xe7f44479 │ │ │ │ - rsbseq r4, r0, r8, ror r5 │ │ │ │ + rsbseq r4, r0, ip, ror r5 │ │ │ │ @ instruction: 0xfffffd77 │ │ │ │ andeq r6, r0, r7, asr #29 │ │ │ │ - rsbseq r4, r0, r4, asr #6 │ │ │ │ - rsbseq r0, r0, r0, lsr r8 │ │ │ │ - rsbseq r4, r0, r0, lsr #6 │ │ │ │ - rsbseq r0, r0, ip, lsl #16 │ │ │ │ - ldrshteq r4, [r0], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r4, r0, lr, asr #9 │ │ │ │ - ldrsbteq r4, [r0], #-36 @ 0xffffffdc │ │ │ │ - ldrshteq r4, [r0], #-66 @ 0xffffffbe │ │ │ │ - ldrhteq r4, [r0], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r0, r0, r2, lsr #15 │ │ │ │ - @ instruction: 0x0070429c │ │ │ │ - rsbseq r4, r0, r8, ror #8 │ │ │ │ - rsbseq r4, r0, r2, ror #9 │ │ │ │ - rsbseq r4, r0, ip, asr #8 │ │ │ │ + rsbseq r4, r0, r8, asr #6 │ │ │ │ + rsbseq r0, r0, r4, lsr r8 │ │ │ │ + rsbseq r4, r0, r4, lsr #6 │ │ │ │ + rsbseq r0, r0, r0, lsl r8 │ │ │ │ + ldrshteq r4, [r0], #-36 @ 0xffffffdc │ │ │ │ + ldrsbteq r4, [r0], #-66 @ 0xffffffbe │ │ │ │ + ldrsbteq r4, [r0], #-40 @ 0xffffffd8 │ │ │ │ + ldrshteq r4, [r0], #-70 @ 0xffffffba │ │ │ │ + ldrhteq r4, [r0], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r0, r0, r6, lsr #15 │ │ │ │ + rsbseq r4, r0, r0, lsr #5 │ │ │ │ + rsbseq r4, r0, ip, ror #8 │ │ │ │ + rsbseq r4, r0, r6, ror #9 │ │ │ │ + rsbseq r4, r0, r0, asr r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ strbpl pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb098 │ │ │ │ strmi r4, [pc], -ip, asr #8 │ │ │ │ @@ -216095,42 +216095,42 @@ │ │ │ │ blge 5103ec │ │ │ │ @ instruction: 0xf0434628 │ │ │ │ @ instruction: 0xe753f45f │ │ │ │ stcl 7, cr15, [r4, #-172]! @ 0xffffff54 │ │ │ │ rsbseq r9, fp, ip, lsr #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xfffffb7d │ │ │ │ - rsbseq r4, r0, lr, asr #2 │ │ │ │ - rsbseq r0, r0, sl, lsr r6 │ │ │ │ - ldrsbteq r9, [fp], #-20 @ 0xffffffec │ │ │ │ - rsbeq pc, pc, r8, lsr #23 │ │ │ │ - @ instruction: 0x00704090 │ │ │ │ - rsbseq r0, r0, ip, ror r5 │ │ │ │ - rsbseq r4, r0, r6, ror r0 │ │ │ │ - rsbseq r0, r0, r2, ror #10 │ │ │ │ - rsbseq r4, r0, r8, lsr r0 │ │ │ │ - rsbseq r0, r0, r4, lsr #10 │ │ │ │ - ldrsbteq r3, [r0], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r0, r0, sl, asr #9 │ │ │ │ - @ instruction: 0x00703f90 │ │ │ │ - rsbseq r4, r0, ip, lsr r2 │ │ │ │ - rsbseq r0, r0, r0, asr r4 │ │ │ │ - rsbseq r3, r0, r2, lsl pc │ │ │ │ - rsbseq r4, r0, sl, asr #4 │ │ │ │ - rsbseq r0, r0, lr, asr #7 │ │ │ │ - ldrhteq r3, [r0], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r4, r0, r8, asr #3 │ │ │ │ - rsbseq r0, r0, ip, ror r3 │ │ │ │ - rsbseq r3, r0, r6, ror lr │ │ │ │ rsbseq r4, r0, r2, asr r1 │ │ │ │ - rsbseq r0, r0, r6, lsr r3 │ │ │ │ - rsbseq r3, r0, r0, lsr lr │ │ │ │ - rsbseq r0, r0, ip, lsl r3 │ │ │ │ - rsbseq r3, r0, r4, lsl #28 │ │ │ │ - @ instruction: 0x00704090 │ │ │ │ + rsbseq r0, r0, lr, lsr r6 │ │ │ │ + ldrsbteq r9, [fp], #-20 @ 0xffffffec │ │ │ │ + rsbeq pc, pc, ip, lsr #23 │ │ │ │ + @ instruction: 0x00704094 │ │ │ │ + rsbseq r0, r0, r0, lsl #11 │ │ │ │ + rsbseq r4, r0, sl, ror r0 │ │ │ │ + rsbseq r0, r0, r6, ror #10 │ │ │ │ + rsbseq r4, r0, ip, lsr r0 │ │ │ │ + rsbseq r0, r0, r8, lsr #10 │ │ │ │ + rsbseq r3, r0, r2, ror #31 │ │ │ │ + rsbseq r0, r0, lr, asr #9 │ │ │ │ + @ instruction: 0x00703f94 │ │ │ │ + rsbseq r4, r0, r0, asr #4 │ │ │ │ + rsbseq r0, r0, r4, asr r4 │ │ │ │ + rsbseq r3, r0, r6, lsl pc │ │ │ │ + rsbseq r4, r0, lr, asr #4 │ │ │ │ + ldrsbteq r0, [r0], #-50 @ 0xffffffce │ │ │ │ + rsbseq r3, r0, r0, asr #29 │ │ │ │ + rsbseq r4, r0, ip, asr #3 │ │ │ │ + rsbseq r0, r0, r0, lsl #7 │ │ │ │ + rsbseq r3, r0, sl, ror lr │ │ │ │ + rsbseq r4, r0, r6, asr r1 │ │ │ │ + rsbseq r0, r0, sl, lsr r3 │ │ │ │ + rsbseq r3, r0, r4, lsr lr │ │ │ │ + rsbseq r0, r0, r0, lsr #6 │ │ │ │ + rsbseq r3, r0, r8, lsl #28 │ │ │ │ + @ instruction: 0x00704094 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 13f7490 │ │ │ │ blmi 13f76a4 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -216208,21 +216208,21 @@ │ │ │ │ @ instruction: 0xfffaf731 │ │ │ │ @ instruction: 0xf72be79e │ │ │ │ svclt 0x0000ec86 │ │ │ │ ldrsbteq r8, [fp], #-212 @ 0xffffff2c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xfffff72b │ │ │ │ andeq r7, r0, fp, lsl #4 │ │ │ │ - rsbseq r3, r0, r6, ror #25 │ │ │ │ - ldrsbteq r0, [r0], #-18 @ 0xffffffee │ │ │ │ + rsbseq r3, r0, sl, ror #25 │ │ │ │ + ldrsbteq r0, [r0], #-22 @ 0xffffffea │ │ │ │ rsbseq r8, fp, ip, ror #26 │ │ │ │ - rsbseq r3, r0, r4, asr ip │ │ │ │ - rsbseq r0, r0, r0, asr #2 │ │ │ │ - rsbseq r3, r0, r6, lsr #24 │ │ │ │ - rsbseq r0, r0, r2, lsl r1 │ │ │ │ + rsbseq r3, r0, r8, asr ip │ │ │ │ + rsbseq r0, r0, r4, asr #2 │ │ │ │ + rsbseq r3, r0, sl, lsr #24 │ │ │ │ + rsbseq r0, r0, r6, lsl r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4699b093 │ │ │ │ pkhtbmi r4, fp, r4, asr #22 │ │ │ │ @ instruction: 0x46054954 │ │ │ │ @@ -216306,24 +216306,24 @@ │ │ │ │ @ instruction: 0xf731300c │ │ │ │ stmdami lr, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff30f731 │ │ │ │ @ instruction: 0xf72be798 │ │ │ │ svclt 0x0000ebbc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r2, [r0], #-100 @ 0xffffff9c │ │ │ │ + ldrhteq r2, [r0], #-104 @ 0xffffff98 │ │ │ │ rsbseq r8, fp, r2, asr ip │ │ │ │ @ instruction: 0xfffff597 │ │ │ │ rsbseq r8, fp, r4, ror #23 │ │ │ │ - ldrsbteq r3, [r0], #-160 @ 0xffffff60 │ │ │ │ - strhteq pc, [pc], #-252 @ │ │ │ │ - ldrhteq r3, [r0], #-164 @ 0xffffff5c │ │ │ │ - rsbeq pc, pc, r0, lsr #31 │ │ │ │ - @ instruction: 0x00703a92 │ │ │ │ - rsbeq pc, pc, lr, ror pc @ │ │ │ │ + ldrsbteq r3, [r0], #-164 @ 0xffffff5c │ │ │ │ + rsbeq pc, pc, r0, asr #31 │ │ │ │ + ldrhteq r3, [r0], #-168 @ 0xffffff58 │ │ │ │ + rsbeq pc, pc, r4, lsr #31 │ │ │ │ + @ instruction: 0x00703a96 │ │ │ │ + rsbeq pc, pc, r2, lsl #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3d130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r5, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ adcvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ @@ -216395,21 +216395,21 @@ │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ bmi 3d5810 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ blvs 12168c │ │ │ │ @ instruction: 0xf03f447a │ │ │ │ ldrtmi pc, [r0], -r3, ror #1 @ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbseq r2, r0, r8, asr #3 │ │ │ │ - rsbseq r2, r0, r6, ror r1 │ │ │ │ - rsbseq r2, r0, lr, ror #2 │ │ │ │ - rsbseq r3, r0, r0, asr r9 │ │ │ │ - rsbeq pc, pc, ip, lsr lr @ │ │ │ │ - rsbeq lr, pc, lr, asr #26 │ │ │ │ - rsbseq r2, r0, r4, lsr r1 │ │ │ │ + rsbseq r2, r0, ip, asr #3 │ │ │ │ + rsbseq r2, r0, sl, ror r1 │ │ │ │ + rsbseq r2, r0, r2, ror r1 │ │ │ │ + rsbseq r3, r0, r4, asr r9 │ │ │ │ + rsbeq pc, pc, r0, asr #28 │ │ │ │ + rsbeq lr, pc, r2, asr sp @ │ │ │ │ + rsbseq r2, r0, r8, lsr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 16778f0 │ │ │ │ addlt r4, r9, r6, asr fp │ │ │ │ @ instruction: 0xf8d7447a │ │ │ │ @@ -216497,21 +216497,21 @@ │ │ │ │ ldc2 7, cr15, [r8, #196]! @ 0xc4 │ │ │ │ @ instruction: 0xf72be7d7 │ │ │ │ svclt 0x0000ea44 │ │ │ │ rsbseq r8, fp, r8, ror r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xffffda3f │ │ │ │ @ instruction: 0xffffda3d │ │ │ │ - ldrshteq r3, [r0], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r3, r0, sl, asr #22 │ │ │ │ - ldrsbteq r3, [r0], #-120 @ 0xffffff88 │ │ │ │ - rsbeq pc, pc, r4, asr #25 │ │ │ │ + ldrshteq r3, [r0], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r3, r0, lr, asr #22 │ │ │ │ + ldrsbteq r3, [r0], #-124 @ 0xffffff84 │ │ │ │ + rsbeq pc, pc, r8, asr #25 │ │ │ │ rsbseq r8, fp, lr, asr r8 │ │ │ │ - rsbseq r3, r0, r2, lsr #15 │ │ │ │ - rsbeq pc, pc, lr, lsl #25 │ │ │ │ + rsbseq r3, r0, r6, lsr #15 │ │ │ │ + mlseq pc, r2, ip, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec3d420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrmi r4, [r5], -r8, lsl #12 │ │ │ │ ldc2 3, cr15, [r4, #52]! @ 0x34 │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @@ -216525,16 +216525,16 @@ │ │ │ │ @ instruction: 0xf6424806 │ │ │ │ ldrbtmi r6, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf731300c │ │ │ │ stmdami r4, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 7, cr15, [r6, #-196]! @ 0xffffff3c │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - rsbseq r3, r0, lr, lsl r7 │ │ │ │ - rsbeq pc, pc, sl, lsl #24 │ │ │ │ + rsbseq r3, r0, r2, lsr #14 │ │ │ │ + rsbeq pc, pc, lr, lsl #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrdgt pc, [ip], #143 @ 0x8f @ │ │ │ │ ldrmi fp, [r4], -r6, lsl #1 │ │ │ │ ldrbtmi r4, [ip], #2618 @ 0xa3a │ │ │ │ @@ -216595,16 +216595,16 @@ │ │ │ │ blls 1e5740 │ │ │ │ @ instruction: 0xf72be7a5 │ │ │ │ svclt 0x0000e980 │ │ │ │ rsbseq r8, fp, r2, lsl #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, fp, r2, asr r7 │ │ │ │ andeq r2, r0, sp, lsr #5 │ │ │ │ - rsbseq r3, r0, ip, lsl r6 │ │ │ │ - rsbeq pc, pc, r8, lsl #22 │ │ │ │ + rsbseq r3, r0, r0, lsr #12 │ │ │ │ + rsbeq pc, pc, ip, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ umulllt r4, sp, r1, r6 │ │ │ │ blmi 1ab8d3c │ │ │ │ @ instruction: 0x7010f8d9 │ │ │ │ @@ -216709,22 +216709,22 @@ │ │ │ │ ldc2 7, cr15, [r0], {49} @ 0x31 │ │ │ │ @ instruction: 0xf72be743 │ │ │ │ svclt 0x0000e89c │ │ │ │ rsbseq r8, fp, r8, ror #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, fp, lr, asr #12 │ │ │ │ @ instruction: 0xffffe2e9 │ │ │ │ - ldrshteq r3, [r0], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq pc, pc, sl, ror #19 │ │ │ │ - rsbseq r3, r0, r6, ror #9 │ │ │ │ - ldrdeq pc, [pc], #-146 @ │ │ │ │ - rsbseq r3, r0, lr, ror #8 │ │ │ │ - rsbeq pc, pc, sl, asr r9 @ │ │ │ │ - rsbseq r3, r0, r2, asr r4 │ │ │ │ - rsbeq pc, pc, lr, lsr r9 @ │ │ │ │ + rsbseq r3, r0, r2, lsl #10 │ │ │ │ + rsbeq pc, pc, lr, ror #19 │ │ │ │ + rsbseq r3, r0, sl, ror #9 │ │ │ │ + ldrdeq pc, [pc], #-150 @ │ │ │ │ + rsbseq r3, r0, r2, ror r4 │ │ │ │ + rsbeq pc, pc, lr, asr r9 @ │ │ │ │ + rsbseq r3, r0, r6, asr r4 │ │ │ │ + rsbeq pc, pc, r2, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec3d774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrmi r4, [r5], -r8, lsl #12 │ │ │ │ stc2 3, cr15, [sl], {13} │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @@ -216738,16 +216738,16 @@ │ │ │ │ @ instruction: 0xf6424806 │ │ │ │ ldrbtmi r6, [r8], #-493 @ 0xfffffe13 │ │ │ │ @ instruction: 0xf731300c │ │ │ │ stmdami r4, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff424282 │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - rsbseq r3, r0, sl, asr #7 │ │ │ │ - strhteq pc, [pc], #-134 @ │ │ │ │ + rsbseq r3, r0, lr, asr #7 │ │ │ │ + strhteq pc, [pc], #-138 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi fe637e34 │ │ │ │ blmi fe637e54 │ │ │ │ addlt r4, r6, sl, ror r4 │ │ │ │ @@ -216897,26 +216897,26 @@ │ │ │ │ @ instruction: 0xf7314478 │ │ │ │ @ instruction: 0xf04ffa97 │ │ │ │ @ instruction: 0xe6e432ff │ │ │ │ svc 0x0020f72a │ │ │ │ rsbseq r8, fp, r0, lsr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, fp, r6, lsl r4 │ │ │ │ - rsbseq r3, r0, r2, asr #6 │ │ │ │ - rsbeq pc, pc, lr, lsr #16 │ │ │ │ - rsbseq r3, r0, r6, lsl #8 │ │ │ │ - rsbseq r3, r0, ip, ror #4 │ │ │ │ - rsbeq pc, pc, r8, asr r7 @ │ │ │ │ - rsbseq r3, r0, r0, lsl #4 │ │ │ │ - rsbeq pc, pc, ip, ror #13 │ │ │ │ - rsbseq r3, r0, r2, asr r3 │ │ │ │ - rsbseq r3, r0, r4, lsl #3 │ │ │ │ - rsbeq pc, pc, r0, ror r6 @ │ │ │ │ - rsbseq r3, r0, r2, ror #2 │ │ │ │ - rsbeq pc, pc, ip, asr #12 │ │ │ │ + rsbseq r3, r0, r6, asr #6 │ │ │ │ + rsbeq pc, pc, r2, lsr r8 @ │ │ │ │ + rsbseq r3, r0, sl, lsl #8 │ │ │ │ + rsbseq r3, r0, r0, ror r2 │ │ │ │ + rsbeq pc, pc, ip, asr r7 @ │ │ │ │ + rsbseq r3, r0, r4, lsl #4 │ │ │ │ + strdeq pc, [pc], #-96 @ │ │ │ │ + rsbseq r3, r0, r6, asr r3 │ │ │ │ + rsbseq r3, r0, r8, lsl #3 │ │ │ │ + rsbeq pc, pc, r4, ror r6 @ │ │ │ │ + rsbseq r3, r0, r6, ror #2 │ │ │ │ + rsbeq pc, pc, r0, asr r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec3da74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 156a83c │ │ │ │ suble r0, ip, r3, lsl #10 │ │ │ │ ldrdgt pc, [r4], -r0 │ │ │ │ stmdbvs r9, {r1, r2, r4, r7, r9, sl, lr} │ │ │ │ @@ -216971,20 +216971,20 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], sl │ │ │ │ ldrbtmi r6, [r8], #-327 @ 0xfffffeb9 │ │ │ │ @ instruction: 0xf731300c │ │ │ │ stmdami r8, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9faf731 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ - rsbseq r3, r0, lr, rrx │ │ │ │ - rsbeq pc, pc, sl, asr r5 @ │ │ │ │ - rsbseq r3, r0, lr, asr #32 │ │ │ │ - rsbeq pc, pc, sl, lsr r5 @ │ │ │ │ - rsbseq r3, r0, r6, lsr #32 │ │ │ │ - rsbeq pc, pc, r2, lsl r5 @ │ │ │ │ + rsbseq r3, r0, r2, ror r0 │ │ │ │ + rsbeq pc, pc, lr, asr r5 @ │ │ │ │ + rsbseq r3, r0, r2, asr r0 │ │ │ │ + rsbeq pc, pc, lr, lsr r5 @ │ │ │ │ + rsbseq r3, r0, sl, lsr #32 │ │ │ │ + rsbeq pc, pc, r6, lsl r5 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r7, sp, lsl #21 │ │ │ │ strmi r4, [pc], -sp, lsl #23 │ │ │ │ stmdbvs sp, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -217125,33 +217125,33 @@ │ │ │ │ @ instruction: 0xf7314478 │ │ │ │ ldr pc, [pc, -pc, asr #17] │ │ │ │ ldcl 7, cr15, [sl, #-168] @ 0xffffff58 │ │ │ │ ... │ │ │ │ rsbseq r8, fp, ip, ror r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, fp, r4, lsl r0 │ │ │ │ - rsbseq r2, r0, r8, asr pc │ │ │ │ - rsbeq pc, pc, r4, asr #8 │ │ │ │ - rsbseq r2, r0, lr, lsr pc │ │ │ │ - rsbeq pc, pc, sl, lsr #8 │ │ │ │ - rsbseq r2, r0, r4, lsl #30 │ │ │ │ - strdeq pc, [pc], #-48 @ │ │ │ │ - rsbseq r2, r0, sl, ror #29 │ │ │ │ - ldrdeq pc, [pc], #-54 @ │ │ │ │ + rsbseq r2, r0, ip, asr pc │ │ │ │ + rsbeq pc, pc, r8, asr #8 │ │ │ │ + rsbseq r2, r0, r2, asr #30 │ │ │ │ + rsbeq pc, pc, lr, lsr #8 │ │ │ │ + rsbseq r2, r0, r8, lsl #30 │ │ │ │ + strdeq pc, [pc], #-52 @ │ │ │ │ + rsbseq r2, r0, lr, ror #29 │ │ │ │ + ldrdeq pc, [pc], #-58 @ │ │ │ │ @ instruction: 0xffffe8db │ │ │ │ - rsbseq r2, r0, r8, ror lr │ │ │ │ - rsbeq pc, pc, r4, ror #6 │ │ │ │ - rsbseq r2, r0, lr, lsl lr │ │ │ │ - rsbeq pc, pc, sl, lsl #6 │ │ │ │ - rsbseq r2, r0, r4, lsl #28 │ │ │ │ - strdeq pc, [pc], #-32 @ │ │ │ │ - rsbseq r2, r0, sl, ror #27 │ │ │ │ - ldrdeq pc, [pc], #-38 @ │ │ │ │ - ldrsbteq r2, [r0], #-208 @ 0xffffff30 │ │ │ │ - strhteq pc, [pc], #-44 @ │ │ │ │ + rsbseq r2, r0, ip, ror lr │ │ │ │ + rsbeq pc, pc, r8, ror #6 │ │ │ │ + rsbseq r2, r0, r2, lsr #28 │ │ │ │ + rsbeq pc, pc, lr, lsl #6 │ │ │ │ + rsbseq r2, r0, r8, lsl #28 │ │ │ │ + strdeq pc, [pc], #-36 @ │ │ │ │ + rsbseq r2, r0, lr, ror #27 │ │ │ │ + ldrdeq pc, [pc], #-42 @ │ │ │ │ + ldrsbteq r2, [r0], #-212 @ 0xffffff2c │ │ │ │ + rsbeq pc, pc, r0, asr #5 │ │ │ │ stmdavs sl, {r0, r1, fp, sp, lr} │ │ │ │ ldmdbvs r1, {r3, r4, r8, fp, sp, lr} │ │ │ │ smlabble r3, r8, r2, r4 │ │ │ │ ldmvs r1, {r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ andle r4, r1, r8, lsl #5 │ │ │ │ ldrbmi r1, [r0, -r0, asr #20]! │ │ │ │ ldmdavs r8, {r0, r4, fp, sp, lr} │ │ │ │ @@ -217411,31 +217411,31 @@ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ mrc2 7, 4, pc, cr0, cr0, {1} │ │ │ │ svclt 0x0000e6eb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r7, fp, r6, lsl #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, r0, r8, ror #30 │ │ │ │ - rsbseq r2, r0, r8, ror fp │ │ │ │ - rsbeq pc, pc, r4, rrx │ │ │ │ + rsbseq r2, r0, ip, ror #30 │ │ │ │ + rsbseq r2, r0, ip, ror fp │ │ │ │ + rsbeq pc, pc, r8, rrx │ │ │ │ ldrshteq r7, [fp], #-190 @ 0xffffff42 │ │ │ │ - rsbseq r2, r0, r8, asr #29 │ │ │ │ - rsbseq r2, r0, r0, asr #21 │ │ │ │ - rsbeq lr, pc, ip, lsr #31 │ │ │ │ - rsbseq r2, r0, r6, lsr #21 │ │ │ │ - mlseq pc, r2, pc, lr @ │ │ │ │ - rsbseq r2, r0, lr, lsr lr │ │ │ │ - rsbseq r2, r0, r4, lsr #20 │ │ │ │ - rsbeq lr, pc, r0, lsl pc @ │ │ │ │ - ldrhteq r2, [r0], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r2, r0, r4, asr #19 │ │ │ │ - strhteq lr, [pc], #-224 │ │ │ │ - rsbseq r2, r0, r2, asr r9 │ │ │ │ - rsbeq lr, pc, lr, lsr lr @ │ │ │ │ + rsbseq r2, r0, ip, asr #29 │ │ │ │ + rsbseq r2, r0, r4, asr #21 │ │ │ │ + strhteq lr, [pc], #-240 │ │ │ │ + rsbseq r2, r0, sl, lsr #21 │ │ │ │ + mlseq pc, r6, pc, lr @ │ │ │ │ + rsbseq r2, r0, r2, asr #28 │ │ │ │ + rsbseq r2, r0, r8, lsr #20 │ │ │ │ + rsbeq lr, pc, r4, lsl pc @ │ │ │ │ + rsbseq r2, r0, r2, asr #27 │ │ │ │ + rsbseq r2, r0, r8, asr #19 │ │ │ │ + strhteq lr, [pc], #-228 │ │ │ │ + rsbseq r2, r0, r6, asr r9 │ │ │ │ + rsbeq lr, pc, r2, asr #28 │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ @ instruction: 0xf0476819 │ │ │ │ strmi pc, [r2], sp, asr #5 │ │ │ │ tstle sp, r1, lsl #16 │ │ │ │ strtmi r9, [r0], -fp, lsl #18 │ │ │ │ vaddl.u16 , d14, d26 │ │ │ │ stmdacs r1, {r1, r7, r9, sl, lr} │ │ │ │ @@ -217604,44 +217604,44 @@ │ │ │ │ @ instruction: 0xf7304628 │ │ │ │ @ instruction: 0xf104fd0d │ │ │ │ @ instruction: 0xf640000c │ │ │ │ @ instruction: 0xf73071b2 │ │ │ │ ldrbmi pc, [r1], -r7, asr #24 @ │ │ │ │ @ instruction: 0xf7304628 │ │ │ │ ldrb pc, [lr, #-3331] @ 0xfffff2fd @ │ │ │ │ - rsbseq r2, r0, ip, lsr #17 │ │ │ │ - mlseq pc, r8, sp, lr @ │ │ │ │ - @ instruction: 0x00702892 │ │ │ │ - rsbeq lr, pc, lr, ror sp @ │ │ │ │ - rsbseq r2, r0, r8, ror r8 │ │ │ │ - rsbeq lr, pc, r4, ror #26 │ │ │ │ - rsbseq r2, r0, r6, lsr ip │ │ │ │ - rsbseq r2, r0, r4, lsl #16 │ │ │ │ - strdeq lr, [pc], #-192 @ │ │ │ │ - rsbseq r2, r0, sl, ror #15 │ │ │ │ - ldrdeq lr, [pc], #-198 @ │ │ │ │ - ldrsbteq r2, [r0], #-112 @ 0xffffff90 │ │ │ │ - strhteq lr, [pc], #-204 │ │ │ │ - ldrhteq r2, [r0], #-118 @ 0xffffff8a │ │ │ │ - rsbeq lr, pc, r2, lsr #25 │ │ │ │ - rsbseq r2, r0, ip, asr #14 │ │ │ │ - rsbeq lr, pc, r8, lsr ip @ │ │ │ │ - rsbseq r2, r0, r2, lsr r7 │ │ │ │ - rsbeq lr, pc, lr, lsl ip @ │ │ │ │ - rsbseq r2, r0, r8, lsl r7 │ │ │ │ - rsbeq lr, pc, r4, lsl #24 │ │ │ │ - ldrhteq r2, [r0], #-106 @ 0xffffff96 │ │ │ │ - rsbeq lr, pc, r6, lsr #23 │ │ │ │ - rsbseq r2, r0, r0, lsr #13 │ │ │ │ - rsbeq lr, pc, ip, lsl #23 │ │ │ │ - rsbseq r2, r0, r6, lsl #13 │ │ │ │ - rsbeq lr, pc, r2, ror fp @ │ │ │ │ + ldrhteq r2, [r0], #-128 @ 0xffffff80 │ │ │ │ + mlseq pc, ip, sp, lr @ │ │ │ │ + @ instruction: 0x00702896 │ │ │ │ + rsbeq lr, pc, r2, lsl #27 │ │ │ │ + rsbseq r2, r0, ip, ror r8 │ │ │ │ + rsbeq lr, pc, r8, ror #26 │ │ │ │ + rsbseq r2, r0, sl, lsr ip │ │ │ │ + rsbseq r2, r0, r8, lsl #16 │ │ │ │ + strdeq lr, [pc], #-196 @ │ │ │ │ + rsbseq r2, r0, lr, ror #15 │ │ │ │ + ldrdeq lr, [pc], #-202 @ │ │ │ │ + ldrsbteq r2, [r0], #-116 @ 0xffffff8c │ │ │ │ + rsbeq lr, pc, r0, asr #25 │ │ │ │ + ldrhteq r2, [r0], #-122 @ 0xffffff86 │ │ │ │ + rsbeq lr, pc, r6, lsr #25 │ │ │ │ + rsbseq r2, r0, r0, asr r7 │ │ │ │ + rsbeq lr, pc, ip, lsr ip @ │ │ │ │ + rsbseq r2, r0, r6, lsr r7 │ │ │ │ + rsbeq lr, pc, r2, lsr #24 │ │ │ │ + rsbseq r2, r0, ip, lsl r7 │ │ │ │ + rsbeq lr, pc, r8, lsl #24 │ │ │ │ + ldrhteq r2, [r0], #-110 @ 0xffffff92 │ │ │ │ + rsbeq lr, pc, sl, lsr #23 │ │ │ │ + rsbseq r2, r0, r4, lsr #13 │ │ │ │ + mlseq pc, r0, fp, lr @ │ │ │ │ + rsbseq r2, r0, sl, lsl #13 │ │ │ │ + rsbeq lr, pc, r6, ror fp @ │ │ │ │ @ instruction: 0xffffe077 │ │ │ │ - rsbseq r2, r0, lr, asr #12 │ │ │ │ - rsbeq lr, pc, r0, asr #22 │ │ │ │ + rsbseq r2, r0, r2, asr r6 │ │ │ │ + rsbeq lr, pc, r4, asr #22 │ │ │ │ blcs 102b18 │ │ │ │ ldc 0, cr13, [r1, #300] @ 0x12c │ │ │ │ vldr d7, [r1, #128] @ 0x80 │ │ │ │ stmdavs r3, {r1, r5, r8, r9, fp, ip}^ │ │ │ │ blmi 12e2ea0 │ │ │ │ adcvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ blvs 122a2c │ │ │ │ @@ -217882,18 +217882,18 @@ │ │ │ │ ldr r6, [ip, r5, asr #22]! │ │ │ │ svc 0x000cf729 │ │ │ │ cdp 3, 11, cr2, cr0, cr0, {0} │ │ │ │ strb r6, [r0, r0, asr #22]! │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r2, r0, r2, asr #5 │ │ │ │ - rsbeq lr, pc, lr, lsr #15 │ │ │ │ - rsbseq r2, r0, r0, lsl #4 │ │ │ │ - rsbeq lr, pc, ip, ror #13 │ │ │ │ + rsbseq r2, r0, r6, asr #5 │ │ │ │ + strhteq lr, [pc], #-114 │ │ │ │ + rsbseq r2, r0, r4, lsl #4 │ │ │ │ + strdeq lr, [pc], #-96 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3e9c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x4614461e │ │ │ │ blx ff924408 │ │ │ │ @@ -217976,16 +217976,16 @@ │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svclt 0x00b99999 │ │ │ │ - rsbseq r2, r0, r6, ror r1 │ │ │ │ - rsbseq r2, r0, ip, ror r5 │ │ │ │ + rsbseq r2, r0, sl, ror r1 │ │ │ │ + rsbseq r2, r0, r0, lsl #11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 1b39190 │ │ │ │ blmi 1b393a4 │ │ │ │ addlt r4, r4, sl, ror r4 │ │ │ │ @@ -218090,28 +218090,28 @@ │ │ │ │ ldmdami r3, {r0, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7304478 │ │ │ │ @ instruction: 0xe780f93b │ │ │ │ stcl 7, cr15, [r6, #164] @ 0xa4 │ │ │ │ rsbseq r7, fp, ip, asr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r0, r4, lsr #31 │ │ │ │ - mlseq pc, r0, r4, lr @ │ │ │ │ + rsbseq r1, r0, r8, lsr #31 │ │ │ │ + mlseq pc, r4, r4, lr @ │ │ │ │ rsbseq r7, fp, sl, lsr #32 │ │ │ │ - rsbseq r2, r0, lr, ror #1 │ │ │ │ + ldrshteq r2, [r0], #-2 │ │ │ │ @ instruction: 0xffffc0d7 │ │ │ │ - @ instruction: 0x00702090 │ │ │ │ - ldrshteq r1, [r0], #-234 @ 0xffffff16 │ │ │ │ - rsbeq lr, pc, r6, ror #7 │ │ │ │ - rsbseq r1, r0, r0, ror #29 │ │ │ │ - rsbeq lr, pc, ip, asr #7 │ │ │ │ - rsbseq r1, r0, r6, asr #29 │ │ │ │ - strhteq lr, [pc], #-50 │ │ │ │ - rsbseq r1, r0, sl, lsr #29 │ │ │ │ - mlseq pc, r4, r3, lr @ │ │ │ │ + @ instruction: 0x00702094 │ │ │ │ + ldrshteq r1, [r0], #-238 @ 0xffffff12 │ │ │ │ + rsbeq lr, pc, sl, ror #7 │ │ │ │ + rsbseq r1, r0, r4, ror #29 │ │ │ │ + ldrdeq lr, [pc], #-48 @ │ │ │ │ + rsbseq r1, r0, sl, asr #29 │ │ │ │ + strhteq lr, [pc], #-54 │ │ │ │ + rsbseq r1, r0, lr, lsr #29 │ │ │ │ + mlseq pc, r8, r3, lr @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbmi r8, {r0, r3, r7, r9, sl, lr}^ │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x46484479 │ │ │ │ @@ -218198,25 +218198,25 @@ │ │ │ │ asrcc pc, r2, #12 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffa4f72f │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7304478 │ │ │ │ @ instruction: 0xe78bf85f │ │ │ │ ldrsbteq r6, [fp], #-228 @ 0xffffff1c │ │ │ │ - ldrsbteq r1, [r0], #-214 @ 0xffffff2a │ │ │ │ - rsbeq lr, pc, r2, asr #5 │ │ │ │ + ldrsbteq r1, [r0], #-218 @ 0xffffff26 │ │ │ │ + rsbeq lr, pc, r6, asr #5 │ │ │ │ andeq r0, r0, r0, asr #13 │ │ │ │ - ldrshteq r2, [r0], #-22 @ 0xffffffea │ │ │ │ - rsbeq sl, pc, r0, lsr #9 │ │ │ │ - rsbseq r1, r0, r2, ror #26 │ │ │ │ - rsbeq lr, pc, lr, asr #4 │ │ │ │ - rsbseq r1, r0, r2, asr #26 │ │ │ │ - rsbeq lr, pc, lr, lsr #4 │ │ │ │ - ldrshteq r1, [r0], #-192 @ 0xffffff40 │ │ │ │ - ldrdeq lr, [pc], #-28 @ │ │ │ │ + ldrshteq r2, [r0], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq sl, pc, r4, lsr #9 │ │ │ │ + rsbseq r1, r0, r6, ror #26 │ │ │ │ + rsbeq lr, pc, r2, asr r2 @ │ │ │ │ + rsbseq r1, r0, r6, asr #26 │ │ │ │ + rsbeq lr, pc, r2, lsr r2 @ │ │ │ │ + ldrshteq r1, [r0], #-196 @ 0xffffff3c │ │ │ │ + rsbeq lr, pc, r0, ror #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r6, r8, ror #20 │ │ │ │ strmi r4, [r6], -r8, ror #22 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -218320,24 +218320,24 @@ │ │ │ │ stmdbls r3, {r0, r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf72f4478 │ │ │ │ stcls 15, cr15, [r3], {113} @ 0x71 │ │ │ │ @ instruction: 0xf729e75f │ │ │ │ svclt 0x0000ebfc │ │ │ │ rsbseq r6, fp, r0, lsr sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r0, r0, asr ip │ │ │ │ - rsbeq lr, pc, ip, lsr r1 @ │ │ │ │ + rsbseq r1, r0, r4, asr ip │ │ │ │ + rsbeq lr, pc, r0, asr #2 │ │ │ │ ldrsbteq r6, [fp], #-198 @ 0xffffff3a │ │ │ │ - @ instruction: 0x00701d9e │ │ │ │ - rsbseq r1, r0, r2, asr #26 │ │ │ │ - @ instruction: 0x00701b9c │ │ │ │ - rsbeq lr, pc, r8, lsl #1 │ │ │ │ - ldrhteq r1, [r0], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r1, r0, r4, lsl fp │ │ │ │ - rsbeq lr, pc, r0 │ │ │ │ + rsbseq r1, r0, r2, lsr #27 │ │ │ │ + rsbseq r1, r0, r6, asr #26 │ │ │ │ + rsbseq r1, r0, r0, lsr #23 │ │ │ │ + rsbeq lr, pc, ip, lsl #1 │ │ │ │ + ldrhteq r1, [r0], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r1, r0, r8, lsl fp │ │ │ │ + rsbeq lr, pc, r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 52336c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr0, cr12, {6} │ │ │ │ bllt 1223984 │ │ │ │ blmi 16375c │ │ │ │ @@ -218646,16 +218646,16 @@ │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blpl 12a3e48 │ │ │ │ @ instruction: 0xf729e776 │ │ │ │ svclt 0x0000e972 │ │ │ │ rsbseq r6, fp, lr, lsl #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r6, fp, ip, ror #14 │ │ │ │ - rsbseq r1, r0, r8, asr #12 │ │ │ │ - rsbeq sp, pc, r4, lsr fp @ │ │ │ │ + rsbseq r1, r0, ip, asr #12 │ │ │ │ + rsbeq sp, pc, r8, lsr fp @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ ldrmi r4, [sl], -r4, lsl #12 │ │ │ │ @@ -218719,29 +218719,29 @@ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf03c447a │ │ │ │ ldrbmi pc, [r0], -r9, lsl #13 @ │ │ │ │ @ instruction: 0xf8d0f32b │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq r1, r0, r2, lsr #11 │ │ │ │ - rsbeq sp, pc, lr, lsl #21 │ │ │ │ - rsbseq r0, r0, ip, ror r0 │ │ │ │ - ldrshteq r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r1, r0, sl, asr #19 │ │ │ │ - rsbseq r1, r0, r2, lsl #20 │ │ │ │ - rsbseq r1, r0, lr, lsr #20 │ │ │ │ - rsbseq r1, r0, r0, lsr #19 │ │ │ │ - rsbseq r1, r0, lr, ror r9 │ │ │ │ + rsbseq r1, r0, r6, lsr #11 │ │ │ │ + mlseq pc, r2, sl, sp @ │ │ │ │ + rsbseq r0, r0, r0, lsl #1 │ │ │ │ + ldrshteq r4, [r3], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r1, r0, lr, asr #19 │ │ │ │ + rsbseq r1, r0, r6, lsl #20 │ │ │ │ + rsbseq r1, r0, r2, lsr sl │ │ │ │ + rsbseq r1, r0, r4, lsr #19 │ │ │ │ + rsbseq r1, r0, r2, lsl #19 │ │ │ │ + rsbseq r1, r0, r0, lsl sl │ │ │ │ rsbseq r1, r0, ip, lsl #20 │ │ │ │ - rsbseq r1, r0, r8, lsl #20 │ │ │ │ - rsbseq r1, r0, r2, lsl #20 │ │ │ │ - rsbseq pc, r2, r0, lsr r0 @ │ │ │ │ - rsbseq r4, r3, r6, ror #10 │ │ │ │ - rsbseq r4, r3, r0, asr r5 │ │ │ │ + rsbseq r1, r0, r6, lsl #20 │ │ │ │ + rsbseq pc, r2, r4, lsr r0 @ │ │ │ │ + rsbseq r4, r3, sl, ror #10 │ │ │ │ + rsbseq r4, r3, r4, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3f704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r9, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ stmdacs r1, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -218782,21 +218782,21 @@ │ │ │ │ stmdami fp, {r3, r4, r5, r6, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 62626a │ │ │ │ stmdbls r3, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf72f4478 │ │ │ │ @ instruction: 0x9c03fbcf │ │ │ │ svclt 0x0000e7bc │ │ │ │ - rsbseq r1, r0, r2, asr r4 │ │ │ │ - rsbeq sp, pc, lr, lsr r9 @ │ │ │ │ - rsbseq r1, r0, lr, lsl #11 │ │ │ │ - ldrshteq r1, [r0], #-48 @ 0xffffffd0 │ │ │ │ - ldrdeq sp, [pc], #-140 @ │ │ │ │ - ldrsbteq r1, [r0], #-48 @ 0xffffffd0 │ │ │ │ - strhteq sp, [pc], #-140 │ │ │ │ + rsbseq r1, r0, r6, asr r4 │ │ │ │ + rsbeq sp, pc, r2, asr #18 │ │ │ │ + @ instruction: 0x00701592 │ │ │ │ + ldrshteq r1, [r0], #-52 @ 0xffffffcc │ │ │ │ + rsbeq sp, pc, r0, ror #17 │ │ │ │ + ldrsbteq r1, [r0], #-52 @ 0xffffffcc │ │ │ │ + rsbeq sp, pc, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec3f7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ bvs f9e1c │ │ │ │ @ instruction: 0xf0dc6a09 │ │ │ │ bllt 1525428 │ │ │ │ @@ -219051,15 +219051,15 @@ │ │ │ │ blvs 2e4270 >::_M_default_append(unsigned int)@@Base+0x616dc> │ │ │ │ svclt 0x0000e020 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x007b6390 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r0, r8, asr r1 │ │ │ │ + rsbseq r1, r0, ip, asr r1 │ │ │ │ @ instruction: 0xffffb153 │ │ │ │ bl 1aeb0c │ │ │ │ ldrsbne r7, [fp], #-51 @ 0xffffffcd │ │ │ │ eorcs pc, r3, r5, asr r8 @ │ │ │ │ addne lr, r2, #6144 @ 0x1800 │ │ │ │ blvc 4a4058 │ │ │ │ blvc ff2a44e4 │ │ │ │ @@ -219326,22 +219326,22 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - rsbseq r1, r0, ip, lsl #1 │ │ │ │ + @ instruction: 0x00701090 │ │ │ │ @ instruction: 0x007b5f94 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r0, r8, lsr lr │ │ │ │ - rsbseq r1, r0, sl, ror #6 │ │ │ │ - rsbseq r1, r0, sl, lsl #6 │ │ │ │ - rsbseq r0, r0, r2, lsr #25 │ │ │ │ - ldrhteq r1, [r0], #-18 @ 0xffffffee │ │ │ │ + rsbseq r0, r0, ip, lsr lr │ │ │ │ + rsbseq r1, r0, lr, ror #6 │ │ │ │ + rsbseq r1, r0, lr, lsl #6 │ │ │ │ + rsbseq r0, r0, r6, lsr #25 │ │ │ │ + ldrhteq r1, [r0], #-22 @ 0xffffffea │ │ │ │ @ instruction: 0xf50a2301 │ │ │ │ @ instruction: 0x464071f2 │ │ │ │ rscsvc pc, sp, #268435460 @ 0x10000004 │ │ │ │ eorsne pc, r4, #192, 4 │ │ │ │ @ instruction: 0xf5a8f048 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x81a8f040 │ │ │ │ @@ -219565,16 +219565,16 @@ │ │ │ │ ldc2 7, cr15, [r6, #184]! @ 0xb8 │ │ │ │ ldc 4, cr14, [pc, #280] @ e9304 │ │ │ │ ldr pc, [ip, #-2818] @ 0xfffff4fe │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - @ instruction: 0x0070079e │ │ │ │ - rsbeq ip, pc, sl, lsl #25 │ │ │ │ + rsbseq r0, r0, r2, lsr #15 │ │ │ │ + rsbeq ip, pc, lr, lsl #25 │ │ │ │ suble r2, r6, ip, ror #26 │ │ │ │ @ instruction: 0xf64148c2 │ │ │ │ ldrbtmi r3, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf72e300c │ │ │ │ stmiami r0, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ ldc2 7, cr15, [r6, #184] @ 0xb8 │ │ │ │ @@ -219762,18 +219762,18 @@ │ │ │ │ ldm r8!, {r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ blvc 12a4fc4 │ │ │ │ svclt 0x0000e659 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbseq r0, r0, lr, asr r7 │ │ │ │ - rsbseq r0, r0, lr, ror #24 │ │ │ │ - rsbseq r0, r0, r8, lsl r5 │ │ │ │ - rsbeq ip, pc, r2, lsl #20 │ │ │ │ + rsbseq r0, r0, r2, ror #14 │ │ │ │ + rsbseq r0, r0, r2, ror ip │ │ │ │ + rsbseq r0, r0, ip, lsl r5 │ │ │ │ + rsbeq ip, pc, r6, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0xf8df4680 │ │ │ │ @ instruction: 0x461d06bc │ │ │ │ ssatcc pc, #25, pc, asr #17 @ │ │ │ │ @@ -220205,47 +220205,47 @@ │ │ │ │ @ instruction: 0xf04f4826 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8aef72e │ │ │ │ svclt 0x0000e777 │ │ │ │ rsbseq r5, fp, r8, asr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r5, fp, r2, lsl #9 │ │ │ │ - rsbseq r0, r0, r2, lsr #10 │ │ │ │ - rsbseq r0, r0, r8, lsr r4 │ │ │ │ - rsbseq r0, r0, r0, lsr #6 │ │ │ │ + rsbseq r0, r0, r6, lsr #10 │ │ │ │ + rsbseq r0, r0, ip, lsr r4 │ │ │ │ + rsbseq r0, r0, r4, lsr #6 │ │ │ │ @ instruction: 0xffffba05 │ │ │ │ - rsbseq r0, r0, ip, lsr #2 │ │ │ │ - rsbeq pc, pc, ip, ror #29 │ │ │ │ - ldrdeq ip, [pc], #-56 @ │ │ │ │ - ldrdeq pc, [pc], #-226 @ │ │ │ │ - strhteq ip, [pc], #-62 │ │ │ │ - strhteq pc, [pc], #-230 @ │ │ │ │ - rsbeq ip, pc, r2, lsr #7 │ │ │ │ - mlseq pc, lr, lr, pc @ │ │ │ │ - rsbeq ip, pc, r8, lsl #7 │ │ │ │ - rsbeq pc, pc, r0, lsl #29 │ │ │ │ - rsbeq ip, pc, sl, ror #6 │ │ │ │ - rsbeq pc, pc, r6, ror #28 │ │ │ │ - rsbeq ip, pc, r0, asr r3 @ │ │ │ │ - rsbeq pc, pc, ip, asr #28 │ │ │ │ - rsbeq ip, pc, r6, lsr r3 @ │ │ │ │ - rsbeq pc, pc, r2, lsr lr @ │ │ │ │ - rsbeq ip, pc, ip, lsl r3 @ │ │ │ │ - rsbeq pc, pc, r4, lsl lr @ │ │ │ │ - strdeq ip, [pc], #-46 @ │ │ │ │ - strdeq pc, [pc], #-218 @ │ │ │ │ - rsbeq ip, pc, r4, ror #5 │ │ │ │ - ldrdeq pc, [pc], #-222 @ │ │ │ │ - rsbeq ip, pc, r8, asr #5 │ │ │ │ - rsbeq pc, pc, r4, asr #27 │ │ │ │ - rsbeq ip, pc, lr, lsr #5 │ │ │ │ - rsbeq pc, pc, sl, lsr #27 │ │ │ │ - mlseq pc, r4, r2, ip @ │ │ │ │ - mlseq pc, r0, sp, pc @ │ │ │ │ - rsbeq ip, pc, sl, ror r2 @ │ │ │ │ + rsbseq r0, r0, r0, lsr r1 │ │ │ │ + strdeq pc, [pc], #-224 @ │ │ │ │ + ldrdeq ip, [pc], #-60 @ │ │ │ │ + ldrdeq pc, [pc], #-230 @ │ │ │ │ + rsbeq ip, pc, r2, asr #7 │ │ │ │ + strhteq pc, [pc], #-234 @ │ │ │ │ + rsbeq ip, pc, r6, lsr #7 │ │ │ │ + rsbeq pc, pc, r2, lsr #29 │ │ │ │ + rsbeq ip, pc, ip, lsl #7 │ │ │ │ + rsbeq pc, pc, r4, lsl #29 │ │ │ │ + rsbeq ip, pc, lr, ror #6 │ │ │ │ + rsbeq pc, pc, sl, ror #28 │ │ │ │ + rsbeq ip, pc, r4, asr r3 @ │ │ │ │ + rsbeq pc, pc, r0, asr lr @ │ │ │ │ + rsbeq ip, pc, sl, lsr r3 @ │ │ │ │ + rsbeq pc, pc, r6, lsr lr @ │ │ │ │ + rsbeq ip, pc, r0, lsr #6 │ │ │ │ + rsbeq pc, pc, r8, lsl lr @ │ │ │ │ + rsbeq ip, pc, r2, lsl #6 │ │ │ │ + strdeq pc, [pc], #-222 @ │ │ │ │ + rsbeq ip, pc, r8, ror #5 │ │ │ │ + rsbeq pc, pc, r2, ror #27 │ │ │ │ + rsbeq ip, pc, ip, asr #5 │ │ │ │ + rsbeq pc, pc, r8, asr #27 │ │ │ │ + strhteq ip, [pc], #-34 │ │ │ │ + rsbeq pc, pc, lr, lsr #27 │ │ │ │ + mlseq pc, r8, r2, ip @ │ │ │ │ + mlseq pc, r4, sp, pc @ │ │ │ │ + rsbeq ip, pc, lr, ror r2 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a514c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, ip, fp, asr #28 │ │ │ │ cdp 12, 11, cr4, cr0, cr11, {2} │ │ │ │ @@ -220322,18 +220322,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ @ instruction: 0xffc6f72d │ │ │ │ strb r9, [r0, r2, lsl #22] │ │ │ │ mrrc 7, 2, pc, r0, cr7 @ │ │ │ │ rsbseq r4, fp, r6, ror #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq r4, [fp], #-206 @ 0xffffff32 │ │ │ │ - ldrdeq pc, [pc], #-188 @ │ │ │ │ - rsbeq ip, pc, r8, asr #1 │ │ │ │ - strhteq pc, [pc], #-190 @ │ │ │ │ - rsbeq ip, pc, sl, lsr #1 │ │ │ │ + rsbeq pc, pc, r0, ror #23 │ │ │ │ + rsbeq ip, pc, ip, asr #1 │ │ │ │ + rsbeq pc, pc, r2, asr #23 │ │ │ │ + rsbeq ip, pc, lr, lsr #1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2252ac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe728130 │ │ │ │ @ instruction: 0xf5ad4aa4 │ │ │ │ blmi fea05428 │ │ │ │ @@ -220498,27 +220498,27 @@ │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ ... │ │ │ │ rsbseq r4, fp, r8, lsl #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r4, fp, ip, ror #23 │ │ │ │ - @ instruction: 0x0070009a │ │ │ │ - rsbeq pc, pc, r8, asr #20 │ │ │ │ - rsbeq fp, pc, r4, lsr pc @ │ │ │ │ - rsbeq pc, pc, r4, asr #19 │ │ │ │ - strhteq fp, [pc], #-224 │ │ │ │ - mlseq pc, r8, r9, pc @ │ │ │ │ - rsbeq fp, pc, r4, lsl #29 │ │ │ │ - rsbeq pc, pc, ip, asr #18 │ │ │ │ - rsbeq fp, pc, r8, lsr lr @ │ │ │ │ - rsbeq pc, pc, r2, lsr r9 @ │ │ │ │ - rsbeq fp, pc, lr, lsl lr @ │ │ │ │ - rsbeq pc, pc, r4, lsl r9 @ │ │ │ │ - rsbeq pc, pc, lr, asr lr @ │ │ │ │ + @ instruction: 0x0070009e │ │ │ │ + rsbeq pc, pc, ip, asr #20 │ │ │ │ + rsbeq fp, pc, r8, lsr pc @ │ │ │ │ + rsbeq pc, pc, r8, asr #19 │ │ │ │ + strhteq fp, [pc], #-228 │ │ │ │ + mlseq pc, ip, r9, pc @ │ │ │ │ + rsbeq fp, pc, r8, lsl #29 │ │ │ │ + rsbeq pc, pc, r0, asr r9 @ │ │ │ │ + rsbeq fp, pc, ip, lsr lr @ │ │ │ │ + rsbeq pc, pc, r6, lsr r9 @ │ │ │ │ + rsbeq fp, pc, r2, lsr #28 │ │ │ │ + rsbeq pc, pc, r8, lsl r9 @ │ │ │ │ + rsbeq pc, pc, r2, ror #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 225594 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4616b09b │ │ │ │ strmi r4, [r0], r9, lsl #21 │ │ │ │ @@ -220657,21 +220657,21 @@ │ │ │ │ svclt 0x0000e751 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbseq r4, fp, lr, lsl r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, pc, r2, ror #15 │ │ │ │ - rsbeq fp, pc, lr, asr #25 │ │ │ │ + rsbeq pc, pc, r6, ror #15 │ │ │ │ + ldrdeq fp, [pc], #-194 @ │ │ │ │ rsbseq r4, fp, r6, ror #16 │ │ │ │ - rsbeq pc, pc, r0, lsl #15 │ │ │ │ - rsbeq pc, pc, lr, lsl sp @ │ │ │ │ - rsbeq pc, pc, r8, lsl #13 │ │ │ │ - rsbeq fp, pc, r4, ror fp @ │ │ │ │ + rsbeq pc, pc, r4, lsl #15 │ │ │ │ + rsbeq pc, pc, r2, lsr #26 │ │ │ │ + rsbeq pc, pc, ip, lsl #13 │ │ │ │ + rsbeq fp, pc, r8, ror fp @ │ │ │ │ ldrdls pc, [r4], -r8 │ │ │ │ ldrd pc, [r0], -r7 │ │ │ │ @ instruction: 0x6090f8d7 │ │ │ │ ldrsbtcs pc, [r4], #-137 @ 0xffffff77 @ │ │ │ │ teqpl r8, #3522560 @ 0x35c000 │ │ │ │ @ instruction: 0xf0004596 │ │ │ │ ldmib r4, {r1, r2, r4, r5, r8, pc}^ │ │ │ │ @@ -220900,20 +220900,20 @@ │ │ │ │ svc 0x00d0f726 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ @ instruction: 0xffffa2ad │ │ │ │ - rsbeq pc, pc, ip, ror #6 │ │ │ │ - rsbeq fp, pc, r8, asr r8 @ │ │ │ │ - ldrdeq pc, [pc], #-44 @ │ │ │ │ - rsbeq fp, pc, r8, asr #15 │ │ │ │ - strhteq pc, [pc], #-46 @ │ │ │ │ - rsbeq fp, pc, sl, lsr #15 │ │ │ │ + rsbeq pc, pc, r0, ror r3 @ │ │ │ │ + rsbeq fp, pc, ip, asr r8 @ │ │ │ │ + rsbeq pc, pc, r0, ror #5 │ │ │ │ + rsbeq fp, pc, ip, asr #15 │ │ │ │ + rsbeq pc, pc, r2, asr #5 │ │ │ │ + rsbeq fp, pc, lr, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec41908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andls r6, r3, #16, 16 @ 0x100000 │ │ │ │ blx 10a7342 │ │ │ │ @@ -220934,16 +220934,16 @@ │ │ │ │ ldrbtmi r7, [r8], #-276 @ 0xfffffeec │ │ │ │ @ instruction: 0xf72d300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ffea841c │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq pc, pc, lr, lsl r2 @ │ │ │ │ - rsbeq fp, pc, sl, lsl #14 │ │ │ │ + rsbeq pc, pc, r2, lsr #4 │ │ │ │ + rsbeq fp, pc, lr, lsl #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a5c38 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r2, r2, r0, lsl #4 │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ @@ -221069,16 +221069,16 @@ │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ blvc 1226254 │ │ │ │ mrc 7, 1, lr, cr5, cr15, {6} │ │ │ │ ldrb r5, [r1, r7, asr #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq pc, pc, sl, lsl r0 @ │ │ │ │ - rsbeq fp, pc, r6, lsl #10 │ │ │ │ + rsbeq pc, pc, lr, lsl r0 @ │ │ │ │ + rsbeq fp, pc, sl, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a5e54 >::_M_default_append(unsigned int)@@Base+0x232c0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrmi fp, [sl], pc, lsl #1 │ │ │ │ @ instruction: 0x46054b99 │ │ │ │ @@ -221625,35 +221625,35 @@ │ │ │ │ ldrbtmi r7, [r8], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf72c300c │ │ │ │ ldmdami r9, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 7, cr15, [lr, #176] @ 0xb0 │ │ │ │ svclt 0x0000e783 │ │ │ │ ... │ │ │ │ - rsbseq sl, r2, sl, asr #19 │ │ │ │ - rsbeq lr, pc, r6, lsr #23 │ │ │ │ - mlseq pc, r0, r0, fp @ │ │ │ │ - rsbeq sp, pc, r0, lsl r4 @ │ │ │ │ - rsbeq sp, pc, ip, asr #7 │ │ │ │ - ldrdeq lr, [pc], #-174 @ │ │ │ │ - rsbeq sl, pc, sl, asr #31 │ │ │ │ - rsbeq lr, pc, r2, asr #21 │ │ │ │ - rsbeq sl, pc, lr, lsr #31 │ │ │ │ - rsbeq lr, pc, r4, ror #20 │ │ │ │ - rsbeq sl, pc, r0, asr pc @ │ │ │ │ - rsbeq lr, pc, r4, asr #16 │ │ │ │ - rsbeq sl, pc, r0, lsr sp @ │ │ │ │ - rsbeq lr, pc, ip, lsr #16 │ │ │ │ - rsbeq sl, pc, r8, lsl sp @ │ │ │ │ - mlseq pc, ip, r7, lr @ │ │ │ │ - rsbeq sl, pc, r8, lsl #25 │ │ │ │ - rsbeq lr, pc, r8, ror #14 │ │ │ │ - rsbeq sl, pc, r4, asr ip @ │ │ │ │ - rsbeq lr, pc, lr, asr #14 │ │ │ │ - rsbeq sl, pc, sl, lsr ip @ │ │ │ │ + rsbseq sl, r2, lr, asr #19 │ │ │ │ + rsbeq lr, pc, sl, lsr #23 │ │ │ │ + mlseq pc, r4, r0, fp @ │ │ │ │ + rsbeq sp, pc, r4, lsl r4 @ │ │ │ │ + ldrdeq sp, [pc], #-48 @ │ │ │ │ + rsbeq lr, pc, r2, ror #21 │ │ │ │ + rsbeq sl, pc, lr, asr #31 │ │ │ │ + rsbeq lr, pc, r6, asr #21 │ │ │ │ + strhteq sl, [pc], #-242 │ │ │ │ + rsbeq lr, pc, r8, ror #20 │ │ │ │ + rsbeq sl, pc, r4, asr pc @ │ │ │ │ + rsbeq lr, pc, r8, asr #16 │ │ │ │ + rsbeq sl, pc, r4, lsr sp @ │ │ │ │ + rsbeq lr, pc, r0, lsr r8 @ │ │ │ │ + rsbeq sl, pc, ip, lsl sp @ │ │ │ │ + rsbeq lr, pc, r0, lsr #15 │ │ │ │ + rsbeq sl, pc, ip, lsl #25 │ │ │ │ + rsbeq lr, pc, ip, ror #14 │ │ │ │ + rsbeq sl, pc, r8, asr ip @ │ │ │ │ + rsbeq lr, pc, r2, asr r7 @ │ │ │ │ + rsbeq sl, pc, lr, lsr ip @ │ │ │ │ strtmi r9, [r2], -sl, lsl #18 │ │ │ │ @ instruction: 0xf0494628 │ │ │ │ ldc 6, cr15, [r4, #756] @ 0x2f4 │ │ │ │ vldr d5, [pc, #128] @ eb328 │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr}^ │ │ │ │ blpl 1266b70 │ │ │ │ blpl ff2e6d84 │ │ │ │ @@ -221710,20 +221710,20 @@ │ │ │ │ @ instruction: 0xf72c300c │ │ │ │ stmdami fp, {r0, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 7, cr15, [r4], #176 @ 0xb0 │ │ │ │ @ instruction: 0xf726e6d9 │ │ │ │ svclt 0x0000e970 │ │ │ │ ... │ │ │ │ - rsbeq lr, pc, lr, lsr #12 │ │ │ │ - rsbeq sl, pc, sl, lsl fp @ │ │ │ │ - rsbeq lr, pc, r4, lsl r6 @ │ │ │ │ - rsbeq sl, pc, r0, lsl #22 │ │ │ │ - strdeq lr, [pc], #-90 @ │ │ │ │ - rsbeq sl, pc, r6, ror #21 │ │ │ │ + rsbeq lr, pc, r2, lsr r6 @ │ │ │ │ + rsbeq sl, pc, lr, lsl fp @ │ │ │ │ + rsbeq lr, pc, r8, lsl r6 @ │ │ │ │ + rsbeq sl, pc, r4, lsl #22 │ │ │ │ + strdeq lr, [pc], #-94 @ │ │ │ │ + rsbeq sl, pc, sl, ror #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0x5090f8d1 │ │ │ │ strmi fp, [r8], r5, lsl #1 │ │ │ │ bcs fcbe8 │ │ │ │ @@ -221818,26 +221818,26 @@ │ │ │ │ ldmdami r0, {r0, r2, r3, r6, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 14291ee │ │ │ │ stmdbls r3, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf72c4478 │ │ │ │ blls 1ea564 │ │ │ │ svclt 0x0000e7ae │ │ │ │ - rsbeq lr, pc, r8, lsl r7 @ │ │ │ │ - mlseq pc, ip, r6, lr @ │ │ │ │ - rsbeq lr, pc, r0, ror #9 │ │ │ │ - rsbeq sl, pc, ip, asr #19 │ │ │ │ - rsbeq lr, pc, r4, asr #9 │ │ │ │ - strhteq sl, [pc], #-144 │ │ │ │ - rsbeq lr, pc, r0, lsr #9 │ │ │ │ - rsbeq sl, pc, ip, lsl #19 │ │ │ │ - rsbeq lr, pc, r4, ror #8 │ │ │ │ - rsbeq sl, pc, r0, asr r9 @ │ │ │ │ - rsbeq lr, pc, r0, asr #8 │ │ │ │ - rsbeq sl, pc, ip, lsr #18 │ │ │ │ + rsbeq lr, pc, ip, lsl r7 @ │ │ │ │ + rsbeq lr, pc, r0, lsr #13 │ │ │ │ + rsbeq lr, pc, r4, ror #9 │ │ │ │ + ldrdeq sl, [pc], #-144 @ │ │ │ │ + rsbeq lr, pc, r8, asr #9 │ │ │ │ + strhteq sl, [pc], #-148 │ │ │ │ + rsbeq lr, pc, r4, lsr #9 │ │ │ │ + mlseq pc, r0, r9, sl @ │ │ │ │ + rsbeq lr, pc, r8, ror #8 │ │ │ │ + rsbeq sl, pc, r4, asr r9 @ │ │ │ │ + rsbeq lr, pc, r4, asr #8 │ │ │ │ + rsbeq sl, pc, r0, lsr r9 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r7], -r4, lsl #1 │ │ │ │ strmi r2, [r5], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff460e │ │ │ │ @@ -221883,20 +221883,20 @@ │ │ │ │ ldrbtmi r7, [r8], #-504 @ 0xfffffe08 │ │ │ │ @ instruction: 0xf72c300c │ │ │ │ stmdami r9, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe2a92fa │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq lr, pc, r2, asr #10 │ │ │ │ - rsbeq lr, pc, lr, lsl r5 @ │ │ │ │ - rsbeq lr, pc, r8, asr r3 @ │ │ │ │ - rsbeq sl, pc, r4, asr #16 │ │ │ │ - rsbeq lr, pc, lr, lsr r3 @ │ │ │ │ - rsbeq sl, pc, sl, lsr #16 │ │ │ │ + rsbeq lr, pc, r6, asr #10 │ │ │ │ + rsbeq lr, pc, r2, lsr #10 │ │ │ │ + rsbeq lr, pc, ip, asr r3 @ │ │ │ │ + rsbeq sl, pc, r8, asr #16 │ │ │ │ + rsbeq lr, pc, r2, asr #6 │ │ │ │ + rsbeq sl, pc, lr, lsr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi fe23ced4 │ │ │ │ blmi fe23d0e0 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -222029,27 +222029,27 @@ │ │ │ │ @ instruction: 0xf9aaf72c │ │ │ │ @ instruction: 0x46314811 │ │ │ │ @ instruction: 0xf72c4478 │ │ │ │ ldr pc, [r7, -r5, ror #20] │ │ │ │ cdp 7, 15, cr15, cr0, cr5, {1} │ │ │ │ @ instruction: 0x007b3390 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, pc, sl, asr #5 │ │ │ │ - strhteq sl, [pc], #-118 │ │ │ │ + rsbeq lr, pc, lr, asr #5 │ │ │ │ + strhteq sl, [pc], #-122 │ │ │ │ rsbseq r3, fp, r0, asr r3 │ │ │ │ - rsbeq lr, pc, ip, ror #3 │ │ │ │ - ldrdeq sl, [pc], #-104 @ │ │ │ │ - mlseq pc, r8, r1, lr @ │ │ │ │ - rsbeq sl, pc, r4, lsl #13 │ │ │ │ - rsbeq lr, pc, r2, asr #2 │ │ │ │ - rsbeq sl, pc, lr, lsr #12 │ │ │ │ - rsbeq lr, pc, sl, lsl r1 @ │ │ │ │ - rsbeq sl, pc, r6, lsl #12 │ │ │ │ - strdeq lr, [pc], #-12 @ │ │ │ │ - rsbeq sl, pc, r8, ror #11 │ │ │ │ + strdeq lr, [pc], #-16 @ │ │ │ │ + ldrdeq sl, [pc], #-108 @ │ │ │ │ + mlseq pc, ip, r1, lr @ │ │ │ │ + rsbeq sl, pc, r8, lsl #13 │ │ │ │ + rsbeq lr, pc, r6, asr #2 │ │ │ │ + rsbeq sl, pc, r2, lsr r6 @ │ │ │ │ + rsbeq lr, pc, lr, lsl r1 @ │ │ │ │ + rsbeq sl, pc, sl, lsl #12 │ │ │ │ + rsbeq lr, pc, r0, lsl #2 │ │ │ │ + rsbeq sl, pc, ip, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r6], -r7, lsl #1 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ strmi pc, [r4], -r1, asr #29 │ │ │ │ @@ -222199,31 +222199,31 @@ │ │ │ │ vtst.8 d20, d2, d5 │ │ │ │ ldrbtmi r3, [r8], #-350 @ 0xfffffea2 │ │ │ │ @ instruction: 0xf72c300c │ │ │ │ ldmdami r3, {r0, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf90cf72c │ │ │ │ svclt 0x0000e7b3 │ │ │ │ - rsbeq lr, pc, r2, lsl #1 │ │ │ │ - rsbeq sl, pc, lr, ror #10 │ │ │ │ - rsbeq lr, pc, sl, asr #3 │ │ │ │ - rsbeq lr, pc, lr, ror #1 │ │ │ │ - rsbeq lr, pc, ip, lsl #10 │ │ │ │ - strdeq sp, [pc], #-236 @ │ │ │ │ - rsbeq sl, pc, r8, ror #7 │ │ │ │ - rsbeq sp, pc, r0, ror #29 │ │ │ │ - rsbeq sl, pc, ip, asr #7 │ │ │ │ - rsbeq sp, pc, r6, asr #29 │ │ │ │ - strhteq sl, [pc], #-50 │ │ │ │ - rsbeq sp, pc, r2, lsl #29 │ │ │ │ - rsbeq sl, pc, lr, ror #6 │ │ │ │ - rsbeq sp, pc, r6, ror #28 │ │ │ │ - rsbeq sl, pc, r2, asr r3 @ │ │ │ │ - rsbeq sp, pc, sl, asr #28 │ │ │ │ - rsbeq sl, pc, r6, lsr r3 @ │ │ │ │ + rsbeq lr, pc, r6, lsl #1 │ │ │ │ + rsbeq sl, pc, r2, ror r5 @ │ │ │ │ + rsbeq lr, pc, lr, asr #3 │ │ │ │ + strdeq lr, [pc], #-2 @ │ │ │ │ + rsbeq lr, pc, r0, lsl r5 @ │ │ │ │ + rsbeq sp, pc, r0, lsl #30 │ │ │ │ + rsbeq sl, pc, ip, ror #7 │ │ │ │ + rsbeq sp, pc, r4, ror #29 │ │ │ │ + ldrdeq sl, [pc], #-48 @ │ │ │ │ + rsbeq sp, pc, sl, asr #29 │ │ │ │ + strhteq sl, [pc], #-54 │ │ │ │ + rsbeq sp, pc, r6, lsl #29 │ │ │ │ + rsbeq sl, pc, r2, ror r3 @ │ │ │ │ + rsbeq sp, pc, sl, ror #28 │ │ │ │ + rsbeq sl, pc, r6, asr r3 @ │ │ │ │ + rsbeq sp, pc, lr, asr #28 │ │ │ │ + rsbeq sl, pc, sl, lsr r3 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 1ffd3f0 │ │ │ │ addlt r4, r7, ip, ror fp │ │ │ │ @ instruction: 0x4604447a │ │ │ │ @@ -222347,27 +222347,27 @@ │ │ │ │ ldmdami r2, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffeaf72b │ │ │ │ @ instruction: 0xf725e729 │ │ │ │ svclt 0x0000ec76 │ │ │ │ rsbseq r2, fp, r4, ror lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq sp, [pc], #-208 │ │ │ │ - mlseq pc, ip, r2, sl @ │ │ │ │ + strhteq sp, [pc], #-212 │ │ │ │ + rsbeq sl, pc, r0, lsr #5 │ │ │ │ rsbseq r2, fp, r6, lsr lr │ │ │ │ - rsbeq sp, pc, ip, ror #25 │ │ │ │ - ldrdeq sl, [pc], #-24 @ │ │ │ │ - mlseq pc, r6, ip, sp @ │ │ │ │ - rsbeq sl, pc, r2, lsl #3 │ │ │ │ - rsbeq sp, pc, sl, asr #24 │ │ │ │ - rsbeq sl, pc, r6, lsr r1 @ │ │ │ │ - rsbeq sp, pc, r2, lsr #24 │ │ │ │ - rsbeq sl, pc, lr, lsl #2 │ │ │ │ - rsbeq sp, pc, r6, lsl #24 │ │ │ │ - strdeq sl, [pc], #-2 @ │ │ │ │ + strdeq sp, [pc], #-192 @ │ │ │ │ + ldrdeq sl, [pc], #-28 @ │ │ │ │ + mlseq pc, sl, ip, sp @ │ │ │ │ + rsbeq sl, pc, r6, lsl #3 │ │ │ │ + rsbeq sp, pc, lr, asr #24 │ │ │ │ + rsbeq sl, pc, sl, lsr r1 @ │ │ │ │ + rsbeq sp, pc, r6, lsr #24 │ │ │ │ + rsbeq sl, pc, r2, lsl r1 @ │ │ │ │ + rsbeq sp, pc, sl, lsl #24 │ │ │ │ + strdeq sl, [pc], #-6 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec42fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ andls r4, r1, #13631488 @ 0xd00000 │ │ │ │ @ instruction: 0xffdcf307 │ │ │ │ @@ -222424,22 +222424,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ @ instruction: 0xf72b300c │ │ │ │ stmdami fp, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2304 @ 0xfffff700 │ │ │ │ @ instruction: 0xff4cf72b │ │ │ │ ldrmi r9, [r8], -r0, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbeq sp, pc, r2, ror fp @ │ │ │ │ - rsbeq sl, pc, lr, asr r0 @ │ │ │ │ - rsbeq sp, pc, r2, lsl fp @ │ │ │ │ - strdeq r9, [pc], #-254 @ │ │ │ │ - rsbeq sp, pc, r8, ror #21 │ │ │ │ - ldrdeq r9, [pc], #-244 @ │ │ │ │ - rsbeq sp, pc, sl, asr #21 │ │ │ │ - strhteq r9, [pc], #-246 │ │ │ │ + rsbeq sp, pc, r6, ror fp @ │ │ │ │ + rsbeq sl, pc, r2, rrx │ │ │ │ + rsbeq sp, pc, r6, lsl fp @ │ │ │ │ + rsbeq sl, pc, r2 │ │ │ │ + rsbeq sp, pc, ip, ror #21 │ │ │ │ + ldrdeq r9, [pc], #-248 @ │ │ │ │ + rsbeq sp, pc, lr, asr #21 │ │ │ │ + strhteq r9, [pc], #-250 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a73a4 >::_M_default_append(unsigned int)@@Base+0x24810> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf1b22700 │ │ │ │ andsvs r0, pc, r0, lsl #16 │ │ │ │ @@ -222519,16 +222519,16 @@ │ │ │ │ @ instruction: 0xf04f8b06 │ │ │ │ ldrbmi r0, [r8], -r1, lsl #22 │ │ │ │ svchi 0x00f8e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq sp, pc, lr, ror r9 @ │ │ │ │ - rsbeq r9, pc, sl, ror #28 │ │ │ │ + rsbeq sp, pc, r2, lsl #19 │ │ │ │ + rsbeq r9, pc, lr, ror #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec43254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r0, lsr #31 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ stmib sp, {r2, r3, r9, sl, lr}^ │ │ │ │ bmi 1fb8878 │ │ │ │ @@ -222654,27 +222654,27 @@ │ │ │ │ @ instruction: 0x46214812 │ │ │ │ @ instruction: 0xf72b4478 │ │ │ │ strb pc, [r7, -r3, lsl #27] @ │ │ │ │ b 4a9ee8 │ │ │ │ rsbseq r2, fp, r6, lsr #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r2, fp, ip, lsr #18 │ │ │ │ - rsbeq sp, pc, r2, lsl #16 │ │ │ │ - rsbeq r9, pc, lr, ror #25 │ │ │ │ - ldrdeq sp, [pc], #-116 @ │ │ │ │ - rsbeq r9, pc, r0, asr #25 │ │ │ │ - mlseq pc, lr, r7, sp @ │ │ │ │ - rsbeq r9, pc, sl, lsl #25 │ │ │ │ + rsbeq sp, pc, r6, lsl #16 │ │ │ │ + strdeq r9, [pc], #-194 @ │ │ │ │ + ldrdeq sp, [pc], #-120 @ │ │ │ │ + rsbeq r9, pc, r4, asr #25 │ │ │ │ + rsbeq sp, pc, r2, lsr #15 │ │ │ │ + rsbeq r9, pc, lr, lsl #25 │ │ │ │ @ instruction: 0xffff798d │ │ │ │ @ instruction: 0xffff7965 │ │ │ │ @ instruction: 0xffff7953 │ │ │ │ - rsbeq sp, pc, r2, asr r7 @ │ │ │ │ - rsbeq r9, pc, lr, lsr ip @ │ │ │ │ - rsbeq sp, pc, r8, lsr r7 @ │ │ │ │ - rsbeq r9, pc, r4, lsr #24 │ │ │ │ + rsbeq sp, pc, r6, asr r7 @ │ │ │ │ + rsbeq r9, pc, r2, asr #24 │ │ │ │ + rsbeq sp, pc, ip, lsr r7 @ │ │ │ │ + rsbeq r9, pc, r8, lsr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 227754 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ cdpne 0, 1, cr11, cr6, cr5, {4} │ │ │ │ ldrdhi pc, [r8], #-141 @ 0xffffff73 │ │ │ │ @@ -222852,16 +222852,16 @@ │ │ │ │ stmdals r3, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ msrvc CPSR_fsxc, pc, asr #8 │ │ │ │ blx e2a21a │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ blx ffd2a222 │ │ │ │ strb r9, [r3, r2, lsl #22] │ │ │ │ @ instruction: 0xffff8e57 │ │ │ │ - rsbeq sp, pc, sl, lsr #8 │ │ │ │ - rsbeq r9, pc, r2, lsl r9 @ │ │ │ │ + rsbeq sp, pc, lr, lsr #8 │ │ │ │ + rsbeq r9, pc, r6, lsl r9 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a7a44 >::_M_default_append(unsigned int)@@Base+0x24eb0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 52a8c8 │ │ │ │ ldcmi 2, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ ssatmi pc, #29, pc, asr #17 @ │ │ │ │ @@ -223295,33 +223295,33 @@ │ │ │ │ mrcge 6, 3, APSR_nzcv, cr11, cr15, {5} │ │ │ │ str r6, [r9, r8, ror #16]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ rsbseq r2, fp, ip, ror #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq r2, [fp], #-54 @ 0xffffffca │ │ │ │ - rsbeq sp, pc, r0, lsl #9 │ │ │ │ - strdeq sp, [pc], #-28 @ │ │ │ │ - rsbeq r9, pc, r6, ror #13 │ │ │ │ - strhteq sp, [pc], #-26 │ │ │ │ - rsbeq r9, pc, r4, lsr #13 │ │ │ │ - ldrdeq r5, [pc], #-216 @ │ │ │ │ - rsbeq sp, pc, lr, lsl #6 │ │ │ │ - rsbeq sp, pc, lr, ror #2 │ │ │ │ - rsbeq r9, pc, r8, asr r6 @ │ │ │ │ - rsbeq sp, pc, sl, lsr r1 @ │ │ │ │ - rsbeq r9, pc, r4, lsr #12 │ │ │ │ - rsbeq sp, pc, sl, asr r0 @ │ │ │ │ - rsbeq r9, pc, ip, asr #10 │ │ │ │ - rsbeq r5, pc, ip, asr #24 │ │ │ │ - ldrdeq sp, [pc], #-88 @ │ │ │ │ - rsbeq ip, pc, r2, lsr lr @ │ │ │ │ - rsbeq r9, pc, r6, lsr #6 │ │ │ │ - rsbeq ip, pc, r4, ror #26 │ │ │ │ - rsbeq r9, pc, r8, asr r2 @ │ │ │ │ + rsbeq sp, pc, r4, lsl #9 │ │ │ │ + rsbeq sp, pc, r0, lsl #4 │ │ │ │ + rsbeq r9, pc, sl, ror #13 │ │ │ │ + strhteq sp, [pc], #-30 │ │ │ │ + rsbeq r9, pc, r8, lsr #13 │ │ │ │ + ldrdeq r5, [pc], #-220 @ │ │ │ │ + rsbeq sp, pc, r2, lsl r3 @ │ │ │ │ + rsbeq sp, pc, r2, ror r1 @ │ │ │ │ + rsbeq r9, pc, ip, asr r6 @ │ │ │ │ + rsbeq sp, pc, lr, lsr r1 @ │ │ │ │ + rsbeq r9, pc, r8, lsr #12 │ │ │ │ + rsbeq sp, pc, lr, asr r0 @ │ │ │ │ + rsbeq r9, pc, r0, asr r5 @ │ │ │ │ + rsbeq r5, pc, r0, asr ip @ │ │ │ │ + ldrdeq sp, [pc], #-92 @ │ │ │ │ + rsbeq ip, pc, r6, lsr lr @ │ │ │ │ + rsbeq r9, pc, sl, lsr #6 │ │ │ │ + rsbeq ip, pc, r8, ror #26 │ │ │ │ + rsbeq r9, pc, ip, asr r2 @ │ │ │ │ stmdavs r0, {r3, r8, fp, sp, lr} │ │ │ │ adcsmi r6, r0, #0, 16 │ │ │ │ svcge 0x007ff47f │ │ │ │ tstls sp, r8, lsl #12 │ │ │ │ cdp2 0, 1, cr15, cr14, cr3, {5} │ │ │ │ blvc 1287a8 │ │ │ │ @ instruction: 0xeeb4991d │ │ │ │ @@ -223417,24 +223417,24 @@ │ │ │ │ @ instruction: 0xf72a300c │ │ │ │ stmdami lr, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf72a4478 │ │ │ │ @ instruction: 0xf04fff87 │ │ │ │ @ instruction: 0xf7ff32ff │ │ │ │ svclt 0x0000bbe2 │ │ │ │ - strhteq ip, [pc], #-188 │ │ │ │ - rsbeq r9, pc, r8, lsr #1 │ │ │ │ - mlseq pc, lr, fp, ip @ │ │ │ │ - rsbeq r9, pc, sl, lsl #1 │ │ │ │ - rsbeq ip, pc, r0, lsl #23 │ │ │ │ - rsbeq r9, pc, ip, rrx │ │ │ │ - rsbeq ip, pc, r2, ror #22 │ │ │ │ - rsbeq r9, pc, lr, asr #32 │ │ │ │ - rsbeq ip, pc, r2, asr #22 │ │ │ │ - rsbeq r9, pc, ip, lsr #32 │ │ │ │ + rsbeq ip, pc, r0, asr #23 │ │ │ │ + rsbeq r9, pc, ip, lsr #1 │ │ │ │ + rsbeq ip, pc, r2, lsr #23 │ │ │ │ + rsbeq r9, pc, lr, lsl #1 │ │ │ │ + rsbeq ip, pc, r4, lsl #23 │ │ │ │ + rsbeq r9, pc, r0, ror r0 @ │ │ │ │ + rsbeq ip, pc, r6, ror #22 │ │ │ │ + rsbeq r9, pc, r2, asr r0 @ │ │ │ │ + rsbeq ip, pc, r6, asr #22 │ │ │ │ + rsbeq r9, pc, r0, lsr r0 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec44080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ strmi lr, [lr], -r4, ror #1 │ │ │ │ ldrdgt pc, [r0], #143 @ 0x8f @ │ │ │ │ ldrbtmi fp, [lr], #135 @ 0x87 │ │ │ │ @@ -223491,19 +223491,19 @@ │ │ │ │ @ instruction: 0xf72a4620 │ │ │ │ blls 1acb48 │ │ │ │ @ instruction: 0xf724e7a6 │ │ │ │ svclt 0x0000eb84 │ │ │ │ rsbseq r1, fp, lr, ror fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r1, fp, r8, asr fp │ │ │ │ - rsbeq ip, pc, r0, ror sl @ │ │ │ │ - rsbeq r8, pc, ip, asr pc @ │ │ │ │ + rsbeq ip, pc, r4, ror sl @ │ │ │ │ + rsbeq r8, pc, r0, ror #30 │ │ │ │ @ instruction: 0xffff8467 │ │ │ │ - rsbeq ip, pc, ip, lsr sl @ │ │ │ │ - rsbeq r8, pc, r4, lsr #30 │ │ │ │ + rsbeq ip, pc, r0, asr #20 │ │ │ │ + rsbeq r8, pc, r8, lsr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 32844c >::_M_default_append(unsigned int)@@Base+0xa58b8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 9, cr15, cr8, cr12, {6} │ │ │ │ ldmdbmi sl!, {r0, r1, r3, r7, r9, sl, lr}^ │ │ │ │ blmi 1f7ea0c │ │ │ │ @@ -223625,24 +223625,24 @@ │ │ │ │ ldrls sl, [r5, -r2, asr #22] │ │ │ │ blge 1051db8 │ │ │ │ subge pc, r4, sp, asr #17 │ │ │ │ adds r9, pc, r0, lsl r3 @ │ │ │ │ ... │ │ │ │ rsbseq r1, fp, r8, ror #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq pc, r0, r9, ip @ │ │ │ │ - rsbeq r8, pc, ip, ror lr @ │ │ │ │ + mlseq pc, r4, r9, ip @ │ │ │ │ + rsbeq r8, pc, r0, lsl #29 │ │ │ │ rsbseq r1, fp, r6, lsl sl │ │ │ │ - rsbeq ip, pc, r8, lsr r9 @ │ │ │ │ - rsbeq r8, pc, r4, lsr #28 │ │ │ │ - rsbeq ip, pc, sl, asr sl @ │ │ │ │ - rsbeq ip, pc, ip, asr r8 @ │ │ │ │ - rsbeq r8, pc, r8, asr #26 │ │ │ │ - rsbeq ip, pc, r2, asr #16 │ │ │ │ - rsbeq r8, pc, lr, lsr #26 │ │ │ │ + rsbeq ip, pc, ip, lsr r9 @ │ │ │ │ + rsbeq r8, pc, r8, lsr #28 │ │ │ │ + rsbeq ip, pc, lr, asr sl @ │ │ │ │ + rsbeq ip, pc, r0, ror #16 │ │ │ │ + rsbeq r8, pc, ip, asr #26 │ │ │ │ + rsbeq ip, pc, r6, asr #16 │ │ │ │ + rsbeq r8, pc, r2, lsr sp @ │ │ │ │ blcs 307ecc >::_M_default_append(unsigned int)@@Base+0x85338> │ │ │ │ @ instruction: 0xf104bf08 │ │ │ │ ldrshtle r3, [r5], #-79 @ 0xffffffb1 │ │ │ │ adcsmi r9, r3, #12, 22 @ 0x3000 │ │ │ │ adcshi pc, r7, r0 │ │ │ │ ldrdcs lr, [r4, -r0] │ │ │ │ @ instruction: 0x46282318 │ │ │ │ @@ -223894,23 +223894,23 @@ │ │ │ │ stmdbls fp, {r0, r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf72a4478 │ │ │ │ svcls 0x000bfbcf │ │ │ │ ssatmi lr, #1, sp, lsl #10 │ │ │ │ svclt 0x0000e568 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq ip, pc, r6, ror #12 │ │ │ │ - rsbeq r8, pc, r2, asr fp @ │ │ │ │ - rsbeq ip, pc, sl, asr #12 │ │ │ │ - rsbeq r8, pc, r6, lsr fp @ │ │ │ │ - rsbeq ip, pc, r4, lsr r6 @ │ │ │ │ - rsbeq ip, pc, ip, lsl #9 │ │ │ │ - rsbeq r8, pc, lr, ror r9 @ │ │ │ │ - ldrdeq ip, [pc], #-48 @ │ │ │ │ - strhteq r8, [pc], #-140 │ │ │ │ + rsbeq ip, pc, sl, ror #12 │ │ │ │ + rsbeq r8, pc, r6, asr fp @ │ │ │ │ + rsbeq ip, pc, lr, asr #12 │ │ │ │ + rsbeq r8, pc, sl, lsr fp @ │ │ │ │ + rsbeq ip, pc, r8, lsr r6 @ │ │ │ │ + mlseq pc, r0, r4, ip @ │ │ │ │ + rsbeq r8, pc, r2, lsl #19 │ │ │ │ + ldrdeq ip, [pc], #-52 @ │ │ │ │ + rsbeq r8, pc, r0, asr #17 │ │ │ │ blcs 1878c0 │ │ │ │ mcrge 4, 1, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0xa010f8d6 │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ addmi r6, r1, #0, 16 │ │ │ │ mcrge 4, 1, pc, cr7, cr15, {3} @ │ │ │ │ ldrdeq pc, [r4], -sl │ │ │ │ @@ -224097,28 +224097,28 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf978f72a │ │ │ │ stmdbls fp, {r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf72a4478 │ │ │ │ svcls 0x000bfa33 │ │ │ │ bllt fe16b8f0 │ │ │ │ ... │ │ │ │ - rsbeq ip, pc, ip, lsr #4 │ │ │ │ - rsbeq r8, pc, r8, lsl r7 @ │ │ │ │ - rsbeq ip, pc, r4, lsl r2 @ │ │ │ │ - rsbeq r8, pc, r0, lsl #14 │ │ │ │ - rsbeq ip, pc, r2, ror r3 @ │ │ │ │ - rsbeq ip, pc, sl, asr #3 │ │ │ │ - strhteq r8, [pc], #-108 │ │ │ │ - rsbeq ip, pc, r4, lsl #5 │ │ │ │ - ldrdeq ip, [pc], #-12 @ │ │ │ │ - rsbeq r8, pc, lr, asr #11 │ │ │ │ - strhteq ip, [pc], #-8 │ │ │ │ - rsbeq r8, pc, r4, lsr #11 │ │ │ │ - mlseq pc, r8, r0, ip @ │ │ │ │ - rsbeq r8, pc, r4, lsl #11 │ │ │ │ + rsbeq ip, pc, r0, lsr r2 @ │ │ │ │ + rsbeq r8, pc, ip, lsl r7 @ │ │ │ │ + rsbeq ip, pc, r8, lsl r2 @ │ │ │ │ + rsbeq r8, pc, r4, lsl #14 │ │ │ │ + rsbeq ip, pc, r6, ror r3 @ │ │ │ │ + rsbeq ip, pc, lr, asr #3 │ │ │ │ + rsbeq r8, pc, r0, asr #13 │ │ │ │ + rsbeq ip, pc, r8, lsl #5 │ │ │ │ + rsbeq ip, pc, r0, ror #1 │ │ │ │ + ldrdeq r8, [pc], #-82 @ │ │ │ │ + strhteq ip, [pc], #-12 │ │ │ │ + rsbeq r8, pc, r8, lsr #11 │ │ │ │ + mlseq pc, ip, r0, ip @ │ │ │ │ + rsbeq r8, pc, r8, lsl #11 │ │ │ │ ldcls 6, cr4, [r2], {62} @ 0x3e │ │ │ │ @ instruction: 0xf8dd464f │ │ │ │ @ instruction: 0x46309050 │ │ │ │ blx 14a9bea │ │ │ │ @ instruction: 0x46599b11 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf8930b3e │ │ │ │ @@ -224344,34 +224344,34 @@ │ │ │ │ ldmdami sl, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2315 @ 0xfffff6f5 │ │ │ │ @ instruction: 0xf846f72a │ │ │ │ @ instruction: 0xf7ff9f0b │ │ │ │ @ instruction: 0x4631b994 │ │ │ │ bllt 5ebcd0 │ │ │ │ ... │ │ │ │ - rsbeq fp, pc, sl, lsr #29 │ │ │ │ - mlseq pc, r6, r3, r8 @ │ │ │ │ - rsbeq ip, pc, lr │ │ │ │ - rsbeq fp, pc, r2, lsl lr @ │ │ │ │ - strdeq r8, [pc], #-46 @ │ │ │ │ - strhteq fp, [pc], #-208 │ │ │ │ - mlseq pc, ip, r2, r8 @ │ │ │ │ - rsbeq fp, pc, sl, lsl #30 │ │ │ │ - rsbeq fp, pc, r2, ror #26 │ │ │ │ - rsbeq r8, pc, r4, asr r2 @ │ │ │ │ - rsbeq fp, pc, lr, lsr sp @ │ │ │ │ - rsbeq r8, pc, sl, lsr #4 │ │ │ │ - rsbeq fp, pc, lr, lsl sp @ │ │ │ │ - rsbeq r8, pc, sl, lsl #4 │ │ │ │ - strdeq fp, [pc], #-206 @ │ │ │ │ - rsbeq r8, pc, sl, ror #3 │ │ │ │ - ldrdeq fp, [pc], #-206 @ │ │ │ │ - rsbeq r8, pc, sl, asr #3 │ │ │ │ - strhteq fp, [pc], #-206 │ │ │ │ - rsbeq r8, pc, sl, lsr #3 │ │ │ │ + rsbeq fp, pc, lr, lsr #29 │ │ │ │ + mlseq pc, sl, r3, r8 @ │ │ │ │ + rsbeq ip, pc, r2, lsl r0 @ │ │ │ │ + rsbeq fp, pc, r6, lsl lr @ │ │ │ │ + rsbeq r8, pc, r2, lsl #6 │ │ │ │ + strhteq fp, [pc], #-212 │ │ │ │ + rsbeq r8, pc, r0, lsr #5 │ │ │ │ + rsbeq fp, pc, lr, lsl #30 │ │ │ │ + rsbeq fp, pc, r6, ror #26 │ │ │ │ + rsbeq r8, pc, r8, asr r2 @ │ │ │ │ + rsbeq fp, pc, r2, asr #26 │ │ │ │ + rsbeq r8, pc, lr, lsr #4 │ │ │ │ + rsbeq fp, pc, r2, lsr #26 │ │ │ │ + rsbeq r8, pc, lr, lsl #4 │ │ │ │ + rsbeq fp, pc, r2, lsl #26 │ │ │ │ + rsbeq r8, pc, lr, ror #3 │ │ │ │ + rsbeq fp, pc, r2, ror #25 │ │ │ │ + rsbeq r8, pc, lr, asr #3 │ │ │ │ + rsbeq fp, pc, r2, asr #25 │ │ │ │ + rsbeq r8, pc, lr, lsr #3 │ │ │ │ @ instruction: 0x46309b30 │ │ │ │ strcs r9, [r0, -r1, lsr #6] │ │ │ │ tstls fp, #38912 @ 0x9800 │ │ │ │ ldrvc lr, [r7, -sp, asr #19]! │ │ │ │ @ instruction: 0xf0a99739 │ │ │ │ ldmdbvs r3!, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmvs r3!, {r1, r4, r8, r9, ip, pc} │ │ │ │ @@ -224640,19 +224640,19 @@ │ │ │ │ blls 58f658 │ │ │ │ beq 12a2a4 │ │ │ │ stmdami r2!, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ tstls r6, #91 @ 0x5b │ │ │ │ @ instruction: 0x9320ab42 │ │ │ │ tstls sl, #59392 @ 0xe800 │ │ │ │ svclt 0x0000e010 │ │ │ │ - rsbeq fp, pc, ip, lsr #27 │ │ │ │ - rsbeq fp, pc, r8, ror #21 │ │ │ │ - rsbeq fp, pc, r8, asr #20 │ │ │ │ + strhteq fp, [pc], #-208 │ │ │ │ + rsbeq fp, pc, ip, ror #21 │ │ │ │ + rsbeq fp, pc, ip, asr #20 │ │ │ │ @ instruction: 0xffff5ae7 │ │ │ │ - rsbeq fp, pc, r8, lsr #19 │ │ │ │ + rsbeq fp, pc, ip, lsr #19 │ │ │ │ @ instruction: 0xf10a9b16 │ │ │ │ ldrbmi r0, [r3, #-2561] @ 0xfffff5ff │ │ │ │ svcge 0x0033f43f │ │ │ │ @ instruction: 0xeeb79b28 │ │ │ │ bls accda4 │ │ │ │ b 14bfa48 │ │ │ │ stc 7, cr0, [r3, #808] @ 0x328 │ │ │ │ @@ -225082,46 +225082,46 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9c0f729 │ │ │ │ ldrtmi r4, [r9], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7294478 │ │ │ │ @ instruction: 0xf7fefa7b │ │ │ │ svclt 0x0000bf7c │ │ │ │ ... │ │ │ │ - mlseq pc, r0, r4, fp @ │ │ │ │ - rsbeq r7, pc, sl, ror r9 @ │ │ │ │ - rsbeq fp, pc, r2, ror r4 @ │ │ │ │ - rsbeq r7, pc, ip, asr r9 @ │ │ │ │ - rsbeq fp, pc, r4, asr r4 @ │ │ │ │ - rsbeq r7, pc, lr, lsr r9 @ │ │ │ │ - rsbeq fp, pc, lr, lsr #6 │ │ │ │ - rsbeq r7, pc, sl, lsl r8 @ │ │ │ │ - rsbeq fp, pc, r6, lsl r3 @ │ │ │ │ - rsbeq r7, pc, r2, lsl #16 │ │ │ │ - strdeq fp, [pc], #-44 @ │ │ │ │ - rsbeq r7, pc, r8, ror #15 │ │ │ │ - rsbeq fp, pc, ip, asr #5 │ │ │ │ - strhteq r7, [pc], #-120 │ │ │ │ - mlseq pc, r8, r2, fp @ │ │ │ │ - rsbeq r7, pc, r4, lsl #15 │ │ │ │ - rsbeq fp, pc, r4, lsr #4 │ │ │ │ - rsbeq r7, pc, r0, lsl r7 @ │ │ │ │ - rsbeq fp, pc, r4, lsl #4 │ │ │ │ - strdeq r7, [pc], #-96 @ │ │ │ │ - rsbeq fp, pc, r4, ror #3 │ │ │ │ - ldrdeq r7, [pc], #-96 @ │ │ │ │ - rsbeq fp, pc, r4, asr #3 │ │ │ │ - strhteq r7, [pc], #-96 │ │ │ │ - rsbeq fp, pc, r4, lsr #3 │ │ │ │ - mlseq pc, r0, r6, r7 @ │ │ │ │ - rsbeq fp, pc, r2, lsl #3 │ │ │ │ - rsbeq r7, pc, lr, ror #12 │ │ │ │ - rsbeq fp, pc, r0, ror #2 │ │ │ │ - rsbeq r7, pc, ip, asr #12 │ │ │ │ - rsbeq fp, pc, r8, lsr #2 │ │ │ │ - rsbeq r7, pc, r4, lsl r6 @ │ │ │ │ + mlseq pc, r4, r4, fp @ │ │ │ │ + rsbeq r7, pc, lr, ror r9 @ │ │ │ │ + rsbeq fp, pc, r6, ror r4 @ │ │ │ │ + rsbeq r7, pc, r0, ror #18 │ │ │ │ + rsbeq fp, pc, r8, asr r4 @ │ │ │ │ + rsbeq r7, pc, r2, asr #18 │ │ │ │ + rsbeq fp, pc, r2, lsr r3 @ │ │ │ │ + rsbeq r7, pc, lr, lsl r8 @ │ │ │ │ + rsbeq fp, pc, sl, lsl r3 @ │ │ │ │ + rsbeq r7, pc, r6, lsl #16 │ │ │ │ + rsbeq fp, pc, r0, lsl #6 │ │ │ │ + rsbeq r7, pc, ip, ror #15 │ │ │ │ + ldrdeq fp, [pc], #-32 @ │ │ │ │ + strhteq r7, [pc], #-124 │ │ │ │ + mlseq pc, ip, r2, fp @ │ │ │ │ + rsbeq r7, pc, r8, lsl #15 │ │ │ │ + rsbeq fp, pc, r8, lsr #4 │ │ │ │ + rsbeq r7, pc, r4, lsl r7 @ │ │ │ │ + rsbeq fp, pc, r8, lsl #4 │ │ │ │ + strdeq r7, [pc], #-100 @ │ │ │ │ + rsbeq fp, pc, r8, ror #3 │ │ │ │ + ldrdeq r7, [pc], #-100 @ │ │ │ │ + rsbeq fp, pc, r8, asr #3 │ │ │ │ + strhteq r7, [pc], #-100 │ │ │ │ + rsbeq fp, pc, r8, lsr #3 │ │ │ │ + mlseq pc, r4, r6, r7 @ │ │ │ │ + rsbeq fp, pc, r6, lsl #3 │ │ │ │ + rsbeq r7, pc, r2, ror r6 @ │ │ │ │ + rsbeq fp, pc, r4, ror #2 │ │ │ │ + rsbeq r7, pc, r0, asr r6 @ │ │ │ │ + rsbeq fp, pc, ip, lsr #2 │ │ │ │ + rsbeq r7, pc, r8, lsl r6 @ │ │ │ │ blhi 13aa3b0 │ │ │ │ tstls fp, r4, lsl #12 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr1, cr14, {7} │ │ │ │ @ instruction: 0xf8df4604 │ │ │ │ @ instruction: 0xf6420a88 │ │ │ │ ldrbtmi r0, [r8], #-429 @ 0xfffffe53 │ │ │ │ @ instruction: 0xf729300c │ │ │ │ @@ -225791,134 +225791,134 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r4], #-160 @ 0xffffff60 │ │ │ │ @ instruction: 0x4639487c │ │ │ │ @ instruction: 0xf7284478 │ │ │ │ @ instruction: 0xf7fefcef │ │ │ │ svclt 0x0000b9f0 │ │ │ │ ... │ │ │ │ - rsbeq fp, pc, r2, ror r0 @ │ │ │ │ - rsbeq r7, pc, ip, asr r5 @ │ │ │ │ - rsbeq fp, pc, r2, asr r0 @ │ │ │ │ - rsbeq r7, pc, ip, lsr r5 @ │ │ │ │ - rsbeq fp, pc, lr, lsr #32 │ │ │ │ - rsbeq r7, pc, r8, lsl r5 @ │ │ │ │ - rsbeq fp, pc, sl │ │ │ │ - strdeq r7, [pc], #-68 @ │ │ │ │ - rsbeq sl, pc, sl, ror #31 │ │ │ │ - ldrdeq r7, [pc], #-68 @ │ │ │ │ - rsbeq sl, pc, r6, asr #31 │ │ │ │ - strhteq r7, [pc], #-64 │ │ │ │ - rsbeq sl, pc, r2, lsr #31 │ │ │ │ - rsbeq r7, pc, ip, lsl #9 │ │ │ │ - rsbeq sl, pc, lr, ror pc @ │ │ │ │ - rsbeq r7, pc, r8, ror #8 │ │ │ │ - rsbeq sl, pc, sl, asr pc @ │ │ │ │ - rsbeq r7, pc, r4, asr #8 │ │ │ │ - rsbeq sl, pc, r8, lsl pc @ │ │ │ │ - rsbeq r7, pc, r2, lsl #8 │ │ │ │ - strdeq sl, [pc], #-232 @ │ │ │ │ - rsbeq r7, pc, r0, ror #7 │ │ │ │ - ldrdeq sl, [pc], #-228 @ │ │ │ │ - strhteq r7, [pc], #-62 │ │ │ │ - strhteq sl, [pc], #-230 │ │ │ │ - rsbeq r7, pc, r0, lsr #7 │ │ │ │ - rsbeq sl, pc, sl, ror lr @ │ │ │ │ - rsbeq r7, pc, r4, ror #6 │ │ │ │ - rsbeq sl, pc, r8, asr lr @ │ │ │ │ - rsbeq r7, pc, r2, asr #6 │ │ │ │ - rsbeq sl, pc, r2, lsl #28 │ │ │ │ - rsbeq r7, pc, ip, ror #5 │ │ │ │ - rsbeq sl, pc, r0, ror #27 │ │ │ │ - rsbeq r7, pc, sl, asr #5 │ │ │ │ - strhteq sl, [pc], #-208 │ │ │ │ - mlseq pc, sl, r2, r7 @ │ │ │ │ - mlseq pc, r0, sp, sl @ │ │ │ │ - rsbeq r7, pc, r8, ror r2 @ │ │ │ │ - rsbeq sl, pc, sl, ror #26 │ │ │ │ - rsbeq r7, pc, r4, asr r2 @ │ │ │ │ - rsbeq sl, pc, r6, asr #26 │ │ │ │ - rsbeq r7, pc, lr, lsr #4 │ │ │ │ - rsbeq sl, pc, r0, lsr #26 │ │ │ │ - rsbeq r7, pc, r8, lsl #4 │ │ │ │ - rsbeq sl, pc, r4, ror #25 │ │ │ │ - rsbeq r7, pc, lr, asr #3 │ │ │ │ - rsbeq sl, pc, r4, asr #25 │ │ │ │ - rsbeq r7, pc, ip, lsr #3 │ │ │ │ - rsbeq sl, pc, r4, lsr #25 │ │ │ │ - rsbeq r7, pc, ip, lsl #3 │ │ │ │ - rsbeq sl, pc, r4, lsl #25 │ │ │ │ - rsbeq r7, pc, ip, ror #2 │ │ │ │ - rsbeq sl, pc, r2, ror #24 │ │ │ │ - rsbeq r7, pc, ip, asr #2 │ │ │ │ - rsbeq sl, pc, r2, asr #24 │ │ │ │ - rsbeq r7, pc, ip, lsr #2 │ │ │ │ - rsbeq sl, pc, r4, lsr #24 │ │ │ │ - rsbeq r7, pc, ip, lsl #2 │ │ │ │ - rsbeq sl, pc, r4, lsl #24 │ │ │ │ - rsbeq r7, pc, ip, ror #1 │ │ │ │ - rsbeq sl, pc, r4, ror #23 │ │ │ │ - rsbeq r7, pc, ip, asr #1 │ │ │ │ - mlseq pc, lr, fp, sl @ │ │ │ │ - rsbeq r7, pc, r8, lsl #1 │ │ │ │ - rsbeq sl, pc, ip, ror fp @ │ │ │ │ - rsbeq r7, pc, r6, rrx │ │ │ │ - rsbeq sl, pc, sl, asr fp @ │ │ │ │ - rsbeq r7, pc, r4, asr #32 │ │ │ │ - rsbeq sl, pc, sl, lsr fp @ │ │ │ │ - rsbeq r7, pc, r4, lsr #32 │ │ │ │ - rsbeq sl, pc, sl, lsl fp @ │ │ │ │ - rsbeq r7, pc, r4 │ │ │ │ - strdeq sl, [pc], #-170 @ │ │ │ │ - rsbeq r6, pc, r4, ror #31 │ │ │ │ - ldrdeq sl, [pc], #-170 @ │ │ │ │ - rsbeq r6, pc, r4, asr #31 │ │ │ │ - strhteq sl, [pc], #-170 │ │ │ │ - rsbeq r6, pc, r4, lsr #31 │ │ │ │ - rsbeq sl, pc, r8, lsl #21 │ │ │ │ - rsbeq r6, pc, r2, ror pc @ │ │ │ │ - rsbeq sl, pc, ip, lsr #20 │ │ │ │ - rsbeq r6, pc, r6, lsl pc @ │ │ │ │ - rsbeq sl, pc, r6, asr #19 │ │ │ │ - strhteq r6, [pc], #-224 │ │ │ │ - rsbeq sl, pc, r4, lsr #19 │ │ │ │ - rsbeq r6, pc, lr, lsl #29 │ │ │ │ - rsbeq sl, pc, r0, asr #18 │ │ │ │ - rsbeq r6, pc, sl, lsr #28 │ │ │ │ - rsbeq sl, pc, lr, lsl r9 @ │ │ │ │ - rsbeq r6, pc, r8, lsl #28 │ │ │ │ - strdeq sl, [pc], #-134 @ │ │ │ │ - rsbeq r6, pc, r0, ror #27 │ │ │ │ - ldrdeq sl, [pc], #-132 @ │ │ │ │ - strhteq r6, [pc], #-222 │ │ │ │ - strhteq sl, [pc], #-132 │ │ │ │ - mlseq pc, lr, sp, r6 @ │ │ │ │ - rsbeq sl, pc, r0, lsl #17 │ │ │ │ - rsbeq r6, pc, sl, ror #26 │ │ │ │ - rsbeq sl, pc, r0, lsr r8 @ │ │ │ │ - rsbeq r6, pc, ip, lsl sp @ │ │ │ │ - rsbeq sl, pc, r2, lsl r8 @ │ │ │ │ - strdeq r6, [pc], #-206 @ │ │ │ │ - strdeq sl, [pc], #-116 @ │ │ │ │ - rsbeq r6, pc, r0, ror #25 │ │ │ │ - strhteq sl, [pc], #-124 │ │ │ │ - rsbeq r6, pc, r8, lsr #25 │ │ │ │ - rsbeq sl, pc, r6, lsl #15 │ │ │ │ - rsbeq r6, pc, r2, ror ip @ │ │ │ │ - rsbeq sl, pc, r0, asr r7 @ │ │ │ │ - rsbeq r6, pc, ip, lsr ip @ │ │ │ │ - rsbeq sl, pc, lr, lsl #14 │ │ │ │ - strdeq r6, [pc], #-186 @ │ │ │ │ - rsbeq sl, pc, ip, asr #13 │ │ │ │ - strhteq r6, [pc], #-184 │ │ │ │ - rsbeq sl, pc, sl, lsl #13 │ │ │ │ - rsbeq r6, pc, r6, ror fp @ │ │ │ │ - rsbeq sl, pc, r0, lsr r6 @ │ │ │ │ - rsbeq r6, pc, ip, lsl fp @ │ │ │ │ - rsbeq sl, pc, r0, lsl r6 @ │ │ │ │ - strdeq r6, [pc], #-172 @ │ │ │ │ + rsbeq fp, pc, r6, ror r0 @ │ │ │ │ + rsbeq r7, pc, r0, ror #10 │ │ │ │ + rsbeq fp, pc, r6, asr r0 @ │ │ │ │ + rsbeq r7, pc, r0, asr #10 │ │ │ │ + rsbeq fp, pc, r2, lsr r0 @ │ │ │ │ + rsbeq r7, pc, ip, lsl r5 @ │ │ │ │ + rsbeq fp, pc, lr │ │ │ │ + strdeq r7, [pc], #-72 @ │ │ │ │ + rsbeq sl, pc, lr, ror #31 │ │ │ │ + ldrdeq r7, [pc], #-72 @ │ │ │ │ + rsbeq sl, pc, sl, asr #31 │ │ │ │ + strhteq r7, [pc], #-68 │ │ │ │ + rsbeq sl, pc, r6, lsr #31 │ │ │ │ + mlseq pc, r0, r4, r7 @ │ │ │ │ + rsbeq sl, pc, r2, lsl #31 │ │ │ │ + rsbeq r7, pc, ip, ror #8 │ │ │ │ + rsbeq sl, pc, lr, asr pc @ │ │ │ │ + rsbeq r7, pc, r8, asr #8 │ │ │ │ + rsbeq sl, pc, ip, lsl pc @ │ │ │ │ + rsbeq r7, pc, r6, lsl #8 │ │ │ │ + strdeq sl, [pc], #-236 @ │ │ │ │ + rsbeq r7, pc, r4, ror #7 │ │ │ │ + ldrdeq sl, [pc], #-232 @ │ │ │ │ + rsbeq r7, pc, r2, asr #7 │ │ │ │ + strhteq sl, [pc], #-234 │ │ │ │ + rsbeq r7, pc, r4, lsr #7 │ │ │ │ + rsbeq sl, pc, lr, ror lr @ │ │ │ │ + rsbeq r7, pc, r8, ror #6 │ │ │ │ + rsbeq sl, pc, ip, asr lr @ │ │ │ │ + rsbeq r7, pc, r6, asr #6 │ │ │ │ + rsbeq sl, pc, r6, lsl #28 │ │ │ │ + strdeq r7, [pc], #-32 @ │ │ │ │ + rsbeq sl, pc, r4, ror #27 │ │ │ │ + rsbeq r7, pc, lr, asr #5 │ │ │ │ + strhteq sl, [pc], #-212 │ │ │ │ + mlseq pc, lr, r2, r7 @ │ │ │ │ + mlseq pc, r4, sp, sl @ │ │ │ │ + rsbeq r7, pc, ip, ror r2 @ │ │ │ │ + rsbeq sl, pc, lr, ror #26 │ │ │ │ + rsbeq r7, pc, r8, asr r2 @ │ │ │ │ + rsbeq sl, pc, sl, asr #26 │ │ │ │ + rsbeq r7, pc, r2, lsr r2 @ │ │ │ │ + rsbeq sl, pc, r4, lsr #26 │ │ │ │ + rsbeq r7, pc, ip, lsl #4 │ │ │ │ + rsbeq sl, pc, r8, ror #25 │ │ │ │ + ldrdeq r7, [pc], #-18 @ │ │ │ │ + rsbeq sl, pc, r8, asr #25 │ │ │ │ + strhteq r7, [pc], #-16 │ │ │ │ + rsbeq sl, pc, r8, lsr #25 │ │ │ │ + mlseq pc, r0, r1, r7 @ │ │ │ │ + rsbeq sl, pc, r8, lsl #25 │ │ │ │ + rsbeq r7, pc, r0, ror r1 @ │ │ │ │ + rsbeq sl, pc, r6, ror #24 │ │ │ │ + rsbeq r7, pc, r0, asr r1 @ │ │ │ │ + rsbeq sl, pc, r6, asr #24 │ │ │ │ + rsbeq r7, pc, r0, lsr r1 @ │ │ │ │ + rsbeq sl, pc, r8, lsr #24 │ │ │ │ + rsbeq r7, pc, r0, lsl r1 @ │ │ │ │ + rsbeq sl, pc, r8, lsl #24 │ │ │ │ + strdeq r7, [pc], #-0 @ │ │ │ │ + rsbeq sl, pc, r8, ror #23 │ │ │ │ + ldrdeq r7, [pc], #-0 @ │ │ │ │ + rsbeq sl, pc, r2, lsr #23 │ │ │ │ + rsbeq r7, pc, ip, lsl #1 │ │ │ │ + rsbeq sl, pc, r0, lsl #23 │ │ │ │ + rsbeq r7, pc, sl, rrx │ │ │ │ + rsbeq sl, pc, lr, asr fp @ │ │ │ │ + rsbeq r7, pc, r8, asr #32 │ │ │ │ + rsbeq sl, pc, lr, lsr fp @ │ │ │ │ + rsbeq r7, pc, r8, lsr #32 │ │ │ │ + rsbeq sl, pc, lr, lsl fp @ │ │ │ │ + rsbeq r7, pc, r8 │ │ │ │ + strdeq sl, [pc], #-174 @ │ │ │ │ + rsbeq r6, pc, r8, ror #31 │ │ │ │ + ldrdeq sl, [pc], #-174 @ │ │ │ │ + rsbeq r6, pc, r8, asr #31 │ │ │ │ + strhteq sl, [pc], #-174 │ │ │ │ + rsbeq r6, pc, r8, lsr #31 │ │ │ │ + rsbeq sl, pc, ip, lsl #21 │ │ │ │ + rsbeq r6, pc, r6, ror pc @ │ │ │ │ + rsbeq sl, pc, r0, lsr sl @ │ │ │ │ + rsbeq r6, pc, sl, lsl pc @ │ │ │ │ + rsbeq sl, pc, sl, asr #19 │ │ │ │ + strhteq r6, [pc], #-228 │ │ │ │ + rsbeq sl, pc, r8, lsr #19 │ │ │ │ + mlseq pc, r2, lr, r6 @ │ │ │ │ + rsbeq sl, pc, r4, asr #18 │ │ │ │ + rsbeq r6, pc, lr, lsr #28 │ │ │ │ + rsbeq sl, pc, r2, lsr #18 │ │ │ │ + rsbeq r6, pc, ip, lsl #28 │ │ │ │ + strdeq sl, [pc], #-138 @ │ │ │ │ + rsbeq r6, pc, r4, ror #27 │ │ │ │ + ldrdeq sl, [pc], #-136 @ │ │ │ │ + rsbeq r6, pc, r2, asr #27 │ │ │ │ + strhteq sl, [pc], #-136 │ │ │ │ + rsbeq r6, pc, r2, lsr #27 │ │ │ │ + rsbeq sl, pc, r4, lsl #17 │ │ │ │ + rsbeq r6, pc, lr, ror #26 │ │ │ │ + rsbeq sl, pc, r4, lsr r8 @ │ │ │ │ + rsbeq r6, pc, r0, lsr #26 │ │ │ │ + rsbeq sl, pc, r6, lsl r8 @ │ │ │ │ + rsbeq r6, pc, r2, lsl #26 │ │ │ │ + strdeq sl, [pc], #-120 @ │ │ │ │ + rsbeq r6, pc, r4, ror #25 │ │ │ │ + rsbeq sl, pc, r0, asr #15 │ │ │ │ + rsbeq r6, pc, ip, lsr #25 │ │ │ │ + rsbeq sl, pc, sl, lsl #15 │ │ │ │ + rsbeq r6, pc, r6, ror ip @ │ │ │ │ + rsbeq sl, pc, r4, asr r7 @ │ │ │ │ + rsbeq r6, pc, r0, asr #24 │ │ │ │ + rsbeq sl, pc, r2, lsl r7 @ │ │ │ │ + strdeq r6, [pc], #-190 @ │ │ │ │ + ldrdeq sl, [pc], #-96 @ │ │ │ │ + strhteq r6, [pc], #-188 │ │ │ │ + rsbeq sl, pc, lr, lsl #13 │ │ │ │ + rsbeq r6, pc, sl, ror fp @ │ │ │ │ + rsbeq sl, pc, r4, lsr r6 @ │ │ │ │ + rsbeq r6, pc, r0, lsr #22 │ │ │ │ + rsbeq sl, pc, r4, lsl r6 @ │ │ │ │ + rsbeq r6, pc, r0, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec4676c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ strmi pc, [r3], -r7, lsl #26 │ │ │ │ @@ -225929,16 +225929,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf728300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx ff72d246 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sl, pc, r2, ror #7 │ │ │ │ - rsbeq r6, pc, lr, asr #17 │ │ │ │ + rsbeq sl, pc, r6, ror #7 │ │ │ │ + ldrdeq r6, [pc], #-130 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec467bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ @ instruction: 0x4603fcdf │ │ │ │ @@ -225949,16 +225949,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf728300c │ │ │ │ stmdami r5, {r0, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx fed2d296 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - mlseq pc, r2, r3, sl @ │ │ │ │ - rsbeq r6, pc, lr, ror r8 @ │ │ │ │ + mlseq pc, r6, r3, sl @ │ │ │ │ + rsbeq r6, pc, r2, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4615b093 │ │ │ │ strcs pc, [r8], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf8df4606 │ │ │ │ @@ -226215,46 +226215,46 @@ │ │ │ │ stmdami r6!, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf9a0f728 │ │ │ │ svclt 0x0000e69d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq pc, sl, r6, ror #7 │ │ │ │ - rsbeq sl, pc, lr, asr #9 │ │ │ │ + ldrdeq sl, [pc], #-66 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, pc, r6, asr #17 │ │ │ │ - rsbseq r8, r2, ip, lsr #27 │ │ │ │ - rsbeq sl, pc, r4, lsr r2 @ │ │ │ │ - rsbeq r6, pc, r0, lsr #14 │ │ │ │ + rsbeq sl, pc, sl, asr #17 │ │ │ │ + ldrhteq r8, [r2], #-208 @ 0xffffff30 │ │ │ │ + rsbeq sl, pc, r8, lsr r2 @ │ │ │ │ + rsbeq r6, pc, r4, lsr #14 │ │ │ │ ldrhteq pc, [sl], #-42 @ 0xffffffd6 @ │ │ │ │ - mlseq pc, r4, r5, sl @ │ │ │ │ - mlseq pc, sl, r1, sl @ │ │ │ │ - rsbeq r6, pc, r6, lsl #13 │ │ │ │ - rsbeq sl, pc, ip, ror #2 │ │ │ │ - rsbeq r6, pc, r8, asr r6 @ │ │ │ │ - rsbeq sl, pc, r2, asr r1 @ │ │ │ │ - rsbeq r6, pc, lr, lsr r6 @ │ │ │ │ - ldrdeq sl, [pc], #-14 @ │ │ │ │ - rsbeq r6, pc, sl, asr #11 │ │ │ │ - rsbeq sl, pc, r8, lsr #1 │ │ │ │ - mlseq pc, r4, r5, r6 @ │ │ │ │ - rsbeq sl, pc, lr, lsl #1 │ │ │ │ - rsbeq r6, pc, sl, ror r5 @ │ │ │ │ - rsbeq sl, pc, r4, ror r0 @ │ │ │ │ - rsbeq r6, pc, r0, ror #10 │ │ │ │ - rsbeq sl, pc, r2, lsr #8 │ │ │ │ - rsbeq sl, pc, sl, lsl r0 @ │ │ │ │ - rsbeq r6, pc, r6, lsl #10 │ │ │ │ - rsbeq sl, pc, r0 │ │ │ │ - rsbeq r6, pc, ip, ror #9 │ │ │ │ - ldrdeq r9, [pc], #-248 @ │ │ │ │ - rsbeq r6, pc, r4, asr #9 │ │ │ │ - rsbeq sl, pc, r2, asr #2 │ │ │ │ - rsbeq r9, pc, r2, ror pc @ │ │ │ │ - rsbeq r6, pc, lr, asr r4 @ │ │ │ │ + mlseq pc, r8, r5, sl @ │ │ │ │ + mlseq pc, lr, r1, sl @ │ │ │ │ + rsbeq r6, pc, sl, lsl #13 │ │ │ │ + rsbeq sl, pc, r0, ror r1 @ │ │ │ │ + rsbeq r6, pc, ip, asr r6 @ │ │ │ │ + rsbeq sl, pc, r6, asr r1 @ │ │ │ │ + rsbeq r6, pc, r2, asr #12 │ │ │ │ + rsbeq sl, pc, r2, ror #1 │ │ │ │ + rsbeq r6, pc, lr, asr #11 │ │ │ │ + rsbeq sl, pc, ip, lsr #1 │ │ │ │ + mlseq pc, r8, r5, r6 @ │ │ │ │ + mlseq pc, r2, r0, sl @ │ │ │ │ + rsbeq r6, pc, lr, ror r5 @ │ │ │ │ + rsbeq sl, pc, r8, ror r0 @ │ │ │ │ + rsbeq r6, pc, r4, ror #10 │ │ │ │ + rsbeq sl, pc, r6, lsr #8 │ │ │ │ + rsbeq sl, pc, lr, lsl r0 @ │ │ │ │ + rsbeq r6, pc, sl, lsl #10 │ │ │ │ + rsbeq sl, pc, r4 │ │ │ │ + strdeq r6, [pc], #-64 @ │ │ │ │ + ldrdeq r9, [pc], #-252 @ │ │ │ │ + rsbeq r6, pc, r8, asr #9 │ │ │ │ + rsbeq sl, pc, r6, asr #2 │ │ │ │ + rsbeq r9, pc, r6, ror pc @ │ │ │ │ + rsbeq r6, pc, r2, ror #8 │ │ │ │ blls 381310 │ │ │ │ strtmi r9, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0x46304b57 │ │ │ │ @ instruction: 0xf0aa447b │ │ │ │ strmi pc, [r5], -r5, lsl #28 │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ mrrcmi 14, 13, sl, r4, cr15 │ │ │ │ @@ -226338,29 +226338,29 @@ │ │ │ │ mvneq pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe8f727 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ @ instruction: 0xf7284478 │ │ │ │ str pc, [r0, #2211]! @ 0x8a3 │ │ │ │ @ instruction: 0xffff58d5 │ │ │ │ - rsbeq r9, pc, sl, lsr #29 │ │ │ │ - mlseq pc, ip, r3, r6 @ │ │ │ │ - rsbeq r9, pc, ip, ror lr @ │ │ │ │ - rsbeq r6, pc, r6, ror #6 │ │ │ │ - rsbeq r9, pc, lr, asr lr @ │ │ │ │ - rsbeq r6, pc, r8, asr #6 │ │ │ │ - rsbeq r9, pc, r4, asr #28 │ │ │ │ - rsbeq r6, pc, lr, lsr #6 │ │ │ │ - strdeq sl, [pc], #-24 @ │ │ │ │ - ldrdeq r9, [pc], #-212 @ │ │ │ │ - rsbeq r6, pc, r0, asr #5 │ │ │ │ - rsbeq r9, pc, ip, lsr #27 │ │ │ │ - mlseq pc, r8, r2, r6 @ │ │ │ │ - rsbeq r9, pc, r8, ror sp @ │ │ │ │ - rsbeq r6, pc, r4, ror #4 │ │ │ │ + rsbeq r9, pc, lr, lsr #29 │ │ │ │ + rsbeq r6, pc, r0, lsr #7 │ │ │ │ + rsbeq r9, pc, r0, lsl #29 │ │ │ │ + rsbeq r6, pc, sl, ror #6 │ │ │ │ + rsbeq r9, pc, r2, ror #28 │ │ │ │ + rsbeq r6, pc, ip, asr #6 │ │ │ │ + rsbeq r9, pc, r8, asr #28 │ │ │ │ + rsbeq r6, pc, r2, lsr r3 @ │ │ │ │ + strdeq sl, [pc], #-28 @ │ │ │ │ + ldrdeq r9, [pc], #-216 @ │ │ │ │ + rsbeq r6, pc, r4, asr #5 │ │ │ │ + strhteq r9, [pc], #-208 │ │ │ │ + mlseq pc, ip, r2, r6 @ │ │ │ │ + rsbeq r9, pc, ip, ror sp @ │ │ │ │ + rsbeq r6, pc, r8, ror #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec46e58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0f20 │ │ │ │ adcslt r2, r3, ip, lsl #13 │ │ │ │ pkhtbcc pc, r8, pc, asr #17 @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -226777,21 +226777,21 @@ │ │ │ │ ... │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq lr, sl, r6, lsr #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, pc, r6, ror lr @ │ │ │ │ + rsbeq r9, pc, sl, ror lr @ │ │ │ │ @ instruction: 0xffff4a41 │ │ │ │ - mlseq pc, r4, ip, r9 @ │ │ │ │ - rsbeq r6, pc, lr, ror r1 @ │ │ │ │ + mlseq pc, r8, ip, r9 @ │ │ │ │ + rsbeq r6, pc, r2, lsl #3 │ │ │ │ rsbseq lr, sl, r4, lsl sp │ │ │ │ - rsbeq r9, pc, r8, asr ip @ │ │ │ │ - rsbeq r6, pc, r2, asr #2 │ │ │ │ + rsbeq r9, pc, ip, asr ip @ │ │ │ │ + rsbeq r6, pc, r6, asr #2 │ │ │ │ @ instruction: 0xfffff809 │ │ │ │ @ instruction: 0xfffff84f │ │ │ │ @ instruction: 0xffff5533 │ │ │ │ @ instruction: 0xffff5587 │ │ │ │ @ instruction: 0xffff59bf │ │ │ │ @ instruction: 0xffff6003 │ │ │ │ @ instruction: 0xffff618f │ │ │ │ @@ -226814,83 +226814,83 @@ │ │ │ │ @ instruction: 0xffffbaab │ │ │ │ andeq r7, r0, fp, ror sl │ │ │ │ @ instruction: 0x000079bb │ │ │ │ @ instruction: 0xffff7af3 │ │ │ │ @ instruction: 0xffff7ce3 │ │ │ │ @ instruction: 0xffff7e65 │ │ │ │ andeq r1, r0, r5, asr #2 │ │ │ │ - strdeq sl, [pc], #-12 @ │ │ │ │ - strdeq r8, [pc], #-80 @ │ │ │ │ - rsbeq r9, pc, r4, ror #21 │ │ │ │ - rsbeq r5, pc, lr, asr #31 │ │ │ │ - rsbeq r9, pc, r6, asr #21 │ │ │ │ - strhteq r5, [pc], #-240 │ │ │ │ - ldrdeq sl, [pc], #-10 @ │ │ │ │ - rsbeq sl, pc, ip, lsr r1 @ │ │ │ │ - rsbeq sl, pc, lr, lsl #3 │ │ │ │ - rsbeq sl, pc, r6, lsr r1 @ │ │ │ │ - rsbeq r9, pc, r2, asr sl @ │ │ │ │ - rsbeq r5, pc, ip, lsr pc @ │ │ │ │ - rsbeq r9, pc, r4, lsr sl @ │ │ │ │ - rsbeq r5, pc, lr, lsl pc @ │ │ │ │ - rsbeq sl, pc, lr, lsl r2 @ │ │ │ │ - strdeq sl, [pc], #-18 @ │ │ │ │ + rsbeq sl, pc, r0, lsl #2 │ │ │ │ + strdeq r8, [pc], #-84 @ │ │ │ │ + rsbeq r9, pc, r8, ror #21 │ │ │ │ + ldrdeq r5, [pc], #-242 @ │ │ │ │ + rsbeq r9, pc, sl, asr #21 │ │ │ │ + strhteq r5, [pc], #-244 │ │ │ │ + ldrdeq sl, [pc], #-14 @ │ │ │ │ rsbeq sl, pc, r0, asr #2 │ │ │ │ - rsbeq r9, pc, r6, ror #19 │ │ │ │ - ldrdeq r5, [pc], #-224 @ │ │ │ │ - ldrdeq sl, [pc], #-22 @ │ │ │ │ - rsbeq sl, pc, ip, lsr #4 │ │ │ │ - mlseq pc, r6, r9, r9 @ │ │ │ │ - rsbeq r5, pc, r2, lsl #29 │ │ │ │ - rsbeq r9, pc, r8, ror r9 @ │ │ │ │ - rsbeq r5, pc, r2, ror #28 │ │ │ │ - strdeq sl, [pc], #-20 @ │ │ │ │ - rsbeq sl, pc, lr, lsr #4 │ │ │ │ - rsbeq r9, pc, lr, lsr #18 │ │ │ │ - rsbeq r5, pc, sl, lsl lr @ │ │ │ │ - rsbeq sl, pc, ip, lsl r2 @ │ │ │ │ - rsbeq sl, pc, r6, lsl #5 │ │ │ │ - rsbeq r9, pc, r6, ror #17 │ │ │ │ - ldrdeq r5, [pc], #-210 @ │ │ │ │ - rsbeq sl, pc, ip, ror #4 │ │ │ │ - rsbeq sl, pc, r6, ror #5 │ │ │ │ - rsbeq r9, pc, r2, lsr #17 │ │ │ │ - rsbeq r5, pc, lr, lsl #27 │ │ │ │ - ldrdeq sl, [pc], #-34 @ │ │ │ │ - rsbeq sl, pc, r0, asr #6 │ │ │ │ - rsbeq r9, pc, r8, ror #16 │ │ │ │ - rsbeq r5, pc, r4, asr sp @ │ │ │ │ - rsbeq sl, pc, r2, ror #6 │ │ │ │ - rsbeq sl, pc, ip, lsl r3 @ │ │ │ │ - rsbeq r9, pc, r0, lsr #16 │ │ │ │ - rsbeq r5, pc, ip, lsl #26 │ │ │ │ - rsbeq sl, pc, sl, asr #6 │ │ │ │ - mlseq pc, r0, r3, sl @ │ │ │ │ - rsbeq r9, pc, r6, ror #15 │ │ │ │ - ldrdeq r5, [pc], #-194 @ │ │ │ │ - rsbeq sl, pc, r0, lsl #7 │ │ │ │ - rsbeq sl, pc, sl, asr #7 │ │ │ │ - rsbeq r9, pc, ip, lsr #15 │ │ │ │ - mlseq pc, r8, ip, r5 @ │ │ │ │ - strhteq sl, [pc], #-58 │ │ │ │ - rsbeq sl, pc, r2, lsr #8 │ │ │ │ - rsbeq r9, pc, r8, ror #14 │ │ │ │ - rsbeq r5, pc, r4, asr ip @ │ │ │ │ - rsbeq sl, pc, r8, lsl #8 │ │ │ │ - rsbeq sl, pc, r2, asr #8 │ │ │ │ - rsbeq r9, pc, lr, lsr #14 │ │ │ │ - rsbeq r5, pc, sl, lsl ip @ │ │ │ │ - rsbeq sl, pc, r6, lsr r4 @ │ │ │ │ - rsbeq sl, pc, r8, lsl #9 │ │ │ │ - strdeq r9, [pc], #-100 @ │ │ │ │ - rsbeq r5, pc, r0, ror #23 │ │ │ │ - rsbeq sl, pc, r8, ror r4 @ │ │ │ │ - rsbeq sl, pc, r6, lsr #9 │ │ │ │ - strhteq r9, [pc], #-104 │ │ │ │ - rsbeq r5, pc, r4, lsr #23 │ │ │ │ + mlseq pc, r2, r1, sl @ │ │ │ │ + rsbeq sl, pc, sl, lsr r1 @ │ │ │ │ + rsbeq r9, pc, r6, asr sl @ │ │ │ │ + rsbeq r5, pc, r0, asr #30 │ │ │ │ + rsbeq r9, pc, r8, lsr sl @ │ │ │ │ + rsbeq r5, pc, r2, lsr #30 │ │ │ │ + rsbeq sl, pc, r2, lsr #4 │ │ │ │ + strdeq sl, [pc], #-22 @ │ │ │ │ + rsbeq sl, pc, r4, asr #2 │ │ │ │ + rsbeq r9, pc, sl, ror #19 │ │ │ │ + ldrdeq r5, [pc], #-228 @ │ │ │ │ + ldrdeq sl, [pc], #-26 @ │ │ │ │ + rsbeq sl, pc, r0, lsr r2 @ │ │ │ │ + mlseq pc, sl, r9, r9 @ │ │ │ │ + rsbeq r5, pc, r6, lsl #29 │ │ │ │ + rsbeq r9, pc, ip, ror r9 @ │ │ │ │ + rsbeq r5, pc, r6, ror #28 │ │ │ │ + strdeq sl, [pc], #-24 @ │ │ │ │ + rsbeq sl, pc, r2, lsr r2 @ │ │ │ │ + rsbeq r9, pc, r2, lsr r9 @ │ │ │ │ + rsbeq r5, pc, lr, lsl lr @ │ │ │ │ + rsbeq sl, pc, r0, lsr #4 │ │ │ │ + rsbeq sl, pc, sl, lsl #5 │ │ │ │ + rsbeq r9, pc, sl, ror #17 │ │ │ │ + ldrdeq r5, [pc], #-214 @ │ │ │ │ + rsbeq sl, pc, r0, ror r2 @ │ │ │ │ + rsbeq sl, pc, sl, ror #5 │ │ │ │ + rsbeq r9, pc, r6, lsr #17 │ │ │ │ + mlseq pc, r2, sp, r5 @ │ │ │ │ + ldrdeq sl, [pc], #-38 @ │ │ │ │ + rsbeq sl, pc, r4, asr #6 │ │ │ │ + rsbeq r9, pc, ip, ror #16 │ │ │ │ + rsbeq r5, pc, r8, asr sp @ │ │ │ │ + rsbeq sl, pc, r6, ror #6 │ │ │ │ + rsbeq sl, pc, r0, lsr #6 │ │ │ │ + rsbeq r9, pc, r4, lsr #16 │ │ │ │ + rsbeq r5, pc, r0, lsl sp @ │ │ │ │ + rsbeq sl, pc, lr, asr #6 │ │ │ │ + mlseq pc, r4, r3, sl @ │ │ │ │ + rsbeq r9, pc, sl, ror #15 │ │ │ │ + ldrdeq r5, [pc], #-198 @ │ │ │ │ + rsbeq sl, pc, r4, lsl #7 │ │ │ │ + rsbeq sl, pc, lr, asr #7 │ │ │ │ + strhteq r9, [pc], #-112 │ │ │ │ + mlseq pc, ip, ip, r5 @ │ │ │ │ + strhteq sl, [pc], #-62 │ │ │ │ + rsbeq sl, pc, r6, lsr #8 │ │ │ │ + rsbeq r9, pc, ip, ror #14 │ │ │ │ + rsbeq r5, pc, r8, asr ip @ │ │ │ │ + rsbeq sl, pc, ip, lsl #8 │ │ │ │ + rsbeq sl, pc, r6, asr #8 │ │ │ │ + rsbeq r9, pc, r2, lsr r7 @ │ │ │ │ + rsbeq r5, pc, lr, lsl ip @ │ │ │ │ + rsbeq sl, pc, sl, lsr r4 @ │ │ │ │ + rsbeq sl, pc, ip, lsl #9 │ │ │ │ + strdeq r9, [pc], #-104 @ │ │ │ │ + rsbeq r5, pc, r4, ror #23 │ │ │ │ + rsbeq sl, pc, ip, ror r4 @ │ │ │ │ + rsbeq sl, pc, sl, lsr #9 │ │ │ │ + strhteq r9, [pc], #-108 │ │ │ │ + rsbeq r5, pc, r8, lsr #23 │ │ │ │ movwcs r4, #6867 @ 0x1ad3 │ │ │ │ @ instruction: 0x270049d3 │ │ │ │ ldrbtmi r9, [sl], #-768 @ 0xfffffd00 │ │ │ │ blne ff32bb28 │ │ │ │ @ instruction: 0x03b8f105 │ │ │ │ bleq ff32bb30 │ │ │ │ @ instruction: 0x46304479 │ │ │ │ @@ -227094,65 +227094,65 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ - rsbeq sl, pc, r6, asr #5 │ │ │ │ - rsbeq sl, pc, ip, lsl r3 @ │ │ │ │ - rsbeq r9, pc, r4, lsr #9 │ │ │ │ - mlseq pc, r0, r9, r5 @ │ │ │ │ - rsbeq sl, pc, r8, asr r3 @ │ │ │ │ - strdeq sl, [pc], #-32 @ │ │ │ │ - rsbeq r9, pc, sl, asr r4 @ │ │ │ │ - rsbeq r5, pc, r6, asr #18 │ │ │ │ - rsbeq sl, pc, r8, asr #6 │ │ │ │ - rsbeq sl, pc, lr, lsl #7 │ │ │ │ - rsbeq r9, pc, lr, lsl r4 @ │ │ │ │ - rsbeq r5, pc, sl, lsl #18 │ │ │ │ - rsbeq sl, pc, ip, ror r3 @ │ │ │ │ - rsbeq sl, pc, sl, lsr #7 │ │ │ │ - rsbeq r9, pc, r2, ror #7 │ │ │ │ - rsbeq r5, pc, lr, asr #17 │ │ │ │ - mlseq pc, r6, r3, sl @ │ │ │ │ - rsbeq sl, pc, r4, lsl #8 │ │ │ │ - mlseq pc, ip, r3, r9 @ │ │ │ │ - rsbeq r5, pc, r8, lsl #17 │ │ │ │ - rsbeq sl, pc, ip, ror #7 │ │ │ │ - rsbeq sl, pc, r2, asr r4 @ │ │ │ │ - rsbeq r9, pc, r6, asr r3 @ │ │ │ │ - rsbeq r5, pc, r2, asr #16 │ │ │ │ - strdeq sl, [pc], #-76 @ │ │ │ │ - rsbeq sl, pc, lr, asr #9 │ │ │ │ - rsbeq sl, pc, r6, lsr r4 @ │ │ │ │ - rsbeq r9, pc, r2, lsl r3 @ │ │ │ │ - strdeq r5, [pc], #-126 @ │ │ │ │ - rsbeq sl, pc, r8, ror #10 │ │ │ │ - rsbeq sl, pc, r2, asr #10 │ │ │ │ - rsbeq sl, pc, lr, lsr #9 │ │ │ │ - rsbeq r9, pc, lr, asr #5 │ │ │ │ - strhteq r5, [pc], #-122 │ │ │ │ - rsbeq sl, pc, ip, ror #11 │ │ │ │ - rsbeq sl, pc, r2, asr #11 │ │ │ │ - rsbeq sl, pc, sl, lsl r5 @ │ │ │ │ - rsbeq r9, pc, sl, lsl #5 │ │ │ │ - rsbeq r5, pc, r6, ror r7 @ │ │ │ │ - rsbeq sl, pc, sl, lsl r6 @ │ │ │ │ - mlseq pc, r8, r5, sl @ │ │ │ │ - rsbeq r9, pc, r6, asr #4 │ │ │ │ - rsbeq r5, pc, r2, lsr r7 @ │ │ │ │ - rsbeq sl, pc, r2, lsl #12 │ │ │ │ - rsbeq sl, pc, lr, asr #12 │ │ │ │ - rsbeq r9, pc, r8, lsl #4 │ │ │ │ - strdeq r5, [pc], #-100 @ │ │ │ │ - rsbeq sl, pc, r4, lsr r6 @ │ │ │ │ - rsbeq sl, pc, r6, lsr #13 │ │ │ │ - rsbeq r9, pc, r0, asr #3 │ │ │ │ - rsbeq r5, pc, ip, lsr #13 │ │ │ │ + rsbeq sl, pc, sl, asr #5 │ │ │ │ + rsbeq sl, pc, r0, lsr #6 │ │ │ │ + rsbeq r9, pc, r8, lsr #9 │ │ │ │ + mlseq pc, r4, r9, r5 @ │ │ │ │ + rsbeq sl, pc, ip, asr r3 @ │ │ │ │ + strdeq sl, [pc], #-36 @ │ │ │ │ + rsbeq r9, pc, lr, asr r4 @ │ │ │ │ + rsbeq r5, pc, sl, asr #18 │ │ │ │ + rsbeq sl, pc, ip, asr #6 │ │ │ │ + mlseq pc, r2, r3, sl @ │ │ │ │ + rsbeq r9, pc, r2, lsr #8 │ │ │ │ + rsbeq r5, pc, lr, lsl #18 │ │ │ │ + rsbeq sl, pc, r0, lsl #7 │ │ │ │ + rsbeq sl, pc, lr, lsr #7 │ │ │ │ + rsbeq r9, pc, r6, ror #7 │ │ │ │ + ldrdeq r5, [pc], #-130 @ │ │ │ │ + mlseq pc, sl, r3, sl @ │ │ │ │ + rsbeq sl, pc, r8, lsl #8 │ │ │ │ + rsbeq r9, pc, r0, lsr #7 │ │ │ │ + rsbeq r5, pc, ip, lsl #17 │ │ │ │ + strdeq sl, [pc], #-48 @ │ │ │ │ + rsbeq sl, pc, r6, asr r4 @ │ │ │ │ + rsbeq r9, pc, sl, asr r3 @ │ │ │ │ + rsbeq r5, pc, r6, asr #16 │ │ │ │ + rsbeq sl, pc, r0, lsl #10 │ │ │ │ + ldrdeq sl, [pc], #-66 @ │ │ │ │ + rsbeq sl, pc, sl, lsr r4 @ │ │ │ │ + rsbeq r9, pc, r6, lsl r3 @ │ │ │ │ + rsbeq r5, pc, r2, lsl #16 │ │ │ │ + rsbeq sl, pc, ip, ror #10 │ │ │ │ + rsbeq sl, pc, r6, asr #10 │ │ │ │ + strhteq sl, [pc], #-66 │ │ │ │ + ldrdeq r9, [pc], #-34 @ │ │ │ │ + strhteq r5, [pc], #-126 │ │ │ │ + strdeq sl, [pc], #-80 @ │ │ │ │ + rsbeq sl, pc, r6, asr #11 │ │ │ │ + rsbeq sl, pc, lr, lsl r5 @ │ │ │ │ + rsbeq r9, pc, lr, lsl #5 │ │ │ │ + rsbeq r5, pc, sl, ror r7 @ │ │ │ │ + rsbeq sl, pc, lr, lsl r6 @ │ │ │ │ + mlseq pc, ip, r5, sl @ │ │ │ │ + rsbeq r9, pc, sl, asr #4 │ │ │ │ + rsbeq r5, pc, r6, lsr r7 @ │ │ │ │ + rsbeq sl, pc, r6, lsl #12 │ │ │ │ + rsbeq sl, pc, r2, asr r6 @ │ │ │ │ + rsbeq r9, pc, ip, lsl #4 │ │ │ │ + strdeq r5, [pc], #-104 @ │ │ │ │ + rsbeq sl, pc, r8, lsr r6 @ │ │ │ │ + rsbeq sl, pc, sl, lsr #13 │ │ │ │ + rsbeq r9, pc, r4, asr #3 │ │ │ │ + strhteq r5, [pc], #-96 │ │ │ │ @ instruction: 0xf1054ad0 │ │ │ │ ldmibmi r0, {r3, r4, r5, r6, r7, r8, r9}^ │ │ │ │ ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ blne ff36bf44 │ │ │ │ ldc 4, cr4, [pc, #484] @ f0ab0 │ │ │ │ stmib sp, {r1, r3, r6, r7, r8, r9, fp}^ │ │ │ │ cdp 7, 11, cr7, cr7, cr1, {0} │ │ │ │ @@ -227353,60 +227353,60 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8b8f727 │ │ │ │ stmlt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ - rsbeq sl, pc, lr, lsr #11 │ │ │ │ - rsbeq sl, pc, r8, lsr #12 │ │ │ │ - rsbeq r9, pc, ip, lsl #1 │ │ │ │ - rsbeq r5, pc, r8, ror r5 @ │ │ │ │ - rsbeq sl, pc, r8, lsl #12 │ │ │ │ - rsbeq sl, pc, sl, asr r6 @ │ │ │ │ - rsbeq r9, pc, r0, asr #32 │ │ │ │ - rsbeq r5, pc, ip, lsr #10 │ │ │ │ - rsbeq sl, pc, r4, asr #12 │ │ │ │ - rsbeq sl, pc, r6, lsr #13 │ │ │ │ - strdeq r8, [pc], #-244 @ │ │ │ │ - rsbeq r5, pc, r0, ror #9 │ │ │ │ - strdeq sl, [pc], #-96 @ │ │ │ │ - rsbeq sl, pc, r6, lsl #13 │ │ │ │ - rsbeq r8, pc, r8, lsr #31 │ │ │ │ - mlseq pc, r4, r4, r5 @ │ │ │ │ - ldrdeq sl, [pc], #-104 @ │ │ │ │ - rsbeq sl, pc, r6, lsr #14 │ │ │ │ - rsbeq r8, pc, ip, asr pc @ │ │ │ │ - rsbeq r5, pc, r8, asr #8 │ │ │ │ - rsbeq sl, pc, r0, asr r7 @ │ │ │ │ - rsbeq sl, pc, sl, lsl #14 │ │ │ │ - rsbeq r8, pc, r0, lsl pc @ │ │ │ │ - strdeq r5, [pc], #-60 @ │ │ │ │ - rsbeq sl, pc, ip, lsr r7 @ │ │ │ │ - strhteq sl, [pc], #-114 │ │ │ │ - rsbeq r8, pc, r4, asr #29 │ │ │ │ - strhteq r5, [pc], #-48 │ │ │ │ - rsbeq sl, pc, r6, asr #16 │ │ │ │ - rsbeq sl, pc, r2, lsl r8 @ │ │ │ │ - rsbeq sl, pc, r0, lsr #15 │ │ │ │ - rsbeq r8, pc, r0, lsl #29 │ │ │ │ - rsbeq r5, pc, ip, ror #6 │ │ │ │ - strhteq sl, [pc], #-142 │ │ │ │ - rsbeq sl, pc, sl, lsl #17 │ │ │ │ - strdeq sl, [pc], #-118 @ │ │ │ │ - rsbeq r8, pc, sl, lsr lr @ │ │ │ │ - rsbeq r5, pc, r6, lsr #6 │ │ │ │ - rsbeq sl, pc, lr, ror #16 │ │ │ │ + strhteq sl, [pc], #-82 │ │ │ │ + rsbeq sl, pc, ip, lsr #12 │ │ │ │ + mlseq pc, r0, r0, r9 @ │ │ │ │ + rsbeq r5, pc, ip, ror r5 @ │ │ │ │ + rsbeq sl, pc, ip, lsl #12 │ │ │ │ + rsbeq sl, pc, lr, asr r6 @ │ │ │ │ + rsbeq r9, pc, r4, asr #32 │ │ │ │ + rsbeq r5, pc, r0, lsr r5 @ │ │ │ │ + rsbeq sl, pc, r8, asr #12 │ │ │ │ + rsbeq sl, pc, sl, lsr #13 │ │ │ │ + strdeq r8, [pc], #-248 @ │ │ │ │ + rsbeq r5, pc, r4, ror #9 │ │ │ │ + strdeq sl, [pc], #-100 @ │ │ │ │ + rsbeq sl, pc, sl, lsl #13 │ │ │ │ + rsbeq r8, pc, ip, lsr #31 │ │ │ │ + mlseq pc, r8, r4, r5 @ │ │ │ │ + ldrdeq sl, [pc], #-108 @ │ │ │ │ + rsbeq sl, pc, sl, lsr #14 │ │ │ │ + rsbeq r8, pc, r0, ror #30 │ │ │ │ + rsbeq r5, pc, ip, asr #8 │ │ │ │ + rsbeq sl, pc, r4, asr r7 @ │ │ │ │ + rsbeq sl, pc, lr, lsl #14 │ │ │ │ + rsbeq r8, pc, r4, lsl pc @ │ │ │ │ + rsbeq r5, pc, r0, lsl #8 │ │ │ │ + rsbeq sl, pc, r0, asr #14 │ │ │ │ + strhteq sl, [pc], #-118 │ │ │ │ + rsbeq r8, pc, r8, asr #29 │ │ │ │ + strhteq r5, [pc], #-52 │ │ │ │ + rsbeq sl, pc, sl, asr #16 │ │ │ │ + rsbeq sl, pc, r6, lsl r8 @ │ │ │ │ + rsbeq sl, pc, r4, lsr #15 │ │ │ │ + rsbeq r8, pc, r4, lsl #29 │ │ │ │ + rsbeq r5, pc, r0, ror r3 @ │ │ │ │ + rsbeq sl, pc, r2, asr #17 │ │ │ │ + rsbeq sl, pc, lr, lsl #17 │ │ │ │ + strdeq sl, [pc], #-122 @ │ │ │ │ + rsbeq r8, pc, lr, lsr lr @ │ │ │ │ + rsbeq r5, pc, sl, lsr #6 │ │ │ │ + rsbeq sl, pc, r2, ror r8 @ │ │ │ │ + strhteq sl, [pc], #-132 │ │ │ │ + strdeq r8, [pc], #-210 @ │ │ │ │ + ldrdeq r5, [pc], #-46 @ │ │ │ │ strhteq sl, [pc], #-128 │ │ │ │ - rsbeq r8, pc, lr, ror #27 │ │ │ │ - ldrdeq r5, [pc], #-42 @ │ │ │ │ - rsbeq sl, pc, ip, lsr #17 │ │ │ │ - rsbeq sl, pc, r2, asr #18 │ │ │ │ - rsbeq r8, pc, r2, lsr #27 │ │ │ │ - rsbeq r5, pc, lr, lsl #5 │ │ │ │ + rsbeq sl, pc, r6, asr #18 │ │ │ │ + rsbeq r8, pc, r6, lsr #27 │ │ │ │ + mlseq pc, r2, r2, r5 @ │ │ │ │ rsbcs r4, pc, #153600 @ 0x25800 │ │ │ │ @ instruction: 0x46304996 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ bmi fe6398c8 │ │ │ │ @ instruction: 0xf5054479 │ │ │ │ stmib sp, {r2, r5, r7, r8, r9, ip, sp, lr}^ │ │ │ │ ldrbtmi r7, [sl], #-1795 @ 0xfffff8fd │ │ │ │ @@ -227550,55 +227550,55 @@ │ │ │ │ @ instruction: 0x11aef243 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 6, cr15, cr10, cr6, {1} │ │ │ │ strtmi r4, [r1], -fp, lsr #16 │ │ │ │ @ instruction: 0xf7264478 │ │ │ │ @ instruction: 0xf7feff25 │ │ │ │ svclt 0x0000bef3 │ │ │ │ - rsbeq sl, pc, ip, lsr r9 @ │ │ │ │ - rsbeq sl, pc, ip, lsl #18 │ │ │ │ - rsbeq sl, pc, r2, asr r8 @ │ │ │ │ - mlseq pc, r2, ip, r8 @ │ │ │ │ - rsbeq r5, pc, lr, ror r1 @ │ │ │ │ - strdeq sl, [pc], #-136 @ │ │ │ │ - rsbeq sl, pc, r2, asr #18 │ │ │ │ - rsbeq r8, pc, r6, asr ip @ │ │ │ │ - rsbeq r5, pc, r2, asr #2 │ │ │ │ + rsbeq sl, pc, r0, asr #18 │ │ │ │ + rsbeq sl, pc, r0, lsl r9 @ │ │ │ │ + rsbeq sl, pc, r6, asr r8 @ │ │ │ │ + mlseq pc, r6, ip, r8 @ │ │ │ │ + rsbeq r5, pc, r2, lsl #3 │ │ │ │ + strdeq sl, [pc], #-140 @ │ │ │ │ + rsbeq sl, pc, r6, asr #18 │ │ │ │ + rsbeq r8, pc, sl, asr ip @ │ │ │ │ + rsbeq r5, pc, r6, asr #2 │ │ │ │ @ instruction: 0xffff36c7 │ │ │ │ - rsbeq sl, pc, r6, lsr #18 │ │ │ │ - rsbeq sl, pc, r8, asr r9 @ │ │ │ │ - rsbeq r8, pc, sl, lsl ip @ │ │ │ │ - rsbeq r5, pc, r6, lsl #2 │ │ │ │ + rsbeq sl, pc, sl, lsr #18 │ │ │ │ + rsbeq sl, pc, ip, asr r9 @ │ │ │ │ + rsbeq r8, pc, lr, lsl ip @ │ │ │ │ + rsbeq r5, pc, sl, lsl #2 │ │ │ │ @ instruction: 0xffff33ff │ │ │ │ @ instruction: 0xffff31ff │ │ │ │ - rsbeq sl, pc, lr, lsr #18 │ │ │ │ - rsbeq sl, pc, r0, asr r9 @ │ │ │ │ - rsbeq r8, pc, r4, asr #23 │ │ │ │ - strhteq r5, [pc], #-0 │ │ │ │ + rsbeq sl, pc, r2, lsr r9 @ │ │ │ │ + rsbeq sl, pc, r4, asr r9 @ │ │ │ │ + rsbeq r8, pc, r8, asr #23 │ │ │ │ + strhteq r5, [pc], #-4 │ │ │ │ @ instruction: 0xffff3175 │ │ │ │ @ instruction: 0xffff30f5 │ │ │ │ - rsbeq sl, pc, r0, lsl r9 @ │ │ │ │ - rsbeq sl, pc, sl, lsr #18 │ │ │ │ - rsbeq r8, pc, lr, ror #22 │ │ │ │ - rsbeq r5, pc, sl, asr r0 @ │ │ │ │ - rsbeq sl, pc, sl, ror #17 │ │ │ │ + rsbeq sl, pc, r4, lsl r9 @ │ │ │ │ + rsbeq sl, pc, lr, lsr #18 │ │ │ │ + rsbeq r8, pc, r2, ror fp @ │ │ │ │ + rsbeq r5, pc, lr, asr r0 @ │ │ │ │ + rsbeq sl, pc, lr, ror #17 │ │ │ │ @ instruction: 0xffff2dbb │ │ │ │ - rsbeq sl, pc, r0, lsl #18 │ │ │ │ - strdeq r9, [pc], #-2 @ │ │ │ │ - rsbeq r8, pc, r6, lsl fp @ │ │ │ │ - rsbeq r5, pc, r2 │ │ │ │ - rsbeq sl, pc, r4, lsr #17 │ │ │ │ - strhteq sl, [pc], #-138 │ │ │ │ + rsbeq sl, pc, r4, lsl #18 │ │ │ │ + strdeq r9, [pc], #-6 @ │ │ │ │ + rsbeq r8, pc, sl, lsl fp @ │ │ │ │ + rsbeq r5, pc, r6 │ │ │ │ + rsbeq sl, pc, r8, lsr #17 │ │ │ │ + strhteq sl, [pc], #-142 │ │ │ │ @ instruction: 0xffff7515 │ │ │ │ - ldrdeq r8, [pc], #-162 @ │ │ │ │ - strhteq r4, [pc], #-254 │ │ │ │ - rsbeq r8, pc, r6, lsr #21 │ │ │ │ - mlseq pc, r2, pc, r4 @ │ │ │ │ - rsbeq r8, pc, ip, ror sl @ │ │ │ │ - rsbeq r4, pc, r8, ror #30 │ │ │ │ + ldrdeq r8, [pc], #-166 @ │ │ │ │ + rsbeq r4, pc, r2, asr #31 │ │ │ │ + rsbeq r8, pc, sl, lsr #21 │ │ │ │ + mlseq pc, r6, pc, r4 @ │ │ │ │ + rsbeq r8, pc, r0, lsl #21 │ │ │ │ + rsbeq r4, pc, ip, ror #30 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ mcr2 7, 2, pc, cr0, cr14, {7} @ │ │ │ │ @@ -227635,19 +227635,19 @@ │ │ │ │ @ instruction: 0xf8ddfe85 │ │ │ │ strbmi r8, [r0], -r4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ movwcs r8, #6128 @ 0x17f0 │ │ │ │ @ instruction: 0xf8ca4640 │ │ │ │ andlt r3, r2, r0 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - mlseq pc, r8, r9, r8 @ │ │ │ │ - rsbeq r4, pc, r4, lsl #29 │ │ │ │ - rsbeq r7, pc, r2, ror r4 @ │ │ │ │ - rsbeq r8, pc, ip, lsr r9 @ │ │ │ │ - rsbeq r4, pc, r8, lsr #28 │ │ │ │ + mlseq pc, ip, r9, r8 @ │ │ │ │ + rsbeq r4, pc, r8, lsl #29 │ │ │ │ + rsbeq r7, pc, r6, ror r4 @ │ │ │ │ + rsbeq r8, pc, r0, asr #18 │ │ │ │ + rsbeq r4, pc, ip, lsr #28 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ strbeq pc, [r8, ip, asr #17] @ │ │ │ │ bmi 1ac28e8 │ │ │ │ blmi 1ac2af4 │ │ │ │ @ instruction: 0xf6ad447a │ │ │ │ @@ -227750,27 +227750,27 @@ │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 7, cr15, [sl, #152] @ 0x98 │ │ │ │ @ instruction: 0xf720e75c │ │ │ │ svclt 0x0000ea26 │ │ │ │ rsbseq sp, sl, r0, lsl #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, pc, lr, asr #7 │ │ │ │ + ldrdeq r7, [pc], #-50 @ │ │ │ │ rsbseq sp, sl, r0, lsr r9 │ │ │ │ - strdeq r8, [pc], #-144 @ │ │ │ │ - rsbeq sl, pc, r6, lsr r6 @ │ │ │ │ - rsbeq sl, pc, r6, asr #12 │ │ │ │ - strhteq r8, [pc], #-124 │ │ │ │ - rsbeq r4, pc, r8, lsr #25 │ │ │ │ - rsbeq r8, pc, r2, lsr #15 │ │ │ │ - rsbeq r4, pc, lr, lsl #25 │ │ │ │ - rsbeq r8, pc, r4, lsl #15 │ │ │ │ - rsbeq sl, pc, r6, lsl #11 │ │ │ │ - rsbeq r8, pc, r8, ror #14 │ │ │ │ - rsbeq r4, pc, r2, asr ip @ │ │ │ │ + strdeq r8, [pc], #-148 @ │ │ │ │ + rsbeq sl, pc, sl, lsr r6 @ │ │ │ │ + rsbeq sl, pc, sl, asr #12 │ │ │ │ + rsbeq r8, pc, r0, asr #15 │ │ │ │ + rsbeq r4, pc, ip, lsr #25 │ │ │ │ + rsbeq r8, pc, r6, lsr #15 │ │ │ │ + mlseq pc, r2, ip, r4 @ │ │ │ │ + rsbeq r8, pc, r8, lsl #15 │ │ │ │ + rsbeq sl, pc, sl, lsl #11 │ │ │ │ + rsbeq r8, pc, ip, ror #14 │ │ │ │ + rsbeq r4, pc, r6, asr ip @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 22c724 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldmdbmi ip!, {r1, r3, r7, r9, sl, lr}^ │ │ │ │ cdp 0, 11, cr11, cr0, cr12, {4} │ │ │ │ @@ -227893,36 +227893,36 @@ │ │ │ │ ldmdbmi r9, {r0, r3, r9, sl, ip, lr, pc} │ │ │ │ ldmdami r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf06f464a │ │ │ │ ldrbtmi r0, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ ldc2l 7, cr15, [r8], #-152 @ 0xffffff68 │ │ │ │ ldmdbmi r6, {r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xe7f44479 │ │ │ │ - rsbeq r7, pc, sl, ror #3 │ │ │ │ - rsbeq r8, pc, r4, lsr r8 @ │ │ │ │ + rsbeq r7, pc, lr, ror #3 │ │ │ │ + rsbeq r8, pc, r8, lsr r8 @ │ │ │ │ @ instruction: 0xffff409d │ │ │ │ @ instruction: 0xffffb1ed │ │ │ │ - strdeq r8, [pc], #-90 @ │ │ │ │ - ldrdeq r8, [pc], #-120 @ │ │ │ │ - ldrdeq r8, [pc], #-94 @ │ │ │ │ - rsbeq r4, pc, sl, asr #21 │ │ │ │ - rsbeq r8, pc, r6, asr #11 │ │ │ │ - strhteq r4, [pc], #-162 │ │ │ │ - rsbeq r8, pc, r2, lsr #11 │ │ │ │ - rsbeq r4, pc, lr, lsl #21 │ │ │ │ - rsbeq r8, pc, r8, lsl #11 │ │ │ │ - rsbeq r8, pc, r6, lsr #15 │ │ │ │ - rsbeq r8, pc, ip, ror #10 │ │ │ │ - rsbeq sl, pc, lr, ror #6 │ │ │ │ - rsbeq r8, pc, r0, asr r5 @ │ │ │ │ - rsbeq r4, pc, sl, lsr sl @ │ │ │ │ - rsbeq r8, pc, r4, lsr r5 @ │ │ │ │ - rsbeq r8, pc, r0, lsl #14 │ │ │ │ - rsbeq r8, pc, sl, ror r7 @ │ │ │ │ - rsbeq r8, pc, r4, ror #13 │ │ │ │ + strdeq r8, [pc], #-94 @ │ │ │ │ + ldrdeq r8, [pc], #-124 @ │ │ │ │ + rsbeq r8, pc, r2, ror #11 │ │ │ │ + rsbeq r4, pc, lr, asr #21 │ │ │ │ + rsbeq r8, pc, sl, asr #11 │ │ │ │ + strhteq r4, [pc], #-166 │ │ │ │ + rsbeq r8, pc, r6, lsr #11 │ │ │ │ + mlseq pc, r2, sl, r4 @ │ │ │ │ + rsbeq r8, pc, ip, lsl #11 │ │ │ │ + rsbeq r8, pc, sl, lsr #15 │ │ │ │ + rsbeq r8, pc, r0, ror r5 @ │ │ │ │ + rsbeq sl, pc, r2, ror r3 @ │ │ │ │ + rsbeq r8, pc, r4, asr r5 @ │ │ │ │ + rsbeq r4, pc, lr, lsr sl @ │ │ │ │ + rsbeq r8, pc, r8, lsr r5 @ │ │ │ │ + rsbeq r8, pc, r4, lsl #14 │ │ │ │ + rsbeq r8, pc, lr, ror r7 @ │ │ │ │ + rsbeq r8, pc, r8, ror #13 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 22c984 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdbmi r9!, {r1, r3, r7, r9, sl, lr}^ │ │ │ │ cdp 0, 11, cr11, cr0, cr12, {4} │ │ │ │ @@ -228026,34 +228026,34 @@ │ │ │ │ ldrbtmi r4, [r9], #-2327 @ 0xfffff6e9 │ │ │ │ @ instruction: 0x464a4817 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf7264478 │ │ │ │ str pc, [r0, pc, ror #22]! │ │ │ │ ldrbtmi r4, [r9], #-2324 @ 0xfffff6ec │ │ │ │ svclt 0x0000e7f4 │ │ │ │ - rsbeq r6, pc, sl, lsl #31 │ │ │ │ - rsbeq r8, pc, r2, ror #11 │ │ │ │ + rsbeq r6, pc, lr, lsl #31 │ │ │ │ + rsbeq r8, pc, r6, ror #11 │ │ │ │ @ instruction: 0xffff3e4d │ │ │ │ @ instruction: 0xffffaf9d │ │ │ │ - rsbeq r8, pc, ip, asr #7 │ │ │ │ - strhteq r4, [pc], #-136 │ │ │ │ - strhteq r8, [pc], #-52 │ │ │ │ - rsbeq r4, pc, r0, lsr #17 │ │ │ │ - mlseq pc, ip, r3, r8 @ │ │ │ │ - rsbeq r4, pc, r8, lsl #17 │ │ │ │ - rsbeq r8, pc, r8, ror r3 @ │ │ │ │ - rsbeq r4, pc, r4, ror #16 │ │ │ │ - rsbeq r8, pc, sl, asr r3 @ │ │ │ │ - rsbeq sl, pc, ip, asr r1 @ │ │ │ │ - rsbeq r8, pc, lr, lsr r3 @ │ │ │ │ - rsbeq r4, pc, r8, lsr #16 │ │ │ │ - rsbeq r8, pc, r2, lsr #6 │ │ │ │ - rsbeq r8, pc, lr, ror #9 │ │ │ │ - rsbeq r8, pc, r8, ror #10 │ │ │ │ - ldrdeq r8, [pc], #-66 @ │ │ │ │ + ldrdeq r8, [pc], #-48 @ │ │ │ │ + strhteq r4, [pc], #-140 │ │ │ │ + strhteq r8, [pc], #-56 │ │ │ │ + rsbeq r4, pc, r4, lsr #17 │ │ │ │ + rsbeq r8, pc, r0, lsr #7 │ │ │ │ + rsbeq r4, pc, ip, lsl #17 │ │ │ │ + rsbeq r8, pc, ip, ror r3 @ │ │ │ │ + rsbeq r4, pc, r8, ror #16 │ │ │ │ + rsbeq r8, pc, lr, asr r3 @ │ │ │ │ + rsbeq sl, pc, r0, ror #2 │ │ │ │ + rsbeq r8, pc, r2, asr #6 │ │ │ │ + rsbeq r4, pc, ip, lsr #16 │ │ │ │ + rsbeq r8, pc, r6, lsr #6 │ │ │ │ + strdeq r8, [pc], #-66 @ │ │ │ │ + rsbeq r8, pc, ip, ror #10 │ │ │ │ + ldrdeq r8, [pc], #-70 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ cdpne 12, 1, cr4, cr13, cr14, {4} │ │ │ │ addslt r4, r5, lr, lsl #23 │ │ │ │ @ instruction: 0x4617447c │ │ │ │ @@ -228195,29 +228195,29 @@ │ │ │ │ @ instruction: 0xf71fe730 │ │ │ │ svclt 0x0000eeb2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq sp, sl, r8, lsr #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, pc, r8, lsr #4 │ │ │ │ - rsbeq sl, pc, r8, lsr #1 │ │ │ │ + rsbeq r8, pc, ip, lsr #4 │ │ │ │ + rsbeq sl, pc, ip, lsr #1 │ │ │ │ rsbseq sp, sl, r0, lsr #5 │ │ │ │ - rsbeq r8, pc, r6, lsr #3 │ │ │ │ - rsbeq sl, pc, ip, rrx │ │ │ │ - rsbeq r6, pc, r2, ror ip @ │ │ │ │ + rsbeq r8, pc, sl, lsr #3 │ │ │ │ + rsbeq sl, pc, r0, ror r0 @ │ │ │ │ + rsbeq r6, pc, r6, ror ip @ │ │ │ │ @ instruction: 0xffff3b67 │ │ │ │ - rsbeq r8, pc, r2, lsr #2 │ │ │ │ - rsbeq r4, pc, lr, lsl #12 │ │ │ │ - strhteq r8, [pc], #-4 │ │ │ │ - rsbeq r4, pc, r0, lsr #11 │ │ │ │ - mlseq pc, sl, r0, r8 @ │ │ │ │ - rsbeq r4, pc, r6, lsl #11 │ │ │ │ - rsbeq r8, pc, ip, ror r0 @ │ │ │ │ - rsbeq r9, pc, lr, ror lr @ │ │ │ │ + rsbeq r8, pc, r6, lsr #2 │ │ │ │ + rsbeq r4, pc, r2, lsl r6 @ │ │ │ │ + strhteq r8, [pc], #-8 │ │ │ │ + rsbeq r4, pc, r4, lsr #11 │ │ │ │ + mlseq pc, lr, r0, r8 @ │ │ │ │ + rsbeq r4, pc, sl, lsl #11 │ │ │ │ + rsbeq r8, pc, r0, lsl #1 │ │ │ │ + rsbeq r9, pc, r2, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ cdpne 12, 1, cr4, cr13, cr14, {4} │ │ │ │ addslt r4, r5, lr, lsl #23 │ │ │ │ @ instruction: 0x4617447c │ │ │ │ @@ -228359,31 +228359,31 @@ │ │ │ │ @ instruction: 0xf7264478 │ │ │ │ @ instruction: 0xe72df8db │ │ │ │ stcl 7, cr15, [r6, #-124]! @ 0xffffff84 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0x007ad098 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq pc, r8, pc, r7 @ │ │ │ │ - rsbeq r9, pc, r8, lsl lr @ │ │ │ │ - rsbeq r7, pc, r2, ror pc @ │ │ │ │ - rsbeq r4, pc, lr, asr r4 @ │ │ │ │ + mlseq pc, ip, pc, r7 @ │ │ │ │ + rsbeq r9, pc, ip, lsl lr @ │ │ │ │ + rsbeq r7, pc, r6, ror pc @ │ │ │ │ + rsbeq r4, pc, r2, ror #8 │ │ │ │ ldrshteq ip, [sl], #-248 @ 0xffffff08 │ │ │ │ - strdeq r7, [pc], #-238 @ │ │ │ │ - rsbeq r9, pc, r4, asr #27 │ │ │ │ - rsbeq r6, pc, sl, asr #19 │ │ │ │ + rsbeq r7, pc, r2, lsl #30 │ │ │ │ + rsbeq r9, pc, r8, asr #27 │ │ │ │ + rsbeq r6, pc, lr, asr #19 │ │ │ │ @ instruction: 0xffff38bf │ │ │ │ - rsbeq r7, pc, sl, ror lr @ │ │ │ │ - rsbeq r4, pc, r6, ror #6 │ │ │ │ - rsbeq r7, pc, lr, lsl lr @ │ │ │ │ - rsbeq r4, pc, sl, lsl #6 │ │ │ │ - rsbeq r7, pc, r4, lsl #28 │ │ │ │ - strdeq r4, [pc], #-32 @ │ │ │ │ - rsbeq r7, pc, r6, ror #27 │ │ │ │ - rsbeq r9, pc, r8, ror #23 │ │ │ │ + rsbeq r7, pc, lr, ror lr @ │ │ │ │ + rsbeq r4, pc, sl, ror #6 │ │ │ │ + rsbeq r7, pc, r2, lsr #28 │ │ │ │ + rsbeq r4, pc, lr, lsl #6 │ │ │ │ + rsbeq r7, pc, r8, lsl #28 │ │ │ │ + strdeq r4, [pc], #-36 @ │ │ │ │ + rsbeq r7, pc, sl, ror #27 │ │ │ │ + rsbeq r9, pc, ip, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 22d0b8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0xb0994dd1 │ │ │ │ mrc 12, 5, r4, cr0, cr1, {6} │ │ │ │ @@ -228593,23 +228593,23 @@ │ │ │ │ @ instruction: 0xf04f0604 │ │ │ │ ldrbmi r0, [r8], r0, lsl #22 │ │ │ │ svclt 0x0000e049 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ldrshteq ip, [sl], #-218 @ 0xffffff26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, pc, r8, ror #25 │ │ │ │ - strdeq r9, [pc], #-180 @ │ │ │ │ + rsbeq r7, pc, ip, ror #25 │ │ │ │ + strdeq r9, [pc], #-184 @ │ │ │ │ rsbseq ip, sl, r2, ror #26 │ │ │ │ - rsbeq r7, pc, r6, lsl ip @ │ │ │ │ - rsbeq r9, pc, r6, lsl #23 │ │ │ │ - rsbeq r7, pc, r0, ror sl @ │ │ │ │ - rsbeq r3, pc, ip, asr pc @ │ │ │ │ - rsbeq r7, pc, r2, asr sl @ │ │ │ │ - rsbeq r3, pc, lr, lsr pc @ │ │ │ │ + rsbeq r7, pc, sl, lsl ip @ │ │ │ │ + rsbeq r9, pc, sl, lsl #23 │ │ │ │ + rsbeq r7, pc, r4, ror sl @ │ │ │ │ + rsbeq r3, pc, r0, ror #30 │ │ │ │ + rsbeq r7, pc, r6, asr sl @ │ │ │ │ + rsbeq r3, pc, r2, asr #30 │ │ │ │ movwcs r9, #2573 @ 0xa0d │ │ │ │ strtmi sl, [r0], -lr, lsl #18 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ bleq 12da50 │ │ │ │ blx e2e204 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ ldc 0, cr8, [r7, #532] @ 0x214 │ │ │ │ @@ -228848,50 +228848,50 @@ │ │ │ │ ldrbtmi r4, [r8], #-2089 @ 0xfffff7d7 │ │ │ │ @ instruction: 0xf725300c │ │ │ │ stmdami r8!, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2 7, cr15, [r2, #-148] @ 0xffffff6c │ │ │ │ strt r9, [sl], #2565 @ 0xa05 │ │ │ │ ... │ │ │ │ - rsbeq r7, pc, r8, ror r9 @ │ │ │ │ - rsbeq r3, pc, r4, ror #28 │ │ │ │ - rsbeq r7, pc, r0, asr #18 │ │ │ │ - rsbeq r3, pc, ip, lsr #28 │ │ │ │ - rsbeq r7, pc, r2, lsr #18 │ │ │ │ - rsbeq r3, pc, lr, lsl #28 │ │ │ │ - rsbeq r7, pc, r4, lsl #18 │ │ │ │ - strdeq r3, [pc], #-208 @ │ │ │ │ - rsbeq r7, pc, r6, ror #17 │ │ │ │ - ldrdeq r3, [pc], #-210 @ │ │ │ │ - rsbeq r7, pc, r8, asr #17 │ │ │ │ - strhteq r3, [pc], #-212 │ │ │ │ - mlseq pc, r8, r8, r7 @ │ │ │ │ - rsbeq r3, pc, r4, lsl #27 │ │ │ │ - strdeq r7, [pc], #-126 @ │ │ │ │ - rsbeq r3, pc, sl, ror #25 │ │ │ │ - rsbeq r7, pc, r0, ror #15 │ │ │ │ - rsbeq r3, pc, ip, asr #25 │ │ │ │ - mlseq pc, lr, r7, r7 @ │ │ │ │ - rsbeq r3, pc, sl, lsl #25 │ │ │ │ - rsbeq r7, pc, r2, lsl #15 │ │ │ │ - rsbeq r9, pc, sl, lsl #16 │ │ │ │ - rsbeq r7, pc, r8, ror #14 │ │ │ │ - rsbeq r9, pc, r0, asr #14 │ │ │ │ - rsbeq r7, pc, lr, asr #14 │ │ │ │ - rsbeq r9, pc, sl, ror r7 @ │ │ │ │ - rsbeq r7, pc, lr, lsl #14 │ │ │ │ - strdeq r3, [pc], #-186 @ │ │ │ │ - ldrdeq r7, [pc], #-110 @ │ │ │ │ - rsbeq r3, pc, sl, asr #23 │ │ │ │ - rsbeq r7, pc, lr, lsr #13 │ │ │ │ - mlseq pc, sl, fp, r3 @ │ │ │ │ - rsbeq r7, pc, sl, ror #12 │ │ │ │ - rsbeq r3, pc, r6, asr fp @ │ │ │ │ - rsbeq r7, pc, r6, lsr r6 @ │ │ │ │ - rsbeq r3, pc, r2, lsr #22 │ │ │ │ + rsbeq r7, pc, ip, ror r9 @ │ │ │ │ + rsbeq r3, pc, r8, ror #28 │ │ │ │ + rsbeq r7, pc, r4, asr #18 │ │ │ │ + rsbeq r3, pc, r0, lsr lr @ │ │ │ │ + rsbeq r7, pc, r6, lsr #18 │ │ │ │ + rsbeq r3, pc, r2, lsl lr @ │ │ │ │ + rsbeq r7, pc, r8, lsl #18 │ │ │ │ + strdeq r3, [pc], #-212 @ │ │ │ │ + rsbeq r7, pc, sl, ror #17 │ │ │ │ + ldrdeq r3, [pc], #-214 @ │ │ │ │ + rsbeq r7, pc, ip, asr #17 │ │ │ │ + strhteq r3, [pc], #-216 │ │ │ │ + mlseq pc, ip, r8, r7 @ │ │ │ │ + rsbeq r3, pc, r8, lsl #27 │ │ │ │ + rsbeq r7, pc, r2, lsl #16 │ │ │ │ + rsbeq r3, pc, lr, ror #25 │ │ │ │ + rsbeq r7, pc, r4, ror #15 │ │ │ │ + ldrdeq r3, [pc], #-192 @ │ │ │ │ + rsbeq r7, pc, r2, lsr #15 │ │ │ │ + rsbeq r3, pc, lr, lsl #25 │ │ │ │ + rsbeq r7, pc, r6, lsl #15 │ │ │ │ + rsbeq r9, pc, lr, lsl #16 │ │ │ │ + rsbeq r7, pc, ip, ror #14 │ │ │ │ + rsbeq r9, pc, r4, asr #14 │ │ │ │ + rsbeq r7, pc, r2, asr r7 @ │ │ │ │ + rsbeq r9, pc, lr, ror r7 @ │ │ │ │ + rsbeq r7, pc, r2, lsl r7 @ │ │ │ │ + strdeq r3, [pc], #-190 @ │ │ │ │ + rsbeq r7, pc, r2, ror #13 │ │ │ │ + rsbeq r3, pc, lr, asr #23 │ │ │ │ + strhteq r7, [pc], #-98 │ │ │ │ + mlseq pc, lr, fp, r3 @ │ │ │ │ + rsbeq r7, pc, lr, ror #12 │ │ │ │ + rsbeq r3, pc, sl, asr fp @ │ │ │ │ + rsbeq r7, pc, sl, lsr r6 @ │ │ │ │ + rsbeq r3, pc, r6, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 32d8ac >::_M_default_append(unsigned int)@@Base+0xaad18> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ blvs ff12dec4 │ │ │ │ blvc ff2eda84 │ │ │ │ @@ -229095,58 +229095,58 @@ │ │ │ │ svclt 0x0000e7cb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ... │ │ │ │ rsbseq ip, sl, r0, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, pc, r4, lsl #9 │ │ │ │ - rsbeq r3, pc, r0, ror r9 @ │ │ │ │ - rsbeq r7, pc, r2, lsr r4 @ │ │ │ │ - rsbeq r3, pc, lr, lsl r9 @ │ │ │ │ - rsbeq r7, pc, r8, lsl r4 @ │ │ │ │ - rsbeq r3, pc, r4, lsl #18 │ │ │ │ + rsbeq r7, pc, r8, lsl #9 │ │ │ │ + rsbeq r3, pc, r4, ror r9 @ │ │ │ │ + rsbeq r7, pc, r6, lsr r4 @ │ │ │ │ + rsbeq r3, pc, r2, lsr #18 │ │ │ │ + rsbeq r7, pc, ip, lsl r4 @ │ │ │ │ + rsbeq r3, pc, r8, lsl #18 │ │ │ │ @ instruction: 0x007ac49e │ │ │ │ - ldrdeq r7, [pc], #-62 @ │ │ │ │ - rsbeq r3, pc, sl, asr #17 │ │ │ │ - rsbeq r7, pc, r4, asr #7 │ │ │ │ - strhteq r3, [pc], #-128 │ │ │ │ - rsbeq r7, pc, sl, lsr #7 │ │ │ │ - mlseq pc, r6, r8, r3 @ │ │ │ │ - rsbeq r7, pc, sl, ror r3 @ │ │ │ │ - rsbeq r3, pc, r6, ror #16 │ │ │ │ - rsbeq r7, pc, r2, lsr r3 @ │ │ │ │ - rsbeq r3, pc, lr, lsl r8 @ │ │ │ │ - rsbeq r7, pc, r8, lsl r3 @ │ │ │ │ - rsbeq r3, pc, r4, lsl #16 │ │ │ │ - rsbeq r7, pc, sl, ror #5 │ │ │ │ - ldrdeq r3, [pc], #-118 @ │ │ │ │ - ldrdeq r7, [pc], #-32 @ │ │ │ │ - rsbeq r9, pc, r4, lsr r4 @ │ │ │ │ - mlseq pc, lr, r2, r7 @ │ │ │ │ - rsbeq r3, pc, sl, lsl #15 │ │ │ │ - rsbeq r7, pc, r4, lsl #5 │ │ │ │ - rsbeq r9, pc, r8, asr r3 @ │ │ │ │ - rsbeq r7, pc, sl, ror #4 │ │ │ │ - rsbeq r9, pc, r2, lsl #7 │ │ │ │ + rsbeq r7, pc, r2, ror #7 │ │ │ │ + rsbeq r3, pc, lr, asr #17 │ │ │ │ + rsbeq r7, pc, r8, asr #7 │ │ │ │ + strhteq r3, [pc], #-132 │ │ │ │ + rsbeq r7, pc, lr, lsr #7 │ │ │ │ + mlseq pc, sl, r8, r3 @ │ │ │ │ + rsbeq r7, pc, lr, ror r3 @ │ │ │ │ + rsbeq r3, pc, sl, ror #16 │ │ │ │ + rsbeq r7, pc, r6, lsr r3 @ │ │ │ │ + rsbeq r3, pc, r2, lsr #16 │ │ │ │ + rsbeq r7, pc, ip, lsl r3 @ │ │ │ │ + rsbeq r3, pc, r8, lsl #16 │ │ │ │ + rsbeq r7, pc, lr, ror #5 │ │ │ │ + ldrdeq r3, [pc], #-122 @ │ │ │ │ + ldrdeq r7, [pc], #-36 @ │ │ │ │ + rsbeq r9, pc, r8, lsr r4 @ │ │ │ │ + rsbeq r7, pc, r2, lsr #5 │ │ │ │ + rsbeq r3, pc, lr, lsl #15 │ │ │ │ + rsbeq r7, pc, r8, lsl #5 │ │ │ │ + rsbeq r9, pc, ip, asr r3 @ │ │ │ │ + rsbeq r7, pc, lr, ror #4 │ │ │ │ + rsbeq r9, pc, r6, lsl #7 │ │ │ │ @ instruction: 0x463b6832 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r7, r8, fp, sp, lr}^ │ │ │ │ vceq.i32 q3, q5, q1 │ │ │ │ strmi pc, [r4], -fp, asr #26 │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ stmdami r7, {r2, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ msrcc (UNDEF: 100), r3 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 130468 │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7254478 │ │ │ │ @ instruction: 0xe6c6fabb │ │ │ │ svc 0x0046f71e │ │ │ │ - rsbeq r7, pc, r8, lsr #3 │ │ │ │ - mlseq pc, r4, r6, r3 @ │ │ │ │ + rsbeq r7, pc, ip, lsr #3 │ │ │ │ + mlseq pc, r8, r6, r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec499f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmaxnm.f32 q0, , q12 │ │ │ │ ldmib r0, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stclt 1, cr0, [r8, #-56] @ 0xffffffc8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -229339,18 +229339,18 @@ │ │ │ │ @ instruction: 0xf7254478 │ │ │ │ blls 270fb4 │ │ │ │ @ instruction: 0xf71ee7d4 │ │ │ │ svclt 0x0000edba │ │ │ │ rsbseq fp, sl, r8, asr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq fp, sl, r8, ror #30 │ │ │ │ - rsbeq r6, pc, lr, lsr #29 │ │ │ │ - mlseq pc, sl, r3, r3 @ │ │ │ │ - mlseq pc, r0, lr, r6 @ │ │ │ │ - rsbeq r3, pc, ip, ror r3 @ │ │ │ │ + strhteq r6, [pc], #-226 │ │ │ │ + mlseq pc, lr, r3, r3 @ │ │ │ │ + mlseq pc, r4, lr, r6 @ │ │ │ │ + rsbeq r3, pc, r0, lsl #7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1e84570 │ │ │ │ @ instruction: 0x461f461d │ │ │ │ ldrbtmi r4, [sl], #-2933 @ 0xfffff48b │ │ │ │ @@ -229469,22 +229469,22 @@ │ │ │ │ svcge 0x0079f47f │ │ │ │ vsub.i32 d10, d13, d6 │ │ │ │ @ instruction: 0xe720f8b7 │ │ │ │ ldc 7, cr15, [r4], #120 @ 0x78 │ │ │ │ ldrsbteq fp, [sl], #-234 @ 0xffffff16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq fp, sl, r4, asr #29 │ │ │ │ - rsbeq r6, pc, r0, ror #27 │ │ │ │ - rsbeq r3, pc, ip, asr #5 │ │ │ │ - rsbeq r6, pc, r4, asr #27 │ │ │ │ - strhteq r3, [pc], #-32 │ │ │ │ - rsbeq r6, pc, ip, ror #25 │ │ │ │ - ldrdeq r3, [pc], #-24 @ │ │ │ │ - rsbeq r6, pc, lr, asr #25 │ │ │ │ - strhteq r3, [pc], #-26 │ │ │ │ + rsbeq r6, pc, r4, ror #27 │ │ │ │ + ldrdeq r3, [pc], #-32 @ │ │ │ │ + rsbeq r6, pc, r8, asr #27 │ │ │ │ + strhteq r3, [pc], #-36 │ │ │ │ + strdeq r6, [pc], #-192 @ │ │ │ │ + ldrdeq r3, [pc], #-28 @ │ │ │ │ + ldrdeq r6, [pc], #-194 @ │ │ │ │ + strhteq r3, [pc], #-30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 32e1f4 >::_M_default_append(unsigned int)@@Base+0xab660> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldrmi fp, [r0], fp, lsl #1 │ │ │ │ @ instruction: 0x461e4a9b │ │ │ │ @@ -229640,29 +229640,29 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 7, 13, cr15, cr4, cr4, {1} │ │ │ │ @ instruction: 0xf71ee7ee │ │ │ │ svclt 0x0000eb60 │ │ │ │ ... │ │ │ │ ldrhteq fp, [sl], #-204 @ 0xffffff34 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, pc, ip, lsl #26 │ │ │ │ - rsbeq r6, pc, r0, lsr #25 │ │ │ │ + rsbeq r6, pc, r0, lsl sp @ │ │ │ │ + rsbeq r6, pc, r4, lsr #25 │ │ │ │ rsbseq fp, sl, r0, asr #22 │ │ │ │ - rsbeq r6, pc, r2, lsl #21 │ │ │ │ - rsbeq r2, pc, lr, ror #30 │ │ │ │ - rsbeq r6, pc, r6, ror #20 │ │ │ │ - rsbeq r2, pc, r2, asr pc @ │ │ │ │ - rsbeq r6, pc, r4, lsr sl @ │ │ │ │ - rsbeq r2, pc, r0, lsr #30 │ │ │ │ - rsbeq r6, pc, r8, lsl sl @ │ │ │ │ - rsbeq r2, pc, r4, lsl #30 │ │ │ │ - strdeq r6, [pc], #-156 @ │ │ │ │ - rsbeq r2, pc, r6, ror #29 │ │ │ │ - ldrdeq r6, [pc], #-156 @ │ │ │ │ - rsbeq r2, pc, r6, asr #29 │ │ │ │ + rsbeq r6, pc, r6, lsl #21 │ │ │ │ + rsbeq r2, pc, r2, ror pc @ │ │ │ │ + rsbeq r6, pc, sl, ror #20 │ │ │ │ + rsbeq r2, pc, r6, asr pc @ │ │ │ │ + rsbeq r6, pc, r8, lsr sl @ │ │ │ │ + rsbeq r2, pc, r4, lsr #30 │ │ │ │ + rsbeq r6, pc, ip, lsl sl @ │ │ │ │ + rsbeq r2, pc, r8, lsl #30 │ │ │ │ + rsbeq r6, pc, r0, lsl #20 │ │ │ │ + rsbeq r2, pc, sl, ror #29 │ │ │ │ + rsbeq r6, pc, r0, ror #19 │ │ │ │ + rsbeq r2, pc, sl, asr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 52e4c0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr0, cr12, {6} │ │ │ │ strtpl pc, [r4], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb0bb │ │ │ │ @@ -229959,24 +229959,24 @@ │ │ │ │ strb r4, [ip, r8, lsl #12] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ rsbseq fp, sl, lr, ror #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq pc, r8, sl, r6 @ │ │ │ │ - rsbeq r6, pc, sl, ror #19 │ │ │ │ - rsbeq r6, pc, r4, lsl #17 │ │ │ │ + mlseq pc, ip, sl, r6 @ │ │ │ │ + rsbeq r6, pc, lr, ror #19 │ │ │ │ + rsbeq r6, pc, r8, lsl #17 │ │ │ │ rsbseq fp, sl, r0, ror #14 │ │ │ │ - rsbeq r8, pc, sl, ror #16 │ │ │ │ - rsbeq r6, pc, r2, lsl r8 @ │ │ │ │ - rsbeq r6, pc, sl, lsl r6 @ │ │ │ │ - rsbeq r2, pc, r6, lsl #22 │ │ │ │ - rsbeq r6, pc, r2, lsl #12 │ │ │ │ - rsbeq r2, pc, lr, ror #21 │ │ │ │ + rsbeq r8, pc, lr, ror #16 │ │ │ │ + rsbeq r6, pc, r6, lsl r8 @ │ │ │ │ + rsbeq r6, pc, lr, lsl r6 @ │ │ │ │ + rsbeq r2, pc, sl, lsl #22 │ │ │ │ + rsbeq r6, pc, r6, lsl #12 │ │ │ │ + strdeq r2, [pc], #-162 @ │ │ │ │ blvs 12aedcc │ │ │ │ cdp 2, 11, cr3, cr4, cr1, {0} │ │ │ │ vsqrt.f64 d22, d8 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blhi 12aefc0 │ │ │ │ @ instruction: 0xd1cf4591 │ │ │ │ blhi ff12efdc │ │ │ │ @@ -230224,15 +230224,15 @@ │ │ │ │ blvc 12ef38 │ │ │ │ blvc 112f1b0 │ │ │ │ blvc 12ef00 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbeq r6, pc, ip, asr #6 │ │ │ │ + rsbeq r6, pc, r0, asr r3 @ │ │ │ │ cdp2 3, 3, cr15, cr8, cr2, {2} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmib sp, {r0, r3, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf04f312c │ │ │ │ ldc 12, cr0, [r3] │ │ │ │ vldr d7, [r3] │ │ │ │ vldr d2, [r3, #8] │ │ │ │ @@ -230499,18 +230499,18 @@ │ │ │ │ @ instruction: 0xff5af723 │ │ │ │ ldrbmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7244478 │ │ │ │ @ instruction: 0xf7fff815 │ │ │ │ svclt 0x0000bb1f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r5, pc, lr, lsr lr @ │ │ │ │ - rsbeq r2, pc, sl, lsr #6 │ │ │ │ - rsbeq r5, pc, ip, asr ip @ │ │ │ │ - rsbeq r2, pc, r8, asr #2 │ │ │ │ + rsbeq r5, pc, r2, asr #28 │ │ │ │ + rsbeq r2, pc, lr, lsr #6 │ │ │ │ + rsbeq r5, pc, r0, ror #24 │ │ │ │ + rsbeq r2, pc, ip, asr #2 │ │ │ │ @ instruction: 0xf1049b18 │ │ │ │ ldrtmi r0, [r8], -r5, ror #20 │ │ │ │ beq fe3ae964 │ │ │ │ @ instruction: 0xf16cf031 │ │ │ │ @ instruction: 0x2714f8df │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ ldrbtmi r4, [sl], #-1616 @ 0xfffff9b0 │ │ │ │ @@ -230960,36 +230960,36 @@ │ │ │ │ vldr d11, [pc, #164] @ f44fc │ │ │ │ vmov.f64 d7, #5 @ 0x40280000 2.625 │ │ │ │ vstr d15, [sp, #284] @ 0x11c │ │ │ │ vstr d7, [sp, #96] @ 0x60 │ │ │ │ @ instruction: 0xf7ff7b22 │ │ │ │ svclt 0x0000bb26 │ │ │ │ ... │ │ │ │ - rsbeq r7, pc, r2, asr #28 │ │ │ │ - strdeq r5, [pc], #-186 @ │ │ │ │ - rsbeq r2, pc, r4, ror #1 │ │ │ │ - ldrdeq r5, [pc], #-190 @ │ │ │ │ - rsbeq r2, pc, r8, asr #1 │ │ │ │ - rsbeq r5, pc, r2, lsr #23 │ │ │ │ - rsbeq r2, pc, ip, lsl #1 │ │ │ │ - strdeq r5, [pc], #-198 @ │ │ │ │ - ldrdeq r5, [pc], #-158 @ │ │ │ │ - rsbeq r1, pc, r8, asr #29 │ │ │ │ - rsbeq r5, pc, r2, lsl r9 @ │ │ │ │ - strdeq r1, [pc], #-220 @ │ │ │ │ - rsbeq r5, pc, r4, asr #17 │ │ │ │ - strhteq r1, [pc], #-208 │ │ │ │ - rsbeq r5, pc, sl, lsr #11 │ │ │ │ - mlseq pc, r6, sl, r1 @ │ │ │ │ - rsbeq r5, pc, r8, ror r5 @ │ │ │ │ - rsbeq r1, pc, r4, ror #20 │ │ │ │ - rsbeq r5, pc, ip, asr r5 @ │ │ │ │ - rsbeq r1, pc, r8, asr #20 │ │ │ │ - rsbeq r5, pc, r2, asr #10 │ │ │ │ - rsbeq r1, pc, ip, lsr #20 │ │ │ │ + rsbeq r7, pc, r6, asr #28 │ │ │ │ + strdeq r5, [pc], #-190 @ │ │ │ │ + rsbeq r2, pc, r8, ror #1 │ │ │ │ + rsbeq r5, pc, r2, ror #23 │ │ │ │ + rsbeq r2, pc, ip, asr #1 │ │ │ │ + rsbeq r5, pc, r6, lsr #23 │ │ │ │ + mlseq pc, r0, r0, r2 @ │ │ │ │ + strdeq r5, [pc], #-202 @ │ │ │ │ + rsbeq r5, pc, r2, ror #19 │ │ │ │ + rsbeq r1, pc, ip, asr #29 │ │ │ │ + rsbeq r5, pc, r6, lsl r9 @ │ │ │ │ + rsbeq r1, pc, r0, lsl #28 │ │ │ │ + rsbeq r5, pc, r8, asr #17 │ │ │ │ + strhteq r1, [pc], #-212 │ │ │ │ + rsbeq r5, pc, lr, lsr #11 │ │ │ │ + mlseq pc, sl, sl, r1 @ │ │ │ │ + rsbeq r5, pc, ip, ror r5 @ │ │ │ │ + rsbeq r1, pc, r8, ror #20 │ │ │ │ + rsbeq r5, pc, r0, ror #10 │ │ │ │ + rsbeq r1, pc, ip, asr #20 │ │ │ │ + rsbeq r5, pc, r6, asr #10 │ │ │ │ + rsbeq r1, pc, r0, lsr sl @ │ │ │ │ @ instruction: 0xf10d4638 │ │ │ │ @ instruction: 0xf0300bd0 │ │ │ │ @ instruction: 0xf8dff4d9 │ │ │ │ ldmdbge r6!, {r2, r4, r5, r6, r8, sl, sp} │ │ │ │ bicscc pc, r6, #536870916 @ 0x20000004 │ │ │ │ @ instruction: 0x4692447a │ │ │ │ ldc2l 7, cr15, [ip], #-136 @ 0xffffff78 │ │ │ │ @@ -231333,54 +231333,54 @@ │ │ │ │ @ instruction: 0xf6fffa10 │ │ │ │ ldrtmi sl, [r8], -r5, asr #28 │ │ │ │ vshr.u32 d15, d20, #22 │ │ │ │ ldrtmi lr, [r8], -r0, asr #12 │ │ │ │ vshr.u32 d15, d20, #26 │ │ │ │ svclt 0x0000e633 │ │ │ │ ... │ │ │ │ - rsbeq r5, pc, ip, lsl r6 @ │ │ │ │ - rsbeq r5, pc, lr, lsl r4 @ │ │ │ │ - rsbeq r1, pc, r6, lsl #18 │ │ │ │ - strdeq r5, [pc], #-62 @ │ │ │ │ - rsbeq r1, pc, r8, ror #17 │ │ │ │ - rsbeq r5, pc, r2, ror #7 │ │ │ │ - rsbeq r1, pc, ip, asr #17 │ │ │ │ - rsbeq r5, pc, r0, asr #7 │ │ │ │ - rsbeq r1, pc, sl, lsr #17 │ │ │ │ - rsbeq r5, pc, r0, lsr #7 │ │ │ │ - rsbeq r1, pc, r8, lsl #17 │ │ │ │ - rsbeq r5, pc, sl, ror r3 @ │ │ │ │ - rsbeq r1, pc, r4, ror #16 │ │ │ │ - rsbeq r5, pc, lr, asr r3 @ │ │ │ │ - rsbeq r1, pc, r6, asr #16 │ │ │ │ - rsbeq r5, pc, lr, lsr r3 @ │ │ │ │ - rsbeq r1, pc, r8, lsr #16 │ │ │ │ - rsbeq r5, pc, ip, lsl #6 │ │ │ │ - strdeq r1, [pc], #-118 @ │ │ │ │ - rsbeq r5, pc, r0, lsl #5 │ │ │ │ - rsbeq r1, pc, ip, ror #14 │ │ │ │ - rsbeq r5, pc, r6, ror #4 │ │ │ │ - rsbeq r1, pc, r0, asr r7 @ │ │ │ │ - rsbeq r5, pc, r6, asr #4 │ │ │ │ - rsbeq r1, pc, r0, lsr r7 @ │ │ │ │ - rsbeq r5, pc, ip, lsr #4 │ │ │ │ - rsbeq r1, pc, r6, lsl r7 @ │ │ │ │ - rsbeq r5, pc, r2, lsl r2 @ │ │ │ │ - strdeq r1, [pc], #-108 @ │ │ │ │ - strdeq r5, [pc], #-20 @ │ │ │ │ - ldrdeq r1, [pc], #-110 @ │ │ │ │ - ldrdeq r5, [pc], #-26 @ │ │ │ │ - rsbeq r1, pc, r4, asr #13 │ │ │ │ - rsbeq r5, pc, r0, asr #3 │ │ │ │ - rsbeq r1, pc, sl, lsr #13 │ │ │ │ - rsbeq r5, pc, sl, asr #2 │ │ │ │ - mlseq pc, sl, pc, r4 @ │ │ │ │ - rsbeq r1, pc, r6, lsl #9 │ │ │ │ - rsbeq r4, pc, r6, ror pc @ │ │ │ │ - rsbeq r1, pc, r2, ror #8 │ │ │ │ + rsbeq r5, pc, r0, lsr #12 │ │ │ │ + rsbeq r5, pc, r2, lsr #8 │ │ │ │ + rsbeq r1, pc, sl, lsl #18 │ │ │ │ + rsbeq r5, pc, r2, lsl #8 │ │ │ │ + rsbeq r1, pc, ip, ror #17 │ │ │ │ + rsbeq r5, pc, r6, ror #7 │ │ │ │ + ldrdeq r1, [pc], #-128 @ │ │ │ │ + rsbeq r5, pc, r4, asr #7 │ │ │ │ + rsbeq r1, pc, lr, lsr #17 │ │ │ │ + rsbeq r5, pc, r4, lsr #7 │ │ │ │ + rsbeq r1, pc, ip, lsl #17 │ │ │ │ + rsbeq r5, pc, lr, ror r3 @ │ │ │ │ + rsbeq r1, pc, r8, ror #16 │ │ │ │ + rsbeq r5, pc, r2, ror #6 │ │ │ │ + rsbeq r1, pc, sl, asr #16 │ │ │ │ + rsbeq r5, pc, r2, asr #6 │ │ │ │ + rsbeq r1, pc, ip, lsr #16 │ │ │ │ + rsbeq r5, pc, r0, lsl r3 @ │ │ │ │ + strdeq r1, [pc], #-122 @ │ │ │ │ + rsbeq r5, pc, r4, lsl #5 │ │ │ │ + rsbeq r1, pc, r0, ror r7 @ │ │ │ │ + rsbeq r5, pc, sl, ror #4 │ │ │ │ + rsbeq r1, pc, r4, asr r7 @ │ │ │ │ + rsbeq r5, pc, sl, asr #4 │ │ │ │ + rsbeq r1, pc, r4, lsr r7 @ │ │ │ │ + rsbeq r5, pc, r0, lsr r2 @ │ │ │ │ + rsbeq r1, pc, sl, lsl r7 @ │ │ │ │ + rsbeq r5, pc, r6, lsl r2 @ │ │ │ │ + rsbeq r1, pc, r0, lsl #14 │ │ │ │ + strdeq r5, [pc], #-24 @ │ │ │ │ + rsbeq r1, pc, r2, ror #13 │ │ │ │ + ldrdeq r5, [pc], #-30 @ │ │ │ │ + rsbeq r1, pc, r8, asr #13 │ │ │ │ + rsbeq r5, pc, r4, asr #3 │ │ │ │ + rsbeq r1, pc, lr, lsr #13 │ │ │ │ + rsbeq r5, pc, lr, asr #2 │ │ │ │ + mlseq pc, lr, pc, r4 @ │ │ │ │ + rsbeq r1, pc, sl, lsl #9 │ │ │ │ + rsbeq r4, pc, sl, ror pc @ │ │ │ │ + rsbeq r1, pc, r6, ror #8 │ │ │ │ ldmdavs r8, {r0, r1, r8, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xed936903 │ │ │ │ ldrbmi r0, [r0, -r2, lsl #22]! │ │ │ │ @ instruction: 0xed936903 │ │ │ │ ldrbmi r0, [r0, -r4, lsl #22]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -231398,16 +231398,16 @@ │ │ │ │ mvnvs pc, r3, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf723300c │ │ │ │ stmdami r4, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf904f723 │ │ │ │ strb r9, [r7, r1, lsl #20]! │ │ │ │ - rsbeq r4, pc, sl, lsr lr @ │ │ │ │ - rsbeq r1, pc, r6, lsr #6 │ │ │ │ + rsbeq r4, pc, lr, lsr lr @ │ │ │ │ + rsbeq r1, pc, sl, lsr #6 │ │ │ │ svcvs 0x00186903 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec4bd68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdbvs ip, {r0, r1, r4, r9, sl, lr} │ │ │ │ @@ -231426,16 +231426,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf723300c │ │ │ │ stmdami r5, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8cef723 │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r4, pc, lr, asr #27 │ │ │ │ - strhteq r1, [pc], #-42 │ │ │ │ + ldrdeq r4, [pc], #-210 @ │ │ │ │ + strhteq r1, [pc], #-46 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec4bdd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ blcs 14ec48 │ │ │ │ stmdbvs fp, {r0, r4, r8, ip, lr, pc} │ │ │ │ blvc 1b0230 │ │ │ │ @@ -231450,16 +231450,16 @@ │ │ │ │ teqpvc r1, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe2f722 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf89ef723 │ │ │ │ andeq pc, r7, pc, rrx │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq r4, pc, ip, ror #26 │ │ │ │ - rsbeq r6, pc, sl, lsr #31 │ │ │ │ + rsbeq r4, pc, r0, ror sp @ │ │ │ │ + rsbeq r6, pc, lr, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec4be30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ blcs 14eca8 │ │ │ │ stmdbvs fp, {r0, r4, r8, ip, lr, pc} │ │ │ │ blvc 230290 │ │ │ │ @@ -231474,16 +231474,16 @@ │ │ │ │ cmppvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffb2f722 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf86ef723 │ │ │ │ andeq pc, r7, pc, rrx │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq r4, pc, ip, lsl #26 │ │ │ │ - rsbeq r6, pc, sl, asr #30 │ │ │ │ + rsbeq r4, pc, r0, lsl sp @ │ │ │ │ + rsbeq r6, pc, lr, asr #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdavs r0, {r0, r2, r9, sl, lr}^ │ │ │ │ stmdavs r3, {r3, r7, ip, sp, pc} │ │ │ │ cmple lr, r1, lsl #22 │ │ │ │ @@ -231532,20 +231532,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff40f722 │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xfffcf722 │ │ │ │ svclt 0x0000e7cd │ │ │ │ @ instruction: 0xffff781b │ │ │ │ @ instruction: 0xffff06bf │ │ │ │ - rsbeq r4, pc, ip, ror #24 │ │ │ │ - rsbeq r1, pc, r8, asr r1 @ │ │ │ │ - rsbeq r4, pc, ip, asr #24 │ │ │ │ - rsbeq r1, pc, r8, lsr r1 @ │ │ │ │ - rsbeq r4, pc, r8, lsr #24 │ │ │ │ - rsbeq r6, pc, r2, lsr #29 │ │ │ │ + rsbeq r4, pc, r0, ror ip @ │ │ │ │ + rsbeq r1, pc, ip, asr r1 @ │ │ │ │ + rsbeq r4, pc, r0, asr ip @ │ │ │ │ + rsbeq r1, pc, ip, lsr r1 @ │ │ │ │ + rsbeq r4, pc, ip, lsr #24 │ │ │ │ + rsbeq r6, pc, r6, lsr #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec4bf88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, lsr #31 │ │ │ │ blmi 1f46f74 │ │ │ │ ldrbtmi fp, [r8], #-145 @ 0xffffff6f │ │ │ │ ldmdavs fp, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ @@ -231666,27 +231666,27 @@ │ │ │ │ @ instruction: 0xe727fef7 │ │ │ │ bl fe1b2bdc │ │ │ │ ... │ │ │ │ rsbseq r9, sl, sl, ror ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, sl, r4, asr ip │ │ │ │ @ instruction: 0xffff056b │ │ │ │ - rsbeq r4, pc, lr, ror #21 │ │ │ │ - ldrdeq r0, [pc], #-250 @ │ │ │ │ + strdeq r4, [pc], #-162 @ │ │ │ │ + ldrdeq r0, [pc], #-254 @ │ │ │ │ @ instruction: 0xffff04e7 │ │ │ │ - strhteq r4, [pc], #-166 │ │ │ │ - rsbeq r0, pc, r0, lsr #31 │ │ │ │ - rsbeq r4, pc, r0, ror sl @ │ │ │ │ - rsbeq r0, pc, ip, asr pc @ │ │ │ │ - rsbeq r4, pc, r6, asr sl @ │ │ │ │ - rsbeq r0, pc, r2, asr #30 │ │ │ │ - rsbeq r4, pc, ip, lsr sl @ │ │ │ │ - rsbeq r0, pc, r8, lsr #30 │ │ │ │ - rsbeq r4, pc, lr, lsl sl @ │ │ │ │ - ldrdeq r6, [pc], #-196 @ │ │ │ │ + strhteq r4, [pc], #-170 │ │ │ │ + rsbeq r0, pc, r4, lsr #31 │ │ │ │ + rsbeq r4, pc, r4, ror sl @ │ │ │ │ + rsbeq r0, pc, r0, ror #30 │ │ │ │ + rsbeq r4, pc, sl, asr sl @ │ │ │ │ + rsbeq r0, pc, r6, asr #30 │ │ │ │ + rsbeq r4, pc, r0, asr #20 │ │ │ │ + rsbeq r0, pc, ip, lsr #30 │ │ │ │ + rsbeq r4, pc, r2, lsr #20 │ │ │ │ + ldrdeq r6, [pc], #-200 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec4c1c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040f90 │ │ │ │ blmi fe1c71d4 │ │ │ │ ldrbtmi fp, [r8], #-151 @ 0xffffff69 │ │ │ │ ldmdavs fp, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ @@ -231816,31 +231816,31 @@ │ │ │ │ ldr r0, [r5, -r7, lsl #6] │ │ │ │ b 1632e38 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r9, sl, r2, asr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, sl, ip, lsl sl │ │ │ │ - rsbeq r4, pc, r8, lsr r9 @ │ │ │ │ - rsbeq r0, pc, r4, lsr #28 │ │ │ │ + rsbeq r4, pc, ip, lsr r9 @ │ │ │ │ + rsbeq r0, pc, r8, lsr #28 │ │ │ │ @ instruction: 0xffff032b │ │ │ │ @ instruction: 0xffff746f │ │ │ │ @ instruction: 0xffff02d3 │ │ │ │ - mlseq pc, sl, r8, r4 @ │ │ │ │ - rsbeq r0, pc, r6, lsl #27 │ │ │ │ - rsbeq r4, pc, ip, ror r8 @ │ │ │ │ - rsbeq r0, pc, r8, ror #26 │ │ │ │ - rsbeq r4, pc, ip, lsr #16 │ │ │ │ - rsbeq r0, pc, r8, lsl sp @ │ │ │ │ - rsbeq r4, pc, lr, lsl #16 │ │ │ │ - strdeq r0, [pc], #-202 @ │ │ │ │ - rsbeq r4, pc, r2, ror #15 │ │ │ │ - rsbeq r0, pc, lr, asr #25 │ │ │ │ - rsbeq r4, pc, r6, asr #15 │ │ │ │ - strhteq r6, [pc], #-172 │ │ │ │ + mlseq pc, lr, r8, r4 @ │ │ │ │ + rsbeq r0, pc, sl, lsl #27 │ │ │ │ + rsbeq r4, pc, r0, lsl #17 │ │ │ │ + rsbeq r0, pc, ip, ror #26 │ │ │ │ + rsbeq r4, pc, r0, lsr r8 @ │ │ │ │ + rsbeq r0, pc, ip, lsl sp @ │ │ │ │ + rsbeq r4, pc, r2, lsl r8 @ │ │ │ │ + strdeq r0, [pc], #-206 @ │ │ │ │ + rsbeq r4, pc, r6, ror #15 │ │ │ │ + ldrdeq r0, [pc], #-194 @ │ │ │ │ + rsbeq r4, pc, sl, asr #15 │ │ │ │ + rsbeq r6, pc, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec4c42c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r4], r7, lsl #1 │ │ │ │ ldc 8, cr6, [pc, #8] @ f5244 │ │ │ │ @ instruction: 0x461d7b14 │ │ │ │ @@ -231860,16 +231860,16 @@ │ │ │ │ @ instruction: 0xf722300c │ │ │ │ stmdami r7, {r0, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2l 7, cr15, [r8, #-136]! @ 0xffffff78 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ ... │ │ │ │ - rsbeq r4, pc, r2, lsl #14 │ │ │ │ - rsbeq r0, pc, lr, ror #23 │ │ │ │ + rsbeq r4, pc, r6, lsl #14 │ │ │ │ + strdeq r0, [pc], #-178 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, pc, lsl #12 │ │ │ │ stmdavs r3, {r3, r4, r7, r9, sl, lr} │ │ │ │ blvc 10f0934 │ │ │ │ @@ -231936,16 +231936,16 @@ │ │ │ │ mrc 7, 1, lr, cr6, cr10, {5} │ │ │ │ str r6, [ip, r5, asr #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbeq r4, pc, r0, lsl r6 @ │ │ │ │ - rsbeq r0, pc, r2, lsl #22 │ │ │ │ + rsbeq r4, pc, r4, lsl r6 @ │ │ │ │ + rsbeq r0, pc, r6, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, lr, lsl #18 │ │ │ │ stmdavs r3, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ blvc 1070a6c │ │ │ │ @@ -232009,18 +232009,18 @@ │ │ │ │ cdp 7, 3, cr14, cr5, cr0, {6} │ │ │ │ ldr r7, [sp, r4, asr #22]! │ │ │ │ blvs 1270db8 │ │ │ │ svclt 0x0000e7af │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - strdeq r4, [pc], #-72 @ │ │ │ │ - rsbeq r0, pc, r4, ror #19 │ │ │ │ - ldrdeq r4, [pc], #-68 @ │ │ │ │ - rsbeq r0, pc, r6, asr #19 │ │ │ │ + strdeq r4, [pc], #-76 @ │ │ │ │ + rsbeq r0, pc, r8, ror #19 │ │ │ │ + ldrdeq r4, [pc], #-72 @ │ │ │ │ + rsbeq r0, pc, sl, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec4c70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdbvs r9, {r2, r3, r9, sl, lr} │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf92cf7f5 │ │ │ │ @@ -232246,22 +232246,22 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 193351c │ │ │ │ ldr r9, [r7, -r1, lsl #20] │ │ │ │ mcr 7, 7, pc, cr10, cr11, {0} @ │ │ │ │ ldrshteq r9, [sl], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, sl, r4, asr #6 │ │ │ │ - rsbeq r4, pc, r4, lsl #4 │ │ │ │ - strdeq r0, [pc], #-96 @ │ │ │ │ - rsbeq r4, pc, r0, lsl #3 │ │ │ │ - rsbeq r0, pc, ip, ror #12 │ │ │ │ - rsbeq r4, pc, r2, ror #2 │ │ │ │ - rsbeq r0, pc, lr, asr #12 │ │ │ │ - strdeq r4, [pc], #-2 @ │ │ │ │ - ldrdeq r0, [pc], #-94 @ │ │ │ │ + rsbeq r4, pc, r8, lsl #4 │ │ │ │ + strdeq r0, [pc], #-100 @ │ │ │ │ + rsbeq r4, pc, r4, lsl #3 │ │ │ │ + rsbeq r0, pc, r0, ror r6 @ │ │ │ │ + rsbeq r4, pc, r6, ror #2 │ │ │ │ + rsbeq r0, pc, r2, asr r6 @ │ │ │ │ + strdeq r4, [pc], #-6 @ │ │ │ │ + rsbeq r0, pc, r2, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ ldrmi r2, [r8], r8, ror #11 │ │ │ │ strbcc pc, [r4, #2271]! @ 0x8df @ │ │ │ │ @@ -232639,47 +232639,47 @@ │ │ │ │ cdp2 7, 9, cr15, cr0, cr1, {1} │ │ │ │ @ instruction: 0xf04f4825 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff4af721 │ │ │ │ svclt 0x0000e76e │ │ │ │ rsbseq r9, sl, ip, lsr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, pc, r4, asr r0 @ │ │ │ │ - rsbeq r0, pc, lr, lsr r5 @ │ │ │ │ + rsbeq r4, pc, r8, asr r0 @ │ │ │ │ + rsbeq r0, pc, r2, asr #10 │ │ │ │ ldrsbteq r9, [sl], #-4 │ │ │ │ - rsbeq r4, pc, ip, ror #2 │ │ │ │ - rsbeq r4, pc, r0, ror #2 │ │ │ │ - rsbeq r4, pc, r8, asr r1 @ │ │ │ │ - rsbeq r3, pc, r0, lsl #28 │ │ │ │ - rsbeq r0, pc, ip, ror #5 │ │ │ │ - rsbeq r3, pc, r8, ror #27 │ │ │ │ - ldrdeq r0, [pc], #-36 @ │ │ │ │ + rsbeq r4, pc, r0, ror r1 @ │ │ │ │ + rsbeq r4, pc, r4, ror #2 │ │ │ │ + rsbeq r4, pc, ip, asr r1 @ │ │ │ │ + rsbeq r3, pc, r4, lsl #28 │ │ │ │ + strdeq r0, [pc], #-32 @ │ │ │ │ + rsbeq r3, pc, ip, ror #27 │ │ │ │ + ldrdeq r0, [pc], #-40 @ │ │ │ │ @ instruction: 0xffff104d │ │ │ │ - rsbeq r3, pc, sl, lsl #25 │ │ │ │ - rsbeq r0, pc, r6, ror r1 @ │ │ │ │ - rsbeq r3, pc, r0, ror ip @ │ │ │ │ - rsbeq r0, pc, ip, asr r1 @ │ │ │ │ - rsbeq r3, pc, r2, lsl #24 │ │ │ │ - rsbeq r0, pc, lr, ror #1 │ │ │ │ - rsbeq r3, pc, r8, ror #23 │ │ │ │ - ldrdeq r0, [pc], #-2 @ │ │ │ │ - strhteq r3, [pc], #-180 │ │ │ │ - rsbeq r5, pc, r6, ror #29 │ │ │ │ - rsbeq r3, pc, r4, ror fp @ │ │ │ │ - rsbeq r0, pc, r0, rrx │ │ │ │ - rsbeq r3, pc, r8, asr fp @ │ │ │ │ - rsbeq r0, pc, r4, asr #32 │ │ │ │ - rsbeq r3, pc, r0, asr #22 │ │ │ │ - rsbeq r0, pc, sl, lsr #32 │ │ │ │ - rsbeq r3, pc, r2, lsr #22 │ │ │ │ - rsbeq r0, pc, lr │ │ │ │ - rsbeq r3, pc, r6, lsl #22 │ │ │ │ - strdeq pc, [lr], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r3, pc, r8, asr #21 │ │ │ │ - strhteq pc, [lr], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r3, pc, lr, lsl #25 │ │ │ │ + rsbeq r0, pc, sl, ror r1 @ │ │ │ │ + rsbeq r3, pc, r4, ror ip @ │ │ │ │ + rsbeq r0, pc, r0, ror #2 │ │ │ │ + rsbeq r3, pc, r6, lsl #24 │ │ │ │ + strdeq r0, [pc], #-2 @ │ │ │ │ + rsbeq r3, pc, ip, ror #23 │ │ │ │ + ldrdeq r0, [pc], #-6 @ │ │ │ │ + strhteq r3, [pc], #-184 │ │ │ │ + rsbeq r5, pc, sl, ror #29 │ │ │ │ + rsbeq r3, pc, r8, ror fp @ │ │ │ │ + rsbeq r0, pc, r4, rrx │ │ │ │ + rsbeq r3, pc, ip, asr fp @ │ │ │ │ + rsbeq r0, pc, r8, asr #32 │ │ │ │ + rsbeq r3, pc, r4, asr #22 │ │ │ │ + rsbeq r0, pc, lr, lsr #32 │ │ │ │ + rsbeq r3, pc, r6, lsr #22 │ │ │ │ + rsbeq r0, pc, r2, lsl r0 @ │ │ │ │ + rsbeq r3, pc, sl, lsl #22 │ │ │ │ + strdeq pc, [lr], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r3, pc, ip, asr #21 │ │ │ │ + strhteq pc, [lr], #-246 @ 0xffffff0a @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsl #27 │ │ │ │ strmi r4, [sl], ip, lsl #25 │ │ │ │ @ instruction: 0x4617447d │ │ │ │ @@ -232819,26 +232819,26 @@ │ │ │ │ ldmdami r1, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2l 7, cr15, [r4, #132]! @ 0x84 │ │ │ │ str r9, [fp, r3, lsl #20]! │ │ │ │ b 1cb3e00 │ │ │ │ rsbseq r8, sl, r8, lsr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, pc, lr, lsr r9 @ │ │ │ │ - rsbeq pc, lr, sl, lsr #28 │ │ │ │ + rsbeq r3, pc, r2, asr #18 │ │ │ │ + rsbeq pc, lr, lr, lsr #28 │ │ │ │ rsbseq r8, sl, r4, lsr #18 │ │ │ │ - rsbeq r5, pc, ip, ror #23 │ │ │ │ - rsbeq r3, pc, r4, asr r8 @ │ │ │ │ - rsbeq pc, lr, r0, asr #26 │ │ │ │ - rsbeq r3, pc, r6, lsr r8 @ │ │ │ │ - rsbeq pc, lr, r2, lsr #26 │ │ │ │ - rsbeq r3, pc, r8, lsl r8 @ │ │ │ │ - rsbeq pc, lr, r4, lsl #26 │ │ │ │ - strdeq r3, [pc], #-122 @ │ │ │ │ - rsbeq pc, lr, r6, ror #25 │ │ │ │ + strdeq r5, [pc], #-176 @ │ │ │ │ + rsbeq r3, pc, r8, asr r8 @ │ │ │ │ + rsbeq pc, lr, r4, asr #26 │ │ │ │ + rsbeq r3, pc, sl, lsr r8 @ │ │ │ │ + rsbeq pc, lr, r6, lsr #26 │ │ │ │ + rsbeq r3, pc, ip, lsl r8 @ │ │ │ │ + rsbeq pc, lr, r8, lsl #26 │ │ │ │ + strdeq r3, [pc], #-126 @ │ │ │ │ + rsbeq pc, lr, sl, ror #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ @ instruction: 0x4692b0b1 │ │ │ │ stccs 8, cr15, [r0], {223} @ 0xdf │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -233607,91 +233607,91 @@ │ │ │ │ ldmdami r2, {r0, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffbcf720 │ │ │ │ @ instruction: 0xf71ae75f │ │ │ │ svclt 0x0000ec48 │ │ │ │ rsbseq r8, sl, r6, lsr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, pc, r2, lsr r7 @ │ │ │ │ - rsbeq pc, lr, ip, lsl ip @ │ │ │ │ + rsbeq r3, pc, r6, lsr r7 @ │ │ │ │ + rsbeq pc, lr, r0, lsr #24 │ │ │ │ ldrhteq r8, [sl], #-114 @ 0xffffff8e │ │ │ │ - ldrdeq r3, [pc], #-98 @ │ │ │ │ - strhteq pc, [lr], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r3, pc, r6, lsr r8 @ │ │ │ │ - rsbeq r3, pc, r6, lsl r6 @ │ │ │ │ - rsbeq pc, lr, r0, lsl #22 │ │ │ │ + ldrdeq r3, [pc], #-102 @ │ │ │ │ + rsbeq pc, lr, r0, asr #23 │ │ │ │ + rsbeq r3, pc, sl, lsr r8 @ │ │ │ │ + rsbeq r3, pc, sl, lsl r6 @ │ │ │ │ + rsbeq pc, lr, r4, lsl #22 │ │ │ │ @ instruction: 0xfffeeff3 │ │ │ │ - strdeq r3, [pc], #-76 @ │ │ │ │ - rsbeq pc, lr, r6, ror #19 │ │ │ │ - rsbeq r3, pc, r8, lsl r5 @ │ │ │ │ - rsbeq r3, pc, sl, asr #9 │ │ │ │ + rsbeq r3, pc, r0, lsl #10 │ │ │ │ + rsbeq pc, lr, sl, ror #19 │ │ │ │ + rsbeq r3, pc, ip, lsl r5 @ │ │ │ │ + rsbeq r3, pc, lr, asr #9 │ │ │ │ @ instruction: 0xfffed49b │ │ │ │ - strdeq r3, [pc], #-58 @ │ │ │ │ - rsbeq r3, pc, r4, asr #4 │ │ │ │ - rsbeq pc, lr, lr, lsr #14 │ │ │ │ - rsbeq r3, pc, r8, lsr #4 │ │ │ │ - rsbeq pc, lr, r2, lsl r7 @ │ │ │ │ - rsbeq r3, pc, r8, lsl #6 │ │ │ │ - rsbeq r3, pc, r6, asr #2 │ │ │ │ - rsbeq pc, lr, r0, lsr r6 @ │ │ │ │ - rsbeq r3, pc, lr, ror r2 @ │ │ │ │ + strdeq r3, [pc], #-62 @ │ │ │ │ + rsbeq r3, pc, r8, asr #4 │ │ │ │ + rsbeq pc, lr, r2, lsr r7 @ │ │ │ │ + rsbeq r3, pc, ip, lsr #4 │ │ │ │ + rsbeq pc, lr, r6, lsl r7 @ │ │ │ │ + rsbeq r3, pc, ip, lsl #6 │ │ │ │ + rsbeq r3, pc, sl, asr #2 │ │ │ │ + rsbeq pc, lr, r4, lsr r6 @ │ │ │ │ + rsbeq r3, pc, r2, lsl #5 │ │ │ │ @ instruction: 0xfffeeac3 │ │ │ │ - mlseq pc, r4, r0, r3 @ │ │ │ │ - rsbeq pc, lr, lr, ror r5 @ │ │ │ │ - rsbeq r3, pc, r8, ror r0 @ │ │ │ │ - rsbeq pc, lr, r2, ror #10 │ │ │ │ - rsbeq r3, pc, r4, lsl r0 @ │ │ │ │ - strdeq pc, [lr], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r3, pc, r0, lsr #2 │ │ │ │ - rsbeq r2, pc, r8, ror pc @ │ │ │ │ - rsbeq pc, lr, r0, ror #8 │ │ │ │ - strhteq r3, [pc], #-0 │ │ │ │ - strdeq r2, [pc], #-238 @ │ │ │ │ - rsbeq pc, lr, sl, ror #7 │ │ │ │ - rsbeq r2, pc, r2, ror #29 │ │ │ │ - rsbeq pc, lr, lr, asr #7 │ │ │ │ - rsbeq r2, pc, r6, asr #29 │ │ │ │ - strhteq pc, [lr], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r3, pc, ip │ │ │ │ - rsbeq r2, pc, lr, ror #28 │ │ │ │ - rsbeq pc, lr, r8, asr r3 @ │ │ │ │ - rsbeq r2, pc, lr, lsl lr @ │ │ │ │ - rsbeq pc, lr, sl, lsl #6 │ │ │ │ - rsbeq r2, pc, r0, lsl #28 │ │ │ │ - rsbeq pc, lr, ip, ror #5 │ │ │ │ - rsbeq r2, pc, r6, asr #30 │ │ │ │ + mlseq pc, r8, r0, r3 @ │ │ │ │ + rsbeq pc, lr, r2, lsl #11 │ │ │ │ + rsbeq r3, pc, ip, ror r0 @ │ │ │ │ + rsbeq pc, lr, r6, ror #10 │ │ │ │ + rsbeq r3, pc, r8, lsl r0 @ │ │ │ │ + rsbeq pc, lr, r2, lsl #10 │ │ │ │ + rsbeq r3, pc, r4, lsr #2 │ │ │ │ + rsbeq r2, pc, ip, ror pc @ │ │ │ │ + rsbeq pc, lr, r4, ror #8 │ │ │ │ + strhteq r3, [pc], #-4 │ │ │ │ + rsbeq r2, pc, r2, lsl #30 │ │ │ │ + rsbeq pc, lr, lr, ror #7 │ │ │ │ + rsbeq r2, pc, r6, ror #29 │ │ │ │ + ldrdeq pc, [lr], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r2, pc, sl, asr #29 │ │ │ │ + strhteq pc, [lr], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r3, pc, r0, lsl r0 @ │ │ │ │ + rsbeq r2, pc, r2, ror lr @ │ │ │ │ + rsbeq pc, lr, ip, asr r3 @ │ │ │ │ + rsbeq r2, pc, r2, lsr #28 │ │ │ │ + rsbeq pc, lr, lr, lsl #6 │ │ │ │ + rsbeq r2, pc, r4, lsl #28 │ │ │ │ + strdeq pc, [lr], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r2, pc, sl, asr #30 │ │ │ │ @ instruction: 0xfffecf17 │ │ │ │ - rsbeq r2, pc, ip, ror sp @ │ │ │ │ - rsbeq pc, lr, r8, ror #4 │ │ │ │ - rsbeq r2, pc, r8, asr #26 │ │ │ │ - rsbeq pc, lr, r4, lsr r2 @ │ │ │ │ - rsbeq r2, pc, ip, lsr #26 │ │ │ │ - rsbeq pc, lr, r8, lsl r2 @ │ │ │ │ - rsbeq r2, pc, r8, ror #25 │ │ │ │ - ldrdeq pc, [lr], #-20 @ 0xffffffec @ │ │ │ │ - ldrdeq r2, [pc], #-192 @ │ │ │ │ - strhteq pc, [lr], #-28 @ 0xffffffe4 @ │ │ │ │ - strhteq r2, [pc], #-196 │ │ │ │ - mlseq lr, lr, r1, pc @ │ │ │ │ - mlseq pc, r6, ip, r2 @ │ │ │ │ - rsbeq pc, lr, r2, lsl #3 │ │ │ │ - rsbeq r2, pc, r8, ror ip @ │ │ │ │ - rsbeq pc, lr, r4, ror #2 │ │ │ │ - rsbeq r2, pc, lr, asr ip @ │ │ │ │ - rsbeq pc, lr, r8, asr #2 │ │ │ │ - rsbeq r2, pc, lr, lsr #24 │ │ │ │ - rsbeq pc, lr, sl, lsl r1 @ │ │ │ │ - rsbeq r2, pc, r2, lsl ip @ │ │ │ │ - strdeq pc, [lr], #-14 @ │ │ │ │ - strdeq r2, [pc], #-180 @ │ │ │ │ - rsbeq pc, lr, r0, ror #1 │ │ │ │ - ldrdeq r2, [pc], #-186 @ │ │ │ │ - rsbeq pc, lr, r4, asr #1 │ │ │ │ - rsbeq r2, pc, sl, lsr #23 │ │ │ │ - mlseq lr, r6, r0, pc @ │ │ │ │ + rsbeq r2, pc, r0, lsl #27 │ │ │ │ + rsbeq pc, lr, ip, ror #4 │ │ │ │ + rsbeq r2, pc, ip, asr #26 │ │ │ │ + rsbeq pc, lr, r8, lsr r2 @ │ │ │ │ + rsbeq r2, pc, r0, lsr sp @ │ │ │ │ + rsbeq pc, lr, ip, lsl r2 @ │ │ │ │ + rsbeq r2, pc, ip, ror #25 │ │ │ │ + ldrdeq pc, [lr], #-24 @ 0xffffffe8 @ │ │ │ │ + ldrdeq r2, [pc], #-196 @ │ │ │ │ + rsbeq pc, lr, r0, asr #3 │ │ │ │ + strhteq r2, [pc], #-200 │ │ │ │ + rsbeq pc, lr, r2, lsr #3 │ │ │ │ + mlseq pc, sl, ip, r2 @ │ │ │ │ + rsbeq pc, lr, r6, lsl #3 │ │ │ │ + rsbeq r2, pc, ip, ror ip @ │ │ │ │ + rsbeq pc, lr, r8, ror #2 │ │ │ │ + rsbeq r2, pc, r2, ror #24 │ │ │ │ + rsbeq pc, lr, ip, asr #2 │ │ │ │ + rsbeq r2, pc, r2, lsr ip @ │ │ │ │ + rsbeq pc, lr, lr, lsl r1 @ │ │ │ │ + rsbeq r2, pc, r6, lsl ip @ │ │ │ │ + rsbeq pc, lr, r2, lsl #2 │ │ │ │ + strdeq r2, [pc], #-184 @ │ │ │ │ + rsbeq pc, lr, r4, ror #1 │ │ │ │ + ldrdeq r2, [pc], #-190 @ │ │ │ │ + rsbeq pc, lr, r8, asr #1 │ │ │ │ + rsbeq r2, pc, lr, lsr #23 │ │ │ │ + mlseq lr, sl, r0, pc @ │ │ │ │ tstcs r2, r5, lsr #16 │ │ │ │ blx 1333bce │ │ │ │ blcs 11db50 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vcgt.u8 d25, d0, d15 │ │ │ │ @ instruction: 0xf1aa80b0 │ │ │ │ tstls r8, #4, 8 @ 0x4000000 │ │ │ │ @@ -234166,57 +234166,57 @@ │ │ │ │ ldmdami r1!, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 18b531a │ │ │ │ stmdavs r3!, {r1, r4, r7, r8, sl, sp, lr, pc} │ │ │ │ ldrb r9, [lr], #-785 @ 0xfffffcef │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r2, pc, r8, asr #15 │ │ │ │ - strhteq lr, [lr], #-194 @ 0xffffff3e │ │ │ │ - rsbeq r2, pc, ip, lsr #15 │ │ │ │ - mlseq lr, r6, ip, lr │ │ │ │ - mlseq pc, r0, r7, r2 @ │ │ │ │ - rsbeq lr, lr, sl, ror ip │ │ │ │ - rsbeq r2, pc, r0, ror r7 @ │ │ │ │ - rsbeq lr, lr, sl, asr ip │ │ │ │ - rsbeq r2, pc, r0, asr r7 @ │ │ │ │ - rsbeq lr, lr, sl, lsr ip │ │ │ │ - rsbeq r2, pc, r0, lsr r7 @ │ │ │ │ - rsbeq lr, lr, sl, lsl ip │ │ │ │ - mlseq pc, r6, r8, r2 @ │ │ │ │ + rsbeq r2, pc, ip, asr #15 │ │ │ │ + strhteq lr, [lr], #-198 @ 0xffffff3a │ │ │ │ + strhteq r2, [pc], #-112 │ │ │ │ + mlseq lr, sl, ip, lr │ │ │ │ + mlseq pc, r4, r7, r2 @ │ │ │ │ + rsbeq lr, lr, lr, ror ip │ │ │ │ + rsbeq r2, pc, r4, ror r7 @ │ │ │ │ + rsbeq lr, lr, lr, asr ip │ │ │ │ + rsbeq r2, pc, r4, asr r7 @ │ │ │ │ + rsbeq lr, lr, lr, lsr ip │ │ │ │ + rsbeq r2, pc, r4, lsr r7 @ │ │ │ │ + rsbeq lr, lr, lr, lsl ip │ │ │ │ + mlseq pc, sl, r8, r2 @ │ │ │ │ @ instruction: 0xfffec869 │ │ │ │ - strdeq r2, [pc], #-82 @ │ │ │ │ - ldrdeq lr, [lr], #-174 @ 0xffffff52 @ │ │ │ │ - ldrdeq r2, [pc], #-84 @ │ │ │ │ - rsbeq lr, lr, r0, asr #21 │ │ │ │ - strhteq r2, [pc], #-88 │ │ │ │ - rsbeq lr, lr, r4, lsr #21 │ │ │ │ + strdeq r2, [pc], #-86 @ │ │ │ │ + rsbeq lr, lr, r2, ror #21 │ │ │ │ + ldrdeq r2, [pc], #-88 @ │ │ │ │ + rsbeq lr, lr, r4, asr #21 │ │ │ │ + strhteq r2, [pc], #-92 │ │ │ │ + rsbeq lr, lr, r8, lsr #21 │ │ │ │ @ instruction: 0xfffedfb1 │ │ │ │ - strdeq r2, [pc], #-72 @ │ │ │ │ - rsbeq lr, lr, r4, ror #19 │ │ │ │ + strdeq r2, [pc], #-76 @ │ │ │ │ + rsbeq lr, lr, r8, ror #19 │ │ │ │ @ instruction: 0xfffedeed │ │ │ │ - rsbeq r2, pc, r4, asr #9 │ │ │ │ - strhteq lr, [lr], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r2, pc, r8, asr #9 │ │ │ │ + strhteq lr, [lr], #-154 @ 0xffffff66 │ │ │ │ @ instruction: 0xfffede5f │ │ │ │ - rsbeq r2, pc, r4, lsr #8 │ │ │ │ - rsbeq lr, lr, r0, lsl r9 │ │ │ │ - ldrdeq r2, [pc], #-54 @ │ │ │ │ - rsbeq lr, lr, r2, asr #17 │ │ │ │ + rsbeq r2, pc, r8, lsr #8 │ │ │ │ + rsbeq lr, lr, r4, lsl r9 │ │ │ │ + ldrdeq r2, [pc], #-58 @ │ │ │ │ + rsbeq lr, lr, r6, asr #17 │ │ │ │ @ instruction: 0xfffeddcb │ │ │ │ - rsbeq r2, pc, r0, lsr #7 │ │ │ │ - mlseq lr, r2, r8, lr │ │ │ │ + rsbeq r2, pc, r4, lsr #7 │ │ │ │ + mlseq lr, r6, r8, lr │ │ │ │ @ instruction: 0xfffedd73 │ │ │ │ - rsbeq r2, pc, r8, asr #6 │ │ │ │ - rsbeq lr, lr, sl, lsr r8 │ │ │ │ - rsbeq r2, pc, r8, lsr #6 │ │ │ │ - rsbeq lr, lr, r4, lsl r8 │ │ │ │ - rsbeq r2, pc, ip, lsl #6 │ │ │ │ - strdeq lr, [lr], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r2, pc, lr, ror #5 │ │ │ │ - ldrdeq lr, [lr], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r2, pc, ip, asr #6 │ │ │ │ + rsbeq lr, lr, lr, lsr r8 │ │ │ │ + rsbeq r2, pc, ip, lsr #6 │ │ │ │ + rsbeq lr, lr, r8, lsl r8 │ │ │ │ + rsbeq r2, pc, r0, lsl r3 @ │ │ │ │ + strdeq lr, [lr], #-124 @ 0xffffff84 @ │ │ │ │ + strdeq r2, [pc], #-34 @ │ │ │ │ + ldrdeq lr, [lr], #-126 @ 0xffffff82 @ │ │ │ │ ldmdami sp, {r2, r9, sl, lr} │ │ │ │ teqpcs r3, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx eb53e8 │ │ │ │ @ instruction: 0x4621481a │ │ │ │ @ instruction: 0xf7204478 │ │ │ │ @ instruction: 0xf7fffaf1 │ │ │ │ @@ -234239,21 +234239,21 @@ │ │ │ │ vadd.i8 d20, d1, d11 │ │ │ │ ldrbtmi r1, [r8], #-380 @ 0xfffffe84 │ │ │ │ @ instruction: 0xf720300c │ │ │ │ stmdami r9, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff23544c │ │ │ │ svclt 0x0000e4f8 │ │ │ │ - rsbeq r2, pc, r4, lsl r2 @ │ │ │ │ - rsbeq lr, lr, r0, lsl #14 │ │ │ │ + rsbeq r2, pc, r8, lsl r2 @ │ │ │ │ + rsbeq lr, lr, r4, lsl #14 │ │ │ │ @ instruction: 0xfffedc07 │ │ │ │ - ldrdeq r2, [pc], #-28 @ │ │ │ │ - rsbeq lr, lr, lr, asr #13 │ │ │ │ - strhteq r2, [pc], #-26 │ │ │ │ - rsbeq lr, lr, r6, lsr #13 │ │ │ │ + rsbeq r2, pc, r0, ror #3 │ │ │ │ + ldrdeq lr, [lr], #-98 @ 0xffffff9e @ │ │ │ │ + strhteq r2, [pc], #-30 │ │ │ │ + rsbeq lr, lr, sl, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec4e9f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc8 │ │ │ │ umulllt lr, fp, r4, r0 │ │ │ │ @ instruction: 0xc090f8df │ │ │ │ @ instruction: 0xf85e44fe │ │ │ │ @@ -234289,16 +234289,16 @@ │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R10_usr │ │ │ │ andlt r4, fp, r8, lsl r6 │ │ │ │ @ instruction: 0xf719bd30 │ │ │ │ svclt 0x0000eef2 │ │ │ │ rsbseq r7, sl, ip, lsl #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, pc, r2, lsr #2 │ │ │ │ - rsbeq lr, lr, lr, lsl #12 │ │ │ │ + rsbeq r2, pc, r6, lsr #2 │ │ │ │ + rsbeq lr, lr, r2, lsl r6 │ │ │ │ @ instruction: 0x007a719c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d46984 │ │ │ │ stccc 3, cr4, [r1], {204} @ 0xcc │ │ │ │ @@ -234351,22 +234351,22 @@ │ │ │ │ @ instruction: 0xf642480c │ │ │ │ ldrbtmi r4, [r8], #-310 @ 0xfffffeca │ │ │ │ @ instruction: 0xf720300c │ │ │ │ stmdami sl, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9e4f720 │ │ │ │ svclt 0x0000e799 │ │ │ │ - rsbeq r7, lr, r6, asr #28 │ │ │ │ - rsbeq r4, pc, r0, asr #8 │ │ │ │ - rsbeq r2, pc, r4, lsr r0 @ │ │ │ │ - rsbeq r4, pc, r2, lsr #8 │ │ │ │ - rsbeq r2, pc, r8, lsl r0 @ │ │ │ │ - rsbeq lr, lr, r4, lsl #10 │ │ │ │ - strdeq r1, [pc], #-250 @ │ │ │ │ - rsbeq lr, lr, r6, ror #9 │ │ │ │ + rsbeq r7, lr, sl, asr #28 │ │ │ │ + rsbeq r4, pc, r4, asr #8 │ │ │ │ + rsbeq r2, pc, r8, lsr r0 @ │ │ │ │ + rsbeq r4, pc, r6, lsr #8 │ │ │ │ + rsbeq r2, pc, ip, lsl r0 @ │ │ │ │ + rsbeq lr, lr, r8, lsl #10 │ │ │ │ + strdeq r1, [pc], #-254 @ │ │ │ │ + rsbeq lr, lr, sl, ror #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r6, lsl #1 │ │ │ │ strmi r4, [r5], -r4, ror #23 │ │ │ │ andls r4, r3, #136, 12 @ 0x8800000 │ │ │ │ @@ -234595,38 +234595,38 @@ │ │ │ │ @ instruction: 0xff46f71f │ │ │ │ @ instruction: 0x4621481c │ │ │ │ @ instruction: 0xf7204478 │ │ │ │ ldr pc, [r0, -r1, lsl #16] │ │ │ │ stc 7, cr15, [ip], {25} │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r7, sl, r2, asr #32 │ │ │ │ - rsbeq r1, pc, r6, lsl #30 │ │ │ │ - strdeq lr, [lr], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r1, pc, lr, ror #29 │ │ │ │ - ldrdeq lr, [lr], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r1, pc, sl, lsl #30 │ │ │ │ + strdeq lr, [lr], #-54 @ 0xffffffca @ │ │ │ │ + strdeq r1, [pc], #-226 @ │ │ │ │ + ldrdeq lr, [lr], #-62 @ 0xffffffc2 @ │ │ │ │ rsbseq r6, sl, r0, asr pc │ │ │ │ - rsbeq r1, pc, r8, ror #28 │ │ │ │ - rsbeq lr, lr, r4, asr r3 │ │ │ │ - rsbeq r1, pc, r0, lsl lr @ │ │ │ │ - strdeq lr, [lr], #-44 @ 0xffffffd4 @ │ │ │ │ - strdeq r1, [pc], #-216 @ │ │ │ │ - rsbeq lr, lr, r4, ror #5 │ │ │ │ - ldrdeq r1, [pc], #-222 @ │ │ │ │ - rsbeq lr, lr, sl, asr #5 │ │ │ │ - rsbeq r1, pc, ip, lsr sp @ │ │ │ │ - rsbeq lr, lr, r8, lsr #4 │ │ │ │ - rsbeq r1, pc, r2, lsr #26 │ │ │ │ - rsbeq lr, lr, lr, lsl #4 │ │ │ │ - rsbeq r4, pc, lr, asr r0 @ │ │ │ │ - rsbeq r1, pc, r6, lsr #25 │ │ │ │ - mlseq lr, r2, r1, lr │ │ │ │ - rsbeq r1, pc, lr, asr #24 │ │ │ │ - rsbeq lr, lr, sl, lsr r1 │ │ │ │ - rsbeq r1, pc, r4, lsr ip @ │ │ │ │ - rsbeq lr, lr, r0, lsr #2 │ │ │ │ + rsbeq r1, pc, ip, ror #28 │ │ │ │ + rsbeq lr, lr, r8, asr r3 │ │ │ │ + rsbeq r1, pc, r4, lsl lr @ │ │ │ │ + rsbeq lr, lr, r0, lsl #6 │ │ │ │ + strdeq r1, [pc], #-220 @ │ │ │ │ + rsbeq lr, lr, r8, ror #5 │ │ │ │ + rsbeq r1, pc, r2, ror #27 │ │ │ │ + rsbeq lr, lr, lr, asr #5 │ │ │ │ + rsbeq r1, pc, r0, asr #26 │ │ │ │ + rsbeq lr, lr, ip, lsr #4 │ │ │ │ + rsbeq r1, pc, r6, lsr #26 │ │ │ │ + rsbeq lr, lr, r2, lsl r2 │ │ │ │ + rsbeq r4, pc, r2, rrx │ │ │ │ + rsbeq r1, pc, sl, lsr #25 │ │ │ │ + mlseq lr, r6, r1, lr │ │ │ │ + rsbeq r1, pc, r2, asr ip @ │ │ │ │ + rsbeq lr, lr, lr, lsr r1 │ │ │ │ + rsbeq r1, pc, r8, lsr ip @ │ │ │ │ + rsbeq lr, lr, r4, lsr #2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r6], -ip, lsl #1 │ │ │ │ strmi r2, [r5], -r0, lsl #6 │ │ │ │ strmi r6, [r8], r0, asr #16 │ │ │ │ @@ -234913,45 +234913,45 @@ │ │ │ │ stc2l 7, cr15, [sl], {31} │ │ │ │ strtmi r4, [r1], -r3, lsr #16 │ │ │ │ @ instruction: 0xf71f4478 │ │ │ │ ldrbt pc, [ip], -r5, lsl #27 @ │ │ │ │ b 535eb4 │ │ │ │ rsbseq r6, sl, r8, lsr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, pc, r2, lsr fp @ │ │ │ │ - rsbeq lr, lr, ip, lsl r0 │ │ │ │ + rsbeq r1, pc, r6, lsr fp @ │ │ │ │ + rsbeq lr, lr, r0, lsr #32 │ │ │ │ @ instruction: 0x007a6b9a │ │ │ │ @ instruction: 0xfffed4ef │ │ │ │ - rsbeq r1, pc, r0, asr #20 │ │ │ │ - rsbeq sp, lr, ip, lsr #30 │ │ │ │ - rsbeq r1, pc, r8, lsr #20 │ │ │ │ - rsbeq sp, lr, r4, lsl pc │ │ │ │ - rsbeq r1, pc, lr, lsl #20 │ │ │ │ - strdeq sp, [lr], #-234 @ 0xffffff16 @ │ │ │ │ - strdeq r1, [pc], #-148 @ │ │ │ │ - rsbeq sp, lr, r0, ror #29 │ │ │ │ - rsbeq r1, pc, r8, asr #19 │ │ │ │ - strhteq sp, [lr], #-228 @ 0xffffff1c │ │ │ │ - rsbeq r1, pc, r8, lsl r9 @ │ │ │ │ - rsbeq sp, lr, r4, lsl #28 │ │ │ │ - strdeq r1, [pc], #-142 @ │ │ │ │ - rsbeq sp, lr, sl, ror #27 │ │ │ │ - rsbeq r1, pc, r4, ror #17 │ │ │ │ - ldrdeq sp, [lr], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r1, pc, r2, asr #16 │ │ │ │ - rsbeq sp, lr, lr, lsr #26 │ │ │ │ - rsbeq r3, pc, lr, ror fp @ │ │ │ │ - rsbeq r1, pc, sl, ror #15 │ │ │ │ - ldrdeq sp, [lr], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r1, pc, sl, lsr #15 │ │ │ │ - mlseq lr, r6, ip, sp │ │ │ │ - rsbeq r1, pc, ip, asr r7 @ │ │ │ │ - rsbeq sp, lr, r8, asr #24 │ │ │ │ - rsbeq r1, pc, ip, lsr r7 @ │ │ │ │ - rsbeq sp, lr, r8, lsr #24 │ │ │ │ + rsbeq r1, pc, r4, asr #20 │ │ │ │ + rsbeq sp, lr, r0, lsr pc │ │ │ │ + rsbeq r1, pc, ip, lsr #20 │ │ │ │ + rsbeq sp, lr, r8, lsl pc │ │ │ │ + rsbeq r1, pc, r2, lsl sl @ │ │ │ │ + strdeq sp, [lr], #-238 @ 0xffffff12 @ │ │ │ │ + strdeq r1, [pc], #-152 @ │ │ │ │ + rsbeq sp, lr, r4, ror #29 │ │ │ │ + rsbeq r1, pc, ip, asr #19 │ │ │ │ + strhteq sp, [lr], #-232 @ 0xffffff18 │ │ │ │ + rsbeq r1, pc, ip, lsl r9 @ │ │ │ │ + rsbeq sp, lr, r8, lsl #28 │ │ │ │ + rsbeq r1, pc, r2, lsl #18 │ │ │ │ + rsbeq sp, lr, lr, ror #27 │ │ │ │ + rsbeq r1, pc, r8, ror #17 │ │ │ │ + ldrdeq sp, [lr], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r1, pc, r6, asr #16 │ │ │ │ + rsbeq sp, lr, r2, lsr sp │ │ │ │ + rsbeq r3, pc, r2, lsl #23 │ │ │ │ + rsbeq r1, pc, lr, ror #15 │ │ │ │ + ldrdeq sp, [lr], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r1, pc, lr, lsr #15 │ │ │ │ + mlseq lr, sl, ip, sp │ │ │ │ + rsbeq r1, pc, r0, ror #14 │ │ │ │ + rsbeq sp, lr, ip, asr #24 │ │ │ │ + rsbeq r1, pc, r0, asr #14 │ │ │ │ + rsbeq sp, lr, ip, lsr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec4f4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd0 │ │ │ │ strmi fp, [lr], -r7, lsl #1 │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ ldrdeq lr, [ip, -sp] │ │ │ │ @@ -235015,16 +235015,16 @@ │ │ │ │ tstlt r3, r0, lsl fp │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ mrc 0, 1, r6, cr0, cr3, {0} │ │ │ │ ldr r0, [r6, r7, asr #22]! │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbeq r1, pc, r6, ror #12 │ │ │ │ - rsbeq sp, lr, r2, asr fp │ │ │ │ + rsbeq r1, pc, sl, ror #12 │ │ │ │ + rsbeq sp, lr, r6, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec4f604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #416] @ f85ac │ │ │ │ addlt r6, r4, r0, lsr fp │ │ │ │ bleq 12b3ee4 │ │ │ │ blx 533fdc │ │ │ │ @@ -235437,16 +235437,16 @@ │ │ │ │ ldrb lr, [r5, -r8] │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - strdeq r0, [pc], #-246 @ │ │ │ │ - rsbeq sp, lr, r2, ror #9 │ │ │ │ + strdeq r0, [pc], #-250 @ │ │ │ │ + rsbeq sp, lr, r6, ror #9 │ │ │ │ blcc ff1b4570 │ │ │ │ blx 534668 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ str r3, [sp, -r2, asr #22] │ │ │ │ blcc ff2f4580 │ │ │ │ blx 534678 │ │ │ │ movwcs fp, #8108 @ 0x1fac │ │ │ │ @@ -235468,16 +235468,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf92cf71f │ │ │ │ mrc 7, 5, lr, cr4, cr0, {3} │ │ │ │ vsqrt.f64 d23, d2 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvc 11b45cc │ │ │ │ svclt 0x0000e705 │ │ │ │ - rsbeq r0, pc, sl, lsl #29 │ │ │ │ - rsbeq sp, lr, r6, ror r3 │ │ │ │ + rsbeq r0, pc, lr, lsl #29 │ │ │ │ + rsbeq sp, lr, sl, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi fe48a388 │ │ │ │ blmi fe48a594 │ │ │ │ addslt r4, r1, sl, ror r4 │ │ │ │ @@ -235619,25 +235619,25 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xfffef71e │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf718e76d │ │ │ │ svclt 0x0000ec88 │ │ │ │ rsbseq r5, sl, r0, ror #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, pc, sl, lsr #31 │ │ │ │ - rsbeq r0, pc, r8, ror #29 │ │ │ │ + rsbeq r0, pc, lr, lsr #31 │ │ │ │ + rsbeq r0, pc, ip, ror #29 │ │ │ │ ldrsbteq r5, [sl], #-210 @ 0xffffff2e │ │ │ │ - rsbeq r0, pc, r8, lsl #25 │ │ │ │ - rsbeq sp, lr, r4, ror r1 │ │ │ │ - rsbeq r0, pc, sl, ror #24 │ │ │ │ - rsbeq sp, lr, r6, asr r1 │ │ │ │ - rsbeq r0, pc, ip, asr #24 │ │ │ │ - rsbeq sp, lr, r8, lsr r1 │ │ │ │ - rsbeq r0, pc, r0, lsr ip @ │ │ │ │ - rsbeq sp, lr, sl, lsl r1 │ │ │ │ + rsbeq r0, pc, ip, lsl #25 │ │ │ │ + rsbeq sp, lr, r8, ror r1 │ │ │ │ + rsbeq r0, pc, lr, ror #24 │ │ │ │ + rsbeq sp, lr, sl, asr r1 │ │ │ │ + rsbeq r0, pc, r0, asr ip @ │ │ │ │ + rsbeq sp, lr, ip, lsr r1 │ │ │ │ + rsbeq r0, pc, r4, lsr ip @ │ │ │ │ + rsbeq sp, lr, lr, lsl r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ pkhbtmi fp, r8, r3, lsl #1 │ │ │ │ @ instruction: 0x4614499c │ │ │ │ @ instruction: 0x46064a9c │ │ │ │ @@ -235794,23 +235794,23 @@ │ │ │ │ mcr2 7, 5, pc, cr2, cr14, {0} @ │ │ │ │ blge 532be8 │ │ │ │ blge 4ddc40 │ │ │ │ strb r9, [fp, r5, lsl #6] │ │ │ │ bl b36c80 │ │ │ │ rsbseq r5, sl, ip, asr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, pc, r8, lsl #23 │ │ │ │ - rsbeq sp, lr, r4, ror r0 │ │ │ │ + rsbeq r0, pc, ip, lsl #23 │ │ │ │ + rsbeq sp, lr, r8, ror r0 │ │ │ │ rsbseq r5, sl, lr, lsl #24 │ │ │ │ - strdeq r0, [pc], #-158 @ │ │ │ │ - rsbeq ip, lr, sl, ror #29 │ │ │ │ - ldrdeq r0, [pc], #-154 @ │ │ │ │ - rsbeq ip, lr, r6, asr #29 │ │ │ │ - rsbeq r0, pc, r6, ror r9 @ │ │ │ │ - rsbeq ip, lr, r2, ror #28 │ │ │ │ + rsbeq r0, pc, r2, lsl #20 │ │ │ │ + rsbeq ip, lr, lr, ror #29 │ │ │ │ + ldrdeq r0, [pc], #-158 @ │ │ │ │ + rsbeq ip, lr, sl, asr #29 │ │ │ │ + rsbeq r0, pc, sl, ror r9 @ │ │ │ │ + rsbeq ip, lr, r6, ror #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4699b091 │ │ │ │ ldrcc pc, [r0, #2271] @ 0x8df │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @@ -236167,46 +236167,46 @@ │ │ │ │ ldrbmi lr, [r4], -sp, ror #10 │ │ │ │ ldrdls pc, [r4], -sp @ │ │ │ │ ldrdge pc, [ip], -sp @ │ │ │ │ ssat r4, #18, r8, asr #13 │ │ │ │ ldmda lr!, {r3, r4, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x007a5998 │ │ │ │ - rsbeq r0, pc, sl, asr #17 │ │ │ │ - strhteq ip, [lr], #-212 @ 0xffffff2c │ │ │ │ - rsbeq r0, pc, lr, lsr #17 │ │ │ │ - mlseq lr, r8, sp, ip │ │ │ │ + rsbeq r0, pc, lr, asr #17 │ │ │ │ + strhteq ip, [lr], #-216 @ 0xffffff28 │ │ │ │ + strhteq r0, [pc], #-130 │ │ │ │ + mlseq lr, ip, sp, ip │ │ │ │ rsbseq r5, sl, lr, lsr #18 │ │ │ │ - rsbeq r0, pc, lr, lsl #13 │ │ │ │ - rsbeq ip, lr, sl, ror fp │ │ │ │ - rsbeq r0, pc, r4, ror r6 @ │ │ │ │ - rsbeq ip, lr, r0, ror #22 │ │ │ │ - rsbeq r0, pc, r2, asr #23 │ │ │ │ - rsbeq r0, pc, sl, asr #11 │ │ │ │ - strhteq ip, [lr], #-166 @ 0xffffff5a │ │ │ │ - mlseq pc, r0, r5, r0 @ │ │ │ │ - rsbeq ip, lr, ip, ror sl │ │ │ │ - rsbeq r0, pc, r8, ror r5 @ │ │ │ │ - rsbeq ip, lr, r4, ror #20 │ │ │ │ - rsbeq r0, pc, ip, asr #10 │ │ │ │ - rsbeq ip, lr, r8, lsr sl │ │ │ │ - rsbeq r0, pc, r0, lsr r5 @ │ │ │ │ - rsbeq ip, lr, ip, lsl sl │ │ │ │ - rsbeq r0, pc, ip, ror #8 │ │ │ │ - rsbeq ip, lr, r8, asr r9 │ │ │ │ - rsbeq r0, pc, r2, lsl r4 @ │ │ │ │ - strdeq ip, [lr], #-142 @ 0xffffff72 @ │ │ │ │ - strdeq r0, [pc], #-56 @ │ │ │ │ - rsbeq ip, lr, r4, ror #17 │ │ │ │ - ldrdeq r0, [pc], #-62 @ │ │ │ │ - rsbeq ip, lr, sl, asr #17 │ │ │ │ - rsbeq r0, pc, r2, asr #7 │ │ │ │ - rsbeq ip, lr, lr, lsr #17 │ │ │ │ - rsbeq r0, pc, r6, lsr #7 │ │ │ │ - mlseq lr, r2, r8, ip │ │ │ │ + mlseq pc, r2, r6, r0 @ │ │ │ │ + rsbeq ip, lr, lr, ror fp │ │ │ │ + rsbeq r0, pc, r8, ror r6 @ │ │ │ │ + rsbeq ip, lr, r4, ror #22 │ │ │ │ + rsbeq r0, pc, r6, asr #23 │ │ │ │ + rsbeq r0, pc, lr, asr #11 │ │ │ │ + strhteq ip, [lr], #-170 @ 0xffffff56 │ │ │ │ + mlseq pc, r4, r5, r0 @ │ │ │ │ + rsbeq ip, lr, r0, lsl #21 │ │ │ │ + rsbeq r0, pc, ip, ror r5 @ │ │ │ │ + rsbeq ip, lr, r8, ror #20 │ │ │ │ + rsbeq r0, pc, r0, asr r5 @ │ │ │ │ + rsbeq ip, lr, ip, lsr sl │ │ │ │ + rsbeq r0, pc, r4, lsr r5 @ │ │ │ │ + rsbeq ip, lr, r0, lsr #20 │ │ │ │ + rsbeq r0, pc, r0, ror r4 @ │ │ │ │ + rsbeq ip, lr, ip, asr r9 │ │ │ │ + rsbeq r0, pc, r6, lsl r4 @ │ │ │ │ + rsbeq ip, lr, r2, lsl #18 │ │ │ │ + strdeq r0, [pc], #-60 @ │ │ │ │ + rsbeq ip, lr, r8, ror #17 │ │ │ │ + rsbeq r0, pc, r2, ror #7 │ │ │ │ + rsbeq ip, lr, lr, asr #17 │ │ │ │ + rsbeq r0, pc, r6, asr #7 │ │ │ │ + strhteq ip, [lr], #-130 @ 0xffffff7e │ │ │ │ + rsbeq r0, pc, sl, lsr #7 │ │ │ │ + mlseq lr, r6, r8, ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4616b097 │ │ │ │ ldrmi r4, [pc], -r6, ror #21 │ │ │ │ ldrbtmi r4, [sl], #-3046 @ 0xfffff41a │ │ │ │ @@ -236438,26 +236438,26 @@ │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbseq r5, sl, sl, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r5, sl, r2, asr r3 │ │ │ │ - rsbeq r0, pc, ip, lsl r0 @ │ │ │ │ - rsbeq ip, lr, r8, lsl #10 │ │ │ │ - strdeq pc, [lr], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq ip, lr, sl, ror #9 │ │ │ │ - rsbeq pc, lr, r0, ror #31 │ │ │ │ - rsbeq ip, lr, ip, asr #9 │ │ │ │ - rsbeq pc, lr, r2, asr #31 │ │ │ │ - rsbeq ip, lr, lr, lsr #9 │ │ │ │ - mlseq lr, ip, pc, pc @ │ │ │ │ - rsbeq ip, lr, r8, lsl #9 │ │ │ │ - rsbeq pc, lr, r6, ror pc @ │ │ │ │ - rsbeq ip, lr, r2, ror #8 │ │ │ │ + rsbeq r0, pc, r0, lsr #32 │ │ │ │ + rsbeq ip, lr, ip, lsl #10 │ │ │ │ + rsbeq r0, pc, r2 │ │ │ │ + rsbeq ip, lr, lr, ror #9 │ │ │ │ + rsbeq pc, lr, r4, ror #31 │ │ │ │ + ldrdeq ip, [lr], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq pc, lr, r6, asr #31 │ │ │ │ + strhteq ip, [lr], #-66 @ 0xffffffbe │ │ │ │ + rsbeq pc, lr, r0, lsr #31 │ │ │ │ + rsbeq ip, lr, ip, lsl #9 │ │ │ │ + rsbeq pc, lr, sl, ror pc @ │ │ │ │ + rsbeq ip, lr, r6, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec50c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrsbt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ ldrsbtgt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ stcls 4, cr4, [sp], {254} @ 0xfe │ │ │ │ @@ -236487,16 +236487,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf936f71e │ │ │ │ strb r9, [r3, r5, lsl #22]! │ │ │ │ stcl 7, cr15, [r0, #92] @ 0x5c │ │ │ │ @ instruction: 0x007a4f90 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r4, sl, r8, asr pc │ │ │ │ - mlseq lr, lr, lr, pc @ │ │ │ │ - rsbeq ip, lr, sl, lsl #7 │ │ │ │ + rsbeq pc, lr, r2, lsr #29 │ │ │ │ + rsbeq ip, lr, lr, lsl #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b4fc4 >::_M_default_append(unsigned int)@@Base+0x32430> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldcmi 0, cr11, [r0], {141} @ 0x8d │ │ │ │ ldmmi r0, {r0, r2, r9, sl, lr} │ │ │ │ @@ -236640,21 +236640,21 @@ │ │ │ │ ldr pc, [r0, r7, lsl #16] │ │ │ │ ldc 7, cr15, [r2], {23} │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ ldrshteq r4, [sl], #-224 @ 0xffffff20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, lr, r2, lsr sp @ │ │ │ │ - rsbeq ip, lr, r4, lsr #4 │ │ │ │ + rsbeq pc, lr, r6, lsr sp @ │ │ │ │ + rsbeq ip, lr, r8, lsr #4 │ │ │ │ rsbseq r4, sl, r2, lsr #27 │ │ │ │ - rsbeq pc, lr, sl, asr ip @ │ │ │ │ - rsbeq ip, lr, r6, asr #2 │ │ │ │ - rsbeq pc, lr, r0, asr #24 │ │ │ │ - rsbeq ip, lr, ip, lsr #2 │ │ │ │ + rsbeq pc, lr, lr, asr ip @ │ │ │ │ + rsbeq ip, lr, sl, asr #2 │ │ │ │ + rsbeq pc, lr, r4, asr #24 │ │ │ │ + rsbeq ip, lr, r0, lsr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1b5240 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ @ instruction: 0x57c4f8df │ │ │ │ @ instruction: 0xf8dfb0ad │ │ │ │ @@ -237155,42 +237155,42 @@ │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbseq r4, sl, r0, ror ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r4, sl, r2, lsr ip │ │ │ │ @ instruction: 0xfffed517 │ │ │ │ @ instruction: 0xfffea7b7 │ │ │ │ - strhteq pc, [lr], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq pc, lr, ip, ror #22 │ │ │ │ - rsbeq pc, lr, r0, lsl fp @ │ │ │ │ - rsbeq pc, lr, ip, lsr #21 │ │ │ │ - rsbeq pc, lr, r6, asr #15 │ │ │ │ - strhteq fp, [lr], #-194 @ 0xffffff3e │ │ │ │ - strhteq pc, [lr], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq fp, lr, r0, lsr #23 │ │ │ │ - mlseq lr, r8, r6, pc @ │ │ │ │ - rsbeq fp, lr, r4, lsl #23 │ │ │ │ - rsbeq pc, lr, sl, ror r6 @ │ │ │ │ - rsbeq fp, lr, r6, ror #22 │ │ │ │ - rsbeq pc, lr, ip, asr r6 @ │ │ │ │ - rsbeq fp, lr, r8, asr #22 │ │ │ │ - rsbeq pc, lr, r0, asr #12 │ │ │ │ - rsbeq fp, lr, ip, lsr #22 │ │ │ │ - strhteq pc, [lr], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq fp, lr, sl, lsr #21 │ │ │ │ - rsbeq pc, lr, r0, lsr #11 │ │ │ │ - rsbeq fp, lr, ip, lsl #21 │ │ │ │ - rsbeq pc, lr, r2, ror #9 │ │ │ │ - rsbeq fp, lr, ip, asr #19 │ │ │ │ - rsbeq pc, lr, r2, asr #9 │ │ │ │ - rsbeq fp, lr, lr, lsr #19 │ │ │ │ - rsbeq pc, lr, r4, lsr #9 │ │ │ │ - mlseq lr, r0, r9, fp │ │ │ │ - rsbeq pc, lr, sl, lsr r4 @ │ │ │ │ - rsbeq fp, lr, r6, lsr #18 │ │ │ │ + strhteq pc, [lr], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq pc, lr, r0, ror fp @ │ │ │ │ + rsbeq pc, lr, r4, lsl fp @ │ │ │ │ + strhteq pc, [lr], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq pc, lr, sl, asr #15 │ │ │ │ + strhteq fp, [lr], #-198 @ 0xffffff3a │ │ │ │ + strhteq pc, [lr], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq fp, lr, r4, lsr #23 │ │ │ │ + mlseq lr, ip, r6, pc @ │ │ │ │ + rsbeq fp, lr, r8, lsl #23 │ │ │ │ + rsbeq pc, lr, lr, ror r6 @ │ │ │ │ + rsbeq fp, lr, sl, ror #22 │ │ │ │ + rsbeq pc, lr, r0, ror #12 │ │ │ │ + rsbeq fp, lr, ip, asr #22 │ │ │ │ + rsbeq pc, lr, r4, asr #12 │ │ │ │ + rsbeq fp, lr, r0, lsr fp │ │ │ │ + rsbeq pc, lr, r2, asr #11 │ │ │ │ + rsbeq fp, lr, lr, lsr #21 │ │ │ │ + rsbeq pc, lr, r4, lsr #11 │ │ │ │ + mlseq lr, r0, sl, fp │ │ │ │ + rsbeq pc, lr, r6, ror #9 │ │ │ │ + ldrdeq fp, [lr], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq pc, lr, r6, asr #9 │ │ │ │ + strhteq fp, [lr], #-146 @ 0xffffff6e │ │ │ │ + rsbeq pc, lr, r8, lsr #9 │ │ │ │ + mlseq lr, r4, r9, fp │ │ │ │ + rsbeq pc, lr, lr, lsr r4 @ │ │ │ │ + rsbeq fp, lr, sl, lsr #18 │ │ │ │ @ instruction: 0x46384dd0 │ │ │ │ pli [r0, #-42] @ 0xffffffd6 │ │ │ │ ldrbtmi sl, [sp], #-2342 @ 0xfffff6da │ │ │ │ cmppmi r3, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ @ instruction: 0xf71c462a │ │ │ │ @ instruction: 0x4638fbf5 │ │ │ │ vst4.8 {d31-d34}, [r6 :128], sl │ │ │ │ @@ -237392,17 +237392,17 @@ │ │ │ │ blls 61b038 │ │ │ │ rscmi pc, ip, r3, asr #17 │ │ │ │ svclt 0x0000e720 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ - rsbeq pc, lr, r2, lsl r5 @ │ │ │ │ - strhteq pc, [lr], #-34 @ 0xffffffde @ │ │ │ │ - mlseq lr, lr, r7, fp │ │ │ │ + rsbeq pc, lr, r6, lsl r5 @ │ │ │ │ + strhteq pc, [lr], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq fp, lr, r2, lsr #15 │ │ │ │ ldmdavs fp, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ blls 5256fc │ │ │ │ blcs 1149ac │ │ │ │ blge 1bf8640 │ │ │ │ ldmdavs fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @@ -237623,48 +237623,48 @@ │ │ │ │ stmdami r6!, {r0, r2, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf71c300c │ │ │ │ stmdami r4!, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf71d4478 │ │ │ │ ldrb pc, [lr, fp, asr #16] @ │ │ │ │ - rsbeq lr, lr, r6, lsl #31 │ │ │ │ - rsbeq fp, lr, r2, ror r4 │ │ │ │ - rsbeq lr, lr, r6, ror #30 │ │ │ │ - rsbeq fp, lr, r2, asr r4 │ │ │ │ - rsbeq lr, lr, r8, asr #30 │ │ │ │ - rsbeq fp, lr, r4, lsr r4 │ │ │ │ - rsbeq lr, lr, r2, lsr #30 │ │ │ │ - rsbeq fp, lr, lr, lsl #8 │ │ │ │ - rsbeq lr, lr, r4, lsl #30 │ │ │ │ - strdeq fp, [lr], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq lr, lr, ip, asr #29 │ │ │ │ - strhteq fp, [lr], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq pc, lr, r4, lsr r0 @ │ │ │ │ + rsbeq lr, lr, sl, lsl #31 │ │ │ │ + rsbeq fp, lr, r6, ror r4 │ │ │ │ + rsbeq lr, lr, sl, ror #30 │ │ │ │ + rsbeq fp, lr, r6, asr r4 │ │ │ │ + rsbeq lr, lr, ip, asr #30 │ │ │ │ + rsbeq fp, lr, r8, lsr r4 │ │ │ │ + rsbeq lr, lr, r6, lsr #30 │ │ │ │ + rsbeq fp, lr, r2, lsl r4 │ │ │ │ + rsbeq lr, lr, r8, lsl #30 │ │ │ │ + strdeq fp, [lr], #-56 @ 0xffffffc8 @ │ │ │ │ + ldrdeq lr, [lr], #-224 @ 0xffffff20 @ │ │ │ │ + strhteq fp, [lr], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq pc, lr, r8, lsr r0 @ │ │ │ │ @ instruction: 0xfffe9bc9 │ │ │ │ - rsbeq lr, lr, r0, lsl lr │ │ │ │ - strdeq fp, [lr], #-44 @ 0xffffffd4 @ │ │ │ │ - strdeq lr, [lr], #-210 @ 0xffffff2e @ │ │ │ │ - ldrdeq fp, [lr], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq lr, lr, r2, asr #27 │ │ │ │ - rsbeq fp, lr, lr, lsr #5 │ │ │ │ - rsbeq lr, lr, r2, lsl #27 │ │ │ │ - rsbeq fp, lr, lr, ror #4 │ │ │ │ - rsbeq lr, lr, r4, ror #26 │ │ │ │ - rsbeq fp, lr, r0, asr r2 │ │ │ │ - rsbeq lr, lr, r4, asr #26 │ │ │ │ - rsbeq fp, lr, lr, lsr #4 │ │ │ │ - rsbeq lr, lr, r6, lsr #26 │ │ │ │ - rsbeq fp, lr, r2, lsl r2 │ │ │ │ - rsbeq lr, lr, sl, lsl #26 │ │ │ │ - strdeq fp, [lr], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq lr, lr, sl, ror #25 │ │ │ │ - ldrdeq fp, [lr], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq lr, lr, sl, asr #25 │ │ │ │ - strhteq fp, [lr], #-20 @ 0xffffffec │ │ │ │ + rsbeq lr, lr, r4, lsl lr │ │ │ │ + rsbeq fp, lr, r0, lsl #6 │ │ │ │ + strdeq lr, [lr], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq fp, lr, r2, ror #5 │ │ │ │ + rsbeq lr, lr, r6, asr #27 │ │ │ │ + strhteq fp, [lr], #-34 @ 0xffffffde │ │ │ │ + rsbeq lr, lr, r6, lsl #27 │ │ │ │ + rsbeq fp, lr, r2, ror r2 │ │ │ │ + rsbeq lr, lr, r8, ror #26 │ │ │ │ + rsbeq fp, lr, r4, asr r2 │ │ │ │ + rsbeq lr, lr, r8, asr #26 │ │ │ │ + rsbeq fp, lr, r2, lsr r2 │ │ │ │ + rsbeq lr, lr, sl, lsr #26 │ │ │ │ + rsbeq fp, lr, r6, lsl r2 │ │ │ │ + rsbeq lr, lr, lr, lsl #26 │ │ │ │ + strdeq fp, [lr], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq lr, lr, lr, ror #25 │ │ │ │ + ldrdeq fp, [lr], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq lr, lr, lr, asr #25 │ │ │ │ + strhteq fp, [lr], #-24 @ 0xffffffe8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec51f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 10becd8 │ │ │ │ blmi 10e6f68 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmpl r3, {r2, r3, r9, sl, lr}^ │ │ │ │ @@ -237726,19 +237726,19 @@ │ │ │ │ mcr2 7, 6, pc, cr8, cr12, {0} @ │ │ │ │ strtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf71c4478 │ │ │ │ str pc, [lr, r3, lsl #31]! │ │ │ │ stc 7, cr15, [lr], {22} │ │ │ │ ldrhteq r3, [sl], #-194 @ 0xffffff3e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq lr, [lr], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq fp, lr, r4, asr #1 │ │ │ │ + ldrdeq lr, [lr], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq fp, lr, r8, asr #1 │ │ │ │ rsbseq r3, sl, lr, asr ip │ │ │ │ - rsbeq lr, lr, r8, lsr fp │ │ │ │ - rsbeq fp, lr, r4, lsr #32 │ │ │ │ + rsbeq lr, lr, ip, lsr fp │ │ │ │ + rsbeq fp, lr, r8, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec52078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ umulllt r4, r2, r0, r0 │ │ │ │ stc 8, cr6, [sp, #128] @ 0x80 │ │ │ │ vqdmlsl.s q8, d8, d0 │ │ │ │ @@ -237939,25 +237939,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf71c4478 │ │ │ │ @ instruction: 0xe78dfddb │ │ │ │ b 1ab8dfc │ │ │ │ rsbseq r3, sl, r0, lsr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, sl, r4, lsl #22 │ │ │ │ - mlseq lr, lr, fp, lr │ │ │ │ - rsbeq lr, lr, r0, asr fp │ │ │ │ - rsbeq lr, lr, r2, asr #21 │ │ │ │ - rsbeq lr, lr, ip, lsr #18 │ │ │ │ - rsbeq sl, lr, r8, lsl lr │ │ │ │ - rsbeq lr, lr, ip, asr #17 │ │ │ │ - strhteq sl, [lr], #-214 @ 0xffffff2a │ │ │ │ - rsbeq lr, lr, ip, lsr #17 │ │ │ │ - mlseq lr, r8, sp, sl │ │ │ │ - rsbeq lr, lr, sl, ror #15 │ │ │ │ - ldrdeq sl, [lr], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq lr, lr, r2, lsr #23 │ │ │ │ + rsbeq lr, lr, r4, asr fp │ │ │ │ + rsbeq lr, lr, r6, asr #21 │ │ │ │ + rsbeq lr, lr, r0, lsr r9 │ │ │ │ + rsbeq sl, lr, ip, lsl lr │ │ │ │ + ldrdeq lr, [lr], #-128 @ 0xffffff80 @ │ │ │ │ + strhteq sl, [lr], #-218 @ 0xffffff26 │ │ │ │ + strhteq lr, [lr], #-128 @ 0xffffff80 │ │ │ │ + mlseq lr, ip, sp, sl │ │ │ │ + rsbeq lr, lr, lr, ror #15 │ │ │ │ + ldrdeq sl, [lr], #-200 @ 0xffffff38 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b669c >::_M_default_append(unsigned int)@@Base+0x33b08> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ ldrmi fp, [r7], -r1, lsr #1 │ │ │ │ vabs.f32 s8, s10 │ │ │ │ @@ -238158,16 +238158,16 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r3, sl, r0, lsl r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq r3, [sl], #-116 @ 0xffffff8c │ │ │ │ rsbseq r3, sl, r8, lsr #15 │ │ │ │ - rsbeq lr, lr, ip, lsl #9 │ │ │ │ - rsbeq sl, lr, r8, ror r9 │ │ │ │ + mlseq lr, r0, r4, lr │ │ │ │ + rsbeq sl, lr, ip, ror r9 │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ strtcc pc, [r0], #-2246 @ 0xfffff73a │ │ │ │ blge 48cdf4 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ @ instruction: 0xf3d6ab12 │ │ │ │ strmi pc, [r2], -sp, ror #28 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @@ -238326,30 +238326,30 @@ │ │ │ │ ldc 0, cr8, [pc, #696] @ fba5c │ │ │ │ vmov.f64 d6, #4 @ 0x40200000 2.5 │ │ │ │ strbt r9, [r3], r6, asr #22 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - rsbeq lr, lr, r2, lsr #7 │ │ │ │ - rsbeq sl, lr, lr, lsl #17 │ │ │ │ - rsbeq lr, lr, r6, lsl #7 │ │ │ │ - rsbeq sl, lr, r2, ror r8 │ │ │ │ - rsbeq lr, lr, r6, lsl r3 │ │ │ │ - rsbeq sl, lr, r2, lsl #16 │ │ │ │ - strdeq lr, [lr], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq sl, lr, r4, ror #15 │ │ │ │ - rsbeq r0, pc, r4, lsl #14 │ │ │ │ - strhteq lr, [lr], #-38 @ 0xffffffda │ │ │ │ - rsbeq sl, lr, r2, lsr #15 │ │ │ │ - ldrdeq r0, [pc], #-104 @ │ │ │ │ - rsbeq lr, lr, r6, ror #4 │ │ │ │ - rsbeq sl, lr, r2, asr r7 │ │ │ │ - rsbeq lr, lr, r0, lsr r2 │ │ │ │ - rsbeq sl, lr, ip, lsl r7 │ │ │ │ + rsbeq lr, lr, r6, lsr #7 │ │ │ │ + mlseq lr, r2, r8, sl │ │ │ │ + rsbeq lr, lr, sl, lsl #7 │ │ │ │ + rsbeq sl, lr, r6, ror r8 │ │ │ │ + rsbeq lr, lr, sl, lsl r3 │ │ │ │ + rsbeq sl, lr, r6, lsl #16 │ │ │ │ + strdeq lr, [lr], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq sl, lr, r8, ror #15 │ │ │ │ + rsbeq r0, pc, r8, lsl #14 │ │ │ │ + strhteq lr, [lr], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq sl, lr, r6, lsr #15 │ │ │ │ + ldrdeq r0, [pc], #-108 @ │ │ │ │ + rsbeq lr, lr, sl, ror #4 │ │ │ │ + rsbeq sl, lr, r6, asr r7 │ │ │ │ + rsbeq lr, lr, r4, lsr r2 │ │ │ │ + rsbeq sl, lr, r0, lsr #14 │ │ │ │ @ instruction: 0xf0294620 │ │ │ │ @ instruction: 0xf641f341 │ │ │ │ movwls r1, #840 @ 0x348 │ │ │ │ blmi 1304020 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf960f71a │ │ │ │ stmdacs r0, {r4, ip, pc} │ │ │ │ @@ -238418,20 +238418,20 @@ │ │ │ │ ldrbtmi r1, [r8], #-328 @ 0xfffffeb8 │ │ │ │ @ instruction: 0xf71c300c │ │ │ │ stmdami r9, {r0, r1, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf71c4478 │ │ │ │ @ instruction: 0xf04ffa15 │ │ │ │ @ instruction: 0xe65a32ff │ │ │ │ - rsbeq lr, lr, sl, ror #5 │ │ │ │ - rsbeq lr, lr, r2, asr #1 │ │ │ │ - rsbeq sl, lr, lr, lsr #11 │ │ │ │ - rsbeq lr, lr, r0, lsl r2 │ │ │ │ - rsbeq lr, lr, lr, asr r0 │ │ │ │ - rsbeq sl, lr, r8, asr #10 │ │ │ │ + rsbeq lr, lr, lr, ror #5 │ │ │ │ + rsbeq lr, lr, r6, asr #1 │ │ │ │ + strhteq sl, [lr], #-82 @ 0xffffffae │ │ │ │ + rsbeq lr, lr, r4, lsl r2 │ │ │ │ + rsbeq lr, lr, r2, rrx │ │ │ │ + rsbeq sl, lr, ip, asr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1b6e08 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ mrcmi 0, 4, fp, cr11, cr5, {4} │ │ │ │ blhi 1137424 │ │ │ │ @@ -238587,27 +238587,27 @@ │ │ │ │ @ instruction: 0xf8ccf71c │ │ │ │ strb r9, [r1, -sl, lsl #24] │ │ │ │ sbcsle r2, r6, r0, lsl #22 │ │ │ │ @ instruction: 0xf715e7d1 │ │ │ │ svclt 0x0000ed54 │ │ │ │ rsbseq r3, sl, sl, lsr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, lr, r2, asr #30 │ │ │ │ - rsbeq sl, lr, lr, lsr #8 │ │ │ │ + rsbeq sp, lr, r6, asr #30 │ │ │ │ + rsbeq sl, lr, r2, lsr r4 │ │ │ │ rsbseq r2, sl, r8, asr #31 │ │ │ │ - rsbeq sp, lr, r8, lsl #30 │ │ │ │ - strdeq sl, [lr], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq sp, lr, ip, ror #29 │ │ │ │ - ldrdeq sl, [lr], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq sp, lr, r0, asr #28 │ │ │ │ - rsbeq sl, lr, ip, lsr #6 │ │ │ │ - rsbeq sp, lr, sl, ror #27 │ │ │ │ - ldrdeq sl, [lr], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq sp, lr, sl, asr #27 │ │ │ │ - strhteq sl, [lr], #-38 @ 0xffffffda │ │ │ │ + rsbeq sp, lr, ip, lsl #30 │ │ │ │ + strdeq sl, [lr], #-56 @ 0xffffffc8 @ │ │ │ │ + strdeq sp, [lr], #-224 @ 0xffffff20 @ │ │ │ │ + ldrdeq sl, [lr], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq sp, lr, r4, asr #28 │ │ │ │ + rsbeq sl, lr, r0, lsr r3 │ │ │ │ + rsbeq sp, lr, lr, ror #27 │ │ │ │ + ldrdeq sl, [lr], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq sp, lr, lr, asr #27 │ │ │ │ + strhteq sl, [lr], #-42 @ 0xffffffd6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3b70c8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0x4616b09b │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ @@ -238922,22 +238922,22 @@ │ │ │ │ cdp 8, 3, cr9, cr0, cr15, {0} │ │ │ │ vext.8 q13, , q5, #11 │ │ │ │ movwcs pc, #3661 @ 0xe4d @ │ │ │ │ andls r4, sl, ip, lsr #13 │ │ │ │ ldrb r9, [r1, #781]! @ 0x30d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq sp, lr, r8, ror #19 │ │ │ │ - ldrdeq r9, [lr], #-228 @ 0xffffff1c @ │ │ │ │ - ldrdeq sp, [lr], #-144 @ 0xffffff70 @ │ │ │ │ - strhteq r9, [lr], #-236 @ 0xffffff14 │ │ │ │ + rsbeq sp, lr, ip, ror #19 │ │ │ │ + ldrdeq r9, [lr], #-232 @ 0xffffff18 @ │ │ │ │ + ldrdeq sp, [lr], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r9, lr, r0, asr #29 │ │ │ │ rsbseq r2, sl, r6, asr sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, lr, sl, ror #17 │ │ │ │ - ldrdeq r9, [lr], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq sp, lr, lr, ror #17 │ │ │ │ + ldrdeq r9, [lr], #-218 @ 0xffffff26 @ │ │ │ │ ldc 6, cr4, [pc, #332] @ fc284 │ │ │ │ @ instruction: 0x4682abb5 │ │ │ │ @ instruction: 0xf8da469b │ │ │ │ ldcvs 0, cr6, [r3], #576 @ 0x240 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8db8096 │ │ │ │ blvs fedc4290 │ │ │ │ @@ -239236,20 +239236,20 @@ │ │ │ │ addsmi r6, r3, #-872415230 @ 0xcc000002 │ │ │ │ movwcs sp, #32771 @ 0x8003 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ bls 575ef8 │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf715e7f7 │ │ │ │ svclt 0x0000e83a │ │ │ │ - rsbeq sp, lr, r2, ror #8 │ │ │ │ - rsbeq r9, lr, lr, asr #18 │ │ │ │ - rsbeq sp, lr, r2, lsr #8 │ │ │ │ - rsbeq r9, lr, lr, lsl #18 │ │ │ │ - rsbeq sp, lr, r6, lsl #8 │ │ │ │ - strdeq r9, [lr], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq sp, lr, r6, ror #8 │ │ │ │ + rsbeq r9, lr, r2, asr r9 │ │ │ │ + rsbeq sp, lr, r6, lsr #8 │ │ │ │ + rsbeq r9, lr, r2, lsl r9 │ │ │ │ + rsbeq sp, lr, sl, lsl #8 │ │ │ │ + strdeq r9, [lr], #-134 @ 0xffffff7a @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec53820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ umulllt r4, r2, r0, r0 │ │ │ │ vmlal.s q11, d7, d16 │ │ │ │ vmovvs.8 d18[5], pc │ │ │ │ @@ -239278,16 +239278,16 @@ │ │ │ │ @ instruction: 0xf71b4478 │ │ │ │ vldr d15, [pc, #388] @ fc818 │ │ │ │ strb r0, [r5, r4, lsl #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - strdeq sp, [lr], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq pc, lr, r8, lsr r7 @ │ │ │ │ + strdeq sp, [lr], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq pc, lr, ip, lsr r7 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 337b74 >::_M_default_append(unsigned int)@@Base+0xb4fe0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4606b091 │ │ │ │ cdp 6, 11, cr4, cr0, cr13, {0} │ │ │ │ @@ -239478,20 +239478,20 @@ │ │ │ │ movwls r2, #17153 @ 0x4301 │ │ │ │ @ instruction: 0xf714e6b9 │ │ │ │ svclt 0x0000ee5c │ │ │ │ ... │ │ │ │ rsbseq r2, sl, r4, lsr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x007a219c │ │ │ │ - rsbeq sp, lr, r6, lsl r0 │ │ │ │ - rsbeq r9, lr, r2, lsl #10 │ │ │ │ - strdeq ip, [lr], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r9, lr, r4, ror #9 │ │ │ │ - ldrdeq ip, [lr], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r9, lr, r6, asr #9 │ │ │ │ + rsbeq sp, lr, sl, lsl r0 │ │ │ │ + rsbeq r9, lr, r6, lsl #10 │ │ │ │ + strdeq ip, [lr], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r9, lr, r8, ror #9 │ │ │ │ + ldrdeq ip, [lr], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r9, lr, sl, asr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b7ea8 >::_M_default_append(unsigned int)@@Base+0x35314> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0x461db09f │ │ │ │ @ instruction: 0x46074bbc │ │ │ │ @@ -239680,16 +239680,16 @@ │ │ │ │ blge 6238e8 │ │ │ │ ands r9, fp, sp, lsl #6 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r2, sl, r0 │ │ │ │ - rsbeq ip, lr, r4, lsr #30 │ │ │ │ - rsbeq r9, lr, r0, lsl r4 │ │ │ │ + rsbeq ip, lr, r8, lsr #30 │ │ │ │ + rsbeq r9, lr, r4, lsl r4 │ │ │ │ rsbseq r1, sl, sl, lsr #31 │ │ │ │ ldrhcc pc, [lr], #-136 @ 0xffffff78 @ │ │ │ │ movweq lr, #47619 @ 0xba03 │ │ │ │ andle r2, fp, r1, lsl #22 │ │ │ │ adcmi r3, r5, #16777216 @ 0x1000000 │ │ │ │ adcshi pc, r2, r0 │ │ │ │ svchi 0x0004f856 │ │ │ │ @@ -239983,52 +239983,52 @@ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldmdage sl, {r5, r6, sl, fp, sp, pc} │ │ │ │ cdp2 3, 6, cr15, cr4, cr2, {1} │ │ │ │ svclt 0x0000e45b │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq ip, lr, r8, lsl #22 │ │ │ │ - strdeq r8, [lr], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq ip, lr, r0, asr #21 │ │ │ │ - rsbeq r8, lr, ip, lsr #31 │ │ │ │ - rsbeq ip, lr, sl, lsl sl │ │ │ │ - rsbeq r8, lr, r6, lsl #30 │ │ │ │ - rsbeq ip, lr, r2, lsl #20 │ │ │ │ - rsbeq r8, lr, lr, ror #29 │ │ │ │ - rsbeq ip, lr, sl, ror #19 │ │ │ │ - ldrdeq r8, [lr], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq ip, lr, r8, asr #22 │ │ │ │ - rsbeq ip, lr, r0, asr r9 │ │ │ │ - rsbeq r8, lr, ip, lsr lr │ │ │ │ - rsbeq ip, lr, r4, lsr r9 │ │ │ │ - rsbeq r8, lr, r0, lsr #28 │ │ │ │ - rsbeq ip, lr, r4, ror #20 │ │ │ │ - rsbeq ip, lr, ip, asr #17 │ │ │ │ - strhteq r8, [lr], #-216 @ 0xffffff28 │ │ │ │ - mlseq lr, lr, r8, ip │ │ │ │ - rsbeq r8, lr, sl, lsl #27 │ │ │ │ - rsbeq ip, lr, r2, lsl #17 │ │ │ │ - rsbeq r8, lr, lr, ror #26 │ │ │ │ - rsbeq ip, lr, r6, ror #16 │ │ │ │ - rsbeq r8, lr, r2, asr sp │ │ │ │ - rsbeq ip, lr, r2, lsr r8 │ │ │ │ - rsbeq r8, lr, lr, lsl sp │ │ │ │ - strdeq ip, [lr], #-114 @ 0xffffff8e @ │ │ │ │ - ldrdeq r8, [lr], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq ip, lr, ip, lsl #22 │ │ │ │ + strdeq r8, [lr], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq ip, lr, r4, asr #21 │ │ │ │ + strhteq r8, [lr], #-240 @ 0xffffff10 │ │ │ │ + rsbeq ip, lr, lr, lsl sl │ │ │ │ + rsbeq r8, lr, sl, lsl #30 │ │ │ │ + rsbeq ip, lr, r6, lsl #20 │ │ │ │ + strdeq r8, [lr], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq ip, lr, lr, ror #19 │ │ │ │ + ldrdeq r8, [lr], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq ip, lr, ip, asr #22 │ │ │ │ + rsbeq ip, lr, r4, asr r9 │ │ │ │ + rsbeq r8, lr, r0, asr #28 │ │ │ │ + rsbeq ip, lr, r8, lsr r9 │ │ │ │ + rsbeq r8, lr, r4, lsr #28 │ │ │ │ + rsbeq ip, lr, r8, ror #20 │ │ │ │ + ldrdeq ip, [lr], #-128 @ 0xffffff80 @ │ │ │ │ + strhteq r8, [lr], #-220 @ 0xffffff24 │ │ │ │ + rsbeq ip, lr, r2, lsr #17 │ │ │ │ + rsbeq r8, lr, lr, lsl #27 │ │ │ │ + rsbeq ip, lr, r6, lsl #17 │ │ │ │ + rsbeq r8, lr, r2, ror sp │ │ │ │ + rsbeq ip, lr, sl, ror #16 │ │ │ │ + rsbeq r8, lr, r6, asr sp │ │ │ │ + rsbeq ip, lr, r6, lsr r8 │ │ │ │ + rsbeq r8, lr, r2, lsr #26 │ │ │ │ + strdeq ip, [lr], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r8, lr, r2, ror #25 │ │ │ │ ldrtmi r4, [r1], -r7, lsl #16 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [ip], {26} │ │ │ │ @ instruction: 0xf04f4804 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 7, cr15, [r6, #104] @ 0x68 │ │ │ │ svclt 0x0000e69c │ │ │ │ - rsbeq ip, lr, r0, asr #14 │ │ │ │ - rsbeq r8, lr, sl, lsr #24 │ │ │ │ + rsbeq ip, lr, r4, asr #14 │ │ │ │ + rsbeq r8, lr, lr, lsr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b8714 >::_M_default_append(unsigned int)@@Base+0x35b80> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0x469ab09f │ │ │ │ strcc pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ @@ -240289,20 +240289,20 @@ │ │ │ │ svclt 0x0000e0a3 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x007a1794 │ │ │ │ ldrshteq r1, [sl], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq ip, lr, ip, lsl #10 │ │ │ │ - strdeq r8, [lr], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq ip, lr, lr, asr #9 │ │ │ │ - strhteq r8, [lr], #-154 @ 0xffffff66 │ │ │ │ - strhteq ip, [lr], #-66 @ 0xffffffbe │ │ │ │ - mlseq lr, lr, r9, r8 │ │ │ │ + rsbeq ip, lr, r0, lsl r5 │ │ │ │ + strdeq r8, [lr], #-156 @ 0xffffff64 @ │ │ │ │ + ldrdeq ip, [lr], #-66 @ 0xffffffbe @ │ │ │ │ + strhteq r8, [lr], #-158 @ 0xffffff62 │ │ │ │ + strhteq ip, [lr], #-70 @ 0xffffffba │ │ │ │ + rsbeq r8, lr, r2, lsr #19 │ │ │ │ ldrdcc pc, [r4], -r9 │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blvc 138cf8 │ │ │ │ @ instruction: 0xeeb56b63 │ │ │ │ ldrmi r7, [r9], -r0, asr #23 │ │ │ │ blx 53927c │ │ │ │ cdp 13, 11, cr13, cr4, cr6, {0} │ │ │ │ @@ -240790,39 +240790,39 @@ │ │ │ │ blx 539a0c │ │ │ │ addshi pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf19ef02b │ │ │ │ blls 1139914 │ │ │ │ bleq 1379918 │ │ │ │ str r4, [sp, #-1568] @ 0xfffff9e0 │ │ │ │ ... │ │ │ │ - rsbeq fp, lr, sl, lsr #29 │ │ │ │ - mlseq lr, r6, r3, r8 │ │ │ │ - rsbeq fp, lr, ip, lsl #29 │ │ │ │ - rsbeq r8, lr, r8, ror r3 │ │ │ │ - rsbeq fp, lr, lr, ror #28 │ │ │ │ - rsbeq r8, lr, sl, asr r3 │ │ │ │ - rsbeq fp, lr, sl, asr #27 │ │ │ │ - mlseq lr, r8, r2, lr │ │ │ │ - strhteq fp, [lr], #-208 @ 0xffffff30 │ │ │ │ - mlseq lr, ip, r2, r8 │ │ │ │ - mlseq lr, r4, sp, fp │ │ │ │ - rsbeq lr, lr, sl, lsl #4 │ │ │ │ - rsbeq fp, lr, r2, ror #29 │ │ │ │ - rsbeq fp, lr, sl, lsl sp │ │ │ │ - rsbeq r8, lr, r6, lsl #4 │ │ │ │ - strdeq fp, [lr], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r8, lr, r8, ror #3 │ │ │ │ - ldrdeq fp, [lr], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r8, lr, r8, asr #3 │ │ │ │ - strhteq fp, [lr], #-184 @ 0xffffff48 │ │ │ │ - rsbeq r8, lr, r4, lsr #1 │ │ │ │ - mlseq lr, r8, fp, fp │ │ │ │ - rsbeq r8, lr, r4, lsl #1 │ │ │ │ - rsbeq fp, lr, r8, ror fp │ │ │ │ - rsbeq r8, lr, r4, rrx │ │ │ │ + rsbeq fp, lr, lr, lsr #29 │ │ │ │ + mlseq lr, sl, r3, r8 │ │ │ │ + mlseq lr, r0, lr, fp │ │ │ │ + rsbeq r8, lr, ip, ror r3 │ │ │ │ + rsbeq fp, lr, r2, ror lr │ │ │ │ + rsbeq r8, lr, lr, asr r3 │ │ │ │ + rsbeq fp, lr, lr, asr #27 │ │ │ │ + mlseq lr, ip, r2, lr │ │ │ │ + strhteq fp, [lr], #-212 @ 0xffffff2c │ │ │ │ + rsbeq r8, lr, r0, lsr #5 │ │ │ │ + mlseq lr, r8, sp, fp │ │ │ │ + rsbeq lr, lr, lr, lsl #4 │ │ │ │ + rsbeq fp, lr, r6, ror #29 │ │ │ │ + rsbeq fp, lr, lr, lsl sp │ │ │ │ + rsbeq r8, lr, sl, lsl #4 │ │ │ │ + rsbeq fp, lr, r0, lsl #26 │ │ │ │ + rsbeq r8, lr, ip, ror #3 │ │ │ │ + rsbeq fp, lr, r0, ror #25 │ │ │ │ + rsbeq r8, lr, ip, asr #3 │ │ │ │ + strhteq fp, [lr], #-188 @ 0xffffff44 │ │ │ │ + rsbeq r8, lr, r8, lsr #1 │ │ │ │ + mlseq lr, ip, fp, fp │ │ │ │ + rsbeq r8, lr, r8, lsl #1 │ │ │ │ + rsbeq fp, lr, ip, ror fp │ │ │ │ + rsbeq r8, lr, r8, rrx │ │ │ │ @ instruction: 0x463aab15 │ │ │ │ ldmdbge r6, {r8, r9, ip, pc} │ │ │ │ @ instruction: 0x4620ab17 │ │ │ │ strvc lr, [r1, -sp, asr #19] │ │ │ │ @ instruction: 0xf080f010 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ bls 65e11c │ │ │ │ @@ -240909,21 +240909,21 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r4, #100] @ 0x64 │ │ │ │ stmdbls r8, {r0, r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ bls 33da74 >::_M_default_append(unsigned int)@@Base+0xbaee0> │ │ │ │ svclt 0x0000e5c0 │ │ │ │ ... │ │ │ │ - mlseq lr, sl, fp, fp │ │ │ │ - mlseq lr, r0, r9, fp │ │ │ │ - rsbeq r7, lr, sl, ror lr │ │ │ │ - rsbeq fp, lr, lr, ror #18 │ │ │ │ - rsbeq r7, lr, sl, asr lr │ │ │ │ - rsbeq fp, lr, r0, asr r9 │ │ │ │ - rsbeq r7, lr, ip, lsr lr │ │ │ │ + mlseq lr, lr, fp, fp │ │ │ │ + mlseq lr, r4, r9, fp │ │ │ │ + rsbeq r7, lr, lr, ror lr │ │ │ │ + rsbeq fp, lr, r2, ror r9 │ │ │ │ + rsbeq r7, lr, lr, asr lr │ │ │ │ + rsbeq fp, lr, r4, asr r9 │ │ │ │ + rsbeq r7, lr, r0, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec55268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -ip, lsl #13 │ │ │ │ blls 34f8e0 >::_M_default_append(unsigned int)@@Base+0xccd4c> │ │ │ │ @ instruction: 0xf8cd9301 │ │ │ │ @@ -240937,16 +240937,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [sl, #100] @ 0x64 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ blls 1fda00 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq fp, [lr], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r7, lr, r8, asr #27 │ │ │ │ + rsbeq fp, lr, r0, ror #17 │ │ │ │ + rsbeq r7, lr, ip, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec552c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -240959,16 +240959,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [lr, #-100]! @ 0xffffff9c │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ blls 1fd9a8 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq fp, lr, r4, lsl #17 │ │ │ │ - rsbeq r7, lr, r0, ror sp │ │ │ │ + rsbeq fp, lr, r8, lsl #17 │ │ │ │ + rsbeq r7, lr, r4, ror sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2395d4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stmibvs r4, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ cdpls 5, 1, cr2, cr11, cr3, {0} │ │ │ │ @@ -241066,18 +241066,18 @@ │ │ │ │ andlt r4, sp, r8, lsl r6 │ │ │ │ blhi 239598 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq fp, lr, r4, lsl r7 │ │ │ │ - rsbeq r7, lr, r0, lsl #24 │ │ │ │ - rsbeq fp, lr, ip, ror #13 │ │ │ │ - ldrdeq r7, [lr], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq fp, lr, r8, lsl r7 │ │ │ │ + rsbeq r7, lr, r4, lsl #24 │ │ │ │ + strdeq fp, [lr], #-96 @ 0xffffffa0 @ │ │ │ │ + ldrdeq r7, [lr], #-188 @ 0xffffff44 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec554d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strls r9, [r0], #-3079 @ 0xfffff3f9 │ │ │ │ strls r9, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ @ instruction: 0xff16f7ff │ │ │ │ @@ -241089,16 +241089,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r8], #-100 @ 0xffffff9c │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ blls 1fd79c │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq fp, lr, r8, ror r6 │ │ │ │ - rsbeq r7, lr, r4, ror #22 │ │ │ │ + rsbeq fp, lr, ip, ror r6 │ │ │ │ + rsbeq r7, lr, r8, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec55528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -241111,16 +241111,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [ip], #-100 @ 0xffffff9c │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ blls 1fd744 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq fp, lr, r0, lsr #12 │ │ │ │ - rsbeq r7, lr, ip, lsl #22 │ │ │ │ + rsbeq fp, lr, r4, lsr #12 │ │ │ │ + rsbeq r7, lr, r0, lsl fp │ │ │ │ stmdavs r8, {r0, r1, r6, fp, sp, lr} │ │ │ │ addsmi r6, r8, #620 @ 0x26c │ │ │ │ ldc 0, cr13, [r1, #176] @ 0xb0 │ │ │ │ vldr d0, [pc, #168] @ fe430 │ │ │ │ vmov.32 r7, d4[1] │ │ │ │ vneg.f64 d16, d7 │ │ │ │ tstple r0, r0, lsl sl @ p-variant is OBSOLETE │ │ │ │ @@ -241347,23 +241347,23 @@ │ │ │ │ @ instruction: 0xf643480d │ │ │ │ @ instruction: 0xf06f4171 │ │ │ │ ldrbtmi r0, [r8], #-1034 @ 0xfffffbf6 │ │ │ │ @ instruction: 0xf719300c │ │ │ │ stmdami sl, {r0, r1, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ bfi pc, r7, (invalid: 22:5) @ │ │ │ │ - rsbeq r9, lr, ip, lsr #28 │ │ │ │ + rsbeq r9, lr, r0, lsr lr │ │ │ │ rsbseq r0, sl, ip, asr #7 │ │ │ │ - strhteq fp, [lr], #-34 @ 0xffffffde │ │ │ │ - mlseq lr, lr, r7, r7 │ │ │ │ - mlseq lr, r2, r2, fp │ │ │ │ - rsbeq r7, lr, lr, ror r7 │ │ │ │ + strhteq fp, [lr], #-38 @ 0xffffffda │ │ │ │ + rsbeq r7, lr, r2, lsr #15 │ │ │ │ + mlseq lr, r6, r2, fp │ │ │ │ + rsbeq r7, lr, r2, lsl #15 │ │ │ │ andeq r0, r0, r0, asr #13 │ │ │ │ - rsbeq fp, lr, lr, asr r2 │ │ │ │ - rsbeq sp, lr, r0, ror r7 │ │ │ │ + rsbeq fp, lr, r2, ror #4 │ │ │ │ + rsbeq sp, lr, r4, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec55954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf2f50ff8 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -241603,35 +241603,35 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf920f719 │ │ │ │ @ instruction: 0xf712e7ee │ │ │ │ svclt 0x0000edac │ │ │ │ ... │ │ │ │ rsbseq r0, sl, r0, asr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, lr, r8, asr r6 │ │ │ │ - rsbeq sp, lr, r2, asr #11 │ │ │ │ - rsbeq r7, lr, r2, asr r5 │ │ │ │ + rsbeq sp, lr, ip, asr r6 │ │ │ │ + rsbeq sp, lr, r6, asr #11 │ │ │ │ + rsbeq r7, lr, r6, asr r5 │ │ │ │ rsbseq r0, sl, ip, ror #1 │ │ │ │ - rsbeq sp, lr, r8, lsl #11 │ │ │ │ - rsbeq r7, lr, r8, lsl r5 │ │ │ │ - rsbeq sp, lr, lr, lsr r5 │ │ │ │ - rsbeq r7, lr, lr, asr #9 │ │ │ │ - rsbeq sp, lr, r4, lsr #10 │ │ │ │ - strhteq r7, [lr], #-68 @ 0xffffffbc │ │ │ │ - rsbeq sp, lr, r2, ror r4 │ │ │ │ - rsbeq r7, lr, r2, lsl #8 │ │ │ │ - rsbeq sp, lr, r8, asr r4 │ │ │ │ - rsbeq r7, lr, r8, ror #7 │ │ │ │ - rsbeq sp, lr, r0, lsr #8 │ │ │ │ - rsbeq sp, lr, r8, lsl #8 │ │ │ │ - mlseq lr, r8, r3, r7 │ │ │ │ - strdeq sp, [lr], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r7, lr, lr, ror r3 │ │ │ │ - ldrdeq sp, [lr], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r7, lr, lr, asr r3 │ │ │ │ + rsbeq sp, lr, ip, lsl #11 │ │ │ │ + rsbeq r7, lr, ip, lsl r5 │ │ │ │ + rsbeq sp, lr, r2, asr #10 │ │ │ │ + ldrdeq r7, [lr], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq sp, lr, r8, lsr #10 │ │ │ │ + strhteq r7, [lr], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq sp, lr, r6, ror r4 │ │ │ │ + rsbeq r7, lr, r6, lsl #8 │ │ │ │ + rsbeq sp, lr, ip, asr r4 │ │ │ │ + rsbeq r7, lr, ip, ror #7 │ │ │ │ + rsbeq sp, lr, r4, lsr #8 │ │ │ │ + rsbeq sp, lr, ip, lsl #8 │ │ │ │ + mlseq lr, ip, r3, r7 │ │ │ │ + strdeq sp, [lr], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq r7, lr, r2, lsl #7 │ │ │ │ + ldrdeq sp, [lr], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq r7, lr, r2, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec55d88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -sp, asr #28 │ │ │ │ @@ -241642,16 +241642,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf719300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf8caf719 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sp, lr, r2, lsr #6 │ │ │ │ - strhteq r7, [lr], #-34 @ 0xffffffde │ │ │ │ + rsbeq sp, lr, r6, lsr #6 │ │ │ │ + strhteq r7, [lr], #-38 @ 0xffffffda │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec55dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r5, lsr #28 │ │ │ │ @@ -241662,16 +241662,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf718300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf8a2f719 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - ldrdeq sp, [lr], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r7, lr, r2, ror #4 │ │ │ │ + ldrdeq sp, [lr], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r7, lr, r6, ror #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23a0e0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbvs sp, {r0, r1, r7, ip, sp, pc} │ │ │ │ cdpls 4, 0, cr2, cr15, cr0, {0} │ │ │ │ @@ -241790,24 +241790,24 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 7, pc, cr8, cr8, {0} @ │ │ │ │ strtmi r4, [r1], -lr, lsl #16 │ │ │ │ @ instruction: 0xf7184478 │ │ │ │ str pc, [r0, r3, lsr #31] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r6, r1, r4, asr #17 │ │ │ │ - rsbeq r2, lr, r4, lsl #27 │ │ │ │ - strhteq sp, [lr], #-22 @ 0xffffffea │ │ │ │ - rsbeq sp, lr, r4, lsr r1 │ │ │ │ - rsbeq r7, lr, r4, asr #1 │ │ │ │ - rsbeq sp, lr, lr, lsl #2 │ │ │ │ - mlseq lr, lr, r0, r7 │ │ │ │ - rsbeq sp, lr, r4, lsl #2 │ │ │ │ - ldrdeq sp, [lr], #-4 @ │ │ │ │ - rsbeq r7, lr, r4, rrx │ │ │ │ + rsbseq r6, r1, r8, asr #17 │ │ │ │ + rsbeq r2, lr, r8, lsl #27 │ │ │ │ + strhteq sp, [lr], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq sp, lr, r8, lsr r1 │ │ │ │ + rsbeq r7, lr, r8, asr #1 │ │ │ │ + rsbeq sp, lr, r2, lsl r1 │ │ │ │ + rsbeq r7, lr, r2, lsr #1 │ │ │ │ + rsbeq sp, lr, r8, lsl #2 │ │ │ │ + ldrdeq sp, [lr], #-8 @ │ │ │ │ + rsbeq r7, lr, r8, rrx │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsr #24 │ │ │ │ strmi r4, [r3], ip, lsr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -241851,16 +241851,16 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r8], -r3, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7128ff0 │ │ │ │ svclt 0x0000ebb6 │ │ │ │ ldrhteq pc, [r9], #-180 @ 0xffffff4c @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, lr, r2 │ │ │ │ - mlseq lr, r2, pc, r6 @ │ │ │ │ + rsbeq sp, lr, r6 │ │ │ │ + mlseq lr, r6, pc, r6 @ │ │ │ │ rsbseq pc, r9, r6, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ba3dc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fef3d260 │ │ │ │ @ instruction: 0xf2ad4a98 │ │ │ │ @@ -242013,32 +242013,32 @@ │ │ │ │ @ instruction: 0xf7184478 │ │ │ │ ldrb pc, [r9, -r9, ror #27] @ │ │ │ │ b 1e3cdd0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq pc, [r9], #-164 @ 0xffffff5c @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, lr, r4, asr pc │ │ │ │ - rsbseq r9, r2, r2, asr #23 │ │ │ │ - rsbeq ip, lr, sl, lsr #29 │ │ │ │ - rsbeq r6, lr, sl, lsr lr │ │ │ │ + rsbeq ip, lr, r8, asr pc │ │ │ │ + rsbseq r9, r2, r6, asr #23 │ │ │ │ + rsbeq ip, lr, lr, lsr #29 │ │ │ │ + rsbeq r6, lr, lr, lsr lr │ │ │ │ ldrsbteq pc, [r9], #-148 @ 0xffffff6c @ │ │ │ │ - ldrdeq r2, [lr], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq ip, lr, r2, lsl #28 │ │ │ │ - mlseq lr, r2, sp, r6 │ │ │ │ - rsbeq ip, lr, r8, ror #27 │ │ │ │ - rsbeq r6, lr, r8, ror sp │ │ │ │ - rsbeq ip, lr, lr, asr #27 │ │ │ │ - rsbeq r6, lr, lr, asr sp │ │ │ │ - strhteq ip, [lr], #-212 @ 0xffffff2c │ │ │ │ - rsbeq r6, lr, r4, asr #26 │ │ │ │ - rsbeq ip, lr, lr, ror sp │ │ │ │ - rsbeq r6, lr, lr, lsl #26 │ │ │ │ - rsbeq ip, lr, r2, ror #26 │ │ │ │ - strdeq r6, [lr], #-192 @ 0xffffff40 @ │ │ │ │ + ldrdeq r2, [lr], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq ip, lr, r6, lsl #28 │ │ │ │ + mlseq lr, r6, sp, r6 │ │ │ │ + rsbeq ip, lr, ip, ror #27 │ │ │ │ + rsbeq r6, lr, ip, ror sp │ │ │ │ + ldrdeq ip, [lr], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r6, lr, r2, ror #26 │ │ │ │ + strhteq ip, [lr], #-216 @ 0xffffff28 │ │ │ │ + rsbeq r6, lr, r8, asr #26 │ │ │ │ + rsbeq ip, lr, r2, lsl #27 │ │ │ │ + rsbeq r6, lr, r2, lsl sp │ │ │ │ + rsbeq ip, lr, r6, ror #26 │ │ │ │ + strdeq r6, [lr], #-196 @ 0xffffff3c @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46994c39 │ │ │ │ addlt r4, r4, r9, lsr fp │ │ │ │ stmdbvs sp, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -242096,18 +242096,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 7, cr15, [r0, #-96] @ 0xffffffa0 │ │ │ │ strb r9, [pc, r1, lsl #22] │ │ │ │ stmib sl, {r1, r4, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq pc, r9, r4, lsl r8 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x0079f794 │ │ │ │ - rsbeq ip, lr, ip, lsr #24 │ │ │ │ - strhteq r6, [lr], #-188 @ 0xffffff44 │ │ │ │ - rsbeq ip, lr, lr, lsl #24 │ │ │ │ - mlseq lr, lr, fp, r6 │ │ │ │ + rsbeq ip, lr, r0, lsr ip │ │ │ │ + rsbeq r6, lr, r0, asr #23 │ │ │ │ + rsbeq ip, lr, r2, lsl ip │ │ │ │ + rsbeq r6, lr, r2, lsr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr ip │ │ │ │ ldrbtmi r4, [ip], #-2612 @ 0xfffff5cc │ │ │ │ stmiapl r2!, {r1, r4, r9, sl, fp, ip, pc} │ │ │ │ @@ -242159,19 +242159,19 @@ │ │ │ │ stc2l 7, cr15, [r4], {24} │ │ │ │ bls 1f930c │ │ │ │ andsvs r2, r3, r5, lsl #6 │ │ │ │ @ instruction: 0xf712e7cb │ │ │ │ svclt 0x0000e94c │ │ │ │ rsbseq pc, r9, r2, lsl #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, lr, r4, ror fp │ │ │ │ - rsbeq r6, lr, r4, lsl #22 │ │ │ │ + rsbeq ip, lr, r8, ror fp │ │ │ │ + rsbeq r6, lr, r8, lsl #22 │ │ │ │ @ instruction: 0x0079f69e │ │ │ │ - rsbeq ip, lr, r6, lsl fp │ │ │ │ - rsbeq r6, lr, r6, lsr #21 │ │ │ │ + rsbeq ip, lr, sl, lsl fp │ │ │ │ + rsbeq r6, lr, sl, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r4, lsr #18 │ │ │ │ ldrbtmi r4, [r9], #-2852 @ 0xfffff4dc │ │ │ │ ldrdge pc, [r0], #-141 @ 0xffffff73 │ │ │ │ @@ -242207,16 +242207,16 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r8], -r3, lsl #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7128ff0 │ │ │ │ svclt 0x0000e8ec │ │ │ │ rsbseq pc, r9, r2, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, lr, lr, ror #20 │ │ │ │ - strdeq r6, [lr], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq ip, lr, r2, ror sl │ │ │ │ + rsbeq r6, lr, r2, lsl #20 │ │ │ │ @ instruction: 0x0079f592 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r2, lsr #18 │ │ │ │ ldrbtmi r4, [r9], #-2850 @ 0xfffff4de │ │ │ │ @@ -242251,16 +242251,16 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldm r2, {r1, r4, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq pc, r9, sl, asr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq ip, [lr], #-154 @ 0xffffff66 │ │ │ │ - rsbeq r6, lr, sl, asr #18 │ │ │ │ + strhteq ip, [lr], #-158 @ 0xffffff62 │ │ │ │ + rsbeq r6, lr, lr, asr #18 │ │ │ │ rsbseq pc, r9, r0, ror #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ bleq 13bc44 │ │ │ │ @@ -242311,20 +242311,20 @@ │ │ │ │ stmdami sl, {r0, r1, r2, r3, r4, r5, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff53d294 │ │ │ │ stmdbls r1, {r3, fp, lr} │ │ │ │ @ instruction: 0xf7184478 │ │ │ │ blls 17e46c │ │ │ │ svclt 0x0000e7cd │ │ │ │ - rsbeq ip, lr, r6, lsl #18 │ │ │ │ - mlseq lr, r6, r8, r6 │ │ │ │ - rsbeq ip, lr, sl, ror #17 │ │ │ │ - rsbeq r6, lr, sl, ror r8 │ │ │ │ - rsbeq ip, lr, r4, lsr #17 │ │ │ │ - rsbeq r6, lr, r4, lsr r8 │ │ │ │ + rsbeq ip, lr, sl, lsl #18 │ │ │ │ + mlseq lr, sl, r8, r6 │ │ │ │ + rsbeq ip, lr, lr, ror #17 │ │ │ │ + rsbeq r6, lr, lr, ror r8 │ │ │ │ + rsbeq ip, lr, r8, lsr #17 │ │ │ │ + rsbeq r6, lr, r8, lsr r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -lr, ror #30 │ │ │ │ ldrmi fp, [r1], r5, lsl #1 │ │ │ │ @ instruction: 0x461e447f │ │ │ │ @@ -242432,29 +242432,29 @@ │ │ │ │ bicsvc pc, r1, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9def718 │ │ │ │ @ instruction: 0xf04f4811 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fe73d484 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbeq ip, lr, r4, asr #16 │ │ │ │ - strhteq ip, [lr], #-116 @ 0xffffff8c │ │ │ │ - rsbeq r6, lr, r4, asr #14 │ │ │ │ - mlseq lr, sl, r7, ip │ │ │ │ - rsbeq r6, lr, sl, lsr #14 │ │ │ │ - rsbeq ip, lr, sl, lsr #14 │ │ │ │ - strhteq r6, [lr], #-106 @ 0xffffff96 │ │ │ │ - rsbeq ip, lr, r2, lsl r7 │ │ │ │ - rsbeq r6, lr, r2, lsr #13 │ │ │ │ - strdeq ip, [lr], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r6, lr, r8, lsl #13 │ │ │ │ - rsbeq ip, lr, r0, ror #13 │ │ │ │ - rsbeq r6, lr, lr, ror #12 │ │ │ │ - rsbeq ip, lr, r0, asr #13 │ │ │ │ - rsbeq r6, lr, lr, asr #12 │ │ │ │ + rsbeq ip, lr, r8, asr #16 │ │ │ │ + strhteq ip, [lr], #-120 @ 0xffffff88 │ │ │ │ + rsbeq r6, lr, r8, asr #14 │ │ │ │ + mlseq lr, lr, r7, ip │ │ │ │ + rsbeq r6, lr, lr, lsr #14 │ │ │ │ + rsbeq ip, lr, lr, lsr #14 │ │ │ │ + strhteq r6, [lr], #-110 @ 0xffffff92 │ │ │ │ + rsbeq ip, lr, r6, lsl r7 │ │ │ │ + rsbeq r6, lr, r6, lsr #13 │ │ │ │ + strdeq ip, [lr], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r6, lr, ip, lsl #13 │ │ │ │ + rsbeq ip, lr, r4, ror #13 │ │ │ │ + rsbeq r6, lr, r2, ror r6 │ │ │ │ + rsbeq ip, lr, r4, asr #13 │ │ │ │ + rsbeq r6, lr, r2, asr r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi f910cc │ │ │ │ blmi f912dc │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -242512,19 +242512,19 @@ │ │ │ │ stmdami sl, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9fef718 │ │ │ │ @ instruction: 0xf711e7b8 │ │ │ │ svclt 0x0000ee8a │ │ │ │ @ instruction: 0x0079f194 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, lr, r6, lsl r6 │ │ │ │ - rsbeq r6, lr, r6, lsr #11 │ │ │ │ + rsbeq ip, lr, sl, lsl r6 │ │ │ │ + rsbeq r6, lr, sl, lsr #11 │ │ │ │ rsbseq pc, r9, r0, asr #2 │ │ │ │ - rsbeq ip, lr, sl, lsl #11 │ │ │ │ - rsbeq r6, lr, sl, lsl r5 │ │ │ │ + rsbeq ip, lr, lr, lsl #11 │ │ │ │ + rsbeq r6, lr, lr, lsl r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1bae3c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdbvs r1, {r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf8dd4606 │ │ │ │ @@ -242628,28 +242628,28 @@ │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf718300c │ │ │ │ bls 17dc84 │ │ │ │ @ instruction: 0x46414810 │ │ │ │ ldrbtmi r6, [r8], #-2194 @ 0xfffff76e │ │ │ │ @ instruction: 0xf910f718 │ │ │ │ svclt 0x0000e784 │ │ │ │ - rsbeq ip, lr, r2, lsr #9 │ │ │ │ - rsbeq r6, lr, r2, lsr r4 │ │ │ │ - rsbeq ip, lr, sl, lsl #9 │ │ │ │ - rsbeq r6, lr, sl, lsl r4 │ │ │ │ - rsbeq ip, lr, lr, lsr #8 │ │ │ │ - strhteq r6, [lr], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq ip, lr, r6, lsl #8 │ │ │ │ - mlseq lr, r6, r3, r6 │ │ │ │ - rsbeq ip, lr, ip, ror #7 │ │ │ │ - rsbeq r6, lr, ip, ror r3 │ │ │ │ - ldrdeq ip, [lr], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r6, lr, r2, ror #6 │ │ │ │ - strhteq ip, [lr], #-50 @ 0xffffffce │ │ │ │ - rsbeq ip, lr, r2, lsr #8 │ │ │ │ + rsbeq ip, lr, r6, lsr #9 │ │ │ │ + rsbeq r6, lr, r6, lsr r4 │ │ │ │ + rsbeq ip, lr, lr, lsl #9 │ │ │ │ + rsbeq r6, lr, lr, lsl r4 │ │ │ │ + rsbeq ip, lr, r2, lsr r4 │ │ │ │ + rsbeq r6, lr, r2, asr #7 │ │ │ │ + rsbeq ip, lr, sl, lsl #8 │ │ │ │ + mlseq lr, sl, r3, r6 │ │ │ │ + strdeq ip, [lr], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r6, lr, r0, lsl #7 │ │ │ │ + ldrdeq ip, [lr], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r6, lr, r6, ror #6 │ │ │ │ + strhteq ip, [lr], #-54 @ 0xffffffca │ │ │ │ + rsbeq ip, lr, r6, lsr #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec56d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ blcs 359bf8 >::_M_default_append(unsigned int)@@Base+0xd7064> │ │ │ │ @@ -242702,22 +242702,22 @@ │ │ │ │ stmdami ip, {r0, r1, r3, r6, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffc2f717 │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7184478 │ │ │ │ blls 17de50 │ │ │ │ svclt 0x0000e79f │ │ │ │ - rsbeq ip, lr, r6, lsl #6 │ │ │ │ - mlseq lr, r6, r2, r6 │ │ │ │ - rsbeq ip, lr, r8, ror #5 │ │ │ │ - rsbeq r6, lr, r8, ror r2 │ │ │ │ - rsbeq ip, lr, r6, lsr #5 │ │ │ │ - rsbeq r6, lr, r6, lsr r2 │ │ │ │ - rsbeq ip, lr, r8, lsl #5 │ │ │ │ - rsbeq r6, lr, r8, lsl r2 │ │ │ │ + rsbeq ip, lr, sl, lsl #6 │ │ │ │ + mlseq lr, sl, r2, r6 │ │ │ │ + rsbeq ip, lr, ip, ror #5 │ │ │ │ + rsbeq r6, lr, ip, ror r2 │ │ │ │ + rsbeq ip, lr, sl, lsr #5 │ │ │ │ + rsbeq r6, lr, sl, lsr r2 │ │ │ │ + rsbeq ip, lr, ip, lsl #5 │ │ │ │ + rsbeq r6, lr, ip, lsl r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec56e88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ andle r2, r2, r9, lsl #22 │ │ │ │ @@ -242774,22 +242774,22 @@ │ │ │ │ stmdami ip, {r1, r3, r5, r6, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff32f717 │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7174478 │ │ │ │ blls 17fd30 │ │ │ │ svclt 0x0000e796 │ │ │ │ - ldrdeq ip, [lr], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r6, lr, r6, ror #2 │ │ │ │ - strhteq ip, [lr], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq r6, lr, r8, asr #2 │ │ │ │ - rsbeq ip, lr, r6, lsl #3 │ │ │ │ - rsbeq r6, lr, r6, lsl r1 │ │ │ │ - rsbeq ip, lr, r8, ror #2 │ │ │ │ - strdeq r6, [lr], #-8 @ │ │ │ │ + ldrdeq ip, [lr], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r6, lr, sl, ror #2 │ │ │ │ + strhteq ip, [lr], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq r6, lr, ip, asr #2 │ │ │ │ + rsbeq ip, lr, sl, lsl #3 │ │ │ │ + rsbeq r6, lr, sl, lsl r1 │ │ │ │ + rsbeq ip, lr, ip, ror #2 │ │ │ │ + strdeq r6, [lr], #-12 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec56fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r6, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r3, sp, lsl r6 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ ldmdavs r2!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -242825,22 +242825,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff8ef717 │ │ │ │ bmi 3f9d80 │ │ │ │ @ instruction: 0x46294638 │ │ │ │ @ instruction: 0xf025447a │ │ │ │ strtmi pc, [r0], -pc, ror #3 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbeq ip, lr, r4, lsl #2 │ │ │ │ - mlseq lr, r4, r0, r6 │ │ │ │ - rsbeq ip, lr, ip, ror #1 │ │ │ │ - rsbeq r6, lr, ip, ror r0 │ │ │ │ - rsbeq ip, lr, r6, lsl #3 │ │ │ │ - rsbeq ip, lr, sl, lsr #1 │ │ │ │ - rsbeq r6, lr, sl, lsr r0 │ │ │ │ - mlseq sp, r8, pc, ip @ │ │ │ │ + rsbeq ip, lr, r8, lsl #2 │ │ │ │ + mlseq lr, r8, r0, r6 │ │ │ │ + strdeq ip, [lr], #-0 @ │ │ │ │ + rsbeq r6, lr, r0, lsl #1 │ │ │ │ + rsbeq ip, lr, sl, lsl #3 │ │ │ │ + rsbeq ip, lr, lr, lsr #1 │ │ │ │ + rsbeq r6, lr, lr, lsr r0 │ │ │ │ + mlseq sp, ip, pc, ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec57074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmdbvs r3, {r3, r4, r9, sl, lr} │ │ │ │ ldmvs sl, {r2, r8, fp, ip, pc}^ │ │ │ │ svclt 0x00a8428a │ │ │ │ @@ -242879,15 +242879,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ bl febbdb60 │ │ │ │ rsbseq lr, r9, r6, asr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, lr, ip, asr #31 │ │ │ │ + ldrdeq fp, [lr], #-240 @ 0xffffff10 @ │ │ │ │ rsbseq lr, r9, lr, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r6, {r0, r2, r7, ip, sp, pc} │ │ │ │ pkhbtmi r4, r0, pc, lsl #12 @ │ │ │ │ @@ -242921,18 +242921,18 @@ │ │ │ │ ldrbtmi r7, [r8], #-382 @ 0xfffffe82 │ │ │ │ @ instruction: 0xf717300c │ │ │ │ stmdami r7, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ mcr2 7, 6, pc, cr8, cr7, {0} @ │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq fp, lr, r2, asr #30 │ │ │ │ - ldrdeq r5, [lr], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq fp, lr, lr, lsl pc │ │ │ │ - rsbeq r5, lr, lr, lsr #29 │ │ │ │ + rsbeq fp, lr, r6, asr #30 │ │ │ │ + ldrdeq r5, [lr], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq fp, lr, r2, lsr #30 │ │ │ │ + strhteq r5, [lr], #-226 @ 0xffffff1e │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23b49c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs sp, {sl, sp} │ │ │ │ stmiblt sl, {r2, r3, r4, sp, lr} │ │ │ │ @@ -243006,18 +243006,18 @@ │ │ │ │ msrcc (UNDEF: 99), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r2, #-92]! @ 0xffffffa4 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7174478 │ │ │ │ bfi pc, sp, (invalid: 28:14) @ │ │ │ │ ... │ │ │ │ - rsbeq fp, lr, sl, ror #27 │ │ │ │ - rsbeq r5, lr, sl, ror sp │ │ │ │ - rsbeq fp, lr, r8, asr #27 │ │ │ │ - rsbeq r5, lr, r8, asr sp │ │ │ │ + rsbeq fp, lr, lr, ror #27 │ │ │ │ + rsbeq r5, lr, lr, ror sp │ │ │ │ + rsbeq fp, lr, ip, asr #27 │ │ │ │ + rsbeq r5, lr, ip, asr sp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r4, r0, lsr ip │ │ │ │ @ instruction: 0x1e1f4930 │ │ │ │ @ instruction: 0xf8dd447c │ │ │ │ @@ -243065,19 +243065,19 @@ │ │ │ │ stc2 7, cr15, [lr, #92]! @ 0x5c │ │ │ │ movwcs lr, #22480 @ 0x57d0 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf711e7cc │ │ │ │ svclt 0x0000ea36 │ │ │ │ rsbseq lr, r9, r4, asr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, lr, r6, asr #26 │ │ │ │ - ldrdeq r5, [lr], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq fp, lr, sl, asr #26 │ │ │ │ + ldrdeq r5, [lr], #-202 @ 0xffffff36 @ │ │ │ │ rsbseq lr, r9, r0, ror r8 │ │ │ │ - rsbeq fp, lr, sl, ror #25 │ │ │ │ - rsbeq r5, lr, sl, ror ip │ │ │ │ + rsbeq fp, lr, lr, ror #25 │ │ │ │ + rsbeq r5, lr, lr, ror ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r1, lsr #24 │ │ │ │ @ instruction: 0x1e1e4921 │ │ │ │ @ instruction: 0xf8dd447c │ │ │ │ @@ -243110,16 +243110,16 @@ │ │ │ │ andcs r8, r4, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strb r2, [ip, r0]! │ │ │ │ ldrb r2, [r9, r5, lsl #4]! │ │ │ │ ldmib sl, {r0, r4, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbteq lr, [r9], #-116 @ 0xffffff8c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, lr, r6, asr ip │ │ │ │ - rsbeq r5, lr, r6, ror #23 │ │ │ │ + rsbeq fp, lr, sl, asr ip │ │ │ │ + rsbeq r5, lr, sl, ror #23 │ │ │ │ rsbseq lr, r9, lr, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf1b3b085 │ │ │ │ @ instruction: 0xdd4b0900 │ │ │ │ @@ -243160,17 +243160,17 @@ │ │ │ │ strls r7, [r0], #-1258 @ 0xfffffb16 │ │ │ │ @ instruction: 0xf7140092 │ │ │ │ @ instruction: 0x3701fdd3 │ │ │ │ @ instruction: 0xd1ba45b9 │ │ │ │ beq 17c4c0 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq fp, lr, r6, asr #23 │ │ │ │ - rsbeq fp, lr, r0, lsr #23 │ │ │ │ - rsbeq r5, lr, r6, lsr fp │ │ │ │ + rsbeq fp, lr, sl, asr #23 │ │ │ │ + rsbeq fp, lr, r4, lsr #23 │ │ │ │ + rsbeq r5, lr, sl, lsr fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4690461e │ │ │ │ movwcs lr, #27089 @ 0x69d1 │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @@ -243292,22 +243292,22 @@ │ │ │ │ ldrbtmi r4, [ip], #-3597 @ 0xfffff1f3 │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ @ instruction: 0xf717447e │ │ │ │ strtmi pc, [r9], -r3, lsr #22 │ │ │ │ @ instruction: 0xf7174630 │ │ │ │ @ instruction: 0xf44ffbdf │ │ │ │ @ instruction: 0xe7e271b1 │ │ │ │ - rsbeq fp, lr, r4, lsr #21 │ │ │ │ - rsbeq r5, lr, sl, lsr sl │ │ │ │ - rsbeq fp, lr, sl, lsl #20 │ │ │ │ - rsbeq r5, lr, r0, lsr #19 │ │ │ │ - rsbeq fp, lr, r6, lsl #19 │ │ │ │ - rsbeq r5, lr, ip, lsl r9 │ │ │ │ - rsbeq fp, lr, lr, asr #18 │ │ │ │ - rsbeq r5, lr, r4, ror #17 │ │ │ │ + rsbeq fp, lr, r8, lsr #21 │ │ │ │ + rsbeq r5, lr, lr, lsr sl │ │ │ │ + rsbeq fp, lr, lr, lsl #20 │ │ │ │ + rsbeq r5, lr, r4, lsr #19 │ │ │ │ + rsbeq fp, lr, sl, lsl #19 │ │ │ │ + rsbeq r5, lr, r0, lsr #18 │ │ │ │ + rsbeq fp, lr, r2, asr r9 │ │ │ │ + rsbeq r5, lr, r8, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0x5694f8df │ │ │ │ @ instruction: 0xf8df460c │ │ │ │ umulllt r1, fp, r4, r6 │ │ │ │ @@ -243729,58 +243729,58 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf87cf717 │ │ │ │ strb r9, [sl], #2820 @ 0xb04 │ │ │ │ stc 7, cr15, [r6, #-64] @ 0xffffffc0 │ │ │ │ rsbseq lr, r9, r8, lsr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, r9, r2, lsl r4 │ │ │ │ - rsbeq fp, lr, r2, lsr #16 │ │ │ │ - strhteq r5, [lr], #-112 @ 0xffffff90 │ │ │ │ - rsbeq fp, lr, r8, ror r7 │ │ │ │ - rsbeq r5, lr, r6, lsl #14 │ │ │ │ - rsbeq fp, lr, lr, asr #12 │ │ │ │ - ldrdeq r5, [lr], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq fp, lr, r8, lsl #12 │ │ │ │ - mlseq lr, r8, r5, r5 │ │ │ │ - rsbeq fp, lr, ip, lsr #11 │ │ │ │ - rsbeq r5, lr, ip, lsr r5 │ │ │ │ - rsbeq fp, lr, lr, lsl #11 │ │ │ │ - rsbeq r5, lr, lr, lsl r5 │ │ │ │ - rsbeq fp, lr, r0, ror r5 │ │ │ │ - rsbeq r5, lr, r0, lsl #10 │ │ │ │ - rsbeq fp, lr, sl, asr #10 │ │ │ │ - ldrdeq r5, [lr], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq fp, lr, sl, asr #9 │ │ │ │ - rsbeq r5, lr, sl, asr r4 │ │ │ │ - rsbeq fp, lr, r0, lsl #9 │ │ │ │ - rsbeq r5, lr, r0, lsl r4 │ │ │ │ - rsbeq fp, lr, r2, ror #8 │ │ │ │ - strdeq r5, [lr], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq fp, lr, r8, lsr r4 │ │ │ │ - rsbeq r5, lr, r8, asr #7 │ │ │ │ - strdeq fp, [lr], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r5, lr, sl, lsl #7 │ │ │ │ - strhteq fp, [lr], #-54 @ 0xffffffca │ │ │ │ - rsbeq r5, lr, r6, asr #6 │ │ │ │ - mlseq lr, r8, r3, fp │ │ │ │ - rsbeq r5, lr, r8, lsr #6 │ │ │ │ - rsbeq fp, lr, sl, ror r3 │ │ │ │ - rsbeq r5, lr, sl, lsl #6 │ │ │ │ - rsbeq fp, lr, r6, lsr r3 │ │ │ │ - rsbeq r5, lr, r6, asr #5 │ │ │ │ - rsbeq fp, lr, r8, lsl r3 │ │ │ │ - rsbeq r5, lr, r8, lsr #5 │ │ │ │ - rsbeq fp, lr, lr, ror #5 │ │ │ │ - rsbeq r5, lr, lr, ror r2 │ │ │ │ - ldrdeq fp, [lr], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r5, lr, r0, ror #4 │ │ │ │ - rsbeq fp, lr, r4, lsr #5 │ │ │ │ - rsbeq r5, lr, r4, lsr r2 │ │ │ │ - rsbeq fp, lr, r6, lsl #5 │ │ │ │ - rsbeq r5, lr, r6, lsl r2 │ │ │ │ + rsbeq fp, lr, r6, lsr #16 │ │ │ │ + strhteq r5, [lr], #-116 @ 0xffffff8c │ │ │ │ + rsbeq fp, lr, ip, ror r7 │ │ │ │ + rsbeq r5, lr, sl, lsl #14 │ │ │ │ + rsbeq fp, lr, r2, asr r6 │ │ │ │ + rsbeq r5, lr, r2, ror #11 │ │ │ │ + rsbeq fp, lr, ip, lsl #12 │ │ │ │ + mlseq lr, ip, r5, r5 │ │ │ │ + strhteq fp, [lr], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq r5, lr, r0, asr #10 │ │ │ │ + mlseq lr, r2, r5, fp │ │ │ │ + rsbeq r5, lr, r2, lsr #10 │ │ │ │ + rsbeq fp, lr, r4, ror r5 │ │ │ │ + rsbeq r5, lr, r4, lsl #10 │ │ │ │ + rsbeq fp, lr, lr, asr #10 │ │ │ │ + ldrdeq r5, [lr], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq fp, lr, lr, asr #9 │ │ │ │ + rsbeq r5, lr, lr, asr r4 │ │ │ │ + rsbeq fp, lr, r4, lsl #9 │ │ │ │ + rsbeq r5, lr, r4, lsl r4 │ │ │ │ + rsbeq fp, lr, r6, ror #8 │ │ │ │ + strdeq r5, [lr], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq fp, lr, ip, lsr r4 │ │ │ │ + rsbeq r5, lr, ip, asr #7 │ │ │ │ + strdeq fp, [lr], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r5, lr, lr, lsl #7 │ │ │ │ + strhteq fp, [lr], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq r5, lr, sl, asr #6 │ │ │ │ + mlseq lr, ip, r3, fp │ │ │ │ + rsbeq r5, lr, ip, lsr #6 │ │ │ │ + rsbeq fp, lr, lr, ror r3 │ │ │ │ + rsbeq r5, lr, lr, lsl #6 │ │ │ │ + rsbeq fp, lr, sl, lsr r3 │ │ │ │ + rsbeq r5, lr, sl, asr #5 │ │ │ │ + rsbeq fp, lr, ip, lsl r3 │ │ │ │ + rsbeq r5, lr, ip, lsr #5 │ │ │ │ + strdeq fp, [lr], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r5, lr, r2, lsl #5 │ │ │ │ + ldrdeq fp, [lr], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r5, lr, r4, ror #4 │ │ │ │ + rsbeq fp, lr, r8, lsr #5 │ │ │ │ + rsbeq r5, lr, r8, lsr r2 │ │ │ │ + rsbeq fp, lr, sl, lsl #5 │ │ │ │ + rsbeq r5, lr, sl, lsl r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r5], -r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2604 @ 0xfffff5d4 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ @@ -243825,16 +243825,16 @@ │ │ │ │ blls 2bad80 >::_M_default_append(unsigned int)@@Base+0x381ec> │ │ │ │ svclt 0x00c84293 │ │ │ │ ldclle 3, cr2, [r5], #40 @ 0x28 │ │ │ │ ldrb r2, [r3, r3, lsl #6]! │ │ │ │ mcrr 7, 1, pc, r4, cr0 @ │ │ │ │ ldrsbteq sp, [r9], #-194 @ 0xffffff3e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, lr, r6, lsr r1 │ │ │ │ - rsbeq r5, lr, r6, asr #1 │ │ │ │ + rsbeq fp, lr, sl, lsr r1 │ │ │ │ + rsbeq r5, lr, sl, asr #1 │ │ │ │ rsbseq sp, r9, r0, ror #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r7, ip, lsl #18 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @@ -243919,22 +243919,22 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], ip │ │ │ │ @ instruction: 0x4635711b │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 1, pc, cr12, cr6, {0} │ │ │ │ ldrtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7164478 │ │ │ │ @ instruction: 0xe77ffef7 │ │ │ │ - rsbeq fp, lr, r8 │ │ │ │ - mlseq lr, r8, pc, r4 @ │ │ │ │ - rsbeq sl, lr, lr, ror #31 │ │ │ │ - rsbeq r4, lr, r4, lsl #31 │ │ │ │ - strhteq sl, [lr], #-246 @ 0xffffff0a │ │ │ │ - rsbeq r4, lr, r6, asr #30 │ │ │ │ - rsbeq sl, lr, ip, ror pc │ │ │ │ - rsbeq r4, lr, ip, lsl #30 │ │ │ │ + rsbeq fp, lr, ip │ │ │ │ + mlseq lr, ip, pc, r4 @ │ │ │ │ + strdeq sl, [lr], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r4, lr, r8, lsl #31 │ │ │ │ + strhteq sl, [lr], #-250 @ 0xffffff06 │ │ │ │ + rsbeq r4, lr, sl, asr #30 │ │ │ │ + rsbeq sl, lr, r0, lsl #31 │ │ │ │ + rsbeq r4, lr, r0, lsl pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1bc448 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0x5654f8df │ │ │ │ @ instruction: 0xf8dfb0a7 │ │ │ │ @@ -244339,49 +244339,49 @@ │ │ │ │ ldrbmi r4, [r9], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7164478 │ │ │ │ @ instruction: 0xe6d9fbb7 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sp, r9, r8, ror #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq sl, [lr], #-236 @ 0xffffff14 │ │ │ │ - strhteq sl, [lr], #-226 @ 0xffffff1e │ │ │ │ - mlseq lr, r2, sp, sl │ │ │ │ - rsbeq sl, lr, r6, asr #28 │ │ │ │ - mlseq lr, lr, ip, sl │ │ │ │ - rsbeq r4, lr, r4, lsr ip │ │ │ │ - rsbeq sl, lr, r0, ror ip │ │ │ │ - rsbeq r4, lr, r0, lsl #24 │ │ │ │ - rsbeq sl, lr, r8, asr ip │ │ │ │ - rsbeq r4, lr, r8, ror #23 │ │ │ │ + rsbeq sl, lr, r0, asr #29 │ │ │ │ + strhteq sl, [lr], #-230 @ 0xffffff1a │ │ │ │ + mlseq lr, r6, sp, sl │ │ │ │ + rsbeq sl, lr, sl, asr #28 │ │ │ │ + rsbeq sl, lr, r2, lsr #25 │ │ │ │ + rsbeq r4, lr, r8, lsr ip │ │ │ │ + rsbeq sl, lr, r4, ror ip │ │ │ │ + rsbeq r4, lr, r4, lsl #24 │ │ │ │ + rsbeq sl, lr, ip, asr ip │ │ │ │ + rsbeq r4, lr, ip, ror #23 │ │ │ │ rsbseq sp, r9, r2, lsl #15 │ │ │ │ - rsbeq sl, lr, ip, lsl ip │ │ │ │ - rsbeq r4, lr, ip, lsr #23 │ │ │ │ - rsbeq sl, lr, r0, lsl #24 │ │ │ │ - mlseq lr, r0, fp, r4 │ │ │ │ - rsbeq sl, lr, r6, asr #22 │ │ │ │ - ldrdeq r4, [lr], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq sl, lr, lr, lsr #22 │ │ │ │ - strhteq r4, [lr], #-174 @ 0xffffff52 │ │ │ │ - rsbeq sl, lr, r2, lsl fp │ │ │ │ - rsbeq r4, lr, r2, lsr #21 │ │ │ │ - strdeq sl, [lr], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r4, lr, r6, lsl #21 │ │ │ │ - rsbeq sl, lr, ip, asr #21 │ │ │ │ - rsbeq r4, lr, ip, asr sl │ │ │ │ - rsbeq sl, lr, ip, lsr #21 │ │ │ │ - rsbeq r4, lr, r2, asr #20 │ │ │ │ - rsbeq sl, lr, r6, ror sl │ │ │ │ - rsbeq r4, lr, r6, lsl #20 │ │ │ │ - ldrdeq sl, [lr], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r4, lr, lr, ror #18 │ │ │ │ - rsbeq sl, lr, r6, lsr #19 │ │ │ │ - rsbeq r4, lr, r6, lsr r9 │ │ │ │ - strdeq sl, [lr], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r4, lr, ip, lsl #17 │ │ │ │ + rsbeq sl, lr, r0, lsr #24 │ │ │ │ + strhteq r4, [lr], #-176 @ 0xffffff50 │ │ │ │ + rsbeq sl, lr, r4, lsl #24 │ │ │ │ + mlseq lr, r4, fp, r4 │ │ │ │ + rsbeq sl, lr, sl, asr #22 │ │ │ │ + ldrdeq r4, [lr], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq sl, lr, r2, lsr fp │ │ │ │ + rsbeq r4, lr, r2, asr #21 │ │ │ │ + rsbeq sl, lr, r6, lsl fp │ │ │ │ + rsbeq r4, lr, r6, lsr #21 │ │ │ │ + strdeq sl, [lr], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r4, lr, sl, lsl #21 │ │ │ │ + ldrdeq sl, [lr], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r4, lr, r0, ror #20 │ │ │ │ + strhteq sl, [lr], #-160 @ 0xffffff60 │ │ │ │ + rsbeq r4, lr, r6, asr #20 │ │ │ │ + rsbeq sl, lr, sl, ror sl │ │ │ │ + rsbeq r4, lr, sl, lsl #20 │ │ │ │ + rsbeq sl, lr, r2, ror #19 │ │ │ │ + rsbeq r4, lr, r2, ror r9 │ │ │ │ + rsbeq sl, lr, sl, lsr #19 │ │ │ │ + rsbeq r4, lr, sl, lsr r9 │ │ │ │ + rsbeq sl, lr, r0, lsl #18 │ │ │ │ + mlseq lr, r0, r8, r4 │ │ │ │ mlacs r8, r8, r8, pc @ │ │ │ │ andeq pc, r8, #18 │ │ │ │ stcge 4, cr15, [ip, #508] @ 0x1fc │ │ │ │ ldrdcc pc, [r4], -r8 │ │ │ │ blvc 13d174 │ │ │ │ blvs 93ccec │ │ │ │ blvs ff2fd174 │ │ │ │ @@ -244461,27 +244461,27 @@ │ │ │ │ blx 23f424 │ │ │ │ @ instruction: 0xf04f4811 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff0bf430 │ │ │ │ @ instruction: 0xf70fe5e0 │ │ │ │ @ instruction: 0xf896ef4a │ │ │ │ ldrb r3, [fp], #94 @ 0x5e │ │ │ │ - rsbeq sl, lr, r4, asr #15 │ │ │ │ - rsbeq r4, lr, r4, asr r7 │ │ │ │ - rsbeq sl, lr, sl, lsl #15 │ │ │ │ - rsbeq sl, lr, sl, lsl #15 │ │ │ │ - rsbeq r4, lr, sl, lsl r7 │ │ │ │ - rsbeq sl, lr, r0, ror #14 │ │ │ │ - strdeq r4, [lr], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq sl, lr, r4, asr #14 │ │ │ │ - ldrdeq r4, [lr], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq sl, lr, r8, lsr #14 │ │ │ │ - strhteq r4, [lr], #-104 @ 0xffffff98 │ │ │ │ - rsbeq sl, lr, ip, lsl #14 │ │ │ │ - mlseq lr, sl, r6, r4 │ │ │ │ + rsbeq sl, lr, r8, asr #15 │ │ │ │ + rsbeq r4, lr, r8, asr r7 │ │ │ │ + rsbeq sl, lr, lr, lsl #15 │ │ │ │ + rsbeq sl, lr, lr, lsl #15 │ │ │ │ + rsbeq r4, lr, lr, lsl r7 │ │ │ │ + rsbeq sl, lr, r4, ror #14 │ │ │ │ + strdeq r4, [lr], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq sl, lr, r8, asr #14 │ │ │ │ + ldrdeq r4, [lr], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq sl, lr, ip, lsr #14 │ │ │ │ + strhteq r4, [lr], #-108 @ 0xffffff94 │ │ │ │ + rsbeq sl, lr, r0, lsl r7 │ │ │ │ + mlseq lr, lr, r6, r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ ldrmi r4, [r9], r8, lsl #12 │ │ │ │ blx fedbe3fc │ │ │ │ @@ -244593,28 +244593,28 @@ │ │ │ │ vtst.8 d20, d0, d2 │ │ │ │ ldrbtmi r1, [r8], #-491 @ 0xfffffe15 │ │ │ │ @ instruction: 0xf716300c │ │ │ │ ldmdami r0, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9b2f716 │ │ │ │ svclt 0x0000e741 │ │ │ │ - rsbeq sl, lr, ip, ror #12 │ │ │ │ - strdeq r4, [lr], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq sl, lr, r4, asr r6 │ │ │ │ - rsbeq r4, lr, r4, ror #11 │ │ │ │ - rsbeq sl, lr, r2, lsl #12 │ │ │ │ - mlseq lr, r8, r5, r4 │ │ │ │ - rsbeq sl, lr, lr, ror r5 │ │ │ │ - rsbeq r4, lr, lr, lsl #10 │ │ │ │ - rsbeq sl, lr, ip, lsr r5 │ │ │ │ - rsbeq sl, lr, sl, lsr #10 │ │ │ │ - rsbeq sl, lr, sl, lsl #10 │ │ │ │ - mlseq lr, sl, r4, r4 │ │ │ │ - strdeq sl, [lr], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r4, lr, r2, lsl #9 │ │ │ │ + rsbeq sl, lr, r0, ror r6 │ │ │ │ + rsbeq r4, lr, r0, lsl #12 │ │ │ │ + rsbeq sl, lr, r8, asr r6 │ │ │ │ + rsbeq r4, lr, r8, ror #11 │ │ │ │ + rsbeq sl, lr, r6, lsl #12 │ │ │ │ + mlseq lr, ip, r5, r4 │ │ │ │ + rsbeq sl, lr, r2, lsl #11 │ │ │ │ + rsbeq r4, lr, r2, lsl r5 │ │ │ │ + rsbeq sl, lr, r0, asr #10 │ │ │ │ + rsbeq sl, lr, lr, lsr #10 │ │ │ │ + rsbeq sl, lr, lr, lsl #10 │ │ │ │ + mlseq lr, lr, r4, r4 │ │ │ │ + strdeq sl, [lr], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r4, lr, r6, lsl #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec58c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ addlt ip, pc, ip, lsr r4 @ │ │ │ │ ldrtcs pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df2100 │ │ │ │ @@ -244885,82 +244885,82 @@ │ │ │ │ stmdami r9, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff70f715 │ │ │ │ svclt 0x0000e60f │ │ │ │ rsbseq ip, r9, r6, asr #31 │ │ │ │ @ instruction: 0xffffcdbd │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r2, r8, ror r6 │ │ │ │ - rsbeq sl, lr, r8, ror r5 │ │ │ │ - rsbeq sl, lr, lr, asr #8 │ │ │ │ - ldrdeq r4, [lr], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbseq sp, r2, ip, ror r6 │ │ │ │ + rsbeq sl, lr, ip, ror r5 │ │ │ │ + rsbeq sl, lr, r2, asr r4 │ │ │ │ + rsbeq r4, lr, r0, ror #7 │ │ │ │ rsbseq ip, r9, r6, ror pc │ │ │ │ - strdeq sl, [lr], #-56 @ 0xffffffc8 @ │ │ │ │ + strdeq sl, [lr], #-60 @ 0xffffffc4 @ │ │ │ │ @ instruction: 0xffffe459 │ │ │ │ @ instruction: 0xffffd35f │ │ │ │ @ instruction: 0xffffe739 │ │ │ │ @ instruction: 0xffffe63b │ │ │ │ - rsbeq sl, lr, r0, lsl #10 │ │ │ │ - strhteq sl, [lr], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq r4, lr, lr, asr #6 │ │ │ │ + rsbeq sl, lr, r4, lsl #10 │ │ │ │ + rsbeq sl, lr, r2, asr #7 │ │ │ │ + rsbeq r4, lr, r2, asr r3 │ │ │ │ andeq r0, r0, fp, asr #19 │ │ │ │ andeq r0, r0, r1, ror #8 │ │ │ │ @ instruction: 0xfffffcd3 │ │ │ │ - rsbeq sl, lr, ip, ror r3 │ │ │ │ - rsbeq r4, lr, ip, lsl #6 │ │ │ │ - rsbeq sl, lr, r2, ror #6 │ │ │ │ - strdeq r4, [lr], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq sl, lr, r0, lsl #7 │ │ │ │ + rsbeq r4, lr, r0, lsl r3 │ │ │ │ + rsbeq sl, lr, r6, ror #6 │ │ │ │ + strdeq r4, [lr], #-38 @ 0xffffffda @ │ │ │ │ @ instruction: 0xffffe745 │ │ │ │ @ instruction: 0xffffe317 │ │ │ │ - rsbeq sl, lr, r4, lsr #6 │ │ │ │ - strhteq r4, [lr], #-36 @ 0xffffffdc │ │ │ │ - rsbeq sl, lr, sl, lsl #6 │ │ │ │ - rsbeq r4, lr, r0, lsr #5 │ │ │ │ - ldrdeq sl, [lr], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r4, lr, r2, ror #4 │ │ │ │ + rsbeq sl, lr, r8, lsr #6 │ │ │ │ + strhteq r4, [lr], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq sl, lr, lr, lsl #6 │ │ │ │ + rsbeq r4, lr, r4, lsr #5 │ │ │ │ + ldrdeq sl, [lr], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r4, lr, r6, ror #4 │ │ │ │ @ instruction: 0xffffe251 │ │ │ │ - rsbeq sl, lr, r6, lsr #5 │ │ │ │ - rsbeq r4, lr, r6, lsr r2 │ │ │ │ + rsbeq sl, lr, sl, lsr #5 │ │ │ │ + rsbeq r4, lr, sl, lsr r2 │ │ │ │ @ instruction: 0xffffcbb5 │ │ │ │ - rsbeq sl, lr, sl, ror r2 │ │ │ │ - rsbeq r4, lr, sl, lsl #4 │ │ │ │ + rsbeq sl, lr, lr, ror r2 │ │ │ │ + rsbeq r4, lr, lr, lsl #4 │ │ │ │ @ instruction: 0xffffd8ed │ │ │ │ - rsbeq sl, lr, lr, asr #4 │ │ │ │ - ldrdeq r4, [lr], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq sl, lr, r2, asr r2 │ │ │ │ + rsbeq r4, lr, r2, ror #3 │ │ │ │ andeq r0, r0, sp, asr #10 │ │ │ │ - rsbeq sl, lr, r2, lsr #4 │ │ │ │ - strhteq r4, [lr], #-18 @ 0xffffffee │ │ │ │ + rsbeq sl, lr, r6, lsr #4 │ │ │ │ + strhteq r4, [lr], #-22 @ 0xffffffea │ │ │ │ @ instruction: 0xfffff2b7 │ │ │ │ - rsbeq sl, lr, lr, ror #3 │ │ │ │ - rsbeq r4, lr, lr, ror r1 │ │ │ │ + strdeq sl, [lr], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r4, lr, r2, lsl #3 │ │ │ │ @ instruction: 0xffffe0a1 │ │ │ │ - rsbeq sl, lr, r2, asr #3 │ │ │ │ - rsbeq r4, lr, r2, asr r1 │ │ │ │ + rsbeq sl, lr, r6, asr #3 │ │ │ │ + rsbeq r4, lr, r6, asr r1 │ │ │ │ @ instruction: 0xffffefef │ │ │ │ - rsbeq sl, lr, sl, lsl #3 │ │ │ │ - rsbeq r4, lr, sl, lsl r1 │ │ │ │ + rsbeq sl, lr, lr, lsl #3 │ │ │ │ + rsbeq r4, lr, lr, lsl r1 │ │ │ │ @ instruction: 0xffffdc19 │ │ │ │ - rsbeq sl, lr, lr, asr r1 │ │ │ │ - rsbeq r4, lr, lr, ror #1 │ │ │ │ + rsbeq sl, lr, r2, ror #2 │ │ │ │ + strdeq r4, [lr], #-2 @ │ │ │ │ @ instruction: 0xffffd65f │ │ │ │ @ instruction: 0xffffd713 │ │ │ │ - rsbeq sl, lr, r0, lsr #2 │ │ │ │ - strhteq r4, [lr], #-0 │ │ │ │ + rsbeq sl, lr, r4, lsr #2 │ │ │ │ + strhteq r4, [lr], #-4 │ │ │ │ @ instruction: 0xffffda97 │ │ │ │ - strdeq sl, [lr], #-4 @ │ │ │ │ - rsbeq r4, lr, r4, lsl #1 │ │ │ │ + strdeq sl, [lr], #-8 @ │ │ │ │ + rsbeq r4, lr, r8, lsl #1 │ │ │ │ @ instruction: 0xffffd4ff │ │ │ │ - rsbeq sl, lr, r8, asr #1 │ │ │ │ - rsbeq r4, lr, r8, asr r0 │ │ │ │ + rsbeq sl, lr, ip, asr #1 │ │ │ │ + rsbeq r4, lr, ip, asr r0 │ │ │ │ @ instruction: 0xffffcdab │ │ │ │ - mlseq lr, ip, r0, sl │ │ │ │ - rsbeq r4, lr, ip, lsr #32 │ │ │ │ + rsbeq sl, lr, r0, lsr #1 │ │ │ │ + rsbeq r4, lr, r0, lsr r0 │ │ │ │ @ instruction: 0xffffcd2f │ │ │ │ - rsbeq sl, lr, lr, rrx │ │ │ │ - strdeq r3, [lr], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq sl, lr, r2, ror r0 │ │ │ │ + rsbeq r4, lr, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec5919c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -244971,16 +244971,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf715300c │ │ │ │ stmdami r5, {r0, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 7, 6, pc, cr0, cr5, {0} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r9, lr, lr, lsl #30 │ │ │ │ - mlseq lr, lr, lr, r3 │ │ │ │ + rsbeq r9, lr, r2, lsl pc │ │ │ │ + rsbeq r3, lr, r2, lsr #29 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1cd3a40 │ │ │ │ blmi 1cd3874 │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -245091,26 +245091,26 @@ │ │ │ │ ldc2 7, cr15, [r8, #-84] @ 0xffffffac │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ ldc2l 7, cr15, [r4, #84] @ 0x54 │ │ │ │ @ instruction: 0xf70fe775 │ │ │ │ svclt 0x0000ea60 │ │ │ │ rsbseq ip, r9, r4, lsl sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r2, ip, asr #1 │ │ │ │ - rsbeq r9, lr, r2, asr lr │ │ │ │ - rsbeq pc, sp, r0, asr #29 │ │ │ │ + ldrsbteq sp, [r2], #-0 │ │ │ │ + rsbeq r9, lr, r6, asr lr │ │ │ │ + rsbeq pc, sp, r4, asr #29 │ │ │ │ rsbseq ip, r9, r2, ror r9 │ │ │ │ - rsbeq r9, lr, ip, ror #27 │ │ │ │ - rsbeq pc, sp, sl, lsr lr @ │ │ │ │ - strhteq r9, [lr], #-212 @ 0xffffff2c │ │ │ │ - rsbeq r3, lr, r4, asr #26 │ │ │ │ - rsbeq r9, lr, ip, asr sp │ │ │ │ - rsbeq r3, lr, ip, ror #25 │ │ │ │ - rsbeq r9, lr, r4, lsr sp │ │ │ │ - mlseq lr, sl, pc, ip @ │ │ │ │ + strdeq r9, [lr], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq pc, sp, lr, lsr lr @ │ │ │ │ + strhteq r9, [lr], #-216 @ 0xffffff28 │ │ │ │ + rsbeq r3, lr, r8, asr #26 │ │ │ │ + rsbeq r9, lr, r0, ror #26 │ │ │ │ + strdeq r3, [lr], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r9, lr, r8, lsr sp │ │ │ │ + mlseq lr, lr, pc, ip @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ addslt r4, r9, r6, lsr #25 │ │ │ │ strcs r4, [r0], -r6, lsr #19 │ │ │ │ @ instruction: 0xf8df447c │ │ │ │ @@ -245276,37 +245276,37 @@ │ │ │ │ ldmdami ip, {r0, r1, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7154478 │ │ │ │ strb pc, [r2, r1, ror #24]! @ │ │ │ │ stmia ip!, {r0, r1, r2, r3, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq ip, r9, ip, lsl #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, lr, r8, lsr #25 │ │ │ │ - rsbseq sl, r2, lr, lsl #30 │ │ │ │ - rsbeq sl, lr, lr, ror #6 │ │ │ │ - rsbeq sl, sp, sl, asr #22 │ │ │ │ - rsbeq r9, lr, r2, asr fp │ │ │ │ - rsbeq r3, lr, r2, ror #21 │ │ │ │ - rsbeq r9, lr, r8, lsr fp │ │ │ │ - rsbeq pc, sp, r6, asr #23 │ │ │ │ - rsbeq r9, lr, r2, lsl #22 │ │ │ │ + rsbeq r9, lr, ip, lsr #25 │ │ │ │ + rsbseq sl, r2, r2, lsl pc │ │ │ │ + rsbeq sl, lr, r2, ror r3 │ │ │ │ + rsbeq sl, sp, lr, asr #22 │ │ │ │ + rsbeq r9, lr, r6, asr fp │ │ │ │ + rsbeq r3, lr, r6, ror #21 │ │ │ │ + rsbeq r9, lr, ip, lsr fp │ │ │ │ + rsbeq pc, sp, sl, asr #23 │ │ │ │ + rsbeq r9, lr, r6, lsl #22 │ │ │ │ rsbseq ip, r9, r0, asr r6 │ │ │ │ - strdeq r9, [lr], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r3, lr, r2, lsl #21 │ │ │ │ - strhteq r9, [lr], #-168 @ 0xffffff58 │ │ │ │ - rsbeq r9, lr, r0, asr #21 │ │ │ │ - rsbeq r3, lr, r0, asr sl │ │ │ │ - rsbeq r9, lr, r2, lsr #21 │ │ │ │ - rsbeq r3, lr, r2, lsr sl │ │ │ │ - rsbeq r9, lr, sl, lsl #21 │ │ │ │ - rsbeq r3, lr, r8, lsl sl │ │ │ │ - rsbeq r9, lr, ip, ror #20 │ │ │ │ - strdeq r3, [lr], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r9, lr, r2, asr sl │ │ │ │ - rsbeq r3, lr, r0, ror #19 │ │ │ │ + strdeq r9, [lr], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r3, lr, r6, lsl #21 │ │ │ │ + strhteq r9, [lr], #-172 @ 0xffffff54 │ │ │ │ + rsbeq r9, lr, r4, asr #21 │ │ │ │ + rsbeq r3, lr, r4, asr sl │ │ │ │ + rsbeq r9, lr, r6, lsr #21 │ │ │ │ + rsbeq r3, lr, r6, lsr sl │ │ │ │ + rsbeq r9, lr, lr, lsl #21 │ │ │ │ + rsbeq r3, lr, ip, lsl sl │ │ │ │ + rsbeq r9, lr, r0, ror sl │ │ │ │ + strdeq r3, [lr], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r9, lr, r6, asr sl │ │ │ │ + rsbeq r3, lr, r4, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldmmi ip, {r7, r9, sl, lr} │ │ │ │ bmi fe82e768 │ │ │ │ @ instruction: 0xf8dd4478 │ │ │ │ @@ -245462,31 +245462,31 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7154478 │ │ │ │ @ instruction: 0xf04ffaef │ │ │ │ @ instruction: 0xe71b33ff │ │ │ │ svc 0x0078f70e │ │ │ │ ldrshteq ip, [r9], #-76 @ 0xffffffb4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, lr, r0, lsl #19 │ │ │ │ + rsbeq r9, lr, r4, lsl #19 │ │ │ │ + rsbeq r9, lr, r6, ror #21 │ │ │ │ + rsbeq r9, lr, ip, asr r9 │ │ │ │ rsbeq r9, lr, r2, ror #21 │ │ │ │ - rsbeq r9, lr, r8, asr r9 │ │ │ │ - ldrdeq r9, [lr], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r9, lr, r0, lsr r9 │ │ │ │ - strhteq r9, [lr], #-166 @ 0xffffff5a │ │ │ │ + rsbeq r9, lr, r4, lsr r9 │ │ │ │ + strhteq r9, [lr], #-170 @ 0xffffff56 │ │ │ │ rsbseq ip, r9, r8, asr r4 │ │ │ │ - rsbeq r9, lr, r0, asr #17 │ │ │ │ - rsbeq r9, lr, r0, ror #16 │ │ │ │ - rsbeq r9, lr, r4, asr #15 │ │ │ │ - rsbeq r3, lr, r4, asr r7 │ │ │ │ - rsbeq r9, lr, r6, lsr #15 │ │ │ │ - rsbeq r3, lr, r6, lsr r7 │ │ │ │ - rsbeq r9, lr, r8, lsl #15 │ │ │ │ - rsbeq r3, lr, r8, lsl r7 │ │ │ │ - rsbeq r9, lr, lr, ror #14 │ │ │ │ - strdeq r3, [lr], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r9, lr, r4, asr #17 │ │ │ │ + rsbeq r9, lr, r4, ror #16 │ │ │ │ + rsbeq r9, lr, r8, asr #15 │ │ │ │ + rsbeq r3, lr, r8, asr r7 │ │ │ │ + rsbeq r9, lr, sl, lsr #15 │ │ │ │ + rsbeq r3, lr, sl, lsr r7 │ │ │ │ + rsbeq r9, lr, ip, lsl #15 │ │ │ │ + rsbeq r3, lr, ip, lsl r7 │ │ │ │ + rsbeq r9, lr, r2, ror r7 │ │ │ │ + rsbeq r3, lr, r0, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec599d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ stmib sp, {r0, r4, sl, fp, ip, pc}^ │ │ │ │ @@ -245506,16 +245506,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9d8f715 │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7154478 │ │ │ │ blls 48127c │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strhteq r9, [lr], #-100 @ 0xffffff9c │ │ │ │ - rsbeq r3, lr, r4, asr #12 │ │ │ │ + strhteq r9, [lr], #-104 @ 0xffffff98 │ │ │ │ + rsbeq r3, lr, r8, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec59a48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ smlabtls r1, r8, r8, r6 │ │ │ │ blx fe73f41c │ │ │ │ blcs 1ce0868 │ │ │ │ @@ -245529,16 +245529,16 @@ │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ blcs 1da098c │ │ │ │ stmvc r3, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ blcs 128c8c │ │ │ │ stmdbvs fp, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrdlt r6, [r3], -r8 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r9, lr, ip, ror #12 │ │ │ │ - strdeq r9, [lr], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r9, lr, r0, ror r6 │ │ │ │ + strdeq r9, [lr], #-118 @ 0xffffff8a @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec59aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ smlabtls r1, r8, r8, r6 │ │ │ │ blx 1bbf478 │ │ │ │ blcs 1ce08c4 │ │ │ │ @@ -245551,16 +245551,16 @@ │ │ │ │ andlt r2, r3, r0 │ │ │ │ stmdavc r3, {r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r2, ror fp │ │ │ │ stmdbls r1, {r0, r1, r7, fp, ip, sp, lr} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdavs r8, {r0, r1, r3, r8, fp, sp, lr} │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r9, lr, r0, lsl r6 │ │ │ │ - mlseq lr, r6, r7, r9 │ │ │ │ + rsbeq r9, lr, r4, lsl r6 │ │ │ │ + mlseq lr, sl, r7, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec59afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ smlabtls r1, r8, r8, r6 │ │ │ │ blx 10bf4d0 │ │ │ │ blcs 1ce091c │ │ │ │ @@ -245573,16 +245573,16 @@ │ │ │ │ andlt r2, r3, r0 │ │ │ │ stmdavc r3, {r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r2, ror fp │ │ │ │ stmdbls r1, {r0, r1, r7, fp, ip, sp, lr} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdavs r8, {r0, r1, r3, r8, fp, sp, lr}^ │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - strhteq r9, [lr], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq r9, lr, sl, lsl r7 │ │ │ │ + strhteq r9, [lr], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq r9, lr, lr, lsl r7 │ │ │ │ strlt r6, [r0, #-2322] @ 0xfffff6ee │ │ │ │ ldmvs r0, {r0, r8, fp, ip, pc} │ │ │ │ svceq 0x0040ebb1 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ stmdacs r0, {r0, r1, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ ldmib r2, {r4, r8, sl, fp, ip, lr, pc}^ │ │ │ │ bl 1c7168 │ │ │ │ @@ -245724,28 +245724,28 @@ │ │ │ │ @ instruction: 0xf8e6f715 │ │ │ │ @ instruction: 0xf70ee781 │ │ │ │ svclt 0x0000ed72 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq ip, r9, sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, lr, r4, asr r6 │ │ │ │ - rsbeq r9, lr, r4, lsl r6 │ │ │ │ - rsbeq r3, lr, r4, ror #7 │ │ │ │ - strdeq r9, [lr], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r3, lr, ip, asr #7 │ │ │ │ + rsbeq r9, lr, r8, asr r6 │ │ │ │ + rsbeq r9, lr, r8, lsl r6 │ │ │ │ + rsbeq r3, lr, r8, ror #7 │ │ │ │ + rsbeq r9, lr, r0, lsl #12 │ │ │ │ + ldrdeq r3, [lr], #-48 @ 0xffffffd0 @ │ │ │ │ rsbseq fp, r9, r6, ror #30 │ │ │ │ - strhteq r9, [lr], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r3, lr, r0, lsl #7 │ │ │ │ - rsbeq r9, lr, r2, lsl #11 │ │ │ │ - rsbeq r3, lr, r2, asr r3 │ │ │ │ - rsbeq r9, lr, r6, asr r5 │ │ │ │ - rsbeq r3, lr, r6, lsr #6 │ │ │ │ - rsbeq r9, lr, sl, lsl r5 │ │ │ │ - rsbeq r3, lr, sl, ror #5 │ │ │ │ + strhteq r9, [lr], #-84 @ 0xffffffac │ │ │ │ + rsbeq r3, lr, r4, lsl #7 │ │ │ │ + rsbeq r9, lr, r6, lsl #11 │ │ │ │ + rsbeq r3, lr, r6, asr r3 │ │ │ │ + rsbeq r9, lr, sl, asr r5 │ │ │ │ + rsbeq r3, lr, sl, lsr #6 │ │ │ │ + rsbeq r9, lr, lr, lsl r5 │ │ │ │ + rsbeq r3, lr, lr, ror #5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r2, sl, lsl #25 │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0x469a447c │ │ │ │ @@ -245881,33 +245881,33 @@ │ │ │ │ ldmdami r7, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r2, [r8], #-443 @ 0xfffffe45 │ │ │ │ @ instruction: 0xf714300c │ │ │ │ ldmdami r5, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ @ instruction: 0xe7e2ff9f │ │ │ │ - strhteq r9, [lr], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq r9, lr, ip, lsr #7 │ │ │ │ - rsbeq r3, lr, ip, ror r1 │ │ │ │ - rsbeq r9, lr, r4, asr r3 │ │ │ │ - rsbeq r3, lr, r4, lsr #2 │ │ │ │ - rsbeq r9, lr, ip, lsr #6 │ │ │ │ - strdeq r3, [lr], #-12 @ │ │ │ │ - rsbeq r9, lr, lr, lsl #6 │ │ │ │ - ldrdeq r3, [lr], #-14 @ │ │ │ │ - strdeq r9, [lr], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r3, lr, r6, asr #1 │ │ │ │ - ldrdeq r9, [lr], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r3, lr, lr, lsr #1 │ │ │ │ - rsbeq r9, lr, r6, asr #5 │ │ │ │ - mlseq lr, r4, r0, r3 │ │ │ │ - rsbeq r9, lr, r8, lsr #5 │ │ │ │ - rsbeq r3, lr, r6, ror r0 │ │ │ │ - rsbeq r9, lr, lr, lsl #5 │ │ │ │ - rsbeq r3, lr, ip, asr r0 │ │ │ │ + strhteq r9, [lr], #-76 @ 0xffffffb4 │ │ │ │ + strhteq r9, [lr], #-48 @ 0xffffffd0 │ │ │ │ + rsbeq r3, lr, r0, lsl #3 │ │ │ │ + rsbeq r9, lr, r8, asr r3 │ │ │ │ + rsbeq r3, lr, r8, lsr #2 │ │ │ │ + rsbeq r9, lr, r0, lsr r3 │ │ │ │ + rsbeq r3, lr, r0, lsl #2 │ │ │ │ + rsbeq r9, lr, r2, lsl r3 │ │ │ │ + rsbeq r3, lr, r2, ror #1 │ │ │ │ + strdeq r9, [lr], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r3, lr, sl, asr #1 │ │ │ │ + rsbeq r9, lr, r2, ror #5 │ │ │ │ + strhteq r3, [lr], #-2 │ │ │ │ + rsbeq r9, lr, sl, asr #5 │ │ │ │ + mlseq lr, r8, r0, r3 │ │ │ │ + rsbeq r9, lr, ip, lsr #5 │ │ │ │ + rsbeq r3, lr, sl, ror r0 │ │ │ │ + mlseq lr, r2, r2, r9 │ │ │ │ + rsbeq r3, lr, r0, rrx │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi f146cc │ │ │ │ blmi f148e0 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -245963,19 +245963,19 @@ │ │ │ │ mcr2 7, 2, pc, cr6, cr4, {0} @ │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ ldr pc, [r7, r1, lsl #30]! │ │ │ │ bl fe440b90 │ │ │ │ @ instruction: 0x0079bb94 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r9, [lr], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r2, lr, lr, lsr #31 │ │ │ │ + rsbeq r9, lr, r2, ror #3 │ │ │ │ + strhteq r2, [lr], #-242 @ 0xffffff0e │ │ │ │ rsbseq fp, r9, r8, asr #22 │ │ │ │ - rsbeq r9, lr, r0, asr r1 │ │ │ │ - rsbeq r2, lr, r0, lsr #30 │ │ │ │ + rsbeq r9, lr, r4, asr r1 │ │ │ │ + rsbeq r2, lr, r4, lsr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 1bd49d0 │ │ │ │ blmi 1bd49ec │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -246082,30 +246082,30 @@ │ │ │ │ ldc2l 7, cr15, [r8, #-80] @ 0xffffffb0 │ │ │ │ @ instruction: 0x46594814 │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ smmul pc, r3, lr @ │ │ │ │ b fe8c0d6c │ │ │ │ rsbseq fp, r9, r4, lsl #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, lr, ip, asr #5 │ │ │ │ - strhteq r9, [lr], #-2 │ │ │ │ - rsbeq r2, lr, r2, lsl #29 │ │ │ │ + ldrdeq r9, [lr], #-32 @ 0xffffffe0 @ │ │ │ │ + strhteq r9, [lr], #-6 │ │ │ │ + rsbeq r2, lr, r6, lsl #29 │ │ │ │ rsbseq fp, r9, ip, lsl sl │ │ │ │ - rsbeq r9, lr, r8, lsr #32 │ │ │ │ - strdeq r2, [lr], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r9, lr, lr │ │ │ │ - ldrdeq r2, [lr], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r8, lr, r6, ror #31 │ │ │ │ - strhteq r2, [lr], #-214 @ 0xffffff2a │ │ │ │ - rsbeq r8, lr, sl, asr #31 │ │ │ │ - mlseq lr, sl, sp, r2 │ │ │ │ - rsbeq r8, lr, lr, lsl #31 │ │ │ │ - rsbeq r2, lr, lr, asr sp │ │ │ │ - rsbeq r8, lr, r4, ror pc │ │ │ │ - rsbeq r2, lr, r4, asr #26 │ │ │ │ + rsbeq r9, lr, ip, lsr #32 │ │ │ │ + strdeq r2, [lr], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r9, lr, r2, lsl r0 │ │ │ │ + rsbeq r2, lr, r2, ror #27 │ │ │ │ + rsbeq r8, lr, sl, ror #31 │ │ │ │ + strhteq r2, [lr], #-218 @ 0xffffff26 │ │ │ │ + rsbeq r8, lr, lr, asr #31 │ │ │ │ + mlseq lr, lr, sp, r2 │ │ │ │ + mlseq lr, r2, pc, r8 @ │ │ │ │ + rsbeq r2, lr, r2, ror #26 │ │ │ │ + rsbeq r8, lr, r8, ror pc │ │ │ │ + rsbeq r2, lr, r8, asr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3be63c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0xb0954df0 │ │ │ │ @ instruction: 0x46924cf0 │ │ │ │ @@ -246345,46 +246345,46 @@ │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ @ instruction: 0xf04ffc09 │ │ │ │ @ instruction: 0xe6d43bff │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq fp, r9, r8, ror r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, lr, ip, ror #29 │ │ │ │ - rsbeq r8, lr, lr, ror lr │ │ │ │ - rsbeq r8, lr, r8, asr #27 │ │ │ │ - mlseq lr, r8, fp, r2 │ │ │ │ - strhteq r8, [lr], #-208 @ 0xffffff30 │ │ │ │ - rsbeq r2, lr, r0, lsl #23 │ │ │ │ + strdeq r8, [lr], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r8, lr, r2, lsl #29 │ │ │ │ + rsbeq r8, lr, ip, asr #27 │ │ │ │ + mlseq lr, ip, fp, r2 │ │ │ │ + strhteq r8, [lr], #-212 @ 0xffffff2c │ │ │ │ + rsbeq r2, lr, r4, lsl #23 │ │ │ │ rsbseq fp, r9, sl, lsl r7 │ │ │ │ - mlseq lr, r2, ip, r8 │ │ │ │ - rsbeq r8, lr, ip, lsl ip │ │ │ │ - rsbeq r2, lr, ip, ror #19 │ │ │ │ - rsbeq r8, lr, r0, lsl #24 │ │ │ │ - ldrdeq r2, [lr], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r8, lr, r4, ror #23 │ │ │ │ - strhteq r2, [lr], #-148 @ 0xffffff6c │ │ │ │ - rsbeq r8, lr, r8, asr #23 │ │ │ │ - mlseq lr, r8, r9, r2 │ │ │ │ - rsbeq r8, lr, ip, lsr #23 │ │ │ │ - rsbeq r2, lr, ip, ror r9 │ │ │ │ - rsbeq r8, lr, sl, ror fp │ │ │ │ - rsbeq r2, lr, sl, asr #18 │ │ │ │ - rsbeq r8, lr, r2, ror #22 │ │ │ │ - rsbeq r2, lr, r0, lsr r9 │ │ │ │ + mlseq lr, r6, ip, r8 │ │ │ │ + rsbeq r8, lr, r0, lsr #24 │ │ │ │ + strdeq r2, [lr], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r8, lr, r4, lsl #24 │ │ │ │ + ldrdeq r2, [lr], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r8, lr, r8, ror #23 │ │ │ │ + strhteq r2, [lr], #-152 @ 0xffffff68 │ │ │ │ + rsbeq r8, lr, ip, asr #23 │ │ │ │ + mlseq lr, ip, r9, r2 │ │ │ │ + strhteq r8, [lr], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r2, lr, r0, lsl #19 │ │ │ │ + rsbeq r8, lr, lr, ror fp │ │ │ │ + rsbeq r2, lr, lr, asr #18 │ │ │ │ + rsbeq r8, lr, r6, ror #22 │ │ │ │ + rsbeq r2, lr, r4, lsr r9 │ │ │ │ ldrtmi r4, [r1], -r7, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 3c1212 │ │ │ │ @ instruction: 0xf04f4805 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff24121e │ │ │ │ @ instruction: 0xf70ee7b9 │ │ │ │ svclt 0x0000e850 │ │ │ │ - ldrdeq r8, [lr], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r2, lr, r6, lsr #17 │ │ │ │ + ldrdeq r8, [lr], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r2, lr, sl, lsr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r4, pc, r5, ror sp @ │ │ │ │ sxtab16mi r4, r9, r5, ror #24 │ │ │ │ @ instruction: 0x461e447d │ │ │ │ @@ -246502,26 +246502,26 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ strb pc, [pc, fp, asr #21]! @ │ │ │ │ svc 0x0056f70d │ │ │ │ rsbseq fp, r9, ip, lsl r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq fp, [r9], #-50 @ 0xffffffce │ │ │ │ - rsbeq r8, lr, r2, ror #20 │ │ │ │ - rsbeq r8, lr, r6, lsr #19 │ │ │ │ - rsbeq r8, lr, r2, ror #18 │ │ │ │ - rsbeq r2, lr, r2, lsr r7 │ │ │ │ - rsbeq r8, lr, r4, asr #18 │ │ │ │ - rsbeq r2, lr, r4, lsl r7 │ │ │ │ - rsbeq r8, lr, r6, lsr #18 │ │ │ │ - strdeq r2, [lr], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r8, lr, r4, lsl #18 │ │ │ │ - ldrdeq r2, [lr], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r8, lr, r6, ror #17 │ │ │ │ - strhteq r2, [lr], #-100 @ 0xffffff9c │ │ │ │ + rsbeq r8, lr, r6, ror #20 │ │ │ │ + rsbeq r8, lr, sl, lsr #19 │ │ │ │ + rsbeq r8, lr, r6, ror #18 │ │ │ │ + rsbeq r2, lr, r6, lsr r7 │ │ │ │ + rsbeq r8, lr, r8, asr #18 │ │ │ │ + rsbeq r2, lr, r8, lsl r7 │ │ │ │ + rsbeq r8, lr, sl, lsr #18 │ │ │ │ + strdeq r2, [lr], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r8, lr, r8, lsl #18 │ │ │ │ + ldrdeq r2, [lr], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r8, lr, sl, ror #17 │ │ │ │ + strhteq r2, [lr], #-104 @ 0xffffff98 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r4, pc, r5, ror sp @ │ │ │ │ @ instruction: 0x46164c75 │ │ │ │ andcs r4, r4, #2097152000 @ 0x7d000000 │ │ │ │ @@ -246639,26 +246639,26 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ @ instruction: 0xe7eff9b9 │ │ │ │ cdp 7, 4, cr15, cr4, cr13, {0} │ │ │ │ ldrshteq fp, [r9], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq fp, r9, lr, asr #3 │ │ │ │ - rsbeq r8, lr, lr, lsr r8 │ │ │ │ - rsbeq r8, lr, r2, lsl #15 │ │ │ │ - rsbeq r8, lr, lr, lsr r7 │ │ │ │ - rsbeq r2, lr, lr, lsl #10 │ │ │ │ - rsbeq r8, lr, r0, lsr #14 │ │ │ │ - strdeq r2, [lr], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r8, lr, r2, lsl #14 │ │ │ │ - ldrdeq r2, [lr], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r8, lr, r0, ror #13 │ │ │ │ - rsbeq r2, lr, lr, lsr #9 │ │ │ │ - rsbeq r8, lr, r2, asr #13 │ │ │ │ - mlseq lr, r0, r4, r2 │ │ │ │ + rsbeq r8, lr, r2, asr #16 │ │ │ │ + rsbeq r8, lr, r6, lsl #15 │ │ │ │ + rsbeq r8, lr, r2, asr #14 │ │ │ │ + rsbeq r2, lr, r2, lsl r5 │ │ │ │ + rsbeq r8, lr, r4, lsr #14 │ │ │ │ + strdeq r2, [lr], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r8, lr, r6, lsl #14 │ │ │ │ + ldrdeq r2, [lr], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r8, lr, r4, ror #13 │ │ │ │ + strhteq r2, [lr], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r8, lr, r6, asr #13 │ │ │ │ + mlseq lr, r4, r4, r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r3, {r0, r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r6], -r3, lsl #2 │ │ │ │ stmdals ip, {r0, r1, r2, r3, r9, fp, ip, pc} │ │ │ │ @@ -246850,42 +246850,42 @@ │ │ │ │ stmdami r0!, {r0, r1, r2, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ tstpvc r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff50f713 │ │ │ │ @ instruction: 0x4621481d │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ strb pc, [sl], fp, lsl #16 @ │ │ │ │ - rsbeq r8, lr, ip, asr #11 │ │ │ │ - mlseq lr, ip, r3, r2 │ │ │ │ - rsbeq r8, lr, lr, lsr r5 │ │ │ │ - rsbeq r2, lr, lr, lsl #6 │ │ │ │ - rsbeq r8, lr, r8, lsl #10 │ │ │ │ - ldrdeq r2, [lr], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r8, lr, lr, ror #9 │ │ │ │ - strhteq r2, [lr], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq r8, lr, lr, asr #9 │ │ │ │ - mlseq lr, lr, r2, r2 │ │ │ │ - rsbeq r8, lr, lr, lsr #9 │ │ │ │ - rsbeq r2, lr, lr, ror r2 │ │ │ │ - rsbeq r8, lr, sl, ror r4 │ │ │ │ - rsbeq r2, lr, sl, asr #4 │ │ │ │ - rsbeq r8, lr, ip, asr #8 │ │ │ │ - rsbeq r2, lr, ip, lsl r2 │ │ │ │ - rsbeq r8, lr, r0, lsr r4 │ │ │ │ - rsbeq r2, lr, r0, lsl #4 │ │ │ │ - rsbeq r8, lr, r4, lsl r4 │ │ │ │ - rsbeq r2, lr, r4, ror #3 │ │ │ │ - strdeq r8, [lr], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq r2, lr, r8, asr #3 │ │ │ │ - rsbeq r8, lr, ip, lsr #7 │ │ │ │ - rsbeq r2, lr, ip, ror r1 │ │ │ │ - rsbeq r8, lr, lr, ror r3 │ │ │ │ - rsbeq r2, lr, lr, asr #2 │ │ │ │ - rsbeq r8, lr, r4, ror #6 │ │ │ │ - rsbeq r2, lr, r4, lsr r1 │ │ │ │ + ldrdeq r8, [lr], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r2, lr, r0, lsr #7 │ │ │ │ + rsbeq r8, lr, r2, asr #10 │ │ │ │ + rsbeq r2, lr, r2, lsl r3 │ │ │ │ + rsbeq r8, lr, ip, lsl #10 │ │ │ │ + ldrdeq r2, [lr], #-44 @ 0xffffffd4 @ │ │ │ │ + strdeq r8, [lr], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r2, lr, r2, asr #5 │ │ │ │ + ldrdeq r8, [lr], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r2, lr, r2, lsr #5 │ │ │ │ + strhteq r8, [lr], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r2, lr, r2, lsl #5 │ │ │ │ + rsbeq r8, lr, lr, ror r4 │ │ │ │ + rsbeq r2, lr, lr, asr #4 │ │ │ │ + rsbeq r8, lr, r0, asr r4 │ │ │ │ + rsbeq r2, lr, r0, lsr #4 │ │ │ │ + rsbeq r8, lr, r4, lsr r4 │ │ │ │ + rsbeq r2, lr, r4, lsl #4 │ │ │ │ + rsbeq r8, lr, r8, lsl r4 │ │ │ │ + rsbeq r2, lr, r8, ror #3 │ │ │ │ + strdeq r8, [lr], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r2, lr, ip, asr #3 │ │ │ │ + strhteq r8, [lr], #-48 @ 0xffffffd0 │ │ │ │ + rsbeq r2, lr, r0, lsl #3 │ │ │ │ + rsbeq r8, lr, r2, lsl #7 │ │ │ │ + rsbeq r2, lr, r2, asr r1 │ │ │ │ + rsbeq r8, lr, r8, ror #6 │ │ │ │ + rsbeq r2, lr, r8, lsr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r3, {r2, r3, r4, r9, sl, lr} │ │ │ │ addlt r4, r3, r5, lsr sl │ │ │ │ strmi r4, [r5], -r1, lsr #12 │ │ │ │ @@ -246937,22 +246937,22 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 5, pc, cr6, cr3, {0} @ │ │ │ │ ldrbmi r4, [r9], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7134478 │ │ │ │ ldrbmi pc, [r8], -r1, ror #30 @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r8, lr, r8, lsl #6 │ │ │ │ - strdeq sl, [pc], #-182 @ │ │ │ │ - ldrshteq r3, [r1], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq r8, lr, r8, asr #4 │ │ │ │ - rsbeq r2, lr, r8, lsl r0 │ │ │ │ - rsbeq r8, sp, ip, ror #30 │ │ │ │ - rsbeq r8, lr, r0, lsl r2 │ │ │ │ - rsbeq r1, lr, r0, ror #31 │ │ │ │ + rsbeq r8, lr, ip, lsl #6 │ │ │ │ + strdeq sl, [pc], #-186 @ │ │ │ │ + rsbseq r3, r1, r2, lsl #8 │ │ │ │ + rsbeq r8, lr, ip, asr #4 │ │ │ │ + rsbeq r2, lr, ip, lsl r0 │ │ │ │ + rsbeq r8, sp, r0, ror pc │ │ │ │ + rsbeq r8, lr, r4, lsl r2 │ │ │ │ + rsbeq r1, lr, r4, ror #31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ ldrdhi pc, [r8], -r3 │ │ │ │ @@ -247007,21 +247007,21 @@ │ │ │ │ stmdami fp, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldrbtmi r2, [r8], #-416 @ 0xfffffe60 │ │ │ │ @ instruction: 0xf713300c │ │ │ │ stmdami r9, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 7, 6, pc, cr2, cr3, {0} │ │ │ │ svclt 0x0000e7bb │ │ │ │ - rsbeq r8, lr, r8, ror r1 │ │ │ │ - rsbeq r1, lr, r8, asr #30 │ │ │ │ - rsbeq r8, lr, r0, ror #2 │ │ │ │ - rsbeq r1, lr, r0, lsr pc │ │ │ │ - rsbeq r8, lr, r8, asr r1 │ │ │ │ - strdeq r8, [lr], #-2 @ │ │ │ │ - rsbeq r1, lr, r2, asr #29 │ │ │ │ + rsbeq r8, lr, ip, ror r1 │ │ │ │ + rsbeq r1, lr, ip, asr #30 │ │ │ │ + rsbeq r8, lr, r4, ror #2 │ │ │ │ + rsbeq r1, lr, r4, lsr pc │ │ │ │ + rsbeq r8, lr, ip, asr r1 │ │ │ │ + strdeq r8, [lr], #-6 @ │ │ │ │ + rsbeq r1, lr, r6, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec5b1d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 647f80 │ │ │ │ blmi 6701f4 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -247041,15 +247041,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf70dbd10 │ │ │ │ svclt 0x0000eb20 │ │ │ │ rsbseq sl, r9, sl, lsr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, lr, r4, lsr #1 │ │ │ │ + rsbeq r8, lr, r8, lsr #1 │ │ │ │ ldrshteq sl, [r9], #-152 @ 0xffffff68 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r2, lsl r9 │ │ │ │ ldmib sp, {r0, r4, r7, fp, sp, lr}^ │ │ │ │ @@ -247089,18 +247089,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r6, #-76]! @ 0xffffffb4 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7134478 │ │ │ │ @ instruction: 0x4620fe31 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - ldrdeq r7, [lr], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r1, lr, sl, lsr #27 │ │ │ │ - strhteq r7, [lr], #-240 @ 0xffffff10 │ │ │ │ - rsbeq r1, lr, r0, lsl #27 │ │ │ │ + ldrdeq r7, [lr], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r1, lr, lr, lsr #27 │ │ │ │ + strhteq r7, [lr], #-244 @ 0xffffff0c │ │ │ │ + rsbeq r1, lr, r4, lsl #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 43f5cc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ strbtmi pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df4615 │ │ │ │ @@ -247380,35 +247380,35 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffd421c2 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ svclt 0x0000e795 │ │ │ │ ... │ │ │ │ rsbseq sl, r9, r4, ror #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, lr, ip, lsr pc │ │ │ │ - rsbeq r7, lr, lr, lsr #24 │ │ │ │ + rsbeq r7, lr, r0, asr #30 │ │ │ │ + rsbeq r7, lr, r2, lsr ip │ │ │ │ rsbseq sl, r9, r6, ror #10 │ │ │ │ - mlseq lr, r4, fp, r7 │ │ │ │ - rsbeq r1, lr, r4, ror #18 │ │ │ │ - rsbeq r7, lr, r4, ror #22 │ │ │ │ - rsbeq r1, lr, r4, lsr r9 │ │ │ │ - rsbeq r7, lr, r8, asr #22 │ │ │ │ - rsbeq r1, lr, r8, lsl r9 │ │ │ │ - rsbeq r7, lr, r0, lsr fp │ │ │ │ - strdeq r1, [lr], #-142 @ 0xffffff72 @ │ │ │ │ + mlseq lr, r8, fp, r7 │ │ │ │ + rsbeq r1, lr, r8, ror #18 │ │ │ │ + rsbeq r7, lr, r8, ror #22 │ │ │ │ + rsbeq r1, lr, r8, lsr r9 │ │ │ │ + rsbeq r7, lr, ip, asr #22 │ │ │ │ + rsbeq r1, lr, ip, lsl r9 │ │ │ │ + rsbeq r7, lr, r4, lsr fp │ │ │ │ + rsbeq r1, lr, r2, lsl #18 │ │ │ │ ldrtmi r4, [r1], -r7, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 342212 >::_M_default_append(unsigned int)@@Base+0xbf67e> │ │ │ │ @ instruction: 0xf04f4805 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff1c221e │ │ │ │ @ instruction: 0xf70de7d0 │ │ │ │ svclt 0x0000e84e │ │ │ │ - ldrdeq r7, [lr], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r1, lr, r2, lsr #17 │ │ │ │ + ldrdeq r7, [lr], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r1, lr, r6, lsr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, r5, lsr #27 │ │ │ │ ldrmi r4, [fp], r5, lsr #25 │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -247574,30 +247574,30 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1bc24cc │ │ │ │ @ instruction: 0xf70ce7ef │ │ │ │ svclt 0x0000eef6 │ │ │ │ rsbseq sl, r9, r8, lsl r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sl, r9, lr, ror #7 │ │ │ │ - rsbeq r7, lr, sl, asr sl │ │ │ │ - rsbeq r7, lr, r4, ror r9 │ │ │ │ - rsbeq r7, lr, r0, lsl #18 │ │ │ │ - ldrdeq r1, [lr], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r7, lr, r4, ror #17 │ │ │ │ - strhteq r1, [lr], #-100 @ 0xffffff9c │ │ │ │ - mlseq lr, r8, r8, r7 │ │ │ │ - rsbeq r1, lr, r8, ror #12 │ │ │ │ - rsbeq r7, lr, sl, ror r8 │ │ │ │ - rsbeq r1, lr, sl, asr #12 │ │ │ │ - rsbeq r7, lr, ip, asr r8 │ │ │ │ - rsbeq r1, lr, ip, lsr #12 │ │ │ │ - rsbeq r7, lr, r2, asr #16 │ │ │ │ - rsbeq r1, lr, r0, lsl r6 │ │ │ │ - rsbeq r7, lr, r4, lsr #16 │ │ │ │ - strdeq r1, [lr], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r7, lr, lr, asr sl │ │ │ │ + rsbeq r7, lr, r8, ror r9 │ │ │ │ + rsbeq r7, lr, r4, lsl #18 │ │ │ │ + ldrdeq r1, [lr], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r7, lr, r8, ror #17 │ │ │ │ + strhteq r1, [lr], #-104 @ 0xffffff98 │ │ │ │ + mlseq lr, ip, r8, r7 │ │ │ │ + rsbeq r1, lr, ip, ror #12 │ │ │ │ + rsbeq r7, lr, lr, ror r8 │ │ │ │ + rsbeq r1, lr, lr, asr #12 │ │ │ │ + rsbeq r7, lr, r0, ror #16 │ │ │ │ + rsbeq r1, lr, r0, lsr r6 │ │ │ │ + rsbeq r7, lr, r6, asr #16 │ │ │ │ + rsbeq r1, lr, r4, lsl r6 │ │ │ │ + rsbeq r7, lr, r8, lsr #16 │ │ │ │ + strdeq r1, [lr], #-86 @ 0xffffffaa @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r7, ror #24 │ │ │ │ blcs 116e88 │ │ │ │ stmdapl r1!, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -247700,29 +247700,29 @@ │ │ │ │ ldmdami r4, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf96cf713 │ │ │ │ @ instruction: 0xf70ce796 │ │ │ │ svclt 0x0000edf8 │ │ │ │ rsbseq sl, r9, r4, lsr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r7, [lr], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r1, lr, r6, asr #9 │ │ │ │ - ldrdeq r7, [lr], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r1, lr, lr, lsr #9 │ │ │ │ + strdeq r7, [lr], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r1, lr, sl, asr #9 │ │ │ │ + rsbeq r7, lr, r2, ror #13 │ │ │ │ + strhteq r1, [lr], #-66 @ 0xffffffbe │ │ │ │ rsbseq sl, r9, r8, asr #32 │ │ │ │ - mlseq lr, r6, r6, r7 │ │ │ │ - rsbeq r1, lr, r6, ror #8 │ │ │ │ - rsbeq r7, lr, sl, ror r6 │ │ │ │ - rsbeq r1, lr, sl, asr #8 │ │ │ │ - rsbeq r7, lr, lr, asr r6 │ │ │ │ - rsbeq r1, lr, lr, lsr #8 │ │ │ │ - rsbeq r7, lr, r2, asr #12 │ │ │ │ - rsbeq r1, lr, r2, lsl r4 │ │ │ │ - rsbeq r7, lr, r6, lsr #12 │ │ │ │ - strdeq r1, [lr], #-54 @ 0xffffffca @ │ │ │ │ + mlseq lr, sl, r6, r7 │ │ │ │ + rsbeq r1, lr, sl, ror #8 │ │ │ │ + rsbeq r7, lr, lr, ror r6 │ │ │ │ + rsbeq r1, lr, lr, asr #8 │ │ │ │ + rsbeq r7, lr, r2, ror #12 │ │ │ │ + rsbeq r1, lr, r2, lsr r4 │ │ │ │ + rsbeq r7, lr, r6, asr #12 │ │ │ │ + rsbeq r1, lr, r6, lsl r4 │ │ │ │ + rsbeq r7, lr, sl, lsr #12 │ │ │ │ + strdeq r1, [lr], #-58 @ 0xffffffc6 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23ff88 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r3], fp, lsl #1 │ │ │ │ ldrmi r4, [r9], r8, asr #21 │ │ │ │ @@ -247924,20 +247924,20 @@ │ │ │ │ @ instruction: 0xf7124478 │ │ │ │ blls 244cb4 │ │ │ │ svclt 0x0000e6b9 │ │ │ │ ... │ │ │ │ rsbseq r9, r9, r8, lsr #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x00799e9e │ │ │ │ - rsbeq r7, lr, r6, lsl #7 │ │ │ │ - rsbeq r1, lr, r6, asr r1 │ │ │ │ - rsbeq r7, lr, sl, asr #5 │ │ │ │ - mlseq lr, sl, r0, r1 │ │ │ │ - rsbeq r7, lr, ip, lsr #5 │ │ │ │ - rsbeq r1, lr, ip, ror r0 │ │ │ │ + rsbeq r7, lr, sl, lsl #7 │ │ │ │ + rsbeq r1, lr, sl, asr r1 │ │ │ │ + rsbeq r7, lr, lr, asr #5 │ │ │ │ + mlseq lr, lr, r0, r1 │ │ │ │ + strhteq r7, [lr], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq r1, lr, r0, lsl #1 │ │ │ │ vst4.8 {d25-d28}, [pc], r4 │ │ │ │ stmdami r5!, {r0, r2, r5, r6, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 6, pc, cr14, cr2, {0} @ │ │ │ │ stmdbls r4, {r0, r1, r5, fp, lr} │ │ │ │ @ instruction: 0xf7124478 │ │ │ │ blls 244c68 │ │ │ │ @@ -247969,24 +247969,24 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 4, pc, cr2, cr2, {0} │ │ │ │ stmdbls r4, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7124478 │ │ │ │ blls 244bf0 │ │ │ │ @ instruction: 0xf70ce657 │ │ │ │ svclt 0x0000ebd8 │ │ │ │ - rsbeq r7, lr, r0, ror #4 │ │ │ │ - rsbeq r1, lr, r0, lsr r0 │ │ │ │ - rsbeq r7, lr, r2, asr #4 │ │ │ │ - rsbeq r1, lr, r2, lsl r0 │ │ │ │ - rsbeq r7, lr, r4, lsr #4 │ │ │ │ - strdeq r0, [lr], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r7, lr, r6, lsl #4 │ │ │ │ - ldrdeq r0, [lr], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r7, lr, r8, ror #3 │ │ │ │ - strhteq r0, [lr], #-248 @ 0xffffff08 │ │ │ │ + rsbeq r7, lr, r4, ror #4 │ │ │ │ + rsbeq r1, lr, r4, lsr r0 │ │ │ │ + rsbeq r7, lr, r6, asr #4 │ │ │ │ + rsbeq r1, lr, r6, lsl r0 │ │ │ │ + rsbeq r7, lr, r8, lsr #4 │ │ │ │ + strdeq r0, [lr], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r7, lr, sl, lsl #4 │ │ │ │ + ldrdeq r0, [lr], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r7, lr, ip, ror #3 │ │ │ │ + strhteq r0, [lr], #-252 @ 0xffffff04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r0, lsr sp │ │ │ │ @ instruction: 0xf1b34c30 │ │ │ │ ldrbtmi r0, [sp], #-2816 @ 0xfffff500 │ │ │ │ @@ -248034,16 +248034,16 @@ │ │ │ │ andvs r3, sl, r0 │ │ │ │ strb r2, [r2, r1, lsl #6]! │ │ │ │ ldrdgt lr, [r4, -sp] │ │ │ │ @ instruction: 0xf70ce7f1 │ │ │ │ svclt 0x0000eb5a │ │ │ │ rsbseq r9, r9, sl, lsl #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, lr, sl, lsr #2 │ │ │ │ - strdeq r0, [lr], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r7, lr, lr, lsr #2 │ │ │ │ + strdeq r0, [lr], #-238 @ 0xffffff12 @ │ │ │ │ @ instruction: 0x00799a92 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stcmi 0, cr11, [sl], #-548 @ 0xfffffddc │ │ │ │ @ instruction: 0x1e1f492a │ │ │ │ @@ -248087,16 +248087,16 @@ │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ strmi r2, [r3], -r7, lsl #4 │ │ │ │ ldrb r6, [sl, sl] │ │ │ │ b ffd42cc0 │ │ │ │ rsbseq r9, r9, r4, lsr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, r9, sl, asr #19 │ │ │ │ - rsbeq r7, lr, r4, lsr #32 │ │ │ │ - strdeq r0, [lr], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r7, lr, r8, lsr #32 │ │ │ │ + strdeq r0, [lr], #-216 @ 0xffffff28 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 240564 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ smlabbcs r4, r3, r0, fp │ │ │ │ beq 14178c │ │ │ │ @@ -248148,15 +248148,15 @@ │ │ │ │ andlt r2, r3, r1 │ │ │ │ blhi 240470 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strbmi r4, [fp], -r3, lsl #20 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf020447a │ │ │ │ strb pc, [r0, fp, asr #32]! @ │ │ │ │ - rsbeq r6, lr, r0, ror #30 │ │ │ │ + rsbeq r6, lr, r4, ror #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 240654 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strcs fp, [r4, #-131] @ 0xffffff7d │ │ │ │ ldrne lr, [r1], #-2525 @ 0xfffff623 │ │ │ │ @@ -248368,30 +248368,30 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7124478 │ │ │ │ @ instruction: 0xe7effc33 │ │ │ │ ldm lr!, {r2, r3, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0079979c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, r9, r4, ror r7 │ │ │ │ - rsbeq r6, lr, r6, ror #27 │ │ │ │ - rsbeq r6, lr, r8, lsl #26 │ │ │ │ - mlseq lr, r2, ip, r6 │ │ │ │ - rsbeq r0, lr, r2, ror #20 │ │ │ │ - rsbeq r6, lr, r6, ror ip │ │ │ │ - rsbeq r0, lr, r6, asr #20 │ │ │ │ - rsbeq r6, lr, sl, lsr #24 │ │ │ │ - strdeq r0, [lr], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r6, lr, ip, lsl #24 │ │ │ │ - ldrdeq r0, [lr], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r6, lr, lr, ror #23 │ │ │ │ - strhteq r0, [lr], #-158 @ 0xffffff62 │ │ │ │ - ldrdeq r6, [lr], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r0, lr, r2, lsr #19 │ │ │ │ - strhteq r6, [lr], #-182 @ 0xffffff4a │ │ │ │ - rsbeq r0, lr, r4, lsl #19 │ │ │ │ + rsbeq r6, lr, sl, ror #27 │ │ │ │ + rsbeq r6, lr, ip, lsl #26 │ │ │ │ + mlseq lr, r6, ip, r6 │ │ │ │ + rsbeq r0, lr, r6, ror #20 │ │ │ │ + rsbeq r6, lr, sl, ror ip │ │ │ │ + rsbeq r0, lr, sl, asr #20 │ │ │ │ + rsbeq r6, lr, lr, lsr #24 │ │ │ │ + strdeq r0, [lr], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r6, lr, r0, lsl ip │ │ │ │ + rsbeq r0, lr, r0, ror #19 │ │ │ │ + strdeq r6, [lr], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r0, lr, r2, asr #19 │ │ │ │ + ldrdeq r6, [lr], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r0, lr, r6, lsr #19 │ │ │ │ + strhteq r6, [lr], #-186 @ 0xffffff46 │ │ │ │ + rsbeq r0, lr, r8, lsl #19 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 240a00 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strcs r9, [r1], #-3342 @ 0xfffff2f2 │ │ │ │ stcls 0, cr6, [ip], {44} @ 0x2c │ │ │ │ @@ -248427,15 +248427,15 @@ │ │ │ │ movweq pc, #4361 @ 0x1109 @ │ │ │ │ addsmi r4, sl, #160432128 @ 0x9900000 │ │ │ │ ldrb sp, [r3, sl, asr #3]! │ │ │ │ strbmi r4, [fp], -r3, lsl #20 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf01f447a │ │ │ │ @ instruction: 0xe7e8f61d │ │ │ │ - rsbeq r6, lr, r4, lsl #22 │ │ │ │ + rsbeq r6, lr, r8, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec5c7f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r4, lsr #10 │ │ │ │ strcc pc, [r0, #-2271]! @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -248761,96 +248761,96 @@ │ │ │ │ ldrb pc, [r6, #2341] @ 0x925 @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ... │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ rsbseq r9, r9, r6, lsl #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, lr, r8, lsl #21 │ │ │ │ + rsbeq r6, lr, ip, lsl #21 │ │ │ │ @ instruction: 0xfffffa63 │ │ │ │ @ instruction: 0xfffffb4b │ │ │ │ @ instruction: 0xffffe1b1 │ │ │ │ @ instruction: 0xffffe9db │ │ │ │ - strhteq r6, [lr], #-160 @ 0xffffff60 │ │ │ │ - rsbeq r6, lr, sl, lsr #24 │ │ │ │ + strhteq r6, [lr], #-164 @ 0xffffff5c │ │ │ │ + rsbeq r6, lr, lr, lsr #24 │ │ │ │ andeq r0, r0, sp, lsl #21 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ - rsbeq r6, lr, sl, ror #19 │ │ │ │ - strhteq r0, [lr], #-120 @ 0xffffff88 │ │ │ │ + rsbeq r6, lr, lr, ror #19 │ │ │ │ + strhteq r0, [lr], #-124 @ 0xffffff84 │ │ │ │ rsbseq r9, r9, lr, asr #6 │ │ │ │ - rsbeq r6, lr, lr, lsr #19 │ │ │ │ - rsbeq r0, lr, ip, ror r7 │ │ │ │ + strhteq r6, [lr], #-146 @ 0xffffff6e │ │ │ │ + rsbeq r0, lr, r0, lsl #15 │ │ │ │ @ instruction: 0xffffded9 │ │ │ │ @ instruction: 0xffffe8b9 │ │ │ │ - rsbeq r6, lr, r8, ror #18 │ │ │ │ - rsbeq r0, lr, r6, lsr r7 │ │ │ │ - rsbeq r6, lr, sl, asr #18 │ │ │ │ - rsbeq r0, lr, r8, lsl r7 │ │ │ │ + rsbeq r6, lr, ip, ror #18 │ │ │ │ + rsbeq r0, lr, sl, lsr r7 │ │ │ │ + rsbeq r6, lr, lr, asr #18 │ │ │ │ + rsbeq r0, lr, ip, lsl r7 │ │ │ │ @ instruction: 0xffffe755 │ │ │ │ @ instruction: 0xffffd1d1 │ │ │ │ - rsbeq r6, lr, r6, lsl #18 │ │ │ │ - ldrdeq r0, [lr], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r6, lr, ip, ror #17 │ │ │ │ - strhteq r0, [lr], #-108 @ 0xffffff94 │ │ │ │ + rsbeq r6, lr, sl, lsl #18 │ │ │ │ + ldrdeq r0, [lr], #-106 @ 0xffffff96 @ │ │ │ │ + strdeq r6, [lr], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r0, lr, r0, asr #13 │ │ │ │ @ instruction: 0xffffd1cf │ │ │ │ - rsbeq r6, lr, r0, asr #17 │ │ │ │ - mlseq lr, r0, r6, r0 │ │ │ │ + rsbeq r6, lr, r4, asr #17 │ │ │ │ + mlseq lr, r4, r6, r0 │ │ │ │ strdeq r0, [r0], -fp │ │ │ │ - mlseq lr, r4, r8, r6 │ │ │ │ - rsbeq r0, lr, r4, ror #12 │ │ │ │ - rsbeq r6, lr, r6, ror r8 │ │ │ │ - rsbeq r0, lr, r4, asr #12 │ │ │ │ + mlseq lr, r8, r8, r6 │ │ │ │ + rsbeq r0, lr, r8, ror #12 │ │ │ │ + rsbeq r6, lr, sl, ror r8 │ │ │ │ + rsbeq r0, lr, r8, asr #12 │ │ │ │ @ instruction: 0xfffff6b1 │ │ │ │ - rsbeq r6, lr, r2, asr #16 │ │ │ │ - rsbeq r0, lr, r2, lsl r6 │ │ │ │ + rsbeq r6, lr, r6, asr #16 │ │ │ │ + rsbeq r0, lr, r6, lsl r6 │ │ │ │ @ instruction: 0xffffe545 │ │ │ │ - rsbeq r6, lr, r6, lsl r8 │ │ │ │ - rsbeq r0, lr, r6, ror #11 │ │ │ │ + rsbeq r6, lr, sl, lsl r8 │ │ │ │ + rsbeq r0, lr, sl, ror #11 │ │ │ │ @ instruction: 0xfffff737 │ │ │ │ - rsbeq r6, lr, r2, ror #15 │ │ │ │ - strhteq r0, [lr], #-82 @ 0xffffffae │ │ │ │ + rsbeq r6, lr, r6, ror #15 │ │ │ │ + strhteq r0, [lr], #-86 @ 0xffffffaa │ │ │ │ @ instruction: 0xffffe159 │ │ │ │ - strhteq r6, [lr], #-118 @ 0xffffff8a │ │ │ │ - rsbeq r0, lr, r6, lsl #11 │ │ │ │ + strhteq r6, [lr], #-122 @ 0xffffff86 │ │ │ │ + rsbeq r0, lr, sl, lsl #11 │ │ │ │ @ instruction: 0xffffefd9 │ │ │ │ - rsbeq r6, lr, r6, lsl #15 │ │ │ │ - rsbeq r0, lr, r6, asr r5 │ │ │ │ + rsbeq r6, lr, sl, lsl #15 │ │ │ │ + rsbeq r0, lr, sl, asr r5 │ │ │ │ @ instruction: 0xffffecab │ │ │ │ @ instruction: 0xfffff925 │ │ │ │ - rsbeq r6, lr, sl, asr #14 │ │ │ │ - rsbeq r0, lr, sl, lsl r5 │ │ │ │ + rsbeq r6, lr, lr, asr #14 │ │ │ │ + rsbeq r0, lr, lr, lsl r5 │ │ │ │ @ instruction: 0xffffd501 │ │ │ │ - rsbeq r6, lr, lr, lsl r7 │ │ │ │ - rsbeq r0, lr, lr, ror #9 │ │ │ │ + rsbeq r6, lr, r2, lsr #14 │ │ │ │ + strdeq r0, [lr], #-66 @ 0xffffffbe @ │ │ │ │ @ instruction: 0xffffd059 │ │ │ │ - strdeq r6, [lr], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r0, lr, r2, asr #9 │ │ │ │ + strdeq r6, [lr], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r0, lr, r6, asr #9 │ │ │ │ @ instruction: 0xffffcfe5 │ │ │ │ - rsbeq r6, lr, r6, asr #13 │ │ │ │ - mlseq lr, r6, r4, r0 │ │ │ │ - rsbeq r6, lr, r4, ror #14 │ │ │ │ - rsbeq r6, lr, lr, lsl #15 │ │ │ │ - rsbeq r6, lr, lr, lsl #13 │ │ │ │ - rsbeq r0, lr, lr, asr r4 │ │ │ │ - rsbeq r6, lr, r0, lsl #15 │ │ │ │ + rsbeq r6, lr, sl, asr #13 │ │ │ │ + mlseq lr, sl, r4, r0 │ │ │ │ + rsbeq r6, lr, r8, ror #14 │ │ │ │ + mlseq lr, r2, r7, r6 │ │ │ │ + mlseq lr, r2, r6, r6 │ │ │ │ + rsbeq r0, lr, r2, ror #8 │ │ │ │ + rsbeq r6, lr, r4, lsl #15 │ │ │ │ + rsbeq r6, lr, r2, lsr #15 │ │ │ │ + rsbeq r6, lr, sl, asr r6 │ │ │ │ + rsbeq r0, lr, sl, lsr #8 │ │ │ │ + mlseq lr, r0, r7, r6 │ │ │ │ + strhteq r6, [lr], #-122 @ 0xffffff86 │ │ │ │ + rsbeq r6, lr, r2, lsl r6 │ │ │ │ + rsbeq r0, lr, r2, ror #7 │ │ │ │ mlseq lr, lr, r7, r6 │ │ │ │ - rsbeq r6, lr, r6, asr r6 │ │ │ │ - rsbeq r0, lr, r6, lsr #8 │ │ │ │ - rsbeq r6, lr, ip, lsl #15 │ │ │ │ - strhteq r6, [lr], #-118 @ 0xffffff8a │ │ │ │ - rsbeq r6, lr, lr, lsl #12 │ │ │ │ - ldrdeq r0, [lr], #-62 @ 0xffffffc2 @ │ │ │ │ - mlseq lr, sl, r7, r6 │ │ │ │ - ldrdeq r6, [lr], #-120 @ 0xffffff88 @ │ │ │ │ - ldrdeq r6, [lr], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r0, lr, r4, lsr #7 │ │ │ │ - rsbeq r6, lr, r6, asr #15 │ │ │ │ - rsbeq fp, sp, r0, lsr #26 │ │ │ │ - mlseq lr, r8, r5, r6 │ │ │ │ - rsbeq r0, lr, r8, ror #6 │ │ │ │ + ldrdeq r6, [lr], #-124 @ 0xffffff84 @ │ │ │ │ + ldrdeq r6, [lr], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r0, lr, r8, lsr #7 │ │ │ │ + rsbeq r6, lr, sl, asr #15 │ │ │ │ + rsbeq fp, sp, r4, lsr #26 │ │ │ │ + mlseq lr, ip, r5, r6 │ │ │ │ + rsbeq r0, lr, ip, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec5ce7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -248861,16 +248861,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf711300c │ │ │ │ stmdami r5, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf850f712 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r6, lr, lr, ror #7 │ │ │ │ - strhteq r0, [lr], #-30 @ 0xffffffe2 │ │ │ │ + strdeq r6, [lr], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r0, lr, r2, asr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x4605b09b │ │ │ │ bmi ffdaa52c │ │ │ │ blmi ffdaa928 │ │ │ │ @@ -249113,43 +249113,43 @@ │ │ │ │ stmdami r2!, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7114478 │ │ │ │ pkhtb pc, r4, fp, asr #28 @ │ │ │ │ b ffac3cd0 │ │ │ │ rsbseq r8, r9, r0, lsr sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, lr, lr, lsr #11 │ │ │ │ - rsbeq r6, lr, r4, lsl #7 │ │ │ │ - strdeq r6, [lr], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r0, lr, r8, asr #1 │ │ │ │ - ldrdeq r6, [lr], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r0, lr, ip, lsr #1 │ │ │ │ - rsbeq r6, lr, r2, lsr #5 │ │ │ │ - rsbeq r6, lr, r8, ror r2 │ │ │ │ - rsbeq r6, lr, r2, lsr r2 │ │ │ │ - rsbeq r0, lr, r2 │ │ │ │ + strhteq r6, [lr], #-82 @ 0xffffffae │ │ │ │ + rsbeq r6, lr, r8, lsl #7 │ │ │ │ + strdeq r6, [lr], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r0, lr, ip, asr #1 │ │ │ │ + rsbeq r6, lr, r0, ror #5 │ │ │ │ + strhteq r0, [lr], #-0 │ │ │ │ + rsbeq r6, lr, r6, lsr #5 │ │ │ │ + rsbeq r6, lr, ip, ror r2 │ │ │ │ + rsbeq r6, lr, r6, lsr r2 │ │ │ │ + rsbeq r0, lr, r6 │ │ │ │ @ instruction: 0x00798b9c │ │ │ │ - rsbeq r6, lr, r0, lsl r2 │ │ │ │ - rsbeq r6, lr, r8, lsl #3 │ │ │ │ - rsbeq pc, sp, r6, asr pc @ │ │ │ │ - strhteq r6, [lr], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq r6, lr, sl, lsr #2 │ │ │ │ - strdeq r6, [lr], #-12 @ │ │ │ │ - mlseq lr, r2, r0, r6 │ │ │ │ - rsbeq pc, sp, r2, ror #28 │ │ │ │ - rsbeq r6, lr, r8, ror r0 │ │ │ │ - rsbeq pc, sp, r8, asr #28 │ │ │ │ - rsbeq r6, lr, lr, asr r0 │ │ │ │ - rsbeq pc, sp, lr, lsr #28 │ │ │ │ - rsbeq r6, lr, r6, lsr r0 │ │ │ │ - rsbeq r6, lr, ip, lsl #5 │ │ │ │ - rsbeq r6, lr, r0, lsr #32 │ │ │ │ - rsbeq pc, sp, lr, ror #27 │ │ │ │ - rsbeq r6, lr, r6 │ │ │ │ - ldrdeq pc, [sp], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r6, lr, r4, lsl r2 │ │ │ │ + rsbeq r6, lr, ip, lsl #3 │ │ │ │ + rsbeq pc, sp, sl, asr pc @ │ │ │ │ + strhteq r6, [lr], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq r6, lr, lr, lsr #2 │ │ │ │ + rsbeq r6, lr, r0, lsl #2 │ │ │ │ + mlseq lr, r6, r0, r6 │ │ │ │ + rsbeq pc, sp, r6, ror #28 │ │ │ │ + rsbeq r6, lr, ip, ror r0 │ │ │ │ + rsbeq pc, sp, ip, asr #28 │ │ │ │ + rsbeq r6, lr, r2, rrx │ │ │ │ + rsbeq pc, sp, r2, lsr lr @ │ │ │ │ + rsbeq r6, lr, sl, lsr r0 │ │ │ │ + mlseq lr, r0, r2, r6 │ │ │ │ + rsbeq r6, lr, r4, lsr #32 │ │ │ │ + strdeq pc, [sp], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r6, lr, sl │ │ │ │ + ldrdeq pc, [sp], #-216 @ 0xffffff28 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ ldcmi 0, cr11, [ip], {155} @ 0x9b │ │ │ │ ldmmi ip, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x469b447c │ │ │ │ @@ -249305,29 +249305,29 @@ │ │ │ │ stc2 7, cr15, [r0], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xf04f4813 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [sl], {17} │ │ │ │ svclt 0x0000e7ed │ │ │ │ ldrsbteq r8, [r9], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, lr, r0, lsr #30 │ │ │ │ - rsbeq r5, lr, r4, asr #29 │ │ │ │ + rsbeq r5, lr, r4, lsr #30 │ │ │ │ + rsbeq r5, lr, r8, asr #29 │ │ │ │ rsbseq r8, r9, ip, lsl r8 │ │ │ │ - rsbeq r5, lr, lr, ror lr │ │ │ │ - rsbeq r5, lr, r2, lsr #28 │ │ │ │ - ldrdeq r5, [lr], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq pc, sp, lr, lsr #23 │ │ │ │ - rsbeq r5, lr, r6, ror #26 │ │ │ │ - rsbeq pc, sp, r6, lsr fp @ │ │ │ │ - rsbeq r5, lr, r8, asr #26 │ │ │ │ - rsbeq pc, sp, r8, lsl fp @ │ │ │ │ - rsbeq r5, lr, r6, lsr #26 │ │ │ │ - strdeq pc, [sp], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r5, lr, r4, lsl #26 │ │ │ │ - ldrdeq pc, [sp], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r5, lr, r2, lsl #29 │ │ │ │ + rsbeq r5, lr, r6, lsr #28 │ │ │ │ + rsbeq r5, lr, r2, ror #27 │ │ │ │ + strhteq pc, [sp], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r5, lr, sl, ror #26 │ │ │ │ + rsbeq pc, sp, sl, lsr fp @ │ │ │ │ + rsbeq r5, lr, ip, asr #26 │ │ │ │ + rsbeq pc, sp, ip, lsl fp @ │ │ │ │ + rsbeq r5, lr, sl, lsr #26 │ │ │ │ + strdeq pc, [sp], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r5, lr, r8, lsl #26 │ │ │ │ + ldrdeq pc, [sp], #-166 @ 0xffffff5a @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4606b09f │ │ │ │ stmdbls r8!, {r1, r3, r5, r6, r7, fp, lr} │ │ │ │ tstls r8, r8, ror r4 │ │ │ │ @@ -249562,43 +249562,43 @@ │ │ │ │ stmdami r2!, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7114478 │ │ │ │ @ instruction: 0xe7d4fad9 │ │ │ │ svc 0x0064f70a │ │ │ │ rsbseq r8, r9, r0, lsl r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r5, [lr], #-226 @ 0xffffff1e @ │ │ │ │ - strdeq r5, [lr], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r5, lr, r6, lsl #25 │ │ │ │ - rsbeq r5, lr, r4, lsr ip │ │ │ │ - strdeq r5, [lr], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r5, lr, r6, lsl fp │ │ │ │ - rsbeq r5, lr, r2, lsl #21 │ │ │ │ - rsbeq pc, sp, r2, asr r8 @ │ │ │ │ + strdeq r5, [lr], #-230 @ 0xffffff1a @ │ │ │ │ + strdeq r5, [lr], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r5, lr, sl, lsl #25 │ │ │ │ + rsbeq r5, lr, r8, lsr ip │ │ │ │ + strdeq r5, [lr], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r5, lr, sl, lsl fp │ │ │ │ + rsbeq r5, lr, r6, lsl #21 │ │ │ │ + rsbeq pc, sp, r6, asr r8 @ │ │ │ │ rsbseq r8, r9, ip, ror #7 │ │ │ │ - rsbeq r5, lr, r4, asr #20 │ │ │ │ - rsbeq pc, sp, r4, lsl r8 @ │ │ │ │ - rsbeq r5, lr, r6, lsl #20 │ │ │ │ - rsbeq r5, lr, r0, lsl #26 │ │ │ │ - rsbeq r5, lr, r6, ror #19 │ │ │ │ - strhteq pc, [sp], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r5, lr, r8, asr #19 │ │ │ │ - ldrdeq r5, [lr], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r5, lr, r6, lsr #19 │ │ │ │ - rsbeq pc, sp, ip, ror r7 @ │ │ │ │ - rsbeq r5, lr, r6, ror r9 │ │ │ │ - rsbeq r5, lr, lr, lsl ip │ │ │ │ - rsbeq r5, lr, r6, asr r9 │ │ │ │ - rsbeq pc, sp, r4, lsr #14 │ │ │ │ - rsbeq r5, lr, r6, lsr r9 │ │ │ │ - rsbeq pc, sp, r4, lsl #14 │ │ │ │ - rsbeq r5, lr, ip, lsl r9 │ │ │ │ - rsbeq pc, sp, sl, ror #13 │ │ │ │ - rsbeq r5, lr, r2, lsl #18 │ │ │ │ - ldrdeq pc, [sp], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r5, lr, r8, asr #20 │ │ │ │ + rsbeq pc, sp, r8, lsl r8 @ │ │ │ │ + rsbeq r5, lr, sl, lsl #20 │ │ │ │ + rsbeq r5, lr, r4, lsl #26 │ │ │ │ + rsbeq r5, lr, sl, ror #19 │ │ │ │ + strhteq pc, [sp], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r5, lr, ip, asr #19 │ │ │ │ + ldrdeq r5, [lr], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r5, lr, sl, lsr #19 │ │ │ │ + rsbeq pc, sp, r0, lsl #15 │ │ │ │ + rsbeq r5, lr, sl, ror r9 │ │ │ │ + rsbeq r5, lr, r2, lsr #24 │ │ │ │ + rsbeq r5, lr, sl, asr r9 │ │ │ │ + rsbeq pc, sp, r8, lsr #14 │ │ │ │ + rsbeq r5, lr, sl, lsr r9 │ │ │ │ + rsbeq pc, sp, r8, lsl #14 │ │ │ │ + rsbeq r5, lr, r0, lsr #18 │ │ │ │ + rsbeq pc, sp, lr, ror #13 │ │ │ │ + rsbeq r5, lr, r6, lsl #18 │ │ │ │ + ldrdeq pc, [sp], #-100 @ 0xffffff9c @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec5da2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3092 @ 0xfffff3ec │ │ │ │ strls r9, [r1], #-3093 @ 0xfffff3eb │ │ │ │ @@ -249621,16 +249621,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9a6f711 │ │ │ │ ldmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7114478 │ │ │ │ blls 585218 │ │ │ │ andslt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r5, lr, r0, lsl r8 │ │ │ │ - rsbeq pc, sp, r0, ror #11 │ │ │ │ + rsbeq r5, lr, r4, lsl r8 │ │ │ │ + rsbeq pc, sp, r4, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec5daac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ stc2l 0, cr15, [lr], {2} │ │ │ │ andle r2, sp, r1, lsl #16 │ │ │ │ ldmdami r0, {r2, r9, sl, lr} │ │ │ │ @@ -249646,18 +249646,18 @@ │ │ │ │ cmncs r9, r8, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf972f711 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7114478 │ │ │ │ strtmi pc, [r0], -sp, lsr #20 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - rsbeq r5, lr, r2, lsl fp │ │ │ │ - mlseq sp, lr, r5, pc @ │ │ │ │ - rsbeq r5, lr, ip, ror #21 │ │ │ │ - rsbeq pc, sp, r8, ror r5 @ │ │ │ │ + rsbeq r5, lr, r6, lsl fp │ │ │ │ + rsbeq pc, sp, r2, lsr #11 │ │ │ │ + strdeq r5, [lr], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq pc, sp, ip, ror r5 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ bmi fe1d8368 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ blmi fe198190 │ │ │ │ @@ -249788,22 +249788,22 @@ │ │ │ │ @ instruction: 0xf7114478 │ │ │ │ blls 544f88 │ │ │ │ stcls 7, cr14, [r1], #-560 @ 0xfffffdd0 │ │ │ │ @ instruction: 0xf70ae750 │ │ │ │ svclt 0x0000eda2 │ │ │ │ rsbseq r8, r9, r4, ror #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, lr, r2, lsr #20 │ │ │ │ - rsbeq pc, sp, lr, lsr #9 │ │ │ │ - rsbeq r5, lr, ip, lsl #20 │ │ │ │ + rsbeq r5, lr, r6, lsr #20 │ │ │ │ + strhteq pc, [sp], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r5, lr, r0, lsl sl │ │ │ │ rsbseq r7, r9, ip, asr #31 │ │ │ │ - strdeq r5, [lr], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq pc, sp, lr, ror r3 @ │ │ │ │ - rsbeq r5, lr, r4, asr #17 │ │ │ │ - rsbeq pc, sp, r0, asr r3 @ │ │ │ │ + strdeq r5, [lr], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq pc, sp, r2, lsl #7 │ │ │ │ + rsbeq r5, lr, r8, asr #17 │ │ │ │ + rsbeq pc, sp, r4, asr r3 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ bmi 20d85b0 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ blmi 20983d8 │ │ │ │ @@ -249930,24 +249930,24 @@ │ │ │ │ stccs 12, cr9, [r0], {18} │ │ │ │ svcge 0x0071f43f │ │ │ │ ldrmi lr, [r4], -r3, lsr #14 │ │ │ │ @ instruction: 0xf70ae757 │ │ │ │ svclt 0x0000ec86 │ │ │ │ @ instruction: 0x00797e9c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r5, [lr], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq pc, sp, ip, ror r2 @ │ │ │ │ - ldrdeq r5, [lr], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq pc, sp, r6, ror #4 │ │ │ │ - rsbeq r5, lr, r0, asr #15 │ │ │ │ + strdeq r5, [lr], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq pc, sp, r0, lsl #5 │ │ │ │ + ldrdeq r5, [lr], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq pc, sp, sl, ror #4 │ │ │ │ + rsbeq r5, lr, r4, asr #15 │ │ │ │ @ instruction: 0x00797d96 │ │ │ │ - rsbeq r5, lr, r6, asr #13 │ │ │ │ - rsbeq pc, sp, lr, asr #2 │ │ │ │ - mlseq lr, r6, r6, r5 │ │ │ │ - rsbeq pc, sp, r2, lsr #2 │ │ │ │ + rsbeq r5, lr, sl, asr #13 │ │ │ │ + rsbeq pc, sp, r2, asr r1 @ │ │ │ │ + mlseq lr, sl, r6, r5 │ │ │ │ + rsbeq pc, sp, r6, lsr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r5, ip, lsl r6 │ │ │ │ ldmdbvs r3, {r1, r8, r9, ip, pc} │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ strhi lr, [r1, #-2515] @ 0xfffff62d │ │ │ │ vqdmulh.s d15, d5, d8 │ │ │ │ @@ -250129,27 +250129,27 @@ │ │ │ │ ldmdami r1, {r2, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf710300c │ │ │ │ stmdami pc, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7104478 │ │ │ │ strb pc, [r7, -r5, ror #28] @ │ │ │ │ - rsbeq r5, lr, lr, lsl #11 │ │ │ │ - rsbeq r5, lr, r4, lsr #10 │ │ │ │ - rsbeq lr, sp, r6, asr pc │ │ │ │ - rsbeq r5, lr, sl, lsl #9 │ │ │ │ - strhteq lr, [sp], #-238 @ 0xffffff12 │ │ │ │ - rsbeq r5, lr, r8, lsr r4 │ │ │ │ - rsbeq lr, sp, ip, ror #28 │ │ │ │ - rsbeq r5, lr, r0, lsl r4 │ │ │ │ - rsbeq lr, sp, r4, asr #28 │ │ │ │ - ldrdeq r5, [lr], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq lr, sp, r2, lsl #28 │ │ │ │ - strhteq r5, [lr], #-54 @ 0xffffffca │ │ │ │ - rsbeq lr, sp, r8, ror #27 │ │ │ │ + mlseq lr, r2, r5, r5 │ │ │ │ + rsbeq r5, lr, r8, lsr #10 │ │ │ │ + rsbeq lr, sp, sl, asr pc │ │ │ │ + rsbeq r5, lr, lr, lsl #9 │ │ │ │ + rsbeq lr, sp, r2, asr #29 │ │ │ │ + rsbeq r5, lr, ip, lsr r4 │ │ │ │ + rsbeq lr, sp, r0, ror lr │ │ │ │ + rsbeq r5, lr, r4, lsl r4 │ │ │ │ + rsbeq lr, sp, r8, asr #28 │ │ │ │ + ldrdeq r5, [lr], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq lr, sp, r6, lsl #28 │ │ │ │ + strhteq r5, [lr], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq lr, sp, ip, ror #27 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi f18928 │ │ │ │ blmi f18b3c │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -250205,19 +250205,19 @@ │ │ │ │ stmdami sl, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 7, cr15, [r4, #64] @ 0x40 │ │ │ │ @ instruction: 0xf70ae7b8 │ │ │ │ svclt 0x0000ea60 │ │ │ │ rsbseq r7, r9, r8, lsr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, lr, lr, lsl r3 │ │ │ │ - rsbeq lr, sp, r2, asr sp │ │ │ │ + rsbeq r5, lr, r2, lsr #6 │ │ │ │ + rsbeq lr, sp, r6, asr sp │ │ │ │ rsbseq r7, r9, ip, ror #17 │ │ │ │ - mlseq lr, r2, r2, r5 │ │ │ │ - rsbeq lr, sp, r6, asr #25 │ │ │ │ + mlseq lr, r6, r2, r5 │ │ │ │ + rsbeq lr, sp, sl, asr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r3, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ addlt r4, r3, r6, lsr sl │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ @@ -250270,20 +250270,20 @@ │ │ │ │ @ instruction: 0xf10ae7e8 │ │ │ │ ldrbmi r0, [r3, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf10adcef │ │ │ │ ldrbmi r0, [sl, #-2562] @ 0xfffff5fe │ │ │ │ strcc sp, [r8, -r0, ror #1] │ │ │ │ ldrsble r4, [r4, #90]! @ 0x5a │ │ │ │ svclt 0x0000e7dc │ │ │ │ - rsbeq r5, lr, r0, ror #4 │ │ │ │ - ldrdeq r7, [pc], #-118 @ │ │ │ │ - rsbeq r5, lr, r2, ror #3 │ │ │ │ - rsbeq lr, sp, r6, lsl ip │ │ │ │ - rsbeq r5, sp, sl, asr fp │ │ │ │ - rsbseq pc, r0, r4, asr pc @ │ │ │ │ + rsbeq r5, lr, r4, ror #4 │ │ │ │ + ldrdeq r7, [pc], #-122 @ │ │ │ │ + rsbeq r5, lr, r6, ror #3 │ │ │ │ + rsbeq lr, sp, sl, lsl ip │ │ │ │ + rsbeq r5, sp, lr, asr fp │ │ │ │ + rsbseq pc, r0, r8, asr pc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, lr} │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ ldrdls pc, [r4], -r3 │ │ │ │ @@ -250336,18 +250336,18 @@ │ │ │ │ @ instruction: 0xf568f01d │ │ │ │ beq 1834f0 │ │ │ │ andscs r4, r4, #45088768 @ 0x2b00000 │ │ │ │ strls r4, [r0], -r1, lsr #12 │ │ │ │ ldc2 7, cr15, [r0, #52]! @ 0x34 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r5, lr, r6, lsl #2 │ │ │ │ - rsbeq r5, lr, lr, ror #1 │ │ │ │ - rsbeq lr, sp, r8, lsr #22 │ │ │ │ - rsbeq r5, lr, r2, ror r0 │ │ │ │ + rsbeq r5, lr, sl, lsl #2 │ │ │ │ + strdeq r5, [lr], #-2 @ │ │ │ │ + rsbeq lr, sp, ip, lsr #22 │ │ │ │ + rsbeq r5, lr, r6, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec5e5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 64b388 │ │ │ │ blmi 6735fc │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -250367,15 +250367,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf70abd10 │ │ │ │ svclt 0x0000e91c │ │ │ │ rsbseq r7, r9, r2, lsr #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r4, [lr], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r5, lr, r0 │ │ │ │ ldrshteq r7, [r9], #-80 @ 0xffffffb0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r2, lsl r9 │ │ │ │ tstls r3, r1, asr r8 │ │ │ │ @@ -250406,16 +250406,16 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1099b03 │ │ │ │ strcc r0, [r4, -r1, lsl #18] │ │ │ │ bicsle r4, r7, fp, asr #10 │ │ │ │ beq 183614 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r4, lr, lr, ror pc │ │ │ │ - strhteq lr, [sp], #-146 @ 0xffffff6e │ │ │ │ + rsbeq r4, lr, r2, lsl #31 │ │ │ │ + strhteq lr, [sp], #-150 @ 0xffffff6a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4429a8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ @ instruction: 0x460eb097 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ @@ -250640,24 +250640,24 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx 1d454b4 │ │ │ │ ldrb r9, [r0, r5, lsl #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r7, r9, r0, lsl #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, lr, r0, ror #29 │ │ │ │ - rsbeq r4, lr, r0, lsr fp │ │ │ │ - rsbeq r4, lr, lr, lsl #27 │ │ │ │ - rsbeq r4, lr, r6, lsr #24 │ │ │ │ - rsbeq lr, sp, sl, asr r6 │ │ │ │ + rsbeq r4, lr, r4, ror #29 │ │ │ │ + rsbeq r4, lr, r4, lsr fp │ │ │ │ + mlseq lr, r2, sp, r4 │ │ │ │ + rsbeq r4, lr, sl, lsr #24 │ │ │ │ + rsbeq lr, sp, lr, asr r6 │ │ │ │ ldrshteq r7, [r9], #-18 @ 0xffffffee │ │ │ │ - rsbeq r4, lr, r8, ror #23 │ │ │ │ - rsbeq lr, sp, ip, lsl r6 │ │ │ │ - rsbeq r4, lr, sl, asr #23 │ │ │ │ - strdeq lr, [sp], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r4, lr, ip, ror #23 │ │ │ │ + rsbeq lr, sp, r0, lsr #12 │ │ │ │ + rsbeq r4, lr, lr, asr #23 │ │ │ │ + rsbeq lr, sp, r2, lsl #12 │ │ │ │ vhadd.s8 d25, d0, d5 │ │ │ │ stmdami fp!, {r0, r1, r2, r4, r5, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf988f710 │ │ │ │ stmdbls r5, {r0, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf7104478 │ │ │ │ blls 2861dc >::_M_default_append(unsigned int)@@Base+0x3648> │ │ │ │ @@ -250695,26 +250695,26 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf710300c │ │ │ │ stmdami pc, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7104478 │ │ │ │ @ instruction: 0xe7eff9f9 │ │ │ │ cdp 7, 8, cr15, cr4, cr9, {0} │ │ │ │ - rsbeq r4, lr, r0, ror fp │ │ │ │ - rsbeq lr, sp, r4, lsr #11 │ │ │ │ - rsbeq r4, lr, r2, asr fp │ │ │ │ - rsbeq lr, sp, r6, lsl #11 │ │ │ │ - rsbeq r4, lr, r4, lsr fp │ │ │ │ - rsbeq lr, sp, r8, ror #10 │ │ │ │ - rsbeq r4, lr, r6, lsl fp │ │ │ │ - rsbeq lr, sp, sl, asr #10 │ │ │ │ - strdeq r4, [lr], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq lr, sp, lr, lsr #10 │ │ │ │ - ldrdeq r4, [lr], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq lr, sp, r0, lsl r5 │ │ │ │ + rsbeq r4, lr, r4, ror fp │ │ │ │ + rsbeq lr, sp, r8, lsr #11 │ │ │ │ + rsbeq r4, lr, r6, asr fp │ │ │ │ + rsbeq lr, sp, sl, lsl #11 │ │ │ │ + rsbeq r4, lr, r8, lsr fp │ │ │ │ + rsbeq lr, sp, ip, ror #10 │ │ │ │ + rsbeq r4, lr, sl, lsl fp │ │ │ │ + rsbeq lr, sp, lr, asr #10 │ │ │ │ + rsbeq r4, lr, r0, lsl #22 │ │ │ │ + rsbeq lr, sp, r2, lsr r5 │ │ │ │ + rsbeq r4, lr, r2, ror #21 │ │ │ │ + rsbeq lr, sp, r4, lsl r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, sl, lsr sp │ │ │ │ @ instruction: 0x469a4c3a │ │ │ │ @ instruction: 0xf1b2447d │ │ │ │ @@ -250773,16 +250773,16 @@ │ │ │ │ andsvs r2, r3, r8, lsl #6 │ │ │ │ addsmi lr, r5, #57147392 @ 0x3680000 │ │ │ │ ubfx sp, r8, #27, #25 │ │ │ │ stcl 7, cr15, [lr, #36]! @ 0x24 │ │ │ │ rsbseq r7, r9, r0, rrx │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r6, r9, sl, asr #31 │ │ │ │ - rsbeq r4, lr, r6, asr #19 │ │ │ │ - strdeq lr, [sp], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r4, lr, sl, asr #19 │ │ │ │ + strdeq lr, [sp], #-62 @ 0xffffffc2 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec5ecb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r2, [r7], -r1, lsl #8 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ andvs r9, ip, r9, lsl #18 │ │ │ │ @@ -250801,16 +250801,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-390 @ 0xfffffe7a │ │ │ │ @ instruction: 0xf710300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf926f710 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq r4, lr, r6, lsr r9 │ │ │ │ - rsbeq lr, sp, sl, ror #6 │ │ │ │ + rsbeq r4, lr, sl, lsr r9 │ │ │ │ + rsbeq lr, sp, lr, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec5ed20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ @@ -250826,16 +250826,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf710300c │ │ │ │ stmdami r5, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf8f4f710 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - ldrdeq r4, [lr], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq lr, sp, r6, lsl #6 │ │ │ │ + ldrdeq r4, [lr], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq lr, sp, sl, lsl #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, ip, lsr sp │ │ │ │ @ instruction: 0x46074c3c │ │ │ │ @ instruction: 0x469b447d │ │ │ │ @@ -250896,16 +250896,16 @@ │ │ │ │ @ instruction: 0xf7104478 │ │ │ │ blls 1c5e34 │ │ │ │ @ instruction: 0xf709e7da │ │ │ │ svclt 0x0000ecfa │ │ │ │ rsbseq r6, r9, ip, ror lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq r6, [r9], #-220 @ 0xffffff24 │ │ │ │ - rsbeq r4, lr, r8, asr #15 │ │ │ │ - strdeq lr, [sp], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r4, lr, ip, asr #15 │ │ │ │ + rsbeq lr, sp, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec5ee9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @ instruction: 0xf04f4611 │ │ │ │ ldrmi r0, [sl], -r4, lsl #28 │ │ │ │ @ instruction: 0xf8dd2300 │ │ │ │ @@ -250921,16 +250921,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff7cf70f │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7104478 │ │ │ │ blls 205dc4 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r4, lr, r8, asr r7 │ │ │ │ - rsbeq lr, sp, ip, lsl #3 │ │ │ │ + rsbeq r4, lr, ip, asr r7 │ │ │ │ + mlseq sp, r0, r1, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec5ef00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @ instruction: 0xf04f468c │ │ │ │ ldrmi r0, [r9], -r4, lsl #28 │ │ │ │ andls r9, r1, #36864 @ 0x9000 │ │ │ │ @@ -250946,16 +250946,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff4af70f │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7104478 │ │ │ │ blls 205d60 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r4, [lr], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq lr, sp, r8, lsr #2 │ │ │ │ + strdeq r4, [lr], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq lr, sp, ip, lsr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, ip, asr #24 │ │ │ │ @ instruction: 0x1e1d494c │ │ │ │ stmdapl r1!, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -251031,23 +251031,23 @@ │ │ │ │ stmdami lr, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff5ef70f │ │ │ │ @ instruction: 0xf709e7bc │ │ │ │ svclt 0x0000ebea │ │ │ │ @ instruction: 0x00796c9c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, lr, sl, lsr #12 │ │ │ │ - rsbeq lr, sp, lr, asr r0 │ │ │ │ - rsbeq r4, lr, r2, lsl r6 │ │ │ │ - rsbeq lr, sp, r6, asr #32 │ │ │ │ + rsbeq r4, lr, lr, lsr #12 │ │ │ │ + rsbeq lr, sp, r2, rrx │ │ │ │ + rsbeq r4, lr, r6, lsl r6 │ │ │ │ + rsbeq lr, sp, sl, asr #32 │ │ │ │ rsbseq r6, r9, r0, ror #23 │ │ │ │ - rsbeq r4, lr, r2, asr #11 │ │ │ │ - strdeq sp, [sp], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r4, lr, r6, lsr #11 │ │ │ │ - ldrdeq sp, [sp], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r4, lr, r6, asr #11 │ │ │ │ + strdeq sp, [sp], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r4, lr, sl, lsr #11 │ │ │ │ + ldrdeq sp, [sp], #-254 @ 0xffffff02 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ mrrcmi 0, 8, fp, r9, cr15 │ │ │ │ stmdbvs r1, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -251134,25 +251134,25 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r2, #60] @ 0x3c │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 7, 8, cr15, cr12, cr15, {0} │ │ │ │ @ instruction: 0xf709e7ef │ │ │ │ svclt 0x0000eb18 │ │ │ │ - rsbeq r4, lr, r8, lsr #10 │ │ │ │ + rsbeq r4, lr, ip, lsr #10 │ │ │ │ rsbseq r6, r9, ip, lsl fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, lr, lr, asr r4 │ │ │ │ + rsbeq r4, lr, r2, ror #8 │ │ │ │ rsbseq r6, r9, lr, lsr sl │ │ │ │ - rsbeq r4, lr, sl, lsr r4 │ │ │ │ - rsbeq sp, sp, lr, ror #28 │ │ │ │ - rsbeq r4, lr, r2, lsr #8 │ │ │ │ - rsbeq sp, sp, r4, asr lr │ │ │ │ - rsbeq r4, lr, r4, lsl #8 │ │ │ │ - rsbeq sp, sp, r6, lsr lr │ │ │ │ + rsbeq r4, lr, lr, lsr r4 │ │ │ │ + rsbeq sp, sp, r2, ror lr │ │ │ │ + rsbeq r4, lr, r6, lsr #8 │ │ │ │ + rsbeq sp, sp, r8, asr lr │ │ │ │ + rsbeq r4, lr, r8, lsl #8 │ │ │ │ + rsbeq sp, sp, sl, lsr lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, r8, lsr #28 │ │ │ │ ldrmi r4, [pc], -r8, lsr #26 │ │ │ │ movwcs r4, #17534 @ 0x447e │ │ │ │ @@ -251193,16 +251193,16 @@ │ │ │ │ @ instruction: 0xf70f4478 │ │ │ │ blls 207990 │ │ │ │ @ instruction: 0xf709e7e2 │ │ │ │ svclt 0x0000eaa8 │ │ │ │ rsbseq r6, r9, r8, lsl #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r6, r9, r8, lsr #18 │ │ │ │ - rsbeq r4, lr, r4, lsr #6 │ │ │ │ - rsbeq sp, sp, r8, asr sp │ │ │ │ + rsbeq r4, lr, r8, lsr #6 │ │ │ │ + rsbeq sp, sp, ip, asr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsr #24 │ │ │ │ @ instruction: 0x1e1f492c │ │ │ │ mrcls 4, 0, r4, cr5, cr12, {3} │ │ │ │ @@ -251247,16 +251247,16 @@ │ │ │ │ @ instruction: 0xf70f4478 │ │ │ │ blls 2078b8 │ │ │ │ @ instruction: 0xf709e7e2 │ │ │ │ svclt 0x0000ea3c │ │ │ │ rsbseq r6, r9, r0, asr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r6, r9, r0, asr r8 │ │ │ │ - rsbeq r4, lr, ip, asr #4 │ │ │ │ - rsbeq sp, sp, r0, lsl #25 │ │ │ │ + rsbeq r4, lr, r0, asr r2 │ │ │ │ + rsbeq sp, sp, r4, lsl #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ andsvs fp, r0, r5, lsl #1 │ │ │ │ ldrsbtlt pc, [r8], -sp @ │ │ │ │ svceq 0x0001f1bb │ │ │ │ @ instruction: 0x469add5c │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ @@ -251811,40 +251811,40 @@ │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf946f70f │ │ │ │ @ instruction: 0xf708e537 │ │ │ │ svclt 0x0000edd2 │ │ │ │ rsbseq r6, r9, ip, ror #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, lr, ip, asr pc │ │ │ │ - rsbeq r3, lr, r8, lsl #30 │ │ │ │ - rsbeq sp, sp, r8, lsr r9 │ │ │ │ - rsbeq r3, lr, r6, ror #29 │ │ │ │ - rsbeq sp, sp, r8, lsl r9 │ │ │ │ + rsbeq r3, lr, r0, ror #30 │ │ │ │ + rsbeq r3, lr, ip, lsl #30 │ │ │ │ + rsbeq sp, sp, ip, lsr r9 │ │ │ │ + rsbeq r3, lr, sl, ror #29 │ │ │ │ + rsbeq sp, sp, ip, lsl r9 │ │ │ │ rsbseq r6, r9, lr, lsr #9 │ │ │ │ - mlseq lr, r4, sp, r3 │ │ │ │ - rsbeq r3, lr, r6, lsl #27 │ │ │ │ - rsbeq r3, lr, r4, asr sp │ │ │ │ - rsbeq r3, lr, lr, lsr sp │ │ │ │ - rsbeq r3, lr, r8, lsl sp │ │ │ │ - rsbeq sp, sp, sl, asr #14 │ │ │ │ - rsbeq r3, lr, lr, lsr fp │ │ │ │ - rsbeq sp, sp, r2, ror r5 │ │ │ │ - rsbeq r3, lr, r4, lsr sl │ │ │ │ - strdeq r3, [lr], #-152 @ 0xffffff68 @ │ │ │ │ - strdeq r3, [lr], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r3, lr, r0, asr #19 │ │ │ │ - rsbeq r3, lr, ip, asr #19 │ │ │ │ - strdeq sp, [sp], #-62 @ 0xffffffc2 @ │ │ │ │ - strhteq r3, [lr], #-144 @ 0xffffff70 │ │ │ │ - rsbeq sp, sp, r2, ror #7 │ │ │ │ - mlseq lr, r4, r9, r3 │ │ │ │ - rsbeq sp, sp, r6, asr #7 │ │ │ │ - rsbeq r3, lr, r8, ror r9 │ │ │ │ - rsbeq sp, sp, sl, lsr #7 │ │ │ │ + mlseq lr, r8, sp, r3 │ │ │ │ + rsbeq r3, lr, sl, lsl #27 │ │ │ │ + rsbeq r3, lr, r8, asr sp │ │ │ │ + rsbeq r3, lr, r2, asr #26 │ │ │ │ + rsbeq r3, lr, ip, lsl sp │ │ │ │ + rsbeq sp, sp, lr, asr #14 │ │ │ │ + rsbeq r3, lr, r2, asr #22 │ │ │ │ + rsbeq sp, sp, r6, ror r5 │ │ │ │ + rsbeq r3, lr, r8, lsr sl │ │ │ │ + strdeq r3, [lr], #-156 @ 0xffffff64 @ │ │ │ │ + strdeq r3, [lr], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r3, lr, r4, asr #19 │ │ │ │ + ldrdeq r3, [lr], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq sp, sp, r2, lsl #8 │ │ │ │ + strhteq r3, [lr], #-148 @ 0xffffff6c │ │ │ │ + rsbeq sp, sp, r6, ror #7 │ │ │ │ + mlseq lr, r8, r9, r3 │ │ │ │ + rsbeq sp, sp, sl, asr #7 │ │ │ │ + rsbeq r3, lr, ip, ror r9 │ │ │ │ + rsbeq sp, sp, lr, lsr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1c4000 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrmi fp, [r2], pc, lsl #1 │ │ │ │ ldrbcs pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -252124,31 +252124,31 @@ │ │ │ │ bl 1ac6bc4 │ │ │ │ mrrcne 3, 0, r2, sl, cr0 │ │ │ │ rscle r4, sl, r2, lsr #5 │ │ │ │ adcmi r3, r3, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xe79dd1f9 │ │ │ │ rsbseq r5, r9, ip, lsr #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, lr, r0, ror r8 │ │ │ │ - rsbeq r3, lr, ip, lsr r8 │ │ │ │ - rsbeq sp, sp, lr, ror #4 │ │ │ │ + rsbeq r3, lr, r4, ror r8 │ │ │ │ + rsbeq r3, lr, r0, asr #16 │ │ │ │ + rsbeq sp, sp, r2, ror r2 │ │ │ │ rsbseq r5, r9, r4, lsl #28 │ │ │ │ - rsbeq r3, lr, lr, asr #14 │ │ │ │ - rsbeq r3, lr, ip, lsr #14 │ │ │ │ - rsbeq sp, sp, lr, asr r1 │ │ │ │ - strdeq r3, [lr], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r3, lr, r6, asr #13 │ │ │ │ - strhteq r3, [lr], #-106 @ 0xffffff96 │ │ │ │ - mlseq lr, r0, r6, r3 │ │ │ │ - rsbeq r3, lr, sl, lsr #10 │ │ │ │ - rsbeq ip, sp, lr, asr pc │ │ │ │ - ldrdeq r3, [lr], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq ip, sp, ip, lsl #30 │ │ │ │ - rsbeq r3, lr, r2, lsr #9 │ │ │ │ - ldrdeq ip, [sp], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r3, lr, r2, asr r7 │ │ │ │ + rsbeq r3, lr, r0, lsr r7 │ │ │ │ + rsbeq sp, sp, r2, ror #2 │ │ │ │ + strdeq r3, [lr], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r3, lr, sl, asr #13 │ │ │ │ + strhteq r3, [lr], #-110 @ 0xffffff92 │ │ │ │ + mlseq lr, r4, r6, r3 │ │ │ │ + rsbeq r3, lr, lr, lsr #10 │ │ │ │ + rsbeq ip, sp, r2, ror #30 │ │ │ │ + ldrdeq r3, [lr], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq ip, sp, r0, lsl pc │ │ │ │ + rsbeq r3, lr, r6, lsr #9 │ │ │ │ + ldrdeq ip, [sp], #-232 @ 0xffffff18 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, fp, lsr #18 │ │ │ │ strcs r4, [r0], #-2859 @ 0xfffff4d5 │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ @@ -252191,16 +252191,16 @@ │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ strb r2, [r8, r1, lsl #6]! │ │ │ │ @ instruction: 0xf8cb2307 │ │ │ │ ldrb r3, [r9, r0]! │ │ │ │ b ff746ce0 │ │ │ │ ldrshteq r5, [r9], #-152 @ 0xffffff68 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r3, [lr], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq ip, sp, lr, ror #27 │ │ │ │ + strhteq r3, [lr], #-62 @ 0xffffffc2 │ │ │ │ + strdeq ip, [sp], #-210 @ 0xffffff2e @ │ │ │ │ rsbseq r5, r9, r6, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r4, asr ip │ │ │ │ pkhtbmi r4, r0, r4, asr #18 │ │ │ │ @@ -252285,19 +252285,19 @@ │ │ │ │ @ instruction: 0xf70e4478 │ │ │ │ bfi pc, r5, #27, #3 @ │ │ │ │ tstcs r1, #4, 20 @ 0x4000 │ │ │ │ usada8 r8, r3, r0, r6 │ │ │ │ b 846e58 │ │ │ │ rsbseq r5, r9, r4, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, lr, r6, asr r2 │ │ │ │ - rsbeq ip, sp, sl, lsl #25 │ │ │ │ + rsbeq r3, lr, sl, asr r2 │ │ │ │ + rsbeq ip, sp, lr, lsl #25 │ │ │ │ rsbseq r5, r9, r4, lsr #16 │ │ │ │ - rsbeq r3, lr, r4, lsl r2 │ │ │ │ - rsbeq ip, sp, r8, asr #24 │ │ │ │ + rsbeq r3, lr, r8, lsl r2 │ │ │ │ + rsbeq ip, sp, ip, asr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec6045c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ffa0d144 │ │ │ │ blmi ffa3549c │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -252524,74 +252524,74 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffec7220 │ │ │ │ @ instruction: 0x4621483f │ │ │ │ @ instruction: 0xf70e4478 │ │ │ │ @ instruction: 0xe687fbb1 │ │ │ │ rsbseq r5, r9, r6, lsr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, lr, sl, lsl #3 │ │ │ │ + rsbeq r3, lr, lr, lsl #3 │ │ │ │ @ instruction: 0xffffee9d │ │ │ │ @ instruction: 0xffffedcf │ │ │ │ @ instruction: 0xffffe9ef │ │ │ │ @ instruction: 0xffffe191 │ │ │ │ - rsbeq r3, lr, r6, lsr #3 │ │ │ │ - rsbeq r3, lr, r0, ror #3 │ │ │ │ + rsbeq r3, lr, sl, lsr #3 │ │ │ │ + rsbeq r3, lr, r4, ror #3 │ │ │ │ andeq r0, r0, fp, asr #20 │ │ │ │ andeq r0, r0, r9, lsl #8 │ │ │ │ - rsbeq r3, lr, sl, lsr r1 │ │ │ │ - rsbeq ip, sp, lr, ror #22 │ │ │ │ + rsbeq r3, lr, lr, lsr r1 │ │ │ │ + rsbeq ip, sp, r2, ror fp │ │ │ │ rsbseq r5, r9, r8, lsl #14 │ │ │ │ - rsbeq r3, lr, r6, lsl #2 │ │ │ │ - rsbeq ip, sp, sl, lsr fp │ │ │ │ + rsbeq r3, lr, sl, lsl #2 │ │ │ │ + rsbeq ip, sp, lr, lsr fp │ │ │ │ @ instruction: 0xffffe095 │ │ │ │ @ instruction: 0xffffdf83 │ │ │ │ - rsbeq r3, lr, r8, asr #1 │ │ │ │ - strdeq ip, [sp], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r3, lr, lr, lsr #1 │ │ │ │ - rsbeq ip, sp, r2, ror #21 │ │ │ │ + rsbeq r3, lr, ip, asr #1 │ │ │ │ + rsbeq ip, sp, r0, lsl #22 │ │ │ │ + strhteq r3, [lr], #-2 │ │ │ │ + rsbeq ip, sp, r6, ror #21 │ │ │ │ @ instruction: 0xffffda01 │ │ │ │ @ instruction: 0xffffdaa3 │ │ │ │ - rsbeq r3, lr, r0, ror r0 │ │ │ │ - rsbeq ip, sp, r4, lsr #21 │ │ │ │ - rsbeq r3, lr, r6, asr r0 │ │ │ │ - rsbeq ip, sp, sl, lsl #21 │ │ │ │ + rsbeq r3, lr, r4, ror r0 │ │ │ │ + rsbeq ip, sp, r8, lsr #21 │ │ │ │ + rsbeq r3, lr, sl, asr r0 │ │ │ │ + rsbeq ip, sp, lr, lsl #21 │ │ │ │ andeq r0, r0, r5, ror r4 │ │ │ │ - rsbeq r3, lr, sl, lsr #32 │ │ │ │ - rsbeq ip, sp, lr, asr sl │ │ │ │ + rsbeq r3, lr, lr, lsr #32 │ │ │ │ + rsbeq ip, sp, r2, ror #20 │ │ │ │ @ instruction: 0xfffffcb3 │ │ │ │ - strdeq r2, [lr], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq ip, sp, ip, lsr #20 │ │ │ │ - ldrdeq r2, [lr], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq ip, sp, ip, lsl #20 │ │ │ │ + strdeq r2, [lr], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq ip, sp, r0, lsr sl │ │ │ │ + ldrdeq r2, [lr], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq ip, sp, r0, lsl sl │ │ │ │ @ instruction: 0xffffdd5f │ │ │ │ - rsbeq r2, lr, ip, lsr #31 │ │ │ │ - rsbeq ip, sp, r0, ror #19 │ │ │ │ + strhteq r2, [lr], #-240 @ 0xffffff10 │ │ │ │ + rsbeq ip, sp, r4, ror #19 │ │ │ │ @ instruction: 0xfffffb61 │ │ │ │ - rsbeq r2, lr, r8, ror pc │ │ │ │ - rsbeq ip, sp, ip, lsr #19 │ │ │ │ + rsbeq r2, lr, ip, ror pc │ │ │ │ + strhteq ip, [sp], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0xffffefb3 │ │ │ │ - rsbeq r2, lr, ip, asr #30 │ │ │ │ - rsbeq ip, sp, r0, lsl #19 │ │ │ │ + rsbeq r2, lr, r0, asr pc │ │ │ │ + rsbeq ip, sp, r4, lsl #19 │ │ │ │ @ instruction: 0xffffe85f │ │ │ │ - rsbeq r2, lr, r0, lsr #30 │ │ │ │ - rsbeq ip, sp, r4, asr r9 │ │ │ │ + rsbeq r2, lr, r4, lsr #30 │ │ │ │ + rsbeq ip, sp, r8, asr r9 │ │ │ │ @ instruction: 0xffffe56b │ │ │ │ @ instruction: 0xffffe5d9 │ │ │ │ - ldrdeq r2, [lr], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq ip, sp, r2, lsl r9 │ │ │ │ + rsbeq r2, lr, r2, ror #29 │ │ │ │ + rsbeq ip, sp, r6, lsl r9 │ │ │ │ @ instruction: 0xffffdb55 │ │ │ │ - strhteq r2, [lr], #-226 @ 0xffffff1e │ │ │ │ - rsbeq ip, sp, r6, ror #17 │ │ │ │ + strhteq r2, [lr], #-230 @ 0xffffff1a │ │ │ │ + rsbeq ip, sp, sl, ror #17 │ │ │ │ @ instruction: 0xffffe761 │ │ │ │ - rsbeq r2, lr, r6, lsl #29 │ │ │ │ - strhteq ip, [sp], #-138 @ 0xffffff76 │ │ │ │ - rsbeq r2, lr, sl, ror #29 │ │ │ │ - rsbeq r8, sp, r8, ror #3 │ │ │ │ - rsbeq r2, lr, ip, asr #28 │ │ │ │ - rsbeq ip, sp, r0, lsl #17 │ │ │ │ + rsbeq r2, lr, sl, lsl #29 │ │ │ │ + strhteq ip, [sp], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r2, lr, lr, ror #29 │ │ │ │ + rsbeq r8, sp, ip, ror #3 │ │ │ │ + rsbeq r2, lr, r0, asr lr │ │ │ │ + rsbeq ip, sp, r4, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec608f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -252602,16 +252602,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf70e300c │ │ │ │ stmdami r5, {r0, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 647366 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r2, lr, r2, lsl sp │ │ │ │ - rsbeq ip, sp, r6, asr #14 │ │ │ │ + rsbeq r2, lr, r6, lsl sp │ │ │ │ + rsbeq ip, sp, sl, asr #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 101b190 │ │ │ │ blmi 101afc4 │ │ │ │ @ instruction: 0x460f447a │ │ │ │ @@ -252671,22 +252671,22 @@ │ │ │ │ @ instruction: 0xf70e300c │ │ │ │ stmdami ip, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf70e4478 │ │ │ │ strb pc, [r9, sp, lsl #21] @ │ │ │ │ svc 0x0018f707 │ │ │ │ ldrhteq r5, [r9], #-44 @ 0xffffffd4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, lr, r0, asr #26 │ │ │ │ + rsbeq r2, lr, r4, asr #26 │ │ │ │ rsbseq r5, r9, ip, lsr r2 │ │ │ │ - rsbeq r2, lr, sl, lsr ip │ │ │ │ - rsbeq ip, sp, lr, ror #12 │ │ │ │ - rsbeq r2, lr, r0, lsr #24 │ │ │ │ - rsbeq ip, sp, r4, asr r6 │ │ │ │ - rsbeq r2, lr, r2, lsl #24 │ │ │ │ - rsbeq r2, lr, r8, asr #25 │ │ │ │ + rsbeq r2, lr, lr, lsr ip │ │ │ │ + rsbeq ip, sp, r2, ror r6 │ │ │ │ + rsbeq r2, lr, r4, lsr #24 │ │ │ │ + rsbeq ip, sp, r8, asr r6 │ │ │ │ + rsbeq r2, lr, r6, lsl #24 │ │ │ │ + rsbeq r2, lr, ip, asr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4605b09f │ │ │ │ ldreq pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r9, [r8], #-2344 @ 0xfffff6d8 │ │ │ │ @@ -252950,48 +252950,48 @@ │ │ │ │ @ instruction: 0xf04f4827 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf860f70e │ │ │ │ @ instruction: 0xf707e70e │ │ │ │ svclt 0x0000ecec │ │ │ │ rsbseq r5, r9, lr, lsl #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq lr, sl, fp, r2 │ │ │ │ - rsbeq r2, lr, r4, lsr fp │ │ │ │ - rsbeq r2, lr, ip, lsl fp │ │ │ │ - rsbeq r2, lr, r0, lsl fp │ │ │ │ - rsbeq r2, lr, r8, lsl #22 │ │ │ │ - rsbeq r2, lr, sl, ror #19 │ │ │ │ - rsbeq r2, lr, ip, ror #19 │ │ │ │ - ldrdeq r2, [lr], #-172 @ 0xffffff54 @ │ │ │ │ + mlseq lr, lr, fp, r2 │ │ │ │ + rsbeq r2, lr, r8, lsr fp │ │ │ │ + rsbeq r2, lr, r0, lsr #22 │ │ │ │ + rsbeq r2, lr, r4, lsl fp │ │ │ │ + rsbeq r2, lr, ip, lsl #22 │ │ │ │ + rsbeq r2, lr, lr, ror #19 │ │ │ │ + strdeq r2, [lr], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r2, lr, r0, ror #21 │ │ │ │ ldrhteq r4, [r9], #-244 @ 0xffffff0c │ │ │ │ - rsbeq r2, lr, ip, lsl #19 │ │ │ │ - strhteq ip, [sp], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq r2, lr, sl, lsr r9 │ │ │ │ - rsbeq r2, lr, r6, asr #18 │ │ │ │ - rsbeq ip, sp, r8, ror r3 │ │ │ │ - rsbeq r2, lr, sl, lsr #18 │ │ │ │ - rsbeq ip, sp, lr, asr r3 │ │ │ │ - rsbeq r2, lr, lr, lsl #18 │ │ │ │ - rsbeq ip, sp, r2, asr #6 │ │ │ │ - ldrdeq r2, [lr], #-132 @ 0xffffff7c @ │ │ │ │ - strdeq r2, [lr], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r2, lr, r0, asr r8 │ │ │ │ - rsbeq r2, lr, r6, lsr #16 │ │ │ │ - rsbeq r2, lr, r6, lsr r8 │ │ │ │ - rsbeq ip, sp, sl, ror #4 │ │ │ │ - rsbeq r2, lr, sl, lsl r8 │ │ │ │ - rsbeq r2, lr, r4, asr r9 │ │ │ │ - strdeq r2, [lr], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq ip, sp, r0, lsr r2 │ │ │ │ - rsbeq r2, lr, r0, ror #15 │ │ │ │ - rsbeq ip, sp, r2, lsl r2 │ │ │ │ - rsbeq r2, lr, r6, asr #15 │ │ │ │ - strdeq ip, [sp], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r2, lr, ip, lsr #15 │ │ │ │ - ldrdeq ip, [sp], #-30 @ 0xffffffe2 @ │ │ │ │ + mlseq lr, r0, r9, r2 │ │ │ │ + rsbeq ip, sp, r2, asr #7 │ │ │ │ + rsbeq r2, lr, lr, lsr r9 │ │ │ │ + rsbeq r2, lr, sl, asr #18 │ │ │ │ + rsbeq ip, sp, ip, ror r3 │ │ │ │ + rsbeq r2, lr, lr, lsr #18 │ │ │ │ + rsbeq ip, sp, r2, ror #6 │ │ │ │ + rsbeq r2, lr, r2, lsl r9 │ │ │ │ + rsbeq ip, sp, r6, asr #6 │ │ │ │ + ldrdeq r2, [lr], #-136 @ 0xffffff78 @ │ │ │ │ + strdeq r2, [lr], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r2, lr, r4, asr r8 │ │ │ │ + rsbeq r2, lr, sl, lsr #16 │ │ │ │ + rsbeq r2, lr, sl, lsr r8 │ │ │ │ + rsbeq ip, sp, lr, ror #4 │ │ │ │ + rsbeq r2, lr, lr, lsl r8 │ │ │ │ + rsbeq r2, lr, r8, asr r9 │ │ │ │ + rsbeq r2, lr, r0, lsl #16 │ │ │ │ + rsbeq ip, sp, r4, lsr r2 │ │ │ │ + rsbeq r2, lr, r4, ror #15 │ │ │ │ + rsbeq ip, sp, r6, lsl r2 │ │ │ │ + rsbeq r2, lr, sl, asr #15 │ │ │ │ + strdeq ip, [sp], #-28 @ 0xffffffe4 @ │ │ │ │ + strhteq r2, [lr], #-112 @ 0xffffff90 │ │ │ │ + rsbeq ip, sp, r2, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ ldcmi 0, cr11, [pc], {155} @ 0x9b │ │ │ │ ldmmi pc, {r1, r2, r9, sl, lr} @ │ │ │ │ svcls 0x0025447c │ │ │ │ @@ -253150,27 +253150,27 @@ │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 7, 13, cr15, cr0, cr13, {0} │ │ │ │ @ instruction: 0xf707e7a7 │ │ │ │ svclt 0x0000eb5c │ │ │ │ rsbseq r4, r9, ip, asr #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, lr, ip, ror #12 │ │ │ │ - rsbeq r2, lr, r6, asr #12 │ │ │ │ - rsbeq r2, lr, ip, asr #11 │ │ │ │ - rsbeq ip, sp, r0 │ │ │ │ + rsbeq r2, lr, r0, ror r6 │ │ │ │ + rsbeq r2, lr, sl, asr #12 │ │ │ │ + ldrdeq r2, [lr], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq ip, sp, r4 │ │ │ │ @ instruction: 0x00794b98 │ │ │ │ - rsbeq r2, lr, r6, asr r5 │ │ │ │ - rsbeq r2, lr, r8, lsr #10 │ │ │ │ - rsbeq r2, lr, sl, lsr r5 │ │ │ │ - rsbeq fp, sp, ip, ror #30 │ │ │ │ - strhteq r2, [lr], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq fp, sp, ip, ror #29 │ │ │ │ - rsbeq r2, lr, ip, lsl #9 │ │ │ │ - strhteq fp, [sp], #-238 @ 0xffffff12 │ │ │ │ + rsbeq r2, lr, sl, asr r5 │ │ │ │ + rsbeq r2, lr, ip, lsr #10 │ │ │ │ + rsbeq r2, lr, lr, lsr r5 │ │ │ │ + rsbeq fp, sp, r0, ror pc │ │ │ │ + strhteq r2, [lr], #-76 @ 0xffffffb4 │ │ │ │ + strdeq fp, [sp], #-224 @ 0xffffff20 @ │ │ │ │ + mlseq lr, r0, r4, r2 │ │ │ │ + rsbeq fp, sp, r2, asr #29 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 109ba4c │ │ │ │ blmi 109b880 │ │ │ │ @ instruction: 0x460f447a │ │ │ │ @@ -253232,24 +253232,24 @@ │ │ │ │ ldc2l 7, cr15, [r0, #-52]! @ 0xffffffcc │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ cdp2 7, 2, cr15, cr12, cr13, {0} │ │ │ │ @ instruction: 0xf707e7d7 │ │ │ │ svclt 0x0000eab8 │ │ │ │ rsbseq r4, r9, r0, lsl #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, lr, r4, lsl #9 │ │ │ │ + rsbeq r2, lr, r8, lsl #9 │ │ │ │ @ instruction: 0x00794992 │ │ │ │ - mlseq lr, r0, r3, r2 │ │ │ │ - rsbeq fp, sp, r4, asr #27 │ │ │ │ - rsbeq r2, lr, r8, ror r3 │ │ │ │ - rsbeq fp, sp, ip, lsr #27 │ │ │ │ - rsbeq r2, lr, lr, asr r3 │ │ │ │ - mlseq sp, r2, sp, fp │ │ │ │ - rsbeq r2, lr, r0, asr #6 │ │ │ │ - rsbeq r2, lr, r6, lsl #8 │ │ │ │ + mlseq lr, r4, r3, r2 │ │ │ │ + rsbeq fp, sp, r8, asr #27 │ │ │ │ + rsbeq r2, lr, ip, ror r3 │ │ │ │ + strhteq fp, [sp], #-208 @ 0xffffff30 │ │ │ │ + rsbeq r2, lr, r2, ror #6 │ │ │ │ + mlseq sp, r6, sp, fp │ │ │ │ + rsbeq r2, lr, r4, asr #6 │ │ │ │ + rsbeq r2, lr, sl, lsl #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r1, r0, lsl #13 │ │ │ │ strmi r9, [ip], -r9, lsl #20 │ │ │ │ ldrmi r9, [sl], sl, lsl #16 │ │ │ │ strmi r6, [r0, #2075]! @ 0x81b │ │ │ │ @ instruction: 0x46456811 │ │ │ │ svclt 0x00a86802 │ │ │ │ @@ -253640,44 +253640,44 @@ │ │ │ │ stmdami r2!, {r0, r2, r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf70d300c │ │ │ │ stmdami r0!, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf70d4478 │ │ │ │ @ instruction: 0xe6c0faf5 │ │ │ │ - rsbeq r2, lr, lr, lsr #4 │ │ │ │ - ldrdeq r2, [lr], #-10 @ │ │ │ │ - rsbeq fp, sp, r4, lsl #19 │ │ │ │ - rsbeq r2, lr, r6, asr r0 │ │ │ │ - rsbeq fp, sp, r2, lsl #18 │ │ │ │ - strdeq r1, [lr], #-254 @ 0xffffff02 @ │ │ │ │ - mlseq lr, r2, pc, r1 @ │ │ │ │ - rsbeq fp, sp, lr, lsr r8 │ │ │ │ - rsbeq r1, lr, sl, ror pc │ │ │ │ - rsbeq fp, sp, r4, lsr #16 │ │ │ │ - rsbeq r1, lr, r0, ror #30 │ │ │ │ - rsbeq fp, sp, sl, lsl #16 │ │ │ │ - rsbeq r1, lr, r6, asr #30 │ │ │ │ - strdeq fp, [sp], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r1, lr, ip, lsl pc │ │ │ │ - rsbeq fp, sp, r8, asr #15 │ │ │ │ - strdeq r1, [lr], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq fp, sp, r4, lsr #15 │ │ │ │ - rsbeq r1, lr, r0, ror #29 │ │ │ │ - rsbeq fp, sp, sl, lsl #15 │ │ │ │ - rsbeq r1, lr, r6, asr #29 │ │ │ │ - rsbeq fp, sp, r0, ror r7 │ │ │ │ - rsbeq r1, lr, ip, lsr #29 │ │ │ │ - rsbeq fp, sp, r6, asr r7 │ │ │ │ - mlseq lr, r2, lr, r1 │ │ │ │ - rsbeq fp, sp, ip, lsr r7 │ │ │ │ - rsbeq r1, lr, r8, ror lr │ │ │ │ - rsbeq fp, sp, r2, lsr #14 │ │ │ │ - rsbeq r1, lr, lr, asr lr │ │ │ │ - rsbeq fp, sp, r8, lsl #14 │ │ │ │ + rsbeq r2, lr, r2, lsr r2 │ │ │ │ + ldrdeq r2, [lr], #-14 @ │ │ │ │ + rsbeq fp, sp, r8, lsl #19 │ │ │ │ + rsbeq r2, lr, sl, asr r0 │ │ │ │ + rsbeq fp, sp, r6, lsl #18 │ │ │ │ + rsbeq r2, lr, r2 │ │ │ │ + mlseq lr, r6, pc, r1 @ │ │ │ │ + rsbeq fp, sp, r2, asr #16 │ │ │ │ + rsbeq r1, lr, lr, ror pc │ │ │ │ + rsbeq fp, sp, r8, lsr #16 │ │ │ │ + rsbeq r1, lr, r4, ror #30 │ │ │ │ + rsbeq fp, sp, lr, lsl #16 │ │ │ │ + rsbeq r1, lr, sl, asr #30 │ │ │ │ + strdeq fp, [sp], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r1, lr, r0, lsr #30 │ │ │ │ + rsbeq fp, sp, ip, asr #15 │ │ │ │ + strdeq r1, [lr], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq fp, sp, r8, lsr #15 │ │ │ │ + rsbeq r1, lr, r4, ror #29 │ │ │ │ + rsbeq fp, sp, lr, lsl #15 │ │ │ │ + rsbeq r1, lr, sl, asr #29 │ │ │ │ + rsbeq fp, sp, r4, ror r7 │ │ │ │ + strhteq r1, [lr], #-224 @ 0xffffff20 │ │ │ │ + rsbeq fp, sp, sl, asr r7 │ │ │ │ + mlseq lr, r6, lr, r1 │ │ │ │ + rsbeq fp, sp, r0, asr #14 │ │ │ │ + rsbeq r1, lr, ip, ror lr │ │ │ │ + rsbeq fp, sp, r6, lsr #14 │ │ │ │ + rsbeq r1, lr, r2, ror #28 │ │ │ │ + rsbeq fp, sp, ip, lsl #14 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi f5c04c │ │ │ │ blmi f5c260 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -253734,19 +253734,19 @@ │ │ │ │ stmdami sl, {r0, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1148508 │ │ │ │ @ instruction: 0xf706e7b8 │ │ │ │ svclt 0x0000eecc │ │ │ │ rsbseq r4, r9, r4, lsl r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, lr, lr, ror sp │ │ │ │ - rsbeq fp, sp, sl, lsr #12 │ │ │ │ + rsbeq r1, lr, r2, lsl #27 │ │ │ │ + rsbeq fp, sp, lr, lsr #12 │ │ │ │ rsbseq r4, r9, r4, asr #3 │ │ │ │ - strdeq r1, [lr], #-194 @ 0xffffff3e @ │ │ │ │ - mlseq sp, lr, r5, fp │ │ │ │ + strdeq r1, [lr], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq fp, sp, r2, lsr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r3, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ andhi lr, r7, #3457024 @ 0x34c000 │ │ │ │ @@ -253804,21 +253804,21 @@ │ │ │ │ ldr pc, [lr, r1, lsr #8] │ │ │ │ andeq pc, r1, #-2147483646 @ 0x80000002 │ │ │ │ stclle 5, cr4, [r3], #332 @ 0x14c │ │ │ │ beq 1c6e18 │ │ │ │ sbcsle r4, r4, sl, asr r5 │ │ │ │ ldrbmi r3, [sl, #1800] @ 0x708 │ │ │ │ @ instruction: 0xe7d0d1f4 │ │ │ │ - strhteq r4, [pc], #-0 │ │ │ │ - rsbeq r1, lr, r4, asr #24 │ │ │ │ - strdeq fp, [sp], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r2, sp, r4, lsr r4 │ │ │ │ - rsbseq ip, r0, lr, lsr #16 │ │ │ │ - rsbeq r1, lr, r4, lsl ip │ │ │ │ - strdeq r1, [lr], #-184 @ 0xffffff48 @ │ │ │ │ + strhteq r4, [pc], #-4 │ │ │ │ + rsbeq r1, lr, r8, asr #24 │ │ │ │ + strdeq fp, [sp], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r2, sp, r8, lsr r4 │ │ │ │ + rsbseq ip, r0, r2, lsr r8 │ │ │ │ + rsbeq r1, lr, r8, lsl ip │ │ │ │ + strdeq r1, [lr], #-188 @ 0xffffff44 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, lr} │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldmibvs pc, {r1, r3, r4, r7, r8, fp, sp, lr}^ @ │ │ │ │ @@ -253921,18 +253921,18 @@ │ │ │ │ @ instruction: 0xf01a4630 │ │ │ │ strbcs pc, [r2], r3, ror #2 @ │ │ │ │ eorscs r4, r0, #45088768 @ 0x2b00000 │ │ │ │ strls r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf9acf70a │ │ │ │ andlt r4, r5, r8, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r1, lr, lr, asr #22 │ │ │ │ - rsbeq r1, lr, r8, lsr fp │ │ │ │ - rsbeq fp, sp, sl, ror #7 │ │ │ │ - rsbeq r1, lr, lr, ror #20 │ │ │ │ + rsbeq r1, lr, r2, asr fp │ │ │ │ + rsbeq r1, lr, ip, lsr fp │ │ │ │ + rsbeq fp, sp, lr, ror #7 │ │ │ │ + rsbeq r1, lr, r2, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec61de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 64eb90 │ │ │ │ blmi 676e04 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -253952,15 +253952,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf706bd10 │ │ │ │ svclt 0x0000ed18 │ │ │ │ rsbseq r3, r9, sl, lsl lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, lr, ip, ror r9 │ │ │ │ + rsbeq r1, lr, r0, lsl #19 │ │ │ │ rsbseq r3, r9, r8, ror #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r2, lsl r9 │ │ │ │ @ instruction: 0x91036991 │ │ │ │ @@ -253991,16 +253991,16 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1099b03 │ │ │ │ strcc r0, [r4, -r1, lsl #18] │ │ │ │ bicsle r4, r7, fp, asr #10 │ │ │ │ beq 186e1c │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - strdeq r1, [lr], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq fp, sp, sl, lsr #3 │ │ │ │ + rsbeq r1, lr, r2, lsl #18 │ │ │ │ + rsbeq fp, sp, lr, lsr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, ip, asr #24 │ │ │ │ @ instruction: 0x1e1d494c │ │ │ │ stmdapl r1!, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -254076,23 +254076,23 @@ │ │ │ │ stmdami lr, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff94f70c │ │ │ │ @ instruction: 0xf706e7bc │ │ │ │ svclt 0x0000ec20 │ │ │ │ rsbseq r3, r9, r8, lsl #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, lr, lr, lsl r8 │ │ │ │ - rsbeq fp, sp, sl, asr #1 │ │ │ │ - rsbeq r1, lr, r6, lsl #16 │ │ │ │ - strhteq fp, [sp], #-2 │ │ │ │ + rsbeq r1, lr, r2, lsr #16 │ │ │ │ + rsbeq fp, sp, lr, asr #1 │ │ │ │ + rsbeq r1, lr, sl, lsl #16 │ │ │ │ + strhteq fp, [sp], #-6 │ │ │ │ rsbseq r3, r9, ip, asr #24 │ │ │ │ - strhteq r1, [lr], #-118 @ 0xffffff8a │ │ │ │ - rsbeq fp, sp, r2, rrx │ │ │ │ - mlseq lr, sl, r7, r1 │ │ │ │ - rsbeq fp, sp, r6, asr #32 │ │ │ │ + strhteq r1, [lr], #-122 @ 0xffffff86 │ │ │ │ + rsbeq fp, sp, r6, rrx │ │ │ │ + mlseq lr, lr, r7, r1 │ │ │ │ + rsbeq fp, sp, sl, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 246320 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldmdbvs r3, {r0, r1, r3, r7, ip, sp, pc} │ │ │ │ bls 7d3288 │ │ │ │ @@ -254295,32 +254295,32 @@ │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf70c300c │ │ │ │ stmdami ip, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ ldc2l 7, cr15, [sl, #48] @ 0x30 │ │ │ │ ldrb r9, [lr, -r2, lsl #22]! │ │ │ │ ... │ │ │ │ - rsbeq r1, lr, r6, lsr #10 │ │ │ │ - ldrdeq sl, [sp], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r1, lr, sl, lsl #10 │ │ │ │ - strhteq sl, [sp], #-214 @ 0xffffff2a │ │ │ │ - rsbeq r1, lr, r4, asr #8 │ │ │ │ - strdeq sl, [sp], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r1, lr, r6, lsr #8 │ │ │ │ - ldrdeq sl, [sp], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r1, lr, sl, lsr #10 │ │ │ │ + ldrdeq sl, [sp], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r1, lr, lr, lsl #10 │ │ │ │ + strhteq sl, [sp], #-218 @ 0xffffff26 │ │ │ │ + rsbeq r1, lr, r8, asr #8 │ │ │ │ + strdeq sl, [sp], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r1, lr, sl, lsr #8 │ │ │ │ + ldrdeq sl, [sp], #-198 @ 0xffffff3a @ │ │ │ │ vst4.8 {d25-d28}, [pc], r2 │ │ │ │ stmdami r6, {r0, r1, r4, r5, r7, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [ip], #48 @ 0x30 │ │ │ │ stmdbls r2, {r2, fp, lr} │ │ │ │ @ instruction: 0xf70c4478 │ │ │ │ blls 1ca8c4 │ │ │ │ svclt 0x0000e75b │ │ │ │ - rsbeq r1, lr, r0, ror #7 │ │ │ │ - rsbeq sl, sp, ip, lsl #25 │ │ │ │ + rsbeq r1, lr, r4, ror #7 │ │ │ │ + mlseq sp, r0, ip, sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2466b4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stmdbmi r6, {r2, r3, r9, sl, lr}^ │ │ │ │ bmi 129ca64 │ │ │ │ @@ -254391,16 +254391,16 @@ │ │ │ │ @ instruction: 0xf706e7e0 │ │ │ │ svclt 0x0000e9ae │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r3, r9, r0, lsl #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, r9, r8, lsr r7 │ │ │ │ - strhteq r1, [lr], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq sl, sp, r4, ror #22 │ │ │ │ + strhteq r1, [lr], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq sl, sp, r8, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c67f8 >::_M_default_append(unsigned int)@@Base+0x43c64> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xb0954db3 │ │ │ │ @ instruction: 0x46814cb3 │ │ │ │ @@ -254579,26 +254579,26 @@ │ │ │ │ blx feac923a │ │ │ │ str r9, [fp, -r5, lsl #20]! │ │ │ │ ldmda r0!, {r1, r2, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrhteq r3, [r9], #-108 @ 0xffffff94 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r0, lr, lsr #24 │ │ │ │ + rsbseq r0, r0, r2, lsr ip │ │ │ │ rsbseq r3, r9, r8, lsr #11 │ │ │ │ - rsbeq r1, lr, r6, lsr r0 │ │ │ │ - rsbeq sl, sp, r2, ror #17 │ │ │ │ - rsbeq r1, lr, r8, lsl r0 │ │ │ │ - rsbeq sl, sp, r4, asr #17 │ │ │ │ - strdeq r0, [lr], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq sl, sp, r6, lsr #17 │ │ │ │ - ldrdeq r0, [lr], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq sl, sp, r8, lsl #17 │ │ │ │ - strhteq r0, [lr], #-254 @ 0xffffff02 │ │ │ │ - rsbeq sl, sp, sl, ror #16 │ │ │ │ + rsbeq r1, lr, sl, lsr r0 │ │ │ │ + rsbeq sl, sp, r6, ror #17 │ │ │ │ + rsbeq r1, lr, ip, lsl r0 │ │ │ │ + rsbeq sl, sp, r8, asr #17 │ │ │ │ + strdeq r0, [lr], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq sl, sp, sl, lsr #17 │ │ │ │ + rsbeq r0, lr, r0, ror #31 │ │ │ │ + rsbeq sl, sp, ip, lsl #17 │ │ │ │ + rsbeq r0, lr, r2, asr #31 │ │ │ │ + rsbeq sl, sp, lr, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1c6b14 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x460cb097 │ │ │ │ @ instruction: 0xf8df4699 │ │ │ │ @@ -255079,51 +255079,51 @@ │ │ │ │ stmdami sl!, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xffb8f70b │ │ │ │ str r4, [ip], -sl, lsr #12 │ │ │ │ mcrr 7, 0, pc, r2, cr5 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x00793396 │ │ │ │ - ldrdeq r0, [lr], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r0, lr, r8, asr #23 │ │ │ │ - rsbeq sl, sp, r2, ror r4 │ │ │ │ + ldrdeq r0, [lr], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r0, lr, ip, asr #23 │ │ │ │ + rsbeq sl, sp, r6, ror r4 │ │ │ │ rsbseq r3, r9, sl │ │ │ │ - rsbeq r0, lr, r6, asr fp │ │ │ │ - rsbeq r0, lr, r6, lsr #22 │ │ │ │ - ldrdeq sl, [sp], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r0, lr, r8, lsl #22 │ │ │ │ - strhteq sl, [sp], #-52 @ 0xffffffcc │ │ │ │ - strhteq r0, [lr], #-164 @ 0xffffff5c │ │ │ │ - rsbeq sl, sp, r0, ror #6 │ │ │ │ - rsbeq r0, lr, sl, lsr sl │ │ │ │ - rsbeq sl, sp, r6, ror #5 │ │ │ │ - rsbeq r0, lr, ip, lsl sl │ │ │ │ - rsbeq sl, sp, r8, asr #5 │ │ │ │ - rsbeq r0, lr, r6, ror #18 │ │ │ │ - rsbeq sl, sp, r2, lsl r2 │ │ │ │ - rsbeq r0, lr, r8, asr #18 │ │ │ │ - strdeq sl, [sp], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r0, lr, r8, lsl r9 │ │ │ │ - rsbeq sl, sp, r4, asr #3 │ │ │ │ - rsbeq r0, lr, r0, asr #17 │ │ │ │ - rsbeq sl, sp, ip, ror #2 │ │ │ │ - rsbeq r0, lr, r6, lsr #17 │ │ │ │ - rsbeq sl, sp, r0, asr r1 │ │ │ │ - rsbeq r0, lr, r8, lsl #17 │ │ │ │ - rsbeq sl, sp, r2, lsr r1 │ │ │ │ - rsbeq r0, lr, lr, ror #16 │ │ │ │ - rsbeq sl, sp, r8, lsl r1 │ │ │ │ - rsbeq r0, lr, r0, asr r8 │ │ │ │ - strdeq sl, [sp], #-12 @ │ │ │ │ - rsbeq r0, lr, r2, lsr r8 │ │ │ │ - ldrdeq sl, [sp], #-14 @ │ │ │ │ - rsbeq r0, lr, r6, lsl r8 │ │ │ │ - rsbeq sl, sp, r2, asr #1 │ │ │ │ - rsbeq r0, lr, r2, ror #15 │ │ │ │ - rsbeq sl, sp, lr, lsl #1 │ │ │ │ + rsbeq r0, lr, sl, asr fp │ │ │ │ + rsbeq r0, lr, sl, lsr #22 │ │ │ │ + ldrdeq sl, [sp], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r0, lr, ip, lsl #22 │ │ │ │ + strhteq sl, [sp], #-56 @ 0xffffffc8 │ │ │ │ + strhteq r0, [lr], #-168 @ 0xffffff58 │ │ │ │ + rsbeq sl, sp, r4, ror #6 │ │ │ │ + rsbeq r0, lr, lr, lsr sl │ │ │ │ + rsbeq sl, sp, sl, ror #5 │ │ │ │ + rsbeq r0, lr, r0, lsr #20 │ │ │ │ + rsbeq sl, sp, ip, asr #5 │ │ │ │ + rsbeq r0, lr, sl, ror #18 │ │ │ │ + rsbeq sl, sp, r6, lsl r2 │ │ │ │ + rsbeq r0, lr, ip, asr #18 │ │ │ │ + strdeq sl, [sp], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r0, lr, ip, lsl r9 │ │ │ │ + rsbeq sl, sp, r8, asr #3 │ │ │ │ + rsbeq r0, lr, r4, asr #17 │ │ │ │ + rsbeq sl, sp, r0, ror r1 │ │ │ │ + rsbeq r0, lr, sl, lsr #17 │ │ │ │ + rsbeq sl, sp, r4, asr r1 │ │ │ │ + rsbeq r0, lr, ip, lsl #17 │ │ │ │ + rsbeq sl, sp, r6, lsr r1 │ │ │ │ + rsbeq r0, lr, r2, ror r8 │ │ │ │ + rsbeq sl, sp, ip, lsl r1 │ │ │ │ + rsbeq r0, lr, r4, asr r8 │ │ │ │ + rsbeq sl, sp, r0, lsl #2 │ │ │ │ + rsbeq r0, lr, r6, lsr r8 │ │ │ │ + rsbeq sl, sp, r2, ror #1 │ │ │ │ + rsbeq r0, lr, sl, lsl r8 │ │ │ │ + rsbeq sl, sp, r6, asr #1 │ │ │ │ + rsbeq r0, lr, r6, ror #15 │ │ │ │ + mlseq sp, r2, r0, sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, fp, lsr #18 │ │ │ │ strcs r4, [r0], #-2859 @ 0xfffff4d5 │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ @@ -255166,16 +255166,16 @@ │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ strb r2, [r8, r1, lsl #6]! │ │ │ │ @ instruction: 0xf8cb2307 │ │ │ │ ldrb r3, [r9, r0]! │ │ │ │ bl fe649b5c │ │ │ │ rsbseq r2, r9, r0, ror fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r0, [lr], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r9, sp, r6, ror #30 │ │ │ │ + strhteq r0, [lr], #-110 @ 0xffffff92 │ │ │ │ + rsbeq r9, sp, sl, ror #30 │ │ │ │ ldrshteq r2, [r9], #-174 @ 0xffffff52 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r4, asr ip │ │ │ │ pkhtbmi r4, r0, r4, asr #18 │ │ │ │ @@ -255260,19 +255260,19 @@ │ │ │ │ @ instruction: 0xf70b4478 │ │ │ │ @ instruction: 0xe7ddfe51 │ │ │ │ tstcs r1, #4, 20 @ 0x4000 │ │ │ │ usada8 r8, r3, r0, r6 │ │ │ │ b ff749cd4 │ │ │ │ @ instruction: 0x00792a9c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, lr, r6, asr r5 │ │ │ │ - rsbeq r9, sp, r2, lsl #28 │ │ │ │ + rsbeq r0, lr, sl, asr r5 │ │ │ │ + rsbeq r9, sp, r6, lsl #28 │ │ │ │ @ instruction: 0x0079299c │ │ │ │ - rsbeq r0, lr, r4, lsl r5 │ │ │ │ - rsbeq r9, sp, r0, asr #27 │ │ │ │ + rsbeq r0, lr, r8, lsl r5 │ │ │ │ + rsbeq r9, sp, r4, asr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r4, pc, r3, lsl #29 │ │ │ │ ldrbtmi r4, [lr], #-3459 @ 0xfffff27d │ │ │ │ @ instruction: 0x4119e9dd │ │ │ │ @@ -255403,16 +255403,16 @@ │ │ │ │ @ instruction: 0xf47f6013 │ │ │ │ @ instruction: 0xe7adaf1f │ │ │ │ ldmib lr!, {r0, r2, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ rsbseq r2, r9, lr, lsl r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq r2, [r9], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r0, lr, lr, lsl #6 │ │ │ │ - rsbeq r9, sp, r0, asr #23 │ │ │ │ + rsbeq r0, lr, r2, lsl r3 │ │ │ │ + rsbeq r9, sp, r4, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, fp, asr sp │ │ │ │ blcs 11f494 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -255504,16 +255504,16 @@ │ │ │ │ stccs 7, cr14, [r0, #-928] @ 0xfffffc60 │ │ │ │ movwcs sp, #36302 @ 0x8dce │ │ │ │ @ instruction: 0xe7cb6033 │ │ │ │ ldm r0!, {r0, r2, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r2, r9, r8, ror #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r2, r9, r6, ror #11 │ │ │ │ - rsbeq r0, lr, r2, asr r1 │ │ │ │ - strdeq r9, [sp], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r0, lr, r6, asr r1 │ │ │ │ + rsbeq r9, sp, r2, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec636ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ ldrdgt pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf8cd9c08 │ │ │ │ @@ -255530,16 +255530,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1dca11e │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf70b4478 │ │ │ │ blls 28b5b0 >::_M_default_append(unsigned int)@@Base+0x8a1c> │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r0, lr, ip, asr #1 │ │ │ │ - rsbeq r9, sp, r8, ror r9 │ │ │ │ + ldrdeq r0, [lr], #-0 @ │ │ │ │ + rsbeq r9, sp, ip, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec63714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ stmib sp, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -255556,16 +255556,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf70b300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx fff4a192 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-28] @ 0xffffffe4 │ │ │ │ - rsbeq r0, lr, r2, rrx │ │ │ │ - rsbeq r9, sp, lr, lsl #18 │ │ │ │ + rsbeq r0, lr, r6, rrx │ │ │ │ + rsbeq r9, sp, r2, lsl r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, pc, asr sp │ │ │ │ blcs 11f708 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -255661,16 +255661,16 @@ │ │ │ │ ldrtmi r4, [r5], -ip, lsr #12 │ │ │ │ movwlt lr, #47581 @ 0xb9dd │ │ │ │ @ instruction: 0xf704e7c1 │ │ │ │ svclt 0x0000efb8 │ │ │ │ rsbseq r2, r9, r4, lsl #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r2, r9, r0, lsl #7 │ │ │ │ - ldrdeq pc, [sp], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r9, sp, r0, lsl #15 │ │ │ │ + ldrdeq pc, [sp], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r9, sp, r4, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec63920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ ldrdgt pc, [r8], -sp @ │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ @@ -255688,16 +255688,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx eca394 │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf70b4478 │ │ │ │ blls 28b338 >::_M_default_append(unsigned int)@@Base+0x87a4> │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq pc, sp, r4, asr lr @ │ │ │ │ - rsbeq r9, sp, r0, lsl #14 │ │ │ │ + rsbeq pc, sp, r8, asr lr @ │ │ │ │ + rsbeq r9, sp, r4, lsl #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [sp], -r4, lsl #1 │ │ │ │ strmi r2, [r0], r1, lsl #8 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @@ -255720,16 +255720,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9f6f70b │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf70b4478 │ │ │ │ @ instruction: 0x4620fab1 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - ldrdeq pc, [sp], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r9, sp, r0, lsl #13 │ │ │ │ + ldrdeq pc, [sp], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r9, sp, r4, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ smlabbcs r4, pc, r0, fp @ │ │ │ │ @ instruction: 0x9c1d2b00 │ │ │ │ ldrdlt pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ @@ -255907,20 +255907,20 @@ │ │ │ │ ldrtmi r9, [r2], -r9, lsl #22 │ │ │ │ strbmi r9, [r1], -r1, lsl #6 │ │ │ │ strbmi r9, [r8], -sl, lsl #22 │ │ │ │ blls 3f16dc │ │ │ │ blx bcaad6 │ │ │ │ svclt 0x0000e720 │ │ │ │ ... │ │ │ │ - strhteq pc, [sp], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq pc, sp, lr, asr ip @ │ │ │ │ - rsbeq pc, sp, lr, asr ip @ │ │ │ │ - rsbeq pc, sp, r4, lsl ip @ │ │ │ │ - rsbeq pc, sp, r8, lsl #24 │ │ │ │ - rsbeq r0, sp, sl, lsr r3 │ │ │ │ + strhteq pc, [sp], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq pc, sp, r2, ror #24 │ │ │ │ + rsbeq pc, sp, r2, ror #24 │ │ │ │ + rsbeq pc, sp, r8, lsl ip @ │ │ │ │ + rsbeq pc, sp, ip, lsl #24 │ │ │ │ + rsbeq r0, sp, lr, lsr r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec63d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ffa109f4 │ │ │ │ blmi ffa38d4c │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -256147,74 +256147,74 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 9, cr15, cr14, cr10, {0} │ │ │ │ @ instruction: 0x4621483f │ │ │ │ @ instruction: 0xf70a4478 │ │ │ │ pkhtb pc, r7, r9, asr #30 @ │ │ │ │ ldrshteq r1, [r9], #-230 @ 0xffffff1a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, sp, r2, ror #20 │ │ │ │ + rsbeq pc, sp, r6, ror #20 │ │ │ │ @ instruction: 0xfffffcb9 │ │ │ │ @ instruction: 0xfffff58b │ │ │ │ @ instruction: 0xfffff94f │ │ │ │ @ instruction: 0xffffe0e9 │ │ │ │ - rsbeq pc, sp, r6, ror #21 │ │ │ │ - rsbeq pc, sp, r0, lsr fp @ │ │ │ │ + rsbeq pc, sp, sl, ror #21 │ │ │ │ + rsbeq pc, sp, r4, lsr fp @ │ │ │ │ andeq r0, r0, pc, ror #20 │ │ │ │ andeq r0, r0, r9, lsl #8 │ │ │ │ - rsbeq pc, sp, r2, lsl sl @ │ │ │ │ - strhteq r9, [sp], #-46 @ 0xffffffd2 │ │ │ │ + rsbeq pc, sp, r6, lsl sl @ │ │ │ │ + rsbeq r9, sp, r2, asr #5 │ │ │ │ rsbseq r1, r9, r8, asr lr │ │ │ │ - ldrdeq pc, [sp], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r9, sp, sl, lsl #5 │ │ │ │ + rsbeq pc, sp, r2, ror #19 │ │ │ │ + rsbeq r9, sp, lr, lsl #5 │ │ │ │ @ instruction: 0xffffdfed │ │ │ │ @ instruction: 0xffffde13 │ │ │ │ - rsbeq pc, sp, r0, lsr #19 │ │ │ │ - rsbeq r9, sp, ip, asr #4 │ │ │ │ - rsbeq pc, sp, r6, lsl #19 │ │ │ │ - rsbeq r9, sp, r2, lsr r2 │ │ │ │ + rsbeq pc, sp, r4, lsr #19 │ │ │ │ + rsbeq r9, sp, r0, asr r2 │ │ │ │ + rsbeq pc, sp, sl, lsl #19 │ │ │ │ + rsbeq r9, sp, r6, lsr r2 │ │ │ │ @ instruction: 0xffffd639 │ │ │ │ @ instruction: 0xffffd6db │ │ │ │ - rsbeq pc, sp, r8, asr #18 │ │ │ │ - strdeq r9, [sp], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq pc, sp, lr, lsr #18 │ │ │ │ - ldrdeq r9, [sp], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq pc, sp, ip, asr #18 │ │ │ │ + strdeq r9, [sp], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq pc, sp, r2, lsr r9 @ │ │ │ │ + ldrdeq r9, [sp], #-30 @ 0xffffffe2 @ │ │ │ │ andeq r0, r0, r9, ror r4 │ │ │ │ - rsbeq pc, sp, r2, lsl #18 │ │ │ │ - rsbeq r9, sp, lr, lsr #3 │ │ │ │ + rsbeq pc, sp, r6, lsl #18 │ │ │ │ + strhteq r9, [sp], #-18 @ 0xffffffee │ │ │ │ @ instruction: 0xfffff28b │ │ │ │ - ldrdeq pc, [sp], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r9, sp, ip, ror r1 │ │ │ │ - strhteq pc, [sp], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r9, sp, ip, asr r1 │ │ │ │ + ldrdeq pc, [sp], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r9, sp, r0, lsl #3 │ │ │ │ + strhteq pc, [sp], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r9, sp, r0, ror #2 │ │ │ │ @ instruction: 0xffffdfcf │ │ │ │ - rsbeq pc, sp, r4, lsl #17 │ │ │ │ - rsbeq r9, sp, r0, lsr r1 │ │ │ │ + rsbeq pc, sp, r8, lsl #17 │ │ │ │ + rsbeq r9, sp, r4, lsr r1 │ │ │ │ @ instruction: 0xffffdbab │ │ │ │ - rsbeq pc, sp, r8, asr r8 @ │ │ │ │ - rsbeq r9, sp, r4, lsl #2 │ │ │ │ + rsbeq pc, sp, ip, asr r8 @ │ │ │ │ + rsbeq r9, sp, r8, lsl #2 │ │ │ │ @ instruction: 0xfffff10d │ │ │ │ - rsbeq pc, sp, r4, lsr #16 │ │ │ │ - ldrdeq r9, [sp], #-0 @ │ │ │ │ + rsbeq pc, sp, r8, lsr #16 │ │ │ │ + ldrdeq r9, [sp], #-4 @ │ │ │ │ @ instruction: 0xffffe0b3 │ │ │ │ - strdeq pc, [sp], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r9, sp, r4, lsr #1 │ │ │ │ + strdeq pc, [sp], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r9, sp, r8, lsr #1 │ │ │ │ @ instruction: 0xfffff997 │ │ │ │ @ instruction: 0xfffff929 │ │ │ │ - strhteq pc, [sp], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r9, sp, r2, rrx │ │ │ │ + strhteq pc, [sp], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r9, sp, r6, rrx │ │ │ │ @ instruction: 0xffffd9c9 │ │ │ │ - rsbeq pc, sp, sl, lsl #15 │ │ │ │ - rsbeq r9, sp, r6, lsr r0 │ │ │ │ + rsbeq pc, sp, lr, lsl #15 │ │ │ │ + rsbeq r9, sp, sl, lsr r0 │ │ │ │ @ instruction: 0xfffff6c5 │ │ │ │ - rsbeq pc, sp, lr, asr r7 @ │ │ │ │ - rsbeq r9, sp, sl │ │ │ │ - rsbeq pc, sp, sl, lsr r6 @ │ │ │ │ - rsbeq r4, sp, r0, ror #18 │ │ │ │ - rsbeq pc, sp, r4, lsr #14 │ │ │ │ - ldrdeq r8, [sp], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq pc, sp, r2, ror #14 │ │ │ │ + rsbeq r9, sp, lr │ │ │ │ + rsbeq pc, sp, lr, lsr r6 @ │ │ │ │ + rsbeq r4, sp, r4, ror #18 │ │ │ │ + rsbeq pc, sp, r8, lsr #14 │ │ │ │ + ldrdeq r8, [sp], #-244 @ 0xffffff0c @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec641a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -256225,16 +256225,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf70a300c │ │ │ │ stmdami r5, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 11, cr15, cr12, cr10, {0} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq pc, sp, sl, ror #11 │ │ │ │ - mlseq sp, r6, lr, r8 │ │ │ │ + rsbeq pc, sp, lr, ror #11 │ │ │ │ + mlseq sp, sl, lr, r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 105ea40 │ │ │ │ blmi 105e874 │ │ │ │ @ instruction: 0x460f447a │ │ │ │ @@ -256295,22 +256295,22 @@ │ │ │ │ @ instruction: 0xf70a300c │ │ │ │ stmdami ip, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf70a4478 │ │ │ │ @ instruction: 0xe7c9fe33 │ │ │ │ b ff0cad04 │ │ │ │ rsbseq r1, r9, ip, lsl #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq sp, r0, r6, pc @ │ │ │ │ + mlseq sp, r4, r6, pc @ │ │ │ │ rsbseq r1, r9, r8, lsl #19 │ │ │ │ - rsbeq pc, sp, lr, lsl #10 │ │ │ │ - strhteq r8, [sp], #-218 @ 0xffffff26 │ │ │ │ - strdeq pc, [sp], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r8, sp, r0, lsr #27 │ │ │ │ - ldrdeq pc, [sp], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq pc, sp, r4, asr #11 │ │ │ │ + rsbeq pc, sp, r2, lsl r5 @ │ │ │ │ + strhteq r8, [sp], #-222 @ 0xffffff22 │ │ │ │ + strdeq pc, [sp], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r8, sp, r4, lsr #27 │ │ │ │ + ldrdeq pc, [sp], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq pc, sp, r8, asr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strmi fp, [r5], -r3, lsr #1 │ │ │ │ ldrteq pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r9, [r8], #-2348 @ 0xfffff6d4 │ │ │ │ @@ -256581,49 +256581,49 @@ │ │ │ │ @ instruction: 0xf04f4828 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fff4b18e │ │ │ │ @ instruction: 0xf704e6ee │ │ │ │ svclt 0x0000e884 │ │ │ │ ldrsbteq r1, [r9], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, sp, r8, ror #8 │ │ │ │ - rsbeq pc, sp, r6, ror #8 │ │ │ │ - strdeq pc, [sp], #-50 @ 0xffffffce @ │ │ │ │ - ldrdeq pc, [sp], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq pc, sp, lr, asr #7 │ │ │ │ - rsbeq pc, sp, r6, asr #7 │ │ │ │ - rsbeq pc, sp, ip, lsr #5 │ │ │ │ - rsbeq pc, sp, r4, lsl #5 │ │ │ │ - rsbeq r8, sp, lr, lsr #22 │ │ │ │ - rsbeq pc, sp, r2, lsr r2 @ │ │ │ │ - rsbeq pc, sp, lr, lsr r2 @ │ │ │ │ - rsbeq r8, sp, r8, ror #21 │ │ │ │ - rsbeq pc, sp, r2, lsr #4 │ │ │ │ - rsbeq r8, sp, lr, asr #21 │ │ │ │ + rsbeq pc, sp, ip, ror #8 │ │ │ │ + rsbeq pc, sp, sl, ror #8 │ │ │ │ + strdeq pc, [sp], #-54 @ 0xffffffca @ │ │ │ │ + ldrdeq pc, [sp], #-62 @ 0xffffffc2 @ │ │ │ │ + ldrdeq pc, [sp], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq pc, sp, sl, asr #7 │ │ │ │ + strhteq pc, [sp], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq pc, sp, r8, lsl #5 │ │ │ │ + rsbeq r8, sp, r2, lsr fp │ │ │ │ + rsbeq pc, sp, r6, lsr r2 @ │ │ │ │ + rsbeq pc, sp, r2, asr #4 │ │ │ │ + rsbeq r8, sp, ip, ror #21 │ │ │ │ + rsbeq pc, sp, r6, lsr #4 │ │ │ │ + ldrdeq r8, [sp], #-162 @ 0xffffff5e @ │ │ │ │ rsbseq r1, r9, r8, ror #12 │ │ │ │ - rsbeq pc, sp, sl, ror #3 │ │ │ │ - mlseq sp, r6, sl, r8 │ │ │ │ - strhteq pc, [sp], #-16 @ │ │ │ │ - rsbeq pc, sp, sl, asr #2 │ │ │ │ - rsbeq pc, sp, r4, ror r1 @ │ │ │ │ - rsbeq pc, sp, sl, asr #2 │ │ │ │ - rsbeq pc, sp, sl, lsl #2 │ │ │ │ - strhteq r8, [sp], #-150 @ 0xffffff6a │ │ │ │ - rsbeq pc, sp, ip, ror #1 │ │ │ │ - mlseq sp, r8, r9, r8 │ │ │ │ - ldrdeq pc, [sp], #-0 @ │ │ │ │ - strdeq pc, [sp], #-24 @ 0xffffffe8 @ │ │ │ │ - strhteq pc, [sp], #-0 @ │ │ │ │ - rsbeq pc, sp, r2, rrx │ │ │ │ - mlseq sp, r8, r0, pc @ │ │ │ │ - rsbeq r8, sp, r2, asr #18 │ │ │ │ - rsbeq pc, sp, lr, ror r0 @ │ │ │ │ - rsbeq r8, sp, r8, lsr #18 │ │ │ │ - rsbeq pc, sp, r4, rrx │ │ │ │ - rsbeq r8, sp, lr, lsl #18 │ │ │ │ + rsbeq pc, sp, lr, ror #3 │ │ │ │ + mlseq sp, sl, sl, r8 │ │ │ │ + strhteq pc, [sp], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq pc, sp, lr, asr #2 │ │ │ │ + rsbeq pc, sp, r8, ror r1 @ │ │ │ │ + rsbeq pc, sp, lr, asr #2 │ │ │ │ + rsbeq pc, sp, lr, lsl #2 │ │ │ │ + strhteq r8, [sp], #-154 @ 0xffffff66 │ │ │ │ + strdeq pc, [sp], #-0 @ │ │ │ │ + mlseq sp, ip, r9, r8 │ │ │ │ + ldrdeq pc, [sp], #-4 @ │ │ │ │ + strdeq pc, [sp], #-28 @ 0xffffffe4 @ │ │ │ │ + strhteq pc, [sp], #-4 @ │ │ │ │ + rsbeq pc, sp, r6, rrx │ │ │ │ + mlseq sp, ip, r0, pc @ │ │ │ │ + rsbeq r8, sp, r6, asr #18 │ │ │ │ + rsbeq pc, sp, r2, lsl #1 │ │ │ │ + rsbeq r8, sp, ip, lsr #18 │ │ │ │ + rsbeq pc, sp, r8, rrx │ │ │ │ + rsbeq r8, sp, r2, lsl r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ stcmi 0, cr11, [r0], #628 @ 0x274 │ │ │ │ stmiami r0!, {r1, r2, r9, sl, lr} │ │ │ │ svcls 0x0027447c │ │ │ │ @@ -256783,27 +256783,27 @@ │ │ │ │ ldmdami r2, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf70a4478 │ │ │ │ str pc, [r4, r3, ror #20]! │ │ │ │ cdp 7, 14, cr15, cr14, cr3, {0} │ │ │ │ ldrshteq r1, [r9], #-56 @ 0xffffffc8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, sp, r0, lsr #30 │ │ │ │ - strdeq lr, [sp], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq lr, sp, r0, lsl #29 │ │ │ │ - rsbeq r8, sp, ip, lsr #14 │ │ │ │ + rsbeq lr, sp, r4, lsr #30 │ │ │ │ + strdeq lr, [sp], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq lr, sp, r4, lsl #29 │ │ │ │ + rsbeq r8, sp, r0, lsr r7 │ │ │ │ rsbseq r1, r9, r4, asr #5 │ │ │ │ - rsbeq lr, sp, sl, lsl #28 │ │ │ │ - ldrdeq lr, [sp], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq lr, sp, lr, ror #27 │ │ │ │ - mlseq sp, r8, r6, r8 │ │ │ │ - rsbeq lr, sp, r6, ror #26 │ │ │ │ - rsbeq r8, sp, r2, lsl r6 │ │ │ │ - rsbeq lr, sp, sl, lsr sp │ │ │ │ - rsbeq r8, sp, r4, ror #11 │ │ │ │ + rsbeq lr, sp, lr, lsl #28 │ │ │ │ + rsbeq lr, sp, r0, ror #27 │ │ │ │ + strdeq lr, [sp], #-210 @ 0xffffff2e @ │ │ │ │ + mlseq sp, ip, r6, r8 │ │ │ │ + rsbeq lr, sp, sl, ror #26 │ │ │ │ + rsbeq r8, sp, r6, lsl r6 │ │ │ │ + rsbeq lr, sp, lr, lsr sp │ │ │ │ + rsbeq r8, sp, r8, ror #11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 10df324 │ │ │ │ blmi 10df158 │ │ │ │ @ instruction: 0x460f447a │ │ │ │ @@ -256866,24 +256866,24 @@ │ │ │ │ @ instruction: 0xf902f70a │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ @ instruction: 0xf9bef70a │ │ │ │ @ instruction: 0xf703e7d7 │ │ │ │ svclt 0x0000ee4a │ │ │ │ rsbseq r1, r9, r8, lsr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, sp, ip, lsr #27 │ │ │ │ + strhteq lr, [sp], #-208 @ 0xffffff30 │ │ │ │ ldrhteq r1, [r9], #-6 │ │ │ │ - rsbeq lr, sp, ip, lsr ip │ │ │ │ - rsbeq r8, sp, r8, ror #9 │ │ │ │ - rsbeq lr, sp, r4, lsr #24 │ │ │ │ - ldrdeq r8, [sp], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq lr, sp, sl, lsl #24 │ │ │ │ - strhteq r8, [sp], #-70 @ 0xffffffba │ │ │ │ - rsbeq lr, sp, ip, ror #23 │ │ │ │ - ldrdeq lr, [sp], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq lr, sp, r0, asr #24 │ │ │ │ + rsbeq r8, sp, ip, ror #9 │ │ │ │ + rsbeq lr, sp, r8, lsr #24 │ │ │ │ + ldrdeq r8, [sp], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq lr, sp, lr, lsl #24 │ │ │ │ + strhteq r8, [sp], #-74 @ 0xffffffb6 │ │ │ │ + strdeq lr, [sp], #-176 @ 0xffffff50 @ │ │ │ │ + ldrdeq lr, [sp], #-206 @ 0xffffff32 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x3181f890 │ │ │ │ @ instruction: 0x2181f891 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 73ae64 │ │ │ │ andseq pc, ip, #2 │ │ │ │ @ instruction: 0xf8d0bf08 │ │ │ │ @@ -257151,16 +257151,16 @@ │ │ │ │ vadd.i8 d20, d0, d6 │ │ │ │ ldrbtmi r3, [r8], #-266 @ 0xfffffef6 │ │ │ │ @ instruction: 0xf709300c │ │ │ │ stmdami r4, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7094478 │ │ │ │ @ instruction: 0xf06fff7f │ │ │ │ strb r0, [r1], r8 │ │ │ │ - rsbeq lr, sp, r2, ror #17 │ │ │ │ - strdeq lr, [sp], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq lr, sp, r6, ror #17 │ │ │ │ + rsbeq lr, sp, r0, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 349324 >::_M_default_append(unsigned int)@@Base+0xc6790> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r3, ip, lsl r6 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @@ -257252,18 +257252,18 @@ │ │ │ │ ldrbtmi r6, [r8], #-322 @ 0xfffffebe │ │ │ │ @ instruction: 0xf709300c │ │ │ │ stmdami r8, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ cdp2 7, 11, cr15, cr6, cr9, {0} │ │ │ │ svclt 0x0000e7e5 │ │ │ │ ... │ │ │ │ - rsbeq lr, sp, r6, lsr #15 │ │ │ │ - ldrdeq r7, [sp], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq lr, sp, r2, asr r7 │ │ │ │ - rsbeq r7, sp, sl, lsl #29 │ │ │ │ + rsbeq lr, sp, sl, lsr #15 │ │ │ │ + rsbeq r7, sp, r2, ror #29 │ │ │ │ + rsbeq lr, sp, r6, asr r7 │ │ │ │ + rsbeq r7, sp, lr, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec6520c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ sxtab16mi lr, ip, r8 │ │ │ │ @ instruction: 0x46624611 │ │ │ │ ldrsbtgt pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ @@ -257293,16 +257293,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 6, cr15, cr8, cr9, {0} │ │ │ │ strb r9, [r0, r1, lsl #22]! │ │ │ │ b ffdcbc98 │ │ │ │ ldrshteq r0, [r9], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, r9, r2, asr #19 │ │ │ │ - strhteq lr, [sp], #-102 @ 0xffffff9a │ │ │ │ - rsbeq r7, sp, lr, ror #27 │ │ │ │ + strhteq lr, [sp], #-106 @ 0xffffff96 │ │ │ │ + strdeq r7, [sp], #-210 @ 0xffffff2e @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec652a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt lr, r4, r4, ror r0 │ │ │ │ ldrsbtgt pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ ldrbtmi sl, [lr], #2818 @ 0xb02 │ │ │ │ @@ -257331,16 +257331,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 1, cr15, cr12, cr9, {0} │ │ │ │ strb r9, [r0, r1, lsl #22]! │ │ │ │ b feacbd30 │ │ │ │ rsbseq r0, r9, r6, asr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, r9, sl, lsr #18 │ │ │ │ - rsbeq lr, sp, lr, lsl r6 │ │ │ │ - rsbeq r7, sp, r6, asr sp │ │ │ │ + rsbeq lr, sp, r2, lsr #12 │ │ │ │ + rsbeq r7, sp, sl, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec65340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt lr, r4, r4, ror r0 │ │ │ │ ldrsbtgt pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ ldrbtmi sl, [lr], #2818 @ 0xb02 │ │ │ │ @@ -257369,16 +257369,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r0, #36] @ 0x24 │ │ │ │ strb r9, [r0, r1, lsl #22]! │ │ │ │ b 17cbdc8 │ │ │ │ ldrhteq r0, [r9], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x00790892 │ │ │ │ - rsbeq lr, sp, r6, lsl #11 │ │ │ │ - strhteq r7, [sp], #-206 @ 0xffffff32 │ │ │ │ + rsbeq lr, sp, sl, lsl #11 │ │ │ │ + rsbeq r7, sp, r2, asr #25 │ │ │ │ @ instruction: 0x305ef891 │ │ │ │ strle r0, [fp], #-1627 @ 0xfffff9a5 │ │ │ │ @ instruction: 0xf44f6dca │ │ │ │ vsubw.s8 q10, q8, d0 │ │ │ │ andsmi r0, r3, r0, lsl #7 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ @@ -257407,16 +257407,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf709300c │ │ │ │ stmdami r5, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [lr, #-36]! @ 0xffffffdc │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbeq lr, sp, r2, ror #9 │ │ │ │ - rsbeq r7, sp, sl, lsl ip │ │ │ │ + rsbeq lr, sp, r6, ror #9 │ │ │ │ + rsbeq r7, sp, lr, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec65470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ bcs 1dfa8c │ │ │ │ ldm pc, {r0, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ andseq pc, r3, #2 │ │ │ │ @@ -257474,18 +257474,18 @@ │ │ │ │ stmdami r8, {r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ tstpvc sp, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [sl], #-36 @ 0xffffffdc │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ ldc2l 7, cr15, [r6], #36 @ 0x24 │ │ │ │ svclt 0x0000e7f0 │ │ │ │ - rsbeq lr, sp, ip, ror #7 │ │ │ │ - rsbeq lr, sp, r6, lsr #8 │ │ │ │ - ldrdeq lr, [sp], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq lr, sp, sl, ror #7 │ │ │ │ + strdeq lr, [sp], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq lr, sp, sl, lsr #8 │ │ │ │ + ldrdeq lr, [sp], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq lr, sp, lr, ror #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ umulllt r6, r9, r4, r9 │ │ │ │ ldmdavs r1, {r3, r7, r9, sl, lr} │ │ │ │ strmi r2, [r7], -r0, lsl #24 │ │ │ │ @@ -257572,20 +257572,20 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcc pc, [r4], #-136 @ 0xffffff78 │ │ │ │ svclt 0x00d82b00 │ │ │ │ @ instruction: 0xf73f2401 │ │ │ │ strtmi sl, [r0], -pc, ror #30 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq lr, sp, r4, ror #5 │ │ │ │ - rsbeq r7, sp, ip, lsl sl │ │ │ │ - mlseq sp, sl, r2, lr │ │ │ │ - ldrdeq r7, [sp], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq lr, sp, r6, ror #4 │ │ │ │ - mlseq sp, lr, r9, r7 │ │ │ │ + rsbeq lr, sp, r8, ror #5 │ │ │ │ + rsbeq r7, sp, r0, lsr #20 │ │ │ │ + mlseq sp, lr, r2, lr │ │ │ │ + ldrdeq r7, [sp], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq lr, sp, sl, ror #4 │ │ │ │ + rsbeq r7, sp, r2, lsr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec65714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r7], -r8, ror #31 │ │ │ │ vsubhn.i64 d20, , q4 │ │ │ │ stmdavs r4, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtle r3, [r3], #-3073 @ 0xfffff3ff │ │ │ │ @@ -257605,16 +257605,16 @@ │ │ │ │ @ instruction: 0xf709300c │ │ │ │ stmdami r6, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx ffe4c192 │ │ │ │ ldcllt 6, cr4, [r8, #160]! @ 0xa0 │ │ │ │ strtmi r2, [r8], -r1, lsl #10 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, sp, lr, asr #3 │ │ │ │ - rsbeq r7, sp, r6, lsl #18 │ │ │ │ + ldrdeq lr, [sp], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r7, sp, sl, lsl #18 │ │ │ │ bvs 17a85b0 │ │ │ │ movwcs fp, #4370 @ 0x1112 │ │ │ │ @ instruction: 0x47704618 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec65794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @@ -257659,18 +257659,18 @@ │ │ │ │ stmdbls r5, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf7094478 │ │ │ │ blls 28d46c >::_M_default_append(unsigned int)@@Base+0xa8d8> │ │ │ │ svclt 0x0000e7d5 │ │ │ │ @ instruction: 0xfffff50d │ │ │ │ @ instruction: 0xfffff4c3 │ │ │ │ @ instruction: 0xfffff4b9 │ │ │ │ - rsbeq lr, sp, lr, asr #2 │ │ │ │ - rsbeq r7, sp, r6, lsl #17 │ │ │ │ - strdeq lr, [sp], #-12 @ │ │ │ │ - rsbeq r7, sp, r4, lsr r8 │ │ │ │ + rsbeq lr, sp, r2, asr r1 │ │ │ │ + rsbeq r7, sp, sl, lsl #17 │ │ │ │ + rsbeq lr, sp, r0, lsl #2 │ │ │ │ + rsbeq r7, sp, r8, lsr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c9b20 >::_M_default_append(unsigned int)@@Base+0x46f8c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq d4c9a4 │ │ │ │ ldcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ @ instruction: 0xf8df461f │ │ │ │ @@ -258294,38 +258294,38 @@ │ │ │ │ @ instruction: 0xf8439b1a │ │ │ │ @ instruction: 0xf8da0026 │ │ │ │ strb r3, [r0, r0]! │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, r9, r4, lsl #7 │ │ │ │ - mlseq sp, r6, r0, lr │ │ │ │ - strhteq r8, [sp], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq sp, sp, r2, lsr #29 │ │ │ │ - ldrdeq r7, [sp], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r5, sp, sl, lsl r1 │ │ │ │ - strdeq sl, [sp], #-208 @ 0xffffff30 @ │ │ │ │ - strdeq r5, [sp], #-0 @ │ │ │ │ - rsbeq sp, sp, sl, lsl #28 │ │ │ │ - rsbeq r7, sp, r0, lsl #31 │ │ │ │ - rsbeq sp, sp, r0, lsr #23 │ │ │ │ - ldrdeq r7, [sp], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq sp, sp, r2, ror #23 │ │ │ │ - rsbeq sl, sp, ip, lsr fp │ │ │ │ - rsbeq r4, sp, r4, lsr lr │ │ │ │ - rsbeq r7, sp, r4, lsr #29 │ │ │ │ + mlseq sp, sl, r0, lr │ │ │ │ + rsbeq r8, sp, r2, asr #5 │ │ │ │ + rsbeq sp, sp, r6, lsr #29 │ │ │ │ + ldrdeq r7, [sp], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r5, sp, lr, lsl r1 │ │ │ │ + strdeq sl, [sp], #-212 @ 0xffffff2c @ │ │ │ │ + strdeq r5, [sp], #-4 @ │ │ │ │ + rsbeq sp, sp, lr, lsl #28 │ │ │ │ + rsbeq r7, sp, r4, lsl #31 │ │ │ │ + rsbeq sp, sp, r4, lsr #23 │ │ │ │ + ldrdeq r7, [sp], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq sp, sp, r6, ror #23 │ │ │ │ + rsbeq sl, sp, r0, asr #22 │ │ │ │ + rsbeq r4, sp, r8, lsr lr │ │ │ │ + rsbeq r7, sp, r8, lsr #29 │ │ │ │ ldrshteq pc, [r8], #-220 @ 0xffffff24 @ │ │ │ │ - ldrdeq sp, [sp], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r7, sp, r4, lsl r2 │ │ │ │ - mlseq sp, lr, sp, r4 │ │ │ │ - rsbeq sl, sp, r6, lsl #21 │ │ │ │ - rsbeq sp, sp, r8, ror sl │ │ │ │ - rsbeq sp, sp, ip, lsr #19 │ │ │ │ - rsbeq sl, sp, ip, asr #16 │ │ │ │ - rsbeq sp, sp, r0, lsl #17 │ │ │ │ + rsbeq sp, sp, r2, ror #21 │ │ │ │ + rsbeq r7, sp, r8, lsl r2 │ │ │ │ + rsbeq r4, sp, r2, lsr #27 │ │ │ │ + rsbeq sl, sp, sl, lsl #21 │ │ │ │ + rsbeq sp, sp, ip, ror sl │ │ │ │ + strhteq sp, [sp], #-144 @ 0xffffff70 │ │ │ │ + rsbeq sl, sp, r0, asr r8 │ │ │ │ + rsbeq sp, sp, r4, lsl #17 │ │ │ │ ldrne pc, [r0, #-2269] @ 0xfffff723 │ │ │ │ tstls sl, r0, lsr #12 │ │ │ │ strne pc, [ip, #-2269] @ 0xfffff723 │ │ │ │ @ instruction: 0xf8dd9109 │ │ │ │ tstls r8, r8, lsl #10 │ │ │ │ strne pc, [r0, #-2269] @ 0xfffff723 │ │ │ │ @ instruction: 0xf8dd9106 │ │ │ │ @@ -258551,22 +258551,22 @@ │ │ │ │ movweq lr, #23395 @ 0x5b63 │ │ │ │ tstmi sp, #3358720 @ 0x334000 │ │ │ │ subsvs r9, r1, pc, lsl fp │ │ │ │ ldrdhi pc, [r0], -r3 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq sp, sp, sl, lsr r6 │ │ │ │ - rsbeq r6, sp, r2, ror sp │ │ │ │ - rsbeq sp, sp, r2, ror r5 │ │ │ │ - rsbeq r6, sp, sl, lsr #25 │ │ │ │ - rsbeq sp, sp, r6, lsl r6 │ │ │ │ - rsbeq sp, sp, sl, ror #10 │ │ │ │ - ldrdeq sp, [sp], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r6, sp, ip, lsl #22 │ │ │ │ + rsbeq sp, sp, lr, lsr r6 │ │ │ │ + rsbeq r6, sp, r6, ror sp │ │ │ │ + rsbeq sp, sp, r6, ror r5 │ │ │ │ + rsbeq r6, sp, lr, lsr #25 │ │ │ │ + rsbeq sp, sp, sl, lsl r6 │ │ │ │ + rsbeq sp, sp, lr, ror #10 │ │ │ │ + ldrdeq sp, [sp], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r6, sp, r0, lsl fp │ │ │ │ @ instruction: 0xf8dd4652 │ │ │ │ ldrbmi sl, [ip], -r0, asr #32 │ │ │ │ @ instruction: 0xf8dd46c3 │ │ │ │ @ instruction: 0x46201510 │ │ │ │ @ instruction: 0xf8dd910d │ │ │ │ tstls ip, ip, lsl #10 │ │ │ │ strne pc, [r8, #-2269] @ 0xfffff723 │ │ │ │ @@ -258819,47 +258819,47 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9bcf708 │ │ │ │ ldrbmi r4, [r9], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7084478 │ │ │ │ @ instruction: 0xf7fffa77 │ │ │ │ svclt 0x0000b9d1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - rsbeq sp, sp, r2, ror #4 │ │ │ │ - mlseq sp, sl, r9, r6 │ │ │ │ - rsbeq sp, sp, r2, lsr #2 │ │ │ │ - rsbeq r6, sp, sl, asr r8 │ │ │ │ - rsbeq sp, sp, r8, ror r1 │ │ │ │ - rsbeq r7, sp, r8, lsr #8 │ │ │ │ - rsbeq sp, sp, lr, lsl #2 │ │ │ │ - rsbeq r4, sp, r4, ror r3 │ │ │ │ - rsbeq r7, sp, r2, ror #7 │ │ │ │ - rsbeq sp, sp, r8, asr #1 │ │ │ │ - rsbeq r4, sp, ip, lsl r3 │ │ │ │ - rsbeq r7, sp, lr, lsl #7 │ │ │ │ - rsbeq sp, sp, lr │ │ │ │ - rsbeq r6, sp, r6, asr #14 │ │ │ │ - strdeq ip, [sp], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r6, sp, sl, lsr #14 │ │ │ │ - ldrdeq ip, [sp], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r6, sp, sl, lsl #14 │ │ │ │ - strhteq ip, [sp], #-246 @ 0xffffff0a │ │ │ │ - rsbeq r6, sp, ip, ror #13 │ │ │ │ - mlseq sp, r6, pc, ip @ │ │ │ │ - rsbeq r6, sp, lr, asr #13 │ │ │ │ - rsbeq ip, sp, sl, ror pc │ │ │ │ - strhteq r6, [sp], #-98 @ 0xffffff9e │ │ │ │ - rsbeq ip, sp, ip, asr pc │ │ │ │ - mlseq sp, r4, r6, r6 │ │ │ │ - rsbeq ip, sp, r2, asr #30 │ │ │ │ - rsbeq r6, sp, r8, ror r6 │ │ │ │ - rsbeq ip, sp, r4, lsl #31 │ │ │ │ - rsbeq r4, sp, ip, ror #3 │ │ │ │ - rsbeq r7, sp, r6, asr r2 │ │ │ │ - ldrdeq ip, [sp], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r6, sp, ip, lsl #12 │ │ │ │ + rsbeq sp, sp, r6, ror #4 │ │ │ │ + mlseq sp, lr, r9, r6 │ │ │ │ + rsbeq sp, sp, r6, lsr #2 │ │ │ │ + rsbeq r6, sp, lr, asr r8 │ │ │ │ + rsbeq sp, sp, ip, ror r1 │ │ │ │ + rsbeq r7, sp, ip, lsr #8 │ │ │ │ + rsbeq sp, sp, r2, lsl r1 │ │ │ │ + rsbeq r4, sp, r8, ror r3 │ │ │ │ + rsbeq r7, sp, r6, ror #7 │ │ │ │ + rsbeq sp, sp, ip, asr #1 │ │ │ │ + rsbeq r4, sp, r0, lsr #6 │ │ │ │ + mlseq sp, r2, r3, r7 │ │ │ │ + rsbeq sp, sp, r2, lsl r0 │ │ │ │ + rsbeq r6, sp, sl, asr #14 │ │ │ │ + strdeq ip, [sp], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r6, sp, lr, lsr #14 │ │ │ │ + ldrdeq ip, [sp], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r6, sp, lr, lsl #14 │ │ │ │ + strhteq ip, [sp], #-250 @ 0xffffff06 │ │ │ │ + strdeq r6, [sp], #-96 @ 0xffffffa0 @ │ │ │ │ + mlseq sp, sl, pc, ip @ │ │ │ │ + ldrdeq r6, [sp], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq ip, sp, lr, ror pc │ │ │ │ + strhteq r6, [sp], #-102 @ 0xffffff9a │ │ │ │ + rsbeq ip, sp, r0, ror #30 │ │ │ │ + mlseq sp, r8, r6, r6 │ │ │ │ + rsbeq ip, sp, r6, asr #30 │ │ │ │ + rsbeq r6, sp, ip, ror r6 │ │ │ │ + rsbeq ip, sp, r8, lsl #31 │ │ │ │ + strdeq r4, [sp], #-16 @ │ │ │ │ + rsbeq r7, sp, sl, asr r2 │ │ │ │ + ldrdeq ip, [sp], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r6, sp, r0, lsl r6 │ │ │ │ ldmdami r3!, {r0, r1, r7, r9, sl, lr} │ │ │ │ orrscc pc, r9, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf968f708 │ │ │ │ @ instruction: 0x46594830 │ │ │ │ @ instruction: 0xf7084478 │ │ │ │ @ instruction: 0xf7fffa23 │ │ │ │ @@ -258904,29 +258904,29 @@ │ │ │ │ vst2.8 {d20-d21}, [pc :64], r3 │ │ │ │ ldrbtmi r6, [r8], #-325 @ 0xfffffebb │ │ │ │ @ instruction: 0xf708300c │ │ │ │ ldmdami r1, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf9caf708 │ │ │ │ stmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbeq ip, sp, ip, lsr #28 │ │ │ │ - rsbeq r6, sp, r4, ror #10 │ │ │ │ - rsbeq ip, sp, r8, lsr #29 │ │ │ │ - rsbeq ip, sp, ip, lsl #28 │ │ │ │ - rsbeq r6, sp, r2, asr #10 │ │ │ │ - strdeq ip, [sp], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r6, sp, r8, lsr #10 │ │ │ │ - ldrdeq ip, [sp], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r6, sp, sl, lsl #10 │ │ │ │ - strhteq ip, [sp], #-214 @ 0xffffff2a │ │ │ │ - rsbeq r6, sp, lr, ror #9 │ │ │ │ - mlseq sp, ip, sp, ip │ │ │ │ - ldrdeq r6, [sp], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq ip, sp, sl, ror sp │ │ │ │ - strhteq r6, [sp], #-66 @ 0xffffffbe │ │ │ │ + rsbeq ip, sp, r0, lsr lr │ │ │ │ + rsbeq r6, sp, r8, ror #10 │ │ │ │ + rsbeq ip, sp, ip, lsr #29 │ │ │ │ + rsbeq ip, sp, r0, lsl lr │ │ │ │ + rsbeq r6, sp, r6, asr #10 │ │ │ │ + strdeq ip, [sp], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r6, sp, ip, lsr #10 │ │ │ │ + ldrdeq ip, [sp], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r6, sp, lr, lsl #10 │ │ │ │ + strhteq ip, [sp], #-218 @ 0xffffff26 │ │ │ │ + strdeq r6, [sp], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq ip, sp, r0, lsr #27 │ │ │ │ + ldrdeq r6, [sp], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq ip, sp, lr, ror sp │ │ │ │ + strhteq r6, [sp], #-70 @ 0xffffffba │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 24aec0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq f4dd44 │ │ │ │ ldcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ stmib sp, {r0, r2, r3, r8, fp, sp, lr}^ │ │ │ │ @@ -259256,23 +259256,23 @@ │ │ │ │ @ instruction: 0xf47f2e00 │ │ │ │ strb sl, [sl], -r1, asr #28 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq lr, r8, sl, ror #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, r8, sl, lsr #31 │ │ │ │ - mlseq sp, r4, ip, ip │ │ │ │ - rsbeq ip, sp, ip, asr #25 │ │ │ │ - strhteq ip, [sp], #-200 @ 0xffffff38 │ │ │ │ - rsbeq ip, sp, r8, asr #23 │ │ │ │ - rsbeq ip, sp, r2, lsr #23 │ │ │ │ - strhteq ip, [sp], #-146 @ 0xffffff6e │ │ │ │ - rsbeq r6, sp, sl, ror #1 │ │ │ │ - rsbeq ip, sp, r8, lsl #17 │ │ │ │ - rsbeq r5, sp, r0, asr #31 │ │ │ │ + mlseq sp, r8, ip, ip │ │ │ │ + ldrdeq ip, [sp], #-192 @ 0xffffff40 @ │ │ │ │ + strhteq ip, [sp], #-204 @ 0xffffff34 │ │ │ │ + rsbeq ip, sp, ip, asr #23 │ │ │ │ + rsbeq ip, sp, r6, lsr #23 │ │ │ │ + strhteq ip, [sp], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r6, sp, lr, ror #1 │ │ │ │ + rsbeq ip, sp, ip, lsl #17 │ │ │ │ + rsbeq r5, sp, r4, asr #31 │ │ │ │ blvc 1cb3b4 │ │ │ │ bleq ff30ba44 │ │ │ │ blvc ff00b5f4 │ │ │ │ blhi 130ba3c │ │ │ │ blx 54bb44 │ │ │ │ strbmi sp, [ip, #-2145] @ 0xfffff79f │ │ │ │ ssatmi sp, #3, r9, asr #0 │ │ │ │ @@ -259456,55 +259456,55 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf707300c │ │ │ │ ldmdami fp, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7074478 │ │ │ │ @ instruction: 0xe7b1fd79 │ │ │ │ ... │ │ │ │ - rsbeq ip, sp, r8, asr #17 │ │ │ │ - mlseq sp, lr, r6, ip │ │ │ │ - ldrdeq r5, [sp], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq ip, sp, r2, lsl #13 │ │ │ │ - strhteq r5, [sp], #-218 @ 0xffffff26 │ │ │ │ - rsbeq ip, sp, r8, ror #12 │ │ │ │ - mlseq sp, ip, sp, r5 │ │ │ │ - rsbeq ip, sp, r8, asr #12 │ │ │ │ - rsbeq r5, sp, r0, lsl #27 │ │ │ │ - rsbeq ip, sp, r6, lsl r6 │ │ │ │ - rsbeq r5, sp, lr, asr #26 │ │ │ │ - rsbeq ip, sp, r6, lsr #11 │ │ │ │ - ldrdeq r5, [sp], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq ip, sp, ip, lsl #11 │ │ │ │ - rsbeq r5, sp, r4, asr #25 │ │ │ │ - rsbeq ip, sp, r4, ror r5 │ │ │ │ - rsbeq r5, sp, sl, lsr #25 │ │ │ │ - rsbeq ip, sp, r8, lsr #10 │ │ │ │ - rsbeq r5, sp, r0, ror #24 │ │ │ │ - rsbeq ip, sp, lr, lsl #10 │ │ │ │ - rsbeq r5, sp, r6, asr #24 │ │ │ │ - ldrdeq ip, [sp], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r5, sp, r0, lsl ip │ │ │ │ + rsbeq ip, sp, ip, asr #17 │ │ │ │ + rsbeq ip, sp, r2, lsr #13 │ │ │ │ + ldrdeq r5, [sp], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq ip, sp, r6, lsl #13 │ │ │ │ + strhteq r5, [sp], #-222 @ 0xffffff22 │ │ │ │ + rsbeq ip, sp, ip, ror #12 │ │ │ │ + rsbeq r5, sp, r0, lsr #27 │ │ │ │ + rsbeq ip, sp, ip, asr #12 │ │ │ │ + rsbeq r5, sp, r4, lsl #27 │ │ │ │ + rsbeq ip, sp, sl, lsl r6 │ │ │ │ + rsbeq r5, sp, r2, asr sp │ │ │ │ + rsbeq ip, sp, sl, lsr #11 │ │ │ │ + rsbeq r5, sp, r2, ror #25 │ │ │ │ + mlseq sp, r0, r5, ip │ │ │ │ + rsbeq r5, sp, r8, asr #25 │ │ │ │ + rsbeq ip, sp, r8, ror r5 │ │ │ │ + rsbeq r5, sp, lr, lsr #25 │ │ │ │ + rsbeq ip, sp, ip, lsr #10 │ │ │ │ + rsbeq r5, sp, r4, ror #24 │ │ │ │ + rsbeq ip, sp, r2, lsl r5 │ │ │ │ + rsbeq r5, sp, sl, asr #24 │ │ │ │ + ldrdeq ip, [sp], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r5, sp, r4, lsl ip │ │ │ │ @ instruction: 0xf641480d │ │ │ │ ldrbtmi r2, [r8], #-382 @ 0xfffffe82 │ │ │ │ @ instruction: 0xf707300c │ │ │ │ stmdami fp, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ ldc2 7, cr15, [sl, #-28]! @ 0xffffffe4 │ │ │ │ bllt ff08e2e0 │ │ │ │ @ instruction: 0xf6414808 │ │ │ │ ldrbtmi r2, [r8], #-406 @ 0xfffffe6a │ │ │ │ @ instruction: 0xf707300c │ │ │ │ stmdami r6, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ stc2 7, cr15, [ip, #-28]! @ 0xffffffe4 │ │ │ │ bllt fed0e2fc │ │ │ │ - rsbeq ip, sp, sl, asr r4 │ │ │ │ - mlseq sp, r2, fp, r5 │ │ │ │ - rsbeq ip, sp, lr, lsr r4 │ │ │ │ - rsbeq r5, sp, r6, ror fp │ │ │ │ + rsbeq ip, sp, lr, asr r4 │ │ │ │ + mlseq sp, r6, fp, r5 │ │ │ │ + rsbeq ip, sp, r2, asr #8 │ │ │ │ + rsbeq r5, sp, sl, ror fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1f4e650 │ │ │ │ stclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df4693 │ │ │ │ ldrmi r2, [ip], -r4, ror #8 │ │ │ │ @@ -259785,48 +259785,48 @@ │ │ │ │ blx cce394 │ │ │ │ ldrbmi r4, [r9], -r7, lsr #16 │ │ │ │ @ instruction: 0xf7074478 │ │ │ │ ldrb pc, [pc], -r9, ror #21 @ │ │ │ │ ... │ │ │ │ ldrsbteq lr, [r8], #-110 @ 0xffffff92 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, sp, r6, asr r4 │ │ │ │ + rsbeq ip, sp, sl, asr r4 │ │ │ │ rsbseq lr, r8, lr, lsr #13 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - rsbeq ip, sp, r8, lsl #7 │ │ │ │ + rsbeq ip, sp, ip, lsl #7 │ │ │ │ rsbseq lr, r8, r8, asr #11 │ │ │ │ - rsbeq ip, sp, r4, asr #7 │ │ │ │ - rsbeq ip, sp, ip, lsr r2 │ │ │ │ - rsbeq r5, sp, r4, ror r9 │ │ │ │ - rsbeq ip, sp, sl, lsl #4 │ │ │ │ - rsbeq r5, sp, r2, asr #18 │ │ │ │ - rsbeq ip, sp, r2, asr #6 │ │ │ │ - rsbeq ip, sp, r6, asr r3 │ │ │ │ - rsbeq ip, sp, r6, asr #3 │ │ │ │ - strdeq r5, [sp], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq ip, sp, ip, lsr #3 │ │ │ │ - rsbeq r5, sp, r4, ror #17 │ │ │ │ - rsbeq ip, sp, r4, lsr r3 │ │ │ │ - rsbeq ip, sp, ip, ror r1 │ │ │ │ - strhteq r5, [sp], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r8, r0, r8, lsr #31 │ │ │ │ - strdeq ip, [sp], #-8 @ │ │ │ │ - rsbeq r5, sp, r0, lsr r8 │ │ │ │ - mlseq sp, r8, r0, ip │ │ │ │ - ldrdeq r5, [sp], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq ip, sp, lr, ror r0 │ │ │ │ - strhteq r5, [sp], #-116 @ 0xffffff8c │ │ │ │ - rsbeq ip, sp, r0, rrx │ │ │ │ - mlseq sp, r6, r7, r5 │ │ │ │ - rsbeq ip, sp, r4, asr #32 │ │ │ │ - rsbeq r5, sp, ip, ror r7 │ │ │ │ - rsbeq ip, sp, r2 │ │ │ │ - rsbeq r5, sp, sl, lsr r7 │ │ │ │ - strhteq fp, [sp], #-248 @ 0xffffff08 │ │ │ │ - strdeq r5, [sp], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq ip, sp, r8, asr #7 │ │ │ │ + rsbeq ip, sp, r0, asr #4 │ │ │ │ + rsbeq r5, sp, r8, ror r9 │ │ │ │ + rsbeq ip, sp, lr, lsl #4 │ │ │ │ + rsbeq r5, sp, r6, asr #18 │ │ │ │ + rsbeq ip, sp, r6, asr #6 │ │ │ │ + rsbeq ip, sp, sl, asr r3 │ │ │ │ + rsbeq ip, sp, sl, asr #3 │ │ │ │ + rsbeq r5, sp, r2, lsl #18 │ │ │ │ + strhteq ip, [sp], #-16 │ │ │ │ + rsbeq r5, sp, r8, ror #17 │ │ │ │ + rsbeq ip, sp, r8, lsr r3 │ │ │ │ + rsbeq ip, sp, r0, lsl #3 │ │ │ │ + strhteq r5, [sp], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r8, r0, ip, lsr #31 │ │ │ │ + strdeq ip, [sp], #-12 @ │ │ │ │ + rsbeq r5, sp, r4, lsr r8 │ │ │ │ + mlseq sp, ip, r0, ip │ │ │ │ + ldrdeq r5, [sp], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq ip, sp, r2, lsl #1 │ │ │ │ + strhteq r5, [sp], #-120 @ 0xffffff88 │ │ │ │ + rsbeq ip, sp, r4, rrx │ │ │ │ + mlseq sp, sl, r7, r5 │ │ │ │ + rsbeq ip, sp, r8, asr #32 │ │ │ │ + rsbeq r5, sp, r0, lsl #15 │ │ │ │ + rsbeq ip, sp, r6 │ │ │ │ + rsbeq r5, sp, lr, lsr r7 │ │ │ │ + strhteq fp, [sp], #-252 @ 0xffffff04 │ │ │ │ + strdeq r5, [sp], #-100 @ 0xffffff9c @ │ │ │ │ @ instruction: 0xf8d99a11 │ │ │ │ @ instruction: 0xf8da0014 │ │ │ │ vhadd.u d17, d9, d0 │ │ │ │ strmi pc, [r3], r7, lsl #26 │ │ │ │ eorle r2, sp, r1, lsl #16 │ │ │ │ @ instruction: 0xf6404832 │ │ │ │ ldrbtmi r0, [r8], #-377 @ 0xfffffe87 │ │ │ │ @@ -259875,24 +259875,24 @@ │ │ │ │ stmdami lr, {r0, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ cmnpeq sp, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf972f707 │ │ │ │ ldrbmi r4, [r9], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7074478 │ │ │ │ str pc, [r3, #2605]! @ 0xa2d │ │ │ │ - strdeq fp, [sp], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r5, sp, sl, lsr #12 │ │ │ │ - ldrdeq fp, [sp], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r5, sp, r0, lsl r6 │ │ │ │ - rsbeq fp, sp, r8, lsl #29 │ │ │ │ - rsbeq r5, sp, r0, asr #11 │ │ │ │ - rsbeq fp, sp, sl, ror #28 │ │ │ │ - rsbeq r5, sp, r2, lsr #11 │ │ │ │ - rsbeq fp, sp, r0, asr #28 │ │ │ │ - rsbeq r5, sp, r8, ror r5 │ │ │ │ + strdeq fp, [sp], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r5, sp, lr, lsr #12 │ │ │ │ + ldrdeq fp, [sp], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r5, sp, r4, lsl r6 │ │ │ │ + rsbeq fp, sp, ip, lsl #29 │ │ │ │ + rsbeq r5, sp, r4, asr #11 │ │ │ │ + rsbeq fp, sp, lr, ror #28 │ │ │ │ + rsbeq r5, sp, r6, lsr #11 │ │ │ │ + rsbeq fp, sp, r4, asr #28 │ │ │ │ + rsbeq r5, sp, ip, ror r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, r3, ror fp │ │ │ │ strmi r6, [lr], -ip, asr #17 │ │ │ │ @ instruction: 0x4605447b │ │ │ │ @@ -260006,22 +260006,22 @@ │ │ │ │ @ instruction: 0xf707300c │ │ │ │ stmdami ip, {r0, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7074478 │ │ │ │ @ instruction: 0xf04ff92b │ │ │ │ @ instruction: 0xe79533ff │ │ │ │ ldrsbteq lr, [r8], #-4 │ │ │ │ - strhteq fp, [sp], #-218 @ 0xffffff26 │ │ │ │ - rsbeq fp, sp, r8, ror #25 │ │ │ │ - rsbeq r5, sp, r0, lsr #8 │ │ │ │ - strhteq fp, [sp], #-198 @ 0xffffff3a │ │ │ │ - rsbeq r5, sp, lr, ror #7 │ │ │ │ + strhteq fp, [sp], #-222 @ 0xffffff22 │ │ │ │ + rsbeq fp, sp, ip, ror #25 │ │ │ │ + rsbeq r5, sp, r4, lsr #8 │ │ │ │ + strhteq fp, [sp], #-202 @ 0xffffff36 │ │ │ │ + strdeq r5, [sp], #-50 @ 0xffffffce @ │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - rsbeq fp, sp, lr, lsr ip │ │ │ │ - rsbeq r5, sp, r4, ror r3 │ │ │ │ + rsbeq fp, sp, r2, asr #24 │ │ │ │ + rsbeq r5, sp, r8, ror r3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r4, r4, lsl r6 │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ @ instruction: 0xf2e3469a │ │ │ │ @@ -260251,36 +260251,36 @@ │ │ │ │ ldmdami sl, {r0, r1, r3, r4, r7, r9, sl, sp, lr, pc} │ │ │ │ orrspl pc, lr, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 8, cr15, cr2, cr6, {0} │ │ │ │ @ instruction: 0x46214817 │ │ │ │ @ instruction: 0xf7064478 │ │ │ │ @ instruction: 0xe68eff3d │ │ │ │ - ldrdeq fp, [sp], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq fp, sp, r0, asr #22 │ │ │ │ - rsbeq r5, sp, r8, ror r2 │ │ │ │ - rsbeq fp, sp, r8, lsr #22 │ │ │ │ - rsbeq r5, sp, r0, ror #4 │ │ │ │ - strdeq fp, [sp], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq fp, sp, r6, lsl #20 │ │ │ │ - rsbeq r5, sp, lr, lsr r1 │ │ │ │ - rsbeq fp, sp, r2, lsr #20 │ │ │ │ - rsbeq fp, sp, r2, asr #18 │ │ │ │ - rsbeq r5, sp, sl, ror r0 │ │ │ │ - rsbeq fp, sp, ip, asr r9 │ │ │ │ - rsbeq fp, sp, r8, asr #17 │ │ │ │ - rsbeq r5, sp, r0 │ │ │ │ - rsbeq fp, sp, lr, lsr #17 │ │ │ │ - rsbeq r4, sp, r6, ror #31 │ │ │ │ - mlseq sp, r4, r8, fp │ │ │ │ - rsbeq r4, sp, ip, asr #31 │ │ │ │ - rsbeq fp, sp, sl, ror r8 │ │ │ │ - strhteq r4, [sp], #-242 @ 0xffffff0e │ │ │ │ - rsbeq fp, sp, r0, ror #16 │ │ │ │ - mlseq sp, r8, pc, r4 @ │ │ │ │ + rsbeq fp, sp, r0, ror #23 │ │ │ │ + rsbeq fp, sp, r4, asr #22 │ │ │ │ + rsbeq r5, sp, ip, ror r2 │ │ │ │ + rsbeq fp, sp, ip, lsr #22 │ │ │ │ + rsbeq r5, sp, r4, ror #4 │ │ │ │ + rsbeq fp, sp, r2, lsl #22 │ │ │ │ + rsbeq fp, sp, sl, lsl #20 │ │ │ │ + rsbeq r5, sp, r2, asr #2 │ │ │ │ + rsbeq fp, sp, r6, lsr #20 │ │ │ │ + rsbeq fp, sp, r6, asr #18 │ │ │ │ + rsbeq r5, sp, lr, ror r0 │ │ │ │ + rsbeq fp, sp, r0, ror #18 │ │ │ │ + rsbeq fp, sp, ip, asr #17 │ │ │ │ + rsbeq r5, sp, r4 │ │ │ │ + strhteq fp, [sp], #-130 @ 0xffffff7e │ │ │ │ + rsbeq r4, sp, sl, ror #31 │ │ │ │ + mlseq sp, r8, r8, fp │ │ │ │ + ldrdeq r4, [sp], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq fp, sp, lr, ror r8 │ │ │ │ + strhteq r4, [sp], #-246 @ 0xffffff0a │ │ │ │ + rsbeq fp, sp, r4, ror #16 │ │ │ │ + mlseq sp, ip, pc, r4 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8dd4698 │ │ │ │ @@ -260433,15 +260433,15 @@ │ │ │ │ orrsvs r0, ip, ip │ │ │ │ stc2l 3, cr15, [ip], #480 @ 0x1e0 │ │ │ │ tstvs ip, r4, lsl #22 │ │ │ │ @ instruction: 0xf700e7c1 │ │ │ │ svclt 0x0000ea64 │ │ │ │ rsbseq sp, r8, r2, lsl #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, sp, lr, asr r6 │ │ │ │ + rsbeq fp, sp, r2, ror #12 │ │ │ │ @ instruction: 0x0078d89a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1cc67c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ bmi ffda2a24 │ │ │ │ @@ -260684,35 +260684,35 @@ │ │ │ │ svclt 0x0000e77a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq sp, r8, r8, lsr r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq fp, [sp], #-86 @ 0xffffffaa │ │ │ │ - rsbeq fp, sp, sl, lsr #13 │ │ │ │ - rsbeq fp, sp, ip, lsl #13 │ │ │ │ - rsbeq fp, sp, sl, asr r6 │ │ │ │ - rsbeq fp, sp, r6, lsr #8 │ │ │ │ - rsbeq r4, sp, lr, asr fp │ │ │ │ - rsbeq fp, sp, ip, lsl #8 │ │ │ │ - rsbeq r4, sp, r4, asr #22 │ │ │ │ + strhteq fp, [sp], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq fp, sp, lr, lsr #13 │ │ │ │ + mlseq sp, r0, r6, fp │ │ │ │ + rsbeq fp, sp, lr, asr r6 │ │ │ │ + rsbeq fp, sp, sl, lsr #8 │ │ │ │ + rsbeq r4, sp, r2, ror #22 │ │ │ │ + rsbeq fp, sp, r0, lsl r4 │ │ │ │ + rsbeq r4, sp, r8, asr #22 │ │ │ │ ldrsbteq sp, [r8], #-110 @ 0xffffff92 │ │ │ │ - ldrdeq fp, [sp], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq fp, sp, r4, lsr #11 │ │ │ │ - strhteq fp, [sp], #-54 @ 0xffffffca │ │ │ │ - rsbeq fp, sp, r8, lsl #11 │ │ │ │ - mlseq sp, r4, r3, fp │ │ │ │ - rsbeq r4, sp, ip, asr #21 │ │ │ │ - rsbeq fp, sp, r4, asr #10 │ │ │ │ - rsbeq fp, sp, sl, lsr #10 │ │ │ │ - rsbeq fp, sp, lr, ror #5 │ │ │ │ - rsbeq r4, sp, r6, lsr #20 │ │ │ │ - rsbeq fp, sp, sl, lsr r2 │ │ │ │ - rsbeq r4, sp, r2, ror r9 │ │ │ │ + ldrdeq fp, [sp], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq fp, sp, r8, lsr #11 │ │ │ │ + strhteq fp, [sp], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq fp, sp, ip, lsl #11 │ │ │ │ + mlseq sp, r8, r3, fp │ │ │ │ + ldrdeq r4, [sp], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq fp, sp, r8, asr #10 │ │ │ │ + rsbeq fp, sp, lr, lsr #10 │ │ │ │ + strdeq fp, [sp], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r4, sp, sl, lsr #20 │ │ │ │ + rsbeq fp, sp, lr, lsr r2 │ │ │ │ + rsbeq r4, sp, r6, ror r9 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ ldc2l 7, cr15, [r0], #-764 @ 0xfffffd04 │ │ │ │ andls r4, r7, r9, lsr r6 │ │ │ │ @ instruction: 0xf7bf4628 │ │ │ │ ldrtmi pc, [r9], -r3, asr #24 @ │ │ │ │ strtmi r9, [r8], -pc │ │ │ │ stc2 7, cr15, [lr], {191} @ 0xbf │ │ │ │ @@ -260929,36 +260929,36 @@ │ │ │ │ @ instruction: 0x46265134 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf936f706 │ │ │ │ @ instruction: 0x46214819 │ │ │ │ @ instruction: 0xf7064478 │ │ │ │ ldrb pc, [ip], #2545 @ 0x9f1 @ │ │ │ │ ... │ │ │ │ - rsbeq fp, sp, r4, ror #1 │ │ │ │ - rsbeq r4, sp, ip, lsl r8 │ │ │ │ - rsbeq fp, sp, lr, lsr #1 │ │ │ │ - rsbeq r4, sp, r6, ror #15 │ │ │ │ - mlseq sp, r4, r0, fp │ │ │ │ - rsbeq fp, sp, r6, ror #4 │ │ │ │ - rsbeq fp, sp, sl, ror r0 │ │ │ │ - rsbeq fp, sp, ip, asr #4 │ │ │ │ - ldrdeq fp, [sp], #-0 @ │ │ │ │ - rsbeq fp, sp, r4 │ │ │ │ - rsbeq r4, sp, ip, lsr r7 │ │ │ │ - rsbeq sl, sp, ip, ror #29 │ │ │ │ - rsbeq sl, sp, sl, lsr lr │ │ │ │ - rsbeq fp, sp, ip │ │ │ │ - rsbeq sl, sp, r0, lsr #28 │ │ │ │ - rsbeq r4, sp, r8, asr r5 │ │ │ │ - rsbeq sl, sp, r6, lsl #28 │ │ │ │ - rsbeq r4, sp, ip, lsr r5 │ │ │ │ - rsbeq sl, sp, r8, ror #27 │ │ │ │ - rsbeq r4, sp, lr, lsl r5 │ │ │ │ - rsbeq sl, sp, r8, asr #27 │ │ │ │ - rsbeq r4, sp, r0, lsl #10 │ │ │ │ + rsbeq fp, sp, r8, ror #1 │ │ │ │ + rsbeq r4, sp, r0, lsr #16 │ │ │ │ + strhteq fp, [sp], #-2 │ │ │ │ + rsbeq r4, sp, sl, ror #15 │ │ │ │ + mlseq sp, r8, r0, fp │ │ │ │ + rsbeq fp, sp, sl, ror #4 │ │ │ │ + rsbeq fp, sp, lr, ror r0 │ │ │ │ + rsbeq fp, sp, r0, asr r2 │ │ │ │ + ldrdeq fp, [sp], #-4 @ │ │ │ │ + rsbeq fp, sp, r8 │ │ │ │ + rsbeq r4, sp, r0, asr #14 │ │ │ │ + strdeq sl, [sp], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq sl, sp, lr, lsr lr │ │ │ │ + rsbeq fp, sp, r0, lsl r0 │ │ │ │ + rsbeq sl, sp, r4, lsr #28 │ │ │ │ + rsbeq r4, sp, ip, asr r5 │ │ │ │ + rsbeq sl, sp, sl, lsl #28 │ │ │ │ + rsbeq r4, sp, r0, asr #10 │ │ │ │ + rsbeq sl, sp, ip, ror #27 │ │ │ │ + rsbeq r4, sp, r2, lsr #10 │ │ │ │ + rsbeq sl, sp, ip, asr #27 │ │ │ │ + rsbeq r4, sp, r4, lsl #10 │ │ │ │ ldmdami r7, {r2, r9, sl, lr} │ │ │ │ mvnpl pc, pc, asr #8 │ │ │ │ ldrbtmi r4, [r8], #-1574 @ 0xfffff9da │ │ │ │ @ instruction: 0xf706300c │ │ │ │ ldmdami r4, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9b2f706 │ │ │ │ @@ -260975,20 +260975,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1574 @ 0xfffff9da │ │ │ │ @ instruction: 0xf706300c │ │ │ │ stmdami r9, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf994f706 │ │ │ │ @ instruction: 0xf6ffe47f │ │ │ │ svclt 0x0000ee20 │ │ │ │ - rsbeq sl, sp, sl, asr #26 │ │ │ │ - rsbeq r4, sp, r2, lsl #9 │ │ │ │ - rsbeq sl, sp, ip, lsr #26 │ │ │ │ - rsbeq r4, sp, r4, ror #8 │ │ │ │ - rsbeq sl, sp, lr, lsl #26 │ │ │ │ - rsbeq r4, sp, r6, asr #8 │ │ │ │ + rsbeq sl, sp, lr, asr #26 │ │ │ │ + rsbeq r4, sp, r6, lsl #9 │ │ │ │ + rsbeq sl, sp, r0, lsr sp │ │ │ │ + rsbeq r4, sp, r8, ror #8 │ │ │ │ + rsbeq sl, sp, r2, lsl sp │ │ │ │ + rsbeq r4, sp, sl, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec68c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -fp, lsr #23 │ │ │ │ @@ -260999,16 +260999,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf706300c │ │ │ │ stmdami r5, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf964f706 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sl, sp, lr, lsr #25 │ │ │ │ - rsbeq r4, sp, r6, ror #7 │ │ │ │ + strhteq sl, [sp], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r4, sp, sl, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec68ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r3, lsl #23 │ │ │ │ @@ -261019,16 +261019,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf706300c │ │ │ │ stmdami r5, {r0, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf93cf706 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sl, sp, lr, asr ip │ │ │ │ - mlseq sp, r6, r3, r4 │ │ │ │ + rsbeq sl, sp, r2, ror #24 │ │ │ │ + mlseq sp, sl, r3, r4 │ │ │ │ mlacc r8, r0, r8, pc @ │ │ │ │ mlacs r8, r1, r8, pc @ │ │ │ │ @ instruction: 0xf003405a │ │ │ │ ldrbeq r0, [r2, r1, lsl #6] │ │ │ │ blcs 146b60 │ │ │ │ ldrdcc lr, [r0], -r0 │ │ │ │ sadd16mi fp, r8, r8 │ │ │ │ @@ -261388,23 +261388,23 @@ │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ cdp2 7, 6, cr15, cr0, cr5, {0} │ │ │ │ strb r9, [r6], -ip, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq ip, r8, r6, lsl lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, sp, r8, ror fp │ │ │ │ - rsbeq sl, sp, r0, ror fp │ │ │ │ + rsbeq sl, sp, ip, ror fp │ │ │ │ + rsbeq sl, sp, r4, ror fp │ │ │ │ rsbseq ip, r8, r6, ror #25 │ │ │ │ - rsbeq sl, sp, r0, lsr r9 │ │ │ │ - rsbeq r4, sp, r8, rrx │ │ │ │ - rsbeq sl, sp, lr, lsl #22 │ │ │ │ - rsbeq sl, sp, sl, lsr #20 │ │ │ │ - rsbeq sl, sp, r6, lsr #13 │ │ │ │ - ldrdeq r3, [sp], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq sl, sp, r4, lsr r9 │ │ │ │ + rsbeq r4, sp, ip, rrx │ │ │ │ + rsbeq sl, sp, r2, lsl fp │ │ │ │ + rsbeq sl, sp, lr, lsr #20 │ │ │ │ + rsbeq sl, sp, sl, lsr #13 │ │ │ │ + rsbeq r3, sp, r2, ror #27 │ │ │ │ @ instruction: 0x2620f8df │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ stmdage r3!, {r0, r1, r5, r7, fp, sp, lr} │ │ │ │ @ instruction: 0x4607447a │ │ │ │ blx ff34efd8 │ │ │ │ @ instruction: 0x305df894 │ │ │ │ @ instruction: 0x463a9813 │ │ │ │ @@ -261788,50 +261788,50 @@ │ │ │ │ blx fe1502e8 │ │ │ │ stmdbls ip, {r1, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf7054478 │ │ │ │ blls 4513cc │ │ │ │ bllt 9906e0 │ │ │ │ ... │ │ │ │ andhi r0, r0, r0 │ │ │ │ - rsbeq sl, sp, ip, asr #16 │ │ │ │ - rsbeq sl, sp, r4, ror #15 │ │ │ │ - rsbeq sl, sp, r4, lsl #14 │ │ │ │ - strhteq sl, [sp], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq sl, sp, ip, asr #10 │ │ │ │ - strdeq sl, [sp], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq sl, sp, lr, lsl r2 │ │ │ │ - rsbeq r3, sp, r6, asr r9 │ │ │ │ - rsbeq sl, sp, r4, lsl #4 │ │ │ │ - rsbeq r3, sp, sl, lsr r9 │ │ │ │ - rsbeq sl, sp, r4, ror #3 │ │ │ │ - rsbeq r3, sp, sl, lsl r9 │ │ │ │ - rsbeq sl, sp, r8, asr #3 │ │ │ │ - strdeq r3, [sp], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq sl, sp, r4, lsr #3 │ │ │ │ - ldrdeq r3, [sp], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq sl, sp, lr, ror r1 │ │ │ │ - strhteq r3, [sp], #-134 @ 0xffffff7a │ │ │ │ - rsbeq sl, sp, lr, asr r1 │ │ │ │ - mlseq sp, r6, r8, r3 │ │ │ │ - rsbeq sl, sp, lr, lsr r1 │ │ │ │ - rsbeq r3, sp, r6, ror r8 │ │ │ │ - rsbeq sl, sp, r0, lsr #2 │ │ │ │ - rsbeq r3, sp, r6, asr r8 │ │ │ │ - strdeq sl, [sp], #-12 @ │ │ │ │ - rsbeq r3, sp, r4, lsr r8 │ │ │ │ - ldrdeq sl, [sp], #-12 @ │ │ │ │ - rsbeq r3, sp, r4, lsl r8 │ │ │ │ - strhteq sl, [sp], #-12 │ │ │ │ - strdeq r3, [sp], #-116 @ 0xffffff8c @ │ │ │ │ - mlseq sp, ip, r0, sl │ │ │ │ - ldrdeq r3, [sp], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq sl, sp, ip, ror r0 │ │ │ │ - strhteq r3, [sp], #-116 @ 0xffffff8c │ │ │ │ - rsbeq sl, sp, ip, asr r0 │ │ │ │ - mlseq sp, r4, r7, r3 │ │ │ │ + rsbeq sl, sp, r0, asr r8 │ │ │ │ + rsbeq sl, sp, r8, ror #15 │ │ │ │ + rsbeq sl, sp, r8, lsl #14 │ │ │ │ + strhteq sl, [sp], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq sl, sp, r0, asr r5 │ │ │ │ + strdeq sl, [sp], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq sl, sp, r2, lsr #4 │ │ │ │ + rsbeq r3, sp, sl, asr r9 │ │ │ │ + rsbeq sl, sp, r8, lsl #4 │ │ │ │ + rsbeq r3, sp, lr, lsr r9 │ │ │ │ + rsbeq sl, sp, r8, ror #3 │ │ │ │ + rsbeq r3, sp, lr, lsl r9 │ │ │ │ + rsbeq sl, sp, ip, asr #3 │ │ │ │ + rsbeq r3, sp, r2, lsl #18 │ │ │ │ + rsbeq sl, sp, r8, lsr #3 │ │ │ │ + rsbeq r3, sp, r0, ror #17 │ │ │ │ + rsbeq sl, sp, r2, lsl #3 │ │ │ │ + strhteq r3, [sp], #-138 @ 0xffffff76 │ │ │ │ + rsbeq sl, sp, r2, ror #2 │ │ │ │ + mlseq sp, sl, r8, r3 │ │ │ │ + rsbeq sl, sp, r2, asr #2 │ │ │ │ + rsbeq r3, sp, sl, ror r8 │ │ │ │ + rsbeq sl, sp, r4, lsr #2 │ │ │ │ + rsbeq r3, sp, sl, asr r8 │ │ │ │ + rsbeq sl, sp, r0, lsl #2 │ │ │ │ + rsbeq r3, sp, r8, lsr r8 │ │ │ │ + rsbeq sl, sp, r0, ror #1 │ │ │ │ + rsbeq r3, sp, r8, lsl r8 │ │ │ │ + rsbeq sl, sp, r0, asr #1 │ │ │ │ + strdeq r3, [sp], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq sl, sp, r0, lsr #1 │ │ │ │ + ldrdeq r3, [sp], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq sl, sp, r0, lsl #1 │ │ │ │ + strhteq r3, [sp], #-120 @ 0xffffff88 │ │ │ │ + rsbeq sl, sp, r0, rrx │ │ │ │ + mlseq sp, r8, r7, r3 │ │ │ │ @ instruction: 0xf641900c │ │ │ │ ldmmi r4, {r0, r2, r3, r4, r5, r6, r7, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 9503a8 │ │ │ │ stmdbls ip, {r1, r4, r7, fp, lr} │ │ │ │ @ instruction: 0xf7054478 │ │ │ │ blls 45130c │ │ │ │ @@ -261974,51 +261974,51 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ orrsvs pc, sl, r1, asr #12 │ │ │ │ @ instruction: 0xf904f705 │ │ │ │ @ instruction: 0xf06f4827 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf9bef705 │ │ │ │ svclt 0x0000e5cc │ │ │ │ - mlseq sp, ip, pc, r9 @ │ │ │ │ - ldrdeq r3, [sp], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r9, sp, ip, ror pc │ │ │ │ - strhteq r3, [sp], #-100 @ 0xffffff9c │ │ │ │ - rsbeq r9, sp, ip, asr pc │ │ │ │ - mlseq sp, r4, r6, r3 │ │ │ │ - rsbeq r9, sp, ip, lsr pc │ │ │ │ - rsbeq r3, sp, r4, ror r6 │ │ │ │ - rsbeq r9, sp, ip, lsl pc │ │ │ │ - rsbeq r3, sp, r4, asr r6 │ │ │ │ - strdeq r9, [sp], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r3, sp, r4, lsr r6 │ │ │ │ - ldrdeq r9, [sp], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r3, sp, r4, lsl r6 │ │ │ │ - strhteq r9, [sp], #-236 @ 0xffffff14 │ │ │ │ - strdeq r3, [sp], #-84 @ 0xffffffac @ │ │ │ │ - mlseq sp, ip, lr, r9 │ │ │ │ - ldrdeq r3, [sp], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r9, sp, ip, ror lr │ │ │ │ - strhteq r3, [sp], #-84 @ 0xffffffac │ │ │ │ - rsbeq r9, sp, ip, asr lr │ │ │ │ - mlseq sp, r4, r5, r3 │ │ │ │ - rsbeq r9, sp, ip, lsr lr │ │ │ │ - rsbeq r3, sp, r4, ror r5 │ │ │ │ - rsbeq r9, sp, ip, lsl lr │ │ │ │ - rsbeq r3, sp, r4, asr r5 │ │ │ │ - strdeq r9, [sp], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r3, sp, r4, lsr r5 │ │ │ │ - ldrdeq r9, [sp], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r3, sp, r4, lsl r5 │ │ │ │ - strhteq r9, [sp], #-220 @ 0xffffff24 │ │ │ │ - strdeq r3, [sp], #-68 @ 0xffffffbc @ │ │ │ │ - mlseq sp, ip, sp, r9 │ │ │ │ - ldrdeq r3, [sp], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r9, sp, sl, ror sp │ │ │ │ - mlseq sp, r2, sp, r9 │ │ │ │ - mlseq sp, sl, r4, r3 │ │ │ │ + rsbeq r9, sp, r0, lsr #31 │ │ │ │ + ldrdeq r3, [sp], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r9, sp, r0, lsl #31 │ │ │ │ + strhteq r3, [sp], #-104 @ 0xffffff98 │ │ │ │ + rsbeq r9, sp, r0, ror #30 │ │ │ │ + mlseq sp, r8, r6, r3 │ │ │ │ + rsbeq r9, sp, r0, asr #30 │ │ │ │ + rsbeq r3, sp, r8, ror r6 │ │ │ │ + rsbeq r9, sp, r0, lsr #30 │ │ │ │ + rsbeq r3, sp, r8, asr r6 │ │ │ │ + rsbeq r9, sp, r0, lsl #30 │ │ │ │ + rsbeq r3, sp, r8, lsr r6 │ │ │ │ + rsbeq r9, sp, r0, ror #29 │ │ │ │ + rsbeq r3, sp, r8, lsl r6 │ │ │ │ + rsbeq r9, sp, r0, asr #29 │ │ │ │ + strdeq r3, [sp], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r9, sp, r0, lsr #29 │ │ │ │ + ldrdeq r3, [sp], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r9, sp, r0, lsl #29 │ │ │ │ + strhteq r3, [sp], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq r9, sp, r0, ror #28 │ │ │ │ + mlseq sp, r8, r5, r3 │ │ │ │ + rsbeq r9, sp, r0, asr #28 │ │ │ │ + rsbeq r3, sp, r8, ror r5 │ │ │ │ + rsbeq r9, sp, r0, lsr #28 │ │ │ │ + rsbeq r3, sp, r8, asr r5 │ │ │ │ + rsbeq r9, sp, r0, lsl #28 │ │ │ │ + rsbeq r3, sp, r8, lsr r5 │ │ │ │ + rsbeq r9, sp, r0, ror #27 │ │ │ │ + rsbeq r3, sp, r8, lsl r5 │ │ │ │ + rsbeq r9, sp, r0, asr #27 │ │ │ │ + strdeq r3, [sp], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r9, sp, r0, lsr #27 │ │ │ │ + ldrdeq r3, [sp], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r9, sp, lr, ror sp │ │ │ │ + mlseq sp, r6, sp, r9 │ │ │ │ + mlseq sp, lr, r4, r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrdlt pc, [r0], -r2 │ │ │ │ ldmvs r6, {r0, r3, r7, ip, sp, pc} │ │ │ │ ldmvs r4, {r1, r7, r9, sl, lr}^ │ │ │ │ @@ -262132,22 +262132,22 @@ │ │ │ │ @ instruction: 0xf7054630 │ │ │ │ @ instruction: 0xf105f88b │ │ │ │ vhadd.s8 d16, d0, d12 │ │ │ │ @ instruction: 0xf70461e9 │ │ │ │ strtmi pc, [r1], -r5, asr #31 │ │ │ │ @ instruction: 0xf7054630 │ │ │ │ str pc, [r0, r1, lsl #17]! │ │ │ │ - rsbeq r9, sp, lr, ror #23 │ │ │ │ - rsbeq r3, sp, r6, lsr #6 │ │ │ │ - rsbeq r9, sp, r4, lsr #23 │ │ │ │ - ldrdeq r3, [sp], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r9, sp, sl, ror #22 │ │ │ │ - rsbeq r3, sp, r2, lsr #5 │ │ │ │ - strdeq r9, [sp], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r3, sp, ip, lsr r2 │ │ │ │ + strdeq r9, [sp], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r3, sp, sl, lsr #6 │ │ │ │ + rsbeq r9, sp, r8, lsr #23 │ │ │ │ + rsbeq r3, sp, r0, ror #5 │ │ │ │ + rsbeq r9, sp, lr, ror #22 │ │ │ │ + rsbeq r3, sp, r6, lsr #5 │ │ │ │ + rsbeq r9, sp, r2, lsl #22 │ │ │ │ + rsbeq r3, sp, r0, asr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d1 │ │ │ │ @ instruction: 0xf8d8b083 │ │ │ │ cdpne 0, 6, cr5, cr12, cr8, {1} │ │ │ │ @@ -262290,30 +262290,30 @@ │ │ │ │ bicsmi pc, r5, r1, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2067 @ 0xfffff7ed │ │ │ │ @ instruction: 0xf704300c │ │ │ │ ldmdami r2, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff46f704 │ │ │ │ str r9, [r0, -r1, lsl #22]! │ │ │ │ - rsbeq r9, sp, r6, asr #20 │ │ │ │ - rsbeq r3, sp, r6, lsl #3 │ │ │ │ - rsbeq r9, sp, ip, lsr r9 │ │ │ │ - rsbeq r3, sp, r4, ror r0 │ │ │ │ - rsbeq r9, sp, r8, lsl #18 │ │ │ │ - rsbeq r3, sp, r0, asr #32 │ │ │ │ - rsbeq r9, sp, sl, ror #17 │ │ │ │ - rsbeq r3, sp, r2, lsr #32 │ │ │ │ - rsbeq r9, sp, ip, asr #17 │ │ │ │ - rsbeq r3, sp, r4 │ │ │ │ - rsbeq r9, sp, lr, lsr #17 │ │ │ │ - rsbeq r2, sp, r6, ror #31 │ │ │ │ - mlseq sp, r0, r8, r9 │ │ │ │ - rsbeq r2, sp, r8, asr #31 │ │ │ │ - rsbeq r9, sp, r2, ror r8 │ │ │ │ - rsbeq r2, sp, sl, lsr #31 │ │ │ │ + rsbeq r9, sp, sl, asr #20 │ │ │ │ + rsbeq r3, sp, sl, lsl #3 │ │ │ │ + rsbeq r9, sp, r0, asr #18 │ │ │ │ + rsbeq r3, sp, r8, ror r0 │ │ │ │ + rsbeq r9, sp, ip, lsl #18 │ │ │ │ + rsbeq r3, sp, r4, asr #32 │ │ │ │ + rsbeq r9, sp, lr, ror #17 │ │ │ │ + rsbeq r3, sp, r6, lsr #32 │ │ │ │ + ldrdeq r9, [sp], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r3, sp, r8 │ │ │ │ + strhteq r9, [sp], #-130 @ 0xffffff7e │ │ │ │ + rsbeq r2, sp, sl, ror #31 │ │ │ │ + mlseq sp, r4, r8, r9 │ │ │ │ + rsbeq r2, sp, ip, asr #31 │ │ │ │ + rsbeq r9, sp, r6, ror r8 │ │ │ │ + rsbeq r2, sp, lr, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 75124c │ │ │ │ bpl 65129c │ │ │ │ @ instruction: 0xf8df460c │ │ │ │ @ instruction: 0x469b1a14 │ │ │ │ @@ -262959,64 +262959,64 @@ │ │ │ │ svclt 0x0000bb1e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq fp, r8, r8, ror #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq fp, [r8], #-174 @ 0xffffff52 │ │ │ │ rsbseq fp, r8, r6, lsr #21 │ │ │ │ - rsbeq r9, sp, r0, asr #15 │ │ │ │ - rsbeq r9, sp, r8, asr r6 │ │ │ │ - rsbeq r2, sp, lr, lsl #27 │ │ │ │ + rsbeq r9, sp, r4, asr #15 │ │ │ │ + rsbeq r9, sp, ip, asr r6 │ │ │ │ + mlseq sp, r2, sp, r2 │ │ │ │ @ instruction: 0x00000eb4 │ │ │ │ - rsbeq r9, sp, ip, asr r5 │ │ │ │ - rsbeq r9, sp, lr, asr r4 │ │ │ │ - mlseq sp, r4, fp, r2 │ │ │ │ - rsbeq r9, sp, lr, lsr r4 │ │ │ │ - rsbeq r2, sp, r2, ror fp │ │ │ │ - rsbeq r9, sp, sl, lsl r4 │ │ │ │ - rsbeq r2, sp, lr, asr #22 │ │ │ │ - strdeq r9, [sp], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r2, sp, lr, lsr #22 │ │ │ │ - ldrdeq r9, [sp], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r2, sp, lr, lsl #22 │ │ │ │ - strhteq r9, [sp], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq r2, sp, lr, ror #21 │ │ │ │ - strdeq r9, [sp], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r2, sp, r2, lsr sl │ │ │ │ - rsbeq r9, sp, r8, lsr r3 │ │ │ │ - rsbeq r9, sp, r0, ror r2 │ │ │ │ - rsbeq r2, sp, r4, lsr #19 │ │ │ │ - strhteq r9, [sp], #-36 @ 0xffffffdc │ │ │ │ - rsbeq r9, sp, ip, ror #3 │ │ │ │ - rsbeq r2, sp, r0, lsr #18 │ │ │ │ - rsbeq r9, sp, sl, lsr #6 │ │ │ │ - rsbeq r9, sp, r2, lsr r0 │ │ │ │ - rsbeq r2, sp, sl, ror #14 │ │ │ │ - strdeq r8, [sp], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r2, sp, r4, lsr r7 │ │ │ │ - ldrdeq r8, [sp], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r2, sp, r6, lsl r7 │ │ │ │ - mlseq sp, ip, pc, r8 @ │ │ │ │ - ldrdeq r2, [sp], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r8, sp, lr, lsr pc │ │ │ │ - rsbeq r2, sp, r6, ror r6 │ │ │ │ - rsbeq r8, sp, r2, lsl pc │ │ │ │ - rsbeq r2, sp, sl, asr #12 │ │ │ │ - ldrdeq r8, [sp], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r2, sp, r0, lsl r6 │ │ │ │ - rsbeq r8, sp, ip, lsr #29 │ │ │ │ - rsbeq r2, sp, r2, ror #11 │ │ │ │ - mlseq sp, r0, lr, r8 │ │ │ │ - rsbeq r2, sp, r6, asr #11 │ │ │ │ - rsbeq r8, sp, r4, ror lr │ │ │ │ - rsbeq r2, sp, sl, lsr #11 │ │ │ │ - rsbeq r8, sp, r8, asr lr │ │ │ │ - rsbeq r2, sp, lr, lsl #11 │ │ │ │ - rsbeq r8, sp, sl, lsl lr │ │ │ │ - rsbeq r2, sp, r2, asr r5 │ │ │ │ + rsbeq r9, sp, r0, ror #10 │ │ │ │ + rsbeq r9, sp, r2, ror #8 │ │ │ │ + mlseq sp, r8, fp, r2 │ │ │ │ + rsbeq r9, sp, r2, asr #8 │ │ │ │ + rsbeq r2, sp, r6, ror fp │ │ │ │ + rsbeq r9, sp, lr, lsl r4 │ │ │ │ + rsbeq r2, sp, r2, asr fp │ │ │ │ + strdeq r9, [sp], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r2, sp, r2, lsr fp │ │ │ │ + ldrdeq r9, [sp], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r2, sp, r2, lsl fp │ │ │ │ + strhteq r9, [sp], #-62 @ 0xffffffc2 │ │ │ │ + strdeq r2, [sp], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r9, sp, r0, lsl #6 │ │ │ │ + rsbeq r2, sp, r6, lsr sl │ │ │ │ + rsbeq r9, sp, ip, lsr r3 │ │ │ │ + rsbeq r9, sp, r4, ror r2 │ │ │ │ + rsbeq r2, sp, r8, lsr #19 │ │ │ │ + strhteq r9, [sp], #-40 @ 0xffffffd8 │ │ │ │ + strdeq r9, [sp], #-16 @ │ │ │ │ + rsbeq r2, sp, r4, lsr #18 │ │ │ │ + rsbeq r9, sp, lr, lsr #6 │ │ │ │ + rsbeq r9, sp, r6, lsr r0 │ │ │ │ + rsbeq r2, sp, lr, ror #14 │ │ │ │ + rsbeq r9, sp, r0 │ │ │ │ + rsbeq r2, sp, r8, lsr r7 │ │ │ │ + rsbeq r8, sp, r2, ror #31 │ │ │ │ + rsbeq r2, sp, sl, lsl r7 │ │ │ │ + rsbeq r8, sp, r0, lsr #31 │ │ │ │ + ldrdeq r2, [sp], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r8, sp, r2, asr #30 │ │ │ │ + rsbeq r2, sp, sl, ror r6 │ │ │ │ + rsbeq r8, sp, r6, lsl pc │ │ │ │ + rsbeq r2, sp, lr, asr #12 │ │ │ │ + ldrdeq r8, [sp], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r2, sp, r4, lsl r6 │ │ │ │ + strhteq r8, [sp], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r2, sp, r6, ror #11 │ │ │ │ + mlseq sp, r4, lr, r8 │ │ │ │ + rsbeq r2, sp, sl, asr #11 │ │ │ │ + rsbeq r8, sp, r8, ror lr │ │ │ │ + rsbeq r2, sp, lr, lsr #11 │ │ │ │ + rsbeq r8, sp, ip, asr lr │ │ │ │ + mlseq sp, r2, r5, r2 │ │ │ │ + rsbeq r8, sp, lr, lsl lr │ │ │ │ + rsbeq r2, sp, r6, asr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4ceecc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ strbtpl pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @@ -263298,23 +263298,23 @@ │ │ │ │ msrhi CPSR_fsx, r0, asr #32 │ │ │ │ andslt r4, r9, r0, lsr #12 │ │ │ │ blhi 4cf174 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ... │ │ │ │ rsbseq sl, r8, r4, ror #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, sp, r4, lsr sp │ │ │ │ - rsbeq r8, sp, ip, lsr #26 │ │ │ │ - rsbeq r8, sp, r4, lsr #26 │ │ │ │ - rsbseq r1, r0, r0, ror r9 │ │ │ │ - rsbeq r4, sp, r4, ror r5 │ │ │ │ - strdeq r8, [sp], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r2, sp, r8, lsr #32 │ │ │ │ - ldrdeq r8, [sp], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r2, sp, r0, lsl r0 │ │ │ │ + rsbeq r8, sp, r8, lsr sp │ │ │ │ + rsbeq r8, sp, r0, lsr sp │ │ │ │ + rsbeq r8, sp, r8, lsr #26 │ │ │ │ + rsbseq r1, r0, r4, ror r9 │ │ │ │ + rsbeq r4, sp, r8, ror r5 │ │ │ │ + strdeq r8, [sp], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r2, sp, ip, lsr #32 │ │ │ │ + ldrdeq r8, [sp], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r2, sp, r4, lsl r0 │ │ │ │ rsbseq sl, r8, sl, lsr #23 │ │ │ │ blhi fe60f53c │ │ │ │ blle 13cf7a4 │ │ │ │ blle ff44f998 │ │ │ │ blx 54fa90 │ │ │ │ mrc 5, 5, sp, cr0, cr11, {2} │ │ │ │ vmov.f64 d14, d12 │ │ │ │ @@ -263457,33 +263457,33 @@ │ │ │ │ msrpl (UNDEF: 106), r0 │ │ │ │ stc2l 7, cr15, [ip, #-12]! │ │ │ │ @ instruction: 0xf06f4817 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ cdp2 7, 2, cr15, cr6, cr3, {0} │ │ │ │ svclt 0x0000e7b7 │ │ │ │ ... │ │ │ │ - rsbeq r8, sp, r6, asr #15 │ │ │ │ - strdeq r1, [sp], #-238 @ 0xffffff12 @ │ │ │ │ - rsbseq r1, r0, r2, lsr r6 │ │ │ │ - rsbeq r4, sp, r6, ror #4 │ │ │ │ - ldrshteq r1, [r0], #-84 @ 0xffffffac │ │ │ │ - strdeq r4, [sp], #-24 @ 0xffffffe8 @ │ │ │ │ - ldrdeq r8, [sp], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r1, sp, r4, lsl lr │ │ │ │ - rsbeq r8, sp, r2, asr #13 │ │ │ │ - strdeq r1, [sp], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r8, sp, r2, lsr #13 │ │ │ │ - ldrdeq r1, [sp], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r8, sp, r8, lsl #13 │ │ │ │ - strhteq r1, [sp], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r8, sp, sl, ror #12 │ │ │ │ - rsbeq r1, sp, r0, lsr #27 │ │ │ │ - rsbeq r8, sp, sl, asr #12 │ │ │ │ - rsbeq r8, sp, r2, ror #12 │ │ │ │ - rsbeq r1, sp, sl, ror #26 │ │ │ │ + rsbeq r8, sp, sl, asr #15 │ │ │ │ + rsbeq r1, sp, r2, lsl #30 │ │ │ │ + rsbseq r1, r0, r6, lsr r6 │ │ │ │ + rsbeq r4, sp, sl, ror #4 │ │ │ │ + ldrshteq r1, [r0], #-88 @ 0xffffffa8 │ │ │ │ + strdeq r4, [sp], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r8, sp, r0, ror #13 │ │ │ │ + rsbeq r1, sp, r8, lsl lr │ │ │ │ + rsbeq r8, sp, r6, asr #13 │ │ │ │ + strdeq r1, [sp], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r8, sp, r6, lsr #13 │ │ │ │ + ldrdeq r1, [sp], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r8, sp, ip, lsl #13 │ │ │ │ + rsbeq r1, sp, r2, asr #27 │ │ │ │ + rsbeq r8, sp, lr, ror #12 │ │ │ │ + rsbeq r1, sp, r4, lsr #27 │ │ │ │ + rsbeq r8, sp, lr, asr #12 │ │ │ │ + rsbeq r8, sp, r6, ror #12 │ │ │ │ + rsbeq r1, sp, lr, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 24f620 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x4611b097 │ │ │ │ andls r4, r6, #135266304 @ 0x8100000 │ │ │ │ @@ -263835,47 +263835,47 @@ │ │ │ │ blx 1f522f0 │ │ │ │ @ instruction: 0xf06f4825 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ blx dd22fe │ │ │ │ svclt 0x0000e790 │ │ │ │ rsbseq sl, r8, sl, lsl #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r8, [sp], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r3, sp, r2, asr sp │ │ │ │ - rsbeq r8, sp, sl, asr r3 │ │ │ │ - rsbeq r8, sp, r0, asr #10 │ │ │ │ - rsbeq r8, sp, ip, asr r2 │ │ │ │ - mlseq sp, r4, r9, r1 │ │ │ │ - rsbeq r3, sp, r4, ror #24 │ │ │ │ - rsbeq r3, sp, r8, lsr #24 │ │ │ │ - rsbeq r8, sp, sl, lsr #3 │ │ │ │ - rsbeq r1, sp, r2, ror #17 │ │ │ │ - mlseq sp, r2, r1, r8 │ │ │ │ - rsbeq r1, sp, sl, asr #17 │ │ │ │ + rsbeq r8, sp, r2, ror #11 │ │ │ │ + rsbeq r3, sp, r6, asr sp │ │ │ │ + rsbeq r8, sp, lr, asr r3 │ │ │ │ + rsbeq r8, sp, r4, asr #10 │ │ │ │ + rsbeq r8, sp, r0, ror #4 │ │ │ │ + mlseq sp, r8, r9, r1 │ │ │ │ + rsbeq r3, sp, r8, ror #24 │ │ │ │ + rsbeq r3, sp, ip, lsr #24 │ │ │ │ + rsbeq r8, sp, lr, lsr #3 │ │ │ │ + rsbeq r1, sp, r6, ror #17 │ │ │ │ + mlseq sp, r6, r1, r8 │ │ │ │ + rsbeq r1, sp, lr, asr #17 │ │ │ │ rsbseq sl, r8, r4, ror #8 │ │ │ │ - rsbeq r0, sp, r2, asr #15 │ │ │ │ - strdeq r8, [ip], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r3, sp, r2, lsr #23 │ │ │ │ - rsbeq r8, sp, r8, lsr #2 │ │ │ │ - rsbeq r1, sp, lr, asr r8 │ │ │ │ - rsbeq r8, sp, r8, lsl #2 │ │ │ │ - rsbeq r1, sp, lr, lsr r8 │ │ │ │ - rsbeq r8, sp, lr, ror #1 │ │ │ │ - rsbeq r1, sp, r4, lsr #16 │ │ │ │ - ldrdeq r8, [sp], #-0 @ │ │ │ │ - rsbeq r1, sp, r6, lsl #16 │ │ │ │ - strhteq r8, [sp], #-6 │ │ │ │ - rsbeq r1, sp, ip, ror #15 │ │ │ │ - mlseq sp, ip, r0, r8 │ │ │ │ - ldrdeq r1, [sp], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r8, sp, r2, lsl #1 │ │ │ │ - strhteq r1, [sp], #-120 @ 0xffffff88 │ │ │ │ - rsbeq r8, sp, r2, rrx │ │ │ │ - rsbeq r8, sp, sl, ror r0 │ │ │ │ - rsbeq r1, sp, r2, lsl #15 │ │ │ │ + rsbeq r0, sp, r6, asr #15 │ │ │ │ + rsbeq r8, ip, r0, lsl #16 │ │ │ │ + rsbeq r3, sp, r6, lsr #23 │ │ │ │ + rsbeq r8, sp, ip, lsr #2 │ │ │ │ + rsbeq r1, sp, r2, ror #16 │ │ │ │ + rsbeq r8, sp, ip, lsl #2 │ │ │ │ + rsbeq r1, sp, r2, asr #16 │ │ │ │ + strdeq r8, [sp], #-2 @ │ │ │ │ + rsbeq r1, sp, r8, lsr #16 │ │ │ │ + ldrdeq r8, [sp], #-4 @ │ │ │ │ + rsbeq r1, sp, sl, lsl #16 │ │ │ │ + strhteq r8, [sp], #-10 │ │ │ │ + strdeq r1, [sp], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r8, sp, r0, lsr #1 │ │ │ │ + ldrdeq r1, [sp], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r8, sp, r6, lsl #1 │ │ │ │ + strhteq r1, [sp], #-124 @ 0xffffff84 │ │ │ │ + rsbeq r8, sp, r6, rrx │ │ │ │ + rsbeq r8, sp, lr, ror r0 │ │ │ │ + rsbeq r1, sp, r6, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2cfc40 >::_M_default_append(unsigned int)@@Base+0x4d0ac> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrbmi pc, [r0, #2271] @ 0x8df @ │ │ │ │ @ instruction: 0xf8df4605 │ │ │ │ @@ -264249,51 +264249,51 @@ │ │ │ │ stmdami sl!, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r8, pc, rrx @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7024478 │ │ │ │ @ instruction: 0xe7b3fff7 │ │ │ │ rsbseq sl, r8, r0, ror r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sl, r8, r0, ror #4 │ │ │ │ - rsbeq r7, sp, r0, ror #30 │ │ │ │ - rsbeq r7, sp, r4, lsl #28 │ │ │ │ - rsbeq r1, sp, sl, lsr r5 │ │ │ │ + rsbeq r7, sp, r4, ror #30 │ │ │ │ + rsbeq r7, sp, r8, lsl #28 │ │ │ │ + rsbeq r1, sp, lr, lsr r5 │ │ │ │ rsbseq sl, r8, r6, lsl #1 │ │ │ │ - rsbeq r7, sp, r0, asr #27 │ │ │ │ - rsbeq r7, sp, r8, asr #26 │ │ │ │ + rsbeq r7, sp, r4, asr #27 │ │ │ │ + rsbeq r7, sp, ip, asr #26 │ │ │ │ @ instruction: 0xffff8f3b │ │ │ │ - rsbeq r7, sp, sl, lsr #25 │ │ │ │ - rsbeq r7, sp, r2, lsl ip │ │ │ │ - rsbeq r1, sp, sl, asr #6 │ │ │ │ + rsbeq r7, sp, lr, lsr #25 │ │ │ │ + rsbeq r7, sp, r6, lsl ip │ │ │ │ + rsbeq r1, sp, lr, asr #6 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - rsbeq r7, sp, r2, ror fp │ │ │ │ - rsbeq r1, sp, sl, lsr #5 │ │ │ │ - rsbeq r7, sp, r8, lsr fp │ │ │ │ - rsbeq r1, sp, lr, ror #4 │ │ │ │ - rsbeq r7, sp, sl, lsl fp │ │ │ │ - rsbeq r1, sp, r2, asr r2 │ │ │ │ - rsbeq r7, sp, r0, lsl #22 │ │ │ │ - rsbeq r1, sp, r6, lsr r2 │ │ │ │ - ldrdeq r7, [sp], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r1, sp, ip, lsl #4 │ │ │ │ - strhteq r7, [sp], #-172 @ 0xffffff54 │ │ │ │ - strdeq r1, [sp], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r7, sp, r2, lsr #21 │ │ │ │ - ldrdeq r1, [sp], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r7, sp, r6, lsl #21 │ │ │ │ - rsbeq r7, sp, r6, asr #26 │ │ │ │ - rsbeq r0, sp, sl, ror r0 │ │ │ │ - rsbeq r7, sp, sl, asr #20 │ │ │ │ - rsbeq r1, sp, r2, lsl #3 │ │ │ │ - rsbeq r7, sp, ip, lsr #20 │ │ │ │ - rsbeq r1, sp, r4, ror #2 │ │ │ │ - rsbeq r7, sp, r0, lsl sl │ │ │ │ - rsbeq r1, sp, r6, asr #2 │ │ │ │ - rsbeq r7, sp, ip, ror #19 │ │ │ │ - rsbeq r7, sp, r4, lsl #20 │ │ │ │ - rsbeq r1, sp, ip, lsl #2 │ │ │ │ + rsbeq r7, sp, r6, ror fp │ │ │ │ + rsbeq r1, sp, lr, lsr #5 │ │ │ │ + rsbeq r7, sp, ip, lsr fp │ │ │ │ + rsbeq r1, sp, r2, ror r2 │ │ │ │ + rsbeq r7, sp, lr, lsl fp │ │ │ │ + rsbeq r1, sp, r6, asr r2 │ │ │ │ + rsbeq r7, sp, r4, lsl #22 │ │ │ │ + rsbeq r1, sp, sl, lsr r2 │ │ │ │ + ldrdeq r7, [sp], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r1, sp, r0, lsl r2 │ │ │ │ + rsbeq r7, sp, r0, asr #21 │ │ │ │ + strdeq r1, [sp], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq r7, sp, r6, lsr #21 │ │ │ │ + ldrdeq r1, [sp], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r7, sp, sl, lsl #21 │ │ │ │ + rsbeq r7, sp, sl, asr #26 │ │ │ │ + rsbeq r0, sp, lr, ror r0 │ │ │ │ + rsbeq r7, sp, lr, asr #20 │ │ │ │ + rsbeq r1, sp, r6, lsl #3 │ │ │ │ + rsbeq r7, sp, r0, lsr sl │ │ │ │ + rsbeq r1, sp, r8, ror #2 │ │ │ │ + rsbeq r7, sp, r4, lsl sl │ │ │ │ + rsbeq r1, sp, sl, asr #2 │ │ │ │ + strdeq r7, [sp], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r7, sp, r8, lsl #20 │ │ │ │ + rsbeq r1, sp, r0, lsl r1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 19a666c │ │ │ │ blmi 19a6888 │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -264391,23 +264391,23 @@ │ │ │ │ stmdami lr, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7024478 │ │ │ │ @ instruction: 0xe7c8fedb │ │ │ │ bl 1ad2b94 │ │ │ │ ldrshteq r9, [r8], #-176 @ 0xffffff50 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, sp, sl, asr r9 │ │ │ │ - rsbeq r7, sp, r8, asr #17 │ │ │ │ + rsbeq r7, sp, lr, asr r9 │ │ │ │ + rsbeq r7, sp, ip, asr #17 │ │ │ │ ldrsbteq r9, [r8], #-170 @ 0xffffff56 │ │ │ │ - ldrdeq r7, [sp], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r0, sp, ip, lsl #30 │ │ │ │ - strhteq r7, [sp], #-122 @ 0xffffff86 │ │ │ │ - strdeq r0, [sp], #-226 @ 0xffffff1e @ │ │ │ │ - mlseq sp, lr, r7, r7 │ │ │ │ - ldrdeq r0, [sp], #-228 @ 0xffffff1c @ │ │ │ │ + ldrdeq r7, [sp], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r0, sp, r0, lsl pc │ │ │ │ + strhteq r7, [sp], #-126 @ 0xffffff82 │ │ │ │ + strdeq r0, [sp], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r7, sp, r2, lsr #15 │ │ │ │ + ldrdeq r0, [sp], #-232 @ 0xffffff18 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrmi r4, [r5], -fp, lsr #25 │ │ │ │ addslt r4, r2, fp, lsr #21 │ │ │ │ stmiapl r2!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -264579,27 +264579,27 @@ │ │ │ │ ldmdami r2, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r8, pc, rrx @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7024478 │ │ │ │ ldr pc, [r5, r3, ror #26]! │ │ │ │ rsbseq r9, r8, r8, lsr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq r9, [r8], #-148 @ 0xffffff6c │ │ │ │ - rsbeq r7, sp, sl, lsr r7 │ │ │ │ - rsbeq r7, sp, sl, asr r6 │ │ │ │ - rsbeq r7, sp, r0, asr #10 │ │ │ │ - rsbeq r0, sp, r6, ror ip │ │ │ │ - rsbeq r7, sp, r0, lsr #10 │ │ │ │ - rsbeq r0, sp, r6, asr ip │ │ │ │ - rsbeq r7, sp, r0, lsl #10 │ │ │ │ - rsbeq r0, sp, r6, lsr ip │ │ │ │ - rsbeq r7, sp, r4, ror #9 │ │ │ │ - rsbeq r0, sp, sl, lsl ip │ │ │ │ - rsbeq r7, sp, r4, asr #9 │ │ │ │ - ldrdeq r7, [sp], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r0, sp, r4, ror #23 │ │ │ │ + rsbeq r7, sp, lr, lsr r7 │ │ │ │ + rsbeq r7, sp, lr, asr r6 │ │ │ │ + rsbeq r7, sp, r4, asr #10 │ │ │ │ + rsbeq r0, sp, sl, ror ip │ │ │ │ + rsbeq r7, sp, r4, lsr #10 │ │ │ │ + rsbeq r0, sp, sl, asr ip │ │ │ │ + rsbeq r7, sp, r4, lsl #10 │ │ │ │ + rsbeq r0, sp, sl, lsr ip │ │ │ │ + rsbeq r7, sp, r8, ror #9 │ │ │ │ + rsbeq r0, sp, lr, lsl ip │ │ │ │ + rsbeq r7, sp, r8, asr #9 │ │ │ │ + rsbeq r7, sp, r0, ror #9 │ │ │ │ + rsbeq r0, sp, r8, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, r8, asr #27 │ │ │ │ ldrmi r4, [r9], r8, asr #25 │ │ │ │ stmdbpl ip!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -264800,27 +264800,27 @@ │ │ │ │ ldmdami r2, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r8, pc, rrx @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7024478 │ │ │ │ ldr pc, [r5, r9, lsr #23]! │ │ │ │ rsbseq r9, r8, r8, lsr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq r9, [r8], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq r7, sp, r2, lsl r4 │ │ │ │ - rsbeq r7, sp, r8, ror #6 │ │ │ │ - rsbeq r7, sp, ip, asr #3 │ │ │ │ - rsbeq r0, sp, r2, lsl #18 │ │ │ │ - rsbeq r7, sp, ip, lsr #3 │ │ │ │ - rsbeq r0, sp, r2, ror #17 │ │ │ │ - rsbeq r7, sp, ip, lsl #3 │ │ │ │ - rsbeq r0, sp, r2, asr #17 │ │ │ │ - rsbeq r7, sp, r0, ror r1 │ │ │ │ - rsbeq r0, sp, r6, lsr #17 │ │ │ │ - rsbeq r7, sp, r0, asr r1 │ │ │ │ - rsbeq r7, sp, r8, ror #2 │ │ │ │ - rsbeq r0, sp, r0, ror r8 │ │ │ │ + rsbeq r7, sp, r6, lsl r4 │ │ │ │ + rsbeq r7, sp, ip, ror #6 │ │ │ │ + ldrdeq r7, [sp], #-16 @ │ │ │ │ + rsbeq r0, sp, r6, lsl #18 │ │ │ │ + strhteq r7, [sp], #-16 │ │ │ │ + rsbeq r0, sp, r6, ror #17 │ │ │ │ + mlseq sp, r0, r1, r7 │ │ │ │ + rsbeq r0, sp, r6, asr #17 │ │ │ │ + rsbeq r7, sp, r4, ror r1 │ │ │ │ + rsbeq r0, sp, sl, lsr #17 │ │ │ │ + rsbeq r7, sp, r4, asr r1 │ │ │ │ + rsbeq r7, sp, ip, ror #2 │ │ │ │ + rsbeq r0, sp, r4, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 250b04 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r6, r9, r7, lsl r9 │ │ │ │ @ instruction: 0x3c016abc │ │ │ │ @@ -265153,39 +265153,39 @@ │ │ │ │ ldmdami sp, {r0, r2, r4, r5, r7, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf828f702 │ │ │ │ stmdbls r2, {r0, r1, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf7024478 │ │ │ │ blls 1d3f1c │ │ │ │ svclt 0x0000e626 │ │ │ │ - strhteq r6, [sp], #-250 @ 0xffffff06 │ │ │ │ - strdeq r0, [sp], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r6, sp, ip, asr pc │ │ │ │ - mlseq sp, r4, r6, r0 │ │ │ │ - rsbeq r6, sp, r4, lsl #30 │ │ │ │ - rsbeq r0, sp, ip, lsr r6 │ │ │ │ - rsbeq r6, sp, lr, asr #30 │ │ │ │ - rsbeq r6, sp, r0, ror #28 │ │ │ │ - mlseq sp, r8, r5, r0 │ │ │ │ - rsbeq r6, sp, r6, lsr #27 │ │ │ │ - rsbeq r0, sp, r6, ror #9 │ │ │ │ - rsbeq r6, sp, r6, asr sp │ │ │ │ - mlseq sp, r6, r4, r0 │ │ │ │ - strhteq r6, [sp], #-206 @ 0xffffff32 │ │ │ │ - strdeq r0, [sp], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r6, sp, r8, lsr ip │ │ │ │ - rsbeq r0, sp, r8, ror r3 │ │ │ │ - rsbeq r6, sp, r6, lsl #24 │ │ │ │ - rsbeq r0, sp, lr, lsr r3 │ │ │ │ - rsbeq r6, sp, r8, ror #23 │ │ │ │ - rsbeq r0, sp, r0, lsr #6 │ │ │ │ - rsbeq r6, sp, sl, asr #23 │ │ │ │ - rsbeq r0, sp, r2, lsl #6 │ │ │ │ - rsbeq r6, sp, ip, lsr #23 │ │ │ │ - rsbeq r0, sp, r4, ror #5 │ │ │ │ + strhteq r6, [sp], #-254 @ 0xffffff02 │ │ │ │ + strdeq r0, [sp], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r6, sp, r0, ror #30 │ │ │ │ + mlseq sp, r8, r6, r0 │ │ │ │ + rsbeq r6, sp, r8, lsl #30 │ │ │ │ + rsbeq r0, sp, r0, asr #12 │ │ │ │ + rsbeq r6, sp, r2, asr pc │ │ │ │ + rsbeq r6, sp, r4, ror #28 │ │ │ │ + mlseq sp, ip, r5, r0 │ │ │ │ + rsbeq r6, sp, sl, lsr #27 │ │ │ │ + rsbeq r0, sp, sl, ror #9 │ │ │ │ + rsbeq r6, sp, sl, asr sp │ │ │ │ + mlseq sp, sl, r4, r0 │ │ │ │ + rsbeq r6, sp, r2, asr #25 │ │ │ │ + rsbeq r0, sp, r2, lsl #8 │ │ │ │ + rsbeq r6, sp, ip, lsr ip │ │ │ │ + rsbeq r0, sp, ip, ror r3 │ │ │ │ + rsbeq r6, sp, sl, lsl #24 │ │ │ │ + rsbeq r0, sp, r2, asr #6 │ │ │ │ + rsbeq r6, sp, ip, ror #23 │ │ │ │ + rsbeq r0, sp, r4, lsr #6 │ │ │ │ + rsbeq r6, sp, lr, asr #23 │ │ │ │ + rsbeq r0, sp, r6, lsl #6 │ │ │ │ + strhteq r6, [sp], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r0, sp, r8, ror #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2510b8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq fef53f3c │ │ │ │ vsubhn.i64 d4, , q4 │ │ │ │ @ instruction: 0x46055d14 │ │ │ │ @@ -265565,22 +265565,22 @@ │ │ │ │ ldrmi r4, [r9], r3, asr #12 │ │ │ │ ldcge 6, cr4, [pc, #-672]! @ 115f50 │ │ │ │ svclt 0x0000e028 │ │ │ │ ... │ │ │ │ ldrshteq r8, [r8], #-208 @ 0xffffff30 │ │ │ │ rsbseq r8, r8, sl, ror #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, sp, r2, ror sl │ │ │ │ + rsbeq r6, sp, r6, ror sl │ │ │ │ rsbseq r8, r8, r4, ror #24 │ │ │ │ - rsbeq r6, sp, r2, lsr #19 │ │ │ │ - strdeq r6, [sp], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq pc, ip, r8, lsr #30 │ │ │ │ + rsbeq r6, sp, r6, lsr #19 │ │ │ │ + strdeq r6, [sp], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq pc, ip, ip, lsr #30 │ │ │ │ @ instruction: 0x00000eb4 │ │ │ │ - rsbeq r6, sp, ip, lsl #13 │ │ │ │ - rsbeq r6, sp, lr, lsr r6 │ │ │ │ + mlseq sp, r0, r6, r6 │ │ │ │ + rsbeq r6, sp, r2, asr #12 │ │ │ │ @ instruction: 0xf85a682b │ │ │ │ @ instruction: 0xb12b3023 │ │ │ │ blvc 1d168c │ │ │ │ blvc 311b18 >::_M_default_append(unsigned int)@@Base+0x8ef84> │ │ │ │ blhi 1311cfc │ │ │ │ cdpcc 12, 0, cr3, cr8, cr1, {0} │ │ │ │ andsle r1, r6, r2, ror #24 │ │ │ │ @@ -265989,62 +265989,62 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ mvnspl pc, r1, asr #4 │ │ │ │ @ instruction: 0xf99ef701 │ │ │ │ @ instruction: 0xf06f4832 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ blx 17544a8 │ │ │ │ svclt 0x0000e5d2 │ │ │ │ - rsbeq r6, sp, r2, lsr r5 │ │ │ │ - strhteq r6, [sp], #-54 @ 0xffffffca │ │ │ │ - rsbeq r6, sp, r2, lsl #7 │ │ │ │ - strdeq r6, [sp], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq pc, ip, r6, lsr #20 │ │ │ │ - strhteq r6, [sp], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq pc, ip, lr, ror #19 │ │ │ │ - mlseq sp, r8, r2, r6 │ │ │ │ - rsbeq pc, ip, ip, asr #19 │ │ │ │ - rsbeq r6, sp, r4, ror r2 │ │ │ │ - rsbeq pc, ip, r8, lsr #19 │ │ │ │ - rsbeq r6, sp, r4, asr r2 │ │ │ │ - rsbeq pc, ip, sl, lsl #19 │ │ │ │ - rsbeq r6, sp, r8, lsr r2 │ │ │ │ - rsbeq pc, ip, lr, ror #18 │ │ │ │ - rsbeq r6, sp, ip, lsl r2 │ │ │ │ - rsbeq pc, ip, r2, asr r9 @ │ │ │ │ - rsbeq r6, sp, r0, lsl #4 │ │ │ │ - rsbeq pc, ip, r6, lsr r9 @ │ │ │ │ + rsbeq r6, sp, r6, lsr r5 │ │ │ │ + strhteq r6, [sp], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq r6, sp, r6, lsl #7 │ │ │ │ + strdeq r6, [sp], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq pc, ip, sl, lsr #20 │ │ │ │ + strhteq r6, [sp], #-44 @ 0xffffffd4 │ │ │ │ + strdeq pc, [ip], #-146 @ 0xffffff6e @ │ │ │ │ + mlseq sp, ip, r2, r6 │ │ │ │ + ldrdeq pc, [ip], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r6, sp, r8, ror r2 │ │ │ │ + rsbeq pc, ip, ip, lsr #19 │ │ │ │ + rsbeq r6, sp, r8, asr r2 │ │ │ │ + rsbeq pc, ip, lr, lsl #19 │ │ │ │ + rsbeq r6, sp, ip, lsr r2 │ │ │ │ + rsbeq pc, ip, r2, ror r9 @ │ │ │ │ rsbeq r6, sp, r0, lsr #4 │ │ │ │ - rsbeq r6, sp, r0, ror #2 │ │ │ │ - mlseq ip, r8, r8, pc @ │ │ │ │ - rsbeq r6, sp, r4, asr #2 │ │ │ │ - rsbeq pc, ip, ip, ror r8 @ │ │ │ │ - rsbeq r6, sp, r4, lsl #3 │ │ │ │ - rsbeq r6, sp, r6, lsr r2 │ │ │ │ - rsbeq r6, sp, lr, asr r0 │ │ │ │ - mlseq ip, r6, r7, pc @ │ │ │ │ - rsbeq r6, sp, r0, asr #32 │ │ │ │ - rsbeq pc, ip, r6, ror r7 @ │ │ │ │ - rsbeq r6, sp, r0 │ │ │ │ - rsbeq pc, ip, r8, lsr r7 @ │ │ │ │ - rsbeq r6, sp, ip, asr #32 │ │ │ │ - mlseq sp, lr, pc, r5 @ │ │ │ │ - ldrdeq pc, [ip], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r5, sp, ip, asr pc │ │ │ │ - mlseq ip, r4, r6, pc @ │ │ │ │ - rsbeq r5, sp, lr, lsr pc │ │ │ │ - rsbeq pc, ip, r4, ror r6 @ │ │ │ │ - rsbeq r5, sp, r2, lsr #30 │ │ │ │ - rsbeq pc, ip, r8, asr r6 @ │ │ │ │ - rsbeq r5, sp, r2, lsl #30 │ │ │ │ - rsbeq pc, ip, r8, lsr r6 @ │ │ │ │ - rsbeq r5, sp, ip, asr #29 │ │ │ │ - rsbeq pc, ip, r4, lsl #12 │ │ │ │ - rsbeq r5, sp, lr, lsr #29 │ │ │ │ - rsbeq r5, sp, r6, asr #29 │ │ │ │ - rsbeq pc, ip, lr, asr #11 │ │ │ │ + rsbeq pc, ip, r6, asr r9 @ │ │ │ │ + rsbeq r6, sp, r4, lsl #4 │ │ │ │ + rsbeq pc, ip, sl, lsr r9 @ │ │ │ │ + rsbeq r6, sp, r4, lsr #4 │ │ │ │ + rsbeq r6, sp, r4, ror #2 │ │ │ │ + mlseq ip, ip, r8, pc @ │ │ │ │ + rsbeq r6, sp, r8, asr #2 │ │ │ │ + rsbeq pc, ip, r0, lsl #17 │ │ │ │ + rsbeq r6, sp, r8, lsl #3 │ │ │ │ + rsbeq r6, sp, sl, lsr r2 │ │ │ │ + rsbeq r6, sp, r2, rrx │ │ │ │ + mlseq ip, sl, r7, pc @ │ │ │ │ + rsbeq r6, sp, r4, asr #32 │ │ │ │ + rsbeq pc, ip, sl, ror r7 @ │ │ │ │ + rsbeq r6, sp, r4 │ │ │ │ + rsbeq pc, ip, ip, lsr r7 @ │ │ │ │ + rsbeq r6, sp, r0, asr r0 │ │ │ │ + rsbeq r5, sp, r2, lsr #31 │ │ │ │ + ldrdeq pc, [ip], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r5, sp, r0, ror #30 │ │ │ │ + mlseq ip, r8, r6, pc @ │ │ │ │ + rsbeq r5, sp, r2, asr #30 │ │ │ │ + rsbeq pc, ip, r8, ror r6 @ │ │ │ │ + rsbeq r5, sp, r6, lsr #30 │ │ │ │ + rsbeq pc, ip, ip, asr r6 @ │ │ │ │ + rsbeq r5, sp, r6, lsl #30 │ │ │ │ + rsbeq pc, ip, ip, lsr r6 @ │ │ │ │ + ldrdeq r5, [sp], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq pc, ip, r8, lsl #12 │ │ │ │ + strhteq r5, [sp], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r5, sp, sl, asr #29 │ │ │ │ + ldrdeq pc, [ip], #-82 @ 0xffffffae @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq b54ca8 │ │ │ │ ldcmi 2, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ @ instruction: 0xf8df460e │ │ │ │ @ instruction: 0x46141c10 │ │ │ │ @@ -266818,56 +266818,56 @@ │ │ │ │ blx ffb55186 │ │ │ │ @ instruction: 0xf7ff9b0d │ │ │ │ @ instruction: 0xf6faba11 │ │ │ │ svclt 0x0000e872 │ │ │ │ rsbseq r8, r8, sl, lsl #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, r8, ip, asr r0 │ │ │ │ - mlseq sp, r6, sp, r5 │ │ │ │ - mlseq sp, lr, pc, r5 @ │ │ │ │ - rsbeq r5, sp, ip, lsl #31 │ │ │ │ - rsbeq r5, sp, r6, lsl pc │ │ │ │ - rsbeq r5, sp, ip, lsl #30 │ │ │ │ - rsbeq r5, sp, r6, lsr #21 │ │ │ │ - ldrdeq pc, [ip], #-28 @ 0xffffffe4 @ │ │ │ │ - mlseq sp, ip, r9, r5 │ │ │ │ - ldrdeq pc, [ip], #-2 @ │ │ │ │ - rsbeq r5, sp, r2, ror #24 │ │ │ │ - rsbeq r5, sp, sl, asr ip │ │ │ │ - rsbeq r5, sp, r4, asr #12 │ │ │ │ - mlseq sp, ip, r5, r5 │ │ │ │ - ldrdeq lr, [ip], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r5, sp, sl, ror r5 │ │ │ │ - strhteq lr, [ip], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r5, sp, r6, asr r5 │ │ │ │ - rsbeq lr, ip, ip, lsl #25 │ │ │ │ - rsbeq r5, sp, lr, asr #8 │ │ │ │ - rsbeq lr, ip, r6, lsl #23 │ │ │ │ - rsbeq r5, sp, lr, lsr #8 │ │ │ │ - rsbeq lr, ip, r6, ror #22 │ │ │ │ - rsbeq r5, sp, lr, lsl #8 │ │ │ │ - rsbeq lr, ip, r6, asr #22 │ │ │ │ - rsbeq r5, sp, lr, ror #7 │ │ │ │ - rsbeq lr, ip, r6, lsr #22 │ │ │ │ - strdeq r5, [sp], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq lr, ip, ip, lsr #20 │ │ │ │ - mlseq sp, r4, r2, r5 │ │ │ │ - rsbeq lr, ip, sl, asr #19 │ │ │ │ - rsbeq r5, sp, r4, asr r2 │ │ │ │ - rsbeq lr, ip, sl, lsl #19 │ │ │ │ - rsbeq r5, sp, r4, lsr r2 │ │ │ │ - rsbeq lr, ip, sl, ror #18 │ │ │ │ - rsbeq r5, sp, r6, lsl r2 │ │ │ │ - rsbeq lr, ip, lr, asr #18 │ │ │ │ - strdeq r5, [sp], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq lr, ip, lr, lsr #18 │ │ │ │ - ldrdeq r5, [sp], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq lr, ip, lr, lsl #18 │ │ │ │ - strhteq r5, [sp], #-22 @ 0xffffffea │ │ │ │ - rsbeq lr, ip, lr, ror #17 │ │ │ │ + mlseq sp, sl, sp, r5 │ │ │ │ + rsbeq r5, sp, r2, lsr #31 │ │ │ │ + mlseq sp, r0, pc, r5 @ │ │ │ │ + rsbeq r5, sp, sl, lsl pc │ │ │ │ + rsbeq r5, sp, r0, lsl pc │ │ │ │ + rsbeq r5, sp, sl, lsr #21 │ │ │ │ + rsbeq pc, ip, r0, ror #3 │ │ │ │ + rsbeq r5, sp, r0, lsr #19 │ │ │ │ + ldrdeq pc, [ip], #-6 @ │ │ │ │ + rsbeq r5, sp, r6, ror #24 │ │ │ │ + rsbeq r5, sp, lr, asr ip │ │ │ │ + rsbeq r5, sp, r8, asr #12 │ │ │ │ + rsbeq r5, sp, r0, lsr #11 │ │ │ │ + ldrdeq lr, [ip], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r5, sp, lr, ror r5 │ │ │ │ + strhteq lr, [ip], #-196 @ 0xffffff3c │ │ │ │ + rsbeq r5, sp, sl, asr r5 │ │ │ │ + mlseq ip, r0, ip, lr │ │ │ │ + rsbeq r5, sp, r2, asr r4 │ │ │ │ + rsbeq lr, ip, sl, lsl #23 │ │ │ │ + rsbeq r5, sp, r2, lsr r4 │ │ │ │ + rsbeq lr, ip, sl, ror #22 │ │ │ │ + rsbeq r5, sp, r2, lsl r4 │ │ │ │ + rsbeq lr, ip, sl, asr #22 │ │ │ │ + strdeq r5, [sp], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq lr, ip, sl, lsr #22 │ │ │ │ + strdeq r5, [sp], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq lr, ip, r0, lsr sl │ │ │ │ + mlseq sp, r8, r2, r5 │ │ │ │ + rsbeq lr, ip, lr, asr #19 │ │ │ │ + rsbeq r5, sp, r8, asr r2 │ │ │ │ + rsbeq lr, ip, lr, lsl #19 │ │ │ │ + rsbeq r5, sp, r8, lsr r2 │ │ │ │ + rsbeq lr, ip, lr, ror #18 │ │ │ │ + rsbeq r5, sp, sl, lsl r2 │ │ │ │ + rsbeq lr, ip, r2, asr r9 │ │ │ │ + strdeq r5, [sp], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq lr, ip, r2, lsr r9 │ │ │ │ + ldrdeq r5, [sp], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq lr, ip, r2, lsl r9 │ │ │ │ + strhteq r5, [sp], #-26 @ 0xffffffe6 │ │ │ │ + strdeq lr, [ip], #-130 @ 0xffffff7e @ │ │ │ │ vhadd.s8 d25, d1, d13 │ │ │ │ ldmdami fp, {r0, r3, r4, r6, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff155254 │ │ │ │ stmdbls sp, {r0, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf7004478 │ │ │ │ blls 49644c │ │ │ │ @@ -266889,21 +266889,21 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ bicne pc, r1, r1, asr #4 │ │ │ │ blx fe6d52a8 │ │ │ │ @ instruction: 0xf06f4809 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ blx 15552b6 │ │ │ │ svclt 0x0000e6f8 │ │ │ │ - ldrdeq r5, [sp], #-12 @ │ │ │ │ - rsbeq lr, ip, r4, lsl r8 │ │ │ │ - strhteq r5, [sp], #-12 │ │ │ │ - strdeq lr, [ip], #-116 @ 0xffffff8c @ │ │ │ │ - mlseq sp, lr, r0, r5 │ │ │ │ - strhteq r5, [sp], #-6 │ │ │ │ - strhteq lr, [ip], #-126 @ 0xffffff82 │ │ │ │ + rsbeq r5, sp, r0, ror #1 │ │ │ │ + rsbeq lr, ip, r8, lsl r8 │ │ │ │ + rsbeq r5, sp, r0, asr #1 │ │ │ │ + strdeq lr, [ip], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r5, sp, r2, lsr #1 │ │ │ │ + strhteq r5, [sp], #-10 │ │ │ │ + rsbeq lr, ip, r2, asr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d2b94 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1155a18 │ │ │ │ ldcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ ldcmi 8, cr15, [r4], {223} @ 0xdf │ │ │ │ @@ -267678,78 +267678,78 @@ │ │ │ │ @ instruction: 0xf6ff4478 │ │ │ │ @ instruction: 0xf7fffd2f │ │ │ │ stmdals lr, {r0, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ stc2l 7, cr15, [r8, #736] @ 0x2e0 │ │ │ │ str r4, [pc], r4, lsl #12 │ │ │ │ rsbseq r7, r8, lr, lsl r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, sp, r6, asr #32 │ │ │ │ - rsbeq r4, sp, r2, ror pc │ │ │ │ - rsbeq r4, sp, r8, ror #31 │ │ │ │ - rsbeq r4, sp, lr, lsl #27 │ │ │ │ - rsbeq lr, ip, r4, asr #9 │ │ │ │ - ldrdeq r4, [sp], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r5, sp, sl, asr #32 │ │ │ │ + rsbeq r4, sp, r6, ror pc │ │ │ │ + rsbeq r4, sp, ip, ror #31 │ │ │ │ + mlseq sp, r2, sp, r4 │ │ │ │ + rsbeq lr, ip, r8, asr #9 │ │ │ │ + ldrdeq r4, [sp], #-218 @ 0xffffff26 @ │ │ │ │ rsbseq r7, r8, ip, lsr r0 │ │ │ │ - rsbeq r4, sp, ip, asr #28 │ │ │ │ - rsbeq r4, sp, sl, asr ip │ │ │ │ - mlseq ip, r0, r3, lr │ │ │ │ - rsbeq r4, sp, r8, lsr #24 │ │ │ │ - rsbeq r4, sp, r8, asr fp │ │ │ │ - rsbeq lr, ip, lr, lsl #5 │ │ │ │ - rsbeq r4, sp, lr, lsl #23 │ │ │ │ - rsbeq r4, sp, sl, ror #20 │ │ │ │ - mlseq ip, lr, r1, lr │ │ │ │ - rsbeq r4, sp, r8, lsr #20 │ │ │ │ - rsbeq lr, ip, lr, asr r1 │ │ │ │ - strdeq r4, [sp], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq lr, ip, lr, lsr #2 │ │ │ │ - rsbeq r4, sp, r6, lsr #18 │ │ │ │ - rsbeq lr, ip, ip, asr r0 │ │ │ │ - rsbeq r4, sp, sl, lsl #18 │ │ │ │ - rsbeq lr, ip, lr, lsr r0 │ │ │ │ - rsbeq r4, sp, r8, ror #17 │ │ │ │ - rsbeq lr, ip, ip, lsl r0 │ │ │ │ - rsbeq r4, sp, sl, ror #16 │ │ │ │ - rsbeq sp, ip, r0, lsr #31 │ │ │ │ - rsbeq r4, sp, r6, lsl r8 │ │ │ │ - rsbeq sp, ip, ip, asr #30 │ │ │ │ - rsbeq r4, sp, r8, ror #15 │ │ │ │ - rsbeq sp, ip, lr, lsl pc │ │ │ │ - rsbeq r4, sp, ip, asr #15 │ │ │ │ - rsbeq sp, ip, r0, lsl #30 │ │ │ │ - rsbeq r4, sp, lr, lsr #15 │ │ │ │ - rsbeq sp, ip, r2, ror #29 │ │ │ │ - rsbeq r4, sp, r2, lsl #15 │ │ │ │ - strhteq sp, [ip], #-234 @ 0xffffff16 │ │ │ │ - rsbeq r4, sp, r0, asr r7 │ │ │ │ - rsbeq sp, ip, r8, lsl #29 │ │ │ │ - rsbeq r4, sp, r0, lsr #14 │ │ │ │ - rsbeq sp, ip, r8, asr lr │ │ │ │ - rsbeq r4, sp, r2, ror #14 │ │ │ │ - rsbeq r4, sp, r8, asr #12 │ │ │ │ - rsbeq sp, ip, lr, ror sp │ │ │ │ - rsbeq r4, sp, ip, lsl r6 │ │ │ │ - rsbeq sp, ip, r4, asr sp │ │ │ │ - mlseq sp, r4, r5, r4 │ │ │ │ - rsbeq sp, ip, ip, asr #25 │ │ │ │ - rsbeq r4, sp, r6, ror #10 │ │ │ │ - mlseq ip, lr, ip, sp │ │ │ │ - rsbeq r4, sp, ip, asr #10 │ │ │ │ - rsbeq sp, ip, r2, lsl #25 │ │ │ │ - rsbeq r4, sp, r2, lsr r5 │ │ │ │ - rsbeq sp, ip, r8, ror #24 │ │ │ │ - rsbeq r4, sp, sl, lsl #11 │ │ │ │ - strhteq r4, [sp], #-72 @ 0xffffffb8 │ │ │ │ - strdeq sp, [ip], #-176 @ 0xffffff50 @ │ │ │ │ - mlseq sp, lr, r4, r4 │ │ │ │ - ldrdeq sp, [ip], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r4, sp, r0, ror r4 │ │ │ │ - rsbeq sp, ip, r6, lsr #23 │ │ │ │ - rsbeq r4, sp, r4, asr #8 │ │ │ │ - rsbeq sp, ip, ip, ror fp │ │ │ │ + rsbeq r4, sp, r0, asr lr │ │ │ │ + rsbeq r4, sp, lr, asr ip │ │ │ │ + mlseq ip, r4, r3, lr │ │ │ │ + rsbeq r4, sp, ip, lsr #24 │ │ │ │ + rsbeq r4, sp, ip, asr fp │ │ │ │ + mlseq ip, r2, r2, lr │ │ │ │ + mlseq sp, r2, fp, r4 │ │ │ │ + rsbeq r4, sp, lr, ror #20 │ │ │ │ + rsbeq lr, ip, r2, lsr #3 │ │ │ │ + rsbeq r4, sp, ip, lsr #20 │ │ │ │ + rsbeq lr, ip, r2, ror #2 │ │ │ │ + strdeq r4, [sp], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq lr, ip, r2, lsr r1 │ │ │ │ + rsbeq r4, sp, sl, lsr #18 │ │ │ │ + rsbeq lr, ip, r0, rrx │ │ │ │ + rsbeq r4, sp, lr, lsl #18 │ │ │ │ + rsbeq lr, ip, r2, asr #32 │ │ │ │ + rsbeq r4, sp, ip, ror #17 │ │ │ │ + rsbeq lr, ip, r0, lsr #32 │ │ │ │ + rsbeq r4, sp, lr, ror #16 │ │ │ │ + rsbeq sp, ip, r4, lsr #31 │ │ │ │ + rsbeq r4, sp, sl, lsl r8 │ │ │ │ + rsbeq sp, ip, r0, asr pc │ │ │ │ + rsbeq r4, sp, ip, ror #15 │ │ │ │ + rsbeq sp, ip, r2, lsr #30 │ │ │ │ + ldrdeq r4, [sp], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq sp, ip, r4, lsl #30 │ │ │ │ + strhteq r4, [sp], #-114 @ 0xffffff8e │ │ │ │ + rsbeq sp, ip, r6, ror #29 │ │ │ │ + rsbeq r4, sp, r6, lsl #15 │ │ │ │ + strhteq sp, [ip], #-238 @ 0xffffff12 │ │ │ │ + rsbeq r4, sp, r4, asr r7 │ │ │ │ + rsbeq sp, ip, ip, lsl #29 │ │ │ │ + rsbeq r4, sp, r4, lsr #14 │ │ │ │ + rsbeq sp, ip, ip, asr lr │ │ │ │ + rsbeq r4, sp, r6, ror #14 │ │ │ │ + rsbeq r4, sp, ip, asr #12 │ │ │ │ + rsbeq sp, ip, r2, lsl #27 │ │ │ │ + rsbeq r4, sp, r0, lsr #12 │ │ │ │ + rsbeq sp, ip, r8, asr sp │ │ │ │ + mlseq sp, r8, r5, r4 │ │ │ │ + ldrdeq sp, [ip], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r4, sp, sl, ror #10 │ │ │ │ + rsbeq sp, ip, r2, lsr #25 │ │ │ │ + rsbeq r4, sp, r0, asr r5 │ │ │ │ + rsbeq sp, ip, r6, lsl #25 │ │ │ │ + rsbeq r4, sp, r6, lsr r5 │ │ │ │ + rsbeq sp, ip, ip, ror #24 │ │ │ │ + rsbeq r4, sp, lr, lsl #11 │ │ │ │ + strhteq r4, [sp], #-76 @ 0xffffffb4 │ │ │ │ + strdeq sp, [ip], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r4, sp, r2, lsr #9 │ │ │ │ + ldrdeq sp, [ip], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r4, sp, r4, ror r4 │ │ │ │ + rsbeq sp, ip, sl, lsr #23 │ │ │ │ + rsbeq r4, sp, r8, asr #8 │ │ │ │ + rsbeq sp, ip, r0, lsl #23 │ │ │ │ @ instruction: 0xf6414846 │ │ │ │ ldrbtmi r0, [r8], #-397 @ 0xfffffe73 │ │ │ │ @ instruction: 0xf6ff300c │ │ │ │ stmdami r4, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ ldc2 6, cr15, [r8], {255} @ 0xff │ │ │ │ blt ff5d6424 │ │ │ │ @@ -267813,30 +267813,30 @@ │ │ │ │ vhadd.s8 d16, d1, d12 │ │ │ │ @ instruction: 0xf6ff713f │ │ │ │ ldmdami r3, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r8, pc, rrx @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6ff4478 │ │ │ │ @ instruction: 0xf7fffc19 │ │ │ │ svclt 0x0000bbd7 │ │ │ │ - rsbeq r4, sp, r6, lsl r3 │ │ │ │ - rsbeq sp, ip, lr, asr #20 │ │ │ │ - rsbeq r4, sp, r4, ror #5 │ │ │ │ - rsbeq sp, ip, ip, lsl sl │ │ │ │ - rsbeq r4, sp, sl, asr #5 │ │ │ │ - rsbeq sp, ip, r0, lsl #20 │ │ │ │ - strhteq r4, [sp], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq sp, ip, r6, ror #19 │ │ │ │ + rsbeq r4, sp, sl, lsl r3 │ │ │ │ + rsbeq sp, ip, r2, asr sl │ │ │ │ + rsbeq r4, sp, r8, ror #5 │ │ │ │ + rsbeq sp, ip, r0, lsr #20 │ │ │ │ + rsbeq r4, sp, lr, asr #5 │ │ │ │ + rsbeq sp, ip, r4, lsl #20 │ │ │ │ + strhteq r4, [sp], #-36 @ 0xffffffdc │ │ │ │ + rsbeq sp, ip, sl, ror #19 │ │ │ │ + rsbeq r4, sp, r4, lsl #5 │ │ │ │ + strhteq sp, [ip], #-156 @ 0xffffff64 │ │ │ │ + rsbeq r4, sp, r8, ror #4 │ │ │ │ rsbeq r4, sp, r0, lsl #5 │ │ │ │ - strhteq sp, [ip], #-152 @ 0xffffff68 │ │ │ │ - rsbeq r4, sp, r4, ror #4 │ │ │ │ - rsbeq r4, sp, ip, ror r2 │ │ │ │ - rsbeq sp, ip, r4, lsl #19 │ │ │ │ - rsbeq r4, sp, r0, lsr r2 │ │ │ │ - rsbeq r4, sp, r8, asr #4 │ │ │ │ - rsbeq sp, ip, r0, asr r9 │ │ │ │ + rsbeq sp, ip, r8, lsl #19 │ │ │ │ + rsbeq r4, sp, r4, lsr r2 │ │ │ │ + rsbeq r4, sp, ip, asr #4 │ │ │ │ + rsbeq sp, ip, r4, asr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 253a28 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [r1], r1, asr #1 │ │ │ │ blcs 1456900 │ │ │ │ @@ -268561,31 +268561,31 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ stc2 6, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0x46284659 │ │ │ │ mcr2 6, 2, pc, cr4, cr14, {7} @ │ │ │ │ svclt 0x0000e48f │ │ │ │ rsbseq r6, r8, r6, lsl #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, sp, r6, ror #1 │ │ │ │ + rsbeq r4, sp, sl, ror #1 │ │ │ │ @ instruction: 0xffff9427 │ │ │ │ @ instruction: 0xffff5347 │ │ │ │ - rsbeq r4, sp, r2 │ │ │ │ - rsbeq sp, ip, r8, lsr r7 │ │ │ │ - rsbeq r3, sp, r6, ror #31 │ │ │ │ - rsbeq sp, ip, ip, lsl r7 │ │ │ │ + rsbeq r4, sp, r6 │ │ │ │ + rsbeq sp, ip, ip, lsr r7 │ │ │ │ + rsbeq r3, sp, sl, ror #31 │ │ │ │ + rsbeq sp, ip, r0, lsr #14 │ │ │ │ ldrhteq r6, [r8], #-34 @ 0xffffffde │ │ │ │ - rsbeq r3, sp, r8, asr lr │ │ │ │ - rsbeq r3, sp, lr, asr #26 │ │ │ │ - rsbeq sp, ip, r4, lsl #9 │ │ │ │ - rsbeq r3, sp, r2, lsr sp │ │ │ │ - rsbeq sp, ip, r8, ror #8 │ │ │ │ - strdeq r3, [sp], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq sp, ip, r6, lsr r3 │ │ │ │ - rsbeq r3, sp, r4, lsl #13 │ │ │ │ - rsbeq ip, ip, r2, asr #27 │ │ │ │ + rsbeq r3, sp, ip, asr lr │ │ │ │ + rsbeq r3, sp, r2, asr sp │ │ │ │ + rsbeq sp, ip, r8, lsl #9 │ │ │ │ + rsbeq r3, sp, r6, lsr sp │ │ │ │ + rsbeq sp, ip, ip, ror #8 │ │ │ │ + strdeq r3, [sp], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq sp, ip, sl, lsr r3 │ │ │ │ + rsbeq r3, sp, r8, lsl #13 │ │ │ │ + rsbeq ip, ip, r6, asr #27 │ │ │ │ ldrdlt pc, [r4], -sp @ │ │ │ │ @ instruction: 0xf8df4628 │ │ │ │ @ instruction: 0xf00b4c54 │ │ │ │ bvs ffdd6bd8 │ │ │ │ @ instruction: 0xf106447c │ │ │ │ vrhadd.s8 d16, d1, d16 │ │ │ │ movwls r1, #821 @ 0x335 │ │ │ │ @@ -269369,70 +269369,70 @@ │ │ │ │ bicsvc pc, r7, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff36f6fd │ │ │ │ @ instruction: 0x4659483a │ │ │ │ @ instruction: 0xf6fd4478 │ │ │ │ @ instruction: 0xf7fefff1 │ │ │ │ svclt 0x0000bce2 │ │ │ │ - rsbeq r3, sp, r0, ror r6 │ │ │ │ - rsbeq r3, sp, r0, asr #9 │ │ │ │ - strdeq ip, [ip], #-190 @ 0xffffff42 @ │ │ │ │ - mlseq sp, r8, r4, r3 │ │ │ │ - ldrdeq ip, [ip], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r3, sp, r2, ror #6 │ │ │ │ - rsbeq r3, sp, r8, lsr r1 │ │ │ │ - rsbeq ip, ip, lr, ror #16 │ │ │ │ - rsbeq r3, sp, ip, lsl r1 │ │ │ │ - rsbeq ip, ip, r2, asr r8 │ │ │ │ - rsbeq r3, sp, sl, lsl #1 │ │ │ │ - rsbeq ip, ip, r8, asr #15 │ │ │ │ - ldrdeq r2, [sp], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq ip, ip, r6, lsl r7 │ │ │ │ - rsbeq r3, sp, r4, lsr #32 │ │ │ │ - ldrdeq r2, [sp], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r2, sp, r0, lsl #28 │ │ │ │ - rsbeq ip, ip, r6, lsr r5 │ │ │ │ - rsbeq r2, sp, r4, ror #27 │ │ │ │ - rsbeq ip, ip, sl, lsl r5 │ │ │ │ - strhteq r2, [sp], #-222 @ 0xffffff22 │ │ │ │ - strdeq ip, [ip], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r2, sp, lr, ror #25 │ │ │ │ - rsbeq ip, ip, r6, lsr #8 │ │ │ │ - rsbeq r2, sp, r2, asr #25 │ │ │ │ - strdeq ip, [ip], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r2, sp, r2, lsr ip │ │ │ │ - rsbeq ip, ip, sl, ror #6 │ │ │ │ - rsbeq r2, sp, sl, asr #23 │ │ │ │ - rsbeq ip, ip, r2, lsl #6 │ │ │ │ - rsbeq r2, sp, r2, asr #22 │ │ │ │ - rsbeq ip, ip, sl, ror r2 │ │ │ │ - rsbeq r2, sp, r6, lsr #22 │ │ │ │ - rsbeq ip, ip, lr, asr r2 │ │ │ │ - rsbeq r2, sp, sl, lsl #22 │ │ │ │ - rsbeq ip, ip, r0, asr #4 │ │ │ │ - rsbeq r2, sp, sl, ror #21 │ │ │ │ - rsbeq ip, ip, r0, lsr #4 │ │ │ │ - rsbeq r2, sp, sl, asr #21 │ │ │ │ - rsbeq ip, ip, r0, lsl #4 │ │ │ │ - strhteq r2, [sp], #-160 @ 0xffffff60 │ │ │ │ - rsbeq ip, ip, r6, ror #3 │ │ │ │ - mlseq sp, r6, sl, r2 │ │ │ │ - rsbeq ip, ip, ip, asr #3 │ │ │ │ - rsbeq r2, sp, ip, ror sl │ │ │ │ - strhteq ip, [ip], #-18 @ 0xffffffee │ │ │ │ - rsbeq r2, sp, ip, asr sl │ │ │ │ - mlseq ip, r2, r1, ip │ │ │ │ - rsbeq r2, sp, r2, asr #20 │ │ │ │ - rsbeq ip, ip, r8, ror r1 │ │ │ │ - rsbeq r2, sp, r6, lsr #20 │ │ │ │ - rsbeq ip, ip, ip, asr r1 │ │ │ │ - strdeq r2, [sp], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq ip, ip, r6, lsr r1 │ │ │ │ - rsbeq r2, sp, r8, asr #19 │ │ │ │ - rsbeq ip, ip, r0, lsl #2 │ │ │ │ + rsbeq r3, sp, r4, ror r6 │ │ │ │ + rsbeq r3, sp, r4, asr #9 │ │ │ │ + rsbeq ip, ip, r2, lsl #24 │ │ │ │ + mlseq sp, ip, r4, r3 │ │ │ │ + ldrdeq ip, [ip], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r3, sp, r6, ror #6 │ │ │ │ + rsbeq r3, sp, ip, lsr r1 │ │ │ │ + rsbeq ip, ip, r2, ror r8 │ │ │ │ + rsbeq r3, sp, r0, lsr #2 │ │ │ │ + rsbeq ip, ip, r6, asr r8 │ │ │ │ + rsbeq r3, sp, lr, lsl #1 │ │ │ │ + rsbeq ip, ip, ip, asr #15 │ │ │ │ + ldrdeq r2, [sp], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq ip, ip, sl, lsl r7 │ │ │ │ + rsbeq r3, sp, r8, lsr #32 │ │ │ │ + ldrdeq r2, [sp], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r2, sp, r4, lsl #28 │ │ │ │ + rsbeq ip, ip, sl, lsr r5 │ │ │ │ + rsbeq r2, sp, r8, ror #27 │ │ │ │ + rsbeq ip, ip, lr, lsl r5 │ │ │ │ + rsbeq r2, sp, r2, asr #27 │ │ │ │ + rsbeq ip, ip, r0, lsl #10 │ │ │ │ + strdeq r2, [sp], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq ip, ip, sl, lsr #8 │ │ │ │ + rsbeq r2, sp, r6, asr #25 │ │ │ │ + strdeq ip, [ip], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r2, sp, r6, lsr ip │ │ │ │ + rsbeq ip, ip, lr, ror #6 │ │ │ │ + rsbeq r2, sp, lr, asr #23 │ │ │ │ + rsbeq ip, ip, r6, lsl #6 │ │ │ │ + rsbeq r2, sp, r6, asr #22 │ │ │ │ + rsbeq ip, ip, lr, ror r2 │ │ │ │ + rsbeq r2, sp, sl, lsr #22 │ │ │ │ + rsbeq ip, ip, r2, ror #4 │ │ │ │ + rsbeq r2, sp, lr, lsl #22 │ │ │ │ + rsbeq ip, ip, r4, asr #4 │ │ │ │ + rsbeq r2, sp, lr, ror #21 │ │ │ │ + rsbeq ip, ip, r4, lsr #4 │ │ │ │ + rsbeq r2, sp, lr, asr #21 │ │ │ │ + rsbeq ip, ip, r4, lsl #4 │ │ │ │ + strhteq r2, [sp], #-164 @ 0xffffff5c │ │ │ │ + rsbeq ip, ip, sl, ror #3 │ │ │ │ + mlseq sp, sl, sl, r2 │ │ │ │ + ldrdeq ip, [ip], #-16 @ │ │ │ │ + rsbeq r2, sp, r0, lsl #21 │ │ │ │ + strhteq ip, [ip], #-22 @ 0xffffffea │ │ │ │ + rsbeq r2, sp, r0, ror #20 │ │ │ │ + mlseq ip, r6, r1, ip │ │ │ │ + rsbeq r2, sp, r6, asr #20 │ │ │ │ + rsbeq ip, ip, ip, ror r1 │ │ │ │ + rsbeq r2, sp, sl, lsr #20 │ │ │ │ + rsbeq ip, ip, r0, ror #2 │ │ │ │ + rsbeq r2, sp, r2, lsl #20 │ │ │ │ + rsbeq ip, ip, sl, lsr r1 │ │ │ │ + rsbeq r2, sp, ip, asr #19 │ │ │ │ + rsbeq ip, ip, r4, lsl #2 │ │ │ │ @ instruction: 0xf72f4628 │ │ │ │ @ instruction: 0x4651fd75 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr, #-984] @ 0xfffffc28 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0xf8da8220 │ │ │ │ tstcs r0, r4 │ │ │ │ @@ -269759,75 +269759,75 @@ │ │ │ │ stc2 6, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ @ instruction: 0xf06f4842 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ stc2l 6, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r2, sp, r6, ror r8 │ │ │ │ - rsbeq fp, ip, ip, lsr #31 │ │ │ │ - rsbeq r2, sp, r4, asr #16 │ │ │ │ - rsbeq fp, ip, sl, ror pc │ │ │ │ - rsbeq r2, sp, r2, lsr #16 │ │ │ │ - rsbeq fp, ip, r8, asr pc │ │ │ │ - rsbeq r2, sp, r0, lsl #16 │ │ │ │ - rsbeq fp, ip, r6, lsr pc │ │ │ │ - rsbeq r2, sp, lr, asr #15 │ │ │ │ - rsbeq fp, ip, r4, lsl #30 │ │ │ │ - strhteq r2, [sp], #-112 @ 0xffffff90 │ │ │ │ - rsbeq fp, ip, r4, ror #29 │ │ │ │ - rsbeq r2, sp, sl, lsl #15 │ │ │ │ - strhteq fp, [ip], #-238 @ 0xffffff12 │ │ │ │ - rsbeq r2, sp, lr, lsr r7 │ │ │ │ - rsbeq fp, ip, r6, ror lr │ │ │ │ - rsbeq r2, sp, r2, lsr #14 │ │ │ │ - rsbeq fp, ip, sl, asr lr │ │ │ │ - strdeq r2, [sp], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq fp, ip, lr, lsr #28 │ │ │ │ - rsbeq r2, sp, r6, lsr #12 │ │ │ │ - rsbeq fp, ip, lr, asr sp │ │ │ │ - rsbeq r2, sp, ip, lsl #12 │ │ │ │ - rsbeq fp, ip, r2, asr #26 │ │ │ │ - ldrdeq r2, [sp], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq fp, ip, r4, lsl sp │ │ │ │ - strhteq r2, [sp], #-94 @ 0xffffffa2 │ │ │ │ - strdeq fp, [ip], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r2, sp, r0, lsr #11 │ │ │ │ - ldrdeq fp, [ip], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r2, sp, r2, lsl #11 │ │ │ │ - strhteq fp, [ip], #-202 @ 0xffffff36 │ │ │ │ - rsbeq r2, sp, r4, ror #10 │ │ │ │ - mlseq ip, ip, ip, fp │ │ │ │ - rsbeq r2, sp, r6, asr #10 │ │ │ │ - rsbeq fp, ip, lr, ror ip │ │ │ │ - rsbeq r2, sp, r8, lsr #10 │ │ │ │ - rsbeq fp, ip, r0, ror #24 │ │ │ │ - rsbeq r2, sp, sl, lsl #10 │ │ │ │ - rsbeq fp, ip, r2, asr #24 │ │ │ │ - rsbeq r2, sp, ip, ror #9 │ │ │ │ - rsbeq fp, ip, r4, lsr #24 │ │ │ │ - rsbeq r2, sp, lr, asr #9 │ │ │ │ - rsbeq fp, ip, r6, lsl #24 │ │ │ │ - strhteq r2, [sp], #-64 @ 0xffffffc0 │ │ │ │ - rsbeq fp, ip, r6, ror #23 │ │ │ │ - mlseq sp, r0, r4, r2 │ │ │ │ - rsbeq fp, ip, r6, asr #23 │ │ │ │ - rsbeq r2, sp, r2, ror r4 │ │ │ │ - rsbeq fp, ip, sl, lsr #23 │ │ │ │ - rsbeq r2, sp, r2, asr r4 │ │ │ │ - rsbeq r2, sp, sl, ror #8 │ │ │ │ - rsbeq fp, ip, r2, ror fp │ │ │ │ - rsbeq r2, sp, lr, lsl r4 │ │ │ │ - rsbeq r2, sp, r6, lsr r4 │ │ │ │ - rsbeq fp, ip, lr, lsr fp │ │ │ │ - rsbeq r2, sp, ip, ror #7 │ │ │ │ - rsbeq r2, sp, r6, lsl #8 │ │ │ │ - rsbeq r2, sp, lr, asr #7 │ │ │ │ - rsbeq r2, sp, r6, ror #7 │ │ │ │ - rsbeq fp, ip, lr, ror #21 │ │ │ │ + rsbeq r2, sp, sl, ror r8 │ │ │ │ + strhteq fp, [ip], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r2, sp, r8, asr #16 │ │ │ │ + rsbeq fp, ip, lr, ror pc │ │ │ │ + rsbeq r2, sp, r6, lsr #16 │ │ │ │ + rsbeq fp, ip, ip, asr pc │ │ │ │ + rsbeq r2, sp, r4, lsl #16 │ │ │ │ + rsbeq fp, ip, sl, lsr pc │ │ │ │ + ldrdeq r2, [sp], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq fp, ip, r8, lsl #30 │ │ │ │ + strhteq r2, [sp], #-116 @ 0xffffff8c │ │ │ │ + rsbeq fp, ip, r8, ror #29 │ │ │ │ + rsbeq r2, sp, lr, lsl #15 │ │ │ │ + rsbeq fp, ip, r2, asr #29 │ │ │ │ + rsbeq r2, sp, r2, asr #14 │ │ │ │ + rsbeq fp, ip, sl, ror lr │ │ │ │ + rsbeq r2, sp, r6, lsr #14 │ │ │ │ + rsbeq fp, ip, lr, asr lr │ │ │ │ + strdeq r2, [sp], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq fp, ip, r2, lsr lr │ │ │ │ + rsbeq r2, sp, sl, lsr #12 │ │ │ │ + rsbeq fp, ip, r2, ror #26 │ │ │ │ + rsbeq r2, sp, r0, lsl r6 │ │ │ │ + rsbeq fp, ip, r6, asr #26 │ │ │ │ + rsbeq r2, sp, r0, ror #11 │ │ │ │ + rsbeq fp, ip, r8, lsl sp │ │ │ │ + rsbeq r2, sp, r2, asr #11 │ │ │ │ + strdeq fp, [ip], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r2, sp, r4, lsr #11 │ │ │ │ + ldrdeq fp, [ip], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r2, sp, r6, lsl #11 │ │ │ │ + strhteq fp, [ip], #-206 @ 0xffffff32 │ │ │ │ + rsbeq r2, sp, r8, ror #10 │ │ │ │ + rsbeq fp, ip, r0, lsr #25 │ │ │ │ + rsbeq r2, sp, sl, asr #10 │ │ │ │ + rsbeq fp, ip, r2, lsl #25 │ │ │ │ + rsbeq r2, sp, ip, lsr #10 │ │ │ │ + rsbeq fp, ip, r4, ror #24 │ │ │ │ + rsbeq r2, sp, lr, lsl #10 │ │ │ │ + rsbeq fp, ip, r6, asr #24 │ │ │ │ + strdeq r2, [sp], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq fp, ip, r8, lsr #24 │ │ │ │ + ldrdeq r2, [sp], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq fp, ip, sl, lsl #24 │ │ │ │ + strhteq r2, [sp], #-68 @ 0xffffffbc │ │ │ │ + rsbeq fp, ip, sl, ror #23 │ │ │ │ + mlseq sp, r4, r4, r2 │ │ │ │ + rsbeq fp, ip, sl, asr #23 │ │ │ │ + rsbeq r2, sp, r6, ror r4 │ │ │ │ + rsbeq fp, ip, lr, lsr #23 │ │ │ │ + rsbeq r2, sp, r6, asr r4 │ │ │ │ + rsbeq r2, sp, lr, ror #8 │ │ │ │ + rsbeq fp, ip, r6, ror fp │ │ │ │ + rsbeq r2, sp, r2, lsr #8 │ │ │ │ + rsbeq r2, sp, sl, lsr r4 │ │ │ │ + rsbeq fp, ip, r2, asr #22 │ │ │ │ + strdeq r2, [sp], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r2, sp, sl, lsl #8 │ │ │ │ + ldrdeq r2, [sp], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r2, sp, sl, ror #7 │ │ │ │ + strdeq fp, [ip], #-162 @ 0xffffff5e @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec71690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ strdlt r2, [sp], r4 │ │ │ │ ldrbtcc pc, [r0], #2271 @ 0x8df @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -270143,93 +270143,93 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf92af6fd │ │ │ │ @ instruction: 0x46294852 │ │ │ │ @ instruction: 0xf6fd4478 │ │ │ │ str pc, [r1], -r5, ror #19 │ │ │ │ rsbseq r4, r8, lr, ror #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r2, [sp], #-36 @ 0xffffffdc @ │ │ │ │ + strdeq r2, [sp], #-40 @ 0xffffffd8 @ │ │ │ │ @ instruction: 0xffffb141 │ │ │ │ @ instruction: 0xffff94f3 │ │ │ │ @ instruction: 0xffff3b81 │ │ │ │ @ instruction: 0xffff3c13 │ │ │ │ - rsbeq r2, sp, sl, lsl r5 │ │ │ │ - strhteq r2, [sp], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq r2, sp, lr, lsl r5 │ │ │ │ + rsbeq r2, sp, r0, asr #7 │ │ │ │ andeq r0, r0, pc, asr #24 │ │ │ │ andeq r0, r0, r5, ror #10 │ │ │ │ - rsbeq r2, sp, ip, lsr #3 │ │ │ │ - rsbeq fp, ip, r2, ror #17 │ │ │ │ + strhteq r2, [sp], #-16 │ │ │ │ + rsbeq fp, ip, r6, ror #17 │ │ │ │ rsbseq r4, r8, sl, ror r4 │ │ │ │ - rsbeq r2, sp, r2, ror r1 │ │ │ │ - rsbeq fp, ip, r8, lsr #17 │ │ │ │ + rsbeq r2, sp, r6, ror r1 │ │ │ │ + rsbeq fp, ip, ip, lsr #17 │ │ │ │ @ instruction: 0xffff6553 │ │ │ │ @ instruction: 0xffff6b11 │ │ │ │ - rsbeq r2, sp, r2, lsr r1 │ │ │ │ - rsbeq fp, ip, sl, ror #16 │ │ │ │ - rsbeq r2, sp, r8, lsl r1 │ │ │ │ - rsbeq fp, ip, r0, asr r8 │ │ │ │ - strdeq r2, [sp], #-14 @ │ │ │ │ - rsbeq fp, ip, r4, lsr r8 │ │ │ │ - rsbeq r2, sp, r0, ror #1 │ │ │ │ - rsbeq fp, ip, r6, lsl r8 │ │ │ │ - rsbeq r2, sp, r6, asr #1 │ │ │ │ - strdeq fp, [ip], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r2, sp, r6, lsr r1 │ │ │ │ + rsbeq fp, ip, lr, ror #16 │ │ │ │ + rsbeq r2, sp, ip, lsl r1 │ │ │ │ + rsbeq fp, ip, r4, asr r8 │ │ │ │ + rsbeq r2, sp, r2, lsl #2 │ │ │ │ + rsbeq fp, ip, r8, lsr r8 │ │ │ │ + rsbeq r2, sp, r4, ror #1 │ │ │ │ + rsbeq fp, ip, sl, lsl r8 │ │ │ │ + rsbeq r2, sp, sl, asr #1 │ │ │ │ + rsbeq fp, ip, r0, lsl #16 │ │ │ │ @ instruction: 0xffffac4f │ │ │ │ @ instruction: 0xffffa93d │ │ │ │ - rsbeq r2, sp, r6, lsl #1 │ │ │ │ - strhteq fp, [ip], #-126 @ 0xffffff82 │ │ │ │ - rsbeq r2, sp, ip, rrx │ │ │ │ - rsbeq fp, ip, r4, lsr #15 │ │ │ │ + rsbeq r2, sp, sl, lsl #1 │ │ │ │ + rsbeq fp, ip, r2, asr #15 │ │ │ │ + rsbeq r2, sp, r0, ror r0 │ │ │ │ + rsbeq fp, ip, r8, lsr #15 │ │ │ │ @ instruction: 0xffff3e33 │ │ │ │ - rsbeq r2, sp, r0, asr #32 │ │ │ │ - rsbeq fp, ip, r8, ror r7 │ │ │ │ + rsbeq r2, sp, r4, asr #32 │ │ │ │ + rsbeq fp, ip, ip, ror r7 │ │ │ │ andeq r1, r0, r3, ror sl │ │ │ │ - rsbeq r2, sp, r4, lsl r0 │ │ │ │ - rsbeq fp, ip, ip, asr #14 │ │ │ │ + rsbeq r2, sp, r8, lsl r0 │ │ │ │ + rsbeq fp, ip, r0, asr r7 │ │ │ │ @ instruction: 0xffff74a3 │ │ │ │ - rsbeq r1, sp, r8, ror #31 │ │ │ │ - rsbeq fp, ip, r0, lsr #14 │ │ │ │ + rsbeq r1, sp, ip, ror #31 │ │ │ │ + rsbeq fp, ip, r4, lsr #14 │ │ │ │ @ instruction: 0xffffde05 │ │ │ │ - strhteq r1, [sp], #-244 @ 0xffffff0c │ │ │ │ - rsbeq fp, ip, ip, ror #13 │ │ │ │ + strhteq r1, [sp], #-248 @ 0xffffff08 │ │ │ │ + strdeq fp, [ip], #-96 @ 0xffffffa0 @ │ │ │ │ @ instruction: 0xffff99cf │ │ │ │ - rsbeq r1, sp, r8, lsl #31 │ │ │ │ - rsbeq fp, ip, r0, asr #13 │ │ │ │ + rsbeq r1, sp, ip, lsl #31 │ │ │ │ + rsbeq fp, ip, r4, asr #13 │ │ │ │ @ instruction: 0xffffa64b │ │ │ │ - rsbeq r1, sp, ip, asr pc │ │ │ │ - mlseq ip, r4, r6, fp │ │ │ │ + rsbeq r1, sp, r0, ror #30 │ │ │ │ + mlseq ip, r8, r6, fp │ │ │ │ @ instruction: 0xffff3817 │ │ │ │ - rsbeq r1, sp, ip, lsr #30 │ │ │ │ - rsbeq fp, ip, r4, ror #12 │ │ │ │ + rsbeq r1, sp, r0, lsr pc │ │ │ │ + rsbeq fp, ip, r8, ror #12 │ │ │ │ @ instruction: 0xffff7283 │ │ │ │ - rsbeq r1, sp, r0, lsl #30 │ │ │ │ - rsbeq fp, ip, r8, lsr r6 │ │ │ │ + rsbeq r1, sp, r4, lsl #30 │ │ │ │ + rsbeq fp, ip, ip, lsr r6 │ │ │ │ @ instruction: 0xffff7207 │ │ │ │ - ldrdeq r1, [sp], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq fp, ip, ip, lsl #12 │ │ │ │ - rsbeq r2, sp, r6, lsl r2 │ │ │ │ - rsbeq r2, sp, r8, ror r2 │ │ │ │ - mlseq sp, r8, lr, r1 │ │ │ │ - ldrdeq fp, [ip], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r2, sp, ip, ror #4 │ │ │ │ - rsbeq r2, sp, lr, asr #5 │ │ │ │ - rsbeq r1, sp, lr, asr lr │ │ │ │ - mlseq ip, r6, r5, fp │ │ │ │ - rsbeq r2, sp, r8, asr #5 │ │ │ │ - mlseq sp, r2, pc, r1 @ │ │ │ │ - rsbeq r1, sp, r6, lsr #28 │ │ │ │ - rsbeq fp, ip, lr, asr r5 │ │ │ │ - ldrdeq r2, [sp], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r1, sp, r0, lsl #31 │ │ │ │ - rsbeq r1, sp, sl, ror #27 │ │ │ │ - rsbeq fp, ip, r2, lsr #10 │ │ │ │ - ldrdeq r2, [sp], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r1, sp, ip, ror #30 │ │ │ │ - strhteq r1, [sp], #-208 @ 0xffffff30 │ │ │ │ - rsbeq fp, ip, r8, ror #9 │ │ │ │ + ldrdeq r1, [sp], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq fp, ip, r0, lsl r6 │ │ │ │ + rsbeq r2, sp, sl, lsl r2 │ │ │ │ + rsbeq r2, sp, ip, ror r2 │ │ │ │ + mlseq sp, ip, lr, r1 │ │ │ │ + ldrdeq fp, [ip], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r2, sp, r0, ror r2 │ │ │ │ + ldrdeq r2, [sp], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r1, sp, r2, ror #28 │ │ │ │ + mlseq ip, sl, r5, fp │ │ │ │ + rsbeq r2, sp, ip, asr #5 │ │ │ │ + mlseq sp, r6, pc, r1 @ │ │ │ │ + rsbeq r1, sp, sl, lsr #28 │ │ │ │ + rsbeq fp, ip, r2, ror #10 │ │ │ │ + ldrdeq r2, [sp], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r1, sp, r4, lsl #31 │ │ │ │ + rsbeq r1, sp, lr, ror #27 │ │ │ │ + rsbeq fp, ip, r6, lsr #10 │ │ │ │ + rsbeq r2, sp, r2, ror #5 │ │ │ │ + rsbeq r1, sp, r0, ror pc │ │ │ │ + strhteq r1, [sp], #-212 @ 0xffffff2c │ │ │ │ + rsbeq fp, ip, ip, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec71cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -270240,16 +270240,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6fd300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf922f6fd │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r1, sp, sl, lsr #24 │ │ │ │ - rsbeq fp, ip, r2, ror #6 │ │ │ │ + rsbeq r1, sp, lr, lsr #24 │ │ │ │ + rsbeq fp, ip, r6, ror #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d5fe0 >::_M_default_append(unsigned int)@@Base+0x5344c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ @ instruction: 0xf8dfb09d │ │ │ │ cdp 5, 11, cr10, cr0, cr12, {6} │ │ │ │ @@ -270622,56 +270622,56 @@ │ │ │ │ mcr2 6, 1, pc, cr14, cr12, {7} @ │ │ │ │ @ instruction: 0xf6f6e7cd │ │ │ │ pushmi {r1, r3, r4, r5, r7, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xe7e74479 │ │ │ │ rsbseq r3, r8, lr, asr #29 │ │ │ │ ldrhteq r3, [r8], #-234 @ 0xffffff16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq sp, r4, sp, r1 │ │ │ │ + mlseq sp, r8, sp, r1 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - rsbeq r2, sp, lr, lsl #2 │ │ │ │ - rsbeq r1, sp, r4, lsl #21 │ │ │ │ - rsbeq r1, sp, r6, ror #18 │ │ │ │ - mlseq ip, lr, r0, fp │ │ │ │ + rsbeq r2, sp, r2, lsl r1 │ │ │ │ + rsbeq r1, sp, r8, lsl #21 │ │ │ │ + rsbeq r1, sp, sl, ror #18 │ │ │ │ + rsbeq fp, ip, r2, lsr #1 │ │ │ │ rsbseq r3, r8, r8, lsr ip │ │ │ │ - rsbeq r1, sp, r2, lsl #18 │ │ │ │ - rsbeq fp, ip, sl, lsr r0 │ │ │ │ - rsbeq r1, sp, r2, asr r8 │ │ │ │ - rsbeq sl, ip, sl, lsl #31 │ │ │ │ - rsbeq r1, sp, r8, lsr r8 │ │ │ │ - rsbeq sl, ip, r0, ror pc │ │ │ │ - rsbeq r1, sp, lr, lsl #17 │ │ │ │ - rsbeq r1, sp, r4, ror #15 │ │ │ │ - rsbeq sl, ip, ip, lsl pc │ │ │ │ - rsbeq r1, sp, r8, asr #15 │ │ │ │ - rsbeq sl, ip, r0, lsl #30 │ │ │ │ - rsbeq r1, sp, lr, ror #14 │ │ │ │ - rsbeq sl, ip, r6, lsr #29 │ │ │ │ - rsbeq r1, sp, ip, asr #14 │ │ │ │ - rsbeq sl, ip, r4, lsl #29 │ │ │ │ - rsbeq r1, sp, r2, lsr r7 │ │ │ │ - rsbeq sl, ip, r8, ror #28 │ │ │ │ - rsbeq r1, sp, r4, lsl r7 │ │ │ │ - rsbeq sl, ip, sl, asr #28 │ │ │ │ - strdeq r1, [sp], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq sl, ip, lr, lsr #28 │ │ │ │ - ldrdeq r1, [sp], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq sl, ip, r2, lsl lr │ │ │ │ - strhteq r1, [sp], #-110 @ 0xffffff92 │ │ │ │ - strdeq sl, [ip], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r1, sp, r4, lsr #13 │ │ │ │ - rsbeq r1, sp, r4, asr #24 │ │ │ │ - rsbeq r1, sp, r2, lsl #13 │ │ │ │ - strhteq r1, [sp], #-188 @ 0xffffff44 │ │ │ │ - rsbeq r1, sp, sl, ror #12 │ │ │ │ - rsbeq lr, ip, r2, lsl #21 │ │ │ │ - rsbeq r1, sp, r4, asr #23 │ │ │ │ - rsbeq r1, sp, r2, asr #12 │ │ │ │ - rsbeq r1, sp, r2, ror #24 │ │ │ │ - rsbeq lr, ip, ip, asr #20 │ │ │ │ + rsbeq r1, sp, r6, lsl #18 │ │ │ │ + rsbeq fp, ip, lr, lsr r0 │ │ │ │ + rsbeq r1, sp, r6, asr r8 │ │ │ │ + rsbeq sl, ip, lr, lsl #31 │ │ │ │ + rsbeq r1, sp, ip, lsr r8 │ │ │ │ + rsbeq sl, ip, r4, ror pc │ │ │ │ + mlseq sp, r2, r8, r1 │ │ │ │ + rsbeq r1, sp, r8, ror #15 │ │ │ │ + rsbeq sl, ip, r0, lsr #30 │ │ │ │ + rsbeq r1, sp, ip, asr #15 │ │ │ │ + rsbeq sl, ip, r4, lsl #30 │ │ │ │ + rsbeq r1, sp, r2, ror r7 │ │ │ │ + rsbeq sl, ip, sl, lsr #29 │ │ │ │ + rsbeq r1, sp, r0, asr r7 │ │ │ │ + rsbeq sl, ip, r8, lsl #29 │ │ │ │ + rsbeq r1, sp, r6, lsr r7 │ │ │ │ + rsbeq sl, ip, ip, ror #28 │ │ │ │ + rsbeq r1, sp, r8, lsl r7 │ │ │ │ + rsbeq sl, ip, lr, asr #28 │ │ │ │ + strdeq r1, [sp], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq sl, ip, r2, lsr lr │ │ │ │ + ldrdeq r1, [sp], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq sl, ip, r6, lsl lr │ │ │ │ + rsbeq r1, sp, r2, asr #13 │ │ │ │ + strdeq sl, [ip], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r1, sp, r8, lsr #13 │ │ │ │ + rsbeq r1, sp, r8, asr #24 │ │ │ │ + rsbeq r1, sp, r6, lsl #13 │ │ │ │ + rsbeq r1, sp, r0, asr #23 │ │ │ │ + rsbeq r1, sp, lr, ror #12 │ │ │ │ + rsbeq lr, ip, r6, lsl #21 │ │ │ │ + rsbeq r1, sp, r8, asr #23 │ │ │ │ + rsbeq r1, sp, r6, asr #12 │ │ │ │ + rsbeq r1, sp, r6, ror #24 │ │ │ │ + rsbeq lr, ip, r0, asr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ ldrmi fp, [sl], fp, lsr #1 │ │ │ │ sbfxcc pc, pc, #17, #13 │ │ │ │ ldrmi r4, [r4], -r3, lsl #13 │ │ │ │ @@ -271165,62 +271165,62 @@ │ │ │ │ ldmdami r5!, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6fc4478 │ │ │ │ ldrb pc, [pc, #2541] @ 11c369 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, r8, r2, lsr r8 │ │ │ │ rsbseq r3, r8, r0, lsr #16 │ │ │ │ ldrsbteq r3, [r8], #-122 @ 0xffffff86 │ │ │ │ - strhteq lr, [ip], #-68 @ 0xffffffbc │ │ │ │ - rsbeq r1, sp, r6, lsr #8 │ │ │ │ - strdeq fp, [ip], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r8, ip, r8, ror #12 │ │ │ │ - rsbeq r8, ip, r0, ror #12 │ │ │ │ - rsbeq r1, sp, sl, asr r3 │ │ │ │ - mlseq ip, r0, sl, sl │ │ │ │ - rsbeq r1, sp, lr, lsr r3 │ │ │ │ - rsbeq sl, ip, r4, ror sl │ │ │ │ - rsbeq fp, ip, ip, lsl #13 │ │ │ │ - rsbeq pc, ip, r8, ror #2 │ │ │ │ + strhteq lr, [ip], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq r1, sp, sl, lsr #8 │ │ │ │ + rsbeq fp, ip, r0, lsl #14 │ │ │ │ + rsbeq r8, ip, ip, ror #12 │ │ │ │ + rsbeq r8, ip, r4, ror #12 │ │ │ │ rsbeq r1, sp, lr, asr r3 │ │ │ │ - rsbeq r1, sp, sl, ror #5 │ │ │ │ - rsbeq r1, sp, lr, lsl r2 │ │ │ │ - rsbeq sl, ip, r2, asr r9 │ │ │ │ - strdeq r1, [sp], #-30 @ 0xffffffe2 @ │ │ │ │ - ldrdeq r9, [ip], #-218 @ 0xffffff26 @ │ │ │ │ - ldrdeq r1, [sp], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq sl, ip, r4, lsl r9 │ │ │ │ - strhteq r1, [sp], #-140 @ 0xffffff74 │ │ │ │ - rsbeq r1, sp, sl, lsr #3 │ │ │ │ - ldrdeq sl, [ip], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r1, sp, r4, lsl #3 │ │ │ │ - strhteq sl, [ip], #-138 @ 0xffffff76 │ │ │ │ - rsbeq r1, sp, r6, ror #2 │ │ │ │ - mlseq ip, sl, r8, sl │ │ │ │ + mlseq ip, r4, sl, sl │ │ │ │ + rsbeq r1, sp, r2, asr #6 │ │ │ │ + rsbeq sl, ip, r8, ror sl │ │ │ │ + mlseq ip, r0, r6, fp │ │ │ │ + rsbeq pc, ip, ip, ror #2 │ │ │ │ + rsbeq r1, sp, r2, ror #6 │ │ │ │ + rsbeq r1, sp, lr, ror #5 │ │ │ │ + rsbeq r1, sp, r2, lsr #4 │ │ │ │ + rsbeq sl, ip, r6, asr r9 │ │ │ │ + rsbeq r1, sp, r2, lsl #4 │ │ │ │ + ldrdeq r9, [ip], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r1, sp, r2, ror #3 │ │ │ │ + rsbeq sl, ip, r8, lsl r9 │ │ │ │ + rsbeq r1, sp, r0, asr #17 │ │ │ │ + rsbeq r1, sp, lr, lsr #3 │ │ │ │ + rsbeq sl, ip, r2, ror #17 │ │ │ │ + rsbeq r1, sp, r8, lsl #3 │ │ │ │ + strhteq sl, [ip], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r1, sp, sl, ror #2 │ │ │ │ + mlseq ip, lr, r8, sl │ │ │ │ andeq r0, r0, r8, lsr #26 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ muleq r0, r4, pc @ │ │ │ │ - rsbeq r1, sp, r0, ror #1 │ │ │ │ - rsbeq sl, ip, r8, lsl r8 │ │ │ │ - rsbeq r1, sp, lr, lsr #1 │ │ │ │ - rsbeq sl, ip, r4, ror #15 │ │ │ │ - mlseq sp, r4, r0, r1 │ │ │ │ - rsbeq sl, ip, sl, asr #15 │ │ │ │ - rsbeq r1, sp, r0, ror #1 │ │ │ │ - strhteq r0, [sp], #-236 @ 0xffffff14 │ │ │ │ - strdeq sl, [ip], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r0, sp, r2, lsr lr │ │ │ │ - rsbeq sl, ip, sl, ror #10 │ │ │ │ - rsbeq r0, sp, r2, lsl lr │ │ │ │ - rsbeq sl, ip, sl, asr #10 │ │ │ │ - strdeq r0, [sp], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq sl, ip, r0, lsr r5 │ │ │ │ + rsbeq r1, sp, r4, ror #1 │ │ │ │ + rsbeq sl, ip, ip, lsl r8 │ │ │ │ + strhteq r1, [sp], #-2 │ │ │ │ + rsbeq sl, ip, r8, ror #15 │ │ │ │ + mlseq sp, r8, r0, r1 │ │ │ │ + rsbeq sl, ip, lr, asr #15 │ │ │ │ + rsbeq r1, sp, r4, ror #1 │ │ │ │ + rsbeq r0, sp, r0, asr #29 │ │ │ │ + strdeq sl, [ip], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r0, sp, r6, lsr lr │ │ │ │ + rsbeq sl, ip, lr, ror #10 │ │ │ │ + rsbeq r0, sp, r6, lsl lr │ │ │ │ + rsbeq sl, ip, lr, asr #10 │ │ │ │ + strdeq r0, [sp], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq sl, ip, r4, lsr r5 │ │ │ │ + rsbeq r0, sp, r0, ror #27 │ │ │ │ + rsbeq sl, ip, r8, lsl r5 │ │ │ │ + rsbeq r0, sp, r2, asr #27 │ │ │ │ ldrdeq r0, [sp], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq sl, ip, r4, lsl r5 │ │ │ │ - strhteq r0, [sp], #-222 @ 0xffffff22 │ │ │ │ - ldrdeq r0, [sp], #-216 @ 0xffffff28 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 256f0c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ cdp 0, 11, cr11, cr0, cr13, {5} │ │ │ │ strmi r8, [r4], -r0, asr #22 │ │ │ │ @@ -271429,29 +271429,29 @@ │ │ │ │ eorcs pc, r6, r3, asr #16 │ │ │ │ strb r3, [r4, r1, lsl #12] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq r2, r8, r0, lsr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, sp, r8, ror #28 │ │ │ │ - rsbeq r0, sp, r2, lsr #24 │ │ │ │ - rsbeq sp, ip, r4, ror #18 │ │ │ │ - rsbeq r1, sp, sl, lsl r3 │ │ │ │ + rsbeq r0, sp, ip, ror #28 │ │ │ │ + rsbeq r0, sp, r6, lsr #24 │ │ │ │ + rsbeq sp, ip, r8, ror #18 │ │ │ │ + rsbeq r1, sp, lr, lsl r3 │ │ │ │ ldrsbteq r2, [r8], #-224 @ 0xffffff20 │ │ │ │ - strhteq r0, [sp], #-178 @ 0xffffff4e │ │ │ │ - ldrdeq r1, [sp], #-18 @ 0xffffffee @ │ │ │ │ - strdeq sp, [ip], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r0, sp, r4, lsr fp │ │ │ │ - rsbeq sp, ip, sl, ror #16 │ │ │ │ - mlseq sp, r8, r2, r1 │ │ │ │ - ldrdeq r0, [sp], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq sl, ip, r4, lsl r2 │ │ │ │ - rsbeq sp, ip, r8, lsr #16 │ │ │ │ - rsbeq r0, sp, r2, lsr #22 │ │ │ │ + strhteq r0, [sp], #-182 @ 0xffffff4a │ │ │ │ + ldrdeq r1, [sp], #-22 @ 0xffffffea @ │ │ │ │ + strdeq sp, [ip], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r0, sp, r8, lsr fp │ │ │ │ + rsbeq sp, ip, lr, ror #16 │ │ │ │ + mlseq sp, ip, r2, r1 │ │ │ │ + rsbeq r0, sp, r0, ror #21 │ │ │ │ + rsbeq sl, ip, r8, lsl r2 │ │ │ │ + rsbeq sp, ip, ip, lsr #16 │ │ │ │ + rsbeq r0, sp, r6, lsr #22 │ │ │ │ vadd.i8 q10, q9, q4 │ │ │ │ andsls r6, r4, #1073741843 @ 0x40000013 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 7, pc, cr14, cr11, {7} @ │ │ │ │ stmiami r5, {r2, r4, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ @ instruction: 0xf6fb4478 │ │ │ │ @@ -271645,41 +271645,41 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ @ instruction: 0xf04f481e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mcr2 6, 1, pc, cr8, cr11, {7} @ │ │ │ │ @ instruction: 0xf6f5e7cf │ │ │ │ svclt 0x0000eab4 │ │ │ │ - rsbeq r0, sp, r8, lsr r9 │ │ │ │ - rsbeq r1, sp, ip, ror r0 │ │ │ │ - rsbeq r0, sp, r6, ror #16 │ │ │ │ - mlseq ip, lr, pc, r9 @ │ │ │ │ - rsbeq r0, sp, r8, asr #16 │ │ │ │ - rsbeq r9, ip, r8, lsl #31 │ │ │ │ - ldrdeq r0, [sp], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r9, ip, sl, lsl #30 │ │ │ │ - rsbeq r0, sp, r6, lsr #16 │ │ │ │ - rsbeq r0, sp, r8, lsr #14 │ │ │ │ - rsbeq r9, ip, r0, ror #28 │ │ │ │ - rsbeq r0, sp, ip, lsl #14 │ │ │ │ - rsbeq r0, sp, ip, lsr #25 │ │ │ │ - rsbeq r0, sp, r2, ror #13 │ │ │ │ + rsbeq r0, sp, ip, lsr r9 │ │ │ │ + rsbeq r1, sp, r0, lsl #1 │ │ │ │ + rsbeq r0, sp, sl, ror #16 │ │ │ │ + rsbeq r9, ip, r2, lsr #31 │ │ │ │ + rsbeq r0, sp, ip, asr #16 │ │ │ │ + rsbeq r9, ip, ip, lsl #31 │ │ │ │ + ldrdeq r0, [sp], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r9, ip, lr, lsl #30 │ │ │ │ + rsbeq r0, sp, sl, lsr #16 │ │ │ │ + rsbeq r0, sp, ip, lsr #14 │ │ │ │ + rsbeq r9, ip, r4, ror #28 │ │ │ │ + rsbeq r0, sp, r0, lsl r7 │ │ │ │ + strhteq r0, [sp], #-192 @ 0xffffff40 │ │ │ │ + rsbeq r0, sp, r6, ror #13 │ │ │ │ + rsbeq r0, sp, r0, lsr #24 │ │ │ │ + rsbeq r0, sp, r6, asr #13 │ │ │ │ + ldrdeq sp, [ip], #-170 @ 0xffffff56 @ │ │ │ │ rsbeq r0, sp, ip, lsl ip │ │ │ │ - rsbeq r0, sp, r2, asr #13 │ │ │ │ - ldrdeq sp, [ip], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r0, sp, r8, lsl ip │ │ │ │ - mlseq sp, r6, r6, r0 │ │ │ │ - rsbeq r9, ip, ip, asr #27 │ │ │ │ - rsbeq r0, sp, r6, ror r6 │ │ │ │ - rsbeq r9, ip, ip, lsr #27 │ │ │ │ - rsbeq sp, ip, r2, lsl #21 │ │ │ │ - rsbeq r0, sp, r4, asr r6 │ │ │ │ - rsbeq r9, ip, sl, lsl #27 │ │ │ │ - rsbeq r0, sp, r8, lsr r6 │ │ │ │ - rsbeq r9, ip, lr, ror #26 │ │ │ │ + mlseq sp, sl, r6, r0 │ │ │ │ + ldrdeq r9, [ip], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r0, sp, sl, ror r6 │ │ │ │ + strhteq r9, [ip], #-208 @ 0xffffff30 │ │ │ │ + rsbeq sp, ip, r6, lsl #21 │ │ │ │ + rsbeq r0, sp, r8, asr r6 │ │ │ │ + rsbeq r9, ip, lr, lsl #27 │ │ │ │ + rsbeq r0, sp, ip, lsr r6 │ │ │ │ + rsbeq r9, ip, r2, ror sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d7638 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf8dfb0b9 │ │ │ │ strcs r4, [r0, #-1140] @ 0xfffffb8c │ │ │ │ @@ -271964,26 +271964,26 @@ │ │ │ │ tstcs r8, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf0379401 │ │ │ │ strt pc, [r2], -r3, lsr #4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r2, r8, ip, ror r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, ip, r2, lsr r2 │ │ │ │ - strdeq r0, [sp], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r0, sp, r4, lsl #26 │ │ │ │ + rsbeq r9, ip, r6, lsr r2 │ │ │ │ + rsbeq r0, sp, r0, lsl #10 │ │ │ │ + rsbeq r0, sp, r8, lsl #26 │ │ │ │ rsbseq r2, r8, lr, asr #15 │ │ │ │ - rsbeq r0, sp, r2, asr r4 │ │ │ │ - rsbeq r0, sp, sl, lsl #25 │ │ │ │ - rsbeq r0, sp, lr, lsr #8 │ │ │ │ - rsbeq r9, ip, r6, ror #22 │ │ │ │ - rsbeq r0, sp, r4, lsl r4 │ │ │ │ - rsbeq r0, sp, r8, lsl #25 │ │ │ │ - rsbeq r0, sp, r8, lsl #8 │ │ │ │ - rsbeq r0, sp, r4, lsl r2 │ │ │ │ + rsbeq r0, sp, r6, asr r4 │ │ │ │ + rsbeq r0, sp, lr, lsl #25 │ │ │ │ + rsbeq r0, sp, r2, lsr r4 │ │ │ │ + rsbeq r9, ip, sl, ror #22 │ │ │ │ + rsbeq r0, sp, r8, lsl r4 │ │ │ │ + rsbeq r0, sp, ip, lsl #25 │ │ │ │ + rsbeq r0, sp, ip, lsl #8 │ │ │ │ + rsbeq r0, sp, r8, lsl r2 │ │ │ │ stmdbeq r2, {r2, r8, ip, sp, lr, pc} │ │ │ │ blls 625e44 │ │ │ │ @ instruction: 0xf503685b │ │ │ │ ldc 3, cr6, [r3, #696] @ 0x2b8 │ │ │ │ vmov.f64 d7, #16 @ 0x40800000 4.0 │ │ │ │ @ instruction: 0xf10d6b47 │ │ │ │ ldmdals r4, {r2, r4, r5, r7, r9, fp} │ │ │ │ @@ -272258,56 +272258,56 @@ │ │ │ │ stmdami lr!, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf6fb300c │ │ │ │ stmdami ip!, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6fb4478 │ │ │ │ sbfx pc, r9, #18, #25 │ │ │ │ - mlseq sp, r2, r0, r0 │ │ │ │ - rsbeq r8, ip, ip, lsl #29 │ │ │ │ - rsbeq r0, sp, r0, asr r0 │ │ │ │ - rsbeq r0, sp, ip, lsr #16 │ │ │ │ - rsbeq r0, sp, r6, lsr r0 │ │ │ │ - rsbeq r9, ip, lr, ror #14 │ │ │ │ - rsbeq r0, sp, r8, lsl r0 │ │ │ │ - rsbeq r9, ip, r0, asr r7 │ │ │ │ - rsbeq pc, ip, r8, lsl pc @ │ │ │ │ - rsbeq r0, sp, r8, asr #13 │ │ │ │ - strdeq pc, [ip], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r8, ip, r0, asr #25 │ │ │ │ - ldrdeq pc, [ip], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r0, sp, ip, ror #16 │ │ │ │ - mlseq ip, ip, lr, pc @ │ │ │ │ - rsbeq r0, sp, r0, lsl #16 │ │ │ │ - rsbeq pc, ip, r2, ror #28 │ │ │ │ - mlseq ip, sl, r5, r9 │ │ │ │ - rsbeq pc, ip, r4, asr #28 │ │ │ │ - rsbeq r0, sp, r4, ror r7 │ │ │ │ - rsbeq pc, ip, sl, lsr #28 │ │ │ │ - rsbeq r0, sp, r2, ror #13 │ │ │ │ - mlseq ip, r8, sp, pc @ │ │ │ │ - rsbeq r0, sp, r0, lsr #13 │ │ │ │ - rsbeq pc, ip, lr, ror sp @ │ │ │ │ - rsbeq r0, sp, lr, asr r6 │ │ │ │ - rsbeq pc, ip, r4, ror #26 │ │ │ │ - mlseq ip, ip, r4, r9 │ │ │ │ - rsbeq pc, ip, r4, asr #26 │ │ │ │ - rsbeq r0, sp, r6, lsr #14 │ │ │ │ - rsbeq pc, ip, r6, lsr #26 │ │ │ │ - rsbeq r9, ip, ip, asr r4 │ │ │ │ - rsbeq pc, ip, r6, lsl #26 │ │ │ │ - rsbeq r9, ip, ip, lsr r4 │ │ │ │ - rsbeq pc, ip, r8, ror #25 │ │ │ │ - rsbeq r9, ip, lr, lsl r4 │ │ │ │ - rsbeq pc, ip, lr, asr #25 │ │ │ │ - rsbeq r9, ip, r4, lsl #8 │ │ │ │ - strhteq pc, [ip], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r9, ip, sl, ror #7 │ │ │ │ - mlseq ip, sl, ip, pc @ │ │ │ │ - ldrdeq r9, [ip], #-48 @ 0xffffffd0 @ │ │ │ │ + mlseq sp, r6, r0, r0 │ │ │ │ + mlseq ip, r0, lr, r8 │ │ │ │ + rsbeq r0, sp, r4, asr r0 │ │ │ │ + rsbeq r0, sp, r0, lsr r8 │ │ │ │ + rsbeq r0, sp, sl, lsr r0 │ │ │ │ + rsbeq r9, ip, r2, ror r7 │ │ │ │ + rsbeq r0, sp, ip, lsl r0 │ │ │ │ + rsbeq r9, ip, r4, asr r7 │ │ │ │ + rsbeq pc, ip, ip, lsl pc @ │ │ │ │ + rsbeq r0, sp, ip, asr #13 │ │ │ │ + strdeq pc, [ip], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r8, ip, r4, asr #25 │ │ │ │ + ldrdeq pc, [ip], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r0, sp, r0, ror r8 │ │ │ │ + rsbeq pc, ip, r0, lsr #29 │ │ │ │ + rsbeq r0, sp, r4, lsl #16 │ │ │ │ + rsbeq pc, ip, r6, ror #28 │ │ │ │ + mlseq ip, lr, r5, r9 │ │ │ │ + rsbeq pc, ip, r8, asr #28 │ │ │ │ + rsbeq r0, sp, r8, ror r7 │ │ │ │ + rsbeq pc, ip, lr, lsr #28 │ │ │ │ + rsbeq r0, sp, r6, ror #13 │ │ │ │ + mlseq ip, ip, sp, pc @ │ │ │ │ + rsbeq r0, sp, r4, lsr #13 │ │ │ │ + rsbeq pc, ip, r2, lsl #27 │ │ │ │ + rsbeq r0, sp, r2, ror #12 │ │ │ │ + rsbeq pc, ip, r8, ror #26 │ │ │ │ + rsbeq r9, ip, r0, lsr #9 │ │ │ │ + rsbeq pc, ip, r8, asr #26 │ │ │ │ + rsbeq r0, sp, sl, lsr #14 │ │ │ │ + rsbeq pc, ip, sl, lsr #26 │ │ │ │ + rsbeq r9, ip, r0, ror #8 │ │ │ │ + rsbeq pc, ip, sl, lsl #26 │ │ │ │ + rsbeq r9, ip, r0, asr #8 │ │ │ │ + rsbeq pc, ip, ip, ror #25 │ │ │ │ + rsbeq r9, ip, r2, lsr #8 │ │ │ │ + ldrdeq pc, [ip], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r9, ip, r8, lsl #8 │ │ │ │ + strhteq pc, [ip], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r9, ip, lr, ror #7 │ │ │ │ + mlseq ip, lr, ip, pc @ │ │ │ │ + ldrdeq r9, [ip], #-52 @ 0xffffffcc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec73d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3094 @ 0xfffff3ea │ │ │ │ strls r9, [r1], #-3095 @ 0xfffff3e9 │ │ │ │ @@ -272333,16 +272333,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf80cf6fb │ │ │ │ ldmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6fb4478 │ │ │ │ blls 61aee4 │ │ │ │ andslt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq pc, ip, r4, ror fp @ │ │ │ │ - rsbeq r9, ip, ip, lsr #5 │ │ │ │ + rsbeq pc, ip, r8, ror fp @ │ │ │ │ + strhteq r9, [ip], #-32 @ 0xffffffe0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec7f7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r0 @ │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ cdp 6, 11, cr4, cr0, cr12, {0} │ │ │ │ @@ -272472,32 +272472,32 @@ │ │ │ │ ldrbtmi r7, [r8], #-259 @ 0xfffffefd │ │ │ │ @ instruction: 0xf6fa300c │ │ │ │ ldmdami r5, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6fa4478 │ │ │ │ @ instruction: 0xe7c9ffb1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - strdeq pc, [ip], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq pc, ip, r4, ror sl @ │ │ │ │ - rsbeq r9, ip, ip, lsr #3 │ │ │ │ - rsbeq pc, ip, r4, lsr sl @ │ │ │ │ - rsbeq r9, ip, ip, ror #2 │ │ │ │ - ldrdeq pc, [ip], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r9, ip, ip, lsl #2 │ │ │ │ - strhteq pc, [ip], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq ip, ip, r8, lsl #14 │ │ │ │ - rsbeq r0, sp, sl, asr #1 │ │ │ │ - rsbeq pc, ip, ip, lsl #19 │ │ │ │ - rsbeq r9, ip, r4, asr #1 │ │ │ │ - rsbeq pc, ip, r2, ror r9 @ │ │ │ │ - rsbeq pc, ip, r4, asr #22 │ │ │ │ - rsbeq pc, ip, sl, asr r9 @ │ │ │ │ - strhteq ip, [ip], #-100 @ 0xffffff9c │ │ │ │ - rsbeq pc, ip, r6, asr #18 │ │ │ │ - rsbeq pc, ip, r0, ror #18 │ │ │ │ + strdeq pc, [ip], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq pc, ip, r8, ror sl @ │ │ │ │ + strhteq r9, [ip], #-16 │ │ │ │ + rsbeq pc, ip, r8, lsr sl @ │ │ │ │ + rsbeq r9, ip, r0, ror r1 │ │ │ │ + ldrdeq pc, [ip], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r9, ip, r0, lsl r1 │ │ │ │ + strhteq pc, [ip], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq ip, ip, ip, lsl #14 │ │ │ │ + rsbeq r0, sp, lr, asr #1 │ │ │ │ + mlseq ip, r0, r9, pc @ │ │ │ │ + rsbeq r9, ip, r8, asr #1 │ │ │ │ + rsbeq pc, ip, r6, ror r9 @ │ │ │ │ + rsbeq pc, ip, r8, asr #22 │ │ │ │ + rsbeq pc, ip, lr, asr r9 @ │ │ │ │ + strhteq ip, [ip], #-104 @ 0xffffff98 │ │ │ │ + rsbeq pc, ip, sl, asr #18 │ │ │ │ + rsbeq pc, ip, r4, ror #18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d8304 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi ff72e89c │ │ │ │ blmi ff72e6d0 │ │ │ │ @@ -272714,34 +272714,34 @@ │ │ │ │ @ instruction: 0x46214819 │ │ │ │ @ instruction: 0xf6fa4478 │ │ │ │ sbfx pc, r1, #27, #30 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ldrhteq r1, [r8], #-176 @ 0xffffff50 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, ip, r6, ror sl @ │ │ │ │ + rsbeq pc, ip, sl, ror sl @ │ │ │ │ rsbseq r1, r8, r2, asr #22 │ │ │ │ - rsbeq pc, ip, r2, lsr #16 │ │ │ │ - rsbeq pc, ip, r8, ror #30 │ │ │ │ - rsbeq pc, ip, r0, lsr #13 │ │ │ │ - ldrdeq r8, [ip], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq pc, ip, r4, asr r6 @ │ │ │ │ - rsbeq r8, ip, ip, lsl #27 │ │ │ │ - rsbeq pc, ip, r4, lsr #12 │ │ │ │ - rsbeq r8, ip, ip, asr sp │ │ │ │ - rsbeq pc, ip, sl, lsl #12 │ │ │ │ - rsbeq r8, ip, r2, asr #26 │ │ │ │ - strdeq pc, [ip], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r8, ip, sl, lsr #26 │ │ │ │ - strhteq pc, [ip], #-92 @ 0xffffffa4 @ │ │ │ │ - strdeq r8, [ip], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq pc, ip, r2, lsr #11 │ │ │ │ - ldrdeq r8, [ip], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq pc, ip, r8, lsl #11 │ │ │ │ - rsbeq r8, ip, r0, asr #25 │ │ │ │ + rsbeq pc, ip, r6, lsr #16 │ │ │ │ + rsbeq pc, ip, ip, ror #30 │ │ │ │ + rsbeq pc, ip, r4, lsr #13 │ │ │ │ + ldrdeq r8, [ip], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq pc, ip, r8, asr r6 @ │ │ │ │ + mlseq ip, r0, sp, r8 │ │ │ │ + rsbeq pc, ip, r8, lsr #12 │ │ │ │ + rsbeq r8, ip, r0, ror #26 │ │ │ │ + rsbeq pc, ip, lr, lsl #12 │ │ │ │ + rsbeq r8, ip, r6, asr #26 │ │ │ │ + strdeq pc, [ip], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r8, ip, lr, lsr #26 │ │ │ │ + rsbeq pc, ip, r0, asr #11 │ │ │ │ + strdeq r8, [ip], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq pc, ip, r6, lsr #11 │ │ │ │ + ldrdeq r8, [ip], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq pc, ip, ip, lsl #11 │ │ │ │ + rsbeq r8, ip, r4, asr #25 │ │ │ │ vtst.8 d20, d2, d11 │ │ │ │ ldrbtmi r7, [r8], #-304 @ 0xfffffed0 │ │ │ │ @ instruction: 0xf6fa300c │ │ │ │ ldmdbmi r9, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdami r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ blcs 758378 │ │ │ │ ldrbtmi r9, [r8], #-256 @ 0xffffff00 │ │ │ │ @@ -272762,23 +272762,23 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ stc2l 6, cr15, [lr, #-1000]! @ 0xfffffc18 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf6f4e758 │ │ │ │ svclt 0x0000e9f8 │ │ │ │ - rsbeq pc, ip, lr, lsl #10 │ │ │ │ - rsbeq ip, ip, ip, asr r2 │ │ │ │ - rsbeq pc, ip, sl, lsl #25 │ │ │ │ - rsbeq pc, ip, ip, ror #9 │ │ │ │ - strhteq pc, [ip], #-110 @ 0xffffff92 @ │ │ │ │ - ldrdeq pc, [ip], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq ip, ip, lr, lsr #4 │ │ │ │ - rsbeq pc, ip, r0, asr #9 │ │ │ │ - ldrdeq pc, [ip], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq pc, ip, r2, lsl r5 @ │ │ │ │ + rsbeq ip, ip, r0, ror #4 │ │ │ │ + rsbeq pc, ip, lr, lsl #25 │ │ │ │ + strdeq pc, [ip], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq pc, ip, r2, asr #13 │ │ │ │ + ldrdeq pc, [ip], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq ip, ip, r2, lsr r2 │ │ │ │ + rsbeq pc, ip, r4, asr #9 │ │ │ │ + ldrdeq pc, [ip], #-78 @ 0xffffffb2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec744b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, q3, q6 │ │ │ │ stmdbmi sl, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f44479 │ │ │ │ @@ -272787,17 +272787,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmppvc r7, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ ldc2 6, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq pc, ip, r4, lsr r6 @ │ │ │ │ - rsbeq pc, ip, r4, asr r4 @ │ │ │ │ - rsbeq pc, ip, r6, lsr #12 │ │ │ │ + rsbeq pc, ip, r8, lsr r6 @ │ │ │ │ + rsbeq pc, ip, r8, asr r4 @ │ │ │ │ + rsbeq pc, ip, sl, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec744fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, q3, q6 │ │ │ │ stmdbmi sl, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f44479 │ │ │ │ @@ -272806,17 +272806,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmppvc pc, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrrc2 6, 15, pc, r6, cr10 @ │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ ldc2 6, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq pc, ip, r8, ror #11 │ │ │ │ - rsbeq pc, ip, r8, lsl #8 │ │ │ │ - ldrdeq pc, [ip], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq pc, ip, ip, ror #11 │ │ │ │ + rsbeq pc, ip, ip, lsl #8 │ │ │ │ + ldrdeq pc, [ip], #-94 @ 0xffffffa2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec74548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, q3, q6 │ │ │ │ stmdbmi fp, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f44479 │ │ │ │ @@ -272826,17 +272826,17 @@ │ │ │ │ cmnpvc r7, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ stc2l 6, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlseq ip, ip, r5, pc @ │ │ │ │ - strhteq pc, [ip], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq pc, ip, lr, lsl #11 │ │ │ │ + rsbeq pc, ip, r0, lsr #11 │ │ │ │ + rsbeq pc, ip, r0, asr #7 │ │ │ │ + mlseq ip, r2, r5, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec74598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, q3, q6 │ │ │ │ stmdbmi fp, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f44479 │ │ │ │ @@ -272846,17 +272846,17 @@ │ │ │ │ orrvc pc, pc, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r8], {250} @ 0xfa │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ stc2l 6, cr15, [r4], {250} @ 0xfa │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq pc, ip, ip, asr #10 │ │ │ │ - rsbeq pc, ip, ip, ror #6 │ │ │ │ - rsbeq pc, ip, lr, lsr r5 @ │ │ │ │ + rsbeq pc, ip, r0, asr r5 @ │ │ │ │ + rsbeq pc, ip, r0, ror r3 @ │ │ │ │ + rsbeq pc, ip, r2, asr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 1f2ee38 │ │ │ │ blmi 1f2ee60 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -272976,28 +272976,28 @@ │ │ │ │ blx 35b1ae >::_M_default_append(unsigned int)@@Base+0xd861a> │ │ │ │ @ instruction: 0xf06f4812 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ blx ff1db1ba │ │ │ │ svclt 0x0000e7b7 │ │ │ │ rsbseq r1, r8, r8, lsl r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, ip, r0, ror #9 │ │ │ │ + rsbeq pc, ip, r4, ror #9 │ │ │ │ ldrsbteq r1, [r8], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq pc, ip, r8, lsr #6 │ │ │ │ - strdeq pc, [ip], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r8, ip, r0, lsr r9 │ │ │ │ - ldrdeq pc, [ip], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq pc, ip, ip, lsr #7 │ │ │ │ - rsbeq pc, ip, r2, asr #3 │ │ │ │ - strdeq r8, [ip], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq pc, ip, r2, lsr #3 │ │ │ │ - ldrdeq r8, [ip], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq pc, ip, r2, lsl #3 │ │ │ │ - mlseq ip, sl, r1, pc @ │ │ │ │ - rsbeq r8, ip, r2, lsr #17 │ │ │ │ + rsbeq pc, ip, ip, lsr #6 │ │ │ │ + strdeq pc, [ip], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r8, ip, r4, lsr r9 │ │ │ │ + ldrdeq pc, [ip], #-30 @ 0xffffffe2 @ │ │ │ │ + strhteq pc, [ip], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq pc, ip, r6, asr #3 │ │ │ │ + strdeq r8, [ip], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq pc, ip, r6, lsr #3 │ │ │ │ + ldrdeq r8, [ip], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq pc, ip, r6, lsl #3 │ │ │ │ + mlseq ip, lr, r1, pc @ │ │ │ │ + rsbeq r8, ip, r6, lsr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec7481c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stcls 6, cr4, [r6, #-48] @ 0xffffffd0 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ blx fec5a18a │ │ │ │ @@ -273031,17 +273031,17 @@ │ │ │ │ vadd.i8 d20, d2, d7 │ │ │ │ ldrbtmi r7, [r8], #-490 @ 0xfffffe16 │ │ │ │ @ instruction: 0xf6fa300c │ │ │ │ stmdami r5, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6fa4478 │ │ │ │ @ instruction: 0xf06ffb51 │ │ │ │ ldcllt 0, cr0, [r8, #32]! │ │ │ │ - rsbeq pc, ip, r2, asr #5 │ │ │ │ - rsbeq pc, ip, r6, lsl #1 │ │ │ │ - rsbeq pc, ip, r8, asr r2 @ │ │ │ │ + rsbeq pc, ip, r6, asr #5 │ │ │ │ + rsbeq pc, ip, sl, lsl #1 │ │ │ │ + rsbeq pc, ip, ip, asr r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec748cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, q3, q6 │ │ │ │ stmdbmi fp, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f44479 │ │ │ │ @@ -273051,17 +273051,17 @@ │ │ │ │ tstpeq sp, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1cdb2e0 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx bdb2ea │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq pc, ip, r8, lsl r2 @ │ │ │ │ - rsbeq pc, ip, r8, lsr r0 @ │ │ │ │ - rsbeq pc, ip, sl, lsl #4 │ │ │ │ + rsbeq pc, ip, ip, lsl r2 @ │ │ │ │ + rsbeq pc, ip, ip, lsr r0 @ │ │ │ │ + rsbeq pc, ip, lr, lsl #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 358bd4 >::_M_default_append(unsigned int)@@Base+0xd6040> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ smmlscs ip, pc, r8, pc @ │ │ │ │ @ instruction: 0xf8dfb09b │ │ │ │ @@ -273533,63 +273533,63 @@ │ │ │ │ mcr2 6, 5, pc, cr14, cr9, {7} @ │ │ │ │ @ instruction: 0xf06f4835 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xff68f6f9 │ │ │ │ svclt 0x0000e76f │ │ │ │ ldrsbteq r1, [r8], #-44 @ 0xffffffd4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, ip, r4, lsr #3 │ │ │ │ - strhteq lr, [ip], #-248 @ 0xffffff08 │ │ │ │ - ldrdeq pc, [ip], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq pc, ip, r8, lsr #3 │ │ │ │ + strhteq lr, [ip], #-252 @ 0xffffff04 │ │ │ │ + rsbeq pc, ip, r0, ror #19 │ │ │ │ rsbseq r1, r8, r2, lsl #5 │ │ │ │ - rsbeq lr, ip, r4, ror pc │ │ │ │ - rsbeq lr, ip, ip, lsl #31 │ │ │ │ - rsbeq lr, ip, r8, lsr pc │ │ │ │ - strdeq lr, [ip], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r8, ip, ip, lsr #8 │ │ │ │ - ldrdeq lr, [ip], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r8, ip, lr, lsl #8 │ │ │ │ - rsbeq lr, ip, r2, ror #24 │ │ │ │ - ldrdeq pc, [ip], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq lr, ip, r8, asr #24 │ │ │ │ - rsbeq r8, ip, r0, lsl #7 │ │ │ │ - rsbeq lr, ip, r0, lsr #23 │ │ │ │ - ldrdeq r8, [ip], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq lr, ip, r4, lsl #23 │ │ │ │ - mlseq ip, lr, fp, lr │ │ │ │ - rsbeq lr, ip, r2, asr #23 │ │ │ │ - rsbeq lr, ip, r0, lsl #21 │ │ │ │ - strhteq r8, [ip], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq lr, ip, r6, lsr #20 │ │ │ │ - rsbeq r8, ip, lr, asr r1 │ │ │ │ - rsbeq lr, ip, r8, lsl #20 │ │ │ │ - rsbeq r8, ip, r0, asr #2 │ │ │ │ - rsbeq lr, ip, lr, ror #19 │ │ │ │ - rsbeq lr, ip, r0, asr #23 │ │ │ │ - ldrdeq lr, [ip], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r8, ip, ip, lsl #2 │ │ │ │ - strhteq lr, [ip], #-150 @ 0xffffff6a │ │ │ │ - rsbeq r8, ip, ip, ror #1 │ │ │ │ - mlseq ip, sl, r9, lr │ │ │ │ - ldrdeq r8, [ip], #-0 @ │ │ │ │ - rsbeq lr, ip, sl, ror r9 │ │ │ │ - strhteq r8, [ip], #-0 │ │ │ │ - rsbeq lr, ip, lr, asr r9 │ │ │ │ - mlseq ip, r4, r0, r8 │ │ │ │ - rsbeq lr, ip, r2, asr #18 │ │ │ │ - rsbeq r8, ip, r8, ror r0 │ │ │ │ - rsbeq lr, ip, r6, lsr #18 │ │ │ │ - rsbeq r8, ip, ip, asr r0 │ │ │ │ - rsbeq lr, ip, sl, lsl #18 │ │ │ │ - rsbeq r8, ip, r0, asr #32 │ │ │ │ - rsbeq lr, ip, lr, ror #17 │ │ │ │ - rsbeq r8, ip, r4, lsr #32 │ │ │ │ - rsbeq lr, ip, lr, asr #17 │ │ │ │ - rsbeq lr, ip, r6, ror #17 │ │ │ │ - rsbeq r7, ip, lr, ror #31 │ │ │ │ + rsbeq lr, ip, r8, ror pc │ │ │ │ + mlseq ip, r0, pc, lr @ │ │ │ │ + rsbeq lr, ip, ip, lsr pc │ │ │ │ + strdeq lr, [ip], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r8, ip, r0, lsr r4 │ │ │ │ + ldrdeq lr, [ip], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r8, ip, r2, lsl r4 │ │ │ │ + rsbeq lr, ip, r6, ror #24 │ │ │ │ + ldrdeq pc, [ip], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq lr, ip, ip, asr #24 │ │ │ │ + rsbeq r8, ip, r4, lsl #7 │ │ │ │ + rsbeq lr, ip, r4, lsr #23 │ │ │ │ + ldrdeq r8, [ip], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq lr, ip, r8, lsl #23 │ │ │ │ + rsbeq lr, ip, r2, lsr #23 │ │ │ │ + rsbeq lr, ip, r6, asr #23 │ │ │ │ + rsbeq lr, ip, r4, lsl #21 │ │ │ │ + strhteq r8, [ip], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq lr, ip, sl, lsr #20 │ │ │ │ + rsbeq r8, ip, r2, ror #2 │ │ │ │ + rsbeq lr, ip, ip, lsl #20 │ │ │ │ + rsbeq r8, ip, r4, asr #2 │ │ │ │ + strdeq lr, [ip], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq lr, ip, r4, asr #23 │ │ │ │ + ldrdeq lr, [ip], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r8, ip, r0, lsl r1 │ │ │ │ + strhteq lr, [ip], #-154 @ 0xffffff66 │ │ │ │ + strdeq r8, [ip], #-0 @ │ │ │ │ + mlseq ip, lr, r9, lr │ │ │ │ + ldrdeq r8, [ip], #-4 @ │ │ │ │ + rsbeq lr, ip, lr, ror r9 │ │ │ │ + strhteq r8, [ip], #-4 │ │ │ │ + rsbeq lr, ip, r2, ror #18 │ │ │ │ + mlseq ip, r8, r0, r8 │ │ │ │ + rsbeq lr, ip, r6, asr #18 │ │ │ │ + rsbeq r8, ip, ip, ror r0 │ │ │ │ + rsbeq lr, ip, sl, lsr #18 │ │ │ │ + rsbeq r8, ip, r0, rrx │ │ │ │ + rsbeq lr, ip, lr, lsl #18 │ │ │ │ + rsbeq r8, ip, r4, asr #32 │ │ │ │ + strdeq lr, [ip], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r8, ip, r8, lsr #32 │ │ │ │ + ldrdeq lr, [ip], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq lr, ip, sl, ror #17 │ │ │ │ + strdeq r7, [ip], #-242 @ 0xffffff0e @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d9414 >::_M_default_append(unsigned int)@@Base+0x56880> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ smmlscs r4, pc, r8, pc @ │ │ │ │ @ instruction: 0xf8dfb09d │ │ │ │ @@ -274059,63 +274059,63 @@ │ │ │ │ blx fe5dc294 │ │ │ │ @ instruction: 0xf06f4835 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ blx 145c2a2 │ │ │ │ svclt 0x0000e76f │ │ │ │ @ instruction: 0x00780a9c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, ip, r4, ror #18 │ │ │ │ - rsbeq lr, ip, r8, ror r7 │ │ │ │ - rsbeq pc, ip, ip, lsr #4 │ │ │ │ + rsbeq lr, ip, r8, ror #18 │ │ │ │ + rsbeq lr, ip, ip, ror r7 │ │ │ │ + rsbeq pc, ip, r0, lsr r2 @ │ │ │ │ rsbseq r0, r8, r2, asr #20 │ │ │ │ - rsbeq lr, ip, r4, lsr r7 │ │ │ │ - rsbeq lr, ip, ip, asr #14 │ │ │ │ - rsbeq lr, ip, r0, lsl #14 │ │ │ │ - rsbeq lr, ip, lr, lsl r5 │ │ │ │ - rsbeq lr, ip, sl, lsl #31 │ │ │ │ - rsbeq lr, ip, r0, lsl #10 │ │ │ │ - rsbeq r7, ip, r6, lsr ip │ │ │ │ - rsbeq lr, ip, r4, ror #9 │ │ │ │ - rsbeq r7, ip, sl, lsl ip │ │ │ │ - rsbeq lr, ip, r4, lsl r4 │ │ │ │ - rsbeq r7, ip, ip, asr #22 │ │ │ │ - rsbeq lr, ip, lr, ror #7 │ │ │ │ - rsbeq lr, ip, r8, lsl #8 │ │ │ │ - rsbeq lr, ip, ip, lsr #8 │ │ │ │ - rsbeq lr, ip, sl, ror #5 │ │ │ │ - rsbeq r7, ip, r2, lsr #20 │ │ │ │ - rsbeq lr, ip, r6, asr #4 │ │ │ │ - rsbeq r7, ip, lr, ror r9 │ │ │ │ - rsbeq lr, ip, lr, ror #3 │ │ │ │ - rsbeq r7, ip, r6, lsr #18 │ │ │ │ - ldrdeq lr, [ip], #-16 @ │ │ │ │ - rsbeq r7, ip, r8, lsl #18 │ │ │ │ - strhteq lr, [ip], #-22 @ 0xffffffea │ │ │ │ - rsbeq lr, ip, r8, lsl #7 │ │ │ │ - mlseq ip, lr, r1, lr │ │ │ │ - ldrdeq r7, [ip], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq lr, ip, lr, ror r1 │ │ │ │ - strhteq r7, [ip], #-132 @ 0xffffff7c │ │ │ │ - rsbeq lr, ip, r2, ror #2 │ │ │ │ - mlseq ip, r8, r8, r7 │ │ │ │ - rsbeq lr, ip, r2, asr #2 │ │ │ │ - rsbeq r7, ip, r8, ror r8 │ │ │ │ - rsbeq lr, ip, r6, lsr #2 │ │ │ │ - rsbeq r7, ip, ip, asr r8 │ │ │ │ - rsbeq lr, ip, sl, lsl #2 │ │ │ │ - rsbeq r7, ip, r0, asr #16 │ │ │ │ - rsbeq lr, ip, lr, ror #1 │ │ │ │ - rsbeq r7, ip, r4, lsr #16 │ │ │ │ - ldrdeq lr, [ip], #-2 @ │ │ │ │ - rsbeq r7, ip, r8, lsl #16 │ │ │ │ - strhteq lr, [ip], #-6 │ │ │ │ - rsbeq r7, ip, ip, ror #15 │ │ │ │ - mlseq ip, r6, r0, lr │ │ │ │ - rsbeq lr, ip, lr, lsr #1 │ │ │ │ - strhteq r7, [ip], #-118 @ 0xffffff8a │ │ │ │ + rsbeq lr, ip, r8, lsr r7 │ │ │ │ + rsbeq lr, ip, r0, asr r7 │ │ │ │ + rsbeq lr, ip, r4, lsl #14 │ │ │ │ + rsbeq lr, ip, r2, lsr #10 │ │ │ │ + rsbeq lr, ip, lr, lsl #31 │ │ │ │ + rsbeq lr, ip, r4, lsl #10 │ │ │ │ + rsbeq r7, ip, sl, lsr ip │ │ │ │ + rsbeq lr, ip, r8, ror #9 │ │ │ │ + rsbeq r7, ip, lr, lsl ip │ │ │ │ + rsbeq lr, ip, r8, lsl r4 │ │ │ │ + rsbeq r7, ip, r0, asr fp │ │ │ │ + strdeq lr, [ip], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq lr, ip, ip, lsl #8 │ │ │ │ + rsbeq lr, ip, r0, lsr r4 │ │ │ │ + rsbeq lr, ip, lr, ror #5 │ │ │ │ + rsbeq r7, ip, r6, lsr #20 │ │ │ │ + rsbeq lr, ip, sl, asr #4 │ │ │ │ + rsbeq r7, ip, r2, lsl #19 │ │ │ │ + strdeq lr, [ip], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r7, ip, sl, lsr #18 │ │ │ │ + ldrdeq lr, [ip], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r7, ip, ip, lsl #18 │ │ │ │ + strhteq lr, [ip], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq lr, ip, ip, lsl #7 │ │ │ │ + rsbeq lr, ip, r2, lsr #3 │ │ │ │ + ldrdeq r7, [ip], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq lr, ip, r2, lsl #3 │ │ │ │ + strhteq r7, [ip], #-136 @ 0xffffff78 │ │ │ │ + rsbeq lr, ip, r6, ror #2 │ │ │ │ + mlseq ip, ip, r8, r7 │ │ │ │ + rsbeq lr, ip, r6, asr #2 │ │ │ │ + rsbeq r7, ip, ip, ror r8 │ │ │ │ + rsbeq lr, ip, sl, lsr #2 │ │ │ │ + rsbeq r7, ip, r0, ror #16 │ │ │ │ + rsbeq lr, ip, lr, lsl #2 │ │ │ │ + rsbeq r7, ip, r4, asr #16 │ │ │ │ + strdeq lr, [ip], #-2 @ │ │ │ │ + rsbeq r7, ip, r8, lsr #16 │ │ │ │ + ldrdeq lr, [ip], #-6 @ │ │ │ │ + rsbeq r7, ip, ip, lsl #16 │ │ │ │ + strhteq lr, [ip], #-10 │ │ │ │ + strdeq r7, [ip], #-112 @ 0xffffff90 @ │ │ │ │ + mlseq ip, sl, r0, lr │ │ │ │ + strhteq lr, [ip], #-2 │ │ │ │ + strhteq r7, [ip], #-122 @ 0xffffff86 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec75994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, , q6 │ │ │ │ stmdbmi lr, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f34479 │ │ │ │ @@ -274128,17 +274128,17 @@ │ │ │ │ stmdami r8, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f94478 │ │ │ │ vldr s30, [pc, #788] @ 11eae0 │ │ │ │ vldrlt d0, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq lr, ip, r0, asr r1 │ │ │ │ - rsbeq sp, ip, lr, ror #30 │ │ │ │ - rsbeq lr, ip, r0, asr #2 │ │ │ │ + rsbeq lr, ip, r4, asr r1 │ │ │ │ + rsbeq sp, ip, r2, ror pc │ │ │ │ + rsbeq lr, ip, r4, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec759f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, , q6 │ │ │ │ stmdbmi sp, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f34479 │ │ │ │ @@ -274150,17 +274150,17 @@ │ │ │ │ @ instruction: 0xf6f9300c │ │ │ │ stmdami r7, {r0, r1, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f94478 │ │ │ │ vldr s30, [pc, #604] @ 11ea84 │ │ │ │ vldrlt d0, [r0, #-4] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - strdeq lr, [ip], #-4 @ │ │ │ │ - rsbeq sp, ip, r2, lsl pc │ │ │ │ - rsbeq lr, ip, r4, ror #1 │ │ │ │ + strdeq lr, [ip], #-8 @ │ │ │ │ + rsbeq sp, ip, r6, lsl pc │ │ │ │ + rsbeq lr, ip, r8, ror #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x205ef890 │ │ │ │ @ instruction: 0x305ef891 │ │ │ │ @ instruction: 0xf0030712 │ │ │ │ strle r0, [r3, #-776] @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf083fab3 │ │ │ │ ldrbmi r0, [r0, -r0, asr #18]! │ │ │ │ @@ -274343,25 +274343,25 @@ │ │ │ │ stmdami pc, {r0, r3, r4, r6, r8, r9, sl, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf6f9300c │ │ │ │ stmdami sp, {r0, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6f94478 │ │ │ │ strb pc, [pc, pc, lsl #18]! @ │ │ │ │ - rsbeq lr, ip, sl, asr #17 │ │ │ │ - rsbeq lr, ip, lr, lsl #16 │ │ │ │ - rsbeq r7, ip, r2, lsr #8 │ │ │ │ - rsbeq lr, ip, ip, ror r7 │ │ │ │ - mlseq ip, r0, r3, r7 │ │ │ │ - rsbeq lr, ip, r2, ror #14 │ │ │ │ - rsbeq r7, ip, r6, ror r3 │ │ │ │ - rsbeq lr, ip, r8, asr #14 │ │ │ │ - rsbeq r7, ip, sl, asr r3 │ │ │ │ - rsbeq lr, ip, sl, lsr #14 │ │ │ │ - rsbeq r7, ip, ip, lsr r3 │ │ │ │ + rsbeq lr, ip, lr, asr #17 │ │ │ │ + rsbeq lr, ip, r2, lsl r8 │ │ │ │ + rsbeq r7, ip, r6, lsr #8 │ │ │ │ + rsbeq lr, ip, r0, lsl #15 │ │ │ │ + mlseq ip, r4, r3, r7 │ │ │ │ + rsbeq lr, ip, r6, ror #14 │ │ │ │ + rsbeq r7, ip, sl, ror r3 │ │ │ │ + rsbeq lr, ip, ip, asr #14 │ │ │ │ + rsbeq r7, ip, lr, asr r3 │ │ │ │ + rsbeq lr, ip, lr, lsr #14 │ │ │ │ + rsbeq r7, ip, r0, asr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec75d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r6, lsl #1 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbvs r9!, {r1, r2, r9, sl, lr} │ │ │ │ @@ -274443,20 +274443,20 @@ │ │ │ │ biccc pc, r3, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf6f8300c │ │ │ │ stmdami r8, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf848f6f9 │ │ │ │ ldr r9, [r0, r5, lsl #22] │ │ │ │ - rsbeq lr, ip, r0, lsl #12 │ │ │ │ - rsbeq r7, ip, r4, lsl r2 │ │ │ │ - rsbeq lr, ip, r2, ror #11 │ │ │ │ - strdeq r7, [ip], #-22 @ 0xffffffea @ │ │ │ │ - mlseq ip, sl, r5, lr │ │ │ │ - rsbeq r7, ip, lr, lsr #3 │ │ │ │ + rsbeq lr, ip, r4, lsl #12 │ │ │ │ + rsbeq r7, ip, r8, lsl r2 │ │ │ │ + rsbeq lr, ip, r6, ror #11 │ │ │ │ + strdeq r7, [ip], #-26 @ 0xffffffe6 @ │ │ │ │ + mlseq ip, lr, r5, lr │ │ │ │ + strhteq r7, [ip], #-18 @ 0xffffffee │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r0], pc, lsl #1 │ │ │ │ @ instruction: 0x46044a71 │ │ │ │ @ instruction: 0x468a4f71 │ │ │ │ @@ -274569,26 +274569,26 @@ │ │ │ │ mrc2 6, 4, pc, cr6, cr8, {7} │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff50f6f8 │ │ │ │ @ instruction: 0xf6f2e7ef │ │ │ │ svclt 0x0000ebdc │ │ │ │ rsbseq pc, r7, r2, lsl sp @ │ │ │ │ - rsbeq lr, ip, lr, lsr #10 │ │ │ │ + rsbeq lr, ip, r2, lsr r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, ip, lr, asr #8 │ │ │ │ - rsbeq r7, ip, r2, rrx │ │ │ │ + rsbeq lr, ip, r2, asr r4 │ │ │ │ + rsbeq r7, ip, r6, rrx │ │ │ │ ldrshteq pc, [r7], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq lr, ip, ip, ror #7 │ │ │ │ - rsbeq lr, ip, r2, ror #7 │ │ │ │ - strdeq r6, [ip], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq lr, ip, sl, asr #7 │ │ │ │ - ldrdeq r6, [ip], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq lr, ip, ip, lsr #7 │ │ │ │ - strhteq r6, [ip], #-254 @ 0xffffff02 │ │ │ │ + strdeq lr, [ip], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq lr, ip, r6, ror #7 │ │ │ │ + strdeq r6, [ip], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq lr, ip, lr, asr #7 │ │ │ │ + rsbeq r6, ip, r0, ror #31 │ │ │ │ + strhteq lr, [ip], #-48 @ 0xffffffd0 │ │ │ │ + rsbeq r6, ip, r2, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec760f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -fp, ror #29 │ │ │ │ @@ -274599,16 +274599,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6f8300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff12f6f8 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq lr, ip, lr, lsr #6 │ │ │ │ - rsbeq r6, ip, r2, asr #30 │ │ │ │ + rsbeq lr, ip, r2, lsr r3 │ │ │ │ + rsbeq r6, ip, r6, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec76148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r3, asr #29 │ │ │ │ @@ -274619,16 +274619,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6f8300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mcr2 6, 7, pc, cr10, cr8, {7} @ │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - ldrdeq lr, [ip], #-46 @ 0xffffffd2 @ │ │ │ │ - strdeq r6, [ip], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq lr, ip, r2, ror #5 │ │ │ │ + strdeq r6, [ip], #-230 @ 0xffffff1a @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrpl pc, [r8, #2271] @ 0x8df │ │ │ │ @ instruction: 0xf8dfb091 │ │ │ │ @ instruction: 0x469b4598 │ │ │ │ @@ -274987,52 +274987,52 @@ │ │ │ │ @ instruction: 0xf6f84478 │ │ │ │ bls 29e578 >::_M_default_append(unsigned int)@@Base+0x1b9e4> │ │ │ │ @ instruction: 0xf6f2e6db │ │ │ │ svclt 0x0000e89c │ │ │ │ rsbseq pc, r7, r4, ror #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, r7, lr, ror #18 │ │ │ │ - rsbeq lr, ip, r0, ror #1 │ │ │ │ - strdeq r6, [ip], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq lr, ip, r8, lsl #1 │ │ │ │ - mlseq ip, ip, ip, r6 │ │ │ │ - rsbeq lr, ip, r0, lsr r0 │ │ │ │ - rsbeq r6, ip, r4, asr #24 │ │ │ │ - rsbeq lr, ip, r6 │ │ │ │ - rsbeq r6, ip, sl, lsl ip │ │ │ │ - rsbeq sp, ip, r2, ror pc │ │ │ │ - rsbeq r6, ip, r6, lsl #23 │ │ │ │ - rsbeq sp, ip, r6, asr pc │ │ │ │ - rsbeq r6, ip, sl, ror #22 │ │ │ │ - rsbeq sp, ip, r8, lsr pc │ │ │ │ - rsbeq r6, ip, ip, asr #22 │ │ │ │ - rsbeq sp, ip, sl, lsl pc │ │ │ │ - rsbeq r6, ip, lr, lsr #22 │ │ │ │ - strdeq sp, [ip], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r6, ip, r2, lsl fp │ │ │ │ - rsbeq sp, ip, r0, ror #29 │ │ │ │ - strdeq r6, [ip], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq sp, ip, r0, asr lr │ │ │ │ - rsbeq r6, ip, r4, ror #20 │ │ │ │ - rsbeq sp, ip, r2, lsr #28 │ │ │ │ - rsbeq r6, ip, r6, lsr sl │ │ │ │ - rsbeq sp, ip, r4, lsl #28 │ │ │ │ - rsbeq r6, ip, r8, lsl sl │ │ │ │ - rsbeq sp, ip, r6, ror #27 │ │ │ │ - strdeq r6, [ip], #-154 @ 0xffffff66 @ │ │ │ │ - strhteq sp, [ip], #-212 @ 0xffffff2c │ │ │ │ - rsbeq r6, ip, r8, asr #19 │ │ │ │ - mlseq ip, r6, sp, sp │ │ │ │ - rsbeq r6, ip, sl, lsr #19 │ │ │ │ - rsbeq sp, ip, r8, ror sp │ │ │ │ - rsbeq r6, ip, ip, lsl #19 │ │ │ │ - rsbeq sp, ip, sl, asr #26 │ │ │ │ - rsbeq r6, ip, lr, asr r9 │ │ │ │ - rsbeq sp, ip, ip, lsr #26 │ │ │ │ - rsbeq r6, ip, r0, asr #18 │ │ │ │ + rsbeq lr, ip, r4, ror #1 │ │ │ │ + strdeq r6, [ip], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq lr, ip, ip, lsl #1 │ │ │ │ + rsbeq r6, ip, r0, lsr #25 │ │ │ │ + rsbeq lr, ip, r4, lsr r0 │ │ │ │ + rsbeq r6, ip, r8, asr #24 │ │ │ │ + rsbeq lr, ip, sl │ │ │ │ + rsbeq r6, ip, lr, lsl ip │ │ │ │ + rsbeq sp, ip, r6, ror pc │ │ │ │ + rsbeq r6, ip, sl, lsl #23 │ │ │ │ + rsbeq sp, ip, sl, asr pc │ │ │ │ + rsbeq r6, ip, lr, ror #22 │ │ │ │ + rsbeq sp, ip, ip, lsr pc │ │ │ │ + rsbeq r6, ip, r0, asr fp │ │ │ │ + rsbeq sp, ip, lr, lsl pc │ │ │ │ + rsbeq r6, ip, r2, lsr fp │ │ │ │ + rsbeq sp, ip, r2, lsl #30 │ │ │ │ + rsbeq r6, ip, r6, lsl fp │ │ │ │ + rsbeq sp, ip, r4, ror #29 │ │ │ │ + strdeq r6, [ip], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq sp, ip, r4, asr lr │ │ │ │ + rsbeq r6, ip, r8, ror #20 │ │ │ │ + rsbeq sp, ip, r6, lsr #28 │ │ │ │ + rsbeq r6, ip, sl, lsr sl │ │ │ │ + rsbeq sp, ip, r8, lsl #28 │ │ │ │ + rsbeq r6, ip, ip, lsl sl │ │ │ │ + rsbeq sp, ip, sl, ror #27 │ │ │ │ + strdeq r6, [ip], #-158 @ 0xffffff62 @ │ │ │ │ + strhteq sp, [ip], #-216 @ 0xffffff28 │ │ │ │ + rsbeq r6, ip, ip, asr #19 │ │ │ │ + mlseq ip, sl, sp, sp │ │ │ │ + rsbeq r6, ip, lr, lsr #19 │ │ │ │ + rsbeq sp, ip, ip, ror sp │ │ │ │ + mlseq ip, r0, r9, r6 │ │ │ │ + rsbeq sp, ip, lr, asr #26 │ │ │ │ + rsbeq r6, ip, r2, ror #18 │ │ │ │ + rsbeq sp, ip, r0, lsr sp │ │ │ │ + rsbeq r6, ip, r4, asr #18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 25aaa0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ mlami r4, r1, r8, pc @ │ │ │ │ @ instruction: 0xf8d14689 │ │ │ │ @@ -275127,16 +275127,16 @@ │ │ │ │ blx 55b324 │ │ │ │ strcs fp, [r1], #-4012 @ 0xfffff054 │ │ │ │ ldr r2, [r3, r0, lsl #8]! │ │ │ │ bleq 15b268 │ │ │ │ svclt 0x0000e7bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strhteq sp, [ip], #-182 @ 0xffffff4a │ │ │ │ - rsbeq sp, ip, ip, asr #1 │ │ │ │ + strhteq sp, [ip], #-186 @ 0xffffff46 │ │ │ │ + ldrdeq sp, [ip], #-0 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stclmi 0, cr11, [pc], #-572 @ 11f55c │ │ │ │ blcs 131d58 │ │ │ │ ldcls 4, cr4, [fp, #-496] @ 0xfffffe10 │ │ │ │ @@ -275247,25 +275247,25 @@ │ │ │ │ svcge 0x006cf73f │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ bls 30b6fc >::_M_default_append(unsigned int)@@Base+0x88b68> │ │ │ │ andsvs r2, r3, r5, lsl #6 │ │ │ │ svclt 0x0000e767 │ │ │ │ rsbseq pc, r7, r4, ror r2 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, ip, ip, lsl sl │ │ │ │ - rsbeq r6, ip, r0, lsr r6 │ │ │ │ - rsbeq sp, ip, r4, lsl #20 │ │ │ │ - rsbeq r6, ip, r8, lsl r6 │ │ │ │ + rsbeq sp, ip, r0, lsr #20 │ │ │ │ + rsbeq r6, ip, r4, lsr r6 │ │ │ │ + rsbeq sp, ip, r8, lsl #20 │ │ │ │ + rsbeq r6, ip, ip, lsl r6 │ │ │ │ ldrhteq pc, [r7], #-18 @ 0xffffffee @ │ │ │ │ - strhteq sp, [ip], #-150 @ 0xffffff6a │ │ │ │ - rsbeq r6, ip, sl, asr #11 │ │ │ │ - rsbeq sp, ip, ip, asr r9 │ │ │ │ - rsbeq r6, ip, r0, ror r5 │ │ │ │ - rsbeq sp, ip, r0, asr #18 │ │ │ │ - rsbeq r6, ip, r4, asr r5 │ │ │ │ + strhteq sp, [ip], #-154 @ 0xffffff66 │ │ │ │ + rsbeq r6, ip, lr, asr #11 │ │ │ │ + rsbeq sp, ip, r0, ror #18 │ │ │ │ + rsbeq r6, ip, r4, ror r5 │ │ │ │ + rsbeq sp, ip, r4, asr #18 │ │ │ │ + rsbeq r6, ip, r8, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec76b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r6, r6, lsl #12 │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ stmiavs r0!, {r0, r1, r4, sp, lr} │ │ │ │ @@ -275344,24 +275344,24 @@ │ │ │ │ stmdami lr, {r0, r3, r6, r7, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf882f6f8 │ │ │ │ stmdbls r5, {r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6f84478 │ │ │ │ blls 29dfd0 >::_M_default_append(unsigned int)@@Base+0x1b43c> │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - rsbeq sp, ip, sl, ror r8 │ │ │ │ - rsbeq r6, ip, lr, lsl #9 │ │ │ │ - rsbeq sp, ip, r6, lsl r8 │ │ │ │ - rsbeq r6, ip, sl, lsr #8 │ │ │ │ - strdeq sp, [ip], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r6, ip, lr, lsl #8 │ │ │ │ - ldrdeq sp, [ip], #-126 @ 0xffffff82 @ │ │ │ │ - strdeq ip, [ip], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq sp, ip, r4, lsl #15 │ │ │ │ - mlseq ip, r8, r3, r6 │ │ │ │ + rsbeq sp, ip, lr, ror r8 │ │ │ │ + mlseq ip, r2, r4, r6 │ │ │ │ + rsbeq sp, ip, sl, lsl r8 │ │ │ │ + rsbeq r6, ip, lr, lsr #8 │ │ │ │ + strdeq sp, [ip], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r6, ip, r2, lsl r4 │ │ │ │ + rsbeq sp, ip, r2, ror #15 │ │ │ │ + strdeq ip, [ip], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq sp, ip, r8, lsl #15 │ │ │ │ + mlseq ip, ip, r3, r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec8271c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r5, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ @ instruction: 0xf8954606 │ │ │ │ @@ -275432,20 +275432,20 @@ │ │ │ │ @ instruction: 0xffd6f6f7 │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6f84478 │ │ │ │ blls 19de78 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ blhi 1daf30 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq sp, ip, ip, asr #13 │ │ │ │ - rsbeq r6, ip, r0, ror #5 │ │ │ │ - rsbeq sp, ip, sl, asr #12 │ │ │ │ - rsbeq r6, ip, lr, asr r2 │ │ │ │ - rsbeq sp, ip, ip, lsr #12 │ │ │ │ - rsbeq r6, ip, r0, asr #4 │ │ │ │ + ldrdeq sp, [ip], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r6, ip, r4, ror #5 │ │ │ │ + rsbeq sp, ip, lr, asr #12 │ │ │ │ + rsbeq r6, ip, r2, ror #4 │ │ │ │ + rsbeq sp, ip, r0, lsr r6 │ │ │ │ + rsbeq r6, ip, r4, asr #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi fe8f14c8 │ │ │ │ umulllt r4, r9, pc, fp @ │ │ │ │ stmdbvs sp, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -275605,30 +275605,30 @@ │ │ │ │ ldrdcc pc, [r0], -r9 @ │ │ │ │ @ instruction: 0xf8c93b01 │ │ │ │ ldrb r3, [r5, -r0, lsr #32]! │ │ │ │ bl ff25daac │ │ │ │ rsbseq lr, r7, r0, lsr #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq lr, [r7], #-196 @ 0xffffff3c │ │ │ │ - strdeq sp, [ip], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r6, ip, r2, lsl r1 │ │ │ │ - ldrdeq sp, [ip], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r6, ip, r8, ror #1 │ │ │ │ - strhteq sp, [ip], #-70 @ 0xffffffba │ │ │ │ - rsbeq ip, ip, ip, asr #19 │ │ │ │ - rsbeq sp, ip, r0, lsr #9 │ │ │ │ - strhteq r6, [ip], #-4 │ │ │ │ - rsbeq sp, ip, r2, ror #8 │ │ │ │ - rsbeq r6, ip, r6, ror r0 │ │ │ │ - strdeq sp, [ip], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r6, ip, r4 │ │ │ │ - ldrdeq sp, [ip], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r5, ip, sl, ror #31 │ │ │ │ - strhteq sp, [ip], #-58 @ 0xffffffc6 │ │ │ │ - ldrdeq r5, [ip], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq sp, ip, r2, lsl #10 │ │ │ │ + rsbeq r6, ip, r6, lsl r1 │ │ │ │ + ldrdeq sp, [ip], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r6, ip, ip, ror #1 │ │ │ │ + strhteq sp, [ip], #-74 @ 0xffffffb6 │ │ │ │ + ldrdeq ip, [ip], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq sp, ip, r4, lsr #9 │ │ │ │ + strhteq r6, [ip], #-8 │ │ │ │ + rsbeq sp, ip, r6, ror #8 │ │ │ │ + rsbeq r6, ip, sl, ror r0 │ │ │ │ + strdeq sp, [ip], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq r6, ip, r8 │ │ │ │ + ldrdeq sp, [ip], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r5, ip, lr, ror #31 │ │ │ │ + strhteq sp, [ip], #-62 @ 0xffffffc2 │ │ │ │ + ldrdeq r5, [ip], #-248 @ 0xffffff08 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec7713c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r6], r5, lsl #1 │ │ │ │ mlagt r4, r3, r8, pc @ │ │ │ │ stceq 0, cr15, [r3], {12} │ │ │ │ @@ -275680,22 +275680,22 @@ │ │ │ │ @ instruction: 0x71a4f44f │ │ │ │ ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ @ instruction: 0xf6f7300c │ │ │ │ stmdami sl, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrc2 6, 4, pc, cr12, cr7, {7} │ │ │ │ str r9, [r9, r3, lsl #22]! │ │ │ │ - strhteq sp, [ip], #-34 @ 0xffffffde │ │ │ │ - rsbeq r5, ip, r6, asr #29 │ │ │ │ - rsbeq sp, ip, r0, lsl #5 │ │ │ │ - mlseq ip, r4, lr, r5 │ │ │ │ - rsbeq sp, ip, r4, ror #4 │ │ │ │ - rsbeq ip, ip, sl, ror r7 │ │ │ │ - rsbeq sp, ip, r2, asr #4 │ │ │ │ - rsbeq r5, ip, r6, asr lr │ │ │ │ + strhteq sp, [ip], #-38 @ 0xffffffda │ │ │ │ + rsbeq r5, ip, sl, asr #29 │ │ │ │ + rsbeq sp, ip, r4, lsl #5 │ │ │ │ + mlseq ip, r8, lr, r5 │ │ │ │ + rsbeq sp, ip, r8, ror #4 │ │ │ │ + rsbeq ip, ip, lr, ror r7 │ │ │ │ + rsbeq sp, ip, r6, asr #4 │ │ │ │ + rsbeq r5, ip, sl, asr lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x305df891 │ │ │ │ stmdbvs ip, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf013460d │ │ │ │ @@ -275836,27 +275836,27 @@ │ │ │ │ @ instruction: 0xf104fd6f │ │ │ │ vhadd.s8 d16, d0, d12 │ │ │ │ @ instruction: 0xf6f7414c │ │ │ │ @ instruction: 0xf04ffca9 │ │ │ │ @ instruction: 0x462831ff │ │ │ │ stc2l 6, cr15, [r4, #-988]! @ 0xfffffc24 │ │ │ │ svclt 0x0000e768 │ │ │ │ - rsbeq sp, ip, r6, asr #2 │ │ │ │ - rsbeq r5, ip, sl, asr sp │ │ │ │ - strhteq sp, [ip], #-2 │ │ │ │ - rsbeq sp, ip, r6, lsr #1 │ │ │ │ - strhteq r5, [ip], #-202 @ 0xffffff36 │ │ │ │ - rsbeq sp, ip, r6, lsl #1 │ │ │ │ - mlseq ip, sl, ip, r5 │ │ │ │ - rsbeq sp, ip, r6, rrx │ │ │ │ - rsbeq r5, ip, sl, ror ip │ │ │ │ - rsbeq sp, ip, ip │ │ │ │ - rsbeq r5, ip, r0, lsr #24 │ │ │ │ - rsbeq ip, ip, ip, ror #31 │ │ │ │ - rsbeq r5, ip, r6, lsl #24 │ │ │ │ + rsbeq sp, ip, sl, asr #2 │ │ │ │ + rsbeq r5, ip, lr, asr sp │ │ │ │ + strhteq sp, [ip], #-6 │ │ │ │ + rsbeq sp, ip, sl, lsr #1 │ │ │ │ + strhteq r5, [ip], #-206 @ 0xffffff32 │ │ │ │ + rsbeq sp, ip, sl, lsl #1 │ │ │ │ + mlseq ip, lr, ip, r5 │ │ │ │ + rsbeq sp, ip, sl, rrx │ │ │ │ + rsbeq r5, ip, lr, ror ip │ │ │ │ + rsbeq sp, ip, r0, lsl r0 │ │ │ │ + rsbeq r5, ip, r4, lsr #24 │ │ │ │ + strdeq ip, [ip], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r5, ip, sl, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1db784 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq f5e608 │ │ │ │ pkhtbmi r4, r9, r2, asr #25 │ │ │ │ @ instruction: 0xf2ad49d2 │ │ │ │ @@ -276066,22 +276066,22 @@ │ │ │ │ blx ff9de1ec │ │ │ │ ldrbmi r4, [r9], -sp, lsl #16 │ │ │ │ @ instruction: 0xf6f74478 │ │ │ │ usat pc, #18, sp, lsl #23 @ │ │ │ │ ... │ │ │ │ rsbseq lr, r7, lr, lsr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, ip, r8, lsl #30 │ │ │ │ - strdeq ip, [ip], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq ip, ip, sl, ror lr │ │ │ │ - rsbeq r5, ip, lr, lsl #21 │ │ │ │ + rsbeq ip, ip, ip, lsl #30 │ │ │ │ + rsbeq ip, ip, r2, lsl #30 │ │ │ │ + rsbeq ip, ip, lr, ror lr │ │ │ │ + mlseq ip, r2, sl, r5 │ │ │ │ rsbseq lr, r7, sl, lsl #12 │ │ │ │ - strdeq ip, [ip], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq ip, ip, r4, asr #24 │ │ │ │ - rsbeq r5, ip, r8, asr r8 │ │ │ │ + rsbeq ip, ip, r2, lsl #26 │ │ │ │ + rsbeq ip, ip, r8, asr #24 │ │ │ │ + rsbeq r5, ip, ip, asr r8 │ │ │ │ ldmdavs r8, {r0, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1001e41 │ │ │ │ blls 48090c │ │ │ │ blvs 15c138 │ │ │ │ ldmdavs fp, {r2, r3, r8, r9, sl, fp, ip, pc} │ │ │ │ fstmiaxeq r0, {d14} @ Deprecated │ │ │ │ ldmdavs fp, {r1, r4, r8, r9, fp, ip, pc} │ │ │ │ @@ -276317,29 +276317,29 @@ │ │ │ │ @ instruction: 0xf6f7300c │ │ │ │ ldmdami r4, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf9a4f6f7 │ │ │ │ svclt 0x0000e4f9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq ip, ip, r8, lsr #21 │ │ │ │ - rsbeq ip, ip, sl, asr sl │ │ │ │ - rsbeq r5, ip, lr, ror #12 │ │ │ │ - rsbeq ip, ip, lr, lsr sl │ │ │ │ - rsbeq r5, ip, r2, asr r6 │ │ │ │ - rsbeq ip, ip, r2, lsr #20 │ │ │ │ - rsbeq r5, ip, r6, lsr r6 │ │ │ │ - rsbeq ip, ip, r0, ror #19 │ │ │ │ - rsbseq r1, r1, r6, lsl #12 │ │ │ │ - rsbeq ip, ip, r8, lsl #17 │ │ │ │ - mlseq ip, ip, r4, r5 │ │ │ │ - rsbeq ip, ip, ip, ror #16 │ │ │ │ - rsbeq r5, ip, r0, lsl #9 │ │ │ │ - rsbeq ip, ip, r2, asr r8 │ │ │ │ - rsbeq r5, ip, r6, ror #8 │ │ │ │ + rsbeq ip, ip, ip, lsr #21 │ │ │ │ + rsbeq ip, ip, lr, asr sl │ │ │ │ + rsbeq r5, ip, r2, ror r6 │ │ │ │ + rsbeq ip, ip, r2, asr #20 │ │ │ │ + rsbeq r5, ip, r6, asr r6 │ │ │ │ + rsbeq ip, ip, r6, lsr #20 │ │ │ │ + rsbeq r5, ip, sl, lsr r6 │ │ │ │ + rsbeq ip, ip, r4, ror #19 │ │ │ │ + rsbseq r1, r1, sl, lsl #12 │ │ │ │ + rsbeq ip, ip, ip, lsl #17 │ │ │ │ + rsbeq r5, ip, r0, lsr #9 │ │ │ │ + rsbeq ip, ip, r0, ror r8 │ │ │ │ + rsbeq r5, ip, r4, lsl #9 │ │ │ │ + rsbeq ip, ip, r6, asr r8 │ │ │ │ + rsbeq r5, ip, sl, ror #8 │ │ │ │ @ instruction: 0x465948d8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8b8f6f7 │ │ │ │ @ instruction: 0xf04f48d6 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf972f6f7 │ │ │ │ blcc 11cbb0 │ │ │ │ @@ -276549,53 +276549,53 @@ │ │ │ │ cmnpvc r3, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff14f6f6 │ │ │ │ ldrbmi r4, [r9], -r9, lsr #16 │ │ │ │ @ instruction: 0xf6f64478 │ │ │ │ @ instruction: 0xf7ffffcf │ │ │ │ svclt 0x0000bb24 │ │ │ │ - strdeq ip, [ip], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r5, ip, r2, lsl #8 │ │ │ │ - ldrdeq ip, [ip], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r5, ip, r4, ror #7 │ │ │ │ - strhteq ip, [ip], #-116 @ 0xffffff8c │ │ │ │ - rsbeq r5, ip, r8, asr #7 │ │ │ │ - mlseq ip, r4, r7, ip │ │ │ │ - rsbeq r5, ip, r8, lsr #7 │ │ │ │ - rsbeq ip, ip, r8, ror r7 │ │ │ │ - rsbeq r5, ip, ip, lsl #7 │ │ │ │ - rsbeq ip, ip, lr, asr #14 │ │ │ │ - rsbeq r5, ip, r2, ror #6 │ │ │ │ - rsbeq ip, ip, r6, lsr r7 │ │ │ │ - rsbeq r5, ip, r8, asr #6 │ │ │ │ - rsbeq ip, ip, sl, lsl r7 │ │ │ │ - rsbeq r5, ip, ip, lsr #6 │ │ │ │ - strdeq ip, [ip], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r5, ip, r0, lsl r3 │ │ │ │ - strhteq ip, [ip], #-104 @ 0xffffff98 │ │ │ │ - rsbeq ip, ip, sl, ror r6 │ │ │ │ - rsbeq r5, ip, lr, lsl #5 │ │ │ │ - rsbeq ip, ip, ip, lsr r6 │ │ │ │ - rsbeq r5, ip, r0, asr r2 │ │ │ │ - rsbeq ip, ip, r2, lsr #12 │ │ │ │ - rsbeq r5, ip, r4, lsr r2 │ │ │ │ - rsbeq ip, ip, sl, ror #11 │ │ │ │ - rsbeq ip, ip, lr, asr #11 │ │ │ │ - rsbeq r5, ip, r2, ror #3 │ │ │ │ - strhteq ip, [ip], #-84 @ 0xffffffac │ │ │ │ - rsbeq r5, ip, r6, asr #3 │ │ │ │ - mlseq ip, sl, r5, ip │ │ │ │ - rsbeq r5, ip, ip, lsr #3 │ │ │ │ - rsbeq ip, ip, r2, asr #10 │ │ │ │ - rsbeq r5, ip, r6, asr r1 │ │ │ │ - rsbeq ip, ip, r8, lsl r5 │ │ │ │ - rsbeq r5, ip, ip, lsr #2 │ │ │ │ - strhteq ip, [ip], #-70 @ 0xffffffba │ │ │ │ - rsbeq ip, ip, r8, lsr #9 │ │ │ │ - strhteq r5, [ip], #-12 │ │ │ │ + strdeq ip, [ip], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r5, ip, r6, lsl #8 │ │ │ │ + ldrdeq ip, [ip], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r5, ip, r8, ror #7 │ │ │ │ + strhteq ip, [ip], #-120 @ 0xffffff88 │ │ │ │ + rsbeq r5, ip, ip, asr #7 │ │ │ │ + mlseq ip, r8, r7, ip │ │ │ │ + rsbeq r5, ip, ip, lsr #7 │ │ │ │ + rsbeq ip, ip, ip, ror r7 │ │ │ │ + mlseq ip, r0, r3, r5 │ │ │ │ + rsbeq ip, ip, r2, asr r7 │ │ │ │ + rsbeq r5, ip, r6, ror #6 │ │ │ │ + rsbeq ip, ip, sl, lsr r7 │ │ │ │ + rsbeq r5, ip, ip, asr #6 │ │ │ │ + rsbeq ip, ip, lr, lsl r7 │ │ │ │ + rsbeq r5, ip, r0, lsr r3 │ │ │ │ + rsbeq ip, ip, r2, lsl #14 │ │ │ │ + rsbeq r5, ip, r4, lsl r3 │ │ │ │ + strhteq ip, [ip], #-108 @ 0xffffff94 │ │ │ │ + rsbeq ip, ip, lr, ror r6 │ │ │ │ + mlseq ip, r2, r2, r5 │ │ │ │ + rsbeq ip, ip, r0, asr #12 │ │ │ │ + rsbeq r5, ip, r4, asr r2 │ │ │ │ + rsbeq ip, ip, r6, lsr #12 │ │ │ │ + rsbeq r5, ip, r8, lsr r2 │ │ │ │ + rsbeq ip, ip, lr, ror #11 │ │ │ │ + ldrdeq ip, [ip], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r5, ip, r6, ror #3 │ │ │ │ + strhteq ip, [ip], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq r5, ip, sl, asr #3 │ │ │ │ + mlseq ip, lr, r5, ip │ │ │ │ + strhteq r5, [ip], #-16 │ │ │ │ + rsbeq ip, ip, r6, asr #10 │ │ │ │ + rsbeq r5, ip, sl, asr r1 │ │ │ │ + rsbeq ip, ip, ip, lsl r5 │ │ │ │ + rsbeq r5, ip, r0, lsr r1 │ │ │ │ + strhteq ip, [ip], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq ip, ip, ip, lsr #9 │ │ │ │ + rsbeq r5, ip, r0, asr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r3, ror #24 │ │ │ │ strcs r4, [r0, -r3, ror #18] │ │ │ │ @ instruction: 0xf8dd447c │ │ │ │ @@ -276695,20 +276695,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 6, 5, pc, cr2, cr6, {7} │ │ │ │ @ instruction: 0xf6f0e798 │ │ │ │ svclt 0x0000eb3e │ │ │ │ rsbseq sp, r7, r0, lsr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, r7, r8, ror #21 │ │ │ │ - strhteq ip, [ip], #-38 @ 0xffffffda │ │ │ │ - rsbeq r4, ip, sl, asr #29 │ │ │ │ - mlseq ip, sl, r2, ip │ │ │ │ - rsbeq r4, ip, lr, lsr #29 │ │ │ │ - rsbeq ip, ip, lr, ror #4 │ │ │ │ - rsbeq r4, ip, r2, lsl #29 │ │ │ │ + strhteq ip, [ip], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq r4, ip, lr, asr #29 │ │ │ │ + mlseq ip, lr, r2, ip │ │ │ │ + strhteq r4, [ip], #-226 @ 0xffffff1e │ │ │ │ + rsbeq ip, ip, r2, ror r2 │ │ │ │ + rsbeq r4, ip, r6, lsl #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec78224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stcle 14, cr1, [r6, #-120]! @ 0xffffff88 │ │ │ │ svcne 0x00154607 │ │ │ │ and r2, r2, r0, lsl #8 │ │ │ │ @@ -276728,16 +276728,16 @@ │ │ │ │ stmdbls r3, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6f64478 │ │ │ │ bls 220a34 │ │ │ │ andlt r4, r5, r0, lsl r6 │ │ │ │ andcs fp, r1, #240, 26 @ 0x3c00 │ │ │ │ andlt r4, r5, r0, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq ip, ip, r8, ror #3 │ │ │ │ - strdeq r4, [ip], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq ip, ip, ip, ror #3 │ │ │ │ + rsbeq r4, ip, r0, lsl #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec78298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r5, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ stmibvs fp!, {r0, r1, r2, r9, sl, lr} │ │ │ │ stmdbvs sl!, {r0, r1, r3, r8, r9, ip, sp, pc} │ │ │ │ @@ -276784,24 +276784,24 @@ │ │ │ │ @ instruction: 0xf06af004 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ bmi 490918 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ @ instruction: 0xf004447a │ │ │ │ strtmi pc, [r0], -r1, rrx │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbeq ip, ip, r0, ror r1 │ │ │ │ - rsbeq fp, ip, r6, lsl #13 │ │ │ │ - rsbeq sl, lr, sl, lsr #27 │ │ │ │ - rsbeq ip, ip, sl, asr #2 │ │ │ │ - rsbeq r4, ip, lr, asr sp │ │ │ │ - rsbeq ip, ip, r2, lsr r1 │ │ │ │ - rsbeq r4, ip, r6, asr #26 │ │ │ │ - rsbeq ip, ip, r4, lsr #3 │ │ │ │ - rsbeq ip, ip, r2, lsr #3 │ │ │ │ - rsbeq ip, ip, r8, lsl #3 │ │ │ │ + rsbeq ip, ip, r4, ror r1 │ │ │ │ + rsbeq fp, ip, sl, lsl #13 │ │ │ │ + rsbeq sl, lr, lr, lsr #27 │ │ │ │ + rsbeq ip, ip, lr, asr #2 │ │ │ │ + rsbeq r4, ip, r2, ror #26 │ │ │ │ + rsbeq ip, ip, r6, lsr r1 │ │ │ │ + rsbeq r4, ip, sl, asr #26 │ │ │ │ + rsbeq ip, ip, r8, lsr #3 │ │ │ │ + rsbeq ip, ip, r6, lsr #3 │ │ │ │ + rsbeq ip, ip, ip, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stcmi 6, cr4, [lr], {15} │ │ │ │ addlt r4, r9, lr, lsl #19 │ │ │ │ @ instruction: 0x4690447c │ │ │ │ @@ -276945,22 +276945,22 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sp, r7, r8, ror #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, r7, r8, asr r8 │ │ │ │ @ instruction: 0x00000eb4 │ │ │ │ rsbseq sp, r7, r8, ror #14 │ │ │ │ - rsbeq fp, ip, r4, lsl #30 │ │ │ │ - rsbeq r4, ip, r8, lsl fp │ │ │ │ - ldrdeq fp, [ip], #-238 @ 0xffffff12 @ │ │ │ │ - strdeq r4, [ip], #-162 @ 0xffffff5e @ │ │ │ │ - strhteq fp, [ip], #-228 @ 0xffffff1c │ │ │ │ - rsbeq r4, ip, r8, asr #21 │ │ │ │ - mlseq ip, r6, lr, fp │ │ │ │ - rsbeq r4, ip, sl, lsr #21 │ │ │ │ + rsbeq fp, ip, r8, lsl #30 │ │ │ │ + rsbeq r4, ip, ip, lsl fp │ │ │ │ + rsbeq fp, ip, r2, ror #29 │ │ │ │ + strdeq r4, [ip], #-166 @ 0xffffff5a @ │ │ │ │ + strhteq fp, [ip], #-232 @ 0xffffff18 │ │ │ │ + rsbeq r4, ip, ip, asr #21 │ │ │ │ + mlseq ip, sl, lr, fp │ │ │ │ + rsbeq r4, ip, lr, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strgt pc, [r8], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8df469a │ │ │ │ addlt r3, fp, r8, lsl #9 │ │ │ │ @@ -277250,33 +277250,33 @@ │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ svclt 0x0000e768 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sp, r7, r4, ror #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x0077d59c │ │ │ │ - rsbeq fp, ip, r0, asr sp │ │ │ │ - rsbeq r4, ip, r4, ror #18 │ │ │ │ - rsbeq fp, ip, r0, asr #24 │ │ │ │ - rsbeq r4, ip, r4, asr r8 │ │ │ │ - rsbeq fp, ip, lr, lsl #24 │ │ │ │ - rsbeq r4, ip, r2, lsr #16 │ │ │ │ - ldrdeq fp, [ip], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r4, ip, ip, ror #15 │ │ │ │ - rsbeq fp, ip, r8, asr fp │ │ │ │ - rsbeq r4, ip, ip, ror #14 │ │ │ │ - rsbeq fp, ip, r2, lsr #22 │ │ │ │ - rsbeq r4, ip, r6, lsr r7 │ │ │ │ - rsbeq fp, ip, r4, lsl #22 │ │ │ │ - rsbeq r4, ip, r8, lsl r7 │ │ │ │ - rsbeq fp, ip, r6, lsr #21 │ │ │ │ - strhteq r4, [ip], #-106 @ 0xffffff96 │ │ │ │ - rsbeq fp, ip, r8, lsr sl │ │ │ │ - rsbeq r4, ip, ip, asr #12 │ │ │ │ - rsbeq fp, ip, r8, ror #19 │ │ │ │ + rsbeq fp, ip, r4, asr sp │ │ │ │ + rsbeq r4, ip, r8, ror #18 │ │ │ │ + rsbeq fp, ip, r4, asr #24 │ │ │ │ + rsbeq r4, ip, r8, asr r8 │ │ │ │ + rsbeq fp, ip, r2, lsl ip │ │ │ │ + rsbeq r4, ip, r6, lsr #16 │ │ │ │ + ldrdeq fp, [ip], #-188 @ 0xffffff44 @ │ │ │ │ + strdeq r4, [ip], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq fp, ip, ip, asr fp │ │ │ │ + rsbeq r4, ip, r0, ror r7 │ │ │ │ + rsbeq fp, ip, r6, lsr #22 │ │ │ │ + rsbeq r4, ip, sl, lsr r7 │ │ │ │ + rsbeq fp, ip, r8, lsl #22 │ │ │ │ + rsbeq r4, ip, ip, lsl r7 │ │ │ │ + rsbeq fp, ip, sl, lsr #21 │ │ │ │ + strhteq r4, [ip], #-110 @ 0xffffff92 │ │ │ │ + rsbeq fp, ip, ip, lsr sl │ │ │ │ + rsbeq r4, ip, r0, asr r6 │ │ │ │ + rsbeq fp, ip, ip, ror #19 │ │ │ │ @ instruction: 0xf6409004 │ │ │ │ ldmdami r5, {r0, r2, r3, r6, r7, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf960f6f6 │ │ │ │ stmdbls r4, {r0, r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf6f64478 │ │ │ │ blls 26018c │ │ │ │ @@ -277292,20 +277292,20 @@ │ │ │ │ mvnspl pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf942f6f6 │ │ │ │ @ instruction: 0xf04f4808 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9fcf6f6 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbeq fp, ip, r0, asr #18 │ │ │ │ - rsbeq r4, ip, r4, asr r5 │ │ │ │ - rsbeq fp, ip, r4, lsr #18 │ │ │ │ - rsbeq r4, ip, r6, lsr r5 │ │ │ │ - rsbeq fp, ip, r4, lsl #18 │ │ │ │ - rsbeq r4, ip, r6, lsl r5 │ │ │ │ + rsbeq fp, ip, r4, asr #18 │ │ │ │ + rsbeq r4, ip, r8, asr r5 │ │ │ │ + rsbeq fp, ip, r8, lsr #18 │ │ │ │ + rsbeq r4, ip, sl, lsr r5 │ │ │ │ + rsbeq fp, ip, r8, lsl #18 │ │ │ │ + rsbeq r4, ip, sl, lsl r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 25ce38 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ ldcmi 0, cr11, [r7], #604 @ 0x25c │ │ │ │ ldrbtmi r4, [ip], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -277490,16 +277490,16 @@ │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ rsbseq sp, r7, lr, ror r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sl, r2, r0, asr r4 │ │ │ │ rsbseq ip, r7, r6, asr lr │ │ │ │ - rsbeq fp, ip, r0, lsl r6 │ │ │ │ - rsbeq r4, ip, r4, lsr #4 │ │ │ │ + rsbeq fp, ip, r4, lsl r6 │ │ │ │ + rsbeq r4, ip, r8, lsr #4 │ │ │ │ teqle r8, #256 @ 0x100 │ │ │ │ rscsle r4, fp, r3, lsr #11 │ │ │ │ eorvs pc, r4, r9, asr r8 @ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf100f097 │ │ │ │ mvnsle r4, r0, asr r5 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ @@ -277641,32 +277641,32 @@ │ │ │ │ @ instruction: 0xf6f5300c │ │ │ │ ldmdami r7, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff44f6f5 │ │ │ │ ldrbt r9, [r2], -r3, lsl #22 │ │ │ │ bl ff4dfa90 │ │ │ │ ... │ │ │ │ - strdeq fp, [ip], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r4, ip, r4, lsl #2 │ │ │ │ - rsbeq fp, ip, r6, lsr #9 │ │ │ │ - strhteq r4, [ip], #-10 │ │ │ │ - rsbeq fp, ip, ip, asr r4 │ │ │ │ - rsbeq r4, ip, r0, ror r0 │ │ │ │ - rsbeq fp, ip, lr, lsr r4 │ │ │ │ - rsbeq r4, ip, r2, asr r0 │ │ │ │ - rsbeq fp, ip, r8, lsl #8 │ │ │ │ - rsbeq r4, ip, ip, lsl r0 │ │ │ │ - rsbeq fp, ip, ip, ror #7 │ │ │ │ - rsbeq sl, ip, r2, lsl #18 │ │ │ │ - rsbeq fp, ip, lr, asr #7 │ │ │ │ - rsbeq r3, ip, r2, ror #31 │ │ │ │ - strhteq fp, [ip], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq r3, ip, r4, asr #31 │ │ │ │ - mlseq ip, r2, r3, fp │ │ │ │ - rsbeq r3, ip, r6, lsr #31 │ │ │ │ + strdeq fp, [ip], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r4, ip, r8, lsl #2 │ │ │ │ + rsbeq fp, ip, sl, lsr #9 │ │ │ │ + strhteq r4, [ip], #-14 │ │ │ │ + rsbeq fp, ip, r0, ror #8 │ │ │ │ + rsbeq r4, ip, r4, ror r0 │ │ │ │ + rsbeq fp, ip, r2, asr #8 │ │ │ │ + rsbeq r4, ip, r6, asr r0 │ │ │ │ + rsbeq fp, ip, ip, lsl #8 │ │ │ │ + rsbeq r4, ip, r0, lsr #32 │ │ │ │ + strdeq fp, [ip], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq sl, ip, r6, lsl #18 │ │ │ │ + ldrdeq fp, [ip], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r3, ip, r6, ror #31 │ │ │ │ + strhteq fp, [ip], #-52 @ 0xffffffcc │ │ │ │ + rsbeq r3, ip, r8, asr #31 │ │ │ │ + mlseq ip, r6, r3, fp │ │ │ │ + rsbeq r3, ip, sl, lsr #31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ bmi 1873798 │ │ │ │ blcs 1b37b0 │ │ │ │ @@ -277760,24 +277760,24 @@ │ │ │ │ stmdami pc, {r0, r1, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6f54478 │ │ │ │ ubfx pc, r5, #28, #15 │ │ │ │ b ff95fc6c │ │ │ │ rsbseq ip, r7, r6, asr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq fp, [ip], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq fp, ip, r6, lsl #5 │ │ │ │ - mlseq ip, sl, lr, r3 │ │ │ │ + strhteq fp, [ip], #-36 @ 0xffffffdc │ │ │ │ + rsbeq fp, ip, sl, lsl #5 │ │ │ │ + mlseq ip, lr, lr, r3 │ │ │ │ rsbseq ip, r7, r4, lsr sl │ │ │ │ - rsbeq fp, ip, sl, lsr #4 │ │ │ │ - rsbeq fp, ip, r8, ror #3 │ │ │ │ - ldrdeq fp, [ip], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r3, ip, r8, ror #27 │ │ │ │ - strhteq fp, [ip], #-22 @ 0xffffffea │ │ │ │ - rsbeq r3, ip, r8, asr #27 │ │ │ │ + rsbeq fp, ip, lr, lsr #4 │ │ │ │ + rsbeq fp, ip, ip, ror #3 │ │ │ │ + ldrdeq fp, [ip], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r3, ip, ip, ror #27 │ │ │ │ + strhteq fp, [ip], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq r3, ip, ip, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec792e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46170fd8 │ │ │ │ addlt r4, r5, r4, asr sl │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ teqlt r3, sl, ror r4 │ │ │ │ @@ -277861,22 +277861,22 @@ │ │ │ │ ldc2l 6, cr15, [r0], {245} @ 0xf5 │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 6, cr15, [sl, #980] @ 0x3d4 │ │ │ │ svclt 0x0000e7ee │ │ │ │ rsbseq ip, r7, r8, lsl r9 │ │ │ │ @ instruction: 0x00000eb4 │ │ │ │ - ldrdeq fp, [ip], #-12 @ │ │ │ │ - strdeq r3, [ip], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq fp, ip, r4, lsl #1 │ │ │ │ + rsbeq fp, ip, r0, ror #1 │ │ │ │ + strdeq r3, [ip], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq fp, ip, r8, lsl #1 │ │ │ │ + rsbeq fp, ip, r8, asr #32 │ │ │ │ rsbeq fp, ip, r4, asr #32 │ │ │ │ - rsbeq fp, ip, r0, asr #32 │ │ │ │ - rsbeq r3, ip, r2, asr ip │ │ │ │ - rsbeq fp, ip, r0, lsr #32 │ │ │ │ - rsbeq r3, ip, r2, lsr ip │ │ │ │ + rsbeq r3, ip, r6, asr ip │ │ │ │ + rsbeq fp, ip, r4, lsr #32 │ │ │ │ + rsbeq r3, ip, r6, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec79474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmibvs sl, {r1, fp, ip, pc} │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -277920,18 +277920,18 @@ │ │ │ │ mvnpl pc, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrrc2 6, 15, pc, r6, cr5 @ │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6f54478 │ │ │ │ @ instruction: 0x4628fd11 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq sl, ip, sl, asr #30 │ │ │ │ - rsbeq r3, ip, lr, asr fp │ │ │ │ - rsbeq sl, ip, ip, lsr #30 │ │ │ │ - rsbeq r3, ip, r0, asr #22 │ │ │ │ + rsbeq sl, ip, lr, asr #30 │ │ │ │ + rsbeq r3, ip, r2, ror #22 │ │ │ │ + rsbeq sl, ip, r0, lsr pc │ │ │ │ + rsbeq r3, ip, r4, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1dd808 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ smlabbcs r4, r5, r0, fp │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -278006,19 +278006,19 @@ │ │ │ │ cmppeq sp, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx febe0056 │ │ │ │ strtmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6f54478 │ │ │ │ ldrb pc, [pc, r5, ror #24] @ │ │ │ │ ... │ │ │ │ - ldrdeq r3, [pc], #-28 @ │ │ │ │ - strhteq sl, [ip], #-232 @ 0xffffff18 │ │ │ │ - mlseq pc, r0, r1, r3 @ │ │ │ │ - ldrdeq sl, [ip], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r3, ip, r8, ror #19 │ │ │ │ + rsbeq r3, pc, r0, ror #3 │ │ │ │ + strhteq sl, [ip], #-236 @ 0xffffff14 │ │ │ │ + mlseq pc, r4, r1, r3 @ │ │ │ │ + ldrdeq sl, [ip], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r3, ip, ip, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec796b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r2, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi r1, [ip], -r8, lsl #24 │ │ │ │ ldmdbvs fp, {r1, r7, ip, sp, pc} │ │ │ │ cdpvc 5, 8, cr15, cr0, cr1, {5} │ │ │ │ @@ -278113,18 +278113,18 @@ │ │ │ │ @ instruction: 0xeeb46b22 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ vstrle s31, [r6, #64] @ 0x40 │ │ │ │ mlane r4, r3, r8, pc @ │ │ │ │ orreq pc, r0, r1, lsr #32 │ │ │ │ eorne pc, r4, r3, lsl #17 │ │ │ │ svclt 0x0000e7bf │ │ │ │ - rsbeq sl, ip, lr, lsl sp │ │ │ │ - rsbeq r6, ip, r4, lsr #27 │ │ │ │ - strhteq sl, [ip], #-198 @ 0xffffff3a │ │ │ │ - rsbeq r3, ip, sl, asr #17 │ │ │ │ + rsbeq sl, ip, r2, lsr #26 │ │ │ │ + rsbeq r6, ip, r8, lsr #27 │ │ │ │ + strhteq sl, [ip], #-202 @ 0xffffff36 │ │ │ │ + rsbeq r3, ip, lr, asr #17 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r5, lsl r9 │ │ │ │ pkhbtmi r4, r0, r9, lsl #13 │ │ │ │ mlacc r4, r5, r8, pc @ │ │ │ │ @@ -278161,18 +278161,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx e602c2 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ movwcs r8, #5104 @ 0x13f0 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq sl, ip, r4, asr #23 │ │ │ │ - ldrdeq sl, [ip], #-10 @ │ │ │ │ - rsbeq sl, ip, r2, ror fp │ │ │ │ - rsbeq r3, ip, r6, lsl #15 │ │ │ │ + rsbeq sl, ip, r8, asr #23 │ │ │ │ + ldrdeq sl, [ip], #-14 @ │ │ │ │ + rsbeq sl, ip, r6, ror fp │ │ │ │ + rsbeq r3, ip, sl, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ ubfxmi pc, pc, #17, #25 │ │ │ │ @ instruction: 0xf8df468c │ │ │ │ ldrshtlt r1, [r3], r8 │ │ │ │ @@ -278683,21 +278683,21 @@ │ │ │ │ blvc 15e9e8 │ │ │ │ svclt 0x0000e03e │ │ │ │ ... │ │ │ │ rsbseq ip, r7, r4, ror #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq ip, r7, ip, asr #5 │ │ │ │ @ instruction: 0x00000eb4 │ │ │ │ - rsbeq sl, ip, r0, lsr #14 │ │ │ │ - rsbeq r3, ip, r4, lsr r3 │ │ │ │ - rsbeq sl, ip, r6, lsl r5 │ │ │ │ - rsbeq r3, ip, sl, lsr #2 │ │ │ │ + rsbeq sl, ip, r4, lsr #14 │ │ │ │ + rsbeq r3, ip, r8, lsr r3 │ │ │ │ + rsbeq sl, ip, sl, lsl r5 │ │ │ │ + rsbeq r3, ip, lr, lsr #2 │ │ │ │ rsbseq fp, r7, r4, asr #25 │ │ │ │ - mlseq ip, sl, r3, sl │ │ │ │ - rsbeq r2, ip, lr, lsr #31 │ │ │ │ + mlseq ip, lr, r3, sl │ │ │ │ + strhteq r2, [ip], #-242 @ 0xffffff0e │ │ │ │ blvs b5e598 │ │ │ │ blvs ff31ea20 │ │ │ │ blx 55eb18 │ │ │ │ @ instruction: 0xf893d435 │ │ │ │ @ instruction: 0xf0000181 │ │ │ │ ldmdacs r8, {r2, r3, r4} │ │ │ │ ldrdeq pc, [ip, -r1]! │ │ │ │ @@ -278918,25 +278918,25 @@ │ │ │ │ strle pc, [r2], #-2576 @ 0xfffff5f0 │ │ │ │ teqls r0, #26214400 @ 0x1900000 │ │ │ │ stmdacc r1, {r0, r1, r2, r4, r5, r7, r8, sl, sp, lr, pc} │ │ │ │ mcrrne 10, 0, r3, r3, cr4 │ │ │ │ ldr sp, [r2, #489]! @ 0x1e9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq sl, ip, r0, asr #3 │ │ │ │ - ldrdeq r2, [ip], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq sl, ip, r6, lsr #3 │ │ │ │ - strhteq r2, [ip], #-218 @ 0xffffff26 │ │ │ │ - rsbeq sl, ip, ip, lsl #3 │ │ │ │ - rsbeq r2, ip, r0, lsr #27 │ │ │ │ + rsbeq sl, ip, r4, asr #3 │ │ │ │ + ldrdeq r2, [ip], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq sl, ip, sl, lsr #3 │ │ │ │ + strhteq r2, [ip], #-222 @ 0xffffff22 │ │ │ │ + mlseq ip, r0, r1, sl │ │ │ │ + rsbeq r2, ip, r4, lsr #27 │ │ │ │ @ instruction: 0x00000eb4 │ │ │ │ - strdeq r9, [ip], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r2, ip, r4, lsl #24 │ │ │ │ - ldrdeq r9, [ip], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r2, ip, r6, ror #23 │ │ │ │ + strdeq r9, [ip], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r2, ip, r8, lsl #24 │ │ │ │ + ldrdeq r9, [ip], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r2, ip, sl, ror #23 │ │ │ │ @ instruction: 0xf64048c0 │ │ │ │ ldrbtmi r7, [r8], #-311 @ 0xfffffec9 │ │ │ │ @ instruction: 0xf6f4300c │ │ │ │ ldmmi lr!, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ ldc2 6, cr15, [sl, #-976] @ 0xfffffc30 │ │ │ │ ldmmi ip!, {r1, r4, r8, sl, sp, lr, pc} │ │ │ │ @@ -279121,45 +279121,45 @@ │ │ │ │ blx ffde11c0 │ │ │ │ @ instruction: 0xf04f4824 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fec611ce │ │ │ │ svclt 0x0000e7ee │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r9, ip, lr, lsr pc │ │ │ │ - rsbeq r2, ip, r2, asr fp │ │ │ │ - rsbeq r9, ip, r4, lsr #30 │ │ │ │ - rsbeq r2, ip, r8, lsr fp │ │ │ │ - strhteq r9, [ip], #-234 @ 0xffffff16 │ │ │ │ - rsbeq r2, ip, lr, asr #21 │ │ │ │ - mlseq ip, ip, lr, r9 │ │ │ │ - strhteq r2, [ip], #-160 @ 0xffffff60 │ │ │ │ - rsbeq r9, ip, r2, lsl #29 │ │ │ │ - mlseq ip, r6, sl, r2 │ │ │ │ - rsbeq r9, ip, r4, ror #28 │ │ │ │ - rsbeq r2, ip, r8, ror sl │ │ │ │ - rsbeq r9, ip, r2, asr #28 │ │ │ │ - rsbeq r2, ip, r6, asr sl │ │ │ │ - rsbeq r9, ip, r8, lsr #28 │ │ │ │ - rsbeq r2, ip, ip, lsr sl │ │ │ │ - rsbeq r9, ip, lr, lsl #28 │ │ │ │ - rsbeq r2, ip, r2, lsr #20 │ │ │ │ - strdeq r9, [ip], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r2, ip, r4, lsl #20 │ │ │ │ - ldrdeq r9, [ip], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r2, ip, r6, ror #19 │ │ │ │ - strhteq r9, [ip], #-212 @ 0xffffff2c │ │ │ │ - rsbeq r2, ip, r8, asr #19 │ │ │ │ - rsbeq r9, ip, r4, ror #26 │ │ │ │ - rsbeq r9, ip, r6, ror #25 │ │ │ │ - strdeq r2, [ip], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r9, ip, r4, lsl #25 │ │ │ │ - mlseq ip, r6, r8, r2 │ │ │ │ - rsbeq r9, ip, r4, ror #24 │ │ │ │ - rsbeq r2, ip, r6, ror r8 │ │ │ │ + rsbeq r9, ip, r2, asr #30 │ │ │ │ + rsbeq r2, ip, r6, asr fp │ │ │ │ + rsbeq r9, ip, r8, lsr #30 │ │ │ │ + rsbeq r2, ip, ip, lsr fp │ │ │ │ + strhteq r9, [ip], #-238 @ 0xffffff12 │ │ │ │ + ldrdeq r2, [ip], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r9, ip, r0, lsr #29 │ │ │ │ + strhteq r2, [ip], #-164 @ 0xffffff5c │ │ │ │ + rsbeq r9, ip, r6, lsl #29 │ │ │ │ + mlseq ip, sl, sl, r2 │ │ │ │ + rsbeq r9, ip, r8, ror #28 │ │ │ │ + rsbeq r2, ip, ip, ror sl │ │ │ │ + rsbeq r9, ip, r6, asr #28 │ │ │ │ + rsbeq r2, ip, sl, asr sl │ │ │ │ + rsbeq r9, ip, ip, lsr #28 │ │ │ │ + rsbeq r2, ip, r0, asr #20 │ │ │ │ + rsbeq r9, ip, r2, lsl lr │ │ │ │ + rsbeq r2, ip, r6, lsr #20 │ │ │ │ + strdeq r9, [ip], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r2, ip, r8, lsl #20 │ │ │ │ + ldrdeq r9, [ip], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r2, ip, sl, ror #19 │ │ │ │ + strhteq r9, [ip], #-216 @ 0xffffff28 │ │ │ │ + rsbeq r2, ip, ip, asr #19 │ │ │ │ + rsbeq r9, ip, r8, ror #26 │ │ │ │ + rsbeq r9, ip, sl, ror #25 │ │ │ │ + strdeq r2, [ip], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r9, ip, r8, lsl #25 │ │ │ │ + mlseq ip, sl, r8, r2 │ │ │ │ + rsbeq r9, ip, r8, ror #24 │ │ │ │ + rsbeq r2, ip, sl, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, ip, asr #18 │ │ │ │ ldrbtmi r4, [r9], #-2892 @ 0xfffff4b4 │ │ │ │ @ instruction: 0xf8dd9d10 │ │ │ │ @@ -279235,23 +279235,23 @@ │ │ │ │ blx ff46138c │ │ │ │ movwcs lr, #30630 @ 0x77a6 │ │ │ │ eorvs r2, fp, r1, lsl #8 │ │ │ │ @ instruction: 0xf6ede7ae │ │ │ │ svclt 0x0000ef54 │ │ │ │ rsbseq fp, r7, r2, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, ip, r2, asr fp │ │ │ │ - rsbeq r2, ip, r6, ror #14 │ │ │ │ - rsbeq r9, ip, sl, lsr fp │ │ │ │ - rsbeq r2, ip, lr, asr #14 │ │ │ │ + rsbeq r9, ip, r6, asr fp │ │ │ │ + rsbeq r2, ip, sl, ror #14 │ │ │ │ + rsbeq r9, ip, lr, lsr fp │ │ │ │ + rsbeq r2, ip, r2, asr r7 │ │ │ │ rsbseq fp, r7, r8, ror #5 │ │ │ │ - strhteq r9, [ip], #-174 @ 0xffffff52 │ │ │ │ - ldrdeq r2, [ip], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r9, ip, r2, lsr #21 │ │ │ │ - strhteq r2, [ip], #-102 @ 0xffffff9a │ │ │ │ + rsbeq r9, ip, r2, asr #21 │ │ │ │ + ldrdeq r2, [ip], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r9, ip, r6, lsr #21 │ │ │ │ + strhteq r2, [ip], #-106 @ 0xffffff96 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1decb8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmdbmi r7, {r0, r1, r3, r7, r9, sl, lr}^ │ │ │ │ blmi 16f5088 │ │ │ │ @@ -279338,19 +279338,19 @@ │ │ │ │ @ instruction: 0xf6f44478 │ │ │ │ blls 1a2150 │ │ │ │ @ instruction: 0xf6ede7dc │ │ │ │ svclt 0x0000ee88 │ │ │ │ ... │ │ │ │ ldrshteq fp, [r7], #-28 @ 0xffffffe4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, ip, r8, asr #18 │ │ │ │ - rsbeq r2, ip, ip, asr r5 │ │ │ │ + rsbeq r9, ip, ip, asr #18 │ │ │ │ + rsbeq r2, ip, r0, ror #10 │ │ │ │ ldrshteq fp, [r7], #-4 │ │ │ │ - rsbeq r9, ip, r4, lsl #18 │ │ │ │ - rsbeq r2, ip, r8, lsl r5 │ │ │ │ + rsbeq r9, ip, r8, lsl #18 │ │ │ │ + rsbeq r2, ip, ip, lsl r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 1, cr11, cr15, cr3, {4} │ │ │ │ movwcs sp, #7172 @ 0x1c04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ @@ -279388,16 +279388,16 @@ │ │ │ │ blls 1a2088 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mlacc r4, r5, r8, pc @ │ │ │ │ movteq pc, #35 @ 0x23 @ │ │ │ │ eorcc pc, r4, r5, lsl #17 │ │ │ │ svclt 0x0000e7bb │ │ │ │ - rsbeq r9, ip, r4, asr r8 │ │ │ │ - rsbeq r2, ip, r0, ror r4 │ │ │ │ + rsbeq r9, ip, r8, asr r8 │ │ │ │ + rsbeq r2, ip, r4, ror r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 19b52ac │ │ │ │ blmi 19b54c4 │ │ │ │ addlt r4, sp, sl, ror r4 │ │ │ │ @@ -279496,20 +279496,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8bef6f4 │ │ │ │ str r9, [pc, r4, lsl #22]! │ │ │ │ stcl 6, cr15, [r8, #-948] @ 0xfffffc4c │ │ │ │ ldrhteq sl, [r7], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq sl, [r7], #-224 @ 0xffffff20 │ │ │ │ - rsbeq r9, ip, r2, asr #13 │ │ │ │ - ldrdeq r2, [ip], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r9, ip, r4, lsr #13 │ │ │ │ - strhteq r2, [ip], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r9, ip, r6, lsl #13 │ │ │ │ - mlseq ip, sl, r2, r2 │ │ │ │ + rsbeq r9, ip, r6, asr #13 │ │ │ │ + ldrdeq r2, [ip], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r9, ip, r8, lsr #13 │ │ │ │ + strhteq r2, [ip], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq r9, ip, sl, lsl #13 │ │ │ │ + mlseq ip, lr, r2, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec7ae0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 967b74 │ │ │ │ blmi 98fe34 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ @@ -279541,15 +279541,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ stcl 6, cr15, [ip], #948 @ 0x3b4 │ │ │ │ ldrshteq sl, [r7], #-214 @ 0xffffff2a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, ip, r2, ror #11 │ │ │ │ + rsbeq r9, ip, r6, ror #11 │ │ │ │ @ instruction: 0x0077ad92 │ │ │ │ stmdbvs r9, {r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf890b530 │ │ │ │ @ instruction: 0xf8913024 │ │ │ │ @ instruction: 0xf0032024 │ │ │ │ @ instruction: 0xf0020e03 │ │ │ │ strbmi r0, [r6, #3075]! @ 0xc03 │ │ │ │ @@ -279695,16 +279695,16 @@ │ │ │ │ msrmi R9_fiq, r0 │ │ │ │ mrc2 6, 3, pc, cr0, cr3, {7} │ │ │ │ @ instruction: 0x46214630 │ │ │ │ @ instruction: 0xff2cf6f3 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ blhi 1df1f8 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r9, ip, r8, ror r3 │ │ │ │ - mlseq ip, r2, pc, r1 @ │ │ │ │ + rsbeq r9, ip, ip, ror r3 │ │ │ │ + mlseq ip, r6, pc, r1 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec7b118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ ldrmi r4, [r5], -r8, lsl #12 │ │ │ │ @ instruction: 0xff36f2cf │ │ │ │ @@ -279796,25 +279796,25 @@ │ │ │ │ vst2.8 {d20-d21}, [pc] │ │ │ │ ldrbtmi r7, [r8], #-311 @ 0xfffffec9 │ │ │ │ @ instruction: 0xf6f3300c │ │ │ │ stmdami sp, {r0, r1, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 6, 2, pc, cr14, cr3, {7} │ │ │ │ svclt 0x0000e7a2 │ │ │ │ - rsbeq r9, ip, lr, ror r2 │ │ │ │ - mlseq ip, r2, lr, r1 │ │ │ │ - rsbeq r9, ip, r6, ror #4 │ │ │ │ - rsbeq r1, ip, sl, ror lr │ │ │ │ - rsbeq r9, ip, r8, lsl r2 │ │ │ │ - strdeq r9, [ip], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r1, ip, lr, lsl #28 │ │ │ │ - rsbeq r9, ip, r0, ror #3 │ │ │ │ - strdeq r1, [ip], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r9, ip, r6, asr #3 │ │ │ │ - ldrdeq r1, [ip], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r9, ip, r2, lsl #5 │ │ │ │ + mlseq ip, r6, lr, r1 │ │ │ │ + rsbeq r9, ip, sl, ror #4 │ │ │ │ + rsbeq r1, ip, lr, ror lr │ │ │ │ + rsbeq r9, ip, ip, lsl r2 │ │ │ │ + strdeq r9, [ip], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r1, ip, r2, lsl lr │ │ │ │ + rsbeq r9, ip, r4, ror #3 │ │ │ │ + strdeq r1, [ip], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r9, ip, sl, asr #3 │ │ │ │ + ldrdeq r1, [ip], #-222 @ 0xffffff22 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec7b2d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r8, ror #31 │ │ │ │ @ instruction: 0x205ef892 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x0712691d │ │ │ │ @@ -279854,18 +279854,18 @@ │ │ │ │ stmdami r8, {r3, r4, r5, r6, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r0, #-972]! @ 0xfffffc34 │ │ │ │ stmdbls r1, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6f34478 │ │ │ │ blls 1a392c │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - rsbeq r9, ip, ip, lsr r1 │ │ │ │ - rsbeq r1, ip, r0, asr sp │ │ │ │ - rsbeq r9, ip, r0, ror #1 │ │ │ │ - strdeq r1, [ip], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r9, ip, r0, asr #2 │ │ │ │ + rsbeq r1, ip, r4, asr sp │ │ │ │ + rsbeq r9, ip, r4, ror #1 │ │ │ │ + strdeq r1, [ip], #-200 @ 0xffffff38 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4606b092 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ ldcls 6, cr4, [fp], {152} @ 0x98 │ │ │ │ @@ -279957,27 +279957,27 @@ │ │ │ │ vtst.8 d20, d2, d1 │ │ │ │ @ instruction: 0xf04f5187 │ │ │ │ ldrbtmi r3, [r8], #-2559 @ 0xfffff601 │ │ │ │ @ instruction: 0xf6f3300c │ │ │ │ stmdami lr, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f34478 │ │ │ │ @ instruction: 0xe761fd1b │ │ │ │ - rsbeq r5, ip, r8, asr r5 │ │ │ │ - rsbeq r5, ip, lr, lsr r5 │ │ │ │ - rsbeq r5, ip, r4, lsr #10 │ │ │ │ - rsbeq r9, ip, ip, lsr #32 │ │ │ │ - rsbeq r8, ip, r2, asr #10 │ │ │ │ - strhteq r8, [ip], #-240 @ 0xffffff10 │ │ │ │ - rsbeq r1, ip, r4, asr #23 │ │ │ │ - mlseq ip, r0, pc, r8 @ │ │ │ │ - rsbeq r9, ip, r6, rrx │ │ │ │ - rsbeq r8, ip, sl, asr pc │ │ │ │ + rsbeq r5, ip, ip, asr r5 │ │ │ │ + rsbeq r5, ip, r2, asr #10 │ │ │ │ + rsbeq r5, ip, r8, lsr #10 │ │ │ │ rsbeq r9, ip, r0, lsr r0 │ │ │ │ - rsbeq r8, ip, lr, lsr pc │ │ │ │ - rsbeq r9, ip, r4, lsl r0 │ │ │ │ + rsbeq r8, ip, r6, asr #10 │ │ │ │ + strhteq r8, [ip], #-244 @ 0xffffff0c │ │ │ │ + rsbeq r1, ip, r8, asr #23 │ │ │ │ + mlseq ip, r4, pc, r8 @ │ │ │ │ + rsbeq r9, ip, sl, rrx │ │ │ │ + rsbeq r8, ip, lr, asr pc │ │ │ │ + rsbeq r9, ip, r4, lsr r0 │ │ │ │ + rsbeq r8, ip, r2, asr #30 │ │ │ │ + rsbeq r9, ip, r8, lsl r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strcs fp, [r0], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8dd1e1f │ │ │ │ @ instruction: 0xf8c88030 │ │ │ │ @@ -280070,26 +280070,26 @@ │ │ │ │ @ instruction: 0xf6404810 │ │ │ │ ldrbtmi r1, [r8], #-457 @ 0xfffffe37 │ │ │ │ @ instruction: 0xf6f3300c │ │ │ │ stmdami lr, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ ldc2 6, cr15, [sl], #-972 @ 0xfffffc34 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - mlseq ip, ip, lr, r8 │ │ │ │ - strhteq r1, [ip], #-160 @ 0xffffff60 │ │ │ │ - rsbeq r8, ip, r4, lsl #29 │ │ │ │ - mlseq ip, r8, sl, r1 │ │ │ │ - rsbeq r8, ip, sl, lsl lr │ │ │ │ - rsbeq r1, ip, lr, lsr #20 │ │ │ │ - rsbeq r8, ip, r2, lsl #28 │ │ │ │ - rsbeq r1, ip, r6, lsl sl │ │ │ │ - ldrdeq r8, [ip], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r8, ip, lr, ror #5 │ │ │ │ - rsbeq r8, ip, lr, ror sp │ │ │ │ - mlseq ip, r2, r9, r1 │ │ │ │ + rsbeq r8, ip, r0, lsr #29 │ │ │ │ + strhteq r1, [ip], #-164 @ 0xffffff5c │ │ │ │ + rsbeq r8, ip, r8, lsl #29 │ │ │ │ + mlseq ip, ip, sl, r1 │ │ │ │ + rsbeq r8, ip, lr, lsl lr │ │ │ │ + rsbeq r1, ip, r2, lsr sl │ │ │ │ + rsbeq r8, ip, r6, lsl #28 │ │ │ │ + rsbeq r1, ip, sl, lsl sl │ │ │ │ + ldrdeq r8, [ip], #-220 @ 0xffffff24 @ │ │ │ │ + strdeq r8, [ip], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r8, ip, r2, lsl #27 │ │ │ │ + mlseq ip, r6, r9, r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, sp, lsl #18 │ │ │ │ mlagt r4, r5, r8, pc @ │ │ │ │ stceq 0, cr15, [r3], {12} │ │ │ │ @@ -280229,26 +280229,26 @@ │ │ │ │ ubfx r4, sl, #12, #18 │ │ │ │ vhsub.u32 d18, d2, d1 │ │ │ │ @ instruction: 0xf8850301 │ │ │ │ ldr r3, [r7, r4, lsr #32]! │ │ │ │ vhsub.u32 d18, d2, d1 │ │ │ │ @ instruction: 0xf8850301 │ │ │ │ str r3, [sp, r4, lsr #32] │ │ │ │ - rsbeq r8, ip, r4, lsr #25 │ │ │ │ - strhteq r1, [ip], #-136 @ 0xffffff78 │ │ │ │ - rsbeq r8, ip, r6, ror ip │ │ │ │ - rsbeq r1, ip, sl, lsl #17 │ │ │ │ - rsbeq r8, ip, r8, asr ip │ │ │ │ - rsbeq r8, ip, lr, ror #2 │ │ │ │ - rsbeq r8, ip, r2, asr #24 │ │ │ │ - rsbeq r1, ip, r6, asr r8 │ │ │ │ - strhteq r8, [ip], #-184 @ 0xffffff48 │ │ │ │ - rsbeq r1, ip, ip, asr #15 │ │ │ │ - rsbeq r8, ip, ip, asr fp │ │ │ │ - rsbeq r1, ip, r0, ror r7 │ │ │ │ + rsbeq r8, ip, r8, lsr #25 │ │ │ │ + strhteq r1, [ip], #-140 @ 0xffffff74 │ │ │ │ + rsbeq r8, ip, sl, ror ip │ │ │ │ + rsbeq r1, ip, lr, lsl #17 │ │ │ │ + rsbeq r8, ip, ip, asr ip │ │ │ │ + rsbeq r8, ip, r2, ror r1 │ │ │ │ + rsbeq r8, ip, r6, asr #24 │ │ │ │ + rsbeq r1, ip, sl, asr r8 │ │ │ │ + strhteq r8, [ip], #-188 @ 0xffffff44 │ │ │ │ + ldrdeq r1, [ip], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r8, ip, r0, ror #22 │ │ │ │ + rsbeq r1, ip, r4, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ strmi fp, [r2], sp, lsr #1 │ │ │ │ andls r4, r5, #143654912 @ 0x8900000 │ │ │ │ blcs fe362b28 │ │ │ │ @@ -280987,46 +280987,46 @@ │ │ │ │ ldrtmi r2, [lr], -r1, lsl #6 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ bllt 1ea3324 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sl, r7, lr, asr r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r8, [ip], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r1, ip, r8, ror #11 │ │ │ │ - mlseq ip, r6, r9, r8 │ │ │ │ + ldrdeq r8, [ip], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r1, ip, ip, ror #11 │ │ │ │ + mlseq ip, sl, r9, r8 │ │ │ │ @ instruction: 0xffff9f25 │ │ │ │ - rsbeq r8, ip, r2, lsl r8 │ │ │ │ + rsbeq r8, ip, r6, lsl r8 │ │ │ │ rsbseq r9, r7, r0, lsr #31 │ │ │ │ - rsbeq r8, ip, r4, asr r4 │ │ │ │ - rsbeq r1, ip, r6, rrx │ │ │ │ - rsbeq r8, ip, r8, asr #7 │ │ │ │ - ldrdeq r0, [ip], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r8, ip, r8, lsr #7 │ │ │ │ - strhteq r0, [ip], #-250 @ 0xffffff06 │ │ │ │ - rsbeq r8, ip, ip, asr r3 │ │ │ │ - rsbeq r0, ip, lr, ror #30 │ │ │ │ - rsbeq r8, ip, sl, lsl r3 │ │ │ │ - rsbeq r0, ip, ip, lsr #30 │ │ │ │ - mlseq ip, r8, r2, r8 │ │ │ │ - rsbeq r0, ip, ip, lsr #29 │ │ │ │ - rsbeq r8, ip, sl, asr #3 │ │ │ │ - ldrdeq r0, [ip], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r8, ip, r0, lsr #3 │ │ │ │ - strhteq r0, [ip], #-212 @ 0xffffff2c │ │ │ │ - rsbeq r8, ip, r4, lsl #3 │ │ │ │ - mlseq ip, r8, sp, r0 │ │ │ │ - rsbeq r8, ip, r8, ror #2 │ │ │ │ - rsbeq r0, ip, ip, ror sp │ │ │ │ - rsbeq r8, ip, sl, asr #32 │ │ │ │ - rsbeq r0, ip, ip, asr ip │ │ │ │ - rsbeq r7, ip, sl, ror #30 │ │ │ │ - rsbeq r0, ip, lr, ror fp │ │ │ │ - rsbeq r7, ip, ip, asr #30 │ │ │ │ - rsbeq r0, ip, r0, ror #22 │ │ │ │ + rsbeq r8, ip, r8, asr r4 │ │ │ │ + rsbeq r1, ip, sl, rrx │ │ │ │ + rsbeq r8, ip, ip, asr #7 │ │ │ │ + ldrdeq r0, [ip], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r8, ip, ip, lsr #7 │ │ │ │ + strhteq r0, [ip], #-254 @ 0xffffff02 │ │ │ │ + rsbeq r8, ip, r0, ror #6 │ │ │ │ + rsbeq r0, ip, r2, ror pc │ │ │ │ + rsbeq r8, ip, lr, lsl r3 │ │ │ │ + rsbeq r0, ip, r0, lsr pc │ │ │ │ + mlseq ip, ip, r2, r8 │ │ │ │ + strhteq r0, [ip], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r8, ip, lr, asr #3 │ │ │ │ + rsbeq r0, ip, r2, ror #27 │ │ │ │ + rsbeq r8, ip, r4, lsr #3 │ │ │ │ + strhteq r0, [ip], #-216 @ 0xffffff28 │ │ │ │ + rsbeq r8, ip, r8, lsl #3 │ │ │ │ + mlseq ip, ip, sp, r0 │ │ │ │ + rsbeq r8, ip, ip, ror #2 │ │ │ │ + rsbeq r0, ip, r0, lsl #27 │ │ │ │ + rsbeq r8, ip, lr, asr #32 │ │ │ │ + rsbeq r0, ip, r0, ror #24 │ │ │ │ + rsbeq r7, ip, lr, ror #30 │ │ │ │ + rsbeq r0, ip, r2, lsl #23 │ │ │ │ + rsbeq r7, ip, r0, asr pc │ │ │ │ + rsbeq r0, ip, r4, ror #22 │ │ │ │ ldrbeq pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf6f2300c │ │ │ │ @ instruction: 0xf8dffc05 │ │ │ │ @ instruction: 0xf04f0454 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 6, cr15, [lr], #968 @ 0x3c8 │ │ │ │ @@ -281299,64 +281299,64 @@ │ │ │ │ @ instruction: 0xf6414836 │ │ │ │ ldrbtmi r0, [r8], #-306 @ 0xfffffece │ │ │ │ @ instruction: 0xf6f2300c │ │ │ │ ldmdami r4!, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ blx fe8e33e0 │ │ │ │ stmdblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbeq r7, ip, sl, lsl #29 │ │ │ │ - mlseq ip, sl, sl, r0 │ │ │ │ - rsbeq r7, ip, ip, ror #28 │ │ │ │ - rsbeq r0, ip, ip, ror sl │ │ │ │ - rsbeq r7, ip, lr, asr #28 │ │ │ │ - rsbeq r0, ip, lr, asr sl │ │ │ │ - rsbeq r7, ip, ip, lsr #28 │ │ │ │ - rsbeq r0, ip, lr, lsr sl │ │ │ │ - rsbeq r7, ip, lr, asr #26 │ │ │ │ - rsbeq r0, ip, r2, ror #18 │ │ │ │ - rsbeq r7, ip, r0, lsr sp │ │ │ │ - rsbeq r0, ip, r4, asr #18 │ │ │ │ - rsbeq r7, ip, r2, lsl sp │ │ │ │ - rsbeq r0, ip, r6, lsr #18 │ │ │ │ - rsbeq r7, ip, r0, ror #25 │ │ │ │ - strdeq r0, [ip], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r7, ip, r2, asr #25 │ │ │ │ - ldrdeq r0, [ip], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r7, ip, r4, lsr #25 │ │ │ │ - strhteq r0, [ip], #-136 @ 0xffffff78 │ │ │ │ - rsbeq r7, ip, r6, lsl #25 │ │ │ │ - mlseq ip, sl, r8, r0 │ │ │ │ - rsbeq r7, ip, r8, ror #24 │ │ │ │ - rsbeq r0, ip, ip, ror r8 │ │ │ │ - rsbeq r7, ip, sl, asr #24 │ │ │ │ - rsbeq r0, ip, lr, asr r8 │ │ │ │ - rsbeq r7, ip, ip, lsr #24 │ │ │ │ - rsbeq r0, ip, r0, asr #16 │ │ │ │ - rsbeq r7, ip, lr, lsl #24 │ │ │ │ - rsbeq r0, ip, r2, lsr #16 │ │ │ │ - rsbeq r7, ip, r6, lsr #23 │ │ │ │ - strhteq r0, [ip], #-122 @ 0xffffff86 │ │ │ │ - rsbeq r7, ip, r8, ror fp │ │ │ │ - rsbeq r0, ip, ip, lsl #15 │ │ │ │ - rsbeq r7, ip, sl, asr fp │ │ │ │ - rsbeq r0, ip, lr, ror #14 │ │ │ │ - rsbeq r7, ip, ip, lsr fp │ │ │ │ - rsbeq r0, ip, r0, asr r7 │ │ │ │ - ldrdeq r7, [ip], #-172 @ 0xffffff54 @ │ │ │ │ - strdeq r0, [ip], #-96 @ 0xffffffa0 @ │ │ │ │ - strhteq r7, [ip], #-174 @ 0xffffff52 │ │ │ │ - ldrdeq r0, [ip], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r7, ip, r0, lsr #21 │ │ │ │ - strhteq r0, [ip], #-100 @ 0xffffff9c │ │ │ │ - rsbeq r7, ip, r2, lsl #21 │ │ │ │ - mlseq ip, r6, r6, r0 │ │ │ │ - rsbeq r7, ip, r4, ror #20 │ │ │ │ - rsbeq r0, ip, r8, ror r6 │ │ │ │ - rsbeq r7, ip, r6, asr #20 │ │ │ │ - rsbeq r0, ip, sl, asr r6 │ │ │ │ + rsbeq r7, ip, lr, lsl #29 │ │ │ │ + mlseq ip, lr, sl, r0 │ │ │ │ + rsbeq r7, ip, r0, ror lr │ │ │ │ + rsbeq r0, ip, r0, lsl #21 │ │ │ │ + rsbeq r7, ip, r2, asr lr │ │ │ │ + rsbeq r0, ip, r2, ror #20 │ │ │ │ + rsbeq r7, ip, r0, lsr lr │ │ │ │ + rsbeq r0, ip, r2, asr #20 │ │ │ │ + rsbeq r7, ip, r2, asr sp │ │ │ │ + rsbeq r0, ip, r6, ror #18 │ │ │ │ + rsbeq r7, ip, r4, lsr sp │ │ │ │ + rsbeq r0, ip, r8, asr #18 │ │ │ │ + rsbeq r7, ip, r6, lsl sp │ │ │ │ + rsbeq r0, ip, sl, lsr #18 │ │ │ │ + rsbeq r7, ip, r4, ror #25 │ │ │ │ + strdeq r0, [ip], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r7, ip, r6, asr #25 │ │ │ │ + ldrdeq r0, [ip], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r7, ip, r8, lsr #25 │ │ │ │ + strhteq r0, [ip], #-140 @ 0xffffff74 │ │ │ │ + rsbeq r7, ip, sl, lsl #25 │ │ │ │ + mlseq ip, lr, r8, r0 │ │ │ │ + rsbeq r7, ip, ip, ror #24 │ │ │ │ + rsbeq r0, ip, r0, lsl #17 │ │ │ │ + rsbeq r7, ip, lr, asr #24 │ │ │ │ + rsbeq r0, ip, r2, ror #16 │ │ │ │ + rsbeq r7, ip, r0, lsr ip │ │ │ │ + rsbeq r0, ip, r4, asr #16 │ │ │ │ + rsbeq r7, ip, r2, lsl ip │ │ │ │ + rsbeq r0, ip, r6, lsr #16 │ │ │ │ + rsbeq r7, ip, sl, lsr #23 │ │ │ │ + strhteq r0, [ip], #-126 @ 0xffffff82 │ │ │ │ + rsbeq r7, ip, ip, ror fp │ │ │ │ + mlseq ip, r0, r7, r0 │ │ │ │ + rsbeq r7, ip, lr, asr fp │ │ │ │ + rsbeq r0, ip, r2, ror r7 │ │ │ │ + rsbeq r7, ip, r0, asr #22 │ │ │ │ + rsbeq r0, ip, r4, asr r7 │ │ │ │ + rsbeq r7, ip, r0, ror #21 │ │ │ │ + strdeq r0, [ip], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r7, ip, r2, asr #21 │ │ │ │ + ldrdeq r0, [ip], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r7, ip, r4, lsr #21 │ │ │ │ + strhteq r0, [ip], #-104 @ 0xffffff98 │ │ │ │ + rsbeq r7, ip, r6, lsl #21 │ │ │ │ + mlseq ip, sl, r6, r0 │ │ │ │ + rsbeq r7, ip, r8, ror #20 │ │ │ │ + rsbeq r0, ip, ip, ror r6 │ │ │ │ + rsbeq r7, ip, sl, asr #20 │ │ │ │ + rsbeq r0, ip, lr, asr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1e7733c │ │ │ │ blmi 1e7735c │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -281473,25 +281473,25 @@ │ │ │ │ @ instruction: 0xf898e755 │ │ │ │ @ instruction: 0xf0433025 │ │ │ │ @ instruction: 0xf8880304 │ │ │ │ strb r3, [lr, -r5, lsr #32] │ │ │ │ ldcl 6, cr15, [r2, #940] @ 0x3ac │ │ │ │ rsbseq r9, r7, r4, lsl r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, ip, r0, lsl r9 │ │ │ │ - rsbeq r0, ip, r4, lsr #10 │ │ │ │ - strdeq r7, [ip], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r0, ip, ip, lsl #10 │ │ │ │ + rsbeq r7, ip, r4, lsl r9 │ │ │ │ + rsbeq r0, ip, r8, lsr #10 │ │ │ │ + strdeq r7, [ip], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r0, ip, r0, lsl r5 │ │ │ │ rsbseq r9, r7, r6, lsr #1 │ │ │ │ - rsbeq r7, ip, r2, lsl #16 │ │ │ │ - rsbeq r0, ip, ip, lsl r4 │ │ │ │ - rsbeq r7, ip, r0, asr #15 │ │ │ │ - ldrdeq r0, [ip], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r7, ip, r6, lsr #15 │ │ │ │ - strhteq r0, [ip], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq r7, ip, r6, lsl #16 │ │ │ │ + rsbeq r0, ip, r0, lsr #8 │ │ │ │ + rsbeq r7, ip, r4, asr #15 │ │ │ │ + ldrdeq r0, [ip], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r7, ip, sl, lsr #15 │ │ │ │ + strhteq r0, [ip], #-62 @ 0xffffffc2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0x9010f8d1 │ │ │ │ @ instruction: 0xf899b087 │ │ │ │ @ instruction: 0xf0155025 │ │ │ │ @@ -281591,22 +281591,22 @@ │ │ │ │ @ instruction: 0xf860f6f2 │ │ │ │ @ instruction: 0xf899e7c9 │ │ │ │ @ instruction: 0xf0433025 │ │ │ │ @ instruction: 0xf8890304 │ │ │ │ strcs r3, [r1], #-37 @ 0xffffffdb │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r7, ip, r0, asr r6 │ │ │ │ - rsbeq r0, ip, r4, ror #4 │ │ │ │ - rsbeq r7, ip, r4, lsr r6 │ │ │ │ - rsbeq r0, ip, r8, asr #4 │ │ │ │ - rsbeq r7, ip, ip, lsl r6 │ │ │ │ - rsbeq r0, ip, r0, lsr r2 │ │ │ │ - rsbeq r7, ip, sl, asr #11 │ │ │ │ - ldrdeq r0, [ip], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r7, ip, r4, asr r6 │ │ │ │ + rsbeq r0, ip, r8, ror #4 │ │ │ │ + rsbeq r7, ip, r8, lsr r6 │ │ │ │ + rsbeq r0, ip, ip, asr #4 │ │ │ │ + rsbeq r7, ip, r0, lsr #12 │ │ │ │ + rsbeq r0, ip, r4, lsr r2 │ │ │ │ + rsbeq r7, ip, lr, asr #11 │ │ │ │ + rsbeq r0, ip, r2, ror #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x460fb091 │ │ │ │ @ instruction: 0x46044990 │ │ │ │ movwls r4, #54928 @ 0xd690 │ │ │ │ @@ -281751,32 +281751,32 @@ │ │ │ │ @ instruction: 0xf6f1300c │ │ │ │ ldmdami r6, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f14478 │ │ │ │ @ instruction: 0xe72eff1b │ │ │ │ bl feae3ad0 │ │ │ │ rsbseq r8, r7, r8, lsr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, ip, r6, lsl sl │ │ │ │ - rsbeq r7, ip, r6, ror #9 │ │ │ │ - ldrdeq ip, [fp], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r3, ip, sl, lsl sl │ │ │ │ + rsbeq r7, ip, sl, ror #9 │ │ │ │ + ldrdeq ip, [fp], #-28 @ 0xffffffe4 @ │ │ │ │ rsbseq r8, r7, lr, lsl #25 │ │ │ │ - rsbeq r7, ip, r8, lsr r4 │ │ │ │ - rsbeq r0, ip, ip, asr #32 │ │ │ │ - rsbeq r7, ip, lr, lsl r4 │ │ │ │ - rsbeq r0, ip, r2, lsr r0 │ │ │ │ - rsbeq r7, ip, r6, lsl #8 │ │ │ │ - rsbeq r0, ip, sl, lsl r0 │ │ │ │ - ldrdeq r7, [ip], #-60 @ 0xffffffc4 @ │ │ │ │ - strdeq pc, [fp], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r7, ip, r6, lsl #7 │ │ │ │ - mlseq fp, sl, pc, pc @ │ │ │ │ - rsbeq r7, ip, ip, ror #6 │ │ │ │ - rsbeq pc, fp, r0, lsl #31 │ │ │ │ - rsbeq r7, ip, lr, lsr r3 │ │ │ │ - rsbeq r7, ip, ip, asr r4 │ │ │ │ + rsbeq r7, ip, ip, lsr r4 │ │ │ │ + rsbeq r0, ip, r0, asr r0 │ │ │ │ + rsbeq r7, ip, r2, lsr #8 │ │ │ │ + rsbeq r0, ip, r6, lsr r0 │ │ │ │ + rsbeq r7, ip, sl, lsl #8 │ │ │ │ + rsbeq r0, ip, lr, lsl r0 │ │ │ │ + rsbeq r7, ip, r0, ror #7 │ │ │ │ + strdeq pc, [fp], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r7, ip, sl, lsl #7 │ │ │ │ + mlseq fp, lr, pc, pc @ │ │ │ │ + rsbeq r7, ip, r0, ror r3 │ │ │ │ + rsbeq pc, fp, r4, lsl #31 │ │ │ │ + rsbeq r7, ip, r2, asr #6 │ │ │ │ + rsbeq r7, ip, r0, ror #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1e1434 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi 16779d8 │ │ │ │ blmi 1677808 │ │ │ │ @@ -281862,23 +281862,23 @@ │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 6, 1, pc, cr14, cr1, {7} │ │ │ │ @ instruction: 0xf6ebe7c6 │ │ │ │ svclt 0x0000eaca │ │ │ │ rsbseq r8, r7, r0, lsl #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, ip, ip, ror r2 │ │ │ │ - rsbeq r7, ip, lr, asr #3 │ │ │ │ + rsbeq r7, ip, r0, lsl #5 │ │ │ │ + ldrdeq r7, [ip], #-18 @ 0xffffffee @ │ │ │ │ rsbseq r8, r7, r4, lsr #19 │ │ │ │ - strhteq r7, [ip], #-30 @ 0xffffffe2 │ │ │ │ - ldrdeq pc, [fp], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r7, ip, r4, lsr #3 │ │ │ │ - strhteq pc, [fp], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r7, ip, r8, lsl #3 │ │ │ │ - mlseq fp, sl, sp, pc @ │ │ │ │ + rsbeq r7, ip, r2, asr #3 │ │ │ │ + ldrdeq pc, [fp], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r7, ip, r8, lsr #3 │ │ │ │ + strhteq pc, [fp], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r7, ip, ip, lsl #3 │ │ │ │ + mlseq fp, lr, sp, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec7d314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0910fb0 │ │ │ │ ldrmi lr, [r5, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x0c05eb04 │ │ │ │ strtmi r9, [r4], #3099 @ 0xc1b │ │ │ │ @@ -282093,20 +282093,20 @@ │ │ │ │ blvc 1321d30 │ │ │ │ blvc ff321f30 │ │ │ │ blvs ff321f44 │ │ │ │ blx 56203c │ │ │ │ mrcge 6, 2, APSR_nzcv, cr10, cr15, {7} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e772 │ │ │ │ - rsbeq r7, ip, lr, lsr #32 │ │ │ │ - rsbeq pc, fp, r2, asr #24 │ │ │ │ - rsbeq r6, ip, r0, asr pc │ │ │ │ - rsbeq pc, fp, r4, ror #22 │ │ │ │ - rsbeq r6, ip, r0, ror lr │ │ │ │ - rsbeq pc, fp, r4, lsl #21 │ │ │ │ + rsbeq r7, ip, r2, lsr r0 │ │ │ │ + rsbeq pc, fp, r6, asr #24 │ │ │ │ + rsbeq r6, ip, r4, asr pc │ │ │ │ + rsbeq pc, fp, r8, ror #22 │ │ │ │ + rsbeq r6, ip, r4, ror lr │ │ │ │ + rsbeq pc, fp, r8, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1e195c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ orrsgt pc, r4, #14614528 @ 0xdf0000 │ │ │ │ @ instruction: 0x469b461c │ │ │ │ @@ -282337,22 +282337,22 @@ │ │ │ │ stmdbls ip, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6f14478 │ │ │ │ bls 465268 │ │ │ │ svclt 0x0000e649 │ │ │ │ rsbseq r8, r7, r6, asr r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, r7, r2, lsr r5 │ │ │ │ - rsbeq r6, ip, r8, lsr #21 │ │ │ │ - strhteq pc, [fp], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r6, ip, r6, ror #20 │ │ │ │ - rsbeq pc, fp, sl, ror r6 @ │ │ │ │ - rsbeq r6, ip, r8, asr #20 │ │ │ │ - rsbeq pc, fp, ip, asr r6 @ │ │ │ │ - rsbeq r6, ip, ip, lsl sl │ │ │ │ - rsbeq pc, fp, r0, lsr r6 @ │ │ │ │ + rsbeq r6, ip, ip, lsr #21 │ │ │ │ + rsbeq pc, fp, r0, asr #13 │ │ │ │ + rsbeq r6, ip, sl, ror #20 │ │ │ │ + rsbeq pc, fp, lr, ror r6 @ │ │ │ │ + rsbeq r6, ip, ip, asr #20 │ │ │ │ + rsbeq pc, fp, r0, ror #12 │ │ │ │ + rsbeq r6, ip, r0, lsr #20 │ │ │ │ + rsbeq pc, fp, r4, lsr r6 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, r3, ror #29 │ │ │ │ ldrmi r4, [r9], r3, ror #25 │ │ │ │ movwcs r4, #5246 @ 0x147e │ │ │ │ @@ -282579,41 +282579,41 @@ │ │ │ │ @ instruction: 0xf04f4820 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8a4f6f1 │ │ │ │ @ instruction: 0xf6eae767 │ │ │ │ svclt 0x0000ed30 │ │ │ │ rsbseq r8, r7, r4, lsl #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r6, [ip], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r6, ip, r2, lsr r9 │ │ │ │ - rsbeq r6, ip, r0, asr #18 │ │ │ │ - rsbeq pc, fp, r4, asr r5 @ │ │ │ │ + ldrdeq r6, [ip], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r6, ip, r6, lsr r9 │ │ │ │ + rsbeq r6, ip, r4, asr #18 │ │ │ │ + rsbeq pc, fp, r8, asr r5 @ │ │ │ │ rsbseq r8, r7, lr, ror #1 │ │ │ │ - rsbeq r6, ip, sl, ror #17 │ │ │ │ - rsbeq r6, ip, r8, lsr #16 │ │ │ │ - rsbeq r2, ip, ip, lsr r6 │ │ │ │ - rsbeq r6, ip, ip, ror #15 │ │ │ │ - strhteq r6, [ip], #-116 @ 0xffffff8c │ │ │ │ - rsbeq pc, fp, r8, asr #7 │ │ │ │ - mlseq ip, sl, r7, r6 │ │ │ │ - rsbeq pc, fp, lr, lsr #7 │ │ │ │ - rsbeq r6, ip, r2, lsl #15 │ │ │ │ - mlseq fp, r4, r3, pc @ │ │ │ │ - rsbeq r6, ip, ip, lsl r7 │ │ │ │ - rsbeq pc, fp, r0, lsr r3 @ │ │ │ │ - strhteq r6, [ip], #-110 @ 0xffffff92 │ │ │ │ - ldrdeq pc, [fp], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r6, ip, r6, lsr #13 │ │ │ │ - strhteq pc, [fp], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r6, ip, sl, lsl #13 │ │ │ │ - mlseq fp, lr, r2, pc @ │ │ │ │ - rsbeq r6, ip, r0, ror r6 │ │ │ │ - rsbeq pc, fp, r2, lsl #5 │ │ │ │ - rsbeq r6, ip, r4, asr r6 │ │ │ │ - rsbeq pc, fp, r6, ror #4 │ │ │ │ + rsbeq r6, ip, lr, ror #17 │ │ │ │ + rsbeq r6, ip, ip, lsr #16 │ │ │ │ + rsbeq r2, ip, r0, asr #12 │ │ │ │ + strdeq r6, [ip], #-112 @ 0xffffff90 @ │ │ │ │ + strhteq r6, [ip], #-120 @ 0xffffff88 │ │ │ │ + rsbeq pc, fp, ip, asr #7 │ │ │ │ + mlseq ip, lr, r7, r6 │ │ │ │ + strhteq pc, [fp], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r6, ip, r6, lsl #15 │ │ │ │ + mlseq fp, r8, r3, pc @ │ │ │ │ + rsbeq r6, ip, r0, lsr #14 │ │ │ │ + rsbeq pc, fp, r4, lsr r3 @ │ │ │ │ + rsbeq r6, ip, r2, asr #13 │ │ │ │ + ldrdeq pc, [fp], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r6, ip, sl, lsr #13 │ │ │ │ + strhteq pc, [fp], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r6, ip, lr, lsl #13 │ │ │ │ + rsbeq pc, fp, r2, lsr #5 │ │ │ │ + rsbeq r6, ip, r4, ror r6 │ │ │ │ + rsbeq pc, fp, r6, lsl #5 │ │ │ │ + rsbeq r6, ip, r8, asr r6 │ │ │ │ + rsbeq pc, fp, sl, ror #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec7de90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmibmi r3, {r4, r6, r7, r8, r9, sl, fp} │ │ │ │ blmi fe612ebc │ │ │ │ stmiapl fp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ ldmdavs fp, {r0, r6, fp, sp, lr} │ │ │ │ @@ -282759,31 +282759,31 @@ │ │ │ │ @ instruction: 0xf6eae73b │ │ │ │ svclt 0x0000ebce │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r7, r7, r4, ror sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r7, r7, r2, lsr sp │ │ │ │ - rsbeq r6, ip, r6, lsl r5 │ │ │ │ - rsbeq pc, fp, sl, lsr #2 │ │ │ │ - strdeq r6, [ip], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq pc, fp, lr, lsl #2 │ │ │ │ - ldrdeq r6, [ip], #-76 @ 0xffffffb4 @ │ │ │ │ - strdeq pc, [fp], #-0 @ │ │ │ │ - rsbeq r6, ip, lr, ror r4 │ │ │ │ - rsbeq r2, ip, r4, lsr r9 │ │ │ │ - rsbeq r6, ip, lr, asr #8 │ │ │ │ - rsbeq r6, ip, ip, asr #11 │ │ │ │ - rsbeq r6, ip, r4, lsr r4 │ │ │ │ - rsbeq r6, ip, sl, lsl #10 │ │ │ │ - rsbeq r6, ip, ip, ror #7 │ │ │ │ - rsbeq pc, fp, r0 │ │ │ │ - rsbeq r6, ip, ip, lsr #7 │ │ │ │ - mlseq ip, r4, r3, r6 │ │ │ │ - rsbeq lr, fp, r6, lsr #31 │ │ │ │ + rsbeq r6, ip, sl, lsl r5 │ │ │ │ + rsbeq pc, fp, lr, lsr #2 │ │ │ │ + strdeq r6, [ip], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq pc, fp, r2, lsl r1 @ │ │ │ │ + rsbeq r6, ip, r0, ror #9 │ │ │ │ + strdeq pc, [fp], #-4 @ │ │ │ │ + rsbeq r6, ip, r2, lsl #9 │ │ │ │ + rsbeq r2, ip, r8, lsr r9 │ │ │ │ + rsbeq r6, ip, r2, asr r4 │ │ │ │ + ldrdeq r6, [ip], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r6, ip, r8, lsr r4 │ │ │ │ + rsbeq r6, ip, lr, lsl #10 │ │ │ │ + strdeq r6, [ip], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq pc, fp, r4 │ │ │ │ + strhteq r6, [ip], #-48 @ 0xffffffd0 │ │ │ │ + mlseq ip, r8, r3, r6 │ │ │ │ + rsbeq lr, fp, sl, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r7, ror r9 │ │ │ │ ldrbtmi r4, [r9], #-2935 @ 0xfffff489 │ │ │ │ @ instruction: 0x9716e9dd │ │ │ │ @@ -282902,25 +282902,25 @@ │ │ │ │ blls 260f30 │ │ │ │ adcsle r2, r5, r0, lsl #22 │ │ │ │ eorsvs r2, fp, r8, lsl #6 │ │ │ │ @ instruction: 0xf6eae7b2 │ │ │ │ svclt 0x0000eaa8 │ │ │ │ rsbseq r7, r7, r6, asr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, ip, ip, lsr r2 │ │ │ │ - rsbeq lr, fp, r0, asr lr │ │ │ │ - rsbeq r6, ip, r4, lsr #4 │ │ │ │ - rsbeq lr, fp, r8, lsr lr │ │ │ │ + rsbeq r6, ip, r0, asr #4 │ │ │ │ + rsbeq lr, fp, r4, asr lr │ │ │ │ + rsbeq r6, ip, r8, lsr #4 │ │ │ │ + rsbeq lr, fp, ip, lsr lr │ │ │ │ ldrsbteq r7, [r7], #-146 @ 0xffffff6e │ │ │ │ - strhteq r6, [ip], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq lr, fp, lr, asr #27 │ │ │ │ - rsbeq r6, ip, r4, lsl #3 │ │ │ │ - mlseq fp, r8, sp, lr │ │ │ │ - rsbeq r6, ip, lr, asr #2 │ │ │ │ - rsbeq lr, fp, r2, ror #26 │ │ │ │ + strhteq r6, [ip], #-30 @ 0xffffffe2 │ │ │ │ + ldrdeq lr, [fp], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r6, ip, r8, lsl #3 │ │ │ │ + mlseq fp, ip, sp, lr │ │ │ │ + rsbeq r6, ip, r2, asr r1 │ │ │ │ + rsbeq lr, fp, r6, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xb0914df3 │ │ │ │ @ instruction: 0x46884cf3 │ │ │ │ @ instruction: 0x4606447d │ │ │ │ @@ -283163,35 +283163,35 @@ │ │ │ │ blcs 1612f4 │ │ │ │ strb sp, [r1, r5, lsl #3]! │ │ │ │ orrle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf6eae7bf │ │ │ │ svclt 0x0000e89e │ │ │ │ rsbseq r7, r7, r0, lsr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, ip, sl, lsl r0 │ │ │ │ - rsbeq lr, fp, lr, lsr #24 │ │ │ │ - rsbeq r6, ip, r2 │ │ │ │ - rsbeq lr, fp, r6, lsl ip │ │ │ │ + rsbeq r6, ip, lr, lsl r0 │ │ │ │ + rsbeq lr, fp, r2, lsr ip │ │ │ │ + rsbeq r6, ip, r6 │ │ │ │ + rsbeq lr, fp, sl, lsl ip │ │ │ │ ldrhteq r7, [r7], #-112 @ 0xffffff90 │ │ │ │ - rsbeq r5, ip, ip, ror #29 │ │ │ │ - rsbeq lr, fp, r0, lsl #22 │ │ │ │ - ldrdeq r5, [ip], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq lr, fp, r8, ror #21 │ │ │ │ - strhteq r5, [ip], #-232 @ 0xffffff18 │ │ │ │ - rsbeq lr, fp, ip, asr #21 │ │ │ │ - rsbeq r5, ip, r8, ror lr │ │ │ │ - rsbeq lr, fp, ip, lsl #21 │ │ │ │ - rsbeq r5, ip, r2, lsl #28 │ │ │ │ - rsbeq lr, fp, r6, lsl sl │ │ │ │ - rsbeq r5, ip, sl, asr #27 │ │ │ │ - ldrdeq lr, [fp], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r5, ip, r6, lsl #27 │ │ │ │ - mlseq fp, sl, r9, lr │ │ │ │ - rsbeq r5, ip, sl, asr #26 │ │ │ │ - rsbeq lr, fp, lr, asr r9 │ │ │ │ + strdeq r5, [ip], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq lr, fp, r4, lsl #22 │ │ │ │ + ldrdeq r5, [ip], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq lr, fp, ip, ror #21 │ │ │ │ + strhteq r5, [ip], #-236 @ 0xffffff14 │ │ │ │ + ldrdeq lr, [fp], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r5, ip, ip, ror lr │ │ │ │ + mlseq fp, r0, sl, lr │ │ │ │ + rsbeq r5, ip, r6, lsl #28 │ │ │ │ + rsbeq lr, fp, sl, lsl sl │ │ │ │ + rsbeq r5, ip, lr, asr #27 │ │ │ │ + rsbeq lr, fp, r2, ror #19 │ │ │ │ + rsbeq r5, ip, sl, lsl #27 │ │ │ │ + mlseq fp, lr, r9, lr │ │ │ │ + rsbeq r5, ip, lr, asr #26 │ │ │ │ + rsbeq lr, fp, r2, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec7e79c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -283205,16 +283205,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 165196 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6f04478 │ │ │ │ blls 2264cc │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r5, ip, r0, lsl #25 │ │ │ │ - mlseq fp, r4, r8, lr │ │ │ │ + rsbeq r5, ip, r4, lsl #25 │ │ │ │ + mlseq fp, r8, r8, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec7e7f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r9], -sl, lsl #12 │ │ │ │ blls 30e62c >::_M_default_append(unsigned int)@@Base+0x8ba98> │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @@ -283227,16 +283227,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6f0300c │ │ │ │ stmdami r5, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx fe4e51fa │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r5, ip, r6, lsr #24 │ │ │ │ - rsbeq lr, fp, sl, lsr r8 │ │ │ │ + rsbeq r5, ip, sl, lsr #24 │ │ │ │ + rsbeq lr, fp, lr, lsr r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi fe2b8eb4 │ │ │ │ blmi fe2b8edc │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -283369,30 +283369,30 @@ │ │ │ │ @ instruction: 0xf6f04478 │ │ │ │ @ instruction: 0xe78efa79 │ │ │ │ svc 0x0004f6e9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrhteq r7, [r7], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, ip, r8, ror fp │ │ │ │ - rsbeq lr, fp, ip, lsl #15 │ │ │ │ + rsbeq r5, ip, ip, ror fp │ │ │ │ + mlseq fp, r0, r7, lr │ │ │ │ rsbseq r7, r7, r2, lsr #6 │ │ │ │ - rsbeq r5, ip, r2, lsl fp │ │ │ │ - rsbeq r1, ip, r4, asr #31 │ │ │ │ - ldrdeq r5, [ip], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r5, ip, r8, asr ip │ │ │ │ - rsbeq r5, ip, r4, asr #21 │ │ │ │ - ldrdeq lr, [fp], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r5, ip, sl, lsr #21 │ │ │ │ - rsbeq r5, ip, r0, lsl #23 │ │ │ │ - rsbeq r5, ip, r2, asr sl │ │ │ │ - rsbeq lr, fp, r6, ror #12 │ │ │ │ - rsbeq r5, ip, r4, lsl sl │ │ │ │ - strdeq r5, [ip], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq lr, fp, r0, lsl r6 │ │ │ │ + rsbeq r5, ip, r6, lsl fp │ │ │ │ + rsbeq r1, ip, r8, asr #31 │ │ │ │ + ldrdeq r5, [ip], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r5, ip, ip, asr ip │ │ │ │ + rsbeq r5, ip, r8, asr #21 │ │ │ │ + ldrdeq lr, [fp], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r5, ip, lr, lsr #21 │ │ │ │ + rsbeq r5, ip, r4, lsl #23 │ │ │ │ + rsbeq r5, ip, r6, asr sl │ │ │ │ + rsbeq lr, fp, sl, ror #12 │ │ │ │ + rsbeq r5, ip, r8, lsl sl │ │ │ │ + rsbeq r5, ip, r2, lsl #20 │ │ │ │ + rsbeq lr, fp, r4, lsl r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1b65bfc │ │ │ │ ldmmi r1!, {r1, r7, r9, sl, lr}^ │ │ │ │ bmi ffd7932c │ │ │ │ @ instruction: 0xf2ad4478 │ │ │ │ @@ -283632,35 +283632,35 @@ │ │ │ │ @ instruction: 0x462831ff │ │ │ │ @ instruction: 0xf868f6f0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e6cd │ │ │ │ ... │ │ │ │ rsbseq r7, r7, ip, lsr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, ip, lr, lsr #21 │ │ │ │ - rsbeq r1, ip, r8, asr #27 │ │ │ │ - rsbeq r5, ip, r2, ror #17 │ │ │ │ - rsbeq r5, ip, sl, lsr r8 │ │ │ │ - rsbeq lr, fp, lr, asr #8 │ │ │ │ - rsbeq r5, ip, lr, lsl r8 │ │ │ │ - rsbeq lr, fp, r2, lsr r4 │ │ │ │ + strhteq r5, [ip], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r1, ip, ip, asr #27 │ │ │ │ + rsbeq r5, ip, r6, ror #17 │ │ │ │ + rsbeq r5, ip, lr, lsr r8 │ │ │ │ + rsbeq lr, fp, r2, asr r4 │ │ │ │ + rsbeq r5, ip, r2, lsr #16 │ │ │ │ + rsbeq lr, fp, r6, lsr r4 │ │ │ │ rsbseq r6, r7, sl, asr #31 │ │ │ │ - strhteq r5, [ip], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r5, ip, r0, asr #13 │ │ │ │ - ldrdeq lr, [fp], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r5, ip, r8, lsl #13 │ │ │ │ - mlseq fp, ip, r2, lr │ │ │ │ - rsbeq r5, ip, sl, asr r6 │ │ │ │ - rsbeq lr, fp, lr, ror #4 │ │ │ │ - rsbeq r5, ip, r0, lsr r6 │ │ │ │ - rsbeq lr, fp, r4, asr #4 │ │ │ │ - rsbeq r5, ip, r2, lsl r6 │ │ │ │ - rsbeq lr, fp, r6, lsr #4 │ │ │ │ - strdeq r5, [ip], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq lr, fp, lr, lsl #4 │ │ │ │ + rsbeq r5, ip, r0, asr #15 │ │ │ │ + rsbeq r5, ip, r4, asr #13 │ │ │ │ + ldrdeq lr, [fp], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r5, ip, ip, lsl #13 │ │ │ │ + rsbeq lr, fp, r0, lsr #5 │ │ │ │ + rsbeq r5, ip, lr, asr r6 │ │ │ │ + rsbeq lr, fp, r2, ror r2 │ │ │ │ + rsbeq r5, ip, r4, lsr r6 │ │ │ │ + rsbeq lr, fp, r8, asr #4 │ │ │ │ + rsbeq r5, ip, r6, lsl r6 │ │ │ │ + rsbeq lr, fp, sl, lsr #4 │ │ │ │ + strdeq r5, [ip], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq lr, fp, r2, lsl r2 │ │ │ │ vhadd.s8 d25, d0, d12 │ │ │ │ ldmdami r0!, {r1, r6, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff6af6ef │ │ │ │ stmdbls ip, {r1, r2, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf6f04478 │ │ │ │ blls 465da0 │ │ │ │ @@ -283703,26 +283703,26 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff18f6ef │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ @ instruction: 0xffd4f6ef │ │ │ │ movweq pc, #28783 @ 0x706f @ │ │ │ │ @ instruction: 0xf6e9e639 │ │ │ │ svclt 0x0000ec5e │ │ │ │ - rsbeq r5, ip, r4, asr r5 │ │ │ │ - rsbeq lr, fp, r8, ror #2 │ │ │ │ - rsbeq r5, ip, r6, lsr r5 │ │ │ │ - rsbeq lr, fp, sl, asr #2 │ │ │ │ - rsbeq r5, ip, r8, lsl r5 │ │ │ │ - rsbeq lr, fp, ip, lsr #2 │ │ │ │ - rsbeq r5, ip, sl, ror #9 │ │ │ │ - strdeq lr, [fp], #-14 @ │ │ │ │ - rsbeq r5, ip, ip, asr #9 │ │ │ │ - rsbeq lr, fp, r0, ror #1 │ │ │ │ - strhteq r5, [ip], #-64 @ 0xffffffc0 │ │ │ │ - rsbeq r5, ip, lr, asr #11 │ │ │ │ + rsbeq r5, ip, r8, asr r5 │ │ │ │ + rsbeq lr, fp, ip, ror #2 │ │ │ │ + rsbeq r5, ip, sl, lsr r5 │ │ │ │ + rsbeq lr, fp, lr, asr #2 │ │ │ │ + rsbeq r5, ip, ip, lsl r5 │ │ │ │ + rsbeq lr, fp, r0, lsr r1 │ │ │ │ + rsbeq r5, ip, lr, ror #9 │ │ │ │ + rsbeq lr, fp, r2, lsl #2 │ │ │ │ + ldrdeq r5, [ip], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq lr, fp, r4, ror #1 │ │ │ │ + strhteq r5, [ip], #-68 @ 0xffffffbc │ │ │ │ + ldrdeq r5, [ip], #-82 @ 0xffffffae @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, lr, lsl #18 │ │ │ │ andsvs r2, pc, r0, lsl #14 │ │ │ │ @ instruction: 0x8010f8d2 │ │ │ │ @@ -283958,58 +283958,58 @@ │ │ │ │ ldmdami r0!, {r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x11bef641 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r6, #-956] @ 0xfffffc44 │ │ │ │ ldrtmi r4, [r1], -sp, lsr #16 │ │ │ │ @ instruction: 0xf6ef4478 │ │ │ │ @ instruction: 0xe7c6fdd1 │ │ │ │ - rsbeq r5, ip, r2, lsl #8 │ │ │ │ - rsbeq lr, fp, r6, lsl r0 │ │ │ │ - rsbeq r5, ip, sl, ror #7 │ │ │ │ - strdeq sp, [fp], #-254 @ 0xffffff02 @ │ │ │ │ - mlseq ip, lr, r3, r5 │ │ │ │ - strhteq sp, [fp], #-242 @ 0xffffff0e │ │ │ │ - rsbeq r5, ip, r6, lsl #7 │ │ │ │ - mlseq fp, sl, pc, sp @ │ │ │ │ - rsbeq r5, ip, r0, asr r3 │ │ │ │ - strdeq r5, [ip], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r5, ip, r4, lsl #6 │ │ │ │ - rsbeq sp, fp, r8, lsl pc │ │ │ │ - rsbeq r5, ip, ip, ror #5 │ │ │ │ - rsbeq sp, fp, r0, lsl #30 │ │ │ │ - rsbeq r5, ip, ip, lsr #5 │ │ │ │ - rsbeq sp, fp, r0, asr #29 │ │ │ │ - rsbeq r5, ip, lr, ror #4 │ │ │ │ - rsbeq sp, fp, r2, lsl #29 │ │ │ │ - rsbeq r5, ip, r6, asr r2 │ │ │ │ - rsbeq sp, fp, sl, ror #28 │ │ │ │ - rsbeq r5, ip, ip, lsr r2 │ │ │ │ - rsbeq r5, ip, r0, ror #7 │ │ │ │ - rsbeq r5, ip, sl, lsl r2 │ │ │ │ - strhteq r5, [ip], #-62 @ 0xffffffc2 │ │ │ │ - strdeq r5, [ip], #-24 @ 0xffffffe8 @ │ │ │ │ - mlseq ip, ip, r3, r5 │ │ │ │ - ldrdeq r5, [ip], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq sp, fp, sl, ror #27 │ │ │ │ - strhteq r5, [ip], #-28 @ 0xffffffe4 │ │ │ │ - ldrdeq sp, [fp], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r5, ip, r8, lsl #3 │ │ │ │ - mlseq fp, ip, sp, sp │ │ │ │ - rsbeq r5, ip, lr, ror #2 │ │ │ │ - rsbeq sp, fp, r2, lsl #27 │ │ │ │ - rsbeq r5, ip, r6, asr #2 │ │ │ │ - rsbeq sp, fp, sl, asr sp │ │ │ │ - rsbeq r5, ip, ip, lsl r1 │ │ │ │ - rsbeq sp, fp, r0, lsr sp │ │ │ │ - rsbeq r5, ip, r4, lsl #2 │ │ │ │ - rsbeq sp, fp, r8, lsl sp │ │ │ │ - rsbeq r5, ip, sl, ror #1 │ │ │ │ - strdeq sp, [fp], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r5, ip, ip, lsr #1 │ │ │ │ - rsbeq sp, fp, r0, asr #25 │ │ │ │ + rsbeq r5, ip, r6, lsl #8 │ │ │ │ + rsbeq lr, fp, sl, lsl r0 │ │ │ │ + rsbeq r5, ip, lr, ror #7 │ │ │ │ + rsbeq lr, fp, r2 │ │ │ │ + rsbeq r5, ip, r2, lsr #7 │ │ │ │ + strhteq sp, [fp], #-246 @ 0xffffff0a │ │ │ │ + rsbeq r5, ip, sl, lsl #7 │ │ │ │ + mlseq fp, lr, pc, sp @ │ │ │ │ + rsbeq r5, ip, r4, asr r3 │ │ │ │ + strdeq r5, [ip], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r5, ip, r8, lsl #6 │ │ │ │ + rsbeq sp, fp, ip, lsl pc │ │ │ │ + strdeq r5, [ip], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq sp, fp, r4, lsl #30 │ │ │ │ + strhteq r5, [ip], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq sp, fp, r4, asr #29 │ │ │ │ + rsbeq r5, ip, r2, ror r2 │ │ │ │ + rsbeq sp, fp, r6, lsl #29 │ │ │ │ + rsbeq r5, ip, sl, asr r2 │ │ │ │ + rsbeq sp, fp, lr, ror #28 │ │ │ │ + rsbeq r5, ip, r0, asr #4 │ │ │ │ + rsbeq r5, ip, r4, ror #7 │ │ │ │ + rsbeq r5, ip, lr, lsl r2 │ │ │ │ + rsbeq r5, ip, r2, asr #7 │ │ │ │ + strdeq r5, [ip], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r5, ip, r0, lsr #7 │ │ │ │ + ldrdeq r5, [ip], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq sp, fp, lr, ror #27 │ │ │ │ + rsbeq r5, ip, r0, asr #3 │ │ │ │ + ldrdeq sp, [fp], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r5, ip, ip, lsl #3 │ │ │ │ + rsbeq sp, fp, r0, lsr #27 │ │ │ │ + rsbeq r5, ip, r2, ror r1 │ │ │ │ + rsbeq sp, fp, r6, lsl #27 │ │ │ │ + rsbeq r5, ip, sl, asr #2 │ │ │ │ + rsbeq sp, fp, lr, asr sp │ │ │ │ + rsbeq r5, ip, r0, lsr #2 │ │ │ │ + rsbeq sp, fp, r4, lsr sp │ │ │ │ + rsbeq r5, ip, r8, lsl #2 │ │ │ │ + rsbeq sp, fp, ip, lsl sp │ │ │ │ + rsbeq r5, ip, lr, ror #1 │ │ │ │ + rsbeq sp, fp, r2, lsl #26 │ │ │ │ + strhteq r5, [ip], #-0 │ │ │ │ + rsbeq sp, fp, r4, asr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1e3724 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xf851b091 │ │ │ │ ldrmi r8, [r2], r3, lsr #32 │ │ │ │ @@ -284203,18 +284203,18 @@ │ │ │ │ blx de612e │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6ef4478 │ │ │ │ ldr pc, [r8, -sp, ror #23] │ │ │ │ ... │ │ │ │ rsbseq r6, r7, lr, ror r7 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - rsbeq r4, ip, r6, lsr #26 │ │ │ │ - rsbeq sp, fp, sl, lsr r9 │ │ │ │ - rsbeq r4, ip, r4, ror #25 │ │ │ │ - strdeq sp, [fp], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r4, ip, sl, lsr #26 │ │ │ │ + rsbeq sp, fp, lr, lsr r9 │ │ │ │ + rsbeq r4, ip, r8, ror #25 │ │ │ │ + strdeq sp, [fp], #-140 @ 0xffffff74 @ │ │ │ │ andcs r9, r0, sl, lsl #22 │ │ │ │ ldmibvs pc, {r8, sp} @ │ │ │ │ smlabteq r0, r3, r9, lr │ │ │ │ vpmax.f32 d18, d0, d0 │ │ │ │ ldmdbvs r8, {r1, r2, r4, r7, pc} │ │ │ │ ldcne 6, cr15, [r9], #284 @ 0x11c │ │ │ │ ldcvs 6, cr15, [r7], #-804 @ 0xfffffcdc │ │ │ │ @@ -284405,40 +284405,40 @@ │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ bls 2a8ca4 >::_M_default_append(unsigned int)@@Base+0x26110> │ │ │ │ addsmi r9, sp, #14, 28 @ 0xe0 │ │ │ │ andcs fp, r0, #20, 30 @ 0x50 │ │ │ │ andeq pc, r1, #2 │ │ │ │ svclt 0x0000e6e0 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - mlseq ip, lr, fp, r4 │ │ │ │ - strhteq sp, [fp], #-114 @ 0xffffff8e │ │ │ │ - rsbeq r4, ip, r6, lsl #23 │ │ │ │ - mlseq fp, sl, r7, sp │ │ │ │ - rsbeq r4, ip, r4, asr fp │ │ │ │ - rsbeq sp, fp, r8, ror #14 │ │ │ │ - rsbeq r4, ip, ip, lsr fp │ │ │ │ - rsbeq sp, fp, r0, asr r7 │ │ │ │ - rsbeq r4, ip, r2, lsl fp │ │ │ │ - rsbeq sp, fp, r6, lsr #14 │ │ │ │ - strdeq r4, [ip], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq sp, fp, lr, lsl #14 │ │ │ │ - strhteq r4, [ip], #-168 @ 0xffffff58 │ │ │ │ - rsbeq sp, fp, ip, asr #13 │ │ │ │ - rsbeq r4, ip, r0, lsr #21 │ │ │ │ - strhteq sp, [fp], #-100 @ 0xffffff9c │ │ │ │ - rsbeq r4, ip, r0, ror #20 │ │ │ │ - rsbeq sp, fp, r4, ror r6 │ │ │ │ - rsbeq r4, ip, r8, lsr sl │ │ │ │ - rsbeq sp, fp, ip, asr #12 │ │ │ │ - rsbeq r4, ip, r0, lsl sl │ │ │ │ - rsbeq sp, fp, r4, lsr #12 │ │ │ │ - strdeq r4, [ip], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq sp, fp, r8, lsl #12 │ │ │ │ - ldrdeq r4, [ip], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq sp, fp, ip, ror #11 │ │ │ │ + rsbeq r4, ip, r2, lsr #23 │ │ │ │ + strhteq sp, [fp], #-118 @ 0xffffff8a │ │ │ │ + rsbeq r4, ip, sl, lsl #23 │ │ │ │ + mlseq fp, lr, r7, sp │ │ │ │ + rsbeq r4, ip, r8, asr fp │ │ │ │ + rsbeq sp, fp, ip, ror #14 │ │ │ │ + rsbeq r4, ip, r0, asr #22 │ │ │ │ + rsbeq sp, fp, r4, asr r7 │ │ │ │ + rsbeq r4, ip, r6, lsl fp │ │ │ │ + rsbeq sp, fp, sl, lsr #14 │ │ │ │ + strdeq r4, [ip], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq sp, fp, r2, lsl r7 │ │ │ │ + strhteq r4, [ip], #-172 @ 0xffffff54 │ │ │ │ + ldrdeq sp, [fp], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r4, ip, r4, lsr #21 │ │ │ │ + strhteq sp, [fp], #-104 @ 0xffffff98 │ │ │ │ + rsbeq r4, ip, r4, ror #20 │ │ │ │ + rsbeq sp, fp, r8, ror r6 │ │ │ │ + rsbeq r4, ip, ip, lsr sl │ │ │ │ + rsbeq sp, fp, r0, asr r6 │ │ │ │ + rsbeq r4, ip, r4, lsl sl │ │ │ │ + rsbeq sp, fp, r8, lsr #12 │ │ │ │ + strdeq r4, [ip], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq sp, fp, ip, lsl #12 │ │ │ │ + ldrdeq r4, [ip], #-156 @ 0xffffff64 @ │ │ │ │ + strdeq sp, [fp], #-80 @ 0xffffffb0 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 7, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf8dfb0db │ │ │ │ @ instruction: 0xf8df57f4 │ │ │ │ ldrbtmi r4, [sp], #-2036 @ 0xfffff80c │ │ │ │ @@ -284952,16 +284952,16 @@ │ │ │ │ ldrsbteq r6, [r7], #-10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq r6, [r7], #-0 │ │ │ │ @ instruction: 0xffffb177 │ │ │ │ @ instruction: 0xffff5d3b │ │ │ │ @ instruction: 0xffff5d2d │ │ │ │ rsbseq r5, r7, sl, lsl #22 │ │ │ │ - rsbeq r4, ip, r8, asr #2 │ │ │ │ - rsbeq ip, fp, ip, asr sp │ │ │ │ + rsbeq r4, ip, ip, asr #2 │ │ │ │ + rsbeq ip, fp, r0, ror #26 │ │ │ │ andscc lr, r4, #3620864 @ 0x374000 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ strmi lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0xf8b6f7f7 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 12c972c │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @@ -285745,81 +285745,81 @@ │ │ │ │ teqpmi r9, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff20f6ed │ │ │ │ @ instruction: 0xf04f4845 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffdaf6ed │ │ │ │ svclt 0x0000e647 │ │ │ │ - rsbeq r4, ip, r0, lsl #1 │ │ │ │ - mlseq fp, r2, ip, ip │ │ │ │ - rsbeq r4, ip, r0, rrx │ │ │ │ - rsbeq ip, fp, r2, ror ip │ │ │ │ - rsbeq r4, ip, r0, asr #32 │ │ │ │ - rsbeq ip, fp, r2, asr ip │ │ │ │ - rsbeq r3, ip, lr, lsl #30 │ │ │ │ - rsbeq ip, fp, r0, lsr #22 │ │ │ │ - strdeq r3, [ip], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq ip, fp, r4, lsl #22 │ │ │ │ - ldrdeq r3, [ip], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq ip, fp, r6, ror #21 │ │ │ │ - strhteq r3, [ip], #-232 @ 0xffffff18 │ │ │ │ - rsbeq ip, fp, sl, asr #21 │ │ │ │ - mlseq ip, r8, lr, r3 │ │ │ │ - rsbeq ip, fp, sl, lsr #21 │ │ │ │ - rsbeq r3, ip, ip, asr lr │ │ │ │ - rsbeq ip, fp, lr, ror #20 │ │ │ │ - strdeq r3, [ip], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq ip, fp, r0, lsl sl │ │ │ │ - rsbeq r3, ip, r6, asr #27 │ │ │ │ - ldrdeq ip, [fp], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq r3, ip, r8, lsr #27 │ │ │ │ - strhteq ip, [fp], #-154 @ 0xffffff66 │ │ │ │ - rsbeq r3, ip, sl, lsl sp │ │ │ │ - rsbeq ip, fp, ip, lsr #18 │ │ │ │ - strdeq r3, [ip], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq ip, fp, ip, lsl #18 │ │ │ │ - ldrdeq r3, [ip], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq ip, fp, ip, ror #17 │ │ │ │ - strhteq r3, [ip], #-202 @ 0xffffff36 │ │ │ │ - rsbeq ip, fp, ip, asr #17 │ │ │ │ - rsbeq r3, ip, ip, ror ip │ │ │ │ - rsbeq r3, ip, r4, lsr ip │ │ │ │ - rsbeq r3, ip, r2, lsl #21 │ │ │ │ - mlseq fp, r4, r6, ip │ │ │ │ - rsbeq r3, ip, lr, asr sl │ │ │ │ - rsbeq ip, fp, r0, ror r6 │ │ │ │ - rsbeq r3, ip, r0, asr #20 │ │ │ │ - rsbeq ip, fp, r2, asr r6 │ │ │ │ - rsbeq r3, ip, r4, lsr #20 │ │ │ │ - rsbeq ip, fp, r6, lsr r6 │ │ │ │ - rsbeq r3, ip, r6, lsl #20 │ │ │ │ - rsbeq ip, fp, r8, lsl r6 │ │ │ │ + rsbeq r4, ip, r4, lsl #1 │ │ │ │ + mlseq fp, r6, ip, ip │ │ │ │ + rsbeq r4, ip, r4, rrx │ │ │ │ + rsbeq ip, fp, r6, ror ip │ │ │ │ + rsbeq r4, ip, r4, asr #32 │ │ │ │ + rsbeq ip, fp, r6, asr ip │ │ │ │ + rsbeq r3, ip, r2, lsl pc │ │ │ │ + rsbeq ip, fp, r4, lsr #22 │ │ │ │ + strdeq r3, [ip], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq ip, fp, r8, lsl #22 │ │ │ │ + ldrdeq r3, [ip], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq ip, fp, sl, ror #21 │ │ │ │ + strhteq r3, [ip], #-236 @ 0xffffff14 │ │ │ │ + rsbeq ip, fp, lr, asr #21 │ │ │ │ + mlseq ip, ip, lr, r3 │ │ │ │ + rsbeq ip, fp, lr, lsr #21 │ │ │ │ + rsbeq r3, ip, r0, ror #28 │ │ │ │ + rsbeq ip, fp, r2, ror sl │ │ │ │ + rsbeq r3, ip, r2, lsl #28 │ │ │ │ + rsbeq ip, fp, r4, lsl sl │ │ │ │ + rsbeq r3, ip, sl, asr #27 │ │ │ │ + ldrdeq ip, [fp], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r3, ip, ip, lsr #27 │ │ │ │ + strhteq ip, [fp], #-158 @ 0xffffff62 │ │ │ │ + rsbeq r3, ip, lr, lsl sp │ │ │ │ + rsbeq ip, fp, r0, lsr r9 │ │ │ │ + strdeq r3, [ip], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq ip, fp, r0, lsl r9 │ │ │ │ + ldrdeq r3, [ip], #-206 @ 0xffffff32 @ │ │ │ │ + strdeq ip, [fp], #-128 @ 0xffffff80 @ │ │ │ │ + strhteq r3, [ip], #-206 @ 0xffffff32 │ │ │ │ + ldrdeq ip, [fp], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r3, ip, r0, lsl #25 │ │ │ │ + rsbeq r3, ip, r8, lsr ip │ │ │ │ + rsbeq r3, ip, r6, lsl #21 │ │ │ │ + mlseq fp, r8, r6, ip │ │ │ │ + rsbeq r3, ip, r2, ror #20 │ │ │ │ + rsbeq ip, fp, r4, ror r6 │ │ │ │ + rsbeq r3, ip, r4, asr #20 │ │ │ │ + rsbeq ip, fp, r6, asr r6 │ │ │ │ + rsbeq r3, ip, r8, lsr #20 │ │ │ │ + rsbeq ip, fp, sl, lsr r6 │ │ │ │ + rsbeq r3, ip, sl, lsl #20 │ │ │ │ + rsbeq ip, fp, ip, lsl r6 │ │ │ │ @ instruction: 0xffffa42b │ │ │ │ - rsbeq r3, ip, r2, lsr #19 │ │ │ │ - rsbeq r3, ip, ip, lsl #19 │ │ │ │ - rsbeq r3, ip, r2, ror r8 │ │ │ │ - rsbeq ip, fp, r2, lsl #9 │ │ │ │ - rsbeq r3, ip, r0, asr r8 │ │ │ │ - rsbeq ip, fp, r0, ror #8 │ │ │ │ - rsbeq r3, ip, r0, lsr r8 │ │ │ │ - rsbeq ip, fp, r0, asr #8 │ │ │ │ - rsbeq r3, ip, lr, lsl #16 │ │ │ │ - rsbeq ip, fp, r0, lsr #8 │ │ │ │ - strhteq r3, [ip], #-120 @ 0xffffff88 │ │ │ │ + rsbeq r3, ip, r6, lsr #19 │ │ │ │ + mlseq ip, r0, r9, r3 │ │ │ │ + rsbeq r3, ip, r6, ror r8 │ │ │ │ + rsbeq ip, fp, r6, lsl #9 │ │ │ │ + rsbeq r3, ip, r4, asr r8 │ │ │ │ + rsbeq ip, fp, r4, ror #8 │ │ │ │ + rsbeq r3, ip, r4, lsr r8 │ │ │ │ + rsbeq ip, fp, r4, asr #8 │ │ │ │ + rsbeq r3, ip, r2, lsl r8 │ │ │ │ + rsbeq ip, fp, r4, lsr #8 │ │ │ │ + strhteq r3, [ip], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0x00000eb4 │ │ │ │ - rsbeq r3, ip, r6, lsr r6 │ │ │ │ - rsbeq ip, fp, sl, asr #4 │ │ │ │ - rsbeq r3, ip, lr, lsl r6 │ │ │ │ - rsbeq ip, fp, r2, lsr r2 │ │ │ │ - rsbeq r3, ip, r4, lsr #11 │ │ │ │ - rsbeq r3, ip, lr, ror r5 │ │ │ │ - rsbeq r3, ip, ip, asr #10 │ │ │ │ - rsbeq r3, ip, r4, ror #9 │ │ │ │ - rsbeq r3, ip, r0, asr #9 │ │ │ │ - ldrdeq ip, [fp], #-2 @ │ │ │ │ + rsbeq r3, ip, sl, lsr r6 │ │ │ │ + rsbeq ip, fp, lr, asr #4 │ │ │ │ + rsbeq r3, ip, r2, lsr #12 │ │ │ │ + rsbeq ip, fp, r6, lsr r2 │ │ │ │ + rsbeq r3, ip, r8, lsr #11 │ │ │ │ + rsbeq r3, ip, r2, lsl #11 │ │ │ │ + rsbeq r3, ip, r0, asr r5 │ │ │ │ + rsbeq r3, ip, r8, ror #9 │ │ │ │ + rsbeq r3, ip, r4, asr #9 │ │ │ │ + ldrdeq ip, [fp], #-6 @ │ │ │ │ @ instruction: 0xf0374628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svcge 0x0043f47f │ │ │ │ ldmdavc r1, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x9c1aab58 │ │ │ │ @ instruction: 0xf50d4683 │ │ │ │ @ instruction: 0x1d3e79ae │ │ │ │ @@ -285922,26 +285922,26 @@ │ │ │ │ ldrbtmi r4, [r8], #-307 @ 0xfffffecd │ │ │ │ @ instruction: 0xf6ed300c │ │ │ │ ldmdami r0, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 6, 7, cr15, cr10, cr13, {7} │ │ │ │ svclt 0x0000e4e9 │ │ │ │ ... │ │ │ │ - rsbeq r3, ip, r8, lsl #6 │ │ │ │ - rsbeq fp, fp, ip, lsl pc │ │ │ │ - rsbeq r3, ip, ip, ror #5 │ │ │ │ - rsbeq fp, fp, r0, lsl #30 │ │ │ │ - ldrdeq r3, [ip], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq fp, fp, r8, ror #29 │ │ │ │ - strhteq r3, [ip], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq fp, fp, ip, asr #29 │ │ │ │ - rsbeq r3, ip, sl, lsl r2 │ │ │ │ - rsbeq fp, fp, lr, lsr #28 │ │ │ │ - strdeq r3, [ip], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq fp, fp, r2, lsl lr │ │ │ │ + rsbeq r3, ip, ip, lsl #6 │ │ │ │ + rsbeq fp, fp, r0, lsr #30 │ │ │ │ + strdeq r3, [ip], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq fp, fp, r4, lsl #30 │ │ │ │ + ldrdeq r3, [ip], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq fp, fp, ip, ror #29 │ │ │ │ + strhteq r3, [ip], #-46 @ 0xffffffd2 │ │ │ │ + ldrdeq fp, [fp], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r3, ip, lr, lsl r2 │ │ │ │ + rsbeq fp, fp, r2, lsr lr │ │ │ │ + rsbeq r3, ip, r2, lsl #4 │ │ │ │ + rsbeq fp, fp, r6, lsl lr │ │ │ │ ldrmi r9, [sp], -ip, lsr #10 │ │ │ │ mrrcge 9, 2, r9, r0, cr8 @ │ │ │ │ subscc lr, r1, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xa01cf8d1 │ │ │ │ andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ cmpls r6, #0, 6 │ │ │ │ bls 7d0d24 │ │ │ │ @@ -286303,18 +286303,18 @@ │ │ │ │ bls 9ceec4 │ │ │ │ svclt 0x00b8429a │ │ │ │ blls 12bbeb8 │ │ │ │ blcs 14eedc │ │ │ │ bge 12e7754 │ │ │ │ bllt 628658 │ │ │ │ ... │ │ │ │ - ldrdeq r2, [ip], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq fp, fp, ip, ror #19 │ │ │ │ - rsbeq r2, ip, r0, asr #27 │ │ │ │ - ldrdeq fp, [fp], #-148 @ 0xffffff6c @ │ │ │ │ + ldrdeq r2, [ip], #-220 @ 0xffffff24 @ │ │ │ │ + strdeq fp, [fp], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r2, ip, r4, asr #27 │ │ │ │ + ldrdeq fp, [fp], #-152 @ 0xffffff68 @ │ │ │ │ blcs 151390 │ │ │ │ blge 227878 │ │ │ │ @ instruction: 0xf44f6df2 │ │ │ │ vsubw.s8 q10, q8, d0 │ │ │ │ andsmi r0, r3, r0, lsl #7 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ bge be788c │ │ │ │ @@ -286664,61 +286664,61 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8b0f6ed │ │ │ │ @ instruction: 0xf8d2e447 │ │ │ │ addmi r0, r8, #240 @ 0xf0 │ │ │ │ ubfx sp, lr, #3, #10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r2, ip, r6, lsl #23 │ │ │ │ - rsbeq r2, ip, r6, lsl #23 │ │ │ │ - mlseq fp, r6, r7, fp │ │ │ │ - rsbeq r2, ip, r0, ror #22 │ │ │ │ - rsbeq fp, fp, r2, ror r7 │ │ │ │ - rsbeq r2, ip, r0, asr #22 │ │ │ │ - rsbeq fp, fp, r2, asr r7 │ │ │ │ - rsbeq r2, ip, r0, lsr #22 │ │ │ │ - rsbeq fp, fp, r2, lsr r7 │ │ │ │ - mlseq ip, r4, sl, r2 │ │ │ │ - rsbeq fp, fp, r6, lsr #13 │ │ │ │ - rsbeq r2, ip, r2, ror sl │ │ │ │ - rsbeq fp, fp, r4, lsl #13 │ │ │ │ - rsbeq r2, ip, r2, asr sl │ │ │ │ - rsbeq fp, fp, r4, ror #12 │ │ │ │ - rsbeq r2, ip, r8, lsl #20 │ │ │ │ - rsbeq r2, ip, sl, lsl #20 │ │ │ │ - rsbeq fp, fp, sl, lsl r6 │ │ │ │ - strhteq r2, [ip], #-142 @ 0xffffff72 │ │ │ │ - ldrdeq fp, [fp], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r2, ip, r2, lsr #17 │ │ │ │ - strhteq fp, [fp], #-70 @ 0xffffffba │ │ │ │ - rsbeq r2, ip, sl, lsl #17 │ │ │ │ - mlseq fp, ip, r4, fp │ │ │ │ - rsbeq r2, ip, lr, ror #16 │ │ │ │ - rsbeq fp, fp, r0, lsl #9 │ │ │ │ - rsbeq r2, ip, r2, asr r8 │ │ │ │ - rsbeq fp, fp, r4, ror #8 │ │ │ │ - rsbeq r2, ip, r4, lsr r8 │ │ │ │ - rsbeq fp, fp, r6, asr #8 │ │ │ │ - strdeq r2, [ip], #-116 @ 0xffffff8c @ │ │ │ │ - strhteq r2, [ip], #-118 @ 0xffffff8a │ │ │ │ - rsbeq fp, fp, sl, asr #7 │ │ │ │ - mlseq ip, ip, r7, r2 │ │ │ │ - rsbeq fp, fp, lr, lsr #7 │ │ │ │ - rsbeq r2, ip, r0, lsl #15 │ │ │ │ - mlseq fp, r2, r3, fp │ │ │ │ - rsbeq r2, ip, r4, ror #14 │ │ │ │ - rsbeq fp, fp, r6, ror r3 │ │ │ │ - rsbeq r2, ip, r4, asr #14 │ │ │ │ - rsbeq fp, fp, r8, asr r3 │ │ │ │ - strdeq r2, [ip], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq fp, fp, r2, lsl r3 │ │ │ │ - rsbeq r2, ip, r0, ror #13 │ │ │ │ - strdeq fp, [fp], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r2, ip, sl, ror #12 │ │ │ │ - rsbeq fp, fp, lr, ror r2 │ │ │ │ + rsbeq r2, ip, sl, lsl #23 │ │ │ │ + rsbeq r2, ip, sl, lsl #23 │ │ │ │ + mlseq fp, sl, r7, fp │ │ │ │ + rsbeq r2, ip, r4, ror #22 │ │ │ │ + rsbeq fp, fp, r6, ror r7 │ │ │ │ + rsbeq r2, ip, r4, asr #22 │ │ │ │ + rsbeq fp, fp, r6, asr r7 │ │ │ │ + rsbeq r2, ip, r4, lsr #22 │ │ │ │ + rsbeq fp, fp, r6, lsr r7 │ │ │ │ + mlseq ip, r8, sl, r2 │ │ │ │ + rsbeq fp, fp, sl, lsr #13 │ │ │ │ + rsbeq r2, ip, r6, ror sl │ │ │ │ + rsbeq fp, fp, r8, lsl #13 │ │ │ │ + rsbeq r2, ip, r6, asr sl │ │ │ │ + rsbeq fp, fp, r8, ror #12 │ │ │ │ + rsbeq r2, ip, ip, lsl #20 │ │ │ │ + rsbeq r2, ip, lr, lsl #20 │ │ │ │ + rsbeq fp, fp, lr, lsl r6 │ │ │ │ + rsbeq r2, ip, r2, asr #17 │ │ │ │ + ldrdeq fp, [fp], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r2, ip, r6, lsr #17 │ │ │ │ + strhteq fp, [fp], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq r2, ip, lr, lsl #17 │ │ │ │ + rsbeq fp, fp, r0, lsr #9 │ │ │ │ + rsbeq r2, ip, r2, ror r8 │ │ │ │ + rsbeq fp, fp, r4, lsl #9 │ │ │ │ + rsbeq r2, ip, r6, asr r8 │ │ │ │ + rsbeq fp, fp, r8, ror #8 │ │ │ │ + rsbeq r2, ip, r8, lsr r8 │ │ │ │ + rsbeq fp, fp, sl, asr #8 │ │ │ │ + strdeq r2, [ip], #-120 @ 0xffffff88 @ │ │ │ │ + strhteq r2, [ip], #-122 @ 0xffffff86 │ │ │ │ + rsbeq fp, fp, lr, asr #7 │ │ │ │ + rsbeq r2, ip, r0, lsr #15 │ │ │ │ + strhteq fp, [fp], #-50 @ 0xffffffce │ │ │ │ + rsbeq r2, ip, r4, lsl #15 │ │ │ │ + mlseq fp, r6, r3, fp │ │ │ │ + rsbeq r2, ip, r8, ror #14 │ │ │ │ + rsbeq fp, fp, sl, ror r3 │ │ │ │ + rsbeq r2, ip, r8, asr #14 │ │ │ │ + rsbeq fp, fp, ip, asr r3 │ │ │ │ + rsbeq r2, ip, r2, lsl #14 │ │ │ │ + rsbeq fp, fp, r6, lsl r3 │ │ │ │ + rsbeq r2, ip, r4, ror #13 │ │ │ │ + strdeq fp, [fp], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq r2, ip, lr, ror #12 │ │ │ │ + rsbeq fp, fp, r2, lsl #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 266188 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1f6900c │ │ │ │ @ instruction: 0xf8df4692 │ │ │ │ ldrmi r2, [fp], r0, lsl #13 │ │ │ │ @@ -287135,56 +287135,56 @@ │ │ │ │ mcrr2 6, 14, pc, r2, cr12 @ │ │ │ │ ldrbtmi r4, [r8], #-2094 @ 0xfffff7d2 │ │ │ │ ldc2l 6, cr15, [lr], #944 @ 0x3b0 │ │ │ │ movweq pc, #28783 @ 0x706f @ │ │ │ │ svclt 0x0000e6d5 │ │ │ │ rsbseq r3, r7, r8, lsr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, fp, sl, ror #18 │ │ │ │ - rsbeq lr, fp, r8, lsl r9 │ │ │ │ - rsbeq r2, ip, ip, asr #6 │ │ │ │ - rsbeq sl, fp, lr, asr pc │ │ │ │ - rsbeq r2, ip, r6, lsl #6 │ │ │ │ - mlseq ip, r2, r2, r2 │ │ │ │ - rsbeq sl, fp, r6, lsr #29 │ │ │ │ - rsbeq r2, ip, r6, asr #4 │ │ │ │ + rsbeq r7, fp, lr, ror #18 │ │ │ │ + rsbeq lr, fp, ip, lsl r9 │ │ │ │ + rsbeq r2, ip, r0, asr r3 │ │ │ │ + rsbeq sl, fp, r2, ror #30 │ │ │ │ + rsbeq r2, ip, sl, lsl #6 │ │ │ │ + mlseq ip, r6, r2, r2 │ │ │ │ + rsbeq sl, fp, sl, lsr #29 │ │ │ │ + rsbeq r2, ip, sl, asr #4 │ │ │ │ rsbseq r3, r7, r4, lsl sl │ │ │ │ - rsbeq r2, ip, r8, lsl r2 │ │ │ │ - rsbeq sl, fp, ip, lsr #28 │ │ │ │ - strdeq r7, [fp], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r2, ip, r4, lsl #3 │ │ │ │ - mlseq fp, r8, sp, sl │ │ │ │ - rsbeq r2, ip, ip, asr r1 │ │ │ │ - rsbeq r6, fp, ip, asr #28 │ │ │ │ - rsbeq r2, ip, sl, lsr r1 │ │ │ │ - rsbeq sl, fp, lr, asr #26 │ │ │ │ - rsbeq r2, ip, r0, lsl r1 │ │ │ │ - rsbeq sl, fp, r4, lsr #26 │ │ │ │ - strdeq r2, [ip], #-2 @ │ │ │ │ - rsbeq sl, fp, r6, lsl #26 │ │ │ │ - rsbeq r2, ip, r8, asr #1 │ │ │ │ - ldrdeq sl, [fp], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r2, ip, ip, lsr #1 │ │ │ │ - rsbeq sl, fp, r0, asr #25 │ │ │ │ - rsbeq r2, ip, lr, rrx │ │ │ │ - rsbeq sl, fp, r2, lsl #25 │ │ │ │ - rsbeq r2, ip, r0, lsr r0 │ │ │ │ - rsbeq sl, fp, r4, asr #24 │ │ │ │ - rsbeq r1, ip, r2, lsr #31 │ │ │ │ - strhteq sl, [fp], #-182 @ 0xffffff4a │ │ │ │ - rsbeq r1, ip, r4, lsl #31 │ │ │ │ - mlseq fp, r8, fp, sl │ │ │ │ - rsbeq r1, ip, r0, ror #30 │ │ │ │ - rsbeq sl, fp, r4, ror fp │ │ │ │ - rsbeq r1, ip, r2, asr #30 │ │ │ │ - rsbeq sl, fp, r6, asr fp │ │ │ │ - rsbeq r1, ip, r4, lsr #30 │ │ │ │ - rsbeq sl, fp, r6, lsr fp │ │ │ │ - rsbeq r1, ip, r4, lsl #30 │ │ │ │ - rsbeq r2, ip, r2, lsr #32 │ │ │ │ + rsbeq r2, ip, ip, lsl r2 │ │ │ │ + rsbeq sl, fp, r0, lsr lr │ │ │ │ + strdeq r7, [fp], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r2, ip, r8, lsl #3 │ │ │ │ + mlseq fp, ip, sp, sl │ │ │ │ + rsbeq r2, ip, r0, ror #2 │ │ │ │ + rsbeq r6, fp, r0, asr lr │ │ │ │ + rsbeq r2, ip, lr, lsr r1 │ │ │ │ + rsbeq sl, fp, r2, asr sp │ │ │ │ + rsbeq r2, ip, r4, lsl r1 │ │ │ │ + rsbeq sl, fp, r8, lsr #26 │ │ │ │ + strdeq r2, [ip], #-6 @ │ │ │ │ + rsbeq sl, fp, sl, lsl #26 │ │ │ │ + rsbeq r2, ip, ip, asr #1 │ │ │ │ + rsbeq sl, fp, r0, ror #25 │ │ │ │ + strhteq r2, [ip], #-0 │ │ │ │ + rsbeq sl, fp, r4, asr #25 │ │ │ │ + rsbeq r2, ip, r2, ror r0 │ │ │ │ + rsbeq sl, fp, r6, lsl #25 │ │ │ │ + rsbeq r2, ip, r4, lsr r0 │ │ │ │ + rsbeq sl, fp, r8, asr #24 │ │ │ │ + rsbeq r1, ip, r6, lsr #31 │ │ │ │ + strhteq sl, [fp], #-186 @ 0xffffff46 │ │ │ │ + rsbeq r1, ip, r8, lsl #31 │ │ │ │ + mlseq fp, ip, fp, sl │ │ │ │ + rsbeq r1, ip, r4, ror #30 │ │ │ │ + rsbeq sl, fp, r8, ror fp │ │ │ │ + rsbeq r1, ip, r6, asr #30 │ │ │ │ + rsbeq sl, fp, sl, asr fp │ │ │ │ + rsbeq r1, ip, r8, lsr #30 │ │ │ │ + rsbeq sl, fp, sl, lsr fp │ │ │ │ + rsbeq r1, ip, r8, lsl #30 │ │ │ │ + rsbeq r2, ip, r6, lsr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ @ instruction: 0xf8df289c │ │ │ │ strcs r1, [r0, #-2204] @ 0xfffff764 │ │ │ │ @@ -287735,147 +287735,147 @@ │ │ │ │ @ instruction: 0xf6eb300c │ │ │ │ stmmi r9, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf84cf6ec │ │ │ │ bllt ff8a9cbc │ │ │ │ @ instruction: 0xffff7079 │ │ │ │ ldrsbteq r3, [r7], #-90 @ 0xffffffa6 │ │ │ │ - ldrdeq lr, [fp], #-36 @ 0xffffffdc @ │ │ │ │ + ldrdeq lr, [fp], #-40 @ 0xffffffd8 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r1, [ip], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r1, ip, r6, ror #27 │ │ │ │ - strdeq sl, [fp], #-152 @ 0xffffff68 @ │ │ │ │ + strdeq r1, [ip], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r1, ip, sl, ror #27 │ │ │ │ + strdeq sl, [fp], #-156 @ 0xffffff64 @ │ │ │ │ rsbseq r3, r7, lr, lsl #11 │ │ │ │ @ instruction: 0xfffff81d │ │ │ │ - ldrdeq r1, [ip], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r1, ip, r6, asr sp │ │ │ │ + ldrdeq r1, [ip], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r1, ip, sl, asr sp │ │ │ │ @ instruction: 0xffff7133 │ │ │ │ @ instruction: 0xffff6e15 │ │ │ │ @ instruction: 0xffff4243 │ │ │ │ @ instruction: 0xffffc04b │ │ │ │ - rsbeq r1, ip, lr, ror #30 │ │ │ │ - rsbeq r1, ip, sl, ror #25 │ │ │ │ - strdeq sl, [fp], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r1, ip, ip, asr #25 │ │ │ │ - ldrdeq sl, [fp], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r1, ip, lr, lsr #25 │ │ │ │ - rsbeq sl, fp, r0, asr #17 │ │ │ │ - mlseq ip, r2, ip, r1 │ │ │ │ - rsbeq sl, fp, r4, lsr #17 │ │ │ │ + rsbeq r1, ip, r2, ror pc │ │ │ │ + rsbeq r1, ip, lr, ror #25 │ │ │ │ + rsbeq sl, fp, r0, lsl #18 │ │ │ │ + ldrdeq r1, [ip], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq sl, fp, r2, ror #17 │ │ │ │ + strhteq r1, [ip], #-194 @ 0xffffff3e │ │ │ │ + rsbeq sl, fp, r4, asr #17 │ │ │ │ + mlseq ip, r6, ip, r1 │ │ │ │ + rsbeq sl, fp, r8, lsr #17 │ │ │ │ @ instruction: 0xffffb6ad │ │ │ │ @ instruction: 0xffff8ad9 │ │ │ │ - rsbeq r1, ip, ip, asr #24 │ │ │ │ - rsbeq sl, fp, lr, asr r8 │ │ │ │ - rsbeq r1, ip, lr, lsr #24 │ │ │ │ - rsbeq sl, fp, r0, asr #16 │ │ │ │ + rsbeq r1, ip, r0, asr ip │ │ │ │ + rsbeq sl, fp, r2, ror #16 │ │ │ │ + rsbeq r1, ip, r2, lsr ip │ │ │ │ + rsbeq sl, fp, r4, asr #16 │ │ │ │ @ instruction: 0xffff8b51 │ │ │ │ muleq r0, r7, r8 │ │ │ │ - strdeq r1, [ip], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq sl, fp, r8, lsl #16 │ │ │ │ + strdeq r1, [ip], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq sl, fp, ip, lsl #16 │ │ │ │ @ instruction: 0xffff8899 │ │ │ │ - rsbeq r1, ip, r4, asr #23 │ │ │ │ - ldrdeq sl, [fp], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r1, ip, r8, asr #23 │ │ │ │ + ldrdeq sl, [fp], #-122 @ 0xffffff86 @ │ │ │ │ @ instruction: 0xffff82df │ │ │ │ - mlseq ip, r2, fp, r1 │ │ │ │ - rsbeq sl, fp, r4, lsr #15 │ │ │ │ + mlseq ip, r6, fp, r1 │ │ │ │ + rsbeq sl, fp, r8, lsr #15 │ │ │ │ @ instruction: 0xffff5941 │ │ │ │ - rsbeq r1, ip, r0, ror #22 │ │ │ │ - rsbeq sl, fp, r2, ror r7 │ │ │ │ - rsbeq r1, ip, lr, lsr fp │ │ │ │ - rsbeq sl, fp, lr, asr #14 │ │ │ │ + rsbeq r1, ip, r4, ror #22 │ │ │ │ + rsbeq sl, fp, r6, ror r7 │ │ │ │ + rsbeq r1, ip, r2, asr #22 │ │ │ │ + rsbeq sl, fp, r2, asr r7 │ │ │ │ @ instruction: 0xffffbf17 │ │ │ │ - rsbeq r1, ip, sl, lsl #22 │ │ │ │ - rsbeq sl, fp, ip, lsl r7 │ │ │ │ + rsbeq r1, ip, lr, lsl #22 │ │ │ │ + rsbeq sl, fp, r0, lsr #14 │ │ │ │ @ instruction: 0xffff6b41 │ │ │ │ - ldrdeq r1, [ip], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq sl, fp, sl, ror #13 │ │ │ │ + ldrdeq r1, [ip], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq sl, fp, lr, ror #13 │ │ │ │ @ instruction: 0xffff846b │ │ │ │ - rsbeq r1, ip, r2, lsr #21 │ │ │ │ - strhteq sl, [fp], #-100 @ 0xffffff9c │ │ │ │ + rsbeq r1, ip, r6, lsr #21 │ │ │ │ + strhteq sl, [fp], #-104 @ 0xffffff98 │ │ │ │ @ instruction: 0xffff6aa1 │ │ │ │ - rsbeq r1, ip, r0, ror sl │ │ │ │ - rsbeq sl, fp, r2, lsl #13 │ │ │ │ + rsbeq r1, ip, r4, ror sl │ │ │ │ + rsbeq sl, fp, r6, lsl #13 │ │ │ │ @ instruction: 0xffff3113 │ │ │ │ - rsbeq r1, ip, lr, lsr sl │ │ │ │ - rsbeq sl, fp, r0, asr r6 │ │ │ │ + rsbeq r1, ip, r2, asr #20 │ │ │ │ + rsbeq sl, fp, r4, asr r6 │ │ │ │ @ instruction: 0xffff30f1 │ │ │ │ - rsbeq r1, ip, ip, lsl #20 │ │ │ │ - rsbeq sl, fp, lr, lsl r6 │ │ │ │ + rsbeq r1, ip, r0, lsl sl │ │ │ │ + rsbeq sl, fp, r2, lsr #12 │ │ │ │ @ instruction: 0xffff8af3 │ │ │ │ - ldrdeq r1, [ip], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq sl, fp, ip, ror #11 │ │ │ │ + ldrdeq r1, [ip], #-158 @ 0xffffff62 @ │ │ │ │ + strdeq sl, [fp], #-80 @ 0xffffffb0 @ │ │ │ │ @ instruction: 0xffffafe1 │ │ │ │ - rsbeq r1, ip, r8, lsr #19 │ │ │ │ - strhteq sl, [fp], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r1, ip, ip, lsr #19 │ │ │ │ + strhteq sl, [fp], #-94 @ 0xffffffa2 │ │ │ │ @ instruction: 0xffffd051 │ │ │ │ - rsbeq r1, ip, lr, ror #18 │ │ │ │ - rsbeq sl, fp, r0, lsl #11 │ │ │ │ + rsbeq r1, ip, r2, ror r9 │ │ │ │ + rsbeq sl, fp, r4, lsl #11 │ │ │ │ @ instruction: 0xffff5791 │ │ │ │ - rsbeq r1, ip, ip, lsr r9 │ │ │ │ - rsbeq sl, fp, lr, asr #10 │ │ │ │ + rsbeq r1, ip, r0, asr #18 │ │ │ │ + rsbeq sl, fp, r2, asr r5 │ │ │ │ @ instruction: 0xffff5525 │ │ │ │ - rsbeq r1, ip, r2, lsl #18 │ │ │ │ - rsbeq sl, fp, r4, lsl r5 │ │ │ │ + rsbeq r1, ip, r6, lsl #18 │ │ │ │ + rsbeq sl, fp, r8, lsl r5 │ │ │ │ @ instruction: 0xffff419d │ │ │ │ - ldrdeq r1, [ip], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq sl, fp, r2, ror #9 │ │ │ │ + ldrdeq r1, [ip], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq sl, fp, r6, ror #9 │ │ │ │ @ instruction: 0xffff7cdf │ │ │ │ @ instruction: 0xffffb589 │ │ │ │ - rsbeq r1, ip, sl, lsl #17 │ │ │ │ - mlseq fp, ip, r4, sl │ │ │ │ + rsbeq r1, ip, lr, lsl #17 │ │ │ │ + rsbeq sl, fp, r0, lsr #9 │ │ │ │ @ instruction: 0xffff9f01 │ │ │ │ - rsbeq r1, ip, r8, asr r8 │ │ │ │ - rsbeq sl, fp, sl, ror #8 │ │ │ │ + rsbeq r1, ip, ip, asr r8 │ │ │ │ + rsbeq sl, fp, lr, ror #8 │ │ │ │ @ instruction: 0xffffbbdb │ │ │ │ - rsbeq r1, ip, r6, lsr #16 │ │ │ │ - rsbeq sl, fp, sl, lsr r4 │ │ │ │ + rsbeq r1, ip, sl, lsr #16 │ │ │ │ + rsbeq sl, fp, lr, lsr r4 │ │ │ │ @ instruction: 0xffff34fd │ │ │ │ - strdeq r1, [ip], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq sl, fp, lr, lsl #8 │ │ │ │ + strdeq r1, [ip], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq sl, fp, r2, lsl r4 │ │ │ │ @ instruction: 0xffff3481 │ │ │ │ - rsbeq r1, ip, lr, asr #15 │ │ │ │ - rsbeq sl, fp, r2, ror #7 │ │ │ │ - rsbeq fp, fp, r2 │ │ │ │ - rsbeq sp, fp, r8, ror #24 │ │ │ │ + ldrdeq r1, [ip], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq sl, fp, r6, ror #7 │ │ │ │ + rsbeq fp, fp, r6 │ │ │ │ + rsbeq sp, fp, ip, ror #24 │ │ │ │ @ instruction: 0xffffa65f │ │ │ │ - strhteq ip, [fp], #-146 @ 0xffffff6e │ │ │ │ - rsbeq sp, fp, r6, asr #24 │ │ │ │ + strhteq ip, [fp], #-150 @ 0xffffff6a │ │ │ │ + rsbeq sp, fp, sl, asr #24 │ │ │ │ @ instruction: 0xffffa9cb │ │ │ │ - strdeq r1, [ip], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r1, ip, r0, asr #20 │ │ │ │ - rsbeq r1, ip, r6, lsr r7 │ │ │ │ - rsbeq sl, fp, sl, asr #6 │ │ │ │ - rsbeq r1, ip, ip, lsl r7 │ │ │ │ - rsbeq sl, fp, r0, lsr r3 │ │ │ │ - rsbeq r1, ip, r2, lsl #14 │ │ │ │ - rsbeq sl, fp, r6, lsl r3 │ │ │ │ - rsbeq r6, fp, lr, lsl r1 │ │ │ │ - strdeq r1, [ip], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq r1, ip, r8, asr #13 │ │ │ │ - ldrdeq sl, [fp], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r6, fp, r8, asr #2 │ │ │ │ - rsbeq r1, ip, r2, ror #19 │ │ │ │ - rsbeq r1, ip, lr, lsl #13 │ │ │ │ - rsbeq sl, fp, r2, lsr #5 │ │ │ │ - strdeq ip, [fp], #-2 @ │ │ │ │ - rsbeq r1, ip, ip, asr #19 │ │ │ │ - rsbeq r1, ip, r4, asr r6 │ │ │ │ - rsbeq sl, fp, r8, ror #4 │ │ │ │ - strhteq r1, [ip], #-152 @ 0xffffff68 │ │ │ │ - rsbeq r1, ip, r6, asr sl │ │ │ │ - rsbeq r1, ip, sl, lsl r6 │ │ │ │ - rsbeq sl, fp, lr, lsr #4 │ │ │ │ - rsbeq r1, ip, r2, asr #20 │ │ │ │ - strhteq r1, [ip], #-164 @ 0xffffff5c │ │ │ │ - rsbeq r1, ip, r0, ror #11 │ │ │ │ - strdeq sl, [fp], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r1, ip, r4, lsr #21 │ │ │ │ - rsbeq r1, ip, lr, lsl fp │ │ │ │ - rsbeq r1, ip, r2, lsr #11 │ │ │ │ - strhteq sl, [fp], #-22 @ 0xffffffea │ │ │ │ + strdeq r1, [ip], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r1, ip, r4, asr #20 │ │ │ │ + rsbeq r1, ip, sl, lsr r7 │ │ │ │ + rsbeq sl, fp, lr, asr #6 │ │ │ │ + rsbeq r1, ip, r0, lsr #14 │ │ │ │ + rsbeq sl, fp, r4, lsr r3 │ │ │ │ + rsbeq r1, ip, r6, lsl #14 │ │ │ │ + rsbeq sl, fp, sl, lsl r3 │ │ │ │ + rsbeq r6, fp, r2, lsr #2 │ │ │ │ + strdeq r1, [ip], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r1, ip, ip, asr #13 │ │ │ │ + rsbeq sl, fp, r0, ror #5 │ │ │ │ + rsbeq r6, fp, ip, asr #2 │ │ │ │ + rsbeq r1, ip, r6, ror #19 │ │ │ │ + mlseq ip, r2, r6, r1 │ │ │ │ + rsbeq sl, fp, r6, lsr #5 │ │ │ │ + strdeq ip, [fp], #-6 @ │ │ │ │ + ldrdeq r1, [ip], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r1, ip, r8, asr r6 │ │ │ │ + rsbeq sl, fp, ip, ror #4 │ │ │ │ + strhteq r1, [ip], #-156 @ 0xffffff64 │ │ │ │ + rsbeq r1, ip, sl, asr sl │ │ │ │ + rsbeq r1, ip, lr, lsl r6 │ │ │ │ + rsbeq sl, fp, r2, lsr r2 │ │ │ │ + rsbeq r1, ip, r6, asr #20 │ │ │ │ + strhteq r1, [ip], #-168 @ 0xffffff58 │ │ │ │ + rsbeq r1, ip, r4, ror #11 │ │ │ │ + strdeq sl, [fp], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r1, ip, r8, lsr #21 │ │ │ │ + rsbeq r1, ip, r2, lsr #22 │ │ │ │ + rsbeq r1, ip, r6, lsr #11 │ │ │ │ + strhteq sl, [fp], #-26 @ 0xffffffe6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec830e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -287886,16 +287886,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6eb300c │ │ │ │ stmdami r5, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff1cf6eb │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r1, ip, r2, asr #6 │ │ │ │ - rsbeq r9, fp, r6, asr pc │ │ │ │ + rsbeq r1, ip, r6, asr #6 │ │ │ │ + rsbeq r9, fp, sl, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3086 @ 0xfffff3f2 │ │ │ │ strls r9, [r2], #-3087 @ 0xfffff3f1 │ │ │ │ @@ -287934,16 +287934,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 0, cr15, cr2, cr11, {7} │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6eb4478 │ │ │ │ blls 4abad0 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r1, ip, r4, lsl #5 │ │ │ │ - mlseq fp, r8, lr, r9 │ │ │ │ + rsbeq r1, ip, r8, lsl #5 │ │ │ │ + mlseq fp, ip, lr, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec831f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3086 @ 0xfffff3f2 │ │ │ │ strls r9, [r2], #-3087 @ 0xfffff3f1 │ │ │ │ @@ -287981,16 +287981,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r4, #940]! @ 0x3ac │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6eb4478 │ │ │ │ blls 4aba14 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r1, ip, r8, asr #3 │ │ │ │ - ldrdeq r9, [fp], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r1, ip, ip, asr #3 │ │ │ │ + rsbeq r9, fp, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec832b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3086 @ 0xfffff3f2 │ │ │ │ strls r9, [r2], #-3087 @ 0xfffff3f1 │ │ │ │ @@ -288030,16 +288030,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r2, #-940] @ 0xfffffc54 │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6eb4478 │ │ │ │ blls 4ab950 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r1, ip, r4, lsl #2 │ │ │ │ - rsbeq r9, fp, r8, lsl sp │ │ │ │ + rsbeq r1, ip, r8, lsl #2 │ │ │ │ + rsbeq r9, fp, ip, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec83374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ cdp2 2, 0, cr15, cr0, cr7, {6} │ │ │ │ @@ -288062,19 +288062,19 @@ │ │ │ │ cmnppl r2, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [lr], #940 @ 0x3ac │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ ldc2 6, cr15, [sl, #940]! @ 0x3ac │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbeq sp, fp, r6, lsl #11 │ │ │ │ - mlseq ip, lr, r0, r1 │ │ │ │ - strhteq r9, [fp], #-194 @ 0xffffff3e │ │ │ │ - rsbeq r1, ip, ip, ror r0 │ │ │ │ - rsbeq r1, ip, r2, asr r1 │ │ │ │ + rsbeq sp, fp, sl, lsl #11 │ │ │ │ + rsbeq r1, ip, r2, lsr #1 │ │ │ │ + strhteq r9, [fp], #-198 @ 0xffffff3a │ │ │ │ + rsbeq r1, ip, r0, lsl #1 │ │ │ │ + rsbeq r1, ip, r6, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi fp, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288084,17 +288084,17 @@ │ │ │ │ orrpl pc, r7, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r4], {235} @ 0xeb │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ ldc2 6, cr15, [r0, #940] @ 0x3ac │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sp, fp, r0, lsl #10 │ │ │ │ - rsbeq r1, ip, r8, lsr #32 │ │ │ │ - strdeq r1, [ip], #-14 @ │ │ │ │ + rsbeq sp, fp, r4, lsl #10 │ │ │ │ + rsbeq r1, ip, ip, lsr #32 │ │ │ │ + rsbeq r1, ip, r2, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi sl, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288103,17 +288103,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ orrspl pc, lr, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [ip], #940 @ 0x3ac │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ stc2l 6, cr15, [r8, #-940]! @ 0xfffffc54 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - strhteq sp, [fp], #-64 @ 0xffffffc0 │ │ │ │ - ldrdeq r0, [ip], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r1, ip, lr, lsr #1 │ │ │ │ + strhteq sp, [fp], #-68 @ 0xffffffbc │ │ │ │ + ldrdeq r0, [ip], #-252 @ 0xffffff04 @ │ │ │ │ + strhteq r1, [ip], #-2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec8349c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi lr, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288126,17 +288126,17 @@ │ │ │ │ @ instruction: 0xf6eb300c │ │ │ │ stmdami r7, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6eb4478 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mlaeq r4, r3, r8, pc @ │ │ │ │ andeq pc, r3, r0 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sp, fp, r4, ror #8 │ │ │ │ - rsbeq r0, ip, r6, lsl #31 │ │ │ │ - rsbeq r1, ip, ip, asr r0 │ │ │ │ + rsbeq sp, fp, r8, ror #8 │ │ │ │ + rsbeq r0, ip, sl, lsl #31 │ │ │ │ + rsbeq r1, ip, r0, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec834f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ ldmdbmi r5, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288155,17 +288155,17 @@ │ │ │ │ stc2 6, cr15, [sl, #-940] @ 0xfffffc54 │ │ │ │ bleq 2679c0 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq sp, fp, r8, lsl #8 │ │ │ │ - rsbeq r0, ip, ip, lsl pc │ │ │ │ - strdeq r0, [ip], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq sp, fp, ip, lsl #8 │ │ │ │ + rsbeq r0, ip, r0, lsr #30 │ │ │ │ + strdeq r0, [ip], #-246 @ 0xffffff0a @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ ldmdbmi r5, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288184,17 +288184,17 @@ │ │ │ │ stc2l 6, cr15, [lr], {235} @ 0xeb │ │ │ │ bleq 267a38 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - mlseq fp, r0, r3, sp │ │ │ │ - rsbeq r0, ip, r4, lsr #29 │ │ │ │ - rsbeq r0, ip, sl, ror pc │ │ │ │ + mlseq fp, r4, r3, sp │ │ │ │ + rsbeq r0, ip, r8, lsr #29 │ │ │ │ + rsbeq r0, ip, lr, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec835e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi sl, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288203,17 +288203,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ tstpvs r1, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff969fc2 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ ldc2 6, cr15, [ip], {235} @ 0xeb │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq sp, fp, r8, lsl r3 │ │ │ │ - rsbeq r0, ip, r0, asr #28 │ │ │ │ - rsbeq r0, ip, r6, lsl pc │ │ │ │ + rsbeq sp, fp, ip, lsl r3 │ │ │ │ + rsbeq r0, ip, r4, asr #28 │ │ │ │ + rsbeq r0, ip, sl, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec83634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ vaddw.s8 , , d5 │ │ │ │ stmdbmi r1, {r0, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -288278,23 +288278,23 @@ │ │ │ │ blls 2ab578 >::_M_default_append(unsigned int)@@Base+0x289e4> │ │ │ │ stmdavs fp!, {r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ blne 168018 │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ bleq 167b90 │ │ │ │ bleq 116800c │ │ │ │ svclt 0x0000e793 │ │ │ │ - rsbeq sp, fp, r8, asr #5 │ │ │ │ - rsbeq r0, ip, sl, lsr #27 │ │ │ │ - strhteq r9, [fp], #-158 @ 0xffffff62 │ │ │ │ - rsbeq r0, ip, sl, lsl #27 │ │ │ │ - rsbeq r0, ip, r0, ror #28 │ │ │ │ - rsbeq r0, ip, ip, ror #26 │ │ │ │ - rsbeq r0, ip, r2, lsl #5 │ │ │ │ - rsbeq r0, ip, ip, lsr #26 │ │ │ │ - rsbeq r9, fp, r0, asr #18 │ │ │ │ + rsbeq sp, fp, ip, asr #5 │ │ │ │ + rsbeq r0, ip, lr, lsr #27 │ │ │ │ + rsbeq r9, fp, r2, asr #19 │ │ │ │ + rsbeq r0, ip, lr, lsl #27 │ │ │ │ + rsbeq r0, ip, r4, ror #28 │ │ │ │ + rsbeq r0, ip, r0, ror sp │ │ │ │ + rsbeq r0, ip, r6, lsl #5 │ │ │ │ + rsbeq r0, ip, r0, lsr sp │ │ │ │ + rsbeq r9, fp, r4, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi fp, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288304,17 +288304,17 @@ │ │ │ │ cmppvs fp, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 76a152 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx ff66a15a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sp, fp, r8, lsl #3 │ │ │ │ - strhteq r0, [ip], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r0, ip, r6, lsl #27 │ │ │ │ + rsbeq sp, fp, ip, lsl #3 │ │ │ │ + strhteq r0, [ip], #-196 @ 0xffffff3c │ │ │ │ + rsbeq r0, ip, sl, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec837c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi fp, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288324,17 +288324,17 @@ │ │ │ │ msrvs (UNDEF: 99), r2 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffd6a1a0 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx fec6a1aa │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sp, fp, r8, lsr r1 │ │ │ │ - rsbeq r0, ip, r0, ror #24 │ │ │ │ - rsbeq r0, ip, r6, lsr sp │ │ │ │ + rsbeq sp, fp, ip, lsr r1 │ │ │ │ + rsbeq r0, ip, r4, ror #24 │ │ │ │ + rsbeq r0, ip, sl, lsr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0x46814937 │ │ │ │ @ instruction: 0x469b4615 │ │ │ │ @@ -288388,19 +288388,19 @@ │ │ │ │ stmdami r9, {r0, r1, r7, r9, sl, lr} │ │ │ │ orrsvs pc, r9, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1cea2a4 │ │ │ │ ldrbmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6eb4478 │ │ │ │ strb pc, [r6, r9, lsr #22]! @ │ │ │ │ - rsbeq sp, fp, r4, ror #1 │ │ │ │ - mlseq ip, r8, fp, r0 │ │ │ │ - rsbeq r9, fp, ip, lsr #15 │ │ │ │ - rsbeq r0, ip, ip, asr fp │ │ │ │ - rsbeq r9, fp, r0, ror r7 │ │ │ │ + rsbeq sp, fp, r8, ror #1 │ │ │ │ + mlseq ip, ip, fp, r0 │ │ │ │ + strhteq r9, [fp], #-112 @ 0xffffff90 │ │ │ │ + rsbeq r0, ip, r0, ror #22 │ │ │ │ + rsbeq r9, fp, r4, ror r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r6, r1, r2, lsl r9 │ │ │ │ ldmdavs r2, {r8, fp, ip, pc} │ │ │ │ andvs r6, r8, sl, lsl r0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec83934 │ │ │ │ @@ -288527,26 +288527,26 @@ │ │ │ │ blx 8ea4c4 │ │ │ │ strb r9, [r6, -ip, lsl #22]! │ │ │ │ cdp 6, 10, cr15, cr8, cr4, {7} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r2, r7, r0, asr #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, ip, r6 │ │ │ │ - mlseq fp, r2, r6, r9 │ │ │ │ + rsbeq r1, ip, sl │ │ │ │ + mlseq fp, r6, r6, r9 │ │ │ │ rsbseq r2, r7, r2, lsr #4 │ │ │ │ - rsbseq r1, r0, r2, asr #32 │ │ │ │ - rsbeq r0, ip, r6, lsr pc │ │ │ │ - rsbeq r9, fp, r2, asr #11 │ │ │ │ - rsbeq r0, ip, r8, lsl pc │ │ │ │ - rsbeq r9, fp, r4, lsr #11 │ │ │ │ - strdeq r0, [ip], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r9, fp, r6, lsl #11 │ │ │ │ - rsbeq r0, ip, lr, asr #29 │ │ │ │ - rsbeq r9, fp, sl, asr r5 │ │ │ │ + rsbseq r1, r0, r6, asr #32 │ │ │ │ + rsbeq r0, ip, sl, lsr pc │ │ │ │ + rsbeq r9, fp, r6, asr #11 │ │ │ │ + rsbeq r0, ip, ip, lsl pc │ │ │ │ + rsbeq r9, fp, r8, lsr #11 │ │ │ │ + strdeq r0, [ip], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r9, fp, sl, lsl #11 │ │ │ │ + ldrdeq r0, [ip], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r9, fp, lr, asr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, ip, asr #16 │ │ │ │ blle 1fd3cc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @@ -288586,19 +288586,19 @@ │ │ │ │ msrcc R11_usr, r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8e2f6eb │ │ │ │ @ instruction: 0xf04f4807 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf99cf6eb │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbeq r0, ip, ip, asr #28 │ │ │ │ - rsbeq r0, ip, ip, ror #27 │ │ │ │ - rsbeq r9, fp, r6, ror r4 │ │ │ │ - rsbeq r0, ip, ip, asr #27 │ │ │ │ - rsbeq r9, fp, r6, asr r4 │ │ │ │ + rsbeq r0, ip, r0, asr lr │ │ │ │ + strdeq r0, [ip], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r9, fp, sl, ror r4 │ │ │ │ + ldrdeq r0, [ip], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r9, fp, sl, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, r7, lsr ip │ │ │ │ @ instruction: 0xf1b24b37 │ │ │ │ ldrbtmi r0, [ip], #-2048 @ 0xfffff800 │ │ │ │ @@ -288653,19 +288653,19 @@ │ │ │ │ @ instruction: 0xf860f6eb │ │ │ │ strtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6eb4478 │ │ │ │ @ instruction: 0xe7e4f91b │ │ │ │ stc 6, cr15, [r6, #912]! @ 0x390 │ │ │ │ rsbseq r1, r7, r2, asr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, ip, r0, lsl #26 │ │ │ │ - rsbeq r9, fp, ip, lsl #7 │ │ │ │ + rsbeq r0, ip, r4, lsl #26 │ │ │ │ + mlseq fp, r0, r3, r9 │ │ │ │ rsbseq r1, r7, r2, lsr #30 │ │ │ │ - rsbeq r0, ip, r8, asr #25 │ │ │ │ - rsbeq r9, fp, r4, asr r3 │ │ │ │ + rsbeq r0, ip, ip, asr #25 │ │ │ │ + rsbeq r9, fp, r8, asr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe76ae80 │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ bmi fee7e59c │ │ │ │ blmi fee7e5bc │ │ │ │ @@ -288847,32 +288847,32 @@ │ │ │ │ @ instruction: 0xf04f4817 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff98f6ea │ │ │ │ @ instruction: 0xf6e4e7c7 │ │ │ │ svclt 0x0000ec24 │ │ │ │ ldrhteq r1, [r7], #-226 @ 0xffffff1e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, ip, lr, asr ip │ │ │ │ - rsbeq r0, ip, r8, ror #22 │ │ │ │ - strdeq r9, [fp], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r0, ip, r2, ror #24 │ │ │ │ + rsbeq r0, ip, ip, ror #22 │ │ │ │ + strdeq r9, [fp], #-24 @ 0xffffffe8 @ │ │ │ │ rsbseq r1, r7, lr, lsl #27 │ │ │ │ - rsbeq r5, fp, r4, lsr #22 │ │ │ │ - rsbeq r0, ip, r6, ror sl │ │ │ │ - rsbeq r9, fp, r2, lsl #2 │ │ │ │ - rsbeq r0, ip, lr, asr sl │ │ │ │ - rsbeq r0, ip, r2, lsr sl │ │ │ │ - strhteq r9, [fp], #-12 │ │ │ │ - rsbeq r0, ip, r2, lsl sl │ │ │ │ - mlseq fp, lr, r0, r9 │ │ │ │ - strdeq r0, [ip], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq r9, fp, r2, lsl #1 │ │ │ │ - ldrdeq r0, [ip], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r9, fp, r8, rrx │ │ │ │ - rsbeq r0, ip, r4, asr #19 │ │ │ │ - rsbeq r9, fp, lr, asr #32 │ │ │ │ + rsbeq r5, fp, r8, lsr #22 │ │ │ │ + rsbeq r0, ip, sl, ror sl │ │ │ │ + rsbeq r9, fp, r6, lsl #2 │ │ │ │ + rsbeq r0, ip, r2, ror #20 │ │ │ │ + rsbeq r0, ip, r6, lsr sl │ │ │ │ + rsbeq r9, fp, r0, asr #1 │ │ │ │ + rsbeq r0, ip, r6, lsl sl │ │ │ │ + rsbeq r9, fp, r2, lsr #1 │ │ │ │ + strdeq r0, [ip], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r9, fp, r6, lsl #1 │ │ │ │ + rsbeq r0, ip, r2, ror #19 │ │ │ │ + rsbeq r9, fp, ip, rrx │ │ │ │ + rsbeq r0, ip, r8, asr #19 │ │ │ │ + rsbeq r9, fp, r2, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrtcs pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df4699 │ │ │ │ @@ -289141,35 +289141,35 @@ │ │ │ │ ldmdami sl, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6ea4478 │ │ │ │ ldrb pc, [r5, fp, asr #26] @ │ │ │ │ ldmib r6, {r2, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r1, r7, r4, ror fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, ip, r2, asr #18 │ │ │ │ - rsbeq r0, ip, r2, lsr #15 │ │ │ │ - rsbeq r0, ip, lr, lsr #14 │ │ │ │ - strhteq r8, [fp], #-218 @ 0xffffff26 │ │ │ │ + rsbeq r0, ip, r6, asr #18 │ │ │ │ + rsbeq r0, ip, r6, lsr #15 │ │ │ │ + rsbeq r0, ip, r2, lsr r7 │ │ │ │ + strhteq r8, [fp], #-222 @ 0xffffff22 │ │ │ │ rsbseq r1, r7, r4, asr r9 │ │ │ │ - rsbeq r0, ip, lr, asr r6 │ │ │ │ - rsbeq r0, ip, r6, lsl r6 │ │ │ │ - rsbeq r0, ip, lr, asr #11 │ │ │ │ - rsbeq r8, fp, sl, asr ip │ │ │ │ - strhteq r0, [ip], #-82 @ 0xffffffae │ │ │ │ - rsbeq r8, fp, lr, lsr ip │ │ │ │ - mlseq ip, r6, r5, r0 │ │ │ │ - rsbeq r8, fp, r2, lsr #24 │ │ │ │ - rsbeq r0, ip, ip, ror r5 │ │ │ │ - rsbeq r8, fp, r6, lsl #24 │ │ │ │ - rsbeq r0, ip, ip, asr r5 │ │ │ │ - rsbeq r8, fp, r8, ror #23 │ │ │ │ - rsbeq r0, ip, r4, asr #10 │ │ │ │ - rsbeq r8, fp, lr, asr #23 │ │ │ │ - rsbeq r0, ip, sl, lsr #10 │ │ │ │ - strhteq r8, [fp], #-180 @ 0xffffff4c │ │ │ │ + rsbeq r0, ip, r2, ror #12 │ │ │ │ + rsbeq r0, ip, sl, lsl r6 │ │ │ │ + ldrdeq r0, [ip], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r8, fp, lr, asr ip │ │ │ │ + strhteq r0, [ip], #-86 @ 0xffffffaa │ │ │ │ + rsbeq r8, fp, r2, asr #24 │ │ │ │ + mlseq ip, sl, r5, r0 │ │ │ │ + rsbeq r8, fp, r6, lsr #24 │ │ │ │ + rsbeq r0, ip, r0, lsl #11 │ │ │ │ + rsbeq r8, fp, sl, lsl #24 │ │ │ │ + rsbeq r0, ip, r0, ror #10 │ │ │ │ + rsbeq r8, fp, ip, ror #23 │ │ │ │ + rsbeq r0, ip, r8, asr #10 │ │ │ │ + ldrdeq r8, [fp], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r0, ip, lr, lsr #10 │ │ │ │ + strhteq r8, [fp], #-184 @ 0xffffff48 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d2 │ │ │ │ @ instruction: 0xf8d8b083 │ │ │ │ bcs 13533c │ │ │ │ @@ -289210,19 +289210,19 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r4], {234} @ 0xea │ │ │ │ strtmi r4, [r9], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6ea4478 │ │ │ │ @ instruction: 0x4628fcbf │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - mlseq fp, r2, r4, r5 │ │ │ │ - rsbeq r5, fp, r8, lsl #9 │ │ │ │ - rsbeq r6, fp, r8, ror #17 │ │ │ │ - rsbeq r0, ip, r0, lsl r4 │ │ │ │ - mlseq fp, ip, sl, r8 │ │ │ │ + mlseq fp, r6, r4, r5 │ │ │ │ + rsbeq r5, fp, ip, lsl #9 │ │ │ │ + rsbeq r6, fp, ip, ror #17 │ │ │ │ + rsbeq r0, ip, r4, lsl r4 │ │ │ │ + rsbeq r8, fp, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec845fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 831384 │ │ │ │ blmi 859620 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -289249,15 +289249,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r6, r1 │ │ │ │ @ instruction: 0xf6e4bd10 │ │ │ │ svclt 0x0000e900 │ │ │ │ rsbseq r1, r7, r6, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r0, [ip], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq r0, ip, r0, asr #7 │ │ │ │ ldrhteq r1, [r7], #-88 @ 0xffffffa8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x505df892 │ │ │ │ strmi fp, [r7], -r4, lsl #1 │ │ │ │ @@ -289335,22 +289335,22 @@ │ │ │ │ ldrbtmi r3, [r8], #-417 @ 0xfffffe5f │ │ │ │ @ instruction: 0xf6ea300c │ │ │ │ stmdami fp, {r0, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff26b176 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbeq r0, ip, r6, ror #5 │ │ │ │ - rsbeq r8, fp, r2, ror r9 │ │ │ │ - ldrdeq r0, [ip], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r0, ip, sl, ror #4 │ │ │ │ - rsbeq r0, ip, sl, lsr r2 │ │ │ │ - rsbeq r8, fp, r6, asr #17 │ │ │ │ - rsbeq r0, ip, sl, lsl r2 │ │ │ │ - rsbeq r8, fp, r6, lsr #17 │ │ │ │ + rsbeq r0, ip, sl, ror #5 │ │ │ │ + rsbeq r8, fp, r6, ror r9 │ │ │ │ + ldrdeq r0, [ip], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r0, ip, lr, ror #4 │ │ │ │ + rsbeq r0, ip, lr, lsr r2 │ │ │ │ + rsbeq r8, fp, sl, asr #17 │ │ │ │ + rsbeq r0, ip, lr, lsl r2 │ │ │ │ + rsbeq r8, fp, sl, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec847fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs sl, {r1, fp, ip, pc} │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -289417,18 +289417,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1aeb2b0 │ │ │ │ stmdbls r3, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6ea4478 │ │ │ │ blls 22c398 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r0, ip, r2, lsl #2 │ │ │ │ - rsbeq r8, fp, lr, lsl #15 │ │ │ │ - ldrdeq r0, [ip], #-4 @ │ │ │ │ - rsbeq r8, fp, r0, ror #14 │ │ │ │ + rsbeq r0, ip, r6, lsl #2 │ │ │ │ + mlseq fp, r2, r7, r8 │ │ │ │ + ldrdeq r0, [ip], #-8 @ │ │ │ │ + rsbeq r8, fp, r4, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ smlabbcs r4, r9, r0, fp │ │ │ │ @ instruction: 0xf8dd2b00 │ │ │ │ svcls 0x0012805c │ │ │ │ @@ -289538,21 +289538,21 @@ │ │ │ │ ldrbtmi r5, [r8], #-290 @ 0xfffffede │ │ │ │ @ instruction: 0xf6ea300c │ │ │ │ stmdami sl, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ blx ceb4a0 │ │ │ │ andlt r4, r9, r8, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r4, fp, r2, lsl #28 │ │ │ │ - rsbeq r5, fp, ip, ror r0 │ │ │ │ - mlseq lr, r8, r1, pc @ │ │ │ │ - rsbeq pc, fp, ip, lsl pc @ │ │ │ │ - rsbeq r8, fp, r8, lsr #11 │ │ │ │ - rsbeq pc, fp, lr, ror #29 │ │ │ │ - rsbeq r8, fp, sl, ror r5 │ │ │ │ + rsbeq r4, fp, r6, lsl #28 │ │ │ │ + rsbeq r5, fp, r0, lsl #1 │ │ │ │ + mlseq lr, ip, r1, pc @ │ │ │ │ + rsbeq pc, fp, r0, lsr #30 │ │ │ │ + rsbeq r8, fp, ip, lsr #11 │ │ │ │ + strdeq pc, [fp], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r8, fp, lr, ror r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec84b24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r2, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r1, r6, r8, lsl #24 │ │ │ │ @ instruction: 0xf5a1691c │ │ │ │ ldc 14, cr7, [r2, #512] @ 0x200 │ │ │ │ @@ -289718,24 +289718,24 @@ │ │ │ │ str pc, [ip, -pc, asr #17]! │ │ │ │ @ instruction: 0x1c616ada │ │ │ │ andls r9, r2, #131072 @ 0x20000 │ │ │ │ vrsra.s32 q11, , #23 │ │ │ │ bls 1ebce4 │ │ │ │ eoreq pc, r4, r2, asr #16 │ │ │ │ svclt 0x0000e73f │ │ │ │ - ldrdeq pc, [fp], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r8, fp, r8, lsl #12 │ │ │ │ - rsbeq pc, fp, sl, lsr #26 │ │ │ │ - strhteq r8, [fp], #-54 @ 0xffffffca │ │ │ │ - rsbeq pc, fp, r4, lsr #25 │ │ │ │ - rsbeq r8, fp, r0, lsr r3 │ │ │ │ - rsbeq pc, fp, r6, ror #24 │ │ │ │ - strdeq r8, [fp], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq pc, fp, r0, lsr ip @ │ │ │ │ - strhteq r8, [fp], #-44 @ 0xffffffd4 │ │ │ │ + ldrdeq pc, [fp], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r8, fp, ip, lsl #12 │ │ │ │ + rsbeq pc, fp, lr, lsr #26 │ │ │ │ + strhteq r8, [fp], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq pc, fp, r8, lsr #25 │ │ │ │ + rsbeq r8, fp, r4, lsr r3 │ │ │ │ + rsbeq pc, fp, sl, ror #24 │ │ │ │ + strdeq r8, [fp], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq pc, fp, r4, lsr ip @ │ │ │ │ + rsbeq r8, fp, r0, asr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2690b8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe36bf3c │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df4617 │ │ │ │ @@ -290154,23 +290154,23 @@ │ │ │ │ @ instruction: 0xf8dd0a00 │ │ │ │ ldrbmi r6, [r3], r4, lsl #9 │ │ │ │ subs r4, sl, r5, asr r6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrshteq r0, [r7], #-210 @ 0xffffff2e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq pc, [fp], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq pc, fp, r2, ror r9 @ │ │ │ │ + rsbeq pc, fp, r0, asr #23 │ │ │ │ + rsbeq pc, fp, r6, ror r9 @ │ │ │ │ rsbseq r0, r7, lr, ror #22 │ │ │ │ - rsbeq pc, fp, r8, lsr r8 @ │ │ │ │ - rsbeq pc, fp, sl, asr #15 │ │ │ │ - rsbeq r7, fp, r6, asr lr │ │ │ │ - rsbeq pc, fp, r2, ror #11 │ │ │ │ - rsbeq pc, fp, r6, ror #10 │ │ │ │ - strdeq r7, [fp], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq pc, fp, ip, lsr r8 @ │ │ │ │ + rsbeq pc, fp, lr, asr #15 │ │ │ │ + rsbeq r7, fp, sl, asr lr │ │ │ │ + rsbeq pc, fp, r6, ror #11 │ │ │ │ + rsbeq pc, fp, sl, ror #10 │ │ │ │ + strdeq r7, [fp], #-182 @ 0xffffff4a @ │ │ │ │ stmdbcs r0, {r0, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf1bbd043 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ mulls r7, r2, r0 │ │ │ │ andls r4, r5, #88, 12 @ 0x5800000 │ │ │ │ pldw [r6, #-150] @ 0xffffff6a │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @@ -290435,32 +290435,32 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1d6c298 │ │ │ │ @ instruction: 0xf04f4815 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx bec2a6 │ │ │ │ @ instruction: 0xf6e2e7ee │ │ │ │ svclt 0x0000efb6 │ │ │ │ - rsbeq pc, fp, r8, asr r4 @ │ │ │ │ - rsbeq pc, fp, lr, ror #7 │ │ │ │ - rsbeq r7, fp, sl, ror sl │ │ │ │ - rsbeq pc, fp, r2, lsl #8 │ │ │ │ - rsbeq pc, fp, r4, lsl #7 │ │ │ │ - rsbeq r7, fp, r0, lsl sl │ │ │ │ - strhteq pc, [fp], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r7, fp, r0, asr #16 │ │ │ │ - rsbeq pc, fp, ip, ror r1 @ │ │ │ │ - rsbeq r7, fp, r8, lsl #16 │ │ │ │ - rsbeq pc, fp, r6, asr #2 │ │ │ │ - ldrdeq r7, [fp], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq pc, fp, r2, lsr #2 │ │ │ │ - rsbeq r7, fp, lr, lsr #15 │ │ │ │ - rsbeq pc, fp, r8, lsl #2 │ │ │ │ - mlseq fp, r2, r7, r7 │ │ │ │ - rsbeq pc, fp, r8, ror #1 │ │ │ │ - rsbeq r7, fp, r2, ror r7 │ │ │ │ + rsbeq pc, fp, ip, asr r4 @ │ │ │ │ + strdeq pc, [fp], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r7, fp, lr, ror sl │ │ │ │ + rsbeq pc, fp, r6, lsl #8 │ │ │ │ + rsbeq pc, fp, r8, lsl #7 │ │ │ │ + rsbeq r7, fp, r4, lsl sl │ │ │ │ + strhteq pc, [fp], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r7, fp, r4, asr #16 │ │ │ │ + rsbeq pc, fp, r0, lsl #3 │ │ │ │ + rsbeq r7, fp, ip, lsl #16 │ │ │ │ + rsbeq pc, fp, sl, asr #2 │ │ │ │ + ldrdeq r7, [fp], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq pc, fp, r6, lsr #2 │ │ │ │ + strhteq r7, [fp], #-114 @ 0xffffff8e │ │ │ │ + rsbeq pc, fp, ip, lsl #2 │ │ │ │ + mlseq fp, r6, r7, r7 │ │ │ │ + rsbeq pc, fp, ip, ror #1 │ │ │ │ + rsbeq r7, fp, r6, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec85958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r6, r0, lsr #1 │ │ │ │ addsmi r4, r1, #39936 @ 0x9c00 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, r7, sl, lr}^ │ │ │ │ @@ -290611,16 +290611,16 @@ │ │ │ │ strbmi fp, [r8], -r1, lsr #2 │ │ │ │ @ instruction: 0xf1acf096 │ │ │ │ adcsle r2, r2, r0, lsl #16 │ │ │ │ movwcs r9, #2577 @ 0xa11 │ │ │ │ @ instruction: 0xe7ae6013 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svclt 0x0000e7ab │ │ │ │ - rsbeq lr, fp, r4, ror #28 │ │ │ │ - strdeq r7, [fp], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq lr, fp, r8, ror #28 │ │ │ │ + strdeq r7, [fp], #-68 @ 0xffffffbc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi fe140424 │ │ │ │ blmi fe14044c │ │ │ │ addslt r4, r1, sl, ror r4 │ │ │ │ @@ -290748,23 +290748,23 @@ │ │ │ │ stmdami lr, {r0, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6e94478 │ │ │ │ @ instruction: 0xe7eff8bb │ │ │ │ stcl 6, cr15, [r6, #-904] @ 0xfffffc78 │ │ │ │ rsbseq r0, r7, r8, lsr #32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq lr, [fp], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq lr, fp, r2, ror #25 │ │ │ │ - rsbeq r7, fp, lr, ror #6 │ │ │ │ - mlseq fp, ip, ip, lr │ │ │ │ + strdeq lr, [fp], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq lr, fp, r6, ror #25 │ │ │ │ + rsbeq r7, fp, r2, ror r3 │ │ │ │ + rsbeq lr, fp, r0, lsr #25 │ │ │ │ @ instruction: 0x0076fe9c │ │ │ │ - rsbeq lr, fp, r8, lsr #24 │ │ │ │ - strhteq r7, [fp], #-34 @ 0xffffffde │ │ │ │ - rsbeq lr, fp, sl, lsl #24 │ │ │ │ - mlseq fp, r4, r2, r7 │ │ │ │ + rsbeq lr, fp, ip, lsr #24 │ │ │ │ + strhteq r7, [fp], #-38 @ 0xffffffda │ │ │ │ + rsbeq lr, fp, lr, lsl #24 │ │ │ │ + mlseq fp, r8, r2, r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs fp, [r0], #-133 @ 0xffffff7b │ │ │ │ @ instruction: 0xf8dd460f │ │ │ │ cdpls 0, 0, cr8, cr15, cr0, {2} │ │ │ │ @@ -291069,24 +291069,24 @@ │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 6, 3, cr15, cr10, cr8, {7} │ │ │ │ svclt 0x0000e67d │ │ │ │ ... │ │ │ │ ldrsbteq pc, [r6], #-202 @ 0xffffff36 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, fp, r8, lsl #20 │ │ │ │ - mlseq fp, r4, r0, r7 │ │ │ │ + rsbeq lr, fp, ip, lsl #20 │ │ │ │ + mlseq fp, r8, r0, r7 │ │ │ │ rsbseq pc, r6, lr, lsr #24 │ │ │ │ - ldrdeq lr, [fp], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r6, fp, r0, ror #28 │ │ │ │ - rsbeq lr, fp, sl, asr #15 │ │ │ │ - rsbeq lr, fp, r0, ror r7 │ │ │ │ - strdeq r6, [fp], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq lr, fp, r8, lsl #14 │ │ │ │ - mlseq fp, r2, sp, r6 │ │ │ │ + ldrdeq lr, [fp], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r6, fp, r4, ror #28 │ │ │ │ + rsbeq lr, fp, lr, asr #15 │ │ │ │ + rsbeq lr, fp, r4, ror r7 │ │ │ │ + rsbeq r6, fp, r0, lsl #28 │ │ │ │ + rsbeq lr, fp, ip, lsl #14 │ │ │ │ + mlseq fp, r6, sp, r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 26a5dc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4616b093 │ │ │ │ blmi ff3009ac │ │ │ │ @@ -291286,36 +291286,36 @@ │ │ │ │ @ instruction: 0xf6e84478 │ │ │ │ strb pc, [lr, r9, lsl #25]! @ │ │ │ │ ldmdb r4, {r1, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, r6, lr, asr #17 │ │ │ │ - strhteq lr, [fp], #-108 @ 0xffffff94 │ │ │ │ - rsbeq lr, fp, lr, ror #12 │ │ │ │ - rsbeq lr, fp, r6, ror #9 │ │ │ │ - rsbeq r6, fp, r2, ror fp │ │ │ │ - rsbeq lr, fp, r8, asr #9 │ │ │ │ - rsbeq r6, fp, r4, asr fp │ │ │ │ + rsbeq lr, fp, r0, asr #13 │ │ │ │ + rsbeq lr, fp, r2, ror r6 │ │ │ │ + rsbeq lr, fp, sl, ror #9 │ │ │ │ + rsbeq r6, fp, r6, ror fp │ │ │ │ + rsbeq lr, fp, ip, asr #9 │ │ │ │ + rsbeq r6, fp, r8, asr fp │ │ │ │ rsbseq pc, r6, lr, ror #13 │ │ │ │ - rsbeq lr, fp, r2, lsr #9 │ │ │ │ - rsbeq lr, fp, ip, asr r4 │ │ │ │ - rsbeq r6, fp, r8, ror #21 │ │ │ │ - rsbeq lr, fp, ip, lsr r4 │ │ │ │ - rsbeq r6, fp, r8, asr #21 │ │ │ │ - rsbeq lr, fp, ip, lsl r4 │ │ │ │ - rsbeq r6, fp, r8, lsr #21 │ │ │ │ - strdeq lr, [fp], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r6, fp, r8, lsl #21 │ │ │ │ - ldrdeq lr, [fp], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq lr, fp, r2, lsr #8 │ │ │ │ - rsbeq lr, fp, r6, asr #7 │ │ │ │ - rsbeq r6, fp, r0, asr sl │ │ │ │ - rsbeq lr, fp, r6, lsr #7 │ │ │ │ - rsbeq r6, fp, r0, lsr sl │ │ │ │ + rsbeq lr, fp, r6, lsr #9 │ │ │ │ + rsbeq lr, fp, r0, ror #8 │ │ │ │ + rsbeq r6, fp, ip, ror #21 │ │ │ │ + rsbeq lr, fp, r0, asr #8 │ │ │ │ + rsbeq r6, fp, ip, asr #21 │ │ │ │ + rsbeq lr, fp, r0, lsr #8 │ │ │ │ + rsbeq r6, fp, ip, lsr #21 │ │ │ │ + rsbeq lr, fp, r0, lsl #8 │ │ │ │ + rsbeq r6, fp, ip, lsl #21 │ │ │ │ + rsbeq lr, fp, r0, ror #7 │ │ │ │ + rsbeq lr, fp, r6, lsr #8 │ │ │ │ + rsbeq lr, fp, sl, asr #7 │ │ │ │ + rsbeq r6, fp, r4, asr sl │ │ │ │ + rsbeq lr, fp, sl, lsr #7 │ │ │ │ + rsbeq r6, fp, r4, lsr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ea974 >::_M_default_append(unsigned int)@@Base+0x67de0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x4614b095 │ │ │ │ blmi ff200d48 │ │ │ │ @@ -291511,22 +291511,22 @@ │ │ │ │ stmdami lr, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ blx ff1ed370 │ │ │ │ svclt 0x0000e7bd │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, r6, r6, lsr r5 @ │ │ │ │ - rsbeq lr, fp, r4, lsr #6 │ │ │ │ - ldrdeq lr, [fp], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq lr, fp, r8, asr #2 │ │ │ │ - mlseq fp, r8, r0, lr │ │ │ │ - rsbeq r6, fp, r4, lsr #14 │ │ │ │ + rsbeq lr, fp, r8, lsr #6 │ │ │ │ + ldrdeq lr, [fp], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq lr, fp, ip, asr #2 │ │ │ │ + mlseq fp, ip, r0, lr │ │ │ │ + rsbeq r6, fp, r8, lsr #14 │ │ │ │ ldrhteq pc, [r6], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq lr, fp, r6, lsl r0 │ │ │ │ - rsbeq r6, fp, r2, lsr #13 │ │ │ │ + rsbeq lr, fp, sl, lsl r0 │ │ │ │ + rsbeq r6, fp, r6, lsr #13 │ │ │ │ blvc ff26b2d8 │ │ │ │ blx 56b3d0 │ │ │ │ @ instruction: 0xee35d957 │ │ │ │ vmov.f64 d7, #100 @ 0x3f200000 0.625 │ │ │ │ ldrtmi r5, [r1], -r0, lsl #22 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ vmul.f64 d6, d7, d8 │ │ │ │ @@ -291642,36 +291642,36 @@ │ │ │ │ msreq (UNDEF: 102), r2 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8faf6e8 │ │ │ │ @ instruction: 0x46514818 │ │ │ │ @ instruction: 0xf6e84478 │ │ │ │ @ instruction: 0xe6b0f9b5 │ │ │ │ cdp 6, 4, cr15, cr0, cr1, {7} │ │ │ │ - rsbeq sp, fp, r6, asr #30 │ │ │ │ - ldrdeq r6, [fp], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq sp, fp, sl, lsr #30 │ │ │ │ - strhteq r6, [fp], #-86 @ 0xffffffaa │ │ │ │ - ldrdeq sp, [fp], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r6, fp, r8, ror #10 │ │ │ │ - strhteq sp, [fp], #-238 @ 0xffffff12 │ │ │ │ - rsbeq sp, fp, r4, lsl #30 │ │ │ │ - rsbeq sp, fp, r4, lsr #29 │ │ │ │ - rsbeq r6, fp, r0, lsr r5 │ │ │ │ - rsbeq sp, fp, r8, lsl #29 │ │ │ │ - rsbeq r6, fp, r4, lsl r5 │ │ │ │ - rsbeq sp, fp, ip, ror #28 │ │ │ │ - strdeq r6, [fp], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq sp, fp, r0, asr lr │ │ │ │ - ldrdeq r6, [fp], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq sp, fp, r8, lsr lr │ │ │ │ - rsbeq r6, fp, r2, asr #9 │ │ │ │ - rsbeq sp, fp, sl, lsl lr │ │ │ │ - rsbeq r6, fp, r4, lsr #9 │ │ │ │ - strdeq sp, [fp], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r6, fp, r8, lsl #9 │ │ │ │ + rsbeq sp, fp, sl, asr #30 │ │ │ │ + ldrdeq r6, [fp], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq sp, fp, lr, lsr #30 │ │ │ │ + strhteq r6, [fp], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq sp, fp, r0, ror #29 │ │ │ │ + rsbeq r6, fp, ip, ror #10 │ │ │ │ + rsbeq sp, fp, r2, asr #29 │ │ │ │ + rsbeq sp, fp, r8, lsl #30 │ │ │ │ + rsbeq sp, fp, r8, lsr #29 │ │ │ │ + rsbeq r6, fp, r4, lsr r5 │ │ │ │ + rsbeq sp, fp, ip, lsl #29 │ │ │ │ + rsbeq r6, fp, r8, lsl r5 │ │ │ │ + rsbeq sp, fp, r0, ror lr │ │ │ │ + strdeq r6, [fp], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq sp, fp, r4, asr lr │ │ │ │ + rsbeq r6, fp, r0, ror #9 │ │ │ │ + rsbeq sp, fp, ip, lsr lr │ │ │ │ + rsbeq r6, fp, r6, asr #9 │ │ │ │ + rsbeq sp, fp, lr, lsl lr │ │ │ │ + rsbeq r6, fp, r8, lsr #9 │ │ │ │ + rsbeq sp, fp, r0, lsl #28 │ │ │ │ + rsbeq r6, fp, ip, lsl #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4690b091 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf6414689 │ │ │ │ @@ -291758,21 +291758,21 @@ │ │ │ │ stmdami ip, {r0, r1, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6e84478 │ │ │ │ @ instruction: 0xe7d2f8d1 │ │ │ │ ldcl 6, cr15, [ip, #-900] @ 0xfffffc7c │ │ │ │ rsbseq lr, r6, r0, lsr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, fp, r2, asr sp │ │ │ │ - mlseq fp, r8, ip, sp │ │ │ │ + rsbeq sp, fp, r6, asr sp │ │ │ │ + mlseq fp, ip, ip, sp │ │ │ │ ldrhteq lr, [r6], #-226 @ 0xffffff1e │ │ │ │ - rsbeq sp, fp, r8, asr ip │ │ │ │ - rsbeq r6, fp, r4, ror #5 │ │ │ │ - rsbeq sp, fp, r6, lsr ip │ │ │ │ - rsbeq r6, fp, r0, asr #5 │ │ │ │ + rsbeq sp, fp, ip, asr ip │ │ │ │ + rsbeq r6, fp, r8, ror #5 │ │ │ │ + rsbeq sp, fp, sl, lsr ip │ │ │ │ + rsbeq r6, fp, r4, asr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ strpl pc, [r0, #2271] @ 0x8df │ │ │ │ @ instruction: 0xf8dfb091 │ │ │ │ @ instruction: 0xf1b34580 │ │ │ │ @@ -292125,30 +292125,30 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ ldc2l 6, cr15, [r6, #924]! @ 0x39c │ │ │ │ ldrb r9, [r2, #2821] @ 0xb05 │ │ │ │ b fe16dcf4 │ │ │ │ rsbseq lr, r6, r6, lsl lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq lr, [r6], #-198 @ 0xffffff3a │ │ │ │ - rsbeq sp, fp, r0, ror r8 │ │ │ │ - strdeq r5, [fp], #-236 @ 0xffffff14 @ │ │ │ │ - mlseq fp, r2, r7, sp │ │ │ │ - rsbeq r5, fp, lr, lsl lr │ │ │ │ - rsbeq sp, fp, r4, lsl r7 │ │ │ │ - rsbeq r5, fp, r0, lsr #27 │ │ │ │ - strdeq sp, [fp], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r5, fp, r2, lsl #27 │ │ │ │ - ldrdeq sp, [fp], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r5, fp, r4, ror #26 │ │ │ │ - strhteq sp, [fp], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r5, fp, r6, asr #26 │ │ │ │ - mlseq fp, ip, r6, sp │ │ │ │ - rsbeq r5, fp, r8, lsr #26 │ │ │ │ - rsbeq sp, fp, lr, ror r6 │ │ │ │ - rsbeq r5, fp, sl, lsl #26 │ │ │ │ + rsbeq sp, fp, r4, ror r8 │ │ │ │ + rsbeq r5, fp, r0, lsl #30 │ │ │ │ + mlseq fp, r6, r7, sp │ │ │ │ + rsbeq r5, fp, r2, lsr #28 │ │ │ │ + rsbeq sp, fp, r8, lsl r7 │ │ │ │ + rsbeq r5, fp, r4, lsr #27 │ │ │ │ + strdeq sp, [fp], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r5, fp, r6, lsl #27 │ │ │ │ + ldrdeq sp, [fp], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r5, fp, r8, ror #26 │ │ │ │ + strhteq sp, [fp], #-110 @ 0xffffff92 │ │ │ │ + rsbeq r5, fp, sl, asr #26 │ │ │ │ + rsbeq sp, fp, r0, lsr #13 │ │ │ │ + rsbeq r5, fp, ip, lsr #26 │ │ │ │ + rsbeq sp, fp, r2, lsl #13 │ │ │ │ + rsbeq r5, fp, lr, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec873c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ vaddw.s8 , , d7 │ │ │ │ @@ -292176,16 +292176,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r0], {231} @ 0xe7 │ │ │ │ stmdbls r7, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6e74478 │ │ │ │ blls 32f86c >::_M_default_append(unsigned int)@@Base+0xaccd8> │ │ │ │ andlt r4, r8, r8, lsl r6 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq sp, fp, r8, lsr #11 │ │ │ │ - rsbeq r5, fp, r4, lsr ip │ │ │ │ + rsbeq sp, fp, ip, lsr #11 │ │ │ │ + rsbeq r5, fp, r8, lsr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2eb710 >::_M_default_append(unsigned int)@@Base+0x68b7c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrmi fp, [r0], pc, lsl #1 │ │ │ │ ldrmi r4, [r9], sp, lsl #12 │ │ │ │ @@ -292386,17 +292386,17 @@ │ │ │ │ @ instruction: 0xeeb7d928 │ │ │ │ vdiv.f64 d6, d6, d0 │ │ │ │ vmov.f64 d5, #7 @ 0x40380000 2.875 │ │ │ │ ldrb r7, [r0], r5, asr #23 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x0076e794 │ │ │ │ - rsbeq sp, fp, r4, ror #9 │ │ │ │ - mlseq fp, sl, r2, sp │ │ │ │ - rsbeq r5, fp, r6, lsr #18 │ │ │ │ + rsbeq sp, fp, r8, ror #9 │ │ │ │ + mlseq fp, lr, r2, sp │ │ │ │ + rsbeq r5, fp, sl, lsr #18 │ │ │ │ blvc 132c068 │ │ │ │ blvc ff16c078 │ │ │ │ blx 56c170 │ │ │ │ ldc 13, cr13, [r4, #48] @ 0x30 │ │ │ │ @ instruction: 0xf5037b26 │ │ │ │ cdp 1, 11, cr6, cr1, cr14, {5} │ │ │ │ vldr d5, [r1, #284] @ 0x11c │ │ │ │ @@ -292557,25 +292557,25 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9d4f6e7 │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fe4ee3d4 │ │ │ │ svclt 0x0000e71f │ │ │ │ ... │ │ │ │ - rsbeq sp, fp, sl, lsr r2 │ │ │ │ - rsbeq sp, fp, ip, ror #2 │ │ │ │ - strdeq r5, [fp], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq sp, fp, lr, lsr r2 │ │ │ │ + rsbeq sp, fp, r0, ror r1 │ │ │ │ + strdeq r5, [fp], #-124 @ 0xffffff84 @ │ │ │ │ @ instruction: 0x0076e392 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, fp, r0, asr #2 │ │ │ │ - ldrdeq sp, [fp], #-14 @ │ │ │ │ - rsbeq r5, fp, sl, ror #14 │ │ │ │ - rsbeq sp, fp, r6, lsl #1 │ │ │ │ - strhteq ip, [fp], #-240 @ 0xffffff10 │ │ │ │ - rsbeq r5, fp, sl, lsr r6 │ │ │ │ + rsbeq sp, fp, r4, asr #2 │ │ │ │ + rsbeq sp, fp, r2, ror #1 │ │ │ │ + rsbeq r5, fp, lr, ror #14 │ │ │ │ + rsbeq sp, fp, sl, lsl #1 │ │ │ │ + strhteq ip, [fp], #-244 @ 0xffffff0c │ │ │ │ + rsbeq r5, fp, lr, lsr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ebd30 >::_M_default_append(unsigned int)@@Base+0x6919c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1f6ebb4 │ │ │ │ @ instruction: 0x46064cbb │ │ │ │ @ instruction: 0xf2ad48bb │ │ │ │ @@ -292763,23 +292763,23 @@ │ │ │ │ orrle r2, sl, r0, lsl #30 │ │ │ │ svclt 0x0000e78e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq lr, r6, r2, lsl #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, r6, sl, asr r0 │ │ │ │ - ldrdeq ip, [fp], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq ip, fp, lr, lsr lr │ │ │ │ - rsbeq r3, fp, r6, lsl #9 │ │ │ │ - rsbeq ip, fp, r2, lsr sp │ │ │ │ - strdeq ip, [fp], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq ip, fp, sl, lsl sp │ │ │ │ - strhteq ip, [fp], #-208 @ 0xffffff30 │ │ │ │ - strdeq ip, [fp], #-198 @ 0xffffff3a @ │ │ │ │ - strhteq ip, [fp], #-216 @ 0xffffff28 │ │ │ │ + ldrdeq ip, [fp], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq ip, fp, r2, asr #28 │ │ │ │ + rsbeq r3, fp, sl, lsl #9 │ │ │ │ + rsbeq ip, fp, r6, lsr sp │ │ │ │ + strdeq ip, [fp], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq ip, fp, lr, lsl sp │ │ │ │ + strhteq ip, [fp], #-212 @ 0xffffff2c │ │ │ │ + strdeq ip, [fp], #-202 @ 0xffffff36 @ │ │ │ │ + strhteq ip, [fp], #-220 @ 0xffffff24 │ │ │ │ tstcs r0, sl, lsr r6 │ │ │ │ vrsubhn.i64 d20, q3, q12 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0068f43f │ │ │ │ blge 54249c │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xfff6f3e6 │ │ │ │ @@ -292811,20 +292811,20 @@ │ │ │ │ orrseq pc, r2, r1, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffd2f6e6 │ │ │ │ strbmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6e74478 │ │ │ │ strb pc, [r6, sp, lsl #17]! @ │ │ │ │ ldc 6, cr15, [r8, #-896] @ 0xfffffc80 │ │ │ │ - ldrdeq ip, [fp], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r5, fp, r8, ror #4 │ │ │ │ - rsbeq ip, fp, r4, asr #23 │ │ │ │ - rsbeq ip, fp, sl, asr ip │ │ │ │ - rsbeq ip, fp, ip, lsr #23 │ │ │ │ - rsbeq r5, fp, r8, lsr r2 │ │ │ │ + rsbeq ip, fp, r0, ror #23 │ │ │ │ + rsbeq r5, fp, ip, ror #4 │ │ │ │ + rsbeq ip, fp, r8, asr #23 │ │ │ │ + rsbeq ip, fp, lr, asr ip │ │ │ │ + strhteq ip, [fp], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r5, fp, ip, lsr r2 │ │ │ │ strcs fp, [r0], #-1520 @ 0xfffffa10 │ │ │ │ ldmib sp, {r0, r2, r8, sl, fp, ip, pc}^ │ │ │ │ cdp 6, 0, cr7, cr6, cr6, {0} │ │ │ │ vldr s6, [r0, #576] @ 0x240 │ │ │ │ eorsvs r7, ip, r4, lsl #22 │ │ │ │ blvs ffaec750 │ │ │ │ vqadd.s8 d22, d6, d20 │ │ │ │ @@ -292978,24 +292978,24 @@ │ │ │ │ cdp2 6, 8, cr15, cr8, cr6, {7} │ │ │ │ strtmi r4, [r1], -lr, lsl #16 │ │ │ │ @ instruction: 0xf6e64478 │ │ │ │ ldrb pc, [r7, r3, asr #30] @ │ │ │ │ bl ff4eea54 │ │ │ │ rsbseq sp, r6, r4, asr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, fp, r8, lsr #21 │ │ │ │ - rsbeq ip, fp, r6, asr sl │ │ │ │ - rsbeq ip, fp, r6, lsl #20 │ │ │ │ - rsbeq ip, fp, r0, ror #19 │ │ │ │ - strhteq ip, [fp], #-148 @ 0xffffff6c │ │ │ │ + rsbeq ip, fp, ip, lsr #21 │ │ │ │ + rsbeq ip, fp, sl, asr sl │ │ │ │ + rsbeq ip, fp, sl, lsl #20 │ │ │ │ + rsbeq ip, fp, r4, ror #19 │ │ │ │ + strhteq ip, [fp], #-152 @ 0xffffff68 │ │ │ │ rsbseq sp, r6, ip, lsl #23 │ │ │ │ - rsbeq ip, fp, r2, lsr r9 │ │ │ │ - strhteq r4, [fp], #-254 @ 0xffffff02 │ │ │ │ - rsbeq ip, fp, r8, lsl r9 │ │ │ │ - rsbeq r4, fp, r4, lsr #31 │ │ │ │ + rsbeq ip, fp, r6, lsr r9 │ │ │ │ + rsbeq r4, fp, r2, asr #31 │ │ │ │ + rsbeq ip, fp, ip, lsl r9 │ │ │ │ + rsbeq r4, fp, r8, lsr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec93b20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ mrc 6, 5, r4, cr0, cr1, {0} │ │ │ │ @@ -293102,16 +293102,16 @@ │ │ │ │ vadd.i8 d20, d0, d6 │ │ │ │ ldrbtmi r6, [r8], #-299 @ 0xfffffed5 │ │ │ │ @ instruction: 0xf6e6300c │ │ │ │ stmdami r4, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ cdp2 6, 4, cr15, cr6, cr6, {7} │ │ │ │ svclt 0x0000e7ed │ │ │ │ - rsbeq ip, fp, lr, lsl r7 │ │ │ │ - rsbeq r4, fp, sl, lsr #27 │ │ │ │ + rsbeq ip, fp, r2, lsr #14 │ │ │ │ + rsbeq r4, fp, lr, lsr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi r4, [sp], -r5, ror #25 │ │ │ │ addlt r4, pc, r5, ror #23 │ │ │ │ svcls 0x0018447c │ │ │ │ @@ -293340,32 +293340,32 @@ │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ strb sp, [r7, ip, lsr #1] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sp, r6, r4, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, r6, r0, lsl #18 │ │ │ │ - mlseq fp, r6, r6, ip │ │ │ │ - rsbeq r4, fp, r2, lsr #26 │ │ │ │ - rsbeq ip, fp, r2, ror r5 │ │ │ │ - strdeq r4, [fp], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq ip, fp, sl, asr r5 │ │ │ │ - rsbeq r4, fp, r6, ror #23 │ │ │ │ - rsbeq ip, fp, r0, ror r4 │ │ │ │ - strdeq r4, [fp], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq ip, fp, r4, asr r4 │ │ │ │ - rsbeq r4, fp, r0, ror #21 │ │ │ │ - rsbeq ip, fp, ip, lsr r4 │ │ │ │ - rsbeq r4, fp, r8, asr #21 │ │ │ │ - strdeq ip, [fp], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r4, fp, r2, lsl #21 │ │ │ │ - rsbeq ip, fp, lr, asr #7 │ │ │ │ - rsbeq r4, fp, sl, asr sl │ │ │ │ - strhteq ip, [fp], #-50 @ 0xffffffce │ │ │ │ - rsbeq r4, fp, lr, lsr sl │ │ │ │ + mlseq fp, sl, r6, ip │ │ │ │ + rsbeq r4, fp, r6, lsr #26 │ │ │ │ + rsbeq ip, fp, r6, ror r5 │ │ │ │ + rsbeq r4, fp, r2, lsl #24 │ │ │ │ + rsbeq ip, fp, lr, asr r5 │ │ │ │ + rsbeq r4, fp, sl, ror #23 │ │ │ │ + rsbeq ip, fp, r4, ror r4 │ │ │ │ + rsbeq r4, fp, r0, lsl #22 │ │ │ │ + rsbeq ip, fp, r8, asr r4 │ │ │ │ + rsbeq r4, fp, r4, ror #21 │ │ │ │ + rsbeq ip, fp, r0, asr #8 │ │ │ │ + rsbeq r4, fp, ip, asr #21 │ │ │ │ + strdeq ip, [fp], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r4, fp, r6, lsl #21 │ │ │ │ + ldrdeq ip, [fp], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r4, fp, lr, asr sl │ │ │ │ + strhteq ip, [fp], #-54 @ 0xffffffca │ │ │ │ + rsbeq r4, fp, r2, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ec990 >::_M_default_append(unsigned int)@@Base+0x69dfc> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addlt r4, pc, r7, asr #25 │ │ │ │ stmiami r7, {r1, r2, r9, sl, lr}^ │ │ │ │ @@ -293565,18 +293565,18 @@ │ │ │ │ smlald r6, fp, r3, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ rsbseq sp, r6, r4, lsr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, r6, r0, lsl #7 │ │ │ │ - rsbeq ip, fp, r4, lsr #32 │ │ │ │ - strhteq r4, [fp], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq ip, fp, r8 │ │ │ │ - mlseq fp, r4, r6, r4 │ │ │ │ + rsbeq ip, fp, r8, lsr #32 │ │ │ │ + strhteq r4, [fp], #-100 @ 0xffffff9c │ │ │ │ + rsbeq ip, fp, ip │ │ │ │ + mlseq fp, r8, r6, r4 │ │ │ │ blne 136d2e4 │ │ │ │ bleq fe72cea4 │ │ │ │ ldrtmi sl, [r0], -sl, lsl #18 │ │ │ │ mrc2 3, 1, pc, cr14, cr12, {6} │ │ │ │ strmi r2, [r4], -r1, lsl #16 │ │ │ │ @ instruction: 0xf105bf08 │ │ │ │ cmnle r2, r1, lsl #16 │ │ │ │ @@ -293723,32 +293723,32 @@ │ │ │ │ ldmdami r8, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf96ef6e6 │ │ │ │ @ instruction: 0xf6dfe608 │ │ │ │ svclt 0x0000edfa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq fp, fp, ip, lsl pc │ │ │ │ - rsbeq r4, fp, r8, lsr #11 │ │ │ │ - rsbeq fp, fp, r6, ror #29 │ │ │ │ - rsbeq r4, fp, r2, ror r5 │ │ │ │ - rsbeq fp, fp, ip, asr #29 │ │ │ │ - rsbeq r4, fp, r8, asr r5 │ │ │ │ - rsbeq fp, fp, ip, ror lr │ │ │ │ - rsbeq r4, fp, r8, lsl #10 │ │ │ │ - rsbeq fp, fp, lr, asr lr │ │ │ │ - rsbeq fp, fp, r8, lsr pc │ │ │ │ - rsbeq fp, fp, r6, lsl #28 │ │ │ │ - mlseq fp, r2, r4, r4 │ │ │ │ - strhteq fp, [fp], #-214 @ 0xffffff2a │ │ │ │ - rsbeq r4, fp, r2, asr #8 │ │ │ │ - mlseq fp, ip, sp, fp │ │ │ │ - rsbeq r4, fp, r8, lsr #8 │ │ │ │ - rsbeq fp, fp, lr, ror #26 │ │ │ │ - strdeq r4, [fp], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq fp, fp, r0, lsr #30 │ │ │ │ + rsbeq r4, fp, ip, lsr #11 │ │ │ │ + rsbeq fp, fp, sl, ror #29 │ │ │ │ + rsbeq r4, fp, r6, ror r5 │ │ │ │ + ldrdeq fp, [fp], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r4, fp, ip, asr r5 │ │ │ │ + rsbeq fp, fp, r0, lsl #29 │ │ │ │ + rsbeq r4, fp, ip, lsl #10 │ │ │ │ + rsbeq fp, fp, r2, ror #28 │ │ │ │ + rsbeq fp, fp, ip, lsr pc │ │ │ │ + rsbeq fp, fp, sl, lsl #28 │ │ │ │ + mlseq fp, r6, r4, r4 │ │ │ │ + strhteq fp, [fp], #-218 @ 0xffffff26 │ │ │ │ + rsbeq r4, fp, r6, asr #8 │ │ │ │ + rsbeq fp, fp, r0, lsr #27 │ │ │ │ + rsbeq r4, fp, ip, lsr #8 │ │ │ │ + rsbeq fp, fp, r2, ror sp │ │ │ │ + strdeq r4, [fp], #-62 @ 0xffffffc2 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 46cf94 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ ldclmi 0, cr11, [r4], #588 @ 0x24c │ │ │ │ ldmibmi r4!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ @@ -293993,18 +293993,18 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ rsbseq ip, r6, r0, lsr #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, fp, lr, lsl sp │ │ │ │ - strhteq fp, [fp], #-200 @ 0xffffff38 │ │ │ │ - rsbeq fp, fp, r8, asr #24 │ │ │ │ - strhteq fp, [fp], #-188 @ 0xffffff44 │ │ │ │ + rsbeq fp, fp, r2, lsr #26 │ │ │ │ + strhteq fp, [fp], #-204 @ 0xffffff34 │ │ │ │ + rsbeq fp, fp, ip, asr #24 │ │ │ │ + rsbeq fp, fp, r0, asr #23 │ │ │ │ rsbseq ip, r6, r6, lsl #23 │ │ │ │ @ instruction: 0xf1099b05 │ │ │ │ strbmi r0, [fp, #-2305] @ 0xfffff6ff │ │ │ │ mrcge 4, 7, APSR_nzcv, cr7, cr15, {3} │ │ │ │ blvc 3ec65c │ │ │ │ ldmdavs fp, {r2, r8, r9, fp, ip, pc} │ │ │ │ sbcle r2, r9, r0, lsl #22 │ │ │ │ @@ -294194,22 +294194,22 @@ │ │ │ │ stc2 6, cr15, [r2, #-916] @ 0xfffffc6c │ │ │ │ stmdbls r2, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6e54478 │ │ │ │ blls 1f18d0 │ │ │ │ svclt 0x0000e653 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq fp, fp, sl, asr r8 │ │ │ │ - rsbeq r3, fp, r6, ror #29 │ │ │ │ - rsbeq fp, fp, r2, asr #12 │ │ │ │ - strhteq fp, [fp], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq fp, fp, r8, lsr #12 │ │ │ │ - strhteq r3, [fp], #-196 @ 0xffffff3c │ │ │ │ - rsbeq fp, fp, ip, lsl #12 │ │ │ │ - mlseq fp, r8, ip, r3 │ │ │ │ + rsbeq fp, fp, lr, asr r8 │ │ │ │ + rsbeq r3, fp, sl, ror #29 │ │ │ │ + rsbeq fp, fp, r6, asr #12 │ │ │ │ + strhteq fp, [fp], #-100 @ 0xffffff9c │ │ │ │ + rsbeq fp, fp, ip, lsr #12 │ │ │ │ + strhteq r3, [fp], #-200 @ 0xffffff38 │ │ │ │ + rsbeq fp, fp, r0, lsl r6 │ │ │ │ + mlseq fp, ip, ip, r3 │ │ │ │ strbmi r9, [r0], -r7, lsl #28 │ │ │ │ vqshlu.s16 d4, d17, #10 │ │ │ │ @ instruction: 0x4631f85d │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf85cf39a │ │ │ │ stmdbls r8, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ blx fee03a40 │ │ │ │ @@ -294321,34 +294321,34 @@ │ │ │ │ @ instruction: 0xf6e5300c │ │ │ │ ldmdami r9, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54478 │ │ │ │ blls 1f16d0 │ │ │ │ @ instruction: 0x2326e9d3 │ │ │ │ svclt 0x0000deff │ │ │ │ ... │ │ │ │ - rsbeq fp, fp, r8, lsr #10 │ │ │ │ - strhteq r3, [fp], #-180 @ 0xffffff4c │ │ │ │ - rsbeq fp, fp, ip, lsl #10 │ │ │ │ - mlseq fp, r8, fp, r3 │ │ │ │ - strdeq fp, [fp], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq fp, fp, lr, asr r5 │ │ │ │ - ldrdeq fp, [fp], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq fp, fp, r6, lsl r6 │ │ │ │ - strhteq fp, [fp], #-74 @ 0xffffffb6 │ │ │ │ - rsbeq r3, fp, r6, asr #22 │ │ │ │ - mlseq fp, ip, r4, fp │ │ │ │ - rsbeq r3, fp, r8, lsr #22 │ │ │ │ - rsbeq fp, fp, lr, ror r4 │ │ │ │ - rsbeq r3, fp, sl, lsl #22 │ │ │ │ - rsbeq fp, fp, sl, asr #8 │ │ │ │ - rsbeq fp, fp, ip, lsl #11 │ │ │ │ - rsbeq fp, fp, sl, lsr #8 │ │ │ │ - rsbeq fp, fp, ip, ror #10 │ │ │ │ - rsbeq fp, fp, sl, lsl #8 │ │ │ │ - rsbeq fp, fp, r8, ror r4 │ │ │ │ + rsbeq fp, fp, ip, lsr #10 │ │ │ │ + strhteq r3, [fp], #-184 @ 0xffffff48 │ │ │ │ + rsbeq fp, fp, r0, lsl r5 │ │ │ │ + mlseq fp, ip, fp, r3 │ │ │ │ + strdeq fp, [fp], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq fp, fp, r2, ror #10 │ │ │ │ + ldrdeq fp, [fp], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq fp, fp, sl, lsl r6 │ │ │ │ + strhteq fp, [fp], #-78 @ 0xffffffb2 │ │ │ │ + rsbeq r3, fp, sl, asr #22 │ │ │ │ + rsbeq fp, fp, r0, lsr #9 │ │ │ │ + rsbeq r3, fp, ip, lsr #22 │ │ │ │ + rsbeq fp, fp, r2, lsl #9 │ │ │ │ + rsbeq r3, fp, lr, lsl #22 │ │ │ │ + rsbeq fp, fp, lr, asr #8 │ │ │ │ + mlseq fp, r0, r5, fp │ │ │ │ + rsbeq fp, fp, lr, lsr #8 │ │ │ │ + rsbeq fp, fp, r0, ror r5 │ │ │ │ + rsbeq fp, fp, lr, lsl #8 │ │ │ │ + rsbeq fp, fp, ip, ror r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r6], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-1673] @ 0xfffff977 │ │ │ │ ldcls 6, cr4, [fp], {154} @ 0x9a │ │ │ │ @@ -294517,20 +294517,20 @@ │ │ │ │ @ instruction: 0xf6429009 │ │ │ │ stmdami r9, {r1, r3, r5, r6, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1df0284 │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ blx cf028e │ │ │ │ ldr r9, [r0, r9, lsl #20] │ │ │ │ - rsbeq fp, fp, r0, ror #2 │ │ │ │ - rsbeq fp, fp, lr, asr #3 │ │ │ │ - rsbeq fp, fp, r4, asr #2 │ │ │ │ - strhteq fp, [fp], #-18 @ 0xffffffee │ │ │ │ - rsbeq fp, fp, ip, ror #1 │ │ │ │ - rsbeq fp, fp, sl, asr r1 │ │ │ │ + rsbeq fp, fp, r4, ror #2 │ │ │ │ + ldrdeq fp, [fp], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq fp, fp, r8, asr #2 │ │ │ │ + strhteq fp, [fp], #-22 @ 0xffffffea │ │ │ │ + strdeq fp, [fp], #-0 @ │ │ │ │ + rsbeq fp, fp, lr, asr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2edbd4 >::_M_default_append(unsigned int)@@Base+0x6b040> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x469ab095 │ │ │ │ strmi r4, [r5], -r3, lsr #23 │ │ │ │ @@ -294695,20 +294695,20 @@ │ │ │ │ @ instruction: 0xf6dee791 │ │ │ │ svclt 0x0000ee62 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq ip, [r6], #-40 @ 0xffffffd8 │ │ │ │ rsbseq ip, r6, r4, lsr r2 │ │ │ │ - rsbeq sl, fp, r2, lsl #29 │ │ │ │ - strdeq sl, [fp], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq sl, fp, r0, ror #28 │ │ │ │ - rsbeq sl, fp, lr, asr #29 │ │ │ │ - rsbeq sl, fp, r4, asr #28 │ │ │ │ - strhteq sl, [fp], #-226 @ 0xffffff1e │ │ │ │ + rsbeq sl, fp, r6, lsl #29 │ │ │ │ + strdeq sl, [fp], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq sl, fp, r4, ror #28 │ │ │ │ + ldrdeq sl, [fp], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq sl, fp, r8, asr #28 │ │ │ │ + strhteq sl, [fp], #-230 @ 0xffffff1a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 36dea0 >::_M_default_append(unsigned int)@@Base+0xeb30c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ strcs fp, [r0], #-147 @ 0xffffff6d │ │ │ │ strmi r4, [r2], lr, lsl #12 │ │ │ │ @@ -295030,22 +295030,22 @@ │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvs 126e9b0 │ │ │ │ mrc 7, 5, lr, cr4, cr15, {3} │ │ │ │ vsqrt.f64 d20, d6 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvs 126e9c0 │ │ │ │ svclt 0x0000e6c4 │ │ │ │ - rsbeq sl, fp, ip, lsl #22 │ │ │ │ - mlseq fp, r8, r1, r3 │ │ │ │ - rsbeq sl, fp, r6, lsr #19 │ │ │ │ - rsbeq r3, fp, r2, lsr r0 │ │ │ │ - rsbeq sl, fp, r6, asr #18 │ │ │ │ - ldrdeq r2, [fp], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq sl, fp, r6, lsl #18 │ │ │ │ - mlseq fp, r2, pc, r2 @ │ │ │ │ + rsbeq sl, fp, r0, lsl fp │ │ │ │ + mlseq fp, ip, r1, r3 │ │ │ │ + rsbeq sl, fp, sl, lsr #19 │ │ │ │ + rsbeq r3, fp, r6, lsr r0 │ │ │ │ + rsbeq sl, fp, sl, asr #18 │ │ │ │ + ldrdeq r2, [fp], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq sl, fp, sl, lsl #18 │ │ │ │ + mlseq fp, r6, pc, r2 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 26e3e4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [lr], -fp, lsl #1 │ │ │ │ strmi r2, [r5], -r0, lsl #14 │ │ │ │ @@ -295374,35 +295374,35 @@ │ │ │ │ mvncs pc, r2, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff170fe6 │ │ │ │ ldrbtmi r4, [r8], #-2071 @ 0xfffff7e9 │ │ │ │ ldc2l 6, cr15, [ip], #-912 @ 0xfffffc70 │ │ │ │ ldrdcc pc, [ip, -r8]! │ │ │ │ svclt 0x0000deff │ │ │ │ - rsbeq sl, fp, r6, asr r8 │ │ │ │ - rsbeq r2, fp, r0, ror #29 │ │ │ │ - rsbeq sl, fp, r2, ror #15 │ │ │ │ - rsbeq r2, fp, sl, ror #28 │ │ │ │ - rsbeq r3, fp, r4, lsl #21 │ │ │ │ - mlseq fp, ip, r6, sl │ │ │ │ - rsbeq r2, fp, r8, lsr #26 │ │ │ │ - rsbeq sl, fp, r4, lsl #13 │ │ │ │ - rsbeq r2, fp, r0, lsl sp │ │ │ │ - rsbeq sl, fp, lr, ror r5 │ │ │ │ - rsbeq sl, fp, lr, lsl r5 │ │ │ │ - strdeq sl, [fp], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r2, fp, ip, ror fp │ │ │ │ - ldrdeq sl, [fp], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r2, fp, r2, ror #22 │ │ │ │ - rsbeq sl, fp, r6, asr r4 │ │ │ │ - rsbeq r2, fp, r2, ror #21 │ │ │ │ - rsbeq sl, fp, r6, lsr #7 │ │ │ │ - rsbeq r2, fp, r0, lsr sl │ │ │ │ - rsbeq sl, fp, r8, lsl #7 │ │ │ │ - strdeq sl, [fp], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq sl, fp, sl, asr r8 │ │ │ │ + rsbeq r2, fp, r4, ror #29 │ │ │ │ + rsbeq sl, fp, r6, ror #15 │ │ │ │ + rsbeq r2, fp, lr, ror #28 │ │ │ │ + rsbeq r3, fp, r8, lsl #21 │ │ │ │ + rsbeq sl, fp, r0, lsr #13 │ │ │ │ + rsbeq r2, fp, ip, lsr #26 │ │ │ │ + rsbeq sl, fp, r8, lsl #13 │ │ │ │ + rsbeq r2, fp, r4, lsl sp │ │ │ │ + rsbeq sl, fp, r2, lsl #11 │ │ │ │ + rsbeq sl, fp, r2, lsr #10 │ │ │ │ + strdeq sl, [fp], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r2, fp, r0, lsl #23 │ │ │ │ + ldrdeq sl, [fp], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r2, fp, r6, ror #22 │ │ │ │ + rsbeq sl, fp, sl, asr r4 │ │ │ │ + rsbeq r2, fp, r6, ror #21 │ │ │ │ + rsbeq sl, fp, sl, lsr #7 │ │ │ │ + rsbeq r2, fp, r4, lsr sl │ │ │ │ + rsbeq sl, fp, ip, lsl #7 │ │ │ │ + strdeq sl, [fp], #-58 @ 0xffffffc6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec8a6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ movwcs r4, #13828 @ 0x3604 │ │ │ │ stcls 8, cr9, [r6, #-36] @ 0xffffffdc │ │ │ │ stccs 0, cr6, [r0, #-12] │ │ │ │ @@ -295462,20 +295462,20 @@ │ │ │ │ stmdami sl, {r1, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ mvncs pc, r2, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 4f114a │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ blx ff3f1152 │ │ │ │ svclt 0x0000e78d │ │ │ │ - rsbeq sl, fp, r2, ror #4 │ │ │ │ - rsbeq r2, fp, lr, ror #17 │ │ │ │ - rsbeq sl, fp, r0, asr #4 │ │ │ │ - rsbeq r2, fp, ip, asr #17 │ │ │ │ - rsbeq sl, fp, r4, lsr #4 │ │ │ │ - mlseq fp, r2, r2, sl │ │ │ │ + rsbeq sl, fp, r6, ror #4 │ │ │ │ + strdeq r2, [fp], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq sl, fp, r4, asr #4 │ │ │ │ + ldrdeq r2, [fp], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq sl, fp, r8, lsr #4 │ │ │ │ + mlseq fp, r6, r2, sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [pc], -r7, lsl #1 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ ldmib sp, {r1, r4, r7, r9, sl, lr}^ │ │ │ │ @@ -295689,28 +295689,28 @@ │ │ │ │ vtst.8 d20, d0, d2 │ │ │ │ @ instruction: 0x46553197 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf948f6e4 │ │ │ │ ldrbmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf6e44478 │ │ │ │ ldrb pc, [r9, -r3, lsl #20]! @ │ │ │ │ - strhteq r9, [fp], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r2, fp, sl, asr #12 │ │ │ │ - rsbeq r9, fp, r2, lsl #31 │ │ │ │ - rsbeq r2, fp, lr, lsl #12 │ │ │ │ - rsbeq r9, fp, r0, asr pc │ │ │ │ - ldrdeq r2, [fp], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r9, fp, ip, lsl #30 │ │ │ │ - mlseq fp, r8, r5, r2 │ │ │ │ - ldrdeq r9, [fp], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r2, fp, r4, ror #10 │ │ │ │ - strhteq r9, [fp], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r2, fp, r2, asr #10 │ │ │ │ - mlseq fp, r8, lr, r9 │ │ │ │ - rsbeq r2, fp, r4, lsr #10 │ │ │ │ + strhteq r9, [fp], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r2, fp, lr, asr #12 │ │ │ │ + rsbeq r9, fp, r6, lsl #31 │ │ │ │ + rsbeq r2, fp, r2, lsl r6 │ │ │ │ + rsbeq r9, fp, r4, asr pc │ │ │ │ + rsbeq r2, fp, r0, ror #11 │ │ │ │ + rsbeq r9, fp, r0, lsl pc │ │ │ │ + mlseq fp, ip, r5, r2 │ │ │ │ + ldrdeq r9, [fp], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r2, fp, r8, ror #10 │ │ │ │ + strhteq r9, [fp], #-234 @ 0xffffff16 │ │ │ │ + rsbeq r2, fp, r6, asr #10 │ │ │ │ + mlseq fp, ip, lr, r9 │ │ │ │ + rsbeq r2, fp, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1eee48 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, ip, lsl #18 │ │ │ │ blhi 116f464 │ │ │ │ @@ -295799,22 +295799,22 @@ │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf86ef6e4 │ │ │ │ @ instruction: 0xf04f480a │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf928f6e4 │ │ │ │ svclt 0x0000e7a2 │ │ │ │ - rsbeq r9, fp, r6, ror #26 │ │ │ │ - strdeq r2, [fp], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r9, fp, ip, lsr #26 │ │ │ │ - mlseq fp, r0, lr, r9 │ │ │ │ - rsbeq r9, fp, r2, lsl sp │ │ │ │ - mlseq fp, lr, r3, r2 │ │ │ │ - rsbeq r9, fp, r4, ror #25 │ │ │ │ - rsbeq r2, fp, lr, ror #6 │ │ │ │ + rsbeq r9, fp, sl, ror #26 │ │ │ │ + strdeq r2, [fp], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r9, fp, r0, lsr sp │ │ │ │ + mlseq fp, r4, lr, r9 │ │ │ │ + rsbeq r9, fp, r6, lsl sp │ │ │ │ + rsbeq r2, fp, r2, lsr #7 │ │ │ │ + rsbeq r9, fp, r8, ror #25 │ │ │ │ + rsbeq r2, fp, r2, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, sp, lr, lsr sp │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4690447d │ │ │ │ @@ -295874,22 +295874,22 @@ │ │ │ │ @ instruction: 0xf04f118d │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf6e3300c │ │ │ │ stmdami sl, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6e44478 │ │ │ │ bfi pc, r1, (invalid: 17:12) @ │ │ │ │ - ldrdeq r9, [fp], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r9, fp, r8, lsl #25 │ │ │ │ - strdeq r9, [fp], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r2, fp, r4, lsl #5 │ │ │ │ - ldrdeq r9, [fp], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq lr, sl, r0, ror ip │ │ │ │ - strhteq r9, [fp], #-182 @ 0xffffff4a │ │ │ │ - rsbeq r2, fp, r0, asr #4 │ │ │ │ + rsbeq r9, fp, r0, ror #25 │ │ │ │ + rsbeq r9, fp, ip, lsl #25 │ │ │ │ + strdeq r9, [fp], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r2, fp, r8, lsl #5 │ │ │ │ + ldrdeq r9, [fp], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq lr, sl, r4, ror ip │ │ │ │ + strhteq r9, [fp], #-186 @ 0xffffff46 │ │ │ │ + rsbeq r2, fp, r4, asr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ef114 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrmi fp, [r1], pc, lsl #1 │ │ │ │ @ instruction: 0x21014c96 │ │ │ │ @@ -296041,36 +296041,36 @@ │ │ │ │ cdp2 6, 8, cr15, cr14, cr3, {7} │ │ │ │ ldrbtmi r4, [r8], #-2074 @ 0xfffff7e6 │ │ │ │ @ instruction: 0xff4af6e3 │ │ │ │ @ instruction: 0xf6dde765 │ │ │ │ svclt 0x0000ebd6 │ │ │ │ @ instruction: 0x0076ad9c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, fp, ip, asr fp │ │ │ │ - rsbeq r9, fp, r8, asr sl │ │ │ │ - rsbeq r2, fp, r4, ror #1 │ │ │ │ - rsbeq r9, fp, r0, asr #20 │ │ │ │ - rsbeq r2, fp, ip, asr #1 │ │ │ │ + rsbeq r9, fp, r0, ror #22 │ │ │ │ + rsbeq r9, fp, ip, asr sl │ │ │ │ + rsbeq r2, fp, r8, ror #1 │ │ │ │ + rsbeq r9, fp, r4, asr #20 │ │ │ │ + ldrdeq r2, [fp], #-0 @ │ │ │ │ rsbseq sl, r6, r4, ror #24 │ │ │ │ - rsbeq r9, fp, r4, lsl #20 │ │ │ │ - mlseq fp, r0, r0, r2 │ │ │ │ - ldrdeq r9, [fp], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r2, fp, r0, rrx │ │ │ │ - strhteq r9, [fp], #-154 @ 0xffffff66 │ │ │ │ - rsbeq r2, fp, r6, asr #32 │ │ │ │ - mlseq fp, lr, r9, r9 │ │ │ │ - rsbeq lr, sl, lr, asr sl │ │ │ │ - rsbeq r9, fp, r0, lsl #19 │ │ │ │ - rsbeq lr, sl, r0, asr #17 │ │ │ │ - rsbeq r9, fp, r2, ror #18 │ │ │ │ - rsbeq lr, sl, r6, asr sl │ │ │ │ - rsbeq r9, fp, r4, asr #18 │ │ │ │ - ldrdeq r1, [fp], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r9, fp, r4, lsr #18 │ │ │ │ - rsbeq r9, fp, sl, ror #18 │ │ │ │ + rsbeq r9, fp, r8, lsl #20 │ │ │ │ + mlseq fp, r4, r0, r2 │ │ │ │ + ldrdeq r9, [fp], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r2, fp, r4, rrx │ │ │ │ + strhteq r9, [fp], #-158 @ 0xffffff62 │ │ │ │ + rsbeq r2, fp, sl, asr #32 │ │ │ │ + rsbeq r9, fp, r2, lsr #19 │ │ │ │ + rsbeq lr, sl, r2, ror #20 │ │ │ │ + rsbeq r9, fp, r4, lsl #19 │ │ │ │ + rsbeq lr, sl, r4, asr #17 │ │ │ │ + rsbeq r9, fp, r6, ror #18 │ │ │ │ + rsbeq lr, sl, sl, asr sl │ │ │ │ + rsbeq r9, fp, r8, asr #18 │ │ │ │ + ldrdeq r1, [fp], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r9, fp, r8, lsr #18 │ │ │ │ + rsbeq r9, fp, lr, ror #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ef3e8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1b7226c │ │ │ │ stclmi 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ strmi r4, [lr], -r2, ror #25 │ │ │ │ @@ -296297,15 +296297,15 @@ │ │ │ │ vmin.s8 d4, d13, d8 │ │ │ │ ldc 13, cr4, [sp], #432 @ 0x1b0 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ ... │ │ │ │ rsbseq sl, r6, sl, asr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, fp, r4, asr #19 │ │ │ │ + rsbeq r9, fp, r8, asr #19 │ │ │ │ rsbseq sl, r6, r0, ror r7 │ │ │ │ blhi ff32fdb0 │ │ │ │ blx 56fea8 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ @ instruction: 0xee867b48 │ │ │ │ vmov.f64 d3, #71 @ 0x3e380000 0.1796875 │ │ │ │ vsqrt.f64 d19, d5 │ │ │ │ @@ -296470,36 +296470,36 @@ │ │ │ │ @ instruction: 0xf642481a │ │ │ │ ldrbtmi r2, [r8], #-490 @ 0xfffffe16 │ │ │ │ @ instruction: 0xf6e3300c │ │ │ │ ldmdami r8, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e34478 │ │ │ │ @ instruction: 0xf8dafbe9 │ │ │ │ mrcle 0, 7, r3, cr15, cr4, {6} │ │ │ │ - rsbeq r9, fp, lr, lsl #7 │ │ │ │ - strdeq r9, [fp], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r9, fp, r4, ror r3 │ │ │ │ - rsbeq r1, fp, r0, lsl #20 │ │ │ │ - rsbeq r9, fp, r6, asr r3 │ │ │ │ - rsbeq r1, fp, r2, ror #19 │ │ │ │ - rsbeq r9, fp, r8, lsr r3 │ │ │ │ - rsbeq r1, fp, r4, asr #19 │ │ │ │ - rsbeq r9, fp, sl, lsl r3 │ │ │ │ - rsbeq r1, fp, r6, lsr #19 │ │ │ │ - strdeq r9, [fp], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r1, fp, r8, lsl #19 │ │ │ │ - ldrdeq r9, [fp], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r1, fp, sl, ror #18 │ │ │ │ - rsbeq r9, fp, r0, asr #5 │ │ │ │ - rsbeq r1, fp, ip, asr #18 │ │ │ │ - rsbeq r9, fp, r2, lsr #5 │ │ │ │ - rsbeq r1, fp, lr, lsr #18 │ │ │ │ - rsbeq r9, fp, r4, lsl #5 │ │ │ │ - rsbeq r1, fp, r0, lsl r9 │ │ │ │ - rsbeq r9, fp, r2, ror #4 │ │ │ │ - ldrdeq r9, [fp], #-32 @ 0xffffffe0 @ │ │ │ │ + mlseq fp, r2, r3, r9 │ │ │ │ + rsbeq r9, fp, r0, lsl #8 │ │ │ │ + rsbeq r9, fp, r8, ror r3 │ │ │ │ + rsbeq r1, fp, r4, lsl #20 │ │ │ │ + rsbeq r9, fp, sl, asr r3 │ │ │ │ + rsbeq r1, fp, r6, ror #19 │ │ │ │ + rsbeq r9, fp, ip, lsr r3 │ │ │ │ + rsbeq r1, fp, r8, asr #19 │ │ │ │ + rsbeq r9, fp, lr, lsl r3 │ │ │ │ + rsbeq r1, fp, sl, lsr #19 │ │ │ │ + rsbeq r9, fp, r0, lsl #6 │ │ │ │ + rsbeq r1, fp, ip, lsl #19 │ │ │ │ + rsbeq r9, fp, r2, ror #5 │ │ │ │ + rsbeq r1, fp, lr, ror #18 │ │ │ │ + rsbeq r9, fp, r4, asr #5 │ │ │ │ + rsbeq r1, fp, r0, asr r9 │ │ │ │ + rsbeq r9, fp, r6, lsr #5 │ │ │ │ + rsbeq r1, fp, r2, lsr r9 │ │ │ │ + rsbeq r9, fp, r8, lsl #5 │ │ │ │ + rsbeq r1, fp, r4, lsl r9 │ │ │ │ + rsbeq r9, fp, r6, ror #4 │ │ │ │ + ldrdeq r9, [fp], #-36 @ 0xffffffdc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 26faa0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [fp], r3, lsl #1 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @@ -296712,30 +296712,30 @@ │ │ │ │ @ instruction: 0xf6e3300c │ │ │ │ ldmdami r5, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ blx 3724d0 >::_M_default_append(unsigned int)@@Base+0xef93c> │ │ │ │ svclt 0x0000e6d1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r9, fp, r0, ror r0 │ │ │ │ - strdeq r1, [fp], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r9, fp, r6, asr r0 │ │ │ │ - rsbeq r1, fp, r2, ror #13 │ │ │ │ - ldrdeq r8, [fp], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r1, fp, r2, ror #12 │ │ │ │ - rsbeq r8, fp, sl, lsl #31 │ │ │ │ - rsbeq r1, fp, r6, lsl r6 │ │ │ │ - rsbeq r8, fp, r0, ror pc │ │ │ │ - strdeq r1, [fp], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r8, fp, r6, asr pc │ │ │ │ - rsbeq r1, fp, r2, ror #11 │ │ │ │ - ldrdeq r8, [fp], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r1, fp, r8, ror #10 │ │ │ │ - rsbeq r8, fp, r2, lsr #29 │ │ │ │ - rsbeq r1, fp, lr, lsr #10 │ │ │ │ + rsbeq r9, fp, r4, ror r0 │ │ │ │ + rsbeq r1, fp, r0, lsl #14 │ │ │ │ + rsbeq r9, fp, sl, asr r0 │ │ │ │ + rsbeq r1, fp, r6, ror #13 │ │ │ │ + ldrdeq r8, [fp], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r1, fp, r6, ror #12 │ │ │ │ + rsbeq r8, fp, lr, lsl #31 │ │ │ │ + rsbeq r1, fp, sl, lsl r6 │ │ │ │ + rsbeq r8, fp, r4, ror pc │ │ │ │ + rsbeq r1, fp, r0, lsl #12 │ │ │ │ + rsbeq r8, fp, sl, asr pc │ │ │ │ + rsbeq r1, fp, r6, ror #11 │ │ │ │ + rsbeq r8, fp, r0, ror #29 │ │ │ │ + rsbeq r1, fp, ip, ror #10 │ │ │ │ + rsbeq r8, fp, r6, lsr #29 │ │ │ │ + rsbeq r1, fp, r2, lsr r5 │ │ │ │ tstls r1, r8, lsr #12 │ │ │ │ stc2 3, cr15, [r4], {244} @ 0xf4 │ │ │ │ blvc 37047c >::_M_default_append(unsigned int)@@Base+0xed8e8> │ │ │ │ strtmi r9, [r8], -r1, lsl #18 │ │ │ │ bleq 330228 >::_M_default_append(unsigned int)@@Base+0xad694> │ │ │ │ blx 187199a │ │ │ │ stmdacs r1, {r1, r7, r9, sl, lr} │ │ │ │ @@ -296758,20 +296758,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ @ instruction: 0xf6e3300c │ │ │ │ stmdami r9, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e34478 │ │ │ │ blls 1b30a8 │ │ │ │ @ instruction: 0x2326e9d3 │ │ │ │ svclt 0x0000deff │ │ │ │ - rsbeq r8, fp, sl, lsl lr │ │ │ │ - rsbeq r1, fp, r6, lsr #9 │ │ │ │ - rsbeq r8, fp, r0, lsl #28 │ │ │ │ - rsbeq r8, fp, lr, ror #28 │ │ │ │ - rsbeq r8, fp, r2, ror #27 │ │ │ │ - rsbeq r8, fp, r0, asr lr │ │ │ │ + rsbeq r8, fp, lr, lsl lr │ │ │ │ + rsbeq r1, fp, sl, lsr #9 │ │ │ │ + rsbeq r8, fp, r4, lsl #28 │ │ │ │ + rsbeq r8, fp, r2, ror lr │ │ │ │ + rsbeq r8, fp, r6, ror #27 │ │ │ │ + rsbeq r8, fp, r4, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 56fee4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq ff572d68 │ │ │ │ mrrcpl 8, 13, pc, r8, cr15 @ │ │ │ │ stclmi 2, cr15, [ip, #692] @ 0x2b4 │ │ │ │ @@ -297562,57 +297562,57 @@ │ │ │ │ @ instruction: 0xf6e24478 │ │ │ │ blls 474424 │ │ │ │ blt 173688 │ │ │ │ ... │ │ │ │ rsbseq r9, r6, ip, asr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, r6, ip, ror pc │ │ │ │ - rsbeq r8, fp, r8, lsr #26 │ │ │ │ - mlseq fp, r4, fp, r8 │ │ │ │ - rsbeq r8, fp, sl, ror #20 │ │ │ │ - strdeq r1, [fp], #-4 @ │ │ │ │ - rsbeq r8, fp, r4, lsr #15 │ │ │ │ - strdeq r8, [fp], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq r8, fp, r0, lsl #11 │ │ │ │ - rsbeq r8, fp, ip, ror #11 │ │ │ │ - rsbeq r8, fp, r6, ror #10 │ │ │ │ - rsbeq r0, fp, lr, ror #23 │ │ │ │ - rsbeq r8, fp, r4, asr #10 │ │ │ │ - rsbeq r0, fp, ip, asr #23 │ │ │ │ - rsbeq r8, fp, r4, lsr #10 │ │ │ │ - mlseq fp, r0, r5, r8 │ │ │ │ - mlseq fp, sl, r4, r8 │ │ │ │ - rsbeq r0, fp, r4, lsr #22 │ │ │ │ - rsbeq r8, fp, ip, asr #8 │ │ │ │ - ldrdeq r0, [fp], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r8, fp, sl, lsl r6 │ │ │ │ - rsbeq r8, fp, r2, asr r3 │ │ │ │ - ldrdeq r0, [fp], #-158 @ 0xffffff62 @ │ │ │ │ - mlseq fp, sl, r2, r8 │ │ │ │ - rsbeq r0, fp, r6, lsr #18 │ │ │ │ - rsbeq r8, fp, lr, ror r2 │ │ │ │ - rsbeq r0, fp, r8, lsl #18 │ │ │ │ - rsbeq r8, fp, r0, ror #4 │ │ │ │ - rsbeq r0, fp, ip, ror #17 │ │ │ │ - rsbeq r8, fp, r0, asr #4 │ │ │ │ - rsbeq r0, fp, ip, asr #17 │ │ │ │ - rsbeq r8, fp, r0, lsr #4 │ │ │ │ - rsbeq r0, fp, ip, lsr #17 │ │ │ │ - rsbeq r8, fp, r0, lsl #4 │ │ │ │ - rsbeq r0, fp, ip, lsl #17 │ │ │ │ - rsbeq r8, fp, r0, ror #3 │ │ │ │ - rsbeq r0, fp, ip, ror #16 │ │ │ │ - rsbeq r8, fp, r0, asr #3 │ │ │ │ - rsbeq r0, fp, ip, asr #16 │ │ │ │ - rsbeq r8, fp, r0, lsr #3 │ │ │ │ - rsbeq r0, fp, ip, lsr #16 │ │ │ │ - rsbeq r8, fp, r0, lsl #3 │ │ │ │ - rsbeq r0, fp, ip, lsl #16 │ │ │ │ - rsbeq r8, fp, r0, ror #2 │ │ │ │ - rsbeq r0, fp, ip, ror #15 │ │ │ │ + rsbeq r8, fp, ip, lsr #26 │ │ │ │ + mlseq fp, r8, fp, r8 │ │ │ │ + rsbeq r8, fp, lr, ror #20 │ │ │ │ + strdeq r1, [fp], #-8 @ │ │ │ │ + rsbeq r8, fp, r8, lsr #15 │ │ │ │ + rsbeq r8, fp, r2, lsl #16 │ │ │ │ + rsbeq r8, fp, r4, lsl #11 │ │ │ │ + strdeq r8, [fp], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r8, fp, sl, ror #10 │ │ │ │ + strdeq r0, [fp], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r8, fp, r8, asr #10 │ │ │ │ + ldrdeq r0, [fp], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r8, fp, r8, lsr #10 │ │ │ │ + mlseq fp, r4, r5, r8 │ │ │ │ + mlseq fp, lr, r4, r8 │ │ │ │ + rsbeq r0, fp, r8, lsr #22 │ │ │ │ + rsbeq r8, fp, r0, asr r4 │ │ │ │ + ldrdeq r0, [fp], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r8, fp, lr, lsl r6 │ │ │ │ + rsbeq r8, fp, r6, asr r3 │ │ │ │ + rsbeq r0, fp, r2, ror #19 │ │ │ │ + mlseq fp, lr, r2, r8 │ │ │ │ + rsbeq r0, fp, sl, lsr #18 │ │ │ │ + rsbeq r8, fp, r2, lsl #5 │ │ │ │ + rsbeq r0, fp, ip, lsl #18 │ │ │ │ + rsbeq r8, fp, r4, ror #4 │ │ │ │ + strdeq r0, [fp], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r8, fp, r4, asr #4 │ │ │ │ + ldrdeq r0, [fp], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r8, fp, r4, lsr #4 │ │ │ │ + strhteq r0, [fp], #-128 @ 0xffffff80 │ │ │ │ + rsbeq r8, fp, r4, lsl #4 │ │ │ │ + mlseq fp, r0, r8, r0 │ │ │ │ + rsbeq r8, fp, r4, ror #3 │ │ │ │ + rsbeq r0, fp, r0, ror r8 │ │ │ │ + rsbeq r8, fp, r4, asr #3 │ │ │ │ + rsbeq r0, fp, r0, asr r8 │ │ │ │ + rsbeq r8, fp, r4, lsr #3 │ │ │ │ + rsbeq r0, fp, r0, lsr r8 │ │ │ │ + rsbeq r8, fp, r4, lsl #3 │ │ │ │ + rsbeq r0, fp, r0, lsl r8 │ │ │ │ + rsbeq r8, fp, r4, ror #2 │ │ │ │ + strdeq r0, [fp], #-112 @ 0xffffff90 @ │ │ │ │ vhadd.s8 d25, d1, d12 │ │ │ │ stmdami r7!, {r0, r2, r3, r4, r6, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 10732e4 │ │ │ │ stmdbls ip, {r0, r2, r5, fp, lr} │ │ │ │ @ instruction: 0xf6e24478 │ │ │ │ blls 474344 │ │ │ │ @@ -297646,24 +297646,24 @@ │ │ │ │ stmdami lr, {r2, r5, r7, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9faf6e2 │ │ │ │ stmdbls ip, {r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6e24478 │ │ │ │ blls 4742c0 │ │ │ │ stmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbeq r8, fp, r0, lsl #1 │ │ │ │ - rsbeq r0, fp, ip, lsl #14 │ │ │ │ - rsbeq r8, fp, r0, rrx │ │ │ │ - rsbeq r0, fp, ip, ror #13 │ │ │ │ - rsbeq r8, fp, ip, lsr r0 │ │ │ │ - rsbeq r0, fp, r8, asr #13 │ │ │ │ - rsbeq r8, fp, ip, lsl r0 │ │ │ │ - rsbeq r0, fp, r8, lsr #13 │ │ │ │ - strdeq r7, [fp], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r0, fp, r8, lsl #13 │ │ │ │ + rsbeq r8, fp, r4, lsl #1 │ │ │ │ + rsbeq r0, fp, r0, lsl r7 │ │ │ │ + rsbeq r8, fp, r4, rrx │ │ │ │ + strdeq r0, [fp], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r8, fp, r0, asr #32 │ │ │ │ + rsbeq r0, fp, ip, asr #13 │ │ │ │ + rsbeq r8, fp, r0, lsr #32 │ │ │ │ + rsbeq r0, fp, ip, lsr #13 │ │ │ │ + rsbeq r8, fp, r0 │ │ │ │ + rsbeq r0, fp, ip, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 570cd8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 8, cr15, cr8, cr12, {6} │ │ │ │ ldrtpl pc, [r4], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb0c5 │ │ │ │ @@ -297964,23 +297964,23 @@ │ │ │ │ ldrbvc pc, [r0, r3, asr #13]! @ │ │ │ │ cdp 0, 11, cr6, cr0, cr12, {0} │ │ │ │ stmib r0, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strt r6, [r5], r0, lsl #14 │ │ │ │ ... │ │ │ │ ldrsbteq r9, [r6], #-26 @ 0xffffffe6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, fp, r2, lsr #4 │ │ │ │ - rsbeq r7, fp, r0, asr #30 │ │ │ │ - rsbeq r7, fp, r0, lsl #29 │ │ │ │ - rsbeq r7, fp, sl, ror lr │ │ │ │ - rsbeq r7, fp, r4, lsr #28 │ │ │ │ - rsbeq r7, fp, r8, ror #24 │ │ │ │ - rsbeq r7, fp, ip, lsr #24 │ │ │ │ + rsbeq r1, fp, r6, lsr #4 │ │ │ │ + rsbeq r7, fp, r4, asr #30 │ │ │ │ + rsbeq r7, fp, r4, lsl #29 │ │ │ │ + rsbeq r7, fp, lr, ror lr │ │ │ │ + rsbeq r7, fp, r8, lsr #28 │ │ │ │ + rsbeq r7, fp, ip, ror #24 │ │ │ │ + rsbeq r7, fp, r0, lsr ip │ │ │ │ ldrsbteq r8, [r6], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r7, fp, r2, ror #22 │ │ │ │ + rsbeq r7, fp, r6, ror #22 │ │ │ │ blcs 15ca9c │ │ │ │ blls 19ed130 │ │ │ │ stmdals lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sp} │ │ │ │ @ instruction: 0xf6dc009a │ │ │ │ bls d7056c │ │ │ │ vldrle s4, [r6, #-0] │ │ │ │ strcs r9, [r0], #-3623 @ 0xfffff1d9 │ │ │ │ @@ -298443,26 +298443,26 @@ │ │ │ │ ldmdbls r4!, {r0, r1, r2, r7, r9, sl, sp, lr, pc} │ │ │ │ andeq lr, r2, r8, lsr #23 │ │ │ │ blle 14f1f18 │ │ │ │ eorpl pc, r0, r1, asr r8 @ │ │ │ │ svclt 0x0000e6d2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r7, fp, r0, asr #19 │ │ │ │ - rsbeq r0, fp, sl, asr #32 │ │ │ │ - rsbeq r7, fp, r0, lsr #19 │ │ │ │ - rsbeq r0, fp, sl, lsr #32 │ │ │ │ - rsbeq r7, fp, r4, lsl #18 │ │ │ │ - rsbeq r7, fp, r8, lsl #15 │ │ │ │ - mlseq fp, r4, r5, r7 │ │ │ │ - rsbeq r7, fp, r4, lsl #11 │ │ │ │ - rsbeq r7, fp, r2, ror #10 │ │ │ │ - rsbeq r7, fp, r8, ror #9 │ │ │ │ - rsbeq r7, fp, ip, ror #8 │ │ │ │ - strdeq pc, [sl], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r7, fp, r4, asr #19 │ │ │ │ + rsbeq r0, fp, lr, asr #32 │ │ │ │ + rsbeq r7, fp, r4, lsr #19 │ │ │ │ + rsbeq r0, fp, lr, lsr #32 │ │ │ │ + rsbeq r7, fp, r8, lsl #18 │ │ │ │ + rsbeq r7, fp, ip, lsl #15 │ │ │ │ + mlseq fp, r8, r5, r7 │ │ │ │ + rsbeq r7, fp, r8, lsl #11 │ │ │ │ + rsbeq r7, fp, r6, ror #10 │ │ │ │ + rsbeq r7, fp, ip, ror #9 │ │ │ │ + rsbeq r7, fp, r0, ror r4 │ │ │ │ + strdeq pc, [sl], #-172 @ 0xffffff54 @ │ │ │ │ ldrdeq pc, [ip], -r8 │ │ │ │ vmax.u16 d20, d4, d25 │ │ │ │ stmdacs r0, {r0, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrhi pc, [r3, #-0] │ │ │ │ ldrdeq pc, [ip], -r8 │ │ │ │ vmax.u16 d20, d4, d25 │ │ │ │ pkhtbmi pc, r2, r5, asr #16 @ │ │ │ │ @@ -299440,82 +299440,82 @@ │ │ │ │ mvncs pc, r2, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffd74f76 │ │ │ │ ldrbtmi r4, [r8], #-2118 @ 0xfffff7ba │ │ │ │ stc2 6, cr15, [ip], #896 @ 0x380 │ │ │ │ @ instruction: 0x3181f894 │ │ │ │ svclt 0x0000deff │ │ │ │ - rsbeq r6, fp, sl, lsl #22 │ │ │ │ - mlseq sl, ip, r1, pc @ │ │ │ │ - rsbeq r6, fp, r8, asr #18 │ │ │ │ - ldrdeq lr, [sl], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r6, fp, sl, lsl r9 │ │ │ │ - rsbeq lr, sl, r4, lsr #31 │ │ │ │ - rsbeq r6, fp, lr, lsr #16 │ │ │ │ - strhteq lr, [sl], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r6, fp, r6, lsl #16 │ │ │ │ - rsbeq r6, fp, r2, ror r8 │ │ │ │ - rsbeq r6, fp, r6, ror #15 │ │ │ │ - rsbeq lr, sl, r0, ror lr │ │ │ │ - rsbeq r6, fp, r6, asr #15 │ │ │ │ - rsbeq lr, sl, r0, asr lr │ │ │ │ - rsbeq r6, fp, ip, lsr #15 │ │ │ │ - rsbeq r6, fp, r2, lsl #15 │ │ │ │ - rsbeq lr, sl, lr, lsl #28 │ │ │ │ - rsbeq r6, fp, lr, lsr r7 │ │ │ │ - rsbeq lr, sl, r8, asr #27 │ │ │ │ - rsbeq r6, fp, r8, lsr #14 │ │ │ │ - rsbeq r6, fp, sl, lsr #13 │ │ │ │ - rsbeq lr, sl, r6, lsr sp │ │ │ │ - mlseq fp, r8, r6, r6 │ │ │ │ - rsbeq r6, fp, r8, lsl #13 │ │ │ │ - rsbeq r6, fp, ip, asr #12 │ │ │ │ - ldrdeq lr, [sl], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r6, fp, lr, lsr #12 │ │ │ │ - strhteq lr, [sl], #-202 @ 0xffffff36 │ │ │ │ - rsbeq r6, fp, r8, lsl #12 │ │ │ │ - mlseq sl, r2, ip, lr │ │ │ │ - strdeq r6, [fp], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r6, fp, ip, asr #11 │ │ │ │ - rsbeq lr, sl, r6, asr ip │ │ │ │ - strhteq r6, [fp], #-82 @ 0xffffffae │ │ │ │ - rsbeq lr, sl, ip, lsr ip │ │ │ │ - mlseq fp, r0, r5, r6 │ │ │ │ - rsbeq lr, sl, ip, lsl ip │ │ │ │ - rsbeq r6, fp, r2, ror r5 │ │ │ │ - strdeq lr, [sl], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r6, fp, r8, asr r5 │ │ │ │ - rsbeq lr, sl, r2, ror #23 │ │ │ │ - rsbeq r6, fp, lr, lsr r5 │ │ │ │ - rsbeq lr, sl, r8, asr #23 │ │ │ │ - rsbeq r6, fp, r4, lsr #10 │ │ │ │ - rsbeq lr, sl, lr, lsr #23 │ │ │ │ - rsbeq r6, fp, sl, lsl #10 │ │ │ │ - mlseq sl, r4, fp, lr │ │ │ │ - strdeq r6, [fp], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq lr, sl, sl, ror fp │ │ │ │ - ldrdeq r6, [fp], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq lr, sl, r0, ror #22 │ │ │ │ - rsbeq r6, fp, r8, asr #9 │ │ │ │ - rsbeq r6, fp, r0, lsr #9 │ │ │ │ - rsbeq lr, sl, ip, lsr #22 │ │ │ │ - rsbeq r6, fp, r6, lsl #9 │ │ │ │ - rsbeq lr, sl, r0, lsl fp │ │ │ │ - rsbeq r6, fp, ip, ror #8 │ │ │ │ - strdeq lr, [sl], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r6, fp, r2, asr r4 │ │ │ │ - ldrdeq lr, [sl], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r6, fp, r8, lsr r4 │ │ │ │ - rsbeq lr, sl, r2, asr #21 │ │ │ │ - rsbeq r6, fp, lr, lsl r4 │ │ │ │ - rsbeq lr, sl, r8, lsr #21 │ │ │ │ - rsbeq r6, fp, r4, lsl #8 │ │ │ │ - rsbeq lr, sl, lr, lsl #21 │ │ │ │ - rsbeq r6, fp, r8, ror #7 │ │ │ │ + rsbeq r6, fp, lr, lsl #22 │ │ │ │ + rsbeq pc, sl, r0, lsr #3 │ │ │ │ + rsbeq r6, fp, ip, asr #18 │ │ │ │ + ldrdeq lr, [sl], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r6, fp, lr, lsl r9 │ │ │ │ + rsbeq lr, sl, r8, lsr #31 │ │ │ │ + rsbeq r6, fp, r2, lsr r8 │ │ │ │ + strhteq lr, [sl], #-236 @ 0xffffff14 │ │ │ │ + rsbeq r6, fp, sl, lsl #16 │ │ │ │ + rsbeq r6, fp, r6, ror r8 │ │ │ │ + rsbeq r6, fp, sl, ror #15 │ │ │ │ + rsbeq lr, sl, r4, ror lr │ │ │ │ + rsbeq r6, fp, sl, asr #15 │ │ │ │ + rsbeq lr, sl, r4, asr lr │ │ │ │ + strhteq r6, [fp], #-112 @ 0xffffff90 │ │ │ │ + rsbeq r6, fp, r6, lsl #15 │ │ │ │ + rsbeq lr, sl, r2, lsl lr │ │ │ │ + rsbeq r6, fp, r2, asr #14 │ │ │ │ + rsbeq lr, sl, ip, asr #27 │ │ │ │ + rsbeq r6, fp, ip, lsr #14 │ │ │ │ + rsbeq r6, fp, lr, lsr #13 │ │ │ │ + rsbeq lr, sl, sl, lsr sp │ │ │ │ + mlseq fp, ip, r6, r6 │ │ │ │ + rsbeq r6, fp, ip, lsl #13 │ │ │ │ + rsbeq r6, fp, r0, asr r6 │ │ │ │ + ldrdeq lr, [sl], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r6, fp, r2, lsr r6 │ │ │ │ + strhteq lr, [sl], #-206 @ 0xffffff32 │ │ │ │ + rsbeq r6, fp, ip, lsl #12 │ │ │ │ + mlseq sl, r6, ip, lr │ │ │ │ + strdeq r6, [fp], #-84 @ 0xffffffac @ │ │ │ │ + ldrdeq r6, [fp], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq lr, sl, sl, asr ip │ │ │ │ + strhteq r6, [fp], #-86 @ 0xffffffaa │ │ │ │ + rsbeq lr, sl, r0, asr #24 │ │ │ │ + mlseq fp, r4, r5, r6 │ │ │ │ + rsbeq lr, sl, r0, lsr #24 │ │ │ │ + rsbeq r6, fp, r6, ror r5 │ │ │ │ + rsbeq lr, sl, r2, lsl #24 │ │ │ │ + rsbeq r6, fp, ip, asr r5 │ │ │ │ + rsbeq lr, sl, r6, ror #23 │ │ │ │ + rsbeq r6, fp, r2, asr #10 │ │ │ │ + rsbeq lr, sl, ip, asr #23 │ │ │ │ + rsbeq r6, fp, r8, lsr #10 │ │ │ │ + strhteq lr, [sl], #-178 @ 0xffffff4e │ │ │ │ + rsbeq r6, fp, lr, lsl #10 │ │ │ │ + mlseq sl, r8, fp, lr │ │ │ │ + strdeq r6, [fp], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq lr, sl, lr, ror fp │ │ │ │ + ldrdeq r6, [fp], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq lr, sl, r4, ror #22 │ │ │ │ + rsbeq r6, fp, ip, asr #9 │ │ │ │ + rsbeq r6, fp, r4, lsr #9 │ │ │ │ + rsbeq lr, sl, r0, lsr fp │ │ │ │ + rsbeq r6, fp, sl, lsl #9 │ │ │ │ + rsbeq lr, sl, r4, lsl fp │ │ │ │ + rsbeq r6, fp, r0, ror r4 │ │ │ │ + strdeq lr, [sl], #-170 @ 0xffffff56 @ │ │ │ │ rsbeq r6, fp, r6, asr r4 │ │ │ │ + rsbeq lr, sl, r0, ror #21 │ │ │ │ + rsbeq r6, fp, ip, lsr r4 │ │ │ │ + rsbeq lr, sl, r6, asr #21 │ │ │ │ + rsbeq r6, fp, r2, lsr #8 │ │ │ │ + rsbeq lr, sl, ip, lsr #21 │ │ │ │ + rsbeq r6, fp, r8, lsl #8 │ │ │ │ + mlseq sl, r2, sl, lr │ │ │ │ + rsbeq r6, fp, ip, ror #7 │ │ │ │ + rsbeq r6, fp, sl, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strbtmi pc, [ip], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8df460f │ │ │ │ addslt r1, r5, ip, ror #9 │ │ │ │ @@ -299830,43 +299830,43 @@ │ │ │ │ @ instruction: 0xf8e8f6e0 │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9a2f6e0 │ │ │ │ svclt 0x0000e6d6 │ │ │ │ rsbseq r7, r6, r0, ror #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, fp, r0, lsr r2 │ │ │ │ - strhteq lr, [sl], #-138 @ 0xffffff76 │ │ │ │ + rsbeq r6, fp, r4, lsr r2 │ │ │ │ + strhteq lr, [sl], #-142 @ 0xffffff72 │ │ │ │ rsbseq r7, r6, r0, asr r4 │ │ │ │ - rsbeq r6, fp, sl, ror #3 │ │ │ │ - rsbeq r6, fp, r6, ror r1 │ │ │ │ - rsbeq lr, sl, r2, lsl #16 │ │ │ │ - rsbeq r6, fp, r0, ror r1 │ │ │ │ - rsbeq r6, fp, r8, asr #2 │ │ │ │ - rsbeq r6, fp, lr, ror #1 │ │ │ │ - rsbeq lr, sl, sl, ror r7 │ │ │ │ - rsbeq r6, fp, r6, lsl #1 │ │ │ │ - strdeq r6, [fp], #-4 @ │ │ │ │ - rsbeq r6, fp, sl, ror r0 │ │ │ │ - rsbeq r6, fp, r8, lsr #32 │ │ │ │ - strhteq lr, [sl], #-98 @ 0xffffff9e │ │ │ │ - rsbeq r6, fp, r8, lsl r0 │ │ │ │ - ldrdeq r5, [fp], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r5, fp, lr, ror #29 │ │ │ │ - rsbeq lr, sl, sl, ror r5 │ │ │ │ - ldrdeq r5, [fp], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq lr, sl, lr, asr r5 │ │ │ │ - rsbeq r5, fp, r2, asr #28 │ │ │ │ - rsbeq lr, sl, lr, asr #9 │ │ │ │ - rsbeq r5, fp, r0, lsl lr │ │ │ │ - mlseq sl, sl, r4, lr │ │ │ │ - strdeq r5, [fp], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq lr, sl, ip, ror r4 │ │ │ │ - ldrdeq r5, [fp], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq lr, sl, r2, ror #8 │ │ │ │ + rsbeq r6, fp, lr, ror #3 │ │ │ │ + rsbeq r6, fp, sl, ror r1 │ │ │ │ + rsbeq lr, sl, r6, lsl #16 │ │ │ │ + rsbeq r6, fp, r4, ror r1 │ │ │ │ + rsbeq r6, fp, ip, asr #2 │ │ │ │ + strdeq r6, [fp], #-2 @ │ │ │ │ + rsbeq lr, sl, lr, ror r7 │ │ │ │ + rsbeq r6, fp, sl, lsl #1 │ │ │ │ + strdeq r6, [fp], #-8 @ │ │ │ │ + rsbeq r6, fp, lr, ror r0 │ │ │ │ + rsbeq r6, fp, ip, lsr #32 │ │ │ │ + strhteq lr, [sl], #-102 @ 0xffffff9a │ │ │ │ + rsbeq r6, fp, ip, lsl r0 │ │ │ │ + ldrdeq r5, [fp], #-248 @ 0xffffff08 @ │ │ │ │ + strdeq r5, [fp], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq lr, sl, lr, ror r5 │ │ │ │ + ldrdeq r5, [fp], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq lr, sl, r2, ror #10 │ │ │ │ + rsbeq r5, fp, r6, asr #28 │ │ │ │ + ldrdeq lr, [sl], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r5, fp, r4, lsl lr │ │ │ │ + mlseq sl, lr, r4, lr │ │ │ │ + strdeq r5, [fp], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq lr, sl, r0, lsl #9 │ │ │ │ + ldrdeq r5, [fp], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq lr, sl, r6, ror #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 272f50 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ addslt r4, fp, sp, asr #27 │ │ │ │ ldrbtmi r4, [sp], #-3277 @ 0xfffff333 │ │ │ │ @@ -300240,32 +300240,32 @@ │ │ │ │ ldrbtmi r4, [r8], #-2070 @ 0xfffff7ea │ │ │ │ @ instruction: 0xf6df300c │ │ │ │ ldmdami r5, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6df4478 │ │ │ │ bls 2b7a2c >::_M_default_append(unsigned int)@@Base+0x34e98> │ │ │ │ @ instruction: 0x2326e9d2 │ │ │ │ svclt 0x0000deff │ │ │ │ - rsbeq r5, fp, sl, lsr #18 │ │ │ │ - strhteq sp, [sl], #-246 @ 0xffffff0a │ │ │ │ - rsbeq r5, fp, r2, lsl r9 │ │ │ │ - mlseq sl, lr, pc, sp @ │ │ │ │ - strdeq r5, [fp], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq sp, sl, r6, lsl #31 │ │ │ │ - rsbeq r5, fp, r8, asr r8 │ │ │ │ - rsbeq sp, sl, r4, ror #29 │ │ │ │ - rsbeq r5, fp, ip, lsr r8 │ │ │ │ - rsbeq sp, sl, r8, asr #29 │ │ │ │ - strhteq r5, [fp], #-124 @ 0xffffff84 │ │ │ │ - rsbeq sp, sl, r8, asr #28 │ │ │ │ - rsbeq r5, fp, r0, lsr #15 │ │ │ │ - rsbeq sp, sl, ip, lsr #28 │ │ │ │ - rsbeq r5, fp, r6, lsl #15 │ │ │ │ - rsbeq sp, sl, r2, lsl lr │ │ │ │ - rsbeq r5, fp, r6, ror #14 │ │ │ │ - ldrdeq r5, [fp], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r5, fp, lr, lsr #18 │ │ │ │ + strhteq sp, [sl], #-250 @ 0xffffff06 │ │ │ │ + rsbeq r5, fp, r6, lsl r9 │ │ │ │ + rsbeq sp, sl, r2, lsr #31 │ │ │ │ + strdeq r5, [fp], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq sp, sl, sl, lsl #31 │ │ │ │ + rsbeq r5, fp, ip, asr r8 │ │ │ │ + rsbeq sp, sl, r8, ror #29 │ │ │ │ + rsbeq r5, fp, r0, asr #16 │ │ │ │ + rsbeq sp, sl, ip, asr #29 │ │ │ │ + rsbeq r5, fp, r0, asr #15 │ │ │ │ + rsbeq sp, sl, ip, asr #28 │ │ │ │ + rsbeq r5, fp, r4, lsr #15 │ │ │ │ + rsbeq sp, sl, r0, lsr lr │ │ │ │ + rsbeq r5, fp, sl, lsl #15 │ │ │ │ + rsbeq sp, sl, r6, lsl lr │ │ │ │ + rsbeq r5, fp, sl, ror #14 │ │ │ │ + ldrdeq r5, [fp], #-120 @ 0xffffff88 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2f3590 >::_M_default_append(unsigned int)@@Base+0x709fc> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ @ instruction: 0x5734f8df │ │ │ │ @ instruction: 0xf8dfb0a9 │ │ │ │ @@ -300728,24 +300728,24 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ ... │ │ │ │ rsbseq r6, r6, r0, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r6, r6, r8, lsl r9 │ │ │ │ ldrshteq r6, [r6], #-136 @ 0xffffff78 │ │ │ │ - rsbeq r3, sp, r0, ror #27 │ │ │ │ - ldrdeq r3, [sp], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r5, fp, r4, lsr #6 │ │ │ │ - rsbeq r5, fp, r6, lsl #6 │ │ │ │ - rsbeq r5, fp, r0, ror #1 │ │ │ │ - rsbeq sp, sl, ip, ror #14 │ │ │ │ - rsbeq r5, fp, r4, asr #1 │ │ │ │ - rsbeq sp, sl, r0, asr r7 │ │ │ │ - rsbeq r5, fp, r6, asr r0 │ │ │ │ - rsbeq sp, sl, r2, ror #13 │ │ │ │ + rsbeq r3, sp, r4, ror #27 │ │ │ │ + ldrdeq r3, [sp], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r5, fp, r8, lsr #6 │ │ │ │ + rsbeq r5, fp, sl, lsl #6 │ │ │ │ + rsbeq r5, fp, r4, ror #1 │ │ │ │ + rsbeq sp, sl, r0, ror r7 │ │ │ │ + rsbeq r5, fp, r8, asr #1 │ │ │ │ + rsbeq sp, sl, r4, asr r7 │ │ │ │ + rsbeq r5, fp, sl, asr r0 │ │ │ │ + rsbeq sp, sl, r6, ror #13 │ │ │ │ @ instruction: 0x46349d16 │ │ │ │ vrsubhn.i64 d20, q6, q8 │ │ │ │ blmi ff6374b4 │ │ │ │ @ instruction: 0xf641990f │ │ │ │ ldrbtmi r2, [fp], #-652 @ 0xfffffd74 │ │ │ │ andcs r9, r4, #0, 4 │ │ │ │ @ instruction: 0xf6dd930f │ │ │ │ @@ -300952,44 +300952,44 @@ │ │ │ │ tstpmi pc, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2081 @ 0xfffff7df │ │ │ │ @ instruction: 0xf6df300c │ │ │ │ stmdami r0!, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2319 @ 0xfffff6f1 │ │ │ │ @ instruction: 0xf8d6f6df │ │ │ │ str r9, [sp, #2575]! @ 0xa0f │ │ │ │ - rsbeq r4, fp, r6, lsl #31 │ │ │ │ + rsbeq r4, fp, sl, lsl #31 │ │ │ │ andeq r1, r0, r4, lsr r4 │ │ │ │ andeq r1, r0, r4, lsr r0 │ │ │ │ andeq r0, r0, r8, lsl fp │ │ │ │ andeq r0, r0, r8, lsr #25 │ │ │ │ @ instruction: 0xffff83b3 │ │ │ │ - rsbeq r4, fp, r6, lsr #28 │ │ │ │ - strhteq sp, [sl], #-66 @ 0xffffffbe │ │ │ │ - rsbeq r4, fp, r2, lsl #28 │ │ │ │ - rsbeq r4, fp, r0, ror lr │ │ │ │ - rsbeq r4, fp, r8, ror #27 │ │ │ │ - rsbeq sp, sl, sl, ror r4 │ │ │ │ - rsbeq r4, fp, ip, lsr #27 │ │ │ │ - rsbeq sp, sl, r8, lsr r4 │ │ │ │ - rsbeq r4, fp, lr, lsl #27 │ │ │ │ - rsbeq sp, sl, sl, lsl r4 │ │ │ │ - rsbeq r4, fp, r0, ror sp │ │ │ │ - strdeq sp, [sl], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r4, fp, r2, asr sp │ │ │ │ - ldrdeq sp, [sl], #-62 @ 0xffffffc2 @ │ │ │ │ - strdeq r4, [fp], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq sp, sl, r6, lsl #7 │ │ │ │ - ldrdeq r4, [fp], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq sp, sl, r8, ror #6 │ │ │ │ - strhteq r4, [fp], #-206 @ 0xffffff32 │ │ │ │ - rsbeq r4, fp, r0, lsl #28 │ │ │ │ - mlseq fp, sl, ip, r4 │ │ │ │ - ldrdeq r4, [fp], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r4, fp, lr, lsr ip │ │ │ │ - rsbeq sp, sl, sl, asr #5 │ │ │ │ + rsbeq r4, fp, sl, lsr #28 │ │ │ │ + strhteq sp, [sl], #-70 @ 0xffffffba │ │ │ │ + rsbeq r4, fp, r6, lsl #28 │ │ │ │ + rsbeq r4, fp, r4, ror lr │ │ │ │ + rsbeq r4, fp, ip, ror #27 │ │ │ │ + rsbeq sp, sl, lr, ror r4 │ │ │ │ + strhteq r4, [fp], #-208 @ 0xffffff30 │ │ │ │ + rsbeq sp, sl, ip, lsr r4 │ │ │ │ + mlseq fp, r2, sp, r4 │ │ │ │ + rsbeq sp, sl, lr, lsl r4 │ │ │ │ + rsbeq r4, fp, r4, ror sp │ │ │ │ + rsbeq sp, sl, r0, lsl #8 │ │ │ │ + rsbeq r4, fp, r6, asr sp │ │ │ │ + rsbeq sp, sl, r2, ror #7 │ │ │ │ + strdeq r4, [fp], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq sp, sl, sl, lsl #7 │ │ │ │ + rsbeq r4, fp, r0, ror #25 │ │ │ │ + rsbeq sp, sl, ip, ror #6 │ │ │ │ + rsbeq r4, fp, r2, asr #25 │ │ │ │ + rsbeq r4, fp, r4, lsl #28 │ │ │ │ + mlseq fp, lr, ip, r4 │ │ │ │ + rsbeq r4, fp, r0, ror #27 │ │ │ │ + rsbeq r4, fp, r2, asr #24 │ │ │ │ + rsbeq sp, sl, lr, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec8fe2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ bls 34a688 >::_M_default_append(unsigned int)@@Base+0xc7af4> │ │ │ │ @ instruction: 0xf8cd9201 │ │ │ │ bls 328c40 >::_M_default_append(unsigned int)@@Base+0xa60ac> │ │ │ │ @@ -301002,16 +301002,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffbaf6de │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6df4478 │ │ │ │ blls 236e40 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r4, fp, ip, ror fp │ │ │ │ - rsbeq sp, sl, r8, lsl #4 │ │ │ │ + rsbeq r4, fp, r0, lsl #23 │ │ │ │ + rsbeq sp, sl, ip, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec8fe84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ bls 30a6e0 >::_M_default_append(unsigned int)@@Base+0x87b4c> │ │ │ │ andcs r9, r0, #268435456 @ 0x10000000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -301024,16 +301024,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff8ef6de │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6df4478 │ │ │ │ blls 236de8 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r4, fp, r4, lsr #22 │ │ │ │ - strhteq sp, [sl], #-16 │ │ │ │ + rsbeq r4, fp, r8, lsr #22 │ │ │ │ + strhteq sp, [sl], #-20 @ 0xffffffec │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec8fedc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, lr, r0, lsr #25 │ │ │ │ ldccc 8, cr15, [ip], {223} @ 0xdf │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -301840,192 +301840,192 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svclt 0x00e33333 │ │ │ │ rsbseq r5, r6, r2, lsr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, fp, r4, ror #21 │ │ │ │ - rsbeq r4, fp, lr, ror #21 │ │ │ │ + rsbeq r4, fp, r8, ror #21 │ │ │ │ + strdeq r4, [fp], #-162 @ 0xffffff5e @ │ │ │ │ @ instruction: 0xffff4bbd │ │ │ │ - rsbeq r4, fp, ip, ror ip │ │ │ │ + rsbeq r4, fp, r0, lsl #25 │ │ │ │ @ instruction: 0xffff489d │ │ │ │ @ instruction: 0xffff4991 │ │ │ │ @ instruction: 0x00005db5 │ │ │ │ muleq r0, r9, sl │ │ │ │ - rsbeq r4, fp, ip, lsl #25 │ │ │ │ - rsbeq r4, fp, r8, lsl #20 │ │ │ │ - mlseq sl, r2, r0, sp │ │ │ │ + mlseq fp, r0, ip, r4 │ │ │ │ + rsbeq r4, fp, ip, lsl #20 │ │ │ │ + mlseq sl, r6, r0, sp │ │ │ │ rsbseq r5, r6, r8, lsr #24 │ │ │ │ ldrdeq r1, [r0], -sp │ │ │ │ andeq r1, r0, fp, ror #2 │ │ │ │ @ instruction: 0xffff465f │ │ │ │ - mlseq fp, lr, r9, r4 │ │ │ │ - rsbeq sp, sl, r8, lsr #32 │ │ │ │ - rsbeq r4, fp, r0, lsl #19 │ │ │ │ - rsbeq sp, sl, sl │ │ │ │ - rsbeq r4, fp, r2, ror #18 │ │ │ │ - rsbeq ip, sl, ip, ror #31 │ │ │ │ + rsbeq r4, fp, r2, lsr #19 │ │ │ │ + rsbeq sp, sl, ip, lsr #32 │ │ │ │ + rsbeq r4, fp, r4, lsl #19 │ │ │ │ + rsbeq sp, sl, lr │ │ │ │ + rsbeq r4, fp, r6, ror #18 │ │ │ │ + strdeq ip, [sl], #-240 @ 0xffffff10 @ │ │ │ │ @ instruction: 0xffff8c41 │ │ │ │ @ instruction: 0xffff7e0d │ │ │ │ - rsbeq r4, fp, ip, lsl r9 │ │ │ │ - rsbeq ip, sl, r6, lsr #31 │ │ │ │ - strdeq r4, [fp], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq ip, sl, r8, lsl #31 │ │ │ │ + rsbeq r4, fp, r0, lsr #18 │ │ │ │ + rsbeq ip, sl, sl, lsr #31 │ │ │ │ + rsbeq r4, fp, r2, lsl #18 │ │ │ │ + rsbeq ip, sl, ip, lsl #31 │ │ │ │ @ instruction: 0xffffa02d │ │ │ │ - rsbeq r4, fp, ip, asr #17 │ │ │ │ - rsbeq ip, sl, r6, asr pc │ │ │ │ + ldrdeq r4, [fp], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq ip, sl, sl, asr pc │ │ │ │ @ instruction: 0xffff44cb │ │ │ │ - mlseq fp, sl, r8, r4 │ │ │ │ - rsbeq ip, sl, r4, lsr #30 │ │ │ │ + mlseq fp, lr, r8, r4 │ │ │ │ + rsbeq ip, sl, r8, lsr #30 │ │ │ │ @ instruction: 0xffff4699 │ │ │ │ - rsbeq r4, fp, r8, ror #16 │ │ │ │ - strdeq ip, [sl], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r4, fp, r6, asr #16 │ │ │ │ - rsbeq ip, sl, lr, asr #29 │ │ │ │ - rsbeq r4, fp, r2, lsr #16 │ │ │ │ - rsbeq r4, fp, r6, asr sl │ │ │ │ + rsbeq r4, fp, ip, ror #16 │ │ │ │ + strdeq ip, [sl], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r4, fp, sl, asr #16 │ │ │ │ + ldrdeq ip, [sl], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r4, fp, r6, lsr #16 │ │ │ │ + rsbeq r4, fp, sl, asr sl │ │ │ │ @ instruction: 0xffff374b │ │ │ │ - strdeq r4, [fp], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq ip, sl, ip, ror lr │ │ │ │ + strdeq r4, [fp], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq ip, sl, r0, lsl #29 │ │ │ │ @ instruction: 0xffff71b9 │ │ │ │ - rsbeq r4, fp, r0, asr #15 │ │ │ │ - rsbeq ip, sl, sl, asr #28 │ │ │ │ + rsbeq r4, fp, r4, asr #15 │ │ │ │ + rsbeq ip, sl, lr, asr #28 │ │ │ │ @ instruction: 0xffffac1f │ │ │ │ - rsbeq r4, fp, lr, lsl #15 │ │ │ │ - rsbeq ip, sl, r8, lsl lr │ │ │ │ + mlseq fp, r2, r7, r4 │ │ │ │ + rsbeq ip, sl, ip, lsl lr │ │ │ │ ldrdeq r1, [r0], -r7 │ │ │ │ - rsbeq r4, fp, r0, asr r7 │ │ │ │ - ldrdeq ip, [sl], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r4, fp, r4, asr r7 │ │ │ │ + ldrdeq ip, [sl], #-222 @ 0xffffff22 @ │ │ │ │ @ instruction: 0xffff427b │ │ │ │ - rsbeq r4, fp, lr, lsl r7 │ │ │ │ - rsbeq ip, sl, r8, lsr #27 │ │ │ │ + rsbeq r4, fp, r2, lsr #14 │ │ │ │ + rsbeq ip, sl, ip, lsr #27 │ │ │ │ @ instruction: 0xffffe9b1 │ │ │ │ - rsbeq r4, fp, r4, ror #13 │ │ │ │ - rsbeq ip, sl, lr, ror #26 │ │ │ │ + rsbeq r4, fp, r8, ror #13 │ │ │ │ + rsbeq ip, sl, r2, ror sp │ │ │ │ @ instruction: 0xffffa3a7 │ │ │ │ - strhteq r4, [fp], #-98 @ 0xffffff9e │ │ │ │ - rsbeq ip, sl, ip, lsr sp │ │ │ │ + strhteq r4, [fp], #-102 @ 0xffffff9a │ │ │ │ + rsbeq ip, sl, r0, asr #26 │ │ │ │ @ instruction: 0xfffffad1 │ │ │ │ @ instruction: 0xfffffb25 │ │ │ │ - rsbeq r4, fp, ip, ror #12 │ │ │ │ - strdeq ip, [sl], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r4, fp, r0, ror r6 │ │ │ │ + strdeq ip, [sl], #-202 @ 0xffffff36 @ │ │ │ │ @ instruction: 0xffff39b7 │ │ │ │ - rsbeq r4, fp, sl, lsr r6 │ │ │ │ - rsbeq ip, sl, r4, asr #25 │ │ │ │ + rsbeq r4, fp, lr, lsr r6 │ │ │ │ + rsbeq ip, sl, r8, asr #25 │ │ │ │ andeq r5, r0, r1, lsr #16 │ │ │ │ - rsbeq r4, fp, r8, lsl #12 │ │ │ │ - mlseq sl, r2, ip, ip │ │ │ │ + rsbeq r4, fp, ip, lsl #12 │ │ │ │ + mlseq sl, r6, ip, ip │ │ │ │ @ instruction: 0xffff5f2f │ │ │ │ - ldrdeq r4, [fp], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq ip, sl, r0, ror #24 │ │ │ │ + ldrdeq r4, [fp], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq ip, sl, r4, ror #24 │ │ │ │ @ instruction: 0xffff6295 │ │ │ │ - rsbeq r4, fp, r4, lsr #11 │ │ │ │ - rsbeq ip, sl, lr, lsr #24 │ │ │ │ - rsbeq r4, fp, r6, lsl #16 │ │ │ │ - rsbeq r4, fp, r0, ror r8 │ │ │ │ - rsbeq r4, fp, r0, asr r5 │ │ │ │ - ldrdeq ip, [sl], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r4, fp, r4, asr #16 │ │ │ │ - mlseq fp, r2, r8, r4 │ │ │ │ - rsbeq r4, fp, r0, lsl #10 │ │ │ │ - rsbeq ip, sl, sl, lsl #23 │ │ │ │ - rsbeq r4, fp, r6, ror r8 │ │ │ │ - strhteq r4, [fp], #-140 @ 0xffffff74 │ │ │ │ - rsbeq r4, fp, lr, lsr #9 │ │ │ │ - rsbeq ip, sl, r8, lsr fp │ │ │ │ - mlseq fp, r4, r8, r4 │ │ │ │ + rsbeq r4, fp, r8, lsr #11 │ │ │ │ + rsbeq ip, sl, r2, lsr ip │ │ │ │ + rsbeq r4, fp, sl, lsl #16 │ │ │ │ + rsbeq r4, fp, r4, ror r8 │ │ │ │ + rsbeq r4, fp, r4, asr r5 │ │ │ │ + ldrdeq ip, [sl], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r4, fp, r8, asr #16 │ │ │ │ + mlseq fp, r6, r8, r4 │ │ │ │ + rsbeq r4, fp, r4, lsl #10 │ │ │ │ + rsbeq ip, sl, lr, lsl #23 │ │ │ │ + rsbeq r4, fp, sl, ror r8 │ │ │ │ + rsbeq r4, fp, r0, asr #17 │ │ │ │ + strhteq r4, [fp], #-66 @ 0xffffffbe │ │ │ │ + rsbeq ip, sl, ip, lsr fp │ │ │ │ + mlseq fp, r8, r8, r4 │ │ │ │ + rsbeq r4, fp, sl, ror #17 │ │ │ │ + rsbeq r4, fp, lr, ror #8 │ │ │ │ + strdeq ip, [sl], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r4, fp, lr, asr #17 │ │ │ │ + rsbeq r4, fp, ip, lsl #18 │ │ │ │ + rsbeq r4, fp, lr, lsl r4 │ │ │ │ + rsbeq ip, sl, r8, lsr #21 │ │ │ │ + rsbeq r4, fp, r2, lsl r9 │ │ │ │ + ldrdeq r4, [fp], #-142 @ 0xffffff72 @ │ │ │ │ + ldrdeq r4, [fp], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq ip, sl, r4, ror #20 │ │ │ │ + rsbeq r4, fp, lr, lsl r9 │ │ │ │ rsbeq r4, fp, r6, ror #17 │ │ │ │ - rsbeq r4, fp, sl, ror #8 │ │ │ │ - strdeq ip, [sl], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r4, fp, sl, asr #17 │ │ │ │ - rsbeq r4, fp, r8, lsl #18 │ │ │ │ - rsbeq r4, fp, sl, lsl r4 │ │ │ │ - rsbeq ip, sl, r4, lsr #21 │ │ │ │ - rsbeq r4, fp, lr, lsl #18 │ │ │ │ - ldrdeq r4, [fp], #-138 @ 0xffffff76 @ │ │ │ │ - ldrdeq r4, [fp], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq ip, sl, r0, ror #20 │ │ │ │ - rsbeq r4, fp, sl, lsl r9 │ │ │ │ - rsbeq r4, fp, r2, ror #17 │ │ │ │ - mlseq fp, r2, r3, r4 │ │ │ │ - rsbeq ip, sl, ip, lsl sl │ │ │ │ - strdeq r4, [fp], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r4, fp, r4, lsl r9 │ │ │ │ - rsbeq r4, fp, ip, asr #6 │ │ │ │ - ldrdeq ip, [sl], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r4, fp, r6, asr #19 │ │ │ │ - mlseq fp, lr, r9, r4 │ │ │ │ - rsbeq r4, fp, r8, ror #17 │ │ │ │ - strdeq r4, [fp], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq ip, sl, r8, lsl #19 │ │ │ │ - ldrdeq r4, [fp], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r4, fp, r2, ror r9 │ │ │ │ - strhteq r4, [fp], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq ip, sl, r4, asr #18 │ │ │ │ - strhteq r4, [fp], #-146 @ 0xffffff6e │ │ │ │ - rsbeq r4, fp, lr, lsr #20 │ │ │ │ - rsbeq r4, fp, r6, ror r2 │ │ │ │ - rsbeq ip, sl, r0, lsl #18 │ │ │ │ - rsbeq r4, fp, lr, lsl #20 │ │ │ │ - mlseq fp, r2, sl, r4 │ │ │ │ - rsbeq r4, fp, r2, lsr r2 │ │ │ │ - strhteq ip, [sl], #-140 @ 0xffffff74 │ │ │ │ - rsbeq r4, fp, r2, asr #21 │ │ │ │ - rsbeq r4, fp, r0, ror #20 │ │ │ │ - rsbeq r4, fp, r2, ror #3 │ │ │ │ - rsbeq ip, sl, ip, ror #16 │ │ │ │ - mlseq fp, ip, sl, r4 │ │ │ │ - strdeq r4, [fp], #-168 @ 0xffffff58 @ │ │ │ │ - mlseq fp, r2, r1, r4 │ │ │ │ - rsbeq ip, sl, ip, lsl r8 │ │ │ │ - ldrdeq r4, [fp], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r4, fp, r0, lsr #22 │ │ │ │ - rsbeq r4, fp, r2, asr #2 │ │ │ │ - rsbeq ip, sl, ip, asr #15 │ │ │ │ - rsbeq r4, fp, r4, ror #22 │ │ │ │ - strdeq r4, [fp], #-160 @ 0xffffff60 @ │ │ │ │ - strdeq r4, [fp], #-12 @ │ │ │ │ - rsbeq ip, sl, r6, lsl #15 │ │ │ │ - rsbeq r4, fp, lr, lsr fp │ │ │ │ - rsbeq r4, fp, sl, asr #23 │ │ │ │ - strhteq r4, [fp], #-6 │ │ │ │ - rsbeq ip, sl, r0, asr #14 │ │ │ │ - rsbeq r4, fp, r8, lsr #23 │ │ │ │ - ldrdeq r4, [fp], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r4, fp, r0, ror r0 │ │ │ │ - strdeq ip, [sl], #-106 @ 0xffffff96 @ │ │ │ │ - strhteq r4, [fp], #-186 @ 0xffffff46 │ │ │ │ - rsbeq r4, fp, ip, lsl ip │ │ │ │ - rsbeq r4, fp, sl, lsr #32 │ │ │ │ - strhteq ip, [sl], #-100 @ 0xffffff9c │ │ │ │ - rsbeq r4, fp, lr, asr #24 │ │ │ │ - rsbeq r4, fp, sl, ror #23 │ │ │ │ - ldrdeq r3, [fp], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq ip, sl, r2, ror #12 │ │ │ │ - rsbeq r4, fp, lr, lsr #25 │ │ │ │ - rsbeq r4, fp, ip, lsl ip │ │ │ │ - rsbeq r3, fp, ip, lsl #31 │ │ │ │ - rsbeq ip, sl, r8, lsl r6 │ │ │ │ - rsbeq r4, fp, sl, lsl #25 │ │ │ │ - rsbeq r4, fp, r8, ror #25 │ │ │ │ - rsbeq r3, fp, lr, lsr pc │ │ │ │ - rsbeq ip, sl, sl, asr #11 │ │ │ │ - rsbeq r4, fp, r4, asr #25 │ │ │ │ - rsbeq r4, fp, r2, lsl #26 │ │ │ │ - rsbeq r3, fp, r0, lsl #30 │ │ │ │ - rsbeq ip, sl, ip, lsl #11 │ │ │ │ + mlseq fp, r6, r3, r4 │ │ │ │ + rsbeq ip, sl, r0, lsr #20 │ │ │ │ + strdeq r4, [fp], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r4, fp, r8, lsl r9 │ │ │ │ + rsbeq r4, fp, r0, asr r3 │ │ │ │ + ldrdeq ip, [sl], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r4, fp, sl, asr #19 │ │ │ │ + rsbeq r4, fp, r2, lsr #19 │ │ │ │ + rsbeq r4, fp, ip, ror #17 │ │ │ │ + rsbeq r4, fp, r2, lsl #6 │ │ │ │ + rsbeq ip, sl, ip, lsl #19 │ │ │ │ + ldrdeq r4, [fp], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r4, fp, r6, ror r9 │ │ │ │ + strhteq r4, [fp], #-46 @ 0xffffffd2 │ │ │ │ + rsbeq ip, sl, r8, asr #18 │ │ │ │ + strhteq r4, [fp], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r4, fp, r2, lsr sl │ │ │ │ + rsbeq r4, fp, sl, ror r2 │ │ │ │ + rsbeq ip, sl, r4, lsl #18 │ │ │ │ + rsbeq r4, fp, r2, lsl sl │ │ │ │ + mlseq fp, r6, sl, r4 │ │ │ │ + rsbeq r4, fp, r6, lsr r2 │ │ │ │ + rsbeq ip, sl, r0, asr #17 │ │ │ │ + rsbeq r4, fp, r6, asr #21 │ │ │ │ + rsbeq r4, fp, r4, ror #20 │ │ │ │ + rsbeq r4, fp, r6, ror #3 │ │ │ │ + rsbeq ip, sl, r0, ror r8 │ │ │ │ + rsbeq r4, fp, r0, lsr #21 │ │ │ │ + strdeq r4, [fp], #-172 @ 0xffffff54 @ │ │ │ │ + mlseq fp, r6, r1, r4 │ │ │ │ + rsbeq ip, sl, r0, lsr #16 │ │ │ │ + ldrdeq r4, [fp], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r4, fp, r4, lsr #22 │ │ │ │ + rsbeq r4, fp, r6, asr #2 │ │ │ │ + ldrdeq ip, [sl], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r4, fp, r8, ror #22 │ │ │ │ + strdeq r4, [fp], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r4, fp, r0, lsl #2 │ │ │ │ + rsbeq ip, sl, sl, lsl #15 │ │ │ │ + rsbeq r4, fp, r2, asr #22 │ │ │ │ + rsbeq r4, fp, lr, asr #23 │ │ │ │ + strhteq r4, [fp], #-10 │ │ │ │ + rsbeq ip, sl, r4, asr #14 │ │ │ │ + rsbeq r4, fp, ip, lsr #23 │ │ │ │ + ldrdeq r4, [fp], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r4, fp, r4, ror r0 │ │ │ │ + strdeq ip, [sl], #-110 @ 0xffffff92 @ │ │ │ │ + strhteq r4, [fp], #-190 @ 0xffffff42 │ │ │ │ + rsbeq r4, fp, r0, lsr #24 │ │ │ │ + rsbeq r4, fp, lr, lsr #32 │ │ │ │ + strhteq ip, [sl], #-104 @ 0xffffff98 │ │ │ │ + rsbeq r4, fp, r2, asr ip │ │ │ │ + rsbeq r4, fp, lr, ror #23 │ │ │ │ + ldrdeq r3, [fp], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq ip, sl, r6, ror #12 │ │ │ │ + strhteq r4, [fp], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r4, fp, r0, lsr #24 │ │ │ │ + mlseq fp, r0, pc, r3 @ │ │ │ │ + rsbeq ip, sl, ip, lsl r6 │ │ │ │ + rsbeq r4, fp, lr, lsl #25 │ │ │ │ rsbeq r4, fp, ip, ror #25 │ │ │ │ - rsbeq r4, fp, r2, lsr #26 │ │ │ │ - rsbeq r3, fp, r2, asr #29 │ │ │ │ - rsbeq ip, sl, lr, asr #10 │ │ │ │ - rsbeq r4, fp, lr, lsl #26 │ │ │ │ - rsbeq r4, fp, r8, ror sp │ │ │ │ - rsbeq r3, fp, r2, lsl #29 │ │ │ │ - rsbeq ip, sl, lr, lsl #10 │ │ │ │ + rsbeq r3, fp, r2, asr #30 │ │ │ │ + rsbeq ip, sl, lr, asr #11 │ │ │ │ + rsbeq r4, fp, r8, asr #25 │ │ │ │ + rsbeq r4, fp, r6, lsl #26 │ │ │ │ + rsbeq r3, fp, r4, lsl #30 │ │ │ │ + mlseq sl, r0, r5, ip │ │ │ │ + strdeq r4, [fp], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r4, fp, r6, lsr #26 │ │ │ │ + rsbeq r3, fp, r6, asr #29 │ │ │ │ + rsbeq ip, sl, r2, asr r5 │ │ │ │ + rsbeq r4, fp, r2, lsl sp │ │ │ │ + rsbeq r4, fp, ip, ror sp │ │ │ │ + rsbeq r3, fp, r6, lsl #29 │ │ │ │ + rsbeq ip, sl, r2, lsl r5 │ │ │ │ movwcs r4, #2725 @ 0xaa5 │ │ │ │ @ instruction: 0xf04f49a5 │ │ │ │ strdls r3, [r0], -pc @ │ │ │ │ stmib sp, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ ldrbtmi r3, [r9], #-772 @ 0xfffffcfc │ │ │ │ ldrtmi r2, [r0], -sl, lsl #6 │ │ │ │ strcc lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ @@ -302184,50 +302184,50 @@ │ │ │ │ @ instruction: 0xf6424828 │ │ │ │ ldrbtmi r1, [r8], #-324 @ 0xfffffebc │ │ │ │ @ instruction: 0xf6dd300c │ │ │ │ stmdami r6!, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff36f6dd │ │ │ │ svclt 0x007af7fe │ │ │ │ - rsbeq r4, fp, r4, ror sl │ │ │ │ - rsbeq r4, fp, r2, asr #21 │ │ │ │ - rsbeq r3, fp, r6, asr #22 │ │ │ │ - ldrdeq ip, [sl], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r4, fp, r0, asr #21 │ │ │ │ - rsbeq r4, fp, r0, lsl #21 │ │ │ │ - strdeq r3, [fp], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq ip, sl, r6, lsl #3 │ │ │ │ - rsbeq r4, fp, ip, lsl #21 │ │ │ │ + rsbeq r4, fp, r8, ror sl │ │ │ │ rsbeq r4, fp, r6, asr #21 │ │ │ │ - strhteq r3, [fp], #-160 @ 0xffffff60 │ │ │ │ - rsbeq ip, sl, ip, lsr r1 │ │ │ │ - strdeq r4, [fp], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r4, fp, r6, lsr #21 │ │ │ │ - rsbeq r3, fp, r8, ror #20 │ │ │ │ - strdeq ip, [sl], #-4 @ │ │ │ │ - ldrdeq r4, [fp], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r4, fp, r2, lsr #22 │ │ │ │ - rsbeq r3, fp, sl, lsr #20 │ │ │ │ - strhteq ip, [sl], #-6 │ │ │ │ - rsbeq r4, fp, r4, lsl #22 │ │ │ │ - rsbeq r4, fp, ip, asr fp │ │ │ │ - ldrdeq r3, [fp], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq ip, sl, r8, rrx │ │ │ │ - rsbeq r4, fp, ip, lsr fp │ │ │ │ - rsbeq r4, fp, lr, ror #22 │ │ │ │ - mlseq fp, r0, r9, r3 │ │ │ │ - rsbeq ip, sl, ip, lsl r0 │ │ │ │ - rsbeq r4, fp, r4, lsl #23 │ │ │ │ - rsbeq r4, fp, r6, lsr fp │ │ │ │ - rsbeq r3, fp, r8, asr #18 │ │ │ │ - ldrdeq fp, [sl], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r4, fp, r8, lsr #23 │ │ │ │ - rsbeq r4, fp, r2, asr fp │ │ │ │ - strdeq r3, [fp], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq fp, sl, sl, lsl #31 │ │ │ │ + rsbeq r3, fp, sl, asr #22 │ │ │ │ + ldrdeq ip, [sl], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq r4, fp, r4, asr #21 │ │ │ │ + rsbeq r4, fp, r4, lsl #21 │ │ │ │ + strdeq r3, [fp], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq ip, sl, sl, lsl #3 │ │ │ │ + mlseq fp, r0, sl, r4 │ │ │ │ + rsbeq r4, fp, sl, asr #21 │ │ │ │ + strhteq r3, [fp], #-164 @ 0xffffff5c │ │ │ │ + rsbeq ip, sl, r0, asr #2 │ │ │ │ + strdeq r4, [fp], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r4, fp, sl, lsr #21 │ │ │ │ + rsbeq r3, fp, ip, ror #20 │ │ │ │ + strdeq ip, [sl], #-8 @ │ │ │ │ + ldrdeq r4, [fp], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r4, fp, r6, lsr #22 │ │ │ │ + rsbeq r3, fp, lr, lsr #20 │ │ │ │ + strhteq ip, [sl], #-10 │ │ │ │ + rsbeq r4, fp, r8, lsl #22 │ │ │ │ + rsbeq r4, fp, r0, ror #22 │ │ │ │ + rsbeq r3, fp, r0, ror #19 │ │ │ │ + rsbeq ip, sl, ip, rrx │ │ │ │ + rsbeq r4, fp, r0, asr #22 │ │ │ │ + rsbeq r4, fp, r2, ror fp │ │ │ │ + mlseq fp, r4, r9, r3 │ │ │ │ + rsbeq ip, sl, r0, lsr #32 │ │ │ │ + rsbeq r4, fp, r8, lsl #23 │ │ │ │ + rsbeq r4, fp, sl, lsr fp │ │ │ │ + rsbeq r3, fp, ip, asr #18 │ │ │ │ + ldrdeq fp, [sl], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r4, fp, ip, lsr #23 │ │ │ │ + rsbeq r4, fp, r6, asr fp │ │ │ │ + rsbeq r3, fp, r2, lsl #18 │ │ │ │ + rsbeq fp, sl, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec91184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7feb082 │ │ │ │ stmdacs r1, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -302238,16 +302238,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6dd300c │ │ │ │ stmdami r5, {r0, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 6, 6, pc, cr12, cr13, {6} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r3, fp, sl, lsr #16 │ │ │ │ - strhteq fp, [sl], #-230 @ 0xffffff1a │ │ │ │ + rsbeq r3, fp, lr, lsr #16 │ │ │ │ + strhteq fp, [sl], #-234 @ 0xffffff16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xb08f4cb1 │ │ │ │ strmi r4, [r5], -r8, lsl #13 │ │ │ │ @ instruction: 0x461e447c │ │ │ │ @@ -302422,32 +302422,32 @@ │ │ │ │ @ instruction: 0xf6424816 │ │ │ │ @ instruction: 0x46b311bd │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [lr], {221} @ 0xdd │ │ │ │ @ instruction: 0x46314813 │ │ │ │ @ instruction: 0xf6dd4478 │ │ │ │ usat pc, #24, r9, asr #26 @ │ │ │ │ - rsbeq r3, fp, r8, lsr r8 │ │ │ │ - rsbeq r3, fp, ip, ror #15 │ │ │ │ - rsbeq r3, fp, r0, asr r7 │ │ │ │ - ldrdeq fp, [sl], #-220 @ 0xffffff24 @ │ │ │ │ - strhteq r3, [fp], #-108 @ 0xffffff94 │ │ │ │ - rsbeq fp, sl, r8, asr #26 │ │ │ │ - rsbeq r3, fp, ip, lsl #13 │ │ │ │ - rsbeq r8, sl, r8, lsr #14 │ │ │ │ - rsbeq r3, fp, r2, ror r6 │ │ │ │ - strdeq fp, [sl], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r3, fp, r4, asr r6 │ │ │ │ - ldrdeq fp, [sl], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r3, fp, sl, lsr r6 │ │ │ │ - rsbeq fp, sl, r4, asr #25 │ │ │ │ - rsbeq r3, fp, sl, lsr #11 │ │ │ │ - rsbeq fp, sl, r6, lsr ip │ │ │ │ - rsbeq r3, fp, r4, asr #10 │ │ │ │ - ldrdeq fp, [sl], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r3, fp, ip, lsr r8 │ │ │ │ + strdeq r3, [fp], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r3, fp, r4, asr r7 │ │ │ │ + rsbeq fp, sl, r0, ror #27 │ │ │ │ + rsbeq r3, fp, r0, asr #13 │ │ │ │ + rsbeq fp, sl, ip, asr #26 │ │ │ │ + mlseq fp, r0, r6, r3 │ │ │ │ + rsbeq r8, sl, ip, lsr #14 │ │ │ │ + rsbeq r3, fp, r6, ror r6 │ │ │ │ + rsbeq fp, sl, r0, lsl #26 │ │ │ │ + rsbeq r3, fp, r8, asr r6 │ │ │ │ + rsbeq fp, sl, r2, ror #25 │ │ │ │ + rsbeq r3, fp, lr, lsr r6 │ │ │ │ + rsbeq fp, sl, r8, asr #25 │ │ │ │ + rsbeq r3, fp, lr, lsr #11 │ │ │ │ + rsbeq fp, sl, sl, lsr ip │ │ │ │ + rsbeq r3, fp, r8, asr #10 │ │ │ │ + ldrdeq fp, [sl], #-180 @ 0xffffff4c @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r3, r1, ror sp │ │ │ │ @ instruction: 0x461f4c71 │ │ │ │ movwcs r4, #1149 @ 0x47d │ │ │ │ @@ -302560,26 +302560,26 @@ │ │ │ │ ldmdami r1, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6dd4478 │ │ │ │ strb pc, [pc, fp, asr #24]! @ │ │ │ │ ldm r6, {r0, r1, r2, r4, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r4, r6, ip, lsl #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, fp, r6, lsr #9 │ │ │ │ - rsbeq r3, fp, r4, lsl #9 │ │ │ │ - rsbeq r3, fp, r6, lsr #8 │ │ │ │ + rsbeq r3, fp, sl, lsr #9 │ │ │ │ + rsbeq r3, fp, r8, lsl #9 │ │ │ │ + rsbeq r3, fp, sl, lsr #8 │ │ │ │ rsbseq r4, r6, r6, lsr #12 │ │ │ │ - rsbeq r3, fp, r6, lsl #7 │ │ │ │ - rsbeq fp, sl, r2, lsl sl │ │ │ │ - rsbeq r3, fp, r8, ror #6 │ │ │ │ - strdeq fp, [sl], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r3, fp, r8, asr #6 │ │ │ │ - ldrdeq fp, [sl], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r3, fp, sl, lsr #6 │ │ │ │ - strhteq fp, [sl], #-148 @ 0xffffff6c │ │ │ │ + rsbeq r3, fp, sl, lsl #7 │ │ │ │ + rsbeq fp, sl, r6, lsl sl │ │ │ │ + rsbeq r3, fp, ip, ror #6 │ │ │ │ + strdeq fp, [sl], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r3, fp, ip, asr #6 │ │ │ │ + ldrdeq fp, [sl], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r3, fp, lr, lsr #6 │ │ │ │ + strhteq fp, [sl], #-152 @ 0xffffff68 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 37883c │ │ │ │ ldclmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ @ instruction: 0xf8df4692 │ │ │ │ @ instruction: 0x932a28c4 │ │ │ │ @@ -303141,40 +303141,40 @@ │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffc2f6dc │ │ │ │ @ instruction: 0xf6d6e566 │ │ │ │ svclt 0x0000ec4e │ │ │ │ ldrshteq r4, [r6], #-72 @ 0xffffffb8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, fp, lr, asr #4 │ │ │ │ - rsbeq r2, fp, r4, asr pc │ │ │ │ + rsbeq r3, fp, r2, asr r2 │ │ │ │ + rsbeq r2, fp, r8, asr pc │ │ │ │ rsbseq r4, r6, r8, ror #2 │ │ │ │ - ldrdeq r2, [fp], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r3, fp, r6, asr #31 │ │ │ │ - rsbeq r2, fp, r6, asr ip │ │ │ │ - rsbeq fp, sl, r2, ror #5 │ │ │ │ - strdeq r2, [fp], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r2, fp, ip, asr #23 │ │ │ │ - rsbeq r2, fp, sl, lsr ip │ │ │ │ - rsbeq r2, fp, sl, ror #22 │ │ │ │ - rsbeq r2, fp, lr, ror #21 │ │ │ │ - rsbeq fp, sl, sl, ror r1 │ │ │ │ - rsbeq r2, fp, r4, ror #21 │ │ │ │ - strhteq r2, [fp], #-174 @ 0xffffff52 │ │ │ │ - rsbeq fp, sl, sl, asr #2 │ │ │ │ - rsbeq r2, fp, r2, lsr #21 │ │ │ │ - rsbeq fp, sl, ip, lsr #2 │ │ │ │ - rsbeq r2, fp, r6, lsl #21 │ │ │ │ - rsbeq fp, sl, r2, lsl r1 │ │ │ │ - rsbeq r2, fp, r4, asr sl │ │ │ │ - rsbeq fp, sl, r0, ror #1 │ │ │ │ - rsbeq r2, fp, sl, lsr sl │ │ │ │ - rsbeq fp, sl, r6, asr #1 │ │ │ │ - rsbeq r2, fp, r8, lsl sl │ │ │ │ - rsbeq fp, sl, r2, lsr #1 │ │ │ │ + ldrdeq r2, [fp], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r3, fp, sl, asr #31 │ │ │ │ + rsbeq r2, fp, sl, asr ip │ │ │ │ + rsbeq fp, sl, r6, ror #5 │ │ │ │ + strdeq r2, [fp], #-182 @ 0xffffff4a @ │ │ │ │ + ldrdeq r2, [fp], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r2, fp, lr, lsr ip │ │ │ │ + rsbeq r2, fp, lr, ror #22 │ │ │ │ + strdeq r2, [fp], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq fp, sl, lr, ror r1 │ │ │ │ + rsbeq r2, fp, r8, ror #21 │ │ │ │ + rsbeq r2, fp, r2, asr #21 │ │ │ │ + rsbeq fp, sl, lr, asr #2 │ │ │ │ + rsbeq r2, fp, r6, lsr #21 │ │ │ │ + rsbeq fp, sl, r0, lsr r1 │ │ │ │ + rsbeq r2, fp, sl, lsl #21 │ │ │ │ + rsbeq fp, sl, r6, lsl r1 │ │ │ │ + rsbeq r2, fp, r8, asr sl │ │ │ │ + rsbeq fp, sl, r4, ror #1 │ │ │ │ + rsbeq r2, fp, lr, lsr sl │ │ │ │ + rsbeq fp, sl, sl, asr #1 │ │ │ │ + rsbeq r2, fp, ip, lsl sl │ │ │ │ + rsbeq fp, sl, r6, lsr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1f6308 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ strmi r4, [r8], -r3, lsl #13 │ │ │ │ @@ -303623,24 +303623,24 @@ │ │ │ │ ldmdbls pc!, {r2, r4, r8, r9, fp, ip, pc} @ │ │ │ │ @ instruction: 0xf84a9026 │ │ │ │ strb r1, [r5], r3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x00763b9e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, fp, r4, asr #17 │ │ │ │ - rsbeq r2, fp, r0, asr #15 │ │ │ │ - rsbeq sl, sl, sl, asr #28 │ │ │ │ - rsbeq r2, fp, r4, lsr #15 │ │ │ │ - rsbeq sl, sl, lr, lsr #28 │ │ │ │ + rsbeq r2, fp, r8, asr #17 │ │ │ │ + rsbeq r2, fp, r4, asr #15 │ │ │ │ + rsbeq sl, sl, lr, asr #28 │ │ │ │ + rsbeq r2, fp, r8, lsr #15 │ │ │ │ + rsbeq sl, sl, r2, lsr lr │ │ │ │ ldrhteq r3, [r6], #-146 @ 0xffffff6e │ │ │ │ - rsbeq r2, fp, r6, asr r7 │ │ │ │ - rsbeq r2, fp, r8, ror #13 │ │ │ │ - rsbeq sl, sl, r2, ror sp │ │ │ │ - ldrdeq r2, [fp], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r2, fp, sl, asr r7 │ │ │ │ + rsbeq r2, fp, ip, ror #13 │ │ │ │ + rsbeq sl, sl, r6, ror sp │ │ │ │ + rsbeq r2, fp, r0, ror #13 │ │ │ │ strbmi r9, [r2], r1, lsr #20 │ │ │ │ ldrsbtls pc, [ip], sp @ │ │ │ │ andsvs r2, r3, r7, lsl #6 │ │ │ │ stccc 12, cr9, [r1], {55} @ 0x37 │ │ │ │ @ instruction: 0xf8dfd414 │ │ │ │ @ instruction: 0xf6406ab4 │ │ │ │ ldrbtmi r0, [lr], #-1305 @ 0xfffffae7 │ │ │ │ @@ -304322,68 +304322,68 @@ │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r3, [r5, #-1281] @ 0xfffffaff │ │ │ │ blls f307dc │ │ │ │ teqls r7, #67108864 @ 0x4000000 │ │ │ │ stmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r2, fp, lr, lsr r2 │ │ │ │ - rsbeq r2, fp, lr, lsl #4 │ │ │ │ - strdeq r2, [fp], #-4 @ │ │ │ │ - rsbeq sl, sl, lr, ror r7 │ │ │ │ - ldrdeq r2, [fp], #-8 @ │ │ │ │ - rsbeq sl, sl, r2, ror #14 │ │ │ │ - strhteq r2, [fp], #-0 │ │ │ │ - rsbeq r2, fp, sl, asr r0 │ │ │ │ - rsbeq r2, fp, r6, asr #32 │ │ │ │ - strdeq r1, [fp], #-254 @ 0xffffff02 @ │ │ │ │ - mlseq fp, r4, pc, r1 @ │ │ │ │ - rsbeq sl, sl, lr, lsl r6 │ │ │ │ - rsbeq r1, fp, r6, ror pc │ │ │ │ - rsbeq sl, sl, r0, lsl #12 │ │ │ │ - rsbeq r1, fp, lr, ror #28 │ │ │ │ - rsbeq sl, sl, r0, lsl #10 │ │ │ │ - rsbeq r1, fp, lr, lsr lr │ │ │ │ - rsbeq sl, sl, r8, asr #9 │ │ │ │ - rsbeq r1, fp, sl, lsl lr │ │ │ │ - rsbeq sl, sl, ip, lsr #9 │ │ │ │ - rsbeq r1, fp, r2, ror #27 │ │ │ │ - rsbeq sl, sl, r4, ror r4 │ │ │ │ - strhteq r1, [fp], #-222 @ 0xffffff22 │ │ │ │ - rsbeq sl, sl, r8, asr #8 │ │ │ │ - mlseq fp, lr, sp, r1 │ │ │ │ - rsbeq sl, sl, r8, lsr #8 │ │ │ │ - rsbeq r1, fp, r0, lsl #27 │ │ │ │ - rsbeq sl, sl, r8, lsl #8 │ │ │ │ - rsbeq r1, fp, lr, ror ip │ │ │ │ - rsbeq sl, sl, r8, lsl #6 │ │ │ │ - rsbeq r1, fp, lr, asr #24 │ │ │ │ - ldrdeq sl, [sl], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r1, fp, r4, lsl #24 │ │ │ │ - rsbeq sl, sl, lr, lsl #5 │ │ │ │ - rsbeq r1, fp, ip, asr #22 │ │ │ │ - ldrdeq sl, [sl], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq sp, sl, ip, ror #20 │ │ │ │ - rsbeq r1, fp, r2, lsr #21 │ │ │ │ - rsbeq sl, sl, lr, lsr #2 │ │ │ │ - rsbeq r1, fp, r6, lsl #21 │ │ │ │ - rsbeq sl, sl, r2, lsl r1 │ │ │ │ - rsbeq r1, fp, r6, ror #19 │ │ │ │ - rsbeq sl, sl, r2, ror r0 │ │ │ │ - rsbeq r1, fp, lr, asr #19 │ │ │ │ - rsbeq sl, sl, sl, asr r0 │ │ │ │ - rsbeq r1, fp, r4, lsl #18 │ │ │ │ - mlseq sl, r0, pc, r9 @ │ │ │ │ - rsbeq r1, fp, r8, ror #17 │ │ │ │ - rsbeq r9, sl, r4, ror pc │ │ │ │ - strhteq r1, [fp], #-138 @ 0xffffff76 │ │ │ │ - rsbeq r9, sl, r6, asr #30 │ │ │ │ - mlseq fp, r0, r8, r1 │ │ │ │ - rsbeq r9, sl, ip, lsl pc │ │ │ │ - strdeq r1, [fp], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r2, fp, r2, asr #4 │ │ │ │ + rsbeq r2, fp, r2, lsl r2 │ │ │ │ + strdeq r2, [fp], #-8 @ │ │ │ │ + rsbeq sl, sl, r2, lsl #15 │ │ │ │ + ldrdeq r2, [fp], #-12 @ │ │ │ │ + rsbeq sl, sl, r6, ror #14 │ │ │ │ + strhteq r2, [fp], #-4 │ │ │ │ + rsbeq r2, fp, lr, asr r0 │ │ │ │ + rsbeq r2, fp, sl, asr #32 │ │ │ │ + rsbeq r2, fp, r2 │ │ │ │ + mlseq fp, r8, pc, r1 @ │ │ │ │ + rsbeq sl, sl, r2, lsr #12 │ │ │ │ + rsbeq r1, fp, sl, ror pc │ │ │ │ + rsbeq sl, sl, r4, lsl #12 │ │ │ │ + rsbeq r1, fp, r2, ror lr │ │ │ │ + rsbeq sl, sl, r4, lsl #10 │ │ │ │ + rsbeq r1, fp, r2, asr #28 │ │ │ │ + rsbeq sl, sl, ip, asr #9 │ │ │ │ + rsbeq r1, fp, lr, lsl lr │ │ │ │ + strhteq sl, [sl], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq r1, fp, r6, ror #27 │ │ │ │ + rsbeq sl, sl, r8, ror r4 │ │ │ │ + rsbeq r1, fp, r2, asr #27 │ │ │ │ + rsbeq sl, sl, ip, asr #8 │ │ │ │ + rsbeq r1, fp, r2, lsr #27 │ │ │ │ + rsbeq sl, sl, ip, lsr #8 │ │ │ │ + rsbeq r1, fp, r4, lsl #27 │ │ │ │ + rsbeq sl, sl, ip, lsl #8 │ │ │ │ + rsbeq r1, fp, r2, lsl #25 │ │ │ │ + rsbeq sl, sl, ip, lsl #6 │ │ │ │ + rsbeq r1, fp, r2, asr ip │ │ │ │ + ldrdeq sl, [sl], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r1, fp, r8, lsl #24 │ │ │ │ + mlseq sl, r2, r2, sl │ │ │ │ + rsbeq r1, fp, r0, asr fp │ │ │ │ + ldrdeq sl, [sl], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq sp, sl, r0, ror sl │ │ │ │ + rsbeq r1, fp, r6, lsr #21 │ │ │ │ + rsbeq sl, sl, r2, lsr r1 │ │ │ │ + rsbeq r1, fp, sl, lsl #21 │ │ │ │ + rsbeq sl, sl, r6, lsl r1 │ │ │ │ + rsbeq r1, fp, sl, ror #19 │ │ │ │ + rsbeq sl, sl, r6, ror r0 │ │ │ │ + ldrdeq r1, [fp], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq sl, sl, lr, asr r0 │ │ │ │ + rsbeq r1, fp, r8, lsl #18 │ │ │ │ + mlseq sl, r4, pc, r9 @ │ │ │ │ + rsbeq r1, fp, ip, ror #17 │ │ │ │ + rsbeq r9, sl, r8, ror pc │ │ │ │ + strhteq r1, [fp], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r9, sl, sl, asr #30 │ │ │ │ + mlseq fp, r4, r8, r1 │ │ │ │ + rsbeq r9, sl, r0, lsr #30 │ │ │ │ + strdeq r1, [fp], #-124 @ 0xffffff84 @ │ │ │ │ strcs r9, [r0], #-2837 @ 0xfffff4eb │ │ │ │ ldmdavs lr, {r0, r3, r4, r5, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0x46319b1c │ │ │ │ blls 10564a4 │ │ │ │ tstls r4, #64, 8 @ 0x40000000 │ │ │ │ blx ff6f8e86 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @@ -304825,66 +304825,66 @@ │ │ │ │ @ instruction: 0xf9daf6db │ │ │ │ @ instruction: 0x46414839 │ │ │ │ @ instruction: 0xf6db4478 │ │ │ │ @ instruction: 0xf7fffa95 │ │ │ │ svclt 0x0000b813 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r1, fp, r6, asr r5 │ │ │ │ - rsbeq r9, sl, r0, ror #23 │ │ │ │ - rsbeq r1, fp, r4, lsr r5 │ │ │ │ - strhteq r9, [sl], #-188 @ 0xffffff44 │ │ │ │ - rsbeq r1, fp, lr, lsl #10 │ │ │ │ - mlseq sl, r6, fp, r9 │ │ │ │ - rsbeq r1, fp, r2, lsl #9 │ │ │ │ - rsbeq r9, sl, ip, lsl #22 │ │ │ │ - rsbeq r1, fp, r0, ror #8 │ │ │ │ - rsbeq r9, sl, r8, ror #21 │ │ │ │ - rsbeq r1, fp, r0, asr #8 │ │ │ │ - rsbeq r9, sl, r8, asr #21 │ │ │ │ - rsbeq r1, fp, sl, lsl r4 │ │ │ │ + rsbeq r1, fp, sl, asr r5 │ │ │ │ + rsbeq r9, sl, r4, ror #23 │ │ │ │ + rsbeq r1, fp, r8, lsr r5 │ │ │ │ + rsbeq r9, sl, r0, asr #23 │ │ │ │ + rsbeq r1, fp, r2, lsl r5 │ │ │ │ + mlseq sl, sl, fp, r9 │ │ │ │ rsbeq r1, fp, r6, lsl #9 │ │ │ │ - strdeq r1, [fp], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r9, sl, r8, lsl #21 │ │ │ │ - rsbeq r1, fp, r2, lsr r3 │ │ │ │ - strhteq r9, [sl], #-158 @ 0xffffff62 │ │ │ │ - rsbeq r1, fp, r6, lsl r3 │ │ │ │ - rsbeq r9, sl, r2, lsr #19 │ │ │ │ - strdeq r1, [fp], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r9, sl, r6, lsl #19 │ │ │ │ - rsbeq r1, fp, r0, ror #5 │ │ │ │ - rsbeq r9, sl, sl, ror #18 │ │ │ │ - strhteq r1, [fp], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq r9, sl, r4, asr #18 │ │ │ │ - rsbeq r1, fp, r0, lsr #5 │ │ │ │ - rsbeq r9, sl, sl, lsr #18 │ │ │ │ - rsbeq r1, fp, r6, lsl #5 │ │ │ │ - rsbeq r9, sl, r0, lsl r9 │ │ │ │ - rsbeq r1, fp, ip, ror #4 │ │ │ │ - strdeq r9, [sl], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r1, fp, r0, asr #4 │ │ │ │ - rsbeq r9, sl, ip, asr #17 │ │ │ │ - rsbeq r1, fp, r2, lsl #4 │ │ │ │ - rsbeq r9, sl, ip, lsl #17 │ │ │ │ - strdeq r1, [fp], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r1, fp, r4, lsl #2 │ │ │ │ - mlseq fp, sl, r0, r1 │ │ │ │ - rsbeq r9, sl, r4, lsr #14 │ │ │ │ - rsbeq r1, fp, r4, asr #32 │ │ │ │ - ldrdeq r9, [sl], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r1, fp, r8, lsr #32 │ │ │ │ - strhteq r9, [sl], #-100 @ 0xffffff9c │ │ │ │ - rsbeq r1, fp, lr │ │ │ │ - mlseq sl, r8, r6, r9 │ │ │ │ - strdeq r0, [fp], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r9, sl, lr, ror r6 │ │ │ │ - ldrdeq r0, [fp], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r9, sl, r4, ror #12 │ │ │ │ - strhteq r0, [fp], #-252 @ 0xffffff04 │ │ │ │ - rsbeq r9, sl, r8, asr #12 │ │ │ │ + rsbeq r9, sl, r0, lsl fp │ │ │ │ + rsbeq r1, fp, r4, ror #8 │ │ │ │ + rsbeq r9, sl, ip, ror #21 │ │ │ │ + rsbeq r1, fp, r4, asr #8 │ │ │ │ + rsbeq r9, sl, ip, asr #21 │ │ │ │ + rsbeq r1, fp, lr, lsl r4 │ │ │ │ + rsbeq r1, fp, sl, lsl #9 │ │ │ │ + rsbeq r1, fp, r2, lsl #8 │ │ │ │ + rsbeq r9, sl, ip, lsl #21 │ │ │ │ + rsbeq r1, fp, r6, lsr r3 │ │ │ │ + rsbeq r9, sl, r2, asr #19 │ │ │ │ + rsbeq r1, fp, sl, lsl r3 │ │ │ │ + rsbeq r9, sl, r6, lsr #19 │ │ │ │ + strdeq r1, [fp], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r9, sl, sl, lsl #19 │ │ │ │ + rsbeq r1, fp, r4, ror #5 │ │ │ │ + rsbeq r9, sl, lr, ror #18 │ │ │ │ + strhteq r1, [fp], #-46 @ 0xffffffd2 │ │ │ │ + rsbeq r9, sl, r8, asr #18 │ │ │ │ + rsbeq r1, fp, r4, lsr #5 │ │ │ │ + rsbeq r9, sl, lr, lsr #18 │ │ │ │ + rsbeq r1, fp, sl, lsl #5 │ │ │ │ + rsbeq r9, sl, r4, lsl r9 │ │ │ │ + rsbeq r1, fp, r0, ror r2 │ │ │ │ + strdeq r9, [sl], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r1, fp, r4, asr #4 │ │ │ │ + ldrdeq r9, [sl], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r1, fp, r6, lsl #4 │ │ │ │ + mlseq sl, r0, r8, r9 │ │ │ │ + strdeq r1, [fp], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r1, fp, r8, lsl #2 │ │ │ │ + mlseq fp, lr, r0, r1 │ │ │ │ + rsbeq r9, sl, r8, lsr #14 │ │ │ │ + rsbeq r1, fp, r8, asr #32 │ │ │ │ + ldrdeq r9, [sl], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r1, fp, ip, lsr #32 │ │ │ │ + strhteq r9, [sl], #-104 @ 0xffffff98 │ │ │ │ + rsbeq r1, fp, r2, lsl r0 │ │ │ │ + mlseq sl, ip, r6, r9 │ │ │ │ + strdeq r0, [fp], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r9, sl, r2, lsl #13 │ │ │ │ + ldrdeq r0, [fp], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r9, sl, r8, ror #12 │ │ │ │ + rsbeq r0, fp, r0, asr #31 │ │ │ │ + rsbeq r9, sl, ip, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec93b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ stmib sp, {r0, r4, sl, fp, ip, pc}^ │ │ │ │ @@ -304903,16 +304903,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf93af6db │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6db4478 │ │ │ │ blls 4bb140 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r0, fp, ip, ror lr │ │ │ │ - rsbeq r9, sl, r8, lsl #10 │ │ │ │ + rsbeq r0, fp, r0, lsl #29 │ │ │ │ + rsbeq r9, sl, ip, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec9f590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs sp, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ blhi 1178458 │ │ │ │ @@ -304941,19 +304941,19 @@ │ │ │ │ mvnsne pc, r2, asr #12 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8eaf6db │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf9a6f6db │ │ │ │ svclt 0x0000e7dd │ │ │ │ - rsbeq r0, fp, sl, ror lr │ │ │ │ - rsbeq r0, fp, r0, lsl #28 │ │ │ │ - rsbeq r9, sl, ip, lsl #9 │ │ │ │ - ldrdeq r0, [fp], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r0, fp, r2, lsr #28 │ │ │ │ + rsbeq r0, fp, lr, ror lr │ │ │ │ + rsbeq r0, fp, r4, lsl #28 │ │ │ │ + mlseq sl, r0, r4, r9 │ │ │ │ + rsbeq r0, fp, r0, ror #27 │ │ │ │ + rsbeq r0, fp, r6, lsr #28 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 208e474 │ │ │ │ addlt r4, r6, sp, ror fp │ │ │ │ stmiavs ip, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -305078,29 +305078,29 @@ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6db4478 │ │ │ │ @ instruction: 0xe7eef899 │ │ │ │ stc 6, cr15, [r4, #-848]! @ 0xfffffcb0 │ │ │ │ ldrsbteq r1, [r6], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, fp, sl, asr #27 │ │ │ │ + rsbeq r0, fp, lr, asr #27 │ │ │ │ rsbseq r1, r6, r0, lsr pc │ │ │ │ - strhteq r0, [fp], #-202 @ 0xffffff36 │ │ │ │ - rsbeq r9, sl, r6, asr #6 │ │ │ │ - rsbeq r0, fp, r0, lsr #25 │ │ │ │ - rsbeq r9, sl, ip, lsr #6 │ │ │ │ - rsbeq r0, fp, r8, lsl #25 │ │ │ │ - rsbeq r9, sl, r4, lsl r3 │ │ │ │ - rsbeq r0, fp, lr, asr ip │ │ │ │ - rsbeq r0, fp, r8, lsl ip │ │ │ │ - rsbeq r0, fp, lr, asr ip │ │ │ │ - strdeq r0, [fp], #-190 @ 0xffffff42 @ │ │ │ │ - mlseq sl, r0, r2, r9 │ │ │ │ - rsbeq r0, fp, r6, asr #23 │ │ │ │ - rsbeq r9, sl, r0, asr r2 │ │ │ │ + strhteq r0, [fp], #-206 @ 0xffffff32 │ │ │ │ + rsbeq r9, sl, sl, asr #6 │ │ │ │ + rsbeq r0, fp, r4, lsr #25 │ │ │ │ + rsbeq r9, sl, r0, lsr r3 │ │ │ │ + rsbeq r0, fp, ip, lsl #25 │ │ │ │ + rsbeq r9, sl, r8, lsl r3 │ │ │ │ + rsbeq r0, fp, r2, ror #24 │ │ │ │ + rsbeq r0, fp, ip, lsl ip │ │ │ │ + rsbeq r0, fp, r2, ror #24 │ │ │ │ + rsbeq r0, fp, r2, lsl #24 │ │ │ │ + mlseq sl, r4, r2, r9 │ │ │ │ + rsbeq r0, fp, sl, asr #23 │ │ │ │ + rsbeq r9, sl, r4, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec93e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vext.8 d4, d7, d12, #6 │ │ │ │ stmdbmi fp, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6d54479 │ │ │ │ @@ -305110,17 +305110,17 @@ │ │ │ │ teqpcs r6, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff9af6da │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf856f6db │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlseq fp, r8, fp, r0 │ │ │ │ - rsbeq r0, fp, ip, lsr fp │ │ │ │ - rsbeq r0, fp, r2, lsl #23 │ │ │ │ + mlseq fp, ip, fp, r0 │ │ │ │ + rsbeq r0, fp, r0, asr #22 │ │ │ │ + rsbeq r0, fp, r6, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec93ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vext.8 d4, d7, d12, #6 │ │ │ │ stmdbmi sl, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6d54479 │ │ │ │ @@ -305129,17 +305129,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmppcs pc, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff72f6da │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf82ef6db │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq r0, fp, r8, asr #22 │ │ │ │ - rsbeq r0, fp, ip, ror #21 │ │ │ │ - rsbeq r0, fp, r2, lsr fp │ │ │ │ + rsbeq r0, fp, ip, asr #22 │ │ │ │ + strdeq r0, [fp], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r0, fp, r6, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec93f10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vext.8 d4, d7, d12, #6 │ │ │ │ stmdbmi sl, {r0, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6d54479 │ │ │ │ @@ -305148,17 +305148,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ msrcs (UNDEF: 104), r2 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff4cf6da │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf808f6db │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - strdeq r0, [fp], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r0, fp, r0, lsr #21 │ │ │ │ - rsbeq r0, fp, r6, ror #21 │ │ │ │ + rsbeq r0, fp, r0, lsl #22 │ │ │ │ + rsbeq r0, fp, r4, lsr #21 │ │ │ │ + rsbeq r0, fp, sl, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec93f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf810f2b7 │ │ │ │ ldrbtmi r4, [r9], #-2315 @ 0xfffff6f5 │ │ │ │ ldmib r2, {r0, r2, r4, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -305168,17 +305168,17 @@ │ │ │ │ @ instruction: 0xf6424807 │ │ │ │ ldrbtmi r2, [r8], #-386 @ 0xfffffe7e │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r5, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ andcs pc, r0, r1, ror #31 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strhteq r0, [fp], #-162 @ 0xffffff5e │ │ │ │ - rsbeq r0, fp, r2, asr sl │ │ │ │ - mlseq fp, r4, fp, r0 │ │ │ │ + strhteq r0, [fp], #-166 @ 0xffffff5a │ │ │ │ + rsbeq r0, fp, r6, asr sl │ │ │ │ + mlseq fp, r8, fp, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec93fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xffe8f2b6 │ │ │ │ ldrbtmi r4, [r9], #-2315 @ 0xfffff6f5 │ │ │ │ stmdb sl!, {r0, r2, r4, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -305188,17 +305188,17 @@ │ │ │ │ @ instruction: 0xf6424807 │ │ │ │ ldrbtmi r2, [r8], #-408 @ 0xfffffe68 │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ @ instruction: 0xf04fffb9 │ │ │ │ ldclt 0, cr3, [r0, #-1020] @ 0xfffffc04 │ │ │ │ - rsbeq r0, fp, r2, ror #20 │ │ │ │ - rsbeq r0, fp, r2, lsl #20 │ │ │ │ - rsbeq r0, fp, r4, asr #22 │ │ │ │ + rsbeq r0, fp, r6, ror #20 │ │ │ │ + rsbeq r0, fp, r6, lsl #20 │ │ │ │ + rsbeq r0, fp, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec93ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vext.8 d4, d6, d4, #6 │ │ │ │ stmdbmi pc, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf6d54479 │ │ │ │ @@ -305212,17 +305212,17 @@ │ │ │ │ @ instruction: 0xf6424807 │ │ │ │ ldrbtmi r2, [r8], #-432 @ 0xfffffe50 │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r5, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ andcs pc, r0, r9, lsl #31 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - rsbeq r0, fp, r0, lsl sl │ │ │ │ - rsbeq r0, fp, r2, lsr #19 │ │ │ │ - rsbeq r0, fp, r4, ror #21 │ │ │ │ + rsbeq r0, fp, r4, lsl sl │ │ │ │ + rsbeq r0, fp, r6, lsr #19 │ │ │ │ + rsbeq r0, fp, r8, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec9405c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ vext.8 d4, d6, d5, #6 │ │ │ │ ldmdbmi r7, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6d54479 │ │ │ │ @@ -305244,19 +305244,19 @@ │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf6424808 │ │ │ │ ldrbtmi r2, [r8], #-465 @ 0xfffffe2f │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r6, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ ldrb pc, [r0, r7, asr #30]! @ │ │ │ │ - strhteq r0, [fp], #-144 @ 0xffffff70 │ │ │ │ - rsbeq r0, fp, sl, lsr r9 │ │ │ │ - strdeq r1, [fp], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r0, fp, lr, lsl r9 │ │ │ │ - strdeq r1, [fp], #-184 @ 0xffffff48 @ │ │ │ │ + strhteq r0, [fp], #-148 @ 0xffffff6c │ │ │ │ + rsbeq r0, fp, lr, lsr r9 │ │ │ │ + strdeq r1, [fp], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r0, fp, r2, lsr #18 │ │ │ │ + strdeq r1, [fp], #-188 @ 0xffffff44 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r2], r9, lsl #1 │ │ │ │ strcs r4, [r0], #-1565 @ 0xfffff9e3 │ │ │ │ stmib sp, {r0, r2, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ @@ -305360,18 +305360,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r7, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ blls 2bca1c >::_M_default_append(unsigned int)@@Base+0x39e88> │ │ │ │ @ instruction: 0x3181f893 │ │ │ │ svclt 0x0000deff │ │ │ │ - rsbeq r0, fp, lr, lsl #15 │ │ │ │ - rsbeq r8, sl, sl, lsl lr │ │ │ │ - rsbeq r0, fp, r6, asr r7 │ │ │ │ - rsbeq r0, fp, r4, asr #15 │ │ │ │ + mlseq fp, r2, r7, r0 │ │ │ │ + rsbeq r8, sl, lr, lsl lr │ │ │ │ + rsbeq r0, fp, sl, asr r7 │ │ │ │ + rsbeq r0, fp, r8, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec942b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf8f2f38f │ │ │ │ stmdavs r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ @@ -305379,16 +305379,16 @@ │ │ │ │ mvncs pc, r2, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r4, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ blls 1bc9cc │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbeq r0, fp, r6, lsl #14 │ │ │ │ - rsbeq r0, fp, r4, ror r7 │ │ │ │ + rsbeq r0, fp, sl, lsl #14 │ │ │ │ + rsbeq r0, fp, r8, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3f85ac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0xf8df4682 │ │ │ │ @ instruction: 0x460d0ad8 │ │ │ │ @@ -306083,54 +306083,54 @@ │ │ │ │ @ instruction: 0xf8c4f6da │ │ │ │ svclt 0x0000e5e6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r1, r6, r4, lsl #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, fp, lr, ror r5 │ │ │ │ + rsbeq r0, fp, r2, lsl #11 │ │ │ │ rsbseq r1, r6, r8, asr r6 │ │ │ │ - rsbeq r0, fp, r0, ror #7 │ │ │ │ - strdeq r0, [fp], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r8, sl, sl, ror r9 │ │ │ │ - rsbeq r0, fp, lr, asr #5 │ │ │ │ - rsbeq r8, sl, r8, asr r9 │ │ │ │ - rsbeq r0, fp, ip, lsr #5 │ │ │ │ - rsbeq r8, sl, r6, lsr r9 │ │ │ │ - rsbeq r0, fp, sl, lsl #5 │ │ │ │ - rsbeq r8, sl, r4, lsl r9 │ │ │ │ - rsbeq r0, fp, r8, ror #4 │ │ │ │ - strdeq r8, [sl], #-130 @ 0xffffff7e @ │ │ │ │ - ldrdeq r0, [fp], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r8, sl, lr, asr r8 │ │ │ │ - strhteq r0, [fp], #-20 @ 0xffffffec │ │ │ │ - rsbeq r0, fp, sl, lsl #3 │ │ │ │ - strhteq r0, [fp], #-8 │ │ │ │ - rsbeq r8, sl, r2, asr #14 │ │ │ │ - rsbeq r0, fp, sl, lsl #1 │ │ │ │ - rsbeq r8, sl, r4, lsl r7 │ │ │ │ - rsbeq r0, fp, lr, asr #32 │ │ │ │ - ldrdeq r8, [sl], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r0, fp, lr, lsr r0 │ │ │ │ - strdeq pc, [sl], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq pc, sl, ip, ror #26 │ │ │ │ - strdeq r8, [sl], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq pc, sl, lr, asr #26 │ │ │ │ - ldrdeq r8, [sl], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq pc, sl, r2, lsr sp @ │ │ │ │ - strhteq r8, [sl], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq pc, sl, r6, lsl sp @ │ │ │ │ - rsbeq r8, sl, r2, lsr #7 │ │ │ │ - strdeq pc, [sl], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r8, sl, r4, lsl #7 │ │ │ │ - ldrdeq pc, [sl], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r8, sl, r8, ror #6 │ │ │ │ - rsbeq pc, sl, r8, asr #24 │ │ │ │ - rsbeq pc, sl, ip, lsl ip @ │ │ │ │ - rsbeq r8, sl, r6, lsr #5 │ │ │ │ + rsbeq r0, fp, r4, ror #7 │ │ │ │ + strdeq r0, [fp], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r8, sl, lr, ror r9 │ │ │ │ + ldrdeq r0, [fp], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r8, sl, ip, asr r9 │ │ │ │ + strhteq r0, [fp], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq r8, sl, sl, lsr r9 │ │ │ │ + rsbeq r0, fp, lr, lsl #5 │ │ │ │ + rsbeq r8, sl, r8, lsl r9 │ │ │ │ + rsbeq r0, fp, ip, ror #4 │ │ │ │ + strdeq r8, [sl], #-134 @ 0xffffff7a @ │ │ │ │ + ldrdeq r0, [fp], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r8, sl, r2, ror #16 │ │ │ │ + strhteq r0, [fp], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq r0, fp, lr, lsl #3 │ │ │ │ + strhteq r0, [fp], #-12 │ │ │ │ + rsbeq r8, sl, r6, asr #14 │ │ │ │ + rsbeq r0, fp, lr, lsl #1 │ │ │ │ + rsbeq r8, sl, r8, lsl r7 │ │ │ │ + rsbeq r0, fp, r2, asr r0 │ │ │ │ + ldrdeq r8, [sl], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r0, fp, r2, asr #32 │ │ │ │ + strdeq pc, [sl], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq pc, sl, r0, ror sp @ │ │ │ │ + strdeq r8, [sl], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq pc, sl, r2, asr sp @ │ │ │ │ + ldrdeq r8, [sl], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq pc, sl, r6, lsr sp @ │ │ │ │ + rsbeq r8, sl, r2, asr #7 │ │ │ │ + rsbeq pc, sl, sl, lsl sp @ │ │ │ │ + rsbeq r8, sl, r6, lsr #7 │ │ │ │ + strdeq pc, [sl], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r8, sl, r8, lsl #7 │ │ │ │ + rsbeq pc, sl, r0, ror #25 │ │ │ │ + rsbeq r8, sl, ip, ror #6 │ │ │ │ + rsbeq pc, sl, ip, asr #24 │ │ │ │ + rsbeq pc, sl, r0, lsr #24 │ │ │ │ + rsbeq r8, sl, sl, lsr #5 │ │ │ │ @ instruction: 0xf0114650 │ │ │ │ stmdacs sl, {r0, r1, r2, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ adchi pc, r7, r0, lsl #6 │ │ │ │ bvc 579408 │ │ │ │ blvc ffb39778 │ │ │ │ bleq 133975c │ │ │ │ blvc 3f92d4 │ │ │ │ @@ -306418,23 +306418,23 @@ │ │ │ │ @ instruction: 0xf6d94478 │ │ │ │ blls 47d9a0 │ │ │ │ ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00e66666 │ │ │ │ ... │ │ │ │ - rsbeq pc, sl, r2, lsl #21 │ │ │ │ - rsbeq pc, sl, r2, asr #20 │ │ │ │ - mlseq sl, r8, r8, pc @ │ │ │ │ - rsbeq r7, sl, r4, lsr #30 │ │ │ │ - rsbeq pc, sl, r8, ror #16 │ │ │ │ - rsbeq pc, sl, r6, lsl r8 @ │ │ │ │ - rsbeq pc, sl, r4, lsl #17 │ │ │ │ - ldrdeq pc, [sl], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r7, sl, r8, ror #26 │ │ │ │ + rsbeq pc, sl, r6, lsl #21 │ │ │ │ + rsbeq pc, sl, r6, asr #20 │ │ │ │ + mlseq sl, ip, r8, pc @ │ │ │ │ + rsbeq r7, sl, r8, lsr #30 │ │ │ │ + rsbeq pc, sl, ip, ror #16 │ │ │ │ + rsbeq pc, sl, sl, lsl r8 @ │ │ │ │ + rsbeq pc, sl, r8, lsl #17 │ │ │ │ + rsbeq pc, sl, r0, ror #13 │ │ │ │ + rsbeq r7, sl, ip, ror #26 │ │ │ │ vhadd.s8 d25, d1, d12 │ │ │ │ ldmmi r9!, {r1, r2, r3, r4, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [lr, #-868]! @ 0xfffffc9c │ │ │ │ stmdbls ip, {r0, r1, r2, r4, r5, r7, fp, lr} │ │ │ │ @ instruction: 0xf6d94478 │ │ │ │ blls 47d948 │ │ │ │ @@ -306613,37 +306613,37 @@ │ │ │ │ @ instruction: 0xf6d9300c │ │ │ │ ldmdami ip, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ ldc2 6, cr15, [r8], {217} @ 0xd9 │ │ │ │ @ instruction: 0xf7fe9b0c │ │ │ │ svclt 0x0000bfc3 │ │ │ │ ... │ │ │ │ - rsbeq pc, sl, r4, lsl #13 │ │ │ │ - rsbeq r7, sl, r0, lsl sp │ │ │ │ + rsbeq pc, sl, r8, lsl #13 │ │ │ │ + rsbeq r7, sl, r4, lsl sp │ │ │ │ + rsbeq pc, sl, r8, ror #12 │ │ │ │ + ldrdeq pc, [sl], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq pc, sl, r0, lsl r6 @ │ │ │ │ + mlseq sl, ip, ip, r7 │ │ │ │ + ldrdeq pc, [sl], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r7, sl, r6, ror #24 │ │ │ │ + strhteq pc, [sl], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq pc, sl, ip, lsr #12 │ │ │ │ + rsbeq pc, sl, sl, lsl #11 │ │ │ │ rsbeq pc, sl, r4, ror #12 │ │ │ │ - ldrdeq pc, [sl], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq pc, sl, ip, lsl #12 │ │ │ │ - mlseq sl, r8, ip, r7 │ │ │ │ - ldrdeq pc, [sl], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r7, sl, r2, ror #24 │ │ │ │ - strhteq pc, [sl], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq pc, sl, r8, lsr #12 │ │ │ │ - rsbeq pc, sl, r6, lsl #11 │ │ │ │ - rsbeq pc, sl, r0, ror #12 │ │ │ │ - rsbeq pc, sl, r8, ror #10 │ │ │ │ - ldrdeq pc, [sl], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq pc, sl, lr, lsl #10 │ │ │ │ - mlseq sl, sl, fp, r7 │ │ │ │ - mlseq sl, r8, r4, pc @ │ │ │ │ - rsbeq pc, sl, r0, lsr #8 │ │ │ │ - rsbeq r7, sl, ip, lsr #21 │ │ │ │ - rsbeq pc, sl, r0, lsl #8 │ │ │ │ - rsbeq r7, sl, ip, lsl #21 │ │ │ │ - rsbeq pc, sl, r2, asr #7 │ │ │ │ - rsbeq r7, sl, lr, asr #20 │ │ │ │ + rsbeq pc, sl, ip, ror #10 │ │ │ │ + ldrdeq pc, [sl], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq pc, sl, r2, lsl r5 @ │ │ │ │ + mlseq sl, lr, fp, r7 │ │ │ │ + mlseq sl, ip, r4, pc @ │ │ │ │ + rsbeq pc, sl, r4, lsr #8 │ │ │ │ + strhteq r7, [sl], #-160 @ 0xffffff60 │ │ │ │ + rsbeq pc, sl, r4, lsl #8 │ │ │ │ + mlseq sl, r0, sl, r7 │ │ │ │ + rsbeq pc, sl, r6, asr #7 │ │ │ │ + rsbeq r7, sl, r2, asr sl │ │ │ │ @ instruction: 0x462a9b11 │ │ │ │ ldrbmi r9, [r0], -r1, lsl #6 │ │ │ │ movwls r9, #11024 @ 0x2b10 │ │ │ │ movwls r9, #27423 @ 0x6b1f │ │ │ │ movwls r9, #19232 @ 0x4b20 │ │ │ │ stmib sp, {r1, r2, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ strls r4, [r5], -r7, lsl #14 │ │ │ │ @@ -306839,50 +306839,50 @@ │ │ │ │ mvncs pc, r2, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 67c310 │ │ │ │ ldrbtmi r4, [r8], #-2086 @ 0xfffff7da │ │ │ │ blx ff57c318 │ │ │ │ @ instruction: 0x3180f895 │ │ │ │ svclt 0x0000deff │ │ │ │ - rsbeq pc, sl, ip, lsl #6 │ │ │ │ - mlseq sl, r8, r9, r7 │ │ │ │ - rsbeq pc, sl, ip, ror #5 │ │ │ │ - rsbeq r7, sl, r8, ror r9 │ │ │ │ - ldrdeq pc, [sl], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r7, sl, sl, asr r9 │ │ │ │ - strhteq pc, [sl], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r7, sl, sl, lsr r9 │ │ │ │ - mlseq sl, r4, r2, pc @ │ │ │ │ - rsbeq r7, sl, lr, lsl r9 │ │ │ │ - rsbeq pc, sl, sl, ror r2 @ │ │ │ │ - rsbeq r7, sl, r4, lsl #18 │ │ │ │ - rsbeq pc, sl, r0, ror #4 │ │ │ │ - rsbeq r7, sl, sl, ror #17 │ │ │ │ - rsbeq pc, sl, r8, asr #3 │ │ │ │ - rsbeq pc, sl, r6, lsr r2 @ │ │ │ │ - rsbeq pc, sl, r8, lsr #3 │ │ │ │ - rsbeq r7, sl, r4, lsr r8 │ │ │ │ - rsbeq pc, sl, ip, ror #2 │ │ │ │ - strdeq r7, [sl], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq pc, sl, sl, lsl r1 @ │ │ │ │ - rsbeq r7, sl, r6, lsr #15 │ │ │ │ - ldrdeq pc, [sl], #-12 @ │ │ │ │ - rsbeq r7, sl, r8, ror #14 │ │ │ │ + rsbeq pc, sl, r0, lsl r3 @ │ │ │ │ + mlseq sl, ip, r9, r7 │ │ │ │ + strdeq pc, [sl], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r7, sl, ip, ror r9 │ │ │ │ + ldrdeq pc, [sl], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r7, sl, lr, asr r9 │ │ │ │ + strhteq pc, [sl], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r7, sl, lr, lsr r9 │ │ │ │ + mlseq sl, r8, r2, pc @ │ │ │ │ + rsbeq r7, sl, r2, lsr #18 │ │ │ │ + rsbeq pc, sl, lr, ror r2 @ │ │ │ │ + rsbeq r7, sl, r8, lsl #18 │ │ │ │ + rsbeq pc, sl, r4, ror #4 │ │ │ │ + rsbeq r7, sl, lr, ror #17 │ │ │ │ + rsbeq pc, sl, ip, asr #3 │ │ │ │ + rsbeq pc, sl, sl, lsr r2 @ │ │ │ │ + rsbeq pc, sl, ip, lsr #3 │ │ │ │ + rsbeq r7, sl, r8, lsr r8 │ │ │ │ + rsbeq pc, sl, r0, ror r1 @ │ │ │ │ + strdeq r7, [sl], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq pc, sl, lr, lsl r1 @ │ │ │ │ + rsbeq r7, sl, sl, lsr #15 │ │ │ │ + rsbeq pc, sl, r0, ror #1 │ │ │ │ + rsbeq r7, sl, ip, ror #14 │ │ │ │ + rsbeq pc, sl, r2, asr #1 │ │ │ │ + rsbeq pc, sl, r0, lsr r1 @ │ │ │ │ + rsbeq pc, sl, r4, lsr #1 │ │ │ │ + rsbeq pc, sl, r2, lsl r1 @ │ │ │ │ + rsbeq pc, sl, r8, lsl #1 │ │ │ │ + strdeq pc, [sl], #-6 @ │ │ │ │ + rsbeq pc, sl, ip, rrx │ │ │ │ + ldrdeq pc, [sl], #-10 @ │ │ │ │ + rsbeq pc, sl, r0, asr r0 @ │ │ │ │ strhteq pc, [sl], #-14 @ │ │ │ │ - rsbeq pc, sl, ip, lsr #2 │ │ │ │ - rsbeq pc, sl, r0, lsr #1 │ │ │ │ - rsbeq pc, sl, lr, lsl #2 │ │ │ │ - rsbeq pc, sl, r4, lsl #1 │ │ │ │ - strdeq pc, [sl], #-2 @ │ │ │ │ - rsbeq pc, sl, r8, rrx │ │ │ │ - ldrdeq pc, [sl], #-6 @ │ │ │ │ - rsbeq pc, sl, ip, asr #32 │ │ │ │ - strhteq pc, [sl], #-10 @ │ │ │ │ - rsbeq pc, sl, r0, lsr r0 @ │ │ │ │ - mlseq sl, lr, r0, pc @ │ │ │ │ + rsbeq pc, sl, r4, lsr r0 @ │ │ │ │ + rsbeq pc, sl, r2, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec95a54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ vext.8 d9, d5, d3, #1 │ │ │ │ @@ -306961,28 +306961,28 @@ │ │ │ │ strb pc, [r2, r5, ror #19]! @ │ │ │ │ vtst.8 d20, d1, d1 │ │ │ │ ldrbtmi r7, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf6d9300c │ │ │ │ stmdami pc, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf6d94478 │ │ │ │ @ instruction: 0xe7d6f9d9 │ │ │ │ - rsbeq lr, sl, ip, lsr #30 │ │ │ │ - strhteq r7, [sl], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq lr, sl, r4, lsl pc │ │ │ │ - rsbeq r7, sl, r0, lsr #11 │ │ │ │ - rsbeq lr, sl, ip, lsr #29 │ │ │ │ - rsbeq r7, sl, r8, lsr r5 │ │ │ │ - mlseq sl, r2, lr, lr │ │ │ │ - rsbeq r0, fp, ip, lsl #3 │ │ │ │ - rsbeq lr, sl, r6, ror lr │ │ │ │ - rsbeq r0, fp, r0, asr r2 │ │ │ │ - rsbeq lr, sl, sl, asr lr │ │ │ │ - mlseq fp, ip, r1, r0 │ │ │ │ - rsbeq lr, sl, r2, asr #28 │ │ │ │ - rsbeq r0, fp, r8, ror #3 │ │ │ │ + rsbeq lr, sl, r0, lsr pc │ │ │ │ + strhteq r7, [sl], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq lr, sl, r8, lsl pc │ │ │ │ + rsbeq r7, sl, r4, lsr #11 │ │ │ │ + strhteq lr, [sl], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r7, sl, ip, lsr r5 │ │ │ │ + mlseq sl, r6, lr, lr │ │ │ │ + mlseq fp, r0, r1, r0 │ │ │ │ + rsbeq lr, sl, sl, ror lr │ │ │ │ + rsbeq r0, fp, r4, asr r2 │ │ │ │ + rsbeq lr, sl, lr, asr lr │ │ │ │ + rsbeq r0, fp, r0, lsr #3 │ │ │ │ + rsbeq lr, sl, r6, asr #28 │ │ │ │ + rsbeq r0, fp, ip, ror #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec95be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x460f4615 │ │ │ │ vext.8 d9, d5, d3, #3 │ │ │ │ @@ -307057,28 +307057,28 @@ │ │ │ │ strb pc, [r2, r5, lsr #18]! @ │ │ │ │ vtst.8 d20, d1, d1 │ │ │ │ ldrbtmi r7, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf6d9300c │ │ │ │ stmdami pc, {r0, r2, r3, r4, r6, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf6d94478 │ │ │ │ bfi pc, r9, #18, #5 @ │ │ │ │ - rsbeq lr, sl, r0, lsr #27 │ │ │ │ - rsbeq r7, sl, ip, lsr #8 │ │ │ │ - rsbeq lr, sl, r8, lsl #27 │ │ │ │ - rsbeq r7, sl, r4, lsl r4 │ │ │ │ - rsbeq lr, sl, ip, lsr #26 │ │ │ │ - strhteq r7, [sl], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq lr, sl, r2, lsl sp │ │ │ │ - rsbeq r0, fp, ip │ │ │ │ - strdeq lr, [sl], #-198 @ 0xffffff3a @ │ │ │ │ - ldrdeq r0, [fp], #-0 @ │ │ │ │ - ldrdeq lr, [sl], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r0, fp, ip, lsl r0 │ │ │ │ - rsbeq lr, sl, r2, asr #25 │ │ │ │ - rsbeq r0, fp, r8, rrx │ │ │ │ + rsbeq lr, sl, r4, lsr #27 │ │ │ │ + rsbeq r7, sl, r0, lsr r4 │ │ │ │ + rsbeq lr, sl, ip, lsl #27 │ │ │ │ + rsbeq r7, sl, r8, lsl r4 │ │ │ │ + rsbeq lr, sl, r0, lsr sp │ │ │ │ + strhteq r7, [sl], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq lr, sl, r6, lsl sp │ │ │ │ + rsbeq r0, fp, r0, lsl r0 │ │ │ │ + strdeq lr, [sl], #-202 @ 0xffffff36 @ │ │ │ │ + ldrdeq r0, [fp], #-4 @ │ │ │ │ + ldrdeq lr, [sl], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r0, fp, r0, lsr #32 │ │ │ │ + rsbeq lr, sl, r6, asr #25 │ │ │ │ + rsbeq r0, fp, ip, rrx │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec95d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ vext.8 d9, d5, d3, #1 │ │ │ │ @@ -307157,28 +307157,28 @@ │ │ │ │ ubfx pc, sp, #16, #3 │ │ │ │ vtst.8 d20, d1, d1 │ │ │ │ ldrbtmi r7, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf6d8300c │ │ │ │ stmdami pc, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf6d94478 │ │ │ │ @ instruction: 0xe7d6f851 │ │ │ │ - rsbeq lr, sl, ip, lsl ip │ │ │ │ - rsbeq r7, sl, r8, lsr #5 │ │ │ │ - rsbeq lr, sl, r4, lsl #24 │ │ │ │ - mlseq sl, r0, r2, r7 │ │ │ │ - mlseq sl, ip, fp, lr │ │ │ │ - rsbeq r7, sl, r8, lsr #4 │ │ │ │ - rsbeq lr, sl, r2, lsl #23 │ │ │ │ - rsbeq pc, sl, ip, ror lr @ │ │ │ │ - rsbeq lr, sl, r6, ror #22 │ │ │ │ - rsbeq pc, sl, r0, asr #30 │ │ │ │ - rsbeq lr, sl, sl, asr #22 │ │ │ │ - rsbeq pc, sl, ip, lsl #29 │ │ │ │ - rsbeq lr, sl, r2, lsr fp │ │ │ │ - ldrdeq pc, [sl], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq lr, sl, r0, lsr #24 │ │ │ │ + rsbeq r7, sl, ip, lsr #5 │ │ │ │ + rsbeq lr, sl, r8, lsl #24 │ │ │ │ + mlseq sl, r4, r2, r7 │ │ │ │ + rsbeq lr, sl, r0, lsr #23 │ │ │ │ + rsbeq r7, sl, ip, lsr #4 │ │ │ │ + rsbeq lr, sl, r6, lsl #23 │ │ │ │ + rsbeq pc, sl, r0, lsl #29 │ │ │ │ + rsbeq lr, sl, sl, ror #22 │ │ │ │ + rsbeq pc, sl, r4, asr #30 │ │ │ │ + rsbeq lr, sl, lr, asr #22 │ │ │ │ + mlseq sl, r0, lr, pc @ │ │ │ │ + rsbeq lr, sl, r6, lsr fp │ │ │ │ + ldrdeq pc, [sl], #-236 @ 0xffffff14 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 37a1ac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf8dfb09d │ │ │ │ @ instruction: 0x46046570 │ │ │ │ @@ -307523,20 +307523,20 @@ │ │ │ │ andhi pc, r5, r2, asr #16 │ │ │ │ bls 3389c8 >::_M_default_append(unsigned int)@@Base+0xb5e34> │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ - rsbeq lr, sl, r2, lsl fp │ │ │ │ + rsbeq lr, sl, r6, lsl fp │ │ │ │ ldrshteq pc, [r5], #-196 @ 0xffffff3c @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, sl, r6, lsl #21 │ │ │ │ - rsbeq lr, sl, r2, lsr sl │ │ │ │ - rsbeq lr, sl, r2, lsr r9 │ │ │ │ + rsbeq lr, sl, sl, lsl #21 │ │ │ │ + rsbeq lr, sl, r6, lsr sl │ │ │ │ + rsbeq lr, sl, r6, lsr r9 │ │ │ │ rsbseq pc, r5, r8, lsr r8 @ │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ cdp 6, 11, cr4, cr0, cr0, {1} │ │ │ │ vtbx.8 d27, {d21-d24}, d8 │ │ │ │ @ instruction: 0x462afebf │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ blge ff17ad68 │ │ │ │ @@ -307870,59 +307870,59 @@ │ │ │ │ @ instruction: 0xf6d8300c │ │ │ │ ldmdami r2!, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6d84478 │ │ │ │ ldmib r7, {r0, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ cdple 3, 15, cr2, cr15, cr6, {1} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrdeq lr, [sl], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq lr, sl, ip, ror #8 │ │ │ │ - strdeq r6, [sl], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq lr, sl, r0, asr r4 │ │ │ │ - ldrdeq r6, [sl], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq lr, sl, r4, asr #6 │ │ │ │ - strhteq lr, [sl], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq lr, sl, r4, asr r2 │ │ │ │ - rsbeq r6, sl, r0, ror #17 │ │ │ │ - rsbeq lr, sl, ip, lsr r2 │ │ │ │ - rsbeq r6, sl, r8, asr #17 │ │ │ │ - rsbeq lr, sl, r4, lsr #4 │ │ │ │ - strhteq r6, [sl], #-128 @ 0xffffff80 │ │ │ │ - rsbeq lr, sl, r4, lsl #4 │ │ │ │ - rsbeq lr, sl, r6, asr #6 │ │ │ │ - rsbeq lr, sl, r4, ror #3 │ │ │ │ - rsbeq r6, sl, r0, ror r8 │ │ │ │ - rsbeq lr, sl, r8, asr #3 │ │ │ │ - rsbeq r6, sl, r4, asr r8 │ │ │ │ - rsbeq lr, sl, ip, lsr #3 │ │ │ │ - rsbeq r6, sl, r8, lsr r8 │ │ │ │ - mlseq sl, r0, r1, lr │ │ │ │ - rsbeq r6, sl, ip, lsl r8 │ │ │ │ - rsbeq lr, sl, r4, ror r1 │ │ │ │ - rsbeq lr, sl, r2, ror #3 │ │ │ │ - rsbeq lr, sl, r4, lsl r1 │ │ │ │ - rsbeq lr, sl, r2, lsl #3 │ │ │ │ - strdeq lr, [sl], #-8 @ │ │ │ │ - rsbeq lr, sl, r6, ror #2 │ │ │ │ - ldrdeq lr, [sl], #-10 @ │ │ │ │ - mlseq sl, r0, r3, pc @ │ │ │ │ - strhteq lr, [sl], #-14 │ │ │ │ - strdeq lr, [sl], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq lr, sl, r4, lsr #1 │ │ │ │ - rsbeq r6, sl, lr, lsr #14 │ │ │ │ - rsbeq lr, sl, r2, lsl #1 │ │ │ │ - rsbeq r6, sl, ip, lsl #14 │ │ │ │ - rsbeq lr, sl, r8, rrx │ │ │ │ - strdeq r6, [sl], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq lr, sl, sl, asr #32 │ │ │ │ - ldrdeq r6, [sl], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq lr, sl, r0, lsr r0 │ │ │ │ - strhteq r6, [sl], #-106 @ 0xffffff96 │ │ │ │ - rsbeq lr, sl, r2, lsl r0 │ │ │ │ - rsbeq lr, sl, r0, lsl #1 │ │ │ │ + ldrdeq lr, [sl], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq lr, sl, r0, ror r4 │ │ │ │ + strdeq r6, [sl], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq lr, sl, r4, asr r4 │ │ │ │ + ldrdeq r6, [sl], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq lr, sl, r8, asr #6 │ │ │ │ + rsbeq lr, sl, r2, asr #5 │ │ │ │ + rsbeq lr, sl, r8, asr r2 │ │ │ │ + rsbeq r6, sl, r4, ror #17 │ │ │ │ + rsbeq lr, sl, r0, asr #4 │ │ │ │ + rsbeq r6, sl, ip, asr #17 │ │ │ │ + rsbeq lr, sl, r8, lsr #4 │ │ │ │ + strhteq r6, [sl], #-132 @ 0xffffff7c │ │ │ │ + rsbeq lr, sl, r8, lsl #4 │ │ │ │ + rsbeq lr, sl, sl, asr #6 │ │ │ │ + rsbeq lr, sl, r8, ror #3 │ │ │ │ + rsbeq r6, sl, r4, ror r8 │ │ │ │ + rsbeq lr, sl, ip, asr #3 │ │ │ │ + rsbeq r6, sl, r8, asr r8 │ │ │ │ + strhteq lr, [sl], #-16 │ │ │ │ + rsbeq r6, sl, ip, lsr r8 │ │ │ │ + mlseq sl, r4, r1, lr │ │ │ │ + rsbeq r6, sl, r0, lsr #16 │ │ │ │ + rsbeq lr, sl, r8, ror r1 │ │ │ │ + rsbeq lr, sl, r6, ror #3 │ │ │ │ + rsbeq lr, sl, r8, lsl r1 │ │ │ │ + rsbeq lr, sl, r6, lsl #3 │ │ │ │ + strdeq lr, [sl], #-12 @ │ │ │ │ + rsbeq lr, sl, sl, ror #2 │ │ │ │ + ldrdeq lr, [sl], #-14 @ │ │ │ │ + mlseq sl, r4, r3, pc @ │ │ │ │ + rsbeq lr, sl, r2, asr #1 │ │ │ │ + rsbeq lr, sl, r2, lsl #4 │ │ │ │ + rsbeq lr, sl, r8, lsr #1 │ │ │ │ + rsbeq r6, sl, r2, lsr r7 │ │ │ │ + rsbeq lr, sl, r6, lsl #1 │ │ │ │ + rsbeq r6, sl, r0, lsl r7 │ │ │ │ + rsbeq lr, sl, ip, rrx │ │ │ │ + strdeq r6, [sl], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq lr, sl, lr, asr #32 │ │ │ │ + ldrdeq r6, [sl], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq lr, sl, r4, lsr r0 │ │ │ │ + strhteq r6, [sl], #-110 @ 0xffffff92 │ │ │ │ + rsbeq lr, sl, r6, lsl r0 │ │ │ │ + rsbeq lr, sl, r4, lsl #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r6, r1, r2, lsl r9 │ │ │ │ ldmdavs r2, {r8, fp, ip, pc} │ │ │ │ andvs r6, r8, sl, lsl r0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -308000,18 +308000,18 @@ │ │ │ │ @ instruction: 0xf6d1e7d5 │ │ │ │ svclt 0x0000ee4e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq pc, r5, lr, asr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, r5, lr, lsl #1 │ │ │ │ - rsbeq pc, sl, r8, lsr r2 @ │ │ │ │ - rsbeq r6, sl, r0, asr #9 │ │ │ │ - rsbeq pc, sl, ip, lsl r2 @ │ │ │ │ - rsbeq r6, sl, r4, lsr #9 │ │ │ │ + rsbeq pc, sl, ip, lsr r2 @ │ │ │ │ + rsbeq r6, sl, r4, asr #9 │ │ │ │ + rsbeq pc, sl, r0, lsr #4 │ │ │ │ + rsbeq r6, sl, r8, lsr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec96c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, lsr #31 │ │ │ │ ldc 8, cr6, [r1, #264] @ 0x108 │ │ │ │ addslt r6, r4, r6, lsr #22 │ │ │ │ adcsvs pc, r2, #8388608 @ 0x800000 │ │ │ │ @@ -308130,26 +308130,26 @@ │ │ │ │ @ instruction: 0xf6d84478 │ │ │ │ blls 47dec8 │ │ │ │ @ instruction: 0xf6d1e76a │ │ │ │ svclt 0x0000ed44 │ │ │ │ ... │ │ │ │ rsbseq lr, r5, ip, ror #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, sl, r8, lsr r1 @ │ │ │ │ - rsbeq r6, sl, r0, asr #7 │ │ │ │ + rsbeq pc, sl, ip, lsr r1 @ │ │ │ │ + rsbeq r6, sl, r4, asr #7 │ │ │ │ rsbseq lr, r5, r0, asr pc │ │ │ │ - rsbeq sp, lr, r0, ror sp │ │ │ │ - rsbeq pc, sl, sl, rrx │ │ │ │ - strdeq r6, [sl], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq pc, sl, lr, asr #32 │ │ │ │ - ldrdeq r6, [sl], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq pc, sl, r2, lsr r0 @ │ │ │ │ - strhteq r6, [sl], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq pc, sl, r8 │ │ │ │ - mlseq sl, r0, r2, r6 │ │ │ │ + rsbeq sp, lr, r4, ror sp │ │ │ │ + rsbeq pc, sl, lr, rrx │ │ │ │ + strdeq r6, [sl], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq pc, sl, r2, asr r0 @ │ │ │ │ + ldrdeq r6, [sl], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq pc, sl, r6, lsr r0 @ │ │ │ │ + strhteq r6, [sl], #-46 @ 0xffffffd2 │ │ │ │ + rsbeq pc, sl, ip │ │ │ │ + mlseq sl, r4, r2, r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe77df6c │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ bmi fe991688 │ │ │ │ blmi fe9914c4 │ │ │ │ @@ -308311,29 +308311,29 @@ │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff4af6d7 │ │ │ │ @ instruction: 0xf6d1e7e2 │ │ │ │ svclt 0x0000ebd6 │ │ │ │ rsbseq lr, r5, r6, asr #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq sl, sl, pc, lr @ │ │ │ │ - rsbeq lr, sl, lr, lsl #29 │ │ │ │ - rsbeq r6, sl, r6, lsl r1 │ │ │ │ + mlseq sl, lr, pc, lr @ │ │ │ │ + mlseq sl, r2, lr, lr │ │ │ │ + rsbeq r6, sl, sl, lsl r1 │ │ │ │ ldrhteq lr, [r5], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r2, sl, r6, asr #20 │ │ │ │ - mlseq sl, ip, sp, lr │ │ │ │ - rsbeq r6, sl, r4, lsr #32 │ │ │ │ - rsbeq lr, sl, lr, ror sp │ │ │ │ - rsbeq r6, sl, r6 │ │ │ │ - rsbeq lr, sl, r4, ror #26 │ │ │ │ - rsbeq r5, sl, sl, ror #31 │ │ │ │ - rsbeq lr, sl, r6, asr #26 │ │ │ │ - rsbeq r5, sl, ip, asr #31 │ │ │ │ - rsbeq lr, sl, ip, lsr #26 │ │ │ │ - strhteq r5, [sl], #-242 @ 0xffffff0e │ │ │ │ + rsbeq r2, sl, sl, asr #20 │ │ │ │ + rsbeq lr, sl, r0, lsr #27 │ │ │ │ + rsbeq r6, sl, r8, lsr #32 │ │ │ │ + rsbeq lr, sl, r2, lsl #27 │ │ │ │ + rsbeq r6, sl, sl │ │ │ │ + rsbeq lr, sl, r8, ror #26 │ │ │ │ + rsbeq r5, sl, lr, ror #31 │ │ │ │ + rsbeq lr, sl, sl, asr #26 │ │ │ │ + ldrdeq r5, [sl], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq lr, sl, r0, lsr sp │ │ │ │ + strhteq r5, [sl], #-246 @ 0xffffff0a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec97114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46046913 │ │ │ │ stmdbls r6, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf8539a09 │ │ │ │ @@ -308380,18 +308380,18 @@ │ │ │ │ stmdami r8, {r2, r3, r5, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 0, pc, cr0, cr7, {6} @ │ │ │ │ stmdbls r1, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ blls 1bfacc │ │ │ │ svclt 0x0000e7d1 │ │ │ │ - rsbeq lr, sl, lr, lsr #24 │ │ │ │ - strhteq r5, [sl], #-230 @ 0xffffff1a │ │ │ │ - rsbeq lr, sl, ip, lsl #24 │ │ │ │ - mlseq sl, r4, lr, r5 │ │ │ │ + rsbeq lr, sl, r2, lsr ip │ │ │ │ + strhteq r5, [sl], #-234 @ 0xffffff16 │ │ │ │ + rsbeq lr, sl, r0, lsl ip │ │ │ │ + mlseq sl, r8, lr, r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d2 │ │ │ │ @ instruction: 0xf8d8b083 │ │ │ │ bcs 148010 │ │ │ │ @@ -308432,19 +308432,19 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [sl, #860] @ 0x35c │ │ │ │ strtmi r4, [r9], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ @ instruction: 0x4628fe55 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - strhteq r2, [sl], #-126 @ 0xffffff82 │ │ │ │ - strhteq r2, [sl], #-116 @ 0xffffff8c │ │ │ │ - rsbeq r3, sl, r4, lsl ip │ │ │ │ - rsbeq lr, sl, r0, asr #22 │ │ │ │ - rsbeq r5, sl, r8, asr #27 │ │ │ │ + rsbeq r2, sl, r2, asr #15 │ │ │ │ + strhteq r2, [sl], #-120 @ 0xffffff88 │ │ │ │ + rsbeq r3, sl, r8, lsl ip │ │ │ │ + rsbeq lr, sl, r4, asr #22 │ │ │ │ + rsbeq r5, sl, ip, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec972d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs sl, {r1, fp, ip, pc} │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -308478,15 +308478,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf6d1bd10 │ │ │ │ svclt 0x0000ea88 │ │ │ │ ldrshteq lr, [r5], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq lr, [sl], #-168 @ 0xffffff58 │ │ │ │ + strhteq lr, [sl], #-172 @ 0xffffff54 │ │ │ │ rsbseq lr, r5, r8, asr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec9737c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldcle 14, cr1, [r1, #-120] @ 0xffffff88 │ │ │ │ svcne 0x00154607 │ │ │ │ @@ -308505,16 +308505,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r8, #-860] @ 0xfffffca4 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ bls 1bf8dc │ │ │ │ andlt r4, r3, r0, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq lr, sl, ip, lsl sl │ │ │ │ - rsbeq r5, sl, r4, lsr #25 │ │ │ │ + rsbeq lr, sl, r0, lsr #20 │ │ │ │ + rsbeq r5, sl, r8, lsr #25 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0x405df892 │ │ │ │ strmi fp, [r6], -r6, lsl #1 │ │ │ │ @ instruction: 0xf014461d │ │ │ │ @@ -308579,20 +308579,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r4], #-860 @ 0xfffffca4 │ │ │ │ stmdbls r5, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ blls 2bf7b4 >::_M_default_append(unsigned int)@@Base+0x3cc20> │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbeq lr, sl, lr, lsl #19 │ │ │ │ - rsbeq r5, sl, r6, lsl ip │ │ │ │ - rsbeq lr, sl, r0, lsl #19 │ │ │ │ - rsbeq lr, sl, r6, lsr #18 │ │ │ │ - strdeq lr, [sl], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r5, sl, ip, ror fp │ │ │ │ + mlseq sl, r2, r9, lr │ │ │ │ + rsbeq r5, sl, sl, lsl ip │ │ │ │ + rsbeq lr, sl, r4, lsl #19 │ │ │ │ + rsbeq lr, sl, sl, lsr #18 │ │ │ │ + strdeq lr, [sl], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r5, sl, r0, lsl #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r2, lsl r9 │ │ │ │ ldmib sp, {r0, r1, r2, r4, fp, sp, lr}^ │ │ │ │ svccs 0x00009a0e │ │ │ │ @@ -308645,18 +308645,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffd7df52 │ │ │ │ stmdbls r3, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ blls 23f6ac │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq lr, sl, sl, lsl r8 │ │ │ │ - rsbeq r5, sl, r2, lsr #21 │ │ │ │ - rsbeq lr, sl, ip, ror #15 │ │ │ │ - rsbeq r5, sl, r4, ror sl │ │ │ │ + rsbeq lr, sl, lr, lsl r8 │ │ │ │ + rsbeq r5, sl, r6, lsr #21 │ │ │ │ + strdeq lr, [sl], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r5, sl, r8, ror sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1fb8d8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs fp, [r4, #-141] @ 0xffffff73 │ │ │ │ @ instruction: 0xf8dd2b00 │ │ │ │ @@ -308840,19 +308840,19 @@ │ │ │ │ blx 1c7e258 │ │ │ │ stmdbls r7, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ bls 33f3a4 >::_M_default_append(unsigned int)@@Base+0xbc810> │ │ │ │ andlt r4, sp, r0, lsl r6 │ │ │ │ blhi 1fba04 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq lr, sl, r2, lsr #12 │ │ │ │ - rsbeq r5, sl, sl, lsr #17 │ │ │ │ - rsbeq lr, sl, ip, lsr #12 │ │ │ │ - rsbeq lr, sl, r4, ror #9 │ │ │ │ - rsbeq r5, sl, ip, ror #14 │ │ │ │ + rsbeq lr, sl, r6, lsr #12 │ │ │ │ + rsbeq r5, sl, lr, lsr #17 │ │ │ │ + rsbeq lr, sl, r0, lsr r6 │ │ │ │ + rsbeq lr, sl, r8, ror #9 │ │ │ │ + rsbeq r5, sl, r0, ror r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec97930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r2, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r1, r6, r8, lsl #24 │ │ │ │ @ instruction: 0xf5a1691c │ │ │ │ ldc 14, cr7, [r2, #512] @ 0x200 │ │ │ │ @@ -309007,24 +309007,24 @@ │ │ │ │ stmdami lr, {r2, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x11bcf640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf918f6d7 │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ @ instruction: 0xe736f9d3 │ │ │ │ - rsbeq lr, sl, sl, asr #7 │ │ │ │ - strdeq r5, [sl], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq lr, sl, r6, lsr r3 │ │ │ │ - strhteq r5, [sl], #-94 @ 0xffffffa2 │ │ │ │ - strhteq lr, [sl], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r5, sl, r8, lsr r5 │ │ │ │ - rsbeq lr, sl, r2, ror r2 │ │ │ │ - strdeq r5, [sl], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq lr, sl, ip, lsr r2 │ │ │ │ - rsbeq r5, sl, r4, asr #9 │ │ │ │ + rsbeq lr, sl, lr, asr #7 │ │ │ │ + rsbeq r5, sl, r0, lsl #16 │ │ │ │ + rsbeq lr, sl, sl, lsr r3 │ │ │ │ + rsbeq r5, sl, r2, asr #11 │ │ │ │ + strhteq lr, [sl], #-36 @ 0xffffffdc │ │ │ │ + rsbeq r5, sl, ip, lsr r5 │ │ │ │ + rsbeq lr, sl, r6, ror r2 │ │ │ │ + strdeq r5, [sl], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq lr, sl, r0, asr #4 │ │ │ │ + rsbeq r5, sl, r8, asr #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, ip, asr #16 │ │ │ │ blle 211440 │ │ │ │ andlt r2, r4, r1 │ │ │ │ @@ -309064,19 +309064,19 @@ │ │ │ │ msrne (UNDEF: 47), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8a8f6d7 │ │ │ │ @ instruction: 0xf04f4807 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf962f6d7 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - ldrdeq lr, [sl], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq lr, sl, ip, ror r1 │ │ │ │ - rsbeq r5, sl, r2, lsl #8 │ │ │ │ - rsbeq lr, sl, ip, asr r1 │ │ │ │ - rsbeq r5, sl, r2, ror #7 │ │ │ │ + rsbeq lr, sl, r0, ror #3 │ │ │ │ + rsbeq lr, sl, r0, lsl #3 │ │ │ │ + rsbeq r5, sl, r6, lsl #8 │ │ │ │ + rsbeq lr, sl, r0, ror #2 │ │ │ │ + rsbeq r5, sl, r6, ror #7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fef7ede8 │ │ │ │ strmi r4, [r7], -ip, ror #20 │ │ │ │ vqdmull.s32 q2, d13, d12[1] │ │ │ │ ldrbtmi r4, [sl], #-3372 @ 0xfffff2d4 │ │ │ │ @@ -309185,19 +309185,19 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf878f6d7 │ │ │ │ str r9, [r6, r4, lsl #22]! │ │ │ │ stc 6, cr15, [r2, #-832] @ 0xfffffcc0 │ │ │ │ rsbseq sp, r5, lr, asr #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, r5, r6, asr lr │ │ │ │ - rsbeq lr, sl, r6, asr r0 │ │ │ │ - strhteq sp, [sl], #-254 @ 0xffffff02 │ │ │ │ - rsbeq r5, sl, r6, asr #4 │ │ │ │ - rsbeq sp, sl, r6, lsl #31 │ │ │ │ - rsbeq r5, sl, lr, lsl #4 │ │ │ │ + rsbeq lr, sl, sl, asr r0 │ │ │ │ + rsbeq sp, sl, r2, asr #31 │ │ │ │ + rsbeq r5, sl, sl, asr #4 │ │ │ │ + rsbeq sp, sl, sl, lsl #31 │ │ │ │ + rsbeq r5, sl, r2, lsl r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r0], #-131 @ 0xffffff7d │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ eorsvs r9, ip, sl, lsl #30 │ │ │ │ @@ -309233,18 +309233,18 @@ │ │ │ │ cmppvs pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf6d6300c │ │ │ │ stmdami r6, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf810f6d7 │ │ │ │ strb r9, [ip, r1, lsl #22]! │ │ │ │ - strdeq sp, [sl], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r5, sl, lr, ror r1 │ │ │ │ - strhteq sp, [sl], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r5, sl, lr, lsr r1 │ │ │ │ + strdeq sp, [sl], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r5, sl, r2, lsl #3 │ │ │ │ + strhteq sp, [sl], #-234 @ 0xffffff16 │ │ │ │ + rsbeq r5, sl, r2, asr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, ip, asr #24 │ │ │ │ strmi r4, [r1], ip, asr #18 │ │ │ │ andcs r4, r1, ip, ror r4 │ │ │ │ @@ -309321,20 +309321,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2304 @ 0xfffff700 │ │ │ │ @ instruction: 0xff68f6d6 │ │ │ │ ldr r9, [lr, r0, lsl #20]! │ │ │ │ bl ffdfe9cc │ │ │ │ ldrhteq sp, [r5], #-192 @ 0xffffff40 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, r5, r6, lsl #24 │ │ │ │ - rsbeq sp, sl, r2, lsr #27 │ │ │ │ - rsbeq r5, sl, sl, lsr #32 │ │ │ │ - rsbeq sp, sl, r4, lsl #27 │ │ │ │ - rsbeq r5, sl, ip │ │ │ │ - rsbeq sp, sl, r6, ror #26 │ │ │ │ - rsbeq r4, sl, lr, ror #31 │ │ │ │ + rsbeq sp, sl, r6, lsr #27 │ │ │ │ + rsbeq r5, sl, lr, lsr #32 │ │ │ │ + rsbeq sp, sl, r8, lsl #27 │ │ │ │ + rsbeq r5, sl, r0, lsl r0 │ │ │ │ + rsbeq sp, sl, sl, ror #26 │ │ │ │ + strdeq r4, [sl], #-242 @ 0xffffff0e @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r9, asr #24 │ │ │ │ strmi r4, [r2], r9, asr #18 │ │ │ │ andcs r4, r1, ip, ror r4 │ │ │ │ @@ -309407,21 +309407,21 @@ │ │ │ │ stmdami ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 6, 5, pc, cr10, cr6, {6} │ │ │ │ @ instruction: 0xf6d0e7cf │ │ │ │ svclt 0x0000eb46 │ │ │ │ rsbseq sp, r5, r8, asr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, sl, r2, ror ip │ │ │ │ - strdeq r4, [sl], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq sp, sl, r6, ror ip │ │ │ │ + strdeq r4, [sl], #-238 @ 0xffffff12 @ │ │ │ │ rsbseq sp, r5, sl, lsl #21 │ │ │ │ - rsbeq sp, sl, r6, lsr #24 │ │ │ │ - rsbeq r4, sl, lr, lsr #29 │ │ │ │ - rsbeq sp, sl, sl, lsl #24 │ │ │ │ - mlseq sl, r2, lr, r4 │ │ │ │ + rsbeq sp, sl, sl, lsr #24 │ │ │ │ + strhteq r4, [sl], #-226 @ 0xffffff1e │ │ │ │ + rsbeq sp, sl, lr, lsl #24 │ │ │ │ + mlseq sl, r6, lr, r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmdavs r3, {r3, r4, r7, r9, sl, lr}^ │ │ │ │ ldrmi fp, [r6], -r9, lsl #1 │ │ │ │ @ instruction: 0x63b2f503 │ │ │ │ @@ -309508,18 +309508,18 @@ │ │ │ │ strmi r0, [sl], -r4, lsl #6 │ │ │ │ stmdavs r1, {r0, r1, r3, r6, sl, lr}^ │ │ │ │ blvc 1fc7bc │ │ │ │ blne 27f278 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1ad0> │ │ │ │ blvc 1fc404 │ │ │ │ mvnsle r4, r3, lsl #5 │ │ │ │ svclt 0x0000e7b3 │ │ │ │ - ldrdeq sp, [sl], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r4, sl, r6, ror #26 │ │ │ │ - rsbeq sp, sl, r2, lsr #21 │ │ │ │ - rsbeq r4, sl, sl, lsr #26 │ │ │ │ + ldrdeq sp, [sl], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r4, sl, sl, ror #26 │ │ │ │ + rsbeq sp, sl, r6, lsr #21 │ │ │ │ + rsbeq r4, sl, lr, lsr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 27c654 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ addslt r4, fp, r4, asr #29 │ │ │ │ strmi r4, [r3], r4, asr #27 │ │ │ │ @@ -309715,16 +309715,16 @@ │ │ │ │ andls r9, r9, fp, lsl #22 │ │ │ │ movwls r3, #45825 @ 0xb301 │ │ │ │ svclt 0x0000e6e8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sp, r5, r0, ror #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, sl, r8, ror #14 │ │ │ │ - strdeq r4, [sl], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq sp, sl, ip, ror #14 │ │ │ │ + strdeq r4, [sl], #-148 @ 0xffffff6c @ │ │ │ │ ldrmi pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ tstpne r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrpl pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ andls r4, r4, ip, ror r4 │ │ │ │ @ instruction: 0xf104447d │ │ │ │ @ instruction: 0xf6d6000c │ │ │ │ stmdbls r4, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -309978,42 +309978,42 @@ │ │ │ │ ldrbtmi r4, [r8], #-2081 @ 0xfffff7df │ │ │ │ @ instruction: 0xf6d6300c │ │ │ │ stmdami r0!, {r0, r1, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ blx 10ff430 │ │ │ │ ldr r9, [r3], -r4, lsl #20 │ │ │ │ ... │ │ │ │ - rsbeq sp, sl, r0, lsl #14 │ │ │ │ - mlseq sl, r0, r9, r4 │ │ │ │ - rsbeq sp, sl, ip, asr #13 │ │ │ │ - rsbeq r4, sl, r4, asr r9 │ │ │ │ + rsbeq sp, sl, r4, lsl #14 │ │ │ │ + mlseq sl, r4, r9, r4 │ │ │ │ + ldrdeq sp, [sl], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r4, sl, r8, asr r9 │ │ │ │ rsbseq sp, r5, ip, ror #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, sl, lr, lsl #13 │ │ │ │ - rsbeq r4, sl, lr, lsl r9 │ │ │ │ - rsbeq sp, sl, ip, asr r6 │ │ │ │ - rsbeq r4, sl, r4, ror #17 │ │ │ │ - rsbeq sp, sl, r0, lsl r6 │ │ │ │ - mlseq sl, r8, r8, r4 │ │ │ │ - rsbeq sp, sl, sl, ror #10 │ │ │ │ - strdeq r4, [sl], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq sp, sl, r8, lsl r5 │ │ │ │ - rsbeq r4, sl, r0, lsr #15 │ │ │ │ - rsbeq sp, sl, lr, lsr #8 │ │ │ │ - strhteq r4, [sl], #-102 @ 0xffffff9a │ │ │ │ - rsbeq sp, sl, r0, lsl r4 │ │ │ │ - mlseq sl, r8, r6, r4 │ │ │ │ - strdeq sp, [sl], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r4, sl, sl, ror r6 │ │ │ │ - rsbeq sp, sl, r6, ror r3 │ │ │ │ - strdeq r4, [sl], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq sp, sl, r8, asr r3 │ │ │ │ - rsbeq r4, sl, r0, ror #11 │ │ │ │ - rsbeq sp, sl, r2, lsl r3 │ │ │ │ - mlseq sl, sl, r5, r4 │ │ │ │ + mlseq sl, r2, r6, sp │ │ │ │ + rsbeq r4, sl, r2, lsr #18 │ │ │ │ + rsbeq sp, sl, r0, ror #12 │ │ │ │ + rsbeq r4, sl, r8, ror #17 │ │ │ │ + rsbeq sp, sl, r4, lsl r6 │ │ │ │ + mlseq sl, ip, r8, r4 │ │ │ │ + rsbeq sp, sl, lr, ror #10 │ │ │ │ + strdeq r4, [sl], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq sp, sl, ip, lsl r5 │ │ │ │ + rsbeq r4, sl, r4, lsr #15 │ │ │ │ + rsbeq sp, sl, r2, lsr r4 │ │ │ │ + strhteq r4, [sl], #-106 @ 0xffffff96 │ │ │ │ + rsbeq sp, sl, r4, lsl r4 │ │ │ │ + mlseq sl, ip, r6, r4 │ │ │ │ + strdeq sp, [sl], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r4, sl, lr, ror r6 │ │ │ │ + rsbeq sp, sl, sl, ror r3 │ │ │ │ + rsbeq r4, sl, r2, lsl #12 │ │ │ │ + rsbeq sp, sl, ip, asr r3 │ │ │ │ + rsbeq r4, sl, r4, ror #11 │ │ │ │ + rsbeq sp, sl, r6, lsl r3 │ │ │ │ + mlseq sl, lr, r5, r4 │ │ │ │ vhadd.s8 d25, d0, d4 │ │ │ │ ldmdami r5, {r1, r2, r3, r5, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf938f6d6 │ │ │ │ stmdbls r4, {r0, r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf6d64478 │ │ │ │ bls 28013c >::resize(unsigned int)@@Base+0x350> │ │ │ │ @@ -310029,16 +310029,16 @@ │ │ │ │ @ instruction: 0xf8dd4649 │ │ │ │ bls 3a59ec │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ stmdbeq r2, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xc70ce9dd │ │ │ │ @ instruction: 0xf6ff4599 │ │ │ │ @ instruction: 0xe6c1ae98 │ │ │ │ - rsbeq sp, sl, ip, ror r2 │ │ │ │ - rsbeq r4, sl, r4, lsl #10 │ │ │ │ + rsbeq sp, sl, r0, lsl #5 │ │ │ │ + rsbeq r4, sl, r8, lsl #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ stcls 6, cr4, [sl], {29} │ │ │ │ @@ -310188,24 +310188,24 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], lr │ │ │ │ ldrbtmi r7, [r8], #-438 @ 0xfffffe4a │ │ │ │ @ instruction: 0xf6d5300c │ │ │ │ stmdami ip, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf896f6d6 │ │ │ │ svclt 0x0000e759 │ │ │ │ - mlseq sl, lr, r0, sp │ │ │ │ - rsbeq r4, sl, ip, lsr #6 │ │ │ │ - rsbeq sp, sl, r6, asr r0 │ │ │ │ - ldrdeq r4, [sl], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq sp, sl, r4, lsr #32 │ │ │ │ - rsbeq r4, sl, ip, lsr #5 │ │ │ │ - ldrdeq ip, [sl], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r4, sl, r4, ror #4 │ │ │ │ - rsbeq ip, sl, r2, asr #31 │ │ │ │ - rsbeq r4, sl, sl, asr #4 │ │ │ │ + rsbeq sp, sl, r2, lsr #1 │ │ │ │ + rsbeq r4, sl, r0, lsr r3 │ │ │ │ + rsbeq sp, sl, sl, asr r0 │ │ │ │ + rsbeq r4, sl, r2, ror #5 │ │ │ │ + rsbeq sp, sl, r8, lsr #32 │ │ │ │ + strhteq r4, [sl], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq ip, sl, r0, ror #31 │ │ │ │ + rsbeq r4, sl, r8, ror #4 │ │ │ │ + rsbeq ip, sl, r6, asr #31 │ │ │ │ + rsbeq r4, sl, lr, asr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 27d114 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x370> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4616b095 │ │ │ │ blmi ffa934e4 │ │ │ │ @@ -310435,40 +310435,40 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 6, 5, pc, cr0, cr5, {6} │ │ │ │ @ instruction: 0xf6cfe7ef │ │ │ │ svclt 0x0000eb3c │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x0075cd94 │ │ │ │ - rsbeq ip, sl, sl, lsr #31 │ │ │ │ - rsbeq ip, sl, r6, lsr pc │ │ │ │ - rsbeq ip, sl, sl, ror #26 │ │ │ │ - strdeq r3, [sl], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq ip, sl, lr, asr #26 │ │ │ │ - ldrdeq r3, [sl], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq ip, sl, lr, lsr #31 │ │ │ │ + rsbeq ip, sl, sl, lsr pc │ │ │ │ + rsbeq ip, sl, lr, ror #26 │ │ │ │ + strdeq r3, [sl], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq ip, sl, r2, asr sp │ │ │ │ + ldrdeq r3, [sl], #-250 @ 0xffffff06 @ │ │ │ │ rsbseq ip, r5, r0, ror fp │ │ │ │ - rsbeq ip, sl, r2, lsl sp │ │ │ │ - mlseq sl, sl, pc, r3 @ │ │ │ │ - strdeq ip, [sl], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r3, sl, ip, ror pc │ │ │ │ - ldrdeq ip, [sl], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r3, sl, lr, asr pc │ │ │ │ - strhteq ip, [sl], #-200 @ 0xffffff38 │ │ │ │ - rsbeq r3, sl, r0, asr #30 │ │ │ │ - mlseq sl, r8, ip, ip │ │ │ │ - rsbeq ip, sl, r2, lsl #26 │ │ │ │ - mlseq sl, r2, ip, ip │ │ │ │ - rsbeq ip, sl, sl, asr #24 │ │ │ │ - ldrdeq r3, [sl], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq ip, sl, lr, lsr #24 │ │ │ │ - strhteq r3, [sl], #-230 @ 0xffffff1a │ │ │ │ - rsbeq ip, sl, r6, lsl ip │ │ │ │ - mlseq sl, ip, lr, r3 │ │ │ │ - strdeq ip, [sl], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r3, sl, lr, ror lr │ │ │ │ + rsbeq ip, sl, r6, lsl sp │ │ │ │ + mlseq sl, lr, pc, r3 @ │ │ │ │ + strdeq ip, [sl], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r3, sl, r0, lsl #31 │ │ │ │ + ldrdeq ip, [sl], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r3, sl, r2, ror #30 │ │ │ │ + strhteq ip, [sl], #-204 @ 0xffffff34 │ │ │ │ + rsbeq r3, sl, r4, asr #30 │ │ │ │ + mlseq sl, ip, ip, ip │ │ │ │ + rsbeq ip, sl, r6, lsl #26 │ │ │ │ + mlseq sl, r6, ip, ip │ │ │ │ + rsbeq ip, sl, lr, asr #24 │ │ │ │ + ldrdeq r3, [sl], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq ip, sl, r2, lsr ip │ │ │ │ + strhteq r3, [sl], #-234 @ 0xffffff16 │ │ │ │ + rsbeq ip, sl, sl, lsl ip │ │ │ │ + rsbeq r3, sl, r0, lsr #29 │ │ │ │ + strdeq ip, [sl], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r3, sl, r2, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2fd534 >::_M_default_append(unsigned int)@@Base+0x7a9a0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0x4614b09b │ │ │ │ blmi ff093908 │ │ │ │ @@ -310658,19 +310658,19 @@ │ │ │ │ msrhi SPSR_fxc, r0, asr #32 │ │ │ │ andslt r4, fp, r8, lsl r6 │ │ │ │ blhi 2fd66c >::_M_default_append(unsigned int)@@Base+0x7aad8> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq ip, r5, r4, ror r9 │ │ │ │ - rsbeq ip, sl, sl, lsl #23 │ │ │ │ - rsbeq ip, sl, r6, lsl fp │ │ │ │ - rsbeq ip, sl, sl, asr #18 │ │ │ │ - mlseq sl, r2, r8, ip │ │ │ │ - rsbeq r3, sl, sl, lsl fp │ │ │ │ + rsbeq ip, sl, lr, lsl #23 │ │ │ │ + rsbeq ip, sl, sl, lsl fp │ │ │ │ + rsbeq ip, sl, lr, asr #18 │ │ │ │ + mlseq sl, r6, r8, ip │ │ │ │ + rsbeq r3, sl, lr, lsl fp │ │ │ │ ldrhteq ip, [r5], #-98 @ 0xffffff9e │ │ │ │ blvc ff27de78 │ │ │ │ blx 57df70 │ │ │ │ addshi pc, r0, r0, asr #4 │ │ │ │ blvc 27dc88 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x4e0> │ │ │ │ blpl 17de90 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ @@ -310835,42 +310835,42 @@ │ │ │ │ blx ff50018c │ │ │ │ stmdbls r5, {r0, r5, fp, lr} │ │ │ │ @ instruction: 0xf6d54478 │ │ │ │ blls 2c1468 >::_M_default_append(unsigned int)@@Base+0x3e8d4> │ │ │ │ @ instruction: 0xf6cfe689 │ │ │ │ svclt 0x0000e814 │ │ │ │ ... │ │ │ │ - rsbeq ip, sl, r6, lsr #15 │ │ │ │ - rsbeq r3, sl, lr, lsr #20 │ │ │ │ - rsbeq ip, sl, r0, asr #14 │ │ │ │ - rsbeq r3, sl, r8, asr #19 │ │ │ │ - rsbeq ip, sl, r4, lsr #14 │ │ │ │ - rsbeq r3, sl, ip, lsr #19 │ │ │ │ - rsbeq ip, sl, lr, asr #13 │ │ │ │ - rsbeq r3, sl, r6, asr r9 │ │ │ │ - rsbeq ip, sl, lr, lsr #13 │ │ │ │ - rsbeq ip, sl, r8, lsl r7 │ │ │ │ - mlseq sl, r4, r6, ip │ │ │ │ - rsbeq r3, sl, ip, lsl r9 │ │ │ │ - rsbeq ip, sl, r6, ror r6 │ │ │ │ - strdeq r3, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq ip, sl, r8, asr r6 │ │ │ │ - rsbeq r3, sl, r0, ror #17 │ │ │ │ - rsbeq ip, sl, sl, lsr r6 │ │ │ │ - rsbeq r3, sl, r2, asr #17 │ │ │ │ - rsbeq ip, sl, ip, lsl r6 │ │ │ │ - rsbeq r3, sl, r4, lsr #17 │ │ │ │ - strdeq ip, [sl], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r3, sl, r6, lsl #17 │ │ │ │ - rsbeq ip, sl, r4, ror #11 │ │ │ │ - rsbeq r3, sl, sl, ror #16 │ │ │ │ - rsbeq ip, sl, r6, asr #11 │ │ │ │ - rsbeq r3, sl, ip, asr #16 │ │ │ │ - rsbeq ip, sl, r8, lsr #11 │ │ │ │ - rsbeq r3, sl, r0, lsr r8 │ │ │ │ + rsbeq ip, sl, sl, lsr #15 │ │ │ │ + rsbeq r3, sl, r2, lsr sl │ │ │ │ + rsbeq ip, sl, r4, asr #14 │ │ │ │ + rsbeq r3, sl, ip, asr #19 │ │ │ │ + rsbeq ip, sl, r8, lsr #14 │ │ │ │ + strhteq r3, [sl], #-144 @ 0xffffff70 │ │ │ │ + ldrdeq ip, [sl], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r3, sl, sl, asr r9 │ │ │ │ + strhteq ip, [sl], #-98 @ 0xffffff9e │ │ │ │ + rsbeq ip, sl, ip, lsl r7 │ │ │ │ + mlseq sl, r8, r6, ip │ │ │ │ + rsbeq r3, sl, r0, lsr #18 │ │ │ │ + rsbeq ip, sl, sl, ror r6 │ │ │ │ + rsbeq r3, sl, r2, lsl #18 │ │ │ │ + rsbeq ip, sl, ip, asr r6 │ │ │ │ + rsbeq r3, sl, r4, ror #17 │ │ │ │ + rsbeq ip, sl, lr, lsr r6 │ │ │ │ + rsbeq r3, sl, r6, asr #17 │ │ │ │ + rsbeq ip, sl, r0, lsr #12 │ │ │ │ + rsbeq r3, sl, r8, lsr #17 │ │ │ │ + rsbeq ip, sl, r2, lsl #12 │ │ │ │ + rsbeq r3, sl, sl, lsl #17 │ │ │ │ + rsbeq ip, sl, r8, ror #11 │ │ │ │ + rsbeq r3, sl, lr, ror #16 │ │ │ │ + rsbeq ip, sl, sl, asr #11 │ │ │ │ + rsbeq r3, sl, r0, asr r8 │ │ │ │ + rsbeq ip, sl, ip, lsr #11 │ │ │ │ + rsbeq r3, sl, r4, lsr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldclmi 0, cr11, [r5], #580 @ 0x244 │ │ │ │ ldrbtmi r4, [ip], #-1565 @ 0xfffff9e3 │ │ │ │ blmi ffe672fc │ │ │ │ @@ -311115,28 +311115,28 @@ │ │ │ │ @ instruction: 0xf95cf6d5 │ │ │ │ ldrt r9, [r5], -r5, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq ip, r5, r6, lsr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq ip, r5, r0, lsl #6 │ │ │ │ - rsbeq ip, sl, r0, lsr r3 │ │ │ │ - strhteq r3, [sl], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq ip, sl, r4, lsl #6 │ │ │ │ - rsbeq r3, sl, ip, lsl #11 │ │ │ │ - rsbeq ip, sl, r8, ror #5 │ │ │ │ - rsbeq r3, sl, r0, ror r5 │ │ │ │ - rsbeq ip, sl, ip, asr #5 │ │ │ │ - rsbeq r3, sl, r4, asr r5 │ │ │ │ - rsbeq ip, sl, r4, lsl #4 │ │ │ │ - rsbeq r3, sl, ip, lsl #9 │ │ │ │ - rsbeq ip, sl, r8, ror #3 │ │ │ │ - rsbeq r3, sl, r0, ror r4 │ │ │ │ - rsbeq ip, sl, lr, asr #2 │ │ │ │ - ldrdeq r3, [sl], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq ip, sl, r4, lsr r3 │ │ │ │ + strhteq r3, [sl], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq ip, sl, r8, lsl #6 │ │ │ │ + mlseq sl, r0, r5, r3 │ │ │ │ + rsbeq ip, sl, ip, ror #5 │ │ │ │ + rsbeq r3, sl, r4, ror r5 │ │ │ │ + ldrdeq ip, [sl], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r3, sl, r8, asr r5 │ │ │ │ + rsbeq ip, sl, r8, lsl #4 │ │ │ │ + mlseq sl, r0, r4, r3 │ │ │ │ + rsbeq ip, sl, ip, ror #3 │ │ │ │ + rsbeq r3, sl, r4, ror r4 │ │ │ │ + rsbeq ip, sl, r2, asr r1 │ │ │ │ + ldrdeq r3, [sl], #-58 @ 0xffffffc6 @ │ │ │ │ strmi r9, [r3], -r7, lsl #20 │ │ │ │ @ instruction: 0xe6096010 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strbmi r1, [r6, #-3222]! @ 0xfffff36a │ │ │ │ @ instruction: 0x2701bfbf │ │ │ │ beq f7ef3c │ │ │ │ ldmdaeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -311168,18 +311168,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf82ef6d5 │ │ │ │ stmdbls r5, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d54478 │ │ │ │ blls 2c0f28 >::_M_default_append(unsigned int)@@Base+0x3e394> │ │ │ │ @ instruction: 0xf6cee5c2 │ │ │ │ svclt 0x0000ed74 │ │ │ │ - mlseq sl, r8, r0, ip │ │ │ │ - rsbeq r3, sl, r0, lsr #6 │ │ │ │ - rsbeq ip, sl, r8, rrx │ │ │ │ - strdeq r3, [sl], #-32 @ 0xffffffe0 @ │ │ │ │ + mlseq sl, ip, r0, ip │ │ │ │ + rsbeq r3, sl, r4, lsr #6 │ │ │ │ + rsbeq ip, sl, ip, rrx │ │ │ │ + strdeq r3, [sl], #-36 @ 0xffffffdc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, sl, lsr #24 │ │ │ │ @ instruction: 0x1e1e492a │ │ │ │ svclt 0x00c8447c │ │ │ │ @@ -311221,16 +311221,16 @@ │ │ │ │ blls 2bcc00 >::_M_default_append(unsigned int)@@Base+0x3a06c> │ │ │ │ stcle 2, cr4, [r1, #-588] @ 0xfffffdb4 │ │ │ │ eorsvs r2, fp, sl, lsl #6 │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ stc 6, cr15, [ip, #-824] @ 0xfffffcc8 │ │ │ │ rsbseq fp, r5, ip, asr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, sl, r8, asr #31 │ │ │ │ - rsbeq r3, sl, r0, asr r2 │ │ │ │ + rsbeq fp, sl, ip, asr #31 │ │ │ │ + rsbeq r3, sl, r4, asr r2 │ │ │ │ rsbseq fp, r5, r8, ror #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2fe12c >::_M_default_append(unsigned int)@@Base+0x7b598> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ addslt r4, r3, sl, ror #27 │ │ │ │ @@ -311465,21 +311465,21 @@ │ │ │ │ stmdami sp, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrc2 6, 4, pc, cr10, cr4, {6} │ │ │ │ strb r9, [fp, -r3, lsl #22]! │ │ │ │ ... │ │ │ │ rsbseq fp, r5, sl, lsl #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, sl, r4, lsr #26 │ │ │ │ - rsbeq r2, sl, ip, lsr #31 │ │ │ │ + rsbeq fp, sl, r8, lsr #26 │ │ │ │ + strhteq r2, [sl], #-240 @ 0xffffff10 │ │ │ │ rsbseq fp, r5, r0, lsl fp │ │ │ │ - strhteq fp, [sl], #-194 @ 0xffffff3e │ │ │ │ - rsbeq r2, sl, sl, lsr pc │ │ │ │ - rsbeq fp, sl, sl, asr #23 │ │ │ │ - rsbeq r2, sl, r2, asr lr │ │ │ │ + strhteq fp, [sl], #-198 @ 0xffffff3a │ │ │ │ + rsbeq r2, sl, lr, lsr pc │ │ │ │ + rsbeq fp, sl, lr, asr #23 │ │ │ │ + rsbeq r2, sl, r6, asr lr │ │ │ │ vadd.i8 d20, d0, d20 │ │ │ │ movwls r4, #12711 @ 0x31a7 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [sl, #848]! @ 0x350 │ │ │ │ stmdbls r3, {r0, r5, fp, lr} │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ blls 242a40 │ │ │ │ @@ -311508,20 +311508,20 @@ │ │ │ │ stc2 6, cr15, [r6, #848] @ 0x350 │ │ │ │ stmdbls r3, {r0, r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ blls 2429d8 │ │ │ │ @ instruction: 0xf6cee712 │ │ │ │ svclt 0x0000eacc │ │ │ │ ... │ │ │ │ - rsbeq fp, sl, r0, lsl #23 │ │ │ │ - rsbeq r2, sl, r8, lsl #28 │ │ │ │ - rsbeq fp, sl, ip, asr #22 │ │ │ │ - ldrdeq r2, [sl], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq fp, sl, r8, lsl fp │ │ │ │ - rsbeq r2, sl, r0, lsr #27 │ │ │ │ + rsbeq fp, sl, r4, lsl #23 │ │ │ │ + rsbeq r2, sl, ip, lsl #28 │ │ │ │ + rsbeq fp, sl, r0, asr fp │ │ │ │ + ldrdeq r2, [sl], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq fp, sl, ip, lsl fp │ │ │ │ + rsbeq r2, sl, r4, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9a304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1561 @ 0x619 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ stc2 7, cr15, [sl, #1020]! @ 0x3fc │ │ │ │ @@ -311533,16 +311533,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r0, #-848] @ 0xfffffcb0 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ blls 24296c │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq fp, sl, ip, lsr #21 │ │ │ │ - rsbeq r2, sl, r4, lsr sp │ │ │ │ + strhteq fp, [sl], #-160 @ 0xffffff60 │ │ │ │ + rsbeq r2, sl, r8, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9a358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1561 @ 0x619 │ │ │ │ strls r9, [r0], #-3081 @ 0xfffff3f7 │ │ │ │ stc2 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ @@ -311554,16 +311554,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r6, #-848]! @ 0xfffffcb0 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ blls 242918 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq fp, sl, r8, asr sl │ │ │ │ - rsbeq r2, sl, r0, ror #25 │ │ │ │ + rsbeq fp, sl, ip, asr sl │ │ │ │ + rsbeq r2, sl, r4, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9a3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x460b461a │ │ │ │ stmdbls r6, {r0, r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @@ -311575,16 +311575,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d4300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ ldc2 6, cr15, [r6, #848]! @ 0x350 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq fp, sl, r2, lsl #20 │ │ │ │ - rsbeq r2, sl, sl, lsl #25 │ │ │ │ + rsbeq fp, sl, r6, lsl #20 │ │ │ │ + rsbeq r2, sl, lr, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec9a400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, pc, r0, asr #8 │ │ │ │ ldrtcc pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -311855,85 +311855,85 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff48118c │ │ │ │ strtmi r4, [r1], -sl, asr #16 │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ ldrt pc, [ip], -r7, lsl #23 @ │ │ │ │ ldrshteq fp, [r5], #-126 @ 0xffffff82 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, sl, r4, asr #19 │ │ │ │ - strdeq fp, [sl], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq fp, sl, r8, asr #19 │ │ │ │ + rsbeq fp, sl, r2, lsl #20 │ │ │ │ @ instruction: 0xffffd4db │ │ │ │ - rsbeq fp, sl, r0, lsr #20 │ │ │ │ + rsbeq fp, sl, r4, lsr #20 │ │ │ │ @ instruction: 0xffffd0a3 │ │ │ │ @ instruction: 0xffffd199 │ │ │ │ @ instruction: 0xfffffecf │ │ │ │ @ instruction: 0xfffffe6f │ │ │ │ - rsbeq fp, sl, r8, lsr sl │ │ │ │ - rsbeq fp, sl, r8, lsr #18 │ │ │ │ - strhteq r2, [sl], #-176 @ 0xffffff50 │ │ │ │ + rsbeq fp, sl, ip, lsr sl │ │ │ │ + rsbeq fp, sl, ip, lsr #18 │ │ │ │ + strhteq r2, [sl], #-180 @ 0xffffff4c │ │ │ │ rsbseq fp, r5, sl, asr #14 │ │ │ │ andeq r0, r0, r7, lsl #13 │ │ │ │ andeq r0, r0, r1, lsl #9 │ │ │ │ @ instruction: 0xffffcee3 │ │ │ │ - rsbeq fp, sl, ip, asr #17 │ │ │ │ - rsbeq r2, sl, r4, asr fp │ │ │ │ - strhteq fp, [sl], #-130 @ 0xffffff7e │ │ │ │ - rsbeq r2, sl, sl, lsr fp │ │ │ │ - mlseq sl, r8, r8, fp │ │ │ │ - rsbeq r2, sl, r0, lsr #22 │ │ │ │ + ldrdeq fp, [sl], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r2, sl, r8, asr fp │ │ │ │ + strhteq fp, [sl], #-134 @ 0xffffff7a │ │ │ │ + rsbeq r2, sl, lr, lsr fp │ │ │ │ + mlseq sl, ip, r8, fp │ │ │ │ + rsbeq r2, sl, r4, lsr #22 │ │ │ │ @ instruction: 0xffffce17 │ │ │ │ @ instruction: 0xffffcd91 │ │ │ │ - rsbeq fp, sl, sl, asr r8 │ │ │ │ - rsbeq r2, sl, r2, ror #21 │ │ │ │ - rsbeq fp, sl, r0, asr #16 │ │ │ │ - rsbeq r2, sl, r8, asr #21 │ │ │ │ + rsbeq fp, sl, lr, asr r8 │ │ │ │ + rsbeq r2, sl, r6, ror #21 │ │ │ │ + rsbeq fp, sl, r4, asr #16 │ │ │ │ + rsbeq r2, sl, ip, asr #21 │ │ │ │ @ instruction: 0xffffcd13 │ │ │ │ - rsbeq fp, sl, r4, lsl r8 │ │ │ │ - mlseq sl, ip, sl, r2 │ │ │ │ + rsbeq fp, sl, r8, lsl r8 │ │ │ │ + rsbeq r2, sl, r0, lsr #21 │ │ │ │ @ instruction: 0xffffc4bb │ │ │ │ - rsbeq fp, sl, r8, ror #15 │ │ │ │ - rsbeq r2, sl, r0, ror sl │ │ │ │ + rsbeq fp, sl, ip, ror #15 │ │ │ │ + rsbeq r2, sl, r4, ror sl │ │ │ │ @ instruction: 0xffffd87f │ │ │ │ - strhteq fp, [sl], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r2, sl, r4, asr #20 │ │ │ │ - mlseq sl, lr, r7, fp │ │ │ │ - rsbeq r2, sl, r4, lsr #20 │ │ │ │ - rsbeq fp, sl, lr, ror r7 │ │ │ │ - rsbeq fp, sl, r0, asr #16 │ │ │ │ + rsbeq fp, sl, r0, asr #15 │ │ │ │ + rsbeq r2, sl, r8, asr #20 │ │ │ │ + rsbeq fp, sl, r2, lsr #15 │ │ │ │ + rsbeq r2, sl, r8, lsr #20 │ │ │ │ + rsbeq fp, sl, r2, lsl #15 │ │ │ │ + rsbeq fp, sl, r4, asr #16 │ │ │ │ andeq r0, r0, fp, ror #21 │ │ │ │ - rsbeq fp, sl, r4, asr r7 │ │ │ │ - ldrdeq r2, [sl], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq fp, sl, r8, asr r7 │ │ │ │ + rsbeq r2, sl, r0, ror #19 │ │ │ │ @ instruction: 0xffffdced │ │ │ │ - rsbeq fp, sl, r0, lsr #14 │ │ │ │ - rsbeq r2, sl, r8, lsr #19 │ │ │ │ + rsbeq fp, sl, r4, lsr #14 │ │ │ │ + rsbeq r2, sl, ip, lsr #19 │ │ │ │ @ instruction: 0xffffcb1f │ │ │ │ - strdeq fp, [sl], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r2, sl, ip, ror r9 │ │ │ │ + strdeq fp, [sl], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r2, sl, r0, lsl #19 │ │ │ │ @ instruction: 0xfffff693 │ │ │ │ - strhteq fp, [sl], #-108 @ 0xffffff94 │ │ │ │ - rsbeq r2, sl, r4, asr #18 │ │ │ │ + rsbeq fp, sl, r0, asr #13 │ │ │ │ + rsbeq r2, sl, r8, asr #18 │ │ │ │ @ instruction: 0xffffc9d3 │ │ │ │ - mlseq sl, r0, r6, fp │ │ │ │ - rsbeq r2, sl, r8, lsl r9 │ │ │ │ + mlseq sl, r4, r6, fp │ │ │ │ + rsbeq r2, sl, ip, lsl r9 │ │ │ │ @ instruction: 0xffffd947 │ │ │ │ @ instruction: 0xffffd7d9 │ │ │ │ - rsbeq fp, sl, r6, asr r6 │ │ │ │ - ldrdeq r2, [sl], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq fp, sl, sl, asr r6 │ │ │ │ + rsbeq r2, sl, r2, ror #17 │ │ │ │ @ instruction: 0xffffc68d │ │ │ │ - rsbeq fp, sl, sl, lsr #12 │ │ │ │ - strhteq r2, [sl], #-130 @ 0xffffff7e │ │ │ │ + rsbeq fp, sl, lr, lsr #12 │ │ │ │ + strhteq r2, [sl], #-134 @ 0xffffff7a │ │ │ │ @ instruction: 0xfffffbd9 │ │ │ │ - strdeq fp, [sl], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r2, sl, r6, lsl #17 │ │ │ │ + rsbeq fp, sl, r2, lsl #12 │ │ │ │ + rsbeq r2, sl, sl, lsl #17 │ │ │ │ @ instruction: 0xffffe65d │ │ │ │ - ldrdeq fp, [sl], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r2, sl, sl, asr r8 │ │ │ │ + ldrdeq fp, [sl], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r2, sl, lr, asr r8 │ │ │ │ @ instruction: 0xffffea51 │ │ │ │ - rsbeq fp, sl, r4, lsr #11 │ │ │ │ - rsbeq r2, sl, ip, lsr #16 │ │ │ │ + rsbeq fp, sl, r8, lsr #11 │ │ │ │ + rsbeq r2, sl, r0, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9a974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -311944,16 +311944,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d4300c │ │ │ │ stmdami r5, {r0, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ff6812fc │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq fp, sl, lr, lsr r4 │ │ │ │ - rsbeq r2, sl, r6, asr #13 │ │ │ │ + rsbeq fp, sl, r2, asr #8 │ │ │ │ + rsbeq r2, sl, sl, asr #13 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, ip, ip, asr ip │ │ │ │ strmi r4, [r6], -r9, lsl #13 │ │ │ │ @ instruction: 0x4692447c │ │ │ │ @@ -312043,26 +312043,26 @@ │ │ │ │ @ instruction: 0xf6404810 │ │ │ │ ldrbtmi r2, [r8], #-337 @ 0xfffffeaf │ │ │ │ @ instruction: 0xf6d4300c │ │ │ │ stmdami lr, {r0, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ strb pc, [r1, fp, lsl #20]! @ │ │ │ │ - rsbeq fp, sl, r0, ror r4 │ │ │ │ - rsbeq fp, sl, r4, lsl #8 │ │ │ │ - rsbeq fp, sl, r6, lsr #6 │ │ │ │ - rsbeq r2, sl, lr, lsr #11 │ │ │ │ - rsbeq fp, sl, r6, lsl #6 │ │ │ │ - mlseq r9, sl, pc, lr @ │ │ │ │ - rsbeq fp, sl, r8, ror #5 │ │ │ │ - rsbeq r2, sl, lr, ror #10 │ │ │ │ - rsbeq fp, sl, sl, asr #5 │ │ │ │ - rsbeq r2, sl, r0, asr r5 │ │ │ │ - rsbeq fp, sl, lr, lsr #5 │ │ │ │ - rsbeq r2, sl, r4, lsr r5 │ │ │ │ + rsbeq fp, sl, r4, ror r4 │ │ │ │ + rsbeq fp, sl, r8, lsl #8 │ │ │ │ + rsbeq fp, sl, sl, lsr #6 │ │ │ │ + strhteq r2, [sl], #-82 @ 0xffffffae │ │ │ │ + rsbeq fp, sl, sl, lsl #6 │ │ │ │ + mlseq r9, lr, pc, lr @ │ │ │ │ + rsbeq fp, sl, ip, ror #5 │ │ │ │ + rsbeq r2, sl, r2, ror r5 │ │ │ │ + rsbeq fp, sl, lr, asr #5 │ │ │ │ + rsbeq r2, sl, r4, asr r5 │ │ │ │ + strhteq fp, [sl], #-34 @ 0xffffffde │ │ │ │ + rsbeq r2, sl, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r3, r1, ror sp │ │ │ │ @ instruction: 0x461f4c71 │ │ │ │ movwcs r4, #1149 @ 0x47d │ │ │ │ @@ -312175,26 +312175,26 @@ │ │ │ │ ldmdami r1, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ strb pc, [pc, r9, lsl #18]! @ │ │ │ │ ldc 6, cr15, [r4, #820] @ 0x334 │ │ │ │ rsbseq fp, r5, r8, lsl #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, sl, r6, lsr #4 │ │ │ │ - rsbeq fp, sl, r4, lsl #4 │ │ │ │ - rsbeq fp, sl, r4, lsr #3 │ │ │ │ + rsbeq fp, sl, sl, lsr #4 │ │ │ │ + rsbeq fp, sl, r8, lsl #4 │ │ │ │ + rsbeq fp, sl, r8, lsr #3 │ │ │ │ rsbseq sl, r5, r2, lsr #31 │ │ │ │ - rsbeq fp, sl, r6, lsl #2 │ │ │ │ - rsbeq r2, sl, lr, lsl #7 │ │ │ │ - rsbeq fp, sl, r8, ror #1 │ │ │ │ - rsbeq r2, sl, r0, ror r3 │ │ │ │ - rsbeq fp, sl, r8, asr #1 │ │ │ │ - rsbeq r2, sl, lr, asr #6 │ │ │ │ - rsbeq fp, sl, sl, lsr #1 │ │ │ │ - rsbeq r2, sl, r0, lsr r3 │ │ │ │ + rsbeq fp, sl, sl, lsl #2 │ │ │ │ + mlseq sl, r2, r3, r2 │ │ │ │ + rsbeq fp, sl, ip, ror #1 │ │ │ │ + rsbeq r2, sl, r4, ror r3 │ │ │ │ + rsbeq fp, sl, ip, asr #1 │ │ │ │ + rsbeq r2, sl, r2, asr r3 │ │ │ │ + rsbeq fp, sl, lr, lsr #1 │ │ │ │ + rsbeq r2, sl, r4, lsr r3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, ip, lr, asr ip │ │ │ │ strmi r4, [r6], -r9, lsl #13 │ │ │ │ @ instruction: 0x4692447c │ │ │ │ @@ -312286,28 +312286,28 @@ │ │ │ │ @ instruction: 0xf6404812 │ │ │ │ ldrbtmi r2, [r8], #-337 @ 0xfffffeaf │ │ │ │ @ instruction: 0xf6d3300c │ │ │ │ ldmdami r0, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ strb pc, [r1, r5, lsr #16]! @ │ │ │ │ - rsbeq fp, sl, ip, lsr #1 │ │ │ │ - rsbeq fp, sl, r0, asr #32 │ │ │ │ - rsbeq sl, sl, r2, ror pc │ │ │ │ - strdeq r2, [sl], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq sl, sl, sl, asr pc │ │ │ │ - rsbeq r2, sl, r2, ror #3 │ │ │ │ - rsbeq sl, sl, sl, lsr pc │ │ │ │ - rsbeq lr, r9, lr, asr #23 │ │ │ │ - rsbeq sl, sl, ip, lsl pc │ │ │ │ - rsbeq r2, sl, r2, lsr #3 │ │ │ │ - strdeq sl, [sl], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r2, sl, r4, lsl #3 │ │ │ │ - rsbeq sl, sl, r2, ror #29 │ │ │ │ - rsbeq r2, sl, r8, ror #2 │ │ │ │ + strhteq fp, [sl], #-0 │ │ │ │ + rsbeq fp, sl, r4, asr #32 │ │ │ │ + rsbeq sl, sl, r6, ror pc │ │ │ │ + strdeq r2, [sl], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq sl, sl, lr, asr pc │ │ │ │ + rsbeq r2, sl, r6, ror #3 │ │ │ │ + rsbeq sl, sl, lr, lsr pc │ │ │ │ + ldrdeq lr, [r9], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq sl, sl, r0, lsr #30 │ │ │ │ + rsbeq r2, sl, r6, lsr #3 │ │ │ │ + rsbeq sl, sl, r2, lsl #30 │ │ │ │ + rsbeq r2, sl, r8, lsl #3 │ │ │ │ + rsbeq sl, sl, r6, ror #29 │ │ │ │ + rsbeq r2, sl, ip, ror #2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ff204 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 1d9579c │ │ │ │ addlt r4, r5, r1, ror fp │ │ │ │ @@ -312421,28 +312421,28 @@ │ │ │ │ @ instruction: 0xf04f4813 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff1ef6d3 │ │ │ │ @ instruction: 0xf6cde7d1 │ │ │ │ svclt 0x0000ebaa │ │ │ │ ldrhteq sl, [r5], #-192 @ 0xffffff40 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, sl, r8, asr #29 │ │ │ │ + rsbeq sl, sl, ip, asr #29 │ │ │ │ rsbseq sl, r5, r0, ror #23 │ │ │ │ - rsbeq sl, sl, r6, ror sp │ │ │ │ - strdeq r1, [sl], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq sl, sl, r6, asr #26 │ │ │ │ - rsbeq sl, sl, lr, asr #28 │ │ │ │ - rsbeq sl, sl, ip, lsr #26 │ │ │ │ - strhteq r1, [sl], #-244 @ 0xffffff0c │ │ │ │ - rsbeq sl, sl, r4, lsl sp │ │ │ │ - mlseq sl, ip, pc, r1 @ │ │ │ │ - strdeq sl, [sl], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq sl, sl, sl, asr sp │ │ │ │ - ldrdeq sl, [sl], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r1, sl, sl, asr pc │ │ │ │ + rsbeq sl, sl, sl, ror sp │ │ │ │ + rsbeq r2, sl, r2 │ │ │ │ + rsbeq sl, sl, sl, asr #26 │ │ │ │ + rsbeq sl, sl, r2, asr lr │ │ │ │ + rsbeq sl, sl, r0, lsr sp │ │ │ │ + strhteq r1, [sl], #-248 @ 0xffffff08 │ │ │ │ + rsbeq sl, sl, r8, lsl sp │ │ │ │ + rsbeq r1, sl, r0, lsr #31 │ │ │ │ + strdeq sl, [sl], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq sl, sl, lr, asr sp │ │ │ │ + ldrdeq sl, [sl], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r1, sl, lr, asr pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ff420 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stcmi 0, cr11, [r8, #588] @ 0x24c │ │ │ │ ldrmi r4, [r7], -r8, lsl #25 │ │ │ │ @@ -312579,31 +312579,31 @@ │ │ │ │ ldmdami r6, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2317 @ 0xfffff6f3 │ │ │ │ stc2l 6, cr15, [r2, #844]! @ 0x34c │ │ │ │ str r9, [r6, sp, lsl #28] │ │ │ │ b 1c81ccc │ │ │ │ @ instruction: 0x0075aa94 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, sl, lr, ror fp │ │ │ │ - rsbeq r1, sl, r6, lsl #28 │ │ │ │ - rsbeq sl, sl, r8, asr #22 │ │ │ │ - ldrdeq r1, [sl], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq sl, sl, r2, lsl #23 │ │ │ │ + rsbeq r1, sl, sl, lsl #28 │ │ │ │ + rsbeq sl, sl, ip, asr #22 │ │ │ │ + ldrdeq r1, [sl], #-212 @ 0xffffff2c @ │ │ │ │ rsbseq sl, r5, sl, ror #18 │ │ │ │ - strdeq sl, [sl], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r1, sl, r2, lsl #27 │ │ │ │ - ldrdeq sl, [sl], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r1, sl, r6, ror #26 │ │ │ │ - rsbeq sl, sl, r0, asr #21 │ │ │ │ - rsbeq lr, r9, ip, ror r7 │ │ │ │ - mlseq sl, lr, sl, sl │ │ │ │ - ldrdeq lr, [r9], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq sl, sl, ip, ror sl │ │ │ │ - rsbeq lr, r9, ip, ror #14 │ │ │ │ - rsbeq sl, sl, sl, asr sl │ │ │ │ - rsbeq r1, sl, r2, ror #25 │ │ │ │ + strdeq sl, [sl], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r1, sl, r6, lsl #27 │ │ │ │ + rsbeq sl, sl, r2, ror #21 │ │ │ │ + rsbeq r1, sl, sl, ror #26 │ │ │ │ + rsbeq sl, sl, r4, asr #21 │ │ │ │ + rsbeq lr, r9, r0, lsl #15 │ │ │ │ + rsbeq sl, sl, r2, lsr #21 │ │ │ │ + ldrdeq lr, [r9], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq sl, sl, r0, lsl #21 │ │ │ │ + rsbeq lr, r9, r0, ror r7 │ │ │ │ + rsbeq sl, sl, lr, asr sl │ │ │ │ + rsbeq r1, sl, r6, ror #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 1f95a4c │ │ │ │ addlt r4, r6, r9, ror fp │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @@ -312724,29 +312724,29 @@ │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 6, cr15, [r0], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf6cde7ee │ │ │ │ svclt 0x0000e94c │ │ │ │ rsbseq sl, r5, r4, lsl r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, sl, r0, lsr sl │ │ │ │ + rsbeq sl, sl, r4, lsr sl │ │ │ │ rsbseq sl, r5, ip, ror r7 │ │ │ │ - rsbeq sl, sl, sl, lsl #18 │ │ │ │ - mlseq sl, r2, fp, r1 │ │ │ │ - strdeq sl, [sl], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r1, sl, r8, ror fp │ │ │ │ + rsbeq sl, sl, lr, lsl #18 │ │ │ │ + mlseq sl, r6, fp, r1 │ │ │ │ + strdeq sl, [sl], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r1, sl, ip, ror fp │ │ │ │ + ldrdeq sl, [sl], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r1, sl, r4, ror #22 │ │ │ │ + strhteq sl, [sl], #-130 @ 0xffffff7e │ │ │ │ + rsbeq sl, sl, lr, ror #16 │ │ │ │ ldrdeq sl, [sl], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r1, sl, r0, ror #22 │ │ │ │ - rsbeq sl, sl, lr, lsr #17 │ │ │ │ - rsbeq sl, sl, sl, ror #16 │ │ │ │ - ldrdeq sl, [sl], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq sl, sl, r0, asr r8 │ │ │ │ - ldrdeq r1, [sl], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq sl, sl, r8, lsl r8 │ │ │ │ - mlseq sl, lr, sl, r1 │ │ │ │ + rsbeq sl, sl, r4, asr r8 │ │ │ │ + rsbeq r1, sl, r2, ror #21 │ │ │ │ + rsbeq sl, sl, ip, lsl r8 │ │ │ │ + rsbeq r1, sl, r2, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9b628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i64 d4, , q6 │ │ │ │ stmdbmi fp, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6cd4479 │ │ │ │ @@ -312756,17 +312756,17 @@ │ │ │ │ msrvs CPSR_fs, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff181fa2 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ ldc2l 6, cr15, [ip], #-844 @ 0xfffffcb4 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sl, sl, ip, lsl #16 │ │ │ │ - rsbeq sl, sl, ip, lsl #15 │ │ │ │ - strdeq sl, [sl], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq sl, sl, r0, lsl r8 │ │ │ │ + mlseq sl, r0, r7, sl │ │ │ │ + strdeq sl, [sl], #-122 @ 0xffffff86 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9b678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i64 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6cd4479 │ │ │ │ @@ -312775,17 +312775,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ bicscs pc, r9, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe781ff2 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ mrrc2 6, 13, pc, r4, cr3 @ │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - strhteq sl, [sl], #-124 @ 0xffffff84 │ │ │ │ - rsbeq sl, sl, ip, lsr r7 │ │ │ │ - rsbeq sl, sl, r6, lsr #15 │ │ │ │ + rsbeq sl, sl, r0, asr #15 │ │ │ │ + rsbeq sl, sl, r0, asr #14 │ │ │ │ + rsbeq sl, sl, sl, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9b6c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i64 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6cd4479 │ │ │ │ @@ -312794,17 +312794,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnscs pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1e0203e │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ stc2 6, cr15, [lr], #-844 @ 0xfffffcb4 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq sl, sl, r0, ror r7 │ │ │ │ - strdeq sl, [sl], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq sl, sl, sl, asr r7 │ │ │ │ + rsbeq sl, sl, r4, ror r7 │ │ │ │ + strdeq sl, [sl], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq sl, sl, lr, asr r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xb0944dd3 │ │ │ │ bmi ff615d74 │ │ │ │ @@ -313015,35 +313015,35 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 20823a8 │ │ │ │ svclt 0x0000e697 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sl, r5, ip, ror #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq sl, [sl], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r1, sl, r4, ror #17 │ │ │ │ + rsbeq sl, sl, r0, asr #15 │ │ │ │ + rsbeq r1, sl, r8, ror #17 │ │ │ │ rsbseq sl, r5, lr, ror r4 │ │ │ │ - rsbeq sl, sl, r8, ror #13 │ │ │ │ - rsbeq sl, sl, ip, lsl r6 │ │ │ │ - strhteq sl, [sl], #-86 @ 0xffffffaa │ │ │ │ - ldrdeq r1, [sl], #-110 @ 0xffffff92 @ │ │ │ │ - mlseq sl, ip, r5, sl │ │ │ │ - rsbeq r1, sl, r4, asr #13 │ │ │ │ - rsbeq sl, sl, r2, lsl #11 │ │ │ │ - rsbeq r1, sl, sl, lsr #13 │ │ │ │ - rsbeq sl, sl, r8, ror #10 │ │ │ │ - mlseq sl, r0, r6, r1 │ │ │ │ - rsbeq sl, sl, lr, asr #10 │ │ │ │ - rsbeq r1, sl, r6, ror r6 │ │ │ │ - rsbeq sl, sl, r4, lsr r5 │ │ │ │ - rsbeq r1, sl, ip, asr r6 │ │ │ │ - rsbeq sl, sl, r8, lsl #10 │ │ │ │ - rsbeq r1, sl, r0, lsr r6 │ │ │ │ - rsbeq sl, sl, lr, ror #9 │ │ │ │ - rsbeq r1, sl, r6, lsl r6 │ │ │ │ + rsbeq sl, sl, ip, ror #13 │ │ │ │ + rsbeq sl, sl, r0, lsr #12 │ │ │ │ + strhteq sl, [sl], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r1, sl, r2, ror #13 │ │ │ │ + rsbeq sl, sl, r0, lsr #11 │ │ │ │ + rsbeq r1, sl, r8, asr #13 │ │ │ │ + rsbeq sl, sl, r6, lsl #11 │ │ │ │ + rsbeq r1, sl, lr, lsr #13 │ │ │ │ + rsbeq sl, sl, ip, ror #10 │ │ │ │ + mlseq sl, r4, r6, r1 │ │ │ │ + rsbeq sl, sl, r2, asr r5 │ │ │ │ + rsbeq r1, sl, sl, ror r6 │ │ │ │ + rsbeq sl, sl, r8, lsr r5 │ │ │ │ + rsbeq r1, sl, r0, ror #12 │ │ │ │ + rsbeq sl, sl, ip, lsl #10 │ │ │ │ + rsbeq r1, sl, r4, lsr r6 │ │ │ │ + strdeq sl, [sl], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r1, sl, sl, lsl r6 │ │ │ │ bls 48d4cc │ │ │ │ ldrbmi r9, [r1], -r0, lsl #6 │ │ │ │ strtmi r9, [r8], -pc, lsl #22 │ │ │ │ bleq 173ff54 │ │ │ │ vshr.u8 , , #8 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ ldmdami r6, {r2, r3, ip, lr, pc}^ │ │ │ │ @@ -313128,28 +313128,28 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8d8f6d3 │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf992f6d3 │ │ │ │ svclt 0x0000e7ee │ │ │ │ ... │ │ │ │ - rsbeq sl, sl, r0, asr r4 │ │ │ │ - rsbeq r1, sl, r8, ror r5 │ │ │ │ - rsbeq sl, sl, r6, lsl r4 │ │ │ │ - rsbeq r1, sl, lr, lsr r5 │ │ │ │ - ldrdeq sl, [sl], #-48 @ 0xffffffd0 @ │ │ │ │ - strdeq r1, [sl], #-72 @ 0xffffffb8 @ │ │ │ │ - mlseq sl, r8, r3, sl │ │ │ │ - rsbeq r1, sl, r0, asr #9 │ │ │ │ - rsbeq sl, sl, r4, asr r3 │ │ │ │ - rsbeq r1, sl, ip, ror r4 │ │ │ │ - rsbeq sl, sl, ip, lsr r3 │ │ │ │ - rsbeq r1, sl, r2, ror #8 │ │ │ │ - rsbeq sl, sl, ip, lsl r3 │ │ │ │ - rsbeq r1, sl, r2, asr #8 │ │ │ │ + rsbeq sl, sl, r4, asr r4 │ │ │ │ + rsbeq r1, sl, ip, ror r5 │ │ │ │ + rsbeq sl, sl, sl, lsl r4 │ │ │ │ + rsbeq r1, sl, r2, asr #10 │ │ │ │ + ldrdeq sl, [sl], #-52 @ 0xffffffcc @ │ │ │ │ + strdeq r1, [sl], #-76 @ 0xffffffb4 @ │ │ │ │ + mlseq sl, ip, r3, sl │ │ │ │ + rsbeq r1, sl, r4, asr #9 │ │ │ │ + rsbeq sl, sl, r8, asr r3 │ │ │ │ + rsbeq r1, sl, r0, lsl #9 │ │ │ │ + rsbeq sl, sl, r0, asr #6 │ │ │ │ + rsbeq r1, sl, r6, ror #8 │ │ │ │ + rsbeq sl, sl, r0, lsr #6 │ │ │ │ + rsbeq r1, sl, r6, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9bc7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fd3f │ │ │ │ @@ -313160,16 +313160,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d3300c │ │ │ │ stmdami r5, {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf950f6d3 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - mlseq sl, r6, r2, sl │ │ │ │ - strhteq r1, [sl], #-62 @ 0xffffffc2 │ │ │ │ + mlseq sl, sl, r2, sl │ │ │ │ + rsbeq r1, sl, r2, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9bccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fd17 │ │ │ │ @@ -313180,16 +313180,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d3300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf928f6d3 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sl, sl, r6, asr #4 │ │ │ │ - rsbeq r1, sl, lr, ror #6 │ │ │ │ + rsbeq sl, sl, sl, asr #4 │ │ │ │ + rsbeq r1, sl, r2, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec9bd1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ vrsubhn.i64 d20, q0, │ │ │ │ bmi d431d4 │ │ │ │ @@ -313236,23 +313236,23 @@ │ │ │ │ @ instruction: 0xf04f2186 │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf6d2300c │ │ │ │ stmdami fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6d34478 │ │ │ │ @ instruction: 0xe7ccf8b5 │ │ │ │ - rsbeq sl, sl, r8, lsr #4 │ │ │ │ - ldrdeq sl, [sl], #-22 @ 0xffffffea @ │ │ │ │ - strdeq r1, [sl], #-46 @ 0xffffffd2 @ │ │ │ │ - mlseq sl, r8, r1, sl │ │ │ │ - rsbeq r1, sl, r0, asr #5 │ │ │ │ - rsbeq sl, sl, r0, lsl #3 │ │ │ │ - rsbeq r1, sl, r8, lsr #5 │ │ │ │ - rsbeq sl, sl, r2, ror #2 │ │ │ │ - rsbeq r1, sl, r8, lsl #5 │ │ │ │ + rsbeq sl, sl, ip, lsr #4 │ │ │ │ + ldrdeq sl, [sl], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r1, sl, r2, lsl #6 │ │ │ │ + mlseq sl, ip, r1, sl │ │ │ │ + rsbeq r1, sl, r4, asr #5 │ │ │ │ + rsbeq sl, sl, r4, lsl #3 │ │ │ │ + rsbeq r1, sl, ip, lsr #5 │ │ │ │ + rsbeq sl, sl, r6, ror #2 │ │ │ │ + rsbeq r1, sl, ip, lsl #5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe982f50 │ │ │ │ bmi 1096478 │ │ │ │ blmi 109668c │ │ │ │ @ instruction: 0xf2ad447a │ │ │ │ @@ -313313,20 +313313,20 @@ │ │ │ │ stmdami fp, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf822f6d3 │ │ │ │ @ instruction: 0xf6cce7b6 │ │ │ │ svclt 0x0000ecae │ │ │ │ rsbseq r9, r5, r8, ror #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r9, r4, lsl #23 │ │ │ │ - rsbeq sl, sl, sl, asr #1 │ │ │ │ - strdeq r1, [sl], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq sp, r9, r8, lsl #23 │ │ │ │ + rsbeq sl, sl, lr, asr #1 │ │ │ │ + strdeq r1, [sl], #-22 @ 0xffffffea @ │ │ │ │ rsbseq r9, r5, ip, lsl #27 │ │ │ │ - rsbeq sl, sl, sl, lsr r0 │ │ │ │ - rsbeq r1, sl, r2, ror #2 │ │ │ │ + rsbeq sl, sl, lr, lsr r0 │ │ │ │ + rsbeq r1, sl, r6, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2001f8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r5, r1, ror #18 │ │ │ │ strcs r4, [r2, -r1, ror #22] │ │ │ │ @@ -313424,19 +313424,19 @@ │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6d24478 │ │ │ │ blls 1c4be0 │ │ │ │ @ instruction: 0xf6cce7c8 │ │ │ │ svclt 0x0000ebd0 │ │ │ │ ldrhteq r9, [r5], #-204 @ 0xffffff34 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, sl, lr, ror #29 │ │ │ │ - rsbeq r9, sl, sl, lsr #30 │ │ │ │ + strdeq r9, [sl], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r9, sl, lr, lsr #30 │ │ │ │ rsbseq r9, r5, ip, lsr #23 │ │ │ │ - rsbeq r9, sl, r0, lsl #29 │ │ │ │ - rsbeq r0, sl, r8, lsr #31 │ │ │ │ + rsbeq r9, sl, r4, lsl #29 │ │ │ │ + rsbeq r0, sl, ip, lsr #31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2003b0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, pc, asr ip │ │ │ │ @ instruction: 0xf04f495f │ │ │ │ @@ -313532,19 +313532,19 @@ │ │ │ │ stmdami sl, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 6, 3, pc, cr12, cr2, {6} @ │ │ │ │ strb r9, [r8, r1, lsl #22] │ │ │ │ b fff02bb4 │ │ │ │ rsbseq r9, r5, r2, lsl #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, sl, ip, lsr sp │ │ │ │ - rsbeq r9, sl, r8, ror sp │ │ │ │ + rsbeq r9, sl, r0, asr #26 │ │ │ │ + rsbeq r9, sl, ip, ror sp │ │ │ │ ldrshteq r9, [r5], #-154 @ 0xffffff66 │ │ │ │ - rsbeq r9, sl, lr, asr #25 │ │ │ │ - strdeq r0, [sl], #-214 @ 0xffffff2a @ │ │ │ │ + ldrdeq r9, [sl], #-194 @ 0xffffff3e @ │ │ │ │ + strdeq r0, [sl], #-218 @ 0xffffff26 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feca7cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r0 @ │ │ │ │ @ instruction: 0x461f6915 │ │ │ │ cdp 3, 11, cr2, cr0, cr3, {0} │ │ │ │ @@ -313575,18 +313575,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf6d24478 │ │ │ │ @ instruction: 0x4620fe13 │ │ │ │ ldc 0, cr11, [sp], #20 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ - rsbeq r9, sl, r0, ror #24 │ │ │ │ - rsbeq r0, sl, r8, lsl #27 │ │ │ │ - rsbeq r9, sl, ip, lsl ip │ │ │ │ - rsbeq r0, sl, r4, asr #26 │ │ │ │ + rsbeq r9, sl, r4, ror #24 │ │ │ │ + rsbeq r0, sl, ip, lsl #27 │ │ │ │ + rsbeq r9, sl, r0, lsr #24 │ │ │ │ + rsbeq r0, sl, r8, asr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec9c350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpne 15, 5, cr0, cr13, cr8, {7} │ │ │ │ @ instruction: 0x4607d41f │ │ │ │ streq lr, [r3], r2, lsl #22 │ │ │ │ stclne 0, cr14, [fp], #-4 │ │ │ │ @@ -313601,16 +313601,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r4, #-840]! @ 0xfffffcb8 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf6d24478 │ │ │ │ @ instruction: 0x4620fddf │ │ │ │ strcs fp, [r1], #-3576 @ 0xfffff208 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - strhteq r9, [sl], #-180 @ 0xffffff4c │ │ │ │ - ldrdeq r0, [sl], #-204 @ 0xffffff34 @ │ │ │ │ + strhteq r9, [sl], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r0, sl, r0, ror #25 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 200668 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, sp, ror ip │ │ │ │ ldrbtmi r4, [ip], #-2429 @ 0xfffff683 │ │ │ │ @@ -313736,25 +313736,25 @@ │ │ │ │ stmdbls r1, {r4, fp, lr} │ │ │ │ @ instruction: 0xf6d24478 │ │ │ │ blls 1c4700 │ │ │ │ @ instruction: 0xf6cce794 │ │ │ │ svclt 0x0000e960 │ │ │ │ rsbseq r9, r5, lr, asr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, sl, r6, ror sl │ │ │ │ - strhteq r9, [sl], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r9, sl, sl, ror sl │ │ │ │ + strhteq r9, [sl], #-166 @ 0xffffff5a │ │ │ │ rsbseq r9, r5, r4, lsr r7 │ │ │ │ - strdeq r9, [sl], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r0, sl, r2, lsr #22 │ │ │ │ - ldrdeq r9, [sl], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r0, sl, r4, lsl #22 │ │ │ │ - strhteq r9, [sl], #-158 @ 0xffffff62 │ │ │ │ - rsbeq r0, sl, r6, ror #21 │ │ │ │ - rsbeq r9, sl, r0, lsr #19 │ │ │ │ - rsbeq r0, sl, r8, asr #21 │ │ │ │ + strdeq r9, [sl], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r0, sl, r6, lsr #22 │ │ │ │ + rsbeq r9, sl, r0, ror #19 │ │ │ │ + rsbeq r0, sl, r8, lsl #22 │ │ │ │ + rsbeq r9, sl, r2, asr #19 │ │ │ │ + rsbeq r0, sl, sl, ror #21 │ │ │ │ + rsbeq r9, sl, r4, lsr #19 │ │ │ │ + rsbeq r0, sl, ip, asr #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461e6917 │ │ │ │ @ instruction: 0x46054631 │ │ │ │ @ instruction: 0xf892687a │ │ │ │ @@ -313786,19 +313786,19 @@ │ │ │ │ ldrbtmi r6, [r8], #-474 @ 0xfffffe26 │ │ │ │ @ instruction: 0xf6d2300c │ │ │ │ stmdami r8, {r0, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 6, cr15, [ip], #-840 @ 0xfffffcb8 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbeq r9, sl, sl, lsl #18 │ │ │ │ - rsbeq r0, sl, r2, lsr sl │ │ │ │ - rsbeq r9, sl, sl, asr #18 │ │ │ │ - rsbeq r9, sl, lr, asr #17 │ │ │ │ - strdeq r0, [sl], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r9, sl, lr, lsl #18 │ │ │ │ + rsbeq r0, sl, r6, lsr sl │ │ │ │ + rsbeq r9, sl, lr, asr #18 │ │ │ │ + ldrdeq r9, [sl], #-130 @ 0xffffff7e @ │ │ │ │ + strdeq r0, [sl], #-154 @ 0xffffff66 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 300958 >::_M_default_append(unsigned int)@@Base+0x7ddc4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 19837dc │ │ │ │ ldmibmi sp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x46924615 │ │ │ │ @@ -313955,18 +313955,18 @@ │ │ │ │ vsqrt.f64 d18, d6 │ │ │ │ stmle r1, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ usada8 ip, r0, r6, r4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r9, r5, sl, asr r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, sl, lr, asr #11 │ │ │ │ + ldrdeq r1, [sl], #-82 @ 0xffffffae @ │ │ │ │ rsbseq r9, r5, lr, lsl r5 │ │ │ │ - rsbeq r9, sl, r2, lsr #13 │ │ │ │ - rsbeq r0, sl, sl, asr #15 │ │ │ │ + rsbeq r9, sl, r6, lsr #13 │ │ │ │ + rsbeq r0, sl, lr, asr #15 │ │ │ │ movsvs pc, #12, 10 @ 0x3000000 │ │ │ │ blvc 128102c │ │ │ │ blvs 200b94 │ │ │ │ blvc ff30121c │ │ │ │ blx 581314 │ │ │ │ ldmvs r0!, {r2, r7, r8, fp, ip, lr, pc}^ │ │ │ │ blmi 580d8c │ │ │ │ @@ -314304,38 +314304,38 @@ │ │ │ │ cdp 7, 11, cr14, cr1, cr14, {7} │ │ │ │ vcmp.f64 d0, d3 │ │ │ │ vsqrt.f64 d18, d0 │ │ │ │ @ instruction: 0xf67ffa10 │ │ │ │ cdp 12, 0, cr10, cr7, cr14, {5} │ │ │ │ ldrt r4, [sp], #2822 @ 0xb06 │ │ │ │ ... │ │ │ │ - rsbeq r9, sl, r2, ror #10 │ │ │ │ - ldrdeq r9, [sl], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r9, sl, r2, asr #8 │ │ │ │ - rsbeq r9, sl, r4, ror #7 │ │ │ │ - rsbeq r0, sl, ip, lsl #10 │ │ │ │ - rsbeq r9, sl, r2, lsr r3 │ │ │ │ - rsbeq r0, sl, sl, asr r4 │ │ │ │ - rsbeq r9, sl, r4, ror #6 │ │ │ │ - rsbeq r9, sl, r6, asr #4 │ │ │ │ - rsbeq r0, sl, lr, ror #6 │ │ │ │ - strhteq r9, [sl], #-28 @ 0xffffffe4 │ │ │ │ - rsbeq r0, sl, r4, ror #5 │ │ │ │ - mlseq sl, r4, r1, r9 │ │ │ │ - strhteq r0, [sl], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq r9, sl, r4, ror #2 │ │ │ │ - rsbeq r0, sl, ip, lsl #5 │ │ │ │ - rsbeq r9, sl, sl, lsr r1 │ │ │ │ - rsbeq r0, sl, r2, ror #4 │ │ │ │ - rsbeq r9, sl, r2, lsl #2 │ │ │ │ - rsbeq r0, sl, sl, lsr #4 │ │ │ │ - rsbeq r9, sl, r8, ror #1 │ │ │ │ - rsbeq r0, sl, lr, lsl #4 │ │ │ │ - rsbeq r9, sl, r8, asr #1 │ │ │ │ - rsbeq r0, sl, lr, ror #3 │ │ │ │ + rsbeq r9, sl, r6, ror #10 │ │ │ │ + rsbeq r9, sl, r0, ror #9 │ │ │ │ + rsbeq r9, sl, r6, asr #8 │ │ │ │ + rsbeq r9, sl, r8, ror #7 │ │ │ │ + rsbeq r0, sl, r0, lsl r5 │ │ │ │ + rsbeq r9, sl, r6, lsr r3 │ │ │ │ + rsbeq r0, sl, lr, asr r4 │ │ │ │ + rsbeq r9, sl, r8, ror #6 │ │ │ │ + rsbeq r9, sl, sl, asr #4 │ │ │ │ + rsbeq r0, sl, r2, ror r3 │ │ │ │ + rsbeq r9, sl, r0, asr #3 │ │ │ │ + rsbeq r0, sl, r8, ror #5 │ │ │ │ + mlseq sl, r8, r1, r9 │ │ │ │ + rsbeq r0, sl, r0, asr #5 │ │ │ │ + rsbeq r9, sl, r8, ror #2 │ │ │ │ + mlseq sl, r0, r2, r0 │ │ │ │ + rsbeq r9, sl, lr, lsr r1 │ │ │ │ + rsbeq r0, sl, r6, ror #4 │ │ │ │ + rsbeq r9, sl, r6, lsl #2 │ │ │ │ + rsbeq r0, sl, lr, lsr #4 │ │ │ │ + rsbeq r9, sl, ip, ror #1 │ │ │ │ + rsbeq r0, sl, r2, lsl r2 │ │ │ │ + rsbeq r9, sl, ip, asr #1 │ │ │ │ + strdeq r0, [sl], #-18 @ 0xffffffee @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2011c4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1f84048 │ │ │ │ ldmibmi r4!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46924617 │ │ │ │ @@ -314580,39 +314580,39 @@ │ │ │ │ stmdbls ip, {r1, r2, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf6d14478 │ │ │ │ blls 4859c8 │ │ │ │ @ instruction: 0xf6cbe637 │ │ │ │ svclt 0x0000eac4 │ │ │ │ rsbseq r8, r5, lr, ror #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, sl, ip, asr #26 │ │ │ │ + rsbeq r0, sl, r0, asr sp │ │ │ │ ldrhteq r8, [r5], #-198 @ 0xffffff3a │ │ │ │ - rsbeq r0, sl, r8, asr r3 │ │ │ │ - ldrdeq r8, [sl], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r8, sl, r6, asr pc │ │ │ │ - rsbeq r8, sl, r0, lsl #29 │ │ │ │ - rsbeq pc, r9, r8, lsr #31 │ │ │ │ - strdeq r8, [sl], #-230 @ 0xffffff1a @ │ │ │ │ - strhteq r8, [sl], #-208 @ 0xffffff30 │ │ │ │ - ldrdeq pc, [r9], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r8, sl, lr, ror sp │ │ │ │ - rsbeq pc, r9, r6, lsr #29 │ │ │ │ - rsbeq r8, sl, r0, ror #26 │ │ │ │ - rsbeq pc, r9, r8, lsl #29 │ │ │ │ - rsbeq r8, sl, r2, asr #26 │ │ │ │ - rsbeq pc, r9, sl, ror #28 │ │ │ │ - rsbeq r8, sl, r6, ror #25 │ │ │ │ - rsbeq pc, r9, lr, lsl #28 │ │ │ │ - strhteq r8, [sl], #-204 @ 0xffffff34 │ │ │ │ - rsbeq pc, r9, r4, ror #27 │ │ │ │ - strhteq r8, [sl], #-204 @ 0xffffff34 │ │ │ │ - rsbeq r8, sl, sl, lsl #25 │ │ │ │ - strhteq pc, [r9], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r8, sl, r8, ror #24 │ │ │ │ - mlseq r9, r0, sp, pc @ │ │ │ │ + rsbeq r0, sl, ip, asr r3 │ │ │ │ + ldrdeq r8, [sl], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r8, sl, sl, asr pc │ │ │ │ + rsbeq r8, sl, r4, lsl #29 │ │ │ │ + rsbeq pc, r9, ip, lsr #31 │ │ │ │ + strdeq r8, [sl], #-234 @ 0xffffff16 @ │ │ │ │ + strhteq r8, [sl], #-212 @ 0xffffff2c │ │ │ │ + ldrdeq pc, [r9], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r8, sl, r2, lsl #27 │ │ │ │ + rsbeq pc, r9, sl, lsr #29 │ │ │ │ + rsbeq r8, sl, r4, ror #26 │ │ │ │ + rsbeq pc, r9, ip, lsl #29 │ │ │ │ + rsbeq r8, sl, r6, asr #26 │ │ │ │ + rsbeq pc, r9, lr, ror #28 │ │ │ │ + rsbeq r8, sl, sl, ror #25 │ │ │ │ + rsbeq pc, r9, r2, lsl lr @ │ │ │ │ + rsbeq r8, sl, r0, asr #25 │ │ │ │ + rsbeq pc, r9, r8, ror #27 │ │ │ │ + rsbeq r8, sl, r0, asr #25 │ │ │ │ + rsbeq r8, sl, lr, lsl #25 │ │ │ │ + strhteq pc, [r9], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r8, sl, ip, ror #24 │ │ │ │ + mlseq r9, r4, sp, pc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 201618 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ umulllt r4, r7, r9, ip │ │ │ │ @ instruction: 0x1e5d4999 │ │ │ │ @@ -314767,30 +314767,30 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 6, cr15, [r4], {209} @ 0xd1 │ │ │ │ @ instruction: 0xf6cbe781 │ │ │ │ svclt 0x0000e950 │ │ │ │ @ instruction: 0x0075889c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, r5, r8, lsl #16 │ │ │ │ - rsbeq r8, sl, r8, ror sl │ │ │ │ - rsbeq pc, r9, r0, lsr #23 │ │ │ │ - rsbeq r8, sl, r0, ror #20 │ │ │ │ - rsbeq pc, r9, r8, lsl #23 │ │ │ │ - rsbeq r8, sl, r4, asr #20 │ │ │ │ - rsbeq pc, r9, ip, ror #22 │ │ │ │ - rsbeq r8, sl, r0, lsl #20 │ │ │ │ - rsbeq pc, r9, r8, lsr #22 │ │ │ │ - ldrdeq r8, [sl], #-146 @ 0xffffff6e @ │ │ │ │ - strdeq pc, [r9], #-170 @ 0xffffff56 @ │ │ │ │ - strhteq r8, [sl], #-150 @ 0xffffff6a │ │ │ │ - ldrdeq pc, [r9], #-174 @ 0xffffff52 @ │ │ │ │ - mlseq sl, sl, r9, r8 │ │ │ │ - rsbeq pc, r9, r2, asr #21 │ │ │ │ - rsbeq r8, sl, lr, ror r9 │ │ │ │ - rsbeq pc, r9, r6, lsr #21 │ │ │ │ + rsbeq r8, sl, ip, ror sl │ │ │ │ + rsbeq pc, r9, r4, lsr #23 │ │ │ │ + rsbeq r8, sl, r4, ror #20 │ │ │ │ + rsbeq pc, r9, ip, lsl #23 │ │ │ │ + rsbeq r8, sl, r8, asr #20 │ │ │ │ + rsbeq pc, r9, r0, ror fp @ │ │ │ │ + rsbeq r8, sl, r4, lsl #20 │ │ │ │ + rsbeq pc, r9, ip, lsr #22 │ │ │ │ + ldrdeq r8, [sl], #-150 @ 0xffffff6a @ │ │ │ │ + strdeq pc, [r9], #-174 @ 0xffffff52 @ │ │ │ │ + strhteq r8, [sl], #-154 @ 0xffffff66 │ │ │ │ + rsbeq pc, r9, r2, ror #21 │ │ │ │ + mlseq sl, lr, r9, r8 │ │ │ │ + rsbeq pc, r9, r6, asr #21 │ │ │ │ + rsbeq r8, sl, r2, lsl #19 │ │ │ │ + rsbeq pc, r9, sl, lsr #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feca9034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ cdpne 1, 5, cr2, cr12, cr0, {0} │ │ │ │ eorsvs r9, r1, sl, lsl #28 │ │ │ │ @@ -314817,16 +314817,16 @@ │ │ │ │ stc2l 6, cr15, [r2], #-836 @ 0xfffffcbc │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ - strhteq r8, [sl], #-138 @ 0xffffff76 │ │ │ │ - rsbeq pc, r9, r2, ror #19 │ │ │ │ + strhteq r8, [sl], #-142 @ 0xffffff72 │ │ │ │ + rsbeq pc, r9, r6, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9d6b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmdbcs r0, {r1, r2, r8, fp, ip, pc} │ │ │ │ stmdbls r7, {r1, r2, sl, fp, ip, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @@ -314844,16 +314844,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d1300c │ │ │ │ stmdami r5, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2 6, cr15, [r4], #-836 @ 0xfffffcbc │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r8, sl, lr, lsr r8 │ │ │ │ - rsbeq pc, r9, r6, ror #18 │ │ │ │ + rsbeq r8, sl, r2, asr #16 │ │ │ │ + rsbeq pc, r9, sl, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec9d724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 70a4ac │ │ │ │ blmi 732744 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -314875,15 +314875,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf6cbbd30 │ │ │ │ svclt 0x0000e876 │ │ │ │ ldrsbteq r8, [r5], #-78 @ 0xffffffb2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, sl, r6, lsl #16 │ │ │ │ + rsbeq r8, sl, sl, lsl #16 │ │ │ │ rsbseq r8, r5, r4, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec9d7a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x461d6916 │ │ │ │ strtmi r4, [sl], -r7, lsl #12 │ │ │ │ @@ -314908,18 +314908,18 @@ │ │ │ │ @ instruction: 0x61aff240 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffb84148 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6d14478 │ │ │ │ strtmi pc, [r0], -r3, lsr #23 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbeq r8, sl, r0, ror r7 │ │ │ │ - mlseq r9, r8, r8, pc @ │ │ │ │ - rsbeq r8, sl, ip, lsr r7 │ │ │ │ - rsbeq pc, r9, r4, ror #16 │ │ │ │ + rsbeq r8, sl, r4, ror r7 │ │ │ │ + mlseq r9, ip, r8, pc @ │ │ │ │ + rsbeq r8, sl, r0, asr #14 │ │ │ │ + rsbeq pc, r9, r8, ror #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec9d82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r9, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [sp], -r2, lsl #1 │ │ │ │ vrsubhn.i16 d20, , q3 │ │ │ │ @ instruction: 0x4604f8d3 │ │ │ │ @@ -314935,17 +314935,17 @@ │ │ │ │ stc2 3, cr15, [ip], {222} @ 0xde │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ @ instruction: 0x4629727d │ │ │ │ ldrbtmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf6ce2208 │ │ │ │ @ instruction: 0x4620fc53 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ + strdeq r8, [sl], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq pc, r9, sl, lsl r8 @ │ │ │ │ rsbeq r8, sl, lr, ror #13 │ │ │ │ - rsbeq pc, r9, r6, lsl r8 @ │ │ │ │ - rsbeq r8, sl, sl, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9d894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r2, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [ip], -r2, lsl #1 │ │ │ │ @ instruction: 0x46226811 │ │ │ │ @ instruction: 0xf3cc9b04 │ │ │ │ @@ -314960,16 +314960,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d1300c │ │ │ │ stmdami r5, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 1084222 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r8, sl, lr, ror #12 │ │ │ │ - mlseq r9, r6, r7, pc @ │ │ │ │ + rsbeq r8, sl, r2, ror r6 │ │ │ │ + mlseq r9, sl, r7, pc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 301bac >::_M_default_append(unsigned int)@@Base+0x7f018> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ smlabbcs r4, r5, r0, fp │ │ │ │ svcls 0x00191e5c │ │ │ │ @@ -315100,19 +315100,19 @@ │ │ │ │ andcc lr, r0, #3489792 @ 0x354000 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ ldrsbcs pc, [r4], #130 @ 0x82 @ │ │ │ │ andls r6, r0, #10158080 @ 0x9b0000 │ │ │ │ ldrbtmi r4, [sl], #-2566 @ 0xfffff5fa │ │ │ │ stc2 3, cr15, [sl], {222} @ 0xde │ │ │ │ svclt 0x0000e7cb │ │ │ │ - rsbeq r8, sl, r4, lsr #11 │ │ │ │ - ldrdeq pc, [r9], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r8, sl, r6, ror #10 │ │ │ │ - strhteq r8, [sl], #-84 @ 0xffffffac │ │ │ │ - ldrdeq r8, [sl], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r8, sl, r8, lsr #11 │ │ │ │ + ldrdeq pc, [r9], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r8, sl, sl, ror #10 │ │ │ │ + strhteq r8, [sl], #-88 @ 0xffffffa8 │ │ │ │ + ldrdeq r8, [sl], #-78 @ 0xffffffb2 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 201de8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ umulllt r4, ip, ip, ip │ │ │ │ ldmmi ip, {r0, r1, r2, r9, sl, lr} │ │ │ │ @@ -315270,20 +315270,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8d6f6d1 │ │ │ │ str r9, [r9, -r4, lsl #22] │ │ │ │ stcl 6, cr15, [r0, #-808]! @ 0xfffffcd8 │ │ │ │ rsbseq r8, r5, ip, asr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, r5, ip, asr #32 │ │ │ │ - rsbeq r8, sl, lr, ror #5 │ │ │ │ - rsbeq r8, sl, sl, lsr #6 │ │ │ │ - rsbeq r8, sl, r2, ror #3 │ │ │ │ - rsbeq pc, r9, r2, lsl r3 @ │ │ │ │ - rsbeq r8, sl, r2, lsr #3 │ │ │ │ - rsbeq pc, r9, sl, asr #5 │ │ │ │ + strdeq r8, [sl], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r8, sl, lr, lsr #6 │ │ │ │ + rsbeq r8, sl, r6, ror #3 │ │ │ │ + rsbeq pc, r9, r6, lsl r3 @ │ │ │ │ + rsbeq r8, sl, r6, lsr #3 │ │ │ │ + rsbeq pc, r9, lr, asr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 202094 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r1], fp, lsl #1 │ │ │ │ pkhtbmi r4, sl, fp, asr #17 │ │ │ │ @@ -315505,24 +315505,24 @@ │ │ │ │ strtmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf6d04478 │ │ │ │ @ instruction: 0xe6eafeff │ │ │ │ bl fe404a84 │ │ │ │ rsbseq r7, r5, lr, lsl lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r7, r5, ip, lsl sp │ │ │ │ - rsbeq r8, sl, ip, lsl r0 │ │ │ │ - rsbeq r8, sl, r8, asr r0 │ │ │ │ - rsbeq r8, sl, r4 │ │ │ │ - rsbeq pc, r9, ip, lsr #2 │ │ │ │ - rsbeq r7, sl, r6, ror pc │ │ │ │ - rsbeq pc, r9, r4, lsr #1 │ │ │ │ - rsbeq r7, sl, lr, lsl #28 │ │ │ │ - rsbeq lr, r9, r6, lsr pc │ │ │ │ - strdeq r7, [sl], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq lr, r9, ip, lsl pc │ │ │ │ + rsbeq r8, sl, r0, lsr #32 │ │ │ │ + rsbeq r8, sl, ip, asr r0 │ │ │ │ + rsbeq r8, sl, r8 │ │ │ │ + rsbeq pc, r9, r0, lsr r1 @ │ │ │ │ + rsbeq r7, sl, sl, ror pc │ │ │ │ + rsbeq pc, r9, r8, lsr #1 │ │ │ │ + rsbeq r7, sl, r2, lsl lr │ │ │ │ + rsbeq lr, r9, sl, lsr pc │ │ │ │ + strdeq r7, [sl], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq lr, r9, r0, lsr #30 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 202450 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, sl, r0, lsl #25 │ │ │ │ stmmi r0, {r7, r9, sl, lr} │ │ │ │ @@ -315651,23 +315651,23 @@ │ │ │ │ stmdami lr, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ ldc2l 6, cr15, [sl, #832] @ 0x340 │ │ │ │ @ instruction: 0xf6cae74d │ │ │ │ svclt 0x0000ea66 │ │ │ │ rsbseq r7, r5, r4, ror #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, sl, ip, lsl #26 │ │ │ │ - rsbeq r7, sl, r8, asr #26 │ │ │ │ - strdeq r7, [sl], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq lr, r9, ip, lsl lr │ │ │ │ + rsbeq r7, sl, r0, lsl sp │ │ │ │ + rsbeq r7, sl, ip, asr #26 │ │ │ │ + strdeq r7, [sl], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq lr, r9, r0, lsr #28 │ │ │ │ ldrhteq r7, [r5], #-150 @ 0xffffff6a │ │ │ │ - ldrdeq r7, [sl], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq lr, r9, r8, lsl #26 │ │ │ │ - rsbeq r7, sl, sl, lsr #23 │ │ │ │ - ldrdeq lr, [r9], #-194 @ 0xffffff3e @ │ │ │ │ + ldrdeq r7, [sl], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq lr, r9, ip, lsl #26 │ │ │ │ + rsbeq r7, sl, lr, lsr #23 │ │ │ │ + ldrdeq lr, [r9], #-198 @ 0xffffff3a @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x3714f8df │ │ │ │ @ instruction: 0xf8dfb090 │ │ │ │ @ instruction: 0x46062714 │ │ │ │ @@ -316119,115 +316119,115 @@ │ │ │ │ ldrtcs r0, [r4], -r0 │ │ │ │ movwmi r6, #52213 @ 0xcbf5 │ │ │ │ ... │ │ │ │ sbcmi r8, r3, r0, lsl #16 │ │ │ │ rsbseq r7, r5, r0, lsr #16 │ │ │ │ rsbseq r7, r5, r8, lsl r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, sl, sl, asr #22 │ │ │ │ + rsbeq r7, sl, lr, asr #22 │ │ │ │ @ instruction: 0xfffff369 │ │ │ │ @ instruction: 0xfffff4b7 │ │ │ │ @ instruction: 0xfffff6e9 │ │ │ │ @ instruction: 0xfffffd45 │ │ │ │ - rsbeq r7, sl, lr, lsl #24 │ │ │ │ - rsbeq r7, sl, ip, asr ip │ │ │ │ + rsbeq r7, sl, r2, lsl ip │ │ │ │ + rsbeq r7, sl, r0, ror #24 │ │ │ │ andeq r0, r0, sp, lsl #27 │ │ │ │ andeq r0, r0, r7, lsl r8 │ │ │ │ - rsbeq r7, sl, r2, lsr #21 │ │ │ │ - rsbeq lr, r9, r8, asr #23 │ │ │ │ + rsbeq r7, sl, r6, lsr #21 │ │ │ │ + rsbeq lr, r9, ip, asr #23 │ │ │ │ rsbseq r7, r5, lr, asr r7 │ │ │ │ - rsbeq r7, sl, r4, ror #20 │ │ │ │ - rsbeq lr, r9, sl, lsl #23 │ │ │ │ + rsbeq r7, sl, r8, ror #20 │ │ │ │ + rsbeq lr, r9, lr, lsl #23 │ │ │ │ @ instruction: 0xfffff32f │ │ │ │ @ instruction: 0xfffff213 │ │ │ │ - rsbeq r7, sl, lr, lsl sl │ │ │ │ - rsbeq lr, r9, r4, asr #22 │ │ │ │ - rsbeq r7, sl, r0, lsl #20 │ │ │ │ - rsbeq lr, r9, r6, lsr #22 │ │ │ │ + rsbeq r7, sl, r2, lsr #20 │ │ │ │ + rsbeq lr, r9, r8, asr #22 │ │ │ │ + rsbeq r7, sl, r4, lsl #20 │ │ │ │ + rsbeq lr, r9, sl, lsr #22 │ │ │ │ @ instruction: 0xfffff157 │ │ │ │ @ instruction: 0xfffff31f │ │ │ │ - strhteq r7, [sl], #-154 @ 0xffffff66 │ │ │ │ - rsbeq lr, r9, r0, ror #21 │ │ │ │ - mlseq sl, ip, r9, r7 │ │ │ │ - rsbeq lr, r9, r2, asr #21 │ │ │ │ + strhteq r7, [sl], #-158 @ 0xffffff62 │ │ │ │ + rsbeq lr, r9, r4, ror #21 │ │ │ │ + rsbeq r7, sl, r0, lsr #19 │ │ │ │ + rsbeq lr, r9, r6, asr #21 │ │ │ │ @ instruction: 0xfffff063 │ │ │ │ - rsbeq r7, sl, sl, ror #18 │ │ │ │ - mlseq r9, r0, sl, lr │ │ │ │ + rsbeq r7, sl, lr, ror #18 │ │ │ │ + mlseq r9, r4, sl, lr │ │ │ │ @ instruction: 0xffffdd59 │ │ │ │ - rsbeq r7, sl, r8, lsr r9 │ │ │ │ - rsbeq lr, r9, lr, asr sl │ │ │ │ - rsbeq r7, sl, r6, lsl r9 │ │ │ │ - rsbeq lr, r9, sl, lsr sl │ │ │ │ + rsbeq r7, sl, ip, lsr r9 │ │ │ │ + rsbeq lr, r9, r2, ror #20 │ │ │ │ + rsbeq r7, sl, sl, lsl r9 │ │ │ │ + rsbeq lr, r9, lr, lsr sl │ │ │ │ andeq r0, r0, r7, lsl #19 │ │ │ │ - rsbeq r7, sl, r2, ror #17 │ │ │ │ - rsbeq lr, r9, r8, lsl #20 │ │ │ │ + rsbeq r7, sl, r6, ror #17 │ │ │ │ + rsbeq lr, r9, ip, lsl #20 │ │ │ │ @ instruction: 0xffffecdd │ │ │ │ - rsbeq r7, sl, r8, lsr #17 │ │ │ │ - rsbeq lr, r9, lr, asr #19 │ │ │ │ + rsbeq r7, sl, ip, lsr #17 │ │ │ │ + ldrdeq lr, [r9], #-146 @ 0xffffff6e @ │ │ │ │ @ instruction: 0xffffdf37 │ │ │ │ - rsbeq r7, sl, r6, ror r8 │ │ │ │ - mlseq r9, ip, r9, lr │ │ │ │ + rsbeq r7, sl, sl, ror r8 │ │ │ │ + rsbeq lr, r9, r0, lsr #19 │ │ │ │ @ instruction: 0xffffdcbd │ │ │ │ - rsbeq r7, sl, ip, lsr r8 │ │ │ │ - rsbeq lr, r9, r2, ror #18 │ │ │ │ + rsbeq r7, sl, r0, asr #16 │ │ │ │ + rsbeq lr, r9, r6, ror #18 │ │ │ │ @ instruction: 0xffffdb7f │ │ │ │ - rsbeq r7, sl, r6, lsl #16 │ │ │ │ - rsbeq lr, r9, ip, lsr #18 │ │ │ │ + rsbeq r7, sl, sl, lsl #16 │ │ │ │ + rsbeq lr, r9, r0, lsr r9 │ │ │ │ @ instruction: 0xffffd7d5 │ │ │ │ @ instruction: 0xffffd98b │ │ │ │ - rsbeq r7, sl, r2, asr #15 │ │ │ │ - rsbeq lr, r9, r8, ror #17 │ │ │ │ + rsbeq r7, sl, r6, asr #15 │ │ │ │ + rsbeq lr, r9, ip, ror #17 │ │ │ │ @ instruction: 0xffffd679 │ │ │ │ - mlseq sl, r0, r7, r7 │ │ │ │ - strhteq lr, [r9], #-134 @ 0xffffff7a │ │ │ │ + mlseq sl, r4, r7, r7 │ │ │ │ + strhteq lr, [r9], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xfffff60b │ │ │ │ - rsbeq r7, sl, lr, asr r7 │ │ │ │ - rsbeq lr, r9, r4, lsl #17 │ │ │ │ + rsbeq r7, sl, r2, ror #14 │ │ │ │ + rsbeq lr, r9, r8, lsl #17 │ │ │ │ @ instruction: 0xffffd4c9 │ │ │ │ - rsbeq r7, sl, lr, lsr #14 │ │ │ │ - rsbeq lr, r9, r6, asr r8 │ │ │ │ + rsbeq r7, sl, r2, lsr r7 │ │ │ │ + rsbeq lr, r9, sl, asr r8 │ │ │ │ @ instruction: 0xffffd44d │ │ │ │ - rsbeq r7, sl, r2, lsl #14 │ │ │ │ - rsbeq lr, r9, sl, lsr #16 │ │ │ │ - rsbeq r9, fp, r2, lsl lr │ │ │ │ - strdeq r9, [fp], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r7, sl, r6, lsl #17 │ │ │ │ - ldrdeq r7, [sl], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r7, sl, r8, lsr #18 │ │ │ │ - rsbeq r7, sl, r6, lsl #13 │ │ │ │ - rsbeq lr, r9, lr, lsr #15 │ │ │ │ - rsbeq r7, sl, lr, lsr r8 │ │ │ │ + rsbeq r7, sl, r6, lsl #14 │ │ │ │ + rsbeq lr, r9, lr, lsr #16 │ │ │ │ + rsbeq r9, fp, r6, lsl lr │ │ │ │ + strdeq r9, [fp], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r7, sl, sl, lsl #17 │ │ │ │ + ldrdeq r7, [sl], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r7, sl, ip, lsr #18 │ │ │ │ + rsbeq r7, sl, sl, lsl #13 │ │ │ │ + strhteq lr, [r9], #-114 @ 0xffffff8e │ │ │ │ + rsbeq r7, sl, r2, asr #16 │ │ │ │ @ instruction: 0x000012bd │ │ │ │ - rsbeq r7, sl, r8, asr #12 │ │ │ │ - rsbeq lr, r9, r0, ror r7 │ │ │ │ - rsbeq r7, sl, r6, ror #17 │ │ │ │ - rsbeq r7, sl, lr, asr #18 │ │ │ │ - rsbeq r7, sl, r2, lsl #12 │ │ │ │ - rsbeq lr, r9, sl, lsr #14 │ │ │ │ - ldrdeq r7, [sl], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq lr, r9, r0, lsl #14 │ │ │ │ - rsbeq r7, sl, lr, lsl #18 │ │ │ │ - rsbeq r7, sl, r2, asr #18 │ │ │ │ - rsbeq r7, sl, ip, lsl #11 │ │ │ │ - strhteq lr, [r9], #-100 @ 0xffffff9c │ │ │ │ - rsbeq r7, sl, r2, ror #10 │ │ │ │ - rsbeq lr, r9, sl, lsl #13 │ │ │ │ - rsbeq r7, sl, r2, lsl #18 │ │ │ │ - rsbeq r7, sl, sl, lsl r5 │ │ │ │ - rsbeq lr, r9, r2, asr #12 │ │ │ │ - strdeq r7, [sl], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r7, sl, r2, lsr #13 │ │ │ │ + rsbeq r7, sl, ip, asr #12 │ │ │ │ + rsbeq lr, r9, r4, ror r7 │ │ │ │ + rsbeq r7, sl, sl, ror #17 │ │ │ │ + rsbeq r7, sl, r2, asr r9 │ │ │ │ + rsbeq r7, sl, r6, lsl #12 │ │ │ │ + rsbeq lr, r9, lr, lsr #14 │ │ │ │ + ldrdeq r7, [sl], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq lr, r9, r4, lsl #14 │ │ │ │ + rsbeq r7, sl, r2, lsl r9 │ │ │ │ + rsbeq r7, sl, r6, asr #18 │ │ │ │ + mlseq sl, r0, r5, r7 │ │ │ │ + strhteq lr, [r9], #-104 @ 0xffffff98 │ │ │ │ + rsbeq r7, sl, r6, ror #10 │ │ │ │ + rsbeq lr, r9, lr, lsl #13 │ │ │ │ + rsbeq r7, sl, r6, lsl #18 │ │ │ │ + rsbeq r7, sl, lr, lsl r5 │ │ │ │ + rsbeq lr, r9, r6, asr #12 │ │ │ │ + rsbeq r7, sl, r0, lsl #10 │ │ │ │ + rsbeq r7, sl, r6, lsr #13 │ │ │ │ andeq r0, r0, r0, lsr #24 │ │ │ │ - rsbeq r7, sl, r2, lsl #13 │ │ │ │ - strhteq r7, [sl], #-76 @ 0xffffffb4 │ │ │ │ - rsbeq lr, r9, r4, ror #11 │ │ │ │ - mlseq sl, r2, r4, r7 │ │ │ │ - strhteq lr, [r9], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq r7, sl, r8, ror #8 │ │ │ │ - mlseq r9, r0, r5, lr │ │ │ │ + rsbeq r7, sl, r6, lsl #13 │ │ │ │ + rsbeq r7, sl, r0, asr #9 │ │ │ │ + rsbeq lr, r9, r8, ror #11 │ │ │ │ + mlseq sl, r6, r4, r7 │ │ │ │ + strhteq lr, [r9], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq r7, sl, ip, ror #8 │ │ │ │ + mlseq r9, r4, r5, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9eca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -316238,16 +316238,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d0300c │ │ │ │ stmdami r5, {r0, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf93cf6d0 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r7, sl, lr, ror #4 │ │ │ │ - mlseq r9, r6, r3, lr │ │ │ │ + rsbeq r7, sl, r2, ror r2 │ │ │ │ + mlseq r9, sl, r3, lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi fe759548 │ │ │ │ blmi fe759374 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -316399,39 +316399,39 @@ │ │ │ │ vsri.16 q10, , #3 │ │ │ │ @ instruction: 0xf8d8f97f │ │ │ │ movwcc r3, #4120 @ 0x1018 │ │ │ │ andscc pc, r8, r8, asr #17 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ rsbseq r6, r5, ip, lsl #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r7, [sl], #-52 @ 0xffffffcc │ │ │ │ - rsbeq r2, sl, r2, ror #20 │ │ │ │ + strhteq r7, [sl], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq r2, sl, r6, ror #20 │ │ │ │ rsbseq r6, r5, r6, ror lr │ │ │ │ - rsbeq r7, sl, lr, ror r1 │ │ │ │ - rsbeq lr, r9, r6, lsr #5 │ │ │ │ - ldrdeq sl, [r9], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq fp, r9, ip, lsl #15 │ │ │ │ - rsbeq ip, r9, lr, ror #31 │ │ │ │ - rsbeq fp, r9, r0, lsl lr │ │ │ │ - rsbeq lr, r9, sl, ror lr │ │ │ │ - rsbeq r1, sl, r0, lsl #15 │ │ │ │ - ldrdeq fp, [r9], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r0, sl, r6, lsl r8 │ │ │ │ - rsbeq r7, lr, sl, ror #8 │ │ │ │ - mlseq sl, lr, fp, r5 │ │ │ │ - strhteq r6, [sl], #-242 @ 0xffffff0e │ │ │ │ - rsbeq ip, r9, sl, asr r2 │ │ │ │ - mlseq sp, r2, r3, pc @ │ │ │ │ - strdeq r7, [sl], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r7, sl, r6, asr #32 │ │ │ │ - rsbeq lr, r9, lr, ror #2 │ │ │ │ - rsbeq r7, sl, r8, lsr #32 │ │ │ │ - rsbeq r7, sl, sl, lsl r4 │ │ │ │ - strhteq r7, [sl], #-74 @ 0xffffffb6 │ │ │ │ - rsbeq r7, sl, r8, lsl r4 │ │ │ │ + rsbeq r7, sl, r2, lsl #3 │ │ │ │ + rsbeq lr, r9, sl, lsr #5 │ │ │ │ + ldrdeq sl, [r9], #-158 @ 0xffffff62 @ │ │ │ │ + mlseq r9, r0, r7, fp │ │ │ │ + strdeq ip, [r9], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq fp, r9, r4, lsl lr │ │ │ │ + rsbeq lr, r9, lr, ror lr │ │ │ │ + rsbeq r1, sl, r4, lsl #15 │ │ │ │ + ldrdeq fp, [r9], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r0, sl, sl, lsl r8 │ │ │ │ + rsbeq r7, lr, lr, ror #8 │ │ │ │ + rsbeq r5, sl, r2, lsr #23 │ │ │ │ + strhteq r6, [sl], #-246 @ 0xffffff0a │ │ │ │ + rsbeq ip, r9, lr, asr r2 │ │ │ │ + mlseq sp, r6, r3, pc @ │ │ │ │ + strdeq r7, [sl], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r7, sl, sl, asr #32 │ │ │ │ + rsbeq lr, r9, r2, ror r1 │ │ │ │ + rsbeq r7, sl, ip, lsr #32 │ │ │ │ + rsbeq r7, sl, lr, lsl r4 │ │ │ │ + strhteq r7, [sl], #-78 @ 0xffffffb2 │ │ │ │ + rsbeq r7, sl, ip, lsl r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe78610c │ │ │ │ bmi 2059824 │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ blmi 2019850 │ │ │ │ @@ -316555,28 +316555,28 @@ │ │ │ │ ldmdami r3, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ cdp2 6, 12, cr15, cr6, cr15, {6} │ │ │ │ @ instruction: 0xf6c9e7b7 │ │ │ │ svclt 0x0000eb52 │ │ │ │ rsbseq r6, r5, r8, lsr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, sl, lr, lsl r4 │ │ │ │ - rsbeq r7, sl, lr, asr r4 │ │ │ │ - rsbeq r6, sl, r2, lsr lr │ │ │ │ - rsbeq sp, r9, sl, asr pc │ │ │ │ - rsbeq r7, sl, lr, lsl #6 │ │ │ │ - rsbeq r7, sl, sl, asr #6 │ │ │ │ + rsbeq r7, sl, r2, lsr #8 │ │ │ │ + rsbeq r7, sl, r2, ror #8 │ │ │ │ + rsbeq r6, sl, r6, lsr lr │ │ │ │ + rsbeq sp, r9, lr, asr pc │ │ │ │ + rsbeq r7, sl, r2, lsl r3 │ │ │ │ + rsbeq r7, sl, lr, asr #6 │ │ │ │ ldrsbteq r6, [r5], #-162 @ 0xffffff5e │ │ │ │ - ldrdeq r6, [sl], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq sp, r9, r0, lsl #30 │ │ │ │ - strhteq r6, [sl], #-222 @ 0xffffff22 │ │ │ │ - rsbeq sp, r9, r6, ror #29 │ │ │ │ - mlseq r9, r6, r3, pc @ │ │ │ │ - rsbeq r6, sl, r2, lsl #27 │ │ │ │ - rsbeq sp, r9, sl, lsr #29 │ │ │ │ + ldrdeq r6, [sl], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq sp, r9, r4, lsl #30 │ │ │ │ + rsbeq r6, sl, r2, asr #27 │ │ │ │ + rsbeq sp, r9, sl, ror #29 │ │ │ │ + mlseq r9, sl, r3, pc @ │ │ │ │ + rsbeq r6, sl, r6, lsl #27 │ │ │ │ + rsbeq sp, r9, lr, lsr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xb09b4dd8 │ │ │ │ @ instruction: 0x469a4cd8 │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -316791,36 +316791,36 @@ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ ldc2l 6, cr15, [r0], #828 @ 0x33c │ │ │ │ @ instruction: 0xf6c9e735 │ │ │ │ svclt 0x0000e97c │ │ │ │ ... │ │ │ │ rsbseq r6, r5, r8, ror #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, sl, ip, lsl #3 │ │ │ │ - rsbeq pc, r9, sl, lsr #1 │ │ │ │ - rsbeq r6, sl, sl, lsl #23 │ │ │ │ - strhteq sp, [r9], #-194 @ 0xffffff3e │ │ │ │ - strhteq r7, [sl], #-4 │ │ │ │ + mlseq sl, r0, r1, r7 │ │ │ │ + rsbeq pc, r9, lr, lsr #1 │ │ │ │ + rsbeq r6, sl, lr, lsl #23 │ │ │ │ + strhteq sp, [r9], #-198 @ 0xffffff3a │ │ │ │ + strhteq r7, [sl], #-8 │ │ │ │ rsbseq r6, r5, sl, lsr #16 │ │ │ │ - rsbeq r6, sl, r2, lsr fp │ │ │ │ - rsbeq sp, r9, sl, asr ip │ │ │ │ - strdeq r6, [sl], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq sp, r9, r0, lsr #24 │ │ │ │ - rsbeq r6, sl, r2, ror sl │ │ │ │ - mlseq r9, sl, fp, sp │ │ │ │ - rsbeq r6, sl, r8, asr sl │ │ │ │ - rsbeq sp, r9, r0, lsl #23 │ │ │ │ - rsbeq r6, sl, lr, lsr sl │ │ │ │ - rsbeq sp, r9, r6, ror #22 │ │ │ │ - rsbeq r6, sl, r4, lsr #20 │ │ │ │ - rsbeq sp, r9, ip, asr #22 │ │ │ │ - rsbeq r6, sl, sl, lsl #20 │ │ │ │ - rsbeq sp, r9, r2, lsr fp │ │ │ │ - ldrdeq r6, [sl], #-150 @ 0xffffff6a @ │ │ │ │ - strdeq sp, [r9], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r6, sl, r6, lsr fp │ │ │ │ + rsbeq sp, r9, lr, asr ip │ │ │ │ + strdeq r6, [sl], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq sp, r9, r4, lsr #24 │ │ │ │ + rsbeq r6, sl, r6, ror sl │ │ │ │ + mlseq r9, lr, fp, sp │ │ │ │ + rsbeq r6, sl, ip, asr sl │ │ │ │ + rsbeq sp, r9, r4, lsl #23 │ │ │ │ + rsbeq r6, sl, r2, asr #20 │ │ │ │ + rsbeq sp, r9, sl, ror #22 │ │ │ │ + rsbeq r6, sl, r8, lsr #20 │ │ │ │ + rsbeq sp, r9, r0, asr fp │ │ │ │ + rsbeq r6, sl, lr, lsl #20 │ │ │ │ + rsbeq sp, r9, r6, lsr fp │ │ │ │ + ldrdeq r6, [sl], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq sp, r9, r2, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9f5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ stmib sp, {r1, r2, r3, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, sl, fp, lr, pc}^ │ │ │ │ @@ -316838,16 +316838,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff585f72 │ │ │ │ stmdbls fp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6cf4478 │ │ │ │ blls 44766c │ │ │ │ andlt r4, ip, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r6, sl, ip, lsl #18 │ │ │ │ - rsbeq sp, r9, r4, lsr sl │ │ │ │ + rsbeq r6, sl, r0, lsl r9 │ │ │ │ + rsbeq sp, r9, r8, lsr sl │ │ │ │ ldmdavs r8, {r0, r1, r8, fp, sp, lr}^ │ │ │ │ svclt 0x00004770 │ │ │ │ ldmdavs r8, {r0, r1, r8, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 203920 │ │ │ │ @@ -317086,37 +317086,37 @@ │ │ │ │ ldmdbge r1, {r0, r2, r3, r4, r9, fp, lr} │ │ │ │ cmnpne ip, #64, 12 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ @ instruction: 0xf6ce447a │ │ │ │ ldr pc, [pc], r3, ror #21 │ │ │ │ ... │ │ │ │ @ instruction: 0x00756592 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, sl, sl, lsl #17 │ │ │ │ - rsbeq r6, sl, r8, lsl #16 │ │ │ │ - rsbeq sp, r9, r0, lsr r9 │ │ │ │ - rsbeq r6, sl, lr, ror #15 │ │ │ │ - rsbeq sp, r9, r6, lsl r9 │ │ │ │ + rsbeq r6, sl, lr, lsl #17 │ │ │ │ + rsbeq r6, sl, ip, lsl #16 │ │ │ │ + rsbeq sp, r9, r4, lsr r9 │ │ │ │ + strdeq r6, [sl], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq sp, r9, sl, lsl r9 │ │ │ │ ldrhteq r6, [r5], #-64 @ 0xffffffc0 │ │ │ │ - strhteq r6, [sl], #-218 @ 0xffffff26 │ │ │ │ - strhteq r6, [sl], #-216 @ 0xffffff28 │ │ │ │ - rsbeq r6, sl, r2, lsl r6 │ │ │ │ - rsbeq sp, r9, sl, lsr r7 │ │ │ │ - strdeq r6, [sl], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq sp, r9, ip, lsl r7 │ │ │ │ - strhteq r6, [sl], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq sp, r9, r4, ror #13 │ │ │ │ - mlseq sl, lr, r5, r6 │ │ │ │ - rsbeq sp, r9, r6, asr #13 │ │ │ │ - rsbeq r6, sl, r0, lsl #11 │ │ │ │ - rsbeq sp, r9, r8, lsr #13 │ │ │ │ - rsbeq r6, sl, r2, ror #10 │ │ │ │ - rsbeq sp, r9, sl, lsl #13 │ │ │ │ - rsbeq r6, sl, r4, asr #10 │ │ │ │ - rsbeq r6, sl, r2, lsl fp │ │ │ │ + strhteq r6, [sl], #-222 @ 0xffffff22 │ │ │ │ + strhteq r6, [sl], #-220 @ 0xffffff24 │ │ │ │ + rsbeq r6, sl, r6, lsl r6 │ │ │ │ + rsbeq sp, r9, lr, lsr r7 │ │ │ │ + strdeq r6, [sl], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq sp, r9, r0, lsr #14 │ │ │ │ + rsbeq r6, sl, r0, asr #11 │ │ │ │ + rsbeq sp, r9, r8, ror #13 │ │ │ │ + rsbeq r6, sl, r2, lsr #11 │ │ │ │ + rsbeq sp, r9, sl, asr #13 │ │ │ │ + rsbeq r6, sl, r4, lsl #11 │ │ │ │ + rsbeq sp, r9, ip, lsr #13 │ │ │ │ + rsbeq r6, sl, r6, ror #10 │ │ │ │ + rsbeq sp, r9, lr, lsl #13 │ │ │ │ rsbeq r6, sl, r8, asr #10 │ │ │ │ + rsbeq r6, sl, r6, lsl fp │ │ │ │ + rsbeq r6, sl, ip, asr #10 │ │ │ │ ldmdami r6!, {r0, r7, r9, sl, lr} │ │ │ │ cmppne r1, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-1613 @ 0xfffff9b3 │ │ │ │ @ instruction: 0xf6cf300c │ │ │ │ ldmdami r3!, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ blx 17863e0 │ │ │ │ @@ -317164,28 +317164,28 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf942f6cf │ │ │ │ @ instruction: 0xf04f4811 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9fcf6cf │ │ │ │ @ instruction: 0xf6c8e5fe │ │ │ │ svclt 0x0000ee88 │ │ │ │ - rsbeq r6, sl, r6, lsr #9 │ │ │ │ - rsbeq sp, r9, lr, asr #11 │ │ │ │ - rsbeq r6, sl, r8, lsl #9 │ │ │ │ - strhteq sp, [r9], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r6, sl, sl, ror #8 │ │ │ │ - mlseq r9, r2, r5, sp │ │ │ │ - rsbeq r6, sl, ip, asr #8 │ │ │ │ - rsbeq sp, r9, r4, ror r5 │ │ │ │ - rsbeq r6, sl, lr, lsr #8 │ │ │ │ - rsbeq sp, r9, r6, asr r5 │ │ │ │ - rsbeq r6, sl, r0, lsl r4 │ │ │ │ - rsbeq sp, r9, r8, lsr r5 │ │ │ │ - strdeq r6, [sl], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq sp, r9, r6, lsl r5 │ │ │ │ + rsbeq r6, sl, sl, lsr #9 │ │ │ │ + ldrdeq sp, [r9], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r6, sl, ip, lsl #9 │ │ │ │ + strhteq sp, [r9], #-84 @ 0xffffffac │ │ │ │ + rsbeq r6, sl, lr, ror #8 │ │ │ │ + mlseq r9, r6, r5, sp │ │ │ │ + rsbeq r6, sl, r0, asr r4 │ │ │ │ + rsbeq sp, r9, r8, ror r5 │ │ │ │ + rsbeq r6, sl, r2, lsr r4 │ │ │ │ + rsbeq sp, r9, sl, asr r5 │ │ │ │ + rsbeq r6, sl, r4, lsl r4 │ │ │ │ + rsbeq sp, r9, ip, lsr r5 │ │ │ │ + strdeq r6, [sl], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq sp, r9, sl, lsl r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmdami r5!, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46174614 │ │ │ │ ldrbtmi r4, [r8], #-2660 @ 0xfffff59c │ │ │ │ @@ -317286,31 +317286,31 @@ │ │ │ │ ldrb r9, [ip, -r5, lsl #24] │ │ │ │ @ instruction: 0x46284a15 │ │ │ │ vsri.16 q10, q13, #4 │ │ │ │ str pc, [r1, r1, asr #22]! │ │ │ │ ldc 6, cr15, [r6, #800] @ 0x320 │ │ │ │ rsbseq r6, r5, sl, asr r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, sl, ip, asr r3 │ │ │ │ - rsbeq sp, r9, r4, lsl #9 │ │ │ │ + rsbeq r6, sl, r0, ror #6 │ │ │ │ + rsbeq sp, r9, r8, lsl #9 │ │ │ │ rsbseq r6, r5, lr, lsl r0 │ │ │ │ - rsbeq r3, sp, r6, ror #31 │ │ │ │ - rsbeq r6, sl, lr, asr #20 │ │ │ │ - strhteq r3, [sp], #-254 @ 0xffffff02 │ │ │ │ - rsbeq sl, r9, r6, asr #22 │ │ │ │ - rsbeq r6, sl, ip, lsl #18 │ │ │ │ - rsbeq r6, sl, ip, lsl r9 │ │ │ │ - rsbeq r3, sp, lr, ror #30 │ │ │ │ - rsbeq r6, sl, r6, lsl r9 │ │ │ │ - rsbeq r6, sl, r2, asr r9 │ │ │ │ - rsbeq r6, sl, r4, lsr r2 │ │ │ │ - ldrdeq sl, [r9], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r6, sl, sl, lsl r2 │ │ │ │ - rsbeq sp, r9, r2, asr #6 │ │ │ │ - rsbeq r6, sl, r0, ror #16 │ │ │ │ + rsbeq r3, sp, sl, ror #31 │ │ │ │ + rsbeq r6, sl, r2, asr sl │ │ │ │ + rsbeq r3, sp, r2, asr #31 │ │ │ │ + rsbeq sl, r9, sl, asr #22 │ │ │ │ + rsbeq r6, sl, r0, lsl r9 │ │ │ │ + rsbeq r6, sl, r0, lsr #18 │ │ │ │ + rsbeq r3, sp, r2, ror pc │ │ │ │ + rsbeq r6, sl, sl, lsl r9 │ │ │ │ + rsbeq r6, sl, r6, asr r9 │ │ │ │ + rsbeq r6, sl, r8, lsr r2 │ │ │ │ + rsbeq sl, r9, r2, ror #21 │ │ │ │ + rsbeq r6, sl, lr, lsl r2 │ │ │ │ + rsbeq sp, r9, r6, asr #6 │ │ │ │ + rsbeq r6, sl, r4, ror #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x461db570 │ │ │ │ stmdbls r4, {r0, r1, r4, r8, fp, sp, lr} │ │ │ │ addmi r6, r8, #88, 16 @ 0x580000 │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ stmdacs r0, {r0, r5, sl, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d3dd1e │ │ │ │ @@ -317465,26 +317465,26 @@ │ │ │ │ ldmdami r2, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xffa6f6ce │ │ │ │ svclt 0x0000e786 │ │ │ │ ... │ │ │ │ @ instruction: 0x00755d94 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, ip, sl, asr r3 │ │ │ │ - strhteq r6, [sl], #-114 @ 0xffffff8e │ │ │ │ - rsbeq sp, r9, sl, asr r1 │ │ │ │ - mlseq sl, sl, r7, r6 │ │ │ │ - rsbeq sp, r9, r2, asr #2 │ │ │ │ + rsbeq r3, ip, lr, asr r3 │ │ │ │ + strhteq r6, [sl], #-118 @ 0xffffff8a │ │ │ │ + rsbeq sp, r9, lr, asr r1 │ │ │ │ + mlseq sl, lr, r7, r6 │ │ │ │ + rsbeq sp, r9, r6, asr #2 │ │ │ │ ldrsbteq r5, [r5], #-204 @ 0xffffff34 │ │ │ │ - rsbeq r6, sl, r0, lsl r7 │ │ │ │ - strhteq sp, [r9], #-8 │ │ │ │ - ldrdeq r6, [sl], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq sp, r9, r4, lsl #1 │ │ │ │ - rsbeq r6, sl, r2, asr #13 │ │ │ │ - rsbeq sp, r9, sl, rrx │ │ │ │ + rsbeq r6, sl, r4, lsl r7 │ │ │ │ + strhteq sp, [r9], #-12 │ │ │ │ + rsbeq r6, sl, r0, ror #13 │ │ │ │ + rsbeq sp, r9, r8, lsl #1 │ │ │ │ + rsbeq r6, sl, r6, asr #13 │ │ │ │ + rsbeq sp, r9, lr, rrx │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ orrsle r2, r9, r0, lsl #22 │ │ │ │ @ instruction: 0xf1ba4658 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ stmibvs r3!, {r0, r4, r6, r7, pc} │ │ │ │ stmibvs r3!, {r2, r3, r8, r9, ip, pc}^ │ │ │ │ vsubw.u16 , q6, d13 │ │ │ │ @@ -317726,30 +317726,30 @@ │ │ │ │ @ instruction: 0xf6ce300c │ │ │ │ ldmdami r5, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 6, cr15, [r8, #824] @ 0x338 │ │ │ │ svclt 0x0000e578 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r6, sl, r2, ror #12 │ │ │ │ - rsbeq r6, sl, r4, asr #12 │ │ │ │ - strhteq r3, [ip], #-10 │ │ │ │ - rsbeq r6, sl, r2, lsl r5 │ │ │ │ - rsbeq r6, sl, ip, asr #9 │ │ │ │ - rsbeq ip, r9, r4, ror lr │ │ │ │ - strhteq r6, [sl], #-74 @ 0xffffffb6 │ │ │ │ - rsbeq r6, sl, lr, ror r4 │ │ │ │ - rsbeq r2, ip, r8, asr #30 │ │ │ │ - rsbeq r6, sl, r0, asr #6 │ │ │ │ - rsbeq r6, sl, r8, ror #5 │ │ │ │ - rsbeq ip, r9, lr, lsl #25 │ │ │ │ - rsbeq r6, sl, r4, asr #5 │ │ │ │ - rsbeq ip, r9, ip, ror #24 │ │ │ │ - rsbeq r6, sl, r6, lsr #5 │ │ │ │ - rsbeq ip, r9, lr, asr #24 │ │ │ │ + rsbeq r6, sl, r6, ror #12 │ │ │ │ + rsbeq r6, sl, r8, asr #12 │ │ │ │ + strhteq r3, [ip], #-14 │ │ │ │ + rsbeq r6, sl, r6, lsl r5 │ │ │ │ + ldrdeq r6, [sl], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq ip, r9, r8, ror lr │ │ │ │ + strhteq r6, [sl], #-78 @ 0xffffffb2 │ │ │ │ + rsbeq r6, sl, r2, lsl #9 │ │ │ │ + rsbeq r2, ip, ip, asr #30 │ │ │ │ + rsbeq r6, sl, r4, asr #6 │ │ │ │ + rsbeq r6, sl, ip, ror #5 │ │ │ │ + mlseq r9, r2, ip, ip │ │ │ │ + rsbeq r6, sl, r8, asr #5 │ │ │ │ + rsbeq ip, r9, r0, ror ip │ │ │ │ + rsbeq r6, sl, sl, lsr #5 │ │ │ │ + rsbeq ip, r9, r2, asr ip │ │ │ │ stmdami r9, {r2, r9, sl, lr}^ │ │ │ │ bicscs pc, r2, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-1697 @ 0xfffff95f │ │ │ │ @ instruction: 0xf6ce300c │ │ │ │ stmdami r6, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 6, cr15, [r2, #-824]! @ 0xfffffcc8 │ │ │ │ @@ -317816,34 +317816,34 @@ │ │ │ │ @ instruction: 0xf6ce300c │ │ │ │ ldmdami r8, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ stc2l 6, cr15, [r2], #824 @ 0x338 │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ @ instruction: 0xf6c8e4c0 │ │ │ │ svclt 0x0000e96c │ │ │ │ - rsbeq r6, sl, sl, lsr r2 │ │ │ │ - rsbeq ip, r9, r2, ror #23 │ │ │ │ - rsbeq r6, sl, ip, lsl r2 │ │ │ │ - rsbeq ip, r9, r4, asr #23 │ │ │ │ - rsbeq r6, sl, r4, lsl #4 │ │ │ │ - rsbeq ip, r9, sl, lsr #23 │ │ │ │ - rsbeq r6, sl, sl, ror #3 │ │ │ │ - mlseq r9, r0, fp, ip │ │ │ │ - rsbeq r6, sl, lr, asr #3 │ │ │ │ - rsbeq ip, r9, r4, ror fp │ │ │ │ - strhteq r6, [sl], #-20 @ 0xffffffec │ │ │ │ - rsbeq ip, r9, sl, asr fp │ │ │ │ - mlseq sl, r4, r1, r6 │ │ │ │ - rsbeq ip, r9, ip, lsr fp │ │ │ │ - rsbeq r6, sl, r6, ror r1 │ │ │ │ - rsbeq ip, r9, lr, lsl fp │ │ │ │ - rsbeq r6, sl, sl, asr r1 │ │ │ │ - rsbeq ip, r9, r2, lsl #22 │ │ │ │ - rsbeq r6, sl, sl, lsr r1 │ │ │ │ - rsbeq ip, r9, r2, ror #21 │ │ │ │ + rsbeq r6, sl, lr, lsr r2 │ │ │ │ + rsbeq ip, r9, r6, ror #23 │ │ │ │ + rsbeq r6, sl, r0, lsr #4 │ │ │ │ + rsbeq ip, r9, r8, asr #23 │ │ │ │ + rsbeq r6, sl, r8, lsl #4 │ │ │ │ + rsbeq ip, r9, lr, lsr #23 │ │ │ │ + rsbeq r6, sl, lr, ror #3 │ │ │ │ + mlseq r9, r4, fp, ip │ │ │ │ + ldrdeq r6, [sl], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq ip, r9, r8, ror fp │ │ │ │ + strhteq r6, [sl], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq ip, r9, lr, asr fp │ │ │ │ + mlseq sl, r8, r1, r6 │ │ │ │ + rsbeq ip, r9, r0, asr #22 │ │ │ │ + rsbeq r6, sl, sl, ror r1 │ │ │ │ + rsbeq ip, r9, r2, lsr #22 │ │ │ │ + rsbeq r6, sl, lr, asr r1 │ │ │ │ + rsbeq ip, r9, r6, lsl #22 │ │ │ │ + rsbeq r6, sl, lr, lsr r1 │ │ │ │ + rsbeq ip, r9, r6, ror #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ cmnpge ip, #14614528 @ p-variant is OBSOLETE @ 0xdf0000 │ │ │ │ ldmdbvs r7, {r0, r1, r2, r3, r7, ip, sp, pc} │ │ │ │ ldrbtmi r4, [sl], #1681 @ 0x691 │ │ │ │ @@ -318064,41 +318064,41 @@ │ │ │ │ @ instruction: 0x4621481f │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx e872a4 │ │ │ │ @ instruction: 0xf04f481d │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffd072b0 │ │ │ │ svclt 0x0000e767 │ │ │ │ - ldrdeq r6, [sl], #-2 @ │ │ │ │ - rsbeq r6, sl, r2, lsr r0 │ │ │ │ - rsbeq r5, sl, ip, lsl #31 │ │ │ │ - rsbeq ip, r9, r4, lsr r9 │ │ │ │ - rsbeq r5, sl, r2, lsl pc │ │ │ │ - strhteq ip, [r9], #-138 @ 0xffffff76 │ │ │ │ - rsbeq r5, sl, r2, lsl #29 │ │ │ │ - rsbeq ip, r9, r8, lsr #16 │ │ │ │ - rsbeq r5, sl, r0, ror #28 │ │ │ │ - rsbeq ip, r9, r8, lsl #16 │ │ │ │ - rsbeq r5, sl, r0, asr #28 │ │ │ │ - rsbeq ip, r9, r8, ror #15 │ │ │ │ - rsbeq r5, sl, r0, lsr #28 │ │ │ │ - rsbeq ip, r9, r8, asr #15 │ │ │ │ - rsbeq r5, sl, r0, lsl lr │ │ │ │ - ldrdeq r5, [sl], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq ip, r9, lr, ror r7 │ │ │ │ - strhteq r5, [sl], #-222 @ 0xffffff22 │ │ │ │ - rsbeq ip, r9, r4, ror #14 │ │ │ │ - rsbeq r5, sl, r2, lsr #27 │ │ │ │ - rsbeq ip, r9, r8, asr #14 │ │ │ │ - rsbeq r5, sl, r8, lsl #27 │ │ │ │ - rsbeq ip, r9, lr, lsr #14 │ │ │ │ - rsbeq r5, sl, lr, ror #26 │ │ │ │ - rsbeq ip, r9, r4, lsl r7 │ │ │ │ - rsbeq r5, sl, r4, asr sp │ │ │ │ - strdeq ip, [r9], #-106 @ 0xffffff96 @ │ │ │ │ + ldrdeq r6, [sl], #-6 @ │ │ │ │ + rsbeq r6, sl, r6, lsr r0 │ │ │ │ + mlseq sl, r0, pc, r5 @ │ │ │ │ + rsbeq ip, r9, r8, lsr r9 │ │ │ │ + rsbeq r5, sl, r6, lsl pc │ │ │ │ + strhteq ip, [r9], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r5, sl, r6, lsl #29 │ │ │ │ + rsbeq ip, r9, ip, lsr #16 │ │ │ │ + rsbeq r5, sl, r4, ror #28 │ │ │ │ + rsbeq ip, r9, ip, lsl #16 │ │ │ │ + rsbeq r5, sl, r4, asr #28 │ │ │ │ + rsbeq ip, r9, ip, ror #15 │ │ │ │ + rsbeq r5, sl, r4, lsr #28 │ │ │ │ + rsbeq ip, r9, ip, asr #15 │ │ │ │ + rsbeq r5, sl, r4, lsl lr │ │ │ │ + ldrdeq r5, [sl], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq ip, r9, r2, lsl #15 │ │ │ │ + rsbeq r5, sl, r2, asr #27 │ │ │ │ + rsbeq ip, r9, r8, ror #14 │ │ │ │ + rsbeq r5, sl, r6, lsr #27 │ │ │ │ + rsbeq ip, r9, ip, asr #14 │ │ │ │ + rsbeq r5, sl, ip, lsl #27 │ │ │ │ + rsbeq ip, r9, r2, lsr r7 │ │ │ │ + rsbeq r5, sl, r2, ror sp │ │ │ │ + rsbeq ip, r9, r8, lsl r7 │ │ │ │ + rsbeq r5, sl, r8, asr sp │ │ │ │ + strdeq ip, [r9], #-110 @ 0xffffff92 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 284ca8 >::_M_default_append(unsigned int)@@Base+0x2114> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmdbvs r3, {r0, r1, r7, ip, sp, pc} │ │ │ │ bls 611c10 │ │ │ │ @@ -318330,38 +318330,38 @@ │ │ │ │ ldmdami ip, {r3, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf820f6ce │ │ │ │ stmdbls r0, {r1, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf6ce4478 │ │ │ │ blls 187f0c │ │ │ │ svclt 0x0000e72d │ │ │ │ - rsbeq r5, sl, lr, lsr ip │ │ │ │ - rsbeq ip, r9, r6, ror #11 │ │ │ │ - strdeq r5, [sl], #-176 @ 0xffffff50 @ │ │ │ │ - mlseq r9, r8, r5, ip │ │ │ │ - strdeq r5, [sl], #-160 @ 0xffffff60 @ │ │ │ │ - mlseq r9, r8, r4, ip │ │ │ │ - rsbeq r5, sl, r2, lsl #21 │ │ │ │ - rsbeq ip, r9, sl, lsr #8 │ │ │ │ - rsbeq r5, sl, r4, ror #20 │ │ │ │ - rsbeq ip, r9, ip, lsl #8 │ │ │ │ - rsbeq r5, sl, ip, lsr sl │ │ │ │ - rsbeq ip, r9, r4, ror #7 │ │ │ │ - strdeq r5, [sl], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq ip, r9, r2, lsr #7 │ │ │ │ - rsbeq r5, sl, ip, asr #19 │ │ │ │ - rsbeq ip, r9, r4, ror r3 │ │ │ │ - rsbeq r5, sl, lr, lsr #19 │ │ │ │ - rsbeq ip, r9, r6, asr r3 │ │ │ │ - mlseq sl, r0, r9, r5 │ │ │ │ - rsbeq ip, r9, r8, lsr r3 │ │ │ │ - rsbeq r5, sl, r0, ror #18 │ │ │ │ - rsbeq ip, r9, r8, lsl #6 │ │ │ │ - rsbeq r5, sl, ip, lsr #18 │ │ │ │ - ldrdeq ip, [r9], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r5, sl, r2, asr #24 │ │ │ │ + rsbeq ip, r9, sl, ror #11 │ │ │ │ + strdeq r5, [sl], #-180 @ 0xffffff4c @ │ │ │ │ + mlseq r9, ip, r5, ip │ │ │ │ + strdeq r5, [sl], #-164 @ 0xffffff5c @ │ │ │ │ + mlseq r9, ip, r4, ip │ │ │ │ + rsbeq r5, sl, r6, lsl #21 │ │ │ │ + rsbeq ip, r9, lr, lsr #8 │ │ │ │ + rsbeq r5, sl, r8, ror #20 │ │ │ │ + rsbeq ip, r9, r0, lsl r4 │ │ │ │ + rsbeq r5, sl, r0, asr #20 │ │ │ │ + rsbeq ip, r9, r8, ror #7 │ │ │ │ + strdeq r5, [sl], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq ip, r9, r6, lsr #7 │ │ │ │ + ldrdeq r5, [sl], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq ip, r9, r8, ror r3 │ │ │ │ + strhteq r5, [sl], #-146 @ 0xffffff6e │ │ │ │ + rsbeq ip, r9, sl, asr r3 │ │ │ │ + mlseq sl, r4, r9, r5 │ │ │ │ + rsbeq ip, r9, ip, lsr r3 │ │ │ │ + rsbeq r5, sl, r4, ror #18 │ │ │ │ + rsbeq ip, r9, ip, lsl #6 │ │ │ │ + rsbeq r5, sl, r0, lsr r9 │ │ │ │ + ldrdeq ip, [r9], #-40 @ 0xffffffd8 @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d46914 │ │ │ │ @ instruction: 0xf1b99004 │ │ │ │ stclle 15, cr0, [r5, #-4] │ │ │ │ @@ -318414,23 +318414,23 @@ │ │ │ │ ldrbtmi r4, [r8], #-1573 @ 0xfffff9db │ │ │ │ @ instruction: 0xf6cd300c │ │ │ │ stmdami ip, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf834f6ce │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - rsbeq r5, sl, r6, asr #17 │ │ │ │ - mlseq fp, r2, sp, r4 │ │ │ │ - rsbeq r5, sl, sl, lsl #17 │ │ │ │ - rsbeq r5, sl, ip, ror r8 │ │ │ │ - rsbeq r5, sl, r6, ror #16 │ │ │ │ - strdeq r5, [sl], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq ip, r9, r6, lsr #3 │ │ │ │ - ldrdeq r5, [sl], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq ip, r9, r6, lsl #3 │ │ │ │ + rsbeq r5, sl, sl, asr #17 │ │ │ │ + mlseq fp, r6, sp, r4 │ │ │ │ + rsbeq r5, sl, lr, lsl #17 │ │ │ │ + rsbeq r5, sl, r0, lsl #17 │ │ │ │ + rsbeq r5, sl, sl, ror #16 │ │ │ │ + rsbeq r5, sl, r2, lsl #16 │ │ │ │ + rsbeq ip, r9, sl, lsr #3 │ │ │ │ + rsbeq r5, sl, r2, ror #15 │ │ │ │ + rsbeq ip, r9, sl, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feca0f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 68dcc8 │ │ │ │ blmi 6b5f3c │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -318450,15 +318450,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf6c7bd10 │ │ │ │ svclt 0x0000ec7c │ │ │ │ rsbseq r4, r5, r2, ror #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, sl, r8, lsl #15 │ │ │ │ + rsbeq r5, sl, ip, lsl #15 │ │ │ │ ldrhteq r4, [r5], #-192 @ 0xffffff40 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d3b082 │ │ │ │ @@ -318550,22 +318550,22 @@ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ vqshl.u64 q12, q8, #26 │ │ │ │ blmi 449e00 │ │ │ │ eorcs r2, r8, #180, 8 @ 0xb4000000 │ │ │ │ @ instruction: 0x4631447b │ │ │ │ @ instruction: 0xf6cb9400 │ │ │ │ strb pc, [pc, r7, lsl #16]! @ │ │ │ │ - rsbeq r5, sl, r8, lsl #14 │ │ │ │ - ldrdeq r5, [sl], #-96 @ 0xffffffa0 @ │ │ │ │ - strhteq r5, [sl], #-108 @ 0xffffff94 │ │ │ │ - rsbeq r5, sl, r6, asr #12 │ │ │ │ - strdeq fp, [r9], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r5, sl, r6, lsr #12 │ │ │ │ - rsbeq r5, sl, r6, lsl #12 │ │ │ │ - ldrdeq r5, [sl], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r5, sl, ip, lsl #14 │ │ │ │ + ldrdeq r5, [sl], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r5, sl, r0, asr #13 │ │ │ │ + rsbeq r5, sl, sl, asr #12 │ │ │ │ + strdeq fp, [r9], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r5, sl, sl, lsr #12 │ │ │ │ + rsbeq r5, sl, sl, lsl #12 │ │ │ │ + ldrdeq r5, [sl], #-84 @ 0xffffffac @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r2, lsl r9 │ │ │ │ ldrdge pc, [r4], -r2 │ │ │ │ blls 5046c4 │ │ │ │ @@ -318604,18 +318604,18 @@ │ │ │ │ @ instruction: 0xf6cd300c │ │ │ │ stmdami r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ cdp2 6, 11, cr15, cr10, cr13, {6} │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r5, sl, r8, lsl r5 │ │ │ │ - rsbeq fp, r9, r0, asr #29 │ │ │ │ - rsbeq r5, sl, sl, ror #9 │ │ │ │ - mlseq r9, r2, lr, fp │ │ │ │ + rsbeq r5, sl, ip, lsl r5 │ │ │ │ + rsbeq fp, r9, r4, asr #29 │ │ │ │ + rsbeq r5, sl, lr, ror #9 │ │ │ │ + mlseq r9, r6, lr, fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2854bc >::_M_default_append(unsigned int)@@Base+0x2928> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldclmi 0, cr11, [lr], {149} @ 0x95 │ │ │ │ ldrbtmi r4, [ip], #-1558 @ 0xfffff9ea │ │ │ │ @@ -318837,17 +318837,17 @@ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmvc r5!, {r6, sl, fp, pc} │ │ │ │ ldrgt sl, [r5], #-3869 @ 0xfffff0e3 │ │ │ │ ldrshteq r4, [r5], #-154 @ 0xffffff66 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, sl, r4, lsl #9 │ │ │ │ - rsbeq r5, sl, lr, lsl r4 │ │ │ │ - rsbeq r5, sl, r4, asr r2 │ │ │ │ + rsbeq r5, sl, r8, lsl #9 │ │ │ │ + rsbeq r5, sl, r2, lsr #8 │ │ │ │ + rsbeq r5, sl, r8, asr r2 │ │ │ │ strbeq lr, [r3, #2828] @ 0xb0c │ │ │ │ blvc 1859f0 │ │ │ │ eorvc pc, r3, r1, asr #16 │ │ │ │ blvs 185a04 │ │ │ │ eorcc pc, r3, sl, asr r8 @ │ │ │ │ blvc 305c94 >::_M_default_append(unsigned int)@@Base+0x83100> │ │ │ │ stc 2, cr4, [r2, #652] @ 0x28c │ │ │ │ @@ -319067,49 +319067,49 @@ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf6cd300c │ │ │ │ stmdami r6!, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6cd4478 │ │ │ │ @ instruction: 0xe769fb17 │ │ │ │ svc 0x00a2f6c6 │ │ │ │ - rsbeq r5, sl, r2, lsr #1 │ │ │ │ - rsbeq r1, ip, r8, asr #22 │ │ │ │ - rsbeq r4, sl, r8, lsr #31 │ │ │ │ - rsbeq fp, r9, r0, asr r9 │ │ │ │ - rsbeq r4, sl, ip, lsl #31 │ │ │ │ + rsbeq r5, sl, r6, lsr #1 │ │ │ │ + rsbeq r1, ip, ip, asr #22 │ │ │ │ + rsbeq r4, sl, ip, lsr #31 │ │ │ │ + rsbeq fp, r9, r4, asr r9 │ │ │ │ + mlseq sl, r0, pc, r4 @ │ │ │ │ @ instruction: 0x0075449e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, sl, sl, lsl pc │ │ │ │ - rsbeq fp, r9, r2, asr #17 │ │ │ │ - rsbeq r4, sl, r2, lsl #30 │ │ │ │ - rsbeq fp, r9, sl, lsr #17 │ │ │ │ - rsbeq r4, sl, sl, ror #29 │ │ │ │ - mlseq r9, r0, r8, fp │ │ │ │ - ldrdeq r4, [sl], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq fp, r9, r6, ror r8 │ │ │ │ - strhteq r4, [sl], #-226 @ 0xffffff1e │ │ │ │ - rsbeq fp, r9, r8, asr r8 │ │ │ │ - mlseq sl, r8, lr, r4 │ │ │ │ - rsbeq fp, r9, lr, lsr r8 │ │ │ │ - rsbeq r4, sl, sl, asr lr │ │ │ │ - rsbeq fp, r9, r2, lsl #16 │ │ │ │ - rsbeq r4, sl, r0, asr #28 │ │ │ │ - rsbeq fp, r9, r8, ror #15 │ │ │ │ - rsbeq r4, sl, r6, lsr #28 │ │ │ │ - rsbeq fp, r9, lr, asr #15 │ │ │ │ - rsbeq r4, sl, lr, lsl #28 │ │ │ │ - strhteq fp, [r9], #-116 @ 0xffffff8c │ │ │ │ - strdeq r4, [sl], #-212 @ 0xffffff2c @ │ │ │ │ - mlseq r9, sl, r7, fp │ │ │ │ - ldrdeq r4, [sl], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq fp, r9, r0, lsl #15 │ │ │ │ - rsbeq r4, sl, r0, asr #27 │ │ │ │ - rsbeq fp, r9, r6, ror #14 │ │ │ │ - rsbeq r4, sl, r6, lsr #27 │ │ │ │ - rsbeq fp, r9, ip, asr #14 │ │ │ │ + rsbeq r4, sl, lr, lsl pc │ │ │ │ + rsbeq fp, r9, r6, asr #17 │ │ │ │ + rsbeq r4, sl, r6, lsl #30 │ │ │ │ + rsbeq fp, r9, lr, lsr #17 │ │ │ │ + rsbeq r4, sl, lr, ror #29 │ │ │ │ + mlseq r9, r4, r8, fp │ │ │ │ + ldrdeq r4, [sl], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq fp, r9, sl, ror r8 │ │ │ │ + strhteq r4, [sl], #-230 @ 0xffffff1a │ │ │ │ + rsbeq fp, r9, ip, asr r8 │ │ │ │ + mlseq sl, ip, lr, r4 │ │ │ │ + rsbeq fp, r9, r2, asr #16 │ │ │ │ + rsbeq r4, sl, lr, asr lr │ │ │ │ + rsbeq fp, r9, r6, lsl #16 │ │ │ │ + rsbeq r4, sl, r4, asr #28 │ │ │ │ + rsbeq fp, r9, ip, ror #15 │ │ │ │ + rsbeq r4, sl, sl, lsr #28 │ │ │ │ + ldrdeq fp, [r9], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r4, sl, r2, lsl lr │ │ │ │ + strhteq fp, [r9], #-120 @ 0xffffff88 │ │ │ │ + strdeq r4, [sl], #-216 @ 0xffffff28 @ │ │ │ │ + mlseq r9, lr, r7, fp │ │ │ │ + ldrdeq r4, [sl], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq fp, r9, r4, lsl #15 │ │ │ │ + rsbeq r4, sl, r4, asr #27 │ │ │ │ + rsbeq fp, r9, sl, ror #14 │ │ │ │ + rsbeq r4, sl, sl, lsr #27 │ │ │ │ + rsbeq fp, r9, r0, asr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r0, ror #26 │ │ │ │ ldrmi r4, [r9], r0, ror #24 │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -319206,23 +319206,23 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6cd4478 │ │ │ │ ldrb pc, [ip, -r7, lsl #20] @ │ │ │ │ cdp 6, 9, cr15, cr2, cr6, {6} │ │ │ │ rsbseq r4, r5, r0, asr #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r4, r5, sl, lsl #4 │ │ │ │ - rsbeq r4, sl, r4, lsr #25 │ │ │ │ - rsbeq r4, sl, ip, lsl #24 │ │ │ │ - ldrdeq r4, [sl], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq fp, r9, r4, lsl #11 │ │ │ │ - rsbeq r4, sl, r0, asr #23 │ │ │ │ - rsbeq fp, r9, r8, ror #10 │ │ │ │ - strhteq r4, [sl], #-182 @ 0xffffff4a │ │ │ │ - rsbeq r4, sl, r6, lsl #23 │ │ │ │ - rsbeq fp, r9, ip, lsr #10 │ │ │ │ + rsbeq r4, sl, r8, lsr #25 │ │ │ │ + rsbeq r4, sl, r0, lsl ip │ │ │ │ + rsbeq r4, sl, r0, ror #23 │ │ │ │ + rsbeq fp, r9, r8, lsl #11 │ │ │ │ + rsbeq r4, sl, r4, asr #23 │ │ │ │ + rsbeq fp, r9, ip, ror #10 │ │ │ │ + strhteq r4, [sl], #-186 @ 0xffffff46 │ │ │ │ + rsbeq r4, sl, sl, lsl #23 │ │ │ │ + rsbeq fp, r9, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r5, asr sp │ │ │ │ @ instruction: 0x46174c55 │ │ │ │ andcs r4, r4, #2097152000 @ 0x7d000000 │ │ │ │ @@ -319308,23 +319308,23 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf93cf6cd │ │ │ │ @ instruction: 0xf6c6e769 │ │ │ │ svclt 0x0000edc8 │ │ │ │ rsbseq r4, r5, ip, ror r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r4, r5, sl, asr r0 │ │ │ │ - strdeq r4, [sl], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r4, sl, r6, ror sl │ │ │ │ - rsbeq r4, sl, r6, asr #20 │ │ │ │ - rsbeq fp, r9, lr, ror #7 │ │ │ │ - rsbeq r4, sl, sl, lsr #20 │ │ │ │ - ldrdeq fp, [r9], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r4, sl, r0, lsr #20 │ │ │ │ - strdeq r4, [sl], #-144 @ 0xffffff70 @ │ │ │ │ - mlseq r9, r6, r3, fp │ │ │ │ + strdeq r4, [sl], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r4, sl, sl, ror sl │ │ │ │ + rsbeq r4, sl, sl, asr #20 │ │ │ │ + strdeq fp, [r9], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r4, sl, lr, lsr #20 │ │ │ │ + ldrdeq fp, [r9], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r4, sl, r4, lsr #20 │ │ │ │ + strdeq r4, [sl], #-148 @ 0xffffff6c @ │ │ │ │ + mlseq r9, sl, r3, fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r6, asr sp │ │ │ │ @ instruction: 0x461f4c56 │ │ │ │ movwcs r4, #17533 @ 0x447d │ │ │ │ @@ -319411,23 +319411,23 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6cd4478 │ │ │ │ strb pc, [r9, -sp, ror #16]! @ │ │ │ │ ldcl 6, cr15, [r8], #792 @ 0x318 │ │ │ │ rsbseq r3, r5, r4, ror #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq r3, [r5], #-236 @ 0xffffff14 │ │ │ │ - rsbeq r4, sl, r4, asr r9 │ │ │ │ - ldrdeq r4, [sl], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r4, sl, r8, lsr #17 │ │ │ │ - rsbeq fp, r9, r0, asr r2 │ │ │ │ - rsbeq r4, sl, ip, lsl #17 │ │ │ │ - rsbeq fp, r9, r4, lsr r2 │ │ │ │ - rsbeq r4, sl, r2, lsl #17 │ │ │ │ - rsbeq r4, sl, r2, asr r8 │ │ │ │ - strdeq fp, [r9], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r4, sl, r8, asr r9 │ │ │ │ + ldrdeq r4, [sl], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r4, sl, ip, lsr #17 │ │ │ │ + rsbeq fp, r9, r4, asr r2 │ │ │ │ + mlseq sl, r0, r8, r4 │ │ │ │ + rsbeq fp, r9, r8, lsr r2 │ │ │ │ + rsbeq r4, sl, r6, lsl #17 │ │ │ │ + rsbeq r4, sl, r6, asr r8 │ │ │ │ + strdeq fp, [r9], #-28 @ 0xffffffe4 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, lr, asr sp │ │ │ │ @ instruction: 0x46994c5e │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -319522,23 +319522,23 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff90f6cc │ │ │ │ @ instruction: 0xf6c6e759 │ │ │ │ svclt 0x0000ec1c │ │ │ │ rsbseq r3, r5, r8, asr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, r5, r2, lsr #26 │ │ │ │ - strhteq r4, [sl], #-120 @ 0xffffff88 │ │ │ │ - rsbeq r4, sl, lr, lsl r7 │ │ │ │ - rsbeq r4, sl, lr, ror #13 │ │ │ │ - mlseq r9, r6, r0, fp │ │ │ │ - ldrdeq r4, [sl], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq fp, r9, sl, ror r0 │ │ │ │ - rsbeq r4, sl, r8, asr #13 │ │ │ │ - mlseq sl, r8, r6, r4 │ │ │ │ - rsbeq fp, r9, lr, lsr r0 │ │ │ │ + strhteq r4, [sl], #-124 @ 0xffffff84 │ │ │ │ + rsbeq r4, sl, r2, lsr #14 │ │ │ │ + strdeq r4, [sl], #-98 @ 0xffffff9e @ │ │ │ │ + mlseq r9, sl, r0, fp │ │ │ │ + ldrdeq r4, [sl], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq fp, r9, lr, ror r0 │ │ │ │ + rsbeq r4, sl, ip, asr #13 │ │ │ │ + mlseq sl, ip, r6, r4 │ │ │ │ + rsbeq fp, r9, r2, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ ldmib sp, {r1, r3, r4, r7, r9, lr}^ │ │ │ │ fldmdbxle r1!, {d22-d25} @ Deprecated │ │ │ │ @ instruction: 0x4691009c │ │ │ │ vmlaeq.f64 d14, d4, d1 │ │ │ │ strmi r1, [r2], r7, lsl #18 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @@ -319831,24 +319831,24 @@ │ │ │ │ @ instruction: 0x46394810 │ │ │ │ @ instruction: 0xf6cc4478 │ │ │ │ strb pc, [lr], r5, lsr #26 @ │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, r5, r0, ror #19 │ │ │ │ rsbseq r3, r5, r2, ror #18 │ │ │ │ - mlseq sl, lr, r3, r4 │ │ │ │ - rsbeq r4, sl, ip, lsl #6 │ │ │ │ - rsbeq r4, sl, r2, ror #4 │ │ │ │ - rsbeq sl, r9, sl, lsl #24 │ │ │ │ - strdeq r4, [sl], #-22 @ 0xffffffea @ │ │ │ │ - mlseq r9, lr, fp, sl │ │ │ │ - ldrdeq r4, [sl], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq sl, r9, r2, lsl #23 │ │ │ │ - rsbeq r4, sl, r0, asr #3 │ │ │ │ - rsbeq sl, r9, r8, ror #22 │ │ │ │ + rsbeq r4, sl, r2, lsr #7 │ │ │ │ + rsbeq r4, sl, r0, lsl r3 │ │ │ │ + rsbeq r4, sl, r6, ror #4 │ │ │ │ + rsbeq sl, r9, lr, lsl #24 │ │ │ │ + strdeq r4, [sl], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq sl, r9, r2, lsr #23 │ │ │ │ + ldrdeq r4, [sl], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq sl, r9, r6, lsl #23 │ │ │ │ + rsbeq r4, sl, r4, asr #3 │ │ │ │ + rsbeq sl, r9, ip, ror #22 │ │ │ │ stmdage lr, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ andls r9, r2, r0, lsl fp │ │ │ │ stmdbls r7, {r1, r2, r9, fp, ip, pc} │ │ │ │ movwmi pc, #39683 @ 0x9b03 @ │ │ │ │ ldc 8, cr9, [pc, #16] @ 14b370 │ │ │ │ @ instruction: 0xf0110b5f │ │ │ │ @@ -319943,26 +319943,26 @@ │ │ │ │ @ instruction: 0xf6cc300c │ │ │ │ ldmdami r1, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6cc4478 │ │ │ │ @ instruction: 0xe7ecfc3f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r4, sl, r4, lsr r1 │ │ │ │ - ldrdeq sl, [r9], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r4, sl, r8, lsl r1 │ │ │ │ - rsbeq sl, r9, r0, asr #21 │ │ │ │ - rsbeq r4, sl, r6, rrx │ │ │ │ - rsbeq sl, r9, lr, lsl #20 │ │ │ │ - rsbeq r4, sl, r4, lsr r0 │ │ │ │ - ldrdeq sl, [r9], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r4, sl, sl, lsl r0 │ │ │ │ - rsbeq sl, r9, r0, asr #19 │ │ │ │ - strdeq r3, [sl], #-246 @ 0xffffff0a @ │ │ │ │ - mlseq r9, ip, r9, sl │ │ │ │ + rsbeq r4, sl, r8, lsr r1 │ │ │ │ + rsbeq sl, r9, r0, ror #21 │ │ │ │ + rsbeq r4, sl, ip, lsl r1 │ │ │ │ + rsbeq sl, r9, r4, asr #21 │ │ │ │ + rsbeq r4, sl, sl, rrx │ │ │ │ + rsbeq sl, r9, r2, lsl sl │ │ │ │ + rsbeq r4, sl, r8, lsr r0 │ │ │ │ + rsbeq sl, r9, r0, ror #19 │ │ │ │ + rsbeq r4, sl, lr, lsl r0 │ │ │ │ + rsbeq sl, r9, r4, asr #19 │ │ │ │ + strdeq r3, [sl], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq sl, r9, r0, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, sp, asr #24 │ │ │ │ @ instruction: 0xf1b3494d │ │ │ │ ldrbtmi r0, [ip], #-2816 @ 0xfffff500 │ │ │ │ @@ -320040,18 +320040,18 @@ │ │ │ │ blls 18a45c │ │ │ │ @ instruction: 0xf04fe7d3 │ │ │ │ strb r0, [r2, r0, lsl #24] │ │ │ │ stmda sl, {r1, r2, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r3, r5, r2, ror #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, r5, r2, lsl r4 │ │ │ │ - mlseq sl, sl, lr, r3 │ │ │ │ - rsbeq sl, r9, r2, asr #16 │ │ │ │ - rsbeq r3, sl, ip, ror lr │ │ │ │ - rsbeq sl, r9, r4, lsr #16 │ │ │ │ + mlseq sl, lr, lr, r3 │ │ │ │ + rsbeq sl, r9, r6, asr #16 │ │ │ │ + rsbeq r3, sl, r0, lsl #29 │ │ │ │ + rsbeq sl, r9, r8, lsr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, pc, lsr #26 │ │ │ │ @ instruction: 0xf1b34c2f │ │ │ │ ldrbtmi r0, [sp], #-2816 @ 0xfffff500 │ │ │ │ @@ -320098,16 +320098,16 @@ │ │ │ │ movwcs fp, #6413 @ 0x190d │ │ │ │ movwcs lr, #42985 @ 0xa7e9 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ strb r2, [r4, r1, lsl #6]! │ │ │ │ svc 0x0094f6c5 │ │ │ │ rsbseq r3, r5, lr, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r3, [sl], #-222 @ 0xffffff22 │ │ │ │ - rsbeq sl, r9, r6, ror #14 │ │ │ │ + rsbeq r3, sl, r2, asr #27 │ │ │ │ + rsbeq sl, r9, sl, ror #14 │ │ │ │ ldrshteq r3, [r5], #-46 @ 0xffffffd2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4617b097 │ │ │ │ ldmdbcs r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @@ -320699,56 +320699,56 @@ │ │ │ │ ldc2 6, cr15, [ip, #812] @ 0x32c │ │ │ │ @ instruction: 0xf04f482e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 6, 5, cr15, cr6, cr11, {6} │ │ │ │ svclt 0x0000e784 │ │ │ │ @ instruction: 0x00753294 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, sl, r0, asr sp │ │ │ │ - rsbeq r3, sl, r6, lsl #25 │ │ │ │ - rsbeq r3, sl, ip, ror #23 │ │ │ │ - rsbeq r3, sl, r4, asr fp │ │ │ │ - strdeq sl, [r9], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r3, sl, r4, asr sp │ │ │ │ + rsbeq r3, sl, sl, lsl #25 │ │ │ │ + strdeq r3, [sl], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r3, sl, r8, asr fp │ │ │ │ + strdeq sl, [r9], #-78 @ 0xffffffb2 @ │ │ │ │ @ instruction: 0x00753090 │ │ │ │ - strhteq r3, [sl], #-174 @ 0xffffff52 │ │ │ │ - rsbeq r3, sl, r8, lsl sl │ │ │ │ - strhteq sl, [r9], #-62 @ 0xffffffc2 │ │ │ │ - strdeq r3, [sl], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq r3, sl, sl, asr r9 │ │ │ │ - strhteq r3, [sl], #-134 @ 0xffffff7a │ │ │ │ - rsbeq sl, r9, sl, asr r2 │ │ │ │ - mlseq sl, r4, r8, r3 │ │ │ │ - rsbeq sl, r9, sl, lsr r2 │ │ │ │ - rsbeq r3, sl, r8, lsl #17 │ │ │ │ - rsbeq sp, r9, r0, lsl #20 │ │ │ │ - mlseq sl, ip, r7, r3 │ │ │ │ - rsbeq r3, sl, r4, lsl r6 │ │ │ │ - strhteq r9, [r9], #-252 @ 0xffffff04 │ │ │ │ - rsbeq r3, sl, lr, lsl #12 │ │ │ │ - rsbeq r3, sl, sl, ror r5 │ │ │ │ - rsbeq r3, sl, r8, lsl r5 │ │ │ │ - strhteq r9, [r9], #-238 @ 0xffffff12 │ │ │ │ - strdeq r3, [sl], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r9, r9, r0, lsr #29 │ │ │ │ - ldrdeq r3, [sl], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r9, r9, r2, lsl #29 │ │ │ │ - rsbeq r3, sl, r2, asr #9 │ │ │ │ - rsbeq r9, r9, r8, ror #28 │ │ │ │ - rsbeq r3, sl, r2, lsr #9 │ │ │ │ - strdeq r3, [sl], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r3, sl, ip, lsl #9 │ │ │ │ - rsbeq r9, r9, r2, lsr lr │ │ │ │ - rsbeq r3, sl, r2, ror r4 │ │ │ │ - rsbeq r9, r9, r8, lsl lr │ │ │ │ - rsbeq r3, sl, r8, asr r4 │ │ │ │ - strdeq r9, [r9], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r3, sl, lr, lsr r4 │ │ │ │ - rsbeq r9, r9, r4, ror #27 │ │ │ │ - rsbeq r3, sl, r4, lsr #8 │ │ │ │ - rsbeq r9, r9, sl, asr #27 │ │ │ │ + rsbeq r3, sl, r2, asr #21 │ │ │ │ + rsbeq r3, sl, ip, lsl sl │ │ │ │ + rsbeq sl, r9, r2, asr #7 │ │ │ │ + strdeq r3, [sl], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r3, sl, lr, asr r9 │ │ │ │ + strhteq r3, [sl], #-138 @ 0xffffff76 │ │ │ │ + rsbeq sl, r9, lr, asr r2 │ │ │ │ + mlseq sl, r8, r8, r3 │ │ │ │ + rsbeq sl, r9, lr, lsr r2 │ │ │ │ + rsbeq r3, sl, ip, lsl #17 │ │ │ │ + rsbeq sp, r9, r4, lsl #20 │ │ │ │ + rsbeq r3, sl, r0, lsr #15 │ │ │ │ + rsbeq r3, sl, r8, lsl r6 │ │ │ │ + rsbeq r9, r9, r0, asr #31 │ │ │ │ + rsbeq r3, sl, r2, lsl r6 │ │ │ │ + rsbeq r3, sl, lr, ror r5 │ │ │ │ + rsbeq r3, sl, ip, lsl r5 │ │ │ │ + rsbeq r9, r9, r2, asr #29 │ │ │ │ + strdeq r3, [sl], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r9, r9, r4, lsr #29 │ │ │ │ + rsbeq r3, sl, r0, ror #9 │ │ │ │ + rsbeq r9, r9, r6, lsl #29 │ │ │ │ + rsbeq r3, sl, r6, asr #9 │ │ │ │ + rsbeq r9, r9, ip, ror #28 │ │ │ │ + rsbeq r3, sl, r6, lsr #9 │ │ │ │ + strdeq r3, [sl], #-68 @ 0xffffffbc @ │ │ │ │ + mlseq sl, r0, r4, r3 │ │ │ │ + rsbeq r9, r9, r6, lsr lr │ │ │ │ + rsbeq r3, sl, r6, ror r4 │ │ │ │ + rsbeq r9, r9, ip, lsl lr │ │ │ │ + rsbeq r3, sl, ip, asr r4 │ │ │ │ + rsbeq r9, r9, r2, lsl #28 │ │ │ │ + rsbeq r3, sl, r2, asr #8 │ │ │ │ + rsbeq r9, r9, r8, ror #27 │ │ │ │ + rsbeq r3, sl, r8, lsr #8 │ │ │ │ + rsbeq r9, r9, lr, asr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, r6, asr #24 │ │ │ │ @ instruction: 0xf1b34946 │ │ │ │ ldrbtmi r0, [ip], #-3072 @ 0xfffff400 │ │ │ │ @@ -320818,23 +320818,23 @@ │ │ │ │ stc2 6, cr15, [lr], #812 @ 0x32c │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf6cb4478 │ │ │ │ ldr pc, [pc, r9, ror #26]! │ │ │ │ ldmib r4!, {r0, r2, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x0075289a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, sl, r6, asr #5 │ │ │ │ - rsbeq r9, r9, lr, ror #24 │ │ │ │ - rsbeq r3, sl, lr, lsr #5 │ │ │ │ - rsbeq r9, r9, r6, asr ip │ │ │ │ + rsbeq r3, sl, sl, asr #5 │ │ │ │ + rsbeq r9, r9, r2, ror ip │ │ │ │ + strhteq r3, [sl], #-34 @ 0xffffffde │ │ │ │ + rsbeq r9, r9, sl, asr ip │ │ │ │ ldrshteq r2, [r5], #-112 @ 0xffffff90 │ │ │ │ - rsbeq r3, sl, r4, ror #4 │ │ │ │ - rsbeq r9, r9, ip, lsl #24 │ │ │ │ - rsbeq r3, sl, r8, asr #4 │ │ │ │ - strdeq r9, [r9], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r3, sl, r8, ror #4 │ │ │ │ + rsbeq r9, r9, r0, lsl ip │ │ │ │ + rsbeq r3, sl, ip, asr #4 │ │ │ │ + strdeq r9, [r9], #-180 @ 0xffffff4c @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 207774 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ smlabbcs r4, r5, r0, fp │ │ │ │ @ instruction: 0xf8dd1e1e │ │ │ │ @@ -320886,15 +320886,15 @@ │ │ │ │ blls 230348 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi r3, [fp, #-1028] @ 0xfffffbfc │ │ │ │ @ instruction: 0xf8dbd1b8 │ │ │ │ stcls 0, cr3, [r2], {-0} │ │ │ │ mvnle r2, r5, lsl #22 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ - ldrdeq r3, [sl], #-20 @ 0xffffffec @ │ │ │ │ + ldrdeq r3, [sl], #-24 @ 0xffffffe8 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 207864 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs fp, [r4, #-131] @ 0xffffff7d │ │ │ │ strvs lr, [pc], #-2525 @ 14c3c0 │ │ │ │ @@ -321230,88 +321230,88 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf974f6cb │ │ │ │ strtmi r4, [r1], -sp, asr #16 │ │ │ │ @ instruction: 0xf6cb4478 │ │ │ │ strt pc, [r1], -pc, lsr #20 │ │ │ │ rsbseq r2, r5, r2, lsl #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, sl, r0, lsr r0 │ │ │ │ + rsbeq r3, sl, r4, lsr r0 │ │ │ │ @ instruction: 0xfffffdef │ │ │ │ @ instruction: 0xfffffed7 │ │ │ │ @ instruction: 0xffffe4a9 │ │ │ │ @ instruction: 0xffffda47 │ │ │ │ - mlseq sl, r0, r0, r3 │ │ │ │ - rsbeq r3, sl, lr, lsl r1 │ │ │ │ + mlseq sl, r4, r0, r3 │ │ │ │ + rsbeq r3, sl, r2, lsr #2 │ │ │ │ andeq r0, r0, r9, ror #18 │ │ │ │ andeq r0, r0, pc, lsl #10 │ │ │ │ - rsbeq r2, sl, lr, lsl #31 │ │ │ │ - rsbeq r9, r9, r6, lsr r9 │ │ │ │ + mlseq sl, r2, pc, r2 @ │ │ │ │ + rsbeq r9, r9, sl, lsr r9 │ │ │ │ ldrsbteq r2, [r5], #-64 @ 0xffffffc0 │ │ │ │ - rsbeq r2, sl, sl, asr pc │ │ │ │ - rsbeq r9, r9, r2, lsl #18 │ │ │ │ + rsbeq r2, sl, lr, asr pc │ │ │ │ + rsbeq r9, r9, r6, lsl #18 │ │ │ │ @ instruction: 0xffffe599 │ │ │ │ @ instruction: 0xffffd78b │ │ │ │ - rsbeq r2, sl, ip, lsl pc │ │ │ │ - rsbeq r9, r9, r4, asr #17 │ │ │ │ - rsbeq r2, sl, r2, lsl #30 │ │ │ │ - rsbeq r9, r9, sl, lsr #17 │ │ │ │ + rsbeq r2, sl, r0, lsr #30 │ │ │ │ + rsbeq r9, r9, r8, asr #17 │ │ │ │ + rsbeq r2, sl, r6, lsl #30 │ │ │ │ + rsbeq r9, r9, lr, lsr #17 │ │ │ │ @ instruction: 0xffffd7b9 │ │ │ │ @ instruction: 0xffffc5af │ │ │ │ - rsbeq r2, sl, r4, asr #29 │ │ │ │ - rsbeq r9, r9, ip, ror #16 │ │ │ │ - rsbeq r2, sl, sl, lsr #29 │ │ │ │ - rsbeq r9, r9, r2, asr r8 │ │ │ │ + rsbeq r2, sl, r8, asr #29 │ │ │ │ + rsbeq r9, r9, r0, ror r8 │ │ │ │ + rsbeq r2, sl, lr, lsr #29 │ │ │ │ + rsbeq r9, r9, r6, asr r8 │ │ │ │ @ instruction: 0xffffc5dd │ │ │ │ - rsbeq r2, sl, lr, ror lr │ │ │ │ - rsbeq r9, r9, r6, lsr #16 │ │ │ │ + rsbeq r2, sl, r2, lsl #29 │ │ │ │ + rsbeq r9, r9, sl, lsr #16 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - rsbeq r2, sl, r2, asr lr │ │ │ │ - strdeq r9, [r9], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r2, sl, r4, lsr lr │ │ │ │ - ldrdeq r9, [r9], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r2, sl, r6, asr lr │ │ │ │ + strdeq r9, [r9], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r2, sl, r8, lsr lr │ │ │ │ + ldrdeq r9, [r9], #-126 @ 0xffffff82 @ │ │ │ │ @ instruction: 0xffffee6f │ │ │ │ - rsbeq r2, sl, r0, lsl #28 │ │ │ │ - rsbeq r9, r9, r8, lsr #15 │ │ │ │ + rsbeq r2, sl, r4, lsl #28 │ │ │ │ + rsbeq r9, r9, ip, lsr #15 │ │ │ │ @ instruction: 0xffffd52f │ │ │ │ - ldrdeq r2, [sl], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r9, r9, ip, ror r7 │ │ │ │ + ldrdeq r2, [sl], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r9, r9, r0, lsl #15 │ │ │ │ @ instruction: 0xffffef71 │ │ │ │ - rsbeq r2, sl, r0, lsr #27 │ │ │ │ - rsbeq r9, r9, r8, asr #14 │ │ │ │ + rsbeq r2, sl, r4, lsr #27 │ │ │ │ + rsbeq r9, r9, ip, asr #14 │ │ │ │ @ instruction: 0xffffd0b3 │ │ │ │ - rsbeq r2, sl, r4, ror sp │ │ │ │ - rsbeq r9, r9, ip, lsl r7 │ │ │ │ + rsbeq r2, sl, r8, ror sp │ │ │ │ + rsbeq r9, r9, r0, lsr #14 │ │ │ │ @ instruction: 0xfffff9f7 │ │ │ │ - rsbeq r2, sl, r4, asr #26 │ │ │ │ - rsbeq r9, r9, ip, ror #13 │ │ │ │ + rsbeq r2, sl, r8, asr #26 │ │ │ │ + strdeq r9, [r9], #-96 @ 0xffffffa0 @ │ │ │ │ @ instruction: 0xffffe019 │ │ │ │ @ instruction: 0xffffe50f │ │ │ │ - rsbeq r2, sl, r8, lsl #26 │ │ │ │ - strhteq r9, [r9], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq r2, sl, ip, lsl #26 │ │ │ │ + strhteq r9, [r9], #-100 @ 0xffffff9c │ │ │ │ @ instruction: 0xffffcc1f │ │ │ │ - ldrdeq r2, [sl], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r9, r9, r4, lsl #13 │ │ │ │ + rsbeq r2, sl, r0, ror #25 │ │ │ │ + rsbeq r9, r9, r8, lsl #13 │ │ │ │ @ instruction: 0xffffc467 │ │ │ │ - strhteq r2, [sl], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r9, r9, r8, asr r6 │ │ │ │ + strhteq r2, [sl], #-196 @ 0xffffff3c │ │ │ │ + rsbeq r9, r9, ip, asr r6 │ │ │ │ @ instruction: 0xffffc3f3 │ │ │ │ - rsbeq r2, sl, r4, lsl #25 │ │ │ │ - rsbeq r9, r9, ip, lsr #12 │ │ │ │ - rsbeq r2, sl, r6, ror #26 │ │ │ │ - rsbeq r2, sl, r4, lsr #27 │ │ │ │ - rsbeq r2, sl, ip, asr #24 │ │ │ │ - strdeq r9, [r9], #-84 @ 0xffffffac @ │ │ │ │ - mlseq sl, r2, sp, r2 │ │ │ │ - rsbeq r2, sl, r8, ror #27 │ │ │ │ - rsbeq r2, sl, r4, lsl ip │ │ │ │ - strhteq r9, [r9], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r2, sl, lr, asr #27 │ │ │ │ - rsbeq r4, r9, r4, asr pc │ │ │ │ - ldrdeq r2, [sl], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r9, r9, ip, ror r5 │ │ │ │ + rsbeq r2, sl, r8, lsl #25 │ │ │ │ + rsbeq r9, r9, r0, lsr r6 │ │ │ │ + rsbeq r2, sl, sl, ror #26 │ │ │ │ + rsbeq r2, sl, r8, lsr #27 │ │ │ │ + rsbeq r2, sl, r0, asr ip │ │ │ │ + strdeq r9, [r9], #-88 @ 0xffffffa8 @ │ │ │ │ + mlseq sl, r6, sp, r2 │ │ │ │ + rsbeq r2, sl, ip, ror #27 │ │ │ │ + rsbeq r2, sl, r8, lsl ip │ │ │ │ + rsbeq r9, r9, r0, asr #11 │ │ │ │ + ldrdeq r2, [sl], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r4, r9, r8, asr pc │ │ │ │ + ldrdeq r2, [sl], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r9, r9, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feca3c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -321322,16 +321322,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6cb300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf976f6cb │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r2, sl, r2, ror #20 │ │ │ │ - rsbeq r9, r9, sl, lsl #8 │ │ │ │ + rsbeq r2, sl, r6, ror #20 │ │ │ │ + rsbeq r9, r9, lr, lsl #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca3c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdbmi r0, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ bmi 115e2ec │ │ │ │ ldrbtmi r4, [r9], #-1541 @ 0xfffff9fb │ │ │ │ @@ -321395,22 +321395,22 @@ │ │ │ │ @ instruction: 0xf82cf6cb │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ @ instruction: 0xf8e8f6cb │ │ │ │ @ instruction: 0xf6c4e7ca │ │ │ │ svclt 0x0000ed74 │ │ │ │ rsbseq r1, r5, lr, ror pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, sl, ip, ror #22 │ │ │ │ + rsbeq r2, sl, r0, ror fp │ │ │ │ ldrshteq r1, [r5], #-224 @ 0xffffff20 │ │ │ │ - rsbeq r2, sl, ip, ror r9 │ │ │ │ - rsbeq r9, r9, r4, lsr #6 │ │ │ │ - rsbeq r2, sl, r2, ror #18 │ │ │ │ - rsbeq r9, r9, sl, lsl #6 │ │ │ │ - rsbeq r2, sl, r4, asr #18 │ │ │ │ - rsbeq r2, sl, sl, ror #22 │ │ │ │ + rsbeq r2, sl, r0, lsl #19 │ │ │ │ + rsbeq r9, r9, r8, lsr #6 │ │ │ │ + rsbeq r2, sl, r6, ror #18 │ │ │ │ + rsbeq r9, r9, lr, lsl #6 │ │ │ │ + rsbeq r2, sl, r8, asr #18 │ │ │ │ + rsbeq r2, sl, lr, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x461cb097 │ │ │ │ pkhbtmi r4, fp, ip, lsl #23 │ │ │ │ pkhbtmi r4, r2, ip, lsl #19 │ │ │ │ @@ -321566,30 +321566,30 @@ │ │ │ │ cdp2 6, 13, cr15, cr6, cr10, {6} │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff90f6ca │ │ │ │ @ instruction: 0xf6c4e7ef │ │ │ │ svclt 0x0000ec1c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r9, r4, asr #13 │ │ │ │ + rsbeq pc, r9, r8, asr #13 │ │ │ │ rsbseq r1, r5, r6, lsr lr │ │ │ │ - ldrdeq r2, [sl], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r2, sl, r4, lsl r8 │ │ │ │ + rsbeq r2, sl, r0, ror #17 │ │ │ │ + rsbeq r2, sl, r8, lsl r8 │ │ │ │ rsbseq r1, r5, sl, ror #25 │ │ │ │ - rsbeq r2, sl, r6, asr #14 │ │ │ │ - rsbeq r2, sl, r0, lsl #14 │ │ │ │ - rsbeq r9, r9, r8, lsr #1 │ │ │ │ - rsbeq r2, sl, r6, ror #13 │ │ │ │ - rsbeq r9, r9, lr, lsl #1 │ │ │ │ - rsbeq r2, sl, lr, asr #13 │ │ │ │ - rsbeq r9, r9, r6, ror r0 │ │ │ │ - strhteq r2, [sl], #-102 @ 0xffffff9a │ │ │ │ - rsbeq r9, r9, ip, asr r0 │ │ │ │ - mlseq sl, r8, r6, r2 │ │ │ │ - rsbeq r9, r9, lr, lsr r0 │ │ │ │ + rsbeq r2, sl, sl, asr #14 │ │ │ │ + rsbeq r2, sl, r4, lsl #14 │ │ │ │ + rsbeq r9, r9, ip, lsr #1 │ │ │ │ + rsbeq r2, sl, sl, ror #13 │ │ │ │ + mlseq r9, r2, r0, r9 │ │ │ │ + ldrdeq r2, [sl], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r9, r9, sl, ror r0 │ │ │ │ + strhteq r2, [sl], #-106 @ 0xffffff96 │ │ │ │ + rsbeq r9, r9, r0, rrx │ │ │ │ + mlseq sl, ip, r6, r2 │ │ │ │ + rsbeq r9, r9, r2, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ stclmi 0, cr11, [r4], #-596 @ 0xfffffdac │ │ │ │ stmdami r4!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0x469b447c │ │ │ │ @@ -321689,23 +321689,23 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 6, 9, cr15, cr14, cr10, {6} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf6c4e795 │ │ │ │ svclt 0x0000eb28 │ │ │ │ rsbseq r1, r5, r8, ror fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r2, [sl], #-82 @ 0xffffffae @ │ │ │ │ - mlseq sl, r6, r5, r2 │ │ │ │ + strdeq r2, [sl], #-86 @ 0xffffffaa @ │ │ │ │ + mlseq sl, sl, r5, r2 │ │ │ │ rsbseq r1, r5, r2, asr #21 │ │ │ │ - strdeq r2, [sl], #-68 @ 0xffffffbc @ │ │ │ │ - mlseq r9, ip, lr, r8 │ │ │ │ - ldrdeq r2, [sl], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r8, r9, lr, ror lr │ │ │ │ - strhteq r2, [sl], #-68 @ 0xffffffbc │ │ │ │ - rsbeq r8, r9, sl, asr lr │ │ │ │ + strdeq r2, [sl], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r8, r9, r0, lsr #29 │ │ │ │ + ldrdeq r2, [sl], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r8, r9, r2, lsl #29 │ │ │ │ + strhteq r2, [sl], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq r8, r9, lr, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ pkhbtmi fp, r0, pc, lsl #1 @ │ │ │ │ streq pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfad17 │ │ │ │ @@ -322036,59 +322036,59 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6ca4478 │ │ │ │ strb pc, [r9, -r7, ror #23] @ │ │ │ │ ldmda r2!, {r2, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ssat r9, #25, r2, lsl #30 │ │ │ │ @ instruction: 0x0075199e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, sl, lr, ror #12 │ │ │ │ - rsbeq r2, sl, r4, lsl r4 │ │ │ │ - rsbeq r2, sl, r0, lsl r3 │ │ │ │ - rsbeq r2, sl, ip, ror #10 │ │ │ │ + rsbeq r2, sl, r2, ror r6 │ │ │ │ + rsbeq r2, sl, r8, lsl r4 │ │ │ │ + rsbeq r2, sl, r4, lsl r3 │ │ │ │ + rsbeq r2, sl, r0, ror r5 │ │ │ │ rsbseq r1, r5, ip, asr #16 │ │ │ │ - ldrdeq r2, [sl], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r8, r9, ip, ror ip │ │ │ │ - ldrdeq r2, [sl], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r2, sl, r0, lsl r2 │ │ │ │ - strhteq r8, [r9], #-184 @ 0xffffff48 │ │ │ │ - rsbeq r2, sl, lr, ror #3 │ │ │ │ - ldrdeq r2, [sl], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r2, sl, ip, asr #3 │ │ │ │ - rsbeq r2, sl, lr, lsl #10 │ │ │ │ - rsbeq r2, sl, ip, asr #3 │ │ │ │ - rsbeq r2, sl, r4, lsl #3 │ │ │ │ - mlseq sl, lr, r4, r2 │ │ │ │ - rsbeq r2, sl, r4, ror #2 │ │ │ │ - rsbeq r8, r9, ip, lsl #22 │ │ │ │ - rsbeq r2, sl, r4, lsr #2 │ │ │ │ - strhteq r2, [sl], #-54 @ 0xffffffca │ │ │ │ - strdeq r2, [sl], #-14 @ │ │ │ │ - rsbeq r8, r9, r6, lsr #21 │ │ │ │ - rsbeq r2, sl, sl, asr #1 │ │ │ │ - rsbeq r8, r9, r2, ror sl │ │ │ │ - strhteq r2, [sl], #-0 │ │ │ │ - rsbeq r8, r9, r6, asr sl │ │ │ │ - mlseq sl, r0, r0, r2 │ │ │ │ - rsbeq r8, r9, r6, lsr sl │ │ │ │ - rsbeq r2, sl, sl, rrx │ │ │ │ - rsbeq r8, r9, r2, lsl sl │ │ │ │ - rsbeq r2, sl, ip, asr #32 │ │ │ │ - rsbeq r2, sl, r2, lsl #6 │ │ │ │ - rsbeq r2, sl, ip, lsr #32 │ │ │ │ - ldrdeq r8, [r9], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r2, sl, ip │ │ │ │ - rsbeq r2, sl, r6, ror #5 │ │ │ │ - rsbeq r1, sl, r4, ror #31 │ │ │ │ - rsbeq r2, sl, sl, ror #6 │ │ │ │ - rsbeq r1, sl, lr, lsl #31 │ │ │ │ - rsbeq r8, r9, ip, lsr r9 │ │ │ │ - rsbeq r1, sl, r0, ror #30 │ │ │ │ - rsbeq r8, r9, r6, lsl #18 │ │ │ │ - rsbeq r1, sl, r6, asr #30 │ │ │ │ - rsbeq r8, r9, ip, ror #17 │ │ │ │ + ldrdeq r2, [sl], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq r8, r9, r0, lsl #25 │ │ │ │ + rsbeq r2, sl, r0, ror #5 │ │ │ │ + rsbeq r2, sl, r4, lsl r2 │ │ │ │ + strhteq r8, [r9], #-188 @ 0xffffff44 │ │ │ │ + strdeq r2, [sl], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r2, sl, r2, ror #9 │ │ │ │ + ldrdeq r2, [sl], #-16 @ │ │ │ │ + rsbeq r2, sl, r2, lsl r5 │ │ │ │ + ldrdeq r2, [sl], #-16 @ │ │ │ │ + rsbeq r2, sl, r8, lsl #3 │ │ │ │ + rsbeq r2, sl, r2, lsr #9 │ │ │ │ + rsbeq r2, sl, r8, ror #2 │ │ │ │ + rsbeq r8, r9, r0, lsl fp │ │ │ │ + rsbeq r2, sl, r8, lsr #2 │ │ │ │ + strhteq r2, [sl], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq r2, sl, r2, lsl #2 │ │ │ │ + rsbeq r8, r9, sl, lsr #21 │ │ │ │ + rsbeq r2, sl, lr, asr #1 │ │ │ │ + rsbeq r8, r9, r6, ror sl │ │ │ │ + strhteq r2, [sl], #-4 │ │ │ │ + rsbeq r8, r9, sl, asr sl │ │ │ │ + mlseq sl, r4, r0, r2 │ │ │ │ + rsbeq r8, r9, sl, lsr sl │ │ │ │ + rsbeq r2, sl, lr, rrx │ │ │ │ + rsbeq r8, r9, r6, lsl sl │ │ │ │ + rsbeq r2, sl, r0, asr r0 │ │ │ │ + rsbeq r2, sl, r6, lsl #6 │ │ │ │ + rsbeq r2, sl, r0, lsr r0 │ │ │ │ + ldrdeq r8, [r9], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r2, sl, r0, lsl r0 │ │ │ │ + rsbeq r2, sl, sl, ror #5 │ │ │ │ + rsbeq r1, sl, r8, ror #31 │ │ │ │ + rsbeq r2, sl, lr, ror #6 │ │ │ │ + mlseq sl, r2, pc, r1 @ │ │ │ │ + rsbeq r8, r9, r0, asr #18 │ │ │ │ + rsbeq r1, sl, r4, ror #30 │ │ │ │ + rsbeq r8, r9, sl, lsl #18 │ │ │ │ + rsbeq r1, sl, sl, asr #30 │ │ │ │ + strdeq r8, [r9], #-128 @ 0xffffff80 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca4854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdbmi r0, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ bmi 115eec0 │ │ │ │ ldrbtmi r4, [r9], #-1541 @ 0xfffff9fb │ │ │ │ @@ -322152,24 +322152,24 @@ │ │ │ │ @ instruction: 0xf6ca300c │ │ │ │ stmdami lr, {r0, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ca4478 │ │ │ │ @ instruction: 0xe7d7fafd │ │ │ │ svc 0x0088f6c3 │ │ │ │ rsbseq r1, r5, sl, lsr #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq sl, r8, pc, r1 @ │ │ │ │ + mlseq sl, ip, pc, r1 @ │ │ │ │ rsbseq r1, r5, r2, lsr r3 │ │ │ │ - strhteq r1, [sl], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r8, r9, r6, ror #14 │ │ │ │ - rsbeq r1, sl, r6, lsr #27 │ │ │ │ - rsbeq r8, r9, lr, asr #14 │ │ │ │ - rsbeq r1, sl, ip, lsl #27 │ │ │ │ - rsbeq r8, r9, r4, lsr r7 │ │ │ │ - rsbeq r1, sl, lr, ror #26 │ │ │ │ - mlseq sl, r4, pc, r1 @ │ │ │ │ + rsbeq r1, sl, r2, asr #27 │ │ │ │ + rsbeq r8, r9, sl, ror #14 │ │ │ │ + rsbeq r1, sl, sl, lsr #27 │ │ │ │ + rsbeq r8, r9, r2, asr r7 │ │ │ │ + mlseq sl, r0, sp, r1 │ │ │ │ + rsbeq r8, r9, r8, lsr r7 │ │ │ │ + rsbeq r1, sl, r2, ror sp │ │ │ │ + mlseq sl, r8, pc, r1 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbvs sl, {r0, r1, r8, fp, sp, lr} │ │ │ │ ldmibvs r1, {r3, r4, r7, r8, fp, sp, lr} │ │ │ │ ldrdeq pc, [r8, -r0]! │ │ │ │ ldrdne pc, [r8, -r1]! │ │ │ │ blle 71e1c8 │ │ │ │ andcs sp, r1, r1 │ │ │ │ @@ -322234,20 +322234,20 @@ │ │ │ │ stmdami sl, {r0, r3, r4, r6, r7, ip, lr, pc} │ │ │ │ orrsne pc, sp, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf998f6ca │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf6ca4478 │ │ │ │ @ instruction: 0xe7ccfa53 │ │ │ │ - rsbeq r2, sl, ip, lsr #32 │ │ │ │ - rsbeq r8, r9, r8, lsr #12 │ │ │ │ - strdeq r1, [sl], #-250 @ 0xffffff06 @ │ │ │ │ - strdeq r8, [r9], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r1, sl, r8, asr #31 │ │ │ │ - rsbeq r8, r9, r4, asr #11 │ │ │ │ + rsbeq r2, sl, r0, lsr r0 │ │ │ │ + rsbeq r8, r9, ip, lsr #12 │ │ │ │ + strdeq r1, [sl], #-254 @ 0xffffff02 @ │ │ │ │ + strdeq r8, [r9], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r1, sl, ip, asr #31 │ │ │ │ + rsbeq r8, r9, r8, asr #11 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf1b32400 │ │ │ │ @ instruction: 0xf8ca0900 │ │ │ │ @@ -322311,23 +322311,23 @@ │ │ │ │ @ instruction: 0x11b5f240 │ │ │ │ stmdaeq sl, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8fef6ca │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ @ instruction: 0xf9baf6ca │ │ │ │ svclt 0x0000e7c7 │ │ │ │ - rsbeq r9, sp, ip, asr r7 │ │ │ │ - rsbeq r1, sl, r4, lsl #30 │ │ │ │ - rsbeq r8, r9, r0, lsl #10 │ │ │ │ - rsbeq r1, sl, ip, ror #29 │ │ │ │ - rsbeq r8, r9, r8, ror #9 │ │ │ │ - strhteq r1, [sl], #-226 @ 0xffffff1e │ │ │ │ - rsbeq r8, r9, lr, lsr #9 │ │ │ │ - mlseq sl, r4, lr, r1 │ │ │ │ - rsbeq r1, sl, r6, lsr #29 │ │ │ │ + rsbeq r9, sp, r0, ror #14 │ │ │ │ + rsbeq r1, sl, r8, lsl #30 │ │ │ │ + rsbeq r8, r9, r4, lsl #10 │ │ │ │ + strdeq r1, [sl], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r8, r9, ip, ror #9 │ │ │ │ + strhteq r1, [sl], #-230 @ 0xffffff1a │ │ │ │ + strhteq r8, [r9], #-66 @ 0xffffffbe │ │ │ │ + mlseq sl, r8, lr, r1 │ │ │ │ + rsbeq r1, sl, sl, lsr #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecb061c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r8, asr #31 │ │ │ │ cdp 6, 11, cr4, cr0, cr14, {0} │ │ │ │ ldrmi r8, [r7], -r2, asr #22 │ │ │ │ @@ -322473,30 +322473,30 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 14dc54 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffbcf6c9 │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf876f6ca │ │ │ │ svclt 0x0000e760 │ │ │ │ - rsbeq r1, sl, r4, ror lr │ │ │ │ - rsbeq r1, sl, sl, asr #26 │ │ │ │ - rsbeq r8, r9, r6, asr #6 │ │ │ │ - rsbeq r1, sl, r2, ror #25 │ │ │ │ - ldrdeq r8, [r9], #-46 @ 0xffffffd2 @ │ │ │ │ - strhteq r1, [sl], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r8, r9, ip, lsr #5 │ │ │ │ - rsbeq r1, sl, r8, lsl #25 │ │ │ │ - rsbeq r8, r9, r4, lsl #5 │ │ │ │ - rsbeq r1, sl, lr, ror #24 │ │ │ │ - rsbeq r1, sl, r0, lsl sp │ │ │ │ - rsbeq r1, sl, lr, asr #24 │ │ │ │ - rsbeq r1, sl, sl, lsr #25 │ │ │ │ - rsbeq r7, r9, r2, lsl #2 │ │ │ │ - rsbeq r1, sl, r0, lsl ip │ │ │ │ - rsbeq r8, r9, sl, lsl #4 │ │ │ │ + rsbeq r1, sl, r8, ror lr │ │ │ │ + rsbeq r1, sl, lr, asr #26 │ │ │ │ + rsbeq r8, r9, sl, asr #6 │ │ │ │ + rsbeq r1, sl, r6, ror #25 │ │ │ │ + rsbeq r8, r9, r2, ror #5 │ │ │ │ + strhteq r1, [sl], #-196 @ 0xffffff3c │ │ │ │ + strhteq r8, [r9], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq r1, sl, ip, lsl #25 │ │ │ │ + rsbeq r8, r9, r8, lsl #5 │ │ │ │ + rsbeq r1, sl, r2, ror ip │ │ │ │ + rsbeq r1, sl, r4, lsl sp │ │ │ │ + rsbeq r1, sl, r2, asr ip │ │ │ │ + rsbeq r1, sl, lr, lsr #25 │ │ │ │ + rsbeq r7, r9, r6, lsl #2 │ │ │ │ + rsbeq r1, sl, r4, lsl ip │ │ │ │ + rsbeq r8, r9, lr, lsl #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d1 │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ smladcs r0, r6, r6, r4 │ │ │ │ @@ -322526,18 +322526,18 @@ │ │ │ │ ldrbtmi r1, [r8], #-265 @ 0xfffffef7 │ │ │ │ @ instruction: 0xf6c9300c │ │ │ │ stmdami r7, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf80ef6ca │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq r1, sl, sl, ror fp │ │ │ │ - rsbeq r8, r9, r6, ror r1 │ │ │ │ - rsbeq r1, sl, lr, lsr fp │ │ │ │ - rsbeq r8, r9, sl, lsr r1 │ │ │ │ + rsbeq r1, sl, lr, ror fp │ │ │ │ + rsbeq r8, r9, sl, ror r1 │ │ │ │ + rsbeq r1, sl, r2, asr #22 │ │ │ │ + rsbeq r8, r9, lr, lsr r1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 12df5bc │ │ │ │ blmi 12df7c8 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -322607,21 +322607,21 @@ │ │ │ │ stmdami ip, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff70f6c9 │ │ │ │ @ instruction: 0xf6c3e7a1 │ │ │ │ svclt 0x0000ebfc │ │ │ │ rsbseq r0, r5, r8, lsr #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r1, [sl], #-172 @ 0xffffff54 │ │ │ │ - strhteq r8, [r9], #-8 │ │ │ │ + rsbeq r1, sl, r0, asr #21 │ │ │ │ + strhteq r8, [r9], #-12 │ │ │ │ rsbseq r0, r5, r2, asr ip │ │ │ │ - rsbeq r1, sl, r0, lsr sl │ │ │ │ - rsbeq r8, r9, ip, lsr #32 │ │ │ │ - rsbeq r1, sl, r2, lsl #20 │ │ │ │ - strdeq r7, [r9], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r1, sl, r4, lsr sl │ │ │ │ + rsbeq r8, r9, r0, lsr r0 │ │ │ │ + rsbeq r1, sl, r6, lsl #20 │ │ │ │ + rsbeq r8, r9, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca50a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ blcc 1189978 │ │ │ │ @ instruction: 0xf503b087 │ │ │ │ ldc 2, cr6, [r2, #696] @ 0x2b8 │ │ │ │ @@ -322768,28 +322768,28 @@ │ │ │ │ teqppl r1, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2065 @ 0xfffff7ef │ │ │ │ @ instruction: 0xf6c9300c │ │ │ │ ldmdami r0, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ cdp2 6, 2, cr15, cr8, cr9, {6} │ │ │ │ str r9, [r0, -r2, lsl #22]! │ │ │ │ - rsbeq r1, sl, r2, asr #17 │ │ │ │ - strhteq r7, [r9], #-238 @ 0xffffff12 │ │ │ │ - rsbeq r1, sl, r4, lsl #17 │ │ │ │ - rsbeq r7, r9, r0, lsl #29 │ │ │ │ - strdeq r1, [sl], #-122 @ 0xffffff86 @ │ │ │ │ - strdeq r7, [r9], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r1, sl, ip, asr #15 │ │ │ │ - rsbeq r7, r9, r8, asr #27 │ │ │ │ - rsbeq r1, sl, lr, lsr #15 │ │ │ │ - rsbeq r7, r9, sl, lsr #27 │ │ │ │ - mlseq sl, r0, r7, r1 │ │ │ │ - rsbeq r7, r9, ip, lsl #27 │ │ │ │ - rsbeq r1, sl, r2, ror r7 │ │ │ │ - rsbeq r7, r9, lr, ror #26 │ │ │ │ + rsbeq r1, sl, r6, asr #17 │ │ │ │ + rsbeq r7, r9, r2, asr #29 │ │ │ │ + rsbeq r1, sl, r8, lsl #17 │ │ │ │ + rsbeq r7, r9, r4, lsl #29 │ │ │ │ + strdeq r1, [sl], #-126 @ 0xffffff82 @ │ │ │ │ + strdeq r7, [r9], #-218 @ 0xffffff26 @ │ │ │ │ + ldrdeq r1, [sl], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r7, r9, ip, asr #27 │ │ │ │ + strhteq r1, [sl], #-114 @ 0xffffff8e │ │ │ │ + rsbeq r7, r9, lr, lsr #27 │ │ │ │ + mlseq sl, r4, r7, r1 │ │ │ │ + mlseq r9, r0, sp, r7 │ │ │ │ + rsbeq r1, sl, r6, ror r7 │ │ │ │ + rsbeq r7, r9, r2, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca5348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdbvs ip, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ adcvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ blvc 1897a4 │ │ │ │ @@ -322932,28 +322932,28 @@ │ │ │ │ orrpl pc, r2, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2065 @ 0xfffff7ef │ │ │ │ @ instruction: 0xf6c9300c │ │ │ │ ldmdami r0, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ stc2l 6, cr15, [r0], #804 @ 0x324 │ │ │ │ str r9, [r0, -r2, lsl #22]! │ │ │ │ - rsbeq r1, sl, r2, lsr r6 │ │ │ │ - rsbeq r7, r9, lr, lsr #24 │ │ │ │ - strdeq r1, [sl], #-84 @ 0xffffffac @ │ │ │ │ - strdeq r7, [r9], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r1, sl, sl, ror #10 │ │ │ │ - rsbeq r7, r9, r6, ror #22 │ │ │ │ - rsbeq r1, sl, ip, lsr r5 │ │ │ │ - rsbeq r7, r9, r8, lsr fp │ │ │ │ - rsbeq r1, sl, lr, lsl r5 │ │ │ │ - rsbeq r7, r9, sl, lsl fp │ │ │ │ - rsbeq r1, sl, r0, lsl #10 │ │ │ │ - strdeq r7, [r9], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r1, sl, r2, ror #9 │ │ │ │ - ldrdeq r7, [r9], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r1, sl, r6, lsr r6 │ │ │ │ + rsbeq r7, r9, r2, lsr ip │ │ │ │ + strdeq r1, [sl], #-88 @ 0xffffffa8 @ │ │ │ │ + strdeq r7, [r9], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r1, sl, lr, ror #10 │ │ │ │ + rsbeq r7, r9, sl, ror #22 │ │ │ │ + rsbeq r1, sl, r0, asr #10 │ │ │ │ + rsbeq r7, r9, ip, lsr fp │ │ │ │ + rsbeq r1, sl, r2, lsr #10 │ │ │ │ + rsbeq r7, r9, lr, lsl fp │ │ │ │ + rsbeq r1, sl, r4, lsl #10 │ │ │ │ + rsbeq r7, r9, r0, lsl #22 │ │ │ │ + rsbeq r1, sl, r6, ror #9 │ │ │ │ + rsbeq r7, r9, r2, ror #21 │ │ │ │ @ instruction: 0x1c08e9d2 │ │ │ │ stmdbcc r4, {r1, r3, r4, r8, fp, sp, lr} │ │ │ │ tsteq ip, r1, asr sl │ │ │ │ @ instruction: 0xf892d108 │ │ │ │ movwcs r1, #4136 @ 0x1028 │ │ │ │ @ instruction: 0xf0214618 │ │ │ │ @ instruction: 0xf8820101 │ │ │ │ @@ -322975,16 +322975,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6c9300c │ │ │ │ stmdami r5, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 6, cr15, [ip], {201} @ 0xc9 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r1, sl, sl, lsr r4 │ │ │ │ - rsbeq r7, r9, r6, lsr sl │ │ │ │ + rsbeq r1, sl, lr, lsr r4 │ │ │ │ + rsbeq r7, r9, sl, lsr sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca5654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r5, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ adcvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ @@ -323068,24 +323068,24 @@ │ │ │ │ vsri.16 q10, q13, #10 │ │ │ │ strtmi pc, [r0], -r1, asr #28 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ ldrtmi r4, [r9], -ip, lsl #20 │ │ │ │ ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ mrc2 3, 1, pc, cr8, cr6, {6} │ │ │ │ svclt 0x0000e77f │ │ │ │ - rsbeq r1, sl, r0, asr #7 │ │ │ │ - strhteq r7, [r9], #-156 @ 0xffffff64 │ │ │ │ - rsbeq r1, sl, sl, ror r4 │ │ │ │ - rsbeq r9, r9, r8, ror #24 │ │ │ │ - rsbeq r9, r9, sl, lsl ip │ │ │ │ - strdeq r1, [sl], #-44 @ 0xffffffd4 @ │ │ │ │ - strdeq r7, [r9], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r9, r9, r2, lsl #24 │ │ │ │ - rsbeq r9, r9, r4, ror #23 │ │ │ │ - rsbeq r6, r9, r2, ror #15 │ │ │ │ + rsbeq r1, sl, r4, asr #7 │ │ │ │ + rsbeq r7, r9, r0, asr #19 │ │ │ │ + rsbeq r1, sl, lr, ror r4 │ │ │ │ + rsbeq r9, r9, ip, ror #24 │ │ │ │ + rsbeq r9, r9, lr, lsl ip │ │ │ │ + rsbeq r1, sl, r0, lsl #6 │ │ │ │ + strdeq r7, [r9], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r9, r9, r6, lsl #24 │ │ │ │ + rsbeq r9, r9, r8, ror #23 │ │ │ │ + rsbeq r6, r9, r6, ror #15 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d1 │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ @ instruction: 0xf04f4616 │ │ │ │ @@ -323116,18 +323116,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fef8c188 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf6c94478 │ │ │ │ @ instruction: 0x4620fb73 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - rsbeq r1, sl, r4, asr #4 │ │ │ │ - rsbeq r7, r9, r0, asr #16 │ │ │ │ - rsbeq r1, sl, r8, lsl #4 │ │ │ │ - rsbeq r7, r9, r4, lsl #16 │ │ │ │ + rsbeq r1, sl, r8, asr #4 │ │ │ │ + rsbeq r7, r9, r4, asr #16 │ │ │ │ + rsbeq r1, sl, ip, lsl #4 │ │ │ │ + rsbeq r7, r9, r8, lsl #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 289b48 >::_M_default_append(unsigned int)@@Base+0x6fb4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf8df4691 │ │ │ │ ldrmi r2, [r8], ip, asr #25 │ │ │ │ @@ -323947,43 +323947,43 @@ │ │ │ │ ldc2 6, cr15, [ip], #-800 @ 0xfffffce0 │ │ │ │ ldrbmi r4, [r1], -r1, lsr #16 │ │ │ │ @ instruction: 0xf6c84478 │ │ │ │ @ instruction: 0xf7fffcf7 │ │ │ │ svclt 0x0000b9d4 │ │ │ │ rsbseq r0, r5, r8, ror #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, sl, r6, ror #2 │ │ │ │ - rsbeq r7, r9, r0, ror #14 │ │ │ │ + rsbeq r1, sl, sl, ror #2 │ │ │ │ + rsbeq r7, r9, r4, ror #14 │ │ │ │ ldrshteq r0, [r5], #-38 @ 0xffffffda │ │ │ │ - rsbeq r0, sl, r4, asr #29 │ │ │ │ - strhteq r7, [r9], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r0, sl, r6, lsr #29 │ │ │ │ - rsbeq r7, r9, r0, lsr #9 │ │ │ │ - strdeq r0, [sl], #-206 @ 0xffffff32 @ │ │ │ │ - strdeq r7, [r9], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r0, sl, r2, asr #20 │ │ │ │ - rsbeq r7, r9, ip, lsr r0 │ │ │ │ - strhteq r0, [sl], #-148 @ 0xffffff6c │ │ │ │ - rsbeq r6, r9, lr, lsr #31 │ │ │ │ - rsbeq r0, sl, r0, lsr r9 │ │ │ │ - rsbeq r6, r9, sl, lsr #30 │ │ │ │ - rsbeq r0, sl, sl, ror #16 │ │ │ │ - rsbeq r6, r9, r6, ror #28 │ │ │ │ - rsbeq r0, sl, ip, asr #16 │ │ │ │ - rsbeq r6, r9, r8, asr #28 │ │ │ │ - mlseq sl, sl, r7, r0 │ │ │ │ - mlseq r9, r6, sp, r6 │ │ │ │ - rsbeq r0, sl, r0, ror r7 │ │ │ │ - rsbeq r6, r9, ip, ror #26 │ │ │ │ - rsbeq r0, sl, lr, lsr r7 │ │ │ │ - rsbeq r6, r9, sl, lsr sp │ │ │ │ - rsbeq r0, sl, lr, lsl #14 │ │ │ │ - rsbeq r6, r9, sl, lsl #26 │ │ │ │ - rsbeq r0, sl, r0, lsl r5 │ │ │ │ - rsbeq r6, r9, ip, lsl #22 │ │ │ │ + rsbeq r0, sl, r8, asr #29 │ │ │ │ + rsbeq r7, r9, r2, asr #9 │ │ │ │ + rsbeq r0, sl, sl, lsr #29 │ │ │ │ + rsbeq r7, r9, r4, lsr #9 │ │ │ │ + rsbeq r0, sl, r2, lsl #26 │ │ │ │ + strdeq r7, [r9], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r0, sl, r6, asr #20 │ │ │ │ + rsbeq r7, r9, r0, asr #32 │ │ │ │ + strhteq r0, [sl], #-152 @ 0xffffff68 │ │ │ │ + strhteq r6, [r9], #-242 @ 0xffffff0e │ │ │ │ + rsbeq r0, sl, r4, lsr r9 │ │ │ │ + rsbeq r6, r9, lr, lsr #30 │ │ │ │ + rsbeq r0, sl, lr, ror #16 │ │ │ │ + rsbeq r6, r9, sl, ror #28 │ │ │ │ + rsbeq r0, sl, r0, asr r8 │ │ │ │ + rsbeq r6, r9, ip, asr #28 │ │ │ │ + mlseq sl, lr, r7, r0 │ │ │ │ + mlseq r9, sl, sp, r6 │ │ │ │ + rsbeq r0, sl, r4, ror r7 │ │ │ │ + rsbeq r6, r9, r0, ror sp │ │ │ │ + rsbeq r0, sl, r2, asr #14 │ │ │ │ + rsbeq r6, r9, lr, lsr sp │ │ │ │ + rsbeq r0, sl, r2, lsl r7 │ │ │ │ + rsbeq r6, r9, lr, lsl #26 │ │ │ │ + rsbeq r0, sl, r4, lsl r5 │ │ │ │ + rsbeq r6, r9, r0, lsl fp │ │ │ │ @ instruction: 0x463a6873 │ │ │ │ blvc 20aa44 │ │ │ │ @ instruction: 0xf5034630 │ │ │ │ ldc 3, cr6, [r5, #696] @ 0x2b8 │ │ │ │ stmibvs r9!, {r2, r8, r9, fp, ip, lr} │ │ │ │ blvc 134aec4 │ │ │ │ blvs 18aa50 │ │ │ │ @@ -324381,66 +324381,66 @@ │ │ │ │ ldrbtmi r4, [r8], #-1628 @ 0xfffff9a4 │ │ │ │ @ instruction: 0xf6c8300c │ │ │ │ ldmdami r7!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf990f6c8 │ │ │ │ mcrlt 7, 3, pc, cr13, cr14, {7} @ │ │ │ │ cdp 6, 1, cr15, cr10, cr1, {6} │ │ │ │ - rsbeq r0, sl, sl, lsl r3 │ │ │ │ - rsbeq r6, r9, r4, lsl r9 │ │ │ │ - rsbeq r0, sl, r4, lsl #4 │ │ │ │ - rsbeq r6, r9, r0, lsl #16 │ │ │ │ - ldrdeq r0, [sl], #-26 @ 0xffffffe6 @ │ │ │ │ - ldrdeq r6, [r9], #-118 @ 0xffffff8a @ │ │ │ │ - mlseq sl, r8, r1, r0 │ │ │ │ - mlseq r9, r4, r7, r6 │ │ │ │ - rsbeq r0, sl, r8, asr r1 │ │ │ │ - rsbeq r6, r9, r4, asr r7 │ │ │ │ - rsbeq r0, sl, r4, lsr #2 │ │ │ │ - rsbeq r6, r9, r0, lsr #14 │ │ │ │ - rsbeq r0, sl, r6, lsl #2 │ │ │ │ - rsbeq r6, r9, r2, lsl #14 │ │ │ │ - rsbeq r0, sl, r0, lsr #1 │ │ │ │ - mlseq r9, ip, r6, r6 │ │ │ │ - rsbeq r0, sl, r2, lsl #1 │ │ │ │ - rsbeq r6, r9, lr, ror r6 │ │ │ │ - rsbeq r0, sl, r4, rrx │ │ │ │ - rsbeq r6, r9, r0, ror #12 │ │ │ │ - rsbeq r0, sl, r6, asr #32 │ │ │ │ - rsbeq r6, r9, r2, asr #12 │ │ │ │ - rsbeq r0, sl, r6, lsl r0 │ │ │ │ - rsbeq r6, r9, r2, lsl r6 │ │ │ │ - rsbeq pc, r9, r4, ror #31 │ │ │ │ - rsbeq r6, r9, r0, ror #11 │ │ │ │ - rsbeq pc, r9, r6, asr #31 │ │ │ │ - rsbeq r6, r9, r2, asr #11 │ │ │ │ - rsbeq pc, r9, r8, lsr #31 │ │ │ │ - rsbeq r6, r9, r4, lsr #11 │ │ │ │ - rsbeq pc, r9, lr, ror #30 │ │ │ │ - rsbeq r6, r9, sl, ror #10 │ │ │ │ - rsbeq pc, r9, r0, asr pc @ │ │ │ │ - rsbeq r6, r9, ip, asr #10 │ │ │ │ - rsbeq pc, r9, r2, lsr pc @ │ │ │ │ - rsbeq r6, r9, lr, lsr #10 │ │ │ │ - rsbeq pc, r9, r4, lsl pc @ │ │ │ │ - rsbeq r6, r9, r0, lsl r5 │ │ │ │ - strdeq pc, [r9], #-230 @ 0xffffff1a @ │ │ │ │ - strdeq r6, [r9], #-66 @ 0xffffffbe @ │ │ │ │ - ldrdeq pc, [r9], #-232 @ 0xffffff18 @ │ │ │ │ - ldrdeq r6, [r9], #-68 @ 0xffffffbc @ │ │ │ │ - strhteq pc, [r9], #-234 @ 0xffffff16 @ │ │ │ │ - strhteq r6, [r9], #-70 @ 0xffffffba │ │ │ │ - mlseq r9, ip, lr, pc @ │ │ │ │ - mlseq r9, r8, r4, r6 │ │ │ │ - rsbeq pc, r9, lr, ror lr @ │ │ │ │ - rsbeq r6, r9, sl, ror r4 │ │ │ │ - rsbeq pc, r9, r0, ror #28 │ │ │ │ - rsbeq r6, r9, ip, asr r4 │ │ │ │ - rsbeq pc, r9, r2, asr #28 │ │ │ │ - rsbeq r6, r9, lr, lsr r4 │ │ │ │ + rsbeq r0, sl, lr, lsl r3 │ │ │ │ + rsbeq r6, r9, r8, lsl r9 │ │ │ │ + rsbeq r0, sl, r8, lsl #4 │ │ │ │ + rsbeq r6, r9, r4, lsl #16 │ │ │ │ + ldrdeq r0, [sl], #-30 @ 0xffffffe2 @ │ │ │ │ + ldrdeq r6, [r9], #-122 @ 0xffffff86 @ │ │ │ │ + mlseq sl, ip, r1, r0 │ │ │ │ + mlseq r9, r8, r7, r6 │ │ │ │ + rsbeq r0, sl, ip, asr r1 │ │ │ │ + rsbeq r6, r9, r8, asr r7 │ │ │ │ + rsbeq r0, sl, r8, lsr #2 │ │ │ │ + rsbeq r6, r9, r4, lsr #14 │ │ │ │ + rsbeq r0, sl, sl, lsl #2 │ │ │ │ + rsbeq r6, r9, r6, lsl #14 │ │ │ │ + rsbeq r0, sl, r4, lsr #1 │ │ │ │ + rsbeq r6, r9, r0, lsr #13 │ │ │ │ + rsbeq r0, sl, r6, lsl #1 │ │ │ │ + rsbeq r6, r9, r2, lsl #13 │ │ │ │ + rsbeq r0, sl, r8, rrx │ │ │ │ + rsbeq r6, r9, r4, ror #12 │ │ │ │ + rsbeq r0, sl, sl, asr #32 │ │ │ │ + rsbeq r6, r9, r6, asr #12 │ │ │ │ + rsbeq r0, sl, sl, lsl r0 │ │ │ │ + rsbeq r6, r9, r6, lsl r6 │ │ │ │ + rsbeq pc, r9, r8, ror #31 │ │ │ │ + rsbeq r6, r9, r4, ror #11 │ │ │ │ + rsbeq pc, r9, sl, asr #31 │ │ │ │ + rsbeq r6, r9, r6, asr #11 │ │ │ │ + rsbeq pc, r9, ip, lsr #31 │ │ │ │ + rsbeq r6, r9, r8, lsr #11 │ │ │ │ + rsbeq pc, r9, r2, ror pc @ │ │ │ │ + rsbeq r6, r9, lr, ror #10 │ │ │ │ + rsbeq pc, r9, r4, asr pc @ │ │ │ │ + rsbeq r6, r9, r0, asr r5 │ │ │ │ + rsbeq pc, r9, r6, lsr pc @ │ │ │ │ + rsbeq r6, r9, r2, lsr r5 │ │ │ │ + rsbeq pc, r9, r8, lsl pc @ │ │ │ │ + rsbeq r6, r9, r4, lsl r5 │ │ │ │ + strdeq pc, [r9], #-234 @ 0xffffff16 @ │ │ │ │ + strdeq r6, [r9], #-70 @ 0xffffffba @ │ │ │ │ + ldrdeq pc, [r9], #-236 @ 0xffffff14 @ │ │ │ │ + ldrdeq r6, [r9], #-72 @ 0xffffffb8 @ │ │ │ │ + strhteq pc, [r9], #-238 @ 0xffffff12 @ │ │ │ │ + strhteq r6, [r9], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq pc, r9, r0, lsr #29 │ │ │ │ + mlseq r9, ip, r4, r6 │ │ │ │ + rsbeq pc, r9, r2, lsl #29 │ │ │ │ + rsbeq r6, r9, lr, ror r4 │ │ │ │ + rsbeq pc, r9, r4, ror #28 │ │ │ │ + rsbeq r6, r9, r0, ror #8 │ │ │ │ + rsbeq pc, r9, r6, asr #28 │ │ │ │ + rsbeq r6, r9, r2, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 58afcc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ mrcmi 8, 0, APSR_nzcv, cr4, cr15, {6} │ │ │ │ @ instruction: 0xf8df4688 │ │ │ │ @@ -325343,20 +325343,20 @@ │ │ │ │ vsqrt.f64 d22, d13 │ │ │ │ blle 15cf170 │ │ │ │ bl 118c3f4 │ │ │ │ svclt 0x0000e4b1 │ │ │ │ rsbseq lr, r4, r4, ror #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, r4, r6, ror #24 │ │ │ │ - rsbeq pc, r9, r4, ror #19 │ │ │ │ - ldrdeq r5, [r9], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq pc, r9, r2, asr #14 │ │ │ │ - rsbeq r5, r9, ip, lsr sp │ │ │ │ - mlseq r9, r6, r0, pc @ │ │ │ │ - mlseq r9, r2, r6, r5 │ │ │ │ + rsbeq pc, r9, r8, ror #19 │ │ │ │ + rsbeq r5, r9, r2, ror #31 │ │ │ │ + rsbeq pc, r9, r6, asr #14 │ │ │ │ + rsbeq r5, r9, r0, asr #26 │ │ │ │ + mlseq r9, sl, r0, pc @ │ │ │ │ + mlseq r9, r6, r6, r5 │ │ │ │ ldrbeq pc, [ip, #2271] @ 0x8df @ │ │ │ │ tstpeq r2, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf934f6c7 │ │ │ │ ldrbeq pc, [r0, #2271] @ 0x8df @ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf9eef6c7 │ │ │ │ @@ -325725,32 +325725,32 @@ │ │ │ │ @ instruction: 0xf6c64478 │ │ │ │ @ instruction: 0xf7feff17 │ │ │ │ @ instruction: 0xf899bf3c │ │ │ │ @ instruction: 0xf7ff3181 │ │ │ │ vsub.f32 s22, s24, s22 │ │ │ │ vstr d6, [sp, #56] @ 0x38 │ │ │ │ strb r6, [r1], #2834 @ 0xb12 │ │ │ │ - rsbeq lr, r9, r0, lsl #30 │ │ │ │ - strdeq r5, [r9], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq lr, r9, lr, lsr #21 │ │ │ │ - rsbeq r5, r9, sl, lsr #1 │ │ │ │ - rsbeq lr, r9, r4, lsl #21 │ │ │ │ - rsbeq r5, r9, r0, lsl #1 │ │ │ │ - rsbeq lr, r9, sl, asr sl │ │ │ │ - rsbeq r5, r9, r6, asr r0 │ │ │ │ - rsbeq lr, r9, r0, lsr sl │ │ │ │ - rsbeq r5, r9, ip, lsr #32 │ │ │ │ - rsbeq lr, r9, r6, lsl #20 │ │ │ │ - rsbeq r5, r9, r2 │ │ │ │ - rsbeq lr, r9, sl, ror #19 │ │ │ │ - rsbeq r4, r9, r6, ror #31 │ │ │ │ - rsbeq lr, r9, r0, ror r9 │ │ │ │ - rsbeq r4, r9, ip, ror #30 │ │ │ │ - rsbeq lr, r9, r0, asr r9 │ │ │ │ - rsbeq r4, r9, ip, asr #30 │ │ │ │ + rsbeq lr, r9, r4, lsl #30 │ │ │ │ + strdeq r5, [r9], #-78 @ 0xffffffb2 @ │ │ │ │ + strhteq lr, [r9], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r5, r9, lr, lsr #1 │ │ │ │ + rsbeq lr, r9, r8, lsl #21 │ │ │ │ + rsbeq r5, r9, r4, lsl #1 │ │ │ │ + rsbeq lr, r9, lr, asr sl │ │ │ │ + rsbeq r5, r9, sl, asr r0 │ │ │ │ + rsbeq lr, r9, r4, lsr sl │ │ │ │ + rsbeq r5, r9, r0, lsr r0 │ │ │ │ + rsbeq lr, r9, sl, lsl #20 │ │ │ │ + rsbeq r5, r9, r6 │ │ │ │ + rsbeq lr, r9, lr, ror #19 │ │ │ │ + rsbeq r4, r9, sl, ror #31 │ │ │ │ + rsbeq lr, r9, r4, ror r9 │ │ │ │ + rsbeq r4, r9, r0, ror pc │ │ │ │ + rsbeq lr, r9, r4, asr r9 │ │ │ │ + rsbeq r4, r9, r0, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca818c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 6d4f14 │ │ │ │ blmi 6fd1ac │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -325771,15 +325771,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ bl 120eaec │ │ │ │ rsbseq sp, r4, r6, ror sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq lr, [r9], #-132 @ 0xffffff7c @ │ │ │ │ + strdeq lr, [r9], #-136 @ 0xffffff78 @ │ │ │ │ rsbseq sp, r4, lr, lsr sl │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ pkhbtmi sp, r0, ip, lsl #26 │ │ │ │ @@ -325810,18 +325810,18 @@ │ │ │ │ mvnscs pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [sl, #792]! @ 0x318 │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6c64478 │ │ │ │ strtmi pc, [r8], -r5, ror #28 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq lr, r9, sl, lsl #16 │ │ │ │ - rsbeq r4, r9, r6, lsl #28 │ │ │ │ - rsbeq lr, r9, ip, ror #15 │ │ │ │ - rsbeq r4, r9, r8, ror #27 │ │ │ │ + rsbeq lr, r9, lr, lsl #16 │ │ │ │ + rsbeq r4, r9, sl, lsl #28 │ │ │ │ + strdeq lr, [r9], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r4, r9, ip, ror #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca82a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ cdp2 2, 6, cr15, cr14, cr2, {5} │ │ │ │ @@ -325894,27 +325894,27 @@ │ │ │ │ vtst.8 d20, d0, d1 │ │ │ │ ldrbtmi r1, [r8], #-379 @ 0xfffffe85 │ │ │ │ @ instruction: 0xf6c6300c │ │ │ │ stmdami pc, {r0, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 6, cr15, [ip, #792]! @ 0x318 │ │ │ │ svclt 0x0000e7a3 │ │ │ │ - rsbeq lr, r9, r0, asr r7 │ │ │ │ - rsbeq r4, r9, ip, asr #26 │ │ │ │ - rsbeq lr, r9, r8, lsr r7 │ │ │ │ - rsbeq r4, r9, r4, lsr sp │ │ │ │ - rsbeq lr, r9, sl, lsl #14 │ │ │ │ - rsbeq r4, r9, r6, lsl #26 │ │ │ │ - strdeq lr, [r9], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r4, r9, ip, ror #25 │ │ │ │ - rsbeq lr, r9, r4, lsl r7 │ │ │ │ - strhteq lr, [r9], #-100 @ 0xffffff9c │ │ │ │ - strhteq r4, [r9], #-192 @ 0xffffff40 │ │ │ │ - mlseq r9, sl, r6, lr │ │ │ │ - mlseq r9, r6, ip, r4 │ │ │ │ + rsbeq lr, r9, r4, asr r7 │ │ │ │ + rsbeq r4, r9, r0, asr sp │ │ │ │ + rsbeq lr, r9, ip, lsr r7 │ │ │ │ + rsbeq r4, r9, r8, lsr sp │ │ │ │ + rsbeq lr, r9, lr, lsl #14 │ │ │ │ + rsbeq r4, r9, sl, lsl #26 │ │ │ │ + strdeq lr, [r9], #-100 @ 0xffffff9c @ │ │ │ │ + strdeq r4, [r9], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq lr, r9, r8, lsl r7 │ │ │ │ + strhteq lr, [r9], #-104 @ 0xffffff98 │ │ │ │ + strhteq r4, [r9], #-196 @ 0xffffff3c │ │ │ │ + mlseq r9, lr, r6, lr │ │ │ │ + mlseq r9, sl, ip, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca841c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi r6, {r4, r5, r7, r8, r9, sl, fp}^ │ │ │ │ blmi 16fd46c │ │ │ │ stmiapl fp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ @@ -325999,20 +325999,20 @@ │ │ │ │ blls 290740 >::_M_default_append(unsigned int)@@Base+0xdbac> │ │ │ │ @ instruction: 0xf6c0e7a5 │ │ │ │ svclt 0x0000e980 │ │ │ │ ... │ │ │ │ rsbseq sp, r4, r8, ror #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, r4, lr, asr #15 │ │ │ │ - strhteq lr, [r9], #-94 @ 0xffffffa2 │ │ │ │ - strhteq r4, [r9], #-186 @ 0xffffff46 │ │ │ │ - rsbeq lr, r9, r2, lsr #11 │ │ │ │ - mlseq r9, lr, fp, r4 │ │ │ │ - rsbeq lr, r9, ip, lsl #10 │ │ │ │ - rsbeq r4, r9, r8, lsl #22 │ │ │ │ + rsbeq lr, r9, r2, asr #11 │ │ │ │ + strhteq r4, [r9], #-190 @ 0xffffff42 │ │ │ │ + rsbeq lr, r9, r6, lsr #11 │ │ │ │ + rsbeq r4, r9, r2, lsr #23 │ │ │ │ + rsbeq lr, r9, r0, lsl r5 │ │ │ │ + rsbeq r4, r9, ip, lsl #22 │ │ │ │ ldmdavs fp, {r0, r1, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #22 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldmdbvs r3, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r9, fp, sp, lr} │ │ │ │ strlt sp, [r0, #-248] @ 0xffffff08 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -326026,16 +326026,16 @@ │ │ │ │ teqppl r5, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf6c6300c │ │ │ │ stmdami r4, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 6, cr15, [r2], #792 @ 0x318 │ │ │ │ strb r9, [sp, r1, lsl #22]! │ │ │ │ - rsbeq lr, r9, r6, lsl #9 │ │ │ │ - rsbeq r4, r9, r2, lsl #21 │ │ │ │ + rsbeq lr, r9, sl, lsl #9 │ │ │ │ + rsbeq r4, r9, r6, lsl #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca8604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ @@ -326133,26 +326133,26 @@ │ │ │ │ tstppl r1, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ @ instruction: 0xf6c6300c │ │ │ │ stmdami lr, {r0, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx ff88f0b6 │ │ │ │ strb r9, [pc, -r3, lsl #22] │ │ │ │ - mlseq r9, ip, r3, lr │ │ │ │ - mlseq r9, r8, r9, r4 │ │ │ │ - rsbeq lr, r9, ip, ror #6 │ │ │ │ - rsbeq r4, r9, r8, ror #18 │ │ │ │ - rsbeq lr, r9, lr, asr #6 │ │ │ │ - rsbeq r4, r9, sl, asr #18 │ │ │ │ - rsbeq lr, r9, r0, lsr r3 │ │ │ │ - rsbeq r4, r9, ip, lsr #18 │ │ │ │ - strdeq lr, [r9], #-40 @ 0xffffffd8 @ │ │ │ │ - strdeq r4, [r9], #-132 @ 0xffffff7c @ │ │ │ │ - ldrdeq lr, [r9], #-42 @ 0xffffffd6 @ │ │ │ │ - ldrdeq r4, [r9], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq lr, r9, r0, lsr #7 │ │ │ │ + mlseq r9, ip, r9, r4 │ │ │ │ + rsbeq lr, r9, r0, ror r3 │ │ │ │ + rsbeq r4, r9, ip, ror #18 │ │ │ │ + rsbeq lr, r9, r2, asr r3 │ │ │ │ + rsbeq r4, r9, lr, asr #18 │ │ │ │ + rsbeq lr, r9, r4, lsr r3 │ │ │ │ + rsbeq r4, r9, r0, lsr r9 │ │ │ │ + strdeq lr, [r9], #-44 @ 0xffffffd4 @ │ │ │ │ + strdeq r4, [r9], #-136 @ 0xffffff78 @ │ │ │ │ + ldrdeq lr, [r9], #-46 @ 0xffffffd2 @ │ │ │ │ + ldrdeq r4, [r9], #-138 @ 0xffffff76 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30ca90 >::_M_default_append(unsigned int)@@Base+0x89efc> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r2, [r5], -r0, lsl #12 │ │ │ │ mrcne 6, 0, r4, cr15, cr0, {4} │ │ │ │ @@ -326246,18 +326246,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 120f268 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf6c64478 │ │ │ │ @ instruction: 0x4620fafd │ │ │ │ blhi 30ca54 >::_M_default_append(unsigned int)@@Base+0x89ec0> │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - strhteq lr, [r9], #-20 @ 0xffffffec │ │ │ │ - strhteq r4, [r9], #-112 @ 0xffffff90 │ │ │ │ - rsbeq lr, r9, ip, lsl r1 │ │ │ │ - rsbeq r4, r9, r8, lsl r7 │ │ │ │ + strhteq lr, [r9], #-24 @ 0xffffffe8 │ │ │ │ + strhteq r4, [r9], #-116 @ 0xffffff8c │ │ │ │ + rsbeq lr, r9, r0, lsr #2 │ │ │ │ + rsbeq r4, r9, ip, lsl r7 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ stmdacs r1, {r0, r8} │ │ │ │ andcs fp, r0, #836 @ 0x344 │ │ │ │ andcs r6, r1, #16, 18 @ 0x40000 │ │ │ │ svclt 0x00c86984 │ │ │ │ ldclt 0, cr6, [r0], {28} │ │ │ │ stmibvs r0, {r2, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @@ -327690,28 +327690,28 @@ │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ ldrb r7, [r4], -r2, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, #0 │ │ │ │ movmi r0, r0 │ │ │ │ ... │ │ │ │ - rsbeq ip, r9, lr, lsr #30 │ │ │ │ - rsbeq r3, r9, r8, lsr #10 │ │ │ │ - strdeq ip, [r9], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r3, r9, sl, ror #9 │ │ │ │ - strhteq ip, [r9], #-226 @ 0xffffff1e │ │ │ │ - rsbeq r3, r9, ip, lsr #9 │ │ │ │ - rsbeq ip, r9, r2, lsl #29 │ │ │ │ - rsbeq r3, r9, ip, ror r4 │ │ │ │ - rsbeq ip, r9, r2, asr lr │ │ │ │ - rsbeq r3, r9, ip, asr #8 │ │ │ │ - mlseq r9, r8, sp, ip │ │ │ │ - mlseq r9, r4, r3, r3 │ │ │ │ - rsbeq ip, r9, r6, ror #25 │ │ │ │ - rsbeq r3, r9, r2, ror #5 │ │ │ │ + rsbeq ip, r9, r2, lsr pc │ │ │ │ + rsbeq r3, r9, ip, lsr #10 │ │ │ │ + strdeq ip, [r9], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r3, r9, lr, ror #9 │ │ │ │ + strhteq ip, [r9], #-230 @ 0xffffff1a │ │ │ │ + strhteq r3, [r9], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq ip, r9, r6, lsl #29 │ │ │ │ + rsbeq r3, r9, r0, lsl #9 │ │ │ │ + rsbeq ip, r9, r6, asr lr │ │ │ │ + rsbeq r3, r9, r0, asr r4 │ │ │ │ + mlseq r9, ip, sp, ip │ │ │ │ + mlseq r9, r8, r3, r3 │ │ │ │ + rsbeq ip, r9, sl, ror #25 │ │ │ │ + rsbeq r3, r9, r6, ror #5 │ │ │ │ blcc ff2ce8f8 │ │ │ │ blmi ff24e90c │ │ │ │ blx 58ea04 │ │ │ │ blge 1c10c40 │ │ │ │ blcc 118e908 │ │ │ │ blhi fff8e4c8 │ │ │ │ blls 18e92c │ │ │ │ @@ -327961,16 +327961,16 @@ │ │ │ │ blvc 2ceafc >::_M_default_append(unsigned int)@@Base+0x4bf68> │ │ │ │ blvc 128eb00 │ │ │ │ svclt 0x0000e490 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, #0 │ │ │ │ movmi r0, r0 │ │ │ │ ... │ │ │ │ - rsbeq ip, r9, r8, lsr #14 │ │ │ │ - rsbeq r2, r9, r4, lsr #26 │ │ │ │ + rsbeq ip, r9, ip, lsr #14 │ │ │ │ + rsbeq r2, r9, r8, lsr #26 │ │ │ │ @ instruction: 0xf9f6f3bd │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldmibge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ stmdami sl, {r1, r3, r4, r7, r8, sp}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [sl], #784 @ 0x310 │ │ │ │ @@ -328042,24 +328042,24 @@ │ │ │ │ @ instruction: 0xf6c4300c │ │ │ │ stmdami lr, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462168b2 │ │ │ │ @ instruction: 0xf6c44478 │ │ │ │ @ instruction: 0xf06ffcef │ │ │ │ @ instruction: 0xf7ff0308 │ │ │ │ svclt 0x0000b965 │ │ │ │ - rsbeq ip, r9, ip, lsl #12 │ │ │ │ - rsbeq r2, r9, r8, lsl #24 │ │ │ │ + rsbeq ip, r9, r0, lsl r6 │ │ │ │ + rsbeq r2, r9, ip, lsl #24 │ │ │ │ + rsbeq ip, r9, r4, ror #11 │ │ │ │ + rsbeq r2, r9, r0, ror #23 │ │ │ │ + mlseq r9, r0, r5, ip │ │ │ │ + rsbeq r2, r9, ip, lsl #23 │ │ │ │ + rsbeq ip, r9, r0, asr #10 │ │ │ │ + rsbeq r2, r9, ip, lsr fp │ │ │ │ + rsbeq ip, r9, r6, lsl #10 │ │ │ │ rsbeq ip, r9, r0, ror #11 │ │ │ │ - ldrdeq r2, [r9], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq ip, r9, ip, lsl #11 │ │ │ │ - rsbeq r2, r9, r8, lsl #23 │ │ │ │ - rsbeq ip, r9, ip, lsr r5 │ │ │ │ - rsbeq r2, r9, r8, lsr fp │ │ │ │ - rsbeq ip, r9, r2, lsl #10 │ │ │ │ - ldrdeq ip, [r9], #-92 @ 0xffffffa4 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecb5fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, asr #31 │ │ │ │ cdp 8, 11, cr6, cr0, cr3, {2} │ │ │ │ addlt r8, r7, r0, asr #22 │ │ │ │ @@ -328270,28 +328270,28 @@ │ │ │ │ blvc 28ed6c >::_M_default_append(unsigned int)@@Base+0xc1d8> │ │ │ │ blvs ff2cf1cc │ │ │ │ blx 58f2c4 │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ vmls.f64 d6, d6, d5 │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ strt r8, [r9], r7, asr #22 │ │ │ │ - rsbeq ip, r9, r0, ror #7 │ │ │ │ - ldrdeq r2, [r9], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq ip, r9, r0, ror #6 │ │ │ │ - rsbeq r2, r9, ip, asr r9 │ │ │ │ - rsbeq ip, r9, ip, lsr #6 │ │ │ │ - rsbeq r2, r9, r8, lsr #18 │ │ │ │ - strdeq ip, [r9], #-44 @ 0xffffffd4 @ │ │ │ │ - strdeq r2, [r9], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq ip, r9, lr, asr #5 │ │ │ │ - rsbeq r2, r9, sl, asr #17 │ │ │ │ - strhteq ip, [r9], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r2, r9, ip, lsr #17 │ │ │ │ - mlseq r9, r2, r2, ip │ │ │ │ - rsbeq r2, r9, lr, lsl #17 │ │ │ │ + rsbeq ip, r9, r4, ror #7 │ │ │ │ + rsbeq r2, r9, r0, ror #19 │ │ │ │ + rsbeq ip, r9, r4, ror #6 │ │ │ │ + rsbeq r2, r9, r0, ror #18 │ │ │ │ + rsbeq ip, r9, r0, lsr r3 │ │ │ │ + rsbeq r2, r9, ip, lsr #18 │ │ │ │ + rsbeq ip, r9, r0, lsl #6 │ │ │ │ + strdeq r2, [r9], #-140 @ 0xffffff74 @ │ │ │ │ + ldrdeq ip, [r9], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r2, r9, lr, asr #17 │ │ │ │ + strhteq ip, [r9], #-36 @ 0xffffffdc │ │ │ │ + strhteq r2, [r9], #-128 @ 0xffffff80 │ │ │ │ + mlseq r9, r6, r2, ip │ │ │ │ + mlseq r9, r2, r8, r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 58ec08 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ stmibmi r3!, {r3, r7, r9, sl, lr} │ │ │ │ blmi fea24fe0 │ │ │ │ @@ -328810,15 +328810,15 @@ │ │ │ │ @ instruction: 0xf0030b03 │ │ │ │ stmibvs r1!, {r0, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ blhi 118fa30 │ │ │ │ svclt 0x0000e558 │ │ │ │ ... │ │ │ │ andeq r0, r0, #0 │ │ │ │ movmi r0, r0 │ │ │ │ - strhteq fp, [r9], #-206 @ 0xffffff32 │ │ │ │ + rsbeq fp, r9, r2, asr #25 │ │ │ │ blne 130fa4c │ │ │ │ blmi 14cfa50 │ │ │ │ blpl 4cf82c │ │ │ │ cdp 6, 1, cr4, cr6, cr8, {1} │ │ │ │ vnmls.f64 d1, d13, d12 │ │ │ │ vmov.f64 d4, #12 @ 0x40600000 3.5 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ @@ -329245,57 +329245,57 @@ │ │ │ │ @ instruction: 0xf6c3300c │ │ │ │ ldmdami r0!, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ blx fe392152 │ │ │ │ svclt 0x0000e546 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq fp, r9, r4, lsr #15 │ │ │ │ - mlseq r9, lr, sp, r1 │ │ │ │ + rsbeq fp, r9, r8, lsr #15 │ │ │ │ + rsbeq r1, r9, r2, lsr #27 │ │ │ │ rsbseq sl, r4, r4, lsr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r9, sl, r7, fp │ │ │ │ - strdeq fp, [r9], #-104 @ 0xffffff98 @ │ │ │ │ - strdeq r1, [r9], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq fp, r9, sl, ror r6 │ │ │ │ - rsbeq r1, r9, r4, ror ip │ │ │ │ - rsbeq fp, r9, r0, lsr r6 │ │ │ │ - rsbeq r1, r9, sl, lsr #24 │ │ │ │ - rsbeq fp, r9, r0, lsl r6 │ │ │ │ - rsbeq r1, r9, sl, lsl #24 │ │ │ │ - rsbeq fp, r9, sl, asr #11 │ │ │ │ - rsbeq r1, r9, r6, asr #23 │ │ │ │ - strhteq fp, [r9], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r1, r9, ip, lsr #23 │ │ │ │ - mlseq r9, r6, r5, fp │ │ │ │ - mlseq r9, r2, fp, r1 │ │ │ │ - rsbeq fp, r9, ip, ror r5 │ │ │ │ - rsbeq r1, r9, r8, ror fp │ │ │ │ - rsbeq fp, r9, r6, lsr #10 │ │ │ │ - rsbeq fp, r9, r2, ror #8 │ │ │ │ - rsbeq r1, r9, ip, asr sl │ │ │ │ - rsbeq fp, r9, r2, asr #8 │ │ │ │ - rsbeq r1, r9, lr, lsr sl │ │ │ │ - rsbeq fp, r9, r6, asr #7 │ │ │ │ - rsbeq r1, r9, r2, asr #19 │ │ │ │ - rsbeq fp, r9, r6, lsr #7 │ │ │ │ - rsbeq r1, r9, r2, lsr #19 │ │ │ │ - rsbeq fp, r9, sl, lsl #7 │ │ │ │ - rsbeq r1, r9, r6, lsl #19 │ │ │ │ - rsbeq fp, r9, r4, ror #6 │ │ │ │ - rsbeq r1, r9, r0, ror #18 │ │ │ │ - rsbeq fp, r9, r4, asr r3 │ │ │ │ - strhteq fp, [r9], #-34 @ 0xffffffde │ │ │ │ - rsbeq r1, r9, lr, lsr #17 │ │ │ │ - rsbeq fp, r9, r8, ror r2 │ │ │ │ - rsbeq r1, r9, r4, ror r8 │ │ │ │ - rsbeq fp, r9, ip, asr r2 │ │ │ │ - rsbeq r1, r9, r8, asr r8 │ │ │ │ - rsbeq fp, r9, r2, lsr r2 │ │ │ │ - rsbeq r1, r9, lr, lsr #16 │ │ │ │ + mlseq r9, lr, r7, fp │ │ │ │ + strdeq fp, [r9], #-108 @ 0xffffff94 @ │ │ │ │ + strdeq r1, [r9], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq fp, r9, lr, ror r6 │ │ │ │ + rsbeq r1, r9, r8, ror ip │ │ │ │ + rsbeq fp, r9, r4, lsr r6 │ │ │ │ + rsbeq r1, r9, lr, lsr #24 │ │ │ │ + rsbeq fp, r9, r4, lsl r6 │ │ │ │ + rsbeq r1, r9, lr, lsl #24 │ │ │ │ + rsbeq fp, r9, lr, asr #11 │ │ │ │ + rsbeq r1, r9, sl, asr #23 │ │ │ │ + strhteq fp, [r9], #-84 @ 0xffffffac │ │ │ │ + strhteq r1, [r9], #-176 @ 0xffffff50 │ │ │ │ + mlseq r9, sl, r5, fp │ │ │ │ + mlseq r9, r6, fp, r1 │ │ │ │ + rsbeq fp, r9, r0, lsl #11 │ │ │ │ + rsbeq r1, r9, ip, ror fp │ │ │ │ + rsbeq fp, r9, sl, lsr #10 │ │ │ │ + rsbeq fp, r9, r6, ror #8 │ │ │ │ + rsbeq r1, r9, r0, ror #20 │ │ │ │ + rsbeq fp, r9, r6, asr #8 │ │ │ │ + rsbeq r1, r9, r2, asr #20 │ │ │ │ + rsbeq fp, r9, sl, asr #7 │ │ │ │ + rsbeq r1, r9, r6, asr #19 │ │ │ │ + rsbeq fp, r9, sl, lsr #7 │ │ │ │ + rsbeq r1, r9, r6, lsr #19 │ │ │ │ + rsbeq fp, r9, lr, lsl #7 │ │ │ │ + rsbeq r1, r9, sl, lsl #19 │ │ │ │ + rsbeq fp, r9, r8, ror #6 │ │ │ │ + rsbeq r1, r9, r4, ror #18 │ │ │ │ + rsbeq fp, r9, r8, asr r3 │ │ │ │ + strhteq fp, [r9], #-38 @ 0xffffffda │ │ │ │ + strhteq r1, [r9], #-130 @ 0xffffff7e │ │ │ │ + rsbeq fp, r9, ip, ror r2 │ │ │ │ + rsbeq r1, r9, r8, ror r8 │ │ │ │ + rsbeq fp, r9, r0, ror #4 │ │ │ │ + rsbeq r1, r9, ip, asr r8 │ │ │ │ + rsbeq fp, r9, r6, lsr r2 │ │ │ │ + rsbeq r1, r9, r2, lsr r8 │ │ │ │ ldmmi r8!, {r0, r1, r7, r9, sl, lr} │ │ │ │ cmppvs fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1a1221c │ │ │ │ @ instruction: 0x465948b5 │ │ │ │ @ instruction: 0xf6c34478 │ │ │ │ ldrb pc, [fp], #2845 @ 0xb1d @ │ │ │ │ @@ -329472,47 +329472,47 @@ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf6c3300c │ │ │ │ stmdami r5!, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6c34478 │ │ │ │ ldr pc, [ip, #-2493] @ 0xfffff643 │ │ │ │ ... │ │ │ │ - rsbeq fp, r9, ip, asr r1 │ │ │ │ - rsbeq r1, r9, r8, asr r7 │ │ │ │ - rsbeq fp, r9, sl, lsl #3 │ │ │ │ - rsbeq fp, r9, r2, lsl r1 │ │ │ │ - rsbeq r1, r9, lr, lsl #14 │ │ │ │ - rsbeq fp, r9, sl, ror #1 │ │ │ │ - rsbeq r1, r9, r6, ror #13 │ │ │ │ - rsbeq fp, r9, r2, asr #1 │ │ │ │ - strhteq r1, [r9], #-110 @ 0xffffff92 │ │ │ │ - rsbeq fp, r9, r6, lsr #1 │ │ │ │ - rsbeq r1, r9, r2, lsr #13 │ │ │ │ - rsbeq fp, r9, r0, ror r0 │ │ │ │ - rsbeq r1, r9, ip, ror #12 │ │ │ │ - rsbeq fp, r9, r4, asr r0 │ │ │ │ - rsbeq r1, r9, r0, asr r6 │ │ │ │ - rsbeq fp, r9, lr, lsl r0 │ │ │ │ - rsbeq r1, r9, sl, lsl r6 │ │ │ │ - rsbeq sl, r9, r4, ror #31 │ │ │ │ - rsbeq r1, r9, r0, ror #11 │ │ │ │ - mlseq r9, ip, pc, sl @ │ │ │ │ - mlseq r9, r8, r5, r1 │ │ │ │ - rsbeq sl, r9, lr, ror pc │ │ │ │ - rsbeq r1, r9, sl, ror r5 │ │ │ │ - rsbeq sl, r9, r0, ror #30 │ │ │ │ - rsbeq r1, r9, ip, asr r5 │ │ │ │ - strdeq sl, [r9], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r1, r9, ip, ror #9 │ │ │ │ - ldrdeq sl, [r9], #-230 @ 0xffffff1a @ │ │ │ │ - ldrdeq r1, [r9], #-66 @ 0xffffffbe @ │ │ │ │ - strhteq sl, [r9], #-232 @ 0xffffff18 │ │ │ │ - strhteq r1, [r9], #-66 @ 0xffffffbe │ │ │ │ - mlseq r9, lr, lr, sl │ │ │ │ - mlseq r9, r8, r4, r1 │ │ │ │ + rsbeq fp, r9, r0, ror #2 │ │ │ │ + rsbeq r1, r9, ip, asr r7 │ │ │ │ + rsbeq fp, r9, lr, lsl #3 │ │ │ │ + rsbeq fp, r9, r6, lsl r1 │ │ │ │ + rsbeq r1, r9, r2, lsl r7 │ │ │ │ + rsbeq fp, r9, lr, ror #1 │ │ │ │ + rsbeq r1, r9, sl, ror #13 │ │ │ │ + rsbeq fp, r9, r6, asr #1 │ │ │ │ + rsbeq r1, r9, r2, asr #13 │ │ │ │ + rsbeq fp, r9, sl, lsr #1 │ │ │ │ + rsbeq r1, r9, r6, lsr #13 │ │ │ │ + rsbeq fp, r9, r4, ror r0 │ │ │ │ + rsbeq r1, r9, r0, ror r6 │ │ │ │ + rsbeq fp, r9, r8, asr r0 │ │ │ │ + rsbeq r1, r9, r4, asr r6 │ │ │ │ + rsbeq fp, r9, r2, lsr #32 │ │ │ │ + rsbeq r1, r9, lr, lsl r6 │ │ │ │ + rsbeq sl, r9, r8, ror #31 │ │ │ │ + rsbeq r1, r9, r4, ror #11 │ │ │ │ + rsbeq sl, r9, r0, lsr #31 │ │ │ │ + mlseq r9, ip, r5, r1 │ │ │ │ + rsbeq sl, r9, r2, lsl #31 │ │ │ │ + rsbeq r1, r9, lr, ror r5 │ │ │ │ + rsbeq sl, r9, r4, ror #30 │ │ │ │ + rsbeq r1, r9, r0, ror #10 │ │ │ │ + strdeq sl, [r9], #-230 @ 0xffffff1a @ │ │ │ │ + strdeq r1, [r9], #-64 @ 0xffffffc0 @ │ │ │ │ + ldrdeq sl, [r9], #-234 @ 0xffffff16 @ │ │ │ │ + ldrdeq r1, [r9], #-70 @ 0xffffffba @ │ │ │ │ + strhteq sl, [r9], #-236 @ 0xffffff14 │ │ │ │ + strhteq r1, [r9], #-70 @ 0xffffffba │ │ │ │ + rsbeq sl, r9, r2, lsr #29 │ │ │ │ + mlseq r9, ip, r4, r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r5], -fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2606 @ 0xfffff5d2 │ │ │ │ ldrbtmi r9, [sl], #-2839 @ 0xfffff4e9 │ │ │ │ @@ -329559,16 +329559,16 @@ │ │ │ │ blls 34ead4 >::_M_default_append(unsigned int)@@Base+0xcbf40> │ │ │ │ svclt 0x00c84293 │ │ │ │ ldclle 2, cr2, [r6], #40 @ 0x28 │ │ │ │ ldrb r2, [r4, r3, lsl #4]! │ │ │ │ ldc 6, cr15, [ip, #752] @ 0x2f0 │ │ │ │ rsbseq r9, r4, lr, lsl #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r9, sl, ror sp │ │ │ │ - rsbeq r1, r9, r6, ror r3 │ │ │ │ + rsbeq sl, r9, lr, ror sp │ │ │ │ + rsbeq r1, r9, sl, ror r3 │ │ │ │ rsbseq r9, r4, lr, lsl #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31000c >::_M_default_append(unsigned int)@@Base+0x8d478> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x4615b0b7 │ │ │ │ @@ -330043,16 +330043,16 @@ │ │ │ │ svcge 0x0064f67f │ │ │ │ svclt 0x0000e751 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ rsbseq r9, r4, r0, lsr #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq r9, [r4], #-192 @ 0xffffff40 │ │ │ │ - rsbeq sl, r9, sl, lsl r6 │ │ │ │ - rsbeq r0, r9, r6, lsl ip │ │ │ │ + rsbeq sl, r9, lr, lsl r6 │ │ │ │ + rsbeq r0, r9, sl, lsl ip │ │ │ │ ldmdage r0!, {r1, r2, r3, r5, r8, r9, fp, sp, pc} │ │ │ │ andne lr, r6, #3506176 @ 0x358000 │ │ │ │ andls r9, r0, r2, lsr #32 │ │ │ │ bleq 1190dac │ │ │ │ @ instruction: 0x93244650 │ │ │ │ @ instruction: 0xf5aaf002 │ │ │ │ stmdacs r1, {r2, r5, r8, r9, fp, ip, pc} │ │ │ │ @@ -330507,25 +330507,25 @@ │ │ │ │ strb r3, [r7, r0]! │ │ │ │ vnmlsne.f64 d25, d14, d13 │ │ │ │ mcrge 5, 0, pc, cr7, cr15, {1} @ │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0000e4aa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq sl, r9, ip, ror r2 │ │ │ │ + rsbeq sl, r9, r0, lsl #5 │ │ │ │ @ instruction: 0xffff8143 │ │ │ │ - strdeq sl, [r9], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq sl, r9, r6, asr #2 │ │ │ │ - rsbeq r0, r9, r2, asr #14 │ │ │ │ - rsbeq sl, r9, lr, asr #1 │ │ │ │ - rsbeq r0, r9, sl, asr #13 │ │ │ │ - strhteq sl, [r9], #-6 │ │ │ │ - strhteq r0, [r9], #-98 @ 0xffffff9e │ │ │ │ - mlseq r9, r8, r0, sl │ │ │ │ - mlseq r9, r4, r6, r0 │ │ │ │ + rsbeq sl, r9, r2, lsl #4 │ │ │ │ + rsbeq sl, r9, sl, asr #2 │ │ │ │ + rsbeq r0, r9, r6, asr #14 │ │ │ │ + ldrdeq sl, [r9], #-2 @ │ │ │ │ + rsbeq r0, r9, lr, asr #13 │ │ │ │ + strhteq sl, [r9], #-10 │ │ │ │ + strhteq r0, [r9], #-102 @ 0xffffff9a │ │ │ │ + mlseq r9, ip, r0, sl │ │ │ │ + mlseq r9, r8, r6, r0 │ │ │ │ @ instruction: 0x3180f892 │ │ │ │ vpadd.i8 d18, d0, d31 │ │ │ │ @ instruction: 0xf00381a7 │ │ │ │ blcs ff156950 │ │ │ │ @ instruction: 0x83acf000 │ │ │ │ blmi 9910a0 │ │ │ │ blmi ff191530 │ │ │ │ @@ -330869,20 +330869,20 @@ │ │ │ │ ldc 3, cr6, [r3, #-704] @ 0xfffffd40 │ │ │ │ @ instruction: 0xf8d92b02 │ │ │ │ movwcc r3, #4096 @ 0x1000 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ svclt 0x0000e4ff │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ - rsbeq r9, r9, sl, lsl #25 │ │ │ │ - rsbeq r0, r9, r6, lsl #5 │ │ │ │ - rsbeq r9, r9, r2, ror ip │ │ │ │ - rsbeq r0, r9, lr, ror #4 │ │ │ │ - rsbeq r9, r9, r0, lsr #20 │ │ │ │ - rsbeq r0, r9, ip, lsl r0 │ │ │ │ + rsbeq r9, r9, lr, lsl #25 │ │ │ │ + rsbeq r0, r9, sl, lsl #5 │ │ │ │ + rsbeq r9, r9, r6, ror ip │ │ │ │ + rsbeq r0, r9, r2, ror r2 │ │ │ │ + rsbeq r9, r9, r4, lsr #20 │ │ │ │ + rsbeq r0, r9, r0, lsr #32 │ │ │ │ @ instruction: 0x46019a15 │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ ldmdavs r3, {r4, r8, r9, fp, sp, lr} │ │ │ │ andsvs r3, r3, r1, lsl #6 │ │ │ │ mlacc r8, r6, r8, pc @ │ │ │ │ blhi 191604 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ @@ -331529,58 +331529,58 @@ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf50080cc │ │ │ │ stmibvs sl!, {r1, r2, r3, r5, r7, r8, r9, sp, lr} │ │ │ │ blcc 19204c │ │ │ │ ldmdblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ - rsbeq r9, r9, r6, lsl r8 │ │ │ │ - rsbeq pc, r8, r0, lsl lr @ │ │ │ │ - rsbeq r9, r9, lr, asr #13 │ │ │ │ - rsbeq pc, r8, r8, asr #25 │ │ │ │ - rsbeq r9, r9, ip, asr r6 │ │ │ │ - rsbeq pc, r8, r6, asr ip @ │ │ │ │ - rsbeq r9, r9, sl, lsr r6 │ │ │ │ - rsbeq pc, r8, r4, lsr ip @ │ │ │ │ - rsbeq r9, r9, r8, asr #11 │ │ │ │ - rsbeq pc, r8, r2, asr #23 │ │ │ │ - rsbeq r9, r9, r8, asr r5 │ │ │ │ - rsbeq pc, r8, r2, asr fp @ │ │ │ │ - rsbeq r9, r9, r6, lsr r5 │ │ │ │ - rsbeq pc, r8, r0, lsr fp @ │ │ │ │ - rsbeq r9, r9, r4, lsl r5 │ │ │ │ - rsbeq pc, r8, lr, lsl #22 │ │ │ │ - strdeq r9, [r9], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq pc, r8, ip, ror #21 │ │ │ │ - ldrdeq r9, [r9], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq pc, r8, sl, asr #21 │ │ │ │ - rsbeq r9, r9, lr, lsr #9 │ │ │ │ - rsbeq pc, r8, r8, lsr #21 │ │ │ │ - rsbeq r9, r9, ip, lsl #9 │ │ │ │ - rsbeq pc, r8, r6, lsl #21 │ │ │ │ - rsbeq r9, r9, sl, lsl r4 │ │ │ │ - rsbeq pc, r8, r4, lsl sl @ │ │ │ │ - rsbeq r9, r9, r0, lsr #5 │ │ │ │ - mlseq r8, sl, r8, pc @ │ │ │ │ - strhteq r9, [r9], #-10 │ │ │ │ - strhteq pc, [r8], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r8, r9, r4, ror #31 │ │ │ │ - rsbeq pc, r8, r0, ror #11 │ │ │ │ - rsbeq r8, r9, r6, asr #31 │ │ │ │ - rsbeq pc, r8, r2, asr #11 │ │ │ │ - rsbeq r8, r9, r8, lsr #31 │ │ │ │ - rsbeq pc, r8, r4, lsr #11 │ │ │ │ - rsbeq r8, r9, r6, lsl #31 │ │ │ │ - rsbeq pc, r8, r2, lsl #11 │ │ │ │ - rsbeq r8, r9, r8, ror #30 │ │ │ │ - rsbeq pc, r8, r4, ror #10 │ │ │ │ - rsbeq r8, r9, sl, asr #30 │ │ │ │ - rsbeq pc, r8, r6, asr #10 │ │ │ │ - rsbeq r8, r9, sl, asr #29 │ │ │ │ - rsbeq pc, r8, r6, asr #9 │ │ │ │ + rsbeq r9, r9, sl, lsl r8 │ │ │ │ + rsbeq pc, r8, r4, lsl lr @ │ │ │ │ + ldrdeq r9, [r9], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq pc, r8, ip, asr #25 │ │ │ │ + rsbeq r9, r9, r0, ror #12 │ │ │ │ + rsbeq pc, r8, sl, asr ip @ │ │ │ │ + rsbeq r9, r9, lr, lsr r6 │ │ │ │ + rsbeq pc, r8, r8, lsr ip @ │ │ │ │ + rsbeq r9, r9, ip, asr #11 │ │ │ │ + rsbeq pc, r8, r6, asr #23 │ │ │ │ + rsbeq r9, r9, ip, asr r5 │ │ │ │ + rsbeq pc, r8, r6, asr fp @ │ │ │ │ + rsbeq r9, r9, sl, lsr r5 │ │ │ │ + rsbeq pc, r8, r4, lsr fp @ │ │ │ │ + rsbeq r9, r9, r8, lsl r5 │ │ │ │ + rsbeq pc, r8, r2, lsl fp @ │ │ │ │ + strdeq r9, [r9], #-70 @ 0xffffffba @ │ │ │ │ + strdeq pc, [r8], #-160 @ 0xffffff60 @ │ │ │ │ + ldrdeq r9, [r9], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq pc, r8, lr, asr #21 │ │ │ │ + strhteq r9, [r9], #-66 @ 0xffffffbe │ │ │ │ + rsbeq pc, r8, ip, lsr #21 │ │ │ │ + mlseq r9, r0, r4, r9 │ │ │ │ + rsbeq pc, r8, sl, lsl #21 │ │ │ │ + rsbeq r9, r9, lr, lsl r4 │ │ │ │ + rsbeq pc, r8, r8, lsl sl @ │ │ │ │ + rsbeq r9, r9, r4, lsr #5 │ │ │ │ + mlseq r8, lr, r8, pc @ │ │ │ │ + strhteq r9, [r9], #-14 │ │ │ │ + strhteq pc, [r8], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r8, r9, r8, ror #31 │ │ │ │ + rsbeq pc, r8, r4, ror #11 │ │ │ │ + rsbeq r8, r9, sl, asr #31 │ │ │ │ + rsbeq pc, r8, r6, asr #11 │ │ │ │ + rsbeq r8, r9, ip, lsr #31 │ │ │ │ + rsbeq pc, r8, r8, lsr #11 │ │ │ │ + rsbeq r8, r9, sl, lsl #31 │ │ │ │ + rsbeq pc, r8, r6, lsl #11 │ │ │ │ + rsbeq r8, r9, ip, ror #30 │ │ │ │ + rsbeq pc, r8, r8, ror #10 │ │ │ │ + rsbeq r8, r9, lr, asr #30 │ │ │ │ + rsbeq pc, r8, sl, asr #10 │ │ │ │ + rsbeq r8, r9, lr, asr #29 │ │ │ │ + rsbeq pc, r8, sl, asr #9 │ │ │ │ @ instruction: 0x46504611 │ │ │ │ blvs 6120f8 │ │ │ │ blcs 5920fc │ │ │ │ @ instruction: 0xf0a8f001 │ │ │ │ movwls sl, #2864 @ 0xb30 │ │ │ │ blge b5f2d4 │ │ │ │ ldrbmi r6, [r0], -r9, lsr #19 │ │ │ │ @@ -331900,72 +331900,72 @@ │ │ │ │ tstpcc r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 0, cr15, cr6, cr0, {6} │ │ │ │ @ instruction: 0x4621483c │ │ │ │ @ instruction: 0xf6c04478 │ │ │ │ @ instruction: 0xf7fefec1 │ │ │ │ svclt 0x0000be0b │ │ │ │ - rsbeq r8, r9, r8, lsr #26 │ │ │ │ - rsbeq pc, r8, r2, lsr #6 │ │ │ │ - rsbeq r8, r9, lr, ror #25 │ │ │ │ - rsbeq pc, r8, r8, ror #5 │ │ │ │ - strhteq r8, [r9], #-196 @ 0xffffff3c │ │ │ │ - rsbeq pc, r8, lr, lsr #5 │ │ │ │ - mlseq r9, r2, ip, r8 │ │ │ │ - rsbeq pc, r8, ip, lsl #5 │ │ │ │ - rsbeq r8, r9, r0, ror ip │ │ │ │ - rsbeq pc, r8, ip, ror #4 │ │ │ │ - rsbeq r8, r9, sl, lsr #23 │ │ │ │ - rsbeq pc, r8, r6, lsr #3 │ │ │ │ - rsbeq r8, r9, ip, lsl #23 │ │ │ │ - rsbeq pc, r8, r8, lsl #3 │ │ │ │ - rsbeq r8, r9, lr, ror #22 │ │ │ │ - rsbeq pc, r8, r8, ror #2 │ │ │ │ - rsbeq r8, r9, lr, asr #22 │ │ │ │ - rsbeq pc, r8, sl, asr #2 │ │ │ │ - rsbeq r8, r9, r0, lsr fp │ │ │ │ - rsbeq pc, r8, ip, lsr #2 │ │ │ │ - rsbeq r8, r9, r2, lsl fp │ │ │ │ - rsbeq pc, r8, lr, lsl #2 │ │ │ │ - strdeq r8, [r9], #-164 @ 0xffffff5c @ │ │ │ │ - strdeq pc, [r8], #-0 @ │ │ │ │ - ldrdeq r8, [r9], #-166 @ 0xffffff5a @ │ │ │ │ - ldrdeq pc, [r8], #-2 @ │ │ │ │ - strhteq r8, [r9], #-168 @ 0xffffff58 │ │ │ │ - strhteq pc, [r8], #-4 @ │ │ │ │ - mlseq r9, sl, sl, r8 │ │ │ │ - mlseq r8, r6, r0, pc @ │ │ │ │ - rsbeq r8, r9, ip, ror sl │ │ │ │ - rsbeq pc, r8, r8, ror r0 @ │ │ │ │ - rsbeq r8, r9, lr, asr sl │ │ │ │ - rsbeq pc, r8, sl, asr r0 @ │ │ │ │ - rsbeq r8, r9, r0, asr #20 │ │ │ │ - rsbeq pc, r8, ip, lsr r0 @ │ │ │ │ - rsbeq r8, r9, r2, lsr #20 │ │ │ │ - rsbeq pc, r8, lr, lsl r0 @ │ │ │ │ - rsbeq r8, r9, r4, lsl #20 │ │ │ │ - rsbeq pc, r8, r0 │ │ │ │ - rsbeq r8, r9, r6, ror #19 │ │ │ │ - rsbeq lr, r8, r2, ror #31 │ │ │ │ - strhteq r8, [r9], #-156 @ 0xffffff64 │ │ │ │ - strhteq lr, [r8], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r8, r9, lr, ror r9 │ │ │ │ - rsbeq lr, r8, sl, ror pc │ │ │ │ - rsbeq r8, r9, r0, ror #18 │ │ │ │ - rsbeq lr, r8, ip, asr pc │ │ │ │ - rsbeq r8, r9, r2, asr #18 │ │ │ │ - rsbeq lr, r8, lr, lsr pc │ │ │ │ - rsbeq r8, r9, r4, lsr #18 │ │ │ │ - rsbeq lr, r8, r0, lsr #30 │ │ │ │ - rsbeq r8, r9, r0, ror #17 │ │ │ │ - ldrdeq lr, [r8], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r8, r9, r2, asr #17 │ │ │ │ - strhteq lr, [r8], #-238 @ 0xffffff12 │ │ │ │ - rsbeq r8, r9, r4, lsr #17 │ │ │ │ - rsbeq lr, r8, r0, lsr #29 │ │ │ │ + rsbeq r8, r9, ip, lsr #26 │ │ │ │ + rsbeq pc, r8, r6, lsr #6 │ │ │ │ + strdeq r8, [r9], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq pc, r8, ip, ror #5 │ │ │ │ + strhteq r8, [r9], #-200 @ 0xffffff38 │ │ │ │ + strhteq pc, [r8], #-34 @ 0xffffffde @ │ │ │ │ + mlseq r9, r6, ip, r8 │ │ │ │ + mlseq r8, r0, r2, pc @ │ │ │ │ + rsbeq r8, r9, r4, ror ip │ │ │ │ + rsbeq pc, r8, r0, ror r2 @ │ │ │ │ + rsbeq r8, r9, lr, lsr #23 │ │ │ │ + rsbeq pc, r8, sl, lsr #3 │ │ │ │ + mlseq r9, r0, fp, r8 │ │ │ │ + rsbeq pc, r8, ip, lsl #3 │ │ │ │ + rsbeq r8, r9, r2, ror fp │ │ │ │ + rsbeq pc, r8, ip, ror #2 │ │ │ │ + rsbeq r8, r9, r2, asr fp │ │ │ │ + rsbeq pc, r8, lr, asr #2 │ │ │ │ + rsbeq r8, r9, r4, lsr fp │ │ │ │ + rsbeq pc, r8, r0, lsr r1 @ │ │ │ │ + rsbeq r8, r9, r6, lsl fp │ │ │ │ + rsbeq pc, r8, r2, lsl r1 @ │ │ │ │ + strdeq r8, [r9], #-168 @ 0xffffff58 @ │ │ │ │ + strdeq pc, [r8], #-4 @ │ │ │ │ + ldrdeq r8, [r9], #-170 @ 0xffffff56 @ │ │ │ │ + ldrdeq pc, [r8], #-6 @ │ │ │ │ + strhteq r8, [r9], #-172 @ 0xffffff54 │ │ │ │ + strhteq pc, [r8], #-8 @ │ │ │ │ + mlseq r9, lr, sl, r8 │ │ │ │ + mlseq r8, sl, r0, pc @ │ │ │ │ + rsbeq r8, r9, r0, lsl #21 │ │ │ │ + rsbeq pc, r8, ip, ror r0 @ │ │ │ │ + rsbeq r8, r9, r2, ror #20 │ │ │ │ + rsbeq pc, r8, lr, asr r0 @ │ │ │ │ + rsbeq r8, r9, r4, asr #20 │ │ │ │ + rsbeq pc, r8, r0, asr #32 │ │ │ │ + rsbeq r8, r9, r6, lsr #20 │ │ │ │ + rsbeq pc, r8, r2, lsr #32 │ │ │ │ + rsbeq r8, r9, r8, lsl #20 │ │ │ │ + rsbeq pc, r8, r4 │ │ │ │ + rsbeq r8, r9, sl, ror #19 │ │ │ │ + rsbeq lr, r8, r6, ror #31 │ │ │ │ + rsbeq r8, r9, r0, asr #19 │ │ │ │ + strhteq lr, [r8], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r8, r9, r2, lsl #19 │ │ │ │ + rsbeq lr, r8, lr, ror pc │ │ │ │ + rsbeq r8, r9, r4, ror #18 │ │ │ │ + rsbeq lr, r8, r0, ror #30 │ │ │ │ + rsbeq r8, r9, r6, asr #18 │ │ │ │ + rsbeq lr, r8, r2, asr #30 │ │ │ │ + rsbeq r8, r9, r8, lsr #18 │ │ │ │ + rsbeq lr, r8, r4, lsr #30 │ │ │ │ + rsbeq r8, r9, r4, ror #17 │ │ │ │ + rsbeq lr, r8, r0, ror #29 │ │ │ │ + rsbeq r8, r9, r6, asr #17 │ │ │ │ + rsbeq lr, r8, r2, asr #29 │ │ │ │ + rsbeq r8, r9, r8, lsr #17 │ │ │ │ + rsbeq lr, r8, r4, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecae2c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ stc 2, cr9, [sp, #12] │ │ │ │ vqdmlsl.s16 q0, d12, d4 │ │ │ │ @@ -331985,16 +331985,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [lr, #-768] @ 0xfffffd00 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6c04478 │ │ │ │ blls 256988 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r8, r9, r4, asr r7 │ │ │ │ - rsbeq lr, r8, r0, asr sp │ │ │ │ + rsbeq r8, r9, r8, asr r7 │ │ │ │ + rsbeq lr, r8, r4, asr sp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2125f4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8df4692 │ │ │ │ ldrmi r2, [lr], -r8, ror #10 │ │ │ │ @@ -332341,30 +332341,30 @@ │ │ │ │ @ instruction: 0xf6b9e5aa │ │ │ │ svclt 0x0000efe6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, #0 │ │ │ │ movmi r0, r0 │ │ │ │ ldrhteq r7, [r4], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, ip, sl, ror #29 │ │ │ │ + rsbeq pc, ip, lr, ror #29 │ │ │ │ rsbseq r7, r4, r0, lsl r8 │ │ │ │ - rsbeq r8, r9, lr, lsr #5 │ │ │ │ - rsbeq lr, r8, sl, lsr #17 │ │ │ │ - rsbeq r8, r9, r4, ror r2 │ │ │ │ - rsbeq lr, r8, r0, ror r8 │ │ │ │ - rsbeq r8, r9, r6, asr r2 │ │ │ │ - rsbeq lr, r8, r2, asr r8 │ │ │ │ - rsbeq r8, r9, r8, lsr r2 │ │ │ │ - rsbeq lr, r8, r4, lsr r8 │ │ │ │ - rsbeq r8, r9, sl, lsl r2 │ │ │ │ - rsbeq lr, r8, r6, lsl r8 │ │ │ │ - strdeq r8, [r9], #-20 @ 0xffffffec @ │ │ │ │ - strdeq lr, [r8], #-112 @ 0xffffff90 @ │ │ │ │ - ldrdeq r8, [r9], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r8, r9, sl, ror #3 │ │ │ │ + strhteq r8, [r9], #-34 @ 0xffffffde │ │ │ │ + rsbeq lr, r8, lr, lsr #17 │ │ │ │ + rsbeq r8, r9, r8, ror r2 │ │ │ │ + rsbeq lr, r8, r4, ror r8 │ │ │ │ + rsbeq r8, r9, sl, asr r2 │ │ │ │ + rsbeq lr, r8, r6, asr r8 │ │ │ │ + rsbeq r8, r9, ip, lsr r2 │ │ │ │ + rsbeq lr, r8, r8, lsr r8 │ │ │ │ + rsbeq r8, r9, lr, lsl r2 │ │ │ │ + rsbeq lr, r8, sl, lsl r8 │ │ │ │ + strdeq r8, [r9], #-24 @ 0xffffffe8 @ │ │ │ │ + strdeq lr, [r8], #-116 @ 0xffffff8c @ │ │ │ │ + ldrdeq r8, [r9], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r8, r9, lr, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ ldrmi r4, [fp], r8, lsl #12 │ │ │ │ ldmib sp, {r2, r4, r9, sl, lr}^ │ │ │ │ @@ -332410,18 +332410,18 @@ │ │ │ │ @ instruction: 0xf6c0300c │ │ │ │ stmdami r8, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx ff3952c4 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r8, r9, lr, lsl #2 │ │ │ │ - rsbeq lr, r8, sl, lsl #14 │ │ │ │ - strhteq r8, [r9], #-2 │ │ │ │ - rsbeq lr, r8, lr, lsr #13 │ │ │ │ + rsbeq r8, r9, r2, lsl r1 │ │ │ │ + rsbeq lr, r8, lr, lsl #14 │ │ │ │ + strhteq r8, [r9], #-6 │ │ │ │ + strhteq lr, [r8], #-98 @ 0xffffff9e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ ldrmi r4, [fp], r8, lsl #12 │ │ │ │ mcrls 6, 0, r4, cr15, cr0, {4} │ │ │ │ @@ -332467,18 +332467,18 @@ │ │ │ │ @ instruction: 0xf6c0300c │ │ │ │ stmdami r8, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx 17153a8 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r8, r9, ip, lsr #32 │ │ │ │ - rsbeq lr, r8, r8, lsr #12 │ │ │ │ - rsbeq r7, r9, lr, asr #31 │ │ │ │ - rsbeq lr, r8, sl, asr #11 │ │ │ │ + rsbeq r8, r9, r0, lsr r0 │ │ │ │ + rsbeq lr, r8, ip, lsr #12 │ │ │ │ + ldrdeq r7, [r9], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq lr, r8, lr, asr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 212d84 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x4615b099 │ │ │ │ strmi r4, [fp], r5, lsr #21 │ │ │ │ @@ -332644,39 +332644,39 @@ │ │ │ │ @ instruction: 0xf8faf6c0 │ │ │ │ @ instruction: 0xf6b9e7ee │ │ │ │ svclt 0x0000ed86 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r7, r4, sl, lsr #2 │ │ │ │ - rsbeq r7, r9, r6, asr #31 │ │ │ │ + rsbeq r7, r9, sl, asr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, ip, r6, lsl #14 │ │ │ │ - rsbeq pc, ip, sl, ror #13 │ │ │ │ - rsbeq pc, ip, r2, asr #13 │ │ │ │ - mlseq ip, sl, r6, pc @ │ │ │ │ - rsbeq pc, ip, ip, ror r6 @ │ │ │ │ - rsbeq r7, r9, r2, ror lr │ │ │ │ + rsbeq pc, ip, sl, lsl #14 │ │ │ │ + rsbeq pc, ip, lr, ror #13 │ │ │ │ + rsbeq pc, ip, r6, asr #13 │ │ │ │ + mlseq ip, lr, r6, pc @ │ │ │ │ + rsbeq pc, ip, r0, lsl #13 │ │ │ │ + rsbeq r7, r9, r6, ror lr │ │ │ │ ldrhteq r6, [r4], #-240 @ 0xffffff10 │ │ │ │ - rsbeq r7, r9, r2, ror #27 │ │ │ │ - ldrdeq lr, [r8], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r7, r9, r4, asr #27 │ │ │ │ - rsbeq r7, r9, r6, ror #29 │ │ │ │ - rsbeq r7, r9, r6, lsr #27 │ │ │ │ - rsbeq r7, r9, r8, asr #29 │ │ │ │ - rsbeq r7, r9, sl, lsl #27 │ │ │ │ - rsbeq r7, r9, ip, lsr #29 │ │ │ │ - rsbeq r7, r9, sl, ror #26 │ │ │ │ - rsbeq r7, r9, ip, lsl #29 │ │ │ │ - rsbeq r7, r9, r0, asr sp │ │ │ │ - rsbeq r7, r9, r2, ror lr │ │ │ │ - rsbeq r7, r9, r8, lsr sp │ │ │ │ - rsbeq lr, r8, r2, lsr r3 │ │ │ │ - rsbeq r7, r9, r8, lsl sp │ │ │ │ - rsbeq lr, r8, r2, lsl r3 │ │ │ │ + rsbeq r7, r9, r6, ror #27 │ │ │ │ + rsbeq lr, r8, r2, ror #7 │ │ │ │ + rsbeq r7, r9, r8, asr #27 │ │ │ │ + rsbeq r7, r9, sl, ror #29 │ │ │ │ + rsbeq r7, r9, sl, lsr #27 │ │ │ │ + rsbeq r7, r9, ip, asr #29 │ │ │ │ + rsbeq r7, r9, lr, lsl #27 │ │ │ │ + strhteq r7, [r9], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r7, r9, lr, ror #26 │ │ │ │ + mlseq r9, r0, lr, r7 │ │ │ │ + rsbeq r7, r9, r4, asr sp │ │ │ │ + rsbeq r7, r9, r6, ror lr │ │ │ │ + rsbeq r7, r9, ip, lsr sp │ │ │ │ + rsbeq lr, r8, r6, lsr r3 │ │ │ │ + rsbeq r7, r9, ip, lsl sp │ │ │ │ + rsbeq lr, r8, r6, lsl r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 21309c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi febe9444 │ │ │ │ blmi febe9664 │ │ │ │ @@ -332847,40 +332847,40 @@ │ │ │ │ @ instruction: 0xff64f6bf │ │ │ │ @ instruction: 0xf6b9e7ef │ │ │ │ svclt 0x0000ebf0 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r6, r4, r8, lsl lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r9, r8, lsr #25 │ │ │ │ - rsbeq pc, ip, r0, ror #7 │ │ │ │ - rsbeq pc, ip, r4, asr #7 │ │ │ │ - mlseq ip, ip, r3, pc @ │ │ │ │ - rsbeq pc, ip, sl, asr r3 @ │ │ │ │ - rsbeq pc, ip, r6, lsr r3 @ │ │ │ │ - rsbeq r7, r9, r0, lsl fp │ │ │ │ - rsbeq lr, r8, ip, lsl #2 │ │ │ │ + rsbeq r7, r9, ip, lsr #25 │ │ │ │ + rsbeq pc, ip, r4, ror #7 │ │ │ │ + rsbeq pc, ip, r8, asr #7 │ │ │ │ + rsbeq pc, ip, r0, lsr #7 │ │ │ │ + rsbeq pc, ip, lr, asr r3 @ │ │ │ │ + rsbeq pc, ip, sl, lsr r3 @ │ │ │ │ + rsbeq r7, r9, r4, lsl fp │ │ │ │ + rsbeq lr, r8, r0, lsl r1 │ │ │ │ rsbseq r6, r4, r6, lsr #25 │ │ │ │ - ldrdeq r7, [r9], #-166 @ 0xffffff5a @ │ │ │ │ - ldrdeq lr, [r8], #-2 @ │ │ │ │ - rsbeq r7, r9, r4, lsl #22 │ │ │ │ - mlseq r9, r2, sl, r7 │ │ │ │ - strhteq r7, [r9], #-180 @ 0xffffff4c │ │ │ │ - rsbeq r7, r9, r4, ror sl │ │ │ │ - mlseq r9, r6, fp, r7 │ │ │ │ - rsbeq r7, r9, r8, asr sl │ │ │ │ - rsbeq r7, r9, sl, ror fp │ │ │ │ - rsbeq r7, r9, ip, lsr sl │ │ │ │ - rsbeq r7, r9, lr, asr fp │ │ │ │ - rsbeq r7, r9, r2, lsr #20 │ │ │ │ - rsbeq r7, r9, r4, asr #22 │ │ │ │ - rsbeq r7, r9, sl, lsl #20 │ │ │ │ - rsbeq lr, r8, r4 │ │ │ │ - rsbeq r7, r9, ip, ror #19 │ │ │ │ - rsbeq sp, r8, r6, ror #31 │ │ │ │ + ldrdeq r7, [r9], #-170 @ 0xffffff56 @ │ │ │ │ + ldrdeq lr, [r8], #-6 @ │ │ │ │ + rsbeq r7, r9, r8, lsl #22 │ │ │ │ + mlseq r9, r6, sl, r7 │ │ │ │ + strhteq r7, [r9], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r7, r9, r8, ror sl │ │ │ │ + mlseq r9, sl, fp, r7 │ │ │ │ + rsbeq r7, r9, ip, asr sl │ │ │ │ + rsbeq r7, r9, lr, ror fp │ │ │ │ + rsbeq r7, r9, r0, asr #20 │ │ │ │ + rsbeq r7, r9, r2, ror #22 │ │ │ │ + rsbeq r7, r9, r6, lsr #20 │ │ │ │ + rsbeq r7, r9, r8, asr #22 │ │ │ │ + rsbeq r7, r9, lr, lsl #20 │ │ │ │ + rsbeq lr, r8, r8 │ │ │ │ + strdeq r7, [r9], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq sp, r8, sl, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecaf114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fe5b │ │ │ │ @@ -332891,16 +332891,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6bf300c │ │ │ │ stmdami r5, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff04f6bf │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r7, r9, sl, lsr #18 │ │ │ │ - rsbeq sp, r8, r6, lsr #30 │ │ │ │ + rsbeq r7, r9, lr, lsr #18 │ │ │ │ + rsbeq sp, r8, sl, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecaf164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fe33 │ │ │ │ @@ -332911,16 +332911,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6bf300c │ │ │ │ stmdami r5, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrc2 6, 6, pc, cr12, cr15, {5} │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - ldrdeq r7, [r9], #-138 @ 0xffffff76 @ │ │ │ │ - ldrdeq sp, [r8], #-230 @ 0xffffff1a @ │ │ │ │ + ldrdeq r7, [r9], #-142 @ 0xffffff72 @ │ │ │ │ + ldrdeq sp, [r8], #-234 @ 0xffffff16 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31346c >::_M_default_append(unsigned int)@@Base+0x908d8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r3, lsl #1 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @@ -333047,20 +333047,20 @@ │ │ │ │ @ instruction: 0xf6bf300c │ │ │ │ stmdami sl, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 6, cr15, [lr, #764] @ 0x2fc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ blhi 3134b4 >::_M_default_append(unsigned int)@@Base+0x90920> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r7, r9, r6, lsr r7 │ │ │ │ - rsbeq sp, r8, r2, lsr sp │ │ │ │ - rsbeq r7, r9, r2, ror #13 │ │ │ │ - ldrdeq sp, [r8], #-206 @ 0xffffff32 @ │ │ │ │ - strhteq r7, [r9], #-110 @ 0xffffff92 │ │ │ │ - strhteq sp, [r8], #-202 @ 0xffffff36 │ │ │ │ + rsbeq r7, r9, sl, lsr r7 │ │ │ │ + rsbeq sp, r8, r6, lsr sp │ │ │ │ + rsbeq r7, r9, r6, ror #13 │ │ │ │ + rsbeq sp, r8, r2, ror #25 │ │ │ │ + rsbeq r7, r9, r2, asr #13 │ │ │ │ + strhteq sp, [r8], #-206 @ 0xffffff32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 16a9a44 │ │ │ │ blmi 16a9a6c │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -333144,21 +333144,21 @@ │ │ │ │ @ instruction: 0xf6bf4478 │ │ │ │ blls 2d7778 >::_M_default_append(unsigned int)@@Base+0x54be4> │ │ │ │ @ instruction: 0xf6b9e7a6 │ │ │ │ svclt 0x0000e99c │ │ │ │ ... │ │ │ │ rsbseq r6, r4, ip, lsl r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r7, [r9], #-84 @ 0xffffffac @ │ │ │ │ - strdeq sp, [r8], #-176 @ 0xffffff50 @ │ │ │ │ - ldrdeq r7, [r9], #-88 @ 0xffffffa8 @ │ │ │ │ - ldrdeq sp, [r8], #-180 @ 0xffffff4c @ │ │ │ │ + strdeq r7, [r9], #-88 @ 0xffffffa8 @ │ │ │ │ + strdeq sp, [r8], #-180 @ 0xffffff4c @ │ │ │ │ + ldrdeq r7, [r9], #-92 @ 0xffffffa4 @ │ │ │ │ + ldrdeq sp, [r8], #-184 @ 0xffffff48 @ │ │ │ │ rsbseq r6, r4, r8, ror #14 │ │ │ │ - rsbeq r7, r9, r4, asr #10 │ │ │ │ - rsbeq sp, r8, r0, asr #22 │ │ │ │ + rsbeq r7, r9, r8, asr #10 │ │ │ │ + rsbeq sp, r8, r4, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 313828 >::_M_default_append(unsigned int)@@Base+0x90c94> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ @ instruction: 0x461d4610 │ │ │ │ @@ -333408,20 +333408,20 @@ │ │ │ │ blx 1196250 │ │ │ │ stmdbls r3, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6bf4478 │ │ │ │ bls 25734c │ │ │ │ andlt r4, r5, r0, lsl r6 │ │ │ │ blhi 313a5c >::_M_default_append(unsigned int)@@Base+0x90ec8> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r7, r9, r8, ror #2 │ │ │ │ - rsbeq sp, r8, r4, ror #14 │ │ │ │ - rsbeq r7, r9, r0, asr #2 │ │ │ │ - rsbeq sp, r8, ip, lsr r7 │ │ │ │ - rsbeq r7, r9, r8, lsl r1 │ │ │ │ - rsbeq sp, r8, r4, lsl r7 │ │ │ │ + rsbeq r7, r9, ip, ror #2 │ │ │ │ + rsbeq sp, r8, r8, ror #14 │ │ │ │ + rsbeq r7, r9, r4, asr #2 │ │ │ │ + rsbeq sp, r8, r0, asr #14 │ │ │ │ + rsbeq r7, r9, ip, lsl r1 │ │ │ │ + rsbeq sp, r8, r8, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 393c44 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf1b3b085 │ │ │ │ @ instruction: 0xf04f0b00 │ │ │ │ @@ -333844,24 +333844,24 @@ │ │ │ │ blpl 194458 │ │ │ │ @ instruction: 0xf9fef3cc │ │ │ │ ldc 8, cr6, [r5, #392] @ 0x188 │ │ │ │ @ instruction: 0xf5025b04 │ │ │ │ mrc 2, 1, r6, cr8, cr2, {5} │ │ │ │ vldr d8, [r2, #-276] @ 0xfffffeec │ │ │ │ ldr r6, [ip, r2, lsl #22]! │ │ │ │ - rsbeq ip, fp, sl, lsr #28 │ │ │ │ - rsbeq pc, r8, sl, lsl r8 @ │ │ │ │ - rsbeq pc, r8, r2, asr #14 │ │ │ │ - rsbeq pc, r8, sl, lsl r7 @ │ │ │ │ - rsbeq ip, fp, r2, ror #21 │ │ │ │ - rsbeq pc, r8, lr, asr #9 │ │ │ │ - rsbeq pc, r8, r0, lsr r4 @ │ │ │ │ - rsbeq r6, r9, r6, ror #20 │ │ │ │ - rsbeq sp, r8, r2, rrx │ │ │ │ - rsbeq pc, r8, sl, ror #7 │ │ │ │ + rsbeq ip, fp, lr, lsr #28 │ │ │ │ + rsbeq pc, r8, lr, lsl r8 @ │ │ │ │ + rsbeq pc, r8, r6, asr #14 │ │ │ │ + rsbeq pc, r8, lr, lsl r7 @ │ │ │ │ + rsbeq ip, fp, r6, ror #21 │ │ │ │ + ldrdeq pc, [r8], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq pc, r8, r4, lsr r4 @ │ │ │ │ + rsbeq r6, r9, sl, ror #20 │ │ │ │ + rsbeq sp, r8, r6, rrx │ │ │ │ + rsbeq pc, r8, lr, ror #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xc624f8df │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ tstcs r0, r4, lsr #12 │ │ │ │ @@ -334253,108 +334253,108 @@ │ │ │ │ ldmvc r5!, {r6, sl, fp, pc} │ │ │ │ ldrmi sl, [r5], #-3869 @ 0xfffff0e3 │ │ │ │ ... │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ rsbseq r5, r4, ip, lsl #23 │ │ │ │ @ instruction: 0xffff5547 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq lr, [ip], #-22 @ 0xffffffea │ │ │ │ - rsbeq r6, r9, r2, lsr #22 │ │ │ │ - rsbeq r6, r9, r8, lsr #19 │ │ │ │ - rsbeq ip, r8, r2, lsr #31 │ │ │ │ - rsbseq r5, r4, r8, lsr fp │ │ │ │ + strhteq lr, [ip], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq r6, r9, r6, lsr #22 │ │ │ │ rsbeq r6, r9, ip, lsr #19 │ │ │ │ + rsbeq ip, r8, r6, lsr #31 │ │ │ │ + rsbseq r5, r4, r8, lsr fp │ │ │ │ + strhteq r6, [r9], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0xffff84db │ │ │ │ @ instruction: 0xfffff84d │ │ │ │ @ instruction: 0xffff868f │ │ │ │ @ instruction: 0xfffff063 │ │ │ │ - rsbeq r6, r9, r8, lsr #21 │ │ │ │ - strdeq r6, [r9], #-140 @ 0xffffff74 @ │ │ │ │ - strdeq ip, [r8], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r6, r9, ip, lsr #21 │ │ │ │ + rsbeq r6, r9, r0, lsl #18 │ │ │ │ + strdeq ip, [r8], #-234 @ 0xffffff16 @ │ │ │ │ @ instruction: 0xffffe937 │ │ │ │ muleq r0, r1, r6 │ │ │ │ @ instruction: 0xffff8271 │ │ │ │ - strhteq r6, [r9], #-128 @ 0xffffff80 │ │ │ │ - rsbeq ip, r8, sl, lsr #29 │ │ │ │ - mlseq r9, r2, r8, r6 │ │ │ │ - rsbeq ip, r8, ip, lsl #29 │ │ │ │ + strhteq r6, [r9], #-132 @ 0xffffff7c │ │ │ │ + rsbeq ip, r8, lr, lsr #29 │ │ │ │ + mlseq r9, r6, r8, r6 │ │ │ │ + mlseq r8, r0, lr, ip │ │ │ │ @ instruction: 0xffff83ad │ │ │ │ @ instruction: 0xffff8099 │ │ │ │ - rsbeq r6, r9, ip, asr #16 │ │ │ │ - rsbeq ip, r8, r6, asr #28 │ │ │ │ - rsbeq r6, r9, ip, lsr #16 │ │ │ │ - rsbeq ip, r8, lr, lsr #28 │ │ │ │ - strdeq r6, [r9], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq ip, r8, ip, ror #27 │ │ │ │ + rsbeq r6, r9, r0, asr r8 │ │ │ │ + rsbeq ip, r8, sl, asr #28 │ │ │ │ + rsbeq r6, r9, r0, lsr r8 │ │ │ │ + rsbeq ip, r8, r2, lsr lr │ │ │ │ + strdeq r6, [r9], #-118 @ 0xffffff8a @ │ │ │ │ + strdeq ip, [r8], #-208 @ 0xffffff30 @ │ │ │ │ @ instruction: 0xfffff149 │ │ │ │ - rsbeq r6, r9, r0, asr #15 │ │ │ │ - strhteq ip, [r8], #-218 @ 0xffffff26 │ │ │ │ + rsbeq r6, r9, r4, asr #15 │ │ │ │ + strhteq ip, [r8], #-222 @ 0xffffff22 │ │ │ │ @ instruction: 0xffff7f37 │ │ │ │ - rsbeq r6, r9, lr, lsl #15 │ │ │ │ - rsbeq ip, r8, r8, lsl #27 │ │ │ │ + mlseq r9, r2, r7, r6 │ │ │ │ + rsbeq ip, r8, ip, lsl #27 │ │ │ │ @ instruction: 0xffff7e8d │ │ │ │ - rsbeq r6, r9, ip, asr r7 │ │ │ │ - rsbeq ip, r8, r6, asr sp │ │ │ │ + rsbeq r6, r9, r0, ror #14 │ │ │ │ + rsbeq ip, r8, sl, asr sp │ │ │ │ @ instruction: 0xffff864b │ │ │ │ - rsbeq r6, r9, sl, lsr #14 │ │ │ │ - rsbeq ip, r8, r4, lsr #26 │ │ │ │ + rsbeq r6, r9, lr, lsr #14 │ │ │ │ + rsbeq ip, r8, r8, lsr #26 │ │ │ │ @ instruction: 0xffff4687 │ │ │ │ - strdeq r6, [r9], #-108 @ 0xffffff94 @ │ │ │ │ - strdeq ip, [r8], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r6, r9, r0, lsl #14 │ │ │ │ + strdeq ip, [r8], #-204 @ 0xffffff34 @ │ │ │ │ @ instruction: 0xffff4743 │ │ │ │ - ldrdeq r6, [r9], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq ip, r8, ip, asr #25 │ │ │ │ + ldrdeq r6, [r9], #-100 @ 0xffffff9c @ │ │ │ │ + ldrdeq ip, [r8], #-192 @ 0xffffff40 @ │ │ │ │ andeq r0, r0, fp, lsl #18 │ │ │ │ - rsbeq r6, r9, r0, lsr #13 │ │ │ │ - mlseq r8, ip, ip, ip │ │ │ │ + rsbeq r6, r9, r4, lsr #13 │ │ │ │ + rsbeq ip, r8, r0, lsr #25 │ │ │ │ @ instruction: 0xffffb965 │ │ │ │ - rsbeq r6, r9, ip, ror #12 │ │ │ │ - rsbeq ip, r8, r8, ror #24 │ │ │ │ + rsbeq r6, r9, r0, ror r6 │ │ │ │ + rsbeq ip, r8, ip, ror #24 │ │ │ │ @ instruction: 0xffff5237 │ │ │ │ - rsbeq r6, r9, r0, asr #12 │ │ │ │ - rsbeq ip, r8, ip, lsr ip │ │ │ │ + rsbeq r6, r9, r4, asr #12 │ │ │ │ + rsbeq ip, r8, r0, asr #24 │ │ │ │ @ instruction: 0xffffb825 │ │ │ │ - rsbeq r6, r9, ip, lsl #12 │ │ │ │ - rsbeq ip, r8, r8, lsl #24 │ │ │ │ + rsbeq r6, r9, r0, lsl r6 │ │ │ │ + rsbeq ip, r8, ip, lsl #24 │ │ │ │ @ instruction: 0xffffde4b │ │ │ │ - rsbeq r6, r9, r0, ror #11 │ │ │ │ - ldrdeq ip, [r8], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r6, r9, r4, ror #11 │ │ │ │ + rsbeq ip, r8, r0, ror #23 │ │ │ │ @ instruction: 0xffffe453 │ │ │ │ @ instruction: 0xffffe531 │ │ │ │ - rsbeq r6, r9, r2, lsr #11 │ │ │ │ - mlseq r8, lr, fp, ip │ │ │ │ + rsbeq r6, r9, r6, lsr #11 │ │ │ │ + rsbeq ip, r8, r2, lsr #23 │ │ │ │ @ instruction: 0xffff4a71 │ │ │ │ - rsbeq r6, r9, r6, ror r5 │ │ │ │ - rsbeq ip, r8, r2, ror fp │ │ │ │ + rsbeq r6, r9, sl, ror r5 │ │ │ │ + rsbeq ip, r8, r6, ror fp │ │ │ │ @ instruction: 0xfffff05d │ │ │ │ - rsbeq r6, r9, sl, asr #10 │ │ │ │ - rsbeq ip, r8, r6, asr #22 │ │ │ │ + rsbeq r6, r9, lr, asr #10 │ │ │ │ + rsbeq ip, r8, sl, asr #22 │ │ │ │ @ instruction: 0xffffec25 │ │ │ │ - rsbeq r6, r9, lr, lsl r5 │ │ │ │ - rsbeq ip, r8, sl, lsl fp │ │ │ │ + rsbeq r6, r9, r2, lsr #10 │ │ │ │ + rsbeq ip, r8, lr, lsl fp │ │ │ │ @ instruction: 0xffffeba9 │ │ │ │ - strdeq r6, [r9], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq ip, r8, lr, ror #21 │ │ │ │ - rsbeq sp, r8, lr, lsl #14 │ │ │ │ - strhteq sp, [ip], #-192 @ 0xffffff40 │ │ │ │ + strdeq r6, [r9], #-70 @ 0xffffffba @ │ │ │ │ + strdeq ip, [r8], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq sp, r8, r2, lsl r7 │ │ │ │ + strhteq sp, [ip], #-196 @ 0xffffff3c │ │ │ │ andeq r0, r0, r7, asr r4 │ │ │ │ - rsbeq r6, r9, ip, lsl #13 │ │ │ │ - rsbeq r8, r8, ip, asr #17 │ │ │ │ - mlseq r9, r2, r4, r6 │ │ │ │ - rsbeq ip, r8, lr, lsl #21 │ │ │ │ - rsbeq r6, r9, r8, ror r4 │ │ │ │ - rsbeq ip, r8, r4, ror sl │ │ │ │ - rsbeq r6, r9, lr, asr r6 │ │ │ │ - rsbeq r6, r9, r0, lsr #13 │ │ │ │ - rsbeq r6, r9, r4, lsr r4 │ │ │ │ - rsbeq ip, r8, r0, lsr sl │ │ │ │ - rsbeq r6, r9, lr, ror r6 │ │ │ │ - strhteq r6, [r9], #-96 @ 0xffffffa0 │ │ │ │ - strdeq r6, [r9], #-56 @ 0xffffffc8 @ │ │ │ │ - strdeq ip, [r8], #-148 @ 0xffffff6c @ │ │ │ │ + mlseq r9, r0, r6, r6 │ │ │ │ + ldrdeq r8, [r8], #-128 @ 0xffffff80 @ │ │ │ │ + mlseq r9, r6, r4, r6 │ │ │ │ + mlseq r8, r2, sl, ip │ │ │ │ + rsbeq r6, r9, ip, ror r4 │ │ │ │ + rsbeq ip, r8, r8, ror sl │ │ │ │ + rsbeq r6, r9, r2, ror #12 │ │ │ │ + rsbeq r6, r9, r4, lsr #13 │ │ │ │ + rsbeq r6, r9, r8, lsr r4 │ │ │ │ + rsbeq ip, r8, r4, lsr sl │ │ │ │ + rsbeq r6, r9, r2, lsl #13 │ │ │ │ + strhteq r6, [r9], #-100 @ 0xffffff9c │ │ │ │ + strdeq r6, [r9], #-60 @ 0xffffffc4 @ │ │ │ │ + strdeq ip, [r8], #-152 @ 0xffffff68 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb0828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -334365,16 +334365,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6be300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 201715a │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r6, r9, r6, lsl r2 │ │ │ │ - rsbeq ip, r8, r2, lsl r8 │ │ │ │ + rsbeq r6, r9, sl, lsl r2 │ │ │ │ + rsbeq ip, r8, r6, lsl r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 314b30 >::_M_default_append(unsigned int)@@Base+0x91f9c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 156b0cc │ │ │ │ blmi 156af08 │ │ │ │ @@ -334455,24 +334455,24 @@ │ │ │ │ blx 5172b0 │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ blx ff4172b8 │ │ │ │ @ instruction: 0xf6b7e7b8 │ │ │ │ svclt 0x0000ef56 │ │ │ │ rsbseq r5, r4, r4, lsl #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, ip, lr, lsr #19 │ │ │ │ - rsbeq r6, r9, r2, asr #2 │ │ │ │ - rsbeq ip, r8, lr, lsr r7 │ │ │ │ + strhteq sp, [ip], #-146 @ 0xffffff6e │ │ │ │ + rsbeq r6, r9, r6, asr #2 │ │ │ │ + rsbeq ip, r8, r2, asr #14 │ │ │ │ ldrsbteq r5, [r4], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r6, r9, sl, lsl #2 │ │ │ │ - rsbeq ip, r8, r6, lsl #14 │ │ │ │ - ldrdeq r6, [r9], #-2 @ │ │ │ │ - rsbeq ip, r8, lr, asr #13 │ │ │ │ - strhteq r6, [r9], #-4 │ │ │ │ - rsbeq r6, r9, r6, asr #1 │ │ │ │ + rsbeq r6, r9, lr, lsl #2 │ │ │ │ + rsbeq ip, r8, sl, lsl #14 │ │ │ │ + ldrdeq r6, [r9], #-6 @ │ │ │ │ + ldrdeq ip, [r8], #-98 @ 0xffffff9e @ │ │ │ │ + strhteq r6, [r9], #-8 │ │ │ │ + rsbeq r6, r9, sl, asr #1 │ │ │ │ andle r2, r2, r2, lsl #20 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 214cc0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -334641,16 +334641,16 @@ │ │ │ │ ldr r5, [r0, -r0, lsl #22]! │ │ │ │ blne 2d54bc >::_M_default_append(unsigned int)@@Base+0x52928> │ │ │ │ mrc 7, 7, lr, cr1, cr15, {5} │ │ │ │ ble ff6d82ec │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e725 │ │ │ │ - rsbeq r5, r9, r0, lsr #29 │ │ │ │ - mlseq r8, ip, r4, ip │ │ │ │ + rsbeq r5, r9, r4, lsr #29 │ │ │ │ + rsbeq ip, r8, r0, lsr #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 214f80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ movtgt pc, #2271 @ 0x8df @ │ │ │ │ @@ -334861,37 +334861,37 @@ │ │ │ │ ldc 6, cr14, [sp, #1000] @ 0x3e8 │ │ │ │ stmdavs fp!, {r1, r2, r4, r8, r9, fp, pc} │ │ │ │ blhi 69544c │ │ │ │ svclt 0x0000e6f4 │ │ │ │ rsbseq r4, r4, lr, lsr #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq r4, [r4], #-236 @ 0xffffff14 │ │ │ │ - rsbeq r5, r9, sl, lsl #26 │ │ │ │ - rsbeq r5, r9, r4, asr ip │ │ │ │ - rsbeq r5, r9, r0, ror #23 │ │ │ │ - ldrdeq ip, [r8], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r5, r9, r2, asr #23 │ │ │ │ - strhteq ip, [r8], #-30 @ 0xffffffe2 │ │ │ │ - rsbeq r5, r9, r6, lsr #23 │ │ │ │ - rsbeq r5, r9, r0, ror #28 │ │ │ │ - rsbeq fp, r8, r8, lsr #14 │ │ │ │ - rsbeq r5, r9, r0, ror #22 │ │ │ │ - rsbeq r5, r9, r6, lsr lr │ │ │ │ - rsbeq r5, r9, r0, asr #22 │ │ │ │ - rsbeq ip, r8, ip, lsr r1 │ │ │ │ - rsbeq r5, r9, r2, lsr #22 │ │ │ │ - rsbeq ip, r8, lr, lsl r1 │ │ │ │ - rsbeq r5, r9, r4, lsl #22 │ │ │ │ - rsbeq ip, r8, r0, lsl #2 │ │ │ │ - strhteq r5, [r9], #-168 @ 0xffffff58 │ │ │ │ - strhteq ip, [r8], #-2 │ │ │ │ - mlseq r9, r8, sl, r5 │ │ │ │ - mlseq r8, r2, r0, ip │ │ │ │ - rsbeq r5, r9, r8, ror sl │ │ │ │ - rsbeq r5, r9, r6, lsl #27 │ │ │ │ + rsbeq r5, r9, lr, lsl #26 │ │ │ │ + rsbeq r5, r9, r8, asr ip │ │ │ │ + rsbeq r5, r9, r4, ror #23 │ │ │ │ + rsbeq ip, r8, r0, ror #3 │ │ │ │ + rsbeq r5, r9, r6, asr #23 │ │ │ │ + rsbeq ip, r8, r2, asr #3 │ │ │ │ + rsbeq r5, r9, sl, lsr #23 │ │ │ │ + rsbeq r5, r9, r4, ror #28 │ │ │ │ + rsbeq fp, r8, ip, lsr #14 │ │ │ │ + rsbeq r5, r9, r4, ror #22 │ │ │ │ + rsbeq r5, r9, sl, lsr lr │ │ │ │ + rsbeq r5, r9, r4, asr #22 │ │ │ │ + rsbeq ip, r8, r0, asr #2 │ │ │ │ + rsbeq r5, r9, r6, lsr #22 │ │ │ │ + rsbeq ip, r8, r2, lsr #2 │ │ │ │ + rsbeq r5, r9, r8, lsl #22 │ │ │ │ + rsbeq ip, r8, r4, lsl #2 │ │ │ │ + strhteq r5, [r9], #-172 @ 0xffffff54 │ │ │ │ + strhteq ip, [r8], #-6 │ │ │ │ + mlseq r9, ip, sl, r5 │ │ │ │ + mlseq r8, r6, r0, ip │ │ │ │ + rsbeq r5, r9, ip, ror sl │ │ │ │ + rsbeq r5, r9, sl, lsl #27 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 315344 >::_M_default_append(unsigned int)@@Base+0x927b0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 15eb8e0 │ │ │ │ blmi 15eb71c │ │ │ │ @@ -334974,26 +334974,26 @@ │ │ │ │ mcr2 6, 0, pc, cr0, cr13, {5} @ │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ mrc2 6, 5, pc, cr12, cr13, {5} │ │ │ │ @ instruction: 0xf6b7e7ab │ │ │ │ svclt 0x0000eb48 │ │ │ │ rsbseq r4, r4, r0, ror fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq ip, sl, r1, sp │ │ │ │ - rsbeq r5, r9, r0, asr #18 │ │ │ │ - rsbeq fp, r8, ip, lsr pc │ │ │ │ - rsbeq r5, r9, r8, lsr #18 │ │ │ │ - rsbeq fp, r8, r4, lsr #30 │ │ │ │ + mlseq ip, lr, r1, sp │ │ │ │ + rsbeq r5, r9, r4, asr #18 │ │ │ │ + rsbeq fp, r8, r0, asr #30 │ │ │ │ + rsbeq r5, r9, ip, lsr #18 │ │ │ │ + rsbeq fp, r8, r8, lsr #30 │ │ │ │ ldrhteq r4, [r4], #-174 @ 0xffffff52 │ │ │ │ - strdeq r5, [r9], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq fp, r8, ip, ror #29 │ │ │ │ - strhteq r5, [r9], #-134 @ 0xffffff7a │ │ │ │ - strhteq fp, [r8], #-226 @ 0xffffff1e │ │ │ │ - mlseq r9, r8, r8, r5 │ │ │ │ - rsbeq r5, r9, sl, lsr #17 │ │ │ │ + strdeq r5, [r9], #-132 @ 0xffffff7c @ │ │ │ │ + strdeq fp, [r8], #-224 @ 0xffffff20 @ │ │ │ │ + strhteq r5, [r9], #-138 @ 0xffffff76 │ │ │ │ + strhteq fp, [r8], #-230 @ 0xffffff1a │ │ │ │ + mlseq r9, ip, r8, r5 │ │ │ │ + rsbeq r5, r9, lr, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb1224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, , q6 │ │ │ │ stmdbmi lr, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b84479 │ │ │ │ @@ -335006,17 +335006,17 @@ │ │ │ │ stmdami r8, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6bd4478 │ │ │ │ ldc 14, cr15, [pc, #500] @ 15a250 │ │ │ │ vldrlt d0, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq sp, ip, r8, lsl r0 │ │ │ │ - rsbeq r5, r9, sl, lsl r8 │ │ │ │ - rsbeq r5, r9, ip, lsr r9 │ │ │ │ + rsbeq sp, ip, ip, lsl r0 │ │ │ │ + rsbeq r5, r9, lr, lsl r8 │ │ │ │ + rsbeq r5, r9, r0, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb1280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, , q6 │ │ │ │ stmdbmi sp, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b84479 │ │ │ │ @@ -335028,17 +335028,17 @@ │ │ │ │ @ instruction: 0xf6bd300c │ │ │ │ stmdami r7, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6bd4478 │ │ │ │ ldc 14, cr15, [pc, #316] @ 15a1f4 │ │ │ │ vldrlt d0, [r0, #-4] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - strhteq ip, [ip], #-252 @ 0xffffff04 │ │ │ │ - strhteq r5, [r9], #-126 @ 0xffffff82 │ │ │ │ - rsbeq r5, r9, r0, ror #17 │ │ │ │ + rsbeq ip, ip, r0, asr #31 │ │ │ │ + rsbeq r5, r9, r2, asr #15 │ │ │ │ + rsbeq r5, r9, r4, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb12d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335047,17 +335047,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ msrvc (UNDEF: 47), r1 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r8, #-756]! @ 0xfffffd0c │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ mcr2 6, 1, pc, cr4, cr13, {5} @ │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq ip, ip, r4, ror #30 │ │ │ │ - rsbeq r5, r9, r8, ror #14 │ │ │ │ - rsbeq r5, r9, sl, lsl #17 │ │ │ │ + rsbeq ip, ip, r8, ror #30 │ │ │ │ + rsbeq r5, r9, ip, ror #14 │ │ │ │ + rsbeq r5, r9, lr, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb1324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335066,17 +335066,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmppvc r6, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r2, #-756] @ 0xfffffd0c │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ ldc2l 6, cr15, [lr, #756]! @ 0x2f4 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq ip, ip, r8, lsl pc │ │ │ │ - rsbeq r5, r9, ip, lsl r7 │ │ │ │ - rsbeq r5, r9, lr, lsr r8 │ │ │ │ + rsbeq ip, ip, ip, lsl pc │ │ │ │ + rsbeq r5, r9, r0, lsr #14 │ │ │ │ + rsbeq r5, r9, r2, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb1370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, , q6 │ │ │ │ stmdbmi sp, {r0, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335088,17 +335088,17 @@ │ │ │ │ @ instruction: 0xf6bd300c │ │ │ │ stmdami r7, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6bd4478 │ │ │ │ ldc 13, cr15, [pc, #860] @ 15a504 │ │ │ │ vldrlt d0, [r0, #-4] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq ip, ip, ip, asr #29 │ │ │ │ - rsbeq r5, r9, lr, asr #13 │ │ │ │ - strdeq r5, [r9], #-112 @ 0xffffff90 @ │ │ │ │ + ldrdeq ip, [ip], #-224 @ 0xffffff20 @ │ │ │ │ + ldrdeq r5, [r9], #-98 @ 0xffffff9e @ │ │ │ │ + strdeq r5, [r9], #-116 @ 0xffffff8c @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb13c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, , q6 │ │ │ │ ldmdbmi r5, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335117,17 +335117,17 @@ │ │ │ │ stc2 6, cr15, [r2, #756]! @ 0x2f4 │ │ │ │ bleq 295890 >::_M_default_append(unsigned int)@@Base+0x12cfc> │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq ip, ip, r4, ror lr │ │ │ │ - rsbeq r5, r9, r4, ror #12 │ │ │ │ - rsbeq r5, r9, r6, lsl #15 │ │ │ │ + rsbeq ip, ip, r8, ror lr │ │ │ │ + rsbeq r5, r9, r8, ror #12 │ │ │ │ + rsbeq r5, r9, sl, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb1440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, , q6 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335146,17 +335146,17 @@ │ │ │ │ stc2l 6, cr15, [r6, #-756]! @ 0xfffffd0c │ │ │ │ bleq 295908 >::_M_default_append(unsigned int)@@Base+0x12d74> │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - strdeq ip, [ip], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r5, r9, ip, ror #11 │ │ │ │ - rsbeq r5, r9, lr, lsl #14 │ │ │ │ + rsbeq ip, ip, r0, lsl #28 │ │ │ │ + strdeq r5, [r9], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r5, r9, r2, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb14b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335165,17 +335165,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x71aaf241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r8], #-756 @ 0xfffffd0c │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ ldc2 6, cr15, [r4, #-756]! @ 0xfffffd0c │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq ip, ip, r4, lsl #27 │ │ │ │ - rsbeq r5, r9, r8, lsl #11 │ │ │ │ - rsbeq r5, r9, sl, lsr #13 │ │ │ │ + rsbeq ip, ip, r8, lsl #27 │ │ │ │ + rsbeq r5, r9, ip, lsl #11 │ │ │ │ + rsbeq r5, r9, lr, lsr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb1504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ stmiavs r8, {r1, r2, r9, sl, lr}^ │ │ │ │ vsubhn.i32 d4, , q6 │ │ │ │ ldmdbmi r7!, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -335230,23 +335230,23 @@ │ │ │ │ bicvc pc, ip, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fff97eda │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf6bd4478 │ │ │ │ @ instruction: 0x4620fcb3 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ - rsbeq ip, ip, r4, lsr sp │ │ │ │ - rsbeq r5, r9, r6, lsl #10 │ │ │ │ - rsbeq fp, r8, r2, lsl #22 │ │ │ │ - rsbeq r5, r9, r0, asr #9 │ │ │ │ - strhteq fp, [r8], #-172 @ 0xffffff54 │ │ │ │ - rsbeq r5, r9, r4, lsr #9 │ │ │ │ - rsbeq r5, r9, r6, asr #11 │ │ │ │ - rsbeq r5, r9, r8, lsl #9 │ │ │ │ - rsbeq fp, r8, r4, lsl #21 │ │ │ │ + rsbeq ip, ip, r8, lsr sp │ │ │ │ + rsbeq r5, r9, sl, lsl #10 │ │ │ │ + rsbeq fp, r8, r6, lsl #22 │ │ │ │ + rsbeq r5, r9, r4, asr #9 │ │ │ │ + rsbeq fp, r8, r0, asr #21 │ │ │ │ + rsbeq r5, r9, r8, lsr #9 │ │ │ │ + rsbeq r5, r9, sl, asr #11 │ │ │ │ + rsbeq r5, r9, ip, lsl #9 │ │ │ │ + rsbeq fp, r8, r8, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [sp], -r7, lsl #1 │ │ │ │ strmi r4, [r1], r7, lsr #18 │ │ │ │ @ instruction: 0x469a4616 │ │ │ │ @@ -335284,17 +335284,17 @@ │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldc2 2, cr15, [r4, #-612]! @ 0xfffffd9c │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ stc2 2, cr15, [r0, #-612]! @ 0xfffffd9c │ │ │ │ svclt 0x0000e7ca │ │ │ │ - rsbeq ip, ip, r8, lsl ip │ │ │ │ - rsbeq r5, r9, lr, asr #7 │ │ │ │ - rsbeq fp, r8, sl, asr #19 │ │ │ │ + rsbeq ip, ip, ip, lsl ip │ │ │ │ + ldrdeq r5, [r9], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq fp, r8, lr, asr #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ vmla.i8 d22, d8, d10 │ │ │ │ vmull.s8 q10, d14, d3 │ │ │ │ ldrblt r2, [r0, #3092]! @ 0xc14 │ │ │ │ cdpcs 6, 1, cr15, cr12, cr9, {2} │ │ │ │ cdpcc 2, 7, cr15, cr14, cr13, {6} │ │ │ │ @@ -335386,16 +335386,16 @@ │ │ │ │ andlt r4, r7, r8, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ beq 1d6d3c │ │ │ │ @ instruction: 0xf04fd2d3 │ │ │ │ ldrbmi r0, [r8], -r1, lsl #22 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r5, r9, r2, ror r5 │ │ │ │ - rsbeq fp, r8, sl, lsr #16 │ │ │ │ + rsbeq r5, r9, r6, ror r5 │ │ │ │ + rsbeq fp, r8, lr, lsr #16 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x460c4f79 │ │ │ │ ldrmi fp, [r1], r5, lsl #1 │ │ │ │ @ instruction: 0x461e447f │ │ │ │ @@ -335514,28 +335514,28 @@ │ │ │ │ @ instruction: 0x46414812 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9c0f6bd │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 2018354 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - rsbeq r5, r9, ip, lsr r5 │ │ │ │ - rsbeq r5, r9, r2, lsr r4 │ │ │ │ - rsbeq fp, r8, sl, ror #13 │ │ │ │ - rsbeq r5, r9, r2, lsl r4 │ │ │ │ - rsbeq fp, r8, sl, asr #13 │ │ │ │ - rsbeq r5, r9, r4, lsr #8 │ │ │ │ - rsbeq r5, r9, lr, lsr #7 │ │ │ │ - rsbeq fp, r8, r6, ror #12 │ │ │ │ - mlseq r9, r4, r3, r5 │ │ │ │ - rsbeq fp, r8, ip, asr #12 │ │ │ │ - rsbeq r5, r9, sl, ror r3 │ │ │ │ - rsbeq fp, r8, r0, lsr r6 │ │ │ │ - rsbeq r5, r9, ip, asr r3 │ │ │ │ - rsbeq fp, r8, r2, lsl r6 │ │ │ │ + rsbeq r5, r9, r0, asr #10 │ │ │ │ + rsbeq r5, r9, r6, lsr r4 │ │ │ │ + rsbeq fp, r8, lr, ror #13 │ │ │ │ + rsbeq r5, r9, r6, lsl r4 │ │ │ │ + rsbeq fp, r8, lr, asr #13 │ │ │ │ + rsbeq r5, r9, r8, lsr #8 │ │ │ │ + strhteq r5, [r9], #-50 @ 0xffffffce │ │ │ │ + rsbeq fp, r8, sl, ror #12 │ │ │ │ + mlseq r9, r8, r3, r5 │ │ │ │ + rsbeq fp, r8, r0, asr r6 │ │ │ │ + rsbeq r5, r9, lr, ror r3 │ │ │ │ + rsbeq fp, r8, r4, lsr r6 │ │ │ │ + rsbeq r5, r9, r0, ror #6 │ │ │ │ + rsbeq fp, r8, r6, lsl r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi 19ec2fc │ │ │ │ blmi 19ec318 │ │ │ │ addslt r4, r1, sl, ror r4 │ │ │ │ @@ -335633,26 +335633,26 @@ │ │ │ │ @ instruction: 0xf6bd300c │ │ │ │ ldmdami r0, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6bd4478 │ │ │ │ @ instruction: 0xe791f991 │ │ │ │ mrc 6, 0, APSR_nzcv, cr12, cr6, {5} │ │ │ │ rsbseq r4, r4, ip, asr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r9, r8, lsl r3 │ │ │ │ - rsbeq r5, r9, ip, ror #4 │ │ │ │ - rsbeq r7, r8, r2, lsl #12 │ │ │ │ + rsbeq r5, r9, ip, lsl r3 │ │ │ │ + rsbeq r5, r9, r0, ror r2 │ │ │ │ + rsbeq r7, r8, r6, lsl #12 │ │ │ │ ldrhteq r4, [r4], #-4 │ │ │ │ - rsbeq r5, r9, r8, lsl r2 │ │ │ │ - ldrdeq fp, [r8], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r5, r9, r0, asr #3 │ │ │ │ - rsbeq fp, r8, r8, ror r4 │ │ │ │ - rsbeq r5, r9, r6, lsr #3 │ │ │ │ - strdeq r5, [r9], #-16 @ │ │ │ │ - rsbeq r5, r9, r6, lsl #3 │ │ │ │ - strhteq r5, [r9], #-16 │ │ │ │ + rsbeq r5, r9, ip, lsl r2 │ │ │ │ + ldrdeq fp, [r8], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r5, r9, r4, asr #3 │ │ │ │ + rsbeq fp, r8, ip, ror r4 │ │ │ │ + rsbeq r5, r9, sl, lsr #3 │ │ │ │ + strdeq r5, [r9], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r5, r9, sl, lsl #3 │ │ │ │ + strhteq r5, [r9], #-20 @ 0xffffffec │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 295f30 >::_M_default_append(unsigned int)@@Base+0x1339c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq d98db4 │ │ │ │ ldrmi r4, [r1], -r8, lsl #13 │ │ │ │ strbcs pc, [r0, #2271]! @ 0x8df @ │ │ │ │ @@ -336030,33 +336030,33 @@ │ │ │ │ mrc 5, 5, lr, cr7, cr3, {1} │ │ │ │ ldr r1, [pc, r0, lsl #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r3, r4, sl, ror pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, r4, r6, asr #30 │ │ │ │ - rsbeq r5, r9, r4, lsr r0 │ │ │ │ - rsbeq r4, r9, r6, lsl #30 │ │ │ │ - strhteq fp, [r8], #-30 @ 0xffffffe2 │ │ │ │ - strdeq r4, [r9], #-226 @ 0xffffff1e @ │ │ │ │ - ldrdeq r4, [r9], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq fp, r8, lr, lsl #1 │ │ │ │ - strhteq r4, [r9], #-214 @ 0xffffff2a │ │ │ │ - rsbeq fp, r8, ip, rrx │ │ │ │ - ldrdeq r4, [r9], #-206 @ 0xffffff32 @ │ │ │ │ - mlseq r8, r6, pc, sl @ │ │ │ │ - rsbeq r4, r9, r4, lsl sp │ │ │ │ - rsbeq r4, r9, ip, lsr ip │ │ │ │ - strdeq sl, [r8], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r4, r9, r0, lsr #24 │ │ │ │ - mlseq r9, r8, fp, r4 │ │ │ │ - rsbeq sl, r8, r0, asr lr │ │ │ │ - rsbeq r4, r9, ip, lsl #23 │ │ │ │ - rsbeq r4, r9, r4, ror #22 │ │ │ │ - rsbeq sl, r8, ip, lsl lr │ │ │ │ + rsbeq r5, r9, r8, lsr r0 │ │ │ │ + rsbeq r4, r9, sl, lsl #30 │ │ │ │ + rsbeq fp, r8, r2, asr #3 │ │ │ │ + strdeq r4, [r9], #-230 @ 0xffffff1a @ │ │ │ │ + ldrdeq r4, [r9], #-218 @ 0xffffff26 @ │ │ │ │ + mlseq r8, r2, r0, fp │ │ │ │ + strhteq r4, [r9], #-218 @ 0xffffff26 │ │ │ │ + rsbeq fp, r8, r0, ror r0 │ │ │ │ + rsbeq r4, r9, r2, ror #25 │ │ │ │ + mlseq r8, sl, pc, sl @ │ │ │ │ + rsbeq r4, r9, r8, lsl sp │ │ │ │ + rsbeq r4, r9, r0, asr #24 │ │ │ │ + strdeq sl, [r8], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r4, r9, r4, lsr #24 │ │ │ │ + mlseq r9, ip, fp, r4 │ │ │ │ + rsbeq sl, r8, r4, asr lr │ │ │ │ + mlseq r9, r0, fp, r4 │ │ │ │ + rsbeq r4, r9, r8, ror #22 │ │ │ │ + rsbeq sl, r8, r0, lsr #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi f2c92c │ │ │ │ blmi f2cb40 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -336111,19 +336111,19 @@ │ │ │ │ ldc2 6, cr15, [r8, #-752] @ 0xfffffd10 │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6bc4478 │ │ │ │ sbfx pc, r3, #27, #24 │ │ │ │ b 1918c8c │ │ │ │ rsbseq r3, r4, r4, lsr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r9, sl, sl, r4 │ │ │ │ - rsbeq sl, r8, r2, asr sp │ │ │ │ + mlseq r9, lr, sl, r4 │ │ │ │ + rsbeq sl, r8, r6, asr sp │ │ │ │ rsbseq r3, r4, ip, ror #17 │ │ │ │ - rsbeq r4, r9, ip, lsl #20 │ │ │ │ - rsbeq sl, r8, r4, asr #25 │ │ │ │ + rsbeq r4, r9, r0, lsl sl │ │ │ │ + rsbeq sl, r8, r8, asr #25 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 416690 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stmdbvs sp, {r1, r7, ip, sp, pc} │ │ │ │ cdpls 4, 1, cr2, cr5, cr0, {0} │ │ │ │ @@ -336276,24 +336276,24 @@ │ │ │ │ stc 6, cr4, [sp, #256] @ 0x100 │ │ │ │ ldrbtmi r9, [sl], #-2816 @ 0xfffff500 │ │ │ │ cdp2 3, 15, cr15, cr2, cr9, {6} │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ @ instruction: 0xe76caef3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - mlseq fp, r6, r2, sl │ │ │ │ - rsbeq r4, r9, r6, asr #17 │ │ │ │ - rsbeq r4, r9, r8, ror #17 │ │ │ │ - strdeq r4, [r9], #-120 @ 0xffffff88 @ │ │ │ │ - strhteq sl, [r8], #-160 @ 0xffffff60 │ │ │ │ - strhteq r4, [r9], #-120 @ 0xffffff88 │ │ │ │ - rsbeq sl, r8, r0, ror sl │ │ │ │ - rsbeq r4, r9, sl, lsl #15 │ │ │ │ - rsbeq sl, r8, r2, asr #20 │ │ │ │ - rsbeq r4, r9, r2, lsr #16 │ │ │ │ + mlseq fp, sl, r2, sl │ │ │ │ + rsbeq r4, r9, sl, asr #17 │ │ │ │ + rsbeq r4, r9, ip, ror #17 │ │ │ │ + strdeq r4, [r9], #-124 @ 0xffffff84 @ │ │ │ │ + strhteq sl, [r8], #-164 @ 0xffffff5c │ │ │ │ + strhteq r4, [r9], #-124 @ 0xffffff84 │ │ │ │ + rsbeq sl, r8, r4, ror sl │ │ │ │ + rsbeq r4, r9, lr, lsl #15 │ │ │ │ + rsbeq sl, r8, r6, asr #20 │ │ │ │ + rsbeq r4, r9, r6, lsr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsr #24 │ │ │ │ strmi r4, [r3], ip, lsr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -336337,16 +336337,16 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r8], -r3, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf6b68ff0 │ │ │ │ svclt 0x0000e89a │ │ │ │ rsbseq r3, r4, ip, ror r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r9, r2, lsr #13 │ │ │ │ - rsbeq sl, r8, sl, asr r9 │ │ │ │ + rsbeq r4, r9, r6, lsr #13 │ │ │ │ + rsbeq sl, r8, lr, asr r9 │ │ │ │ rsbseq r3, r4, lr, ror #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq feb99894 │ │ │ │ @ instruction: 0xf2ad4abf │ │ │ │ blmi ff12ea3c │ │ │ │ @@ -336537,28 +336537,28 @@ │ │ │ │ @ instruction: 0x46214814 │ │ │ │ @ instruction: 0xf6bc4478 │ │ │ │ @ instruction: 0xe6cafa7f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r3, r4, r2, lsr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r9, ip, asr #11 │ │ │ │ - rsbeq sl, r8, r4, lsl #17 │ │ │ │ + ldrdeq r4, [r9], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq sl, r8, r8, lsl #17 │ │ │ │ rsbseq r3, r4, lr, lsl r4 │ │ │ │ - rsbeq r4, r9, r8, ror #10 │ │ │ │ - rsbeq sl, r8, r0, lsr #16 │ │ │ │ - rsbeq r4, r9, lr, asr #10 │ │ │ │ - rsbeq sl, r8, r6, lsl #16 │ │ │ │ - rsbeq sp, ip, r2, asr #9 │ │ │ │ - rsbeq r4, r9, r6, lsl #11 │ │ │ │ - rsbeq r4, r9, r4, ror #7 │ │ │ │ - mlseq r8, ip, r6, sl │ │ │ │ - rsbeq r4, r9, lr, lsr #9 │ │ │ │ - rsbeq r4, r9, r4, ror #6 │ │ │ │ - rsbeq sl, r8, ip, lsl r6 │ │ │ │ + rsbeq r4, r9, ip, ror #10 │ │ │ │ + rsbeq sl, r8, r4, lsr #16 │ │ │ │ + rsbeq r4, r9, r2, asr r5 │ │ │ │ + rsbeq sl, r8, sl, lsl #16 │ │ │ │ + rsbeq sp, ip, r6, asr #9 │ │ │ │ + rsbeq r4, r9, sl, lsl #11 │ │ │ │ + rsbeq r4, r9, r8, ror #7 │ │ │ │ + rsbeq sl, r8, r0, lsr #13 │ │ │ │ + strhteq r4, [r9], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r4, r9, r8, ror #6 │ │ │ │ + rsbeq sl, r8, r0, lsr #12 │ │ │ │ @ instruction: 0xf10d4690 │ │ │ │ @ instruction: 0xf8cd0a2c │ │ │ │ vst4.8 {d24-d27}, [pc], r0 │ │ │ │ bmi ff6b3eb4 │ │ │ │ stmiavs fp!, {r4, r6, r9, sl, lr} │ │ │ │ vqshl.u64 q10, q13, │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -336768,46 +336768,46 @@ │ │ │ │ mvnvs pc, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffeef6bb │ │ │ │ strtmi r4, [r1], -r2, lsr #16 │ │ │ │ @ instruction: 0xf6bc4478 │ │ │ │ ldrbt pc, [r4], #2217 @ 0x8a9 @ │ │ │ │ ldc 6, cr15, [r4, #-724]! @ 0xfffffd2c │ │ │ │ - mlseq ip, r8, r2, sp │ │ │ │ - rsbeq r4, r9, ip, asr r3 │ │ │ │ - strhteq r4, [r9], #-28 @ 0xffffffe4 │ │ │ │ - rsbeq sl, r8, r4, ror r4 │ │ │ │ - rsbeq r4, r9, sl, ror r1 │ │ │ │ - rsbeq sl, r8, r2, lsr r4 │ │ │ │ - rsbeq r4, r9, r0, ror #2 │ │ │ │ - rsbeq sl, r8, r8, lsl r4 │ │ │ │ - rsbeq r4, r9, r6, asr #2 │ │ │ │ - strdeq sl, [r8], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r4, r9, ip, lsr #2 │ │ │ │ - rsbeq sl, r8, r4, ror #7 │ │ │ │ - rsbeq r4, r9, r2, lsl r1 │ │ │ │ - rsbeq sl, r8, sl, asr #7 │ │ │ │ - strdeq r4, [r9], #-8 @ │ │ │ │ - strhteq sl, [r8], #-54 @ 0xffffffca │ │ │ │ - rsbeq r4, r9, r4, asr #1 │ │ │ │ - rsbeq sl, r8, ip, ror r3 │ │ │ │ - rsbeq r4, r9, sl, lsr #1 │ │ │ │ - rsbeq sl, r8, r2, ror #6 │ │ │ │ - mlseq r9, r0, r0, r4 │ │ │ │ - rsbeq sl, r8, r8, asr #6 │ │ │ │ - rsbeq r4, r9, r6, ror r0 │ │ │ │ - rsbeq sl, r8, lr, lsr #6 │ │ │ │ - rsbeq r4, r9, r8, asr #32 │ │ │ │ - rsbeq sl, r8, r0, lsl #6 │ │ │ │ - rsbeq r4, r9, sl, lsl r0 │ │ │ │ - ldrdeq sl, [r8], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r3, r9, sl, ror #31 │ │ │ │ - rsbeq sl, r8, r2, lsr #5 │ │ │ │ - strhteq r3, [r9], #-248 @ 0xffffff08 │ │ │ │ - rsbeq sl, r8, r0, ror r2 │ │ │ │ + mlseq ip, ip, r2, sp │ │ │ │ + rsbeq r4, r9, r0, ror #6 │ │ │ │ + rsbeq r4, r9, r0, asr #3 │ │ │ │ + rsbeq sl, r8, r8, ror r4 │ │ │ │ + rsbeq r4, r9, lr, ror r1 │ │ │ │ + rsbeq sl, r8, r6, lsr r4 │ │ │ │ + rsbeq r4, r9, r4, ror #2 │ │ │ │ + rsbeq sl, r8, ip, lsl r4 │ │ │ │ + rsbeq r4, r9, sl, asr #2 │ │ │ │ + rsbeq sl, r8, r2, lsl #8 │ │ │ │ + rsbeq r4, r9, r0, lsr r1 │ │ │ │ + rsbeq sl, r8, r8, ror #7 │ │ │ │ + rsbeq r4, r9, r6, lsl r1 │ │ │ │ + rsbeq sl, r8, lr, asr #7 │ │ │ │ + strdeq r4, [r9], #-12 @ │ │ │ │ + strhteq sl, [r8], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq r4, r9, r8, asr #1 │ │ │ │ + rsbeq sl, r8, r0, lsl #7 │ │ │ │ + rsbeq r4, r9, lr, lsr #1 │ │ │ │ + rsbeq sl, r8, r6, ror #6 │ │ │ │ + mlseq r9, r4, r0, r4 │ │ │ │ + rsbeq sl, r8, ip, asr #6 │ │ │ │ + rsbeq r4, r9, sl, ror r0 │ │ │ │ + rsbeq sl, r8, r2, lsr r3 │ │ │ │ + rsbeq r4, r9, ip, asr #32 │ │ │ │ + rsbeq sl, r8, r4, lsl #6 │ │ │ │ + rsbeq r4, r9, lr, lsl r0 │ │ │ │ + ldrdeq sl, [r8], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r3, r9, lr, ror #31 │ │ │ │ + rsbeq sl, r8, r6, lsr #5 │ │ │ │ + strhteq r3, [r9], #-252 @ 0xffffff04 │ │ │ │ + rsbeq sl, r8, r4, ror r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 397148 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe399fcc │ │ │ │ vqrdmulh.s32 d4, d29, d3[1] │ │ │ │ stclmi 13, cr4, [r3], #208 @ 0xd0 │ │ │ │ @@ -337034,17 +337034,17 @@ │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8c9af65 │ │ │ │ ldrbt r0, [r4], -r0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r2, r4, sl, ror #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, r9, r4, asr #29 │ │ │ │ - rsbeq r3, r9, lr, ror #25 │ │ │ │ - rsbeq r9, r8, r6, lsr #31 │ │ │ │ + rsbeq r3, r9, r8, asr #29 │ │ │ │ + strdeq r3, [r9], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r9, r8, sl, lsr #31 │ │ │ │ rsbseq r2, r4, r6, lsr #22 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ blx ff218f6a │ │ │ │ @ instruction: 0xf503686b │ │ │ │ ldc 3, cr6, [r3, #-712] @ 0xfffffd38 │ │ │ │ vmov.f64 d7, #18 @ 0x40900000 4.5 │ │ │ │ vcmp.f64 d7, d7 │ │ │ │ @@ -337401,64 +337401,64 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 9a0c8 │ │ │ │ stmdbls r4, {r0, r2, r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf6bb4478 │ │ │ │ blls 29b4c4 >::_M_default_append(unsigned int)@@Base+0x18930> │ │ │ │ @ instruction: 0xf6b5e47d │ │ │ │ svclt 0x0000e842 │ │ │ │ - ldrdeq r3, [r9], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r3, r9, lr, lsl #21 │ │ │ │ - rsbeq r9, r8, r4, asr #26 │ │ │ │ - rsbeq r3, r9, ip, ror #20 │ │ │ │ - rsbeq r9, r8, r2, lsr #26 │ │ │ │ - rsbeq r3, r9, sl, asr #20 │ │ │ │ - rsbeq r9, r8, r0, lsl #26 │ │ │ │ - rsbeq r3, r9, ip, lsr #22 │ │ │ │ - ldrdeq r3, [r9], #-156 @ 0xffffff64 @ │ │ │ │ - mlseq r8, r2, ip, r9 │ │ │ │ - rsbeq r3, r9, sl, lsr #19 │ │ │ │ - rsbeq r9, r8, r0, ror #24 │ │ │ │ - rsbeq r3, r9, r2, ror r9 │ │ │ │ - rsbeq r9, r8, sl, lsr #24 │ │ │ │ - rsbeq r3, r9, r4, asr r9 │ │ │ │ - rsbeq r9, r8, ip, lsl #24 │ │ │ │ - rsbeq r3, r9, r8, asr #17 │ │ │ │ - rsbeq r9, r8, r0, lsl #23 │ │ │ │ - mlseq r9, ip, r8, r3 │ │ │ │ - rsbeq r9, r8, r4, asr fp │ │ │ │ - rsbeq r3, r9, r6, lsl r8 │ │ │ │ - rsbeq r9, r8, lr, asr #21 │ │ │ │ - strdeq r3, [r9], #-120 @ 0xffffff88 @ │ │ │ │ - strhteq r9, [r8], #-160 @ 0xffffff60 │ │ │ │ - rsbeq r3, r9, r8, asr #15 │ │ │ │ - rsbeq r9, r8, r0, lsl #21 │ │ │ │ - rsbeq r3, r9, sl, lsr #15 │ │ │ │ - rsbeq r9, r8, r2, ror #20 │ │ │ │ - rsbeq r3, r9, ip, lsl #15 │ │ │ │ - rsbeq r9, r8, r4, asr #20 │ │ │ │ - rsbeq r3, r9, r0, ror #14 │ │ │ │ - rsbeq r9, r8, r8, lsl sl │ │ │ │ - rsbeq r3, r9, r2, asr #14 │ │ │ │ - strdeq r9, [r8], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r3, r9, r6, lsl r7 │ │ │ │ - rsbeq r9, r8, lr, asr #19 │ │ │ │ - rsbeq r3, r9, r4, asr #13 │ │ │ │ - rsbeq r9, r8, ip, ror r9 │ │ │ │ - mlseq r9, r4, r6, r3 │ │ │ │ - rsbeq r9, r8, ip, asr #18 │ │ │ │ - rsbeq r3, r9, r4, ror #12 │ │ │ │ - rsbeq r9, r8, ip, lsl r9 │ │ │ │ - rsbeq r3, r9, r6, asr #12 │ │ │ │ - strdeq r9, [r8], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r3, r9, r8, lsr #12 │ │ │ │ - rsbeq r9, r8, r0, ror #17 │ │ │ │ - strdeq r3, [r9], #-94 @ 0xffffffa2 @ │ │ │ │ - strhteq r9, [r8], #-134 @ 0xffffff7a │ │ │ │ - ldrdeq r3, [r9], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r9, r8, ip, lsl #17 │ │ │ │ + ldrdeq r3, [r9], #-188 @ 0xffffff44 @ │ │ │ │ + mlseq r9, r2, sl, r3 │ │ │ │ + rsbeq r9, r8, r8, asr #26 │ │ │ │ + rsbeq r3, r9, r0, ror sl │ │ │ │ + rsbeq r9, r8, r6, lsr #26 │ │ │ │ + rsbeq r3, r9, lr, asr #20 │ │ │ │ + rsbeq r9, r8, r4, lsl #26 │ │ │ │ + rsbeq r3, r9, r0, lsr fp │ │ │ │ + rsbeq r3, r9, r0, ror #19 │ │ │ │ + mlseq r8, r6, ip, r9 │ │ │ │ + rsbeq r3, r9, lr, lsr #19 │ │ │ │ + rsbeq r9, r8, r4, ror #24 │ │ │ │ + rsbeq r3, r9, r6, ror r9 │ │ │ │ + rsbeq r9, r8, lr, lsr #24 │ │ │ │ + rsbeq r3, r9, r8, asr r9 │ │ │ │ + rsbeq r9, r8, r0, lsl ip │ │ │ │ + rsbeq r3, r9, ip, asr #17 │ │ │ │ + rsbeq r9, r8, r4, lsl #23 │ │ │ │ + rsbeq r3, r9, r0, lsr #17 │ │ │ │ + rsbeq r9, r8, r8, asr fp │ │ │ │ + rsbeq r3, r9, sl, lsl r8 │ │ │ │ + ldrdeq r9, [r8], #-162 @ 0xffffff5e @ │ │ │ │ + strdeq r3, [r9], #-124 @ 0xffffff84 @ │ │ │ │ + strhteq r9, [r8], #-164 @ 0xffffff5c │ │ │ │ + rsbeq r3, r9, ip, asr #15 │ │ │ │ + rsbeq r9, r8, r4, lsl #21 │ │ │ │ + rsbeq r3, r9, lr, lsr #15 │ │ │ │ + rsbeq r9, r8, r6, ror #20 │ │ │ │ + mlseq r9, r0, r7, r3 │ │ │ │ + rsbeq r9, r8, r8, asr #20 │ │ │ │ + rsbeq r3, r9, r4, ror #14 │ │ │ │ + rsbeq r9, r8, ip, lsl sl │ │ │ │ + rsbeq r3, r9, r6, asr #14 │ │ │ │ + strdeq r9, [r8], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r3, r9, sl, lsl r7 │ │ │ │ + ldrdeq r9, [r8], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq r3, r9, r8, asr #13 │ │ │ │ + rsbeq r9, r8, r0, lsl #19 │ │ │ │ + mlseq r9, r8, r6, r3 │ │ │ │ + rsbeq r9, r8, r0, asr r9 │ │ │ │ + rsbeq r3, r9, r8, ror #12 │ │ │ │ + rsbeq r9, r8, r0, lsr #18 │ │ │ │ + rsbeq r3, r9, sl, asr #12 │ │ │ │ + rsbeq r9, r8, r2, lsl #18 │ │ │ │ + rsbeq r3, r9, ip, lsr #12 │ │ │ │ + rsbeq r9, r8, r4, ror #17 │ │ │ │ + rsbeq r3, r9, r2, lsl #12 │ │ │ │ + strhteq r9, [r8], #-138 @ 0xffffff76 │ │ │ │ + ldrdeq r3, [r9], #-88 @ 0xffffffa8 @ │ │ │ │ + mlseq r8, r0, r8, r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ @ instruction: 0x461c4a37 │ │ │ │ addlt r4, r9, r7, lsr fp │ │ │ │ @@ -337514,19 +337514,19 @@ │ │ │ │ @ instruction: 0xf6bb4478 │ │ │ │ @ instruction: 0xe7cafadb │ │ │ │ movwcs r9, #35331 @ 0x8a03 │ │ │ │ bfi r6, r3, #0, #7 │ │ │ │ svc 0x0062f6b4 │ │ │ │ rsbseq r2, r4, ip, lsr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, r9, r4, lsl #9 │ │ │ │ - rsbeq r9, r8, ip, lsr r7 │ │ │ │ + rsbeq r3, r9, r8, lsl #9 │ │ │ │ + rsbeq r9, r8, r0, asr #14 │ │ │ │ ldrsbteq r2, [r4], #-38 @ 0xffffffda │ │ │ │ - rsbeq r3, r9, ip, lsl r4 │ │ │ │ - ldrdeq r9, [r8], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r3, r9, r0, lsr #8 │ │ │ │ + ldrdeq r9, [r8], #-104 @ 0xffffff98 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ blmi d08a00 │ │ │ │ andls r4, r3, r5, lsl r6 │ │ │ │ @ instruction: 0xf8dd482d │ │ │ │ @@ -337573,16 +337573,16 @@ │ │ │ │ @ instruction: 0xf6bb4478 │ │ │ │ blls 25b220 │ │ │ │ @ instruction: 0xf6b4e7e2 │ │ │ │ svclt 0x0000eef0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r2, r4, sl, lsr #4 │ │ │ │ ldrhteq r2, [r4], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq r3, r9, r0, lsr r3 │ │ │ │ - rsbeq r9, r8, r8, ror #11 │ │ │ │ + rsbeq r3, r9, r4, lsr r3 │ │ │ │ + rsbeq r9, r8, ip, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, sp, lsr #24 │ │ │ │ stmdami sp!, {r0, r1, r2, r9, sl, lr} │ │ │ │ movwcs r4, #13436 @ 0x347c │ │ │ │ @@ -337628,16 +337628,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf9f6f6bb │ │ │ │ strb r9, [r2, r3, lsl #22]! │ │ │ │ mcr 6, 4, pc, cr0, cr4, {5} @ │ │ │ │ rsbseq r2, r4, r0, asr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq r2, [r4], #-10 │ │ │ │ - rsbeq r3, r9, r2, asr r2 │ │ │ │ - rsbeq r9, r8, sl, lsl #10 │ │ │ │ + rsbeq r3, r9, r6, asr r2 │ │ │ │ + rsbeq r9, r8, lr, lsl #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs r9, [r0], -r8, lsl #30 │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stclle 0, cr6, [r9, #-248] @ 0xffffff08 │ │ │ │ @@ -337718,20 +337718,20 @@ │ │ │ │ @ instruction: 0x31a4f241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf880f6bb │ │ │ │ strtmi r4, [r9], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6bb4478 │ │ │ │ @ instruction: 0x4628f93b │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbeq r3, r9, lr, lsl #2 │ │ │ │ - rsbeq r9, r8, r6, asr #7 │ │ │ │ - strdeq r3, [r9], #-4 @ │ │ │ │ - rsbeq r9, r8, ip, lsr #7 │ │ │ │ - ldrdeq r3, [r9], #-12 @ │ │ │ │ - mlseq r8, r4, r3, r9 │ │ │ │ + rsbeq r3, r9, r2, lsl r1 │ │ │ │ + rsbeq r9, r8, sl, asr #7 │ │ │ │ + strdeq r3, [r9], #-8 @ │ │ │ │ + strhteq r9, [r8], #-48 @ 0xffffffd0 │ │ │ │ + rsbeq r3, r9, r0, ror #1 │ │ │ │ + mlseq r8, r8, r3, r9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 217fbc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [lr], -r2, lsl #1 │ │ │ │ strmi r6, [r5], -fp, lsl #18 │ │ │ │ @@ -337871,30 +337871,30 @@ │ │ │ │ @ instruction: 0xf6ba300c │ │ │ │ ldmdami r4, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r8], -r8 │ │ │ │ ldrbtmi r9, [r8], #-2314 @ 0xfffff6f6 │ │ │ │ @ instruction: 0xf80af6bb │ │ │ │ movweq pc, #32879 @ 0x806f @ │ │ │ │ svclt 0x0000e769 │ │ │ │ - rsbeq r3, r9, r2, lsr #32 │ │ │ │ - ldrdeq r9, [r8], #-42 @ 0xffffffd6 @ │ │ │ │ - strhteq r2, [r9], #-244 @ 0xffffff0c │ │ │ │ - rsbeq r9, r8, ip, ror #4 │ │ │ │ - rsbeq r2, r9, r0, lsr pc │ │ │ │ - rsbeq r9, r8, r8, ror #3 │ │ │ │ - strdeq r2, [r9], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r9, r8, ip, lsr #3 │ │ │ │ - ldrdeq r2, [r9], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r9, r8, lr, lsl #3 │ │ │ │ - strhteq r2, [r9], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r9, r8, r0, ror r1 │ │ │ │ - mlseq r9, sl, lr, r2 │ │ │ │ - rsbeq r9, r8, r2, asr r1 │ │ │ │ - rsbeq r2, r9, lr, ror lr │ │ │ │ - rsbeq r2, r9, r2, lsl #31 │ │ │ │ + rsbeq r3, r9, r6, lsr #32 │ │ │ │ + ldrdeq r9, [r8], #-46 @ 0xffffffd2 @ │ │ │ │ + strhteq r2, [r9], #-248 @ 0xffffff08 │ │ │ │ + rsbeq r9, r8, r0, ror r2 │ │ │ │ + rsbeq r2, r9, r4, lsr pc │ │ │ │ + rsbeq r9, r8, ip, ror #3 │ │ │ │ + strdeq r2, [r9], #-232 @ 0xffffff18 @ │ │ │ │ + strhteq r9, [r8], #-16 │ │ │ │ + ldrdeq r2, [r9], #-234 @ 0xffffff16 @ │ │ │ │ + mlseq r8, r2, r1, r9 │ │ │ │ + strhteq r2, [r9], #-236 @ 0xffffff14 │ │ │ │ + rsbeq r9, r8, r4, ror r1 │ │ │ │ + mlseq r9, lr, lr, r2 │ │ │ │ + rsbeq r9, r8, r6, asr r1 │ │ │ │ + rsbeq r2, r9, r2, lsl #29 │ │ │ │ + rsbeq r2, r9, r6, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb3f90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ @ instruction: 0xf7ff9b08 │ │ │ │ @@ -337913,16 +337913,16 @@ │ │ │ │ @ instruction: 0xffbef6ba │ │ │ │ vadd.i8 d25, d1, d3 │ │ │ │ @ instruction: 0xf6ba51a4 │ │ │ │ stmdals r2, {r0, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ba4621 │ │ │ │ @ instruction: 0x4620ffb5 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r2, r9, sl, ror #27 │ │ │ │ - mlseq r8, lr, r0, r9 │ │ │ │ + rsbeq r2, r9, lr, ror #27 │ │ │ │ + rsbeq r9, r8, r2, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb4000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ ldmib r1, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ addlt r2, r7, ip, lsl #6 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @@ -338033,22 +338033,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ @ instruction: 0xf6ba300c │ │ │ │ stmdami fp, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ mcr2 6, 6, pc, cr6, cr10, {5} @ │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ - rsbeq r2, r9, r0, lsr #26 │ │ │ │ - ldrdeq r8, [r8], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r2, r9, ip, lsl #25 │ │ │ │ - rsbeq r8, r8, r4, asr #30 │ │ │ │ - rsbeq r2, r9, r0, lsl ip │ │ │ │ - rsbeq r8, r8, r8, asr #29 │ │ │ │ - strdeq r2, [r9], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r8, r8, sl, lsr #29 │ │ │ │ + rsbeq r2, r9, r4, lsr #26 │ │ │ │ + ldrdeq r8, [r8], #-252 @ 0xffffff04 @ │ │ │ │ + mlseq r9, r0, ip, r2 │ │ │ │ + rsbeq r8, r8, r8, asr #30 │ │ │ │ + rsbeq r2, r9, r4, lsl ip │ │ │ │ + rsbeq r8, r8, ip, asr #29 │ │ │ │ + strdeq r2, [r9], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r8, r8, lr, lsr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ umulllt r4, r7, fp, r6 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xf2964692 │ │ │ │ @@ -338084,16 +338084,16 @@ │ │ │ │ @ instruction: 0xf6ba4478 │ │ │ │ blls 2dca24 >::_M_default_append(unsigned int)@@Base+0x59e90> │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r2, r9, r4, lsr fp │ │ │ │ - rsbeq r8, r8, ip, ror #27 │ │ │ │ + rsbeq r2, r9, r8, lsr fp │ │ │ │ + strdeq r8, [r8], #-208 @ 0xffffff30 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb42ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r4, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r8], -r3, lsl #1 │ │ │ │ bvs 1ab7244 │ │ │ │ bvs 9e490c │ │ │ │ @@ -338146,15 +338146,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ b 1e1ac5c │ │ │ │ ldrsbteq r1, [r4], #-134 @ 0xffffff7a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r9, r4, ror #20 │ │ │ │ + rsbeq r2, r9, r8, ror #20 │ │ │ │ @ instruction: 0x0074189e │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r6, lsl #12 │ │ │ │ ldrmi r4, [pc], -r8, lsl #12 │ │ │ │ @@ -338279,28 +338279,28 @@ │ │ │ │ ldmdami r2, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bicne pc, pc, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [ip], {186} @ 0xba │ │ │ │ strtmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf6ba4478 │ │ │ │ sbfx pc, r7, #25, #29 │ │ │ │ - rsbeq r2, r9, r8, lsr #19 │ │ │ │ - rsbeq r8, r8, r0, ror #24 │ │ │ │ - rsbeq r2, r9, r8, asr r9 │ │ │ │ - rsbeq r2, r9, r6, asr #17 │ │ │ │ - mlseq r9, r8, r8, r2 │ │ │ │ - rsbeq r8, r8, r0, asr fp │ │ │ │ - rsbeq r2, r9, r0, lsl #17 │ │ │ │ - rsbeq r8, r8, r8, lsr fp │ │ │ │ - rsbeq r2, r9, lr, asr r8 │ │ │ │ - rsbeq r8, r8, ip, lsl fp │ │ │ │ - rsbeq r2, r9, lr, lsr #16 │ │ │ │ - rsbeq r8, r8, r6, ror #21 │ │ │ │ - rsbeq r2, r9, r4, lsl r8 │ │ │ │ - rsbeq r8, r8, ip, asr #21 │ │ │ │ + rsbeq r2, r9, ip, lsr #19 │ │ │ │ + rsbeq r8, r8, r4, ror #24 │ │ │ │ + rsbeq r2, r9, ip, asr r9 │ │ │ │ + rsbeq r2, r9, sl, asr #17 │ │ │ │ + mlseq r9, ip, r8, r2 │ │ │ │ + rsbeq r8, r8, r4, asr fp │ │ │ │ + rsbeq r2, r9, r4, lsl #17 │ │ │ │ + rsbeq r8, r8, ip, lsr fp │ │ │ │ + rsbeq r2, r9, r2, ror #16 │ │ │ │ + rsbeq r8, r8, r0, lsr #22 │ │ │ │ + rsbeq r2, r9, r2, lsr r8 │ │ │ │ + rsbeq r8, r8, sl, ror #21 │ │ │ │ + rsbeq r2, r9, r8, lsl r8 │ │ │ │ + ldrdeq r8, [r8], #-160 @ 0xffffff60 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46986916 │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ blcs 177cc8 │ │ │ │ @@ -338335,18 +338335,18 @@ │ │ │ │ vadd.i8 d20, d1, d8 │ │ │ │ ldrbtmi r5, [r8], #-445 @ 0xfffffe43 │ │ │ │ @ instruction: 0xf6ba300c │ │ │ │ stmdami r6, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 6, cr15, [r8], #-744 @ 0xfffffd18 │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbeq r2, r9, r4, ror r7 │ │ │ │ - rsbeq r8, r8, ip, lsr #20 │ │ │ │ - rsbeq r2, r9, r6, lsr r7 │ │ │ │ - rsbeq r8, r8, lr, ror #19 │ │ │ │ + rsbeq r2, r9, r8, ror r7 │ │ │ │ + rsbeq r8, r8, r0, lsr sl │ │ │ │ + rsbeq r2, r9, sl, lsr r7 │ │ │ │ + strdeq r8, [r8], #-146 @ 0xffffff6e @ │ │ │ │ bvs 1f016c │ │ │ │ bcs 1ae68c │ │ │ │ ldrblt sp, [r0, #-3401]! @ 0xfffff2b7 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [r4], -r1, lsl #22 │ │ │ │ @@ -338475,20 +338475,20 @@ │ │ │ │ stmdami sl, {r0, r1, r3, r4, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe71b190 │ │ │ │ stmdbls r3, {r3, fp, lr} │ │ │ │ @ instruction: 0xf6ba4478 │ │ │ │ blls 25c3f8 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - rsbeq r2, r9, r8, asr r5 │ │ │ │ - rsbeq r8, r8, r0, lsl r8 │ │ │ │ - rsbeq r2, r9, sl, lsr r5 │ │ │ │ - strdeq r8, [r8], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r2, r9, r8, lsl #10 │ │ │ │ - rsbeq r8, r8, r0, asr #15 │ │ │ │ + rsbeq r2, r9, ip, asr r5 │ │ │ │ + rsbeq r8, r8, r4, lsl r8 │ │ │ │ + rsbeq r2, r9, lr, lsr r5 │ │ │ │ + strdeq r8, [r8], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r2, r9, ip, lsl #10 │ │ │ │ + rsbeq r8, r8, r4, asr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi fff9ba60 │ │ │ │ @ instruction: 0xf8df460d │ │ │ │ @ instruction: 0xb0951bf8 │ │ │ │ @@ -339255,78 +339255,78 @@ │ │ │ │ stc2l 6, cr15, [r2, #-740] @ 0xfffffd1c │ │ │ │ @ instruction: 0xf7ff9b04 │ │ │ │ @ instruction: 0xf6b3ba20 │ │ │ │ svclt 0x0000e9cc │ │ │ │ rsbseq r1, r4, r4, lsr #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq r1, [r4], #-34 @ 0xffffffde │ │ │ │ - rsbeq r2, r9, r0, lsr #6 │ │ │ │ - ldrdeq r8, [r8], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r2, r9, sl, lsr r2 │ │ │ │ - strdeq r8, [r8], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r2, r9, ip, rrx │ │ │ │ - rsbeq r8, r8, r2, lsr #6 │ │ │ │ - rsbeq r2, r9, sl, asr #32 │ │ │ │ - rsbeq r8, r8, r0, lsl #6 │ │ │ │ - rsbeq r2, r9, sl, lsl r0 │ │ │ │ - ldrdeq r8, [r8], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r1, r9, r8, ror #31 │ │ │ │ - mlseq r8, lr, r2, r8 │ │ │ │ - rsbeq r1, r9, sl, lsr #30 │ │ │ │ - rsbeq r8, r8, r0, ror #3 │ │ │ │ - strdeq r1, [r9], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r8, r8, lr, lsr #3 │ │ │ │ - ldrdeq r1, [r9], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r8, r8, ip, lsl #3 │ │ │ │ - rsbeq r1, r9, r8, lsr #29 │ │ │ │ - rsbeq r8, r8, lr, asr r1 │ │ │ │ - rsbeq r1, r9, r6, ror lr │ │ │ │ - rsbeq r8, r8, ip, lsr #2 │ │ │ │ - rsbeq r1, r9, r4, asr #28 │ │ │ │ - strdeq r8, [r8], #-10 @ │ │ │ │ - rsbeq r1, r9, ip, lsl #28 │ │ │ │ - rsbeq r8, r8, r2, asr #1 │ │ │ │ - ldrdeq r1, [r9], #-222 @ 0xffffff22 @ │ │ │ │ - mlseq r8, r4, r0, r8 │ │ │ │ - rsbeq r1, r9, r4, lsr #26 │ │ │ │ - ldrdeq r7, [r8], #-250 @ 0xffffff06 @ │ │ │ │ - strdeq r1, [r9], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r7, r8, sl, lsr #31 │ │ │ │ - rsbeq r1, r9, r6, asr ip │ │ │ │ - rsbeq r7, r8, ip, lsl #30 │ │ │ │ - rsbeq r1, r9, ip, ror #23 │ │ │ │ - rsbeq r7, r8, r4, lsr #29 │ │ │ │ - rsbeq r1, r9, lr, lsr #23 │ │ │ │ - rsbeq r7, r8, r6, ror #28 │ │ │ │ - rsbeq r1, r9, r4, lsl #22 │ │ │ │ - strhteq r7, [r8], #-220 @ 0xffffff24 │ │ │ │ - ldrdeq r1, [r9], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r7, r8, ip, lsl #27 │ │ │ │ - rsbeq r1, r9, ip, lsl #21 │ │ │ │ - rsbeq r7, r8, r4, asr #26 │ │ │ │ - rsbeq r1, r9, r0, asr #20 │ │ │ │ - strdeq r7, [r8], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r1, r9, r6, lsl #20 │ │ │ │ - strhteq r7, [r8], #-206 @ 0xffffff32 │ │ │ │ - rsbeq r1, r9, r6, ror #19 │ │ │ │ - mlseq r8, lr, ip, r7 │ │ │ │ - strhteq r1, [r9], #-154 @ 0xffffff66 │ │ │ │ - rsbeq r7, r8, r2, ror ip │ │ │ │ - mlseq r9, sl, r9, r1 │ │ │ │ - rsbeq r7, r8, r2, asr ip │ │ │ │ - rsbeq r1, r9, sl, ror #18 │ │ │ │ - rsbeq r7, r8, r2, lsr #24 │ │ │ │ - rsbeq r1, r9, sl, asr #18 │ │ │ │ - rsbeq r7, r8, r2, lsl #24 │ │ │ │ - rsbeq r1, r9, sl, lsr #18 │ │ │ │ - rsbeq r7, r8, r2, ror #23 │ │ │ │ - rsbeq r1, r9, sl, lsl #18 │ │ │ │ - rsbeq r7, r8, r2, asr #23 │ │ │ │ - rsbeq r1, r9, sl, ror #17 │ │ │ │ - rsbeq r7, r8, r2, lsr #23 │ │ │ │ + rsbeq r2, r9, r4, lsr #6 │ │ │ │ + ldrdeq r8, [r8], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r2, r9, lr, lsr r2 │ │ │ │ + strdeq r8, [r8], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r2, r9, r0, ror r0 │ │ │ │ + rsbeq r8, r8, r6, lsr #6 │ │ │ │ + rsbeq r2, r9, lr, asr #32 │ │ │ │ + rsbeq r8, r8, r4, lsl #6 │ │ │ │ + rsbeq r2, r9, lr, lsl r0 │ │ │ │ + ldrdeq r8, [r8], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r1, r9, ip, ror #31 │ │ │ │ + rsbeq r8, r8, r2, lsr #5 │ │ │ │ + rsbeq r1, r9, lr, lsr #30 │ │ │ │ + rsbeq r8, r8, r4, ror #3 │ │ │ │ + strdeq r1, [r9], #-236 @ 0xffffff14 @ │ │ │ │ + strhteq r8, [r8], #-18 @ 0xffffffee │ │ │ │ + ldrdeq r1, [r9], #-234 @ 0xffffff16 @ │ │ │ │ + mlseq r8, r0, r1, r8 │ │ │ │ + rsbeq r1, r9, ip, lsr #29 │ │ │ │ + rsbeq r8, r8, r2, ror #2 │ │ │ │ + rsbeq r1, r9, sl, ror lr │ │ │ │ + rsbeq r8, r8, r0, lsr r1 │ │ │ │ + rsbeq r1, r9, r8, asr #28 │ │ │ │ + strdeq r8, [r8], #-14 @ │ │ │ │ + rsbeq r1, r9, r0, lsl lr │ │ │ │ + rsbeq r8, r8, r6, asr #1 │ │ │ │ + rsbeq r1, r9, r2, ror #27 │ │ │ │ + mlseq r8, r8, r0, r8 │ │ │ │ + rsbeq r1, r9, r8, lsr #26 │ │ │ │ + ldrdeq r7, [r8], #-254 @ 0xffffff02 @ │ │ │ │ + strdeq r1, [r9], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r7, r8, lr, lsr #31 │ │ │ │ + rsbeq r1, r9, sl, asr ip │ │ │ │ + rsbeq r7, r8, r0, lsl pc │ │ │ │ + strdeq r1, [r9], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r7, r8, r8, lsr #29 │ │ │ │ + strhteq r1, [r9], #-178 @ 0xffffff4e │ │ │ │ + rsbeq r7, r8, sl, ror #28 │ │ │ │ + rsbeq r1, r9, r8, lsl #22 │ │ │ │ + rsbeq r7, r8, r0, asr #27 │ │ │ │ + ldrdeq r1, [r9], #-168 @ 0xffffff58 @ │ │ │ │ + mlseq r8, r0, sp, r7 │ │ │ │ + mlseq r9, r0, sl, r1 │ │ │ │ + rsbeq r7, r8, r8, asr #26 │ │ │ │ + rsbeq r1, r9, r4, asr #20 │ │ │ │ + strdeq r7, [r8], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r1, r9, sl, lsl #20 │ │ │ │ + rsbeq r7, r8, r2, asr #25 │ │ │ │ + rsbeq r1, r9, sl, ror #19 │ │ │ │ + rsbeq r7, r8, r2, lsr #25 │ │ │ │ + strhteq r1, [r9], #-158 @ 0xffffff62 │ │ │ │ + rsbeq r7, r8, r6, ror ip │ │ │ │ + mlseq r9, lr, r9, r1 │ │ │ │ + rsbeq r7, r8, r6, asr ip │ │ │ │ + rsbeq r1, r9, lr, ror #18 │ │ │ │ + rsbeq r7, r8, r6, lsr #24 │ │ │ │ + rsbeq r1, r9, lr, asr #18 │ │ │ │ + rsbeq r7, r8, r6, lsl #24 │ │ │ │ + rsbeq r1, r9, lr, lsr #18 │ │ │ │ + rsbeq r7, r8, r6, ror #23 │ │ │ │ + rsbeq r1, r9, lr, lsl #18 │ │ │ │ + rsbeq r7, r8, r6, asr #23 │ │ │ │ + rsbeq r1, r9, lr, ror #17 │ │ │ │ + rsbeq r7, r8, r6, lsr #23 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4198a8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stmdbvs sp, {sl, sp} │ │ │ │ bllt 7f6474 │ │ │ │ @@ -339429,18 +339429,18 @@ │ │ │ │ stmdami sl, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ffa1c076 │ │ │ │ ldc 6, cr4, [sp], #128 @ 0x80 │ │ │ │ pop {r1, r3, r8, r9, fp, pc} │ │ │ │ svclt 0x000083f8 │ │ │ │ ... │ │ │ │ - rsbeq r1, r9, lr, ror #12 │ │ │ │ - rsbeq r7, r8, r6, lsr #18 │ │ │ │ - rsbeq r1, r9, sl, lsr #12 │ │ │ │ - rsbeq r7, r8, r2, ror #17 │ │ │ │ + rsbeq r1, r9, r2, ror r6 │ │ │ │ + rsbeq r7, r8, sl, lsr #18 │ │ │ │ + rsbeq r1, r9, lr, lsr #12 │ │ │ │ + rsbeq r7, r8, r6, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi eafe1c │ │ │ │ blmi eafe48 │ │ │ │ addlt r4, r7, sl, ror r4 │ │ │ │ @@ -339493,19 +339493,19 @@ │ │ │ │ blx 1a9c172 │ │ │ │ movwcs lr, #34763 @ 0x87cb │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf6b2e7c7 │ │ │ │ svclt 0x0000efec │ │ │ │ rsbseq r0, r4, r4, asr #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r9, r4, r5, r1 │ │ │ │ - rsbeq r7, r8, ip, asr #16 │ │ │ │ + mlseq r9, r8, r5, r1 │ │ │ │ + rsbeq r7, r8, r0, asr r8 │ │ │ │ rsbseq r0, r4, r6, ror #7 │ │ │ │ - rsbeq r1, r9, lr, lsr #10 │ │ │ │ - rsbeq r7, r8, r6, ror #15 │ │ │ │ + rsbeq r1, r9, r2, lsr r5 │ │ │ │ + rsbeq r7, r8, sl, ror #15 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r1, lsr #24 │ │ │ │ @ instruction: 0x1e1e4921 │ │ │ │ @ instruction: 0xf8dd447c │ │ │ │ @@ -339538,16 +339538,16 @@ │ │ │ │ andcs r8, r4, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strb r2, [ip, r0]! │ │ │ │ ldrb r2, [r9, r5, lsl #4]! │ │ │ │ svc 0x0090f6b2 │ │ │ │ rsbseq r0, r4, r0, asr #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r9, sl, r4, r1 │ │ │ │ - rsbeq r7, r8, r2, asr r7 │ │ │ │ + mlseq r9, lr, r4, r1 │ │ │ │ + rsbeq r7, r8, r6, asr r7 │ │ │ │ rsbseq r0, r4, sl, ror #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 219c24 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 99caa8 │ │ │ │ ldmdbmi r2!, {r0, r1, r3, r7, r9, sl, lr} │ │ │ │ @@ -339599,16 +339599,16 @@ │ │ │ │ bge c43094 │ │ │ │ andsge lr, r0, #3358720 @ 0x334000 │ │ │ │ svclt 0x0000e030 │ │ │ │ ... │ │ │ │ @ instruction: 0x00740290 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, r4, ip, asr r2 │ │ │ │ - rsbeq r1, r9, r8, asr #7 │ │ │ │ - rsbeq r1, r9, r2, ror #9 │ │ │ │ + rsbeq r1, r9, ip, asr #7 │ │ │ │ + rsbeq r1, r9, r6, ror #9 │ │ │ │ mrc 8, 5, r6, cr0, cr10, {0} │ │ │ │ blls 769580 │ │ │ │ blne 19a360 │ │ │ │ cdp 3, 11, cr9, cr7, cr1, {0} │ │ │ │ blls 72146c │ │ │ │ stmdals lr, {r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf0029b16 │ │ │ │ @@ -339955,52 +339955,52 @@ │ │ │ │ @ instruction: 0xff06f6b8 │ │ │ │ @ instruction: 0xf04f482b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffc0f6b8 │ │ │ │ svclt 0x0000e4ec │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r1, r9, r4, lsl #7 │ │ │ │ - ldrdeq r1, [r9], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r1, r9, sl, lsr r2 │ │ │ │ - mlseq r9, r0, r1, r1 │ │ │ │ - rsbeq r0, r9, lr, lsl #31 │ │ │ │ - rsbeq r7, r8, r6, asr #4 │ │ │ │ - rsbeq r0, r9, r4, ror pc │ │ │ │ - rsbeq r7, r8, ip, lsr #4 │ │ │ │ - rsbeq r0, r9, sl, asr pc │ │ │ │ - rsbeq r7, r8, r2, lsl r2 │ │ │ │ - rsbeq r0, r9, r0, asr #30 │ │ │ │ - strdeq r7, [r8], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r0, r9, r6, lsr #30 │ │ │ │ - ldrdeq r7, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r0, r9, ip, lsl #30 │ │ │ │ - rsbeq r7, r8, r4, asr #3 │ │ │ │ - strdeq r0, [r9], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r7, r8, sl, lsr #3 │ │ │ │ - ldrdeq r0, [r9], #-232 @ 0xffffff18 @ │ │ │ │ - mlseq r8, r0, r1, r7 │ │ │ │ - strhteq r0, [r9], #-238 @ 0xffffff12 │ │ │ │ - rsbeq r7, r8, r6, ror r1 │ │ │ │ - rsbeq r0, r9, r4, lsr #29 │ │ │ │ - rsbeq r7, r8, ip, asr r1 │ │ │ │ - rsbeq r0, r9, sl, lsl #29 │ │ │ │ - rsbeq r7, r8, r2, asr #2 │ │ │ │ - rsbeq r0, r9, r0, ror lr │ │ │ │ - rsbeq r7, r8, r8, lsr #2 │ │ │ │ - rsbeq r0, r9, r6, asr lr │ │ │ │ - rsbeq r7, r8, lr, lsl #2 │ │ │ │ - rsbeq r0, r9, ip, lsr lr │ │ │ │ - strdeq r7, [r8], #-4 @ │ │ │ │ - rsbeq r0, r9, r2, lsr #28 │ │ │ │ - ldrdeq r7, [r8], #-10 @ │ │ │ │ - rsbeq r0, r9, r8, lsl #28 │ │ │ │ - rsbeq r7, r8, r0, asr #1 │ │ │ │ - rsbeq r0, r9, r8, ror #27 │ │ │ │ - mlseq r8, lr, r0, r7 │ │ │ │ + rsbeq r1, r9, r8, lsl #7 │ │ │ │ + ldrdeq r1, [r9], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r1, r9, lr, lsr r2 │ │ │ │ + mlseq r9, r4, r1, r1 │ │ │ │ + mlseq r9, r2, pc, r0 @ │ │ │ │ + rsbeq r7, r8, sl, asr #4 │ │ │ │ + rsbeq r0, r9, r8, ror pc │ │ │ │ + rsbeq r7, r8, r0, lsr r2 │ │ │ │ + rsbeq r0, r9, lr, asr pc │ │ │ │ + rsbeq r7, r8, r6, lsl r2 │ │ │ │ + rsbeq r0, r9, r4, asr #30 │ │ │ │ + strdeq r7, [r8], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r0, r9, sl, lsr #30 │ │ │ │ + rsbeq r7, r8, r2, ror #3 │ │ │ │ + rsbeq r0, r9, r0, lsl pc │ │ │ │ + rsbeq r7, r8, r8, asr #3 │ │ │ │ + strdeq r0, [r9], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r7, r8, lr, lsr #3 │ │ │ │ + ldrdeq r0, [r9], #-236 @ 0xffffff14 @ │ │ │ │ + mlseq r8, r4, r1, r7 │ │ │ │ + rsbeq r0, r9, r2, asr #29 │ │ │ │ + rsbeq r7, r8, sl, ror r1 │ │ │ │ + rsbeq r0, r9, r8, lsr #29 │ │ │ │ + rsbeq r7, r8, r0, ror #2 │ │ │ │ + rsbeq r0, r9, lr, lsl #29 │ │ │ │ + rsbeq r7, r8, r6, asr #2 │ │ │ │ + rsbeq r0, r9, r4, ror lr │ │ │ │ + rsbeq r7, r8, ip, lsr #2 │ │ │ │ + rsbeq r0, r9, sl, asr lr │ │ │ │ + rsbeq r7, r8, r2, lsl r1 │ │ │ │ + rsbeq r0, r9, r0, asr #28 │ │ │ │ + strdeq r7, [r8], #-8 @ │ │ │ │ + rsbeq r0, r9, r6, lsr #28 │ │ │ │ + ldrdeq r7, [r8], #-14 @ │ │ │ │ + rsbeq r0, r9, ip, lsl #28 │ │ │ │ + rsbeq r7, r8, r4, asr #1 │ │ │ │ + rsbeq r0, r9, ip, ror #27 │ │ │ │ + rsbeq r7, r8, r2, lsr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 59d1bc │ │ │ │ ldmdbmi r6, {r0, r2, r3, r9, sl, lr} │ │ │ │ blmi 6f0900 │ │ │ │ @ instruction: 0xf2ad4479 │ │ │ │ @@ -340268,20 +340268,20 @@ │ │ │ │ ldrtmi r9, [r0], -sp, lsl #18 │ │ │ │ blx fe79c17c │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ cmnphi r6, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ svclt 0x0000e012 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r0, r9, ip, lsr #25 │ │ │ │ - rsbeq r0, r9, r8, lsr #28 │ │ │ │ - ldrdeq r0, [r9], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r0, r9, r2, ror sp │ │ │ │ - rsbeq r0, r9, r2, lsl sp │ │ │ │ - rsbeq r0, r9, ip, lsl fp │ │ │ │ + strhteq r0, [r9], #-192 @ 0xffffff40 │ │ │ │ + rsbeq r0, r9, ip, lsr #28 │ │ │ │ + rsbeq r0, r9, r2, ror #27 │ │ │ │ + rsbeq r0, r9, r6, ror sp │ │ │ │ + rsbeq r0, r9, r6, lsl sp │ │ │ │ + rsbeq r0, r9, r0, lsr #22 │ │ │ │ teqeq sl, r8, lsl r8 │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ tstcc r1, r1, lsl #16 │ │ │ │ stmdals lr, {r0, sp, lr} │ │ │ │ addspl r6, r9, r1, lsl #16 │ │ │ │ @ instruction: 0xf8db4413 │ │ │ │ subsvs r2, sl, r0 │ │ │ │ @@ -340401,16 +340401,16 @@ │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ ldrmi sl, [ip], -r4, lsr #29 │ │ │ │ @ instruction: 0xf8db4613 │ │ │ │ bcs 1674d4 │ │ │ │ mcrge 4, 5, pc, cr12, cr15, {3} @ │ │ │ │ ssat r4, #20, ip, lsl #12 │ │ │ │ ... │ │ │ │ - strhteq r0, [r9], #-146 @ 0xffffff6e │ │ │ │ - rsbeq r0, r9, r4, asr r9 │ │ │ │ + strhteq r0, [r9], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r0, r9, r8, asr r9 │ │ │ │ @ instruction: 0xf44f9c0c │ │ │ │ bls 837af4 │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ @ instruction: 0xf8bcf370 │ │ │ │ stmdbls r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdbls r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @@ -340590,18 +340590,18 @@ │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ ldr r6, [r7], #19 │ │ │ │ ldrdcs pc, [r0], -r8 @ │ │ │ │ @ instruction: 0xf73f42ba │ │ │ │ @ instruction: 0xf7ffabcc │ │ │ │ svclt 0x0000bb78 │ │ │ │ ... │ │ │ │ - rsbeq r0, r9, sl, asr #15 │ │ │ │ - rsbeq r0, r9, r8, ror r7 │ │ │ │ - rsbeq r0, r9, r2, lsl #14 │ │ │ │ - strdeq r0, [r9], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r0, r9, lr, asr #15 │ │ │ │ + rsbeq r0, r9, ip, ror r7 │ │ │ │ + rsbeq r0, r9, r6, lsl #14 │ │ │ │ + rsbeq r0, r9, r0, lsl #12 │ │ │ │ @ instruction: 0xf44f9c0c │ │ │ │ bmi ff777df4 │ │ │ │ ldrbtmi r4, [sl], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xff3cf36f │ │ │ │ bge 319f34 >::_M_default_append(unsigned int)@@Base+0x973a0> │ │ │ │ bge 299f38 >::_M_default_append(unsigned int)@@Base+0x173a4> │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @@ -340811,52 +340811,52 @@ │ │ │ │ ldrbtmi r5, [r8], #-267 @ 0xfffffef5 │ │ │ │ @ instruction: 0xf6b8300c │ │ │ │ stmdami sl!, {r0, r1, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf906f6b8 │ │ │ │ ldmiblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ - rsbeq r0, r9, sl, lsr #10 │ │ │ │ - rsbeq r0, r9, r2, ror #9 │ │ │ │ - rsbeq r0, r9, r6, lsl #5 │ │ │ │ - rsbeq r6, r8, lr, lsr r5 │ │ │ │ - rsbeq r0, r9, r2, lsr r2 │ │ │ │ - rsbeq r6, r8, sl, ror #9 │ │ │ │ - rsbeq r0, r9, r6, lsl r2 │ │ │ │ - rsbeq r6, r8, lr, asr #9 │ │ │ │ - strdeq r0, [r9], #-26 @ 0xffffffe6 @ │ │ │ │ - strhteq r6, [r8], #-66 @ 0xffffffbe │ │ │ │ - ldrdeq r0, [r9], #-30 @ 0xffffffe2 @ │ │ │ │ - mlseq r8, r6, r4, r6 │ │ │ │ - rsbeq r0, r9, r2, asr #3 │ │ │ │ - rsbeq r6, r8, sl, ror r4 │ │ │ │ - rsbeq r0, r9, r6, lsr #3 │ │ │ │ - rsbeq r6, r8, lr, asr r4 │ │ │ │ - rsbeq r0, r9, sl, lsl #3 │ │ │ │ - rsbeq r6, r8, r2, asr #8 │ │ │ │ - rsbeq r0, r9, lr, ror #2 │ │ │ │ - rsbeq r6, r8, r6, lsr #8 │ │ │ │ - rsbeq r0, r9, r2, asr r1 │ │ │ │ - rsbeq r6, r8, sl, lsl #8 │ │ │ │ - rsbeq r0, r9, r6, lsr r1 │ │ │ │ - rsbeq r6, r8, lr, ror #7 │ │ │ │ - rsbeq r0, r9, sl, lsl r1 │ │ │ │ - ldrdeq r6, [r8], #-50 @ 0xffffffce @ │ │ │ │ - strdeq r0, [r9], #-14 @ │ │ │ │ - strhteq r6, [r8], #-54 @ 0xffffffca │ │ │ │ - rsbeq r0, r9, r2, ror #1 │ │ │ │ - mlseq r8, sl, r3, r6 │ │ │ │ - rsbeq r0, r9, r6, asr #1 │ │ │ │ - rsbeq r6, r8, lr, ror r3 │ │ │ │ - rsbeq r0, r9, sl, lsr #1 │ │ │ │ - rsbeq r6, r8, r2, ror #6 │ │ │ │ - rsbeq r0, r9, lr, lsl #1 │ │ │ │ - rsbeq r6, r8, r6, asr #6 │ │ │ │ - rsbeq r0, r9, r2, ror r0 │ │ │ │ - rsbeq r6, r8, sl, lsr #6 │ │ │ │ + rsbeq r0, r9, lr, lsr #10 │ │ │ │ + rsbeq r0, r9, r6, ror #9 │ │ │ │ + rsbeq r0, r9, sl, lsl #5 │ │ │ │ + rsbeq r6, r8, r2, asr #10 │ │ │ │ + rsbeq r0, r9, r6, lsr r2 │ │ │ │ + rsbeq r6, r8, lr, ror #9 │ │ │ │ + rsbeq r0, r9, sl, lsl r2 │ │ │ │ + ldrdeq r6, [r8], #-66 @ 0xffffffbe @ │ │ │ │ + strdeq r0, [r9], #-30 @ 0xffffffe2 @ │ │ │ │ + strhteq r6, [r8], #-70 @ 0xffffffba │ │ │ │ + rsbeq r0, r9, r2, ror #3 │ │ │ │ + mlseq r8, sl, r4, r6 │ │ │ │ + rsbeq r0, r9, r6, asr #3 │ │ │ │ + rsbeq r6, r8, lr, ror r4 │ │ │ │ + rsbeq r0, r9, sl, lsr #3 │ │ │ │ + rsbeq r6, r8, r2, ror #8 │ │ │ │ + rsbeq r0, r9, lr, lsl #3 │ │ │ │ + rsbeq r6, r8, r6, asr #8 │ │ │ │ + rsbeq r0, r9, r2, ror r1 │ │ │ │ + rsbeq r6, r8, sl, lsr #8 │ │ │ │ + rsbeq r0, r9, r6, asr r1 │ │ │ │ + rsbeq r6, r8, lr, lsl #8 │ │ │ │ + rsbeq r0, r9, sl, lsr r1 │ │ │ │ + strdeq r6, [r8], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r0, r9, lr, lsl r1 │ │ │ │ + ldrdeq r6, [r8], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r0, r9, r2, lsl #2 │ │ │ │ + strhteq r6, [r8], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq r0, r9, r6, ror #1 │ │ │ │ + mlseq r8, lr, r3, r6 │ │ │ │ + rsbeq r0, r9, sl, asr #1 │ │ │ │ + rsbeq r6, r8, r2, lsl #7 │ │ │ │ + rsbeq r0, r9, lr, lsr #1 │ │ │ │ + rsbeq r6, r8, r6, ror #6 │ │ │ │ + mlseq r9, r2, r0, r0 │ │ │ │ + rsbeq r6, r8, sl, asr #6 │ │ │ │ + rsbeq r0, r9, r6, ror r0 │ │ │ │ + rsbeq r6, r8, lr, lsr #6 │ │ │ │ vtst.8 d20, d16, d16 │ │ │ │ ldrbtmi r4, [r8], #-441 @ 0xfffffe47 │ │ │ │ @ instruction: 0xf6b7300c │ │ │ │ stmiami lr!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8a8f6b8 │ │ │ │ ldmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -341026,64 +341026,64 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 15fe98 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 4, pc, cr10, cr7, {5} │ │ │ │ @ instruction: 0xf04f4834 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff54f6b7 │ │ │ │ stmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strhteq pc, [r8], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r6, r8, lr, ror #4 │ │ │ │ - mlseq r8, sl, pc, pc @ │ │ │ │ - rsbeq r6, r8, r2, asr r2 │ │ │ │ - rsbeq pc, r8, lr, ror pc @ │ │ │ │ - rsbeq r6, r8, r6, lsr r2 │ │ │ │ - rsbeq pc, r8, r2, ror #30 │ │ │ │ - rsbeq r6, r8, sl, lsl r2 │ │ │ │ - rsbeq pc, r8, r6, asr #30 │ │ │ │ - strdeq r6, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq pc, r8, sl, lsr #30 │ │ │ │ - rsbeq r6, r8, r2, ror #3 │ │ │ │ - rsbeq pc, r8, lr, lsl #30 │ │ │ │ - rsbeq r6, r8, r6, asr #3 │ │ │ │ - strdeq pc, [r8], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r6, r8, sl, lsr #3 │ │ │ │ - ldrdeq pc, [r8], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r6, r8, lr, lsl #3 │ │ │ │ - strhteq pc, [r8], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r6, r8, r2, ror r1 │ │ │ │ - mlseq r8, lr, lr, pc @ │ │ │ │ - rsbeq r6, r8, r6, asr r1 │ │ │ │ - rsbeq pc, r8, r2, lsl #29 │ │ │ │ - rsbeq r6, r8, sl, lsr r1 │ │ │ │ - rsbeq pc, r8, r6, ror #28 │ │ │ │ - rsbeq r6, r8, lr, lsl r1 │ │ │ │ - rsbeq pc, r8, sl, asr #28 │ │ │ │ - rsbeq r6, r8, r2, lsl #2 │ │ │ │ - rsbeq pc, r8, lr, lsr #28 │ │ │ │ - rsbeq r6, r8, r6, ror #1 │ │ │ │ - rsbeq pc, r8, r2, lsl lr @ │ │ │ │ - rsbeq r6, r8, sl, asr #1 │ │ │ │ - strdeq pc, [r8], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r6, r8, lr, lsr #1 │ │ │ │ - ldrdeq pc, [r8], #-218 @ 0xffffff26 @ │ │ │ │ - mlseq r8, r2, r0, r6 │ │ │ │ - strhteq pc, [r8], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r6, r8, r6, ror r0 │ │ │ │ - rsbeq pc, r8, r2, lsr #27 │ │ │ │ - rsbeq r6, r8, sl, asr r0 │ │ │ │ - rsbeq pc, r8, r6, lsl #27 │ │ │ │ - rsbeq r6, r8, lr, lsr r0 │ │ │ │ - rsbeq pc, r8, sl, ror #26 │ │ │ │ - rsbeq r6, r8, r2, lsr #32 │ │ │ │ - rsbeq pc, r8, lr, asr #26 │ │ │ │ - rsbeq r6, r8, r6 │ │ │ │ - rsbeq pc, r8, r2, lsr sp @ │ │ │ │ - rsbeq r5, r8, sl, ror #31 │ │ │ │ - rsbeq pc, r8, r0, lsl sp @ │ │ │ │ - rsbeq r5, r8, r6, asr #31 │ │ │ │ + strhteq pc, [r8], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r6, r8, r2, ror r2 │ │ │ │ + mlseq r8, lr, pc, pc @ │ │ │ │ + rsbeq r6, r8, r6, asr r2 │ │ │ │ + rsbeq pc, r8, r2, lsl #31 │ │ │ │ + rsbeq r6, r8, sl, lsr r2 │ │ │ │ + rsbeq pc, r8, r6, ror #30 │ │ │ │ + rsbeq r6, r8, lr, lsl r2 │ │ │ │ + rsbeq pc, r8, sl, asr #30 │ │ │ │ + rsbeq r6, r8, r2, lsl #4 │ │ │ │ + rsbeq pc, r8, lr, lsr #30 │ │ │ │ + rsbeq r6, r8, r6, ror #3 │ │ │ │ + rsbeq pc, r8, r2, lsl pc @ │ │ │ │ + rsbeq r6, r8, sl, asr #3 │ │ │ │ + strdeq pc, [r8], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r6, r8, lr, lsr #3 │ │ │ │ + ldrdeq pc, [r8], #-234 @ 0xffffff16 @ │ │ │ │ + mlseq r8, r2, r1, r6 │ │ │ │ + strhteq pc, [r8], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r6, r8, r6, ror r1 │ │ │ │ + rsbeq pc, r8, r2, lsr #29 │ │ │ │ + rsbeq r6, r8, sl, asr r1 │ │ │ │ + rsbeq pc, r8, r6, lsl #29 │ │ │ │ + rsbeq r6, r8, lr, lsr r1 │ │ │ │ + rsbeq pc, r8, sl, ror #28 │ │ │ │ + rsbeq r6, r8, r2, lsr #2 │ │ │ │ + rsbeq pc, r8, lr, asr #28 │ │ │ │ + rsbeq r6, r8, r6, lsl #2 │ │ │ │ + rsbeq pc, r8, r2, lsr lr @ │ │ │ │ + rsbeq r6, r8, sl, ror #1 │ │ │ │ + rsbeq pc, r8, r6, lsl lr @ │ │ │ │ + rsbeq r6, r8, lr, asr #1 │ │ │ │ + strdeq pc, [r8], #-218 @ 0xffffff26 @ │ │ │ │ + strhteq r6, [r8], #-2 │ │ │ │ + ldrdeq pc, [r8], #-222 @ 0xffffff22 @ │ │ │ │ + mlseq r8, r6, r0, r6 │ │ │ │ + rsbeq pc, r8, r2, asr #27 │ │ │ │ + rsbeq r6, r8, sl, ror r0 │ │ │ │ + rsbeq pc, r8, r6, lsr #27 │ │ │ │ + rsbeq r6, r8, lr, asr r0 │ │ │ │ + rsbeq pc, r8, sl, lsl #27 │ │ │ │ + rsbeq r6, r8, r2, asr #32 │ │ │ │ + rsbeq pc, r8, lr, ror #26 │ │ │ │ + rsbeq r6, r8, r6, lsr #32 │ │ │ │ + rsbeq pc, r8, r2, asr sp @ │ │ │ │ + rsbeq r6, r8, sl │ │ │ │ + rsbeq pc, r8, r6, lsr sp @ │ │ │ │ + rsbeq r5, r8, lr, ror #31 │ │ │ │ + rsbeq pc, r8, r4, lsl sp @ │ │ │ │ + rsbeq r5, r8, sl, asr #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb7180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r0, ror #31 │ │ │ │ bmi d8c198 │ │ │ │ @ instruction: 0x4619461e │ │ │ │ stmdbvs r5!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @@ -341129,24 +341129,24 @@ │ │ │ │ @ instruction: 0xf6b74478 │ │ │ │ strb pc, [r9, pc, lsl #29] @ │ │ │ │ ldrtmi r4, [r8], -sp, lsl #20 │ │ │ │ ldrbtmi r4, [sl], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf8f0f3c5 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq pc, r8, r0, ror #27 │ │ │ │ - rsbeq pc, r8, lr, ror #23 │ │ │ │ - rsbeq r5, r8, r6, lsr #29 │ │ │ │ - ldrdeq pc, [r8], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r5, r8, lr, lsl #29 │ │ │ │ - rsbeq pc, r8, sl, lsl #27 │ │ │ │ - rsbeq pc, r8, r0, lsl #27 │ │ │ │ - rsbeq pc, r8, r4, lsl #23 │ │ │ │ - rsbeq r5, r8, ip, lsr lr │ │ │ │ - mlseq r7, sl, sp, ip │ │ │ │ + rsbeq pc, r8, r4, ror #27 │ │ │ │ + strdeq pc, [r8], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r5, r8, sl, lsr #29 │ │ │ │ + ldrdeq pc, [r8], #-186 @ 0xffffff46 @ │ │ │ │ + mlseq r8, r2, lr, r5 │ │ │ │ + rsbeq pc, r8, lr, lsl #27 │ │ │ │ + rsbeq pc, r8, r4, lsl #27 │ │ │ │ + rsbeq pc, r8, r8, lsl #23 │ │ │ │ + rsbeq r5, r8, r0, asr #28 │ │ │ │ + mlseq r7, lr, sp, ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1b9e3b4 │ │ │ │ strmi r4, [sp], -sp, ror #25 │ │ │ │ vmul.f32 d4, d29, d13[1] │ │ │ │ ldrbtmi r4, [ip], #-3444 @ 0xfffff28c │ │ │ │ @@ -341383,22 +341383,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ ldc2 6, cr15, [r2], {183} @ 0xb7 │ │ │ │ svclt 0x0000e6c3 │ │ │ │ ... │ │ │ │ rsbseq lr, r3, r2, lsl #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, r3, r2, asr r8 │ │ │ │ - ldrdeq pc, [r8], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq pc, r8, r4, lsl #17 │ │ │ │ - rsbeq r5, r8, ip, lsr fp │ │ │ │ - rsbeq pc, r8, lr, asr sl @ │ │ │ │ - rsbeq pc, r8, ip, lsr #15 │ │ │ │ - rsbeq r5, r8, r4, ror #20 │ │ │ │ - rsbeq pc, r8, sl, lsl #15 │ │ │ │ - rsbeq r5, r8, r2, asr #20 │ │ │ │ + ldrdeq pc, [r8], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq pc, r8, r8, lsl #17 │ │ │ │ + rsbeq r5, r8, r0, asr #22 │ │ │ │ + rsbeq pc, r8, r2, ror #20 │ │ │ │ + strhteq pc, [r8], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r5, r8, r8, ror #20 │ │ │ │ + rsbeq pc, r8, lr, lsl #15 │ │ │ │ + rsbeq r5, r8, r6, asr #20 │ │ │ │ ldrtmi r9, [sl], -pc, lsl #16 │ │ │ │ vrsubhn.i16 d20, q7, │ │ │ │ pkhbtmi pc, r3, r9, lsl #27 @ │ │ │ │ cmnle ip, r1, lsl #16 │ │ │ │ ldmdavs r9, {r1, r2, r4, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, ip, pc} │ │ │ │ andsvs r3, sl, r1, lsl #4 │ │ │ │ @@ -341477,30 +341477,30 @@ │ │ │ │ ldrbtmi r6, [r8], #-346 @ 0xfffffea6 │ │ │ │ @ instruction: 0xf6b7300c │ │ │ │ ldmdami r3, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ blx ff51e096 │ │ │ │ @ instruction: 0xf6b1e5ff │ │ │ │ svclt 0x0000e85a │ │ │ │ - strdeq pc, [r8], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r5, r8, lr, lsr #19 │ │ │ │ - ldrdeq pc, [r8], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r5, r8, sl, lsl #19 │ │ │ │ - strhteq pc, [r8], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r5, r8, r0, ror r9 │ │ │ │ - rsbeq pc, r8, sl, ror #12 │ │ │ │ - rsbeq r5, r8, r2, lsr #18 │ │ │ │ - rsbeq pc, r8, r0, asr r6 @ │ │ │ │ - rsbeq r5, r8, r8, lsl #18 │ │ │ │ - rsbeq pc, r8, r6, lsr r6 @ │ │ │ │ - rsbeq r5, r8, lr, ror #17 │ │ │ │ - rsbeq pc, r8, ip, lsl r6 @ │ │ │ │ - ldrdeq r5, [r8], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq pc, r8, r2, lsl #12 │ │ │ │ - strhteq r5, [r8], #-138 @ 0xffffff76 │ │ │ │ + strdeq pc, [r8], #-106 @ 0xffffff96 @ │ │ │ │ + strhteq r5, [r8], #-146 @ 0xffffff6e │ │ │ │ + ldrdeq pc, [r8], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r5, r8, lr, lsl #19 │ │ │ │ + strhteq pc, [r8], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r5, r8, r4, ror r9 │ │ │ │ + rsbeq pc, r8, lr, ror #12 │ │ │ │ + rsbeq r5, r8, r6, lsr #18 │ │ │ │ + rsbeq pc, r8, r4, asr r6 @ │ │ │ │ + rsbeq r5, r8, ip, lsl #18 │ │ │ │ + rsbeq pc, r8, sl, lsr r6 @ │ │ │ │ + strdeq r5, [r8], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq pc, r8, r0, lsr #12 │ │ │ │ + ldrdeq r5, [r8], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq pc, r8, r6, lsl #12 │ │ │ │ + strhteq r5, [r8], #-142 @ 0xffffff72 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mcrls 6, 0, r4, cr10, cr13, {0} │ │ │ │ movwvc lr, #47581 @ 0xb9dd │ │ │ │ ldrmi r4, [r3], ip, lsl #12 │ │ │ │ @@ -342269,55 +342269,55 @@ │ │ │ │ @ instruction: 0x462b9316 │ │ │ │ @ instruction: 0x46559218 │ │ │ │ @ instruction: 0xe05e469a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq lr, r3, r0, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r8, r2, lsr #9 │ │ │ │ - rsbeq r5, r8, r8, asr r7 │ │ │ │ + rsbeq pc, r8, r6, lsr #9 │ │ │ │ + rsbeq r5, r8, ip, asr r7 │ │ │ │ rsbseq lr, r3, ip, ror #5 │ │ │ │ - rsbeq pc, r8, r8, ror #7 │ │ │ │ - mlseq r8, lr, r6, r5 │ │ │ │ - rsbeq pc, r8, r8, asr #7 │ │ │ │ - rsbeq r5, r8, lr, ror r6 │ │ │ │ - strhteq pc, [r8], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq pc, r8, sl, lsr r2 @ │ │ │ │ - rsbeq pc, r8, r8, ror #3 │ │ │ │ - mlseq r8, ip, r1, pc @ │ │ │ │ - rsbeq lr, r8, r0, lsl pc │ │ │ │ - rsbeq lr, r8, ip, asr #27 │ │ │ │ - mlseq r8, r2, sp, lr │ │ │ │ - rsbeq lr, r8, sl, asr sp │ │ │ │ - rsbeq lr, r8, r4, lsr #25 │ │ │ │ - rsbeq r4, r8, sl, asr pc │ │ │ │ - rsbeq lr, r8, r6, lsl #25 │ │ │ │ - rsbeq r4, r8, ip, lsr pc │ │ │ │ - rsbeq lr, r8, ip, ror #24 │ │ │ │ - rsbeq r4, r8, r2, lsr #30 │ │ │ │ - rsbeq lr, r8, r2, asr ip │ │ │ │ - rsbeq r4, r8, r8, lsl #30 │ │ │ │ - rsbeq lr, r8, r6, lsl #24 │ │ │ │ - rsbeq lr, r8, lr, ror fp │ │ │ │ - rsbeq r4, r8, r6, lsr lr │ │ │ │ - rsbeq lr, r8, r2, ror #22 │ │ │ │ - rsbeq r4, r8, r8, lsl lr │ │ │ │ - rsbeq lr, r8, r8, asr #22 │ │ │ │ - strdeq r4, [r8], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq lr, r8, sl, lsr #22 │ │ │ │ - rsbeq r4, r8, r2, ror #27 │ │ │ │ - rsbeq lr, r8, ip, lsl fp │ │ │ │ - strdeq lr, [r8], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r4, r8, lr, lsr #27 │ │ │ │ - rsbeq r0, r8, lr, lsr #31 │ │ │ │ - ldrdeq lr, [r8], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq lr, r8, r6, asr #20 │ │ │ │ - strdeq r4, [r8], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq lr, r8, r2, lsr #20 │ │ │ │ - ldrdeq r4, [r8], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq pc, r8, ip, ror #7 │ │ │ │ + rsbeq r5, r8, r2, lsr #13 │ │ │ │ + rsbeq pc, r8, ip, asr #7 │ │ │ │ + rsbeq r5, r8, r2, lsl #13 │ │ │ │ + rsbeq pc, r8, r2, asr #7 │ │ │ │ + rsbeq pc, r8, lr, lsr r2 @ │ │ │ │ + rsbeq pc, r8, ip, ror #3 │ │ │ │ + rsbeq pc, r8, r0, lsr #3 │ │ │ │ + rsbeq lr, r8, r4, lsl pc │ │ │ │ + ldrdeq lr, [r8], #-208 @ 0xffffff30 @ │ │ │ │ + mlseq r8, r6, sp, lr │ │ │ │ + rsbeq lr, r8, lr, asr sp │ │ │ │ + rsbeq lr, r8, r8, lsr #25 │ │ │ │ + rsbeq r4, r8, lr, asr pc │ │ │ │ + rsbeq lr, r8, sl, lsl #25 │ │ │ │ + rsbeq r4, r8, r0, asr #30 │ │ │ │ + rsbeq lr, r8, r0, ror ip │ │ │ │ + rsbeq r4, r8, r6, lsr #30 │ │ │ │ + rsbeq lr, r8, r6, asr ip │ │ │ │ + rsbeq r4, r8, ip, lsl #30 │ │ │ │ + rsbeq lr, r8, sl, lsl #24 │ │ │ │ + rsbeq lr, r8, r2, lsl #23 │ │ │ │ + rsbeq r4, r8, sl, lsr lr │ │ │ │ + rsbeq lr, r8, r6, ror #22 │ │ │ │ + rsbeq r4, r8, ip, lsl lr │ │ │ │ + rsbeq lr, r8, ip, asr #22 │ │ │ │ + rsbeq r4, r8, r2, lsl #28 │ │ │ │ + rsbeq lr, r8, lr, lsr #22 │ │ │ │ + rsbeq r4, r8, r6, ror #27 │ │ │ │ + rsbeq lr, r8, r0, lsr #22 │ │ │ │ + strdeq lr, [r8], #-172 @ 0xffffff54 @ │ │ │ │ + strhteq r4, [r8], #-210 @ 0xffffff2e │ │ │ │ + strhteq r0, [r8], #-242 @ 0xffffff0e │ │ │ │ + ldrdeq lr, [r8], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq lr, r8, sl, asr #20 │ │ │ │ + rsbeq r4, r8, r2, lsl #26 │ │ │ │ + rsbeq lr, r8, r6, lsr #20 │ │ │ │ + ldrdeq r4, [r8], #-206 @ 0xffffff32 @ │ │ │ │ addsmi r9, pc, #14336 @ 0x3800 │ │ │ │ @ instruction: 0xf857d042 │ │ │ │ @ instruction: 0xf8562f04 │ │ │ │ bl 1a5360 │ │ │ │ @ instruction: 0xf831000e │ │ │ │ blcs 16d318 │ │ │ │ blls 6156ac │ │ │ │ @@ -342601,39 +342601,39 @@ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf6b6300c │ │ │ │ ldmdami ip, {r0, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6b64478 │ │ │ │ @ instruction: 0xf7fffb03 │ │ │ │ svclt 0x0000bbe3 │ │ │ │ - ldrdeq lr, [r8], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq lr, r8, r8, ror r7 │ │ │ │ - rsbeq r4, r8, r0, lsr sl │ │ │ │ - rsbeq lr, r8, ip, asr r7 │ │ │ │ - rsbeq r4, r8, r2, lsl sl │ │ │ │ - rsbeq lr, r8, ip, asr r6 │ │ │ │ - rsbeq r4, r8, r4, lsl r9 │ │ │ │ - rsbeq lr, r8, r0, lsl #12 │ │ │ │ - strhteq r4, [r8], #-136 @ 0xffffff78 │ │ │ │ - rsbeq lr, r8, r0, ror #11 │ │ │ │ - mlseq r8, r8, r8, r4 │ │ │ │ - rsbeq lr, r8, r0, asr #11 │ │ │ │ - rsbeq r4, r8, r8, ror r8 │ │ │ │ - rsbeq lr, r8, sl, lsl #11 │ │ │ │ - rsbeq r4, r8, r2, asr #16 │ │ │ │ - rsbeq lr, r8, sl, asr r5 │ │ │ │ + rsbeq lr, r8, r2, ror #15 │ │ │ │ + rsbeq lr, r8, ip, ror r7 │ │ │ │ + rsbeq r4, r8, r4, lsr sl │ │ │ │ + rsbeq lr, r8, r0, ror #14 │ │ │ │ + rsbeq r4, r8, r6, lsl sl │ │ │ │ + rsbeq lr, r8, r0, ror #12 │ │ │ │ + rsbeq r4, r8, r8, lsl r9 │ │ │ │ + rsbeq lr, r8, r4, lsl #12 │ │ │ │ + strhteq r4, [r8], #-140 @ 0xffffff74 │ │ │ │ + rsbeq lr, r8, r4, ror #11 │ │ │ │ + mlseq r8, ip, r8, r4 │ │ │ │ + rsbeq lr, r8, r4, asr #11 │ │ │ │ + rsbeq r4, r8, ip, ror r8 │ │ │ │ + rsbeq lr, r8, lr, lsl #11 │ │ │ │ + rsbeq r4, r8, r6, asr #16 │ │ │ │ + rsbeq lr, r8, lr, asr r5 │ │ │ │ + rsbeq lr, r8, lr, lsl #10 │ │ │ │ + rsbeq r4, r8, r4, asr #15 │ │ │ │ rsbeq lr, r8, sl, lsl #10 │ │ │ │ - rsbeq r4, r8, r0, asr #15 │ │ │ │ - rsbeq lr, r8, r6, lsl #10 │ │ │ │ - rsbeq lr, r8, r6, lsr #9 │ │ │ │ - rsbeq r4, r8, ip, asr r7 │ │ │ │ - rsbeq lr, r8, sl, lsl #9 │ │ │ │ - rsbeq r4, r8, r0, asr #14 │ │ │ │ - rsbeq lr, r8, lr, ror #8 │ │ │ │ - rsbeq r4, r8, r4, lsr #14 │ │ │ │ + rsbeq lr, r8, sl, lsr #9 │ │ │ │ + rsbeq r4, r8, r0, ror #14 │ │ │ │ + rsbeq lr, r8, lr, lsl #9 │ │ │ │ + rsbeq r4, r8, r4, asr #14 │ │ │ │ + rsbeq lr, r8, r2, ror r4 │ │ │ │ + rsbeq r4, r8, r8, lsr #14 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ beq 19de98 │ │ │ │ @ instruction: 0x4607dd1a │ │ │ │ stmdbeq r4, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -342661,16 +342661,16 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ cmppcc ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf9d0f6b6 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ blx fe49f314 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ svclt 0x000087f0 │ │ │ │ - mlseq r8, r4, r3, lr │ │ │ │ - rsbeq r4, r8, r2, asr r6 │ │ │ │ + mlseq r8, r8, r3, lr │ │ │ │ + rsbeq r4, r8, r6, asr r6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r7, ip, lsl #18 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x460a4691 │ │ │ │ @@ -342756,22 +342756,22 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], ip │ │ │ │ ldrtmi r7, [sp], -ip, lsr #2 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf910f6b6 │ │ │ │ ldrtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6b64478 │ │ │ │ str pc, [r9, fp, asr #19] │ │ │ │ - rsbeq lr, r8, r6, lsr #5 │ │ │ │ - rsbeq r4, r8, lr, asr r5 │ │ │ │ - rsbeq lr, r8, sl, lsl #5 │ │ │ │ - rsbeq r4, r8, r8, asr #10 │ │ │ │ - rsbeq lr, r8, r8, lsl r2 │ │ │ │ - ldrdeq r4, [r8], #-64 @ 0xffffffc0 @ │ │ │ │ - strdeq lr, [r8], #-28 @ 0xffffffe4 @ │ │ │ │ - strhteq r4, [r8], #-68 @ 0xffffffbc │ │ │ │ + rsbeq lr, r8, sl, lsr #5 │ │ │ │ + rsbeq r4, r8, r2, ror #10 │ │ │ │ + rsbeq lr, r8, lr, lsl #5 │ │ │ │ + rsbeq r4, r8, ip, asr #10 │ │ │ │ + rsbeq lr, r8, ip, lsl r2 │ │ │ │ + ldrdeq r4, [r8], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq lr, r8, r0, lsl #4 │ │ │ │ + strhteq r4, [r8], #-72 @ 0xffffffb8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb8be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fd0 │ │ │ │ addlt r3, r7, sp, asr r0 │ │ │ │ strmi r6, [pc], -ip, lsl #18 │ │ │ │ andls r4, r5, #6291456 @ 0x600000 │ │ │ │ @@ -342873,26 +342873,26 @@ │ │ │ │ vtst.8 d20, d0, d0 │ │ │ │ @ instruction: 0xf06f2183 │ │ │ │ ldrbtmi r0, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf6b6300c │ │ │ │ stmdami sp, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b64478 │ │ │ │ strb pc, [r8, -r1, ror #17]! @ │ │ │ │ - rsbeq lr, r8, lr, lsr r1 │ │ │ │ - strdeq lr, [r8], #-14 @ │ │ │ │ - strhteq r4, [r8], #-60 @ 0xffffffc4 │ │ │ │ - strdeq lr, [r8], #-12 @ │ │ │ │ - mlseq r8, ip, r0, lr │ │ │ │ - rsbeq r4, r8, r4, asr r3 │ │ │ │ - rsbeq lr, r8, r2, lsl #1 │ │ │ │ - rsbeq r4, r8, sl, lsr r3 │ │ │ │ - rsbeq lr, r8, r2, rrx │ │ │ │ - rsbeq r4, r8, r4, lsr #6 │ │ │ │ - rsbeq lr, r8, r6, lsr #32 │ │ │ │ - rsbeq lr, r8, r8, lsr #4 │ │ │ │ + rsbeq lr, r8, r2, asr #2 │ │ │ │ + rsbeq lr, r8, r2, lsl #2 │ │ │ │ + rsbeq r4, r8, r0, asr #7 │ │ │ │ + rsbeq lr, r8, r0, lsl #2 │ │ │ │ + rsbeq lr, r8, r0, lsr #1 │ │ │ │ + rsbeq r4, r8, r8, asr r3 │ │ │ │ + rsbeq lr, r8, r6, lsl #1 │ │ │ │ + rsbeq r4, r8, lr, lsr r3 │ │ │ │ + rsbeq lr, r8, r6, rrx │ │ │ │ + rsbeq r4, r8, r8, lsr #6 │ │ │ │ + rsbeq lr, r8, sl, lsr #32 │ │ │ │ + rsbeq lr, r8, ip, lsr #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb8dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fd8 │ │ │ │ addlt r3, r5, sp, asr r0 │ │ │ │ strmi r6, [lr], -sp, lsl #18 │ │ │ │ andls r4, r3, #7340032 @ 0x700000 │ │ │ │ @@ -342968,26 +342968,26 @@ │ │ │ │ ldmdami r0, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ tstpvc pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff68f6b5 │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf6b64478 │ │ │ │ ldr pc, [sl, r3, lsr #16]! │ │ │ │ - rsbeq sp, r8, r2, ror #30 │ │ │ │ - strhteq lr, [r8], #-16 │ │ │ │ - rsbeq sp, r8, sl, asr #30 │ │ │ │ - rsbeq r4, r8, r8, lsl #4 │ │ │ │ - rsbeq sp, r8, r6, lsl pc │ │ │ │ - ldrdeq r4, [r8], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq sp, r8, r8, ror #29 │ │ │ │ - rsbeq r4, r8, r0, lsr #3 │ │ │ │ - rsbeq sp, r8, sl, asr #29 │ │ │ │ - rsbeq r4, r8, r2, lsl #3 │ │ │ │ - rsbeq sp, r8, ip, lsr #29 │ │ │ │ - rsbeq r4, r8, r4, ror #2 │ │ │ │ + rsbeq sp, r8, r6, ror #30 │ │ │ │ + strhteq lr, [r8], #-20 @ 0xffffffec │ │ │ │ + rsbeq sp, r8, lr, asr #30 │ │ │ │ + rsbeq r4, r8, ip, lsl #4 │ │ │ │ + rsbeq sp, r8, sl, lsl pc │ │ │ │ + ldrdeq r4, [r8], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq sp, r8, ip, ror #29 │ │ │ │ + rsbeq r4, r8, r4, lsr #3 │ │ │ │ + rsbeq sp, r8, lr, asr #29 │ │ │ │ + rsbeq r4, r8, r6, lsl #3 │ │ │ │ + strhteq sp, [r8], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r4, r8, r8, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31d200 >::_M_default_append(unsigned int)@@Base+0x9a66c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ strbeq pc, [r8, -ip, asr #17] @ │ │ │ │ strbmi pc, [ip, #2271] @ 0x8df @ │ │ │ │ @ instruction: 0xf8df4688 │ │ │ │ @@ -343358,33 +343358,33 @@ │ │ │ │ ldrbtmi r9, [r8], #-2317 @ 0xfffff6f3 │ │ │ │ stc2 6, cr15, [r0, #-724]! @ 0xfffffd2c │ │ │ │ ldrbt r9, [r8], sp, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq ip, r3, lr, lsr #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r8, r8, ror #26 │ │ │ │ - rsbeq r4, r8, lr, lsl r0 │ │ │ │ - rsbeq sp, r8, r8, lsr #26 │ │ │ │ - rsbeq sp, r8, lr, asr lr │ │ │ │ - strhteq sp, [r8], #-162 @ 0xffffff5e │ │ │ │ - rsbeq r3, r8, sl, ror #26 │ │ │ │ + rsbeq sp, r8, ip, ror #26 │ │ │ │ + rsbeq r4, r8, r2, lsr #32 │ │ │ │ + rsbeq sp, r8, ip, lsr #26 │ │ │ │ + rsbeq sp, r8, r2, ror #28 │ │ │ │ + strhteq sp, [r8], #-166 @ 0xffffff5a │ │ │ │ + rsbeq r3, r8, lr, ror #26 │ │ │ │ rsbseq ip, r3, r2, lsl #18 │ │ │ │ - rsbeq sp, r8, r4, lsl sl │ │ │ │ - ldrdeq sp, [r8], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r3, r8, sl, lsl #25 │ │ │ │ - strhteq sp, [r8], #-148 @ 0xffffff6c │ │ │ │ - rsbeq r3, r8, ip, ror #24 │ │ │ │ - mlseq r8, r6, r9, sp │ │ │ │ - rsbeq r3, r8, lr, asr #24 │ │ │ │ - ldrdeq sp, [r8], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq sp, r8, r4, asr #17 │ │ │ │ - rsbeq r3, r8, ip, ror fp │ │ │ │ - rsbeq sp, r8, r6, lsr #17 │ │ │ │ - rsbeq r3, r8, lr, asr fp │ │ │ │ + rsbeq sp, r8, r8, lsl sl │ │ │ │ + ldrdeq sp, [r8], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r3, r8, lr, lsl #25 │ │ │ │ + strhteq sp, [r8], #-152 @ 0xffffff68 │ │ │ │ + rsbeq r3, r8, r0, ror ip │ │ │ │ + mlseq r8, sl, r9, sp │ │ │ │ + rsbeq r3, r8, r2, asr ip │ │ │ │ + ldrdeq sp, [r8], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq sp, r8, r8, asr #17 │ │ │ │ + rsbeq r3, r8, r0, lsl #23 │ │ │ │ + rsbeq sp, r8, sl, lsr #17 │ │ │ │ + rsbeq r3, r8, r2, ror #22 │ │ │ │ ldmdavs r2, {r4, r9, fp, ip, pc} │ │ │ │ bleq 21d9c8 │ │ │ │ bleq 119de58 │ │ │ │ blx 59df4c │ │ │ │ blls 6d6960 │ │ │ │ andeq pc, r0, sl, asr #17 │ │ │ │ blcs 17c400 │ │ │ │ @@ -343521,40 +343521,40 @@ │ │ │ │ ldmdami lr, {r0, r2, r4, r5, r7, r8, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf6b5300c │ │ │ │ ldmdami ip, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6b54478 │ │ │ │ strb pc, [pc, pc, asr #23]! @ │ │ │ │ - rsbeq sp, r8, r6, ror #15 │ │ │ │ - mlseq r8, lr, sl, r3 │ │ │ │ - rsbeq sp, r8, r8, asr #15 │ │ │ │ - rsbeq r3, r8, r0, lsl #21 │ │ │ │ - rsbeq sp, r8, sl, lsr #15 │ │ │ │ - rsbeq r3, r8, r2, ror #20 │ │ │ │ - rsbeq sp, r8, ip, lsl #15 │ │ │ │ - rsbeq r3, r8, r4, asr #20 │ │ │ │ - rsbeq sp, r8, lr, ror #14 │ │ │ │ - rsbeq r3, r8, r6, lsr #20 │ │ │ │ - rsbeq sp, r8, r8, asr #14 │ │ │ │ - rsbeq r3, r8, r0, lsl #20 │ │ │ │ - rsbeq sp, r8, r2, ror #13 │ │ │ │ - mlseq r8, sl, r9, r3 │ │ │ │ - rsbeq sp, r8, r4, asr #13 │ │ │ │ - rsbeq r3, r8, ip, ror r9 │ │ │ │ - mlseq r8, sl, r6, sp │ │ │ │ - rsbeq r3, r8, r2, asr r9 │ │ │ │ - rsbeq sp, r8, ip, ror r6 │ │ │ │ - rsbeq r3, r8, r4, lsr r9 │ │ │ │ - rsbeq sp, r8, r2, asr #12 │ │ │ │ - strdeq r3, [r8], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq sp, r8, r4, lsr #12 │ │ │ │ - ldrdeq r3, [r8], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq sp, r8, r6, lsl #12 │ │ │ │ - strhteq r3, [r8], #-140 @ 0xffffff74 │ │ │ │ + rsbeq sp, r8, sl, ror #15 │ │ │ │ + rsbeq r3, r8, r2, lsr #21 │ │ │ │ + rsbeq sp, r8, ip, asr #15 │ │ │ │ + rsbeq r3, r8, r4, lsl #21 │ │ │ │ + rsbeq sp, r8, lr, lsr #15 │ │ │ │ + rsbeq r3, r8, r6, ror #20 │ │ │ │ + mlseq r8, r0, r7, sp │ │ │ │ + rsbeq r3, r8, r8, asr #20 │ │ │ │ + rsbeq sp, r8, r2, ror r7 │ │ │ │ + rsbeq r3, r8, sl, lsr #20 │ │ │ │ + rsbeq sp, r8, ip, asr #14 │ │ │ │ + rsbeq r3, r8, r4, lsl #20 │ │ │ │ + rsbeq sp, r8, r6, ror #13 │ │ │ │ + mlseq r8, lr, r9, r3 │ │ │ │ + rsbeq sp, r8, r8, asr #13 │ │ │ │ + rsbeq r3, r8, r0, lsl #19 │ │ │ │ + mlseq r8, lr, r6, sp │ │ │ │ + rsbeq r3, r8, r6, asr r9 │ │ │ │ + rsbeq sp, r8, r0, lsl #13 │ │ │ │ + rsbeq r3, r8, r8, lsr r9 │ │ │ │ + rsbeq sp, r8, r6, asr #12 │ │ │ │ + strdeq r3, [r8], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq sp, r8, r8, lsr #12 │ │ │ │ + ldrdeq r3, [r8], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq sp, r8, sl, lsl #12 │ │ │ │ + rsbeq r3, r8, r0, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq da0960 │ │ │ │ stcmi 2, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ bmi ffeb407c │ │ │ │ ldrmi r4, [r9], -sl, lsl #13 │ │ │ │ @@ -343799,25 +343799,25 @@ │ │ │ │ ldmdami r1, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ @ instruction: 0xf9aaf6b5 │ │ │ │ strbt r9, [r4], ip, lsl #24 │ │ │ │ ... │ │ │ │ ldrsbteq ip, [r3], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r8, ip, ror #7 │ │ │ │ - rsbeq r3, r8, r4, lsr #13 │ │ │ │ + strdeq sp, [r8], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r3, r8, r8, lsr #13 │ │ │ │ rsbseq ip, r3, lr, lsr r2 │ │ │ │ - mlseq r8, r6, r3, sp │ │ │ │ - rsbeq r3, r8, lr, asr #12 │ │ │ │ - rsbeq sp, r8, r6, ror #5 │ │ │ │ - mlseq r8, lr, r5, r3 │ │ │ │ - rsbeq sp, r8, r6, lsl r2 │ │ │ │ - rsbeq pc, r7, r0, ror #4 │ │ │ │ - strhteq sp, [r8], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq r3, r8, r2, ror r4 │ │ │ │ + mlseq r8, sl, r3, sp │ │ │ │ + rsbeq r3, r8, r2, asr r6 │ │ │ │ + rsbeq sp, r8, sl, ror #5 │ │ │ │ + rsbeq r3, r8, r2, lsr #11 │ │ │ │ + rsbeq sp, r8, sl, lsl r2 │ │ │ │ + rsbeq pc, r7, r4, ror #4 │ │ │ │ + strhteq sp, [r8], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq r3, r8, r6, ror r4 │ │ │ │ bge 8fcb10 │ │ │ │ bvc 59e1a0 │ │ │ │ andsls r4, r8, #64, 12 @ 0x4000000 │ │ │ │ blge 9bcab4 │ │ │ │ bleq 1b5e534 │ │ │ │ vrsra.u32 d25, d6, #3 │ │ │ │ blls 721928 │ │ │ │ @@ -343960,18 +343960,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffa8f6b4 │ │ │ │ stmdbls ip, {r3, fp, lr} │ │ │ │ @ instruction: 0xf6b54478 │ │ │ │ stcls 8, cr15, [ip], {99} @ 0x63 │ │ │ │ svclt 0x0000e59d │ │ │ │ ... │ │ │ │ - ldrdeq sp, [r8], #-6 @ │ │ │ │ - rsbeq r3, r8, lr, lsl #7 │ │ │ │ - rsbeq ip, r8, ip, lsr #30 │ │ │ │ - rsbeq r3, r8, r4, ror #3 │ │ │ │ + ldrdeq sp, [r8], #-10 @ │ │ │ │ + mlseq r8, r2, r3, r3 │ │ │ │ + rsbeq ip, r8, r0, lsr pc │ │ │ │ + rsbeq r3, r8, r8, ror #3 │ │ │ │ addsle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ blls 882f70 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ ldmib sp, {r1, r2, r7, pc}^ │ │ │ │ stmdage r0!, {r1, r2, r4, r9, ip} │ │ │ │ andsls sl, r7, lr, lsl fp │ │ │ │ @@ -344149,28 +344149,28 @@ │ │ │ │ @ instruction: 0xf6b4300c │ │ │ │ ldmdami r3, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ mcr2 6, 7, pc, cr8, cr4, {5} @ │ │ │ │ svclt 0x0000e423 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq ip, r8, r6, ror lr │ │ │ │ - rsbeq r3, r8, lr, lsr #2 │ │ │ │ - rsbeq ip, r8, sl, lsr #27 │ │ │ │ - rsbeq r3, r8, r2, rrx │ │ │ │ - rsbeq ip, r8, ip, lsr #26 │ │ │ │ - rsbeq r2, r8, r4, ror #31 │ │ │ │ - mlseq r8, r2, ip, ip │ │ │ │ - rsbeq r2, r8, sl, asr #30 │ │ │ │ - rsbeq ip, r8, r4, ror ip │ │ │ │ - rsbeq r2, r8, ip, lsr #30 │ │ │ │ - rsbeq ip, r8, r4, asr ip │ │ │ │ - rsbeq r2, r8, ip, lsl #30 │ │ │ │ - rsbeq ip, r8, r6, lsr ip │ │ │ │ - rsbeq r2, r8, lr, ror #29 │ │ │ │ + rsbeq ip, r8, sl, ror lr │ │ │ │ + rsbeq r3, r8, r2, lsr r1 │ │ │ │ + rsbeq ip, r8, lr, lsr #27 │ │ │ │ + rsbeq r3, r8, r6, rrx │ │ │ │ + rsbeq ip, r8, r0, lsr sp │ │ │ │ + rsbeq r2, r8, r8, ror #31 │ │ │ │ + mlseq r8, r6, ip, ip │ │ │ │ + rsbeq r2, r8, lr, asr #30 │ │ │ │ + rsbeq ip, r8, r8, ror ip │ │ │ │ + rsbeq r2, r8, r0, lsr pc │ │ │ │ + rsbeq ip, r8, r8, asr ip │ │ │ │ + rsbeq r2, r8, r0, lsl pc │ │ │ │ + rsbeq ip, r8, sl, lsr ip │ │ │ │ + strdeq r2, [r8], #-226 @ 0xffffff1e @ │ │ │ │ vhadd.s8 d25, d1, d12 │ │ │ │ @ instruction: 0xf8df0117 │ │ │ │ ldrbtmi r0, [r8], #-1200 @ 0xfffffb50 │ │ │ │ @ instruction: 0xf6b4300c │ │ │ │ @ instruction: 0xf8dffdfb │ │ │ │ stmdbls ip, {r3, r5, r7, sl} │ │ │ │ @ instruction: 0xf6b44478 │ │ │ │ @@ -344464,63 +344464,63 @@ │ │ │ │ @ instruction: 0xf6b4300c │ │ │ │ ldmdami r6!, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ ldc2l 6, cr15, [r0], #-720 @ 0xfffffd30 │ │ │ │ stmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrdeq ip, [r8], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r2, r8, r8, lsl #29 │ │ │ │ - rsbeq ip, r8, lr, lsr #23 │ │ │ │ - rsbeq r2, r8, r4, ror #28 │ │ │ │ - rsbeq ip, r8, r8, lsl #23 │ │ │ │ - rsbeq r2, r8, lr, lsr lr │ │ │ │ - rsbeq ip, r8, r2, lsr fp │ │ │ │ - rsbeq r2, r8, r8, ror #27 │ │ │ │ - rsbeq ip, r8, ip, ror #21 │ │ │ │ - rsbeq r2, r8, r4, lsr #27 │ │ │ │ - strhteq ip, [r8], #-170 @ 0xffffff56 │ │ │ │ - rsbeq r2, r8, r2, ror sp │ │ │ │ - rsbeq ip, r8, ip, ror sl │ │ │ │ - rsbeq r2, r8, r4, lsr sp │ │ │ │ - mlseq r8, ip, ip, ip │ │ │ │ - rsbeq ip, r8, r2, lsr r9 │ │ │ │ - rsbeq r2, r8, sl, ror #23 │ │ │ │ - rsbeq ip, r8, r4, lsl r9 │ │ │ │ - rsbeq r2, r8, ip, asr #23 │ │ │ │ - strdeq ip, [r8], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r2, r8, ip, lsr #23 │ │ │ │ - ldrdeq ip, [r8], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r2, r8, lr, lsl #23 │ │ │ │ - strhteq ip, [r8], #-136 @ 0xffffff78 │ │ │ │ - rsbeq r2, r8, r0, ror fp │ │ │ │ - mlseq r8, r8, r8, ip │ │ │ │ - rsbeq r2, r8, r0, asr fp │ │ │ │ - rsbeq ip, r8, r8, ror r8 │ │ │ │ - rsbeq r2, r8, r0, lsr fp │ │ │ │ - rsbeq ip, r8, sl, asr r8 │ │ │ │ - rsbeq r2, r8, r2, lsl fp │ │ │ │ - rsbeq ip, r8, ip, lsr r8 │ │ │ │ - strdeq r2, [r8], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq ip, r8, lr, lsl r8 │ │ │ │ - ldrdeq r2, [r8], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq ip, r8, r0, lsl #16 │ │ │ │ - strhteq r2, [r8], #-168 @ 0xffffff58 │ │ │ │ - rsbeq ip, r8, r0, ror #15 │ │ │ │ - mlseq r8, r8, sl, r2 │ │ │ │ - rsbeq ip, r8, r0, asr #15 │ │ │ │ - rsbeq r2, r8, r8, ror sl │ │ │ │ - rsbeq ip, r8, r0, lsr #15 │ │ │ │ - rsbeq r2, r8, r8, asr sl │ │ │ │ - rsbeq ip, r8, r2, lsl #15 │ │ │ │ - rsbeq r2, r8, sl, lsr sl │ │ │ │ - rsbeq ip, r8, r4, ror #14 │ │ │ │ - rsbeq r2, r8, ip, lsl sl │ │ │ │ - rsbeq ip, r8, r6, asr #14 │ │ │ │ - strdeq r2, [r8], #-158 @ 0xffffff62 @ │ │ │ │ + ldrdeq ip, [r8], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r2, r8, ip, lsl #29 │ │ │ │ + strhteq ip, [r8], #-178 @ 0xffffff4e │ │ │ │ + rsbeq r2, r8, r8, ror #28 │ │ │ │ + rsbeq ip, r8, ip, lsl #23 │ │ │ │ + rsbeq r2, r8, r2, asr #28 │ │ │ │ + rsbeq ip, r8, r6, lsr fp │ │ │ │ + rsbeq r2, r8, ip, ror #27 │ │ │ │ + strdeq ip, [r8], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r2, r8, r8, lsr #27 │ │ │ │ + strhteq ip, [r8], #-174 @ 0xffffff52 │ │ │ │ + rsbeq r2, r8, r6, ror sp │ │ │ │ + rsbeq ip, r8, r0, lsl #21 │ │ │ │ + rsbeq r2, r8, r8, lsr sp │ │ │ │ + rsbeq ip, r8, r0, lsr #25 │ │ │ │ + rsbeq ip, r8, r6, lsr r9 │ │ │ │ + rsbeq r2, r8, lr, ror #23 │ │ │ │ + rsbeq ip, r8, r8, lsl r9 │ │ │ │ + ldrdeq r2, [r8], #-176 @ 0xffffff50 @ │ │ │ │ + strdeq ip, [r8], #-136 @ 0xffffff78 @ │ │ │ │ + strhteq r2, [r8], #-176 @ 0xffffff50 │ │ │ │ + ldrdeq ip, [r8], #-138 @ 0xffffff76 @ │ │ │ │ + mlseq r8, r2, fp, r2 │ │ │ │ + strhteq ip, [r8], #-140 @ 0xffffff74 │ │ │ │ + rsbeq r2, r8, r4, ror fp │ │ │ │ + mlseq r8, ip, r8, ip │ │ │ │ + rsbeq r2, r8, r4, asr fp │ │ │ │ + rsbeq ip, r8, ip, ror r8 │ │ │ │ + rsbeq r2, r8, r4, lsr fp │ │ │ │ + rsbeq ip, r8, lr, asr r8 │ │ │ │ + rsbeq r2, r8, r6, lsl fp │ │ │ │ + rsbeq ip, r8, r0, asr #16 │ │ │ │ + strdeq r2, [r8], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq ip, r8, r2, lsr #16 │ │ │ │ + ldrdeq r2, [r8], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq ip, r8, r4, lsl #16 │ │ │ │ + strhteq r2, [r8], #-172 @ 0xffffff54 │ │ │ │ + rsbeq ip, r8, r4, ror #15 │ │ │ │ + mlseq r8, ip, sl, r2 │ │ │ │ + rsbeq ip, r8, r4, asr #15 │ │ │ │ + rsbeq r2, r8, ip, ror sl │ │ │ │ + rsbeq ip, r8, r4, lsr #15 │ │ │ │ + rsbeq r2, r8, ip, asr sl │ │ │ │ + rsbeq ip, r8, r6, lsl #15 │ │ │ │ + rsbeq r2, r8, lr, lsr sl │ │ │ │ + rsbeq ip, r8, r8, ror #14 │ │ │ │ + rsbeq r2, r8, r0, lsr #20 │ │ │ │ + rsbeq ip, r8, sl, asr #14 │ │ │ │ + rsbeq r2, r8, r2, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ ldrmi fp, [r2], fp, lsr #1 │ │ │ │ @ instruction: 0x46044699 │ │ │ │ @ instruction: 0xf06f4608 │ │ │ │ @@ -344888,24 +344888,24 @@ │ │ │ │ bls 917b94 │ │ │ │ svclt 0x0000e7df │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x0073b49e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq fp, r3, r0, lsl #7 │ │ │ │ - rsbeq ip, r8, r2, ror #6 │ │ │ │ - rsbeq r2, r8, sl, lsl r6 │ │ │ │ - rsbeq ip, r8, r6, lsr r2 │ │ │ │ - rsbeq r2, r8, lr, ror #9 │ │ │ │ - rsbeq ip, r8, r8, lsl r2 │ │ │ │ - ldrdeq r2, [r8], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq ip, r8, r0, ror #3 │ │ │ │ - mlseq r8, r8, r4, r2 │ │ │ │ - rsbeq ip, r8, ip, ror r1 │ │ │ │ - rsbeq r2, r8, r4, lsr r4 │ │ │ │ + rsbeq ip, r8, r6, ror #6 │ │ │ │ + rsbeq r2, r8, lr, lsl r6 │ │ │ │ + rsbeq ip, r8, sl, lsr r2 │ │ │ │ + strdeq r2, [r8], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq ip, r8, ip, lsl r2 │ │ │ │ + ldrdeq r2, [r8], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq ip, r8, r4, ror #3 │ │ │ │ + mlseq r8, ip, r4, r2 │ │ │ │ + rsbeq ip, r8, r0, lsl #3 │ │ │ │ + rsbeq r2, r8, r8, lsr r4 │ │ │ │ @ instruction: 0x561ce9dd │ │ │ │ blcs 18a7d0 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf892e591 │ │ │ │ @ instruction: 0x07c9105d │ │ │ │ ldmdbvs r2, {r0, r1, r2, r6, r7, sl, ip, lr, pc} │ │ │ │ umaalcs pc, r4, r2, r8 @ │ │ │ │ @@ -345115,28 +345115,28 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ ... │ │ │ │ @ instruction: 0xffff68c9 │ │ │ │ @ instruction: 0xffff994b │ │ │ │ @ instruction: 0xffff68ab │ │ │ │ - rsbeq fp, r8, r8, ror #27 │ │ │ │ - rsbeq r2, r8, r0, lsr #1 │ │ │ │ - rsbeq fp, r8, ip, asr #27 │ │ │ │ - rsbeq r2, r8, r4, lsl #1 │ │ │ │ - rsbeq fp, r8, sl, lsr #27 │ │ │ │ - rsbeq r2, r8, r2, rrx │ │ │ │ - rsbeq fp, r8, ip, lsl #27 │ │ │ │ - rsbeq r2, r8, r4, asr #32 │ │ │ │ - rsbeq fp, r8, r6, ror #26 │ │ │ │ - rsbeq r2, r8, lr, lsl r0 │ │ │ │ - rsbeq fp, r8, r8, asr #26 │ │ │ │ - rsbeq r2, r8, r0 │ │ │ │ - rsbeq fp, r8, sl, lsr #26 │ │ │ │ - rsbeq r1, r8, r2, ror #31 │ │ │ │ + rsbeq fp, r8, ip, ror #27 │ │ │ │ + rsbeq r2, r8, r4, lsr #1 │ │ │ │ + ldrdeq fp, [r8], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r2, r8, r8, lsl #1 │ │ │ │ + rsbeq fp, r8, lr, lsr #27 │ │ │ │ + rsbeq r2, r8, r6, rrx │ │ │ │ + mlseq r8, r0, sp, fp │ │ │ │ + rsbeq r2, r8, r8, asr #32 │ │ │ │ + rsbeq fp, r8, sl, ror #26 │ │ │ │ + rsbeq r2, r8, r2, lsr #32 │ │ │ │ + rsbeq fp, r8, ip, asr #26 │ │ │ │ + rsbeq r2, r8, r4 │ │ │ │ + rsbeq fp, r8, lr, lsr #26 │ │ │ │ + rsbeq r1, r8, r6, ror #31 │ │ │ │ cdp 8, 0, cr6, cr7, cr3, {0} │ │ │ │ @ instruction: 0x46202a90 │ │ │ │ @ instruction: 0xeeb8aa27 │ │ │ │ ldmdavs r9, {r0, r1, r2, r5, r6, r8, r9, fp} │ │ │ │ vtbl.8 d26, {d12-d15}, d24 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ blls b9848c │ │ │ │ @@ -345234,30 +345234,30 @@ │ │ │ │ strbmi r9, [lr], -sp, lsl #26 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf7ffab7c │ │ │ │ vstrls s22, [sp, #-1016] @ 0xfffffc08 │ │ │ │ blcs 1759a4 │ │ │ │ blge 1ee118c │ │ │ │ blt fff62090 │ │ │ │ - rsbeq fp, r8, sl, ror ip │ │ │ │ - rsbeq r1, r8, r2, lsr pc │ │ │ │ - rsbeq fp, r8, r0, lsl ip │ │ │ │ - rsbeq r1, r8, r8, asr #29 │ │ │ │ - strdeq fp, [r8], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r1, r8, sl, lsr #29 │ │ │ │ - ldrdeq fp, [r8], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r1, r8, ip, lsl #29 │ │ │ │ - rsbeq fp, r8, lr, lsr #23 │ │ │ │ - rsbeq r1, r8, r6, ror #28 │ │ │ │ - mlseq r8, r0, fp, fp │ │ │ │ - rsbeq r1, r8, r8, asr #28 │ │ │ │ - rsbeq fp, r8, r2, ror fp │ │ │ │ - rsbeq r1, r8, sl, lsr #28 │ │ │ │ - rsbeq fp, r8, r4, asr fp │ │ │ │ - rsbeq r1, r8, ip, lsl #28 │ │ │ │ + rsbeq fp, r8, lr, ror ip │ │ │ │ + rsbeq r1, r8, r6, lsr pc │ │ │ │ + rsbeq fp, r8, r4, lsl ip │ │ │ │ + rsbeq r1, r8, ip, asr #29 │ │ │ │ + strdeq fp, [r8], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r1, r8, lr, lsr #29 │ │ │ │ + ldrdeq fp, [r8], #-184 @ 0xffffff48 @ │ │ │ │ + mlseq r8, r0, lr, r1 │ │ │ │ + strhteq fp, [r8], #-178 @ 0xffffff4e │ │ │ │ + rsbeq r1, r8, sl, ror #28 │ │ │ │ + mlseq r8, r4, fp, fp │ │ │ │ + rsbeq r1, r8, ip, asr #28 │ │ │ │ + rsbeq fp, r8, r6, ror fp │ │ │ │ + rsbeq r1, r8, lr, lsr #28 │ │ │ │ + rsbeq fp, r8, r8, asr fp │ │ │ │ + rsbeq r1, r8, r0, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 21f594 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ bmi ff375948 │ │ │ │ blmi ff375b50 │ │ │ │ @@ -345457,38 +345457,38 @@ │ │ │ │ @ instruction: 0xf6b34478 │ │ │ │ strb pc, [pc, sp, lsr #25]! @ │ │ │ │ ldmdb r8!, {r0, r2, r3, r5, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sl, r3, r0, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r8, r2, asr #21 │ │ │ │ - strdeq fp, [r8], #-158 @ 0xffffff62 @ │ │ │ │ - strhteq r1, [r8], #-198 @ 0xffffff3a │ │ │ │ - ldrdeq fp, [r8], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq fp, r8, r2, asr #18 │ │ │ │ - strdeq r1, [r8], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq fp, r8, r8, lsr #18 │ │ │ │ - rsbeq r1, r8, r0, ror #23 │ │ │ │ + rsbeq fp, r8, r6, asr #21 │ │ │ │ + rsbeq fp, r8, r2, lsl #20 │ │ │ │ + strhteq r1, [r8], #-202 @ 0xffffff36 │ │ │ │ + ldrdeq fp, [r8], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq fp, r8, r6, asr #18 │ │ │ │ + strdeq r1, [r8], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq fp, r8, ip, lsr #18 │ │ │ │ + rsbeq r1, r8, r4, ror #23 │ │ │ │ rsbseq sl, r3, sl, ror r7 │ │ │ │ - rsbeq fp, r8, lr, ror #17 │ │ │ │ - rsbeq r1, r8, r6, lsr #23 │ │ │ │ - ldrdeq fp, [r8], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r1, r8, ip, lsl #23 │ │ │ │ - strhteq fp, [r8], #-138 @ 0xffffff76 │ │ │ │ - rsbeq fp, r8, r8, asr fp │ │ │ │ - rsbeq fp, r8, r2, asr #16 │ │ │ │ - strdeq r1, [r8], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq fp, r8, ip, lsr r8 │ │ │ │ - strdeq fp, [r8], #-122 @ 0xffffff86 @ │ │ │ │ - strhteq r1, [r8], #-162 @ 0xffffff5e │ │ │ │ - rsbeq fp, r8, r0, ror #15 │ │ │ │ - mlseq r8, r6, sl, r1 │ │ │ │ - rsbeq fp, r8, r2, asr #15 │ │ │ │ - rsbeq r1, r8, r8, ror sl │ │ │ │ + strdeq fp, [r8], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r1, r8, sl, lsr #23 │ │ │ │ + ldrdeq fp, [r8], #-136 @ 0xffffff78 @ │ │ │ │ + mlseq r8, r0, fp, r1 │ │ │ │ + strhteq fp, [r8], #-142 @ 0xffffff72 │ │ │ │ + rsbeq fp, r8, ip, asr fp │ │ │ │ + rsbeq fp, r8, r6, asr #16 │ │ │ │ + strdeq r1, [r8], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq fp, r8, r0, asr #16 │ │ │ │ + strdeq fp, [r8], #-126 @ 0xffffff82 @ │ │ │ │ + strhteq r1, [r8], #-166 @ 0xffffff5a │ │ │ │ + rsbeq fp, r8, r4, ror #15 │ │ │ │ + mlseq r8, sl, sl, r1 │ │ │ │ + rsbeq fp, r8, r6, asr #15 │ │ │ │ + rsbeq r1, r8, ip, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbb67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r3, lsr #28 │ │ │ │ @@ -345499,16 +345499,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6b3300c │ │ │ │ stmdami r5, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrrc2 6, 11, pc, r0, cr3 @ │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq fp, r8, r6, lsl #14 │ │ │ │ - strhteq r1, [r8], #-158 @ 0xffffff62 │ │ │ │ + rsbeq fp, r8, sl, lsl #14 │ │ │ │ + rsbeq r1, r8, r2, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbb6cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fdfb │ │ │ │ @@ -345519,16 +345519,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6b3300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2 6, cr15, [r8], #-716 @ 0xfffffd34 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - strhteq fp, [r8], #-102 @ 0xffffff9a │ │ │ │ - rsbeq r1, r8, lr, ror #18 │ │ │ │ + strhteq fp, [r8], #-106 @ 0xffffff96 │ │ │ │ + rsbeq r1, r8, r2, ror r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stclmi 0, cr11, [r1, #604]! @ 0x25c │ │ │ │ ldrmi r4, [r9], r1, ror #25 │ │ │ │ @ instruction: 0x4607447d │ │ │ │ @@ -345754,43 +345754,43 @@ │ │ │ │ @ instruction: 0xf6b34478 │ │ │ │ @ instruction: 0xf04ffa59 │ │ │ │ @ instruction: 0xe67233ff │ │ │ │ cdp 6, 14, cr15, cr2, cr12, {5} │ │ │ │ rsbseq sl, r3, r4, ror #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sl, r3, lr, ror r4 │ │ │ │ - rsbeq fp, r8, r2, lsr #12 │ │ │ │ - rsbeq fp, r8, ip, lsl #12 │ │ │ │ - rsbeq fp, r8, r4, lsr #11 │ │ │ │ - rsbeq r1, r8, ip, asr r8 │ │ │ │ - rsbeq fp, r8, r8, lsl #11 │ │ │ │ - rsbeq r1, r8, r0, asr #16 │ │ │ │ - rsbeq fp, r8, lr, ror #10 │ │ │ │ - rsbeq fp, r8, lr, lsl #10 │ │ │ │ - rsbeq fp, r8, r8, lsr #9 │ │ │ │ - rsbeq r1, r8, r0, ror #14 │ │ │ │ - rsbeq fp, r8, sl, lsl #9 │ │ │ │ - rsbeq r1, r8, r2, asr #14 │ │ │ │ - rsbeq fp, r8, r8, ror #8 │ │ │ │ - ldrdeq fp, [r8], #-60 @ 0xffffffc4 @ │ │ │ │ - mlseq r8, r4, r6, r1 │ │ │ │ - strhteq fp, [r8], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq r1, r8, r6, ror r6 │ │ │ │ - rsbeq fp, r8, r2, lsr #7 │ │ │ │ - rsbeq fp, r8, r0, asr #12 │ │ │ │ - rsbeq fp, r8, r8, lsl #7 │ │ │ │ - rsbeq r1, r8, r0, asr #12 │ │ │ │ - rsbeq fp, r8, ip, ror #6 │ │ │ │ - strhteq fp, [r8], #-54 @ 0xffffffca │ │ │ │ - rsbeq fp, r8, ip, asr #6 │ │ │ │ - rsbeq fp, r8, sl, ror #11 │ │ │ │ - rsbeq fp, r8, r4, lsr r3 │ │ │ │ - rsbeq fp, r8, lr, asr r3 │ │ │ │ - rsbeq fp, r8, sl, lsl r3 │ │ │ │ - ldrdeq r1, [r8], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq fp, r8, r6, lsr #12 │ │ │ │ + rsbeq fp, r8, r0, lsl r6 │ │ │ │ + rsbeq fp, r8, r8, lsr #11 │ │ │ │ + rsbeq r1, r8, r0, ror #16 │ │ │ │ + rsbeq fp, r8, ip, lsl #11 │ │ │ │ + rsbeq r1, r8, r4, asr #16 │ │ │ │ + rsbeq fp, r8, r2, ror r5 │ │ │ │ + rsbeq fp, r8, r2, lsl r5 │ │ │ │ + rsbeq fp, r8, ip, lsr #9 │ │ │ │ + rsbeq r1, r8, r4, ror #14 │ │ │ │ + rsbeq fp, r8, lr, lsl #9 │ │ │ │ + rsbeq r1, r8, r6, asr #14 │ │ │ │ + rsbeq fp, r8, ip, ror #8 │ │ │ │ + rsbeq fp, r8, r0, ror #7 │ │ │ │ + mlseq r8, r8, r6, r1 │ │ │ │ + rsbeq fp, r8, r2, asr #7 │ │ │ │ + rsbeq r1, r8, sl, ror r6 │ │ │ │ + rsbeq fp, r8, r6, lsr #7 │ │ │ │ + rsbeq fp, r8, r4, asr #12 │ │ │ │ + rsbeq fp, r8, ip, lsl #7 │ │ │ │ + rsbeq r1, r8, r4, asr #12 │ │ │ │ + rsbeq fp, r8, r0, ror r3 │ │ │ │ + strhteq fp, [r8], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq fp, r8, r0, asr r3 │ │ │ │ + rsbeq fp, r8, lr, ror #11 │ │ │ │ + rsbeq fp, r8, r8, lsr r3 │ │ │ │ + rsbeq fp, r8, r2, ror #6 │ │ │ │ + rsbeq fp, r8, lr, lsl r3 │ │ │ │ + ldrdeq r1, [r8], #-84 @ 0xffffffac @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ssatgt pc, #9, pc, asr #17 @ │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ smlatbcs r0, r8, r6, r2 │ │ │ │ @@ -346217,117 +346217,117 @@ │ │ │ │ ldc2l 6, cr15, [ip, #712]! @ 0x2c8 │ │ │ │ strtmi r4, [r1], -fp, ror #16 │ │ │ │ @ instruction: 0xf6b24478 │ │ │ │ ldrb pc, [r7], #3767 @ 0xeb7 @ │ │ │ │ rsbseq sl, r3, r4, asr #1 │ │ │ │ @ instruction: 0xffff5c57 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r8, sl, ror r2 │ │ │ │ - rsbeq fp, r8, r2, lsl r5 │ │ │ │ - rsbeq fp, r8, r4, lsr #4 │ │ │ │ - ldrdeq r1, [r8], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq fp, r8, lr, ror r2 │ │ │ │ + rsbeq fp, r8, r6, lsl r5 │ │ │ │ + rsbeq fp, r8, r8, lsr #4 │ │ │ │ + ldrdeq r1, [r8], #-78 @ 0xffffffb2 @ │ │ │ │ rsbseq sl, r3, r0, ror r0 │ │ │ │ - strdeq fp, [r8], #-20 @ 0xffffffec @ │ │ │ │ + strdeq fp, [r8], #-24 @ 0xffffffe8 @ │ │ │ │ @ instruction: 0xffff89f1 │ │ │ │ @ instruction: 0xffff6a7b │ │ │ │ @ instruction: 0xffff9caf │ │ │ │ @ instruction: 0xffff9ba3 │ │ │ │ - rsbeq fp, r8, r0, lsl #9 │ │ │ │ - rsbeq fp, r8, r8, ror r1 │ │ │ │ - rsbeq r1, r8, lr, lsr #8 │ │ │ │ + rsbeq fp, r8, r4, lsl #9 │ │ │ │ + rsbeq fp, r8, ip, ror r1 │ │ │ │ + rsbeq r1, r8, r2, lsr r4 │ │ │ │ @ instruction: 0xfffffabf │ │ │ │ andeq r0, r0, r9, lsr r7 │ │ │ │ @ instruction: 0xffff8731 │ │ │ │ - rsbeq fp, r8, ip, lsr #2 │ │ │ │ - rsbeq r1, r8, r2, ror #7 │ │ │ │ - rsbeq fp, r8, lr, lsl #2 │ │ │ │ - rsbeq r1, r8, r4, asr #7 │ │ │ │ + rsbeq fp, r8, r0, lsr r1 │ │ │ │ + rsbeq r1, r8, r6, ror #7 │ │ │ │ + rsbeq fp, r8, r2, lsl r1 │ │ │ │ + rsbeq r1, r8, r8, asr #7 │ │ │ │ @ instruction: 0xffffccfd │ │ │ │ @ instruction: 0xffff8655 │ │ │ │ - rsbeq fp, r8, r8, asr #1 │ │ │ │ - rsbeq r1, r8, lr, ror r3 │ │ │ │ - rsbeq fp, r8, r8, lsr #1 │ │ │ │ - rsbeq r1, r8, r6, ror #6 │ │ │ │ - rsbeq fp, r8, lr, rrx │ │ │ │ - rsbeq r1, r8, r4, lsr #6 │ │ │ │ + rsbeq fp, r8, ip, asr #1 │ │ │ │ + rsbeq r1, r8, r2, lsl #7 │ │ │ │ + rsbeq fp, r8, ip, lsr #1 │ │ │ │ + rsbeq r1, r8, sl, ror #6 │ │ │ │ + rsbeq fp, r8, r2, ror r0 │ │ │ │ + rsbeq r1, r8, r8, lsr #6 │ │ │ │ @ instruction: 0xffff8549 │ │ │ │ - rsbeq fp, r8, ip, lsr r0 │ │ │ │ - strdeq r1, [r8], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq fp, r8, r0, asr #32 │ │ │ │ + strdeq r1, [r8], #-38 @ 0xffffffda @ │ │ │ │ @ instruction: 0xffff5a03 │ │ │ │ - rsbeq fp, r8, sl │ │ │ │ - rsbeq r1, r8, r0, asr #5 │ │ │ │ + rsbeq fp, r8, lr │ │ │ │ + rsbeq r1, r8, r4, asr #5 │ │ │ │ @ instruction: 0xffff7dc5 │ │ │ │ - ldrdeq sl, [r8], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r1, r8, lr, lsl #5 │ │ │ │ + ldrdeq sl, [r8], #-252 @ 0xffffff04 @ │ │ │ │ + mlseq r8, r2, r2, r1 │ │ │ │ muleq r0, r3, r7 │ │ │ │ - rsbeq sl, r8, r6, lsr #31 │ │ │ │ - rsbeq r1, r8, ip, asr r2 │ │ │ │ + rsbeq sl, r8, sl, lsr #31 │ │ │ │ + rsbeq r1, r8, r0, ror #4 │ │ │ │ @ instruction: 0xffff59ad │ │ │ │ - rsbeq sl, r8, r4, ror pc │ │ │ │ - rsbeq r1, r8, sl, lsr #4 │ │ │ │ + rsbeq sl, r8, r8, ror pc │ │ │ │ + rsbeq r1, r8, lr, lsr #4 │ │ │ │ @ instruction: 0xffff839b │ │ │ │ - rsbeq sl, r8, r2, asr #30 │ │ │ │ - strdeq r1, [r8], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq sl, r8, r6, asr #30 │ │ │ │ + strdeq r1, [r8], #-28 @ 0xffffffe4 @ │ │ │ │ @ instruction: 0xffffe8b7 │ │ │ │ - rsbeq sl, r8, r4, lsl #30 │ │ │ │ - strhteq r1, [r8], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq sl, r8, r8, lsl #30 │ │ │ │ + strhteq r1, [r8], #-30 @ 0xffffffe2 │ │ │ │ @ instruction: 0xffffb2b5 │ │ │ │ - ldrdeq sl, [r8], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r1, r8, lr, lsl #3 │ │ │ │ + ldrdeq sl, [r8], #-234 @ 0xffffff16 @ │ │ │ │ + mlseq r8, r2, r1, r1 │ │ │ │ @ instruction: 0xffffb98b │ │ │ │ - rsbeq sl, r8, r2, lsr #29 │ │ │ │ - rsbeq r1, r8, sl, asr r1 │ │ │ │ + rsbeq sl, r8, r6, lsr #29 │ │ │ │ + rsbeq r1, r8, lr, asr r1 │ │ │ │ @ instruction: 0xffff8065 │ │ │ │ - rsbeq sl, r8, r6, ror lr │ │ │ │ - rsbeq r1, r8, lr, lsr #2 │ │ │ │ + rsbeq sl, r8, sl, ror lr │ │ │ │ + rsbeq r1, r8, r2, lsr r1 │ │ │ │ @ instruction: 0xffff7a71 │ │ │ │ @ instruction: 0xffff7b4b │ │ │ │ - rsbeq sl, r8, r8, lsr lr │ │ │ │ - strdeq r1, [r8], #-0 @ │ │ │ │ + rsbeq sl, r8, ip, lsr lr │ │ │ │ + strdeq r1, [r8], #-4 @ │ │ │ │ @ instruction: 0xffff6337 │ │ │ │ - rsbeq sl, r8, ip, lsl #28 │ │ │ │ - rsbeq r1, r8, r4, asr #1 │ │ │ │ + rsbeq sl, r8, r0, lsl lr │ │ │ │ + rsbeq r1, r8, r8, asr #1 │ │ │ │ @ instruction: 0xffff78ff │ │ │ │ - rsbeq sl, r8, r0, ror #27 │ │ │ │ - mlseq r8, r8, r0, r1 │ │ │ │ + rsbeq sl, r8, r4, ror #27 │ │ │ │ + mlseq r8, ip, r0, r1 │ │ │ │ @ instruction: 0xfffff6df │ │ │ │ - strhteq sl, [r8], #-212 @ 0xffffff2c │ │ │ │ - rsbeq r1, r8, ip, rrx │ │ │ │ + strhteq sl, [r8], #-216 @ 0xffffff28 │ │ │ │ + rsbeq r1, r8, r0, ror r0 │ │ │ │ @ instruction: 0xfffff663 │ │ │ │ - rsbeq sl, r8, r8, lsl #27 │ │ │ │ - rsbeq r1, r8, r0, asr #32 │ │ │ │ - rsbeq r1, r8, r0, ror #24 │ │ │ │ rsbeq sl, r8, ip, lsl #27 │ │ │ │ + rsbeq r1, r8, r4, asr #32 │ │ │ │ + rsbeq r1, r8, r4, ror #24 │ │ │ │ + mlseq r8, r0, sp, sl │ │ │ │ @ instruction: 0xffff5c1d │ │ │ │ - rsbeq fp, r8, r2, ror r0 │ │ │ │ - rsbeq ip, r7, sl, lsl lr │ │ │ │ - rsbeq sl, r8, r4, lsr #26 │ │ │ │ - ldrdeq r0, [r8], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq sl, r8, sl, lsl #26 │ │ │ │ - rsbeq r0, r8, r2, asr #31 │ │ │ │ - rsbeq fp, r8, lr, lsr r0 │ │ │ │ - rsbeq fp, r8, r8, lsl #1 │ │ │ │ - ldrdeq sl, [r8], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r0, r8, r8, lsl #31 │ │ │ │ - rsbeq fp, r8, r4, ror r0 │ │ │ │ - rsbeq fp, r8, sl, lsr #1 │ │ │ │ - mlseq r8, r6, ip, sl │ │ │ │ - rsbeq r0, r8, lr, asr #30 │ │ │ │ - mlseq r8, r2, r0, fp │ │ │ │ - rsbeq fp, r8, r4, ror #1 │ │ │ │ - rsbeq sl, r8, ip, asr ip │ │ │ │ - rsbeq r0, r8, r4, lsl pc │ │ │ │ + rsbeq fp, r8, r6, ror r0 │ │ │ │ + rsbeq ip, r7, lr, lsl lr │ │ │ │ + rsbeq sl, r8, r8, lsr #26 │ │ │ │ + rsbeq r0, r8, r0, ror #31 │ │ │ │ + rsbeq sl, r8, lr, lsl #26 │ │ │ │ + rsbeq r0, r8, r6, asr #31 │ │ │ │ + rsbeq fp, r8, r2, asr #32 │ │ │ │ + rsbeq fp, r8, ip, lsl #1 │ │ │ │ + ldrdeq sl, [r8], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r0, r8, ip, lsl #31 │ │ │ │ + rsbeq fp, r8, r8, ror r0 │ │ │ │ + rsbeq fp, r8, lr, lsr #1 │ │ │ │ + mlseq r8, sl, ip, sl │ │ │ │ + rsbeq r0, r8, r2, asr pc │ │ │ │ + mlseq r8, r6, r0, fp │ │ │ │ + rsbeq fp, r8, r8, ror #1 │ │ │ │ + rsbeq sl, r8, r0, ror #24 │ │ │ │ + rsbeq r0, r8, r8, lsl pc │ │ │ │ + ldrdeq fp, [r8], #-0 @ │ │ │ │ + strdeq fp, [r8], #-10 @ │ │ │ │ + rsbeq sl, r8, r6, lsr #24 │ │ │ │ + ldrdeq r0, [r8], #-238 @ 0xffffff12 @ │ │ │ │ + strdeq fp, [r8], #-12 @ │ │ │ │ rsbeq fp, r8, ip, asr #1 │ │ │ │ - strdeq fp, [r8], #-6 @ │ │ │ │ - rsbeq sl, r8, r2, lsr #24 │ │ │ │ - ldrdeq r0, [r8], #-234 @ 0xffffff16 @ │ │ │ │ - strdeq fp, [r8], #-8 @ │ │ │ │ - rsbeq fp, r8, r8, asr #1 │ │ │ │ - ldrdeq sl, [r8], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r0, r8, ip, lsl #29 │ │ │ │ + ldrdeq sl, [r8], #-184 @ 0xffffff48 @ │ │ │ │ + mlseq r8, r0, lr, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbc398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -346338,16 +346338,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6b2300c │ │ │ │ stmdami r5, {r0, r1, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 6, cr15, [r2, #712] @ 0x2c8 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq sl, r8, sl, ror #19 │ │ │ │ - rsbeq r0, r8, r2, lsr #25 │ │ │ │ + rsbeq sl, r8, lr, ror #19 │ │ │ │ + rsbeq r0, r8, r6, lsr #25 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1776c3c │ │ │ │ blmi 1776c58 │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -346435,24 +346435,24 @@ │ │ │ │ @ instruction: 0xf6b2300c │ │ │ │ stmdami lr, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b24478 │ │ │ │ ldr pc, [lr, r3, lsl #26] │ │ │ │ stmib lr, {r2, r3, r5, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r9, r3, r8, lsl r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq sl, [r8], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq sl, r8, r2, lsr r9 │ │ │ │ - rsbeq ip, r7, r8, asr #25 │ │ │ │ + ldrdeq sl, [r8], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq sl, r8, r6, lsr r9 │ │ │ │ + rsbeq ip, r7, ip, asr #25 │ │ │ │ rsbseq r9, r3, lr, ror r7 │ │ │ │ - rsbeq sl, r8, r0, ror #17 │ │ │ │ - mlseq r8, r8, fp, r0 │ │ │ │ - rsbeq sl, r8, r8, lsl #17 │ │ │ │ - rsbeq r0, r8, r0, asr #22 │ │ │ │ - rsbeq sl, r8, sl, ror #16 │ │ │ │ - mlseq r8, r4, r8, sl │ │ │ │ + rsbeq sl, r8, r4, ror #17 │ │ │ │ + mlseq r8, ip, fp, r0 │ │ │ │ + rsbeq sl, r8, ip, lsl #17 │ │ │ │ + rsbeq r0, r8, r4, asr #22 │ │ │ │ + rsbeq sl, r8, lr, ror #16 │ │ │ │ + mlseq r8, r8, r8, sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4693b09d │ │ │ │ strmi r4, [r5], -r1, ror #21 │ │ │ │ orrhi pc, r4, #14614528 @ 0xdf0000 │ │ │ │ @@ -346677,42 +346677,42 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1a231d8 │ │ │ │ ldrbtmi r4, [r8], #-2079 @ 0xfffff7e1 │ │ │ │ blx 9231e2 │ │ │ │ @ instruction: 0xe68f6037 │ │ │ │ svc 0x00a8f6ab │ │ │ │ rsbseq r9, r3, sl, ror #12 │ │ │ │ - rsbeq sl, r8, r6, lsl r8 │ │ │ │ + rsbeq sl, r8, sl, lsl r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r8, r6, ror r7 │ │ │ │ + rsbeq sl, r8, sl, ror r7 │ │ │ │ ldrhteq r9, [r3], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq sl, r8, r4, lsr r7 │ │ │ │ - rsbeq r0, r8, ip, ror #19 │ │ │ │ - ldrdeq sl, [r8], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r0, r8, r8, lsl #19 │ │ │ │ - rsbeq sl, r8, r4, lsr r6 │ │ │ │ - rsbeq r0, r8, ip, ror #17 │ │ │ │ - strhteq sl, [r8], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq r0, r8, r6, ror r8 │ │ │ │ - rsbeq sl, r8, r2, lsr #11 │ │ │ │ - rsbeq r0, r8, sl, asr r8 │ │ │ │ - rsbeq sl, r8, r8, lsl #11 │ │ │ │ - rsbeq sl, r8, r6, lsr #21 │ │ │ │ - rsbeq sl, r8, sl, ror #10 │ │ │ │ - rsbeq r0, r8, r0, lsr #16 │ │ │ │ - rsbeq sl, r8, r4, lsl r5 │ │ │ │ - rsbeq sl, r8, r6, lsr #21 │ │ │ │ - strdeq sl, [r8], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r0, r8, lr, lsr #15 │ │ │ │ - ldrdeq sl, [r8], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq sl, r8, ip, lsl sl │ │ │ │ - strhteq sl, [r8], #-76 @ 0xffffffb4 │ │ │ │ - rsbeq r0, r8, r2, ror r7 │ │ │ │ - rsbeq sl, r8, r0, lsr #9 │ │ │ │ - rsbeq sl, r8, lr, lsl #20 │ │ │ │ + rsbeq sl, r8, r8, lsr r7 │ │ │ │ + strdeq r0, [r8], #-144 @ 0xffffff70 @ │ │ │ │ + ldrdeq sl, [r8], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r0, r8, ip, lsl #19 │ │ │ │ + rsbeq sl, r8, r8, lsr r6 │ │ │ │ + strdeq r0, [r8], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq sl, r8, r2, asr #11 │ │ │ │ + rsbeq r0, r8, sl, ror r8 │ │ │ │ + rsbeq sl, r8, r6, lsr #11 │ │ │ │ + rsbeq r0, r8, lr, asr r8 │ │ │ │ + rsbeq sl, r8, ip, lsl #11 │ │ │ │ + rsbeq sl, r8, sl, lsr #21 │ │ │ │ + rsbeq sl, r8, lr, ror #10 │ │ │ │ + rsbeq r0, r8, r4, lsr #16 │ │ │ │ + rsbeq sl, r8, r8, lsl r5 │ │ │ │ + rsbeq sl, r8, sl, lsr #21 │ │ │ │ + strdeq sl, [r8], #-74 @ 0xffffffb6 @ │ │ │ │ + strhteq r0, [r8], #-114 @ 0xffffff8e │ │ │ │ + ldrdeq sl, [r8], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq sl, r8, r0, lsr #20 │ │ │ │ + rsbeq sl, r8, r0, asr #9 │ │ │ │ + rsbeq r0, r8, r6, ror r7 │ │ │ │ + rsbeq sl, r8, r4, lsr #9 │ │ │ │ + rsbeq sl, r8, r2, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbc99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ stmib sp, {r0, r4, sl, fp, ip, pc}^ │ │ │ │ @@ -346732,16 +346732,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9f4f6b2 │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6b24478 │ │ │ │ blls 4e42b4 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sl, r8, r4, asr #7 │ │ │ │ - rsbeq r0, r8, ip, ror r6 │ │ │ │ + rsbeq sl, r8, r8, asr #7 │ │ │ │ + rsbeq r0, r8, r0, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbca10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d4, q7, q6 │ │ │ │ stmdbmi fp, {r0, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ac4479 │ │ │ │ @@ -346751,17 +346751,17 @@ │ │ │ │ bicsvc pc, pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9ccf6b2 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx fe3a330c │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strhteq sl, [r8], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq sl, r8, r4, ror r3 │ │ │ │ - rsbeq sl, r8, r2, lsl r6 │ │ │ │ + strhteq sl, [r8], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq sl, r8, r8, ror r3 │ │ │ │ + rsbeq sl, r8, r6, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbca60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d4, q7, q6 │ │ │ │ stmdbmi sl, {r0, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ac4479 │ │ │ │ @@ -346770,17 +346770,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnsvc pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9a4f6b2 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 19a335c │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq sl, r8, r8, ror #6 │ │ │ │ - rsbeq sl, r8, r4, lsr #6 │ │ │ │ - rsbeq sl, r8, r2, asr #11 │ │ │ │ + rsbeq sl, r8, ip, ror #6 │ │ │ │ + rsbeq sl, r8, r8, lsr #6 │ │ │ │ + rsbeq sl, r8, r6, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbcaac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d4, q7, q6 │ │ │ │ stmdbmi sl, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ac4479 │ │ │ │ @@ -346789,17 +346789,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ tstpeq sp, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf97ef6b2 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 10233a8 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq sl, r8, ip, lsl r3 │ │ │ │ - ldrdeq sl, [r8], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq sl, r8, r6, ror r5 │ │ │ │ + rsbeq sl, r8, r0, lsr #6 │ │ │ │ + ldrdeq sl, [r8], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq sl, r8, sl, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbcaf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d4, q7, q6 │ │ │ │ stmdbmi fp, {r0, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ac4479 │ │ │ │ @@ -346809,17 +346809,17 @@ │ │ │ │ msreq R12_usr, r1 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf958f6b2 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx 6a33f4 │ │ │ │ @ instruction: 0x6c186923 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq sl, [r8], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq sl, r8, ip, lsl #5 │ │ │ │ - rsbeq sl, r8, sl, lsr #10 │ │ │ │ + ldrdeq sl, [r8], #-36 @ 0xffffffdc @ │ │ │ │ + mlseq r8, r0, r2, sl │ │ │ │ + rsbeq sl, r8, lr, lsr #10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbcb4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vsubhn.i64 d4, , q4 │ │ │ │ strmi pc, [r1], -fp, lsr #25 │ │ │ │ @@ -346843,16 +346843,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6b2300c │ │ │ │ stmdami r5, {r0, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9d0f6b2 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - strhteq sl, [r8], #-122 @ 0xffffff86 │ │ │ │ - strhteq r0, [r8], #-78 @ 0xffffffb2 │ │ │ │ + strhteq sl, [r8], #-126 @ 0xffffff82 │ │ │ │ + rsbeq r0, r8, r2, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecbcbcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 729954 │ │ │ │ blmi 751bec │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -346874,15 +346874,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf6abbd30 │ │ │ │ svclt 0x0000ee22 │ │ │ │ rsbseq r9, r3, r6, lsr r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r8, lr, ror r7 │ │ │ │ + rsbeq sl, r8, r2, lsl #15 │ │ │ │ ldrshteq r8, [r3], #-252 @ 0xffffff04 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3a0f00 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ mrc 15, 5, r9, cr0, cr2, {0} │ │ │ │ @@ -347224,79 +347224,79 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strble r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ rsbseq r8, r3, sl, lsl #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r8, ip, asr r6 │ │ │ │ + rsbeq sl, r8, r0, ror #12 │ │ │ │ @ instruction: 0x000019b9 │ │ │ │ - rsbeq sl, r8, r2, asr r6 │ │ │ │ - mlseq r8, r0, r6, sl │ │ │ │ + rsbeq sl, r8, r6, asr r6 │ │ │ │ + mlseq r8, r4, r6, sl │ │ │ │ andeq r0, r0, fp, lsr #19 │ │ │ │ - rsbeq sl, r8, r2, ror #11 │ │ │ │ - rsbeq r0, r8, r4, ror #5 │ │ │ │ + rsbeq sl, r8, r6, ror #11 │ │ │ │ + rsbeq r0, r8, r8, ror #5 │ │ │ │ rsbseq r8, r3, sl, ror lr │ │ │ │ - rsbeq sl, r8, r6, lsr #11 │ │ │ │ - rsbeq r0, r8, r8, lsr #5 │ │ │ │ + rsbeq sl, r8, sl, lsr #11 │ │ │ │ + rsbeq r0, r8, ip, lsr #5 │ │ │ │ @ instruction: 0xfffffded │ │ │ │ @ instruction: 0xfffffd7f │ │ │ │ - rsbeq sl, r8, r4, ror #10 │ │ │ │ - rsbeq r0, r8, r8, ror #4 │ │ │ │ - rsbeq sl, r8, sl, asr #10 │ │ │ │ - rsbeq r0, r8, lr, asr #4 │ │ │ │ + rsbeq sl, r8, r8, ror #10 │ │ │ │ + rsbeq r0, r8, ip, ror #4 │ │ │ │ + rsbeq sl, r8, lr, asr #10 │ │ │ │ + rsbeq r0, r8, r2, asr r2 │ │ │ │ @ instruction: 0xfffffd15 │ │ │ │ - rsbeq sl, r8, r8, lsr #11 │ │ │ │ - ldrdeq sl, [r8], #-88 @ 0xffffffa8 @ │ │ │ │ - strdeq sl, [r8], #-66 @ 0xffffffbe @ │ │ │ │ - strdeq r0, [r8], #-22 @ 0xffffffea @ │ │ │ │ - ldrdeq sl, [r8], #-72 @ 0xffffffb8 @ │ │ │ │ - ldrdeq r0, [r8], #-28 @ 0xffffffe4 @ │ │ │ │ - mlseq r8, sl, r5, sl │ │ │ │ + rsbeq sl, r8, ip, lsr #11 │ │ │ │ ldrdeq sl, [r8], #-92 @ 0xffffffa4 @ │ │ │ │ - mlseq r8, r2, r4, sl │ │ │ │ - mlseq r8, r6, r1, r0 │ │ │ │ - rsbeq sl, r8, lr, asr #11 │ │ │ │ - rsbeq sl, r8, r6, lsl #12 │ │ │ │ - rsbeq sl, r8, ip, asr #8 │ │ │ │ - rsbeq r0, r8, r0, asr r1 │ │ │ │ - rsbeq sl, r8, lr, lsr #8 │ │ │ │ - rsbeq r0, r8, r0, lsr r1 │ │ │ │ - rsbeq sl, r8, ip, asr #11 │ │ │ │ - strdeq sl, [r8], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq sl, r8, r6, ror #7 │ │ │ │ - rsbeq r0, r8, sl, ror #1 │ │ │ │ - rsbeq sl, r8, r2, ror #11 │ │ │ │ - rsbeq sl, r8, r2, lsr #12 │ │ │ │ - rsbeq sl, r8, r0, lsr #7 │ │ │ │ - rsbeq r0, r8, r4, lsr #1 │ │ │ │ - rsbeq sl, r8, r8, lsl #12 │ │ │ │ - rsbeq sl, r8, ip, lsr #12 │ │ │ │ - rsbeq sl, r8, sl, asr r3 │ │ │ │ - rsbeq r0, r8, lr, asr r0 │ │ │ │ + strdeq sl, [r8], #-70 @ 0xffffffba @ │ │ │ │ + strdeq r0, [r8], #-26 @ 0xffffffe6 @ │ │ │ │ + ldrdeq sl, [r8], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r0, r8, r0, ror #3 │ │ │ │ + mlseq r8, lr, r5, sl │ │ │ │ + rsbeq sl, r8, r0, ror #11 │ │ │ │ + mlseq r8, r6, r4, sl │ │ │ │ + mlseq r8, sl, r1, r0 │ │ │ │ + ldrdeq sl, [r8], #-82 @ 0xffffffae @ │ │ │ │ rsbeq sl, r8, sl, lsl #12 │ │ │ │ - rsbeq sl, r8, lr, lsr r6 │ │ │ │ - rsbeq sl, r8, r4, lsl r3 │ │ │ │ - rsbeq r0, r8, r8, lsl r0 │ │ │ │ - rsbeq sl, r8, ip, lsl r6 │ │ │ │ - rsbeq sl, r8, ip, asr #12 │ │ │ │ - rsbeq sl, r8, sl, asr #5 │ │ │ │ - rsbeq pc, r7, lr, asr #31 │ │ │ │ - rsbeq sl, r8, lr, lsr #12 │ │ │ │ - rsbeq sl, r8, r6, ror #12 │ │ │ │ - rsbeq sl, r8, r4, lsl #5 │ │ │ │ - rsbeq pc, r7, r8, lsl #31 │ │ │ │ + rsbeq sl, r8, r0, asr r4 │ │ │ │ + rsbeq r0, r8, r4, asr r1 │ │ │ │ + rsbeq sl, r8, r2, lsr r4 │ │ │ │ + rsbeq r0, r8, r4, lsr r1 │ │ │ │ + ldrdeq sl, [r8], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq sl, r8, r0, lsl #12 │ │ │ │ + rsbeq sl, r8, sl, ror #7 │ │ │ │ + rsbeq r0, r8, lr, ror #1 │ │ │ │ + rsbeq sl, r8, r6, ror #11 │ │ │ │ + rsbeq sl, r8, r6, lsr #12 │ │ │ │ + rsbeq sl, r8, r4, lsr #7 │ │ │ │ + rsbeq r0, r8, r8, lsr #1 │ │ │ │ + rsbeq sl, r8, ip, lsl #12 │ │ │ │ + rsbeq sl, r8, r0, lsr r6 │ │ │ │ + rsbeq sl, r8, lr, asr r3 │ │ │ │ + rsbeq r0, r8, r2, rrx │ │ │ │ + rsbeq sl, r8, lr, lsl #12 │ │ │ │ rsbeq sl, r8, r2, asr #12 │ │ │ │ - mlseq r8, r0, r6, sl │ │ │ │ - rsbeq sl, r8, lr, lsr r2 │ │ │ │ - rsbeq pc, r7, r2, asr #30 │ │ │ │ - rsbeq sl, r8, lr, ror r6 │ │ │ │ - rsbeq sl, r8, r6, asr #13 │ │ │ │ - strdeq sl, [r8], #-22 @ 0xffffffea @ │ │ │ │ - strdeq pc, [r7], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq sl, r8, r8, lsl r3 │ │ │ │ + rsbeq r0, r8, ip, lsl r0 │ │ │ │ + rsbeq sl, r8, r0, lsr #12 │ │ │ │ + rsbeq sl, r8, r0, asr r6 │ │ │ │ + rsbeq sl, r8, lr, asr #5 │ │ │ │ + ldrdeq pc, [r7], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq sl, r8, r2, lsr r6 │ │ │ │ + rsbeq sl, r8, sl, ror #12 │ │ │ │ + rsbeq sl, r8, r8, lsl #5 │ │ │ │ + rsbeq pc, r7, ip, lsl #31 │ │ │ │ + rsbeq sl, r8, r6, asr #12 │ │ │ │ + mlseq r8, r4, r6, sl │ │ │ │ + rsbeq sl, r8, r2, asr #4 │ │ │ │ + rsbeq pc, r7, r6, asr #30 │ │ │ │ + rsbeq sl, r8, r2, lsl #13 │ │ │ │ + rsbeq sl, r8, sl, asr #13 │ │ │ │ + strdeq sl, [r8], #-26 @ 0xffffffe6 @ │ │ │ │ + strdeq pc, [r7], #-238 @ 0xffffff12 @ │ │ │ │ movwcs r4, #2768 @ 0xad0 │ │ │ │ @ instruction: 0x463049d0 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwls r4, #1146 @ 0x47a │ │ │ │ ldc 4, cr4, [pc, #484] @ 1662b0 │ │ │ │ @ instruction: 0xf1051bc4 │ │ │ │ ldc 3, cr0, [pc, #384] @ 166254 │ │ │ │ @@ -347497,62 +347497,62 @@ │ │ │ │ ... │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00ee6666 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00db3333 │ │ │ │ - rsbeq sl, r8, ip, ror #10 │ │ │ │ - rsbeq sl, r8, ip, lsr #11 │ │ │ │ - rsbeq sl, r8, r2, ror r0 │ │ │ │ - rsbeq pc, r7, r6, ror sp @ │ │ │ │ - rsbeq sl, r8, r8, lsl #11 │ │ │ │ - rsbeq sl, r8, r0, asr #11 │ │ │ │ - rsbeq sl, r8, ip, lsr #32 │ │ │ │ - rsbeq pc, r7, r0, lsr sp @ │ │ │ │ - rsbeq sl, r8, sl, lsr #11 │ │ │ │ - ldrdeq sl, [r8], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r9, r8, r6, ror #31 │ │ │ │ - rsbeq pc, r7, sl, ror #25 │ │ │ │ - strhteq sl, [r8], #-90 @ 0xffffffa6 │ │ │ │ - strdeq sl, [r8], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r9, r8, r0, lsr #31 │ │ │ │ - rsbeq pc, r7, r4, lsr #25 │ │ │ │ - rsbeq sl, r8, r4, ror #11 │ │ │ │ - rsbeq sl, r8, r4, lsr #12 │ │ │ │ - rsbeq r9, r8, sl, asr pc │ │ │ │ - rsbeq pc, r7, lr, asr ip @ │ │ │ │ - rsbeq sl, r8, ip, lsl #12 │ │ │ │ - rsbeq sl, r8, r2, asr #12 │ │ │ │ - rsbeq r9, r8, lr, lsl pc │ │ │ │ - rsbeq pc, r7, r2, lsr #24 │ │ │ │ - rsbeq sl, r8, r8, ror r6 │ │ │ │ - rsbeq sl, r8, ip, lsr #12 │ │ │ │ - rsbeq r9, r8, r2, ror #29 │ │ │ │ - rsbeq pc, r7, r6, ror #23 │ │ │ │ - mlseq r8, ip, r6, sl │ │ │ │ - rsbeq sl, r8, ip, asr r6 │ │ │ │ - rsbeq r9, r8, r6, lsr #29 │ │ │ │ - rsbeq pc, r7, sl, lsr #23 │ │ │ │ - rsbeq sl, r8, r4, asr #13 │ │ │ │ - rsbeq sl, r8, r0, lsl #13 │ │ │ │ - rsbeq r9, r8, sl, ror #28 │ │ │ │ - rsbeq pc, r7, lr, ror #22 │ │ │ │ - rsbeq sl, r8, ip, ror #13 │ │ │ │ - rsbeq sl, r8, r4, lsr #13 │ │ │ │ - rsbeq r9, r8, lr, lsr #28 │ │ │ │ - rsbeq pc, r7, r2, lsr fp @ │ │ │ │ - rsbeq sl, r8, r6, lsl r7 │ │ │ │ - rsbeq sl, r8, r4, asr #13 │ │ │ │ - rsbeq r9, r8, r0, ror #27 │ │ │ │ - rsbeq pc, r7, r4, ror #21 │ │ │ │ - rsbeq sl, r8, r8, lsr #14 │ │ │ │ - rsbeq sl, r8, r2, ror #13 │ │ │ │ - mlseq r8, sl, sp, r9 │ │ │ │ - mlseq r7, lr, sl, pc @ │ │ │ │ + rsbeq sl, r8, r0, ror r5 │ │ │ │ + strhteq sl, [r8], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq sl, r8, r6, ror r0 │ │ │ │ + rsbeq pc, r7, sl, ror sp @ │ │ │ │ + rsbeq sl, r8, ip, lsl #11 │ │ │ │ + rsbeq sl, r8, r4, asr #11 │ │ │ │ + rsbeq sl, r8, r0, lsr r0 │ │ │ │ + rsbeq pc, r7, r4, lsr sp @ │ │ │ │ + rsbeq sl, r8, lr, lsr #11 │ │ │ │ + ldrdeq sl, [r8], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r9, r8, sl, ror #31 │ │ │ │ + rsbeq pc, r7, lr, ror #25 │ │ │ │ + strhteq sl, [r8], #-94 @ 0xffffffa2 │ │ │ │ + strdeq sl, [r8], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r9, r8, r4, lsr #31 │ │ │ │ + rsbeq pc, r7, r8, lsr #25 │ │ │ │ + rsbeq sl, r8, r8, ror #11 │ │ │ │ + rsbeq sl, r8, r8, lsr #12 │ │ │ │ + rsbeq r9, r8, lr, asr pc │ │ │ │ + rsbeq pc, r7, r2, ror #24 │ │ │ │ + rsbeq sl, r8, r0, lsl r6 │ │ │ │ + rsbeq sl, r8, r6, asr #12 │ │ │ │ + rsbeq r9, r8, r2, lsr #30 │ │ │ │ + rsbeq pc, r7, r6, lsr #24 │ │ │ │ + rsbeq sl, r8, ip, ror r6 │ │ │ │ + rsbeq sl, r8, r0, lsr r6 │ │ │ │ + rsbeq r9, r8, r6, ror #29 │ │ │ │ + rsbeq pc, r7, sl, ror #23 │ │ │ │ + rsbeq sl, r8, r0, lsr #13 │ │ │ │ + rsbeq sl, r8, r0, ror #12 │ │ │ │ + rsbeq r9, r8, sl, lsr #29 │ │ │ │ + rsbeq pc, r7, lr, lsr #23 │ │ │ │ + rsbeq sl, r8, r8, asr #13 │ │ │ │ + rsbeq sl, r8, r4, lsl #13 │ │ │ │ + rsbeq r9, r8, lr, ror #28 │ │ │ │ + rsbeq pc, r7, r2, ror fp @ │ │ │ │ + strdeq sl, [r8], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq sl, r8, r8, lsr #13 │ │ │ │ + rsbeq r9, r8, r2, lsr lr │ │ │ │ + rsbeq pc, r7, r6, lsr fp @ │ │ │ │ + rsbeq sl, r8, sl, lsl r7 │ │ │ │ + rsbeq sl, r8, r8, asr #13 │ │ │ │ + rsbeq r9, r8, r4, ror #27 │ │ │ │ + rsbeq pc, r7, r8, ror #21 │ │ │ │ + rsbeq sl, r8, ip, lsr #14 │ │ │ │ + rsbeq sl, r8, r6, ror #13 │ │ │ │ + mlseq r8, lr, sp, r9 │ │ │ │ + rsbeq pc, r7, r2, lsr #21 │ │ │ │ ldmdbmi r1, {r9, sp} │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ subscc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ @ instruction: 0xf1059201 │ │ │ │ bmi 4e7360 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r9], #-1794 @ 0xfffff8fe │ │ │ │ @@ -347563,18 +347563,18 @@ │ │ │ │ vadd.i8 d20, d0, d8 │ │ │ │ ldrbtmi r2, [r8], #-409 @ 0xfffffe67 │ │ │ │ @ instruction: 0xf6b1300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [sl], #-708 @ 0xfffffd3c │ │ │ │ bllt 12e4500 │ │ │ │ - rsbeq sl, r8, sl, asr #12 │ │ │ │ - rsbeq sl, r8, sl, lsl #12 │ │ │ │ - rsbeq r9, r8, lr, ror #24 │ │ │ │ - rsbeq pc, r7, r2, ror r9 @ │ │ │ │ + rsbeq sl, r8, lr, asr #12 │ │ │ │ + rsbeq sl, r8, lr, lsl #12 │ │ │ │ + rsbeq r9, r8, r2, ror ip │ │ │ │ + rsbeq pc, r7, r6, ror r9 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecbd71c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx ffa24524 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -347584,16 +347584,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 13a400a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6b14478 │ │ │ │ blls 1e555c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r9, r8, r0, lsr #24 │ │ │ │ - rsbeq pc, r7, r4, lsr #18 │ │ │ │ + rsbeq r9, r8, r4, lsr #24 │ │ │ │ + rsbeq pc, r7, r8, lsr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5a1a20 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ @ instruction: 0xb09f4df7 │ │ │ │ @ instruction: 0x46834cf7 │ │ │ │ @@ -347840,15 +347840,15 @@ │ │ │ │ vldr d13, [r2, #728] @ 0x2d8 │ │ │ │ vmov.f64 d5, #18 @ 0x40900000 4.5 │ │ │ │ ldrb r5, [r3, r5, asr #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x00738494 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r8, r8, ror fp │ │ │ │ + rsbeq r9, r8, ip, ror fp │ │ │ │ @ instruction: 0x9e02991b │ │ │ │ ldc 4, cr4, [r1, #292] @ 0x124 │ │ │ │ strcc r6, [r1], -r0, lsl #22 │ │ │ │ blvc 4a2388 │ │ │ │ blvc ff422444 │ │ │ │ blvc 1a1f7c │ │ │ │ blvs 1a1fc8 │ │ │ │ @@ -348422,26 +348422,26 @@ │ │ │ │ blhi 7a28c0 │ │ │ │ streq lr, [sl, #2819] @ 0xb03 │ │ │ │ eor r9, r3, r2, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ - rsbeq r9, r8, ip, asr #7 │ │ │ │ + ldrdeq r9, [r8], #-48 @ 0xffffffd0 @ │ │ │ │ rsbseq r7, r3, r0, asr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r8, r0, asr r3 │ │ │ │ - rsbeq pc, r7, r0, asr r0 @ │ │ │ │ - rsbeq r9, r8, r2, lsr r3 │ │ │ │ - rsbeq pc, r7, r2, lsr r0 @ │ │ │ │ - mlseq r8, r4, r2, r9 │ │ │ │ - mlseq r7, r6, pc, lr @ │ │ │ │ - rsbeq r9, r8, sl, ror r2 │ │ │ │ - rsbeq lr, r7, ip, ror pc │ │ │ │ - ldrdeq r8, [r8], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r9, r8, r4, asr r3 │ │ │ │ + rsbeq pc, r7, r4, asr r0 @ │ │ │ │ + rsbeq r9, r8, r6, lsr r3 │ │ │ │ + rsbeq pc, r7, r6, lsr r0 @ │ │ │ │ + mlseq r8, r8, r2, r9 │ │ │ │ + mlseq r7, sl, pc, lr @ │ │ │ │ + rsbeq r9, r8, lr, ror r2 │ │ │ │ + rsbeq lr, r7, r0, lsl #31 │ │ │ │ + rsbeq r8, r8, r0, ror #31 │ │ │ │ tstle fp, #256 @ 0x100 │ │ │ │ rsbcs r4, r5, #49283072 @ 0x2f00000 │ │ │ │ stccc 6, cr4, [r4, #-192] @ 0xffffff40 │ │ │ │ vshrn.i32 d22, , #5 │ │ │ │ cdp 12, 11, cr15, cr4, cr1, {6} │ │ │ │ vsqrt.f64 d16, d8 │ │ │ │ @ instruction: 0xddf1fa10 │ │ │ │ @@ -348574,22 +348574,22 @@ │ │ │ │ ldmda r4!, {r1, r3, r5, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ blle 11a2f88 │ │ │ │ bleq 14a2f8c │ │ │ │ stmda lr!, {r1, r3, r5, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xee209902 │ │ │ │ @ instruction: 0xf7ffdb0d │ │ │ │ svclt 0x0000b93b │ │ │ │ - rsbeq r8, r8, r4, lsr sp │ │ │ │ - rsbeq lr, r7, r6, lsr sl │ │ │ │ - rsbeq r8, r8, sl, lsl sp │ │ │ │ - rsbeq lr, r7, ip, lsl sl │ │ │ │ - rsbeq r8, r8, r0, lsl #26 │ │ │ │ - rsbeq lr, r7, r2, lsl #20 │ │ │ │ - rsbeq r8, r8, r6, ror #25 │ │ │ │ - rsbeq lr, r7, r8, ror #19 │ │ │ │ + rsbeq r8, r8, r8, lsr sp │ │ │ │ + rsbeq lr, r7, sl, lsr sl │ │ │ │ + rsbeq r8, r8, lr, lsl sp │ │ │ │ + rsbeq lr, r7, r0, lsr #20 │ │ │ │ + rsbeq r8, r8, r4, lsl #26 │ │ │ │ + rsbeq lr, r7, r6, lsl #20 │ │ │ │ + rsbeq r8, r8, sl, ror #25 │ │ │ │ + rsbeq lr, r7, ip, ror #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecbe704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x461c4616 │ │ │ │ cdp2 2, 12, cr15, cr12, cr11, {5} │ │ │ │ @@ -348616,16 +348616,16 @@ │ │ │ │ ldrbtmi r7, [r8], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf6b0300c │ │ │ │ stmdami r5, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6b04478 │ │ │ │ @ instruction: 0xf04ffbeb │ │ │ │ @ instruction: 0xe7d130ff │ │ │ │ - strdeq r8, [r8], #-178 @ 0xffffff4e @ │ │ │ │ - strdeq lr, [r7], #-132 @ 0xffffff7c @ │ │ │ │ + strdeq r8, [r8], #-182 @ 0xffffff4a @ │ │ │ │ + strdeq lr, [r7], #-136 @ 0xffffff78 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbe794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vsubhn.i64 d4, , q4 │ │ │ │ strmi pc, [r1], -r7, lsl #29 │ │ │ │ vrsubhn.i16 d20, q5, q8 │ │ │ │ @@ -348648,16 +348648,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6b0300c │ │ │ │ stmdami r5, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx feca50be │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r9, r8, sl, asr r5 │ │ │ │ - rsbeq lr, r7, r6, ror r8 │ │ │ │ + rsbeq r9, r8, lr, asr r5 │ │ │ │ + rsbeq lr, r7, sl, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecbe814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 72b59c │ │ │ │ blmi 753834 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -348679,15 +348679,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf6a9bd30 │ │ │ │ svclt 0x0000effe │ │ │ │ rsbseq r7, r3, lr, ror #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r8, sl, lsl r5 │ │ │ │ + rsbeq r9, r8, lr, lsl r5 │ │ │ │ ldrhteq r7, [r3], #-52 @ 0xffffffcc │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5a2b48 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ cdp 0, 11, cr11, cr0, cr2, {4} │ │ │ │ @@ -349220,59 +349220,59 @@ │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ rsbseq r6, r3, r2, asr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r8, sl, lsl #31 │ │ │ │ + rsbeq r8, r8, lr, lsl #31 │ │ │ │ andeq r0, r0, r7, asr #13 │ │ │ │ - rsbeq r8, r8, lr, ror #30 │ │ │ │ - rsbeq r8, r8, ip, lsr #31 │ │ │ │ + rsbeq r8, r8, r2, ror pc │ │ │ │ + strhteq r8, [r8], #-240 @ 0xffffff10 │ │ │ │ andeq r0, r0, r7, lsl #7 │ │ │ │ - rsbeq r8, r8, ip, lsl #30 │ │ │ │ - rsbeq lr, r7, r8, lsr #4 │ │ │ │ + rsbeq r8, r8, r0, lsl pc │ │ │ │ + rsbeq lr, r7, ip, lsr #4 │ │ │ │ rsbseq r6, r3, r2, asr #27 │ │ │ │ - ldrdeq r8, [r8], #-228 @ 0xffffff1c @ │ │ │ │ - strdeq lr, [r7], #-16 @ │ │ │ │ + ldrdeq r8, [r8], #-232 @ 0xffffff18 @ │ │ │ │ + strdeq lr, [r7], #-20 @ 0xffffffec @ │ │ │ │ @ instruction: 0xfffff97f │ │ │ │ @ instruction: 0xfffff911 │ │ │ │ - mlseq r8, r6, lr, r8 │ │ │ │ - strhteq lr, [r7], #-18 @ 0xffffffee │ │ │ │ - rsbeq r8, r8, ip, ror lr │ │ │ │ - mlseq r7, r8, r1, lr │ │ │ │ + mlseq r8, sl, lr, r8 │ │ │ │ + strhteq lr, [r7], #-22 @ 0xffffffea │ │ │ │ + rsbeq r8, r8, r0, lsl #29 │ │ │ │ + mlseq r7, ip, r1, lr │ │ │ │ @ instruction: 0xfffff8a7 │ │ │ │ - rsbeq r8, r8, ip, asr #29 │ │ │ │ + ldrdeq r8, [r8], #-224 @ 0xffffff20 @ │ │ │ │ + strdeq r8, [r8], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r8, r8, r8, lsr #28 │ │ │ │ + rsbeq lr, r7, r4, asr #2 │ │ │ │ + rsbeq r8, r8, lr, lsl #28 │ │ │ │ + rsbeq lr, r7, sl, lsr #2 │ │ │ │ + strhteq r8, [r8], #-234 @ 0xffffff16 │ │ │ │ strdeq r8, [r8], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r8, r8, r4, lsr #28 │ │ │ │ - rsbeq lr, r7, r0, asr #2 │ │ │ │ - rsbeq r8, r8, sl, lsl #28 │ │ │ │ - rsbeq lr, r7, r6, lsr #2 │ │ │ │ - strhteq r8, [r8], #-230 @ 0xffffff1a │ │ │ │ - strdeq r8, [r8], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r8, r8, r4, asr #27 │ │ │ │ - rsbeq lr, r7, r0, ror #1 │ │ │ │ - rsbeq r8, r8, r6, lsl r5 │ │ │ │ - ldrdeq r8, [r8], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r8, r8, lr, ror sp │ │ │ │ - mlseq r7, sl, r0, lr │ │ │ │ - rsbeq r8, r8, r0, ror #26 │ │ │ │ - rsbeq lr, r7, sl, ror r0 │ │ │ │ - rsbeq r8, r8, r4, lsl r5 │ │ │ │ - mlseq r8, r4, lr, r8 │ │ │ │ - rsbeq r8, r8, r8, lsl sp │ │ │ │ - rsbeq lr, r7, r4, lsr r0 │ │ │ │ - rsbeq r8, r8, ip, ror lr │ │ │ │ - rsbeq r8, r8, r8, lsr #29 │ │ │ │ - ldrdeq r8, [r8], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq sp, r7, lr, ror #31 │ │ │ │ - rsbeq r8, r8, r4, lsl #29 │ │ │ │ - rsbeq r8, r8, r4, asr #29 │ │ │ │ - rsbeq r8, r8, sl, lsl #25 │ │ │ │ - rsbeq sp, r7, r6, lsr #31 │ │ │ │ + rsbeq r8, r8, r8, asr #27 │ │ │ │ + rsbeq lr, r7, r4, ror #1 │ │ │ │ + rsbeq r8, r8, sl, lsl r5 │ │ │ │ + ldrdeq r8, [r8], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r8, r8, r2, lsl #27 │ │ │ │ + mlseq r7, lr, r0, lr │ │ │ │ + rsbeq r8, r8, r4, ror #26 │ │ │ │ + rsbeq lr, r7, lr, ror r0 │ │ │ │ + rsbeq r8, r8, r8, lsl r5 │ │ │ │ + mlseq r8, r8, lr, r8 │ │ │ │ + rsbeq r8, r8, ip, lsl sp │ │ │ │ + rsbeq lr, r7, r8, lsr r0 │ │ │ │ + rsbeq r8, r8, r0, lsl #29 │ │ │ │ + rsbeq r8, r8, ip, lsr #29 │ │ │ │ + ldrdeq r8, [r8], #-198 @ 0xffffff3a @ │ │ │ │ + strdeq sp, [r7], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r8, r8, r8, lsl #29 │ │ │ │ + rsbeq r8, r8, r8, asr #29 │ │ │ │ + rsbeq r8, r8, lr, lsl #25 │ │ │ │ + rsbeq sp, r7, sl, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecbf1b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -349282,16 +349282,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [sl, #700]! @ 0x2bc │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6af4478 │ │ │ │ blls 1e7ac0 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r8, r8, ip, ror #22 │ │ │ │ - rsbeq sp, r7, r8, lsl #29 │ │ │ │ + rsbeq r8, r8, r0, ror fp │ │ │ │ + rsbeq sp, r7, ip, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5a34bc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ addlt r4, fp, r6, lsr #27 │ │ │ │ ldrmi r4, [sl], r6, lsr #25 │ │ │ │ @@ -349458,19 +349458,19 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6af4478 │ │ │ │ @ instruction: 0xf04ffd59 │ │ │ │ @ instruction: 0xe7e130ff │ │ │ │ stmib r2!, {r0, r3, r5, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrshteq r6, [r3], #-152 @ 0xffffff68 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r8, [r8], #-174 @ 0xffffff52 @ │ │ │ │ - strdeq r8, [r8], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r8, r8, r2, lsl #22 │ │ │ │ + rsbeq r8, r8, r0, lsl #18 │ │ │ │ rsbseq r6, r3, r0, lsr #15 │ │ │ │ - strhteq r8, [r8], #-134 @ 0xffffff7a │ │ │ │ - ldrdeq sp, [r7], #-176 @ 0xffffff50 @ │ │ │ │ + strhteq r8, [r8], #-138 @ 0xffffff76 │ │ │ │ + ldrdeq sp, [r7], #-180 @ 0xffffff4c @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecbf4d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ tstcs r1, r8, lsl #12 │ │ │ │ andls r9, r5, #15360 @ 0x3c00 │ │ │ │ @@ -349507,16 +349507,16 @@ │ │ │ │ @ instruction: 0xf6af300c │ │ │ │ stmdami r6, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6af4478 │ │ │ │ @ instruction: 0xf04ffcf3 │ │ │ │ strdlt r3, [r7], -pc @ │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq r8, r8, sl, ror #15 │ │ │ │ - rsbeq sp, r7, r4, lsl #22 │ │ │ │ + rsbeq r8, r8, lr, ror #15 │ │ │ │ + rsbeq sp, r7, r8, lsl #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbf58c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vsubhn.i64 d4, q5, q4 │ │ │ │ strmi pc, [r1], -fp, lsl #31 │ │ │ │ @@ -349540,16 +349540,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6af300c │ │ │ │ stmdami r5, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 6, cr15, [r0], #700 @ 0x2bc │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - mlseq r8, lr, r9, r8 │ │ │ │ - rsbeq sp, r7, lr, ror sl │ │ │ │ + rsbeq r8, r8, r2, lsr #19 │ │ │ │ + rsbeq sp, r7, r2, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecbf60c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 72c394 │ │ │ │ blmi 75462c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -349571,15 +349571,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf6a9bd30 │ │ │ │ svclt 0x0000e902 │ │ │ │ ldrshteq r6, [r3], #-86 @ 0xffffffaa │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r8, r2, ror #18 │ │ │ │ + rsbeq r8, r8, r6, ror #18 │ │ │ │ ldrhteq r6, [r3], #-92 @ 0xffffffa4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5a3940 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf8d3b085 │ │ │ │ @@ -350236,68 +350236,68 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ rsbseq r5, r3, r2, ror #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r8, sl, asr r2 │ │ │ │ + rsbeq r8, r8, lr, asr r2 │ │ │ │ andeq r0, r0, r7, lsl #17 │ │ │ │ - rsbeq r8, r8, r2, asr r2 │ │ │ │ - rsbeq r3, r9, ip, lsl #10 │ │ │ │ + rsbeq r8, r8, r6, asr r2 │ │ │ │ + rsbeq r3, r9, r0, lsl r5 │ │ │ │ andeq r0, r0, r5, lsr r4 │ │ │ │ - rsbeq r8, r8, sl, ror #3 │ │ │ │ - rsbeq sp, r7, sl, asr #5 │ │ │ │ + rsbeq r8, r8, lr, ror #3 │ │ │ │ + rsbeq sp, r7, lr, asr #5 │ │ │ │ rsbseq r5, r3, r4, ror #28 │ │ │ │ - strhteq r8, [r8], #-22 @ 0xffffffea │ │ │ │ - mlseq r7, r6, r2, sp │ │ │ │ + strhteq r8, [r8], #-26 @ 0xffffffe6 │ │ │ │ + mlseq r7, sl, r2, sp │ │ │ │ @ instruction: 0xfffff81d │ │ │ │ @ instruction: 0xfffff7af │ │ │ │ - rsbeq r8, r8, r8, ror r1 │ │ │ │ - rsbeq sp, r7, r8, asr r2 │ │ │ │ - rsbeq r8, r8, lr, asr r1 │ │ │ │ - rsbeq sp, r7, lr, lsr r2 │ │ │ │ + rsbeq r8, r8, ip, ror r1 │ │ │ │ + rsbeq sp, r7, ip, asr r2 │ │ │ │ + rsbeq r8, r8, r2, ror #2 │ │ │ │ + rsbeq sp, r7, r2, asr #4 │ │ │ │ @ instruction: 0xfffff745 │ │ │ │ + rsbeq r7, r8, r8, ror pc │ │ │ │ + mlseq r8, r0, r1, r8 │ │ │ │ + rsbeq r8, r8, sl, lsl #2 │ │ │ │ + rsbeq sp, r7, sl, ror #3 │ │ │ │ + strdeq r8, [r8], #-0 @ │ │ │ │ + ldrdeq sp, [r7], #-16 @ │ │ │ │ + rsbeq r7, r8, lr, asr pc │ │ │ │ + rsbeq r8, r8, ip, asr #2 │ │ │ │ + rsbeq r8, r8, sl, lsr #1 │ │ │ │ + rsbeq sp, r7, sl, lsl #3 │ │ │ │ + strhteq r7, [r8], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq r8, r8, r2, lsr r1 │ │ │ │ + rsbeq r8, r8, r4, rrx │ │ │ │ + rsbeq sp, r7, r4, asr #2 │ │ │ │ + rsbeq r8, r8, r6, asr #32 │ │ │ │ + rsbeq sp, r7, r4, lsr #2 │ │ │ │ + strhteq r7, [r8], #-86 @ 0xffffffaa │ │ │ │ + strdeq r8, [r8], #-0 @ │ │ │ │ + strdeq r7, [r8], #-254 @ 0xffffff02 @ │ │ │ │ + ldrdeq sp, [r7], #-14 @ │ │ │ │ + ldrdeq r8, [r8], #-14 @ │ │ │ │ + rsbeq r8, r8, sl, lsl #2 │ │ │ │ + strhteq r7, [r8], #-248 @ 0xffffff08 │ │ │ │ + mlseq r7, r8, r0, sp │ │ │ │ + rsbeq r8, r8, r4, lsr r1 │ │ │ │ + rsbeq r8, r8, ip, lsl #2 │ │ │ │ + ldrdeq r8, [r8], #-8 @ │ │ │ │ rsbeq r7, r8, r4, ror pc │ │ │ │ - rsbeq r8, r8, ip, lsl #3 │ │ │ │ - rsbeq r8, r8, r6, lsl #2 │ │ │ │ - rsbeq sp, r7, r6, ror #3 │ │ │ │ - rsbeq r8, r8, ip, ror #1 │ │ │ │ - rsbeq sp, r7, ip, asr #3 │ │ │ │ - rsbeq r7, r8, sl, asr pc │ │ │ │ - rsbeq r8, r8, r8, asr #2 │ │ │ │ - rsbeq r8, r8, r6, lsr #1 │ │ │ │ - rsbeq sp, r7, r6, lsl #3 │ │ │ │ - strhteq r7, [r8], #-84 @ 0xffffffac │ │ │ │ - rsbeq r8, r8, lr, lsr #2 │ │ │ │ - rsbeq r8, r8, r0, rrx │ │ │ │ - rsbeq sp, r7, r0, asr #2 │ │ │ │ - rsbeq r8, r8, r2, asr #32 │ │ │ │ - rsbeq sp, r7, r0, lsr #2 │ │ │ │ - strhteq r7, [r8], #-82 @ 0xffffffae │ │ │ │ + rsbeq sp, r7, r4, asr r0 │ │ │ │ + mlseq r8, ip, lr, r7 │ │ │ │ rsbeq r8, r8, ip, ror #1 │ │ │ │ - strdeq r7, [r8], #-250 @ 0xffffff06 @ │ │ │ │ - ldrdeq sp, [r7], #-10 @ │ │ │ │ - ldrdeq r8, [r8], #-10 @ │ │ │ │ - rsbeq r8, r8, r6, lsl #2 │ │ │ │ - strhteq r7, [r8], #-244 @ 0xffffff0c │ │ │ │ - mlseq r7, r4, r0, sp │ │ │ │ - rsbeq r8, r8, r0, lsr r1 │ │ │ │ - rsbeq r8, r8, r8, lsl #2 │ │ │ │ - ldrdeq r8, [r8], #-4 @ │ │ │ │ - rsbeq r7, r8, r0, ror pc │ │ │ │ - rsbeq sp, r7, r0, asr r0 │ │ │ │ - mlseq r8, r8, lr, r7 │ │ │ │ - rsbeq r8, r8, r8, ror #1 │ │ │ │ - rsbeq r7, r8, sl, lsr #30 │ │ │ │ - rsbeq sp, r7, sl │ │ │ │ - strhteq r8, [r8], #-2 │ │ │ │ - rsbeq r8, r8, r2, ror #1 │ │ │ │ - ldrdeq r7, [r8], #-232 @ 0xffffff18 @ │ │ │ │ - strhteq ip, [r7], #-248 @ 0xffffff08 │ │ │ │ + rsbeq r7, r8, lr, lsr #30 │ │ │ │ + rsbeq sp, r7, lr │ │ │ │ + strhteq r8, [r8], #-6 │ │ │ │ + rsbeq r8, r8, r6, ror #1 │ │ │ │ + ldrdeq r7, [r8], #-236 @ 0xffffff14 @ │ │ │ │ + strhteq ip, [r7], #-252 @ 0xffffff04 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecc01c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -350307,16 +350307,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r4, #696]! @ 0x2b8 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6ae4478 │ │ │ │ blls 1e8ab4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mlseq r8, ip, sp, r7 │ │ │ │ - rsbeq ip, r7, ip, ror lr │ │ │ │ + rsbeq r7, r8, r0, lsr #27 │ │ │ │ + rsbeq ip, r7, r0, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4a44c8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ addlt r4, fp, r8, ror #27 │ │ │ │ strcs r4, [r0], -r8, ror #25 │ │ │ │ @@ -350549,23 +350549,23 @@ │ │ │ │ ldc2l 6, cr15, [r2], {174} @ 0xae │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x460146b0 │ │ │ │ @ instruction: 0xf6a8e7af │ │ │ │ svclt 0x0000e95a │ │ │ │ rsbseq r5, r3, ip, ror #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r8, r0, lsr sp │ │ │ │ - strhteq r7, [r8], #-206 @ 0xffffff32 │ │ │ │ + rsbeq r7, r8, r4, lsr sp │ │ │ │ + rsbeq r7, r8, r2, asr #25 │ │ │ │ rsbseq r5, r3, r2, lsr #18 │ │ │ │ - rsbeq r7, r8, r0, lsl #22 │ │ │ │ - ldrdeq ip, [r7], #-190 @ 0xffffff42 @ │ │ │ │ - strdeq r7, [r8], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r7, r8, sl, ror #20 │ │ │ │ - rsbeq r7, r8, r4, ror #19 │ │ │ │ - rsbeq ip, r7, r2, asr #21 │ │ │ │ + rsbeq r7, r8, r4, lsl #22 │ │ │ │ + rsbeq ip, r7, r2, ror #23 │ │ │ │ + strdeq r7, [r8], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r7, r8, lr, ror #20 │ │ │ │ + rsbeq r7, r8, r8, ror #19 │ │ │ │ + rsbeq ip, r7, r6, asr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc05f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0x4608461e │ │ │ │ bls 5b204c │ │ │ │ @@ -350603,16 +350603,16 @@ │ │ │ │ @ instruction: 0xf6ae300c │ │ │ │ stmdami r6, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6ae4478 │ │ │ │ @ instruction: 0xf04ffc5f │ │ │ │ strdlt r3, [r8], -pc @ │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r7, [r8], #-142 @ 0xffffff72 @ │ │ │ │ - ldrdeq ip, [r7], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r7, r8, r2, lsl #18 │ │ │ │ + rsbeq ip, r7, r0, ror #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrdhi pc, [r8, #-143]! @ 0xffffff71 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @@ -350701,27 +350701,27 @@ │ │ │ │ strb pc, [r6, r3, lsr #23]! @ │ │ │ │ @ instruction: 0x46294810 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff8a70d4 │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ blx fe7a70de │ │ │ │ svclt 0x0000e7db │ │ │ │ - rsbeq r7, r8, sl, asr #21 │ │ │ │ - mlseq r8, lr, sl, r7 │ │ │ │ - rsbeq ip, r7, sl, asr r9 │ │ │ │ - rsbeq r7, r8, r0, lsl #21 │ │ │ │ - rsbeq ip, r7, ip, lsr r9 │ │ │ │ - ldrdeq r7, [r8], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq sl, sp, r0, ror #7 │ │ │ │ - strhteq r7, [r8], #-156 @ 0xffffff64 │ │ │ │ - rsbeq sl, sp, r6, asr #7 │ │ │ │ - rsbeq r7, r8, r6, lsr #19 │ │ │ │ - strhteq sl, [sp], #-48 @ 0xffffffd0 │ │ │ │ - mlseq r8, r0, r9, r7 │ │ │ │ - mlseq sp, sl, r3, sl │ │ │ │ + rsbeq r7, r8, lr, asr #21 │ │ │ │ + rsbeq r7, r8, r2, lsr #21 │ │ │ │ + rsbeq ip, r7, lr, asr r9 │ │ │ │ + rsbeq r7, r8, r4, lsl #21 │ │ │ │ + rsbeq ip, r7, r0, asr #18 │ │ │ │ + ldrdeq r7, [r8], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq sl, sp, r4, ror #7 │ │ │ │ + rsbeq r7, r8, r0, asr #19 │ │ │ │ + rsbeq sl, sp, sl, asr #7 │ │ │ │ + rsbeq r7, r8, sl, lsr #19 │ │ │ │ + strhteq sl, [sp], #-52 @ 0xffffffcc │ │ │ │ + mlseq r8, r4, r9, r7 │ │ │ │ + mlseq sp, lr, r3, sl │ │ │ │ blcs 18366c │ │ │ │ ldrblt sp, [r0, #-60]! @ 0xffffffc4 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ @ instruction: 0x460e4618 │ │ │ │ @@ -350747,15 +350747,15 @@ │ │ │ │ ldcleq 0, cr15, [r6], #-316 @ 0xfffffec4 │ │ │ │ subscs r4, r8, #45088768 @ 0x2b00000 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ stc2 6, cr15, [r4], #-684 @ 0xfffffd54 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbeq r7, r8, r0, lsl r9 │ │ │ │ + rsbeq r7, r8, r4, lsl r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], r0, lsr #26 │ │ │ │ svcne 0x00161f0f │ │ │ │ @@ -350772,16 +350772,16 @@ │ │ │ │ blx 16a71e4 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6ae4478 │ │ │ │ strtmi pc, [r0], -pc, lsl #22 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq r7, r8, r0, lsl #17 │ │ │ │ - rsbeq ip, r7, ip, lsr r7 │ │ │ │ + rsbeq r7, r8, r4, lsl #17 │ │ │ │ + rsbeq ip, r7, r0, asr #14 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4607dd10 │ │ │ │ svcne 0x00161f0d │ │ │ │ @@ -350819,16 +350819,16 @@ │ │ │ │ @ instruction: 0xf9f6f6ae │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6ae4478 │ │ │ │ @ instruction: 0x4620fab1 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq r7, r8, r4, asr #15 │ │ │ │ - rsbeq ip, r7, r0, lsl #13 │ │ │ │ + rsbeq r7, r8, r8, asr #15 │ │ │ │ + rsbeq ip, r7, r4, lsl #13 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4607dd10 │ │ │ │ svcne 0x00161f0d │ │ │ │ @@ -350871,18 +350871,18 @@ │ │ │ │ mvncs r9, r1 │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf6ae300c │ │ │ │ stmdami r6, {r0, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 12a7384 │ │ │ │ ldrb r9, [r1, r1, lsl #22] │ │ │ │ - rsbeq r7, r8, r6, lsl r7 │ │ │ │ - ldrdeq ip, [r7], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r7, r8, sl, ror #13 │ │ │ │ - rsbeq ip, r7, r6, lsr #11 │ │ │ │ + rsbeq r7, r8, sl, lsl r7 │ │ │ │ + ldrdeq ip, [r7], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r7, r8, lr, ror #13 │ │ │ │ + rsbeq ip, r7, sl, lsr #11 │ │ │ │ ldrbmi r6, [r0, -r0, lsl #25]! │ │ │ │ ldrbmi r6, [r0, -r1, asr #9]! │ │ │ │ ldrbmi r6, [r0, -r0, asr #25]! │ │ │ │ ldrbmi r6, [r0, -r0, asr #21]! │ │ │ │ bleq 2a4f34 >::_M_default_append(unsigned int)@@Base+0x223a0> │ │ │ │ svclt 0x00004770 │ │ │ │ bleq 224f3c │ │ │ │ @@ -351020,22 +351020,22 @@ │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ stmib sp, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf3654c03 │ │ │ │ ldrtmi pc, [r0], -pc, lsr #27 @ │ │ │ │ ldcllt 0, cr11, [r0, #-24]! @ 0xffffffe8 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0xe7ed44fc │ │ │ │ - rsbeq r7, r8, r2, asr #11 │ │ │ │ - rsbeq r7, r8, r8, lsr #11 │ │ │ │ - strhteq r7, [r8], #-86 @ 0xffffffaa │ │ │ │ - rsbeq r7, r8, lr, asr #11 │ │ │ │ - ldrdeq r7, [r8], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r2, sl, sl, lsl #10 │ │ │ │ - ldrdeq r7, [r8], #-80 @ 0xffffffb0 @ │ │ │ │ - mlseq r8, r8, r4, r7 │ │ │ │ + rsbeq r7, r8, r6, asr #11 │ │ │ │ + rsbeq r7, r8, ip, lsr #11 │ │ │ │ + strhteq r7, [r8], #-90 @ 0xffffffa6 │ │ │ │ + ldrdeq r7, [r8], #-82 @ 0xffffffae @ │ │ │ │ + ldrdeq r7, [r8], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r2, sl, lr, lsl #10 │ │ │ │ + ldrdeq r7, [r8], #-84 @ 0xffffffac @ │ │ │ │ + mlseq r8, ip, r4, r7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r0], fp, lsr #28 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ @ instruction: 0x4617447e │ │ │ │ @@ -351076,21 +351076,21 @@ │ │ │ │ @ instruction: 0xf8b4f6ae │ │ │ │ stmdami sl, {r1, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf6ad300c │ │ │ │ stmdami r8, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ae4478 │ │ │ │ strb pc, [r3, r9, lsr #17]! @ │ │ │ │ - rsbeq r7, r8, r4, lsr r4 │ │ │ │ - rsbeq r7, r8, r8, ror #7 │ │ │ │ - strdeq r9, [sp], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r7, r8, r8, asr #7 │ │ │ │ - ldrdeq r9, [sp], #-210 @ 0xffffff2e @ │ │ │ │ - strhteq r7, [r8], #-50 @ 0xffffffce │ │ │ │ - strhteq r9, [sp], #-220 @ 0xffffff24 │ │ │ │ + rsbeq r7, r8, r8, lsr r4 │ │ │ │ + rsbeq r7, r8, ip, ror #7 │ │ │ │ + strdeq r9, [sp], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r7, r8, ip, asr #7 │ │ │ │ + ldrdeq r9, [sp], #-214 @ 0xffffff2a @ │ │ │ │ + strhteq r7, [r8], #-54 @ 0xffffffca │ │ │ │ + rsbeq r9, sp, r0, asr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrdls pc, [r4], -r0 @ │ │ │ │ vcvta.u32.f32 d11, d3 │ │ │ │ @ instruction: 0xf8d9f923 │ │ │ │ @@ -351135,15 +351135,15 @@ │ │ │ │ andcc pc, r8, r9, asr #17 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ strcc r8, [r1, #-4080] @ 0xfffff010 │ │ │ │ blle fef7a758 │ │ │ │ @ instruction: 0xf8c92300 │ │ │ │ andlt r3, r3, r8 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r7, r8, r4, asr #6 │ │ │ │ + rsbeq r7, r8, r8, asr #6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ @ instruction: 0xf1b8b083 │ │ │ │ suble r0, sl, r0, lsl #30 │ │ │ │ @@ -351184,15 +351184,15 @@ │ │ │ │ andscs r4, r4, #36700160 @ 0x2300000 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf6ab9500 │ │ │ │ @ instruction: 0xb003f8bd │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ strb r4, [r4, r1, asr #13] │ │ │ │ ldrb r4, [r6, r9, asr #12] │ │ │ │ - rsbeq r7, r8, lr, lsl r2 │ │ │ │ + rsbeq r7, r8, r2, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecc0fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ ldmib r0, {r1, r7, ip, sp, pc}^ │ │ │ │ cmnlt r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf10068c3 │ │ │ │ @@ -351210,16 +351210,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 14, cr15, cr6, cr13, {5} │ │ │ │ stmdami r5, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldrbtmi r6, [r8], #-2329 @ 0xfffff6e7 │ │ │ │ @ instruction: 0xffa0f6ad │ │ │ │ andlt r2, r2, r0 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r7, r8, r4, lsr #3 │ │ │ │ - rsbeq r7, r8, lr, lsr r3 │ │ │ │ + rsbeq r7, r8, r8, lsr #3 │ │ │ │ + rsbeq r7, r8, r2, asr #6 │ │ │ │ ldrbmi r6, [r0, -r0, lsl #16]! │ │ │ │ ldrbmi r6, [r0, -r0, lsl #17]! │ │ │ │ ldrbmi r6, [r0, -r0, asr #16]! │ │ │ │ ldrbmi r6, [r0, -r0, asr #17]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a52f4 >::_M_default_append(unsigned int)@@Base+0x22760> │ │ │ │ @@ -351459,29 +351459,29 @@ │ │ │ │ ldc2l 6, cr15, [r6], #692 @ 0x2b4 │ │ │ │ @ instruction: 0x46214814 │ │ │ │ @ instruction: 0xf6ad4478 │ │ │ │ @ instruction: 0xe717fdb1 │ │ │ │ ... │ │ │ │ ldrhteq r4, [r3], #-190 @ 0xffffff42 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r8, lr, lsl #2 │ │ │ │ - rsbeq r7, r8, r6, lsr #4 │ │ │ │ - rsbeq r6, r8, r8, lsr #31 │ │ │ │ - rsbeq fp, r7, sl, ror #28 │ │ │ │ + rsbeq r7, r8, r2, lsl r1 │ │ │ │ + rsbeq r7, r8, sl, lsr #4 │ │ │ │ + rsbeq r6, r8, ip, lsr #31 │ │ │ │ + rsbeq fp, r7, lr, ror #28 │ │ │ │ rsbseq r4, r3, r8, ror #19 │ │ │ │ - rsbeq r6, r8, r8, ror lr │ │ │ │ - rsbeq r6, r8, sl, lsr lr │ │ │ │ - ldrdeq r6, [r8], #-242 @ 0xffffff0e @ │ │ │ │ - ldrdeq fp, [r7], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r6, r8, r2, lsl #28 │ │ │ │ - rsbeq fp, r7, r4, asr #25 │ │ │ │ - rsbeq r6, r8, r0, ror #27 │ │ │ │ - mlseq r7, ip, ip, fp │ │ │ │ - rsbeq r6, r8, r4, asr #27 │ │ │ │ - rsbeq fp, r7, r0, lsl #25 │ │ │ │ + rsbeq r6, r8, ip, ror lr │ │ │ │ + rsbeq r6, r8, lr, lsr lr │ │ │ │ + ldrdeq r6, [r8], #-246 @ 0xffffff0a @ │ │ │ │ + ldrdeq fp, [r7], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r6, r8, r6, lsl #28 │ │ │ │ + rsbeq fp, r7, r8, asr #25 │ │ │ │ + rsbeq r6, r8, r4, ror #27 │ │ │ │ + rsbeq fp, r7, r0, lsr #25 │ │ │ │ + rsbeq r6, r8, r8, asr #27 │ │ │ │ + rsbeq fp, r7, r4, lsl #25 │ │ │ │ stmdami sl!, {r2, r9, sl, lr} │ │ │ │ bicscs pc, fp, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r2], {173} @ 0xad │ │ │ │ strtmi r4, [r1], -r7, lsr #16 │ │ │ │ @ instruction: 0xf6ad4478 │ │ │ │ @ instruction: 0xe6e3fd7d │ │ │ │ @@ -351517,37 +351517,37 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [lr], #-692 @ 0xfffffd4c │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 6, cr15, [r8, #-692]! @ 0xfffffd4c │ │ │ │ @ instruction: 0xf6a7e7e2 │ │ │ │ svclt 0x0000e9c4 │ │ │ │ - rsbeq r6, r8, ip, asr sp │ │ │ │ - rsbeq fp, r7, r8, lsl ip │ │ │ │ - rsbeq r6, r8, r0, asr #26 │ │ │ │ - strdeq fp, [r7], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r6, r8, r4, lsr #26 │ │ │ │ - rsbeq fp, r7, r0, ror #23 │ │ │ │ - rsbeq r6, r8, ip, lsl #26 │ │ │ │ - rsbeq fp, r7, r6, asr #23 │ │ │ │ - rsbeq r6, r8, lr, ror #25 │ │ │ │ - rsbeq fp, r7, r8, lsr #23 │ │ │ │ - ldrdeq r6, [r8], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq fp, r7, lr, lsl #23 │ │ │ │ + rsbeq r6, r8, r0, ror #26 │ │ │ │ + rsbeq fp, r7, ip, lsl ip │ │ │ │ + rsbeq r6, r8, r4, asr #26 │ │ │ │ + rsbeq fp, r7, r0, lsl #24 │ │ │ │ + rsbeq r6, r8, r8, lsr #26 │ │ │ │ + rsbeq fp, r7, r4, ror #23 │ │ │ │ + rsbeq r6, r8, r0, lsl sp │ │ │ │ + rsbeq fp, r7, sl, asr #23 │ │ │ │ + strdeq r6, [r8], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq fp, r7, ip, lsr #23 │ │ │ │ + ldrdeq r6, [r8], #-200 @ 0xffffff38 @ │ │ │ │ + mlseq r7, r2, fp, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecc1524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 2ee2ec >::_M_default_append(unsigned int)@@Base+0x6b758> │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ movwls r4, #5242 @ 0x147a │ │ │ │ @ instruction: 0xff44f3ba │ │ │ │ andcs r9, r0, #1024 @ 0x400 │ │ │ │ andsvs r2, sl, r1 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r2, fp, r8, asr #13 │ │ │ │ + rsbeq r2, fp, ip, asr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 133bbb4 │ │ │ │ blmi 133bdc0 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -351618,22 +351618,22 @@ │ │ │ │ blx fef27f1e │ │ │ │ strtmi r4, [r1], -ip, lsl #16 │ │ │ │ @ instruction: 0xf6ad4478 │ │ │ │ @ instruction: 0xe7c8fc71 │ │ │ │ ldm ip!, {r0, r1, r2, r5, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrhteq r4, [r3], #-96 @ 0xffffffa0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r8, lr, lsl #29 │ │ │ │ - rsbeq r2, fp, sl, ror r6 │ │ │ │ - rsbeq r6, r8, lr, ror #27 │ │ │ │ + mlseq r8, r2, lr, r6 │ │ │ │ + rsbeq r2, fp, lr, ror r6 │ │ │ │ + strdeq r6, [r8], #-210 @ 0xffffff2e @ │ │ │ │ rsbseq r4, r3, r6, lsl #12 │ │ │ │ - rsbeq r6, r8, r4, lsl #27 │ │ │ │ - rsbeq fp, r7, r0, lsr #20 │ │ │ │ - rsbeq r6, r8, r4, ror #26 │ │ │ │ - rsbeq fp, r7, r0, lsl #20 │ │ │ │ + rsbeq r6, r8, r8, lsl #27 │ │ │ │ + rsbeq fp, r7, r4, lsr #20 │ │ │ │ + rsbeq r6, r8, r8, ror #26 │ │ │ │ + rsbeq fp, r7, r4, lsl #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ @ instruction: 0x46164610 │ │ │ │ strmi r4, [pc], -ip, lsl #12 │ │ │ │ @@ -351670,20 +351670,20 @@ │ │ │ │ ldrbtmi r1, [r8], #-363 @ 0xfffffe95 │ │ │ │ @ instruction: 0xf6ad300c │ │ │ │ stmdami r9, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [r6], {173} @ 0xad │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq r2, fp, lr, lsr #10 │ │ │ │ - ldrdeq r6, [r8], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq fp, r7, r8, ror r9 │ │ │ │ - rsbeq r6, r8, r8, lsl #26 │ │ │ │ - rsbeq r6, r8, lr, lsl #25 │ │ │ │ - rsbeq fp, r7, sl, lsr #18 │ │ │ │ + rsbeq r2, fp, r2, lsr r5 │ │ │ │ + rsbeq r6, r8, r0, ror #25 │ │ │ │ + rsbeq fp, r7, ip, ror r9 │ │ │ │ + rsbeq r6, r8, ip, lsl #26 │ │ │ │ + mlseq r8, r2, ip, r6 │ │ │ │ + rsbeq fp, r7, lr, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecc1770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 7, pc, cr6, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -351693,16 +351693,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 92804e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6ad4478 │ │ │ │ blls 1e9508 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r6, r8, r4, lsr ip │ │ │ │ - ldrdeq fp, [r7], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r6, r8, r8, lsr ip │ │ │ │ + ldrdeq fp, [r7], #-132 @ 0xffffff7c @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe7a88f4 │ │ │ │ @ instruction: 0xe1b4f8df │ │ │ │ @ instruction: 0xf8df4698 │ │ │ │ @ instruction: 0xf5adc1b4 │ │ │ │ @@ -351811,31 +351811,31 @@ │ │ │ │ stmdbls fp, {r1, r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf6ad4478 │ │ │ │ blls 469338 │ │ │ │ @ instruction: 0xf6a6e747 │ │ │ │ svclt 0x0000ef7c │ │ │ │ rsbseq r4, r3, lr, lsr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r8, r4, ip, r6 │ │ │ │ + mlseq r8, r8, ip, r6 │ │ │ │ rsbseq r4, r3, r6, lsl #8 │ │ │ │ - rsbeq r6, r8, r8, lsl #25 │ │ │ │ - rsbeq r2, fp, r4, ror fp │ │ │ │ - rsbeq r6, r8, sl, lsr #22 │ │ │ │ - rsbeq fp, r7, r6, asr #15 │ │ │ │ - rsbeq r6, r8, r0, lsr #23 │ │ │ │ - rsbeq r6, r8, r0, lsl #22 │ │ │ │ - mlseq r7, ip, r7, fp │ │ │ │ - rsbeq r6, r8, r2, ror #21 │ │ │ │ - rsbeq fp, r7, lr, ror r7 │ │ │ │ - rsbeq r6, r8, r0, lsl #24 │ │ │ │ - rsbeq r6, r8, ip, lsr #21 │ │ │ │ - rsbeq fp, r7, r8, asr #14 │ │ │ │ - rsbeq r6, r8, r8, lsr #23 │ │ │ │ - rsbeq r6, r8, r4, ror #20 │ │ │ │ - rsbeq fp, r7, r0, lsl #14 │ │ │ │ + rsbeq r6, r8, ip, lsl #25 │ │ │ │ + rsbeq r2, fp, r8, ror fp │ │ │ │ + rsbeq r6, r8, lr, lsr #22 │ │ │ │ + rsbeq fp, r7, sl, asr #15 │ │ │ │ + rsbeq r6, r8, r4, lsr #23 │ │ │ │ + rsbeq r6, r8, r4, lsl #22 │ │ │ │ + rsbeq fp, r7, r0, lsr #15 │ │ │ │ + rsbeq r6, r8, r6, ror #21 │ │ │ │ + rsbeq fp, r7, r2, lsl #15 │ │ │ │ + rsbeq r6, r8, r4, lsl #24 │ │ │ │ + strhteq r6, [r8], #-160 @ 0xffffff60 │ │ │ │ + rsbeq fp, r7, ip, asr #14 │ │ │ │ + rsbeq r6, r8, ip, lsr #23 │ │ │ │ + rsbeq r6, r8, r8, ror #20 │ │ │ │ + rsbeq fp, r7, r4, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq feba8b08 │ │ │ │ vqrdmulh.s32 d4, d29, d4[0] │ │ │ │ stclmi 13, cr4, [r4], {52} @ 0x34 │ │ │ │ stmdbpl ip!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -352031,41 +352031,41 @@ │ │ │ │ @ instruction: 0xf6ad300c │ │ │ │ ldmdami pc, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ @ instruction: 0xf936f6ad │ │ │ │ svclt 0x0000e695 │ │ │ │ rsbseq r4, r3, r0, lsr r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r8, r6, lsl #21 │ │ │ │ + rsbeq r6, r8, sl, lsl #21 │ │ │ │ ldrshteq r4, [r3], #-22 @ 0xffffffea │ │ │ │ - rsbeq r6, r8, r8, asr #21 │ │ │ │ - ldrdeq r6, [r8], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r6, r8, r4, lsr #21 │ │ │ │ - rsbeq r6, r8, ip, lsl #21 │ │ │ │ - rsbeq r6, r8, sl, asr #21 │ │ │ │ - rsbeq r6, r8, r4, lsl fp │ │ │ │ - rsbeq r6, r8, r8, asr #17 │ │ │ │ - rsbeq r6, r8, sl, lsr #16 │ │ │ │ - rsbeq fp, r7, r6, asr #9 │ │ │ │ - rsbeq r6, r8, r2, lsl #16 │ │ │ │ - mlseq r7, lr, r4, fp │ │ │ │ - rsbeq r6, r8, r8, ror #15 │ │ │ │ - rsbeq fp, r7, r4, lsl #9 │ │ │ │ - rsbeq r6, r8, lr, asr #15 │ │ │ │ - rsbeq fp, r7, sl, ror #8 │ │ │ │ - strhteq r6, [r8], #-116 @ 0xffffff8c │ │ │ │ - rsbeq fp, r7, r0, asr r4 │ │ │ │ - rsbeq r6, r8, r0, ror #18 │ │ │ │ - rsbeq r6, r8, r0, ror #18 │ │ │ │ - rsbeq r6, r8, r2, ror r7 │ │ │ │ - rsbeq fp, r7, lr, lsl #8 │ │ │ │ - mlseq r8, r2, r9, r6 │ │ │ │ - rsbeq r6, r8, r0, ror #17 │ │ │ │ - rsbeq r6, r8, lr, ror #13 │ │ │ │ - rsbeq fp, r7, sl, lsl #7 │ │ │ │ + rsbeq r6, r8, ip, asr #21 │ │ │ │ + rsbeq r6, r8, r2, ror #21 │ │ │ │ + rsbeq r6, r8, r8, lsr #21 │ │ │ │ + mlseq r8, r0, sl, r6 │ │ │ │ + rsbeq r6, r8, lr, asr #21 │ │ │ │ + rsbeq r6, r8, r8, lsl fp │ │ │ │ + rsbeq r6, r8, ip, asr #17 │ │ │ │ + rsbeq r6, r8, lr, lsr #16 │ │ │ │ + rsbeq fp, r7, sl, asr #9 │ │ │ │ + rsbeq r6, r8, r6, lsl #16 │ │ │ │ + rsbeq fp, r7, r2, lsr #9 │ │ │ │ + rsbeq r6, r8, ip, ror #15 │ │ │ │ + rsbeq fp, r7, r8, lsl #9 │ │ │ │ + ldrdeq r6, [r8], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq fp, r7, lr, ror #8 │ │ │ │ + strhteq r6, [r8], #-120 @ 0xffffff88 │ │ │ │ + rsbeq fp, r7, r4, asr r4 │ │ │ │ + rsbeq r6, r8, r4, ror #18 │ │ │ │ + rsbeq r6, r8, r4, ror #18 │ │ │ │ + rsbeq r6, r8, r6, ror r7 │ │ │ │ + rsbeq fp, r7, r2, lsl r4 │ │ │ │ + mlseq r8, r6, r9, r6 │ │ │ │ + rsbeq r6, r8, r4, ror #17 │ │ │ │ + strdeq r6, [r8], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq fp, r7, lr, lsl #7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi r4, [ip], -r4, asr #26 │ │ │ │ addlt r4, r9, r4, asr #22 │ │ │ │ @ instruction: 0x2600447d │ │ │ │ @@ -352133,24 +352133,24 @@ │ │ │ │ strbmi r4, [r9], -pc, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #22 │ │ │ │ vsri.32 q2, q13, #6 │ │ │ │ ldr pc, [r2, r1, lsr #21] │ │ │ │ ldcl 6, cr15, [r6], #664 @ 0x298 │ │ │ │ @ instruction: 0x00733e98 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r8, r2, lsr #18 │ │ │ │ + rsbeq r6, r8, r6, lsr #18 │ │ │ │ rsbseq r3, r3, ip, asr lr │ │ │ │ - rsbeq r8, r7, r8, asr #31 │ │ │ │ - rsbeq r6, r8, sl, lsr #11 │ │ │ │ - rsbeq fp, r7, r6, asr #4 │ │ │ │ - rsbeq r6, r8, ip, lsl #11 │ │ │ │ - rsbeq fp, r7, r8, lsr #4 │ │ │ │ - rsbeq r6, r8, sl, ror #10 │ │ │ │ - rsbeq fp, r7, r6, lsl #4 │ │ │ │ - rsbeq r8, r7, r8, lsr pc │ │ │ │ + rsbeq r8, r7, ip, asr #31 │ │ │ │ + rsbeq r6, r8, lr, lsr #11 │ │ │ │ + rsbeq fp, r7, sl, asr #4 │ │ │ │ + mlseq r8, r0, r5, r6 │ │ │ │ + rsbeq fp, r7, ip, lsr #4 │ │ │ │ + rsbeq r6, r8, lr, ror #10 │ │ │ │ + rsbeq fp, r7, sl, lsl #4 │ │ │ │ + rsbeq r8, r7, ip, lsr pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 117c51c │ │ │ │ blmi 117c544 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -352214,24 +352214,24 @@ │ │ │ │ blls 2bc6dc >::_M_default_append(unsigned int)@@Base+0x39b48> │ │ │ │ ldrbtmi r4, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ blx 1a7ca8 │ │ │ │ @ instruction: 0xf6a6e7e3 │ │ │ │ svclt 0x0000ec56 │ │ │ │ rsbseq r3, r3, r4, asr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r8, [r7], #-232 @ 0xffffff18 │ │ │ │ - mlseq r8, r8, r4, r6 │ │ │ │ - rsbeq fp, r7, r4, lsr r1 │ │ │ │ + strhteq r8, [r7], #-236 @ 0xffffff14 │ │ │ │ + mlseq r8, ip, r4, r6 │ │ │ │ + rsbeq fp, r7, r8, lsr r1 │ │ │ │ rsbseq r3, r3, r6, asr #25 │ │ │ │ - rsbeq r6, r8, ip, asr r4 │ │ │ │ - strdeq fp, [r7], #-8 @ │ │ │ │ - rsbeq r6, r8, r8, lsl #15 │ │ │ │ - rsbeq r6, r8, r8, lsr #8 │ │ │ │ - rsbeq fp, r7, r4, asr #1 │ │ │ │ - rsbeq r6, r8, r6, lsr r7 │ │ │ │ + rsbeq r6, r8, r0, ror #8 │ │ │ │ + strdeq fp, [r7], #-12 @ │ │ │ │ + rsbeq r6, r8, ip, lsl #15 │ │ │ │ + rsbeq r6, r8, ip, lsr #8 │ │ │ │ + rsbeq fp, r7, r8, asr #1 │ │ │ │ + rsbeq r6, r8, sl, lsr r7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 117c660 │ │ │ │ blmi 117c688 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -352295,24 +352295,24 @@ │ │ │ │ blls 2bc820 >::_M_default_append(unsigned int)@@Base+0x39c8c> │ │ │ │ ldrbtmi r4, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ @ instruction: 0xf95ef3ba │ │ │ │ @ instruction: 0xf6a6e7e3 │ │ │ │ svclt 0x0000ebb4 │ │ │ │ rsbseq r3, r3, r0, lsl #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r7, r4, ror sp │ │ │ │ - rsbeq r6, r8, r4, asr r3 │ │ │ │ - strdeq sl, [r7], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r8, r7, r8, ror sp │ │ │ │ + rsbeq r6, r8, r8, asr r3 │ │ │ │ + strdeq sl, [r7], #-244 @ 0xffffff0c @ │ │ │ │ rsbseq r3, r3, r2, lsl #23 │ │ │ │ - rsbeq r6, r8, r8, lsl r3 │ │ │ │ - strhteq sl, [r7], #-244 @ 0xffffff0c │ │ │ │ - rsbeq r6, r8, r0, ror #12 │ │ │ │ - rsbeq r6, r8, r4, ror #5 │ │ │ │ - rsbeq sl, r7, r0, lsl #31 │ │ │ │ - strdeq r6, [r8], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r6, r8, ip, lsl r3 │ │ │ │ + strhteq sl, [r7], #-248 @ 0xffffff08 │ │ │ │ + rsbeq r6, r8, r4, ror #12 │ │ │ │ + rsbeq r6, r8, r8, ror #5 │ │ │ │ + rsbeq sl, r7, r4, lsl #31 │ │ │ │ + strdeq r6, [r8], #-86 @ 0xffffffaa @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ vqshlu.s64 d20, d0, #6 │ │ │ │ strmi pc, [r4], -sp, asr #29 │ │ │ │ @@ -352404,30 +352404,30 @@ │ │ │ │ adcmi r3, pc, #4194304 @ 0x400000 │ │ │ │ strb sp, [sp, -pc, asr #3]! │ │ │ │ tstcs r0, r2, lsl fp │ │ │ │ @ instruction: 0x46304a12 │ │ │ │ ldrbtmi r4, [sl], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf87ef3ba │ │ │ │ svclt 0x0000e7da │ │ │ │ - mlseq fp, r4, sl, r1 │ │ │ │ - rsbeq r6, r8, sl, ror #11 │ │ │ │ - rsbeq r6, r8, lr, lsl #12 │ │ │ │ - rsbeq r1, fp, lr, asr sl │ │ │ │ - rsbeq r6, r8, ip, lsl #12 │ │ │ │ + mlseq fp, r8, sl, r1 │ │ │ │ + rsbeq r6, r8, lr, ror #11 │ │ │ │ rsbeq r6, r8, r2, lsl r6 │ │ │ │ - mlseq ip, r8, pc, r6 @ │ │ │ │ - strdeq r1, [fp], #-150 @ 0xffffff6a @ │ │ │ │ - mlseq r8, r8, r5, r6 │ │ │ │ - mlseq r8, sl, r5, r6 │ │ │ │ - rsbeq r6, r8, r0, ror r5 │ │ │ │ - rsbeq r6, r8, r6, ror r5 │ │ │ │ - strdeq r6, [ip], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r1, fp, r2, asr r9 │ │ │ │ - rsbeq r6, r8, r0, lsl r5 │ │ │ │ - rsbeq r6, r8, r2, lsl r5 │ │ │ │ + rsbeq r1, fp, r2, ror #20 │ │ │ │ + rsbeq r6, r8, r0, lsl r6 │ │ │ │ + rsbeq r6, r8, r6, lsl r6 │ │ │ │ + mlseq ip, ip, pc, r6 @ │ │ │ │ + strdeq r1, [fp], #-154 @ 0xffffff66 @ │ │ │ │ + mlseq r8, ip, r5, r6 │ │ │ │ + mlseq r8, lr, r5, r6 │ │ │ │ + rsbeq r6, r8, r4, ror r5 │ │ │ │ + rsbeq r6, r8, sl, ror r5 │ │ │ │ + rsbeq r6, ip, r0, lsl #30 │ │ │ │ + rsbeq r1, fp, r6, asr r9 │ │ │ │ + rsbeq r6, r8, r4, lsl r5 │ │ │ │ + rsbeq r6, r8, r6, lsl r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0x46904616 │ │ │ │ ldrmi r4, [r9], r5, ror #20 │ │ │ │ addlt r4, r6, r5, ror #22 │ │ │ │ @@ -352529,30 +352529,30 @@ │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xff8cf3b9 │ │ │ │ @ instruction: 0xd1a12e01 │ │ │ │ @ instruction: 0xf6a6e783 │ │ │ │ svclt 0x0000e9e0 │ │ │ │ rsbseq r3, r3, ip, ror #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r8, r2, ror r0 │ │ │ │ - rsbeq sl, r7, lr, lsl #26 │ │ │ │ + rsbeq r6, r8, r6, ror r0 │ │ │ │ + rsbeq sl, r7, r2, lsl sp │ │ │ │ rsbseq r3, r3, r8, lsr #17 │ │ │ │ - rsbeq r1, fp, r0, ror r8 │ │ │ │ - rsbeq r6, r8, ip, lsr r4 │ │ │ │ - strdeq r5, [r8], #-244 @ 0xffffff0c @ │ │ │ │ - mlseq r7, r0, ip, sl │ │ │ │ - rsbeq r6, r8, r2, lsl #8 │ │ │ │ - ldrdeq r6, [r8], #-54 @ 0xffffffca @ │ │ │ │ - strhteq r5, [r8], #-240 @ 0xffffff10 │ │ │ │ - rsbeq sl, r7, ip, asr #24 │ │ │ │ - rsbeq r5, r8, r4, lsl #31 │ │ │ │ - rsbeq sl, r7, r0, lsr #24 │ │ │ │ - rsbeq r6, r8, ip, ror r3 │ │ │ │ - rsbeq r5, r8, r6, asr pc │ │ │ │ - strdeq sl, [r7], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r1, fp, r4, ror r8 │ │ │ │ + rsbeq r6, r8, r0, asr #8 │ │ │ │ + strdeq r5, [r8], #-248 @ 0xffffff08 @ │ │ │ │ + mlseq r7, r4, ip, sl │ │ │ │ + rsbeq r6, r8, r6, lsl #8 │ │ │ │ + ldrdeq r6, [r8], #-58 @ 0xffffffc6 @ │ │ │ │ + strhteq r5, [r8], #-244 @ 0xffffff0c │ │ │ │ + rsbeq sl, r7, r0, asr ip │ │ │ │ + rsbeq r5, r8, r8, lsl #31 │ │ │ │ + rsbeq sl, r7, r4, lsr #24 │ │ │ │ + rsbeq r6, r8, r0, lsl #7 │ │ │ │ + rsbeq r5, r8, sl, asr pc │ │ │ │ + strdeq sl, [r7], #-182 @ 0xffffff4a @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe7a963c │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ bmi ff97cb70 │ │ │ │ beq ca774c │ │ │ │ @@ -352777,41 +352777,41 @@ │ │ │ │ blx 1ba9136 │ │ │ │ strbt r9, [fp], -r2, lsl #26 │ │ │ │ svc 0x00f2f6a5 │ │ │ │ bl 211ea4 │ │ │ │ ldr r0, [fp], r3, lsl #7 │ │ │ │ ldrshteq r3, [r3], #-96 @ 0xffffffa0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r8, r6, ror lr │ │ │ │ - rsbeq sl, r7, r2, lsl fp │ │ │ │ + rsbeq r5, r8, sl, ror lr │ │ │ │ + rsbeq sl, r7, r6, lsl fp │ │ │ │ rsbseq r3, r3, ip, lsr #13 │ │ │ │ - rsbeq r1, fp, r8, ror #12 │ │ │ │ - rsbeq r8, r7, r2, lsr #13 │ │ │ │ - rsbeq r1, fp, r6, ror #11 │ │ │ │ - strdeq r6, [r8], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r6, r8, r2, asr #4 │ │ │ │ - rsbeq r6, r8, lr, ror #4 │ │ │ │ - rsbeq r6, r8, r0, asr #3 │ │ │ │ + rsbeq r1, fp, ip, ror #12 │ │ │ │ + rsbeq r8, r7, r6, lsr #13 │ │ │ │ + rsbeq r1, fp, sl, ror #11 │ │ │ │ + strdeq r6, [r8], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r6, r8, r6, asr #4 │ │ │ │ + rsbeq r6, r8, r2, ror r2 │ │ │ │ + rsbeq r6, r8, r4, asr #3 │ │ │ │ + rsbeq r6, r8, sl, ror #3 │ │ │ │ + rsbeq r6, r8, ip, asr #3 │ │ │ │ rsbeq r6, r8, r6, ror #3 │ │ │ │ - rsbeq r6, r8, r8, asr #3 │ │ │ │ - rsbeq r6, r8, r2, ror #3 │ │ │ │ - strhteq r6, [r8], #-30 @ 0xffffffe2 │ │ │ │ - rsbeq r5, r8, r6, asr ip │ │ │ │ - strdeq sl, [r7], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r1, fp, lr, ror #8 │ │ │ │ - rsbeq r6, r8, ip, lsr #3 │ │ │ │ - rsbeq r9, fp, r0, asr ip │ │ │ │ - strdeq r5, [r8], #-188 @ 0xffffff44 @ │ │ │ │ - mlseq r7, r8, r8, sl │ │ │ │ - rsbeq r1, fp, r6, lsl #8 │ │ │ │ - strhteq r8, [r7], #-64 @ 0xffffffc0 │ │ │ │ - rsbeq r6, r8, r8, asr #2 │ │ │ │ - rsbeq r9, fp, ip, lsr #23 │ │ │ │ - rsbeq r5, r8, r2, asr fp │ │ │ │ - rsbeq sl, r7, lr, ror #15 │ │ │ │ + rsbeq r6, r8, r2, asr #3 │ │ │ │ + rsbeq r5, r8, sl, asr ip │ │ │ │ + strdeq sl, [r7], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r1, fp, r2, ror r4 │ │ │ │ + strhteq r6, [r8], #-16 │ │ │ │ + rsbeq r9, fp, r4, asr ip │ │ │ │ + rsbeq r5, r8, r0, lsl #24 │ │ │ │ + mlseq r7, ip, r8, sl │ │ │ │ + rsbeq r1, fp, sl, lsl #8 │ │ │ │ + strhteq r8, [r7], #-68 @ 0xffffffbc │ │ │ │ + rsbeq r6, r8, ip, asr #2 │ │ │ │ + strhteq r9, [fp], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r5, r8, r6, asr fp │ │ │ │ + strdeq sl, [r7], #-114 @ 0xffffff8e @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe1a9a48 │ │ │ │ ldclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ svcge 0x000f2650 │ │ │ │ @@ -353216,60 +353216,60 @@ │ │ │ │ svcge 0x0032f47f │ │ │ │ strtmi r9, [r0], -r7, lsl #18 │ │ │ │ blx 11a8c88 │ │ │ │ stmdacs r1, {r1, r2, r9, sl, lr} │ │ │ │ str sp, [sl, -pc, asr #1] │ │ │ │ rsbseq r3, r3, r4, ror #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r8, r8, ror #20 │ │ │ │ - rsbeq sl, r7, r2, lsl #14 │ │ │ │ + rsbeq r5, r8, ip, ror #20 │ │ │ │ + rsbeq sl, r7, r6, lsl #14 │ │ │ │ @ instruction: 0x00733298 │ │ │ │ - rsbeq r1, fp, r2, asr r2 │ │ │ │ - rsbeq r1, fp, r4, lsl #4 │ │ │ │ - rsbeq r5, r8, r0, lsl lr │ │ │ │ - rsbeq r5, r8, ip, asr lr │ │ │ │ - rsbeq r5, r8, r6, lsl #29 │ │ │ │ - ldrdeq r5, [r8], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r5, r8, r4, asr sp │ │ │ │ - rsbeq r5, r8, lr, lsl #28 │ │ │ │ - rsbeq r5, r8, r6, asr #27 │ │ │ │ - rsbeq r8, r7, r2, ror r1 │ │ │ │ - rsbeq r5, r8, ip, ror r8 │ │ │ │ - rsbeq sl, r7, r6, lsl r5 │ │ │ │ - rsbeq r5, r8, ip, asr r8 │ │ │ │ - strdeq sl, [r7], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r5, r8, r8, lsl #27 │ │ │ │ - ldrdeq r5, [r8], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq sl, r7, lr, ror #8 │ │ │ │ - ldrdeq r5, [r8], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r5, r8, ip, lsr #25 │ │ │ │ - rsbeq r0, fp, lr, ror pc │ │ │ │ - strhteq r5, [r8], #-206 @ 0xffffff32 │ │ │ │ - rsbeq r0, fp, ip, lsr #30 │ │ │ │ - rsbeq r5, r8, r8, ror #13 │ │ │ │ - rsbeq sl, r7, r4, lsl #7 │ │ │ │ - strhteq r5, [r8], #-106 @ 0xffffff96 │ │ │ │ - rsbeq sl, r7, r6, asr r3 │ │ │ │ - mlseq r8, lr, r6, r5 │ │ │ │ - rsbeq sl, r7, sl, lsr r3 │ │ │ │ - rsbeq r5, r8, r2, lsl #13 │ │ │ │ - rsbeq sl, r7, lr, lsl r3 │ │ │ │ - rsbeq r5, r8, r6, lsr r6 │ │ │ │ - ldrdeq sl, [r7], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r5, r8, r4, lsl r6 │ │ │ │ - strhteq sl, [r7], #-32 @ 0xffffffe0 │ │ │ │ - strdeq r5, [r8], #-88 @ 0xffffffa8 @ │ │ │ │ - mlseq r7, r4, r2, sl │ │ │ │ - ldrdeq r5, [r8], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq sl, r7, r8, ror r2 │ │ │ │ - rsbeq r7, r7, ip, lsl #29 │ │ │ │ - ldrdeq r0, [fp], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r5, r8, r6, lsl fp │ │ │ │ - rsbeq r5, r8, lr, lsr #21 │ │ │ │ - rsbeq r0, fp, r4, ror #25 │ │ │ │ + rsbeq r1, fp, r6, asr r2 │ │ │ │ + rsbeq r1, fp, r8, lsl #4 │ │ │ │ + rsbeq r5, r8, r4, lsl lr │ │ │ │ + rsbeq r5, r8, r0, ror #28 │ │ │ │ + rsbeq r5, r8, sl, lsl #29 │ │ │ │ + ldrdeq r5, [r8], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r5, r8, r8, asr sp │ │ │ │ + rsbeq r5, r8, r2, lsl lr │ │ │ │ + rsbeq r5, r8, sl, asr #27 │ │ │ │ + rsbeq r8, r7, r6, ror r1 │ │ │ │ + rsbeq r5, r8, r0, lsl #17 │ │ │ │ + rsbeq sl, r7, sl, lsl r5 │ │ │ │ + rsbeq r5, r8, r0, ror #16 │ │ │ │ + strdeq sl, [r7], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r5, r8, ip, lsl #27 │ │ │ │ + ldrdeq r5, [r8], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq sl, r7, r2, ror r4 │ │ │ │ + ldrdeq r5, [r8], #-204 @ 0xffffff34 @ │ │ │ │ + strhteq r5, [r8], #-192 @ 0xffffff40 │ │ │ │ + rsbeq r0, fp, r2, lsl #31 │ │ │ │ + rsbeq r5, r8, r2, asr #25 │ │ │ │ + rsbeq r0, fp, r0, lsr pc │ │ │ │ + rsbeq r5, r8, ip, ror #13 │ │ │ │ + rsbeq sl, r7, r8, lsl #7 │ │ │ │ + strhteq r5, [r8], #-110 @ 0xffffff92 │ │ │ │ + rsbeq sl, r7, sl, asr r3 │ │ │ │ + rsbeq r5, r8, r2, lsr #13 │ │ │ │ + rsbeq sl, r7, lr, lsr r3 │ │ │ │ + rsbeq r5, r8, r6, lsl #13 │ │ │ │ + rsbeq sl, r7, r2, lsr #6 │ │ │ │ + rsbeq r5, r8, sl, lsr r6 │ │ │ │ + ldrdeq sl, [r7], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r5, r8, r8, lsl r6 │ │ │ │ + strhteq sl, [r7], #-36 @ 0xffffffdc │ │ │ │ + strdeq r5, [r8], #-92 @ 0xffffffa4 @ │ │ │ │ + mlseq r7, r8, r2, sl │ │ │ │ + rsbeq r5, r8, r0, ror #11 │ │ │ │ + rsbeq sl, r7, ip, ror r2 │ │ │ │ + mlseq r7, r0, lr, r7 │ │ │ │ + ldrdeq r0, [fp], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r5, r8, sl, lsl fp │ │ │ │ + strhteq r5, [r8], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r0, fp, r8, ror #25 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1a7d698 │ │ │ │ blmi 1a7d6c4 │ │ │ │ @ instruction: 0x4604447a │ │ │ │ @@ -353369,29 +353369,29 @@ │ │ │ │ bmi 6a5f54 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ vsri.32 q2, q13, #7 │ │ │ │ @ instruction: 0xe7ddf8f9 │ │ │ │ bl 1529a68 │ │ │ │ rsbseq r2, r3, r8, asr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq fp, sl, fp, r0 │ │ │ │ - rsbeq r5, r8, r0, lsr #9 │ │ │ │ - rsbeq r5, r8, r2, lsl r3 │ │ │ │ - rsbeq r9, r7, lr, lsr #31 │ │ │ │ + mlseq fp, lr, fp, r0 │ │ │ │ + rsbeq r5, r8, r4, lsr #9 │ │ │ │ + rsbeq r5, r8, r6, lsl r3 │ │ │ │ + strhteq r9, [r7], #-242 @ 0xffffff0e │ │ │ │ rsbseq r2, r3, r6, asr #22 │ │ │ │ - rsbeq r5, r8, ip, lsl #17 │ │ │ │ - strdeq r0, [fp], #-174 @ 0xffffff52 @ │ │ │ │ - strhteq r5, [r8], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r9, r7, ip, asr #30 │ │ │ │ - rsbeq r5, r8, r2, ror #16 │ │ │ │ - rsbeq r5, r8, lr, lsr r8 │ │ │ │ + mlseq r8, r0, r8, r5 │ │ │ │ + rsbeq r0, fp, r2, lsl #22 │ │ │ │ + strhteq r5, [r8], #-36 @ 0xffffffdc │ │ │ │ + rsbeq r9, r7, r0, asr pc │ │ │ │ + rsbeq r5, r8, r6, ror #16 │ │ │ │ rsbeq r5, r8, r2, asr #16 │ │ │ │ - rsbeq r5, r8, sl, ror #15 │ │ │ │ - rsbeq r5, r8, r6, lsl r8 │ │ │ │ - strdeq r5, [r8], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r5, r8, r6, asr #16 │ │ │ │ + rsbeq r5, r8, lr, ror #15 │ │ │ │ + rsbeq r5, r8, sl, lsl r8 │ │ │ │ + strdeq r5, [r8], #-116 @ 0xffffff8c @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fe9fd884 │ │ │ │ blmi fe9fda9c │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -353553,40 +353553,40 @@ │ │ │ │ ldmdami pc, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ ldc2l 6, cr15, [r4, #-684] @ 0xfffffd54 │ │ │ │ ldrb r9, [r3, -r2, lsl #24] │ │ │ │ ldmib lr, {r0, r2, r5, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r2, r3, r0, ror #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r7, r2, asr fp │ │ │ │ - rsbeq r5, r8, r2, asr r7 │ │ │ │ - rsbeq r0, fp, r6, lsr r9 │ │ │ │ - rsbeq r5, r8, r8, lsr r7 │ │ │ │ - rsbeq r5, r8, lr, lsr r7 │ │ │ │ - rsbeq r5, r8, r8, lsr #15 │ │ │ │ - rsbeq r5, r8, lr, ror r7 │ │ │ │ - ldrdeq r5, [r8], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r5, r8, r0, ror #15 │ │ │ │ - rsbeq r5, r8, r8, lsr #13 │ │ │ │ + rsbeq r7, r7, r6, asr fp │ │ │ │ + rsbeq r5, r8, r6, asr r7 │ │ │ │ + rsbeq r0, fp, sl, lsr r9 │ │ │ │ + rsbeq r5, r8, ip, lsr r7 │ │ │ │ + rsbeq r5, r8, r2, asr #14 │ │ │ │ + rsbeq r5, r8, ip, lsr #15 │ │ │ │ + rsbeq r5, r8, r2, lsl #15 │ │ │ │ + ldrdeq r5, [r8], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r5, r8, r4, ror #15 │ │ │ │ + rsbeq r5, r8, ip, lsr #13 │ │ │ │ ldrhteq r2, [r3], #-132 @ 0xffffff7c │ │ │ │ - rsbeq r5, r8, r8, asr #32 │ │ │ │ - rsbeq r9, r7, r4, ror #25 │ │ │ │ - rsbeq r5, r8, ip, lsr #32 │ │ │ │ - rsbeq r9, r7, r8, asr #25 │ │ │ │ - rsbeq r5, r8, r6, lsl #15 │ │ │ │ - strdeq r4, [r8], #-246 @ 0xffffff0a @ │ │ │ │ - mlseq r7, r0, ip, r9 │ │ │ │ - rsbeq r5, r8, r6, lsl r6 │ │ │ │ - rsbeq r4, r8, r6, ror pc │ │ │ │ - rsbeq r9, r7, r2, lsl ip │ │ │ │ - rsbeq r4, r8, r4, asr pc │ │ │ │ - strdeq r9, [r7], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r5, r8, r2, lsr #11 │ │ │ │ - rsbeq r4, r8, sl, lsr #30 │ │ │ │ - rsbeq r9, r7, r6, asr #23 │ │ │ │ + rsbeq r5, r8, ip, asr #32 │ │ │ │ + rsbeq r9, r7, r8, ror #25 │ │ │ │ + rsbeq r5, r8, r0, lsr r0 │ │ │ │ + rsbeq r9, r7, ip, asr #25 │ │ │ │ + rsbeq r5, r8, sl, lsl #15 │ │ │ │ + strdeq r4, [r8], #-250 @ 0xffffff06 @ │ │ │ │ + mlseq r7, r4, ip, r9 │ │ │ │ + rsbeq r5, r8, sl, lsl r6 │ │ │ │ + rsbeq r4, r8, sl, ror pc │ │ │ │ + rsbeq r9, r7, r6, lsl ip │ │ │ │ + rsbeq r4, r8, r8, asr pc │ │ │ │ + strdeq r9, [r7], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r5, r8, r6, lsr #11 │ │ │ │ + rsbeq r4, r8, lr, lsr #30 │ │ │ │ + rsbeq r9, r7, sl, asr #23 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 11bdb8c │ │ │ │ blmi 11bdbb4 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -353651,24 +353651,24 @@ │ │ │ │ strbmi r4, [r9], -pc, lsl #20 │ │ │ │ strbmi r9, [r0], -r5, lsl #22 │ │ │ │ vsri.32 q2, q13, #8 │ │ │ │ strb pc, [r3, r5, asr #29]! @ │ │ │ │ ldmdb sl, {r0, r2, r5, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbteq r2, [r3], #-100 @ 0xffffff9c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r7, r8, asr #16 │ │ │ │ - rsbeq r4, r8, r6, lsr #28 │ │ │ │ - rsbeq r9, r7, r2, asr #21 │ │ │ │ + rsbeq r7, r7, ip, asr #16 │ │ │ │ + rsbeq r4, r8, sl, lsr #28 │ │ │ │ + rsbeq r9, r7, r6, asr #21 │ │ │ │ rsbseq r2, r3, r4, asr r6 │ │ │ │ - rsbeq r4, r8, sl, ror #27 │ │ │ │ - rsbeq r9, r7, r6, lsl #21 │ │ │ │ - rsbeq r5, r8, r8, asr #10 │ │ │ │ - strhteq r4, [r8], #-210 @ 0xffffff2e │ │ │ │ - rsbeq r9, r7, lr, asr #20 │ │ │ │ - rsbeq r5, r8, r4, lsr #10 │ │ │ │ + rsbeq r4, r8, lr, ror #27 │ │ │ │ + rsbeq r9, r7, sl, lsl #21 │ │ │ │ + rsbeq r5, r8, ip, asr #10 │ │ │ │ + strhteq r4, [r8], #-214 @ 0xffffff2a │ │ │ │ + rsbeq r9, r7, r2, asr sl │ │ │ │ + rsbeq r5, r8, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc3674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 18ef3fc │ │ │ │ stcvs 5, cr15, [r2, #692] @ 0x2b4 │ │ │ │ @ instruction: 0x46064b5d │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -353761,27 +353761,27 @@ │ │ │ │ @ instruction: 0xf6ab300c │ │ │ │ ldmdami r1, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ab4478 │ │ │ │ @ instruction: 0xf06ffbb3 │ │ │ │ ldrb r0, [sp, -r8]! │ │ │ │ rsbseq r2, r3, ip, lsl #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, ip, lr, lsl #21 │ │ │ │ - rsbeq r5, ip, r2, ror sl │ │ │ │ - strhteq r5, [r8], #-66 @ 0xffffffbe │ │ │ │ + mlseq ip, r2, sl, r5 │ │ │ │ + rsbeq r5, ip, r6, ror sl │ │ │ │ + strhteq r5, [r8], #-70 @ 0xffffffba │ │ │ │ rsbseq r2, r3, ip, lsl r5 │ │ │ │ - rsbeq r5, r8, r0, asr r4 │ │ │ │ - rsbeq r7, r7, r8, ror r9 │ │ │ │ - rsbeq fp, r7, lr, lsr ip │ │ │ │ - ldrdeq fp, [ip], #-230 @ 0xffffff1a @ │ │ │ │ - strhteq r6, [r8], #-82 @ 0xffffffae │ │ │ │ - rsbeq fp, r7, r2, ror #1 │ │ │ │ - rsbeq r5, r8, ip, lsr #7 │ │ │ │ - rsbeq r4, r8, r6, ror #23 │ │ │ │ - mlseq r8, r8, r3, r5 │ │ │ │ + rsbeq r5, r8, r4, asr r4 │ │ │ │ + rsbeq r7, r7, ip, ror r9 │ │ │ │ + rsbeq fp, r7, r2, asr #24 │ │ │ │ + ldrdeq fp, [ip], #-234 @ 0xffffff16 @ │ │ │ │ + strhteq r6, [r8], #-86 @ 0xffffffaa │ │ │ │ + rsbeq fp, r7, r6, ror #1 │ │ │ │ + strhteq r5, [r8], #-48 @ 0xffffffd0 │ │ │ │ + rsbeq r4, r8, sl, ror #23 │ │ │ │ + mlseq r8, ip, r3, r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fedaa970 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ bmi feb3de88 │ │ │ │ blmi feb3dec4 │ │ │ │ @@ -353949,38 +353949,38 @@ │ │ │ │ ldmdami sp, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx 10aa388 │ │ │ │ strbt r9, [sl], r3, lsl #22 │ │ │ │ cdp 6, 12, cr15, cr6, cr4, {5} │ │ │ │ rsbseq r2, r3, r4, asr #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r8, r6, ror #6 │ │ │ │ - rsbeq r4, r8, r2, lsr #22 │ │ │ │ - strhteq r9, [r7], #-126 @ 0xffffff82 │ │ │ │ + rsbeq r5, r8, sl, ror #6 │ │ │ │ + rsbeq r4, r8, r6, lsr #22 │ │ │ │ + rsbeq r9, r7, r2, asr #15 │ │ │ │ rsbseq r2, r3, r6, asr r3 │ │ │ │ - rsbeq r5, r8, r4, asr #5 │ │ │ │ - strhteq r4, [r8], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r5, r8, r8, asr #5 │ │ │ │ + strhteq r4, [r8], #-166 @ 0xffffff5a │ │ │ │ + strdeq r5, [r8], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r5, r8, r8, lsl r3 │ │ │ │ strdeq r5, [r8], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r5, r8, r4, lsl r3 │ │ │ │ - strdeq r5, [r8], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r4, r8, r0, lsl sl │ │ │ │ - rsbeq r9, r7, ip, lsr #13 │ │ │ │ - rsbeq r4, r8, lr, ror #19 │ │ │ │ - rsbeq r9, r7, sl, lsl #13 │ │ │ │ - strdeq r5, [r8], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r7, r7, ip, lsr #13 │ │ │ │ - mlseq r8, r2, r2, r5 │ │ │ │ - rsbeq r5, r8, lr, lsr #4 │ │ │ │ - rsbeq r4, r8, r4, asr r9 │ │ │ │ - strdeq r9, [r7], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r5, r8, sl, lsl #4 │ │ │ │ - rsbeq r4, r8, r8, lsl r9 │ │ │ │ - strhteq r9, [r7], #-84 @ 0xffffffac │ │ │ │ - strdeq r4, [r8], #-138 @ 0xffffff76 @ │ │ │ │ - mlseq r7, r6, r5, r9 │ │ │ │ + rsbeq r4, r8, r4, lsl sl │ │ │ │ + strhteq r9, [r7], #-96 @ 0xffffffa0 │ │ │ │ + strdeq r4, [r8], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq r9, r7, lr, lsl #13 │ │ │ │ + strdeq r5, [r8], #-26 @ 0xffffffe6 @ │ │ │ │ + strhteq r7, [r7], #-96 @ 0xffffffa0 │ │ │ │ + mlseq r8, r6, r2, r5 │ │ │ │ + rsbeq r5, r8, r2, lsr r2 │ │ │ │ + rsbeq r4, r8, r8, asr r9 │ │ │ │ + strdeq r9, [r7], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r5, r8, lr, lsl #4 │ │ │ │ + rsbeq r4, r8, ip, lsl r9 │ │ │ │ + strhteq r9, [r7], #-88 @ 0xffffffa8 │ │ │ │ + strdeq r4, [r8], #-142 @ 0xffffff72 @ │ │ │ │ + mlseq r7, sl, r5, r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fefaac8c │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ bmi 1ebe1a4 │ │ │ │ blmi 1ebe1e0 │ │ │ │ @@ -354098,31 +354098,31 @@ │ │ │ │ ldrsbcc pc, [r4], #139 @ 0x8b @ │ │ │ │ strls r4, [r0], #-1146 @ 0xfffffb86 │ │ │ │ blx 13a9a12 │ │ │ │ @ instruction: 0xf6a4e73e │ │ │ │ svclt 0x0000ed9e │ │ │ │ rsbseq r2, r3, r8, lsr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r8, sl, asr #32 │ │ │ │ - rsbeq r4, r8, r8, lsl #16 │ │ │ │ - rsbeq r9, r7, r4, lsr #9 │ │ │ │ + rsbeq r5, r8, lr, asr #32 │ │ │ │ + rsbeq r4, r8, ip, lsl #16 │ │ │ │ + rsbeq r9, r7, r8, lsr #9 │ │ │ │ rsbseq r2, r3, ip, lsr r0 │ │ │ │ - rsbeq r5, r8, sl, lsl #2 │ │ │ │ - rsbeq r5, r8, r2, asr #32 │ │ │ │ - rsbeq r5, r8, r0, lsr #32 │ │ │ │ - rsbeq r4, r8, r0, asr #14 │ │ │ │ - ldrdeq r9, [r7], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r4, r8, r2, lsr #14 │ │ │ │ - strhteq r9, [r7], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq r4, r8, sl, lsr #30 │ │ │ │ - ldrdeq r7, [r7], #-62 @ 0xffffffc2 @ │ │ │ │ - mlseq r8, sl, pc, r4 @ │ │ │ │ - rsbeq r4, r8, r0, asr #13 │ │ │ │ - rsbeq r9, r7, ip, asr r3 │ │ │ │ - rsbeq r5, r8, r4, lsl r0 │ │ │ │ + rsbeq r5, r8, lr, lsl #2 │ │ │ │ + rsbeq r5, r8, r6, asr #32 │ │ │ │ + rsbeq r5, r8, r4, lsr #32 │ │ │ │ + rsbeq r4, r8, r4, asr #14 │ │ │ │ + rsbeq r9, r7, r0, ror #7 │ │ │ │ + rsbeq r4, r8, r6, lsr #14 │ │ │ │ + rsbeq r9, r7, r2, asr #7 │ │ │ │ + rsbeq r4, r8, lr, lsr #30 │ │ │ │ + rsbeq r7, r7, r2, ror #7 │ │ │ │ + mlseq r8, lr, pc, r4 @ │ │ │ │ + rsbeq r4, r8, r4, asr #13 │ │ │ │ + rsbeq r9, r7, r0, ror #6 │ │ │ │ + rsbeq r5, r8, r8, lsl r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 228044 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq febaaec8 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ bmi 1c3e3e0 │ │ │ │ @@ -354231,27 +354231,27 @@ │ │ │ │ bleq 1a8370 │ │ │ │ stc 4, cr4, [sp, #488] @ 0x1e8 │ │ │ │ vtbl.8 d7, {d8-d11}, d2 │ │ │ │ @ instruction: 0xe762fa3d │ │ │ │ ldc 6, cr15, [r2], {164} @ 0xa4 │ │ │ │ rsbseq r1, r3, ip, ror #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r4, [r8], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r4, r8, sl, lsr #11 │ │ │ │ - rsbeq r9, r7, r6, asr #4 │ │ │ │ + ldrdeq r4, [r8], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r4, r8, lr, lsr #11 │ │ │ │ + rsbeq r9, r7, sl, asr #4 │ │ │ │ ldrsbteq r1, [r3], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r4, r8, r4, lsl pc │ │ │ │ - rsbeq r4, r8, lr, asr #10 │ │ │ │ - rsbeq r9, r7, sl, ror #3 │ │ │ │ - rsbeq r4, r8, ip, lsr #30 │ │ │ │ - ldrdeq r4, [r8], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r9, r7, r8, ror r1 │ │ │ │ - rsbeq r4, r8, r8, ror sp │ │ │ │ - rsbeq r4, r8, r4, lsl #30 │ │ │ │ - mlseq r8, r0, lr, r4 │ │ │ │ + rsbeq r4, r8, r8, lsl pc │ │ │ │ + rsbeq r4, r8, r2, asr r5 │ │ │ │ + rsbeq r9, r7, lr, ror #3 │ │ │ │ + rsbeq r4, r8, r0, lsr pc │ │ │ │ + rsbeq r4, r8, r0, ror #9 │ │ │ │ + rsbeq r9, r7, ip, ror r1 │ │ │ │ + rsbeq r4, r8, ip, ror sp │ │ │ │ + rsbeq r4, r8, r8, lsl #30 │ │ │ │ + mlseq r8, r4, lr, r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc3f90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r7], #-832 @ 0xfffffcc0 │ │ │ │ addlt r4, r7, sp, lsl #12 │ │ │ │ ldrbtmi r4, [ip], #-1543 @ 0xfffff9f9 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @@ -354303,25 +354303,25 @@ │ │ │ │ vadd.i8 d20, d1, d15 │ │ │ │ ldrbtmi r4, [r8], #-431 @ 0xfffffe51 │ │ │ │ @ instruction: 0xf6aa300c │ │ │ │ stmdami sp, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff72f6aa │ │ │ │ svclt 0x0000e7bb │ │ │ │ - rsbeq r4, r8, r6, lsr #29 │ │ │ │ + rsbeq r4, r8, sl, lsr #29 │ │ │ │ @ instruction: 0xffffd6e9 │ │ │ │ - mlseq r8, sl, lr, r4 │ │ │ │ - rsbeq r4, r8, ip, ror #7 │ │ │ │ - rsbeq r9, r7, r8, lsl #1 │ │ │ │ - strhteq r4, [r8], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq r4, r8, ip, asr lr │ │ │ │ - mlseq r8, r2, r3, r4 │ │ │ │ - rsbeq r9, r7, lr, lsr #32 │ │ │ │ - rsbeq r4, r8, r6, ror #6 │ │ │ │ - rsbeq r9, r7, r2 │ │ │ │ + mlseq r8, lr, lr, r4 │ │ │ │ + strdeq r4, [r8], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r9, r7, ip, lsl #1 │ │ │ │ + strhteq r4, [r8], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq r4, r8, r0, ror #28 │ │ │ │ + mlseq r8, r6, r3, r4 │ │ │ │ + rsbeq r9, r7, r2, lsr r0 │ │ │ │ + rsbeq r4, r8, sl, ror #6 │ │ │ │ + rsbeq r9, r7, r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fea3e70c │ │ │ │ blmi fea3e918 │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -354484,39 +354484,39 @@ │ │ │ │ ldmdami lr, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 6, 0, cr15, cr14, cr10, {5} │ │ │ │ @ instruction: 0xf6a4e6d8 │ │ │ │ svclt 0x0000ea9a │ │ │ │ rsbseq r1, r3, r8, asr fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r7, sl, asr #25 │ │ │ │ + rsbeq r6, r7, lr, asr #25 │ │ │ │ rsbseq r1, r3, r0, lsr #22 │ │ │ │ - rsbeq r4, r8, ip, lsr #5 │ │ │ │ - rsbeq r8, r7, r8, asr #30 │ │ │ │ - rsbeq r4, r8, r2, lsl #5 │ │ │ │ - rsbeq r8, r7, lr, lsl pc │ │ │ │ - rsbeq r4, r8, r0, lsl #17 │ │ │ │ - strdeq r4, [r8], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r4, r8, r6, lsl sp │ │ │ │ - rsbeq r4, r8, r4, lsr r9 │ │ │ │ - rsbeq r4, r8, r2, ror #25 │ │ │ │ - rsbeq r4, r8, r6, ror #24 │ │ │ │ - rsbeq r4, r8, ip, lsr #17 │ │ │ │ - rsbeq r4, r8, sl, lsl #25 │ │ │ │ - ldrdeq r4, [r8], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r4, r8, r2, lsl #15 │ │ │ │ - rsbeq r4, r8, r8, asr ip │ │ │ │ - rsbeq r4, r8, r2, lsl #2 │ │ │ │ - mlseq r7, ip, sp, r8 │ │ │ │ - rsbeq r4, r8, ip, ror #24 │ │ │ │ - rsbeq r4, r8, r4, lsl #25 │ │ │ │ - strhteq r4, [r8], #-12 │ │ │ │ - rsbeq r8, r7, r8, asr sp │ │ │ │ - mlseq r8, lr, r0, r4 │ │ │ │ - rsbeq r8, r7, sl, lsr sp │ │ │ │ + strhteq r4, [r8], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq r8, r7, ip, asr #30 │ │ │ │ + rsbeq r4, r8, r6, lsl #5 │ │ │ │ + rsbeq r8, r7, r2, lsr #30 │ │ │ │ + rsbeq r4, r8, r4, lsl #17 │ │ │ │ + strdeq r4, [r8], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r4, r8, sl, lsl sp │ │ │ │ + rsbeq r4, r8, r8, lsr r9 │ │ │ │ + rsbeq r4, r8, r6, ror #25 │ │ │ │ + rsbeq r4, r8, sl, ror #24 │ │ │ │ + strhteq r4, [r8], #-128 @ 0xffffff80 │ │ │ │ + rsbeq r4, r8, lr, lsl #25 │ │ │ │ + ldrdeq r4, [r8], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r4, r8, r6, lsl #15 │ │ │ │ + rsbeq r4, r8, ip, asr ip │ │ │ │ + rsbeq r4, r8, r6, lsl #2 │ │ │ │ + rsbeq r8, r7, r0, lsr #27 │ │ │ │ + rsbeq r4, r8, r0, ror ip │ │ │ │ + rsbeq r4, r8, r8, lsl #25 │ │ │ │ + rsbeq r4, r8, r0, asr #1 │ │ │ │ + rsbeq r8, r7, ip, asr sp │ │ │ │ + rsbeq r4, r8, r2, lsr #1 │ │ │ │ + rsbeq r8, r7, lr, lsr sp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 107ea14 │ │ │ │ blmi 107ea3c │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -354576,24 +354576,24 @@ │ │ │ │ ldrb r9, [r5, r3, lsl #24] │ │ │ │ ldrtmi r4, [r8], -lr, lsl #20 │ │ │ │ vsri.32 q2, q13, #9 │ │ │ │ strb pc, [r2, fp, lsl #31] @ │ │ │ │ stmib r0!, {r2, r5, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r1, r3, ip, asr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, sl, ip, lsl r8 @ │ │ │ │ - strhteq r6, [r7], #-146 @ 0xffffff6e │ │ │ │ - rsbeq r4, r8, lr, ror fp │ │ │ │ - rsbeq pc, sl, r0, asr #15 │ │ │ │ + rsbeq pc, sl, r0, lsr #16 │ │ │ │ + strhteq r6, [r7], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r4, r8, r2, lsl #23 │ │ │ │ + rsbeq pc, sl, r4, asr #15 │ │ │ │ rsbseq r1, r3, r0, asr #15 │ │ │ │ - rsbeq r3, r8, r6, asr pc │ │ │ │ - strdeq r8, [r7], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r3, r8, sl, lsr pc │ │ │ │ - ldrdeq r8, [r7], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r4, r8, r4, ror #22 │ │ │ │ + rsbeq r3, r8, sl, asr pc │ │ │ │ + strdeq r8, [r7], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r3, r8, lr, lsr pc │ │ │ │ + ldrdeq r8, [r7], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r4, r8, r8, ror #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1afeb48 │ │ │ │ blmi 1afeb74 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -354695,31 +354695,31 @@ │ │ │ │ mcr2 3, 5, pc, cr2, cr7, {5} @ │ │ │ │ vsub.i32 d25, d2, d5 │ │ │ │ @ instruction: 0x4628f831 │ │ │ │ @ instruction: 0xf8e8f2a6 │ │ │ │ svclt 0x0000e7bc │ │ │ │ rsbseq r1, r3, r8, lsl r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, sl, r8, ror #13 │ │ │ │ - rsbeq r6, r7, lr, ror r8 │ │ │ │ - rsbeq pc, ip, r4, asr r5 @ │ │ │ │ - rsbeq r4, r8, r8, asr #21 │ │ │ │ - rsbeq r3, r8, r4, lsr lr │ │ │ │ - ldrdeq r8, [r7], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq pc, sl, ip, ror #13 │ │ │ │ + rsbeq r6, r7, r2, lsl #17 │ │ │ │ + rsbeq pc, ip, r8, asr r5 @ │ │ │ │ + rsbeq r4, r8, ip, asr #21 │ │ │ │ + rsbeq r3, r8, r8, lsr lr │ │ │ │ + ldrdeq r8, [r7], #-164 @ 0xffffff5c @ │ │ │ │ rsbseq r1, r3, ip, asr r6 │ │ │ │ - strdeq r3, [r8], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r8, r7, lr, lsl #21 │ │ │ │ - rsbeq r4, r8, r8, ror sl │ │ │ │ - rsbeq pc, sl, lr, ror #11 │ │ │ │ - rsbeq r3, r8, r2, lsr #27 │ │ │ │ - rsbeq r8, r7, lr, lsr sl │ │ │ │ - rsbeq r3, r8, r4, lsl #27 │ │ │ │ - rsbeq r8, r7, r0, lsr #20 │ │ │ │ - ldrdeq r4, [r8], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r6, r7, sl, lsr r7 │ │ │ │ + strdeq r3, [r8], #-214 @ 0xffffff2a @ │ │ │ │ + mlseq r7, r2, sl, r8 │ │ │ │ + rsbeq r4, r8, ip, ror sl │ │ │ │ + strdeq pc, [sl], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r3, r8, r6, lsr #27 │ │ │ │ + rsbeq r8, r7, r2, asr #20 │ │ │ │ + rsbeq r3, r8, r8, lsl #27 │ │ │ │ + rsbeq r8, r7, r4, lsr #20 │ │ │ │ + rsbeq r4, r8, r0, ror #19 │ │ │ │ + rsbeq r6, r7, lr, lsr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 173ed40 │ │ │ │ blmi 173ef50 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -354806,28 +354806,28 @@ │ │ │ │ blls 2bee3c >::_M_default_append(unsigned int)@@Base+0x3c2a8> │ │ │ │ ldrbtmi r4, [sl], #-1592 @ 0xfffff9c8 │ │ │ │ stc2l 3, cr15, [r0, #732] @ 0x2dc │ │ │ │ vsubhn.i64 d4, q3, q12 │ │ │ │ str pc, [r1, r9, lsl #16]! │ │ │ │ rsbseq r1, r3, r0, lsr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq pc, [sl], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r6, r7, r2, lsl #13 │ │ │ │ - rsbeq pc, ip, sl, asr r3 @ │ │ │ │ - rsbeq r4, r8, ip, lsr #18 │ │ │ │ - rsbeq pc, sl, r6, ror #8 │ │ │ │ + strdeq pc, [sl], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r6, r7, r6, lsl #13 │ │ │ │ + rsbeq pc, ip, lr, asr r3 @ │ │ │ │ + rsbeq r4, r8, r0, lsr r9 │ │ │ │ + rsbeq pc, sl, sl, ror #8 │ │ │ │ rsbseq r1, r3, r2, ror #8 │ │ │ │ - strdeq r3, [r8], #-184 @ 0xffffff48 @ │ │ │ │ - mlseq r7, r4, r8, r8 │ │ │ │ - ldrdeq r3, [r8], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r8, r7, r8, ror r8 │ │ │ │ - strhteq r3, [r8], #-190 @ 0xffffff42 │ │ │ │ - rsbeq r8, r7, sl, asr r8 │ │ │ │ - rsbeq r4, r8, lr, ror #16 │ │ │ │ - rsbeq r6, r7, r6, ror r5 │ │ │ │ + strdeq r3, [r8], #-188 @ 0xffffff44 @ │ │ │ │ + mlseq r7, r8, r8, r8 │ │ │ │ + rsbeq r3, r8, r0, ror #23 │ │ │ │ + rsbeq r8, r7, ip, ror r8 │ │ │ │ + rsbeq r3, r8, r2, asr #23 │ │ │ │ + rsbeq r8, r7, lr, asr r8 │ │ │ │ + rsbeq r4, r8, r2, ror r8 │ │ │ │ + rsbeq r6, r7, sl, ror r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1d3eef0 │ │ │ │ blmi 1d3f100 │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -354938,33 +354938,33 @@ │ │ │ │ ldrtmi r9, [r8], -r4, lsl #22 │ │ │ │ vsri.32 q2, q13, #9 │ │ │ │ @ instruction: 0x4628fcb9 │ │ │ │ @ instruction: 0xff02f2a5 │ │ │ │ svclt 0x0000e79f │ │ │ │ rsbseq r1, r3, r0, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, sl, r0, asr #6 │ │ │ │ - ldrdeq r6, [r7], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq pc, ip, r8, lsr #3 │ │ │ │ - rsbeq r4, r8, r8, asr #15 │ │ │ │ - mlseq r8, sl, sl, r3 │ │ │ │ - rsbeq r8, r7, r6, lsr r7 │ │ │ │ + rsbeq pc, sl, r4, asr #6 │ │ │ │ + ldrdeq r6, [r7], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq pc, ip, ip, lsr #3 │ │ │ │ + rsbeq r4, r8, ip, asr #15 │ │ │ │ + mlseq r8, lr, sl, r3 │ │ │ │ + rsbeq r8, r7, sl, lsr r7 │ │ │ │ rsbseq r1, r3, r0, asr #5 │ │ │ │ - rsbeq r3, r8, r6, asr sl │ │ │ │ - strdeq r8, [r7], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r4, r8, r2, ror #14 │ │ │ │ - rsbeq pc, sl, ip, asr r2 @ │ │ │ │ - rsbeq r3, r8, lr, lsl #20 │ │ │ │ - rsbeq r8, r7, sl, lsr #13 │ │ │ │ - rsbeq r3, r8, r6, lsl #28 │ │ │ │ - rsbeq r3, r8, r8, asr #19 │ │ │ │ - rsbeq r8, r7, r4, ror #12 │ │ │ │ - rsbeq r3, r8, r4, lsr #19 │ │ │ │ - rsbeq r8, r7, r0, asr #12 │ │ │ │ - rsbeq r6, r7, r8, ror #6 │ │ │ │ + rsbeq r3, r8, sl, asr sl │ │ │ │ + strdeq r8, [r7], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r4, r8, r6, ror #14 │ │ │ │ + rsbeq pc, sl, r0, ror #4 │ │ │ │ + rsbeq r3, r8, r2, lsl sl │ │ │ │ + rsbeq r8, r7, lr, lsr #13 │ │ │ │ + rsbeq r3, r8, sl, lsl #28 │ │ │ │ + rsbeq r3, r8, ip, asr #19 │ │ │ │ + rsbeq r8, r7, r8, ror #12 │ │ │ │ + rsbeq r3, r8, r8, lsr #19 │ │ │ │ + rsbeq r8, r7, r4, asr #12 │ │ │ │ + rsbeq r6, r7, ip, ror #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fe87f114 │ │ │ │ blmi fe87f324 │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -355120,39 +355120,39 @@ │ │ │ │ strbmi r9, [r8], -r4, lsl #22 │ │ │ │ vsri.32 q2, q13, #9 │ │ │ │ strtmi pc, [r8], -sp, asr #22 │ │ │ │ ldc2 2, cr15, [r6, #660] @ 0x294 │ │ │ │ svclt 0x0000e758 │ │ │ │ rsbseq r1, r3, ip, asr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, sl, ip, lsl r1 @ │ │ │ │ - rsbeq r6, r7, lr, lsr #5 │ │ │ │ - rsbeq lr, ip, r6, lsl #31 │ │ │ │ - rsbeq r4, r8, r0, lsr #11 │ │ │ │ - rsbeq r3, r8, r0, ror r8 │ │ │ │ - rsbeq r8, r7, ip, lsl #10 │ │ │ │ + rsbeq pc, sl, r0, lsr #2 │ │ │ │ + strhteq r6, [r7], #-34 @ 0xffffffde │ │ │ │ + rsbeq lr, ip, sl, lsl #31 │ │ │ │ + rsbeq r4, r8, r4, lsr #11 │ │ │ │ + rsbeq r3, r8, r4, ror r8 │ │ │ │ + rsbeq r8, r7, r0, lsl r5 │ │ │ │ @ instruction: 0x00731096 │ │ │ │ - rsbeq r3, r8, sl, lsr #16 │ │ │ │ - rsbeq r8, r7, r6, asr #9 │ │ │ │ - rsbeq r4, r8, r8, ror r5 │ │ │ │ - rsbeq pc, sl, r2, lsl r0 @ │ │ │ │ - rsbeq r3, r8, r4, asr #15 │ │ │ │ - rsbeq r8, r7, r0, ror #8 │ │ │ │ - mlseq r8, r4, r7, r3 │ │ │ │ - rsbeq r8, r7, r0, lsr r4 │ │ │ │ - rsbeq r3, r8, r6, lsl #23 │ │ │ │ - rsbeq r3, r8, ip, asr #14 │ │ │ │ - rsbeq r8, r7, r8, ror #7 │ │ │ │ - rsbeq r3, r8, r8, lsr #14 │ │ │ │ - rsbeq r8, r7, r4, asr #7 │ │ │ │ - rsbeq r4, r8, ip, lsr #8 │ │ │ │ - rsbeq r3, r8, sl, ror #13 │ │ │ │ - rsbeq r8, r7, r6, lsl #7 │ │ │ │ - rsbeq r4, r8, r8, lsl r4 │ │ │ │ - mlseq r7, r0, r0, r6 │ │ │ │ + rsbeq r3, r8, lr, lsr #16 │ │ │ │ + rsbeq r8, r7, sl, asr #9 │ │ │ │ + rsbeq r4, r8, ip, ror r5 │ │ │ │ + rsbeq pc, sl, r6, lsl r0 @ │ │ │ │ + rsbeq r3, r8, r8, asr #15 │ │ │ │ + rsbeq r8, r7, r4, ror #8 │ │ │ │ + mlseq r8, r8, r7, r3 │ │ │ │ + rsbeq r8, r7, r4, lsr r4 │ │ │ │ + rsbeq r3, r8, sl, lsl #23 │ │ │ │ + rsbeq r3, r8, r0, asr r7 │ │ │ │ + rsbeq r8, r7, ip, ror #7 │ │ │ │ + rsbeq r3, r8, ip, lsr #14 │ │ │ │ + rsbeq r8, r7, r8, asr #7 │ │ │ │ + rsbeq r4, r8, r0, lsr r4 │ │ │ │ + rsbeq r3, r8, lr, ror #13 │ │ │ │ + rsbeq r8, r7, sl, lsl #7 │ │ │ │ + rsbeq r4, r8, ip, lsl r4 │ │ │ │ + mlseq r7, r4, r0, r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 153f404 │ │ │ │ blmi 153f42c │ │ │ │ @ instruction: 0x4604447a │ │ │ │ @@ -355231,29 +355231,29 @@ │ │ │ │ blls 2bf5e0 >::_M_default_append(unsigned int)@@Base+0x3ca4c> │ │ │ │ ldrbtmi r4, [sl], #-1568 @ 0xfffff9e0 │ │ │ │ blx 1d2abc0 │ │ │ │ @ instruction: 0xf6a3e7e5 │ │ │ │ svclt 0x0000ecc4 │ │ │ │ rsbseq r0, r3, ip, asr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, sl, lr, lsr #28 │ │ │ │ - strhteq r4, [r8], #-50 @ 0xffffffce │ │ │ │ + rsbeq lr, sl, r2, lsr lr │ │ │ │ + strhteq r4, [r8], #-54 @ 0xffffffca │ │ │ │ rsbseq r0, r3, sl, lsl lr │ │ │ │ - rsbeq r5, r7, ip, ror pc │ │ │ │ - rsbeq r3, r8, r0, ror #10 │ │ │ │ - strdeq r8, [r7], #-28 @ 0xffffffe4 @ │ │ │ │ - ldrdeq r4, [r8], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r3, r8, ip, lsr r5 │ │ │ │ - ldrdeq r8, [r7], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r4, r8, ip, lsr #6 │ │ │ │ - rsbeq r4, r8, r4, ror r3 │ │ │ │ - rsbeq lr, sl, r4, asr #26 │ │ │ │ - rsbeq r3, r8, r4, lsl #10 │ │ │ │ - rsbeq r8, r7, r0, lsr #3 │ │ │ │ - rsbeq r4, r8, r2, lsr #6 │ │ │ │ + rsbeq r5, r7, r0, lsl #31 │ │ │ │ + rsbeq r3, r8, r4, ror #10 │ │ │ │ + rsbeq r8, r7, r0, lsl #4 │ │ │ │ + rsbeq r4, r8, r0, ror #5 │ │ │ │ + rsbeq r3, r8, r0, asr #10 │ │ │ │ + ldrdeq r8, [r7], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r4, r8, r0, lsr r3 │ │ │ │ + rsbeq r4, r8, r8, ror r3 │ │ │ │ + rsbeq lr, sl, r8, asr #26 │ │ │ │ + rsbeq r3, r8, r8, lsl #10 │ │ │ │ + rsbeq r8, r7, r4, lsr #3 │ │ │ │ + rsbeq r4, r8, r6, lsr #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 13ff598 │ │ │ │ blmi 13ff5c0 │ │ │ │ @ instruction: 0x4604447a │ │ │ │ @@ -355327,28 +355327,28 @@ │ │ │ │ @ instruction: 0x46414a13 │ │ │ │ strtmi r9, [r0], -r5, lsl #22 │ │ │ │ vsri.32 q2, q13, #9 │ │ │ │ strb pc, [lr, sp, lsr #19] @ │ │ │ │ stc 6, cr15, [r2], {163} @ 0xa3 │ │ │ │ rsbseq r0, r3, r8, asr #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq sl, sl, ip, lr │ │ │ │ - rsbeq r4, r8, r2, lsl r3 │ │ │ │ + mlseq sl, lr, ip, lr │ │ │ │ + rsbeq r4, r8, r6, lsl r3 │ │ │ │ rsbseq r0, r3, r6, lsl #25 │ │ │ │ - strdeq r5, [r7], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r3, r8, r8, ror #7 │ │ │ │ - rsbeq r8, r7, r4, lsl #1 │ │ │ │ - rsbeq r4, r8, r8, asr r2 │ │ │ │ - rsbeq r4, r8, r0, asr #5 │ │ │ │ - strdeq lr, [sl], #-176 @ 0xffffff50 @ │ │ │ │ - strhteq r3, [r8], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq r8, r7, ip, asr #32 │ │ │ │ - rsbeq r3, r8, r2, lsl #7 │ │ │ │ - rsbeq r8, r7, lr, lsl r0 │ │ │ │ - rsbeq r4, r8, r0, lsr #3 │ │ │ │ + strdeq r5, [r7], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r3, r8, ip, ror #7 │ │ │ │ + rsbeq r8, r7, r8, lsl #1 │ │ │ │ + rsbeq r4, r8, ip, asr r2 │ │ │ │ + rsbeq r4, r8, r4, asr #5 │ │ │ │ + strdeq lr, [sl], #-180 @ 0xffffff4c @ │ │ │ │ + strhteq r3, [r8], #-52 @ 0xffffffcc │ │ │ │ + rsbeq r8, r7, r0, asr r0 │ │ │ │ + rsbeq r3, r8, r6, lsl #7 │ │ │ │ + rsbeq r8, r7, r2, lsr #32 │ │ │ │ + rsbeq r4, r8, r4, lsr #3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fedac1ec │ │ │ │ bmi ffdbf908 │ │ │ │ blmi ffdbf734 │ │ │ │ @ instruction: 0xf5ad447a │ │ │ │ @@ -355590,54 +355590,54 @@ │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ stc2l 6, cr15, [ip, #-676]! @ 0xfffffd5c │ │ │ │ strb r9, [lr], -r7, lsl #22 │ │ │ │ ldmib r6!, {r0, r1, r5, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r0, r3, ip, asr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, r3, lr, ror #21 │ │ │ │ - ldrdeq r4, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r4, r8, r2, ror #3 │ │ │ │ @ instruction: 0xffffc53b │ │ │ │ - rsbeq r3, r8, r8, lsr r2 │ │ │ │ - ldrdeq r7, [r7], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r4, r8, ip, lsr #2 │ │ │ │ - rsbeq r4, r8, r4, lsl r1 │ │ │ │ + rsbeq r3, r8, ip, lsr r2 │ │ │ │ + ldrdeq r7, [r7], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r4, r8, r0, lsr r1 │ │ │ │ + rsbeq r4, r8, r8, lsl r1 │ │ │ │ @ instruction: 0xffffe469 │ │ │ │ strdeq r5, [r0], -r9 │ │ │ │ - mlseq r8, lr, r1, r3 │ │ │ │ - rsbeq r7, r7, sl, lsr lr │ │ │ │ - rsbeq r3, r8, r0, lsl #3 │ │ │ │ - rsbeq r7, r7, ip, lsl lr │ │ │ │ - rsbeq r3, r8, r2, ror #2 │ │ │ │ - strdeq r7, [r7], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r3, r8, r6, lsr r1 │ │ │ │ - ldrdeq r7, [r7], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r3, r8, sl, lsl r1 │ │ │ │ - rsbeq r4, r8, r8, asr r0 │ │ │ │ + rsbeq r3, r8, r2, lsr #3 │ │ │ │ + rsbeq r7, r7, lr, lsr lr │ │ │ │ + rsbeq r3, r8, r4, lsl #3 │ │ │ │ + rsbeq r7, r7, r0, lsr #28 │ │ │ │ + rsbeq r3, r8, r6, ror #2 │ │ │ │ + rsbeq r7, r7, r2, lsl #28 │ │ │ │ + rsbeq r3, r8, sl, lsr r1 │ │ │ │ + ldrdeq r7, [r7], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r3, r8, lr, lsl r1 │ │ │ │ + rsbeq r4, r8, ip, asr r0 │ │ │ │ @ instruction: 0xffffe39b │ │ │ │ andeq r5, r0, fp, lsr #12 │ │ │ │ - ldrdeq r3, [r8], #-2 @ │ │ │ │ - rsbeq r7, r7, lr, ror #26 │ │ │ │ - rsbeq r3, r8, r6, lsr #1 │ │ │ │ - rsbeq r7, r7, r2, asr #26 │ │ │ │ - strhteq r3, [r8], #-250 @ 0xffffff06 │ │ │ │ + ldrdeq r3, [r8], #-6 @ │ │ │ │ + rsbeq r7, r7, r2, ror sp │ │ │ │ + rsbeq r3, r8, sl, lsr #1 │ │ │ │ + rsbeq r7, r7, r6, asr #26 │ │ │ │ + strhteq r3, [r8], #-254 @ 0xffffff02 │ │ │ │ @ instruction: 0xffffc343 │ │ │ │ - rsbeq r3, r8, r2, asr r0 │ │ │ │ - rsbeq r7, r7, lr, ror #25 │ │ │ │ - rsbeq r3, r8, r6, lsr #32 │ │ │ │ - rsbeq r7, r7, r2, asr #25 │ │ │ │ - strdeq r2, [r8], #-250 @ 0xffffff06 @ │ │ │ │ - mlseq r7, r6, ip, r7 │ │ │ │ - rsbeq r2, r8, lr, asr #31 │ │ │ │ - rsbeq r7, r7, sl, ror #24 │ │ │ │ - strhteq r2, [r8], #-242 @ 0xffffff0e │ │ │ │ - strdeq r3, [r8], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r2, r8, r6, lsl #31 │ │ │ │ - rsbeq r7, r7, r2, lsr #24 │ │ │ │ - rsbeq r2, r8, sl, asr pc │ │ │ │ - strdeq r7, [r7], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r3, r8, r6, asr r0 │ │ │ │ + strdeq r7, [r7], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r3, r8, sl, lsr #32 │ │ │ │ + rsbeq r7, r7, r6, asr #25 │ │ │ │ + strdeq r2, [r8], #-254 @ 0xffffff02 @ │ │ │ │ + mlseq r7, sl, ip, r7 │ │ │ │ + ldrdeq r2, [r8], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r7, r7, lr, ror #24 │ │ │ │ + strhteq r2, [r8], #-246 @ 0xffffff0a │ │ │ │ + strdeq r3, [r8], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r2, r8, sl, lsl #31 │ │ │ │ + rsbeq r7, r7, r6, lsr #24 │ │ │ │ + rsbeq r2, r8, lr, asr pc │ │ │ │ + strdeq r7, [r7], #-186 @ 0xffffff46 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fedac670 │ │ │ │ bmi ffdbfd8c │ │ │ │ blmi ffdbfbb8 │ │ │ │ @ instruction: 0xf5ad447a │ │ │ │ @@ -355879,54 +355879,54 @@ │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ blx c2c1a6 │ │ │ │ strb r9, [lr], -r7, lsl #22 │ │ │ │ svc 0x00b4f6a2 │ │ │ │ rsbseq r0, r3, r8, asr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, r3, sl, ror #12 │ │ │ │ - rsbeq r3, r8, sl, asr sp │ │ │ │ + rsbeq r3, r8, lr, asr sp │ │ │ │ @ instruction: 0xffffc0b7 │ │ │ │ - strhteq r2, [r8], #-212 @ 0xffffff2c │ │ │ │ - rsbeq r7, r7, r0, asr sl │ │ │ │ - rsbeq r3, r8, r8, lsr #25 │ │ │ │ - mlseq r8, r0, ip, r3 │ │ │ │ + strhteq r2, [r8], #-216 @ 0xffffff28 │ │ │ │ + rsbeq r7, r7, r4, asr sl │ │ │ │ + rsbeq r3, r8, ip, lsr #25 │ │ │ │ + mlseq r8, r4, ip, r3 │ │ │ │ andeq r3, r0, r9, lsl #23 │ │ │ │ andeq r5, r0, r9, asr r0 │ │ │ │ - rsbeq r2, r8, sl, lsl sp │ │ │ │ - strhteq r7, [r7], #-150 @ 0xffffff6a │ │ │ │ - strdeq r2, [r8], #-204 @ 0xffffff34 @ │ │ │ │ - mlseq r7, r8, r9, r7 │ │ │ │ - ldrdeq r2, [r8], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r7, r7, sl, ror r9 │ │ │ │ - strhteq r2, [r8], #-194 @ 0xffffff3e │ │ │ │ - rsbeq r7, r7, lr, asr #18 │ │ │ │ - mlseq r8, r6, ip, r2 │ │ │ │ - ldrdeq r3, [r8], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r2, r8, lr, lsl sp │ │ │ │ + strhteq r7, [r7], #-154 @ 0xffffff66 │ │ │ │ + rsbeq r2, r8, r0, lsl #26 │ │ │ │ + mlseq r7, ip, r9, r7 │ │ │ │ + rsbeq r2, r8, r2, ror #25 │ │ │ │ + rsbeq r7, r7, lr, ror r9 │ │ │ │ + strhteq r2, [r8], #-198 @ 0xffffff3a │ │ │ │ + rsbeq r7, r7, r2, asr r9 │ │ │ │ + mlseq r8, sl, ip, r2 │ │ │ │ + ldrdeq r3, [r8], #-184 @ 0xffffff48 @ │ │ │ │ @ instruction: 0x00003abb │ │ │ │ andeq r4, r0, fp, lsl #31 │ │ │ │ - rsbeq r2, r8, lr, asr #24 │ │ │ │ - rsbeq r7, r7, sl, ror #17 │ │ │ │ - rsbeq r2, r8, r2, lsr #24 │ │ │ │ - strhteq r7, [r7], #-142 @ 0xffffff72 │ │ │ │ - rsbeq r3, r8, r6, lsr fp │ │ │ │ + rsbeq r2, r8, r2, asr ip │ │ │ │ + rsbeq r7, r7, lr, ror #17 │ │ │ │ + rsbeq r2, r8, r6, lsr #24 │ │ │ │ + rsbeq r7, r7, r2, asr #17 │ │ │ │ + rsbeq r3, r8, sl, lsr fp │ │ │ │ @ instruction: 0xffffbebf │ │ │ │ - rsbeq r2, r8, lr, asr #23 │ │ │ │ - rsbeq r7, r7, sl, ror #16 │ │ │ │ - rsbeq r2, r8, r2, lsr #23 │ │ │ │ - rsbeq r7, r7, lr, lsr r8 │ │ │ │ - rsbeq r2, r8, r6, ror fp │ │ │ │ - rsbeq r7, r7, r2, lsl r8 │ │ │ │ - rsbeq r2, r8, sl, asr #22 │ │ │ │ - rsbeq r7, r7, r6, ror #15 │ │ │ │ - rsbeq r2, r8, lr, lsr #22 │ │ │ │ - rsbeq r3, r8, ip, ror #20 │ │ │ │ - rsbeq r2, r8, r2, lsl #22 │ │ │ │ - mlseq r7, lr, r7, r7 │ │ │ │ - ldrdeq r2, [r8], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r7, r7, r2, ror r7 │ │ │ │ + ldrdeq r2, [r8], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r7, r7, lr, ror #16 │ │ │ │ + rsbeq r2, r8, r6, lsr #23 │ │ │ │ + rsbeq r7, r7, r2, asr #16 │ │ │ │ + rsbeq r2, r8, sl, ror fp │ │ │ │ + rsbeq r7, r7, r6, lsl r8 │ │ │ │ + rsbeq r2, r8, lr, asr #22 │ │ │ │ + rsbeq r7, r7, sl, ror #15 │ │ │ │ + rsbeq r2, r8, r2, lsr fp │ │ │ │ + rsbeq r3, r8, r0, ror sl │ │ │ │ + rsbeq r2, r8, r6, lsl #22 │ │ │ │ + rsbeq r7, r7, r2, lsr #15 │ │ │ │ + ldrdeq r2, [r8], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r7, r7, r6, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r3], r3, lsl #1 │ │ │ │ ldrbmi r4, [r8], -r4, lsl #12 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ @@ -355977,24 +355977,24 @@ │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ ldc2 3, cr15, [ip], {182} @ 0xb6 │ │ │ │ @ instruction: 0xf2a44658 │ │ │ │ blls 1ee41c │ │ │ │ @ instruction: 0x46506018 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r2, r8, r2, ror #19 │ │ │ │ - rsbeq r7, r7, lr, ror r6 │ │ │ │ - strdeq lr, [sl], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r3, r8, r6, lsr #18 │ │ │ │ - rsbeq r3, r8, sl, asr #18 │ │ │ │ - rsbeq r3, r8, r4, ror #18 │ │ │ │ - rsbeq r3, r8, sl, ror #18 │ │ │ │ - rsbeq r8, sl, lr, asr #24 │ │ │ │ - rsbeq lr, sl, r6, lsl #3 │ │ │ │ - rsbeq lr, sl, r6, ror r1 │ │ │ │ + rsbeq r2, r8, r6, ror #19 │ │ │ │ + rsbeq r7, r7, r2, lsl #13 │ │ │ │ + strdeq lr, [sl], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r3, r8, sl, lsr #18 │ │ │ │ + rsbeq r3, r8, lr, asr #18 │ │ │ │ + rsbeq r3, r8, r8, ror #18 │ │ │ │ + rsbeq r3, r8, lr, ror #18 │ │ │ │ + rsbeq r8, sl, r2, asr ip │ │ │ │ + rsbeq lr, sl, sl, lsl #3 │ │ │ │ + rsbeq lr, sl, sl, ror r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc5acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #6 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf2a4461a │ │ │ │ @@ -356016,18 +356016,18 @@ │ │ │ │ stmdami r9, {r0, r1, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 72c3cc │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ @ instruction: 0xf2a44630 │ │ │ │ mlasvs r8, r1, lr, pc @ │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - ldrdeq r2, [r8], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r7, r7, r2, ror r5 │ │ │ │ - rsbeq r2, r8, lr, lsr #17 │ │ │ │ - rsbeq r7, r7, sl, asr #10 │ │ │ │ + ldrdeq r2, [r8], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r7, r7, r6, ror r5 │ │ │ │ + strhteq r2, [r8], #-130 @ 0xffffff7e │ │ │ │ + rsbeq r7, r7, lr, asr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 16801b0 │ │ │ │ blmi 16801dc │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -356111,27 +356111,27 @@ │ │ │ │ bmi 628960 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ vsri.32 q2, q13, #10 │ │ │ │ str pc, [r6, sp, lsl #23]! │ │ │ │ stcl 6, cr15, [r2, #648]! @ 0x288 │ │ │ │ ldrhteq r0, [r3], #-0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, r8, r6, lsl r8 │ │ │ │ - rsbeq r2, r8, lr, ror #15 │ │ │ │ - rsbeq r7, r7, sl, lsl #9 │ │ │ │ - rsbeq r2, r8, r4, ror #16 │ │ │ │ + rsbeq r3, r8, sl, lsl r8 │ │ │ │ + strdeq r2, [r8], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r7, r7, lr, lsl #9 │ │ │ │ + rsbeq r2, r8, r8, ror #16 │ │ │ │ rsbseq r0, r3, lr │ │ │ │ - rsbeq r2, r8, r4, lsr #15 │ │ │ │ - rsbeq r7, r7, r0, asr #8 │ │ │ │ - rsbeq r2, r8, r0, asr r8 │ │ │ │ - rsbeq r2, r8, ip, ror r7 │ │ │ │ - rsbeq r7, r7, r8, lsl r4 │ │ │ │ - rsbeq r2, r8, lr, lsr r7 │ │ │ │ - ldrdeq r7, [r7], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r3, r8, ip, lsr #14 │ │ │ │ + rsbeq r2, r8, r8, lsr #15 │ │ │ │ + rsbeq r7, r7, r4, asr #8 │ │ │ │ + rsbeq r2, r8, r4, asr r8 │ │ │ │ + rsbeq r2, r8, r0, lsl #15 │ │ │ │ + rsbeq r7, r7, ip, lsl r4 │ │ │ │ + rsbeq r2, r8, r2, asr #14 │ │ │ │ + ldrdeq r7, [r7], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r3, r8, r0, lsr r7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 229fa8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldrmi r4, [r9], lr, lsr #21 │ │ │ │ @@ -356307,45 +356307,45 @@ │ │ │ │ tstcs r0, r4, lsr #20 │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ blx 32bc8c >::_M_default_append(unsigned int)@@Base+0xa90f8> │ │ │ │ @ instruction: 0xf6a2e75a │ │ │ │ svclt 0x0000ec5c │ │ │ │ rsbseq pc, r2, r8, lsl #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r8, sl, r6, r2 │ │ │ │ - rsbeq r7, r7, r6, lsr r3 │ │ │ │ + mlseq r8, lr, r6, r2 │ │ │ │ + rsbeq r7, r7, sl, lsr r3 │ │ │ │ ldrsbteq pc, [r2], #-224 @ 0xffffff20 @ │ │ │ │ - mlseq sl, r4, lr, sp │ │ │ │ - strdeq r2, [r8], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq sp, sl, r4, ror lr │ │ │ │ - rsbeq r3, r8, r6, lsr r6 │ │ │ │ - rsbeq r2, r8, r0, lsl #12 │ │ │ │ - mlseq r7, ip, r2, r7 │ │ │ │ - rsbeq r3, r8, r0, lsr #12 │ │ │ │ - rsbeq r3, r8, lr, ror #11 │ │ │ │ - rsbeq r3, r8, r4, lsl #12 │ │ │ │ - rsbeq r3, r8, sl, ror #11 │ │ │ │ + mlseq sl, r8, lr, sp │ │ │ │ + rsbeq r2, r8, r0, lsl #24 │ │ │ │ + rsbeq sp, sl, r8, ror lr │ │ │ │ + rsbeq r3, r8, sl, lsr r6 │ │ │ │ + rsbeq r2, r8, r4, lsl #12 │ │ │ │ + rsbeq r7, r7, r0, lsr #5 │ │ │ │ + rsbeq r3, r8, r4, lsr #12 │ │ │ │ + strdeq r3, [r8], #-82 @ 0xffffffae @ │ │ │ │ rsbeq r3, r8, r8, lsl #12 │ │ │ │ - ldrdeq r3, [r8], #-86 @ 0xffffffaa @ │ │ │ │ - strdeq r3, [r8], #-94 @ 0xffffffa2 @ │ │ │ │ rsbeq r3, r8, lr, ror #11 │ │ │ │ - rsbeq r3, r8, sl, lsl r6 │ │ │ │ - rsbeq r3, r8, r0, lsl #12 │ │ │ │ - rsbeq r3, r8, r8, ror #11 │ │ │ │ - strdeq r3, [r8], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r3, r8, ip, lsl #12 │ │ │ │ ldrdeq r3, [r8], #-90 @ 0xffffffa6 @ │ │ │ │ - mlseq r8, ip, r4, r2 │ │ │ │ - rsbeq r7, r7, r8, lsr r1 │ │ │ │ - rsbeq r2, r8, lr, ror r4 │ │ │ │ - rsbeq r7, r7, sl, lsl r1 │ │ │ │ - rsbeq r2, r8, r0, asr r4 │ │ │ │ - rsbeq r7, r7, ip, ror #1 │ │ │ │ - rsbeq r2, r8, r2, lsr r4 │ │ │ │ - rsbeq r7, r7, lr, asr #1 │ │ │ │ - rsbeq r3, r8, lr, ror r4 │ │ │ │ + rsbeq r3, r8, r2, lsl #12 │ │ │ │ + strdeq r3, [r8], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r3, r8, lr, lsl r6 │ │ │ │ + rsbeq r3, r8, r4, lsl #12 │ │ │ │ + rsbeq r3, r8, ip, ror #11 │ │ │ │ + strdeq r3, [r8], #-88 @ 0xffffffa8 @ │ │ │ │ + ldrdeq r3, [r8], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r2, r8, r0, lsr #9 │ │ │ │ + rsbeq r7, r7, ip, lsr r1 │ │ │ │ + rsbeq r2, r8, r2, lsl #9 │ │ │ │ + rsbeq r7, r7, lr, lsl r1 │ │ │ │ + rsbeq r2, r8, r4, asr r4 │ │ │ │ + strdeq r7, [r7], #-0 @ │ │ │ │ + rsbeq r2, r8, r6, lsr r4 │ │ │ │ + ldrdeq r7, [r7], #-2 @ │ │ │ │ + rsbeq r3, r8, r2, lsl #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ stmib sp, {r4, r9, sl, lr}^ │ │ │ │ movwcs r2, #768 @ 0x300 │ │ │ │ @@ -356421,29 +356421,29 @@ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ vsri.32 q2, q13, #10 │ │ │ │ stmdals r0, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ blx 1c2ba12 │ │ │ │ andsvs r9, r8, r1, lsl #22 │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r2, r8, r6, asr r3 │ │ │ │ - strdeq r6, [r7], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq sp, sl, ip, asr fp │ │ │ │ - rsbeq r3, r8, lr, asr #8 │ │ │ │ - rsbeq r3, r8, r2, ror r4 │ │ │ │ - rsbeq r2, r8, ip, ror #13 │ │ │ │ - rsbeq r3, r8, sl, lsr pc │ │ │ │ - rsbeq r3, ip, r8, ror r0 │ │ │ │ - strdeq sp, [sl], #-170 @ 0xffffff56 @ │ │ │ │ - mlseq r8, r4, r6, r2 │ │ │ │ - mlseq r8, r6, r6, r2 │ │ │ │ - rsbeq r3, r8, r0, asr #29 │ │ │ │ - rsbeq r2, ip, ip, ror #31 │ │ │ │ - rsbeq sp, sl, lr, lsl #21 │ │ │ │ - rsbeq sp, sl, r4, lsl #21 │ │ │ │ + rsbeq r2, r8, sl, asr r3 │ │ │ │ + strdeq r6, [r7], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq sp, sl, r0, ror #22 │ │ │ │ + rsbeq r3, r8, r2, asr r4 │ │ │ │ + rsbeq r3, r8, r6, ror r4 │ │ │ │ + strdeq r2, [r8], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r3, r8, lr, lsr pc │ │ │ │ + rsbeq r3, ip, ip, ror r0 │ │ │ │ + strdeq sp, [sl], #-174 @ 0xffffff52 @ │ │ │ │ + mlseq r8, r8, r6, r2 │ │ │ │ + mlseq r8, sl, r6, r2 │ │ │ │ + rsbeq r3, r8, r4, asr #29 │ │ │ │ + strdeq r2, [ip], #-240 @ 0xffffff10 @ │ │ │ │ + mlseq sl, r2, sl, sp │ │ │ │ + rsbeq sp, sl, r8, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 1f80834 │ │ │ │ blmi 1f80a48 │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -356564,32 +356564,32 @@ │ │ │ │ svclt 0x0000ea62 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbseq pc, r2, r0, lsr sl @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, r2, r4, lsr #20 │ │ │ │ - strhteq r2, [r8], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq r6, r7, r6, asr lr │ │ │ │ + strhteq r2, [r8], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq r6, r7, sl, asr lr │ │ │ │ ldrshteq pc, [r2], #-144 @ 0xffffff70 @ │ │ │ │ - mlseq r8, r6, r7, r2 │ │ │ │ + mlseq r8, sl, r7, r2 │ │ │ │ andeq r1, r0, r4, ror #1 │ │ │ │ - rsbeq sp, sl, r4, ror r9 │ │ │ │ - rsbeq r3, r8, r8, asr #5 │ │ │ │ - strdeq r3, [r8], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r2, r8, r8, lsl #10 │ │ │ │ - rsbeq r2, r8, r6, lsl r5 │ │ │ │ - rsbeq r3, r8, ip, ror #5 │ │ │ │ - rsbeq r2, ip, r6, asr #28 │ │ │ │ - rsbeq sp, sl, r4, ror #17 │ │ │ │ - rsbeq r2, r8, r0, lsl #9 │ │ │ │ - mlseq sl, r2, r8, sp │ │ │ │ - rsbeq r2, r8, r2, ror r6 │ │ │ │ - rsbeq r2, r8, r0, lsr r0 │ │ │ │ - rsbeq r6, r7, sl, asr #25 │ │ │ │ + rsbeq sp, sl, r8, ror r9 │ │ │ │ + rsbeq r3, r8, ip, asr #5 │ │ │ │ + rsbeq r3, r8, r0, lsl #6 │ │ │ │ + rsbeq r2, r8, ip, lsl #10 │ │ │ │ + rsbeq r2, r8, sl, lsl r5 │ │ │ │ + strdeq r3, [r8], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r2, ip, sl, asr #28 │ │ │ │ + rsbeq sp, sl, r8, ror #17 │ │ │ │ + rsbeq r2, r8, r4, lsl #9 │ │ │ │ + mlseq sl, r6, r8, sp │ │ │ │ + rsbeq r2, r8, r6, ror r6 │ │ │ │ + rsbeq r2, r8, r4, lsr r0 │ │ │ │ + rsbeq r6, r7, lr, asr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r1], r7, lsl #1 │ │ │ │ @ instruction: 0x46054a7b │ │ │ │ @ instruction: 0x46484c7b │ │ │ │ @@ -356714,35 +356714,35 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6a84478 │ │ │ │ str pc, [r9, -r3, lsr #25]! │ │ │ │ stmdb lr!, {r1, r5, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq pc, r2, r2, ror #15 │ │ │ │ ldrsbteq pc, [r2], #-126 @ 0xffffff82 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r8, r2, ror pc │ │ │ │ - rsbeq r6, r7, lr, lsl #24 │ │ │ │ + rsbeq r1, r8, r6, ror pc │ │ │ │ + rsbeq r6, r7, r2, lsl ip │ │ │ │ rsbseq pc, r2, r8, lsr #15 │ │ │ │ andeq r1, r0, ip, asr #9 │ │ │ │ - rsbeq sp, sl, lr, asr #14 │ │ │ │ - rsbeq r3, r8, r6, lsr r1 │ │ │ │ - rsbeq r3, r8, lr, asr r1 │ │ │ │ - rsbeq sp, sl, sl, lsr #14 │ │ │ │ - rsbeq r2, r8, sl, lsl #10 │ │ │ │ - rsbeq r2, r8, ip, ror #9 │ │ │ │ - rsbeq sp, sl, ip, asr #13 │ │ │ │ - strhteq r3, [r8], #-4 │ │ │ │ - ldrdeq r3, [r8], #-12 @ │ │ │ │ - rsbeq r2, r8, r0, ror #4 │ │ │ │ - rsbeq r2, r8, ip, ror #4 │ │ │ │ - ldrdeq r3, [r8], #-4 @ │ │ │ │ - strhteq r2, [ip], #-180 @ 0xffffff4c │ │ │ │ - rsbeq sp, sl, r2, asr r6 │ │ │ │ - rsbeq r2, r8, lr, ror #3 │ │ │ │ - rsbeq r1, r8, sl, asr #27 │ │ │ │ - rsbeq r6, r7, r4, ror #20 │ │ │ │ + rsbeq sp, sl, r2, asr r7 │ │ │ │ + rsbeq r3, r8, sl, lsr r1 │ │ │ │ + rsbeq r3, r8, r2, ror #2 │ │ │ │ + rsbeq sp, sl, lr, lsr #14 │ │ │ │ + rsbeq r2, r8, lr, lsl #10 │ │ │ │ + strdeq r2, [r8], #-64 @ 0xffffffc0 @ │ │ │ │ + ldrdeq sp, [sl], #-96 @ 0xffffffa0 @ │ │ │ │ + strhteq r3, [r8], #-8 │ │ │ │ + rsbeq r3, r8, r0, ror #1 │ │ │ │ + rsbeq r2, r8, r4, ror #4 │ │ │ │ + rsbeq r2, r8, r0, ror r2 │ │ │ │ + ldrdeq r3, [r8], #-8 @ │ │ │ │ + strhteq r2, [ip], #-184 @ 0xffffff48 │ │ │ │ + rsbeq sp, sl, r6, asr r6 │ │ │ │ + strdeq r2, [r8], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r1, r8, lr, asr #27 │ │ │ │ + rsbeq r6, r7, r8, ror #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r3], r7, lsl #1 │ │ │ │ @ instruction: 0x46054a76 │ │ │ │ @ instruction: 0x46584c76 │ │ │ │ @@ -356862,35 +356862,35 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 20ad0fe │ │ │ │ @ instruction: 0xf6a2e734 │ │ │ │ svclt 0x0000e808 │ │ │ │ rsbseq pc, r2, lr, ror r5 @ │ │ │ │ rsbseq pc, r2, sl, ror r5 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r8, lr, lsl #26 │ │ │ │ - rsbeq r6, r7, sl, lsr #19 │ │ │ │ + rsbeq r1, r8, r2, lsl sp │ │ │ │ + rsbeq r6, r7, lr, lsr #19 │ │ │ │ rsbseq pc, r2, r4, asr #10 │ │ │ │ - rsbeq r2, r8, sl, ror #5 │ │ │ │ + rsbeq r2, r8, lr, ror #5 │ │ │ │ andeq r1, r0, r0, ror #3 │ │ │ │ - rsbeq sp, sl, r8, asr #9 │ │ │ │ - rsbeq r2, r8, r4, lsr #30 │ │ │ │ - rsbeq r2, r8, r8, asr #30 │ │ │ │ - rsbeq r2, r8, ip, asr r0 │ │ │ │ - rsbeq r3, r8, sl, lsr #17 │ │ │ │ - rsbeq r2, ip, r8, ror #19 │ │ │ │ - rsbeq sp, sl, r2, ror #8 │ │ │ │ - strdeq r1, [r8], #-246 @ 0xffffff0a @ │ │ │ │ - strdeq r1, [r8], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r3, r8, lr, lsl r8 │ │ │ │ - rsbeq r2, ip, r6, asr #18 │ │ │ │ - rsbeq sp, sl, r8, ror #7 │ │ │ │ - ldrdeq sp, [sl], #-62 @ 0xffffffc2 @ │ │ │ │ - strhteq r2, [r8], #-30 @ 0xffffffe2 │ │ │ │ - rsbeq r1, r8, ip, ror fp │ │ │ │ - rsbeq r6, r7, r6, lsl r8 │ │ │ │ + rsbeq sp, sl, ip, asr #9 │ │ │ │ + rsbeq r2, r8, r8, lsr #30 │ │ │ │ + rsbeq r2, r8, ip, asr #30 │ │ │ │ + rsbeq r2, r8, r0, rrx │ │ │ │ + rsbeq r3, r8, lr, lsr #17 │ │ │ │ + rsbeq r2, ip, ip, ror #19 │ │ │ │ + rsbeq sp, sl, r6, ror #8 │ │ │ │ + strdeq r1, [r8], #-250 @ 0xffffff06 @ │ │ │ │ + strdeq r1, [r8], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r3, r8, r2, lsr #16 │ │ │ │ + rsbeq r2, ip, sl, asr #18 │ │ │ │ + rsbeq sp, sl, ip, ror #7 │ │ │ │ + rsbeq sp, sl, r2, ror #7 │ │ │ │ + rsbeq r2, r8, r2, asr #3 │ │ │ │ + rsbeq r1, r8, r0, lsl #23 │ │ │ │ + rsbeq r6, r7, sl, lsl r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x469a4691 │ │ │ │ addlt r2, sp, r0, lsl #6 │ │ │ │ ldrmi r4, [sl], -r5, lsl #12 │ │ │ │ @@ -357001,31 +357001,31 @@ │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ ldc2 3, cr15, [ip], {181} @ 0xb5 │ │ │ │ vmlsl.s32 q2, d3, d8[0] │ │ │ │ @ instruction: 0xf8cafee3 │ │ │ │ strbmi r0, [r0], -r0 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - ldrdeq r1, [r8], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r6, r7, lr, ror #14 │ │ │ │ - ldrdeq sp, [sl], #-40 @ 0xffffffd8 @ │ │ │ │ - mlseq r8, r0, sp, r2 │ │ │ │ - mlseq r8, r0, sp, r2 │ │ │ │ - rsbeq r2, r8, r4, asr #27 │ │ │ │ + ldrdeq r1, [r8], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r6, r7, r2, ror r7 │ │ │ │ + ldrdeq sp, [sl], #-44 @ 0xffffffd4 @ │ │ │ │ + mlseq r8, r4, sp, r2 │ │ │ │ + mlseq r8, r4, sp, r2 │ │ │ │ + rsbeq r2, r8, r8, asr #27 │ │ │ │ + rsbeq r2, r8, r4, lsl lr │ │ │ │ + rsbeq r1, r8, r6, asr lr │ │ │ │ + rsbeq r1, r8, ip, asr lr │ │ │ │ rsbeq r2, r8, r0, lsl lr │ │ │ │ - rsbeq r1, r8, r2, asr lr │ │ │ │ - rsbeq r1, r8, r8, asr lr │ │ │ │ - rsbeq r2, r8, ip, lsl #28 │ │ │ │ - rsbeq r2, r8, r0, lsl #28 │ │ │ │ - rsbeq r3, r8, sl, asr r3 │ │ │ │ - rsbeq r2, r8, ip, asr #27 │ │ │ │ - rsbeq r2, ip, r4, lsr #14 │ │ │ │ - rsbeq sp, sl, r2, asr #3 │ │ │ │ - rsbeq r1, r8, r4, ror #26 │ │ │ │ - rsbeq sp, sl, r6, ror r1 │ │ │ │ + rsbeq r2, r8, r4, lsl #28 │ │ │ │ + rsbeq r3, r8, lr, asr r3 │ │ │ │ + ldrdeq r2, [r8], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r2, ip, r8, lsr #14 │ │ │ │ + rsbeq sp, sl, r6, asr #3 │ │ │ │ + rsbeq r1, r8, r8, ror #26 │ │ │ │ + rsbeq sp, sl, sl, ror r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r2], r5, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ @@ -357139,39 +357139,39 @@ │ │ │ │ vsri.32 q2, q13, #11 │ │ │ │ str pc, [r4, r9, lsl #23]! │ │ │ │ tstcs r0, fp, lsl fp │ │ │ │ @ instruction: 0x46284a1b │ │ │ │ ldrbtmi r4, [sl], #-1147 @ 0xfffffb85 │ │ │ │ blx fe1ac996 │ │ │ │ svclt 0x0000e79b │ │ │ │ - strhteq r1, [r8], #-134 @ 0xffffff7a │ │ │ │ - rsbeq r6, r7, r2, asr r5 │ │ │ │ - strhteq sp, [sl], #-12 │ │ │ │ - mlseq r8, lr, ip, r2 │ │ │ │ - rsbeq r2, r8, r6, ror #25 │ │ │ │ - rsbeq r1, r8, ip, asr #24 │ │ │ │ - rsbeq r1, r8, r8, asr ip │ │ │ │ - rsbeq r2, r8, sl, lsl #26 │ │ │ │ - rsbeq r2, r8, r8, lsl #26 │ │ │ │ - strdeq r2, [r8], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r5, r9, lr, ror #22 │ │ │ │ - rsbeq r2, r8, r4, asr #25 │ │ │ │ - rsbeq r2, ip, r2, asr #10 │ │ │ │ - rsbeq ip, sl, r0, ror #31 │ │ │ │ - rsbeq r1, r8, r4, lsl #23 │ │ │ │ - mlseq sl, ip, pc, ip @ │ │ │ │ - rsbeq r1, r8, r0, asr fp │ │ │ │ - rsbeq r2, r8, r6, lsl ip │ │ │ │ - rsbeq ip, r9, r4, lsl #11 │ │ │ │ - rsbeq r2, r8, ip, lsr #24 │ │ │ │ - rsbeq r2, r8, r2, lsr #24 │ │ │ │ - strhteq r6, [sl], #-114 @ 0xffffff8e │ │ │ │ - rsbeq r2, r8, r0, lsl ip │ │ │ │ - rsbeq r0, fp, r4, asr r0 │ │ │ │ - strdeq r2, [r8], #-190 @ 0xffffff42 @ │ │ │ │ + strhteq r1, [r8], #-138 @ 0xffffff76 │ │ │ │ + rsbeq r6, r7, r6, asr r5 │ │ │ │ + rsbeq sp, sl, r0, asr #1 │ │ │ │ + rsbeq r2, r8, r2, lsr #25 │ │ │ │ + rsbeq r2, r8, sl, ror #25 │ │ │ │ + rsbeq r1, r8, r0, asr ip │ │ │ │ + rsbeq r1, r8, ip, asr ip │ │ │ │ + rsbeq r2, r8, lr, lsl #26 │ │ │ │ + rsbeq r2, r8, ip, lsl #26 │ │ │ │ + strdeq r2, [r8], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r5, r9, r2, ror fp │ │ │ │ + rsbeq r2, r8, r8, asr #25 │ │ │ │ + rsbeq r2, ip, r6, asr #10 │ │ │ │ + rsbeq ip, sl, r4, ror #31 │ │ │ │ + rsbeq r1, r8, r8, lsl #23 │ │ │ │ + rsbeq ip, sl, r0, lsr #31 │ │ │ │ + rsbeq r1, r8, r4, asr fp │ │ │ │ + rsbeq r2, r8, sl, lsl ip │ │ │ │ + rsbeq ip, r9, r8, lsl #11 │ │ │ │ + rsbeq r2, r8, r0, lsr ip │ │ │ │ + rsbeq r2, r8, r6, lsr #24 │ │ │ │ + strhteq r6, [sl], #-118 @ 0xffffff8a │ │ │ │ + rsbeq r2, r8, r4, lsl ip │ │ │ │ + rsbeq r0, fp, r8, asr r0 │ │ │ │ + rsbeq r2, r8, r2, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ stmib sp, {r4, r9, sl, lr}^ │ │ │ │ movwcs r2, #768 @ 0x300 │ │ │ │ @@ -357247,29 +357247,29 @@ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ vsri.32 q2, q13, #11 │ │ │ │ stmdals r0, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 2, cr15, [r6], #652 @ 0x28c │ │ │ │ andsvs r9, r8, r1, lsl #22 │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r1, r8, lr, ror #12 │ │ │ │ - rsbeq r6, r7, sl, lsl #6 │ │ │ │ - rsbeq ip, sl, r4, ror lr │ │ │ │ - rsbeq r2, r8, r6, lsr fp │ │ │ │ - rsbeq r2, r8, sl, asr fp │ │ │ │ - rsbeq r1, r8, r4, lsl #20 │ │ │ │ - rsbeq r2, r8, lr, ror #21 │ │ │ │ - mlseq ip, r0, r3, r2 │ │ │ │ - rsbeq ip, sl, r2, lsl lr │ │ │ │ - rsbeq r1, r8, ip, lsr #19 │ │ │ │ - rsbeq r1, r8, lr, lsr #19 │ │ │ │ - rsbeq r2, r8, r4, ror sl │ │ │ │ - rsbeq r2, ip, r4, lsl #6 │ │ │ │ - rsbeq ip, sl, r6, lsr #27 │ │ │ │ - mlseq sl, ip, sp, ip │ │ │ │ + rsbeq r1, r8, r2, ror r6 │ │ │ │ + rsbeq r6, r7, lr, lsl #6 │ │ │ │ + rsbeq ip, sl, r8, ror lr │ │ │ │ + rsbeq r2, r8, sl, lsr fp │ │ │ │ + rsbeq r2, r8, lr, asr fp │ │ │ │ + rsbeq r1, r8, r8, lsl #20 │ │ │ │ + strdeq r2, [r8], #-162 @ 0xffffff5e @ │ │ │ │ + mlseq ip, r4, r3, r2 │ │ │ │ + rsbeq ip, sl, r6, lsl lr │ │ │ │ + strhteq r1, [r8], #-144 @ 0xffffff70 │ │ │ │ + strhteq r1, [r8], #-146 @ 0xffffff6e │ │ │ │ + rsbeq r2, r8, r8, ror sl │ │ │ │ + rsbeq r2, ip, r8, lsl #6 │ │ │ │ + rsbeq ip, sl, sl, lsr #27 │ │ │ │ + rsbeq ip, sl, r0, lsr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 2081708 │ │ │ │ blmi 2081734 │ │ │ │ addlt r4, r7, sl, ror r4 │ │ │ │ @@ -357394,35 +357394,35 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6a74478 │ │ │ │ @ instruction: 0xe729ff53 │ │ │ │ bl ff92d938 │ │ │ │ rsbseq lr, r2, r8, asr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, r2, ip, lsr sp │ │ │ │ - ldrdeq r1, [r8], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r6, r7, lr, ror #2 │ │ │ │ + ldrdeq r1, [r8], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r6, r7, r2, ror r1 │ │ │ │ rsbseq lr, r2, r8, lsl #26 │ │ │ │ - rsbeq r1, r8, lr, lsr #21 │ │ │ │ + strhteq r1, [r8], #-162 @ 0xffffff5e │ │ │ │ andeq r0, r0, r4, ror r6 │ │ │ │ - rsbeq ip, sl, ip, lsl #25 │ │ │ │ - strhteq r2, [r8], #-144 @ 0xffffff70 │ │ │ │ - ldrdeq r2, [r8], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r1, r8, r0, lsr #16 │ │ │ │ - rsbeq r1, r8, ip, lsr #16 │ │ │ │ - rsbeq r1, r7, sl, lsr #7 │ │ │ │ - ldrdeq r2, [r8], #-140 @ 0xffffff74 @ │ │ │ │ - strhteq r2, [r8], #-150 @ 0xffffff6a │ │ │ │ - rsbeq r2, r8, r8, lsr #19 │ │ │ │ - rsbeq r2, ip, lr, lsr r1 │ │ │ │ - ldrdeq ip, [sl], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r1, r8, r8, ror r7 │ │ │ │ - rsbeq ip, sl, ip, lsl #23 │ │ │ │ - rsbeq r1, r8, ip, ror #18 │ │ │ │ - rsbeq r1, r8, sl, lsr #6 │ │ │ │ - rsbeq r5, r7, r4, asr #31 │ │ │ │ + mlseq sl, r0, ip, ip │ │ │ │ + strhteq r2, [r8], #-148 @ 0xffffff6c │ │ │ │ + rsbeq r2, r8, r0, ror #19 │ │ │ │ + rsbeq r1, r8, r4, lsr #16 │ │ │ │ + rsbeq r1, r8, r0, lsr r8 │ │ │ │ + rsbeq r1, r7, lr, lsr #7 │ │ │ │ + rsbeq r2, r8, r0, ror #17 │ │ │ │ + strhteq r2, [r8], #-154 @ 0xffffff66 │ │ │ │ + rsbeq r2, r8, ip, lsr #19 │ │ │ │ + rsbeq r2, ip, r2, asr #2 │ │ │ │ + rsbeq ip, sl, r0, ror #23 │ │ │ │ + rsbeq r1, r8, ip, ror r7 │ │ │ │ + mlseq sl, r0, fp, ip │ │ │ │ + rsbeq r1, r8, r0, ror r9 │ │ │ │ + rsbeq r1, r8, lr, lsr #6 │ │ │ │ + rsbeq r5, r7, r8, asr #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc711c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @@ -357461,22 +357461,22 @@ │ │ │ │ teqpmi r6, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ @ instruction: 0xf6a7300c │ │ │ │ stmdami sl, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 6, 12, cr15, cr6, cr7, {5} │ │ │ │ strb r9, [r2, r1, lsl #24] │ │ │ │ - rsbeq r1, r8, r4, lsl #5 │ │ │ │ - rsbeq r5, r7, r0, lsr #30 │ │ │ │ - mlseq sl, sl, sl, ip │ │ │ │ - rsbeq r2, r8, sl, lsr #16 │ │ │ │ - rsbeq ip, sl, lr, ror #20 │ │ │ │ - rsbeq r5, fp, r4, asr r2 │ │ │ │ - rsbeq r1, r8, lr, lsl #4 │ │ │ │ - rsbeq r5, r7, sl, lsr #29 │ │ │ │ + rsbeq r1, r8, r8, lsl #5 │ │ │ │ + rsbeq r5, r7, r4, lsr #30 │ │ │ │ + mlseq sl, lr, sl, ip │ │ │ │ + rsbeq r2, r8, lr, lsr #16 │ │ │ │ + rsbeq ip, sl, r2, ror sl │ │ │ │ + rsbeq r5, fp, r8, asr r2 │ │ │ │ + rsbeq r1, r8, r2, lsl r2 │ │ │ │ + rsbeq r5, r7, lr, lsr #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc71f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @@ -357512,22 +357512,22 @@ │ │ │ │ stmdami ip, {r0, r2, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r6, #668]! @ 0x29c │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6a74478 │ │ │ │ stcls 14, cr15, [r1], {97} @ 0x61 │ │ │ │ svclt 0x0000e7c9 │ │ │ │ - rsbeq r1, r8, ip, lsr #3 │ │ │ │ - rsbeq r5, r7, r8, asr #28 │ │ │ │ - rsbeq ip, sl, r2, asr #19 │ │ │ │ - rsbeq r3, r7, r2, ror #20 │ │ │ │ - rsbeq ip, sl, r6, lsr #19 │ │ │ │ - rsbeq r5, fp, sl, lsl #3 │ │ │ │ - rsbeq r1, r8, r4, asr #2 │ │ │ │ - rsbeq r5, r7, r0, ror #27 │ │ │ │ + strhteq r1, [r8], #-16 │ │ │ │ + rsbeq r5, r7, ip, asr #28 │ │ │ │ + rsbeq ip, sl, r6, asr #19 │ │ │ │ + rsbeq r3, r7, r6, ror #20 │ │ │ │ + rsbeq ip, sl, sl, lsr #19 │ │ │ │ + rsbeq r5, fp, lr, lsl #3 │ │ │ │ + rsbeq r1, r8, r8, asr #2 │ │ │ │ + rsbeq r5, r7, r4, ror #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc72c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x4628461a │ │ │ │ @@ -357548,17 +357548,17 @@ │ │ │ │ @ instruction: 0xff18f3b4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #20 │ │ │ │ vceq.i16 d2, d0, #0 │ │ │ │ @ instruction: 0x4628f853 │ │ │ │ blx fe82cbac │ │ │ │ @ instruction: 0x46206038 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbeq r1, r8, r0, ror #1 │ │ │ │ - rsbeq r5, r7, ip, ror sp │ │ │ │ - strdeq ip, [sl], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r1, r8, r4, ror #1 │ │ │ │ + rsbeq r5, r7, r0, lsl #27 │ │ │ │ + strdeq ip, [sl], #-138 @ 0xffffff76 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ stcmi 6, cr4, [r9], {16} │ │ │ │ movwcs lr, #14797 @ 0x39cd │ │ │ │ @@ -357697,37 +357697,37 @@ │ │ │ │ strtmi lr, [r2], -r8, lsl #19 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xff2af3b4 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ rsbseq lr, r2, r0, asr #17 │ │ │ │ ldrhteq lr, [r2], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r8, lr, asr #32 │ │ │ │ - rsbeq r5, r7, sl, ror #25 │ │ │ │ + rsbeq r1, r8, r2, asr r0 │ │ │ │ + rsbeq r5, r7, lr, ror #25 │ │ │ │ rsbseq lr, r2, r4, lsl #17 │ │ │ │ andeq r1, r0, r8, lsl #6 │ │ │ │ - rsbeq ip, sl, r2, lsr r8 │ │ │ │ - rsbeq r2, r8, r0, ror #11 │ │ │ │ - rsbeq r2, r8, r0, lsl #12 │ │ │ │ - ldrdeq r1, [r8], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq ip, sl, r2, asr #15 │ │ │ │ - rsbeq r2, r8, r0, ror r5 │ │ │ │ - mlseq r8, r0, r5, r2 │ │ │ │ - rsbeq r1, r8, ip, asr #6 │ │ │ │ - rsbeq r2, r8, r6, lsr r4 │ │ │ │ - ldrdeq r1, [ip], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq ip, sl, r0, asr #14 │ │ │ │ - rsbeq r1, r8, r4, lsl #10 │ │ │ │ - ldrdeq r1, [r8], #-36 @ 0xffffffdc @ │ │ │ │ - ldrdeq r1, [r8], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq ip, sl, ip, ror #13 │ │ │ │ - mlseq r8, r6, r3, r2 │ │ │ │ - rsbeq r1, ip, r6, lsr #24 │ │ │ │ - rsbeq r0, r8, ip, ror lr │ │ │ │ - rsbeq r5, r7, r6, lsl fp │ │ │ │ + rsbeq ip, sl, r6, lsr r8 │ │ │ │ + rsbeq r2, r8, r4, ror #11 │ │ │ │ + rsbeq r2, r8, r4, lsl #12 │ │ │ │ + rsbeq r1, r8, r0, ror #11 │ │ │ │ + rsbeq ip, sl, r6, asr #15 │ │ │ │ + rsbeq r2, r8, r4, ror r5 │ │ │ │ + mlseq r8, r4, r5, r2 │ │ │ │ + rsbeq r1, r8, r0, asr r3 │ │ │ │ + rsbeq r2, r8, sl, lsr r4 │ │ │ │ + ldrdeq r1, [ip], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq ip, sl, r4, asr #14 │ │ │ │ + rsbeq r1, r8, r8, lsl #10 │ │ │ │ + ldrdeq r1, [r8], #-40 @ 0xffffffd8 @ │ │ │ │ + ldrdeq r1, [r8], #-38 @ 0xffffffda @ │ │ │ │ + strdeq ip, [sl], #-96 @ 0xffffffa0 @ │ │ │ │ + mlseq r8, sl, r3, r2 │ │ │ │ + rsbeq r1, ip, sl, lsr #24 │ │ │ │ + rsbeq r0, r8, r0, lsl #29 │ │ │ │ + rsbeq r5, r7, sl, lsl fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r2], r3, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ @@ -357796,27 +357796,27 @@ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ vsri.32 q2, q13, #12 │ │ │ │ ldrbmi pc, [r0], -r5, ror #28 @ │ │ │ │ @ instruction: 0xf8acf2a3 │ │ │ │ andsvs r9, r8, r1, lsl #22 │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - strhteq r0, [r8], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r5, r7, sl, asr sl │ │ │ │ - rsbeq ip, sl, r4, asr #11 │ │ │ │ - ldrdeq r2, [r8], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r2, r8, r6, lsl #8 │ │ │ │ - rsbeq r1, r8, r8, asr r1 │ │ │ │ - rsbeq r1, r8, r6, ror #2 │ │ │ │ - rsbeq r2, r8, ip, lsl r4 │ │ │ │ - rsbeq r2, r8, r0, lsl r4 │ │ │ │ - rsbeq r1, ip, ip, lsr #21 │ │ │ │ - rsbeq ip, sl, sl, asr #10 │ │ │ │ - rsbeq r1, r8, lr, ror #1 │ │ │ │ - rsbeq ip, sl, r8, lsl #10 │ │ │ │ + rsbeq r0, r8, r2, asr #27 │ │ │ │ + rsbeq r5, r7, lr, asr sl │ │ │ │ + rsbeq ip, sl, r8, asr #11 │ │ │ │ + ldrdeq r2, [r8], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r2, r8, sl, lsl #8 │ │ │ │ + rsbeq r1, r8, ip, asr r1 │ │ │ │ + rsbeq r1, r8, sl, ror #2 │ │ │ │ + rsbeq r2, r8, r0, lsr #8 │ │ │ │ + rsbeq r2, r8, r4, lsl r4 │ │ │ │ + strhteq r1, [ip], #-160 @ 0xffffff60 │ │ │ │ + rsbeq ip, sl, lr, asr #10 │ │ │ │ + strdeq r1, [r8], #-2 @ │ │ │ │ + rsbeq ip, sl, ip, lsl #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -357856,21 +357856,21 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ vrev16.16 d2, d0 │ │ │ │ ldrtmi pc, [r0], -fp, ror #27 @ │ │ │ │ @ instruction: 0xf832f2a3 │ │ │ │ @ instruction: 0x46206038 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq r0, r8, ip, asr ip │ │ │ │ - strdeq r5, [r7], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq ip, sl, r2, ror r4 │ │ │ │ - rsbeq r2, r8, r8, lsl #6 │ │ │ │ - rsbeq r2, r8, r6, lsl r3 │ │ │ │ - strdeq r0, [r8], #-188 @ 0xffffff44 @ │ │ │ │ - mlseq r7, r8, r8, r5 │ │ │ │ + rsbeq r0, r8, r0, ror #24 │ │ │ │ + strdeq r5, [r7], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq ip, sl, r6, ror r4 │ │ │ │ + rsbeq r2, r8, ip, lsl #6 │ │ │ │ + rsbeq r2, r8, sl, lsl r3 │ │ │ │ + rsbeq r0, r8, r0, lsl #24 │ │ │ │ + mlseq r7, ip, r8, r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r2], r3, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r4, lsl #12 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ @@ -357974,34 +357974,34 @@ │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ stc2 3, cr15, [r2, #-720] @ 0xfffffd30 │ │ │ │ @ instruction: 0xf2a24650 │ │ │ │ blls 1f04e8 │ │ │ │ @ instruction: 0x46486018 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r0, r8, r2, lsl #23 │ │ │ │ - rsbeq r5, r7, lr, lsl r8 │ │ │ │ - rsbeq ip, sl, r8, lsl #7 │ │ │ │ - rsbeq r1, r8, r2, asr #28 │ │ │ │ - rsbeq r2, r8, sl, asr r2 │ │ │ │ - mlseq r8, sl, r2, r2 │ │ │ │ - strhteq r2, [r8], #-46 @ 0xffffffd2 │ │ │ │ - strdeq r2, [r8], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r2, r8, sl, lsr #6 │ │ │ │ - rsbeq r0, r8, ip, ror #29 │ │ │ │ - strdeq r0, [r8], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r2, r8, r8, lsr #14 │ │ │ │ - ldrdeq r1, [r8], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r2, r8, r0, lsr r4 │ │ │ │ - rsbeq r1, r8, r2, lsr #29 │ │ │ │ - ldrdeq r2, [r8], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r1, ip, r6, ror #15 │ │ │ │ - rsbeq ip, sl, r4, lsl #5 │ │ │ │ - rsbeq r0, r8, r8, lsr #28 │ │ │ │ - rsbeq ip, sl, r2, asr #4 │ │ │ │ + rsbeq r0, r8, r6, lsl #23 │ │ │ │ + rsbeq r5, r7, r2, lsr #16 │ │ │ │ + rsbeq ip, sl, ip, lsl #7 │ │ │ │ + rsbeq r1, r8, r6, asr #28 │ │ │ │ + rsbeq r2, r8, lr, asr r2 │ │ │ │ + mlseq r8, lr, r2, r2 │ │ │ │ + rsbeq r2, r8, r2, asr #5 │ │ │ │ + strdeq r2, [r8], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r2, r8, lr, lsr #6 │ │ │ │ + strdeq r0, [r8], #-224 @ 0xffffff20 @ │ │ │ │ + strdeq r0, [r8], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r2, r8, ip, lsr #14 │ │ │ │ + ldrdeq r1, [r8], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r2, r8, r4, lsr r4 │ │ │ │ + rsbeq r1, r8, r6, lsr #29 │ │ │ │ + ldrdeq r2, [r8], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r1, ip, sl, ror #15 │ │ │ │ + rsbeq ip, sl, r8, lsl #5 │ │ │ │ + rsbeq r0, r8, ip, lsr #28 │ │ │ │ + rsbeq ip, sl, r6, asr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r2], r5, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @@ -358071,26 +358071,26 @@ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ vsri.32 q2, q13, #12 │ │ │ │ @ instruction: 0x4650fc3f │ │ │ │ cdp2 2, 8, cr15, cr6, cr2, {5} │ │ │ │ andsvs r9, r8, r3, lsl #22 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r0, r8, r6, ror r9 │ │ │ │ - rsbeq r5, r7, r2, lsl r6 │ │ │ │ - rsbeq ip, sl, ip, ror r1 │ │ │ │ - rsbeq r2, r8, r2, lsr #3 │ │ │ │ - mlseq r8, r2, sl, r1 │ │ │ │ - rsbeq r0, r8, r2, lsl sp │ │ │ │ - rsbeq r0, r8, r0, lsr #26 │ │ │ │ - rsbeq r2, r8, sl, lsl #3 │ │ │ │ - rsbeq r1, ip, r0, ror #12 │ │ │ │ - strdeq ip, [sl], #-14 @ │ │ │ │ - rsbeq r0, r8, r2, lsr #25 │ │ │ │ - strhteq ip, [sl], #-12 │ │ │ │ + rsbeq r0, r8, sl, ror r9 │ │ │ │ + rsbeq r5, r7, r6, lsl r6 │ │ │ │ + rsbeq ip, sl, r0, lsl #3 │ │ │ │ + rsbeq r2, r8, r6, lsr #3 │ │ │ │ + mlseq r8, r6, sl, r1 │ │ │ │ + rsbeq r0, r8, r6, lsl sp │ │ │ │ + rsbeq r0, r8, r4, lsr #26 │ │ │ │ + rsbeq r2, r8, lr, lsl #3 │ │ │ │ + rsbeq r1, ip, r4, ror #12 │ │ │ │ + rsbeq ip, sl, r2, lsl #2 │ │ │ │ + rsbeq r0, r8, r6, lsr #25 │ │ │ │ + rsbeq ip, sl, r0, asr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r2], r5, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @@ -358202,34 +358202,34 @@ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ vsri.32 q2, q13, #12 │ │ │ │ @ instruction: 0x4650fb39 │ │ │ │ stc2 2, cr15, [r0, #648] @ 0x288 │ │ │ │ andsvs r9, r8, r3, lsl #22 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r0, r8, r2, lsl r8 │ │ │ │ - rsbeq r5, r7, lr, lsr #9 │ │ │ │ - rsbeq ip, sl, r8, lsl r0 │ │ │ │ - ldrdeq r1, [r8], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r2, r8, sl, rrx │ │ │ │ - rsbeq r1, r8, r6, asr #21 │ │ │ │ - rsbeq r2, r8, sl, lsr #1 │ │ │ │ - rsbeq r2, r8, r6, ror #1 │ │ │ │ - rsbeq r0, r8, r8, lsl #23 │ │ │ │ - mlseq r8, r6, fp, r0 │ │ │ │ - rsbeq r2, r8, r0 │ │ │ │ - rsbeq r1, r8, r2, ror #19 │ │ │ │ - rsbeq r2, r8, r2, lsl #7 │ │ │ │ - rsbeq r2, r8, r4, lsr #1 │ │ │ │ - rsbeq r2, r8, sl, lsl #1 │ │ │ │ - strdeq r1, [r8], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r1, ip, r4, asr r4 │ │ │ │ - strdeq fp, [sl], #-226 @ 0xffffff1e @ │ │ │ │ - mlseq r8, r6, sl, r0 │ │ │ │ - strhteq fp, [sl], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r0, r8, r6, lsl r8 │ │ │ │ + strhteq r5, [r7], #-66 @ 0xffffffbe │ │ │ │ + rsbeq ip, sl, ip, lsl r0 │ │ │ │ + ldrdeq r1, [r8], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r2, r8, lr, rrx │ │ │ │ + rsbeq r1, r8, sl, asr #21 │ │ │ │ + rsbeq r2, r8, lr, lsr #1 │ │ │ │ + rsbeq r2, r8, sl, ror #1 │ │ │ │ + rsbeq r0, r8, ip, lsl #23 │ │ │ │ + mlseq r8, sl, fp, r0 │ │ │ │ + rsbeq r2, r8, r4 │ │ │ │ + rsbeq r1, r8, r6, ror #19 │ │ │ │ + rsbeq r2, r8, r6, lsl #7 │ │ │ │ + rsbeq r2, r8, r8, lsr #1 │ │ │ │ + rsbeq r2, r8, lr, lsl #1 │ │ │ │ + rsbeq r1, r8, r0, lsl #22 │ │ │ │ + rsbeq r1, ip, r8, asr r4 │ │ │ │ + strdeq fp, [sl], #-230 @ 0xffffff1a @ │ │ │ │ + mlseq r8, sl, sl, r0 │ │ │ │ + strhteq fp, [sl], #-228 @ 0xffffff1c │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc7db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, q1, q12 │ │ │ │ @@ -358244,16 +358244,16 @@ │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ strtmi pc, [r8], -r1, lsr #19 │ │ │ │ stc2 2, cr15, [sl, #-648]! @ 0xfffffd78 │ │ │ │ @ instruction: 0x46206038 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r0, r8, sl, ror #11 │ │ │ │ - rsbeq r5, r7, r6, lsl #5 │ │ │ │ + rsbeq r0, r8, lr, ror #11 │ │ │ │ + rsbeq r5, r7, sl, lsl #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r2], r5, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @@ -358334,28 +358334,28 @@ │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ blx e2dc2c │ │ │ │ @ instruction: 0xf2a24650 │ │ │ │ blls 26ff48 │ │ │ │ @ instruction: 0x46486018 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r0, r8, r6, lsl #11 │ │ │ │ - rsbeq r5, r7, r2, lsr #4 │ │ │ │ - rsbeq fp, sl, ip, lsl #27 │ │ │ │ - ldrdeq r1, [r8], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r1, r8, sl, lsl #30 │ │ │ │ - rsbeq r0, r8, r2, lsr #18 │ │ │ │ - rsbeq r0, r8, r0, lsr r9 │ │ │ │ - mlseq r8, sl, sp, r1 │ │ │ │ - strhteq r1, [r8], #-172 @ 0xffffff54 │ │ │ │ - ldrdeq r1, [r8], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r1, ip, r6, asr #4 │ │ │ │ - rsbeq fp, sl, r4, ror #25 │ │ │ │ - rsbeq r0, r8, r8, lsl #17 │ │ │ │ - rsbeq fp, sl, r2, lsr #25 │ │ │ │ + rsbeq r0, r8, sl, lsl #11 │ │ │ │ + rsbeq r5, r7, r6, lsr #4 │ │ │ │ + mlseq sl, r0, sp, fp │ │ │ │ + ldrdeq r1, [r8], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r1, r8, lr, lsl #30 │ │ │ │ + rsbeq r0, r8, r6, lsr #18 │ │ │ │ + rsbeq r0, r8, r4, lsr r9 │ │ │ │ + mlseq r8, lr, sp, r1 │ │ │ │ + rsbeq r1, r8, r0, asr #21 │ │ │ │ + ldrdeq r1, [r8], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r1, ip, sl, asr #4 │ │ │ │ + rsbeq fp, sl, r8, ror #25 │ │ │ │ + rsbeq r0, r8, ip, lsl #17 │ │ │ │ + rsbeq fp, sl, r6, lsr #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdami r8, {r0, r2, r9, sl, lr}^ │ │ │ │ bmi 1782618 │ │ │ │ addlt r4, r4, r8, ror r4 │ │ │ │ @@ -358443,26 +358443,26 @@ │ │ │ │ @ instruction: 0x46284a11 │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf956f3b4 │ │ │ │ @ instruction: 0xf6a0e76c │ │ │ │ svclt 0x0000ebac │ │ │ │ rsbseq sp, r2, r0, asr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r8, sl, ror #27 │ │ │ │ + rsbeq r1, r8, lr, ror #27 │ │ │ │ rsbseq sp, r2, r2, lsl ip │ │ │ │ - strhteq r0, [r8], #-122 @ 0xffffff86 │ │ │ │ - rsbeq fp, sl, sl, asr #23 │ │ │ │ - rsbeq r0, r8, r6, ror r3 │ │ │ │ - rsbeq r5, r7, r2, lsl r0 │ │ │ │ - rsbeq r0, r8, sl, asr r3 │ │ │ │ - strdeq r4, [r7], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r0, r8, lr, lsr r3 │ │ │ │ - ldrdeq r4, [r7], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r1, r8, r6, lsl #26 │ │ │ │ - rsbeq fp, sl, sl, ror #21 │ │ │ │ + strhteq r0, [r8], #-126 @ 0xffffff82 │ │ │ │ + rsbeq fp, sl, lr, asr #23 │ │ │ │ + rsbeq r0, r8, sl, ror r3 │ │ │ │ + rsbeq r5, r7, r6, lsl r0 │ │ │ │ + rsbeq r0, r8, lr, asr r3 │ │ │ │ + strdeq r4, [r7], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r0, r8, r2, asr #6 │ │ │ │ + ldrdeq r4, [r7], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r1, r8, sl, lsl #26 │ │ │ │ + rsbeq fp, sl, lr, ror #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc815c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -358494,19 +358494,19 @@ │ │ │ │ bls 1e0798 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ @ instruction: 0xf8f0f3b4 │ │ │ │ @ instruction: 0xf2a24630 │ │ │ │ eorsvs pc, r8, r7, lsr fp @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq r0, r8, r4, asr #4 │ │ │ │ - rsbeq r4, r7, r0, ror #29 │ │ │ │ - rsbeq fp, sl, sl, asr sl │ │ │ │ - rsbeq r0, r8, r6, lsl #4 │ │ │ │ - rsbeq r4, r7, r2, lsr #29 │ │ │ │ + rsbeq r0, r8, r8, asr #4 │ │ │ │ + rsbeq r4, r7, r4, ror #29 │ │ │ │ + rsbeq fp, sl, lr, asr sl │ │ │ │ + rsbeq r0, r8, sl, lsl #4 │ │ │ │ + rsbeq r4, r7, r6, lsr #29 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fefaf344 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ bmi 180285c │ │ │ │ blmi 1802898 │ │ │ │ @@ -358597,27 +358597,27 @@ │ │ │ │ ldc2 6, cr15, [r0, #-664]! @ 0xfffffd68 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ @ instruction: 0xf6a64478 │ │ │ │ ldr pc, [r0, fp, ror #27] │ │ │ │ b 1f2ec04 │ │ │ │ ldrshteq sp, [r2], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq fp, [sl], #-152 @ 0xffffff68 │ │ │ │ - rsbeq r1, r8, ip, ror #24 │ │ │ │ - rsbeq r1, r8, sl, lsl ip │ │ │ │ + strhteq fp, [sl], #-156 @ 0xffffff64 │ │ │ │ + rsbeq r1, r8, r0, ror ip │ │ │ │ + rsbeq r1, r8, lr, lsl ip │ │ │ │ rsbseq sp, r2, sl, ror #18 │ │ │ │ - rsbeq r1, r8, r2, lsl #24 │ │ │ │ - rsbeq r0, r8, ip, asr #1 │ │ │ │ - rsbeq r4, r7, r8, ror #26 │ │ │ │ - rsbeq fp, sl, r6, ror #17 │ │ │ │ - strhteq r0, [r8], #-70 @ 0xffffffba │ │ │ │ - mlseq r8, r0, r0, r0 │ │ │ │ - rsbeq r4, r7, ip, lsr #26 │ │ │ │ - rsbeq r0, r8, r8, asr r0 │ │ │ │ - strdeq r4, [r7], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r1, r8, r6, lsl #24 │ │ │ │ + ldrdeq r0, [r8], #-0 @ │ │ │ │ + rsbeq r4, r7, ip, ror #26 │ │ │ │ + rsbeq fp, sl, sl, ror #17 │ │ │ │ + strhteq r0, [r8], #-74 @ 0xffffffb6 │ │ │ │ + mlseq r8, r4, r0, r0 │ │ │ │ + rsbeq r4, r7, r0, lsr sp │ │ │ │ + rsbeq r0, r8, ip, asr r0 │ │ │ │ + strdeq r4, [r7], #-200 @ 0xffffff38 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ movwcs r4, #1688 @ 0x698 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -358631,16 +358631,16 @@ │ │ │ │ mvnpl pc, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r8], #664 @ 0x298 │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf6a64478 │ │ │ │ strtmi pc, [r0], -r3, lsr #27 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq pc, r7, r8, asr #31 │ │ │ │ - rsbeq r4, r7, r4, ror #24 │ │ │ │ + rsbeq pc, r7, ip, asr #31 │ │ │ │ + rsbeq r4, r7, r8, ror #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -358692,22 +358692,22 @@ │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ vaddw.u q1, , d0 │ │ │ │ ldrtmi pc, [r0], -r5, ror #30 @ │ │ │ │ @ instruction: 0xf9acf2a2 │ │ │ │ @ instruction: 0x46206038 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbeq pc, r7, sl, ror pc @ │ │ │ │ - rsbeq r4, r7, r6, lsl ip │ │ │ │ - rsbeq fp, sl, lr, lsl #15 │ │ │ │ - rsbeq pc, r7, ip, lsr pc @ │ │ │ │ - ldrdeq r4, [r7], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r1, r8, r8, asr sl │ │ │ │ - rsbeq pc, r7, lr, ror #29 │ │ │ │ - rsbeq r4, r7, sl, lsl #23 │ │ │ │ + rsbeq pc, r7, lr, ror pc @ │ │ │ │ + rsbeq r4, r7, sl, lsl ip │ │ │ │ + mlseq sl, r2, r7, fp │ │ │ │ + rsbeq pc, r7, r0, asr #30 │ │ │ │ + ldrdeq r4, [r7], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r1, r8, ip, asr sl │ │ │ │ + strdeq pc, [r7], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r4, r7, lr, lsl #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -358747,21 +358747,21 @@ │ │ │ │ @ instruction: 0xf944f2a2 │ │ │ │ @ instruction: 0x46206038 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ bmi 3d1b98 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ vsri.32 q2, q13, #13 │ │ │ │ strb pc, [r1, r1, lsr #30] @ │ │ │ │ - rsbeq pc, r7, lr, ror #28 │ │ │ │ - rsbeq r4, r7, sl, lsl #22 │ │ │ │ - rsbeq fp, sl, r2, lsl #13 │ │ │ │ - strhteq r0, [sl], #-228 @ 0xffffff1c │ │ │ │ - rsbeq pc, r7, r4, lsr #28 │ │ │ │ - rsbeq r4, r7, r0, asr #21 │ │ │ │ - rsbeq r1, r8, ip, asr r9 │ │ │ │ + rsbeq pc, r7, r2, ror lr @ │ │ │ │ + rsbeq r4, r7, lr, lsl #22 │ │ │ │ + rsbeq fp, sl, r6, lsl #13 │ │ │ │ + strhteq r0, [sl], #-232 @ 0xffffff18 │ │ │ │ + rsbeq pc, r7, r8, lsr #28 │ │ │ │ + rsbeq r4, r7, r4, asr #21 │ │ │ │ + rsbeq r1, r8, r0, ror #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r1], r7, lsl #1 │ │ │ │ strmi r4, [r5], -lr, ror #20 │ │ │ │ strbmi r4, [r8], -lr, ror #24 │ │ │ │ @@ -358873,32 +358873,32 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff32f062 │ │ │ │ @ instruction: 0xf6a0e744 │ │ │ │ svclt 0x0000e852 │ │ │ │ ldrshteq sp, [r2], #-82 @ 0xffffffae │ │ │ │ rsbseq sp, r2, lr, ror #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r7, r2, lsl #27 │ │ │ │ - rsbeq r4, r7, lr, lsl sl │ │ │ │ + rsbeq pc, r7, r6, lsl #27 │ │ │ │ + rsbeq r4, r7, r2, lsr #20 │ │ │ │ ldrhteq sp, [r2], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq r0, r8, lr, asr r3 │ │ │ │ + rsbeq r0, r8, r2, ror #6 │ │ │ │ strdeq r1, [r0], -r4 │ │ │ │ - rsbeq fp, sl, ip, lsr r5 │ │ │ │ - strhteq r1, [r8], #-136 @ 0xffffff78 │ │ │ │ - rsbeq r1, r8, r8, ror #17 │ │ │ │ - rsbeq r1, r8, ip, lsl #18 │ │ │ │ - ldrdeq r0, [r8], #-12 @ │ │ │ │ - strdeq r1, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r0, ip, r4, lsr #20 │ │ │ │ - rsbeq fp, sl, r2, asr #9 │ │ │ │ - rsbeq r1, r8, lr, lsl #17 │ │ │ │ - rsbeq fp, sl, r2, ror r4 │ │ │ │ - rsbeq r0, r8, r2, asr r2 │ │ │ │ - rsbeq pc, r7, r0, lsl ip @ │ │ │ │ - rsbeq r4, r7, sl, lsr #17 │ │ │ │ + rsbeq fp, sl, r0, asr #10 │ │ │ │ + strhteq r1, [r8], #-140 @ 0xffffff74 │ │ │ │ + rsbeq r1, r8, ip, ror #17 │ │ │ │ + rsbeq r1, r8, r0, lsl r9 │ │ │ │ + rsbeq r0, r8, r0, ror #1 │ │ │ │ + strdeq r1, [r8], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r0, ip, r8, lsr #20 │ │ │ │ + rsbeq fp, sl, r6, asr #9 │ │ │ │ + mlseq r8, r2, r8, r1 │ │ │ │ + rsbeq fp, sl, r6, ror r4 │ │ │ │ + rsbeq r0, r8, r6, asr r2 │ │ │ │ + rsbeq pc, r7, r4, lsl ip @ │ │ │ │ + rsbeq r4, r7, lr, lsr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc882c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @@ -358935,22 +358935,22 @@ │ │ │ │ stmdami ip, {r1, r2, r3, r6, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe3af15c │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6a64478 │ │ │ │ @ instruction: 0x9c01fb43 │ │ │ │ svclt 0x0000e7c7 │ │ │ │ - rsbeq pc, r7, r4, ror fp @ │ │ │ │ - rsbeq r4, r7, r0, lsl r8 │ │ │ │ - rsbeq fp, sl, sl, lsl #7 │ │ │ │ - mlseq r8, r2, r7, r1 │ │ │ │ - rsbeq fp, sl, sl, ror #6 │ │ │ │ - rsbeq r3, fp, lr, asr #22 │ │ │ │ - rsbeq pc, r7, r8, lsl #22 │ │ │ │ - rsbeq r4, r7, r4, lsr #15 │ │ │ │ + rsbeq pc, r7, r8, ror fp @ │ │ │ │ + rsbeq r4, r7, r4, lsl r8 │ │ │ │ + rsbeq fp, sl, lr, lsl #7 │ │ │ │ + mlseq r8, r6, r7, r1 │ │ │ │ + rsbeq fp, sl, lr, ror #6 │ │ │ │ + rsbeq r3, fp, r2, asr fp │ │ │ │ + rsbeq pc, r7, ip, lsl #22 │ │ │ │ + rsbeq r4, r7, r8, lsr #15 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1b82f5c │ │ │ │ blmi 1b8316c │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -359054,30 +359054,30 @@ │ │ │ │ ldmdami r5, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx 182f338 │ │ │ │ @ instruction: 0xf69fe751 │ │ │ │ svclt 0x0000eee6 │ │ │ │ rsbseq sp, r2, r4, lsl #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r7, r0, sl, pc @ │ │ │ │ - rsbeq r4, r7, ip, lsr #14 │ │ │ │ + mlseq r7, r4, sl, pc @ │ │ │ │ + rsbeq r4, r7, r0, lsr r7 │ │ │ │ rsbseq sp, r2, r6, asr #5 │ │ │ │ - rsbeq fp, sl, lr, lsl #5 │ │ │ │ - rsbeq pc, r7, sl, lsr #20 │ │ │ │ - rsbeq r4, r7, r6, asr #13 │ │ │ │ - rsbeq fp, sl, r0, lsr r2 │ │ │ │ - rsbeq pc, r7, r4, asr #20 │ │ │ │ - rsbeq pc, r7, ip, lsr #19 │ │ │ │ - rsbeq r4, r7, r8, asr #12 │ │ │ │ - mlseq r7, r0, r9, pc @ │ │ │ │ - rsbeq r4, r7, ip, lsr #12 │ │ │ │ - rsbeq pc, r7, sl, ror #18 │ │ │ │ - rsbeq r4, r7, r6, lsl #12 │ │ │ │ - rsbeq pc, r7, r6, lsr r9 @ │ │ │ │ - ldrdeq r4, [r7], #-82 @ 0xffffffae @ │ │ │ │ + mlseq sl, r2, r2, fp │ │ │ │ + rsbeq pc, r7, lr, lsr #20 │ │ │ │ + rsbeq r4, r7, sl, asr #13 │ │ │ │ + rsbeq fp, sl, r4, lsr r2 │ │ │ │ + rsbeq pc, r7, r8, asr #20 │ │ │ │ + strhteq pc, [r7], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r4, r7, ip, asr #12 │ │ │ │ + mlseq r7, r4, r9, pc @ │ │ │ │ + rsbeq r4, r7, r0, lsr r6 │ │ │ │ + rsbeq pc, r7, lr, ror #18 │ │ │ │ + rsbeq r4, r7, sl, lsl #12 │ │ │ │ + rsbeq pc, r7, sl, lsr r9 @ │ │ │ │ + ldrdeq r4, [r7], #-86 @ 0xffffffaa @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc8af8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @@ -359122,22 +359122,22 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9d4f6a6 │ │ │ │ ldr r9, [lr, r1, lsl #24]! │ │ │ │ tstcs r0, sl, lsl #20 │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ stc2 3, cr15, [r2], {179} @ 0xb3 │ │ │ │ svclt 0x0000e7ca │ │ │ │ - rsbeq pc, r7, r8, lsr #17 │ │ │ │ - rsbeq r4, r7, r4, asr #10 │ │ │ │ - strhteq fp, [sl], #-14 │ │ │ │ - strdeq r0, [r8], #-82 @ 0xffffffae @ │ │ │ │ - mlseq sl, lr, r0, fp │ │ │ │ - rsbeq pc, r7, sl, lsr #16 │ │ │ │ - rsbeq r4, r7, r6, asr #9 │ │ │ │ - rsbeq r1, r8, r2, lsl #9 │ │ │ │ + rsbeq pc, r7, ip, lsr #17 │ │ │ │ + rsbeq r4, r7, r8, asr #10 │ │ │ │ + rsbeq fp, sl, r2, asr #1 │ │ │ │ + strdeq r0, [r8], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq fp, sl, r2, lsr #1 │ │ │ │ + rsbeq pc, r7, lr, lsr #16 │ │ │ │ + rsbeq r4, r7, sl, asr #9 │ │ │ │ + rsbeq r1, r8, r6, lsl #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc8be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ strmi r2, [r5], -r0, lsl #6 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ vsubhn.i64 d4, , q7 │ │ │ │ @@ -359159,18 +359159,18 @@ │ │ │ │ stmdami r9, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf988f6a6 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ @ instruction: 0xf2a24630 │ │ │ │ mlasvs r8, r1, sp, pc @ │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - strhteq pc, [r7], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r4, r7, r6, asr r4 │ │ │ │ - mlseq r7, r2, r7, pc @ │ │ │ │ - rsbeq r4, r7, lr, lsr #8 │ │ │ │ + strhteq pc, [r7], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r4, r7, sl, asr r4 │ │ │ │ + mlseq r7, r6, r7, pc @ │ │ │ │ + rsbeq r4, r7, r2, lsr r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc8c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ strmi r2, [r5], -r0, lsl #6 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ vsubhn.i64 d4, , q7 │ │ │ │ @@ -359193,18 +359193,18 @@ │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6a64478 │ │ │ │ strtmi pc, [r0], -r5, asr #18 │ │ │ │ @ instruction: 0x4630bdf8 │ │ │ │ stc2l 2, cr15, [lr, #-648] @ 0xfffffd78 │ │ │ │ @ instruction: 0x46206038 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq pc, r7, r6, lsr r7 @ │ │ │ │ - ldrdeq r4, [r7], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq pc, r7, ip, lsl #14 │ │ │ │ - rsbeq r4, r7, r8, lsr #7 │ │ │ │ + rsbeq pc, r7, sl, lsr r7 @ │ │ │ │ + ldrdeq r4, [r7], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq pc, r7, r0, lsl r7 @ │ │ │ │ + rsbeq r4, r7, ip, lsr #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc8cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -359254,24 +359254,24 @@ │ │ │ │ biceq pc, pc, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf6a6300c │ │ │ │ stmdami ip, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8c4f6a6 │ │ │ │ str r9, [ip, r1, lsl #24]! │ │ │ │ - rsbeq pc, r7, ip, lsr #13 │ │ │ │ - rsbeq r4, r7, r8, asr #6 │ │ │ │ - rsbeq sl, sl, r2, asr #29 │ │ │ │ - rsbeq r1, r7, ip, lsr sl │ │ │ │ - mlseq sl, r0, lr, sl │ │ │ │ - rsbeq r2, ip, ip, lsl #23 │ │ │ │ - rsbeq pc, r7, r2, lsr r6 @ │ │ │ │ - rsbeq r1, r7, r0, asr sl │ │ │ │ - rsbeq pc, r7, sl, lsl #12 │ │ │ │ - rsbeq r4, r7, r6, lsr #5 │ │ │ │ + strhteq pc, [r7], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r4, r7, ip, asr #6 │ │ │ │ + rsbeq sl, sl, r6, asr #29 │ │ │ │ + rsbeq r1, r7, r0, asr #20 │ │ │ │ + mlseq sl, r4, lr, sl │ │ │ │ + mlseq ip, r0, fp, r2 │ │ │ │ + rsbeq pc, r7, r6, lsr r6 @ │ │ │ │ + rsbeq r1, r7, r4, asr sl │ │ │ │ + rsbeq pc, r7, lr, lsl #12 │ │ │ │ + rsbeq r4, r7, sl, lsr #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc8e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -359321,24 +359321,24 @@ │ │ │ │ mvnseq pc, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf6a5300c │ │ │ │ stmdami ip, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf83ef6a6 │ │ │ │ str r9, [ip, r1, lsl #24]! │ │ │ │ - rsbeq pc, r7, r0, lsr #11 │ │ │ │ - rsbeq r4, r7, ip, lsr r2 │ │ │ │ - strhteq sl, [sl], #-214 @ 0xffffff2a │ │ │ │ - rsbeq r1, r7, r0, lsr r9 │ │ │ │ - rsbeq sl, sl, r4, lsl #27 │ │ │ │ - rsbeq r2, ip, r0, lsl #21 │ │ │ │ - rsbeq pc, r7, r6, lsr #10 │ │ │ │ - rsbeq r1, r7, r4, asr #18 │ │ │ │ - strdeq pc, [r7], #-78 @ 0xffffffb2 @ │ │ │ │ - mlseq r7, sl, r1, r4 │ │ │ │ + rsbeq pc, r7, r4, lsr #11 │ │ │ │ + rsbeq r4, r7, r0, asr #4 │ │ │ │ + strhteq sl, [sl], #-218 @ 0xffffff26 │ │ │ │ + rsbeq r1, r7, r4, lsr r9 │ │ │ │ + rsbeq sl, sl, r8, lsl #27 │ │ │ │ + rsbeq r2, ip, r4, lsl #21 │ │ │ │ + rsbeq pc, r7, sl, lsr #10 │ │ │ │ + rsbeq r1, r7, r8, asr #18 │ │ │ │ + rsbeq pc, r7, r2, lsl #10 │ │ │ │ + mlseq r7, lr, r1, r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc8f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -359393,25 +359393,25 @@ │ │ │ │ @ instruction: 0xf06f1135 │ │ │ │ ldrbtmi r0, [r8], #-1031 @ 0xfffffbf9 │ │ │ │ @ instruction: 0xf6a5300c │ │ │ │ stmdami sp, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -pc, lsr #31 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - mlseq r7, r4, r4, pc @ │ │ │ │ - rsbeq r4, r7, r0, lsr r1 │ │ │ │ - rsbeq sl, sl, sl, lsr #25 │ │ │ │ - mlseq ip, r2, r9, r2 │ │ │ │ - rsbeq sl, sl, r2, ror ip │ │ │ │ - strdeq r1, [r7], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r1, r7, r0, lsl #16 │ │ │ │ - strdeq pc, [r7], #-62 @ 0xffffffc2 @ │ │ │ │ - mlseq r7, sl, r0, r4 │ │ │ │ - ldrdeq pc, [r7], #-62 @ 0xffffffc2 @ │ │ │ │ + mlseq r7, r8, r4, pc @ │ │ │ │ + rsbeq r4, r7, r4, lsr r1 │ │ │ │ + rsbeq sl, sl, lr, lsr #25 │ │ │ │ + mlseq ip, r6, r9, r2 │ │ │ │ + rsbeq sl, sl, r6, ror ip │ │ │ │ strdeq r1, [r7], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r1, r7, r4, lsl #16 │ │ │ │ + rsbeq pc, r7, r2, lsl #8 │ │ │ │ + mlseq r7, lr, r0, r4 │ │ │ │ + rsbeq pc, r7, r2, ror #7 │ │ │ │ + rsbeq r1, r7, r0, lsl #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc9030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -359476,27 +359476,27 @@ │ │ │ │ @ instruction: 0xf6404811 │ │ │ │ @ instruction: 0xf06f1169 │ │ │ │ ldrbtmi r0, [r8], #-1031 @ 0xfffffbf9 │ │ │ │ @ instruction: 0xf6a5300c │ │ │ │ stmdami lr, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ str pc, [lr, r7, lsl #30] │ │ │ │ - rsbeq pc, r7, r0, ror r3 @ │ │ │ │ - rsbeq r4, r7, ip │ │ │ │ - rsbeq sl, sl, r6, lsl #23 │ │ │ │ - rsbeq r0, r8, lr, ror #31 │ │ │ │ - rsbeq sl, sl, r6, asr fp │ │ │ │ - rsbeq r1, r8, lr, lsr #32 │ │ │ │ - mlseq r8, ip, pc, r0 @ │ │ │ │ - ldrdeq pc, [r7], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r3, r7, r2, ror pc │ │ │ │ - rsbeq pc, r7, lr, lsr #5 │ │ │ │ - rsbeq r3, r7, sl, asr #30 │ │ │ │ - rsbeq pc, r7, lr, lsl #5 │ │ │ │ - rsbeq r1, r8, r0 │ │ │ │ + rsbeq pc, r7, r4, ror r3 @ │ │ │ │ + rsbeq r4, r7, r0, lsl r0 │ │ │ │ + rsbeq sl, sl, sl, lsl #23 │ │ │ │ + strdeq r0, [r8], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq sl, sl, sl, asr fp │ │ │ │ + rsbeq r1, r8, r2, lsr r0 │ │ │ │ + rsbeq r0, r8, r0, lsr #31 │ │ │ │ + ldrdeq pc, [r7], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r3, r7, r6, ror pc │ │ │ │ + strhteq pc, [r7], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r3, r7, lr, asr #30 │ │ │ │ + mlseq r7, r2, r2, pc @ │ │ │ │ + rsbeq r1, r8, r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #6 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf2a1461a │ │ │ │ @@ -359521,19 +359521,19 @@ │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ strtmi r4, [r8], -r9, lsl #20 │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf8e8f3b3 │ │ │ │ @ instruction: 0xf2a14630 │ │ │ │ eorsvs pc, r8, pc, lsr #22 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - rsbeq pc, r7, lr, lsl r2 @ │ │ │ │ - strhteq r3, [r7], #-234 @ 0xffffff16 │ │ │ │ - strdeq pc, [r7], #-22 @ 0xffffffea @ │ │ │ │ - mlseq r7, r2, lr, r3 │ │ │ │ - rsbeq r0, r8, lr, ror #30 │ │ │ │ + rsbeq pc, r7, r2, lsr #4 │ │ │ │ + strhteq r3, [r7], #-238 @ 0xffffff12 │ │ │ │ + strdeq pc, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ + mlseq r7, r6, lr, r3 │ │ │ │ + rsbeq r0, r8, r2, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ vsubhn.i64 d4, q1, q4 │ │ │ │ strmi pc, [r5], -fp, lsr #21 │ │ │ │ stc2 3, cr15, [r0], {114} @ 0x72 │ │ │ │ @@ -359547,17 +359547,17 @@ │ │ │ │ vsri.32 q2, q13, #13 │ │ │ │ @ instruction: 0x2001f8b9 │ │ │ │ bmi 321534 >::_M_default_append(unsigned int)@@Base+0x9e9a0> │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ vsri.32 q2, q13, #13 │ │ │ │ @ instruction: 0x2001f8b1 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - rsbeq pc, fp, r8, lsl pc @ │ │ │ │ + rsbeq pc, fp, ip, lsl pc @ │ │ │ │ + rsbeq r0, r8, r0, asr #30 │ │ │ │ rsbeq r0, r8, ip, lsr pc │ │ │ │ - rsbeq r0, r8, r8, lsr pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359580,18 +359580,18 @@ │ │ │ │ msrmi (UNDEF: 108), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [lr, #-660]! @ 0xfffffd6c │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fe39 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq pc, r7, sl, lsr #2 │ │ │ │ - rsbeq r3, r7, r6, asr #27 │ │ │ │ - strdeq pc, [r7], #-4 @ │ │ │ │ - mlseq r7, r0, sp, r3 │ │ │ │ + rsbeq pc, r7, lr, lsr #2 │ │ │ │ + rsbeq r3, r7, sl, asr #27 │ │ │ │ + strdeq pc, [r7], #-8 @ │ │ │ │ + mlseq r7, r4, sp, r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359614,18 +359614,18 @@ │ │ │ │ cmnpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [sl, #-660]! @ 0xfffffd6c │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fdf5 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq pc, r7, r2, lsr #1 │ │ │ │ - rsbeq r3, r7, lr, lsr sp │ │ │ │ - rsbeq pc, r7, ip, rrx │ │ │ │ - rsbeq r3, r7, r8, lsl #26 │ │ │ │ + rsbeq pc, r7, r6, lsr #1 │ │ │ │ + rsbeq r3, r7, r2, asr #26 │ │ │ │ + rsbeq pc, r7, r0, ror r0 @ │ │ │ │ + rsbeq r3, r7, ip, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359648,18 +359648,18 @@ │ │ │ │ orrmi pc, r4, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r6], #660 @ 0x294 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fdb1 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq pc, r7, sl, lsl r0 @ │ │ │ │ - strhteq r3, [r7], #-198 @ 0xffffff3a │ │ │ │ - rsbeq lr, r7, r4, ror #31 │ │ │ │ - rsbeq r3, r7, r0, lsl #25 │ │ │ │ + rsbeq pc, r7, lr, lsl r0 @ │ │ │ │ + strhteq r3, [r7], #-202 @ 0xffffff36 │ │ │ │ + rsbeq lr, r7, r8, ror #31 │ │ │ │ + rsbeq r3, r7, r4, lsl #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359682,18 +359682,18 @@ │ │ │ │ cmppvs r9, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r2], #660 @ 0x294 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -sp, ror #26 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - mlseq r7, r2, pc, lr @ │ │ │ │ - rsbeq r3, r7, lr, lsr #24 │ │ │ │ - rsbeq lr, r7, ip, asr pc │ │ │ │ - strdeq r3, [r7], #-184 @ 0xffffff48 @ │ │ │ │ + mlseq r7, r6, pc, lr @ │ │ │ │ + rsbeq r3, r7, r2, lsr ip │ │ │ │ + rsbeq lr, r7, r0, ror #30 │ │ │ │ + strdeq r3, [r7], #-188 @ 0xffffff44 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359716,18 +359716,18 @@ │ │ │ │ orrsmi pc, ip, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [lr], #-660 @ 0xfffffd6c │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r9, lsr #26 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, sl, lsl #30 │ │ │ │ - rsbeq r3, r7, r6, lsr #23 │ │ │ │ - ldrdeq lr, [r7], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r3, r7, r0, ror fp │ │ │ │ + rsbeq lr, r7, lr, lsl #30 │ │ │ │ + rsbeq r3, r7, sl, lsr #23 │ │ │ │ + ldrdeq lr, [r7], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r3, r7, r4, ror fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359750,18 +359750,18 @@ │ │ │ │ @ instruction: 0x41a8f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [sl], #-660 @ 0xfffffd6c │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r5, ror #25 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, r2, lsl #29 │ │ │ │ - rsbeq r3, r7, lr, lsl fp │ │ │ │ - rsbeq lr, r7, ip, asr #28 │ │ │ │ - rsbeq r3, r7, r8, ror #21 │ │ │ │ + rsbeq lr, r7, r6, lsl #29 │ │ │ │ + rsbeq r3, r7, r2, lsr #22 │ │ │ │ + rsbeq lr, r7, r0, asr lr │ │ │ │ + rsbeq r3, r7, ip, ror #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc95a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359784,18 +359784,18 @@ │ │ │ │ @ instruction: 0x41b4f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffb2fe9e │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r1, lsr #25 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - strdeq lr, [r7], #-218 @ 0xffffff26 @ │ │ │ │ - mlseq r7, r6, sl, r3 │ │ │ │ - rsbeq lr, r7, r4, asr #27 │ │ │ │ - rsbeq r3, r7, r0, ror #20 │ │ │ │ + strdeq lr, [r7], #-222 @ 0xffffff22 @ │ │ │ │ + mlseq r7, sl, sl, r3 │ │ │ │ + rsbeq lr, r7, r8, asr #27 │ │ │ │ + rsbeq r3, r7, r4, ror #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359818,18 +359818,18 @@ │ │ │ │ cmppvs ip, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fea2ff26 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fc5d │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, r2, ror sp │ │ │ │ - rsbeq r3, r7, lr, lsl #20 │ │ │ │ - rsbeq lr, r7, ip, lsr sp │ │ │ │ - ldrdeq r3, [r7], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq lr, r7, r6, ror sp │ │ │ │ + rsbeq r3, r7, r2, lsl sl │ │ │ │ + rsbeq lr, r7, r0, asr #26 │ │ │ │ + ldrdeq r3, [r7], #-156 @ 0xffffff64 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc96b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359852,18 +359852,18 @@ │ │ │ │ bicmi pc, ip, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 192ffae │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fc19 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, sl, ror #25 │ │ │ │ - rsbeq r3, r7, r6, lsl #19 │ │ │ │ - strhteq lr, [r7], #-196 @ 0xffffff3c │ │ │ │ - rsbeq r3, r7, r0, asr r9 │ │ │ │ + rsbeq lr, r7, lr, ror #25 │ │ │ │ + rsbeq r3, r7, sl, lsl #19 │ │ │ │ + strhteq lr, [r7], #-200 @ 0xffffff38 │ │ │ │ + rsbeq r3, r7, r4, asr r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359886,18 +359886,18 @@ │ │ │ │ bicsmi pc, r8, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 830036 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fbd5 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, r2, ror #24 │ │ │ │ - strdeq r3, [r7], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq lr, r7, ip, lsr #24 │ │ │ │ - rsbeq r3, r7, r8, asr #17 │ │ │ │ + rsbeq lr, r7, r6, ror #24 │ │ │ │ + rsbeq r3, r7, r2, lsl #18 │ │ │ │ + rsbeq lr, r7, r0, lsr ip │ │ │ │ + rsbeq r3, r7, ip, asr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc97c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359920,18 +359920,18 @@ │ │ │ │ mvnmi pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff7300bc │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fb91 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - ldrdeq lr, [r7], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r3, r7, r6, ror r8 │ │ │ │ - rsbeq lr, r7, r4, lsr #23 │ │ │ │ - rsbeq r3, r7, r0, asr #16 │ │ │ │ + ldrdeq lr, [r7], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r3, r7, sl, ror r8 │ │ │ │ + rsbeq lr, r7, r8, lsr #23 │ │ │ │ + rsbeq r3, r7, r4, asr #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359954,18 +359954,18 @@ │ │ │ │ cmppvs pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe630144 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -sp, asr #22 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, r2, asr fp │ │ │ │ - rsbeq r3, r7, lr, ror #15 │ │ │ │ - rsbeq lr, r7, ip, lsl fp │ │ │ │ - strhteq r3, [r7], #-120 @ 0xffffff88 │ │ │ │ + rsbeq lr, r7, r6, asr fp │ │ │ │ + strdeq r3, [r7], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq lr, r7, r0, lsr #22 │ │ │ │ + strhteq r3, [r7], #-124 @ 0xffffff84 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc98d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359988,18 +359988,18 @@ │ │ │ │ mvnsmi pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 15301cc │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r9, lsl #22 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, sl, asr #21 │ │ │ │ - rsbeq r3, r7, r6, ror #14 │ │ │ │ - mlseq r7, r4, sl, lr │ │ │ │ - rsbeq r3, r7, r0, lsr r7 │ │ │ │ + rsbeq lr, r7, lr, asr #21 │ │ │ │ + rsbeq r3, r7, sl, ror #14 │ │ │ │ + mlseq r7, r8, sl, lr │ │ │ │ + rsbeq r3, r7, r4, lsr r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, q0, q12 │ │ │ │ @@ -360022,18 +360022,18 @@ │ │ │ │ tstppl lr, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 430254 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r5, asr #21 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, r2, asr #20 │ │ │ │ - ldrdeq r3, [r7], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq lr, r7, ip, lsl #20 │ │ │ │ - rsbeq r3, r7, r8, lsr #13 │ │ │ │ + rsbeq lr, r7, r6, asr #20 │ │ │ │ + rsbeq r3, r7, r2, ror #13 │ │ │ │ + rsbeq lr, r7, r0, lsl sl │ │ │ │ + rsbeq r3, r7, ip, lsr #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc99e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, q0, q12 │ │ │ │ @@ -360056,18 +360056,18 @@ │ │ │ │ tstppl sp, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9c6f6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r1, lsl #21 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - strhteq lr, [r7], #-154 @ 0xffffff66 │ │ │ │ - rsbeq r3, r7, r6, asr r6 │ │ │ │ - rsbeq lr, r7, r4, lsl #19 │ │ │ │ - rsbeq r3, r7, r0, lsr #12 │ │ │ │ + strhteq lr, [r7], #-158 @ 0xffffff62 │ │ │ │ + rsbeq r3, r7, sl, asr r6 │ │ │ │ + rsbeq lr, r7, r8, lsl #19 │ │ │ │ + rsbeq r3, r7, r4, lsr #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, q0, q12 │ │ │ │ @@ -360090,18 +360090,18 @@ │ │ │ │ msrpl R12_fiq, r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf982f6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fa3d │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, r2, lsr r9 │ │ │ │ - rsbeq r3, r7, lr, asr #11 │ │ │ │ - strdeq lr, [r7], #-140 @ 0xffffff74 @ │ │ │ │ - mlseq r7, r8, r5, r3 │ │ │ │ + rsbeq lr, r7, r6, lsr r9 │ │ │ │ + ldrdeq r3, [r7], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq lr, r7, r0, lsl #18 │ │ │ │ + mlseq r7, ip, r5, r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9af8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, q0, q12 │ │ │ │ @@ -360124,18 +360124,18 @@ │ │ │ │ teqppl fp, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf93ef6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620f9f9 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, sl, lsr #17 │ │ │ │ - rsbeq r3, r7, r6, asr #10 │ │ │ │ - rsbeq lr, r7, r4, ror r8 │ │ │ │ - rsbeq r3, r7, r0, lsl r5 │ │ │ │ + rsbeq lr, r7, lr, lsr #17 │ │ │ │ + rsbeq r3, r7, sl, asr #10 │ │ │ │ + rsbeq lr, r7, r8, ror r8 │ │ │ │ + rsbeq r3, r7, r4, lsl r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9b80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, q0, q12 │ │ │ │ @@ -360158,18 +360158,18 @@ │ │ │ │ cmpppl sl, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8faf6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620f9b5 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, r2, lsr #16 │ │ │ │ - strhteq r3, [r7], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq lr, r7, ip, ror #15 │ │ │ │ - rsbeq r3, r7, r8, lsl #9 │ │ │ │ + rsbeq lr, r7, r6, lsr #16 │ │ │ │ + rsbeq r3, r7, r2, asr #9 │ │ │ │ + strdeq lr, [r7], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r3, r7, ip, lsl #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, q0, q12 │ │ │ │ @@ -360192,18 +360192,18 @@ │ │ │ │ cmpppl r9, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8b6f6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620f971 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - mlseq r7, sl, r7, lr │ │ │ │ - rsbeq r3, r7, r6, lsr r4 │ │ │ │ - rsbeq lr, r7, r4, ror #14 │ │ │ │ - rsbeq r3, r7, r0, lsl #8 │ │ │ │ + mlseq r7, lr, r7, lr │ │ │ │ + rsbeq r3, r7, sl, lsr r4 │ │ │ │ + rsbeq lr, r7, r8, ror #14 │ │ │ │ + rsbeq r3, r7, r4, lsl #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, q0, q12 │ │ │ │ @@ -360226,18 +360226,18 @@ │ │ │ │ msrpl (UNDEF: 104), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf872f6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -sp, lsr #18 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, r2, lsl r7 │ │ │ │ - rsbeq r3, r7, lr, lsr #7 │ │ │ │ - ldrdeq lr, [r7], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r3, r7, r8, ror r3 │ │ │ │ + rsbeq lr, r7, r6, lsl r7 │ │ │ │ + strhteq r3, [r7], #-50 @ 0xffffffce │ │ │ │ + rsbeq lr, r7, r0, ror #13 │ │ │ │ + rsbeq r3, r7, ip, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdami r8!, {r0, r2, r9, sl, lr} │ │ │ │ bmi f84380 │ │ │ │ addlt r4, r4, r8, ror r4 │ │ │ │ @@ -360293,22 +360293,22 @@ │ │ │ │ vaddw.s8 q1, q4, d0 │ │ │ │ @ instruction: 0x4641f87b │ │ │ │ vsubhn.i16 d4, q4, q12 │ │ │ │ @ instruction: 0xe7abf839 │ │ │ │ ldc 6, cr15, [r6, #-632]! @ 0xfffffd88 │ │ │ │ rsbseq fp, r2, r8, ror #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r8, lr, asr #8 │ │ │ │ + rsbeq r0, r8, r2, asr r4 │ │ │ │ rsbseq fp, r2, ip, lsr #29 │ │ │ │ - rsbeq lr, r7, r6, lsr #12 │ │ │ │ - rsbeq r3, r7, r2, asr #5 │ │ │ │ - rsbeq lr, r7, sl, lsl #12 │ │ │ │ - rsbeq r3, r7, r6, lsr #5 │ │ │ │ - rsbeq lr, r7, lr, ror #11 │ │ │ │ - rsbeq r3, r7, sl, lsl #5 │ │ │ │ + rsbeq lr, r7, sl, lsr #12 │ │ │ │ + rsbeq r3, r7, r6, asr #5 │ │ │ │ + rsbeq lr, r7, lr, lsl #12 │ │ │ │ + rsbeq r3, r7, sl, lsr #5 │ │ │ │ + strdeq lr, [r7], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r3, r7, lr, lsl #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 22e0ec │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1bb0f70 │ │ │ │ stclmi 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ bmi fe64468c │ │ │ │ @@ -360457,31 +360457,31 @@ │ │ │ │ ldrbt pc, [r2], r9, ror #18 @ │ │ │ │ bl ffeb0900 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ rsbseq fp, r2, r6, asr #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r8, r0, ror r3 │ │ │ │ + rsbeq r0, r8, r4, ror r3 │ │ │ │ @ instruction: 0x0072bd96 │ │ │ │ rsbeq r9, sp, r2, asr #3 │ │ │ │ - rsbeq r0, r8, r2, lsr #6 │ │ │ │ - rsbeq r0, r8, r6, asr #6 │ │ │ │ - rsbeq r0, r8, ip, ror #5 │ │ │ │ - rsbeq r0, r8, r2, lsr #6 │ │ │ │ - rsbeq lr, r7, r0, lsr r4 │ │ │ │ - rsbeq r3, r7, ip, asr #1 │ │ │ │ - rsbeq r0, r8, r4, lsl #5 │ │ │ │ - rsbeq r0, r8, r2, ror r2 │ │ │ │ - ldrdeq lr, [r7], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r3, r7, sl, ror r0 │ │ │ │ - strhteq lr, [r7], #-50 @ 0xffffffce │ │ │ │ - rsbeq r3, r7, lr, asr #32 │ │ │ │ - rsbeq lr, r7, r0, ror #6 │ │ │ │ - strdeq r2, [r7], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r0, r8, r6, lsr #6 │ │ │ │ + rsbeq r0, r8, sl, asr #6 │ │ │ │ + strdeq r0, [r8], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r0, r8, r6, lsr #6 │ │ │ │ + rsbeq lr, r7, r4, lsr r4 │ │ │ │ + ldrdeq r3, [r7], #-0 @ │ │ │ │ + rsbeq r0, r8, r8, lsl #5 │ │ │ │ + rsbeq r0, r8, r6, ror r2 │ │ │ │ + rsbeq lr, r7, r2, ror #7 │ │ │ │ + rsbeq r3, r7, lr, ror r0 │ │ │ │ + strhteq lr, [r7], #-54 @ 0xffffffca │ │ │ │ + rsbeq r3, r7, r2, asr r0 │ │ │ │ + rsbeq lr, r7, r4, ror #6 │ │ │ │ + rsbeq r3, r7, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecca0e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -360496,16 +360496,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6a4300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff12f6a4 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq lr, r7, r6, lsr #5 │ │ │ │ - rsbeq r2, r7, r2, asr #30 │ │ │ │ + rsbeq lr, r7, sl, lsr #5 │ │ │ │ + rsbeq r2, r7, r6, asr #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwcs r4, #1566 @ 0x61e │ │ │ │ ldrmi fp, [r5], -r4, lsl #1 │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ @@ -360541,19 +360541,19 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [lr, #656]! @ 0x290 │ │ │ │ stmdbls r3, {r3, fp, lr} │ │ │ │ @ instruction: 0xf6a44478 │ │ │ │ stcls 14, cr15, [r3], {185} @ 0xb9 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq lr, r7, r4, asr r2 │ │ │ │ - strdeq r2, [r7], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r0, r8, ip, asr #1 │ │ │ │ - strdeq lr, [r7], #-20 @ 0xffffffec @ │ │ │ │ - mlseq r7, r0, lr, r2 │ │ │ │ + rsbeq lr, r7, r8, asr r2 │ │ │ │ + strdeq r2, [r7], #-228 @ 0xffffff1c @ │ │ │ │ + ldrdeq r0, [r8], #-0 @ │ │ │ │ + strdeq lr, [r7], #-24 @ 0xffffffe8 @ │ │ │ │ + mlseq r7, r4, lr, r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r5], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -360588,19 +360588,19 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r0, #656]! @ 0x290 │ │ │ │ strtmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6a44478 │ │ │ │ @ instruction: 0x4620fe5b │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - ldrdeq pc, [r7], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq lr, r7, r8, asr r1 │ │ │ │ - strdeq r2, [r7], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq lr, r7, r8, lsr r1 │ │ │ │ - ldrdeq r2, [r7], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq pc, r7, r0, ror #27 │ │ │ │ + rsbeq lr, r7, ip, asr r1 │ │ │ │ + strdeq r2, [r7], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq lr, r7, ip, lsr r1 │ │ │ │ + ldrdeq r2, [r7], #-216 @ 0xffffff28 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r5], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -360635,19 +360635,19 @@ │ │ │ │ ldrbtmi r7, [r8], #-472 @ 0xfffffe28 │ │ │ │ @ instruction: 0xf6a4300c │ │ │ │ stmdami r8, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 6, cr15, [ip, #656]! @ 0x290 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq pc, r7, r0, lsr #26 │ │ │ │ - mlseq r7, sl, r0, lr │ │ │ │ - rsbeq r2, r7, r6, lsr sp │ │ │ │ - rsbeq lr, r7, sl, ror r0 │ │ │ │ - rsbeq r2, r7, r6, lsl sp │ │ │ │ + rsbeq pc, r7, r4, lsr #26 │ │ │ │ + mlseq r7, lr, r0, lr │ │ │ │ + rsbeq r2, r7, sl, lsr sp │ │ │ │ + rsbeq lr, r7, lr, ror r0 │ │ │ │ + rsbeq r2, r7, sl, lsl sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r5], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -360681,19 +360681,19 @@ │ │ │ │ ldrbtmi r6, [r8], #-429 @ 0xfffffe53 │ │ │ │ @ instruction: 0xf6a4300c │ │ │ │ stmdami r8, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [r0, #656]! @ 0x290 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - strdeq r0, [r7], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq sp, r7, r2, ror #31 │ │ │ │ - rsbeq r2, r7, lr, ror ip │ │ │ │ - rsbeq sp, r7, r2, asr #31 │ │ │ │ - rsbeq r2, r7, lr, asr ip │ │ │ │ + rsbeq r0, r7, r0, lsl #18 │ │ │ │ + rsbeq sp, r7, r6, ror #31 │ │ │ │ + rsbeq r2, r7, r2, lsl #25 │ │ │ │ + rsbeq sp, r7, r6, asr #31 │ │ │ │ + rsbeq r2, r7, r2, ror #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r5], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -360727,19 +360727,19 @@ │ │ │ │ ldrbtmi r6, [r8], #-411 @ 0xfffffe65 │ │ │ │ @ instruction: 0xf6a4300c │ │ │ │ stmdami r8, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 6, cr15, [r4, #-656] @ 0xfffffd70 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq r0, r7, r4, asr #16 │ │ │ │ - rsbeq sp, r7, sl, lsr #30 │ │ │ │ - rsbeq r2, r7, r6, asr #23 │ │ │ │ - rsbeq sp, r7, sl, lsl #30 │ │ │ │ - rsbeq r2, r7, r6, lsr #23 │ │ │ │ + rsbeq r0, r7, r8, asr #16 │ │ │ │ + rsbeq sp, r7, lr, lsr #30 │ │ │ │ + rsbeq r2, r7, sl, asr #23 │ │ │ │ + rsbeq sp, r7, lr, lsl #30 │ │ │ │ + rsbeq r2, r7, sl, lsr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecca4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -360770,19 +360770,19 @@ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ @ instruction: 0xff28f3b1 │ │ │ │ @ instruction: 0xf2a04630 │ │ │ │ eorsvs pc, r8, pc, ror #18 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - strhteq sp, [r7], #-224 @ 0xffffff20 │ │ │ │ - rsbeq r2, r7, ip, asr #22 │ │ │ │ - rsbeq r9, sl, r6, asr #13 │ │ │ │ - rsbeq sp, r7, r4, ror lr │ │ │ │ - rsbeq r2, r7, r0, lsl fp │ │ │ │ + strhteq sp, [r7], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r2, r7, r0, asr fp │ │ │ │ + rsbeq r9, sl, sl, asr #13 │ │ │ │ + rsbeq sp, r7, r8, ror lr │ │ │ │ + rsbeq r2, r7, r4, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecca59c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -360813,19 +360813,19 @@ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ mrc2 3, 6, pc, cr2, cr1, {5} │ │ │ │ @ instruction: 0xf2a04630 │ │ │ │ eorsvs pc, r8, r9, lsl r9 @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq sp, r7, r4, lsl #28 │ │ │ │ - rsbeq r2, r7, r0, lsr #21 │ │ │ │ - rsbeq r9, sl, sl, lsl r6 │ │ │ │ - rsbeq sp, r7, r8, asr #27 │ │ │ │ - rsbeq r2, r7, r4, ror #20 │ │ │ │ + rsbeq sp, r7, r8, lsl #28 │ │ │ │ + rsbeq r2, r7, r4, lsr #21 │ │ │ │ + rsbeq r9, sl, lr, lsl r6 │ │ │ │ + rsbeq sp, r7, ip, asr #27 │ │ │ │ + rsbeq r2, r7, r8, ror #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecca648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -360856,19 +360856,19 @@ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ mrc2 3, 3, pc, cr12, cr1, {5} │ │ │ │ @ instruction: 0xf2a04630 │ │ │ │ eorsvs pc, r8, r3, asr #17 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq sp, r7, r8, asr sp │ │ │ │ - strdeq r2, [r7], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r9, sl, lr, ror #10 │ │ │ │ - rsbeq sp, r7, ip, lsl sp │ │ │ │ - strhteq r2, [r7], #-152 @ 0xffffff68 │ │ │ │ + rsbeq sp, r7, ip, asr sp │ │ │ │ + strdeq r2, [r7], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r9, sl, r2, ror r5 │ │ │ │ + rsbeq sp, r7, r0, lsr #26 │ │ │ │ + strhteq r2, [r7], #-156 @ 0xffffff64 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff1b182c │ │ │ │ pkhbtmi r4, r3, r5, lsl #12 │ │ │ │ bmi 1d44d44 │ │ │ │ blmi 1d44f68 │ │ │ │ @@ -360980,30 +360980,30 @@ │ │ │ │ vmin.u q10, , q0 │ │ │ │ ldmdbmi r4, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1539 @ 0xfffff9fd │ │ │ │ @ instruction: 0xf69de7cc │ │ │ │ svclt 0x0000efda │ │ │ │ rsbseq fp, r2, r8, lsl #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r7, sl, lsr r4 │ │ │ │ - rsbeq pc, r7, r6, ror #22 │ │ │ │ - strhteq lr, [r7], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq lr, r7, lr, lsr r4 │ │ │ │ + rsbeq pc, r7, sl, ror #22 │ │ │ │ + rsbeq lr, r7, r0, asr #7 │ │ │ │ rsbseq fp, r2, r6, asr #8 │ │ │ │ - ldrdeq sp, [r7], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r2, r7, r4, ror r8 │ │ │ │ - rsbeq sp, r7, ip, lsr #23 │ │ │ │ - rsbeq r2, r7, r8, asr #16 │ │ │ │ - rsbeq lr, r7, r6, lsr r3 │ │ │ │ - rsbeq r6, r8, lr, lsl #14 │ │ │ │ - rsbeq pc, r7, r0, lsl #21 │ │ │ │ - rsbeq lr, r7, r6, lsl #6 │ │ │ │ - rsbeq sp, r7, ip, lsr fp │ │ │ │ - ldrdeq r2, [r7], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq pc, r7, r4, asr #20 │ │ │ │ - rsbeq pc, r7, sl, ror #19 │ │ │ │ + ldrdeq sp, [r7], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r2, r7, r8, ror r8 │ │ │ │ + strhteq sp, [r7], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r2, r7, ip, asr #16 │ │ │ │ + rsbeq lr, r7, sl, lsr r3 │ │ │ │ + rsbeq r6, r8, r2, lsl r7 │ │ │ │ + rsbeq pc, r7, r4, lsl #21 │ │ │ │ + rsbeq lr, r7, sl, lsl #6 │ │ │ │ + rsbeq sp, r7, r0, asr #22 │ │ │ │ + ldrdeq r2, [r7], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq pc, r7, r8, asr #20 │ │ │ │ + rsbeq pc, r7, lr, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2aebc8 >::_M_default_append(unsigned int)@@Base+0x2c034> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe1b1a4c │ │ │ │ stclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ @@ -361644,89 +361644,89 @@ │ │ │ │ ldmdami r0, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6a34478 │ │ │ │ @ instruction: 0xf06ffe1f │ │ │ │ @ instruction: 0xf7ff0308 │ │ │ │ svclt 0x0000bb4d │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq fp, [r2], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq pc, r7, r0, ror #26 │ │ │ │ + rsbeq pc, r7, r4, ror #26 │ │ │ │ rsbseq fp, r2, r0, asr r2 │ │ │ │ - rsbeq lr, r7, lr, ror r1 │ │ │ │ - rsbeq pc, r7, sl, lsr r9 @ │ │ │ │ - strdeq pc, [r7], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq sp, r7, r4, ror r8 │ │ │ │ - rsbeq r2, r7, lr, lsl #10 │ │ │ │ - rsbeq pc, r7, r8, ror #19 │ │ │ │ - ldrdeq sp, [r7], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r2, r7, r0, ror r4 │ │ │ │ - rsbeq pc, r7, r6, lsr #20 │ │ │ │ - rsbeq sp, r7, sl, asr r7 │ │ │ │ - strdeq r2, [r7], #-52 @ 0xffffffcc @ │ │ │ │ - strdeq pc, [r7], #-122 @ 0xffffff86 @ │ │ │ │ - strhteq sp, [r7], #-108 @ 0xffffff94 │ │ │ │ - rsbeq r2, r7, r6, asr r3 │ │ │ │ - rsbeq sp, r7, lr, asr #28 │ │ │ │ - rsbeq sp, r7, lr, ror r6 │ │ │ │ - rsbeq r2, r7, r8, lsl r3 │ │ │ │ - strdeq pc, [r7], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq sp, r7, lr, lsr #12 │ │ │ │ - rsbeq r2, r7, r8, asr #5 │ │ │ │ - rsbeq sp, r7, lr, lsl #27 │ │ │ │ + rsbeq lr, r7, r2, lsl #3 │ │ │ │ + rsbeq pc, r7, lr, lsr r9 @ │ │ │ │ + rsbeq pc, r7, r2, lsl #18 │ │ │ │ + rsbeq sp, r7, r8, ror r8 │ │ │ │ + rsbeq r2, r7, r2, lsl r5 │ │ │ │ + rsbeq pc, r7, ip, ror #19 │ │ │ │ + ldrdeq sp, [r7], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r2, r7, r4, ror r4 │ │ │ │ + rsbeq pc, r7, sl, lsr #20 │ │ │ │ + rsbeq sp, r7, lr, asr r7 │ │ │ │ + strdeq r2, [r7], #-56 @ 0xffffffc8 @ │ │ │ │ + strdeq pc, [r7], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq sp, r7, r0, asr #13 │ │ │ │ + rsbeq r2, r7, sl, asr r3 │ │ │ │ + rsbeq sp, r7, r2, asr lr │ │ │ │ + rsbeq sp, r7, r2, lsl #13 │ │ │ │ + rsbeq r2, r7, ip, lsl r3 │ │ │ │ strdeq pc, [r7], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq sp, r7, lr, ror #26 │ │ │ │ - rsbeq sp, r7, r4, lsr #11 │ │ │ │ - rsbeq r2, r7, lr, lsr r2 │ │ │ │ - rsbeq sp, r7, r2, lsl #11 │ │ │ │ - rsbeq r2, r7, ip, lsl r2 │ │ │ │ - rsbeq sp, r7, r0, ror #10 │ │ │ │ - strdeq r2, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq sp, r7, lr, lsr r5 │ │ │ │ - ldrdeq r2, [r7], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq sp, r7, ip, lsl r5 │ │ │ │ - strhteq r2, [r7], #-22 @ 0xffffffea │ │ │ │ - strdeq sp, [r7], #-74 @ 0xffffffb6 @ │ │ │ │ - mlseq r7, r4, r1, r2 │ │ │ │ - ldrdeq sp, [r7], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r2, r7, r2, ror r1 │ │ │ │ - ldrdeq pc, [r7], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r0, r7, lr, ror r1 │ │ │ │ - strhteq pc, [r7], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq sp, r7, ip, asr #28 │ │ │ │ - strdeq pc, [r7], #-88 @ 0xffffffa8 @ │ │ │ │ - ldrdeq r3, [r7], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq pc, r7, r0, ror #9 │ │ │ │ - rsbeq lr, r7, sl, lsr sp │ │ │ │ - rsbeq pc, r7, r2, lsr r6 @ │ │ │ │ - rsbeq pc, r7, r2, lsl #7 │ │ │ │ - rsbeq sp, r7, r8, lsl #22 │ │ │ │ - rsbeq sp, r7, r2, lsl #22 │ │ │ │ - rsbeq pc, r7, ip, ror #7 │ │ │ │ - ldrdeq pc, [r7], #-88 @ 0xffffffa8 @ │ │ │ │ - strdeq pc, [r7], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq pc, r7, r2, ror #7 │ │ │ │ - rsbeq sp, r7, r6, lsr #4 │ │ │ │ - rsbeq r1, r7, r2, asr #29 │ │ │ │ - strdeq pc, [r7], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq sp, r7, ip, ror #3 │ │ │ │ - rsbeq r1, r7, r8, lsl #29 │ │ │ │ - rsbeq pc, r7, r4, lsr #10 │ │ │ │ - strhteq sp, [r7], #-16 │ │ │ │ - rsbeq r1, r7, ip, asr #28 │ │ │ │ - mlseq r7, r0, r1, sp │ │ │ │ - rsbeq r1, r7, ip, lsr #28 │ │ │ │ - rsbeq sp, r7, r0, ror r1 │ │ │ │ - rsbeq r1, r7, ip, lsl #28 │ │ │ │ - rsbeq sp, r7, r0, asr r1 │ │ │ │ - rsbeq r1, r7, ip, ror #27 │ │ │ │ - mlseq r7, r8, r2, pc @ │ │ │ │ - rsbeq pc, r7, r4, asr #6 │ │ │ │ - mlseq r7, ip, r1, pc @ │ │ │ │ - rsbeq pc, r7, r8, lsr #7 │ │ │ │ - strhteq sp, [r7], #-14 │ │ │ │ - rsbeq sp, r7, r0, ror r8 │ │ │ │ + rsbeq sp, r7, r2, lsr r6 │ │ │ │ + rsbeq r2, r7, ip, asr #5 │ │ │ │ + mlseq r7, r2, sp, sp │ │ │ │ + rsbeq pc, r7, r0, lsl #12 │ │ │ │ + rsbeq sp, r7, r2, ror sp │ │ │ │ + rsbeq sp, r7, r8, lsr #11 │ │ │ │ + rsbeq r2, r7, r2, asr #4 │ │ │ │ + rsbeq sp, r7, r6, lsl #11 │ │ │ │ + rsbeq r2, r7, r0, lsr #4 │ │ │ │ + rsbeq sp, r7, r4, ror #10 │ │ │ │ + strdeq r2, [r7], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq sp, r7, r2, asr #10 │ │ │ │ + ldrdeq r2, [r7], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq sp, r7, r0, lsr #10 │ │ │ │ + strhteq r2, [r7], #-26 @ 0xffffffe6 │ │ │ │ + strdeq sp, [r7], #-78 @ 0xffffffb2 @ │ │ │ │ + mlseq r7, r8, r1, r2 │ │ │ │ + ldrdeq sp, [r7], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r2, r7, r6, ror r1 │ │ │ │ + rsbeq pc, r7, r0, ror #15 │ │ │ │ + rsbeq r0, r7, r2, lsl #3 │ │ │ │ + strhteq pc, [r7], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq sp, r7, r0, asr lr │ │ │ │ + strdeq pc, [r7], #-92 @ 0xffffffa4 @ │ │ │ │ + ldrdeq r3, [r7], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq pc, r7, r4, ror #9 │ │ │ │ + rsbeq lr, r7, lr, lsr sp │ │ │ │ + rsbeq pc, r7, r6, lsr r6 @ │ │ │ │ + rsbeq pc, r7, r6, lsl #7 │ │ │ │ + rsbeq sp, r7, ip, lsl #22 │ │ │ │ + rsbeq sp, r7, r6, lsl #22 │ │ │ │ + strdeq pc, [r7], #-48 @ 0xffffffd0 @ │ │ │ │ + ldrdeq pc, [r7], #-92 @ 0xffffffa4 @ │ │ │ │ + strdeq pc, [r7], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq pc, r7, r6, ror #7 │ │ │ │ + rsbeq sp, r7, sl, lsr #4 │ │ │ │ + rsbeq r1, r7, r6, asr #29 │ │ │ │ + strdeq pc, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ + strdeq sp, [r7], #-16 @ │ │ │ │ + rsbeq r1, r7, ip, lsl #29 │ │ │ │ + rsbeq pc, r7, r8, lsr #10 │ │ │ │ + strhteq sp, [r7], #-20 @ 0xffffffec │ │ │ │ + rsbeq r1, r7, r0, asr lr │ │ │ │ + mlseq r7, r4, r1, sp │ │ │ │ + rsbeq r1, r7, r0, lsr lr │ │ │ │ + rsbeq sp, r7, r4, ror r1 │ │ │ │ + rsbeq r1, r7, r0, lsl lr │ │ │ │ + rsbeq sp, r7, r4, asr r1 │ │ │ │ + strdeq r1, [r7], #-208 @ 0xffffff30 @ │ │ │ │ + mlseq r7, ip, r2, pc @ │ │ │ │ + rsbeq pc, r7, r8, asr #6 │ │ │ │ + rsbeq pc, r7, r0, lsr #3 │ │ │ │ + rsbeq pc, r7, ip, lsr #7 │ │ │ │ + rsbeq sp, r7, r2, asr #1 │ │ │ │ + rsbeq sp, r7, r4, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ ldreq pc, [r8, ip, asr #17]! │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ bmi fffc5aac │ │ │ │ blmi fffc5ae8 │ │ │ │ @@ -361976,47 +361976,47 @@ │ │ │ │ vsri.32 q2, q13, #16 │ │ │ │ bmi af3d40 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ vsri.32 q2, q13, #16 │ │ │ │ @ instruction: 0xe628fdb9 │ │ │ │ rsbseq sl, r2, r0, lsr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq pc, [r7], #-36 @ 0xffffffdc @ │ │ │ │ + strdeq pc, [r7], #-40 @ 0xffffffd8 @ │ │ │ │ rsbseq sl, r2, r8, ror #14 │ │ │ │ - rsbeq pc, r6, sl, asr #17 │ │ │ │ - rsbeq pc, r7, r8, asr #5 │ │ │ │ - ldrdeq pc, [r7], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq ip, r7, sl, lsr #28 │ │ │ │ - rsbeq r1, r7, r6, asr #21 │ │ │ │ - rsbeq pc, r7, sl, asr #4 │ │ │ │ - mlseq r7, ip, r5, sp │ │ │ │ - mlseq r7, r8, r6, sp │ │ │ │ - rsbeq pc, r7, r2, asr r2 @ │ │ │ │ - strdeq sp, [r7], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq pc, r7, ip, ror r1 @ │ │ │ │ - rsbeq sp, r7, sl, ror #9 │ │ │ │ - ldrdeq sp, [r7], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq ip, r7, sl, lsl #26 │ │ │ │ - rsbeq r1, r7, r6, lsr #19 │ │ │ │ - mlseq r7, sl, r4, sp │ │ │ │ - rsbeq ip, r7, r2, ror #25 │ │ │ │ - rsbeq r1, r7, lr, ror r9 │ │ │ │ - rsbeq ip, r7, r4, asr #25 │ │ │ │ - rsbeq r1, r7, r0, ror #18 │ │ │ │ - rsbeq pc, r7, r6, asr r1 @ │ │ │ │ - rsbeq pc, r7, r4, rrx │ │ │ │ - rsbeq ip, r7, r4, lsl ip │ │ │ │ - strhteq r1, [r7], #-128 @ 0xffffff80 │ │ │ │ - mlseq r7, r8, r3, sp │ │ │ │ - mlseq r7, r4, r4, sp │ │ │ │ - strhteq ip, [r7], #-188 @ 0xffffff44 │ │ │ │ - rsbeq r1, r7, r8, asr r8 │ │ │ │ - rsbeq sp, r7, sl, asr #6 │ │ │ │ - rsbeq pc, r7, r4, ror r0 @ │ │ │ │ - strhteq r8, [sl], #-48 @ 0xffffffd0 │ │ │ │ + rsbeq pc, r6, lr, asr #17 │ │ │ │ + rsbeq pc, r7, ip, asr #5 │ │ │ │ + ldrdeq pc, [r7], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq ip, r7, lr, lsr #28 │ │ │ │ + rsbeq r1, r7, sl, asr #21 │ │ │ │ + rsbeq pc, r7, lr, asr #4 │ │ │ │ + rsbeq sp, r7, r0, lsr #11 │ │ │ │ + mlseq r7, ip, r6, sp │ │ │ │ + rsbeq pc, r7, r6, asr r2 @ │ │ │ │ + rsbeq sp, r7, r2, lsl #10 │ │ │ │ + rsbeq pc, r7, r0, lsl #3 │ │ │ │ + rsbeq sp, r7, lr, ror #9 │ │ │ │ + rsbeq sp, r7, r2, ror #11 │ │ │ │ + rsbeq ip, r7, lr, lsl #26 │ │ │ │ + rsbeq r1, r7, sl, lsr #19 │ │ │ │ + mlseq r7, lr, r4, sp │ │ │ │ + rsbeq ip, r7, r6, ror #25 │ │ │ │ + rsbeq r1, r7, r2, lsl #19 │ │ │ │ + rsbeq ip, r7, r8, asr #25 │ │ │ │ + rsbeq r1, r7, r4, ror #18 │ │ │ │ + rsbeq pc, r7, sl, asr r1 @ │ │ │ │ + rsbeq pc, r7, r8, rrx │ │ │ │ + rsbeq ip, r7, r8, lsl ip │ │ │ │ + strhteq r1, [r7], #-132 @ 0xffffff7c │ │ │ │ + mlseq r7, ip, r3, sp │ │ │ │ + mlseq r7, r8, r4, sp │ │ │ │ + rsbeq ip, r7, r0, asr #23 │ │ │ │ + rsbeq r1, r7, ip, asr r8 │ │ │ │ + rsbeq sp, r7, lr, asr #6 │ │ │ │ + rsbeq pc, r7, r8, ror r0 @ │ │ │ │ + strhteq r8, [sl], #-52 @ 0xffffffcc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feccb8e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -362063,24 +362063,24 @@ │ │ │ │ stmdbls r1, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6a34478 │ │ │ │ @ instruction: 0x9c01fad9 │ │ │ │ bmi 4ae68c │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ vsri.32 q2, q13, #16 │ │ │ │ strb pc, [r7, r7, lsl #26] @ │ │ │ │ - strhteq ip, [r7], #-172 @ 0xffffff54 │ │ │ │ - rsbeq r1, r7, r8, asr r7 │ │ │ │ - ldrdeq r8, [sl], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq lr, r6, sl, asr lr │ │ │ │ - rsbeq r8, sl, lr, lsr #5 │ │ │ │ - rsbeq ip, r7, ip, asr sl │ │ │ │ - rsbeq lr, r6, sl, ror lr │ │ │ │ - rsbeq ip, r7, r4, lsr sl │ │ │ │ - ldrdeq r1, [r7], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq lr, r7, r0, lsr pc │ │ │ │ + rsbeq ip, r7, r0, asr #21 │ │ │ │ + rsbeq r1, r7, ip, asr r7 │ │ │ │ + ldrdeq r8, [sl], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq lr, r6, lr, asr lr │ │ │ │ + strhteq r8, [sl], #-34 @ 0xffffffde │ │ │ │ + rsbeq ip, r7, r0, ror #20 │ │ │ │ + rsbeq lr, r6, lr, ror lr │ │ │ │ + rsbeq ip, r7, r8, lsr sl │ │ │ │ + ldrdeq r1, [r7], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq lr, r7, r4, lsr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feccb9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ blmi cc70a0 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strcs r4, [r0], #-1146 @ 0xfffffb86 │ │ │ │ @@ -362122,24 +362122,24 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1ab2318 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ @ instruction: 0x4628bd70 │ │ │ │ blx 19b1736 │ │ │ │ @ instruction: 0x46206030 │ │ │ │ ldcllt 0, cr11, [r0, #-24]! @ 0xffffffe8 │ │ │ │ - rsbeq lr, r7, r8, lsl #30 │ │ │ │ - strdeq sp, [fp], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq lr, r7, ip, lsl #30 │ │ │ │ + strdeq sp, [fp], #-168 @ 0xffffff58 @ │ │ │ │ @ instruction: 0xffff5d5d │ │ │ │ muleq r0, sp, sp │ │ │ │ - rsbeq ip, r7, r2, lsr #19 │ │ │ │ - rsbeq r1, r7, lr, lsr r6 │ │ │ │ - rsbeq ip, r7, r6, ror r9 │ │ │ │ - rsbeq r1, r7, r2, lsl r6 │ │ │ │ - rsbeq ip, r7, sl, asr #18 │ │ │ │ - rsbeq r1, r7, r6, ror #11 │ │ │ │ + rsbeq ip, r7, r6, lsr #19 │ │ │ │ + rsbeq r1, r7, r2, asr #12 │ │ │ │ + rsbeq ip, r7, sl, ror r9 │ │ │ │ + rsbeq r1, r7, r6, lsl r6 │ │ │ │ + rsbeq ip, r7, lr, asr #18 │ │ │ │ + rsbeq r1, r7, sl, ror #11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feccbad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r0, lsr #27 │ │ │ │ ldccc 8, cr15, [ip, #892] @ 0x37c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -363010,184 +363010,184 @@ │ │ │ │ @ instruction: 0xf6a2300c │ │ │ │ stmiami lr!, {r0, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1db30fe │ │ │ │ stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq sl, r2, lr, lsr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r8, r8, ror #22 │ │ │ │ - strhteq sl, [r7], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq ip, r8, ip, ror #22 │ │ │ │ + strhteq sl, [r7], #-92 @ 0xffffffa4 │ │ │ │ @ instruction: 0xffff5b79 │ │ │ │ - rsbeq ip, r7, r4, lsl #17 │ │ │ │ - rsbeq r1, r7, lr, lsl r5 │ │ │ │ + rsbeq ip, r7, r8, lsl #17 │ │ │ │ + rsbeq r1, r7, r2, lsr #10 │ │ │ │ ldrhteq sl, [r2], #-4 │ │ │ │ - rsbeq ip, r8, sl, asr #21 │ │ │ │ - rsbeq lr, r7, r0, ror #26 │ │ │ │ - rsbeq lr, r7, r0, asr sp │ │ │ │ + rsbeq ip, r8, lr, asr #21 │ │ │ │ + rsbeq lr, r7, r4, ror #26 │ │ │ │ + rsbeq lr, r7, r4, asr sp │ │ │ │ @ instruction: 0xffff5bdb │ │ │ │ - rsbeq ip, r7, r6, asr #15 │ │ │ │ - rsbeq r1, r7, r0, ror #8 │ │ │ │ - rsbeq r4, r9, r2, asr r5 │ │ │ │ - rsbeq lr, r7, r6, ror #25 │ │ │ │ + rsbeq ip, r7, sl, asr #15 │ │ │ │ + rsbeq r1, r7, r4, ror #8 │ │ │ │ + rsbeq r4, r9, r6, asr r5 │ │ │ │ + rsbeq lr, r7, sl, ror #25 │ │ │ │ @ instruction: 0xffff5d75 │ │ │ │ - rsbeq ip, r7, ip, asr r7 │ │ │ │ - strdeq r1, [r7], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq lr, r7, r8, lsr #25 │ │ │ │ - rsbeq lr, r7, r6, lsr #25 │ │ │ │ + rsbeq ip, r7, r0, ror #14 │ │ │ │ + strdeq r1, [r7], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq lr, r7, ip, lsr #25 │ │ │ │ + rsbeq lr, r7, sl, lsr #25 │ │ │ │ @ instruction: 0xffff9e01 │ │ │ │ - ldrdeq ip, [r7], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq r1, r7, r4, ror r3 │ │ │ │ - strhteq ip, [r7], #-108 @ 0xffffff94 │ │ │ │ - rsbeq r1, r7, r6, asr r3 │ │ │ │ - mlseq r7, lr, r6, ip │ │ │ │ - rsbeq r1, r7, r8, lsr r3 │ │ │ │ - rsbeq lr, r7, lr, lsr #24 │ │ │ │ - rsbeq lr, r7, r4, lsr #24 │ │ │ │ + ldrdeq ip, [r7], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r1, r7, r8, ror r3 │ │ │ │ + rsbeq ip, r7, r0, asr #13 │ │ │ │ + rsbeq r1, r7, sl, asr r3 │ │ │ │ + rsbeq ip, r7, r2, lsr #13 │ │ │ │ + rsbeq r1, r7, ip, lsr r3 │ │ │ │ + rsbeq lr, r7, r2, lsr ip │ │ │ │ + rsbeq lr, r7, r8, lsr #24 │ │ │ │ @ instruction: 0xffff9ddb │ │ │ │ - rsbeq ip, r7, r0, lsr r6 │ │ │ │ - rsbeq r1, r7, sl, asr #5 │ │ │ │ - rsbeq ip, r7, r2, lsl r6 │ │ │ │ - rsbeq r1, r7, ip, lsr #5 │ │ │ │ - ldrdeq ip, [r7], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r1, r7, lr, ror #4 │ │ │ │ - rsbeq lr, r7, r8, lsl #23 │ │ │ │ - strdeq r6, [r7], #-170 @ 0xffffff56 @ │ │ │ │ - mlseq r7, r6, fp, lr │ │ │ │ + rsbeq ip, r7, r4, lsr r6 │ │ │ │ + rsbeq r1, r7, lr, asr #5 │ │ │ │ + rsbeq ip, r7, r6, lsl r6 │ │ │ │ + strhteq r1, [r7], #-32 @ 0xffffffe0 │ │ │ │ + ldrdeq ip, [r7], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r1, r7, r2, ror r2 │ │ │ │ + rsbeq lr, r7, ip, lsl #23 │ │ │ │ + strdeq r6, [r7], #-174 @ 0xffffff52 @ │ │ │ │ + mlseq r7, sl, fp, lr │ │ │ │ @ instruction: 0xffff5853 │ │ │ │ - rsbeq ip, r7, r4, ror #10 │ │ │ │ - strdeq r1, [r7], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq ip, r7, r6, asr #10 │ │ │ │ - rsbeq r1, r7, r0, ror #3 │ │ │ │ - rsbeq ip, r7, r8, lsr #10 │ │ │ │ - rsbeq r1, r7, r2, asr #3 │ │ │ │ - rsbeq ip, r7, sl, lsl #10 │ │ │ │ - rsbeq r1, r7, r4, lsr #3 │ │ │ │ - rsbeq lr, r7, r6, asr #21 │ │ │ │ + rsbeq ip, r7, r8, ror #10 │ │ │ │ + rsbeq r1, r7, r2, lsl #4 │ │ │ │ + rsbeq ip, r7, sl, asr #10 │ │ │ │ + rsbeq r1, r7, r4, ror #3 │ │ │ │ + rsbeq ip, r7, ip, lsr #10 │ │ │ │ + rsbeq r1, r7, r6, asr #3 │ │ │ │ + rsbeq ip, r7, lr, lsl #10 │ │ │ │ + rsbeq r1, r7, r8, lsr #3 │ │ │ │ + rsbeq lr, r7, sl, asr #21 │ │ │ │ @ instruction: 0xffff9df9 │ │ │ │ - rsbeq ip, r7, r2, asr #9 │ │ │ │ - rsbeq r1, r7, ip, asr r1 │ │ │ │ - rsbeq ip, r7, r4, lsr #9 │ │ │ │ - rsbeq r1, r7, lr, lsr r1 │ │ │ │ - rsbeq ip, r7, r6, lsl #9 │ │ │ │ - rsbeq r1, r7, r0, lsr #2 │ │ │ │ - rsbeq ip, r7, r8, asr r4 │ │ │ │ - strdeq r1, [r7], #-2 @ │ │ │ │ - rsbeq r6, r7, lr, lsl #19 │ │ │ │ - ldrdeq r9, [ip], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq lr, r7, r2, asr sl │ │ │ │ + rsbeq ip, r7, r6, asr #9 │ │ │ │ + rsbeq r1, r7, r0, ror #2 │ │ │ │ + rsbeq ip, r7, r8, lsr #9 │ │ │ │ + rsbeq r1, r7, r2, asr #2 │ │ │ │ + rsbeq ip, r7, sl, lsl #9 │ │ │ │ + rsbeq r1, r7, r4, lsr #2 │ │ │ │ + rsbeq ip, r7, ip, asr r4 │ │ │ │ + strdeq r1, [r7], #-6 @ │ │ │ │ + mlseq r7, r2, r9, r6 │ │ │ │ + ldrdeq r9, [ip], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq lr, r7, r6, asr sl │ │ │ │ @ instruction: 0xffffa079 │ │ │ │ - rsbeq ip, r7, r8, ror #7 │ │ │ │ - rsbeq r1, r7, r2, lsl #1 │ │ │ │ - strhteq ip, [r7], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq r1, r7, r4, asr r0 │ │ │ │ - rsbeq ip, r7, ip, lsl #7 │ │ │ │ - rsbeq r1, r7, r6, lsr #32 │ │ │ │ - rsbeq sl, r6, r0, ror lr │ │ │ │ - strhteq lr, [r7], #-154 @ 0xffffff66 │ │ │ │ + rsbeq ip, r7, ip, ror #7 │ │ │ │ + rsbeq r1, r7, r6, lsl #1 │ │ │ │ + strhteq ip, [r7], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq r1, r7, r8, asr r0 │ │ │ │ + mlseq r7, r0, r3, ip │ │ │ │ + rsbeq r1, r7, sl, lsr #32 │ │ │ │ + rsbeq sl, r6, r4, ror lr │ │ │ │ + strhteq lr, [r7], #-158 @ 0xffffff62 │ │ │ │ @ instruction: 0xffffa149 │ │ │ │ - rsbeq ip, r7, r0, lsr r3 │ │ │ │ - rsbeq r0, r7, sl, asr #31 │ │ │ │ - rsbeq ip, r7, r2, lsl r3 │ │ │ │ - rsbeq sl, r7, sl, lsr #32 │ │ │ │ - rsbeq ip, r7, r2, ror #5 │ │ │ │ - rsbeq r0, r7, ip, ror pc │ │ │ │ - strhteq ip, [r7], #-36 @ 0xffffffdc │ │ │ │ - rsbeq r0, r7, lr, asr #30 │ │ │ │ - rsbeq lr, r7, r0, lsl r9 │ │ │ │ - rsbeq lr, r7, r6, lsl #18 │ │ │ │ + rsbeq ip, r7, r4, lsr r3 │ │ │ │ + rsbeq r0, r7, lr, asr #31 │ │ │ │ + rsbeq ip, r7, r6, lsl r3 │ │ │ │ + rsbeq sl, r7, lr, lsr #32 │ │ │ │ + rsbeq ip, r7, r6, ror #5 │ │ │ │ + rsbeq r0, r7, r0, lsl #31 │ │ │ │ + strhteq ip, [r7], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq r0, r7, r2, asr pc │ │ │ │ + rsbeq lr, r7, r4, lsl r9 │ │ │ │ + rsbeq lr, r7, sl, lsl #18 │ │ │ │ @ instruction: 0xffffc4a9 │ │ │ │ - rsbeq ip, r7, r8, asr r2 │ │ │ │ - strdeq r0, [r7], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq ip, r7, sl, lsr #4 │ │ │ │ - rsbeq r0, r7, r4, asr #29 │ │ │ │ - strdeq ip, [r7], #-28 @ 0xffffffe4 @ │ │ │ │ - mlseq r7, r6, lr, r0 │ │ │ │ - rsbeq sp, r6, r4, lsl r6 │ │ │ │ - rsbeq lr, r7, lr, ror #16 │ │ │ │ + rsbeq ip, r7, ip, asr r2 │ │ │ │ + strdeq r0, [r7], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq ip, r7, lr, lsr #4 │ │ │ │ + rsbeq r0, r7, r8, asr #29 │ │ │ │ + rsbeq ip, r7, r0, lsl #4 │ │ │ │ + mlseq r7, sl, lr, r0 │ │ │ │ + rsbeq sp, r6, r8, lsl r6 │ │ │ │ + rsbeq lr, r7, r2, ror r8 │ │ │ │ @ instruction: 0xffffa465 │ │ │ │ - rsbeq ip, r7, r0, lsr #3 │ │ │ │ - rsbeq r0, r7, sl, lsr lr │ │ │ │ - rsbeq ip, r7, r2, ror r1 │ │ │ │ - rsbeq r0, r7, ip, lsl #28 │ │ │ │ - rsbeq ip, r7, r4, asr #2 │ │ │ │ - ldrdeq r0, [r7], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq lr, r7, r8, ror #15 │ │ │ │ - ldrdeq lr, [r7], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq ip, r7, r4, lsr #3 │ │ │ │ + rsbeq r0, r7, lr, lsr lr │ │ │ │ + rsbeq ip, r7, r6, ror r1 │ │ │ │ + rsbeq r0, r7, r0, lsl lr │ │ │ │ + rsbeq ip, r7, r8, asr #2 │ │ │ │ + rsbeq r0, r7, r2, ror #27 │ │ │ │ + rsbeq lr, r7, ip, ror #15 │ │ │ │ + rsbeq lr, r7, r2, ror #15 │ │ │ │ @ instruction: 0xffffa5fd │ │ │ │ - rsbeq ip, r7, r8, ror #1 │ │ │ │ - rsbeq r0, r7, r2, lsl #27 │ │ │ │ - strhteq ip, [r7], #-10 │ │ │ │ - rsbeq r0, r7, r4, asr sp │ │ │ │ - rsbeq ip, r7, ip, lsl #1 │ │ │ │ - rsbeq r0, r7, r6, lsr #26 │ │ │ │ - rsbeq lr, r7, r8, asr r7 │ │ │ │ - rsbeq lr, r7, ip, asr #14 │ │ │ │ + rsbeq ip, r7, ip, ror #1 │ │ │ │ + rsbeq r0, r7, r6, lsl #27 │ │ │ │ + strhteq ip, [r7], #-14 │ │ │ │ + rsbeq r0, r7, r8, asr sp │ │ │ │ + mlseq r7, r0, r0, ip │ │ │ │ + rsbeq r0, r7, sl, lsr #26 │ │ │ │ + rsbeq lr, r7, ip, asr r7 │ │ │ │ + rsbeq lr, r7, r0, asr r7 │ │ │ │ @ instruction: 0xffffa761 │ │ │ │ - rsbeq ip, r7, r0, lsr r0 │ │ │ │ - rsbeq r0, r7, sl, asr #25 │ │ │ │ - rsbeq ip, r7, r0 │ │ │ │ - mlseq r7, sl, ip, r0 │ │ │ │ - ldrdeq fp, [r7], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r0, r7, sl, ror #24 │ │ │ │ - strhteq lr, [r7], #-110 @ 0xffffff92 │ │ │ │ - strhteq lr, [r7], #-98 @ 0xffffff9e │ │ │ │ + rsbeq ip, r7, r4, lsr r0 │ │ │ │ + rsbeq r0, r7, lr, asr #25 │ │ │ │ + rsbeq ip, r7, r4 │ │ │ │ + mlseq r7, lr, ip, r0 │ │ │ │ + ldrdeq fp, [r7], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r0, r7, lr, ror #24 │ │ │ │ + rsbeq lr, r7, r2, asr #13 │ │ │ │ + strhteq lr, [r7], #-102 @ 0xffffff9a │ │ │ │ @ instruction: 0xffff9577 │ │ │ │ - rsbeq fp, r7, r2, ror pc │ │ │ │ - rsbeq r0, r7, ip, lsl #24 │ │ │ │ - rsbeq fp, r7, r2, asr #30 │ │ │ │ - ldrdeq r0, [r7], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq fp, r7, r2, lsl pc │ │ │ │ - rsbeq r0, r7, ip, lsr #23 │ │ │ │ - rsbeq lr, r7, r8, lsr #12 │ │ │ │ - rsbeq lr, r7, r0, lsr #12 │ │ │ │ + rsbeq fp, r7, r6, ror pc │ │ │ │ + rsbeq r0, r7, r0, lsl ip │ │ │ │ + rsbeq fp, r7, r6, asr #30 │ │ │ │ + rsbeq r0, r7, r0, ror #23 │ │ │ │ + rsbeq fp, r7, r6, lsl pc │ │ │ │ + strhteq r0, [r7], #-176 @ 0xffffff50 │ │ │ │ + rsbeq lr, r7, ip, lsr #12 │ │ │ │ + rsbeq lr, r7, r4, lsr #12 │ │ │ │ @ instruction: 0xffffa82d │ │ │ │ - strhteq fp, [r7], #-228 @ 0xffffff1c │ │ │ │ - rsbeq r0, r7, lr, asr #22 │ │ │ │ - mlseq r7, r0, lr, fp │ │ │ │ - rsbeq lr, r7, r8, lsr #9 │ │ │ │ - rsbeq fp, r7, r4, ror #28 │ │ │ │ - strdeq r0, [r7], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq fp, r7, r4, lsr lr │ │ │ │ - rsbeq r0, r7, lr, asr #21 │ │ │ │ - ldrdeq pc, [r7], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq lr, r7, sl, asr r5 │ │ │ │ + strhteq fp, [r7], #-232 @ 0xffffff18 │ │ │ │ + rsbeq r0, r7, r2, asr fp │ │ │ │ + mlseq r7, r4, lr, fp │ │ │ │ + rsbeq lr, r7, ip, lsr #9 │ │ │ │ + rsbeq fp, r7, r8, ror #28 │ │ │ │ + rsbeq r0, r7, r2, lsl #22 │ │ │ │ + rsbeq fp, r7, r8, lsr lr │ │ │ │ + ldrdeq r0, [r7], #-162 @ 0xffffff5e @ │ │ │ │ + ldrdeq pc, [r7], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq lr, r7, lr, asr r5 │ │ │ │ @ instruction: 0xffffa8d7 │ │ │ │ - ldrdeq fp, [r7], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r0, r7, r2, ror sl │ │ │ │ - rsbeq fp, r7, r6, lsr #27 │ │ │ │ - rsbeq r0, r7, r0, asr #20 │ │ │ │ - rsbeq fp, r7, r6, ror sp │ │ │ │ - rsbeq r0, r7, r0, lsl sl │ │ │ │ - ldrdeq lr, [r7], #-64 @ 0xffffffc0 @ │ │ │ │ - strhteq lr, [r7], #-76 @ 0xffffffb4 │ │ │ │ + ldrdeq fp, [r7], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r0, r7, r6, ror sl │ │ │ │ + rsbeq fp, r7, sl, lsr #27 │ │ │ │ + rsbeq r0, r7, r4, asr #20 │ │ │ │ + rsbeq fp, r7, sl, ror sp │ │ │ │ + rsbeq r0, r7, r4, lsl sl │ │ │ │ + ldrdeq lr, [r7], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq lr, r7, r0, asr #9 │ │ │ │ @ instruction: 0xffffaa7d │ │ │ │ - rsbeq fp, r7, r8, lsl sp │ │ │ │ - strhteq r0, [r7], #-146 @ 0xffffff6e │ │ │ │ - rsbeq fp, r7, r8, ror #25 │ │ │ │ - rsbeq r0, r7, r4, lsl #19 │ │ │ │ - rsbeq pc, ip, r6, lsr r9 @ │ │ │ │ - rsbeq lr, r7, ip, asr #8 │ │ │ │ + rsbeq fp, r7, ip, lsl sp │ │ │ │ + strhteq r0, [r7], #-150 @ 0xffffff6a │ │ │ │ + rsbeq fp, r7, ip, ror #25 │ │ │ │ + rsbeq r0, r7, r8, lsl #19 │ │ │ │ + rsbeq pc, ip, sl, lsr r9 @ │ │ │ │ + rsbeq lr, r7, r0, asr r4 │ │ │ │ @ instruction: 0xffffab9b │ │ │ │ - mlseq r7, r6, ip, fp │ │ │ │ - rsbeq r0, r7, r2, lsr r9 │ │ │ │ - rsbeq fp, r7, sl, ror #24 │ │ │ │ - rsbeq r0, r7, r6, lsl #18 │ │ │ │ - rsbeq fp, r7, lr, lsr ip │ │ │ │ - ldrdeq r0, [r7], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq fp, r7, r2, lsl ip │ │ │ │ - rsbeq r0, r7, lr, lsr #17 │ │ │ │ - rsbeq lr, r7, r8, lsr #7 │ │ │ │ - mlseq r7, r8, r3, lr │ │ │ │ + mlseq r7, sl, ip, fp │ │ │ │ + rsbeq r0, r7, r6, lsr r9 │ │ │ │ + rsbeq fp, r7, lr, ror #24 │ │ │ │ + rsbeq r0, r7, sl, lsl #18 │ │ │ │ + rsbeq fp, r7, r2, asr #24 │ │ │ │ + ldrdeq r0, [r7], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq fp, r7, r6, lsl ip │ │ │ │ + strhteq r0, [r7], #-130 @ 0xffffff7e │ │ │ │ + rsbeq lr, r7, ip, lsr #7 │ │ │ │ + mlseq r7, ip, r3, lr │ │ │ │ @ instruction: 0xffffab3f │ │ │ │ - strhteq fp, [r7], #-190 @ 0xffffff42 │ │ │ │ - rsbeq r0, r7, sl, asr r8 │ │ │ │ - mlseq r7, r0, fp, fp │ │ │ │ - rsbeq r0, r7, ip, lsr #16 │ │ │ │ - rsbeq fp, r7, r2, ror #22 │ │ │ │ - strdeq r0, [r7], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq fp, r7, r2, asr #23 │ │ │ │ + rsbeq r0, r7, lr, asr r8 │ │ │ │ + mlseq r7, r4, fp, fp │ │ │ │ + rsbeq r0, r7, r0, lsr r8 │ │ │ │ + rsbeq fp, r7, r6, ror #22 │ │ │ │ + rsbeq r0, r7, r2, lsl #16 │ │ │ │ andne lr, r9, #3620864 @ 0x374000 │ │ │ │ vrsubhn.i64 d4, q3, q12 │ │ │ │ @ instruction: 0x4604fb17 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ @ instruction: 0xf8df8086 │ │ │ │ vmla.f32 d16, d17, d12 │ │ │ │ ldrbtmi r1, [r8], #-348 @ 0xfffffea4 │ │ │ │ @@ -364056,184 +364056,184 @@ │ │ │ │ vadd.i8 d20, d17, d30 │ │ │ │ ldrbtmi r2, [r8], #-312 @ 0xfffffec8 │ │ │ │ @ instruction: 0xf6a1300c │ │ │ │ stmiami ip!, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 11b415a │ │ │ │ ldmdblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbeq fp, r7, r2, lsl #17 │ │ │ │ - rsbeq r0, r7, ip, lsl r5 │ │ │ │ - rsbeq lr, r7, ip, lsr r0 │ │ │ │ - rsbeq lr, r7, r2, lsr r0 │ │ │ │ + rsbeq fp, r7, r6, lsl #17 │ │ │ │ + rsbeq r0, r7, r0, lsr #10 │ │ │ │ + rsbeq lr, r7, r0, asr #32 │ │ │ │ + rsbeq lr, r7, r6, lsr r0 │ │ │ │ @ instruction: 0xffffaa4b │ │ │ │ - rsbeq fp, r7, r4, lsr #16 │ │ │ │ - strhteq r0, [r7], #-78 @ 0xffffffb2 │ │ │ │ - strdeq fp, [r7], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r0, r7, lr, lsl #9 │ │ │ │ - rsbeq fp, r7, r6, asr #15 │ │ │ │ - rsbeq r0, r7, r0, ror #8 │ │ │ │ - mlseq r7, r6, r7, fp │ │ │ │ - rsbeq r0, r7, r0, lsr r4 │ │ │ │ - rsbeq fp, r7, r6, ror #14 │ │ │ │ - rsbeq r0, r7, r0, lsl #8 │ │ │ │ - rsbeq fp, r7, r6, lsr r7 │ │ │ │ - ldrdeq r0, [r7], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq ip, r8, ip, lsl #4 │ │ │ │ - rsbeq sp, r7, r0, lsl #30 │ │ │ │ + rsbeq fp, r7, r8, lsr #16 │ │ │ │ + rsbeq r0, r7, r2, asr #9 │ │ │ │ + strdeq fp, [r7], #-120 @ 0xffffff88 @ │ │ │ │ + mlseq r7, r2, r4, r0 │ │ │ │ + rsbeq fp, r7, sl, asr #15 │ │ │ │ + rsbeq r0, r7, r4, ror #8 │ │ │ │ + mlseq r7, sl, r7, fp │ │ │ │ + rsbeq r0, r7, r4, lsr r4 │ │ │ │ + rsbeq fp, r7, sl, ror #14 │ │ │ │ + rsbeq r0, r7, r4, lsl #8 │ │ │ │ + rsbeq fp, r7, sl, lsr r7 │ │ │ │ + ldrdeq r0, [r7], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq ip, r8, r0, lsl r2 │ │ │ │ + rsbeq sp, r7, r4, lsl #30 │ │ │ │ @ instruction: 0xffffaa65 │ │ │ │ - ldrdeq fp, [r7], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq r0, r7, r4, ror r3 │ │ │ │ - rsbeq fp, r7, ip, lsr #13 │ │ │ │ - rsbeq r0, r7, r6, asr #6 │ │ │ │ - rsbeq fp, r7, ip, ror r6 │ │ │ │ - rsbeq r0, r7, r6, lsl r3 │ │ │ │ - rsbeq sp, r7, lr, lsl #29 │ │ │ │ - rsbeq sp, r7, lr, ror #28 │ │ │ │ + ldrdeq fp, [r7], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r0, r7, r8, ror r3 │ │ │ │ + strhteq fp, [r7], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq r0, r7, sl, asr #6 │ │ │ │ + rsbeq fp, r7, r0, lsl #13 │ │ │ │ + rsbeq r0, r7, sl, lsl r3 │ │ │ │ + mlseq r7, r2, lr, sp │ │ │ │ + rsbeq sp, r7, r2, ror lr │ │ │ │ @ instruction: 0xffffaa83 │ │ │ │ - rsbeq fp, r7, r0, lsr #12 │ │ │ │ - strhteq r0, [r7], #-42 @ 0xffffffd6 │ │ │ │ - strdeq fp, [r7], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r0, r7, ip, lsl #5 │ │ │ │ - rsbeq fp, r7, r2, asr #11 │ │ │ │ - rsbeq r0, r7, ip, asr r2 │ │ │ │ - rsbeq sp, r7, r8, ror #27 │ │ │ │ - rsbeq sp, r7, r8, asr #27 │ │ │ │ + rsbeq fp, r7, r4, lsr #12 │ │ │ │ + strhteq r0, [r7], #-46 @ 0xffffffd2 │ │ │ │ + strdeq fp, [r7], #-86 @ 0xffffffaa @ │ │ │ │ + mlseq r7, r0, r2, r0 │ │ │ │ + rsbeq fp, r7, r6, asr #11 │ │ │ │ + rsbeq r0, r7, r0, ror #4 │ │ │ │ + rsbeq sp, r7, ip, ror #27 │ │ │ │ + rsbeq sp, r7, ip, asr #27 │ │ │ │ @ instruction: 0xffffabd5 │ │ │ │ - rsbeq fp, r7, r6, ror #10 │ │ │ │ - rsbeq r0, r7, r0, lsl #4 │ │ │ │ - rsbeq fp, r7, r8, lsr r5 │ │ │ │ - ldrdeq r0, [r7], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq fp, r7, r8, lsl #10 │ │ │ │ - rsbeq r0, r7, r2, lsr #3 │ │ │ │ - rsbeq ip, fp, r2, lsl #12 │ │ │ │ - rsbeq sp, r7, lr, lsl sp │ │ │ │ + rsbeq fp, r7, sl, ror #10 │ │ │ │ + rsbeq r0, r7, r4, lsl #4 │ │ │ │ + rsbeq fp, r7, ip, lsr r5 │ │ │ │ + ldrdeq r0, [r7], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq fp, r7, ip, lsl #10 │ │ │ │ + rsbeq r0, r7, r6, lsr #3 │ │ │ │ + rsbeq ip, fp, r6, lsl #12 │ │ │ │ + rsbeq sp, r7, r2, lsr #26 │ │ │ │ @ instruction: 0xffffa2e7 │ │ │ │ - rsbeq fp, r7, ip, lsr #9 │ │ │ │ - rsbeq r0, r7, r6, asr #2 │ │ │ │ - rsbeq fp, r7, lr, ror r4 │ │ │ │ - rsbeq r0, r7, r8, lsl r1 │ │ │ │ - rsbeq fp, r7, lr, asr #8 │ │ │ │ - rsbeq r0, r7, r8, ror #1 │ │ │ │ - rsbeq sp, r7, r0, lsr #25 │ │ │ │ - rsbeq sp, r7, r0, lsl #25 │ │ │ │ + strhteq fp, [r7], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq r0, r7, sl, asr #2 │ │ │ │ + rsbeq fp, r7, r2, lsl #9 │ │ │ │ + rsbeq r0, r7, ip, lsl r1 │ │ │ │ + rsbeq fp, r7, r2, asr r4 │ │ │ │ + rsbeq r0, r7, ip, ror #1 │ │ │ │ + rsbeq sp, r7, r4, lsr #25 │ │ │ │ + rsbeq sp, r7, r4, lsl #25 │ │ │ │ @ instruction: 0xffffabc5 │ │ │ │ - strdeq fp, [r7], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r0, r7, ip, lsl #1 │ │ │ │ - rsbeq fp, r7, r4, asr #7 │ │ │ │ - rsbeq r0, r7, lr, asr r0 │ │ │ │ - mlseq r7, r4, r3, fp │ │ │ │ - rsbeq r0, r7, lr, lsr #32 │ │ │ │ - strdeq pc, [r7], #-82 @ 0xffffffae @ │ │ │ │ - ldrdeq sp, [r7], #-186 @ 0xffffff46 @ │ │ │ │ + strdeq fp, [r7], #-54 @ 0xffffffca @ │ │ │ │ + mlseq r7, r0, r0, r0 │ │ │ │ + rsbeq fp, r7, r8, asr #7 │ │ │ │ + rsbeq r0, r7, r2, rrx │ │ │ │ + mlseq r7, r8, r3, fp │ │ │ │ + rsbeq r0, r7, r2, lsr r0 │ │ │ │ + strdeq pc, [r7], #-86 @ 0xffffffaa @ │ │ │ │ + ldrdeq sp, [r7], #-190 @ 0xffffff42 @ │ │ │ │ @ instruction: 0xffffad37 │ │ │ │ - rsbeq fp, r7, r8, lsr r3 │ │ │ │ - ldrdeq pc, [r6], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq fp, r7, sl, lsl #6 │ │ │ │ - rsbeq pc, r6, r4, lsr #31 │ │ │ │ - ldrdeq fp, [r7], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq pc, r6, r4, ror pc @ │ │ │ │ - rsbeq sp, r7, r8, asr fp │ │ │ │ - rsbeq sp, r7, r8, lsr fp │ │ │ │ + rsbeq fp, r7, ip, lsr r3 │ │ │ │ + ldrdeq pc, [r6], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq fp, r7, lr, lsl #6 │ │ │ │ + rsbeq pc, r6, r8, lsr #31 │ │ │ │ + ldrdeq fp, [r7], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq pc, r6, r8, ror pc @ │ │ │ │ + rsbeq sp, r7, ip, asr fp │ │ │ │ + rsbeq sp, r7, ip, lsr fp │ │ │ │ @ instruction: 0xffff92dd │ │ │ │ - rsbeq fp, r7, lr, ror r2 │ │ │ │ - rsbeq pc, r6, r8, lsl pc @ │ │ │ │ - rsbeq fp, r7, r0, asr r2 │ │ │ │ - rsbeq pc, r6, sl, ror #29 │ │ │ │ - rsbeq fp, r7, r0, lsr #4 │ │ │ │ - strhteq pc, [r6], #-234 @ 0xffffff16 @ │ │ │ │ - strhteq sp, [r7], #-166 @ 0xffffff5a │ │ │ │ - mlseq r7, r2, sl, sp │ │ │ │ + rsbeq fp, r7, r2, lsl #5 │ │ │ │ + rsbeq pc, r6, ip, lsl pc @ │ │ │ │ + rsbeq fp, r7, r4, asr r2 │ │ │ │ + rsbeq pc, r6, lr, ror #29 │ │ │ │ + rsbeq fp, r7, r4, lsr #4 │ │ │ │ + strhteq pc, [r6], #-238 @ 0xffffff12 @ │ │ │ │ + strhteq sp, [r7], #-170 @ 0xffffff56 │ │ │ │ + mlseq r7, r6, sl, sp │ │ │ │ @ instruction: 0xffffac23 │ │ │ │ - rsbeq fp, r7, r4, asr #3 │ │ │ │ - rsbeq pc, r6, lr, asr lr @ │ │ │ │ - mlseq r7, r6, r1, fp │ │ │ │ - rsbeq pc, r6, r0, lsr lr @ │ │ │ │ - rsbeq fp, r7, r6, ror #2 │ │ │ │ - rsbeq pc, r6, r0, lsl #28 │ │ │ │ - ldrdeq pc, [ip], #-132 @ 0xffffff7c @ │ │ │ │ - strdeq sp, [r7], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq fp, r7, r8, asr #3 │ │ │ │ + rsbeq pc, r6, r2, ror #28 │ │ │ │ + mlseq r7, sl, r1, fp │ │ │ │ + rsbeq pc, r6, r4, lsr lr @ │ │ │ │ + rsbeq fp, r7, sl, ror #2 │ │ │ │ + rsbeq pc, r6, r4, lsl #28 │ │ │ │ + ldrdeq pc, [ip], #-136 @ 0xffffff78 @ │ │ │ │ + strdeq sp, [r7], #-148 @ 0xffffff6c @ │ │ │ │ @ instruction: 0xffffad01 │ │ │ │ - rsbeq fp, r7, sl, lsl #2 │ │ │ │ - rsbeq pc, r6, r4, lsr #27 │ │ │ │ - ldrdeq fp, [r7], #-12 @ │ │ │ │ - rsbeq pc, r6, r6, ror sp @ │ │ │ │ - rsbeq fp, r7, ip, lsr #1 │ │ │ │ - rsbeq pc, r6, r6, asr #26 │ │ │ │ - rsbeq sp, r7, lr, ror #18 │ │ │ │ - rsbeq sp, r7, r6, ror #18 │ │ │ │ + rsbeq fp, r7, lr, lsl #2 │ │ │ │ + rsbeq pc, r6, r8, lsr #27 │ │ │ │ + rsbeq fp, r7, r0, ror #1 │ │ │ │ + rsbeq pc, r6, sl, ror sp @ │ │ │ │ + strhteq fp, [r7], #-0 │ │ │ │ + rsbeq pc, r6, sl, asr #26 │ │ │ │ + rsbeq sp, r7, r2, ror r9 │ │ │ │ + rsbeq sp, r7, sl, ror #18 │ │ │ │ @ instruction: 0xffff4fa7 │ │ │ │ - rsbeq fp, r7, r0, asr r0 │ │ │ │ - rsbeq pc, r6, sl, ror #25 │ │ │ │ - rsbeq fp, r7, r2, lsr #32 │ │ │ │ - strhteq pc, [r6], #-204 @ 0xffffff34 @ │ │ │ │ - strdeq sl, [r7], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq pc, r6, ip, lsl #25 │ │ │ │ - rsbeq sp, r7, r0, lsl r9 │ │ │ │ - rsbeq sp, r7, r8, lsl #18 │ │ │ │ + rsbeq fp, r7, r4, asr r0 │ │ │ │ + rsbeq pc, r6, lr, ror #25 │ │ │ │ + rsbeq fp, r7, r6, lsr #32 │ │ │ │ + rsbeq pc, r6, r0, asr #25 │ │ │ │ + strdeq sl, [r7], #-246 @ 0xffffff0a @ │ │ │ │ + mlseq r6, r0, ip, pc @ │ │ │ │ + rsbeq sp, r7, r4, lsl r9 │ │ │ │ + rsbeq sp, r7, ip, lsl #18 │ │ │ │ @ instruction: 0xffffad39 │ │ │ │ - mlseq r7, r6, pc, sl @ │ │ │ │ - rsbeq pc, r6, r0, lsr ip @ │ │ │ │ - rsbeq sl, r7, r8, ror #30 │ │ │ │ - rsbeq pc, r6, r2, lsl #24 │ │ │ │ - rsbeq sl, r7, r8, lsr pc │ │ │ │ - ldrdeq pc, [r6], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r6, r8, lr, lsl #29 │ │ │ │ - rsbeq sp, r7, sl, lsl #17 │ │ │ │ + mlseq r7, sl, pc, sl @ │ │ │ │ + rsbeq pc, r6, r4, lsr ip @ │ │ │ │ + rsbeq sl, r7, ip, ror #30 │ │ │ │ + rsbeq pc, r6, r6, lsl #24 │ │ │ │ + rsbeq sl, r7, ip, lsr pc │ │ │ │ + ldrdeq pc, [r6], #-182 @ 0xffffff4a @ │ │ │ │ + mlseq r8, r2, lr, r6 │ │ │ │ + rsbeq sp, r7, lr, lsl #17 │ │ │ │ @ instruction: 0xffffaeeb │ │ │ │ - ldrdeq sl, [r7], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq pc, r6, r6, ror fp @ │ │ │ │ - rsbeq sl, r7, lr, lsr #29 │ │ │ │ - rsbeq pc, r6, r8, asr #22 │ │ │ │ - rsbeq sl, r7, lr, ror lr │ │ │ │ - rsbeq pc, r6, r8, lsl fp @ │ │ │ │ - mlseq fp, r0, r1, r1 │ │ │ │ - rsbeq sp, r7, ip, ror #15 │ │ │ │ + rsbeq sl, r7, r0, ror #29 │ │ │ │ + rsbeq pc, r6, sl, ror fp @ │ │ │ │ + strhteq sl, [r7], #-226 @ 0xffffff1e │ │ │ │ + rsbeq pc, r6, ip, asr #22 │ │ │ │ + rsbeq sl, r7, r2, lsl #29 │ │ │ │ + rsbeq pc, r6, ip, lsl fp @ │ │ │ │ + mlseq fp, r4, r1, r1 │ │ │ │ + strdeq sp, [r7], #-112 @ 0xffffff90 @ │ │ │ │ @ instruction: 0xffff4f6d │ │ │ │ - rsbeq sl, r7, r2, lsr #28 │ │ │ │ - strhteq pc, [r6], #-172 @ 0xffffff54 @ │ │ │ │ - strdeq sl, [r7], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq pc, r6, lr, lsl #21 │ │ │ │ - rsbeq sl, r7, r4, asr #27 │ │ │ │ - rsbeq pc, r6, lr, asr sl @ │ │ │ │ - rsbeq sp, r7, sl, ror r7 │ │ │ │ - rsbeq sp, r7, lr, ror #14 │ │ │ │ + rsbeq sl, r7, r6, lsr #28 │ │ │ │ + rsbeq pc, r6, r0, asr #21 │ │ │ │ + strdeq sl, [r7], #-216 @ 0xffffff28 @ │ │ │ │ + mlseq r6, r2, sl, pc @ │ │ │ │ + rsbeq sl, r7, r8, asr #27 │ │ │ │ + rsbeq pc, r6, r2, ror #20 │ │ │ │ + rsbeq sp, r7, lr, ror r7 │ │ │ │ + rsbeq sp, r7, r2, ror r7 │ │ │ │ @ instruction: 0xffff52bf │ │ │ │ - rsbeq sl, r7, r8, ror #26 │ │ │ │ - rsbeq pc, r6, r2, lsl #20 │ │ │ │ - rsbeq sl, r7, sl, lsr sp │ │ │ │ - ldrdeq pc, [r6], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq sl, r7, sl, lsl #26 │ │ │ │ - rsbeq pc, r6, r4, lsr #19 │ │ │ │ - rsbeq sp, r7, r0, lsr r7 │ │ │ │ - rsbeq sp, r7, r4, lsr #14 │ │ │ │ + rsbeq sl, r7, ip, ror #26 │ │ │ │ + rsbeq pc, r6, r6, lsl #20 │ │ │ │ + rsbeq sl, r7, lr, lsr sp │ │ │ │ + ldrdeq pc, [r6], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq sl, r7, lr, lsl #26 │ │ │ │ + rsbeq pc, r6, r8, lsr #19 │ │ │ │ + rsbeq sp, r7, r4, lsr r7 │ │ │ │ + rsbeq sp, r7, r8, lsr #14 │ │ │ │ @ instruction: 0xffffad19 │ │ │ │ - rsbeq sl, r7, lr, lsr #25 │ │ │ │ - rsbeq pc, r6, r8, asr #18 │ │ │ │ - rsbeq sl, r7, r2, lsl #25 │ │ │ │ - rsbeq pc, r6, lr, lsl r9 @ │ │ │ │ - rsbeq sl, r7, r6, asr ip │ │ │ │ - strdeq pc, [r6], #-130 @ 0xffffff7e @ │ │ │ │ - strhteq fp, [r9], #-192 @ 0xffffff40 │ │ │ │ - rsbeq sp, r7, r2, lsr #13 │ │ │ │ + strhteq sl, [r7], #-194 @ 0xffffff3e │ │ │ │ + rsbeq pc, r6, ip, asr #18 │ │ │ │ + rsbeq sl, r7, r6, lsl #25 │ │ │ │ + rsbeq pc, r6, r2, lsr #18 │ │ │ │ + rsbeq sl, r7, sl, asr ip │ │ │ │ + strdeq pc, [r6], #-134 @ 0xffffff7a @ │ │ │ │ + strhteq fp, [r9], #-196 @ 0xffffff3c │ │ │ │ + rsbeq sp, r7, r6, lsr #13 │ │ │ │ @ instruction: 0xffffad79 │ │ │ │ - rsbeq sl, r7, r4, lsl #24 │ │ │ │ - rsbeq pc, r6, r0, lsr #17 │ │ │ │ - ldrdeq sl, [r7], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq pc, r6, r6, ror r8 @ │ │ │ │ - rsbeq sl, r7, lr, lsr #23 │ │ │ │ - rsbeq pc, r6, sl, asr #16 │ │ │ │ - rsbeq sp, r7, r8, asr r6 │ │ │ │ - rsbeq sp, r7, r0, asr r6 │ │ │ │ + rsbeq sl, r7, r8, lsl #24 │ │ │ │ + rsbeq pc, r6, r4, lsr #17 │ │ │ │ + ldrdeq sl, [r7], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq pc, r6, sl, ror r8 @ │ │ │ │ + strhteq sl, [r7], #-178 @ 0xffffff4e │ │ │ │ + rsbeq pc, r6, lr, asr #16 │ │ │ │ + rsbeq sp, r7, ip, asr r6 │ │ │ │ + rsbeq sp, r7, r4, asr r6 │ │ │ │ @ instruction: 0xffffcc8f │ │ │ │ - rsbeq sl, r7, sl, asr fp │ │ │ │ - strdeq pc, [r6], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq sl, r7, r0, lsr fp │ │ │ │ - rsbeq pc, r6, ip, asr #15 │ │ │ │ - rsbeq sl, r7, r2, lsl #22 │ │ │ │ - mlseq r6, lr, r7, pc @ │ │ │ │ + rsbeq sl, r7, lr, asr fp │ │ │ │ + strdeq pc, [r6], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq sl, r7, r4, lsr fp │ │ │ │ + ldrdeq pc, [r6], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq sl, r7, r6, lsl #22 │ │ │ │ + rsbeq pc, r6, r2, lsr #15 │ │ │ │ stcmi 8, cr15, [r8, #892] @ 0x37c │ │ │ │ ldrbtmi r9, [ip], #-2057 @ 0xfffff7f7 │ │ │ │ vsubhn.i32 d4, , │ │ │ │ strmi pc, [r2], -r1, lsl #24 │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ ldclcc 8, cr15, [r8, #-892]! @ 0xfffffc84 │ │ │ │ strls sl, [r2], #-2314 @ 0xfffff6f6 │ │ │ │ @@ -365093,184 +365093,184 @@ │ │ │ │ stmiami lr!, {r0, r4, r5, r8, fp, ip, sp, pc} │ │ │ │ tstpcc r9, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1c35180 │ │ │ │ ldrbtmi r4, [r8], #-2219 @ 0xfffff755 │ │ │ │ blx b3518a │ │ │ │ bllt ff8b5700 │ │ │ │ - strhteq ip, [r7], #-222 @ 0xffffff22 │ │ │ │ - rsbeq sp, r7, lr, lsl r3 │ │ │ │ + rsbeq ip, r7, r2, asr #27 │ │ │ │ + rsbeq sp, r7, r2, lsr #6 │ │ │ │ @ instruction: 0xffffac73 │ │ │ │ - rsbeq sl, r7, r0, lsl #16 │ │ │ │ - mlseq r6, sl, r4, pc @ │ │ │ │ - ldrdeq sl, [r7], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq pc, r6, ip, ror #8 │ │ │ │ - rsbeq sl, r7, r2, lsr #15 │ │ │ │ - rsbeq pc, r6, ip, lsr r4 @ │ │ │ │ - rsbeq r9, r6, ip, lsr #5 │ │ │ │ - mlseq r7, r0, r2, sp │ │ │ │ + rsbeq sl, r7, r4, lsl #16 │ │ │ │ + mlseq r6, lr, r4, pc @ │ │ │ │ + ldrdeq sl, [r7], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq pc, r6, r0, ror r4 @ │ │ │ │ + rsbeq sl, r7, r6, lsr #15 │ │ │ │ + rsbeq pc, r6, r0, asr #8 │ │ │ │ + strhteq r9, [r6], #-32 @ 0xffffffe0 │ │ │ │ + mlseq r7, r4, r2, sp │ │ │ │ @ instruction: 0xffff53c5 │ │ │ │ - rsbeq sl, r7, r6, asr #14 │ │ │ │ - rsbeq pc, r6, r0, ror #7 │ │ │ │ - rsbeq sl, r7, r8, lsl r7 │ │ │ │ - strhteq pc, [r6], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq sl, r7, r8, ror #13 │ │ │ │ - rsbeq pc, r6, r2, lsl #7 │ │ │ │ + rsbeq sl, r7, sl, asr #14 │ │ │ │ + rsbeq pc, r6, r4, ror #7 │ │ │ │ + rsbeq sl, r7, ip, lsl r7 │ │ │ │ + strhteq pc, [r6], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq sl, r7, ip, ror #13 │ │ │ │ + rsbeq pc, r6, r6, lsl #7 │ │ │ │ + rsbeq sp, r7, lr, lsr #4 │ │ │ │ rsbeq sp, r7, sl, lsr #4 │ │ │ │ - rsbeq sp, r7, r6, lsr #4 │ │ │ │ @ instruction: 0xffffc86f │ │ │ │ - rsbeq sl, r7, ip, lsl #13 │ │ │ │ - rsbeq pc, r6, r6, lsr #6 │ │ │ │ - rsbeq sl, r7, lr, asr r6 │ │ │ │ - strdeq pc, [r6], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq sl, r7, lr, lsr #12 │ │ │ │ - rsbeq pc, r6, r8, asr #5 │ │ │ │ - strhteq sp, [r7], #-20 @ 0xffffffec │ │ │ │ - rsbeq sp, r7, ip, lsr #3 │ │ │ │ + mlseq r7, r0, r6, sl │ │ │ │ + rsbeq pc, r6, sl, lsr #6 │ │ │ │ + rsbeq sl, r7, r2, ror #12 │ │ │ │ + strdeq pc, [r6], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq sl, r7, r2, lsr r6 │ │ │ │ + rsbeq pc, r6, ip, asr #5 │ │ │ │ + strhteq sp, [r7], #-24 @ 0xffffffe8 │ │ │ │ + strhteq sp, [r7], #-16 │ │ │ │ @ instruction: 0xffffc861 │ │ │ │ - ldrdeq sl, [r7], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq pc, r6, ip, ror #4 │ │ │ │ - rsbeq sl, r7, r4, lsr #11 │ │ │ │ - rsbeq pc, r6, lr, lsr r2 @ │ │ │ │ - rsbeq sl, r7, r4, ror r5 │ │ │ │ - rsbeq pc, r6, lr, lsl #4 │ │ │ │ - rsbeq sp, r7, r6, asr #2 │ │ │ │ - rsbeq sp, r7, lr, lsr r1 │ │ │ │ + ldrdeq sl, [r7], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq pc, r6, r0, ror r2 @ │ │ │ │ + rsbeq sl, r7, r8, lsr #11 │ │ │ │ + rsbeq pc, r6, r2, asr #4 │ │ │ │ + rsbeq sl, r7, r8, ror r5 │ │ │ │ + rsbeq pc, r6, r2, lsl r2 @ │ │ │ │ + rsbeq sp, r7, sl, asr #2 │ │ │ │ + rsbeq sp, r7, r2, asr #2 │ │ │ │ @ instruction: 0xffffac57 │ │ │ │ - rsbeq sl, r7, r8, lsl r5 │ │ │ │ - strhteq pc, [r6], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq sl, r7, sl, ror #9 │ │ │ │ - rsbeq pc, r6, r4, lsl #3 │ │ │ │ - strhteq sl, [r7], #-74 @ 0xffffffb6 │ │ │ │ - rsbeq pc, r6, r4, asr r1 @ │ │ │ │ - ldrdeq sp, [r7], #-4 @ │ │ │ │ - rsbeq sp, r7, r8, asr #1 │ │ │ │ + rsbeq sl, r7, ip, lsl r5 │ │ │ │ + strhteq pc, [r6], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq sl, r7, lr, ror #9 │ │ │ │ + rsbeq pc, r6, r8, lsl #3 │ │ │ │ + strhteq sl, [r7], #-78 @ 0xffffffb2 │ │ │ │ + rsbeq pc, r6, r8, asr r1 @ │ │ │ │ + ldrdeq sp, [r7], #-8 @ │ │ │ │ + rsbeq sp, r7, ip, asr #1 │ │ │ │ @ instruction: 0xffffbdbd │ │ │ │ - rsbeq sl, r7, lr, asr r4 │ │ │ │ - strdeq pc, [r6], #-8 @ │ │ │ │ - rsbeq sl, r7, r0, lsr r4 │ │ │ │ - rsbeq pc, r6, sl, asr #1 │ │ │ │ - rsbeq sl, r7, r0, lsl #8 │ │ │ │ - mlseq r6, sl, r0, pc @ │ │ │ │ - rsbeq r5, r6, r6, ror #31 │ │ │ │ - rsbeq sp, r7, r2, asr #32 │ │ │ │ + rsbeq sl, r7, r2, ror #8 │ │ │ │ + strdeq pc, [r6], #-12 @ │ │ │ │ + rsbeq sl, r7, r4, lsr r4 │ │ │ │ + rsbeq pc, r6, lr, asr #1 │ │ │ │ + rsbeq sl, r7, r4, lsl #8 │ │ │ │ + mlseq r6, lr, r0, pc @ │ │ │ │ + rsbeq r5, r6, sl, ror #31 │ │ │ │ + rsbeq sp, r7, r6, asr #32 │ │ │ │ @ instruction: 0xffffabd3 │ │ │ │ - rsbeq sl, r7, r4, lsr #7 │ │ │ │ - rsbeq pc, r6, lr, lsr r0 @ │ │ │ │ - rsbeq sl, r7, r6, ror r3 │ │ │ │ - rsbeq pc, r6, r0, lsl r0 @ │ │ │ │ - rsbeq sl, r7, r6, asr #6 │ │ │ │ - rsbeq lr, r6, r0, ror #31 │ │ │ │ - rsbeq ip, r7, r4, asr #31 │ │ │ │ - strhteq ip, [r7], #-244 @ 0xffffff0c │ │ │ │ + rsbeq sl, r7, r8, lsr #7 │ │ │ │ + rsbeq pc, r6, r2, asr #32 │ │ │ │ + rsbeq sl, r7, sl, ror r3 │ │ │ │ + rsbeq pc, r6, r4, lsl r0 @ │ │ │ │ + rsbeq sl, r7, sl, asr #6 │ │ │ │ + rsbeq lr, r6, r4, ror #31 │ │ │ │ + rsbeq ip, r7, r8, asr #31 │ │ │ │ + strhteq ip, [r7], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0xffffa82d │ │ │ │ - rsbeq sl, r7, sl, ror #5 │ │ │ │ - rsbeq lr, r6, r4, lsl #31 │ │ │ │ - strhteq sl, [r7], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq lr, r6, r6, asr pc │ │ │ │ - rsbeq sl, r7, ip, lsl #5 │ │ │ │ - rsbeq lr, r6, r6, lsr #30 │ │ │ │ - rsbeq ip, r7, lr, asr pc │ │ │ │ - rsbeq ip, r7, r2, asr pc │ │ │ │ + rsbeq sl, r7, lr, ror #5 │ │ │ │ + rsbeq lr, r6, r8, lsl #31 │ │ │ │ + rsbeq sl, r7, r0, asr #5 │ │ │ │ + rsbeq lr, r6, sl, asr pc │ │ │ │ + mlseq r7, r0, r2, sl │ │ │ │ + rsbeq lr, r6, sl, lsr #30 │ │ │ │ + rsbeq ip, r7, r2, ror #30 │ │ │ │ + rsbeq ip, r7, r6, asr pc │ │ │ │ @ instruction: 0xffffaae3 │ │ │ │ - rsbeq sl, r7, r0, lsr r2 │ │ │ │ - rsbeq lr, r6, sl, asr #29 │ │ │ │ - rsbeq sl, r7, r2, lsl #4 │ │ │ │ - mlseq r6, ip, lr, lr │ │ │ │ - ldrdeq sl, [r7], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq lr, r6, ip, ror #28 │ │ │ │ - rsbeq ip, r7, r8, ror #29 │ │ │ │ - ldrdeq ip, [r7], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq sl, r7, r4, lsr r2 │ │ │ │ + rsbeq lr, r6, lr, asr #29 │ │ │ │ + rsbeq sl, r7, r6, lsl #4 │ │ │ │ + rsbeq lr, r6, r0, lsr #29 │ │ │ │ + ldrdeq sl, [r7], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq lr, r6, r0, ror lr │ │ │ │ + rsbeq ip, r7, ip, ror #29 │ │ │ │ + rsbeq ip, r7, r0, ror #29 │ │ │ │ @ instruction: 0xffffabbd │ │ │ │ - rsbeq sl, r7, r6, ror r1 │ │ │ │ - rsbeq lr, r6, r0, lsl lr │ │ │ │ - rsbeq sl, r7, r8, asr #2 │ │ │ │ - rsbeq lr, r6, r2, ror #27 │ │ │ │ - rsbeq sl, r7, r8, lsl r1 │ │ │ │ - strhteq lr, [r6], #-210 @ 0xffffff2e │ │ │ │ - rsbeq ip, r7, lr, asr #28 │ │ │ │ - rsbeq ip, r7, r6, asr #28 │ │ │ │ + rsbeq sl, r7, sl, ror r1 │ │ │ │ + rsbeq lr, r6, r4, lsl lr │ │ │ │ + rsbeq sl, r7, ip, asr #2 │ │ │ │ + rsbeq lr, r6, r6, ror #27 │ │ │ │ + rsbeq sl, r7, ip, lsl r1 │ │ │ │ + strhteq lr, [r6], #-214 @ 0xffffff2a │ │ │ │ + rsbeq ip, r7, r2, asr lr │ │ │ │ + rsbeq ip, r7, sl, asr #28 │ │ │ │ @ instruction: 0xffffa9f7 │ │ │ │ - strhteq sl, [r7], #-12 │ │ │ │ - rsbeq lr, r6, r6, asr sp │ │ │ │ - rsbeq sl, r7, lr, lsl #1 │ │ │ │ - rsbeq lr, r6, r8, lsr #26 │ │ │ │ - rsbeq sl, r7, lr, asr r0 │ │ │ │ - strdeq lr, [r6], #-200 @ 0xffffff38 @ │ │ │ │ - ldrdeq ip, [r7], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq ip, r7, r4, asr #27 │ │ │ │ + rsbeq sl, r7, r0, asr #1 │ │ │ │ + rsbeq lr, r6, sl, asr sp │ │ │ │ + mlseq r7, r2, r0, sl │ │ │ │ + rsbeq lr, r6, ip, lsr #26 │ │ │ │ + rsbeq sl, r7, r2, rrx │ │ │ │ + strdeq lr, [r6], #-204 @ 0xffffff34 @ │ │ │ │ + ldrdeq ip, [r7], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq ip, r7, r8, asr #27 │ │ │ │ @ instruction: 0xffffab55 │ │ │ │ - rsbeq sl, r7, r2 │ │ │ │ - mlseq r6, ip, ip, lr │ │ │ │ - ldrdeq r9, [r7], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq lr, r6, lr, ror #24 │ │ │ │ - rsbeq r9, r7, r4, lsr #31 │ │ │ │ - rsbeq lr, r6, lr, lsr ip │ │ │ │ - strdeq ip, [r7], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq ip, r7, lr, lsr sp │ │ │ │ + rsbeq sl, r7, r6 │ │ │ │ + rsbeq lr, r6, r0, lsr #25 │ │ │ │ + ldrdeq r9, [r7], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq lr, r6, r2, ror ip │ │ │ │ + rsbeq r9, r7, r8, lsr #31 │ │ │ │ + rsbeq lr, r6, r2, asr #24 │ │ │ │ + rsbeq ip, r7, r2, lsl #14 │ │ │ │ + rsbeq ip, r7, r2, asr #26 │ │ │ │ @ instruction: 0xffffabbf │ │ │ │ - rsbeq r9, r7, r8, asr #30 │ │ │ │ - rsbeq lr, r6, r2, ror #23 │ │ │ │ - rsbeq r9, r7, sl, lsl pc │ │ │ │ - strhteq lr, [r6], #-180 @ 0xffffff4c │ │ │ │ - rsbeq r9, r7, sl, ror #29 │ │ │ │ - rsbeq lr, r6, r4, lsl #23 │ │ │ │ - strdeq ip, [r7], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq ip, r7, r0, ror #25 │ │ │ │ + rsbeq r9, r7, ip, asr #30 │ │ │ │ + rsbeq lr, r6, r6, ror #23 │ │ │ │ + rsbeq r9, r7, lr, lsl pc │ │ │ │ + strhteq lr, [r6], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r9, r7, lr, ror #29 │ │ │ │ + rsbeq lr, r6, r8, lsl #23 │ │ │ │ + strdeq ip, [r7], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq ip, r7, r4, ror #25 │ │ │ │ @ instruction: 0xffff2ff9 │ │ │ │ - rsbeq r9, r7, lr, lsl #29 │ │ │ │ - rsbeq lr, r6, r8, lsr #22 │ │ │ │ - rsbeq r9, r7, r0, ror #28 │ │ │ │ - strdeq lr, [r6], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r9, r7, r0, lsr lr │ │ │ │ - rsbeq lr, r6, sl, asr #21 │ │ │ │ - rsbeq ip, r7, r2, ror #24 │ │ │ │ - rsbeq ip, r7, r2, asr ip │ │ │ │ + mlseq r7, r2, lr, r9 │ │ │ │ + rsbeq lr, r6, ip, lsr #22 │ │ │ │ + rsbeq r9, r7, r4, ror #28 │ │ │ │ + strdeq lr, [r6], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r9, r7, r4, lsr lr │ │ │ │ + rsbeq lr, r6, lr, asr #21 │ │ │ │ + rsbeq ip, r7, r6, ror #24 │ │ │ │ + rsbeq ip, r7, r6, asr ip │ │ │ │ @ instruction: 0xffff2f3f │ │ │ │ - ldrdeq r9, [r7], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq lr, r6, lr, ror #20 │ │ │ │ - rsbeq r9, r7, r6, lsr #27 │ │ │ │ - rsbeq lr, r6, r0, asr #20 │ │ │ │ - rsbeq r9, r7, r6, ror sp │ │ │ │ - rsbeq lr, r6, r0, lsl sl │ │ │ │ - strhteq ip, [r7], #-188 @ 0xffffff44 │ │ │ │ - rsbeq ip, r7, ip, lsr #23 │ │ │ │ + ldrdeq r9, [r7], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq lr, r6, r2, ror sl │ │ │ │ + rsbeq r9, r7, sl, lsr #27 │ │ │ │ + rsbeq lr, r6, r4, asr #20 │ │ │ │ + rsbeq r9, r7, sl, ror sp │ │ │ │ + rsbeq lr, r6, r4, lsl sl │ │ │ │ + rsbeq ip, r7, r0, asr #23 │ │ │ │ + strhteq ip, [r7], #-176 @ 0xffffff50 │ │ │ │ @ instruction: 0xffff4b81 │ │ │ │ - rsbeq r9, r7, sl, lsl sp │ │ │ │ - strhteq lr, [r6], #-148 @ 0xffffff6c │ │ │ │ - rsbeq r9, r7, r6, ror #25 │ │ │ │ - rsbeq lr, r6, r0, lsl #19 │ │ │ │ - strhteq r9, [r7], #-198 @ 0xffffff3a │ │ │ │ - rsbeq lr, r6, r0, asr r9 │ │ │ │ - rsbeq ip, r6, r0, ror #6 │ │ │ │ - strdeq ip, [r7], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r9, r7, lr, lsl sp │ │ │ │ + strhteq lr, [r6], #-152 @ 0xffffff68 │ │ │ │ + rsbeq r9, r7, sl, ror #25 │ │ │ │ + rsbeq lr, r6, r4, lsl #19 │ │ │ │ + strhteq r9, [r7], #-202 @ 0xffffff36 │ │ │ │ + rsbeq lr, r6, r4, asr r9 │ │ │ │ + rsbeq ip, r6, r4, ror #6 │ │ │ │ + strdeq ip, [r7], #-170 @ 0xffffff56 @ │ │ │ │ @ instruction: 0xffff2f47 │ │ │ │ - rsbeq r9, r7, ip, asr ip │ │ │ │ - strdeq lr, [r6], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r9, r7, r2, lsr ip │ │ │ │ - rsbeq lr, r6, lr, asr #17 │ │ │ │ - rsbeq r9, r7, r6, lsl #24 │ │ │ │ - rsbeq lr, r6, r2, lsr #17 │ │ │ │ - strhteq ip, [r6], #-34 @ 0xffffffde │ │ │ │ - rsbeq pc, fp, ip, lsr #4 │ │ │ │ - rsbeq ip, r7, lr, asr sl │ │ │ │ + rsbeq r9, r7, r0, ror #24 │ │ │ │ + strdeq lr, [r6], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r9, r7, r6, lsr ip │ │ │ │ + ldrdeq lr, [r6], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r9, r7, sl, lsl #24 │ │ │ │ + rsbeq lr, r6, r6, lsr #17 │ │ │ │ + strhteq ip, [r6], #-38 @ 0xffffffda │ │ │ │ + rsbeq pc, fp, r0, lsr r2 @ │ │ │ │ + rsbeq ip, r7, r2, ror #20 │ │ │ │ @ instruction: 0xffff6721 │ │ │ │ - mlseq r7, ip, fp, r9 │ │ │ │ - rsbeq lr, r6, r8, lsr r8 │ │ │ │ - rsbeq r9, r7, r2, ror fp │ │ │ │ - rsbeq lr, r6, lr, lsl #16 │ │ │ │ - rsbeq r9, r7, r2, asr #22 │ │ │ │ - ldrdeq lr, [r6], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq r6, r8, r0, lsl lr │ │ │ │ - rsbeq ip, r7, r4, ror #19 │ │ │ │ + rsbeq r9, r7, r0, lsr #23 │ │ │ │ + rsbeq lr, r6, ip, lsr r8 │ │ │ │ + rsbeq r9, r7, r6, ror fp │ │ │ │ + rsbeq lr, r6, r2, lsl r8 │ │ │ │ + rsbeq r9, r7, r6, asr #22 │ │ │ │ + rsbeq lr, r6, r2, ror #15 │ │ │ │ + rsbeq r6, r8, r4, lsl lr │ │ │ │ + rsbeq ip, r7, r8, ror #19 │ │ │ │ @ instruction: 0xffffcb93 │ │ │ │ - rsbeq r9, r7, r8, ror #21 │ │ │ │ - rsbeq lr, r6, r4, lsl #15 │ │ │ │ - rsbeq r9, r7, ip, asr #21 │ │ │ │ - mlseq r6, r2, r1, ip │ │ │ │ + rsbeq r9, r7, ip, ror #21 │ │ │ │ + rsbeq lr, r6, r8, lsl #15 │ │ │ │ + ldrdeq r9, [r7], #-160 @ 0xffffff60 @ │ │ │ │ + mlseq r6, r6, r1, ip │ │ │ │ @ instruction: 0x46284639 │ │ │ │ blx fe2b484c │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ strmi sl, [r4], -fp, ror #28 │ │ │ │ ldmibeq r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ tstpcc r5, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -365906,137 +365906,137 @@ │ │ │ │ @ instruction: 0x31bdf241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r2], {159} @ 0x9f │ │ │ │ @ instruction: 0x4621487d │ │ │ │ @ instruction: 0xf69f4478 │ │ │ │ @ instruction: 0xf7fcfccd │ │ │ │ svclt 0x0000bacb │ │ │ │ - strdeq r9, [r7], #-120 @ 0xffffff88 @ │ │ │ │ - mlseq r6, r2, r4, lr │ │ │ │ - rsbeq r9, r7, r6, asr #15 │ │ │ │ - rsbeq lr, r6, r0, ror #8 │ │ │ │ - rsbeq r9, sl, ip, rrx │ │ │ │ - mlseq r7, ip, r6, ip │ │ │ │ + strdeq r9, [r7], #-124 @ 0xffffff84 @ │ │ │ │ + mlseq r6, r6, r4, lr │ │ │ │ + rsbeq r9, r7, sl, asr #15 │ │ │ │ + rsbeq lr, r6, r4, ror #8 │ │ │ │ + rsbeq r9, sl, r0, ror r0 │ │ │ │ + rsbeq ip, r7, r0, lsr #13 │ │ │ │ @ instruction: 0xffff6159 │ │ │ │ - rsbeq r9, r7, r6, ror #14 │ │ │ │ - rsbeq lr, r6, r0, lsl #8 │ │ │ │ - rsbeq r9, r7, r8, lsr r7 │ │ │ │ - ldrdeq lr, [r6], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r9, r7, r6, lsl #14 │ │ │ │ - rsbeq lr, r6, r0, lsr #7 │ │ │ │ - rsbeq sl, fp, r0, lsl #16 │ │ │ │ - rsbeq ip, r7, r8, lsl #12 │ │ │ │ + rsbeq r9, r7, sl, ror #14 │ │ │ │ + rsbeq lr, r6, r4, lsl #8 │ │ │ │ + rsbeq r9, r7, ip, lsr r7 │ │ │ │ + ldrdeq lr, [r6], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r9, r7, sl, lsl #14 │ │ │ │ + rsbeq lr, r6, r4, lsr #7 │ │ │ │ + rsbeq sl, fp, r4, lsl #16 │ │ │ │ + rsbeq ip, r7, ip, lsl #12 │ │ │ │ @ instruction: 0xffffb72d │ │ │ │ - rsbeq r9, r7, r6, lsr #13 │ │ │ │ - rsbeq lr, r6, r0, asr #6 │ │ │ │ - rsbeq r9, r7, r8, ror r6 │ │ │ │ - rsbeq lr, r6, r2, lsl r3 │ │ │ │ - rsbeq r9, r7, r6, asr #12 │ │ │ │ - rsbeq lr, r6, r0, ror #5 │ │ │ │ - strhteq ip, [r7], #-92 @ 0xffffffa4 │ │ │ │ - strhteq ip, [r7], #-84 @ 0xffffffac │ │ │ │ + rsbeq r9, r7, sl, lsr #13 │ │ │ │ + rsbeq lr, r6, r4, asr #6 │ │ │ │ + rsbeq r9, r7, ip, ror r6 │ │ │ │ + rsbeq lr, r6, r6, lsl r3 │ │ │ │ + rsbeq r9, r7, sl, asr #12 │ │ │ │ + rsbeq lr, r6, r4, ror #5 │ │ │ │ + rsbeq ip, r7, r0, asr #11 │ │ │ │ + strhteq ip, [r7], #-88 @ 0xffffffa8 │ │ │ │ @ instruction: 0xffffb5b5 │ │ │ │ - rsbeq r9, r7, r6, ror #11 │ │ │ │ - rsbeq lr, r6, r0, lsl #5 │ │ │ │ - strhteq r9, [r7], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq lr, r6, r2, asr r2 │ │ │ │ - rsbeq r9, r7, r6, lsl #11 │ │ │ │ - rsbeq lr, r6, r0, lsr #4 │ │ │ │ - strdeq sp, [ip], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq ip, r7, r8, ror #10 │ │ │ │ + rsbeq r9, r7, sl, ror #11 │ │ │ │ + rsbeq lr, r6, r4, lsl #5 │ │ │ │ + strhteq r9, [r7], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq lr, r6, r6, asr r2 │ │ │ │ + rsbeq r9, r7, sl, lsl #11 │ │ │ │ + rsbeq lr, r6, r4, lsr #4 │ │ │ │ + strdeq sp, [ip], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq ip, r7, ip, ror #10 │ │ │ │ @ instruction: 0xffff5a05 │ │ │ │ - rsbeq r9, r7, r6, lsr #10 │ │ │ │ - rsbeq lr, r6, r0, asr #3 │ │ │ │ - strdeq r9, [r7], #-72 @ 0xffffffb8 @ │ │ │ │ - mlseq r6, r2, r1, lr │ │ │ │ - rsbeq r9, r7, r6, asr #9 │ │ │ │ - rsbeq lr, r6, r0, ror #2 │ │ │ │ - rsbeq fp, r7, r8, lsl #27 │ │ │ │ - rsbeq ip, r7, ip, asr #9 │ │ │ │ + rsbeq r9, r7, sl, lsr #10 │ │ │ │ + rsbeq lr, r6, r4, asr #3 │ │ │ │ + strdeq r9, [r7], #-76 @ 0xffffffb4 @ │ │ │ │ + mlseq r6, r6, r1, lr │ │ │ │ + rsbeq r9, r7, sl, asr #9 │ │ │ │ + rsbeq lr, r6, r4, ror #2 │ │ │ │ + rsbeq fp, r7, ip, lsl #27 │ │ │ │ + ldrdeq ip, [r7], #-64 @ 0xffffffc0 @ │ │ │ │ @ instruction: 0xffff5b69 │ │ │ │ - rsbeq r9, r7, r6, ror #8 │ │ │ │ - rsbeq lr, r6, r0, lsl #2 │ │ │ │ - rsbeq r9, r7, r8, lsr r4 │ │ │ │ - ldrdeq lr, [r6], #-2 @ │ │ │ │ - rsbeq r9, r7, r6, lsl #8 │ │ │ │ - rsbeq lr, r6, r0, lsr #1 │ │ │ │ - rsbeq ip, r7, r0, ror r4 │ │ │ │ - rsbeq ip, r7, r8, ror #8 │ │ │ │ + rsbeq r9, r7, sl, ror #8 │ │ │ │ + rsbeq lr, r6, r4, lsl #2 │ │ │ │ + rsbeq r9, r7, ip, lsr r4 │ │ │ │ + ldrdeq lr, [r6], #-6 @ │ │ │ │ + rsbeq r9, r7, sl, lsl #8 │ │ │ │ + rsbeq lr, r6, r4, lsr #1 │ │ │ │ + rsbeq ip, r7, r4, ror r4 │ │ │ │ + rsbeq ip, r7, ip, ror #8 │ │ │ │ @ instruction: 0xffff56d5 │ │ │ │ - rsbeq r9, r7, r6, lsr #7 │ │ │ │ - rsbeq lr, r6, r0, asr #32 │ │ │ │ - rsbeq r9, r7, r8, ror r3 │ │ │ │ - rsbeq lr, r6, r2, lsl r0 │ │ │ │ - rsbeq r9, r7, r6, asr #6 │ │ │ │ - rsbeq sp, r6, r0, ror #31 │ │ │ │ - rsbeq fp, r7, ip, ror #26 │ │ │ │ - rsbeq ip, r7, r0, asr #7 │ │ │ │ + rsbeq r9, r7, sl, lsr #7 │ │ │ │ + rsbeq lr, r6, r4, asr #32 │ │ │ │ + rsbeq r9, r7, ip, ror r3 │ │ │ │ + rsbeq lr, r6, r6, lsl r0 │ │ │ │ + rsbeq r9, r7, sl, asr #6 │ │ │ │ + rsbeq sp, r6, r4, ror #31 │ │ │ │ + rsbeq fp, r7, r0, ror sp │ │ │ │ + rsbeq ip, r7, r4, asr #7 │ │ │ │ @ instruction: 0xffff541d │ │ │ │ - rsbeq r9, r7, r6, ror #5 │ │ │ │ - rsbeq sp, r6, r0, lsl #31 │ │ │ │ - strhteq r9, [r7], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq sp, r6, r2, asr pc │ │ │ │ - rsbeq r9, r7, r6, lsl #5 │ │ │ │ - rsbeq sp, r6, r0, lsr #30 │ │ │ │ - rsbeq fp, r7, r8, ror #15 │ │ │ │ - rsbeq ip, r7, ip, lsl r3 │ │ │ │ + rsbeq r9, r7, sl, ror #5 │ │ │ │ + rsbeq sp, r6, r4, lsl #31 │ │ │ │ + strhteq r9, [r7], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq sp, r6, r6, asr pc │ │ │ │ + rsbeq r9, r7, sl, lsl #5 │ │ │ │ + rsbeq sp, r6, r4, lsr #30 │ │ │ │ + rsbeq fp, r7, ip, ror #15 │ │ │ │ + rsbeq ip, r7, r0, lsr #6 │ │ │ │ @ instruction: 0xffffb139 │ │ │ │ - rsbeq r9, r7, r6, lsr #4 │ │ │ │ - rsbeq sp, r6, r0, asr #29 │ │ │ │ - strdeq r9, [r7], #-24 @ 0xffffffe8 @ │ │ │ │ - mlseq r6, r2, lr, sp │ │ │ │ - rsbeq r9, r7, r6, asr #3 │ │ │ │ - rsbeq sp, r6, r0, ror #28 │ │ │ │ + rsbeq r9, r7, sl, lsr #4 │ │ │ │ + rsbeq sp, r6, r4, asr #29 │ │ │ │ + strdeq r9, [r7], #-28 @ 0xffffffe4 @ │ │ │ │ + mlseq r6, r6, lr, sp │ │ │ │ + rsbeq r9, r7, sl, asr #3 │ │ │ │ + rsbeq sp, r6, r4, ror #28 │ │ │ │ + rsbeq ip, r7, r8, ror #5 │ │ │ │ rsbeq ip, r7, r4, ror #5 │ │ │ │ - rsbeq ip, r7, r0, ror #5 │ │ │ │ @ instruction: 0xffffafbd │ │ │ │ - rsbeq r9, r7, r6, ror #2 │ │ │ │ - rsbeq sp, r6, r0, lsl #28 │ │ │ │ - rsbeq r9, r7, r8, lsr r1 │ │ │ │ - ldrdeq sp, [r6], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r9, r7, r6, lsl #2 │ │ │ │ - rsbeq sp, r6, r0, lsr #27 │ │ │ │ - strhteq ip, [r7], #-40 @ 0xffffffd8 │ │ │ │ - strhteq ip, [r7], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq r9, r7, sl, ror #2 │ │ │ │ + rsbeq sp, r6, r4, lsl #28 │ │ │ │ + rsbeq r9, r7, ip, lsr r1 │ │ │ │ + ldrdeq sp, [r6], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r9, r7, sl, lsl #2 │ │ │ │ + rsbeq sp, r6, r4, lsr #27 │ │ │ │ + strhteq ip, [r7], #-44 @ 0xffffffd4 │ │ │ │ + strhteq ip, [r7], #-36 @ 0xffffffdc │ │ │ │ @ instruction: 0xffff2a5d │ │ │ │ - rsbeq r9, r7, r6, lsr #1 │ │ │ │ - rsbeq sp, r6, r2, asr #26 │ │ │ │ - rsbeq r9, r7, ip, ror r0 │ │ │ │ - rsbeq sp, r6, r8, lsl sp │ │ │ │ - rsbeq r9, r7, lr, asr #32 │ │ │ │ - rsbeq sp, r6, sl, ror #25 │ │ │ │ - rsbeq ip, r7, r8, ror r2 │ │ │ │ - rsbeq ip, r7, lr, ror #4 │ │ │ │ + rsbeq r9, r7, sl, lsr #1 │ │ │ │ + rsbeq sp, r6, r6, asr #26 │ │ │ │ + rsbeq r9, r7, r0, lsl #1 │ │ │ │ + rsbeq sp, r6, ip, lsl sp │ │ │ │ + rsbeq r9, r7, r2, asr r0 │ │ │ │ + rsbeq sp, r6, lr, ror #25 │ │ │ │ + rsbeq ip, r7, ip, ror r2 │ │ │ │ + rsbeq ip, r7, r2, ror r2 │ │ │ │ @ instruction: 0xffff4ff9 │ │ │ │ - strdeq r8, [r7], #-248 @ 0xffffff08 @ │ │ │ │ - mlseq r6, r4, ip, sp │ │ │ │ - rsbeq r8, r7, lr, asr #31 │ │ │ │ - rsbeq sp, r6, sl, ror #24 │ │ │ │ - rsbeq r8, r7, r0, lsr #31 │ │ │ │ - rsbeq sp, r6, ip, lsr ip │ │ │ │ - strdeq fp, [r7], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq ip, r7, r8, lsl r2 │ │ │ │ + strdeq r8, [r7], #-252 @ 0xffffff04 @ │ │ │ │ + mlseq r6, r8, ip, sp │ │ │ │ + ldrdeq r8, [r7], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq sp, r6, lr, ror #24 │ │ │ │ + rsbeq r8, r7, r4, lsr #31 │ │ │ │ + rsbeq sp, r6, r0, asr #24 │ │ │ │ + rsbeq fp, r7, r2, lsl #14 │ │ │ │ + rsbeq ip, r7, ip, lsl r2 │ │ │ │ @ instruction: 0xffffacdf │ │ │ │ - rsbeq r8, r7, sl, asr #30 │ │ │ │ - rsbeq sp, r6, r6, ror #23 │ │ │ │ - rsbeq r8, r7, r0, lsr #30 │ │ │ │ - strhteq sp, [r6], #-188 @ 0xffffff44 │ │ │ │ - strdeq r8, [r7], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq sp, r6, lr, lsl #23 │ │ │ │ - rsbeq ip, r7, r8, lsl #4 │ │ │ │ - strdeq ip, [r7], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r8, r7, lr, asr #30 │ │ │ │ + rsbeq sp, r6, sl, ror #23 │ │ │ │ + rsbeq r8, r7, r4, lsr #30 │ │ │ │ + rsbeq sp, r6, r0, asr #23 │ │ │ │ + strdeq r8, [r7], #-230 @ 0xffffff1a @ │ │ │ │ + mlseq r6, r2, fp, sp │ │ │ │ + rsbeq ip, r7, ip, lsl #4 │ │ │ │ + rsbeq ip, r7, r2, lsl #4 │ │ │ │ @ instruction: 0xffffabcb │ │ │ │ - mlseq r7, lr, lr, r8 │ │ │ │ - rsbeq sp, r6, sl, lsr fp │ │ │ │ - rsbeq r8, r7, r4, ror lr │ │ │ │ - rsbeq sp, r6, r0, lsl fp │ │ │ │ - rsbeq r8, r7, r8, asr #28 │ │ │ │ - rsbeq sp, r6, r4, ror #21 │ │ │ │ - rsbeq r8, r7, ip, lsl lr │ │ │ │ - strhteq sp, [r6], #-168 @ 0xffffff58 │ │ │ │ + rsbeq r8, r7, r2, lsr #29 │ │ │ │ + rsbeq sp, r6, lr, lsr fp │ │ │ │ + rsbeq r8, r7, r8, ror lr │ │ │ │ + rsbeq sp, r6, r4, lsl fp │ │ │ │ + rsbeq r8, r7, ip, asr #28 │ │ │ │ + rsbeq sp, r6, r8, ror #21 │ │ │ │ + rsbeq r8, r7, r0, lsr #28 │ │ │ │ + strhteq sp, [r6], #-172 @ 0xffffff54 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feccf7b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf984f7fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -366046,16 +366046,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx b6058 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf69f4478 │ │ │ │ blls 1f74c4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r7], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq sp, r6, ip, lsl #17 │ │ │ │ + strdeq r8, [r7], #-180 @ 0xffffff4c @ │ │ │ │ + mlseq r6, r0, r8, sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldclcs 8, cr15, [ip, #-892] @ 0xfffffc84 │ │ │ │ @ instruction: 0xf8dfb091 │ │ │ │ @ instruction: 0x46053d5c │ │ │ │ @@ -366910,158 +366910,158 @@ │ │ │ │ @ instruction: 0xf69e300c │ │ │ │ ldmmi r4, {r0, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 6, cr15, [r8], #632 @ 0x278 │ │ │ │ stmiblt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ ldrshteq r6, [r2], #-60 @ 0xffffffc4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r9, r2, ror r3 │ │ │ │ - rsbeq fp, r7, r2, lsl pc │ │ │ │ + rsbeq r2, r9, r6, ror r3 │ │ │ │ + rsbeq fp, r7, r6, lsl pc │ │ │ │ @ instruction: 0xffff1e3f │ │ │ │ - rsbeq r8, r7, r2, asr fp │ │ │ │ - rsbeq sp, r6, ip, ror #15 │ │ │ │ + rsbeq r8, r7, r6, asr fp │ │ │ │ + strdeq sp, [r6], #-112 @ 0xffffff90 @ │ │ │ │ rsbseq r6, r2, r2, lsl #7 │ │ │ │ - ldrdeq r2, [r9], #-34 @ 0xffffffde @ │ │ │ │ - strhteq fp, [r7], #-224 @ 0xffffff20 │ │ │ │ - rsbeq fp, r7, r2, lsr #29 │ │ │ │ + ldrdeq r2, [r9], #-38 @ 0xffffffda @ │ │ │ │ + strhteq fp, [r7], #-228 @ 0xffffff1c │ │ │ │ + rsbeq fp, r7, r6, lsr #29 │ │ │ │ @ instruction: 0xffff9871 │ │ │ │ - mlseq r7, r4, sl, r8 │ │ │ │ - rsbeq sp, r6, lr, lsr #14 │ │ │ │ - rsbeq fp, r7, r4, ror lr │ │ │ │ - rsbeq fp, r7, r6, ror #28 │ │ │ │ + mlseq r7, r8, sl, r8 │ │ │ │ + rsbeq sp, r6, r2, lsr r7 │ │ │ │ + rsbeq fp, r7, r8, ror lr │ │ │ │ + rsbeq fp, r7, sl, ror #28 │ │ │ │ @ instruction: 0xffff3ba1 │ │ │ │ - rsbeq r8, r7, ip, lsr #20 │ │ │ │ - rsbeq sp, r6, r6, asr #13 │ │ │ │ - rsbeq fp, r7, r0, ror lr │ │ │ │ - rsbeq fp, r7, r0, lsr lr │ │ │ │ + rsbeq r8, r7, r0, lsr sl │ │ │ │ + rsbeq sp, r6, sl, asr #13 │ │ │ │ + rsbeq fp, r7, r4, ror lr │ │ │ │ + rsbeq fp, r7, r4, lsr lr │ │ │ │ @ instruction: 0xffff24d7 │ │ │ │ - rsbeq r8, r7, r0, asr #19 │ │ │ │ - rsbeq sp, r6, sl, asr r6 │ │ │ │ - rsbeq r8, r7, r2, lsr #19 │ │ │ │ - rsbeq sp, r6, ip, lsr r6 │ │ │ │ - rsbeq r8, r7, r4, lsl #19 │ │ │ │ - rsbeq sp, r6, lr, lsl r6 │ │ │ │ - rsbeq fp, r7, r4, asr #27 │ │ │ │ - strhteq fp, [r7], #-216 @ 0xffffff28 │ │ │ │ + rsbeq r8, r7, r4, asr #19 │ │ │ │ + rsbeq sp, r6, lr, asr r6 │ │ │ │ + rsbeq r8, r7, r6, lsr #19 │ │ │ │ + rsbeq sp, r6, r0, asr #12 │ │ │ │ + rsbeq r8, r7, r8, lsl #19 │ │ │ │ + rsbeq sp, r6, r2, lsr #12 │ │ │ │ + rsbeq fp, r7, r8, asr #27 │ │ │ │ + strhteq fp, [r7], #-220 @ 0xffffff24 │ │ │ │ @ instruction: 0xffff2573 │ │ │ │ - rsbeq r8, r7, r8, lsl r9 │ │ │ │ - strhteq sp, [r6], #-82 @ 0xffffffae │ │ │ │ - ldrdeq r8, [r7], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq sp, r6, r2, ror r5 │ │ │ │ - strhteq r7, [r6], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq r7, r6, r2, lsr #7 │ │ │ │ + rsbeq r8, r7, ip, lsl r9 │ │ │ │ + strhteq sp, [r6], #-86 @ 0xffffffaa │ │ │ │ + ldrdeq r8, [r7], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq sp, r6, r6, ror r5 │ │ │ │ + rsbeq r7, r6, r0, asr #7 │ │ │ │ + rsbeq r7, r6, r6, lsr #7 │ │ │ │ @ instruction: 0xffff1b4f │ │ │ │ - rsbeq r8, r7, r0, lsl #16 │ │ │ │ - mlseq r6, sl, r4, sp │ │ │ │ - rsbeq r8, r7, r2, ror #15 │ │ │ │ - rsbeq sp, r6, ip, ror r4 │ │ │ │ - rsbeq r8, r7, r4, asr #15 │ │ │ │ - rsbeq sp, r6, lr, asr r4 │ │ │ │ - rsbeq r8, r7, r6, lsr #15 │ │ │ │ - rsbeq sp, r6, r0, asr #8 │ │ │ │ - rsbeq fp, r7, r8, lsl ip │ │ │ │ + rsbeq r8, r7, r4, lsl #16 │ │ │ │ + mlseq r6, lr, r4, sp │ │ │ │ + rsbeq r8, r7, r6, ror #15 │ │ │ │ + rsbeq sp, r6, r0, lsl #9 │ │ │ │ + rsbeq r8, r7, r8, asr #15 │ │ │ │ + rsbeq sp, r6, r2, ror #8 │ │ │ │ + rsbeq r8, r7, sl, lsr #15 │ │ │ │ + rsbeq sp, r6, r4, asr #8 │ │ │ │ + rsbeq fp, r7, ip, lsl ip │ │ │ │ @ instruction: 0xffff1a53 │ │ │ │ - rsbeq r8, r7, ip, asr r7 │ │ │ │ - strdeq sp, [r6], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r8, r7, lr, lsr r7 │ │ │ │ - ldrdeq sp, [r6], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq r8, r7, r0, lsr #14 │ │ │ │ - strhteq sp, [r6], #-58 @ 0xffffffc6 │ │ │ │ - strdeq r8, [r7], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq sp, r6, ip, lsl #7 │ │ │ │ - rsbeq r4, ip, ip, ror #5 │ │ │ │ - mlseq r7, lr, fp, fp │ │ │ │ + rsbeq r8, r7, r0, ror #14 │ │ │ │ + strdeq sp, [r6], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r8, r7, r2, asr #14 │ │ │ │ + ldrdeq sp, [r6], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r8, r7, r4, lsr #14 │ │ │ │ + strhteq sp, [r6], #-62 @ 0xffffffc2 │ │ │ │ + strdeq r8, [r7], #-102 @ 0xffffff9a @ │ │ │ │ + mlseq r6, r0, r3, sp │ │ │ │ + strdeq r4, [ip], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq fp, r7, r2, lsr #23 │ │ │ │ @ instruction: 0xffff3e33 │ │ │ │ - mlseq r7, r6, r6, r8 │ │ │ │ - rsbeq sp, r6, r0, lsr r3 │ │ │ │ - rsbeq r8, r7, r8, ror #12 │ │ │ │ - rsbeq sp, r6, r2, lsl #6 │ │ │ │ - rsbeq r8, r7, sl, lsr r6 │ │ │ │ - ldrdeq sp, [r6], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r8, r7, ip, lsl r6 │ │ │ │ - rsbeq fp, r7, r8, asr #19 │ │ │ │ - rsbeq fp, r7, lr, lsl #22 │ │ │ │ - rsbeq fp, r7, r6, lsl #22 │ │ │ │ + mlseq r7, sl, r6, r8 │ │ │ │ + rsbeq sp, r6, r4, lsr r3 │ │ │ │ + rsbeq r8, r7, ip, ror #12 │ │ │ │ + rsbeq sp, r6, r6, lsl #6 │ │ │ │ + rsbeq r8, r7, lr, lsr r6 │ │ │ │ + ldrdeq sp, [r6], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq r8, r7, r0, lsr #12 │ │ │ │ + rsbeq fp, r7, ip, asr #19 │ │ │ │ + rsbeq fp, r7, r2, lsl fp │ │ │ │ + rsbeq fp, r7, sl, lsl #22 │ │ │ │ @ instruction: 0xffff3a43 │ │ │ │ - rsbeq r8, r7, r2, asr #11 │ │ │ │ - rsbeq sp, r6, ip, asr r2 │ │ │ │ - mlseq r7, r4, r5, r8 │ │ │ │ - rsbeq sp, r6, lr, lsr #4 │ │ │ │ - rsbeq r9, r6, ip, lsr #19 │ │ │ │ - rsbeq fp, r7, ip, asr #21 │ │ │ │ + rsbeq r8, r7, r6, asr #11 │ │ │ │ + rsbeq sp, r6, r0, ror #4 │ │ │ │ + mlseq r7, r8, r5, r8 │ │ │ │ + rsbeq sp, r6, r2, lsr r2 │ │ │ │ + strhteq r9, [r6], #-144 @ 0xffffff70 │ │ │ │ + ldrdeq fp, [r7], #-160 @ 0xffffff60 @ │ │ │ │ @ instruction: 0xffff1827 │ │ │ │ - rsbeq r8, r7, r8, lsr r5 │ │ │ │ - ldrdeq sp, [r6], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r8, r7, r8, lsl r5 │ │ │ │ - strhteq sp, [r6], #-18 @ 0xffffffee │ │ │ │ - strdeq r8, [r7], #-72 @ 0xffffffb8 @ │ │ │ │ - mlseq r6, r2, r1, sp │ │ │ │ - rsbeq r8, r7, r8, asr #9 │ │ │ │ - rsbeq sp, r6, r2, ror #2 │ │ │ │ - rsbeq r8, r7, sl, lsr #9 │ │ │ │ - rsbeq fp, r7, r2, lsr #16 │ │ │ │ - rsbeq r9, r6, r2, asr #17 │ │ │ │ + rsbeq r8, r7, ip, lsr r5 │ │ │ │ + ldrdeq sp, [r6], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq r8, r7, ip, lsl r5 │ │ │ │ + strhteq sp, [r6], #-22 @ 0xffffffea │ │ │ │ + strdeq r8, [r7], #-76 @ 0xffffffb4 @ │ │ │ │ + mlseq r6, r6, r1, sp │ │ │ │ + rsbeq r8, r7, ip, asr #9 │ │ │ │ + rsbeq sp, r6, r6, ror #2 │ │ │ │ + rsbeq r8, r7, lr, lsr #9 │ │ │ │ + rsbeq fp, r7, r6, lsr #16 │ │ │ │ + rsbeq r9, r6, r6, asr #17 │ │ │ │ @ instruction: 0xffff173d │ │ │ │ - strdeq r8, [r7], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq sp, r6, sl, lsl #1 │ │ │ │ - rsbeq r8, r7, r2, asr #7 │ │ │ │ - rsbeq sp, r6, ip, asr r0 │ │ │ │ - mlseq r7, r4, r3, r8 │ │ │ │ - rsbeq sp, r6, lr, lsr #32 │ │ │ │ - strhteq r4, [r7], #-186 @ 0xffffff46 │ │ │ │ - rsbeq fp, r7, r2, lsl r9 │ │ │ │ + strdeq r8, [r7], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq sp, r6, lr, lsl #1 │ │ │ │ + rsbeq r8, r7, r6, asr #7 │ │ │ │ + rsbeq sp, r6, r0, rrx │ │ │ │ + mlseq r7, r8, r3, r8 │ │ │ │ + rsbeq sp, r6, r2, lsr r0 │ │ │ │ + strhteq r4, [r7], #-190 @ 0xffffff42 │ │ │ │ + rsbeq fp, r7, r6, lsl r9 │ │ │ │ @ instruction: 0xffff1625 │ │ │ │ - rsbeq r8, r7, r6, lsr r3 │ │ │ │ - ldrdeq ip, [r6], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r8, r7, r4, lsl #6 │ │ │ │ - mlseq r6, lr, pc, ip @ │ │ │ │ - ldrdeq r8, [r7], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq ip, r6, lr, ror #30 │ │ │ │ - strdeq r4, [r7], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r8, r7, sl, lsr r3 │ │ │ │ + ldrdeq ip, [r6], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r8, r7, r8, lsl #6 │ │ │ │ + rsbeq ip, r6, r2, lsr #31 │ │ │ │ + ldrdeq r8, [r7], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq ip, r6, r2, ror pc │ │ │ │ + strdeq r4, [r7], #-172 @ 0xffffff54 @ │ │ │ │ @ instruction: 0xffff1561 │ │ │ │ - rsbeq r8, r7, r4, lsl r2 │ │ │ │ - rsbeq ip, r6, lr, lsr #29 │ │ │ │ - strdeq r8, [r7], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq fp, r7, r8, lsr #13 │ │ │ │ - rsbeq r8, r7, r8, asr #3 │ │ │ │ - rsbeq ip, r6, r2, ror #28 │ │ │ │ - rsbeq fp, r7, ip, lsr #15 │ │ │ │ - rsbeq fp, r7, r0, lsr #15 │ │ │ │ + rsbeq r8, r7, r8, lsl r2 │ │ │ │ + strhteq ip, [r6], #-226 @ 0xffffff1e │ │ │ │ + strdeq r8, [r7], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq fp, r7, ip, lsr #13 │ │ │ │ + rsbeq r8, r7, ip, asr #3 │ │ │ │ + rsbeq ip, r6, r6, ror #28 │ │ │ │ + strhteq fp, [r7], #-112 @ 0xffffff90 │ │ │ │ + rsbeq fp, r7, r4, lsr #15 │ │ │ │ @ instruction: 0xffff1457 │ │ │ │ - rsbeq r8, r7, r8, ror #2 │ │ │ │ - rsbeq ip, r6, r2, lsl #28 │ │ │ │ - rsbeq r8, r7, r6, asr #2 │ │ │ │ - rsbeq ip, r6, r0, ror #27 │ │ │ │ - rsbeq r8, r7, r4, lsr #2 │ │ │ │ - strhteq ip, [r6], #-222 @ 0xffffff22 │ │ │ │ - strdeq r8, [r7], #-2 @ │ │ │ │ - rsbeq ip, r6, ip, lsl #27 │ │ │ │ - ldrdeq fp, [r7], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r8, r7, ip, ror #2 │ │ │ │ + rsbeq ip, r6, r6, lsl #28 │ │ │ │ + rsbeq r8, r7, sl, asr #2 │ │ │ │ + rsbeq ip, r6, r4, ror #27 │ │ │ │ + rsbeq r8, r7, r8, lsr #2 │ │ │ │ + rsbeq ip, r6, r2, asr #27 │ │ │ │ + strdeq r8, [r7], #-6 @ │ │ │ │ + mlseq r6, r0, sp, ip │ │ │ │ + ldrdeq fp, [r7], #-102 @ 0xffffff9a @ │ │ │ │ @ instruction: 0xffff137b │ │ │ │ - rsbeq r8, r7, ip, lsr #32 │ │ │ │ - rsbeq ip, r6, r8, asr #25 │ │ │ │ - rsbeq r2, r7, r4, ror #10 │ │ │ │ - rsbeq fp, r7, r2, asr r6 │ │ │ │ + rsbeq r8, r7, r0, lsr r0 │ │ │ │ + rsbeq ip, r6, ip, asr #25 │ │ │ │ + rsbeq r2, r7, r8, ror #10 │ │ │ │ + rsbeq fp, r7, r6, asr r6 │ │ │ │ @ instruction: 0xffff12c3 │ │ │ │ - ldrdeq r7, [r7], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq ip, r6, r2, ror ip │ │ │ │ - rsbeq r7, r7, sl, lsr #31 │ │ │ │ - rsbeq ip, r6, r6, asr #24 │ │ │ │ - rsbeq r7, r7, ip, lsl #31 │ │ │ │ - rsbeq ip, r6, r8, lsr #24 │ │ │ │ - rsbeq r7, r7, lr, ror #30 │ │ │ │ - rsbeq ip, r6, sl, lsl #24 │ │ │ │ - rsbeq r7, r7, r2, asr pc │ │ │ │ - rsbeq ip, r6, lr, ror #23 │ │ │ │ - rsbeq r7, r7, r6, lsr pc │ │ │ │ - ldrdeq ip, [r6], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r2, r7, lr, ror #8 │ │ │ │ + ldrdeq r7, [r7], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq ip, r6, r6, ror ip │ │ │ │ + rsbeq r7, r7, lr, lsr #31 │ │ │ │ + rsbeq ip, r6, sl, asr #24 │ │ │ │ + mlseq r7, r0, pc, r7 @ │ │ │ │ + rsbeq ip, r6, ip, lsr #24 │ │ │ │ + rsbeq r7, r7, r2, ror pc │ │ │ │ + rsbeq ip, r6, lr, lsl #24 │ │ │ │ + rsbeq r7, r7, r6, asr pc │ │ │ │ + strdeq ip, [r6], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r7, r7, sl, lsr pc │ │ │ │ + ldrdeq ip, [r6], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r2, r7, r2, ror r4 │ │ │ │ @ instruction: 0xffff1187 │ │ │ │ - rsbeq r7, r7, r2, ror lr │ │ │ │ - rsbeq ip, r6, lr, lsl #22 │ │ │ │ + rsbeq r7, r7, r6, ror lr │ │ │ │ + rsbeq ip, r6, r2, lsl fp │ │ │ │ ldclmi 8, cr15, [r8, #-892]! @ 0xfffffc84 │ │ │ │ ldrbtmi r9, [ip], #-2058 @ 0xfffff7f6 │ │ │ │ vsubhn.i32 d4, q5, │ │ │ │ strmi pc, [r2], -r9, ror #27 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ movwcs r8, #4249 @ 0x1099 │ │ │ │ andcc lr, r4, sp, asr #19 │ │ │ │ @@ -367917,180 +367917,180 @@ │ │ │ │ andls r2, r7, r1, lsl #16 │ │ │ │ bicshi pc, pc, r0, asr #32 │ │ │ │ strcs r4, [r0], -r8, lsr #12 │ │ │ │ cdp2 3, 7, cr15, cr14, cr12, {5} │ │ │ │ strtmi r9, [r8], -r9 │ │ │ │ cdp2 3, 6, cr15, cr10, cr12, {5} │ │ │ │ smlalbb r4, ip, r2, r6 │ │ │ │ - mlseq r7, r2, r2, fp │ │ │ │ - rsbeq fp, r7, r0, lsl #5 │ │ │ │ + mlseq r7, r6, r2, fp │ │ │ │ + rsbeq fp, r7, r4, lsl #5 │ │ │ │ @ instruction: 0xffff0ebb │ │ │ │ - rsbeq r7, r7, lr, asr #23 │ │ │ │ - rsbeq ip, r6, r8, ror #16 │ │ │ │ - rsbeq r7, r7, lr, lsr #23 │ │ │ │ - rsbeq fp, r7, sl, lsr r1 │ │ │ │ - rsbeq r7, r7, r0, lsl #23 │ │ │ │ - rsbeq ip, r6, sl, lsl r8 │ │ │ │ - rsbeq r7, r7, r0, asr fp │ │ │ │ - rsbeq ip, r6, sl, ror #15 │ │ │ │ - rsbeq r7, r7, r0, lsr fp │ │ │ │ - rsbeq fp, r7, ip, asr r1 │ │ │ │ - rsbeq r7, r7, r2, lsl fp │ │ │ │ - rsbeq fp, r7, sl, ror #1 │ │ │ │ - rsbeq r7, r7, r4, ror #21 │ │ │ │ - rsbeq ip, r6, lr, ror r7 │ │ │ │ - rsbeq fp, r7, lr, lsl #3 │ │ │ │ - rsbeq fp, r7, sl, ror r1 │ │ │ │ + ldrdeq r7, [r7], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq ip, r6, ip, ror #16 │ │ │ │ + strhteq r7, [r7], #-178 @ 0xffffff4e │ │ │ │ + rsbeq fp, r7, lr, lsr r1 │ │ │ │ + rsbeq r7, r7, r4, lsl #23 │ │ │ │ + rsbeq ip, r6, lr, lsl r8 │ │ │ │ + rsbeq r7, r7, r4, asr fp │ │ │ │ + rsbeq ip, r6, lr, ror #15 │ │ │ │ + rsbeq r7, r7, r4, lsr fp │ │ │ │ + rsbeq fp, r7, r0, ror #2 │ │ │ │ + rsbeq r7, r7, r6, lsl fp │ │ │ │ + rsbeq fp, r7, lr, ror #1 │ │ │ │ + rsbeq r7, r7, r8, ror #21 │ │ │ │ + rsbeq ip, r6, r2, lsl #15 │ │ │ │ + mlseq r7, r2, r1, fp │ │ │ │ + rsbeq fp, r7, lr, ror r1 │ │ │ │ @ instruction: 0xffff0d75 │ │ │ │ - rsbeq r7, r7, r8, lsl #21 │ │ │ │ - rsbeq ip, r6, r2, lsr #14 │ │ │ │ - rsbeq r7, r7, sl, asr sl │ │ │ │ - strdeq ip, [r6], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r7, r7, sl, lsr #20 │ │ │ │ - rsbeq ip, r6, r4, asr #13 │ │ │ │ - rsbeq fp, r7, ip, asr #3 │ │ │ │ - rsbeq fp, r7, ip, ror #1 │ │ │ │ + rsbeq r7, r7, ip, lsl #21 │ │ │ │ + rsbeq ip, r6, r6, lsr #14 │ │ │ │ + rsbeq r7, r7, lr, asr sl │ │ │ │ + strdeq ip, [r6], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r7, r7, lr, lsr #20 │ │ │ │ + rsbeq ip, r6, r8, asr #13 │ │ │ │ + ldrdeq fp, [r7], #-16 @ │ │ │ │ + strdeq fp, [r7], #-0 @ │ │ │ │ @ instruction: 0xffff0cbb │ │ │ │ - rsbeq r7, r7, lr, asr #19 │ │ │ │ - rsbeq ip, r6, r8, ror #12 │ │ │ │ - rsbeq r7, r7, r0, lsr #19 │ │ │ │ - rsbeq ip, r6, sl, lsr r6 │ │ │ │ - rsbeq r7, r7, lr, ror #18 │ │ │ │ - rsbeq ip, r6, r8, lsl #12 │ │ │ │ - rsbeq fp, r7, lr, lsl #2 │ │ │ │ + ldrdeq r7, [r7], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq ip, r6, ip, ror #12 │ │ │ │ + rsbeq r7, r7, r4, lsr #19 │ │ │ │ + rsbeq ip, r6, lr, lsr r6 │ │ │ │ + rsbeq r7, r7, r2, ror r9 │ │ │ │ + rsbeq ip, r6, ip, lsl #12 │ │ │ │ + rsbeq fp, r7, r2, lsl r1 │ │ │ │ @ instruction: 0xffff0bc1 │ │ │ │ - rsbeq r7, r7, ip, lsr #17 │ │ │ │ - rsbeq ip, r6, r6, asr #10 │ │ │ │ - rsbeq r7, r7, r6, ror r8 │ │ │ │ - rsbeq ip, r6, r0, lsl r5 │ │ │ │ - rsbeq r7, r7, r6, asr r8 │ │ │ │ - strdeq ip, [r6], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r7, r7, r6, lsr r8 │ │ │ │ - ldrdeq ip, [r6], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r7, r7, r6, lsl r8 │ │ │ │ - strhteq ip, [r6], #-64 @ 0xffffffc0 │ │ │ │ - strdeq r7, [r7], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r9, r7, lr, lsl #28 │ │ │ │ - rsbeq r7, r7, r8, asr #15 │ │ │ │ - rsbeq ip, r6, r2, ror #8 │ │ │ │ - rsbeq r7, r7, r8, lsr #15 │ │ │ │ - rsbeq sl, r7, r0, asr #29 │ │ │ │ - rsbeq r7, r7, sl, lsl #15 │ │ │ │ - rsbeq ip, r6, r4, lsr #8 │ │ │ │ - strhteq sl, [r7], #-224 @ 0xffffff20 │ │ │ │ + strhteq r7, [r7], #-128 @ 0xffffff80 │ │ │ │ + rsbeq ip, r6, sl, asr #10 │ │ │ │ + rsbeq r7, r7, sl, ror r8 │ │ │ │ + rsbeq ip, r6, r4, lsl r5 │ │ │ │ + rsbeq r7, r7, sl, asr r8 │ │ │ │ + strdeq ip, [r6], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r7, r7, sl, lsr r8 │ │ │ │ + ldrdeq ip, [r6], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r7, r7, sl, lsl r8 │ │ │ │ + strhteq ip, [r6], #-68 @ 0xffffffbc │ │ │ │ + strdeq r7, [r7], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r9, r7, r2, lsl lr │ │ │ │ + rsbeq r7, r7, ip, asr #15 │ │ │ │ + rsbeq ip, r6, r6, ror #8 │ │ │ │ + rsbeq r7, r7, ip, lsr #15 │ │ │ │ + rsbeq sl, r7, r4, asr #29 │ │ │ │ + rsbeq r7, r7, lr, lsl #15 │ │ │ │ + rsbeq ip, r6, r8, lsr #8 │ │ │ │ + strhteq sl, [r7], #-228 @ 0xffffff1c │ │ │ │ @ instruction: 0xffff85fd │ │ │ │ - rsbeq sl, r7, r2, lsr #29 │ │ │ │ - rsbeq r7, r7, r0, lsr r7 │ │ │ │ - rsbeq ip, r6, sl, asr #7 │ │ │ │ - rsbeq r7, r7, r0, lsl #14 │ │ │ │ - mlseq r6, sl, r3, ip │ │ │ │ - ldrdeq r7, [r7], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq ip, r6, sl, ror #6 │ │ │ │ - rsbeq r7, r7, r0, lsr #13 │ │ │ │ - rsbeq ip, r6, sl, lsr r3 │ │ │ │ - rsbeq sl, r7, r2, asr sl │ │ │ │ + rsbeq sl, r7, r6, lsr #29 │ │ │ │ + rsbeq r7, r7, r4, lsr r7 │ │ │ │ + rsbeq ip, r6, lr, asr #7 │ │ │ │ + rsbeq r7, r7, r4, lsl #14 │ │ │ │ + mlseq r6, lr, r3, ip │ │ │ │ + ldrdeq r7, [r7], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq ip, r6, lr, ror #6 │ │ │ │ + rsbeq r7, r7, r4, lsr #13 │ │ │ │ + rsbeq ip, r6, lr, lsr r3 │ │ │ │ + rsbeq sl, r7, r6, asr sl │ │ │ │ @ instruction: 0xffff859b │ │ │ │ - ldrdeq sl, [r7], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r7, r7, r6, asr #12 │ │ │ │ - rsbeq ip, r6, r0, ror #5 │ │ │ │ - rsbeq r7, r7, r8, lsl r6 │ │ │ │ - strhteq ip, [r6], #-34 @ 0xffffffde │ │ │ │ - rsbeq r7, r7, r8, ror #11 │ │ │ │ - rsbeq ip, r6, r2, lsl #5 │ │ │ │ - rsbeq r1, r9, sl, lsr #23 │ │ │ │ + ldrdeq sl, [r7], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r7, r7, sl, asr #12 │ │ │ │ + rsbeq ip, r6, r4, ror #5 │ │ │ │ + rsbeq r7, r7, ip, lsl r6 │ │ │ │ + strhteq ip, [r6], #-38 @ 0xffffffda │ │ │ │ + rsbeq r7, r7, ip, ror #11 │ │ │ │ + rsbeq ip, r6, r6, lsl #5 │ │ │ │ + rsbeq r1, r9, lr, lsr #23 │ │ │ │ @ instruction: 0xffff856b │ │ │ │ - rsbeq sl, r7, r8, asr #26 │ │ │ │ - rsbeq r7, r7, lr, lsl #11 │ │ │ │ - rsbeq ip, r6, r8, lsr #4 │ │ │ │ - rsbeq r7, r7, r0, ror #10 │ │ │ │ - strdeq ip, [r6], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r7, r7, r0, lsr r5 │ │ │ │ - rsbeq ip, r6, sl, asr #3 │ │ │ │ - rsbeq fp, r8, lr, lsr #17 │ │ │ │ + rsbeq sl, r7, ip, asr #26 │ │ │ │ + mlseq r7, r2, r5, r7 │ │ │ │ + rsbeq ip, r6, ip, lsr #4 │ │ │ │ + rsbeq r7, r7, r4, ror #10 │ │ │ │ + strdeq ip, [r6], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r7, r7, r4, lsr r5 │ │ │ │ + rsbeq ip, r6, lr, asr #3 │ │ │ │ + strhteq fp, [r8], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xffff853b │ │ │ │ - rsbeq sl, r7, r8, lsr #25 │ │ │ │ - ldrdeq r7, [r7], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq ip, r6, r0, ror r1 │ │ │ │ - rsbeq r7, r7, r8, lsr #9 │ │ │ │ - rsbeq ip, r6, r2, asr #2 │ │ │ │ - rsbeq r7, r7, r8, ror r4 │ │ │ │ - rsbeq ip, r6, r2, lsl r1 │ │ │ │ - rsbeq fp, r7, sl, lsl #10 │ │ │ │ + rsbeq sl, r7, ip, lsr #25 │ │ │ │ + ldrdeq r7, [r7], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq ip, r6, r4, ror r1 │ │ │ │ + rsbeq r7, r7, ip, lsr #9 │ │ │ │ + rsbeq ip, r6, r6, asr #2 │ │ │ │ + rsbeq r7, r7, ip, ror r4 │ │ │ │ + rsbeq ip, r6, r6, lsl r1 │ │ │ │ + rsbeq fp, r7, lr, lsl #10 │ │ │ │ @ instruction: 0xffff071b │ │ │ │ - rsbeq sl, r7, ip, lsl #24 │ │ │ │ - rsbeq r7, r7, sl, lsl r4 │ │ │ │ - strhteq ip, [r6], #-4 │ │ │ │ - rsbeq r7, r7, ip, ror #7 │ │ │ │ - rsbeq ip, r6, r6, lsl #1 │ │ │ │ - strhteq r7, [r7], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq ip, r6, r6, asr r0 │ │ │ │ - strdeq ip, [fp], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq sl, r7, r0, lsl ip │ │ │ │ + rsbeq r7, r7, lr, lsl r4 │ │ │ │ + strhteq ip, [r6], #-8 │ │ │ │ + strdeq r7, [r7], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq ip, r6, sl, lsl #1 │ │ │ │ + rsbeq r7, r7, r0, asr #7 │ │ │ │ + rsbeq ip, r6, sl, asr r0 │ │ │ │ + strdeq ip, [fp], #-150 @ 0xffffff6a @ │ │ │ │ @ instruction: 0xffff065f │ │ │ │ - strdeq sl, [r7], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r7, r7, r0, ror #6 │ │ │ │ - strdeq fp, [r6], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq sl, r7, r2, asr fp │ │ │ │ - rsbeq fp, r9, r4, lsl #3 │ │ │ │ + strdeq sl, [r7], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r7, r7, r4, ror #6 │ │ │ │ + strdeq fp, [r6], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq sl, r7, r6, asr fp │ │ │ │ + rsbeq fp, r9, r8, lsl #3 │ │ │ │ @ instruction: 0xffff2ce1 │ │ │ │ - rsbeq r7, r7, r0, lsl r3 │ │ │ │ - rsbeq fp, r6, sl, lsr #31 │ │ │ │ - rsbeq r7, r7, r0, ror #5 │ │ │ │ - rsbeq fp, r6, sl, ror pc │ │ │ │ - rsbeq r6, sl, r6, lsl #23 │ │ │ │ + rsbeq r7, r7, r4, lsl r3 │ │ │ │ + rsbeq fp, r6, lr, lsr #31 │ │ │ │ + rsbeq r7, r7, r4, ror #5 │ │ │ │ + rsbeq fp, r6, lr, ror pc │ │ │ │ + rsbeq r6, sl, sl, lsl #23 │ │ │ │ @ instruction: 0xffff0581 │ │ │ │ - rsbeq sl, r7, r2, asr fp │ │ │ │ - rsbeq r7, r7, r2, lsl #5 │ │ │ │ - rsbeq fp, r6, ip, lsl pc │ │ │ │ - rsbeq r7, r7, r2, asr r2 │ │ │ │ - rsbeq fp, r6, ip, ror #29 │ │ │ │ - rsbeq r7, r7, r4, lsr #4 │ │ │ │ - strhteq fp, [r6], #-238 @ 0xffffff12 │ │ │ │ - strdeq r7, [r7], #-22 @ 0xffffffea @ │ │ │ │ - mlseq r6, r0, lr, fp │ │ │ │ - rsbeq r7, r7, r6, asr #3 │ │ │ │ - rsbeq fp, r6, r0, ror #28 │ │ │ │ - rsbeq sl, ip, r0, lsl lr │ │ │ │ + rsbeq sl, r7, r6, asr fp │ │ │ │ + rsbeq r7, r7, r6, lsl #5 │ │ │ │ + rsbeq fp, r6, r0, lsr #30 │ │ │ │ + rsbeq r7, r7, r6, asr r2 │ │ │ │ + strdeq fp, [r6], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r7, r7, r8, lsr #4 │ │ │ │ + rsbeq fp, r6, r2, asr #29 │ │ │ │ + strdeq r7, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ + mlseq r6, r4, lr, fp │ │ │ │ + rsbeq r7, r7, sl, asr #3 │ │ │ │ + rsbeq fp, r6, r4, ror #28 │ │ │ │ + rsbeq sl, ip, r4, lsl lr │ │ │ │ @ instruction: 0xffff0469 │ │ │ │ - rsbeq sl, r7, r2, ror sl │ │ │ │ - rsbeq r7, r7, sl, ror #2 │ │ │ │ - rsbeq fp, r6, r4, lsl #28 │ │ │ │ - rsbeq r7, r7, sl, lsr r1 │ │ │ │ - ldrdeq fp, [r6], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r7, r7, ip, lsl #2 │ │ │ │ - rsbeq fp, r6, r6, lsr #27 │ │ │ │ - ldrdeq r7, [r7], #-12 @ │ │ │ │ - rsbeq fp, r6, r6, ror sp │ │ │ │ - rsbeq sl, r7, sl, asr #19 │ │ │ │ + rsbeq sl, r7, r6, ror sl │ │ │ │ + rsbeq r7, r7, lr, ror #2 │ │ │ │ + rsbeq fp, r6, r8, lsl #28 │ │ │ │ + rsbeq r7, r7, lr, lsr r1 │ │ │ │ + ldrdeq fp, [r6], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r7, r7, r0, lsl r1 │ │ │ │ + rsbeq fp, r6, sl, lsr #27 │ │ │ │ + rsbeq r7, r7, r0, ror #1 │ │ │ │ + rsbeq fp, r6, sl, ror sp │ │ │ │ + rsbeq sl, r7, lr, asr #19 │ │ │ │ @ instruction: 0xffff037f │ │ │ │ - strhteq sl, [r7], #-152 @ 0xffffff68 │ │ │ │ - rsbeq r7, r7, r0, lsl #1 │ │ │ │ - rsbeq fp, r6, sl, lsl sp │ │ │ │ - rsbeq r7, r7, r4, asr r0 │ │ │ │ - strdeq fp, [r6], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r7, r7, r8, lsr #32 │ │ │ │ - rsbeq fp, r6, r4, asr #25 │ │ │ │ - rsbeq r1, r7, sl, asr r5 │ │ │ │ + strhteq sl, [r7], #-156 @ 0xffffff64 │ │ │ │ + rsbeq r7, r7, r4, lsl #1 │ │ │ │ + rsbeq fp, r6, lr, lsl sp │ │ │ │ + rsbeq r7, r7, r8, asr r0 │ │ │ │ + strdeq fp, [r6], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r7, r7, ip, lsr #32 │ │ │ │ + rsbeq fp, r6, r8, asr #25 │ │ │ │ + rsbeq r1, r7, lr, asr r5 │ │ │ │ @ instruction: 0xffff02d3 │ │ │ │ - rsbeq sl, r7, r8, lsr r9 │ │ │ │ - ldrdeq r6, [r7], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq fp, r6, r2, ror ip │ │ │ │ - rsbeq r6, r7, ip, lsr #31 │ │ │ │ - rsbeq fp, r6, r8, asr #24 │ │ │ │ - rsbeq r6, r7, r0, lsl #31 │ │ │ │ - rsbeq fp, r6, ip, lsl ip │ │ │ │ - ldrdeq sl, [r7], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq sl, r7, ip, lsr r9 │ │ │ │ + ldrdeq r6, [r7], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq fp, r6, r6, ror ip │ │ │ │ + strhteq r6, [r7], #-240 @ 0xffffff10 │ │ │ │ + rsbeq fp, r6, ip, asr #24 │ │ │ │ + rsbeq r6, r7, r4, lsl #31 │ │ │ │ + rsbeq fp, r6, r0, lsr #24 │ │ │ │ + ldrdeq sl, [r7], #-134 @ 0xffffff7a @ │ │ │ │ @ instruction: 0xffff022b │ │ │ │ - rsbeq sl, r7, r4, asr #17 │ │ │ │ - rsbeq r6, r7, lr, lsr #30 │ │ │ │ - rsbeq fp, r6, sl, asr #23 │ │ │ │ - rsbeq r6, r7, r4, lsl #30 │ │ │ │ - rsbeq fp, r6, r0, lsr #23 │ │ │ │ - ldrdeq r6, [r7], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq fp, r6, r2, ror fp │ │ │ │ - rsbeq sl, r7, r6, lsr #16 │ │ │ │ + rsbeq sl, r7, r8, asr #17 │ │ │ │ + rsbeq r6, r7, r2, lsr pc │ │ │ │ + rsbeq fp, r6, lr, asr #23 │ │ │ │ + rsbeq r6, r7, r8, lsl #30 │ │ │ │ + rsbeq fp, r6, r4, lsr #23 │ │ │ │ + ldrdeq r6, [r7], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq fp, r6, r6, ror fp │ │ │ │ + rsbeq sl, r7, sl, lsr #16 │ │ │ │ blls 3c7dcc │ │ │ │ ble 170b044 │ │ │ │ eorcc pc, r6, sl, asr r8 @ │ │ │ │ ldmdavs r9, {r2, r3, fp, ip, pc} │ │ │ │ ldc2l 2, cr15, [ip, #612] @ 0x264 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ eormi pc, r6, sl, asr r8 @ │ │ │ │ @@ -368947,157 +368947,157 @@ │ │ │ │ @ instruction: 0x4601fb77 │ │ │ │ vsubhn.i32 d4, q4, q8 │ │ │ │ strmi pc, [r4], -pc, lsr #30 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0x3601813b │ │ │ │ svclt 0x0000e7eb │ │ │ │ @ instruction: 0xfffefeab │ │ │ │ - mlseq r7, r2, fp, r6 │ │ │ │ - rsbeq fp, r6, ip, lsr #16 │ │ │ │ - rsbeq r6, r7, r2, ror #22 │ │ │ │ - strdeq fp, [r6], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq sl, r7, r0, lsl #10 │ │ │ │ + mlseq r7, r6, fp, r6 │ │ │ │ + rsbeq fp, r6, r0, lsr r8 │ │ │ │ + rsbeq r6, r7, r6, ror #22 │ │ │ │ + rsbeq fp, r6, r0, lsl #16 │ │ │ │ + rsbeq sl, r7, r4, lsl #10 │ │ │ │ @ instruction: 0xfffefe05 │ │ │ │ - strdeq sl, [r7], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r6, r7, r6, lsl #22 │ │ │ │ - rsbeq fp, r6, r0, lsr #15 │ │ │ │ - rsbeq r6, r7, r6, ror #21 │ │ │ │ - rsbeq sl, r7, sl, ror r4 │ │ │ │ - strhteq r6, [r7], #-168 @ 0xffffff58 │ │ │ │ - rsbeq fp, r6, r2, asr r7 │ │ │ │ - rsbeq sl, r7, r4, asr r4 │ │ │ │ + strdeq sl, [r7], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r6, r7, sl, lsl #22 │ │ │ │ + rsbeq fp, r6, r4, lsr #15 │ │ │ │ + rsbeq r6, r7, sl, ror #21 │ │ │ │ + rsbeq sl, r7, lr, ror r4 │ │ │ │ + strhteq r6, [r7], #-172 @ 0xffffff54 │ │ │ │ + rsbeq fp, r6, r6, asr r7 │ │ │ │ + rsbeq sl, r7, r8, asr r4 │ │ │ │ @ instruction: 0xfffefd09 │ │ │ │ - strdeq r6, [r7], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq fp, r6, ip, lsl #13 │ │ │ │ - rsbeq r6, r7, r4, asr #19 │ │ │ │ - rsbeq fp, r6, lr, asr r6 │ │ │ │ - strhteq sl, [r7], #-62 @ 0xffffffc2 │ │ │ │ + strdeq r6, [r7], #-150 @ 0xffffff6a @ │ │ │ │ + mlseq r6, r0, r6, fp │ │ │ │ + rsbeq r6, r7, r8, asr #19 │ │ │ │ + rsbeq fp, r6, r2, ror #12 │ │ │ │ + rsbeq sl, r7, r2, asr #7 │ │ │ │ @ instruction: 0xfffefc67 │ │ │ │ - strhteq sl, [r7], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq r6, r7, r8, ror #18 │ │ │ │ - rsbeq fp, r6, r2, lsl #12 │ │ │ │ - rsbeq r6, r7, r8, asr #18 │ │ │ │ - rsbeq sl, r7, r0, lsr r3 │ │ │ │ - rsbeq r6, r7, sl, lsl r9 │ │ │ │ - strhteq fp, [r6], #-84 @ 0xffffffac │ │ │ │ - rsbeq sl, r7, r8, asr #6 │ │ │ │ + strhteq sl, [r7], #-52 @ 0xffffffcc │ │ │ │ + rsbeq r6, r7, ip, ror #18 │ │ │ │ + rsbeq fp, r6, r6, lsl #12 │ │ │ │ + rsbeq r6, r7, ip, asr #18 │ │ │ │ + rsbeq sl, r7, r4, lsr r3 │ │ │ │ + rsbeq r6, r7, lr, lsl r9 │ │ │ │ + strhteq fp, [r6], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq sl, r7, ip, asr #6 │ │ │ │ @ instruction: 0xfffefbbd │ │ │ │ - rsbeq sl, r7, sl, lsr r3 │ │ │ │ - strhteq r6, [r7], #-142 @ 0xffffff72 │ │ │ │ - rsbeq fp, r6, r8, asr r5 │ │ │ │ - mlseq r7, r0, r8, r6 │ │ │ │ - rsbeq fp, r6, sl, lsr #10 │ │ │ │ - rsbeq r6, r7, r0, ror #16 │ │ │ │ - strdeq fp, [r6], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq sl, r7, lr, ror r3 │ │ │ │ + rsbeq sl, r7, lr, lsr r3 │ │ │ │ + rsbeq r6, r7, r2, asr #17 │ │ │ │ + rsbeq fp, r6, ip, asr r5 │ │ │ │ + mlseq r7, r4, r8, r6 │ │ │ │ + rsbeq fp, r6, lr, lsr #10 │ │ │ │ + rsbeq r6, r7, r4, ror #16 │ │ │ │ + strdeq fp, [r6], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq sl, r7, r2, lsl #7 │ │ │ │ @ instruction: 0xfffefb03 │ │ │ │ - strhteq sl, [r7], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r6, r7, r4, lsl #16 │ │ │ │ - mlseq r6, lr, r4, fp │ │ │ │ - ldrdeq r6, [r7], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq fp, r6, r0, ror r4 │ │ │ │ - rsbeq r6, r7, r6, lsr #15 │ │ │ │ - rsbeq fp, r6, r0, asr #8 │ │ │ │ - rsbeq sl, r7, r2, asr #5 │ │ │ │ - rsbeq r6, r7, lr, lsr #14 │ │ │ │ - rsbeq fp, r6, r8, asr #7 │ │ │ │ + strhteq sl, [r7], #-36 @ 0xffffffdc │ │ │ │ + rsbeq r6, r7, r8, lsl #16 │ │ │ │ + rsbeq fp, r6, r2, lsr #9 │ │ │ │ + ldrdeq r6, [r7], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq fp, r6, r4, ror r4 │ │ │ │ + rsbeq r6, r7, sl, lsr #15 │ │ │ │ + rsbeq fp, r6, r4, asr #8 │ │ │ │ + rsbeq sl, r7, r6, asr #5 │ │ │ │ + rsbeq r6, r7, r2, lsr r7 │ │ │ │ + rsbeq fp, r6, ip, asr #7 │ │ │ │ @ instruction: 0xfffef9cb │ │ │ │ - strhteq r6, [r7], #-102 @ 0xffffff9a │ │ │ │ - rsbeq fp, r6, r0, asr r3 │ │ │ │ - rsbeq r6, r7, r6, lsl #13 │ │ │ │ - rsbeq fp, r6, r0, lsr #6 │ │ │ │ - rsbeq r6, r7, r6, ror #12 │ │ │ │ - rsbeq sl, r7, r6, lsl #2 │ │ │ │ - rsbeq r9, r7, lr, lsl #27 │ │ │ │ + strhteq r6, [r7], #-106 @ 0xffffff96 │ │ │ │ + rsbeq fp, r6, r4, asr r3 │ │ │ │ + rsbeq r6, r7, sl, lsl #13 │ │ │ │ + rsbeq fp, r6, r4, lsr #6 │ │ │ │ + rsbeq r6, r7, sl, ror #12 │ │ │ │ + rsbeq sl, r7, sl, lsl #2 │ │ │ │ + mlseq r7, r2, sp, r9 │ │ │ │ @ instruction: 0xffff76fb │ │ │ │ - strdeq sl, [r7], #-12 @ │ │ │ │ - rsbeq r6, r7, lr, lsl #12 │ │ │ │ - rsbeq fp, r6, r8, lsr #5 │ │ │ │ - rsbeq r6, r7, lr, ror #11 │ │ │ │ - rsbeq fp, r6, r8, lsl #5 │ │ │ │ - rsbeq r6, r7, lr, asr #11 │ │ │ │ - rsbeq fp, r6, r8, ror #4 │ │ │ │ - mlseq r7, lr, r5, r6 │ │ │ │ - rsbeq fp, r6, r8, lsr r2 │ │ │ │ - rsbeq r9, r7, r0, asr r9 │ │ │ │ + rsbeq sl, r7, r0, lsl #2 │ │ │ │ + rsbeq r6, r7, r2, lsl r6 │ │ │ │ + rsbeq fp, r6, ip, lsr #5 │ │ │ │ + strdeq r6, [r7], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq fp, r6, ip, lsl #5 │ │ │ │ + ldrdeq r6, [r7], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq fp, r6, ip, ror #4 │ │ │ │ + rsbeq r6, r7, r2, lsr #11 │ │ │ │ + rsbeq fp, r6, ip, lsr r2 │ │ │ │ + rsbeq r9, r7, r4, asr r9 │ │ │ │ @ instruction: 0xffff76b9 │ │ │ │ - rsbeq sl, r7, r2, asr r0 │ │ │ │ - rsbeq r6, r7, r4, asr #10 │ │ │ │ - ldrdeq fp, [r6], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r6, r7, r6, lsl r5 │ │ │ │ - strhteq fp, [r6], #-16 │ │ │ │ - rsbeq r6, r7, r6, ror #9 │ │ │ │ - rsbeq fp, r6, r0, lsl #3 │ │ │ │ - rsbeq r0, r9, r8, lsr #21 │ │ │ │ + rsbeq sl, r7, r6, asr r0 │ │ │ │ + rsbeq r6, r7, r8, asr #10 │ │ │ │ + rsbeq fp, r6, r2, ror #3 │ │ │ │ + rsbeq r6, r7, sl, lsl r5 │ │ │ │ + strhteq fp, [r6], #-20 @ 0xffffffec │ │ │ │ + rsbeq r6, r7, sl, ror #9 │ │ │ │ + rsbeq fp, r6, r4, lsl #3 │ │ │ │ + rsbeq r0, r9, ip, lsr #21 │ │ │ │ @ instruction: 0xffff7689 │ │ │ │ - rsbeq r9, r7, r2, asr #31 │ │ │ │ - rsbeq r6, r7, ip, lsl #9 │ │ │ │ - rsbeq fp, r6, r6, lsr #2 │ │ │ │ - rsbeq r6, r7, lr, asr r4 │ │ │ │ - strdeq fp, [r6], #-8 @ │ │ │ │ - rsbeq r6, r7, lr, lsr #8 │ │ │ │ - rsbeq fp, r6, r8, asr #1 │ │ │ │ - rsbeq sl, r8, ip, lsr #15 │ │ │ │ + rsbeq r9, r7, r6, asr #31 │ │ │ │ + mlseq r7, r0, r4, r6 │ │ │ │ + rsbeq fp, r6, sl, lsr #2 │ │ │ │ + rsbeq r6, r7, r2, ror #8 │ │ │ │ + strdeq fp, [r6], #-12 @ │ │ │ │ + rsbeq r6, r7, r2, lsr r4 │ │ │ │ + rsbeq fp, r6, ip, asr #1 │ │ │ │ + strhteq sl, [r8], #-112 @ 0xffffff90 │ │ │ │ @ instruction: 0xffff7659 │ │ │ │ - rsbeq r9, r7, r2, lsr #30 │ │ │ │ - ldrdeq r6, [r7], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq fp, r6, lr, rrx │ │ │ │ - rsbeq r6, r7, r6, lsr #7 │ │ │ │ - rsbeq fp, r6, r0, asr #32 │ │ │ │ - rsbeq r6, r7, r6, ror r3 │ │ │ │ - rsbeq fp, r6, r0, lsl r0 │ │ │ │ - rsbeq r9, r7, r0, lsr #29 │ │ │ │ + rsbeq r9, r7, r6, lsr #30 │ │ │ │ + ldrdeq r6, [r7], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq fp, r6, r2, ror r0 │ │ │ │ + rsbeq r6, r7, sl, lsr #7 │ │ │ │ + rsbeq fp, r6, r4, asr #32 │ │ │ │ + rsbeq r6, r7, sl, ror r3 │ │ │ │ + rsbeq fp, r6, r4, lsl r0 │ │ │ │ + rsbeq r9, r7, r4, lsr #29 │ │ │ │ @ instruction: 0xfffef619 │ │ │ │ - rsbeq r9, r7, lr, lsl #29 │ │ │ │ - rsbeq r6, r7, sl, lsl r3 │ │ │ │ - strhteq sl, [r6], #-244 @ 0xffffff0c │ │ │ │ - rsbeq r6, r7, ip, ror #5 │ │ │ │ - rsbeq sl, r6, r6, lsl #31 │ │ │ │ - strhteq r6, [r7], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq sl, r6, r6, asr pc │ │ │ │ - rsbeq r9, r7, r4, ror #27 │ │ │ │ - rsbeq r6, r7, r4, asr #4 │ │ │ │ - ldrdeq sl, [r6], #-238 @ 0xffffff12 @ │ │ │ │ + mlseq r7, r2, lr, r9 │ │ │ │ + rsbeq r6, r7, lr, lsl r3 │ │ │ │ + strhteq sl, [r6], #-248 @ 0xffffff08 │ │ │ │ + strdeq r6, [r7], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq sl, r6, sl, lsl #31 │ │ │ │ + rsbeq r6, r7, r0, asr #5 │ │ │ │ + rsbeq sl, r6, sl, asr pc │ │ │ │ + rsbeq r9, r7, r8, ror #27 │ │ │ │ + rsbeq r6, r7, r8, asr #4 │ │ │ │ + rsbeq sl, r6, r2, ror #29 │ │ │ │ @ instruction: 0xfffef4e1 │ │ │ │ - rsbeq r6, r7, sl, asr #3 │ │ │ │ - rsbeq sl, r6, r4, ror #28 │ │ │ │ - rsbeq r9, r7, r0, asr #26 │ │ │ │ + rsbeq r6, r7, lr, asr #3 │ │ │ │ + rsbeq sl, r6, r8, ror #28 │ │ │ │ + rsbeq r9, r7, r4, asr #26 │ │ │ │ @ instruction: 0xfffef46d │ │ │ │ - rsbeq r9, r7, r2, lsr sp │ │ │ │ - rsbeq r6, r7, lr, ror #2 │ │ │ │ - rsbeq sl, r6, r8, lsl #28 │ │ │ │ - rsbeq r6, r7, lr, asr #2 │ │ │ │ - strhteq r9, [r7], #-202 @ 0xffffff36 │ │ │ │ - rsbeq r6, r7, r0, lsr #2 │ │ │ │ - strhteq sl, [r6], #-218 @ 0xffffff26 │ │ │ │ - ldrdeq r9, [r7], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r9, r7, r6, lsr sp │ │ │ │ + rsbeq r6, r7, r2, ror r1 │ │ │ │ + rsbeq sl, r6, ip, lsl #28 │ │ │ │ + rsbeq r6, r7, r2, asr r1 │ │ │ │ + strhteq r9, [r7], #-206 @ 0xffffff32 │ │ │ │ + rsbeq r6, r7, r4, lsr #2 │ │ │ │ + strhteq sl, [r6], #-222 @ 0xffffff22 │ │ │ │ + ldrdeq r9, [r7], #-198 @ 0xffffff3a @ │ │ │ │ @ instruction: 0xfffef3c3 │ │ │ │ - rsbeq r9, r7, r0, asr #25 │ │ │ │ - rsbeq r6, r7, r4, asr #1 │ │ │ │ - rsbeq sl, r6, lr, asr sp │ │ │ │ - mlseq r7, r6, r0, r6 │ │ │ │ - rsbeq sl, r6, r2, lsr sp │ │ │ │ - rsbeq r6, r7, sl, rrx │ │ │ │ - rsbeq sl, r6, r6, lsl #26 │ │ │ │ - rsbeq r9, r7, lr, lsl ip │ │ │ │ - strdeq r5, [r7], #-248 @ 0xffffff08 @ │ │ │ │ - mlseq r6, r4, ip, sl │ │ │ │ + rsbeq r9, r7, r4, asr #25 │ │ │ │ + rsbeq r6, r7, r8, asr #1 │ │ │ │ + rsbeq sl, r6, r2, ror #26 │ │ │ │ + mlseq r7, sl, r0, r6 │ │ │ │ + rsbeq sl, r6, r6, lsr sp │ │ │ │ + rsbeq r6, r7, lr, rrx │ │ │ │ + rsbeq sl, r6, sl, lsl #26 │ │ │ │ + rsbeq r9, r7, r2, lsr #24 │ │ │ │ + strdeq r5, [r7], #-252 @ 0xffffff04 @ │ │ │ │ + mlseq r6, r8, ip, sl │ │ │ │ @ instruction: 0xfffef299 │ │ │ │ - rsbeq r5, r7, r4, lsl #31 │ │ │ │ - rsbeq sl, r6, r0, lsr #24 │ │ │ │ - rsbeq r9, r7, sl, lsl #23 │ │ │ │ + rsbeq r5, r7, r8, lsl #31 │ │ │ │ + rsbeq sl, r6, r4, lsr #24 │ │ │ │ + rsbeq r9, r7, lr, lsl #23 │ │ │ │ @ instruction: 0xfffef22f │ │ │ │ - rsbeq r9, r7, r0, lsl #23 │ │ │ │ - rsbeq r5, r7, r2, lsr pc │ │ │ │ - rsbeq sl, r6, lr, asr #23 │ │ │ │ - rsbeq r5, r7, r6, lsl pc │ │ │ │ - rsbeq r9, r7, r0, lsl fp │ │ │ │ - rsbeq r5, r7, sl, ror #29 │ │ │ │ - rsbeq sl, r6, r6, lsl #23 │ │ │ │ - rsbeq r9, r7, lr, ror #21 │ │ │ │ + rsbeq r9, r7, r4, lsl #23 │ │ │ │ + rsbeq r5, r7, r6, lsr pc │ │ │ │ + ldrdeq sl, [r6], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r5, r7, sl, lsl pc │ │ │ │ + rsbeq r9, r7, r4, lsl fp │ │ │ │ + rsbeq r5, r7, lr, ror #29 │ │ │ │ + rsbeq sl, r6, sl, lsl #23 │ │ │ │ + strdeq r9, [r7], #-162 @ 0xffffff5e @ │ │ │ │ strtmi r9, [r8], -r8, lsl #18 │ │ │ │ ldc2 3, cr15, [lr], {160} @ 0xa0 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr0, cr15, {1} │ │ │ │ stceq 8, cr15, [r8, #-892]! @ 0xfffffc84 │ │ │ │ cmnpvc fp, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -369937,176 +369937,176 @@ │ │ │ │ msreq R10_fiq, r1 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r4], {155} @ 0x9b │ │ │ │ strtmi r4, [r1], -r4, lsr #17 │ │ │ │ @ instruction: 0xf69b4478 │ │ │ │ @ instruction: 0xf7fcfd4f │ │ │ │ svclt 0x0000b9e6 │ │ │ │ - rsbeq r5, r7, ip, lsr #24 │ │ │ │ - rsbeq sl, r6, r6, asr #17 │ │ │ │ + rsbeq r5, r7, r0, lsr ip │ │ │ │ + rsbeq sl, r6, sl, asr #17 │ │ │ │ @ instruction: 0xfffeeec9 │ │ │ │ - strhteq r5, [r7], #-178 @ 0xffffff4e │ │ │ │ - rsbeq sl, r6, ip, asr #16 │ │ │ │ - rsbeq r5, r7, r2, lsl #23 │ │ │ │ - rsbeq sl, r6, ip, lsl r8 │ │ │ │ - rsbeq r5, r7, r2, ror #22 │ │ │ │ - rsbeq r9, r7, sl, lsr #15 │ │ │ │ - rsbeq r9, r7, sl, lsl #5 │ │ │ │ - rsbeq r9, r7, r4, lsr #15 │ │ │ │ + strhteq r5, [r7], #-182 @ 0xffffff4a │ │ │ │ + rsbeq sl, r6, r0, asr r8 │ │ │ │ + rsbeq r5, r7, r6, lsl #23 │ │ │ │ + rsbeq sl, r6, r0, lsr #16 │ │ │ │ + rsbeq r5, r7, r6, ror #22 │ │ │ │ + rsbeq r9, r7, lr, lsr #15 │ │ │ │ + rsbeq r9, r7, lr, lsl #5 │ │ │ │ + rsbeq r9, r7, r8, lsr #15 │ │ │ │ @ instruction: 0xffff6e09 │ │ │ │ - rsbeq r5, r7, sl, lsl #22 │ │ │ │ - rsbeq sl, r6, r4, lsr #15 │ │ │ │ - rsbeq r5, r7, sl, ror #21 │ │ │ │ - rsbeq sl, r6, r4, lsl #15 │ │ │ │ - rsbeq r5, r7, sl, asr #21 │ │ │ │ - rsbeq sl, r6, r4, ror #14 │ │ │ │ - mlseq r7, sl, sl, r5 │ │ │ │ - rsbeq sl, r6, r4, lsr r7 │ │ │ │ - rsbeq r8, r7, ip, asr #28 │ │ │ │ - strdeq r9, [r7], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r5, r7, lr, lsl #22 │ │ │ │ + rsbeq sl, r6, r8, lsr #15 │ │ │ │ + rsbeq r5, r7, lr, ror #21 │ │ │ │ + rsbeq sl, r6, r8, lsl #15 │ │ │ │ + rsbeq r5, r7, lr, asr #21 │ │ │ │ + rsbeq sl, r6, r8, ror #14 │ │ │ │ + mlseq r7, lr, sl, r5 │ │ │ │ + rsbeq sl, r6, r8, lsr r7 │ │ │ │ + rsbeq r8, r7, r0, asr lr │ │ │ │ + strdeq r9, [r7], #-110 @ 0xffffff92 @ │ │ │ │ @ instruction: 0xffff6dc7 │ │ │ │ - rsbeq r5, r7, r0, asr #20 │ │ │ │ - ldrdeq sl, [r6], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq r5, r7, r2, lsl sl │ │ │ │ - rsbeq sl, r6, ip, lsr #13 │ │ │ │ - rsbeq r5, r7, r2, ror #19 │ │ │ │ - rsbeq sl, r6, ip, ror r6 │ │ │ │ - rsbeq pc, r8, r4, lsr #31 │ │ │ │ - rsbeq r9, r7, sl, ror #12 │ │ │ │ + rsbeq r5, r7, r4, asr #20 │ │ │ │ + ldrdeq sl, [r6], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r5, r7, r6, lsl sl │ │ │ │ + strhteq sl, [r6], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq r5, r7, r6, ror #19 │ │ │ │ + rsbeq sl, r6, r0, lsl #13 │ │ │ │ + rsbeq pc, r8, r8, lsr #31 │ │ │ │ + rsbeq r9, r7, lr, ror #12 │ │ │ │ @ instruction: 0xffff6d97 │ │ │ │ - rsbeq r5, r7, r8, lsl #19 │ │ │ │ - rsbeq sl, r6, r2, lsr #12 │ │ │ │ - rsbeq r5, r7, sl, asr r9 │ │ │ │ - strdeq sl, [r6], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r5, r7, sl, lsr #18 │ │ │ │ - rsbeq sl, r6, r4, asr #11 │ │ │ │ - rsbeq r9, r8, r8, lsr #25 │ │ │ │ - rsbeq r9, r7, sl, asr #11 │ │ │ │ + rsbeq r5, r7, ip, lsl #19 │ │ │ │ + rsbeq sl, r6, r6, lsr #12 │ │ │ │ + rsbeq r5, r7, lr, asr r9 │ │ │ │ + strdeq sl, [r6], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r5, r7, lr, lsr #18 │ │ │ │ + rsbeq sl, r6, r8, asr #11 │ │ │ │ + rsbeq r9, r8, ip, lsr #25 │ │ │ │ + rsbeq r9, r7, lr, asr #11 │ │ │ │ @ instruction: 0xffff6d67 │ │ │ │ - ldrdeq r5, [r7], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq sl, r6, sl, ror #10 │ │ │ │ - rsbeq r5, r7, r2, lsr #17 │ │ │ │ - rsbeq sl, r6, ip, lsr r5 │ │ │ │ - rsbeq r5, r7, r2, ror r8 │ │ │ │ - rsbeq sl, r6, ip, lsl #10 │ │ │ │ - rsbeq r6, r8, r4, lsr r4 │ │ │ │ - rsbeq r9, r7, r8, lsr #10 │ │ │ │ + ldrdeq r5, [r7], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq sl, r6, lr, ror #10 │ │ │ │ + rsbeq r5, r7, r6, lsr #17 │ │ │ │ + rsbeq sl, r6, r0, asr #10 │ │ │ │ + rsbeq r5, r7, r6, ror r8 │ │ │ │ + rsbeq sl, r6, r0, lsl r5 │ │ │ │ + rsbeq r6, r8, r8, lsr r4 │ │ │ │ + rsbeq r9, r7, ip, lsr #10 │ │ │ │ @ instruction: 0xfffeeb03 │ │ │ │ - rsbeq r5, r7, r6, lsl r8 │ │ │ │ - strhteq sl, [r6], #-64 @ 0xffffffc0 │ │ │ │ - rsbeq r5, r7, r8, ror #15 │ │ │ │ - rsbeq sl, r6, r2, lsl #9 │ │ │ │ - strhteq r5, [r7], #-120 @ 0xffffff88 │ │ │ │ - rsbeq sl, r6, r2, asr r4 │ │ │ │ - rsbeq r9, r7, lr, lsr #9 │ │ │ │ - mlseq r7, sl, r4, r9 │ │ │ │ + rsbeq r5, r7, sl, lsl r8 │ │ │ │ + strhteq sl, [r6], #-68 @ 0xffffffbc │ │ │ │ + rsbeq r5, r7, ip, ror #15 │ │ │ │ + rsbeq sl, r6, r6, lsl #9 │ │ │ │ + strhteq r5, [r7], #-124 @ 0xffffff84 │ │ │ │ + rsbeq sl, r6, r6, asr r4 │ │ │ │ + strhteq r9, [r7], #-66 @ 0xffffffbe │ │ │ │ + mlseq r7, lr, r4, r9 │ │ │ │ @ instruction: 0xfffeea49 │ │ │ │ - rsbeq r5, r7, ip, asr r7 │ │ │ │ - strdeq sl, [r6], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r5, r7, lr, lsr #14 │ │ │ │ - rsbeq sl, r6, r8, asr #7 │ │ │ │ - strdeq r5, [r7], #-110 @ 0xffffff92 @ │ │ │ │ - mlseq r6, r8, r3, sl │ │ │ │ - rsbeq r5, r7, lr, asr #13 │ │ │ │ - rsbeq sl, r6, r8, ror #6 │ │ │ │ - rsbeq r5, r7, r0, lsr #13 │ │ │ │ - rsbeq sl, r6, sl, lsr r3 │ │ │ │ - mlseq r7, sl, ip, r5 │ │ │ │ - rsbeq r5, r7, r4, lsl r6 │ │ │ │ - rsbeq sl, r6, lr, lsr #5 │ │ │ │ - strdeq r5, [r7], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq sl, r6, lr, lsl #5 │ │ │ │ - ldrdeq r5, [r7], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq sl, r6, lr, ror #4 │ │ │ │ - strhteq r5, [r7], #-84 @ 0xffffffac │ │ │ │ - rsbeq sl, r6, lr, asr #4 │ │ │ │ - mlseq r7, r4, r5, r5 │ │ │ │ - rsbeq sl, r6, lr, lsr #4 │ │ │ │ - rsbeq r5, r7, r4, ror r5 │ │ │ │ - rsbeq sl, r6, lr, lsl #4 │ │ │ │ - rsbeq r5, r7, r4, asr r5 │ │ │ │ - rsbeq sl, r6, lr, ror #3 │ │ │ │ - rsbeq r5, r7, r4, lsr r5 │ │ │ │ - rsbeq sl, r6, lr, asr #3 │ │ │ │ - rsbeq r5, r7, r0, lsl r5 │ │ │ │ - rsbeq sl, r6, sl, lsr #3 │ │ │ │ - rsbeq r5, r7, ip, ror #9 │ │ │ │ - ldrdeq r7, [ip], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r9, r7, r8, lsl r2 │ │ │ │ - rsbeq r9, r7, sl, lsl #4 │ │ │ │ + rsbeq r5, r7, r0, ror #14 │ │ │ │ + strdeq sl, [r6], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r5, r7, r2, lsr r7 │ │ │ │ + rsbeq sl, r6, ip, asr #7 │ │ │ │ + rsbeq r5, r7, r2, lsl #14 │ │ │ │ + mlseq r6, ip, r3, sl │ │ │ │ + ldrdeq r5, [r7], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq sl, r6, ip, ror #6 │ │ │ │ + rsbeq r5, r7, r4, lsr #13 │ │ │ │ + rsbeq sl, r6, lr, lsr r3 │ │ │ │ + mlseq r7, lr, ip, r5 │ │ │ │ + rsbeq r5, r7, r8, lsl r6 │ │ │ │ + strhteq sl, [r6], #-34 @ 0xffffffde │ │ │ │ + strdeq r5, [r7], #-88 @ 0xffffffa8 @ │ │ │ │ + mlseq r6, r2, r2, sl │ │ │ │ + ldrdeq r5, [r7], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq sl, r6, r2, ror r2 │ │ │ │ + strhteq r5, [r7], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq sl, r6, r2, asr r2 │ │ │ │ + mlseq r7, r8, r5, r5 │ │ │ │ + rsbeq sl, r6, r2, lsr r2 │ │ │ │ + rsbeq r5, r7, r8, ror r5 │ │ │ │ + rsbeq sl, r6, r2, lsl r2 │ │ │ │ + rsbeq r5, r7, r8, asr r5 │ │ │ │ + strdeq sl, [r6], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r5, r7, r8, lsr r5 │ │ │ │ + ldrdeq sl, [r6], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r5, r7, r4, lsl r5 │ │ │ │ + rsbeq sl, r6, lr, lsr #3 │ │ │ │ + strdeq r5, [r7], #-64 @ 0xffffffc0 @ │ │ │ │ + ldrdeq r7, [ip], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r9, r7, ip, lsl r2 │ │ │ │ + rsbeq r9, r7, lr, lsl #4 │ │ │ │ @ instruction: 0xffff69b3 │ │ │ │ - mlseq r7, r2, r4, r5 │ │ │ │ - rsbeq sl, r6, ip, lsr #2 │ │ │ │ - rsbeq r9, r7, r0, lsl r2 │ │ │ │ - rsbeq r9, r7, r4, lsl #4 │ │ │ │ + mlseq r7, r6, r4, r5 │ │ │ │ + rsbeq sl, r6, r0, lsr r1 │ │ │ │ + rsbeq r9, r7, r4, lsl r2 │ │ │ │ + rsbeq r9, r7, r8, lsl #4 │ │ │ │ @ instruction: 0xffff69dd │ │ │ │ - rsbeq r5, r7, r4, lsr r4 │ │ │ │ - rsbeq sl, r6, lr, asr #1 │ │ │ │ - rsbeq r5, r7, r2, lsl #8 │ │ │ │ - mlseq r6, ip, r0, sl │ │ │ │ - ldrdeq r5, [r7], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq sl, r6, sl, rrx │ │ │ │ - rsbeq r9, r7, lr, lsl #3 │ │ │ │ - rsbeq r9, r7, lr, ror r1 │ │ │ │ + rsbeq r5, r7, r8, lsr r4 │ │ │ │ + ldrdeq sl, [r6], #-2 @ │ │ │ │ + rsbeq r5, r7, r6, lsl #8 │ │ │ │ + rsbeq sl, r6, r0, lsr #1 │ │ │ │ + ldrdeq r5, [r7], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq sl, r6, lr, rrx │ │ │ │ + mlseq r7, r2, r1, r9 │ │ │ │ + rsbeq r9, r7, r2, lsl #3 │ │ │ │ @ instruction: 0xffff69a3 │ │ │ │ - rsbeq r5, r7, r2, ror r3 │ │ │ │ - rsbeq sl, r6, ip │ │ │ │ - rsbeq r5, r7, r0, asr #6 │ │ │ │ - ldrdeq r9, [r6], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r5, r7, r0, lsl r3 │ │ │ │ - rsbeq r9, r6, sl, lsr #31 │ │ │ │ - ldrdeq r5, [r7], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r9, r6, r8, ror pc │ │ │ │ - rsbeq r9, r6, ip, ror r9 │ │ │ │ - strhteq r9, [r7], #-12 │ │ │ │ + rsbeq r5, r7, r6, ror r3 │ │ │ │ + rsbeq sl, r6, r0, lsl r0 │ │ │ │ + rsbeq r5, r7, r4, asr #6 │ │ │ │ + ldrdeq r9, [r6], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r5, r7, r4, lsl r3 │ │ │ │ + rsbeq r9, r6, lr, lsr #31 │ │ │ │ + rsbeq r5, r7, r2, ror #5 │ │ │ │ + rsbeq r9, r6, ip, ror pc │ │ │ │ + rsbeq r9, r6, r0, lsl #19 │ │ │ │ + rsbeq r9, r7, r0, asr #1 │ │ │ │ @ instruction: 0xffff6939 │ │ │ │ - rsbeq r5, r7, r0, lsl #5 │ │ │ │ - rsbeq r9, r6, sl, lsl pc │ │ │ │ - rsbeq r5, r7, r0, asr r2 │ │ │ │ - rsbeq r9, r6, sl, ror #29 │ │ │ │ - rsbeq r5, r7, lr, lsl r2 │ │ │ │ - strhteq r9, [r6], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r9, r7, ip, asr #32 │ │ │ │ - rsbeq r9, r7, ip, lsr r0 │ │ │ │ + rsbeq r5, r7, r4, lsl #5 │ │ │ │ + rsbeq r9, r6, lr, lsl pc │ │ │ │ + rsbeq r5, r7, r4, asr r2 │ │ │ │ + rsbeq r9, r6, lr, ror #29 │ │ │ │ + rsbeq r5, r7, r2, lsr #4 │ │ │ │ + strhteq r9, [r6], #-236 @ 0xffffff14 │ │ │ │ + rsbeq r9, r7, r0, asr r0 │ │ │ │ + rsbeq r9, r7, r0, asr #32 │ │ │ │ @ instruction: 0xffff6901 │ │ │ │ - rsbeq r5, r7, r0, asr #3 │ │ │ │ - rsbeq r9, r6, sl, asr lr │ │ │ │ - mlseq r7, r0, r1, r5 │ │ │ │ - rsbeq r9, r6, sl, lsr #28 │ │ │ │ - rsbeq r5, r7, lr, asr r1 │ │ │ │ - strdeq r9, [r6], #-216 @ 0xffffff28 @ │ │ │ │ - ldrdeq r8, [r7], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r8, r7, r4, asr #31 │ │ │ │ + rsbeq r5, r7, r4, asr #3 │ │ │ │ + rsbeq r9, r6, lr, asr lr │ │ │ │ + mlseq r7, r4, r1, r5 │ │ │ │ + rsbeq r9, r6, lr, lsr #28 │ │ │ │ + rsbeq r5, r7, r2, ror #2 │ │ │ │ + strdeq r9, [r6], #-220 @ 0xffffff24 @ │ │ │ │ + ldrdeq r8, [r7], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r8, r7, r8, asr #31 │ │ │ │ @ instruction: 0xffff68c9 │ │ │ │ - rsbeq r5, r7, r0, lsl #2 │ │ │ │ - mlseq r6, sl, sp, r9 │ │ │ │ - ldrdeq r5, [r7], #-2 @ │ │ │ │ - rsbeq r9, r6, lr, ror #26 │ │ │ │ - rsbeq r5, r7, r4, lsr #1 │ │ │ │ - rsbeq r9, r6, r0, asr #26 │ │ │ │ - rsbeq r8, r7, r2, lsr #21 │ │ │ │ - rsbeq r8, r7, ip, asr #30 │ │ │ │ + rsbeq r5, r7, r4, lsl #2 │ │ │ │ + mlseq r6, lr, sp, r9 │ │ │ │ + ldrdeq r5, [r7], #-6 @ │ │ │ │ + rsbeq r9, r6, r2, ror sp │ │ │ │ + rsbeq r5, r7, r8, lsr #1 │ │ │ │ + rsbeq r9, r6, r4, asr #26 │ │ │ │ + rsbeq r8, r7, r6, lsr #21 │ │ │ │ + rsbeq r8, r7, r0, asr pc │ │ │ │ @ instruction: 0xffff689f │ │ │ │ - rsbeq r5, r7, r0, asr r0 │ │ │ │ - rsbeq r9, r6, ip, ror #25 │ │ │ │ - rsbeq r5, r7, r4, lsr #32 │ │ │ │ - rsbeq r9, r6, r0, asr #25 │ │ │ │ - strdeq r4, [r7], #-246 @ 0xffffff0a @ │ │ │ │ - mlseq r6, r2, ip, r9 │ │ │ │ - strdeq r8, [r7], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r8, r7, r8, ror #29 │ │ │ │ + rsbeq r5, r7, r4, asr r0 │ │ │ │ + strdeq r9, [r6], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r5, r7, r8, lsr #32 │ │ │ │ + rsbeq r9, r6, r4, asr #25 │ │ │ │ + strdeq r4, [r7], #-250 @ 0xffffff06 @ │ │ │ │ + mlseq r6, r6, ip, r9 │ │ │ │ + strdeq r8, [r7], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r8, r7, ip, ror #29 │ │ │ │ @ instruction: 0xffff6879 │ │ │ │ - rsbeq r4, r7, r4, lsr #31 │ │ │ │ - rsbeq r9, r6, r0, asr #24 │ │ │ │ - rsbeq r4, r7, r8, ror pc │ │ │ │ - rsbeq r9, r6, r4, lsl ip │ │ │ │ - rsbeq r4, r7, ip, asr #30 │ │ │ │ - rsbeq r9, r6, r8, ror #23 │ │ │ │ - rsbeq r4, r7, r0, lsr #30 │ │ │ │ - strhteq r9, [r6], #-188 @ 0xffffff44 │ │ │ │ + rsbeq r4, r7, r8, lsr #31 │ │ │ │ + rsbeq r9, r6, r4, asr #24 │ │ │ │ + rsbeq r4, r7, ip, ror pc │ │ │ │ + rsbeq r9, r6, r8, lsl ip │ │ │ │ + rsbeq r4, r7, r0, asr pc │ │ │ │ + rsbeq r9, r6, ip, ror #23 │ │ │ │ + rsbeq r4, r7, r4, lsr #30 │ │ │ │ + rsbeq r9, r6, r0, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldclcs 8, cr15, [r4, #-892] @ 0xfffffc84 │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ @ instruction: 0x46073d54 │ │ │ │ @@ -370959,156 +370959,156 @@ │ │ │ │ @ instruction: 0xf69a300c │ │ │ │ ldmmi r2, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 6, cr15, [r6, #-616] @ 0xfffffd98 │ │ │ │ ldmiblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrhteq r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq lr, [r8], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r8, r7, sl, lsl #23 │ │ │ │ + ldrdeq lr, [r8], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r8, r7, lr, lsl #23 │ │ │ │ @ instruction: 0xfffedef3 │ │ │ │ - rsbeq r4, r7, r6, lsl #24 │ │ │ │ - rsbeq r9, r6, r0, lsr #17 │ │ │ │ + rsbeq r4, r7, sl, lsl #24 │ │ │ │ + rsbeq r9, r6, r4, lsr #17 │ │ │ │ rsbseq r2, r2, r6, lsr r4 │ │ │ │ - rsbeq lr, r8, r2, lsr sl │ │ │ │ - mlseq r6, r2, r6, r3 │ │ │ │ - rsbeq r3, r6, sl, ror r6 │ │ │ │ + rsbeq lr, r8, r6, lsr sl │ │ │ │ + mlseq r6, r6, r6, r3 │ │ │ │ + rsbeq r3, r6, lr, ror r6 │ │ │ │ @ instruction: 0xfffede27 │ │ │ │ - ldrdeq r4, [r7], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r9, r6, r0, ror r7 │ │ │ │ - rsbeq r8, r7, r4, asr #20 │ │ │ │ + ldrdeq r4, [r7], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r9, r6, r4, ror r7 │ │ │ │ + rsbeq r8, r7, r8, asr #20 │ │ │ │ @ instruction: 0xfffedd7f │ │ │ │ - rsbeq r4, r7, ip, ror sl │ │ │ │ - rsbeq r9, r6, r6, lsl r7 │ │ │ │ - rsbeq r4, r7, lr, asr sl │ │ │ │ - strdeq r9, [r6], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r4, r7, r0, asr #20 │ │ │ │ - ldrdeq r9, [r6], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq r5, r6, r8, asr lr │ │ │ │ - strhteq r8, [r7], #-158 @ 0xffffff62 │ │ │ │ + rsbeq r4, r7, r0, lsl #21 │ │ │ │ + rsbeq r9, r6, sl, lsl r7 │ │ │ │ + rsbeq r4, r7, r2, ror #20 │ │ │ │ + strdeq r9, [r6], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r4, r7, r4, asr #20 │ │ │ │ + ldrdeq r9, [r6], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r5, r6, ip, asr lr │ │ │ │ + rsbeq r8, r7, r2, asr #19 │ │ │ │ @ instruction: 0xfffedcd5 │ │ │ │ - ldrdeq r4, [r7], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r9, r6, lr, ror #12 │ │ │ │ - rsbeq r5, r6, sl, ror #27 │ │ │ │ + ldrdeq r4, [r7], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r9, r6, r2, ror r6 │ │ │ │ + rsbeq r5, r6, lr, ror #27 │ │ │ │ @ instruction: 0xfffedc63 │ │ │ │ - rsbeq r4, r7, r2, lsl r9 │ │ │ │ - rsbeq r9, r6, ip, lsr #11 │ │ │ │ - rsbeq r4, r7, r4, ror #17 │ │ │ │ - rsbeq r9, r6, lr, ror r5 │ │ │ │ - rsbeq r4, r7, r4, asr #17 │ │ │ │ - rsbeq r9, r6, lr, asr r5 │ │ │ │ - rsbeq r4, r7, r4, lsr #17 │ │ │ │ - rsbeq r9, r6, lr, lsr r5 │ │ │ │ - rsbeq r4, r7, r6, lsl #17 │ │ │ │ - rsbeq r9, r6, r0, lsr #10 │ │ │ │ - rsbeq r4, r7, r8, ror #16 │ │ │ │ - rsbeq r9, r6, r2, lsl #10 │ │ │ │ - mlseq r7, r0, r0, r1 │ │ │ │ - rsbeq r8, r7, lr, lsl #16 │ │ │ │ + rsbeq r4, r7, r6, lsl r9 │ │ │ │ + strhteq r9, [r6], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq r4, r7, r8, ror #17 │ │ │ │ + rsbeq r9, r6, r2, lsl #11 │ │ │ │ + rsbeq r4, r7, r8, asr #17 │ │ │ │ + rsbeq r9, r6, r2, ror #10 │ │ │ │ + rsbeq r4, r7, r8, lsr #17 │ │ │ │ + rsbeq r9, r6, r2, asr #10 │ │ │ │ + rsbeq r4, r7, sl, lsl #17 │ │ │ │ + rsbeq r9, r6, r4, lsr #10 │ │ │ │ + rsbeq r4, r7, ip, ror #16 │ │ │ │ + rsbeq r9, r6, r6, lsl #10 │ │ │ │ + mlseq r7, r4, r0, r1 │ │ │ │ + rsbeq r8, r7, r2, lsl r8 │ │ │ │ @ instruction: 0xfffedafd │ │ │ │ - rsbeq r4, r7, lr, lsl #16 │ │ │ │ - rsbeq r9, r6, r8, lsr #9 │ │ │ │ - rsbeq r1, r7, r4, lsr r0 │ │ │ │ + rsbeq r4, r7, r2, lsl r8 │ │ │ │ + rsbeq r9, r6, ip, lsr #9 │ │ │ │ + rsbeq r1, r7, r8, lsr r0 │ │ │ │ @ instruction: 0xfffeda99 │ │ │ │ - rsbeq r4, r7, sl, asr #14 │ │ │ │ - rsbeq r9, r6, r4, ror #7 │ │ │ │ - rsbeq r4, r7, ip, lsl r7 │ │ │ │ - strhteq r9, [r6], #-54 @ 0xffffffca │ │ │ │ - strdeq r4, [r7], #-108 @ 0xffffff94 @ │ │ │ │ - mlseq r6, r6, r3, r9 │ │ │ │ - ldrdeq r4, [r7], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r9, r6, r6, ror r3 │ │ │ │ - rsbeq r7, r7, r4, asr #25 │ │ │ │ - rsbeq r8, r7, r8, lsr #13 │ │ │ │ + rsbeq r4, r7, lr, asr #14 │ │ │ │ + rsbeq r9, r6, r8, ror #7 │ │ │ │ + rsbeq r4, r7, r0, lsr #14 │ │ │ │ + strhteq r9, [r6], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq r4, r7, r0, lsl #14 │ │ │ │ + mlseq r6, sl, r3, r9 │ │ │ │ + rsbeq r4, r7, r0, ror #13 │ │ │ │ + rsbeq r9, r6, sl, ror r3 │ │ │ │ + rsbeq r7, r7, r8, asr #25 │ │ │ │ + rsbeq r8, r7, ip, lsr #13 │ │ │ │ @ instruction: 0xfffed96f │ │ │ │ - rsbeq r4, r7, r0, lsl #13 │ │ │ │ - rsbeq r9, r6, sl, lsl r3 │ │ │ │ - rsbeq r4, r7, r0, asr r6 │ │ │ │ - rsbeq r9, r6, sl, ror #5 │ │ │ │ - rsbeq r4, r7, r2, lsr r6 │ │ │ │ - mlseq r7, lr, r5, r8 │ │ │ │ - rsbeq r7, r7, r6, lsl ip │ │ │ │ + rsbeq r4, r7, r4, lsl #13 │ │ │ │ + rsbeq r9, r6, lr, lsl r3 │ │ │ │ + rsbeq r4, r7, r4, asr r6 │ │ │ │ + rsbeq r9, r6, lr, ror #5 │ │ │ │ + rsbeq r4, r7, r6, lsr r6 │ │ │ │ + rsbeq r8, r7, r2, lsr #11 │ │ │ │ + rsbeq r7, r7, sl, lsl ip │ │ │ │ @ instruction: 0xfffed8bb │ │ │ │ - rsbeq r4, r7, ip, ror #10 │ │ │ │ - rsbeq r9, r6, r6, lsl #4 │ │ │ │ - rsbeq r4, r7, lr, asr #10 │ │ │ │ - rsbeq r7, r7, r2, lsl #20 │ │ │ │ - rsbeq r4, r7, r2, lsr #10 │ │ │ │ - strhteq r9, [r6], #-28 @ 0xffffffe4 │ │ │ │ - rsbeq r4, r7, r2, lsl #10 │ │ │ │ - mlseq r6, ip, r1, r9 │ │ │ │ - rsbeq lr, r6, sl, lsr sl │ │ │ │ - strdeq r8, [r7], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r4, r7, r0, ror r5 │ │ │ │ + rsbeq r9, r6, sl, lsl #4 │ │ │ │ + rsbeq r4, r7, r2, asr r5 │ │ │ │ + rsbeq r7, r7, r6, lsl #20 │ │ │ │ + rsbeq r4, r7, r6, lsr #10 │ │ │ │ + rsbeq r9, r6, r0, asr #3 │ │ │ │ + rsbeq r4, r7, r6, lsl #10 │ │ │ │ + rsbeq r9, r6, r0, lsr #3 │ │ │ │ + rsbeq lr, r6, lr, lsr sl │ │ │ │ + strdeq r8, [r7], #-70 @ 0xffffffba @ │ │ │ │ @ instruction: 0xfffed795 │ │ │ │ - rsbeq r4, r7, r6, lsr #9 │ │ │ │ - rsbeq r9, r6, r0, asr #2 │ │ │ │ - rsbeq r4, r7, r6, lsl #9 │ │ │ │ - rsbeq r9, r6, r0, lsr #2 │ │ │ │ - rsbeq r4, r7, r8, ror #8 │ │ │ │ - rsbeq r7, r7, r0, ror #15 │ │ │ │ - rsbeq r4, r7, ip, lsr r4 │ │ │ │ - ldrdeq r9, [r6], #-6 @ │ │ │ │ - rsbeq lr, r6, r2, ror r9 │ │ │ │ + rsbeq r4, r7, sl, lsr #9 │ │ │ │ + rsbeq r9, r6, r4, asr #2 │ │ │ │ + rsbeq r4, r7, sl, lsl #9 │ │ │ │ + rsbeq r9, r6, r4, lsr #2 │ │ │ │ + rsbeq r4, r7, ip, ror #8 │ │ │ │ + rsbeq r7, r7, r4, ror #15 │ │ │ │ + rsbeq r4, r7, r0, asr #8 │ │ │ │ + ldrdeq r9, [r6], #-10 @ │ │ │ │ + rsbeq lr, r6, r6, ror r9 │ │ │ │ @ instruction: 0xfffed6cb │ │ │ │ - rsbeq r4, r7, sl, ror r3 │ │ │ │ - rsbeq r9, r6, r4, lsl r0 │ │ │ │ - rsbeq r4, r7, sl, asr r3 │ │ │ │ - rsbeq r7, r7, r6, ror #17 │ │ │ │ - rsbeq r4, r7, lr, lsr #6 │ │ │ │ - rsbeq r8, r6, r8, asr #31 │ │ │ │ - ldrdeq r7, [r7], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r8, r7, lr, lsr r3 │ │ │ │ + rsbeq r4, r7, lr, ror r3 │ │ │ │ + rsbeq r9, r6, r8, lsl r0 │ │ │ │ + rsbeq r4, r7, lr, asr r3 │ │ │ │ + rsbeq r7, r7, sl, ror #17 │ │ │ │ + rsbeq r4, r7, r2, lsr r3 │ │ │ │ + rsbeq r8, r6, ip, asr #31 │ │ │ │ + ldrdeq r7, [r7], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r8, r7, r2, asr #6 │ │ │ │ @ instruction: 0xfffed5bd │ │ │ │ - ldrdeq r4, [r7], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r8, r6, sl, ror #30 │ │ │ │ - rsbeq r4, r7, r0, lsr #5 │ │ │ │ - rsbeq r8, r6, sl, lsr pc │ │ │ │ - rsbeq r4, r7, lr, ror r2 │ │ │ │ - rsbeq r8, r6, r8, lsl pc │ │ │ │ - rsbeq r4, r7, ip, asr r2 │ │ │ │ - strdeq r8, [r6], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r4, r7, ip, lsr #4 │ │ │ │ - rsbeq r8, r6, r6, asr #29 │ │ │ │ - rsbeq r4, r7, ip, lsl #4 │ │ │ │ - rsbeq r7, r7, r4, ror #15 │ │ │ │ - ldrdeq r4, [r7], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r8, r6, r8, ror lr │ │ │ │ - rsbeq r7, r7, lr, ror r9 │ │ │ │ + ldrdeq r4, [r7], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r8, r6, lr, ror #30 │ │ │ │ + rsbeq r4, r7, r4, lsr #5 │ │ │ │ + rsbeq r8, r6, lr, lsr pc │ │ │ │ + rsbeq r4, r7, r2, lsl #5 │ │ │ │ + rsbeq r8, r6, ip, lsl pc │ │ │ │ + rsbeq r4, r7, r0, ror #4 │ │ │ │ + strdeq r8, [r6], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r4, r7, r0, lsr r2 │ │ │ │ + rsbeq r8, r6, sl, asr #29 │ │ │ │ + rsbeq r4, r7, r0, lsl r2 │ │ │ │ + rsbeq r7, r7, r8, ror #15 │ │ │ │ + rsbeq r4, r7, r2, ror #3 │ │ │ │ + rsbeq r8, r6, ip, ror lr │ │ │ │ + rsbeq r7, r7, r2, lsl #19 │ │ │ │ @ instruction: 0xfffed46d │ │ │ │ - rsbeq r4, r7, ip, lsl r1 │ │ │ │ - strhteq r8, [r6], #-216 @ 0xffffff28 │ │ │ │ - strhteq r8, [r7], #-18 @ 0xffffffee │ │ │ │ - rsbeq r8, r7, ip, asr r1 │ │ │ │ + rsbeq r4, r7, r0, lsr #2 │ │ │ │ + strhteq r8, [r6], #-220 @ 0xffffff24 │ │ │ │ + strhteq r8, [r7], #-22 @ 0xffffffea │ │ │ │ + rsbeq r8, r7, r0, ror #2 │ │ │ │ @ instruction: 0xfffed3b5 │ │ │ │ - rsbeq r4, r7, sl, asr #1 │ │ │ │ - rsbeq r8, r6, r6, ror #26 │ │ │ │ - rsbeq r4, r7, r8, lsr #1 │ │ │ │ - rsbeq r8, r6, r4, asr #26 │ │ │ │ - rsbeq r4, r7, sl, lsl #1 │ │ │ │ - rsbeq r8, r6, r6, lsr #26 │ │ │ │ - rsbeq r4, r7, lr, rrx │ │ │ │ - rsbeq r7, r7, r8, lsl #15 │ │ │ │ - rsbeq r4, r7, r6, asr r0 │ │ │ │ - rsbeq r7, r7, r4, lsl #13 │ │ │ │ - rsbeq r4, r7, lr, lsr #32 │ │ │ │ - rsbeq r8, r6, sl, asr #25 │ │ │ │ - rsbeq r9, fp, r8, ror #12 │ │ │ │ - strhteq r8, [r7], #-2 │ │ │ │ + rsbeq r4, r7, lr, asr #1 │ │ │ │ + rsbeq r8, r6, sl, ror #26 │ │ │ │ + rsbeq r4, r7, ip, lsr #1 │ │ │ │ + rsbeq r8, r6, r8, asr #26 │ │ │ │ + rsbeq r4, r7, lr, lsl #1 │ │ │ │ + rsbeq r8, r6, sl, lsr #26 │ │ │ │ + rsbeq r4, r7, r2, ror r0 │ │ │ │ + rsbeq r7, r7, ip, lsl #15 │ │ │ │ + rsbeq r4, r7, sl, asr r0 │ │ │ │ + rsbeq r7, r7, r8, lsl #13 │ │ │ │ + rsbeq r4, r7, r2, lsr r0 │ │ │ │ + rsbeq r8, r6, lr, asr #25 │ │ │ │ + rsbeq r9, fp, ip, ror #12 │ │ │ │ + strhteq r8, [r7], #-6 │ │ │ │ @ instruction: 0xfffed2c7 │ │ │ │ - ldrdeq r3, [r7], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r8, r6, r8, ror ip │ │ │ │ - strhteq r3, [r7], #-242 @ 0xffffff0e │ │ │ │ - rsbeq r8, r6, lr, asr #24 │ │ │ │ - rsbeq r3, r7, r4, lsl #31 │ │ │ │ - rsbeq r8, r6, r0, lsr #24 │ │ │ │ - rsbeq r3, sl, lr, lsr #16 │ │ │ │ - rsbeq r8, r7, sl, lsr r0 │ │ │ │ + rsbeq r3, r7, r0, ror #31 │ │ │ │ + rsbeq r8, r6, ip, ror ip │ │ │ │ + strhteq r3, [r7], #-246 @ 0xffffff0a │ │ │ │ + rsbeq r8, r6, r2, asr ip │ │ │ │ + rsbeq r3, r7, r8, lsl #31 │ │ │ │ + rsbeq r8, r6, r4, lsr #24 │ │ │ │ + rsbeq r3, sl, r2, lsr r8 │ │ │ │ + rsbeq r8, r7, lr, lsr r0 │ │ │ │ @ instruction: 0xfffed21b │ │ │ │ - rsbeq r3, r7, lr, lsr #30 │ │ │ │ - rsbeq r8, r6, sl, asr #23 │ │ │ │ + rsbeq r3, r7, r2, lsr pc │ │ │ │ + rsbeq r8, r6, lr, asr #23 │ │ │ │ ldrtmi r9, [r8], -r7, lsl #18 │ │ │ │ stc2l 3, cr15, [r8], #632 @ 0x278 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ mcrge 4, 5, pc, cr13, cr15, {1} @ │ │ │ │ stcleq 8, cr15, [ip, #-892] @ 0xfffffc84 │ │ │ │ cmppne r2, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -371957,153 +371957,153 @@ │ │ │ │ teqpcs pc, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-1580 @ 0xfffff9d4 │ │ │ │ @ instruction: 0xf699300c │ │ │ │ stmmi sp, {r0, r1, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ stc2 6, cr15, [r6, #612] @ 0x264 │ │ │ │ stmiblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbeq r3, r7, r0, asr #25 │ │ │ │ - rsbeq r8, r6, sl, asr r9 │ │ │ │ - mlseq r7, r0, ip, r3 │ │ │ │ - rsbeq r8, r6, sl, lsr #18 │ │ │ │ - ldrdeq r7, [ip], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r7, r7, sl, ror sp │ │ │ │ + rsbeq r3, r7, r4, asr #25 │ │ │ │ + rsbeq r8, r6, lr, asr r9 │ │ │ │ + mlseq r7, r4, ip, r3 │ │ │ │ + rsbeq r8, r6, lr, lsr #18 │ │ │ │ + ldrdeq r7, [ip], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r7, r7, lr, ror sp │ │ │ │ @ instruction: 0xfffecf21 │ │ │ │ - rsbeq r3, r7, r4, lsr ip │ │ │ │ - rsbeq r8, r6, lr, asr #17 │ │ │ │ - rsbeq r3, r7, r6, lsl #24 │ │ │ │ - rsbeq r8, r6, r0, lsr #17 │ │ │ │ - ldrdeq r3, [r7], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r8, r6, r0, ror r8 │ │ │ │ - rsbeq r7, r7, r4, asr #9 │ │ │ │ - rsbeq r7, r7, r8, ror #25 │ │ │ │ + rsbeq r3, r7, r8, lsr ip │ │ │ │ + ldrdeq r8, [r6], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r3, r7, sl, lsl #24 │ │ │ │ + rsbeq r8, r6, r4, lsr #17 │ │ │ │ + ldrdeq r3, [r7], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r8, r6, r4, ror r8 │ │ │ │ + rsbeq r7, r7, r8, asr #9 │ │ │ │ + rsbeq r7, r7, ip, ror #25 │ │ │ │ @ instruction: 0xfffece67 │ │ │ │ - rsbeq r3, r7, sl, ror fp │ │ │ │ - rsbeq r8, r6, r4, lsl r8 │ │ │ │ - rsbeq r3, r7, ip, asr #22 │ │ │ │ - rsbeq r8, r6, r6, ror #15 │ │ │ │ - rsbeq r3, r7, ip, lsl fp │ │ │ │ - strhteq r8, [r6], #-118 @ 0xffffff8a │ │ │ │ - rsbeq r7, r7, sl, ror #8 │ │ │ │ - rsbeq r7, r7, r6, asr ip │ │ │ │ + rsbeq r3, r7, lr, ror fp │ │ │ │ + rsbeq r8, r6, r8, lsl r8 │ │ │ │ + rsbeq r3, r7, r0, asr fp │ │ │ │ + rsbeq r8, r6, sl, ror #15 │ │ │ │ + rsbeq r3, r7, r0, lsr #22 │ │ │ │ + strhteq r8, [r6], #-122 @ 0xffffff86 │ │ │ │ + rsbeq r7, r7, lr, ror #8 │ │ │ │ + rsbeq r7, r7, sl, asr ip │ │ │ │ @ instruction: 0xfffecdad │ │ │ │ - rsbeq r3, r7, r0, asr #21 │ │ │ │ - rsbeq r8, r6, sl, asr r7 │ │ │ │ - mlseq r7, r2, sl, r3 │ │ │ │ - rsbeq r8, r6, ip, lsr #14 │ │ │ │ - rsbeq r3, r7, r2, ror #20 │ │ │ │ - strdeq r8, [r6], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r7, r7, lr, lsr #7 │ │ │ │ + rsbeq r3, r7, r4, asr #21 │ │ │ │ + rsbeq r8, r6, lr, asr r7 │ │ │ │ + mlseq r7, r6, sl, r3 │ │ │ │ + rsbeq r8, r6, r0, lsr r7 │ │ │ │ + rsbeq r3, r7, r6, ror #20 │ │ │ │ + rsbeq r8, r6, r0, lsl #14 │ │ │ │ + strhteq r7, [r7], #-50 @ 0xffffffce │ │ │ │ @ instruction: 0xfffeccf7 │ │ │ │ - strhteq r3, [r7], #-146 @ 0xffffff6e │ │ │ │ - rsbeq r8, r6, ip, asr #12 │ │ │ │ - rsbeq r3, r7, r4, lsl #19 │ │ │ │ - rsbeq r8, r6, lr, lsl r6 │ │ │ │ - rsbeq r7, r7, r2, lsr #6 │ │ │ │ - rsbeq r7, r7, sl, ror #21 │ │ │ │ + strhteq r3, [r7], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r8, r6, r0, asr r6 │ │ │ │ + rsbeq r3, r7, r8, lsl #19 │ │ │ │ + rsbeq r8, r6, r2, lsr #12 │ │ │ │ + rsbeq r7, r7, r6, lsr #6 │ │ │ │ + rsbeq r7, r7, lr, ror #21 │ │ │ │ @ instruction: 0xfffecc15 │ │ │ │ - rsbeq r3, r7, r8, lsr #18 │ │ │ │ - rsbeq r8, r6, r2, asr #11 │ │ │ │ - rsbeq r3, r7, r8, lsl #18 │ │ │ │ - mlseq r7, ip, r2, r7 │ │ │ │ - ldrdeq r3, [r7], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r8, r6, r4, ror r5 │ │ │ │ - rsbeq r7, r7, r6, ror r2 │ │ │ │ + rsbeq r3, r7, ip, lsr #18 │ │ │ │ + rsbeq r8, r6, r6, asr #11 │ │ │ │ + rsbeq r3, r7, ip, lsl #18 │ │ │ │ + rsbeq r7, r7, r0, lsr #5 │ │ │ │ + ldrdeq r3, [r7], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r8, r6, r8, ror r5 │ │ │ │ + rsbeq r7, r7, sl, ror r2 │ │ │ │ @ instruction: 0xfffecb6f │ │ │ │ - rsbeq r3, r7, r8, lsl r8 │ │ │ │ - strhteq r8, [r6], #-66 @ 0xffffffbe │ │ │ │ - rsbeq r3, r7, sl, ror #15 │ │ │ │ - rsbeq r8, r6, r4, lsl #9 │ │ │ │ - rsbeq r7, r7, r4, ror #3 │ │ │ │ - rsbeq r7, r7, r4, ror r9 │ │ │ │ + rsbeq r3, r7, ip, lsl r8 │ │ │ │ + strhteq r8, [r6], #-70 @ 0xffffffba │ │ │ │ + rsbeq r3, r7, lr, ror #15 │ │ │ │ + rsbeq r8, r6, r8, lsl #9 │ │ │ │ + rsbeq r7, r7, r8, ror #3 │ │ │ │ + rsbeq r7, r7, r8, ror r9 │ │ │ │ @ instruction: 0xfffeca7b │ │ │ │ - rsbeq r3, r7, lr, lsl #15 │ │ │ │ - rsbeq r8, r6, r8, lsr #8 │ │ │ │ - rsbeq r3, r7, lr, ror #14 │ │ │ │ - rsbeq r7, r7, r6, asr r1 │ │ │ │ - rsbeq r3, r7, r0, asr #14 │ │ │ │ - ldrdeq r8, [r6], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r7, r7, lr, asr r2 │ │ │ │ - rsbeq r7, r7, lr, ror #17 │ │ │ │ + mlseq r7, r2, r7, r3 │ │ │ │ + rsbeq r8, r6, ip, lsr #8 │ │ │ │ + rsbeq r3, r7, r2, ror r7 │ │ │ │ + rsbeq r7, r7, sl, asr r1 │ │ │ │ + rsbeq r3, r7, r4, asr #14 │ │ │ │ + ldrdeq r8, [r6], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r7, r7, r2, ror #4 │ │ │ │ + strdeq r7, [r7], #-130 @ 0xffffff7e @ │ │ │ │ @ instruction: 0xfffec9d1 │ │ │ │ - rsbeq r3, r7, r4, ror #13 │ │ │ │ - rsbeq r8, r6, lr, ror r3 │ │ │ │ - strhteq r3, [r7], #-102 @ 0xffffff9a │ │ │ │ - rsbeq r8, r6, r0, asr r3 │ │ │ │ - rsbeq r3, r7, r6, lsl #13 │ │ │ │ - rsbeq r8, r6, r0, lsr #6 │ │ │ │ - rsbeq r7, r7, r2, lsr #3 │ │ │ │ + rsbeq r3, r7, r8, ror #13 │ │ │ │ + rsbeq r8, r6, r2, lsl #7 │ │ │ │ + strhteq r3, [r7], #-106 @ 0xffffff96 │ │ │ │ + rsbeq r8, r6, r4, asr r3 │ │ │ │ + rsbeq r3, r7, sl, lsl #13 │ │ │ │ + rsbeq r8, r6, r4, lsr #6 │ │ │ │ + rsbeq r7, r7, r6, lsr #3 │ │ │ │ @ instruction: 0xfffec91b │ │ │ │ - rsbeq r3, r7, r4, asr #11 │ │ │ │ - rsbeq r8, r6, lr, asr r2 │ │ │ │ - mlseq r7, r6, r5, r3 │ │ │ │ - rsbeq r8, r6, r0, lsr r2 │ │ │ │ - rsbeq r7, r7, r0, asr #1 │ │ │ │ - rsbeq r7, r7, r4, ror #14 │ │ │ │ + rsbeq r3, r7, r8, asr #11 │ │ │ │ + rsbeq r8, r6, r2, ror #4 │ │ │ │ + mlseq r7, sl, r5, r3 │ │ │ │ + rsbeq r8, r6, r4, lsr r2 │ │ │ │ + rsbeq r7, r7, r4, asr #1 │ │ │ │ + rsbeq r7, r7, r8, ror #14 │ │ │ │ @ instruction: 0xfffec827 │ │ │ │ - rsbeq r3, r7, sl, lsr r5 │ │ │ │ - ldrdeq r8, [r6], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r3, r7, sl, lsl r5 │ │ │ │ - strhteq r6, [r7], #-250 @ 0xffffff06 │ │ │ │ - rsbeq r3, r7, ip, ror #9 │ │ │ │ - rsbeq r8, r6, r6, lsl #3 │ │ │ │ - rsbeq r7, r7, r4, lsl r0 │ │ │ │ + rsbeq r3, r7, lr, lsr r5 │ │ │ │ + ldrdeq r8, [r6], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r3, r7, lr, lsl r5 │ │ │ │ + strhteq r6, [r7], #-254 @ 0xffffff02 │ │ │ │ + strdeq r3, [r7], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r8, r6, sl, lsl #3 │ │ │ │ + rsbeq r7, r7, r8, lsl r0 │ │ │ │ @ instruction: 0xfffec781 │ │ │ │ - rsbeq r3, r7, sl, lsr #8 │ │ │ │ - rsbeq r8, r6, r4, asr #1 │ │ │ │ - strdeq r3, [r7], #-60 @ 0xffffffc4 @ │ │ │ │ - mlseq r6, r6, r0, r8 │ │ │ │ - rsbeq r6, r7, r2, ror pc │ │ │ │ - strdeq r7, [r7], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r3, r7, lr, lsr #8 │ │ │ │ + rsbeq r8, r6, r8, asr #1 │ │ │ │ + rsbeq r3, r7, r0, lsl #8 │ │ │ │ + mlseq r6, sl, r0, r8 │ │ │ │ + rsbeq r6, r7, r6, ror pc │ │ │ │ + strdeq r7, [r7], #-86 @ 0xffffffaa @ │ │ │ │ @ instruction: 0xfffec68d │ │ │ │ - rsbeq r3, r7, r0, lsr #7 │ │ │ │ - rsbeq r8, r6, sl, lsr r0 │ │ │ │ - rsbeq r3, r7, r0, lsl #7 │ │ │ │ - rsbeq r6, r7, ip, ror #29 │ │ │ │ - rsbeq r3, r7, r2, asr r3 │ │ │ │ - rsbeq r7, r6, ip, ror #31 │ │ │ │ - rsbeq r6, r7, r4, lsl #30 │ │ │ │ - rsbeq r7, r7, r4, ror r5 │ │ │ │ + rsbeq r3, r7, r4, lsr #7 │ │ │ │ + rsbeq r8, r6, lr, lsr r0 │ │ │ │ + rsbeq r3, r7, r4, lsl #7 │ │ │ │ + strdeq r6, [r7], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r3, r7, r6, asr r3 │ │ │ │ + strdeq r7, [r6], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r6, r7, r8, lsl #30 │ │ │ │ + rsbeq r7, r7, r8, ror r5 │ │ │ │ @ instruction: 0xfffec5e3 │ │ │ │ - strdeq r3, [r7], #-38 @ 0xffffffda @ │ │ │ │ - mlseq r6, r0, pc, r7 @ │ │ │ │ - rsbeq r3, r7, r8, asr #5 │ │ │ │ - rsbeq r7, r6, r2, ror #30 │ │ │ │ - mlseq r7, r8, r2, r3 │ │ │ │ - rsbeq r7, r6, r2, lsr pc │ │ │ │ - rsbeq r6, r7, r8, asr #28 │ │ │ │ + strdeq r3, [r7], #-42 @ 0xffffffd6 @ │ │ │ │ + mlseq r6, r4, pc, r7 @ │ │ │ │ + rsbeq r3, r7, ip, asr #5 │ │ │ │ + rsbeq r7, r6, r6, ror #30 │ │ │ │ + mlseq r7, ip, r2, r3 │ │ │ │ + rsbeq r7, r6, r6, lsr pc │ │ │ │ + rsbeq r6, r7, ip, asr #28 │ │ │ │ @ instruction: 0xfffec52d │ │ │ │ - ldrdeq r3, [r7], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r7, r6, r0, ror lr │ │ │ │ - rsbeq r3, r7, sl, lsr #3 │ │ │ │ - rsbeq r7, r6, r6, asr #28 │ │ │ │ - strhteq r6, [r7], #-208 @ 0xffffff30 │ │ │ │ - strdeq r7, [r7], #-58 @ 0xffffffc6 @ │ │ │ │ + ldrdeq r3, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r7, r6, r4, ror lr │ │ │ │ + rsbeq r3, r7, lr, lsr #3 │ │ │ │ + rsbeq r7, r6, sl, asr #28 │ │ │ │ + strhteq r6, [r7], #-212 @ 0xffffff2c │ │ │ │ + strdeq r7, [r7], #-62 @ 0xffffffc2 @ │ │ │ │ @ instruction: 0xfffec443 │ │ │ │ - rsbeq r3, r7, r8, asr r1 │ │ │ │ - strdeq r7, [r6], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r3, r7, ip, lsr r1 │ │ │ │ - rsbeq r6, r7, r6, lsr sp │ │ │ │ - rsbeq r3, r7, r2, lsl r1 │ │ │ │ - rsbeq r7, r6, lr, lsr #27 │ │ │ │ - rsbeq r6, r7, r6, lsl sp │ │ │ │ + rsbeq r3, r7, ip, asr r1 │ │ │ │ + strdeq r7, [r6], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r3, r7, r0, asr #2 │ │ │ │ + rsbeq r6, r7, sl, lsr sp │ │ │ │ + rsbeq r3, r7, r6, lsl r1 │ │ │ │ + strhteq r7, [r6], #-210 @ 0xffffff2e │ │ │ │ + rsbeq r6, r7, sl, lsl sp │ │ │ │ @ instruction: 0xfffec3ad │ │ │ │ - rsbeq r3, r7, r8, asr r0 │ │ │ │ - strdeq r7, [r6], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r3, r7, lr, lsr #32 │ │ │ │ - rsbeq r7, r6, sl, asr #25 │ │ │ │ - strdeq r3, [r8], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r3, r7, ip, asr r0 │ │ │ │ + strdeq r7, [r6], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r3, r7, r2, lsr r0 │ │ │ │ + rsbeq r7, r6, lr, asr #25 │ │ │ │ + strdeq r3, [r8], #-184 @ 0xffffff48 @ │ │ │ │ @ instruction: 0xfffec2d7 │ │ │ │ - rsbeq r7, r7, r4, lsr #5 │ │ │ │ - ldrdeq r2, [r7], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r7, r6, r4, ror ip │ │ │ │ - strhteq r2, [r7], #-252 @ 0xffffff04 │ │ │ │ - rsbeq r6, r7, r6, lsl #24 │ │ │ │ - rsbeq r2, r7, lr, lsl #31 │ │ │ │ - rsbeq r7, r6, sl, lsr #24 │ │ │ │ + rsbeq r7, r7, r8, lsr #5 │ │ │ │ + ldrdeq r2, [r7], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r7, r6, r8, ror ip │ │ │ │ + rsbeq r2, r7, r0, asr #31 │ │ │ │ + rsbeq r6, r7, sl, lsl #24 │ │ │ │ + mlseq r7, r2, pc, r2 @ │ │ │ │ + rsbeq r7, r6, lr, lsr #24 │ │ │ │ adcls pc, r4, #14614528 @ 0xdf0000 │ │ │ │ vqshlu.s32 d4, d24, #12 │ │ │ │ svcne 0x0005fe51 │ │ │ │ @ instruction: 0xf04f4638 │ │ │ │ vmlal.u32 q0, d12, d0 │ │ │ │ ldrbtmi pc, [r9], #3663 @ 0xe4f @ │ │ │ │ @ instruction: 0xf6414683 │ │ │ │ @@ -372266,53 +372266,53 @@ │ │ │ │ teqpcs r1, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-1588 @ 0xfffff9cc │ │ │ │ @ instruction: 0xf699300c │ │ │ │ stmdami r9!, {r0, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ blx 8bc182 │ │ │ │ svclt 0x0059f7fd │ │ │ │ - rsbeq r3, r7, lr, asr r3 │ │ │ │ - rsbeq r2, r7, lr, asr #25 │ │ │ │ - rsbeq r7, r6, sl, ror #18 │ │ │ │ - rsbeq r2, r7, lr, lsr #25 │ │ │ │ - rsbeq r7, r6, sl, asr #18 │ │ │ │ - rsbeq r2, r7, lr, lsl #25 │ │ │ │ - rsbeq r5, ip, r8, ror r4 │ │ │ │ - rsbeq r2, r7, r4, ror ip │ │ │ │ - rsbeq r5, r7, lr, lsl #5 │ │ │ │ - rsbeq r2, r7, sl, asr #24 │ │ │ │ - rsbeq r7, r6, r6, ror #17 │ │ │ │ - rsbeq r2, r7, lr, lsr #24 │ │ │ │ - rsbeq r7, r6, sl, asr #17 │ │ │ │ - rsbeq r2, r7, r2, lsl ip │ │ │ │ - rsbeq r7, r6, lr, lsr #17 │ │ │ │ - strdeq r2, [r7], #-182 @ 0xffffff4a @ │ │ │ │ - mlseq r6, r2, r8, r7 │ │ │ │ - ldrdeq r2, [r7], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r7, r6, r6, ror r8 │ │ │ │ - strhteq r2, [r7], #-190 @ 0xffffff42 │ │ │ │ - rsbeq r7, r6, sl, asr r8 │ │ │ │ - rsbeq r2, r7, r2, lsr #23 │ │ │ │ - rsbeq r7, r6, lr, lsr r8 │ │ │ │ - rsbeq r2, r7, r6, lsl #23 │ │ │ │ - rsbeq r7, r6, r2, lsr #16 │ │ │ │ - rsbeq r2, r7, sl, ror #22 │ │ │ │ - rsbeq r7, r6, r6, lsl #16 │ │ │ │ - rsbeq r2, r7, lr, asr #22 │ │ │ │ - rsbeq r7, r6, sl, ror #15 │ │ │ │ - rsbeq r2, r7, r2, lsr fp │ │ │ │ - rsbeq r7, r6, lr, asr #15 │ │ │ │ - rsbeq r2, r7, r6, lsl fp │ │ │ │ - strhteq r7, [r6], #-114 @ 0xffffff8e │ │ │ │ - strdeq r2, [r7], #-170 @ 0xffffff56 @ │ │ │ │ - mlseq r6, r6, r7, r7 │ │ │ │ - ldrdeq r2, [r7], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r7, r6, r6, ror r7 │ │ │ │ - strhteq r2, [r7], #-170 @ 0xffffff56 │ │ │ │ - rsbeq r7, r6, r6, asr r7 │ │ │ │ + rsbeq r3, r7, r2, ror #6 │ │ │ │ + ldrdeq r2, [r7], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r7, r6, lr, ror #18 │ │ │ │ + strhteq r2, [r7], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r7, r6, lr, asr #18 │ │ │ │ + mlseq r7, r2, ip, r2 │ │ │ │ + rsbeq r5, ip, ip, ror r4 │ │ │ │ + rsbeq r2, r7, r8, ror ip │ │ │ │ + mlseq r7, r2, r2, r5 │ │ │ │ + rsbeq r2, r7, lr, asr #24 │ │ │ │ + rsbeq r7, r6, sl, ror #17 │ │ │ │ + rsbeq r2, r7, r2, lsr ip │ │ │ │ + rsbeq r7, r6, lr, asr #17 │ │ │ │ + rsbeq r2, r7, r6, lsl ip │ │ │ │ + strhteq r7, [r6], #-130 @ 0xffffff7e │ │ │ │ + strdeq r2, [r7], #-186 @ 0xffffff46 @ │ │ │ │ + mlseq r6, r6, r8, r7 │ │ │ │ + ldrdeq r2, [r7], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r7, r6, sl, ror r8 │ │ │ │ + rsbeq r2, r7, r2, asr #23 │ │ │ │ + rsbeq r7, r6, lr, asr r8 │ │ │ │ + rsbeq r2, r7, r6, lsr #23 │ │ │ │ + rsbeq r7, r6, r2, asr #16 │ │ │ │ + rsbeq r2, r7, sl, lsl #23 │ │ │ │ + rsbeq r7, r6, r6, lsr #16 │ │ │ │ + rsbeq r2, r7, lr, ror #22 │ │ │ │ + rsbeq r7, r6, sl, lsl #16 │ │ │ │ + rsbeq r2, r7, r2, asr fp │ │ │ │ + rsbeq r7, r6, lr, ror #15 │ │ │ │ + rsbeq r2, r7, r6, lsr fp │ │ │ │ + ldrdeq r7, [r6], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r2, r7, sl, lsl fp │ │ │ │ + strhteq r7, [r6], #-118 @ 0xffffff8a │ │ │ │ + strdeq r2, [r7], #-174 @ 0xffffff52 @ │ │ │ │ + mlseq r6, sl, r7, r7 │ │ │ │ + ldrdeq r2, [r7], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r7, r6, sl, ror r7 │ │ │ │ + strhteq r2, [r7], #-174 @ 0xffffff52 │ │ │ │ + rsbeq r7, r6, sl, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd59c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vsubhn.i32 d4, , q6 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -372333,16 +372333,16 @@ │ │ │ │ @ instruction: 0xf6994478 │ │ │ │ @ instruction: 0x4620fa9f │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8414628 │ │ │ │ vqdmulh.s16 d19, d7, d8 │ │ │ │ @ instruction: 0xe7d7f9b9 │ │ │ │ - rsbeq r6, r7, ip, lsl #25 │ │ │ │ - rsbeq r7, r6, ip, asr r6 │ │ │ │ + mlseq r7, r0, ip, r6 │ │ │ │ + rsbeq r7, r6, r0, ror #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -r7, lsl #1 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ blx a3b2ae │ │ │ │ @@ -372401,20 +372401,20 @@ │ │ │ │ cmncs fp, r5 │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf699300c │ │ │ │ stmdami r8, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx 53c39c │ │ │ │ str r9, [sp, r5, lsl #22] │ │ │ │ - rsbeq r6, r7, r4, ror #23 │ │ │ │ - strhteq r7, [r6], #-84 @ 0xffffffac │ │ │ │ - rsbeq r6, r7, r6, lsl #23 │ │ │ │ - rsbeq r7, r6, r6, asr r5 │ │ │ │ - rsbeq r6, r7, sl, ror #22 │ │ │ │ - rsbeq r7, r6, sl, lsr r5 │ │ │ │ + rsbeq r6, r7, r8, ror #23 │ │ │ │ + strhteq r7, [r6], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq r6, r7, sl, lsl #23 │ │ │ │ + rsbeq r7, r6, sl, asr r5 │ │ │ │ + rsbeq r6, r7, lr, ror #22 │ │ │ │ + rsbeq r7, r6, lr, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecd5b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 642924 │ │ │ │ blmi 66ab70 │ │ │ │ ldrbtmi r4, [sl], #-1544 @ 0xfffff9f8 │ │ │ │ ldmpl r3, {r2, r3, r9, sl, lr}^ │ │ │ │ @@ -372432,15 +372432,15 @@ │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ mcr 6, 3, pc, cr0, cr2, {4} @ │ │ │ │ rsbseq r0, r2, r6, lsr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r7, ip, lsr #22 │ │ │ │ + rsbeq r6, r7, r0, lsr fp │ │ │ │ rsbseq r0, r2, sl, ror r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 239e80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 16d0228 │ │ │ │ @@ -372527,20 +372527,20 @@ │ │ │ │ @ instruction: 0xf6994478 │ │ │ │ usad8 sl, fp, r9 │ │ │ │ stc 6, cr15, [r6, #584]! @ 0x248 │ │ │ │ ... │ │ │ │ rsbseq r0, r2, r4, lsr r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq pc, [r1], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r6, r7, r0, asr #19 │ │ │ │ - mlseq r6, r0, r3, r7 │ │ │ │ - mlseq r7, ip, r9, r6 │ │ │ │ - rsbeq r7, r6, ip, ror #6 │ │ │ │ - rsbeq r6, r7, r4, lsl #19 │ │ │ │ - rsbeq r7, r6, r4, asr r3 │ │ │ │ + rsbeq r6, r7, r4, asr #19 │ │ │ │ + mlseq r6, r4, r3, r7 │ │ │ │ + rsbeq r6, r7, r0, lsr #19 │ │ │ │ + rsbeq r7, r6, r0, ror r3 │ │ │ │ + rsbeq r6, r7, r8, lsl #19 │ │ │ │ + rsbeq r7, r6, r8, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd5d58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r5, r0, lsr #2 │ │ │ │ strmi r4, [r5], -r7, asr #24 │ │ │ │ stmdbmi r7, {r2, r3, r4, r5, r6, r7, sl, lr}^ │ │ │ │ @@ -372611,32 +372611,32 @@ │ │ │ │ @ instruction: 0xf04f4817 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf86ef699 │ │ │ │ @ instruction: 0xf692e7ad │ │ │ │ svclt 0x0000ecfa │ │ │ │ rsbseq pc, r1, r8, lsr #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r7, r0, asr #18 │ │ │ │ + rsbeq r6, r7, r4, asr #18 │ │ │ │ @ instruction: 0xfffffe27 │ │ │ │ - rsbeq r6, r7, r4, lsr r9 │ │ │ │ - rsbeq r6, r7, r4, asr r9 │ │ │ │ + rsbeq r6, r7, r8, lsr r9 │ │ │ │ + rsbeq r6, r7, r8, asr r9 │ │ │ │ @ instruction: 0xfffffd9d │ │ │ │ - rsbeq r6, r7, ip, asr #17 │ │ │ │ - mlseq r6, ip, r2, r7 │ │ │ │ + ldrdeq r6, [r7], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r7, r6, r0, lsr #5 │ │ │ │ rsbseq pc, r1, r6, lsr lr @ │ │ │ │ - mlseq r7, ip, r8, r6 │ │ │ │ - rsbeq r7, r6, ip, ror #4 │ │ │ │ + rsbeq r6, r7, r0, lsr #17 │ │ │ │ + rsbeq r7, r6, r0, ror r2 │ │ │ │ @ instruction: 0xfffffc23 │ │ │ │ - rsbeq r6, r7, r2, ror r8 │ │ │ │ - rsbeq r7, r6, r2, asr #4 │ │ │ │ + rsbeq r6, r7, r6, ror r8 │ │ │ │ + rsbeq r7, r6, r6, asr #4 │ │ │ │ @ instruction: 0xfffffb81 │ │ │ │ - rsbeq r6, r7, r8, asr #16 │ │ │ │ - rsbeq r7, r6, r8, lsl r2 │ │ │ │ - rsbeq r6, r7, ip, lsr #16 │ │ │ │ - strdeq r7, [r6], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r6, r7, ip, asr #16 │ │ │ │ + rsbeq r7, r6, ip, lsl r2 │ │ │ │ + rsbeq r6, r7, r0, lsr r8 │ │ │ │ + strdeq r7, [r6], #-30 @ 0xffffffe2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecd5ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf2970ff8 │ │ │ │ stmvs r0, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -372848,16 +372848,16 @@ │ │ │ │ svclt 0x0000eb28 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq pc, r1, ip, lsr ip @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, r1, ip, asr #21 │ │ │ │ - rsbeq r6, r7, r0, lsr #11 │ │ │ │ - strhteq r6, [r7], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq r6, r7, r4, lsr #11 │ │ │ │ + strhteq r6, [r7], #-84 @ 0xffffffac │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, lr, lsr #20 │ │ │ │ strmi r4, [fp], lr, lsr #22 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -372903,16 +372903,16 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r2, lsl #2 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ b fed3cb5c │ │ │ │ ldrhteq pc, [r1], #-144 @ 0xffffff70 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r7, r2, asr #9 │ │ │ │ - rsbeq r6, r7, r8, asr r4 │ │ │ │ + rsbeq r6, r7, r6, asr #9 │ │ │ │ + rsbeq r6, r7, ip, asr r4 │ │ │ │ rsbseq pc, r1, r6, lsl r9 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ stcleq 8, cr15, [r8], #-304 @ 0xfffffed0 │ │ │ │ @ instruction: 0xf5ad4adf │ │ │ │ @@ -373137,41 +373137,41 @@ │ │ │ │ ldrbtmi r4, [r8], #-2080 @ 0xfffff7e0 │ │ │ │ mrrc2 6, 9, pc, r2, cr8 @ │ │ │ │ @ instruction: 0xf06fe796 │ │ │ │ ldr r0, [r4], r3 │ │ │ │ ldm sl, {r1, r4, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq pc, r1, sl, asr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r6, ip, lsl r3 │ │ │ │ - rsbeq r6, r7, r4, ror #7 │ │ │ │ - rsbeq r6, r7, r8, lsr r3 │ │ │ │ - rsbeq r6, r7, lr, ror #8 │ │ │ │ + rsbeq r9, r6, r0, lsr #6 │ │ │ │ + rsbeq r6, r7, r8, ror #7 │ │ │ │ + rsbeq r6, r7, ip, lsr r3 │ │ │ │ + rsbeq r6, r7, r2, ror r4 │ │ │ │ rsbseq pc, r1, r4, lsr #16 │ │ │ │ - strdeq r6, [r7], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r6, r7, sl, lsr #7 │ │ │ │ + strdeq r6, [r7], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r6, r7, lr, lsr #7 │ │ │ │ + ldrdeq r6, [r7], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r6, r7, r8, asr #7 │ │ │ │ + strhteq r6, [r7], #-36 @ 0xffffffdc │ │ │ │ + rsbeq r6, r7, r8, lsr r3 │ │ │ │ ldrdeq r6, [r7], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r6, r7, r4, asr #7 │ │ │ │ - strhteq r6, [r7], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r6, r7, r4, lsr r3 │ │ │ │ - rsbeq r6, r7, lr, asr #5 │ │ │ │ - rsbeq r6, r7, r2, ror #4 │ │ │ │ - rsbeq r6, r7, lr, lsl #7 │ │ │ │ - rsbeq r6, r7, r8, ror #3 │ │ │ │ - mlseq r7, r0, r3, r6 │ │ │ │ - rsbeq r6, r7, r0, lsr r1 │ │ │ │ - ldrdeq r4, [ip], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r6, r7, r0, asr r1 │ │ │ │ - strhteq r6, [r7], #-8 │ │ │ │ - rsbeq r4, ip, r6, ror #10 │ │ │ │ - rsbeq r6, r7, r0, lsr #1 │ │ │ │ - rsbeq r4, ip, lr, asr #10 │ │ │ │ - rsbeq r6, r7, r8, lsl #1 │ │ │ │ - rsbeq r4, ip, r6, lsr r5 │ │ │ │ - rsbeq r6, r7, r0, rrx │ │ │ │ - rsbeq r4, ip, lr, lsl #10 │ │ │ │ + rsbeq r6, r7, r6, ror #4 │ │ │ │ + mlseq r7, r2, r3, r6 │ │ │ │ + rsbeq r6, r7, ip, ror #3 │ │ │ │ + mlseq r7, r4, r3, r6 │ │ │ │ + rsbeq r6, r7, r4, lsr r1 │ │ │ │ + rsbeq r4, ip, r2, ror #11 │ │ │ │ + rsbeq r6, r7, r4, asr r1 │ │ │ │ + strhteq r6, [r7], #-12 │ │ │ │ + rsbeq r4, ip, sl, ror #10 │ │ │ │ + rsbeq r6, r7, r4, lsr #1 │ │ │ │ + rsbeq r4, ip, r2, asr r5 │ │ │ │ + rsbeq r6, r7, ip, lsl #1 │ │ │ │ + rsbeq r4, ip, sl, lsr r5 │ │ │ │ + rsbeq r6, r7, r4, rrx │ │ │ │ + rsbeq r4, ip, r2, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecd6738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff0 │ │ │ │ vaddl.s16 , d22, d3 │ │ │ │ bvs 1fe7e4 │ │ │ │ stmdavc fp, {r1, r9, sl, lr} │ │ │ │ @@ -373187,16 +373187,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf698300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ffbbcfe6 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r5, r7, lr, lsl #31 │ │ │ │ - rsbeq r6, r6, lr, ror #17 │ │ │ │ + mlseq r7, r2, pc, r5 @ │ │ │ │ + strdeq r6, [r6], #-130 @ 0xffffff7e @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecd679c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4614 │ │ │ │ stc2l 3, cr15, [sl], #-660 @ 0xfffffd6c │ │ │ │ tstcs r8, sp, lsr sl │ │ │ │ @@ -373257,25 +373257,25 @@ │ │ │ │ @ instruction: 0xf698300c │ │ │ │ stmdami pc, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6984478 │ │ │ │ sbfx pc, sp, #22, #13 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00f33333 │ │ │ │ - rsbeq r5, r7, ip, lsl #31 │ │ │ │ + mlseq r7, r0, pc, r5 @ │ │ │ │ @ instruction: 0xfffff729 │ │ │ │ @ instruction: 0xfffff747 │ │ │ │ - ldrdeq r5, [r7], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r6, r6, r0, lsr r8 │ │ │ │ - strhteq r5, [r7], #-228 @ 0xffffff1c │ │ │ │ - rsbeq r6, r6, r4, lsl r8 │ │ │ │ - mlseq r7, r8, lr, r5 │ │ │ │ - strdeq r6, [r6], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r5, r7, sl, ror lr │ │ │ │ - ldrdeq r6, [r6], #-120 @ 0xffffff88 @ │ │ │ │ + ldrdeq r5, [r7], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r6, r6, r4, lsr r8 │ │ │ │ + strhteq r5, [r7], #-232 @ 0xffffff18 │ │ │ │ + rsbeq r6, r6, r8, lsl r8 │ │ │ │ + mlseq r7, ip, lr, r5 │ │ │ │ + strdeq r6, [r6], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r5, r7, lr, ror lr │ │ │ │ + ldrdeq r6, [r6], #-124 @ 0xffffff84 @ │ │ │ │ @ instruction: 0xf5036843 │ │ │ │ ldc 3, cr6, [r3, #696] @ 0x2b8 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ stmdale r2, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ bleq e7ad64 │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ @@ -373403,18 +373403,18 @@ │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ bleq 1baf28 │ │ │ │ @ instruction: 0xf691e7db │ │ │ │ svclt 0x0000eec8 │ │ │ │ ... │ │ │ │ rsbseq pc, r1, sl, lsr r2 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r7, ip, lsl #26 │ │ │ │ + rsbeq r5, r7, r0, lsl sp │ │ │ │ rsbseq pc, r1, lr, asr #3 │ │ │ │ - mlseq r7, lr, ip, r5 │ │ │ │ - strdeq r6, [r6], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r5, r7, r2, lsr #25 │ │ │ │ + rsbeq r6, r6, r2, lsl #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r6, r1, asr #20 │ │ │ │ ldrbtmi r4, [sl], #-2881 @ 0xfffff4bf │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -373479,21 +373479,21 @@ │ │ │ │ stmdami ip, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9a0f698 │ │ │ │ strb r9, [fp, r1, lsl #22] │ │ │ │ mcr 6, 1, pc, cr10, cr1, {4} @ │ │ │ │ ldrshteq pc, [r1], #-6 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r7, r8, ror #22 │ │ │ │ - rsbeq r6, r6, r8, asr #9 │ │ │ │ + rsbeq r5, r7, ip, ror #22 │ │ │ │ + rsbeq r6, r6, ip, asr #9 │ │ │ │ rsbseq pc, r1, ip, asr r0 @ │ │ │ │ - rsbeq r5, r7, ip, lsr #22 │ │ │ │ - rsbeq r6, r6, ip, lsl #9 │ │ │ │ - strdeq r5, [r7], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r6, r6, lr, asr r4 │ │ │ │ + rsbeq r5, r7, r0, lsr fp │ │ │ │ + mlseq r6, r0, r4, r6 │ │ │ │ + rsbeq r5, r7, r2, lsl #22 │ │ │ │ + rsbeq r6, r6, r2, ror #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd6c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46170fd0 │ │ │ │ blmi ed2324 │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ @ instruction: 0x46064934 │ │ │ │ @@ -373545,20 +373545,20 @@ │ │ │ │ svclt 0x0000edb0 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00747ae1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ldrhteq lr, [r1], #-250 @ 0xffffff06 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r7, ip, ror ip │ │ │ │ - rsbeq r5, r7, r0, lsr ip │ │ │ │ + rsbeq r5, r7, r0, lsl #25 │ │ │ │ + rsbeq r5, r7, r4, lsr ip │ │ │ │ rsbseq lr, r1, lr, asr #30 │ │ │ │ - rsbeq r5, r7, r2, lsr #20 │ │ │ │ - rsbeq r6, r6, r0, lsl #7 │ │ │ │ - ldrdeq r5, [r7], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r5, r7, r6, lsr #20 │ │ │ │ + rsbeq r6, r6, r4, lsl #7 │ │ │ │ + rsbeq r5, r7, r2, ror #23 │ │ │ │ ldrdgt pc, [r8], -r0 │ │ │ │ strbmi r6, [r3, #-2563]! @ 0xfffff5fd │ │ │ │ ldrlt sp, [r0, #-101]! @ 0xffffff9b │ │ │ │ cmpppl r6, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ cmpppl r5, r5, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4e04e9d0 │ │ │ │ blvc 1bb620 │ │ │ │ @@ -373779,23 +373779,23 @@ │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff46f697 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r5, r7, ip, lsr #15 │ │ │ │ - rsbeq r5, r7, r6, lsr #13 │ │ │ │ - rsbeq r6, r6, r4 │ │ │ │ - rsbeq r5, r7, lr, ror r6 │ │ │ │ - ldrdeq r5, [r6], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r5, r7, r4, ror #12 │ │ │ │ - rsbeq r3, ip, r2, lsl fp │ │ │ │ - rsbeq r5, r7, ip, asr #12 │ │ │ │ - rsbeq r5, r6, sl, lsr #31 │ │ │ │ + strhteq r5, [r7], #-112 @ 0xffffff90 │ │ │ │ + rsbeq r5, r7, sl, lsr #13 │ │ │ │ + rsbeq r6, r6, r8 │ │ │ │ + rsbeq r5, r7, r2, lsl #13 │ │ │ │ + rsbeq r5, r6, r0, ror #31 │ │ │ │ + rsbeq r5, r7, r8, ror #12 │ │ │ │ + rsbeq r3, ip, r6, lsl fp │ │ │ │ + rsbeq r5, r7, r0, asr r6 │ │ │ │ + rsbeq r5, r6, lr, lsr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd7108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ vsubhn.i32 d4, , │ │ │ │ @ instruction: 0x4604ffbd │ │ │ │ @@ -373821,17 +373821,17 @@ │ │ │ │ ldrbtmi r2, [r8], #-423 @ 0xfffffe59 │ │ │ │ @ instruction: 0xf697300c │ │ │ │ stmdami r6, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 6, 7, pc, cr12, cr7, {4} @ │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq r5, r7, sl, lsl r6 │ │ │ │ - mlseq r7, r6, r5, r5 │ │ │ │ - strdeq r5, [r6], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r5, r7, lr, lsl r6 │ │ │ │ + mlseq r7, sl, r5, r5 │ │ │ │ + strdeq r5, [r6], #-234 @ 0xffffff16 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r4, r2, r7, lsr sl │ │ │ │ @ instruction: 0x46054b37 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -373886,17 +373886,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ andlt r2, r2, r1 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ b fffbdac4 │ │ │ │ rsbseq lr, r1, r8, ror #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r7, r6, asr r5 │ │ │ │ - rsbeq r5, r7, r8, asr #10 │ │ │ │ - rsbeq r5, r7, r4, lsr r5 │ │ │ │ + rsbeq r5, r7, sl, asr r5 │ │ │ │ + rsbeq r5, r7, ip, asr #10 │ │ │ │ + rsbeq r5, r7, r8, lsr r5 │ │ │ │ rsbseq lr, r1, ip, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r3], r5, lsl #1 │ │ │ │ strmi r4, [pc], -r8, lsl #12 │ │ │ │ @@ -374075,25 +374075,25 @@ │ │ │ │ svclt 0x0000e7e1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - strdeq r5, [r7], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r5, r6, r6, ror #26 │ │ │ │ - rsbeq r5, r7, r4, lsl #5 │ │ │ │ - rsbeq r5, r6, r4, ror #23 │ │ │ │ - rsbeq r5, r7, r0, lsr #5 │ │ │ │ - rsbeq r5, r7, r6, lsl #4 │ │ │ │ - rsbeq r5, r6, ip, ror #22 │ │ │ │ - ldrdeq r5, [r7], #-16 @ │ │ │ │ - rsbeq r5, r6, lr, lsr #22 │ │ │ │ - strhteq r5, [r7], #-20 @ 0xffffffec │ │ │ │ - rsbeq r5, r6, r2, lsl fp │ │ │ │ + rsbeq r5, r7, r0, lsl #8 │ │ │ │ + rsbeq r5, r6, sl, ror #26 │ │ │ │ + rsbeq r5, r7, r8, lsl #5 │ │ │ │ + rsbeq r5, r6, r8, ror #23 │ │ │ │ + rsbeq r5, r7, r4, lsr #5 │ │ │ │ + rsbeq r5, r7, sl, lsl #4 │ │ │ │ + rsbeq r5, r6, r0, ror fp │ │ │ │ + ldrdeq r5, [r7], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r5, r6, r2, lsr fp │ │ │ │ + strhteq r5, [r7], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq r5, r6, r6, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd75b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vsubhn.i32 d4, , q4 │ │ │ │ stmdavs r5, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcmi 3, cr11, [r4], {37} @ 0x25 │ │ │ │ @@ -374113,15 +374113,15 @@ │ │ │ │ adcne pc, r1, #64, 4 │ │ │ │ blx 10bde4e │ │ │ │ strtmi r9, [r1], -r1, lsl #16 │ │ │ │ adcne pc, r3, #64, 4 │ │ │ │ blx 73de5a │ │ │ │ andlt r2, r3, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq r5, r7, r2, ror r1 │ │ │ │ + rsbeq r5, r7, r6, ror r1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldrtpl pc, [r0], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb094 │ │ │ │ @ instruction: 0x460734b0 │ │ │ │ @@ -374417,68 +374417,68 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ andeq r0, r0, r1 │ │ │ │ ... │ │ │ │ ldrsbteq lr, [r1], #-92 @ 0xffffffa4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r7, r0, lsl #2 │ │ │ │ - rsbeq r5, r7, r4, lsr r0 │ │ │ │ - mlseq r6, sl, r9, r5 │ │ │ │ - rsbeq r5, r7, r6 │ │ │ │ - rsbeq r5, r6, r6, ror #18 │ │ │ │ - rsbeq r4, r7, lr, ror #31 │ │ │ │ - rsbeq r5, r6, lr, asr #18 │ │ │ │ - rsbeq r4, r7, lr, ror #31 │ │ │ │ - rsbeq r4, r7, r0, ror #31 │ │ │ │ - rsbeq r4, r7, lr, asr #31 │ │ │ │ - rsbeq r4, r7, r0, lsl #31 │ │ │ │ - rsbeq r5, r6, r0, ror #17 │ │ │ │ - strdeq r4, [r7], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r5, r6, r2, ror #16 │ │ │ │ - rsbeq r5, r7, ip, ror r0 │ │ │ │ + rsbeq r5, r7, r4, lsl #2 │ │ │ │ + rsbeq r5, r7, r8, lsr r0 │ │ │ │ + mlseq r6, lr, r9, r5 │ │ │ │ + rsbeq r5, r7, sl │ │ │ │ + rsbeq r5, r6, sl, ror #18 │ │ │ │ + strdeq r4, [r7], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r5, r6, r2, asr r9 │ │ │ │ + strdeq r4, [r7], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r4, r7, r4, ror #31 │ │ │ │ + ldrdeq r4, [r7], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r4, r7, r4, lsl #31 │ │ │ │ + rsbeq r5, r6, r4, ror #17 │ │ │ │ + strdeq r4, [r7], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r5, r6, r6, ror #16 │ │ │ │ + rsbeq r5, r7, r0, lsl #1 │ │ │ │ andeq r1, r0, fp, asr ip │ │ │ │ - rsbeq r5, r7, r8, asr r0 │ │ │ │ - rsbeq r4, r7, sl, ror #28 │ │ │ │ - rsbeq r5, r6, sl, asr #15 │ │ │ │ + rsbeq r5, r7, ip, asr r0 │ │ │ │ + rsbeq r4, r7, lr, ror #28 │ │ │ │ + rsbeq r5, r6, lr, asr #15 │ │ │ │ rsbseq lr, r1, r4, ror #6 │ │ │ │ strdeq r0, [r0], -sp │ │ │ │ @ instruction: 0xfffff8af │ │ │ │ - rsbeq r4, r7, r0, lsl lr │ │ │ │ - rsbeq r5, r6, r0, ror r7 │ │ │ │ - strdeq r4, [r7], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r5, r6, r6, asr r7 │ │ │ │ + rsbeq r4, r7, r4, lsl lr │ │ │ │ + rsbeq r5, r6, r4, ror r7 │ │ │ │ + strdeq r4, [r7], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r5, r6, sl, asr r7 │ │ │ │ @ instruction: 0xffffee09 │ │ │ │ @ instruction: 0xfffffc6f │ │ │ │ - strhteq r4, [r7], #-216 @ 0xffffff28 │ │ │ │ - rsbeq r5, r6, r8, lsl r7 │ │ │ │ - mlseq r7, lr, sp, r4 │ │ │ │ - strdeq r5, [r6], #-110 @ 0xffffff92 @ │ │ │ │ + strhteq r4, [r7], #-220 @ 0xffffff24 │ │ │ │ + rsbeq r5, r6, ip, lsl r7 │ │ │ │ + rsbeq r4, r7, r2, lsr #27 │ │ │ │ + rsbeq r5, r6, r2, lsl #14 │ │ │ │ @ instruction: 0xfffff919 │ │ │ │ - rsbeq r4, r7, r2, ror sp │ │ │ │ - ldrdeq r5, [r6], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r4, r7, r6, ror sp │ │ │ │ + ldrdeq r5, [r6], #-102 @ 0xffffff9a @ │ │ │ │ @ instruction: 0xfffff755 │ │ │ │ - rsbeq r4, r7, r6, asr #26 │ │ │ │ - rsbeq r5, r6, r6, lsr #13 │ │ │ │ - rsbeq r4, r7, r8, lsr #26 │ │ │ │ - rsbeq r5, r6, r6, lsl #13 │ │ │ │ - rsbeq r4, r7, r8, lsl #26 │ │ │ │ - rsbeq r5, r6, r6, ror #12 │ │ │ │ - rsbeq r4, r7, ip, ror #25 │ │ │ │ - rsbeq r5, r6, sl, asr #12 │ │ │ │ - rsbeq r4, r7, r6, asr pc │ │ │ │ - rsbeq r4, r7, r4, ror #29 │ │ │ │ - rsbeq r4, r7, lr, lsl pc │ │ │ │ - rsbeq r4, r7, r2, lsr #25 │ │ │ │ - rsbeq r5, r6, r2, lsl #12 │ │ │ │ - ldrdeq r4, [r7], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r4, r7, ip, lsl #30 │ │ │ │ - strhteq r4, [r7], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r4, r7, lr, asr ip │ │ │ │ - strhteq r5, [r6], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq r4, r7, sl, asr #26 │ │ │ │ + rsbeq r5, r6, sl, lsr #13 │ │ │ │ + rsbeq r4, r7, ip, lsr #26 │ │ │ │ + rsbeq r5, r6, sl, lsl #13 │ │ │ │ + rsbeq r4, r7, ip, lsl #26 │ │ │ │ + rsbeq r5, r6, sl, ror #12 │ │ │ │ + strdeq r4, [r7], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r5, r6, lr, asr #12 │ │ │ │ + rsbeq r4, r7, sl, asr pc │ │ │ │ + rsbeq r4, r7, r8, ror #29 │ │ │ │ + rsbeq r4, r7, r2, lsr #30 │ │ │ │ + rsbeq r4, r7, r6, lsr #25 │ │ │ │ + rsbeq r5, r6, r6, lsl #12 │ │ │ │ + rsbeq r4, r7, r2, ror #31 │ │ │ │ + rsbeq r4, r7, r0, lsl pc │ │ │ │ + strhteq r4, [r7], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r4, r7, r2, ror #24 │ │ │ │ + rsbeq r5, r6, r2, asr #11 │ │ │ │ @ instruction: 0xf06f9b11 │ │ │ │ @ instruction: 0xf04f4200 │ │ │ │ andls r3, r3, #-1073741761 @ 0xc000003f │ │ │ │ cmpcc r8, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf8df4aff │ │ │ │ andls r1, r1, r0, lsl #8 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ @@ -374730,76 +374730,76 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, r9, r0 │ │ │ │ ... │ │ │ │ ldrbmi r5, [ip], r4, ror #26 │ │ │ │ svccc 0x00d77803 │ │ │ │ ldcpl 1, cr13, [r1], {78} @ 0x4e │ │ │ │ svccc 0x00e443fe │ │ │ │ - mlseq r7, r0, lr, r4 │ │ │ │ - mlseq r7, lr, lr, r4 │ │ │ │ - rsbeq r4, r7, r0, lsl fp │ │ │ │ - rsbeq r5, r6, r0, ror r4 │ │ │ │ - rsbeq r4, r7, sl, ror #28 │ │ │ │ - rsbeq r4, r7, sl, lsl #29 │ │ │ │ - strhteq r4, [r7], #-166 @ 0xffffff5a │ │ │ │ - rsbeq r5, r6, r6, lsl r4 │ │ │ │ - rsbeq r4, r7, r4, ror lr │ │ │ │ - rsbeq r4, r7, r8, lsr #29 │ │ │ │ - rsbeq r4, r7, r8, ror sl │ │ │ │ - ldrdeq r5, [r6], #-56 @ 0xffffffc8 @ │ │ │ │ - mlseq r7, r2, lr, r4 │ │ │ │ - rsbeq r4, r7, r4, ror #29 │ │ │ │ - rsbeq r4, r7, r4, lsr sl │ │ │ │ - mlseq r6, r4, r3, r5 │ │ │ │ - rsbeq r4, r7, lr, asr #29 │ │ │ │ - rsbeq r4, r7, lr, lsl #30 │ │ │ │ - strdeq r4, [r7], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r5, r6, sl, asr r3 │ │ │ │ - strdeq r4, [r7], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r4, r7, r0, lsr pc │ │ │ │ - strhteq r4, [r7], #-158 @ 0xffffff62 │ │ │ │ - rsbeq r5, r6, lr, lsl r3 │ │ │ │ - rsbeq r4, r7, r0, lsr #30 │ │ │ │ - rsbeq r4, r7, r6, ror #30 │ │ │ │ - rsbeq r4, r7, sl, ror r9 │ │ │ │ - ldrdeq r5, [r6], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r4, r7, r4, asr #30 │ │ │ │ - rsbeq r4, r7, r6, lsl #31 │ │ │ │ - rsbeq r4, r7, r6, lsr r9 │ │ │ │ - mlseq r6, r6, r2, r5 │ │ │ │ - rsbeq r4, r7, r2, lsr #31 │ │ │ │ - rsbeq r4, r7, r2, asr pc │ │ │ │ - strdeq r4, [r7], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r5, r6, r2, asr r2 │ │ │ │ - rsbeq r4, r7, lr, ror pc │ │ │ │ - ldrdeq r4, [r7], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r4, r7, ip, lsr #17 │ │ │ │ - rsbeq r5, r6, ip, lsl #4 │ │ │ │ - rsbeq r1, r7, sl, ror #12 │ │ │ │ - strhteq r4, [r7], #-242 @ 0xffffff0e │ │ │ │ - ldrdeq r4, [r7], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r4, r7, lr, ror #16 │ │ │ │ - rsbeq r5, r6, lr, asr #3 │ │ │ │ - rsbeq r5, r7, lr, asr r0 │ │ │ │ - strhteq r4, [r7], #-248 @ 0xffffff08 │ │ │ │ + mlseq r7, r4, lr, r4 │ │ │ │ + rsbeq r4, r7, r2, lsr #29 │ │ │ │ + rsbeq r4, r7, r4, lsl fp │ │ │ │ + rsbeq r5, r6, r4, ror r4 │ │ │ │ + rsbeq r4, r7, lr, ror #28 │ │ │ │ + rsbeq r4, r7, lr, lsl #29 │ │ │ │ + strhteq r4, [r7], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r5, r6, sl, lsl r4 │ │ │ │ + rsbeq r4, r7, r8, ror lr │ │ │ │ + rsbeq r4, r7, ip, lsr #29 │ │ │ │ + rsbeq r4, r7, ip, ror sl │ │ │ │ + ldrdeq r5, [r6], #-60 @ 0xffffffc4 @ │ │ │ │ + mlseq r7, r6, lr, r4 │ │ │ │ + rsbeq r4, r7, r8, ror #29 │ │ │ │ + rsbeq r4, r7, r8, lsr sl │ │ │ │ + mlseq r6, r8, r3, r5 │ │ │ │ + ldrdeq r4, [r7], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r4, r7, r2, lsl pc │ │ │ │ + strdeq r4, [r7], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r5, r6, lr, asr r3 │ │ │ │ + rsbeq r4, r7, r2, lsl #30 │ │ │ │ + rsbeq r4, r7, r4, lsr pc │ │ │ │ + rsbeq r4, r7, r2, asr #19 │ │ │ │ + rsbeq r5, r6, r2, lsr #6 │ │ │ │ + rsbeq r4, r7, r4, lsr #30 │ │ │ │ + rsbeq r4, r7, sl, ror #30 │ │ │ │ + rsbeq r4, r7, lr, ror r9 │ │ │ │ + ldrdeq r5, [r6], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r4, r7, r8, asr #30 │ │ │ │ + rsbeq r4, r7, sl, lsl #31 │ │ │ │ + rsbeq r4, r7, sl, lsr r9 │ │ │ │ + mlseq r6, sl, r2, r5 │ │ │ │ + rsbeq r4, r7, r6, lsr #31 │ │ │ │ + rsbeq r4, r7, r6, asr pc │ │ │ │ + strdeq r4, [r7], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r5, r6, r6, asr r2 │ │ │ │ + rsbeq r4, r7, r2, lsl #31 │ │ │ │ + ldrdeq r4, [r7], #-252 @ 0xffffff04 @ │ │ │ │ + strhteq r4, [r7], #-128 @ 0xffffff80 │ │ │ │ + rsbeq r5, r6, r0, lsl r2 │ │ │ │ + rsbeq r1, r7, lr, ror #12 │ │ │ │ + strhteq r4, [r7], #-246 @ 0xffffff0a │ │ │ │ + ldrdeq r4, [r7], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r4, r7, r2, ror r8 │ │ │ │ + ldrdeq r5, [r6], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r5, r7, r2, rrx │ │ │ │ + strhteq r4, [r7], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r5, r7, r4, lsr r0 │ │ │ │ + rsbeq r4, r7, r0, lsr r8 │ │ │ │ + mlseq r6, r0, r1, r5 │ │ │ │ + rsbeq r5, r7, r6, lsr #32 │ │ │ │ + rsbeq r5, r7, sl, asr #32 │ │ │ │ + strdeq r4, [r7], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r5, r6, r6, asr r1 │ │ │ │ rsbeq r5, r7, r0, lsr r0 │ │ │ │ - rsbeq r4, r7, ip, lsr #16 │ │ │ │ - rsbeq r5, r6, ip, lsl #3 │ │ │ │ - rsbeq r5, r7, r2, lsr #32 │ │ │ │ - rsbeq r5, r7, r6, asr #32 │ │ │ │ - strdeq r4, [r7], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r5, r6, r2, asr r1 │ │ │ │ - rsbeq r5, r7, ip, lsr #32 │ │ │ │ - rsbeq r5, r7, r2, ror r0 │ │ │ │ - rsbeq r4, r7, lr, lsr #15 │ │ │ │ - rsbeq r5, r6, lr, lsl #2 │ │ │ │ - rsbeq r5, r7, lr, asr r0 │ │ │ │ - rsbeq r5, r7, r0, lsr #1 │ │ │ │ - rsbeq r4, r7, r2, ror r7 │ │ │ │ - ldrdeq r5, [r6], #-2 @ │ │ │ │ + rsbeq r5, r7, r6, ror r0 │ │ │ │ + strhteq r4, [r7], #-114 @ 0xffffff8e │ │ │ │ + rsbeq r5, r6, r2, lsl r1 │ │ │ │ + rsbeq r5, r7, r2, rrx │ │ │ │ + rsbeq r5, r7, r4, lsr #1 │ │ │ │ + rsbeq r4, r7, r6, ror r7 │ │ │ │ + ldrdeq r5, [r6], #-6 @ │ │ │ │ @ instruction: 0x26009b11 │ │ │ │ @ instruction: 0xf8df2101 │ │ │ │ stmib sp, {r3, r5, sl, sp}^ │ │ │ │ orrscc r1, r0, #0, 12 │ │ │ │ strtne pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0x4638447a │ │ │ │ strvs lr, [r2], -sp, asr #19 │ │ │ │ @@ -375059,68 +375059,68 @@ │ │ │ │ svccc 0x00e4cccc │ │ │ │ mvnpl r8, pc, lsl r5 │ │ │ │ svccc 0x00d51eb8 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00e33333 │ │ │ │ - rsbeq r4, r7, r4, asr pc │ │ │ │ - rsbeq r4, r7, r4, ror pc │ │ │ │ - rsbeq r4, r7, ip, lsl #12 │ │ │ │ - rsbeq r4, r6, sl, ror #30 │ │ │ │ - rsbeq r4, r7, ip, lsl #31 │ │ │ │ - rsbeq r4, r7, r2, asr #30 │ │ │ │ - strhteq r4, [r7], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq r4, r6, lr, lsl pc │ │ │ │ + rsbeq r4, r7, r8, asr pc │ │ │ │ + rsbeq r4, r7, r8, ror pc │ │ │ │ + rsbeq r4, r7, r0, lsl r6 │ │ │ │ + rsbeq r4, r6, lr, ror #30 │ │ │ │ + mlseq r7, r0, pc, r4 @ │ │ │ │ rsbeq r4, r7, r6, asr #30 │ │ │ │ - rsbeq r4, r7, r8, lsl #31 │ │ │ │ - rsbeq r4, r7, r8, ror #10 │ │ │ │ - rsbeq r4, r6, r8, asr #29 │ │ │ │ + rsbeq r4, r7, r2, asr #11 │ │ │ │ + rsbeq r4, r6, r2, lsr #30 │ │ │ │ + rsbeq r4, r7, sl, asr #30 │ │ │ │ + rsbeq r4, r7, ip, lsl #31 │ │ │ │ + rsbeq r4, r7, ip, ror #10 │ │ │ │ + rsbeq r4, r6, ip, asr #29 │ │ │ │ andeq r1, r0, pc, lsl #5 │ │ │ │ - rsbeq r4, r7, r6, lsl r7 │ │ │ │ - rsbeq r4, r7, sl, ror #30 │ │ │ │ - rsbeq r4, r7, r8, lsl r5 │ │ │ │ - rsbeq r4, r6, r8, ror lr │ │ │ │ - rsbeq r4, r7, r6, lsr r5 │ │ │ │ - rsbeq r0, r8, ip, asr #24 │ │ │ │ + rsbeq r4, r7, sl, lsl r7 │ │ │ │ + rsbeq r4, r7, lr, ror #30 │ │ │ │ + rsbeq r4, r7, ip, lsl r5 │ │ │ │ + rsbeq r4, r6, ip, ror lr │ │ │ │ + rsbeq r4, r7, sl, lsr r5 │ │ │ │ + rsbeq r0, r8, r0, asr ip │ │ │ │ @ instruction: 0xffffebeb │ │ │ │ - rsbeq r4, r7, r4, lsr #29 │ │ │ │ + rsbeq r4, r7, r8, lsr #29 │ │ │ │ @ instruction: 0xffffdc8d │ │ │ │ - rsbeq r4, r7, sl, lsl r4 │ │ │ │ - rsbeq r4, r6, sl, ror sp │ │ │ │ - rsbeq r4, r7, r2, lsl #8 │ │ │ │ - rsbeq r4, r6, r0, ror #26 │ │ │ │ - rsbeq r4, r7, r4, ror #7 │ │ │ │ - rsbeq r4, r6, r4, asr #26 │ │ │ │ - rsbeq r4, r7, ip, asr #7 │ │ │ │ - rsbeq r4, r6, sl, lsr #26 │ │ │ │ + rsbeq r4, r7, lr, lsl r4 │ │ │ │ + rsbeq r4, r6, lr, ror sp │ │ │ │ + rsbeq r4, r7, r6, lsl #8 │ │ │ │ + rsbeq r4, r6, r4, ror #26 │ │ │ │ + rsbeq r4, r7, r8, ror #7 │ │ │ │ + rsbeq r4, r6, r8, asr #26 │ │ │ │ + ldrdeq r4, [r7], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r4, r6, lr, lsr #26 │ │ │ │ @ instruction: 0xffffdc0b │ │ │ │ - rsbeq r4, r7, r8, lsl #28 │ │ │ │ - rsbeq r4, r7, ip, lsl #7 │ │ │ │ - rsbeq r4, r6, sl, ror #25 │ │ │ │ - rsbeq r4, r7, r0, ror r3 │ │ │ │ - ldrdeq r4, [r6], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r4, r7, ip, lsl #28 │ │ │ │ + mlseq r7, r0, r3, r4 │ │ │ │ + rsbeq r4, r6, lr, ror #25 │ │ │ │ + rsbeq r4, r7, r4, ror r3 │ │ │ │ + ldrdeq r4, [r6], #-196 @ 0xffffff3c @ │ │ │ │ @ instruction: 0xffffeb9d │ │ │ │ - strhteq r4, [r7], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r4, r7, r2, lsr r3 │ │ │ │ - mlseq r6, r0, ip, r4 │ │ │ │ - rsbeq r4, r7, r6, lsl r3 │ │ │ │ - rsbeq r4, r6, r6, ror ip │ │ │ │ - strdeq r4, [r7], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r2, ip, sl, lsr #15 │ │ │ │ + rsbeq r4, r7, r2, asr #27 │ │ │ │ + rsbeq r4, r7, r6, lsr r3 │ │ │ │ + mlseq r6, r4, ip, r4 │ │ │ │ + rsbeq r4, r7, sl, lsl r3 │ │ │ │ + rsbeq r4, r6, sl, ror ip │ │ │ │ + rsbeq r4, r7, r0, lsl #6 │ │ │ │ + rsbeq r2, ip, lr, lsr #15 │ │ │ │ @ instruction: 0xffffeaeb │ │ │ │ - rsbeq r4, r7, r0, asr sp │ │ │ │ + rsbeq r4, r7, r4, asr sp │ │ │ │ @ instruction: 0xffffe7f7 │ │ │ │ - rsbeq r4, r7, sl, lsl sp │ │ │ │ rsbeq r4, r7, lr, lsl sp │ │ │ │ - rsbeq r4, r7, r6, asr sp │ │ │ │ - rsbeq r4, r7, r6, ror r2 │ │ │ │ - ldrdeq r4, [r6], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r4, r7, sl, asr r2 │ │ │ │ - strhteq r4, [r6], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r4, r7, r2, lsr #26 │ │ │ │ + rsbeq r4, r7, sl, asr sp │ │ │ │ + rsbeq r4, r7, sl, ror r2 │ │ │ │ + ldrdeq r4, [r6], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r4, r7, lr, asr r2 │ │ │ │ + strhteq r4, [r6], #-188 @ 0xffffff44 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecd85d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf81cf7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -375130,16 +375130,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffcbee56 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6964478 │ │ │ │ blls 2006a4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r4, r7, ip, lsl #2 │ │ │ │ - rsbeq r4, r6, ip, ror #20 │ │ │ │ + rsbeq r4, r7, r0, lsl r1 │ │ │ │ + rsbeq r4, r6, r0, ror sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd8620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1385168 │ │ │ │ blmi 13ad6c8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldrbtmi r4, [r9], #-2375 @ 0xfffff6b9 │ │ │ │ @@ -375210,18 +375210,18 @@ │ │ │ │ pldw [r0], r9, asr sp │ │ │ │ vldr s28, [sp, #952] @ 0x3b8 │ │ │ │ mcrr 11, 0, r7, r1, cr0 │ │ │ │ vdup.32 d6, r0 │ │ │ │ ldr r0, [r0, r7, lsl #22]! │ │ │ │ rsbseq sp, r1, r2, ror #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r7, r6, lsr #5 │ │ │ │ - rsbeq r4, r7, r2, ror r0 │ │ │ │ - strhteq r4, [r7], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq r4, r7, r4, lsl #23 │ │ │ │ + rsbeq r4, r7, sl, lsr #5 │ │ │ │ + rsbeq r4, r7, r6, ror r0 │ │ │ │ + strhteq r4, [r7], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq r4, r7, r8, lsl #23 │ │ │ │ rsbseq sp, r1, r2, ror #10 │ │ │ │ cmnpgt r4, #14614528 @ p-variant is OBSOLETE @ 0xdf0000 │ │ │ │ movwls sl, #2832 @ 0xb10 │ │ │ │ ldrbtmi sl, [ip], #3334 @ 0xd06 │ │ │ │ blvs ff5bcbf0 │ │ │ │ strteq pc, [r8], -ip, lsl #2 │ │ │ │ ldrbeq pc, [r0, -ip, lsl #2] @ │ │ │ │ @@ -375690,17 +375690,17 @@ │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrclt 6, 5, ip, cr0, cr7, {7} │ │ │ │ ... │ │ │ │ andeq r4, ip, #3047424 @ 0x2e8000 │ │ │ │ svccc 0x00e2872b │ │ │ │ ldrsbteq ip, [r1], #-246 @ 0xffffff0a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r7, r4, ror r5 │ │ │ │ - rsbeq r3, r7, r4, lsl #19 │ │ │ │ - rsbeq r4, r6, r0, ror #5 │ │ │ │ + rsbeq r4, r7, r8, ror r5 │ │ │ │ + rsbeq r3, r7, r8, lsl #19 │ │ │ │ + rsbeq r4, r6, r4, ror #5 │ │ │ │ blmi ff2fd7b4 │ │ │ │ blx 5bd8ac │ │ │ │ @ instruction: 0xf73fd401 │ │ │ │ ldc 14, cr10, [pc, #924] @ 18208c │ │ │ │ str r2, [r2, #2827]! @ 0xb0b │ │ │ │ blmi ff2fd7c8 │ │ │ │ blx 5bd8c0 │ │ │ │ @@ -375975,42 +375975,42 @@ │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldmvc r5!, {r6, sl, fp, pc} │ │ │ │ ldrmi sl, [r5], #-3869 @ 0xfffff0e3 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ ldrhteq ip, [r1], #-206 @ 0xffffff32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r4, [r7], #-32 @ 0xffffffe0 @ │ │ │ │ strdeq r4, [r7], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r3, r7, r0, asr #14 │ │ │ │ - mlseq r6, lr, r0, r4 │ │ │ │ - strhteq r4, [r7], #-38 @ 0xffffffda │ │ │ │ - rsbeq r4, r7, r4, asr #5 │ │ │ │ - rsbeq r4, r7, r4, lsl #6 │ │ │ │ - rsbeq r4, r7, lr, asr #5 │ │ │ │ - rsbeq r9, fp, r2, lsr r5 │ │ │ │ strdeq r4, [r7], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq sp, r5, sl, lsl #29 │ │ │ │ - rsbeq r3, r7, r0, ror r8 │ │ │ │ - rsbeq sl, r9, r0, lsl #23 │ │ │ │ - rsbeq r7, r8, r6, asr pc │ │ │ │ - rsbeq r4, r7, r0, ror r2 │ │ │ │ - ldrdeq r0, [r7], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r4, r7, r6, asr r2 │ │ │ │ - rsbeq r0, r7, lr, ror r3 │ │ │ │ - rsbeq r4, r7, r0, lsr r2 │ │ │ │ - ldrdeq r4, [r7], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r7, r8, r2, lsl #28 │ │ │ │ - ldrdeq r7, [r8], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r4, r7, r8, ror #2 │ │ │ │ - rsbeq r4, r7, r0, ror #2 │ │ │ │ + rsbeq r3, r7, r4, asr #14 │ │ │ │ + rsbeq r4, r6, r2, lsr #1 │ │ │ │ + strhteq r4, [r7], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq r4, r7, r8, asr #5 │ │ │ │ + rsbeq r4, r7, r8, lsl #6 │ │ │ │ + ldrdeq r4, [r7], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r9, fp, r6, lsr r5 │ │ │ │ + strdeq r4, [r7], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq sp, r5, lr, lsl #29 │ │ │ │ + rsbeq r3, r7, r4, ror r8 │ │ │ │ + rsbeq sl, r9, r4, lsl #23 │ │ │ │ + rsbeq r7, r8, sl, asr pc │ │ │ │ + rsbeq r4, r7, r4, ror r2 │ │ │ │ + ldrdeq r0, [r7], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r4, r7, sl, asr r2 │ │ │ │ + rsbeq r0, r7, r2, lsl #7 │ │ │ │ + rsbeq r4, r7, r4, lsr r2 │ │ │ │ + ldrdeq r4, [r7], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r7, r8, r6, lsl #28 │ │ │ │ + rsbeq r7, r8, r0, ror #27 │ │ │ │ + rsbeq r4, r7, ip, ror #2 │ │ │ │ + rsbeq r4, r7, r4, ror #2 │ │ │ │ rsbseq ip, r1, r6, ror r9 │ │ │ │ - rsbeq r4, r7, lr, lsl #1 │ │ │ │ - ldrdeq r0, [r7], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r0, r7, r4, asr #3 │ │ │ │ + mlseq r7, r2, r0, r4 │ │ │ │ + ldrdeq r0, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r0, r7, r8, asr #3 │ │ │ │ @ instruction: 0x3018f8da │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ stc 6, cr15, [r6], #572 @ 0x23c │ │ │ │ bleq 7bd2d0 │ │ │ │ @ instruction: 0xf57fe71e │ │ │ │ ldc 15, cr10, [pc, #36] @ 1821f8 │ │ │ │ vmov.32 r6, d4[1] │ │ │ │ @@ -376037,15 +376037,15 @@ │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ vqshl.u8 q10, q13, │ │ │ │ strbt pc, [r1], -r1, lsr #20 @ │ │ │ │ b 8bfc74 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrclt 6, 5, ip, cr0, cr7, {7} │ │ │ │ - rsbeq r0, r7, ip, lsr #1 │ │ │ │ + strhteq r0, [r7], #-0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd9450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, ror #23 │ │ │ │ blmi 854ac4 │ │ │ │ ldcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldmdbmi sl, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -376071,17 +376071,17 @@ │ │ │ │ blls 1d3b58 │ │ │ │ ldrbtmi r4, [sl], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xffb4f3a2 │ │ │ │ @ instruction: 0xf68fe7e1 │ │ │ │ svclt 0x0000e9d8 │ │ │ │ ldrhteq ip, [r1], #-112 @ 0xffffff90 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, r7, r2, ror r4 │ │ │ │ + rsbeq r3, r7, r6, ror r4 │ │ │ │ rsbseq ip, r1, sl, lsl #15 │ │ │ │ - mlseq sl, r6, ip, pc @ │ │ │ │ + mlseq sl, sl, ip, pc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23d798 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1bc061c │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @ instruction: 0xf8df2884 │ │ │ │ @@ -376626,30 +376626,30 @@ │ │ │ │ ... │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq ip, r1, r6, lsl r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, r7, r6, asr #2 │ │ │ │ - rsbeq r3, r7, sl, lsr lr │ │ │ │ + rsbeq r3, r7, sl, asr #2 │ │ │ │ + rsbeq r3, r7, lr, lsr lr │ │ │ │ rsbseq ip, r1, r2, lsr r6 │ │ │ │ - rsbeq r3, r7, r6, lsl #1 │ │ │ │ - ldrdeq r1, [r6], #-72 @ 0xffffffb8 @ │ │ │ │ - strdeq r2, [r7], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r3, r6, sl, asr r7 │ │ │ │ - rsbeq r2, r7, r6, lsr sp │ │ │ │ - mlseq r6, ip, r6, r3 │ │ │ │ - rsbeq r2, r7, sl, lsl sl │ │ │ │ - rsbeq r3, r6, sl, ror r3 │ │ │ │ - rsbeq r2, r7, r0, lsl #20 │ │ │ │ - rsbeq r3, r6, r6, ror #6 │ │ │ │ - rsbeq r2, r7, r0, ror #19 │ │ │ │ - rsbeq r3, r6, lr, lsr r3 │ │ │ │ - strdeq r2, [r7], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r3, r7, sl, lsl #1 │ │ │ │ + ldrdeq r1, [r6], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r2, r7, r0, lsl #28 │ │ │ │ + rsbeq r3, r6, lr, asr r7 │ │ │ │ + rsbeq r2, r7, sl, lsr sp │ │ │ │ + rsbeq r3, r6, r0, lsr #13 │ │ │ │ + rsbeq r2, r7, lr, lsl sl │ │ │ │ + rsbeq r3, r6, lr, ror r3 │ │ │ │ + rsbeq r2, r7, r4, lsl #20 │ │ │ │ + rsbeq r3, r6, sl, ror #6 │ │ │ │ + rsbeq r2, r7, r4, ror #19 │ │ │ │ + rsbeq r3, r6, r2, asr #6 │ │ │ │ + strdeq r2, [r7], #-156 @ 0xffffff64 @ │ │ │ │ vqshlu.s32 d4, d24, #29 │ │ │ │ blls 342128 >::_M_default_append(unsigned int)@@Base+0xbf594> │ │ │ │ blvc 33e214 >::_M_default_append(unsigned int)@@Base+0xbb680> │ │ │ │ mrc 8, 1, r6, cr0, cr11, {3} │ │ │ │ @ instruction: 0xf5037b47 │ │ │ │ ldc 3, cr6, [r3, #-704] @ 0xfffffd40 │ │ │ │ vmov.f64 d6, #2 @ 0x40100000 2.250 │ │ │ │ @@ -376901,34 +376901,34 @@ │ │ │ │ movwcs r9, #2566 @ 0xa06 │ │ │ │ ubfx r6, r3, #1, #22 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrclt 6, 5, ip, cr0, cr7, {7} │ │ │ │ ... │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ - rsbeq r2, r7, r6, lsl #17 │ │ │ │ - rsbeq r3, r6, r6, ror #3 │ │ │ │ - rsbeq r2, r7, lr, ror #16 │ │ │ │ - rsbeq r3, r6, lr, asr #3 │ │ │ │ - rsbeq r3, r7, r8, lsr #10 │ │ │ │ - strdeq r2, [r7], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r3, r6, r8, asr r1 │ │ │ │ - ldrdeq r2, [r7], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r3, r6, r0, asr #2 │ │ │ │ - rsbeq r2, r7, lr, lsl #15 │ │ │ │ - rsbeq r3, r6, lr, ror #1 │ │ │ │ - rsbeq r2, r7, r4, ror r7 │ │ │ │ - ldrdeq r3, [r6], #-2 @ │ │ │ │ - rsbeq r2, r7, r4, ror r6 │ │ │ │ - ldrdeq r2, [r6], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r2, r7, lr, lsr #12 │ │ │ │ - rsbeq r2, r6, lr, lsl #31 │ │ │ │ - rsbeq r2, r7, r6, lsr #12 │ │ │ │ - rsbeq r2, r7, lr, lsl #11 │ │ │ │ - rsbeq r2, r6, lr, ror #29 │ │ │ │ + rsbeq r2, r7, sl, lsl #17 │ │ │ │ + rsbeq r3, r6, sl, ror #3 │ │ │ │ + rsbeq r2, r7, r2, ror r8 │ │ │ │ + ldrdeq r3, [r6], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r3, r7, ip, lsr #10 │ │ │ │ + strdeq r2, [r7], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r3, r6, ip, asr r1 │ │ │ │ + ldrdeq r2, [r7], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r3, r6, r4, asr #2 │ │ │ │ + mlseq r7, r2, r7, r2 │ │ │ │ + strdeq r3, [r6], #-2 @ │ │ │ │ + rsbeq r2, r7, r8, ror r7 │ │ │ │ + ldrdeq r3, [r6], #-6 @ │ │ │ │ + rsbeq r2, r7, r8, ror r6 │ │ │ │ + ldrdeq r2, [r6], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r2, r7, r2, lsr r6 │ │ │ │ + mlseq r6, r2, pc, r2 @ │ │ │ │ + rsbeq r2, r7, sl, lsr #12 │ │ │ │ + mlseq r7, r2, r5, r2 │ │ │ │ + strdeq r2, [r6], #-226 @ 0xffffff1e @ │ │ │ │ vqshlu.s32 d4, d24, #29 │ │ │ │ @ instruction: 0x4638fa97 │ │ │ │ blx 16c101a │ │ │ │ vstr d9, [r3, #24] │ │ │ │ strb r0, [sl, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x46314814 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @@ -376947,18 +376947,18 @@ │ │ │ │ vadd.i8 d20, d0, d8 │ │ │ │ ldrbtmi r4, [r8], #-348 @ 0xfffffea4 │ │ │ │ @ instruction: 0xf694300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ mcr2 6, 3, pc, cr10, cr4, {4} @ │ │ │ │ svclt 0x0000e604 │ │ │ │ - rsbeq r2, r7, r8, asr #9 │ │ │ │ - rsbeq r2, r6, r6, lsr #28 │ │ │ │ - mlseq r7, r2, r4, r2 │ │ │ │ - strdeq r2, [r6], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r2, r7, ip, asr #9 │ │ │ │ + rsbeq r2, r6, sl, lsr #28 │ │ │ │ + mlseq r7, r6, r4, r2 │ │ │ │ + strdeq r2, [r6], #-214 @ 0xffffff2a @ │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ movweq lr, #2514 @ 0x9d2 │ │ │ │ ldrdgt lr, [r0, -r1] │ │ │ │ svclt 0x00084299 │ │ │ │ svclt 0x000c4584 │ │ │ │ andcs r2, r0, r1 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -377070,29 +377070,29 @@ │ │ │ │ teqpcs r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [sl], #592 @ 0x250 │ │ │ │ @ instruction: 0xf04f4811 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 6, cr15, [r4, #-592]! @ 0xfffffdb0 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbeq r3, r7, sl, lsl #3 │ │ │ │ + rsbeq r3, r7, lr, lsl #3 │ │ │ │ @ instruction: 0xffffff87 │ │ │ │ @ instruction: 0xffffff69 │ │ │ │ @ instruction: 0xffffff5f │ │ │ │ - rsbeq r3, r7, r8, asr r1 │ │ │ │ - rsbeq r2, r6, ip, lsl sp │ │ │ │ - rsbeq r3, r7, lr, lsl #2 │ │ │ │ - strdeq r3, [r7], #-6 @ │ │ │ │ - strhteq r2, [r6], #-202 @ 0xffffff36 │ │ │ │ - strhteq r3, [r7], #-6 │ │ │ │ - rsbeq r2, r6, sl, ror ip │ │ │ │ - rsbeq r3, r7, r4, rrx │ │ │ │ - rsbeq r2, r6, r6, lsr #24 │ │ │ │ - rsbeq r3, r7, r4, asr #32 │ │ │ │ - rsbeq r2, r6, r6, lsl #24 │ │ │ │ + rsbeq r3, r7, ip, asr r1 │ │ │ │ + rsbeq r2, r6, r0, lsr #26 │ │ │ │ + rsbeq r3, r7, r2, lsl r1 │ │ │ │ + strdeq r3, [r7], #-10 @ │ │ │ │ + strhteq r2, [r6], #-206 @ 0xffffff32 │ │ │ │ + strhteq r3, [r7], #-10 │ │ │ │ + rsbeq r2, r6, lr, ror ip │ │ │ │ + rsbeq r3, r7, r8, rrx │ │ │ │ + rsbeq r2, r6, sl, lsr #24 │ │ │ │ + rsbeq r3, r7, r8, asr #32 │ │ │ │ + rsbeq r2, r6, sl, lsl #24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r4, r4, lsr sl │ │ │ │ @ instruction: 0x46054b34 │ │ │ │ stmdavs r8, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -377144,15 +377144,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r2, lsl #2 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmdb r0!, {r1, r2, r3, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq fp, r1, ip, asr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r7, r4, pc, r2 @ │ │ │ │ + mlseq r7, r8, pc, r2 @ │ │ │ │ @ instruction: 0x0071b69a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecda5a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi b47330 │ │ │ │ blmi b6f5c8 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ @@ -377191,19 +377191,19 @@ │ │ │ │ blx ff4c0e8e │ │ │ │ strtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6944478 │ │ │ │ strb pc, [r5, r7, lsl #25]! @ │ │ │ │ ldmdb r2, {r1, r2, r3, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq fp, r1, sl, asr r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r7, r8, lsl #29 │ │ │ │ - rsbeq r2, r7, r0, ror lr │ │ │ │ + rsbeq r2, r7, ip, lsl #29 │ │ │ │ + rsbeq r2, r7, r4, ror lr │ │ │ │ ldrshteq fp, [r1], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq r2, r7, r8, ror #28 │ │ │ │ - rsbeq r2, r6, ip, lsr #20 │ │ │ │ + rsbeq r2, r7, ip, ror #28 │ │ │ │ + rsbeq r2, r6, r0, lsr sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecda670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ vsubhn.i32 d4, q1, │ │ │ │ stmvs r3, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -377230,17 +377230,17 @@ │ │ │ │ ldrbtmi r2, [r8], #-361 @ 0xfffffe97 │ │ │ │ @ instruction: 0xf694300c │ │ │ │ stmdami r6, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 6, cr15, [r6], #-592 @ 0xfffffdb0 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r2, [r7], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r2, r7, r6, asr #27 │ │ │ │ - rsbeq r2, r6, sl, lsl #19 │ │ │ │ + ldrdeq r2, [r7], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r2, r7, sl, asr #27 │ │ │ │ + rsbeq r2, r6, lr, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xf8df4614 │ │ │ │ @ instruction: 0xf8df25a0 │ │ │ │ addslt r3, fp, r0, lsr #11 │ │ │ │ @@ -377600,49 +377600,49 @@ │ │ │ │ @ instruction: 0xf89af694 │ │ │ │ @ instruction: 0xf04f4827 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf954f694 │ │ │ │ svclt 0x0000e746 │ │ │ │ ldrshteq fp, [r1], #-72 @ 0xffffffb8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r7, r0, asr #26 │ │ │ │ - rsbeq r2, r7, r4, asr sp │ │ │ │ + rsbeq r2, r7, r4, asr #26 │ │ │ │ + rsbeq r2, r7, r8, asr sp │ │ │ │ @ instruction: 0x0071b49a │ │ │ │ - ldrdeq r2, [r7], #-194 @ 0xffffff3e @ │ │ │ │ - mlseq r6, r4, r8, r2 │ │ │ │ - strhteq r2, [r7], #-198 @ 0xffffff3a │ │ │ │ - rsbeq r2, r6, r8, ror r8 │ │ │ │ - rsbeq r2, r7, ip, ror ip │ │ │ │ - rsbeq r2, r6, lr, lsr r8 │ │ │ │ - rsbeq r2, r7, ip, asr ip │ │ │ │ - rsbeq r2, r6, lr, lsl r8 │ │ │ │ - strdeq r2, [r7], #-180 @ 0xffffff4c @ │ │ │ │ - mlseq r7, r2, fp, r2 │ │ │ │ - rsbeq r2, r6, ip, asr r7 │ │ │ │ - rsbeq r2, r7, lr, lsr fp │ │ │ │ - strdeq r2, [r7], #-166 @ 0xffffff5a @ │ │ │ │ - strdeq r2, [r7], #-160 @ 0xffffff60 @ │ │ │ │ - ldrdeq r2, [r7], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r2, r7, r4, ror #18 │ │ │ │ - rsbeq r2, r7, r4, ror r9 │ │ │ │ - rsbeq r2, r6, r6, lsr r5 │ │ │ │ - rsbeq r2, r7, r4, asr #18 │ │ │ │ - rsbeq r2, r6, r6, lsl #10 │ │ │ │ - rsbeq r2, r7, r6, ror #17 │ │ │ │ - rsbeq r2, r7, sl, lsr #17 │ │ │ │ - rsbeq r2, r6, ip, ror #8 │ │ │ │ - rsbeq r2, r7, sl, lsl #17 │ │ │ │ - rsbeq r2, r6, lr, asr #8 │ │ │ │ - rsbeq r2, r7, r8, asr #16 │ │ │ │ - rsbeq r2, r7, r8, lsr r8 │ │ │ │ - strdeq r2, [r6], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r2, r7, lr, lsl r8 │ │ │ │ - rsbeq r2, r6, r0, ror #7 │ │ │ │ - rsbeq r2, r7, r4, lsl #16 │ │ │ │ - rsbeq r2, r6, r6, asr #7 │ │ │ │ + ldrdeq r2, [r7], #-198 @ 0xffffff3a @ │ │ │ │ + mlseq r6, r8, r8, r2 │ │ │ │ + strhteq r2, [r7], #-202 @ 0xffffff36 │ │ │ │ + rsbeq r2, r6, ip, ror r8 │ │ │ │ + rsbeq r2, r7, r0, lsl #25 │ │ │ │ + rsbeq r2, r6, r2, asr #16 │ │ │ │ + rsbeq r2, r7, r0, ror #24 │ │ │ │ + rsbeq r2, r6, r2, lsr #16 │ │ │ │ + strdeq r2, [r7], #-184 @ 0xffffff48 @ │ │ │ │ + mlseq r7, r6, fp, r2 │ │ │ │ + rsbeq r2, r6, r0, ror #14 │ │ │ │ + rsbeq r2, r7, r2, asr #22 │ │ │ │ + strdeq r2, [r7], #-170 @ 0xffffff56 @ │ │ │ │ + strdeq r2, [r7], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r2, r7, r0, ror #19 │ │ │ │ + rsbeq r2, r7, r8, ror #18 │ │ │ │ + rsbeq r2, r7, r8, ror r9 │ │ │ │ + rsbeq r2, r6, sl, lsr r5 │ │ │ │ + rsbeq r2, r7, r8, asr #18 │ │ │ │ + rsbeq r2, r6, sl, lsl #10 │ │ │ │ + rsbeq r2, r7, sl, ror #17 │ │ │ │ + rsbeq r2, r7, lr, lsr #17 │ │ │ │ + rsbeq r2, r6, r0, ror r4 │ │ │ │ + rsbeq r2, r7, lr, lsl #17 │ │ │ │ + rsbeq r2, r6, r2, asr r4 │ │ │ │ + rsbeq r2, r7, ip, asr #16 │ │ │ │ + rsbeq r2, r7, ip, lsr r8 │ │ │ │ + strdeq r2, [r6], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r2, r7, r2, lsr #16 │ │ │ │ + rsbeq r2, r6, r4, ror #7 │ │ │ │ + rsbeq r2, r7, r8, lsl #16 │ │ │ │ + rsbeq r2, r6, sl, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecdad4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vsubhn.i32 d4, q1, q4 │ │ │ │ @ instruction: 0x4603f99d │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -377798,34 +377798,34 @@ │ │ │ │ @ instruction: 0xf04f4819 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffcaf693 │ │ │ │ @ instruction: 0xf68de793 │ │ │ │ svclt 0x0000ec56 │ │ │ │ @ instruction: 0x0071ad9e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r2, [r7], #-80 @ 0xffffffb0 @ │ │ │ │ + strdeq r2, [r7], #-84 @ 0xffffffac @ │ │ │ │ @ instruction: 0xfffff857 │ │ │ │ - rsbeq r2, r7, lr, lsr r6 │ │ │ │ - rsbeq r2, r7, r0, lsl #13 │ │ │ │ - rsbeq r2, r7, r4, asr #11 │ │ │ │ - rsbeq r2, r6, r8, lsl #3 │ │ │ │ + rsbeq r2, r7, r2, asr #12 │ │ │ │ + rsbeq r2, r7, r4, lsl #13 │ │ │ │ + rsbeq r2, r7, r8, asr #11 │ │ │ │ + rsbeq r2, r6, ip, lsl #3 │ │ │ │ rsbseq sl, r1, r2, lsr #26 │ │ │ │ - mlseq r7, r2, r5, r2 │ │ │ │ - rsbeq r2, r6, r6, asr r1 │ │ │ │ + mlseq r7, r6, r5, r2 │ │ │ │ + rsbeq r2, r6, sl, asr r1 │ │ │ │ @ instruction: 0xfffff679 │ │ │ │ @ instruction: 0xfffff37f │ │ │ │ - rsbeq r2, r7, r4, asr r5 │ │ │ │ - rsbeq r2, r6, r8, lsl r1 │ │ │ │ - rsbeq r2, r7, sl, lsr r5 │ │ │ │ - strdeq r2, [r6], #-14 @ │ │ │ │ + rsbeq r2, r7, r8, asr r5 │ │ │ │ + rsbeq r2, r6, ip, lsl r1 │ │ │ │ + rsbeq r2, r7, lr, lsr r5 │ │ │ │ + rsbeq r2, r6, r2, lsl #2 │ │ │ │ @ instruction: 0xfffff6e9 │ │ │ │ - rsbeq r2, r7, lr, lsl #10 │ │ │ │ - ldrdeq r2, [r6], #-2 @ │ │ │ │ - strdeq r2, [r7], #-64 @ 0xffffffc0 @ │ │ │ │ - strhteq r2, [r6], #-2 │ │ │ │ + rsbeq r2, r7, r2, lsl r5 │ │ │ │ + ldrdeq r2, [r6], #-6 @ │ │ │ │ + strdeq r2, [r7], #-68 @ 0xffffffbc @ │ │ │ │ + strhteq r2, [r6], #-6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb02c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vaddw.s16 , q1, d5 │ │ │ │ @@ -377846,16 +377846,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf693300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xff66f693 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - ldrdeq r2, [r7], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r1, r6, sl, ror #31 │ │ │ │ + ldrdeq r2, [r7], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r1, r6, lr, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecdb0a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vaddw.s16 , , d5 │ │ │ │ stmvs r3, {r0, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -377880,16 +377880,16 @@ │ │ │ │ cmncs r4, r5 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf693300c │ │ │ │ stmdami r4, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xff20f693 │ │ │ │ ldrb r9, [r0, r5, lsl #22] │ │ │ │ - rsbeq r2, r7, r6, asr #8 │ │ │ │ - rsbeq r1, r6, lr, asr pc │ │ │ │ + rsbeq r2, r7, sl, asr #8 │ │ │ │ + rsbeq r1, r6, r2, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 707eb0 │ │ │ │ blmi 730148 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -377910,15 +377910,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ bl 1ec19bc │ │ │ │ ldrsbteq sl, [r1], #-170 @ 0xffffff56 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r7, r4, lsl r4 │ │ │ │ + rsbeq r2, r7, r8, lsl r4 │ │ │ │ rsbseq sl, r1, r2, lsr #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb1a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1087ea8 │ │ │ │ blmi 10b01d8 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -377978,23 +377978,23 @@ │ │ │ │ stmdami lr, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 6, 3, pc, cr2, cr3, {4} @ │ │ │ │ @ instruction: 0xf68de7cd │ │ │ │ svclt 0x0000eaee │ │ │ │ rsbseq sl, r1, r2, ror #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r5, r6, ip, lr │ │ │ │ - rsbeq r2, r7, r8, ror #6 │ │ │ │ + mlseq r5, sl, ip, lr │ │ │ │ + rsbeq r2, r7, ip, ror #6 │ │ │ │ ldrsbteq sl, [r1], #-158 @ 0xffffff62 │ │ │ │ - strdeq r2, [r7], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r1, r6, r4, lsl lr │ │ │ │ - rsbeq r2, r7, r2, ror #5 │ │ │ │ - strdeq r1, [r6], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r2, r7, sl, asr #5 │ │ │ │ - rsbeq r1, r6, r2, ror #27 │ │ │ │ + rsbeq r2, r7, r0, lsl #6 │ │ │ │ + rsbeq r1, r6, r8, lsl lr │ │ │ │ + rsbeq r2, r7, r6, ror #5 │ │ │ │ + strdeq r1, [r6], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r2, r7, lr, asr #5 │ │ │ │ + rsbeq r1, r6, r6, ror #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb2cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1b08014 │ │ │ │ blmi 1b302f4 │ │ │ │ ldrbtmi r2, [sl], #-1792 @ 0xfffff900 │ │ │ │ strls r4, [r4, -r6, lsl #12] │ │ │ │ @@ -378095,39 +378095,39 @@ │ │ │ │ @ instruction: 0xe778fd7d │ │ │ │ b 3c1c94 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq sl, r1, r6, lsr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r7, r8, ror r2 │ │ │ │ + rsbeq r2, r7, ip, ror r2 │ │ │ │ @ instruction: 0xfffffe8b │ │ │ │ - strhteq r2, [r7], #-38 @ 0xffffffda │ │ │ │ - ldrdeq r2, [r7], #-38 @ 0xffffffda @ │ │ │ │ + strhteq r2, [r7], #-42 @ 0xffffffd6 │ │ │ │ + ldrdeq r2, [r7], #-42 @ 0xffffffd6 @ │ │ │ │ andeq r0, r0, r9, lsr #3 │ │ │ │ - rsbeq r2, r7, ip, lsl #4 │ │ │ │ - rsbeq r1, r6, r4, lsr #26 │ │ │ │ + rsbeq r2, r7, r0, lsl r2 │ │ │ │ + rsbeq r1, r6, r8, lsr #26 │ │ │ │ ldrhteq sl, [r1], #-142 @ 0xffffff72 │ │ │ │ - ldrdeq r2, [r7], #-28 @ 0xffffffe4 @ │ │ │ │ - strdeq r1, [r6], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r2, r7, r0, ror #3 │ │ │ │ + strdeq r1, [r6], #-200 @ 0xffffff38 @ │ │ │ │ @ instruction: 0xfffffd97 │ │ │ │ @ instruction: 0xfffffcfd │ │ │ │ - rsbeq r2, r7, r0, lsr #3 │ │ │ │ - strhteq r1, [r6], #-200 @ 0xffffff38 │ │ │ │ - rsbeq r2, r7, r8, lsl #3 │ │ │ │ - rsbeq r1, r6, r0, lsr #25 │ │ │ │ + rsbeq r2, r7, r4, lsr #3 │ │ │ │ + strhteq r1, [r6], #-204 @ 0xffffff34 │ │ │ │ + rsbeq r2, r7, ip, lsl #3 │ │ │ │ + rsbeq r1, r6, r4, lsr #25 │ │ │ │ @ instruction: 0xfffffc47 │ │ │ │ - rsbeq r2, r7, ip, lsl #4 │ │ │ │ - mlseq r5, sl, sl, lr │ │ │ │ - rsbeq r2, r7, r6, lsr r1 │ │ │ │ - rsbeq r1, r6, lr, asr #24 │ │ │ │ - rsbeq r2, r7, lr, lsl r1 │ │ │ │ - rsbeq r1, r6, r6, lsr ip │ │ │ │ - rsbeq r2, r7, r2, lsl #2 │ │ │ │ - rsbeq r1, r6, r8, lsl ip │ │ │ │ + rsbeq r2, r7, r0, lsl r2 │ │ │ │ + mlseq r5, lr, sl, lr │ │ │ │ + rsbeq r2, r7, sl, lsr r1 │ │ │ │ + rsbeq r1, r6, r2, asr ip │ │ │ │ + rsbeq r2, r7, r2, lsr #2 │ │ │ │ + rsbeq r1, r6, sl, lsr ip │ │ │ │ + rsbeq r2, r7, r6, lsl #2 │ │ │ │ + rsbeq r1, r6, ip, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecdb4e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 7, pc, cr12, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -378136,16 +378136,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf693300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 6, cr15, [r2, #-588]! @ 0xfffffdb4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r2, r7, sl, asr #32 │ │ │ │ - rsbeq r1, r6, r2, ror #22 │ │ │ │ + rsbeq r2, r7, lr, asr #32 │ │ │ │ + rsbeq r1, r6, r6, ror #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb52c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ vsubhn.i32 d4, , q4 │ │ │ │ strmi pc, [r4], -sp, lsr #27 │ │ │ │ @@ -378171,15 +378171,15 @@ │ │ │ │ vhadd.s8 d18, d16, d8 │ │ │ │ ldrbtmi r5, [fp], #-3210 @ 0xfffff376 │ │ │ │ orreq pc, r0, r4, lsl #2 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf6900092 │ │ │ │ andcs pc, r1, fp, ror #28 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - rsbeq r2, r7, sl, asr #1 │ │ │ │ + rsbeq r2, r7, lr, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb5b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7c8338 │ │ │ │ blmi 7f05d0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -378203,15 +378203,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf68dbd30 │ │ │ │ svclt 0x0000e92c │ │ │ │ rsbseq sl, r1, r2, asr r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r7, lr, rrx │ │ │ │ + rsbeq r2, r7, r2, ror r0 │ │ │ │ rsbseq sl, r1, r0, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ vrsubhn.i64 d4, q0, q2 │ │ │ │ stmdbmi ip, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -378223,15 +378223,15 @@ │ │ │ │ @ instruction: 0xf04f2b09 │ │ │ │ svclt 0x00140306 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x209cf8d0 │ │ │ │ @ instruction: 0xf2904630 │ │ │ │ andcs pc, r1, sp, lsr #30 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq r2, r7, r0, lsr r0 │ │ │ │ + rsbeq r2, r7, r4, lsr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23f938 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, r2, asr sp │ │ │ │ @ instruction: 0xf1b34c52 │ │ │ │ @@ -378315,17 +378315,17 @@ │ │ │ │ andlt sp, fp, r4, lsl #2 │ │ │ │ blhi 23f8c4 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmda ip, {r0, r2, r3, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq sl, r1, sl, ror r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ andeq r0, r0, sp, lsr #5 │ │ │ │ - rsbeq r1, r7, r2, lsr #31 │ │ │ │ - strdeq r1, [r7], #-238 @ 0xffffff12 @ │ │ │ │ - ldrdeq r1, [r6], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r1, r7, r6, lsr #31 │ │ │ │ + rsbeq r1, r7, r2, lsl #30 │ │ │ │ + ldrdeq r1, [r6], #-136 @ 0xffffff78 @ │ │ │ │ rsbseq sl, r1, r6, asr r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb7fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 14c84e4 │ │ │ │ blmi 14f0840 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -378403,22 +378403,22 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 64217e │ │ │ │ @ instruction: 0xf68ce7e0 │ │ │ │ svclt 0x0000ef9e │ │ │ │ rsbseq sl, r1, r8, lsl #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sl, r1, sl, ror #6 │ │ │ │ - rsbeq r1, r7, r4, asr #27 │ │ │ │ - mlseq r6, ip, r7, r1 │ │ │ │ - rsbeq r1, r7, r8, lsr #27 │ │ │ │ - rsbeq r1, r6, lr, ror r7 │ │ │ │ - rsbeq r1, r7, r8, lsl #27 │ │ │ │ - rsbeq r1, r6, lr, asr r7 │ │ │ │ - rsbeq r1, r7, ip, ror #26 │ │ │ │ - rsbeq r1, r6, r2, asr #14 │ │ │ │ + rsbeq r1, r7, r8, asr #27 │ │ │ │ + rsbeq r1, r6, r0, lsr #15 │ │ │ │ + rsbeq r1, r7, ip, lsr #27 │ │ │ │ + rsbeq r1, r6, r2, lsl #15 │ │ │ │ + rsbeq r1, r7, ip, lsl #27 │ │ │ │ + rsbeq r1, r6, r2, ror #14 │ │ │ │ + rsbeq r1, r7, r0, ror sp │ │ │ │ + rsbeq r1, r6, r6, asr #14 │ │ │ │ blvs 33fda8 >::_M_default_append(unsigned int)@@Base+0xbd214> │ │ │ │ blvc 33fdb0 >::_M_default_append(unsigned int)@@Base+0xbd21c> │ │ │ │ blvs ff380240 │ │ │ │ blx 5c0338 │ │ │ │ ldcle 4, cr13, [r3], {22} │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ @ instruction: 0xf8d1b500 │ │ │ │ @@ -378554,15 +378554,15 @@ │ │ │ │ tstls r0, r9, lsl r1 │ │ │ │ orrseq pc, r0, r5, lsl #2 │ │ │ │ @ instruction: 0xf6900092 │ │ │ │ movwcs pc, #2759 @ 0xac7 @ │ │ │ │ addscc pc, r4, r5, asr #17 │ │ │ │ andlt r2, r3, r1 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r1, r7, r8, lsr #22 │ │ │ │ + rsbeq r1, r7, ip, lsr #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdbbac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ vrsubhn.i64 d4, q0, q2 │ │ │ │ stmdbmi ip, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -378573,15 +378573,15 @@ │ │ │ │ @ instruction: 0xf04f2b09 │ │ │ │ svclt 0x00140307 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x2098f8d0 │ │ │ │ @ instruction: 0xf2904630 │ │ │ │ andcs pc, r1, r1, ror ip @ │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strhteq r1, [r7], #-168 @ 0xffffff58 │ │ │ │ + strhteq r1, [r7], #-172 @ 0xffffff54 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23feb0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0x2624f8df │ │ │ │ @ instruction: 0xf8dfb0a8 │ │ │ │ @@ -378977,51 +378977,51 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmda r6!, {r0, r2, r4, r7, r9, sl, ip, lr, pc} │ │ │ │ cdpcc 14, 1, cr2, cr1, cr11, {0} │ │ │ │ rsbseq sl, r1, r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, r1, r4, asr #31 │ │ │ │ rsbseq fp, r1, r8, lsl #11 │ │ │ │ - ldrdeq r1, [r7], #-156 @ 0xffffff64 @ │ │ │ │ - strhteq r1, [r6], #-50 @ 0xffffffce │ │ │ │ - rsbeq r1, r7, r0, asr #19 │ │ │ │ - mlseq r6, r6, r3, r1 │ │ │ │ - rsbeq r1, r7, r4, lsr #19 │ │ │ │ - rsbeq r1, r6, sl, ror r3 │ │ │ │ - rsbeq r1, r7, r4, asr #18 │ │ │ │ - rsbeq r1, r6, sl, lsl r3 │ │ │ │ + rsbeq r1, r7, r0, ror #19 │ │ │ │ + strhteq r1, [r6], #-54 @ 0xffffffca │ │ │ │ + rsbeq r1, r7, r4, asr #19 │ │ │ │ + mlseq r6, sl, r3, r1 │ │ │ │ + rsbeq r1, r7, r8, lsr #19 │ │ │ │ + rsbeq r1, r6, lr, ror r3 │ │ │ │ + rsbeq r1, r7, r8, asr #18 │ │ │ │ + rsbeq r1, r6, lr, lsl r3 │ │ │ │ rsbseq fp, r1, sl, ror #8 │ │ │ │ - rsbeq r1, r7, r0, asr #17 │ │ │ │ - mlseq r6, r6, r2, r1 │ │ │ │ - rsbeq r1, r7, r4, lsr #17 │ │ │ │ - rsbeq r1, r6, sl, ror r2 │ │ │ │ - rsbeq r1, r7, r6, lsr r8 │ │ │ │ - rsbeq r1, r6, ip, lsl #4 │ │ │ │ - strdeq r1, [r7], #-126 @ 0xffffff82 @ │ │ │ │ - ldrdeq r1, [r6], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r3, r6, r2, lsr #15 │ │ │ │ - rsbeq r1, r7, r0, asr #18 │ │ │ │ - rsbeq r1, r7, r0, lsl #15 │ │ │ │ - rsbeq r1, r6, r8, asr r1 │ │ │ │ - rsbeq r1, r7, lr, lsl #17 │ │ │ │ - rsbeq r1, r7, r0, lsr r7 │ │ │ │ - rsbeq r1, r6, r8, lsl #2 │ │ │ │ - rsbeq r1, r7, lr, lsl #14 │ │ │ │ - rsbeq r1, r6, r6, ror #1 │ │ │ │ - strhteq r1, [r7], #-98 @ 0xffffff9e │ │ │ │ - rsbeq r1, r6, sl, lsl #1 │ │ │ │ - rsbeq r1, r7, sl, asr r8 │ │ │ │ - rsbeq r1, r7, r0, asr r7 │ │ │ │ - rsbeq r1, r7, sl, lsl #12 │ │ │ │ - rsbeq r1, r7, sl, asr r5 │ │ │ │ - rsbeq r1, r7, ip, lsr #10 │ │ │ │ - rsbeq r1, r7, r2, asr r5 │ │ │ │ - rsbeq r1, r7, r0, lsr #9 │ │ │ │ - rsbeq r0, r6, r8, ror lr │ │ │ │ - ldrdeq r1, [r7], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r1, r7, r4, asr #17 │ │ │ │ + mlseq r6, sl, r2, r1 │ │ │ │ + rsbeq r1, r7, r8, lsr #17 │ │ │ │ + rsbeq r1, r6, lr, ror r2 │ │ │ │ + rsbeq r1, r7, sl, lsr r8 │ │ │ │ + rsbeq r1, r6, r0, lsl r2 │ │ │ │ + rsbeq r1, r7, r2, lsl #16 │ │ │ │ + rsbeq r1, r6, r0, ror #3 │ │ │ │ + rsbeq r3, r6, r6, lsr #15 │ │ │ │ + rsbeq r1, r7, r4, asr #18 │ │ │ │ + rsbeq r1, r7, r4, lsl #15 │ │ │ │ + rsbeq r1, r6, ip, asr r1 │ │ │ │ + mlseq r7, r2, r8, r1 │ │ │ │ + rsbeq r1, r7, r4, lsr r7 │ │ │ │ + rsbeq r1, r6, ip, lsl #2 │ │ │ │ + rsbeq r1, r7, r2, lsl r7 │ │ │ │ + rsbeq r1, r6, sl, ror #1 │ │ │ │ + strhteq r1, [r7], #-102 @ 0xffffff9a │ │ │ │ + rsbeq r1, r6, lr, lsl #1 │ │ │ │ + rsbeq r1, r7, lr, asr r8 │ │ │ │ + rsbeq r1, r7, r4, asr r7 │ │ │ │ + rsbeq r1, r7, lr, lsl #12 │ │ │ │ + rsbeq r1, r7, lr, asr r5 │ │ │ │ + rsbeq r1, r7, r0, lsr r5 │ │ │ │ + rsbeq r1, r7, r6, asr r5 │ │ │ │ + rsbeq r1, r7, r4, lsr #9 │ │ │ │ + rsbeq r0, r6, ip, ror lr │ │ │ │ + ldrdeq r1, [r7], #-90 @ 0xffffffa6 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ mrc2 2, 6, pc, cr4, cr0, {4} │ │ │ │ @@ -379141,26 +379141,26 @@ │ │ │ │ ldc2 6, cr15, [r0], {146} @ 0x92 │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 6, cr15, [sl, #-584] @ 0xfffffdb8 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r1, r7, ip, lsl r3 │ │ │ │ - strdeq r0, [r6], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r1, r7, r0, lsr #6 │ │ │ │ + strdeq r0, [r6], #-200 @ 0xffffff38 @ │ │ │ │ + strhteq r1, [r7], #-34 @ 0xffffffde │ │ │ │ rsbeq r1, r7, lr, lsr #5 │ │ │ │ - rsbeq r1, r7, sl, lsr #5 │ │ │ │ - rsbeq r1, r7, r4, lsr r2 │ │ │ │ - rsbeq r0, r6, ip, lsl #24 │ │ │ │ - rsbeq r1, r7, r6, lsl r2 │ │ │ │ - rsbeq r0, r6, ip, ror #23 │ │ │ │ - strdeq r1, [r7], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r0, r6, lr, asr #23 │ │ │ │ - ldrdeq r1, [r7], #-28 @ 0xffffffe4 @ │ │ │ │ - strhteq r0, [r6], #-178 @ 0xffffff4e │ │ │ │ + rsbeq r1, r7, r8, lsr r2 │ │ │ │ + rsbeq r0, r6, r0, lsl ip │ │ │ │ + rsbeq r1, r7, sl, lsl r2 │ │ │ │ + strdeq r0, [r6], #-176 @ 0xffffff50 @ │ │ │ │ + strdeq r1, [r7], #-28 @ 0xffffffe4 @ │ │ │ │ + ldrdeq r0, [r6], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r1, r7, r0, ror #3 │ │ │ │ + strhteq r0, [r6], #-182 @ 0xffffff4a │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c07bc >::_M_default_append(unsigned int)@@Base+0x3dc28> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @ instruction: 0xf8df26c8 │ │ │ │ @@ -379595,50 +379595,50 @@ │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ strbt r7, [lr], -r5, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmda r6!, {r0, r2, r4, r7, r9, sl, ip, lr, pc} │ │ │ │ cdpcc 14, 1, cr2, cr1, cr11, {0} │ │ │ │ ldrshteq r9, [r1], #-100 @ 0xffffff9c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r7, r6, ror #1 │ │ │ │ - strhteq r0, [r6], #-172 @ 0xffffff54 │ │ │ │ - rsbeq r1, r7, sl, asr #1 │ │ │ │ - rsbeq r0, r6, r0, lsr #21 │ │ │ │ - rsbeq r1, r7, lr, lsr #1 │ │ │ │ - rsbeq r0, r6, r4, lsl #21 │ │ │ │ + rsbeq r1, r7, sl, ror #1 │ │ │ │ + rsbeq r0, r6, r0, asr #21 │ │ │ │ + rsbeq r1, r7, lr, asr #1 │ │ │ │ + rsbeq r0, r6, r4, lsr #21 │ │ │ │ + strhteq r1, [r7], #-2 │ │ │ │ + rsbeq r0, r6, r8, lsl #21 │ │ │ │ rsbseq r9, r1, sl, lsl r6 │ │ │ │ - strdeq r0, [r7], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r0, r6, r6, asr #19 │ │ │ │ - rsbeq r0, r7, r4, asr #31 │ │ │ │ - mlseq r6, sl, r9, r0 │ │ │ │ - rsbeq r0, r7, r4, ror pc │ │ │ │ - rsbeq r0, r6, sl, asr #18 │ │ │ │ - rsbeq r0, r7, r6, lsl pc │ │ │ │ - rsbeq r0, r7, r0, lsl #30 │ │ │ │ - strhteq r0, [r7], #-234 @ 0xffffff16 │ │ │ │ - rsbeq r0, r6, lr, lsl #17 │ │ │ │ - mlseq r7, ip, lr, r0 │ │ │ │ - rsbeq r0, r6, r0, ror r8 │ │ │ │ - rsbeq r0, r7, sl, ror lr │ │ │ │ - rsbeq r0, r6, lr, asr #16 │ │ │ │ - rsbeq r1, r7, r8, lsr r0 │ │ │ │ - rsbeq r0, r7, r0, lsl #27 │ │ │ │ - rsbeq r0, r6, r6, asr r7 │ │ │ │ - rsbeq r0, r7, r0, lsl #31 │ │ │ │ - rsbeq r0, r7, r6, ror #25 │ │ │ │ - ldrdeq r0, [r7], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r0, r7, r4, ror #28 │ │ │ │ - rsbeq r0, r7, r4, lsr #24 │ │ │ │ + strdeq r0, [r7], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r0, r6, sl, asr #19 │ │ │ │ + rsbeq r0, r7, r8, asr #31 │ │ │ │ + mlseq r6, lr, r9, r0 │ │ │ │ + rsbeq r0, r7, r8, ror pc │ │ │ │ + rsbeq r0, r6, lr, asr #18 │ │ │ │ + rsbeq r0, r7, sl, lsl pc │ │ │ │ + rsbeq r0, r7, r4, lsl #30 │ │ │ │ + strhteq r0, [r7], #-238 @ 0xffffff12 │ │ │ │ + mlseq r6, r2, r8, r0 │ │ │ │ + rsbeq r0, r7, r0, lsr #29 │ │ │ │ + rsbeq r0, r6, r4, ror r8 │ │ │ │ + rsbeq r0, r7, lr, ror lr │ │ │ │ + rsbeq r0, r6, r2, asr r8 │ │ │ │ + rsbeq r1, r7, ip, lsr r0 │ │ │ │ + rsbeq r0, r7, r4, lsl #27 │ │ │ │ + rsbeq r0, r6, sl, asr r7 │ │ │ │ + rsbeq r0, r7, r4, lsl #31 │ │ │ │ + rsbeq r0, r7, sl, ror #25 │ │ │ │ + rsbeq r0, r7, r0, ror #29 │ │ │ │ + rsbeq r0, r7, r8, ror #28 │ │ │ │ + rsbeq r0, r7, r8, lsr #24 │ │ │ │ @ instruction: 0xffffeed3 │ │ │ │ - rsbeq r0, r7, ip, lsr #22 │ │ │ │ - rsbeq r0, r6, r2, lsl #10 │ │ │ │ - strdeq r0, [r7], #-170 @ 0xffffff56 @ │ │ │ │ - ldrdeq r0, [r6], #-64 @ 0xffffffc0 @ │ │ │ │ - ldrdeq r0, [r7], #-174 @ 0xffffff52 @ │ │ │ │ - strhteq r0, [r6], #-68 @ 0xffffffbc │ │ │ │ + rsbeq r0, r7, r0, lsr fp │ │ │ │ + rsbeq r0, r6, r6, lsl #10 │ │ │ │ + strdeq r0, [r7], #-174 @ 0xffffff52 @ │ │ │ │ + ldrdeq r0, [r6], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r0, r7, r2, ror #21 │ │ │ │ + strhteq r0, [r6], #-72 @ 0xffffffb8 │ │ │ │ tstpeq r4, #-2147483647 @ p-variant is OBSOLETE @ 0x80000001 │ │ │ │ ldmdbvs r0!, {r3, r9, fp, ip, pc} │ │ │ │ vmin.u8 d4, d7, d25 │ │ │ │ @ instruction: 0xf8d4fd8b │ │ │ │ blcc 1d1ce8 │ │ │ │ addscc pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf68be708 │ │ │ │ @@ -380063,113 +380063,113 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r8, r1, r0, ror #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r7, lr, lsl #19 │ │ │ │ + mlseq r7, r2, r9, r0 │ │ │ │ @ instruction: 0xfffff7ef │ │ │ │ - rsbeq r0, r7, r8, lsr ip │ │ │ │ + rsbeq r0, r7, ip, lsr ip │ │ │ │ + rsbeq r0, r7, r4, ror #18 │ │ │ │ rsbeq r0, r7, r0, ror #18 │ │ │ │ - rsbeq r0, r7, ip, asr r9 │ │ │ │ - rsbeq r0, r6, r2, lsr r3 │ │ │ │ + rsbeq r0, r6, r6, lsr r3 │ │ │ │ rsbseq r8, r1, r8, asr #29 │ │ │ │ - rsbeq r0, r7, lr, lsl r9 │ │ │ │ - strdeq r0, [r6], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r0, r7, r2, lsr #18 │ │ │ │ + strdeq r0, [r6], #-40 @ 0xffffffd8 @ │ │ │ │ @ instruction: 0xffffee0d │ │ │ │ - rsbeq r0, r7, r0, lsl ip │ │ │ │ - ldrdeq r0, [r7], #-188 @ 0xffffff44 @ │ │ │ │ - ldrdeq r0, [r7], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r0, r7, r4, lsl ip │ │ │ │ + rsbeq r0, r7, r0, ror #23 │ │ │ │ + rsbeq r0, r7, r2, ror #23 │ │ │ │ @ instruction: 0xffffe84f │ │ │ │ - rsbeq r0, r7, ip, lsr #24 │ │ │ │ - ldrdeq r0, [r7], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r0, r7, sl, asr #23 │ │ │ │ - rsbeq r0, r7, r0, ror r8 │ │ │ │ - rsbeq r0, r6, r6, asr #4 │ │ │ │ - rsbeq r0, r7, r2, asr r8 │ │ │ │ - rsbeq r0, r6, r8, lsr #4 │ │ │ │ + rsbeq r0, r7, r0, lsr ip │ │ │ │ + ldrdeq r0, [r7], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r0, r7, lr, asr #23 │ │ │ │ + rsbeq r0, r7, r4, ror r8 │ │ │ │ + rsbeq r0, r6, sl, asr #4 │ │ │ │ + rsbeq r0, r7, r6, asr r8 │ │ │ │ + rsbeq r0, r6, ip, lsr #4 │ │ │ │ @ instruction: 0xffffe741 │ │ │ │ - rsbeq r0, r7, r0, lsl r8 │ │ │ │ - rsbeq r0, r6, r6, ror #3 │ │ │ │ - strdeq r0, [r7], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r0, r6, r8, asr #3 │ │ │ │ + rsbeq r0, r7, r4, lsl r8 │ │ │ │ + rsbeq r0, r6, sl, ror #3 │ │ │ │ + strdeq r0, [r7], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r0, r6, ip, asr #3 │ │ │ │ @ instruction: 0xfffff419 │ │ │ │ - rsbeq r0, r7, r0, asr #15 │ │ │ │ - mlseq r6, r6, r1, r0 │ │ │ │ + rsbeq r0, r7, r4, asr #15 │ │ │ │ + mlseq r6, sl, r1, r0 │ │ │ │ @ instruction: 0xffffe67b │ │ │ │ - rsbeq r0, r7, lr, lsl #15 │ │ │ │ - rsbeq r0, r6, r4, ror #2 │ │ │ │ - rsbeq r0, r7, ip, ror #14 │ │ │ │ - rsbeq r0, r6, r0, asr #2 │ │ │ │ + mlseq r7, r2, r7, r0 │ │ │ │ + rsbeq r0, r6, r8, ror #2 │ │ │ │ + rsbeq r0, r7, r0, ror r7 │ │ │ │ + rsbeq r0, r6, r4, asr #2 │ │ │ │ @ instruction: 0xffffe5e5 │ │ │ │ - rsbeq r0, r7, r8, lsr r7 │ │ │ │ - rsbeq r0, r6, lr, lsl #2 │ │ │ │ + rsbeq r0, r7, ip, lsr r7 │ │ │ │ + rsbeq r0, r6, r2, lsl r1 │ │ │ │ @ instruction: 0xffffeb93 │ │ │ │ - rsbeq r0, r7, r6, lsl #14 │ │ │ │ - ldrdeq r0, [r6], #-12 @ │ │ │ │ - rsbeq r0, r7, r0, lsl #21 │ │ │ │ - strhteq r0, [r7], #-160 @ 0xffffff60 │ │ │ │ - rsbeq r0, r7, r4, asr #13 │ │ │ │ - mlseq r6, sl, r0, r0 │ │ │ │ - rsbeq r0, r7, r8, lsl #21 │ │ │ │ - strhteq r0, [r7], #-170 @ 0xffffff56 │ │ │ │ - rsbeq r0, r7, r4, lsl #13 │ │ │ │ - rsbeq r0, r6, ip, asr r0 │ │ │ │ - strhteq ip, [r6], #-66 @ 0xffffffbe │ │ │ │ - ldrdeq r0, [r7], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r0, r7, sl, lsl #21 │ │ │ │ - rsbeq r0, r7, r0, asr #12 │ │ │ │ - rsbeq r0, r6, r8, lsl r0 │ │ │ │ - rsbeq r0, r7, r2, asr #21 │ │ │ │ - rsbeq r0, r7, r8, lsl #22 │ │ │ │ - rsbeq r0, r7, r6, lsl #12 │ │ │ │ - ldrdeq pc, [r5], #-254 @ 0xffffff02 @ │ │ │ │ - strdeq r0, [r7], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r0, r7, r2, lsr fp │ │ │ │ - rsbeq r0, r7, ip, asr #11 │ │ │ │ - rsbeq pc, r5, r4, lsr #31 │ │ │ │ - rsbeq r0, r7, r4, lsr fp │ │ │ │ + rsbeq r0, r7, sl, lsl #14 │ │ │ │ + rsbeq r0, r6, r0, ror #1 │ │ │ │ + rsbeq r0, r7, r4, lsl #21 │ │ │ │ + strhteq r0, [r7], #-164 @ 0xffffff5c │ │ │ │ + rsbeq r0, r7, r8, asr #13 │ │ │ │ + mlseq r6, lr, r0, r0 │ │ │ │ + rsbeq r0, r7, ip, lsl #21 │ │ │ │ + strhteq r0, [r7], #-174 @ 0xffffff52 │ │ │ │ + rsbeq r0, r7, r8, lsl #13 │ │ │ │ + rsbeq r0, r6, r0, rrx │ │ │ │ + strhteq ip, [r6], #-70 @ 0xffffffba │ │ │ │ + rsbeq r0, r7, r0, ror #21 │ │ │ │ + rsbeq r0, r7, lr, lsl #21 │ │ │ │ + rsbeq r0, r7, r4, asr #12 │ │ │ │ + rsbeq r0, r6, ip, lsl r0 │ │ │ │ + rsbeq r0, r7, r6, asr #21 │ │ │ │ + rsbeq r0, r7, ip, lsl #22 │ │ │ │ + rsbeq r0, r7, sl, lsl #12 │ │ │ │ + rsbeq pc, r5, r2, ror #31 │ │ │ │ strdeq r0, [r7], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r0, r7, r8, ror r5 │ │ │ │ - rsbeq pc, r5, r0, asr pc @ │ │ │ │ - rsbeq r0, r7, r2, lsl fp │ │ │ │ - rsbeq r0, r7, r4, asr #22 │ │ │ │ - rsbeq r0, r7, lr, lsr r5 │ │ │ │ - rsbeq pc, r5, r6, lsl pc @ │ │ │ │ - strhteq r0, [r7], #-182 @ 0xffffff4a │ │ │ │ - rsbeq r0, r7, lr, lsl #23 │ │ │ │ - rsbeq r0, r7, r8, lsl fp │ │ │ │ - strdeq r0, [r7], #-76 @ 0xffffffb4 @ │ │ │ │ - ldrdeq pc, [r5], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r0, r7, sl, ror fp │ │ │ │ - ldrdeq r0, [r7], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r0, r7, r2, asr #9 │ │ │ │ - mlseq r5, sl, lr, pc @ │ │ │ │ - strhteq r0, [r7], #-188 @ 0xffffff44 │ │ │ │ - rsbeq r0, r7, r4, lsl #24 │ │ │ │ - rsbeq r0, r7, r6, lsl #9 │ │ │ │ - rsbeq pc, r5, lr, asr lr @ │ │ │ │ - rsbeq r0, r7, ip, ror #23 │ │ │ │ - rsbeq r0, r7, r2, lsr ip │ │ │ │ - rsbeq r0, r7, ip, asr #8 │ │ │ │ - rsbeq pc, r5, r4, lsr #28 │ │ │ │ - rsbeq r0, r7, lr, lsl ip │ │ │ │ - rsbeq r0, r7, ip, lsr ip │ │ │ │ - rsbeq r0, r7, r8, lsl #8 │ │ │ │ - rsbeq pc, r5, r0, ror #27 │ │ │ │ - rsbeq r0, r7, r8, ror ip │ │ │ │ - rsbeq r0, r7, ip, asr ip │ │ │ │ - rsbeq r0, r7, ip, lsl #24 │ │ │ │ - rsbeq r0, r7, r8, asr #7 │ │ │ │ - rsbeq pc, r5, r0, lsr #27 │ │ │ │ + rsbeq r0, r7, r6, lsr fp │ │ │ │ + ldrdeq r0, [r7], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq pc, r5, r8, lsr #31 │ │ │ │ + rsbeq r0, r7, r8, lsr fp │ │ │ │ + strdeq r0, [r7], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r0, r7, ip, ror r5 │ │ │ │ + rsbeq pc, r5, r4, asr pc @ │ │ │ │ + rsbeq r0, r7, r6, lsl fp │ │ │ │ + rsbeq r0, r7, r8, asr #22 │ │ │ │ + rsbeq r0, r7, r2, asr #10 │ │ │ │ + rsbeq pc, r5, sl, lsl pc @ │ │ │ │ + strhteq r0, [r7], #-186 @ 0xffffff46 │ │ │ │ + mlseq r7, r2, fp, r0 │ │ │ │ + rsbeq r0, r7, ip, lsl fp │ │ │ │ + rsbeq r0, r7, r0, lsl #10 │ │ │ │ + ldrdeq pc, [r5], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r0, r7, lr, ror fp │ │ │ │ + ldrdeq r0, [r7], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r0, r7, r6, asr #9 │ │ │ │ + mlseq r5, lr, lr, pc @ │ │ │ │ + rsbeq r0, r7, r0, asr #23 │ │ │ │ + rsbeq r0, r7, r8, lsl #24 │ │ │ │ + rsbeq r0, r7, sl, lsl #9 │ │ │ │ + rsbeq pc, r5, r2, ror #28 │ │ │ │ + strdeq r0, [r7], #-176 @ 0xffffff50 @ │ │ │ │ rsbeq r0, r7, r6, lsr ip │ │ │ │ - rsbeq r0, r7, r0, lsl #25 │ │ │ │ - rsbeq r0, r7, ip, lsl #7 │ │ │ │ - rsbeq pc, r5, r4, ror #26 │ │ │ │ + rsbeq r0, r7, r0, asr r4 │ │ │ │ + rsbeq pc, r5, r8, lsr #28 │ │ │ │ + rsbeq r0, r7, r2, lsr #24 │ │ │ │ + rsbeq r0, r7, r0, asr #24 │ │ │ │ + rsbeq r0, r7, ip, lsl #8 │ │ │ │ + rsbeq pc, r5, r4, ror #27 │ │ │ │ + rsbeq r0, r7, ip, ror ip │ │ │ │ + rsbeq r0, r7, r0, ror #24 │ │ │ │ + rsbeq r0, r7, r0, lsl ip │ │ │ │ + rsbeq r0, r7, ip, asr #7 │ │ │ │ + rsbeq pc, r5, r4, lsr #27 │ │ │ │ + rsbeq r0, r7, sl, lsr ip │ │ │ │ + rsbeq r0, r7, r4, lsl #25 │ │ │ │ + mlseq r7, r0, r3, r0 │ │ │ │ + rsbeq pc, r5, r8, ror #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r6, r1, fp, lsl #18 │ │ │ │ ldc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ @ instruction: 0xeeb07b28 │ │ │ │ vstr d7, [r2, #796] @ 0x31c │ │ │ │ ldrbmi r7, [r0, -r0, lsl #22]! │ │ │ │ @ instruction: 0xeebf690a │ │ │ │ @@ -380317,16 +380317,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 6, cr15, [ip], {145} @ 0x91 │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ ldrmi r2, [r0], -r0, lsl #6 │ │ │ │ andlt r6, r2, r3, lsr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r0, [r7], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq pc, r5, r6, asr r9 @ │ │ │ │ + rsbeq r0, r7, r2, lsl #18 │ │ │ │ + rsbeq pc, r5, sl, asr r9 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdd740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, lsr #31 │ │ │ │ blmi c18df0 │ │ │ │ ldrbtmi fp, [sl], #-147 @ 0xffffff6d │ │ │ │ @ instruction: 0xf10dac0c │ │ │ │ @@ -380397,16 +380397,16 @@ │ │ │ │ orrscs r9, sp, r1 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf691300c │ │ │ │ stmdami r4, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 1ec40b2 │ │ │ │ ldrb r9, [ip, r1, lsl #20] │ │ │ │ - rsbeq r0, r7, lr, lsr #15 │ │ │ │ - rsbeq pc, r5, r6, lsl #16 │ │ │ │ + strhteq r0, [r7], #-114 @ 0xffffff8e │ │ │ │ + rsbeq pc, r5, sl, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdd880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r8, ror #31 │ │ │ │ stmdbvs fp, {r2, r4, r9, sl, lr} │ │ │ │ stmdavs r2, {r0, r1, r7, ip, sp, pc} │ │ │ │ ldmdavs fp, {r0, r7, r8, fp, sp, lr} │ │ │ │ @@ -380439,16 +380439,16 @@ │ │ │ │ bls 2053ac │ │ │ │ andlt r4, r3, r0, lsl r6 │ │ │ │ stccs 13, cr11, [r2], {48} @ 0x30 │ │ │ │ strmi fp, [r4], -r8, lsl #30 │ │ │ │ stccs 0, cr13, [r1], {213} @ 0xd5 │ │ │ │ strcs fp, [r2], #-3848 @ 0xfffff0f8 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ - rsbeq r0, r7, ip, lsl r7 │ │ │ │ - rsbeq pc, r5, r4, ror r7 @ │ │ │ │ + rsbeq r0, r7, r0, lsr #14 │ │ │ │ + rsbeq pc, r5, r8, ror r7 @ │ │ │ │ @ instruction: 0xed9f690b │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blne ec1d78 │ │ │ │ blcs f41d7c │ │ │ │ blne ff382204 │ │ │ │ blx 5c22fc │ │ │ │ ldc 13, cr13, [pc, #92] @ 186798 │ │ │ │ @@ -380597,22 +380597,22 @@ │ │ │ │ @ instruction: 0xf92cf691 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf9e8f691 │ │ │ │ @ instruction: 0xf68ae7ab │ │ │ │ svclt 0x0000ee74 │ │ │ │ rsbseq r8, r1, ip, ror #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r7, ip, lsr r5 │ │ │ │ - mlseq r5, r4, r5, pc @ │ │ │ │ + rsbeq r0, r7, r0, asr #10 │ │ │ │ + mlseq r5, r8, r5, pc @ │ │ │ │ rsbseq r8, r1, lr, lsr #2 │ │ │ │ - rsbeq pc, r7, r6, asr pc @ │ │ │ │ - rsbeq r0, r7, r6, asr #9 │ │ │ │ - rsbeq pc, r5, lr, lsl r5 @ │ │ │ │ - rsbeq r0, r7, sl, lsr #9 │ │ │ │ - rsbeq pc, r5, r8, lsl #10 │ │ │ │ + rsbeq pc, r7, sl, asr pc @ │ │ │ │ + rsbeq r0, r7, sl, asr #9 │ │ │ │ + rsbeq pc, r5, r2, lsr #10 │ │ │ │ + rsbeq r0, r7, lr, lsr #9 │ │ │ │ + rsbeq pc, r5, ip, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecddbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ ldrdlt ip, [r9], ip @ │ │ │ │ strcs r4, [r0], #-2358 @ 0xfffff6ca │ │ │ │ ldrbtmi r4, [ip], #3382 @ 0xd36 │ │ │ │ @@ -380667,31 +380667,31 @@ │ │ │ │ stmdals r5, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6914629 │ │ │ │ @ instruction: 0xe7d9f95d │ │ │ │ stcl 6, cr15, [r8, #552]! @ 0x228 │ │ │ │ rsbseq r8, r1, r2, asr #32 │ │ │ │ @ instruction: 0xfffff8f1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r7, r6, lsr r4 │ │ │ │ - rsbeq pc, r7, r8, ror #28 │ │ │ │ + rsbeq r0, r7, sl, lsr r4 │ │ │ │ + rsbeq pc, r7, ip, ror #28 │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xfffffbed │ │ │ │ @ instruction: 0xfffffe75 │ │ │ │ @ instruction: 0xfffffd05 │ │ │ │ @ instruction: 0xfffffd79 │ │ │ │ @ instruction: 0xfffff8d9 │ │ │ │ @ instruction: 0xfffffc49 │ │ │ │ @ instruction: 0xfffffa51 │ │ │ │ @ instruction: 0xfffffb01 │ │ │ │ @ instruction: 0xfffff897 │ │ │ │ @ instruction: 0xfffffa5f │ │ │ │ @ instruction: 0xfffffa49 │ │ │ │ ldrhteq r7, [r1], #-252 @ 0xffffff04 │ │ │ │ - mlseq r7, r8, r3, r0 │ │ │ │ - rsbeq pc, r5, lr, ror #7 │ │ │ │ + mlseq r7, ip, r3, r0 │ │ │ │ + strdeq pc, [r5], #-50 @ 0xffffffce @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecddcf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ ldrdlt lr, [r8], r0 │ │ │ │ strcs r4, [r0], #-2355 @ 0xfffff6cd │ │ │ │ ldrdgt pc, [ip], #143 @ 0x8f │ │ │ │ @@ -380743,31 +380743,31 @@ │ │ │ │ @ instruction: 0xf6914478 │ │ │ │ bls 304ee4 >::_M_default_append(unsigned int)@@Base+0x82350> │ │ │ │ @ instruction: 0xf68ae7e3 │ │ │ │ svclt 0x0000ed52 │ │ │ │ rsbseq r7, r1, r4, lsl #30 │ │ │ │ @ instruction: 0xfffff7b3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r0, [r7], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq pc, r7, sl, lsr #26 │ │ │ │ + strdeq r0, [r7], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq pc, r7, lr, lsr #26 │ │ │ │ @ instruction: 0xfffffe69 │ │ │ │ @ instruction: 0xfffffaab │ │ │ │ @ instruction: 0xfffffd33 │ │ │ │ @ instruction: 0xfffffbc3 │ │ │ │ @ instruction: 0xfffffc37 │ │ │ │ @ instruction: 0xfffff797 │ │ │ │ @ instruction: 0xfffff911 │ │ │ │ @ instruction: 0xfffff9c3 │ │ │ │ @ instruction: 0xfffff759 │ │ │ │ @ instruction: 0xfffff921 │ │ │ │ @ instruction: 0xfffff90d │ │ │ │ @ instruction: 0xfffffae9 │ │ │ │ rsbseq r7, r1, sl, ror lr │ │ │ │ - rsbeq r0, r7, r4, asr r2 │ │ │ │ - rsbeq pc, r5, ip, lsr #5 │ │ │ │ + rsbeq r0, r7, r8, asr r2 │ │ │ │ + strhteq pc, [r5], #-32 @ 0xffffffe0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdde28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -380786,27 +380786,27 @@ │ │ │ │ tstpvc r7, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffaef690 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf6914478 │ │ │ │ strtmi pc, [r0], -r9, ror #16 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbeq pc, r7, ip, lsl ip @ │ │ │ │ - mlseq r7, r8, r1, r0 │ │ │ │ - strdeq pc, [r5], #-16 @ │ │ │ │ + rsbeq pc, r7, r0, lsr #24 │ │ │ │ + mlseq r7, ip, r1, r0 │ │ │ │ + strdeq pc, [r5], #-20 @ 0xffffffec @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecdde9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmib r2!, {r0, r1, r3, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq pc, r7, lr, lsr #23 │ │ │ │ + strhteq pc, [r7], #-178 @ 0xffffff4e @ │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x47706013 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ ldrbmi r6, [r0, -fp, asr #32]! │ │ │ │ cmppcs sl, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlalbtcs pc, r6, r0, r6 @ │ │ │ │ andcs r6, r1, r1, lsl r0 │ │ │ │ @@ -380853,16 +380853,16 @@ │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ ldrmi r2, [r0], -r0, lsl #6 │ │ │ │ andlt r6, r2, r3, lsr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ qasxcc lr, ip, r8 │ │ │ │ svccc 0x00d78b56 │ │ │ │ - ldrdeq r0, [r7], #-10 @ │ │ │ │ - strdeq pc, [r5], #-14 @ │ │ │ │ + ldrdeq r0, [r7], #-14 @ │ │ │ │ + rsbeq pc, r5, r2, lsl #2 │ │ │ │ ldmdavs r2, {r1, r3, r8, fp, sp, lr} │ │ │ │ bleq bc23ec │ │ │ │ bleq ff1c287c │ │ │ │ blx 5c2970 │ │ │ │ ldc 8, cr13, [pc, #20] @ 186dc4 │ │ │ │ andcs r0, r1, sp, lsl #22 │ │ │ │ bleq 1c23c4 │ │ │ │ @@ -381289,18 +381289,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff0c4e9e │ │ │ │ stmdbls r0, {r3, fp, lr} │ │ │ │ @ instruction: 0xf6904478 │ │ │ │ bls 1c6644 │ │ │ │ svclt 0x0000e7ab │ │ │ │ ... │ │ │ │ - rsbeq pc, r6, r8, lsr #20 │ │ │ │ - rsbeq lr, r5, ip, asr #20 │ │ │ │ - rsbeq pc, r6, r8, ror #19 │ │ │ │ - rsbeq lr, r5, ip, lsl #20 │ │ │ │ + rsbeq pc, r6, ip, lsr #20 │ │ │ │ + rsbeq lr, r5, r0, asr sl │ │ │ │ + rsbeq pc, r6, ip, ror #19 │ │ │ │ + rsbeq lr, r5, r0, lsl sl │ │ │ │ @ instruction: 0xed9f690b │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blne ec2adc │ │ │ │ blcs f42ae0 │ │ │ │ blne ff382f68 │ │ │ │ blx 5c3060 │ │ │ │ ldc 13, cr13, [pc, #92] @ 1874fc │ │ │ │ @@ -381655,22 +381655,22 @@ │ │ │ │ @ instruction: 0xf69071a0 │ │ │ │ @ instruction: 0x4621f8dd │ │ │ │ @ instruction: 0xf6904630 │ │ │ │ @ instruction: 0xe7a9f999 │ │ │ │ cdp 6, 2, cr15, cr4, cr9, {4} │ │ │ │ ldrsbteq r7, [r1], #-4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq pc, [r6], #-70 @ 0xffffffba @ │ │ │ │ - strdeq lr, [r5], #-74 @ 0xffffffb6 @ │ │ │ │ + ldrdeq pc, [r6], #-74 @ 0xffffffb6 @ │ │ │ │ + strdeq lr, [r5], #-78 @ 0xffffffb2 @ │ │ │ │ @ instruction: 0x00717094 │ │ │ │ - rsbeq pc, r6, r0, asr #9 │ │ │ │ - rsbeq pc, r6, lr, asr r4 @ │ │ │ │ - rsbeq lr, r5, r2, lsl #9 │ │ │ │ - rsbeq pc, r6, r2, asr #8 │ │ │ │ - rsbeq lr, r5, ip, ror #8 │ │ │ │ + rsbeq pc, r6, r4, asr #9 │ │ │ │ + rsbeq pc, r6, r2, ror #8 │ │ │ │ + rsbeq lr, r5, r6, lsl #9 │ │ │ │ + rsbeq pc, r6, r6, asr #8 │ │ │ │ + rsbeq lr, r5, r0, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdec58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, r9, r8, ror #1 │ │ │ │ strcs r4, [r0], #-2361 @ 0xfffff6c7 │ │ │ │ ldrbtmi r4, [ip], #3385 @ 0xd39 │ │ │ │ @@ -381728,16 +381728,16 @@ │ │ │ │ stmdals r5, {r0, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6904629 │ │ │ │ ldrb pc, [r9, r9, lsl #18] @ │ │ │ │ ldc 6, cr15, [r4, #548] @ 0x224 │ │ │ │ rsbseq r6, r1, r6, lsr #31 │ │ │ │ @ instruction: 0xfffff525 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq pc, [r6], #-58 @ 0xffffffc6 @ │ │ │ │ - ldrdeq pc, [r6], #-48 @ 0xffffffd0 @ │ │ │ │ + ldrdeq pc, [r6], #-62 @ 0xffffffc2 @ │ │ │ │ + ldrdeq pc, [r6], #-52 @ 0xffffffcc @ │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xfffff211 │ │ │ │ @ instruction: 0xfffff211 │ │ │ │ @ instruction: 0xfffff8dd │ │ │ │ @ instruction: 0xfffff221 │ │ │ │ @ instruction: 0xfffffe61 │ │ │ │ @ instruction: 0xfffff9bd │ │ │ │ @@ -381745,16 +381745,16 @@ │ │ │ │ @ instruction: 0xfffff551 │ │ │ │ @ instruction: 0xfffffa27 │ │ │ │ @ instruction: 0xfffff1ed │ │ │ │ @ instruction: 0xfffff2b3 │ │ │ │ @ instruction: 0xfffff20b │ │ │ │ @ instruction: 0xfffff1fd │ │ │ │ rsbseq r6, r1, r4, lsl pc │ │ │ │ - rsbeq pc, r6, r4, lsr #6 │ │ │ │ - rsbeq lr, r5, r6, asr #6 │ │ │ │ + rsbeq pc, r6, r8, lsr #6 │ │ │ │ + rsbeq lr, r5, sl, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecdeda8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ ldrdlt lr, [r8], ip │ │ │ │ strcs r4, [r0], #-2358 @ 0xfffff6ca │ │ │ │ ldrsbgt pc, [r8], #143 @ 0x8f @ │ │ │ │ @@ -381809,16 +381809,16 @@ │ │ │ │ @ instruction: 0xf6904478 │ │ │ │ bls 305e28 >::_M_default_append(unsigned int)@@Base+0x83294> │ │ │ │ @ instruction: 0xf689e7e3 │ │ │ │ svclt 0x0000ecf4 │ │ │ │ rsbseq r6, r1, r4, asr lr │ │ │ │ @ instruction: 0xfffff3d3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r6, r8, lsl #5 │ │ │ │ - rsbeq pc, r6, lr, ror r2 @ │ │ │ │ + rsbeq pc, r6, ip, lsl #5 │ │ │ │ + rsbeq pc, r6, r2, lsl #5 │ │ │ │ @ instruction: 0xfffffe55 │ │ │ │ @ instruction: 0xfffff0bb │ │ │ │ @ instruction: 0xfffff0bb │ │ │ │ @ instruction: 0xfffff787 │ │ │ │ @ instruction: 0xfffffd0d │ │ │ │ @ instruction: 0xfffff869 │ │ │ │ @ instruction: 0xfffff599 │ │ │ │ @@ -381826,16 +381826,16 @@ │ │ │ │ @ instruction: 0xfffff8d5 │ │ │ │ @ instruction: 0xfffff09b │ │ │ │ @ instruction: 0xfffff161 │ │ │ │ @ instruction: 0xfffff0b9 │ │ │ │ @ instruction: 0xfffff0ad │ │ │ │ @ instruction: 0xfffff095 │ │ │ │ ldrhteq r6, [r1], #-222 @ 0xffffff22 │ │ │ │ - rsbeq pc, r6, ip, asr #3 │ │ │ │ - strdeq lr, [r5], #-16 @ │ │ │ │ + ldrdeq pc, [r6], #-16 @ │ │ │ │ + strdeq lr, [r5], #-20 @ 0xffffffec @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdeeec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -381854,27 +381854,27 @@ │ │ │ │ biccs pc, r2, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff4cf68f │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf6904478 │ │ │ │ strtmi pc, [r0], -r7, lsl #16 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbeq pc, r6, ip, asr r1 @ │ │ │ │ - rsbeq pc, r6, r8, lsl #2 │ │ │ │ - rsbeq lr, r5, ip, lsr #2 │ │ │ │ + rsbeq pc, r6, r0, ror #2 │ │ │ │ + rsbeq pc, r6, ip, lsl #2 │ │ │ │ + rsbeq lr, r5, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecdef60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmib r0, {r1, r3, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq pc, r6, lr, ror #1 │ │ │ │ + strdeq pc, [r6], #-2 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x21b5f24c │ │ │ │ teqppl fp, r5, asr #5 @ p-variant is OBSOLETE │ │ │ │ andcs r6, r1, r1, lsl r0 │ │ │ │ submi r6, fp, fp, lsl r8 │ │ │ │ @ instruction: 0x47706013 │ │ │ │ svclt 0x000c2a01 │ │ │ │ @@ -381892,16 +381892,16 @@ │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-411 @ 0xfffffe65 │ │ │ │ @ instruction: 0xf68f300c │ │ │ │ stmdami r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf68f4478 │ │ │ │ @ instruction: 0x2001ffbb │ │ │ │ svclt 0x0000bd08 │ │ │ │ - strhteq pc, [r6], #-2 @ │ │ │ │ - rsbeq pc, r6, r0, asr #1 │ │ │ │ + strhteq pc, [r6], #-6 @ │ │ │ │ + rsbeq pc, r6, r4, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdeff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd8 │ │ │ │ stmdavs r4, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ ldmdavs r2, {r1, r2, r7, ip, sp, pc} │ │ │ │ ldrsbt pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ @@ -381964,16 +381964,16 @@ │ │ │ │ svccc 0x00f7401c │ │ │ │ ldrpl lr, [sl, #343]! @ 0x157 │ │ │ │ svccc 0x00f6be1c │ │ │ │ ldcgt 4, cr1, [ip], #-420 @ 0xfffffe5c │ │ │ │ svccc 0x00d23531 │ │ │ │ @ instruction: 0xc6ec5a7e │ │ │ │ svccc 0x00d04f20 │ │ │ │ - rsbeq lr, r6, r2, asr #31 │ │ │ │ - rsbeq sp, r5, r2, lsr #31 │ │ │ │ + rsbeq lr, r6, r6, asr #31 │ │ │ │ + rsbeq sp, r5, r6, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdf114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, r9, ip, asr #1 │ │ │ │ strcs r4, [r0], #-2354 @ 0xfffff6ce │ │ │ │ ldrbtmi r4, [ip], #3378 @ 0xd32 │ │ │ │ @@ -382024,28 +382024,28 @@ │ │ │ │ strtmi r9, [r9], -r5, lsl #16 │ │ │ │ cdp2 6, 11, cr15, cr10, cr15, {4} │ │ │ │ @ instruction: 0xf689e7d9 │ │ │ │ svclt 0x0000eb46 │ │ │ │ rsbseq r6, r1, sl, ror #21 │ │ │ │ andeq r0, r0, sp, asr r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r6, lr, lsl #31 │ │ │ │ - rsbeq lr, r6, r4, lsr #31 │ │ │ │ + mlseq r6, r2, pc, lr @ │ │ │ │ + rsbeq lr, r6, r8, lsr #31 │ │ │ │ @ instruction: 0xfffffe8b │ │ │ │ @ instruction: 0xffffffa5 │ │ │ │ andeq r0, r0, r7, ror #5 │ │ │ │ strheq r0, [r0], -r7 │ │ │ │ @ instruction: 0xfffffe43 │ │ │ │ @ instruction: 0xfffffe03 │ │ │ │ @ instruction: 0xfffffe13 │ │ │ │ @ instruction: 0xfffffe1f │ │ │ │ @ instruction: 0xfffffe21 │ │ │ │ rsbseq r6, r1, r6, ror sl │ │ │ │ - rsbeq lr, r6, sl, asr #29 │ │ │ │ - rsbeq sp, r5, r8, lsr #29 │ │ │ │ + rsbeq lr, r6, lr, asr #29 │ │ │ │ + rsbeq sp, r5, ip, lsr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, asr #24 │ │ │ │ strmi r4, [r5], -r4, asr #18 │ │ │ │ mrcls 4, 0, r4, cr4, cr12, {3} │ │ │ │ @@ -382113,26 +382113,26 @@ │ │ │ │ ldmdami r1, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ cdp2 6, 0, cr15, cr6, cr15, {4} │ │ │ │ @ instruction: 0xf689e7e4 │ │ │ │ svclt 0x0000ea92 │ │ │ │ rsbseq r6, r1, ip, asr #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r6, r4, lsl lr │ │ │ │ - strdeq sp, [r5], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq lr, r6, r8, lsl lr │ │ │ │ + strdeq sp, [r5], #-216 @ 0xffffff28 @ │ │ │ │ rsbseq r6, r1, lr, lsl #19 │ │ │ │ - rsbeq lr, r6, sl, asr #28 │ │ │ │ - mlseq r6, r8, sp, lr │ │ │ │ - rsbeq sp, r5, r8, ror sp │ │ │ │ - rsbeq lr, r6, lr, ror sp │ │ │ │ - rsbeq sp, r5, lr, asr sp │ │ │ │ - rsbeq lr, r6, r8, ror #26 │ │ │ │ - rsbeq sp, r5, r8, asr #26 │ │ │ │ - rsbeq lr, r6, sl, asr #26 │ │ │ │ - rsbeq lr, r6, sl, lsr #27 │ │ │ │ + rsbeq lr, r6, lr, asr #28 │ │ │ │ + mlseq r6, ip, sp, lr │ │ │ │ + rsbeq sp, r5, ip, ror sp │ │ │ │ + rsbeq lr, r6, r2, lsl #27 │ │ │ │ + rsbeq sp, r5, r2, ror #26 │ │ │ │ + rsbeq lr, r6, ip, ror #26 │ │ │ │ + rsbeq sp, r5, ip, asr #26 │ │ │ │ + rsbeq lr, r6, lr, asr #26 │ │ │ │ + rsbeq lr, r6, lr, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feceada4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blhi 1c3c7c │ │ │ │ blvs 9c3820 │ │ │ │ @@ -382332,29 +382332,29 @@ │ │ │ │ @ instruction: 0xf06f1111 │ │ │ │ ldrbtmi r0, [r8], #-1034 @ 0xfffffbf6 │ │ │ │ @ instruction: 0xf68f300c │ │ │ │ stmdami r7, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ mcrr2 6, 8, pc, sl, cr15 @ │ │ │ │ svclt 0x0000e7de │ │ │ │ - mlseq r6, sl, sl, lr │ │ │ │ - strdeq lr, [r6], #-148 @ 0xffffff6c @ │ │ │ │ - ldrdeq sp, [r5], #-148 @ 0xffffff6c @ │ │ │ │ - ldrdeq lr, [r6], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq lr, r6, r2, lsr sl │ │ │ │ + mlseq r6, lr, sl, lr │ │ │ │ + strdeq lr, [r6], #-152 @ 0xffffff68 @ │ │ │ │ + ldrdeq sp, [r5], #-152 @ 0xffffff68 @ │ │ │ │ + ldrdeq lr, [r6], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq lr, r6, r6, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecdf6e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldcl 6, cr15, [r0, #548] @ 0x224 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - strdeq lr, [r6], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq lr, r6, r2, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecdf708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ strhlt lr, [r8], ip │ │ │ │ strcs r4, [r0], #-2350 @ 0xfffff6d2 │ │ │ │ ldrsbtgt pc, [r8], pc @ │ │ │ │ @@ -382401,28 +382401,28 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx ff3c6002 │ │ │ │ strb r9, [r3, r5, lsl #20]! │ │ │ │ ldmda r2, {r0, r3, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrshteq r6, [r1], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xfffffc67 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r6, r8, r9, lr │ │ │ │ - rsbeq lr, r6, lr, lsr #19 │ │ │ │ + mlseq r6, ip, r9, lr │ │ │ │ + strhteq lr, [r6], #-146 @ 0xffffff6e │ │ │ │ @ instruction: 0xfffff891 │ │ │ │ @ instruction: 0xfffff9ab │ │ │ │ @ instruction: 0xfffffced │ │ │ │ @ instruction: 0xfffffabd │ │ │ │ @ instruction: 0xfffff849 │ │ │ │ @ instruction: 0xfffff809 │ │ │ │ @ instruction: 0xfffff819 │ │ │ │ @ instruction: 0xfffff825 │ │ │ │ @ instruction: 0xfffff827 │ │ │ │ rsbseq r6, r1, ip, ror r4 │ │ │ │ - rsbeq lr, r6, lr, asr #17 │ │ │ │ - rsbeq sp, r5, lr, lsr #17 │ │ │ │ + ldrdeq lr, [r6], #-130 @ 0xffffff7e @ │ │ │ │ + strhteq sp, [r5], #-130 @ 0xffffff7e │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x47706013 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ ldrbmi r6, [r0, -fp, asr #32]! │ │ │ │ blvc bc3c6c │ │ │ │ stc 0, cr2, [r3, #4] │ │ │ │ @@ -382494,16 +382494,16 @@ │ │ │ │ @ instruction: 0x21b99001 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf68f300c │ │ │ │ stmdami r4, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 346186 >::_M_default_append(unsigned int)@@Base+0xc35f2> │ │ │ │ ldrb r9, [ip, r1, lsl #20] │ │ │ │ - rsbeq lr, r6, r6, ror #15 │ │ │ │ - rsbeq sp, r5, sl, lsr #14 │ │ │ │ + rsbeq lr, r6, sl, ror #15 │ │ │ │ + rsbeq sp, r5, lr, lsr #14 │ │ │ │ @ instruction: 0xed9f690b │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blne ec3dac │ │ │ │ blcs f43db0 │ │ │ │ blne ff384238 │ │ │ │ blx 5c4330 │ │ │ │ ldc 13, cr13, [pc, #92] @ 1887cc │ │ │ │ @@ -382851,22 +382851,22 @@ │ │ │ │ @ instruction: 0xff84f68e │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf840f68f │ │ │ │ @ instruction: 0xf688e7ab │ │ │ │ svclt 0x0000eccc │ │ │ │ rsbseq r5, r1, ip, lsl lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r6, r0, lsl #6 │ │ │ │ - rsbeq sp, r5, r4, asr #4 │ │ │ │ + rsbeq lr, r6, r4, lsl #6 │ │ │ │ + rsbeq sp, r5, r8, asr #4 │ │ │ │ ldrsbteq r5, [r1], #-222 @ 0xffffff22 │ │ │ │ - rsbeq lr, r6, r6, ror #5 │ │ │ │ - rsbeq lr, r6, sl, lsl #5 │ │ │ │ - rsbeq sp, r5, lr, asr #3 │ │ │ │ - rsbeq lr, r6, lr, ror #4 │ │ │ │ - strhteq sp, [r5], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq lr, r6, sl, ror #5 │ │ │ │ + rsbeq lr, r6, lr, lsl #5 │ │ │ │ + ldrdeq sp, [r5], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq lr, r6, r2, ror r2 │ │ │ │ + strhteq sp, [r5], #-28 @ 0xffffffe4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdff0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, r9, r4, ror #1 │ │ │ │ strcs r4, [r0], #-2360 @ 0xfffff6c8 │ │ │ │ ldrbtmi r4, [ip], #3384 @ 0xd38 │ │ │ │ @@ -382923,32 +382923,32 @@ │ │ │ │ strtmi r9, [r9], -r5, lsl #16 │ │ │ │ @ instruction: 0xffb2f68e │ │ │ │ @ instruction: 0xf688e7d9 │ │ │ │ svclt 0x0000ec3e │ │ │ │ ldrshteq r5, [r1], #-194 @ 0xffffff3e │ │ │ │ @ instruction: 0xfffff989 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq lr, [r6], #-30 @ 0xffffffe2 @ │ │ │ │ - strdeq lr, [r6], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq lr, r6, r2, lsl #4 │ │ │ │ + strdeq lr, [r6], #-28 @ 0xffffffe4 @ │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xfffff8b5 │ │ │ │ @ instruction: 0xfffff8b5 │ │ │ │ @ instruction: 0xfffff96d │ │ │ │ @ instruction: 0xfffffe67 │ │ │ │ @ instruction: 0xfffff9db │ │ │ │ @ instruction: 0xfffffa53 │ │ │ │ andeq r0, r0, r9, asr #1 │ │ │ │ @ instruction: 0xfffff8d3 │ │ │ │ @ instruction: 0xfffff8a1 │ │ │ │ @ instruction: 0xfffff88b │ │ │ │ @ instruction: 0xfffff8a3 │ │ │ │ @ instruction: 0xfffff8b5 │ │ │ │ rsbseq r5, r1, r6, ror #24 │ │ │ │ - rsbeq lr, r6, r6, asr r1 │ │ │ │ - mlseq r5, r8, r0, sp │ │ │ │ + rsbeq lr, r6, sl, asr r1 │ │ │ │ + mlseq r5, ip, r0, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feceba60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0xf04f6843 │ │ │ │ ldc 12, cr0, [pc, #4] @ 188e6c │ │ │ │ @@ -383158,32 +383158,32 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ ldc2l 6, cr15, [sl, #568] @ 0x238 │ │ │ │ strb r9, [r3, r5, lsl #20]! │ │ │ │ b 1ac6bc8 │ │ │ │ rsbseq r5, r1, r0, lsr r9 │ │ │ │ @ instruction: 0xfffff5c7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r6, ip, lsr lr │ │ │ │ - rsbeq sp, r6, r6, lsr lr │ │ │ │ + rsbeq sp, r6, r0, asr #28 │ │ │ │ + rsbeq sp, r6, sl, lsr lr │ │ │ │ @ instruction: 0xfffffbe5 │ │ │ │ @ instruction: 0xfffff4ef │ │ │ │ @ instruction: 0xfffff4ef │ │ │ │ @ instruction: 0xfffff5a7 │ │ │ │ @ instruction: 0xfffffaa1 │ │ │ │ @ instruction: 0xfffff615 │ │ │ │ @ instruction: 0xfffff68d │ │ │ │ @ instruction: 0xfffffd03 │ │ │ │ @ instruction: 0xfffff50d │ │ │ │ @ instruction: 0xfffff4db │ │ │ │ @ instruction: 0xfffff4c5 │ │ │ │ @ instruction: 0xfffff4dd │ │ │ │ @ instruction: 0xfffff4ef │ │ │ │ rsbseq r5, r1, r0, lsr #17 │ │ │ │ - rsbeq sp, r6, lr, lsl #27 │ │ │ │ - ldrdeq ip, [r5], #-194 @ 0xffffff3e @ │ │ │ │ + mlseq r6, r2, sp, sp │ │ │ │ + ldrdeq ip, [r5], #-198 @ 0xffffff3a @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece0404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -383202,27 +383202,27 @@ │ │ │ │ tstpcs sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r0], {142} @ 0x8e │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf68e4478 │ │ │ │ @ instruction: 0x4620fd7b │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbeq sp, r6, r0, lsr #26 │ │ │ │ - ldrdeq sp, [r6], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq ip, r5, r4, lsl ip │ │ │ │ + rsbeq sp, r6, r4, lsr #26 │ │ │ │ + ldrdeq sp, [r6], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq ip, r5, r8, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fece0478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ svc 0x0004f688 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - strhteq sp, [r6], #-194 @ 0xffffff3e │ │ │ │ + strhteq sp, [r6], #-198 @ 0xffffff3a │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x47706013 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ ldrbmi r6, [r0, -fp, asr #32]! │ │ │ │ @ instruction: 0xeeb7690a │ │ │ │ andcs r5, r1, r0, lsl #22 │ │ │ │ @@ -383296,19 +383296,19 @@ │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ vsri.16 q2, q13, #5 │ │ │ │ ldc 15, cr15, [r5, #180] @ 0xb4 │ │ │ │ adcvs r7, lr, r0, lsl #22 │ │ │ │ svclt 0x0000e7c0 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ - ldrdeq sp, [r6], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq sp, r6, lr, asr ip │ │ │ │ - rsbeq sp, r6, sl, asr #24 │ │ │ │ - strhteq ip, [r5], #-166 @ 0xffffff5a │ │ │ │ - rsbeq r3, r9, r4, lsr r6 │ │ │ │ + ldrdeq sp, [r6], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq sp, r6, r2, ror #24 │ │ │ │ + rsbeq sp, r6, lr, asr #24 │ │ │ │ + strhteq ip, [r5], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r3, r9, r8, lsr r6 │ │ │ │ ldmdavs fp, {r0, r1, r3, r8, fp, sp, lr} │ │ │ │ bleq bc4a44 │ │ │ │ bleq ff1c4ed0 │ │ │ │ blx 5c4fc4 │ │ │ │ ldc 8, cr13, [pc, #20] @ 189418 │ │ │ │ andcs r0, r1, ip, lsl #22 │ │ │ │ bleq 1c4a14 │ │ │ │ @@ -383406,19 +383406,19 @@ │ │ │ │ blcs 2c4bf0 >::_M_default_append(unsigned int)@@Base+0x4205c> │ │ │ │ ldr r6, [pc, r3, lsr #1] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ - rsbeq sp, r6, lr, lsr sl │ │ │ │ - rsbeq sp, r6, r4, asr #21 │ │ │ │ - rsbeq sp, r6, sl, lsr #21 │ │ │ │ - rsbeq ip, r5, r6, lsl r9 │ │ │ │ - mlseq r9, r0, r4, r3 │ │ │ │ + rsbeq sp, r6, r2, asr #20 │ │ │ │ + rsbeq sp, r6, r8, asr #21 │ │ │ │ + rsbeq sp, r6, lr, lsr #21 │ │ │ │ + rsbeq ip, r5, sl, lsl r9 │ │ │ │ + mlseq r9, r4, r4, r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece07b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ @ instruction: 0x461a4616 │ │ │ │ addlt r6, r4, fp, lsl #18 │ │ │ │ stmdavs r3!, {r3, r4, fp, sp, lr}^ │ │ │ │ @@ -383446,29 +383446,29 @@ │ │ │ │ sbcsle r2, ip, r1, lsl #16 │ │ │ │ biccs r4, r4, r5, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff747060 │ │ │ │ strtmi r4, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf68e4478 │ │ │ │ bfi pc, r1, (invalid: 23:16) @ │ │ │ │ - ldrdeq sp, [r6], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq ip, r5, r0, asr #16 │ │ │ │ + ldrdeq sp, [r6], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq ip, r5, r4, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece0844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.u16 , d11, d3 │ │ │ │ blmi 3486b0 >::_M_default_append(unsigned int)@@Base+0xc5b1c> │ │ │ │ stcleq 0, cr15, [r2], #316 @ 0x13c │ │ │ │ andscs r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf68bc000 │ │ │ │ andcs pc, r1, sp, asr ip @ │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - strhteq sp, [r6], #-144 @ 0xffffff70 │ │ │ │ + strhteq sp, [r6], #-148 @ 0xffffff6c │ │ │ │ ldcvs 5, cr15, [r0] │ │ │ │ blvs 244ae8 │ │ │ │ blvs ff1c514c │ │ │ │ blx 5c5244 │ │ │ │ @ instruction: 0xf500da49 │ │ │ │ ldc 0, cr6, [r0, #696] @ 0x2b8 │ │ │ │ vmov.f64 d5, #64 @ 0x3e000000 0.125 │ │ │ │ @@ -383785,22 +383785,22 @@ │ │ │ │ @ instruction: 0xf68e7186 │ │ │ │ @ instruction: 0x4621f831 │ │ │ │ @ instruction: 0xf68e4630 │ │ │ │ str pc, [r9, sp, ror #17]! │ │ │ │ ldcl 6, cr15, [r8, #-540]! @ 0xfffffde4 │ │ │ │ rsbseq r4, r1, ip, ror pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r6, r6, lsr r5 │ │ │ │ - rsbeq ip, r5, r2, lsr #7 │ │ │ │ + rsbeq sp, r6, sl, lsr r5 │ │ │ │ + rsbeq ip, r5, r6, lsr #7 │ │ │ │ rsbseq r4, r1, ip, lsr pc │ │ │ │ - rsbeq sp, r6, r4, lsr r5 │ │ │ │ - strhteq sp, [r6], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq ip, r5, sl, lsr #6 │ │ │ │ - rsbeq sp, r6, r2, lsr #9 │ │ │ │ - rsbeq ip, r5, r4, lsl r3 │ │ │ │ + rsbeq sp, r6, r8, lsr r5 │ │ │ │ + rsbeq sp, r6, r2, asr #9 │ │ │ │ + rsbeq ip, r5, lr, lsr #6 │ │ │ │ + rsbeq sp, r6, r6, lsr #9 │ │ │ │ + rsbeq ip, r5, r8, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece0db0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ blvc 1f45238 │ │ │ │ bleq 1c5208 │ │ │ │ ldc 4, cr2, [r2, #4] │ │ │ │ @@ -384010,41 +384010,41 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf68d4478 │ │ │ │ strb pc, [r8, fp, lsr #30] @ │ │ │ │ bl fef47920 │ │ │ │ ... │ │ │ │ rsbseq r4, r1, lr, asr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r6, r2, lsr r2 │ │ │ │ + rsbeq sp, r6, r6, lsr r2 │ │ │ │ @ instruction: 0xfffff5f9 │ │ │ │ - rsbeq sp, r6, r2, lsr r2 │ │ │ │ - rsbeq sp, r6, r8, lsr #4 │ │ │ │ + rsbeq sp, r6, r6, lsr r2 │ │ │ │ + rsbeq sp, r6, ip, lsr #4 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ @ instruction: 0xfffff81d │ │ │ │ @ instruction: 0xfffff473 │ │ │ │ @ instruction: 0xfffff479 │ │ │ │ @ instruction: 0xfffff773 │ │ │ │ @ instruction: 0xfffffc43 │ │ │ │ @ instruction: 0xfffff5fb │ │ │ │ @ instruction: 0xfffff957 │ │ │ │ @ instruction: 0xfffffd5b │ │ │ │ @ instruction: 0xfffff4a3 │ │ │ │ @ instruction: 0xfffff46b │ │ │ │ @ instruction: 0xfffff44f │ │ │ │ @ instruction: 0xfffff473 │ │ │ │ @ instruction: 0xfffff483 │ │ │ │ - ldrdeq sp, [r6], #-16 @ │ │ │ │ - rsbeq sp, r6, r0, lsl r2 │ │ │ │ + ldrdeq sp, [r6], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq sp, r6, r4, lsl r2 │ │ │ │ rsbseq r4, r1, sl, ror fp │ │ │ │ - rsbeq sp, r6, r2, asr #2 │ │ │ │ - rsbeq fp, r5, lr, lsr #31 │ │ │ │ - rsbeq sp, r6, r8, lsr #2 │ │ │ │ - mlseq r5, r4, pc, fp @ │ │ │ │ - rsbeq sp, r6, sl, lsl #2 │ │ │ │ - rsbeq fp, r5, r4, ror pc │ │ │ │ + rsbeq sp, r6, r6, asr #2 │ │ │ │ + strhteq fp, [r5], #-242 @ 0xffffff0e │ │ │ │ + rsbeq sp, r6, ip, lsr #2 │ │ │ │ + mlseq r5, r8, pc, fp @ │ │ │ │ + rsbeq sp, r6, lr, lsl #2 │ │ │ │ + rsbeq fp, r5, r8, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece1188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff0cf7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -384053,16 +384053,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf68d300c │ │ │ │ stmdami r5, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 6, 12, cr15, cr14, cr13, {4} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq sp, r6, lr, asr #32 │ │ │ │ - strhteq fp, [r5], #-234 @ 0xffffff16 │ │ │ │ + rsbeq sp, r6, r2, asr r0 │ │ │ │ + strhteq fp, [r5], #-238 @ 0xffffff12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece11d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -384081,27 +384081,27 @@ │ │ │ │ orrcs pc, r1, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [sl, #564] @ 0x234 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf68d4478 │ │ │ │ @ instruction: 0x4620fe95 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbeq sp, r6, r4, asr #32 │ │ │ │ - ldrdeq ip, [r6], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq fp, r5, r8, asr #28 │ │ │ │ + rsbeq sp, r6, r8, asr #32 │ │ │ │ + rsbeq ip, r6, r0, ror #31 │ │ │ │ + rsbeq fp, r5, ip, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fece1244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmda lr, {r3, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - ldrdeq ip, [r6], #-246 @ 0xffffff0a @ │ │ │ │ + ldrdeq ip, [r6], #-250 @ 0xffffff06 @ │ │ │ │ @ instruction: 0x31aaf24c │ │ │ │ smlabtmi fp, r7, r2, pc @ │ │ │ │ andcs r6, r1, r1, lsl r0 │ │ │ │ submi r6, fp, fp, lsl r8 │ │ │ │ @ instruction: 0x47706013 │ │ │ │ @ instruction: 0x41a2f641 │ │ │ │ bicscc pc, lr, r8, asr #5 │ │ │ │ @@ -384149,19 +384149,19 @@ │ │ │ │ ldrtmi r4, [r1], -r9, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r2, #-564] @ 0xfffffdcc │ │ │ │ @ instruction: 0xf04f4807 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 6, 0, cr15, cr12, cr13, {4} │ │ │ │ svclt 0x0000e7ed │ │ │ │ - strdeq ip, [r6], #-252 @ 0xffffff04 @ │ │ │ │ - strhteq ip, [r6], #-250 @ 0xffffff06 │ │ │ │ - rsbeq fp, r5, r8, asr sp │ │ │ │ - mlseq r6, r8, pc, ip @ │ │ │ │ - rsbeq fp, r5, r6, lsr sp │ │ │ │ + rsbeq sp, r6, r0 │ │ │ │ + strhteq ip, [r6], #-254 @ 0xffffff02 │ │ │ │ + rsbeq fp, r5, ip, asr sp │ │ │ │ + mlseq r6, ip, pc, ip @ │ │ │ │ + rsbeq fp, r5, sl, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fececd68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldc 0, cr11, [pc, #524] @ 18a378 │ │ │ │ andls r0, r0, #18432 @ 0x4800 │ │ │ │ @@ -384218,16 +384218,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r8], {141} @ 0x8d │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf68d4478 │ │ │ │ bls 20985c │ │ │ │ andlt r4, r3, r0, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq ip, r6, r4, lsl #29 │ │ │ │ - rsbeq fp, r5, r4, lsr #24 │ │ │ │ + rsbeq ip, r6, r8, lsl #29 │ │ │ │ + rsbeq fp, r5, r8, lsr #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecece74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd0 │ │ │ │ ldrmi r6, [lr], -sl, asr #16 │ │ │ │ addlt r6, r6, fp, lsl #18 │ │ │ │ @@ -384257,16 +384257,16 @@ │ │ │ │ blx 7c6d2e │ │ │ │ vmlane.f32 s18, s6, s24 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0x46206010 │ │ │ │ andlt r6, r6, r3, lsr r0 │ │ │ │ blhi 2455e4 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq ip, r6, lr, lsl lr │ │ │ │ - strhteq fp, [r5], #-190 @ 0xffffff42 │ │ │ │ + rsbeq ip, r6, r2, lsr #28 │ │ │ │ + rsbeq fp, r5, r2, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fececf18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdp 15, 11, cr0, cr0, cr0, {7} │ │ │ │ addlt r7, r3, r0, asr #22 │ │ │ │ blhi 1205dd8 │ │ │ │ @@ -384701,24 +384701,24 @@ │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ ... │ │ │ │ rsbseq r4, r1, sl, ror #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r4, r1, r8, lsr #4 │ │ │ │ - rsbeq ip, r6, r0, lsl #16 │ │ │ │ - rsbeq ip, r6, r0, lsl #14 │ │ │ │ - strhteq ip, [r6], #-120 @ 0xffffff88 │ │ │ │ - rsbeq fp, r5, r8, asr r5 │ │ │ │ - mlseq r6, r0, r7, ip │ │ │ │ - rsbeq ip, r6, ip, lsl #13 │ │ │ │ - rsbeq ip, r6, r4, asr #14 │ │ │ │ - rsbeq fp, r5, r4, ror #9 │ │ │ │ - rsbeq r2, r9, r2, rrx │ │ │ │ - rsbeq r2, r9, ip, asr #32 │ │ │ │ + rsbeq ip, r6, r4, lsl #16 │ │ │ │ + rsbeq ip, r6, r4, lsl #14 │ │ │ │ + strhteq ip, [r6], #-124 @ 0xffffff84 │ │ │ │ + rsbeq fp, r5, ip, asr r5 │ │ │ │ + mlseq r6, r4, r7, ip │ │ │ │ + mlseq r6, r0, r6, ip │ │ │ │ + rsbeq ip, r6, r8, asr #14 │ │ │ │ + rsbeq fp, r5, r8, ror #9 │ │ │ │ + rsbeq r2, r9, r6, rrx │ │ │ │ + rsbeq r2, r9, r0, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece1c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r0, lsr #31 │ │ │ │ addslt r6, r3, sl, lsl #18 │ │ │ │ ldc 8, cr6, [r2, #72] @ 0x48 │ │ │ │ vldr d7, [r2, #208] @ 0xd0 │ │ │ │ @@ -384914,24 +384914,24 @@ │ │ │ │ teqvs fp, r6, lsl #22 │ │ │ │ svclt 0x0000e742 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ - rsbeq ip, r6, lr, asr #9 │ │ │ │ - rsbeq ip, r6, r0, asr #7 │ │ │ │ - rsbeq ip, r6, lr, ror #8 │ │ │ │ - rsbeq fp, r5, lr, lsl #4 │ │ │ │ - strdeq ip, [r6], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq ip, r6, r8, asr r3 │ │ │ │ - rsbeq ip, r6, r4, lsl #8 │ │ │ │ - rsbeq fp, r5, r4, lsr #3 │ │ │ │ - rsbeq r1, r9, lr, lsl sp │ │ │ │ - strdeq r1, [r9], #-198 @ 0xffffff3a @ │ │ │ │ + ldrdeq ip, [r6], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq ip, r6, r4, asr #7 │ │ │ │ + rsbeq ip, r6, r2, ror r4 │ │ │ │ + rsbeq fp, r5, r2, lsl r2 │ │ │ │ + strdeq ip, [r6], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq ip, r6, ip, asr r3 │ │ │ │ + rsbeq ip, r6, r8, lsl #8 │ │ │ │ + rsbeq fp, r5, r8, lsr #3 │ │ │ │ + rsbeq r1, r9, r2, lsr #26 │ │ │ │ + strdeq r1, [r9], #-202 @ 0xffffff36 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece1f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 68ed14 │ │ │ │ blmi 6b6f88 │ │ │ │ ldrbtmi r4, [sl], #-1548 @ 0xfffff9f4 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -384950,29 +384950,29 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf686bd10 │ │ │ │ svclt 0x0000ec58 │ │ │ │ @ instruction: 0x00713c96 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r6, r0, lsl r3 │ │ │ │ + rsbeq ip, r6, r4, lsl r3 │ │ │ │ rsbseq r3, r1, r8, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece1fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.u16 , d10, d3 │ │ │ │ blmi 348f18 >::_M_default_append(unsigned int)@@Base+0xc6384> │ │ │ │ stcvc 2, cr15, [r7], {64} @ 0x40 │ │ │ │ andscs r9, r8, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf68ac000 │ │ │ │ mulcs r1, r1, r8 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - strhteq ip, [r6], #-36 @ 0xffffffdc │ │ │ │ + strhteq ip, [r6], #-40 @ 0xffffffd8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece2010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #96] @ 18ae78 │ │ │ │ addslt r7, r8, fp, lsr fp │ │ │ │ @ instruction: 0x4614483d │ │ │ │ vmov.u16 r4, d4[2] │ │ │ │ @@ -385086,16 +385086,16 @@ │ │ │ │ @ instruction: 0xf39a7b00 │ │ │ │ andcs pc, r1, r7, lsr #18 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ stmdbls r5, {r2, r9, fp, lr} │ │ │ │ vsri.16 q2, q13, #6 │ │ │ │ andcs pc, r1, pc, lsl r9 @ │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq ip, r6, ip, asr #4 │ │ │ │ - rsbeq ip, r6, r8, lsr #4 │ │ │ │ + rsbeq ip, r6, r0, asr r2 │ │ │ │ + rsbeq ip, r6, ip, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece21fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andsle r2, r6, r1, lsl #20 │ │ │ │ andle r2, r2, r8, lsl #20 │ │ │ │ andlt r2, r3, r1 │ │ │ │ @@ -385114,17 +385114,17 @@ │ │ │ │ andlt r2, r3, r1 │ │ │ │ bmi 37a448 │ │ │ │ ldrbtmi r9, [sl], #-2309 @ 0xfffff6fb │ │ │ │ blvc 1c6684 │ │ │ │ @ instruction: 0xf8e8f39a │ │ │ │ andlt r2, r3, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq ip, [r6], #-22 @ 0xffffffea @ │ │ │ │ - strhteq r1, [r6], #-86 @ 0xffffffaa │ │ │ │ - ldrdeq ip, [r6], #-26 @ 0xffffffe6 @ │ │ │ │ + strdeq ip, [r6], #-26 @ 0xffffffe6 @ │ │ │ │ + strhteq r1, [r6], #-90 @ 0xffffffa6 │ │ │ │ + ldrdeq ip, [r6], #-30 @ 0xffffffe2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fece2270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmdbvs r2, {r2, r4, r9, sl, lr} │ │ │ │ stmdavs r0, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ ldmdavs r2, {r0, r3, r4, fp, sp, lr} │ │ │ │ @@ -385211,16 +385211,16 @@ │ │ │ │ movwcs sp, #11010 @ 0x2b02 │ │ │ │ @ instruction: 0xe7b26033 │ │ │ │ blls ff1c6ca4 │ │ │ │ blx 5c6d98 │ │ │ │ ldrb sp, [r6, sp, lsr #17]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq fp, r6, r6, asr #30 │ │ │ │ - rsbeq sl, r5, r6, ror #25 │ │ │ │ + rsbeq fp, r6, sl, asr #30 │ │ │ │ + rsbeq sl, r5, sl, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecede08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fa8 │ │ │ │ cdp 12, 11, cr6, cr1, cr14, {5} │ │ │ │ addlt r4, pc, r1, asr #22 │ │ │ │ @@ -385685,16 +385685,16 @@ │ │ │ │ ldclcc 7, cr9, [r1, #-612]! @ 0xfffffd9c │ │ │ │ ldmibls ip!, {r1, r4, r5, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ svccc 0x00da8279 │ │ │ │ ldrblt r4, [pc, #1688]! @ 18bfe0 │ │ │ │ svccc 0x00d97c62 │ │ │ │ mlseq ip, r4, r6, r0 │ │ │ │ rsbeq r0, ip, r2, ror r6 │ │ │ │ - rsbeq fp, r6, r6, asr #15 │ │ │ │ - rsbeq fp, r6, r8, lsr #18 │ │ │ │ + rsbeq fp, r6, sl, asr #15 │ │ │ │ + rsbeq fp, r6, ip, lsr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece2b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050fd8 │ │ │ │ ldrmi r6, [r6], -r0, asr #16 │ │ │ │ @ instruction: 0xf500461a │ │ │ │ cdp 3, 11, cr6, cr0, cr14, {5} │ │ │ │ @@ -385803,16 +385803,16 @@ │ │ │ │ blle ff70a354 │ │ │ │ blvs 247168 │ │ │ │ blne 1c75f8 │ │ │ │ blne 347334 >::_M_default_append(unsigned int)@@Base+0xc47a0> │ │ │ │ svclt 0x0000e7ce │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq fp, r6, ip, asr #11 │ │ │ │ - rsbeq sl, r5, ip, ror #6 │ │ │ │ + ldrdeq fp, [r6], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq sl, r5, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece2d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blls 28fb04 >::_M_default_append(unsigned int)@@Base+0xcf70> │ │ │ │ andcs r4, r0, #20, 12 @ 0x1400000 │ │ │ │ eorvs r6, r2, fp, asr r8 │ │ │ │ @ instruction: 0x6700e9d3 │ │ │ │ @@ -385839,17 +385839,17 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf8d6f68c │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bdd0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq fp, r6, lr, asr #10 │ │ │ │ - rsbeq fp, r6, r4, asr #10 │ │ │ │ - rsbeq sl, r5, sl, ror #5 │ │ │ │ + rsbeq fp, r6, r2, asr r5 │ │ │ │ + rsbeq fp, r6, r8, asr #10 │ │ │ │ + rsbeq sl, r5, lr, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece2dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ strdlt ip, [r9], r8 │ │ │ │ @ instruction: 0xf64d4a3d │ │ │ │ ldcmi 1, cr2, [sp, #-768]! @ 0xfffffd00 │ │ │ │ @@ -385911,16 +385911,16 @@ │ │ │ │ stmdals r5, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf68c4629 │ │ │ │ ldrb pc, [r8, r5, asr #16] @ │ │ │ │ ldcl 6, cr15, [r0], {133} @ 0x85 │ │ │ │ rsbseq r2, r1, ip, lsr #28 │ │ │ │ @ instruction: 0xffffea99 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r6, lr, asr r6 │ │ │ │ - rsbeq fp, r6, r4, ror r6 │ │ │ │ + rsbeq fp, r6, r2, ror #12 │ │ │ │ + rsbeq fp, r6, r8, ror r6 │ │ │ │ @ instruction: 0xffffffaf │ │ │ │ @ instruction: 0xffffff15 │ │ │ │ @ instruction: 0xfffff13d │ │ │ │ andeq r4, r0, r5, asr r0 │ │ │ │ @ instruction: 0xffffe589 │ │ │ │ @ instruction: 0xfffff36d │ │ │ │ andeq r3, r0, r9, ror lr │ │ │ │ @@ -385931,16 +385931,16 @@ │ │ │ │ andeq r0, r0, r7, lsl r8 │ │ │ │ @ instruction: 0xffffe9db │ │ │ │ @ instruction: 0xffffe40d │ │ │ │ @ instruction: 0xffffe41d │ │ │ │ @ instruction: 0xffffe4db │ │ │ │ @ instruction: 0xffffe419 │ │ │ │ rsbseq r2, r1, lr, lsl #27 │ │ │ │ - rsbeq fp, r6, r2, lsr #8 │ │ │ │ - rsbeq sl, r5, r0, asr #3 │ │ │ │ + rsbeq fp, r6, r6, lsr #8 │ │ │ │ + rsbeq sl, r5, r4, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecee948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r0, {r4, r5, r7, r8, r9, sl, fp}^ │ │ │ │ cdp 6, 11, cr4, cr0, cr12, {4} │ │ │ │ vmov.f64 d8, d1 │ │ │ │ @@ -386391,18 +386391,18 @@ │ │ │ │ @ instruction: 0x31a8f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff1c9e82 │ │ │ │ tstcs r0, r6, lsl #16 │ │ │ │ @ instruction: 0xf68b4478 │ │ │ │ @ instruction: 0xe7f0fc7b │ │ │ │ stmdb r6, {r0, r2, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ - mlseq r6, r0, ip, sl │ │ │ │ - rsbeq r9, r5, r0, lsr sl │ │ │ │ - rsbeq sl, r6, r4, ror ip │ │ │ │ - rsbeq r9, r5, r4, lsl sl │ │ │ │ + mlseq r6, r4, ip, sl │ │ │ │ + rsbeq r9, r5, r4, lsr sl │ │ │ │ + rsbeq sl, r6, r8, ror ip │ │ │ │ + rsbeq r9, r5, r8, lsl sl │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 247934 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stmdavs r5, {r2, r3, r7, ip, sp, pc}^ │ │ │ │ mrcls 12, 0, r9, cr9, cr4, {0} │ │ │ │ @@ -386588,18 +386588,18 @@ │ │ │ │ @ instruction: 0xe7c8fafb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbeq sl, r6, r0, ror #19 │ │ │ │ - rsbeq r9, r5, r0, lsl #15 │ │ │ │ - rsbeq sl, r6, r4, ror r9 │ │ │ │ - rsbeq r9, r5, r4, lsl r7 │ │ │ │ + rsbeq sl, r6, r4, ror #19 │ │ │ │ + rsbeq r9, r5, r4, lsl #15 │ │ │ │ + rsbeq sl, r6, r8, ror r9 │ │ │ │ + rsbeq r9, r5, r8, lsl r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecef3b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r0, r0, pc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 11c8268 │ │ │ │ @@ -387615,21 +387615,21 @@ │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbeq r9, r6, r0, lsl fp │ │ │ │ - strhteq r8, [r5], #-128 @ 0xffffff80 │ │ │ │ - rsbeq r9, r6, r6, ror #19 │ │ │ │ - rsbeq r9, r6, r6, asr #22 │ │ │ │ - rsbeq r8, r5, ip, ror #14 │ │ │ │ - rsbeq r9, r6, r4, ror #18 │ │ │ │ - rsbeq r8, r5, r4, lsl #14 │ │ │ │ + rsbeq r9, r6, r4, lsl fp │ │ │ │ + strhteq r8, [r5], #-132 @ 0xffffff7c │ │ │ │ + rsbeq r9, r6, sl, ror #19 │ │ │ │ + rsbeq r9, r6, sl, asr #22 │ │ │ │ + rsbeq r8, r5, r0, ror r7 │ │ │ │ + rsbeq r9, r6, r8, ror #18 │ │ │ │ + rsbeq r8, r5, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece49b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r5, r0, lsr #31 │ │ │ │ ldcls 12, cr9, [sp, #-96] @ 0xffffffa0 │ │ │ │ blvc 1c8e18 │ │ │ │ @ instruction: 0xf5046844 │ │ │ │ @@ -387712,16 +387712,16 @@ │ │ │ │ blx 5c94c4 │ │ │ │ sadd16mi fp, r3, r8 │ │ │ │ svclt 0x00089a1c │ │ │ │ andsvs r4, r3, r3, lsr #12 │ │ │ │ andsvs r9, ip, lr, lsl fp │ │ │ │ svclt 0x0000e7c8 │ │ │ │ ... │ │ │ │ - rsbeq r9, r6, lr, lsl #16 │ │ │ │ - rsbeq r8, r5, lr, lsr #11 │ │ │ │ + rsbeq r9, r6, r2, lsl r8 │ │ │ │ + strhteq r8, [r5], #-82 @ 0xffffffae │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 348de4 >::_M_default_append(unsigned int)@@Base+0xc6250> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ ldrmi fp, [r2], r9, lsr #1 │ │ │ │ strmi r4, [r1], sp, ror #21 │ │ │ │ @@ -387961,16 +387961,16 @@ │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r1, r1, r8, asr #1 │ │ │ │ rsbeq lr, fp, ip, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, r1, r0, lsl pc │ │ │ │ - ldrdeq r9, [r6], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r8, r5, sl, ror r2 │ │ │ │ + ldrdeq r9, [r6], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r8, r5, lr, ror r2 │ │ │ │ blx 5c98d4 │ │ │ │ adcshi pc, r6, r0, asr #6 │ │ │ │ blls ff1c97ec │ │ │ │ blx 5c98e0 │ │ │ │ svcge 0x0079f67f │ │ │ │ blcs 1b493c │ │ │ │ mrcge 4, 4, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @@ -388126,20 +388126,20 @@ │ │ │ │ ldrbtmi r0, [r8], #-510 @ 0xfffffe02 │ │ │ │ @ instruction: 0xf689300c │ │ │ │ stmdami r9, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r2, [r8], #-256 @ 0xffffff00 │ │ │ │ cdp2 6, 14, cr15, cr2, cr9, {4} │ │ │ │ @ instruction: 0xf683e79f │ │ │ │ svclt 0x0000eb6e │ │ │ │ - rsbeq r9, r6, r0, lsl #4 │ │ │ │ - rsbeq r7, r5, r0, lsr #31 │ │ │ │ - rsbeq r9, r6, sl, asr r1 │ │ │ │ - strdeq r7, [r5], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r9, r6, r2, asr #2 │ │ │ │ - rsbeq r7, r5, r2, ror #29 │ │ │ │ + rsbeq r9, r6, r4, lsl #4 │ │ │ │ + rsbeq r7, r5, r4, lsr #31 │ │ │ │ + rsbeq r9, r6, lr, asr r1 │ │ │ │ + strdeq r7, [r5], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r9, r6, r6, asr #2 │ │ │ │ + rsbeq r7, r5, r6, ror #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece51b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 2051ee0 │ │ │ │ blmi 207a1e8 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -388260,18 +388260,18 @@ │ │ │ │ ldc2l 6, cr15, [lr, #548] @ 0x224 │ │ │ │ @ instruction: 0xf683e796 │ │ │ │ svclt 0x0000ea6a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r0, r1, sl, asr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r6, sl, asr #1 │ │ │ │ + rsbeq r9, r6, lr, asr #1 │ │ │ │ @ instruction: 0xffffc5e5 │ │ │ │ - rsbeq r9, r6, r0, lsl #5 │ │ │ │ - rsbeq r3, r8, r2, asr r5 │ │ │ │ + rsbeq r9, r6, r4, lsl #5 │ │ │ │ + rsbeq r3, r8, r6, asr r5 │ │ │ │ andeq r0, r0, r7, lsr r2 │ │ │ │ @ instruction: 0xffffcdb5 │ │ │ │ @ instruction: 0xffffdb0b │ │ │ │ @ instruction: 0xffffcd39 │ │ │ │ andeq r0, r0, r3, lsr #9 │ │ │ │ @ instruction: 0xffffcfbb │ │ │ │ @ instruction: 0xffffc9cf │ │ │ │ @@ -388283,31 +388283,31 @@ │ │ │ │ @ instruction: 0xffffc4ef │ │ │ │ @ instruction: 0xffffc465 │ │ │ │ @ instruction: 0xffffc3ab │ │ │ │ @ instruction: 0xffffc1eb │ │ │ │ @ instruction: 0xffffd037 │ │ │ │ @ instruction: 0xffffc0d5 │ │ │ │ @ instruction: 0xffffc00d │ │ │ │ - strhteq r8, [r6], #-246 @ 0xffffff0a │ │ │ │ - strdeq r9, [r6], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r9, r6, sl │ │ │ │ - rsbeq r7, r5, sl, lsr #27 │ │ │ │ + strhteq r8, [r6], #-250 @ 0xffffff06 │ │ │ │ + strdeq r9, [r6], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r9, r6, lr │ │ │ │ + rsbeq r7, r5, lr, lsr #27 │ │ │ │ rsbseq r0, r1, r4, asr #18 │ │ │ │ - ldrdeq r8, [r6], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r7, r5, r8, ror sp │ │ │ │ - rsbeq r9, r6, r6, lsr #3 │ │ │ │ - ldrdeq r9, [r6], #-30 @ 0xffffffe2 @ │ │ │ │ - mlseq r6, r4, pc, r8 @ │ │ │ │ - rsbeq r7, r5, r4, lsr sp │ │ │ │ - strhteq r9, [r6], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq r9, r6, r4, lsl #4 │ │ │ │ - rsbeq r8, r6, sl, asr pc │ │ │ │ - strdeq r7, [r5], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r8, r6, ip, lsr pc │ │ │ │ - ldrdeq r7, [r5], #-202 @ 0xffffff36 @ │ │ │ │ + ldrdeq r8, [r6], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r7, r5, ip, ror sp │ │ │ │ + rsbeq r9, r6, sl, lsr #3 │ │ │ │ + rsbeq r9, r6, r2, ror #3 │ │ │ │ + mlseq r6, r8, pc, r8 @ │ │ │ │ + rsbeq r7, r5, r8, lsr sp │ │ │ │ + strhteq r9, [r6], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq r9, r6, r8, lsl #4 │ │ │ │ + rsbeq r8, r6, lr, asr pc │ │ │ │ + strdeq r7, [r5], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r8, r6, r0, asr #30 │ │ │ │ + ldrdeq r7, [r5], #-206 @ 0xffffff32 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece545c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 5, pc, cr4, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -388317,16 +388317,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r8], #548 @ 0x224 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6894478 │ │ │ │ blls 20d81c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r8, r6, r4, asr #28 │ │ │ │ - rsbeq r7, r5, r4, ror #23 │ │ │ │ + rsbeq r8, r6, r8, asr #28 │ │ │ │ + rsbeq r7, r5, r8, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece54a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ addlt lr, r8, r8, ror #1 │ │ │ │ @ instruction: 0xf64d4a39 │ │ │ │ @ instruction: 0xf8df21c0 │ │ │ │ @@ -388384,16 +388384,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2l 6, cr15, [r2], #548 @ 0x224 │ │ │ │ strb r9, [r3, r5, lsl #20]! │ │ │ │ stmdb ip!, {r0, r1, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r0, r1, r2, asr r7 │ │ │ │ @ instruction: 0xffffc3bf │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r6, r4, lsl #31 │ │ │ │ - mlseq r6, sl, pc, r8 @ │ │ │ │ + rsbeq r8, r6, r8, lsl #31 │ │ │ │ + mlseq r6, lr, pc, r8 @ │ │ │ │ @ instruction: 0xffffd8d1 │ │ │ │ @ instruction: 0xffffd837 │ │ │ │ @ instruction: 0xffffca5f │ │ │ │ andeq r1, r0, r7, ror r9 │ │ │ │ @ instruction: 0xffffcc91 │ │ │ │ muleq r0, pc, r7 @ │ │ │ │ @ instruction: 0xffffdc7d │ │ │ │ @@ -388404,16 +388404,16 @@ │ │ │ │ @ instruction: 0xffffc301 │ │ │ │ @ instruction: 0xffffbd33 │ │ │ │ @ instruction: 0xffffbd43 │ │ │ │ @ instruction: 0xffffbe6f │ │ │ │ @ instruction: 0xffffbdfd │ │ │ │ @ instruction: 0xffffbd3b │ │ │ │ ldrhteq r0, [r1], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq r8, r6, r2, asr #26 │ │ │ │ - rsbeq r7, r5, r2, ror #21 │ │ │ │ + rsbeq r8, r6, r6, asr #26 │ │ │ │ + rsbeq r7, r5, r6, ror #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece5604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ stc 6, cr4, [sp, #16] │ │ │ │ andls r0, r7, #4, 22 @ 0x1000 │ │ │ │ @@ -388456,19 +388456,19 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 18e4ac @ │ │ │ │ blx fe64bed6 │ │ │ │ @ instruction: 0xf04f9804 │ │ │ │ @ instruction: 0xf68931ff │ │ │ │ ldrb pc, [r0, sp, asr #24] @ │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r8, r6, r6, lsl #25 │ │ │ │ - rsbeq r8, r6, r6, asr ip │ │ │ │ - strdeq r7, [r5], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r8, r6, sl, lsr ip │ │ │ │ - ldrdeq r7, [r5], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r8, r6, sl, lsl #25 │ │ │ │ + rsbeq r8, r6, sl, asr ip │ │ │ │ + strdeq r7, [r5], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r8, r6, lr, lsr ip │ │ │ │ + ldrdeq r7, [r5], #-154 @ 0xffffff66 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c9998 >::_M_default_append(unsigned int)@@Base+0x46e04> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ ldrmi r4, [sl], ip, lsl #12 │ │ │ │ @ instruction: 0xb09d4dda │ │ │ │ @@ -388688,23 +388688,23 @@ │ │ │ │ @ instruction: 0xf6894478 │ │ │ │ strt pc, [sl], r3, lsl #21 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r0, r1, r6, lsl r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, r1, r6, ror #8 │ │ │ │ - strhteq r8, [r6], #-170 @ 0xffffff56 │ │ │ │ - rsbeq r7, r5, sl, asr r8 │ │ │ │ - rsbeq r8, r6, r2, lsr #20 │ │ │ │ - rsbeq r8, r6, ip, lsr #18 │ │ │ │ - rsbeq r7, r5, ip, asr #13 │ │ │ │ - strhteq r8, [r6], #-142 @ 0xffffff72 │ │ │ │ - rsbeq r7, r5, lr, asr r6 │ │ │ │ - rsbeq r8, r6, r4, lsl #17 │ │ │ │ - rsbeq r7, r5, r4, lsr #12 │ │ │ │ + strhteq r8, [r6], #-174 @ 0xffffff52 │ │ │ │ + rsbeq r7, r5, lr, asr r8 │ │ │ │ + rsbeq r8, r6, r6, lsr #20 │ │ │ │ + rsbeq r8, r6, r0, lsr r9 │ │ │ │ + ldrdeq r7, [r5], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r8, r6, r2, asr #17 │ │ │ │ + rsbeq r7, r5, r2, ror #12 │ │ │ │ + rsbeq r8, r6, r8, lsl #17 │ │ │ │ + rsbeq r7, r5, r8, lsr #12 │ │ │ │ blge 7350e0 │ │ │ │ ldrmi r6, [pc], -r9, ror #16 │ │ │ │ stmib sp, {r4, fp, sp, lr}^ │ │ │ │ vqdmlal.s q5, d11, d0 │ │ │ │ @ instruction: 0x4604fe35 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ stmdavs sl!, {r0, r5, r7, pc} │ │ │ │ @@ -388922,28 +388922,28 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8acf689 │ │ │ │ @ instruction: 0xf890e4d3 │ │ │ │ streq r1, [r9, r1, lsl #3] │ │ │ │ stcge 4, cr15, [r8], #252 @ 0xfc │ │ │ │ svclt 0x0000e6db │ │ │ │ ... │ │ │ │ - strdeq r8, [r6], #-126 @ 0xffffff82 @ │ │ │ │ - mlseq r5, lr, r5, r7 │ │ │ │ - rsbeq r8, r6, ip, lsl r7 │ │ │ │ - strhteq r7, [r5], #-76 @ 0xffffffb4 │ │ │ │ - ldrdeq r8, [r6], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r7, r5, r2, ror r4 │ │ │ │ - rsbeq r8, r6, ip, lsl #13 │ │ │ │ - rsbeq r7, r5, ip, lsr #8 │ │ │ │ - rsbeq r8, r6, r8, lsl r6 │ │ │ │ - strhteq r7, [r5], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq r8, r6, sl, lsr #11 │ │ │ │ - rsbeq r7, r5, sl, asr #6 │ │ │ │ - ldrdeq r8, [r6], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r7, r5, r6, ror r2 │ │ │ │ + rsbeq r8, r6, r2, lsl #16 │ │ │ │ + rsbeq r7, r5, r2, lsr #11 │ │ │ │ + rsbeq r8, r6, r0, lsr #14 │ │ │ │ + rsbeq r7, r5, r0, asr #9 │ │ │ │ + ldrdeq r8, [r6], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r7, r5, r6, ror r4 │ │ │ │ + mlseq r6, r0, r6, r8 │ │ │ │ + rsbeq r7, r5, r0, lsr r4 │ │ │ │ + rsbeq r8, r6, ip, lsl r6 │ │ │ │ + strhteq r7, [r5], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq r8, r6, lr, lsr #11 │ │ │ │ + rsbeq r7, r5, lr, asr #6 │ │ │ │ + ldrdeq r8, [r6], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r7, r5, sl, ror r2 │ │ │ │ strbmi r6, [r3], -sl, lsr #16 │ │ │ │ stmdavs r8!, {r0, r3, r5, r7, r8, fp, sp, lr}^ │ │ │ │ vrshrn.i16 d6, q1, #2 │ │ │ │ @ instruction: 0x4604fafd │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ @ instruction: 0xf8dfaca2 │ │ │ │ vqdmulh.s q8, q8, q0 │ │ │ │ @@ -389693,119 +389693,119 @@ │ │ │ │ ldrbtmi r6, [r8], #-374 @ 0xfffffe8a │ │ │ │ @ instruction: 0xf688300c │ │ │ │ stmdami sp!, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe94d238 │ │ │ │ mcrlt 7, 6, pc, cr5, cr14, {7} @ │ │ │ │ ... │ │ │ │ - rsbeq r8, r6, r6, asr r4 │ │ │ │ - strdeq r7, [r5], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r8, r6, r8, lsr r4 │ │ │ │ - ldrdeq r7, [r5], #-22 @ 0xffffffea @ │ │ │ │ - ldrdeq r8, [r6], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r7, r5, r4, ror r1 │ │ │ │ - strdeq r8, [r6], #-46 @ 0xffffffd2 @ │ │ │ │ - mlseq r5, ip, r0, r7 │ │ │ │ - rsbeq r8, r6, sl, asr #5 │ │ │ │ - rsbeq r7, r5, r8, rrx │ │ │ │ - mlseq r6, r2, r2, r8 │ │ │ │ - rsbeq r7, r5, r0, lsr r0 │ │ │ │ - rsbeq r8, r6, r2, ror r2 │ │ │ │ - rsbeq r7, r5, r0, lsl r0 │ │ │ │ - rsbeq r8, r6, r2, lsr r2 │ │ │ │ - ldrdeq r6, [r5], #-240 @ 0xffffff10 @ │ │ │ │ - strdeq r8, [r6], #-28 @ 0xffffffe4 @ │ │ │ │ - mlseq r5, sl, pc, r6 @ │ │ │ │ - strhteq r8, [r6], #-22 @ 0xffffffea │ │ │ │ - rsbeq r6, r5, r4, asr pc │ │ │ │ - rsbeq r8, r6, r4, asr r1 │ │ │ │ - strdeq r6, [r5], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r8, r6, lr, lsl r1 │ │ │ │ - strhteq r6, [r5], #-236 @ 0xffffff14 │ │ │ │ - rsbeq r8, r6, r8, ror #1 │ │ │ │ - rsbeq r6, r5, r6, lsl #29 │ │ │ │ - rsbeq r8, r6, r6, asr #1 │ │ │ │ - rsbeq r6, r5, r4, ror #28 │ │ │ │ - rsbeq r8, r6, r4, lsr #1 │ │ │ │ - rsbeq r6, r5, r2, asr #28 │ │ │ │ - rsbeq r8, r6, r2, lsl #1 │ │ │ │ - rsbeq r6, r5, r0, lsr #28 │ │ │ │ - rsbeq r8, r6, r0, rrx │ │ │ │ - strdeq r6, [r5], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r8, r6, lr, lsr r0 │ │ │ │ - ldrdeq r6, [r5], #-220 @ 0xffffff24 @ │ │ │ │ - strdeq r7, [r6], #-254 @ 0xffffff02 @ │ │ │ │ - mlseq r5, ip, sp, r6 │ │ │ │ - ldrdeq r7, [r6], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r6, r5, sl, ror sp │ │ │ │ - strhteq r7, [r6], #-250 @ 0xffffff06 │ │ │ │ - rsbeq r6, r5, r8, asr sp │ │ │ │ - rsbeq r7, r6, r4, lsl #31 │ │ │ │ - rsbeq r6, r5, r2, lsr #26 │ │ │ │ - rsbeq r7, r6, r2, ror #30 │ │ │ │ - rsbeq r6, r5, r0, lsl #26 │ │ │ │ - rsbeq r7, r6, r0, asr #30 │ │ │ │ - ldrdeq r6, [r5], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r7, r6, lr, lsl pc │ │ │ │ - strhteq r6, [r5], #-204 @ 0xffffff34 │ │ │ │ - rsbeq r7, r6, r2, ror #29 │ │ │ │ - rsbeq r6, r5, r0, lsl #25 │ │ │ │ - rsbeq r7, r6, r8, lsl #29 │ │ │ │ - rsbeq r6, r5, r6, lsr #24 │ │ │ │ - rsbeq r7, r6, ip, ror #26 │ │ │ │ - rsbeq r6, r5, sl, lsl #22 │ │ │ │ - rsbeq r7, r6, r2, lsr sp │ │ │ │ - ldrdeq r6, [r5], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r7, r6, r0, lsl sp │ │ │ │ - rsbeq r6, r5, lr, lsr #21 │ │ │ │ - ldrdeq r7, [r6], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r6, r5, r8, ror sl │ │ │ │ - strhteq r7, [r6], #-200 @ 0xffffff38 │ │ │ │ - rsbeq r6, r5, r6, asr sl │ │ │ │ - mlseq r6, sl, ip, r7 │ │ │ │ - rsbeq r6, r5, r6, lsr sl │ │ │ │ - rsbeq r7, r6, ip, asr ip │ │ │ │ - strdeq r6, [r5], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r7, r6, r6, lsr #24 │ │ │ │ - rsbeq r6, r5, r4, asr #19 │ │ │ │ - rsbeq r7, r6, lr, ror #23 │ │ │ │ - rsbeq r6, r5, ip, lsl #19 │ │ │ │ - ldrdeq r7, [r6], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r6, r5, ip, ror #18 │ │ │ │ - mlseq r6, ip, fp, r7 │ │ │ │ - rsbeq r6, r5, sl, lsr r9 │ │ │ │ - rsbeq r7, r6, r6, asr #22 │ │ │ │ - rsbeq r6, r5, r6, ror #17 │ │ │ │ - rsbeq r7, r6, ip, lsl #22 │ │ │ │ - rsbeq r6, r5, ip, lsr #17 │ │ │ │ - ldrdeq r7, [r6], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r6, r5, sl, ror r8 │ │ │ │ - strhteq r7, [r6], #-172 @ 0xffffff54 │ │ │ │ - rsbeq r6, r5, ip, asr r8 │ │ │ │ - mlseq r6, lr, sl, r7 │ │ │ │ - rsbeq r6, r5, lr, lsr r8 │ │ │ │ - rsbeq r7, r6, ip, ror #20 │ │ │ │ - rsbeq r6, r5, ip, lsl #16 │ │ │ │ - rsbeq r7, r6, lr, asr #20 │ │ │ │ - rsbeq r6, r5, lr, ror #15 │ │ │ │ - rsbeq r7, r6, ip, lsl sl │ │ │ │ - strhteq r6, [r5], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r7, r6, sl, ror #19 │ │ │ │ - rsbeq r6, r5, sl, lsl #15 │ │ │ │ - strhteq r7, [r6], #-154 @ 0xffffff66 │ │ │ │ - rsbeq r6, r5, sl, asr r7 │ │ │ │ - rsbeq r7, r6, ip, asr #18 │ │ │ │ - rsbeq r7, r6, r6, lsr #18 │ │ │ │ - rsbeq r6, r5, r6, asr #13 │ │ │ │ - rsbeq r7, r6, r8, lsl #18 │ │ │ │ - rsbeq r6, r5, r8, lsr #13 │ │ │ │ - rsbeq r7, r6, ip, ror #17 │ │ │ │ - rsbeq r6, r5, ip, lsl #13 │ │ │ │ - strhteq r7, [r6], #-138 @ 0xffffff76 │ │ │ │ - rsbeq r6, r5, sl, asr r6 │ │ │ │ + rsbeq r8, r6, sl, asr r4 │ │ │ │ + strdeq r7, [r5], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r8, r6, ip, lsr r4 │ │ │ │ + ldrdeq r7, [r5], #-26 @ 0xffffffe6 @ │ │ │ │ + ldrdeq r8, [r6], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r7, r5, r8, ror r1 │ │ │ │ + rsbeq r8, r6, r2, lsl #6 │ │ │ │ + rsbeq r7, r5, r0, lsr #1 │ │ │ │ + rsbeq r8, r6, lr, asr #5 │ │ │ │ + rsbeq r7, r5, ip, rrx │ │ │ │ + mlseq r6, r6, r2, r8 │ │ │ │ + rsbeq r7, r5, r4, lsr r0 │ │ │ │ + rsbeq r8, r6, r6, ror r2 │ │ │ │ + rsbeq r7, r5, r4, lsl r0 │ │ │ │ + rsbeq r8, r6, r6, lsr r2 │ │ │ │ + ldrdeq r6, [r5], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r8, r6, r0, lsl #4 │ │ │ │ + mlseq r5, lr, pc, r6 @ │ │ │ │ + strhteq r8, [r6], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq r6, r5, r8, asr pc │ │ │ │ + rsbeq r8, r6, r8, asr r1 │ │ │ │ + strdeq r6, [r5], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r8, r6, r2, lsr #2 │ │ │ │ + rsbeq r6, r5, r0, asr #29 │ │ │ │ + rsbeq r8, r6, ip, ror #1 │ │ │ │ + rsbeq r6, r5, sl, lsl #29 │ │ │ │ + rsbeq r8, r6, sl, asr #1 │ │ │ │ + rsbeq r6, r5, r8, ror #28 │ │ │ │ + rsbeq r8, r6, r8, lsr #1 │ │ │ │ + rsbeq r6, r5, r6, asr #28 │ │ │ │ + rsbeq r8, r6, r6, lsl #1 │ │ │ │ + rsbeq r6, r5, r4, lsr #28 │ │ │ │ + rsbeq r8, r6, r4, rrx │ │ │ │ + rsbeq r6, r5, r2, lsl #28 │ │ │ │ + rsbeq r8, r6, r2, asr #32 │ │ │ │ + rsbeq r6, r5, r0, ror #27 │ │ │ │ + rsbeq r8, r6, r2 │ │ │ │ + rsbeq r6, r5, r0, lsr #27 │ │ │ │ + rsbeq r7, r6, r0, ror #31 │ │ │ │ + rsbeq r6, r5, lr, ror sp │ │ │ │ + strhteq r7, [r6], #-254 @ 0xffffff02 │ │ │ │ + rsbeq r6, r5, ip, asr sp │ │ │ │ + rsbeq r7, r6, r8, lsl #31 │ │ │ │ + rsbeq r6, r5, r6, lsr #26 │ │ │ │ + rsbeq r7, r6, r6, ror #30 │ │ │ │ + rsbeq r6, r5, r4, lsl #26 │ │ │ │ + rsbeq r7, r6, r4, asr #30 │ │ │ │ + rsbeq r6, r5, r2, ror #25 │ │ │ │ + rsbeq r7, r6, r2, lsr #30 │ │ │ │ + rsbeq r6, r5, r0, asr #25 │ │ │ │ + rsbeq r7, r6, r6, ror #29 │ │ │ │ + rsbeq r6, r5, r4, lsl #25 │ │ │ │ + rsbeq r7, r6, ip, lsl #29 │ │ │ │ + rsbeq r6, r5, sl, lsr #24 │ │ │ │ + rsbeq r7, r6, r0, ror sp │ │ │ │ + rsbeq r6, r5, lr, lsl #22 │ │ │ │ + rsbeq r7, r6, r6, lsr sp │ │ │ │ + ldrdeq r6, [r5], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r7, r6, r4, lsl sp │ │ │ │ + strhteq r6, [r5], #-162 @ 0xffffff5e │ │ │ │ + ldrdeq r7, [r6], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r6, r5, ip, ror sl │ │ │ │ + strhteq r7, [r6], #-204 @ 0xffffff34 │ │ │ │ + rsbeq r6, r5, sl, asr sl │ │ │ │ + mlseq r6, lr, ip, r7 │ │ │ │ + rsbeq r6, r5, sl, lsr sl │ │ │ │ + rsbeq r7, r6, r0, ror #24 │ │ │ │ + strdeq r6, [r5], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r7, r6, sl, lsr #24 │ │ │ │ + rsbeq r6, r5, r8, asr #19 │ │ │ │ + strdeq r7, [r6], #-178 @ 0xffffff4e @ │ │ │ │ + mlseq r5, r0, r9, r6 │ │ │ │ + ldrdeq r7, [r6], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r6, r5, r0, ror r9 │ │ │ │ + rsbeq r7, r6, r0, lsr #23 │ │ │ │ + rsbeq r6, r5, lr, lsr r9 │ │ │ │ + rsbeq r7, r6, sl, asr #22 │ │ │ │ + rsbeq r6, r5, sl, ror #17 │ │ │ │ + rsbeq r7, r6, r0, lsl fp │ │ │ │ + strhteq r6, [r5], #-128 @ 0xffffff80 │ │ │ │ + ldrdeq r7, [r6], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r6, r5, lr, ror r8 │ │ │ │ + rsbeq r7, r6, r0, asr #21 │ │ │ │ + rsbeq r6, r5, r0, ror #16 │ │ │ │ + rsbeq r7, r6, r2, lsr #21 │ │ │ │ + rsbeq r6, r5, r2, asr #16 │ │ │ │ + rsbeq r7, r6, r0, ror sl │ │ │ │ + rsbeq r6, r5, r0, lsl r8 │ │ │ │ + rsbeq r7, r6, r2, asr sl │ │ │ │ + strdeq r6, [r5], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r7, r6, r0, lsr #20 │ │ │ │ + rsbeq r6, r5, r0, asr #15 │ │ │ │ + rsbeq r7, r6, lr, ror #19 │ │ │ │ + rsbeq r6, r5, lr, lsl #15 │ │ │ │ + strhteq r7, [r6], #-158 @ 0xffffff62 │ │ │ │ + rsbeq r6, r5, lr, asr r7 │ │ │ │ + rsbeq r7, r6, r0, asr r9 │ │ │ │ + rsbeq r7, r6, sl, lsr #18 │ │ │ │ + rsbeq r6, r5, sl, asr #13 │ │ │ │ + rsbeq r7, r6, ip, lsl #18 │ │ │ │ + rsbeq r6, r5, ip, lsr #13 │ │ │ │ + strdeq r7, [r6], #-128 @ 0xffffff80 @ │ │ │ │ + mlseq r5, r0, r6, r6 │ │ │ │ + strhteq r7, [r6], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r6, r5, lr, asr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece6bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ stc 6, cr4, [sp, #16] │ │ │ │ andls r0, r7, #4, 22 @ 0x1000 │ │ │ │ @@ -389851,20 +389851,20 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 18fa84 @ │ │ │ │ @ instruction: 0xf8a6f688 │ │ │ │ @ instruction: 0xf04f9804 │ │ │ │ @ instruction: 0xf68831ff │ │ │ │ ldrb pc, [r0, r1, ror #18] @ │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - strhteq r7, [r6], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r7, r6, r0, ror #16 │ │ │ │ - rsbeq r7, r6, lr, ror r6 │ │ │ │ - rsbeq r6, r5, lr, lsl r4 │ │ │ │ - rsbeq r7, r6, r2, ror #12 │ │ │ │ - strdeq r6, [r5], #-62 @ 0xffffffc2 @ │ │ │ │ + strhteq r7, [r6], #-110 @ 0xffffff92 │ │ │ │ + rsbeq r7, r6, r4, ror #16 │ │ │ │ + rsbeq r7, r6, r2, lsl #13 │ │ │ │ + rsbeq r6, r5, r2, lsr #8 │ │ │ │ + rsbeq r7, r6, r6, ror #12 │ │ │ │ + rsbeq r6, r5, r2, lsl #8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, sl, pc, asr sp │ │ │ │ @ instruction: 0x4604495f │ │ │ │ movwls r4, #13437 @ 0x347d │ │ │ │ @@ -389960,26 +389960,26 @@ │ │ │ │ @ instruction: 0xf681e7e4 │ │ │ │ svclt 0x0000ed1c │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq lr, r0, r4, asr #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, r0, lr, lsl #29 │ │ │ │ - rsbeq r7, r6, r0, lsr #10 │ │ │ │ - rsbeq r6, r5, r0, asr #5 │ │ │ │ - rsbeq r7, r6, r4, lsl #10 │ │ │ │ - rsbeq r6, r5, r4, lsr #5 │ │ │ │ - rsbeq r7, r6, sl, ror #9 │ │ │ │ - rsbeq r6, r5, sl, lsl #5 │ │ │ │ - ldrdeq r7, [r6], #-64 @ 0xffffffc0 @ │ │ │ │ - strdeq r7, [r6], #-114 @ 0xffffff8e @ │ │ │ │ - strhteq r7, [r6], #-68 @ 0xffffffbc │ │ │ │ - rsbeq r7, r6, lr, asr r7 │ │ │ │ - mlseq r6, ip, r4, r7 │ │ │ │ - rsbeq r7, r6, lr, ror r7 │ │ │ │ + rsbeq r7, r6, r4, lsr #10 │ │ │ │ + rsbeq r6, r5, r4, asr #5 │ │ │ │ + rsbeq r7, r6, r8, lsl #10 │ │ │ │ + rsbeq r6, r5, r8, lsr #5 │ │ │ │ + rsbeq r7, r6, lr, ror #9 │ │ │ │ + rsbeq r6, r5, lr, lsl #5 │ │ │ │ + ldrdeq r7, [r6], #-68 @ 0xffffffbc @ │ │ │ │ + strdeq r7, [r6], #-118 @ 0xffffff8a @ │ │ │ │ + strhteq r7, [r6], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq r7, r6, r2, ror #14 │ │ │ │ + rsbeq r7, r6, r0, lsr #9 │ │ │ │ + rsbeq r7, r6, r2, lsl #15 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi r4, [r9], sp, lsl #12 │ │ │ │ blvc 1cb774 │ │ │ │ stmibmi pc, {r1, r2, r3, r6, r7, sl, fp, lr}^ @ │ │ │ │ @@ -390187,30 +390187,30 @@ │ │ │ │ @ instruction: 0xf6874478 │ │ │ │ ldrt pc, [r2], r7, asr #29 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq lr, r0, r0, ror sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq lr, [r0], #-206 @ 0xffffff32 │ │ │ │ - rsbeq r7, r6, r0, lsr #6 │ │ │ │ - rsbeq r6, r5, r0, asr #1 │ │ │ │ - strhteq r7, [r6], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r6, r5, r8, asr r0 │ │ │ │ - rsbeq r7, r6, lr, ror r2 │ │ │ │ - rsbeq r6, r5, lr, lsl r0 │ │ │ │ - strdeq r7, [r6], #-20 @ 0xffffffec @ │ │ │ │ - mlseq r5, r4, pc, r5 @ │ │ │ │ - mlseq r6, r4, r1, r7 │ │ │ │ - rsbeq r5, r5, r4, lsr pc │ │ │ │ - rsbeq r7, r6, sl, ror r1 │ │ │ │ - rsbeq r5, r5, sl, lsl pc │ │ │ │ - rsbeq r7, r6, ip, lsr r1 │ │ │ │ - ldrdeq r5, [r5], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r7, r6, ip, lsl #2 │ │ │ │ - rsbeq r5, r5, ip, lsr #29 │ │ │ │ + rsbeq r7, r6, r4, lsr #6 │ │ │ │ + rsbeq r6, r5, r4, asr #1 │ │ │ │ + strhteq r7, [r6], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq r6, r5, ip, asr r0 │ │ │ │ + rsbeq r7, r6, r2, lsl #5 │ │ │ │ + rsbeq r6, r5, r2, lsr #32 │ │ │ │ + strdeq r7, [r6], #-24 @ 0xffffffe8 @ │ │ │ │ + mlseq r5, r8, pc, r5 @ │ │ │ │ + mlseq r6, r8, r1, r7 │ │ │ │ + rsbeq r5, r5, r8, lsr pc │ │ │ │ + rsbeq r7, r6, lr, ror r1 │ │ │ │ + rsbeq r5, r5, lr, lsl pc │ │ │ │ + rsbeq r7, r6, r0, asr #2 │ │ │ │ + rsbeq r5, r5, r0, ror #29 │ │ │ │ + rsbeq r7, r6, r0, lsl r1 │ │ │ │ + strhteq r5, [r5], #-224 @ 0xffffff20 │ │ │ │ strbmi r9, [fp], -ip, lsl #18 │ │ │ │ @ instruction: 0x4630463a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ blx 16ce028 │ │ │ │ stmdacs r1, {r0, r2, r9, sl, lr} │ │ │ │ stmiami sp!, {r0, r1, r3, r4, r5, ip, lr, pc} │ │ │ │ mvnsne pc, r0, asr #12 │ │ │ │ @@ -390381,50 +390381,50 @@ │ │ │ │ ldrbtmi r2, [r8], #-331 @ 0xfffffeb5 │ │ │ │ @ instruction: 0xf687300c │ │ │ │ ldmdami lr, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ ldc2 6, cr15, [sl, #-540]! @ 0xfffffde4 │ │ │ │ svclt 0x0000e525 │ │ │ │ ... │ │ │ │ - rsbeq r7, r6, r4, lsl #1 │ │ │ │ - rsbeq r5, r5, r4, lsr #28 │ │ │ │ - rsbeq r7, r6, r6, asr r0 │ │ │ │ - strdeq r5, [r5], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r7, r6, r6, lsr #32 │ │ │ │ - rsbeq r5, r5, r6, asr #27 │ │ │ │ - strdeq r6, [r6], #-246 @ 0xffffff0a @ │ │ │ │ - mlseq r5, r6, sp, r5 │ │ │ │ - rsbeq r6, r6, r6, asr #31 │ │ │ │ - rsbeq r5, r5, r6, ror #26 │ │ │ │ - mlseq r6, r6, pc, r6 @ │ │ │ │ - rsbeq r5, r5, r6, lsr sp │ │ │ │ - rsbeq r6, r6, r6, ror #30 │ │ │ │ - rsbeq r5, r5, r6, lsl #26 │ │ │ │ - rsbeq r6, r6, sl, ror #29 │ │ │ │ - rsbeq r5, r5, sl, lsl #25 │ │ │ │ - strhteq r6, [r6], #-236 @ 0xffffff14 │ │ │ │ - rsbeq r5, r5, ip, asr ip │ │ │ │ - rsbeq r6, r6, r4, lsl #29 │ │ │ │ - rsbeq r5, r5, r4, lsr #24 │ │ │ │ - rsbeq r6, r6, r0, asr lr │ │ │ │ - strdeq r5, [r5], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r6, r6, r2, lsr #28 │ │ │ │ - rsbeq r5, r5, r2, asr #23 │ │ │ │ - strdeq r6, [r6], #-210 @ 0xffffff2e @ │ │ │ │ - mlseq r5, r2, fp, r5 │ │ │ │ + rsbeq r7, r6, r8, lsl #1 │ │ │ │ + rsbeq r5, r5, r8, lsr #28 │ │ │ │ + rsbeq r7, r6, sl, asr r0 │ │ │ │ + strdeq r5, [r5], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r7, r6, sl, lsr #32 │ │ │ │ + rsbeq r5, r5, sl, asr #27 │ │ │ │ + strdeq r6, [r6], #-250 @ 0xffffff06 @ │ │ │ │ + mlseq r5, sl, sp, r5 │ │ │ │ + rsbeq r6, r6, sl, asr #31 │ │ │ │ + rsbeq r5, r5, sl, ror #26 │ │ │ │ + mlseq r6, sl, pc, r6 @ │ │ │ │ + rsbeq r5, r5, sl, lsr sp │ │ │ │ + rsbeq r6, r6, sl, ror #30 │ │ │ │ + rsbeq r5, r5, sl, lsl #26 │ │ │ │ + rsbeq r6, r6, lr, ror #29 │ │ │ │ + rsbeq r5, r5, lr, lsl #25 │ │ │ │ + rsbeq r6, r6, r0, asr #29 │ │ │ │ + rsbeq r5, r5, r0, ror #24 │ │ │ │ + rsbeq r6, r6, r8, lsl #29 │ │ │ │ + rsbeq r5, r5, r8, lsr #24 │ │ │ │ + rsbeq r6, r6, r4, asr lr │ │ │ │ + strdeq r5, [r5], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r6, r6, r6, lsr #28 │ │ │ │ + rsbeq r5, r5, r6, asr #23 │ │ │ │ + strdeq r6, [r6], #-214 @ 0xffffff2a @ │ │ │ │ + mlseq r5, r6, fp, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fece755c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ cdp 6, 9, cr15, cr2, cr1, {4} │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq r6, r6, sl, lsl #30 │ │ │ │ + rsbeq r6, r6, lr, lsl #30 │ │ │ │ bleq 11cbe54 │ │ │ │ blx 5cbf48 │ │ │ │ strlt sp, [r0, #-117] @ 0xffffff8b │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ cdp 8, 11, cr6, cr0, cr0, {2} │ │ │ │ @@ -391019,19 +391019,19 @@ │ │ │ │ stmdami r9, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf686300c │ │ │ │ stmdami r7, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6874478 │ │ │ │ @ instruction: 0xe7edf835 │ │ │ │ - rsbeq r6, r6, r8, asr #15 │ │ │ │ - rsbeq r6, r6, r8, lsl #15 │ │ │ │ - rsbeq r5, r5, sl, lsr #3 │ │ │ │ - rsbeq r6, r6, r6, ror #14 │ │ │ │ - rsbeq r5, r5, r8, lsl #3 │ │ │ │ + rsbeq r6, r6, ip, asr #15 │ │ │ │ + rsbeq r6, r6, ip, lsl #15 │ │ │ │ + rsbeq r5, r5, lr, lsr #3 │ │ │ │ + rsbeq r6, r6, sl, ror #14 │ │ │ │ + rsbeq r5, r5, ip, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecf3914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldc 0, cr11, [pc, #520] @ 190f20 │ │ │ │ @ instruction: 0x46140b17 │ │ │ │ @@ -391112,16 +391112,16 @@ │ │ │ │ blhi 24c140 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ blhi ff1cc928 │ │ │ │ blx 5cca1c │ │ │ │ andcs fp, r1, #172, 30 @ 0x2b0 │ │ │ │ ldrb r2, [sl, r2, lsl #4] │ │ │ │ ldrb r2, [r8, r0, lsl #4] │ │ │ │ - rsbeq r6, r6, ip, lsl #12 │ │ │ │ - rsbeq r5, r5, r0, lsr r0 │ │ │ │ + rsbeq r6, r6, r0, lsl r6 │ │ │ │ + rsbeq r5, r5, r4, lsr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecf3a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r0, r4, r1, lsl #6 │ │ │ │ ldmib r0, {r8, r9, fp, sp}^ │ │ │ │ @@ -391478,24 +391478,24 @@ │ │ │ │ stmdami pc, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6864478 │ │ │ │ strb pc, [pc, r1, lsr #25]! @ │ │ │ │ stmdb ip!, {r7, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbteq sp, [r0], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r6, [r6], #-38 @ 0xffffffda @ │ │ │ │ - mlseq r6, sl, r1, r6 │ │ │ │ + ldrdeq r6, [r6], #-42 @ 0xffffffd6 @ │ │ │ │ + mlseq r6, lr, r1, r6 │ │ │ │ rsbseq sp, r0, r6, ror #14 │ │ │ │ @ instruction: 0xfffff55f │ │ │ │ - rsbeq r6, r6, r4, ror r0 │ │ │ │ - mlseq r5, r8, sl, r4 │ │ │ │ - rsbeq r6, r6, ip, asr r0 │ │ │ │ - rsbeq r4, r5, lr, ror sl │ │ │ │ - rsbeq r6, r6, lr, lsr r0 │ │ │ │ - rsbeq r4, r5, r0, ror #20 │ │ │ │ + rsbeq r6, r6, r8, ror r0 │ │ │ │ + mlseq r5, ip, sl, r4 │ │ │ │ + rsbeq r6, r6, r0, rrx │ │ │ │ + rsbeq r4, r5, r2, lsl #21 │ │ │ │ + rsbeq r6, r6, r2, asr #32 │ │ │ │ + rsbeq r4, r5, r4, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece8650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ @ instruction: 0xf04f684b │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stcls 14, cr0, [pc], {1} │ │ │ │ @@ -391560,16 +391560,16 @@ │ │ │ │ @ instruction: 0xf686300c │ │ │ │ stmdami r7, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ blx cef76 │ │ │ │ ldrmi r9, [r8], -r7, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-32] @ 0xffffffe0 │ │ │ │ ... │ │ │ │ - strdeq r5, [r6], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r4, r5, r6, lsl r9 │ │ │ │ + strdeq r5, [r6], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r4, r5, sl, lsl r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece877c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stclmi 15, cr0, [r0, #-800] @ 0xfffffce0 │ │ │ │ mcrrmi 0, 8, fp, r0, cr9 │ │ │ │ ldrbtmi r4, [sp], #-1684 @ 0xfffff96c │ │ │ │ svcls 0x00102201 │ │ │ │ @@ -391632,16 +391632,16 @@ │ │ │ │ @ instruction: 0xf6864478 │ │ │ │ ldr pc, [r5, pc, ror #22]! │ │ │ │ svc 0x00faf67f │ │ │ │ ... │ │ │ │ rsbseq sp, r0, r6, lsl #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, r0, r8, lsr #8 │ │ │ │ - ldrdeq r5, [r6], #-216 @ 0xffffff28 @ │ │ │ │ - strdeq r4, [r5], #-124 @ 0xffffff84 @ │ │ │ │ + ldrdeq r5, [r6], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r4, r5, r0, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece88a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], r8, ror #31 │ │ │ │ stmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ eorle r2, ip, r2, lsl #20 │ │ │ │ andsle r2, pc, r8, lsl #20 │ │ │ │ @@ -391689,19 +391689,19 @@ │ │ │ │ blx 5cd320 │ │ │ │ bmi 405a7c │ │ │ │ stmdbls r7, {r5, r9, sl, lr} │ │ │ │ stc 4, cr4, [sp, #488] @ 0x1e8 │ │ │ │ @ instruction: 0xf3937b00 │ │ │ │ andcs pc, r1, fp, asr sp @ │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r5, r6, r4, ror sp │ │ │ │ - ldrdeq fp, [r4], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r5, r6, lr, lsr #26 │ │ │ │ - rsbeq sl, r5, lr, lsr #29 │ │ │ │ - rsbeq r6, r5, ip, lsr #20 │ │ │ │ + rsbeq r5, r6, r8, ror sp │ │ │ │ + ldrdeq fp, [r4], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r5, r6, r2, lsr sp │ │ │ │ + strhteq sl, [r5], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r6, r5, r0, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece8990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 695738 │ │ │ │ blmi 6bd9ac │ │ │ │ ldrbtmi r4, [sl], #-1548 @ 0xfffff9f4 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -391720,29 +391720,29 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ svc 0x0044f67f │ │ │ │ rsbseq sp, r0, r2, ror r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r6, r4, ror #24 │ │ │ │ + rsbeq r5, r6, r8, ror #24 │ │ │ │ rsbseq sp, r0, r2, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece8a00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.u16 , d3, d3 │ │ │ │ blmi 3504f4 >::_M_default_append(unsigned int)@@Base+0xcd960> │ │ │ │ stclpl 2, cr15, [ip], #256 @ 0x100 │ │ │ │ andcs r9, r8, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf683c000 │ │ │ │ andcs pc, r1, pc, ror fp @ │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq r5, r6, r8, lsl #24 │ │ │ │ + rsbeq r5, r6, ip, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece8a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ vmin.s8 d20, d0, d5 │ │ │ │ blls 3a6c3c │ │ │ │ tstls r3, r9, asr r8 │ │ │ │ @@ -391757,17 +391757,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b2f686 │ │ │ │ @ instruction: 0xf04f4806 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1ccf294 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbeq r5, r6, lr, asr #23 │ │ │ │ - ldrdeq r5, [r6], #-180 @ 0xffffff4c @ │ │ │ │ - strdeq r4, [r5], #-86 @ 0xffffffaa @ │ │ │ │ + ldrdeq r5, [r6], #-178 @ 0xffffff4e @ │ │ │ │ + ldrdeq r5, [r6], #-184 @ 0xffffff48 @ │ │ │ │ + strdeq r4, [r5], #-90 @ 0xffffffa6 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvs sl, {r4, r7, r9, sl, lr} │ │ │ │ strmi r4, [r7], -r9, lsl #13 │ │ │ │ mrcne 2, 2, r4, cr5, cr0, {2} │ │ │ │ @@ -391852,17 +391852,17 @@ │ │ │ │ @ instruction: 0x4628f8f7 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf9b2f686 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ pop {r0, sp} │ │ │ │ svclt 0x000083f8 │ │ │ │ - mlseq r6, r4, sl, r5 │ │ │ │ - rsbeq r5, r6, r6, ror sl │ │ │ │ - rsbeq r4, r5, r0, lsr #9 │ │ │ │ + mlseq r6, r8, sl, r5 │ │ │ │ + rsbeq r5, r6, sl, ror sl │ │ │ │ + rsbeq r4, r5, r4, lsr #9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r4, r9, lsr #20 │ │ │ │ ldrbtmi r4, [sl], #-2857 @ 0xfffff4d7 │ │ │ │ ldmpl r3, {r2, r3, fp, sp, lr}^ │ │ │ │ @@ -391903,17 +391903,17 @@ │ │ │ │ blx f4f4c0 │ │ │ │ bicle r2, r3, r0, lsl #24 │ │ │ │ andmi pc, r0, sl, asr #17 │ │ │ │ strb r2, [r2, r1, lsl #10]! │ │ │ │ ldcl 6, cr15, [r6, #508] @ 0x1fc │ │ │ │ rsbseq ip, r0, lr, ror #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ + rsbeq r5, r6, r6, ror #19 │ │ │ │ rsbeq r5, r6, r2, ror #19 │ │ │ │ - ldrdeq r5, [r6], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r4, r5, r8, lsl #8 │ │ │ │ + rsbeq r4, r5, ip, lsl #8 │ │ │ │ rsbseq ip, r0, r6, lsl #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 18a3538 │ │ │ │ blmi 18a3560 │ │ │ │ @@ -392006,26 +392006,26 @@ │ │ │ │ ldmdami r1, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6864478 │ │ │ │ @ instruction: 0xe7bef87d │ │ │ │ stc 6, cr15, [r8, #-508] @ 0xfffffe04 │ │ │ │ rsbseq ip, r0, ip, lsl pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r6, lr, ror #17 │ │ │ │ - rsbeq r5, r6, r0, asr #17 │ │ │ │ + strdeq r5, [r6], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r5, r6, r4, asr #17 │ │ │ │ rsbseq ip, r0, r6, ror #28 │ │ │ │ - rsbeq r5, r6, r4, ror r8 │ │ │ │ - mlseq r5, r8, r2, r4 │ │ │ │ - rsbeq r5, r6, ip, asr r8 │ │ │ │ - rsbeq r4, r5, r0, lsl #5 │ │ │ │ - rsbeq r5, r6, sl, lsl r8 │ │ │ │ + rsbeq r5, r6, r8, ror r8 │ │ │ │ + mlseq r5, ip, r2, r4 │ │ │ │ + rsbeq r5, r6, r0, ror #16 │ │ │ │ + rsbeq r4, r5, r4, lsl #5 │ │ │ │ rsbeq r5, r6, lr, lsl r8 │ │ │ │ - rsbeq r4, r5, r0, asr #4 │ │ │ │ - strdeq r5, [r6], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r4, r5, r8, lsl r2 │ │ │ │ + rsbeq r5, r6, r2, lsr #16 │ │ │ │ + rsbeq r4, r5, r4, asr #4 │ │ │ │ + strdeq r5, [r6], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r4, r5, ip, lsl r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2cd158 >::_M_default_append(unsigned int)@@Base+0x4a5c4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ bmi fece36f4 │ │ │ │ blmi fece3724 │ │ │ │ @@ -392198,16 +392198,16 @@ │ │ │ │ @ instruction: 0xf7fe9208 │ │ │ │ bls 3d12b8 │ │ │ │ blhi 11cda18 │ │ │ │ svclt 0x0000e6f3 │ │ │ │ ... │ │ │ │ rsbseq ip, r0, ip, asr sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r6, r4, lsr #10 │ │ │ │ - rsbeq r3, r5, lr, asr #30 │ │ │ │ + rsbeq r5, r6, r8, lsr #10 │ │ │ │ + rsbeq r3, r5, r2, asr pc │ │ │ │ @ instruction: 0x46106913 │ │ │ │ andls r6, r8, #1703936 @ 0x1a0000 │ │ │ │ stc2l 7, cr15, [r2], {254} @ 0xfe │ │ │ │ strbmi r9, [r1], -r8, lsl #20 │ │ │ │ cdp 8, 11, cr6, cr0, cr8, {3} │ │ │ │ vqdmull.s q4, d10, d0[0] │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -392395,28 +392395,28 @@ │ │ │ │ @ instruction: 0xf6854478 │ │ │ │ @ instruction: 0xe732fd75 │ │ │ │ vrsubhn.i32 d4, q1, q12 │ │ │ │ mvncs pc, #7, 28 @ 0x70 │ │ │ │ blmi 5b6e78 │ │ │ │ @ instruction: 0xe7ad447b │ │ │ │ ... │ │ │ │ - mlseq r6, r2, r3, r5 │ │ │ │ - strhteq r3, [r5], #-220 @ 0xffffff24 │ │ │ │ + mlseq r6, r6, r3, r5 │ │ │ │ + rsbeq r3, r5, r0, asr #27 │ │ │ │ rsbseq ip, r0, sl, lsr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r5, [r6], #-36 @ 0xffffffdc @ │ │ │ │ - strdeq r3, [r5], #-200 @ 0xffffff38 @ │ │ │ │ - mlseq r6, sl, r2, r5 │ │ │ │ - strhteq r3, [r5], #-206 @ 0xffffff32 │ │ │ │ - rsbeq r5, r6, sl, asr #4 │ │ │ │ - rsbeq r5, r6, lr, lsl r2 │ │ │ │ - rsbeq r3, r5, r2, asr #24 │ │ │ │ - rsbeq r5, r6, r4, ror #3 │ │ │ │ - rsbeq r3, r5, r8, lsl #24 │ │ │ │ - rsbeq r5, r6, r8, lsr #3 │ │ │ │ + ldrdeq r5, [r6], #-40 @ 0xffffffd8 @ │ │ │ │ + strdeq r3, [r5], #-204 @ 0xffffff34 @ │ │ │ │ + mlseq r6, lr, r2, r5 │ │ │ │ + rsbeq r3, r5, r2, asr #25 │ │ │ │ + rsbeq r5, r6, lr, asr #4 │ │ │ │ + rsbeq r5, r6, r2, lsr #4 │ │ │ │ + rsbeq r3, r5, r6, asr #24 │ │ │ │ + rsbeq r5, r6, r8, ror #3 │ │ │ │ + rsbeq r3, r5, ip, lsl #24 │ │ │ │ + rsbeq r5, r6, ip, lsr #3 │ │ │ │ ldmdaeq r4!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ bleq 13cdd84 │ │ │ │ @ instruction: 0x4641465b │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ stmdacs r1, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {1} │ │ │ │ stmmi r0, {r2, r9, sl, lr} │ │ │ │ @@ -392544,50 +392544,50 @@ │ │ │ │ cmppcs r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe34fede │ │ │ │ strtmi r4, [r1], -r6, lsr #16 │ │ │ │ @ instruction: 0xf6854478 │ │ │ │ ldrb pc, [lr, #3137]! @ 0xc41 @ │ │ │ │ stmia ip, {r0, r1, r2, r3, r4, r5, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbeq r5, r6, r0, ror #2 │ │ │ │ - rsbeq r3, r5, r4, lsl #23 │ │ │ │ - rsbeq r5, r6, ip, lsr r1 │ │ │ │ - rsbeq r3, r5, r0, ror #22 │ │ │ │ - rsbeq r5, r6, r0, lsr #2 │ │ │ │ - rsbeq r3, r5, r4, asr #22 │ │ │ │ - rsbeq r5, r6, r4, lsl #2 │ │ │ │ - rsbeq r3, r5, r8, lsr #22 │ │ │ │ - rsbeq r5, r6, r8, ror #1 │ │ │ │ - rsbeq r3, r5, ip, lsl #22 │ │ │ │ - rsbeq r5, r6, ip, asr #1 │ │ │ │ - strdeq r3, [r5], #-160 @ 0xffffff60 @ │ │ │ │ - strhteq r5, [r6], #-0 │ │ │ │ - ldrdeq r3, [r5], #-164 @ 0xffffff5c @ │ │ │ │ - mlseq r6, r4, r0, r5 │ │ │ │ - strhteq r3, [r5], #-168 @ 0xffffff58 │ │ │ │ - rsbeq r5, r6, r8, ror r0 │ │ │ │ - mlseq r5, ip, sl, r3 │ │ │ │ - rsbeq r5, r6, ip, asr r0 │ │ │ │ - rsbeq r3, r5, r0, lsl #21 │ │ │ │ - rsbeq r5, r6, r0, asr #32 │ │ │ │ - rsbeq r3, r5, r4, ror #20 │ │ │ │ - rsbeq r5, r6, r4, lsr #32 │ │ │ │ - rsbeq r3, r5, r8, asr #20 │ │ │ │ - rsbeq r5, r6, r8 │ │ │ │ - rsbeq r3, r5, ip, lsr #20 │ │ │ │ - rsbeq r4, r6, ip, ror #31 │ │ │ │ - rsbeq r3, r5, r0, lsl sl │ │ │ │ - ldrdeq r4, [r6], #-240 @ 0xffffff10 @ │ │ │ │ - strdeq r3, [r5], #-148 @ 0xffffff6c @ │ │ │ │ - strhteq r4, [r6], #-244 @ 0xffffff0c │ │ │ │ - ldrdeq r3, [r5], #-152 @ 0xffffff68 @ │ │ │ │ - mlseq r6, r8, pc, r4 @ │ │ │ │ - strhteq r3, [r5], #-156 @ 0xffffff64 │ │ │ │ - rsbeq r4, r6, ip, ror pc │ │ │ │ - rsbeq r3, r5, r0, lsr #19 │ │ │ │ + rsbeq r5, r6, r4, ror #2 │ │ │ │ + rsbeq r3, r5, r8, lsl #23 │ │ │ │ + rsbeq r5, r6, r0, asr #2 │ │ │ │ + rsbeq r3, r5, r4, ror #22 │ │ │ │ + rsbeq r5, r6, r4, lsr #2 │ │ │ │ + rsbeq r3, r5, r8, asr #22 │ │ │ │ + rsbeq r5, r6, r8, lsl #2 │ │ │ │ + rsbeq r3, r5, ip, lsr #22 │ │ │ │ + rsbeq r5, r6, ip, ror #1 │ │ │ │ + rsbeq r3, r5, r0, lsl fp │ │ │ │ + ldrdeq r5, [r6], #-0 @ │ │ │ │ + strdeq r3, [r5], #-164 @ 0xffffff5c @ │ │ │ │ + strhteq r5, [r6], #-4 │ │ │ │ + ldrdeq r3, [r5], #-168 @ 0xffffff58 @ │ │ │ │ + mlseq r6, r8, r0, r5 │ │ │ │ + strhteq r3, [r5], #-172 @ 0xffffff54 │ │ │ │ + rsbeq r5, r6, ip, ror r0 │ │ │ │ + rsbeq r3, r5, r0, lsr #21 │ │ │ │ + rsbeq r5, r6, r0, rrx │ │ │ │ + rsbeq r3, r5, r4, lsl #21 │ │ │ │ + rsbeq r5, r6, r4, asr #32 │ │ │ │ + rsbeq r3, r5, r8, ror #20 │ │ │ │ + rsbeq r5, r6, r8, lsr #32 │ │ │ │ + rsbeq r3, r5, ip, asr #20 │ │ │ │ + rsbeq r5, r6, ip │ │ │ │ + rsbeq r3, r5, r0, lsr sl │ │ │ │ + strdeq r4, [r6], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r3, r5, r4, lsl sl │ │ │ │ + ldrdeq r4, [r6], #-244 @ 0xffffff0c @ │ │ │ │ + strdeq r3, [r5], #-152 @ 0xffffff68 @ │ │ │ │ + strhteq r4, [r6], #-248 @ 0xffffff08 │ │ │ │ + ldrdeq r3, [r5], #-156 @ 0xffffff64 @ │ │ │ │ + mlseq r6, ip, pc, r4 @ │ │ │ │ + rsbeq r3, r5, r0, asr #19 │ │ │ │ + rsbeq r4, r6, r0, lsl #31 │ │ │ │ + rsbeq r3, r5, r4, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi r4, [r8], lr, asr #25 │ │ │ │ addlt r4, sp, lr, asr #23 │ │ │ │ @ instruction: 0x4605447c │ │ │ │ @@ -392793,37 +392793,37 @@ │ │ │ │ ldmdami ip, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6854478 │ │ │ │ @ instruction: 0xe72dfa53 │ │ │ │ mrc 6, 6, APSR_nzcv, cr14, cr14, {3} │ │ │ │ @ instruction: 0x0070c490 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r6, r4, ror #28 │ │ │ │ - mlseq r6, sl, sp, r4 │ │ │ │ - rsbeq r4, r6, sl, ror sp │ │ │ │ - rsbeq r3, r5, r4, lsr #15 │ │ │ │ - rsbeq r4, r6, r4, asr #26 │ │ │ │ - rsbeq r3, r5, r6, ror #14 │ │ │ │ + rsbeq r4, r6, r8, ror #28 │ │ │ │ + mlseq r6, lr, sp, r4 │ │ │ │ + rsbeq r4, r6, lr, ror sp │ │ │ │ + rsbeq r3, r5, r8, lsr #15 │ │ │ │ + rsbeq r4, r6, r8, asr #26 │ │ │ │ + rsbeq r3, r5, sl, ror #14 │ │ │ │ rsbseq ip, r0, r0, lsl #6 │ │ │ │ - strdeq r4, [r6], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r3, r5, sl, lsl r7 │ │ │ │ - strhteq r4, [r6], #-204 @ 0xffffff34 │ │ │ │ - rsbeq r3, r5, r0, ror #13 │ │ │ │ - mlseq r6, lr, ip, r4 │ │ │ │ - rsbeq r3, r5, r2, asr #13 │ │ │ │ - rsbeq r4, r6, lr, ror #24 │ │ │ │ - mlseq r5, r2, r6, r3 │ │ │ │ - rsbeq r4, r6, r0, asr ip │ │ │ │ - rsbeq r3, r5, sl, ror r6 │ │ │ │ - ldrdeq r4, [r6], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r3, r5, r0, lsl #12 │ │ │ │ - rsbeq r4, r6, r2, asr #23 │ │ │ │ - rsbeq r3, r5, r4, ror #11 │ │ │ │ - rsbeq r4, r6, r2, lsr #23 │ │ │ │ - rsbeq r3, r5, r4, asr #11 │ │ │ │ + strdeq r4, [r6], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r3, r5, lr, lsl r7 │ │ │ │ + rsbeq r4, r6, r0, asr #25 │ │ │ │ + rsbeq r3, r5, r4, ror #13 │ │ │ │ + rsbeq r4, r6, r2, lsr #25 │ │ │ │ + rsbeq r3, r5, r6, asr #13 │ │ │ │ + rsbeq r4, r6, r2, ror ip │ │ │ │ + mlseq r5, r6, r6, r3 │ │ │ │ + rsbeq r4, r6, r4, asr ip │ │ │ │ + rsbeq r3, r5, lr, ror r6 │ │ │ │ + rsbeq r4, r6, r0, ror #23 │ │ │ │ + rsbeq r3, r5, r4, lsl #12 │ │ │ │ + rsbeq r4, r6, r6, asr #23 │ │ │ │ + rsbeq r3, r5, r8, ror #11 │ │ │ │ + rsbeq r4, r6, r6, lsr #23 │ │ │ │ + rsbeq r3, r5, r8, asr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi ffbe436c │ │ │ │ blmi ffbe4394 │ │ │ │ addlt r4, sp, sl, ror r4 │ │ │ │ @@ -393056,38 +393056,38 @@ │ │ │ │ ldmdami sp, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6854478 │ │ │ │ ldr pc, [r9, -r5, asr #16]! │ │ │ │ ldcl 6, cr15, [r0], {126} @ 0x7e │ │ │ │ rsbseq ip, r0, r0, ror #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r4, [r6], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r4, r6, r6, lsr #21 │ │ │ │ - ldrdeq r3, [r5], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r4, r6, r2, ror #21 │ │ │ │ + rsbeq r4, r6, sl, lsr #21 │ │ │ │ + ldrdeq r3, [r5], #-72 @ 0xffffffb8 @ │ │ │ │ rsbseq ip, r0, r2, lsr r0 │ │ │ │ - rsbeq r4, r6, lr, lsl #20 │ │ │ │ - rsbeq r4, r6, r6, asr #18 │ │ │ │ - rsbeq r4, r6, r8, lsr #18 │ │ │ │ - rsbeq r3, r5, r2, asr r3 │ │ │ │ - strdeq r4, [r6], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r3, r5, r8, lsl r3 │ │ │ │ - rsbeq r4, r6, r0, asr #17 │ │ │ │ - rsbeq r3, r5, r2, ror #5 │ │ │ │ - rsbeq r4, r6, r2, lsl #17 │ │ │ │ - rsbeq r3, r5, r6, lsr #5 │ │ │ │ - rsbeq r4, r6, r4, ror #16 │ │ │ │ - rsbeq r3, r5, r8, lsl #5 │ │ │ │ - rsbeq r4, r6, r4, lsr r8 │ │ │ │ - rsbeq r3, r5, r8, asr r2 │ │ │ │ - rsbeq r4, r6, r4, lsl r8 │ │ │ │ - rsbeq r3, r5, lr, lsr r2 │ │ │ │ - rsbeq r4, r6, r2, lsr #15 │ │ │ │ - rsbeq r3, r5, r6, asr #3 │ │ │ │ - rsbeq r4, r6, r6, lsl #15 │ │ │ │ - rsbeq r3, r5, r8, lsr #3 │ │ │ │ + rsbeq r4, r6, r2, lsl sl │ │ │ │ + rsbeq r4, r6, sl, asr #18 │ │ │ │ + rsbeq r4, r6, ip, lsr #18 │ │ │ │ + rsbeq r3, r5, r6, asr r3 │ │ │ │ + strdeq r4, [r6], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r3, r5, ip, lsl r3 │ │ │ │ + rsbeq r4, r6, r4, asr #17 │ │ │ │ + rsbeq r3, r5, r6, ror #5 │ │ │ │ + rsbeq r4, r6, r6, lsl #17 │ │ │ │ + rsbeq r3, r5, sl, lsr #5 │ │ │ │ + rsbeq r4, r6, r8, ror #16 │ │ │ │ + rsbeq r3, r5, ip, lsl #5 │ │ │ │ + rsbeq r4, r6, r8, lsr r8 │ │ │ │ + rsbeq r3, r5, ip, asr r2 │ │ │ │ + rsbeq r4, r6, r8, lsl r8 │ │ │ │ + rsbeq r3, r5, r2, asr #4 │ │ │ │ + rsbeq r4, r6, r6, lsr #15 │ │ │ │ + rsbeq r3, r5, sl, asr #3 │ │ │ │ + rsbeq r4, r6, sl, lsl #15 │ │ │ │ + rsbeq r3, r5, ip, lsr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 34e1f8 >::_M_default_append(unsigned int)@@Base+0xcb664> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ strmi r4, [lr], -r3, ror #25 │ │ │ │ adclt r4, r3, r3, ror #19 │ │ │ │ @@ -393314,30 +393314,30 @@ │ │ │ │ tstls r7, sl, lsl #28 │ │ │ │ movwls r9, #57350 @ 0xe006 │ │ │ │ svclt 0x0000e054 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrhteq fp, [r0], #-204 @ 0xffffff34 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r6, r4, ror #4 │ │ │ │ - rsbeq r4, r6, r2, lsl #12 │ │ │ │ - rsbeq r3, r5, r6, lsr #32 │ │ │ │ - rsbeq r4, r6, sl, ror #11 │ │ │ │ - rsbeq r3, r5, lr │ │ │ │ - rsbeq r4, r6, sl, asr r5 │ │ │ │ - rsbeq r2, r5, lr, ror pc │ │ │ │ - rsbeq r4, r6, r2, asr #10 │ │ │ │ - rsbeq r2, r5, r6, ror #30 │ │ │ │ - rsbeq r4, r6, ip, asr #9 │ │ │ │ - strdeq r2, [r5], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r4, r6, r8, ror #4 │ │ │ │ + rsbeq r4, r6, r6, lsl #12 │ │ │ │ + rsbeq r3, r5, sl, lsr #32 │ │ │ │ + rsbeq r4, r6, lr, ror #11 │ │ │ │ + rsbeq r3, r5, r2, lsl r0 │ │ │ │ + rsbeq r4, r6, lr, asr r5 │ │ │ │ + rsbeq r2, r5, r2, lsl #31 │ │ │ │ + rsbeq r4, r6, r6, asr #10 │ │ │ │ + rsbeq r2, r5, sl, ror #30 │ │ │ │ + ldrdeq r4, [r6], #-64 @ 0xffffffc0 @ │ │ │ │ + strdeq r2, [r5], #-228 @ 0xffffff1c @ │ │ │ │ rsbseq fp, r0, r2, asr #20 │ │ │ │ - rsbeq r4, r6, sl, asr #8 │ │ │ │ - rsbeq r2, r5, lr, ror #28 │ │ │ │ - rsbeq r4, r6, r2, lsl r4 │ │ │ │ - rsbeq r2, r5, r6, lsr lr │ │ │ │ + rsbeq r4, r6, lr, asr #8 │ │ │ │ + rsbeq r2, r5, r2, ror lr │ │ │ │ + rsbeq r4, r6, r6, lsl r4 │ │ │ │ + rsbeq r2, r5, sl, lsr lr │ │ │ │ strmi r9, [r3], -r6, lsl #20 │ │ │ │ ldmdbge r8, {r9, ip, pc} │ │ │ │ strtmi r4, [r8], -sl, asr #12 │ │ │ │ bvc 20d868 │ │ │ │ bleq 1cec14 │ │ │ │ ldc2l 7, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @@ -393597,43 +393597,43 @@ │ │ │ │ stc2 6, cr15, [lr], {132} @ 0x84 │ │ │ │ blls 34cfe8 >::_M_default_append(unsigned int)@@Base+0xca454> │ │ │ │ eorsvs r6, fp, fp, lsl r8 │ │ │ │ andcc r6, r1, #1474560 @ 0x168000 │ │ │ │ ldr r6, [r9, #-346]! @ 0xfffffea6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r4, r6, r6, lsl #5 │ │ │ │ - rsbeq r2, r5, sl, lsr #25 │ │ │ │ - rsbeq r4, r6, lr, ror #4 │ │ │ │ - mlseq r5, r2, ip, r2 │ │ │ │ - strdeq r4, [r6], #-26 @ 0xffffffe6 @ │ │ │ │ - strhteq r4, [r6], #-28 @ 0xffffffe4 │ │ │ │ - rsbeq r2, r5, r0, ror #23 │ │ │ │ - rsbeq r4, r6, r4, lsr #3 │ │ │ │ - rsbeq r2, r5, r8, asr #23 │ │ │ │ - rsbeq r4, r6, sl, lsl #3 │ │ │ │ - rsbeq r2, r5, lr, lsr #23 │ │ │ │ - rsbeq r4, r6, r8, ror #2 │ │ │ │ - rsbeq r2, r5, ip, lsl #23 │ │ │ │ - strdeq r4, [r6], #-0 @ │ │ │ │ - rsbeq r2, r5, r4, lsl fp │ │ │ │ - rsbeq r4, r6, r0, asr #1 │ │ │ │ - rsbeq r2, r5, r4, ror #21 │ │ │ │ - rsbeq r4, r6, sl, ror r0 │ │ │ │ - mlseq r5, lr, sl, r2 │ │ │ │ - rsbeq r4, r6, r6, asr #32 │ │ │ │ - rsbeq r2, r5, sl, ror #20 │ │ │ │ - rsbeq r4, r6, sl, lsr #32 │ │ │ │ - rsbeq r2, r5, lr, asr #20 │ │ │ │ - rsbeq r4, r6, lr │ │ │ │ - rsbeq r2, r5, r2, lsr sl │ │ │ │ - strdeq r3, [r6], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r2, r5, r6, lsl sl │ │ │ │ - rsbeq r3, r6, r6, lsl pc │ │ │ │ - rsbeq r2, r5, sl, lsr r9 │ │ │ │ + rsbeq r4, r6, sl, lsl #5 │ │ │ │ + rsbeq r2, r5, lr, lsr #25 │ │ │ │ + rsbeq r4, r6, r2, ror r2 │ │ │ │ + mlseq r5, r6, ip, r2 │ │ │ │ + strdeq r4, [r6], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r4, r6, r0, asr #3 │ │ │ │ + rsbeq r2, r5, r4, ror #23 │ │ │ │ + rsbeq r4, r6, r8, lsr #3 │ │ │ │ + rsbeq r2, r5, ip, asr #23 │ │ │ │ + rsbeq r4, r6, lr, lsl #3 │ │ │ │ + strhteq r2, [r5], #-178 @ 0xffffff4e │ │ │ │ + rsbeq r4, r6, ip, ror #2 │ │ │ │ + mlseq r5, r0, fp, r2 │ │ │ │ + strdeq r4, [r6], #-4 @ │ │ │ │ + rsbeq r2, r5, r8, lsl fp │ │ │ │ + rsbeq r4, r6, r4, asr #1 │ │ │ │ + rsbeq r2, r5, r8, ror #21 │ │ │ │ + rsbeq r4, r6, lr, ror r0 │ │ │ │ + rsbeq r2, r5, r2, lsr #21 │ │ │ │ + rsbeq r4, r6, sl, asr #32 │ │ │ │ + rsbeq r2, r5, lr, ror #20 │ │ │ │ + rsbeq r4, r6, lr, lsr #32 │ │ │ │ + rsbeq r2, r5, r2, asr sl │ │ │ │ + rsbeq r4, r6, r2, lsl r0 │ │ │ │ + rsbeq r2, r5, r6, lsr sl │ │ │ │ + strdeq r3, [r6], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r2, r5, sl, lsl sl │ │ │ │ + rsbeq r3, r6, sl, lsl pc │ │ │ │ + rsbeq r2, r5, lr, lsr r9 │ │ │ │ tstls r7, #655360 @ 0xa0000 │ │ │ │ @ instruction: 0xf0039307 │ │ │ │ blls 3529f0 >::_M_default_append(unsigned int)@@Base+0xcfe5c> │ │ │ │ blls 11cf098 │ │ │ │ ldmdavs r0, {r1, r3, r4, r6, fp, sp, lr} │ │ │ │ stc2 0, cr15, [r0, #-12] │ │ │ │ vmov.f64 d9, #6 @ 0x40300000 2.750 │ │ │ │ @@ -393894,36 +393894,36 @@ │ │ │ │ @ instruction: 0xf684300c │ │ │ │ ldmdami fp, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf9b4f684 │ │ │ │ bllt ffcd19ec │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strhteq r3, [r6], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r2, r5, r2, ror #15 │ │ │ │ - rsbeq r3, r6, r8, lsl #27 │ │ │ │ - rsbeq r2, r5, ip, lsr #15 │ │ │ │ - rsbeq r3, r6, r6, lsl sp │ │ │ │ - rsbeq r2, r5, sl, lsr r7 │ │ │ │ - mlseq r6, sl, ip, r3 │ │ │ │ - strhteq r2, [r5], #-110 @ 0xffffff92 │ │ │ │ - rsbeq r3, r6, sl, ror #24 │ │ │ │ - rsbeq r2, r5, lr, lsl #13 │ │ │ │ - rsbeq r3, r6, lr, asr #24 │ │ │ │ - rsbeq r2, r5, r2, ror r6 │ │ │ │ - rsbeq r3, r6, lr, lsl ip │ │ │ │ - rsbeq r2, r5, r2, asr #12 │ │ │ │ - ldrdeq r3, [r6], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r2, r5, r0, lsl #12 │ │ │ │ - rsbeq r3, r6, r4, lsr #23 │ │ │ │ - rsbeq r2, r5, r8, asr #11 │ │ │ │ - rsbeq r3, r6, ip, ror #22 │ │ │ │ - mlseq r5, r0, r5, r2 │ │ │ │ - rsbeq r3, r6, r2, ror #20 │ │ │ │ - rsbeq r2, r5, r6, lsl #9 │ │ │ │ + rsbeq r3, r6, r2, asr #27 │ │ │ │ + rsbeq r2, r5, r6, ror #15 │ │ │ │ + rsbeq r3, r6, ip, lsl #27 │ │ │ │ + strhteq r2, [r5], #-112 @ 0xffffff90 │ │ │ │ + rsbeq r3, r6, sl, lsl sp │ │ │ │ + rsbeq r2, r5, lr, lsr r7 │ │ │ │ + mlseq r6, lr, ip, r3 │ │ │ │ + rsbeq r2, r5, r2, asr #13 │ │ │ │ + rsbeq r3, r6, lr, ror #24 │ │ │ │ + mlseq r5, r2, r6, r2 │ │ │ │ + rsbeq r3, r6, r2, asr ip │ │ │ │ + rsbeq r2, r5, r6, ror r6 │ │ │ │ + rsbeq r3, r6, r2, lsr #24 │ │ │ │ + rsbeq r2, r5, r6, asr #12 │ │ │ │ + rsbeq r3, r6, r0, ror #23 │ │ │ │ + rsbeq r2, r5, r4, lsl #12 │ │ │ │ + rsbeq r3, r6, r8, lsr #23 │ │ │ │ + rsbeq r2, r5, ip, asr #11 │ │ │ │ + rsbeq r3, r6, r0, ror fp │ │ │ │ + mlseq r5, r4, r5, r2 │ │ │ │ + rsbeq r3, r6, r6, ror #20 │ │ │ │ + rsbeq r2, r5, sl, lsl #9 │ │ │ │ vtst.8 d20, d16, d20 │ │ │ │ ldrbtmi r4, [r8], #-332 @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf684300c │ │ │ │ ldmmi r2!, {r0, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf974f684 │ │ │ │ bllt fecd1a6c │ │ │ │ @@ -394097,45 +394097,45 @@ │ │ │ │ vadd.i8 d20, d0, d19 │ │ │ │ ldrbtmi r4, [r8], #-274 @ 0xfffffeee │ │ │ │ @ instruction: 0xf683300c │ │ │ │ stmdami r1!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf818f684 │ │ │ │ blt 15d1d24 │ │ │ │ - rsbeq r3, r6, r2, ror #19 │ │ │ │ - rsbeq r2, r5, r6, lsl #8 │ │ │ │ - rsbeq r3, r6, r4, asr #19 │ │ │ │ - rsbeq r2, r5, r8, ror #7 │ │ │ │ - rsbeq r3, r6, r8, lsr #19 │ │ │ │ - rsbeq r2, r5, ip, asr #7 │ │ │ │ - rsbeq r3, r6, sl, lsl #19 │ │ │ │ - rsbeq r2, r5, lr, lsr #7 │ │ │ │ - rsbeq r3, r6, r6, asr r9 │ │ │ │ - rsbeq r2, r5, sl, ror r3 │ │ │ │ - rsbeq r3, r6, r4, lsl #18 │ │ │ │ - rsbeq r2, r5, r8, lsr #6 │ │ │ │ - rsbeq r3, r6, r8, asr #17 │ │ │ │ - rsbeq r2, r5, ip, ror #5 │ │ │ │ - rsbeq r3, r6, r8, lsl #17 │ │ │ │ - rsbeq r3, r6, lr, asr #16 │ │ │ │ - rsbeq r2, r5, r2, ror r2 │ │ │ │ - rsbeq r3, r6, r0, lsr r8 │ │ │ │ - rsbeq r2, r5, r4, asr r2 │ │ │ │ - rsbeq r3, r6, r2, lsl r8 │ │ │ │ - rsbeq r2, r5, r6, lsr r2 │ │ │ │ - strdeq r3, [r6], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r2, r5, r8, lsl r2 │ │ │ │ - rsbeq r3, r6, r2, asr #15 │ │ │ │ - rsbeq r2, r5, r6, ror #3 │ │ │ │ - mlseq r6, r0, r7, r3 │ │ │ │ - strhteq r2, [r5], #-20 @ 0xffffffec │ │ │ │ - rsbeq r3, r6, lr, asr r7 │ │ │ │ - rsbeq r2, r5, r0, lsl #3 │ │ │ │ - rsbeq r3, r6, sl, lsr #14 │ │ │ │ - rsbeq r2, r5, lr, asr #2 │ │ │ │ + rsbeq r3, r6, r6, ror #19 │ │ │ │ + rsbeq r2, r5, sl, lsl #8 │ │ │ │ + rsbeq r3, r6, r8, asr #19 │ │ │ │ + rsbeq r2, r5, ip, ror #7 │ │ │ │ + rsbeq r3, r6, ip, lsr #19 │ │ │ │ + ldrdeq r2, [r5], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r3, r6, lr, lsl #19 │ │ │ │ + strhteq r2, [r5], #-50 @ 0xffffffce │ │ │ │ + rsbeq r3, r6, sl, asr r9 │ │ │ │ + rsbeq r2, r5, lr, ror r3 │ │ │ │ + rsbeq r3, r6, r8, lsl #18 │ │ │ │ + rsbeq r2, r5, ip, lsr #6 │ │ │ │ + rsbeq r3, r6, ip, asr #17 │ │ │ │ + strdeq r2, [r5], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r3, r6, ip, lsl #17 │ │ │ │ + rsbeq r3, r6, r2, asr r8 │ │ │ │ + rsbeq r2, r5, r6, ror r2 │ │ │ │ + rsbeq r3, r6, r4, lsr r8 │ │ │ │ + rsbeq r2, r5, r8, asr r2 │ │ │ │ + rsbeq r3, r6, r6, lsl r8 │ │ │ │ + rsbeq r2, r5, sl, lsr r2 │ │ │ │ + strdeq r3, [r6], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r2, r5, ip, lsl r2 │ │ │ │ + rsbeq r3, r6, r6, asr #15 │ │ │ │ + rsbeq r2, r5, sl, ror #3 │ │ │ │ + mlseq r6, r4, r7, r3 │ │ │ │ + strhteq r2, [r5], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq r3, r6, r2, ror #14 │ │ │ │ + rsbeq r2, r5, r4, lsl #3 │ │ │ │ + rsbeq r3, r6, lr, lsr #14 │ │ │ │ + rsbeq r2, r5, r2, asr r1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi e657fc │ │ │ │ ldrmi r6, [lr], -ip, asr #16 │ │ │ │ ldrbtmi r4, [sl], #-2866 @ 0xfffff4ce │ │ │ │ @@ -394186,19 +394186,19 @@ │ │ │ │ stmdami sl, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff6cf683 │ │ │ │ @ instruction: 0xf67de7c9 │ │ │ │ svclt 0x0000ebf8 │ │ │ │ rsbseq sl, r0, r2, asr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, r6, ip, lsr r6 │ │ │ │ - rsbeq r2, r5, r0, rrx │ │ │ │ + rsbeq r3, r6, r0, asr #12 │ │ │ │ + rsbeq r2, r5, r4, rrx │ │ │ │ ldrshteq sl, [r0], #-186 @ 0xffffff46 │ │ │ │ - ldrdeq r3, [r6], #-82 @ 0xffffffae @ │ │ │ │ - strdeq r1, [r5], #-246 @ 0xffffff0a @ │ │ │ │ + ldrdeq r3, [r6], #-86 @ 0xffffffaa @ │ │ │ │ + strdeq r1, [r5], #-250 @ 0xffffff06 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feceb0a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 17d7e10 │ │ │ │ blmi 18000cc │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -394286,19 +394286,19 @@ │ │ │ │ @ instruction: 0xf04f4826 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 6, 10, cr15, cr4, cr3, {4} │ │ │ │ @ instruction: 0xf67de7c8 │ │ │ │ svclt 0x0000eb30 │ │ │ │ rsbseq sl, r0, sl, asr fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, r6, r2, asr r5 │ │ │ │ - rsbeq r4, r5, ip, lsl #11 │ │ │ │ + rsbeq r3, r6, r6, asr r5 │ │ │ │ + mlseq r5, r0, r5, r4 │ │ │ │ @ instruction: 0xffffcac3 │ │ │ │ - rsbeq r3, r6, sl, ror #10 │ │ │ │ - rsbeq r3, r6, r8, ror r5 │ │ │ │ + rsbeq r3, r6, lr, ror #10 │ │ │ │ + rsbeq r3, r6, ip, ror r5 │ │ │ │ andeq r0, r0, r7, lsl #3 │ │ │ │ @ instruction: 0xffffd8dd │ │ │ │ @ instruction: 0xffffd907 │ │ │ │ @ instruction: 0xffffd861 │ │ │ │ @ instruction: 0xfffffe73 │ │ │ │ @ instruction: 0xffffd95d │ │ │ │ @ instruction: 0xffffd75b │ │ │ │ @@ -394310,23 +394310,23 @@ │ │ │ │ @ instruction: 0xffffcc63 │ │ │ │ @ instruction: 0xffffca91 │ │ │ │ @ instruction: 0xffffcb7b │ │ │ │ @ instruction: 0xffffd9b3 │ │ │ │ @ instruction: 0xffffce03 │ │ │ │ @ instruction: 0xffffcd85 │ │ │ │ @ instruction: 0xffffccbb │ │ │ │ - strdeq r3, [r6], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r3, r6, r0, lsr r5 │ │ │ │ + strdeq r3, [r6], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r3, r6, r4, lsr r5 │ │ │ │ rsbseq sl, r0, ip, ror #20 │ │ │ │ - rsbeq r3, r6, ip, ror r4 │ │ │ │ - rsbeq r1, r5, r0, lsr #29 │ │ │ │ - rsbeq r3, r6, r2, ror #8 │ │ │ │ - rsbeq r1, r5, r6, lsl #29 │ │ │ │ - rsbeq r3, r6, r4, asr #8 │ │ │ │ - rsbeq r1, r5, r6, ror #28 │ │ │ │ + rsbeq r3, r6, r0, lsl #9 │ │ │ │ + rsbeq r1, r5, r4, lsr #29 │ │ │ │ + rsbeq r3, r6, r6, ror #8 │ │ │ │ + rsbeq r1, r5, sl, lsl #29 │ │ │ │ + rsbeq r3, r6, r8, asr #8 │ │ │ │ + rsbeq r1, r5, sl, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feceb2a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 7, pc, cr6, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -394336,16 +394336,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r2, #524] @ 0x20c │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6834478 │ │ │ │ blls 2139d0 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r3, r6, r4, ror r3 │ │ │ │ - mlseq r5, r8, sp, r1 │ │ │ │ + rsbeq r3, r6, r8, ror r3 │ │ │ │ + mlseq r5, ip, sp, r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feceb2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ bleq 2cf73c >::_M_default_append(unsigned int)@@Base+0x4cba8> │ │ │ │ @@ -394378,19 +394378,19 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 194174 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [ip, #-524]! @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf04f4807 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 6, cr15, [r6, #524]! @ 0x20c │ │ │ │ svclt 0x0000e7dd │ │ │ │ - rsbeq r3, r6, ip, lsl #6 │ │ │ │ - rsbeq r3, r6, sl, ror #5 │ │ │ │ - rsbeq r1, r5, lr, lsl #26 │ │ │ │ - rsbeq r3, r6, r8, asr #5 │ │ │ │ - rsbeq r1, r5, sl, ror #25 │ │ │ │ + rsbeq r3, r6, r0, lsl r3 │ │ │ │ + rsbeq r3, r6, lr, ror #5 │ │ │ │ + rsbeq r1, r5, r2, lsl sp │ │ │ │ + rsbeq r3, r6, ip, asr #5 │ │ │ │ + rsbeq r1, r5, lr, ror #25 │ │ │ │ ldc 8, cr6, [r3, #268] @ 0x10c │ │ │ │ ldrbmi r0, [r0, -r0, lsl #22]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrdcc lr, [r1], -r1 │ │ │ │ ldc 8, cr2, [r3] │ │ │ │ vstr d7, [r2] │ │ │ │ vldrle d7, [r0, #-0] │ │ │ │ @@ -394635,24 +394635,24 @@ │ │ │ │ stmdami lr, {r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf683300c │ │ │ │ stmdami ip, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6834478 │ │ │ │ @ instruction: 0xe7c7fbdf │ │ │ │ - rsbeq r3, r6, sl, asr #1 │ │ │ │ - rsbeq r3, r6, ip, lsr #32 │ │ │ │ - rsbeq r2, r6, r0, ror #31 │ │ │ │ - rsbeq r1, r5, sl, asr #18 │ │ │ │ - strhteq r2, [r6], #-252 @ 0xffffff04 │ │ │ │ - rsbeq r1, r5, r6, lsr #18 │ │ │ │ - rsbeq r2, r6, ip, lsl #31 │ │ │ │ - strdeq r1, [r5], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r2, r6, r2, ror pc │ │ │ │ - ldrdeq r1, [r5], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r3, r6, lr, asr #1 │ │ │ │ + rsbeq r3, r6, r0, lsr r0 │ │ │ │ + rsbeq r2, r6, r4, ror #31 │ │ │ │ + rsbeq r1, r5, lr, asr #18 │ │ │ │ + rsbeq r2, r6, r0, asr #31 │ │ │ │ + rsbeq r1, r5, sl, lsr #18 │ │ │ │ + mlseq r6, r0, pc, r2 @ │ │ │ │ + strdeq r1, [r5], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r2, r6, r6, ror pc │ │ │ │ + rsbeq r1, r5, r0, ror #17 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2cfa80 >::_M_default_append(unsigned int)@@Base+0x4ceec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [r8], lr, asr #16 │ │ │ │ blls a4fc58 │ │ │ │ @@ -394759,19 +394759,19 @@ │ │ │ │ @ instruction: 0xe7d2f8f5 │ │ │ │ svc 0x007cf67c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbseq sl, r0, ip, asr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r2, [r6], #-220 @ 0xffffff24 @ │ │ │ │ - strhteq r2, [r6], #-212 @ 0xffffff2c │ │ │ │ + rsbeq r2, r6, r0, lsl #28 │ │ │ │ + strhteq r2, [r6], #-216 @ 0xffffff28 │ │ │ │ ldrsbteq sl, [r0], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq r2, r6, r6, lsr #27 │ │ │ │ - rsbeq r1, r5, r0, lsl r7 │ │ │ │ + rsbeq r2, r6, sl, lsr #27 │ │ │ │ + rsbeq r1, r5, r4, lsl r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feceb9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi r6, [ip], -r1, lsl #4 │ │ │ │ stmdals r6, {r0, r1, r2, r8, sl, fp, ip, pc} │ │ │ │ ldrheq r6, [r2], #129 @ 0x81 │ │ │ │ @@ -394932,21 +394932,21 @@ │ │ │ │ blx 15186a │ │ │ │ ldr r9, [r7, r3, lsl #22] │ │ │ │ stmdbls r7, {r0, r3, r9, fp, lr} │ │ │ │ vsri.16 q2, q13, #16 │ │ │ │ @ instruction: 0xe798fbf7 │ │ │ │ ldrbtmi r4, [sl], #-2567 @ 0xfffff5f9 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ - rsbeq r8, r4, sl, asr r4 │ │ │ │ - rsbeq r2, r6, lr, lsr fp │ │ │ │ - rsbeq r2, r6, sl, lsl fp │ │ │ │ - rsbeq r3, r5, r0, lsl #15 │ │ │ │ - ldrdeq r7, [r5], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq sp, r5, r8, lsr #17 │ │ │ │ - ldrdeq r2, [r6], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r8, r4, lr, asr r4 │ │ │ │ + rsbeq r2, r6, r2, asr #22 │ │ │ │ + rsbeq r2, r6, lr, lsl fp │ │ │ │ + rsbeq r3, r5, r4, lsl #15 │ │ │ │ + ldrdeq r7, [r5], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq sp, r5, ip, lsr #17 │ │ │ │ + ldrdeq r2, [r6], #-174 @ 0xffffff52 @ │ │ │ │ movweq lr, #2512 @ 0x9d0 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ eorne pc, r1, r3, asr r8 @ │ │ │ │ vmul.i d6, d7, d0[0] │ │ │ │ svclt 0x0000bd2d │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -395064,15 +395064,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r7, r1 │ │ │ │ @ instruction: 0xf67cbd30 │ │ │ │ svclt 0x0000ed16 │ │ │ │ rsbseq r9, r0, r6, lsr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r2, [r6], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r2, r6, r2, ror #17 │ │ │ │ rsbseq r9, r0, r4, ror #27 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 250118 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r9, lsr lr │ │ │ │ @@ -395129,23 +395129,23 @@ │ │ │ │ ldrtmi r4, [r1], -sp, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff48f682 │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf802f683 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ - rsbeq r2, r6, r8, ror #16 │ │ │ │ - rsbeq r2, r6, r2, lsl r8 │ │ │ │ - rsbeq r1, r5, lr, ror r1 │ │ │ │ - strdeq r2, [r6], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r1, r5, sl, asr r1 │ │ │ │ - ldrdeq r2, [r6], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r1, r5, ip, lsr r1 │ │ │ │ - strhteq r2, [r6], #-120 @ 0xffffff88 │ │ │ │ - rsbeq r1, r5, r2, lsr #2 │ │ │ │ + rsbeq r2, r6, ip, ror #16 │ │ │ │ + rsbeq r2, r6, r6, lsl r8 │ │ │ │ + rsbeq r1, r5, r2, lsl #3 │ │ │ │ + strdeq r2, [r6], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r1, r5, lr, asr r1 │ │ │ │ + ldrdeq r2, [r6], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r1, r5, r0, asr #2 │ │ │ │ + strhteq r2, [r6], #-124 @ 0xffffff84 │ │ │ │ + rsbeq r1, r5, r6, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecebf80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ strdlt ip, [r9], ip @ │ │ │ │ @ instruction: 0xf6494a3e │ │ │ │ ldcmi 1, cr4, [lr], #-256 @ 0xffffff00 │ │ │ │ @@ -395208,16 +395208,16 @@ │ │ │ │ strtmi r9, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xff6cf682 │ │ │ │ @ instruction: 0xf67ce7d8 │ │ │ │ svclt 0x0000ebf8 │ │ │ │ rsbseq r9, r0, ip, ror ip │ │ │ │ @ instruction: 0xfffff411 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r6, r6, ror r7 │ │ │ │ - mlseq r7, r0, sl, r3 │ │ │ │ + rsbeq r2, r6, sl, ror r7 │ │ │ │ + mlseq r7, r4, sl, r3 │ │ │ │ @ instruction: 0xffffffaf │ │ │ │ andeq r0, r0, fp, lsl r1 │ │ │ │ @ instruction: 0xfffffdef │ │ │ │ andeq r0, r0, r3, asr #28 │ │ │ │ @ instruction: 0xfffffc8f │ │ │ │ @ instruction: 0xfffffb47 │ │ │ │ @ instruction: 0xfffff9f7 │ │ │ │ @@ -395229,16 +395229,16 @@ │ │ │ │ @ instruction: 0xfffff3d3 │ │ │ │ @ instruction: 0xfffff41f │ │ │ │ @ instruction: 0xfffff507 │ │ │ │ @ instruction: 0xfffff5b5 │ │ │ │ @ instruction: 0xfffff797 │ │ │ │ @ instruction: 0xfffff5c9 │ │ │ │ ldrsbteq r9, [r0], #-188 @ 0xffffff44 │ │ │ │ - rsbeq r2, r6, r4, lsr #13 │ │ │ │ - rsbeq r1, r5, lr │ │ │ │ + rsbeq r2, r6, r8, lsr #13 │ │ │ │ + rsbeq r1, r5, r2, lsl r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpmi 0, 4, cr11, cr1, cr2, {4} │ │ │ │ pkhbtmi r4, r0, r4, lsl #12 │ │ │ │ stmdbls sl, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -395301,23 +395301,23 @@ │ │ │ │ ldrtmi r4, [r1], -sp, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r0, #520]! @ 0x208 │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 6, 10, cr15, cr10, cr2, {4} │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - ldrdeq r2, [r6], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r2, r6, lr, asr r5 │ │ │ │ - rsbeq r0, r5, r8, asr #29 │ │ │ │ - rsbeq r2, r6, r4, asr #10 │ │ │ │ - rsbeq r0, r5, lr, lsr #29 │ │ │ │ - rsbeq r2, r6, r2, lsr #10 │ │ │ │ - rsbeq r0, r5, ip, lsl #29 │ │ │ │ - rsbeq r2, r6, r8, lsl #10 │ │ │ │ - rsbeq r0, r5, r2, ror lr │ │ │ │ + ldrdeq r2, [r6], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r2, r6, r2, ror #10 │ │ │ │ + rsbeq r0, r5, ip, asr #29 │ │ │ │ + rsbeq r2, r6, r8, asr #10 │ │ │ │ + strhteq r0, [r5], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r2, r6, r6, lsr #10 │ │ │ │ + mlseq r5, r0, lr, r0 │ │ │ │ + rsbeq r2, r6, ip, lsl #10 │ │ │ │ + rsbeq r0, r5, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecec230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ strdlt lr, [r8], r4 │ │ │ │ @ instruction: 0xf6494a3c │ │ │ │ @ instruction: 0xf8df4140 │ │ │ │ @@ -395378,16 +395378,16 @@ │ │ │ │ @ instruction: 0xf6824478 │ │ │ │ bls 314988 >::_M_default_append(unsigned int)@@Base+0x91df4> │ │ │ │ @ instruction: 0xf67ce7e3 │ │ │ │ svclt 0x0000eaa4 │ │ │ │ rsbseq r9, r0, sl, asr #19 │ │ │ │ @ instruction: 0xfffff15f │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r6, r4, asr #9 │ │ │ │ - ldrdeq r3, [r7], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r2, r6, r8, asr #9 │ │ │ │ + rsbeq r3, r7, r2, ror #15 │ │ │ │ @ instruction: 0xfffffcf9 │ │ │ │ @ instruction: 0xfffffe65 │ │ │ │ @ instruction: 0xfffffb37 │ │ │ │ andeq r0, r0, fp, lsl #23 │ │ │ │ @ instruction: 0xfffff9d7 │ │ │ │ @ instruction: 0xfffff88f │ │ │ │ @ instruction: 0xfffff73d │ │ │ │ @@ -395399,16 +395399,16 @@ │ │ │ │ @ instruction: 0xfffff117 │ │ │ │ @ instruction: 0xfffff163 │ │ │ │ @ instruction: 0xfffff249 │ │ │ │ @ instruction: 0xfffff2f7 │ │ │ │ @ instruction: 0xfffff4d9 │ │ │ │ @ instruction: 0xfffff30b │ │ │ │ rsbseq r9, r0, lr, lsl r9 │ │ │ │ - rsbeq r2, r6, r4, ror #7 │ │ │ │ - rsbeq r0, r5, r0, asr sp │ │ │ │ + rsbeq r2, r6, r8, ror #7 │ │ │ │ + rsbeq r0, r5, r4, asr sp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 250654 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, lr, asr #30 │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ @@ -395485,25 +395485,25 @@ │ │ │ │ stmdami pc, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf682300c │ │ │ │ stmdami sp, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6824478 │ │ │ │ @ instruction: 0xe7d5fd39 │ │ │ │ - rsbeq r2, r6, ip, lsr #6 │ │ │ │ - rsbeq r2, r6, sl, asr #5 │ │ │ │ - rsbeq r0, r5, r6, lsr ip │ │ │ │ - rsbeq r2, r6, r8, ror r2 │ │ │ │ - rsbeq r0, r5, r2, ror #23 │ │ │ │ - rsbeq r2, r6, sl, asr r2 │ │ │ │ - rsbeq r0, r5, r4, asr #23 │ │ │ │ - rsbeq r2, r6, r0, asr #4 │ │ │ │ - rsbeq r0, r5, sl, lsr #23 │ │ │ │ - rsbeq r2, r6, r6, lsr #4 │ │ │ │ - mlseq r5, r0, fp, r0 │ │ │ │ + rsbeq r2, r6, r0, lsr r3 │ │ │ │ + rsbeq r2, r6, lr, asr #5 │ │ │ │ + rsbeq r0, r5, sl, lsr ip │ │ │ │ + rsbeq r2, r6, ip, ror r2 │ │ │ │ + rsbeq r0, r5, r6, ror #23 │ │ │ │ + rsbeq r2, r6, lr, asr r2 │ │ │ │ + rsbeq r0, r5, r8, asr #23 │ │ │ │ + rsbeq r2, r6, r4, asr #4 │ │ │ │ + rsbeq r0, r5, lr, lsr #23 │ │ │ │ + rsbeq r2, r6, sl, lsr #4 │ │ │ │ + mlseq r5, r4, fp, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d07d0 >::_M_default_append(unsigned int)@@Base+0x4dc3c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf8df460f │ │ │ │ ldrmi r1, [r1], r4, lsl #16 │ │ │ │ @@ -396018,72 +396018,72 @@ │ │ │ │ @ instruction: 0xf85af682 │ │ │ │ @ instruction: 0x4621483e │ │ │ │ @ instruction: 0xf6824478 │ │ │ │ strt pc, [pc], #-2325 @ 195b2c │ │ │ │ rsbseq r9, r0, r0, ror #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, r0, ip, ror r6 │ │ │ │ - rsbeq r2, r6, r0, asr #1 │ │ │ │ - rsbeq r0, r5, sl, lsr #20 │ │ │ │ - rsbeq r2, r6, r2, asr r0 │ │ │ │ - strhteq r0, [r5], #-156 @ 0xffffff64 │ │ │ │ - rsbeq r2, r6, r8, lsr r0 │ │ │ │ - rsbeq r0, r5, r2, lsr #19 │ │ │ │ - rsbeq r1, r6, r6, lsr #31 │ │ │ │ - rsbeq r0, r5, r0, lsl r9 │ │ │ │ - rsbeq r1, r6, r6, lsl #31 │ │ │ │ - strdeq r0, [r5], #-128 @ 0xffffff80 @ │ │ │ │ - ldrdeq r1, [r6], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r0, r5, sl, lsr r8 │ │ │ │ - strhteq r1, [r6], #-226 @ 0xffffff1e │ │ │ │ - rsbeq r0, r5, ip, lsl r8 │ │ │ │ - rsbeq r1, r6, r0, asr lr │ │ │ │ - strhteq r0, [r5], #-122 @ 0xffffff86 │ │ │ │ - rsbeq r1, r6, r8, lsl lr │ │ │ │ - rsbeq r0, r5, r2, lsl #15 │ │ │ │ - rsbeq r1, r6, r2, ror #27 │ │ │ │ - rsbeq r0, r5, ip, asr #14 │ │ │ │ - rsbeq r1, r6, lr, lsr #27 │ │ │ │ - rsbeq r0, r5, r8, lsl r7 │ │ │ │ - rsbeq r1, r6, sl, ror sp │ │ │ │ - rsbeq r0, r5, r4, ror #13 │ │ │ │ - rsbeq r1, r6, r4, asr #26 │ │ │ │ - strhteq r0, [r5], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq r1, r6, r2, lsl sp │ │ │ │ - rsbeq r0, r5, lr, ror r6 │ │ │ │ - ldrdeq r1, [r6], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r0, r5, r8, asr #12 │ │ │ │ - rsbeq r1, r6, r6, lsr #25 │ │ │ │ - rsbeq r0, r5, r2, lsl r6 │ │ │ │ - rsbeq r1, r6, r2, ror ip │ │ │ │ - ldrdeq r0, [r5], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r1, r6, r0, asr #24 │ │ │ │ - rsbeq r0, r5, ip, lsr #11 │ │ │ │ - rsbeq r1, r6, r4, lsl #24 │ │ │ │ - rsbeq r0, r5, r0, ror r5 │ │ │ │ - rsbeq r1, r6, ip, lsl #23 │ │ │ │ - strdeq r0, [r5], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r1, r6, r2, asr fp │ │ │ │ - strhteq r0, [r5], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r1, r6, lr, lsl fp │ │ │ │ - rsbeq r0, r5, sl, lsl #9 │ │ │ │ - rsbeq r1, r6, r6, lsl #22 │ │ │ │ - rsbeq r0, r5, r2, ror r4 │ │ │ │ - rsbeq r1, r6, ip, ror #21 │ │ │ │ - rsbeq r0, r5, r8, asr r4 │ │ │ │ - strhteq r1, [r6], #-166 @ 0xffffff5a │ │ │ │ - rsbeq r0, r5, r2, lsr #8 │ │ │ │ - rsbeq r1, r6, r2, lsl #21 │ │ │ │ - rsbeq r0, r5, lr, ror #7 │ │ │ │ - rsbeq r1, r6, r6, asr #20 │ │ │ │ - strhteq r0, [r5], #-50 @ 0xffffffce │ │ │ │ - rsbeq r1, r6, r2, lsl sl │ │ │ │ - rsbeq r0, r5, lr, ror r3 │ │ │ │ - ldrdeq r1, [r6], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r0, r5, r8, asr #6 │ │ │ │ + rsbeq r2, r6, r4, asr #1 │ │ │ │ + rsbeq r0, r5, lr, lsr #20 │ │ │ │ + rsbeq r2, r6, r6, asr r0 │ │ │ │ + rsbeq r0, r5, r0, asr #19 │ │ │ │ + rsbeq r2, r6, ip, lsr r0 │ │ │ │ + rsbeq r0, r5, r6, lsr #19 │ │ │ │ + rsbeq r1, r6, sl, lsr #31 │ │ │ │ + rsbeq r0, r5, r4, lsl r9 │ │ │ │ + rsbeq r1, r6, sl, lsl #31 │ │ │ │ + strdeq r0, [r5], #-132 @ 0xffffff7c @ │ │ │ │ + ldrdeq r1, [r6], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r0, r5, lr, lsr r8 │ │ │ │ + strhteq r1, [r6], #-230 @ 0xffffff1a │ │ │ │ + rsbeq r0, r5, r0, lsr #16 │ │ │ │ + rsbeq r1, r6, r4, asr lr │ │ │ │ + strhteq r0, [r5], #-126 @ 0xffffff82 │ │ │ │ + rsbeq r1, r6, ip, lsl lr │ │ │ │ + rsbeq r0, r5, r6, lsl #15 │ │ │ │ + rsbeq r1, r6, r6, ror #27 │ │ │ │ + rsbeq r0, r5, r0, asr r7 │ │ │ │ + strhteq r1, [r6], #-210 @ 0xffffff2e │ │ │ │ + rsbeq r0, r5, ip, lsl r7 │ │ │ │ + rsbeq r1, r6, lr, ror sp │ │ │ │ + rsbeq r0, r5, r8, ror #13 │ │ │ │ + rsbeq r1, r6, r8, asr #26 │ │ │ │ + strhteq r0, [r5], #-100 @ 0xffffff9c │ │ │ │ + rsbeq r1, r6, r6, lsl sp │ │ │ │ + rsbeq r0, r5, r2, lsl #13 │ │ │ │ + rsbeq r1, r6, r0, ror #25 │ │ │ │ + rsbeq r0, r5, ip, asr #12 │ │ │ │ + rsbeq r1, r6, sl, lsr #25 │ │ │ │ + rsbeq r0, r5, r6, lsl r6 │ │ │ │ + rsbeq r1, r6, r6, ror ip │ │ │ │ + rsbeq r0, r5, r2, ror #11 │ │ │ │ + rsbeq r1, r6, r4, asr #24 │ │ │ │ + strhteq r0, [r5], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq r1, r6, r8, lsl #24 │ │ │ │ + rsbeq r0, r5, r4, ror r5 │ │ │ │ + mlseq r6, r0, fp, r1 │ │ │ │ + strdeq r0, [r5], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r1, r6, r6, asr fp │ │ │ │ + rsbeq r0, r5, r2, asr #9 │ │ │ │ + rsbeq r1, r6, r2, lsr #22 │ │ │ │ + rsbeq r0, r5, lr, lsl #9 │ │ │ │ + rsbeq r1, r6, sl, lsl #22 │ │ │ │ + rsbeq r0, r5, r6, ror r4 │ │ │ │ + strdeq r1, [r6], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r0, r5, ip, asr r4 │ │ │ │ + strhteq r1, [r6], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r0, r5, r6, lsr #8 │ │ │ │ + rsbeq r1, r6, r6, lsl #21 │ │ │ │ + strdeq r0, [r5], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r1, r6, sl, asr #20 │ │ │ │ + strhteq r0, [r5], #-54 @ 0xffffffca │ │ │ │ + rsbeq r1, r6, r6, lsl sl │ │ │ │ + rsbeq r0, r5, r2, lsl #7 │ │ │ │ + rsbeq r1, r6, r0, ror #19 │ │ │ │ + rsbeq r0, r5, ip, asr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ ldrbcc pc, [r4, #-2271] @ 0xfffff721 @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -396424,40 +396424,40 @@ │ │ │ │ stmdami r0!, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6814478 │ │ │ │ str pc, [r9, r9, ror #27]! │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, r0, sl, asr #27 │ │ │ │ - strhteq r1, [r6], #-126 @ 0xffffff82 │ │ │ │ - rsbeq r1, r6, ip, lsl #15 │ │ │ │ - strdeq r0, [r5], #-6 @ │ │ │ │ - rsbeq r1, r6, lr, ror #14 │ │ │ │ - ldrdeq r0, [r5], #-8 @ │ │ │ │ + rsbeq r1, r6, r2, asr #15 │ │ │ │ + mlseq r6, r0, r7, r1 │ │ │ │ + strdeq r0, [r5], #-10 @ │ │ │ │ + rsbeq r1, r6, r2, ror r7 │ │ │ │ + ldrdeq r0, [r5], #-12 @ │ │ │ │ rsbseq r8, r0, r0, ror ip │ │ │ │ - rsbeq r1, r6, r2, lsr r7 │ │ │ │ - mlseq r5, lr, r0, r0 │ │ │ │ - strdeq r1, [r6], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r1, r6, r6, lsr r7 │ │ │ │ + rsbeq r0, r5, r2, lsr #1 │ │ │ │ + strdeq r1, [r6], #-104 @ 0xffffff98 @ │ │ │ │ @ instruction: 0xffffec45 │ │ │ │ - rsbeq r1, r6, r2, asr #13 │ │ │ │ - rsbeq r1, r6, r6, ror #10 │ │ │ │ - ldrdeq pc, [r4], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r1, r6, r2, lsl r5 │ │ │ │ - rsbeq pc, r4, lr, ror lr @ │ │ │ │ - rsbeq r1, r6, r2, ror r4 │ │ │ │ - ldrdeq pc, [r4], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r1, r6, ip, lsr #8 │ │ │ │ + rsbeq r1, r6, r6, asr #13 │ │ │ │ + rsbeq r1, r6, sl, ror #10 │ │ │ │ + ldrdeq pc, [r4], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r1, r6, r6, lsl r5 │ │ │ │ + rsbeq pc, r4, r2, lsl #29 │ │ │ │ + rsbeq r1, r6, r6, ror r4 │ │ │ │ + rsbeq pc, r4, r2, ror #27 │ │ │ │ rsbeq r1, r6, r0, lsr r4 │ │ │ │ - mlseq r4, sl, sp, pc @ │ │ │ │ - strhteq r1, [r6], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq pc, r4, r8, lsr #26 │ │ │ │ - rsbeq r1, r6, r4, lsr #7 │ │ │ │ - rsbeq pc, r4, lr, lsl #26 │ │ │ │ - rsbeq r1, r6, r6, lsl #7 │ │ │ │ - strdeq pc, [r4], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r1, r6, r4, lsr r4 │ │ │ │ + mlseq r4, lr, sp, pc @ │ │ │ │ + rsbeq r1, r6, r0, asr #7 │ │ │ │ + rsbeq pc, r4, ip, lsr #26 │ │ │ │ + rsbeq r1, r6, r8, lsr #7 │ │ │ │ + rsbeq pc, r4, r2, lsl sp @ │ │ │ │ + rsbeq r1, r6, sl, lsl #7 │ │ │ │ + strdeq pc, [r4], #-196 @ 0xffffff3c @ │ │ │ │ stc 8, cr6, [r3, #268] @ 0x10c │ │ │ │ ldrbmi r0, [r0, -r0, lsl #22]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2516c4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -396492,18 +396492,18 @@ │ │ │ │ @ instruction: 0xf681300c │ │ │ │ stmdami r8, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 6, cr15, [lr, #-516] @ 0xfffffdfc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ blhi 251594 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - strhteq r1, [r6], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq pc, r4, ip, lsl ip @ │ │ │ │ - rsbeq r1, r6, lr, ror #4 │ │ │ │ - ldrdeq pc, [r4], #-186 @ 0xffffff46 @ │ │ │ │ + strhteq r1, [r6], #-36 @ 0xffffffdc │ │ │ │ + rsbeq pc, r4, r0, lsr #24 │ │ │ │ + rsbeq r1, r6, r2, ror r2 │ │ │ │ + ldrdeq pc, [r4], #-190 @ 0xffffff42 @ │ │ │ │ andne lr, r1, #208, 18 @ 0x340000 │ │ │ │ vstrle s4, [sl, #-0] │ │ │ │ bl 2704ec │ │ │ │ ldc 2, cr0, [r3, #776] @ 0x308 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vstmia r3!, {d7-d6} │ │ │ │ addsmi r7, sl, #2048 @ 0x800 │ │ │ │ @@ -396775,35 +396775,35 @@ │ │ │ │ ldmdami sl, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx c54106 │ │ │ │ @ instruction: 0xf67ae6bb │ │ │ │ svclt 0x0000efb6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, r0, r6, lsl #14 │ │ │ │ - rsbeq r1, r6, r0, ror r1 │ │ │ │ - ldrdeq pc, [r4], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r1, r6, sl, lsr #1 │ │ │ │ - rsbeq pc, r4, r6, lsl sl @ │ │ │ │ - rsbeq r1, r6, ip, lsl #1 │ │ │ │ - strdeq pc, [r4], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r1, r6, r4, ror r1 │ │ │ │ + rsbeq pc, r4, r0, ror #21 │ │ │ │ + rsbeq r1, r6, lr, lsr #1 │ │ │ │ + rsbeq pc, r4, sl, lsl sl @ │ │ │ │ + mlseq r6, r0, r0, r1 │ │ │ │ + strdeq pc, [r4], #-156 @ 0xffffff64 @ │ │ │ │ @ instruction: 0x00708592 │ │ │ │ - rsbeq r0, r6, r0, asr pc │ │ │ │ - strhteq pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r0, r6, r4, lsr pc │ │ │ │ - rsbeq pc, r4, r0, lsr #17 │ │ │ │ - rsbeq r0, r6, r4, lsl pc │ │ │ │ - rsbeq pc, r4, r0, lsl #17 │ │ │ │ - mlseq r6, r4, lr, r0 │ │ │ │ - rsbeq pc, r4, r0, lsl #16 │ │ │ │ - rsbeq r0, r6, r4, ror #28 │ │ │ │ - ldrdeq pc, [r4], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r0, r6, r4, asr #28 │ │ │ │ - strhteq pc, [r4], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r0, r6, r6, lsl #28 │ │ │ │ - rsbeq pc, r4, r2, ror r7 @ │ │ │ │ + rsbeq r0, r6, r4, asr pc │ │ │ │ + rsbeq pc, r4, r0, asr #17 │ │ │ │ + rsbeq r0, r6, r8, lsr pc │ │ │ │ + rsbeq pc, r4, r4, lsr #17 │ │ │ │ + rsbeq r0, r6, r8, lsl pc │ │ │ │ + rsbeq pc, r4, r4, lsl #17 │ │ │ │ + mlseq r6, r8, lr, r0 │ │ │ │ + rsbeq pc, r4, r4, lsl #16 │ │ │ │ + rsbeq r0, r6, r8, ror #28 │ │ │ │ + ldrdeq pc, [r4], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r0, r6, r8, asr #28 │ │ │ │ + strhteq pc, [r4], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r0, r6, sl, lsl #28 │ │ │ │ + rsbeq pc, r4, r6, ror r7 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 251c24 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x469b4cb0 │ │ │ │ @ instruction: 0xb09d4bb0 │ │ │ │ @@ -396979,21 +396979,21 @@ │ │ │ │ mrc 6, 4, APSR_nzcv, cr2, cr10, {3} │ │ │ │ blvc 3d20a0 │ │ │ │ blvc 1d22cc │ │ │ │ svclt 0x0000e7de │ │ │ │ ... │ │ │ │ @ instruction: 0x00708290 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r6, r2, lsr sp │ │ │ │ - mlseq r4, lr, r6, pc @ │ │ │ │ + rsbeq r0, r6, r6, lsr sp │ │ │ │ + rsbeq pc, r4, r2, lsr #13 │ │ │ │ rsbseq r8, r0, r8, lsr r2 │ │ │ │ - ldrdeq r0, [r6], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r0, r6, ip, asr ip │ │ │ │ - rsbeq r0, r6, r2, ror #23 │ │ │ │ - rsbeq pc, r4, lr, asr #10 │ │ │ │ + ldrdeq r0, [r6], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r0, r6, r0, ror #24 │ │ │ │ + rsbeq r0, r6, r6, ror #23 │ │ │ │ + rsbeq pc, r4, r2, asr r5 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cdab19 │ │ │ │ movwls r9, #41032 @ 0xa048 │ │ │ │ subge pc, r0, sp, asr #17 │ │ │ │ b 1568334 │ │ │ │ @ instruction: 0xf38e0988 │ │ │ │ @ instruction: 0x9c14fa07 │ │ │ │ @@ -397302,48 +397302,48 @@ │ │ │ │ mvnspl pc, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-1580 @ 0xfffff9d4 │ │ │ │ @ instruction: 0xf680300c │ │ │ │ stmdami r4!, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff04f680 │ │ │ │ svclt 0x0000e442 │ │ │ │ - rsbeq r0, r6, r8, lsr #19 │ │ │ │ - rsbeq pc, r4, r4, lsl r3 @ │ │ │ │ - rsbeq r0, r6, ip, lsl #19 │ │ │ │ - strdeq pc, [r4], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r0, r6, r4, ror r9 │ │ │ │ - ldrdeq pc, [r4], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r0, r6, r2, lsl #17 │ │ │ │ - rsbeq pc, r4, ip, ror #3 │ │ │ │ - rsbeq r0, r6, r4, ror #16 │ │ │ │ - ldrdeq pc, [r4], #-16 @ │ │ │ │ - rsbeq r0, r6, lr, lsl r8 │ │ │ │ - rsbeq pc, r4, sl, lsl #3 │ │ │ │ - rsbeq r0, r6, r6, ror #15 │ │ │ │ - rsbeq pc, r4, r2, asr r1 @ │ │ │ │ - rsbeq r0, r6, r8, lsr r7 │ │ │ │ - rsbeq pc, r4, r4, lsr #1 │ │ │ │ - strdeq r0, [r6], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r0, r6, r6, ror #13 │ │ │ │ - mlseq r6, sl, r6, r0 │ │ │ │ - rsbeq pc, r4, r6 │ │ │ │ - rsbeq r0, r6, r2, lsl #13 │ │ │ │ - rsbeq lr, r4, ip, ror #31 │ │ │ │ - rsbeq r0, r6, r8, ror #12 │ │ │ │ - ldrdeq lr, [r4], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r0, r6, sl, lsr #12 │ │ │ │ - mlseq r4, r6, pc, lr @ │ │ │ │ - rsbeq r0, r6, lr, lsl #12 │ │ │ │ - rsbeq lr, r4, sl, ror pc │ │ │ │ - strdeq r0, [r6], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq lr, r4, lr, asr pc │ │ │ │ - ldrdeq r0, [r6], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq lr, r4, r2, asr #30 │ │ │ │ - strhteq r0, [r6], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq lr, r4, r6, lsr #30 │ │ │ │ + rsbeq r0, r6, ip, lsr #19 │ │ │ │ + rsbeq pc, r4, r8, lsl r3 @ │ │ │ │ + mlseq r6, r0, r9, r0 │ │ │ │ + strdeq pc, [r4], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r0, r6, r8, ror r9 │ │ │ │ + rsbeq pc, r4, r2, ror #5 │ │ │ │ + rsbeq r0, r6, r6, lsl #17 │ │ │ │ + strdeq pc, [r4], #-16 @ │ │ │ │ + rsbeq r0, r6, r8, ror #16 │ │ │ │ + ldrdeq pc, [r4], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r0, r6, r2, lsr #16 │ │ │ │ + rsbeq pc, r4, lr, lsl #3 │ │ │ │ + rsbeq r0, r6, sl, ror #15 │ │ │ │ + rsbeq pc, r4, r6, asr r1 @ │ │ │ │ + rsbeq r0, r6, ip, lsr r7 │ │ │ │ + rsbeq pc, r4, r8, lsr #1 │ │ │ │ + rsbeq r0, r6, r0, lsl #14 │ │ │ │ + rsbeq r0, r6, sl, ror #13 │ │ │ │ + mlseq r6, lr, r6, r0 │ │ │ │ + rsbeq pc, r4, sl │ │ │ │ + rsbeq r0, r6, r6, lsl #13 │ │ │ │ + strdeq lr, [r4], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r0, r6, ip, ror #12 │ │ │ │ + ldrdeq lr, [r4], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r0, r6, lr, lsr #12 │ │ │ │ + mlseq r4, sl, pc, lr @ │ │ │ │ + rsbeq r0, r6, r2, lsl r6 │ │ │ │ + rsbeq lr, r4, lr, ror pc │ │ │ │ + strdeq r0, [r6], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq lr, r4, r2, ror #30 │ │ │ │ + ldrdeq r0, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq lr, r4, r6, asr #30 │ │ │ │ + strhteq r0, [r6], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq lr, r4, sl, lsr #30 │ │ │ │ ldmvs r8, {r0, r1, r6, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ ldc 8, cr6, [r3, #268] @ 0x10c │ │ │ │ ldrbmi r0, [r0, -r0, lsl #22]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ msrmi R10_usr, r5 │ │ │ │ orrcs pc, r6, r3, asr #13 │ │ │ │ @@ -397612,16 +397612,16 @@ │ │ │ │ mrc2 7, 7, pc, cr14, cr15, {7} │ │ │ │ ldc 2, cr4, [sp, #672] @ 0x2a0 │ │ │ │ svclt 0x00087b00 │ │ │ │ ldc 3, cr2, [sp, #8] │ │ │ │ svclt 0x00046b02 │ │ │ │ andsvs r9, r3, r8, lsl #20 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ - strhteq r0, [r6], #-28 @ 0xffffffe4 │ │ │ │ - ldrdeq lr, [r4], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r0, r6, r0, asr #3 │ │ │ │ + ldrdeq lr, [r4], #-164 @ 0xffffff5c @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfa04c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd8 │ │ │ │ stmdavs r2, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ stmdbvs fp, {r1, r7, ip, sp, pc} │ │ │ │ @@ -397671,16 +397671,16 @@ │ │ │ │ eorsvs fp, r3, r2, lsl pc │ │ │ │ andsvs r9, r3, sl, lsl #20 │ │ │ │ ldc 0, cr11, [sp], #8 │ │ │ │ vldmdblt r0!, {d24-d25} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ svccc 0x00f921fb │ │ │ │ - rsbeq r0, r6, r4, ror #1 │ │ │ │ - strdeq lr, [r4], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r0, r6, r8, ror #1 │ │ │ │ + strdeq lr, [r4], #-156 @ 0xffffff64 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d29dc >::_M_default_append(unsigned int)@@Base+0x4fe48> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ cdp 8, 11, cr6, cr1, cr4, {2} │ │ │ │ addslt r5, r1, r0, asr #22 │ │ │ │ @@ -397997,16 +397997,16 @@ │ │ │ │ stmdami r6, {r0, r4, r5, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8dcf680 │ │ │ │ stmdbls r1, {r2, fp, lr} │ │ │ │ @ instruction: 0xf6804478 │ │ │ │ bls 216084 │ │ │ │ svclt 0x0000e7db │ │ │ │ - rsbeq pc, r5, r8, lsr fp @ │ │ │ │ - rsbeq lr, r4, ip, asr #8 │ │ │ │ + rsbeq pc, r5, ip, lsr fp @ │ │ │ │ + rsbeq lr, r4, r0, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feceec3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], r8, ror #31 │ │ │ │ stmdavs r4, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ ldmdavs r2, {r0, r1, r7, ip, sp, pc} │ │ │ │ ldrsbt pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ @@ -398029,16 +398029,16 @@ │ │ │ │ stmdami r6, {r0, r1, r2, r5, r6, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf89cf680 │ │ │ │ stmdbls r1, {r2, fp, lr} │ │ │ │ @ instruction: 0xf6804478 │ │ │ │ bls 216004 │ │ │ │ svclt 0x0000e7db │ │ │ │ - strhteq pc, [r5], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq lr, r4, ip, asr #7 │ │ │ │ + strhteq pc, [r5], #-172 @ 0xffffff54 @ │ │ │ │ + ldrdeq lr, [r4], #-48 @ 0xffffffd0 @ │ │ │ │ @ instruction: 0xed9f690b │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blne ed310c │ │ │ │ blcs f53110 │ │ │ │ blne ff393598 │ │ │ │ blx 5d3690 │ │ │ │ ldc 13, cr13, [pc, #92] @ 197b2c │ │ │ │ @@ -398117,16 +398117,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf8aef680 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ - rsbeq pc, r5, r6, ror #18 │ │ │ │ - rsbeq lr, r4, sl, ror r2 │ │ │ │ + rsbeq pc, r5, sl, ror #18 │ │ │ │ + rsbeq lr, r4, lr, ror r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feceee1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r2, {r3, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs fp, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ @@ -398179,16 +398179,16 @@ │ │ │ │ strtmi r4, [r9], -r7, lsl #16 │ │ │ │ @ instruction: 0xf6804478 │ │ │ │ @ instruction: 0x4628f831 │ │ │ │ ldcllt 0, cr11, [r0, #36]! @ 0x24 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ - rsbeq pc, r5, ip, ror #16 │ │ │ │ - rsbeq lr, r4, r0, lsl #3 │ │ │ │ + rsbeq pc, r5, r0, ror r8 @ │ │ │ │ + rsbeq lr, r4, r4, lsl #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfa928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, r4, r0 │ │ │ │ ldrmi r4, [lr], -sl, ror #21 │ │ │ │ ldrbtmi r4, [sl], #-3050 @ 0xfffff416 │ │ │ │ @@ -398673,15 +398673,15 @@ │ │ │ │ @ instruction: 0x401921fb │ │ │ │ @ instruction: 0x812dea11 │ │ │ │ ldclcc 7, cr9, [r1, #-612]! @ 0xfffffd9c │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r6, r0, r0, lsr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq pc, [r5], #-48 @ 0xffffffd0 @ │ │ │ │ + strhteq pc, [r5], #-52 @ 0xffffffcc @ │ │ │ │ @ instruction: 0xffffee49 │ │ │ │ @ instruction: 0xffffed15 │ │ │ │ rsbseq r6, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xed9f690b │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blne ed3b24 │ │ │ │ blcs f53b28 │ │ │ │ @@ -398776,22 +398776,22 @@ │ │ │ │ @ instruction: 0xf67f7153 │ │ │ │ strtmi pc, [r1], -r9, asr #21 │ │ │ │ @ instruction: 0xf67f4630 │ │ │ │ str pc, [r9, r5, lsl #23]! │ │ │ │ ldmda r0, {r0, r3, r4, r5, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r6, r0, ip, lsr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq lr, [r5], #-254 @ 0xffffff02 │ │ │ │ - ldrdeq sp, [r4], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq lr, r5, r2, asr #31 │ │ │ │ + ldrdeq sp, [r4], #-134 @ 0xffffff7a @ │ │ │ │ rsbseq r6, r0, ip, ror #8 │ │ │ │ - rsbeq lr, r5, r8, lsr #31 │ │ │ │ - rsbeq lr, r5, r6, asr #30 │ │ │ │ - rsbeq sp, r4, sl, asr r8 │ │ │ │ - rsbeq lr, r5, sl, lsr #30 │ │ │ │ - rsbeq sp, r4, r4, asr #16 │ │ │ │ + rsbeq lr, r5, ip, lsr #31 │ │ │ │ + rsbeq lr, r5, sl, asr #30 │ │ │ │ + rsbeq sp, r4, lr, asr r8 │ │ │ │ + rsbeq lr, r5, lr, lsr #30 │ │ │ │ + rsbeq sp, r4, r8, asr #16 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r8, ip, lsr ip │ │ │ │ @ instruction: 0x4605493c │ │ │ │ mrcls 4, 0, r4, cr2, cr12, {3} │ │ │ │ @@ -398851,22 +398851,22 @@ │ │ │ │ @ instruction: 0xf67f4182 │ │ │ │ @ instruction: 0x4621fa33 │ │ │ │ @ instruction: 0xf67f4630 │ │ │ │ str pc, [r9, pc, ror #21]! │ │ │ │ svc 0x007af678 │ │ │ │ rsbseq r6, r0, r0, lsl #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r5, r2, lr, lr │ │ │ │ - rsbeq sp, r4, r6, lsr #15 │ │ │ │ + mlseq r5, r6, lr, lr │ │ │ │ + rsbeq sp, r4, sl, lsr #15 │ │ │ │ rsbseq r6, r0, r0, asr #6 │ │ │ │ - rsbeq lr, r5, r8, ror lr │ │ │ │ - rsbeq lr, r5, sl, lsl lr │ │ │ │ - rsbeq sp, r4, lr, lsr #14 │ │ │ │ - strdeq lr, [r5], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq sp, r4, r8, lsl r7 │ │ │ │ + rsbeq lr, r5, ip, ror lr │ │ │ │ + rsbeq lr, r5, lr, lsl lr │ │ │ │ + rsbeq sp, r4, r2, lsr r7 │ │ │ │ + rsbeq lr, r5, r2, lsl #28 │ │ │ │ + rsbeq sp, r4, ip, lsl r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfb3c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [r2, #128] @ 0x80 │ │ │ │ vmov.f64 d9, #112 @ 0x3f800000 1.0 │ │ │ │ vldr d7, [r2] │ │ │ │ @@ -399061,15 +399061,15 @@ │ │ │ │ movwcc r0, #4483 @ 0x1183 │ │ │ │ stmdavs r9, {r0, r1, sp, lr}^ │ │ │ │ svclt 0x0000e749 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ svccc 0x00f921fb │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ - rsbeq lr, r5, r0, asr #26 │ │ │ │ + rsbeq lr, r5, r4, asr #26 │ │ │ │ svclt 0x0000e668 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecefcdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, r9, r0, ror #1 │ │ │ │ strcs r4, [r0, #-2359] @ 0xfffff6c9 │ │ │ │ @@ -399126,32 +399126,32 @@ │ │ │ │ stmdals r5, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f4621 │ │ │ │ ldrb pc, [r8, fp, asr #17] @ │ │ │ │ ldcl 6, cr15, [r6, #-480] @ 0xfffffe20 │ │ │ │ rsbseq r5, r0, r2, lsr #30 │ │ │ │ @ instruction: 0xffffe5c1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r5, r2, ror #20 │ │ │ │ - rsbeq lr, r5, ip, asr sl │ │ │ │ + rsbeq lr, r5, r6, ror #20 │ │ │ │ + rsbeq lr, r5, r0, ror #20 │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xffffee83 │ │ │ │ @ instruction: 0xfffffa17 │ │ │ │ @ instruction: 0xfffff991 │ │ │ │ @ instruction: 0xfffffc65 │ │ │ │ andeq r0, r0, sp, ror r5 │ │ │ │ @ instruction: 0xfffff607 │ │ │ │ @ instruction: 0xffffe5f3 │ │ │ │ @ instruction: 0xffffe493 │ │ │ │ @ instruction: 0xffffe5b1 │ │ │ │ @ instruction: 0xffffe4b1 │ │ │ │ @ instruction: 0xffffe7ef │ │ │ │ @ instruction: 0xfffff0a5 │ │ │ │ @ instruction: 0x00705e9a │ │ │ │ - strhteq lr, [r5], #-154 @ 0xffffff66 │ │ │ │ - rsbeq sp, r4, ip, asr #5 │ │ │ │ + strhteq lr, [r5], #-158 @ 0xffffff62 │ │ │ │ + ldrdeq sp, [r4], #-32 @ 0xffffffe0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecefe20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ ldrdlt ip, [r9], r8 │ │ │ │ strcs r4, [r0], #-2357 @ 0xfffff6cb │ │ │ │ ldrbtmi r4, [ip], #3381 @ 0xd35 │ │ │ │ @@ -399205,30 +399205,30 @@ │ │ │ │ stmdals r5, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f4629 │ │ │ │ ldrb pc, [r8, sp, lsr #16] @ │ │ │ │ ldc 6, cr15, [r8], #480 @ 0x1e0 │ │ │ │ ldrsbteq r5, [r0], #-222 @ 0xffffff22 │ │ │ │ @ instruction: 0xffffe5a9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r5, lr, lsr #18 │ │ │ │ - rsbeq lr, r5, r4, lsl r9 │ │ │ │ + rsbeq lr, r5, r2, lsr r9 │ │ │ │ + rsbeq lr, r5, r8, lsl r9 │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xffffedc1 │ │ │ │ @ instruction: 0xfffff9fd │ │ │ │ @ instruction: 0xffffee35 │ │ │ │ @ instruction: 0xfffffe49 │ │ │ │ andeq r0, r0, r1, asr #1 │ │ │ │ @ instruction: 0xfffff077 │ │ │ │ @ instruction: 0xffffe369 │ │ │ │ @ instruction: 0xffffe43f │ │ │ │ @ instruction: 0xffffe787 │ │ │ │ @ instruction: 0xffffee89 │ │ │ │ rsbseq r5, r0, lr, asr sp │ │ │ │ - rsbeq lr, r5, lr, ror r8 │ │ │ │ - mlseq r4, r0, r1, sp │ │ │ │ + rsbeq lr, r5, r2, lsl #17 │ │ │ │ + mlseq r4, r4, r1, sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 45420c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldmmi r2, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xb09b4bd2 │ │ │ │ @@ -399439,15 +399439,15 @@ │ │ │ │ @ instruction: 0x401921fb │ │ │ │ @ instruction: 0x812dea11 │ │ │ │ ldclcc 7, cr9, [r1, #-612]! @ 0xfffffd9c │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r5, r0, r8, lsr #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq lr, [r5], #-120 @ 0xffffff88 │ │ │ │ + strhteq lr, [r5], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xffffe251 │ │ │ │ @ instruction: 0xffffe11d │ │ │ │ rsbseq r5, r0, r6, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfbce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -399709,32 +399709,32 @@ │ │ │ │ @ instruction: 0xf67e4478 │ │ │ │ bls 3185d4 >::_M_default_append(unsigned int)@@Base+0x95a40> │ │ │ │ @ instruction: 0xf678e7e3 │ │ │ │ svclt 0x0000e8ca │ │ │ │ rsbseq r5, r0, r0, lsl #12 │ │ │ │ @ instruction: 0xffffdc9f │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r5, r0, asr #2 │ │ │ │ - rsbeq lr, r5, sl, lsr r1 │ │ │ │ + rsbeq lr, r5, r4, asr #2 │ │ │ │ + rsbeq lr, r5, lr, lsr r1 │ │ │ │ @ instruction: 0xfffff683 │ │ │ │ @ instruction: 0xffffe55b │ │ │ │ @ instruction: 0xfffff0ef │ │ │ │ @ instruction: 0xfffff069 │ │ │ │ @ instruction: 0xfffff33b │ │ │ │ @ instruction: 0xfffffc51 │ │ │ │ @ instruction: 0xffffecdb │ │ │ │ @ instruction: 0xffffdcc7 │ │ │ │ @ instruction: 0xffffdb65 │ │ │ │ @ instruction: 0xffffdc81 │ │ │ │ @ instruction: 0xffffdb81 │ │ │ │ @ instruction: 0xffffdebf │ │ │ │ @ instruction: 0xffffe775 │ │ │ │ rsbseq r5, r0, sl, ror #10 │ │ │ │ - rsbeq lr, r5, r8, lsl #1 │ │ │ │ - mlseq r4, ip, r9, ip │ │ │ │ + rsbeq lr, r5, ip, lsl #1 │ │ │ │ + rsbeq ip, r4, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf073c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ addlt lr, r8, r8, asr #1 │ │ │ │ strcs r4, [r0], #-2353 @ 0xfffff6cf │ │ │ │ ldrdgt pc, [r4], #143 @ 0x8f │ │ │ │ @@ -399784,30 +399784,30 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx febd6ffe │ │ │ │ strb r9, [r3, r5, lsl #20]! │ │ │ │ ldmda r2!, {r3, r4, r5, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r5, r0, r0, asr #9 │ │ │ │ @ instruction: 0xffffdc8b │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r5, r0, lsl r0 │ │ │ │ - strdeq sp, [r5], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq lr, r5, r4, lsl r0 │ │ │ │ + strdeq sp, [r5], #-250 @ 0xffffff06 @ │ │ │ │ @ instruction: 0xfffff689 │ │ │ │ @ instruction: 0xffffe49f │ │ │ │ @ instruction: 0xfffff0db │ │ │ │ @ instruction: 0xffffe513 │ │ │ │ @ instruction: 0xfffff527 │ │ │ │ @ instruction: 0xfffff79f │ │ │ │ @ instruction: 0xffffe755 │ │ │ │ @ instruction: 0xffffda47 │ │ │ │ @ instruction: 0xffffdb1d │ │ │ │ @ instruction: 0xffffde65 │ │ │ │ @ instruction: 0xffffe567 │ │ │ │ rsbseq r5, r0, ip, lsr r4 │ │ │ │ - rsbeq sp, r5, sl, asr pc │ │ │ │ - rsbeq ip, r4, lr, ror #16 │ │ │ │ + rsbeq sp, r5, lr, asr pc │ │ │ │ + rsbeq ip, r4, r2, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf0860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -399826,17 +399826,17 @@ │ │ │ │ @ instruction: 0x51a2f240 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe6570a8 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf67e4478 │ │ │ │ strtmi pc, [r0], -sp, asr #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - strdeq sp, [r5], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq sp, r5, r4, lsr #29 │ │ │ │ - strhteq ip, [r4], #-120 @ 0xffffff88 │ │ │ │ + strdeq sp, [r5], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq sp, r5, r8, lsr #29 │ │ │ │ + strhteq ip, [r4], #-124 @ 0xffffff84 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf08d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -399855,37 +399855,37 @@ │ │ │ │ @ instruction: 0x51b6f240 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 17d711c │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf67e4478 │ │ │ │ @ instruction: 0x4620fb13 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbeq sp, r5, r0, lsl #29 │ │ │ │ - rsbeq sp, r5, r0, lsr lr │ │ │ │ - rsbeq ip, r4, r4, asr #14 │ │ │ │ + rsbeq sp, r5, r4, lsl #29 │ │ │ │ + rsbeq sp, r5, r4, lsr lr │ │ │ │ + rsbeq ip, r4, r8, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf0948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldc 6, cr15, [ip], {120} @ 0x78 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq sp, r5, r6, lsl lr │ │ │ │ + rsbeq sp, r5, sl, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf0970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stc 6, cr15, [r8], {120} @ 0x78 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq sp, r5, sl, ror #27 │ │ │ │ + rsbeq sp, r5, lr, ror #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmdavs r3, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ blvs 1d4de0 │ │ │ │ blvc 1d4dec │ │ │ │ blvs ff395274 │ │ │ │ blx 5d536c │ │ │ │ cdp 4, 11, cr13, cr4, cr7, {0} │ │ │ │ @@ -399987,15 +399987,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf677bd10 │ │ │ │ svclt 0x0000ee98 │ │ │ │ rsbseq r5, r0, r6, lsl r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r5, sl, ror ip │ │ │ │ + rsbeq sp, r5, lr, ror ip │ │ │ │ rsbseq r5, r0, r8, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf0b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r8 │ │ │ │ blx fe4d6794 │ │ │ │ cmpcs r9, #61440 @ 0xf000 │ │ │ │ @@ -400010,17 +400010,17 @@ │ │ │ │ ldrbtmi r2, [r8], #-345 @ 0xfffffea7 │ │ │ │ @ instruction: 0xf67e300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf67e4478 │ │ │ │ @ instruction: 0xf04ff9d9 │ │ │ │ ldclt 0, cr3, [r0, #-1020] @ 0xfffffc04 │ │ │ │ - rsbeq sp, r5, r2, lsr #24 │ │ │ │ - rsbeq sp, r5, sl, lsl ip │ │ │ │ - ldrdeq ip, [r4], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq sp, r5, r6, lsr #24 │ │ │ │ + rsbeq sp, r5, lr, lsl ip │ │ │ │ + ldrdeq ip, [r4], #-68 @ 0xffffffbc @ │ │ │ │ andle r2, r1, r1, lsl #20 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf0bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ @@ -400038,16 +400038,16 @@ │ │ │ │ ldc2 3, cr15, [r2], {139} @ 0x8b │ │ │ │ andlt r2, r3, r1 │ │ │ │ bmi 308e08 >::_M_default_append(unsigned int)@@Base+0x86274> │ │ │ │ ldrbtmi r9, [sl], #-2309 @ 0xfffff6fb │ │ │ │ blvc 1d5044 │ │ │ │ stc2 3, cr15, [r8], {139} @ 0x8b │ │ │ │ svclt 0x0000e7f4 │ │ │ │ - mlseq r4, sl, r7, lr │ │ │ │ - rsbeq sp, r5, lr, asr #20 │ │ │ │ + mlseq r4, lr, r7, lr │ │ │ │ + rsbeq sp, r5, r2, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf0c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ ldrdlt ip, [r9], r8 │ │ │ │ vpmin.s8 d20, d2, d21 │ │ │ │ ldcmi 1, cr7, [r5], #-64 @ 0xffffffc0 │ │ │ │ @@ -400101,32 +400101,32 @@ │ │ │ │ stmdals r5, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67e4621 │ │ │ │ ldrb pc, [sl, r9, lsr #18] @ │ │ │ │ ldc 6, cr15, [r4, #476]! @ 0x1dc │ │ │ │ ldrsbteq r4, [r0], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xfffffd7d │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r5, r2, ror fp │ │ │ │ - rsbeq r4, r9, r0, asr #16 │ │ │ │ + rsbeq sp, r5, r6, ror fp │ │ │ │ + rsbeq r4, r9, r4, asr #16 │ │ │ │ @ instruction: 0xffffffaf │ │ │ │ @ instruction: 0xfffffedb │ │ │ │ @ instruction: 0xfffffe67 │ │ │ │ @ instruction: 0xfffffd0f │ │ │ │ @ instruction: 0xffffff2b │ │ │ │ @ instruction: 0xfffffd63 │ │ │ │ @ instruction: 0xfffffd73 │ │ │ │ @ instruction: 0xfffffd35 │ │ │ │ @ instruction: 0xfffffd39 │ │ │ │ @ instruction: 0xfffffdd3 │ │ │ │ @ instruction: 0xfffffd3d │ │ │ │ @ instruction: 0xfffffdd1 │ │ │ │ @ instruction: 0xfffffdd5 │ │ │ │ rsbseq r4, r0, r2, asr pc │ │ │ │ - ldrdeq sp, [r5], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq ip, r4, r6, lsl #7 │ │ │ │ + ldrdeq sp, [r5], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq ip, r4, sl, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf0d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ ldrdlt lr, [r8], r4 │ │ │ │ vpmin.s8 d20, d2, d20 │ │ │ │ @ instruction: 0xf8df7110 │ │ │ │ @@ -400179,32 +400179,32 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf88ef67e │ │ │ │ strb r9, [r4, r5, lsl #20]! │ │ │ │ ldc 6, cr15, [r8, #-476] @ 0xfffffe24 │ │ │ │ @ instruction: 0x00704e96 │ │ │ │ @ instruction: 0xfffffc3f │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r5, r4, lsr sl │ │ │ │ - rsbeq r4, r9, r2, lsl #14 │ │ │ │ + rsbeq sp, r5, r8, lsr sl │ │ │ │ + rsbeq r4, r9, r6, lsl #14 │ │ │ │ @ instruction: 0xfffffe6b │ │ │ │ @ instruction: 0xfffffd97 │ │ │ │ @ instruction: 0xfffffd23 │ │ │ │ @ instruction: 0xfffffbcb │ │ │ │ @ instruction: 0xfffffde5 │ │ │ │ @ instruction: 0xfffffc1d │ │ │ │ @ instruction: 0xfffffc2d │ │ │ │ @ instruction: 0xfffffbef │ │ │ │ @ instruction: 0xfffffbf1 │ │ │ │ @ instruction: 0xfffffc89 │ │ │ │ @ instruction: 0xfffffbf3 │ │ │ │ @ instruction: 0xfffffc87 │ │ │ │ @ instruction: 0xfffffc89 │ │ │ │ rsbseq r4, r0, r6, lsl #28 │ │ │ │ - rsbeq sp, r5, r2, lsl #19 │ │ │ │ - rsbeq ip, r4, sl, lsr r2 │ │ │ │ + rsbeq sp, r5, r6, lsl #19 │ │ │ │ + rsbeq ip, r4, lr, lsr r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf0e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ bleq 2d52e4 >::_M_default_append(unsigned int)@@Base+0x52750> │ │ │ │ @@ -400236,19 +400236,19 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 199d18 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff5af67d │ │ │ │ @ instruction: 0xf04f4807 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf814f67e │ │ │ │ svclt 0x0000e7dd │ │ │ │ - ldrdeq sp, [r5], #-132 @ 0xffffff7c @ │ │ │ │ - strhteq sp, [r5], #-130 @ 0xffffff7e │ │ │ │ - rsbeq ip, r4, sl, ror #2 │ │ │ │ - mlseq r5, r0, r8, sp │ │ │ │ - rsbeq ip, r4, r6, asr #2 │ │ │ │ + ldrdeq sp, [r5], #-136 @ 0xffffff78 @ │ │ │ │ + strhteq sp, [r5], #-134 @ 0xffffff7a │ │ │ │ + rsbeq ip, r4, lr, ror #2 │ │ │ │ + mlseq r5, r4, r8, sp │ │ │ │ + rsbeq ip, r4, sl, asr #2 │ │ │ │ ldc 8, cr6, [r3, #268] @ 0x10c │ │ │ │ ldrbmi r0, [r0, -r0, lsl #22]! │ │ │ │ stmdavs r9, {r0, r1, r4, r6, fp, sp, lr}^ │ │ │ │ ldrdcc pc, [r8, -r3]! │ │ │ │ ldrdcs pc, [r8, -r1]! │ │ │ │ blle 26a7c4 │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ @@ -400380,16 +400380,16 @@ │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ blls 219b50 │ │ │ │ @ instruction: 0xf677e7e4 │ │ │ │ svclt 0x0000eb88 │ │ │ │ rsbseq r4, r0, sl, lsl #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r4, r0, r4, ror #21 │ │ │ │ - rsbeq sp, r5, ip, lsl #13 │ │ │ │ - rsbeq fp, r4, r8, lsl pc │ │ │ │ + mlseq r5, r0, r6, sp │ │ │ │ + rsbeq fp, r4, ip, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf1180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmdavs r9, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ vshr.u32 d6, d1, #7 │ │ │ │ strmi pc, [r3], -r1, lsr #27 │ │ │ │ @@ -400400,28 +400400,28 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 0, pc, cr4, cr13, {3} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ blls 219af4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq sp, r5, r0, lsr r6 │ │ │ │ - strhteq fp, [r4], #-236 @ 0xffffff14 │ │ │ │ + rsbeq sp, r5, r4, lsr r6 │ │ │ │ + rsbeq fp, r4, r0, asr #29 │ │ │ │ andle r2, r1, r1, lsl #20 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf11d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdbls r3, {r2, r9, fp, lr} │ │ │ │ ldrsbcc pc, [r4], #131 @ 0x83 @ │ │ │ │ vsri.8 q2, q13, #5 │ │ │ │ andcs pc, r1, fp, lsl r9 @ │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq r1, r9, r8, lsl r5 │ │ │ │ + rsbeq r1, r9, ip, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf1200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468c0ff8 │ │ │ │ @ instruction: 0x46194614 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf804f39b │ │ │ │ @@ -400661,45 +400661,45 @@ │ │ │ │ ldrb pc, [r5, sp, asr #25] @ │ │ │ │ ldmdb r8, {r0, r1, r2, r4, r5, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq r4, [r0], #-156 @ 0xffffff64 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq r4, [r0], #-150 @ 0xffffff6a │ │ │ │ - rsbeq sp, r5, ip, ror #10 │ │ │ │ - rsbeq sp, r5, r0, ror r4 │ │ │ │ - strdeq fp, [r4], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq sp, r5, sl, asr r4 │ │ │ │ - rsbeq fp, r4, r6, ror #25 │ │ │ │ - rsbeq sp, r5, r6, asr #7 │ │ │ │ - rsbeq fp, r4, r2, asr ip │ │ │ │ - rsbeq sp, r5, sl, lsr #7 │ │ │ │ - rsbeq fp, r4, r6, lsr ip │ │ │ │ - mlseq r5, r2, r3, sp │ │ │ │ - rsbeq fp, r4, lr, lsl ip │ │ │ │ - rsbeq sp, r5, sl, ror r3 │ │ │ │ - rsbeq fp, r4, r6, lsl #24 │ │ │ │ - rsbeq sp, r5, r0, ror #6 │ │ │ │ - rsbeq fp, r4, ip, ror #23 │ │ │ │ - rsbeq sp, r5, r8, asr #6 │ │ │ │ - ldrdeq fp, [r4], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq sp, r5, lr, lsr #6 │ │ │ │ - strhteq fp, [r4], #-186 @ 0xffffff46 │ │ │ │ - rsbeq sp, r5, r6, lsr #6 │ │ │ │ - strhteq sp, [r5], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq fp, r4, sl, asr #22 │ │ │ │ - strhteq sp, [r5], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq sp, r5, r0, lsl #5 │ │ │ │ - rsbeq fp, r4, sl, lsl #22 │ │ │ │ - rsbeq sp, r5, r2, ror #4 │ │ │ │ - rsbeq fp, r4, ip, ror #21 │ │ │ │ - rsbeq sp, r5, r8, asr #4 │ │ │ │ - ldrdeq fp, [r4], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq sp, r5, lr, lsr #4 │ │ │ │ - strhteq fp, [r4], #-168 @ 0xffffff58 │ │ │ │ + rsbeq sp, r5, r0, ror r5 │ │ │ │ + rsbeq sp, r5, r4, ror r4 │ │ │ │ + rsbeq fp, r4, r0, lsl #26 │ │ │ │ + rsbeq sp, r5, lr, asr r4 │ │ │ │ + rsbeq fp, r4, sl, ror #25 │ │ │ │ + rsbeq sp, r5, sl, asr #7 │ │ │ │ + rsbeq fp, r4, r6, asr ip │ │ │ │ + rsbeq sp, r5, lr, lsr #7 │ │ │ │ + rsbeq fp, r4, sl, lsr ip │ │ │ │ + mlseq r5, r6, r3, sp │ │ │ │ + rsbeq fp, r4, r2, lsr #24 │ │ │ │ + rsbeq sp, r5, lr, ror r3 │ │ │ │ + rsbeq fp, r4, sl, lsl #24 │ │ │ │ + rsbeq sp, r5, r4, ror #6 │ │ │ │ + strdeq fp, [r4], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq sp, r5, ip, asr #6 │ │ │ │ + ldrdeq fp, [r4], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq sp, r5, r2, lsr r3 │ │ │ │ + strhteq fp, [r4], #-190 @ 0xffffff42 │ │ │ │ + rsbeq sp, r5, sl, lsr #6 │ │ │ │ + rsbeq sp, r5, r2, asr #5 │ │ │ │ + rsbeq fp, r4, lr, asr #22 │ │ │ │ + strhteq sp, [r5], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq sp, r5, r4, lsl #5 │ │ │ │ + rsbeq fp, r4, lr, lsl #22 │ │ │ │ + rsbeq sp, r5, r6, ror #4 │ │ │ │ + strdeq fp, [r4], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq sp, r5, ip, asr #4 │ │ │ │ + ldrdeq fp, [r4], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq sp, r5, r2, lsr r2 │ │ │ │ + strhteq fp, [r4], #-172 @ 0xffffff54 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf165c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x4d364935 │ │ │ │ ldrbtmi r2, [r9], #-1024 @ 0xfffffc00 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, fp, lr}^ │ │ │ │ @@ -400752,17 +400752,17 @@ │ │ │ │ @ instruction: 0xf67d21ae │ │ │ │ stmdals r5, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4629 │ │ │ │ ldrb pc, [r9, pc, lsl #24] @ │ │ │ │ ldm sl, {r0, r1, r2, r4, r5, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfffffa5f │ │ │ │ @ instruction: 0x0070459e │ │ │ │ - rsbeq sp, r5, lr, lsl #3 │ │ │ │ + mlseq r5, r2, r1, sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r4, sl, ror r6 │ │ │ │ + rsbeq ip, r4, lr, ror r6 │ │ │ │ @ instruction: 0xffffffb7 │ │ │ │ @ instruction: 0xfffffad3 │ │ │ │ @ instruction: 0xfffffa47 │ │ │ │ @ instruction: 0xfffffb6b │ │ │ │ @ instruction: 0xfffff897 │ │ │ │ @ instruction: 0xfffffb0b │ │ │ │ @ instruction: 0xfffff8bb │ │ │ │ @@ -400770,16 +400770,16 @@ │ │ │ │ @ instruction: 0xfffff8a1 │ │ │ │ @ instruction: 0xfffffb25 │ │ │ │ @ instruction: 0xfffff89d │ │ │ │ @ instruction: 0xfffff993 │ │ │ │ @ instruction: 0xfffff997 │ │ │ │ @ instruction: 0xfffff999 │ │ │ │ rsbseq r4, r0, r0, lsr #10 │ │ │ │ - rsbeq sp, r5, r8, asr #1 │ │ │ │ - rsbeq fp, r4, r2, asr r9 │ │ │ │ + rsbeq sp, r5, ip, asr #1 │ │ │ │ + rsbeq fp, r4, r6, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf179c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ @ instruction: 0xf8df4931 │ │ │ │ strcs ip, [r0], #-200 @ 0xffffff38 │ │ │ │ blmi deb794 │ │ │ │ @@ -400828,17 +400828,17 @@ │ │ │ │ ldmdami r9, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx 1fd805a │ │ │ │ strb r9, [r3, r5, lsl #20]! │ │ │ │ stmda r2, {r0, r1, r2, r4, r5, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfffff91d │ │ │ │ rsbseq r4, r0, ip, asr r4 │ │ │ │ - rsbeq sp, r5, ip, asr #32 │ │ │ │ + rsbeq sp, r5, r0, asr r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r4, r6, lsr r5 │ │ │ │ + rsbeq ip, r4, sl, lsr r5 │ │ │ │ @ instruction: 0xfffffe73 │ │ │ │ @ instruction: 0xfffff98f │ │ │ │ @ instruction: 0xfffff903 │ │ │ │ @ instruction: 0xfffffa27 │ │ │ │ @ instruction: 0xfffff753 │ │ │ │ @ instruction: 0xfffff9c7 │ │ │ │ @ instruction: 0xfffff777 │ │ │ │ @@ -400846,16 +400846,16 @@ │ │ │ │ @ instruction: 0xfffff75d │ │ │ │ @ instruction: 0xfffff9e1 │ │ │ │ @ instruction: 0xfffff759 │ │ │ │ @ instruction: 0xfffff84f │ │ │ │ @ instruction: 0xfffff853 │ │ │ │ @ instruction: 0xfffff855 │ │ │ │ ldrsbteq r4, [r0], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq ip, r5, r2, lsl #31 │ │ │ │ - rsbeq fp, r4, lr, lsl #16 │ │ │ │ + rsbeq ip, r5, r6, lsl #31 │ │ │ │ + rsbeq fp, r4, r2, lsl r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf18cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r1], -lr, lsl #12 │ │ │ │ ldrmi r4, [pc], -r5, lsl #12 │ │ │ │ vclt.s32 d9, d5, #0 │ │ │ │ @@ -400880,18 +400880,18 @@ │ │ │ │ bicsvc pc, r0, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 15d8128 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ strtmi pc, [r0], -fp, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ - rsbeq ip, r5, r6, ror #29 │ │ │ │ - rsbeq fp, r4, r2, ror r7 │ │ │ │ - rsbeq ip, r5, r8, lsr #29 │ │ │ │ - rsbeq fp, r4, r4, lsr r7 │ │ │ │ + rsbeq ip, r5, sl, ror #29 │ │ │ │ + rsbeq fp, r4, r6, ror r7 │ │ │ │ + rsbeq ip, r5, ip, lsr #29 │ │ │ │ + rsbeq fp, r4, r8, lsr r7 │ │ │ │ ldrbmi r6, [r0, -r0, asr #16]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmdavs r2, {r0, r1, r3, r6, fp, sp, lr}^ │ │ │ │ stcle 2, cr4, [r3], {154} @ 0x9a │ │ │ │ @ instruction: 0x2001bfb4 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @@ -400942,39 +400942,39 @@ │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-397 @ 0xfffffe73 │ │ │ │ @ instruction: 0xf67d300c │ │ │ │ stmdami r4, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ andcs pc, r1, pc, lsl #21 │ │ │ │ svclt 0x0000bd08 │ │ │ │ - strdeq ip, [r5], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq ip, r5, ip, lsl #28 │ │ │ │ + strdeq ip, [r5], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq ip, r5, r0, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf1a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-377 @ 0xfffffe87 │ │ │ │ @ instruction: 0xf67d300c │ │ │ │ stmdami r4, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ andcs pc, r1, r7, ror sl @ │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq ip, r5, sl, asr #27 │ │ │ │ - ldrdeq ip, [r5], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq ip, r5, lr, asr #27 │ │ │ │ + rsbeq ip, r5, r0, ror #27 │ │ │ │ andle r2, r1, r1, lsl #20 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf1a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 29e86c >::_M_default_append(unsigned int)@@Base+0x1bcd8> │ │ │ │ ldrbtmi r6, [sl], #-2123 @ 0xfffff7b5 │ │ │ │ @ instruction: 0xf38a9903 │ │ │ │ andcs pc, r1, r7, asr #25 │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq r6, r8, r6, ror r2 │ │ │ │ + rsbeq r6, r8, sl, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf1aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x4d314930 │ │ │ │ ldrbtmi r2, [r9], #-1024 @ 0xfffffc00 │ │ │ │ stmib sp, {r4, r5, r8, r9, fp, lr}^ │ │ │ │ @@ -401022,31 +401022,31 @@ │ │ │ │ @ instruction: 0xf67d2137 │ │ │ │ stmdals r5, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4629 │ │ │ │ @ instruction: 0xe7daf9f3 │ │ │ │ mrc 6, 3, APSR_nzcv, cr14, cr6, {3} │ │ │ │ @ instruction: 0xffffff8b │ │ │ │ rsbseq r4, r0, r2, asr r1 │ │ │ │ - strhteq ip, [r5], #-214 @ 0xffffff2a │ │ │ │ + strhteq ip, [r5], #-218 @ 0xffffff26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq ip, [r5], #-214 @ 0xffffff2a @ │ │ │ │ + strdeq ip, [r5], #-218 @ 0xffffff26 @ │ │ │ │ @ instruction: 0xffffffb7 │ │ │ │ @ instruction: 0xfffffe83 │ │ │ │ @ instruction: 0xfffffe8b │ │ │ │ @ instruction: 0xfffffe5f │ │ │ │ @ instruction: 0xffffff73 │ │ │ │ @ instruction: 0xfffffe8f │ │ │ │ @ instruction: 0xfffffe7b │ │ │ │ @ instruction: 0xffffff01 │ │ │ │ @ instruction: 0xfffffe79 │ │ │ │ @ instruction: 0xfffffee3 │ │ │ │ @ instruction: 0xfffffee9 │ │ │ │ rsbseq r4, r0, r6, ror #1 │ │ │ │ - ldrdeq ip, [r5], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq fp, r4, sl, lsl r5 │ │ │ │ + rsbeq ip, r5, r0, ror #25 │ │ │ │ + rsbeq fp, r4, lr, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf1bc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ @ instruction: 0xf8df492c │ │ │ │ strcs ip, [r0], #-180 @ 0xffffff4c │ │ │ │ blmi cabbc0 │ │ │ │ @@ -401090,31 +401090,31 @@ │ │ │ │ ldmdami r6, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf96cf67d │ │ │ │ strb r9, [r4, r5, lsl #20]! │ │ │ │ ldcl 6, cr15, [r6, #472]! @ 0x1d8 │ │ │ │ @ instruction: 0xfffffe69 │ │ │ │ rsbseq r4, r0, r0, lsr r0 │ │ │ │ - mlseq r5, r4, ip, ip │ │ │ │ + mlseq r5, r8, ip, ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq ip, [r5], #-194 @ 0xffffff3e @ │ │ │ │ + ldrdeq ip, [r5], #-198 @ 0xffffff3a @ │ │ │ │ @ instruction: 0xfffffe93 │ │ │ │ @ instruction: 0xfffffd5f │ │ │ │ @ instruction: 0xfffffd67 │ │ │ │ @ instruction: 0xfffffd3b │ │ │ │ @ instruction: 0xfffffe4f │ │ │ │ @ instruction: 0xfffffd6b │ │ │ │ @ instruction: 0xfffffd57 │ │ │ │ @ instruction: 0xfffffddd │ │ │ │ @ instruction: 0xfffffd55 │ │ │ │ @ instruction: 0xfffffdbf │ │ │ │ @ instruction: 0xfffffdc5 │ │ │ │ rsbseq r3, r0, r2, asr #31 │ │ │ │ - strhteq ip, [r5], #-182 @ 0xffffff4a │ │ │ │ - strdeq fp, [r4], #-54 @ 0xffffffca @ │ │ │ │ + strhteq ip, [r5], #-186 @ 0xffffff46 │ │ │ │ + strdeq fp, [r4], #-58 @ 0xffffffc6 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r6, pc, lsl sp │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -401143,39 +401143,39 @@ │ │ │ │ @ instruction: 0xf67d300c │ │ │ │ stmdami r9, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf900f67d │ │ │ │ strtmi r9, [r0], -r5, lsl #24 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - ldrdeq ip, [r5], #-184 @ 0xffffff48 @ │ │ │ │ - strdeq ip, [r5], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq fp, r4, lr, lsr r3 │ │ │ │ - ldrdeq ip, [r5], #-174 @ 0xffffff52 @ │ │ │ │ - mlseq r5, lr, r3, ip │ │ │ │ + ldrdeq ip, [r5], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq ip, r5, r2, lsl #22 │ │ │ │ + rsbeq fp, r4, r2, asr #6 │ │ │ │ + rsbeq ip, r5, r2, ror #21 │ │ │ │ + rsbeq ip, r5, r2, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf1d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svclt 0x00c82b00 │ │ │ │ stcle 0, cr2, [r8], {-0} │ │ │ │ stmdbmi r4, {r0, r1, r3, fp, sp, lr} │ │ │ │ ldrbtmi r6, [r9], #-2072 @ 0xfffff7e8 │ │ │ │ b 2158574 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq ip, r5, lr, lsr #22 │ │ │ │ + rsbeq ip, r5, r2, lsr fp │ │ │ │ ldrbmi r6, [r0, -r0, asr #16]! │ │ │ │ ldrbmi r6, [r0, -r1, asr #32]! │ │ │ │ ldrbtmi r4, [r8], #-2049 @ 0xfffff7ff │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbeq ip, r5, sl, lsl fp │ │ │ │ + rsbeq ip, r5, lr, lsl fp │ │ │ │ ldrbtmi r4, [r8], #-2049 @ 0xfffff7ff │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbeq ip, r5, r6, lsl fp │ │ │ │ + rsbeq ip, r5, sl, lsl fp │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ andvs r2, r8, r1 │ │ │ │ svclt 0x00004770 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ ldrbmi r6, [r0, -fp]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @@ -401186,66 +401186,66 @@ │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-396 @ 0xfffffe74 │ │ │ │ @ instruction: 0xf67c300c │ │ │ │ stmdami r4, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ @ instruction: 0xf06ff8a7 │ │ │ │ stclt 0, cr0, [r8, #-40] @ 0xffffffd8 │ │ │ │ - rsbeq ip, r5, lr, lsr #22 │ │ │ │ - rsbeq ip, r5, r8, asr #22 │ │ │ │ + rsbeq ip, r5, r2, lsr fp │ │ │ │ + rsbeq ip, r5, ip, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf1e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0xf67c300c │ │ │ │ stmdami r4, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ @ instruction: 0xf06ff88f │ │ │ │ stclt 0, cr0, [r8, #-40] @ 0xffffffd8 │ │ │ │ - strdeq ip, [r5], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq ip, r5, r8, lsl fp │ │ │ │ + rsbeq ip, r5, r2, lsl #22 │ │ │ │ + rsbeq ip, r5, ip, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf1e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-433 @ 0xfffffe4f │ │ │ │ @ instruction: 0xf67c300c │ │ │ │ stmdami r4, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ @ instruction: 0xf06ff877 │ │ │ │ stclt 0, cr0, [r8, #-40] @ 0xffffffd8 │ │ │ │ - rsbeq ip, r5, lr, asr #21 │ │ │ │ - rsbeq ip, r5, r8, ror #21 │ │ │ │ + ldrdeq ip, [r5], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq ip, r5, ip, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf1e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-456 @ 0xfffffe38 │ │ │ │ @ instruction: 0xf67c300c │ │ │ │ stmdami r4, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ @ instruction: 0xf06ff85f │ │ │ │ stclt 0, cr0, [r8, #-40] @ 0xffffffd8 │ │ │ │ - mlseq r5, lr, sl, ip │ │ │ │ - strhteq ip, [r5], #-168 @ 0xffffff58 │ │ │ │ + rsbeq ip, r5, r2, lsr #21 │ │ │ │ + strhteq ip, [r5], #-172 @ 0xffffff54 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf1eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ cdp2 3, 9, cr15, cr0, cr5, {5} │ │ │ │ strmi r4, [r3], -r6, lsl #20 │ │ │ │ ldrtmi r4, [r0], -ip, lsl #12 │ │ │ │ @ instruction: 0x4629447a │ │ │ │ strcc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ blx fec57af8 │ │ │ │ andlt r2, r2, r1 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq ip, [r5], #-164 @ 0xffffff5c @ │ │ │ │ + ldrdeq ip, [r5], #-168 @ 0xffffff58 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf1ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd8 │ │ │ │ ldrmi fp, [r5], -r7, lsl #1 │ │ │ │ stc2 3, cr15, [lr], #-660 @ 0xfffffd6c │ │ │ │ @ instruction: 0xf5036863 │ │ │ │ @@ -401316,17 +401316,17 @@ │ │ │ │ blmi ff2d68bc │ │ │ │ blvc 2d6818 >::_M_default_append(unsigned int)@@Base+0x53c84> │ │ │ │ cdp 7, 2, cr14, cr7, cr12, {6} │ │ │ │ str r7, [fp, r6, lsl #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - strhteq sl, [r5], #-150 @ 0xffffff6a │ │ │ │ - rsbeq ip, r5, r4, lsl sl │ │ │ │ - strdeq ip, [r5], #-146 @ 0xffffff6e @ │ │ │ │ + strhteq sl, [r5], #-154 @ 0xffffff66 │ │ │ │ + rsbeq ip, r5, r8, lsl sl │ │ │ │ + strdeq ip, [r5], #-150 @ 0xffffff6a @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf2030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ @ instruction: 0xf91cf241 │ │ │ │ stmdbls r2, {r0, r1, fp, ip, pc} │ │ │ │ @@ -401350,17 +401350,17 @@ │ │ │ │ bmi 3ca28c │ │ │ │ vsri.8 q2, q13, #6 │ │ │ │ andcs pc, r1, r9, asr #19 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - rsbeq sl, r5, r4, ror r8 │ │ │ │ - rsbeq ip, r5, lr, lsr #18 │ │ │ │ - rsbeq ip, r5, r4, lsl r9 │ │ │ │ + rsbeq sl, r5, r8, ror r8 │ │ │ │ + rsbeq ip, r5, r2, lsr r9 │ │ │ │ + rsbeq ip, r5, r8, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf20b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ stc2l 3, cr15, [lr], #-660 @ 0xfffffd6c │ │ │ │ stmdbls r2, {r0, r1, fp, ip, pc} │ │ │ │ @@ -401384,17 +401384,17 @@ │ │ │ │ bmi 3ca314 │ │ │ │ vsri.8 q2, q13, #6 │ │ │ │ andcs pc, r1, r5, lsl #19 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - rsbeq sl, r5, ip, ror #15 │ │ │ │ - rsbeq ip, r5, r6, lsr #17 │ │ │ │ - rsbeq ip, r5, ip, lsl #17 │ │ │ │ + strdeq sl, [r5], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq ip, r5, sl, lsr #17 │ │ │ │ + mlseq r5, r0, r8, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf2140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ blx ff9d7de6 │ │ │ │ blvc ff1d6a14 │ │ │ │ @@ -401411,16 +401411,16 @@ │ │ │ │ mcrr2 3, 9, pc, r0, cr10 @ │ │ │ │ strtmi r4, [r0], -r6, lsl #20 │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ bleq 1d65c0 │ │ │ │ @ instruction: 0xf94af38a │ │ │ │ andlt r2, r3, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq ip, r5, sl, asr #16 │ │ │ │ - rsbeq ip, r5, r2, asr #16 │ │ │ │ + rsbeq ip, r5, lr, asr #16 │ │ │ │ + rsbeq ip, r5, r6, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf21a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ @ instruction: 0xf846f241 │ │ │ │ cdp 8, 11, cr9, cr0, cr3, {0} │ │ │ │ @@ -401434,16 +401434,16 @@ │ │ │ │ @ instruction: 0xf924f38a │ │ │ │ andlt r2, r5, r1 │ │ │ │ bmi 30a3e4 >::_M_default_append(unsigned int)@@Base+0x87850> │ │ │ │ bleq 1d661c │ │ │ │ vsri.8 q2, q13, #6 │ │ │ │ andcs pc, r1, fp, lsl r9 @ │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq ip, r5, r2, ror #15 │ │ │ │ - rsbeq ip, r5, r0, ror #15 │ │ │ │ + rsbeq ip, r5, r6, ror #15 │ │ │ │ + rsbeq ip, r5, r4, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfdc10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0xfffcf240 │ │ │ │ @@ -401481,17 +401481,17 @@ │ │ │ │ strtmi r4, [r0], -r8, lsl #20 │ │ │ │ stc 6, cr4, [sp, #164] @ 0xa4 │ │ │ │ ldrbtmi r8, [sl], #-2816 @ 0xfffff500 │ │ │ │ @ instruction: 0xf8c0f38a │ │ │ │ andlt r2, r3, r1 │ │ │ │ blhi 2563a0 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq ip, r5, r8, lsl #15 │ │ │ │ - rsbeq ip, r5, r4, lsr r7 │ │ │ │ - rsbeq ip, r5, sl, lsr #14 │ │ │ │ + rsbeq ip, r5, ip, lsl #15 │ │ │ │ + rsbeq ip, r5, r8, lsr r7 │ │ │ │ + rsbeq ip, r5, lr, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfdcd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0xf966f3a5 │ │ │ │ @@ -401529,17 +401529,17 @@ │ │ │ │ strtmi r4, [r0], -r8, lsl #20 │ │ │ │ stc 6, cr4, [sp, #164] @ 0xa4 │ │ │ │ ldrbtmi r8, [sl], #-2816 @ 0xfffff500 │ │ │ │ @ instruction: 0xf860f38a │ │ │ │ andlt r2, r3, r1 │ │ │ │ blhi 256460 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq ip, r5, r8, asr #13 │ │ │ │ - rsbeq ip, r5, r4, ror r6 │ │ │ │ - rsbeq ip, r5, sl, ror #12 │ │ │ │ + rsbeq ip, r5, ip, asr #13 │ │ │ │ + rsbeq ip, r5, r8, ror r6 │ │ │ │ + rsbeq ip, r5, lr, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf2384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd8 │ │ │ │ ldrmi fp, [r5], -r7, lsl #1 │ │ │ │ blx 1dd8028 │ │ │ │ blvs ff1d6c58 │ │ │ │ @@ -401560,16 +401560,16 @@ │ │ │ │ @ instruction: 0x232abf0c │ │ │ │ strtmi r2, [r0], -r0, lsr #6 │ │ │ │ @ instruction: 0x4629447a │ │ │ │ stc 3, cr9, [sp, #8] │ │ │ │ @ instruction: 0xf38a0b00 │ │ │ │ andcs pc, r1, pc, lsl r8 @ │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbeq ip, r5, r6, lsl #12 │ │ │ │ - rsbeq ip, r5, r8, lsl #12 │ │ │ │ + rsbeq ip, r5, sl, lsl #12 │ │ │ │ + rsbeq ip, r5, ip, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf23fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ @ instruction: 0xf8aaf3a5 │ │ │ │ cdp 8, 11, cr9, cr0, cr3, {0} │ │ │ │ @@ -401583,16 +401583,16 @@ │ │ │ │ @ instruction: 0xfffaf389 │ │ │ │ andlt r2, r5, r1 │ │ │ │ bmi 30a638 >::_M_default_append(unsigned int)@@Base+0x87aa4> │ │ │ │ bleq 1d6870 │ │ │ │ vsri.8 q2, q13, #7 │ │ │ │ strdcs pc, [r1], -r1 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq ip, r5, lr, lsl #11 │ │ │ │ - rsbeq ip, r5, ip, lsl #11 │ │ │ │ + mlseq r5, r2, r5, ip │ │ │ │ + mlseq r5, r0, r5, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf2458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ @ instruction: 0xf932f394 │ │ │ │ cdp 8, 11, cr9, cr0, cr3, {0} │ │ │ │ @@ -401606,16 +401606,16 @@ │ │ │ │ @ instruction: 0xffccf389 │ │ │ │ andlt r2, r5, r1 │ │ │ │ bmi 30a694 >::_M_default_append(unsigned int)@@Base+0x87b00> │ │ │ │ bleq 1d68cc │ │ │ │ vsri.8 q2, q13, #7 │ │ │ │ andcs pc, r1, r3, asr #31 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq ip, r5, r2, lsr r5 │ │ │ │ - rsbeq ip, r5, r0, lsr r5 │ │ │ │ + rsbeq ip, r5, r6, lsr r5 │ │ │ │ + rsbeq ip, r5, r4, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfdec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0xf936f394 │ │ │ │ @@ -401653,17 +401653,17 @@ │ │ │ │ strtmi r4, [r0], -r8, lsl #20 │ │ │ │ stc 6, cr4, [sp, #164] @ 0xa4 │ │ │ │ ldrbtmi r8, [sl], #-2816 @ 0xfffff500 │ │ │ │ @ instruction: 0xff68f389 │ │ │ │ andlt r2, r3, r1 │ │ │ │ blhi 256650 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r5], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq ip, r5, r4, lsl #9 │ │ │ │ - rsbeq ip, r5, sl, ror r4 │ │ │ │ + ldrdeq ip, [r5], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq ip, r5, r8, lsl #9 │ │ │ │ + rsbeq ip, r5, lr, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf2574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ @ instruction: 0xfff0f386 │ │ │ │ cdp 8, 11, cr9, cr1, cr3, {0} │ │ │ │ @@ -401683,17 +401683,17 @@ │ │ │ │ ldrbtmi r4, [sl], #-2567 @ 0xfffff5f9 │ │ │ │ @ instruction: 0xff30f389 │ │ │ │ andlt r2, r5, r1 │ │ │ │ bmi 30a7cc >::_M_default_append(unsigned int)@@Base+0x87c38> │ │ │ │ vsri.8 q2, q13, #7 │ │ │ │ andcs pc, r1, r9, lsr #30 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq ip, r5, r8, lsl r4 │ │ │ │ - rsbeq ip, r5, r2, lsl r4 │ │ │ │ - rsbeq ip, r5, ip, ror #7 │ │ │ │ + rsbeq ip, r5, ip, lsl r4 │ │ │ │ + rsbeq ip, r5, r6, lsl r4 │ │ │ │ + strdeq ip, [r5], #-48 @ 0xffffffd0 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf25ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ cdp2 3, 1, cr15, cr12, cr9, {4} │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ @@ -401994,24 +401994,24 @@ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ blx ff9d8284 │ │ │ │ blmi 495724 │ │ │ │ @ instruction: 0xe7d5447b │ │ │ │ ldrbtmi r4, [fp], #-2826 @ 0xfffff4f6 │ │ │ │ blmi 4557f8 │ │ │ │ @ instruction: 0xe7cf447b │ │ │ │ - rsbeq r0, r7, r8, lsl #16 │ │ │ │ - rsbeq ip, r5, r2, lsl r0 │ │ │ │ - mlseq r9, r2, pc, r7 @ │ │ │ │ - rsbeq fp, r5, r2, lsr #31 │ │ │ │ - strhteq fp, [r5], #-252 @ 0xffffff04 │ │ │ │ - rsbeq fp, r5, r6, ror pc │ │ │ │ - rsbeq fp, r5, r0, ror pc │ │ │ │ - strdeq r9, [r5], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r2, r6, r6, lsl #10 │ │ │ │ - rsbeq fp, r5, r0, ror #30 │ │ │ │ + rsbeq r0, r7, ip, lsl #16 │ │ │ │ + rsbeq ip, r5, r6, lsl r0 │ │ │ │ + mlseq r9, r6, pc, r7 @ │ │ │ │ + rsbeq fp, r5, r6, lsr #31 │ │ │ │ + rsbeq fp, r5, r0, asr #31 │ │ │ │ + rsbeq fp, r5, sl, ror pc │ │ │ │ + rsbeq fp, r5, r4, ror pc │ │ │ │ + strdeq r9, [r5], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r2, r6, sl, lsl #10 │ │ │ │ + rsbeq fp, r5, r4, ror #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf2ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ stc2l 3, cr15, [ip], {116} @ 0x74 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -402094,22 +402094,22 @@ │ │ │ │ blx d8852 │ │ │ │ @ instruction: 0xf675e7d3 │ │ │ │ svclt 0x0000ee20 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x0070309e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r5, lr, lsl #29 │ │ │ │ - rsbeq fp, r5, ip, asr lr │ │ │ │ - mlseq r4, ip, r4, sl │ │ │ │ + mlseq r5, r2, lr, fp │ │ │ │ + rsbeq fp, r5, r0, ror #28 │ │ │ │ + rsbeq sl, r4, r0, lsr #9 │ │ │ │ rsbseq r3, r0, r6, lsr r0 │ │ │ │ - rsbeq fp, r5, r2, asr lr │ │ │ │ - rsbeq fp, r5, r6, lsl lr │ │ │ │ - rsbeq sl, r4, r6, asr r4 │ │ │ │ - rsbeq fp, r5, r6, lsl lr │ │ │ │ + rsbeq fp, r5, r6, asr lr │ │ │ │ + rsbeq fp, r5, sl, lsl lr │ │ │ │ + rsbeq sl, r4, sl, asr r4 │ │ │ │ + rsbeq fp, r5, sl, lsl lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf2c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ blx ff8d88a0 │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ @@ -402236,16 +402236,16 @@ │ │ │ │ andlt r2, r2, r1 │ │ │ │ blhi 256f5c │ │ │ │ mrc 13, 5, fp, cr4, cr0, {3} │ │ │ │ vsqrt.f64 d21, d7 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvc 1317738 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ - rsbeq fp, r5, r4, lsl ip │ │ │ │ - rsbeq r7, r9, sl, ror #22 │ │ │ │ + rsbeq fp, r5, r8, lsl ip │ │ │ │ + rsbeq r7, r9, lr, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf2e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 75fc14 │ │ │ │ blmi 787eac │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -402267,15 +402267,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ stcl 6, cr15, [r0], {117} @ 0x75 │ │ │ │ rsbseq r2, r0, r6, ror sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r5, sl, fp, fp │ │ │ │ + mlseq r5, lr, fp, fp │ │ │ │ rsbseq r2, r0, sl, lsr sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecf2f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ stc2 3, cr15, [r2, #-616]! @ 0xfffffd98 │ │ │ │ @@ -402302,16 +402302,16 @@ │ │ │ │ blcs 3379f8 >::_M_default_append(unsigned int)@@Base+0xb4e64> │ │ │ │ addmi fp, r3, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x232abf14 │ │ │ │ strb r2, [fp, r3, lsr #6]! │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf870f279 │ │ │ │ svclt 0x0000e7cc │ │ │ │ - rsbeq r7, r9, lr, lsl #21 │ │ │ │ - strdeq r6, [r5], #-218 @ 0xffffff26 @ │ │ │ │ + mlseq r9, r2, sl, r7 │ │ │ │ + strdeq r6, [r5], #-222 @ 0xffffff22 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf2f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ blx feed8bbc │ │ │ │ strtmi fp, [r0], -r0, ror #3 │ │ │ │ @@ -402335,17 +402335,17 @@ │ │ │ │ andlt r2, r3, r1 │ │ │ │ bmi 38b2b4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ bleq 1d7430 │ │ │ │ vsri.8 q2, q13, #7 │ │ │ │ andcs pc, r1, r1, lsl sl @ │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - strdeq fp, [r5], #-156 @ 0xffffff64 @ │ │ │ │ - ldrdeq fp, [r5], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq fp, r5, ip, asr #19 │ │ │ │ + rsbeq fp, r5, r0, lsl #20 │ │ │ │ + ldrdeq fp, [r5], #-150 @ 0xffffff6a @ │ │ │ │ + ldrdeq fp, [r5], #-144 @ 0xffffff70 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf301c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ vmov.i32 d4, #-436207616 @ 0xe6000000 │ │ │ │ msrlt CPSR_, r5, ror #19 │ │ │ │ vrsubhn.i16 d4, q3, q8 │ │ │ │ @@ -402358,15 +402358,15 @@ │ │ │ │ @ instruction: 0xf8f4f389 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf918f372 │ │ │ │ strmi r2, [r2], -r5, lsl #6 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ blx ed8844 │ │ │ │ ldcllt 0, cr2, [r0, #-4]! │ │ │ │ - rsbeq fp, r5, r8, lsr sl │ │ │ │ + rsbeq fp, r5, ip, lsr sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfea7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r0 @ │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ vqshlu.s32 d4, d7, #4 │ │ │ │ @@ -402395,16 +402395,16 @@ │ │ │ │ blhi 2571d4 │ │ │ │ bmi 34b6a4 >::_M_default_append(unsigned int)@@Base+0xc8b10> │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ vsri.8 q2, q13, #7 │ │ │ │ mulcs r1, fp, r9 │ │ │ │ ldc 0, cr11, [sp], #20 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ - rsbeq fp, r5, r2, asr #19 │ │ │ │ - rsbeq fp, r5, r4, asr r9 │ │ │ │ + rsbeq fp, r5, r6, asr #19 │ │ │ │ + rsbeq fp, r5, r8, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecf3108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vrsubhn.i16 d4, q4, q2 │ │ │ │ bmi 65bdec │ │ │ │ vrhadd.s8 d18, d0, d8 │ │ │ │ @@ -402421,17 +402421,17 @@ │ │ │ │ ldrbtmi r1, [r8], #-497 @ 0xfffffe0f │ │ │ │ @ instruction: 0xf67b300c │ │ │ │ stmdami r6, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf67b4478 │ │ │ │ @ instruction: 0xf04ffefd │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ - rsbeq fp, r5, sl, lsr r9 │ │ │ │ - ldrdeq fp, [r5], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r9, r4, r8, lsl pc │ │ │ │ + rsbeq fp, r5, lr, lsr r9 │ │ │ │ + ldrdeq fp, [r5], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r9, r4, ip, lsl pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldclmi 8, cr15, [ip, #892] @ 0x37c │ │ │ │ @ instruction: 0x4606b091 │ │ │ │ @ instruction: 0x4621447c │ │ │ │ @@ -403316,214 +403316,214 @@ │ │ │ │ vadd.i8 q10, q8, q6 │ │ │ │ ldrbtmi r6, [r8], #-313 @ 0xfffffec7 │ │ │ │ @ instruction: 0xf67a300c │ │ │ │ stmiami sl, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xfffef67a │ │ │ │ ldmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbeq fp, r5, r0, lsl #19 │ │ │ │ + rsbeq fp, r5, r4, lsl #19 │ │ │ │ @ instruction: 0xfffffd4d │ │ │ │ - rsbeq r7, r9, ip, lsl #16 │ │ │ │ + rsbeq r7, r9, r0, lsl r8 │ │ │ │ @ instruction: 0xfffff717 │ │ │ │ andeq r1, r0, r9, ror #8 │ │ │ │ - rsbeq fp, r5, r6, lsr #17 │ │ │ │ + rsbeq fp, r5, sl, lsr #17 │ │ │ │ @ instruction: 0xfffffbb7 │ │ │ │ - strhteq fp, [r5], #-142 @ 0xffffff72 │ │ │ │ + rsbeq fp, r5, r2, asr #17 │ │ │ │ @ instruction: 0xfffffc75 │ │ │ │ - rsbeq fp, r5, ip, ror #17 │ │ │ │ + strdeq fp, [r5], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xfffffee3 │ │ │ │ - ldrdeq fp, [r5], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r9, r4, sl, lsl lr │ │ │ │ - strhteq fp, [r5], #-126 @ 0xffffff82 │ │ │ │ - strdeq r9, [r4], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq fp, r5, r0, ror #15 │ │ │ │ + rsbeq r9, r4, lr, lsl lr │ │ │ │ + rsbeq fp, r5, r2, asr #15 │ │ │ │ + rsbeq r9, r4, r0, lsl #28 │ │ │ │ @ instruction: 0xfffffaed │ │ │ │ - ldrdeq lr, [r6], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq fp, r5, ip, asr r8 │ │ │ │ + ldrdeq lr, [r6], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq fp, r5, r0, ror #16 │ │ │ │ @ instruction: 0xfffff967 │ │ │ │ - rsbeq r2, r5, r2, lsl r0 │ │ │ │ - rsbeq r1, r6, ip, ror sp │ │ │ │ - rsbeq fp, r5, r6, lsl r8 │ │ │ │ - strdeq fp, [r5], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r9, r4, lr, lsr #26 │ │ │ │ - ldrdeq fp, [r5], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r9, r4, r0, lsl sp │ │ │ │ + rsbeq r2, r5, r6, lsl r0 │ │ │ │ + rsbeq r1, r6, r0, lsl #27 │ │ │ │ + rsbeq fp, r5, sl, lsl r8 │ │ │ │ + strdeq fp, [r5], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r9, r4, r2, lsr sp │ │ │ │ + ldrdeq fp, [r5], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r9, r4, r4, lsl sp │ │ │ │ @ instruction: 0xfffff9d7 │ │ │ │ - rsbeq sp, r4, r6, asr #19 │ │ │ │ - ldrdeq fp, [r5], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq fp, r5, lr, lsr #15 │ │ │ │ - rsbeq fp, r5, sl, ror #12 │ │ │ │ - rsbeq r9, r4, r8, lsr #25 │ │ │ │ + rsbeq sp, r4, sl, asr #19 │ │ │ │ + ldrdeq fp, [r5], #-116 @ 0xffffff8c @ │ │ │ │ + strhteq fp, [r5], #-114 @ 0xffffff8e │ │ │ │ + rsbeq fp, r5, lr, ror #12 │ │ │ │ + rsbeq r9, r4, ip, lsr #25 │ │ │ │ @ instruction: 0xfffff93b │ │ │ │ + rsbeq fp, r5, r4, lsl #15 │ │ │ │ + strhteq fp, [r5], #-126 @ 0xffffff82 │ │ │ │ rsbeq fp, r5, r0, lsl #15 │ │ │ │ - strhteq fp, [r5], #-122 @ 0xffffff86 │ │ │ │ - rsbeq fp, r5, ip, ror r7 │ │ │ │ - rsbeq fp, r5, r8, lsl #12 │ │ │ │ - rsbeq r9, r4, r6, asr #24 │ │ │ │ + rsbeq fp, r5, ip, lsl #12 │ │ │ │ + rsbeq r9, r4, sl, asr #24 │ │ │ │ @ instruction: 0xfffff89d │ │ │ │ + rsbeq fp, r5, lr, ror #14 │ │ │ │ + mlseq r5, r8, r7, fp │ │ │ │ rsbeq fp, r5, sl, ror #14 │ │ │ │ - mlseq r5, r4, r7, fp │ │ │ │ - rsbeq fp, r5, r6, ror #14 │ │ │ │ - rsbeq fp, r5, r6, lsr #11 │ │ │ │ - rsbeq r9, r4, r4, ror #23 │ │ │ │ + rsbeq fp, r5, sl, lsr #11 │ │ │ │ + rsbeq r9, r4, r8, ror #23 │ │ │ │ @ instruction: 0xfffff7fb │ │ │ │ + rsbeq fp, r5, r6, asr #14 │ │ │ │ + rsbeq fp, r5, r8, ror #14 │ │ │ │ rsbeq fp, r5, r2, asr #14 │ │ │ │ - rsbeq fp, r5, r4, ror #14 │ │ │ │ - rsbeq fp, r5, lr, lsr r7 │ │ │ │ - rsbeq fp, r5, r0, asr #10 │ │ │ │ - rsbeq r9, r4, lr, ror fp │ │ │ │ + rsbeq fp, r5, r4, asr #10 │ │ │ │ + rsbeq r9, r4, r2, lsl #23 │ │ │ │ @ instruction: 0xfffffb5f │ │ │ │ - rsbeq fp, r5, r4, lsr #14 │ │ │ │ - rsbeq fp, r5, sl, asr r7 │ │ │ │ - rsbeq fp, r5, r0, lsl r7 │ │ │ │ - ldrdeq fp, [r5], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r9, r4, r8, lsl fp │ │ │ │ + rsbeq fp, r5, r8, lsr #14 │ │ │ │ + rsbeq fp, r5, lr, asr r7 │ │ │ │ + rsbeq fp, r5, r4, lsl r7 │ │ │ │ + ldrdeq fp, [r5], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r9, r4, ip, lsl fp │ │ │ │ andeq r1, r0, r9, asr #1 │ │ │ │ @ instruction: 0xfffff5ed │ │ │ │ + strdeq fp, [r5], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq fp, r5, r6, lsr #14 │ │ │ │ strdeq fp, [r5], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq fp, r5, r2, lsr #14 │ │ │ │ - strdeq fp, [r5], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq fp, r5, ip, ror #8 │ │ │ │ - rsbeq r9, r4, sl, lsr #21 │ │ │ │ + rsbeq fp, r5, r0, ror r4 │ │ │ │ + rsbeq r9, r4, lr, lsr #21 │ │ │ │ @ instruction: 0xfffff54b │ │ │ │ - rsbeq fp, r5, r0, ror #13 │ │ │ │ - ldrdeq fp, [r5], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq fp, r5, r4, lsl #14 │ │ │ │ - rsbeq fp, r5, r6, lsl #8 │ │ │ │ - rsbeq r9, r4, r4, asr #20 │ │ │ │ + rsbeq fp, r5, r4, ror #13 │ │ │ │ + ldrdeq fp, [r5], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq fp, r5, r8, lsl #14 │ │ │ │ + rsbeq fp, r5, sl, lsl #8 │ │ │ │ + rsbeq r9, r4, r8, asr #20 │ │ │ │ @ instruction: 0xfffff495 │ │ │ │ - mlseq r5, lr, r6, fp │ │ │ │ - rsbeq r0, sl, r4, lsr #28 │ │ │ │ - rsbeq fp, r5, r2, lsr #7 │ │ │ │ - rsbeq r9, r4, r0, ror #19 │ │ │ │ + rsbeq fp, r5, r2, lsr #13 │ │ │ │ + rsbeq r0, sl, r8, lsr #28 │ │ │ │ + rsbeq fp, r5, r6, lsr #7 │ │ │ │ + rsbeq r9, r4, r4, ror #19 │ │ │ │ @ instruction: 0xfffff315 │ │ │ │ @ instruction: 0xfffff21b │ │ │ │ - rsbeq fp, r5, r4, lsr r6 │ │ │ │ - mlseq r5, ip, r6, fp │ │ │ │ - rsbeq fp, r5, r2, lsr r6 │ │ │ │ - rsbeq fp, r5, sl, lsr #6 │ │ │ │ - rsbeq r9, r4, r8, ror #18 │ │ │ │ + rsbeq fp, r5, r8, lsr r6 │ │ │ │ + rsbeq fp, r5, r0, lsr #13 │ │ │ │ + rsbeq fp, r5, r6, lsr r6 │ │ │ │ + rsbeq fp, r5, lr, lsr #6 │ │ │ │ + rsbeq r9, r4, ip, ror #18 │ │ │ │ @ instruction: 0xfffff183 │ │ │ │ - rsbeq fp, r9, r2, lsl sp │ │ │ │ - rsbeq fp, r5, r2, asr #12 │ │ │ │ - rsbeq fp, r5, r8, asr #5 │ │ │ │ - rsbeq r9, r4, r6, lsl #18 │ │ │ │ + rsbeq fp, r9, r6, lsl sp │ │ │ │ + rsbeq fp, r5, r6, asr #12 │ │ │ │ + rsbeq fp, r5, ip, asr #5 │ │ │ │ + rsbeq r9, r4, sl, lsl #18 │ │ │ │ @ instruction: 0xfffff0ed │ │ │ │ + rsbeq fp, r5, r4, lsl #12 │ │ │ │ + rsbeq r4, r7, r2, lsr #10 │ │ │ │ rsbeq fp, r5, r0, lsl #12 │ │ │ │ - rsbeq r4, r7, lr, lsl r5 │ │ │ │ - strdeq fp, [r5], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq fp, r5, r2, ror #4 │ │ │ │ - rsbeq r9, r4, r0, lsr #17 │ │ │ │ + rsbeq fp, r5, r6, ror #4 │ │ │ │ + rsbeq r9, r4, r4, lsr #17 │ │ │ │ @ instruction: 0xfffff053 │ │ │ │ + rsbeq fp, r5, lr, asr #11 │ │ │ │ + rsbeq fp, r5, r8, ror #11 │ │ │ │ rsbeq fp, r5, sl, asr #11 │ │ │ │ - rsbeq fp, r5, r4, ror #11 │ │ │ │ - rsbeq fp, r5, r6, asr #11 │ │ │ │ - strdeq fp, [r5], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r9, r4, sl, lsr r8 │ │ │ │ + rsbeq fp, r5, r0, lsl #4 │ │ │ │ + rsbeq r9, r4, lr, lsr r8 │ │ │ │ @ instruction: 0xfffff7c5 │ │ │ │ - rsbeq r3, r7, r0, ror #5 │ │ │ │ - rsbeq fp, r5, r2, asr #11 │ │ │ │ - rsbeq fp, r5, r4, lsl #11 │ │ │ │ - mlseq r5, r6, r1, fp │ │ │ │ - ldrdeq r9, [r4], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r3, r7, r4, ror #5 │ │ │ │ + rsbeq fp, r5, r6, asr #11 │ │ │ │ + rsbeq fp, r5, r8, lsl #11 │ │ │ │ + mlseq r5, sl, r1, fp │ │ │ │ + ldrdeq r9, [r4], #-120 @ 0xffffff88 @ │ │ │ │ @ instruction: 0xffffef53 │ │ │ │ + rsbeq fp, r5, lr, ror #10 │ │ │ │ + rsbeq fp, r5, ip, lsr #11 │ │ │ │ rsbeq fp, r5, sl, ror #10 │ │ │ │ - rsbeq fp, r5, r8, lsr #11 │ │ │ │ - rsbeq fp, r5, r6, ror #10 │ │ │ │ - rsbeq fp, r5, r0, lsr r1 │ │ │ │ - rsbeq r9, r4, lr, ror #14 │ │ │ │ + rsbeq fp, r5, r4, lsr r1 │ │ │ │ + rsbeq r9, r4, r2, ror r7 │ │ │ │ @ instruction: 0xffffeebb │ │ │ │ - rsbeq fp, r5, r4, ror #10 │ │ │ │ - rsbeq pc, r8, lr, lsl r1 @ │ │ │ │ - ldrdeq fp, [r5], #-2 @ │ │ │ │ - rsbeq r9, r4, r0, lsl r7 │ │ │ │ + rsbeq fp, r5, r8, ror #10 │ │ │ │ + rsbeq pc, r8, r2, lsr #2 │ │ │ │ + ldrdeq fp, [r5], #-6 @ │ │ │ │ + rsbeq r9, r4, r4, lsl r7 │ │ │ │ andeq r0, r0, r1, asr #25 │ │ │ │ @ instruction: 0xffffee29 │ │ │ │ - rsbeq r1, r4, r8, asr sp │ │ │ │ - mlseq r8, r8, ip, r7 │ │ │ │ - rsbeq fp, r5, r8, lsl #10 │ │ │ │ - rsbeq fp, r5, r4, rrx │ │ │ │ - rsbeq r9, r4, r2, lsr #13 │ │ │ │ + rsbeq r1, r4, ip, asr sp │ │ │ │ + mlseq r8, ip, ip, r7 │ │ │ │ + rsbeq fp, r5, ip, lsl #10 │ │ │ │ + rsbeq fp, r5, r8, rrx │ │ │ │ + rsbeq r9, r4, r6, lsr #13 │ │ │ │ @ instruction: 0xffffed83 │ │ │ │ + rsbeq fp, r5, sl, ror #9 │ │ │ │ + rsbeq fp, r5, ip, lsl r5 │ │ │ │ rsbeq fp, r5, r6, ror #9 │ │ │ │ - rsbeq fp, r5, r8, lsl r5 │ │ │ │ - rsbeq fp, r5, r2, ror #9 │ │ │ │ - strdeq sl, [r5], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r9, r4, sl, lsr r6 │ │ │ │ + rsbeq fp, r5, r0 │ │ │ │ + rsbeq r9, r4, lr, lsr r6 │ │ │ │ @ instruction: 0xffffece7 │ │ │ │ + rsbeq fp, r5, r6, asr #9 │ │ │ │ + strdeq fp, [r5], #-64 @ 0xffffffc0 @ │ │ │ │ rsbeq fp, r5, r2, asr #9 │ │ │ │ - rsbeq fp, r5, ip, ror #9 │ │ │ │ - strhteq fp, [r5], #-78 @ 0xffffffb2 │ │ │ │ - mlseq r5, r4, pc, sl @ │ │ │ │ - ldrdeq r9, [r4], #-82 @ 0xffffffae @ │ │ │ │ + mlseq r5, r8, pc, sl @ │ │ │ │ + ldrdeq r9, [r4], #-86 @ 0xffffffaa @ │ │ │ │ @ instruction: 0xffffec4b │ │ │ │ - strhteq r2, [r8], #-218 @ 0xffffff26 │ │ │ │ - strhteq fp, [r5], #-64 @ 0xffffffc0 │ │ │ │ - rsbeq fp, r5, r6, lsl #9 │ │ │ │ - rsbeq sl, r5, ip, lsr #30 │ │ │ │ - rsbeq r9, r4, sl, ror #10 │ │ │ │ + strhteq r2, [r8], #-222 @ 0xffffff22 │ │ │ │ + strhteq fp, [r5], #-68 @ 0xffffffbc │ │ │ │ + rsbeq fp, r5, sl, lsl #9 │ │ │ │ + rsbeq sl, r5, r0, lsr pc │ │ │ │ + rsbeq r9, r4, lr, ror #10 │ │ │ │ @ instruction: 0xffffebb3 │ │ │ │ - rsbeq r4, r8, r2, ror #4 │ │ │ │ - rsbeq fp, r5, r8, asr #8 │ │ │ │ - rsbeq sl, r5, r8, asr #29 │ │ │ │ - rsbeq r9, r4, r6, lsl #10 │ │ │ │ + rsbeq r4, r8, r6, ror #4 │ │ │ │ + rsbeq fp, r5, ip, asr #8 │ │ │ │ + rsbeq sl, r5, ip, asr #29 │ │ │ │ + rsbeq r9, r4, sl, lsl #10 │ │ │ │ @ instruction: 0xffffeb1d │ │ │ │ - strdeq ip, [r6], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq fp, r5, r4, asr r4 │ │ │ │ - rsbeq fp, r5, r2, lsl r4 │ │ │ │ - rsbeq sl, r5, r2, ror #28 │ │ │ │ - rsbeq r9, r4, r0, lsr #9 │ │ │ │ + strdeq ip, [r6], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq fp, r5, r8, asr r4 │ │ │ │ + rsbeq fp, r5, r6, lsl r4 │ │ │ │ + rsbeq sl, r5, r6, ror #28 │ │ │ │ + rsbeq r9, r4, r4, lsr #9 │ │ │ │ @ instruction: 0xffffea7d │ │ │ │ - strhteq r5, [r8], #-176 @ 0xffffff50 │ │ │ │ - rsbeq fp, r5, sl, lsl r4 │ │ │ │ - strdeq fp, [r5], #-48 @ 0xffffffd0 @ │ │ │ │ - strdeq sl, [r5], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r9, r4, r8, lsr r4 │ │ │ │ + strhteq r5, [r8], #-180 @ 0xffffff4c │ │ │ │ + rsbeq fp, r5, lr, lsl r4 │ │ │ │ + strdeq fp, [r5], #-52 @ 0xffffffcc @ │ │ │ │ + strdeq sl, [r5], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r9, r4, ip, lsr r4 │ │ │ │ @ instruction: 0xffffe9cd │ │ │ │ + rsbeq fp, r5, r8, asr #7 │ │ │ │ + rsbeq fp, r5, r2, lsl #8 │ │ │ │ rsbeq fp, r5, r4, asr #7 │ │ │ │ - strdeq fp, [r5], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq fp, r5, r0, asr #7 │ │ │ │ - mlseq r5, r2, sp, sl │ │ │ │ - ldrdeq r9, [r4], #-48 @ 0xffffffd0 @ │ │ │ │ + mlseq r5, r6, sp, sl │ │ │ │ + ldrdeq r9, [r4], #-52 @ 0xffffffcc @ │ │ │ │ @ instruction: 0xffffe927 │ │ │ │ - ldrdeq fp, [r5], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq fp, r5, r0, lsr #7 │ │ │ │ + rsbeq fp, r5, r0, ror #7 │ │ │ │ rsbeq fp, r5, r4, lsr #7 │ │ │ │ - rsbeq sl, r5, sl, lsr #26 │ │ │ │ - rsbeq r9, r4, r8, ror #6 │ │ │ │ + rsbeq fp, r5, r8, lsr #7 │ │ │ │ + rsbeq sl, r5, lr, lsr #26 │ │ │ │ + rsbeq r9, r4, ip, ror #6 │ │ │ │ @ instruction: 0xffffe841 │ │ │ │ - rsbeq fp, r5, r0, lsl #7 │ │ │ │ - rsbeq fp, r5, r6, lsl #7 │ │ │ │ - rsbeq sl, r5, r6, asr #25 │ │ │ │ - rsbeq r9, r4, r4, lsl #6 │ │ │ │ + rsbeq fp, r5, r4, lsl #7 │ │ │ │ + rsbeq fp, r5, sl, lsl #7 │ │ │ │ + rsbeq sl, r5, sl, asr #25 │ │ │ │ + rsbeq r9, r4, r8, lsl #6 │ │ │ │ @ instruction: 0xfffff205 │ │ │ │ - rsbeq fp, r5, r2, asr #6 │ │ │ │ + rsbeq fp, r5, r6, asr #6 │ │ │ │ muleq r0, sp, r8 │ │ │ │ - rsbeq fp, r5, ip, lsr r3 │ │ │ │ - rsbeq sl, r5, r6, asr ip │ │ │ │ - mlseq r4, r4, r2, r9 │ │ │ │ + rsbeq fp, r5, r0, asr #6 │ │ │ │ + rsbeq sl, r5, sl, asr ip │ │ │ │ + mlseq r4, r8, r2, r9 │ │ │ │ @ instruction: 0xffffe6b5 │ │ │ │ - rsbeq fp, r5, r0, lsl #6 │ │ │ │ rsbeq fp, r5, r4, lsl #6 │ │ │ │ - strdeq sl, [r5], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r9, r4, r0, lsr r2 │ │ │ │ + rsbeq fp, r5, r8, lsl #6 │ │ │ │ + strdeq sl, [r5], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r9, r4, r4, lsr r2 │ │ │ │ @ instruction: 0xffffe5f9 │ │ │ │ - strdeq sl, [r9], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq fp, r5, r2, asr #5 │ │ │ │ - mlseq r5, r6, fp, sl │ │ │ │ - ldrdeq r9, [r4], #-22 @ 0xffffffea @ │ │ │ │ + strdeq sl, [r9], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq fp, r5, r6, asr #5 │ │ │ │ + mlseq r5, sl, fp, sl │ │ │ │ + ldrdeq r9, [r4], #-26 @ 0xffffffe6 @ │ │ │ │ @ instruction: 0xffffe543 │ │ │ │ - rsbeq fp, r5, ip, lsr #5 │ │ │ │ - strhteq fp, [r5], #-34 @ 0xffffffde │ │ │ │ - rsbeq sl, r5, lr, lsr fp │ │ │ │ - rsbeq r9, r4, lr, ror r1 │ │ │ │ - rsbeq r8, r8, r0, lsr #2 │ │ │ │ - mlseq r5, r0, r2, fp │ │ │ │ + strhteq fp, [r5], #-32 @ 0xffffffe0 │ │ │ │ + strhteq fp, [r5], #-38 @ 0xffffffda │ │ │ │ + rsbeq sl, r5, r2, asr #22 │ │ │ │ + rsbeq r9, r4, r2, lsl #3 │ │ │ │ + rsbeq r8, r8, r4, lsr #2 │ │ │ │ + mlseq r5, r4, r2, fp │ │ │ │ @ instruction: 0xffffe3a7 │ │ │ │ - ldrdeq sl, [r5], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r9, r4, sl, lsl r1 │ │ │ │ + ldrdeq sl, [r5], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r9, r4, lr, lsl r1 │ │ │ │ stmibmi r2, {r1, r2, r3, r8, r9, sp}^ │ │ │ │ movwpl lr, #35277 @ 0x89cd │ │ │ │ ldrbtmi r4, [r9], #-3009 @ 0xfffff43f │ │ │ │ strmi r4, [sl], r1, asr #21 │ │ │ │ movwls r4, #29819 @ 0x747b │ │ │ │ tstpvc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ vst2.8 {d25-d28}, [pc], fp │ │ │ │ @@ -403711,57 +403711,57 @@ │ │ │ │ cmnpvs r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [lr], #-488 @ 0xfffffe18 │ │ │ │ strtmi r4, [r1], -sp, lsr #16 │ │ │ │ @ instruction: 0xf67a4478 │ │ │ │ @ instruction: 0xf7fefce9 │ │ │ │ svclt 0x0000be05 │ │ │ │ - strhteq sl, [r5], #-254 @ 0xffffff02 │ │ │ │ + rsbeq sl, r5, r2, asr #31 │ │ │ │ @ instruction: 0xffffe0ed │ │ │ │ - rsbeq sl, r5, ip, lsl pc │ │ │ │ - rsbeq sl, r5, r8, asr r7 │ │ │ │ - mlseq r4, r8, sp, r8 │ │ │ │ + rsbeq sl, r5, r0, lsr #30 │ │ │ │ + rsbeq sl, r5, ip, asr r7 │ │ │ │ + mlseq r4, ip, sp, r8 │ │ │ │ @ instruction: 0xffffdf0d │ │ │ │ - rsbeq sl, r5, r2, lsl pc │ │ │ │ - ldrdeq sl, [r5], #-232 @ 0xffffff18 @ │ │ │ │ - strdeq sl, [r5], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r8, r4, lr, lsr sp │ │ │ │ + rsbeq sl, r5, r6, lsl pc │ │ │ │ + ldrdeq sl, [r5], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq sl, r5, r2, lsl #14 │ │ │ │ + rsbeq r8, r4, r2, asr #26 │ │ │ │ @ instruction: 0xffffde49 │ │ │ │ - rsbeq sl, r5, r6, ror #29 │ │ │ │ - strhteq sl, [r5], #-224 @ 0xffffff20 │ │ │ │ - mlseq r5, r8, r6, sl │ │ │ │ - ldrdeq r8, [r4], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq sl, r5, sl, ror #29 │ │ │ │ + strhteq sl, [r5], #-228 @ 0xffffff1c │ │ │ │ + mlseq r5, ip, r6, sl │ │ │ │ + ldrdeq r8, [r4], #-204 @ 0xffffff34 @ │ │ │ │ @ instruction: 0xffffdd7d │ │ │ │ - mlseq r5, ip, lr, sl │ │ │ │ - rsbeq sl, r5, r8, lsl #29 │ │ │ │ - rsbeq sl, r5, r4, lsr r6 │ │ │ │ - rsbeq r8, r4, r4, ror ip │ │ │ │ + rsbeq sl, r5, r0, lsr #29 │ │ │ │ + rsbeq sl, r5, ip, lsl #29 │ │ │ │ + rsbeq sl, r5, r8, lsr r6 │ │ │ │ + rsbeq r8, r4, r8, ror ip │ │ │ │ @ instruction: 0xffffdc95 │ │ │ │ - rsbeq r4, r6, r6, asr sl │ │ │ │ - rsbeq sl, r5, r0, asr lr │ │ │ │ - ldrdeq sl, [r5], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r8, r4, sl, lsl ip │ │ │ │ + rsbeq r4, r6, sl, asr sl │ │ │ │ + rsbeq sl, r5, r4, asr lr │ │ │ │ + ldrdeq sl, [r5], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r8, r4, lr, lsl ip │ │ │ │ @ instruction: 0xffffdbaf │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ - rsbeq sl, r5, r0, lsl #29 │ │ │ │ - rsbeq r4, r6, r8, ror #19 │ │ │ │ - rsbeq sl, r5, r4, lsr #28 │ │ │ │ - rsbeq sl, r5, r0, ror r5 │ │ │ │ - strhteq r8, [r4], #-176 @ 0xffffff50 │ │ │ │ + rsbeq sl, r5, r4, lsl #29 │ │ │ │ + rsbeq r4, r6, ip, ror #19 │ │ │ │ + rsbeq sl, r5, r8, lsr #28 │ │ │ │ + rsbeq sl, r5, r4, ror r5 │ │ │ │ + strhteq r8, [r4], #-180 @ 0xffffff4c │ │ │ │ @ instruction: 0xffffd9f3 │ │ │ │ - rsbeq sl, r5, r6, lsr #28 │ │ │ │ - rsbeq sl, r5, sl, lsl lr │ │ │ │ - rsbeq sl, r5, r4, asr lr │ │ │ │ - rsbeq sl, r5, r8, lsl #10 │ │ │ │ - rsbeq r8, r4, r8, asr #22 │ │ │ │ + rsbeq sl, r5, sl, lsr #28 │ │ │ │ + rsbeq sl, r5, lr, lsl lr │ │ │ │ + rsbeq sl, r5, r8, asr lr │ │ │ │ + rsbeq sl, r5, ip, lsl #10 │ │ │ │ + rsbeq r8, r4, ip, asr #22 │ │ │ │ @ instruction: 0xffffd95f │ │ │ │ - rsbeq sl, r5, lr, lsl #28 │ │ │ │ - rsbeq sl, r5, r0, lsl lr │ │ │ │ - strhteq sl, [r5], #-64 @ 0xffffffc0 │ │ │ │ - strdeq r8, [r4], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq sl, r5, r2, lsl lr │ │ │ │ + rsbeq sl, r5, r4, lsl lr │ │ │ │ + strhteq sl, [r5], #-68 @ 0xffffffbc │ │ │ │ + strdeq r8, [r4], #-164 @ 0xffffff5c @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf463c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ stc2 2, cr15, [ip, #-476] @ 0xfffffe24 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -403775,16 +403775,16 @@ │ │ │ │ bicvc pc, pc, pc, asr #8 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf67a300c │ │ │ │ stmdami r4, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 6, cr15, [r8], #-488 @ 0xfffffe18 │ │ │ │ strb r9, [r7, r1, lsl #22]! │ │ │ │ - rsbeq sl, r5, lr, lsr #7 │ │ │ │ - rsbeq r8, r4, lr, ror #19 │ │ │ │ + strhteq sl, [r5], #-50 @ 0xffffffce │ │ │ │ + strdeq r8, [r4], #-146 @ 0xffffff6e @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 558954 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ ldrmi fp, [ip], -r9, lsl #1 │ │ │ │ @@ -404050,16 +404050,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf988f67a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf67a4478 │ │ │ │ blls 21c1dc │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sl, r5, r8, asr #17 │ │ │ │ - rsbeq r8, r4, r4, lsr #11 │ │ │ │ + rsbeq sl, r5, ip, asr #17 │ │ │ │ + rsbeq r8, r4, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf4ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vaddw.s8 , q2, d1 │ │ │ │ bls 21cfe8 │ │ │ │ @@ -404072,16 +404072,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf67a300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 75b310 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq sl, r5, lr, ror #16 │ │ │ │ - rsbeq r8, r4, sl, asr #10 │ │ │ │ + rsbeq sl, r5, r2, ror r8 │ │ │ │ + rsbeq r8, r4, lr, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf4b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7218c8 │ │ │ │ blmi 749b60 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -404102,15 +404102,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ mcr 6, 3, pc, cr8, cr3, {3} @ │ │ │ │ rsbseq r1, r0, r2, asr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r5, r8, lsr r8 │ │ │ │ + rsbeq sl, r5, ip, lsr r8 │ │ │ │ rsbseq r1, r0, sl, lsl #1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [lr], -r9, lsl #1 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -404146,16 +404146,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8c8f67a │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf67a4478 │ │ │ │ strtmi pc, [r0], -r3, lsl #19 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - rsbeq sl, r5, r8, asr #14 │ │ │ │ - rsbeq r8, r4, r4, lsr #8 │ │ │ │ + rsbeq sl, r5, ip, asr #14 │ │ │ │ + rsbeq r8, r4, r8, lsr #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf4c68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe1e1950 │ │ │ │ blmi fe209ca8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -404282,38 +404282,38 @@ │ │ │ │ svccc 0x00c33333 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ @ instruction: 0x00700f9a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r5, sl, lsl r7 │ │ │ │ + rsbeq sl, r5, lr, lsl r7 │ │ │ │ @ instruction: 0xffffff0b │ │ │ │ - rsbeq sl, r5, r8, asr r7 │ │ │ │ - rsbeq sl, r5, r6, lsl #14 │ │ │ │ + rsbeq sl, r5, ip, asr r7 │ │ │ │ + rsbeq sl, r5, sl, lsl #14 │ │ │ │ andeq r0, r0, pc, ror #3 │ │ │ │ - rsbeq sl, r5, r8, lsl #13 │ │ │ │ - rsbeq r8, r4, r4, ror #6 │ │ │ │ + rsbeq sl, r5, ip, lsl #13 │ │ │ │ + rsbeq r8, r4, r8, ror #6 │ │ │ │ ldrshteq r0, [r0], #-238 @ 0xffffff12 │ │ │ │ - rsbeq sl, r5, r4, asr r6 │ │ │ │ - rsbeq r8, r4, r0, lsr r3 │ │ │ │ + rsbeq sl, r5, r8, asr r6 │ │ │ │ + rsbeq r8, r4, r4, lsr r3 │ │ │ │ @ instruction: 0xfffffdeb │ │ │ │ @ instruction: 0xfffffd81 │ │ │ │ - rsbeq sl, r5, r6, lsl r6 │ │ │ │ - strdeq r8, [r4], #-34 @ 0xffffffde @ │ │ │ │ - strdeq sl, [r5], #-92 @ 0xffffffa4 @ │ │ │ │ - ldrdeq r8, [r4], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq sl, r5, sl, lsl r6 │ │ │ │ + strdeq r8, [r4], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq sl, r5, r0, lsl #12 │ │ │ │ + ldrdeq r8, [r4], #-44 @ 0xffffffd4 @ │ │ │ │ @ instruction: 0xfffffce3 │ │ │ │ @ instruction: 0xfffff8cd │ │ │ │ - rsbeq sl, r5, r2, lsl #11 │ │ │ │ - rsbeq r8, r4, lr, asr r2 │ │ │ │ - rsbeq sl, r5, r8, ror #10 │ │ │ │ - rsbeq r8, r4, r4, asr #4 │ │ │ │ - rsbeq sl, r5, sl, asr #10 │ │ │ │ - rsbeq r8, r4, r4, lsr #4 │ │ │ │ + rsbeq sl, r5, r6, lsl #11 │ │ │ │ + rsbeq r8, r4, r2, ror #4 │ │ │ │ + rsbeq sl, r5, ip, ror #10 │ │ │ │ + rsbeq r8, r4, r8, asr #4 │ │ │ │ + rsbeq sl, r5, lr, asr #10 │ │ │ │ + rsbeq r8, r4, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf4ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr8, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -404322,16 +404322,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf679300c │ │ │ │ stmdami r5, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf820f67a │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq sl, r5, r2, lsl #9 │ │ │ │ - rsbeq r8, r4, lr, asr r1 │ │ │ │ + rsbeq sl, r5, r6, lsl #9 │ │ │ │ + rsbeq r8, r4, r2, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf4f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ blx fe85a74e │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -404344,16 +404344,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff3af679 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6794478 │ │ │ │ blls 21dd40 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sl, r5, r8, asr #9 │ │ │ │ - rsbeq r8, r4, r8, lsl #2 │ │ │ │ + rsbeq sl, r5, ip, asr #9 │ │ │ │ + rsbeq r8, r4, ip, lsl #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf4f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vsubhn.i16 d4, q2, q7 │ │ │ │ stmvs r3, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -404383,17 +404383,17 @@ │ │ │ │ streq pc, [sp], #-256 @ 0xffffff00 │ │ │ │ vrsubhn.i32 d4, q0, q12 │ │ │ │ stmdbls r3, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r1, [r8], -r2, lsr #16 │ │ │ │ mcr2 3, 1, pc, cr4, cr3, {4} @ │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq sl, r5, lr, lsl #9 │ │ │ │ - rsbeq sl, r5, lr, asr #8 │ │ │ │ - rsbeq r8, r4, lr, lsl #1 │ │ │ │ + mlseq r5, r2, r4, sl │ │ │ │ + rsbeq sl, r5, r2, asr r4 │ │ │ │ + mlseq r4, r2, r0, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf5024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 921dac │ │ │ │ blmi 94a044 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -404422,16 +404422,16 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf673bd30 │ │ │ │ svclt 0x0000ebe8 │ │ │ │ ldrsbteq r0, [r0], #-190 @ 0xffffff42 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r5, r4, ror #7 │ │ │ │ - rsbeq sl, r5, lr, asr #7 │ │ │ │ + rsbeq sl, r5, r8, ror #7 │ │ │ │ + ldrdeq sl, [r5], #-50 @ 0xffffffce @ │ │ │ │ rsbseq r0, r0, r8, lsl #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed00acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0fd8 │ │ │ │ ldrmi fp, [r1], -r3, lsl #1 │ │ │ │ @@ -404530,16 +404530,16 @@ │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ vqdmlsl.s q3, d3, d0 │ │ │ │ strb pc, [r5, fp, asr #24]! @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - strdeq sl, [r5], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq sl, r5, lr, lsr #6 │ │ │ │ + strdeq sl, [r5], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq sl, r5, r2, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 259524 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x2720f8df │ │ │ │ @ instruction: 0xf8df461c │ │ │ │ @@ -404996,42 +404996,42 @@ │ │ │ │ svccc 0x001a36e2 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq r0, r0, ip, lsl #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, r0, sl, asr r9 │ │ │ │ - strdeq r9, [r5], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r9, r5, r4, ror pc │ │ │ │ - strhteq r7, [r4], #-178 @ 0xffffff4e │ │ │ │ - rsbeq r9, r5, r8, asr pc │ │ │ │ - mlseq r4, r6, fp, r7 │ │ │ │ - rsbeq r9, r5, r8, asr #30 │ │ │ │ - rsbeq r9, r5, r8, lsr #30 │ │ │ │ - rsbeq r9, r5, r2, ror lr │ │ │ │ - rsbeq r7, r4, lr, lsr #21 │ │ │ │ - rsbeq r9, r5, r0, asr lr │ │ │ │ - rsbeq r7, r4, lr, lsl #21 │ │ │ │ - rsbeq r9, r5, sl, lsr #28 │ │ │ │ - rsbeq r7, r4, r8, ror #20 │ │ │ │ - rsbeq r9, r5, sl, ror sp │ │ │ │ - rsbeq r9, r5, sl, lsl sp │ │ │ │ - rsbeq r7, r4, sl, asr r9 │ │ │ │ - rsbeq r9, r5, r2, ror #25 │ │ │ │ - rsbeq r9, r5, r0, asr #26 │ │ │ │ - rsbeq r9, r5, r0, ror #25 │ │ │ │ - ldrdeq r9, [r5], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r7, r4, r4, lsl r8 │ │ │ │ - rsbeq r9, r5, r2, asr #23 │ │ │ │ - strdeq r9, [r5], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r7, r4, r8, lsr r7 │ │ │ │ - ldrdeq r9, [r5], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r7, r4, sl, lsl r7 │ │ │ │ - strhteq r9, [r5], #-174 @ 0xffffff52 │ │ │ │ - strdeq r7, [r4], #-108 @ 0xffffff94 @ │ │ │ │ + strdeq r9, [r5], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r9, r5, r8, ror pc │ │ │ │ + strhteq r7, [r4], #-182 @ 0xffffff4a │ │ │ │ + rsbeq r9, r5, ip, asr pc │ │ │ │ + mlseq r4, sl, fp, r7 │ │ │ │ + rsbeq r9, r5, ip, asr #30 │ │ │ │ + rsbeq r9, r5, ip, lsr #30 │ │ │ │ + rsbeq r9, r5, r6, ror lr │ │ │ │ + strhteq r7, [r4], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r9, r5, r4, asr lr │ │ │ │ + mlseq r4, r2, sl, r7 │ │ │ │ + rsbeq r9, r5, lr, lsr #28 │ │ │ │ + rsbeq r7, r4, ip, ror #20 │ │ │ │ + rsbeq r9, r5, lr, ror sp │ │ │ │ + rsbeq r9, r5, lr, lsl sp │ │ │ │ + rsbeq r7, r4, lr, asr r9 │ │ │ │ + rsbeq r9, r5, r6, ror #25 │ │ │ │ + rsbeq r9, r5, r4, asr #26 │ │ │ │ + rsbeq r9, r5, r4, ror #25 │ │ │ │ + ldrdeq r9, [r5], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r7, r4, r8, lsl r8 │ │ │ │ + rsbeq r9, r5, r6, asr #23 │ │ │ │ + strdeq r9, [r5], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r7, r4, ip, lsr r7 │ │ │ │ + rsbeq r9, r5, r0, ror #21 │ │ │ │ + rsbeq r7, r4, lr, lsl r7 │ │ │ │ + rsbeq r9, r5, r2, asr #21 │ │ │ │ + rsbeq r7, r4, r0, lsl #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ @ instruction: 0x46063410 │ │ │ │ @@ -405290,71 +405290,71 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0xffc00000 │ │ │ │ ldrshmi pc, [pc, #255] @ 19ed33 @ │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00c33333 │ │ │ │ ldrsbteq r0, [r0], #-28 @ 0xffffffe4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r5, r4, lsl #20 │ │ │ │ + rsbeq r9, r5, r8, lsl #20 │ │ │ │ @ instruction: 0xfffff7dd │ │ │ │ - rsbeq r9, r5, r8, asr sl │ │ │ │ - rsbeq r9, r5, r6, lsl #20 │ │ │ │ - rsbeq r9, r5, lr, asr r9 │ │ │ │ - mlseq r4, lr, r5, r7 │ │ │ │ + rsbeq r9, r5, ip, asr sl │ │ │ │ + rsbeq r9, r5, sl, lsl #20 │ │ │ │ + rsbeq r9, r5, r2, ror #18 │ │ │ │ + rsbeq r7, r4, r2, lsr #11 │ │ │ │ rsbseq r0, r0, r8, lsr r1 │ │ │ │ - rsbeq r9, r5, r8, lsr #18 │ │ │ │ - rsbeq r7, r4, r8, ror #10 │ │ │ │ + rsbeq r9, r5, ip, lsr #18 │ │ │ │ + rsbeq r7, r4, ip, ror #10 │ │ │ │ andeq r0, r0, r1, lsl #8 │ │ │ │ @ instruction: 0xfffff4e3 │ │ │ │ - ldrdeq r9, [r5], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r7, r4, r8, lsl r5 │ │ │ │ - strhteq r9, [r5], #-142 @ 0xffffff72 │ │ │ │ - strdeq r7, [r4], #-78 @ 0xffffffb2 @ │ │ │ │ + ldrdeq r9, [r5], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r7, r4, ip, lsl r5 │ │ │ │ + rsbeq r9, r5, r2, asr #17 │ │ │ │ + rsbeq r7, r4, r2, lsl #10 │ │ │ │ @ instruction: 0xfffff3fd │ │ │ │ @ instruction: 0xfffff393 │ │ │ │ - rsbeq r9, r5, r0, lsl #17 │ │ │ │ - rsbeq r7, r4, r0, asr #9 │ │ │ │ - rsbeq r9, r5, r6, ror #16 │ │ │ │ - rsbeq r7, r4, r6, lsr #9 │ │ │ │ - rsbeq r9, r5, r4, lsr r9 │ │ │ │ - mlseq r5, r2, r9, r9 │ │ │ │ - rsbeq r9, r5, r2, lsr #16 │ │ │ │ - rsbeq r7, r4, r2, ror #8 │ │ │ │ - rsbeq r9, r5, r2, asr #20 │ │ │ │ - rsbeq r9, r5, r0, ror r9 │ │ │ │ - rsbeq r9, r5, ip, lsl #20 │ │ │ │ - rsbeq r9, r5, r0, ror #15 │ │ │ │ - rsbeq r7, r4, r0, lsr #8 │ │ │ │ - rsbeq r9, r5, r2, asr #15 │ │ │ │ - rsbeq r7, r4, r0, lsl #8 │ │ │ │ - rsbeq r9, r5, ip, asr sl │ │ │ │ - ldrdeq r9, [r5], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r9, r5, r6, lsr #20 │ │ │ │ - rsbeq r9, r5, lr, ror r7 │ │ │ │ - strhteq r7, [r4], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq r9, r5, r6, lsl sl │ │ │ │ + rsbeq r9, r5, r4, lsl #17 │ │ │ │ + rsbeq r7, r4, r4, asr #9 │ │ │ │ + rsbeq r9, r5, sl, ror #16 │ │ │ │ + rsbeq r7, r4, sl, lsr #9 │ │ │ │ + rsbeq r9, r5, r8, lsr r9 │ │ │ │ + mlseq r5, r6, r9, r9 │ │ │ │ + rsbeq r9, r5, r6, lsr #16 │ │ │ │ + rsbeq r7, r4, r6, ror #8 │ │ │ │ + rsbeq r9, r5, r6, asr #20 │ │ │ │ + rsbeq r9, r5, r4, ror r9 │ │ │ │ + rsbeq r9, r5, r0, lsl sl │ │ │ │ + rsbeq r9, r5, r4, ror #15 │ │ │ │ + rsbeq r7, r4, r4, lsr #8 │ │ │ │ + rsbeq r9, r5, r6, asr #15 │ │ │ │ + rsbeq r7, r4, r4, lsl #8 │ │ │ │ + rsbeq r9, r5, r0, ror #20 │ │ │ │ + ldrdeq r9, [r5], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r9, r5, sl, lsr #20 │ │ │ │ + rsbeq r9, r5, r2, lsl #15 │ │ │ │ + rsbeq r7, r4, r2, asr #7 │ │ │ │ + rsbeq r9, r5, sl, lsl sl │ │ │ │ + rsbeq r9, r5, r6, asr sl │ │ │ │ + rsbeq r9, r5, r4, asr #14 │ │ │ │ + rsbeq r7, r4, r4, lsl #7 │ │ │ │ rsbeq r9, r5, r2, asr sl │ │ │ │ - rsbeq r9, r5, r0, asr #14 │ │ │ │ - rsbeq r7, r4, r0, lsl #7 │ │ │ │ - rsbeq r9, r5, lr, asr #20 │ │ │ │ - mlseq r5, ip, sl, r9 │ │ │ │ - strdeq r9, [r5], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r7, r4, ip, lsr r3 │ │ │ │ - mlseq r5, r2, sl, r9 │ │ │ │ - ldrdeq r9, [r5], #-164 @ 0xffffff5c @ │ │ │ │ - strhteq r9, [r5], #-104 @ 0xffffff98 │ │ │ │ - strdeq r7, [r4], #-40 @ 0xffffffd8 @ │ │ │ │ rsbeq r9, r5, r0, lsr #21 │ │ │ │ - rsbeq r9, r5, r4, asr #21 │ │ │ │ - rsbeq r9, r5, r0, ror #12 │ │ │ │ - rsbeq r7, r4, r0, lsr #5 │ │ │ │ - strhteq r9, [r5], #-166 @ 0xffffff5a │ │ │ │ - rsbeq r9, r5, r0, lsl fp │ │ │ │ - rsbeq r9, r5, sl, lsl r6 │ │ │ │ - rsbeq r7, r4, sl, asr r2 │ │ │ │ + rsbeq r9, r5, r0, lsl #14 │ │ │ │ + rsbeq r7, r4, r0, asr #6 │ │ │ │ + mlseq r5, r6, sl, r9 │ │ │ │ + ldrdeq r9, [r5], #-168 @ 0xffffff58 @ │ │ │ │ + strhteq r9, [r5], #-108 @ 0xffffff94 │ │ │ │ + strdeq r7, [r4], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r9, r5, r4, lsr #21 │ │ │ │ + rsbeq r9, r5, r8, asr #21 │ │ │ │ + rsbeq r9, r5, r4, ror #12 │ │ │ │ + rsbeq r7, r4, r4, lsr #5 │ │ │ │ + strhteq r9, [r5], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r9, r5, r4, lsl fp │ │ │ │ + rsbeq r9, r5, lr, lsl r6 │ │ │ │ + rsbeq r7, r4, lr, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf5f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -405363,16 +405363,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf678300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xfffaf678 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrdeq r9, [r5], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r7, r4, r2, lsl r1 │ │ │ │ + ldrdeq r9, [r5], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r7, r4, r6, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf5f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 762d04 │ │ │ │ blmi 78af9c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -405395,15 +405395,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf672bd30 │ │ │ │ svclt 0x0000ec4a │ │ │ │ rsbeq pc, pc, r6, lsl #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r5, r2, ror r9 │ │ │ │ + rsbeq r9, r5, r6, ror r9 │ │ │ │ rsbeq pc, pc, ip, asr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 25a2b0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi ffff0848 │ │ │ │ @@ -405655,36 +405655,36 @@ │ │ │ │ ldrb r9, [r2], -r5, lsl #20 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbeq pc, pc, r4, lsl #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq pc, pc, r6, lsl #23 │ │ │ │ - strdeq r9, [r5], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r6, r4, sl, lsl pc │ │ │ │ - rsbeq r9, r5, r4, ror #14 │ │ │ │ - rsbeq r6, r4, ip, lsl #29 │ │ │ │ - rsbeq r9, r5, r2, lsl #15 │ │ │ │ - rsbeq r9, r5, r8, ror #13 │ │ │ │ - rsbeq r6, r4, r0, lsl lr │ │ │ │ - rsbeq r9, r5, ip, asr #13 │ │ │ │ - strdeq r6, [r4], #-212 @ 0xffffff2c @ │ │ │ │ - mlseq r5, ip, r6, r9 │ │ │ │ - rsbeq r6, r4, r4, asr #27 │ │ │ │ - rsbeq r9, r5, r0, lsl #13 │ │ │ │ - rsbeq r6, r4, r8, lsr #27 │ │ │ │ - rsbeq r9, r5, lr, asr #12 │ │ │ │ - rsbeq r9, r5, ip, lsl #12 │ │ │ │ - rsbeq r6, r4, r4, lsr sp │ │ │ │ - rsbeq r9, r5, sl, lsr #11 │ │ │ │ - ldrdeq r6, [r4], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r9, r5, lr, lsl #11 │ │ │ │ - strhteq r6, [r4], #-198 @ 0xffffff3a │ │ │ │ - rsbeq r9, r5, lr, ror #10 │ │ │ │ - mlseq r4, r6, ip, r6 │ │ │ │ + strdeq r9, [r5], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r6, r4, lr, lsl pc │ │ │ │ + rsbeq r9, r5, r8, ror #14 │ │ │ │ + mlseq r4, r0, lr, r6 │ │ │ │ + rsbeq r9, r5, r6, lsl #15 │ │ │ │ + rsbeq r9, r5, ip, ror #13 │ │ │ │ + rsbeq r6, r4, r4, lsl lr │ │ │ │ + ldrdeq r9, [r5], #-96 @ 0xffffffa0 @ │ │ │ │ + strdeq r6, [r4], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r9, r5, r0, lsr #13 │ │ │ │ + rsbeq r6, r4, r8, asr #27 │ │ │ │ + rsbeq r9, r5, r4, lsl #13 │ │ │ │ + rsbeq r6, r4, ip, lsr #27 │ │ │ │ + rsbeq r9, r5, r2, asr r6 │ │ │ │ + rsbeq r9, r5, r0, lsl r6 │ │ │ │ + rsbeq r6, r4, r8, lsr sp │ │ │ │ + rsbeq r9, r5, lr, lsr #11 │ │ │ │ + ldrdeq r6, [r4], #-198 @ 0xffffff3a @ │ │ │ │ + mlseq r5, r2, r5, r9 │ │ │ │ + strhteq r6, [r4], #-202 @ 0xffffff36 │ │ │ │ + rsbeq r9, r5, r2, ror r5 │ │ │ │ + mlseq r4, sl, ip, r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf6458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stclmi 15, cr0, [r8, #-832]! @ 0xfffffcc0 │ │ │ │ bmi 1bcb480 │ │ │ │ ldrbtmi r2, [sp], #-769 @ 0xfffffcff │ │ │ │ stcls 6, cr4, [ip], {15} │ │ │ │ @@ -405788,24 +405788,24 @@ │ │ │ │ @ instruction: 0xf6784478 │ │ │ │ blls 29e6b4 >::_M_default_append(unsigned int)@@Base+0x1bb20> │ │ │ │ @ instruction: 0xf672e743 │ │ │ │ svclt 0x0000e93a │ │ │ │ rsbeq pc, pc, sl, lsr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq pc, pc, sl, lsl #15 │ │ │ │ - rsbeq r9, r5, r6, lsr #8 │ │ │ │ - rsbeq r6, r4, lr, asr #22 │ │ │ │ - rsbeq r9, r5, r4, asr #7 │ │ │ │ - rsbeq r6, r4, ip, ror #21 │ │ │ │ - rsbeq r9, r5, r6, lsr #7 │ │ │ │ - rsbeq r6, r4, lr, asr #21 │ │ │ │ - rsbeq r9, r5, r8, lsl #7 │ │ │ │ - strhteq r6, [r4], #-160 @ 0xffffff60 │ │ │ │ - rsbeq r9, r5, r4, asr r3 │ │ │ │ - rsbeq r6, r4, ip, ror sl │ │ │ │ + rsbeq r9, r5, sl, lsr #8 │ │ │ │ + rsbeq r6, r4, r2, asr fp │ │ │ │ + rsbeq r9, r5, r8, asr #7 │ │ │ │ + strdeq r6, [r4], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r9, r5, sl, lsr #7 │ │ │ │ + ldrdeq r6, [r4], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r9, r5, ip, lsl #7 │ │ │ │ + strhteq r6, [r4], #-164 @ 0xffffff5c │ │ │ │ + rsbeq r9, r5, r8, asr r3 │ │ │ │ + rsbeq r6, r4, r0, lsl #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r7, ror sl │ │ │ │ @ instruction: 0x46804b77 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -405924,42 +405924,42 @@ │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fe8dcffe │ │ │ │ @ instruction: 0xf672e760 │ │ │ │ svclt 0x0000e828 │ │ │ │ rsbeq pc, pc, r4, asr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r9, [r5], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq r9, r5, r0, asr #5 │ │ │ │ @ instruction: 0xfffffdd3 │ │ │ │ - ldrdeq r1, [r7], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r9, r5, r2, ror #6 │ │ │ │ + rsbeq r1, r7, r0, ror #29 │ │ │ │ + rsbeq r9, r5, r6, ror #6 │ │ │ │ ldrdeq r0, [r0], -sp │ │ │ │ - rsbeq r9, r5, sl, ror #4 │ │ │ │ - mlseq r4, r2, r9, r6 │ │ │ │ + rsbeq r9, r5, lr, ror #4 │ │ │ │ + mlseq r4, r6, r9, r6 │ │ │ │ rsbeq pc, pc, ip, lsr #10 │ │ │ │ - rsbeq r9, r5, r4, lsr r2 │ │ │ │ - rsbeq r6, r4, ip, asr r9 │ │ │ │ + rsbeq r9, r5, r8, lsr r2 │ │ │ │ + rsbeq r6, r4, r0, ror #18 │ │ │ │ @ instruction: 0xfffff853 │ │ │ │ - rsbeq r9, r5, ip, lsl r3 │ │ │ │ - rsbeq r9, r5, r2, ror #6 │ │ │ │ - rsbeq r9, r5, sl, ror #3 │ │ │ │ - rsbeq r6, r4, r2, lsl r9 │ │ │ │ - ldrdeq r9, [r5], #-16 @ │ │ │ │ - strdeq r6, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r9, r5, r0, lsr r3 │ │ │ │ - rsbeq r9, r5, r4, lsl #7 │ │ │ │ - strdeq r9, [r5], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r9, r5, lr, ror r3 │ │ │ │ - rsbeq r9, r5, r8, asr #7 │ │ │ │ - rsbeq r9, r5, r8, ror #2 │ │ │ │ - mlseq r4, r0, r8, r6 │ │ │ │ - rsbeq r9, r5, lr, asr #2 │ │ │ │ - rsbeq r6, r4, r6, ror r8 │ │ │ │ - rsbeq r9, r5, r0, lsr r1 │ │ │ │ - rsbeq r6, r4, r6, asr r8 │ │ │ │ + rsbeq r9, r5, r0, lsr #6 │ │ │ │ + rsbeq r9, r5, r6, ror #6 │ │ │ │ + rsbeq r9, r5, lr, ror #3 │ │ │ │ + rsbeq r6, r4, r6, lsl r9 │ │ │ │ + ldrdeq r9, [r5], #-20 @ 0xffffffec @ │ │ │ │ + strdeq r6, [r4], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r9, r5, r4, lsr r3 │ │ │ │ + rsbeq r9, r5, r8, lsl #7 │ │ │ │ + strdeq r9, [r5], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq r9, r5, r2, lsl #7 │ │ │ │ + rsbeq r9, r5, ip, asr #7 │ │ │ │ + rsbeq r9, r5, ip, ror #2 │ │ │ │ + mlseq r4, r4, r8, r6 │ │ │ │ + rsbeq r9, r5, r2, asr r1 │ │ │ │ + rsbeq r6, r4, sl, ror r8 │ │ │ │ + rsbeq r9, r5, r4, lsr r1 │ │ │ │ + rsbeq r6, r4, sl, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf68a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 6, pc, cr2, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -405969,16 +405969,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe2dd0ac │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6784478 │ │ │ │ blls 21e3d4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r9, r5, r4, ror r0 │ │ │ │ - mlseq r4, ip, r7, r6 │ │ │ │ + rsbeq r9, r5, r8, ror r0 │ │ │ │ + rsbeq r6, r4, r0, lsr #15 │ │ │ │ andeq r0, r0, r0 │ │ │ │ eorcc pc, r1, r0, asr r8 @ │ │ │ │ eoreq pc, r2, r0, asr r8 @ │ │ │ │ ldrbmi r1, [r0, -r0, asr #21]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf6900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -406014,15 +406014,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf671bd30 │ │ │ │ svclt 0x0000ef72 │ │ │ │ ldrdeq pc, [pc], #-38 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r5, r2, asr #4 │ │ │ │ + rsbeq r9, r5, r6, asr #4 │ │ │ │ mlseq pc, ip, r2, pc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 35ac60 >::_M_default_append(unsigned int)@@Base+0xd80cc> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq ff9ddae4 │ │ │ │ @ instruction: 0xf8df4688 │ │ │ │ @@ -406405,29 +406405,29 @@ │ │ │ │ @ instruction: 0x46394815 │ │ │ │ @ instruction: 0xf6774478 │ │ │ │ str pc, [r9, #-4057]! @ 0xfffff027 │ │ │ │ ... │ │ │ │ rsbeq pc, pc, lr, asr #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq pc, pc, r0, lsl r2 @ │ │ │ │ - rsbeq r9, r5, r6, lsl #1 │ │ │ │ - rsbeq r9, r5, lr, rrx │ │ │ │ - rsbeq r6, r4, r0, lsl #10 │ │ │ │ - rsbeq r9, r5, r6, lsr r0 │ │ │ │ - rsbeq r6, r4, r8, asr #9 │ │ │ │ - ldrdeq r8, [r5], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r6, r4, ip, ror #8 │ │ │ │ - rsbeq r8, r5, lr, lsl #31 │ │ │ │ - rsbeq r6, r4, r2, lsr #8 │ │ │ │ - rsbeq r8, r5, ip, lsr pc │ │ │ │ + rsbeq r9, r5, sl, lsl #1 │ │ │ │ + rsbeq r9, r5, r2, ror r0 │ │ │ │ + rsbeq r6, r4, r4, lsl #10 │ │ │ │ + rsbeq r9, r5, sl, lsr r0 │ │ │ │ + rsbeq r6, r4, ip, asr #9 │ │ │ │ + ldrdeq r8, [r5], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r6, r4, r0, ror r4 │ │ │ │ + mlseq r5, r2, pc, r8 @ │ │ │ │ + rsbeq r6, r4, r6, lsr #8 │ │ │ │ + rsbeq r8, r5, r0, asr #30 │ │ │ │ @ instruction: 0xfffffba3 │ │ │ │ - rsbeq r8, r5, r4, asr ip │ │ │ │ - rsbeq r6, r4, r8, ror #1 │ │ │ │ - rsbeq r8, r5, ip, lsr ip │ │ │ │ - ldrdeq r6, [r4], #-0 @ │ │ │ │ + rsbeq r8, r5, r8, asr ip │ │ │ │ + rsbeq r6, r4, ip, ror #1 │ │ │ │ + rsbeq r8, r5, r0, asr #24 │ │ │ │ + ldrdeq r6, [r4], #-4 @ │ │ │ │ blvc 1db43c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ cdp 1, 11, cr8, cr4, cr5, {4} │ │ │ │ vsqrt.f64 d20, d7 │ │ │ │ vpmin.u8 d15, d0, d0 │ │ │ │ ldc 1, cr8, [pc, #316] @ 19ff48 │ │ │ │ @ instruction: 0x46480bb8 │ │ │ │ @@ -406611,19 +406611,19 @@ │ │ │ │ stmdacs r1, {r4, r8, r9, fp, lr} │ │ │ │ blpl 8db750 │ │ │ │ andshi pc, r9, #64 @ 0x40 │ │ │ │ andcs r4, r1, #45088768 @ 0x2b00000 │ │ │ │ svclt 0x0000e6a4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - mlseq r5, r6, sl, r8 │ │ │ │ - mlseq r5, r0, r9, r8 │ │ │ │ - rsbeq r8, r5, ip, asr #18 │ │ │ │ - rsbeq r8, r5, sl, lsr r9 │ │ │ │ - rsbeq r5, r4, lr, asr #27 │ │ │ │ + mlseq r5, sl, sl, r8 │ │ │ │ + mlseq r5, r4, r9, r8 │ │ │ │ + rsbeq r8, r5, r0, asr r9 │ │ │ │ + rsbeq r8, r5, lr, lsr r9 │ │ │ │ + ldrdeq r5, [r4], #-210 @ 0xffffff2e @ │ │ │ │ blvc 139bbd0 │ │ │ │ blvc ff2dbbe0 │ │ │ │ blx 5dbcd8 │ │ │ │ strbmi sp, [r8], -r8, asr #9 │ │ │ │ bleq 1dbbf8 │ │ │ │ stc 3, cr9, [sp, #120] @ 0x78 │ │ │ │ vstr d5, [sp, #112] @ 0x70 │ │ │ │ @@ -406918,48 +406918,48 @@ │ │ │ │ @ instruction: 0xf677300c │ │ │ │ stmdami r7!, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ blx ff5ddf92 │ │ │ │ bllt ffc1e5b4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r8, r5, r8, lsl #17 │ │ │ │ - rsbeq r5, r4, sl, lsl sp │ │ │ │ - strhteq r8, [r5], #-122 @ 0xffffff86 │ │ │ │ - rsbeq r5, r4, lr, asr #24 │ │ │ │ - rsbeq r8, r5, r2, lsl #15 │ │ │ │ - rsbeq r5, r4, r6, lsl ip │ │ │ │ + rsbeq r8, r5, ip, lsl #17 │ │ │ │ + rsbeq r5, r4, lr, lsl sp │ │ │ │ + strhteq r8, [r5], #-126 @ 0xffffff82 │ │ │ │ + rsbeq r5, r4, r2, asr ip │ │ │ │ + rsbeq r8, r5, r6, lsl #15 │ │ │ │ + rsbeq r5, r4, sl, lsl ip │ │ │ │ @ instruction: 0xfffff46d │ │ │ │ - rsbeq r8, r5, sl, lsr #14 │ │ │ │ - strhteq r5, [r4], #-190 @ 0xffffff42 │ │ │ │ - rsbeq r8, r5, ip, ror #13 │ │ │ │ - rsbeq r5, r4, r0, lsl #23 │ │ │ │ - ldrdeq r8, [r5], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r5, r4, r6, ror #22 │ │ │ │ - rsbeq r8, r5, r8, lsr #13 │ │ │ │ - rsbeq r5, r4, ip, lsr fp │ │ │ │ - rsbeq r8, r5, r6, ror r6 │ │ │ │ - rsbeq r5, r4, sl, lsl #22 │ │ │ │ - rsbeq r8, r5, r0, ror #11 │ │ │ │ - rsbeq r5, r4, r4, ror sl │ │ │ │ - rsbeq r8, r5, sl, lsl r6 │ │ │ │ - rsbeq r8, r5, r2, ror r5 │ │ │ │ - rsbeq r8, r5, r8, lsl #10 │ │ │ │ - mlseq r4, ip, r9, r5 │ │ │ │ - rsbeq r8, r5, sl, ror #9 │ │ │ │ - rsbeq r5, r4, lr, ror r9 │ │ │ │ - rsbeq r8, r5, lr, asr #9 │ │ │ │ - rsbeq r5, r4, r2, ror #18 │ │ │ │ - strhteq r8, [r5], #-66 @ 0xffffffbe │ │ │ │ - rsbeq r5, r4, r6, asr #18 │ │ │ │ - mlseq r5, r2, r4, r8 │ │ │ │ - rsbeq r5, r4, r6, lsr #18 │ │ │ │ - rsbeq r8, r5, ip, lsl #9 │ │ │ │ - rsbeq r8, r5, sl, lsr #8 │ │ │ │ - strhteq r5, [r4], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r8, r5, lr, lsr #14 │ │ │ │ + rsbeq r5, r4, r2, asr #23 │ │ │ │ + strdeq r8, [r5], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r5, r4, r4, lsl #23 │ │ │ │ + ldrdeq r8, [r5], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r5, r4, sl, ror #22 │ │ │ │ + rsbeq r8, r5, ip, lsr #13 │ │ │ │ + rsbeq r5, r4, r0, asr #22 │ │ │ │ + rsbeq r8, r5, sl, ror r6 │ │ │ │ + rsbeq r5, r4, lr, lsl #22 │ │ │ │ + rsbeq r8, r5, r4, ror #11 │ │ │ │ + rsbeq r5, r4, r8, ror sl │ │ │ │ + rsbeq r8, r5, lr, lsl r6 │ │ │ │ + rsbeq r8, r5, r6, ror r5 │ │ │ │ + rsbeq r8, r5, ip, lsl #10 │ │ │ │ + rsbeq r5, r4, r0, lsr #19 │ │ │ │ + rsbeq r8, r5, lr, ror #9 │ │ │ │ + rsbeq r5, r4, r2, lsl #19 │ │ │ │ + ldrdeq r8, [r5], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r5, r4, r6, ror #18 │ │ │ │ + strhteq r8, [r5], #-70 @ 0xffffffba │ │ │ │ + rsbeq r5, r4, sl, asr #18 │ │ │ │ + mlseq r5, r6, r4, r8 │ │ │ │ + rsbeq r5, r4, sl, lsr #18 │ │ │ │ + mlseq r5, r0, r4, r8 │ │ │ │ + rsbeq r8, r5, lr, lsr #8 │ │ │ │ + rsbeq r5, r4, r2, asr #17 │ │ │ │ @ instruction: 0xf8df4607 │ │ │ │ vst3.8 {d16,d18,d20}, [pc :128], r4 │ │ │ │ ldrbtmi r7, [r8], #-454 @ 0xfffffe3a │ │ │ │ @ instruction: 0xf677300c │ │ │ │ @ instruction: 0xf8dffabb │ │ │ │ @ instruction: 0x46390518 │ │ │ │ @ instruction: 0xf6774478 │ │ │ │ @@ -407282,68 +407282,68 @@ │ │ │ │ ldmdami fp!, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf8f8f677 │ │ │ │ mcrlt 7, 2, pc, cr8, cr14, {7} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - rsbeq r8, r5, r6, ror r3 │ │ │ │ - rsbeq r5, r4, r8, lsl #16 │ │ │ │ - rsbeq r8, r5, r6, asr r3 │ │ │ │ - rsbeq r5, r4, r6, ror #15 │ │ │ │ - rsbeq r8, r5, lr, lsr #6 │ │ │ │ - rsbeq r5, r4, r0, asr #15 │ │ │ │ - rsbeq r8, r5, r0, lsl r3 │ │ │ │ - rsbeq r5, r4, r0, lsr #15 │ │ │ │ - rsbeq r8, r5, ip, ror #5 │ │ │ │ - rsbeq r5, r4, ip, ror r7 │ │ │ │ - rsbeq r8, r5, lr, asr #5 │ │ │ │ - rsbeq r5, r4, lr, asr r7 │ │ │ │ - rsbeq r8, r5, lr, lsr #5 │ │ │ │ - rsbeq r5, r4, r0, asr #14 │ │ │ │ - rsbeq r8, r5, ip, lsl #5 │ │ │ │ - rsbeq r5, r4, lr, lsl r7 │ │ │ │ - rsbeq r8, r5, sl, asr r2 │ │ │ │ - rsbeq r5, r4, ip, ror #13 │ │ │ │ - rsbeq r8, r5, sl, lsr r2 │ │ │ │ - rsbeq r5, r4, ip, asr #13 │ │ │ │ - rsbeq r8, r5, ip, ror #3 │ │ │ │ - rsbeq r5, r4, r0, lsl #13 │ │ │ │ - strhteq r8, [r5], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq r5, r4, ip, asr #12 │ │ │ │ - rsbeq r8, r5, lr, lsl #3 │ │ │ │ - rsbeq r8, r5, lr, lsr #2 │ │ │ │ - rsbeq r5, r4, r2, asr #11 │ │ │ │ - strdeq r8, [r5], #-8 @ │ │ │ │ - rsbeq r5, r4, ip, lsl #11 │ │ │ │ - ldrdeq r8, [r5], #-14 @ │ │ │ │ - rsbeq r5, r4, r0, ror r5 │ │ │ │ - rsbeq r8, r5, r8, lsl #1 │ │ │ │ - rsbeq r8, r5, r8, lsl #1 │ │ │ │ - rsbeq r5, r4, ip, lsl r5 │ │ │ │ - rsbeq r8, r5, ip, asr r0 │ │ │ │ - strdeq r5, [r4], #-64 @ 0xffffffc0 @ │ │ │ │ - strdeq r8, [r5], #-14 @ │ │ │ │ - rsbeq r0, r4, r4, asr #31 │ │ │ │ - rsbeq r7, r5, r4, asr #31 │ │ │ │ - rsbeq r5, r4, r8, asr r4 │ │ │ │ - rsbeq r7, r5, r6, lsr #31 │ │ │ │ - rsbeq r5, r4, r8, lsr r4 │ │ │ │ - rsbeq r7, r5, r2, lsr pc │ │ │ │ - rsbeq r5, r4, r6, asr #7 │ │ │ │ - rsbeq r7, r5, r6, lsl pc │ │ │ │ - rsbeq r5, r4, sl, lsr #7 │ │ │ │ - rsbeq r7, r5, sl, ror #29 │ │ │ │ - rsbeq r5, r4, lr, ror r3 │ │ │ │ - rsbeq r7, r5, lr, asr #29 │ │ │ │ - rsbeq r5, r4, r2, ror #6 │ │ │ │ - mlseq r5, r6, lr, r7 │ │ │ │ - rsbeq r5, r4, sl, lsr #6 │ │ │ │ - rsbeq r7, r5, sl, ror lr │ │ │ │ - rsbeq r5, r4, lr, lsl #6 │ │ │ │ + rsbeq r8, r5, sl, ror r3 │ │ │ │ + rsbeq r5, r4, ip, lsl #16 │ │ │ │ + rsbeq r8, r5, sl, asr r3 │ │ │ │ + rsbeq r5, r4, sl, ror #15 │ │ │ │ + rsbeq r8, r5, r2, lsr r3 │ │ │ │ + rsbeq r5, r4, r4, asr #15 │ │ │ │ + rsbeq r8, r5, r4, lsl r3 │ │ │ │ + rsbeq r5, r4, r4, lsr #15 │ │ │ │ + strdeq r8, [r5], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r5, r4, r0, lsl #15 │ │ │ │ + ldrdeq r8, [r5], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r5, r4, r2, ror #14 │ │ │ │ + strhteq r8, [r5], #-34 @ 0xffffffde │ │ │ │ + rsbeq r5, r4, r4, asr #14 │ │ │ │ + mlseq r5, r0, r2, r8 │ │ │ │ + rsbeq r5, r4, r2, lsr #14 │ │ │ │ + rsbeq r8, r5, lr, asr r2 │ │ │ │ + strdeq r5, [r4], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r8, r5, lr, lsr r2 │ │ │ │ + ldrdeq r5, [r4], #-96 @ 0xffffffa0 @ │ │ │ │ + strdeq r8, [r5], #-16 @ │ │ │ │ + rsbeq r5, r4, r4, lsl #13 │ │ │ │ + strhteq r8, [r5], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq r5, r4, r0, asr r6 │ │ │ │ + mlseq r5, r2, r1, r8 │ │ │ │ + rsbeq r8, r5, r2, lsr r1 │ │ │ │ + rsbeq r5, r4, r6, asr #11 │ │ │ │ + strdeq r8, [r5], #-12 @ │ │ │ │ + mlseq r4, r0, r5, r5 │ │ │ │ + rsbeq r8, r5, r2, ror #1 │ │ │ │ + rsbeq r5, r4, r4, ror r5 │ │ │ │ + rsbeq r8, r5, ip, lsl #1 │ │ │ │ + rsbeq r8, r5, ip, lsl #1 │ │ │ │ + rsbeq r5, r4, r0, lsr #10 │ │ │ │ + rsbeq r8, r5, r0, rrx │ │ │ │ + strdeq r5, [r4], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r8, r5, r2, lsl #2 │ │ │ │ + rsbeq r0, r4, r8, asr #31 │ │ │ │ + rsbeq r7, r5, r8, asr #31 │ │ │ │ + rsbeq r5, r4, ip, asr r4 │ │ │ │ + rsbeq r7, r5, sl, lsr #31 │ │ │ │ + rsbeq r5, r4, ip, lsr r4 │ │ │ │ + rsbeq r7, r5, r6, lsr pc │ │ │ │ + rsbeq r5, r4, sl, asr #7 │ │ │ │ + rsbeq r7, r5, sl, lsl pc │ │ │ │ + rsbeq r5, r4, lr, lsr #7 │ │ │ │ + rsbeq r7, r5, lr, ror #29 │ │ │ │ + rsbeq r5, r4, r2, lsl #7 │ │ │ │ + ldrdeq r7, [r5], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r5, r4, r6, ror #6 │ │ │ │ + mlseq r5, sl, lr, r7 │ │ │ │ + rsbeq r5, r4, lr, lsr #6 │ │ │ │ + rsbeq r7, r5, lr, ror lr │ │ │ │ + rsbeq r5, r4, r2, lsl r3 │ │ │ │ @ instruction: 0x1614f8df │ │ │ │ @ instruction: 0xf8d92200 │ │ │ │ ldrbtmi r0, [r9], #-0 │ │ │ │ @ instruction: 0xff04f389 │ │ │ │ stmdacs r1, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8dfd064 │ │ │ │ vst1.8 {d16-d18}, [pc], r4 │ │ │ │ @@ -407726,70 +407726,70 @@ │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r0], {118} @ 0x76 │ │ │ │ @ instruction: 0x4639483a │ │ │ │ @ instruction: 0xf6764478 │ │ │ │ @ instruction: 0xf7fefd7b │ │ │ │ svclt 0x0000bacb │ │ │ │ - rsbeq r0, r4, sl, lsr sp │ │ │ │ - rsbeq r7, r5, r2, ror #26 │ │ │ │ - strdeq r5, [r4], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r7, r5, r0, lsl sp │ │ │ │ - rsbeq r5, r4, r2, lsr #3 │ │ │ │ - rsbeq r7, r5, lr, ror #25 │ │ │ │ - rsbeq r5, r4, r0, lsl #3 │ │ │ │ - ldrdeq r7, [r5], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r7, r5, lr, ror #26 │ │ │ │ - rsbeq r7, r5, r2, lsl #25 │ │ │ │ - rsbeq r5, r4, r4, lsl r1 │ │ │ │ - rsbeq r7, r5, r0, ror #24 │ │ │ │ - strdeq r5, [r4], #-2 @ │ │ │ │ - rsbeq r7, r5, r2, lsr #24 │ │ │ │ - strhteq r5, [r4], #-4 │ │ │ │ - strdeq r7, [r5], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r5, r4, r4, lsl #1 │ │ │ │ - mlseq r5, sl, pc, r5 @ │ │ │ │ - strhteq r7, [r5], #-186 @ 0xffffff46 │ │ │ │ - rsbeq r5, r4, ip, asr #32 │ │ │ │ - rsbeq r1, r4, r6, ror lr │ │ │ │ - rsbeq r7, r5, r2, lsl #23 │ │ │ │ - rsbeq r5, r4, r4, lsl r0 │ │ │ │ - rsbeq r7, r5, r0, asr ip │ │ │ │ - rsbeq r7, r5, ip, asr #22 │ │ │ │ - ldrdeq r4, [r4], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r7, r5, ip, lsl fp │ │ │ │ - rsbeq r4, r4, lr, lsr #31 │ │ │ │ - rsbeq r7, r5, ip, ror #21 │ │ │ │ - rsbeq r4, r4, r0, lsl #31 │ │ │ │ - strhteq r7, [r5], #-174 @ 0xffffff52 │ │ │ │ - rsbeq r4, r4, r2, asr pc │ │ │ │ - rsbeq sp, r3, r6, lsr #32 │ │ │ │ - strhteq r5, [r4], #-12 │ │ │ │ - strdeq r7, [r5], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r4, r4, r6, lsl #29 │ │ │ │ - mlseq r5, sl, r9, r7 │ │ │ │ - rsbeq r4, r4, lr, lsr #28 │ │ │ │ - rsbeq r7, r5, r8, lsl r9 │ │ │ │ - rsbeq r7, r5, sl, lsr #18 │ │ │ │ - strhteq r4, [r4], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r7, r5, lr, lsl #18 │ │ │ │ - rsbeq r4, r4, r2, lsr #27 │ │ │ │ - strdeq r7, [r5], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r4, r4, r6, lsl #27 │ │ │ │ - mlseq r5, r4, r8, r7 │ │ │ │ - rsbeq r4, r4, r8, lsr #26 │ │ │ │ - rsbeq r7, r5, sl, lsl #17 │ │ │ │ - rsbeq r7, r5, lr, lsr #16 │ │ │ │ - rsbeq r4, r4, r2, asr #25 │ │ │ │ - rsbeq r7, r5, r0, ror #15 │ │ │ │ - rsbeq r4, r4, r4, ror ip │ │ │ │ - rsbeq r7, r5, ip, lsr #15 │ │ │ │ - rsbeq r4, r4, r0, asr #24 │ │ │ │ - rsbeq r7, r5, r0, lsl #15 │ │ │ │ - rsbeq r4, r4, r4, lsl ip │ │ │ │ + rsbeq r0, r4, lr, lsr sp │ │ │ │ + rsbeq r7, r5, r6, ror #26 │ │ │ │ + strdeq r5, [r4], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r7, r5, r4, lsl sp │ │ │ │ + rsbeq r5, r4, r6, lsr #3 │ │ │ │ + strdeq r7, [r5], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r5, r4, r4, lsl #3 │ │ │ │ + ldrdeq r7, [r5], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r7, r5, r2, ror sp │ │ │ │ + rsbeq r7, r5, r6, lsl #25 │ │ │ │ + rsbeq r5, r4, r8, lsl r1 │ │ │ │ + rsbeq r7, r5, r4, ror #24 │ │ │ │ + strdeq r5, [r4], #-6 @ │ │ │ │ + rsbeq r7, r5, r6, lsr #24 │ │ │ │ + strhteq r5, [r4], #-8 │ │ │ │ + strdeq r7, [r5], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r5, r4, r8, lsl #1 │ │ │ │ + mlseq r5, lr, pc, r5 @ │ │ │ │ + strhteq r7, [r5], #-190 @ 0xffffff42 │ │ │ │ + rsbeq r5, r4, r0, asr r0 │ │ │ │ + rsbeq r1, r4, sl, ror lr │ │ │ │ + rsbeq r7, r5, r6, lsl #23 │ │ │ │ + rsbeq r5, r4, r8, lsl r0 │ │ │ │ + rsbeq r7, r5, r4, asr ip │ │ │ │ + rsbeq r7, r5, r0, asr fp │ │ │ │ + rsbeq r4, r4, r2, ror #31 │ │ │ │ + rsbeq r7, r5, r0, lsr #22 │ │ │ │ + strhteq r4, [r4], #-242 @ 0xffffff0e │ │ │ │ + strdeq r7, [r5], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r4, r4, r4, lsl #31 │ │ │ │ + rsbeq r7, r5, r2, asr #21 │ │ │ │ + rsbeq r4, r4, r6, asr pc │ │ │ │ + rsbeq sp, r3, sl, lsr #32 │ │ │ │ + rsbeq r5, r4, r0, asr #1 │ │ │ │ + strdeq r7, [r5], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r4, r4, sl, lsl #29 │ │ │ │ + mlseq r5, lr, r9, r7 │ │ │ │ + rsbeq r4, r4, r2, lsr lr │ │ │ │ + rsbeq r7, r5, ip, lsl r9 │ │ │ │ + rsbeq r7, r5, lr, lsr #18 │ │ │ │ + rsbeq r4, r4, r2, asr #27 │ │ │ │ + rsbeq r7, r5, r2, lsl r9 │ │ │ │ + rsbeq r4, r4, r6, lsr #27 │ │ │ │ + strdeq r7, [r5], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r4, r4, sl, lsl #27 │ │ │ │ + mlseq r5, r8, r8, r7 │ │ │ │ + rsbeq r4, r4, ip, lsr #26 │ │ │ │ + rsbeq r7, r5, lr, lsl #17 │ │ │ │ + rsbeq r7, r5, r2, lsr r8 │ │ │ │ + rsbeq r4, r4, r6, asr #25 │ │ │ │ + rsbeq r7, r5, r4, ror #15 │ │ │ │ + rsbeq r4, r4, r8, ror ip │ │ │ │ + strhteq r7, [r5], #-112 @ 0xffffff90 │ │ │ │ + rsbeq r4, r4, r4, asr #24 │ │ │ │ + rsbeq r7, r5, r4, lsl #15 │ │ │ │ + rsbeq r4, r4, r8, lsl ip │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strtcs pc, [r4], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r7], -r4, lsr #9 │ │ │ │ @@ -408085,76 +408085,76 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ strhteq sp, [pc], #-96 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r5, r6, lsr #12 │ │ │ │ + rsbeq r7, r5, sl, lsr #12 │ │ │ │ @ instruction: 0xffffe40b │ │ │ │ - rsbeq r7, r5, r8, lsl r7 │ │ │ │ - rsbeq r6, r4, r2, asr #17 │ │ │ │ + rsbeq r7, r5, ip, lsl r7 │ │ │ │ + rsbeq r6, r4, r6, asr #17 │ │ │ │ andeq r0, r0, r3, lsr #10 │ │ │ │ - rsbeq r7, r5, r2, ror #11 │ │ │ │ - rsbeq r4, r4, r4, ror sl │ │ │ │ + rsbeq r7, r5, r6, ror #11 │ │ │ │ + rsbeq r4, r4, r8, ror sl │ │ │ │ rsbeq sp, pc, ip, lsl #12 │ │ │ │ - rsbeq r7, r5, r6, lsr #11 │ │ │ │ - rsbeq r4, r4, sl, lsr sl │ │ │ │ + rsbeq r7, r5, sl, lsr #11 │ │ │ │ + rsbeq r4, r4, lr, lsr sl │ │ │ │ @ instruction: 0xffffe2e1 │ │ │ │ @ instruction: 0xffffe2a3 │ │ │ │ - rsbeq r7, r5, r8, ror #10 │ │ │ │ - strdeq r4, [r4], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r7, r5, lr, asr #10 │ │ │ │ - rsbeq r4, r4, r2, ror #19 │ │ │ │ - rsbeq r7, r5, r0, lsl #13 │ │ │ │ - strhteq r7, [r5], #-106 @ 0xffffff96 │ │ │ │ - strhteq r7, [r5], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r7, r5, ip, ror #13 │ │ │ │ - rsbeq r7, r5, r0, ror #9 │ │ │ │ - rsbeq r4, r4, r4, ror r9 │ │ │ │ - rsbeq r7, r5, r6, asr #9 │ │ │ │ - rsbeq r4, r4, sl, asr r9 │ │ │ │ - rsbeq r7, r5, ip, lsr #13 │ │ │ │ - ldrdeq r7, [r5], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r7, r5, r0, ror r4 │ │ │ │ - rsbeq r4, r4, r4, lsl #18 │ │ │ │ - rsbeq r7, r5, r6, lsr #13 │ │ │ │ - ldrdeq r7, [r5], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r7, r5, r8, lsl r4 │ │ │ │ - rsbeq r4, r4, ip, lsr #17 │ │ │ │ - strdeq r7, [r5], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r4, r4, ip, lsl #17 │ │ │ │ - strhteq r7, [r5], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r7, r5, ip, ror r6 │ │ │ │ - rsbeq r7, r5, r8, lsr #7 │ │ │ │ - rsbeq r4, r4, ip, lsr r8 │ │ │ │ - mlseq r5, sl, r6, r7 │ │ │ │ + rsbeq r7, r5, ip, ror #10 │ │ │ │ + rsbeq r4, r4, r0, lsl #20 │ │ │ │ + rsbeq r7, r5, r2, asr r5 │ │ │ │ + rsbeq r4, r4, r6, ror #19 │ │ │ │ + rsbeq r7, r5, r4, lsl #13 │ │ │ │ + strhteq r7, [r5], #-110 @ 0xffffff92 │ │ │ │ + strhteq r7, [r5], #-110 @ 0xffffff92 │ │ │ │ strdeq r7, [r5], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r7, r5, r2, ror #6 │ │ │ │ - strdeq r4, [r4], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r7, r5, r8, asr #13 │ │ │ │ + rsbeq r7, r5, r4, ror #9 │ │ │ │ + rsbeq r4, r4, r8, ror r9 │ │ │ │ + rsbeq r7, r5, sl, asr #9 │ │ │ │ + rsbeq r4, r4, lr, asr r9 │ │ │ │ + strhteq r7, [r5], #-96 @ 0xffffffa0 │ │ │ │ + ldrdeq r7, [r5], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r7, r5, r4, ror r4 │ │ │ │ + rsbeq r4, r4, r8, lsl #18 │ │ │ │ + rsbeq r7, r5, sl, lsr #13 │ │ │ │ + ldrdeq r7, [r5], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r7, r5, ip, lsl r4 │ │ │ │ + strhteq r4, [r4], #-128 @ 0xffffff80 │ │ │ │ + strdeq r7, [r5], #-62 @ 0xffffffc2 @ │ │ │ │ + mlseq r4, r0, r8, r4 │ │ │ │ + strhteq r7, [r5], #-110 @ 0xffffff92 │ │ │ │ + rsbeq r7, r5, r0, lsl #13 │ │ │ │ + rsbeq r7, r5, ip, lsr #7 │ │ │ │ + rsbeq r4, r4, r0, asr #16 │ │ │ │ + mlseq r5, lr, r6, r7 │ │ │ │ + strdeq r7, [r5], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r7, r5, r6, ror #6 │ │ │ │ + strdeq r4, [r4], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r7, r5, ip, asr #13 │ │ │ │ + rsbeq r7, r5, lr, lsl #14 │ │ │ │ + rsbeq r7, r5, r2, lsr #6 │ │ │ │ + strhteq r4, [r4], #-118 @ 0xffffff8a │ │ │ │ + rsbeq r7, r5, r0, lsr r7 │ │ │ │ + rsbeq r7, r5, r4, ror #13 │ │ │ │ + ldrdeq r7, [r5], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r4, r4, lr, ror #14 │ │ │ │ rsbeq r7, r5, sl, lsl #14 │ │ │ │ - rsbeq r7, r5, lr, lsl r3 │ │ │ │ - strhteq r4, [r4], #-114 @ 0xffffff8e │ │ │ │ - rsbeq r7, r5, ip, lsr #14 │ │ │ │ - rsbeq r7, r5, r0, ror #13 │ │ │ │ - ldrdeq r7, [r5], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r4, r4, sl, ror #14 │ │ │ │ - rsbeq r7, r5, r6, lsl #14 │ │ │ │ - rsbeq r7, r5, r0, asr r7 │ │ │ │ - mlseq r5, r8, r2, r7 │ │ │ │ - rsbeq r4, r4, ip, lsr #14 │ │ │ │ - rsbeq r7, r5, r6, lsr r7 │ │ │ │ - mlseq r5, r0, r7, r7 │ │ │ │ - rsbeq r7, r5, lr, asr r2 │ │ │ │ - strdeq r4, [r4], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r7, r5, r0, ror r7 │ │ │ │ - rsbeq r7, r5, r0, lsr #15 │ │ │ │ - rsbeq r7, r5, r4, lsl r2 │ │ │ │ - rsbeq r4, r4, r8, lsr #13 │ │ │ │ + rsbeq r7, r5, r4, asr r7 │ │ │ │ + mlseq r5, ip, r2, r7 │ │ │ │ + rsbeq r4, r4, r0, lsr r7 │ │ │ │ + rsbeq r7, r5, sl, lsr r7 │ │ │ │ + mlseq r5, r4, r7, r7 │ │ │ │ + rsbeq r7, r5, r2, ror #4 │ │ │ │ + strdeq r4, [r4], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r7, r5, r4, ror r7 │ │ │ │ + rsbeq r7, r5, r4, lsr #15 │ │ │ │ + rsbeq r7, r5, r8, lsl r2 │ │ │ │ + rsbeq r4, r4, ip, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf8b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -408164,16 +408164,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf954f676 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6764478 │ │ │ │ blls 220174 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r7, r5, r8, lsr #1 │ │ │ │ - rsbeq r4, r4, ip, lsr r5 │ │ │ │ + rsbeq r7, r5, ip, lsr #1 │ │ │ │ + rsbeq r4, r4, r0, asr #10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2dce0c >::_M_default_append(unsigned int)@@Base+0x5a278> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sp], -r2, lsl #1 │ │ │ │ @@ -408321,16 +408321,16 @@ │ │ │ │ blx 5dd760 │ │ │ │ strcs fp, [r1], #-4044 @ 0xfffff034 │ │ │ │ str r2, [sp, -r0, lsl #8] │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - rsbeq r7, r5, sl, asr #9 │ │ │ │ - rsbeq r7, r5, r0, ror #9 │ │ │ │ + rsbeq r7, r5, lr, asr #9 │ │ │ │ + rsbeq r7, r5, r4, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf8dc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ mcrr2 2, 8, pc, lr, cr0 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -408342,16 +408342,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf675300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8aaf676 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r7, r5, r2, ror r3 │ │ │ │ - rsbeq r4, r4, r2, ror r2 │ │ │ │ + rsbeq r7, r5, r6, ror r3 │ │ │ │ + rsbeq r4, r4, r6, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf8e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vaddw.s8 , q0, d1 │ │ │ │ bls 220cb8 │ │ │ │ @@ -408364,16 +408364,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf675300c │ │ │ │ stmdami r5, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf87ef676 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r7, r5, sl, lsl r3 │ │ │ │ - rsbeq r4, r4, sl, lsl r2 │ │ │ │ + rsbeq r7, r5, lr, lsl r3 │ │ │ │ + rsbeq r4, r4, lr, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf8e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 725bf8 │ │ │ │ blmi 74de90 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -408394,15 +408394,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ ldcl 6, cr15, [r0], {111} @ 0x6f │ │ │ │ mlseq pc, r2, sp, ip @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r5, r0, lsl #6 │ │ │ │ + rsbeq r7, r5, r4, lsl #6 │ │ │ │ rsbeq ip, pc, sl, asr sp @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf8ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ ldrmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -408429,16 +408429,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf802f676 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq r7, r5, r2, lsr #4 │ │ │ │ - rsbeq r4, r4, r2, lsr #2 │ │ │ │ + rsbeq r7, r5, r6, lsr #4 │ │ │ │ + rsbeq r4, r4, r6, lsr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf8f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2a5c5c │ │ │ │ blmi fe2cdfb4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -408568,38 +408568,38 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq ip, pc, lr, lsl #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r5, r6, lsl #4 │ │ │ │ + rsbeq r7, r5, sl, lsl #4 │ │ │ │ @ instruction: 0xffffff2f │ │ │ │ - rsbeq r7, r5, r4, asr #4 │ │ │ │ - strdeq r7, [r5], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r7, r5, r8, asr #4 │ │ │ │ + strdeq r7, [r5], #-22 @ 0xffffffea @ │ │ │ │ strdeq r0, [r0], -fp │ │ │ │ - rsbeq r7, r5, r8, asr r1 │ │ │ │ - rsbeq r4, r4, r8, asr r0 │ │ │ │ + rsbeq r7, r5, ip, asr r1 │ │ │ │ + rsbeq r4, r4, ip, asr r0 │ │ │ │ strdeq ip, [pc], #-178 @ │ │ │ │ - rsbeq r7, r5, r4, lsr #2 │ │ │ │ - rsbeq r4, r4, r4, lsr #32 │ │ │ │ + rsbeq r7, r5, r8, lsr #2 │ │ │ │ + rsbeq r4, r4, r8, lsr #32 │ │ │ │ @ instruction: 0xfffffe0f │ │ │ │ @ instruction: 0xfffffda5 │ │ │ │ - rsbeq r7, r5, r6, ror #1 │ │ │ │ - rsbeq r3, r4, r6, ror #31 │ │ │ │ - rsbeq r7, r5, ip, asr #1 │ │ │ │ - rsbeq r3, r4, ip, asr #31 │ │ │ │ + rsbeq r7, r5, sl, ror #1 │ │ │ │ + rsbeq r3, r4, sl, ror #31 │ │ │ │ + ldrdeq r7, [r5], #-0 @ │ │ │ │ + ldrdeq r3, [r4], #-240 @ 0xffffff10 @ │ │ │ │ @ instruction: 0xfffffd0b │ │ │ │ @ instruction: 0xfffffa7d │ │ │ │ - rsbeq r7, r5, r0, asr r0 │ │ │ │ - rsbeq r3, r4, r0, asr pc │ │ │ │ - rsbeq r7, r5, r6, lsr r0 │ │ │ │ - rsbeq r3, r4, r6, lsr pc │ │ │ │ - rsbeq r7, r5, r8, lsl r0 │ │ │ │ - rsbeq r3, r4, r6, lsl pc │ │ │ │ + rsbeq r7, r5, r4, asr r0 │ │ │ │ + rsbeq r3, r4, r4, asr pc │ │ │ │ + rsbeq r7, r5, sl, lsr r0 │ │ │ │ + rsbeq r3, r4, sl, lsr pc │ │ │ │ + rsbeq r7, r5, ip, lsl r0 │ │ │ │ + rsbeq r3, r4, sl, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf91fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -408608,16 +408608,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf675300c │ │ │ │ stmdami r5, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mrc2 6, 4, pc, cr4, cr5, {3} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r6, r5, r6, asr #30 │ │ │ │ - rsbeq r3, r4, r6, asr #28 │ │ │ │ + rsbeq r6, r5, sl, asr #30 │ │ │ │ + rsbeq r3, r4, sl, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf9244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 765fcc │ │ │ │ blmi 78e264 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -408639,15 +408639,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf66fbd30 │ │ │ │ svclt 0x0000eae6 │ │ │ │ strhteq ip, [pc], #-158 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r5, lr, pc, r6 @ │ │ │ │ + rsbeq r6, r5, r2, lsr #31 │ │ │ │ rsbeq ip, pc, r4, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf92c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ @ instruction: 0xffb0f39d │ │ │ │ @@ -408668,16 +408668,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf675300c │ │ │ │ stmdami r5, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mrc2 6, 0, pc, cr12, cr5, {3} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r6, r5, sl, lsr #30 │ │ │ │ - rsbeq r3, r4, r6, asr sp │ │ │ │ + rsbeq r6, r5, lr, lsr #30 │ │ │ │ + rsbeq r3, r4, sl, asr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4dd5ec │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ ldceq 8, cr15, [r0], {76} @ 0x4c │ │ │ │ bmi ffb7399c │ │ │ │ @@ -408909,21 +408909,21 @@ │ │ │ │ mcrr2 6, 7, pc, r2, cr5 @ │ │ │ │ rsb r9, sl, r2, lsl #20 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ ... │ │ │ │ rsbeq ip, pc, r4, asr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r5, r4, ror #28 │ │ │ │ - rsbeq r6, r5, r0, ror #26 │ │ │ │ - rsbeq r6, r5, r4, asr sp │ │ │ │ - strdeq r6, [r5], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r3, r4, r8, lsr #20 │ │ │ │ - rsbeq r6, r5, r6, ror fp │ │ │ │ - rsbeq r3, r4, r2, lsr #19 │ │ │ │ + rsbeq r6, r5, r8, ror #28 │ │ │ │ + rsbeq r6, r5, r4, ror #26 │ │ │ │ + rsbeq r6, r5, r8, asr sp │ │ │ │ + rsbeq r6, r5, r0, lsl #24 │ │ │ │ + rsbeq r3, r4, ip, lsr #20 │ │ │ │ + rsbeq r6, r5, sl, ror fp │ │ │ │ + rsbeq r3, r4, r6, lsr #19 │ │ │ │ mrc 6, 5, r4, cr0, cr0, {1} │ │ │ │ @ instruction: 0xf38adb49 │ │ │ │ ldmdavs r3!, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf5032801 │ │ │ │ ldc 3, cr6, [r3, #696] @ 0x2b8 │ │ │ │ tstle r3, r0, lsl #22 │ │ │ │ blle 13ddfe8 │ │ │ │ @@ -409136,53 +409136,53 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b8f675 │ │ │ │ stmdbls r2, {r1, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf6754478 │ │ │ │ bls 26123c │ │ │ │ @ instruction: 0xf66ee69b │ │ │ │ svclt 0x0000eefe │ │ │ │ - rsbeq r4, r7, ip, lsl #25 │ │ │ │ - rsbeq r6, r5, r6, asr #21 │ │ │ │ - strdeq r3, [r4], #-130 @ 0xffffff7e @ │ │ │ │ + mlseq r7, r0, ip, r4 │ │ │ │ + rsbeq r6, r5, sl, asr #21 │ │ │ │ + strdeq r3, [r4], #-134 @ 0xffffff7a @ │ │ │ │ rsbeq ip, pc, ip, asr r4 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r6, [r5], #-150 @ 0xffffff6a │ │ │ │ - rsbeq r3, r4, r2, ror #15 │ │ │ │ - mlseq r5, r8, r9, r6 │ │ │ │ - rsbeq r3, r4, r4, asr #15 │ │ │ │ - rsbeq r6, r5, sl, ror r9 │ │ │ │ - rsbeq r3, r4, r6, lsr #15 │ │ │ │ - rsbeq r6, r5, lr, asr r9 │ │ │ │ - rsbeq r3, r4, sl, lsl #15 │ │ │ │ - rsbeq r6, r5, r0, asr #18 │ │ │ │ - rsbeq r3, r4, ip, ror #14 │ │ │ │ - rsbeq r6, r5, r2, lsr #18 │ │ │ │ - rsbeq r3, r4, lr, asr #14 │ │ │ │ - rsbeq r6, r5, r4, lsl #18 │ │ │ │ - rsbeq r3, r4, r0, lsr r7 │ │ │ │ - rsbeq r6, r5, r6, ror #17 │ │ │ │ - rsbeq r3, r4, r2, lsl r7 │ │ │ │ - rsbeq r6, r5, r8, asr #17 │ │ │ │ - strdeq r3, [r4], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r6, r5, sl, lsr #17 │ │ │ │ - ldrdeq r3, [r4], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r6, r5, ip, lsl #17 │ │ │ │ - strhteq r3, [r4], #-104 @ 0xffffff98 │ │ │ │ - rsbeq r6, r5, lr, ror #16 │ │ │ │ - mlseq r4, sl, r6, r3 │ │ │ │ - rsbeq r6, r5, r0, asr r8 │ │ │ │ - rsbeq r3, r4, ip, ror r6 │ │ │ │ - rsbeq r6, r5, r2, lsr r8 │ │ │ │ - rsbeq r3, r4, lr, asr r6 │ │ │ │ - rsbeq r6, r5, r4, lsl r8 │ │ │ │ - rsbeq r3, r4, r0, asr #12 │ │ │ │ - strdeq r6, [r5], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r3, r4, r2, lsr #12 │ │ │ │ - ldrdeq r6, [r5], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r3, r4, r4, lsl #12 │ │ │ │ + strhteq r6, [r5], #-154 @ 0xffffff66 │ │ │ │ + rsbeq r3, r4, r6, ror #15 │ │ │ │ + mlseq r5, ip, r9, r6 │ │ │ │ + rsbeq r3, r4, r8, asr #15 │ │ │ │ + rsbeq r6, r5, lr, ror r9 │ │ │ │ + rsbeq r3, r4, sl, lsr #15 │ │ │ │ + rsbeq r6, r5, r2, ror #18 │ │ │ │ + rsbeq r3, r4, lr, lsl #15 │ │ │ │ + rsbeq r6, r5, r4, asr #18 │ │ │ │ + rsbeq r3, r4, r0, ror r7 │ │ │ │ + rsbeq r6, r5, r6, lsr #18 │ │ │ │ + rsbeq r3, r4, r2, asr r7 │ │ │ │ + rsbeq r6, r5, r8, lsl #18 │ │ │ │ + rsbeq r3, r4, r4, lsr r7 │ │ │ │ + rsbeq r6, r5, sl, ror #17 │ │ │ │ + rsbeq r3, r4, r6, lsl r7 │ │ │ │ + rsbeq r6, r5, ip, asr #17 │ │ │ │ + strdeq r3, [r4], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r6, r5, lr, lsr #17 │ │ │ │ + ldrdeq r3, [r4], #-106 @ 0xffffff96 @ │ │ │ │ + mlseq r5, r0, r8, r6 │ │ │ │ + strhteq r3, [r4], #-108 @ 0xffffff94 │ │ │ │ + rsbeq r6, r5, r2, ror r8 │ │ │ │ + mlseq r4, lr, r6, r3 │ │ │ │ + rsbeq r6, r5, r4, asr r8 │ │ │ │ + rsbeq r3, r4, r0, lsl #13 │ │ │ │ + rsbeq r6, r5, r6, lsr r8 │ │ │ │ + rsbeq r3, r4, r2, ror #12 │ │ │ │ + rsbeq r6, r5, r8, lsl r8 │ │ │ │ + rsbeq r3, r4, r4, asr #12 │ │ │ │ + strdeq r6, [r5], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r3, r4, r6, lsr #12 │ │ │ │ + ldrdeq r6, [r5], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r3, r4, r8, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 45ddd4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr8, cr12, {6} │ │ │ │ strpl pc, [r8, #-2271] @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb0af │ │ │ │ @@ -409506,22 +409506,22 @@ │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ ldrdeq ip, [pc], #-14 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strhteq ip, [pc], #-6 │ │ │ │ - rsbeq r6, r5, r8, lsr #10 │ │ │ │ - rsbeq r6, r5, lr, lsl #8 │ │ │ │ - rsbeq r3, r4, sl, lsr r2 │ │ │ │ - strdeq r6, [r5], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r3, r4, r2, lsr #4 │ │ │ │ - ldrdeq r6, [r5], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r6, r5, r6, ror r3 │ │ │ │ - rsbeq r3, r4, r2, lsr #3 │ │ │ │ + rsbeq r6, r5, ip, lsr #10 │ │ │ │ + rsbeq r6, r5, r2, lsl r4 │ │ │ │ + rsbeq r3, r4, lr, lsr r2 │ │ │ │ + strdeq r6, [r5], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r3, r4, r6, lsr #4 │ │ │ │ + rsbeq r6, r5, r0, ror #7 │ │ │ │ + rsbeq r6, r5, sl, ror r3 │ │ │ │ + rsbeq r3, r4, r6, lsr #3 │ │ │ │ @ instruction: 0x3181f896 │ │ │ │ @ instruction: 0xf47f0799 │ │ │ │ cdp 15, 3, cr10, cr0, cr5, {3} │ │ │ │ vmov.f64 d5, d9 │ │ │ │ vcmpe.f64 d5, d5 │ │ │ │ vsqrt.f64 d21, d6 │ │ │ │ vpmin.s8 d31, d0, d0 │ │ │ │ @@ -409848,37 +409848,37 @@ │ │ │ │ @ instruction: 0xf674447d │ │ │ │ strbmi pc, [r1], -r9, lsr #24 @ │ │ │ │ @ instruction: 0xf6744628 │ │ │ │ sha1c.32 , q8, │ │ │ │ ldr r1, [r9], sp, ror #3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r6, r5, r4, asr #1 │ │ │ │ - rsbeq r2, r4, lr, ror #29 │ │ │ │ - rsbeq r5, r5, r8, lsl #31 │ │ │ │ - strhteq r2, [r4], #-218 @ 0xffffff26 │ │ │ │ - rsbeq r5, r5, sl, asr pc │ │ │ │ - rsbeq r2, r4, r6, lsl #27 │ │ │ │ - rsbeq r5, r5, r2, lsr pc │ │ │ │ - rsbeq r2, r4, lr, asr sp │ │ │ │ - rsbeq r5, r5, lr, ror lr │ │ │ │ - rsbeq r2, r4, sl, lsr #25 │ │ │ │ - rsbeq r5, r5, ip, lsl lr │ │ │ │ - rsbeq r2, r4, r8, asr #24 │ │ │ │ - strdeq r5, [r5], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r2, r4, r0, lsr #24 │ │ │ │ - rsbeq r5, r5, ip, asr #26 │ │ │ │ - rsbeq r2, r4, r8, ror fp │ │ │ │ - strdeq r5, [r5], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r5, r5, r0, lsl #26 │ │ │ │ - rsbeq r2, r4, ip, lsr #22 │ │ │ │ - rsbeq r5, r5, r2, ror #25 │ │ │ │ - rsbeq r2, r4, r4, lsl fp │ │ │ │ - strhteq r5, [r5], #-206 @ 0xffffff32 │ │ │ │ - strdeq r2, [r4], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r6, r5, r8, asr #1 │ │ │ │ + strdeq r2, [r4], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r5, r5, ip, lsl #31 │ │ │ │ + strhteq r2, [r4], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r5, r5, lr, asr pc │ │ │ │ + rsbeq r2, r4, sl, lsl #27 │ │ │ │ + rsbeq r5, r5, r6, lsr pc │ │ │ │ + rsbeq r2, r4, r2, ror #26 │ │ │ │ + rsbeq r5, r5, r2, lsl #29 │ │ │ │ + rsbeq r2, r4, lr, lsr #25 │ │ │ │ + rsbeq r5, r5, r0, lsr #28 │ │ │ │ + rsbeq r2, r4, ip, asr #24 │ │ │ │ + strdeq r5, [r5], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r2, r4, r4, lsr #24 │ │ │ │ + rsbeq r5, r5, r0, asr sp │ │ │ │ + rsbeq r2, r4, ip, ror fp │ │ │ │ + rsbeq r5, r5, r2, lsl #28 │ │ │ │ + rsbeq r5, r5, r4, lsl #26 │ │ │ │ + rsbeq r2, r4, r0, lsr fp │ │ │ │ + rsbeq r5, r5, r6, ror #25 │ │ │ │ + rsbeq r2, r4, r8, lsl fp │ │ │ │ + rsbeq r5, r5, r2, asr #25 │ │ │ │ + strdeq r2, [r4], #-164 @ 0xffffff5c @ │ │ │ │ ldrcs pc, [r0, #2271] @ 0x8df │ │ │ │ @ instruction: 0xf8df4628 │ │ │ │ ldrbtmi r1, [sl], #-1424 @ 0xfffffa70 │ │ │ │ vmvn.i32 q2, #10027008 @ 0x00990000 │ │ │ │ strtmi pc, [r8], -r3, lsr #28 │ │ │ │ ldc2 3, cr15, [ip, #-516]! @ 0xfffffdfc │ │ │ │ strcs pc, [r0, #2271] @ 0x8df │ │ │ │ @@ -410227,52 +410227,52 @@ │ │ │ │ @ instruction: 0xf674300c │ │ │ │ stmdami fp!, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6744478 │ │ │ │ @ instruction: 0xf7fff9eb │ │ │ │ svclt 0x0000b95b │ │ │ │ ... │ │ │ │ - rsbeq r5, r5, r2, lsl #26 │ │ │ │ - rsbeq r5, r5, r0, lsl lr │ │ │ │ - strdeq r5, [r5], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r5, r5, r6, lsl #26 │ │ │ │ + rsbeq r5, r5, r4, lsl lr │ │ │ │ strdeq r5, [r5], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r2, r4, r8, lsr #20 │ │ │ │ - ldrdeq r5, [r5], #-162 @ 0xffffff5e @ │ │ │ │ - strdeq r2, [r4], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r5, r5, r2, lsl #24 │ │ │ │ + rsbeq r2, r4, ip, lsr #20 │ │ │ │ + ldrdeq r5, [r5], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r2, r4, r0, lsl #18 │ │ │ │ @ instruction: 0xffffeb31 │ │ │ │ - strhteq r5, [r5], #-176 @ 0xffffff50 │ │ │ │ - rsbeq r5, r5, r0, lsl #23 │ │ │ │ - rsbeq r5, r5, r0, ror #20 │ │ │ │ - rsbeq r5, r5, r0, lsr #20 │ │ │ │ - rsbeq r2, r4, ip, asr #16 │ │ │ │ - strdeq r5, [r5], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq r2, r4, r4, lsr #16 │ │ │ │ - rsbeq r5, r5, r4, asr #18 │ │ │ │ - rsbeq r5, r5, r0, lsl #17 │ │ │ │ - rsbeq r5, r5, r6, lsl #17 │ │ │ │ - strhteq r2, [r4], #-98 @ 0xffffff9e │ │ │ │ - rsbeq r5, r5, r6, ror #16 │ │ │ │ - mlseq r4, r8, r6, r2 │ │ │ │ - rsbeq lr, r3, sl, asr #3 │ │ │ │ - rsbeq r5, r5, r0, lsr r8 │ │ │ │ - rsbeq r2, r4, ip, asr r6 │ │ │ │ - rsbeq r5, r5, r6, ror #15 │ │ │ │ - rsbeq r2, r4, r2, lsl r6 │ │ │ │ - rsbeq r5, r5, lr, lsl #15 │ │ │ │ - strhteq r2, [r4], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq r5, r5, r2, ror r7 │ │ │ │ - mlseq r4, lr, r5, r2 │ │ │ │ - rsbeq r5, r5, r2, lsr r7 │ │ │ │ - rsbeq r2, r4, r4, ror #10 │ │ │ │ - rsbeq r5, r5, ip, lsl #14 │ │ │ │ - rsbeq r2, r4, lr, lsr r5 │ │ │ │ - rsbeq r5, r5, r8, ror #13 │ │ │ │ - rsbeq r2, r4, r4, lsl r5 │ │ │ │ - rsbeq r5, r5, sl, asr #13 │ │ │ │ - strdeq r2, [r4], #-68 @ 0xffffffbc @ │ │ │ │ + strhteq r5, [r5], #-180 @ 0xffffff4c │ │ │ │ + rsbeq r5, r5, r4, lsl #23 │ │ │ │ + rsbeq r5, r5, r4, ror #20 │ │ │ │ + rsbeq r5, r5, r4, lsr #20 │ │ │ │ + rsbeq r2, r4, r0, asr r8 │ │ │ │ + strdeq r5, [r5], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r2, r4, r8, lsr #16 │ │ │ │ + rsbeq r5, r5, r8, asr #18 │ │ │ │ + rsbeq r5, r5, r4, lsl #17 │ │ │ │ + rsbeq r5, r5, sl, lsl #17 │ │ │ │ + strhteq r2, [r4], #-102 @ 0xffffff9a │ │ │ │ + rsbeq r5, r5, sl, ror #16 │ │ │ │ + mlseq r4, ip, r6, r2 │ │ │ │ + rsbeq lr, r3, lr, asr #3 │ │ │ │ + rsbeq r5, r5, r4, lsr r8 │ │ │ │ + rsbeq r2, r4, r0, ror #12 │ │ │ │ + rsbeq r5, r5, sl, ror #15 │ │ │ │ + rsbeq r2, r4, r6, lsl r6 │ │ │ │ + mlseq r5, r2, r7, r5 │ │ │ │ + strhteq r2, [r4], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq r5, r5, r6, ror r7 │ │ │ │ + rsbeq r2, r4, r2, lsr #11 │ │ │ │ + rsbeq r5, r5, r6, lsr r7 │ │ │ │ + rsbeq r2, r4, r8, ror #10 │ │ │ │ + rsbeq r5, r5, r0, lsl r7 │ │ │ │ + rsbeq r2, r4, r2, asr #10 │ │ │ │ + rsbeq r5, r5, ip, ror #13 │ │ │ │ + rsbeq r2, r4, r8, lsl r5 │ │ │ │ + rsbeq r5, r5, lr, asr #13 │ │ │ │ + strdeq r2, [r4], #-72 @ 0xffffffb8 @ │ │ │ │ @ instruction: 0x17d0f8df │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ vmvn.i32 q2, #16318464 @ 0x00f90000 │ │ │ │ stmdacs r1, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi sp, [r1], r3, asr #32 │ │ │ │ @ instruction: 0xf8df4682 │ │ │ │ vst1.64 {d16}, [pc], r0 │ │ │ │ @@ -410766,98 +410766,98 @@ │ │ │ │ vmvn.i32 q2, #10158080 @ 0x009b0000 │ │ │ │ @ instruction: 0xf7fff853 │ │ │ │ blmi 1792630 │ │ │ │ mrscs r2, R12_usr │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf84af381 │ │ │ │ stmdblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbeq sp, r3, r4, ror #30 │ │ │ │ - strdeq r5, [r5], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r2, r4, ip, lsl r4 │ │ │ │ - strhteq r5, [r5], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r2, r4, lr, ror #7 │ │ │ │ - mlseq r5, r2, r5, r5 │ │ │ │ - rsbeq r2, r4, r4, asr #7 │ │ │ │ - ldrdeq r4, [r5], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r5, r5, r8, asr r5 │ │ │ │ - rsbeq r2, r4, r2, lsl #7 │ │ │ │ - rsbeq r5, r5, r6, lsr r5 │ │ │ │ - rsbeq r2, r4, r0, ror #6 │ │ │ │ - rsbeq r5, r5, r4, lsl #10 │ │ │ │ - rsbeq r2, r4, lr, lsr #6 │ │ │ │ - rsbeq r5, r5, r6, ror #9 │ │ │ │ - rsbeq r2, r4, lr, lsl #6 │ │ │ │ - strhteq r5, [r5], #-64 @ 0xffffffc0 │ │ │ │ - ldrdeq r2, [r4], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r5, r5, lr, lsl #9 │ │ │ │ - strhteq r2, [r4], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r5, r5, ip, ror #8 │ │ │ │ - mlseq r4, r6, r2, r2 │ │ │ │ - rsbeq r5, r5, sl, asr #8 │ │ │ │ - rsbeq r2, r4, r4, ror r2 │ │ │ │ - rsbeq r5, r5, r8, lsr #8 │ │ │ │ - rsbeq r2, r4, r2, asr r2 │ │ │ │ - rsbeq r5, r5, r6, lsl #8 │ │ │ │ - rsbeq r2, r4, r0, lsr r2 │ │ │ │ - rsbeq r5, r5, r6, ror #7 │ │ │ │ - rsbeq r5, r5, lr, ror #9 │ │ │ │ - rsbeq r3, r5, sl, lsl #2 │ │ │ │ - mlseq r5, r0, r3, r5 │ │ │ │ - strhteq r2, [r4], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq sp, r3, r8, ror #30 │ │ │ │ + strdeq r5, [r5], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r2, r4, r0, lsr #8 │ │ │ │ + rsbeq r5, r5, r0, asr #11 │ │ │ │ + strdeq r2, [r4], #-50 @ 0xffffffce @ │ │ │ │ + mlseq r5, r6, r5, r5 │ │ │ │ + rsbeq r2, r4, r8, asr #7 │ │ │ │ + rsbeq r4, r5, r2, ror #31 │ │ │ │ + rsbeq r5, r5, ip, asr r5 │ │ │ │ + rsbeq r2, r4, r6, lsl #7 │ │ │ │ + rsbeq r5, r5, sl, lsr r5 │ │ │ │ + rsbeq r2, r4, r4, ror #6 │ │ │ │ + rsbeq r5, r5, r8, lsl #10 │ │ │ │ + rsbeq r2, r4, r2, lsr r3 │ │ │ │ + rsbeq r5, r5, sl, ror #9 │ │ │ │ + rsbeq r2, r4, r2, lsl r3 │ │ │ │ + strhteq r5, [r5], #-68 @ 0xffffffbc │ │ │ │ + ldrdeq r2, [r4], #-46 @ 0xffffffd2 @ │ │ │ │ + mlseq r5, r2, r4, r5 │ │ │ │ + strhteq r2, [r4], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq r5, r5, r0, ror r4 │ │ │ │ + mlseq r4, sl, r2, r2 │ │ │ │ + rsbeq r5, r5, lr, asr #8 │ │ │ │ + rsbeq r2, r4, r8, ror r2 │ │ │ │ + rsbeq r5, r5, ip, lsr #8 │ │ │ │ + rsbeq r2, r4, r6, asr r2 │ │ │ │ + rsbeq r5, r5, sl, lsl #8 │ │ │ │ + rsbeq r2, r4, r4, lsr r2 │ │ │ │ + rsbeq r5, r5, sl, ror #7 │ │ │ │ + strdeq r5, [r5], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r3, r5, lr, lsl #2 │ │ │ │ + mlseq r5, r4, r3, r5 │ │ │ │ + strhteq r2, [r4], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq lr, r3, r8, ror #31 │ │ │ │ + rsbeq r5, r5, sl, asr r3 │ │ │ │ + rsbeq r2, r4, r4, lsl #3 │ │ │ │ rsbeq lr, r3, r4, ror #31 │ │ │ │ - rsbeq r5, r5, r6, asr r3 │ │ │ │ - rsbeq r2, r4, r0, lsl #3 │ │ │ │ - rsbeq lr, r3, r0, ror #31 │ │ │ │ - rsbeq r5, r5, lr, lsl r3 │ │ │ │ - rsbeq r2, r4, r8, asr #2 │ │ │ │ - rsbeq r5, r5, r2, asr #8 │ │ │ │ - rsbeq r5, r5, r4, ror #5 │ │ │ │ - rsbeq r2, r4, lr, lsl #2 │ │ │ │ - rsbeq r5, r5, r4, lsl r4 │ │ │ │ - rsbeq r5, r5, sl, lsr #5 │ │ │ │ - ldrdeq r2, [r4], #-4 @ │ │ │ │ - rsbeq r5, r5, sl, ror r2 │ │ │ │ - rsbeq r2, r4, r4, lsr #1 │ │ │ │ - rsbeq r5, r5, r8, asr #4 │ │ │ │ - rsbeq r2, r4, r2, ror r0 │ │ │ │ - rsbeq r5, r5, r6, lsl r2 │ │ │ │ - rsbeq r2, r4, r0, asr #32 │ │ │ │ - rsbeq r3, r9, r4, lsl r9 │ │ │ │ - rsbeq r5, r5, lr, asr #6 │ │ │ │ - strdeq sl, [r3], #-4 @ │ │ │ │ - rsbeq r2, r4, sl, lsl #3 │ │ │ │ - rsbeq r4, r5, r0, asr #22 │ │ │ │ - rsbeq r4, r5, r0, lsr #24 │ │ │ │ - rsbeq r5, r5, r2, lsl #3 │ │ │ │ - rsbeq r1, r4, ip, lsr #31 │ │ │ │ - rsbeq r5, r5, lr, asr r1 │ │ │ │ - rsbeq r1, r4, r8, lsl #31 │ │ │ │ - rsbeq r5, r5, r2, lsr r1 │ │ │ │ - rsbeq r1, r4, lr, asr pc │ │ │ │ - rsbeq r5, r5, r2, lsl #2 │ │ │ │ - rsbeq r1, r4, lr, lsr #30 │ │ │ │ - ldrdeq r5, [r5], #-2 @ │ │ │ │ - strdeq r1, [r4], #-238 @ 0xffffff12 @ │ │ │ │ - mlseq r5, r6, r0, r5 │ │ │ │ - rsbeq r1, r4, r2, asr #29 │ │ │ │ - rsbeq r5, r5, r2 │ │ │ │ - rsbeq r1, r4, lr, lsr #28 │ │ │ │ - strhteq r5, [r5], #-10 │ │ │ │ - rsbeq r5, r5, r0, ror r1 │ │ │ │ - rsbeq lr, r3, lr, asr #24 │ │ │ │ - rsbeq r4, r5, r2, asr #31 │ │ │ │ - rsbeq r1, r4, lr, ror #27 │ │ │ │ - strhteq r4, [r5], #-234 @ 0xffffff16 │ │ │ │ - rsbeq r1, r4, r6, ror #25 │ │ │ │ - mlseq r5, sl, lr, r4 │ │ │ │ - rsbeq r1, r4, r6, asr #25 │ │ │ │ - rsbeq r4, r5, r8, lsl #30 │ │ │ │ - rsbeq r5, r5, lr, lsl r1 │ │ │ │ - rsbeq r5, r5, ip, asr #1 │ │ │ │ - rsbeq r5, r5, sl, ror r0 │ │ │ │ + rsbeq r5, r5, r2, lsr #6 │ │ │ │ + rsbeq r2, r4, ip, asr #2 │ │ │ │ + rsbeq r5, r5, r6, asr #8 │ │ │ │ + rsbeq r5, r5, r8, ror #5 │ │ │ │ + rsbeq r2, r4, r2, lsl r1 │ │ │ │ + rsbeq r5, r5, r8, lsl r4 │ │ │ │ + rsbeq r5, r5, lr, lsr #5 │ │ │ │ + ldrdeq r2, [r4], #-8 @ │ │ │ │ + rsbeq r5, r5, lr, ror r2 │ │ │ │ + rsbeq r2, r4, r8, lsr #1 │ │ │ │ + rsbeq r5, r5, ip, asr #4 │ │ │ │ + rsbeq r2, r4, r6, ror r0 │ │ │ │ + rsbeq r5, r5, sl, lsl r2 │ │ │ │ + rsbeq r2, r4, r4, asr #32 │ │ │ │ + rsbeq r3, r9, r8, lsl r9 │ │ │ │ + rsbeq r5, r5, r2, asr r3 │ │ │ │ + strdeq sl, [r3], #-8 @ │ │ │ │ + rsbeq r2, r4, lr, lsl #3 │ │ │ │ + rsbeq r4, r5, r4, asr #22 │ │ │ │ + rsbeq r4, r5, r4, lsr #24 │ │ │ │ + rsbeq r5, r5, r6, lsl #3 │ │ │ │ + strhteq r1, [r4], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r5, r5, r2, ror #2 │ │ │ │ + rsbeq r1, r4, ip, lsl #31 │ │ │ │ + rsbeq r5, r5, r6, lsr r1 │ │ │ │ + rsbeq r1, r4, r2, ror #30 │ │ │ │ + rsbeq r5, r5, r6, lsl #2 │ │ │ │ + rsbeq r1, r4, r2, lsr pc │ │ │ │ + ldrdeq r5, [r5], #-6 @ │ │ │ │ + rsbeq r1, r4, r2, lsl #30 │ │ │ │ + mlseq r5, sl, r0, r5 │ │ │ │ + rsbeq r1, r4, r6, asr #29 │ │ │ │ + rsbeq r5, r5, r6 │ │ │ │ + rsbeq r1, r4, r2, lsr lr │ │ │ │ + strhteq r5, [r5], #-14 │ │ │ │ + rsbeq r5, r5, r4, ror r1 │ │ │ │ + rsbeq lr, r3, r2, asr ip │ │ │ │ + rsbeq r4, r5, r6, asr #31 │ │ │ │ + strdeq r1, [r4], #-210 @ 0xffffff2e @ │ │ │ │ + strhteq r4, [r5], #-238 @ 0xffffff12 │ │ │ │ + rsbeq r1, r4, sl, ror #25 │ │ │ │ + mlseq r5, lr, lr, r4 │ │ │ │ + rsbeq r1, r4, sl, asr #25 │ │ │ │ + rsbeq r4, r5, ip, lsl #30 │ │ │ │ + rsbeq r5, r5, r2, lsr #2 │ │ │ │ + ldrdeq r5, [r5], #-0 @ │ │ │ │ + rsbeq r5, r5, lr, ror r0 │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strbcs pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r7], -r0, asr #8 │ │ │ │ @@ -411127,69 +411127,69 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq sl, pc, ip, lsr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r5, r6, ip, r4 │ │ │ │ + mlseq r5, sl, ip, r4 │ │ │ │ @ instruction: 0xffffe57d │ │ │ │ - rsbeq r4, r5, ip, ror pc │ │ │ │ - rsbeq r4, r5, r2, asr sp │ │ │ │ + rsbeq r4, r5, r0, lsl #31 │ │ │ │ + rsbeq r4, r5, r6, asr sp │ │ │ │ @ instruction: 0x000006b5 │ │ │ │ - rsbeq r4, r5, lr, asr #24 │ │ │ │ - rsbeq r1, r4, sl, ror sl │ │ │ │ + rsbeq r4, r5, r2, asr ip │ │ │ │ + rsbeq r1, r4, lr, ror sl │ │ │ │ rsbeq sl, pc, r4, lsl r6 @ │ │ │ │ - rsbeq r4, r5, r8, lsl ip │ │ │ │ - rsbeq r1, r4, r4, asr #20 │ │ │ │ + rsbeq r4, r5, ip, lsl ip │ │ │ │ + rsbeq r1, r4, r8, asr #20 │ │ │ │ @ instruction: 0xffffdc03 │ │ │ │ - rsbeq r4, r5, r4, lsl #15 │ │ │ │ - rsbeq r4, r5, r8, lsl #30 │ │ │ │ - strhteq r4, [r5], #-176 @ 0xffffff50 │ │ │ │ - ldrdeq r1, [r4], #-156 @ 0xffffff64 @ │ │ │ │ - mlseq r5, r6, fp, r4 │ │ │ │ - rsbeq r1, r4, r2, asr #19 │ │ │ │ - strhteq r4, [r5], #-126 @ 0xffffff82 │ │ │ │ + rsbeq r4, r5, r8, lsl #15 │ │ │ │ + rsbeq r4, r5, ip, lsl #30 │ │ │ │ + strhteq r4, [r5], #-180 @ 0xffffff4c │ │ │ │ + rsbeq r1, r4, r0, ror #19 │ │ │ │ + mlseq r5, sl, fp, r4 │ │ │ │ + rsbeq r1, r4, r6, asr #19 │ │ │ │ + rsbeq r4, r5, r2, asr #15 │ │ │ │ + strhteq r4, [r5], #-238 @ 0xffffff12 │ │ │ │ + strhteq r4, [r5], #-226 @ 0xffffff1e │ │ │ │ + ldrdeq r4, [r5], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r4, r5, ip, lsl fp │ │ │ │ + rsbeq r1, r4, r8, asr #18 │ │ │ │ + rsbeq r4, r5, r2, lsl #22 │ │ │ │ + rsbeq r1, r4, lr, lsr #18 │ │ │ │ + rsbeq r4, r5, r8, lsr #29 │ │ │ │ + rsbeq r4, r5, r6, ror #29 │ │ │ │ + rsbeq r4, r5, r8, asr #21 │ │ │ │ + strdeq r1, [r4], #-132 @ 0xffffff7c @ │ │ │ │ strhteq r4, [r5], #-234 @ 0xffffff16 │ │ │ │ - rsbeq r4, r5, lr, lsr #29 │ │ │ │ - ldrdeq r4, [r5], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r4, r5, r8, lsl fp │ │ │ │ - rsbeq r1, r4, r4, asr #18 │ │ │ │ - strdeq r4, [r5], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r1, r4, sl, lsr #18 │ │ │ │ - rsbeq r4, r5, r4, lsr #29 │ │ │ │ - rsbeq r4, r5, r2, ror #29 │ │ │ │ - rsbeq r4, r5, r4, asr #21 │ │ │ │ - strdeq r1, [r4], #-128 @ 0xffffff80 @ │ │ │ │ - strhteq r4, [r5], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r4, r5, lr, ror r6 │ │ │ │ - rsbeq r4, r5, lr, ror #20 │ │ │ │ - mlseq r4, sl, r8, r1 │ │ │ │ - rsbeq r4, r5, r0, asr sl │ │ │ │ - rsbeq r1, r4, sl, ror r8 │ │ │ │ - ldrdeq r4, [r5], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r4, r5, r2, lsl #13 │ │ │ │ + rsbeq r4, r5, r2, ror sl │ │ │ │ + mlseq r4, lr, r8, r1 │ │ │ │ + rsbeq r4, r5, r4, asr sl │ │ │ │ + rsbeq r1, r4, lr, ror r8 │ │ │ │ + ldrdeq r4, [r5], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r4, r5, r6, ror lr │ │ │ │ + rsbeq r4, r5, lr, lsl #20 │ │ │ │ + rsbeq r1, r4, sl, lsr r8 │ │ │ │ + rsbeq r4, r5, ip, asr lr │ │ │ │ + mlseq r5, sl, lr, r4 │ │ │ │ + rsbeq r4, r5, r6, asr #19 │ │ │ │ + strdeq r1, [r4], #-114 @ 0xffffff8e @ │ │ │ │ rsbeq r4, r5, r2, ror lr │ │ │ │ - rsbeq r4, r5, sl, lsl #20 │ │ │ │ - rsbeq r1, r4, r6, lsr r8 │ │ │ │ - rsbeq r4, r5, r8, asr lr │ │ │ │ - mlseq r5, r6, lr, r4 │ │ │ │ - rsbeq r4, r5, r2, asr #19 │ │ │ │ - rsbeq r1, r4, lr, ror #15 │ │ │ │ - rsbeq r4, r5, lr, ror #28 │ │ │ │ - strhteq r4, [r5], #-224 @ 0xffffff20 │ │ │ │ - rsbeq r4, r5, lr, ror r9 │ │ │ │ - rsbeq r1, r4, sl, lsr #15 │ │ │ │ - mlseq r5, ip, lr, r4 │ │ │ │ - rsbeq r4, r5, r6, lsl pc │ │ │ │ - rsbeq r4, r5, sl, lsr r9 │ │ │ │ - rsbeq r1, r4, r6, ror #14 │ │ │ │ - strdeq r4, [r5], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r4, r5, r2, lsr pc │ │ │ │ - strdeq r4, [r5], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r1, r4, ip, lsl r7 │ │ │ │ + strhteq r4, [r5], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r4, r5, r2, lsl #19 │ │ │ │ + rsbeq r1, r4, lr, lsr #15 │ │ │ │ + rsbeq r4, r5, r0, lsr #29 │ │ │ │ + rsbeq r4, r5, sl, lsl pc │ │ │ │ + rsbeq r4, r5, lr, lsr r9 │ │ │ │ + rsbeq r1, r4, sl, ror #14 │ │ │ │ + rsbeq r4, r5, r0, lsl #30 │ │ │ │ + rsbeq r4, r5, r6, lsr pc │ │ │ │ + strdeq r4, [r5], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r1, r4, r0, lsr #14 │ │ │ │ @ instruction: 0xf1064a6a │ │ │ │ stmdbmi sl!, {r2, r3, r4, r6, r8, r9}^ │ │ │ │ ldrbtmi r4, [sl], #-1592 @ 0xfffff9c8 │ │ │ │ strpl lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ vabal.u8 , d5, d0 │ │ │ │ strmi pc, [r4], -pc, asr #27 │ │ │ │ @@ -411289,38 +411289,38 @@ │ │ │ │ @ instruction: 0xf6734478 │ │ │ │ strbt pc, [pc], #2463 @ 1a4a18 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ - strdeq r4, [r5], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r4, r5, r0, lsr #28 │ │ │ │ - rsbeq r4, r5, lr, lsl #15 │ │ │ │ - strhteq r1, [r4], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq r4, r5, r6, lsl #28 │ │ │ │ - rsbeq r4, r5, r6, asr lr │ │ │ │ - rsbeq r4, r5, r6, asr #14 │ │ │ │ - rsbeq r1, r4, r2, ror r5 │ │ │ │ - rsbeq r4, r5, r6, ror lr │ │ │ │ - rsbeq r4, r5, r2, lsr lr │ │ │ │ - strdeq r4, [r5], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r1, r4, sl, lsr #10 │ │ │ │ - rsbeq r4, r5, r0, ror #28 │ │ │ │ - rsbeq r4, r5, sl, lsl #29 │ │ │ │ - rsbeq r4, r5, r4, asr #13 │ │ │ │ - strdeq r1, [r4], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r4, r5, lr, ror #28 │ │ │ │ - mlseq r5, r8, lr, r4 │ │ │ │ - rsbeq r4, r5, r8, ror r6 │ │ │ │ - rsbeq r1, r4, r4, lsr #9 │ │ │ │ - rsbeq r4, r5, r0, ror lr │ │ │ │ - rsbeq r4, r5, r2, lsr #29 │ │ │ │ - rsbeq r4, r5, r0, lsr r6 │ │ │ │ - rsbeq r1, r4, ip, asr r4 │ │ │ │ + strdeq r4, [r5], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r4, r5, r4, lsr #28 │ │ │ │ + mlseq r5, r2, r7, r4 │ │ │ │ + strhteq r1, [r4], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq r4, r5, sl, lsl #28 │ │ │ │ + rsbeq r4, r5, sl, asr lr │ │ │ │ + rsbeq r4, r5, sl, asr #14 │ │ │ │ + rsbeq r1, r4, r6, ror r5 │ │ │ │ + rsbeq r4, r5, sl, ror lr │ │ │ │ + rsbeq r4, r5, r6, lsr lr │ │ │ │ + rsbeq r4, r5, r2, lsl #14 │ │ │ │ + rsbeq r1, r4, lr, lsr #10 │ │ │ │ + rsbeq r4, r5, r4, ror #28 │ │ │ │ + rsbeq r4, r5, lr, lsl #29 │ │ │ │ + rsbeq r4, r5, r8, asr #13 │ │ │ │ + strdeq r1, [r4], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r4, r5, r2, ror lr │ │ │ │ + mlseq r5, ip, lr, r4 │ │ │ │ + rsbeq r4, r5, ip, ror r6 │ │ │ │ + rsbeq r1, r4, r8, lsr #9 │ │ │ │ + rsbeq r4, r5, r4, ror lr │ │ │ │ + rsbeq r4, r5, r6, lsr #29 │ │ │ │ + rsbeq r4, r5, r4, lsr r6 │ │ │ │ + rsbeq r1, r4, r0, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecfbc94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrrc2 7, 15, pc, r4, cr15 @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -411330,16 +411330,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf88cf673 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6734478 │ │ │ │ blls 222fe4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r4, r5, r0, lsl #11 │ │ │ │ - rsbeq r1, r4, ip, lsr #7 │ │ │ │ + rsbeq r4, r5, r4, lsl #11 │ │ │ │ + strhteq r1, [r4], #-48 @ 0xffffffd0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3dff9c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, r5, lr, lsl #12 │ │ │ │ @@ -411708,20 +411708,20 @@ │ │ │ │ vqrdmulh.s32 d7, d9, d0 │ │ │ │ @ instruction: 0xf1a0fe51 │ │ │ │ ldc 0, cr0, [sp, #4] │ │ │ │ blx fedbfcb4 │ │ │ │ ldc 0, cr15, [sp, #512] @ 0x200 │ │ │ │ stmdbeq r0, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ svclt 0x0000e637 │ │ │ │ - rsbeq r4, r5, lr, asr #17 │ │ │ │ - rsbeq r3, r5, lr, lsl #31 │ │ │ │ - rsbeq r0, r4, r2, ror #28 │ │ │ │ - mlseq r5, r8, r8, r4 │ │ │ │ - rsbeq r3, r5, r8, asr pc │ │ │ │ - rsbeq r0, r4, ip, lsr #28 │ │ │ │ + ldrdeq r4, [r5], #-130 @ 0xffffff7e @ │ │ │ │ + mlseq r5, r2, pc, r3 @ │ │ │ │ + rsbeq r0, r4, r6, ror #28 │ │ │ │ + mlseq r5, ip, r8, r4 │ │ │ │ + rsbeq r3, r5, ip, asr pc │ │ │ │ + rsbeq r0, r4, r0, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecfc2d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf9c4f27d │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -411733,16 +411733,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf672300c │ │ │ │ stmdami r5, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 6, 1, pc, cr0, cr2, {3} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - strhteq r4, [r5], #-114 @ 0xffffff8e │ │ │ │ - rsbeq r0, r4, lr, asr sp │ │ │ │ + strhteq r4, [r5], #-118 @ 0xffffff8a │ │ │ │ + rsbeq r0, r4, r2, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecfc32c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s d25, d13, d1 │ │ │ │ bls 2237a4 │ │ │ │ @@ -411755,16 +411755,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf672300c │ │ │ │ stmdami r5, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 6, cr15, [r4, #456]! @ 0x1c8 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r4, r5, sl, asr r7 │ │ │ │ - rsbeq r0, r4, r6, lsl #26 │ │ │ │ + rsbeq r4, r5, lr, asr r7 │ │ │ │ + rsbeq r0, r4, sl, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecfc384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 72910c │ │ │ │ blmi 7513a4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -411785,15 +411785,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ b 1362b94 │ │ │ │ rsbeq r9, pc, lr, ror r8 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r5, r4, lsr #14 │ │ │ │ + rsbeq r4, r5, r8, lsr #14 │ │ │ │ rsbeq r9, pc, r6, asr #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r6, lsl #1 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -411825,16 +411825,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [lr], #456 @ 0x1c8 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf6724478 │ │ │ │ strtmi pc, [r0], -r9, ror #26 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbeq r4, r5, r4, asr #12 │ │ │ │ - strdeq r0, [r4], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r4, r5, r8, asr #12 │ │ │ │ + strdeq r0, [r4], #-180 @ 0xffffff4c @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r5, asr #21 │ │ │ │ strmi r4, [r7], -r5, asr #23 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -412030,54 +412030,54 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r9, pc, r4, ror #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r5, r4, lsl r6 │ │ │ │ + rsbeq r4, r5, r8, lsl r6 │ │ │ │ @ instruction: 0xffffff19 │ │ │ │ - rsbeq r4, r5, r4, asr #12 │ │ │ │ - strdeq r4, [r5], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r4, r5, r8, asr #12 │ │ │ │ + strdeq r4, [r5], #-94 @ 0xffffffa2 @ │ │ │ │ andeq r0, r0, r1, asr #6 │ │ │ │ - rsbeq r4, r5, r2, lsl #11 │ │ │ │ - rsbeq r0, r4, lr, lsr #22 │ │ │ │ + rsbeq r4, r5, r6, lsl #11 │ │ │ │ + rsbeq r0, r4, r2, lsr fp │ │ │ │ rsbeq r9, pc, r8, asr #13 │ │ │ │ - rsbeq r4, r5, ip, asr #10 │ │ │ │ - strdeq r0, [r4], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r4, r5, r0, asr r5 │ │ │ │ + strdeq r0, [r4], #-172 @ 0xffffff54 @ │ │ │ │ @ instruction: 0xfffffdf7 │ │ │ │ @ instruction: 0xfffffd8d │ │ │ │ - rsbeq r4, r5, lr, lsl #10 │ │ │ │ - strhteq r0, [r4], #-170 @ 0xffffff56 │ │ │ │ - strdeq r4, [r5], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r0, r4, r0, lsr #21 │ │ │ │ + rsbeq r4, r5, r2, lsl r5 │ │ │ │ + strhteq r0, [r4], #-174 @ 0xffffff52 │ │ │ │ + strdeq r4, [r5], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r0, r4, r4, lsr #21 │ │ │ │ @ instruction: 0xfffffcf3 │ │ │ │ @ instruction: 0xfffff6e3 │ │ │ │ - rsbeq r4, r5, r8, ror r4 │ │ │ │ - rsbeq r0, r4, r4, lsr #20 │ │ │ │ - rsbeq r4, r5, lr, asr r4 │ │ │ │ - rsbeq r0, r4, sl, lsl #20 │ │ │ │ - ldrdeq r4, [r5], #-70 @ 0xffffffba @ │ │ │ │ - strdeq r4, [r5], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r4, r5, r4, lsr #8 │ │ │ │ - ldrdeq r0, [r4], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r4, r5, r0, ror #9 │ │ │ │ - rsbeq r4, r5, sl, lsl #10 │ │ │ │ - rsbeq r4, r5, sl, ror #7 │ │ │ │ - mlseq r4, r6, r9, r0 │ │ │ │ - rsbeq r4, r5, ip, asr #7 │ │ │ │ - rsbeq r0, r4, r6, ror r9 │ │ │ │ - ldrdeq r4, [r5], #-72 @ 0xffffffb8 @ │ │ │ │ - strdeq r4, [r5], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r4, r5, r6, lsl #7 │ │ │ │ - rsbeq r0, r4, r2, lsr r9 │ │ │ │ - rsbeq r4, r5, lr, ror #9 │ │ │ │ - rsbeq r4, r5, r4, lsr #10 │ │ │ │ - rsbeq r4, r5, ip, lsr r3 │ │ │ │ - rsbeq r0, r4, r8, ror #17 │ │ │ │ + rsbeq r4, r5, ip, ror r4 │ │ │ │ + rsbeq r0, r4, r8, lsr #20 │ │ │ │ + rsbeq r4, r5, r2, ror #8 │ │ │ │ + rsbeq r0, r4, lr, lsl #20 │ │ │ │ + ldrdeq r4, [r5], #-74 @ 0xffffffb6 @ │ │ │ │ + strdeq r4, [r5], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r4, r5, r8, lsr #8 │ │ │ │ + ldrdeq r0, [r4], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r4, r5, r4, ror #9 │ │ │ │ + rsbeq r4, r5, lr, lsl #10 │ │ │ │ + rsbeq r4, r5, lr, ror #7 │ │ │ │ + mlseq r4, sl, r9, r0 │ │ │ │ + ldrdeq r4, [r5], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r0, r4, sl, ror r9 │ │ │ │ + ldrdeq r4, [r5], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r4, r5, r2, lsl #10 │ │ │ │ + rsbeq r4, r5, sl, lsl #7 │ │ │ │ + rsbeq r0, r4, r6, lsr r9 │ │ │ │ + strdeq r4, [r5], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r4, r5, r8, lsr #10 │ │ │ │ + rsbeq r4, r5, r0, asr #6 │ │ │ │ + rsbeq r0, r4, ip, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecfc86c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 0, pc, cr14, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -412086,16 +412086,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf672300c │ │ │ │ stmdami r5, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 18e3066 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r4, r5, sl, lsr #4 │ │ │ │ - ldrdeq r0, [r4], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r4, r5, lr, lsr #4 │ │ │ │ + ldrdeq r0, [r4], #-122 @ 0xffffff86 @ │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ @ instruction: 0xf8d1b500 │ │ │ │ @ instruction: 0xf1bee004 │ │ │ │ ldcle 15, cr0, [r0, #-0] │ │ │ │ movwcs r6, #2057 @ 0x809 │ │ │ │ stmdbcc r4, {r1, r4, fp, sp, lr} │ │ │ │ and r3, r1, r4, lsl #20 │ │ │ │ @@ -412147,15 +412147,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r3, lsl #2 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf66b87f0 │ │ │ │ svclt 0x0000ef72 │ │ │ │ rsbeq r9, pc, ip, lsl #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r5, lr, ror r3 │ │ │ │ + rsbeq r4, r5, r2, lsl #7 │ │ │ │ mlseq pc, lr, r2, r9 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecfc9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ vmax.s d18, d12, d0 │ │ │ │ @@ -412193,21 +412193,21 @@ │ │ │ │ cmppcc r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9caf672 │ │ │ │ strtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6724478 │ │ │ │ strtmi pc, [r8], -r5, lsl #21 │ │ │ │ ldcllt 0, cr11, [r0, #20]! │ │ │ │ - ldrdeq r4, [r5], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r0, r4, r2, ror r6 │ │ │ │ + ldrdeq r4, [r5], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r0, r4, r6, ror r6 │ │ │ │ @ instruction: 0xfffffe9b │ │ │ │ @ instruction: 0xfffffecd │ │ │ │ @ instruction: 0xfffffe83 │ │ │ │ - rsbeq r4, r5, ip, lsl #5 │ │ │ │ - rsbeq r0, r4, r8, lsr #12 │ │ │ │ + mlseq r5, r0, r2, r4 │ │ │ │ + rsbeq r0, r4, ip, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecfca74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7697fc │ │ │ │ blmi 791a94 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -412229,15 +412229,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf66bbd30 │ │ │ │ svclt 0x0000eece │ │ │ │ rsbeq r9, pc, lr, lsl #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r5, r2, lsl #4 │ │ │ │ + rsbeq r4, r5, r6, lsl #4 │ │ │ │ rsbeq r9, pc, r4, asr r1 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecfcaf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ movwcc r4, #5644 @ 0x160c │ │ │ │ blcs 7feb2c │ │ │ │ @@ -412339,19 +412339,19 @@ │ │ │ │ stmdami sl, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6724478 │ │ │ │ strb pc, [sp, r5, ror #18]! @ │ │ │ │ rsbsvs r6, lr, pc, lsr #16 │ │ │ │ movwcs sp, #4288 @ 0x10c0 │ │ │ │ svclt 0x0000e7ce │ │ │ │ - rsbeq r4, r5, r0, lsr #2 │ │ │ │ - rsbeq r4, r5, r0, ror r0 │ │ │ │ - rsbeq r0, r4, sl, lsl #8 │ │ │ │ - rsbeq r4, r5, lr, asr #32 │ │ │ │ - rsbeq r0, r4, r8, ror #7 │ │ │ │ + rsbeq r4, r5, r4, lsr #2 │ │ │ │ + rsbeq r4, r5, r4, ror r0 │ │ │ │ + rsbeq r0, r4, lr, lsl #8 │ │ │ │ + rsbeq r4, r5, r2, asr r0 │ │ │ │ + rsbeq r0, r4, ip, ror #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r2], pc, lsl #1 │ │ │ │ @ instruction: 0x461e4a7f │ │ │ │ strmi r4, [fp], r5, lsl #12 │ │ │ │ @@ -412480,18 +412480,18 @@ │ │ │ │ sbfx pc, r1, #16, #1 │ │ │ │ ldcl 6, cr15, [ip], {107} @ 0x6b │ │ │ │ strmi r9, [r1], sl, lsl #26 │ │ │ │ svclt 0x0000e7b1 │ │ │ │ rsbeq r8, pc, r6, asr #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r8, pc, r6, lsl lr @ │ │ │ │ - rsbeq r3, r5, r4, asr #28 │ │ │ │ - rsbeq r0, r4, r0, ror #3 │ │ │ │ - rsbeq r3, r5, r6, lsr #28 │ │ │ │ - rsbeq r0, r4, r0, asr #3 │ │ │ │ + rsbeq r3, r5, r8, asr #28 │ │ │ │ + rsbeq r0, r4, r4, ror #3 │ │ │ │ + rsbeq r3, r5, sl, lsr #28 │ │ │ │ + rsbeq r0, r4, r4, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecfcee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ @ instruction: 0xf99ef39a │ │ │ │ svc 0x000ef66b │ │ │ │ @@ -412512,16 +412512,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff4ef671 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6724478 │ │ │ │ blls 223d68 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlseq r5, r4, sp, r3 │ │ │ │ - rsbeq r0, r4, r0, lsr r1 │ │ │ │ + mlseq r5, r8, sp, r3 │ │ │ │ + rsbeq r0, r4, r4, lsr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 261214 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ blcs ffee40e8 │ │ │ │ @ instruction: 0xf8dfb0ab │ │ │ │ @@ -413288,98 +413288,98 @@ │ │ │ │ ldmdami r9, {r0, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2312 @ 0xfffff6f8 │ │ │ │ @ instruction: 0xf9fcf671 │ │ │ │ svclt 0x0000e531 │ │ │ │ mlseq pc, ip, ip, r8 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r8, pc, r6, ror #24 │ │ │ │ - rsbeq r3, r5, r0, lsl fp │ │ │ │ - strdeq r3, [r5], #-150 @ 0xffffff6a @ │ │ │ │ - mlseq r3, r0, sp, pc @ │ │ │ │ - ldrdeq r3, [r5], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq pc, r3, lr, ror #26 │ │ │ │ - rsbeq r3, r5, r8, lsr r9 │ │ │ │ - ldrdeq pc, [r3], #-194 @ 0xffffff3e @ │ │ │ │ - strhteq r3, [r5], #-124 @ 0xffffff84 │ │ │ │ - rsbeq pc, r3, r4, asr fp @ │ │ │ │ - mlseq r5, r8, r7, r3 │ │ │ │ - rsbeq pc, r3, r2, lsr fp @ │ │ │ │ - rsbeq r3, r5, r6, ror #14 │ │ │ │ - rsbeq pc, r3, r0, lsl #22 │ │ │ │ - rsbeq r3, r5, r6, lsl r7 │ │ │ │ - strhteq pc, [r3], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r3, r5, sl, ror #13 │ │ │ │ - rsbeq pc, r3, r4, lsl #21 │ │ │ │ - rsbeq r3, r5, r2, lsr #13 │ │ │ │ - rsbeq r3, r5, ip, ror r6 │ │ │ │ - rsbeq pc, r3, r0, lsr #20 │ │ │ │ - rsbeq r5, r8, ip, ror #14 │ │ │ │ - rsbeq r3, r5, sl, lsl #12 │ │ │ │ - rsbeq pc, r3, r4, lsr #19 │ │ │ │ - ldrdeq r3, [r5], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq pc, r3, lr, ror #18 │ │ │ │ - strhteq r3, [r5], #-84 @ 0xffffffac │ │ │ │ - rsbeq pc, r3, ip, asr #18 │ │ │ │ + rsbeq r3, r5, r4, lsl fp │ │ │ │ + strdeq r3, [r5], #-154 @ 0xffffff66 @ │ │ │ │ + mlseq r3, r4, sp, pc @ │ │ │ │ + ldrdeq r3, [r5], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq pc, r3, r2, ror sp @ │ │ │ │ + rsbeq r3, r5, ip, lsr r9 │ │ │ │ + ldrdeq pc, [r3], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r3, r5, r0, asr #15 │ │ │ │ + rsbeq pc, r3, r8, asr fp @ │ │ │ │ + mlseq r5, ip, r7, r3 │ │ │ │ + rsbeq pc, r3, r6, lsr fp @ │ │ │ │ + rsbeq r3, r5, sl, ror #14 │ │ │ │ + rsbeq pc, r3, r4, lsl #22 │ │ │ │ + rsbeq r3, r5, sl, lsl r7 │ │ │ │ + strhteq pc, [r3], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r3, r5, lr, ror #13 │ │ │ │ + rsbeq pc, r3, r8, lsl #21 │ │ │ │ + rsbeq r3, r5, r6, lsr #13 │ │ │ │ + rsbeq r3, r5, r0, lsl #13 │ │ │ │ + rsbeq pc, r3, r4, lsr #20 │ │ │ │ + rsbeq r5, r8, r0, ror r7 │ │ │ │ + rsbeq r3, r5, lr, lsl #12 │ │ │ │ + rsbeq pc, r3, r8, lsr #19 │ │ │ │ + ldrdeq r3, [r5], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq pc, r3, r2, ror r9 @ │ │ │ │ + strhteq r3, [r5], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq pc, r3, r0, asr r9 @ │ │ │ │ @ instruction: 0xfffff79f │ │ │ │ - rsbeq r3, r5, lr, asr #11 │ │ │ │ - mlseq r5, lr, r5, r3 │ │ │ │ - rsbeq r3, r5, r8, lsr r5 │ │ │ │ - rsbeq fp, r3, r0, lsl #8 │ │ │ │ - strdeq r3, [r5], #-72 @ 0xffffffb8 @ │ │ │ │ - mlseq r3, r2, r8, pc @ │ │ │ │ - ldrdeq r3, [r5], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq pc, r3, r4, ror r8 @ │ │ │ │ - rsbeq fp, r3, sl, lsl #7 │ │ │ │ - rsbeq r3, r5, sl, lsr #9 │ │ │ │ - rsbeq pc, r3, r6, asr #16 │ │ │ │ - rsbeq r3, r5, lr, lsl #9 │ │ │ │ - rsbeq pc, r3, sl, lsr #16 │ │ │ │ - rsbeq r3, r5, r2, ror r4 │ │ │ │ - rsbeq pc, r3, ip, lsl #16 │ │ │ │ - rsbeq r3, r5, r0, asr r4 │ │ │ │ - mlseq r5, lr, r4, r3 │ │ │ │ - rsbeq r3, r5, r2, lsr r4 │ │ │ │ - rsbeq pc, r3, ip, asr #15 │ │ │ │ - rsbeq r3, r5, r0, lsl r4 │ │ │ │ - rsbeq pc, r3, sl, lsr #15 │ │ │ │ - strdeq r3, [r5], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq pc, r3, lr, lsl #15 │ │ │ │ - strhteq r2, [r5], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq r3, r5, r4, asr #7 │ │ │ │ - rsbeq pc, r3, r0, ror #14 │ │ │ │ - rsbeq ip, r3, r4, asr #11 │ │ │ │ - mlseq r5, r4, r3, r3 │ │ │ │ - rsbeq pc, r3, r0, lsr r7 @ │ │ │ │ - rsbeq r3, r5, sl, ror #6 │ │ │ │ - rsbeq pc, r3, r6, lsl #14 │ │ │ │ - rsbeq ip, r3, sl, lsr #10 │ │ │ │ - rsbeq r3, r5, lr, lsr #6 │ │ │ │ - rsbeq pc, r3, sl, asr #13 │ │ │ │ - rsbeq r3, r5, r4, lsl #6 │ │ │ │ - rsbeq pc, r3, r0, lsr #13 │ │ │ │ - ldrdeq r3, [r5], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq pc, r3, r4, ror r6 @ │ │ │ │ - rsbeq r3, r5, ip, lsr #5 │ │ │ │ - rsbeq pc, r3, r8, asr #12 │ │ │ │ - rsbeq r0, r9, r0, lsr #30 │ │ │ │ - rsbeq r2, r5, sl, asr r9 │ │ │ │ - strdeq sl, [r6], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r3, r5, sl, ror #5 │ │ │ │ - ldrdeq r7, [r3], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq pc, r3, ip, ror #14 │ │ │ │ - rsbeq r2, r5, r0, lsr #2 │ │ │ │ - strhteq r3, [r5], #-34 @ 0xffffffde │ │ │ │ - rsbeq r3, r5, r6, lsr #5 │ │ │ │ - strhteq r2, [r5], #-28 @ 0xffffffe4 │ │ │ │ - rsbeq r3, r5, lr, lsr #3 │ │ │ │ - rsbeq pc, r3, sl, asr #10 │ │ │ │ - mlseq r5, r4, r1, r3 │ │ │ │ - rsbeq pc, r3, r0, lsr r5 @ │ │ │ │ - rsbeq r3, r5, sl, ror r1 │ │ │ │ - rsbeq pc, r3, r6, lsl r5 @ │ │ │ │ + ldrdeq r3, [r5], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r3, r5, r2, lsr #11 │ │ │ │ + rsbeq r3, r5, ip, lsr r5 │ │ │ │ + rsbeq fp, r3, r4, lsl #8 │ │ │ │ + strdeq r3, [r5], #-76 @ 0xffffffb4 @ │ │ │ │ + mlseq r3, r6, r8, pc @ │ │ │ │ + ldrdeq r3, [r5], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq pc, r3, r8, ror r8 @ │ │ │ │ + rsbeq fp, r3, lr, lsl #7 │ │ │ │ + rsbeq r3, r5, lr, lsr #9 │ │ │ │ + rsbeq pc, r3, sl, asr #16 │ │ │ │ + mlseq r5, r2, r4, r3 │ │ │ │ + rsbeq pc, r3, lr, lsr #16 │ │ │ │ + rsbeq r3, r5, r6, ror r4 │ │ │ │ + rsbeq pc, r3, r0, lsl r8 @ │ │ │ │ + rsbeq r3, r5, r4, asr r4 │ │ │ │ + rsbeq r3, r5, r2, lsr #9 │ │ │ │ + rsbeq r3, r5, r6, lsr r4 │ │ │ │ + ldrdeq pc, [r3], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r3, r5, r4, lsl r4 │ │ │ │ + rsbeq pc, r3, lr, lsr #15 │ │ │ │ + strdeq r3, [r5], #-56 @ 0xffffffc8 @ │ │ │ │ + mlseq r3, r2, r7, pc @ │ │ │ │ + strhteq r2, [r5], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq r3, r5, r8, asr #7 │ │ │ │ + rsbeq pc, r3, r4, ror #14 │ │ │ │ + rsbeq ip, r3, r8, asr #11 │ │ │ │ + mlseq r5, r8, r3, r3 │ │ │ │ + rsbeq pc, r3, r4, lsr r7 @ │ │ │ │ + rsbeq r3, r5, lr, ror #6 │ │ │ │ + rsbeq pc, r3, sl, lsl #14 │ │ │ │ + rsbeq ip, r3, lr, lsr #10 │ │ │ │ + rsbeq r3, r5, r2, lsr r3 │ │ │ │ + rsbeq pc, r3, lr, asr #13 │ │ │ │ + rsbeq r3, r5, r8, lsl #6 │ │ │ │ + rsbeq pc, r3, r4, lsr #13 │ │ │ │ + ldrdeq r3, [r5], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq pc, r3, r8, ror r6 @ │ │ │ │ + strhteq r3, [r5], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq pc, r3, ip, asr #12 │ │ │ │ + rsbeq r0, r9, r4, lsr #30 │ │ │ │ + rsbeq r2, r5, lr, asr r9 │ │ │ │ + strdeq sl, [r6], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r3, r5, lr, ror #5 │ │ │ │ + ldrdeq r7, [r3], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq pc, r3, r0, ror r7 @ │ │ │ │ + rsbeq r2, r5, r4, lsr #2 │ │ │ │ + strhteq r3, [r5], #-38 @ 0xffffffda │ │ │ │ + rsbeq r3, r5, sl, lsr #5 │ │ │ │ + rsbeq r2, r5, r0, asr #3 │ │ │ │ + strhteq r3, [r5], #-18 @ 0xffffffee │ │ │ │ + rsbeq pc, r3, lr, asr #10 │ │ │ │ + mlseq r5, r8, r1, r3 │ │ │ │ + rsbeq pc, r3, r4, lsr r5 @ │ │ │ │ + rsbeq r3, r5, lr, ror r1 │ │ │ │ + rsbeq pc, r3, sl, lsl r5 @ │ │ │ │ vrsubhn.i32 d4, , q12 │ │ │ │ cdp 14, 11, cr15, cr0, cr7, {0} │ │ │ │ strtmi r8, [r8], -r0, asr #22 │ │ │ │ blx 1b638d6 │ │ │ │ cdp 6, 3, cr4, cr8, cr8, {1} │ │ │ │ vmov.f64 d7, d0 │ │ │ │ @ instruction: 0xf3998b47 │ │ │ │ @@ -413638,43 +413638,43 @@ │ │ │ │ teqpvc pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 4, pc, cr0, cr0, {3} @ │ │ │ │ stmdbls r8, {r0, r1, r2, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf6704478 │ │ │ │ @ instruction: 0xf7ffff3b │ │ │ │ svclt 0x0000ba70 │ │ │ │ - rsbeq r2, r5, r2, lsr pc │ │ │ │ - rsbeq pc, r3, lr, asr #5 │ │ │ │ - rsbeq r2, r5, r8, lsl pc │ │ │ │ - strhteq pc, [r3], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r2, r5, r0, ror #29 │ │ │ │ - rsbeq pc, r3, ip, ror r2 @ │ │ │ │ - mlseq r5, r4, lr, r2 │ │ │ │ - rsbeq pc, r3, r0, lsr r2 @ │ │ │ │ - rsbeq r2, r5, ip, ror #28 │ │ │ │ - rsbeq pc, r3, r8, lsl #4 │ │ │ │ - rsbeq r2, r5, r4, lsr lr │ │ │ │ - ldrdeq pc, [r3], #-16 @ │ │ │ │ - rsbeq r2, r5, r4, ror #27 │ │ │ │ - rsbeq pc, r3, r0, lsl #3 │ │ │ │ - strhteq r2, [r5], #-214 @ 0xffffff2a │ │ │ │ - rsbeq pc, r3, r2, asr r1 @ │ │ │ │ - rsbeq r2, r5, r8, lsl #27 │ │ │ │ - rsbeq pc, r3, r4, lsr #2 │ │ │ │ - rsbeq r2, r5, ip, ror #26 │ │ │ │ - rsbeq pc, r3, r8, lsl #2 │ │ │ │ - rsbeq r2, r5, lr, lsr sp │ │ │ │ - ldrdeq pc, [r3], #-10 @ │ │ │ │ - rsbeq r2, r5, lr, lsr ip │ │ │ │ - rsbeq r2, r5, r8, lsr ip │ │ │ │ - ldrdeq lr, [r3], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r2, r5, ip, lsl ip │ │ │ │ - strhteq lr, [r3], #-246 @ 0xffffff0a │ │ │ │ - strdeq r2, [r5], #-184 @ 0xffffff48 @ │ │ │ │ - mlseq r3, r4, pc, lr @ │ │ │ │ + rsbeq r2, r5, r6, lsr pc │ │ │ │ + ldrdeq pc, [r3], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r2, r5, ip, lsl pc │ │ │ │ + strhteq pc, [r3], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq r2, r5, r4, ror #29 │ │ │ │ + rsbeq pc, r3, r0, lsl #5 │ │ │ │ + mlseq r5, r8, lr, r2 │ │ │ │ + rsbeq pc, r3, r4, lsr r2 @ │ │ │ │ + rsbeq r2, r5, r0, ror lr │ │ │ │ + rsbeq pc, r3, ip, lsl #4 │ │ │ │ + rsbeq r2, r5, r8, lsr lr │ │ │ │ + ldrdeq pc, [r3], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r2, r5, r8, ror #27 │ │ │ │ + rsbeq pc, r3, r4, lsl #3 │ │ │ │ + strhteq r2, [r5], #-218 @ 0xffffff26 │ │ │ │ + rsbeq pc, r3, r6, asr r1 @ │ │ │ │ + rsbeq r2, r5, ip, lsl #27 │ │ │ │ + rsbeq pc, r3, r8, lsr #2 │ │ │ │ + rsbeq r2, r5, r0, ror sp │ │ │ │ + rsbeq pc, r3, ip, lsl #2 │ │ │ │ + rsbeq r2, r5, r2, asr #26 │ │ │ │ + ldrdeq pc, [r3], #-14 @ │ │ │ │ + rsbeq r2, r5, r2, asr #24 │ │ │ │ + rsbeq r2, r5, ip, lsr ip │ │ │ │ + ldrdeq lr, [r3], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r2, r5, r0, lsr #24 │ │ │ │ + strhteq lr, [r3], #-250 @ 0xffffff06 │ │ │ │ + strdeq r2, [r5], #-188 @ 0xffffff44 @ │ │ │ │ + mlseq r3, r8, pc, lr @ │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strbcs pc, [r8], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r6], -r8, asr #9 │ │ │ │ @@ -413978,75 +413978,75 @@ │ │ │ │ svccc 0x00e54fdf │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ mlseq pc, ip, sl, r7 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r5, sl, lsl fp │ │ │ │ + rsbeq r2, r5, lr, lsl fp │ │ │ │ @ instruction: 0xffffedad │ │ │ │ - rsbeq r2, r5, r6, asr #23 │ │ │ │ - rsbeq r4, r8, r8, lsr #24 │ │ │ │ + rsbeq r2, r5, sl, asr #23 │ │ │ │ + rsbeq r4, r8, ip, lsr #24 │ │ │ │ andeq r0, r0, r7, lsl #14 │ │ │ │ - strhteq r2, [r5], #-174 @ 0xffffff52 │ │ │ │ - rsbeq lr, r3, r8, asr lr │ │ │ │ + rsbeq r2, r5, r2, asr #21 │ │ │ │ + rsbeq lr, r3, ip, asr lr │ │ │ │ rsbeq r7, pc, lr, ror #19 │ │ │ │ - rsbeq r2, r5, r0, lsl #21 │ │ │ │ - rsbeq lr, r3, sl, lsl lr │ │ │ │ + rsbeq r2, r5, r4, lsl #21 │ │ │ │ + rsbeq lr, r3, lr, lsl lr │ │ │ │ @ instruction: 0xffffe807 │ │ │ │ @ instruction: 0xffffe729 │ │ │ │ - rsbeq r2, r5, lr, lsr sl │ │ │ │ - ldrdeq lr, [r3], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r2, r5, r4, lsr #20 │ │ │ │ - rsbeq lr, r3, r0, asr #27 │ │ │ │ + rsbeq r2, r5, r2, asr #20 │ │ │ │ + ldrdeq lr, [r3], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r2, r5, r8, lsr #20 │ │ │ │ + rsbeq lr, r3, r4, asr #27 │ │ │ │ @ instruction: 0xffffe62f │ │ │ │ - rsbeq r1, r5, lr, asr #22 │ │ │ │ - rsbeq r2, r5, r0, lsl fp │ │ │ │ - strhteq r2, [r5], #-154 @ 0xffffff66 │ │ │ │ - rsbeq lr, r3, r6, asr sp │ │ │ │ - rsbeq r2, r5, r0, lsr #19 │ │ │ │ - rsbeq lr, r3, ip, lsr sp │ │ │ │ - mlseq r5, r0, sl, r1 │ │ │ │ - strhteq r2, [r5], #-172 @ 0xffffff54 │ │ │ │ - rsbeq r2, r5, ip, asr #18 │ │ │ │ - rsbeq lr, r3, r8, ror #25 │ │ │ │ - rsbeq r2, r5, r8, lsl #21 │ │ │ │ - ldrdeq r1, [r5], #-164 @ 0xffffff5c @ │ │ │ │ - strdeq r2, [r5], #-136 @ 0xffffff78 @ │ │ │ │ - mlseq r3, r4, ip, lr │ │ │ │ - ldrdeq r2, [r5], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq lr, r3, r4, ror ip │ │ │ │ - rsbeq r2, r5, r6, lsr sl │ │ │ │ - rsbeq r2, r5, r0, ror #20 │ │ │ │ - mlseq r5, r2, r8, r2 │ │ │ │ - rsbeq lr, r3, lr, lsr #24 │ │ │ │ - rsbeq r2, r5, r4, ror sl │ │ │ │ - rsbeq r2, r5, lr, lsr #20 │ │ │ │ - rsbeq r2, r5, sl, lsr r8 │ │ │ │ - ldrdeq lr, [r3], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r1, r5, r4, lsr sl │ │ │ │ - rsbeq r2, r5, sl, asr sl │ │ │ │ - strdeq r2, [r5], #-118 @ 0xffffff8a @ │ │ │ │ - mlseq r3, r2, fp, lr │ │ │ │ - rsbeq r2, r5, ip, lsr sl │ │ │ │ - rsbeq r2, r5, r6, ror sl │ │ │ │ - strhteq r2, [r5], #-114 @ 0xffffff8e │ │ │ │ - rsbeq lr, r3, lr, asr #22 │ │ │ │ - rsbeq r2, r5, r4, asr sl │ │ │ │ - rsbeq r2, r5, lr, lsl #21 │ │ │ │ - rsbeq r2, r5, sl, ror #14 │ │ │ │ - rsbeq lr, r3, r6, lsl #22 │ │ │ │ - rsbeq r2, r5, r4, lsr #2 │ │ │ │ - rsbeq r2, r5, sl, ror #20 │ │ │ │ - rsbeq r2, r5, r6, lsr #14 │ │ │ │ - rsbeq lr, r3, r2, asr #21 │ │ │ │ - rsbeq r2, r5, lr, asr #20 │ │ │ │ - rsbeq r2, r5, r0, lsl #21 │ │ │ │ - rsbeq r2, r5, sl, ror #13 │ │ │ │ - rsbeq lr, r3, r6, lsl #21 │ │ │ │ + rsbeq r1, r5, r2, asr fp │ │ │ │ + rsbeq r2, r5, r4, lsl fp │ │ │ │ + strhteq r2, [r5], #-158 @ 0xffffff62 │ │ │ │ + rsbeq lr, r3, sl, asr sp │ │ │ │ + rsbeq r2, r5, r4, lsr #19 │ │ │ │ + rsbeq lr, r3, r0, asr #26 │ │ │ │ + mlseq r5, r4, sl, r1 │ │ │ │ + rsbeq r2, r5, r0, asr #21 │ │ │ │ + rsbeq r2, r5, r0, asr r9 │ │ │ │ + rsbeq lr, r3, ip, ror #25 │ │ │ │ + rsbeq r2, r5, ip, lsl #21 │ │ │ │ + ldrdeq r1, [r5], #-168 @ 0xffffff58 @ │ │ │ │ + strdeq r2, [r5], #-140 @ 0xffffff74 @ │ │ │ │ + mlseq r3, r8, ip, lr │ │ │ │ + ldrdeq r2, [r5], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq lr, r3, r8, ror ip │ │ │ │ + rsbeq r2, r5, sl, lsr sl │ │ │ │ + rsbeq r2, r5, r4, ror #20 │ │ │ │ + mlseq r5, r6, r8, r2 │ │ │ │ + rsbeq lr, r3, r2, lsr ip │ │ │ │ + rsbeq r2, r5, r8, ror sl │ │ │ │ + rsbeq r2, r5, r2, lsr sl │ │ │ │ + rsbeq r2, r5, lr, lsr r8 │ │ │ │ + ldrdeq lr, [r3], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r1, r5, r8, lsr sl │ │ │ │ + rsbeq r2, r5, lr, asr sl │ │ │ │ + strdeq r2, [r5], #-122 @ 0xffffff86 @ │ │ │ │ + mlseq r3, r6, fp, lr │ │ │ │ + rsbeq r2, r5, r0, asr #20 │ │ │ │ + rsbeq r2, r5, sl, ror sl │ │ │ │ + strhteq r2, [r5], #-118 @ 0xffffff8a │ │ │ │ + rsbeq lr, r3, r2, asr fp │ │ │ │ + rsbeq r2, r5, r8, asr sl │ │ │ │ + mlseq r5, r2, sl, r2 │ │ │ │ + rsbeq r2, r5, lr, ror #14 │ │ │ │ + rsbeq lr, r3, sl, lsl #22 │ │ │ │ + rsbeq r2, r5, r8, lsr #2 │ │ │ │ + rsbeq r2, r5, lr, ror #20 │ │ │ │ + rsbeq r2, r5, sl, lsr #14 │ │ │ │ + rsbeq lr, r3, r6, asr #21 │ │ │ │ + rsbeq r2, r5, r2, asr sl │ │ │ │ + rsbeq r2, r5, r4, lsl #21 │ │ │ │ + rsbeq r2, r5, lr, ror #13 │ │ │ │ + rsbeq lr, r3, sl, lsl #21 │ │ │ │ @ instruction: 0xf1054a5a │ │ │ │ ldmdbmi sl, {r2, r3, r4, r5, r6, r8, r9}^ │ │ │ │ streq lr, [r0, -sp, asr #19] │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ vabdl.u8 , d2, d2 │ │ │ │ @ instruction: 0x4604ff77 │ │ │ │ @@ -414130,38 +414130,38 @@ │ │ │ │ ldmdami ip, {r2, r3, r6, r7, sl, fp, sp, pc} │ │ │ │ msrmi (UNDEF: 109), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fea65050 │ │ │ │ @ instruction: 0x46214819 │ │ │ │ @ instruction: 0xf6704478 │ │ │ │ ldrt pc, [lr], #2909 @ 0xb5d @ │ │ │ │ - rsbeq r2, r5, r8, lsr #18 │ │ │ │ - rsbeq r2, r5, r6, ror #18 │ │ │ │ - rsbeq r2, r5, lr, ror #10 │ │ │ │ - rsbeq lr, r3, sl, lsl #18 │ │ │ │ - rsbeq r2, r5, r2, asr r9 │ │ │ │ - mlseq r5, r0, r9, r2 │ │ │ │ - rsbeq r2, r5, r4, lsr r5 │ │ │ │ - ldrdeq lr, [r3], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r2, r5, r8, ror r9 │ │ │ │ - ldrdeq r2, [r5], #-154 @ 0xffffff66 @ │ │ │ │ - strdeq r2, [r5], #-74 @ 0xffffffb6 @ │ │ │ │ - mlseq r3, r6, r8, lr │ │ │ │ - rsbeq r2, r5, r2, asr #19 │ │ │ │ - rsbeq r2, r5, r0, lsl #20 │ │ │ │ - rsbeq r2, r5, r0, asr #9 │ │ │ │ - rsbeq lr, r3, ip, asr r8 │ │ │ │ - rsbeq r2, r5, lr, lsl sl │ │ │ │ + rsbeq r2, r5, ip, lsr #18 │ │ │ │ + rsbeq r2, r5, sl, ror #18 │ │ │ │ + rsbeq r2, r5, r2, ror r5 │ │ │ │ + rsbeq lr, r3, lr, lsl #18 │ │ │ │ + rsbeq r2, r5, r6, asr r9 │ │ │ │ + mlseq r5, r4, r9, r2 │ │ │ │ + rsbeq r2, r5, r8, lsr r5 │ │ │ │ + ldrdeq lr, [r3], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r2, r5, ip, ror r9 │ │ │ │ ldrdeq r2, [r5], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r2, r5, r8, ror r4 │ │ │ │ - rsbeq lr, r3, r4, lsl r8 │ │ │ │ - strdeq r2, [r5], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r2, r5, r0, asr #20 │ │ │ │ - rsbeq r2, r5, ip, lsr r4 │ │ │ │ - ldrdeq lr, [r3], #-120 @ 0xffffff88 @ │ │ │ │ + strdeq r2, [r5], #-78 @ 0xffffffb2 @ │ │ │ │ + mlseq r3, sl, r8, lr │ │ │ │ + rsbeq r2, r5, r6, asr #19 │ │ │ │ + rsbeq r2, r5, r4, lsl #20 │ │ │ │ + rsbeq r2, r5, r4, asr #9 │ │ │ │ + rsbeq lr, r3, r0, ror #16 │ │ │ │ + rsbeq r2, r5, r2, lsr #20 │ │ │ │ + rsbeq r2, r5, r2, ror #19 │ │ │ │ + rsbeq r2, r5, ip, ror r4 │ │ │ │ + rsbeq lr, r3, r8, lsl r8 │ │ │ │ + rsbeq r2, r5, r2, lsl #20 │ │ │ │ + rsbeq r2, r5, r4, asr #20 │ │ │ │ + rsbeq r2, r5, r0, asr #8 │ │ │ │ + ldrdeq lr, [r3], #-124 @ 0xffffff84 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecfe904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [r4], #-1020 @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -414171,16 +414171,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 16e50ec │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6704478 │ │ │ │ blls 226374 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r2, r5, r0, lsr #7 │ │ │ │ - rsbeq lr, r3, ip, lsr r7 │ │ │ │ + rsbeq r2, r5, r4, lsr #7 │ │ │ │ + rsbeq lr, r3, r0, asr #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecfe954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ mcr2 2, 4, pc, cr6, cr10, {3} @ │ │ │ │ @@ -414191,15 +414191,15 @@ │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ cmpcc ip, r3, asr #24 │ │ │ │ ldrbtmi r6, [fp], #-2122 @ 0xfffff7b6 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf66d0092 │ │ │ │ andcs pc, r1, fp, asr #23 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r2, r5, lr, asr #18 │ │ │ │ + rsbeq r2, r5, r2, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecfe99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 76b724 │ │ │ │ blmi 7939bc │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -414221,15 +414221,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf669bd30 │ │ │ │ svclt 0x0000ef3a │ │ │ │ rsbeq r7, pc, r6, ror #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r2, [r5], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r2, r5, r2, lsl #18 │ │ │ │ rsbeq r7, pc, ip, lsr #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed0a434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r0, asr #31 │ │ │ │ @ instruction: 0x2181f891 │ │ │ │ @@ -414381,16 +414381,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8aef670 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6704478 │ │ │ │ blls 226028 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r2, r5, r4, ror r6 │ │ │ │ - strdeq lr, [r3], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r2, r5, r8, ror r6 │ │ │ │ + strdeq lr, [r3], #-52 @ 0xffffffcc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3e2f54 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 19e5dd8 │ │ │ │ ldclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ blmi fec7951c │ │ │ │ @@ -414562,30 +414562,30 @@ │ │ │ │ @ instruction: 0xf6704478 │ │ │ │ strb pc, [pc, r5, lsl #16]! @ │ │ │ │ ldc 6, cr15, [r0], {105} @ 0x69 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, pc, r4, asr pc @ │ │ │ │ - rsbeq r2, r5, r4, lsr #12 │ │ │ │ - rsbeq r2, r5, r6, ror #11 │ │ │ │ - rsbeq lr, r3, r2, ror #6 │ │ │ │ + rsbeq r2, r5, r8, lsr #12 │ │ │ │ + rsbeq r2, r5, sl, ror #11 │ │ │ │ + rsbeq lr, r3, r6, ror #6 │ │ │ │ strdeq r6, [pc], #-236 @ │ │ │ │ - rsbeq r2, r5, sl, lsl #11 │ │ │ │ - rsbeq r2, r5, lr, asr r4 │ │ │ │ - ldrdeq lr, [r3], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r2, r5, r8, lsr #8 │ │ │ │ - rsbeq lr, r3, r4, lsr #3 │ │ │ │ - rsbeq r2, r5, lr, lsl #8 │ │ │ │ - rsbeq lr, r3, sl, lsl #3 │ │ │ │ - ldrdeq r2, [r5], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq r2, r5, ip, asr #7 │ │ │ │ - rsbeq lr, r3, r6, asr #2 │ │ │ │ - rsbeq r2, r5, lr, lsr #7 │ │ │ │ - rsbeq lr, r3, r8, lsr #2 │ │ │ │ + rsbeq r2, r5, lr, lsl #11 │ │ │ │ + rsbeq r2, r5, r2, ror #8 │ │ │ │ + ldrdeq lr, [r3], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r2, r5, ip, lsr #8 │ │ │ │ + rsbeq lr, r3, r8, lsr #3 │ │ │ │ + rsbeq r2, r5, r2, lsl r4 │ │ │ │ + rsbeq lr, r3, lr, lsl #3 │ │ │ │ + ldrdeq r2, [r5], #-60 @ 0xffffffc4 @ │ │ │ │ + ldrdeq r2, [r5], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq lr, r3, sl, asr #2 │ │ │ │ + strhteq r2, [r5], #-50 @ 0xffffffce │ │ │ │ + rsbeq lr, r3, ip, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecfefac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ blx 18647a6 │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @@ -414614,17 +414614,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 13, cr15, cr10, cr15, {3} │ │ │ │ @ instruction: 0xf04f4806 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff94f66f │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ - rsbeq r2, r5, r0, ror #5 │ │ │ │ - rsbeq r2, r5, ip, asr #5 │ │ │ │ - rsbeq lr, r3, r6, asr #32 │ │ │ │ + rsbeq r2, r5, r4, ror #5 │ │ │ │ + ldrdeq r2, [r5], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq lr, r3, sl, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 263300 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ ssat pc, #5, pc, asr #17 @ │ │ │ │ @ instruction: 0xf8dfb0b1 │ │ │ │ @@ -415050,25 +415050,25 @@ │ │ │ │ @ instruction: 0xf669e4c6 │ │ │ │ cdp 8, 11, cr14, cr7, cr2, {6} │ │ │ │ ldrb r7, [r4, -r0, lsl #22] │ │ │ │ ... │ │ │ │ strhteq r6, [pc], #-176 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, pc, lr, lsl #23 │ │ │ │ - rsbeq r2, r5, ip, asr r0 │ │ │ │ - mlseq r5, r2, lr, r1 │ │ │ │ - rsbeq sp, r3, lr, lsl #24 │ │ │ │ - strdeq r1, [r5], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq sp, r3, r0, ror fp │ │ │ │ - rsbeq r1, r5, r6, lsl sp │ │ │ │ - mlseq r3, r2, sl, sp │ │ │ │ - rsbeq r1, r5, r2, asr #25 │ │ │ │ - rsbeq sp, r3, lr, lsr sl │ │ │ │ - rsbeq r1, r5, r0, lsr #24 │ │ │ │ - rsbeq r1, r5, r2, lsl #24 │ │ │ │ + rsbeq r2, r5, r0, rrx │ │ │ │ + mlseq r5, r6, lr, r1 │ │ │ │ + rsbeq sp, r3, r2, lsl ip │ │ │ │ + strdeq r1, [r5], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq sp, r3, r4, ror fp │ │ │ │ + rsbeq r1, r5, sl, lsl sp │ │ │ │ + mlseq r3, r6, sl, sp │ │ │ │ + rsbeq r1, r5, r6, asr #25 │ │ │ │ + rsbeq sp, r3, r2, asr #20 │ │ │ │ + rsbeq r1, r5, r4, lsr #24 │ │ │ │ + rsbeq r1, r5, r6, lsl #24 │ │ │ │ ldrbmi r4, [r0], -r9, lsr #12 │ │ │ │ ldc2 3, cr15, [sl], #496 @ 0x1f0 │ │ │ │ andls r4, r8, r5, lsl #12 │ │ │ │ vmin.u q10, q6, q0 │ │ │ │ bls 4677bc │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwcs r9, #17154 @ 0x4302 │ │ │ │ @@ -415719,107 +415719,107 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 3, cr15, cr6, cr14, {3} │ │ │ │ strtmi r4, [r9], -r0, ror #16 │ │ │ │ @ instruction: 0xf66e4478 │ │ │ │ @ instruction: 0xf7fffef1 │ │ │ │ vadd.f64 d11, d23, d1 │ │ │ │ ldrb r7, [r6, r6, lsl #22] │ │ │ │ - mlseq r5, r8, sl, r1 │ │ │ │ - rsbeq r1, r5, r0, lsl #21 │ │ │ │ - strdeq sp, [r3], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r1, r5, r4, asr sl │ │ │ │ - rsbeq sp, r3, lr, asr #15 │ │ │ │ - rsbeq r1, r5, lr, lsr sl │ │ │ │ - strdeq r1, [r5], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq sp, r3, r0, ror r7 │ │ │ │ - rsbeq r1, r5, r0, asr #18 │ │ │ │ - strhteq sp, [r3], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r1, r5, sl, lsl r9 │ │ │ │ - mlseq r3, r2, r6, sp │ │ │ │ + mlseq r5, ip, sl, r1 │ │ │ │ + rsbeq r1, r5, r4, lsl #21 │ │ │ │ + strdeq sp, [r3], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r1, r5, r8, asr sl │ │ │ │ + ldrdeq sp, [r3], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r1, r5, r2, asr #20 │ │ │ │ + strdeq r1, [r5], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq sp, r3, r4, ror r7 │ │ │ │ + rsbeq r1, r5, r4, asr #18 │ │ │ │ + strhteq sp, [r3], #-110 @ 0xffffff92 │ │ │ │ + rsbeq r1, r5, lr, lsl r9 │ │ │ │ + mlseq r3, r6, r6, sp │ │ │ │ @ instruction: 0xfffff227 │ │ │ │ - rsbeq r1, r5, lr, lsr r9 │ │ │ │ - rsbeq r1, r5, r8, lsl r9 │ │ │ │ - strdeq r1, [r5], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq sp, r3, r6, ror r5 │ │ │ │ - rsbeq r1, r5, r0, ror #15 │ │ │ │ - rsbeq sp, r3, sl, asr r5 │ │ │ │ - rsbeq r1, r5, r2, asr #15 │ │ │ │ - rsbeq sp, r3, r8, lsr r5 │ │ │ │ - rsbeq r1, r5, ip, ror #14 │ │ │ │ - rsbeq sp, r3, r6, ror #9 │ │ │ │ - rsbeq r1, r5, sl, asr #14 │ │ │ │ - rsbeq sp, r3, r4, asr #9 │ │ │ │ - strdeq r8, [r3], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r1, r5, r6, lsl r7 │ │ │ │ - mlseq r3, r0, r4, sp │ │ │ │ - strdeq r1, [r5], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r1, r5, r4, asr #14 │ │ │ │ - ldrdeq r1, [r5], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq sp, r3, r0, asr r4 │ │ │ │ - strhteq r1, [r5], #-104 @ 0xffffff98 │ │ │ │ - rsbeq sp, r3, r0, lsr r4 │ │ │ │ - mlseq r5, r8, r6, r1 │ │ │ │ - rsbeq sp, r3, r2, lsl r4 │ │ │ │ - rsbeq r8, r3, r6, lsr #30 │ │ │ │ - rsbeq r1, r5, r6, ror #12 │ │ │ │ - rsbeq sp, r3, r0, ror #7 │ │ │ │ - rsbeq r0, r5, r8 │ │ │ │ - rsbeq r1, r5, r4, lsr r6 │ │ │ │ - rsbeq sp, r3, lr, lsr #7 │ │ │ │ - rsbeq r1, r5, r8, lsl #12 │ │ │ │ - rsbeq sp, r3, r2, lsl #7 │ │ │ │ - rsbeq sl, r3, r2, lsr #3 │ │ │ │ - rsbeq lr, r4, r0, ror #4 │ │ │ │ - mlseq r5, r8, r5, r1 │ │ │ │ - rsbeq sp, r3, r2, lsl r3 │ │ │ │ - rsbeq r1, r5, sl, ror r5 │ │ │ │ - strdeq sp, [r3], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq sl, r3, r6, asr r1 │ │ │ │ - rsbeq r1, r5, r6, asr #10 │ │ │ │ - rsbeq sp, r3, r0, asr #5 │ │ │ │ - rsbeq r1, r5, sl, lsl r5 │ │ │ │ - mlseq r3, r4, r2, sp │ │ │ │ - rsbeq r1, r5, ip, ror #9 │ │ │ │ - rsbeq sp, r3, r6, ror #4 │ │ │ │ - strhteq r1, [r5], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq sp, r3, r8, lsr r2 │ │ │ │ - rsbeq lr, r8, lr, lsl #22 │ │ │ │ - rsbeq r0, r5, r8, asr #10 │ │ │ │ - rsbeq r8, r6, r0, ror #17 │ │ │ │ - ldrdeq r0, [r5], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r5, r3, r4, asr #5 │ │ │ │ - rsbeq sp, r3, ip, asr r3 │ │ │ │ - rsbeq pc, r4, r0, lsl sp @ │ │ │ │ - rsbeq r0, r5, r4, lsr #29 │ │ │ │ - mlseq r5, sl, lr, r0 │ │ │ │ - strhteq pc, [r4], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r1, r5, r8, asr #7 │ │ │ │ - rsbeq sp, r3, r4, asr #2 │ │ │ │ - rsbeq r1, r5, lr, lsr #7 │ │ │ │ - rsbeq sp, r3, sl, lsr #2 │ │ │ │ - mlseq r5, r4, r3, r1 │ │ │ │ - rsbeq sp, r3, r0, lsl r1 │ │ │ │ - rsbeq r1, r5, r8, asr #5 │ │ │ │ - rsbeq sp, r3, r4, asr #32 │ │ │ │ - mlseq r5, ip, r2, r1 │ │ │ │ - rsbeq sp, r3, r8, lsl r0 │ │ │ │ - rsbeq r1, r5, r0, ror r2 │ │ │ │ - rsbeq ip, r3, ip, ror #31 │ │ │ │ - rsbeq r1, r5, r2, asr #4 │ │ │ │ - strhteq ip, [r3], #-254 @ 0xffffff02 │ │ │ │ - rsbeq r1, r5, r6, lsr #4 │ │ │ │ - rsbeq ip, r3, r2, lsr #31 │ │ │ │ - rsbeq r1, r5, sl, lsl #4 │ │ │ │ - rsbeq ip, r3, r6, lsl #31 │ │ │ │ - rsbeq r1, r5, lr, ror #3 │ │ │ │ - rsbeq ip, r3, sl, ror #30 │ │ │ │ - rsbeq r1, r5, r0, lsr #3 │ │ │ │ - rsbeq ip, r3, ip, lsl pc │ │ │ │ - rsbeq r1, r5, r4, lsl #3 │ │ │ │ - rsbeq ip, r3, r0, lsl #30 │ │ │ │ + rsbeq r1, r5, r2, asr #18 │ │ │ │ + rsbeq r1, r5, ip, lsl r9 │ │ │ │ + rsbeq r1, r5, r0, lsl #16 │ │ │ │ + rsbeq sp, r3, sl, ror r5 │ │ │ │ + rsbeq r1, r5, r4, ror #15 │ │ │ │ + rsbeq sp, r3, lr, asr r5 │ │ │ │ + rsbeq r1, r5, r6, asr #15 │ │ │ │ + rsbeq sp, r3, ip, lsr r5 │ │ │ │ + rsbeq r1, r5, r0, ror r7 │ │ │ │ + rsbeq sp, r3, sl, ror #9 │ │ │ │ + rsbeq r1, r5, lr, asr #14 │ │ │ │ + rsbeq sp, r3, r8, asr #9 │ │ │ │ + rsbeq r9, r3, r2 │ │ │ │ + rsbeq r1, r5, sl, lsl r7 │ │ │ │ + mlseq r3, r4, r4, sp │ │ │ │ + strdeq r1, [r5], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r1, r5, r8, asr #14 │ │ │ │ + ldrdeq r1, [r5], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq sp, r3, r4, asr r4 │ │ │ │ + strhteq r1, [r5], #-108 @ 0xffffff94 │ │ │ │ + rsbeq sp, r3, r4, lsr r4 │ │ │ │ + mlseq r5, ip, r6, r1 │ │ │ │ + rsbeq sp, r3, r6, lsl r4 │ │ │ │ + rsbeq r8, r3, sl, lsr #30 │ │ │ │ + rsbeq r1, r5, sl, ror #12 │ │ │ │ + rsbeq sp, r3, r4, ror #7 │ │ │ │ + rsbeq r0, r5, ip │ │ │ │ + rsbeq r1, r5, r8, lsr r6 │ │ │ │ + strhteq sp, [r3], #-50 @ 0xffffffce │ │ │ │ + rsbeq r1, r5, ip, lsl #12 │ │ │ │ + rsbeq sp, r3, r6, lsl #7 │ │ │ │ + rsbeq sl, r3, r6, lsr #3 │ │ │ │ + rsbeq lr, r4, r4, ror #4 │ │ │ │ + mlseq r5, ip, r5, r1 │ │ │ │ + rsbeq sp, r3, r6, lsl r3 │ │ │ │ + rsbeq r1, r5, lr, ror r5 │ │ │ │ + strdeq sp, [r3], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq sl, r3, sl, asr r1 │ │ │ │ + rsbeq r1, r5, sl, asr #10 │ │ │ │ + rsbeq sp, r3, r4, asr #5 │ │ │ │ + rsbeq r1, r5, lr, lsl r5 │ │ │ │ + mlseq r3, r8, r2, sp │ │ │ │ + strdeq r1, [r5], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq sp, r3, sl, ror #4 │ │ │ │ + rsbeq r1, r5, r2, asr #9 │ │ │ │ + rsbeq sp, r3, ip, lsr r2 │ │ │ │ + rsbeq lr, r8, r2, lsl fp │ │ │ │ + rsbeq r0, r5, ip, asr #10 │ │ │ │ + rsbeq r8, r6, r4, ror #17 │ │ │ │ + ldrdeq r0, [r5], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r5, r3, r8, asr #5 │ │ │ │ + rsbeq sp, r3, r0, ror #6 │ │ │ │ + rsbeq pc, r4, r4, lsl sp @ │ │ │ │ + rsbeq r0, r5, r8, lsr #29 │ │ │ │ + mlseq r5, lr, lr, r0 │ │ │ │ + strhteq pc, [r4], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r1, r5, ip, asr #7 │ │ │ │ + rsbeq sp, r3, r8, asr #2 │ │ │ │ + strhteq r1, [r5], #-50 @ 0xffffffce │ │ │ │ + rsbeq sp, r3, lr, lsr #2 │ │ │ │ + mlseq r5, r8, r3, r1 │ │ │ │ + rsbeq sp, r3, r4, lsl r1 │ │ │ │ + rsbeq r1, r5, ip, asr #5 │ │ │ │ + rsbeq sp, r3, r8, asr #32 │ │ │ │ + rsbeq r1, r5, r0, lsr #5 │ │ │ │ + rsbeq sp, r3, ip, lsl r0 │ │ │ │ + rsbeq r1, r5, r4, ror r2 │ │ │ │ + strdeq ip, [r3], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r1, r5, r6, asr #4 │ │ │ │ + rsbeq ip, r3, r2, asr #31 │ │ │ │ + rsbeq r1, r5, sl, lsr #4 │ │ │ │ + rsbeq ip, r3, r6, lsr #31 │ │ │ │ + rsbeq r1, r5, lr, lsl #4 │ │ │ │ + rsbeq ip, r3, sl, lsl #31 │ │ │ │ + strdeq r1, [r5], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq ip, r3, lr, ror #30 │ │ │ │ + rsbeq r1, r5, r4, lsr #3 │ │ │ │ + rsbeq ip, r3, r0, lsr #30 │ │ │ │ + rsbeq r1, r5, r8, lsl #3 │ │ │ │ + rsbeq ip, r3, r4, lsl #30 │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strbcs pc, [r8], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r6], -r8, asr #9 │ │ │ │ @@ -416123,75 +416123,75 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ rsbeq r5, pc, r4, lsl #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r5, r6, lsr #31 │ │ │ │ + rsbeq r0, r5, sl, lsr #31 │ │ │ │ @ instruction: 0xffffecff │ │ │ │ - rsbeq r1, r5, r8 │ │ │ │ - mlseq r5, lr, pc, r0 @ │ │ │ │ + rsbeq r1, r5, ip │ │ │ │ + rsbeq r0, r5, r2, lsr #31 │ │ │ │ andeq r0, r0, r5, ror r6 │ │ │ │ - rsbeq r0, r5, r8, asr #30 │ │ │ │ - rsbeq ip, r3, r2, asr #25 │ │ │ │ + rsbeq r0, r5, ip, asr #30 │ │ │ │ + rsbeq ip, r3, r6, asr #25 │ │ │ │ rsbeq r5, pc, r8, asr r8 @ │ │ │ │ - rsbeq r0, r5, sl, lsl #30 │ │ │ │ - rsbeq ip, r3, r4, lsl #25 │ │ │ │ + rsbeq r0, r5, lr, lsl #30 │ │ │ │ + rsbeq ip, r3, r8, lsl #25 │ │ │ │ @ instruction: 0xffffe599 │ │ │ │ @ instruction: 0xffffeb97 │ │ │ │ - rsbeq r0, r5, r8, asr #29 │ │ │ │ - rsbeq ip, r3, r4, asr #24 │ │ │ │ - rsbeq r0, r5, lr, lsr #29 │ │ │ │ - rsbeq ip, r3, sl, lsr #24 │ │ │ │ + rsbeq r0, r5, ip, asr #29 │ │ │ │ + rsbeq ip, r3, r8, asr #24 │ │ │ │ + strhteq r0, [r5], #-226 @ 0xffffff1e │ │ │ │ + rsbeq ip, r3, lr, lsr #24 │ │ │ │ @ instruction: 0xffffe4f9 │ │ │ │ - strhteq pc, [r4], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq r0, r5, sl, lsr #30 │ │ │ │ - rsbeq r0, r5, r6, asr #28 │ │ │ │ - rsbeq ip, r3, r2, asr #23 │ │ │ │ - rsbeq r0, r5, ip, lsr #28 │ │ │ │ - rsbeq ip, r3, r8, lsr #23 │ │ │ │ - rsbeq pc, r4, r2, lsl #20 │ │ │ │ - ldrdeq r0, [r5], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r0, r5, r8, ror #27 │ │ │ │ - rsbeq ip, r3, r4, ror #22 │ │ │ │ - rsbeq r0, r5, r8, lsr #29 │ │ │ │ - rsbeq pc, r4, ip, asr #18 │ │ │ │ - mlseq r5, r4, sp, r0 │ │ │ │ - rsbeq ip, r3, r0, lsl fp │ │ │ │ - rsbeq r0, r5, r6, ror sp │ │ │ │ - strdeq ip, [r3], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r0, r5, r6, ror #28 │ │ │ │ - rsbeq r0, r5, r6, asr #29 │ │ │ │ - rsbeq r0, r5, r0, lsr sp │ │ │ │ - rsbeq ip, r3, ip, lsr #21 │ │ │ │ - rsbeq r0, r5, r4, ror #29 │ │ │ │ + strhteq pc, [r4], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r0, r5, lr, lsr #30 │ │ │ │ + rsbeq r0, r5, sl, asr #28 │ │ │ │ + rsbeq ip, r3, r6, asr #23 │ │ │ │ + rsbeq r0, r5, r0, lsr lr │ │ │ │ + rsbeq ip, r3, ip, lsr #23 │ │ │ │ + rsbeq pc, r4, r6, lsl #20 │ │ │ │ + rsbeq r0, r5, r0, ror #29 │ │ │ │ + rsbeq r0, r5, ip, ror #27 │ │ │ │ + rsbeq ip, r3, r8, ror #22 │ │ │ │ + rsbeq r0, r5, ip, lsr #29 │ │ │ │ + rsbeq pc, r4, r0, asr r9 @ │ │ │ │ + mlseq r5, r8, sp, r0 │ │ │ │ + rsbeq ip, r3, r4, lsl fp │ │ │ │ + rsbeq r0, r5, sl, ror sp │ │ │ │ + strdeq ip, [r3], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r0, r5, sl, ror #28 │ │ │ │ + rsbeq r0, r5, sl, asr #29 │ │ │ │ + rsbeq r0, r5, r4, lsr sp │ │ │ │ + strhteq ip, [r3], #-160 @ 0xffffff60 │ │ │ │ + rsbeq r0, r5, r8, ror #29 │ │ │ │ + mlseq r5, r2, lr, r0 │ │ │ │ + rsbeq r0, r5, ip, ror #25 │ │ │ │ + rsbeq ip, r3, r8, ror #20 │ │ │ │ + strhteq pc, [r4], #-120 @ 0xffffff88 @ │ │ │ │ + strhteq r0, [r5], #-232 @ 0xffffff18 │ │ │ │ + mlseq r5, r4, ip, r0 │ │ │ │ + rsbeq ip, r3, r0, lsl sl │ │ │ │ rsbeq r0, r5, lr, lsl #29 │ │ │ │ - rsbeq r0, r5, r8, ror #25 │ │ │ │ - rsbeq ip, r3, r4, ror #20 │ │ │ │ - strhteq pc, [r4], #-116 @ 0xffffff8c @ │ │ │ │ - strhteq r0, [r5], #-228 @ 0xffffff1c │ │ │ │ - mlseq r5, r0, ip, r0 │ │ │ │ - rsbeq ip, r3, ip, lsl #20 │ │ │ │ + rsbeq r0, r5, r4, asr #29 │ │ │ │ + rsbeq r0, r5, r0, asr ip │ │ │ │ + rsbeq ip, r3, ip, asr #19 │ │ │ │ rsbeq r0, r5, sl, lsl #29 │ │ │ │ - rsbeq r0, r5, r0, asr #29 │ │ │ │ - rsbeq r0, r5, ip, asr #24 │ │ │ │ - rsbeq ip, r3, r8, asr #19 │ │ │ │ - rsbeq r0, r5, r6, lsl #29 │ │ │ │ - rsbeq r0, r5, ip, asr #15 │ │ │ │ - strdeq r0, [r5], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq ip, r3, r0, ror r9 │ │ │ │ - rsbeq pc, r4, lr, lsl #31 │ │ │ │ - rsbeq r0, r5, r0, ror #28 │ │ │ │ - strhteq r0, [r5], #-176 @ 0xffffff50 │ │ │ │ - rsbeq ip, r3, ip, lsr #18 │ │ │ │ - rsbeq pc, r4, r6, asr #11 │ │ │ │ - rsbeq r0, r5, r8, lsr lr │ │ │ │ - rsbeq r0, r5, sl, ror #22 │ │ │ │ - rsbeq ip, r3, r6, ror #17 │ │ │ │ + ldrdeq r0, [r5], #-112 @ 0xffffff90 @ │ │ │ │ + strdeq r0, [r5], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq ip, r3, r4, ror r9 │ │ │ │ + mlseq r4, r2, pc, pc @ │ │ │ │ + rsbeq r0, r5, r4, ror #28 │ │ │ │ + strhteq r0, [r5], #-180 @ 0xffffff4c │ │ │ │ + rsbeq ip, r3, r0, lsr r9 │ │ │ │ + rsbeq pc, r4, sl, asr #11 │ │ │ │ + rsbeq r0, r5, ip, lsr lr │ │ │ │ + rsbeq r0, r5, lr, ror #22 │ │ │ │ + rsbeq ip, r3, sl, ror #17 │ │ │ │ @ instruction: 0xf1054a3d │ │ │ │ ldmdbmi sp!, {r3, r5, r6, r8, r9} │ │ │ │ streq lr, [r0, -sp, asr #19] │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ vabdl.u8 , d0, d2 │ │ │ │ strmi pc, [r4], -fp, lsr #29 │ │ │ │ @@ -416246,30 +416246,30 @@ │ │ │ │ ldmdami r4, {r0, r2, r8, sl, fp, sp, pc} │ │ │ │ bicscc pc, lr, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 5e716c │ │ │ │ @ instruction: 0x46214811 │ │ │ │ @ instruction: 0xf66e4478 │ │ │ │ ldrbt pc, [r7], #2763 @ 0xacb @ │ │ │ │ - strdeq r0, [r5], #-116 @ 0xffffff8c @ │ │ │ │ - ldrdeq r0, [r5], #-206 @ 0xffffff32 @ │ │ │ │ - strdeq r0, [r5], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq ip, r3, r2, ror r7 │ │ │ │ - rsbeq r0, r5, sl, lsl r8 │ │ │ │ - rsbeq r0, r5, r0, asr #25 │ │ │ │ - strhteq r0, [r5], #-156 @ 0xffffff64 │ │ │ │ - rsbeq ip, r3, r8, lsr r7 │ │ │ │ - rsbeq r0, r5, r4, lsr #18 │ │ │ │ - rsbeq r0, r5, r2, lsr #25 │ │ │ │ - rsbeq r0, r5, r2, lsl #19 │ │ │ │ - strdeq ip, [r3], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r0, r5, sl, ror r8 │ │ │ │ - rsbeq r0, r5, ip, ror #24 │ │ │ │ - rsbeq r0, r5, r8, lsr r9 │ │ │ │ - strhteq ip, [r3], #-100 @ 0xffffff9c │ │ │ │ + strdeq r0, [r5], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r0, r5, r2, ror #25 │ │ │ │ + strdeq r0, [r5], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq ip, r3, r6, ror r7 │ │ │ │ + rsbeq r0, r5, lr, lsl r8 │ │ │ │ + rsbeq r0, r5, r4, asr #25 │ │ │ │ + rsbeq r0, r5, r0, asr #19 │ │ │ │ + rsbeq ip, r3, ip, lsr r7 │ │ │ │ + rsbeq r0, r5, r8, lsr #18 │ │ │ │ + rsbeq r0, r5, r6, lsr #25 │ │ │ │ + rsbeq r0, r5, r6, lsl #19 │ │ │ │ + rsbeq ip, r3, r2, lsl #14 │ │ │ │ + rsbeq r0, r5, lr, ror r8 │ │ │ │ + rsbeq r0, r5, r0, ror ip │ │ │ │ + rsbeq r0, r5, ip, lsr r9 │ │ │ │ + strhteq ip, [r3], #-104 @ 0xffffff98 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed00a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [lr], #-1020 @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -416279,16 +416279,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9d2f66e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf66e4478 │ │ │ │ blls 228270 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq r0, [r5], #-140 @ 0xffffff74 │ │ │ │ - rsbeq ip, r3, r8, lsr r6 │ │ │ │ + rsbeq r0, r5, r0, asr #17 │ │ │ │ + rsbeq ip, r3, ip, lsr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 264d0c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, sp, lsl #22 │ │ │ │ vqsub.u8 d4, d16, d5 │ │ │ │ @@ -416485,27 +416485,27 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8f6f66e │ │ │ │ svclt 0x0000e7d5 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00f19999 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r0, r5, sl, ror fp │ │ │ │ - rsbeq r0, r5, r2, lsl #21 │ │ │ │ - rsbeq r0, r5, lr, lsr #20 │ │ │ │ - rsbeq ip, r3, r2, asr #8 │ │ │ │ - ldrdeq r0, [r5], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r0, r5, sl, asr #18 │ │ │ │ - rsbeq ip, r3, ip, asr r3 │ │ │ │ - rsbeq r0, r5, ip, lsr #18 │ │ │ │ - rsbeq ip, r3, lr, lsr r3 │ │ │ │ - rsbeq r0, r5, r2, lsl r9 │ │ │ │ - rsbeq ip, r3, r4, lsr #6 │ │ │ │ - strdeq r0, [r5], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq ip, r3, sl, lsl #6 │ │ │ │ + rsbeq r0, r5, lr, ror fp │ │ │ │ + rsbeq r0, r5, r6, lsl #21 │ │ │ │ + rsbeq r0, r5, r2, lsr sl │ │ │ │ + rsbeq ip, r3, r6, asr #8 │ │ │ │ + rsbeq r0, r5, r0, ror #19 │ │ │ │ + rsbeq r0, r5, lr, asr #18 │ │ │ │ + rsbeq ip, r3, r0, ror #6 │ │ │ │ + rsbeq r0, r5, r0, lsr r9 │ │ │ │ + rsbeq ip, r3, r2, asr #6 │ │ │ │ + rsbeq r0, r5, r6, lsl r9 │ │ │ │ + rsbeq ip, r3, r8, lsr #6 │ │ │ │ + strdeq r0, [r5], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq ip, r3, lr, lsl #6 │ │ │ │ @ instruction: 0x4639483a │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf80cf66e │ │ │ │ @ instruction: 0xf04f4838 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8c6f66e │ │ │ │ ldmdami r6!, {r0, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @@ -416557,32 +416557,32 @@ │ │ │ │ @ instruction: 0x46494816 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffa4f66d │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf85ef66e │ │ │ │ svclt 0x0000e73d │ │ │ │ - mlseq r5, r8, r8, r0 │ │ │ │ - rsbeq ip, r3, sl, lsr #5 │ │ │ │ - rsbeq r0, r5, lr, ror r8 │ │ │ │ - mlseq r3, r0, r2, ip │ │ │ │ - rsbeq r0, r5, r4, ror #16 │ │ │ │ - rsbeq ip, r3, r6, ror r2 │ │ │ │ - rsbeq r0, r5, sl, asr #16 │ │ │ │ - rsbeq ip, r3, ip, asr r2 │ │ │ │ - rsbeq r0, r5, r0, lsr r8 │ │ │ │ - rsbeq ip, r3, r2, asr #4 │ │ │ │ - rsbeq r0, r5, r6, lsl r8 │ │ │ │ - rsbeq ip, r3, r8, lsr #4 │ │ │ │ - strdeq r0, [r5], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq ip, r3, lr, lsl #4 │ │ │ │ - rsbeq r0, r5, r2, ror #15 │ │ │ │ - strdeq ip, [r3], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r0, r5, r8, asr #15 │ │ │ │ - ldrdeq ip, [r3], #-26 @ 0xffffffe6 @ │ │ │ │ + mlseq r5, ip, r8, r0 │ │ │ │ + rsbeq ip, r3, lr, lsr #5 │ │ │ │ + rsbeq r0, r5, r2, lsl #17 │ │ │ │ + mlseq r3, r4, r2, ip │ │ │ │ + rsbeq r0, r5, r8, ror #16 │ │ │ │ + rsbeq ip, r3, sl, ror r2 │ │ │ │ + rsbeq r0, r5, lr, asr #16 │ │ │ │ + rsbeq ip, r3, r0, ror #4 │ │ │ │ + rsbeq r0, r5, r4, lsr r8 │ │ │ │ + rsbeq ip, r3, r6, asr #4 │ │ │ │ + rsbeq r0, r5, sl, lsl r8 │ │ │ │ + rsbeq ip, r3, ip, lsr #4 │ │ │ │ + rsbeq r0, r5, r0, lsl #16 │ │ │ │ + rsbeq ip, r3, r2, lsl r2 │ │ │ │ + rsbeq r0, r5, r6, ror #15 │ │ │ │ + strdeq ip, [r3], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r0, r5, ip, asr #15 │ │ │ │ + ldrdeq ip, [r3], #-30 @ 0xffffffe2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed00eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ blx ff0666de │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -416595,16 +416595,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff5af66d │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf66e4478 │ │ │ │ blls 227d80 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r0, r5, r4, lsr r7 │ │ │ │ - rsbeq ip, r3, r8, asr #2 │ │ │ │ + rsbeq r0, r5, r8, lsr r7 │ │ │ │ + rsbeq ip, r3, ip, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed00f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s d25, d8, d1 │ │ │ │ bls 228b8c │ │ │ │ @@ -416618,16 +416618,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff2cf66d │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf66d4478 │ │ │ │ blls 229d24 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r0, [r5], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq ip, r3, ip, ror #1 │ │ │ │ + ldrdeq r0, [r5], #-108 @ 0xffffff94 @ │ │ │ │ + strdeq ip, [r3], #-0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed00fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 76dd28 │ │ │ │ blmi 795fc0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -416649,15 +416649,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf667bd30 │ │ │ │ svclt 0x0000ec38 │ │ │ │ rsbeq r4, pc, r2, ror #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r5, r2, asr r6 │ │ │ │ + rsbeq r0, r5, r6, asr r6 │ │ │ │ rsbeq r4, pc, r8, lsr #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r8], r8, lsl #1 │ │ │ │ andcs r4, r1, #4, 12 @ 0x400000 │ │ │ │ @@ -416815,23 +416815,23 @@ │ │ │ │ msreq CPSR_f, r5, lsl #2 │ │ │ │ cmppcs r3, #64, 4 @ p-variant is OBSOLETE │ │ │ │ cdp2 6, 10, cr15, cr6, cr12, {3} │ │ │ │ svclt 0x0000e736 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq r0, r5, r6, lsl #11 │ │ │ │ - mlseq r3, sl, pc, fp @ │ │ │ │ - rsbeq r0, r5, sl, ror #10 │ │ │ │ - rsbeq fp, r3, lr, ror pc │ │ │ │ - rsbeq r0, r5, lr, lsl r5 │ │ │ │ - strhteq r0, [r5], #-76 @ 0xffffffb4 │ │ │ │ - rsbeq r0, r5, lr, asr #8 │ │ │ │ - rsbeq fp, r3, sl, ror #28 │ │ │ │ - rsbeq r0, r5, ip, ror #7 │ │ │ │ + rsbeq r0, r5, sl, lsl #11 │ │ │ │ + mlseq r3, lr, pc, fp @ │ │ │ │ + rsbeq r0, r5, lr, ror #10 │ │ │ │ + rsbeq fp, r3, r2, lsl #31 │ │ │ │ + rsbeq r0, r5, r2, lsr #10 │ │ │ │ + rsbeq r0, r5, r0, asr #9 │ │ │ │ + rsbeq r0, r5, r2, asr r4 │ │ │ │ + rsbeq fp, r3, lr, ror #28 │ │ │ │ + strdeq r0, [r5], #-48 @ 0xffffffd0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed012d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 76e058 │ │ │ │ blmi 7962f0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -416853,15 +416853,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf667bd30 │ │ │ │ svclt 0x0000eaa0 │ │ │ │ rsbeq r4, pc, r2, lsr r9 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r5, r2, lsr #6 │ │ │ │ + rsbeq r0, r5, r6, lsr #6 │ │ │ │ strdeq r4, [pc], #-136 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed0134c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff0 │ │ │ │ vmin.s32 d20, d11, d4 │ │ │ │ @ instruction: 0x4603fe9d │ │ │ │ @@ -417502,24 +417502,24 @@ │ │ │ │ ldr r7, [r0, r0, lsl #22]! │ │ │ │ blls 2e61d0 >::_M_default_append(unsigned int)@@Base+0x6363c> │ │ │ │ cdp 5, 11, cr14, cr0, cr15, {1} │ │ │ │ andcs r7, r1, #72, 22 @ 0x12000 │ │ │ │ strb r2, [sp, r0, lsl #6]! │ │ │ │ stc 6, cr15, [r6, #408] @ 0x198 │ │ │ │ ... │ │ │ │ - strhteq pc, [r4], #-190 @ 0xffffff42 @ │ │ │ │ - ldrdeq fp, [r3], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq pc, r4, r2, asr #23 │ │ │ │ + ldrdeq fp, [r3], #-92 @ 0xffffffa4 @ │ │ │ │ rsbeq r4, pc, r6, asr r1 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r4, r2, lsl #19 │ │ │ │ - mlseq r3, r6, r3, fp │ │ │ │ - rsbeq pc, r4, sl, ror #18 │ │ │ │ - rsbeq fp, r3, lr, ror r3 │ │ │ │ - rsbeq pc, r4, lr, asr #18 │ │ │ │ - rsbeq fp, r3, r2, ror #6 │ │ │ │ + rsbeq pc, r4, r6, lsl #19 │ │ │ │ + mlseq r3, sl, r3, fp │ │ │ │ + rsbeq pc, r4, lr, ror #18 │ │ │ │ + rsbeq fp, r3, r2, lsl #7 │ │ │ │ + rsbeq pc, r4, r2, asr r9 @ │ │ │ │ + rsbeq fp, r3, r6, ror #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r3, asr #21 │ │ │ │ strmi r4, [r7], -r3, asr #23 │ │ │ │ mcrmi 4, 6, r4, cr3, cr10, {3} │ │ │ │ @@ -417713,53 +417713,53 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r3, pc, r4, ror #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r4, r4, ror r8 @ │ │ │ │ + rsbeq pc, r4, r8, ror r8 @ │ │ │ │ @ instruction: 0xfffff53d │ │ │ │ - rsbeq pc, r4, lr, ror #16 │ │ │ │ - rsbeq r2, r3, r6, ror sl │ │ │ │ + rsbeq pc, r4, r2, ror r8 @ │ │ │ │ + rsbeq r2, r3, sl, ror sl │ │ │ │ @ instruction: 0xfffff49d │ │ │ │ - rsbeq pc, r4, r2, lsl r8 @ │ │ │ │ - rsbeq fp, r3, r6, lsr #4 │ │ │ │ + rsbeq pc, r4, r6, lsl r8 @ │ │ │ │ + rsbeq fp, r3, sl, lsr #4 │ │ │ │ rsbeq r3, pc, r0, asr #27 │ │ │ │ - ldrdeq pc, [r4], #-124 @ 0xffffff84 @ │ │ │ │ - strdeq fp, [r3], #-16 @ │ │ │ │ + rsbeq pc, r4, r0, ror #15 │ │ │ │ + strdeq fp, [r3], #-20 @ 0xffffffec @ │ │ │ │ @ instruction: 0xfffff183 │ │ │ │ - rsbeq pc, r4, sl, lsr r8 @ │ │ │ │ - rsbeq pc, r4, r2, ror #15 │ │ │ │ + rsbeq pc, r4, lr, lsr r8 @ │ │ │ │ + rsbeq pc, r4, r6, ror #15 │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ - rsbeq pc, r4, r8, ror #14 │ │ │ │ - rsbeq fp, r3, ip, ror r1 │ │ │ │ - rsbeq pc, r4, lr, asr #14 │ │ │ │ - rsbeq fp, r3, r2, ror #2 │ │ │ │ + rsbeq pc, r4, ip, ror #14 │ │ │ │ + rsbeq fp, r3, r0, lsl #3 │ │ │ │ + rsbeq pc, r4, r2, asr r7 @ │ │ │ │ + rsbeq fp, r3, r6, ror #2 │ │ │ │ @ instruction: 0xfffff07d │ │ │ │ @ instruction: 0xfffff00f │ │ │ │ - rsbeq pc, r4, r0, lsl r7 @ │ │ │ │ - rsbeq fp, r3, r4, lsr #2 │ │ │ │ - strdeq pc, [r4], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq fp, r3, sl, lsl #2 │ │ │ │ + rsbeq pc, r4, r4, lsl r7 @ │ │ │ │ + rsbeq fp, r3, r8, lsr #2 │ │ │ │ + strdeq pc, [r4], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq fp, r3, lr, lsl #2 │ │ │ │ @ instruction: 0xffffef71 │ │ │ │ - rsbeq pc, r4, sl, asr #13 │ │ │ │ - ldrdeq fp, [r3], #-14 @ │ │ │ │ + rsbeq pc, r4, lr, asr #13 │ │ │ │ + rsbeq fp, r3, r2, ror #1 │ │ │ │ @ instruction: 0xfffff3f1 │ │ │ │ - rsbeq pc, r4, r2, ror #12 │ │ │ │ - rsbeq fp, r3, r6, ror r0 │ │ │ │ - rsbeq pc, r4, r8, asr #12 │ │ │ │ - rsbeq fp, r3, sl, asr r0 │ │ │ │ - rsbeq pc, r4, r8, lsr #12 │ │ │ │ - rsbeq fp, r3, sl, lsr r0 │ │ │ │ - rsbeq pc, r4, r4, ror r7 @ │ │ │ │ - rsbeq pc, r4, r8, lsr #13 │ │ │ │ - rsbeq pc, r4, r2, lsr r7 @ │ │ │ │ - ldrdeq pc, [r4], #-94 @ 0xffffffa2 @ │ │ │ │ - strdeq sl, [r3], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq pc, r4, r6, ror #12 │ │ │ │ + rsbeq fp, r3, sl, ror r0 │ │ │ │ + rsbeq pc, r4, ip, asr #12 │ │ │ │ + rsbeq fp, r3, lr, asr r0 │ │ │ │ + rsbeq pc, r4, ip, lsr #12 │ │ │ │ + rsbeq fp, r3, lr, lsr r0 │ │ │ │ + rsbeq pc, r4, r8, ror r7 @ │ │ │ │ + rsbeq pc, r4, ip, lsr #13 │ │ │ │ + rsbeq pc, r4, r6, lsr r7 @ │ │ │ │ + rsbeq pc, r4, r2, ror #11 │ │ │ │ + strdeq sl, [r3], #-246 @ 0xffffff0a @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed02160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 0, pc, cr4, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -417769,16 +417769,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 2, cr15, cr6, cr12, {3} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf66c4478 │ │ │ │ blls 22ab18 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq pc, r4, ip, asr #9 │ │ │ │ - rsbeq sl, r3, r0, ror #29 │ │ │ │ + ldrdeq pc, [r4], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq sl, r3, r4, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed021ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 76ef34 │ │ │ │ blmi 7971cc │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -417800,15 +417800,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf666bd30 │ │ │ │ svclt 0x0000eb32 │ │ │ │ rsbeq r3, pc, r6, asr sl @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r4, r2, ror #11 │ │ │ │ + rsbeq pc, r4, r6, ror #11 │ │ │ │ rsbeq r3, pc, ip, lsl sl @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3e64e0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf8ddb083 │ │ │ │ @@ -418654,15 +418654,15 @@ │ │ │ │ @ instruction: 0xf8cd9303 │ │ │ │ @ instruction: 0x960a9018 │ │ │ │ svclt 0x0000e087 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ rsbeq r2, pc, r2, asr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r4, lr, r8, lr │ │ │ │ + rsbeq lr, r4, r2, lsr #17 │ │ │ │ bvs fe5e759c │ │ │ │ blgt ffd67864 │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ bllt ffda786c │ │ │ │ blvc ffba7870 │ │ │ │ blls ff5a7874 │ │ │ │ movsvs pc, #12582912 @ 0xc00000 │ │ │ │ @@ -419847,30 +419847,30 @@ │ │ │ │ @ instruction: 0x46294814 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r4, #424]! @ 0x1a8 │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 6, 9, cr15, cr14, cr10, {3} │ │ │ │ svclt 0x0000e711 │ │ │ │ - mlseq r4, r2, r2, lr │ │ │ │ - rsbeq sp, r4, r8, lsl #17 │ │ │ │ - rsbeq sp, r4, lr, lsr #15 │ │ │ │ - rsbeq r9, r3, r4, lsr r0 │ │ │ │ + mlseq r4, r6, r2, lr │ │ │ │ + rsbeq sp, r4, ip, lsl #17 │ │ │ │ + strhteq sp, [r4], #-114 @ 0xffffff8e │ │ │ │ + rsbeq r9, r3, r8, lsr r0 │ │ │ │ rsbeq r1, pc, sl, asr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r4, r2, ror r7 │ │ │ │ - strdeq r8, [r3], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq sp, r4, r2, asr #12 │ │ │ │ - rsbeq r8, r3, r8, asr #29 │ │ │ │ - rsbeq sp, r4, r8, lsr #12 │ │ │ │ - rsbeq r8, r3, lr, lsr #29 │ │ │ │ - strdeq sp, [r4], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r8, r3, r8, ror lr │ │ │ │ - ldrdeq sp, [r4], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r8, r3, sl, asr lr │ │ │ │ + rsbeq sp, r4, r6, ror r7 │ │ │ │ + strdeq r8, [r3], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq sp, r4, r6, asr #12 │ │ │ │ + rsbeq r8, r3, ip, asr #29 │ │ │ │ + rsbeq sp, r4, ip, lsr #12 │ │ │ │ + strhteq r8, [r3], #-226 @ 0xffffff1e │ │ │ │ + strdeq sp, [r4], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r8, r3, ip, ror lr │ │ │ │ + ldrdeq sp, [r4], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r8, r3, lr, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 46851c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ stmdbeq r0!, {r2, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldclvs 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ bge 1936478 │ │ │ │ @@ -420251,23 +420251,23 @@ │ │ │ │ ldrdls pc, [ip], sp │ │ │ │ ldrsbhi pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ svclt 0x0000e058 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ rsbeq r1, pc, sl, ror r9 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r3, ip, asr #30 │ │ │ │ + rsbeq r8, r3, r0, asr pc │ │ │ │ rsbeq r1, pc, ip, lsr #16 │ │ │ │ - strdeq sp, [r4], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r8, r3, r8, ror fp │ │ │ │ - rsbeq r5, r3, r8, asr #17 │ │ │ │ - rsbeq sp, r4, r6, asr #3 │ │ │ │ - rsbeq sp, r4, sl, asr r1 │ │ │ │ - rsbeq sp, r4, ip, lsl r1 │ │ │ │ - rsbeq sp, r4, ip │ │ │ │ + strdeq sp, [r4], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r8, r3, ip, ror fp │ │ │ │ + rsbeq r5, r3, ip, asr #17 │ │ │ │ + rsbeq sp, r4, sl, asr #3 │ │ │ │ + rsbeq sp, r4, lr, asr r1 │ │ │ │ + rsbeq sp, r4, r0, lsr #2 │ │ │ │ + rsbeq sp, r4, r0, lsl r0 │ │ │ │ vmax.u q10, , q0 │ │ │ │ @ instruction: 0x4621fbf9 │ │ │ │ @ instruction: 0xf6409c1c │ │ │ │ movwls r0, #893 @ 0x37d │ │ │ │ ldrtmi r2, [fp], -r4, lsl #4 │ │ │ │ @ instruction: 0xf6686824 │ │ │ │ @ instruction: 0xf844fa17 │ │ │ │ @@ -421004,76 +421004,76 @@ │ │ │ │ strbmi r2, [r3], -r4, lsl #4 │ │ │ │ ldmdavs pc!, {r0, r5, r9, sl, lr} @ │ │ │ │ mrrc2 6, 6, pc, ip, cr7 @ │ │ │ │ eoreq pc, r5, r7, asr #16 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaf72 │ │ │ │ svclt 0x0000ba93 │ │ │ │ - rsbeq ip, r4, ip, ror lr │ │ │ │ - rsbeq r8, r3, r0, lsl #14 │ │ │ │ - rsbeq ip, r4, sl, lsr #28 │ │ │ │ - rsbeq ip, r4, lr, lsl #28 │ │ │ │ - strdeq ip, [r4], #-210 @ 0xffffff2e @ │ │ │ │ - ldrdeq ip, [r4], #-214 @ 0xffffff2a @ │ │ │ │ - strhteq ip, [r4], #-218 @ 0xffffff26 │ │ │ │ - mlseq r4, lr, sp, ip │ │ │ │ - rsbeq ip, r4, r2, lsl #27 │ │ │ │ - rsbeq ip, r4, r6, ror #26 │ │ │ │ - rsbeq ip, r4, sl, asr #26 │ │ │ │ - rsbeq ip, r4, lr, lsr #26 │ │ │ │ - rsbeq ip, r4, r2, lsl sp │ │ │ │ - strdeq ip, [r4], #-198 @ 0xffffff3a @ │ │ │ │ - ldrdeq ip, [r4], #-202 @ 0xffffff36 @ │ │ │ │ - strhteq ip, [r4], #-206 @ 0xffffff32 │ │ │ │ - mlseq r4, r8, ip, ip │ │ │ │ - mlseq r4, r2, ip, ip │ │ │ │ - rsbeq ip, r4, ip, lsr ip │ │ │ │ - rsbeq ip, r4, r6, lsr ip │ │ │ │ - ldrdeq ip, [r4], #-184 @ 0xffffff48 @ │ │ │ │ - ldrdeq ip, [r4], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq ip, r4, lr, ror #22 │ │ │ │ - rsbeq ip, r4, r2, asr fp │ │ │ │ - rsbeq ip, r4, r6, lsr fp │ │ │ │ - rsbeq ip, r4, sl, lsl fp │ │ │ │ - strdeq ip, [r4], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq ip, r4, r2, ror #21 │ │ │ │ - rsbeq ip, r4, r6, asr #21 │ │ │ │ - rsbeq ip, r4, sl, lsr #21 │ │ │ │ - rsbeq ip, r4, lr, lsl #21 │ │ │ │ - rsbeq ip, r4, r2, ror sl │ │ │ │ - rsbeq ip, r4, r6, asr sl │ │ │ │ - rsbeq ip, r4, sl, lsr sl │ │ │ │ - strdeq ip, [r4], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq ip, r4, r2, ror #19 │ │ │ │ - rsbeq ip, r4, r6, asr #19 │ │ │ │ - rsbeq ip, r4, sl, lsr #19 │ │ │ │ - rsbeq ip, r4, ip, lsl #19 │ │ │ │ - rsbeq ip, r4, r4, asr r9 │ │ │ │ - rsbeq ip, r4, r6, lsr r9 │ │ │ │ - strdeq ip, [r4], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq ip, r4, r0, ror #17 │ │ │ │ - rsbeq ip, r4, r8, lsr #17 │ │ │ │ + rsbeq ip, r4, r0, lsl #29 │ │ │ │ + rsbeq r8, r3, r4, lsl #14 │ │ │ │ + rsbeq ip, r4, lr, lsr #28 │ │ │ │ + rsbeq ip, r4, r2, lsl lr │ │ │ │ + strdeq ip, [r4], #-214 @ 0xffffff2a @ │ │ │ │ + ldrdeq ip, [r4], #-218 @ 0xffffff26 @ │ │ │ │ + strhteq ip, [r4], #-222 @ 0xffffff22 │ │ │ │ + rsbeq ip, r4, r2, lsr #27 │ │ │ │ + rsbeq ip, r4, r6, lsl #27 │ │ │ │ + rsbeq ip, r4, sl, ror #26 │ │ │ │ + rsbeq ip, r4, lr, asr #26 │ │ │ │ + rsbeq ip, r4, r2, lsr sp │ │ │ │ + rsbeq ip, r4, r6, lsl sp │ │ │ │ + strdeq ip, [r4], #-202 @ 0xffffff36 @ │ │ │ │ + ldrdeq ip, [r4], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq ip, r4, r2, asr #25 │ │ │ │ + mlseq r4, ip, ip, ip │ │ │ │ + mlseq r4, r6, ip, ip │ │ │ │ + rsbeq ip, r4, r0, asr #24 │ │ │ │ + rsbeq ip, r4, sl, lsr ip │ │ │ │ + ldrdeq ip, [r4], #-188 @ 0xffffff44 @ │ │ │ │ + ldrdeq ip, [r4], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq ip, r4, r2, ror fp │ │ │ │ + rsbeq ip, r4, r6, asr fp │ │ │ │ + rsbeq ip, r4, sl, lsr fp │ │ │ │ + rsbeq ip, r4, lr, lsl fp │ │ │ │ + rsbeq ip, r4, r2, lsl #22 │ │ │ │ + rsbeq ip, r4, r6, ror #21 │ │ │ │ + rsbeq ip, r4, sl, asr #21 │ │ │ │ + rsbeq ip, r4, lr, lsr #21 │ │ │ │ + mlseq r4, r2, sl, ip │ │ │ │ + rsbeq ip, r4, r6, ror sl │ │ │ │ + rsbeq ip, r4, sl, asr sl │ │ │ │ + rsbeq ip, r4, lr, lsr sl │ │ │ │ + rsbeq ip, r4, r2, lsl #20 │ │ │ │ + rsbeq ip, r4, r6, ror #19 │ │ │ │ + rsbeq ip, r4, sl, asr #19 │ │ │ │ + rsbeq ip, r4, lr, lsr #19 │ │ │ │ + mlseq r4, r0, r9, ip │ │ │ │ + rsbeq ip, r4, r8, asr r9 │ │ │ │ + rsbeq ip, r4, sl, lsr r9 │ │ │ │ + rsbeq ip, r4, r2, lsl #18 │ │ │ │ + rsbeq ip, r4, r4, ror #17 │ │ │ │ + rsbeq ip, r4, ip, lsr #17 │ │ │ │ + rsbeq ip, r4, r4, ror r8 │ │ │ │ rsbeq ip, r4, r0, ror r8 │ │ │ │ - rsbeq ip, r4, ip, ror #16 │ │ │ │ - rsbeq ip, r4, sl, ror #16 │ │ │ │ - rsbeq ip, r4, r0, asr #15 │ │ │ │ - rsbeq ip, r4, r8, asr #14 │ │ │ │ - rsbeq ip, r4, sl, asr #14 │ │ │ │ - ldrdeq r7, [r3], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq ip, r4, r8, lsl #14 │ │ │ │ - rsbeq ip, r4, r6, lsl #14 │ │ │ │ + rsbeq ip, r4, lr, ror #16 │ │ │ │ + rsbeq ip, r4, r4, asr #15 │ │ │ │ + rsbeq ip, r4, ip, asr #14 │ │ │ │ + rsbeq ip, r4, lr, asr #14 │ │ │ │ + ldrdeq r7, [r3], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq ip, r4, ip, lsl #14 │ │ │ │ + rsbeq ip, r4, sl, lsl #14 │ │ │ │ + rsbeq ip, r4, r6, ror r6 │ │ │ │ rsbeq ip, r4, r2, ror r6 │ │ │ │ - rsbeq ip, r4, lr, ror #12 │ │ │ │ - strdeq r7, [r3], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq ip, r4, ip, lsr #12 │ │ │ │ - strhteq r7, [r3], #-228 @ 0xffffff1c │ │ │ │ - strhteq ip, [r4], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r7, r3, r4, asr #28 │ │ │ │ - mlseq r4, ip, r5, ip │ │ │ │ - rsbeq r7, r3, ip, lsr #28 │ │ │ │ + rsbeq r7, r3, r2, lsl #30 │ │ │ │ + rsbeq ip, r4, r0, lsr r6 │ │ │ │ + strhteq r7, [r3], #-232 @ 0xffffff18 │ │ │ │ + rsbeq ip, r4, r0, asr #11 │ │ │ │ + rsbeq r7, r3, r8, asr #28 │ │ │ │ + rsbeq ip, r4, r0, lsr #11 │ │ │ │ + rsbeq r7, r3, r0, lsr lr │ │ │ │ @ instruction: 0xf6409e17 │ │ │ │ ldrtmi r0, [r0], -lr, lsr #10 │ │ │ │ stc2 3, cr15, [sl, #472]! @ 0x1d8 │ │ │ │ andcs r4, r4, #36700160 @ 0x2300000 │ │ │ │ strls r4, [r0, #-1617] @ 0xfffff9af │ │ │ │ stc2 6, cr15, [r4, #-412]! @ 0xfffffe64 │ │ │ │ andsvs r9, r8, ip, lsr #22 │ │ │ │ @@ -421543,23 +421543,23 @@ │ │ │ │ ldrbtmi r0, [r8], #-383 @ 0xfffffe81 │ │ │ │ @ instruction: 0xf669300c │ │ │ │ stmdami ip, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6694478 │ │ │ │ @ instruction: 0xf7fef95f │ │ │ │ svclt 0x0000be6c │ │ │ │ - rsbeq ip, r4, ip, asr #32 │ │ │ │ - strhteq fp, [r4], #-254 @ 0xffffff02 │ │ │ │ - rsbeq fp, r4, r6, lsl #28 │ │ │ │ - mlseq r4, r2, fp, fp │ │ │ │ - rsbeq r7, r3, r8, lsl r4 │ │ │ │ - rsbeq fp, r4, r4, ror fp │ │ │ │ - strdeq r7, [r3], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq fp, r4, r6, asr fp │ │ │ │ - ldrdeq r7, [r3], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq ip, r4, r0, asr r0 │ │ │ │ + rsbeq fp, r4, r2, asr #31 │ │ │ │ + rsbeq fp, r4, sl, lsl #28 │ │ │ │ + mlseq r4, r6, fp, fp │ │ │ │ + rsbeq r7, r3, ip, lsl r4 │ │ │ │ + rsbeq fp, r4, r8, ror fp │ │ │ │ + strdeq r7, [r3], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq fp, r4, sl, asr fp │ │ │ │ + rsbeq r7, r3, r0, ror #7 │ │ │ │ blvc ff06a140 │ │ │ │ bllt 13aa588 │ │ │ │ vpadd.i8 d25, d0, d12 │ │ │ │ @ instruction: 0xf8df2535 │ │ │ │ ldmdals r7, {r2, r3, r5, r6, r7, r9, ip, pc} │ │ │ │ ldrbtmi r6, [r9], #2076 @ 0x81c │ │ │ │ @ instruction: 0xf8d39b1d │ │ │ │ @@ -421742,17 +421742,17 @@ │ │ │ │ stmdacs r0, {r3, r4, sp, lr} │ │ │ │ eorshi pc, r9, #0 │ │ │ │ svclt 0x0000e010 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq fp, r4, sl, ror #21 │ │ │ │ - rsbeq fp, r4, sl, ror #20 │ │ │ │ - rsbeq fp, r4, ip, asr r8 │ │ │ │ + rsbeq fp, r4, lr, ror #21 │ │ │ │ + rsbeq fp, r4, lr, ror #20 │ │ │ │ + rsbeq fp, r4, r0, ror #16 │ │ │ │ ldrsbhi pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ svclt 0x00a842b4 │ │ │ │ strbls r4, [r6], #-1588 @ 0xfffff9cc │ │ │ │ strtmi r4, [r6], -r0, asr #12 │ │ │ │ ldrbls r3, [r3], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf980f37e │ │ │ │ strbcs pc, [r0, #-2271]! @ 0xfffff721 @ │ │ │ │ @@ -422095,52 +422095,52 @@ │ │ │ │ ldrbtmi r9, [r8], #-2327 @ 0xfffff6e9 │ │ │ │ ldc2 6, cr15, [r4, #-416] @ 0xfffffe60 │ │ │ │ ldr r9, [r7, #2583]! @ 0xa17 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbeq r3, r8, r2, ror #2 │ │ │ │ - rsbeq fp, r4, lr, asr #14 │ │ │ │ - ldrdeq r6, [r3], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq fp, r4, lr, lsr #14 │ │ │ │ - strhteq r6, [r3], #-244 @ 0xffffff0c │ │ │ │ - rsbeq fp, r4, lr, lsl #14 │ │ │ │ - mlseq r3, r4, pc, r6 @ │ │ │ │ - rsbeq fp, r4, r0, ror #13 │ │ │ │ - rsbeq r6, r3, r6, ror #30 │ │ │ │ - rsbeq fp, r4, r8, lsr #13 │ │ │ │ - rsbeq r6, r3, lr, lsr #30 │ │ │ │ - rsbeq fp, r4, ip, asr #12 │ │ │ │ - ldrdeq r6, [r3], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq fp, r4, r6, lsr #11 │ │ │ │ - rsbeq fp, r4, sl, lsl r5 │ │ │ │ - rsbeq r6, r3, r2, lsr #27 │ │ │ │ - rsbeq fp, r4, sl, lsr r4 │ │ │ │ - rsbeq fp, r4, r0, lsr #8 │ │ │ │ - rsbeq r6, r3, r8, lsr #25 │ │ │ │ - strdeq fp, [r4], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r6, r3, ip, ror ip │ │ │ │ - ldrdeq fp, [r4], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r6, r3, r0, ror #24 │ │ │ │ - strhteq fp, [r4], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq r6, r3, r2, asr #24 │ │ │ │ - rsbeq fp, r4, r2, lsr #7 │ │ │ │ - rsbeq r6, r3, r8, lsr #24 │ │ │ │ - rsbeq fp, r4, r6, ror r3 │ │ │ │ - strdeq r6, [r3], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq fp, r4, ip, asr r3 │ │ │ │ - rsbeq r6, r3, r2, ror #23 │ │ │ │ - rsbeq fp, r4, lr, lsr r3 │ │ │ │ - rsbeq r6, r3, r4, asr #23 │ │ │ │ - rsbeq fp, r4, r4, lsl #6 │ │ │ │ - rsbeq r6, r3, sl, lsl #23 │ │ │ │ - strdeq fp, [r4], #-34 @ 0xffffffde @ │ │ │ │ - strhteq fp, [r4], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq r6, r3, r6, asr #22 │ │ │ │ + rsbeq r3, r8, r6, ror #2 │ │ │ │ + rsbeq fp, r4, r2, asr r7 │ │ │ │ + ldrdeq r6, [r3], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq fp, r4, r2, lsr r7 │ │ │ │ + strhteq r6, [r3], #-248 @ 0xffffff08 │ │ │ │ + rsbeq fp, r4, r2, lsl r7 │ │ │ │ + mlseq r3, r8, pc, r6 @ │ │ │ │ + rsbeq fp, r4, r4, ror #13 │ │ │ │ + rsbeq r6, r3, sl, ror #30 │ │ │ │ + rsbeq fp, r4, ip, lsr #13 │ │ │ │ + rsbeq r6, r3, r2, lsr pc │ │ │ │ + rsbeq fp, r4, r0, asr r6 │ │ │ │ + ldrdeq r6, [r3], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq fp, r4, sl, lsr #11 │ │ │ │ + rsbeq fp, r4, lr, lsl r5 │ │ │ │ + rsbeq r6, r3, r6, lsr #27 │ │ │ │ + rsbeq fp, r4, lr, lsr r4 │ │ │ │ + rsbeq fp, r4, r4, lsr #8 │ │ │ │ + rsbeq r6, r3, ip, lsr #25 │ │ │ │ + strdeq fp, [r4], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r6, r3, r0, lsl #25 │ │ │ │ + ldrdeq fp, [r4], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r6, r3, r4, ror #24 │ │ │ │ + rsbeq fp, r4, r0, asr #7 │ │ │ │ + rsbeq r6, r3, r6, asr #24 │ │ │ │ + rsbeq fp, r4, r6, lsr #7 │ │ │ │ + rsbeq r6, r3, ip, lsr #24 │ │ │ │ + rsbeq fp, r4, sl, ror r3 │ │ │ │ + rsbeq r6, r3, r0, lsl #24 │ │ │ │ + rsbeq fp, r4, r0, ror #6 │ │ │ │ + rsbeq r6, r3, r6, ror #23 │ │ │ │ + rsbeq fp, r4, r2, asr #6 │ │ │ │ + rsbeq r6, r3, r8, asr #23 │ │ │ │ + rsbeq fp, r4, r8, lsl #6 │ │ │ │ + rsbeq r6, r3, lr, lsl #23 │ │ │ │ + strdeq fp, [r4], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq fp, r4, r2, asr #5 │ │ │ │ + rsbeq r6, r3, sl, asr #22 │ │ │ │ ldmdavs fp, {r6, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stmdbls r3, {r0, r3, r5, sl, pc}^ │ │ │ │ vqdmlal.s q9, d0, d0 │ │ │ │ bls 98f60c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r9, [r6], r9, lsr #22 │ │ │ │ @@ -422336,17 +422336,17 @@ │ │ │ │ @ instruction: 0xf1bcc01c │ │ │ │ vpmax.f32 d16, d0, d0 │ │ │ │ ldmdbvs r1!, {r3, r5, r8, pc} │ │ │ │ strmi r2, [r6], r0, lsl #6 │ │ │ │ and r3, pc, r4, lsl #18 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r3, r3, sl, lsr #14 │ │ │ │ - strdeq sl, [r4], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r6, r3, ip, ror r8 │ │ │ │ + rsbeq r3, r3, lr, lsr #14 │ │ │ │ + strdeq sl, [r4], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r6, r3, r0, lsl #17 │ │ │ │ ldrmi r3, [ip, #769] @ 0x301 │ │ │ │ tstphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0004f851 │ │ │ │ mvnsle r4, r6, lsl #11 │ │ │ │ @ instruction: 0xf1089b44 │ │ │ │ strbmi r0, [r3, #-2049] @ 0xfffff7ff │ │ │ │ @ instruction: 0xf8ddd1a3 │ │ │ │ @@ -422671,32 +422671,32 @@ │ │ │ │ movwcs r9, #14913 @ 0x3a41 │ │ │ │ movwcs r6, #4115 @ 0x1013 │ │ │ │ @ instruction: 0x66d39a18 │ │ │ │ movtls r9, #23379 @ 0x5b53 │ │ │ │ stclt 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq sl, r4, r8, ror #28 │ │ │ │ - rsbeq sl, r4, lr, lsl lr │ │ │ │ - rsbeq sl, r4, lr, lsl sp │ │ │ │ - rsbeq r6, r3, r6, lsr #11 │ │ │ │ - rsbeq sl, r4, r2, lsl #26 │ │ │ │ - rsbeq r6, r3, sl, lsl #11 │ │ │ │ - rsbeq sl, r4, r0, lsl ip │ │ │ │ - mlseq r3, r8, r4, r6 │ │ │ │ - ldrdeq sl, [r4], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r6, r3, r6, ror #8 │ │ │ │ - rsbeq sl, r4, lr, lsr #23 │ │ │ │ - rsbeq r6, r3, r6, lsr r4 │ │ │ │ - rsbeq sl, r4, lr, lsr #22 │ │ │ │ - rsbeq sl, r4, r4, lsl fp │ │ │ │ - rsbeq r3, r3, r0, lsr r1 │ │ │ │ - rsbeq r3, r3, r8, lsl #2 │ │ │ │ - rsbeq sl, r4, r0, lsr #20 │ │ │ │ - rsbeq r6, r3, r8, lsr #5 │ │ │ │ + rsbeq sl, r4, ip, ror #28 │ │ │ │ + rsbeq sl, r4, r2, lsr #28 │ │ │ │ + rsbeq sl, r4, r2, lsr #26 │ │ │ │ + rsbeq r6, r3, sl, lsr #11 │ │ │ │ + rsbeq sl, r4, r6, lsl #26 │ │ │ │ + rsbeq r6, r3, lr, lsl #11 │ │ │ │ + rsbeq sl, r4, r4, lsl ip │ │ │ │ + mlseq r3, ip, r4, r6 │ │ │ │ + rsbeq sl, r4, r2, ror #23 │ │ │ │ + rsbeq r6, r3, sl, ror #8 │ │ │ │ + strhteq sl, [r4], #-178 @ 0xffffff4e │ │ │ │ + rsbeq r6, r3, sl, lsr r4 │ │ │ │ + rsbeq sl, r4, r2, lsr fp │ │ │ │ + rsbeq sl, r4, r8, lsl fp │ │ │ │ + rsbeq r3, r3, r4, lsr r1 │ │ │ │ + rsbeq r3, r3, ip, lsl #2 │ │ │ │ + rsbeq sl, r4, r4, lsr #20 │ │ │ │ + rsbeq r6, r3, ip, lsr #5 │ │ │ │ ldmdavs r0!, {r1, r3, r6, r8, sl, fp, ip, pc}^ │ │ │ │ stc2l 3, cr15, [r0, #-536]! @ 0xfffffde8 │ │ │ │ ldmdavs r0!, {r0, r9, sl, lr}^ │ │ │ │ blx e6cab8 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blvc 1eb2fc │ │ │ │ @@ -423486,150 +423486,150 @@ │ │ │ │ stmmi ip, {r0, r1, r2, r5, r6, r7, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf96ef667 │ │ │ │ ldmdbls r7, {r1, r3, r7, fp, lr} │ │ │ │ @ instruction: 0xf6674478 │ │ │ │ bls 7af1a8 │ │ │ │ blt ff4ee900 │ │ │ │ - rsbeq sl, r4, ip, lsr #16 │ │ │ │ - strhteq r6, [r3], #-0 │ │ │ │ - rsbeq sl, r4, ip, lsl #16 │ │ │ │ - mlseq r3, r0, r0, r6 │ │ │ │ - rsbeq sl, r4, ip, ror #15 │ │ │ │ - rsbeq r6, r3, r0, ror r0 │ │ │ │ - rsbeq sl, r4, ip, asr #15 │ │ │ │ - rsbeq r6, r3, r0, asr r0 │ │ │ │ - rsbeq sl, r4, ip, lsr #15 │ │ │ │ - rsbeq r6, r3, r0, lsr r0 │ │ │ │ - rsbeq sl, r4, ip, ror r7 │ │ │ │ - rsbeq r6, r3, r2 │ │ │ │ - rsbeq sl, r4, sl, asr #14 │ │ │ │ - ldrdeq r5, [r3], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq sl, r4, r0, lsr #14 │ │ │ │ - rsbeq r5, r3, r4, lsr #31 │ │ │ │ - strdeq sl, [r4], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r5, r3, ip, ror pc │ │ │ │ - ldrdeq sl, [r4], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r5, r3, ip, asr pc │ │ │ │ - strhteq sl, [r4], #-104 @ 0xffffff98 │ │ │ │ - rsbeq r5, r3, ip, lsr pc │ │ │ │ - mlseq r4, r8, r6, sl │ │ │ │ - rsbeq r5, r3, ip, lsl pc │ │ │ │ - rsbeq sl, r4, ip, asr r6 │ │ │ │ - rsbeq r5, r3, r2, ror #29 │ │ │ │ - rsbeq sl, r4, lr, lsl r6 │ │ │ │ - rsbeq r5, r3, r4, lsr #29 │ │ │ │ - strdeq sl, [r4], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r5, r3, r0, lsl #29 │ │ │ │ - strhteq sl, [r4], #-86 @ 0xffffffaa │ │ │ │ - rsbeq r5, r3, ip, lsr lr │ │ │ │ - mlseq r4, r6, r5, sl │ │ │ │ - rsbeq r5, r3, sl, lsl lr │ │ │ │ - rsbeq sl, r4, r6, ror r5 │ │ │ │ - strdeq r5, [r3], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq sl, r4, r6, asr r5 │ │ │ │ - ldrdeq r5, [r3], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq sl, r4, r6, lsr r5 │ │ │ │ - strhteq r5, [r3], #-218 @ 0xffffff26 │ │ │ │ - rsbeq sl, r4, r2, lsr #8 │ │ │ │ - rsbeq r5, r3, r8, lsr #25 │ │ │ │ - rsbeq sl, r4, lr, ror #7 │ │ │ │ - rsbeq r5, r3, r4, ror ip │ │ │ │ - rsbeq sl, r4, sl, asr #7 │ │ │ │ - rsbeq r5, r3, r0, asr ip │ │ │ │ - rsbeq sl, r4, r6, lsr #7 │ │ │ │ - rsbeq r5, r3, ip, lsr #24 │ │ │ │ - rsbeq sl, r4, r2, lsl #7 │ │ │ │ - rsbeq r5, r3, r8, lsl #24 │ │ │ │ - ldrdeq sl, [r4], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r5, r3, r0, ror #22 │ │ │ │ - mlseq r4, ip, r2, sl │ │ │ │ - rsbeq sl, r4, r0, lsr #4 │ │ │ │ - rsbeq r5, r3, r6, lsr #21 │ │ │ │ - rsbeq sl, r4, r0, lsl #4 │ │ │ │ - rsbeq r5, r3, r4, lsl #21 │ │ │ │ - strhteq r1, [r3], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq sl, r4, r6, asr #3 │ │ │ │ - rsbeq r5, r3, ip, asr #20 │ │ │ │ - rsbeq sl, r4, r6, lsr #3 │ │ │ │ - rsbeq r5, r3, sl, lsr #20 │ │ │ │ - rsbeq sl, r4, lr, lsr #3 │ │ │ │ - ldrdeq sl, [r4], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq sl, r4, r0, lsr r8 │ │ │ │ + strhteq r6, [r3], #-4 │ │ │ │ + rsbeq sl, r4, r0, lsl r8 │ │ │ │ + mlseq r3, r4, r0, r6 │ │ │ │ + strdeq sl, [r4], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r6, r3, r4, ror r0 │ │ │ │ + ldrdeq sl, [r4], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r6, r3, r4, asr r0 │ │ │ │ + strhteq sl, [r4], #-112 @ 0xffffff90 │ │ │ │ + rsbeq r6, r3, r4, lsr r0 │ │ │ │ + rsbeq sl, r4, r0, lsl #15 │ │ │ │ + rsbeq r6, r3, r6 │ │ │ │ + rsbeq sl, r4, lr, asr #14 │ │ │ │ + ldrdeq r5, [r3], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq sl, r4, r4, lsr #14 │ │ │ │ + rsbeq r5, r3, r8, lsr #31 │ │ │ │ + strdeq sl, [r4], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r5, r3, r0, lsl #31 │ │ │ │ + ldrdeq sl, [r4], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r5, r3, r0, ror #30 │ │ │ │ + strhteq sl, [r4], #-108 @ 0xffffff94 │ │ │ │ + rsbeq r5, r3, r0, asr #30 │ │ │ │ + mlseq r4, ip, r6, sl │ │ │ │ + rsbeq r5, r3, r0, lsr #30 │ │ │ │ + rsbeq sl, r4, r0, ror #12 │ │ │ │ + rsbeq r5, r3, r6, ror #29 │ │ │ │ + rsbeq sl, r4, r2, lsr #12 │ │ │ │ + rsbeq r5, r3, r8, lsr #29 │ │ │ │ + strdeq sl, [r4], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r5, r3, r4, lsl #29 │ │ │ │ + strhteq sl, [r4], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r5, r3, r0, asr #28 │ │ │ │ + mlseq r4, sl, r5, sl │ │ │ │ + rsbeq r5, r3, lr, lsl lr │ │ │ │ + rsbeq sl, r4, sl, ror r5 │ │ │ │ + strdeq r5, [r3], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq sl, r4, sl, asr r5 │ │ │ │ + ldrdeq r5, [r3], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq sl, r4, sl, lsr r5 │ │ │ │ + strhteq r5, [r3], #-222 @ 0xffffff22 │ │ │ │ + rsbeq sl, r4, r6, lsr #8 │ │ │ │ + rsbeq r5, r3, ip, lsr #25 │ │ │ │ + strdeq sl, [r4], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r5, r3, r8, ror ip │ │ │ │ + rsbeq sl, r4, lr, asr #7 │ │ │ │ + rsbeq r5, r3, r4, asr ip │ │ │ │ + rsbeq sl, r4, sl, lsr #7 │ │ │ │ + rsbeq r5, r3, r0, lsr ip │ │ │ │ + rsbeq sl, r4, r6, lsl #7 │ │ │ │ + rsbeq r5, r3, ip, lsl #24 │ │ │ │ + rsbeq sl, r4, r0, ror #5 │ │ │ │ + rsbeq r5, r3, r4, ror #22 │ │ │ │ + rsbeq sl, r4, r0, lsr #5 │ │ │ │ + rsbeq sl, r4, r4, lsr #4 │ │ │ │ + rsbeq r5, r3, sl, lsr #21 │ │ │ │ + rsbeq sl, r4, r4, lsl #4 │ │ │ │ + rsbeq r5, r3, r8, lsl #21 │ │ │ │ + strhteq r1, [r3], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq sl, r4, sl, asr #3 │ │ │ │ + rsbeq r5, r3, r0, asr sl │ │ │ │ + rsbeq sl, r4, sl, lsr #3 │ │ │ │ + rsbeq r5, r3, lr, lsr #20 │ │ │ │ + strhteq sl, [r4], #-18 @ 0xffffffee │ │ │ │ rsbeq sl, r4, r0, ror #3 │ │ │ │ - strhteq sl, [r4], #-16 │ │ │ │ - rsbeq sl, r4, r8, lsr r1 │ │ │ │ - strhteq r5, [r3], #-158 @ 0xffffff62 │ │ │ │ - rsbeq sl, r4, r4, lsl r1 │ │ │ │ - mlseq r3, sl, r9, r5 │ │ │ │ - rsbeq r1, r3, sl, lsr #9 │ │ │ │ - ldrdeq sl, [r4], #-12 @ │ │ │ │ - rsbeq r5, r3, r2, ror #18 │ │ │ │ - strhteq sl, [r4], #-8 │ │ │ │ - rsbeq r5, r3, lr, lsr r9 │ │ │ │ - rsbeq sl, r4, lr, lsl #1 │ │ │ │ - rsbeq r5, r3, r4, lsl r9 │ │ │ │ - rsbeq sl, r4, lr, rrx │ │ │ │ - strdeq r5, [r3], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq sl, r4, sl, asr #32 │ │ │ │ - rsbeq r5, r3, lr, asr #17 │ │ │ │ - rsbeq sl, r4, ip, lsr #32 │ │ │ │ - strhteq r5, [r3], #-128 @ 0xffffff80 │ │ │ │ - rsbeq sl, r4, ip │ │ │ │ - mlseq r3, r0, r8, r5 │ │ │ │ - strhteq r9, [r4], #-240 @ 0xffffff10 │ │ │ │ - rsbeq r5, r3, r6, lsr r8 │ │ │ │ - rsbeq r9, r4, lr, lsl #31 │ │ │ │ - rsbeq r5, r3, r4, lsl r8 │ │ │ │ - rsbeq r9, r4, lr, ror #30 │ │ │ │ - strdeq r5, [r3], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r9, r4, r2, asr pc │ │ │ │ - ldrdeq r5, [r3], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r9, r4, r6, lsr pc │ │ │ │ - strhteq r5, [r3], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r9, r4, sl, lsl pc │ │ │ │ - rsbeq r5, r3, r0, lsr #15 │ │ │ │ - strdeq r9, [r4], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r5, r3, r4, lsl #15 │ │ │ │ - rsbeq r9, r4, r2, ror #29 │ │ │ │ - rsbeq r5, r3, r8, ror #14 │ │ │ │ - rsbeq r9, r4, r6, asr #29 │ │ │ │ - rsbeq r5, r3, ip, asr #14 │ │ │ │ - rsbeq r9, r4, sl, lsr #29 │ │ │ │ - rsbeq r5, r3, r0, lsr r7 │ │ │ │ - rsbeq r9, r4, lr, lsl #29 │ │ │ │ - rsbeq r5, r3, r4, lsl r7 │ │ │ │ - rsbeq r9, r4, r2, ror lr │ │ │ │ - strdeq r5, [r3], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r9, r4, r6, asr lr │ │ │ │ - ldrdeq r5, [r3], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r9, r4, sl, lsr lr │ │ │ │ - rsbeq r5, r3, r0, asr #13 │ │ │ │ - rsbeq r9, r4, lr, lsl lr │ │ │ │ - rsbeq r5, r3, r4, lsr #13 │ │ │ │ - rsbeq r9, r4, r2, lsl #28 │ │ │ │ - rsbeq r5, r3, r8, lsl #13 │ │ │ │ - rsbeq r9, r4, r6, ror #27 │ │ │ │ - rsbeq r5, r3, ip, ror #12 │ │ │ │ - rsbeq r9, r4, sl, asr #27 │ │ │ │ - rsbeq r5, r3, r0, asr r6 │ │ │ │ - rsbeq r9, r4, lr, lsr #27 │ │ │ │ - rsbeq r5, r3, r4, lsr r6 │ │ │ │ - mlseq r4, r2, sp, r9 │ │ │ │ - rsbeq r5, r3, r8, lsl r6 │ │ │ │ - rsbeq r9, r4, r6, ror sp │ │ │ │ - strdeq r5, [r3], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r9, r4, r6, asr sp │ │ │ │ - ldrdeq r5, [r3], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r9, r4, r6, lsr sp │ │ │ │ - strhteq r5, [r3], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq r9, r4, sl, lsl sp │ │ │ │ - rsbeq r5, r3, r0, lsr #11 │ │ │ │ - rsbeq r8, r4, r8, asr #3 │ │ │ │ - rsbeq r9, r4, r8, ror #25 │ │ │ │ - rsbeq r5, r3, r0, ror r5 │ │ │ │ + rsbeq sl, r4, r4, ror #3 │ │ │ │ + strhteq sl, [r4], #-20 @ 0xffffffec │ │ │ │ + rsbeq sl, r4, ip, lsr r1 │ │ │ │ + rsbeq r5, r3, r2, asr #19 │ │ │ │ + rsbeq sl, r4, r8, lsl r1 │ │ │ │ + mlseq r3, lr, r9, r5 │ │ │ │ + rsbeq r1, r3, lr, lsr #9 │ │ │ │ + rsbeq sl, r4, r0, ror #1 │ │ │ │ + rsbeq r5, r3, r6, ror #18 │ │ │ │ + strhteq sl, [r4], #-12 │ │ │ │ + rsbeq r5, r3, r2, asr #18 │ │ │ │ + mlseq r4, r2, r0, sl │ │ │ │ + rsbeq r5, r3, r8, lsl r9 │ │ │ │ + rsbeq sl, r4, r2, ror r0 │ │ │ │ + strdeq r5, [r3], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq sl, r4, lr, asr #32 │ │ │ │ + ldrdeq r5, [r3], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq sl, r4, r0, lsr r0 │ │ │ │ + strhteq r5, [r3], #-132 @ 0xffffff7c │ │ │ │ + rsbeq sl, r4, r0, lsl r0 │ │ │ │ + mlseq r3, r4, r8, r5 │ │ │ │ + strhteq r9, [r4], #-244 @ 0xffffff0c │ │ │ │ + rsbeq r5, r3, sl, lsr r8 │ │ │ │ + mlseq r4, r2, pc, r9 @ │ │ │ │ + rsbeq r5, r3, r8, lsl r8 │ │ │ │ + rsbeq r9, r4, r2, ror pc │ │ │ │ + strdeq r5, [r3], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r9, r4, r6, asr pc │ │ │ │ + ldrdeq r5, [r3], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r9, r4, sl, lsr pc │ │ │ │ + rsbeq r5, r3, r0, asr #15 │ │ │ │ + rsbeq r9, r4, lr, lsl pc │ │ │ │ + rsbeq r5, r3, r4, lsr #15 │ │ │ │ + rsbeq r9, r4, r2, lsl #30 │ │ │ │ + rsbeq r5, r3, r8, lsl #15 │ │ │ │ + rsbeq r9, r4, r6, ror #29 │ │ │ │ + rsbeq r5, r3, ip, ror #14 │ │ │ │ + rsbeq r9, r4, sl, asr #29 │ │ │ │ + rsbeq r5, r3, r0, asr r7 │ │ │ │ + rsbeq r9, r4, lr, lsr #29 │ │ │ │ + rsbeq r5, r3, r4, lsr r7 │ │ │ │ + mlseq r4, r2, lr, r9 │ │ │ │ + rsbeq r5, r3, r8, lsl r7 │ │ │ │ + rsbeq r9, r4, r6, ror lr │ │ │ │ + strdeq r5, [r3], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r9, r4, sl, asr lr │ │ │ │ + rsbeq r5, r3, r0, ror #13 │ │ │ │ + rsbeq r9, r4, lr, lsr lr │ │ │ │ + rsbeq r5, r3, r4, asr #13 │ │ │ │ + rsbeq r9, r4, r2, lsr #28 │ │ │ │ + rsbeq r5, r3, r8, lsr #13 │ │ │ │ + rsbeq r9, r4, r6, lsl #28 │ │ │ │ + rsbeq r5, r3, ip, lsl #13 │ │ │ │ + rsbeq r9, r4, sl, ror #27 │ │ │ │ + rsbeq r5, r3, r0, ror r6 │ │ │ │ + rsbeq r9, r4, lr, asr #27 │ │ │ │ + rsbeq r5, r3, r4, asr r6 │ │ │ │ + strhteq r9, [r4], #-210 @ 0xffffff2e │ │ │ │ + rsbeq r5, r3, r8, lsr r6 │ │ │ │ + mlseq r4, r6, sp, r9 │ │ │ │ + rsbeq r5, r3, ip, lsl r6 │ │ │ │ + rsbeq r9, r4, sl, ror sp │ │ │ │ + rsbeq r5, r3, r0, lsl #12 │ │ │ │ + rsbeq r9, r4, sl, asr sp │ │ │ │ + rsbeq r5, r3, r2, ror #11 │ │ │ │ + rsbeq r9, r4, sl, lsr sp │ │ │ │ + rsbeq r5, r3, r2, asr #11 │ │ │ │ + rsbeq r9, r4, lr, lsl sp │ │ │ │ + rsbeq r5, r3, r4, lsr #11 │ │ │ │ + rsbeq r8, r4, ip, asr #3 │ │ │ │ + rsbeq r9, r4, ip, ror #25 │ │ │ │ + rsbeq r5, r3, r4, ror r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed07d30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, ip, asr #12 │ │ │ │ @ instruction: 0x3648f8df │ │ │ │ ldrbtmi r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @@ -424029,105 +424029,105 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, lsl #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbeq sp, lr, lr, asr #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r4, r0, ror #20 │ │ │ │ + rsbeq r9, r4, r4, ror #20 │ │ │ │ @ instruction: 0xffffc4e1 │ │ │ │ - rsbeq r9, r4, r4, lsl #22 │ │ │ │ - rsbeq r9, r4, lr, lsl fp │ │ │ │ + rsbeq r9, r4, r8, lsl #22 │ │ │ │ + rsbeq r9, r4, r2, lsr #22 │ │ │ │ andeq r0, r0, r7, lsr r7 │ │ │ │ - rsbeq r9, r4, r6, lsl #20 │ │ │ │ - rsbeq r5, r3, ip, lsl #5 │ │ │ │ + rsbeq r9, r4, sl, lsl #20 │ │ │ │ + mlseq r3, r0, r2, r5 │ │ │ │ rsbeq sp, lr, r2, lsr #28 │ │ │ │ - rsbeq r9, r4, sl, asr #19 │ │ │ │ - rsbeq r5, r3, r0, asr r2 │ │ │ │ + rsbeq r9, r4, lr, asr #19 │ │ │ │ + rsbeq r5, r3, r4, asr r2 │ │ │ │ @ instruction: 0xffffa375 │ │ │ │ - rsbeq r9, r4, r8, lsl #21 │ │ │ │ - rsbeq r9, r4, lr, lsr #21 │ │ │ │ - rsbeq r9, r4, lr, ror #18 │ │ │ │ - strdeq r5, [r3], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r9, r4, r0, asr r9 │ │ │ │ - ldrdeq r5, [r3], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r9, r4, r4, ror #20 │ │ │ │ - mlseq r4, sl, sl, r9 │ │ │ │ - mlseq r4, r0, sl, r9 │ │ │ │ - ldrdeq r9, [r4], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r9, r4, r0, ror #17 │ │ │ │ - rsbeq r5, r3, r6, ror #2 │ │ │ │ - rsbeq r9, r4, r2, asr #17 │ │ │ │ - rsbeq r5, r3, r8, asr #2 │ │ │ │ + rsbeq r9, r4, ip, lsl #21 │ │ │ │ + strhteq r9, [r4], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r9, r4, r2, ror r9 │ │ │ │ + strdeq r5, [r3], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r9, r4, r4, asr r9 │ │ │ │ + ldrdeq r5, [r3], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r9, r4, r8, ror #20 │ │ │ │ + mlseq r4, lr, sl, r9 │ │ │ │ mlseq r4, r4, sl, r9 │ │ │ │ - rsbeq r9, r4, r2, ror #21 │ │ │ │ - rsbeq r9, r4, r0, lsl #17 │ │ │ │ - rsbeq r5, r3, r6, lsl #2 │ │ │ │ - strhteq r9, [r4], #-174 @ 0xffffff52 │ │ │ │ - rsbeq r9, r4, r0, lsr #22 │ │ │ │ - rsbeq r9, r4, lr, lsr r8 │ │ │ │ - rsbeq r5, r3, r4, asr #1 │ │ │ │ - rsbeq r9, r4, ip, lsl r8 │ │ │ │ - rsbeq r5, r3, r0, lsr #1 │ │ │ │ - ldrdeq r9, [r4], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r9, r4, r6, lsr #22 │ │ │ │ - ldrdeq r9, [r4], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r5, r3, lr, asr r0 │ │ │ │ + ldrdeq r9, [r4], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r9, r4, r4, ror #17 │ │ │ │ + rsbeq r5, r3, sl, ror #2 │ │ │ │ + rsbeq r9, r4, r6, asr #17 │ │ │ │ + rsbeq r5, r3, ip, asr #2 │ │ │ │ + mlseq r4, r8, sl, r9 │ │ │ │ + rsbeq r9, r4, r6, ror #21 │ │ │ │ + rsbeq r9, r4, r4, lsl #17 │ │ │ │ + rsbeq r5, r3, sl, lsl #2 │ │ │ │ + rsbeq r9, r4, r2, asr #21 │ │ │ │ + rsbeq r9, r4, r4, lsr #22 │ │ │ │ + rsbeq r9, r4, r2, asr #16 │ │ │ │ + rsbeq r5, r3, r8, asr #1 │ │ │ │ + rsbeq r9, r4, r0, lsr #16 │ │ │ │ + rsbeq r5, r3, r4, lsr #1 │ │ │ │ + rsbeq r9, r4, r0, ror #21 │ │ │ │ rsbeq r9, r4, sl, lsr #22 │ │ │ │ - strdeq r9, [r4], #-174 @ 0xffffff52 @ │ │ │ │ - mlseq r4, r4, r7, r9 │ │ │ │ - rsbeq r5, r3, ip, lsl r0 │ │ │ │ - rsbeq r9, r4, sl, lsl #22 │ │ │ │ - rsbeq r9, r4, ip, lsr fp │ │ │ │ - rsbeq r9, r4, r0, asr r7 │ │ │ │ - ldrdeq r4, [r3], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r9, r4, r4, lsl fp │ │ │ │ - rsbeq r9, r4, lr, lsr fp │ │ │ │ - rsbeq r9, r4, ip, lsl #14 │ │ │ │ - mlseq r3, r4, pc, r4 @ │ │ │ │ - rsbeq r9, r4, lr, lsl fp │ │ │ │ - rsbeq r9, r4, r4, ror #22 │ │ │ │ - rsbeq r9, r4, r4, asr #13 │ │ │ │ - rsbeq r4, r3, ip, asr #30 │ │ │ │ + ldrdeq r9, [r4], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r5, r3, r2, rrx │ │ │ │ + rsbeq r9, r4, lr, lsr #22 │ │ │ │ + rsbeq r9, r4, r2, lsl #22 │ │ │ │ + mlseq r4, r8, r7, r9 │ │ │ │ + rsbeq r5, r3, r0, lsr #32 │ │ │ │ + rsbeq r9, r4, lr, lsl #22 │ │ │ │ rsbeq r9, r4, r0, asr #22 │ │ │ │ - rsbeq r9, r4, r2, ror fp │ │ │ │ - rsbeq r9, r4, r4, ror r6 │ │ │ │ - strdeq r4, [r3], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r9, r4, r4, asr r7 │ │ │ │ + ldrdeq r4, [r3], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r9, r4, r8, lsl fp │ │ │ │ + rsbeq r9, r4, r2, asr #22 │ │ │ │ + rsbeq r9, r4, r0, lsl r7 │ │ │ │ + mlseq r3, r8, pc, r4 @ │ │ │ │ + rsbeq r9, r4, r2, lsr #22 │ │ │ │ + rsbeq r9, r4, r8, ror #22 │ │ │ │ + rsbeq r9, r4, r8, asr #13 │ │ │ │ + rsbeq r4, r3, r0, asr pc │ │ │ │ rsbeq r9, r4, r4, asr #22 │ │ │ │ - rsbeq r9, r4, lr, ror fp │ │ │ │ - rsbeq r9, r4, sl, lsr r6 │ │ │ │ - rsbeq r4, r3, r2, asr #29 │ │ │ │ - rsbeq r9, r4, r2, ror #22 │ │ │ │ - rsbeq r9, r4, ip, lsl #23 │ │ │ │ - rsbeq r9, r4, r0, lsl #12 │ │ │ │ - rsbeq r4, r3, r8, lsl #29 │ │ │ │ - rsbeq r9, r4, r0, ror fp │ │ │ │ - rsbeq r9, r4, lr, lsr #23 │ │ │ │ - rsbeq r9, r4, r6, asr #11 │ │ │ │ - rsbeq r4, r3, lr, asr #28 │ │ │ │ - mlseq r4, r2, fp, r9 │ │ │ │ - ldrdeq r9, [r4], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r9, r4, ip, lsl #11 │ │ │ │ - rsbeq r4, r3, r4, lsl lr │ │ │ │ - rsbeq r9, r4, r2, asr #23 │ │ │ │ - rsbeq r9, r4, r8, lsl #24 │ │ │ │ - rsbeq r9, r4, r2, asr r5 │ │ │ │ - ldrdeq r4, [r3], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r9, r4, r8, ror #23 │ │ │ │ - rsbeq r9, r4, lr, lsr ip │ │ │ │ - rsbeq r9, r4, r4, lsl r5 │ │ │ │ - mlseq r3, ip, sp, r4 │ │ │ │ - rsbeq r9, r4, ip, lsr #24 │ │ │ │ - rsbeq r9, r4, sl, ror #24 │ │ │ │ - ldrdeq r9, [r4], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r4, r3, r2, ror #26 │ │ │ │ - rsbeq r9, r4, r0, asr ip │ │ │ │ - strhteq r9, [r4], #-194 @ 0xffffff3e │ │ │ │ - mlseq r4, lr, r4, r9 │ │ │ │ - rsbeq r4, r3, r6, lsr #26 │ │ │ │ + rsbeq r9, r4, r6, ror fp │ │ │ │ + rsbeq r9, r4, r8, ror r6 │ │ │ │ + rsbeq r4, r3, r0, lsl #30 │ │ │ │ + rsbeq r9, r4, r8, asr #22 │ │ │ │ + rsbeq r9, r4, r2, lsl #23 │ │ │ │ + rsbeq r9, r4, lr, lsr r6 │ │ │ │ + rsbeq r4, r3, r6, asr #29 │ │ │ │ + rsbeq r9, r4, r6, ror #22 │ │ │ │ + mlseq r4, r0, fp, r9 │ │ │ │ + rsbeq r9, r4, r4, lsl #12 │ │ │ │ + rsbeq r4, r3, ip, lsl #29 │ │ │ │ + rsbeq r9, r4, r4, ror fp │ │ │ │ + strhteq r9, [r4], #-178 @ 0xffffff4e │ │ │ │ + rsbeq r9, r4, sl, asr #11 │ │ │ │ + rsbeq r4, r3, r2, asr lr │ │ │ │ + mlseq r4, r6, fp, r9 │ │ │ │ + rsbeq r9, r4, r0, ror #23 │ │ │ │ + mlseq r4, r0, r5, r9 │ │ │ │ + rsbeq r4, r3, r8, lsl lr │ │ │ │ + rsbeq r9, r4, r6, asr #23 │ │ │ │ + rsbeq r9, r4, ip, lsl #24 │ │ │ │ + rsbeq r9, r4, r6, asr r5 │ │ │ │ + ldrdeq r4, [r3], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r9, r4, ip, ror #23 │ │ │ │ + rsbeq r9, r4, r2, asr #24 │ │ │ │ + rsbeq r9, r4, r8, lsl r5 │ │ │ │ + rsbeq r4, r3, r0, lsr #27 │ │ │ │ + rsbeq r9, r4, r0, lsr ip │ │ │ │ + rsbeq r9, r4, lr, ror #24 │ │ │ │ + ldrdeq r9, [r4], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r4, r3, r6, ror #26 │ │ │ │ + rsbeq r9, r4, r4, asr ip │ │ │ │ + strhteq r9, [r4], #-198 @ 0xffffff3a │ │ │ │ + rsbeq r9, r4, r2, lsr #9 │ │ │ │ + rsbeq r4, r3, sl, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed08500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -424137,16 +424137,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrrc2 6, 6, pc, r6, cr6 @ │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6664478 │ │ │ │ blls 230778 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq r9, [r4], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r4, r3, r0, asr #22 │ │ │ │ + strhteq r9, [r4], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq r4, r3, r4, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed0854c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7752d4 │ │ │ │ blmi 79d56c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -424168,15 +424168,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf660bd30 │ │ │ │ svclt 0x0000e962 │ │ │ │ strhteq sp, [lr], #-102 @ 0xffffff9a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r4, r6, ror sl │ │ │ │ + rsbeq r9, r4, sl, ror sl │ │ │ │ rsbeq sp, lr, ip, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed13fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xffe6f38e │ │ │ │ @@ -424216,16 +424216,16 @@ │ │ │ │ @ instruction: 0xe7d4fc7b │ │ │ │ vrsubhn.i16 d4, q7, q8 │ │ │ │ mrc 15, 5, APSR_nzcv, cr0, cr15, {4} │ │ │ │ @ instruction: 0xee880bc0 │ │ │ │ strb r8, [r1, r0, lsl #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r9, r4, r0, asr #19 │ │ │ │ - rsbeq r4, r3, r4, lsl sl │ │ │ │ + rsbeq r9, r4, r4, asr #19 │ │ │ │ + rsbeq r4, r3, r8, lsl sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ec944 >::_M_default_append(unsigned int)@@Base+0x69db0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ streq pc, [r8, -ip, asr #17] │ │ │ │ stcleq 6, cr15, [r4, #692] @ 0x2b4 │ │ │ │ andsls r4, r6, #144703488 @ 0x8a00000 │ │ │ │ @@ -424577,38 +424577,38 @@ │ │ │ │ subsge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8dd465f │ │ │ │ @ instruction: 0x465ca070 │ │ │ │ svclt 0x0000e045 │ │ │ │ ... │ │ │ │ rsbeq sp, lr, r6, ror #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r4, lr, lsl r9 │ │ │ │ - rsbeq r4, r3, r0, ror r9 │ │ │ │ + rsbeq r9, r4, r2, lsr #18 │ │ │ │ + rsbeq r4, r3, r4, ror r9 │ │ │ │ rsbeq sp, lr, r6, lsl #10 │ │ │ │ - strhteq r9, [r4], #-138 @ 0xffffff76 │ │ │ │ - rsbeq r4, r3, ip, lsl #18 │ │ │ │ - rsbeq r1, r3, r2, ror #16 │ │ │ │ - rsbeq r9, r4, lr, lsl #16 │ │ │ │ - rsbeq r4, r3, r0, ror #16 │ │ │ │ - rsbeq r9, r4, ip, ror #15 │ │ │ │ - rsbeq r4, r3, lr, lsr r8 │ │ │ │ - ldrdeq r9, [r4], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r4, r3, r2, lsr #16 │ │ │ │ - ldrdeq r9, [r4], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r4, r3, r4, lsr #14 │ │ │ │ - rsbeq r9, r4, sl, asr #13 │ │ │ │ - rsbeq r9, r4, sl, asr #12 │ │ │ │ - mlseq r3, lr, r6, r4 │ │ │ │ - ldrdeq r9, [r4], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r5, r3, ip, asr #3 │ │ │ │ - rsbeq r7, r3, sl, lsr lr │ │ │ │ - rsbeq r9, r4, r0, lsl r5 │ │ │ │ + strhteq r9, [r4], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r4, r3, r0, lsl r9 │ │ │ │ + rsbeq r1, r3, r6, ror #16 │ │ │ │ + rsbeq r9, r4, r2, lsl r8 │ │ │ │ + rsbeq r4, r3, r4, ror #16 │ │ │ │ + strdeq r9, [r4], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r4, r3, r2, asr #16 │ │ │ │ + ldrdeq r9, [r4], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r4, r3, r6, lsr #16 │ │ │ │ + ldrdeq r9, [r4], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r4, r3, r8, lsr #14 │ │ │ │ + rsbeq r9, r4, lr, asr #13 │ │ │ │ + rsbeq r9, r4, lr, asr #12 │ │ │ │ + rsbeq r4, r3, r2, lsr #13 │ │ │ │ + ldrdeq r9, [r4], #-88 @ 0xffffffa8 @ │ │ │ │ + ldrdeq r5, [r3], #-16 @ │ │ │ │ + rsbeq r7, r3, lr, lsr lr │ │ │ │ + rsbeq r9, r4, r4, lsl r5 │ │ │ │ + strdeq r2, [r3], #-10 @ │ │ │ │ strdeq r2, [r3], #-6 @ │ │ │ │ - strdeq r2, [r3], #-2 @ │ │ │ │ - rsbeq r5, r7, r6, lsl r7 │ │ │ │ + rsbeq r5, r7, sl, lsl r7 │ │ │ │ @ instruction: 0x2181f891 │ │ │ │ andseq pc, ip, #2 │ │ │ │ @ instruction: 0xf0002a18 │ │ │ │ ldmdavs r3!, {r0, r1, r3, r6, r7, r8, pc} │ │ │ │ @ instruction: 0xf10b3701 │ │ │ │ adcsmi r0, fp, #8, 22 @ 0x2000 │ │ │ │ stmdavs fp!, {r3, r5, r8, sl, fp, ip, lr, pc} │ │ │ │ @@ -424856,19 +424856,19 @@ │ │ │ │ tstphi r2, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ bl 28beb4 >::_M_default_append(unsigned int)@@Base+0x9320> │ │ │ │ blls 6f26a0 │ │ │ │ @ instruction: 0xf843681b │ │ │ │ strt r1, [sl], -r4, lsr #32 │ │ │ │ ... │ │ │ │ - rsbeq r9, r4, r8, lsr r3 │ │ │ │ - rsbeq r9, r4, r6, lsr #5 │ │ │ │ - rsbeq r0, r8, sl, lsr #5 │ │ │ │ - strdeq r8, [r4], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r4, r3, r0, asr r0 │ │ │ │ + rsbeq r9, r4, ip, lsr r3 │ │ │ │ + rsbeq r9, r4, sl, lsr #5 │ │ │ │ + rsbeq r0, r8, lr, lsr #5 │ │ │ │ + rsbeq r9, r4, r0 │ │ │ │ + rsbeq r4, r3, r4, asr r0 │ │ │ │ suble r2, r2, r0, lsl #24 │ │ │ │ blls a60ce0 │ │ │ │ blpl 136d968 │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blcs 1ed4f8 │ │ │ │ blpl ff26d980 │ │ │ │ blx 5eda78 │ │ │ │ @@ -425123,55 +425123,55 @@ │ │ │ │ stmdami pc!, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6654478 │ │ │ │ smlsld pc, sl, r9, sp @ │ │ │ │ strt r2, [r1], -r1, lsl #8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r8, r4, r8, lsl #29 │ │ │ │ - rsbeq r8, r4, r2, ror #27 │ │ │ │ - rsbeq r3, r3, r6, lsr lr │ │ │ │ - strhteq r8, [r4], #-220 @ 0xffffff24 │ │ │ │ - rsbeq r3, r3, r0, lsl lr │ │ │ │ - mlseq r4, sl, sp, r8 │ │ │ │ - rsbeq r3, r3, lr, ror #27 │ │ │ │ - rsbeq r8, r4, r8, ror sp │ │ │ │ - rsbeq r3, r3, ip, asr #27 │ │ │ │ - rsbeq r8, r4, r6, asr sp │ │ │ │ - rsbeq r3, r3, sl, lsr #27 │ │ │ │ - rsbeq r8, r4, sl, lsr #26 │ │ │ │ - rsbeq r3, r3, lr, ror sp │ │ │ │ - rsbeq r8, r4, sl, lsl #26 │ │ │ │ - rsbeq r3, r3, lr, asr sp │ │ │ │ - rsbeq r8, r4, r6, ror #25 │ │ │ │ - rsbeq r3, r3, r8, lsr sp │ │ │ │ - rsbeq r8, r4, r4, asr #25 │ │ │ │ - rsbeq r3, r3, r6, lsl sp │ │ │ │ - rsbeq r8, r4, r8, lsr #25 │ │ │ │ - strdeq r3, [r3], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r8, r4, r8, lsl #25 │ │ │ │ - ldrdeq r3, [r3], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r8, r4, r8, ror #24 │ │ │ │ - strhteq r3, [r3], #-204 @ 0xffffff34 │ │ │ │ - rsbeq r8, r4, r8, asr #24 │ │ │ │ - mlseq r3, ip, ip, r3 │ │ │ │ - rsbeq r8, r4, r8, lsr #24 │ │ │ │ - rsbeq r3, r3, ip, ror ip │ │ │ │ - rsbeq r8, r4, ip, lsl #24 │ │ │ │ - rsbeq r3, r3, r0, ror #24 │ │ │ │ - rsbeq r8, r4, r6, lsl #25 │ │ │ │ - rsbeq r8, r4, r2, asr #24 │ │ │ │ - rsbeq r8, r4, ip, asr #23 │ │ │ │ - rsbeq r3, r3, lr, lsl ip │ │ │ │ - strhteq r8, [r4], #-178 @ 0xffffff4e │ │ │ │ - rsbeq r3, r3, r4, lsl #24 │ │ │ │ - mlseq r4, r8, fp, r8 │ │ │ │ - rsbeq r3, r3, sl, ror #23 │ │ │ │ - rsbeq r8, r4, lr, ror fp │ │ │ │ - ldrdeq r3, [r3], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r8, r4, ip, lsl #29 │ │ │ │ + rsbeq r8, r4, r6, ror #27 │ │ │ │ + rsbeq r3, r3, sl, lsr lr │ │ │ │ + rsbeq r8, r4, r0, asr #27 │ │ │ │ + rsbeq r3, r3, r4, lsl lr │ │ │ │ + mlseq r4, lr, sp, r8 │ │ │ │ + strdeq r3, [r3], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r8, r4, ip, ror sp │ │ │ │ + ldrdeq r3, [r3], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r8, r4, sl, asr sp │ │ │ │ + rsbeq r3, r3, lr, lsr #27 │ │ │ │ + rsbeq r8, r4, lr, lsr #26 │ │ │ │ + rsbeq r3, r3, r2, lsl #27 │ │ │ │ + rsbeq r8, r4, lr, lsl #26 │ │ │ │ + rsbeq r3, r3, r2, ror #26 │ │ │ │ + rsbeq r8, r4, sl, ror #25 │ │ │ │ + rsbeq r3, r3, ip, lsr sp │ │ │ │ + rsbeq r8, r4, r8, asr #25 │ │ │ │ + rsbeq r3, r3, sl, lsl sp │ │ │ │ + rsbeq r8, r4, ip, lsr #25 │ │ │ │ + rsbeq r3, r3, r0, lsl #26 │ │ │ │ + rsbeq r8, r4, ip, lsl #25 │ │ │ │ + rsbeq r3, r3, r0, ror #25 │ │ │ │ + rsbeq r8, r4, ip, ror #24 │ │ │ │ + rsbeq r3, r3, r0, asr #25 │ │ │ │ + rsbeq r8, r4, ip, asr #24 │ │ │ │ + rsbeq r3, r3, r0, lsr #25 │ │ │ │ + rsbeq r8, r4, ip, lsr #24 │ │ │ │ + rsbeq r3, r3, r0, lsl #25 │ │ │ │ + rsbeq r8, r4, r0, lsl ip │ │ │ │ + rsbeq r3, r3, r4, ror #24 │ │ │ │ + rsbeq r8, r4, sl, lsl #25 │ │ │ │ + rsbeq r8, r4, r6, asr #24 │ │ │ │ + ldrdeq r8, [r4], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r3, r3, r2, lsr #24 │ │ │ │ + strhteq r8, [r4], #-182 @ 0xffffff4a │ │ │ │ + rsbeq r3, r3, r8, lsl #24 │ │ │ │ + mlseq r4, ip, fp, r8 │ │ │ │ + rsbeq r3, r3, lr, ror #23 │ │ │ │ + rsbeq r8, r4, r2, lsl #23 │ │ │ │ + ldrdeq r3, [r3], #-180 @ 0xffffff4c @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ed818 >::_M_default_append(unsigned int)@@Base+0x6ac84> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x460eb095 │ │ │ │ ldrpl pc, [r0, #2271] @ 0x8df │ │ │ │ @@ -425526,45 +425526,45 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf974f665 │ │ │ │ @ instruction: 0xf04f481a │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx d7028c │ │ │ │ svclt 0x0000e76b │ │ │ │ ... │ │ │ │ - rsbeq r8, r4, r8, ror sl │ │ │ │ + rsbeq r8, r4, ip, ror sl │ │ │ │ rsbeq ip, lr, r8, lsl #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r8, [r4], #-152 @ 0xffffff68 @ │ │ │ │ - strdeq r8, [r4], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r8, r4, r8, ror #19 │ │ │ │ - strdeq r8, [r4], #-106 @ 0xffffff96 @ │ │ │ │ + strdeq r8, [r4], #-156 @ 0xffffff64 @ │ │ │ │ + strdeq r8, [r4], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r8, r4, ip, ror #19 │ │ │ │ + strdeq r8, [r4], #-110 @ 0xffffff92 @ │ │ │ │ rsbeq ip, lr, r0, ror #5 │ │ │ │ - rsbeq r8, r4, r8, ror #12 │ │ │ │ - strhteq r3, [r3], #-108 @ 0xffffff94 │ │ │ │ - rsbeq r8, r4, lr, asr #12 │ │ │ │ - rsbeq r3, r3, r0, lsr #13 │ │ │ │ - rsbeq r8, r4, r0, lsr r6 │ │ │ │ - rsbeq r3, r3, r2, lsl #13 │ │ │ │ - rsbeq r8, r4, r2, lsl r6 │ │ │ │ - rsbeq r3, r3, r6, ror #12 │ │ │ │ - strdeq r8, [r4], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r3, r3, r8, asr #12 │ │ │ │ - rsbeq r8, r4, r2, asr #10 │ │ │ │ - mlseq r3, r4, r5, r3 │ │ │ │ - rsbeq r8, r4, r8, lsr #10 │ │ │ │ - rsbeq r3, r3, sl, ror r5 │ │ │ │ + rsbeq r8, r4, ip, ror #12 │ │ │ │ + rsbeq r3, r3, r0, asr #13 │ │ │ │ + rsbeq r8, r4, r2, asr r6 │ │ │ │ + rsbeq r3, r3, r4, lsr #13 │ │ │ │ + rsbeq r8, r4, r4, lsr r6 │ │ │ │ + rsbeq r3, r3, r6, lsl #13 │ │ │ │ + rsbeq r8, r4, r6, lsl r6 │ │ │ │ + rsbeq r3, r3, sl, ror #12 │ │ │ │ + strdeq r8, [r4], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r3, r3, ip, asr #12 │ │ │ │ + rsbeq r8, r4, r6, asr #10 │ │ │ │ + mlseq r3, r8, r5, r3 │ │ │ │ + rsbeq r8, r4, ip, lsr #10 │ │ │ │ + rsbeq r3, r3, lr, ror r5 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf936f665 │ │ │ │ @ instruction: 0xf04f4804 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9f0f665 │ │ │ │ svclt 0x0000e72d │ │ │ │ - rsbeq r8, r4, ip, lsr #9 │ │ │ │ - strdeq r3, [r3], #-78 @ 0xffffffb2 @ │ │ │ │ + strhteq r8, [r4], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq r3, r3, r2, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 46de40 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ strbpl pc, [ip, #-2271] @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb08d │ │ │ │ @@ -425903,25 +425903,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6644478 │ │ │ │ @ instruction: 0xf04fff3f │ │ │ │ ldrb r3, [r4, #2815] @ 0xaff │ │ │ │ ... │ │ │ │ rsbeq ip, lr, r0, ror r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r4, lr, lsr #8 │ │ │ │ - mlseq r4, sl, r3, r8 │ │ │ │ - rsbeq r3, r3, ip, ror #7 │ │ │ │ + rsbeq r8, r4, r2, lsr r4 │ │ │ │ + mlseq r4, lr, r3, r8 │ │ │ │ + strdeq r3, [r3], #-48 @ 0xffffffd0 @ │ │ │ │ rsbeq fp, lr, r2, lsl #31 │ │ │ │ - rsbeq r8, r4, r2, lsr r3 │ │ │ │ - rsbeq r3, r3, r4, lsl #7 │ │ │ │ - rsbeq r8, r4, sl, lsl r2 │ │ │ │ - rsbeq r7, r4, r2, ror #30 │ │ │ │ - strhteq r2, [r3], #-246 @ 0xffffff0a │ │ │ │ - rsbeq r7, r4, sl, asr #30 │ │ │ │ - mlseq r3, ip, pc, r2 @ │ │ │ │ + rsbeq r8, r4, r6, lsr r3 │ │ │ │ + rsbeq r3, r3, r8, lsl #7 │ │ │ │ + rsbeq r8, r4, lr, lsl r2 │ │ │ │ + rsbeq r7, r4, r6, ror #30 │ │ │ │ + strhteq r2, [r3], #-250 @ 0xffffff06 │ │ │ │ + rsbeq r7, r4, lr, asr #30 │ │ │ │ + rsbeq r2, r3, r0, lsr #31 │ │ │ │ vtst.8 d20, d0, d14 │ │ │ │ ldrbtmi r3, [r8], #-421 @ 0xfffffe5b │ │ │ │ @ instruction: 0xf664300c │ │ │ │ ldmdami ip, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6644478 │ │ │ │ bfi pc, r1, (invalid: 30:16) @ │ │ │ │ @@ -425944,22 +425944,22 @@ │ │ │ │ stmdami lr, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ cdp2 6, 14, cr15, cr10, cr4, {3} │ │ │ │ @ instruction: 0xf65ee581 │ │ │ │ vldr d14, [pc, #472] @ 1b3160 │ │ │ │ ldrb r7, [r9, -r1, lsl #22] │ │ │ │ ... │ │ │ │ - rsbeq r7, r4, lr, ror #29 │ │ │ │ - rsbeq r2, r3, r0, asr #30 │ │ │ │ - ldrdeq r7, [r4], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r2, r3, r6, lsr #30 │ │ │ │ - strhteq r7, [r4], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r2, r3, ip, lsl #30 │ │ │ │ - mlseq r4, lr, lr, r7 │ │ │ │ - strdeq r2, [r3], #-226 @ 0xffffff1e @ │ │ │ │ + strdeq r7, [r4], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r2, r3, r4, asr #30 │ │ │ │ + ldrdeq r7, [r4], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r2, r3, sl, lsr #30 │ │ │ │ + strhteq r7, [r4], #-236 @ 0xffffff14 │ │ │ │ + rsbeq r2, r3, r0, lsl pc │ │ │ │ + rsbeq r7, r4, r2, lsr #29 │ │ │ │ + strdeq r2, [r3], #-230 @ 0xffffff1a @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 46e474 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi ff5df1f8 │ │ │ │ svcne 0x000f4681 │ │ │ │ @@ -426165,33 +426165,33 @@ │ │ │ │ ldrbtmi r5, [r8], #-410 @ 0xfffffe66 │ │ │ │ @ instruction: 0xf664300c │ │ │ │ ldmdami r7, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ stc2 6, cr15, [sl, #-400]! @ 0xfffffe70 │ │ │ │ svclt 0x0000e763 │ │ │ │ ... │ │ │ │ - rsbeq r7, r4, r4, lsr #28 │ │ │ │ + rsbeq r7, r4, r8, lsr #28 │ │ │ │ rsbeq fp, lr, r4, lsr sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r4, r0, ip, r7 │ │ │ │ - rsbeq r7, r4, r4, asr ip │ │ │ │ - rsbeq r2, r3, r8, lsr #25 │ │ │ │ + mlseq r4, r4, ip, r7 │ │ │ │ + rsbeq r7, r4, r8, asr ip │ │ │ │ + rsbeq r2, r3, ip, lsr #25 │ │ │ │ rsbeq fp, lr, r2, asr #16 │ │ │ │ - rsbeq r7, r4, sl, lsr #23 │ │ │ │ - strdeq r2, [r3], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r7, r4, lr, lsl #23 │ │ │ │ - rsbeq r2, r3, r2, ror #23 │ │ │ │ - rsbeq r7, r4, r2, ror fp │ │ │ │ - rsbeq r2, r3, r6, asr #23 │ │ │ │ - rsbeq r7, r4, r6, asr fp │ │ │ │ - rsbeq r2, r3, sl, lsr #23 │ │ │ │ - rsbeq r7, r4, sl, lsr fp │ │ │ │ - rsbeq r2, r3, lr, lsl #23 │ │ │ │ - rsbeq r7, r4, lr, lsl fp │ │ │ │ - rsbeq r2, r3, r2, ror fp │ │ │ │ + rsbeq r7, r4, lr, lsr #23 │ │ │ │ + rsbeq r2, r3, r2, lsl #24 │ │ │ │ + mlseq r4, r2, fp, r7 │ │ │ │ + rsbeq r2, r3, r6, ror #23 │ │ │ │ + rsbeq r7, r4, r6, ror fp │ │ │ │ + rsbeq r2, r3, sl, asr #23 │ │ │ │ + rsbeq r7, r4, sl, asr fp │ │ │ │ + rsbeq r2, r3, lr, lsr #23 │ │ │ │ + rsbeq r7, r4, lr, lsr fp │ │ │ │ + mlseq r3, r2, fp, r2 │ │ │ │ + rsbeq r7, r4, r2, lsr #22 │ │ │ │ + rsbeq r2, r3, r6, ror fp │ │ │ │ ldrbmi r4, [r9], -pc, lsl #16 │ │ │ │ blcc 1af49c │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r6], #-400 @ 0xfffffe70 │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 6, cr15, [r0], #400 @ 0x190 │ │ │ │ @@ -426200,18 +426200,18 @@ │ │ │ │ ldrbtmi r5, [r8], #-475 @ 0xfffffe25 │ │ │ │ @ instruction: 0xf664300c │ │ │ │ stmdami r7, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ stc2l 6, cr15, [r2], #400 @ 0x190 │ │ │ │ @ instruction: 0xf65ee71b │ │ │ │ svclt 0x0000e96e │ │ │ │ - rsbeq r7, r4, ip, lsr #21 │ │ │ │ - strdeq r2, [r3], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r7, r4, lr, lsl #21 │ │ │ │ - rsbeq r2, r3, r2, ror #21 │ │ │ │ + strhteq r7, [r4], #-160 @ 0xffffff60 │ │ │ │ + rsbeq r2, r3, r2, lsl #22 │ │ │ │ + mlseq r4, r2, sl, r7 │ │ │ │ + rsbeq r2, r3, r6, ror #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 26e868 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x4617b0bf │ │ │ │ @ instruction: 0x460d4af0 │ │ │ │ @@ -426454,36 +426454,36 @@ │ │ │ │ bls 3f2334 │ │ │ │ svclt 0x0000e648 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ rsbeq fp, lr, sl, asr #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq fp, lr, r0, lsl #12 │ │ │ │ - ldrdeq pc, [r2], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r7, r4, r6, ror #18 │ │ │ │ - strhteq r2, [r3], #-154 @ 0xffffff66 │ │ │ │ - strhteq pc, [r2], #-122 @ 0xffffff86 @ │ │ │ │ - mlseq r4, r6, r9, r7 │ │ │ │ - ldrdeq r7, [r4], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r2, r3, r4, lsr #18 │ │ │ │ - strhteq r7, [r4], #-130 @ 0xffffff7e │ │ │ │ - rsbeq r2, r3, r6, lsl #18 │ │ │ │ - rsbeq r7, r4, r4, asr #18 │ │ │ │ - rsbeq r7, r4, r2, ror #16 │ │ │ │ - strhteq r2, [r3], #-134 @ 0xffffff7a │ │ │ │ - strdeq r7, [r4], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r7, r4, r4, asr #14 │ │ │ │ - mlseq r3, r8, r7, r2 │ │ │ │ - rsbeq r7, r4, r6, lsr #14 │ │ │ │ - rsbeq r2, r3, sl, ror r7 │ │ │ │ - strhteq r7, [r4], #-114 @ 0xffffff8e │ │ │ │ - strdeq r7, [r4], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r2, r3, r4, asr #14 │ │ │ │ - rsbeq r7, r4, r8, lsr #13 │ │ │ │ - strdeq r2, [r3], #-108 @ 0xffffff94 @ │ │ │ │ + ldrdeq pc, [r2], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r7, r4, sl, ror #18 │ │ │ │ + strhteq r2, [r3], #-158 @ 0xffffff62 │ │ │ │ + strhteq pc, [r2], #-126 @ 0xffffff82 @ │ │ │ │ + mlseq r4, sl, r9, r7 │ │ │ │ + ldrdeq r7, [r4], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r2, r3, r8, lsr #18 │ │ │ │ + strhteq r7, [r4], #-134 @ 0xffffff7a │ │ │ │ + rsbeq r2, r3, sl, lsl #18 │ │ │ │ + rsbeq r7, r4, r8, asr #18 │ │ │ │ + rsbeq r7, r4, r6, ror #16 │ │ │ │ + strhteq r2, [r3], #-138 @ 0xffffff76 │ │ │ │ + strdeq r7, [r4], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r7, r4, r8, asr #14 │ │ │ │ + mlseq r3, ip, r7, r2 │ │ │ │ + rsbeq r7, r4, sl, lsr #14 │ │ │ │ + rsbeq r2, r3, lr, ror r7 │ │ │ │ + strhteq r7, [r4], #-118 @ 0xffffff8a │ │ │ │ + strdeq r7, [r4], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r2, r3, r8, asr #14 │ │ │ │ + rsbeq r7, r4, ip, lsr #13 │ │ │ │ + rsbeq r2, r3, r0, lsl #14 │ │ │ │ ldcne 8, cr15, [r4], #-892 @ 0xfffffc84 │ │ │ │ stmdals r8, {r0, r2, r3, r5, r9, fp, ip, pc} │ │ │ │ vqshl.u64 q10, , │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r4, #64 @ 0x40 │ │ │ │ blvs 36ee60 >::_M_default_append(unsigned int)@@Base+0xec2cc> │ │ │ │ blvc 1ef2e0 │ │ │ │ @@ -427258,104 +427258,104 @@ │ │ │ │ andls r7, r8, #1073741868 @ 0x4000002c │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffa71d9e │ │ │ │ stmdbls r8, {r2, r3, r4, r6, fp, lr} │ │ │ │ @ instruction: 0xf6634478 │ │ │ │ bls 3f3690 │ │ │ │ svclt 0x00f6f7fe │ │ │ │ - rsbeq r7, r4, r8, ror #13 │ │ │ │ - rsbeq r7, r4, ip, lsr #11 │ │ │ │ - rsbeq r7, r4, ip, lsl #11 │ │ │ │ - rsbeq r7, r4, lr, asr #10 │ │ │ │ - mlseq r4, lr, r4, r7 │ │ │ │ - rsbeq r7, r4, r2, lsl #9 │ │ │ │ - strdeq r7, [r4], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r2, r3, r0, asr r4 │ │ │ │ - ldrdeq r7, [r4], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r2, r3, lr, lsr #8 │ │ │ │ - rsbeq r7, r4, ip, lsl #7 │ │ │ │ - ldrdeq r2, [r3], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r7, r4, ip, ror #6 │ │ │ │ - strhteq r2, [r3], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq r7, r4, r4, lsl #6 │ │ │ │ - rsbeq r2, r3, r6, asr r3 │ │ │ │ - ldrdeq r7, [r4], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r2, r3, r2, lsr #6 │ │ │ │ - strhteq r7, [r4], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r2, r3, r2, lsl #6 │ │ │ │ - rsbeq r7, r4, r0, ror #4 │ │ │ │ - rsbeq r7, r4, r0, asr #4 │ │ │ │ - rsbeq r7, r4, r0, asr #6 │ │ │ │ - rsbeq r7, r4, r2, lsl r2 │ │ │ │ - rsbeq r2, r3, r4, ror #4 │ │ │ │ - strdeq r7, [r4], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r2, r3, r4, asr #4 │ │ │ │ - rsbeq r7, r4, r4, asr #3 │ │ │ │ - rsbeq r2, r3, r6, lsl r2 │ │ │ │ - rsbeq r7, r4, r4, lsl #3 │ │ │ │ - rsbeq r7, r4, r8, asr r1 │ │ │ │ - rsbeq r7, r4, lr, lsr r1 │ │ │ │ - rsbeq r7, r4, r4, lsr #2 │ │ │ │ - rsbeq r7, r4, r6, lsl #2 │ │ │ │ - ldrdeq r7, [r4], #-14 @ │ │ │ │ - rsbeq r2, r3, r0, lsr r1 │ │ │ │ - rsbeq r7, r4, sl, lsr #1 │ │ │ │ - strdeq r2, [r3], #-12 @ │ │ │ │ - rsbeq r7, r4, sl, lsl #1 │ │ │ │ - ldrdeq r2, [r3], #-10 @ │ │ │ │ - rsbeq r7, r4, r4, asr r0 │ │ │ │ - rsbeq r2, r3, r6, lsr #1 │ │ │ │ - rsbeq r7, r4, r4, lsr r0 │ │ │ │ - rsbeq r2, r3, r4, lsl #1 │ │ │ │ - rsbeq r7, r4, r8 │ │ │ │ - rsbeq r2, r3, sl, asr r0 │ │ │ │ - ldrdeq r6, [r4], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r2, r3, lr, lsr #32 │ │ │ │ - rsbeq r6, r4, r4, asr #30 │ │ │ │ - mlseq r3, r6, pc, r1 @ │ │ │ │ - ldrdeq r6, [r4], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r1, r3, r2, lsr #30 │ │ │ │ - strhteq r6, [r4], #-224 @ 0xffffff20 │ │ │ │ - rsbeq r1, r3, r2, lsl #30 │ │ │ │ - rsbeq r6, r4, r2, lsl #29 │ │ │ │ - ldrdeq r1, [r3], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r6, r4, r6, asr lr │ │ │ │ - rsbeq r1, r3, r8, lsr #29 │ │ │ │ - rsbeq r6, r4, r8, lsr #28 │ │ │ │ - rsbeq r1, r3, sl, ror lr │ │ │ │ - ldrdeq pc, [r2], #-56 @ 0xffffffc8 @ │ │ │ │ - strdeq r6, [r4], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r1, r3, r8, asr #28 │ │ │ │ - ldrdeq r6, [r4], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r1, r3, r6, lsr #28 │ │ │ │ - strhteq r6, [r4], #-214 @ 0xffffff2a │ │ │ │ - rsbeq r1, r3, r6, lsl #28 │ │ │ │ - mlseq r4, r6, sp, r6 │ │ │ │ - rsbeq r1, r3, r6, ror #27 │ │ │ │ - rsbeq r6, r4, r6, ror sp │ │ │ │ - rsbeq r1, r3, r6, asr #27 │ │ │ │ - rsbeq sp, r2, r2, lsl #18 │ │ │ │ - rsbeq r6, r4, r4, asr #26 │ │ │ │ - mlseq r3, r6, sp, r1 │ │ │ │ - rsbeq sp, r2, r8, lsr #17 │ │ │ │ - rsbeq r6, r4, r0, lsl sp │ │ │ │ - rsbeq r1, r3, r2, ror #26 │ │ │ │ - rsbeq r4, r4, r8, lsl #19 │ │ │ │ - ldrdeq r6, [r4], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r1, r3, lr, lsr #26 │ │ │ │ - rsbeq r4, r4, ip, ror #18 │ │ │ │ - rsbeq r6, r4, r8, lsr #25 │ │ │ │ - strdeq r1, [r3], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r6, r4, ip, lsr #23 │ │ │ │ - mlseq r4, r4, fp, r6 │ │ │ │ - rsbeq r6, r4, r8, asr sl │ │ │ │ - rsbeq r6, r4, r0, lsr #20 │ │ │ │ - rsbeq r1, r3, r4, ror sl │ │ │ │ - rsbeq r6, r4, r4, lsl #20 │ │ │ │ - rsbeq r1, r3, r8, asr sl │ │ │ │ + rsbeq r7, r4, ip, ror #13 │ │ │ │ + strhteq r7, [r4], #-80 @ 0xffffffb0 │ │ │ │ + mlseq r4, r0, r5, r7 │ │ │ │ + rsbeq r7, r4, r2, asr r5 │ │ │ │ + rsbeq r7, r4, r2, lsr #9 │ │ │ │ + rsbeq r7, r4, r6, lsl #9 │ │ │ │ + rsbeq r7, r4, r2, lsl #8 │ │ │ │ + rsbeq r2, r3, r4, asr r4 │ │ │ │ + rsbeq r7, r4, r0, ror #7 │ │ │ │ + rsbeq r2, r3, r2, lsr r4 │ │ │ │ + mlseq r4, r0, r3, r7 │ │ │ │ + rsbeq r2, r3, r2, ror #7 │ │ │ │ + rsbeq r7, r4, r0, ror r3 │ │ │ │ + rsbeq r2, r3, r2, asr #7 │ │ │ │ + rsbeq r7, r4, r8, lsl #6 │ │ │ │ + rsbeq r2, r3, sl, asr r3 │ │ │ │ + ldrdeq r7, [r4], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r2, r3, r6, lsr #6 │ │ │ │ + strhteq r7, [r4], #-36 @ 0xffffffdc │ │ │ │ + rsbeq r2, r3, r6, lsl #6 │ │ │ │ + rsbeq r7, r4, r4, ror #4 │ │ │ │ + rsbeq r7, r4, r4, asr #4 │ │ │ │ + rsbeq r7, r4, r4, asr #6 │ │ │ │ + rsbeq r7, r4, r6, lsl r2 │ │ │ │ + rsbeq r2, r3, r8, ror #4 │ │ │ │ + strdeq r7, [r4], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq r2, r3, r8, asr #4 │ │ │ │ + rsbeq r7, r4, r8, asr #3 │ │ │ │ + rsbeq r2, r3, sl, lsl r2 │ │ │ │ + rsbeq r7, r4, r8, lsl #3 │ │ │ │ + rsbeq r7, r4, ip, asr r1 │ │ │ │ + rsbeq r7, r4, r2, asr #2 │ │ │ │ + rsbeq r7, r4, r8, lsr #2 │ │ │ │ + rsbeq r7, r4, sl, lsl #2 │ │ │ │ + rsbeq r7, r4, r2, ror #1 │ │ │ │ + rsbeq r2, r3, r4, lsr r1 │ │ │ │ + rsbeq r7, r4, lr, lsr #1 │ │ │ │ + rsbeq r2, r3, r0, lsl #2 │ │ │ │ + rsbeq r7, r4, lr, lsl #1 │ │ │ │ + ldrdeq r2, [r3], #-14 @ │ │ │ │ + rsbeq r7, r4, r8, asr r0 │ │ │ │ + rsbeq r2, r3, sl, lsr #1 │ │ │ │ + rsbeq r7, r4, r8, lsr r0 │ │ │ │ + rsbeq r2, r3, r8, lsl #1 │ │ │ │ + rsbeq r7, r4, ip │ │ │ │ + rsbeq r2, r3, lr, asr r0 │ │ │ │ + rsbeq r6, r4, r0, ror #31 │ │ │ │ + rsbeq r2, r3, r2, lsr r0 │ │ │ │ + rsbeq r6, r4, r8, asr #30 │ │ │ │ + mlseq r3, sl, pc, r1 @ │ │ │ │ + ldrdeq r6, [r4], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r1, r3, r6, lsr #30 │ │ │ │ + strhteq r6, [r4], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r1, r3, r6, lsl #30 │ │ │ │ + rsbeq r6, r4, r6, lsl #29 │ │ │ │ + ldrdeq r1, [r3], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r6, r4, sl, asr lr │ │ │ │ + rsbeq r1, r3, ip, lsr #29 │ │ │ │ + rsbeq r6, r4, ip, lsr #28 │ │ │ │ + rsbeq r1, r3, lr, ror lr │ │ │ │ + ldrdeq pc, [r2], #-60 @ 0xffffffc4 @ │ │ │ │ + strdeq r6, [r4], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r1, r3, ip, asr #28 │ │ │ │ + ldrdeq r6, [r4], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r1, r3, sl, lsr #28 │ │ │ │ + strhteq r6, [r4], #-218 @ 0xffffff26 │ │ │ │ + rsbeq r1, r3, sl, lsl #28 │ │ │ │ + mlseq r4, sl, sp, r6 │ │ │ │ + rsbeq r1, r3, sl, ror #27 │ │ │ │ + rsbeq r6, r4, sl, ror sp │ │ │ │ + rsbeq r1, r3, sl, asr #27 │ │ │ │ + rsbeq sp, r2, r6, lsl #18 │ │ │ │ + rsbeq r6, r4, r8, asr #26 │ │ │ │ + mlseq r3, sl, sp, r1 │ │ │ │ + rsbeq sp, r2, ip, lsr #17 │ │ │ │ + rsbeq r6, r4, r4, lsl sp │ │ │ │ + rsbeq r1, r3, r6, ror #26 │ │ │ │ + rsbeq r4, r4, ip, lsl #19 │ │ │ │ + rsbeq r6, r4, r0, ror #25 │ │ │ │ + rsbeq r1, r3, r2, lsr sp │ │ │ │ + rsbeq r4, r4, r0, ror r9 │ │ │ │ + rsbeq r6, r4, ip, lsr #25 │ │ │ │ + rsbeq r1, r3, r0, lsl #26 │ │ │ │ + strhteq r6, [r4], #-176 @ 0xffffff50 │ │ │ │ + mlseq r4, r8, fp, r6 │ │ │ │ + rsbeq r6, r4, ip, asr sl │ │ │ │ + rsbeq r6, r4, r4, lsr #20 │ │ │ │ + rsbeq r1, r3, r8, ror sl │ │ │ │ + rsbeq r6, r4, r8, lsl #20 │ │ │ │ + rsbeq r1, r3, ip, asr sl │ │ │ │ vhadd.s8 d25, d0, d8 │ │ │ │ @ instruction: 0xf8df110d │ │ │ │ ldrbtmi r0, [r8], #-1588 @ 0xfffff9cc │ │ │ │ @ instruction: 0xf663300c │ │ │ │ @ instruction: 0xf8dffb1d │ │ │ │ stmdbls r8, {r2, r3, r5, r9, sl} │ │ │ │ @ instruction: 0xf6634478 │ │ │ │ @@ -427746,58 +427746,58 @@ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blvs 1a94e34 │ │ │ │ blcs 1bbda8 │ │ │ │ @ instruction: 0x4637d172 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r6, r4, sl, ror r8 │ │ │ │ - rsbeq r1, r3, ip, asr #17 │ │ │ │ - rsbeq r6, r4, r8, asr r8 │ │ │ │ - rsbeq r1, r3, r8, lsr #17 │ │ │ │ - rsbeq r6, r4, r6, lsr r8 │ │ │ │ - rsbeq r1, r3, r6, lsl #17 │ │ │ │ - rsbeq r6, r4, r4, lsl r8 │ │ │ │ - rsbeq r1, r3, r4, ror #16 │ │ │ │ - strdeq r6, [r4], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r1, r3, r2, asr #16 │ │ │ │ - ldrdeq r6, [r4], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r1, r3, r0, lsr #16 │ │ │ │ - rsbeq r6, r4, lr, lsr #15 │ │ │ │ - strdeq r1, [r3], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq r6, r4, ip, lsl #15 │ │ │ │ - ldrdeq r1, [r3], #-124 @ 0xffffff84 @ │ │ │ │ - strhteq r6, [r4], #-100 @ 0xffffff9c │ │ │ │ - rsbeq r6, r4, ip, asr #12 │ │ │ │ - rsbeq r6, r4, sl, asr #12 │ │ │ │ - mlseq r3, sl, r6, r1 │ │ │ │ - rsbeq r6, r4, r6, lsr #12 │ │ │ │ - rsbeq r1, r3, r6, ror r6 │ │ │ │ - rsbeq r6, r4, r4, lsl #12 │ │ │ │ - rsbeq r1, r3, r6, asr r6 │ │ │ │ - rsbeq r6, r4, r4, ror #11 │ │ │ │ - rsbeq r1, r3, r8, lsr r6 │ │ │ │ - rsbeq r6, r4, r0, lsr #11 │ │ │ │ - rsbeq lr, r2, r8, asr #7 │ │ │ │ - rsbeq r1, r3, lr, asr #11 │ │ │ │ - rsbeq r6, r4, r8, lsl #13 │ │ │ │ - rsbeq r6, r4, lr, lsl r5 │ │ │ │ + rsbeq r6, r4, lr, ror r8 │ │ │ │ + ldrdeq r1, [r3], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r6, r4, ip, asr r8 │ │ │ │ + rsbeq r1, r3, ip, lsr #17 │ │ │ │ + rsbeq r6, r4, sl, lsr r8 │ │ │ │ + rsbeq r1, r3, sl, lsl #17 │ │ │ │ + rsbeq r6, r4, r8, lsl r8 │ │ │ │ + rsbeq r1, r3, r8, ror #16 │ │ │ │ + strdeq r6, [r4], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r1, r3, r6, asr #16 │ │ │ │ + ldrdeq r6, [r4], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r1, r3, r4, lsr #16 │ │ │ │ + strhteq r6, [r4], #-114 @ 0xffffff8e │ │ │ │ + rsbeq r1, r3, r2, lsl #16 │ │ │ │ + mlseq r4, r0, r7, r6 │ │ │ │ + rsbeq r1, r3, r0, ror #15 │ │ │ │ + strhteq r6, [r4], #-104 @ 0xffffff98 │ │ │ │ + rsbeq r6, r4, r0, asr r6 │ │ │ │ + rsbeq r6, r4, lr, asr #12 │ │ │ │ + mlseq r3, lr, r6, r1 │ │ │ │ + rsbeq r6, r4, sl, lsr #12 │ │ │ │ + rsbeq r1, r3, sl, ror r6 │ │ │ │ + rsbeq r6, r4, r8, lsl #12 │ │ │ │ + rsbeq r1, r3, sl, asr r6 │ │ │ │ + rsbeq r6, r4, r8, ror #11 │ │ │ │ + rsbeq r1, r3, ip, lsr r6 │ │ │ │ + rsbeq r6, r4, r4, lsr #11 │ │ │ │ + rsbeq lr, r2, ip, asr #7 │ │ │ │ + ldrdeq r1, [r3], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r6, r4, ip, lsl #13 │ │ │ │ + rsbeq r6, r4, r2, lsr #10 │ │ │ │ @ instruction: 0xffffca8d │ │ │ │ - ldrdeq r6, [r4], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r6, r4, r8, lsl r4 │ │ │ │ - rsbeq r1, r3, ip, ror #8 │ │ │ │ - strdeq r6, [r4], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq r1, r3, ip, asr #8 │ │ │ │ - ldrdeq r6, [r4], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq r1, r3, ip, lsr #8 │ │ │ │ - strhteq r6, [r4], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq r1, r3, ip, lsl #8 │ │ │ │ - rsbeq r6, r4, ip, asr r3 │ │ │ │ - rsbeq r6, r4, r4, ror #5 │ │ │ │ - ldrdeq r6, [r4], #-44 @ 0xffffffd4 @ │ │ │ │ + ldrdeq r6, [r4], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r6, r4, ip, lsl r4 │ │ │ │ + rsbeq r1, r3, r0, ror r4 │ │ │ │ + strdeq r6, [r4], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r1, r3, r0, asr r4 │ │ │ │ + ldrdeq r6, [r4], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r1, r3, r0, lsr r4 │ │ │ │ + strhteq r6, [r4], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq r1, r3, r0, lsl r4 │ │ │ │ + rsbeq r6, r4, r0, ror #6 │ │ │ │ + rsbeq r6, r4, r8, ror #5 │ │ │ │ + rsbeq r6, r4, r0, ror #5 │ │ │ │ @ instruction: 0xf8df4607 │ │ │ │ vfma.f32 d16, d0, d4 │ │ │ │ ldrbtmi r7, [r8], #-469 @ 0xfffffe2b │ │ │ │ @ instruction: 0xf662300c │ │ │ │ @ instruction: 0xf8dfffa7 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #24 │ │ │ │ @ instruction: 0xf6634478 │ │ │ │ @@ -428563,91 +428563,91 @@ │ │ │ │ ldrbtmi r4, [r8], #-2130 @ 0xfffff7ae │ │ │ │ @ instruction: 0xf662300c │ │ │ │ ldmdami r1, {r0, r1, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2312 @ 0xfffff6f8 │ │ │ │ blx 1c73208 │ │ │ │ strb r9, [r3, r8, lsl #20] │ │ │ │ ... │ │ │ │ - rsbeq r6, r4, lr, lsl #3 │ │ │ │ - rsbeq r1, r3, r0, ror #3 │ │ │ │ - rsbeq r5, r4, r6, asr #28 │ │ │ │ - mlseq r3, r8, lr, r0 │ │ │ │ - rsbeq r5, r4, sl, lsl #28 │ │ │ │ - rsbeq r0, r3, sl, asr lr │ │ │ │ - rsbeq r5, r4, ip, ror #27 │ │ │ │ - rsbeq r0, r3, ip, lsr lr │ │ │ │ - rsbeq r5, r4, r8, asr #27 │ │ │ │ - rsbeq r0, r3, sl, lsl lr │ │ │ │ - rsbeq r5, r4, r2, lsl #27 │ │ │ │ - rsbeq r5, r4, r8, ror #26 │ │ │ │ - rsbeq r5, r4, r4, lsr sp │ │ │ │ - rsbeq r5, r4, ip, lsl sp │ │ │ │ - rsbeq r0, r3, lr, ror #26 │ │ │ │ - strdeq r5, [r4], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r0, r3, r4, asr #26 │ │ │ │ - rsbeq r5, r4, r8, lsr #25 │ │ │ │ - rsbeq r5, r4, ip, ror ip │ │ │ │ - rsbeq r0, r3, ip, asr #25 │ │ │ │ - rsbeq r5, r4, r6, asr #24 │ │ │ │ - rsbeq r5, r4, r4, ror #22 │ │ │ │ - strhteq r0, [r3], #-180 @ 0xffffff4c │ │ │ │ - rsbeq r5, r4, r4, asr #22 │ │ │ │ - mlseq r3, r4, fp, r0 │ │ │ │ - rsbeq r5, r4, r0, lsr #22 │ │ │ │ - rsbeq r0, r3, r2, ror fp │ │ │ │ - rsbeq r5, r4, lr, lsl #21 │ │ │ │ - rsbeq r5, r4, r4, ror sl │ │ │ │ - rsbeq r0, r3, r6, asr #21 │ │ │ │ - rsbeq r5, r4, r0, lsr #20 │ │ │ │ - rsbeq r0, r3, r2, ror sl │ │ │ │ - rsbeq r5, r4, r0, lsl #20 │ │ │ │ - rsbeq r0, r3, r2, asr sl │ │ │ │ - ldrdeq r5, [r4], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r0, r3, lr, lsr #20 │ │ │ │ - strhteq r5, [r4], #-156 @ 0xffffff64 │ │ │ │ - rsbeq r0, r3, ip, lsl #20 │ │ │ │ - rsbeq r5, r4, r6, ror #18 │ │ │ │ - rsbeq r5, r4, lr, lsl r9 │ │ │ │ - rsbeq r5, r4, r0, asr #17 │ │ │ │ - rsbeq r0, r3, r4, lsl r9 │ │ │ │ - rsbeq r5, r4, r0, lsr #17 │ │ │ │ - strdeq r0, [r3], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r5, r4, r0, lsl #17 │ │ │ │ - ldrdeq r0, [r3], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r5, r4, r2, ror #16 │ │ │ │ - strhteq r0, [r3], #-132 @ 0xffffff7c │ │ │ │ - rsbeq r5, r4, lr, lsl #16 │ │ │ │ - rsbeq r0, r3, r2, ror #16 │ │ │ │ - rsbeq r5, r4, lr, ror #15 │ │ │ │ - rsbeq r0, r3, r2, asr #16 │ │ │ │ - strhteq r5, [r4], #-112 @ 0xffffff90 │ │ │ │ - rsbeq r0, r3, r4, lsl #16 │ │ │ │ - rsbeq r5, r4, r4, ror r7 │ │ │ │ - rsbeq r5, r4, r8, lsl #14 │ │ │ │ - rsbeq r0, r3, sl, asr r7 │ │ │ │ - rsbeq r5, r4, sl, ror #13 │ │ │ │ - rsbeq r0, r3, ip, lsr r7 │ │ │ │ - rsbeq r5, r4, ip, asr #13 │ │ │ │ - rsbeq r0, r3, lr, lsl r7 │ │ │ │ - rsbeq r5, r4, lr, lsr #13 │ │ │ │ - rsbeq r0, r3, r0, lsl #14 │ │ │ │ - mlseq r4, r0, r6, r5 │ │ │ │ - rsbeq r0, r3, r2, ror #13 │ │ │ │ - rsbeq r5, r4, r2, ror r6 │ │ │ │ - rsbeq r0, r3, r4, asr #13 │ │ │ │ - rsbeq r5, r4, r4, asr r6 │ │ │ │ - rsbeq r5, r4, lr, ror #14 │ │ │ │ - rsbeq r5, r4, r4, lsr r6 │ │ │ │ - rsbeq r0, r3, r8, lsl #13 │ │ │ │ - rsbeq r5, r4, r4, lsl r6 │ │ │ │ - rsbeq r0, r3, r8, ror #12 │ │ │ │ - strdeq r5, [r4], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r0, r3, ip, asr #12 │ │ │ │ - mlseq r4, lr, r5, r5 │ │ │ │ - strdeq r0, [r3], #-82 @ 0xffffffae @ │ │ │ │ + mlseq r4, r2, r1, r6 │ │ │ │ + rsbeq r1, r3, r4, ror #3 │ │ │ │ + rsbeq r5, r4, sl, asr #28 │ │ │ │ + mlseq r3, ip, lr, r0 │ │ │ │ + rsbeq r5, r4, lr, lsl #28 │ │ │ │ + rsbeq r0, r3, lr, asr lr │ │ │ │ + strdeq r5, [r4], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r0, r3, r0, asr #28 │ │ │ │ + rsbeq r5, r4, ip, asr #27 │ │ │ │ + rsbeq r0, r3, lr, lsl lr │ │ │ │ + rsbeq r5, r4, r6, lsl #27 │ │ │ │ + rsbeq r5, r4, ip, ror #26 │ │ │ │ + rsbeq r5, r4, r8, lsr sp │ │ │ │ + rsbeq r5, r4, r0, lsr #26 │ │ │ │ + rsbeq r0, r3, r2, ror sp │ │ │ │ + strdeq r5, [r4], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r0, r3, r8, asr #26 │ │ │ │ + rsbeq r5, r4, ip, lsr #25 │ │ │ │ + rsbeq r5, r4, r0, lsl #25 │ │ │ │ + ldrdeq r0, [r3], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r5, r4, sl, asr #24 │ │ │ │ + rsbeq r5, r4, r8, ror #22 │ │ │ │ + strhteq r0, [r3], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r5, r4, r8, asr #22 │ │ │ │ + mlseq r3, r8, fp, r0 │ │ │ │ + rsbeq r5, r4, r4, lsr #22 │ │ │ │ + rsbeq r0, r3, r6, ror fp │ │ │ │ + mlseq r4, r2, sl, r5 │ │ │ │ + rsbeq r5, r4, r8, ror sl │ │ │ │ + rsbeq r0, r3, sl, asr #21 │ │ │ │ + rsbeq r5, r4, r4, lsr #20 │ │ │ │ + rsbeq r0, r3, r6, ror sl │ │ │ │ + rsbeq r5, r4, r4, lsl #20 │ │ │ │ + rsbeq r0, r3, r6, asr sl │ │ │ │ + rsbeq r5, r4, r0, ror #19 │ │ │ │ + rsbeq r0, r3, r2, lsr sl │ │ │ │ + rsbeq r5, r4, r0, asr #19 │ │ │ │ + rsbeq r0, r3, r0, lsl sl │ │ │ │ + rsbeq r5, r4, sl, ror #18 │ │ │ │ + rsbeq r5, r4, r2, lsr #18 │ │ │ │ + rsbeq r5, r4, r4, asr #17 │ │ │ │ + rsbeq r0, r3, r8, lsl r9 │ │ │ │ + rsbeq r5, r4, r4, lsr #17 │ │ │ │ + strdeq r0, [r3], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r5, r4, r4, lsl #17 │ │ │ │ + ldrdeq r0, [r3], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r5, r4, r6, ror #16 │ │ │ │ + strhteq r0, [r3], #-136 @ 0xffffff78 │ │ │ │ + rsbeq r5, r4, r2, lsl r8 │ │ │ │ + rsbeq r0, r3, r6, ror #16 │ │ │ │ + strdeq r5, [r4], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r0, r3, r6, asr #16 │ │ │ │ + strhteq r5, [r4], #-116 @ 0xffffff8c │ │ │ │ + rsbeq r0, r3, r8, lsl #16 │ │ │ │ + rsbeq r5, r4, r8, ror r7 │ │ │ │ + rsbeq r5, r4, ip, lsl #14 │ │ │ │ + rsbeq r0, r3, lr, asr r7 │ │ │ │ + rsbeq r5, r4, lr, ror #13 │ │ │ │ + rsbeq r0, r3, r0, asr #14 │ │ │ │ + ldrdeq r5, [r4], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r0, r3, r2, lsr #14 │ │ │ │ + strhteq r5, [r4], #-98 @ 0xffffff9e │ │ │ │ + rsbeq r0, r3, r4, lsl #14 │ │ │ │ + mlseq r4, r4, r6, r5 │ │ │ │ + rsbeq r0, r3, r6, ror #13 │ │ │ │ + rsbeq r5, r4, r6, ror r6 │ │ │ │ + rsbeq r0, r3, r8, asr #13 │ │ │ │ + rsbeq r5, r4, r8, asr r6 │ │ │ │ + rsbeq r5, r4, r2, ror r7 │ │ │ │ + rsbeq r5, r4, r8, lsr r6 │ │ │ │ + rsbeq r0, r3, ip, lsl #13 │ │ │ │ + rsbeq r5, r4, r8, lsl r6 │ │ │ │ + rsbeq r0, r3, ip, ror #12 │ │ │ │ + strdeq r5, [r4], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r0, r3, r0, asr r6 │ │ │ │ + rsbeq r5, r4, r2, lsr #11 │ │ │ │ + strdeq r0, [r3], #-86 @ 0xffffffaa @ │ │ │ │ ldmib sp, {r1, r2, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1b9480e │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ ldmdbge r3!, {r0, r2, r6, r7, r8, pc} │ │ │ │ stmdals r8, {r0, r1, r4, r9, fp, ip, pc} │ │ │ │ vrhadd.u d25, d13, d15 │ │ │ │ stmdacs r1, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -429045,84 +429045,84 @@ │ │ │ │ stmdami sl, {r2, r3, r5, r8, sp, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r8, #388]! @ 0x184 │ │ │ │ stmdbls r8, {r3, r6, fp, lr} │ │ │ │ @ instruction: 0xf6614478 │ │ │ │ bls 3f5a9c │ │ │ │ bllt f4010 │ │ │ │ - rsbeq r5, r4, r4, lsl #8 │ │ │ │ - strdeq r5, [r4], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq r5, r4, ip, ror r3 │ │ │ │ - rsbeq r0, r3, lr, asr #7 │ │ │ │ - rsbeq r5, r4, sl, asr r3 │ │ │ │ - rsbeq r0, r3, ip, lsr #7 │ │ │ │ - rsbeq r5, r4, r0, lsr #6 │ │ │ │ - rsbeq r0, r3, r2, ror r3 │ │ │ │ - rsbeq r5, r4, r0, lsl #6 │ │ │ │ - rsbeq r0, r3, r0, asr r3 │ │ │ │ - rsbeq r5, r4, r4, lsr #5 │ │ │ │ - strdeq r0, [r3], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r5, r4, r2, lsl #5 │ │ │ │ - ldrdeq r0, [r3], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq fp, r2, lr, lsl #28 │ │ │ │ - rsbeq fp, r2, r4, asr #27 │ │ │ │ - rsbeq r2, r4, r4, asr #29 │ │ │ │ - rsbeq sp, r2, r8, asr #15 │ │ │ │ - mlseq r4, r4, lr, r2 │ │ │ │ - strhteq r5, [r4], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq r5, r4, r6, lsr #5 │ │ │ │ - rsbeq sp, r2, r0, lsr r0 │ │ │ │ - ldrdeq ip, [r2], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq sp, r2, r6 │ │ │ │ - rsbeq r0, r3, ip, ror #2 │ │ │ │ - ldrdeq r5, [r4], #-6 @ │ │ │ │ - rsbeq r0, r3, sl, lsr #2 │ │ │ │ - rsbeq r5, r4, r0, lsr #1 │ │ │ │ - strdeq r0, [r3], #-4 @ │ │ │ │ - rsbeq r5, r4, r0, lsl #1 │ │ │ │ - ldrdeq r0, [r3], #-4 @ │ │ │ │ - rsbeq r5, r4, r2, rrx │ │ │ │ - strhteq r0, [r3], #-6 │ │ │ │ - rsbeq r5, r4, r4, asr #32 │ │ │ │ - mlseq r3, r8, r0, r0 │ │ │ │ - rsbeq ip, r2, ip, ror lr │ │ │ │ - mlseq r2, sl, lr, ip │ │ │ │ - rsbeq r0, r4, r4, ror pc │ │ │ │ - ldrdeq r4, [r4], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r0, r3, r6, lsr #32 │ │ │ │ - strhteq r4, [r4], #-244 @ 0xffffff0c │ │ │ │ - rsbeq r0, r3, r8 │ │ │ │ - mlseq r4, r6, pc, r4 @ │ │ │ │ - rsbeq pc, r2, sl, ror #31 │ │ │ │ - rsbeq r4, r4, r8, ror pc │ │ │ │ - rsbeq pc, r2, ip, asr #31 │ │ │ │ - rsbeq r4, r4, sl, asr pc │ │ │ │ - rsbeq pc, r2, lr, lsr #31 │ │ │ │ - rsbeq r4, r4, ip, lsr pc │ │ │ │ - mlseq r2, r0, pc, pc @ │ │ │ │ - rsbeq r4, r4, lr, lsl pc │ │ │ │ - rsbeq pc, r2, r2, ror pc @ │ │ │ │ - rsbeq r4, r4, r0, lsl #30 │ │ │ │ - rsbeq pc, r2, r4, asr pc @ │ │ │ │ - rsbeq r4, r4, r2, ror #29 │ │ │ │ - rsbeq pc, r2, r6, lsr pc @ │ │ │ │ - rsbeq r4, r4, r4, asr #29 │ │ │ │ - rsbeq pc, r2, r8, lsl pc @ │ │ │ │ - rsbeq r4, r4, r6, lsr #29 │ │ │ │ - strdeq pc, [r2], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r4, r4, r8, lsl #29 │ │ │ │ - ldrdeq pc, [r2], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r4, r4, sl, ror #28 │ │ │ │ - strhteq pc, [r2], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r4, r4, ip, asr #28 │ │ │ │ - rsbeq pc, r2, r0, lsr #29 │ │ │ │ - rsbeq r4, r4, lr, lsr #28 │ │ │ │ - rsbeq pc, r2, r2, lsl #29 │ │ │ │ - rsbeq r4, r4, r0, lsl lr │ │ │ │ - rsbeq pc, r2, r4, ror #28 │ │ │ │ + rsbeq r5, r4, r8, lsl #8 │ │ │ │ + strdeq r5, [r4], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r5, r4, r0, lsl #7 │ │ │ │ + ldrdeq r0, [r3], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r5, r4, lr, asr r3 │ │ │ │ + strhteq r0, [r3], #-48 @ 0xffffffd0 │ │ │ │ + rsbeq r5, r4, r4, lsr #6 │ │ │ │ + rsbeq r0, r3, r6, ror r3 │ │ │ │ + rsbeq r5, r4, r4, lsl #6 │ │ │ │ + rsbeq r0, r3, r4, asr r3 │ │ │ │ + rsbeq r5, r4, r8, lsr #5 │ │ │ │ + strdeq r0, [r3], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r5, r4, r6, lsl #5 │ │ │ │ + ldrdeq r0, [r3], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq fp, r2, r2, lsl lr │ │ │ │ + rsbeq fp, r2, r8, asr #27 │ │ │ │ + rsbeq r2, r4, r8, asr #29 │ │ │ │ + rsbeq sp, r2, ip, asr #15 │ │ │ │ + mlseq r4, r8, lr, r2 │ │ │ │ + rsbeq r5, r4, r0, asr #5 │ │ │ │ + rsbeq r5, r4, sl, lsr #5 │ │ │ │ + rsbeq sp, r2, r4, lsr r0 │ │ │ │ + ldrdeq ip, [r2], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq sp, r2, sl │ │ │ │ + rsbeq r0, r3, r0, ror r1 │ │ │ │ + ldrdeq r5, [r4], #-10 @ │ │ │ │ + rsbeq r0, r3, lr, lsr #2 │ │ │ │ + rsbeq r5, r4, r4, lsr #1 │ │ │ │ + strdeq r0, [r3], #-8 @ │ │ │ │ + rsbeq r5, r4, r4, lsl #1 │ │ │ │ + ldrdeq r0, [r3], #-8 @ │ │ │ │ + rsbeq r5, r4, r6, rrx │ │ │ │ + strhteq r0, [r3], #-10 │ │ │ │ + rsbeq r5, r4, r8, asr #32 │ │ │ │ + mlseq r3, ip, r0, r0 │ │ │ │ + rsbeq ip, r2, r0, lsl #29 │ │ │ │ + mlseq r2, lr, lr, ip │ │ │ │ + rsbeq r0, r4, r8, ror pc │ │ │ │ + ldrdeq r4, [r4], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r0, r3, sl, lsr #32 │ │ │ │ + strhteq r4, [r4], #-248 @ 0xffffff08 │ │ │ │ + rsbeq r0, r3, ip │ │ │ │ + mlseq r4, sl, pc, r4 @ │ │ │ │ + rsbeq pc, r2, lr, ror #31 │ │ │ │ + rsbeq r4, r4, ip, ror pc │ │ │ │ + ldrdeq pc, [r2], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r4, r4, lr, asr pc │ │ │ │ + strhteq pc, [r2], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r4, r4, r0, asr #30 │ │ │ │ + mlseq r2, r4, pc, pc @ │ │ │ │ + rsbeq r4, r4, r2, lsr #30 │ │ │ │ + rsbeq pc, r2, r6, ror pc @ │ │ │ │ + rsbeq r4, r4, r4, lsl #30 │ │ │ │ + rsbeq pc, r2, r8, asr pc @ │ │ │ │ + rsbeq r4, r4, r6, ror #29 │ │ │ │ + rsbeq pc, r2, sl, lsr pc @ │ │ │ │ + rsbeq r4, r4, r8, asr #29 │ │ │ │ + rsbeq pc, r2, ip, lsl pc @ │ │ │ │ + rsbeq r4, r4, sl, lsr #29 │ │ │ │ + strdeq pc, [r2], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r4, r4, ip, lsl #29 │ │ │ │ + rsbeq pc, r2, r0, ror #29 │ │ │ │ + rsbeq r4, r4, lr, ror #28 │ │ │ │ + rsbeq pc, r2, r2, asr #29 │ │ │ │ + rsbeq r4, r4, r0, asr lr │ │ │ │ + rsbeq pc, r2, r4, lsr #29 │ │ │ │ + rsbeq r4, r4, r2, lsr lr │ │ │ │ + rsbeq pc, r2, r6, lsl #29 │ │ │ │ + rsbeq r4, r4, r4, lsl lr │ │ │ │ + rsbeq pc, r2, r8, ror #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed0d334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff1ba01c │ │ │ │ blmi ff1e2374 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -429312,57 +429312,57 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbeq r8, lr, lr, asr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r4, sl, ip, r4 │ │ │ │ + mlseq r4, lr, ip, r4 │ │ │ │ @ instruction: 0xffffd235 │ │ │ │ - rsbeq r4, r4, r8, asr #27 │ │ │ │ - rsbeq r4, r4, r0, lsl sp │ │ │ │ + rsbeq r4, r4, ip, asr #27 │ │ │ │ + rsbeq r4, r4, r4, lsl sp │ │ │ │ andeq r0, r0, r7, lsr r3 │ │ │ │ - rsbeq r4, r4, r4, asr #24 │ │ │ │ - mlseq r2, r8, ip, pc @ │ │ │ │ + rsbeq r4, r4, r8, asr #24 │ │ │ │ + mlseq r2, ip, ip, pc @ │ │ │ │ rsbeq r8, lr, r2, lsr r8 │ │ │ │ - rsbeq r4, r4, r0, lsl ip │ │ │ │ - rsbeq pc, r2, r4, ror #24 │ │ │ │ + rsbeq r4, r4, r4, lsl ip │ │ │ │ + rsbeq pc, r2, r8, ror #24 │ │ │ │ @ instruction: 0xffffb12b │ │ │ │ - rsbeq r4, r4, r8, asr sp │ │ │ │ - rsbeq r4, r4, r4, ror sp │ │ │ │ - strhteq r4, [r4], #-186 @ 0xffffff46 │ │ │ │ - rsbeq pc, r2, lr, lsl #24 │ │ │ │ - rsbeq r4, r4, r0, lsr #23 │ │ │ │ - strdeq pc, [r2], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r4, r4, r4, lsr sp │ │ │ │ - mlseq r4, r2, sp, r4 │ │ │ │ - rsbeq r4, r4, ip, lsl #27 │ │ │ │ - rsbeq r4, r4, lr, asr #27 │ │ │ │ - rsbeq r4, r4, r2, lsr fp │ │ │ │ - rsbeq pc, r2, r6, lsl #23 │ │ │ │ - rsbeq r4, r4, r8, lsl fp │ │ │ │ - rsbeq pc, r2, ip, ror #22 │ │ │ │ - rsbeq r4, r4, lr, lsl #27 │ │ │ │ - ldrdeq r4, [r4], #-212 @ 0xffffff2c @ │ │ │ │ - ldrdeq r4, [r4], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq pc, r2, r2, lsr fp @ │ │ │ │ - strhteq r4, [r4], #-220 @ 0xffffff24 │ │ │ │ - rsbeq r4, r4, r2, ror #27 │ │ │ │ - rsbeq r4, r4, r4, lsr #21 │ │ │ │ - strdeq pc, [r2], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r4, r4, r6, lsl #21 │ │ │ │ - ldrdeq pc, [r2], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r4, r4, r4, lsr #27 │ │ │ │ + rsbeq r4, r4, ip, asr sp │ │ │ │ + rsbeq r4, r4, r8, ror sp │ │ │ │ + strhteq r4, [r4], #-190 @ 0xffffff42 │ │ │ │ + rsbeq pc, r2, r2, lsl ip @ │ │ │ │ + rsbeq r4, r4, r4, lsr #23 │ │ │ │ + strdeq pc, [r2], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r4, r4, r8, lsr sp │ │ │ │ + mlseq r4, r6, sp, r4 │ │ │ │ + mlseq r4, r0, sp, r4 │ │ │ │ ldrdeq r4, [r4], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r4, r4, sl, asr #20 │ │ │ │ - mlseq r2, lr, sl, pc @ │ │ │ │ + rsbeq r4, r4, r6, lsr fp │ │ │ │ + rsbeq pc, r2, sl, lsl #23 │ │ │ │ + rsbeq r4, r4, ip, lsl fp │ │ │ │ + rsbeq pc, r2, r0, ror fp @ │ │ │ │ + mlseq r4, r2, sp, r4 │ │ │ │ + ldrdeq r4, [r4], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r4, r4, r2, ror #21 │ │ │ │ + rsbeq pc, r2, r6, lsr fp @ │ │ │ │ + rsbeq r4, r4, r0, asr #27 │ │ │ │ + rsbeq r4, r4, r6, ror #27 │ │ │ │ + rsbeq r4, r4, r8, lsr #21 │ │ │ │ + strdeq pc, [r2], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r4, r4, sl, lsl #21 │ │ │ │ + ldrdeq pc, [r2], #-172 @ 0xffffff54 @ │ │ │ │ rsbeq r4, r4, r8, lsr #27 │ │ │ │ - rsbeq r4, r4, sl, lsl #28 │ │ │ │ - rsbeq r4, r4, r6, lsl #20 │ │ │ │ - rsbeq pc, r2, sl, asr sl @ │ │ │ │ + ldrdeq r4, [r4], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r4, r4, lr, asr #20 │ │ │ │ + rsbeq pc, r2, r2, lsr #21 │ │ │ │ + rsbeq r4, r4, ip, lsr #27 │ │ │ │ + rsbeq r4, r4, lr, lsl #28 │ │ │ │ + rsbeq r4, r4, sl, lsl #20 │ │ │ │ + rsbeq pc, r2, lr, asr sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed0d6f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 0, pc, cr4, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -429372,16 +429372,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1873ea6 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6614478 │ │ │ │ blls 235580 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r4, [r4], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq pc, r2, r8, asr #18 │ │ │ │ + strdeq r4, [r4], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq pc, r2, ip, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed0d744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 6fa4ec │ │ │ │ blmi 722760 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -429401,15 +429401,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf65bbd10 │ │ │ │ svclt 0x0000e86a │ │ │ │ strhteq r8, [lr], #-78 @ 0xffffffb2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r4, r0, lsr #25 │ │ │ │ + rsbeq r4, r4, r4, lsr #25 │ │ │ │ rsbeq r8, lr, ip, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed0d7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ strdls r3, [r0, -pc] │ │ │ │ @@ -429424,16 +429424,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffe73f74 │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6614478 │ │ │ │ blls 3354b0 >::_M_default_append(unsigned int)@@Base+0xb291c> │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r4, r4, r8, asr #24 │ │ │ │ - rsbeq pc, r2, r8, ror r8 @ │ │ │ │ + rsbeq r4, r4, ip, asr #24 │ │ │ │ + rsbeq pc, r2, ip, ror r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed0d814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stmib sp, {r6, r7, r9, sp, lr}^ │ │ │ │ @@ -429446,16 +429446,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf661300c │ │ │ │ stmdami r5, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx fe1f3fda │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-28] @ 0xffffffe4 │ │ │ │ - rsbeq r4, r4, lr, ror #23 │ │ │ │ - rsbeq pc, r2, lr, lsl r8 @ │ │ │ │ + strdeq r4, [r4], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq pc, r2, r2, lsr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r9, ror #20 │ │ │ │ ldrbtmi r4, [sl], #-2921 @ 0xfffff497 │ │ │ │ strmi r9, [r8], -r5 │ │ │ │ @@ -429560,27 +429560,27 @@ │ │ │ │ ldmdami r2, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6614478 │ │ │ │ @ instruction: 0xe7b6fa9f │ │ │ │ svc 0x002af65a │ │ │ │ mlseq lr, r6, r3, r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r4, r6, ror #22 │ │ │ │ - rsbeq r0, r3, r4, lsr #7 │ │ │ │ - rsbeq r4, r4, sl, lsl fp │ │ │ │ - strhteq r4, [r4], #-172 @ 0xffffff54 │ │ │ │ - rsbeq pc, r2, ip, ror #13 │ │ │ │ + rsbeq r4, r4, sl, ror #22 │ │ │ │ + rsbeq r0, r3, r8, lsr #7 │ │ │ │ + rsbeq r4, r4, lr, lsl fp │ │ │ │ + rsbeq r4, r4, r0, asr #21 │ │ │ │ + strdeq pc, [r2], #-96 @ 0xffffffa0 @ │ │ │ │ rsbeq r8, lr, r6, lsl #5 │ │ │ │ - rsbeq r4, r4, r2, ror sl │ │ │ │ - rsbeq pc, r2, r2, lsr #13 │ │ │ │ - rsbeq r4, r4, sl, asr sl │ │ │ │ - rsbeq pc, r2, sl, lsl #13 │ │ │ │ - rsbeq r4, r4, sl, asr sl │ │ │ │ - rsbeq r4, r4, lr, lsr #20 │ │ │ │ - rsbeq pc, r2, ip, asr r6 @ │ │ │ │ + rsbeq r4, r4, r6, ror sl │ │ │ │ + rsbeq pc, r2, r6, lsr #13 │ │ │ │ + rsbeq r4, r4, lr, asr sl │ │ │ │ + rsbeq pc, r2, lr, lsl #13 │ │ │ │ + rsbeq r4, r4, lr, asr sl │ │ │ │ + rsbeq r4, r4, r2, lsr sl │ │ │ │ + rsbeq pc, r2, r0, ror #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r2], lr, lsl #1 │ │ │ │ stmib sp, {r2, r3, r9, sl, lr}^ │ │ │ │ ldmib sp, {r1, r2, r9, ip, sp}^ │ │ │ │ @@ -429740,32 +429740,32 @@ │ │ │ │ @ instruction: 0xf87cf661 │ │ │ │ @ instruction: 0x46294816 │ │ │ │ @ instruction: 0xf6614478 │ │ │ │ @ instruction: 0xe723f937 │ │ │ │ stcl 6, cr15, [r2, #360] @ 0x168 │ │ │ │ mlseq lr, r2, r1, r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r4, r2, ror r9 │ │ │ │ - rsbeq r4, r4, r0, ror r9 │ │ │ │ - rsbeq r4, r4, r2, lsl r9 │ │ │ │ - rsbeq pc, r2, r2, asr #10 │ │ │ │ + rsbeq r4, r4, r6, ror r9 │ │ │ │ + rsbeq r4, r4, r4, ror r9 │ │ │ │ + rsbeq r4, r4, r6, lsl r9 │ │ │ │ + rsbeq pc, r2, r6, asr #10 │ │ │ │ ldrdeq r8, [lr], #-12 @ │ │ │ │ - mlseq r4, sl, r8, r4 │ │ │ │ - rsbeq r4, r4, r0, ror #15 │ │ │ │ - rsbeq pc, r2, r0, lsl r4 @ │ │ │ │ - rsbeq r4, r4, r6, asr #15 │ │ │ │ - strdeq pc, [r2], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r4, r4, ip, lsr #15 │ │ │ │ - ldrdeq pc, [r2], #-60 @ 0xffffffc4 @ │ │ │ │ - mlseq r4, r2, r7, r4 │ │ │ │ - rsbeq pc, r2, r2, asr #7 │ │ │ │ - rsbeq r4, r4, r8, ror r7 │ │ │ │ - rsbeq pc, r2, r8, lsr #7 │ │ │ │ - rsbeq r4, r4, ip, asr r7 │ │ │ │ - rsbeq pc, r2, ip, lsl #7 │ │ │ │ + mlseq r4, lr, r8, r4 │ │ │ │ + rsbeq r4, r4, r4, ror #15 │ │ │ │ + rsbeq pc, r2, r4, lsl r4 @ │ │ │ │ + rsbeq r4, r4, sl, asr #15 │ │ │ │ + strdeq pc, [r2], #-58 @ 0xffffffc6 @ │ │ │ │ + strhteq r4, [r4], #-112 @ 0xffffff90 │ │ │ │ + rsbeq pc, r2, r0, ror #7 │ │ │ │ + mlseq r4, r6, r7, r4 │ │ │ │ + rsbeq pc, r2, r6, asr #7 │ │ │ │ + rsbeq r4, r4, ip, ror r7 │ │ │ │ + rsbeq pc, r2, ip, lsr #7 │ │ │ │ + rsbeq r4, r4, r0, ror #14 │ │ │ │ + mlseq r2, r0, r3, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed0dd44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vorr d18, d11, d8 │ │ │ │ andcs pc, r1, sp, lsr #25 │ │ │ │ svclt 0x0000bd08 │ │ │ │ @@ -430225,46 +430225,46 @@ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldc2l 6, cr15, [r0, #-384]! @ 0xfffffe80 │ │ │ │ cmnpcs lr, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf65ae72a │ │ │ │ svclt 0x0000e9fa │ │ │ │ rsbeq r7, lr, r0, ror #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r4, sl, asr r6 │ │ │ │ - rsbeq r4, r4, lr, ror #11 │ │ │ │ - rsbeq pc, r2, ip, lsl r2 @ │ │ │ │ + rsbeq r4, r4, lr, asr r6 │ │ │ │ + strdeq r4, [r4], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq pc, r2, r0, lsr #4 │ │ │ │ strhteq r7, [lr], #-210 @ 0xffffff2e │ │ │ │ - mlseq r4, sl, r2, r4 │ │ │ │ - ldrdeq lr, [r2], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r4, r4, r8, ror r1 │ │ │ │ - rsbeq lr, r2, lr, lsr #27 │ │ │ │ - rsbeq r4, r4, r6, asr #2 │ │ │ │ - rsbeq lr, r2, ip, ror sp │ │ │ │ - rsbeq r4, r4, r4, lsr #2 │ │ │ │ - rsbeq lr, r2, sl, asr sp │ │ │ │ - rsbeq r4, r4, r2, lsl #2 │ │ │ │ - rsbeq lr, r2, r8, lsr sp │ │ │ │ - rsbeq r4, r4, r0, ror #1 │ │ │ │ - rsbeq lr, r2, r6, lsl sp │ │ │ │ - strhteq r4, [r4], #-14 │ │ │ │ - strdeq lr, [r2], #-196 @ 0xffffff3c @ │ │ │ │ - mlseq r4, ip, r0, r4 │ │ │ │ - ldrdeq lr, [r2], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r4, r4, sl, ror r0 │ │ │ │ - strhteq lr, [r2], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r4, r4, r8, asr r0 │ │ │ │ - rsbeq lr, r2, lr, lsl #25 │ │ │ │ - rsbeq r4, r4, r6, lsr r0 │ │ │ │ - rsbeq lr, r2, ip, ror #24 │ │ │ │ - rsbeq r4, r4, r4, lsl r0 │ │ │ │ - rsbeq lr, r2, sl, asr #24 │ │ │ │ - strdeq r3, [r4], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq lr, r2, r8, lsr #24 │ │ │ │ - ldrdeq r3, [r4], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq lr, r2, r6, lsl #24 │ │ │ │ + mlseq r4, lr, r2, r4 │ │ │ │ + ldrdeq lr, [r2], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r4, r4, ip, ror r1 │ │ │ │ + strhteq lr, [r2], #-210 @ 0xffffff2e │ │ │ │ + rsbeq r4, r4, sl, asr #2 │ │ │ │ + rsbeq lr, r2, r0, lsl #27 │ │ │ │ + rsbeq r4, r4, r8, lsr #2 │ │ │ │ + rsbeq lr, r2, lr, asr sp │ │ │ │ + rsbeq r4, r4, r6, lsl #2 │ │ │ │ + rsbeq lr, r2, ip, lsr sp │ │ │ │ + rsbeq r4, r4, r4, ror #1 │ │ │ │ + rsbeq lr, r2, sl, lsl sp │ │ │ │ + rsbeq r4, r4, r2, asr #1 │ │ │ │ + strdeq lr, [r2], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r4, r4, r0, lsr #1 │ │ │ │ + ldrdeq lr, [r2], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r4, r4, lr, ror r0 │ │ │ │ + strhteq lr, [r2], #-196 @ 0xffffff3c │ │ │ │ + rsbeq r4, r4, ip, asr r0 │ │ │ │ + mlseq r2, r2, ip, lr │ │ │ │ + rsbeq r4, r4, sl, lsr r0 │ │ │ │ + rsbeq lr, r2, r0, ror ip │ │ │ │ + rsbeq r4, r4, r8, lsl r0 │ │ │ │ + rsbeq lr, r2, lr, asr #24 │ │ │ │ + strdeq r3, [r4], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq lr, r2, ip, lsr #24 │ │ │ │ + ldrdeq r3, [r4], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq lr, r2, sl, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2727c8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ rsceq pc, r0, #204, 16 @ 0xcc0000 │ │ │ │ @ instruction: 0x263cf8df │ │ │ │ ldclmi 6, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ @@ -430664,72 +430664,72 @@ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ blx 2752d0 │ │ │ │ svclt 0x0000e557 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq r7, lr, r6, ror #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r2, lr, sp, lr │ │ │ │ - rsbeq pc, r2, r8, lsr r7 @ │ │ │ │ - strdeq r1, [r3], #-14 @ │ │ │ │ - ldrdeq pc, [r6], #-192 @ 0xffffff40 @ │ │ │ │ - mlseq r2, r2, r6, ip │ │ │ │ - rsbeq ip, r2, ip, ror r6 │ │ │ │ - rsbeq r2, r3, sl, ror #6 │ │ │ │ + rsbeq lr, r2, r2, lsr #27 │ │ │ │ + rsbeq pc, r2, ip, lsr r7 @ │ │ │ │ + rsbeq r1, r3, r2, lsl #2 │ │ │ │ + ldrdeq pc, [r6], #-196 @ 0xffffff3c @ │ │ │ │ + mlseq r2, r6, r6, ip │ │ │ │ + rsbeq ip, r2, r0, lsl #13 │ │ │ │ + rsbeq r2, r3, lr, ror #6 │ │ │ │ rsbeq r7, lr, r6, lsl #12 │ │ │ │ - strhteq r3, [r4], #-220 @ 0xffffff24 │ │ │ │ - rsbeq lr, r2, sl, ror #19 │ │ │ │ - mlseq r4, lr, sp, r3 │ │ │ │ - rsbeq lr, r2, ip, asr #19 │ │ │ │ - rsbeq r3, r4, sl, asr #26 │ │ │ │ - rsbeq lr, r2, r8, ror r9 │ │ │ │ - rsbeq r3, r4, ip, lsr #26 │ │ │ │ - rsbeq lr, r2, sl, asr r9 │ │ │ │ - strhteq r3, [r4], #-200 @ 0xffffff38 │ │ │ │ - rsbeq lr, r2, r6, ror #17 │ │ │ │ - rsbeq r3, r4, ip, asr ip │ │ │ │ - rsbeq lr, r2, ip, lsl #17 │ │ │ │ - rsbeq r3, r4, r2, lsr ip │ │ │ │ - rsbeq lr, r2, r2, ror #16 │ │ │ │ - rsbeq r3, r4, r8, lsl #24 │ │ │ │ - rsbeq lr, r2, r8, lsr r8 │ │ │ │ - rsbeq fp, r2, sl, lsr #13 │ │ │ │ - ldrdeq r3, [r4], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq lr, r2, r8, lsl #16 │ │ │ │ - rsbeq fp, r2, r6, lsl #13 │ │ │ │ - rsbeq r3, r4, r4, lsr #23 │ │ │ │ - ldrdeq lr, [r2], #-116 @ 0xffffff8c @ │ │ │ │ - strhteq r3, [r4], #-178 @ 0xffffff4e │ │ │ │ - rsbeq r3, r4, r6, asr fp │ │ │ │ - rsbeq lr, r2, r6, lsl #15 │ │ │ │ + rsbeq r3, r4, r0, asr #27 │ │ │ │ + rsbeq lr, r2, lr, ror #19 │ │ │ │ + rsbeq r3, r4, r2, lsr #27 │ │ │ │ + ldrdeq lr, [r2], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r3, r4, lr, asr #26 │ │ │ │ + rsbeq lr, r2, ip, ror r9 │ │ │ │ + rsbeq r3, r4, r0, lsr sp │ │ │ │ + rsbeq lr, r2, lr, asr r9 │ │ │ │ + strhteq r3, [r4], #-204 @ 0xffffff34 │ │ │ │ + rsbeq lr, r2, sl, ror #17 │ │ │ │ + rsbeq r3, r4, r0, ror #24 │ │ │ │ + mlseq r2, r0, r8, lr │ │ │ │ + rsbeq r3, r4, r6, lsr ip │ │ │ │ + rsbeq lr, r2, r6, ror #16 │ │ │ │ + rsbeq r3, r4, ip, lsl #24 │ │ │ │ + rsbeq lr, r2, ip, lsr r8 │ │ │ │ + rsbeq fp, r2, lr, lsr #13 │ │ │ │ + ldrdeq r3, [r4], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq lr, r2, ip, lsl #16 │ │ │ │ + rsbeq fp, r2, sl, lsl #13 │ │ │ │ + rsbeq r3, r4, r8, lsr #23 │ │ │ │ + ldrdeq lr, [r2], #-120 @ 0xffffff88 @ │ │ │ │ + strhteq r3, [r4], #-182 @ 0xffffff4a │ │ │ │ + rsbeq r3, r4, sl, asr fp │ │ │ │ + rsbeq lr, r2, sl, lsl #15 │ │ │ │ @ instruction: 0xffffef5b │ │ │ │ - rsbeq r3, r4, r0, lsl #23 │ │ │ │ - rsbeq r3, r4, r8, asr fp │ │ │ │ - rsbeq r3, r4, r8, lsl #22 │ │ │ │ - rsbeq lr, r2, r8, lsr r7 │ │ │ │ - strdeq r3, [r4], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq lr, r2, r0, lsr #14 │ │ │ │ + rsbeq r3, r4, r4, lsl #23 │ │ │ │ + rsbeq r3, r4, ip, asr fp │ │ │ │ + rsbeq r3, r4, ip, lsl #22 │ │ │ │ + rsbeq lr, r2, ip, lsr r7 │ │ │ │ + strdeq r3, [r4], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq lr, r2, r4, lsr #14 │ │ │ │ @ instruction: 0xffffeead │ │ │ │ - rsbeq r3, r4, r2, asr #21 │ │ │ │ - strdeq lr, [r2], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r3, r4, r6, asr #21 │ │ │ │ + strdeq lr, [r2], #-102 @ 0xffffff9a @ │ │ │ │ @ instruction: 0xffffee23 │ │ │ │ - rsbeq r3, r4, r6, ror sl │ │ │ │ - rsbeq lr, r2, r6, lsr #13 │ │ │ │ - rsbeq r3, r4, ip, asr sl │ │ │ │ - rsbeq lr, r2, ip, lsl #13 │ │ │ │ - rsbeq r3, r4, r0, lsr #20 │ │ │ │ - rsbeq lr, r2, r0, asr r6 │ │ │ │ - rsbeq r3, r4, r4, ror #19 │ │ │ │ - rsbeq lr, r2, r4, lsl r6 │ │ │ │ - rsbeq r3, r4, sl, lsr #19 │ │ │ │ - ldrdeq lr, [r2], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r3, r4, ip, lsl #18 │ │ │ │ - rsbeq lr, r2, ip, lsr r5 │ │ │ │ - strdeq r3, [r4], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq lr, r2, r2, lsr #10 │ │ │ │ + rsbeq r3, r4, sl, ror sl │ │ │ │ + rsbeq lr, r2, sl, lsr #13 │ │ │ │ + rsbeq r3, r4, r0, ror #20 │ │ │ │ + mlseq r2, r0, r6, lr │ │ │ │ + rsbeq r3, r4, r4, lsr #20 │ │ │ │ + rsbeq lr, r2, r4, asr r6 │ │ │ │ + rsbeq r3, r4, r8, ror #19 │ │ │ │ + rsbeq lr, r2, r8, lsl r6 │ │ │ │ + rsbeq r3, r4, lr, lsr #19 │ │ │ │ + ldrdeq lr, [r2], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r3, r4, r0, lsl r9 │ │ │ │ + rsbeq lr, r2, r0, asr #10 │ │ │ │ + strdeq r3, [r4], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq lr, r2, r6, lsr #10 │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ strls r6, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf10a4633 │ │ │ │ stmdbge pc!, {r3, r4, r7, r9} @ │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ blx e7483c │ │ │ │ stmdacs r1, {r7, r9, sl, lr} │ │ │ │ @@ -431324,82 +431324,82 @@ │ │ │ │ stmdami fp, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ ldc2l 6, cr15, [r8], {95} @ 0x5f │ │ │ │ stmdalt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - strhteq r3, [r4], #-126 @ 0xffffff82 │ │ │ │ - rsbeq lr, r2, ip, ror #7 │ │ │ │ - rsbeq r3, r4, r0, lsr #15 │ │ │ │ - rsbeq lr, r2, lr, asr #7 │ │ │ │ - rsbeq r3, r4, r2, lsl #15 │ │ │ │ - strhteq lr, [r2], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq r3, r4, ip, lsr r7 │ │ │ │ - rsbeq lr, r2, sl, ror #6 │ │ │ │ - rsbeq lr, r2, r2, lsr r5 │ │ │ │ - rsbeq r3, r4, sl, asr r6 │ │ │ │ - rsbeq lr, r2, r8, lsl #5 │ │ │ │ - rsbeq r3, r4, ip, lsr r6 │ │ │ │ - rsbeq lr, r2, sl, ror #4 │ │ │ │ - rsbeq r3, r4, ip, lsl r6 │ │ │ │ - rsbeq lr, r2, sl, asr #4 │ │ │ │ - strdeq r3, [r4], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq lr, r2, sl, lsr #4 │ │ │ │ - rsbeq r3, r4, r4, asr #11 │ │ │ │ - strdeq lr, [r2], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r3, r4, r4, lsr #11 │ │ │ │ - ldrdeq lr, [r2], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r3, r4, r4, lsl #11 │ │ │ │ - strhteq lr, [r2], #-18 @ 0xffffffee │ │ │ │ - rsbeq r3, r4, ip, asr #10 │ │ │ │ - rsbeq lr, r2, sl, ror r1 │ │ │ │ - rsbeq r3, r4, r4, lsl r5 │ │ │ │ - rsbeq lr, r2, r2, asr #2 │ │ │ │ - ldrdeq r3, [r4], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq lr, r2, r2, lsl #2 │ │ │ │ - rsbeq r3, r4, lr, lsl r4 │ │ │ │ - rsbeq lr, r2, ip, asr #32 │ │ │ │ - strdeq r3, [r4], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq lr, r2, ip, lsr #32 │ │ │ │ - ldrdeq r3, [r4], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq lr, r2, ip │ │ │ │ - strhteq r3, [r4], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq sp, r2, ip, ror #31 │ │ │ │ - mlseq r4, lr, r3, r3 │ │ │ │ - rsbeq sp, r2, ip, asr #31 │ │ │ │ - rsbeq r3, r4, r4, ror #6 │ │ │ │ - mlseq r2, r2, pc, sp @ │ │ │ │ - rsbeq r3, r4, sl, lsr #6 │ │ │ │ - rsbeq sp, r2, r8, asr pc │ │ │ │ + rsbeq r3, r4, r2, asr #15 │ │ │ │ + strdeq lr, [r2], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r3, r4, r4, lsr #15 │ │ │ │ + ldrdeq lr, [r2], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r3, r4, r6, lsl #15 │ │ │ │ + strhteq lr, [r2], #-52 @ 0xffffffcc │ │ │ │ + rsbeq r3, r4, r0, asr #14 │ │ │ │ + rsbeq lr, r2, lr, ror #6 │ │ │ │ + rsbeq lr, r2, r6, lsr r5 │ │ │ │ + rsbeq r3, r4, lr, asr r6 │ │ │ │ + rsbeq lr, r2, ip, lsl #5 │ │ │ │ + rsbeq r3, r4, r0, asr #12 │ │ │ │ + rsbeq lr, r2, lr, ror #4 │ │ │ │ + rsbeq r3, r4, r0, lsr #12 │ │ │ │ + rsbeq lr, r2, lr, asr #4 │ │ │ │ + rsbeq r3, r4, r0, lsl #12 │ │ │ │ + rsbeq lr, r2, lr, lsr #4 │ │ │ │ + rsbeq r3, r4, r8, asr #11 │ │ │ │ + strdeq lr, [r2], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq r3, r4, r8, lsr #11 │ │ │ │ + ldrdeq lr, [r2], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq r3, r4, r8, lsl #11 │ │ │ │ + strhteq lr, [r2], #-22 @ 0xffffffea │ │ │ │ + rsbeq r3, r4, r0, asr r5 │ │ │ │ + rsbeq lr, r2, lr, ror r1 │ │ │ │ + rsbeq r3, r4, r8, lsl r5 │ │ │ │ + rsbeq lr, r2, r6, asr #2 │ │ │ │ + ldrdeq r3, [r4], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq lr, r2, r6, lsl #2 │ │ │ │ + rsbeq r3, r4, r2, lsr #8 │ │ │ │ + rsbeq lr, r2, r0, asr r0 │ │ │ │ + rsbeq r3, r4, r2, lsl #8 │ │ │ │ + rsbeq lr, r2, r0, lsr r0 │ │ │ │ + rsbeq r3, r4, r2, ror #7 │ │ │ │ + rsbeq lr, r2, r0, lsl r0 │ │ │ │ + rsbeq r3, r4, r2, asr #7 │ │ │ │ + strdeq sp, [r2], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r3, r4, r2, lsr #7 │ │ │ │ + ldrdeq sp, [r2], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r3, r4, r8, ror #6 │ │ │ │ + mlseq r2, r6, pc, sp @ │ │ │ │ + rsbeq r3, r4, lr, lsr #6 │ │ │ │ + rsbeq sp, r2, ip, asr pc │ │ │ │ + strdeq r3, [r4], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq sp, r2, r2, lsr #30 │ │ │ │ + mlseq r4, r8, r2, r3 │ │ │ │ + rsbeq r3, r4, r2, asr r3 │ │ │ │ strdeq r3, [r4], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq sp, r2, lr, lsl pc │ │ │ │ - mlseq r4, r4, r2, r3 │ │ │ │ - rsbeq r3, r4, lr, asr #6 │ │ │ │ - rsbeq r3, r4, ip, ror #5 │ │ │ │ - rsbeq r3, r4, r0, ror r2 │ │ │ │ - rsbeq r3, r4, r6, lsl r2 │ │ │ │ - rsbeq r2, r4, lr, ror pc │ │ │ │ - rsbeq sp, r2, lr, lsr #23 │ │ │ │ - rsbeq r2, r4, r2, ror #30 │ │ │ │ - mlseq r2, r2, fp, sp │ │ │ │ - rsbeq r2, r4, r6, asr #30 │ │ │ │ - rsbeq sp, r2, r6, ror fp │ │ │ │ - rsbeq r2, r4, sl, lsr #30 │ │ │ │ - rsbeq sp, r2, sl, asr fp │ │ │ │ - rsbeq r2, r4, lr, lsl #30 │ │ │ │ - rsbeq sp, r2, lr, lsr fp │ │ │ │ - strdeq r2, [r4], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq sp, r2, r2, lsr #22 │ │ │ │ - ldrdeq r2, [r4], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq sp, r2, r6, lsl #22 │ │ │ │ - strhteq r2, [r4], #-234 @ 0xffffff16 │ │ │ │ - rsbeq sp, r2, sl, ror #21 │ │ │ │ - mlseq r4, lr, lr, r2 │ │ │ │ - rsbeq sp, r2, lr, asr #21 │ │ │ │ + rsbeq r3, r4, r4, ror r2 │ │ │ │ + rsbeq r3, r4, sl, lsl r2 │ │ │ │ + rsbeq r2, r4, r2, lsl #31 │ │ │ │ + strhteq sp, [r2], #-178 @ 0xffffff4e │ │ │ │ + rsbeq r2, r4, r6, ror #30 │ │ │ │ + mlseq r2, r6, fp, sp │ │ │ │ + rsbeq r2, r4, sl, asr #30 │ │ │ │ + rsbeq sp, r2, sl, ror fp │ │ │ │ + rsbeq r2, r4, lr, lsr #30 │ │ │ │ + rsbeq sp, r2, lr, asr fp │ │ │ │ + rsbeq r2, r4, r2, lsl pc │ │ │ │ + rsbeq sp, r2, r2, asr #22 │ │ │ │ + strdeq r2, [r4], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq sp, r2, r6, lsr #22 │ │ │ │ + ldrdeq r2, [r4], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq sp, r2, sl, lsl #22 │ │ │ │ + strhteq r2, [r4], #-238 @ 0xffffff12 │ │ │ │ + rsbeq sp, r2, lr, ror #21 │ │ │ │ + rsbeq r2, r4, r2, lsr #29 │ │ │ │ + ldrdeq sp, [r2], #-162 @ 0xffffff5e @ │ │ │ │ ldmdbeq r4, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ cmpppl ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 20f5e5a │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ ldc2 6, cr15, [r6], #-380 @ 0xfffffe84 │ │ │ │ @@ -431989,73 +431989,73 @@ │ │ │ │ mcr2 6, 7, pc, cr6, cr14, {2} @ │ │ │ │ strbmi r4, [r1], -r0, asr #16 │ │ │ │ @ instruction: 0xf65e4478 │ │ │ │ @ instruction: 0xf7feffa1 │ │ │ │ svclt 0x0000baf6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r2, r4, ip, asr sp │ │ │ │ - rsbeq sp, r2, sl, lsl #19 │ │ │ │ - rsbeq r2, r4, ip, lsr sp │ │ │ │ - rsbeq sp, r2, sl, ror #18 │ │ │ │ - rsbeq r2, r4, ip, lsl sp │ │ │ │ - rsbeq sp, r2, sl, asr #18 │ │ │ │ - strdeq r2, [r4], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq sp, r2, sl, lsr #18 │ │ │ │ - ldrdeq r2, [r4], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq sp, r2, sl, lsl #18 │ │ │ │ - strhteq r2, [r4], #-204 @ 0xffffff34 │ │ │ │ - rsbeq sp, r2, sl, ror #17 │ │ │ │ - mlseq r4, ip, ip, r2 │ │ │ │ - rsbeq sp, r2, sl, asr #17 │ │ │ │ - rsbeq r2, r4, ip, ror ip │ │ │ │ - rsbeq sp, r2, sl, lsr #17 │ │ │ │ - rsbeq r2, r4, ip, asr ip │ │ │ │ - rsbeq sp, r2, sl, lsl #17 │ │ │ │ - rsbeq r2, r4, ip, lsr ip │ │ │ │ - rsbeq sp, r2, sl, ror #16 │ │ │ │ - rsbeq sp, r2, r8, asr #20 │ │ │ │ - rsbeq r2, r4, r4, lsl #21 │ │ │ │ - strhteq sp, [r2], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r2, r4, r0, asr sl │ │ │ │ - rsbeq sp, r2, lr, ror r6 │ │ │ │ - rsbeq r2, r4, r0, lsr sl │ │ │ │ - rsbeq sp, r2, lr, asr r6 │ │ │ │ - rsbeq r2, r4, r0, lsl sl │ │ │ │ - rsbeq sp, r2, lr, lsr r6 │ │ │ │ - strdeq r2, [r4], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq sp, r2, lr, lsl r6 │ │ │ │ - ldrdeq r2, [r4], #-144 @ 0xffffff70 @ │ │ │ │ - strdeq sp, [r2], #-94 @ 0xffffffa2 @ │ │ │ │ - strhteq r2, [r4], #-144 @ 0xffffff70 │ │ │ │ - ldrdeq sp, [r2], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r2, r4, sl, lsl sl │ │ │ │ - rsbeq r2, r4, ip, lsl sl │ │ │ │ - strhteq r2, [r4], #-126 @ 0xffffff82 │ │ │ │ - rsbeq r2, r4, r6, ror r7 │ │ │ │ - rsbeq r2, r4, lr, lsr r5 │ │ │ │ - rsbeq sp, r2, lr, ror #2 │ │ │ │ - rsbeq r2, r4, r0, lsr #10 │ │ │ │ - rsbeq sp, r2, r0, asr r1 │ │ │ │ - rsbeq r2, r4, r2, lsl #10 │ │ │ │ - rsbeq sp, r2, r2, lsr r1 │ │ │ │ - rsbeq r2, r4, r4, ror #9 │ │ │ │ - rsbeq sp, r2, r4, lsl r1 │ │ │ │ - rsbeq r2, r4, r6, asr #9 │ │ │ │ - strdeq sp, [r2], #-6 @ │ │ │ │ - rsbeq r2, r4, r8, lsr #9 │ │ │ │ - ldrdeq sp, [r2], #-8 @ │ │ │ │ - rsbeq r2, r4, sl, lsl #9 │ │ │ │ - strhteq sp, [r2], #-10 │ │ │ │ - rsbeq r2, r4, ip, ror #8 │ │ │ │ - mlseq r2, ip, r0, sp │ │ │ │ - rsbeq r2, r4, lr, asr #8 │ │ │ │ - rsbeq sp, r2, lr, ror r0 │ │ │ │ - rsbeq r2, r4, r0, lsr r4 │ │ │ │ - rsbeq sp, r2, r0, rrx │ │ │ │ + rsbeq r2, r4, r0, ror #26 │ │ │ │ + rsbeq sp, r2, lr, lsl #19 │ │ │ │ + rsbeq r2, r4, r0, asr #26 │ │ │ │ + rsbeq sp, r2, lr, ror #18 │ │ │ │ + rsbeq r2, r4, r0, lsr #26 │ │ │ │ + rsbeq sp, r2, lr, asr #18 │ │ │ │ + rsbeq r2, r4, r0, lsl #26 │ │ │ │ + rsbeq sp, r2, lr, lsr #18 │ │ │ │ + rsbeq r2, r4, r0, ror #25 │ │ │ │ + rsbeq sp, r2, lr, lsl #18 │ │ │ │ + rsbeq r2, r4, r0, asr #25 │ │ │ │ + rsbeq sp, r2, lr, ror #17 │ │ │ │ + rsbeq r2, r4, r0, lsr #25 │ │ │ │ + rsbeq sp, r2, lr, asr #17 │ │ │ │ + rsbeq r2, r4, r0, lsl #25 │ │ │ │ + rsbeq sp, r2, lr, lsr #17 │ │ │ │ + rsbeq r2, r4, r0, ror #24 │ │ │ │ + rsbeq sp, r2, lr, lsl #17 │ │ │ │ + rsbeq r2, r4, r0, asr #24 │ │ │ │ + rsbeq sp, r2, lr, ror #16 │ │ │ │ + rsbeq sp, r2, ip, asr #20 │ │ │ │ + rsbeq r2, r4, r8, lsl #21 │ │ │ │ + strhteq sp, [r2], #-110 @ 0xffffff92 │ │ │ │ + rsbeq r2, r4, r4, asr sl │ │ │ │ + rsbeq sp, r2, r2, lsl #13 │ │ │ │ + rsbeq r2, r4, r4, lsr sl │ │ │ │ + rsbeq sp, r2, r2, ror #12 │ │ │ │ + rsbeq r2, r4, r4, lsl sl │ │ │ │ + rsbeq sp, r2, r2, asr #12 │ │ │ │ + strdeq r2, [r4], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq sp, r2, r2, lsr #12 │ │ │ │ + ldrdeq r2, [r4], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq sp, r2, r2, lsl #12 │ │ │ │ + strhteq r2, [r4], #-148 @ 0xffffff6c │ │ │ │ + rsbeq sp, r2, r2, ror #11 │ │ │ │ + rsbeq r2, r4, lr, lsl sl │ │ │ │ + rsbeq r2, r4, r0, lsr #20 │ │ │ │ + rsbeq r2, r4, r2, asr #15 │ │ │ │ + rsbeq r2, r4, sl, ror r7 │ │ │ │ + rsbeq r2, r4, r2, asr #10 │ │ │ │ + rsbeq sp, r2, r2, ror r1 │ │ │ │ + rsbeq r2, r4, r4, lsr #10 │ │ │ │ + rsbeq sp, r2, r4, asr r1 │ │ │ │ + rsbeq r2, r4, r6, lsl #10 │ │ │ │ + rsbeq sp, r2, r6, lsr r1 │ │ │ │ + rsbeq r2, r4, r8, ror #9 │ │ │ │ + rsbeq sp, r2, r8, lsl r1 │ │ │ │ + rsbeq r2, r4, sl, asr #9 │ │ │ │ + strdeq sp, [r2], #-10 @ │ │ │ │ + rsbeq r2, r4, ip, lsr #9 │ │ │ │ + ldrdeq sp, [r2], #-12 @ │ │ │ │ + rsbeq r2, r4, lr, lsl #9 │ │ │ │ + strhteq sp, [r2], #-14 │ │ │ │ + rsbeq r2, r4, r0, ror r4 │ │ │ │ + rsbeq sp, r2, r0, lsr #1 │ │ │ │ + rsbeq r2, r4, r2, asr r4 │ │ │ │ + rsbeq sp, r2, r2, lsl #1 │ │ │ │ + rsbeq r2, r4, r4, lsr r4 │ │ │ │ + rsbeq sp, r2, r4, rrx │ │ │ │ @ instruction: 0xf8df4680 │ │ │ │ vaba.s8 d16, d0, d16 │ │ │ │ ldrbtmi r5, [r8], #-399 @ 0xfffffe71 │ │ │ │ @ instruction: 0xf65e300c │ │ │ │ @ instruction: 0xf8dffe59 │ │ │ │ strbmi r0, [r1], -r4, lsr #14 │ │ │ │ @ instruction: 0xf65e4478 │ │ │ │ @@ -432508,62 +432508,62 @@ │ │ │ │ @ instruction: 0xf65e4478 │ │ │ │ @ instruction: 0xf7fdfb95 │ │ │ │ svclt 0x0000beea │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ - rsbeq r2, r4, r6, lsl r3 │ │ │ │ - rsbeq ip, r2, r4, asr #30 │ │ │ │ - strdeq r2, [r4], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq ip, r2, r2, lsr #30 │ │ │ │ - ldrdeq r2, [r4], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq ip, r2, r0, lsl #30 │ │ │ │ - strhteq r2, [r4], #-32 @ 0xffffffe0 │ │ │ │ - ldrdeq ip, [r2], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r2, r4, lr, lsl #5 │ │ │ │ - strhteq ip, [r2], #-236 @ 0xffffff14 │ │ │ │ - rsbeq r2, r4, ip, ror #4 │ │ │ │ - mlseq r2, sl, lr, ip │ │ │ │ - rsbeq r2, r4, sl, asr #4 │ │ │ │ - rsbeq ip, r2, r8, ror lr │ │ │ │ + rsbeq r2, r4, sl, lsl r3 │ │ │ │ + rsbeq ip, r2, r8, asr #30 │ │ │ │ + strdeq r2, [r4], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq ip, r2, r6, lsr #30 │ │ │ │ + ldrdeq r2, [r4], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq ip, r2, r4, lsl #30 │ │ │ │ + strhteq r2, [r4], #-36 @ 0xffffffdc │ │ │ │ + rsbeq ip, r2, r2, ror #29 │ │ │ │ + mlseq r4, r2, r2, r2 │ │ │ │ + rsbeq ip, r2, r0, asr #29 │ │ │ │ + rsbeq r2, r4, r0, ror r2 │ │ │ │ + mlseq r2, lr, lr, ip │ │ │ │ + rsbeq r2, r4, lr, asr #4 │ │ │ │ + rsbeq ip, r2, ip, ror lr │ │ │ │ + rsbeq r2, r4, ip, lsr #4 │ │ │ │ + rsbeq ip, r2, sl, asr lr │ │ │ │ + rsbeq r2, r4, sl, lsl #4 │ │ │ │ + rsbeq ip, r2, r8, lsr lr │ │ │ │ + rsbeq r2, r4, r8, ror #3 │ │ │ │ + rsbeq ip, r2, r6, lsl lr │ │ │ │ + rsbeq r2, r4, r6, asr #3 │ │ │ │ + strdeq ip, [r2], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r2, r4, r4, lsr #3 │ │ │ │ + ldrdeq ip, [r2], #-210 @ 0xffffff2e @ │ │ │ │ rsbeq r2, r4, r8, lsr #4 │ │ │ │ - rsbeq ip, r2, r6, asr lr │ │ │ │ - rsbeq r2, r4, r6, lsl #4 │ │ │ │ - rsbeq ip, r2, r4, lsr lr │ │ │ │ - rsbeq r2, r4, r4, ror #3 │ │ │ │ - rsbeq ip, r2, r2, lsl lr │ │ │ │ - rsbeq r2, r4, r2, asr #3 │ │ │ │ - strdeq ip, [r2], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r2, r4, r0, lsr #3 │ │ │ │ - rsbeq ip, r2, lr, asr #27 │ │ │ │ - rsbeq r2, r4, r4, lsr #4 │ │ │ │ - rsbeq r2, r4, r4, rrx │ │ │ │ - mlseq r2, r2, ip, ip │ │ │ │ - rsbeq r2, r4, r4, asr #32 │ │ │ │ - rsbeq ip, r2, r2, ror ip │ │ │ │ - rsbeq r2, r4, r4, lsr #32 │ │ │ │ - rsbeq ip, r2, r2, asr ip │ │ │ │ - rsbeq r2, r4, r4 │ │ │ │ - rsbeq ip, r2, r2, lsr ip │ │ │ │ - rsbeq r1, r4, sl, asr #31 │ │ │ │ - strdeq ip, [r2], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r1, r4, r8, lsr #31 │ │ │ │ - ldrdeq ip, [r2], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r1, r4, r2, ror #30 │ │ │ │ - mlseq r4, r0, ip, r1 │ │ │ │ - rsbeq ip, r2, r0, asr #17 │ │ │ │ - rsbeq r1, r4, r2, ror ip │ │ │ │ - rsbeq ip, r2, r2, lsr #17 │ │ │ │ - rsbeq r1, r4, r4, asr ip │ │ │ │ - rsbeq ip, r2, r4, lsl #17 │ │ │ │ - rsbeq r1, r4, r6, lsr ip │ │ │ │ - rsbeq ip, r2, r6, ror #16 │ │ │ │ - rsbeq r1, r4, r8, lsl ip │ │ │ │ - rsbeq ip, r2, r8, asr #16 │ │ │ │ + rsbeq r2, r4, r8, rrx │ │ │ │ + mlseq r2, r6, ip, ip │ │ │ │ + rsbeq r2, r4, r8, asr #32 │ │ │ │ + rsbeq ip, r2, r6, ror ip │ │ │ │ + rsbeq r2, r4, r8, lsr #32 │ │ │ │ + rsbeq ip, r2, r6, asr ip │ │ │ │ + rsbeq r2, r4, r8 │ │ │ │ + rsbeq ip, r2, r6, lsr ip │ │ │ │ + rsbeq r1, r4, lr, asr #31 │ │ │ │ + strdeq ip, [r2], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r1, r4, ip, lsr #31 │ │ │ │ + ldrdeq ip, [r2], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r1, r4, r6, ror #30 │ │ │ │ + mlseq r4, r4, ip, r1 │ │ │ │ + rsbeq ip, r2, r4, asr #17 │ │ │ │ + rsbeq r1, r4, r6, ror ip │ │ │ │ + rsbeq ip, r2, r6, lsr #17 │ │ │ │ + rsbeq r1, r4, r8, asr ip │ │ │ │ + rsbeq ip, r2, r8, lsl #17 │ │ │ │ + rsbeq r1, r4, sl, lsr ip │ │ │ │ + rsbeq ip, r2, sl, ror #16 │ │ │ │ + rsbeq r1, r4, ip, lsl ip │ │ │ │ + rsbeq ip, r2, ip, asr #16 │ │ │ │ @ instruction: 0xf8df4680 │ │ │ │ vaba.s8 d16, d16, d12 │ │ │ │ ldrbtmi r5, [r8], #-257 @ 0xfffffeff │ │ │ │ @ instruction: 0xf65e300c │ │ │ │ @ instruction: 0xf8dffa5f │ │ │ │ @ instruction: 0x46410790 │ │ │ │ @ instruction: 0xf65e4478 │ │ │ │ @@ -433043,80 +433043,80 @@ │ │ │ │ @ instruction: 0xf65d4478 │ │ │ │ @ instruction: 0xf7fdff65 │ │ │ │ svclt 0x0000baba │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ - rsbeq r1, r4, r2, lsr #22 │ │ │ │ - rsbeq ip, r2, r0, asr r7 │ │ │ │ - rsbeq r1, r4, r0, lsl #22 │ │ │ │ - rsbeq ip, r2, lr, lsr #14 │ │ │ │ - ldrdeq r1, [r4], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq ip, r2, ip, lsl #14 │ │ │ │ - strhteq r1, [r4], #-172 @ 0xffffff54 │ │ │ │ - rsbeq ip, r2, sl, ror #13 │ │ │ │ - mlseq r4, sl, sl, r1 │ │ │ │ - rsbeq ip, r2, r8, asr #13 │ │ │ │ - rsbeq r1, r4, r8, ror sl │ │ │ │ - rsbeq ip, r2, r6, lsr #13 │ │ │ │ - rsbeq r1, r4, r6, asr sl │ │ │ │ - rsbeq ip, r2, r4, lsl #13 │ │ │ │ - rsbeq r1, r4, ip, lsr #20 │ │ │ │ - rsbeq ip, r2, sl, asr r6 │ │ │ │ - rsbeq r1, r4, r8, lsl #20 │ │ │ │ - rsbeq ip, r2, lr, lsr r6 │ │ │ │ - ldrdeq r1, [r4], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq ip, r2, r0, lsl #12 │ │ │ │ - strdeq r8, [r2], #-12 @ │ │ │ │ - rsbeq r1, r4, lr, ror r9 │ │ │ │ - rsbeq ip, r2, sl, lsr #11 │ │ │ │ - rsbeq r1, r4, r8, asr #18 │ │ │ │ - rsbeq ip, r2, r6, ror r5 │ │ │ │ - rsbeq r1, r4, r6, lsr #18 │ │ │ │ - rsbeq ip, r2, r4, asr r5 │ │ │ │ - rsbeq r1, r4, r6, lsl #18 │ │ │ │ - rsbeq ip, r2, r4, lsr r5 │ │ │ │ - rsbeq r8, r2, r8, asr #32 │ │ │ │ - ldrdeq r1, [r4], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq ip, r2, r2, lsl #10 │ │ │ │ - strhteq r1, [r4], #-130 @ 0xffffff7e │ │ │ │ - rsbeq ip, r2, r0, ror #9 │ │ │ │ - mlseq r4, r0, r8, r1 │ │ │ │ - strhteq ip, [r2], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r1, r4, lr, ror #16 │ │ │ │ - mlseq r2, ip, r4, ip │ │ │ │ - rsbeq r1, r4, ip, asr #16 │ │ │ │ - rsbeq ip, r2, sl, ror r4 │ │ │ │ - rsbeq r1, r4, sl, lsr #16 │ │ │ │ - rsbeq ip, r2, r8, asr r4 │ │ │ │ - rsbeq r1, r4, r8, ror #15 │ │ │ │ - rsbeq ip, r2, r6, lsl r4 │ │ │ │ - rsbeq r1, r4, sl, lsr r8 │ │ │ │ - mlseq r4, lr, r7, r1 │ │ │ │ - rsbeq r1, r4, r0, asr #14 │ │ │ │ - rsbeq r1, r4, r6, ror #13 │ │ │ │ - rsbeq r1, r4, r8, lsr #9 │ │ │ │ - ldrdeq ip, [r2], #-8 @ │ │ │ │ - rsbeq r1, r4, sl, lsl #9 │ │ │ │ - strhteq ip, [r2], #-10 │ │ │ │ - rsbeq r1, r4, ip, ror #8 │ │ │ │ - mlseq r2, ip, r0, ip │ │ │ │ - rsbeq r1, r4, lr, asr #8 │ │ │ │ - rsbeq ip, r2, lr, ror r0 │ │ │ │ - rsbeq r1, r4, r0, lsr r4 │ │ │ │ - rsbeq ip, r2, r0, rrx │ │ │ │ - rsbeq r1, r4, r2, lsl r4 │ │ │ │ - rsbeq ip, r2, r2, asr #32 │ │ │ │ - strdeq r1, [r4], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq ip, r2, r4, lsr #32 │ │ │ │ - ldrdeq r1, [r4], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq ip, r2, r6 │ │ │ │ - strhteq r1, [r4], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq fp, r2, r8, ror #31 │ │ │ │ + rsbeq r1, r4, r6, lsr #22 │ │ │ │ + rsbeq ip, r2, r4, asr r7 │ │ │ │ + rsbeq r1, r4, r4, lsl #22 │ │ │ │ + rsbeq ip, r2, r2, lsr r7 │ │ │ │ + rsbeq r1, r4, r2, ror #21 │ │ │ │ + rsbeq ip, r2, r0, lsl r7 │ │ │ │ + rsbeq r1, r4, r0, asr #21 │ │ │ │ + rsbeq ip, r2, lr, ror #13 │ │ │ │ + mlseq r4, lr, sl, r1 │ │ │ │ + rsbeq ip, r2, ip, asr #13 │ │ │ │ + rsbeq r1, r4, ip, ror sl │ │ │ │ + rsbeq ip, r2, sl, lsr #13 │ │ │ │ + rsbeq r1, r4, sl, asr sl │ │ │ │ + rsbeq ip, r2, r8, lsl #13 │ │ │ │ + rsbeq r1, r4, r0, lsr sl │ │ │ │ + rsbeq ip, r2, lr, asr r6 │ │ │ │ + rsbeq r1, r4, ip, lsl #20 │ │ │ │ + rsbeq ip, r2, r2, asr #12 │ │ │ │ + ldrdeq r1, [r4], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq ip, r2, r4, lsl #12 │ │ │ │ + rsbeq r8, r2, r0, lsl #2 │ │ │ │ + rsbeq r1, r4, r2, lsl #19 │ │ │ │ + rsbeq ip, r2, lr, lsr #11 │ │ │ │ + rsbeq r1, r4, ip, asr #18 │ │ │ │ + rsbeq ip, r2, sl, ror r5 │ │ │ │ + rsbeq r1, r4, sl, lsr #18 │ │ │ │ + rsbeq ip, r2, r8, asr r5 │ │ │ │ + rsbeq r1, r4, sl, lsl #18 │ │ │ │ + rsbeq ip, r2, r8, lsr r5 │ │ │ │ + rsbeq r8, r2, ip, asr #32 │ │ │ │ + ldrdeq r1, [r4], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq ip, r2, r6, lsl #10 │ │ │ │ + strhteq r1, [r4], #-134 @ 0xffffff7a │ │ │ │ + rsbeq ip, r2, r4, ror #9 │ │ │ │ + mlseq r4, r4, r8, r1 │ │ │ │ + rsbeq ip, r2, r2, asr #9 │ │ │ │ + rsbeq r1, r4, r2, ror r8 │ │ │ │ + rsbeq ip, r2, r0, lsr #9 │ │ │ │ + rsbeq r1, r4, r0, asr r8 │ │ │ │ + rsbeq ip, r2, lr, ror r4 │ │ │ │ + rsbeq r1, r4, lr, lsr #16 │ │ │ │ + rsbeq ip, r2, ip, asr r4 │ │ │ │ + rsbeq r1, r4, ip, ror #15 │ │ │ │ + rsbeq ip, r2, sl, lsl r4 │ │ │ │ + rsbeq r1, r4, lr, lsr r8 │ │ │ │ + rsbeq r1, r4, r2, lsr #15 │ │ │ │ + rsbeq r1, r4, r4, asr #14 │ │ │ │ + rsbeq r1, r4, sl, ror #13 │ │ │ │ + rsbeq r1, r4, ip, lsr #9 │ │ │ │ + ldrdeq ip, [r2], #-12 @ │ │ │ │ + rsbeq r1, r4, lr, lsl #9 │ │ │ │ + strhteq ip, [r2], #-14 │ │ │ │ + rsbeq r1, r4, r0, ror r4 │ │ │ │ + rsbeq ip, r2, r0, lsr #1 │ │ │ │ + rsbeq r1, r4, r2, asr r4 │ │ │ │ + rsbeq ip, r2, r2, lsl #1 │ │ │ │ + rsbeq r1, r4, r4, lsr r4 │ │ │ │ + rsbeq ip, r2, r4, rrx │ │ │ │ + rsbeq r1, r4, r6, lsl r4 │ │ │ │ + rsbeq ip, r2, r6, asr #32 │ │ │ │ + strdeq r1, [r4], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq ip, r2, r8, lsr #32 │ │ │ │ + ldrdeq r1, [r4], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq ip, r2, sl │ │ │ │ + strhteq r1, [r4], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq fp, r2, ip, ror #31 │ │ │ │ stmmi r6, {r7, r9, sl, lr} │ │ │ │ bicsmi pc, sl, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 0, pc, cr12, cr13, {2} @ │ │ │ │ strbmi r4, [r1], -r3, lsl #17 │ │ │ │ @ instruction: 0xf65d4478 │ │ │ │ @ instruction: 0xf7fdfec7 │ │ │ │ @@ -433244,50 +433244,50 @@ │ │ │ │ vadd.i8 d20, d0, d24 │ │ │ │ ldrbtmi r4, [r8], #-469 @ 0xfffffe2b │ │ │ │ @ instruction: 0xf65d300c │ │ │ │ stmdami r6!, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ stc2l 6, cr15, [r8, #372] @ 0x174 │ │ │ │ ldmdblt sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbeq r1, r4, ip, ror r2 │ │ │ │ - rsbeq fp, r2, ip, lsr #29 │ │ │ │ - rsbeq r1, r4, lr, asr r2 │ │ │ │ - rsbeq fp, r2, lr, lsl #29 │ │ │ │ - rsbeq r1, r4, r0, asr #4 │ │ │ │ - rsbeq fp, r2, r0, ror lr │ │ │ │ - rsbeq r1, r4, r2, lsr #4 │ │ │ │ - rsbeq fp, r2, r2, asr lr │ │ │ │ - rsbeq r1, r4, r4, lsl #4 │ │ │ │ - rsbeq fp, r2, r4, lsr lr │ │ │ │ - rsbeq r1, r4, r6, ror #3 │ │ │ │ - rsbeq fp, r2, r6, lsl lr │ │ │ │ - rsbeq r1, r4, r8, asr #3 │ │ │ │ - strdeq fp, [r2], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r1, r4, sl, lsr #3 │ │ │ │ - ldrdeq fp, [r2], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r1, r4, ip, lsl #3 │ │ │ │ - strhteq fp, [r2], #-220 @ 0xffffff24 │ │ │ │ - rsbeq r1, r4, lr, ror #2 │ │ │ │ - mlseq r2, lr, sp, fp │ │ │ │ - rsbeq r1, r4, r0, asr r1 │ │ │ │ - rsbeq fp, r2, r0, lsl #27 │ │ │ │ - rsbeq r1, r4, r2, lsr r1 │ │ │ │ - rsbeq fp, r2, r2, ror #26 │ │ │ │ - rsbeq r1, r4, r4, lsl r1 │ │ │ │ - rsbeq fp, r2, r4, asr #26 │ │ │ │ - strdeq r1, [r4], #-6 @ │ │ │ │ - rsbeq fp, r2, r6, lsr #26 │ │ │ │ - ldrdeq r1, [r4], #-8 @ │ │ │ │ - rsbeq fp, r2, r8, lsl #26 │ │ │ │ - strhteq r1, [r4], #-10 │ │ │ │ - rsbeq fp, r2, sl, ror #25 │ │ │ │ - mlseq r4, ip, r0, r1 │ │ │ │ - rsbeq fp, r2, ip, asr #25 │ │ │ │ - rsbeq r1, r4, lr, ror r0 │ │ │ │ - rsbeq fp, r2, lr, lsr #25 │ │ │ │ + rsbeq r1, r4, r0, lsl #5 │ │ │ │ + strhteq fp, [r2], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r1, r4, r2, ror #4 │ │ │ │ + mlseq r2, r2, lr, fp │ │ │ │ + rsbeq r1, r4, r4, asr #4 │ │ │ │ + rsbeq fp, r2, r4, ror lr │ │ │ │ + rsbeq r1, r4, r6, lsr #4 │ │ │ │ + rsbeq fp, r2, r6, asr lr │ │ │ │ + rsbeq r1, r4, r8, lsl #4 │ │ │ │ + rsbeq fp, r2, r8, lsr lr │ │ │ │ + rsbeq r1, r4, sl, ror #3 │ │ │ │ + rsbeq fp, r2, sl, lsl lr │ │ │ │ + rsbeq r1, r4, ip, asr #3 │ │ │ │ + strdeq fp, [r2], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r1, r4, lr, lsr #3 │ │ │ │ + ldrdeq fp, [r2], #-222 @ 0xffffff22 @ │ │ │ │ + mlseq r4, r0, r1, r1 │ │ │ │ + rsbeq fp, r2, r0, asr #27 │ │ │ │ + rsbeq r1, r4, r2, ror r1 │ │ │ │ + rsbeq fp, r2, r2, lsr #27 │ │ │ │ + rsbeq r1, r4, r4, asr r1 │ │ │ │ + rsbeq fp, r2, r4, lsl #27 │ │ │ │ + rsbeq r1, r4, r6, lsr r1 │ │ │ │ + rsbeq fp, r2, r6, ror #26 │ │ │ │ + rsbeq r1, r4, r8, lsl r1 │ │ │ │ + rsbeq fp, r2, r8, asr #26 │ │ │ │ + strdeq r1, [r4], #-10 @ │ │ │ │ + rsbeq fp, r2, sl, lsr #26 │ │ │ │ + ldrdeq r1, [r4], #-12 @ │ │ │ │ + rsbeq fp, r2, ip, lsl #26 │ │ │ │ + strhteq r1, [r4], #-14 │ │ │ │ + rsbeq fp, r2, lr, ror #25 │ │ │ │ + rsbeq r1, r4, r0, lsr #1 │ │ │ │ + ldrdeq fp, [r2], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r1, r4, r2, lsl #1 │ │ │ │ + strhteq fp, [r2], #-194 @ 0xffffff3e │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed11460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmax.s32 d20, d8, d12 │ │ │ │ stmdacs r0, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @@ -433334,21 +433334,21 @@ │ │ │ │ mrrc2 6, 5, pc, lr, cr13 @ │ │ │ │ stmdbls r1, {r0, r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf65d4478 │ │ │ │ blls 239788 │ │ │ │ @ instruction: 0x211ae7bd │ │ │ │ vmax.s32 d20, d8, d16 │ │ │ │ @ instruction: 0xe7cbf8bf │ │ │ │ - rsbeq r9, r2, r0, ror #20 │ │ │ │ - rsbeq r0, r4, r2, lsr #31 │ │ │ │ - ldrdeq fp, [r2], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r0, r4, r6, asr #30 │ │ │ │ - rsbeq fp, r2, r6, ror fp │ │ │ │ - rsbeq r0, r4, r0, lsr #30 │ │ │ │ - rsbeq fp, r2, r0, asr fp │ │ │ │ + rsbeq r9, r2, r4, ror #20 │ │ │ │ + rsbeq r0, r4, r6, lsr #31 │ │ │ │ + ldrdeq fp, [r2], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r0, r4, sl, asr #30 │ │ │ │ + rsbeq fp, r2, sl, ror fp │ │ │ │ + rsbeq r0, r4, r4, lsr #30 │ │ │ │ + rsbeq fp, r2, r4, asr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2f580c >::_M_default_append(unsigned int)@@Base+0x72c78> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ andsls r4, r1, #145752064 @ 0x8b00000 │ │ │ │ @@ -433561,30 +433561,30 @@ │ │ │ │ subsmi r0, r9, r0 │ │ │ │ andcs r0, r0, r0 │ │ │ │ andmi sl, r2, #95 @ 0x5f │ │ │ │ ... │ │ │ │ rsbeq r4, lr, r2, lsr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r4, lr, lr, ror #9 │ │ │ │ - ldrdeq r0, [r4], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq fp, r2, r0, lsl #18 │ │ │ │ - mlseq r4, r4, ip, r0 │ │ │ │ - rsbeq fp, r2, r4, asr #17 │ │ │ │ - rsbeq r0, r4, ip, ror ip │ │ │ │ - rsbeq fp, r2, ip, lsr #17 │ │ │ │ - rsbeq r0, r4, r2, lsr ip │ │ │ │ - rsbeq fp, r2, r2, ror #16 │ │ │ │ - rsbeq r0, r4, ip, asr sp │ │ │ │ - rsbeq r0, r4, r2, ror #26 │ │ │ │ - strdeq r0, [r4], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq fp, r2, r2, lsr #16 │ │ │ │ - rsbeq r0, r4, sl, asr #23 │ │ │ │ - strdeq fp, [r2], #-122 @ 0xffffff86 @ │ │ │ │ - strhteq r0, [r4], #-176 @ 0xffffff50 │ │ │ │ - rsbeq fp, r2, r0, ror #15 │ │ │ │ + ldrdeq r0, [r4], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq fp, r2, r4, lsl #18 │ │ │ │ + mlseq r4, r8, ip, r0 │ │ │ │ + rsbeq fp, r2, r8, asr #17 │ │ │ │ + rsbeq r0, r4, r0, lsl #25 │ │ │ │ + strhteq fp, [r2], #-128 @ 0xffffff80 │ │ │ │ + rsbeq r0, r4, r6, lsr ip │ │ │ │ + rsbeq fp, r2, r6, ror #16 │ │ │ │ + rsbeq r0, r4, r0, ror #26 │ │ │ │ + rsbeq r0, r4, r6, ror #26 │ │ │ │ + strdeq r0, [r4], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq fp, r2, r6, lsr #16 │ │ │ │ + rsbeq r0, r4, lr, asr #23 │ │ │ │ + strdeq fp, [r2], #-126 @ 0xffffff82 @ │ │ │ │ + strhteq r0, [r4], #-180 @ 0xffffff4c │ │ │ │ + rsbeq fp, r2, r4, ror #15 │ │ │ │ bleq fed75d80 │ │ │ │ strbmi r6, [r0], -fp, ror #16 │ │ │ │ ldmibpl sl, {r2, r3, r4, r8, fp, ip, pc}^ │ │ │ │ blvs 9f5d58 │ │ │ │ blvc a75d5c │ │ │ │ bleq ff3761e8 │ │ │ │ blx 5f62e0 │ │ │ │ @@ -433755,29 +433755,29 @@ │ │ │ │ cdp 8, 11, cr0, cr1, cr0, {0} │ │ │ │ vmov.f64 d7, d7 │ │ │ │ eors r8, lr, r7, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andcs r0, r0, r0 │ │ │ │ andmi sl, r2, #95 @ 0x5f │ │ │ │ - rsbeq r8, r2, sl, ror #8 │ │ │ │ - ldrdeq r0, [r4], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq fp, r2, r6, lsl #12 │ │ │ │ - strhteq r0, [r4], #-154 @ 0xffffff66 │ │ │ │ - rsbeq fp, r2, sl, ror #11 │ │ │ │ - rsbeq r0, r4, r6, ror r9 │ │ │ │ - rsbeq fp, r2, r6, lsr #11 │ │ │ │ - rsbeq r0, r4, sl, asr r9 │ │ │ │ - rsbeq fp, r2, sl, lsl #11 │ │ │ │ - rsbeq r0, r4, lr, lsr r9 │ │ │ │ - rsbeq fp, r2, lr, ror #10 │ │ │ │ - rsbeq r0, r4, r4, lsr #18 │ │ │ │ - rsbeq fp, r2, r4, asr r5 │ │ │ │ - rsbeq r0, r4, r8, lsl #18 │ │ │ │ - rsbeq fp, r2, r8, lsr r5 │ │ │ │ + rsbeq r8, r2, lr, ror #8 │ │ │ │ + ldrdeq r0, [r4], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq fp, r2, sl, lsl #12 │ │ │ │ + strhteq r0, [r4], #-158 @ 0xffffff62 │ │ │ │ + rsbeq fp, r2, lr, ror #11 │ │ │ │ + rsbeq r0, r4, sl, ror r9 │ │ │ │ + rsbeq fp, r2, sl, lsr #11 │ │ │ │ + rsbeq r0, r4, lr, asr r9 │ │ │ │ + rsbeq fp, r2, lr, lsl #11 │ │ │ │ + rsbeq r0, r4, r2, asr #18 │ │ │ │ + rsbeq fp, r2, r2, ror r5 │ │ │ │ + rsbeq r0, r4, r8, lsr #18 │ │ │ │ + rsbeq fp, r2, r8, asr r5 │ │ │ │ + rsbeq r0, r4, ip, lsl #18 │ │ │ │ + rsbeq fp, r2, ip, lsr r5 │ │ │ │ @ instruction: 0x3181f896 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0133b04 │ │ │ │ ldrshle r0, [r1, #-248]! @ 0xffffff08 │ │ │ │ blvc 5f6074 │ │ │ │ blvc ff3f64f0 │ │ │ │ blx 5f65e8 │ │ │ │ @@ -434036,22 +434036,22 @@ │ │ │ │ vsqrt.f64 d21, d2 │ │ │ │ ldmle r8, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ blcs ff2b68f0 │ │ │ │ blx 5f69e8 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ ldr r7, [r7, r2, asr #22] │ │ │ │ ... │ │ │ │ - rsbeq r0, r4, r2, lsl #15 │ │ │ │ - strhteq fp, [r2], #-50 @ 0xffffffce │ │ │ │ - rsbeq r0, r4, r8, asr #14 │ │ │ │ - rsbeq fp, r2, r8, ror r3 │ │ │ │ - rsbeq r0, r4, r4, lsl #12 │ │ │ │ - rsbeq fp, r2, r4, lsr r2 │ │ │ │ - rsbeq r0, r4, r6, asr #10 │ │ │ │ + rsbeq r0, r4, r6, lsl #15 │ │ │ │ strhteq fp, [r2], #-54 @ 0xffffffca │ │ │ │ + rsbeq r0, r4, ip, asr #14 │ │ │ │ + rsbeq fp, r2, ip, ror r3 │ │ │ │ + rsbeq r0, r4, r8, lsl #12 │ │ │ │ + rsbeq fp, r2, r8, lsr r2 │ │ │ │ + rsbeq r0, r4, sl, asr #10 │ │ │ │ + strhteq fp, [r2], #-58 @ 0xffffffc6 │ │ │ │ strbmi r6, [r1], -r8, lsr #20 │ │ │ │ blx 11f799a │ │ │ │ strbmi fp, [r1], -r8, ror #2 │ │ │ │ vmlsl.s8 q11, d15, d24 │ │ │ │ @ instruction: 0x4601fb3b │ │ │ │ vqdmlsl.s q11, d15, d24 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -434381,27 +434381,27 @@ │ │ │ │ blls 9da030 │ │ │ │ blvc 376b84 │ │ │ │ stc 4, cr4, [r3, #140] @ 0x8c │ │ │ │ strb r7, [r6, r0, lsl #22] │ │ │ │ ... │ │ │ │ andge r0, r0, #0 │ │ │ │ rsbmi r1, sp, #148, 20 @ 0x94000 │ │ │ │ - rsbeq fp, r2, r4, lsl #23 │ │ │ │ - rsbeq r0, r4, r4, ror #2 │ │ │ │ - mlseq r2, r4, sp, sl │ │ │ │ - rsbeq r0, r4, ip, asr #2 │ │ │ │ - rsbeq sl, r2, ip, ror sp │ │ │ │ - rsbeq r0, r4, r4, lsr r1 │ │ │ │ - rsbeq sl, r2, r4, ror #26 │ │ │ │ - rsbeq fp, r6, sl, lsl #30 │ │ │ │ - ldrdeq pc, [r3], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq sl, r2, r8, lsl #24 │ │ │ │ - rsbeq pc, r3, r0, asr #31 │ │ │ │ - strdeq sl, [r2], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq pc, r3, r6, ror #30 │ │ │ │ + rsbeq fp, r2, r8, lsl #23 │ │ │ │ + rsbeq r0, r4, r8, ror #2 │ │ │ │ + mlseq r2, r8, sp, sl │ │ │ │ + rsbeq r0, r4, r0, asr r1 │ │ │ │ + rsbeq sl, r2, r0, lsl #27 │ │ │ │ + rsbeq r0, r4, r8, lsr r1 │ │ │ │ + rsbeq sl, r2, r8, ror #26 │ │ │ │ + rsbeq fp, r6, lr, lsl #30 │ │ │ │ + ldrdeq pc, [r3], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq sl, r2, ip, lsl #24 │ │ │ │ + rsbeq pc, r3, r4, asr #31 │ │ │ │ + strdeq sl, [r2], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq pc, r3, sl, ror #30 │ │ │ │ stmdals lr, {r5, r7, r9, sl, lr} │ │ │ │ @ instruction: 0x46494652 │ │ │ │ blx ff7fce │ │ │ │ blcs 21728c │ │ │ │ svcvs 0x006add27 │ │ │ │ @ instruction: 0xf8d54647 │ │ │ │ strcs r3, [r0], #-128 @ 0xffffff80 │ │ │ │ @@ -434714,35 +434714,35 @@ │ │ │ │ @ instruction: 0xf98ef65c │ │ │ │ @ instruction: 0x4621481a │ │ │ │ @ instruction: 0xf65c4478 │ │ │ │ @ instruction: 0xf7fefa49 │ │ │ │ svclt 0x0000be2c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r0, r4, r8, lsl #1 │ │ │ │ - strdeq pc, [r3], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq sl, r2, r4, lsr #18 │ │ │ │ - rsbeq pc, r3, r6, lsr #25 │ │ │ │ - ldrdeq sl, [r2], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq pc, r3, sl, lsl #25 │ │ │ │ - strhteq sl, [r2], #-138 @ 0xffffff76 │ │ │ │ - rsbeq pc, r3, sl, lsl #28 │ │ │ │ - rsbeq pc, r3, lr, asr #24 │ │ │ │ - rsbeq sl, r2, r4, lsl #17 │ │ │ │ - rsbeq pc, r3, sl, lsl #24 │ │ │ │ - rsbeq sl, r2, sl, lsr r8 │ │ │ │ - rsbeq pc, r3, r4, ror #26 │ │ │ │ - rsbeq pc, r3, r6, asr #23 │ │ │ │ - strdeq sl, [r2], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq pc, r3, sl, lsl ip @ │ │ │ │ - rsbeq pc, r3, ip, lsl #24 │ │ │ │ - rsbeq pc, r3, r8, lsr #19 │ │ │ │ - ldrdeq sl, [r2], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq pc, r3, r0, lsl #19 │ │ │ │ - strhteq sl, [r2], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq r0, r4, ip, lsl #1 │ │ │ │ + strdeq pc, [r3], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq sl, r2, r8, lsr #18 │ │ │ │ + rsbeq pc, r3, sl, lsr #25 │ │ │ │ + ldrdeq sl, [r2], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq pc, r3, lr, lsl #25 │ │ │ │ + strhteq sl, [r2], #-142 @ 0xffffff72 │ │ │ │ + rsbeq pc, r3, lr, lsl #28 │ │ │ │ + rsbeq pc, r3, r2, asr ip @ │ │ │ │ + rsbeq sl, r2, r8, lsl #17 │ │ │ │ + rsbeq pc, r3, lr, lsl #24 │ │ │ │ + rsbeq sl, r2, lr, lsr r8 │ │ │ │ + rsbeq pc, r3, r8, ror #26 │ │ │ │ + rsbeq pc, r3, sl, asr #23 │ │ │ │ + strdeq sl, [r2], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq pc, r3, lr, lsl ip @ │ │ │ │ + rsbeq pc, r3, r0, lsl ip @ │ │ │ │ + rsbeq pc, r3, ip, lsr #19 │ │ │ │ + ldrdeq sl, [r2], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq pc, r3, r4, lsl #19 │ │ │ │ + strhteq sl, [r2], #-84 @ 0xffffffac │ │ │ │ strbmi r4, [r0], -r0, lsl #29 │ │ │ │ blx fecf86d4 │ │ │ │ ldrbtmi sl, [lr], #-2336 @ 0xfffff6e0 │ │ │ │ orrseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0x46b24632 │ │ │ │ blx 15f92ac │ │ │ │ ldc 8, cr6, [pc, #176] @ 1bb9f4 │ │ │ │ @@ -434863,31 +434863,31 @@ │ │ │ │ @ instruction: 0xf922f65c │ │ │ │ svclt 0x0000e7a9 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbeq pc, r3, r2, ror #17 │ │ │ │ - rsbeq pc, r3, ip, ror #16 │ │ │ │ - mlseq r2, ip, r4, sl │ │ │ │ - rsbeq pc, r3, lr, asr #16 │ │ │ │ - rsbeq sl, r2, lr, ror r4 │ │ │ │ - strdeq pc, [r3], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq sl, r2, r8, lsr #8 │ │ │ │ - ldrdeq pc, [r3], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq sl, r2, ip, lsl #8 │ │ │ │ - rsbeq pc, r3, r4, asr #15 │ │ │ │ - strdeq sl, [r2], #-52 @ 0xffffffcc @ │ │ │ │ - mlseq r3, r8, r7, pc @ │ │ │ │ - rsbeq sl, r2, r8, asr #7 │ │ │ │ - rsbeq pc, r3, r0, ror #14 │ │ │ │ - mlseq r2, r0, r3, sl │ │ │ │ - rsbeq pc, r3, r2, lsr r7 @ │ │ │ │ - rsbeq sl, r2, r2, ror #6 │ │ │ │ + rsbeq pc, r3, r6, ror #17 │ │ │ │ + rsbeq pc, r3, r0, ror r8 @ │ │ │ │ + rsbeq sl, r2, r0, lsr #9 │ │ │ │ + rsbeq pc, r3, r2, asr r8 @ │ │ │ │ + rsbeq sl, r2, r2, lsl #9 │ │ │ │ + strdeq pc, [r3], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq sl, r2, ip, lsr #8 │ │ │ │ + rsbeq pc, r3, r0, ror #15 │ │ │ │ + rsbeq sl, r2, r0, lsl r4 │ │ │ │ + rsbeq pc, r3, r8, asr #15 │ │ │ │ + strdeq sl, [r2], #-56 @ 0xffffffc8 @ │ │ │ │ + mlseq r3, ip, r7, pc @ │ │ │ │ + rsbeq sl, r2, ip, asr #7 │ │ │ │ + rsbeq pc, r3, r4, ror #14 │ │ │ │ + mlseq r2, r4, r3, sl │ │ │ │ + rsbeq pc, r3, r6, lsr r7 @ │ │ │ │ + rsbeq sl, r2, r6, ror #6 │ │ │ │ @ instruction: 0xf8cd4ae2 │ │ │ │ ldrbtmi r9, [sl], #-80 @ 0xffffffb0 │ │ │ │ bmi ffa203d0 │ │ │ │ andsls r4, r8, #2046820352 @ 0x7a000000 │ │ │ │ andsls r2, r2, #0, 4 │ │ │ │ stmdavs r8!, {r1, r4, r9, fp, ip, pc} │ │ │ │ vqsub.u8 d20, d16, d3 │ │ │ │ @@ -435106,21 +435106,21 @@ │ │ │ │ @ instruction: 0x46404632 │ │ │ │ @ instruction: 0xf89cf379 │ │ │ │ blvc 1f79c4 │ │ │ │ vadd.f64 d9, d0, d28 │ │ │ │ vstr d7, [r3, #28] │ │ │ │ ldr r7, [r8], r0, lsl #22 │ │ │ │ ... │ │ │ │ - mlseq r3, lr, r6, pc @ │ │ │ │ - mlseq r3, r8, r6, pc @ │ │ │ │ - ldrdeq r7, [r7], #-176 @ 0xffffff50 @ │ │ │ │ - strhteq pc, [r3], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq pc, r3, r4, ror #9 │ │ │ │ - rsbeq pc, r3, lr, lsr r7 @ │ │ │ │ - rsbeq pc, r3, r2, lsl r7 @ │ │ │ │ + rsbeq pc, r3, r2, lsr #13 │ │ │ │ + mlseq r3, ip, r6, pc @ │ │ │ │ + ldrdeq r7, [r7], #-180 @ 0xffffff4c @ │ │ │ │ + strhteq pc, [r3], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq pc, r3, r8, ror #9 │ │ │ │ + rsbeq pc, r3, r2, asr #14 │ │ │ │ + rsbeq pc, r3, r6, lsl r7 @ │ │ │ │ ldmdble r6!, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ biceq pc, r0, #3 │ │ │ │ eorle r2, sp, r0, asr #23 │ │ │ │ blpl ff1f79fc │ │ │ │ blx 5f7af0 │ │ │ │ vmov.f64 d13, #118 @ 0x3fb00000 1.375 │ │ │ │ vmov.f64 d6, #64 @ 0x3e000000 0.125 │ │ │ │ @@ -435349,47 +435349,47 @@ │ │ │ │ blmi ba678c │ │ │ │ tstcs r4, r2, lsr r6 │ │ │ │ ldrbtmi r4, [fp], #-1600 @ 0xfffff9c0 │ │ │ │ @ instruction: 0xffe6f368 │ │ │ │ stmdblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - mlseq r3, ip, r2, pc @ │ │ │ │ - rsbeq pc, r3, ip, asr #4 │ │ │ │ - strdeq pc, [r3], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq pc, r3, r8, lsl #4 │ │ │ │ - rsbeq r9, r2, r8, lsr lr │ │ │ │ - rsbeq pc, r3, ip, ror #3 │ │ │ │ - rsbeq r9, r2, ip, lsl lr │ │ │ │ - rsbeq pc, r3, r0, asr #3 │ │ │ │ - strdeq r9, [r2], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq pc, r3, r4, lsr #3 │ │ │ │ - ldrdeq r9, [r2], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq pc, r3, r8, lsl #3 │ │ │ │ - strhteq r9, [r2], #-216 @ 0xffffff28 │ │ │ │ - rsbeq pc, r3, ip, ror #2 │ │ │ │ - mlseq r2, ip, sp, r9 │ │ │ │ - rsbeq pc, r3, sl, ror #1 │ │ │ │ - rsbeq r9, r2, sl, lsl sp │ │ │ │ - rsbeq pc, r3, r4, asr #1 │ │ │ │ - strdeq r9, [r2], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq pc, r3, lr, rrx │ │ │ │ - mlseq r2, lr, ip, r9 │ │ │ │ - rsbeq pc, r3, r2, asr r0 @ │ │ │ │ - rsbeq r9, r2, r2, lsl #25 │ │ │ │ - rsbeq pc, r3, lr, lsr #32 │ │ │ │ - rsbeq r9, r2, ip, asr ip │ │ │ │ - rsbeq lr, r3, r8, ror #31 │ │ │ │ - rsbeq r9, r2, r8, lsl ip │ │ │ │ - rsbeq lr, r3, ip, asr #31 │ │ │ │ - strdeq r9, [r2], #-188 @ 0xffffff44 @ │ │ │ │ - strhteq lr, [r3], #-240 @ 0xffffff10 │ │ │ │ - rsbeq r9, r2, r0, ror #23 │ │ │ │ - ldrdeq pc, [r3], #-0 @ │ │ │ │ - rsbeq pc, r3, sl, lsr r1 @ │ │ │ │ + rsbeq pc, r3, r0, lsr #5 │ │ │ │ + rsbeq pc, r3, r0, asr r2 @ │ │ │ │ + strdeq pc, [r3], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq pc, r3, ip, lsl #4 │ │ │ │ + rsbeq r9, r2, ip, lsr lr │ │ │ │ + strdeq pc, [r3], #-16 @ │ │ │ │ + rsbeq r9, r2, r0, lsr #28 │ │ │ │ + rsbeq pc, r3, r4, asr #3 │ │ │ │ + strdeq r9, [r2], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq pc, r3, r8, lsr #3 │ │ │ │ + ldrdeq r9, [r2], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq pc, r3, ip, lsl #3 │ │ │ │ + strhteq r9, [r2], #-220 @ 0xffffff24 │ │ │ │ + rsbeq pc, r3, r0, ror r1 @ │ │ │ │ + rsbeq r9, r2, r0, lsr #27 │ │ │ │ + rsbeq pc, r3, lr, ror #1 │ │ │ │ + rsbeq r9, r2, lr, lsl sp │ │ │ │ + rsbeq pc, r3, r8, asr #1 │ │ │ │ + strdeq r9, [r2], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq pc, r3, r2, ror r0 @ │ │ │ │ + rsbeq r9, r2, r2, lsr #25 │ │ │ │ + rsbeq pc, r3, r6, asr r0 @ │ │ │ │ + rsbeq r9, r2, r6, lsl #25 │ │ │ │ + rsbeq pc, r3, r2, lsr r0 @ │ │ │ │ + rsbeq r9, r2, r0, ror #24 │ │ │ │ + rsbeq lr, r3, ip, ror #31 │ │ │ │ + rsbeq r9, r2, ip, lsl ip │ │ │ │ + ldrdeq lr, [r3], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r9, r2, r0, lsl #24 │ │ │ │ + strhteq lr, [r3], #-244 @ 0xffffff0c │ │ │ │ + rsbeq r9, r2, r4, ror #23 │ │ │ │ + ldrdeq pc, [r3], #-4 @ │ │ │ │ + rsbeq pc, r3, lr, lsr r1 @ │ │ │ │ ldcls 6, cr4, [r1, #-164] @ 0xffffff5c │ │ │ │ andge lr, r1, sp, asr #19 │ │ │ │ @ instruction: 0xf8cd2403 │ │ │ │ strbmi r9, [r0], -r0 │ │ │ │ strcs r6, [r1], #-44 @ 0xffffffd4 │ │ │ │ strls r9, [r3], #-2830 @ 0xfffff4f2 │ │ │ │ blx 1f7a354 │ │ │ │ @@ -435600,56 +435600,56 @@ │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blmi d5cc80 │ │ │ │ ldrbtmi r2, [fp], #-1536 @ 0xfffffa00 │ │ │ │ blmi d212f4 │ │ │ │ tstls r5, #2063597568 @ 0x7b000000 │ │ │ │ svclt 0x0000e059 │ │ │ │ ... │ │ │ │ - strhteq lr, [r3], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r9, r2, r6, ror #21 │ │ │ │ - mlseq r3, r2, lr, lr │ │ │ │ - rsbeq r9, r2, r2, asr #21 │ │ │ │ - rsbeq lr, r3, r0, ror #28 │ │ │ │ - rsbeq r9, r2, lr, lsl #21 │ │ │ │ - rsbeq lr, r3, r6, asr #28 │ │ │ │ - rsbeq r9, r2, r4, ror sl │ │ │ │ - rsbeq pc, r3, r8, lsl r0 @ │ │ │ │ - rsbeq lr, r3, r0, lsl lr │ │ │ │ - rsbeq r9, r2, r0, asr #20 │ │ │ │ - strdeq lr, [r3], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r9, r2, r4, lsr #20 │ │ │ │ - strhteq lr, [r3], #-216 @ 0xffffff28 │ │ │ │ - rsbeq r9, r2, r8, ror #19 │ │ │ │ - mlseq r3, ip, sp, lr │ │ │ │ - rsbeq r9, r2, ip, asr #19 │ │ │ │ - rsbeq lr, r3, lr, ror #26 │ │ │ │ - mlseq r2, lr, r9, r9 │ │ │ │ - rsbeq lr, r3, r2, asr #26 │ │ │ │ - rsbeq r9, r2, r2, ror r9 │ │ │ │ - strdeq lr, [r3], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r9, r2, lr, lsr #18 │ │ │ │ - rsbeq lr, r3, lr, asr #25 │ │ │ │ - strdeq r9, [r2], #-142 @ 0xffffff72 @ │ │ │ │ - strhteq lr, [r3], #-194 @ 0xffffff3e │ │ │ │ - rsbeq r9, r2, r2, ror #17 │ │ │ │ - mlseq r3, r6, ip, lr │ │ │ │ - rsbeq r9, r2, r6, asr #17 │ │ │ │ - rsbeq lr, r3, sl, ror ip │ │ │ │ - rsbeq r9, r2, sl, lsr #17 │ │ │ │ - rsbeq lr, r3, r0, ror #24 │ │ │ │ - rsbeq r9, r2, lr, lsl #17 │ │ │ │ - rsbeq lr, r3, r6, asr #24 │ │ │ │ - rsbeq r9, r2, r4, ror r8 │ │ │ │ - rsbeq lr, r3, r8, lsr #24 │ │ │ │ - rsbeq r9, r2, r8, asr r8 │ │ │ │ - strdeq lr, [r3], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r9, r2, r2, lsr #16 │ │ │ │ - rsbeq lr, r3, ip, lsl #23 │ │ │ │ - strdeq sl, [r2], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq lr, r3, r8, ror #22 │ │ │ │ + strhteq lr, [r3], #-234 @ 0xffffff16 │ │ │ │ + rsbeq r9, r2, sl, ror #21 │ │ │ │ + mlseq r3, r6, lr, lr │ │ │ │ + rsbeq r9, r2, r6, asr #21 │ │ │ │ + rsbeq lr, r3, r4, ror #28 │ │ │ │ + mlseq r2, r2, sl, r9 │ │ │ │ + rsbeq lr, r3, sl, asr #28 │ │ │ │ + rsbeq r9, r2, r8, ror sl │ │ │ │ + rsbeq pc, r3, ip, lsl r0 @ │ │ │ │ + rsbeq lr, r3, r4, lsl lr │ │ │ │ + rsbeq r9, r2, r4, asr #20 │ │ │ │ + strdeq lr, [r3], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r9, r2, r8, lsr #20 │ │ │ │ + strhteq lr, [r3], #-220 @ 0xffffff24 │ │ │ │ + rsbeq r9, r2, ip, ror #19 │ │ │ │ + rsbeq lr, r3, r0, lsr #27 │ │ │ │ + ldrdeq r9, [r2], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq lr, r3, r2, ror sp │ │ │ │ + rsbeq r9, r2, r2, lsr #19 │ │ │ │ + rsbeq lr, r3, r6, asr #26 │ │ │ │ + rsbeq r9, r2, r6, ror r9 │ │ │ │ + rsbeq lr, r3, r2, lsl #26 │ │ │ │ + rsbeq r9, r2, r2, lsr r9 │ │ │ │ + ldrdeq lr, [r3], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r9, r2, r2, lsl #18 │ │ │ │ + strhteq lr, [r3], #-198 @ 0xffffff3a │ │ │ │ + rsbeq r9, r2, r6, ror #17 │ │ │ │ + mlseq r3, sl, ip, lr │ │ │ │ + rsbeq r9, r2, sl, asr #17 │ │ │ │ + rsbeq lr, r3, lr, ror ip │ │ │ │ + rsbeq r9, r2, lr, lsr #17 │ │ │ │ + rsbeq lr, r3, r4, ror #24 │ │ │ │ + mlseq r2, r2, r8, r9 │ │ │ │ + rsbeq lr, r3, sl, asr #24 │ │ │ │ + rsbeq r9, r2, r8, ror r8 │ │ │ │ + rsbeq lr, r3, ip, lsr #24 │ │ │ │ + rsbeq r9, r2, ip, asr r8 │ │ │ │ + strdeq lr, [r3], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r9, r2, r6, lsr #16 │ │ │ │ + mlseq r3, r0, fp, lr │ │ │ │ + strdeq sl, [r2], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq lr, r3, ip, ror #22 │ │ │ │ blls 549f6c │ │ │ │ addsmi r6, lr, #40, 16 @ 0x280000 │ │ │ │ adchi pc, r3, r0, lsl #5 │ │ │ │ eorne pc, r6, sl, asr r8 @ │ │ │ │ vmax.u16 q10, , q5 │ │ │ │ @ instruction: 0x4604fb99 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @@ -435825,35 +435825,35 @@ │ │ │ │ svclt 0x0000bbf8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbeq lr, r3, r2, ror #20 │ │ │ │ - rsbeq lr, r3, r2, asr #20 │ │ │ │ - rsbeq r9, r2, r2, ror r6 │ │ │ │ - rsbeq lr, r3, ip, lsr #19 │ │ │ │ - ldrdeq r9, [r2], #-92 @ 0xffffffa4 @ │ │ │ │ - mlseq r3, r0, r9, lr │ │ │ │ - rsbeq r9, r2, r0, asr #11 │ │ │ │ - strdeq lr, [r3], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r9, r2, r8, lsr #10 │ │ │ │ - rsbeq lr, r3, r0, ror #17 │ │ │ │ - rsbeq r9, r2, r0, lsl r5 │ │ │ │ - strhteq lr, [r3], #-132 @ 0xffffff7c │ │ │ │ - rsbeq r9, r2, r4, ror #9 │ │ │ │ - mlseq r3, sl, r8, lr │ │ │ │ - rsbeq r9, r2, sl, asr #9 │ │ │ │ - rsbeq lr, r3, lr, ror r8 │ │ │ │ - rsbeq r9, r2, lr, lsr #9 │ │ │ │ - rsbeq lr, r3, r0, ror #16 │ │ │ │ - rsbeq r9, r2, lr, lsl #9 │ │ │ │ - rsbeq lr, r3, r2, lsr #16 │ │ │ │ - rsbeq r9, r2, r0, asr r4 │ │ │ │ + rsbeq lr, r3, r6, ror #20 │ │ │ │ + rsbeq lr, r3, r6, asr #20 │ │ │ │ + rsbeq r9, r2, r6, ror r6 │ │ │ │ + strhteq lr, [r3], #-144 @ 0xffffff70 │ │ │ │ + rsbeq r9, r2, r0, ror #11 │ │ │ │ + mlseq r3, r4, r9, lr │ │ │ │ + rsbeq r9, r2, r4, asr #11 │ │ │ │ + strdeq lr, [r3], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r9, r2, ip, lsr #10 │ │ │ │ + rsbeq lr, r3, r4, ror #17 │ │ │ │ + rsbeq r9, r2, r4, lsl r5 │ │ │ │ + strhteq lr, [r3], #-136 @ 0xffffff78 │ │ │ │ + rsbeq r9, r2, r8, ror #9 │ │ │ │ + mlseq r3, lr, r8, lr │ │ │ │ + rsbeq r9, r2, lr, asr #9 │ │ │ │ + rsbeq lr, r3, r2, lsl #17 │ │ │ │ + strhteq r9, [r2], #-66 @ 0xffffffbe │ │ │ │ + rsbeq lr, r3, r4, ror #16 │ │ │ │ + mlseq r2, r2, r4, r9 │ │ │ │ + rsbeq lr, r3, r6, lsr #16 │ │ │ │ + rsbeq r9, r2, r4, asr r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed13ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {8} │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ ldc2l 2, cr15, [lr], {101} @ 0x65 │ │ │ │ @@ -435884,16 +435884,16 @@ │ │ │ │ @ instruction: 0xf65b4478 │ │ │ │ @ instruction: 0x4628f91d │ │ │ │ svclt 0x0000bdf8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffc00000 │ │ │ │ ldrshmi pc, [pc, #255] @ 1bcc2b @ │ │ │ │ ... │ │ │ │ - rsbeq lr, r3, r8, lsr #14 │ │ │ │ - rsbeq r9, r2, r8, asr r3 │ │ │ │ + rsbeq lr, r3, ip, lsr #14 │ │ │ │ + rsbeq r9, r2, ip, asr r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed13d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ @ instruction: 0xb08d25b8 │ │ │ │ ldrcc pc, [r4, #2271]! @ 0x8df │ │ │ │ ldrbtmi r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @@ -436257,97 +436257,97 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ strhteq r1, [lr], #-234 @ 0xffffff16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r3, r0, lsr #13 │ │ │ │ + rsbeq lr, r3, r4, lsr #13 │ │ │ │ @ instruction: 0xffffff03 │ │ │ │ - rsbeq lr, r3, r2, ror #18 │ │ │ │ - rsbeq lr, r3, r2, lsl #19 │ │ │ │ + rsbeq lr, r3, r6, ror #18 │ │ │ │ + rsbeq lr, r3, r6, lsl #19 │ │ │ │ andeq r0, r0, pc, ror r6 │ │ │ │ - rsbeq lr, r3, r6, asr #12 │ │ │ │ - rsbeq r9, r2, r4, ror r2 │ │ │ │ + rsbeq lr, r3, sl, asr #12 │ │ │ │ + rsbeq r9, r2, r8, ror r2 │ │ │ │ rsbeq r1, lr, sl, lsl #28 │ │ │ │ - rsbeq lr, r3, sl, lsl #12 │ │ │ │ - rsbeq r9, r2, r8, lsr r2 │ │ │ │ + rsbeq lr, r3, lr, lsl #12 │ │ │ │ + rsbeq r9, r2, ip, lsr r2 │ │ │ │ @ instruction: 0xffff98f5 │ │ │ │ @ instruction: 0xffffd5fd │ │ │ │ - rsbeq lr, r3, r4, asr #11 │ │ │ │ - strdeq r9, [r2], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq lr, r3, r6, lsr #11 │ │ │ │ - ldrdeq r9, [r2], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq lr, r3, r8, asr #11 │ │ │ │ + strdeq r9, [r2], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq lr, r3, sl, lsr #11 │ │ │ │ + ldrdeq r9, [r2], #-24 @ 0xffffffe8 @ │ │ │ │ @ instruction: 0xffff9ee9 │ │ │ │ @ instruction: 0xffff9e99 │ │ │ │ - rsbeq lr, r3, r0, ror #10 │ │ │ │ - rsbeq r9, r2, lr, lsl #3 │ │ │ │ - rsbeq lr, r3, r2, asr #10 │ │ │ │ - rsbeq r9, r2, r0, ror r1 │ │ │ │ + rsbeq lr, r3, r4, ror #10 │ │ │ │ + mlseq r2, r2, r1, r9 │ │ │ │ + rsbeq lr, r3, r6, asr #10 │ │ │ │ + rsbeq r9, r2, r4, ror r1 │ │ │ │ @ instruction: 0xffff9e2d │ │ │ │ - rsbeq lr, r3, r0, lsl r5 │ │ │ │ - rsbeq r9, r2, lr, lsr r1 │ │ │ │ - strdeq lr, [r3], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq lr, r3, ip, lsl r8 │ │ │ │ - rsbeq lr, r3, lr, asr #9 │ │ │ │ - strdeq r9, [r2], #-12 @ │ │ │ │ - rsbeq lr, r3, ip, lsr #9 │ │ │ │ - ldrdeq r9, [r2], #-10 @ │ │ │ │ - rsbeq lr, r3, r6, ror #15 │ │ │ │ + rsbeq lr, r3, r4, lsl r5 │ │ │ │ + rsbeq r9, r2, r2, asr #2 │ │ │ │ + strdeq lr, [r3], #-126 @ 0xffffff82 @ │ │ │ │ rsbeq lr, r3, r0, lsr #16 │ │ │ │ - rsbeq lr, r3, r0, ror r4 │ │ │ │ - rsbeq r9, r2, r0, lsr #1 │ │ │ │ - rsbeq lr, r3, sl, lsl #16 │ │ │ │ - rsbeq lr, r3, lr, asr #16 │ │ │ │ - rsbeq lr, r3, r4, lsr r4 │ │ │ │ - rsbeq r9, r2, r4, rrx │ │ │ │ - rsbeq lr, r3, r6, lsr r8 │ │ │ │ - rsbeq lr, r3, r0, ror r8 │ │ │ │ - strdeq lr, [r3], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r9, r2, sl, lsr #32 │ │ │ │ - rsbeq lr, r3, r0, ror #16 │ │ │ │ - rsbeq lr, r3, sl, ror r8 │ │ │ │ - rsbeq lr, r3, r0, asr #7 │ │ │ │ - strdeq r8, [r2], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq lr, r3, r2, ror #16 │ │ │ │ - mlseq r3, r6, r8, lr │ │ │ │ - rsbeq lr, r3, ip, ror r3 │ │ │ │ - rsbeq r8, r2, ip, lsr #31 │ │ │ │ - rsbeq lr, r3, r4, lsl #17 │ │ │ │ - rsbeq lr, r3, lr, lsr #17 │ │ │ │ - rsbeq lr, r3, lr, lsr r3 │ │ │ │ - rsbeq r8, r2, lr, ror #30 │ │ │ │ - ldrdeq lr, [r3], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq lr, r3, r6, lsl #17 │ │ │ │ - strdeq lr, [r3], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r8, r2, sl, lsr #30 │ │ │ │ - rsbeq lr, r3, r0, lsl #18 │ │ │ │ - rsbeq lr, r3, sl, lsr #17 │ │ │ │ - strhteq lr, [r3], #-38 @ 0xffffffda │ │ │ │ - rsbeq r8, r2, r6, ror #29 │ │ │ │ + ldrdeq lr, [r3], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r9, r2, r0, lsl #2 │ │ │ │ + strhteq lr, [r3], #-64 @ 0xffffffc0 │ │ │ │ + ldrdeq r9, [r2], #-14 @ │ │ │ │ + rsbeq lr, r3, sl, ror #15 │ │ │ │ + rsbeq lr, r3, r4, lsr #16 │ │ │ │ + rsbeq lr, r3, r4, ror r4 │ │ │ │ + rsbeq r9, r2, r4, lsr #1 │ │ │ │ + rsbeq lr, r3, lr, lsl #16 │ │ │ │ + rsbeq lr, r3, r2, asr r8 │ │ │ │ + rsbeq lr, r3, r8, lsr r4 │ │ │ │ + rsbeq r9, r2, r8, rrx │ │ │ │ + rsbeq lr, r3, sl, lsr r8 │ │ │ │ + rsbeq lr, r3, r4, ror r8 │ │ │ │ + strdeq lr, [r3], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r9, r2, lr, lsr #32 │ │ │ │ + rsbeq lr, r3, r4, ror #16 │ │ │ │ + rsbeq lr, r3, lr, ror r8 │ │ │ │ + rsbeq lr, r3, r4, asr #7 │ │ │ │ + strdeq r8, [r2], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq lr, r3, r6, ror #16 │ │ │ │ + mlseq r3, sl, r8, lr │ │ │ │ + rsbeq lr, r3, r0, lsl #7 │ │ │ │ + strhteq r8, [r2], #-240 @ 0xffffff10 │ │ │ │ + rsbeq lr, r3, r8, lsl #17 │ │ │ │ + strhteq lr, [r3], #-130 @ 0xffffff7e │ │ │ │ + rsbeq lr, r3, r2, asr #6 │ │ │ │ + rsbeq r8, r2, r2, ror pc │ │ │ │ ldrdeq lr, [r3], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq lr, r3, r6, lsl r9 │ │ │ │ - rsbeq lr, r3, r8, ror r2 │ │ │ │ - rsbeq r8, r2, r8, lsr #29 │ │ │ │ - rsbeq lr, r3, r8, ror #17 │ │ │ │ - rsbeq lr, r3, sl, asr #18 │ │ │ │ - rsbeq lr, r3, r0, lsr r2 │ │ │ │ - rsbeq r8, r2, r0, ror #28 │ │ │ │ - rsbeq lr, r3, lr, lsr r9 │ │ │ │ - mlseq r3, ip, r9, lr │ │ │ │ - rsbeq lr, r3, ip, ror #3 │ │ │ │ - rsbeq r8, r2, ip, lsl lr │ │ │ │ - rsbeq lr, r3, r2, ror r9 │ │ │ │ - mlseq r3, lr, r9, lr │ │ │ │ - rsbeq lr, r3, r0, lsr #3 │ │ │ │ - ldrdeq r8, [r2], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq lr, r3, r2, lsl #19 │ │ │ │ - rsbeq lr, r3, ip, lsr #19 │ │ │ │ - rsbeq lr, r3, sl, asr r1 │ │ │ │ - rsbeq r8, r2, sl, lsl #27 │ │ │ │ + rsbeq lr, r3, sl, lsl #17 │ │ │ │ + strdeq lr, [r3], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r8, r2, lr, lsr #30 │ │ │ │ + rsbeq lr, r3, r4, lsl #18 │ │ │ │ + rsbeq lr, r3, lr, lsr #17 │ │ │ │ + strhteq lr, [r3], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq r8, r2, sl, ror #29 │ │ │ │ + rsbeq lr, r3, r0, ror #17 │ │ │ │ + rsbeq lr, r3, sl, lsl r9 │ │ │ │ + rsbeq lr, r3, ip, ror r2 │ │ │ │ + rsbeq r8, r2, ip, lsr #29 │ │ │ │ + rsbeq lr, r3, ip, ror #17 │ │ │ │ + rsbeq lr, r3, lr, asr #18 │ │ │ │ + rsbeq lr, r3, r4, lsr r2 │ │ │ │ + rsbeq r8, r2, r4, ror #28 │ │ │ │ + rsbeq lr, r3, r2, asr #18 │ │ │ │ + rsbeq lr, r3, r0, lsr #19 │ │ │ │ + strdeq lr, [r3], #-16 @ │ │ │ │ + rsbeq r8, r2, r0, lsr #28 │ │ │ │ + rsbeq lr, r3, r6, ror r9 │ │ │ │ + rsbeq lr, r3, r2, lsr #19 │ │ │ │ + rsbeq lr, r3, r4, lsr #3 │ │ │ │ + ldrdeq r8, [r2], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq lr, r3, r6, lsl #19 │ │ │ │ + strhteq lr, [r3], #-144 @ 0xffffff70 │ │ │ │ + rsbeq lr, r3, lr, asr r1 │ │ │ │ + rsbeq r8, r2, lr, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed14460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -436357,16 +436357,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r6], #360 @ 0x168 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf65a4478 │ │ │ │ blls 23c818 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq sp, [r3], #-240 @ 0xffffff10 │ │ │ │ - rsbeq r8, r2, r0, ror #23 │ │ │ │ + strhteq sp, [r3], #-244 @ 0xffffff0c │ │ │ │ + rsbeq r8, r2, r4, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed144ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xf8dcf265 │ │ │ │ blvc 2f8938 >::_M_default_append(unsigned int)@@Base+0x75da4> │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ @@ -436480,16 +436480,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fed7ade2 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf65a4478 │ │ │ │ blls 23c628 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq lr, r3, r8, lsl r6 │ │ │ │ - strdeq r8, [r2], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq lr, r3, ip, lsl r6 │ │ │ │ + strdeq r8, [r2], #-148 @ 0xffffff6c @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed1469c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s32 d25, d4, d1 │ │ │ │ bls 23d434 │ │ │ │ @@ -436507,16 +436507,16 @@ │ │ │ │ @ instruction: 0xf65a300c │ │ │ │ stmdami r7, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 6, cr15, [r4], #-360 @ 0xfffffe98 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ ... │ │ │ │ - rsbeq lr, r3, lr, lsr #11 │ │ │ │ - rsbeq r8, r2, r6, lsl #19 │ │ │ │ + strhteq lr, [r3], #-82 @ 0xffffffae │ │ │ │ + rsbeq r8, r2, sl, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1470c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 781494 │ │ │ │ blmi 7a972c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -436538,15 +436538,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf654bd30 │ │ │ │ svclt 0x0000e882 │ │ │ │ strdeq r1, [lr], #-70 @ 0xffffffba @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r3, sl, ror #10 │ │ │ │ + rsbeq lr, r3, lr, ror #10 │ │ │ │ strhteq r1, [lr], #-76 @ 0xffffffb4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r9, sl, ror #26 │ │ │ │ strcs r4, [r0], -sl, ror #24 │ │ │ │ @@ -436653,18 +436653,18 @@ │ │ │ │ blvs 278da8 │ │ │ │ @ instruction: 0xf653e7bd │ │ │ │ svclt 0x0000efa0 │ │ │ │ ... │ │ │ │ rsbeq r1, lr, r8, ror r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, lr, r0, ror #8 │ │ │ │ - rsbeq lr, r3, r0, asr #9 │ │ │ │ - rsbeq lr, r3, lr, lsl #8 │ │ │ │ - rsbeq lr, r3, sl, ror r3 │ │ │ │ - rsbeq r8, r2, r0, asr r7 │ │ │ │ + rsbeq lr, r3, r4, asr #9 │ │ │ │ + rsbeq lr, r3, r2, lsl r4 │ │ │ │ + rsbeq lr, r3, lr, ror r3 │ │ │ │ + rsbeq r8, r2, r4, asr r7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmdami r6!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ strmi fp, [sp], -sp, lsl #1 │ │ │ │ ldrbtmi r4, [r8], #-2421 @ 0xfffff68b │ │ │ │ @@ -436783,22 +436783,22 @@ │ │ │ │ svclt 0x0000ee9e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ mlseq lr, lr, r2, r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, lr, lr, lsr #4 │ │ │ │ - rsbeq lr, r3, sl, lsl #4 │ │ │ │ - rsbeq r8, r2, r2, ror #11 │ │ │ │ - rsbeq lr, r3, ip, ror #3 │ │ │ │ - rsbeq r8, r2, r4, asr #11 │ │ │ │ - mlseq r3, r0, r1, lr │ │ │ │ - rsbeq r8, r2, r6, ror #10 │ │ │ │ - rsbeq lr, r3, r0, ror r1 │ │ │ │ - rsbeq r8, r2, r6, asr #10 │ │ │ │ + rsbeq lr, r3, lr, lsl #4 │ │ │ │ + rsbeq r8, r2, r6, ror #11 │ │ │ │ + strdeq lr, [r3], #-16 @ │ │ │ │ + rsbeq r8, r2, r8, asr #11 │ │ │ │ + mlseq r3, r4, r1, lr │ │ │ │ + rsbeq r8, r2, sl, ror #10 │ │ │ │ + rsbeq lr, r3, r4, ror r1 │ │ │ │ + rsbeq r8, r2, sl, asr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strdlt r4, [ip], r2 │ │ │ │ @ instruction: 0x46074bf2 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -437039,66 +437039,66 @@ │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ bl 8ce9fc │ │ │ │ svccc 0x001a36e2 │ │ │ │ rsbeq r1, lr, r8, lsl #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r3, r8, lsl #2 │ │ │ │ + rsbeq lr, r3, ip, lsl #2 │ │ │ │ @ instruction: 0xfffffd9f │ │ │ │ - rsbeq lr, r3, lr, lsr #2 │ │ │ │ - rsbeq lr, r3, r8, ror #1 │ │ │ │ + rsbeq lr, r3, r2, lsr r1 │ │ │ │ + rsbeq lr, r3, ip, ror #1 │ │ │ │ andeq r0, r0, r3, lsr #8 │ │ │ │ - rsbeq lr, r3, r8, ror r0 │ │ │ │ - rsbeq r8, r2, r0, asr r4 │ │ │ │ + rsbeq lr, r3, ip, ror r0 │ │ │ │ + rsbeq r8, r2, r4, asr r4 │ │ │ │ rsbeq r0, lr, sl, ror #31 │ │ │ │ - rsbeq lr, r3, r2, asr #32 │ │ │ │ - rsbeq r8, r2, sl, lsl r4 │ │ │ │ + rsbeq lr, r3, r6, asr #32 │ │ │ │ + rsbeq r8, r2, lr, lsl r4 │ │ │ │ @ instruction: 0xfffffaa1 │ │ │ │ @ instruction: 0xfffffa1f │ │ │ │ - rsbeq lr, r3, r4 │ │ │ │ - ldrdeq r8, [r2], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq sp, r3, sl, ror #31 │ │ │ │ - rsbeq r8, r2, r2, asr #7 │ │ │ │ + rsbeq lr, r3, r8 │ │ │ │ + rsbeq r8, r2, r0, ror #7 │ │ │ │ + rsbeq sp, r3, lr, ror #31 │ │ │ │ + rsbeq r8, r2, r6, asr #7 │ │ │ │ @ instruction: 0xfffff981 │ │ │ │ @ instruction: 0xfffff7d7 │ │ │ │ - rsbeq sp, r3, ip, lsr #31 │ │ │ │ - rsbeq r8, r2, r4, lsl #7 │ │ │ │ - mlseq r3, r2, pc, sp @ │ │ │ │ - rsbeq r8, r2, sl, ror #6 │ │ │ │ + strhteq sp, [r3], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r8, r2, r8, lsl #7 │ │ │ │ + mlseq r3, r6, pc, sp @ │ │ │ │ + rsbeq r8, r2, lr, ror #6 │ │ │ │ @ instruction: 0xfffff7b7 │ │ │ │ - rsbeq sp, r3, r8, lsr #30 │ │ │ │ - rsbeq r8, r2, r0, lsl #6 │ │ │ │ + rsbeq sp, r3, ip, lsr #30 │ │ │ │ + rsbeq r8, r2, r4, lsl #6 │ │ │ │ + mlseq r3, r8, pc, sp @ │ │ │ │ + rsbeq sp, r3, sl, asr #31 │ │ │ │ + strdeq sp, [r3], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r8, r2, sl, asr #5 │ │ │ │ + ldrdeq sp, [r3], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r8, r2, sl, lsr #5 │ │ │ │ + mlseq r3, r6, pc, sp @ │ │ │ │ + strhteq sp, [r3], #-240 @ 0xffffff10 │ │ │ │ + mlseq r3, r8, lr, sp │ │ │ │ + rsbeq r8, r2, r0, ror r2 │ │ │ │ + strdeq sp, [r3], #-252 @ 0xffffff04 @ │ │ │ │ mlseq r3, r4, pc, sp @ │ │ │ │ - rsbeq sp, r3, r6, asr #31 │ │ │ │ - rsbeq sp, r3, lr, ror #29 │ │ │ │ - rsbeq r8, r2, r6, asr #5 │ │ │ │ - ldrdeq sp, [r3], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r8, r2, r6, lsr #5 │ │ │ │ - mlseq r3, r2, pc, sp @ │ │ │ │ - rsbeq sp, r3, ip, lsr #31 │ │ │ │ - mlseq r3, r4, lr, sp │ │ │ │ - rsbeq r8, r2, ip, ror #4 │ │ │ │ - strdeq sp, [r3], #-248 @ 0xffffff08 @ │ │ │ │ - mlseq r3, r0, pc, sp @ │ │ │ │ - rsbeq sp, r3, r6, asr lr │ │ │ │ - rsbeq r8, r2, lr, lsr #4 │ │ │ │ - ldrdeq sp, [r3], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq lr, r3, ip │ │ │ │ - rsbeq sp, r3, r2, lsl lr │ │ │ │ - rsbeq r8, r2, sl, ror #3 │ │ │ │ - rsbeq lr, r3, r2, lsl r0 │ │ │ │ - rsbeq sp, r3, r2, ror #31 │ │ │ │ - rsbeq sp, r3, r8, asr #27 │ │ │ │ - rsbeq r8, r2, r0, lsr #3 │ │ │ │ - rsbeq lr, r3, r8, asr r0 │ │ │ │ - rsbeq lr, r3, sl, lsr #32 │ │ │ │ - rsbeq sp, r3, r8, ror #31 │ │ │ │ - rsbeq sp, r3, r0, lsl #27 │ │ │ │ - rsbeq r8, r2, r8, asr r1 │ │ │ │ + rsbeq sp, r3, sl, asr lr │ │ │ │ + rsbeq r8, r2, r2, lsr r2 │ │ │ │ + ldrdeq sp, [r3], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq lr, r3, r0, lsl r0 │ │ │ │ + rsbeq sp, r3, r6, lsl lr │ │ │ │ + rsbeq r8, r2, lr, ror #3 │ │ │ │ + rsbeq lr, r3, r6, lsl r0 │ │ │ │ + rsbeq sp, r3, r6, ror #31 │ │ │ │ + rsbeq sp, r3, ip, asr #27 │ │ │ │ + rsbeq r8, r2, r4, lsr #3 │ │ │ │ + rsbeq lr, r3, ip, asr r0 │ │ │ │ + rsbeq lr, r3, lr, lsr #32 │ │ │ │ + rsbeq sp, r3, ip, ror #31 │ │ │ │ + rsbeq sp, r3, r4, lsl #27 │ │ │ │ + rsbeq r8, r2, ip, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed1502c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [ip, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -437108,16 +437108,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 6, pc, cr0, cr9, {2} @ │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6594478 │ │ │ │ blls 23dc4c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq sp, r3, ip, lsr ip │ │ │ │ - rsbeq r8, r2, r4, lsl r0 │ │ │ │ + rsbeq sp, r3, r0, asr #24 │ │ │ │ + rsbeq r8, r2, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed1507c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vrhadd.s32 d18, d4, d16 │ │ │ │ andcs pc, r1, r1, lsl fp @ │ │ │ │ @@ -437149,18 +437149,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff2ef659 │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0xf1064628 │ │ │ │ vbif q8, , q2 │ │ │ │ @ instruction: 0x4620fd95 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq sp, r3, r4, lsl #29 │ │ │ │ - rsbeq r7, r2, r4, lsr #31 │ │ │ │ - rsbeq sp, r3, sl, asr lr │ │ │ │ - rsbeq r7, r2, sl, ror pc │ │ │ │ + rsbeq sp, r3, r8, lsl #29 │ │ │ │ + rsbeq r7, r2, r8, lsr #31 │ │ │ │ + rsbeq sp, r3, lr, asr lr │ │ │ │ + rsbeq r7, r2, lr, ror pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed15124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ blx fe97a8c4 │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ @@ -437198,20 +437198,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 0, pc, cr12, cr9, {2} @ │ │ │ │ strtmi r4, [r1], -sl, lsl #16 │ │ │ │ @ instruction: 0xf6594478 │ │ │ │ strb pc, [sl, r7, asr #29] @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strdeq sp, [r3], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r7, r2, r4, lsl pc │ │ │ │ - rsbeq sp, r3, r8, asr #27 │ │ │ │ - rsbeq r7, r2, r8, ror #29 │ │ │ │ - rsbeq sp, r3, ip, lsl #27 │ │ │ │ - rsbeq r7, r2, ip, lsr #29 │ │ │ │ + strdeq sp, [r3], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r7, r2, r8, lsl pc │ │ │ │ + rsbeq sp, r3, ip, asr #27 │ │ │ │ + rsbeq r7, r2, ip, ror #29 │ │ │ │ + mlseq r3, r0, sp, sp │ │ │ │ + strhteq r7, [r2], #-224 @ 0xffffff20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed151f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 781f7c │ │ │ │ blmi 7aa214 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -437233,15 +437233,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf653bd30 │ │ │ │ svclt 0x0000eb0e │ │ │ │ rsbeq r0, lr, lr, lsl #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r3, r6, lsr sp │ │ │ │ + rsbeq sp, r3, sl, lsr sp │ │ │ │ ldrdeq r0, [lr], #-148 @ 0xffffff6c @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed15270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @@ -437305,23 +437305,23 @@ │ │ │ │ orrscs r9, pc, fp │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ @ instruction: 0xf659300c │ │ │ │ stmdami fp, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2315 @ 0xfffff6f5 │ │ │ │ stc2l 6, cr15, [ip, #356]! @ 0x164 │ │ │ │ str r9, [fp, fp, lsl #20] │ │ │ │ - mlseq r3, r2, ip, sp │ │ │ │ - strhteq r7, [r2], #-210 @ 0xffffff2e │ │ │ │ - rsbeq sp, r3, sl, lsl #25 │ │ │ │ - rsbeq sp, r3, r2, lsl ip │ │ │ │ - rsbeq r7, r2, r2, lsr sp │ │ │ │ - strdeq sp, [r3], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r7, r2, r6, lsl sp │ │ │ │ - ldrdeq sp, [r3], #-182 @ 0xffffff4a @ │ │ │ │ - strdeq r7, [r2], #-198 @ 0xffffff3a @ │ │ │ │ + mlseq r3, r6, ip, sp │ │ │ │ + strhteq r7, [r2], #-214 @ 0xffffff2a │ │ │ │ + rsbeq sp, r3, lr, lsl #25 │ │ │ │ + rsbeq sp, r3, r6, lsl ip │ │ │ │ + rsbeq r7, r2, r6, lsr sp │ │ │ │ + strdeq sp, [r3], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r7, r2, sl, lsl sp │ │ │ │ + ldrdeq sp, [r3], #-186 @ 0xffffff46 @ │ │ │ │ + strdeq r7, [r2], #-202 @ 0xffffff36 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 379664 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 19fc4e8 │ │ │ │ stclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ blls 11f9c80 │ │ │ │ @@ -437499,32 +437499,32 @@ │ │ │ │ ldc2l 6, cr15, [r2], #-356 @ 0xfffffe9c │ │ │ │ @ instruction: 0xf653e7ef │ │ │ │ svclt 0x0000e8fe │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r0, lr, r2, asr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r3, r8, fp, sp │ │ │ │ - rsbeq sp, r3, lr, lsr #22 │ │ │ │ - rsbeq r7, r2, lr, asr #24 │ │ │ │ + mlseq r3, ip, fp, sp │ │ │ │ + rsbeq sp, r3, r2, lsr fp │ │ │ │ + rsbeq r7, r2, r2, asr ip │ │ │ │ rsbeq r0, lr, r8, ror #15 │ │ │ │ - rsbeq sp, r3, r6, lsl #22 │ │ │ │ - rsbeq sp, r3, r2, lsr #19 │ │ │ │ - rsbeq r7, r2, r2, asr #21 │ │ │ │ - rsbeq sp, r3, r8, lsl #19 │ │ │ │ - rsbeq r7, r2, r8, lsr #21 │ │ │ │ - rsbeq sp, r3, ip, ror #18 │ │ │ │ - rsbeq r7, r2, ip, lsl #21 │ │ │ │ - rsbeq sp, r3, r4, asr #18 │ │ │ │ - rsbeq r7, r2, r4, ror #20 │ │ │ │ - rsbeq sp, r3, r2, asr #18 │ │ │ │ - rsbeq sp, r3, r2, lsl #18 │ │ │ │ - rsbeq r7, r2, r0, lsr #20 │ │ │ │ - rsbeq sp, r3, r4, ror #17 │ │ │ │ - rsbeq r7, r2, r2, lsl #20 │ │ │ │ + rsbeq sp, r3, sl, lsl #22 │ │ │ │ + rsbeq sp, r3, r6, lsr #19 │ │ │ │ + rsbeq r7, r2, r6, asr #21 │ │ │ │ + rsbeq sp, r3, ip, lsl #19 │ │ │ │ + rsbeq r7, r2, ip, lsr #21 │ │ │ │ + rsbeq sp, r3, r0, ror r9 │ │ │ │ + mlseq r2, r0, sl, r7 │ │ │ │ + rsbeq sp, r3, r8, asr #18 │ │ │ │ + rsbeq r7, r2, r8, ror #20 │ │ │ │ + rsbeq sp, r3, r6, asr #18 │ │ │ │ + rsbeq sp, r3, r6, lsl #18 │ │ │ │ + rsbeq r7, r2, r4, lsr #20 │ │ │ │ + rsbeq sp, r3, r8, ror #17 │ │ │ │ + rsbeq r7, r2, r6, lsl #20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 130fd40 │ │ │ │ blmi 130ff54 │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -437593,23 +437593,23 @@ │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fedfbf5a │ │ │ │ @ instruction: 0xf653e79d │ │ │ │ svclt 0x0000e83c │ │ │ │ rsbeq r0, lr, r4, lsr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r3, r0, lsr #16 │ │ │ │ - rsbeq r7, r2, r0, asr #18 │ │ │ │ + rsbeq sp, r3, r4, lsr #16 │ │ │ │ + rsbeq r7, r2, r4, asr #18 │ │ │ │ ldrdeq r0, [lr], #-74 @ 0xffffffb6 @ │ │ │ │ - strdeq sp, [r3], #-124 @ 0xffffff84 @ │ │ │ │ - mlseq r3, r4, r7, sp │ │ │ │ - strhteq r7, [r2], #-132 @ 0xffffff7c │ │ │ │ - rsbeq sp, r3, lr, lsl #15 │ │ │ │ - rsbeq sp, r3, r0, ror #14 │ │ │ │ - rsbeq r7, r2, lr, ror r8 │ │ │ │ + rsbeq sp, r3, r0, lsl #16 │ │ │ │ + mlseq r3, r8, r7, sp │ │ │ │ + strhteq r7, [r2], #-136 @ 0xffffff78 │ │ │ │ + mlseq r3, r2, r7, sp │ │ │ │ + rsbeq sp, r3, r4, ror #14 │ │ │ │ + rsbeq r7, r2, r2, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed15830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vmax.s32 d20, d3, d12 │ │ │ │ stcvs 15, cr15, [r3, #100] @ 0x64 │ │ │ │ andcs fp, r1, fp, lsl #18 │ │ │ │ @@ -437681,18 +437681,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 127c0b4 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf6594478 │ │ │ │ @ instruction: 0x4620fafd │ │ │ │ ldc 0, cr11, [sp], #20 │ │ │ │ vldmdblt r0!, {d8-d11} │ │ │ │ - rsbeq sp, r3, ip, lsl r6 │ │ │ │ - rsbeq r7, r2, ip, lsr r7 │ │ │ │ - strdeq sp, [r3], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r7, r2, r8, lsl r7 │ │ │ │ + rsbeq sp, r3, r0, lsr #12 │ │ │ │ + rsbeq r7, r2, r0, asr #14 │ │ │ │ + strdeq sp, [r3], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r7, r2, ip, lsl r7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5f9c34 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ addshi pc, r4, r0, asr #6 │ │ │ │ @@ -437774,16 +437774,16 @@ │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ... │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00e66666 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svclt 0x00d33333 │ │ │ │ - rsbeq sp, r3, lr, lsr #9 │ │ │ │ - rsbeq r7, r2, lr, asr #11 │ │ │ │ + strhteq sp, [r3], #-66 @ 0xffffffbe │ │ │ │ + ldrdeq r7, [r2], #-82 @ 0xffffffae @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4f9da4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr0, cr12, {6} │ │ │ │ smmlsgt r8, pc, r8, pc @ │ │ │ │ @ instruction: 0xf8dfb0b3 │ │ │ │ @@ -438254,29 +438254,29 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmdble r6, {r0, r1, r3, r5, r8, r9, sl, pc} │ │ │ │ svccc 0x00eff7ce │ │ │ │ ... │ │ │ │ rsbeq r0, lr, ip, lsl #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r0, lr, ip, ror #1 │ │ │ │ - rsbeq sp, r3, lr, lsr r2 │ │ │ │ - rsbeq sp, r3, sl, asr #4 │ │ │ │ - rsbeq sp, r3, r0, lsl r2 │ │ │ │ - rsbeq sp, r3, r4, lsr #3 │ │ │ │ - rsbeq r7, r2, r2, asr #5 │ │ │ │ - rsbeq sp, r3, r4, lsl #3 │ │ │ │ - rsbeq r7, r2, r2, lsr #5 │ │ │ │ - rsbeq sp, r3, r6, lsr r1 │ │ │ │ - rsbeq sp, r3, ip, asr #32 │ │ │ │ - rsbeq r7, r2, ip, ror #2 │ │ │ │ - rsbeq ip, r3, r2, ror #31 │ │ │ │ - rsbeq r7, r2, r2, lsl #2 │ │ │ │ - rsbeq ip, r3, r4, asr #31 │ │ │ │ - rsbeq r7, r2, r4, ror #1 │ │ │ │ - rsbeq ip, r3, r6, lsl #30 │ │ │ │ + rsbeq sp, r3, r2, asr #4 │ │ │ │ + rsbeq sp, r3, lr, asr #4 │ │ │ │ + rsbeq sp, r3, r4, lsl r2 │ │ │ │ + rsbeq sp, r3, r8, lsr #3 │ │ │ │ + rsbeq r7, r2, r6, asr #5 │ │ │ │ + rsbeq sp, r3, r8, lsl #3 │ │ │ │ + rsbeq r7, r2, r6, lsr #5 │ │ │ │ + rsbeq sp, r3, sl, lsr r1 │ │ │ │ + rsbeq sp, r3, r0, asr r0 │ │ │ │ + rsbeq r7, r2, r0, ror r1 │ │ │ │ + rsbeq ip, r3, r6, ror #31 │ │ │ │ + rsbeq r7, r2, r6, lsl #2 │ │ │ │ + rsbeq ip, r3, r8, asr #31 │ │ │ │ + rsbeq r7, r2, r8, ror #1 │ │ │ │ + rsbeq ip, r3, sl, lsl #30 │ │ │ │ strtmi r9, [r9], -r3, lsr #16 │ │ │ │ blvc 3fa6d8 │ │ │ │ blvs 37a6dc │ │ │ │ blx 7fbbd8 │ │ │ │ blvs 37a724 │ │ │ │ blvc 3fa728 │ │ │ │ addle r2, sl, r0, lsl #16 │ │ │ │ @@ -438484,28 +438484,28 @@ │ │ │ │ vsubl.s8 q10, d16, d27 │ │ │ │ ssatmi r8, #19, r9, asr #4 │ │ │ │ movwcs r9, #2603 @ 0xa2b │ │ │ │ ldrmi r9, [ip], r1, lsr #18 │ │ │ │ bcc 2e5400 >::_M_default_append(unsigned int)@@Base+0x6286c> │ │ │ │ svclt 0x0000e038 │ │ │ │ ... │ │ │ │ - mlseq r3, r8, fp, ip │ │ │ │ - strhteq r6, [r2], #-200 @ 0xffffff38 │ │ │ │ - rsbeq r2, r2, r8, lsl #14 │ │ │ │ - rsbeq ip, r3, r0, lsl #21 │ │ │ │ - rsbeq r6, r2, r0, lsr #23 │ │ │ │ - strhteq r2, [r2], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq ip, r3, ip, asr #20 │ │ │ │ - rsbeq r6, r2, ip, ror #22 │ │ │ │ - rsbeq ip, r3, lr, lsr #20 │ │ │ │ - rsbeq r6, r2, lr, asr #22 │ │ │ │ - rsbeq ip, r3, ip, lsl sl │ │ │ │ - rsbeq ip, r3, r4, lsr #19 │ │ │ │ - rsbeq r6, r2, r4, asr #21 │ │ │ │ - rsbeq ip, r3, ip, lsl #19 │ │ │ │ + mlseq r3, ip, fp, ip │ │ │ │ + strhteq r6, [r2], #-204 @ 0xffffff34 │ │ │ │ + rsbeq r2, r2, ip, lsl #14 │ │ │ │ + rsbeq ip, r3, r4, lsl #21 │ │ │ │ + rsbeq r6, r2, r4, lsr #23 │ │ │ │ + strhteq r2, [r2], #-100 @ 0xffffff9c │ │ │ │ + rsbeq ip, r3, r0, asr sl │ │ │ │ + rsbeq r6, r2, r0, ror fp │ │ │ │ + rsbeq ip, r3, r2, lsr sl │ │ │ │ + rsbeq r6, r2, r2, asr fp │ │ │ │ + rsbeq ip, r3, r0, lsr #20 │ │ │ │ + rsbeq ip, r3, r8, lsr #19 │ │ │ │ + rsbeq r6, r2, r8, asr #21 │ │ │ │ + mlseq r3, r0, r9, ip │ │ │ │ blvc 1faa7c │ │ │ │ ldc 3, cr3, [r0, #4] │ │ │ │ vadd.f64 d6, d7, d10 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ vcmpe.f64 d7, d7 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ svclt 0x004cfa10 │ │ │ │ @@ -439033,47 +439033,47 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffacf657 │ │ │ │ stmdbls r4, {r0, r2, r5, fp, lr} │ │ │ │ @ instruction: 0xf6584478 │ │ │ │ bls 2fde24 >::_M_default_append(unsigned int)@@Base+0x7b290> │ │ │ │ svclt 0x0000e7c4 │ │ │ │ ... │ │ │ │ - rsbeq ip, r3, r0, lsr #18 │ │ │ │ - rsbeq ip, r3, r8, ror #18 │ │ │ │ - rsbeq ip, r3, r4, lsl r6 │ │ │ │ - rsbeq r6, r2, r2, lsr r7 │ │ │ │ - rsbeq ip, r3, r8, ror #11 │ │ │ │ - rsbeq r6, r2, r6, lsl #14 │ │ │ │ - rsbeq ip, r3, lr, lsl #7 │ │ │ │ - rsbeq r6, r2, lr, lsr #9 │ │ │ │ - rsbeq ip, r3, r2, asr r4 │ │ │ │ - rsbeq ip, r3, r2, ror #6 │ │ │ │ - rsbeq r6, r2, r2, lsl #9 │ │ │ │ - rsbeq r3, r2, lr, lsr #5 │ │ │ │ - rsbeq ip, r3, r0, lsr r3 │ │ │ │ - rsbeq r6, r2, r0, asr r4 │ │ │ │ - rsbeq ip, r3, r0, lsl r3 │ │ │ │ - rsbeq r6, r2, r0, lsr r4 │ │ │ │ - rsbeq ip, r3, r0, lsr r2 │ │ │ │ - rsbeq r6, r2, r0, asr r3 │ │ │ │ - rsbeq ip, r3, r0, ror #3 │ │ │ │ - rsbeq r6, r2, r0, lsl #6 │ │ │ │ - rsbeq r4, r2, ip, lsr #30 │ │ │ │ - strhteq ip, [r3], #-34 @ 0xffffffde │ │ │ │ - rsbeq r4, r2, r4, lsl #30 │ │ │ │ - rsbeq ip, r3, sl, lsl #3 │ │ │ │ - rsbeq r6, r2, sl, lsr #5 │ │ │ │ - rsbeq ip, r3, r0, asr #2 │ │ │ │ - rsbeq r6, r2, r0, ror #4 │ │ │ │ - rsbeq ip, r3, r4, lsr #2 │ │ │ │ - rsbeq r6, r2, r2, asr #4 │ │ │ │ - rsbeq ip, r3, ip, ror #1 │ │ │ │ - rsbeq r6, r2, ip, lsl #4 │ │ │ │ - rsbeq ip, r3, ip, asr #1 │ │ │ │ - rsbeq r6, r2, ip, ror #3 │ │ │ │ + rsbeq ip, r3, r4, lsr #18 │ │ │ │ + rsbeq ip, r3, ip, ror #18 │ │ │ │ + rsbeq ip, r3, r8, lsl r6 │ │ │ │ + rsbeq r6, r2, r6, lsr r7 │ │ │ │ + rsbeq ip, r3, ip, ror #11 │ │ │ │ + rsbeq r6, r2, sl, lsl #14 │ │ │ │ + mlseq r3, r2, r3, ip │ │ │ │ + strhteq r6, [r2], #-66 @ 0xffffffbe │ │ │ │ + rsbeq ip, r3, r6, asr r4 │ │ │ │ + rsbeq ip, r3, r6, ror #6 │ │ │ │ + rsbeq r6, r2, r6, lsl #9 │ │ │ │ + strhteq r3, [r2], #-34 @ 0xffffffde │ │ │ │ + rsbeq ip, r3, r4, lsr r3 │ │ │ │ + rsbeq r6, r2, r4, asr r4 │ │ │ │ + rsbeq ip, r3, r4, lsl r3 │ │ │ │ + rsbeq r6, r2, r4, lsr r4 │ │ │ │ + rsbeq ip, r3, r4, lsr r2 │ │ │ │ + rsbeq r6, r2, r4, asr r3 │ │ │ │ + rsbeq ip, r3, r4, ror #3 │ │ │ │ + rsbeq r6, r2, r4, lsl #6 │ │ │ │ + rsbeq r4, r2, r0, lsr pc │ │ │ │ + strhteq ip, [r3], #-38 @ 0xffffffda │ │ │ │ + rsbeq r4, r2, r8, lsl #30 │ │ │ │ + rsbeq ip, r3, lr, lsl #3 │ │ │ │ + rsbeq r6, r2, lr, lsr #5 │ │ │ │ + rsbeq ip, r3, r4, asr #2 │ │ │ │ + rsbeq r6, r2, r4, ror #4 │ │ │ │ + rsbeq ip, r3, r8, lsr #2 │ │ │ │ + rsbeq r6, r2, r6, asr #4 │ │ │ │ + strdeq ip, [r3], #-0 @ │ │ │ │ + rsbeq r6, r2, r0, lsl r2 │ │ │ │ + ldrdeq ip, [r3], #-0 @ │ │ │ │ + strdeq r6, [r2], #-16 @ │ │ │ │ @ instruction: 0x1760f8df │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ vqshl.u32 q10, , q5 │ │ │ │ strmi pc, [r2], -r5, asr #28 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ andls r8, r4, lr, asr #4 │ │ │ │ @ instruction: 0xf8df21cf │ │ │ │ @@ -439538,93 +439538,93 @@ │ │ │ │ @ instruction: 0xf657300c │ │ │ │ ldmdami r4, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ ldc2l 6, cr15, [r4], #-348 @ 0xfffffea4 │ │ │ │ @ instruction: 0xf7fe9a04 │ │ │ │ svclt 0x0000ba55 │ │ │ │ ... │ │ │ │ - mlseq r3, ip, ip, r8 │ │ │ │ - rsbeq ip, r3, sl │ │ │ │ - rsbeq r6, r2, r8, lsr #2 │ │ │ │ - rsbeq fp, r3, r6, ror #31 │ │ │ │ - rsbeq r6, r2, r4, lsl #2 │ │ │ │ - rsbeq fp, r3, r4, asr #31 │ │ │ │ - rsbeq r6, r2, r0, ror #1 │ │ │ │ - mlseq r3, ip, pc, fp @ │ │ │ │ - strhteq r6, [r2], #-10 │ │ │ │ - rsbeq fp, r3, sl, ror pc │ │ │ │ - mlseq r2, r6, r0, r6 │ │ │ │ - rsbeq fp, r3, sl, asr pc │ │ │ │ - rsbeq r6, r2, r6, ror r0 │ │ │ │ - rsbeq fp, r3, r8, lsr pc │ │ │ │ - rsbeq r6, r2, r6, asr r0 │ │ │ │ - strdeq fp, [r3], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r6, r2, r6, lsl r0 │ │ │ │ - rsbeq fp, r3, r0, lsr lr │ │ │ │ - strhteq fp, [r3], #-210 @ 0xffffff2e │ │ │ │ - ldrdeq r5, [r2], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq fp, r3, lr, lsl #27 │ │ │ │ - rsbeq r5, r2, ip, lsr #29 │ │ │ │ - rsbeq fp, r3, lr, asr sp │ │ │ │ - rsbeq r5, r2, ip, ror lr │ │ │ │ - rsbeq fp, r3, lr, lsr #26 │ │ │ │ - rsbeq r5, r2, ip, asr #28 │ │ │ │ - strdeq fp, [r3], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r5, r2, r0, lsl lr │ │ │ │ - rsbeq fp, r3, r2, asr #25 │ │ │ │ - rsbeq r5, r2, r0, ror #27 │ │ │ │ - rsbeq fp, r3, r0, ror #24 │ │ │ │ - rsbeq r5, r2, lr, ror sp │ │ │ │ - rsbeq fp, r3, lr, lsr ip │ │ │ │ - rsbeq r5, r2, lr, asr sp │ │ │ │ - rsbeq fp, r3, r0, lsr #24 │ │ │ │ - rsbeq r5, r2, lr, lsr sp │ │ │ │ - rsbeq fp, r3, r2, lsl #24 │ │ │ │ - rsbeq r5, r2, r2, lsr #26 │ │ │ │ - rsbeq fp, r3, r2, ror #23 │ │ │ │ - rsbeq r5, r2, r2, lsl #26 │ │ │ │ - rsbeq fp, r3, r4, asr #23 │ │ │ │ - rsbeq r5, r2, r2, ror #25 │ │ │ │ - rsbeq fp, r3, lr, lsl #23 │ │ │ │ - rsbeq r5, r2, lr, lsr #25 │ │ │ │ - rsbeq r4, r2, sl, lsr #17 │ │ │ │ - rsbeq fp, r3, r0, ror #22 │ │ │ │ - rsbeq r5, r2, r0, lsl #25 │ │ │ │ - rsbeq fp, r3, r2, asr #22 │ │ │ │ - rsbeq r5, r2, r0, ror #24 │ │ │ │ - rsbeq fp, r3, r4, lsr #22 │ │ │ │ - rsbeq r5, r2, r4, asr #24 │ │ │ │ - rsbeq fp, r3, ip, ror #21 │ │ │ │ - rsbeq r5, r2, ip, lsl #24 │ │ │ │ - rsbeq fp, r3, r0, asr #21 │ │ │ │ - rsbeq r5, r2, r0, ror #23 │ │ │ │ - rsbeq fp, r3, r4, lsr #21 │ │ │ │ - rsbeq r5, r2, r4, asr #23 │ │ │ │ - rsbeq fp, r3, r4, lsl #21 │ │ │ │ - rsbeq r5, r2, r4, lsr #23 │ │ │ │ - ldrdeq r1, [r2], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq fp, r3, r6, asr sl │ │ │ │ - rsbeq r5, r2, r6, ror fp │ │ │ │ - rsbeq fp, r3, sl, lsr sl │ │ │ │ - rsbeq r5, r2, r8, asr fp │ │ │ │ - rsbeq r7, r2, lr, lsr r9 │ │ │ │ - rsbeq fp, r3, ip, lsl #20 │ │ │ │ - rsbeq r5, r2, ip, lsr #22 │ │ │ │ - rsbeq r1, r2, lr, lsr r6 │ │ │ │ - ldrdeq fp, [r3], #-158 @ 0xffffff62 @ │ │ │ │ - strdeq r5, [r2], #-174 @ 0xffffff52 @ │ │ │ │ - strhteq fp, [r3], #-148 @ 0xffffff6c │ │ │ │ - ldrdeq r5, [r2], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq fp, r3, r8, lsl #19 │ │ │ │ - rsbeq r5, r2, r8, lsr #21 │ │ │ │ - strhteq fp, [r3], #-160 @ 0xffffff60 │ │ │ │ - rsbeq fp, r3, r2, lsr r9 │ │ │ │ - rsbeq r5, r2, r2, asr sl │ │ │ │ - rsbeq fp, r3, r6, ror #17 │ │ │ │ - rsbeq r5, r2, r6, lsl #20 │ │ │ │ + rsbeq r8, r3, r0, lsr #25 │ │ │ │ + rsbeq ip, r3, lr │ │ │ │ + rsbeq r6, r2, ip, lsr #2 │ │ │ │ + rsbeq fp, r3, sl, ror #31 │ │ │ │ + rsbeq r6, r2, r8, lsl #2 │ │ │ │ + rsbeq fp, r3, r8, asr #31 │ │ │ │ + rsbeq r6, r2, r4, ror #1 │ │ │ │ + rsbeq fp, r3, r0, lsr #31 │ │ │ │ + strhteq r6, [r2], #-14 │ │ │ │ + rsbeq fp, r3, lr, ror pc │ │ │ │ + mlseq r2, sl, r0, r6 │ │ │ │ + rsbeq fp, r3, lr, asr pc │ │ │ │ + rsbeq r6, r2, sl, ror r0 │ │ │ │ + rsbeq fp, r3, ip, lsr pc │ │ │ │ + rsbeq r6, r2, sl, asr r0 │ │ │ │ + strdeq fp, [r3], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r6, r2, sl, lsl r0 │ │ │ │ + rsbeq fp, r3, r4, lsr lr │ │ │ │ + strhteq fp, [r3], #-214 @ 0xffffff2a │ │ │ │ + ldrdeq r5, [r2], #-228 @ 0xffffff1c @ │ │ │ │ + mlseq r3, r2, sp, fp │ │ │ │ + strhteq r5, [r2], #-224 @ 0xffffff20 │ │ │ │ + rsbeq fp, r3, r2, ror #26 │ │ │ │ + rsbeq r5, r2, r0, lsl #29 │ │ │ │ + rsbeq fp, r3, r2, lsr sp │ │ │ │ + rsbeq r5, r2, r0, asr lr │ │ │ │ + strdeq fp, [r3], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r5, r2, r4, lsl lr │ │ │ │ + rsbeq fp, r3, r6, asr #25 │ │ │ │ + rsbeq r5, r2, r4, ror #27 │ │ │ │ + rsbeq fp, r3, r4, ror #24 │ │ │ │ + rsbeq r5, r2, r2, lsl #27 │ │ │ │ + rsbeq fp, r3, r2, asr #24 │ │ │ │ + rsbeq r5, r2, r2, ror #26 │ │ │ │ + rsbeq fp, r3, r4, lsr #24 │ │ │ │ + rsbeq r5, r2, r2, asr #26 │ │ │ │ + rsbeq fp, r3, r6, lsl #24 │ │ │ │ + rsbeq r5, r2, r6, lsr #26 │ │ │ │ + rsbeq fp, r3, r6, ror #23 │ │ │ │ + rsbeq r5, r2, r6, lsl #26 │ │ │ │ + rsbeq fp, r3, r8, asr #23 │ │ │ │ + rsbeq r5, r2, r6, ror #25 │ │ │ │ + mlseq r3, r2, fp, fp │ │ │ │ + strhteq r5, [r2], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r4, r2, lr, lsr #17 │ │ │ │ + rsbeq fp, r3, r4, ror #22 │ │ │ │ + rsbeq r5, r2, r4, lsl #25 │ │ │ │ + rsbeq fp, r3, r6, asr #22 │ │ │ │ + rsbeq r5, r2, r4, ror #24 │ │ │ │ + rsbeq fp, r3, r8, lsr #22 │ │ │ │ + rsbeq r5, r2, r8, asr #24 │ │ │ │ + strdeq fp, [r3], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r5, r2, r0, lsl ip │ │ │ │ + rsbeq fp, r3, r4, asr #21 │ │ │ │ + rsbeq r5, r2, r4, ror #23 │ │ │ │ + rsbeq fp, r3, r8, lsr #21 │ │ │ │ + rsbeq r5, r2, r8, asr #23 │ │ │ │ + rsbeq fp, r3, r8, lsl #21 │ │ │ │ + rsbeq r5, r2, r8, lsr #23 │ │ │ │ + rsbeq r1, r2, r2, ror #13 │ │ │ │ + rsbeq fp, r3, sl, asr sl │ │ │ │ + rsbeq r5, r2, sl, ror fp │ │ │ │ + rsbeq fp, r3, lr, lsr sl │ │ │ │ + rsbeq r5, r2, ip, asr fp │ │ │ │ + rsbeq r7, r2, r2, asr #18 │ │ │ │ + rsbeq fp, r3, r0, lsl sl │ │ │ │ + rsbeq r5, r2, r0, lsr fp │ │ │ │ + rsbeq r1, r2, r2, asr #12 │ │ │ │ + rsbeq fp, r3, r2, ror #19 │ │ │ │ + rsbeq r5, r2, r2, lsl #22 │ │ │ │ + strhteq fp, [r3], #-152 @ 0xffffff68 │ │ │ │ + ldrdeq r5, [r2], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq fp, r3, ip, lsl #19 │ │ │ │ + rsbeq r5, r2, ip, lsr #21 │ │ │ │ + strhteq fp, [r3], #-164 @ 0xffffff5c │ │ │ │ + rsbeq fp, r3, r6, lsr r9 │ │ │ │ + rsbeq r5, r2, r6, asr sl │ │ │ │ + rsbeq fp, r3, sl, ror #17 │ │ │ │ + rsbeq r5, r2, sl, lsl #20 │ │ │ │ @ instruction: 0xf8df4608 │ │ │ │ andcs r1, r2, #136, 8 @ 0x88000000 │ │ │ │ ldrbtmi r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ blx fec7d370 │ │ │ │ eorle r2, r1, r1, lsl #16 │ │ │ │ vst4.8 {d25-d28}, [pc], r4 │ │ │ │ @ instruction: 0xf8df7163 │ │ │ │ @@ -439908,71 +439908,71 @@ │ │ │ │ @ instruction: 0xf8d4f657 │ │ │ │ stmdbls r4, {r0, r2, r3, r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf6574478 │ │ │ │ bls 2ff074 >::_M_default_append(unsigned int)@@Base+0x7c4e0> │ │ │ │ svclt 0x0070f7fd │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ mulmi r1, r9, r9 │ │ │ │ - rsbeq r2, r2, sl, ror #13 │ │ │ │ - rsbeq fp, r3, sl, ror #14 │ │ │ │ - rsbeq r5, r2, r8, lsl #17 │ │ │ │ - rsbeq fp, r3, ip, lsl r7 │ │ │ │ - rsbeq r5, r2, sl, lsr r8 │ │ │ │ - strdeq fp, [r3], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r5, r2, r6, lsl r8 │ │ │ │ - rsbeq fp, r3, sl, asr #13 │ │ │ │ - rsbeq r5, r2, sl, ror #15 │ │ │ │ - rsbeq fp, r3, ip, lsr #13 │ │ │ │ - rsbeq r5, r2, ip, asr #15 │ │ │ │ - strdeq r2, [r2], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq fp, r3, sl, ror r6 │ │ │ │ - mlseq r2, sl, r7, r5 │ │ │ │ - strhteq r6, [r3], #-100 @ 0xffffff9c │ │ │ │ - rsbeq fp, r3, ip, asr #12 │ │ │ │ - rsbeq r5, r2, ip, ror #14 │ │ │ │ - rsbeq fp, r3, r4, lsr #12 │ │ │ │ - rsbeq r5, r2, r4, asr #14 │ │ │ │ - rsbeq fp, r3, r2, ror #12 │ │ │ │ - rsbeq fp, r3, r2, ror r6 │ │ │ │ - rsbeq fp, r3, ip, asr #12 │ │ │ │ - rsbeq fp, r3, sl, lsr r6 │ │ │ │ - ldrdeq fp, [r3], #-82 @ 0xffffffae @ │ │ │ │ - strdeq r5, [r2], #-98 @ 0xffffff9e @ │ │ │ │ - strhteq fp, [r3], #-86 @ 0xffffffaa │ │ │ │ - ldrdeq r5, [r2], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r2, r2, lr, ror #13 │ │ │ │ + rsbeq fp, r3, lr, ror #14 │ │ │ │ + rsbeq r5, r2, ip, lsl #17 │ │ │ │ + rsbeq fp, r3, r0, lsr #14 │ │ │ │ + rsbeq r5, r2, lr, lsr r8 │ │ │ │ + strdeq fp, [r3], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r5, r2, sl, lsl r8 │ │ │ │ + rsbeq fp, r3, lr, asr #13 │ │ │ │ + rsbeq r5, r2, lr, ror #15 │ │ │ │ + strhteq fp, [r3], #-96 @ 0xffffffa0 │ │ │ │ + ldrdeq r5, [r2], #-112 @ 0xffffff90 @ │ │ │ │ + strdeq r2, [r2], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq fp, r3, lr, ror r6 │ │ │ │ + mlseq r2, lr, r7, r5 │ │ │ │ + strhteq r6, [r3], #-104 @ 0xffffff98 │ │ │ │ + rsbeq fp, r3, r0, asr r6 │ │ │ │ + rsbeq r5, r2, r0, ror r7 │ │ │ │ + rsbeq fp, r3, r8, lsr #12 │ │ │ │ + rsbeq r5, r2, r8, asr #14 │ │ │ │ + rsbeq fp, r3, r6, ror #12 │ │ │ │ + rsbeq fp, r3, r6, ror r6 │ │ │ │ + rsbeq fp, r3, r0, asr r6 │ │ │ │ + rsbeq fp, r3, lr, lsr r6 │ │ │ │ + ldrdeq fp, [r3], #-86 @ 0xffffffaa @ │ │ │ │ + strdeq r5, [r2], #-102 @ 0xffffff9a @ │ │ │ │ + strhteq fp, [r3], #-90 @ 0xffffffa6 │ │ │ │ + ldrdeq r5, [r2], #-106 @ 0xffffff96 @ │ │ │ │ + strdeq fp, [r3], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq fp, r3, sl, ror #15 │ │ │ │ rsbeq fp, r3, ip, ror #15 │ │ │ │ - rsbeq fp, r3, r6, ror #15 │ │ │ │ - rsbeq fp, r3, r8, ror #15 │ │ │ │ - rsbeq fp, r3, lr, lsr #10 │ │ │ │ - rsbeq r5, r2, lr, asr #12 │ │ │ │ - rsbeq fp, r3, r0, lsl r5 │ │ │ │ - rsbeq r5, r2, r0, lsr r6 │ │ │ │ - rsbeq fp, r3, r6, ror #9 │ │ │ │ - rsbeq r5, r2, r6, lsl #12 │ │ │ │ - rsbeq fp, r3, sl, asr #9 │ │ │ │ - rsbeq r5, r2, sl, ror #11 │ │ │ │ - rsbeq fp, r3, ip, lsr #9 │ │ │ │ - rsbeq r5, r2, ip, asr #11 │ │ │ │ - rsbeq r6, r7, r2, lsr #29 │ │ │ │ - ldrdeq r8, [r3], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq sp, r1, r4, lsl #13 │ │ │ │ - rsbeq r5, r2, ip, lsl r7 │ │ │ │ - ldrdeq r8, [r3], #-2 @ │ │ │ │ - rsbeq fp, r3, r6, lsl r4 │ │ │ │ - rsbeq r5, r2, r6, lsr r5 │ │ │ │ - rsbeq fp, r3, r8, ror #7 │ │ │ │ - rsbeq r5, r2, r8, lsl #10 │ │ │ │ - strhteq fp, [r3], #-60 @ 0xffffffc4 │ │ │ │ - ldrdeq r5, [r2], #-76 @ 0xffffffb4 @ │ │ │ │ - mlseq r3, r4, r3, fp │ │ │ │ - strhteq r5, [r2], #-68 @ 0xffffffbc │ │ │ │ - rsbeq fp, r3, sl, lsr r3 │ │ │ │ - rsbeq r5, r2, sl, asr r4 │ │ │ │ - rsbeq fp, r3, ip, lsl r3 │ │ │ │ - rsbeq r5, r2, ip, lsr r4 │ │ │ │ + rsbeq fp, r3, r2, lsr r5 │ │ │ │ + rsbeq r5, r2, r2, asr r6 │ │ │ │ + rsbeq fp, r3, r4, lsl r5 │ │ │ │ + rsbeq r5, r2, r4, lsr r6 │ │ │ │ + rsbeq fp, r3, sl, ror #9 │ │ │ │ + rsbeq r5, r2, sl, lsl #12 │ │ │ │ + rsbeq fp, r3, lr, asr #9 │ │ │ │ + rsbeq r5, r2, lr, ror #11 │ │ │ │ + strhteq fp, [r3], #-64 @ 0xffffffc0 │ │ │ │ + ldrdeq r5, [r2], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r6, r7, r6, lsr #29 │ │ │ │ + rsbeq r8, r3, r2, ror #17 │ │ │ │ + rsbeq sp, r1, r8, lsl #13 │ │ │ │ + rsbeq r5, r2, r0, lsr #14 │ │ │ │ + ldrdeq r8, [r3], #-6 @ │ │ │ │ + rsbeq fp, r3, sl, lsl r4 │ │ │ │ + rsbeq r5, r2, sl, lsr r5 │ │ │ │ + rsbeq fp, r3, ip, ror #7 │ │ │ │ + rsbeq r5, r2, ip, lsl #10 │ │ │ │ + rsbeq fp, r3, r0, asr #7 │ │ │ │ + rsbeq r5, r2, r0, ror #9 │ │ │ │ + mlseq r3, r8, r3, fp │ │ │ │ + strhteq r5, [r2], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq fp, r3, lr, lsr r3 │ │ │ │ + rsbeq r5, r2, lr, asr r4 │ │ │ │ + rsbeq fp, r3, r0, lsr #6 │ │ │ │ + rsbeq r5, r2, r0, asr #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed17d30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, ip, lsl r5 │ │ │ │ ldrcc pc, [r8, #-2271] @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -440297,85 +440297,85 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq sp, sp, lr, asr #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r3, r0, lsl #4 │ │ │ │ + rsbeq fp, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xffffdd6f │ │ │ │ - rsbeq fp, r3, sl, asr #8 │ │ │ │ - ldrdeq fp, [r3], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq fp, r3, lr, asr #8 │ │ │ │ + ldrdeq fp, [r3], #-24 @ 0xffffffe8 @ │ │ │ │ andeq r0, r0, r3, lsl #15 │ │ │ │ - rsbeq fp, r3, lr, ror #2 │ │ │ │ - rsbeq r5, r2, ip, lsl #5 │ │ │ │ + rsbeq fp, r3, r2, ror r1 │ │ │ │ + mlseq r2, r0, r2, r5 │ │ │ │ rsbeq sp, sp, r2, lsr #28 │ │ │ │ - rsbeq fp, r3, r2, lsr r1 │ │ │ │ - rsbeq r5, r2, r0, asr r2 │ │ │ │ + rsbeq fp, r3, r6, lsr r1 │ │ │ │ + rsbeq r5, r2, r4, asr r2 │ │ │ │ @ instruction: 0xffffd3bd │ │ │ │ @ instruction: 0xffffd2d9 │ │ │ │ - rsbeq fp, r3, ip, ror #1 │ │ │ │ - rsbeq r5, r2, sl, lsl #4 │ │ │ │ - rsbeq fp, r3, lr, asr #1 │ │ │ │ - rsbeq r5, r2, ip, ror #3 │ │ │ │ + strdeq fp, [r3], #-0 @ │ │ │ │ + rsbeq r5, r2, lr, lsl #4 │ │ │ │ + ldrdeq fp, [r3], #-2 @ │ │ │ │ + strdeq r5, [r2], #-16 @ │ │ │ │ @ instruction: 0xffffd1fd │ │ │ │ @ instruction: 0xffffd981 │ │ │ │ - rsbeq fp, r3, sl, lsl #1 │ │ │ │ - rsbeq r5, r2, sl, lsr #3 │ │ │ │ - rsbeq fp, r3, r0, ror r0 │ │ │ │ - mlseq r2, r0, r1, r5 │ │ │ │ + rsbeq fp, r3, lr, lsl #1 │ │ │ │ + rsbeq r5, r2, lr, lsr #3 │ │ │ │ + rsbeq fp, r3, r4, ror r0 │ │ │ │ + mlseq r2, r4, r1, r5 │ │ │ │ @ instruction: 0xffffd187 │ │ │ │ - rsbeq fp, r3, r4, asr #32 │ │ │ │ - rsbeq r5, r2, r4, ror #2 │ │ │ │ - strhteq r7, [r3], #-138 @ 0xffffff76 │ │ │ │ - rsbeq fp, r3, r8, ror #5 │ │ │ │ - rsbeq fp, r3, r0 │ │ │ │ - rsbeq r5, r2, r0, lsr #2 │ │ │ │ - rsbeq sl, r3, r2, ror #31 │ │ │ │ - rsbeq r5, r2, r0, lsl #2 │ │ │ │ - rsbeq fp, r3, lr, lsr #5 │ │ │ │ - rsbeq fp, r3, r0, lsl #6 │ │ │ │ - mlseq r3, ip, pc, sl @ │ │ │ │ - strhteq r5, [r2], #-12 │ │ │ │ - ldrdeq fp, [r3], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq fp, r3, r0, lsr #6 │ │ │ │ - rsbeq sl, r3, r6, asr pc │ │ │ │ - rsbeq r5, r2, r6, ror r0 │ │ │ │ - strdeq fp, [r3], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq fp, r3, ip, lsr r3 │ │ │ │ - rsbeq sl, r3, r2, lsl pc │ │ │ │ - rsbeq r5, r2, r2, lsr r0 │ │ │ │ - rsbeq fp, r3, sl, lsl r3 │ │ │ │ - rsbeq r7, r3, r8, ror #15 │ │ │ │ - rsbeq sl, r3, ip, asr #29 │ │ │ │ - rsbeq r4, r2, ip, ror #31 │ │ │ │ - rsbeq fp, r3, r6, asr #6 │ │ │ │ - rsbeq fp, r3, r6, ror #5 │ │ │ │ - rsbeq sl, r3, r0, lsl #29 │ │ │ │ - rsbeq r4, r2, r0, lsr #31 │ │ │ │ - rsbeq fp, r3, r2, lsr #6 │ │ │ │ - rsbeq fp, r3, ip, asr #6 │ │ │ │ - rsbeq sl, r3, r6, lsr lr │ │ │ │ - rsbeq r4, r2, r6, asr pc │ │ │ │ - rsbeq fp, r3, ip, lsr #6 │ │ │ │ - rsbeq fp, r3, r6, ror r3 │ │ │ │ - rsbeq sl, r3, lr, ror #27 │ │ │ │ - rsbeq r4, r2, lr, lsl #30 │ │ │ │ - rsbeq fp, r3, lr, asr r3 │ │ │ │ - mlseq r3, sl, r3, fp │ │ │ │ - rsbeq sl, r3, sl, lsr #27 │ │ │ │ - rsbeq r4, r2, sl, asr #29 │ │ │ │ - strhteq fp, [r3], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq fp, r3, r4, ror r3 │ │ │ │ - rsbeq sl, r3, r8, ror #26 │ │ │ │ - rsbeq r4, r2, r8, lsl #29 │ │ │ │ - rsbeq fp, r3, r0, lsr #7 │ │ │ │ - ldrdeq fp, [r3], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq sl, r3, r2, lsr #26 │ │ │ │ - rsbeq r4, r2, r2, asr #28 │ │ │ │ + rsbeq fp, r3, r8, asr #32 │ │ │ │ + rsbeq r5, r2, r8, ror #2 │ │ │ │ + strhteq r7, [r3], #-142 @ 0xffffff72 │ │ │ │ + rsbeq fp, r3, ip, ror #5 │ │ │ │ + rsbeq fp, r3, r4 │ │ │ │ + rsbeq r5, r2, r4, lsr #2 │ │ │ │ + rsbeq sl, r3, r6, ror #31 │ │ │ │ + rsbeq r5, r2, r4, lsl #2 │ │ │ │ + strhteq fp, [r3], #-34 @ 0xffffffde │ │ │ │ + rsbeq fp, r3, r4, lsl #6 │ │ │ │ + rsbeq sl, r3, r0, lsr #31 │ │ │ │ + rsbeq r5, r2, r0, asr #1 │ │ │ │ + rsbeq fp, r3, r2, ror #5 │ │ │ │ + rsbeq fp, r3, r4, lsr #6 │ │ │ │ + rsbeq sl, r3, sl, asr pc │ │ │ │ + rsbeq r5, r2, sl, ror r0 │ │ │ │ + strdeq fp, [r3], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq fp, r3, r0, asr #6 │ │ │ │ + rsbeq sl, r3, r6, lsl pc │ │ │ │ + rsbeq r5, r2, r6, lsr r0 │ │ │ │ + rsbeq fp, r3, lr, lsl r3 │ │ │ │ + rsbeq r7, r3, ip, ror #15 │ │ │ │ + ldrdeq sl, [r3], #-224 @ 0xffffff20 @ │ │ │ │ + strdeq r4, [r2], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq fp, r3, sl, asr #6 │ │ │ │ + rsbeq fp, r3, sl, ror #5 │ │ │ │ + rsbeq sl, r3, r4, lsl #29 │ │ │ │ + rsbeq r4, r2, r4, lsr #31 │ │ │ │ + rsbeq fp, r3, r6, lsr #6 │ │ │ │ + rsbeq fp, r3, r0, asr r3 │ │ │ │ + rsbeq sl, r3, sl, lsr lr │ │ │ │ + rsbeq r4, r2, sl, asr pc │ │ │ │ + rsbeq fp, r3, r0, lsr r3 │ │ │ │ + rsbeq fp, r3, sl, ror r3 │ │ │ │ + strdeq sl, [r3], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r4, r2, r2, lsl pc │ │ │ │ + rsbeq fp, r3, r2, ror #6 │ │ │ │ + mlseq r3, lr, r3, fp │ │ │ │ + rsbeq sl, r3, lr, lsr #27 │ │ │ │ + rsbeq r4, r2, lr, asr #29 │ │ │ │ + strhteq fp, [r3], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq fp, r3, r8, ror r3 │ │ │ │ + rsbeq sl, r3, ip, ror #26 │ │ │ │ + rsbeq r4, r2, ip, lsl #29 │ │ │ │ + rsbeq fp, r3, r4, lsr #7 │ │ │ │ + ldrdeq fp, [r3], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq sl, r3, r6, lsr #26 │ │ │ │ + rsbeq r4, r2, r6, asr #28 │ │ │ │ @ instruction: 0xf06f4a5a │ │ │ │ ldmdbmi sl, {r8, r9, lr}^ │ │ │ │ ldrbtmi r9, [sl], #-771 @ 0xfffffcfd │ │ │ │ ldrbtmi r2, [r9], #-786 @ 0xfffffcee │ │ │ │ andcc lr, r1, sp, asr #19 │ │ │ │ cmppeq r0, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @@ -440459,38 +440459,38 @@ │ │ │ │ ldmdami ip, {r1, r2, r3, r7, sl, fp, sp, pc} │ │ │ │ bicpl pc, sp, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [lr], #-344 @ 0xfffffea8 │ │ │ │ @ instruction: 0x46214819 │ │ │ │ @ instruction: 0xf6564478 │ │ │ │ str pc, [r0], #3385 @ 0xd39 │ │ │ │ - rsbeq fp, r3, lr, ror #4 │ │ │ │ - strhteq fp, [r3], #-42 @ 0xffffffd6 │ │ │ │ - mlseq r3, r8, fp, sl │ │ │ │ - strhteq r4, [r2], #-200 @ 0xffffff38 │ │ │ │ - mlseq r3, sl, r2, fp │ │ │ │ - rsbeq fp, r3, r0, ror #5 │ │ │ │ - rsbeq sl, r3, sl, asr fp │ │ │ │ - rsbeq r4, r2, sl, ror ip │ │ │ │ - ldrdeq fp, [r3], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq fp, r3, lr, lsl r3 │ │ │ │ - rsbeq sl, r3, r0, lsr #22 │ │ │ │ - rsbeq r4, r2, r0, asr #24 │ │ │ │ - rsbeq fp, r3, r4, lsl #6 │ │ │ │ - rsbeq fp, r3, lr, asr #6 │ │ │ │ - rsbeq sl, r3, r6, ror #21 │ │ │ │ - rsbeq r4, r2, r6, lsl #24 │ │ │ │ - rsbeq fp, r3, ip, lsr r3 │ │ │ │ - rsbeq fp, r3, r2, lsl #7 │ │ │ │ - rsbeq sl, r3, ip, lsr #21 │ │ │ │ - rsbeq r4, r2, ip, asr #23 │ │ │ │ - rsbeq r7, r3, sl, ror #22 │ │ │ │ - rsbeq fp, r3, r4, ror #6 │ │ │ │ - rsbeq sl, r3, r0, ror sl │ │ │ │ - mlseq r2, r0, fp, r4 │ │ │ │ + rsbeq fp, r3, r2, ror r2 │ │ │ │ + strhteq fp, [r3], #-46 @ 0xffffffd2 │ │ │ │ + mlseq r3, ip, fp, sl │ │ │ │ + strhteq r4, [r2], #-204 @ 0xffffff34 │ │ │ │ + mlseq r3, lr, r2, fp │ │ │ │ + rsbeq fp, r3, r4, ror #5 │ │ │ │ + rsbeq sl, r3, lr, asr fp │ │ │ │ + rsbeq r4, r2, lr, ror ip │ │ │ │ + ldrdeq fp, [r3], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq fp, r3, r2, lsr #6 │ │ │ │ + rsbeq sl, r3, r4, lsr #22 │ │ │ │ + rsbeq r4, r2, r4, asr #24 │ │ │ │ + rsbeq fp, r3, r8, lsl #6 │ │ │ │ + rsbeq fp, r3, r2, asr r3 │ │ │ │ + rsbeq sl, r3, sl, ror #21 │ │ │ │ + rsbeq r4, r2, sl, lsl #24 │ │ │ │ + rsbeq fp, r3, r0, asr #6 │ │ │ │ + rsbeq fp, r3, r6, lsl #7 │ │ │ │ + strhteq sl, [r3], #-160 @ 0xffffff60 │ │ │ │ + ldrdeq r4, [r2], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r7, r3, lr, ror #22 │ │ │ │ + rsbeq fp, r3, r8, ror #6 │ │ │ │ + rsbeq sl, r3, r4, ror sl │ │ │ │ + mlseq r2, r4, fp, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed1854c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx ffbff356 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -440500,16 +440500,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r0], #-344 @ 0xfffffea8 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6564478 │ │ │ │ blls 24072c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq sl, [r3], #-148 @ 0xffffff6c @ │ │ │ │ - strdeq r4, [r2], #-164 @ 0xffffff5c @ │ │ │ │ + ldrdeq sl, [r3], #-152 @ 0xffffff68 @ │ │ │ │ + strdeq r4, [r2], #-168 @ 0xffffff58 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1859c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 785324 │ │ │ │ blmi 7ad5bc │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -440532,15 +440532,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf650bd30 │ │ │ │ svclt 0x0000e93a │ │ │ │ rsbeq sp, sp, r6, ror #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r3, r0, ror r2 │ │ │ │ + rsbeq fp, r3, r4, ror r2 │ │ │ │ rsbeq sp, sp, ip, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2fc8d0 >::_M_default_append(unsigned int)@@Base+0x79d3c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ strtvs pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ @@ -440808,32 +440808,32 @@ │ │ │ │ @ instruction: 0xf64fe602 │ │ │ │ svclt 0x0000ef18 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq sp, sp, r0, ror #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sp, sp, r4, asr #11 │ │ │ │ - rsbeq fp, r3, lr, lsl #3 │ │ │ │ - mlseq r2, r2, r9, r4 │ │ │ │ - rsbeq fp, r3, r2, ror r1 │ │ │ │ - rsbeq r4, r2, r6, ror r9 │ │ │ │ - rsbeq fp, r3, r6, asr r1 │ │ │ │ - rsbeq r4, r2, sl, asr r9 │ │ │ │ - ldrdeq sl, [r3], #-240 @ 0xffffff10 @ │ │ │ │ - ldrdeq r4, [r2], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq sl, r3, r2, lsl #31 │ │ │ │ - rsbeq r4, r2, lr, lsl #15 │ │ │ │ - rsbeq sl, r3, r8, asr #29 │ │ │ │ - rsbeq r4, r2, ip, asr #13 │ │ │ │ - rsbeq sl, r3, r0, ror lr │ │ │ │ - rsbeq r4, r2, r4, ror r6 │ │ │ │ - rsbeq sl, r3, r2, asr lr │ │ │ │ - rsbeq r4, r2, r6, asr r6 │ │ │ │ - rsbeq sl, r3, r4, lsr lr │ │ │ │ - rsbeq r4, r2, r8, lsr r6 │ │ │ │ + mlseq r3, r2, r1, fp │ │ │ │ + mlseq r2, r6, r9, r4 │ │ │ │ + rsbeq fp, r3, r6, ror r1 │ │ │ │ + rsbeq r4, r2, sl, ror r9 │ │ │ │ + rsbeq fp, r3, sl, asr r1 │ │ │ │ + rsbeq r4, r2, lr, asr r9 │ │ │ │ + ldrdeq sl, [r3], #-244 @ 0xffffff0c @ │ │ │ │ + ldrdeq r4, [r2], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq sl, r3, r6, lsl #31 │ │ │ │ + mlseq r2, r2, r7, r4 │ │ │ │ + rsbeq sl, r3, ip, asr #29 │ │ │ │ + ldrdeq r4, [r2], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq sl, r3, r4, ror lr │ │ │ │ + rsbeq r4, r2, r8, ror r6 │ │ │ │ + rsbeq sl, r3, r6, asr lr │ │ │ │ + rsbeq r4, r2, sl, asr r6 │ │ │ │ + rsbeq sl, r3, r8, lsr lr │ │ │ │ + rsbeq r4, r2, ip, lsr r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r7, ror #20 │ │ │ │ strmi r4, [r0], r7, ror #22 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -440936,37 +440936,37 @@ │ │ │ │ ldmdami ip, {r0, r1, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6564478 │ │ │ │ ldrb pc, [pc, -r5, lsl #19]! @ │ │ │ │ cdp 6, 1, cr15, cr0, cr15, {2} │ │ │ │ rsbeq sp, sp, r8, asr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r3, ip, ror #26 │ │ │ │ + rsbeq sl, r3, r0, ror sp │ │ │ │ @ instruction: 0xfffffb27 │ │ │ │ - strhteq sl, [r3], #-208 @ 0xffffff30 │ │ │ │ - rsbeq sl, r3, r6, ror sp │ │ │ │ + strhteq sl, [r3], #-212 @ 0xffffff2c │ │ │ │ + rsbeq sl, r3, sl, ror sp │ │ │ │ andeq r0, r0, r9, lsl #3 │ │ │ │ - rsbeq sl, r3, r2, lsr #26 │ │ │ │ - rsbeq r4, r2, r6, lsr #10 │ │ │ │ + rsbeq sl, r3, r6, lsr #26 │ │ │ │ + rsbeq r4, r2, sl, lsr #10 │ │ │ │ rsbeq sp, sp, r0, asr #1 │ │ │ │ - rsbeq sl, r3, lr, ror #25 │ │ │ │ - strdeq r4, [r2], #-66 @ 0xffffffbe @ │ │ │ │ + strdeq sl, [r3], #-194 @ 0xffffff3e @ │ │ │ │ + strdeq r4, [r2], #-70 @ 0xffffffba @ │ │ │ │ @ instruction: 0xfffffa09 │ │ │ │ - rsbeq sl, r3, r4, lsr #26 │ │ │ │ - rsbeq sl, r3, lr, ror #26 │ │ │ │ - mlseq r3, ip, ip, sl │ │ │ │ - rsbeq r4, r2, r0, lsr #9 │ │ │ │ - rsbeq sl, r3, r2, lsl #25 │ │ │ │ - rsbeq r4, r2, r6, lsl #9 │ │ │ │ - rsbeq sl, r3, sl, ror sp │ │ │ │ - rsbeq sl, r3, r8, lsr sp │ │ │ │ - rsbeq sl, r3, r4, asr #24 │ │ │ │ - rsbeq r4, r2, r8, asr #8 │ │ │ │ - rsbeq sl, r3, r6, lsr #24 │ │ │ │ - rsbeq r4, r2, r8, lsr #8 │ │ │ │ + rsbeq sl, r3, r8, lsr #26 │ │ │ │ + rsbeq sl, r3, r2, ror sp │ │ │ │ + rsbeq sl, r3, r0, lsr #25 │ │ │ │ + rsbeq r4, r2, r4, lsr #9 │ │ │ │ + rsbeq sl, r3, r6, lsl #25 │ │ │ │ + rsbeq r4, r2, sl, lsl #9 │ │ │ │ + rsbeq sl, r3, lr, ror sp │ │ │ │ + rsbeq sl, r3, ip, lsr sp │ │ │ │ + rsbeq sl, r3, r8, asr #24 │ │ │ │ + rsbeq r4, r2, ip, asr #8 │ │ │ │ + rsbeq sl, r3, sl, lsr #24 │ │ │ │ + rsbeq r4, r2, ip, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed18cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 7, pc, cr12, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -440975,16 +440975,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf656300c │ │ │ │ stmdami r5, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf934f656 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq sl, r3, r2, lsl #23 │ │ │ │ - rsbeq r4, r2, r6, lsl #7 │ │ │ │ + rsbeq sl, r3, r6, lsl #23 │ │ │ │ + rsbeq r4, r2, sl, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed18d04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ stc2 2, cr15, [lr], #384 @ 0x180 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -440996,16 +440996,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf656300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf90af656 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq sl, r3, lr, ror #24 │ │ │ │ - rsbeq r4, r2, r2, lsr r3 │ │ │ │ + rsbeq sl, r3, r2, ror ip │ │ │ │ + rsbeq r4, r2, r6, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed18d58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s32 d25, d0, d1 │ │ │ │ bls 240d78 │ │ │ │ @@ -441018,16 +441018,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf656300c │ │ │ │ stmdami r5, {r0, r1, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8def656 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq sl, r3, r6, lsl ip │ │ │ │ - ldrdeq r4, [r2], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq sl, r3, sl, lsl ip │ │ │ │ + ldrdeq r4, [r2], #-46 @ 0xffffffd2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed18db0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 745b38 │ │ │ │ blmi 76ddd0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -441048,15 +441048,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ ldc 6, cr15, [r0, #-316]! @ 0xfffffec4 │ │ │ │ rsbeq ip, sp, r2, asr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq sl, [r3], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq sl, r3, r0, ror #23 │ │ │ │ rsbeq ip, sp, sl, lsl lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed18e28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ @@ -441083,16 +441083,16 @@ │ │ │ │ stmdami r7, {r0, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf860f656 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq sl, r3, sl, lsl fp │ │ │ │ - ldrdeq r4, [r2], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq sl, r3, lr, lsl fp │ │ │ │ + rsbeq r4, r2, r2, ror #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 27d16c , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x3c8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blhi 123d784 │ │ │ │ bcs 26ded0 │ │ │ │ @@ -441338,38 +441338,38 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq ip, sp, r4, lsl #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r3, r8, lsl r9 │ │ │ │ + rsbeq sl, r3, ip, lsl r9 │ │ │ │ @ instruction: 0xfffffd65 │ │ │ │ - rsbeq sl, r3, r8, asr #18 │ │ │ │ - strdeq sl, [r3], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq sl, r3, ip, asr #18 │ │ │ │ + strdeq sl, [r3], #-138 @ 0xffffff76 @ │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - rsbeq sl, r3, r8, lsl #17 │ │ │ │ - rsbeq r3, r2, ip, asr #30 │ │ │ │ + rsbeq sl, r3, ip, lsl #17 │ │ │ │ + rsbeq r3, r2, r0, asr pc │ │ │ │ rsbeq ip, sp, r6, ror #21 │ │ │ │ - rsbeq sl, r3, r2, asr r8 │ │ │ │ - rsbeq r3, r2, r6, lsl pc │ │ │ │ + rsbeq sl, r3, r6, asr r8 │ │ │ │ + rsbeq r3, r2, sl, lsl pc │ │ │ │ @ instruction: 0xfffffc41 │ │ │ │ @ instruction: 0xfffffbd7 │ │ │ │ - rsbeq sl, r3, r4, lsl r8 │ │ │ │ - ldrdeq r3, [r2], #-232 @ 0xffffff18 @ │ │ │ │ - strdeq sl, [r3], #-122 @ 0xffffff86 @ │ │ │ │ - strhteq r3, [r2], #-238 @ 0xffffff12 │ │ │ │ + rsbeq sl, r3, r8, lsl r8 │ │ │ │ + ldrdeq r3, [r2], #-236 @ 0xffffff14 @ │ │ │ │ + strdeq sl, [r3], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r3, r2, r2, asr #29 │ │ │ │ @ instruction: 0xfffffb3d │ │ │ │ @ instruction: 0xfffffcc1 │ │ │ │ - rsbeq sl, r3, r0, lsl #15 │ │ │ │ - rsbeq r3, r2, r4, asr #28 │ │ │ │ - rsbeq sl, r3, r6, ror #14 │ │ │ │ - rsbeq r3, r2, sl, lsr #28 │ │ │ │ - rsbeq sl, r3, r8, asr #14 │ │ │ │ - rsbeq r3, r2, sl, lsl #28 │ │ │ │ + rsbeq sl, r3, r4, lsl #15 │ │ │ │ + rsbeq r3, r2, r8, asr #28 │ │ │ │ + rsbeq sl, r3, sl, ror #14 │ │ │ │ + rsbeq r3, r2, lr, lsr #28 │ │ │ │ + rsbeq sl, r3, ip, asr #14 │ │ │ │ + rsbeq r3, r2, lr, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed1930c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 5, pc, cr14, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -441378,16 +441378,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf655300c │ │ │ │ stmdami r5, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 6, 0, pc, cr12, cr5, {2} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq sl, r3, r2, ror r6 │ │ │ │ - rsbeq r3, r2, r6, lsr sp │ │ │ │ + rsbeq sl, r3, r6, ror r6 │ │ │ │ + rsbeq r3, r2, sl, lsr sp │ │ │ │ umaalle r4, r7, r1, r2 │ │ │ │ @ instruction: 0xc010f8d0 │ │ │ │ eorcc pc, r1, ip, asr r8 @ │ │ │ │ svccc 0x00fff1b3 │ │ │ │ @ instruction: 0xf85cd00e │ │ │ │ movwcc r3, #4130 @ 0x1022 │ │ │ │ bvs 12b618c │ │ │ │ @@ -441498,15 +441498,15 @@ │ │ │ │ vst1.16 {d18-d21}, [pc], r8 │ │ │ │ @ instruction: 0x462b71d7 │ │ │ │ ldmne r9!, {r8, ip, pc} │ │ │ │ mcr2 6, 0, pc, cr4, cr2, {2} @ │ │ │ │ ldrtvs r2, [fp], #768 @ 0x300 │ │ │ │ andlt r2, r3, r1 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq sl, r3, sl, lsl #12 │ │ │ │ + rsbeq sl, r3, lr, lsl #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed19530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf898f260 │ │ │ │ strmi r6, [r4], -r3, asr #26 │ │ │ │ @@ -441533,15 +441533,15 @@ │ │ │ │ stc2l 6, cr15, [r4, #328] @ 0x148 │ │ │ │ @ instruction: 0xf1044630 │ │ │ │ vrhadd.u32 q8, , q6 │ │ │ │ movwcs pc, #2887 @ 0xb47 @ │ │ │ │ strbvs r2, [r3, #-1]! │ │ │ │ andlt r6, r3, r3, ror #9 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - ldrdeq sl, [r3], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq sl, r3, r0, ror #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed195bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmax.s32 d18, d0, d0 │ │ │ │ @ instruction: 0x4604f851 │ │ │ │ @@ -441568,16 +441568,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff77fd7e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6554478 │ │ │ │ bls 241678 │ │ │ │ andlt r4, r3, r0, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq sl, r3, r4, lsr #8 │ │ │ │ - rsbeq r3, r2, r0, asr #20 │ │ │ │ + rsbeq sl, r3, r8, lsr #8 │ │ │ │ + rsbeq r3, r2, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1964c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7863d4 │ │ │ │ blmi 7ae66c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -441599,15 +441599,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf64fbd30 │ │ │ │ svclt 0x0000e8e2 │ │ │ │ strhteq ip, [sp], #-86 @ 0xffffffaa │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r3, lr, lsr #7 │ │ │ │ + strhteq sl, [r3], #-50 @ 0xffffffce │ │ │ │ rsbeq ip, sp, ip, ror r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed196c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ strmi r3, [ip], -r4, lsr #1 │ │ │ │ @ instruction: 0xf8c13301 │ │ │ │ @@ -441727,21 +441727,21 @@ │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 177fffe │ │ │ │ @ instruction: 0xf64ee7cc │ │ │ │ svclt 0x0000efe2 │ │ │ │ rsbeq ip, sp, ip, lsr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r3, sl, lsl #5 │ │ │ │ - rsbeq sl, r3, lr, ror #3 │ │ │ │ + rsbeq sl, r3, lr, lsl #5 │ │ │ │ + strdeq sl, [r3], #-18 @ 0xffffffee @ │ │ │ │ rsbeq ip, sp, r8, asr #7 │ │ │ │ - rsbeq sl, r3, lr, asr #3 │ │ │ │ - rsbeq r3, r2, sl, ror #15 │ │ │ │ - strhteq sl, [r3], #-16 │ │ │ │ - rsbeq r3, r2, sl, asr #15 │ │ │ │ + ldrdeq sl, [r3], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r3, r2, lr, ror #15 │ │ │ │ + strhteq sl, [r3], #-20 @ 0xffffffec │ │ │ │ + rsbeq r3, r2, lr, asr #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, ip, lsl #12 │ │ │ │ movwne lr, #10705 @ 0x29d1 │ │ │ │ addsmi r4, r9, #23068672 @ 0x1600000 │ │ │ │ @@ -441784,19 +441784,19 @@ │ │ │ │ vadd.i8 d20, d0, d9 │ │ │ │ ldrbtmi r3, [r8], #-475 @ 0xfffffe25 │ │ │ │ @ instruction: 0xf655300c │ │ │ │ stmdami r7, {r0, r1, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6554478 │ │ │ │ ubfx pc, sp, #21, #15 │ │ │ │ - rsbeq sl, r3, r0, lsl r1 │ │ │ │ - ldrdeq sl, [r3], #-14 @ │ │ │ │ - strdeq r3, [r2], #-104 @ 0xffffff98 @ │ │ │ │ - strhteq sl, [r3], #-14 │ │ │ │ - ldrdeq r3, [r2], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq sl, r3, r4, lsl r1 │ │ │ │ + rsbeq sl, r3, r2, ror #1 │ │ │ │ + strdeq r3, [r2], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq sl, r3, r2, asr #1 │ │ │ │ + ldrdeq r3, [r2], #-108 @ 0xffffff94 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 16d4018 │ │ │ │ blmi 16d422c │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -441881,16 +441881,16 @@ │ │ │ │ cdp 6, 11, cr15, cr4, cr14, {2} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbeq ip, sp, r8, asr #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq ip, sp, r4, asr #2 │ │ │ │ - rsbeq r9, r3, r4, asr pc │ │ │ │ - rsbeq r3, r2, r0, ror r5 │ │ │ │ + rsbeq r9, r3, r8, asr pc │ │ │ │ + rsbeq r3, r2, r4, ror r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 47dde8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ cdpls 0, 1, cr11, cr6, cr3, {4} │ │ │ │ ldclle 14, cr2, [r1, #-0] │ │ │ │ @@ -441955,16 +441955,16 @@ │ │ │ │ bleq 147e4f0 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ pop {r1, r3, r8, r9, fp, pc} │ │ │ │ vldr , [sl, #448] @ 0x1c0 │ │ │ │ @ instruction: 0xeeb09b22 │ │ │ │ str r7, [r5, r9, asr #23]! │ │ │ │ ... │ │ │ │ - strdeq r9, [r3], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r9, r3, r2, lsl #30 │ │ │ │ + strdeq r9, [r3], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r9, r3, r6, lsl #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r6, fp, ip, lsl #21 │ │ │ │ andcs fp, r0, ip, lsl r9 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @@ -442989,52 +442989,52 @@ │ │ │ │ stmdbls r8, {r0, r1, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf6544478 │ │ │ │ blls 402044 │ │ │ │ svclt 0x0000e4bf │ │ │ │ rsbeq fp, sp, r4, asr fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq fp, sp, lr, lsr #22 │ │ │ │ - rsbeq r9, r3, r2, lsl #17 │ │ │ │ - mlseq r2, ip, lr, r2 │ │ │ │ - rsbeq r9, r3, r0, ror #16 │ │ │ │ - rsbeq r2, r2, sl, ror lr │ │ │ │ - rsbeq r9, r3, r0, lsr #16 │ │ │ │ - rsbeq r9, r3, r6, asr #15 │ │ │ │ - rsbeq r9, r3, r4, lsr #15 │ │ │ │ - rsbeq r9, r3, r4, asr r7 │ │ │ │ - rsbeq r9, r3, r8, lsr #11 │ │ │ │ - mlseq r3, r0, r4, r9 │ │ │ │ - rsbeq r2, r2, sl, lsr #21 │ │ │ │ - rsbeq r9, r3, r0, ror r4 │ │ │ │ - rsbeq r2, r2, sl, lsl #21 │ │ │ │ - rsbeq r9, r3, r0, asr r4 │ │ │ │ - rsbeq r2, r2, sl, ror #20 │ │ │ │ - rsbeq r9, r3, r6, lsl #4 │ │ │ │ - rsbeq r9, r3, r0, lsl r2 │ │ │ │ - strdeq lr, [r1], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r9, r3, lr, ror #2 │ │ │ │ - rsbeq r2, r2, sl, lsl #15 │ │ │ │ - rsbeq r9, r3, r6, asr r1 │ │ │ │ - rsbeq r2, r2, r2, ror r7 │ │ │ │ - rsbeq lr, r1, r4, lsl #5 │ │ │ │ - rsbeq r9, r3, r6, lsr #2 │ │ │ │ - rsbeq r2, r2, r2, asr #14 │ │ │ │ - rsbeq r5, r3, ip, ror #6 │ │ │ │ - strdeq r9, [r3], #-8 @ │ │ │ │ - rsbeq r2, r2, r4, lsl r7 │ │ │ │ - ldrdeq r9, [r3], #-6 @ │ │ │ │ - strdeq r2, [r2], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r9, r3, r6, lsr r0 │ │ │ │ - strdeq r8, [r3], #-240 @ 0xffffff10 @ │ │ │ │ - strhteq r8, [r3], #-246 @ 0xffffff0a │ │ │ │ - rsbeq r8, r3, ip, ror pc │ │ │ │ - rsbeq r8, r3, r2, lsr #30 │ │ │ │ - rsbeq r8, r3, r2, lsl #29 │ │ │ │ - strdeq r8, [r3], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r2, r2, ip, lsl #8 │ │ │ │ + rsbeq r9, r3, r6, lsl #17 │ │ │ │ + rsbeq r2, r2, r0, lsr #29 │ │ │ │ + rsbeq r9, r3, r4, ror #16 │ │ │ │ + rsbeq r2, r2, lr, ror lr │ │ │ │ + rsbeq r9, r3, r4, lsr #16 │ │ │ │ + rsbeq r9, r3, sl, asr #15 │ │ │ │ + rsbeq r9, r3, r8, lsr #15 │ │ │ │ + rsbeq r9, r3, r8, asr r7 │ │ │ │ + rsbeq r9, r3, ip, lsr #11 │ │ │ │ + mlseq r3, r4, r4, r9 │ │ │ │ + rsbeq r2, r2, lr, lsr #21 │ │ │ │ + rsbeq r9, r3, r4, ror r4 │ │ │ │ + rsbeq r2, r2, lr, lsl #21 │ │ │ │ + rsbeq r9, r3, r4, asr r4 │ │ │ │ + rsbeq r2, r2, lr, ror #20 │ │ │ │ + rsbeq r9, r3, sl, lsl #4 │ │ │ │ + rsbeq r9, r3, r4, lsl r2 │ │ │ │ + strdeq lr, [r1], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq r9, r3, r2, ror r1 │ │ │ │ + rsbeq r2, r2, lr, lsl #15 │ │ │ │ + rsbeq r9, r3, sl, asr r1 │ │ │ │ + rsbeq r2, r2, r6, ror r7 │ │ │ │ + rsbeq lr, r1, r8, lsl #5 │ │ │ │ + rsbeq r9, r3, sl, lsr #2 │ │ │ │ + rsbeq r2, r2, r6, asr #14 │ │ │ │ + rsbeq r5, r3, r0, ror r3 │ │ │ │ + strdeq r9, [r3], #-12 @ │ │ │ │ + rsbeq r2, r2, r8, lsl r7 │ │ │ │ + ldrdeq r9, [r3], #-10 @ │ │ │ │ + strdeq r2, [r2], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r9, r3, sl, lsr r0 │ │ │ │ + strdeq r8, [r3], #-244 @ 0xffffff0c @ │ │ │ │ + strhteq r8, [r3], #-250 @ 0xffffff06 │ │ │ │ + rsbeq r8, r3, r0, lsl #31 │ │ │ │ + rsbeq r8, r3, r6, lsr #30 │ │ │ │ + rsbeq r8, r3, r6, lsl #29 │ │ │ │ + strdeq r8, [r3], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r2, r2, r0, lsl r4 │ │ │ │ ldrtmi r4, [r0], -sl, ror #19 │ │ │ │ ldrbtmi r6, [r9], #-3770 @ 0xfffff146 │ │ │ │ @ instruction: 0xffa4f366 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ strmi r8, [r4], -r1, lsr #7 │ │ │ │ @ instruction: 0xf64048e6 │ │ │ │ ldrbtmi r0, [r8], #-358 @ 0xfffffe9a │ │ │ │ @@ -443261,25 +443261,25 @@ │ │ │ │ movwls r2, #58112 @ 0xe300 │ │ │ │ @ instruction: 0x464b461c │ │ │ │ strbmi r9, [r1], r8, lsl #10 │ │ │ │ @ instruction: 0xe05b4698 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ - rsbeq pc, r1, sl, asr #3 │ │ │ │ - rsbeq r8, r3, sl, lsl sp │ │ │ │ - rsbeq r2, r2, r6, lsr r3 │ │ │ │ - ldrdeq r8, [r3], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r8, r3, r8, asr #24 │ │ │ │ - rsbeq r8, r3, lr, lsr ip │ │ │ │ - rsbeq r8, r3, sl, asr #22 │ │ │ │ - rsbeq r8, r3, ip, lsl #22 │ │ │ │ - rsbeq r2, r2, r8, lsr #2 │ │ │ │ - rsbeq r8, r3, r2, lsl sl │ │ │ │ - rsbeq r2, r2, lr, lsr #32 │ │ │ │ + rsbeq pc, r1, lr, asr #3 │ │ │ │ + rsbeq r8, r3, lr, lsl sp │ │ │ │ + rsbeq r2, r2, sl, lsr r3 │ │ │ │ + rsbeq r8, r3, r2, ror #25 │ │ │ │ + rsbeq r8, r3, ip, asr #24 │ │ │ │ + rsbeq r8, r3, r2, asr #24 │ │ │ │ + rsbeq r8, r3, lr, asr #22 │ │ │ │ + rsbeq r8, r3, r0, lsl fp │ │ │ │ + rsbeq r2, r2, ip, lsr #2 │ │ │ │ + rsbeq r8, r3, r6, lsl sl │ │ │ │ + rsbeq r2, r2, r2, lsr r0 │ │ │ │ @ instruction: 0x46406835 │ │ │ │ @ instruction: 0x462a991e │ │ │ │ @ instruction: 0xf894f371 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ blvc 9ff550 │ │ │ │ ldcvs 5, cr15, [r0], #4 │ │ │ │ blmi 13bf7c4 │ │ │ │ @@ -443984,64 +443984,64 @@ │ │ │ │ @ instruction: 0xf8f2f653 │ │ │ │ @ instruction: 0xf04f4837 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9acf653 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e4ff │ │ │ │ ... │ │ │ │ - ldrdeq r8, [r3], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r8, r3, lr, asr #13 │ │ │ │ - rsbeq r1, r2, r6, ror #25 │ │ │ │ - rsbeq r8, r3, ip, lsr #13 │ │ │ │ - rsbeq r1, r2, lr, asr #25 │ │ │ │ - rsbeq r8, r3, r6, lsr r6 │ │ │ │ - rsbeq r8, r3, r8, asr #11 │ │ │ │ - rsbeq r1, r2, r2, ror #23 │ │ │ │ - rsbeq r8, r3, r4, lsr #11 │ │ │ │ - rsbeq r1, r2, r8, asr #23 │ │ │ │ - rsbeq r8, r3, r6, lsr #10 │ │ │ │ - rsbeq r1, r2, lr, lsr fp │ │ │ │ - rsbeq r8, r3, r8, asr r4 │ │ │ │ - rsbeq r1, r2, r2, ror sl │ │ │ │ - rsbeq r8, r3, r8, lsr r4 │ │ │ │ - rsbeq r1, r2, r2, asr sl │ │ │ │ - rsbeq r8, r3, r2, ror #7 │ │ │ │ - rsbeq r8, r3, r0, ror #7 │ │ │ │ - strdeq r1, [r2], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r8, r3, r0, asr #7 │ │ │ │ - ldrdeq r1, [r2], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r8, r3, r6, ror r3 │ │ │ │ - mlseq r2, r0, r9, r1 │ │ │ │ - rsbeq r8, r3, r4, asr r3 │ │ │ │ - rsbeq r1, r2, lr, ror #18 │ │ │ │ - rsbeq r8, r3, r0, lsl #6 │ │ │ │ + ldrdeq r8, [r3], #-106 @ 0xffffff96 @ │ │ │ │ + ldrdeq r8, [r3], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r1, r2, sl, ror #25 │ │ │ │ + strhteq r8, [r3], #-96 @ 0xffffffa0 │ │ │ │ + ldrdeq r1, [r2], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r8, r3, sl, lsr r6 │ │ │ │ + rsbeq r8, r3, ip, asr #11 │ │ │ │ + rsbeq r1, r2, r6, ror #23 │ │ │ │ + rsbeq r8, r3, r8, lsr #11 │ │ │ │ + rsbeq r1, r2, ip, asr #23 │ │ │ │ + rsbeq r8, r3, sl, lsr #10 │ │ │ │ + rsbeq r1, r2, r2, asr #22 │ │ │ │ + rsbeq r8, r3, ip, asr r4 │ │ │ │ + rsbeq r1, r2, r6, ror sl │ │ │ │ + rsbeq r8, r3, ip, lsr r4 │ │ │ │ + rsbeq r1, r2, r6, asr sl │ │ │ │ + rsbeq r8, r3, r6, ror #7 │ │ │ │ + rsbeq r8, r3, r4, ror #7 │ │ │ │ + strdeq r1, [r2], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r8, r3, r4, asr #7 │ │ │ │ + ldrdeq r1, [r2], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r8, r3, sl, ror r3 │ │ │ │ + mlseq r2, r4, r9, r1 │ │ │ │ + rsbeq r8, r3, r8, asr r3 │ │ │ │ + rsbeq r1, r2, r2, ror r9 │ │ │ │ rsbeq r8, r3, r4, lsl #6 │ │ │ │ - rsbeq r1, r2, lr, lsl r9 │ │ │ │ - rsbeq r8, r3, r4, ror #5 │ │ │ │ - strdeq r1, [r2], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r8, r3, ip, lsl r2 │ │ │ │ - rsbeq r1, r2, r6, lsr r8 │ │ │ │ - strdeq r8, [r3], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r1, r2, r4, lsl r8 │ │ │ │ - ldrdeq r8, [r3], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r1, r2, lr, ror #15 │ │ │ │ - strhteq r8, [r3], #-16 │ │ │ │ - rsbeq r1, r2, sl, asr #15 │ │ │ │ - rsbeq r8, r3, lr, asr r1 │ │ │ │ - rsbeq r8, r3, r8, lsl #2 │ │ │ │ - rsbeq r8, r3, r6, lsl r0 │ │ │ │ - rsbeq r7, r3, ip, lsr pc │ │ │ │ - rsbeq r1, r2, r8, asr r5 │ │ │ │ - rsbeq r7, r3, lr, lsl pc │ │ │ │ - rsbeq r1, r2, sl, lsr r5 │ │ │ │ - rsbeq r7, r3, r0, lsl #30 │ │ │ │ - rsbeq r1, r2, ip, lsl r5 │ │ │ │ - rsbeq r7, r3, r4, asr #29 │ │ │ │ - rsbeq r7, r3, ip, asr lr │ │ │ │ - rsbeq r1, r2, r6, ror r4 │ │ │ │ + rsbeq r8, r3, r8, lsl #6 │ │ │ │ + rsbeq r1, r2, r2, lsr #18 │ │ │ │ + rsbeq r8, r3, r8, ror #5 │ │ │ │ + rsbeq r1, r2, r0, lsl #18 │ │ │ │ + rsbeq r8, r3, r0, lsr #4 │ │ │ │ + rsbeq r1, r2, sl, lsr r8 │ │ │ │ + rsbeq r8, r3, r0, lsl #4 │ │ │ │ + rsbeq r1, r2, r8, lsl r8 │ │ │ │ + ldrdeq r8, [r3], #-24 @ 0xffffffe8 @ │ │ │ │ + strdeq r1, [r2], #-114 @ 0xffffff8e @ │ │ │ │ + strhteq r8, [r3], #-20 @ 0xffffffec │ │ │ │ + rsbeq r1, r2, lr, asr #15 │ │ │ │ + rsbeq r8, r3, r2, ror #2 │ │ │ │ + rsbeq r8, r3, ip, lsl #2 │ │ │ │ + rsbeq r8, r3, sl, lsl r0 │ │ │ │ + rsbeq r7, r3, r0, asr #30 │ │ │ │ + rsbeq r1, r2, ip, asr r5 │ │ │ │ + rsbeq r7, r3, r2, lsr #30 │ │ │ │ + rsbeq r1, r2, lr, lsr r5 │ │ │ │ + rsbeq r7, r3, r4, lsl #30 │ │ │ │ + rsbeq r1, r2, r0, lsr #10 │ │ │ │ + rsbeq r7, r3, r8, asr #29 │ │ │ │ + rsbeq r7, r3, r0, ror #28 │ │ │ │ + rsbeq r1, r2, sl, ror r4 │ │ │ │ strne pc, [r4], #2271 @ 0x8df │ │ │ │ ldrbtmi r4, [r9], #-1584 @ 0xfffff9d0 │ │ │ │ blx c01872 │ │ │ │ @ instruction: 0xf8dfb148 │ │ │ │ @ instruction: 0x4630447c │ │ │ │ @ instruction: 0x4621447c │ │ │ │ ldc2l 3, cr15, [r8, #404]! @ 0x194 │ │ │ │ @@ -444324,70 +444324,70 @@ │ │ │ │ @ instruction: 0xf652300c │ │ │ │ ldmdami ip!, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6524478 │ │ │ │ ldrb pc, [r8], -r1, lsl #30 @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ - rsbeq r2, r7, r6, ror ip │ │ │ │ - strhteq r4, [r3], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq r9, r1, r4, asr r4 │ │ │ │ - rsbeq r1, r2, sl, ror #9 │ │ │ │ - mlseq r3, lr, lr, r3 │ │ │ │ - rsbeq r5, r3, r2, lsr r0 │ │ │ │ - rsbeq r5, r3, r6, lsr #32 │ │ │ │ - rsbeq r3, r3, lr, lsr pc │ │ │ │ - strhteq r7, [r3], #-194 @ 0xffffff3e │ │ │ │ - rsbeq r1, r2, lr, asr #5 │ │ │ │ - rsbeq r7, r3, r8, lsl #25 │ │ │ │ - rsbeq r1, r2, r2, lsr #5 │ │ │ │ - rsbeq r7, r3, lr, ror #24 │ │ │ │ - rsbeq r1, r2, r8, lsl #5 │ │ │ │ - rsbeq r7, r3, r2, asr ip │ │ │ │ - rsbeq r1, r2, ip, ror #4 │ │ │ │ - rsbeq r7, r3, r8, lsr ip │ │ │ │ - rsbeq r1, r2, r2, asr r2 │ │ │ │ - rsbeq r7, r3, r6, asr #23 │ │ │ │ - rsbeq r1, r2, r2, ror #3 │ │ │ │ - rsbeq r7, r3, sl, lsr #23 │ │ │ │ - rsbeq r1, r2, r4, asr #3 │ │ │ │ - mlseq r3, r0, fp, r7 │ │ │ │ - rsbeq r1, r2, sl, lsr #3 │ │ │ │ - rsbeq r7, r3, r4, ror fp │ │ │ │ - rsbeq r1, r2, lr, lsl #3 │ │ │ │ - rsbeq r7, r3, r4, lsr fp │ │ │ │ - rsbeq r1, r2, lr, asr #2 │ │ │ │ - rsbeq r7, r3, r6, lsl fp │ │ │ │ - rsbeq r1, r2, r2, lsr r1 │ │ │ │ - strdeq r7, [r3], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r1, r2, r2, lsl r1 │ │ │ │ - ldrdeq r7, [r3], #-174 @ 0xffffff52 @ │ │ │ │ - strdeq r1, [r2], #-8 @ │ │ │ │ - rsbeq r7, r3, r2, asr #21 │ │ │ │ - ldrdeq r1, [r2], #-12 @ │ │ │ │ - rsbeq r7, r3, r6, lsr #21 │ │ │ │ - rsbeq r1, r2, r0, asr #1 │ │ │ │ - rsbeq r7, r3, r8, lsl #21 │ │ │ │ - rsbeq r1, r2, r2, lsr #1 │ │ │ │ - rsbeq r7, r3, r6, ror #20 │ │ │ │ - rsbeq r1, r2, r0, lsl #1 │ │ │ │ - rsbeq r7, r3, sl, asr #20 │ │ │ │ - rsbeq r1, r2, r4, rrx │ │ │ │ - rsbeq r7, r3, lr, lsr #20 │ │ │ │ - rsbeq r1, r2, r8, asr #32 │ │ │ │ - rsbeq r7, r3, r6, ror r9 │ │ │ │ - mlseq r2, r2, pc, r0 @ │ │ │ │ - rsbeq r7, r3, sl, asr r9 │ │ │ │ - rsbeq r0, r2, r4, ror pc │ │ │ │ - rsbeq r7, r3, lr, lsr r9 │ │ │ │ - rsbeq r0, r2, r8, asr pc │ │ │ │ - rsbeq r7, r3, r2, lsr #18 │ │ │ │ - rsbeq r0, r2, ip, lsr pc │ │ │ │ - rsbeq r7, r3, r6, lsl #18 │ │ │ │ - rsbeq r0, r2, r0, lsr #30 │ │ │ │ + rsbeq r2, r7, sl, ror ip │ │ │ │ + strhteq r4, [r3], #-100 @ 0xffffff9c │ │ │ │ + rsbeq r9, r1, r8, asr r4 │ │ │ │ + rsbeq r1, r2, lr, ror #9 │ │ │ │ + rsbeq r3, r3, r2, lsr #29 │ │ │ │ + rsbeq r5, r3, r6, lsr r0 │ │ │ │ + rsbeq r5, r3, sl, lsr #32 │ │ │ │ + rsbeq r3, r3, r2, asr #30 │ │ │ │ + strhteq r7, [r3], #-198 @ 0xffffff3a │ │ │ │ + ldrdeq r1, [r2], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r7, r3, ip, lsl #25 │ │ │ │ + rsbeq r1, r2, r6, lsr #5 │ │ │ │ + rsbeq r7, r3, r2, ror ip │ │ │ │ + rsbeq r1, r2, ip, lsl #5 │ │ │ │ + rsbeq r7, r3, r6, asr ip │ │ │ │ + rsbeq r1, r2, r0, ror r2 │ │ │ │ + rsbeq r7, r3, ip, lsr ip │ │ │ │ + rsbeq r1, r2, r6, asr r2 │ │ │ │ + rsbeq r7, r3, sl, asr #23 │ │ │ │ + rsbeq r1, r2, r6, ror #3 │ │ │ │ + rsbeq r7, r3, lr, lsr #23 │ │ │ │ + rsbeq r1, r2, r8, asr #3 │ │ │ │ + mlseq r3, r4, fp, r7 │ │ │ │ + rsbeq r1, r2, lr, lsr #3 │ │ │ │ + rsbeq r7, r3, r8, ror fp │ │ │ │ + mlseq r2, r2, r1, r1 │ │ │ │ + rsbeq r7, r3, r8, lsr fp │ │ │ │ + rsbeq r1, r2, r2, asr r1 │ │ │ │ + rsbeq r7, r3, sl, lsl fp │ │ │ │ + rsbeq r1, r2, r6, lsr r1 │ │ │ │ + strdeq r7, [r3], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r1, r2, r6, lsl r1 │ │ │ │ + rsbeq r7, r3, r2, ror #21 │ │ │ │ + strdeq r1, [r2], #-12 @ │ │ │ │ + rsbeq r7, r3, r6, asr #21 │ │ │ │ + rsbeq r1, r2, r0, ror #1 │ │ │ │ + rsbeq r7, r3, sl, lsr #21 │ │ │ │ + rsbeq r1, r2, r4, asr #1 │ │ │ │ + rsbeq r7, r3, ip, lsl #21 │ │ │ │ + rsbeq r1, r2, r6, lsr #1 │ │ │ │ + rsbeq r7, r3, sl, ror #20 │ │ │ │ + rsbeq r1, r2, r4, lsl #1 │ │ │ │ + rsbeq r7, r3, lr, asr #20 │ │ │ │ + rsbeq r1, r2, r8, rrx │ │ │ │ + rsbeq r7, r3, r2, lsr sl │ │ │ │ + rsbeq r1, r2, ip, asr #32 │ │ │ │ + rsbeq r7, r3, sl, ror r9 │ │ │ │ + mlseq r2, r6, pc, r0 @ │ │ │ │ + rsbeq r7, r3, lr, asr r9 │ │ │ │ + rsbeq r0, r2, r8, ror pc │ │ │ │ + rsbeq r7, r3, r2, asr #18 │ │ │ │ + rsbeq r0, r2, ip, asr pc │ │ │ │ + rsbeq r7, r3, r6, lsr #18 │ │ │ │ + rsbeq r0, r2, r0, asr #30 │ │ │ │ + rsbeq r7, r3, sl, lsl #18 │ │ │ │ + rsbeq r0, r2, r4, lsr #30 │ │ │ │ ldrteq pc, [ip], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0x11acf640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r4, #328] @ 0x148 │ │ │ │ ldrteq pc, [r0], #2271 @ 0x8df @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6524478 │ │ │ │ @@ -444684,61 +444684,61 @@ │ │ │ │ ldc2 6, cr15, [r8], #-328 @ 0xfffffeb8 │ │ │ │ svclt 0x0000e689 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00f0cccc │ │ │ │ - rsbeq r7, r3, r0, lsl #16 │ │ │ │ - rsbeq r0, r2, r8, lsl lr │ │ │ │ - ldrdeq r7, [r3], #-126 @ 0xffffff82 @ │ │ │ │ - strdeq r0, [r2], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r7, r3, r8, lsr #15 │ │ │ │ - rsbeq r0, r2, r2, asr #27 │ │ │ │ - rsbeq r7, r3, r6, lsl #15 │ │ │ │ - rsbeq r0, r2, r0, lsr #27 │ │ │ │ - rsbeq r7, r3, r4, ror #14 │ │ │ │ - rsbeq r0, r2, lr, ror sp │ │ │ │ - rsbeq r7, r3, r2, asr #14 │ │ │ │ - rsbeq r0, r2, ip, asr sp │ │ │ │ - rsbeq r7, r3, r0, lsl r7 │ │ │ │ - rsbeq r0, r2, ip, lsr #26 │ │ │ │ - strdeq r7, [r3], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r0, r2, lr, lsl #26 │ │ │ │ - ldrdeq r7, [r3], #-106 @ 0xffffff96 @ │ │ │ │ - strdeq r0, [r2], #-196 @ 0xffffff3c @ │ │ │ │ - strhteq r7, [r3], #-110 @ 0xffffff92 │ │ │ │ - ldrdeq r0, [r2], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r7, r3, r2, lsr #13 │ │ │ │ - strhteq r0, [r2], #-204 @ 0xffffff34 │ │ │ │ - rsbeq r7, r3, r6, lsl #13 │ │ │ │ - rsbeq r0, r2, r0, lsr #25 │ │ │ │ - rsbeq r7, r3, ip, asr r6 │ │ │ │ - rsbeq r0, r2, r8, ror ip │ │ │ │ - rsbeq r7, r3, r4, asr #12 │ │ │ │ - rsbeq r0, r2, r0, ror #24 │ │ │ │ - rsbeq sp, r1, lr, asr sl │ │ │ │ - rsbeq r7, r3, r4, ror #11 │ │ │ │ - rsbeq r0, r2, r0, lsl #24 │ │ │ │ - rsbeq r1, r3, r6, lsl fp │ │ │ │ - strhteq r7, [r3], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r0, r2, ip, asr #23 │ │ │ │ - strdeq sp, [r1], #-144 @ 0xffffff70 @ │ │ │ │ - mlseq r2, r6, fp, r0 │ │ │ │ - rsbeq r7, r3, r0, lsr #9 │ │ │ │ - strdeq r7, [r3], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r0, r2, lr, lsl #20 │ │ │ │ - ldrdeq r7, [r3], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r0, r2, lr, ror #19 │ │ │ │ - strhteq r7, [r3], #-50 @ 0xffffffce │ │ │ │ - rsbeq r0, r2, lr, asr #19 │ │ │ │ - mlseq r3, r2, r3, r7 │ │ │ │ - rsbeq r0, r2, lr, lsr #19 │ │ │ │ - rsbeq r7, r3, r2, ror r3 │ │ │ │ - rsbeq r0, r2, lr, lsl #19 │ │ │ │ + rsbeq r7, r3, r4, lsl #16 │ │ │ │ + rsbeq r0, r2, ip, lsl lr │ │ │ │ + rsbeq r7, r3, r2, ror #15 │ │ │ │ + strdeq r0, [r2], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r7, r3, ip, lsr #15 │ │ │ │ + rsbeq r0, r2, r6, asr #27 │ │ │ │ + rsbeq r7, r3, sl, lsl #15 │ │ │ │ + rsbeq r0, r2, r4, lsr #27 │ │ │ │ + rsbeq r7, r3, r8, ror #14 │ │ │ │ + rsbeq r0, r2, r2, lsl #27 │ │ │ │ + rsbeq r7, r3, r6, asr #14 │ │ │ │ + rsbeq r0, r2, r0, ror #26 │ │ │ │ + rsbeq r7, r3, r4, lsl r7 │ │ │ │ + rsbeq r0, r2, r0, lsr sp │ │ │ │ + strdeq r7, [r3], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r0, r2, r2, lsl sp │ │ │ │ + ldrdeq r7, [r3], #-110 @ 0xffffff92 @ │ │ │ │ + strdeq r0, [r2], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r7, r3, r2, asr #13 │ │ │ │ + ldrdeq r0, [r2], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r7, r3, r6, lsr #13 │ │ │ │ + rsbeq r0, r2, r0, asr #25 │ │ │ │ + rsbeq r7, r3, sl, lsl #13 │ │ │ │ + rsbeq r0, r2, r4, lsr #25 │ │ │ │ + rsbeq r7, r3, r0, ror #12 │ │ │ │ + rsbeq r0, r2, ip, ror ip │ │ │ │ + rsbeq r7, r3, r8, asr #12 │ │ │ │ + rsbeq r0, r2, r4, ror #24 │ │ │ │ + rsbeq sp, r1, r2, ror #20 │ │ │ │ + rsbeq r7, r3, r8, ror #11 │ │ │ │ + rsbeq r0, r2, r4, lsl #24 │ │ │ │ + rsbeq r1, r3, sl, lsl fp │ │ │ │ + strhteq r7, [r3], #-84 @ 0xffffffac │ │ │ │ + ldrdeq r0, [r2], #-176 @ 0xffffff50 @ │ │ │ │ + strdeq sp, [r1], #-148 @ 0xffffff6c @ │ │ │ │ + mlseq r2, sl, fp, r0 │ │ │ │ + rsbeq r7, r3, r4, lsr #9 │ │ │ │ + strdeq r7, [r3], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r0, r2, r2, lsl sl │ │ │ │ + ldrdeq r7, [r3], #-54 @ 0xffffffca @ │ │ │ │ + strdeq r0, [r2], #-146 @ 0xffffff6e @ │ │ │ │ + strhteq r7, [r3], #-54 @ 0xffffffca │ │ │ │ + ldrdeq r0, [r2], #-146 @ 0xffffff6e @ │ │ │ │ + mlseq r3, r6, r3, r7 │ │ │ │ + strhteq r0, [r2], #-146 @ 0xffffff6e │ │ │ │ + rsbeq r7, r3, r6, ror r3 │ │ │ │ + mlseq r2, r2, r9, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1c7c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ addslt r2, r0, ip, lsl #13 │ │ │ │ pkhtbcc pc, r8, pc, asr #17 @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -445155,103 +445155,103 @@ │ │ │ │ svccc 0x00e51eb8 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00d99999 │ │ │ │ rsbeq r9, sp, lr, lsr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r3, r0, asr #4 │ │ │ │ + rsbeq r7, r3, r4, asr #4 │ │ │ │ @ instruction: 0xffffd897 │ │ │ │ - rsbeq r7, r3, r6, asr r2 │ │ │ │ - rsbeq r7, r3, ip, asr #4 │ │ │ │ + rsbeq r7, r3, sl, asr r2 │ │ │ │ + rsbeq r7, r3, r0, asr r2 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - ldrdeq r7, [r3], #-24 @ 0xffffffe8 @ │ │ │ │ - strdeq r0, [r2], #-114 @ 0xffffff8e @ │ │ │ │ + ldrdeq r7, [r3], #-28 @ 0xffffffe4 @ │ │ │ │ + strdeq r0, [r2], #-118 @ 0xffffff8a @ │ │ │ │ rsbeq r9, sp, r8, lsl #7 │ │ │ │ - mlseq r3, ip, r1, r7 │ │ │ │ - strhteq r0, [r2], #-118 @ 0xffffff8a │ │ │ │ + rsbeq r7, r3, r0, lsr #3 │ │ │ │ + strhteq r0, [r2], #-122 @ 0xffffff86 │ │ │ │ @ instruction: 0xffffcd7b │ │ │ │ @ instruction: 0xffffccd7 │ │ │ │ - rsbeq r7, r3, r6, asr r1 │ │ │ │ - rsbeq r0, r2, r0, ror r7 │ │ │ │ - rsbeq r7, r3, r8, lsr r1 │ │ │ │ - rsbeq r0, r2, r2, asr r7 │ │ │ │ + rsbeq r7, r3, sl, asr r1 │ │ │ │ + rsbeq r0, r2, r4, ror r7 │ │ │ │ + rsbeq r7, r3, ip, lsr r1 │ │ │ │ + rsbeq r0, r2, r6, asr r7 │ │ │ │ @ instruction: 0xffffcbfb │ │ │ │ @ instruction: 0xffffcab3 │ │ │ │ - strdeq r7, [r3], #-2 @ │ │ │ │ - rsbeq r0, r2, ip, lsl #14 │ │ │ │ - ldrdeq r7, [r3], #-4 @ │ │ │ │ - rsbeq r0, r2, lr, ror #13 │ │ │ │ - rsbeq r7, r3, r6, lsr #2 │ │ │ │ - rsbeq r3, r3, r2, lsl #9 │ │ │ │ - rsbeq r7, r3, r6, lsl #1 │ │ │ │ - rsbeq r0, r2, r0, lsr #13 │ │ │ │ strdeq r7, [r3], #-6 @ │ │ │ │ - rsbeq r3, r3, r4, ror #7 │ │ │ │ - rsbeq r7, r3, r8, lsr r0 │ │ │ │ - rsbeq r0, r2, r2, asr r6 │ │ │ │ - rsbeq r7, r3, r6, lsl r0 │ │ │ │ - rsbeq r0, r2, lr, lsr #12 │ │ │ │ - rsbeq r7, r3, r0, lsr #1 │ │ │ │ - rsbeq r3, r3, sl, lsl r4 │ │ │ │ + rsbeq r0, r2, r0, lsl r7 │ │ │ │ + ldrdeq r7, [r3], #-8 @ │ │ │ │ + strdeq r0, [r2], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r7, r3, sl, lsr #2 │ │ │ │ + rsbeq r3, r3, r6, lsl #9 │ │ │ │ + rsbeq r7, r3, sl, lsl #1 │ │ │ │ + rsbeq r0, r2, r4, lsr #13 │ │ │ │ + strdeq r7, [r3], #-10 @ │ │ │ │ + rsbeq r3, r3, r8, ror #7 │ │ │ │ + rsbeq r7, r3, ip, lsr r0 │ │ │ │ + rsbeq r0, r2, r6, asr r6 │ │ │ │ + rsbeq r7, r3, sl, lsl r0 │ │ │ │ + rsbeq r0, r2, r2, lsr r6 │ │ │ │ + rsbeq r7, r3, r4, lsr #1 │ │ │ │ + rsbeq r3, r3, lr, lsl r4 │ │ │ │ + rsbeq r6, r3, sl, asr #31 │ │ │ │ + rsbeq r0, r2, r4, ror #11 │ │ │ │ + strdeq r4, [r3], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq r7, r3, r0, ror r0 │ │ │ │ + rsbeq r6, r3, sl, ror pc │ │ │ │ + mlseq r2, r4, r5, r0 │ │ │ │ + rsbeq r7, r3, r0, asr r0 │ │ │ │ + ldrdeq r3, [r3], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r6, r3, lr, lsr #30 │ │ │ │ + rsbeq r0, r2, sl, asr #10 │ │ │ │ + rsbeq r7, r3, ip │ │ │ │ + rsbeq r4, r3, lr, asr #7 │ │ │ │ + rsbeq r6, r3, r8, asr #29 │ │ │ │ + rsbeq r0, r2, r4, ror #9 │ │ │ │ + ldrdeq r6, [r3], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r7, r3, sl │ │ │ │ + rsbeq r6, r3, lr, ror lr │ │ │ │ + mlseq r2, sl, r4, r0 │ │ │ │ + rsbeq r4, r3, r4, ror #9 │ │ │ │ + rsbeq r6, r3, sl, ror #31 │ │ │ │ + rsbeq r6, r3, r2, asr #28 │ │ │ │ + rsbeq r0, r2, lr, asr r4 │ │ │ │ + rsbeq r4, r3, r8, lsl #10 │ │ │ │ rsbeq r6, r3, r6, asr #31 │ │ │ │ - rsbeq r0, r2, r0, ror #11 │ │ │ │ - strdeq r4, [r3], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r7, r3, ip, rrx │ │ │ │ - rsbeq r6, r3, r6, ror pc │ │ │ │ - mlseq r2, r0, r5, r0 │ │ │ │ - rsbeq r7, r3, ip, asr #32 │ │ │ │ - ldrdeq r3, [r3], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r6, r3, sl, lsr #30 │ │ │ │ - rsbeq r0, r2, r6, asr #10 │ │ │ │ - rsbeq r7, r3, r8 │ │ │ │ - rsbeq r4, r3, sl, asr #7 │ │ │ │ - rsbeq r6, r3, r4, asr #29 │ │ │ │ - rsbeq r0, r2, r0, ror #9 │ │ │ │ - ldrdeq r6, [r3], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r7, r3, r6 │ │ │ │ - rsbeq r6, r3, sl, ror lr │ │ │ │ - mlseq r2, r6, r4, r0 │ │ │ │ - rsbeq r4, r3, r0, ror #9 │ │ │ │ - rsbeq r6, r3, r6, ror #31 │ │ │ │ - rsbeq r6, r3, lr, lsr lr │ │ │ │ - rsbeq r0, r2, sl, asr r4 │ │ │ │ - rsbeq r4, r3, r4, lsl #10 │ │ │ │ - rsbeq r6, r3, r2, asr #31 │ │ │ │ - rsbeq r6, r3, r2, lsl #28 │ │ │ │ - rsbeq r0, r2, lr, lsl r4 │ │ │ │ - rsbeq r6, r3, ip, lsr #31 │ │ │ │ - rsbeq r6, r3, r6, ror #31 │ │ │ │ - rsbeq r6, r3, r6, asr #27 │ │ │ │ - rsbeq r0, r2, r2, ror #7 │ │ │ │ - rsbeq r4, r3, r2, ror #10 │ │ │ │ - strhteq r6, [r3], #-250 @ 0xffffff06 │ │ │ │ - rsbeq r6, r3, ip, ror sp │ │ │ │ - mlseq r2, r8, r3, r0 │ │ │ │ - mlseq r3, r4, pc, r6 @ │ │ │ │ - rsbeq r7, r3, r6, lsr #32 │ │ │ │ - rsbeq r6, r3, r2, lsr sp │ │ │ │ - rsbeq r0, r2, lr, asr #6 │ │ │ │ - rsbeq r7, r3, r2, lsl #1 │ │ │ │ - rsbeq r7, r3, r0 │ │ │ │ - rsbeq r7, r3, r0, rrx │ │ │ │ - rsbeq r6, r3, lr, ror #25 │ │ │ │ - rsbeq r0, r2, sl, lsl #6 │ │ │ │ - rsbeq r7, r3, r0, asr #32 │ │ │ │ - mlseq r3, r6, r0, r7 │ │ │ │ - strhteq r6, [r3], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r0, r2, ip, asr #5 │ │ │ │ - rsbeq r7, r3, r4, lsl #1 │ │ │ │ - rsbeq r7, r3, r2, ror #1 │ │ │ │ - rsbeq r6, r3, r4, ror ip │ │ │ │ - mlseq r2, r0, r2, r0 │ │ │ │ - rsbeq r7, r3, lr, asr #1 │ │ │ │ - rsbeq r7, r3, r6, lsr #2 │ │ │ │ - rsbeq r6, r3, ip, lsr #24 │ │ │ │ - rsbeq r0, r2, r8, asr #4 │ │ │ │ + rsbeq r6, r3, r6, lsl #28 │ │ │ │ + rsbeq r0, r2, r2, lsr #8 │ │ │ │ + strhteq r6, [r3], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r6, r3, sl, ror #31 │ │ │ │ + rsbeq r6, r3, sl, asr #27 │ │ │ │ + rsbeq r0, r2, r6, ror #7 │ │ │ │ + rsbeq r4, r3, r6, ror #10 │ │ │ │ + strhteq r6, [r3], #-254 @ 0xffffff02 │ │ │ │ + rsbeq r6, r3, r0, lsl #27 │ │ │ │ + mlseq r2, ip, r3, r0 │ │ │ │ + mlseq r3, r8, pc, r6 @ │ │ │ │ + rsbeq r7, r3, sl, lsr #32 │ │ │ │ + rsbeq r6, r3, r6, lsr sp │ │ │ │ + rsbeq r0, r2, r2, asr r3 │ │ │ │ + rsbeq r7, r3, r6, lsl #1 │ │ │ │ + rsbeq r7, r3, r4 │ │ │ │ + rsbeq r7, r3, r4, rrx │ │ │ │ + strdeq r6, [r3], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r0, r2, lr, lsl #6 │ │ │ │ + rsbeq r7, r3, r4, asr #32 │ │ │ │ + mlseq r3, sl, r0, r7 │ │ │ │ + strhteq r6, [r3], #-196 @ 0xffffff3c │ │ │ │ + ldrdeq r0, [r2], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r7, r3, r8, lsl #1 │ │ │ │ + rsbeq r7, r3, r6, ror #1 │ │ │ │ + rsbeq r6, r3, r8, ror ip │ │ │ │ + mlseq r2, r4, r2, r0 │ │ │ │ + ldrdeq r7, [r3], #-2 @ │ │ │ │ + rsbeq r7, r3, sl, lsr #2 │ │ │ │ + rsbeq r6, r3, r0, lsr ip │ │ │ │ + rsbeq r0, r2, ip, asr #4 │ │ │ │ blne 1581440 │ │ │ │ stmdbmi pc, {r9, sp}^ @ │ │ │ │ tstpeq r8, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ blcs 2018b0 │ │ │ │ vmov.f32 s8, s24 │ │ │ │ andls r0, r0, r1, asr #22 │ │ │ │ @@ -445324,34 +445324,34 @@ │ │ │ │ ldrbtmi r2, [r8], #-418 @ 0xfffffe5e │ │ │ │ @ instruction: 0xf651300c │ │ │ │ ldmdami r8, {r0, r1, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff2ef651 │ │ │ │ bllt ff283ef8 │ │ │ │ ... │ │ │ │ - strhteq r6, [r3], #-252 @ 0xffffff04 │ │ │ │ - rsbeq r6, r3, sl, ror #30 │ │ │ │ - rsbeq r6, r3, r2, asr sl │ │ │ │ - rsbeq r0, r2, lr, rrx │ │ │ │ - ldrdeq r6, [r3], #-244 @ 0xffffff0c @ │ │ │ │ - mlseq r3, r4, pc, r6 @ │ │ │ │ - rsbeq r6, r3, r6, lsl sl │ │ │ │ - rsbeq r0, r2, r2, lsr r0 │ │ │ │ - strhteq r6, [r3], #-242 @ 0xffffff0e │ │ │ │ - rsbeq r7, r3, r0, lsl r0 │ │ │ │ - ldrdeq r6, [r3], #-154 @ 0xffffff66 @ │ │ │ │ - strdeq pc, [r1], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r7, r3, ip, asr r0 │ │ │ │ - strdeq r6, [r3], #-252 @ 0xffffff04 @ │ │ │ │ - mlseq r3, lr, r9, r6 │ │ │ │ - strhteq pc, [r1], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r7, r3, lr, lsr r0 │ │ │ │ - rsbeq r7, r3, sl, ror r0 │ │ │ │ - rsbeq r6, r3, lr, asr r9 │ │ │ │ - rsbeq pc, r1, sl, ror pc @ │ │ │ │ + rsbeq r6, r3, r0, asr #31 │ │ │ │ + rsbeq r6, r3, lr, ror #30 │ │ │ │ + rsbeq r6, r3, r6, asr sl │ │ │ │ + rsbeq r0, r2, r2, ror r0 │ │ │ │ + ldrdeq r6, [r3], #-248 @ 0xffffff08 @ │ │ │ │ + mlseq r3, r8, pc, r6 @ │ │ │ │ + rsbeq r6, r3, sl, lsl sl │ │ │ │ + rsbeq r0, r2, r6, lsr r0 │ │ │ │ + strhteq r6, [r3], #-246 @ 0xffffff0a │ │ │ │ + rsbeq r7, r3, r4, lsl r0 │ │ │ │ + ldrdeq r6, [r3], #-158 @ 0xffffff62 @ │ │ │ │ + strdeq pc, [r1], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r7, r3, r0, rrx │ │ │ │ + rsbeq r7, r3, r0 │ │ │ │ + rsbeq r6, r3, r2, lsr #19 │ │ │ │ + strhteq pc, [r1], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r7, r3, r2, asr #32 │ │ │ │ + rsbeq r7, r3, lr, ror r0 │ │ │ │ + rsbeq r6, r3, r2, ror #18 │ │ │ │ + rsbeq pc, r1, lr, ror pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed1d15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx c03f66 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -445361,16 +445361,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 1, pc, cr8, cr1, {2} @ │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6514478 │ │ │ │ blls 245b1c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r6, r3, r8, asr #17 │ │ │ │ - rsbeq pc, r1, r4, ror #29 │ │ │ │ + rsbeq r6, r3, ip, asr #17 │ │ │ │ + rsbeq pc, r1, r8, ror #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed1d1ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ vmin.u d20, d0, d4 │ │ │ │ ldmdblt r8, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -445467,16 +445467,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf651300c │ │ │ │ stmdami r5, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 6, 0, pc, cr14, cr1, {2} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r6, r3, sl, asr #28 │ │ │ │ - rsbeq pc, r1, sl, lsr sp @ │ │ │ │ + rsbeq r6, r3, lr, asr #28 │ │ │ │ + rsbeq pc, r1, lr, lsr sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed1d350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s16 d25, d12, d1 │ │ │ │ bls 244780 │ │ │ │ @@ -445489,16 +445489,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf651300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 6, cr15, [r2, #324]! @ 0x144 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - strdeq r6, [r3], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq pc, r1, r2, ror #25 │ │ │ │ + strdeq r6, [r3], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq pc, r1, r6, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1d3a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 74a130 │ │ │ │ blmi 7723c8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -445519,15 +445519,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ b f03b34 │ │ │ │ rsbeq r8, sp, sl, asr r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r6, [r3], #-216 @ 0xffffff28 │ │ │ │ + strhteq r6, [r3], #-220 @ 0xffffff24 │ │ │ │ rsbeq r8, sp, r2, lsr #16 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r2, [r5], -r1, lsl #8 │ │ │ │ @@ -445570,16 +445570,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r6], {81} @ 0x51 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf6514478 │ │ │ │ ldr pc, [r4, r1, asr #26]! │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - strhteq r6, [r3], #-192 @ 0xffffff40 │ │ │ │ - rsbeq pc, r1, r0, lsr #23 │ │ │ │ + strhteq r6, [r3], #-196 @ 0xffffff3c │ │ │ │ + rsbeq pc, r1, r4, lsr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1d4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2ca1d4 │ │ │ │ blmi fe2f252c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -445709,39 +445709,39 @@ │ │ │ │ svccc 0x00c33333 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r8, sp, r6, lsl r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r3, lr, ror ip │ │ │ │ + rsbeq r6, r3, r2, lsl #25 │ │ │ │ @ instruction: 0xfffffeef │ │ │ │ - rsbeq r6, r3, r0, asr #25 │ │ │ │ - rsbeq r6, r3, sl, ror #24 │ │ │ │ + rsbeq r6, r3, r4, asr #25 │ │ │ │ + rsbeq r6, r3, lr, ror #24 │ │ │ │ strdeq r0, [r0], -sp │ │ │ │ - rsbeq r6, r3, lr, ror #23 │ │ │ │ - ldrdeq pc, [r1], #-174 @ 0xffffff52 @ │ │ │ │ + strdeq r6, [r3], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq pc, r1, r2, ror #21 │ │ │ │ rsbeq r8, sp, r8, ror r6 │ │ │ │ - strhteq r6, [r3], #-186 @ 0xffffff46 │ │ │ │ - rsbeq pc, r1, sl, lsr #21 │ │ │ │ + strhteq r6, [r3], #-190 @ 0xffffff42 │ │ │ │ + rsbeq pc, r1, lr, lsr #21 │ │ │ │ @ instruction: 0xfffffdcd │ │ │ │ @ instruction: 0xfffffd63 │ │ │ │ - rsbeq r6, r3, ip, ror fp │ │ │ │ - rsbeq pc, r1, ip, ror #20 │ │ │ │ - rsbeq r6, r3, r2, ror #22 │ │ │ │ - rsbeq pc, r1, r2, asr sl @ │ │ │ │ + rsbeq r6, r3, r0, lsl #23 │ │ │ │ + rsbeq pc, r1, r0, ror sl @ │ │ │ │ + rsbeq r6, r3, r6, ror #22 │ │ │ │ + rsbeq pc, r1, r6, asr sl @ │ │ │ │ @ instruction: 0xfffffcc9 │ │ │ │ @ instruction: 0xfffffb5f │ │ │ │ @ instruction: 0xfffffb8d │ │ │ │ - rsbeq r6, r3, r4, ror #21 │ │ │ │ - ldrdeq pc, [r1], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r6, r3, sl, asr #21 │ │ │ │ - strhteq pc, [r1], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r6, r3, ip, lsr #21 │ │ │ │ - mlseq r1, sl, r9, pc @ │ │ │ │ + rsbeq r6, r3, r8, ror #21 │ │ │ │ + ldrdeq pc, [r1], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r6, r3, lr, asr #21 │ │ │ │ + strhteq pc, [r1], #-158 @ 0xffffff62 @ │ │ │ │ + strhteq r6, [r3], #-160 @ 0xffffff60 │ │ │ │ + mlseq r1, lr, r9, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed1d778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr0, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -445750,16 +445750,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf651300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ff783eee │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrdeq r6, [r3], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq pc, r1, sl, asr #17 │ │ │ │ + ldrdeq r6, [r3], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq pc, r1, lr, asr #17 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1d7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi b0a54c │ │ │ │ blmi b327e0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -445796,15 +445796,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ stmda r8, {r0, r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbeq r8, sp, lr, lsr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r3, r4, lsr sl │ │ │ │ + rsbeq r6, r3, r8, lsr sl │ │ │ │ rsbeq r8, sp, sl, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed1d878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ mrc2 2, 7, pc, cr4, cr11, {2} │ │ │ │ @@ -445829,15 +445829,15 @@ │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ vmax.s16 d20, d11, d24 │ │ │ │ andcs pc, r1, r9, ror #29 │ │ │ │ @ instruction: 0x4630bd70 │ │ │ │ blx 1283424 │ │ │ │ ldclle 8, cr2, [r4] │ │ │ │ svclt 0x0000e7f7 │ │ │ │ - rsbeq pc, r1, r2, lsr #20 │ │ │ │ + rsbeq pc, r1, r6, lsr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 281bb0 >::_M_realloc_append(int const&)@@Base+0xb00> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xb0914ddd │ │ │ │ @ instruction: 0x469b4cdd │ │ │ │ @@ -446058,39 +446058,39 @@ │ │ │ │ @ instruction: 0xf8b6f651 │ │ │ │ @ instruction: 0x4621481e │ │ │ │ @ instruction: 0xf6514478 │ │ │ │ @ instruction: 0xe6f8f971 │ │ │ │ ... │ │ │ │ rsbeq r8, sp, r4, lsl #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r6, [r3], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq pc, r1, ip, lsl #12 │ │ │ │ + ldrdeq r6, [r3], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq pc, r1, r0, lsl r6 @ │ │ │ │ rsbeq r8, sp, r6, lsr #3 │ │ │ │ - rsbeq r6, r3, r8, lsl #15 │ │ │ │ - strhteq pc, [r1], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r6, r3, sl, lsr #14 │ │ │ │ - rsbeq pc, r1, lr, asr r5 @ │ │ │ │ - rsbeq r6, r3, r6, lsl #14 │ │ │ │ - rsbeq pc, r1, sl, lsr r5 @ │ │ │ │ - ldrdeq r6, [r3], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq pc, r1, r2, lsl r5 @ │ │ │ │ - rsbeq r6, r3, ip, ror #12 │ │ │ │ - rsbeq pc, r1, r0, lsr #9 │ │ │ │ - rsbeq r6, r3, r2, asr r6 │ │ │ │ - rsbeq pc, r1, r6, lsl #9 │ │ │ │ - rsbeq r6, r3, r8, lsr r6 │ │ │ │ - rsbeq pc, r1, ip, ror #8 │ │ │ │ - rsbeq r6, r3, lr, lsl r6 │ │ │ │ - rsbeq pc, r1, r2, asr r4 @ │ │ │ │ - rsbeq r6, r3, r4, lsl #12 │ │ │ │ - rsbeq pc, r1, r8, lsr r4 @ │ │ │ │ - rsbeq r6, r3, r6, ror #11 │ │ │ │ - rsbeq pc, r1, sl, lsl r4 @ │ │ │ │ - rsbeq r6, r3, ip, asr #11 │ │ │ │ - rsbeq pc, r1, r0, lsl #8 │ │ │ │ + rsbeq r6, r3, ip, lsl #15 │ │ │ │ + rsbeq pc, r1, r0, asr #11 │ │ │ │ + rsbeq r6, r3, lr, lsr #14 │ │ │ │ + rsbeq pc, r1, r2, ror #10 │ │ │ │ + rsbeq r6, r3, sl, lsl #14 │ │ │ │ + rsbeq pc, r1, lr, lsr r5 @ │ │ │ │ + rsbeq r6, r3, r2, ror #13 │ │ │ │ + rsbeq pc, r1, r6, lsl r5 @ │ │ │ │ + rsbeq r6, r3, r0, ror r6 │ │ │ │ + rsbeq pc, r1, r4, lsr #9 │ │ │ │ + rsbeq r6, r3, r6, asr r6 │ │ │ │ + rsbeq pc, r1, sl, lsl #9 │ │ │ │ + rsbeq r6, r3, ip, lsr r6 │ │ │ │ + rsbeq pc, r1, r0, ror r4 @ │ │ │ │ + rsbeq r6, r3, r2, lsr #12 │ │ │ │ + rsbeq pc, r1, r6, asr r4 @ │ │ │ │ + rsbeq r6, r3, r8, lsl #12 │ │ │ │ + rsbeq pc, r1, ip, lsr r4 @ │ │ │ │ + rsbeq r6, r3, sl, ror #11 │ │ │ │ + rsbeq pc, r1, lr, lsl r4 @ │ │ │ │ + ldrdeq r6, [r3], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq pc, r1, r4, lsl #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ strmi r4, [r5], -r9, lsl #13 │ │ │ │ @ instruction: 0xf8df4608 │ │ │ │ addslt r1, r1, ip, lsl #11 │ │ │ │ @@ -446446,51 +446446,51 @@ │ │ │ │ blls 346a30 >::_M_default_append(unsigned int)@@Base+0xc3e9c> │ │ │ │ svclt 0x0000e637 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r7, sp, r8, lsl #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r7, [sp], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r6, r3, r2, ror r4 │ │ │ │ - rsbeq pc, r1, r4, lsr #5 │ │ │ │ - rsbeq r6, r3, r0, lsr #8 │ │ │ │ - strhteq r6, [r3], #-54 @ 0xffffffca │ │ │ │ - rsbeq r6, r3, r2, asr r3 │ │ │ │ - rsbeq pc, r1, r6, lsl #3 │ │ │ │ - rsbeq r6, r3, r6, lsr r3 │ │ │ │ - rsbeq pc, r1, sl, ror #2 │ │ │ │ - strhteq r6, [r3], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r6, r3, r0, lsr #4 │ │ │ │ - rsbeq pc, r1, r4, asr r0 @ │ │ │ │ - strdeq r6, [r3], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq pc, r1, r6, lsr #32 │ │ │ │ - rsbeq r6, r3, r4, lsr #3 │ │ │ │ - ldrdeq lr, [r1], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r6, r3, r8, lsl #3 │ │ │ │ - strhteq lr, [r1], #-252 @ 0xffffff04 │ │ │ │ - rsbeq r6, r3, ip, ror #2 │ │ │ │ - rsbeq lr, r1, r0, lsr #31 │ │ │ │ - rsbeq r6, r3, lr, asr #2 │ │ │ │ - rsbeq lr, r1, r2, lsl #31 │ │ │ │ - rsbeq r6, r3, r8, lsl #2 │ │ │ │ - rsbeq lr, r1, ip, lsr pc │ │ │ │ - rsbeq r6, r3, sl, ror #1 │ │ │ │ - rsbeq lr, r1, lr, lsl pc │ │ │ │ - rsbeq r6, r3, lr, asr #1 │ │ │ │ - rsbeq lr, r1, r0, lsl #30 │ │ │ │ - rsbeq r6, r3, ip, lsr #1 │ │ │ │ - rsbeq lr, r1, r0, ror #29 │ │ │ │ - rsbeq r6, r3, r2, ror r0 │ │ │ │ - rsbeq lr, r1, r6, lsr #29 │ │ │ │ - rsbeq r6, r3, r4, asr #32 │ │ │ │ - rsbeq lr, r1, r8, ror lr │ │ │ │ - rsbeq r5, r3, r2, ror #31 │ │ │ │ - rsbeq lr, r1, r6, lsl lr │ │ │ │ - rsbeq r5, r3, r4, asr #31 │ │ │ │ - strdeq lr, [r1], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r6, r3, r6, ror r4 │ │ │ │ + rsbeq pc, r1, r8, lsr #5 │ │ │ │ + rsbeq r6, r3, r4, lsr #8 │ │ │ │ + strhteq r6, [r3], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq r6, r3, r6, asr r3 │ │ │ │ + rsbeq pc, r1, sl, lsl #3 │ │ │ │ + rsbeq r6, r3, sl, lsr r3 │ │ │ │ + rsbeq pc, r1, lr, ror #2 │ │ │ │ + strhteq r6, [r3], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq r6, r3, r4, lsr #4 │ │ │ │ + rsbeq pc, r1, r8, asr r0 @ │ │ │ │ + strdeq r6, [r3], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq pc, r1, sl, lsr #32 │ │ │ │ + rsbeq r6, r3, r8, lsr #3 │ │ │ │ + ldrdeq lr, [r1], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r6, r3, ip, lsl #3 │ │ │ │ + rsbeq lr, r1, r0, asr #31 │ │ │ │ + rsbeq r6, r3, r0, ror r1 │ │ │ │ + rsbeq lr, r1, r4, lsr #31 │ │ │ │ + rsbeq r6, r3, r2, asr r1 │ │ │ │ + rsbeq lr, r1, r6, lsl #31 │ │ │ │ + rsbeq r6, r3, ip, lsl #2 │ │ │ │ + rsbeq lr, r1, r0, asr #30 │ │ │ │ + rsbeq r6, r3, lr, ror #1 │ │ │ │ + rsbeq lr, r1, r2, lsr #30 │ │ │ │ + ldrdeq r6, [r3], #-2 @ │ │ │ │ + rsbeq lr, r1, r4, lsl #30 │ │ │ │ + strhteq r6, [r3], #-0 │ │ │ │ + rsbeq lr, r1, r4, ror #29 │ │ │ │ + rsbeq r6, r3, r6, ror r0 │ │ │ │ + rsbeq lr, r1, sl, lsr #29 │ │ │ │ + rsbeq r6, r3, r8, asr #32 │ │ │ │ + rsbeq lr, r1, ip, ror lr │ │ │ │ + rsbeq r5, r3, r6, ror #31 │ │ │ │ + rsbeq lr, r1, sl, lsl lr │ │ │ │ + rsbeq r5, r3, r8, asr #31 │ │ │ │ + strdeq lr, [r1], #-220 @ 0xffffff24 @ │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ vcgt.u32 d25, d8, d14 │ │ │ │ stmdacs r1, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465bd11c │ │ │ │ strbmi sl, [r9], -lr, lsl #20 │ │ │ │ strtmi r9, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @@ -446508,18 +446508,18 @@ │ │ │ │ cmncs sl, r5 │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf650300c │ │ │ │ stmdami r6, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2l 6, cr15, [r4, #320]! @ 0x140 │ │ │ │ strb r9, [r2, r5, lsl #22]! │ │ │ │ - rsbeq r5, r3, lr, asr #29 │ │ │ │ - rsbeq lr, r1, r2, lsl #26 │ │ │ │ - strhteq r5, [r3], #-226 @ 0xffffff1e │ │ │ │ - rsbeq lr, r1, r6, ror #25 │ │ │ │ + ldrdeq r5, [r3], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq lr, r1, r6, lsl #26 │ │ │ │ + strhteq r5, [r3], #-230 @ 0xffffff1a │ │ │ │ + rsbeq lr, r1, sl, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1e3a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe28b090 │ │ │ │ blmi fe2b33e8 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -446649,43 +446649,43 @@ │ │ │ │ @ instruction: 0xf04f4822 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 6, cr15, [r0], {80} @ 0x50 │ │ │ │ @ instruction: 0xf64ae757 │ │ │ │ svclt 0x0000e95c │ │ │ │ rsbeq r7, sp, sl, asr r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r3, r2, asr #28 │ │ │ │ + rsbeq r5, r3, r6, asr #28 │ │ │ │ @ instruction: 0xfffff8e7 │ │ │ │ - strhteq lr, [r1], #-224 @ 0xffffff20 │ │ │ │ - rsbeq r5, r3, r2, lsr #28 │ │ │ │ + strhteq lr, [r1], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r5, r3, r6, lsr #28 │ │ │ │ strdeq r0, [r0], -r3 │ │ │ │ - ldrdeq r5, [r3], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq lr, r1, ip, lsl #24 │ │ │ │ + ldrdeq r5, [r3], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq lr, r1, r0, lsl ip │ │ │ │ rsbeq r7, sp, r6, lsr #15 │ │ │ │ - rsbeq r5, r3, r4, lsr #27 │ │ │ │ - ldrdeq lr, [r1], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r5, r3, r8, lsr #27 │ │ │ │ + ldrdeq lr, [r1], #-188 @ 0xffffff44 @ │ │ │ │ @ instruction: 0xfffff3f3 │ │ │ │ @ instruction: 0xfffff3b9 │ │ │ │ - rsbeq r5, r3, r6, ror #26 │ │ │ │ - mlseq r1, sl, fp, lr │ │ │ │ - rsbeq r5, r3, ip, asr #26 │ │ │ │ - rsbeq lr, r1, r0, lsl #23 │ │ │ │ + rsbeq r5, r3, sl, ror #26 │ │ │ │ + mlseq r1, lr, fp, lr │ │ │ │ + rsbeq r5, r3, r0, asr sp │ │ │ │ + rsbeq lr, r1, r4, lsl #23 │ │ │ │ @ instruction: 0xfffff2bf │ │ │ │ - mlseq r3, r2, sp, r5 │ │ │ │ - rsbeq r5, r3, r0, asr #27 │ │ │ │ - rsbeq r5, r3, r0, lsl #26 │ │ │ │ - rsbeq lr, r1, r4, lsr fp │ │ │ │ - rsbeq r5, r3, r6, ror #25 │ │ │ │ - rsbeq lr, r1, sl, lsl fp │ │ │ │ - rsbeq r5, r3, r8, lsl #27 │ │ │ │ - strhteq r5, [r3], #-210 @ 0xffffff2e │ │ │ │ - rsbeq r5, r3, sl, lsr #25 │ │ │ │ - ldrdeq lr, [r1], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r5, r3, ip, lsl #25 │ │ │ │ - strhteq lr, [r1], #-174 @ 0xffffff52 │ │ │ │ + mlseq r3, r6, sp, r5 │ │ │ │ + rsbeq r5, r3, r4, asr #27 │ │ │ │ + rsbeq r5, r3, r4, lsl #26 │ │ │ │ + rsbeq lr, r1, r8, lsr fp │ │ │ │ + rsbeq r5, r3, sl, ror #25 │ │ │ │ + rsbeq lr, r1, lr, lsl fp │ │ │ │ + rsbeq r5, r3, ip, lsl #27 │ │ │ │ + strhteq r5, [r3], #-214 @ 0xffffff2a │ │ │ │ + rsbeq r5, r3, lr, lsr #25 │ │ │ │ + rsbeq lr, r1, r2, ror #21 │ │ │ │ + mlseq r3, r0, ip, r5 │ │ │ │ + rsbeq lr, r1, r2, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed1e640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 5, pc, cr10, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -446695,16 +446695,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fef84daa │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6504478 │ │ │ │ blls 246638 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r5, r3, ip, asr #23 │ │ │ │ - rsbeq lr, r1, r0, lsl #20 │ │ │ │ + ldrdeq r5, [r3], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq lr, r1, r4, lsl #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 282944 >::_M_realloc_append(int const&)@@Base+0x1894> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blhi 1202f5c │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @@ -446760,20 +446760,20 @@ │ │ │ │ ldrbtmi r2, [r8], #-383 @ 0xfffffe81 │ │ │ │ @ instruction: 0xf650300c │ │ │ │ stmdami r9, {r0, r1, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6504478 │ │ │ │ @ instruction: 0xf04ffbed │ │ │ │ @ instruction: 0xe7cd30ff │ │ │ │ - rsbeq r5, r3, lr, lsr fp │ │ │ │ - rsbeq r5, r3, r6, lsr #22 │ │ │ │ - rsbeq r5, r3, r2, ror #21 │ │ │ │ - rsbeq lr, r1, r4, lsl r9 │ │ │ │ - rsbeq r5, r3, r6, asr #21 │ │ │ │ - strdeq lr, [r1], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r5, r3, r2, asr #22 │ │ │ │ + rsbeq r5, r3, sl, lsr #22 │ │ │ │ + rsbeq r5, r3, r6, ror #21 │ │ │ │ + rsbeq lr, r1, r8, lsl r9 │ │ │ │ + rsbeq r5, r3, sl, asr #21 │ │ │ │ + strdeq lr, [r1], #-140 @ 0xffffff74 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 382a5c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x460c4d7d │ │ │ │ @@ -446903,23 +446903,23 @@ │ │ │ │ @ instruction: 0xf649e7d5 │ │ │ │ svclt 0x0000ef66 │ │ │ │ rsbeq r7, sp, r6, asr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r7, sp, r8, asr #8 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ rsbeq r7, sp, r4, lsr #7 │ │ │ │ - mlseq r3, r6, sl, r5 │ │ │ │ - rsbeq r5, r3, sl, lsr #20 │ │ │ │ - rsbeq lr, r1, r4, lsr #14 │ │ │ │ - rsbeq r5, r3, ip, lsl #20 │ │ │ │ - rsbeq lr, r1, r6, lsl #14 │ │ │ │ - strdeq r5, [r3], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq lr, r1, ip, ror #13 │ │ │ │ - ldrdeq r5, [r3], #-152 @ 0xffffff68 @ │ │ │ │ - ldrdeq lr, [r1], #-98 @ 0xffffff9e @ │ │ │ │ + mlseq r3, sl, sl, r5 │ │ │ │ + rsbeq r5, r3, lr, lsr #20 │ │ │ │ + rsbeq lr, r1, r8, lsr #14 │ │ │ │ + rsbeq r5, r3, r0, lsl sl │ │ │ │ + rsbeq lr, r1, sl, lsl #14 │ │ │ │ + strdeq r5, [r3], #-150 @ 0xffffff6a @ │ │ │ │ + strdeq lr, [r1], #-96 @ 0xffffffa0 @ │ │ │ │ + ldrdeq r5, [r3], #-156 @ 0xffffff64 @ │ │ │ │ + ldrdeq lr, [r1], #-102 @ 0xffffff9a @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 502ca0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4606b093 │ │ │ │ mrc 6, 5, r4, cr0, cr0, {0} │ │ │ │ @@ -447306,29 +447306,29 @@ │ │ │ │ mrcge 7, 4, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @ instruction: 0xf649e51c │ │ │ │ svclt 0x0000ec3e │ │ │ │ rsbeq r7, sp, r4, lsl #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq r7, [sp], #-20 @ 0xffffffec @ │ │ │ │ ldrdeq r7, [sp], #-26 @ 0xffffffe6 @ │ │ │ │ - mlseq r3, sl, r8, r5 │ │ │ │ + mlseq r3, lr, r8, r5 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - rsbeq r5, r3, r4, ror r7 │ │ │ │ - rsbeq lr, r1, ip, ror #8 │ │ │ │ - rsbeq r5, r3, r2, lsl #14 │ │ │ │ - rsbeq r5, r3, r8, lsr #10 │ │ │ │ - rsbeq r5, r3, sl, lsr r5 │ │ │ │ - rsbeq lr, r1, r4, lsr r2 │ │ │ │ - rsbeq r5, r3, lr, lsl r5 │ │ │ │ - rsbeq lr, r1, r8, lsl r2 │ │ │ │ - rsbeq r5, r3, r4, ror #9 │ │ │ │ - rsbeq lr, r1, r0, ror #3 │ │ │ │ - rsbeq r5, r3, sl, lsl #7 │ │ │ │ - mlseq r3, sl, r3, r5 │ │ │ │ - mlseq r1, r4, r0, lr │ │ │ │ + rsbeq r5, r3, r8, ror r7 │ │ │ │ + rsbeq lr, r1, r0, ror r4 │ │ │ │ + rsbeq r5, r3, r6, lsl #14 │ │ │ │ + rsbeq r5, r3, ip, lsr #10 │ │ │ │ + rsbeq r5, r3, lr, lsr r5 │ │ │ │ + rsbeq lr, r1, r8, lsr r2 │ │ │ │ + rsbeq r5, r3, r2, lsr #10 │ │ │ │ + rsbeq lr, r1, ip, lsl r2 │ │ │ │ + rsbeq r5, r3, r8, ror #9 │ │ │ │ + rsbeq lr, r1, r4, ror #3 │ │ │ │ + rsbeq r5, r3, lr, lsl #7 │ │ │ │ + mlseq r3, lr, r3, r5 │ │ │ │ + mlseq r1, r8, r0, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed2aa60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050fd8 │ │ │ │ strmi fp, [r8], -r2, lsl #1 │ │ │ │ @ instruction: 0x461e4614 │ │ │ │ @@ -447419,20 +447419,20 @@ │ │ │ │ ldrbtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ blx 904cde │ │ │ │ strmi r4, [r3], -r9, lsl #18 │ │ │ │ ldrbtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ vqadd.u8 q11, , │ │ │ │ adcsvs pc, r0, r5, lsl fp @ │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ - rsbeq r5, r3, r8, lsl #4 │ │ │ │ - rsbeq sp, r1, r4, lsl #30 │ │ │ │ - rsbeq r5, r3, ip, asr #3 │ │ │ │ - rsbeq sp, r1, r8, asr #29 │ │ │ │ - rsbeq lr, r1, r6, lsr #2 │ │ │ │ - rsbeq pc, r5, lr, lsl #1 │ │ │ │ + rsbeq r5, r3, ip, lsl #4 │ │ │ │ + rsbeq sp, r1, r8, lsl #30 │ │ │ │ + ldrdeq r5, [r3], #-16 @ │ │ │ │ + rsbeq sp, r1, ip, asr #29 │ │ │ │ + rsbeq lr, r1, sl, lsr #2 │ │ │ │ + mlseq r5, r2, r0, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1f1ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 78bf74 │ │ │ │ blmi 7b420c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -447454,15 +447454,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf649bd30 │ │ │ │ svclt 0x0000eb12 │ │ │ │ rsbeq r6, sp, r6, lsl sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r3, r2, lsr #2 │ │ │ │ + rsbeq r5, r3, r6, lsr #2 │ │ │ │ ldrdeq r6, [sp], #-156 @ 0xffffff64 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 303520 >::_M_default_append(unsigned int)@@Base+0x8098c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0xf8dfb093 │ │ │ │ @@ -447785,44 +447785,44 @@ │ │ │ │ stmdami r3!, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf64f4478 │ │ │ │ strb pc, [pc, pc, ror #23]! @ │ │ │ │ ldmda sl!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mlseq sp, r2, r9, r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r3, r4, ror r0 │ │ │ │ - rsbeq r4, r3, r4, lsr pc │ │ │ │ + rsbeq r5, r3, r8, ror r0 │ │ │ │ + rsbeq r4, r3, r8, lsr pc │ │ │ │ ldrdeq r6, [sp], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r4, r3, r0, lsl #30 │ │ │ │ - strdeq sp, [r1], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r4, r3, r4, ror #29 │ │ │ │ - rsbeq sp, r1, r0, ror #23 │ │ │ │ - rsbeq r4, r3, r2, asr #28 │ │ │ │ - rsbeq sp, r1, lr, lsr fp │ │ │ │ - rsbeq r4, r3, r6, lsr #28 │ │ │ │ - rsbeq sp, r1, r2, lsr #22 │ │ │ │ - rsbeq r4, r3, r8, lsr #27 │ │ │ │ - rsbeq sp, r1, r4, lsr #21 │ │ │ │ - rsbeq r4, r3, r2, ror #26 │ │ │ │ - rsbeq r4, r3, ip, asr sp │ │ │ │ - rsbeq sp, r1, r8, asr sl │ │ │ │ - rsbeq r4, r3, lr, lsr sp │ │ │ │ - rsbeq sp, r1, sl, lsr sl │ │ │ │ - strhteq r4, [r3], #-192 @ 0xffffff40 │ │ │ │ - rsbeq sp, r1, ip, lsr #19 │ │ │ │ - mlseq r3, r2, ip, r4 │ │ │ │ - rsbeq sp, r1, lr, lsl #19 │ │ │ │ - rsbeq r4, r3, r4, ror ip │ │ │ │ - rsbeq sp, r1, r0, ror r9 │ │ │ │ - rsbeq r4, r3, sl, lsr ip │ │ │ │ - rsbeq sp, r1, r6, lsr r9 │ │ │ │ - rsbeq r4, r3, r0, lsr #24 │ │ │ │ - rsbeq sp, r1, sl, lsl r9 │ │ │ │ - rsbeq r4, r3, r2, lsl #24 │ │ │ │ - strdeq sp, [r1], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r4, r3, r4, lsl #30 │ │ │ │ + rsbeq sp, r1, r0, lsl #24 │ │ │ │ + rsbeq r4, r3, r8, ror #29 │ │ │ │ + rsbeq sp, r1, r4, ror #23 │ │ │ │ + rsbeq r4, r3, r6, asr #28 │ │ │ │ + rsbeq sp, r1, r2, asr #22 │ │ │ │ + rsbeq r4, r3, sl, lsr #28 │ │ │ │ + rsbeq sp, r1, r6, lsr #22 │ │ │ │ + rsbeq r4, r3, ip, lsr #27 │ │ │ │ + rsbeq sp, r1, r8, lsr #21 │ │ │ │ + rsbeq r4, r3, r6, ror #26 │ │ │ │ + rsbeq r4, r3, r0, ror #26 │ │ │ │ + rsbeq sp, r1, ip, asr sl │ │ │ │ + rsbeq r4, r3, r2, asr #26 │ │ │ │ + rsbeq sp, r1, lr, lsr sl │ │ │ │ + strhteq r4, [r3], #-196 @ 0xffffff3c │ │ │ │ + strhteq sp, [r1], #-144 @ 0xffffff70 │ │ │ │ + mlseq r3, r6, ip, r4 │ │ │ │ + mlseq r1, r2, r9, sp │ │ │ │ + rsbeq r4, r3, r8, ror ip │ │ │ │ + rsbeq sp, r1, r4, ror r9 │ │ │ │ + rsbeq r4, r3, lr, lsr ip │ │ │ │ + rsbeq sp, r1, sl, lsr r9 │ │ │ │ + rsbeq r4, r3, r4, lsr #24 │ │ │ │ + rsbeq sp, r1, lr, lsl r9 │ │ │ │ + rsbeq r4, r3, r6, lsl #24 │ │ │ │ + rsbeq sp, r1, r0, lsl #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1f804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46144912 │ │ │ │ ldrbtmi r4, [r9], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xffecf348 │ │ │ │ @@ -447838,16 +447838,16 @@ │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ ldrtmi r4, [r0], -r6, lsl #18 │ │ │ │ vqshl.u8 q10, , q4 │ │ │ │ vrsqrts.f32 , , │ │ │ │ blx fee07814 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ strb r6, [r6, r0, lsr #32]! │ │ │ │ - rsbeq sp, r1, r6, asr #21 │ │ │ │ - rsbeq lr, r5, r8, lsl #20 │ │ │ │ + rsbeq sp, r1, sl, asr #21 │ │ │ │ + rsbeq lr, r5, ip, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 383b20 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb093 │ │ │ │ strcc pc, [r0, #2271] @ 0x8df │ │ │ │ @@ -448201,19 +448201,19 @@ │ │ │ │ subsmi r0, r9, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r0, r9, r0 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, sp, sl, ror r3 │ │ │ │ rsbeq r6, sp, r2, asr r2 │ │ │ │ - rsbeq r4, r3, r2, lsr #14 │ │ │ │ - rsbeq r4, r3, ip, asr r6 │ │ │ │ - rsbeq sp, r1, r8, asr r3 │ │ │ │ - rsbeq r4, r3, r2, asr #12 │ │ │ │ - rsbeq sp, r1, lr, lsr r3 │ │ │ │ + rsbeq r4, r3, r6, lsr #14 │ │ │ │ + rsbeq r4, r3, r0, ror #12 │ │ │ │ + rsbeq sp, r1, ip, asr r3 │ │ │ │ + rsbeq r4, r3, r6, asr #12 │ │ │ │ + rsbeq sp, r1, r2, asr #6 │ │ │ │ strtmi r9, [r6], r6, lsl #22 │ │ │ │ @ instruction: 0xf8dd464c │ │ │ │ blcs 1eccd8 │ │ │ │ adchi pc, sl, r0 │ │ │ │ sbcseq r9, sl, r8, lsl #22 │ │ │ │ ldrdcc pc, [r4], -lr │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ @@ -448376,24 +448376,24 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf64e4478 │ │ │ │ ubfx pc, r1, #30, #15 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ rsbmi r0, r9, r0 │ │ │ │ - rsbeq r4, r3, r4, ror #8 │ │ │ │ - rsbeq sp, r1, r0, ror #2 │ │ │ │ - rsbeq r4, r3, r8, asr #8 │ │ │ │ - rsbeq sp, r1, r4, asr #2 │ │ │ │ - rsbeq r4, r3, r8, ror #7 │ │ │ │ - rsbeq r4, r3, lr, ror r3 │ │ │ │ - rsbeq r4, r3, r6, ror #5 │ │ │ │ - rsbeq ip, r1, r0, ror #31 │ │ │ │ - rsbeq r4, r3, r6, asr #5 │ │ │ │ - rsbeq ip, r1, r0, asr #31 │ │ │ │ + rsbeq r4, r3, r8, ror #8 │ │ │ │ + rsbeq sp, r1, r4, ror #2 │ │ │ │ + rsbeq r4, r3, ip, asr #8 │ │ │ │ + rsbeq sp, r1, r8, asr #2 │ │ │ │ + rsbeq r4, r3, ip, ror #7 │ │ │ │ + rsbeq r4, r3, r2, lsl #7 │ │ │ │ + rsbeq r4, r3, sl, ror #5 │ │ │ │ + rsbeq ip, r1, r4, ror #31 │ │ │ │ + rsbeq r4, r3, sl, asr #5 │ │ │ │ + rsbeq ip, r1, r4, asr #31 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r6, r5, asr #20 │ │ │ │ strmi r4, [r5], -r5, asr #22 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -448462,18 +448462,18 @@ │ │ │ │ addmi pc, r4, #11840 @ 0x2e40 │ │ │ │ stmdage r3, {r0, r4, r5, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf8e2f2c1 │ │ │ │ @ instruction: 0xf648e797 │ │ │ │ svclt 0x0000eb2c │ │ │ │ rsbeq r5, sp, r4, lsl #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r3, r0, lsr r2 │ │ │ │ - rsbeq ip, r1, ip, lsr #30 │ │ │ │ + rsbeq r4, r3, r4, lsr r2 │ │ │ │ + rsbeq ip, r1, r0, lsr pc │ │ │ │ rsbeq r5, sp, r6, asr #21 │ │ │ │ - ldrdeq r4, [r3], #-18 @ 0xffffffee @ │ │ │ │ + ldrdeq r4, [r3], #-22 @ 0xffffffea @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrdlt r4, [ip], r5 │ │ │ │ @ instruction: 0x46074bd5 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -448685,59 +448685,59 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r5, sp, r4, asr #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r4, [r3], #-12 @ │ │ │ │ + rsbeq r4, r3, r0, ror #1 │ │ │ │ @ instruction: 0xffffefe5 │ │ │ │ - rsbeq r4, r3, r6, asr #2 │ │ │ │ - rsbeq r4, r3, r4, ror #1 │ │ │ │ + rsbeq r4, r3, sl, asr #2 │ │ │ │ + rsbeq r4, r3, r8, ror #1 │ │ │ │ muleq r0, r5, r3 │ │ │ │ - mlseq r3, r2, r0, r4 │ │ │ │ - rsbeq ip, r1, lr, lsl #27 │ │ │ │ + mlseq r3, r6, r0, r4 │ │ │ │ + mlseq r1, r2, sp, ip │ │ │ │ rsbeq r5, sp, r8, lsr #18 │ │ │ │ - rsbeq r4, r3, ip, asr r0 │ │ │ │ - rsbeq ip, r1, r8, asr sp │ │ │ │ + rsbeq r4, r3, r0, rrx │ │ │ │ + rsbeq ip, r1, ip, asr sp │ │ │ │ @ instruction: 0xffffeebf │ │ │ │ @ instruction: 0xffffedf5 │ │ │ │ - rsbeq r4, r3, lr, lsl r0 │ │ │ │ - rsbeq ip, r1, sl, lsl sp │ │ │ │ - rsbeq r4, r3, r4 │ │ │ │ - rsbeq ip, r1, r0, lsl #26 │ │ │ │ + rsbeq r4, r3, r2, lsr #32 │ │ │ │ + rsbeq ip, r1, lr, lsl sp │ │ │ │ + rsbeq r4, r3, r8 │ │ │ │ + rsbeq ip, r1, r4, lsl #26 │ │ │ │ @ instruction: 0xfffffd77 │ │ │ │ @ instruction: 0xfffff469 │ │ │ │ @ instruction: 0xfffff4bd │ │ │ │ - rsbeq r3, r3, r4, lsl #31 │ │ │ │ - rsbeq ip, r1, r0, lsl #25 │ │ │ │ - rsbeq r3, r3, sl, ror #30 │ │ │ │ - rsbeq ip, r1, r6, ror #24 │ │ │ │ - ldrdeq r3, [r3], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r4, r3, sl, lsl r0 │ │ │ │ - rsbeq r3, r3, r6, lsr #30 │ │ │ │ - rsbeq ip, r1, r2, lsr #24 │ │ │ │ - rsbeq r4, r3, r2 │ │ │ │ - rsbeq r4, r3, r8, asr #32 │ │ │ │ - rsbeq r3, r3, r8, ror #29 │ │ │ │ - rsbeq ip, r1, r4, ror #23 │ │ │ │ - rsbeq r3, r3, sl, asr #29 │ │ │ │ - rsbeq ip, r1, r4, asr #23 │ │ │ │ - rsbeq r4, r3, r2, lsl r0 │ │ │ │ - rsbeq r4, r3, sl, rrx │ │ │ │ - rsbeq r3, r3, r8, lsl #29 │ │ │ │ - rsbeq ip, r1, r4, lsl #23 │ │ │ │ - rsbeq r4, r3, lr, asr r0 │ │ │ │ - rsbeq r4, r3, r4, lsl #1 │ │ │ │ - rsbeq r3, r3, sl, asr #28 │ │ │ │ - rsbeq ip, r1, r6, asr #22 │ │ │ │ - rsbeq r4, r3, ip, ror r0 │ │ │ │ - rsbeq r4, r3, r6, asr #1 │ │ │ │ - rsbeq r3, r3, lr, lsl #28 │ │ │ │ - rsbeq ip, r1, sl, lsl #22 │ │ │ │ + rsbeq r3, r3, r8, lsl #31 │ │ │ │ + rsbeq ip, r1, r4, lsl #25 │ │ │ │ + rsbeq r3, r3, lr, ror #30 │ │ │ │ + rsbeq ip, r1, sl, ror #24 │ │ │ │ + ldrdeq r3, [r3], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r4, r3, lr, lsl r0 │ │ │ │ + rsbeq r3, r3, sl, lsr #30 │ │ │ │ + rsbeq ip, r1, r6, lsr #24 │ │ │ │ + rsbeq r4, r3, r6 │ │ │ │ + rsbeq r4, r3, ip, asr #32 │ │ │ │ + rsbeq r3, r3, ip, ror #29 │ │ │ │ + rsbeq ip, r1, r8, ror #23 │ │ │ │ + rsbeq r3, r3, lr, asr #29 │ │ │ │ + rsbeq ip, r1, r8, asr #23 │ │ │ │ + rsbeq r4, r3, r6, lsl r0 │ │ │ │ + rsbeq r4, r3, lr, rrx │ │ │ │ + rsbeq r3, r3, ip, lsl #29 │ │ │ │ + rsbeq ip, r1, r8, lsl #23 │ │ │ │ + rsbeq r4, r3, r2, rrx │ │ │ │ + rsbeq r4, r3, r8, lsl #1 │ │ │ │ + rsbeq r3, r3, lr, asr #28 │ │ │ │ + rsbeq ip, r1, sl, asr #22 │ │ │ │ + rsbeq r4, r3, r0, lsl #1 │ │ │ │ + rsbeq r4, r3, sl, asr #1 │ │ │ │ + rsbeq r3, r3, r2, lsl lr │ │ │ │ + rsbeq ip, r1, lr, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed20660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -448747,16 +448747,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx feb86dc2 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf64e4478 │ │ │ │ blls 248618 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r3, r3, r4, ror #25 │ │ │ │ - rsbeq ip, r1, r0, ror #19 │ │ │ │ + rsbeq r3, r3, r8, ror #25 │ │ │ │ + rsbeq ip, r1, r4, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed206ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xffdaf258 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -448768,16 +448768,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 6, cr15, [r6], #-312 @ 0xfffffec8 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r3, r3, sl, asr pc │ │ │ │ - rsbeq ip, r1, sl, lsl #19 │ │ │ │ + rsbeq r3, r3, lr, asr pc │ │ │ │ + rsbeq ip, r1, lr, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed20700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrhadd.s16 d25, d8, d1 │ │ │ │ bls 2493d0 │ │ │ │ @@ -448794,16 +448794,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1406e7e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf64e4478 │ │ │ │ blls 24855c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r3, [r3], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq ip, r1, r4, lsr #18 │ │ │ │ + strdeq r3, [r3], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq ip, r1, r8, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed20768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 74d4f0 │ │ │ │ blmi 775788 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -448824,15 +448824,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ ldmda r4, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mlseq sp, sl, r4, r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r3, [r3], #-232 @ 0xffffff18 │ │ │ │ + strhteq r3, [r3], #-236 @ 0xffffff14 │ │ │ │ rsbeq r5, sp, r2, ror #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 484a98 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ @ instruction: 0xe718f8df │ │ │ │ @@ -449287,21 +449287,21 @@ │ │ │ │ rsbsmi r4, pc, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbeq r5, sp, r8, lsl r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq r5, [sp], #-54 @ 0xffffffca @ │ │ │ │ - strhteq r3, [r3], #-180 @ 0xffffff4c │ │ │ │ - rsbeq ip, r1, r2, ror #11 │ │ │ │ - rsbeq r3, r3, r4, lsl #23 │ │ │ │ - strhteq ip, [r1], #-82 @ 0xffffffae │ │ │ │ - rsbeq r3, r3, r4, lsl fp │ │ │ │ - rsbeq r3, r3, r4, lsl #19 │ │ │ │ + strhteq r3, [r3], #-184 @ 0xffffff48 │ │ │ │ + rsbeq ip, r1, r6, ror #11 │ │ │ │ + rsbeq r3, r3, r8, lsl #23 │ │ │ │ + strhteq ip, [r1], #-86 @ 0xffffffaa │ │ │ │ + rsbeq r3, r3, r8, lsl fp │ │ │ │ rsbeq r3, r3, r8, lsl #19 │ │ │ │ + rsbeq r3, r3, ip, lsl #19 │ │ │ │ blvs ff3c5804 │ │ │ │ blx 6058fc │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ @ instruction: 0xee827b46 │ │ │ │ vmov.f64 d1, #71 @ 0x3e380000 0.1796875 │ │ │ │ vsqrt.f64 d17, d3 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ @@ -449684,25 +449684,25 @@ │ │ │ │ cmple r2, r0, lsl #22 │ │ │ │ tstls r1, #0, 6 │ │ │ │ svclt 0x0000e631 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r3, r3, r6, ror #8 │ │ │ │ - rsbeq r3, r3, r8, ror #3 │ │ │ │ - rsbeq fp, r1, r8, lsl ip │ │ │ │ - rsbeq r3, r3, r8, asr #3 │ │ │ │ - strdeq fp, [r1], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r3, r3, r2, lsl #3 │ │ │ │ - strhteq fp, [r1], #-178 @ 0xffffff4e │ │ │ │ - rsbeq r3, r3, r2, ror #2 │ │ │ │ - mlseq r1, r2, fp, fp │ │ │ │ - rsbeq r3, r3, r2, asr #2 │ │ │ │ - rsbeq fp, r1, r2, ror fp │ │ │ │ + rsbeq r3, r3, sl, ror #8 │ │ │ │ + rsbeq r3, r3, ip, ror #3 │ │ │ │ + rsbeq fp, r1, ip, lsl ip │ │ │ │ + rsbeq r3, r3, ip, asr #3 │ │ │ │ + strdeq fp, [r1], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r3, r3, r6, lsl #3 │ │ │ │ + strhteq fp, [r1], #-182 @ 0xffffff4a │ │ │ │ + rsbeq r3, r3, r6, ror #2 │ │ │ │ + mlseq r1, r6, fp, fp │ │ │ │ + rsbeq r3, r3, r6, asr #2 │ │ │ │ + rsbeq fp, r1, r6, ror fp │ │ │ │ vst4.8 {d25-d28}, [pc], ip │ │ │ │ ldmdami r8!, {r4, r6, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r6], #-308 @ 0xfffffecc │ │ │ │ stmdbls ip, {r1, r2, r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf64d4478 │ │ │ │ blls 509718 │ │ │ │ @@ -449753,26 +449753,26 @@ │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf64d300c │ │ │ │ stmdami pc, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ ldc2l 6, cr15, [lr], #-308 @ 0xfffffecc │ │ │ │ @ instruction: 0xf7ff9b0c │ │ │ │ svclt 0x0000b8da │ │ │ │ - strhteq r3, [r3], #-0 │ │ │ │ - rsbeq fp, r1, r0, ror #21 │ │ │ │ - mlseq r3, r2, r0, r3 │ │ │ │ - rsbeq fp, r1, r0, asr #21 │ │ │ │ - rsbeq r3, r3, r0, ror r0 │ │ │ │ - mlseq r1, lr, sl, fp │ │ │ │ - rsbeq r3, r3, sl, lsr #32 │ │ │ │ - rsbeq fp, r1, sl, asr sl │ │ │ │ - rsbeq r3, r3, sl │ │ │ │ - rsbeq fp, r1, sl, lsr sl │ │ │ │ - rsbeq r2, r3, sl, ror #31 │ │ │ │ - rsbeq fp, r1, sl, lsl sl │ │ │ │ + strhteq r3, [r3], #-4 │ │ │ │ + rsbeq fp, r1, r4, ror #21 │ │ │ │ + mlseq r3, r6, r0, r3 │ │ │ │ + rsbeq fp, r1, r4, asr #21 │ │ │ │ + rsbeq r3, r3, r4, ror r0 │ │ │ │ + rsbeq fp, r1, r2, lsr #21 │ │ │ │ + rsbeq r3, r3, lr, lsr #32 │ │ │ │ + rsbeq fp, r1, lr, asr sl │ │ │ │ + rsbeq r3, r3, lr │ │ │ │ + rsbeq fp, r1, lr, lsr sl │ │ │ │ + rsbeq r2, r3, lr, ror #31 │ │ │ │ + rsbeq fp, r1, lr, lsl sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed21698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, ip, lsl #8 │ │ │ │ strcc pc, [r8], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -450029,71 +450029,71 @@ │ │ │ │ svccc 0x00a99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r4, sp, r6, ror #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r3, lr, lsl #31 │ │ │ │ + mlseq r3, r2, pc, r2 @ │ │ │ │ @ instruction: 0xfffff0fd │ │ │ │ - strhteq r2, [r3], #-254 @ 0xffffff02 │ │ │ │ - rsbeq r3, r3, r8 │ │ │ │ + rsbeq r2, r3, r2, asr #31 │ │ │ │ + rsbeq r3, r3, ip │ │ │ │ andeq r0, r0, r9, ror r4 │ │ │ │ - rsbeq r2, r3, r2, lsl #30 │ │ │ │ - rsbeq fp, r1, r2, lsr r9 │ │ │ │ + rsbeq r2, r3, r6, lsl #30 │ │ │ │ + rsbeq fp, r1, r6, lsr r9 │ │ │ │ rsbeq r4, sp, ip, asr #9 │ │ │ │ - rsbeq r2, r3, lr, asr #29 │ │ │ │ - strdeq fp, [r1], #-142 @ 0xffffff72 @ │ │ │ │ + ldrdeq r2, [r3], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq fp, r1, r2, lsl #18 │ │ │ │ @ instruction: 0xffffefe1 │ │ │ │ @ instruction: 0xffffef67 │ │ │ │ - mlseq r3, r0, lr, r2 │ │ │ │ - rsbeq fp, r1, r0, asr #17 │ │ │ │ - rsbeq r2, r3, r6, ror lr │ │ │ │ - rsbeq fp, r1, r6, lsr #17 │ │ │ │ + mlseq r3, r4, lr, r2 │ │ │ │ + rsbeq fp, r1, r4, asr #17 │ │ │ │ + rsbeq r2, r3, sl, ror lr │ │ │ │ + rsbeq fp, r1, sl, lsr #17 │ │ │ │ @ instruction: 0xffffeecd │ │ │ │ + rsbeq r2, r3, r6, lsr #30 │ │ │ │ + rsbeq r2, r3, ip, asr #30 │ │ │ │ + rsbeq r2, r3, r4, lsr #28 │ │ │ │ + rsbeq fp, r1, r4, asr r8 │ │ │ │ + rsbeq r2, r3, sl, lsl #28 │ │ │ │ + rsbeq fp, r1, sl, lsr r8 │ │ │ │ + rsbeq r2, r3, r6, lsl pc │ │ │ │ + rsbeq r2, r3, r8, lsr pc │ │ │ │ + rsbeq r2, r3, r6, asr #27 │ │ │ │ + strdeq fp, [r1], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq sp, r2, ip, asr #30 │ │ │ │ rsbeq r2, r3, r2, lsr #30 │ │ │ │ - rsbeq r2, r3, r8, asr #30 │ │ │ │ - rsbeq r2, r3, r0, lsr #28 │ │ │ │ - rsbeq fp, r1, r0, asr r8 │ │ │ │ - rsbeq r2, r3, r6, lsl #28 │ │ │ │ - rsbeq fp, r1, r6, lsr r8 │ │ │ │ - rsbeq r2, r3, r2, lsl pc │ │ │ │ - rsbeq r2, r3, r4, lsr pc │ │ │ │ - rsbeq r2, r3, r2, asr #27 │ │ │ │ - strdeq fp, [r1], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq sp, r2, r8, asr #30 │ │ │ │ - rsbeq r2, r3, lr, lsl pc │ │ │ │ - rsbeq r2, r3, lr, ror sp │ │ │ │ - rsbeq fp, r1, lr, lsr #15 │ │ │ │ - rsbeq r2, r3, r0, ror #26 │ │ │ │ - rsbeq fp, r1, lr, lsl #15 │ │ │ │ - ldrdeq r2, [r3], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq sp, r2, r8, asr #30 │ │ │ │ - rsbeq r2, r3, r8, lsl sp │ │ │ │ - rsbeq fp, r1, r8, asr #14 │ │ │ │ - rsbeq r2, r3, r2, asr #29 │ │ │ │ - rsbeq r2, r3, r8, lsr #30 │ │ │ │ - ldrdeq r2, [r3], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq fp, r1, r0, lsl #14 │ │ │ │ - rsbeq r2, r3, r6, lsl #30 │ │ │ │ - rsbeq r2, r3, ip, ror pc │ │ │ │ - rsbeq r2, r3, ip, lsl #25 │ │ │ │ - strhteq fp, [r1], #-108 @ 0xffffff94 │ │ │ │ - rsbeq r2, r3, r6, ror #30 │ │ │ │ - rsbeq r2, r3, r0, lsr #31 │ │ │ │ - rsbeq r2, r3, r8, asr #24 │ │ │ │ - rsbeq fp, r1, r8, ror r6 │ │ │ │ - rsbeq r2, r3, lr, ror pc │ │ │ │ - strhteq r2, [r3], #-252 @ 0xffffff04 │ │ │ │ - rsbeq r2, r3, r0, lsl #24 │ │ │ │ - rsbeq fp, r1, r0, lsr r6 │ │ │ │ - rsbeq r2, r3, lr, lsr #31 │ │ │ │ - rsbeq r2, r3, ip, ror #31 │ │ │ │ - rsbeq r2, r3, r4, asr #23 │ │ │ │ - strdeq fp, [r1], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r2, r3, r2, lsl #27 │ │ │ │ + strhteq fp, [r1], #-114 @ 0xffffff8e │ │ │ │ + rsbeq r2, r3, r4, ror #26 │ │ │ │ + mlseq r1, r2, r7, fp │ │ │ │ + rsbeq r2, r3, r2, ror #29 │ │ │ │ + rsbeq sp, r2, ip, asr #30 │ │ │ │ + rsbeq r2, r3, ip, lsl sp │ │ │ │ + rsbeq fp, r1, ip, asr #14 │ │ │ │ + rsbeq r2, r3, r6, asr #29 │ │ │ │ + rsbeq r2, r3, ip, lsr #30 │ │ │ │ + ldrdeq r2, [r3], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq fp, r1, r4, lsl #14 │ │ │ │ + rsbeq r2, r3, sl, lsl #30 │ │ │ │ + rsbeq r2, r3, r0, lsl #31 │ │ │ │ + mlseq r3, r0, ip, r2 │ │ │ │ + rsbeq fp, r1, r0, asr #13 │ │ │ │ + rsbeq r2, r3, sl, ror #30 │ │ │ │ + rsbeq r2, r3, r4, lsr #31 │ │ │ │ + rsbeq r2, r3, ip, asr #24 │ │ │ │ + rsbeq fp, r1, ip, ror r6 │ │ │ │ + rsbeq r2, r3, r2, lsl #31 │ │ │ │ + rsbeq r2, r3, r0, asr #31 │ │ │ │ + rsbeq r2, r3, r4, lsl #24 │ │ │ │ + rsbeq fp, r1, r4, lsr r6 │ │ │ │ + strhteq r2, [r3], #-242 @ 0xffffff0e │ │ │ │ + strdeq r2, [r3], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r2, r3, r8, asr #23 │ │ │ │ + strdeq fp, [r1], #-88 @ 0xffffffa8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed21ba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -450102,16 +450102,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d300c │ │ │ │ stmdami r5, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9c2f64d │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r2, r3, r2, ror sl │ │ │ │ - rsbeq fp, r1, r2, lsr #9 │ │ │ │ + rsbeq r2, r3, r6, ror sl │ │ │ │ + rsbeq fp, r1, r6, lsr #9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed21bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ ldc2 2, cr15, [ip, #-348]! @ 0xfffffea4 │ │ │ │ blvc 306078 >::_M_default_append(unsigned int)@@Base+0x834e4> │ │ │ │ @@ -450158,18 +450158,18 @@ │ │ │ │ @ instruction: 0xf64a2218 │ │ │ │ tstpcs r0, pc, lsr sl @ p-variant is OBSOLETE │ │ │ │ vmin.s16 d20, d7, d16 │ │ │ │ ldrb pc, [ip, r5, ror #25] @ │ │ │ │ stcl 6, cr15, [r0, #280]! @ 0x118 │ │ │ │ rsbeq r3, sp, r6, ror #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r3, ip, lsl #28 │ │ │ │ - rsbeq fp, r1, ip, lsl #8 │ │ │ │ + rsbeq r2, r3, r0, lsl lr │ │ │ │ + rsbeq fp, r1, r0, lsl r4 │ │ │ │ rsbeq r3, sp, r6, lsr #31 │ │ │ │ - rsbeq r2, r3, r8, ror #27 │ │ │ │ + rsbeq r2, r3, ip, ror #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed21cd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ vmax.u16 d20, d10, d6 │ │ │ │ bmi c49224 │ │ │ │ vand d18, d0, d8 │ │ │ │ @@ -450209,21 +450209,21 @@ │ │ │ │ @ instruction: 0xf04f217f │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf64d300c │ │ │ │ stmdami r9, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf64d4478 │ │ │ │ ldrb pc, [r1, r9, ror #17] @ │ │ │ │ - mlseq r3, sl, sp, r2 │ │ │ │ - rsbeq r2, r3, lr, lsr #26 │ │ │ │ - rsbeq fp, r1, lr, lsr #6 │ │ │ │ - rsbeq r2, r3, r2, lsl sp │ │ │ │ - rsbeq fp, r1, r2, lsl r3 │ │ │ │ - strdeq r2, [r3], #-194 @ 0xffffff3e @ │ │ │ │ - strdeq fp, [r1], #-32 @ 0xffffffe0 @ │ │ │ │ + mlseq r3, lr, sp, r2 │ │ │ │ + rsbeq r2, r3, r2, lsr sp │ │ │ │ + rsbeq fp, r1, r2, lsr r3 │ │ │ │ + rsbeq r2, r3, r6, lsl sp │ │ │ │ + rsbeq fp, r1, r6, lsl r3 │ │ │ │ + strdeq r2, [r3], #-198 @ 0xffffff3a @ │ │ │ │ + strdeq fp, [r1], #-36 @ 0xffffffdc @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ mcrls 6, 0, r4, cr8, cr13, {0} │ │ │ │ ldrdge pc, [r4], -sp @ │ │ │ │ ldrsbcc pc, [r8], #134 @ 0x86 @ │ │ │ │ vstrle d18, [pc, #-0] @ 1cabb4 │ │ │ │ ldrdgt pc, [r8], r6 @ │ │ │ │ bl 4dc3ec │ │ │ │ @@ -450651,22 +450651,22 @@ │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldr sl, [r9, -r9, asr #29]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mlseq sp, r8, sp, r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r3, sp, r6, ror sp │ │ │ │ - mlseq r3, sl, sl, r2 │ │ │ │ - mlseq r1, r8, r0, fp │ │ │ │ - rsbeq r2, r3, r8, ror sl │ │ │ │ - rsbeq fp, r1, r6, ror r0 │ │ │ │ - rsbeq r2, r3, r0, ror #20 │ │ │ │ - rsbeq r2, r3, r2, asr #20 │ │ │ │ - rsbeq r2, r3, r2, ror r6 │ │ │ │ - rsbeq sl, r1, r2, ror ip │ │ │ │ + mlseq r3, lr, sl, r2 │ │ │ │ + mlseq r1, ip, r0, fp │ │ │ │ + rsbeq r2, r3, ip, ror sl │ │ │ │ + rsbeq fp, r1, sl, ror r0 │ │ │ │ + rsbeq r2, r3, r4, ror #20 │ │ │ │ + rsbeq r2, r3, r6, asr #20 │ │ │ │ + rsbeq r2, r3, r6, ror r6 │ │ │ │ + rsbeq sl, r1, r6, ror ip │ │ │ │ andeq r0, r0, r1 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ blx 1388044 │ │ │ │ @ instruction: 0xeeb09a24 │ │ │ │ bcs 201fa4 │ │ │ │ @ instruction: 0xf8dadd38 │ │ │ │ strtmi r3, [pc], -r4 │ │ │ │ @@ -450975,15 +450975,15 @@ │ │ │ │ blx 60732c │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ ldr r0, [r7], r5, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbeq r2, r3, r6, asr #4 │ │ │ │ + rsbeq r2, r3, sl, asr #4 │ │ │ │ bcs 1f1fc8 │ │ │ │ svcge 0x0045f43f │ │ │ │ ldrdvs pc, [r4], -sl │ │ │ │ blvc 1487084 │ │ │ │ @ instruction: 0xf5069614 │ │ │ │ mrc 3, 5, r6, cr0, cr0, {5} │ │ │ │ vldr d7, [r3, #-796] @ 0xfffffce4 │ │ │ │ @@ -451730,51 +451730,51 @@ │ │ │ │ ldrbtmi r4, [r8], #-2089 @ 0xfffff7d7 │ │ │ │ @ instruction: 0xf64b300c │ │ │ │ stmdami r8!, {r0, r1, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ stc2 6, cr15, [r6, #-300] @ 0xfffffed4 │ │ │ │ @ instruction: 0xf7fe9b04 │ │ │ │ svclt 0x0000bca2 │ │ │ │ - rsbeq r1, r3, r8, asr #17 │ │ │ │ - rsbeq r9, r1, r8, asr #29 │ │ │ │ - rsbeq r1, r3, lr, ror r8 │ │ │ │ - rsbeq r9, r1, lr, ror lr │ │ │ │ - rsbeq r1, r3, lr, ror #15 │ │ │ │ - rsbeq r9, r1, lr, ror #27 │ │ │ │ - rsbeq r1, r3, r8, ror r7 │ │ │ │ - rsbeq r9, r1, r8, ror sp │ │ │ │ - rsbeq r1, r3, r6, lsl #15 │ │ │ │ - rsbeq r1, r3, r2, lsl r7 │ │ │ │ - rsbeq r9, r1, r2, lsl sp │ │ │ │ - rsbeq r1, r3, r6, ror #13 │ │ │ │ - rsbeq r9, r1, r6, ror #25 │ │ │ │ - rsbeq r1, r3, r6, asr #13 │ │ │ │ - rsbeq r9, r1, r6, asr #25 │ │ │ │ - rsbeq r1, r3, r6, lsr #13 │ │ │ │ - rsbeq r9, r1, r6, lsr #25 │ │ │ │ - rsbeq r1, r3, ip, ror #12 │ │ │ │ - rsbeq r9, r1, ip, ror #24 │ │ │ │ - rsbeq r1, r3, r8, asr #12 │ │ │ │ - rsbeq r9, r1, r6, asr #24 │ │ │ │ - rsbeq r1, r3, r6, lsr #12 │ │ │ │ - rsbeq r9, r1, r4, lsr #24 │ │ │ │ - rsbeq r1, r3, sl, lsl #12 │ │ │ │ - rsbeq r9, r1, r8, lsl #24 │ │ │ │ - rsbeq r1, r3, lr, ror #11 │ │ │ │ - rsbeq r9, r1, ip, ror #23 │ │ │ │ - ldrdeq r1, [r3], #-82 @ 0xffffffae @ │ │ │ │ - ldrdeq r9, [r1], #-176 @ 0xffffff50 @ │ │ │ │ - strhteq r1, [r3], #-86 @ 0xffffffaa │ │ │ │ - strhteq r9, [r1], #-180 @ 0xffffff4c │ │ │ │ - mlseq r3, sl, r5, r1 │ │ │ │ - mlseq r1, r8, fp, r9 │ │ │ │ - rsbeq r1, r3, sl, asr #10 │ │ │ │ - rsbeq r9, r1, sl, asr #22 │ │ │ │ - rsbeq r1, r3, sl, lsr #10 │ │ │ │ - rsbeq r9, r1, sl, lsr #22 │ │ │ │ + rsbeq r1, r3, ip, asr #17 │ │ │ │ + rsbeq r9, r1, ip, asr #29 │ │ │ │ + rsbeq r1, r3, r2, lsl #17 │ │ │ │ + rsbeq r9, r1, r2, lsl #29 │ │ │ │ + strdeq r1, [r3], #-114 @ 0xffffff8e @ │ │ │ │ + strdeq r9, [r1], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r1, r3, ip, ror r7 │ │ │ │ + rsbeq r9, r1, ip, ror sp │ │ │ │ + rsbeq r1, r3, sl, lsl #15 │ │ │ │ + rsbeq r1, r3, r6, lsl r7 │ │ │ │ + rsbeq r9, r1, r6, lsl sp │ │ │ │ + rsbeq r1, r3, sl, ror #13 │ │ │ │ + rsbeq r9, r1, sl, ror #25 │ │ │ │ + rsbeq r1, r3, sl, asr #13 │ │ │ │ + rsbeq r9, r1, sl, asr #25 │ │ │ │ + rsbeq r1, r3, sl, lsr #13 │ │ │ │ + rsbeq r9, r1, sl, lsr #25 │ │ │ │ + rsbeq r1, r3, r0, ror r6 │ │ │ │ + rsbeq r9, r1, r0, ror ip │ │ │ │ + rsbeq r1, r3, ip, asr #12 │ │ │ │ + rsbeq r9, r1, sl, asr #24 │ │ │ │ + rsbeq r1, r3, sl, lsr #12 │ │ │ │ + rsbeq r9, r1, r8, lsr #24 │ │ │ │ + rsbeq r1, r3, lr, lsl #12 │ │ │ │ + rsbeq r9, r1, ip, lsl #24 │ │ │ │ + strdeq r1, [r3], #-82 @ 0xffffffae @ │ │ │ │ + strdeq r9, [r1], #-176 @ 0xffffff50 @ │ │ │ │ + ldrdeq r1, [r3], #-86 @ 0xffffffaa @ │ │ │ │ + ldrdeq r9, [r1], #-180 @ 0xffffff4c @ │ │ │ │ + strhteq r1, [r3], #-90 @ 0xffffffa6 │ │ │ │ + strhteq r9, [r1], #-184 @ 0xffffff48 │ │ │ │ + mlseq r3, lr, r5, r1 │ │ │ │ + mlseq r1, ip, fp, r9 │ │ │ │ + rsbeq r1, r3, lr, asr #10 │ │ │ │ + rsbeq r9, r1, lr, asr #22 │ │ │ │ + rsbeq r1, r3, lr, lsr #10 │ │ │ │ + rsbeq r9, r1, lr, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed235ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r0, asr #31 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ strcs r3, [sl], #-3327 @ 0xfffff301 │ │ │ │ @ instruction: 0x21204a4d │ │ │ │ @@ -451854,31 +451854,31 @@ │ │ │ │ @ instruction: 0x46214816 │ │ │ │ @ instruction: 0xf64b4478 │ │ │ │ @ instruction: 0xe797fc13 │ │ │ │ ldm lr, {r0, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffffe84b │ │ │ │ strdeq r2, [sp], #-86 @ 0xffffffaa @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r3, r6, asr #9 │ │ │ │ - rsbeq r1, r3, r0, lsl r5 │ │ │ │ - rsbeq r1, r3, r2, lsl r4 │ │ │ │ - rsbeq r9, r1, r2, lsl sl │ │ │ │ + rsbeq r1, r3, sl, asr #9 │ │ │ │ + rsbeq r1, r3, r4, lsl r5 │ │ │ │ + rsbeq r1, r3, r6, lsl r4 │ │ │ │ + rsbeq r9, r1, r6, lsl sl │ │ │ │ rsbeq r2, sp, ip, lsr #11 │ │ │ │ strdeq r0, [r0], -fp │ │ │ │ - rsbeq r1, r3, r8, asr #7 │ │ │ │ - rsbeq r9, r1, r8, asr #19 │ │ │ │ + rsbeq r1, r3, ip, asr #7 │ │ │ │ + rsbeq r9, r1, ip, asr #19 │ │ │ │ @ instruction: 0xffffe613 │ │ │ │ @ instruction: 0xffffe54d │ │ │ │ - rsbeq r1, r3, sl, lsl #7 │ │ │ │ - rsbeq r9, r1, sl, lsl #19 │ │ │ │ - rsbeq r1, r3, r0, ror r3 │ │ │ │ - rsbeq r9, r1, r0, ror r9 │ │ │ │ + rsbeq r1, r3, lr, lsl #7 │ │ │ │ + rsbeq r9, r1, lr, lsl #19 │ │ │ │ + rsbeq r1, r3, r4, ror r3 │ │ │ │ + rsbeq r9, r1, r4, ror r9 │ │ │ │ @ instruction: 0xffffe4d7 │ │ │ │ - rsbeq r1, r3, r4, asr #6 │ │ │ │ - rsbeq r9, r1, r4, asr #18 │ │ │ │ + rsbeq r1, r3, r8, asr #6 │ │ │ │ + rsbeq r9, r1, r8, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed2378c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff26f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -451888,16 +451888,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 609ee2 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf64b4478 │ │ │ │ blls 24b4ec │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq r1, [r3], #-36 @ 0xffffffdc │ │ │ │ - strhteq r9, [r1], #-132 @ 0xffffff7c │ │ │ │ + strhteq r1, [r3], #-40 @ 0xffffffd8 │ │ │ │ + strhteq r9, [r1], #-136 @ 0xffffff78 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed2f1f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -452001,18 +452001,18 @@ │ │ │ │ bleq 448034 │ │ │ │ blvc 1408054 │ │ │ │ blhi 3c817c │ │ │ │ svclt 0x0000e7bc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ - strhteq r1, [r3], #-32 @ 0xffffffe0 │ │ │ │ - ldrdeq ip, [r2], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r1, r3, r8, lsl #5 │ │ │ │ - rsbeq ip, r2, lr, lsr #17 │ │ │ │ + strhteq r1, [r3], #-36 @ 0xffffffdc │ │ │ │ + ldrdeq ip, [r2], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r1, r3, ip, lsl #5 │ │ │ │ + strhteq ip, [r2], #-130 @ 0xffffff7e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed239a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ mrc2 2, 2, pc, cr14, cr5, {2} │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -452024,16 +452024,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ff08a10c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r1, r3, r2, lsl #3 │ │ │ │ - mlseq r1, r2, r6, r9 │ │ │ │ + rsbeq r1, r3, r6, lsl #3 │ │ │ │ + mlseq r1, r6, r6, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed239f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s16 d25, d5, d1 │ │ │ │ bls 24c0d8 │ │ │ │ @@ -452046,16 +452046,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b300c │ │ │ │ stmdami r5, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fe58a164 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r1, r3, sl, lsr #2 │ │ │ │ - rsbeq r9, r1, sl, lsr r6 │ │ │ │ + rsbeq r1, r3, lr, lsr #2 │ │ │ │ + rsbeq r9, r1, lr, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed23a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7507d8 │ │ │ │ blmi 778a70 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -452076,15 +452076,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ cdp 6, 14, cr15, cr0, cr4, {2} │ │ │ │ strhteq r2, [sp], #-18 @ 0xffffffee │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r1, [r3], #-4 @ │ │ │ │ + strdeq r1, [r3], #-8 @ │ │ │ │ rsbeq r2, sp, sl, ror r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed23ac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ @@ -452111,16 +452111,16 @@ │ │ │ │ stmdami r7, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 60a260 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq r1, r3, lr, lsr #32 │ │ │ │ - rsbeq r9, r1, lr, lsr r5 │ │ │ │ + rsbeq r1, r3, r2, lsr r0 │ │ │ │ + rsbeq r9, r1, r2, asr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed23b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2d083c │ │ │ │ blmi fe2f8b94 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -452250,38 +452250,38 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r2, sp, lr, lsr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r0, [r3], #-250 @ 0xffffff06 @ │ │ │ │ + strdeq r0, [r3], #-254 @ 0xffffff02 @ │ │ │ │ @ instruction: 0xffffff2f │ │ │ │ - rsbeq r1, r3, r4, asr r0 │ │ │ │ - rsbeq r0, r3, sl, ror #31 │ │ │ │ + rsbeq r1, r3, r8, asr r0 │ │ │ │ + rsbeq r0, r3, lr, ror #31 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - rsbeq r0, r3, r6, ror #30 │ │ │ │ - rsbeq r9, r1, r6, ror r4 │ │ │ │ + rsbeq r0, r3, sl, ror #30 │ │ │ │ + rsbeq r9, r1, sl, ror r4 │ │ │ │ rsbeq r2, sp, r0, lsl r0 │ │ │ │ - rsbeq r0, r3, r2, lsr pc │ │ │ │ - rsbeq r9, r1, r2, asr #8 │ │ │ │ + rsbeq r0, r3, r6, lsr pc │ │ │ │ + rsbeq r9, r1, r6, asr #8 │ │ │ │ @ instruction: 0xfffffe0d │ │ │ │ @ instruction: 0xfffffda3 │ │ │ │ - strdeq r0, [r3], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r9, r1, r4, lsl #8 │ │ │ │ - ldrdeq r0, [r3], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r9, r1, sl, ror #7 │ │ │ │ + strdeq r0, [r3], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r9, r1, r8, lsl #8 │ │ │ │ + ldrdeq r0, [r3], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r9, r1, lr, ror #7 │ │ │ │ @ instruction: 0xfffffd09 │ │ │ │ @ instruction: 0xfffffb23 │ │ │ │ - rsbeq r0, r3, lr, asr lr │ │ │ │ - rsbeq r9, r1, lr, ror #6 │ │ │ │ - rsbeq r0, r3, r4, asr #28 │ │ │ │ - rsbeq r9, r1, r4, asr r3 │ │ │ │ - rsbeq r0, r3, r6, lsr #28 │ │ │ │ - rsbeq r9, r1, r4, lsr r3 │ │ │ │ + rsbeq r0, r3, r2, ror #28 │ │ │ │ + rsbeq r9, r1, r2, ror r3 │ │ │ │ + rsbeq r0, r3, r8, asr #28 │ │ │ │ + rsbeq r9, r1, r8, asr r3 │ │ │ │ + rsbeq r0, r3, sl, lsr #28 │ │ │ │ + rsbeq r9, r1, r8, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed23ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -452290,16 +452290,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64a300c │ │ │ │ stmdami r5, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8a4f64b │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r0, r3, r6, asr sp │ │ │ │ - rsbeq r9, r1, r6, ror #4 │ │ │ │ + rsbeq r0, r3, sl, asr sp │ │ │ │ + rsbeq r9, r1, sl, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed23e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ stc2 2, cr15, [r0], #-340 @ 0xfffffeac │ │ │ │ ldc 6, cr4, [pc, #12] @ 1ccc40 │ │ │ │ andcs r7, r0, #8, 22 @ 0x2000 │ │ │ │ @@ -452336,15 +452336,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf644bd30 │ │ │ │ svclt 0x0000ecd6 │ │ │ │ mlseq sp, lr, sp, r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r3, sl, ror sp │ │ │ │ + rsbeq r0, r3, lr, ror sp │ │ │ │ rsbeq r1, sp, r4, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed23ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ @ instruction: 0xf9a0f373 │ │ │ │ @@ -452366,16 +452366,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff50f64a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf64b4478 │ │ │ │ blls 24ad6c │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r0, r3, r8, lsl #26 │ │ │ │ - rsbeq r9, r1, r4, lsr r1 │ │ │ │ + rsbeq r0, r3, ip, lsl #26 │ │ │ │ + rsbeq r9, r1, r8, lsr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 388210 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1a0b094 │ │ │ │ stclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -452590,32 +452590,32 @@ │ │ │ │ ldmdami r7, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf64a4478 │ │ │ │ ldrb pc, [r5, sp, asr #28] @ │ │ │ │ b ff80a9d0 │ │ │ │ mlseq sp, lr, ip, r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r2, r8, ror #31 │ │ │ │ - rsbeq r0, r3, r4, ror ip │ │ │ │ - rsbeq r9, r1, r0, lsr #1 │ │ │ │ + rsbeq lr, r2, ip, ror #31 │ │ │ │ + rsbeq r0, r3, r8, ror ip │ │ │ │ + rsbeq r9, r1, r4, lsr #1 │ │ │ │ rsbeq r1, sp, sl, lsr ip │ │ │ │ - rsbeq r0, r3, ip, lsl #24 │ │ │ │ - strdeq r0, [r3], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r8, r1, r8, lsr #30 │ │ │ │ - rsbeq r0, r3, r8, asr #21 │ │ │ │ - strdeq r8, [r1], #-228 @ 0xffffff1c @ │ │ │ │ - strhteq r0, [r3], #-160 @ 0xffffff60 │ │ │ │ - ldrdeq r8, [r1], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r0, r3, r0, lsr #20 │ │ │ │ - rsbeq r8, r1, ip, asr #28 │ │ │ │ - rsbeq r0, r3, r0, ror #19 │ │ │ │ - rsbeq r8, r1, sl, lsl #28 │ │ │ │ - mlseq r3, r8, r9, r0 │ │ │ │ - rsbeq r0, r3, lr, lsl #19 │ │ │ │ - strhteq r8, [r1], #-216 @ 0xffffff28 │ │ │ │ + rsbeq r0, r3, r0, lsl ip │ │ │ │ + rsbeq r0, r3, r0, lsl #22 │ │ │ │ + rsbeq r8, r1, ip, lsr #30 │ │ │ │ + rsbeq r0, r3, ip, asr #21 │ │ │ │ + strdeq r8, [r1], #-232 @ 0xffffff18 @ │ │ │ │ + strhteq r0, [r3], #-164 @ 0xffffff5c │ │ │ │ + rsbeq r8, r1, r0, ror #29 │ │ │ │ + rsbeq r0, r3, r4, lsr #20 │ │ │ │ + rsbeq r8, r1, r0, asr lr │ │ │ │ + rsbeq r0, r3, r4, ror #19 │ │ │ │ + rsbeq r8, r1, lr, lsl #28 │ │ │ │ + mlseq r3, ip, r9, r0 │ │ │ │ + mlseq r3, r2, r9, r0 │ │ │ │ + strhteq r8, [r1], #-220 @ 0xffffff24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2885d0 >::_M_default_append(unsigned int)@@Base+0x5a3c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ strmi r4, [sl], r4, lsl #12 │ │ │ │ @ instruction: 0xf8df4608 │ │ │ │ @@ -453030,53 +453030,53 @@ │ │ │ │ blx a8b0b8 │ │ │ │ ldrtmi r4, [r9], -fp, lsr #16 │ │ │ │ @ instruction: 0xf64a4478 │ │ │ │ @ instruction: 0xe616fadd │ │ │ │ ldrdeq r1, [sp], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, sp, ip, lsr #17 │ │ │ │ - rsbeq r0, r3, ip, lsl #14 │ │ │ │ - rsbeq r8, r1, r6, lsr fp │ │ │ │ - rsbeq fp, r3, r4, lsl #14 │ │ │ │ - rsbeq r0, r3, r2, asr #13 │ │ │ │ - rsbeq r8, r1, ip, ror #21 │ │ │ │ - rsbeq r0, r3, lr, ror r6 │ │ │ │ - rsbeq r8, r1, r8, lsr #21 │ │ │ │ - rsbeq r0, r3, r4, asr r6 │ │ │ │ - rsbeq r8, r1, r0, lsl #21 │ │ │ │ - rsbeq r0, r3, r0, lsr #12 │ │ │ │ - rsbeq r8, r1, ip, asr #20 │ │ │ │ - rsbeq r0, r3, r8, lsl r6 │ │ │ │ - rsbeq r0, r3, r2, lsr #11 │ │ │ │ + rsbeq r0, r3, r0, lsl r7 │ │ │ │ + rsbeq r8, r1, sl, lsr fp │ │ │ │ + rsbeq fp, r3, r8, lsl #14 │ │ │ │ + rsbeq r0, r3, r6, asr #13 │ │ │ │ + strdeq r8, [r1], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r0, r3, r2, lsl #13 │ │ │ │ + rsbeq r8, r1, ip, lsr #21 │ │ │ │ + rsbeq r0, r3, r8, asr r6 │ │ │ │ + rsbeq r8, r1, r4, lsl #21 │ │ │ │ + rsbeq r0, r3, r4, lsr #12 │ │ │ │ + rsbeq r8, r1, r0, asr sl │ │ │ │ + rsbeq r0, r3, ip, lsl r6 │ │ │ │ + rsbeq r0, r3, r6, lsr #11 │ │ │ │ @ instruction: 0xfffff855 │ │ │ │ - rsbeq r0, r3, r2, lsl r6 │ │ │ │ - ldrdeq r0, [r3], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r0, r3, r8, asr r5 │ │ │ │ - strdeq r0, [r3], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r8, r1, r6, lsr #18 │ │ │ │ - rsbeq r0, r3, r0, ror #9 │ │ │ │ - rsbeq r8, r1, ip, lsl #18 │ │ │ │ - rsbeq r0, r3, r4, asr #9 │ │ │ │ - strdeq r8, [r1], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r0, r3, lr, ror r4 │ │ │ │ - rsbeq r8, r1, sl, lsr #17 │ │ │ │ - rsbeq r0, r3, r4, lsr r4 │ │ │ │ - rsbeq r8, r1, r0, ror #16 │ │ │ │ - rsbeq r0, r3, sl, lsl #7 │ │ │ │ - strhteq r8, [r1], #-118 @ 0xffffff8a │ │ │ │ - rsbeq r0, r3, lr, ror #6 │ │ │ │ - mlseq r1, sl, r7, r8 │ │ │ │ - rsbeq r0, r3, r8, lsl #6 │ │ │ │ - rsbeq r8, r1, r2, lsr r7 │ │ │ │ - rsbeq r0, r3, r2, ror #5 │ │ │ │ - rsbeq r0, r3, ip, asr #6 │ │ │ │ - rsbeq r0, r3, r8, asr #5 │ │ │ │ - strdeq r8, [r1], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r0, r3, ip, lsr #5 │ │ │ │ - ldrdeq r8, [r1], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r0, r3, r6, lsl r6 │ │ │ │ + rsbeq r0, r3, r2, ror #11 │ │ │ │ + rsbeq r0, r3, ip, asr r5 │ │ │ │ + strdeq r0, [r3], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r8, r1, sl, lsr #18 │ │ │ │ + rsbeq r0, r3, r4, ror #9 │ │ │ │ + rsbeq r8, r1, r0, lsl r9 │ │ │ │ + rsbeq r0, r3, r8, asr #9 │ │ │ │ + strdeq r8, [r1], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r0, r3, r2, lsl #9 │ │ │ │ + rsbeq r8, r1, lr, lsr #17 │ │ │ │ + rsbeq r0, r3, r8, lsr r4 │ │ │ │ + rsbeq r8, r1, r4, ror #16 │ │ │ │ + rsbeq r0, r3, lr, lsl #7 │ │ │ │ + strhteq r8, [r1], #-122 @ 0xffffff86 │ │ │ │ + rsbeq r0, r3, r2, ror r3 │ │ │ │ + mlseq r1, lr, r7, r8 │ │ │ │ + rsbeq r0, r3, ip, lsl #6 │ │ │ │ + rsbeq r8, r1, r6, lsr r7 │ │ │ │ + rsbeq r0, r3, r6, ror #5 │ │ │ │ + rsbeq r0, r3, r0, asr r3 │ │ │ │ + rsbeq r0, r3, ip, asr #5 │ │ │ │ + strdeq r8, [r1], #-104 @ 0xffffff98 @ │ │ │ │ + strhteq r0, [r3], #-32 @ 0xffffffe0 │ │ │ │ + ldrdeq r8, [r1], #-108 @ 0xffffff94 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed24a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r0, ror #8 │ │ │ │ ldrbcc pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -453354,76 +453354,76 @@ │ │ │ │ svccc 0x00a99999 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ strhteq r1, [sp], #-18 @ 0xffffffee │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r3, r8, r1, r0 │ │ │ │ + mlseq r3, ip, r1, r0 │ │ │ │ @ instruction: 0xfffff87d │ │ │ │ - rsbeq r0, r3, r6, lsr #4 │ │ │ │ - mlseq r3, r8, r1, r0 │ │ │ │ + rsbeq r0, r3, sl, lsr #4 │ │ │ │ + mlseq r3, ip, r1, r0 │ │ │ │ ldrdeq r0, [r0], -r9 │ │ │ │ - rsbeq r0, r3, sl, asr #2 │ │ │ │ - rsbeq r8, r1, r6, ror r5 │ │ │ │ + rsbeq r0, r3, lr, asr #2 │ │ │ │ + rsbeq r8, r1, sl, ror r5 │ │ │ │ rsbeq r1, sp, r0, lsl r1 │ │ │ │ - rsbeq r0, r3, r6, lsl r1 │ │ │ │ - rsbeq r8, r1, r2, asr #10 │ │ │ │ + rsbeq r0, r3, sl, lsl r1 │ │ │ │ + rsbeq r8, r1, r6, asr #10 │ │ │ │ @ instruction: 0xfffff321 │ │ │ │ @ instruction: 0xfffff2cf │ │ │ │ + ldrdeq r0, [r3], #-12 @ │ │ │ │ + rsbeq r8, r1, r8, lsl #10 │ │ │ │ + rsbeq r0, r3, r2, asr #1 │ │ │ │ + rsbeq r8, r1, lr, ror #9 │ │ │ │ + mlseq r2, r8, r2, fp │ │ │ │ + rsbeq r0, r3, r6, ror r1 │ │ │ │ + strhteq ip, [r2], #-134 @ 0xffffff7a │ │ │ │ + rsbeq r0, r3, r6, ror r1 │ │ │ │ + rsbeq r0, r3, r4, asr r0 │ │ │ │ + rsbeq r8, r1, r0, lsl #9 │ │ │ │ + rsbeq r0, r3, sl, lsr r0 │ │ │ │ + rsbeq r8, r1, r6, ror #8 │ │ │ │ + rsbeq fp, r2, r0, asr #5 │ │ │ │ + rsbeq r0, r3, lr, lsr r1 │ │ │ │ + strdeq pc, [r2], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r8, r1, r2, lsr #8 │ │ │ │ + rsbeq fp, r2, r0, asr #20 │ │ │ │ + rsbeq r0, r3, lr, lsl r1 │ │ │ │ + strhteq pc, [r2], #-242 @ 0xffffff0e @ │ │ │ │ + ldrdeq r8, [r1], #-62 @ 0xffffffc2 @ │ │ │ │ + mlseq r2, r4, pc, pc @ │ │ │ │ + strhteq r8, [r1], #-62 @ 0xffffffc2 │ │ │ │ + strhteq fp, [r2], #-30 @ 0xffffffe2 │ │ │ │ ldrdeq r0, [r3], #-8 @ │ │ │ │ - rsbeq r8, r1, r4, lsl #10 │ │ │ │ - strhteq r0, [r3], #-14 │ │ │ │ - rsbeq r8, r1, sl, ror #9 │ │ │ │ - mlseq r2, r4, r2, fp │ │ │ │ - rsbeq r0, r3, r2, ror r1 │ │ │ │ - strhteq ip, [r2], #-130 @ 0xffffff7e │ │ │ │ - rsbeq r0, r3, r2, ror r1 │ │ │ │ - rsbeq r0, r3, r0, asr r0 │ │ │ │ - rsbeq r8, r1, ip, ror r4 │ │ │ │ - rsbeq r0, r3, r6, lsr r0 │ │ │ │ - rsbeq r8, r1, r2, ror #8 │ │ │ │ - strhteq fp, [r2], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq r0, r3, sl, lsr r1 │ │ │ │ - strdeq pc, [r2], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r8, r1, lr, lsl r4 │ │ │ │ - rsbeq fp, r2, ip, lsr sl │ │ │ │ - rsbeq r0, r3, sl, lsl r1 │ │ │ │ - rsbeq pc, r2, lr, lsr #31 │ │ │ │ - ldrdeq r8, [r1], #-58 @ 0xffffffc6 @ │ │ │ │ - mlseq r2, r0, pc, pc @ │ │ │ │ - strhteq r8, [r1], #-58 @ 0xffffffc6 │ │ │ │ - strhteq fp, [r2], #-26 @ 0xffffffe6 │ │ │ │ - ldrdeq r0, [r3], #-4 @ │ │ │ │ - rsbeq pc, r2, r8, asr #30 │ │ │ │ - rsbeq r8, r1, r4, ror r3 │ │ │ │ - strhteq r0, [r3], #-8 │ │ │ │ - rsbeq fp, r2, r2, asr #1 │ │ │ │ - strdeq pc, [r2], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r8, r1, sl, lsr #6 │ │ │ │ + rsbeq pc, r2, ip, asr #30 │ │ │ │ + rsbeq r8, r1, r8, ror r3 │ │ │ │ + strhteq r0, [r3], #-12 │ │ │ │ + rsbeq fp, r2, r6, asr #1 │ │ │ │ + rsbeq pc, r2, r2, lsl #30 │ │ │ │ + rsbeq r8, r1, lr, lsr #6 │ │ │ │ + mlseq r3, r8, r0, r0 │ │ │ │ + rsbeq ip, r2, r2, asr #2 │ │ │ │ + rsbeq pc, r2, r0, asr #29 │ │ │ │ + rsbeq r8, r1, ip, ror #5 │ │ │ │ + rsbeq r0, r3, r2, lsl #1 │ │ │ │ + rsbeq r0, r3, r4, asr #1 │ │ │ │ + rsbeq pc, r2, ip, ror lr @ │ │ │ │ + rsbeq r8, r1, r8, lsr #5 │ │ │ │ + rsbeq ip, r2, ip, ror #5 │ │ │ │ + rsbeq r0, r3, sl, lsr #1 │ │ │ │ + rsbeq pc, r2, lr, lsr lr @ │ │ │ │ + rsbeq r8, r1, sl, ror #4 │ │ │ │ + rsbeq ip, r2, r2, lsl r3 │ │ │ │ mlseq r3, r4, r0, r0 │ │ │ │ - rsbeq ip, r2, lr, lsr r1 │ │ │ │ - strhteq pc, [r2], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r8, r1, r8, ror #5 │ │ │ │ - rsbeq r0, r3, lr, ror r0 │ │ │ │ - rsbeq r0, r3, r0, asr #1 │ │ │ │ - rsbeq pc, r2, r8, ror lr @ │ │ │ │ - rsbeq r8, r1, r4, lsr #5 │ │ │ │ - rsbeq ip, r2, r8, ror #5 │ │ │ │ - rsbeq r0, r3, r6, lsr #1 │ │ │ │ - rsbeq pc, r2, sl, lsr lr @ │ │ │ │ - rsbeq r8, r1, r6, ror #4 │ │ │ │ - rsbeq ip, r2, lr, lsl #6 │ │ │ │ - mlseq r3, r0, r0, r0 │ │ │ │ - rsbeq pc, r2, r0, lsl #28 │ │ │ │ - rsbeq r8, r1, ip, lsr #4 │ │ │ │ - rsbeq ip, r2, r8, lsr #7 │ │ │ │ - rsbeq r0, r3, r6, rrx │ │ │ │ - strhteq pc, [r2], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r8, r1, r2, ror #3 │ │ │ │ + rsbeq pc, r2, r4, lsl #28 │ │ │ │ + rsbeq r8, r1, r0, lsr r2 │ │ │ │ + rsbeq ip, r2, ip, lsr #7 │ │ │ │ + rsbeq r0, r3, sl, rrx │ │ │ │ + strhteq pc, [r2], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r8, r1, r6, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed24fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -453433,16 +453433,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 15, cr15, cr8, cr9, {2} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6494478 │ │ │ │ blls 24dcbc │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq pc, r2, r8, asr ip @ │ │ │ │ - rsbeq r8, r1, r4, lsl #1 │ │ │ │ + rsbeq pc, r2, ip, asr ip @ │ │ │ │ + rsbeq r8, r1, r8, lsl #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed2500c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx d0a76a │ │ │ │ blvc 509498 │ │ │ │ @@ -453495,17 +453495,17 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff38f649 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq pc, r2, r0, ror lr @ │ │ │ │ - rsbeq pc, r2, r6, lsr #28 │ │ │ │ - rsbeq r7, r1, lr, lsl #31 │ │ │ │ + rsbeq pc, r2, r4, ror lr @ │ │ │ │ + rsbeq pc, r2, sl, lsr #28 │ │ │ │ + mlseq r1, r2, pc, r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed25110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 791e98 │ │ │ │ blmi 7ba130 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -453527,15 +453527,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf643bd30 │ │ │ │ svclt 0x0000eb80 │ │ │ │ strdeq r0, [sp], #-162 @ 0xffffff5e @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq pc, [r2], #-210 @ 0xffffff2e @ │ │ │ │ + ldrdeq pc, [r2], #-214 @ 0xffffff2a @ │ │ │ │ strhteq r0, [sp], #-168 @ 0xffffff58 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed2518c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ @ instruction: 0xf84af372 │ │ │ │ @@ -453557,16 +453557,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [sl, #292]! @ 0x124 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6494478 │ │ │ │ blls 24dac0 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq pc, r2, r0, lsr #26 │ │ │ │ - rsbeq r7, r1, r8, lsl #29 │ │ │ │ + rsbeq pc, r2, r4, lsr #26 │ │ │ │ + rsbeq r7, r1, ip, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed25204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ vmax.s16 d20, d4, d8 │ │ │ │ strmi pc, [r4], -pc, lsr #20 │ │ │ │ stmdavs fp!, {r3, r5, r9, sl, lr}^ │ │ │ │ @@ -453594,17 +453594,17 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6494478 │ │ │ │ @ instruction: 0xf04ffe6f │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq pc, r2, r0, ror #25 │ │ │ │ - mlseq r2, r6, ip, pc @ │ │ │ │ - strdeq r7, [r1], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq pc, r2, r4, ror #25 │ │ │ │ + mlseq r2, sl, ip, pc @ │ │ │ │ + rsbeq r7, r1, r0, lsl #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 289558 >::_M_default_append(unsigned int)@@Base+0x69c4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq c0c3dc │ │ │ │ stcmi 2, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ bmi df910 │ │ │ │ @@ -453857,36 +453857,36 @@ │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ tstls pc, #32, 10 @ 0x8000000 │ │ │ │ svclt 0x0000e03b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r0, sp, r4, asr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r2, r2, lsr #24 │ │ │ │ - rsbeq pc, r2, lr, lsl #22 │ │ │ │ - rsbeq r7, r1, r6, ror ip │ │ │ │ - rsbeq r3, r1, ip, ror #14 │ │ │ │ - rsbeq pc, r2, r0, asr #21 │ │ │ │ - rsbeq r7, r1, r8, lsr #24 │ │ │ │ - rsbeq pc, r2, r8, ror #20 │ │ │ │ - ldrdeq r7, [r1], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq pc, r2, r6, lsr #24 │ │ │ │ + rsbeq pc, r2, r2, lsl fp @ │ │ │ │ + rsbeq r7, r1, sl, ror ip │ │ │ │ + rsbeq r3, r1, r0, ror r7 │ │ │ │ + rsbeq pc, r2, r4, asr #21 │ │ │ │ + rsbeq r7, r1, ip, lsr #24 │ │ │ │ + rsbeq pc, r2, ip, ror #20 │ │ │ │ + ldrdeq r7, [r1], #-186 @ 0xffffff46 @ │ │ │ │ rsbeq r0, sp, r4, asr r7 │ │ │ │ - rsbeq pc, r2, r2, lsr #19 │ │ │ │ - rsbeq r7, r1, sl, lsl #22 │ │ │ │ - rsbeq pc, r2, r8, lsl #19 │ │ │ │ - strdeq r7, [r1], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq pc, r2, sl, lsr r9 @ │ │ │ │ - rsbeq r7, r1, r2, lsr #21 │ │ │ │ - rsbeq pc, r2, r0, lsr #18 │ │ │ │ - rsbeq r7, r1, r8, lsl #21 │ │ │ │ - rsbeq pc, r2, r6, lsr #18 │ │ │ │ - ldrdeq pc, [r2], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r7, r1, r8, lsr sl │ │ │ │ - mlseq r2, r2, r8, pc @ │ │ │ │ - rsbeq pc, r2, r8, lsl #17 │ │ │ │ + rsbeq pc, r2, r6, lsr #19 │ │ │ │ + rsbeq r7, r1, lr, lsl #22 │ │ │ │ + rsbeq pc, r2, ip, lsl #19 │ │ │ │ + strdeq r7, [r1], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq pc, r2, lr, lsr r9 @ │ │ │ │ + rsbeq r7, r1, r6, lsr #21 │ │ │ │ + rsbeq pc, r2, r4, lsr #18 │ │ │ │ + rsbeq r7, r1, ip, lsl #21 │ │ │ │ + rsbeq pc, r2, sl, lsr #18 │ │ │ │ + ldrdeq pc, [r2], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r7, r1, ip, lsr sl │ │ │ │ + mlseq r2, r6, r8, pc @ │ │ │ │ + rsbeq pc, r2, ip, lsl #17 │ │ │ │ bleq 24a934 │ │ │ │ vabal.s8 q2, d16, d11 │ │ │ │ @ instruction: 0xf8da80ec │ │ │ │ b 159a514 │ │ │ │ @ instruction: 0xf853088b │ │ │ │ @ instruction: 0xf893302b │ │ │ │ @ instruction: 0x0712211d │ │ │ │ @@ -454242,56 +454242,56 @@ │ │ │ │ ldrbtmi r7, [r8], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf649300c │ │ │ │ stmdami lr!, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf956f649 │ │ │ │ svclt 0x0000e72d │ │ │ │ ... │ │ │ │ - rsbeq pc, r2, r2, asr #12 │ │ │ │ - rsbeq pc, r2, r8, ror r5 @ │ │ │ │ - rsbeq r7, r1, r0, ror #13 │ │ │ │ - rsbeq pc, r2, r0, ror #10 │ │ │ │ - rsbeq r7, r1, r8, asr #13 │ │ │ │ - rsbeq pc, r2, ip, lsr r5 @ │ │ │ │ - rsbeq r7, r1, r4, lsr #13 │ │ │ │ - rsbeq pc, r2, r2, lsr #10 │ │ │ │ - rsbeq r7, r1, sl, lsl #13 │ │ │ │ - rsbeq pc, r2, r2, lsl r5 @ │ │ │ │ - ldrdeq pc, [r2], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r7, r1, lr, lsr r6 │ │ │ │ - rsbeq pc, r2, ip, lsl #9 │ │ │ │ - strdeq r7, [r1], #-84 @ 0xffffffac @ │ │ │ │ - ldrdeq r3, [r1], #-6 @ │ │ │ │ - rsbeq pc, r2, r4, lsl #8 │ │ │ │ - rsbeq r7, r1, ip, ror #10 │ │ │ │ - rsbeq pc, r2, ip, ror #7 │ │ │ │ - rsbeq r7, r1, r4, asr r5 │ │ │ │ - rsbeq sl, r2, lr, ror r1 │ │ │ │ - rsbeq pc, r2, r0, asr #7 │ │ │ │ - rsbeq r7, r1, r8, lsr #10 │ │ │ │ - rsbeq pc, r2, r8, lsr #7 │ │ │ │ - rsbeq r7, r1, r0, lsl r5 │ │ │ │ - mlseq r2, r0, r3, pc @ │ │ │ │ - strdeq r7, [r1], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq pc, r2, r8, asr r3 @ │ │ │ │ - rsbeq r7, r1, r0, asr #9 │ │ │ │ - rsbeq pc, r2, lr, lsr r3 @ │ │ │ │ - rsbeq r7, r1, r6, lsr #9 │ │ │ │ - rsbeq pc, r2, r4, lsl r3 @ │ │ │ │ - rsbeq r7, r1, ip, ror r4 │ │ │ │ - rsbeq pc, r2, r2, ror #5 │ │ │ │ - rsbeq r7, r1, r8, asr #8 │ │ │ │ - rsbeq pc, r2, r4, asr #5 │ │ │ │ - rsbeq r7, r1, ip, lsr #8 │ │ │ │ - rsbeq pc, r2, r8, lsr #5 │ │ │ │ - rsbeq r7, r1, r0, lsl r4 │ │ │ │ - rsbeq pc, r2, ip, lsl #5 │ │ │ │ - strdeq r7, [r1], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq pc, r2, r2, ror #4 │ │ │ │ - rsbeq r7, r1, sl, asr #7 │ │ │ │ + rsbeq pc, r2, r6, asr #12 │ │ │ │ + rsbeq pc, r2, ip, ror r5 @ │ │ │ │ + rsbeq r7, r1, r4, ror #13 │ │ │ │ + rsbeq pc, r2, r4, ror #10 │ │ │ │ + rsbeq r7, r1, ip, asr #13 │ │ │ │ + rsbeq pc, r2, r0, asr #10 │ │ │ │ + rsbeq r7, r1, r8, lsr #13 │ │ │ │ + rsbeq pc, r2, r6, lsr #10 │ │ │ │ + rsbeq r7, r1, lr, lsl #13 │ │ │ │ + rsbeq pc, r2, r6, lsl r5 @ │ │ │ │ + ldrdeq pc, [r2], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r7, r1, r2, asr #12 │ │ │ │ + mlseq r2, r0, r4, pc @ │ │ │ │ + strdeq r7, [r1], #-88 @ 0xffffffa8 @ │ │ │ │ + ldrdeq r3, [r1], #-10 @ │ │ │ │ + rsbeq pc, r2, r8, lsl #8 │ │ │ │ + rsbeq r7, r1, r0, ror r5 │ │ │ │ + strdeq pc, [r2], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r7, r1, r8, asr r5 │ │ │ │ + rsbeq sl, r2, r2, lsl #3 │ │ │ │ + rsbeq pc, r2, r4, asr #7 │ │ │ │ + rsbeq r7, r1, ip, lsr #10 │ │ │ │ + rsbeq pc, r2, ip, lsr #7 │ │ │ │ + rsbeq r7, r1, r4, lsl r5 │ │ │ │ + mlseq r2, r4, r3, pc @ │ │ │ │ + strdeq r7, [r1], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq pc, r2, ip, asr r3 @ │ │ │ │ + rsbeq r7, r1, r4, asr #9 │ │ │ │ + rsbeq pc, r2, r2, asr #6 │ │ │ │ + rsbeq r7, r1, sl, lsr #9 │ │ │ │ + rsbeq pc, r2, r8, lsl r3 @ │ │ │ │ + rsbeq r7, r1, r0, lsl #9 │ │ │ │ + rsbeq pc, r2, r6, ror #5 │ │ │ │ + rsbeq r7, r1, ip, asr #8 │ │ │ │ + rsbeq pc, r2, r8, asr #5 │ │ │ │ + rsbeq r7, r1, r0, lsr r4 │ │ │ │ + rsbeq pc, r2, ip, lsr #5 │ │ │ │ + rsbeq r7, r1, r4, lsl r4 │ │ │ │ + mlseq r2, r0, r2, pc @ │ │ │ │ + strdeq r7, [r1], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq pc, r2, r6, ror #4 │ │ │ │ + rsbeq r7, r1, lr, asr #7 │ │ │ │ @ instruction: 0x46484952 │ │ │ │ vqshl.u16 q10, , q5 │ │ │ │ teqplt r8, r5, ror #21 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46484d50 │ │ │ │ @ instruction: 0x4629447d │ │ │ │ ldc2 3, cr15, [r6, #364]! @ 0x16c │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ @@ -454367,31 +454367,31 @@ │ │ │ │ vtst.8 d20, d0, d5 │ │ │ │ @ instruction: 0x462c2111 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff9cf648 │ │ │ │ @ instruction: 0x46294812 │ │ │ │ @ instruction: 0xf6494478 │ │ │ │ @ instruction: 0xe62ef857 │ │ │ │ - rsbeq pc, r2, r0, lsl #4 │ │ │ │ - rsbeq pc, r2, r0, lsl #4 │ │ │ │ - ldrdeq pc, [r0], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r7, r1, ip, ror #8 │ │ │ │ - rsbeq r9, r2, r4, lsr #28 │ │ │ │ - strhteq sl, [r2], #-250 @ 0xffffff06 │ │ │ │ - strhteq sl, [r2], #-240 @ 0xffffff10 │ │ │ │ - strdeq pc, [r2], #-12 @ │ │ │ │ - rsbeq r7, r1, r4, ror #4 │ │ │ │ - ldrdeq pc, [r2], #-12 @ │ │ │ │ - rsbeq r7, r1, r4, asr #4 │ │ │ │ - rsbeq pc, r2, lr, lsr #1 │ │ │ │ - rsbeq r7, r1, r6, lsl r2 │ │ │ │ - rsbeq pc, r2, r0, lsl #1 │ │ │ │ - rsbeq r7, r1, r8, ror #3 │ │ │ │ - rsbeq pc, r2, r4, rrx │ │ │ │ - rsbeq r7, r1, ip, asr #3 │ │ │ │ + rsbeq pc, r2, r4, lsl #4 │ │ │ │ + rsbeq pc, r2, r4, lsl #4 │ │ │ │ + ldrdeq pc, [r0], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r7, r1, r0, ror r4 │ │ │ │ + rsbeq r9, r2, r8, lsr #28 │ │ │ │ + strhteq sl, [r2], #-254 @ 0xffffff02 │ │ │ │ + strhteq sl, [r2], #-244 @ 0xffffff0c │ │ │ │ + rsbeq pc, r2, r0, lsl #2 │ │ │ │ + rsbeq r7, r1, r8, ror #4 │ │ │ │ + rsbeq pc, r2, r0, ror #1 │ │ │ │ + rsbeq r7, r1, r8, asr #4 │ │ │ │ + strhteq pc, [r2], #-2 @ │ │ │ │ + rsbeq r7, r1, sl, lsl r2 │ │ │ │ + rsbeq pc, r2, r4, lsl #1 │ │ │ │ + rsbeq r7, r1, ip, ror #3 │ │ │ │ + rsbeq pc, r2, r8, rrx │ │ │ │ + ldrdeq r7, [r1], #-16 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed25ef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ blx fef8b652 │ │ │ │ ldrdmi pc, [r8], r0 │ │ │ │ @@ -454434,18 +454434,18 @@ │ │ │ │ @ instruction: 0xff1cf648 │ │ │ │ stmdbls r3, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffd8f648 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq lr, r2, r0, ror #31 │ │ │ │ - strhteq lr, [r2], #-242 @ 0xffffff0e │ │ │ │ - rsbeq lr, r2, lr, ror pc │ │ │ │ - rsbeq r7, r1, lr, ror #1 │ │ │ │ + rsbeq lr, r2, r4, ror #31 │ │ │ │ + strhteq lr, [r2], #-246 @ 0xffffff0a │ │ │ │ + rsbeq lr, r2, r2, lsl #31 │ │ │ │ + strdeq r7, [r1], #-2 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 28a284 >::_M_default_append(unsigned int)@@Base+0x76f0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ bl 1e0d158 │ │ │ │ @ instruction: 0xf8dfb0a1 │ │ │ │ @@ -455179,73 +455179,73 @@ │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq pc, ip, ip, lsr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq pc, ip, sl, lsl #24 │ │ │ │ @ instruction: 0xffffeeab │ │ │ │ - ldrdeq lr, [r2], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq lr, r2, ip, lsr #25 │ │ │ │ - rsbeq r3, r1, r4, asr fp │ │ │ │ - ldrdeq lr, [r2], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r6, r1, sl, lsr sp │ │ │ │ - strhteq lr, [r2], #-184 @ 0xffffff48 │ │ │ │ - rsbeq r6, r1, lr, lsl sp │ │ │ │ - mlseq r2, ip, fp, lr │ │ │ │ - rsbeq r6, r1, r2, lsl #26 │ │ │ │ - rsbeq lr, r2, r2, ror fp │ │ │ │ - ldrdeq r6, [r1], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq lr, r2, r8, ror #22 │ │ │ │ - rsbeq lr, r2, r2, ror #19 │ │ │ │ - rsbeq lr, r2, lr, lsl #19 │ │ │ │ - strdeq r6, [r1], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq lr, r2, sl, lsr #18 │ │ │ │ - mlseq r1, r0, sl, r6 │ │ │ │ - rsbeq lr, r2, r0, ror #17 │ │ │ │ - rsbeq r6, r1, r6, asr #20 │ │ │ │ - rsbeq lr, r2, r2, asr #17 │ │ │ │ - rsbeq r6, r1, r6, lsr #20 │ │ │ │ - mlseq r2, lr, r8, lr │ │ │ │ - rsbeq r6, r1, r2, lsl #20 │ │ │ │ - rsbeq lr, r2, r2, ror r8 │ │ │ │ - ldrdeq r6, [r1], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq lr, r2, r6, ror #16 │ │ │ │ - rsbeq lr, r2, r0, lsr #16 │ │ │ │ - rsbeq lr, r2, r0, ror #17 │ │ │ │ - rsbeq lr, r2, r4, lsl #16 │ │ │ │ - rsbeq r6, r1, sl, ror #18 │ │ │ │ - rsbeq lr, r2, r6, ror #15 │ │ │ │ - rsbeq r6, r1, ip, asr #18 │ │ │ │ - mlseq r2, sl, r7, lr │ │ │ │ - rsbeq r6, r1, r0, lsl #18 │ │ │ │ - rsbeq r3, r1, lr, ror #13 │ │ │ │ - rsbeq lr, r2, r2, ror #14 │ │ │ │ - rsbeq r6, r1, r8, asr #17 │ │ │ │ - strhteq r3, [r1], #-108 @ 0xffffff94 │ │ │ │ - rsbeq r3, r1, r2, ror #11 │ │ │ │ - rsbeq lr, r2, r4, lsl r6 │ │ │ │ - rsbeq r6, r1, ip, ror r7 │ │ │ │ - rsbeq lr, r2, lr, ror #11 │ │ │ │ - rsbeq r6, r1, r6, asr r7 │ │ │ │ - rsbeq r3, r1, r0, ror #8 │ │ │ │ - rsbeq lr, r2, r4, ror #9 │ │ │ │ - rsbeq r6, r1, ip, asr #12 │ │ │ │ - rsbeq lr, r2, sl, asr #9 │ │ │ │ - rsbeq r6, r1, r2, lsr r6 │ │ │ │ - rsbeq lr, r2, r4, asr #9 │ │ │ │ - mlseq r2, r0, r4, lr │ │ │ │ - strdeq r6, [r1], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r3, r1, r6, ror #7 │ │ │ │ - rsbeq lr, r2, lr, asr r4 │ │ │ │ - rsbeq r6, r1, r6, asr #11 │ │ │ │ - rsbeq lr, r2, lr, lsl #8 │ │ │ │ - rsbeq r6, r1, r6, ror r5 │ │ │ │ + ldrdeq lr, [r2], #-206 @ 0xffffff32 @ │ │ │ │ + strhteq lr, [r2], #-192 @ 0xffffff40 │ │ │ │ + rsbeq r3, r1, r8, asr fp │ │ │ │ + ldrdeq lr, [r2], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r6, r1, lr, lsr sp │ │ │ │ + strhteq lr, [r2], #-188 @ 0xffffff44 │ │ │ │ + rsbeq r6, r1, r2, lsr #26 │ │ │ │ + rsbeq lr, r2, r0, lsr #23 │ │ │ │ + rsbeq r6, r1, r6, lsl #26 │ │ │ │ + rsbeq lr, r2, r6, ror fp │ │ │ │ + ldrdeq r6, [r1], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq lr, r2, ip, ror #22 │ │ │ │ + rsbeq lr, r2, r6, ror #19 │ │ │ │ + mlseq r2, r2, r9, lr │ │ │ │ + strdeq r6, [r1], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq lr, r2, lr, lsr #18 │ │ │ │ + mlseq r1, r4, sl, r6 │ │ │ │ + rsbeq lr, r2, r4, ror #17 │ │ │ │ + rsbeq r6, r1, sl, asr #20 │ │ │ │ + rsbeq lr, r2, r6, asr #17 │ │ │ │ + rsbeq r6, r1, sl, lsr #20 │ │ │ │ + rsbeq lr, r2, r2, lsr #17 │ │ │ │ + rsbeq r6, r1, r6, lsl #20 │ │ │ │ + rsbeq lr, r2, r6, ror r8 │ │ │ │ + ldrdeq r6, [r1], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq lr, r2, sl, ror #16 │ │ │ │ + rsbeq lr, r2, r4, lsr #16 │ │ │ │ + rsbeq lr, r2, r4, ror #17 │ │ │ │ + rsbeq lr, r2, r8, lsl #16 │ │ │ │ + rsbeq r6, r1, lr, ror #18 │ │ │ │ + rsbeq lr, r2, sl, ror #15 │ │ │ │ + rsbeq r6, r1, r0, asr r9 │ │ │ │ + mlseq r2, lr, r7, lr │ │ │ │ + rsbeq r6, r1, r4, lsl #18 │ │ │ │ + strdeq r3, [r1], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq lr, r2, r6, ror #14 │ │ │ │ + rsbeq r6, r1, ip, asr #17 │ │ │ │ + rsbeq r3, r1, r0, asr #13 │ │ │ │ + rsbeq r3, r1, r6, ror #11 │ │ │ │ + rsbeq lr, r2, r8, lsl r6 │ │ │ │ + rsbeq r6, r1, r0, lsl #15 │ │ │ │ + strdeq lr, [r2], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r6, r1, sl, asr r7 │ │ │ │ + rsbeq r3, r1, r4, ror #8 │ │ │ │ + rsbeq lr, r2, r8, ror #9 │ │ │ │ + rsbeq r6, r1, r0, asr r6 │ │ │ │ + rsbeq lr, r2, lr, asr #9 │ │ │ │ + rsbeq r6, r1, r6, lsr r6 │ │ │ │ + rsbeq lr, r2, r8, asr #9 │ │ │ │ + mlseq r2, r4, r4, lr │ │ │ │ + strdeq r6, [r1], #-92 @ 0xffffffa4 @ │ │ │ │ rsbeq r3, r1, sl, ror #7 │ │ │ │ - ldrdeq lr, [r2], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r6, r1, r4, asr #10 │ │ │ │ + rsbeq lr, r2, r2, ror #8 │ │ │ │ + rsbeq r6, r1, sl, asr #11 │ │ │ │ + rsbeq lr, r2, r2, lsl r4 │ │ │ │ + rsbeq r6, r1, sl, ror r5 │ │ │ │ + rsbeq r3, r1, lr, ror #7 │ │ │ │ + rsbeq lr, r2, r0, ror #7 │ │ │ │ + rsbeq r6, r1, r8, asr #10 │ │ │ │ stmdals r6, {r1, r2, r3, r4, r5, r6, r8, fp, lr} │ │ │ │ bleq 20cb0cc │ │ │ │ vqshl.u16 q10, , │ │ │ │ @ instruction: 0x4607f8bd │ │ │ │ tstle r8, r1, lsl #16 │ │ │ │ blcs 1f66c0 │ │ │ │ mcrge 4, 4, pc, cr4, cr15, {1} @ │ │ │ │ @@ -455365,26 +455365,26 @@ │ │ │ │ tstpmi r4, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ andcc pc, ip, #166912 @ 0x28c00 │ │ │ │ blx 4d5ca2 │ │ │ │ bl 1258448 │ │ │ │ str r0, [r0, r1, lsl #4] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - strhteq r3, [r1], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq lr, r2, r0, lsl #5 │ │ │ │ - rsbeq r6, r1, r8, ror #7 │ │ │ │ - rsbeq lr, r2, r4, ror #4 │ │ │ │ - rsbeq r6, r1, ip, asr #7 │ │ │ │ - rsbeq lr, r2, r6, lsr #4 │ │ │ │ - rsbeq r6, r1, lr, lsl #7 │ │ │ │ - rsbeq lr, r2, r4, lsr #3 │ │ │ │ - rsbeq lr, r2, r2, asr #2 │ │ │ │ - rsbeq r6, r1, sl, lsr #5 │ │ │ │ - rsbeq lr, r2, r6, lsr #2 │ │ │ │ - rsbeq r6, r1, sl, lsl #5 │ │ │ │ + strhteq r3, [r1], #-36 @ 0xffffffdc │ │ │ │ + rsbeq lr, r2, r4, lsl #5 │ │ │ │ + rsbeq r6, r1, ip, ror #7 │ │ │ │ + rsbeq lr, r2, r8, ror #4 │ │ │ │ + ldrdeq r6, [r1], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq lr, r2, sl, lsr #4 │ │ │ │ + mlseq r1, r2, r3, r6 │ │ │ │ + rsbeq lr, r2, r8, lsr #3 │ │ │ │ + rsbeq lr, r2, r6, asr #2 │ │ │ │ + rsbeq r6, r1, lr, lsr #5 │ │ │ │ + rsbeq lr, r2, sl, lsr #2 │ │ │ │ + rsbeq r6, r1, lr, lsl #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed26e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r8, lsr #10 │ │ │ │ strcc pc, [r4, #-2271]! @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -455710,85 +455710,85 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq lr, ip, r2, lsl #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r2, ip, rrx │ │ │ │ + rsbeq lr, r2, r0, ror r0 │ │ │ │ @ instruction: 0xfffff101 │ │ │ │ - rsbeq lr, r2, r0, lsl #2 │ │ │ │ - rsbeq lr, r2, sl, asr #32 │ │ │ │ + rsbeq lr, r2, r4, lsl #2 │ │ │ │ + rsbeq lr, r2, lr, asr #32 │ │ │ │ andeq r0, r0, r5, lsl r6 │ │ │ │ - ldrdeq sp, [r2], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r6, r1, sl, lsr r1 │ │ │ │ + ldrdeq sp, [r2], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r6, r1, lr, lsr r1 │ │ │ │ ldrdeq lr, [ip], #-192 @ 0xffffff40 @ │ │ │ │ - mlseq r2, r8, pc, sp @ │ │ │ │ - strdeq r6, [r1], #-14 @ │ │ │ │ + mlseq r2, ip, pc, sp @ │ │ │ │ + rsbeq r6, r1, r2, lsl #2 │ │ │ │ @ instruction: 0xffffe187 │ │ │ │ @ instruction: 0xffffe06f │ │ │ │ - rsbeq sp, r2, r2, asr pc │ │ │ │ - strhteq r6, [r1], #-8 │ │ │ │ - rsbeq sp, r2, r4, lsr pc │ │ │ │ - mlseq r1, sl, r0, r6 │ │ │ │ + rsbeq sp, r2, r6, asr pc │ │ │ │ + strhteq r6, [r1], #-12 │ │ │ │ + rsbeq sp, r2, r8, lsr pc │ │ │ │ + mlseq r1, lr, r0, r6 │ │ │ │ @ instruction: 0xffffe217 │ │ │ │ @ instruction: 0xffffeef3 │ │ │ │ - strdeq sp, [r2], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r6, r1, r8, asr r0 │ │ │ │ - ldrdeq sp, [r2], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r6, r1, lr, lsr r0 │ │ │ │ - rsbeq sp, r2, ip, lsr #29 │ │ │ │ - rsbeq r6, r1, r4, lsl r0 │ │ │ │ - strhteq r8, [r2], #-210 @ 0xffffff2e │ │ │ │ - strhteq sp, [r2], #-248 @ 0xffffff08 │ │ │ │ - rsbeq sp, r2, r4, asr lr │ │ │ │ - strhteq r5, [r1], #-252 @ 0xffffff04 │ │ │ │ - rsbeq sp, r2, r6, lsr lr │ │ │ │ - mlseq r1, ip, pc, r5 @ │ │ │ │ - strdeq r8, [r2], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq sp, r2, sl, ror #30 │ │ │ │ - rsbeq sp, r2, lr, ror #27 │ │ │ │ - rsbeq r5, r1, r6, asr pc │ │ │ │ - rsbeq sp, r2, r8, lsr #30 │ │ │ │ - rsbeq r8, r2, sl, lsr sp │ │ │ │ - mlseq r2, r6, sp, sp │ │ │ │ - strdeq r5, [r1], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r8, r2, ip, asr sp │ │ │ │ - rsbeq sp, r2, r6, lsl #30 │ │ │ │ - rsbeq sp, r2, r2, asr sp │ │ │ │ - strhteq r5, [r1], #-234 @ 0xffffff16 │ │ │ │ - rsbeq sp, r2, r4, ror #29 │ │ │ │ - rsbeq sp, r2, r2, lsr #30 │ │ │ │ - rsbeq sp, r2, lr, lsl #26 │ │ │ │ - rsbeq r5, r1, r6, ror lr │ │ │ │ - mlseq r2, r0, r4, r9 │ │ │ │ - strdeq sp, [r2], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq sp, r2, r6, asr #25 │ │ │ │ - rsbeq r5, r1, lr, lsr #28 │ │ │ │ - rsbeq r9, r2, r6, ror lr │ │ │ │ - ldrdeq sp, [r2], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq sp, r2, ip, lsl #25 │ │ │ │ - strdeq r5, [r1], #-212 @ 0xffffff2c @ │ │ │ │ - strhteq sp, [r2], #-232 @ 0xffffff18 │ │ │ │ - rsbeq sp, r2, lr, ror #29 │ │ │ │ - rsbeq sp, r2, r2, asr ip │ │ │ │ - strhteq r5, [r1], #-218 @ 0xffffff26 │ │ │ │ - ldrdeq sp, [r2], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq sp, r2, r8, lsl pc │ │ │ │ - rsbeq sp, r2, r8, lsl ip │ │ │ │ - rsbeq r5, r1, r0, lsl #27 │ │ │ │ - rsbeq r9, r2, r8, lsr #28 │ │ │ │ - strdeq sp, [r2], #-238 @ 0xffffff12 @ │ │ │ │ - ldrdeq sp, [r2], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r5, r1, r6, asr #26 │ │ │ │ - rsbeq sp, r2, sl, ror pc │ │ │ │ - rsbeq sp, r2, r0, asr pc │ │ │ │ + strdeq sp, [r2], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r6, r1, ip, asr r0 │ │ │ │ + ldrdeq sp, [r2], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r6, r1, r2, asr #32 │ │ │ │ + strhteq sp, [r2], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r6, r1, r8, lsl r0 │ │ │ │ + strhteq r8, [r2], #-214 @ 0xffffff2a │ │ │ │ + strhteq sp, [r2], #-252 @ 0xffffff04 │ │ │ │ + rsbeq sp, r2, r8, asr lr │ │ │ │ + rsbeq r5, r1, r0, asr #31 │ │ │ │ + rsbeq sp, r2, sl, lsr lr │ │ │ │ + rsbeq r5, r1, r0, lsr #31 │ │ │ │ + strdeq r8, [r2], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq sp, r2, lr, ror #30 │ │ │ │ + strdeq sp, [r2], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r5, r1, sl, asr pc │ │ │ │ + rsbeq sp, r2, ip, lsr #30 │ │ │ │ + rsbeq r8, r2, lr, lsr sp │ │ │ │ + mlseq r2, sl, sp, sp │ │ │ │ + rsbeq r5, r1, r2, lsl #30 │ │ │ │ + rsbeq r8, r2, r0, ror #26 │ │ │ │ + rsbeq sp, r2, sl, lsl #30 │ │ │ │ + rsbeq sp, r2, r6, asr sp │ │ │ │ + strhteq r5, [r1], #-238 @ 0xffffff12 │ │ │ │ + rsbeq sp, r2, r8, ror #29 │ │ │ │ + rsbeq sp, r2, r6, lsr #30 │ │ │ │ + rsbeq sp, r2, r2, lsl sp │ │ │ │ + rsbeq r5, r1, sl, ror lr │ │ │ │ + mlseq r2, r4, r4, r9 │ │ │ │ + strdeq sp, [r2], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq sp, r2, sl, asr #25 │ │ │ │ + rsbeq r5, r1, r2, lsr lr │ │ │ │ + rsbeq r9, r2, sl, ror lr │ │ │ │ ldrdeq sp, [r2], #-232 @ 0xffffff18 @ │ │ │ │ - mlseq r2, sl, fp, sp │ │ │ │ - rsbeq r5, r1, r2, lsl #26 │ │ │ │ + mlseq r2, r0, ip, sp │ │ │ │ + strdeq r5, [r1], #-216 @ 0xffffff28 @ │ │ │ │ + strhteq sp, [r2], #-236 @ 0xffffff14 │ │ │ │ + strdeq sp, [r2], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq sp, r2, r6, asr ip │ │ │ │ + strhteq r5, [r1], #-222 @ 0xffffff22 │ │ │ │ + rsbeq sp, r2, r2, ror #29 │ │ │ │ + rsbeq sp, r2, ip, lsl pc │ │ │ │ + rsbeq sp, r2, ip, lsl ip │ │ │ │ + rsbeq r5, r1, r4, lsl #27 │ │ │ │ + rsbeq r9, r2, ip, lsr #28 │ │ │ │ + rsbeq sp, r2, r2, lsl #30 │ │ │ │ + rsbeq sp, r2, r2, ror #23 │ │ │ │ + rsbeq r5, r1, sl, asr #26 │ │ │ │ + rsbeq sp, r2, lr, ror pc │ │ │ │ + rsbeq sp, r2, r4, asr pc │ │ │ │ + ldrdeq sp, [r2], #-236 @ 0xffffff14 @ │ │ │ │ + mlseq r2, lr, fp, sp │ │ │ │ + rsbeq r5, r1, r6, lsl #26 │ │ │ │ rscsvc pc, fp, #82837504 @ 0x4f00000 │ │ │ │ andls r4, r3, #16, 18 @ 0x40000 │ │ │ │ stmib sp, {r0, r2, r9, sp}^ │ │ │ │ @ instruction: 0xf1052601 │ │ │ │ bmi 5510f4 │ │ │ │ strls r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ ldrbtmi r4, [sl], #-1145 @ 0xfffffb87 │ │ │ │ @@ -455799,18 +455799,18 @@ │ │ │ │ vadd.i8 d20, d0, d8 │ │ │ │ ldrbtmi r5, [r8], #-370 @ 0xfffffe8e │ │ │ │ @ instruction: 0xf647300c │ │ │ │ stmdami r6, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [r0, #-284]! @ 0xfffffee4 │ │ │ │ svclt 0x0000e510 │ │ │ │ - rsbeq sp, r2, r4, asr #28 │ │ │ │ - rsbeq sp, r2, lr, asr #27 │ │ │ │ - strdeq sp, [r2], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r5, r1, lr, asr fp │ │ │ │ + rsbeq sp, r2, r8, asr #28 │ │ │ │ + ldrdeq sp, [r2], #-210 @ 0xffffff2e @ │ │ │ │ + strdeq sp, [r2], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r5, r1, r2, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed27530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [ip], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -455820,16 +455820,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [lr], #-284 @ 0xfffffee4 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6474478 │ │ │ │ blls 24f748 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq sp, r2, r8, lsr #19 │ │ │ │ - rsbeq r5, r1, r0, lsl fp │ │ │ │ + rsbeq sp, r2, ip, lsr #19 │ │ │ │ + rsbeq r5, r1, r4, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed2757c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vmax.s16 d20, d2, d8 │ │ │ │ @ instruction: 0x4601f873 │ │ │ │ vmax.u32 d20, d1, d16 │ │ │ │ @@ -455855,16 +455855,16 @@ │ │ │ │ stmdami r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 6, cr15, [r6], #284 @ 0x11c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq sp, r2, r6, ror sp │ │ │ │ - rsbeq r5, r1, sl, lsl #21 │ │ │ │ + rsbeq sp, r2, sl, ror sp │ │ │ │ + rsbeq r5, r1, lr, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed2760c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7143b4 │ │ │ │ blmi 73c628 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -455884,15 +455884,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf641bd10 │ │ │ │ svclt 0x0000e906 │ │ │ │ strdeq lr, [ip], #-86 @ 0xffffffaa @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r2, ip, lsr #26 │ │ │ │ + rsbeq sp, r2, r0, lsr sp │ │ │ │ rsbeq lr, ip, r4, asr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30b938 >::_M_default_append(unsigned int)@@Base+0x88da4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ ldrmi fp, [sl], sp, lsr #1 │ │ │ │ @@ -456380,24 +456380,24 @@ │ │ │ │ blhi 124c6dc │ │ │ │ blvs 120c4f4 │ │ │ │ bleq ff20c6e0 │ │ │ │ svclt 0x0000e743 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq lr, ip, r4, ror r5 │ │ │ │ - rsbeq sp, r2, lr, asr #24 │ │ │ │ - rsbeq r5, r1, r0, ror #18 │ │ │ │ + rsbeq sp, r2, r2, asr ip │ │ │ │ + rsbeq r5, r1, r4, ror #18 │ │ │ │ strdeq lr, [ip], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq sp, r2, r0, lsr #24 │ │ │ │ - mlseq r2, sl, fp, sp │ │ │ │ - rsbeq r5, r1, ip, lsr #17 │ │ │ │ - rsbeq sp, r2, r2, lsr sl │ │ │ │ - strhteq sp, [r2], #-134 @ 0xffffff7a │ │ │ │ - rsbeq r5, r1, sl, asr #11 │ │ │ │ - rsbeq sp, r2, ip, lsr r7 │ │ │ │ + rsbeq sp, r2, r4, lsr #24 │ │ │ │ + mlseq r2, lr, fp, sp │ │ │ │ + strhteq r5, [r1], #-128 @ 0xffffff80 │ │ │ │ + rsbeq sp, r2, r6, lsr sl │ │ │ │ + strhteq sp, [r2], #-138 @ 0xffffff76 │ │ │ │ + rsbeq r5, r1, lr, asr #11 │ │ │ │ + rsbeq sp, r2, r0, asr #14 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, fp, ip, pc} │ │ │ │ rschi pc, r6, r0 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ movwcc r9, #6924 @ 0x1b0c │ │ │ │ @ instruction: 0xf8d4930c │ │ │ │ blcs 1dcff4 │ │ │ │ svcge 0x0049f77f │ │ │ │ @@ -456759,41 +456759,41 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r4], #280 @ 0x118 │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 6, cr15, [lr, #280] @ 0x118 │ │ │ │ svclt 0x0000e737 │ │ │ │ ... │ │ │ │ - rsbeq ip, r2, r0, rrx │ │ │ │ - ldrdeq sp, [r2], #-6 @ │ │ │ │ - rsbeq r4, r1, r8, ror #27 │ │ │ │ - rsbeq sp, r2, r2, lsr #1 │ │ │ │ - strhteq r4, [r1], #-214 @ 0xffffff2a │ │ │ │ - rsbeq sp, r2, r0, ror r0 │ │ │ │ - rsbeq r4, r1, r4, lsl #27 │ │ │ │ - rsbeq sp, r2, sl, asr #32 │ │ │ │ - rsbeq r4, r1, lr, asr sp │ │ │ │ - rsbeq sp, r2, lr, lsr #32 │ │ │ │ - rsbeq r4, r1, r0, asr #26 │ │ │ │ - rsbeq sp, r2, r4, lsl r0 │ │ │ │ - rsbeq r4, r1, r6, lsr #26 │ │ │ │ - strdeq ip, [r2], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r4, r1, ip, lsl #26 │ │ │ │ - rsbeq ip, r2, r0, ror #31 │ │ │ │ - strdeq r4, [r1], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq ip, r2, r6, asr #31 │ │ │ │ - ldrdeq r4, [r1], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq ip, r2, r6, lsr #31 │ │ │ │ - strhteq r4, [r1], #-202 @ 0xffffff36 │ │ │ │ - rsbeq ip, r2, r6, lsl #31 │ │ │ │ - mlseq r1, sl, ip, r4 │ │ │ │ - rsbeq ip, r2, r6, ror #30 │ │ │ │ - rsbeq r4, r1, sl, ror ip │ │ │ │ - rsbeq ip, r2, r8, asr #30 │ │ │ │ - rsbeq r4, r1, sl, asr ip │ │ │ │ + rsbeq ip, r2, r4, rrx │ │ │ │ + ldrdeq sp, [r2], #-10 @ │ │ │ │ + rsbeq r4, r1, ip, ror #27 │ │ │ │ + rsbeq sp, r2, r6, lsr #1 │ │ │ │ + strhteq r4, [r1], #-218 @ 0xffffff26 │ │ │ │ + rsbeq sp, r2, r4, ror r0 │ │ │ │ + rsbeq r4, r1, r8, lsl #27 │ │ │ │ + rsbeq sp, r2, lr, asr #32 │ │ │ │ + rsbeq r4, r1, r2, ror #26 │ │ │ │ + rsbeq sp, r2, r2, lsr r0 │ │ │ │ + rsbeq r4, r1, r4, asr #26 │ │ │ │ + rsbeq sp, r2, r8, lsl r0 │ │ │ │ + rsbeq r4, r1, sl, lsr #26 │ │ │ │ + strdeq ip, [r2], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r4, r1, r0, lsl sp │ │ │ │ + rsbeq ip, r2, r4, ror #31 │ │ │ │ + strdeq r4, [r1], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq ip, r2, sl, asr #31 │ │ │ │ + ldrdeq r4, [r1], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq ip, r2, sl, lsr #31 │ │ │ │ + strhteq r4, [r1], #-206 @ 0xffffff32 │ │ │ │ + rsbeq ip, r2, sl, lsl #31 │ │ │ │ + mlseq r1, lr, ip, r4 │ │ │ │ + rsbeq ip, r2, sl, ror #30 │ │ │ │ + rsbeq r4, r1, lr, ror ip │ │ │ │ + rsbeq ip, r2, ip, asr #30 │ │ │ │ + rsbeq r4, r1, lr, asr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 38c750 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0xc61cf8df │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @@ -457186,46 +457186,46 @@ │ │ │ │ bls 3d01f4 │ │ │ │ svclt 0x0000e50a │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbeq sp, ip, r0, ror #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sp, ip, r8, lsr r7 │ │ │ │ - rsbeq ip, r2, r8, lsl #28 │ │ │ │ - rsbeq r4, r1, sl, lsl fp │ │ │ │ - rsbeq ip, r2, r0, lsl #26 │ │ │ │ - rsbeq ip, r2, ip, lsr #24 │ │ │ │ - rsbeq r4, r1, r0, asr #18 │ │ │ │ - rsbeq ip, r2, lr, lsl #24 │ │ │ │ - rsbeq r4, r1, r2, lsr #18 │ │ │ │ - strdeq ip, [r2], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r4, r1, r4, lsl #18 │ │ │ │ - ldrdeq ip, [r2], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r4, r1, r6, ror #17 │ │ │ │ - mlseq r2, lr, fp, ip │ │ │ │ - strhteq r4, [r1], #-130 @ 0xffffff7e │ │ │ │ - rsbeq ip, r2, r0, lsl #23 │ │ │ │ - rsbeq ip, r2, r2, lsl fp │ │ │ │ - rsbeq r4, r1, r6, lsr #16 │ │ │ │ - rsbeq ip, r2, r2, ror #19 │ │ │ │ - strdeq r4, [r1], #-102 @ 0xffffff9a @ │ │ │ │ - strhteq ip, [r2], #-152 @ 0xffffff68 │ │ │ │ - rsbeq r4, r1, ip, asr #13 │ │ │ │ - rsbeq ip, r2, r6, asr r9 │ │ │ │ - rsbeq r4, r1, sl, ror #12 │ │ │ │ - rsbeq ip, r2, r8, lsr r9 │ │ │ │ - rsbeq r4, r1, ip, asr #12 │ │ │ │ - rsbeq ip, r2, ip, lsl #18 │ │ │ │ - rsbeq r4, r1, r0, lsr #12 │ │ │ │ - rsbeq ip, r2, lr, ror #17 │ │ │ │ - rsbeq r4, r1, r2, lsl #12 │ │ │ │ - rsbeq ip, r2, r6, asr #17 │ │ │ │ - ldrdeq r4, [r1], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq ip, r2, r8, lsr #17 │ │ │ │ - strhteq r4, [r1], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq ip, r2, ip, lsl #28 │ │ │ │ + rsbeq r4, r1, lr, lsl fp │ │ │ │ + rsbeq ip, r2, r4, lsl #26 │ │ │ │ + rsbeq ip, r2, r0, lsr ip │ │ │ │ + rsbeq r4, r1, r4, asr #18 │ │ │ │ + rsbeq ip, r2, r2, lsl ip │ │ │ │ + rsbeq r4, r1, r6, lsr #18 │ │ │ │ + strdeq ip, [r2], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r4, r1, r8, lsl #18 │ │ │ │ + ldrdeq ip, [r2], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r4, r1, sl, ror #17 │ │ │ │ + rsbeq ip, r2, r2, lsr #23 │ │ │ │ + strhteq r4, [r1], #-134 @ 0xffffff7a │ │ │ │ + rsbeq ip, r2, r4, lsl #23 │ │ │ │ + rsbeq ip, r2, r6, lsl fp │ │ │ │ + rsbeq r4, r1, sl, lsr #16 │ │ │ │ + rsbeq ip, r2, r6, ror #19 │ │ │ │ + strdeq r4, [r1], #-106 @ 0xffffff96 @ │ │ │ │ + strhteq ip, [r2], #-156 @ 0xffffff64 │ │ │ │ + ldrdeq r4, [r1], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq ip, r2, sl, asr r9 │ │ │ │ + rsbeq r4, r1, lr, ror #12 │ │ │ │ + rsbeq ip, r2, ip, lsr r9 │ │ │ │ + rsbeq r4, r1, r0, asr r6 │ │ │ │ + rsbeq ip, r2, r0, lsl r9 │ │ │ │ + rsbeq r4, r1, r4, lsr #12 │ │ │ │ + strdeq ip, [r2], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r4, r1, r6, lsl #12 │ │ │ │ + rsbeq ip, r2, sl, asr #17 │ │ │ │ + ldrdeq r4, [r1], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq ip, r2, ip, lsr #17 │ │ │ │ + rsbeq r4, r1, r0, asr #11 │ │ │ │ vmin.u16 q10, , q0 │ │ │ │ vpmin.s8 d31, d16, d9 │ │ │ │ movwls r3, #910 @ 0x38e │ │ │ │ @ instruction: 0xf8df2204 │ │ │ │ ldmdbls r1, {r2, r8, sl, ip, sp} │ │ │ │ @ instruction: 0xf644447b │ │ │ │ @ instruction: 0x9013f8b7 │ │ │ │ @@ -457543,63 +457543,63 @@ │ │ │ │ ldrbtmi r4, [r8], #-2101 @ 0xfffff7cb │ │ │ │ @ instruction: 0xf645300c │ │ │ │ ldmdami r4!, {r0, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ @ instruction: 0xff7cf645 │ │ │ │ @ instruction: 0xf7ff9a07 │ │ │ │ svclt 0x0000ba37 │ │ │ │ - rsbeq ip, r2, r4, lsl #16 │ │ │ │ - rsbeq ip, r2, r0, asr #15 │ │ │ │ - ldrdeq r4, [r1], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq ip, r2, r0, lsr #15 │ │ │ │ - strhteq r4, [r1], #-64 @ 0xffffffc0 │ │ │ │ - rsbeq ip, r2, sl, asr #16 │ │ │ │ - rsbeq pc, r0, lr, lsl #31 │ │ │ │ - rsbeq ip, r2, lr, lsl #14 │ │ │ │ - rsbeq r4, r1, r0, lsr #8 │ │ │ │ - rsbeq ip, r2, ip, ror #13 │ │ │ │ - strdeq r4, [r1], #-62 @ 0xffffffc2 @ │ │ │ │ - strhteq ip, [r2], #-104 @ 0xffffff98 │ │ │ │ - rsbeq r4, r1, ip, asr #7 │ │ │ │ - rsbeq pc, r0, r0, ror #29 │ │ │ │ - rsbeq ip, r2, sl, lsl #13 │ │ │ │ - mlseq r1, lr, r3, r4 │ │ │ │ - rsbeq r6, r2, r4, asr #31 │ │ │ │ - rsbeq ip, r2, sl, asr r6 │ │ │ │ - rsbeq r4, r1, lr, ror #6 │ │ │ │ - rsbeq ip, r2, lr, lsr #12 │ │ │ │ - rsbeq r4, r1, r2, asr #6 │ │ │ │ - rsbeq r5, r2, sl, asr r2 │ │ │ │ - strdeq ip, [r2], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r4, r1, r0, lsl r3 │ │ │ │ - rsbeq r1, r1, sl, lsr r1 │ │ │ │ - rsbeq ip, r2, r8, asr #11 │ │ │ │ - ldrdeq r4, [r1], #-44 @ 0xffffffd4 @ │ │ │ │ - mlseq r2, sl, r5, ip │ │ │ │ - rsbeq r4, r1, lr, lsr #5 │ │ │ │ - rsbeq ip, r2, ip, ror #10 │ │ │ │ - rsbeq r4, r1, r0, lsl #5 │ │ │ │ - rsbeq ip, r2, r0, asr #10 │ │ │ │ - rsbeq r4, r1, r4, asr r2 │ │ │ │ - rsbeq ip, r0, r8, lsr #6 │ │ │ │ - rsbeq r4, r1, r0, asr #7 │ │ │ │ - rsbeq r6, r2, r6, ror lr │ │ │ │ - strdeq ip, [r2], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r4, r1, r8, lsl #4 │ │ │ │ - rsbeq ip, r2, r6, asr #9 │ │ │ │ - ldrdeq r4, [r1], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq ip, r2, r6, lsl #10 │ │ │ │ - rsbeq ip, r2, sl, lsr #8 │ │ │ │ - strdeq ip, [r2], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r4, r1, r8, lsl #2 │ │ │ │ - ldrdeq ip, [r2], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r4, r1, r8, ror #1 │ │ │ │ - rsbeq ip, r2, ip, lsl #9 │ │ │ │ - rsbeq ip, r2, r2, lsl #6 │ │ │ │ - rsbeq r4, r1, r6, lsl r0 │ │ │ │ + rsbeq ip, r2, r8, lsl #16 │ │ │ │ + rsbeq ip, r2, r4, asr #15 │ │ │ │ + ldrdeq r4, [r1], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq ip, r2, r4, lsr #15 │ │ │ │ + strhteq r4, [r1], #-68 @ 0xffffffbc │ │ │ │ + rsbeq ip, r2, lr, asr #16 │ │ │ │ + mlseq r0, r2, pc, pc @ │ │ │ │ + rsbeq ip, r2, r2, lsl r7 │ │ │ │ + rsbeq r4, r1, r4, lsr #8 │ │ │ │ + strdeq ip, [r2], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r4, r1, r2, lsl #8 │ │ │ │ + strhteq ip, [r2], #-108 @ 0xffffff94 │ │ │ │ + ldrdeq r4, [r1], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq pc, r0, r4, ror #29 │ │ │ │ + rsbeq ip, r2, lr, lsl #13 │ │ │ │ + rsbeq r4, r1, r2, lsr #7 │ │ │ │ + rsbeq r6, r2, r8, asr #31 │ │ │ │ + rsbeq ip, r2, lr, asr r6 │ │ │ │ + rsbeq r4, r1, r2, ror r3 │ │ │ │ + rsbeq ip, r2, r2, lsr r6 │ │ │ │ + rsbeq r4, r1, r6, asr #6 │ │ │ │ + rsbeq r5, r2, lr, asr r2 │ │ │ │ + rsbeq ip, r2, r0, lsl #12 │ │ │ │ + rsbeq r4, r1, r4, lsl r3 │ │ │ │ + rsbeq r1, r1, lr, lsr r1 │ │ │ │ + rsbeq ip, r2, ip, asr #11 │ │ │ │ + rsbeq r4, r1, r0, ror #5 │ │ │ │ + mlseq r2, lr, r5, ip │ │ │ │ + strhteq r4, [r1], #-34 @ 0xffffffde │ │ │ │ + rsbeq ip, r2, r0, ror r5 │ │ │ │ + rsbeq r4, r1, r4, lsl #5 │ │ │ │ + rsbeq ip, r2, r4, asr #10 │ │ │ │ + rsbeq r4, r1, r8, asr r2 │ │ │ │ + rsbeq ip, r0, ip, lsr #6 │ │ │ │ + rsbeq r4, r1, r4, asr #7 │ │ │ │ + rsbeq r6, r2, sl, ror lr │ │ │ │ + strdeq ip, [r2], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r4, r1, ip, lsl #4 │ │ │ │ + rsbeq ip, r2, sl, asr #9 │ │ │ │ + ldrdeq r4, [r1], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq ip, r2, sl, lsl #10 │ │ │ │ + rsbeq ip, r2, lr, lsr #8 │ │ │ │ + strdeq ip, [r2], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r4, r1, ip, lsl #2 │ │ │ │ + ldrdeq ip, [r2], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r4, r1, ip, ror #1 │ │ │ │ + mlseq r2, r0, r4, ip │ │ │ │ + rsbeq ip, r2, r6, lsl #6 │ │ │ │ + rsbeq r4, r1, sl, lsl r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed29130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, ip, lsr #10 │ │ │ │ strcc pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -457927,83 +457927,83 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq ip, ip, lr, asr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r2, ip, lsl #4 │ │ │ │ + rsbeq ip, r2, r0, lsl r2 │ │ │ │ @ instruction: 0xfffff319 │ │ │ │ - rsbeq ip, r2, r2, asr #6 │ │ │ │ - rsbeq sl, r2, ip, asr #31 │ │ │ │ + rsbeq ip, r2, r6, asr #6 │ │ │ │ + ldrdeq sl, [r2], #-240 @ 0xffffff10 @ │ │ │ │ andeq r0, r0, r5, asr #11 │ │ │ │ - rsbeq ip, r2, r0, lsl #3 │ │ │ │ - mlseq r1, r2, lr, r3 │ │ │ │ + rsbeq ip, r2, r4, lsl #3 │ │ │ │ + mlseq r1, r6, lr, r3 │ │ │ │ rsbeq ip, ip, r8, lsr #20 │ │ │ │ - rsbeq ip, r2, r4, asr #2 │ │ │ │ - rsbeq r3, r1, r6, asr lr │ │ │ │ + rsbeq ip, r2, r8, asr #2 │ │ │ │ + rsbeq r3, r1, sl, asr lr │ │ │ │ @ instruction: 0xffffe3db │ │ │ │ @ instruction: 0xffffe35b │ │ │ │ - strdeq ip, [r2], #-14 @ │ │ │ │ - rsbeq r3, r1, r0, lsl lr │ │ │ │ - rsbeq ip, r2, r0, ror #1 │ │ │ │ - strdeq r3, [r1], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq ip, r2, r2, lsl #2 │ │ │ │ + rsbeq r3, r1, r4, lsl lr │ │ │ │ + rsbeq ip, r2, r4, ror #1 │ │ │ │ + strdeq r3, [r1], #-214 @ 0xffffff2a @ │ │ │ │ @ instruction: 0xffffe2e7 │ │ │ │ - rsbeq ip, r2, r8, ror #5 │ │ │ │ - rsbeq ip, r2, r6, ror #4 │ │ │ │ - rsbeq ip, r2, lr, ror r0 │ │ │ │ - mlseq r1, r2, sp, r3 │ │ │ │ - rsbeq ip, r2, r4, rrx │ │ │ │ - rsbeq r3, r1, r8, ror sp │ │ │ │ - rsbeq r6, r2, r6, lsl sl │ │ │ │ - rsbeq ip, r2, r8, lsr #5 │ │ │ │ - rsbeq ip, r2, r0, lsr #32 │ │ │ │ - rsbeq r3, r1, r4, lsr sp │ │ │ │ - rsbeq ip, r2, sl, lsl #5 │ │ │ │ - strhteq ip, [r2], #-44 @ 0xffffffd4 │ │ │ │ - ldrdeq fp, [r2], #-252 @ 0xffffff04 @ │ │ │ │ - strdeq r3, [r1], #-192 @ 0xffffff40 @ │ │ │ │ - strhteq fp, [r2], #-254 @ 0xffffff02 │ │ │ │ - ldrdeq r3, [r1], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq ip, r2, r0, lsl #5 │ │ │ │ - ldrdeq ip, [r2], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq fp, r2, r2, lsl #31 │ │ │ │ - mlseq r1, r6, ip, r3 │ │ │ │ - rsbeq r6, r2, r6, ror #19 │ │ │ │ - strhteq ip, [r2], #-36 @ 0xffffffdc │ │ │ │ - rsbeq fp, r2, r6, lsr #30 │ │ │ │ - rsbeq r3, r1, sl, lsr ip │ │ │ │ - rsbeq r6, r2, r0, ror #19 │ │ │ │ - rsbeq ip, r2, sl, ror r2 │ │ │ │ - ldrdeq fp, [r2], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r3, r1, r6, ror #23 │ │ │ │ - rsbeq r6, r2, ip, ror #19 │ │ │ │ - rsbeq ip, r2, lr, asr #4 │ │ │ │ - rsbeq fp, r2, lr, lsl #29 │ │ │ │ - rsbeq r3, r1, r2, lsr #23 │ │ │ │ - strdeq r6, [r2], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq ip, r2, lr, lsl r2 │ │ │ │ - rsbeq fp, r2, r6, asr #28 │ │ │ │ - rsbeq r3, r1, sl, asr fp │ │ │ │ - strdeq ip, [r2], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq ip, r2, sl, lsr r2 │ │ │ │ - rsbeq fp, r2, r2, lsl #28 │ │ │ │ - rsbeq r3, r1, r6, lsl fp │ │ │ │ - strhteq r6, [r2], #-166 @ 0xffffff5a │ │ │ │ - rsbeq ip, r2, r8, lsl r2 │ │ │ │ - rsbeq fp, r2, r8, asr #27 │ │ │ │ - ldrdeq r3, [r1], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq ip, r2, ip, ror #5 │ │ │ │ + rsbeq ip, r2, sl, ror #4 │ │ │ │ + rsbeq ip, r2, r2, lsl #1 │ │ │ │ + mlseq r1, r6, sp, r3 │ │ │ │ + rsbeq ip, r2, r8, rrx │ │ │ │ + rsbeq r3, r1, ip, ror sp │ │ │ │ + rsbeq r6, r2, sl, lsl sl │ │ │ │ + rsbeq ip, r2, ip, lsr #5 │ │ │ │ + rsbeq ip, r2, r4, lsr #32 │ │ │ │ + rsbeq r3, r1, r8, lsr sp │ │ │ │ + rsbeq ip, r2, lr, lsl #5 │ │ │ │ + rsbeq ip, r2, r0, asr #5 │ │ │ │ + rsbeq fp, r2, r0, ror #31 │ │ │ │ + strdeq r3, [r1], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq fp, r2, r2, asr #31 │ │ │ │ + ldrdeq r3, [r1], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq ip, r2, r4, lsl #5 │ │ │ │ + rsbeq ip, r2, r2, ror #5 │ │ │ │ + rsbeq fp, r2, r6, lsl #31 │ │ │ │ + mlseq r1, sl, ip, r3 │ │ │ │ + rsbeq r6, r2, sl, ror #19 │ │ │ │ + strhteq ip, [r2], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq fp, r2, sl, lsr #30 │ │ │ │ + rsbeq r3, r1, lr, lsr ip │ │ │ │ + rsbeq r6, r2, r4, ror #19 │ │ │ │ + rsbeq ip, r2, lr, ror r2 │ │ │ │ + ldrdeq fp, [r2], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r3, r1, sl, ror #23 │ │ │ │ + strdeq r6, [r2], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq ip, r2, r2, asr r2 │ │ │ │ + mlseq r2, r2, lr, fp │ │ │ │ + rsbeq r3, r1, r6, lsr #23 │ │ │ │ + rsbeq r6, r2, r0, lsl #20 │ │ │ │ + rsbeq ip, r2, r2, lsr #4 │ │ │ │ + rsbeq fp, r2, sl, asr #28 │ │ │ │ + rsbeq r3, r1, lr, asr fp │ │ │ │ strdeq ip, [r2], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq ip, r2, sl, lsr #4 │ │ │ │ - rsbeq fp, r2, lr, lsl #27 │ │ │ │ - rsbeq r3, r1, r2, lsr #21 │ │ │ │ - rsbeq ip, r2, r6, lsl #4 │ │ │ │ - rsbeq ip, r2, r0, asr r2 │ │ │ │ - rsbeq fp, r2, r8, asr #26 │ │ │ │ - rsbeq r3, r1, ip, asr sl │ │ │ │ + rsbeq ip, r2, lr, lsr r2 │ │ │ │ + rsbeq fp, r2, r6, lsl #28 │ │ │ │ + rsbeq r3, r1, sl, lsl fp │ │ │ │ + strhteq r6, [r2], #-170 @ 0xffffff56 │ │ │ │ + rsbeq ip, r2, ip, lsl r2 │ │ │ │ + rsbeq fp, r2, ip, asr #27 │ │ │ │ + rsbeq r3, r1, r0, ror #21 │ │ │ │ + rsbeq ip, r2, r0, lsl #4 │ │ │ │ + rsbeq ip, r2, lr, lsr #4 │ │ │ │ + mlseq r2, r2, sp, fp │ │ │ │ + rsbeq r3, r1, r6, lsr #21 │ │ │ │ + rsbeq ip, r2, sl, lsl #4 │ │ │ │ + rsbeq ip, r2, r4, asr r2 │ │ │ │ + rsbeq fp, r2, ip, asr #26 │ │ │ │ + rsbeq r3, r1, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed29788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [sl], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -458012,16 +458012,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf645300c │ │ │ │ stmdami r5, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ff58fece │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq fp, r2, r6, lsr #23 │ │ │ │ - strhteq r3, [r1], #-138 @ 0xffffff76 │ │ │ │ + rsbeq fp, r2, sl, lsr #23 │ │ │ │ + strhteq r3, [r1], #-142 @ 0xffffff72 │ │ │ │ andeq r0, r0, r0 │ │ │ │ umaalle r4, sp, r1, r2 │ │ │ │ ldrlt r7, [r0, #-3331] @ 0xfffff2fd │ │ │ │ ldrle r0, [r5, #-1948] @ 0xfffff864 │ │ │ │ ldrd pc, [r8], -r0 │ │ │ │ eorgt pc, r1, lr, asr r8 @ │ │ │ │ eor pc, r2, lr, asr r8 @ │ │ │ │ @@ -458254,45 +458254,45 @@ │ │ │ │ blvc 120e430 │ │ │ │ bllt 20e470 │ │ │ │ @ instruction: 0xf63ee77d │ │ │ │ svclt 0x0000ee7c │ │ │ │ ... │ │ │ │ rsbeq ip, ip, ip, asr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r2, r6, lsr #31 │ │ │ │ + rsbeq fp, r2, sl, lsr #31 │ │ │ │ rsbeq r9, r7, r8, lsl #18 │ │ │ │ rsbeq ip, ip, ip, lsl r3 │ │ │ │ - rsbeq fp, r2, r6, asr #31 │ │ │ │ - rsbeq fp, r2, r0, asr pc │ │ │ │ - rsbeq fp, r2, r6, asr #31 │ │ │ │ - rsbeq fp, r2, r8, asr #31 │ │ │ │ - rsbeq fp, r2, r6, asr #31 │ │ │ │ - rsbeq fp, r2, r4, asr #31 │ │ │ │ - rsbeq fp, r2, r6, asr #31 │ │ │ │ + rsbeq fp, r2, sl, asr #31 │ │ │ │ + rsbeq fp, r2, r4, asr pc │ │ │ │ + rsbeq fp, r2, sl, asr #31 │ │ │ │ + rsbeq fp, r2, ip, asr #31 │ │ │ │ + rsbeq fp, r2, sl, asr #31 │ │ │ │ rsbeq fp, r2, r8, asr #31 │ │ │ │ - ldrdeq r5, [r6], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq fp, r2, r0, asr #31 │ │ │ │ - rsbeq fp, r2, r6, asr #31 │ │ │ │ - rsbeq fp, r2, r4, asr #31 │ │ │ │ rsbeq fp, r2, sl, asr #31 │ │ │ │ rsbeq fp, r2, ip, asr #31 │ │ │ │ + ldrdeq r5, [r6], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq fp, r2, r4, asr #31 │ │ │ │ + rsbeq fp, r2, sl, asr #31 │ │ │ │ + rsbeq fp, r2, r8, asr #31 │ │ │ │ rsbeq fp, r2, lr, asr #31 │ │ │ │ ldrdeq fp, [r2], #-240 @ 0xffffff10 @ │ │ │ │ ldrdeq fp, [r2], #-242 @ 0xffffff0e @ │ │ │ │ - ldrdeq fp, [r2], #-248 @ 0xffffff08 @ │ │ │ │ - ldrdeq fp, [r2], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq fp, r2, r0, ror #29 │ │ │ │ - rsbeq fp, r2, r8, asr #31 │ │ │ │ - rsbeq r7, r1, r4, lsl r3 │ │ │ │ - strhteq fp, [r2], #-242 @ 0xffffff0e │ │ │ │ - rsbeq r7, r1, ip, lsr #5 │ │ │ │ - rsbeq fp, r2, r4, lsl #30 │ │ │ │ - strdeq fp, [r2], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq fp, r2, r6, asr #29 │ │ │ │ - strdeq sl, [r4], #-6 @ │ │ │ │ + ldrdeq fp, [r2], #-244 @ 0xffffff0c @ │ │ │ │ + ldrdeq fp, [r2], #-246 @ 0xffffff0a @ │ │ │ │ + ldrdeq fp, [r2], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq fp, r2, r2, ror #31 │ │ │ │ + rsbeq fp, r2, r4, ror #29 │ │ │ │ + rsbeq fp, r2, ip, asr #31 │ │ │ │ + rsbeq r7, r1, r8, lsl r3 │ │ │ │ + strhteq fp, [r2], #-246 @ 0xffffff0a │ │ │ │ + strhteq r7, [r1], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq fp, r2, r8, lsl #30 │ │ │ │ + rsbeq fp, r2, r2, lsl #30 │ │ │ │ + rsbeq fp, r2, sl, asr #29 │ │ │ │ + strdeq sl, [r4], #-10 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed29c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r7], -r8, ror #31 │ │ │ │ vmax.s8 d20, d15, d8 │ │ │ │ @ instruction: 0xf8d0fd29 │ │ │ │ strmi r2, [r6], -r8, asr #1 │ │ │ │ @@ -458321,16 +458321,16 @@ │ │ │ │ @ instruction: 0xf96af645 │ │ │ │ ldcllt 6, cr4, [r8, #160]! @ 0xa0 │ │ │ │ tstlt r8, r0, lsr r9 │ │ │ │ ldc 6, cr15, [lr, #-248]! @ 0xffffff08 │ │ │ │ teqvs r3, r0, lsl #6 │ │ │ │ strtmi r2, [r8], -r1, lsl #10 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq fp, r2, r0, asr #26 │ │ │ │ - rsbeq r3, r1, lr, lsl #8 │ │ │ │ + rsbeq fp, r2, r4, asr #26 │ │ │ │ + rsbeq r3, r1, r2, lsl r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, lr, asr #21 │ │ │ │ strmi r4, [r7], -lr, asr #23 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -458536,37 +458536,37 @@ │ │ │ │ @ instruction: 0xffbcf644 │ │ │ │ @ instruction: 0xf63ee71f │ │ │ │ svclt 0x0000ec48 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ rsbeq fp, ip, r8, asr pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r2, sl, asr #25 │ │ │ │ - mlseq r2, r8, fp, fp │ │ │ │ + rsbeq fp, r2, lr, asr #25 │ │ │ │ + mlseq r2, ip, fp, fp │ │ │ │ rsbeq fp, ip, lr, ror #27 │ │ │ │ - rsbeq fp, r2, r6, asr fp │ │ │ │ - rsbeq r3, r1, lr, lsl r2 │ │ │ │ - rsbeq fp, r2, sl, lsl fp │ │ │ │ - rsbeq r3, r1, r2, ror #3 │ │ │ │ - strdeq fp, [r2], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq fp, r2, sl, asr fp │ │ │ │ + rsbeq r3, r1, r2, lsr #4 │ │ │ │ rsbeq fp, r2, lr, lsl fp │ │ │ │ - rsbeq fp, r2, r2, ror #21 │ │ │ │ - rsbeq r3, r1, sl, lsr #3 │ │ │ │ - rsbeq fp, r2, sl, lsl #21 │ │ │ │ - rsbeq r3, r1, r2, asr r1 │ │ │ │ - rsbeq fp, r2, lr, asr #20 │ │ │ │ - rsbeq r3, r1, r6, lsl r1 │ │ │ │ - rsbeq fp, r2, r0, lsr #20 │ │ │ │ - rsbeq r3, r1, r8, ror #1 │ │ │ │ - rsbeq fp, r2, r6, lsl #20 │ │ │ │ - rsbeq r3, r1, lr, asr #1 │ │ │ │ - rsbeq fp, r2, ip, ror #19 │ │ │ │ - strhteq r3, [r1], #-4 │ │ │ │ - ldrdeq fp, [r2], #-144 @ 0xffffff70 @ │ │ │ │ - mlseq r1, r6, r0, r3 │ │ │ │ + rsbeq r3, r1, r6, ror #3 │ │ │ │ + rsbeq fp, r2, r0, lsl #22 │ │ │ │ + rsbeq fp, r2, r2, lsr #22 │ │ │ │ + rsbeq fp, r2, r6, ror #21 │ │ │ │ + rsbeq r3, r1, lr, lsr #3 │ │ │ │ + rsbeq fp, r2, lr, lsl #21 │ │ │ │ + rsbeq r3, r1, r6, asr r1 │ │ │ │ + rsbeq fp, r2, r2, asr sl │ │ │ │ + rsbeq r3, r1, sl, lsl r1 │ │ │ │ + rsbeq fp, r2, r4, lsr #20 │ │ │ │ + rsbeq r3, r1, ip, ror #1 │ │ │ │ + rsbeq fp, r2, sl, lsl #20 │ │ │ │ + ldrdeq r3, [r1], #-2 @ │ │ │ │ + strdeq fp, [r2], #-144 @ 0xffffff70 @ │ │ │ │ + strhteq r3, [r1], #-8 │ │ │ │ + ldrdeq fp, [r2], #-148 @ 0xffffff6c @ │ │ │ │ + mlseq r1, sl, r0, r3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 28e310 >::_M_default_append(unsigned int)@@Base+0xb77c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ blx 28f7aa >::_M_default_append(unsigned int)@@Base+0xcc16> │ │ │ │ @@ -458658,67 +458658,67 @@ │ │ │ │ ldmdami r0, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [ip], -fp │ │ │ │ @ instruction: 0xf6444478 │ │ │ │ ldr pc, [sp, r3, asr #29] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - strhteq fp, [r2], #-134 @ 0xffffff7a │ │ │ │ - rsbeq r2, r1, lr, ror pc │ │ │ │ - mlseq r2, lr, r8, fp │ │ │ │ - rsbeq r2, r1, r6, ror #30 │ │ │ │ - rsbeq fp, r2, r4, asr #16 │ │ │ │ - rsbeq r2, r1, r2, lsl pc │ │ │ │ - rsbeq fp, r2, ip, lsl #16 │ │ │ │ - ldrdeq r2, [r1], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r9, r6, r2, lsl #18 │ │ │ │ - ldrdeq fp, [r2], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq fp, r2, r0, lsr #16 │ │ │ │ + strhteq fp, [r2], #-138 @ 0xffffff76 │ │ │ │ + rsbeq r2, r1, r2, lsl #31 │ │ │ │ + rsbeq fp, r2, r2, lsr #17 │ │ │ │ + rsbeq r2, r1, sl, ror #30 │ │ │ │ + rsbeq fp, r2, r8, asr #16 │ │ │ │ + rsbeq r2, r1, r6, lsl pc │ │ │ │ + rsbeq fp, r2, r0, lsl r8 │ │ │ │ + ldrdeq r2, [r1], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r9, r6, r6, lsl #18 │ │ │ │ + rsbeq fp, r2, r2, ror #15 │ │ │ │ + rsbeq fp, r2, r4, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed2a210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u16 d25, d1, d3 │ │ │ │ stmdbls r3, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcvs 6, cr15, [r8], {64} @ 0x40 │ │ │ │ andcs r4, r8, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31a8 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ @ instruction: 0xff76f641 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq fp, r2, r2, lsl #15 │ │ │ │ + rsbeq fp, r2, r6, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed2a248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u16 d25, d1, d3 │ │ │ │ stmdbls r3, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcvs 6, cr15, [sp], {64} @ 0x40 │ │ │ │ andcs r4, r4, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31a8 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ @ instruction: 0xff5af641 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq fp, r2, sl, asr #14 │ │ │ │ + rsbeq fp, r2, lr, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed2a280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u16 d25, d1, d3 │ │ │ │ stmdbls r3, {r0, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclcc 6, cr15, [ip], {64} @ 0x40 │ │ │ │ andcs r4, ip, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31a8 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ @ instruction: 0xff3ef641 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq fp, r2, r2, lsl r7 │ │ │ │ + rsbeq fp, r2, r6, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, r3, ror #20 │ │ │ │ strmi r4, [r7], -r3, ror #22 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -458817,28 +458817,28 @@ │ │ │ │ stc2l 6, cr15, [sl], {68} @ 0x44 │ │ │ │ @ instruction: 0x46594812 │ │ │ │ @ instruction: 0xf6444478 │ │ │ │ ldr pc, [r1, r5, lsl #27] │ │ │ │ b 610b48 │ │ │ │ rsbeq fp, ip, r8, asr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r2, lr, lsr #13 │ │ │ │ - rsbeq fp, r2, ip, lsr #13 │ │ │ │ - rsbeq fp, r2, r2, asr r6 │ │ │ │ - rsbeq r2, r1, sl, lsl sp │ │ │ │ - rsbeq fp, r2, sl, lsr r6 │ │ │ │ - rsbeq r2, r1, r2, lsl #26 │ │ │ │ + strhteq fp, [r2], #-98 @ 0xffffff9e │ │ │ │ + strhteq fp, [r2], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq fp, r2, r6, asr r6 │ │ │ │ + rsbeq r2, r1, lr, lsl sp │ │ │ │ + rsbeq fp, r2, lr, lsr r6 │ │ │ │ + rsbeq r2, r1, r6, lsl #26 │ │ │ │ mlseq ip, ip, r8, fp │ │ │ │ - strdeq fp, [r2], #-86 @ 0xffffffaa @ │ │ │ │ - strhteq r2, [r1], #-206 @ 0xffffff32 │ │ │ │ - rsbeq fp, r2, r6, asr #11 │ │ │ │ - rsbeq fp, r2, sl, ror r5 │ │ │ │ - rsbeq r2, r1, r2, asr #24 │ │ │ │ - rsbeq fp, r2, r0, ror #10 │ │ │ │ - rsbeq r2, r1, r8, lsr #24 │ │ │ │ + strdeq fp, [r2], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r2, r1, r2, asr #25 │ │ │ │ + rsbeq fp, r2, sl, asr #11 │ │ │ │ + rsbeq fp, r2, lr, ror r5 │ │ │ │ + rsbeq r2, r1, r6, asr #24 │ │ │ │ + rsbeq fp, r2, r4, ror #10 │ │ │ │ + rsbeq r2, r1, ip, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed2a498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vcgt.u32 d25, d3, d1 │ │ │ │ blls 251c10 │ │ │ │ @@ -458997,26 +458997,26 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2 6, cr15, [r0], #-272 @ 0xfffffef0 │ │ │ │ ldrb r9, [fp, -r5, lsl #20]! │ │ │ │ stmia sl!, {r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbeq fp, ip, r8, lsr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq fp, [ip], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq fp, r2, r8, lsr #8 │ │ │ │ - strdeq r2, [r1], #-160 @ 0xffffff60 @ │ │ │ │ - mlseq r2, ip, r3, fp │ │ │ │ - rsbeq r2, r1, r4, ror #20 │ │ │ │ - rsbeq fp, r2, r0, lsl #7 │ │ │ │ - rsbeq r2, r1, r8, asr #20 │ │ │ │ - ldrdeq fp, [r2], #-34 @ 0xffffffde @ │ │ │ │ - mlseq r1, sl, r9, r2 │ │ │ │ - strhteq fp, [r2], #-36 @ 0xffffffdc │ │ │ │ - rsbeq r2, r1, ip, ror r9 │ │ │ │ - mlseq r2, r6, r2, fp │ │ │ │ - rsbeq r2, r1, lr, asr r9 │ │ │ │ + rsbeq fp, r2, ip, lsr #8 │ │ │ │ + strdeq r2, [r1], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq fp, r2, r0, lsr #7 │ │ │ │ + rsbeq r2, r1, r8, ror #20 │ │ │ │ + rsbeq fp, r2, r4, lsl #7 │ │ │ │ + rsbeq r2, r1, ip, asr #20 │ │ │ │ + ldrdeq fp, [r2], #-38 @ 0xffffffda @ │ │ │ │ + mlseq r1, lr, r9, r2 │ │ │ │ + strhteq fp, [r2], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq r2, r1, r0, lsl #19 │ │ │ │ + mlseq r2, sl, r2, fp │ │ │ │ + rsbeq r2, r1, r2, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed2a760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vrhadd.u16 d25, d10, d1 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @@ -459060,16 +459060,16 @@ │ │ │ │ stmdami r7, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fea10f26 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ andsvs r9, r8, r9, lsl #22 │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - mlseq r2, r6, r1, fp │ │ │ │ - rsbeq r2, r1, lr, asr r8 │ │ │ │ + mlseq r2, sl, r1, fp │ │ │ │ + rsbeq r2, r1, r2, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 40eaec │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 193f870 │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @@ -459164,20 +459164,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ blx ff6910c0 │ │ │ │ @ instruction: 0xf63de7c6 │ │ │ │ svclt 0x0000ef5e │ │ │ │ rsbeq fp, ip, r8, asr #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq fp, ip, ip, asr #5 │ │ │ │ - rsbeq fp, r2, r2, lsr r0 │ │ │ │ - strdeq r2, [r1], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq fp, r2, r6, lsl r0 │ │ │ │ - ldrdeq r2, [r1], #-110 @ 0xffffff92 @ │ │ │ │ - strdeq sl, [r2], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r2, r1, r2, asr #13 │ │ │ │ + rsbeq fp, r2, r6, lsr r0 │ │ │ │ + strdeq r2, [r1], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq fp, r2, sl, lsl r0 │ │ │ │ + rsbeq r2, r1, r2, ror #13 │ │ │ │ + strdeq sl, [r2], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r2, r1, r6, asr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30ec9c >::_M_default_append(unsigned int)@@Base+0x8c108> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 1e2523c │ │ │ │ blmi 1e25068 │ │ │ │ @@ -459292,25 +459292,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6444478 │ │ │ │ @ instruction: 0xe737f9d1 │ │ │ │ mrc 6, 2, APSR_nzcv, cr12, cr13, {1} │ │ │ │ rsbeq fp, ip, r8, lsl r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq fp, ip, r8, ror #3 │ │ │ │ - rsbeq sl, r2, sl, lsr pc │ │ │ │ - rsbeq sl, r2, lr, lsl #30 │ │ │ │ - rsbeq sl, r2, r6, ror lr │ │ │ │ - rsbeq r2, r1, lr, lsr r5 │ │ │ │ - rsbeq sl, r2, ip, asr lr │ │ │ │ - rsbeq r2, r1, r4, lsr #10 │ │ │ │ - rsbeq sl, r2, r4, lsr lr │ │ │ │ - strdeq r2, [r1], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq sl, r2, r2, lsr #28 │ │ │ │ - strdeq sl, [r2], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r2, r1, r0, asr #9 │ │ │ │ + rsbeq sl, r2, lr, lsr pc │ │ │ │ + rsbeq sl, r2, r2, lsl pc │ │ │ │ + rsbeq sl, r2, sl, ror lr │ │ │ │ + rsbeq r2, r1, r2, asr #10 │ │ │ │ + rsbeq sl, r2, r0, ror #28 │ │ │ │ + rsbeq r2, r1, r8, lsr #10 │ │ │ │ + rsbeq sl, r2, r8, lsr lr │ │ │ │ + rsbeq r2, r1, r0, lsl #10 │ │ │ │ + rsbeq sl, r2, r6, lsr #28 │ │ │ │ + strdeq sl, [r2], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r2, r1, r4, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed2abf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ vrhadd.u16 d19, d10, d2 │ │ │ │ vmov.16 d7[0], pc │ │ │ │ @@ -459334,16 +459334,16 @@ │ │ │ │ stmdbls r2, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6444478 │ │ │ │ blls 292050 >::_M_default_append(unsigned int)@@Base+0xf4bc> │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - rsbeq sl, r2, r0, asr sp │ │ │ │ - rsbeq r2, r1, r8, lsl r4 │ │ │ │ + rsbeq sl, r2, r4, asr sp │ │ │ │ + rsbeq r2, r1, ip, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed2ac7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vrhadd.u16 d25, d10, d1 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @@ -459407,19 +459407,19 @@ │ │ │ │ @ instruction: 0xf6444478 │ │ │ │ cdpls 8, 0, cr15, cr5, cr13, {7} │ │ │ │ @ instruction: 0xf63de7c0 │ │ │ │ svclt 0x0000ed78 │ │ │ │ ... │ │ │ │ rsbeq sl, ip, r8, asr pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r2, sl, lsr #25 │ │ │ │ - rsbeq r2, r1, r2, ror r3 │ │ │ │ + rsbeq sl, r2, lr, lsr #25 │ │ │ │ + rsbeq r2, r1, r6, ror r3 │ │ │ │ rsbeq sl, ip, ip, lsl #30 │ │ │ │ - rsbeq sl, r2, r0, lsr ip │ │ │ │ - strdeq r2, [r1], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq sl, r2, r4, lsr ip │ │ │ │ + strdeq r2, [r1], #-44 @ 0xffffffd4 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 38f068 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 173fdf4 │ │ │ │ @ instruction: 0x460e469a │ │ │ │ @@ -459505,20 +459505,20 @@ │ │ │ │ @ instruction: 0xf6444478 │ │ │ │ ldrb pc, [r8, -r7, lsr #16]! @ │ │ │ │ ldc 6, cr15, [r2], #244 @ 0xf4 │ │ │ │ ... │ │ │ │ rsbeq sl, ip, ip, asr #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sl, ip, r2, lsl lr │ │ │ │ - ldrdeq sl, [r2], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r2, r1, r6, lsr #3 │ │ │ │ - rsbeq sl, r2, r2, asr #21 │ │ │ │ - rsbeq r2, r1, sl, lsl #3 │ │ │ │ - rsbeq sl, r2, r4, lsr #21 │ │ │ │ - rsbeq r2, r1, ip, ror #2 │ │ │ │ + rsbeq sl, r2, r2, ror #21 │ │ │ │ + rsbeq r2, r1, sl, lsr #3 │ │ │ │ + rsbeq sl, r2, r6, asr #21 │ │ │ │ + rsbeq r2, r1, lr, lsl #3 │ │ │ │ + rsbeq sl, r2, r8, lsr #21 │ │ │ │ + rsbeq r2, r1, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed2af40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff8 │ │ │ │ smlatbcc r4, r8, r0, r1 │ │ │ │ mrc2 3, 3, pc, cr0, cr13, {2} │ │ │ │ stclt 0, cr2, [r8, #-4] │ │ │ │ @@ -459533,15 +459533,15 @@ │ │ │ │ blmi 391f8c │ │ │ │ mrrcmi 6, 4, pc, r5, cr0 @ │ │ │ │ ldrbtmi r2, [fp], #-516 @ 0xfffffdfc │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ @ instruction: 0xf641c000 │ │ │ │ andcs pc, r1, fp, asr #17 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sl, r2, r2, lsr sl │ │ │ │ + rsbeq sl, r2, r6, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed2af9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10fe8 │ │ │ │ addlt r3, r3, r8, lsr #1 │ │ │ │ ldcne 6, cr4, [sp, #-16] │ │ │ │ @ instruction: 0xb122685a │ │ │ │ @@ -459560,16 +459560,16 @@ │ │ │ │ @ instruction: 0x31b3f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 15, cr15, cr4, cr3, {2} │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf6434478 │ │ │ │ strtmi pc, [r0], -pc, lsr #31 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - strhteq sl, [r2], #-148 @ 0xffffff6c │ │ │ │ - rsbeq r2, r1, ip, ror r0 │ │ │ │ + strhteq sl, [r2], #-152 @ 0xffffff68 │ │ │ │ + rsbeq r2, r1, r0, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed2b00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf832f351 │ │ │ │ tstcs r4, ip, lsl sl │ │ │ │ @@ -459597,19 +459597,19 @@ │ │ │ │ @ instruction: 0xf04f413f │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf643300c │ │ │ │ stmdami r7, {r0, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6434478 │ │ │ │ ldrb pc, [sp, r3, ror #30] @ │ │ │ │ - rsbeq sl, r2, ip, lsl #19 │ │ │ │ - rsbeq sl, r2, r0, asr #18 │ │ │ │ - rsbeq r2, r1, r8 │ │ │ │ - rsbeq sl, r2, lr, lsl r9 │ │ │ │ - rsbeq r1, r1, r4, ror #31 │ │ │ │ + mlseq r2, r0, r9, sl │ │ │ │ + rsbeq sl, r2, r4, asr #18 │ │ │ │ + rsbeq r2, r1, ip │ │ │ │ + rsbeq sl, r2, r2, lsr #18 │ │ │ │ + rsbeq r1, r1, r8, ror #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fec121e4 │ │ │ │ ldcmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ bmi fee6570c │ │ │ │ blmi fee65738 │ │ │ │ @@ -459787,40 +459787,40 @@ │ │ │ │ svccc 0x00d33333 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq sl, ip, lr, asr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r2, r2, ror #17 │ │ │ │ - rsbeq sl, r2, lr, lsr r8 │ │ │ │ - rsbeq r1, r1, r6, lsl #30 │ │ │ │ - rsbeq sl, ip, r0, lsr #21 │ │ │ │ - rsbeq sl, r2, r4, lsl #16 │ │ │ │ - rsbeq r1, r1, ip, asr #29 │ │ │ │ - rsbeq sl, r2, sl, asr #16 │ │ │ │ - rsbeq sl, r2, r4, asr r8 │ │ │ │ - rsbeq sl, r2, ip, asr r8 │ │ │ │ - rsbeq sl, r2, r4, ror #16 │ │ │ │ - rsbeq sl, r2, r4, asr r7 │ │ │ │ - rsbeq r1, r1, ip, lsl lr │ │ │ │ - rsbeq sl, r2, sl, lsr r7 │ │ │ │ - rsbeq r1, r1, r2, lsl #28 │ │ │ │ - rsbeq sl, r2, r0, asr #16 │ │ │ │ + rsbeq sl, r2, r6, ror #17 │ │ │ │ rsbeq sl, r2, r2, asr #16 │ │ │ │ - rsbeq sl, r2, sl, asr #16 │ │ │ │ + rsbeq r1, r1, sl, lsl #30 │ │ │ │ + rsbeq sl, ip, r0, lsr #21 │ │ │ │ + rsbeq sl, r2, r8, lsl #16 │ │ │ │ + ldrdeq r1, [r1], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq sl, r2, lr, asr #16 │ │ │ │ + rsbeq sl, r2, r8, asr r8 │ │ │ │ + rsbeq sl, r2, r0, ror #16 │ │ │ │ + rsbeq sl, r2, r8, ror #16 │ │ │ │ + rsbeq sl, r2, r8, asr r7 │ │ │ │ + rsbeq r1, r1, r0, lsr #28 │ │ │ │ + rsbeq sl, r2, lr, lsr r7 │ │ │ │ + rsbeq r1, r1, r6, lsl #28 │ │ │ │ rsbeq sl, r2, r4, asr #16 │ │ │ │ - rsbeq sl, r2, r0, lsr #13 │ │ │ │ - rsbeq r1, r1, r8, ror #26 │ │ │ │ - rsbeq sl, r2, r6, lsl #13 │ │ │ │ - rsbeq r1, r1, lr, asr #26 │ │ │ │ - rsbeq sl, r2, lr, ror #12 │ │ │ │ - rsbeq pc, r6, r4, lsl #17 │ │ │ │ - rsbeq sl, r2, r2, asr r6 │ │ │ │ - rsbeq r1, r1, r8, lsl sp │ │ │ │ + rsbeq sl, r2, r6, asr #16 │ │ │ │ + rsbeq sl, r2, lr, asr #16 │ │ │ │ + rsbeq sl, r2, r8, asr #16 │ │ │ │ + rsbeq sl, r2, r4, lsr #13 │ │ │ │ + rsbeq r1, r1, ip, ror #26 │ │ │ │ + rsbeq sl, r2, sl, lsl #13 │ │ │ │ + rsbeq r1, r1, r2, asr sp │ │ │ │ + rsbeq sl, r2, r2, ror r6 │ │ │ │ + rsbeq pc, r6, r8, lsl #17 │ │ │ │ + rsbeq sl, r2, r6, asr r6 │ │ │ │ + rsbeq r1, r1, ip, lsl sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30f6b4 >::_M_default_append(unsigned int)@@Base+0x8cb20> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addlt r4, pc, r4, asr sp @ │ │ │ │ @ instruction: 0x46174c54 │ │ │ │ @@ -459906,16 +459906,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [r0, #-268] @ 0xfffffef4 │ │ │ │ @ instruction: 0xf63de7a8 │ │ │ │ svclt 0x0000e98c │ │ │ │ rsbeq sl, ip, r0, lsl #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sl, ip, r4, ror #14 │ │ │ │ - rsbeq sl, r2, r6, asr r4 │ │ │ │ - rsbeq r1, r1, lr, lsl fp │ │ │ │ + rsbeq sl, r2, sl, asr r4 │ │ │ │ + rsbeq r1, r1, r2, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r6, ror #26 │ │ │ │ strmi r4, [r6], -r6, ror #24 │ │ │ │ @ instruction: 0x4693447d │ │ │ │ @@ -460018,20 +460018,20 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6434478 │ │ │ │ smlald pc, pc, pc, ip @ │ │ │ │ stmia sl!, {r0, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbeq sl, ip, r8, lsl #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sl, ip, r4, asr r6 │ │ │ │ - strhteq sl, [r2], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq sl, r2, sl, ror #5 │ │ │ │ - strhteq r1, [r1], #-146 @ 0xffffff6e │ │ │ │ - ldrdeq sl, [r2], #-38 @ 0xffffffda @ │ │ │ │ - mlseq r2, r6, r2, sl │ │ │ │ - rsbeq r1, r1, ip, asr r9 │ │ │ │ + strhteq sl, [r2], #-52 @ 0xffffffcc │ │ │ │ + rsbeq sl, r2, lr, ror #5 │ │ │ │ + strhteq r1, [r1], #-150 @ 0xffffff6a │ │ │ │ + ldrdeq sl, [r2], #-42 @ 0xffffffd6 @ │ │ │ │ + mlseq r2, sl, r2, sl │ │ │ │ + rsbeq r1, r1, r0, ror #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 60fa00 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ bmi ff2c0784 │ │ │ │ @ instruction: 0x460f469a │ │ │ │ @@ -460226,23 +460226,23 @@ │ │ │ │ @ instruction: 0xf63ce7b8 │ │ │ │ svclt 0x0000ef10 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ strhteq sl, [ip], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r2, r4, r0, sl │ │ │ │ - rsbeq r1, r1, ip, asr r7 │ │ │ │ - rsbeq r9, r2, sl, ror #31 │ │ │ │ - strhteq r1, [r1], #-98 @ 0xffffff9e │ │ │ │ + mlseq r2, r8, r0, sl │ │ │ │ + rsbeq r1, r1, r0, ror #14 │ │ │ │ + rsbeq r9, r2, lr, ror #31 │ │ │ │ + strhteq r1, [r1], #-102 @ 0xffffff9a │ │ │ │ rsbeq sl, ip, ip, asr #4 │ │ │ │ - rsbeq r9, r2, r8, ror pc │ │ │ │ - rsbeq r1, r1, r0, asr #12 │ │ │ │ - rsbeq r9, r2, lr, asr pc │ │ │ │ - rsbeq r1, r1, r6, lsr #12 │ │ │ │ + rsbeq r9, r2, ip, ror pc │ │ │ │ + rsbeq r1, r1, r4, asr #12 │ │ │ │ + rsbeq r9, r2, r2, ror #30 │ │ │ │ + rsbeq r1, r1, sl, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ pkhbtmi fp, sl, r1, lsl #1 │ │ │ │ strmi r2, [r7], -r0, lsl #8 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ @@ -460359,20 +460359,20 @@ │ │ │ │ stmdami fp, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6434478 │ │ │ │ @ instruction: 0xe73ff971 │ │ │ │ rsbeq sl, ip, r0, ror #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sl, ip, r8, lsl r1 │ │ │ │ - rsbeq r9, r2, r0, ror #28 │ │ │ │ - rsbeq r9, r2, r2, lsl #27 │ │ │ │ - rsbeq r1, r1, sl, asr #8 │ │ │ │ - rsbeq r9, r2, r8, ror #26 │ │ │ │ - rsbeq r9, r2, sl, lsr sp │ │ │ │ - rsbeq r1, r1, r0, lsl #8 │ │ │ │ + rsbeq r9, r2, r4, ror #28 │ │ │ │ + rsbeq r9, r2, r6, lsl #27 │ │ │ │ + rsbeq r1, r1, lr, asr #8 │ │ │ │ + rsbeq r9, r2, ip, ror #26 │ │ │ │ + rsbeq r9, r2, lr, lsr sp │ │ │ │ + rsbeq r1, r1, r4, lsl #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 28ff58 >::_M_default_append(unsigned int)@@Base+0xd3c4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0x4674f8df │ │ │ │ strmi fp, [sp], -r7, lsr #1 │ │ │ │ @@ -460786,24 +460786,24 @@ │ │ │ │ @ instruction: 0xf8b2f2b8 │ │ │ │ svclt 0x0000e6f1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r9, ip, r8, asr pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r9, ip, ip, lsr #30 │ │ │ │ - rsbeq r9, r2, ip, lsr #24 │ │ │ │ - rsbeq r9, r2, r2, ror fp │ │ │ │ - rsbeq r9, r2, lr, lsr #17 │ │ │ │ - strdeq r9, [r2], #-112 @ 0xffffff90 @ │ │ │ │ - strhteq r0, [r1], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r9, r2, r4, lsr r7 │ │ │ │ - strdeq r0, [r1], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r9, r2, r0, lsr ip │ │ │ │ + rsbeq r9, r2, r6, ror fp │ │ │ │ + strhteq r9, [r2], #-130 @ 0xffffff7e │ │ │ │ + strdeq r9, [r2], #-116 @ 0xffffff8c @ │ │ │ │ + strhteq r0, [r1], #-236 @ 0xffffff14 │ │ │ │ + rsbeq r9, r2, r8, lsr r7 │ │ │ │ + rsbeq r0, r1, r0, lsl #28 │ │ │ │ @ instruction: 0xffffd547 │ │ │ │ - rsbeq r9, r2, r4, ror #13 │ │ │ │ - rsbeq r0, r1, ip, lsr #27 │ │ │ │ + rsbeq r9, r2, r8, ror #13 │ │ │ │ + strhteq r0, [r1], #-208 @ 0xffffff30 │ │ │ │ @ instruction: 0xffffd4bd │ │ │ │ vtst.8 d20, d0, d25 │ │ │ │ ldrbtmi r5, [r8], #-469 @ 0xfffffe2b │ │ │ │ @ instruction: 0xf642300c │ │ │ │ ldmdami r7!, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6424478 │ │ │ │ @@ -460855,30 +460855,30 @@ │ │ │ │ vtst.8 d20, d0, d4 │ │ │ │ ldrbtmi r5, [r8], #-474 @ 0xfffffe26 │ │ │ │ @ instruction: 0xf642300c │ │ │ │ ldmdami r2, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6424478 │ │ │ │ ldr pc, [r8, r9, lsl #27] │ │ │ │ - rsbeq r9, r2, r6, lsr r6 │ │ │ │ - strdeq r0, [r1], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r9, r2, r6, lsl r6 │ │ │ │ - ldrdeq r0, [r1], #-204 @ 0xffffff34 @ │ │ │ │ - strdeq r9, [r2], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r0, r1, r0, asr #25 │ │ │ │ - ldrdeq r9, [r2], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r0, r1, r4, lsr #25 │ │ │ │ - rsbeq r9, r2, r2, asr #11 │ │ │ │ - rsbeq r0, r1, r8, lsl #25 │ │ │ │ - rsbeq r9, r2, r6, lsr #11 │ │ │ │ - rsbeq r0, r1, ip, ror #24 │ │ │ │ - rsbeq r9, r2, sl, lsl #11 │ │ │ │ - rsbeq r0, r1, r0, asr ip │ │ │ │ - rsbeq r9, r2, sl, ror #10 │ │ │ │ - rsbeq r0, r1, r0, lsr ip │ │ │ │ + rsbeq r9, r2, sl, lsr r6 │ │ │ │ + rsbeq r0, r1, r0, lsl #26 │ │ │ │ + rsbeq r9, r2, sl, lsl r6 │ │ │ │ + rsbeq r0, r1, r0, ror #25 │ │ │ │ + strdeq r9, [r2], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r0, r1, r4, asr #25 │ │ │ │ + rsbeq r9, r2, r2, ror #11 │ │ │ │ + rsbeq r0, r1, r8, lsr #25 │ │ │ │ + rsbeq r9, r2, r6, asr #11 │ │ │ │ + rsbeq r0, r1, ip, lsl #25 │ │ │ │ + rsbeq r9, r2, sl, lsr #11 │ │ │ │ + rsbeq r0, r1, r0, ror ip │ │ │ │ + rsbeq r9, r2, lr, lsl #11 │ │ │ │ + rsbeq r0, r1, r4, asr ip │ │ │ │ + rsbeq r9, r2, lr, ror #10 │ │ │ │ + rsbeq r0, r1, r4, lsr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 310744 >::_M_default_append(unsigned int)@@Base+0x8dbb0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ ldrbeq pc, [r0, #2252] @ 0x8cc @ │ │ │ │ @ instruction: 0xf8df4690 │ │ │ │ ldrmi r2, [fp], r8, ror #8 │ │ │ │ @@ -461161,28 +461161,28 @@ │ │ │ │ ldrbtmi r9, [r8], #-2317 @ 0xfffff6f3 │ │ │ │ blx d93002 │ │ │ │ ldrbt r9, [r1], -sp, lsl #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ rsbeq r9, ip, ip, ror #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq sp, [r0], #-136 @ 0xffffff78 @ │ │ │ │ - strhteq sp, [r0], #-130 @ 0xffffff7e │ │ │ │ - rsbeq r9, r2, ip, asr #7 │ │ │ │ - mlseq r1, r4, sl, r0 │ │ │ │ - strhteq r9, [r2], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq r0, r1, r8, ror sl │ │ │ │ + ldrdeq sp, [r0], #-140 @ 0xffffff74 @ │ │ │ │ + strhteq sp, [r0], #-134 @ 0xffffff7a │ │ │ │ + ldrdeq r9, [r2], #-48 @ 0xffffffd0 @ │ │ │ │ + mlseq r1, r8, sl, r0 │ │ │ │ + strhteq r9, [r2], #-52 @ 0xffffffcc │ │ │ │ + rsbeq r0, r1, ip, ror sl │ │ │ │ rsbeq r9, ip, r2, lsl #12 │ │ │ │ - rsbeq r9, r2, r4, asr r3 │ │ │ │ - rsbeq r0, r1, ip, lsl sl │ │ │ │ - rsbeq sp, r0, sl, lsl r8 │ │ │ │ - rsbeq r9, r2, r4, asr #2 │ │ │ │ - rsbeq r0, r1, ip, lsl #16 │ │ │ │ - strhteq r9, [r2], #-2 │ │ │ │ - rsbeq r0, r1, sl, ror r7 │ │ │ │ + rsbeq r9, r2, r8, asr r3 │ │ │ │ + rsbeq r0, r1, r0, lsr #20 │ │ │ │ + rsbeq sp, r0, lr, lsl r8 │ │ │ │ + rsbeq r9, r2, r8, asr #2 │ │ │ │ + rsbeq r0, r1, r0, lsl r8 │ │ │ │ + strhteq r9, [r2], #-6 │ │ │ │ + rsbeq r0, r1, lr, ror r7 │ │ │ │ vmax.u8 d20, d15, d24 │ │ │ │ @ instruction: 0xf640fb9f │ │ │ │ andls r1, r0, #-1879048183 @ 0x90000009 │ │ │ │ blmi ffcfbf9c │ │ │ │ ldrbtmi r6, [fp], #-2065 @ 0xfffff7ef │ │ │ │ ldrmi r2, [r8], r4, lsl #4 │ │ │ │ @ instruction: 0xf9bcf640 │ │ │ │ @@ -461414,18 +461414,18 @@ │ │ │ │ adcmi r3, fp, #204 @ 0xcc │ │ │ │ strbmi sp, [r8, #3311] @ 0xcef │ │ │ │ orrshi pc, r2, #0 │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7e4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r9, r2, sl, asr r0 │ │ │ │ - rsbeq r8, r2, ip, lsr lr │ │ │ │ + rsbeq r9, r2, lr, asr r0 │ │ │ │ + rsbeq r8, r2, r0, asr #28 │ │ │ │ rsbeq r6, r7, r6, lsl #11 │ │ │ │ - rsbeq r8, r2, lr, lsl pc │ │ │ │ + rsbeq r8, r2, r2, lsr #30 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ vqrdmulh.s d23, d15, d14 │ │ │ │ @ instruction: 0xf63bf9c5 │ │ │ │ mcrr 15, 15, lr, r1, cr10 │ │ │ │ vldr d0, [pc, #88] @ 1d5b80 │ │ │ │ vmov.s16 r5, d22[2] │ │ │ │ vldr d6, [sp, #24] │ │ │ │ @@ -461609,21 +461609,21 @@ │ │ │ │ strtmi r9, [r8], -sp, lsl #18 │ │ │ │ @ instruction: 0xffacf641 │ │ │ │ mvnne pc, r0, asr #12 │ │ │ │ svclt 0x0000e7bd │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ ... │ │ │ │ - rsbeq r8, r2, r0, asr #26 │ │ │ │ - rsbeq r8, r2, ip, ror #20 │ │ │ │ - rsbeq r0, r1, r4, lsr r1 │ │ │ │ - rsbeq r8, r2, r4, lsr sl │ │ │ │ - rsbeq r0, r1, r0, lsl #2 │ │ │ │ - strhteq r8, [r2], #-146 @ 0xffffff6e │ │ │ │ - rsbeq r0, r1, r2, lsl #1 │ │ │ │ + rsbeq r8, r2, r4, asr #26 │ │ │ │ + rsbeq r8, r2, r0, ror sl │ │ │ │ + rsbeq r0, r1, r8, lsr r1 │ │ │ │ + rsbeq r8, r2, r8, lsr sl │ │ │ │ + rsbeq r0, r1, r4, lsl #2 │ │ │ │ + strhteq r8, [r2], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r0, r1, r6, lsl #1 │ │ │ │ vhadd.s8 d25, d0, d13 │ │ │ │ @ instruction: 0xf8df7132 │ │ │ │ ldrbtmi r0, [r8], #-1556 @ 0xfffff9ec │ │ │ │ @ instruction: 0xf641300c │ │ │ │ @ instruction: 0xf8dffec9 │ │ │ │ stmdbls sp, {r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf6414478 │ │ │ │ @@ -462006,26 +462006,26 @@ │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ vstr d7, [r4, #280] @ 0x118 │ │ │ │ @ instruction: 0xf7ff7b1c │ │ │ │ svclt 0x0000bb21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ ... │ │ │ │ - rsbeq r8, r2, lr, asr r9 │ │ │ │ - rsbeq r0, r1, r4, lsr #32 │ │ │ │ - rsbeq r8, r2, lr, lsr r9 │ │ │ │ - rsbeq r0, r1, r4 │ │ │ │ - rsbeq r8, r2, r6, lsl #18 │ │ │ │ - rsbeq r8, r2, ip, asr #15 │ │ │ │ - rsbeq r5, r5, lr, lsl #15 │ │ │ │ - rsbeq r8, r2, r2, lsr #10 │ │ │ │ - strdeq pc, [r0], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r8, r2, r8, lsl #9 │ │ │ │ - rsbeq r8, r2, r2, lsr #8 │ │ │ │ - rsbeq pc, r0, sl, ror #21 │ │ │ │ + rsbeq r8, r2, r2, ror #18 │ │ │ │ + rsbeq r0, r1, r8, lsr #32 │ │ │ │ + rsbeq r8, r2, r2, asr #18 │ │ │ │ + rsbeq r0, r1, r8 │ │ │ │ + rsbeq r8, r2, sl, lsl #18 │ │ │ │ + ldrdeq r8, [r2], #-112 @ 0xffffff90 @ │ │ │ │ + mlseq r5, r2, r7, r5 │ │ │ │ + rsbeq r8, r2, r6, lsr #10 │ │ │ │ + strdeq pc, [r0], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r8, r2, ip, lsl #9 │ │ │ │ + rsbeq r8, r2, r6, lsr #8 │ │ │ │ + rsbeq pc, r0, lr, ror #21 │ │ │ │ vmax.s8 q10, q6, q4 │ │ │ │ @ instruction: 0xf8d4f829 │ │ │ │ bls a627b8 │ │ │ │ ldmdavs r5, {r3, r4, r7, r9, lr} │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf6ff4191 │ │ │ │ blls 981078 │ │ │ │ @@ -462486,70 +462486,70 @@ │ │ │ │ @ instruction: 0xf641300c │ │ │ │ ldmdami ip!, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6414478 │ │ │ │ strb pc, [r7, -r9, asr #17] @ │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ - mlseq r2, sl, r2, r8 │ │ │ │ - rsbeq pc, r0, sl, ror #18 │ │ │ │ - rsbeq fp, r0, r0, lsr #8 │ │ │ │ - rsbeq r8, r2, r8, ror #3 │ │ │ │ - rsbeq pc, r0, lr, lsr #17 │ │ │ │ - rsbeq r8, r2, r8, asr #3 │ │ │ │ - rsbeq pc, r0, lr, lsl #17 │ │ │ │ + mlseq r2, lr, r2, r8 │ │ │ │ + rsbeq pc, r0, lr, ror #18 │ │ │ │ + rsbeq fp, r0, r4, lsr #8 │ │ │ │ + rsbeq r8, r2, ip, ror #3 │ │ │ │ + strhteq pc, [r0], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r8, r2, ip, asr #3 │ │ │ │ + mlseq r0, r2, r8, pc @ │ │ │ │ @ instruction: 0xffffbf8f │ │ │ │ - rsbeq r8, r2, r4, lsl r1 │ │ │ │ - rsbeq r8, r2, r2, asr #32 │ │ │ │ - rsbeq pc, r0, r2, lsl r7 @ │ │ │ │ - rsbeq fp, r0, r4, lsl r2 │ │ │ │ - rsbeq r8, r2, r8 │ │ │ │ - rsbeq pc, r0, lr, asr #13 │ │ │ │ - rsbeq r7, r2, r0, lsl #31 │ │ │ │ - rsbeq pc, r0, r0, asr r6 @ │ │ │ │ - rsbeq r2, r2, lr, asr #4 │ │ │ │ - rsbeq r7, r2, lr, lsr #30 │ │ │ │ - strdeq pc, [r0], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r7, r2, r0, lsl pc │ │ │ │ - ldrdeq pc, [r0], #-88 @ 0xffffffa8 @ │ │ │ │ - strdeq r7, [r2], #-224 @ 0xffffff20 @ │ │ │ │ - strhteq pc, [r0], #-88 @ 0xffffffa8 @ │ │ │ │ - mlseq r2, r8, lr, r7 │ │ │ │ - rsbeq pc, r0, r0, ror #10 │ │ │ │ - rsbeq r7, r2, ip, ror lr │ │ │ │ - rsbeq pc, r0, r4, asr #10 │ │ │ │ - strdeq r7, [r2], #-212 @ 0xffffff2c @ │ │ │ │ - strhteq pc, [r0], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq ip, r0, ip, lsl r3 │ │ │ │ - mlseq r2, lr, sp, r7 │ │ │ │ - rsbeq pc, r0, r6, ror #8 │ │ │ │ - rsbeq r7, r2, sl, ror sp │ │ │ │ - rsbeq pc, r0, r2, asr #8 │ │ │ │ - rsbeq r7, r2, r8, asr sp │ │ │ │ - rsbeq pc, r0, lr, lsl r4 @ │ │ │ │ - rsbeq r7, r2, r6, lsr #26 │ │ │ │ - rsbeq pc, r0, lr, ror #7 │ │ │ │ - rsbeq r7, r2, sl, lsl #26 │ │ │ │ - ldrdeq pc, [r0], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r7, r2, ip, asr #25 │ │ │ │ - mlseq r0, r4, r3, pc @ │ │ │ │ - rsbeq r7, r2, ip, lsr #25 │ │ │ │ - rsbeq pc, r0, r4, ror r3 @ │ │ │ │ - rsbeq r7, r2, ip, lsl #25 │ │ │ │ - rsbeq pc, r0, r4, asr r3 @ │ │ │ │ - rsbeq r7, r2, r2, ror #24 │ │ │ │ - rsbeq pc, r0, sl, lsr #6 │ │ │ │ - rsbeq r7, r2, r4, asr #24 │ │ │ │ - rsbeq pc, r0, ip, lsl #6 │ │ │ │ - rsbeq r7, r2, r6, lsr #24 │ │ │ │ - rsbeq pc, r0, ip, ror #5 │ │ │ │ - rsbeq r7, r2, r6, lsl #24 │ │ │ │ - rsbeq pc, r0, ip, asr #5 │ │ │ │ - rsbeq r7, r2, sl, ror #23 │ │ │ │ - strhteq pc, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r8, r2, r8, lsl r1 │ │ │ │ + rsbeq r8, r2, r6, asr #32 │ │ │ │ + rsbeq pc, r0, r6, lsl r7 @ │ │ │ │ + rsbeq fp, r0, r8, lsl r2 │ │ │ │ + rsbeq r8, r2, ip │ │ │ │ + ldrdeq pc, [r0], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r7, r2, r4, lsl #31 │ │ │ │ + rsbeq pc, r0, r4, asr r6 @ │ │ │ │ + rsbeq r2, r2, r2, asr r2 │ │ │ │ + rsbeq r7, r2, r2, lsr pc │ │ │ │ + strdeq pc, [r0], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r7, r2, r4, lsl pc │ │ │ │ + ldrdeq pc, [r0], #-92 @ 0xffffffa4 @ │ │ │ │ + strdeq r7, [r2], #-228 @ 0xffffff1c @ │ │ │ │ + strhteq pc, [r0], #-92 @ 0xffffffa4 @ │ │ │ │ + mlseq r2, ip, lr, r7 │ │ │ │ + rsbeq pc, r0, r4, ror #10 │ │ │ │ + rsbeq r7, r2, r0, lsl #29 │ │ │ │ + rsbeq pc, r0, r8, asr #10 │ │ │ │ + strdeq r7, [r2], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq pc, r0, r0, asr #9 │ │ │ │ + rsbeq ip, r0, r0, lsr #6 │ │ │ │ + rsbeq r7, r2, r2, lsr #27 │ │ │ │ + rsbeq pc, r0, sl, ror #8 │ │ │ │ + rsbeq r7, r2, lr, ror sp │ │ │ │ + rsbeq pc, r0, r6, asr #8 │ │ │ │ + rsbeq r7, r2, ip, asr sp │ │ │ │ + rsbeq pc, r0, r2, lsr #8 │ │ │ │ + rsbeq r7, r2, sl, lsr #26 │ │ │ │ + strdeq pc, [r0], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r7, r2, lr, lsl #26 │ │ │ │ + ldrdeq pc, [r0], #-52 @ 0xffffffcc @ │ │ │ │ + ldrdeq r7, [r2], #-192 @ 0xffffff40 @ │ │ │ │ + mlseq r0, r8, r3, pc @ │ │ │ │ + strhteq r7, [r2], #-192 @ 0xffffff40 │ │ │ │ + rsbeq pc, r0, r8, ror r3 @ │ │ │ │ + mlseq r2, r0, ip, r7 │ │ │ │ + rsbeq pc, r0, r8, asr r3 @ │ │ │ │ + rsbeq r7, r2, r6, ror #24 │ │ │ │ + rsbeq pc, r0, lr, lsr #6 │ │ │ │ + rsbeq r7, r2, r8, asr #24 │ │ │ │ + rsbeq pc, r0, r0, lsl r3 @ │ │ │ │ + rsbeq r7, r2, sl, lsr #24 │ │ │ │ + strdeq pc, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r7, r2, sl, lsl #24 │ │ │ │ + ldrdeq pc, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r7, r2, lr, ror #23 │ │ │ │ + strhteq pc, [r0], #-36 @ 0xffffffdc @ │ │ │ │ bne f1502c │ │ │ │ ldrbtmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ blx 1113a00 │ │ │ │ @ instruction: 0xf8dfb150 │ │ │ │ strbmi r1, [r0], -ip, lsr #20 │ │ │ │ tstls ip, r9, ror r4 │ │ │ │ stc2 3, cr15, [ip, #-332] @ 0xfffffeb4 │ │ │ │ @@ -463194,89 +463194,89 @@ │ │ │ │ ldmdami r2, {r0, r3, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2317 @ 0xfffff6f3 │ │ │ │ blx 1314fce │ │ │ │ @ instruction: 0xf7fd9a0d │ │ │ │ svclt 0x0000be9c │ │ │ │ ... │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - mlseq r6, lr, sl, r0 │ │ │ │ - ldrdeq r2, [r2], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r7, r0, sl, ror r2 │ │ │ │ - rsbeq pc, r0, r0, lsl r3 @ │ │ │ │ - rsbeq r1, r2, r2, asr #25 │ │ │ │ - rsbeq r2, r2, r6, asr lr │ │ │ │ - rsbeq r2, r2, sl, asr #28 │ │ │ │ - rsbeq r1, r2, r2, ror #26 │ │ │ │ - rsbeq r7, r2, sl, lsr #20 │ │ │ │ - strdeq pc, [r0], #-0 @ │ │ │ │ - rsbeq r7, r2, r8, lsl #20 │ │ │ │ - rsbeq pc, r0, lr, asr #1 │ │ │ │ - rsbeq fp, r0, r0, lsr #28 │ │ │ │ - strdeq r7, [r2], #-136 @ 0xffffff78 @ │ │ │ │ - strhteq lr, [r0], #-254 @ 0xffffff02 │ │ │ │ - ldrdeq r7, [r2], #-136 @ 0xffffff78 @ │ │ │ │ - mlseq r0, lr, pc, lr @ │ │ │ │ - strhteq r7, [r2], #-132 @ 0xffffff7c │ │ │ │ - rsbeq lr, r0, sl, ror pc │ │ │ │ - rsbeq pc, r1, lr, lsl #29 │ │ │ │ - rsbeq r7, r2, r8, ror r8 │ │ │ │ - rsbeq lr, r0, lr, lsr pc │ │ │ │ - rsbeq r6, r2, lr, asr #27 │ │ │ │ - strhteq r7, [r2], #-116 @ 0xffffff8c │ │ │ │ - rsbeq lr, r0, sl, ror lr │ │ │ │ - rsbeq fp, r0, r8, lsr #24 │ │ │ │ - rsbeq r7, r2, r6, asr #14 │ │ │ │ - rsbeq lr, r0, ip, lsl #28 │ │ │ │ - rsbeq r7, r2, r6, lsr #14 │ │ │ │ - rsbeq lr, r0, sl, ror #27 │ │ │ │ - strdeq r7, [r2], #-100 @ 0xffffff9c @ │ │ │ │ - strhteq lr, [r0], #-218 @ 0xffffff26 │ │ │ │ - rsbeq r7, r2, r0, asr #13 │ │ │ │ - rsbeq lr, r0, r6, lsl #27 │ │ │ │ - mlseq r2, ip, r6, r7 │ │ │ │ - rsbeq lr, r0, r2, ror #26 │ │ │ │ - rsbeq r7, r2, r8, ror r6 │ │ │ │ - rsbeq lr, r0, lr, lsr sp │ │ │ │ - rsbeq r7, r2, r6, asr #12 │ │ │ │ - rsbeq lr, r0, ip, lsl #26 │ │ │ │ - rsbeq r7, r2, r2, lsr #12 │ │ │ │ - rsbeq lr, r0, r8, ror #25 │ │ │ │ - strdeq r7, [r2], #-80 @ 0xffffffb0 @ │ │ │ │ - strhteq lr, [r0], #-198 @ 0xffffff3a │ │ │ │ - rsbeq r7, r2, r8, asr #11 │ │ │ │ - rsbeq lr, r0, ip, lsl #25 │ │ │ │ - rsbeq r7, r2, r8, lsr #11 │ │ │ │ - rsbeq lr, r0, ip, ror #24 │ │ │ │ - rsbeq r7, r2, r8, lsl #11 │ │ │ │ - rsbeq lr, r0, ip, asr #24 │ │ │ │ - rsbeq r7, r2, r8, ror #10 │ │ │ │ - rsbeq lr, r0, ip, lsr #24 │ │ │ │ - rsbeq r7, r2, r8, asr #10 │ │ │ │ - rsbeq lr, r0, ip, lsl #24 │ │ │ │ - rsbeq r7, r2, r8, lsr #10 │ │ │ │ - rsbeq lr, r0, ip, ror #23 │ │ │ │ - rsbeq r7, r2, r8, lsl #10 │ │ │ │ - rsbeq lr, r0, ip, asr #23 │ │ │ │ - strhteq fp, [r0], #-156 @ 0xffffff64 │ │ │ │ + rsbeq r0, r6, r2, lsr #21 │ │ │ │ + ldrdeq r2, [r2], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r7, r0, lr, ror r2 │ │ │ │ + rsbeq pc, r0, r4, lsl r3 @ │ │ │ │ + rsbeq r1, r2, r6, asr #25 │ │ │ │ + rsbeq r2, r2, sl, asr lr │ │ │ │ + rsbeq r2, r2, lr, asr #28 │ │ │ │ + rsbeq r1, r2, r6, ror #26 │ │ │ │ + rsbeq r7, r2, lr, lsr #20 │ │ │ │ + strdeq pc, [r0], #-4 @ │ │ │ │ + rsbeq r7, r2, ip, lsl #20 │ │ │ │ + ldrdeq pc, [r0], #-2 @ │ │ │ │ + rsbeq fp, r0, r4, lsr #28 │ │ │ │ + strdeq r7, [r2], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq lr, r0, r2, asr #31 │ │ │ │ + ldrdeq r7, [r2], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq lr, r0, r2, lsr #31 │ │ │ │ + strhteq r7, [r2], #-136 @ 0xffffff78 │ │ │ │ + rsbeq lr, r0, lr, ror pc │ │ │ │ + mlseq r1, r2, lr, pc @ │ │ │ │ + rsbeq r7, r2, ip, ror r8 │ │ │ │ + rsbeq lr, r0, r2, asr #30 │ │ │ │ + ldrdeq r6, [r2], #-210 @ 0xffffff2e @ │ │ │ │ + strhteq r7, [r2], #-120 @ 0xffffff88 │ │ │ │ + rsbeq lr, r0, lr, ror lr │ │ │ │ + rsbeq fp, r0, ip, lsr #24 │ │ │ │ + rsbeq r7, r2, sl, asr #14 │ │ │ │ + rsbeq lr, r0, r0, lsl lr │ │ │ │ + rsbeq r7, r2, sl, lsr #14 │ │ │ │ + rsbeq lr, r0, lr, ror #27 │ │ │ │ + strdeq r7, [r2], #-104 @ 0xffffff98 @ │ │ │ │ + strhteq lr, [r0], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r7, r2, r4, asr #13 │ │ │ │ + rsbeq lr, r0, sl, lsl #27 │ │ │ │ + rsbeq r7, r2, r0, lsr #13 │ │ │ │ + rsbeq lr, r0, r6, ror #26 │ │ │ │ + rsbeq r7, r2, ip, ror r6 │ │ │ │ + rsbeq lr, r0, r2, asr #26 │ │ │ │ + rsbeq r7, r2, sl, asr #12 │ │ │ │ + rsbeq lr, r0, r0, lsl sp │ │ │ │ + rsbeq r7, r2, r6, lsr #12 │ │ │ │ + rsbeq lr, r0, ip, ror #25 │ │ │ │ + strdeq r7, [r2], #-84 @ 0xffffffac @ │ │ │ │ + strhteq lr, [r0], #-202 @ 0xffffff36 │ │ │ │ + rsbeq r7, r2, ip, asr #11 │ │ │ │ + mlseq r0, r0, ip, lr │ │ │ │ + rsbeq r7, r2, ip, lsr #11 │ │ │ │ + rsbeq lr, r0, r0, ror ip │ │ │ │ + rsbeq r7, r2, ip, lsl #11 │ │ │ │ + rsbeq lr, r0, r0, asr ip │ │ │ │ + rsbeq r7, r2, ip, ror #10 │ │ │ │ + rsbeq lr, r0, r0, lsr ip │ │ │ │ + rsbeq r7, r2, ip, asr #10 │ │ │ │ + rsbeq lr, r0, r0, lsl ip │ │ │ │ + rsbeq r7, r2, ip, lsr #10 │ │ │ │ + strdeq lr, [r0], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r7, r2, ip, lsl #10 │ │ │ │ + ldrdeq lr, [r0], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq fp, r0, r0, asr #19 │ │ │ │ @ instruction: 0xffffbfe5 │ │ │ │ - rsbeq r7, r2, r2, asr #12 │ │ │ │ - rsbeq r7, r2, r0, ror #12 │ │ │ │ - rsbeq r7, r2, r0, asr r2 │ │ │ │ - rsbeq lr, r0, r8, lsl r9 │ │ │ │ - rsbeq r7, r2, sl, ror r1 │ │ │ │ - rsbeq lr, r0, r2, asr #16 │ │ │ │ - rsbeq r7, r2, r4, asr r1 │ │ │ │ - rsbeq lr, r0, ip, lsl r8 │ │ │ │ - rsbeq r7, r2, r6, lsr r1 │ │ │ │ - strdeq lr, [r0], #-126 @ 0xffffff82 @ │ │ │ │ - strhteq sl, [r0], #-2 │ │ │ │ - strdeq r7, [r2], #-14 @ │ │ │ │ - rsbeq lr, r0, r6, asr #15 │ │ │ │ - ldrdeq r7, [r2], #-14 @ │ │ │ │ - rsbeq lr, r0, r6, lsr #15 │ │ │ │ + rsbeq r7, r2, r6, asr #12 │ │ │ │ + rsbeq r7, r2, r4, ror #12 │ │ │ │ + rsbeq r7, r2, r4, asr r2 │ │ │ │ + rsbeq lr, r0, ip, lsl r9 │ │ │ │ + rsbeq r7, r2, lr, ror r1 │ │ │ │ + rsbeq lr, r0, r6, asr #16 │ │ │ │ + rsbeq r7, r2, r8, asr r1 │ │ │ │ + rsbeq lr, r0, r0, lsr #16 │ │ │ │ + rsbeq r7, r2, sl, lsr r1 │ │ │ │ + rsbeq lr, r0, r2, lsl #16 │ │ │ │ + strhteq sl, [r0], #-6 │ │ │ │ + rsbeq r7, r2, r2, lsl #2 │ │ │ │ + rsbeq lr, r0, sl, asr #15 │ │ │ │ + rsbeq r7, r2, r2, ror #1 │ │ │ │ + rsbeq lr, r0, sl, lsr #15 │ │ │ │ strmi r4, [r2], -pc, asr #18 │ │ │ │ svcls 0x00184628 │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ vhadd.u8 d25, d29, d12 │ │ │ │ bvs ffe56880 │ │ │ │ ldrbmi r4, [ip], -r8, lsr #12 │ │ │ │ blx 1c94608 │ │ │ │ @@ -463349,28 +463349,28 @@ │ │ │ │ ldrbtmi r4, [r8], #-2066 @ 0xfffff7ee │ │ │ │ @ instruction: 0xf640300c │ │ │ │ ldmdami r1, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2317 @ 0xfffff6f3 │ │ │ │ blx 395248 │ │ │ │ @ instruction: 0xf7fd9a0d │ │ │ │ svclt 0x0000bd5e │ │ │ │ - rsbeq r7, r2, r8, ror #2 │ │ │ │ - rsbeq r6, r2, lr, asr pc │ │ │ │ - rsbeq lr, r0, r6, lsr #12 │ │ │ │ - rsbeq r6, r2, r8, lsr pc │ │ │ │ - strdeq r6, [r2], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r6, r2, r8, ror #29 │ │ │ │ - rsbeq r6, r2, r2, asr #29 │ │ │ │ - rsbeq lr, r0, sl, lsl #11 │ │ │ │ - rsbeq r6, r2, r2, lsr #29 │ │ │ │ - rsbeq lr, r0, sl, ror #10 │ │ │ │ - rsbeq r6, r2, r2, lsl #29 │ │ │ │ - rsbeq lr, r0, sl, asr #10 │ │ │ │ - rsbeq r6, r2, r2, ror #28 │ │ │ │ - rsbeq lr, r0, sl, lsr #10 │ │ │ │ + rsbeq r7, r2, ip, ror #2 │ │ │ │ + rsbeq r6, r2, r2, ror #30 │ │ │ │ + rsbeq lr, r0, sl, lsr #12 │ │ │ │ + rsbeq r6, r2, ip, lsr pc │ │ │ │ + strdeq r6, [r2], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r6, r2, ip, ror #29 │ │ │ │ + rsbeq r6, r2, r6, asr #29 │ │ │ │ + rsbeq lr, r0, lr, lsl #11 │ │ │ │ + rsbeq r6, r2, r6, lsr #29 │ │ │ │ + rsbeq lr, r0, lr, ror #10 │ │ │ │ + rsbeq r6, r2, r6, lsl #29 │ │ │ │ + rsbeq lr, r0, lr, asr #10 │ │ │ │ + rsbeq r6, r2, r6, ror #28 │ │ │ │ + rsbeq lr, r0, lr, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, r2, ror #27 │ │ │ │ ldrmi r4, [fp], r2, ror #25 │ │ │ │ movwcs r4, #9341 @ 0x247d │ │ │ │ @@ -463596,22 +463596,22 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6404478 │ │ │ │ @ instruction: 0xe7eff81d │ │ │ │ ... │ │ │ │ rsbeq r7, ip, r0, ror r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r7, ip, r2, asr #32 │ │ │ │ - rsbeq r6, r2, sl, lsl #27 │ │ │ │ - rsbeq r6, r2, r2, lsr sp │ │ │ │ - strdeq r6, [r2], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq lr, r0, r0, asr #5 │ │ │ │ - strhteq r6, [r2], #-160 @ 0xffffff60 │ │ │ │ - rsbeq lr, r0, r6, ror r1 │ │ │ │ - mlseq r2, r2, sl, r6 │ │ │ │ - rsbeq lr, r0, r8, asr r1 │ │ │ │ + rsbeq r6, r2, lr, lsl #27 │ │ │ │ + rsbeq r6, r2, r6, lsr sp │ │ │ │ + strdeq r6, [r2], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq lr, r0, r4, asr #5 │ │ │ │ + strhteq r6, [r2], #-164 @ 0xffffff5c │ │ │ │ + rsbeq lr, r0, sl, ror r1 │ │ │ │ + mlseq r2, r6, sl, r6 │ │ │ │ + rsbeq lr, r0, ip, asr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 313210 >::_M_default_append(unsigned int)@@Base+0x9067c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4691b093 │ │ │ │ ldrcs pc, [r0], #2271 @ 0x8df │ │ │ │ @@ -463905,28 +463905,28 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e5df │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mlseq ip, ip, ip, r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, ip, sl, asr ip │ │ │ │ - rsbeq r6, r2, ip, asr #18 │ │ │ │ - rsbeq lr, r0, r4, lsl r0 │ │ │ │ - rsbeq r6, r2, lr, lsr #18 │ │ │ │ - strdeq sp, [r0], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r6, r2, sl, lsl r9 │ │ │ │ - mlseq r2, r0, r6, r6 │ │ │ │ - rsbeq sp, r0, r8, asr sp │ │ │ │ - rsbeq r6, r2, ip, ror r6 │ │ │ │ - rsbeq r6, r2, r6, asr #12 │ │ │ │ - rsbeq sp, r0, lr, lsl #26 │ │ │ │ - rsbeq r6, r2, r4, ror #11 │ │ │ │ - rsbeq sp, r0, ip, lsr #25 │ │ │ │ - rsbeq r6, r2, r4, asr #11 │ │ │ │ - rsbeq sp, r0, sl, lsl #25 │ │ │ │ + rsbeq r6, r2, r0, asr r9 │ │ │ │ + rsbeq lr, r0, r8, lsl r0 │ │ │ │ + rsbeq r6, r2, r2, lsr r9 │ │ │ │ + strdeq sp, [r0], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r6, r2, lr, lsl r9 │ │ │ │ + mlseq r2, r4, r6, r6 │ │ │ │ + rsbeq sp, r0, ip, asr sp │ │ │ │ + rsbeq r6, r2, r0, lsl #13 │ │ │ │ + rsbeq r6, r2, sl, asr #12 │ │ │ │ + rsbeq sp, r0, r2, lsl sp │ │ │ │ + rsbeq r6, r2, r8, ror #11 │ │ │ │ + strhteq sp, [r0], #-192 @ 0xffffff40 │ │ │ │ + rsbeq r6, r2, r8, asr #11 │ │ │ │ + rsbeq sp, r0, lr, lsl #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, lr, ror #24 │ │ │ │ ldrmi r4, [sl], lr, ror #18 │ │ │ │ movwcs r4, #9340 @ 0x247c │ │ │ │ @@ -464037,18 +464037,18 @@ │ │ │ │ stmdals r6, {r2, r8, fp, ip, pc} │ │ │ │ stc2 6, cr15, [r8], #252 @ 0xfc │ │ │ │ ldr r9, [r8, -r4, lsl #22]! │ │ │ │ ldmdb r2!, {r0, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ strhteq r6, [ip], #-120 @ 0xffffff88 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ mlseq ip, r2, r7, r6 │ │ │ │ - strdeq r6, [r2], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq sp, r0, r6, asr #21 │ │ │ │ - rsbeq r6, r2, r0, asr #7 │ │ │ │ - rsbeq sp, r0, r6, lsl #21 │ │ │ │ + rsbeq r6, r2, r2, lsl #8 │ │ │ │ + rsbeq sp, r0, sl, asr #21 │ │ │ │ + rsbeq r6, r2, r4, asr #7 │ │ │ │ + rsbeq sp, r0, sl, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldmcs r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ strcs r3, [r0, #-2256] @ 0xfffff730 │ │ │ │ @@ -464610,133 +464610,133 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r6, ip, ip, asr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r2, r2, ror #6 │ │ │ │ + rsbeq r6, r2, r6, ror #6 │ │ │ │ @ instruction: 0xffffcdcf │ │ │ │ - mlseq r2, r0, r1, r6 │ │ │ │ - rsbeq r6, r2, lr, lsl #10 │ │ │ │ + mlseq r2, r4, r1, r6 │ │ │ │ + rsbeq r6, r2, r2, lsl r5 │ │ │ │ @ instruction: 0xffffb081 │ │ │ │ @ instruction: 0xffffb11f │ │ │ │ @ instruction: 0xfffff46d │ │ │ │ - rsbeq r6, r2, r8, lsr r5 │ │ │ │ - rsbeq r6, r2, r0, ror #4 │ │ │ │ - rsbeq sp, r0, r6, lsr #18 │ │ │ │ - rsbeq r6, r2, r4, asr #4 │ │ │ │ - rsbeq sp, r0, sl, lsl #18 │ │ │ │ + rsbeq r6, r2, ip, lsr r5 │ │ │ │ + rsbeq r6, r2, r4, ror #4 │ │ │ │ + rsbeq sp, r0, sl, lsr #18 │ │ │ │ + rsbeq r6, r2, r8, asr #4 │ │ │ │ + rsbeq sp, r0, lr, lsl #18 │ │ │ │ rsbeq r6, ip, r0, lsr #9 │ │ │ │ - rsbeq r6, r2, r6, lsl #4 │ │ │ │ - rsbeq sp, r0, ip, asr #17 │ │ │ │ + rsbeq r6, r2, sl, lsl #4 │ │ │ │ + ldrdeq sp, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xffffacdb │ │ │ │ @ instruction: 0xfffffc7b │ │ │ │ - mlseq r2, r6, r4, r6 │ │ │ │ + mlseq r2, sl, r4, r6 │ │ │ │ @ instruction: 0xffffb769 │ │ │ │ @ instruction: 0xffffb80b │ │ │ │ @ instruction: 0xffffc28d │ │ │ │ - rsbeq r6, r2, r2, ror #8 │ │ │ │ - rsbeq r6, r2, sl, ror r1 │ │ │ │ - rsbeq sp, r0, r0, asr #16 │ │ │ │ - rsbeq r6, r2, ip, asr r1 │ │ │ │ - rsbeq sp, r0, r2, lsr #16 │ │ │ │ + rsbeq r6, r2, r6, ror #8 │ │ │ │ + rsbeq r6, r2, lr, ror r1 │ │ │ │ + rsbeq sp, r0, r4, asr #16 │ │ │ │ + rsbeq r6, r2, r0, ror #2 │ │ │ │ + rsbeq sp, r0, r6, lsr #16 │ │ │ │ @ instruction: 0xffffaef9 │ │ │ │ @ instruction: 0xffffb383 │ │ │ │ - rsbeq r5, r2, r2, ror #7 │ │ │ │ + rsbeq r5, r2, r6, ror #7 │ │ │ │ @ instruction: 0xffff9ff1 │ │ │ │ @ instruction: 0xffffa9d7 │ │ │ │ @ instruction: 0xffffb68d │ │ │ │ @ instruction: 0xffffb6e1 │ │ │ │ @ instruction: 0xffffbcb5 │ │ │ │ - rsbeq r3, r5, r0, asr #10 │ │ │ │ - rsbeq r6, r2, r4, asr #1 │ │ │ │ - rsbeq sp, r0, sl, lsl #15 │ │ │ │ - rsbeq r6, r2, r6, lsr #1 │ │ │ │ - rsbeq sp, r0, ip, ror #14 │ │ │ │ - rsbeq r6, r2, r6, lsr r3 │ │ │ │ - rsbeq r6, r2, ip, ror #6 │ │ │ │ - rsbeq r6, r2, ip, lsr r0 │ │ │ │ - rsbeq sp, r0, r2, lsl #14 │ │ │ │ + rsbeq r3, r5, r4, asr #10 │ │ │ │ + rsbeq r6, r2, r8, asr #1 │ │ │ │ + rsbeq sp, r0, lr, lsl #15 │ │ │ │ + rsbeq r6, r2, sl, lsr #1 │ │ │ │ + rsbeq sp, r0, r0, ror r7 │ │ │ │ + rsbeq r6, r2, sl, lsr r3 │ │ │ │ + rsbeq r6, r2, r0, ror r3 │ │ │ │ + rsbeq r6, r2, r0, asr #32 │ │ │ │ + rsbeq sp, r0, r6, lsl #14 │ │ │ │ @ instruction: 0xffffadd5 │ │ │ │ @ instruction: 0xffffab07 │ │ │ │ @ instruction: 0xffffb40f │ │ │ │ - rsbeq r6, r2, sl, lsr #6 │ │ │ │ - ldrdeq r5, [r2], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq sp, r0, r0, lsr #13 │ │ │ │ - strhteq r5, [r2], #-254 @ 0xffffff02 │ │ │ │ - rsbeq sp, r0, r2, lsl #13 │ │ │ │ - mlseq r2, sl, pc, r5 @ │ │ │ │ - rsbeq sp, r0, lr, asr r6 │ │ │ │ + rsbeq r6, r2, lr, lsr #6 │ │ │ │ + ldrdeq r5, [r2], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq sp, r0, r4, lsr #13 │ │ │ │ + rsbeq r5, r2, r2, asr #31 │ │ │ │ + rsbeq sp, r0, r6, lsl #13 │ │ │ │ + mlseq r2, lr, pc, r5 @ │ │ │ │ + rsbeq sp, r0, r2, ror #12 │ │ │ │ @ instruction: 0xffffb251 │ │ │ │ @ instruction: 0xffffb26b │ │ │ │ - rsbeq r6, r2, r2, lsr #5 │ │ │ │ - rsbeq r5, r2, r6, asr #30 │ │ │ │ - rsbeq sp, r0, ip, lsl #12 │ │ │ │ + rsbeq r6, r2, r6, lsr #5 │ │ │ │ + rsbeq r5, r2, sl, asr #30 │ │ │ │ + rsbeq sp, r0, r0, lsl r6 │ │ │ │ @ instruction: 0xffffa7cb │ │ │ │ @ instruction: 0xffffbcbd │ │ │ │ @ instruction: 0xfffff4c1 │ │ │ │ - rsbeq r1, r2, r8, ror r8 │ │ │ │ - strdeq r5, [r2], #-224 @ 0xffffff20 @ │ │ │ │ - strhteq sp, [r0], #-86 @ 0xffffffaa │ │ │ │ - rsbeq r5, r2, r0, ror #29 │ │ │ │ - rsbeq r6, r2, r0, asr #4 │ │ │ │ - strdeq r6, [r2], #-16 @ │ │ │ │ - rsbeq r5, r2, r4, lsl #29 │ │ │ │ - rsbeq sp, r0, sl, asr #10 │ │ │ │ + rsbeq r1, r2, ip, ror r8 │ │ │ │ + strdeq r5, [r2], #-228 @ 0xffffff1c @ │ │ │ │ + strhteq sp, [r0], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r5, r2, r4, ror #29 │ │ │ │ + rsbeq r6, r2, r4, asr #4 │ │ │ │ + strdeq r6, [r2], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r5, r2, r8, lsl #29 │ │ │ │ + rsbeq sp, r0, lr, asr #10 │ │ │ │ @ instruction: 0xffffa6d1 │ │ │ │ @ instruction: 0xffffac6f │ │ │ │ - rsbeq r6, r2, r0, lsl #4 │ │ │ │ - rsbeq r5, r2, r4, lsr lr │ │ │ │ - strdeq sp, [r0], #-74 @ 0xffffffb6 @ │ │ │ │ - strhteq r6, [r2], #-20 @ 0xffffffec │ │ │ │ - strdeq r6, [r2], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r6, r2, r4, lsl #4 │ │ │ │ + rsbeq r5, r2, r8, lsr lr │ │ │ │ + strdeq sp, [r0], #-78 @ 0xffffffb2 @ │ │ │ │ + strhteq r6, [r2], #-24 @ 0xffffffe8 │ │ │ │ + strdeq r6, [r2], #-30 @ 0xffffffe2 @ │ │ │ │ muleq r0, r9, r0 │ │ │ │ - strhteq r5, [r2], #-208 @ 0xffffff30 │ │ │ │ - rsbeq sp, r0, r6, ror r4 │ │ │ │ + strhteq r5, [r2], #-212 @ 0xffffff2c │ │ │ │ + rsbeq sp, r0, sl, ror r4 │ │ │ │ @ instruction: 0xffffa6a7 │ │ │ │ - rsbeq r5, r2, lr, ror sp │ │ │ │ - rsbeq sp, r0, r4, asr #8 │ │ │ │ + rsbeq r5, r2, r2, lsl #27 │ │ │ │ + rsbeq sp, r0, r8, asr #8 │ │ │ │ @ instruction: 0xffffa415 │ │ │ │ - rsbeq r5, r2, ip, asr #26 │ │ │ │ - rsbeq sp, r0, r2, lsl r4 │ │ │ │ + rsbeq r5, r2, r0, asr sp │ │ │ │ + rsbeq sp, r0, r6, lsl r4 │ │ │ │ @ instruction: 0xffffa033 │ │ │ │ - rsbeq r5, r2, ip, lsl sp │ │ │ │ - rsbeq sp, r0, r4, ror #7 │ │ │ │ + rsbeq r5, r2, r0, lsr #26 │ │ │ │ + rsbeq sp, r0, r8, ror #7 │ │ │ │ @ instruction: 0xffff9f6f │ │ │ │ - strdeq r5, [r2], #-192 @ 0xffffff40 @ │ │ │ │ - strhteq sp, [r0], #-56 @ 0xffffffc8 │ │ │ │ + strdeq r5, [r2], #-196 @ 0xffffff3c @ │ │ │ │ + strhteq sp, [r0], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq r6, r2, lr, lsl #2 │ │ │ │ + rsbeq r6, r2, r0, lsr r1 │ │ │ │ + strhteq r5, [r2], #-200 @ 0xffffff38 │ │ │ │ + rsbeq sp, r0, r0, lsl #7 │ │ │ │ + ldrdeq r0, [r2], #-0 @ │ │ │ │ + rsbeq r6, r2, r4, lsl #2 │ │ │ │ + rsbeq r5, r2, r0, ror #24 │ │ │ │ + rsbeq sp, r0, r8, lsr #6 │ │ │ │ + rsbeq r6, r2, lr, asr #1 │ │ │ │ + rsbeq r6, r2, ip, ror #1 │ │ │ │ + rsbeq r5, r2, ip, lsl #24 │ │ │ │ + ldrdeq sp, [r0], #-36 @ 0xffffffdc @ │ │ │ │ + strhteq r6, [r2], #-12 │ │ │ │ + rsbeq r6, r2, ip, ror #1 │ │ │ │ + strhteq r5, [r2], #-184 @ 0xffffff48 │ │ │ │ + rsbeq sp, r0, r0, lsl #5 │ │ │ │ + rsbeq r6, r2, r4, lsl #2 │ │ │ │ + rsbeq r6, r2, ip, lsr #1 │ │ │ │ + rsbeq r5, r2, r4, ror #22 │ │ │ │ + rsbeq sp, r0, ip, lsr #4 │ │ │ │ rsbeq r6, r2, sl, lsl #2 │ │ │ │ - rsbeq r6, r2, ip, lsr #2 │ │ │ │ - strhteq r5, [r2], #-196 @ 0xffffff3c │ │ │ │ - rsbeq sp, r0, ip, ror r3 │ │ │ │ - rsbeq r0, r2, ip, asr #1 │ │ │ │ - rsbeq r6, r2, r0, lsl #2 │ │ │ │ - rsbeq r5, r2, ip, asr ip │ │ │ │ - rsbeq sp, r0, r4, lsr #6 │ │ │ │ - rsbeq r6, r2, sl, asr #1 │ │ │ │ - rsbeq r6, r2, r8, ror #1 │ │ │ │ - rsbeq r5, r2, r8, lsl #24 │ │ │ │ - ldrdeq sp, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ - strhteq r6, [r2], #-8 │ │ │ │ - rsbeq r6, r2, r8, ror #1 │ │ │ │ - strhteq r5, [r2], #-180 @ 0xffffff4c │ │ │ │ - rsbeq sp, r0, ip, ror r2 │ │ │ │ - rsbeq r6, r2, r0, lsl #2 │ │ │ │ - rsbeq r6, r2, r8, lsr #1 │ │ │ │ - rsbeq r5, r2, r0, ror #22 │ │ │ │ - rsbeq sp, r0, r8, lsr #4 │ │ │ │ - rsbeq r6, r2, r6, lsl #2 │ │ │ │ - ldrdeq r6, [r2], #-8 @ │ │ │ │ - rsbeq r5, r2, sl, lsl fp │ │ │ │ - rsbeq sp, r0, r2, ror #3 │ │ │ │ - rsbeq r5, r2, r0, lsl #22 │ │ │ │ - rsbeq sp, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r2, r6, ror #21 │ │ │ │ - rsbeq sp, r0, ip, lsr #3 │ │ │ │ + ldrdeq r6, [r2], #-12 @ │ │ │ │ + rsbeq r5, r2, lr, lsl fp │ │ │ │ + rsbeq sp, r0, r6, ror #3 │ │ │ │ + rsbeq r5, r2, r4, lsl #22 │ │ │ │ + rsbeq sp, r0, ip, asr #3 │ │ │ │ + rsbeq r5, r2, sl, ror #21 │ │ │ │ + strhteq sp, [r0], #-16 │ │ │ │ blne ff514570 │ │ │ │ cmppeq r0, #-2147483647 @ p-variant is OBSOLETE @ 0x80000001 │ │ │ │ @ instruction: 0x46384ad4 │ │ │ │ @ instruction: 0xeeb749d4 │ │ │ │ vmov.f64 d2, #0 @ 0x40000000 2.0 │ │ │ │ ldrbtmi r0, [sl], #-2881 @ 0xfffff4bf │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -464943,63 +464943,63 @@ │ │ │ │ svccc 0x00847ae1 │ │ │ │ stclne 13, cr9, [r9, #-332]! @ 0xfffffeb4 │ │ │ │ svccc 0x00b206b0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ bl 8e9efc │ │ │ │ svccc 0x005a36e2 │ │ │ │ - rsbeq r5, r2, sl, asr #28 │ │ │ │ - mlseq r2, r8, lr, r5 │ │ │ │ - rsbeq r5, r2, r8, ror r8 │ │ │ │ - rsbeq ip, r0, r0, asr #30 │ │ │ │ - rsbeq r5, r2, r0, lsl #29 │ │ │ │ - strhteq r5, [r2], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r5, r2, lr, lsr #16 │ │ │ │ - strdeq ip, [r0], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r5, r2, r2, lsl r8 │ │ │ │ - ldrdeq ip, [r0], #-232 @ 0xffffff18 @ │ │ │ │ - strdeq r5, [r2], #-118 @ 0xffffff8a @ │ │ │ │ - strhteq ip, [r0], #-236 @ 0xffffff14 │ │ │ │ - rsbeq r5, r2, lr, asr lr │ │ │ │ - mlseq r2, r8, lr, r5 │ │ │ │ - strhteq r5, [r2], #-112 @ 0xffffff90 │ │ │ │ - rsbeq ip, r0, r8, ror lr │ │ │ │ - rsbeq r5, r2, r8, ror lr │ │ │ │ - rsbeq r5, r2, lr, lsr #29 │ │ │ │ - rsbeq r5, r2, sl, ror #14 │ │ │ │ - rsbeq ip, r0, r2, lsr lr │ │ │ │ - rsbeq r5, r2, r0, lsl #29 │ │ │ │ + rsbeq r5, r2, lr, asr #28 │ │ │ │ + mlseq r2, ip, lr, r5 │ │ │ │ + rsbeq r5, r2, ip, ror r8 │ │ │ │ + rsbeq ip, r0, r4, asr #30 │ │ │ │ + rsbeq r5, r2, r4, lsl #29 │ │ │ │ strhteq r5, [r2], #-234 @ 0xffffff16 │ │ │ │ - rsbeq r5, r2, r0, lsr #14 │ │ │ │ - rsbeq ip, r0, r8, ror #27 │ │ │ │ - rsbeq r5, r2, sl, lsl pc │ │ │ │ - strdeq r5, [r2], #-232 @ 0xffffff18 @ │ │ │ │ - mlseq r2, r8, lr, r5 │ │ │ │ - ldrdeq r5, [r2], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq ip, r0, r4, lsr #27 │ │ │ │ - ldrdeq r5, [r2], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r5, r2, r6, lsr pc │ │ │ │ - mlseq r2, r6, r6, r5 │ │ │ │ - rsbeq ip, r0, lr, asr sp │ │ │ │ - rsbeq r5, r2, r6, lsl #30 │ │ │ │ - rsbeq r5, r2, r4, asr #30 │ │ │ │ - rsbeq r5, r2, r0, asr r6 │ │ │ │ - rsbeq ip, r0, r8, lsl sp │ │ │ │ - rsbeq r5, r2, r4, lsr #30 │ │ │ │ - rsbeq r5, r2, r2, asr pc │ │ │ │ - rsbeq r5, r2, sl, lsl #12 │ │ │ │ - ldrdeq ip, [r0], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r5, r2, r2, lsr r8 │ │ │ │ + strdeq ip, [r0], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r5, r2, r6, lsl r8 │ │ │ │ + ldrdeq ip, [r0], #-236 @ 0xffffff14 @ │ │ │ │ + strdeq r5, [r2], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq ip, r0, r0, asr #29 │ │ │ │ + rsbeq r5, r2, r2, ror #28 │ │ │ │ + mlseq r2, ip, lr, r5 │ │ │ │ + strhteq r5, [r2], #-116 @ 0xffffff8c │ │ │ │ + rsbeq ip, r0, ip, ror lr │ │ │ │ + rsbeq r5, r2, ip, ror lr │ │ │ │ + strhteq r5, [r2], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r5, r2, lr, ror #14 │ │ │ │ + rsbeq ip, r0, r6, lsr lr │ │ │ │ + rsbeq r5, r2, r4, lsl #29 │ │ │ │ + strhteq r5, [r2], #-238 @ 0xffffff12 │ │ │ │ + rsbeq r5, r2, r4, lsr #14 │ │ │ │ + rsbeq ip, r0, ip, ror #27 │ │ │ │ + rsbeq r5, r2, lr, lsl pc │ │ │ │ + strdeq r5, [r2], #-236 @ 0xffffff14 @ │ │ │ │ + mlseq r2, ip, lr, r5 │ │ │ │ + rsbeq r5, r2, r0, ror #13 │ │ │ │ + rsbeq ip, r0, r8, lsr #27 │ │ │ │ + ldrdeq r5, [r2], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r5, r2, sl, lsr pc │ │ │ │ + mlseq r2, sl, r6, r5 │ │ │ │ + rsbeq ip, r0, r2, ror #26 │ │ │ │ + rsbeq r5, r2, sl, lsl #30 │ │ │ │ + rsbeq r5, r2, r8, asr #30 │ │ │ │ + rsbeq r5, r2, r4, asr r6 │ │ │ │ + rsbeq ip, r0, ip, lsl sp │ │ │ │ rsbeq r5, r2, r8, lsr #30 │ │ │ │ - rsbeq r5, r2, sl, ror #30 │ │ │ │ - rsbeq r5, r2, lr, asr #11 │ │ │ │ - mlseq r0, r6, ip, ip │ │ │ │ - rsbeq r5, r2, r0, asr pc │ │ │ │ - rsbeq r5, r2, lr, lsl #31 │ │ │ │ - mlseq r2, r0, r5, r5 │ │ │ │ - rsbeq ip, r0, r8, asr ip │ │ │ │ + rsbeq r5, r2, r6, asr pc │ │ │ │ + rsbeq r5, r2, lr, lsl #12 │ │ │ │ + ldrdeq ip, [r0], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r5, r2, ip, lsr #30 │ │ │ │ + rsbeq r5, r2, lr, ror #30 │ │ │ │ + ldrdeq r5, [r2], #-82 @ 0xffffffae @ │ │ │ │ + mlseq r0, sl, ip, ip │ │ │ │ + rsbeq r5, r2, r4, asr pc │ │ │ │ + mlseq r2, r2, pc, r5 @ │ │ │ │ + mlseq r2, r4, r5, r5 │ │ │ │ + rsbeq ip, r0, ip, asr ip │ │ │ │ @ instruction: 0xf8df2201 │ │ │ │ stmib sp, {r3, r6, sl, ip}^ │ │ │ │ strcs r2, [r0, #-512] @ 0xfffffe00 │ │ │ │ strbcs pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ orrvc pc, r0, #25165824 @ 0x1800000 │ │ │ │ @ instruction: 0x46384479 │ │ │ │ stmib sp, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -465266,79 +465266,79 @@ │ │ │ │ rscsmi r6, r8, r0, lsl #20 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00f0cccc │ │ │ │ mrrcvs 12, 2, r9, sl, cr14 │ │ │ │ svccc 0x00ddfd49 │ │ │ │ bvc ffa2b610 │ │ │ │ svccc 0x00efae14 │ │ │ │ - strdeq r5, [r2], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r5, r2, r0, ror lr │ │ │ │ - rsbeq r5, r2, r8, asr r4 │ │ │ │ - rsbeq ip, r0, lr, lsl fp │ │ │ │ - ldrdeq r5, [r2], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r5, r2, sl, lsl pc │ │ │ │ - rsbeq r5, r2, r6, lsl r4 │ │ │ │ - ldrdeq ip, [r0], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r5, r2, r4, lsl #30 │ │ │ │ - rsbeq r5, r2, lr, asr #30 │ │ │ │ - ldrdeq r5, [r2], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq ip, r0, r2, lsr #21 │ │ │ │ - rsbeq r5, r2, r2, lsr pc │ │ │ │ - rsbeq r5, r2, r4, lsr #31 │ │ │ │ - mlseq r2, r4, r3, r5 │ │ │ │ - rsbeq ip, r0, ip, asr sl │ │ │ │ - rsbeq r5, r2, r4, lsl #31 │ │ │ │ + strdeq r5, [r2], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r5, r2, r4, ror lr │ │ │ │ + rsbeq r5, r2, ip, asr r4 │ │ │ │ + rsbeq ip, r0, r2, lsr #22 │ │ │ │ + ldrdeq r5, [r2], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r5, r2, lr, lsl pc │ │ │ │ + rsbeq r5, r2, sl, lsl r4 │ │ │ │ + rsbeq ip, r0, r2, ror #21 │ │ │ │ + rsbeq r5, r2, r8, lsl #30 │ │ │ │ + rsbeq r5, r2, r2, asr pc │ │ │ │ + ldrdeq r5, [r2], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq ip, r0, r6, lsr #21 │ │ │ │ + rsbeq r5, r2, r6, lsr pc │ │ │ │ + rsbeq r5, r2, r8, lsr #31 │ │ │ │ + mlseq r2, r8, r3, r5 │ │ │ │ + rsbeq ip, r0, r0, ror #20 │ │ │ │ + rsbeq r5, r2, r8, lsl #31 │ │ │ │ + strhteq r5, [r2], #-254 @ 0xffffff02 │ │ │ │ + rsbeq r5, r2, r2, asr r3 │ │ │ │ + rsbeq ip, r0, sl, lsl sl │ │ │ │ + strdeq r5, [r2], #-242 @ 0xffffff0e @ │ │ │ │ + mlseq r2, ip, pc, r5 @ │ │ │ │ + rsbeq r5, r2, ip, lsl #6 │ │ │ │ + ldrdeq ip, [r0], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r6, r2, r4, asr #32 │ │ │ │ strhteq r5, [r2], #-250 @ 0xffffff06 │ │ │ │ - rsbeq r5, r2, lr, asr #6 │ │ │ │ - rsbeq ip, r0, r6, lsl sl │ │ │ │ - rsbeq r5, r2, lr, ror #31 │ │ │ │ - mlseq r2, r8, pc, r5 @ │ │ │ │ - rsbeq r5, r2, r8, lsl #6 │ │ │ │ - ldrdeq ip, [r0], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r6, r2, r0, asr #32 │ │ │ │ - strhteq r5, [r2], #-246 @ 0xffffff0a │ │ │ │ - rsbeq r5, r2, r2, asr #5 │ │ │ │ - rsbeq ip, r0, sl, lsl #19 │ │ │ │ - rsbeq r6, r2, ip, lsl r0 │ │ │ │ - rsbeq r6, r2, lr, rrx │ │ │ │ - rsbeq r5, r2, r6, lsl #5 │ │ │ │ - rsbeq ip, r0, lr, asr #18 │ │ │ │ - rsbeq r6, r2, r8, asr r0 │ │ │ │ - rsbeq r6, r2, sl, lsl #1 │ │ │ │ - rsbeq r5, r2, sl, asr #4 │ │ │ │ - rsbeq ip, r0, r2, lsl r9 │ │ │ │ + rsbeq r5, r2, r6, asr #5 │ │ │ │ + rsbeq ip, r0, lr, lsl #19 │ │ │ │ + rsbeq r6, r2, r0, lsr #32 │ │ │ │ rsbeq r6, r2, r2, ror r0 │ │ │ │ - rsbeq r6, r2, r4, lsr #1 │ │ │ │ - rsbeq r5, r2, r4, lsl #4 │ │ │ │ - rsbeq ip, r0, ip, asr #17 │ │ │ │ - rsbeq r6, r2, ip, ror r0 │ │ │ │ - rsbeq r6, r2, sl, lsr #1 │ │ │ │ - strhteq r5, [r2], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq ip, r0, r2, lsl #17 │ │ │ │ - rsbeq r6, r2, ip, lsl #1 │ │ │ │ - rsbeq r6, r2, lr, asr #1 │ │ │ │ - rsbeq r5, r2, lr, ror r1 │ │ │ │ - rsbeq ip, r0, r6, asr #16 │ │ │ │ - rsbeq r8, r1, r2, lsr #25 │ │ │ │ - strhteq r6, [r2], #-6 │ │ │ │ - strdeq r6, [r2], #-2 @ │ │ │ │ - rsbeq r5, r2, lr, lsr r1 │ │ │ │ - rsbeq ip, r0, r6, lsl #16 │ │ │ │ - ldrdeq r6, [r2], #-4 @ │ │ │ │ - rsbeq r6, r2, lr, lsl r1 │ │ │ │ - rsbeq r5, r2, r2, lsl #2 │ │ │ │ - rsbeq ip, r0, sl, asr #15 │ │ │ │ - rsbeq r6, r2, r8, lsl #2 │ │ │ │ - rsbeq r6, r2, r2, lsr r1 │ │ │ │ - rsbeq r5, r2, r6, asr #1 │ │ │ │ - rsbeq ip, r0, lr, lsl #15 │ │ │ │ - rsbeq r6, r2, r8, lsl r1 │ │ │ │ - rsbeq r6, r2, sl, asr #2 │ │ │ │ - rsbeq r5, r2, r8, lsl #1 │ │ │ │ - rsbeq ip, r0, r0, asr r7 │ │ │ │ + rsbeq r5, r2, sl, lsl #5 │ │ │ │ + rsbeq ip, r0, r2, asr r9 │ │ │ │ + rsbeq r6, r2, ip, asr r0 │ │ │ │ + rsbeq r6, r2, lr, lsl #1 │ │ │ │ + rsbeq r5, r2, lr, asr #4 │ │ │ │ + rsbeq ip, r0, r6, lsl r9 │ │ │ │ + rsbeq r6, r2, r6, ror r0 │ │ │ │ + rsbeq r6, r2, r8, lsr #1 │ │ │ │ + rsbeq r5, r2, r8, lsl #4 │ │ │ │ + ldrdeq ip, [r0], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r6, r2, r0, lsl #1 │ │ │ │ + rsbeq r6, r2, lr, lsr #1 │ │ │ │ + strhteq r5, [r2], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq ip, r0, r6, lsl #17 │ │ │ │ + mlseq r2, r0, r0, r6 │ │ │ │ + ldrdeq r6, [r2], #-2 @ │ │ │ │ + rsbeq r5, r2, r2, lsl #3 │ │ │ │ + rsbeq ip, r0, sl, asr #16 │ │ │ │ + rsbeq r8, r1, r6, lsr #25 │ │ │ │ + strhteq r6, [r2], #-10 │ │ │ │ + strdeq r6, [r2], #-6 @ │ │ │ │ + rsbeq r5, r2, r2, asr #2 │ │ │ │ + rsbeq ip, r0, sl, lsl #16 │ │ │ │ + ldrdeq r6, [r2], #-8 @ │ │ │ │ + rsbeq r6, r2, r2, lsr #2 │ │ │ │ + rsbeq r5, r2, r6, lsl #2 │ │ │ │ + rsbeq ip, r0, lr, asr #15 │ │ │ │ + rsbeq r6, r2, ip, lsl #2 │ │ │ │ + rsbeq r6, r2, r6, lsr r1 │ │ │ │ + rsbeq r5, r2, sl, asr #1 │ │ │ │ + mlseq r0, r2, r7, ip │ │ │ │ + rsbeq r6, r2, ip, lsl r1 │ │ │ │ + rsbeq r6, r2, lr, asr #2 │ │ │ │ + rsbeq r5, r2, ip, lsl #1 │ │ │ │ + rsbeq ip, r0, r4, asr r7 │ │ │ │ @ instruction: 0xf1064a6a │ │ │ │ stmdbmi sl!, {r3, r4, r5, r7, r8, r9}^ │ │ │ │ blcs 215348 │ │ │ │ ldrbtmi r9, [sl], #-0 │ │ │ │ blne 1a94ef0 │ │ │ │ ldc 4, cr4, [pc, #484] @ 1d9a5c │ │ │ │ ldrtmi r0, [r8], -r3, ror #22 │ │ │ │ @@ -465437,39 +465437,39 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9b0f63e │ │ │ │ ldclt 7, cr15, [r8, #1016]! @ 0x3f8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - rsbeq r5, r2, lr, ror #31 │ │ │ │ + strdeq r5, [r2], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r6, r2, r4, lsr r0 │ │ │ │ + rsbeq r4, r2, ip, lsl #30 │ │ │ │ + ldrdeq ip, [r0], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r6, r2, ip │ │ │ │ + rsbeq r6, r2, r2, asr r0 │ │ │ │ + rsbeq r4, r2, r6, asr #29 │ │ │ │ + rsbeq ip, r0, lr, lsl #11 │ │ │ │ rsbeq r6, r2, r0, lsr r0 │ │ │ │ - rsbeq r4, r2, r8, lsl #30 │ │ │ │ - ldrdeq ip, [r0], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r6, r2, r8 │ │ │ │ - rsbeq r6, r2, lr, asr #32 │ │ │ │ - rsbeq r4, r2, r2, asr #29 │ │ │ │ - rsbeq ip, r0, sl, lsl #11 │ │ │ │ - rsbeq r6, r2, ip, lsr #32 │ │ │ │ - rsbeq r6, r2, r6, rrx │ │ │ │ - rsbeq r4, r2, r6, lsl #29 │ │ │ │ - rsbeq ip, r0, lr, asr #10 │ │ │ │ - rsbeq r6, r2, ip, asr #32 │ │ │ │ - rsbeq r6, r2, sl, lsl #1 │ │ │ │ - rsbeq r4, r2, sl, asr #28 │ │ │ │ - rsbeq ip, r0, r2, lsl r5 │ │ │ │ - rsbeq r6, r2, r6, rrx │ │ │ │ - rsbeq r6, r2, r8, lsr #1 │ │ │ │ - rsbeq r4, r2, sl, lsl #28 │ │ │ │ - ldrdeq ip, [r0], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r6, r2, sl, rrx │ │ │ │ + rsbeq r4, r2, sl, lsl #29 │ │ │ │ + rsbeq ip, r0, r2, asr r5 │ │ │ │ + rsbeq r6, r2, r0, asr r0 │ │ │ │ + rsbeq r6, r2, lr, lsl #1 │ │ │ │ + rsbeq r4, r2, lr, asr #28 │ │ │ │ + rsbeq ip, r0, r6, lsl r5 │ │ │ │ + rsbeq r6, r2, sl, rrx │ │ │ │ + rsbeq r6, r2, ip, lsr #1 │ │ │ │ + rsbeq r4, r2, lr, lsl #28 │ │ │ │ + ldrdeq ip, [r0], #-70 @ 0xffffffba @ │ │ │ │ @ instruction: 0xffff8ce7 │ │ │ │ - rsbeq r6, r2, r4, lsl #1 │ │ │ │ - mlseq r2, lr, r0, r6 │ │ │ │ - strhteq r4, [r2], #-214 @ 0xffffff2a │ │ │ │ - rsbeq ip, r0, lr, ror r4 │ │ │ │ + rsbeq r6, r2, r8, lsl #1 │ │ │ │ + rsbeq r6, r2, r2, lsr #1 │ │ │ │ + strhteq r4, [r2], #-218 @ 0xffffff26 │ │ │ │ + rsbeq ip, r0, r2, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed30c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r2], {254} @ 0xfe │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -465479,16 +465479,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf89af63e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf63e4478 │ │ │ │ blls 258000 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r4, r2, r0, lsl #26 │ │ │ │ - rsbeq ip, r0, r8, asr #7 │ │ │ │ + rsbeq r4, r2, r4, lsl #26 │ │ │ │ + rsbeq ip, r0, ip, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed30cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vmax.s8 d20, d8, d8 │ │ │ │ @ instruction: 0xf100fccf │ │ │ │ @ instruction: 0x46200138 │ │ │ │ @@ -465514,16 +465514,16 @@ │ │ │ │ @ instruction: 0xf63e300c │ │ │ │ stmdami r7, {r0, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf910f63e │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ ... │ │ │ │ - rsbeq r5, r2, r2, asr pc │ │ │ │ - rsbeq ip, r0, lr, lsr r3 │ │ │ │ + rsbeq r5, r2, r6, asr pc │ │ │ │ + rsbeq ip, r0, r2, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed30d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 79dadc │ │ │ │ blmi 7c5d74 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -465545,15 +465545,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf637bd30 │ │ │ │ svclt 0x0000ed5e │ │ │ │ rsbeq r4, ip, lr, lsr #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r2, sl, lsl #30 │ │ │ │ + rsbeq r5, r2, lr, lsl #30 │ │ │ │ rsbeq r4, ip, r4, ror lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 295088 >::_M_default_append(unsigned int)@@Base+0x124f4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ bcs ff917f5c │ │ │ │ @@ -466251,96 +466251,96 @@ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ blx 1617faa │ │ │ │ mrc 4, 1, lr, cr7, cr2, {6} │ │ │ │ ldr r7, [r6, r6, lsl #22]! │ │ │ │ rsbeq r4, ip, r8, lsr #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r4, ip, lr, ror #27 │ │ │ │ - rsbeq r5, r2, r0, asr #25 │ │ │ │ - rsbeq r5, r2, lr, lsr #24 │ │ │ │ - rsbeq ip, r0, r0, lsr #32 │ │ │ │ - strdeq r5, [r2], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq fp, r0, r6, ror #31 │ │ │ │ - ldrdeq r5, [r2], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq fp, r0, r8, asr #31 │ │ │ │ - rsbeq r5, r2, r0, lsr #23 │ │ │ │ - rsbeq r5, r2, r6, lsr #21 │ │ │ │ - mlseq r0, r0, lr, fp │ │ │ │ - rsbeq r5, r2, r2, ror sl │ │ │ │ - rsbeq r5, r2, ip, lsr #20 │ │ │ │ - rsbeq fp, r0, r6, lsl lr │ │ │ │ - rsbeq r5, r2, r2, lsl #20 │ │ │ │ - rsbeq fp, r0, ip, ror #27 │ │ │ │ - rsbeq r4, r2, r6, asr #19 │ │ │ │ - strhteq r7, [r0], #-142 @ 0xffffff72 │ │ │ │ - rsbeq r5, r2, r8, ror #18 │ │ │ │ - rsbeq fp, r0, r2, asr sp │ │ │ │ - rsbeq r5, r2, ip, asr #18 │ │ │ │ - rsbeq fp, r0, r6, lsr sp │ │ │ │ - rsbeq r7, r0, sl, asr #16 │ │ │ │ - rsbeq r5, r2, ip, lsl r9 │ │ │ │ - rsbeq fp, r0, r6, lsl #26 │ │ │ │ - strdeq r5, [r2], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq fp, r0, r6, ror #25 │ │ │ │ - ldrdeq r5, [r2], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq fp, r0, r6, asr #25 │ │ │ │ - strhteq r5, [r2], #-136 @ 0xffffff78 │ │ │ │ - rsbeq fp, r0, r0, lsr #25 │ │ │ │ - mlseq r2, sl, r8, r5 │ │ │ │ - rsbeq fp, r0, r2, lsl #25 │ │ │ │ - rsbeq lr, r1, sl, lsr #17 │ │ │ │ - rsbeq r5, r2, r8, ror #16 │ │ │ │ - rsbeq fp, r0, r2, asr ip │ │ │ │ - rsbeq r5, r2, ip, lsr r8 │ │ │ │ - rsbeq fp, r0, r6, lsr #24 │ │ │ │ - rsbeq r8, r0, r4, asr sl │ │ │ │ - rsbeq r5, r2, r8, lsl #16 │ │ │ │ - strdeq fp, [r0], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r8, r0, r4, asr sl │ │ │ │ - ldrdeq r5, [r2], #-116 @ 0xffffff8c @ │ │ │ │ - strhteq fp, [r0], #-190 @ 0xffffff42 │ │ │ │ - rsbeq r5, r2, r8, lsr #15 │ │ │ │ - mlseq r0, r2, fp, fp │ │ │ │ - rsbeq r5, r2, sl, ror r7 │ │ │ │ - rsbeq fp, r0, r4, ror #22 │ │ │ │ - rsbeq r5, r2, ip, asr #14 │ │ │ │ - rsbeq fp, r0, r6, lsr fp │ │ │ │ - rsbeq sp, r5, ip, lsl #8 │ │ │ │ - rsbeq lr, r1, r6, asr #28 │ │ │ │ - ldrdeq r7, [r3], #-30 @ 0xffffffe2 @ │ │ │ │ - ldrdeq pc, [r1], #-116 @ 0xffffff8c @ │ │ │ │ - strhteq r3, [r0], #-190 @ 0xffffff42 │ │ │ │ - rsbeq fp, r0, r4, asr ip │ │ │ │ - rsbeq lr, r1, r8, lsl #12 │ │ │ │ - mlseq r1, ip, r7, pc @ │ │ │ │ - mlseq r1, r2, r7, pc @ │ │ │ │ - rsbeq lr, r1, sl, lsr #13 │ │ │ │ - rsbeq r5, r2, r0, asr r6 │ │ │ │ - rsbeq fp, r0, ip, lsr sl │ │ │ │ - rsbeq r5, r2, r6, lsr r6 │ │ │ │ - rsbeq fp, r0, r2, lsr #20 │ │ │ │ - rsbeq r5, r2, ip, lsl r6 │ │ │ │ - rsbeq fp, r0, r8, lsl #20 │ │ │ │ - rsbeq r5, r2, lr, ror #10 │ │ │ │ - rsbeq fp, r0, sl, asr r9 │ │ │ │ - rsbeq r5, r2, r2, asr #10 │ │ │ │ - rsbeq fp, r0, lr, lsr #18 │ │ │ │ - rsbeq r5, r2, r6, lsl r5 │ │ │ │ - rsbeq fp, r0, r2, lsl #18 │ │ │ │ - rsbeq r5, r2, sl, ror #9 │ │ │ │ - ldrdeq fp, [r0], #-134 @ 0xffffff7a @ │ │ │ │ - ldrdeq r5, [r2], #-64 @ 0xffffffc0 @ │ │ │ │ - strhteq fp, [r0], #-140 @ 0xffffff74 │ │ │ │ - rsbeq r5, r2, sl, lsr #9 │ │ │ │ - mlseq r0, r6, r8, fp │ │ │ │ - rsbeq r5, r2, ip, ror r4 │ │ │ │ - rsbeq fp, r0, r8, ror #16 │ │ │ │ - rsbeq r5, r2, sl, lsl #8 │ │ │ │ - ldrdeq r5, [r2], #-50 @ 0xffffffce @ │ │ │ │ - strhteq fp, [r0], #-126 @ 0xffffff82 │ │ │ │ + rsbeq r5, r2, r4, asr #25 │ │ │ │ + rsbeq r5, r2, r2, lsr ip │ │ │ │ + rsbeq ip, r0, r4, lsr #32 │ │ │ │ + rsbeq r5, r2, r0, lsl #24 │ │ │ │ + rsbeq fp, r0, sl, ror #31 │ │ │ │ + rsbeq r5, r2, r2, ror #23 │ │ │ │ + rsbeq fp, r0, ip, asr #31 │ │ │ │ + rsbeq r5, r2, r4, lsr #23 │ │ │ │ + rsbeq r5, r2, sl, lsr #21 │ │ │ │ + mlseq r0, r4, lr, fp │ │ │ │ + rsbeq r5, r2, r6, ror sl │ │ │ │ + rsbeq r5, r2, r0, lsr sl │ │ │ │ + rsbeq fp, r0, sl, lsl lr │ │ │ │ + rsbeq r5, r2, r6, lsl #20 │ │ │ │ + strdeq fp, [r0], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r4, r2, sl, asr #19 │ │ │ │ + rsbeq r7, r0, r2, asr #17 │ │ │ │ + rsbeq r5, r2, ip, ror #18 │ │ │ │ + rsbeq fp, r0, r6, asr sp │ │ │ │ + rsbeq r5, r2, r0, asr r9 │ │ │ │ + rsbeq fp, r0, sl, lsr sp │ │ │ │ + rsbeq r7, r0, lr, asr #16 │ │ │ │ + rsbeq r5, r2, r0, lsr #18 │ │ │ │ + rsbeq fp, r0, sl, lsl #26 │ │ │ │ + rsbeq r5, r2, r0, lsl #18 │ │ │ │ + rsbeq fp, r0, sl, ror #25 │ │ │ │ + rsbeq r5, r2, r2, ror #17 │ │ │ │ + rsbeq fp, r0, sl, asr #25 │ │ │ │ + strhteq r5, [r2], #-140 @ 0xffffff74 │ │ │ │ + rsbeq fp, r0, r4, lsr #25 │ │ │ │ + mlseq r2, lr, r8, r5 │ │ │ │ + rsbeq fp, r0, r6, lsl #25 │ │ │ │ + rsbeq lr, r1, lr, lsr #17 │ │ │ │ + rsbeq r5, r2, ip, ror #16 │ │ │ │ + rsbeq fp, r0, r6, asr ip │ │ │ │ + rsbeq r5, r2, r0, asr #16 │ │ │ │ + rsbeq fp, r0, sl, lsr #24 │ │ │ │ + rsbeq r8, r0, r8, asr sl │ │ │ │ + rsbeq r5, r2, ip, lsl #16 │ │ │ │ + strdeq fp, [r0], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r8, r0, r8, asr sl │ │ │ │ + ldrdeq r5, [r2], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq fp, r0, r2, asr #23 │ │ │ │ + rsbeq r5, r2, ip, lsr #15 │ │ │ │ + mlseq r0, r6, fp, fp │ │ │ │ + rsbeq r5, r2, lr, ror r7 │ │ │ │ + rsbeq fp, r0, r8, ror #22 │ │ │ │ + rsbeq r5, r2, r0, asr r7 │ │ │ │ + rsbeq fp, r0, sl, lsr fp │ │ │ │ + rsbeq sp, r5, r0, lsl r4 │ │ │ │ + rsbeq lr, r1, sl, asr #28 │ │ │ │ + rsbeq r7, r3, r2, ror #3 │ │ │ │ + ldrdeq pc, [r1], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r3, r0, r2, asr #23 │ │ │ │ + rsbeq fp, r0, r8, asr ip │ │ │ │ + rsbeq lr, r1, ip, lsl #12 │ │ │ │ + rsbeq pc, r1, r0, lsr #15 │ │ │ │ + mlseq r1, r6, r7, pc @ │ │ │ │ + rsbeq lr, r1, lr, lsr #13 │ │ │ │ + rsbeq r5, r2, r4, asr r6 │ │ │ │ + rsbeq fp, r0, r0, asr #20 │ │ │ │ + rsbeq r5, r2, sl, lsr r6 │ │ │ │ + rsbeq fp, r0, r6, lsr #20 │ │ │ │ + rsbeq r5, r2, r0, lsr #12 │ │ │ │ + rsbeq fp, r0, ip, lsl #20 │ │ │ │ + rsbeq r5, r2, r2, ror r5 │ │ │ │ + rsbeq fp, r0, lr, asr r9 │ │ │ │ + rsbeq r5, r2, r6, asr #10 │ │ │ │ + rsbeq fp, r0, r2, lsr r9 │ │ │ │ + rsbeq r5, r2, sl, lsl r5 │ │ │ │ + rsbeq fp, r0, r6, lsl #18 │ │ │ │ + rsbeq r5, r2, lr, ror #9 │ │ │ │ + ldrdeq fp, [r0], #-138 @ 0xffffff76 @ │ │ │ │ + ldrdeq r5, [r2], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq fp, r0, r0, asr #17 │ │ │ │ + rsbeq r5, r2, lr, lsr #9 │ │ │ │ + mlseq r0, sl, r8, fp │ │ │ │ + rsbeq r5, r2, r0, lsl #9 │ │ │ │ + rsbeq fp, r0, ip, ror #16 │ │ │ │ + rsbeq r5, r2, lr, lsl #8 │ │ │ │ + ldrdeq r5, [r2], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq fp, r0, r2, asr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed31a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ addslt r2, r0, r4, asr #9 │ │ │ │ strbcc pc, [r0], #2271 @ 0x8df @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -466643,79 +466643,79 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq r4, ip, r6, ror #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r2, ip, asr #4 │ │ │ │ + rsbeq r5, r2, r0, asr r2 │ │ │ │ @ instruction: 0xfffff369 │ │ │ │ - rsbeq r5, r2, r4, lsr #4 │ │ │ │ - rsbeq r4, r2, r2, ror #3 │ │ │ │ + rsbeq r5, r2, r8, lsr #4 │ │ │ │ + rsbeq r4, r2, r6, ror #3 │ │ │ │ andeq r0, r0, r7, asr #10 │ │ │ │ - strhteq r5, [r2], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq fp, r0, r4, lsr #11 │ │ │ │ + strhteq r5, [r2], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq fp, r0, r8, lsr #11 │ │ │ │ rsbeq r4, ip, sl, lsr r1 │ │ │ │ - rsbeq r5, r2, lr, ror r1 │ │ │ │ - rsbeq fp, r0, r8, ror #10 │ │ │ │ + rsbeq r5, r2, r2, lsl #3 │ │ │ │ + rsbeq fp, r0, ip, ror #10 │ │ │ │ @ instruction: 0xfffff235 │ │ │ │ @ instruction: 0xfffff1b7 │ │ │ │ - rsbeq r5, r2, ip, lsr r1 │ │ │ │ - rsbeq fp, r0, r8, lsr #10 │ │ │ │ - rsbeq r5, r2, r2, lsr #2 │ │ │ │ - rsbeq fp, r0, lr, lsl #10 │ │ │ │ + rsbeq r5, r2, r0, asr #2 │ │ │ │ + rsbeq fp, r0, ip, lsr #10 │ │ │ │ + rsbeq r5, r2, r6, lsr #2 │ │ │ │ + rsbeq fp, r0, r2, lsl r5 │ │ │ │ @ instruction: 0xfffff14d │ │ │ │ - rsbeq r5, r2, lr, asr #2 │ │ │ │ - mlseq r1, r4, r2, lr │ │ │ │ - rsbeq r5, r2, sl, asr #1 │ │ │ │ - strhteq fp, [r0], #-70 @ 0xffffffba │ │ │ │ - strhteq r5, [r2], #-0 │ │ │ │ - mlseq r0, ip, r4, fp │ │ │ │ - rsbeq r5, r2, r6, lsl r1 │ │ │ │ - rsbeq lr, r1, ip, ror #3 │ │ │ │ - rsbeq r5, r2, sl, rrx │ │ │ │ - rsbeq fp, r0, r6, asr r4 │ │ │ │ - rsbeq r5, r2, sl, ror #1 │ │ │ │ - rsbeq lr, r1, r6, asr #4 │ │ │ │ + rsbeq r5, r2, r2, asr r1 │ │ │ │ + mlseq r1, r8, r2, lr │ │ │ │ + rsbeq r5, r2, lr, asr #1 │ │ │ │ + strhteq fp, [r0], #-74 @ 0xffffffb6 │ │ │ │ + strhteq r5, [r2], #-4 │ │ │ │ + rsbeq fp, r0, r0, lsr #9 │ │ │ │ + rsbeq r5, r2, sl, lsl r1 │ │ │ │ + strdeq lr, [r1], #-16 @ │ │ │ │ + rsbeq r5, r2, lr, rrx │ │ │ │ + rsbeq fp, r0, sl, asr r4 │ │ │ │ + rsbeq r5, r2, lr, ror #1 │ │ │ │ + rsbeq lr, r1, sl, asr #4 │ │ │ │ + rsbeq r5, r2, r6, lsr #32 │ │ │ │ + rsbeq fp, r0, r2, lsl r4 │ │ │ │ + rsbeq r5, r2, r8 │ │ │ │ + strdeq fp, [r0], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r5, r2, r0, lsr #1 │ │ │ │ + strdeq pc, [r1], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r4, r2, r0, asr #31 │ │ │ │ + rsbeq fp, r0, ip, lsr #7 │ │ │ │ + rsbeq lr, r1, r8, lsl #4 │ │ │ │ + rsbeq r5, r2, r8, lsl #1 │ │ │ │ + rsbeq r4, r2, sl, ror pc │ │ │ │ + rsbeq fp, r0, r6, ror #6 │ │ │ │ + strdeq pc, [r1], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r5, r2, r6, asr #32 │ │ │ │ + rsbeq r4, r2, r4, lsl pc │ │ │ │ + rsbeq fp, r0, r0, lsl #6 │ │ │ │ rsbeq r5, r2, r2, lsr #32 │ │ │ │ - rsbeq fp, r0, lr, lsl #8 │ │ │ │ - rsbeq r5, r2, r4 │ │ │ │ - rsbeq fp, r0, lr, ror #7 │ │ │ │ - mlseq r2, ip, r0, r5 │ │ │ │ - strdeq pc, [r1], #-26 @ 0xffffffe6 @ │ │ │ │ - strhteq r4, [r2], #-252 @ 0xffffff04 │ │ │ │ - rsbeq fp, r0, r8, lsr #7 │ │ │ │ - rsbeq lr, r1, r4, lsl #4 │ │ │ │ - rsbeq r5, r2, r4, lsl #1 │ │ │ │ - rsbeq r4, r2, r6, ror pc │ │ │ │ - rsbeq fp, r0, r2, ror #6 │ │ │ │ - strdeq pc, [r1], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r5, r2, r2, asr #32 │ │ │ │ - rsbeq r4, r2, r0, lsl pc │ │ │ │ - strdeq fp, [r0], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r5, r2, lr, lsl r0 │ │ │ │ - rsbeq r5, r2, r2, asr r0 │ │ │ │ - rsbeq r4, r2, sl, asr #29 │ │ │ │ - strhteq fp, [r0], #-38 @ 0xffffffda │ │ │ │ - strdeq pc, [r1], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r5, r2, ip, lsr #32 │ │ │ │ - rsbeq r4, r2, sl, lsl #29 │ │ │ │ - rsbeq fp, r0, r6, ror r2 │ │ │ │ - rsbeq r5, r2, r8, lsl r0 │ │ │ │ - rsbeq pc, r1, r4, lsl r3 @ │ │ │ │ - rsbeq r4, r2, lr, asr #28 │ │ │ │ - rsbeq fp, r0, sl, lsr r2 │ │ │ │ - strhteq pc, [r1], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r4, r2, r8, ror #31 │ │ │ │ - rsbeq r4, r2, r6, lsl #28 │ │ │ │ - strdeq fp, [r0], #-18 @ 0xffffffee @ │ │ │ │ - ldrdeq pc, [r1], #-58 @ 0xffffffc6 @ │ │ │ │ - ldrdeq r4, [r2], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r4, r2, r8, asr #27 │ │ │ │ - strhteq fp, [r0], #-20 @ 0xffffffec │ │ │ │ + rsbeq r5, r2, r6, asr r0 │ │ │ │ + rsbeq r4, r2, lr, asr #29 │ │ │ │ + strhteq fp, [r0], #-42 @ 0xffffffd6 │ │ │ │ + strdeq pc, [r1], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r5, r2, r0, lsr r0 │ │ │ │ + rsbeq r4, r2, lr, lsl #29 │ │ │ │ + rsbeq fp, r0, sl, ror r2 │ │ │ │ + rsbeq r5, r2, ip, lsl r0 │ │ │ │ + rsbeq pc, r1, r8, lsl r3 @ │ │ │ │ + rsbeq r4, r2, r2, asr lr │ │ │ │ + rsbeq fp, r0, lr, lsr r2 │ │ │ │ + strhteq pc, [r1], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r4, r2, ip, ror #31 │ │ │ │ + rsbeq r4, r2, sl, lsl #28 │ │ │ │ + strdeq fp, [r0], #-22 @ 0xffffffea @ │ │ │ │ + ldrdeq pc, [r1], #-62 @ 0xffffffc2 @ │ │ │ │ + ldrdeq r4, [r2], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r4, r2, ip, asr #27 │ │ │ │ + strhteq fp, [r0], #-24 @ 0xffffffe8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed31ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -466725,16 +466725,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 6, pc, cr10, cr12, {1} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf63c4478 │ │ │ │ blls 25ac80 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r4, r2, ip, asr ip │ │ │ │ - rsbeq fp, r0, r8, asr #32 │ │ │ │ + rsbeq r4, r2, r0, ror #24 │ │ │ │ + rsbeq fp, r0, ip, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed32044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vmax.s8 d20, d7, d8 │ │ │ │ @ instruction: 0xf100fb0f │ │ │ │ @ instruction: 0x46200110 │ │ │ │ @@ -466758,17 +466758,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff58f63c │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ ldrtmi r4, [r0], -r5, lsl #18 │ │ │ │ vqshl.u8 q10, , q3 │ │ │ │ msrvs (UNDEF: 120), r9 │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ - strdeq r4, [r2], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq sl, r0, lr, asr #31 │ │ │ │ - rsbeq lr, r0, ip, lsl pc │ │ │ │ + strdeq r4, [r2], #-214 @ 0xffffff2a @ │ │ │ │ + ldrdeq sl, [r0], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq lr, r0, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed320cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 79ee54 │ │ │ │ blmi 7c70ec │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -466790,15 +466790,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf636bd30 │ │ │ │ svclt 0x0000eba2 │ │ │ │ rsbeq r3, ip, r6, lsr fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r2, r6, lsr #27 │ │ │ │ + rsbeq r4, r2, sl, lsr #27 │ │ │ │ strdeq r3, [ip], #-172 @ 0xffffff54 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ ldrdls pc, [r8], -r0 │ │ │ │ @ instruction: 0xf1b9b09d │ │ │ │ @@ -467346,31 +467346,31 @@ │ │ │ │ ... │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00ee6666 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq r3, ip, r0, ror r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r2, sl, ror #20 │ │ │ │ - strhteq r4, [r2], #-126 @ 0xffffff82 │ │ │ │ + rsbeq r4, r2, lr, ror #20 │ │ │ │ + rsbeq r4, r2, r2, asr #15 │ │ │ │ ldrdeq r3, [ip], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r4, r2, lr, lsl #14 │ │ │ │ - rsbeq sl, r0, sl, ror #17 │ │ │ │ - strdeq r4, [r2], #-102 @ 0xffffff9a @ │ │ │ │ - ldrdeq sl, [r0], #-130 @ 0xffffff7e @ │ │ │ │ - ldrdeq r4, [r2], #-106 @ 0xffffff96 @ │ │ │ │ - strhteq sl, [r0], #-134 @ 0xffffff7a │ │ │ │ - rsbeq r4, r2, r2, asr #13 │ │ │ │ - mlseq r0, lr, r8, sl │ │ │ │ - rsbeq r4, r2, sl, lsr #13 │ │ │ │ - rsbeq sl, r0, r6, lsl #17 │ │ │ │ - strdeq r4, [r2], #-74 @ 0xffffffb6 @ │ │ │ │ - ldrdeq sl, [r0], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r4, r2, ip, asr #9 │ │ │ │ - rsbeq sl, r0, r8, lsr #13 │ │ │ │ + rsbeq r4, r2, r2, lsl r7 │ │ │ │ + rsbeq sl, r0, lr, ror #17 │ │ │ │ + strdeq r4, [r2], #-106 @ 0xffffff96 @ │ │ │ │ + ldrdeq sl, [r0], #-134 @ 0xffffff7a @ │ │ │ │ + ldrdeq r4, [r2], #-110 @ 0xffffff92 @ │ │ │ │ + strhteq sl, [r0], #-138 @ 0xffffff76 │ │ │ │ + rsbeq r4, r2, r6, asr #13 │ │ │ │ + rsbeq sl, r0, r2, lsr #17 │ │ │ │ + rsbeq r4, r2, lr, lsr #13 │ │ │ │ + rsbeq sl, r0, sl, lsl #17 │ │ │ │ + strdeq r4, [r2], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq sl, r0, r0, ror #13 │ │ │ │ + ldrdeq r4, [r2], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq sl, r0, ip, lsr #13 │ │ │ │ ldrdeq pc, [r4], -fp │ │ │ │ bllt 13d72f8 │ │ │ │ blvc ff4d72fc │ │ │ │ blvs 21731c │ │ │ │ blvc ff397314 │ │ │ │ blx 61740c │ │ │ │ cmpphi r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @@ -467563,20 +467563,20 @@ │ │ │ │ svclt 0x0000e63d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00f0cccc │ │ │ │ andeq r0, r0, r0 │ │ │ │ sbcmi r8, r3, r0, lsl #16 │ │ │ │ - rsbeq r4, r2, lr, lsl r4 │ │ │ │ - rsbeq r4, r2, r2, asr #6 │ │ │ │ - rsbeq r4, r2, lr, ror r1 │ │ │ │ - rsbeq sl, r0, sl, asr r3 │ │ │ │ - rsbeq r4, r2, r2, ror #2 │ │ │ │ - rsbeq sl, r0, lr, lsr r3 │ │ │ │ + rsbeq r4, r2, r2, lsr #8 │ │ │ │ + rsbeq r4, r2, r6, asr #6 │ │ │ │ + rsbeq r4, r2, r2, lsl #3 │ │ │ │ + rsbeq sl, r0, lr, asr r3 │ │ │ │ + rsbeq r4, r2, r6, ror #2 │ │ │ │ + rsbeq sl, r0, r2, asr #6 │ │ │ │ stmdals fp!, {r0, r1, r2, r4, r8, r9, fp, ip, pc} │ │ │ │ sbcseq r9, fp, r8, lsl #4 │ │ │ │ @ instruction: 0x4619931f │ │ │ │ mcr2 6, 7, pc, cr10, cr7, {1} @ │ │ │ │ bcs 2023a0 │ │ │ │ mcrge 7, 7, pc, cr7, cr15, {3} @ │ │ │ │ @ instruction: 0xf04f9b0a │ │ │ │ @@ -467792,24 +467792,24 @@ │ │ │ │ mcr2 6, 4, pc, cr2, cr11, {1} @ │ │ │ │ strbmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf63b4478 │ │ │ │ strbt pc, [sl], #-3901 @ 0xfffff0c3 @ │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbeq r3, r2, r6, ror #31 │ │ │ │ - rsbeq sl, r0, r2, asr #3 │ │ │ │ - rsbeq r3, r2, lr, asr #31 │ │ │ │ - rsbeq sl, r0, sl, lsr #3 │ │ │ │ - rsbeq r3, r2, r6, lsl lr │ │ │ │ - strdeq r9, [r0], #-242 @ 0xffffff0e @ │ │ │ │ - ldrdeq r3, [r2], #-216 @ 0xffffff28 @ │ │ │ │ - strhteq r9, [r0], #-244 @ 0xffffff0c │ │ │ │ - strhteq r3, [r2], #-220 @ 0xffffff24 │ │ │ │ - mlseq r0, r8, pc, r9 @ │ │ │ │ + rsbeq r3, r2, sl, ror #31 │ │ │ │ + rsbeq sl, r0, r6, asr #3 │ │ │ │ + ldrdeq r3, [r2], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq sl, r0, lr, lsr #3 │ │ │ │ + rsbeq r3, r2, sl, lsl lr │ │ │ │ + strdeq r9, [r0], #-246 @ 0xffffff0a @ │ │ │ │ + ldrdeq r3, [r2], #-220 @ 0xffffff24 @ │ │ │ │ + strhteq r9, [r0], #-248 @ 0xffffff08 │ │ │ │ + rsbeq r3, r2, r0, asr #27 │ │ │ │ + mlseq r0, ip, pc, r9 @ │ │ │ │ ldrdgt pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ ldrdge pc, [r0], sp │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldcge 4, cr15, [r7, #-252] @ 0xffffff04 │ │ │ │ blcs 202b84 │ │ │ │ adcshi pc, pc, #64, 6 │ │ │ │ bgt fe61774c │ │ │ │ @@ -468077,20 +468077,20 @@ │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ blls d7c598 │ │ │ │ ldrmi r9, [r3], #-2604 @ 0xfffff5d4 │ │ │ │ vqsub.u8 d20, d16, d27 │ │ │ │ strtmi r8, [r2], sp, lsl #1 │ │ │ │ svclt 0x0000e016 │ │ │ │ ... │ │ │ │ - ldrdeq r3, [r2], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r9, r0, lr, lsr #29 │ │ │ │ - rsbeq r3, r2, r6, lsl #20 │ │ │ │ - rsbeq r9, r0, r2, ror #23 │ │ │ │ - rsbeq r3, r2, lr, ror #19 │ │ │ │ - rsbeq r9, r0, sl, asr #23 │ │ │ │ + ldrdeq r3, [r2], #-198 @ 0xffffff3a @ │ │ │ │ + strhteq r9, [r0], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r3, r2, sl, lsl #20 │ │ │ │ + rsbeq r9, r0, r6, ror #23 │ │ │ │ + strdeq r3, [r2], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq r9, r0, lr, asr #23 │ │ │ │ strcc r9, [r1, -ip, lsr #22] │ │ │ │ ldrmi r9, [r3], #-2606 @ 0xfffff5d2 │ │ │ │ ble 1e6ce04 │ │ │ │ strbmi r9, [r8], -r9, lsr #22 │ │ │ │ @ instruction: 0xf853992a │ │ │ │ vhadd.u16 d18, d8, d23 │ │ │ │ @ instruction: 0xf8d9fe43 │ │ │ │ @@ -468341,48 +468341,48 @@ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ blx ffe9a05c │ │ │ │ svclt 0x0030f7fe │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ sbcgt r8, r3, r0, lsl #16 │ │ │ │ - rsbeq r3, r2, sl, ror #16 │ │ │ │ - rsbeq r9, r0, r6, asr #20 │ │ │ │ - rsbeq r3, r2, r6, asr #16 │ │ │ │ - rsbeq r9, r0, r2, lsr #20 │ │ │ │ - rsbeq r3, r2, sl, lsr #16 │ │ │ │ - rsbeq r9, r0, r6, lsl #20 │ │ │ │ - strdeq r3, [r2], #-120 @ 0xffffff88 @ │ │ │ │ - ldrdeq r9, [r0], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r3, r2, r0, ror r7 │ │ │ │ - rsbeq r9, r0, r2, asr r9 │ │ │ │ - rsbeq r3, r2, r8, asr #14 │ │ │ │ - rsbeq r9, r0, r4, lsr #18 │ │ │ │ - strdeq r3, [r2], #-104 @ 0xffffff98 @ │ │ │ │ - ldrdeq r9, [r0], #-132 @ 0xffffff7c @ │ │ │ │ - ldrdeq r3, [r2], #-108 @ 0xffffff94 @ │ │ │ │ - strhteq r9, [r0], #-136 @ 0xffffff78 │ │ │ │ - strhteq r3, [r2], #-104 @ 0xffffff98 │ │ │ │ - mlseq r0, r4, r8, r9 │ │ │ │ - strdeq r3, [r2], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r9, r0, lr, asr #15 │ │ │ │ - ldrdeq r3, [r2], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r9, r0, lr, lsr #15 │ │ │ │ - strhteq r3, [r2], #-90 @ 0xffffffa6 │ │ │ │ - mlseq r0, r4, r7, r9 │ │ │ │ - rsbeq r3, r2, r0, lsr #11 │ │ │ │ - rsbeq r9, r0, sl, ror r7 │ │ │ │ - rsbeq r3, r2, r2, lsl #11 │ │ │ │ - rsbeq r9, r0, lr, asr r7 │ │ │ │ - rsbeq r3, r2, r2, ror #10 │ │ │ │ - rsbeq r9, r0, ip, lsr r7 │ │ │ │ - rsbeq r3, r2, r2, asr #10 │ │ │ │ - rsbeq r9, r0, ip, lsl r7 │ │ │ │ - rsbeq r3, r2, r6, lsr #10 │ │ │ │ - rsbeq r9, r0, r2, lsl #14 │ │ │ │ + rsbeq r3, r2, lr, ror #16 │ │ │ │ + rsbeq r9, r0, sl, asr #20 │ │ │ │ + rsbeq r3, r2, sl, asr #16 │ │ │ │ + rsbeq r9, r0, r6, lsr #20 │ │ │ │ + rsbeq r3, r2, lr, lsr #16 │ │ │ │ + rsbeq r9, r0, sl, lsl #20 │ │ │ │ + strdeq r3, [r2], #-124 @ 0xffffff84 @ │ │ │ │ + ldrdeq r9, [r0], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r3, r2, r4, ror r7 │ │ │ │ + rsbeq r9, r0, r6, asr r9 │ │ │ │ + rsbeq r3, r2, ip, asr #14 │ │ │ │ + rsbeq r9, r0, r8, lsr #18 │ │ │ │ + strdeq r3, [r2], #-108 @ 0xffffff94 @ │ │ │ │ + ldrdeq r9, [r0], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r3, r2, r0, ror #13 │ │ │ │ + strhteq r9, [r0], #-140 @ 0xffffff74 │ │ │ │ + strhteq r3, [r2], #-108 @ 0xffffff94 │ │ │ │ + mlseq r0, r8, r8, r9 │ │ │ │ + strdeq r3, [r2], #-88 @ 0xffffffa8 @ │ │ │ │ + ldrdeq r9, [r0], #-114 @ 0xffffff8e @ │ │ │ │ + ldrdeq r3, [r2], #-88 @ 0xffffffa8 @ │ │ │ │ + strhteq r9, [r0], #-114 @ 0xffffff8e │ │ │ │ + strhteq r3, [r2], #-94 @ 0xffffffa2 │ │ │ │ + mlseq r0, r8, r7, r9 │ │ │ │ + rsbeq r3, r2, r4, lsr #11 │ │ │ │ + rsbeq r9, r0, lr, ror r7 │ │ │ │ + rsbeq r3, r2, r6, lsl #11 │ │ │ │ + rsbeq r9, r0, r2, ror #14 │ │ │ │ + rsbeq r3, r2, r6, ror #10 │ │ │ │ + rsbeq r9, r0, r0, asr #14 │ │ │ │ + rsbeq r3, r2, r6, asr #10 │ │ │ │ + rsbeq r9, r0, r0, lsr #14 │ │ │ │ + rsbeq r3, r2, sl, lsr #10 │ │ │ │ + rsbeq r9, r0, r6, lsl #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed33a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r0, lsr #8 │ │ │ │ ldrcc pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -468643,71 +468643,71 @@ │ │ │ │ svccc 0x00a99999 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00c33333 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbmi r1, [r3, #-32] @ 0xffffffe0 │ │ │ │ rsbeq r2, ip, r2, ror #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, r2, ip, asr r4 │ │ │ │ + rsbeq r3, r2, r0, ror #8 │ │ │ │ @ instruction: 0xffffe91b │ │ │ │ - rsbeq r3, r2, r8, lsr r4 │ │ │ │ - rsbeq r3, r2, ip, ror #8 │ │ │ │ + rsbeq r3, r2, ip, lsr r4 │ │ │ │ + rsbeq r3, r2, r0, ror r4 │ │ │ │ andeq r0, r0, fp, lsl #9 │ │ │ │ - ldrdeq r3, [r2], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r9, r0, ip, lsr #11 │ │ │ │ + ldrdeq r3, [r2], #-52 @ 0xffffffcc @ │ │ │ │ + strhteq r9, [r0], #-80 @ 0xffffffb0 │ │ │ │ rsbeq r2, ip, r6, asr #2 │ │ │ │ - mlseq r2, ip, r3, r3 │ │ │ │ - rsbeq r9, r0, r8, ror r5 │ │ │ │ + rsbeq r3, r2, r0, lsr #7 │ │ │ │ + rsbeq r9, r0, ip, ror r5 │ │ │ │ @ instruction: 0xffffe5bf │ │ │ │ @ instruction: 0xffffe549 │ │ │ │ - rsbeq r3, r2, lr, asr r3 │ │ │ │ - rsbeq r9, r0, sl, lsr r5 │ │ │ │ - rsbeq r3, r2, r4, asr #6 │ │ │ │ - rsbeq r9, r0, r0, lsr #10 │ │ │ │ + rsbeq r3, r2, r2, ror #6 │ │ │ │ + rsbeq r9, r0, lr, lsr r5 │ │ │ │ + rsbeq r3, r2, r8, asr #6 │ │ │ │ + rsbeq r9, r0, r4, lsr #10 │ │ │ │ @ instruction: 0xffffe4df │ │ │ │ - rsbeq r3, r2, ip, asr #7 │ │ │ │ - rsbeq r3, r2, ip, lsl #7 │ │ │ │ - strdeq r3, [r2], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r9, r0, ip, asr #9 │ │ │ │ - ldrdeq r3, [r2], #-38 @ 0xffffffda @ │ │ │ │ - strhteq r9, [r0], #-66 @ 0xffffffbe │ │ │ │ - mlseq r2, r2, r3, r3 │ │ │ │ - rsbeq r3, r2, r4, asr #7 │ │ │ │ - rsbeq r3, r2, ip, lsl #5 │ │ │ │ - rsbeq r9, r0, r8, ror #8 │ │ │ │ - rsbeq r3, r2, r4, ror #7 │ │ │ │ - mlseq r2, lr, r3, r3 │ │ │ │ - rsbeq r3, r2, r6, asr #4 │ │ │ │ - rsbeq r9, r0, r2, lsr #8 │ │ │ │ - rsbeq r3, r2, r8, lsr #4 │ │ │ │ - rsbeq r9, r0, r2, lsl #8 │ │ │ │ + ldrdeq r3, [r2], #-48 @ 0xffffffd0 @ │ │ │ │ + mlseq r2, r0, r3, r3 │ │ │ │ + strdeq r3, [r2], #-36 @ 0xffffffdc @ │ │ │ │ + ldrdeq r9, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ + ldrdeq r3, [r2], #-42 @ 0xffffffd6 @ │ │ │ │ + strhteq r9, [r0], #-70 @ 0xffffffba │ │ │ │ + mlseq r2, r6, r3, r3 │ │ │ │ + rsbeq r3, r2, r8, asr #7 │ │ │ │ + mlseq r2, r0, r2, r3 │ │ │ │ + rsbeq r9, r0, ip, ror #8 │ │ │ │ + rsbeq r3, r2, r8, ror #7 │ │ │ │ rsbeq r3, r2, r2, lsr #7 │ │ │ │ - rsbeq r3, r2, ip, ror #7 │ │ │ │ - ldrdeq r3, [r2], #-28 @ 0xffffffe4 @ │ │ │ │ - strhteq r9, [r0], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq r3, r2, r0, lsl #8 │ │ │ │ - strhteq r3, [r2], #-62 @ 0xffffffc2 │ │ │ │ - mlseq r2, r4, r1, r3 │ │ │ │ - rsbeq r9, r0, r0, ror r3 │ │ │ │ - ldrdeq r3, [r2], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r3, r2, sl, asr #4 │ │ │ │ + rsbeq r9, r0, r6, lsr #8 │ │ │ │ + rsbeq r3, r2, ip, lsr #4 │ │ │ │ + rsbeq r9, r0, r6, lsl #8 │ │ │ │ + rsbeq r3, r2, r6, lsr #7 │ │ │ │ + strdeq r3, [r2], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r3, r2, r0, ror #3 │ │ │ │ + strhteq r9, [r0], #-60 @ 0xffffffc4 │ │ │ │ rsbeq r3, r2, r4, lsl #8 │ │ │ │ - rsbeq r3, r2, sl, asr #2 │ │ │ │ - rsbeq r9, r0, r6, lsr #6 │ │ │ │ - rsbeq r3, r2, ip, ror #7 │ │ │ │ - rsbeq r3, r2, lr, lsr #8 │ │ │ │ - rsbeq r3, r2, r0, lsl #2 │ │ │ │ - ldrdeq r9, [r0], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r3, r2, r2, asr r4 │ │ │ │ - rsbeq r3, r2, r0, lsl r4 │ │ │ │ - strhteq r3, [r2], #-8 │ │ │ │ - mlseq r0, r4, r2, r9 │ │ │ │ + rsbeq r3, r2, r2, asr #7 │ │ │ │ + mlseq r2, r8, r1, r3 │ │ │ │ + rsbeq r9, r0, r4, ror r3 │ │ │ │ + ldrdeq r3, [r2], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r3, r2, r8, lsl #8 │ │ │ │ + rsbeq r3, r2, lr, asr #2 │ │ │ │ + rsbeq r9, r0, sl, lsr #6 │ │ │ │ + strdeq r3, [r2], #-48 @ 0xffffffd0 @ │ │ │ │ rsbeq r3, r2, r2, lsr r4 │ │ │ │ - rsbeq r3, r2, r8, ror #8 │ │ │ │ - rsbeq r3, r2, ip, ror r0 │ │ │ │ - rsbeq r9, r0, r8, asr r2 │ │ │ │ + rsbeq r3, r2, r4, lsl #2 │ │ │ │ + rsbeq r9, r0, r0, ror #5 │ │ │ │ + rsbeq r3, r2, r6, asr r4 │ │ │ │ + rsbeq r3, r2, r4, lsl r4 │ │ │ │ + strhteq r3, [r2], #-12 │ │ │ │ + mlseq r0, r8, r2, r9 │ │ │ │ + rsbeq r3, r2, r6, lsr r4 │ │ │ │ + rsbeq r3, r2, ip, ror #8 │ │ │ │ + rsbeq r3, r2, r0, lsl #1 │ │ │ │ + rsbeq r9, r0, ip, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed33f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -468717,16 +468717,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff3af63a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf63a4478 │ │ │ │ blls 25cd40 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r2, r2, ip, lsr #30 │ │ │ │ - rsbeq r9, r0, r8, lsl #2 │ │ │ │ + rsbeq r2, r2, r0, lsr pc │ │ │ │ + rsbeq r9, r0, ip, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed33f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx 1e196a6 │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ andsvs r2, sl, r1 │ │ │ │ @@ -468743,15 +468743,15 @@ │ │ │ │ @ instruction: 0xf91cf34a │ │ │ │ stmdbmi r5, {r0, r1, r9, sl, lr} │ │ │ │ ldmdavs fp, {r5, r9, sl, lr} │ │ │ │ eorvs r4, fp, r9, ror r4 │ │ │ │ @ instruction: 0xfff8f344 │ │ │ │ andcs r6, r1, r8, ror #1 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - strdeq ip, [r0], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq sp, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed33fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7a0d70 │ │ │ │ blmi 7c9008 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -468773,15 +468773,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf634bd30 │ │ │ │ svclt 0x0000ec14 │ │ │ │ rsbeq r1, ip, sl, lsl ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, r2, lr, asr r2 │ │ │ │ + rsbeq r3, r2, r2, ror #4 │ │ │ │ rsbeq r1, ip, r0, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ ldrdls pc, [r8], -r0 │ │ │ │ @ instruction: 0xf1b9b09d │ │ │ │ @@ -469200,20 +469200,20 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbeq r1, ip, r2, asr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r1, ip, lsr r7 │ │ │ │ - rsbeq r1, r1, r6, asr fp │ │ │ │ + rsbeq r0, r1, r0, asr #14 │ │ │ │ + rsbeq r1, r1, sl, asr fp │ │ │ │ rsbeq r1, ip, r4, lsl #18 │ │ │ │ - rsbeq r2, r2, r6, lsr #29 │ │ │ │ - rsbeq r2, r2, r6, lsl #27 │ │ │ │ - rsbeq r2, r2, r6, lsl ip │ │ │ │ + rsbeq r2, r2, sl, lsr #29 │ │ │ │ + rsbeq r2, r2, sl, lsl #27 │ │ │ │ + rsbeq r2, r2, sl, lsl ip │ │ │ │ strtmi r6, [r0], -r3, ror #16 │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blvc 218b74 │ │ │ │ blhi 13d8fec │ │ │ │ @ instruction: 0xf8bef359 │ │ │ │ vsub.i8 d2, d0, d0 │ │ │ │ strtmi r8, [r0], -fp, lsl #9 │ │ │ │ @@ -469519,22 +469519,22 @@ │ │ │ │ cmpphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4623461f │ │ │ │ blpl ff4194b0 │ │ │ │ mrc 6, 5, r4, cr7, cr4, {1} │ │ │ │ ldrmi r3, [lr], -r0, lsl #22 │ │ │ │ svclt 0x0000e020 │ │ │ │ ... │ │ │ │ - rsbeq r2, r2, r2, lsr fp │ │ │ │ - rsbeq r8, r0, r0, lsl #18 │ │ │ │ - rsbeq r2, r2, r2, lsl fp │ │ │ │ - rsbeq r8, r0, r0, ror #17 │ │ │ │ - rsbeq r2, r2, r2, ror #20 │ │ │ │ - rsbeq r2, r2, sl, asr sl │ │ │ │ - rsbeq r2, r2, lr, lsl #21 │ │ │ │ - rsbeq r2, r2, r6, lsl #17 │ │ │ │ + rsbeq r2, r2, r6, lsr fp │ │ │ │ + rsbeq r8, r0, r4, lsl #18 │ │ │ │ + rsbeq r2, r2, r6, lsl fp │ │ │ │ + rsbeq r8, r0, r4, ror #17 │ │ │ │ + rsbeq r2, r2, r6, ror #20 │ │ │ │ + rsbeq r2, r2, lr, asr sl │ │ │ │ + mlseq r2, r2, sl, r2 │ │ │ │ + rsbeq r2, r2, sl, lsl #17 │ │ │ │ blvc ff0590a4 │ │ │ │ blvc 21905c │ │ │ │ blvc 21950c │ │ │ │ stc 7, cr3, [r3, #4] │ │ │ │ ldrmi r7, [sl, #2816]! @ 0xb00 │ │ │ │ tstphi sl, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8db9b12 │ │ │ │ @@ -469714,20 +469714,20 @@ │ │ │ │ blx feb1aa1e │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ strtls r8, [r6], -fp, ror #6 │ │ │ │ @ instruction: 0xf7ff9628 │ │ │ │ svclt 0x0000bb9d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r2, r2, sl, lsr #9 │ │ │ │ - rsbeq r8, r0, sl, ror r2 │ │ │ │ - rsbeq r2, r2, lr, lsl #9 │ │ │ │ - rsbeq r8, r0, lr, asr r2 │ │ │ │ - rsbeq r2, r2, r2, ror r4 │ │ │ │ - rsbeq r8, r0, r2, asr #4 │ │ │ │ + rsbeq r2, r2, lr, lsr #9 │ │ │ │ + rsbeq r8, r0, lr, ror r2 │ │ │ │ + mlseq r2, r2, r4, r2 │ │ │ │ + rsbeq r8, r0, r2, ror #4 │ │ │ │ + rsbeq r2, r2, r6, ror r4 │ │ │ │ + rsbeq r8, r0, r6, asr #4 │ │ │ │ andsls r4, r4, fp, lsr r6 │ │ │ │ @ instruction: 0xf8534620 │ │ │ │ tstls r2, #4, 22 @ 0x1000 │ │ │ │ veor d25, d7, d0 │ │ │ │ pkhtbmi pc, r0, r5, asr #24 @ │ │ │ │ vmax.u8 d20, d7, d16 │ │ │ │ bls 71cf0c │ │ │ │ @@ -470071,58 +470071,58 @@ │ │ │ │ ldrbtmi r4, [r8], #-2097 @ 0xfffff7cf │ │ │ │ @ instruction: 0xf639300c │ │ │ │ ldmdami r0!, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2320 @ 0xfffff6f0 │ │ │ │ ldc2l 6, cr15, [sl, #-228] @ 0xffffff1c │ │ │ │ ldrt r9, [r8], #2576 @ 0xa10 │ │ │ │ ... │ │ │ │ - rsbeq r2, r2, r6, asr #6 │ │ │ │ - rsbeq r2, r2, r0, lsl r3 │ │ │ │ - ldrdeq r8, [r0], #-14 @ │ │ │ │ - mlseq r2, sl, r1, r2 │ │ │ │ - rsbeq r2, r2, sl, ror r1 │ │ │ │ - rsbeq r7, r0, r2, asr pc │ │ │ │ - rsbeq r2, r2, r2, asr #2 │ │ │ │ - rsbeq r7, r0, r2, lsl pc │ │ │ │ - strdeq r2, [r2], #-6 @ │ │ │ │ - rsbeq r7, r0, r4, asr #29 │ │ │ │ - rsbeq r2, r2, sl, rrx │ │ │ │ - rsbeq r7, r0, sl, lsr lr │ │ │ │ - rsbeq r2, r2, r0, asr r0 │ │ │ │ - rsbeq r7, r0, lr, lsl lr │ │ │ │ - rsbeq r2, r2, r4, lsr r0 │ │ │ │ - rsbeq r7, r0, r4, lsl #28 │ │ │ │ - rsbeq r2, r2, r8, lsl r0 │ │ │ │ - rsbeq r7, r0, r8, ror #27 │ │ │ │ - strdeq r1, [r2], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r7, r0, ip, asr #27 │ │ │ │ - rsbeq r1, r2, r0, ror #31 │ │ │ │ - strhteq r7, [r0], #-208 @ 0xffffff30 │ │ │ │ - rsbeq r1, r2, r4, asr #31 │ │ │ │ - mlseq r0, r4, sp, r7 │ │ │ │ - rsbeq r1, r2, r8, lsr #31 │ │ │ │ - rsbeq r7, r0, r8, ror sp │ │ │ │ - rsbeq r1, r2, ip, lsl #31 │ │ │ │ - rsbeq r7, r0, ip, asr sp │ │ │ │ - rsbeq r1, r2, r2, ror pc │ │ │ │ - rsbeq r7, r0, r0, asr #26 │ │ │ │ - rsbeq r1, r2, lr, lsr #30 │ │ │ │ - strdeq r7, [r0], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r1, r2, r0, lsl pc │ │ │ │ - rsbeq r7, r0, r0, ror #25 │ │ │ │ - strdeq r1, [r2], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r7, r0, r4, asr #25 │ │ │ │ - ldrdeq r1, [r2], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r7, r0, r8, lsr #25 │ │ │ │ - rsbeq r1, r2, lr, lsr lr │ │ │ │ - rsbeq r7, r0, lr, lsl #24 │ │ │ │ - rsbeq r1, r2, r0, lsr #28 │ │ │ │ - strdeq r7, [r0], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r1, r2, r2, lsl #28 │ │ │ │ - ldrdeq r7, [r0], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r2, r2, sl, asr #6 │ │ │ │ + rsbeq r2, r2, r4, lsl r3 │ │ │ │ + rsbeq r8, r0, r2, ror #1 │ │ │ │ + mlseq r2, lr, r1, r2 │ │ │ │ + rsbeq r2, r2, lr, ror r1 │ │ │ │ + rsbeq r7, r0, r6, asr pc │ │ │ │ + rsbeq r2, r2, r6, asr #2 │ │ │ │ + rsbeq r7, r0, r6, lsl pc │ │ │ │ + strdeq r2, [r2], #-10 @ │ │ │ │ + rsbeq r7, r0, r8, asr #29 │ │ │ │ + rsbeq r2, r2, lr, rrx │ │ │ │ + rsbeq r7, r0, lr, lsr lr │ │ │ │ + rsbeq r2, r2, r4, asr r0 │ │ │ │ + rsbeq r7, r0, r2, lsr #28 │ │ │ │ + rsbeq r2, r2, r8, lsr r0 │ │ │ │ + rsbeq r7, r0, r8, lsl #28 │ │ │ │ + rsbeq r2, r2, ip, lsl r0 │ │ │ │ + rsbeq r7, r0, ip, ror #27 │ │ │ │ + rsbeq r2, r2, r0 │ │ │ │ + ldrdeq r7, [r0], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r1, r2, r4, ror #31 │ │ │ │ + strhteq r7, [r0], #-212 @ 0xffffff2c │ │ │ │ + rsbeq r1, r2, r8, asr #31 │ │ │ │ + mlseq r0, r8, sp, r7 │ │ │ │ + rsbeq r1, r2, ip, lsr #31 │ │ │ │ + rsbeq r7, r0, ip, ror sp │ │ │ │ + mlseq r2, r0, pc, r1 @ │ │ │ │ + rsbeq r7, r0, r0, ror #26 │ │ │ │ + rsbeq r1, r2, r6, ror pc │ │ │ │ + rsbeq r7, r0, r4, asr #26 │ │ │ │ + rsbeq r1, r2, r2, lsr pc │ │ │ │ + rsbeq r7, r0, r0, lsl #26 │ │ │ │ + rsbeq r1, r2, r4, lsl pc │ │ │ │ + rsbeq r7, r0, r4, ror #25 │ │ │ │ + strdeq r1, [r2], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r7, r0, r8, asr #25 │ │ │ │ + ldrdeq r1, [r2], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r7, r0, ip, lsr #25 │ │ │ │ + rsbeq r1, r2, r2, asr #28 │ │ │ │ + rsbeq r7, r0, r2, lsl ip │ │ │ │ + rsbeq r1, r2, r4, lsr #28 │ │ │ │ + strdeq r7, [r0], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r1, r2, r6, lsl #28 │ │ │ │ + ldrdeq r7, [r0], #-182 @ 0xffffff4a @ │ │ │ │ vqadd.s8 d25, d0, d0 │ │ │ │ stmdami r8!, {r0, r2, r3, r6, r7, r8, ip}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r4], #-228 @ 0xffffff1c │ │ │ │ ldmdbls r0, {r1, r2, r5, r6, fp, lr} │ │ │ │ @ instruction: 0xf6394478 │ │ │ │ bls 61d734 │ │ │ │ @@ -470221,42 +470221,42 @@ │ │ │ │ cmppne r1, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1e1bdda │ │ │ │ @ instruction: 0xf04f481e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 6, cr15, [sl], #-228 @ 0xffffff1c │ │ │ │ svclt 0x0000e784 │ │ │ │ - rsbeq r1, r2, ip, lsr #26 │ │ │ │ - strdeq r7, [r0], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r1, r2, lr, lsl #26 │ │ │ │ - ldrdeq r7, [r0], #-174 @ 0xffffff52 @ │ │ │ │ - strdeq r1, [r2], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r7, r0, r0, asr #21 │ │ │ │ - ldrdeq r1, [r2], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r7, r0, r2, lsr #21 │ │ │ │ - strhteq r1, [r2], #-196 @ 0xffffff3c │ │ │ │ - rsbeq r7, r0, r4, lsl #21 │ │ │ │ - mlseq r2, r8, ip, r1 │ │ │ │ - rsbeq r7, r0, r6, ror #20 │ │ │ │ - rsbeq r1, r2, r6, ror ip │ │ │ │ - rsbeq r7, r0, r6, asr #20 │ │ │ │ - rsbeq r1, r2, r6, asr ip │ │ │ │ - rsbeq r7, r0, r6, lsr #20 │ │ │ │ - rsbeq r1, r2, r6, lsr ip │ │ │ │ - rsbeq r7, r0, r6, lsl #20 │ │ │ │ - rsbeq r1, r2, r6, lsl ip │ │ │ │ - rsbeq r7, r0, r6, ror #19 │ │ │ │ - strdeq r1, [r2], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r7, r0, r6, asr #19 │ │ │ │ - ldrdeq r1, [r2], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r7, r0, sl, lsr #19 │ │ │ │ - rsbeq r1, r2, r0, asr #23 │ │ │ │ - rsbeq r7, r0, lr, lsl #19 │ │ │ │ - rsbeq r1, r2, r4, lsr #23 │ │ │ │ - rsbeq r7, r0, r2, ror r9 │ │ │ │ + rsbeq r1, r2, r0, lsr sp │ │ │ │ + rsbeq r7, r0, r0, lsl #22 │ │ │ │ + rsbeq r1, r2, r2, lsl sp │ │ │ │ + rsbeq r7, r0, r2, ror #21 │ │ │ │ + strdeq r1, [r2], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r7, r0, r4, asr #21 │ │ │ │ + ldrdeq r1, [r2], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r7, r0, r6, lsr #21 │ │ │ │ + strhteq r1, [r2], #-200 @ 0xffffff38 │ │ │ │ + rsbeq r7, r0, r8, lsl #21 │ │ │ │ + mlseq r2, ip, ip, r1 │ │ │ │ + rsbeq r7, r0, sl, ror #20 │ │ │ │ + rsbeq r1, r2, sl, ror ip │ │ │ │ + rsbeq r7, r0, sl, asr #20 │ │ │ │ + rsbeq r1, r2, sl, asr ip │ │ │ │ + rsbeq r7, r0, sl, lsr #20 │ │ │ │ + rsbeq r1, r2, sl, lsr ip │ │ │ │ + rsbeq r7, r0, sl, lsl #20 │ │ │ │ + rsbeq r1, r2, sl, lsl ip │ │ │ │ + rsbeq r7, r0, sl, ror #19 │ │ │ │ + strdeq r1, [r2], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r7, r0, sl, asr #19 │ │ │ │ + rsbeq r1, r2, r0, ror #23 │ │ │ │ + rsbeq r7, r0, lr, lsr #19 │ │ │ │ + rsbeq r1, r2, r4, asr #23 │ │ │ │ + mlseq r0, r2, r9, r7 │ │ │ │ + rsbeq r1, r2, r8, lsr #23 │ │ │ │ + rsbeq r7, r0, r6, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3577c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r8, lsr #8 │ │ │ │ strtcc pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @@ -470520,71 +470520,71 @@ │ │ │ │ orrsmi sp, r7, r4, lsl #15 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r0, ip, r2, lsl #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r2, ip, asr #21 │ │ │ │ + ldrdeq r1, [r2], #-160 @ 0xffffff60 @ │ │ │ │ @ instruction: 0xffffead3 │ │ │ │ - rsbeq r1, r2, ip, asr #21 │ │ │ │ - rsbeq r1, r2, r4, lsl #22 │ │ │ │ + ldrdeq r1, [r2], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r1, r2, r8, lsl #22 │ │ │ │ andeq r0, r0, pc, lsl #9 │ │ │ │ - rsbeq r1, r2, r8, ror sl │ │ │ │ - rsbeq r7, r0, r8, asr #16 │ │ │ │ + rsbeq r1, r2, ip, ror sl │ │ │ │ + rsbeq r7, r0, ip, asr #16 │ │ │ │ rsbeq r0, ip, r2, ror #7 │ │ │ │ - rsbeq r1, r2, r4, asr #20 │ │ │ │ - rsbeq r7, r0, r4, lsl r8 │ │ │ │ + rsbeq r1, r2, r8, asr #20 │ │ │ │ + rsbeq r7, r0, r8, lsl r8 │ │ │ │ @ instruction: 0xffffe777 │ │ │ │ @ instruction: 0xffffe721 │ │ │ │ - rsbeq r1, r2, r6, lsl #20 │ │ │ │ - ldrdeq r7, [r0], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r1, r2, ip, ror #19 │ │ │ │ - strhteq r7, [r0], #-124 @ 0xffffff84 │ │ │ │ + rsbeq r1, r2, sl, lsl #20 │ │ │ │ + ldrdeq r7, [r0], #-122 @ 0xffffff86 @ │ │ │ │ + strdeq r1, [r2], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r7, r0, r0, asr #15 │ │ │ │ @ instruction: 0xffffe6bb │ │ │ │ - rsbeq r1, r2, ip, lsr #20 │ │ │ │ - rsbeq r1, r2, r6, asr sl │ │ │ │ - mlseq r2, r6, r9, r1 │ │ │ │ - rsbeq r7, r0, r6, ror #14 │ │ │ │ - rsbeq r1, r2, ip, ror r9 │ │ │ │ - rsbeq r7, r0, ip, asr #14 │ │ │ │ + rsbeq r1, r2, r0, lsr sl │ │ │ │ + rsbeq r1, r2, sl, asr sl │ │ │ │ + mlseq r2, sl, r9, r1 │ │ │ │ + rsbeq r7, r0, sl, ror #14 │ │ │ │ + rsbeq r1, r2, r0, lsl #19 │ │ │ │ + rsbeq r7, r0, r0, asr r7 │ │ │ │ + rsbeq r1, r2, lr, lsl sl │ │ │ │ + rsbeq r1, r2, r8, lsr sl │ │ │ │ + rsbeq r1, r2, ip, lsr r9 │ │ │ │ + rsbeq r7, r0, ip, lsl #14 │ │ │ │ + rsbeq r1, r2, r2, lsl sl │ │ │ │ + rsbeq r1, r2, r8, lsr sl │ │ │ │ + strdeq r1, [r2], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r7, r0, r8, asr #13 │ │ │ │ + ldrdeq r1, [r2], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r7, r0, r8, lsr #13 │ │ │ │ + strdeq r1, [r2], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r1, r2, r2, lsr sl │ │ │ │ + rsbeq r1, r2, lr, lsl #17 │ │ │ │ + rsbeq r7, r0, lr, asr r6 │ │ │ │ + rsbeq r1, r2, r0, lsl sl │ │ │ │ + rsbeq r1, r2, sl, asr #20 │ │ │ │ + rsbeq r1, r2, r8, asr #16 │ │ │ │ + rsbeq r7, r0, r8, lsl r6 │ │ │ │ rsbeq r1, r2, sl, lsl sl │ │ │ │ - rsbeq r1, r2, r4, lsr sl │ │ │ │ - rsbeq r1, r2, r8, lsr r9 │ │ │ │ - rsbeq r7, r0, r8, lsl #14 │ │ │ │ - rsbeq r1, r2, lr, lsl #20 │ │ │ │ - rsbeq r1, r2, r4, lsr sl │ │ │ │ - strdeq r1, [r2], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r7, r0, r4, asr #13 │ │ │ │ - ldrdeq r1, [r2], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r7, r0, r4, lsr #13 │ │ │ │ - strdeq r1, [r2], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r1, r2, r8, asr #20 │ │ │ │ + strdeq r1, [r2], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r7, r0, lr, asr #11 │ │ │ │ + rsbeq r1, r2, r0, ror #20 │ │ │ │ + rsbeq r1, r2, r6, lsr #20 │ │ │ │ + strhteq r1, [r2], #-122 @ 0xffffff86 │ │ │ │ + rsbeq r7, r0, sl, lsl #11 │ │ │ │ rsbeq r1, r2, lr, lsr #20 │ │ │ │ - rsbeq r1, r2, sl, lsl #17 │ │ │ │ - rsbeq r7, r0, sl, asr r6 │ │ │ │ - rsbeq r1, r2, ip, lsl #20 │ │ │ │ - rsbeq r1, r2, r6, asr #20 │ │ │ │ - rsbeq r1, r2, r4, asr #16 │ │ │ │ - rsbeq r7, r0, r4, lsl r6 │ │ │ │ - rsbeq r1, r2, r6, lsl sl │ │ │ │ - rsbeq r1, r2, r4, asr #20 │ │ │ │ - strdeq r1, [r2], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r7, r0, sl, asr #11 │ │ │ │ - rsbeq r1, r2, ip, asr sl │ │ │ │ - rsbeq r1, r2, r2, lsr #20 │ │ │ │ - strhteq r1, [r2], #-118 @ 0xffffff8a │ │ │ │ - rsbeq r7, r0, r6, lsl #11 │ │ │ │ - rsbeq r1, r2, sl, lsr #20 │ │ │ │ - rsbeq r1, r2, r8, ror r8 │ │ │ │ - rsbeq r1, r2, ip, ror #14 │ │ │ │ - rsbeq r7, r0, ip, lsr r5 │ │ │ │ - strdeq r1, [r2], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r1, r2, r4, asr sl │ │ │ │ - rsbeq r1, r2, r6, lsr #14 │ │ │ │ - strdeq r7, [r0], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r1, r2, ip, ror r8 │ │ │ │ + rsbeq r1, r2, r0, ror r7 │ │ │ │ + rsbeq r7, r0, r0, asr #10 │ │ │ │ + strdeq r1, [r2], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r1, r2, r8, asr sl │ │ │ │ + rsbeq r1, r2, sl, lsr #14 │ │ │ │ + strdeq r7, [r0], #-74 @ 0xffffffb6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed35ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -470594,16 +470594,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf886f639 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6394478 │ │ │ │ blls 25cfd8 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r1, [r2], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r7, r0, r0, lsr #7 │ │ │ │ + ldrdeq r1, [r2], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r7, r0, r4, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed41700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ ldrmi r4, [r0], -r4, lsl #12 │ │ │ │ ldc 6, cr4, [r2, #116] @ 0x74 │ │ │ │ @@ -470724,16 +470724,16 @@ │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ strb r7, [sp, r6, asr #22] │ │ │ │ blvs ff2da7a4 │ │ │ │ blx 61a89c │ │ │ │ mrc 15, 5, fp, cr0, cr4, {5} │ │ │ │ vmov.f64 d8, d7 │ │ │ │ strb r8, [r1, -r6, asr #22]! │ │ │ │ - rsbeq r1, r2, r4, ror #15 │ │ │ │ - rsbeq r7, r0, sl, lsr #8 │ │ │ │ + rsbeq r1, r2, r8, ror #15 │ │ │ │ + rsbeq r7, r0, lr, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed35ef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ blx fef9b612 │ │ │ │ stmdals r1, {r0, r1, r9, sl, lr} │ │ │ │ @@ -470774,16 +470774,16 @@ │ │ │ │ vadd.i8 d20, d0, d6 │ │ │ │ ldrbtmi r6, [r8], #-317 @ 0xfffffec3 │ │ │ │ @ instruction: 0xf638300c │ │ │ │ stmdami r4, {r0, r1, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffd6f638 │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - rsbeq r1, r2, lr, lsr #12 │ │ │ │ - rsbeq r7, r0, sl, asr #1 │ │ │ │ + rsbeq r1, r2, r2, lsr r6 │ │ │ │ + rsbeq r7, r0, lr, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed35fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ blx 169b6da │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @@ -470809,18 +470809,18 @@ │ │ │ │ tstpvs fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 6, pc, cr6, cr8, {1} │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6384478 │ │ │ │ qadd8mi pc, r0, r1 @ │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq r1, r2, r0, ror #11 │ │ │ │ - rsbeq r7, r0, ip, ror r0 │ │ │ │ - rsbeq r1, r2, r4, lsr #11 │ │ │ │ - rsbeq r7, r0, r0, asr #32 │ │ │ │ + rsbeq r1, r2, r4, ror #11 │ │ │ │ + rsbeq r7, r0, r0, lsl #1 │ │ │ │ + rsbeq r1, r2, r8, lsr #11 │ │ │ │ + rsbeq r7, r0, r4, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed36050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7a2dd8 │ │ │ │ blmi 7cb070 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -470842,15 +470842,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf632bd30 │ │ │ │ svclt 0x0000ebe0 │ │ │ │ strhteq pc, [fp], #-178 @ 0xffffff4e @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r2, r2, ror #10 │ │ │ │ + rsbeq r1, r2, r6, ror #10 │ │ │ │ rsbeq pc, fp, r8, ror fp @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31a384 >::_M_default_append(unsigned int)@@Base+0x977f0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r0], r5, lsl #1 │ │ │ │ @@ -470960,18 +470960,18 @@ │ │ │ │ ldr sp, [r7, sp, asr #23] │ │ │ │ strcc r6, [r1], #-2107 @ 0xfffff7c5 │ │ │ │ blle ff3efaf4 │ │ │ │ svclt 0x0000e792 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - rsbeq r1, r2, r8, lsl #8 │ │ │ │ - rsbeq r6, r0, r4, lsr #29 │ │ │ │ - rsbeq r1, r2, r4, ror #7 │ │ │ │ - rsbeq r6, r0, r0, lsl #29 │ │ │ │ + rsbeq r1, r2, ip, lsl #8 │ │ │ │ + rsbeq r6, r0, r8, lsr #29 │ │ │ │ + rsbeq r1, r2, r8, ror #7 │ │ │ │ + rsbeq r6, r0, r4, lsl #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed41cd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 1df1b8 │ │ │ │ vmov.u16 r8, d16[2] │ │ │ │ addlt fp, r4, r0, asr #22 │ │ │ │ @@ -471504,29 +471504,29 @@ │ │ │ │ svclt 0x0000e58c │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00f33333 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbeq pc, fp, ip, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq pc, fp, ip, ror #11 │ │ │ │ - rsbeq r0, r2, sl, lsr #26 │ │ │ │ - rsbeq r6, r0, r6, asr #15 │ │ │ │ - strhteq r0, [r2], #-204 @ 0xffffff34 │ │ │ │ - rsbeq r6, r0, r8, asr r7 │ │ │ │ - rsbeq r0, r2, r0, lsl #25 │ │ │ │ - strdeq r0, [r2], #-188 @ 0xffffff44 @ │ │ │ │ - mlseq r0, r8, r6, r6 │ │ │ │ - mlseq r2, r8, fp, r0 │ │ │ │ - rsbeq r6, r0, r4, lsr r6 │ │ │ │ - rsbeq r0, r2, sl, asr fp │ │ │ │ - strdeq r6, [r0], #-86 @ 0xffffffaa @ │ │ │ │ - strdeq r0, [r2], #-166 @ 0xffffff5a @ │ │ │ │ - mlseq r0, r2, r5, r6 │ │ │ │ - ldrdeq r0, [r2], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r6, r0, r4, ror r5 │ │ │ │ + rsbeq r0, r2, lr, lsr #26 │ │ │ │ + rsbeq r6, r0, sl, asr #15 │ │ │ │ + rsbeq r0, r2, r0, asr #25 │ │ │ │ + rsbeq r6, r0, ip, asr r7 │ │ │ │ + rsbeq r0, r2, r4, lsl #25 │ │ │ │ + rsbeq r0, r2, r0, lsl #24 │ │ │ │ + mlseq r0, ip, r6, r6 │ │ │ │ + mlseq r2, ip, fp, r0 │ │ │ │ + rsbeq r6, r0, r8, lsr r6 │ │ │ │ + rsbeq r0, r2, lr, asr fp │ │ │ │ + strdeq r6, [r0], #-90 @ 0xffffffa6 @ │ │ │ │ + strdeq r0, [r2], #-170 @ 0xffffff56 @ │ │ │ │ + mlseq r0, r6, r5, r6 │ │ │ │ + ldrdeq r0, [r2], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r6, r0, r8, ror r5 │ │ │ │ strtmi r9, [r0], -r8, asr #18 │ │ │ │ mrc2 3, 2, pc, cr6, cr4, {2} │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ strtmi r8, [r0], -ip, lsl #4 │ │ │ │ @ instruction: 0xf838f361 │ │ │ │ movwmi r9, #36110 @ 0x8d0e │ │ │ │ ldc 1, cr13, [r5, #408] @ 0x198 │ │ │ │ @@ -471836,37 +471836,37 @@ │ │ │ │ blvs 35b634 >::_M_default_append(unsigned int)@@Base+0xd8aa0> │ │ │ │ svclt 0x0000e5aa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ - mlseq r2, ip, r9, r0 │ │ │ │ - rsbeq r6, r0, r6, lsr r4 │ │ │ │ - strhteq r3, [r0], #-20 @ 0xffffffec │ │ │ │ - rsbeq r0, r2, r6, lsl #18 │ │ │ │ - rsbeq r6, r0, r2, lsr #7 │ │ │ │ - rsbeq r0, r2, sl, asr #17 │ │ │ │ - rsbeq r6, r0, r6, ror #6 │ │ │ │ - rsbeq r3, r0, r4, lsl #2 │ │ │ │ - rsbeq r0, r2, ip, lsl r8 │ │ │ │ - rsbeq r0, r2, r8, lsr r7 │ │ │ │ - ldrdeq r6, [r0], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r0, r2, r8, lsl r7 │ │ │ │ - strhteq r6, [r0], #-20 @ 0xffffffec │ │ │ │ - strdeq r0, [r2], #-106 @ 0xffffff96 @ │ │ │ │ - mlseq r0, r4, r1, r6 │ │ │ │ - mlseq r2, r4, r6, r0 │ │ │ │ - rsbeq r6, r0, r0, lsr r1 │ │ │ │ - rsbeq r0, r2, lr, asr r6 │ │ │ │ - strdeq r6, [r0], #-10 @ │ │ │ │ - rsbeq r0, r2, lr, lsr r6 │ │ │ │ - ldrdeq r6, [r0], #-10 @ │ │ │ │ - rsbeq r0, r2, lr, ror #11 │ │ │ │ - rsbeq r6, r0, sl, lsl #1 │ │ │ │ + rsbeq r0, r2, r0, lsr #19 │ │ │ │ + rsbeq r6, r0, sl, lsr r4 │ │ │ │ + strhteq r3, [r0], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq r0, r2, sl, lsl #18 │ │ │ │ + rsbeq r6, r0, r6, lsr #7 │ │ │ │ + rsbeq r0, r2, lr, asr #17 │ │ │ │ + rsbeq r6, r0, sl, ror #6 │ │ │ │ + rsbeq r3, r0, r8, lsl #2 │ │ │ │ + rsbeq r0, r2, r0, lsr #16 │ │ │ │ + rsbeq r0, r2, ip, lsr r7 │ │ │ │ + ldrdeq r6, [r0], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r0, r2, ip, lsl r7 │ │ │ │ + strhteq r6, [r0], #-24 @ 0xffffffe8 │ │ │ │ + strdeq r0, [r2], #-110 @ 0xffffff92 @ │ │ │ │ + mlseq r0, r8, r1, r6 │ │ │ │ + mlseq r2, r8, r6, r0 │ │ │ │ + rsbeq r6, r0, r4, lsr r1 │ │ │ │ + rsbeq r0, r2, r2, ror #12 │ │ │ │ + strdeq r6, [r0], #-14 @ │ │ │ │ + rsbeq r0, r2, r2, asr #12 │ │ │ │ + ldrdeq r6, [r0], #-14 @ │ │ │ │ + strdeq r0, [r2], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r6, r0, lr, lsl #1 │ │ │ │ vrsubhn.i16 d4, , q8 │ │ │ │ @ instruction: 0x4620fa95 │ │ │ │ cdp2 3, 6, cr15, cr14, cr5, {2} │ │ │ │ vmov.f64 d9, #14 @ 0x40700000 3.750 │ │ │ │ @ instruction: 0xf893fb40 │ │ │ │ blcs 1bac084 │ │ │ │ subhi pc, sp, r2 │ │ │ │ @@ -472023,22 +472023,22 @@ │ │ │ │ ldc2l 6, cr15, [sl, #-220] @ 0xffffff24 │ │ │ │ stmdbls lr, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6374478 │ │ │ │ blls 59f980 │ │ │ │ ldmdblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r0, r2, r4, lsr #7 │ │ │ │ - rsbeq r0, r2, ip, ror #6 │ │ │ │ - rsbeq r0, r2, r4, lsr #6 │ │ │ │ - rsbeq r5, r0, r0, asr #27 │ │ │ │ - rsbeq r0, r2, ip, asr #5 │ │ │ │ - rsbeq r5, r0, r8, ror #26 │ │ │ │ - rsbeq r0, r2, ip, lsr #5 │ │ │ │ - rsbeq r5, r0, r8, asr #26 │ │ │ │ + rsbeq r0, r2, r8, lsr #7 │ │ │ │ + rsbeq r0, r2, r0, ror r3 │ │ │ │ + rsbeq r0, r2, r8, lsr #6 │ │ │ │ + rsbeq r5, r0, r4, asr #27 │ │ │ │ + ldrdeq r0, [r2], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r5, r0, ip, ror #26 │ │ │ │ + strhteq r0, [r2], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq r5, r0, ip, asr #26 │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ blls 6f1a54 │ │ │ │ stmdble r2, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf47f2b06 │ │ │ │ andcs sl, r0, #264 @ 0x108 │ │ │ │ stmdavs r0!, {r0, r5, r7, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf844f3a7 │ │ │ │ @@ -472233,18 +472233,18 @@ │ │ │ │ blls 780b40 │ │ │ │ @ instruction: 0xf0403301 │ │ │ │ @ instruction: 0xe19d81b1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ - rsbeq r0, r2, r4, lsl #4 │ │ │ │ - rsbeq r5, r0, r0, lsr #25 │ │ │ │ - rsbeq r0, r2, r4, ror #3 │ │ │ │ - rsbeq r5, r0, r0, lsl #25 │ │ │ │ + rsbeq r0, r2, r8, lsl #4 │ │ │ │ + rsbeq r5, r0, r4, lsr #25 │ │ │ │ + rsbeq r0, r2, r8, ror #3 │ │ │ │ + rsbeq r5, r0, r4, lsl #25 │ │ │ │ blcs 247128 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, sl, r0 │ │ │ │ ldmdavs fp!, {r3, r4, r8, r9, ip, pc}^ │ │ │ │ ldc 2, cr2, [pc] @ 1e04a8 │ │ │ │ @ instruction: 0x46907bbb │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ @@ -472624,15 +472624,15 @@ │ │ │ │ svclt 0x0000e6b5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - strdeq pc, [r1], #-182 @ 0xffffff4a @ │ │ │ │ + strdeq pc, [r1], #-186 @ 0xffffff46 @ │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ vstr d5, [sp, #208] @ 0xd0 │ │ │ │ @ instruction: 0xf3d84b32 │ │ │ │ vldr d15, [sp, #780] @ 0x30c │ │ │ │ @ instruction: 0x46054b32 │ │ │ │ blpl f1c134 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @@ -472922,22 +472922,22 @@ │ │ │ │ addmi r4, pc, r0 │ │ │ │ smlsdxle sl, r1, sp, r3 │ │ │ │ svccc 0x00e570a3 │ │ │ │ mvnpl r8, pc, lsl r5 │ │ │ │ svccc 0x00d51eb8 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq pc, r1, r2, lsr #11 │ │ │ │ - rsbeq r5, r0, lr, lsr r0 │ │ │ │ - rsbeq pc, r1, r2, asr #10 │ │ │ │ - ldrdeq r4, [r0], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq pc, r1, r2, lsr #10 │ │ │ │ - strhteq r4, [r0], #-254 @ 0xffffff02 │ │ │ │ - rsbeq pc, r1, r6, ror #9 │ │ │ │ - rsbeq r4, r0, r2, lsl #31 │ │ │ │ + rsbeq pc, r1, r6, lsr #11 │ │ │ │ + rsbeq r5, r0, r2, asr #32 │ │ │ │ + rsbeq pc, r1, r6, asr #10 │ │ │ │ + rsbeq r4, r0, r2, ror #31 │ │ │ │ + rsbeq pc, r1, r6, lsr #10 │ │ │ │ + rsbeq r4, r0, r2, asr #31 │ │ │ │ + rsbeq pc, r1, sl, ror #9 │ │ │ │ + rsbeq r4, r0, r6, lsl #31 │ │ │ │ blvc c1c5d4 │ │ │ │ blpl 21ca4c │ │ │ │ blvs b9c5dc │ │ │ │ blpl 135c858 │ │ │ │ blvs ff35ca50 │ │ │ │ blx 61cb48 │ │ │ │ smlawbhi r4, r0, r2, pc @ │ │ │ │ @@ -473185,28 +473185,28 @@ │ │ │ │ stmdbls lr, {r0, r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf6364478 │ │ │ │ blls 5a0754 │ │ │ │ stmdalt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - rsbeq pc, r1, ip, lsr #5 │ │ │ │ - rsbeq r4, r0, r8, asr #26 │ │ │ │ - rsbeq pc, r1, ip, lsl #5 │ │ │ │ - rsbeq r4, r0, r8, lsr #26 │ │ │ │ - rsbeq pc, r1, ip, lsl #4 │ │ │ │ - rsbeq r4, r0, r8, lsr #25 │ │ │ │ - rsbeq pc, r1, r0, ror r1 @ │ │ │ │ - rsbeq r4, r0, ip, lsl #24 │ │ │ │ - rsbeq pc, r1, lr, lsl r1 @ │ │ │ │ - strhteq r4, [r0], #-186 @ 0xffffff46 │ │ │ │ - ldrdeq pc, [r1], #-4 @ │ │ │ │ - rsbeq r4, r0, r0, ror fp │ │ │ │ - rsbeq pc, r1, r0, lsl #1 │ │ │ │ - rsbeq r4, r0, ip, lsl fp │ │ │ │ + strhteq pc, [r1], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r4, r0, ip, asr #26 │ │ │ │ + mlseq r1, r0, r2, pc @ │ │ │ │ + rsbeq r4, r0, ip, lsr #26 │ │ │ │ + rsbeq pc, r1, r0, lsl r2 @ │ │ │ │ + rsbeq r4, r0, ip, lsr #25 │ │ │ │ + rsbeq pc, r1, r4, ror r1 @ │ │ │ │ + rsbeq r4, r0, r0, lsl ip │ │ │ │ + rsbeq pc, r1, r2, lsr #2 │ │ │ │ + strhteq r4, [r0], #-190 @ 0xffffff42 │ │ │ │ + ldrdeq pc, [r1], #-8 @ │ │ │ │ + rsbeq r4, r0, r4, ror fp │ │ │ │ + rsbeq pc, r1, r4, lsl #1 │ │ │ │ + rsbeq r4, r0, r0, lsr #22 │ │ │ │ @ instruction: 0xf640900e │ │ │ │ ldmmi r3!, {r0, r1, r3, r5, r6, r7, r8, ip}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r2], {54} @ 0x36 │ │ │ │ stmdbls lr, {r0, r4, r5, r6, r7, fp, lr} │ │ │ │ @ instruction: 0xf6364478 │ │ │ │ blls 5a06f0 │ │ │ │ @@ -473443,47 +473443,47 @@ │ │ │ │ @ instruction: 0x4638611d │ │ │ │ blx fec9e496 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ andcs r8, r0, #53739520 @ 0x3340000 │ │ │ │ eorls r9, r8, #83968 @ 0x14800 │ │ │ │ ldmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ... │ │ │ │ - rsbeq pc, r1, ip, lsl r0 @ │ │ │ │ - strhteq r4, [r0], #-168 @ 0xffffff58 │ │ │ │ - ldrdeq lr, [r1], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r4, r0, r2, ror sl │ │ │ │ - mlseq r1, lr, pc, lr @ │ │ │ │ - rsbeq r4, r0, sl, lsr sl │ │ │ │ - rsbeq lr, r1, lr, ror pc │ │ │ │ - rsbeq r4, r0, sl, lsl sl │ │ │ │ - rsbeq lr, r1, lr, asr pc │ │ │ │ - strdeq r4, [r0], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq lr, r1, r4, lsr #30 │ │ │ │ - rsbeq r4, r0, r0, asr #19 │ │ │ │ - rsbeq lr, r1, r4, ror pc │ │ │ │ - strhteq lr, [r1], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r4, r0, r4, asr r9 │ │ │ │ - rsbeq lr, r1, r2, lsl #29 │ │ │ │ - rsbeq r4, r0, lr, lsl r9 │ │ │ │ - rsbeq lr, r1, r2, ror #28 │ │ │ │ - strdeq r4, [r0], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq lr, r1, r2, asr #28 │ │ │ │ - ldrdeq r4, [r0], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq lr, r1, r2, lsr #28 │ │ │ │ - strhteq r4, [r0], #-142 @ 0xffffff72 │ │ │ │ - rsbeq lr, r1, r6, lsr #27 │ │ │ │ - rsbeq r4, r0, r2, asr #16 │ │ │ │ - rsbeq lr, r1, sl, lsl #27 │ │ │ │ - rsbeq r4, r0, r6, lsr #16 │ │ │ │ - rsbeq lr, r1, r0, lsl #26 │ │ │ │ - mlseq r0, ip, r7, r4 │ │ │ │ - ldrdeq lr, [r1], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r4, r0, r4, ror r7 │ │ │ │ - rsbeq lr, r1, ip, lsl #25 │ │ │ │ - rsbeq r4, r0, r8, lsr #14 │ │ │ │ + rsbeq pc, r1, r0, lsr #32 │ │ │ │ + strhteq r4, [r0], #-172 @ 0xffffff54 │ │ │ │ + ldrdeq lr, [r1], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r4, r0, r6, ror sl │ │ │ │ + rsbeq lr, r1, r2, lsr #31 │ │ │ │ + rsbeq r4, r0, lr, lsr sl │ │ │ │ + rsbeq lr, r1, r2, lsl #31 │ │ │ │ + rsbeq r4, r0, lr, lsl sl │ │ │ │ + rsbeq lr, r1, r2, ror #30 │ │ │ │ + strdeq r4, [r0], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq lr, r1, r8, lsr #30 │ │ │ │ + rsbeq r4, r0, r4, asr #19 │ │ │ │ + rsbeq lr, r1, r8, ror pc │ │ │ │ + strhteq lr, [r1], #-236 @ 0xffffff14 │ │ │ │ + rsbeq r4, r0, r8, asr r9 │ │ │ │ + rsbeq lr, r1, r6, lsl #29 │ │ │ │ + rsbeq r4, r0, r2, lsr #18 │ │ │ │ + rsbeq lr, r1, r6, ror #28 │ │ │ │ + rsbeq r4, r0, r2, lsl #18 │ │ │ │ + rsbeq lr, r1, r6, asr #28 │ │ │ │ + rsbeq r4, r0, r2, ror #17 │ │ │ │ + rsbeq lr, r1, r6, lsr #28 │ │ │ │ + rsbeq r4, r0, r2, asr #17 │ │ │ │ + rsbeq lr, r1, sl, lsr #27 │ │ │ │ + rsbeq r4, r0, r6, asr #16 │ │ │ │ + rsbeq lr, r1, lr, lsl #27 │ │ │ │ + rsbeq r4, r0, sl, lsr #16 │ │ │ │ + rsbeq lr, r1, r4, lsl #26 │ │ │ │ + rsbeq r4, r0, r0, lsr #15 │ │ │ │ + ldrdeq lr, [r1], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r4, r0, r8, ror r7 │ │ │ │ + mlseq r1, r0, ip, lr │ │ │ │ + rsbeq r4, r0, ip, lsr #14 │ │ │ │ ldclvc 6, cr15, [sp], #316 @ 0x13c │ │ │ │ ldclvc 6, cr15, [pc], #780 @ 1e1b0c │ │ │ │ @ instruction: 0xf04f961d │ │ │ │ strtmi r0, [lr], -r0, lsl #16 │ │ │ │ ldrls r4, [r4], #-1637 @ 0xfffff99b │ │ │ │ strmi r9, [r0, #286] @ 0x11e │ │ │ │ smlabbhi r2, r0, r2, pc @ │ │ │ │ @@ -474019,29 +474019,29 @@ │ │ │ │ ldc2 6, cr15, [ip, #212]! @ 0xd4 │ │ │ │ stmdbls lr, {r0, r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf6354478 │ │ │ │ blls 5a1a44 │ │ │ │ ldmiblt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ - ldrdeq lr, [r1], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq lr, r1, r2, lsl #9 │ │ │ │ - rsbeq r3, r0, ip, lsl pc │ │ │ │ - rsbeq lr, r1, r2, asr #8 │ │ │ │ - ldrdeq r3, [r0], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq lr, r1, r4, lsr #8 │ │ │ │ - rsbeq r3, r0, r0, asr #29 │ │ │ │ - ldrdeq lr, [r1], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq lr, r1, r2, lsl #8 │ │ │ │ - strhteq lr, [r1], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq r3, r0, ip, asr #28 │ │ │ │ - mlseq r1, r0, r3, lr │ │ │ │ - rsbeq r3, r0, ip, lsr #28 │ │ │ │ - rsbeq lr, r1, r0, ror r3 │ │ │ │ - rsbeq r3, r0, ip, lsl #28 │ │ │ │ + ldrdeq lr, [r1], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq lr, r1, r6, lsl #9 │ │ │ │ + rsbeq r3, r0, r0, lsr #30 │ │ │ │ + rsbeq lr, r1, r6, asr #8 │ │ │ │ + rsbeq r3, r0, r0, ror #29 │ │ │ │ + rsbeq lr, r1, r8, lsr #8 │ │ │ │ + rsbeq r3, r0, r4, asr #29 │ │ │ │ + ldrdeq lr, [r1], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq lr, r1, r6, lsl #8 │ │ │ │ + strhteq lr, [r1], #-52 @ 0xffffffcc │ │ │ │ + rsbeq r3, r0, r0, asr lr │ │ │ │ + mlseq r1, r4, r3, lr │ │ │ │ + rsbeq r3, r0, r0, lsr lr │ │ │ │ + rsbeq lr, r1, r4, ror r3 │ │ │ │ + rsbeq r3, r0, r0, lsl lr │ │ │ │ @ instruction: 0xf06f9a4a │ │ │ │ ldc 3, cr4, [pc] @ 1e20b8 │ │ │ │ @ instruction: 0x21017b97 │ │ │ │ @ instruction: 0x462e923a │ │ │ │ eorsls r9, ip, #352256 @ 0x56000 │ │ │ │ blhi 13ddb88 │ │ │ │ ldmib sp, {r4, r6, r9, fp, ip, pc}^ │ │ │ │ @@ -474617,50 +474617,50 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9cef635 │ │ │ │ mcrlt 7, 4, pc, cr13, cr14, {7} @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbeq sp, r1, r2, lsl sp │ │ │ │ - rsbeq r3, r0, lr, lsr #15 │ │ │ │ - rsbeq sp, r1, r0, ror #25 │ │ │ │ - rsbeq r3, r0, ip, ror r7 │ │ │ │ - rsbeq sp, r1, r0, asr #25 │ │ │ │ - rsbeq r3, r0, ip, asr r7 │ │ │ │ - rsbeq sp, r1, r4, lsl #25 │ │ │ │ - rsbeq r3, r0, r0, lsr #14 │ │ │ │ - rsbeq sp, r1, r2, asr #25 │ │ │ │ - rsbeq sp, r1, ip, lsr ip │ │ │ │ - ldrdeq r3, [r0], #-104 @ 0xffffff98 @ │ │ │ │ - subseq pc, pc, r2, lsl #4 │ │ │ │ - strdeq sp, [r1], #-188 @ 0xffffff44 @ │ │ │ │ - mlseq r0, r8, r6, r3 │ │ │ │ - ldrdeq sp, [r1], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r3, r0, sl, ror r6 │ │ │ │ - strhteq sp, [r1], #-190 @ 0xffffff42 │ │ │ │ - rsbeq r3, r0, sl, asr r6 │ │ │ │ - subseq pc, pc, ip, ror #2 │ │ │ │ - rsbeq sp, r1, lr, lsl #23 │ │ │ │ - rsbeq r3, r0, sl, lsr #12 │ │ │ │ - rsbeq r6, r1, r6, lsl r2 │ │ │ │ - rsbeq sp, r1, r4, lsr #22 │ │ │ │ - rsbeq r3, r0, r0, asr #11 │ │ │ │ - ldrdeq sp, [r1], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r3, r0, r2, ror r5 │ │ │ │ - rsbeq r4, r1, ip, lsl #9 │ │ │ │ - rsbeq sp, r1, r6, lsr #21 │ │ │ │ - rsbeq r3, r0, r2, asr #10 │ │ │ │ - rsbeq r0, r0, lr, ror #6 │ │ │ │ - rsbeq sp, r1, r4, ror sl │ │ │ │ - rsbeq r3, r0, r0, lsl r5 │ │ │ │ - rsbeq sp, r1, sl, asr #20 │ │ │ │ - rsbeq r3, r0, r6, ror #9 │ │ │ │ - rsbeq sp, r1, lr, lsl sl │ │ │ │ - strhteq r3, [r0], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq sp, r1, r6, lsl sp │ │ │ │ + strhteq r3, [r0], #-114 @ 0xffffff8e │ │ │ │ + rsbeq sp, r1, r4, ror #25 │ │ │ │ + rsbeq r3, r0, r0, lsl #15 │ │ │ │ + rsbeq sp, r1, r4, asr #25 │ │ │ │ + rsbeq r3, r0, r0, ror #14 │ │ │ │ + rsbeq sp, r1, r8, lsl #25 │ │ │ │ + rsbeq r3, r0, r4, lsr #14 │ │ │ │ + rsbeq sp, r1, r6, asr #25 │ │ │ │ + rsbeq sp, r1, r0, asr #24 │ │ │ │ + ldrdeq r3, [r0], #-108 @ 0xffffff94 @ │ │ │ │ + subseq pc, pc, r6, lsl #4 │ │ │ │ + rsbeq sp, r1, r0, lsl #24 │ │ │ │ + mlseq r0, ip, r6, r3 │ │ │ │ + rsbeq sp, r1, r2, ror #23 │ │ │ │ + rsbeq r3, r0, lr, ror r6 │ │ │ │ + rsbeq sp, r1, r2, asr #23 │ │ │ │ + rsbeq r3, r0, lr, asr r6 │ │ │ │ + subseq pc, pc, r0, ror r1 @ │ │ │ │ + mlseq r1, r2, fp, sp │ │ │ │ + rsbeq r3, r0, lr, lsr #12 │ │ │ │ + rsbeq r6, r1, sl, lsl r2 │ │ │ │ + rsbeq sp, r1, r8, lsr #22 │ │ │ │ + rsbeq r3, r0, r4, asr #11 │ │ │ │ + ldrdeq sp, [r1], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r3, r0, r6, ror r5 │ │ │ │ + mlseq r1, r0, r4, r4 │ │ │ │ + rsbeq sp, r1, sl, lsr #21 │ │ │ │ + rsbeq r3, r0, r6, asr #10 │ │ │ │ + rsbeq r0, r0, r2, ror r3 │ │ │ │ + rsbeq sp, r1, r8, ror sl │ │ │ │ + rsbeq r3, r0, r4, lsl r5 │ │ │ │ + rsbeq sp, r1, lr, asr #20 │ │ │ │ + rsbeq r3, r0, sl, ror #9 │ │ │ │ + rsbeq sp, r1, r2, lsr #20 │ │ │ │ + strhteq r3, [r0], #-78 @ 0xffffffb2 │ │ │ │ tstcs r2, r2, lsl #12 │ │ │ │ vmax.u8 d20, d8, d16 │ │ │ │ stmdacs r1, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604d010 │ │ │ │ strbeq pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ teqppl sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -474932,59 +474932,59 @@ │ │ │ │ bvc ffa34d58 │ │ │ │ svccc 0x00efae14 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ ... │ │ │ │ addgt r5, pc, #10496 @ 0x2900 │ │ │ │ svccc 0x00f028f5 │ │ │ │ - rsbeq sp, r1, r0, asr r9 │ │ │ │ - rsbeq r3, r0, sl, ror #7 │ │ │ │ - strhteq r4, [r5], #-206 @ 0xffffff32 │ │ │ │ - strdeq r6, [r1], #-104 @ 0xffffff98 @ │ │ │ │ - @ instruction: 0x005fb49a │ │ │ │ - rsbeq r3, r0, r0, lsr r5 │ │ │ │ - rsbeq r5, r1, r4, ror #29 │ │ │ │ - rsbeq r7, r1, sl, ror r0 │ │ │ │ - rsbeq r7, r1, r0, ror r0 │ │ │ │ - rsbeq sp, r1, r0, lsl #16 │ │ │ │ - mlseq r0, ip, r2, r3 │ │ │ │ - strdeq sp, [r1], #-116 @ 0xffffff8c @ │ │ │ │ - mlseq r1, r2, r7, sp │ │ │ │ - rsbeq r3, r0, lr, lsr #4 │ │ │ │ - rsbeq sp, r1, sl, ror r7 │ │ │ │ - rsbeq r3, r0, r6, lsl r2 │ │ │ │ - rsbeq sp, r1, ip, asr r7 │ │ │ │ - strdeq r3, [r0], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq sp, r1, r2, lsr #13 │ │ │ │ - rsbeq r3, r0, lr, lsr r1 │ │ │ │ - rsbeq sp, r1, r4, lsl #13 │ │ │ │ - rsbeq r3, r0, lr, lsl r1 │ │ │ │ - rsbeq sp, r1, r2, asr r6 │ │ │ │ - rsbeq r3, r0, lr, ror #1 │ │ │ │ - rsbeq sp, r1, r6, lsr r6 │ │ │ │ - ldrdeq r3, [r0], #-2 @ │ │ │ │ - rsbeq sp, r1, r0, ror #11 │ │ │ │ - rsbeq r3, r0, ip, ror r0 │ │ │ │ - rsbeq sp, r1, lr, asr #11 │ │ │ │ - rsbeq sp, r1, lr, lsl #11 │ │ │ │ - rsbeq r3, r0, sl, lsr #32 │ │ │ │ - rsbeq sp, r1, r0, ror #10 │ │ │ │ - strdeq r2, [r0], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq sp, r1, r2, asr #10 │ │ │ │ - ldrdeq r2, [r0], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq sp, r1, r4, asr r9 │ │ │ │ + rsbeq r3, r0, lr, ror #7 │ │ │ │ + rsbeq r4, r5, r2, asr #25 │ │ │ │ + strdeq r6, [r1], #-108 @ 0xffffff94 @ │ │ │ │ + @ instruction: 0x005fb49e │ │ │ │ + rsbeq r3, r0, r4, lsr r5 │ │ │ │ + rsbeq r5, r1, r8, ror #29 │ │ │ │ + rsbeq r7, r1, lr, ror r0 │ │ │ │ + rsbeq r7, r1, r4, ror r0 │ │ │ │ + rsbeq sp, r1, r4, lsl #16 │ │ │ │ + rsbeq r3, r0, r0, lsr #5 │ │ │ │ + strdeq sp, [r1], #-120 @ 0xffffff88 @ │ │ │ │ + mlseq r1, r6, r7, sp │ │ │ │ + rsbeq r3, r0, r2, lsr r2 │ │ │ │ + rsbeq sp, r1, lr, ror r7 │ │ │ │ + rsbeq r3, r0, sl, lsl r2 │ │ │ │ + rsbeq sp, r1, r0, ror #14 │ │ │ │ + strdeq r3, [r0], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq sp, r1, r6, lsr #13 │ │ │ │ + rsbeq r3, r0, r2, asr #2 │ │ │ │ + rsbeq sp, r1, r8, lsl #13 │ │ │ │ + rsbeq r3, r0, r2, lsr #2 │ │ │ │ + rsbeq sp, r1, r6, asr r6 │ │ │ │ + strdeq r3, [r0], #-2 @ │ │ │ │ + rsbeq sp, r1, sl, lsr r6 │ │ │ │ + ldrdeq r3, [r0], #-6 @ │ │ │ │ + rsbeq sp, r1, r4, ror #11 │ │ │ │ + rsbeq r3, r0, r0, lsl #1 │ │ │ │ + ldrdeq sp, [r1], #-82 @ 0xffffffae @ │ │ │ │ + mlseq r1, r2, r5, sp │ │ │ │ + rsbeq r3, r0, lr, lsr #32 │ │ │ │ + rsbeq sp, r1, r4, ror #10 │ │ │ │ + rsbeq r3, r0, r0 │ │ │ │ + rsbeq sp, r1, r6, asr #10 │ │ │ │ + rsbeq r2, r0, r2, ror #31 │ │ │ │ stmdami r7, {r2, r9, sl, lr} │ │ │ │ cmpppl pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 1, pc, cr14, cr4, {1} │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf6344478 │ │ │ │ @ instruction: 0xf7fefef9 │ │ │ │ svclt 0x0000bbb8 │ │ │ │ - rsbeq sp, r1, r4, ror r4 │ │ │ │ - rsbeq r2, r0, r0, lsl pc │ │ │ │ + rsbeq sp, r1, r8, ror r4 │ │ │ │ + rsbeq r2, r0, r4, lsl pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3a178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r4, lsr #10 │ │ │ │ strcc pc, [r0, #-2271]! @ 0xfffff721 │ │ │ │ ldrbtmi r2, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @@ -475311,88 +475311,88 @@ │ │ │ │ svccc 0x00e99999 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq fp, fp, r6, lsl #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r1, ip, lsr r4 │ │ │ │ + rsbeq sp, r1, r0, asr #8 │ │ │ │ @ instruction: 0xffffc421 │ │ │ │ - mlseq r1, lr, r4, sp │ │ │ │ - rsbeq sp, r1, r2, ror #9 │ │ │ │ + rsbeq sp, r1, r2, lsr #9 │ │ │ │ + rsbeq sp, r1, r6, ror #9 │ │ │ │ @ instruction: 0x000008b1 │ │ │ │ - rsbeq sp, r1, r8, lsr #7 │ │ │ │ - rsbeq r2, r0, r2, asr #28 │ │ │ │ + rsbeq sp, r1, ip, lsr #7 │ │ │ │ + rsbeq r2, r0, r6, asr #28 │ │ │ │ ldrdeq fp, [fp], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq sp, r1, ip, ror #6 │ │ │ │ - rsbeq r2, r0, r6, lsl #28 │ │ │ │ + rsbeq sp, r1, r0, ror r3 │ │ │ │ + rsbeq r2, r0, sl, lsl #28 │ │ │ │ @ instruction: 0xffffbdcf │ │ │ │ @ instruction: 0xffffbd27 │ │ │ │ - rsbeq sp, r1, r6, lsr #6 │ │ │ │ - rsbeq r2, r0, r0, asr #27 │ │ │ │ - rsbeq sp, r1, r8, lsl #6 │ │ │ │ - rsbeq r2, r0, r2, lsr #27 │ │ │ │ + rsbeq sp, r1, sl, lsr #6 │ │ │ │ + rsbeq r2, r0, r4, asr #27 │ │ │ │ + rsbeq sp, r1, ip, lsl #6 │ │ │ │ + rsbeq r2, r0, r6, lsr #27 │ │ │ │ @ instruction: 0xffffbc7f │ │ │ │ @ instruction: 0xffffbc27 │ │ │ │ - rsbeq sp, r1, r4, asr #5 │ │ │ │ - rsbeq r2, r0, r0, ror #26 │ │ │ │ - rsbeq sp, r1, sl, lsr #5 │ │ │ │ - rsbeq r2, r0, r6, asr #26 │ │ │ │ + rsbeq sp, r1, r8, asr #5 │ │ │ │ + rsbeq r2, r0, r4, ror #26 │ │ │ │ + rsbeq sp, r1, lr, lsr #5 │ │ │ │ + rsbeq r2, r0, sl, asr #26 │ │ │ │ @ instruction: 0xffffbbb5 │ │ │ │ - rsbeq sp, r1, lr, ror r2 │ │ │ │ - rsbeq r2, r0, sl, lsl sp │ │ │ │ + rsbeq sp, r1, r2, lsl #5 │ │ │ │ + rsbeq r2, r0, lr, lsl sp │ │ │ │ @ instruction: 0xffffb97f │ │ │ │ - rsbeq sp, r1, ip, lsr #7 │ │ │ │ - rsbeq sp, r1, r0, ror r3 │ │ │ │ - rsbeq sl, r1, sl, ror r3 │ │ │ │ - strhteq sp, [r1], #-50 @ 0xffffffce │ │ │ │ - rsbeq sp, r1, sl, lsl #4 │ │ │ │ - rsbeq r2, r0, r6, lsr #25 │ │ │ │ - rsbeq sp, r1, ip, ror #3 │ │ │ │ - rsbeq r2, r0, r6, lsl #25 │ │ │ │ + strhteq sp, [r1], #-48 @ 0xffffffd0 │ │ │ │ + rsbeq sp, r1, r4, ror r3 │ │ │ │ + rsbeq sl, r1, lr, ror r3 │ │ │ │ + strhteq sp, [r1], #-54 @ 0xffffffca │ │ │ │ + rsbeq sp, r1, lr, lsl #4 │ │ │ │ + rsbeq r2, r0, sl, lsr #25 │ │ │ │ + strdeq sp, [r1], #-16 @ │ │ │ │ + rsbeq r2, r0, sl, lsl #25 │ │ │ │ + rsbeq sl, r1, r6, ror #6 │ │ │ │ + rsbeq sp, r1, r4, ror r3 │ │ │ │ + rsbeq sp, r1, sl, lsr #3 │ │ │ │ + rsbeq r2, r0, r6, asr #24 │ │ │ │ + mlseq r1, r0, r1, sp │ │ │ │ + rsbeq r2, r0, ip, lsr #24 │ │ │ │ + rsbeq sp, r1, sl, ror r3 │ │ │ │ + rsbeq sp, r1, ip, lsr r3 │ │ │ │ + rsbeq sp, r1, ip, asr #2 │ │ │ │ + rsbeq r2, r0, r8, ror #23 │ │ │ │ + rsbeq sp, r1, sl, asr r3 │ │ │ │ + rsbeq sp, r1, lr, lsr #7 │ │ │ │ + rsbeq sp, r1, r8, lsl #2 │ │ │ │ + rsbeq r2, r0, r4, lsr #23 │ │ │ │ + rsbeq sl, r1, r6, lsl r3 │ │ │ │ + rsbeq sp, r1, r8, lsl #7 │ │ │ │ + rsbeq sp, r1, r0, asr #1 │ │ │ │ + rsbeq r2, r0, ip, asr fp │ │ │ │ rsbeq sl, r1, r2, ror #6 │ │ │ │ - rsbeq sp, r1, r0, ror r3 │ │ │ │ - rsbeq sp, r1, r6, lsr #3 │ │ │ │ - rsbeq r2, r0, r2, asr #24 │ │ │ │ - rsbeq sp, r1, ip, lsl #3 │ │ │ │ - rsbeq r2, r0, r8, lsr #24 │ │ │ │ - rsbeq sp, r1, r6, ror r3 │ │ │ │ - rsbeq sp, r1, r8, lsr r3 │ │ │ │ - rsbeq sp, r1, r8, asr #2 │ │ │ │ - rsbeq r2, r0, r4, ror #23 │ │ │ │ - rsbeq sp, r1, r6, asr r3 │ │ │ │ - rsbeq sp, r1, sl, lsr #7 │ │ │ │ - rsbeq sp, r1, r4, lsl #2 │ │ │ │ - rsbeq r2, r0, r0, lsr #23 │ │ │ │ - rsbeq sl, r1, r2, lsl r3 │ │ │ │ - rsbeq sp, r1, r4, lsl #7 │ │ │ │ - strhteq sp, [r1], #-12 │ │ │ │ - rsbeq r2, r0, r8, asr fp │ │ │ │ - rsbeq sl, r1, lr, asr r3 │ │ │ │ - rsbeq sp, r1, r0, ror #6 │ │ │ │ - rsbeq sp, r1, r8, ror r0 │ │ │ │ - rsbeq r2, r0, r4, lsl fp │ │ │ │ - strhteq sl, [r1], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq sp, r1, r4, asr #6 │ │ │ │ - rsbeq sp, r1, r4, lsr r0 │ │ │ │ - ldrdeq r2, [r0], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq sp, r1, r6, lsl r0 │ │ │ │ - rsbeq sp, r1, r8, ror #2 │ │ │ │ - strhteq sl, [r1], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq sp, r1, r8, lsl #6 │ │ │ │ - ldrdeq ip, [r1], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r2, r0, r0, ror sl │ │ │ │ - strdeq sp, [r1], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq sp, r1, r8, lsr r3 │ │ │ │ - mlseq r1, r0, pc, ip @ │ │ │ │ - rsbeq r2, r0, ip, lsr #20 │ │ │ │ - rsbeq sl, r1, ip, lsr #7 │ │ │ │ - rsbeq sp, r1, r2, lsr #6 │ │ │ │ - rsbeq ip, r1, r4, asr pc │ │ │ │ - strdeq r2, [r0], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq sp, r1, r4, ror #6 │ │ │ │ + rsbeq sp, r1, ip, ror r0 │ │ │ │ + rsbeq r2, r0, r8, lsl fp │ │ │ │ + rsbeq sl, r1, r2, asr #7 │ │ │ │ + rsbeq sp, r1, r8, asr #6 │ │ │ │ + rsbeq sp, r1, r8, lsr r0 │ │ │ │ + ldrdeq r2, [r0], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq sp, r1, sl, lsl r0 │ │ │ │ + rsbeq sp, r1, ip, ror #2 │ │ │ │ + rsbeq sl, r1, r2, asr #7 │ │ │ │ + rsbeq sp, r1, ip, lsl #6 │ │ │ │ + ldrdeq ip, [r1], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r2, r0, r4, ror sl │ │ │ │ + strdeq sp, [r1], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq sp, r1, ip, lsr r3 │ │ │ │ + mlseq r1, r4, pc, ip @ │ │ │ │ + rsbeq r2, r0, r0, lsr sl │ │ │ │ + strhteq sl, [r1], #-48 @ 0xffffffd0 │ │ │ │ + rsbeq sp, r1, r6, lsr #6 │ │ │ │ + rsbeq ip, r1, r8, asr pc │ │ │ │ + strdeq r2, [r0], #-148 @ 0xffffff6c @ │ │ │ │ tstcs r1, r0, lsl #12 │ │ │ │ @ instruction: 0xf1054a92 │ │ │ │ stmib sp, {r2, r3, r4, r6, r8, r9}^ │ │ │ │ ldrtmi r1, [r8], -r0, lsl #12 │ │ │ │ ldrbtmi r4, [sl], #-2448 @ 0xfffff670 │ │ │ │ strvs lr, [r2], -sp, asr #19 │ │ │ │ vqshl.u8 q10, , q3 │ │ │ │ @@ -475532,52 +475532,52 @@ │ │ │ │ ldr pc, [r3], #-2727 @ 0xfffff559 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - strhteq sp, [r1], #-18 @ 0xffffffee │ │ │ │ - rsbeq sp, r1, ip, ror #3 │ │ │ │ - rsbeq ip, r1, r6, asr #27 │ │ │ │ - rsbeq r2, r0, r2, ror #16 │ │ │ │ - ldrdeq sp, [r1], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq sp, r1, ip, lsl #4 │ │ │ │ - rsbeq ip, r1, ip, lsl #27 │ │ │ │ - rsbeq r2, r0, r8, lsr #16 │ │ │ │ - strdeq sp, [r1], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq sp, r1, ip, asr #4 │ │ │ │ - rsbeq ip, r1, r8, asr #26 │ │ │ │ - rsbeq r2, r0, r4, ror #15 │ │ │ │ - rsbeq sp, r1, r2, lsr r2 │ │ │ │ - rsbeq sp, r1, r0, lsl #5 │ │ │ │ - rsbeq ip, r1, r4, lsl #26 │ │ │ │ - rsbeq r2, r0, r0, lsr #15 │ │ │ │ - rsbeq sp, r1, r0, ror #4 │ │ │ │ - mlseq r1, r2, r2, sp │ │ │ │ - rsbeq ip, r1, sl, asr #25 │ │ │ │ - rsbeq r2, r0, r6, ror #14 │ │ │ │ - rsbeq sp, r1, r0, lsl #5 │ │ │ │ - strhteq sp, [r1], #-42 @ 0xffffffd6 │ │ │ │ - mlseq r1, r0, ip, ip │ │ │ │ - rsbeq r2, r0, ip, lsr #14 │ │ │ │ - rsbeq sp, r1, r8, lsr #5 │ │ │ │ - ldrdeq sp, [r1], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq ip, r1, r6, asr ip │ │ │ │ - strdeq r2, [r0], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq sp, r1, lr, asr r3 │ │ │ │ - rsbeq sp, r1, r8, lsr r3 │ │ │ │ - rsbeq sp, r1, r0, asr #5 │ │ │ │ - rsbeq ip, r1, r4, lsl ip │ │ │ │ - strhteq r2, [r0], #-96 @ 0xffffffa0 │ │ │ │ - strhteq sp, [r1], #-54 @ 0xffffffca │ │ │ │ - rsbeq sp, r1, r4, lsl r3 │ │ │ │ - rsbeq sp, r1, r6, lsl #7 │ │ │ │ - ldrdeq ip, [r1], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r2, r0, ip, ror #12 │ │ │ │ + strhteq sp, [r1], #-22 @ 0xffffffea │ │ │ │ + strdeq sp, [r1], #-16 @ │ │ │ │ + rsbeq ip, r1, sl, asr #27 │ │ │ │ + rsbeq r2, r0, r6, ror #16 │ │ │ │ + ldrdeq sp, [r1], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq sp, r1, r0, lsl r2 │ │ │ │ + mlseq r1, r0, sp, ip │ │ │ │ + rsbeq r2, r0, ip, lsr #16 │ │ │ │ + strdeq sp, [r1], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq sp, r1, r0, asr r2 │ │ │ │ + rsbeq ip, r1, ip, asr #26 │ │ │ │ + rsbeq r2, r0, r8, ror #15 │ │ │ │ + rsbeq sp, r1, r6, lsr r2 │ │ │ │ + rsbeq sp, r1, r4, lsl #5 │ │ │ │ + rsbeq ip, r1, r8, lsl #26 │ │ │ │ + rsbeq r2, r0, r4, lsr #15 │ │ │ │ + rsbeq sp, r1, r4, ror #4 │ │ │ │ + mlseq r1, r6, r2, sp │ │ │ │ + rsbeq ip, r1, lr, asr #25 │ │ │ │ + rsbeq r2, r0, sl, ror #14 │ │ │ │ + rsbeq sp, r1, r4, lsl #5 │ │ │ │ + strhteq sp, [r1], #-46 @ 0xffffffd2 │ │ │ │ + mlseq r1, r4, ip, ip │ │ │ │ + rsbeq r2, r0, r0, lsr r7 │ │ │ │ + rsbeq sp, r1, ip, lsr #5 │ │ │ │ + rsbeq sp, r1, r2, ror #5 │ │ │ │ + rsbeq ip, r1, sl, asr ip │ │ │ │ + strdeq r2, [r0], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq sp, r1, r2, ror #6 │ │ │ │ + rsbeq sp, r1, ip, lsr r3 │ │ │ │ + rsbeq sp, r1, r4, asr #5 │ │ │ │ + rsbeq ip, r1, r8, lsl ip │ │ │ │ + strhteq r2, [r0], #-100 @ 0xffffff9c │ │ │ │ + strhteq sp, [r1], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq sp, r1, r8, lsl r3 │ │ │ │ + rsbeq sp, r1, sl, lsl #7 │ │ │ │ + ldrdeq ip, [r1], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r2, r0, r0, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed3aac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx 16218ce │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -475587,16 +475587,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf974f634 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6344478 │ │ │ │ blls 2621b4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq ip, r1, r0, ror #21 │ │ │ │ - rsbeq r2, r0, ip, ror r5 │ │ │ │ + rsbeq ip, r1, r4, ror #21 │ │ │ │ + rsbeq r2, r0, r0, lsl #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed3ab14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ vmax.s d4, d14, d8 │ │ │ │ stcne 13, cr15, [r1, #-668] @ 0xfffffd64 │ │ │ │ @@ -475609,16 +475609,16 @@ │ │ │ │ stmdami r6, {r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbtmi r2, [r8], #-509 @ 0xfffffe03 │ │ │ │ @ instruction: 0xf634300c │ │ │ │ stmdami r4, {r0, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 221224 │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - rsbeq sp, r1, sl, asr #4 │ │ │ │ - rsbeq r2, r0, lr, lsl r5 │ │ │ │ + rsbeq sp, r1, lr, asr #4 │ │ │ │ + rsbeq r2, r0, r2, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3ab68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ ldc2l 2, cr15, [ip, #-248]! @ 0xffffff08 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @@ -475643,18 +475643,18 @@ │ │ │ │ stmdami r8, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbtmi r2, [r8], #-482 @ 0xfffffe1e │ │ │ │ @ instruction: 0xf634300c │ │ │ │ stmdami r6, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9bcf634 │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ - strdeq sp, [r1], #-30 @ 0xffffffe2 @ │ │ │ │ - ldrdeq r2, [r0], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq sp, r1, r2, asr #3 │ │ │ │ - mlseq r0, r6, r4, r2 │ │ │ │ + rsbeq sp, r1, r2, lsl #4 │ │ │ │ + ldrdeq r2, [r0], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq sp, r1, r6, asr #3 │ │ │ │ + mlseq r0, sl, r4, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3abf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 767980 │ │ │ │ blmi 78fc18 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -475675,15 +475675,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ cdp 6, 0, cr15, cr12, cr13, {1} │ │ │ │ rsbeq fp, fp, sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r1, r8, lsl #3 │ │ │ │ + rsbeq sp, r1, ip, lsl #3 │ │ │ │ ldrdeq sl, [fp], #-242 @ 0xffffff0e @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed46694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 1e3b7c │ │ │ │ vmov.u16 r8, d16[2] │ │ │ │ @@ -476312,22 +476312,22 @@ │ │ │ │ svclt 0x0000e4bf │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ rsbeq sl, fp, ip, ror #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sl, fp, sl, asr #24 │ │ │ │ - rsbeq ip, r1, ip, lsr #23 │ │ │ │ - rsbeq ip, r1, r6, lsl #18 │ │ │ │ - rsbeq r7, r1, r4, ror ip │ │ │ │ - rsbeq ip, r1, sl, ror r8 │ │ │ │ - rsbeq ip, r1, r2, lsl #15 │ │ │ │ - rsbeq r1, r0, r6, asr sl │ │ │ │ - rsbeq ip, r1, r4, ror #14 │ │ │ │ - rsbeq r1, r0, r8, lsr sl │ │ │ │ + strhteq ip, [r1], #-176 @ 0xffffff50 │ │ │ │ + rsbeq ip, r1, sl, lsl #18 │ │ │ │ + rsbeq r7, r1, r8, ror ip │ │ │ │ + rsbeq ip, r1, lr, ror r8 │ │ │ │ + rsbeq ip, r1, r6, lsl #15 │ │ │ │ + rsbeq r1, r0, sl, asr sl │ │ │ │ + rsbeq ip, r1, r8, ror #14 │ │ │ │ + rsbeq r1, r0, ip, lsr sl │ │ │ │ blls 7cac9c │ │ │ │ biceq lr, r2, #3072 @ 0xc00 │ │ │ │ bleq 21fad0 │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ @ instruction: 0x63b2f503 │ │ │ │ blvc 29f8dc >::_M_default_append(unsigned int)@@Base+0x1cd48> │ │ │ │ bleq 3dfd54 │ │ │ │ @@ -476487,40 +476487,40 @@ │ │ │ │ ldrbtmi r4, [r8], #-2078 @ 0xfffff7e2 │ │ │ │ @ instruction: 0xf633300c │ │ │ │ ldmdami sp, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx b21fda │ │ │ │ @ instruction: 0xf7ff9b05 │ │ │ │ svclt 0x0000bb56 │ │ │ │ - ldrdeq ip, [r1], #-110 @ 0xffffff92 @ │ │ │ │ - strhteq r1, [r0], #-146 @ 0xffffff6e │ │ │ │ - rsbeq ip, r1, r8, ror r6 │ │ │ │ - rsbeq r1, r0, ip, asr #18 │ │ │ │ - rsbeq ip, r1, r0, asr #12 │ │ │ │ - rsbeq r1, r0, r4, lsl r9 │ │ │ │ - rsbeq ip, r1, ip, lsl #12 │ │ │ │ - rsbeq r1, r0, r0, ror #17 │ │ │ │ - ldrdeq ip, [r1], #-94 @ 0xffffffa2 @ │ │ │ │ - strhteq r1, [r0], #-130 @ 0xffffff7e │ │ │ │ - strhteq ip, [r1], #-94 @ 0xffffffa2 │ │ │ │ - mlseq r0, r2, r8, r1 │ │ │ │ - mlseq r1, lr, r5, ip │ │ │ │ - rsbeq r1, r0, r2, ror r8 │ │ │ │ - rsbeq ip, r1, lr, ror r5 │ │ │ │ - rsbeq r1, r0, r2, asr r8 │ │ │ │ - rsbeq ip, r1, r0, ror #10 │ │ │ │ - rsbeq r1, r0, r2, lsr r8 │ │ │ │ - rsbeq ip, r1, r6, lsr #10 │ │ │ │ - strdeq r1, [r0], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq ip, r1, r6, lsl #10 │ │ │ │ - ldrdeq r1, [r0], #-122 @ 0xffffff86 @ │ │ │ │ - strhteq ip, [r1], #-66 @ 0xffffffbe │ │ │ │ - rsbeq r1, r0, r6, lsl #15 │ │ │ │ - mlseq r1, r2, r4, ip │ │ │ │ - rsbeq r1, r0, r6, ror #14 │ │ │ │ + rsbeq ip, r1, r2, ror #13 │ │ │ │ + strhteq r1, [r0], #-150 @ 0xffffff6a │ │ │ │ + rsbeq ip, r1, ip, ror r6 │ │ │ │ + rsbeq r1, r0, r0, asr r9 │ │ │ │ + rsbeq ip, r1, r4, asr #12 │ │ │ │ + rsbeq r1, r0, r8, lsl r9 │ │ │ │ + rsbeq ip, r1, r0, lsl r6 │ │ │ │ + rsbeq r1, r0, r4, ror #17 │ │ │ │ + rsbeq ip, r1, r2, ror #11 │ │ │ │ + strhteq r1, [r0], #-134 @ 0xffffff7a │ │ │ │ + rsbeq ip, r1, r2, asr #11 │ │ │ │ + mlseq r0, r6, r8, r1 │ │ │ │ + rsbeq ip, r1, r2, lsr #11 │ │ │ │ + rsbeq r1, r0, r6, ror r8 │ │ │ │ + rsbeq ip, r1, r2, lsl #11 │ │ │ │ + rsbeq r1, r0, r6, asr r8 │ │ │ │ + rsbeq ip, r1, r4, ror #10 │ │ │ │ + rsbeq r1, r0, r6, lsr r8 │ │ │ │ + rsbeq ip, r1, sl, lsr #10 │ │ │ │ + strdeq r1, [r0], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq ip, r1, sl, lsl #10 │ │ │ │ + ldrdeq r1, [r0], #-126 @ 0xffffff82 @ │ │ │ │ + strhteq ip, [r1], #-70 @ 0xffffffba │ │ │ │ + rsbeq r1, r0, sl, lsl #15 │ │ │ │ + mlseq r1, r6, r4, ip │ │ │ │ + rsbeq r1, r0, sl, ror #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3b984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff9e866c │ │ │ │ blmi ffa109c4 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -476742,63 +476742,63 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq sl, fp, lr, ror r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r1, r6, lsl #8 │ │ │ │ + rsbeq ip, r1, sl, lsl #8 │ │ │ │ @ instruction: 0xfffff5c1 │ │ │ │ - rsbeq ip, r1, r8, asr #8 │ │ │ │ - rsbeq ip, r1, lr, lsr #9 │ │ │ │ + rsbeq ip, r1, ip, asr #8 │ │ │ │ + strhteq ip, [r1], #-66 @ 0xffffffbe │ │ │ │ andeq r0, r0, pc, asr #7 │ │ │ │ - rsbeq ip, r1, r4, ror r3 │ │ │ │ - rsbeq r1, r0, r8, asr #12 │ │ │ │ + rsbeq ip, r1, r8, ror r3 │ │ │ │ + rsbeq r1, r0, ip, asr #12 │ │ │ │ rsbeq sl, fp, r2, ror #3 │ │ │ │ - rsbeq ip, r1, r0, asr #6 │ │ │ │ - rsbeq r1, r0, r4, lsl r6 │ │ │ │ + rsbeq ip, r1, r4, asr #6 │ │ │ │ + rsbeq r1, r0, r8, lsl r6 │ │ │ │ @ instruction: 0xfffff187 │ │ │ │ @ instruction: 0xfffff0e5 │ │ │ │ - rsbeq ip, r1, r2, lsl #6 │ │ │ │ - ldrdeq r1, [r0], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq ip, r1, r8, ror #5 │ │ │ │ - strhteq r1, [r0], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq ip, r1, r6, lsl #6 │ │ │ │ + ldrdeq r1, [r0], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq ip, r1, ip, ror #5 │ │ │ │ + rsbeq r1, r0, r0, asr #11 │ │ │ │ @ instruction: 0xfffff04b │ │ │ │ - rsbeq r8, r1, r8, lsr ip │ │ │ │ - rsbeq ip, r1, sl, asr #7 │ │ │ │ - mlseq r1, r2, r2, ip │ │ │ │ - rsbeq r1, r0, r6, ror #10 │ │ │ │ - rsbeq ip, r1, r8, ror r2 │ │ │ │ - rsbeq r1, r0, ip, asr #10 │ │ │ │ - rsbeq r8, r1, r8, lsr #24 │ │ │ │ - mlseq r1, r2, r3, ip │ │ │ │ - rsbeq ip, r1, r4, lsr r2 │ │ │ │ - rsbeq r1, r0, r8, lsl #10 │ │ │ │ - rsbeq ip, r1, r6, lsl #7 │ │ │ │ - rsbeq ip, r1, ip, asr #7 │ │ │ │ - strdeq ip, [r1], #-16 @ │ │ │ │ - rsbeq r1, r0, r4, asr #9 │ │ │ │ - ldrdeq ip, [r1], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r1, r0, r4, lsr #9 │ │ │ │ - mlseq r1, r4, r3, ip │ │ │ │ - rsbeq r3, r1, lr, asr ip │ │ │ │ - rsbeq ip, r1, sl, lsl #3 │ │ │ │ - rsbeq r1, r0, lr, asr r4 │ │ │ │ - rsbeq ip, r1, lr, ror #6 │ │ │ │ - rsbeq r7, r1, r0, ror #14 │ │ │ │ - rsbeq ip, r1, r0, asr #2 │ │ │ │ - rsbeq r1, r0, r4, lsl r4 │ │ │ │ - rsbeq ip, r1, r2, asr r3 │ │ │ │ - mlseq r1, r4, r3, ip │ │ │ │ - strdeq ip, [r1], #-12 @ │ │ │ │ - ldrdeq r1, [r0], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq ip, r1, ip, ror r3 │ │ │ │ - strhteq ip, [r1], #-58 @ 0xffffffc6 │ │ │ │ - strhteq ip, [r1], #-6 │ │ │ │ - rsbeq r1, r0, sl, lsl #7 │ │ │ │ + rsbeq r8, r1, ip, lsr ip │ │ │ │ + rsbeq ip, r1, lr, asr #7 │ │ │ │ + mlseq r1, r6, r2, ip │ │ │ │ + rsbeq r1, r0, sl, ror #10 │ │ │ │ + rsbeq ip, r1, ip, ror r2 │ │ │ │ + rsbeq r1, r0, r0, asr r5 │ │ │ │ + rsbeq r8, r1, ip, lsr #24 │ │ │ │ + mlseq r1, r6, r3, ip │ │ │ │ + rsbeq ip, r1, r8, lsr r2 │ │ │ │ + rsbeq r1, r0, ip, lsl #10 │ │ │ │ + rsbeq ip, r1, sl, lsl #7 │ │ │ │ + ldrdeq ip, [r1], #-48 @ 0xffffffd0 @ │ │ │ │ + strdeq ip, [r1], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r1, r0, r8, asr #9 │ │ │ │ + ldrdeq ip, [r1], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq r1, r0, r8, lsr #9 │ │ │ │ + mlseq r1, r8, r3, ip │ │ │ │ + rsbeq r3, r1, r2, ror #24 │ │ │ │ + rsbeq ip, r1, lr, lsl #3 │ │ │ │ + rsbeq r1, r0, r2, ror #8 │ │ │ │ + rsbeq ip, r1, r2, ror r3 │ │ │ │ + rsbeq r7, r1, r4, ror #14 │ │ │ │ + rsbeq ip, r1, r4, asr #2 │ │ │ │ + rsbeq r1, r0, r8, lsl r4 │ │ │ │ + rsbeq ip, r1, r6, asr r3 │ │ │ │ + mlseq r1, r8, r3, ip │ │ │ │ + rsbeq ip, r1, r0, lsl #2 │ │ │ │ + ldrdeq r1, [r0], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq ip, r1, r0, lsl #7 │ │ │ │ + strhteq ip, [r1], #-62 @ 0xffffffc2 │ │ │ │ + strhteq ip, [r1], #-10 │ │ │ │ + rsbeq r1, r0, lr, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed3bde0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -476807,16 +476807,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf632300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8a2f633 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq fp, r1, lr, lsl #31 │ │ │ │ - rsbeq r1, r0, r2, ror #4 │ │ │ │ + mlseq r1, r2, pc, fp @ │ │ │ │ + rsbeq r1, r0, r6, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed3be2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldc2 2, cr15, [sl], {61} @ 0x3d │ │ │ │ @@ -476830,16 +476830,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffbaf632 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6334478 │ │ │ │ blls 262e40 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq ip, r1, r4, asr #4 │ │ │ │ - rsbeq r1, r0, r8, lsl #4 │ │ │ │ + rsbeq ip, r1, r8, asr #4 │ │ │ │ + rsbeq r1, r0, ip, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3be84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrhadd.s d9, d13, d1 │ │ │ │ strmi pc, [r4], -sp, ror #23 │ │ │ │ @@ -476856,16 +476856,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff86f632 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6334478 │ │ │ │ blls 262dd8 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r1, r0, r0, lsr #3 │ │ │ │ + rsbeq ip, r1, r0, ror #3 │ │ │ │ + rsbeq r1, r0, r4, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3beec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7a8c74 │ │ │ │ blmi 7d0f0c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -476887,15 +476887,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf62cbd30 │ │ │ │ svclt 0x0000ec92 │ │ │ │ rsbeq r9, fp, r6, lsl sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r1, sl, r1, ip │ │ │ │ + mlseq r1, lr, r1, ip │ │ │ │ ldrdeq r9, [fp], #-204 @ 0xffffff34 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x4617b09b │ │ │ │ strbcs pc, [ip, #-2271] @ 0xfffff721 @ │ │ │ │ @@ -477235,31 +477235,31 @@ │ │ │ │ stmdbls r4!, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp} │ │ │ │ eorne pc, r3, r2, asr #16 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mlseq fp, r4, ip, r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq ip, [r1], #-6 @ │ │ │ │ - strhteq r1, [r0], #-8 │ │ │ │ + strdeq ip, [r1], #-10 @ │ │ │ │ + strhteq r1, [r0], #-12 │ │ │ │ rsbeq r9, fp, lr, asr #24 │ │ │ │ - ldrdeq ip, [r1], #-0 @ │ │ │ │ - rsbeq ip, r1, ip │ │ │ │ - rsbeq r0, r0, ip, asr #31 │ │ │ │ - rsbeq fp, r1, sl, ror #31 │ │ │ │ - rsbeq r0, r0, sl, lsr #31 │ │ │ │ - rsbeq fp, r1, r2, lsr #31 │ │ │ │ - ldrdeq fp, [r1], #-220 @ 0xffffff24 @ │ │ │ │ - ldrdeq fp, [r1], #-208 @ 0xffffff30 @ │ │ │ │ - mlseq r1, r4, sp, fp │ │ │ │ - strhteq fp, [r1], #-204 @ 0xffffff34 │ │ │ │ - rsbeq r0, r0, r0, lsl #25 │ │ │ │ - rsbeq fp, r1, r4, lsr #25 │ │ │ │ - rsbeq r0, r0, r6, ror #24 │ │ │ │ - mlseq r1, r2, ip, fp │ │ │ │ + ldrdeq ip, [r1], #-4 @ │ │ │ │ + rsbeq ip, r1, r0, lsl r0 │ │ │ │ + ldrdeq r0, [r0], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq fp, r1, lr, ror #31 │ │ │ │ + rsbeq r0, r0, lr, lsr #31 │ │ │ │ + rsbeq fp, r1, r6, lsr #31 │ │ │ │ + rsbeq fp, r1, r0, ror #27 │ │ │ │ + ldrdeq fp, [r1], #-212 @ 0xffffff2c @ │ │ │ │ + mlseq r1, r8, sp, fp │ │ │ │ + rsbeq fp, r1, r0, asr #25 │ │ │ │ + rsbeq r0, r0, r4, lsl #25 │ │ │ │ + rsbeq fp, r1, r8, lsr #25 │ │ │ │ + rsbeq r0, r0, sl, ror #24 │ │ │ │ + mlseq r1, r6, ip, fp │ │ │ │ @ instruction: 0xf8dd4644 │ │ │ │ stccs 0, cr8, [r0], {8} │ │ │ │ blls 55c810 │ │ │ │ svcls 0x00149909 │ │ │ │ ldrmi r9, [r9], #-3345 @ 0xfffff2ef │ │ │ │ @ instruction: 0xf8dd9b0e │ │ │ │ ldcls 0, cr12, [r5], {76} @ 0x4c │ │ │ │ @@ -477428,27 +477428,27 @@ │ │ │ │ blpl 3a0bec │ │ │ │ svc 0x00f8f62b │ │ │ │ vmov.f32 s18, #5 @ 0x40280000 2.625 │ │ │ │ vldr d7, [sp, #256] @ 0x100 │ │ │ │ ldrb r5, [r6], -r6, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq fp, r1, r6, lsl fp │ │ │ │ - rsbeq fp, r1, lr, lsl #21 │ │ │ │ - rsbeq r0, r0, r0, asr sl │ │ │ │ - ldrdeq fp, [r1], #-146 @ 0xffffff6e @ │ │ │ │ - mlseq r0, r4, r9, r0 │ │ │ │ - strhteq fp, [r1], #-152 @ 0xffffff68 │ │ │ │ - rsbeq r0, r0, sl, ror r9 │ │ │ │ - rsbeq fp, r1, ip, ror #18 │ │ │ │ - rsbeq r0, r0, lr, lsr #18 │ │ │ │ - rsbeq fp, r1, r2, asr r9 │ │ │ │ - rsbeq r0, r0, r4, lsl r9 │ │ │ │ - rsbeq fp, r1, r8, lsr r9 │ │ │ │ - strdeq r0, [r0], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq fp, r1, sl, lsl fp │ │ │ │ + mlseq r1, r2, sl, fp │ │ │ │ + rsbeq r0, r0, r4, asr sl │ │ │ │ + ldrdeq fp, [r1], #-150 @ 0xffffff6a @ │ │ │ │ + mlseq r0, r8, r9, r0 │ │ │ │ + strhteq fp, [r1], #-156 @ 0xffffff64 │ │ │ │ + rsbeq r0, r0, lr, ror r9 │ │ │ │ + rsbeq fp, r1, r0, ror r9 │ │ │ │ + rsbeq r0, r0, r2, lsr r9 │ │ │ │ + rsbeq fp, r1, r6, asr r9 │ │ │ │ + rsbeq r0, r0, r8, lsl r9 │ │ │ │ + rsbeq fp, r1, ip, lsr r9 │ │ │ │ + strdeq r0, [r0], #-142 @ 0xffffff72 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a0ac8 >::_M_default_append(unsigned int)@@Base+0x1df34> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r2, lsl #1 │ │ │ │ @ instruction: 0x46904611 │ │ │ │ @@ -477499,20 +477499,20 @@ │ │ │ │ @ instruction: 0xf6324478 │ │ │ │ @ instruction: 0xf8ddfb3d │ │ │ │ ldrbmi sl, [r0], -r4 │ │ │ │ ldc 0, cr11, [sp], #8 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ ... │ │ │ │ - rsbeq fp, r1, lr, lsl r8 │ │ │ │ - rsbeq r0, r0, r2, ror #15 │ │ │ │ - strdeq fp, [r1], #-120 @ 0xffffff88 @ │ │ │ │ - strhteq r0, [r0], #-124 @ 0xffffff84 │ │ │ │ - ldrdeq fp, [r1], #-116 @ 0xffffff8c @ │ │ │ │ - mlseq r0, r8, r7, r0 │ │ │ │ + rsbeq fp, r1, r2, lsr #16 │ │ │ │ + rsbeq r0, r0, r6, ror #15 │ │ │ │ + strdeq fp, [r1], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r0, r0, r0, asr #15 │ │ │ │ + ldrdeq fp, [r1], #-120 @ 0xffffff88 @ │ │ │ │ + mlseq r0, ip, r7, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3c914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdp 15, 11, cr0, cr0, cr0, {7} │ │ │ │ vcvt.f32.f64 s10, d0 │ │ │ │ @ instruction: 0xf5007b00 │ │ │ │ @ instruction: 0xb08364b2 │ │ │ │ @@ -478236,32 +478236,32 @@ │ │ │ │ svclt 0x0000e04b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbeq r8, fp, ip, ror #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r8, fp, ip, asr #29 │ │ │ │ - rsbeq fp, r1, r4, lsr #4 │ │ │ │ - strdeq fp, [r1], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq fp, r1, sl, lsl #3 │ │ │ │ - rsbeq fp, r1, r8, rrx │ │ │ │ - rsbeq r0, r0, r8, lsr #32 │ │ │ │ - rsbeq fp, r1, r2, asr #32 │ │ │ │ - rsbeq r0, r0, r4 │ │ │ │ - rsbeq fp, r1, r0, lsr #32 │ │ │ │ - subseq pc, pc, r2, ror #31 │ │ │ │ - rsbeq fp, r1, r2, lsl r0 │ │ │ │ - mlseq r1, r2, pc, sl @ │ │ │ │ - rsbeq sl, r1, sl, asr #30 │ │ │ │ - rsbeq sl, r1, r4, asr #28 │ │ │ │ - strdeq sl, [r1], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq sl, r1, ip, lsl #26 │ │ │ │ - ldrsbeq pc, [pc], #-192 @ │ │ │ │ - strdeq sl, [r1], #-192 @ 0xffffff40 @ │ │ │ │ - ldrheq pc, [pc], #-196 @ │ │ │ │ + rsbeq fp, r1, r8, lsr #4 │ │ │ │ + strdeq fp, [r1], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq fp, r1, lr, lsl #3 │ │ │ │ + rsbeq fp, r1, ip, rrx │ │ │ │ + rsbeq r0, r0, ip, lsr #32 │ │ │ │ + rsbeq fp, r1, r6, asr #32 │ │ │ │ + rsbeq r0, r0, r8 │ │ │ │ + rsbeq fp, r1, r4, lsr #32 │ │ │ │ + subseq pc, pc, r6, ror #31 │ │ │ │ + rsbeq fp, r1, r6, lsl r0 │ │ │ │ + mlseq r1, r6, pc, sl @ │ │ │ │ + rsbeq sl, r1, lr, asr #30 │ │ │ │ + rsbeq sl, r1, r8, asr #28 │ │ │ │ + strdeq sl, [r1], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq sl, r1, r0, lsl sp │ │ │ │ + ldrsbeq pc, [pc], #-196 @ │ │ │ │ + strdeq sl, [r1], #-196 @ 0xffffff3c @ │ │ │ │ + ldrheq pc, [pc], #-200 @ │ │ │ │ ldrsbtcc pc, [r0], r0 @ │ │ │ │ ldrdcs pc, [r0], #131 @ 0x83 @ │ │ │ │ vmlsl.s8 q9, d0, d0 │ │ │ │ ldc 2, cr8, [r3, #328] @ 0x148 │ │ │ │ vmov.32 r7, d0[1] │ │ │ │ @ instruction: 0xf3ec8b47 │ │ │ │ mrc 10, 1, APSR_nzcv, cr8, cr7, {2} │ │ │ │ @@ -478751,18 +478751,18 @@ │ │ │ │ ldmdavs r2, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ mrc 7, 5, lr, cr5, cr6, {5} │ │ │ │ vsqrt.f64 d22, d0 │ │ │ │ ldrble pc, [r4, #2576]! @ 0xa10 @ │ │ │ │ blpl 22256c │ │ │ │ svclt 0x0000e7ca │ │ │ │ ... │ │ │ │ - rsbeq sl, r1, sl, asr #14 │ │ │ │ - subseq pc, pc, lr, lsl #14 │ │ │ │ - rsbeq sl, r1, sl, asr #13 │ │ │ │ - subseq pc, pc, lr, lsl #13 │ │ │ │ + rsbeq sl, r1, lr, asr #14 │ │ │ │ + subseq pc, pc, r2, lsl r7 @ │ │ │ │ + rsbeq sl, r1, lr, asr #13 │ │ │ │ + @ instruction: 0x005ff692 │ │ │ │ stc 3, cr9, [sp, #100] @ 0x64 │ │ │ │ @ instruction: 0xf62a5b14 │ │ │ │ blls 4220a8 │ │ │ │ blpl 722130 │ │ │ │ biceq lr, r5, r3, lsl #22 │ │ │ │ bl 30d728 >::_M_default_append(unsigned int)@@Base+0x8ab94> │ │ │ │ @ instruction: 0xf8550585 │ │ │ │ @@ -479004,54 +479004,54 @@ │ │ │ │ vadd.i8 d20, d0, d28 │ │ │ │ ldrbtmi r3, [r8], #-479 @ 0xfffffe21 │ │ │ │ @ instruction: 0xf630300c │ │ │ │ stmdami sl!, {r0, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6304478 │ │ │ │ @ instruction: 0xf7ffff65 │ │ │ │ svclt 0x0000b9b0 │ │ │ │ - rsbeq sl, r1, r0, asr r3 │ │ │ │ - subseq pc, pc, r4, lsl r3 @ │ │ │ │ - rsbeq sl, r1, r4, lsr #6 │ │ │ │ - subseq pc, pc, r8, ror #5 │ │ │ │ - strdeq sl, [r1], #-46 @ 0xffffffd2 @ │ │ │ │ - subseq pc, pc, r2, asr #5 │ │ │ │ - ldrdeq sl, [r1], #-46 @ 0xffffffd2 @ │ │ │ │ - subseq pc, pc, r2, lsr #5 │ │ │ │ - rsbeq sl, r1, r4, lsl r2 │ │ │ │ - ldrsbeq pc, [pc], #-22 @ │ │ │ │ - strdeq sl, [r1], #-24 @ 0xffffffe8 @ │ │ │ │ - ldrheq pc, [pc], #-26 @ │ │ │ │ - ldrdeq sl, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ - @ instruction: 0x005ff19e │ │ │ │ - strhteq sl, [r1], #-18 @ 0xffffffee │ │ │ │ - subseq pc, pc, r4, ror r1 @ │ │ │ │ - mlseq r1, r2, r1, sl │ │ │ │ - subseq pc, pc, r6, asr r1 @ │ │ │ │ - rsbeq sl, r1, ip, ror #2 │ │ │ │ - subseq pc, pc, r0, lsr r1 @ │ │ │ │ - rsbeq sl, r1, r0, asr r1 │ │ │ │ - subseq pc, pc, r2, lsl r1 @ │ │ │ │ - rsbeq sl, r1, r4, lsr r1 │ │ │ │ - ldrsheq pc, [pc], #-6 @ │ │ │ │ - rsbeq sl, r1, r6, lsl r1 │ │ │ │ - ldrsbeq pc, [pc], #-8 @ │ │ │ │ - strdeq sl, [r1], #-10 @ │ │ │ │ - ldrheq pc, [pc], #-12 @ │ │ │ │ - ldrdeq sl, [r1], #-14 @ │ │ │ │ - subseq pc, pc, r0, lsr #1 │ │ │ │ - strhteq sl, [r1], #-14 │ │ │ │ - subseq pc, pc, r2, lsl #1 │ │ │ │ - mlseq r1, lr, r0, sl │ │ │ │ - subseq pc, pc, r2, rrx │ │ │ │ - rsbeq sl, r1, r2, lsl #1 │ │ │ │ - subseq pc, pc, r4, asr #32 │ │ │ │ - rsbeq sl, r1, r6, rrx │ │ │ │ - subseq pc, pc, r8, lsr #32 │ │ │ │ - rsbeq sl, r1, r2, lsr #32 │ │ │ │ - rsbeq sl, r1, r0, asr r0 │ │ │ │ + rsbeq sl, r1, r4, asr r3 │ │ │ │ + subseq pc, pc, r8, lsl r3 @ │ │ │ │ + rsbeq sl, r1, r8, lsr #6 │ │ │ │ + subseq pc, pc, ip, ror #5 │ │ │ │ + rsbeq sl, r1, r2, lsl #6 │ │ │ │ + subseq pc, pc, r6, asr #5 │ │ │ │ + rsbeq sl, r1, r2, ror #5 │ │ │ │ + subseq pc, pc, r6, lsr #5 │ │ │ │ + rsbeq sl, r1, r8, lsl r2 │ │ │ │ + ldrsbeq pc, [pc], #-26 @ │ │ │ │ + strdeq sl, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ + ldrheq pc, [pc], #-30 @ │ │ │ │ + rsbeq sl, r1, r0, ror #3 │ │ │ │ + subseq pc, pc, r2, lsr #3 │ │ │ │ + strhteq sl, [r1], #-22 @ 0xffffffea │ │ │ │ + subseq pc, pc, r8, ror r1 @ │ │ │ │ + mlseq r1, r6, r1, sl │ │ │ │ + subseq pc, pc, sl, asr r1 @ │ │ │ │ + rsbeq sl, r1, r0, ror r1 │ │ │ │ + subseq pc, pc, r4, lsr r1 @ │ │ │ │ + rsbeq sl, r1, r4, asr r1 │ │ │ │ + subseq pc, pc, r6, lsl r1 @ │ │ │ │ + rsbeq sl, r1, r8, lsr r1 │ │ │ │ + ldrsheq pc, [pc], #-10 @ │ │ │ │ + rsbeq sl, r1, sl, lsl r1 │ │ │ │ + ldrsbeq pc, [pc], #-12 @ │ │ │ │ + strdeq sl, [r1], #-14 @ │ │ │ │ + subseq pc, pc, r0, asr #1 │ │ │ │ + rsbeq sl, r1, r2, ror #1 │ │ │ │ + subseq pc, pc, r4, lsr #1 │ │ │ │ + rsbeq sl, r1, r2, asr #1 │ │ │ │ + subseq pc, pc, r6, lsl #1 │ │ │ │ + rsbeq sl, r1, r2, lsr #1 │ │ │ │ + subseq pc, pc, r6, rrx │ │ │ │ + rsbeq sl, r1, r6, lsl #1 │ │ │ │ + subseq pc, pc, r8, asr #32 │ │ │ │ + rsbeq sl, r1, sl, rrx │ │ │ │ + subseq pc, pc, ip, lsr #32 │ │ │ │ + rsbeq sl, r1, r6, lsr #32 │ │ │ │ + rsbeq sl, r1, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3e138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff7eae20 │ │ │ │ blmi ff813178 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -479266,67 +479266,67 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r0], #192 @ 0xc0 │ │ │ │ @ instruction: 0x46214838 │ │ │ │ @ instruction: 0xf6304478 │ │ │ │ @ instruction: 0xe69cfd5b │ │ │ │ rsbeq r7, fp, sl, asr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r1, sl, asr pc │ │ │ │ + rsbeq r9, r1, lr, asr pc │ │ │ │ @ instruction: 0xffffeb8f │ │ │ │ - rsbeq r9, r1, r8, asr pc │ │ │ │ - mlseq r1, lr, pc, r9 @ │ │ │ │ + rsbeq r9, r1, ip, asr pc │ │ │ │ + rsbeq r9, r1, r2, lsr #31 │ │ │ │ andeq r0, r0, r3, asr #7 │ │ │ │ - ldrdeq r9, [r1], #-228 @ 0xffffff1c @ │ │ │ │ - @ instruction: 0x005fee98 │ │ │ │ + ldrdeq r9, [r1], #-232 @ 0xffffff18 @ │ │ │ │ + @ instruction: 0x005fee9c │ │ │ │ rsbeq r7, fp, r2, lsr sl │ │ │ │ - rsbeq r9, r1, r0, lsr #29 │ │ │ │ - subseq lr, pc, r4, ror #28 │ │ │ │ + rsbeq r9, r1, r4, lsr #29 │ │ │ │ + subseq lr, pc, r8, ror #28 │ │ │ │ @ instruction: 0xffffdccb │ │ │ │ @ instruction: 0xffffdc51 │ │ │ │ - rsbeq r9, r1, r2, ror #28 │ │ │ │ - subseq lr, pc, r6, lsr #28 │ │ │ │ - rsbeq r9, r1, r8, asr #28 │ │ │ │ - subseq lr, pc, ip, lsl #28 │ │ │ │ + rsbeq r9, r1, r6, ror #28 │ │ │ │ + subseq lr, pc, sl, lsr #28 │ │ │ │ + rsbeq r9, r1, ip, asr #28 │ │ │ │ + subseq lr, pc, r0, lsl lr @ │ │ │ │ @ instruction: 0xffffdbb3 │ │ │ │ - rsbeq r9, r1, r2, lsl #30 │ │ │ │ - strhteq r9, [r1], #-228 @ 0xffffff1c │ │ │ │ - strdeq r9, [r1], #-212 @ 0xffffff2c @ │ │ │ │ - ldrheq lr, [pc], #-216 @ │ │ │ │ - ldrdeq r9, [r1], #-218 @ 0xffffff26 @ │ │ │ │ - @ instruction: 0x005fed9e │ │ │ │ - rsbeq r9, r1, r0, asr #29 │ │ │ │ rsbeq r9, r1, r6, lsl #30 │ │ │ │ - mlseq r1, r6, sp, r9 │ │ │ │ - subseq lr, pc, sl, asr sp @ │ │ │ │ - rsbeq r9, r1, r6, ror #29 │ │ │ │ - rsbeq r9, r1, ip, lsr pc │ │ │ │ - rsbeq r9, r1, ip, asr sp │ │ │ │ - subseq lr, pc, r0, lsr #26 │ │ │ │ - rsbeq r9, r1, lr, lsr sp │ │ │ │ - subseq lr, pc, r0, lsl #26 │ │ │ │ - rsbeq r9, r1, r4, lsl #30 │ │ │ │ - rsbeq r9, r1, sl, asr #30 │ │ │ │ - rsbeq r9, r1, r2, lsl #26 │ │ │ │ - subseq lr, pc, r6, asr #25 │ │ │ │ - rsbeq r9, r1, lr, ror #30 │ │ │ │ - rsbeq r9, r1, r6, lsr #30 │ │ │ │ - rsbeq r9, r1, r4, asr #25 │ │ │ │ - subseq lr, pc, r8, lsl #25 │ │ │ │ - rsbeq r9, r1, r0, asr pc │ │ │ │ - strhteq r9, [r1], #-250 @ 0xffffff06 │ │ │ │ - rsbeq r9, r1, sl, lsl #25 │ │ │ │ - subseq lr, pc, lr, asr #24 │ │ │ │ - rsbeq r9, r1, r2, lsr #31 │ │ │ │ - rsbeq r9, r1, ip, ror #31 │ │ │ │ - rsbeq r9, r1, r0, asr ip │ │ │ │ - subseq lr, pc, r4, lsl ip @ │ │ │ │ - rsbeq r9, r1, lr, asr #31 │ │ │ │ - rsbeq sl, r1, ip, lsl r0 │ │ │ │ - rsbeq r9, r1, r0, lsl ip │ │ │ │ - ldrsbeq lr, [pc], #-180 @ │ │ │ │ + strhteq r9, [r1], #-232 @ 0xffffff18 │ │ │ │ + strdeq r9, [r1], #-216 @ 0xffffff28 @ │ │ │ │ + ldrheq lr, [pc], #-220 @ │ │ │ │ + ldrdeq r9, [r1], #-222 @ 0xffffff22 @ │ │ │ │ + subseq lr, pc, r2, lsr #27 │ │ │ │ + rsbeq r9, r1, r4, asr #29 │ │ │ │ + rsbeq r9, r1, sl, lsl #30 │ │ │ │ + mlseq r1, sl, sp, r9 │ │ │ │ + subseq lr, pc, lr, asr sp @ │ │ │ │ + rsbeq r9, r1, sl, ror #29 │ │ │ │ + rsbeq r9, r1, r0, asr #30 │ │ │ │ + rsbeq r9, r1, r0, ror #26 │ │ │ │ + subseq lr, pc, r4, lsr #26 │ │ │ │ + rsbeq r9, r1, r2, asr #26 │ │ │ │ + subseq lr, pc, r4, lsl #26 │ │ │ │ + rsbeq r9, r1, r8, lsl #30 │ │ │ │ + rsbeq r9, r1, lr, asr #30 │ │ │ │ + rsbeq r9, r1, r6, lsl #26 │ │ │ │ + subseq lr, pc, sl, asr #25 │ │ │ │ + rsbeq r9, r1, r2, ror pc │ │ │ │ + rsbeq r9, r1, sl, lsr #30 │ │ │ │ + rsbeq r9, r1, r8, asr #25 │ │ │ │ + subseq lr, pc, ip, lsl #25 │ │ │ │ + rsbeq r9, r1, r4, asr pc │ │ │ │ + strhteq r9, [r1], #-254 @ 0xffffff02 │ │ │ │ + rsbeq r9, r1, lr, lsl #25 │ │ │ │ + subseq lr, pc, r2, asr ip @ │ │ │ │ + rsbeq r9, r1, r6, lsr #31 │ │ │ │ + strdeq r9, [r1], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r9, r1, r4, asr ip │ │ │ │ + subseq lr, pc, r8, lsl ip @ │ │ │ │ + ldrdeq r9, [r1], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq sl, r1, r0, lsr #32 │ │ │ │ + rsbeq r9, r1, r4, lsl ip │ │ │ │ + ldrsbeq lr, [pc], #-184 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed3e584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -479336,16 +479336,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r4], {48} @ 0x30 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6304478 │ │ │ │ blls 2666f4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r9, [r1], #-168 @ 0xffffff58 @ │ │ │ │ - ldrheq lr, [pc], #-172 @ │ │ │ │ + strdeq r9, [r1], #-172 @ 0xffffff54 @ │ │ │ │ + subseq lr, pc, r0, asr #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3e5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7ab35c │ │ │ │ blmi 7d35f4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -479368,15 +479368,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf62abd30 │ │ │ │ svclt 0x0000e91e │ │ │ │ rsbeq r7, fp, lr, lsr #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r1, sl, lsr #29 │ │ │ │ + rsbeq r9, r1, lr, lsr #29 │ │ │ │ strdeq r7, [fp], #-84 @ 0xffffffac @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldrbcs pc, [r0, #-2271]! @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df461e │ │ │ │ @@ -479725,35 +479725,35 @@ │ │ │ │ bleq 222fc8 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r7, fp, ip, lsr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r7, fp, r6, lsl #11 │ │ │ │ - rsbeq r9, r1, sl, lsr #25 │ │ │ │ - rsbeq r9, r1, sl, ror fp │ │ │ │ - subseq lr, pc, r2, lsl r7 @ │ │ │ │ - rsbeq r9, r1, ip, asr fp │ │ │ │ - ldrsheq lr, [pc], #-100 @ │ │ │ │ - rsbeq r9, r1, lr, asr #22 │ │ │ │ - rsbeq r1, r1, r4, lsr #20 │ │ │ │ - rsbeq r9, r1, r4, lsl #22 │ │ │ │ - rsbeq r9, r1, r2, ror #21 │ │ │ │ - rsbeq r9, r1, ip, lsl #21 │ │ │ │ - subseq lr, pc, r4, lsr #12 │ │ │ │ - rsbeq r9, r1, r0, ror sl │ │ │ │ - subseq lr, pc, r8, lsl #12 │ │ │ │ - rsbeq r9, r1, r2, asr sl │ │ │ │ - subseq lr, pc, sl, ror #11 │ │ │ │ - rsbeq r9, r1, sl, lsl #20 │ │ │ │ - subseq lr, pc, r2, lsr #11 │ │ │ │ - rsbeq r9, r1, r2, ror #19 │ │ │ │ - subseq lr, pc, sl, ror r5 @ │ │ │ │ - rsbeq r9, r1, sl, ror r9 │ │ │ │ - rsbeq r9, r1, ip, asr r9 │ │ │ │ + rsbeq r9, r1, lr, lsr #25 │ │ │ │ + rsbeq r9, r1, lr, ror fp │ │ │ │ + subseq lr, pc, r6, lsl r7 @ │ │ │ │ + rsbeq r9, r1, r0, ror #22 │ │ │ │ + ldrsheq lr, [pc], #-104 @ │ │ │ │ + rsbeq r9, r1, r2, asr fp │ │ │ │ + rsbeq r1, r1, r8, lsr #20 │ │ │ │ + rsbeq r9, r1, r8, lsl #22 │ │ │ │ + rsbeq r9, r1, r6, ror #21 │ │ │ │ + mlseq r1, r0, sl, r9 │ │ │ │ + subseq lr, pc, r8, lsr #12 │ │ │ │ + rsbeq r9, r1, r4, ror sl │ │ │ │ + subseq lr, pc, ip, lsl #12 │ │ │ │ + rsbeq r9, r1, r6, asr sl │ │ │ │ + subseq lr, pc, lr, ror #11 │ │ │ │ + rsbeq r9, r1, lr, lsl #20 │ │ │ │ + subseq lr, pc, r6, lsr #11 │ │ │ │ + rsbeq r9, r1, r6, ror #19 │ │ │ │ + subseq lr, pc, lr, ror r5 @ │ │ │ │ + rsbeq r9, r1, lr, ror r9 │ │ │ │ + rsbeq r9, r1, r0, ror #18 │ │ │ │ @ instruction: 0x46239d10 │ │ │ │ movwls r4, #9732 @ 0x2604 │ │ │ │ blls 9392b8 │ │ │ │ blls 90c640 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8df3303 │ │ │ │ @@ -480205,95 +480205,95 @@ │ │ │ │ ldrbtmi r7, [r8], #-430 @ 0xfffffe52 │ │ │ │ @ instruction: 0xf62f300c │ │ │ │ ldmdami r5, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ cdp2 6, 0, cr15, cr2, cr15, {1} │ │ │ │ bllt ff1a6150 │ │ │ │ ... │ │ │ │ - mlseq r1, r6, r8, r9 │ │ │ │ - rsbeq r9, r1, r4, ror #16 │ │ │ │ - ldrsheq lr, [pc], #-58 @ │ │ │ │ - rsbeq r9, r1, r6, asr #16 │ │ │ │ - ldrsbeq lr, [pc], #-58 @ │ │ │ │ - rsbeq r9, r1, r2, lsr #16 │ │ │ │ - ldrheq lr, [pc], #-56 @ │ │ │ │ - rsbeq r9, r1, r6, ror #15 │ │ │ │ - andeq r0, r0, r7, lsr #15 │ │ │ │ - rsbeq r9, r1, r6, lsl r8 │ │ │ │ + mlseq r1, sl, r8, r9 │ │ │ │ + rsbeq r9, r1, r8, ror #16 │ │ │ │ + ldrsheq lr, [pc], #-62 @ │ │ │ │ + rsbeq r9, r1, sl, asr #16 │ │ │ │ + ldrsbeq lr, [pc], #-62 @ │ │ │ │ + rsbeq r9, r1, r6, lsr #16 │ │ │ │ + ldrheq lr, [pc], #-60 @ │ │ │ │ rsbeq r9, r1, sl, ror #15 │ │ │ │ - rsbeq r9, r1, r8, asr r7 │ │ │ │ - subseq lr, pc, lr, ror #5 │ │ │ │ - rsbeq r9, r1, ip, lsr r7 │ │ │ │ - ldrsbeq lr, [pc], #-32 @ │ │ │ │ - subseq r9, pc, r8, lsl #28 │ │ │ │ - rsbeq r9, r1, r6, lsl #14 │ │ │ │ - @ instruction: 0x005fe29c │ │ │ │ - rsbeq r9, r1, r6, ror #13 │ │ │ │ - rsbeq r9, r1, lr, lsr #14 │ │ │ │ - rsbeq r9, r1, ip, asr #13 │ │ │ │ - subseq lr, pc, r0, ror #4 │ │ │ │ - rsbeq r9, r1, lr, lsr #13 │ │ │ │ - subseq lr, pc, r2, asr #4 │ │ │ │ - mlseq r1, r0, r6, r9 │ │ │ │ - subseq lr, pc, r6, lsr #4 │ │ │ │ - subseq r9, pc, sl, lsr sp @ │ │ │ │ - rsbeq r9, r1, r0, ror #12 │ │ │ │ - ldrsheq lr, [pc], #-22 @ │ │ │ │ - rsbeq r0, r1, lr, lsl lr │ │ │ │ - rsbeq r9, r1, r0, lsr r6 │ │ │ │ - subseq lr, pc, r6, asr #3 │ │ │ │ - rsbeq r9, r1, r6, lsl #12 │ │ │ │ - @ instruction: 0x005fe19c │ │ │ │ - rsbeq pc, r0, ip, lsr #1 │ │ │ │ - rsbeq r9, r1, r8, asr #11 │ │ │ │ - subseq lr, pc, lr, asr r1 @ │ │ │ │ - subseq sl, pc, ip, lsl #31 │ │ │ │ - mlseq r1, r6, r5, r9 │ │ │ │ - subseq lr, pc, ip, lsr #2 │ │ │ │ - rsbeq r9, r1, sl, ror #10 │ │ │ │ - subseq lr, pc, r0, lsl #2 │ │ │ │ - rsbeq r9, r1, ip, lsr r5 │ │ │ │ - ldrsbeq lr, [pc], #-2 @ │ │ │ │ - rsbeq r9, r1, lr, lsl #10 │ │ │ │ - subseq lr, pc, r4, lsr #1 │ │ │ │ - rsbeq pc, r4, sl, ror r9 @ │ │ │ │ - strhteq r1, [r1], #-50 @ 0xffffffce │ │ │ │ - subseq r6, pc, r6, asr r1 @ │ │ │ │ - subseq lr, pc, sl, ror #3 │ │ │ │ - mlseq r1, ip, fp, r0 │ │ │ │ - rsbeq r0, r1, ip, ror ip │ │ │ │ - rsbeq r9, r1, r4, ror r4 │ │ │ │ - subseq lr, pc, ip │ │ │ │ - rsbeq r9, r1, sl, asr r4 │ │ │ │ - ldrsheq sp, [pc], #-242 @ │ │ │ │ - rsbeq r9, r1, r0, lsr r4 │ │ │ │ - subseq sp, pc, r8, asr #31 │ │ │ │ - rsbeq r9, r1, r6, lsl #8 │ │ │ │ - @ instruction: 0x005fdf9e │ │ │ │ - rsbeq r9, r1, r0, ror #7 │ │ │ │ - subseq sp, pc, r8, ror pc @ │ │ │ │ - rsbeq r9, r1, r8, lsr #7 │ │ │ │ - subseq sp, pc, r0, asr #30 │ │ │ │ - rsbeq r9, r1, r2, lsl #7 │ │ │ │ - subseq sp, pc, sl, lsl pc @ │ │ │ │ - rsbeq r9, r1, r2, lsl r3 │ │ │ │ - rsbeq r9, r1, ip, lsl r3 │ │ │ │ - ldrheq sp, [pc], #-228 @ │ │ │ │ - rsbeq r9, r1, r6, asr #4 │ │ │ │ - ldrsbeq sp, [pc], #-222 @ │ │ │ │ - rsbeq r9, r1, r8, lsr #4 │ │ │ │ - subseq sp, pc, r0, asr #27 │ │ │ │ - rsbeq r9, r1, sl, lsl #4 │ │ │ │ - subseq sp, pc, r2, lsr #27 │ │ │ │ - ldrdeq r9, [r1], #-24 @ 0xffffffe8 @ │ │ │ │ - subseq sp, pc, r0, ror sp @ │ │ │ │ - strhteq r9, [r1], #-28 @ 0xffffffe4 │ │ │ │ - subseq sp, pc, r4, asr sp @ │ │ │ │ - rsbeq r9, r1, sl, lsl #3 │ │ │ │ - subseq sp, pc, r2, lsr #26 │ │ │ │ + andeq r0, r0, r7, lsr #15 │ │ │ │ + rsbeq r9, r1, sl, lsl r8 │ │ │ │ + rsbeq r9, r1, lr, ror #15 │ │ │ │ + rsbeq r9, r1, ip, asr r7 │ │ │ │ + ldrsheq lr, [pc], #-34 @ │ │ │ │ + rsbeq r9, r1, r0, asr #14 │ │ │ │ + ldrsbeq lr, [pc], #-36 @ │ │ │ │ + subseq r9, pc, ip, lsl #28 │ │ │ │ + rsbeq r9, r1, sl, lsl #14 │ │ │ │ + subseq lr, pc, r0, lsr #5 │ │ │ │ + rsbeq r9, r1, sl, ror #13 │ │ │ │ + rsbeq r9, r1, r2, lsr r7 │ │ │ │ + ldrdeq r9, [r1], #-96 @ 0xffffffa0 @ │ │ │ │ + subseq lr, pc, r4, ror #4 │ │ │ │ + strhteq r9, [r1], #-98 @ 0xffffff9e │ │ │ │ + subseq lr, pc, r6, asr #4 │ │ │ │ + mlseq r1, r4, r6, r9 │ │ │ │ + subseq lr, pc, sl, lsr #4 │ │ │ │ + subseq r9, pc, lr, lsr sp @ │ │ │ │ + rsbeq r9, r1, r4, ror #12 │ │ │ │ + ldrsheq lr, [pc], #-26 @ │ │ │ │ + rsbeq r0, r1, r2, lsr #28 │ │ │ │ + rsbeq r9, r1, r4, lsr r6 │ │ │ │ + subseq lr, pc, sl, asr #3 │ │ │ │ + rsbeq r9, r1, sl, lsl #12 │ │ │ │ + subseq lr, pc, r0, lsr #3 │ │ │ │ + strhteq pc, [r0], #-0 @ │ │ │ │ + rsbeq r9, r1, ip, asr #11 │ │ │ │ + subseq lr, pc, r2, ror #2 │ │ │ │ + @ instruction: 0x005faf90 │ │ │ │ + mlseq r1, sl, r5, r9 │ │ │ │ + subseq lr, pc, r0, lsr r1 @ │ │ │ │ + rsbeq r9, r1, lr, ror #10 │ │ │ │ + subseq lr, pc, r4, lsl #2 │ │ │ │ + rsbeq r9, r1, r0, asr #10 │ │ │ │ + ldrsbeq lr, [pc], #-6 @ │ │ │ │ + rsbeq r9, r1, r2, lsl r5 │ │ │ │ + subseq lr, pc, r8, lsr #1 │ │ │ │ + rsbeq pc, r4, lr, ror r9 @ │ │ │ │ + strhteq r1, [r1], #-54 @ 0xffffffca │ │ │ │ + subseq r6, pc, sl, asr r1 @ │ │ │ │ + subseq lr, pc, lr, ror #3 │ │ │ │ + rsbeq r0, r1, r0, lsr #23 │ │ │ │ + rsbeq r0, r1, r0, lsl #25 │ │ │ │ + rsbeq r9, r1, r8, ror r4 │ │ │ │ + subseq lr, pc, r0, lsl r0 @ │ │ │ │ + rsbeq r9, r1, lr, asr r4 │ │ │ │ + ldrsheq sp, [pc], #-246 @ │ │ │ │ + rsbeq r9, r1, r4, lsr r4 │ │ │ │ + subseq sp, pc, ip, asr #31 │ │ │ │ + rsbeq r9, r1, sl, lsl #8 │ │ │ │ + subseq sp, pc, r2, lsr #31 │ │ │ │ + rsbeq r9, r1, r4, ror #7 │ │ │ │ + subseq sp, pc, ip, ror pc @ │ │ │ │ + rsbeq r9, r1, ip, lsr #7 │ │ │ │ + subseq sp, pc, r4, asr #30 │ │ │ │ + rsbeq r9, r1, r6, lsl #7 │ │ │ │ + subseq sp, pc, lr, lsl pc @ │ │ │ │ + rsbeq r9, r1, r6, lsl r3 │ │ │ │ + rsbeq r9, r1, r0, lsr #6 │ │ │ │ + ldrheq sp, [pc], #-232 @ │ │ │ │ + rsbeq r9, r1, sl, asr #4 │ │ │ │ + subseq sp, pc, r2, ror #27 │ │ │ │ + rsbeq r9, r1, ip, lsr #4 │ │ │ │ + subseq sp, pc, r4, asr #27 │ │ │ │ + rsbeq r9, r1, lr, lsl #4 │ │ │ │ + subseq sp, pc, r6, lsr #27 │ │ │ │ + ldrdeq r9, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ + subseq sp, pc, r4, ror sp @ │ │ │ │ + rsbeq r9, r1, r0, asr #3 │ │ │ │ + subseq sp, pc, r8, asr sp @ │ │ │ │ + rsbeq r9, r1, lr, lsl #3 │ │ │ │ + subseq sp, pc, r6, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed3f4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ mrc2 3, 5, pc, cr12, cr7, {2} │ │ │ │ stc 6, cr15, [ip], #-164 @ 0xffffff5c │ │ │ │ @@ -480313,16 +480313,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf62f300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 6, cr15, [r8, #-188]! @ 0xffffff44 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrdeq r8, [r1], #-246 @ 0xffffff0a @ │ │ │ │ - subseq sp, pc, lr, ror #22 │ │ │ │ + ldrdeq r8, [r1], #-250 @ 0xffffff06 @ │ │ │ │ + subseq sp, pc, r2, ror fp @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3f51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r8, lsr #8 │ │ │ │ strtcc pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -480584,69 +480584,69 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq r6, fp, r2, ror #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r1, r8, ror #30 │ │ │ │ + rsbeq r8, r1, ip, ror #30 │ │ │ │ @ instruction: 0xfffff0e5 │ │ │ │ - ldrdeq r8, [r1], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r8, r1, r2, ror #30 │ │ │ │ + ldrdeq r8, [r1], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r8, r1, r6, ror #30 │ │ │ │ muleq r0, r3, r4 │ │ │ │ - rsbeq r8, r1, ip, lsl pc │ │ │ │ - ldrheq sp, [pc], #-164 @ │ │ │ │ + rsbeq r8, r1, r0, lsr #30 │ │ │ │ + ldrheq sp, [pc], #-168 @ │ │ │ │ rsbeq r6, fp, lr, asr #12 │ │ │ │ - rsbeq r8, r1, r8, ror #29 │ │ │ │ - subseq sp, pc, r0, lsl #21 │ │ │ │ + rsbeq r8, r1, ip, ror #29 │ │ │ │ + subseq sp, pc, r4, lsl #21 │ │ │ │ @ instruction: 0xffffefcf │ │ │ │ - rsbeq r0, r1, r0, asr #15 │ │ │ │ - rsbeq r8, r1, lr, ror pc │ │ │ │ - rsbeq r8, r1, lr, ror lr │ │ │ │ - subseq sp, pc, r6, lsl sl @ │ │ │ │ - rsbeq r8, r1, r4, ror #28 │ │ │ │ - ldrsheq sp, [pc], #-156 @ │ │ │ │ - strdeq r0, [r1], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r8, r1, r0, lsr pc │ │ │ │ - rsbeq r8, r1, sl, lsr #30 │ │ │ │ - rsbeq r8, r1, ip, asr #30 │ │ │ │ - strdeq r8, [r1], #-212 @ 0xffffff2c @ │ │ │ │ - subseq sp, pc, ip, lsl #19 │ │ │ │ - ldrdeq r8, [r1], #-218 @ 0xffffff26 @ │ │ │ │ - subseq sp, pc, r2, ror r9 @ │ │ │ │ - rsbeq r8, r1, r4, lsl pc │ │ │ │ - rsbeq r8, r1, r2, asr #30 │ │ │ │ - mlseq r1, r6, sp, r8 │ │ │ │ - subseq sp, pc, lr, lsr #18 │ │ │ │ - rsbeq r0, r1, lr, asr #17 │ │ │ │ - rsbeq r8, r1, ip, lsl pc │ │ │ │ - rsbeq r8, r1, ip, asr sp │ │ │ │ - ldrsheq sp, [pc], #-132 @ │ │ │ │ - rsbeq r8, r1, lr, lsr sp │ │ │ │ - ldrsbeq sp, [pc], #-132 @ │ │ │ │ - rsbeq r0, r1, ip, asr #28 │ │ │ │ - ldrdeq r8, [r1], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r8, r1, r2, lsl #26 │ │ │ │ - @ instruction: 0x005fd89a │ │ │ │ - rsbeq r8, r1, ip, lsr #29 │ │ │ │ - rsbeq r0, r1, r2, lsr #12 │ │ │ │ - rsbeq r8, r1, sl, lsr #25 │ │ │ │ - subseq sp, pc, r2, asr #16 │ │ │ │ - rsbeq r0, r1, r0, lsr #13 │ │ │ │ + rsbeq r0, r1, r4, asr #15 │ │ │ │ + rsbeq r8, r1, r2, lsl #31 │ │ │ │ rsbeq r8, r1, r2, lsl #29 │ │ │ │ - rsbeq r8, r1, r6, ror #24 │ │ │ │ - ldrsheq sp, [pc], #-126 @ │ │ │ │ - rsbeq r8, r1, ip, asr lr │ │ │ │ - mlseq r1, r2, lr, r8 │ │ │ │ - rsbeq r8, r1, r2, lsr #24 │ │ │ │ - ldrheq sp, [pc], #-122 @ │ │ │ │ - ldrdeq r0, [r1], #-214 @ 0xffffff2a @ │ │ │ │ + subseq sp, pc, sl, lsl sl @ │ │ │ │ rsbeq r8, r1, r8, ror #28 │ │ │ │ - ldrdeq r8, [r1], #-184 @ 0xffffff48 @ │ │ │ │ - subseq sp, pc, r0, ror r7 @ │ │ │ │ + subseq sp, pc, r0, lsl #20 │ │ │ │ + strdeq r0, [r1], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r8, r1, r4, lsr pc │ │ │ │ + rsbeq r8, r1, lr, lsr #30 │ │ │ │ + rsbeq r8, r1, r0, asr pc │ │ │ │ + strdeq r8, [r1], #-216 @ 0xffffff28 @ │ │ │ │ + @ instruction: 0x005fd990 │ │ │ │ + ldrdeq r8, [r1], #-222 @ 0xffffff22 @ │ │ │ │ + subseq sp, pc, r6, ror r9 @ │ │ │ │ + rsbeq r8, r1, r8, lsl pc │ │ │ │ + rsbeq r8, r1, r6, asr #30 │ │ │ │ + mlseq r1, sl, sp, r8 │ │ │ │ + subseq sp, pc, r2, lsr r9 @ │ │ │ │ + ldrdeq r0, [r1], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r8, r1, r0, lsr #30 │ │ │ │ + rsbeq r8, r1, r0, ror #26 │ │ │ │ + ldrsheq sp, [pc], #-136 @ │ │ │ │ + rsbeq r8, r1, r2, asr #26 │ │ │ │ + ldrsbeq sp, [pc], #-136 @ │ │ │ │ + rsbeq r0, r1, r0, asr lr │ │ │ │ + rsbeq r8, r1, r2, ror #29 │ │ │ │ + rsbeq r8, r1, r6, lsl #26 │ │ │ │ + @ instruction: 0x005fd89e │ │ │ │ + strhteq r8, [r1], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r0, r1, r6, lsr #12 │ │ │ │ + rsbeq r8, r1, lr, lsr #25 │ │ │ │ + subseq sp, pc, r6, asr #16 │ │ │ │ + rsbeq r0, r1, r4, lsr #13 │ │ │ │ + rsbeq r8, r1, r6, lsl #29 │ │ │ │ + rsbeq r8, r1, sl, ror #24 │ │ │ │ + subseq sp, pc, r2, lsl #16 │ │ │ │ + rsbeq r8, r1, r0, ror #28 │ │ │ │ + mlseq r1, r6, lr, r8 │ │ │ │ + rsbeq r8, r1, r6, lsr #24 │ │ │ │ + ldrheq sp, [pc], #-126 @ │ │ │ │ + ldrdeq r0, [r1], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r8, r1, ip, ror #28 │ │ │ │ + ldrdeq r8, [r1], #-188 @ 0xffffff44 @ │ │ │ │ + subseq sp, pc, r4, ror r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed3fa38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -480656,16 +480656,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9baf62f │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf62f4478 │ │ │ │ blls 267240 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r8, r1, r0, ror sl │ │ │ │ - subseq sp, pc, r8, lsl #12 │ │ │ │ + rsbeq r8, r1, r4, ror sl │ │ │ │ + subseq sp, pc, ip, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed3fa84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ ldc2l 2, cr15, [r0, #228]! @ 0xe4 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ strdcs r3, [r1], -pc @ │ │ │ │ @@ -480702,15 +480702,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf628bd30 │ │ │ │ svclt 0x0000eea8 │ │ │ │ rsbeq r6, fp, r2, asr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r1, r2, ror #24 │ │ │ │ + rsbeq r8, r1, r6, ror #24 │ │ │ │ rsbeq r6, fp, r8, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed3fb3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vmax.s d4, d9, d12 │ │ │ │ stmvs r3, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -481870,83 +481870,83 @@ │ │ │ │ stmdami sl, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf62e4478 │ │ │ │ @ instruction: 0xe719f8f9 │ │ │ │ rsbeq r5, fp, r4, asr fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r5, fp, r2, lsl fp │ │ │ │ - rsbeq r8, r1, lr, asr #11 │ │ │ │ - ldrheq ip, [pc], #-236 @ │ │ │ │ - rsbeq r8, r1, r2, ror #10 │ │ │ │ - rsbeq r8, r1, r4, asr r5 │ │ │ │ - subseq ip, pc, r2, asr #28 │ │ │ │ - rsbeq r8, r1, r4, lsr r4 │ │ │ │ - subseq ip, pc, r2, lsr #26 │ │ │ │ - rsbeq r8, r1, r2, lsl #8 │ │ │ │ - ldrsheq ip, [pc], #-192 @ │ │ │ │ - rsbeq r8, r1, r6, lsr #7 │ │ │ │ - @ instruction: 0x005fcc94 │ │ │ │ - rsbeq r8, r1, r4, ror r3 │ │ │ │ - subseq ip, pc, r2, ror #24 │ │ │ │ - rsbeq r8, r1, r6, asr r3 │ │ │ │ - subseq ip, pc, r4, asr #24 │ │ │ │ - rsbeq r8, r1, r2, lsl r3 │ │ │ │ - rsbeq r8, r1, r8, ror #3 │ │ │ │ - ldrsbeq ip, [pc], #-166 @ │ │ │ │ - rsbeq r8, r1, r0, asr #3 │ │ │ │ - subseq ip, pc, lr, lsr #21 │ │ │ │ - rsbeq r8, r1, r2, lsr #3 │ │ │ │ - @ instruction: 0x005fca90 │ │ │ │ - rsbeq r8, r1, r6, asr r1 │ │ │ │ - rsbeq r8, r1, lr, lsl #2 │ │ │ │ - ldrdeq r7, [r1], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r7, r1, r6, lsr #31 │ │ │ │ - @ instruction: 0x005fc894 │ │ │ │ - strdeq r7, [r1], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r7, r1, r6, lsr #28 │ │ │ │ - rsbeq r7, r1, r4, ror #27 │ │ │ │ - rsbeq r7, r1, r2, ror #27 │ │ │ │ - ldrsbeq ip, [pc], #-96 @ │ │ │ │ - rsbeq r7, r1, r2, asr #27 │ │ │ │ - rsbeq r7, r1, lr, ror sp │ │ │ │ - subseq ip, pc, lr, ror #12 │ │ │ │ - rsbeq r7, r1, r4, asr sp │ │ │ │ - subseq ip, pc, r4, asr #12 │ │ │ │ - rsbeq r7, r1, r6, lsr sp │ │ │ │ - subseq ip, pc, r4, lsr #12 │ │ │ │ - rsbeq r7, r1, r2, lsl #26 │ │ │ │ - ldrsheq ip, [pc], #-82 @ │ │ │ │ - rsbeq r7, r1, r4, ror #25 │ │ │ │ - ldrsbeq ip, [pc], #-84 @ │ │ │ │ - strhteq r7, [r1], #-204 @ 0xffffff34 │ │ │ │ - subseq ip, pc, ip, lsr #11 │ │ │ │ - rsbeq r7, r1, sl, lsl ip │ │ │ │ - subseq ip, pc, sl, lsl #10 │ │ │ │ - rsbeq r7, r1, ip, ror #23 │ │ │ │ - ldrsbeq ip, [pc], #-74 @ │ │ │ │ - rsbeq r7, r1, sl, asr #23 │ │ │ │ - ldrheq ip, [pc], #-72 @ │ │ │ │ - rsbeq r7, r1, ip, lsr #23 │ │ │ │ - @ instruction: 0x005fc49c │ │ │ │ - rsbeq r7, r1, r0, lsl #23 │ │ │ │ - subseq ip, pc, r0, ror r4 @ │ │ │ │ - rsbeq r7, r1, r0, asr #22 │ │ │ │ - subseq ip, pc, r0, lsr r4 @ │ │ │ │ - rsbeq r7, r1, r8, lsr #22 │ │ │ │ - subseq ip, pc, r8, lsl r4 @ │ │ │ │ - rsbeq r7, r1, ip, lsl #22 │ │ │ │ - ldrsheq ip, [pc], #-60 @ │ │ │ │ - rsbeq r7, r1, r4, lsl #21 │ │ │ │ - subseq ip, pc, r4, ror r3 @ │ │ │ │ - rsbeq r7, r1, r6, ror #20 │ │ │ │ - subseq ip, pc, r4, asr r3 @ │ │ │ │ - rsbeq r7, r1, r6, lsr sl │ │ │ │ - subseq ip, pc, r6, lsr #6 │ │ │ │ - rsbeq r7, r1, r2, lsr #20 │ │ │ │ - subseq ip, pc, r0, lsl r3 @ │ │ │ │ + ldrdeq r8, [r1], #-82 @ 0xffffffae @ │ │ │ │ + subseq ip, pc, r0, asr #29 │ │ │ │ + rsbeq r8, r1, r6, ror #10 │ │ │ │ + rsbeq r8, r1, r8, asr r5 │ │ │ │ + subseq ip, pc, r6, asr #28 │ │ │ │ + rsbeq r8, r1, r8, lsr r4 │ │ │ │ + subseq ip, pc, r6, lsr #26 │ │ │ │ + rsbeq r8, r1, r6, lsl #8 │ │ │ │ + ldrsheq ip, [pc], #-196 @ │ │ │ │ + rsbeq r8, r1, sl, lsr #7 │ │ │ │ + @ instruction: 0x005fcc98 │ │ │ │ + rsbeq r8, r1, r8, ror r3 │ │ │ │ + subseq ip, pc, r6, ror #24 │ │ │ │ + rsbeq r8, r1, sl, asr r3 │ │ │ │ + subseq ip, pc, r8, asr #24 │ │ │ │ + rsbeq r8, r1, r6, lsl r3 │ │ │ │ + rsbeq r8, r1, ip, ror #3 │ │ │ │ + ldrsbeq ip, [pc], #-170 @ │ │ │ │ + rsbeq r8, r1, r4, asr #3 │ │ │ │ + ldrheq ip, [pc], #-162 @ │ │ │ │ + rsbeq r8, r1, r6, lsr #3 │ │ │ │ + @ instruction: 0x005fca94 │ │ │ │ + rsbeq r8, r1, sl, asr r1 │ │ │ │ + rsbeq r8, r1, r2, lsl r1 │ │ │ │ + ldrdeq r7, [r1], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r7, r1, sl, lsr #31 │ │ │ │ + @ instruction: 0x005fc898 │ │ │ │ + strdeq r7, [r1], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r7, r1, sl, lsr #28 │ │ │ │ + rsbeq r7, r1, r8, ror #27 │ │ │ │ + rsbeq r7, r1, r6, ror #27 │ │ │ │ + ldrsbeq ip, [pc], #-100 @ │ │ │ │ + rsbeq r7, r1, r6, asr #27 │ │ │ │ + rsbeq r7, r1, r2, lsl #27 │ │ │ │ + subseq ip, pc, r2, ror r6 @ │ │ │ │ + rsbeq r7, r1, r8, asr sp │ │ │ │ + subseq ip, pc, r8, asr #12 │ │ │ │ + rsbeq r7, r1, sl, lsr sp │ │ │ │ + subseq ip, pc, r8, lsr #12 │ │ │ │ + rsbeq r7, r1, r6, lsl #26 │ │ │ │ + ldrsheq ip, [pc], #-86 @ │ │ │ │ + rsbeq r7, r1, r8, ror #25 │ │ │ │ + ldrsbeq ip, [pc], #-88 @ │ │ │ │ + rsbeq r7, r1, r0, asr #25 │ │ │ │ + ldrheq ip, [pc], #-80 @ │ │ │ │ + rsbeq r7, r1, lr, lsl ip │ │ │ │ + subseq ip, pc, lr, lsl #10 │ │ │ │ + strdeq r7, [r1], #-176 @ 0xffffff50 @ │ │ │ │ + ldrsbeq ip, [pc], #-78 @ │ │ │ │ + rsbeq r7, r1, lr, asr #23 │ │ │ │ + ldrheq ip, [pc], #-76 @ │ │ │ │ + strhteq r7, [r1], #-176 @ 0xffffff50 │ │ │ │ + subseq ip, pc, r0, lsr #9 │ │ │ │ + rsbeq r7, r1, r4, lsl #23 │ │ │ │ + subseq ip, pc, r4, ror r4 @ │ │ │ │ + rsbeq r7, r1, r4, asr #22 │ │ │ │ + subseq ip, pc, r4, lsr r4 @ │ │ │ │ + rsbeq r7, r1, ip, lsr #22 │ │ │ │ + subseq ip, pc, ip, lsl r4 @ │ │ │ │ + rsbeq r7, r1, r0, lsl fp │ │ │ │ + subseq ip, pc, r0, lsl #8 │ │ │ │ + rsbeq r7, r1, r8, lsl #21 │ │ │ │ + subseq ip, pc, r8, ror r3 @ │ │ │ │ + rsbeq r7, r1, sl, ror #20 │ │ │ │ + subseq ip, pc, r8, asr r3 @ │ │ │ │ + rsbeq r7, r1, sl, lsr sl │ │ │ │ + subseq ip, pc, sl, lsr #6 │ │ │ │ + rsbeq r7, r1, r6, lsr #20 │ │ │ │ + subseq ip, pc, r4, lsl r3 @ │ │ │ │ streq pc, [r4, #2271]! @ 0x8df │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf62d300c │ │ │ │ @ instruction: 0xf8dfffa1 │ │ │ │ @ instruction: 0xf04f059c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf85af62e │ │ │ │ @@ -482301,90 +482301,90 @@ │ │ │ │ bllt 268210 │ │ │ │ vst2.16 {d20-d21}, [pc] │ │ │ │ ldrbtmi r7, [r8], #-443 @ 0xfffffe45 │ │ │ │ @ instruction: 0xf62d300c │ │ │ │ stmdami sp, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ bllt fe928228 │ │ │ │ - rsbeq r7, r1, r6, ror #17 │ │ │ │ - ldrsbeq ip, [pc], #-18 @ │ │ │ │ - strhteq r7, [r1], #-132 @ 0xffffff7c │ │ │ │ - subseq ip, pc, r2, lsr #3 │ │ │ │ - mlseq r1, ip, r8, r7 │ │ │ │ - subseq ip, pc, r8, lsl #3 │ │ │ │ - rsbeq r7, r1, ip, lsl r8 │ │ │ │ - subseq ip, pc, sl, lsl #2 │ │ │ │ - strdeq r7, [r1], #-124 @ 0xffffff84 @ │ │ │ │ - subseq ip, pc, sl, ror #1 │ │ │ │ - rsbeq r7, r1, r2, lsl #19 │ │ │ │ - rsbeq r7, r1, ip, lsl #15 │ │ │ │ - subseq ip, pc, sl, ror r0 @ │ │ │ │ - rsbeq r7, r1, lr, asr r7 │ │ │ │ - subseq ip, pc, ip, asr #32 │ │ │ │ - rsbeq r7, r1, r4, asr #14 │ │ │ │ - subseq ip, pc, r2, lsr r0 @ │ │ │ │ - subseq r8, pc, lr, asr lr @ │ │ │ │ - rsbeq r7, r1, lr, lsl #14 │ │ │ │ - ldrsheq fp, [pc], #-252 @ │ │ │ │ - strdeq r7, [r1], #-100 @ 0xffffff9c @ │ │ │ │ - subseq fp, pc, r4, ror #31 │ │ │ │ - rsbeq r7, r1, sl, asr #13 │ │ │ │ - ldrheq fp, [pc], #-250 @ │ │ │ │ - ldrsheq r7, [pc], #-166 @ │ │ │ │ - mlseq r1, ip, r6, r7 │ │ │ │ - subseq fp, pc, ip, lsl #31 │ │ │ │ - rsbeq r7, r1, r0, ror r6 │ │ │ │ - subseq fp, pc, r0, ror #30 │ │ │ │ - subseq r7, pc, r4, ror sl @ │ │ │ │ - rsbeq r7, r1, r2, asr #12 │ │ │ │ - subseq fp, pc, r2, lsr pc @ │ │ │ │ - rsbeq lr, r0, sl, lsr #22 │ │ │ │ - rsbeq r7, r1, r4, ror #11 │ │ │ │ - ldrsbeq fp, [pc], #-228 @ │ │ │ │ - rsbeq r7, r1, lr, asr #11 │ │ │ │ - ldrheq fp, [pc], #-238 @ │ │ │ │ - strhteq r7, [r1], #-82 @ 0xffffffae │ │ │ │ - subseq fp, pc, r2, lsr #29 │ │ │ │ - ldrsbeq sl, [pc], #-160 @ │ │ │ │ - strhteq r7, [r1], #-80 @ 0xffffffb0 │ │ │ │ - ldrheq sl, [pc], #-170 @ │ │ │ │ - subseq sl, pc, r6, lsr #21 │ │ │ │ - rsbeq r7, r1, ip, asr r5 │ │ │ │ - subseq fp, pc, ip, asr #28 │ │ │ │ - rsbeq r7, r1, r6, asr #10 │ │ │ │ - subseq fp, pc, r6, lsr lr @ │ │ │ │ - mlseq r1, r6, r5, r7 │ │ │ │ - rsbeq r7, r1, r0, lsr #11 │ │ │ │ - rsbeq r7, r1, lr, ror #10 │ │ │ │ - strdeq r7, [r1], #-72 @ 0xffffffb8 @ │ │ │ │ - subseq fp, pc, r8, ror #27 │ │ │ │ - rsbeq r7, r1, r2, ror #9 │ │ │ │ - ldrsbeq fp, [pc], #-210 @ │ │ │ │ - mlseq r1, r6, r5, r7 │ │ │ │ - strhteq r7, [r1], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r7, r1, lr, ror #10 │ │ │ │ - mlseq r1, r4, r4, r7 │ │ │ │ - subseq fp, pc, r4, lsl #27 │ │ │ │ - rsbeq r7, r1, lr, ror r4 │ │ │ │ - subseq fp, pc, lr, ror #26 │ │ │ │ + rsbeq r7, r1, sl, ror #17 │ │ │ │ + ldrsbeq ip, [pc], #-22 @ │ │ │ │ + strhteq r7, [r1], #-136 @ 0xffffff78 │ │ │ │ + subseq ip, pc, r6, lsr #3 │ │ │ │ + rsbeq r7, r1, r0, lsr #17 │ │ │ │ + subseq ip, pc, ip, lsl #3 │ │ │ │ + rsbeq r7, r1, r0, lsr #16 │ │ │ │ + subseq ip, pc, lr, lsl #2 │ │ │ │ + rsbeq r7, r1, r0, lsl #16 │ │ │ │ + subseq ip, pc, lr, ror #1 │ │ │ │ + rsbeq r7, r1, r6, lsl #19 │ │ │ │ + mlseq r1, r0, r7, r7 │ │ │ │ + subseq ip, pc, lr, ror r0 @ │ │ │ │ + rsbeq r7, r1, r2, ror #14 │ │ │ │ + subseq ip, pc, r0, asr r0 @ │ │ │ │ + rsbeq r7, r1, r8, asr #14 │ │ │ │ + subseq ip, pc, r6, lsr r0 @ │ │ │ │ + subseq r8, pc, r2, ror #28 │ │ │ │ + rsbeq r7, r1, r2, lsl r7 │ │ │ │ + subseq ip, pc, r0 │ │ │ │ + strdeq r7, [r1], #-104 @ 0xffffff98 @ │ │ │ │ + subseq fp, pc, r8, ror #31 │ │ │ │ + rsbeq r7, r1, lr, asr #13 │ │ │ │ + ldrheq fp, [pc], #-254 @ │ │ │ │ + ldrsheq r7, [pc], #-170 @ │ │ │ │ + rsbeq r7, r1, r0, lsr #13 │ │ │ │ + @ instruction: 0x005fbf90 │ │ │ │ + rsbeq r7, r1, r4, ror r6 │ │ │ │ + subseq fp, pc, r4, ror #30 │ │ │ │ + subseq r7, pc, r8, ror sl @ │ │ │ │ + rsbeq r7, r1, r6, asr #12 │ │ │ │ + subseq fp, pc, r6, lsr pc @ │ │ │ │ + rsbeq lr, r0, lr, lsr #22 │ │ │ │ + rsbeq r7, r1, r8, ror #11 │ │ │ │ + ldrsbeq fp, [pc], #-232 @ │ │ │ │ + ldrdeq r7, [r1], #-82 @ 0xffffffae @ │ │ │ │ + subseq fp, pc, r2, asr #29 │ │ │ │ strhteq r7, [r1], #-86 @ 0xffffffaa │ │ │ │ - rsbeq r7, r1, r8, asr #11 │ │ │ │ - rsbeq r7, r1, lr, lsl #11 │ │ │ │ - rsbeq r7, r1, r0, lsr r4 │ │ │ │ - subseq fp, pc, r0, lsr #26 │ │ │ │ - rsbeq r7, r1, sl, lsl r4 │ │ │ │ - subseq fp, pc, sl, lsl #26 │ │ │ │ - rsbeq lr, r0, lr, asr #18 │ │ │ │ - strhteq r7, [r1], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq r7, r1, r6, asr #7 │ │ │ │ - ldrheq fp, [pc], #-198 @ │ │ │ │ - rsbeq r7, r1, r2, lsr #7 │ │ │ │ - @ instruction: 0x005fbc92 │ │ │ │ - rsbeq r7, r1, r6, asr r3 │ │ │ │ - subseq fp, pc, r6, asr #24 │ │ │ │ + subseq fp, pc, r6, lsr #29 │ │ │ │ + ldrsbeq sl, [pc], #-164 @ │ │ │ │ + strhteq r7, [r1], #-84 @ 0xffffffac │ │ │ │ + ldrheq sl, [pc], #-174 @ │ │ │ │ + subseq sl, pc, sl, lsr #21 │ │ │ │ + rsbeq r7, r1, r0, ror #10 │ │ │ │ + subseq fp, pc, r0, asr lr @ │ │ │ │ + rsbeq r7, r1, sl, asr #10 │ │ │ │ + subseq fp, pc, sl, lsr lr @ │ │ │ │ + mlseq r1, sl, r5, r7 │ │ │ │ + rsbeq r7, r1, r4, lsr #11 │ │ │ │ + rsbeq r7, r1, r2, ror r5 │ │ │ │ + strdeq r7, [r1], #-76 @ 0xffffffb4 @ │ │ │ │ + subseq fp, pc, ip, ror #27 │ │ │ │ + rsbeq r7, r1, r6, ror #9 │ │ │ │ + ldrsbeq fp, [pc], #-214 @ │ │ │ │ + mlseq r1, sl, r5, r7 │ │ │ │ + strhteq r7, [r1], #-84 @ 0xffffffac │ │ │ │ + rsbeq r7, r1, r2, ror r5 │ │ │ │ + mlseq r1, r8, r4, r7 │ │ │ │ + subseq fp, pc, r8, lsl #27 │ │ │ │ + rsbeq r7, r1, r2, lsl #9 │ │ │ │ + subseq fp, pc, r2, ror sp @ │ │ │ │ + strhteq r7, [r1], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r7, r1, ip, asr #11 │ │ │ │ + mlseq r1, r2, r5, r7 │ │ │ │ + rsbeq r7, r1, r4, lsr r4 │ │ │ │ + subseq fp, pc, r4, lsr #26 │ │ │ │ + rsbeq r7, r1, lr, lsl r4 │ │ │ │ + subseq fp, pc, lr, lsl #26 │ │ │ │ + rsbeq lr, r0, r2, asr r9 │ │ │ │ + strhteq r7, [r1], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq r7, r1, sl, asr #7 │ │ │ │ + ldrheq fp, [pc], #-202 @ │ │ │ │ + rsbeq r7, r1, r6, lsr #7 │ │ │ │ + @ instruction: 0x005fbc96 │ │ │ │ + rsbeq r7, r1, sl, asr r3 │ │ │ │ + subseq fp, pc, sl, asr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed41564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi feeee24c │ │ │ │ blmi fef165a4 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -482563,58 +482563,58 @@ │ │ │ │ ldmdami r1!, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe627eea │ │ │ │ @ instruction: 0xf627e6e9 │ │ │ │ svclt 0x0000e81c │ │ │ │ mlseq fp, lr, r6, r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r1, sl, asr #3 │ │ │ │ + rsbeq r7, r1, lr, asr #3 │ │ │ │ @ instruction: 0xffffeaf9 │ │ │ │ - strhteq r7, [r1], #-56 @ 0xffffffc8 │ │ │ │ - strhteq r7, [r1], #-30 @ 0xffffffe2 │ │ │ │ + strhteq r7, [r1], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq r7, r1, r2, asr #3 │ │ │ │ andeq r0, r0, fp, lsl #6 │ │ │ │ - rsbeq r7, r1, r8, ror r1 │ │ │ │ - subseq fp, pc, r8, ror #20 │ │ │ │ + rsbeq r7, r1, ip, ror r1 │ │ │ │ + subseq fp, pc, ip, ror #20 │ │ │ │ rsbeq r4, fp, r2, lsl #12 │ │ │ │ - rsbeq r7, r1, r4, asr #2 │ │ │ │ - subseq fp, pc, r4, lsr sl @ │ │ │ │ + rsbeq r7, r1, r8, asr #2 │ │ │ │ + subseq fp, pc, r8, lsr sl @ │ │ │ │ @ instruction: 0xffffe46f │ │ │ │ @ instruction: 0xffffe4d9 │ │ │ │ - rsbeq r7, r1, r6, lsl #2 │ │ │ │ - ldrsheq fp, [pc], #-150 @ │ │ │ │ - rsbeq r7, r1, ip, ror #1 │ │ │ │ - ldrsbeq fp, [pc], #-156 @ │ │ │ │ + rsbeq r7, r1, sl, lsl #2 │ │ │ │ + ldrsheq fp, [pc], #-154 @ │ │ │ │ + strdeq r7, [r1], #-0 @ │ │ │ │ + subseq fp, pc, r0, ror #19 │ │ │ │ @ instruction: 0xffffe3fb │ │ │ │ @ instruction: 0xffffe3c9 │ │ │ │ - rsbeq r7, r1, lr, lsr #1 │ │ │ │ - @ instruction: 0x005fb99e │ │ │ │ - mlseq r1, r4, r0, r7 │ │ │ │ - subseq fp, pc, r4, lsl #19 │ │ │ │ - ldrdeq r7, [r1], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r7, r1, ip, lsr r3 │ │ │ │ - rsbeq r7, r1, ip, asr r0 │ │ │ │ - subseq fp, pc, ip, asr #18 │ │ │ │ - rsbeq r7, r1, r4, lsr #6 │ │ │ │ - rsbeq r7, r1, r2, ror #6 │ │ │ │ - rsbeq r7, r1, r2, lsr #32 │ │ │ │ - subseq fp, pc, r2, lsl r9 @ │ │ │ │ - rsbeq r7, r1, r4 │ │ │ │ - ldrsheq fp, [pc], #-130 @ │ │ │ │ - rsbeq r7, r1, sl, lsr #6 │ │ │ │ - rsbeq r7, r1, r8, lsr #1 │ │ │ │ - rsbeq r6, r1, r8, asr #31 │ │ │ │ - ldrheq fp, [pc], #-136 @ │ │ │ │ - rsbeq r7, r1, sl, lsr r3 │ │ │ │ - rsbeq r7, r1, r8, ror #1 │ │ │ │ - rsbeq r6, r1, sl, lsl #31 │ │ │ │ - subseq fp, pc, sl, ror r8 @ │ │ │ │ - rsbeq r7, r1, r4, lsr r3 │ │ │ │ - rsbeq r7, r1, sl, ror r3 │ │ │ │ - rsbeq r6, r1, lr, asr #30 │ │ │ │ - subseq fp, pc, lr, lsr r8 @ │ │ │ │ + strhteq r7, [r1], #-2 │ │ │ │ + subseq fp, pc, r2, lsr #19 │ │ │ │ + mlseq r1, r8, r0, r7 │ │ │ │ + subseq fp, pc, r8, lsl #19 │ │ │ │ + ldrdeq r7, [r1], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r7, r1, r0, asr #6 │ │ │ │ + rsbeq r7, r1, r0, rrx │ │ │ │ + subseq fp, pc, r0, asr r9 @ │ │ │ │ + rsbeq r7, r1, r8, lsr #6 │ │ │ │ + rsbeq r7, r1, r6, ror #6 │ │ │ │ + rsbeq r7, r1, r6, lsr #32 │ │ │ │ + subseq fp, pc, r6, lsl r9 @ │ │ │ │ + rsbeq r7, r1, r8 │ │ │ │ + ldrsheq fp, [pc], #-134 @ │ │ │ │ + rsbeq r7, r1, lr, lsr #6 │ │ │ │ + rsbeq r7, r1, ip, lsr #1 │ │ │ │ + rsbeq r6, r1, ip, asr #31 │ │ │ │ + ldrheq fp, [pc], #-140 @ │ │ │ │ + rsbeq r7, r1, lr, lsr r3 │ │ │ │ + rsbeq r7, r1, ip, ror #1 │ │ │ │ + rsbeq r6, r1, lr, lsl #31 │ │ │ │ + subseq fp, pc, lr, ror r8 @ │ │ │ │ + rsbeq r7, r1, r8, lsr r3 │ │ │ │ + rsbeq r7, r1, lr, ror r3 │ │ │ │ + rsbeq r6, r1, r2, asr pc │ │ │ │ + subseq fp, pc, r2, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed418fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 1, pc, cr10, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -482624,16 +482624,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1827fd8 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf62d4478 │ │ │ │ blls 26937c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r6, r1, r4, asr lr │ │ │ │ - subseq fp, pc, r4, asr #14 │ │ │ │ + rsbeq r6, r1, r8, asr lr │ │ │ │ + subseq fp, pc, r8, asr #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmdavs r3, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xd1034298 │ │ │ │ ldmdavs r3, {r3, r6, fp, sp, lr}^ │ │ │ │ mulle r1, r8, r2 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldmvs r3, {r3, r7, fp, sp, lr} │ │ │ │ @@ -482665,15 +482665,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf626bd30 │ │ │ │ svclt 0x0000ef50 │ │ │ │ mlseq fp, r2, r2, r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r7, [r1], #-20 @ 0xffffffec @ │ │ │ │ + strdeq r7, [r1], #-24 @ 0xffffffe8 @ │ │ │ │ rsbeq r4, fp, r8, asr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed419ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sl], #-896 @ 0xfffffc80 │ │ │ │ blmi c7c030 │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ @@ -482714,17 +482714,17 @@ │ │ │ │ blvs 225ea0 │ │ │ │ @ instruction: 0xf626e7d2 │ │ │ │ svclt 0x0000eef2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r4, fp, r6, lsl r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r8, pc, lr, asr r4 @ │ │ │ │ - mlseq r1, sl, r1, r7 │ │ │ │ - subseq fp, pc, r2, asr #12 │ │ │ │ + subseq r8, pc, r2, ror #8 │ │ │ │ + mlseq r1, lr, r1, r7 │ │ │ │ + subseq fp, pc, r6, asr #12 │ │ │ │ ldrdeq r4, [fp], #-28 @ 0xffffffe4 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a5d74 >::_M_default_append(unsigned int)@@Base+0x231e0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r0, ror #21 │ │ │ │ @@ -482950,42 +482950,42 @@ │ │ │ │ @ instruction: 0xf62d4478 │ │ │ │ strb pc, [pc, fp, lsl #17]! @ │ │ │ │ ldc 6, cr15, [r6, #-152] @ 0xffffff68 │ │ │ │ ... │ │ │ │ rsbeq r4, fp, r0, asr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r4, fp, r6, lsr #2 │ │ │ │ - mlseq r1, r2, r0, r7 │ │ │ │ - rsbeq r7, r1, r2, lsr r0 │ │ │ │ - ldrsbeq fp, [pc], #-74 @ │ │ │ │ - rsbeq r6, r1, sl, lsr pc │ │ │ │ - subseq fp, pc, r2, ror #7 │ │ │ │ - rsbeq r6, r1, ip, lsl pc │ │ │ │ - subseq fp, pc, r4, asr #7 │ │ │ │ - ldrdeq r6, [r1], #-230 @ 0xffffff1a @ │ │ │ │ - subseq fp, pc, lr, ror r3 @ │ │ │ │ - strhteq r6, [r1], #-232 @ 0xffffff18 │ │ │ │ - subseq fp, pc, r0, ror #6 │ │ │ │ - rsbeq r6, r1, r8, lsl #29 │ │ │ │ - subseq fp, pc, r0, lsr r3 @ │ │ │ │ - rsbeq r6, r1, sl, ror #28 │ │ │ │ - subseq fp, pc, r2, lsl r3 @ │ │ │ │ - rsbeq r6, r1, r2, lsr lr │ │ │ │ - rsbeq r6, r1, r2, lsr #28 │ │ │ │ - subseq fp, pc, sl, asr #5 │ │ │ │ - rsbeq r6, r1, r4, lsl #28 │ │ │ │ - subseq fp, pc, ip, lsr #5 │ │ │ │ - rsbeq r6, r1, r6, ror #27 │ │ │ │ - subseq fp, pc, lr, lsl #5 │ │ │ │ - rsbeq r6, r1, r8, asr #27 │ │ │ │ - subseq fp, pc, r0, ror r2 @ │ │ │ │ - rsbeq r6, r1, ip, lsr #27 │ │ │ │ - subseq fp, pc, r2, asr r2 @ │ │ │ │ - rsbeq r6, r1, lr, lsl #27 │ │ │ │ - subseq fp, pc, r4, lsr r2 @ │ │ │ │ + mlseq r1, r6, r0, r7 │ │ │ │ + rsbeq r7, r1, r6, lsr r0 │ │ │ │ + ldrsbeq fp, [pc], #-78 @ │ │ │ │ + rsbeq r6, r1, lr, lsr pc │ │ │ │ + subseq fp, pc, r6, ror #7 │ │ │ │ + rsbeq r6, r1, r0, lsr #30 │ │ │ │ + subseq fp, pc, r8, asr #7 │ │ │ │ + ldrdeq r6, [r1], #-234 @ 0xffffff16 @ │ │ │ │ + subseq fp, pc, r2, lsl #7 │ │ │ │ + strhteq r6, [r1], #-236 @ 0xffffff14 │ │ │ │ + subseq fp, pc, r4, ror #6 │ │ │ │ + rsbeq r6, r1, ip, lsl #29 │ │ │ │ + subseq fp, pc, r4, lsr r3 @ │ │ │ │ + rsbeq r6, r1, lr, ror #28 │ │ │ │ + subseq fp, pc, r6, lsl r3 @ │ │ │ │ + rsbeq r6, r1, r6, lsr lr │ │ │ │ + rsbeq r6, r1, r6, lsr #28 │ │ │ │ + subseq fp, pc, lr, asr #5 │ │ │ │ + rsbeq r6, r1, r8, lsl #28 │ │ │ │ + ldrheq fp, [pc], #-32 @ │ │ │ │ + rsbeq r6, r1, sl, ror #27 │ │ │ │ + @ instruction: 0x005fb292 │ │ │ │ + rsbeq r6, r1, ip, asr #27 │ │ │ │ + subseq fp, pc, r4, ror r2 @ │ │ │ │ + strhteq r6, [r1], #-208 @ 0xffffff30 │ │ │ │ + subseq fp, pc, r6, asr r2 @ │ │ │ │ + mlseq r1, r2, sp, r6 │ │ │ │ + subseq fp, pc, r8, lsr r2 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs r0, {r1, r2, r9, sl, lr} │ │ │ │ strmi fp, [sl], r3, lsl #1 │ │ │ │ stmdavs r3, {r0, r2, r3, r6, r9, sl, fp, ip} │ │ │ │ @@ -483040,19 +483040,19 @@ │ │ │ │ orrsvc pc, lr, pc, asr #8 │ │ │ │ tstls r0, r0, lsl r2 │ │ │ │ ldrtmi r2, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0xf8b6f62a │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ andlt r6, r3, r3, lsr r0 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r6, r1, lr, lsr #25 │ │ │ │ - rsbeq r6, r1, r0, lsl #25 │ │ │ │ - subseq fp, pc, lr, lsr #2 │ │ │ │ - rsbeq r6, r1, ip, lsl ip │ │ │ │ - rsbeq r6, r1, ip, lsl #24 │ │ │ │ + strhteq r6, [r1], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r6, r1, r4, lsl #25 │ │ │ │ + subseq fp, pc, r2, lsr r1 @ │ │ │ │ + rsbeq r6, r1, r0, lsr #24 │ │ │ │ + rsbeq r6, r1, r0, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 426294 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ ldreq pc, [r8, #2252] @ 0x8cc │ │ │ │ stccs 6, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ ubfxcc pc, pc, #17, #29 │ │ │ │ @@ -483567,63 +483567,63 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ rsbeq r3, fp, sl, lsl ip │ │ │ │ rsbeq r3, fp, r2, lsl ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r3, fp, ip, lsr #22 │ │ │ │ - strhteq r6, [r1], #-154 @ 0xffffff66 │ │ │ │ - subseq sl, pc, r0, ror #28 │ │ │ │ - rsbeq r6, r1, r2, lsl #19 │ │ │ │ - rsbeq r6, r1, r8, lsl #19 │ │ │ │ - subseq r7, pc, ip, lsl #24 │ │ │ │ - rsbeq r6, r1, r2, asr #18 │ │ │ │ - subseq sl, pc, r8, ror #27 │ │ │ │ - ldrdeq r6, [r1], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r6, r1, r2, asr #17 │ │ │ │ - rsbeq r6, r1, r6, lsr #17 │ │ │ │ - rsbeq r6, r1, r2, lsl #17 │ │ │ │ - rsbeq r6, r1, r6, lsl #16 │ │ │ │ - rsbeq r6, r1, r8, ror #15 │ │ │ │ - rsbeq r6, r1, r8, lsr #15 │ │ │ │ - rsbeq r6, r1, ip, lsl #15 │ │ │ │ - rsbeq r6, r1, r0, ror r7 │ │ │ │ - rsbeq r6, r1, r6, asr r7 │ │ │ │ - rsbeq r6, r1, lr, lsr #14 │ │ │ │ - rsbeq r6, r1, r4, lsl r7 │ │ │ │ - strdeq r6, [r1], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq r6, r1, r0, ror #13 │ │ │ │ - ldrdeq r6, [r1], #-100 @ 0xffffff9c @ │ │ │ │ - subseq sl, pc, ip, ror fp @ │ │ │ │ - subseq r7, pc, lr, ror r9 @ │ │ │ │ - rsbeq pc, r0, ip, asr fp @ │ │ │ │ - rsbeq r6, r1, r2, asr #12 │ │ │ │ - subseq sl, pc, sl, ror #21 │ │ │ │ - rsbeq r6, r1, r8, lsr #12 │ │ │ │ - ldrsbeq sl, [pc], #-160 @ │ │ │ │ - rsbeq r6, r1, r0, lsl #12 │ │ │ │ - subseq sl, pc, r8, lsr #21 │ │ │ │ - rsbeq r6, r1, r4, ror #11 │ │ │ │ - subseq sl, pc, ip, lsl #21 │ │ │ │ - rsbeq pc, r0, sl, asr #21 │ │ │ │ - mlseq r1, r4, r5, r6 │ │ │ │ - subseq sl, pc, ip, lsr sl @ │ │ │ │ - rsbeq r6, r1, sl, lsr r5 │ │ │ │ - rsbeq r6, r1, r6, lsl #9 │ │ │ │ - subseq sl, pc, lr, lsr #18 │ │ │ │ - rsbeq r6, r1, ip, ror #8 │ │ │ │ - subseq sl, pc, r4, lsl r9 @ │ │ │ │ - rsbeq pc, r0, ip, asr #18 │ │ │ │ - rsbeq r6, r1, r6, lsr r4 │ │ │ │ - ldrsbeq sl, [pc], #-142 @ │ │ │ │ - rsbeq pc, r0, sl, lsr r9 @ │ │ │ │ - rsbeq r6, r1, r6, lsl #8 │ │ │ │ - subseq sl, pc, lr, lsr #17 │ │ │ │ - rsbeq r6, r1, ip, ror #7 │ │ │ │ - @ instruction: 0x005fa894 │ │ │ │ + strhteq r6, [r1], #-158 @ 0xffffff62 │ │ │ │ + subseq sl, pc, r4, ror #28 │ │ │ │ + rsbeq r6, r1, r6, lsl #19 │ │ │ │ + rsbeq r6, r1, ip, lsl #19 │ │ │ │ + subseq r7, pc, r0, lsl ip @ │ │ │ │ + rsbeq r6, r1, r6, asr #18 │ │ │ │ + subseq sl, pc, ip, ror #27 │ │ │ │ + rsbeq r6, r1, r2, ror #17 │ │ │ │ + rsbeq r6, r1, r6, asr #17 │ │ │ │ + rsbeq r6, r1, sl, lsr #17 │ │ │ │ + rsbeq r6, r1, r6, lsl #17 │ │ │ │ + rsbeq r6, r1, sl, lsl #16 │ │ │ │ + rsbeq r6, r1, ip, ror #15 │ │ │ │ + rsbeq r6, r1, ip, lsr #15 │ │ │ │ + mlseq r1, r0, r7, r6 │ │ │ │ + rsbeq r6, r1, r4, ror r7 │ │ │ │ + rsbeq r6, r1, sl, asr r7 │ │ │ │ + rsbeq r6, r1, r2, lsr r7 │ │ │ │ + rsbeq r6, r1, r8, lsl r7 │ │ │ │ + strdeq r6, [r1], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r6, r1, r4, ror #13 │ │ │ │ + ldrdeq r6, [r1], #-104 @ 0xffffff98 @ │ │ │ │ + subseq sl, pc, r0, lsl #23 │ │ │ │ + subseq r7, pc, r2, lsl #19 │ │ │ │ + rsbeq pc, r0, r0, ror #22 │ │ │ │ + rsbeq r6, r1, r6, asr #12 │ │ │ │ + subseq sl, pc, lr, ror #21 │ │ │ │ + rsbeq r6, r1, ip, lsr #12 │ │ │ │ + ldrsbeq sl, [pc], #-164 @ │ │ │ │ + rsbeq r6, r1, r4, lsl #12 │ │ │ │ + subseq sl, pc, ip, lsr #21 │ │ │ │ + rsbeq r6, r1, r8, ror #11 │ │ │ │ + @ instruction: 0x005faa90 │ │ │ │ + rsbeq pc, r0, lr, asr #21 │ │ │ │ + mlseq r1, r8, r5, r6 │ │ │ │ + subseq sl, pc, r0, asr #20 │ │ │ │ + rsbeq r6, r1, lr, lsr r5 │ │ │ │ + rsbeq r6, r1, sl, lsl #9 │ │ │ │ + subseq sl, pc, r2, lsr r9 @ │ │ │ │ + rsbeq r6, r1, r0, ror r4 │ │ │ │ + subseq sl, pc, r8, lsl r9 @ │ │ │ │ + rsbeq pc, r0, r0, asr r9 @ │ │ │ │ + rsbeq r6, r1, sl, lsr r4 │ │ │ │ + subseq sl, pc, r2, ror #17 │ │ │ │ + rsbeq pc, r0, lr, lsr r9 @ │ │ │ │ + rsbeq r6, r1, sl, lsl #8 │ │ │ │ + ldrheq sl, [pc], #-130 @ │ │ │ │ + strdeq r6, [r1], #-48 @ 0xffffffd0 @ │ │ │ │ + @ instruction: 0x005fa898 │ │ │ │ @ instruction: 0x46309b17 │ │ │ │ @ instruction: 0xf77e6bdc │ │ │ │ bls be9b08 │ │ │ │ @ instruction: 0x46234651 │ │ │ │ ldmdals r0, {ip, pc} │ │ │ │ blx ff4a8390 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ @@ -483942,51 +483942,51 @@ │ │ │ │ bls 98c2d4 │ │ │ │ ldmdbls fp, {r8, r9, sp} │ │ │ │ ldrd pc, [r0], -r7 │ │ │ │ bls 845c24 │ │ │ │ ldmdavs r7, {r2, r3, fp, sp, lr} │ │ │ │ rsb r4, r5, sl, lsl r6 │ │ │ │ ... │ │ │ │ - ldrdeq r6, [r1], #-34 @ 0xffffffde @ │ │ │ │ - subseq sl, pc, r8, ror r7 @ │ │ │ │ - rsbeq r6, r1, ip, ror r2 │ │ │ │ - subseq sl, pc, r2, lsr #14 │ │ │ │ - rsbeq r6, r1, sl, lsr #4 │ │ │ │ - ldrsbeq sl, [pc], #-96 @ │ │ │ │ - rsbeq r6, r1, lr, lsl #4 │ │ │ │ - ldrheq sl, [pc], #-100 @ │ │ │ │ - ldrdeq r6, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ - subseq sl, pc, r2, lsl #13 │ │ │ │ - rsbeq r6, r1, r8, lsr #3 │ │ │ │ - subseq sl, pc, r0, asr r6 @ │ │ │ │ - rsbeq r6, r1, sl, ror #2 │ │ │ │ - rsbeq r6, r4, r4, ror #13 │ │ │ │ - ldrdeq pc, [r0], #-92 @ 0xffffffa4 @ │ │ │ │ - ldrheq r7, [pc], #-78 @ │ │ │ │ - rsbeq r6, r1, sl, rrx │ │ │ │ - rsbeq r6, r1, r4 │ │ │ │ - subseq sl, pc, ip, lsr #9 │ │ │ │ - rsbeq r5, r1, ip, ror #31 │ │ │ │ - @ instruction: 0x005fa494 │ │ │ │ - ldrdeq r5, [r1], #-244 @ 0xffffff0c @ │ │ │ │ - subseq sl, pc, ip, ror r4 @ │ │ │ │ - strhteq r5, [r1], #-252 @ 0xffffff04 │ │ │ │ - subseq sl, pc, r4, ror #8 │ │ │ │ - rsbeq r5, r1, ip, lsl #31 │ │ │ │ - subseq sl, pc, r4, lsr r4 @ │ │ │ │ - rsbeq r5, r1, r6, ror #30 │ │ │ │ - subseq sl, pc, lr, lsl #8 │ │ │ │ - rsbeq r5, r1, r8, lsr pc │ │ │ │ - subseq sl, pc, r0, ror #7 │ │ │ │ - rsbeq r5, r1, lr, lsl pc │ │ │ │ - subseq sl, pc, r6, asr #7 │ │ │ │ - strdeq r5, [r1], #-224 @ 0xffffff20 @ │ │ │ │ - @ instruction: 0x005fa398 │ │ │ │ - mlseq r1, lr, lr, r5 │ │ │ │ - rsbeq r5, r1, ip, lsl lr │ │ │ │ + ldrdeq r6, [r1], #-38 @ 0xffffffda @ │ │ │ │ + subseq sl, pc, ip, ror r7 @ │ │ │ │ + rsbeq r6, r1, r0, lsl #5 │ │ │ │ + subseq sl, pc, r6, lsr #14 │ │ │ │ + rsbeq r6, r1, lr, lsr #4 │ │ │ │ + ldrsbeq sl, [pc], #-100 @ │ │ │ │ + rsbeq r6, r1, r2, lsl r2 │ │ │ │ + ldrheq sl, [pc], #-104 @ │ │ │ │ + rsbeq r6, r1, r0, ror #3 │ │ │ │ + subseq sl, pc, r6, lsl #13 │ │ │ │ + rsbeq r6, r1, ip, lsr #3 │ │ │ │ + subseq sl, pc, r4, asr r6 @ │ │ │ │ + rsbeq r6, r1, lr, ror #2 │ │ │ │ + rsbeq r6, r4, r8, ror #13 │ │ │ │ + rsbeq pc, r0, r0, ror #11 │ │ │ │ + subseq r7, pc, r2, asr #9 │ │ │ │ + rsbeq r6, r1, lr, rrx │ │ │ │ + rsbeq r6, r1, r8 │ │ │ │ + ldrheq sl, [pc], #-64 @ │ │ │ │ + strdeq r5, [r1], #-240 @ 0xffffff10 @ │ │ │ │ + @ instruction: 0x005fa498 │ │ │ │ + ldrdeq r5, [r1], #-248 @ 0xffffff08 @ │ │ │ │ + subseq sl, pc, r0, lsl #9 │ │ │ │ + rsbeq r5, r1, r0, asr #31 │ │ │ │ + subseq sl, pc, r8, ror #8 │ │ │ │ + mlseq r1, r0, pc, r5 @ │ │ │ │ + subseq sl, pc, r8, lsr r4 @ │ │ │ │ + rsbeq r5, r1, sl, ror #30 │ │ │ │ + subseq sl, pc, r2, lsl r4 @ │ │ │ │ + rsbeq r5, r1, ip, lsr pc │ │ │ │ + subseq sl, pc, r4, ror #7 │ │ │ │ + rsbeq r5, r1, r2, lsr #30 │ │ │ │ + subseq sl, pc, sl, asr #7 │ │ │ │ + strdeq r5, [r1], #-228 @ 0xffffff1c @ │ │ │ │ + @ instruction: 0x005fa39c │ │ │ │ + rsbeq r5, r1, r2, lsr #29 │ │ │ │ + rsbeq r5, r1, r0, lsr #28 │ │ │ │ eorne pc, r2, r4, asr r8 @ │ │ │ │ tstle r2, r1, lsl #2 │ │ │ │ ldrdne pc, [ip], -lr │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ blx 2d3126 >::_M_default_append(unsigned int)@@Base+0x50592> │ │ │ │ @ instruction: 0xf855f101 │ │ │ │ @ instruction: 0xf8405022 │ │ │ │ @@ -484465,70 +484465,70 @@ │ │ │ │ @ instruction: 0x932e943c │ │ │ │ eorhi pc, r4, r2, asr r8 @ │ │ │ │ @ instruction: 0xf8cd963e │ │ │ │ @ instruction: 0xf8cd9100 │ │ │ │ sbcs fp, ip, r0, lsl r1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r5, r1, lr, lsl #25 │ │ │ │ - subseq sl, pc, r4, lsr r1 @ │ │ │ │ - rsbeq r5, r1, ip, lsr #24 │ │ │ │ - ldrsbeq sl, [pc], #-2 @ │ │ │ │ - rsbeq r5, r1, r0, lsl ip │ │ │ │ - ldrheq sl, [pc], #-4 @ │ │ │ │ - rsbeq r5, r1, ip, ror #23 │ │ │ │ - @ instruction: 0x005fa090 │ │ │ │ - strhteq r5, [r1], #-188 @ 0xffffff44 │ │ │ │ - subseq sl, pc, r2, rrx │ │ │ │ - rsbeq r5, r1, r2, lsr #22 │ │ │ │ - strdeq r5, [r1], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r5, r1, sl, ror #20 │ │ │ │ - subseq r9, pc, lr, lsl #30 │ │ │ │ - rsbeq r5, r1, sl, lsr sl │ │ │ │ - subseq r9, pc, r0, ror #29 │ │ │ │ - rsbeq r5, r1, ip, lsl sl │ │ │ │ - subseq r9, pc, r2, asr #29 │ │ │ │ - rsbeq r5, r1, ip, ror #19 │ │ │ │ - @ instruction: 0x005f9e92 │ │ │ │ - ldrdeq r5, [r1], #-144 @ 0xffffff70 @ │ │ │ │ - subseq r9, pc, r4, ror lr @ │ │ │ │ - strhteq r5, [r1], #-146 @ 0xffffff6e │ │ │ │ - subseq r9, pc, r6, asr lr @ │ │ │ │ - mlseq r1, r2, r9, r5 │ │ │ │ - subseq r9, pc, r8, lsr lr @ │ │ │ │ - rsbeq r5, r1, r4, ror r9 │ │ │ │ - subseq r9, pc, r8, lsl lr @ │ │ │ │ - rsbeq r5, r1, sl, lsr r9 │ │ │ │ - rsbeq r5, r1, lr, ror #16 │ │ │ │ - ldrsheq r7, [pc], #-18 @ │ │ │ │ - strhteq r5, [r1], #-124 @ 0xffffff84 │ │ │ │ - subseq r9, pc, r4, ror #24 │ │ │ │ - rsbeq r5, r1, r2, lsr #15 │ │ │ │ - subseq r9, pc, r8, asr #24 │ │ │ │ - rsbeq r5, r1, r8, lsl #15 │ │ │ │ - subseq r9, pc, lr, lsr #24 │ │ │ │ - rsbeq r5, r1, lr, ror #14 │ │ │ │ - subseq r9, pc, r4, lsl ip @ │ │ │ │ - subseq r5, pc, r2, asr r7 @ │ │ │ │ - rsbeq r5, r1, r0, asr #14 │ │ │ │ - subseq r9, pc, r8, ror #23 │ │ │ │ - ldrsheq r5, [pc], #-108 @ │ │ │ │ - rsbeq r5, r1, r0, lsl r7 │ │ │ │ - ldrheq r9, [pc], #-184 @ │ │ │ │ - strdeq r5, [r1], #-96 @ 0xffffffa0 @ │ │ │ │ - @ instruction: 0x005f9b96 │ │ │ │ - ldrdeq r5, [r1], #-102 @ 0xffffff9a @ │ │ │ │ - subseq r9, pc, ip, ror fp @ │ │ │ │ - mlseq r1, sl, r6, r5 │ │ │ │ + mlseq r1, r2, ip, r5 │ │ │ │ + subseq sl, pc, r8, lsr r1 @ │ │ │ │ + rsbeq r5, r1, r0, lsr ip │ │ │ │ + ldrsbeq sl, [pc], #-6 @ │ │ │ │ + rsbeq r5, r1, r4, lsl ip │ │ │ │ + ldrheq sl, [pc], #-8 @ │ │ │ │ + strdeq r5, [r1], #-176 @ 0xffffff50 @ │ │ │ │ + @ instruction: 0x005fa094 │ │ │ │ + rsbeq r5, r1, r0, asr #23 │ │ │ │ + subseq sl, pc, r6, rrx │ │ │ │ + rsbeq r5, r1, r6, lsr #22 │ │ │ │ + rsbeq r5, r1, r2, lsl #22 │ │ │ │ + rsbeq r5, r1, lr, ror #20 │ │ │ │ + subseq r9, pc, r2, lsl pc @ │ │ │ │ + rsbeq r5, r1, lr, lsr sl │ │ │ │ + subseq r9, pc, r4, ror #29 │ │ │ │ + rsbeq r5, r1, r0, lsr #20 │ │ │ │ + subseq r9, pc, r6, asr #29 │ │ │ │ + strdeq r5, [r1], #-144 @ 0xffffff70 @ │ │ │ │ + @ instruction: 0x005f9e96 │ │ │ │ + ldrdeq r5, [r1], #-148 @ 0xffffff6c @ │ │ │ │ + subseq r9, pc, r8, ror lr @ │ │ │ │ + strhteq r5, [r1], #-150 @ 0xffffff6a │ │ │ │ + subseq r9, pc, sl, asr lr @ │ │ │ │ + mlseq r1, r6, r9, r5 │ │ │ │ + subseq r9, pc, ip, lsr lr @ │ │ │ │ + rsbeq r5, r1, r8, ror r9 │ │ │ │ + subseq r9, pc, ip, lsl lr @ │ │ │ │ + rsbeq r5, r1, lr, lsr r9 │ │ │ │ + rsbeq r5, r1, r2, ror r8 │ │ │ │ + ldrsheq r7, [pc], #-22 @ │ │ │ │ + rsbeq r5, r1, r0, asr #15 │ │ │ │ + subseq r9, pc, r8, ror #24 │ │ │ │ + rsbeq r5, r1, r6, lsr #15 │ │ │ │ + subseq r9, pc, ip, asr #24 │ │ │ │ + rsbeq r5, r1, ip, lsl #15 │ │ │ │ + subseq r9, pc, r2, lsr ip @ │ │ │ │ + rsbeq r5, r1, r2, ror r7 │ │ │ │ + subseq r9, pc, r8, lsl ip @ │ │ │ │ + subseq r5, pc, r6, asr r7 @ │ │ │ │ + rsbeq r5, r1, r4, asr #14 │ │ │ │ + subseq r9, pc, ip, ror #23 │ │ │ │ + subseq r5, pc, r0, lsl #14 │ │ │ │ + rsbeq r5, r1, r4, lsl r7 │ │ │ │ + ldrheq r9, [pc], #-188 @ │ │ │ │ + strdeq r5, [r1], #-100 @ 0xffffff9c @ │ │ │ │ + @ instruction: 0x005f9b9a │ │ │ │ + ldrdeq r5, [r1], #-106 @ 0xffffff96 @ │ │ │ │ + subseq r9, pc, r0, lsl #23 │ │ │ │ + mlseq r1, lr, r6, r5 │ │ │ │ andeq r0, r0, r4, ror #28 │ │ │ │ andeq r2, r0, sp, lsl #5 │ │ │ │ @ instruction: 0xffffe409 │ │ │ │ - rsbeq r5, r1, r8, lsr #13 │ │ │ │ - strhteq r5, [r1], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r5, r1, ip, asr #13 │ │ │ │ + rsbeq r5, r1, ip, lsr #13 │ │ │ │ + strhteq r5, [r1], #-110 @ 0xffffff92 │ │ │ │ + ldrdeq r5, [r1], #-96 @ 0xffffffa0 @ │ │ │ │ ldrsbtcc pc, [r0], r0 @ │ │ │ │ ldrdcs pc, [r0], #131 @ 0x83 @ │ │ │ │ vmlsl.s8 q9, d1, d0 │ │ │ │ ldc 4, cr8, [r3, #352] @ 0x160 │ │ │ │ stmibvs r2!, {r1, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0x3180f892 │ │ │ │ biceq pc, r0, #3 │ │ │ │ @@ -484740,15 +484740,15 @@ │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 120ccb0 │ │ │ │ bls cbe334 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ subs r9, sl, lr, lsr #6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strhteq ip, [r0], #-32 @ 0xffffffe0 │ │ │ │ + strhteq ip, [r0], #-36 @ 0xffffffdc │ │ │ │ ldrtmi r9, [r0], -lr, lsr #22 │ │ │ │ @ instruction: 0x464b681a │ │ │ │ stmdavc lr, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf892970d │ │ │ │ vmov.i32 , #157 @ 0x0000009d │ │ │ │ smlabbls ip, r0, r1, r0 │ │ │ │ @ instruction: 0xf892992c │ │ │ │ @@ -485118,59 +485118,59 @@ │ │ │ │ ldmdami r2!, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf62a4478 │ │ │ │ @ instruction: 0xf7feff8f │ │ │ │ svclt 0x0000bfc2 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ - rsbeq r5, r1, r6, rrx │ │ │ │ - subseq r9, pc, ip, lsl #10 │ │ │ │ - rsbeq r5, r1, r6, asr #32 │ │ │ │ - subseq r9, pc, ip, ror #9 │ │ │ │ - rsbeq r5, r1, sl, lsr #32 │ │ │ │ - ldrsbeq r9, [pc], #-64 @ │ │ │ │ - rsbeq r5, r1, sl │ │ │ │ - ldrheq r9, [pc], #-64 @ │ │ │ │ - rsbeq r4, r1, r6, asr pc │ │ │ │ - ldrsheq r9, [pc], #-62 @ │ │ │ │ - rsbeq r4, r1, sl, lsr pc │ │ │ │ - subseq r9, pc, r2, ror #7 │ │ │ │ - rsbeq r4, r1, r0, lsr #30 │ │ │ │ - subseq r9, pc, r8, asr #7 │ │ │ │ - rsbeq r4, r1, r6, lsl #30 │ │ │ │ - subseq r9, pc, ip, lsr #7 │ │ │ │ - rsbeq r4, r1, r8, ror #29 │ │ │ │ - subseq r9, pc, lr, lsl #7 │ │ │ │ - rsbeq r4, r1, ip, asr #29 │ │ │ │ - subseq r9, pc, r2, ror r3 @ │ │ │ │ - strhteq r4, [r1], #-224 @ 0xffffff20 │ │ │ │ - subseq r9, pc, r6, asr r3 @ │ │ │ │ - mlseq r1, r6, lr, r4 │ │ │ │ - subseq r9, pc, ip, lsr r3 @ │ │ │ │ - rsbeq r4, r1, sl, ror lr │ │ │ │ - subseq r9, pc, r0, lsr #6 │ │ │ │ - rsbeq r4, r1, lr, asr lr │ │ │ │ - subseq r9, pc, r4, lsl #6 │ │ │ │ - rsbeq r4, r1, r2, asr #28 │ │ │ │ - subseq r9, pc, r8, ror #5 │ │ │ │ - rsbeq r4, r1, r2, lsr #28 │ │ │ │ - subseq r9, pc, sl, asr #5 │ │ │ │ - rsbeq r4, r1, r4, lsl #28 │ │ │ │ - subseq r9, pc, ip, lsr #5 │ │ │ │ - rsbeq r4, r1, r6, ror #27 │ │ │ │ - subseq r9, pc, lr, lsl #5 │ │ │ │ - rsbeq r4, r1, r8, asr #27 │ │ │ │ - subseq r9, pc, r0, ror r2 @ │ │ │ │ - rsbeq r4, r1, sl, lsr #27 │ │ │ │ - subseq r9, pc, r2, asr r2 @ │ │ │ │ - rsbeq r5, r0, r2, lsr r6 │ │ │ │ - strhteq r4, [r1], #-176 @ 0xffffff50 │ │ │ │ - subseq r9, pc, r8, asr r0 @ │ │ │ │ - mlseq r1, r6, fp, r4 │ │ │ │ - subseq r9, pc, ip, lsr r0 @ │ │ │ │ + rsbeq r5, r1, sl, rrx │ │ │ │ + subseq r9, pc, r0, lsl r5 @ │ │ │ │ + rsbeq r5, r1, sl, asr #32 │ │ │ │ + ldrsheq r9, [pc], #-64 @ │ │ │ │ + rsbeq r5, r1, lr, lsr #32 │ │ │ │ + ldrsbeq r9, [pc], #-68 @ │ │ │ │ + rsbeq r5, r1, lr │ │ │ │ + ldrheq r9, [pc], #-68 @ │ │ │ │ + rsbeq r4, r1, sl, asr pc │ │ │ │ + subseq r9, pc, r2, lsl #8 │ │ │ │ + rsbeq r4, r1, lr, lsr pc │ │ │ │ + subseq r9, pc, r6, ror #7 │ │ │ │ + rsbeq r4, r1, r4, lsr #30 │ │ │ │ + subseq r9, pc, ip, asr #7 │ │ │ │ + rsbeq r4, r1, sl, lsl #30 │ │ │ │ + ldrheq r9, [pc], #-48 @ │ │ │ │ + rsbeq r4, r1, ip, ror #29 │ │ │ │ + @ instruction: 0x005f9392 │ │ │ │ + ldrdeq r4, [r1], #-224 @ 0xffffff20 @ │ │ │ │ + subseq r9, pc, r6, ror r3 @ │ │ │ │ + strhteq r4, [r1], #-228 @ 0xffffff1c │ │ │ │ + subseq r9, pc, sl, asr r3 @ │ │ │ │ + mlseq r1, sl, lr, r4 │ │ │ │ + subseq r9, pc, r0, asr #6 │ │ │ │ + rsbeq r4, r1, lr, ror lr │ │ │ │ + subseq r9, pc, r4, lsr #6 │ │ │ │ + rsbeq r4, r1, r2, ror #28 │ │ │ │ + subseq r9, pc, r8, lsl #6 │ │ │ │ + rsbeq r4, r1, r6, asr #28 │ │ │ │ + subseq r9, pc, ip, ror #5 │ │ │ │ + rsbeq r4, r1, r6, lsr #28 │ │ │ │ + subseq r9, pc, lr, asr #5 │ │ │ │ + rsbeq r4, r1, r8, lsl #28 │ │ │ │ + ldrheq r9, [pc], #-32 @ │ │ │ │ + rsbeq r4, r1, sl, ror #27 │ │ │ │ + @ instruction: 0x005f9292 │ │ │ │ + rsbeq r4, r1, ip, asr #27 │ │ │ │ + subseq r9, pc, r4, ror r2 @ │ │ │ │ + rsbeq r4, r1, lr, lsr #27 │ │ │ │ + subseq r9, pc, r6, asr r2 @ │ │ │ │ + rsbeq r5, r0, r6, lsr r6 │ │ │ │ + strhteq r4, [r1], #-180 @ 0xffffff4c │ │ │ │ + subseq r9, pc, ip, asr r0 @ │ │ │ │ + mlseq r1, sl, fp, r4 │ │ │ │ + subseq r9, pc, r0, asr #32 │ │ │ │ ssatcc pc, #17, pc, asr #17 @ │ │ │ │ @ instruction: 0xf8dd46d4 │ │ │ │ strbmi sl, [r4], -r0, asr #1 │ │ │ │ uxtabmi r4, r0, fp, ror #8 │ │ │ │ teqls r4, #12, 6 @ 0x30000000 │ │ │ │ ssatcc pc, #1, pc, asr #17 @ │ │ │ │ teqls r6, #2063597568 @ 0x7b000000 │ │ │ │ @@ -485592,32 +485592,32 @@ │ │ │ │ ldrmi r0, [r1], r1, lsl #8 │ │ │ │ svclt 0x0000e759 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmda r6!, {r0, r2, r4, r7, r9, sl, ip, lr, pc} │ │ │ │ cdpcc 14, 1, cr2, cr1, cr11, {0} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ - strhteq r4, [r1], #-164 @ 0xffffff5c │ │ │ │ - @ instruction: 0x005f5d90 │ │ │ │ - subseq r5, pc, r8, asr #25 │ │ │ │ - subseq r8, pc, r8, asr lr @ │ │ │ │ - rsbeq r4, r1, ip, ror r6 │ │ │ │ - subseq r8, pc, r4, lsr #22 │ │ │ │ - rsbeq r4, r1, r8, asr #12 │ │ │ │ - ldrsheq r8, [pc], #-160 @ │ │ │ │ - rsbeq r4, r1, sl, lsr #12 │ │ │ │ - ldrsbeq r8, [pc], #-162 @ │ │ │ │ - rsbeq r4, r1, ip, lsl #12 │ │ │ │ - ldrheq r8, [pc], #-164 @ │ │ │ │ - rsbeq r4, r1, lr, ror #11 │ │ │ │ - @ instruction: 0x005f8a96 │ │ │ │ - ldrdeq r4, [r1], #-80 @ 0xffffffb0 @ │ │ │ │ - subseq r8, pc, r8, ror sl @ │ │ │ │ - strhteq r4, [r1], #-82 @ 0xffffffae │ │ │ │ - subseq r8, pc, sl, asr sl @ │ │ │ │ + strhteq r4, [r1], #-168 @ 0xffffff58 │ │ │ │ + @ instruction: 0x005f5d94 │ │ │ │ + subseq r5, pc, ip, asr #25 │ │ │ │ + subseq r8, pc, ip, asr lr @ │ │ │ │ + rsbeq r4, r1, r0, lsl #13 │ │ │ │ + subseq r8, pc, r8, lsr #22 │ │ │ │ + rsbeq r4, r1, ip, asr #12 │ │ │ │ + ldrsheq r8, [pc], #-164 @ │ │ │ │ + rsbeq r4, r1, lr, lsr #12 │ │ │ │ + ldrsbeq r8, [pc], #-166 @ │ │ │ │ + rsbeq r4, r1, r0, lsl r6 │ │ │ │ + ldrheq r8, [pc], #-168 @ │ │ │ │ + strdeq r4, [r1], #-82 @ 0xffffffae @ │ │ │ │ + @ instruction: 0x005f8a9a │ │ │ │ + ldrdeq r4, [r1], #-84 @ 0xffffffac @ │ │ │ │ + subseq r8, pc, ip, ror sl @ │ │ │ │ + strhteq r4, [r1], #-86 @ 0xffffffaa │ │ │ │ + subseq r8, pc, lr, asr sl @ │ │ │ │ @ instruction: 0xf08e9a20 │ │ │ │ strbmi r0, [r8], r1, lsl #28 │ │ │ │ @ instruction: 0x46d19e32 │ │ │ │ bcs 23f0ac │ │ │ │ strcs fp, [r0, #-3860] @ 0xfffff0ec │ │ │ │ streq pc, [r1, #-14] │ │ │ │ svceq 0x0000f1bb │ │ │ │ @@ -485818,32 +485818,32 @@ │ │ │ │ blx 92b1c4 │ │ │ │ blt ff9ab914 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ andsmi r6, r4, r6, ror #12 │ │ │ │ - strdeq r4, [r1], #-44 @ 0xffffffd4 @ │ │ │ │ - mlseq r1, lr, r2, r4 │ │ │ │ - rsbeq r4, r1, sl, lsl #3 │ │ │ │ - subseq r8, pc, r2, lsr r6 @ │ │ │ │ - rsbeq r4, r1, ip, ror #2 │ │ │ │ - subseq r8, pc, r4, lsl r6 @ │ │ │ │ - rsbeq r4, r1, lr, asr #2 │ │ │ │ - ldrsheq r8, [pc], #-86 @ │ │ │ │ - rsbeq r4, r1, r0, lsr r1 │ │ │ │ - ldrsbeq r8, [pc], #-88 @ │ │ │ │ - rsbeq r4, r1, r2, lsl r1 │ │ │ │ - ldrheq r8, [pc], #-90 @ │ │ │ │ - strdeq r4, [r1], #-4 @ │ │ │ │ - @ instruction: 0x005f859c │ │ │ │ - rsbeq r4, r1, ip, asr #1 │ │ │ │ - subseq r8, pc, r4, ror r5 @ │ │ │ │ - rsbeq r4, r1, lr, lsr #1 │ │ │ │ - subseq r8, pc, r6, asr r5 @ │ │ │ │ + rsbeq r4, r1, r0, lsl #6 │ │ │ │ + rsbeq r4, r1, r2, lsr #5 │ │ │ │ + rsbeq r4, r1, lr, lsl #3 │ │ │ │ + subseq r8, pc, r6, lsr r6 @ │ │ │ │ + rsbeq r4, r1, r0, ror r1 │ │ │ │ + subseq r8, pc, r8, lsl r6 @ │ │ │ │ + rsbeq r4, r1, r2, asr r1 │ │ │ │ + ldrsheq r8, [pc], #-90 @ │ │ │ │ + rsbeq r4, r1, r4, lsr r1 │ │ │ │ + ldrsbeq r8, [pc], #-92 @ │ │ │ │ + rsbeq r4, r1, r6, lsl r1 │ │ │ │ + ldrheq r8, [pc], #-94 @ │ │ │ │ + strdeq r4, [r1], #-8 @ │ │ │ │ + subseq r8, pc, r0, lsr #11 │ │ │ │ + ldrdeq r4, [r1], #-0 @ │ │ │ │ + subseq r8, pc, r8, ror r5 @ │ │ │ │ + strhteq r4, [r1], #-2 │ │ │ │ + subseq r8, pc, sl, asr r5 @ │ │ │ │ vtst.8 d25, d0, d0 │ │ │ │ vqshl.u64 d7, d23, d7 │ │ │ │ @ instruction: 0xf8dffa81 │ │ │ │ stmdbls r5!, {r2, r3, r4, r5, r6, r7, r9, sl, ip, sp} │ │ │ │ ldrbtmi r2, [fp], #-520 @ 0xfffffdf8 │ │ │ │ @ instruction: 0xf6289400 │ │ │ │ ldrbmi pc, [r1], r1, lsr #17 @ │ │ │ │ @@ -486285,86 +486285,86 @@ │ │ │ │ tstpcc fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r2, #164]! @ 0xa4 │ │ │ │ strtmi r4, [r1], -fp, asr #16 │ │ │ │ @ instruction: 0xf6294478 │ │ │ │ ldrb pc, [r9, #3693] @ 0xe6d @ │ │ │ │ ... │ │ │ │ - rsbeq r4, r1, r2, lsl r0 │ │ │ │ - strdeq r3, [r1], #-244 @ 0xffffff0c @ │ │ │ │ - @ instruction: 0x005f849e │ │ │ │ - rsbeq r3, r1, r2, asr pc │ │ │ │ - ldrsheq r8, [pc], #-56 @ │ │ │ │ - rsbeq r3, r1, r4, lsr pc │ │ │ │ - subseq r8, pc, r2, lsl #7 │ │ │ │ - rsbeq r3, r1, r4, asr lr │ │ │ │ - rsbeq r3, r1, sl, asr lr │ │ │ │ - subseq r8, pc, r0, lsl #6 │ │ │ │ - rsbeq r3, r1, lr, lsr #28 │ │ │ │ - ldrsbeq r8, [pc], #-36 @ │ │ │ │ - rsbeq r3, r1, r4, ror #27 │ │ │ │ - mlseq r1, ip, sp, r3 │ │ │ │ - subseq r8, pc, r2, asr #4 │ │ │ │ - rsbeq r3, r1, r0, lsl #27 │ │ │ │ - subseq r8, pc, r6, lsr #4 │ │ │ │ - rsbeq r3, r1, r2, asr sp │ │ │ │ - ldrsheq r8, [pc], #-24 @ │ │ │ │ - rsbeq r3, r1, r6, lsr sp │ │ │ │ - ldrsbeq r8, [pc], #-26 @ │ │ │ │ - rsbeq r3, r1, r2, lsl sp │ │ │ │ - ldrheq r8, [pc], #-24 @ │ │ │ │ - strdeq r3, [r1], #-192 @ 0xffffff40 @ │ │ │ │ - @ instruction: 0x005f8194 │ │ │ │ + rsbeq r4, r1, r6, lsl r0 │ │ │ │ + strdeq r3, [r1], #-248 @ 0xffffff08 @ │ │ │ │ + subseq r8, pc, r2, lsr #9 │ │ │ │ + rsbeq r3, r1, r6, asr pc │ │ │ │ + ldrsheq r8, [pc], #-60 @ │ │ │ │ + rsbeq r3, r1, r8, lsr pc │ │ │ │ + subseq r8, pc, r6, lsl #7 │ │ │ │ + rsbeq r3, r1, r8, asr lr │ │ │ │ + rsbeq r3, r1, lr, asr lr │ │ │ │ + subseq r8, pc, r4, lsl #6 │ │ │ │ + rsbeq r3, r1, r2, lsr lr │ │ │ │ + ldrsbeq r8, [pc], #-40 @ │ │ │ │ + rsbeq r3, r1, r8, ror #27 │ │ │ │ + rsbeq r3, r1, r0, lsr #27 │ │ │ │ + subseq r8, pc, r6, asr #4 │ │ │ │ + rsbeq r3, r1, r4, lsl #27 │ │ │ │ + subseq r8, pc, sl, lsr #4 │ │ │ │ + rsbeq r3, r1, r6, asr sp │ │ │ │ + ldrsheq r8, [pc], #-28 @ │ │ │ │ + rsbeq r3, r1, sl, lsr sp │ │ │ │ + ldrsbeq r8, [pc], #-30 @ │ │ │ │ + rsbeq r3, r1, r6, lsl sp │ │ │ │ + ldrheq r8, [pc], #-28 @ │ │ │ │ + strdeq r3, [r1], #-196 @ 0xffffff3c @ │ │ │ │ + @ instruction: 0x005f8198 │ │ │ │ + ldrdeq r3, [r1], #-196 @ 0xffffff3c @ │ │ │ │ + subseq r8, pc, sl, ror r1 @ │ │ │ │ + rsbeq r3, r1, sl, lsl #25 │ │ │ │ + subseq r8, pc, r2, lsr r1 @ │ │ │ │ + rsbeq r3, r1, r0, ror ip │ │ │ │ + subseq r8, pc, r8, lsl r1 @ │ │ │ │ + rsbeq r3, r1, r4, asr ip │ │ │ │ + ldrsheq r8, [pc], #-12 @ │ │ │ │ + rsbeq r3, r1, r6, lsr ip │ │ │ │ + ldrsbeq r8, [pc], #-14 @ │ │ │ │ + rsbeq r3, r1, r2, lsl #24 │ │ │ │ + subseq r8, pc, r8, lsr #1 │ │ │ │ ldrdeq r3, [r1], #-192 @ 0xffffff40 @ │ │ │ │ - subseq r8, pc, r6, ror r1 @ │ │ │ │ - rsbeq r3, r1, r6, lsl #25 │ │ │ │ - subseq r8, pc, lr, lsr #2 │ │ │ │ - rsbeq r3, r1, ip, ror #24 │ │ │ │ - subseq r8, pc, r4, lsl r1 @ │ │ │ │ - rsbeq r3, r1, r0, asr ip │ │ │ │ - ldrsheq r8, [pc], #-8 @ │ │ │ │ - rsbeq r3, r1, r2, lsr ip │ │ │ │ - ldrsbeq r8, [pc], #-10 @ │ │ │ │ - strdeq r3, [r1], #-190 @ 0xffffff42 @ │ │ │ │ - subseq r8, pc, r4, lsr #1 │ │ │ │ - rsbeq r3, r1, ip, asr #25 │ │ │ │ - rsbeq r3, r1, ip, ror #22 │ │ │ │ - subseq r8, pc, r4, lsl r0 @ │ │ │ │ - subseq r3, pc, lr, asr #22 │ │ │ │ - rsbeq r3, r1, ip, lsr fp │ │ │ │ - subseq r7, pc, r4, ror #31 │ │ │ │ - rsbeq r3, r1, r2, lsr #22 │ │ │ │ - subseq r7, pc, sl, asr #31 │ │ │ │ - strdeq r3, [r1], #-180 @ 0xffffff4c @ │ │ │ │ - ldrdeq r3, [r1], #-168 @ 0xffffff58 @ │ │ │ │ - subseq r7, pc, r0, lsl #31 │ │ │ │ - strhteq r3, [r1], #-160 @ 0xffffff60 │ │ │ │ - subseq r7, pc, r8, asr pc @ │ │ │ │ - subseq r3, pc, lr, ror #20 │ │ │ │ - rsbeq r3, r1, r4, lsl #21 │ │ │ │ - subseq r7, pc, ip, lsr #30 │ │ │ │ - rsbeq sl, r0, r6, asr fp │ │ │ │ - rsbeq r3, r1, r8, asr sl │ │ │ │ - subseq r7, pc, r0, lsl #30 │ │ │ │ - rsbeq r3, r1, lr, lsr #20 │ │ │ │ - ldrsbeq r7, [pc], #-230 @ │ │ │ │ - rsbeq r3, r1, r4, lsl #20 │ │ │ │ - subseq r7, pc, ip, lsr #29 │ │ │ │ - subseq r4, pc, r6, ror #26 │ │ │ │ - ldrdeq r3, [r1], #-152 @ 0xffffff68 @ │ │ │ │ - subseq r7, pc, r0, lsl #29 │ │ │ │ - ldrheq r5, [pc], #-12 @ │ │ │ │ - rsbeq r3, r1, sl, lsr #19 │ │ │ │ - subseq r7, pc, r2, asr lr @ │ │ │ │ - ldrheq r5, [pc], #-52 @ │ │ │ │ - rsbeq r3, r1, lr, ror r9 │ │ │ │ - subseq r7, pc, r6, lsr #28 │ │ │ │ - rsbeq sl, r0, r8, ror #20 │ │ │ │ - rsbeq r3, r1, r0, asr r9 │ │ │ │ - ldrsheq r7, [pc], #-216 @ │ │ │ │ + rsbeq r3, r1, r0, ror fp │ │ │ │ + subseq r8, pc, r8, lsl r0 @ │ │ │ │ + subseq r3, pc, r2, asr fp @ │ │ │ │ + rsbeq r3, r1, r0, asr #22 │ │ │ │ + subseq r7, pc, r8, ror #31 │ │ │ │ + rsbeq r3, r1, r6, lsr #22 │ │ │ │ + subseq r7, pc, lr, asr #31 │ │ │ │ + strdeq r3, [r1], #-184 @ 0xffffff48 @ │ │ │ │ + ldrdeq r3, [r1], #-172 @ 0xffffff54 @ │ │ │ │ + subseq r7, pc, r4, lsl #31 │ │ │ │ + strhteq r3, [r1], #-164 @ 0xffffff5c │ │ │ │ + subseq r7, pc, ip, asr pc @ │ │ │ │ + subseq r3, pc, r2, ror sl @ │ │ │ │ + rsbeq r3, r1, r8, lsl #21 │ │ │ │ + subseq r7, pc, r0, lsr pc @ │ │ │ │ + rsbeq sl, r0, sl, asr fp │ │ │ │ + rsbeq r3, r1, ip, asr sl │ │ │ │ + subseq r7, pc, r4, lsl #30 │ │ │ │ + rsbeq r3, r1, r2, lsr sl │ │ │ │ + ldrsbeq r7, [pc], #-234 @ │ │ │ │ + rsbeq r3, r1, r8, lsl #20 │ │ │ │ + ldrheq r7, [pc], #-224 @ │ │ │ │ + subseq r4, pc, sl, ror #26 │ │ │ │ + ldrdeq r3, [r1], #-156 @ 0xffffff64 @ │ │ │ │ + subseq r7, pc, r4, lsl #29 │ │ │ │ + subseq r5, pc, r0, asr #1 │ │ │ │ + rsbeq r3, r1, lr, lsr #19 │ │ │ │ + subseq r7, pc, r6, asr lr @ │ │ │ │ + ldrheq r5, [pc], #-56 @ │ │ │ │ + rsbeq r3, r1, r2, lsl #19 │ │ │ │ + subseq r7, pc, sl, lsr #28 │ │ │ │ + rsbeq sl, r0, ip, ror #20 │ │ │ │ + rsbeq r3, r1, r4, asr r9 │ │ │ │ + ldrsheq r7, [pc], #-220 @ │ │ │ │ vceq.i8 d22, d13, d16 │ │ │ │ @ instruction: 0x4604fd9b │ │ │ │ andle r2, ip, r1, lsl #16 │ │ │ │ vadd.i8 q10, q8, q9 │ │ │ │ ldrbtmi r3, [r8], #-286 @ 0xfffffee2 │ │ │ │ @ instruction: 0xf629300c │ │ │ │ stmiami r0!, {r0, r1, r3, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -486587,47 +486587,47 @@ │ │ │ │ vadd.i8 d20, d0, d21 │ │ │ │ ldrbtmi r3, [r8], #-314 @ 0xfffffec6 │ │ │ │ @ instruction: 0xf629300c │ │ │ │ stmdami r3!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [lr], {41} @ 0x29 │ │ │ │ bllt 20ac538 │ │ │ │ - rsbeq r3, r1, r2, lsl #16 │ │ │ │ - subseq r7, pc, sl, lsr #25 │ │ │ │ - rsbeq r3, r1, r6, lsr #14 │ │ │ │ - subseq r7, pc, lr, asr #23 │ │ │ │ - rsbeq r3, r1, ip, lsl #14 │ │ │ │ - ldrheq r7, [pc], #-180 @ │ │ │ │ - subseq r4, pc, r4, ror #19 │ │ │ │ - ldrdeq r3, [r1], #-110 @ 0xffffff92 @ │ │ │ │ - subseq r7, pc, r6, lsl #23 │ │ │ │ - rsbeq r3, r1, r4, asr #13 │ │ │ │ - subseq r7, pc, ip, ror #22 │ │ │ │ - rsbeq r3, r1, sl, lsr #13 │ │ │ │ - subseq r7, pc, r2, asr fp @ │ │ │ │ - subseq r4, pc, r8, lsr r9 @ │ │ │ │ - rsbeq r3, r1, sl, ror r6 │ │ │ │ - subseq r7, pc, r2, lsr #22 │ │ │ │ - subseq r4, pc, r0, ror #18 │ │ │ │ - rsbeq r3, r1, sl, lsl r6 │ │ │ │ - subseq r7, pc, r2, asr #21 │ │ │ │ - ldrdeq r3, [r1], #-82 @ 0xffffffae @ │ │ │ │ - subseq r7, pc, sl, ror sl @ │ │ │ │ - strhteq r3, [r1], #-88 @ 0xffffffa8 │ │ │ │ - subseq r7, pc, r0, ror #20 │ │ │ │ - rsbeq r3, r1, r6, lsl #11 │ │ │ │ - rsbeq r3, r1, ip, lsl r5 │ │ │ │ - subseq r7, pc, r4, asr #19 │ │ │ │ - rsbeq r3, r1, r0, lsl #10 │ │ │ │ - subseq r7, pc, r8, lsr #19 │ │ │ │ - subseq r4, pc, lr, lsl #16 │ │ │ │ - ldrdeq r3, [r1], #-66 @ 0xffffffbe @ │ │ │ │ - subseq r7, pc, sl, ror r9 @ │ │ │ │ - mlseq r1, r2, r4, r3 │ │ │ │ - subseq r7, pc, sl, lsr r9 @ │ │ │ │ + rsbeq r3, r1, r6, lsl #16 │ │ │ │ + subseq r7, pc, lr, lsr #25 │ │ │ │ + rsbeq r3, r1, sl, lsr #14 │ │ │ │ + ldrsbeq r7, [pc], #-178 @ │ │ │ │ + rsbeq r3, r1, r0, lsl r7 │ │ │ │ + ldrheq r7, [pc], #-184 @ │ │ │ │ + subseq r4, pc, r8, ror #19 │ │ │ │ + rsbeq r3, r1, r2, ror #13 │ │ │ │ + subseq r7, pc, sl, lsl #23 │ │ │ │ + rsbeq r3, r1, r8, asr #13 │ │ │ │ + subseq r7, pc, r0, ror fp @ │ │ │ │ + rsbeq r3, r1, lr, lsr #13 │ │ │ │ + subseq r7, pc, r6, asr fp @ │ │ │ │ + subseq r4, pc, ip, lsr r9 @ │ │ │ │ + rsbeq r3, r1, lr, ror r6 │ │ │ │ + subseq r7, pc, r6, lsr #22 │ │ │ │ + subseq r4, pc, r4, ror #18 │ │ │ │ + rsbeq r3, r1, lr, lsl r6 │ │ │ │ + subseq r7, pc, r6, asr #21 │ │ │ │ + ldrdeq r3, [r1], #-86 @ 0xffffffaa @ │ │ │ │ + subseq r7, pc, lr, ror sl @ │ │ │ │ + strhteq r3, [r1], #-92 @ 0xffffffa4 │ │ │ │ + subseq r7, pc, r4, ror #20 │ │ │ │ + rsbeq r3, r1, sl, lsl #11 │ │ │ │ + rsbeq r3, r1, r0, lsr #10 │ │ │ │ + subseq r7, pc, r8, asr #19 │ │ │ │ + rsbeq r3, r1, r4, lsl #10 │ │ │ │ + subseq r7, pc, ip, lsr #19 │ │ │ │ + subseq r4, pc, r2, lsl r8 @ │ │ │ │ + ldrdeq r3, [r1], #-70 @ 0xffffffba @ │ │ │ │ + subseq r7, pc, lr, ror r9 @ │ │ │ │ + mlseq r1, r6, r4, r3 │ │ │ │ + subseq r7, pc, lr, lsr r9 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a9a80 >::_M_default_append(unsigned int)@@Base+0x26eec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, lr, lsl #16 │ │ │ │ bvs fe629df8 │ │ │ │ @@ -487023,73 +487023,73 @@ │ │ │ │ bvc ffa40ab0 │ │ │ │ svccc 0x00efae14 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ rsbeq r0, fp, lr, lsr r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r3, [r1], #-16 │ │ │ │ + strhteq r3, [r1], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0xffffc5cb │ │ │ │ - rsbeq r3, r1, r0, lsr #5 │ │ │ │ - rsbeq r3, r1, r2, lsr #3 │ │ │ │ + rsbeq r3, r1, r4, lsr #5 │ │ │ │ + rsbeq r3, r1, r6, lsr #3 │ │ │ │ @ instruction: 0x000004b3 │ │ │ │ - rsbeq r3, r1, ip, asr r1 │ │ │ │ - subseq r7, pc, r4, lsl #12 │ │ │ │ + rsbeq r3, r1, r0, ror #2 │ │ │ │ + subseq r7, pc, r8, lsl #12 │ │ │ │ mlseq fp, lr, r1, r0 │ │ │ │ - rsbeq r3, r1, r8, lsr #2 │ │ │ │ - ldrsbeq r7, [pc], #-80 @ │ │ │ │ + rsbeq r3, r1, ip, lsr #2 │ │ │ │ + ldrsbeq r7, [pc], #-84 @ │ │ │ │ @ instruction: 0xffffbebb │ │ │ │ - rsbeq ip, r0, lr, lsr #3 │ │ │ │ - rsbeq r3, r1, r0, lsr r2 │ │ │ │ - rsbeq r3, r1, r0, asr #1 │ │ │ │ - subseq r7, pc, r8, ror #10 │ │ │ │ - rsbeq r3, r1, r6, lsr #1 │ │ │ │ - subseq r7, pc, lr, asr #10 │ │ │ │ - rsbeq r3, r1, r4, ror #3 │ │ │ │ - rsbeq r3, r1, r6, lsl r2 │ │ │ │ - rsbeq r3, r1, lr, lsl #4 │ │ │ │ + strhteq ip, [r0], #-18 @ 0xffffffee │ │ │ │ rsbeq r3, r1, r4, lsr r2 │ │ │ │ - rsbeq r3, r1, r4, lsr r0 │ │ │ │ - ldrsbeq r7, [pc], #-76 @ │ │ │ │ - rsbeq r3, r1, sl, lsl r0 │ │ │ │ - subseq r7, pc, r2, asr #9 │ │ │ │ - rsbeq r3, r1, ip, lsr #4 │ │ │ │ + rsbeq r3, r1, r4, asr #1 │ │ │ │ + subseq r7, pc, ip, ror #10 │ │ │ │ + rsbeq r3, r1, sl, lsr #1 │ │ │ │ + subseq r7, pc, r2, asr r5 @ │ │ │ │ rsbeq r3, r1, r8, ror #3 │ │ │ │ - ldrdeq r2, [r1], #-248 @ 0xffffff08 @ │ │ │ │ - subseq r7, pc, r0, lsl #9 │ │ │ │ - strdeq r3, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r3, r1, r0, lsr #4 │ │ │ │ - mlseq r1, r0, pc, r2 @ │ │ │ │ - subseq r7, pc, r8, lsr r4 @ │ │ │ │ - rsbeq r2, r1, r2, ror pc │ │ │ │ - subseq r7, pc, r8, lsl r4 @ │ │ │ │ - rsbeq r3, r1, sl, ror #3 │ │ │ │ - strdeq r3, [r1], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r2, r1, ip, lsr #30 │ │ │ │ - ldrsbeq r7, [pc], #-52 @ │ │ │ │ - rsbeq ip, r0, lr, ror #11 │ │ │ │ - rsbeq r3, r1, r0, asr #3 │ │ │ │ - rsbeq r2, r1, lr, ror #29 │ │ │ │ - @ instruction: 0x005f7396 │ │ │ │ - rsbeq r3, r1, sl, lsr #3 │ │ │ │ - ldrdeq r3, [r1], #-24 @ 0xffffffe8 @ │ │ │ │ - strhteq r2, [r1], #-228 @ 0xffffff1c │ │ │ │ - subseq r7, pc, ip, asr r3 @ │ │ │ │ - strhteq r3, [r1], #-24 @ 0xffffffe8 │ │ │ │ - ldrdeq r3, [r1], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r2, r1, sl, ror lr │ │ │ │ - subseq r7, pc, r2, lsr #6 │ │ │ │ - rsbeq r3, r1, r2, asr #3 │ │ │ │ - rsbeq r3, r1, r4, lsl r2 │ │ │ │ - rsbeq r2, r1, ip, lsr lr │ │ │ │ - subseq r7, pc, r4, ror #5 │ │ │ │ - strdeq ip, [r0], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r3, r1, sl, lsl r2 │ │ │ │ + rsbeq r3, r1, r2, lsl r2 │ │ │ │ + rsbeq r3, r1, r8, lsr r2 │ │ │ │ + rsbeq r3, r1, r8, lsr r0 │ │ │ │ + subseq r7, pc, r0, ror #9 │ │ │ │ + rsbeq r3, r1, lr, lsl r0 │ │ │ │ + subseq r7, pc, r6, asr #9 │ │ │ │ + rsbeq r3, r1, r0, lsr r2 │ │ │ │ + rsbeq r3, r1, ip, ror #3 │ │ │ │ + ldrdeq r2, [r1], #-252 @ 0xffffff04 @ │ │ │ │ + subseq r7, pc, r4, lsl #9 │ │ │ │ + rsbeq r3, r1, r0, lsl #4 │ │ │ │ + rsbeq r3, r1, r4, lsr #4 │ │ │ │ + mlseq r1, r4, pc, r2 @ │ │ │ │ + subseq r7, pc, ip, lsr r4 @ │ │ │ │ + rsbeq r2, r1, r6, ror pc │ │ │ │ + subseq r7, pc, ip, lsl r4 @ │ │ │ │ rsbeq r3, r1, lr, ror #3 │ │ │ │ - strdeq r2, [r1], #-218 @ 0xffffff26 @ │ │ │ │ - subseq r7, pc, r2, lsr #5 │ │ │ │ + strdeq r3, [r1], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r2, r1, r0, lsr pc │ │ │ │ + ldrsbeq r7, [pc], #-56 @ │ │ │ │ + strdeq ip, [r0], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r3, r1, r4, asr #3 │ │ │ │ + strdeq r2, [r1], #-226 @ 0xffffff1e @ │ │ │ │ + @ instruction: 0x005f739a │ │ │ │ + rsbeq r3, r1, lr, lsr #3 │ │ │ │ + ldrdeq r3, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ + strhteq r2, [r1], #-232 @ 0xffffff18 │ │ │ │ + subseq r7, pc, r0, ror #6 │ │ │ │ + strhteq r3, [r1], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq r3, r1, r2, ror #3 │ │ │ │ + rsbeq r2, r1, lr, ror lr │ │ │ │ + subseq r7, pc, r6, lsr #6 │ │ │ │ + rsbeq r3, r1, r6, asr #3 │ │ │ │ + rsbeq r3, r1, r8, lsl r2 │ │ │ │ + rsbeq r2, r1, r0, asr #28 │ │ │ │ + subseq r7, pc, r8, ror #5 │ │ │ │ + strdeq ip, [r0], #-94 @ 0xffffffa2 @ │ │ │ │ + strdeq r3, [r1], #-18 @ 0xffffffee @ │ │ │ │ + strdeq r2, [r1], #-222 @ 0xffffff22 @ │ │ │ │ + subseq r7, pc, r6, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed45f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -487099,16 +487099,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff52f628 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6294478 │ │ │ │ blls 26cd70 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mlseq r1, r0, ip, r2 │ │ │ │ - subseq r7, pc, r8, lsr r1 @ │ │ │ │ + mlseq r1, r4, ip, r2 │ │ │ │ + subseq r7, pc, ip, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed45f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx fe42b62e │ │ │ │ blvc 4aa3e0 │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ @@ -487163,19 +487163,19 @@ │ │ │ │ @ instruction: 0xf628300c │ │ │ │ stmdami r9, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff8af628 │ │ │ │ ldrb r9, [sp, r3, lsl #22] │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbeq r2, r1, ip, ror #31 │ │ │ │ - ldrdeq r2, [r1], #-252 @ 0xffffff04 @ │ │ │ │ - subseq r7, pc, r4, ror r0 @ │ │ │ │ - mlseq r1, sl, pc, r2 @ │ │ │ │ - subseq r7, pc, r2, lsr r0 @ │ │ │ │ + strdeq r2, [r1], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r2, r1, r0, ror #31 │ │ │ │ + subseq r7, pc, r8, ror r0 @ │ │ │ │ + mlseq r1, lr, pc, r2 @ │ │ │ │ + subseq r7, pc, r6, lsr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed46068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ vmin.u d4, d3, d12 │ │ │ │ stmdacs r5, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r8], -fp │ │ │ │ @@ -487191,16 +487191,16 @@ │ │ │ │ bicne pc, fp, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 9, cr15, cr4, cr8, {1} │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf6284478 │ │ │ │ strtmi pc, [r0], -pc, asr #30 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - rsbeq r2, r1, r4, lsr #30 │ │ │ │ - ldrheq r6, [pc], #-252 @ │ │ │ │ + rsbeq r2, r1, r8, lsr #30 │ │ │ │ + subseq r6, pc, r0, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed460cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7b2e54 │ │ │ │ blmi 7db0ec │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -487222,15 +487222,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf622bd30 │ │ │ │ svclt 0x0000eba2 │ │ │ │ rsbeq pc, sl, r6, lsr fp @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r1, lr, lsr #29 │ │ │ │ + strhteq r2, [r1], #-226 @ 0xffffff1e │ │ │ │ strdeq pc, [sl], #-172 @ 0xffffff54 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed46148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ blx fe52b824 │ │ │ │ @@ -487274,21 +487274,21 @@ │ │ │ │ vadd.i8 d20, d0, d11 │ │ │ │ ldrbtmi r1, [r8], #-425 @ 0xfffffe57 │ │ │ │ @ instruction: 0xf628300c │ │ │ │ stmdami r9, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 6, 10, cr15, cr8, cr8, {1} │ │ │ │ svclt 0x0000e7d2 │ │ │ │ - rsbeq r2, r1, lr, lsr lr │ │ │ │ - rsbeq r2, r1, lr, lsr #28 │ │ │ │ - subseq r6, pc, r6, asr #29 │ │ │ │ - rsbeq r2, r1, r6, lsl lr │ │ │ │ - subseq r6, pc, lr, lsr #29 │ │ │ │ - ldrdeq r2, [r1], #-214 @ 0xffffff2a @ │ │ │ │ - subseq r6, pc, lr, ror #28 │ │ │ │ + rsbeq r2, r1, r2, asr #28 │ │ │ │ + rsbeq r2, r1, r2, lsr lr │ │ │ │ + subseq r6, pc, sl, asr #29 │ │ │ │ + rsbeq r2, r1, sl, lsl lr │ │ │ │ + ldrheq r6, [pc], #-226 @ │ │ │ │ + ldrdeq r2, [r1], #-218 @ 0xffffff26 @ │ │ │ │ + subseq r6, pc, r2, ror lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed4622c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi r2, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ vqshl.u64 q2, , q1 │ │ │ │ @ instruction: 0xf233fec3 │ │ │ │ @@ -487303,17 +487303,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf628300c │ │ │ │ stmdami r6, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 6, 7, cr15, cr0, cr8, {1} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - mlseq r0, r8, sl, pc @ │ │ │ │ - rsbeq r2, r1, r6, ror #26 │ │ │ │ - ldrsheq r6, [pc], #-222 @ │ │ │ │ + mlseq r0, ip, sl, pc @ │ │ │ │ + rsbeq r2, r1, sl, ror #26 │ │ │ │ + subseq r6, pc, r2, lsl #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4aa548 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ ldrmi fp, [r5], -r9, lsr #1 │ │ │ │ @ instruction: 0xf8df4690 │ │ │ │ @@ -488103,108 +488103,108 @@ │ │ │ │ svclt 0x0000b9ff │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ... │ │ │ │ rsbeq pc, sl, r4, ror #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq pc, sl, r8, lsr #18 │ │ │ │ - rsbeq r9, r1, r6, lsl r9 │ │ │ │ - rsbeq r2, r1, r8, lsr #21 │ │ │ │ - ldrdeq r2, [r1], #-150 @ 0xffffff6a @ │ │ │ │ - subseq r6, pc, ip, ror #20 │ │ │ │ - rsbeq r2, r1, ip, asr #18 │ │ │ │ - subseq r6, pc, r2, ror #19 │ │ │ │ - rsbeq r2, r1, r6, lsl r9 │ │ │ │ - subseq r6, pc, ip, lsr #19 │ │ │ │ - rsbeq r2, r1, ip, ror #17 │ │ │ │ - subseq r6, pc, r2, lsl #19 │ │ │ │ - strhteq r2, [r1], #-142 @ 0xffffff72 │ │ │ │ - subseq r6, pc, r4, asr r9 @ │ │ │ │ - rsbeq r2, r1, r0, lsr #17 │ │ │ │ - subseq r6, pc, r6, lsr r9 @ │ │ │ │ - rsbeq r2, r1, ip, ror #16 │ │ │ │ - subseq r6, pc, r2, lsl #18 │ │ │ │ - subseq r3, pc, r0, lsr r7 @ │ │ │ │ - rsbeq r2, r1, r8, lsr r8 │ │ │ │ - subseq r6, pc, lr, asr #17 │ │ │ │ - rsbeq r2, r1, r8, lsl r8 │ │ │ │ - subseq r6, pc, lr, lsr #17 │ │ │ │ - ldrdeq r2, [r1], #-114 @ 0xffffff8e @ │ │ │ │ - ldrdeq pc, [r0], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r2, r1, sl, lsr #15 │ │ │ │ - subseq r6, pc, r0, asr #16 │ │ │ │ - subseq r3, pc, ip, lsl #13 │ │ │ │ - rsbeq r2, r1, r4, ror r7 │ │ │ │ - subseq r6, pc, sl, lsl #16 │ │ │ │ + rsbeq r9, r1, sl, lsl r9 │ │ │ │ + rsbeq r2, r1, ip, lsr #21 │ │ │ │ + ldrdeq r2, [r1], #-154 @ 0xffffff66 @ │ │ │ │ + subseq r6, pc, r0, ror sl @ │ │ │ │ + rsbeq r2, r1, r0, asr r9 │ │ │ │ + subseq r6, pc, r6, ror #19 │ │ │ │ + rsbeq r2, r1, sl, lsl r9 │ │ │ │ + ldrheq r6, [pc], #-144 @ │ │ │ │ + strdeq r2, [r1], #-128 @ 0xffffff80 @ │ │ │ │ + subseq r6, pc, r6, lsl #19 │ │ │ │ + rsbeq r2, r1, r2, asr #17 │ │ │ │ + subseq r6, pc, r8, asr r9 @ │ │ │ │ + rsbeq r2, r1, r4, lsr #17 │ │ │ │ + subseq r6, pc, sl, lsr r9 @ │ │ │ │ + rsbeq r2, r1, r0, ror r8 │ │ │ │ + subseq r6, pc, r6, lsl #18 │ │ │ │ + subseq r3, pc, r4, lsr r7 @ │ │ │ │ + rsbeq r2, r1, ip, lsr r8 │ │ │ │ + ldrsbeq r6, [pc], #-130 @ │ │ │ │ + rsbeq r2, r1, ip, lsl r8 │ │ │ │ + ldrheq r6, [pc], #-130 @ │ │ │ │ + ldrdeq r2, [r1], #-118 @ 0xffffff8a @ │ │ │ │ + ldrdeq pc, [r0], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r2, r1, lr, lsr #15 │ │ │ │ + subseq r6, pc, r4, asr #16 │ │ │ │ + @ instruction: 0x005f3690 │ │ │ │ + rsbeq r2, r1, r8, ror r7 │ │ │ │ + subseq r6, pc, lr, lsl #16 │ │ │ │ @ instruction: 0xfffff7e9 │ │ │ │ - mlseq r1, r8, r7, r2 │ │ │ │ - rsbeq r2, r1, r8, ror #14 │ │ │ │ - subseq r2, pc, r8, lsl r3 @ │ │ │ │ - rsbeq r2, r1, r2, lsl r7 │ │ │ │ - subseq r6, pc, r8, lsr #15 │ │ │ │ - strdeq r2, [r1], #-102 @ 0xffffff9a @ │ │ │ │ - subseq r6, pc, ip, lsl #15 │ │ │ │ - rsbeq r9, r0, r6, ror #20 │ │ │ │ - mlseq r1, lr, r6, r2 │ │ │ │ - subseq r6, pc, r4, lsr r7 @ │ │ │ │ - subseq r2, pc, r8, asr #4 │ │ │ │ - rsbeq r2, r1, ip, ror #12 │ │ │ │ - subseq r6, pc, r2, lsl #14 │ │ │ │ - rsbeq r2, r1, lr, asr #12 │ │ │ │ - subseq r6, pc, r4, ror #13 │ │ │ │ - rsbeq r9, r0, lr, ror #19 │ │ │ │ - rsbeq r2, r1, sl, lsl r6 │ │ │ │ - ldrheq r6, [pc], #-96 @ │ │ │ │ - strdeq r2, [r1], #-88 @ 0xffffffa8 @ │ │ │ │ - subseq r6, pc, ip, lsl #13 │ │ │ │ - rsbeq r2, r1, ip, asr #11 │ │ │ │ - subseq r6, pc, r2, ror #12 │ │ │ │ - rsbeq r2, r1, sl, lsr #11 │ │ │ │ - strdeq r2, [r1], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r9, r0, sl, ror #4 │ │ │ │ - rsbeq r2, r1, sl, ror r5 │ │ │ │ - subseq r6, pc, r0, lsl r6 @ │ │ │ │ - rsbeq r2, r1, r0, asr #10 │ │ │ │ + mlseq r1, ip, r7, r2 │ │ │ │ + rsbeq r2, r1, ip, ror #14 │ │ │ │ + subseq r2, pc, ip, lsl r3 @ │ │ │ │ + rsbeq r2, r1, r6, lsl r7 │ │ │ │ + subseq r6, pc, ip, lsr #15 │ │ │ │ + strdeq r2, [r1], #-106 @ 0xffffff96 @ │ │ │ │ + @ instruction: 0x005f6790 │ │ │ │ + rsbeq r9, r0, sl, ror #20 │ │ │ │ + rsbeq r2, r1, r2, lsr #13 │ │ │ │ + subseq r6, pc, r8, lsr r7 @ │ │ │ │ + subseq r2, pc, ip, asr #4 │ │ │ │ + rsbeq r2, r1, r0, ror r6 │ │ │ │ + subseq r6, pc, r6, lsl #14 │ │ │ │ + rsbeq r2, r1, r2, asr r6 │ │ │ │ + subseq r6, pc, r8, ror #13 │ │ │ │ + strdeq r9, [r0], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq r2, r1, lr, lsl r6 │ │ │ │ + ldrheq r6, [pc], #-100 @ │ │ │ │ + strdeq r2, [r1], #-92 @ 0xffffffa4 @ │ │ │ │ + @ instruction: 0x005f6690 │ │ │ │ + ldrdeq r2, [r1], #-80 @ 0xffffffb0 @ │ │ │ │ + subseq r6, pc, r6, ror #12 │ │ │ │ + rsbeq r2, r1, lr, lsr #11 │ │ │ │ + strdeq r2, [r1], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r9, r0, lr, ror #4 │ │ │ │ + rsbeq r2, r1, lr, ror r5 │ │ │ │ + subseq r6, pc, r4, lsl r6 @ │ │ │ │ + rsbeq r2, r1, r4, asr #10 │ │ │ │ + ldrsbeq r6, [pc], #-90 @ │ │ │ │ + rsbeq r2, r1, r8, lsl r5 │ │ │ │ + subseq r6, pc, lr, lsr #11 │ │ │ │ + rsbeq r2, r1, r6, ror #9 │ │ │ │ + subseq r6, pc, ip, ror r5 @ │ │ │ │ + rsbeq lr, r0, r0, ror #8 │ │ │ │ + rsbeq lr, r0, lr, asr r4 │ │ │ │ + rsbeq r1, r2, r4, lsr #24 │ │ │ │ + rsbeq sl, r0, sl, lsl r2 │ │ │ │ + rsbeq r2, r1, r0, ror r4 │ │ │ │ + subseq r6, pc, r6, lsl #10 │ │ │ │ + rsbeq r2, r1, r0, asr #8 │ │ │ │ + ldrsbeq r6, [pc], #-70 @ │ │ │ │ + ldrdeq fp, [r0], #-144 @ 0xffffff70 @ │ │ │ │ + strdeq r2, [r1], #-50 @ 0xffffffce @ │ │ │ │ + subseq r6, pc, r8, lsl #9 │ │ │ │ + ldrdeq r2, [r1], #-52 @ 0xffffffcc @ │ │ │ │ + subseq r6, pc, sl, ror #8 │ │ │ │ + subseq lr, lr, r0, asr #10 │ │ │ │ ldrsbeq r6, [pc], #-86 @ │ │ │ │ - rsbeq r2, r1, r4, lsl r5 │ │ │ │ - subseq r6, pc, sl, lsr #11 │ │ │ │ - rsbeq r2, r1, r2, ror #9 │ │ │ │ - subseq r6, pc, r8, ror r5 @ │ │ │ │ - rsbeq lr, r0, ip, asr r4 │ │ │ │ - rsbeq lr, r0, sl, asr r4 │ │ │ │ - rsbeq r1, r2, r0, lsr #24 │ │ │ │ - rsbeq sl, r0, r6, lsl r2 │ │ │ │ - rsbeq r2, r1, ip, ror #8 │ │ │ │ - subseq r6, pc, r2, lsl #10 │ │ │ │ - rsbeq r2, r1, ip, lsr r4 │ │ │ │ - ldrsbeq r6, [pc], #-66 @ │ │ │ │ - rsbeq fp, r0, ip, asr #19 │ │ │ │ - rsbeq r2, r1, lr, ror #7 │ │ │ │ - subseq r6, pc, r4, lsl #9 │ │ │ │ - ldrdeq r2, [r1], #-48 @ 0xffffffd0 @ │ │ │ │ - subseq r6, pc, r6, ror #8 │ │ │ │ - subseq lr, lr, ip, lsr r5 │ │ │ │ - ldrsbeq r6, [pc], #-82 @ │ │ │ │ - rsbeq ip, r0, r2, ror #6 │ │ │ │ - strdeq r2, [r1], #-60 @ 0xffffffc4 @ │ │ │ │ - ldrdeq lr, [r0], #-40 @ 0xffffffd8 @ │ │ │ │ - strdeq r2, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ - @ instruction: 0x005f6294 │ │ │ │ - rsbeq r2, r1, ip, lsr #3 │ │ │ │ - subseq r6, pc, r4, asr #4 │ │ │ │ - mlseq r1, r0, r1, r2 │ │ │ │ - subseq r6, pc, r8, lsr #4 │ │ │ │ - rsbeq r2, r1, r4, ror r1 │ │ │ │ - subseq r6, pc, ip, lsl #4 │ │ │ │ - rsbeq r2, r1, r4, asr #2 │ │ │ │ - ldrsbeq r6, [pc], #-28 @ │ │ │ │ - rsbeq r2, r1, r8, lsl r1 │ │ │ │ - ldrheq r6, [pc], #-16 @ │ │ │ │ - strdeq r2, [r1], #-12 @ │ │ │ │ - @ instruction: 0x005f6194 │ │ │ │ + rsbeq ip, r0, r6, ror #6 │ │ │ │ + rsbeq r2, r1, r0, lsl #8 │ │ │ │ + ldrdeq lr, [r0], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r2, r1, r0, lsl #4 │ │ │ │ + @ instruction: 0x005f6298 │ │ │ │ + strhteq r2, [r1], #-16 │ │ │ │ + subseq r6, pc, r8, asr #4 │ │ │ │ + mlseq r1, r4, r1, r2 │ │ │ │ + subseq r6, pc, ip, lsr #4 │ │ │ │ + rsbeq r2, r1, r8, ror r1 │ │ │ │ + subseq r6, pc, r0, lsl r2 @ │ │ │ │ + rsbeq r2, r1, r8, asr #2 │ │ │ │ + subseq r6, pc, r0, ror #3 │ │ │ │ + rsbeq r2, r1, ip, lsl r1 │ │ │ │ + ldrheq r6, [pc], #-20 @ │ │ │ │ + rsbeq r2, r1, r0, lsl #2 │ │ │ │ + @ instruction: 0x005f6198 │ │ │ │ vceq.i d9, d14, d6 │ │ │ │ ldmdals r6, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stc2 3, cr15, [ip], {77} @ 0x4d │ │ │ │ stmdacs r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8dfd00d │ │ │ │ vst3.16 {d16-d18}, [pc :256], r8 │ │ │ │ ldrbtmi r7, [r8], #-371 @ 0xfffffe8d │ │ │ │ @@ -488487,48 +488487,48 @@ │ │ │ │ ldmdbls pc, {r1, r4, r6, r8, ip, lr, pc} @ │ │ │ │ blls 9ff2f0 │ │ │ │ addmi r1, ip, #823296 @ 0xc9000 │ │ │ │ ldrtmi sp, [r4], -sl, ror #21 │ │ │ │ svclt 0x0000e772 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r1, r1, r6, lsr pc │ │ │ │ - subseq r5, pc, ip, asr #31 │ │ │ │ - rsbeq r1, r1, r2, lsr #29 │ │ │ │ - subseq r5, pc, sl, lsr pc @ │ │ │ │ - rsbeq r1, r1, sl, lsl #29 │ │ │ │ - subseq r5, pc, r2, lsr #30 │ │ │ │ - rsbeq r1, r1, lr, ror #28 │ │ │ │ - subseq r5, pc, r6, lsl #30 │ │ │ │ - rsbeq r1, r1, lr, lsr lr │ │ │ │ - ldrsbeq r5, [pc], #-230 @ │ │ │ │ - rsbeq r1, r1, lr, lsl #28 │ │ │ │ - subseq r5, pc, r6, lsr #29 │ │ │ │ - strdeq r1, [r1], #-210 @ 0xffffff2e @ │ │ │ │ - subseq r5, pc, sl, lsl #29 │ │ │ │ - strhteq r1, [r1], #-208 @ 0xffffff30 │ │ │ │ - rsbeq r1, r1, sl, lsr #26 │ │ │ │ - strdeq r1, [r1], #-200 @ 0xffffff38 @ │ │ │ │ - @ instruction: 0x005f5d90 │ │ │ │ - ldrdeq r1, [r1], #-204 @ 0xffffff34 @ │ │ │ │ - subseq r5, pc, r4, ror sp @ │ │ │ │ - rsbeq r1, r1, sl, lsr #25 │ │ │ │ - subseq r5, pc, r2, asr #26 │ │ │ │ - rsbeq r1, r1, lr, lsl #25 │ │ │ │ - subseq r5, pc, r4, lsr #26 │ │ │ │ - rsbeq r1, r1, r2, lsr #24 │ │ │ │ - ldrheq r5, [pc], #-202 @ │ │ │ │ - rsbeq r1, r1, r8, lsl #24 │ │ │ │ - subseq r5, pc, r0, lsr #25 │ │ │ │ - ldrdeq r1, [r1], #-190 @ 0xffffff42 @ │ │ │ │ - subseq r5, pc, r6, ror ip @ │ │ │ │ - rsbeq r1, r1, sl, lsr #23 │ │ │ │ - subseq r5, pc, r2, asr #24 │ │ │ │ - mlseq r1, r2, fp, r1 │ │ │ │ - subseq r5, pc, sl, lsr #24 │ │ │ │ + rsbeq r1, r1, sl, lsr pc │ │ │ │ + ldrsbeq r5, [pc], #-240 @ │ │ │ │ + rsbeq r1, r1, r6, lsr #29 │ │ │ │ + subseq r5, pc, lr, lsr pc @ │ │ │ │ + rsbeq r1, r1, lr, lsl #29 │ │ │ │ + subseq r5, pc, r6, lsr #30 │ │ │ │ + rsbeq r1, r1, r2, ror lr │ │ │ │ + subseq r5, pc, sl, lsl #30 │ │ │ │ + rsbeq r1, r1, r2, asr #28 │ │ │ │ + ldrsbeq r5, [pc], #-234 @ │ │ │ │ + rsbeq r1, r1, r2, lsl lr │ │ │ │ + subseq r5, pc, sl, lsr #29 │ │ │ │ + strdeq r1, [r1], #-214 @ 0xffffff2a @ │ │ │ │ + subseq r5, pc, lr, lsl #29 │ │ │ │ + strhteq r1, [r1], #-212 @ 0xffffff2c │ │ │ │ + rsbeq r1, r1, lr, lsr #26 │ │ │ │ + strdeq r1, [r1], #-204 @ 0xffffff34 @ │ │ │ │ + @ instruction: 0x005f5d94 │ │ │ │ + rsbeq r1, r1, r0, ror #25 │ │ │ │ + subseq r5, pc, r8, ror sp @ │ │ │ │ + rsbeq r1, r1, lr, lsr #25 │ │ │ │ + subseq r5, pc, r6, asr #26 │ │ │ │ + mlseq r1, r2, ip, r1 │ │ │ │ + subseq r5, pc, r8, lsr #26 │ │ │ │ + rsbeq r1, r1, r6, lsr #24 │ │ │ │ + ldrheq r5, [pc], #-206 @ │ │ │ │ + rsbeq r1, r1, ip, lsl #24 │ │ │ │ + subseq r5, pc, r4, lsr #25 │ │ │ │ + rsbeq r1, r1, r2, ror #23 │ │ │ │ + subseq r5, pc, sl, ror ip @ │ │ │ │ + rsbeq r1, r1, lr, lsr #23 │ │ │ │ + subseq r5, pc, r6, asr #24 │ │ │ │ + mlseq r1, r6, fp, r1 │ │ │ │ + subseq r5, pc, lr, lsr #24 │ │ │ │ vst2.16 {d20-d21}, [pc :256], ip │ │ │ │ ldrbtmi r7, [r8], #-414 @ 0xfffffe62 │ │ │ │ @ instruction: 0xf627300c │ │ │ │ ldmdami sl!, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ ldc2l 6, cr15, [r8], {39} @ 0x27 │ │ │ │ bl feca9ac8 │ │ │ │ @@ -488646,37 +488646,37 @@ │ │ │ │ sbcsle r2, lr, r1, lsl #16 │ │ │ │ bicscs r4, lr, sl, lsl r8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx e2de12 │ │ │ │ @ instruction: 0x46294818 │ │ │ │ @ instruction: 0xf6274478 │ │ │ │ ldrb pc, [r7], -fp, ror #23 @ │ │ │ │ - rsbeq r1, r1, r6, lsr sl │ │ │ │ - subseq r5, pc, lr, asr #21 │ │ │ │ - rsbeq r1, r1, sl, asr #19 │ │ │ │ - subseq r5, pc, r2, ror #20 │ │ │ │ - strhteq r1, [r1], #-146 @ 0xffffff6e │ │ │ │ - subseq r5, pc, sl, asr #20 │ │ │ │ - rsbeq r1, r1, ip, lsr #20 │ │ │ │ - rsbeq r1, r1, r2, asr r9 │ │ │ │ - subseq r5, pc, sl, ror #19 │ │ │ │ - rsbeq r1, r1, sl, lsr r9 │ │ │ │ - ldrsbeq r5, [pc], #-146 @ │ │ │ │ - rsbeq r1, r1, r2, lsr #18 │ │ │ │ - ldrheq r5, [pc], #-154 @ │ │ │ │ - rsbeq r1, r1, sl, lsl #18 │ │ │ │ - subseq r5, pc, r2, lsr #19 │ │ │ │ - rsbeq r1, r1, r4, ror #17 │ │ │ │ - subseq r5, pc, ip, ror r9 @ │ │ │ │ - strhteq r1, [r1], #-134 @ 0xffffff7a │ │ │ │ - subseq r5, pc, lr, asr #18 │ │ │ │ - rsbeq r1, r1, r0, lsl #17 │ │ │ │ - subseq r5, pc, r8, lsl r9 @ │ │ │ │ - rsbeq r1, r1, ip, asr r8 │ │ │ │ - ldrsheq r5, [pc], #-132 @ │ │ │ │ + rsbeq r1, r1, sl, lsr sl │ │ │ │ + ldrsbeq r5, [pc], #-162 @ │ │ │ │ + rsbeq r1, r1, lr, asr #19 │ │ │ │ + subseq r5, pc, r6, ror #20 │ │ │ │ + strhteq r1, [r1], #-150 @ 0xffffff6a │ │ │ │ + subseq r5, pc, lr, asr #20 │ │ │ │ + rsbeq r1, r1, r0, lsr sl │ │ │ │ + rsbeq r1, r1, r6, asr r9 │ │ │ │ + subseq r5, pc, lr, ror #19 │ │ │ │ + rsbeq r1, r1, lr, lsr r9 │ │ │ │ + ldrsbeq r5, [pc], #-150 @ │ │ │ │ + rsbeq r1, r1, r6, lsr #18 │ │ │ │ + ldrheq r5, [pc], #-158 @ │ │ │ │ + rsbeq r1, r1, lr, lsl #18 │ │ │ │ + subseq r5, pc, r6, lsr #19 │ │ │ │ + rsbeq r1, r1, r8, ror #17 │ │ │ │ + subseq r5, pc, r0, lsl #19 │ │ │ │ + strhteq r1, [r1], #-138 @ 0xffffff76 │ │ │ │ + subseq r5, pc, r2, asr r9 @ │ │ │ │ + rsbeq r1, r1, r4, lsl #17 │ │ │ │ + subseq r5, pc, ip, lsl r9 @ │ │ │ │ + rsbeq r1, r1, r0, ror #16 │ │ │ │ + ldrsheq r5, [pc], #-136 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 32ba9c >::_M_default_append(unsigned int)@@Base+0xa8f08> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ pkhbtmi fp, r0, r5, lsl #1 │ │ │ │ bmi fe641e18 │ │ │ │ @@ -488823,18 +488823,18 @@ │ │ │ │ @ instruction: 0xf6274478 │ │ │ │ @ instruction: 0xe70bfa93 │ │ │ │ svc 0x001ef620 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq lr, sl, lr, lsl #8 │ │ │ │ rsbeq lr, sl, r4, asr #7 │ │ │ │ - rsbeq r1, r1, sl, lsl r6 │ │ │ │ - ldrheq r5, [pc], #-98 @ │ │ │ │ - rsbeq r1, r1, ip, lsr #11 │ │ │ │ - subseq r5, pc, r4, asr #12 │ │ │ │ + rsbeq r1, r1, lr, lsl r6 │ │ │ │ + ldrheq r5, [pc], #-102 @ │ │ │ │ + strhteq r1, [r1], #-80 @ 0xffffffb0 │ │ │ │ + subseq r5, pc, r8, asr #12 │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ @ instruction: 0x2638f8df │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strcs r3, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ @@ -489230,91 +489230,91 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ mlseq sl, ip, r1, lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r1, sl, lsl r5 │ │ │ │ + rsbeq r1, r1, lr, lsl r5 │ │ │ │ @ instruction: 0xfffffd2f │ │ │ │ - strdeq r1, [r1], #-84 @ 0xffffffac @ │ │ │ │ - strdeq lr, [r0], #-26 @ 0xffffffe6 @ │ │ │ │ + strdeq r1, [r1], #-88 @ 0xffffffa8 @ │ │ │ │ + strdeq lr, [r0], #-30 @ 0xffffffe2 @ │ │ │ │ andeq r0, r0, fp, lsr r7 │ │ │ │ - rsbeq r1, r1, r2, asr #9 │ │ │ │ - subseq r5, pc, r8, asr r5 @ │ │ │ │ + rsbeq r1, r1, r6, asr #9 │ │ │ │ + subseq r5, pc, ip, asr r5 @ │ │ │ │ rsbeq lr, sl, lr, ror #1 │ │ │ │ - rsbeq r1, r1, r4, lsl #9 │ │ │ │ - subseq r5, pc, sl, lsl r5 @ │ │ │ │ + rsbeq r1, r1, r8, lsl #9 │ │ │ │ + subseq r5, pc, lr, lsl r5 @ │ │ │ │ @ instruction: 0xffffe55f │ │ │ │ @ instruction: 0xffffe3d3 │ │ │ │ - rsbeq r1, r1, lr, lsr r4 │ │ │ │ - ldrsbeq r5, [pc], #-68 @ │ │ │ │ - rsbeq r1, r1, r0, lsr #8 │ │ │ │ - ldrheq r5, [pc], #-70 @ │ │ │ │ + rsbeq r1, r1, r2, asr #8 │ │ │ │ + ldrsbeq r5, [pc], #-72 @ │ │ │ │ + rsbeq r1, r1, r4, lsr #8 │ │ │ │ + ldrheq r5, [pc], #-74 @ │ │ │ │ @ instruction: 0xffffe577 │ │ │ │ - rsbeq r1, r1, sl, lsr r5 │ │ │ │ - rsbeq r1, r1, r8, ror r5 │ │ │ │ - rsbeq r1, r1, sl, asr #7 │ │ │ │ - subseq r5, pc, r0, ror #8 │ │ │ │ - rsbeq r1, r1, ip, lsr #7 │ │ │ │ - subseq r5, pc, r2, asr #8 │ │ │ │ - rsbeq r1, r1, sl, lsr r5 │ │ │ │ - rsbeq r1, r1, r0, lsl #11 │ │ │ │ - rsbeq r1, r1, sl, ror #6 │ │ │ │ - subseq r5, pc, r0, lsl #8 │ │ │ │ - rsbeq r1, r1, r0, ror #10 │ │ │ │ - strhteq r1, [r1], #-82 @ 0xffffffae │ │ │ │ - rsbeq r1, r1, r8, lsr #6 │ │ │ │ - ldrheq r5, [pc], #-62 @ │ │ │ │ - rsbeq r1, r1, r6, lsl #6 │ │ │ │ - @ instruction: 0x005f539a │ │ │ │ - strdeq r8, [r0], #-2 @ │ │ │ │ - rsbeq r1, r1, r8, ror #10 │ │ │ │ - rsbeq r1, r1, r8, lsr #5 │ │ │ │ - subseq r5, pc, lr, lsr r3 @ │ │ │ │ - ldrdeq r8, [r0], #-8 @ │ │ │ │ - rsbeq r1, r1, r0, lsr #10 │ │ │ │ - rsbeq r1, r1, r8, asr #4 │ │ │ │ - subseq r5, pc, r0, ror #5 │ │ │ │ + rsbeq r1, r1, lr, lsr r5 │ │ │ │ + rsbeq r1, r1, ip, ror r5 │ │ │ │ + rsbeq r1, r1, lr, asr #7 │ │ │ │ + subseq r5, pc, r4, ror #8 │ │ │ │ + strhteq r1, [r1], #-48 @ 0xffffffd0 │ │ │ │ + subseq r5, pc, r6, asr #8 │ │ │ │ + rsbeq r1, r1, lr, lsr r5 │ │ │ │ + rsbeq r1, r1, r4, lsl #11 │ │ │ │ + rsbeq r1, r1, lr, ror #6 │ │ │ │ + subseq r5, pc, r4, lsl #8 │ │ │ │ + rsbeq r1, r1, r4, ror #10 │ │ │ │ + strhteq r1, [r1], #-86 @ 0xffffffaa │ │ │ │ + rsbeq r1, r1, ip, lsr #6 │ │ │ │ + subseq r5, pc, r2, asr #7 │ │ │ │ + rsbeq r1, r1, sl, lsl #6 │ │ │ │ + @ instruction: 0x005f539e │ │ │ │ + strdeq r8, [r0], #-6 @ │ │ │ │ + rsbeq r1, r1, ip, ror #10 │ │ │ │ + rsbeq r1, r1, ip, lsr #5 │ │ │ │ + subseq r5, pc, r2, asr #6 │ │ │ │ ldrdeq r8, [r0], #-12 @ │ │ │ │ - rsbeq r1, r1, r8, ror #9 │ │ │ │ - strdeq r1, [r1], #-20 @ 0xffffffec @ │ │ │ │ - subseq r5, pc, ip, lsl #5 │ │ │ │ - strhteq r1, [r1], #-76 @ 0xffffffb4 │ │ │ │ - strdeq r1, [r1], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r1, r1, r0, lsr #3 │ │ │ │ - subseq r5, pc, r8, lsr r2 @ │ │ │ │ - rsbeq r1, r1, r8, asr #9 │ │ │ │ - strdeq r1, [r1], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r1, r1, r8, asr #2 │ │ │ │ - subseq r5, pc, r0, ror #3 │ │ │ │ - rsbeq r1, r1, r4, lsl #10 │ │ │ │ - strhteq r1, [r1], #-76 @ 0xffffffb4 │ │ │ │ - strdeq r1, [r1], #-4 @ │ │ │ │ - subseq r5, pc, ip, lsl #3 │ │ │ │ - rsbeq r1, r1, r2, ror #9 │ │ │ │ - rsbeq r1, r1, ip, lsl r5 │ │ │ │ - strhteq r1, [r1], #-0 │ │ │ │ - subseq r5, pc, r8, asr #2 │ │ │ │ rsbeq r1, r1, r4, lsr #10 │ │ │ │ - rsbeq r1, r1, r8, ror #9 │ │ │ │ - rsbeq r1, r1, r6, rrx │ │ │ │ - ldrsheq r5, [pc], #-14 @ │ │ │ │ + rsbeq r1, r1, ip, asr #4 │ │ │ │ + subseq r5, pc, r4, ror #5 │ │ │ │ + rsbeq r8, r0, r0, ror #1 │ │ │ │ + rsbeq r1, r1, ip, ror #9 │ │ │ │ + strdeq r1, [r1], #-24 @ 0xffffffe8 @ │ │ │ │ + @ instruction: 0x005f5290 │ │ │ │ + rsbeq r1, r1, r0, asr #9 │ │ │ │ + strdeq r1, [r1], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r1, r1, r4, lsr #3 │ │ │ │ + subseq r5, pc, ip, lsr r2 @ │ │ │ │ + rsbeq r1, r1, ip, asr #9 │ │ │ │ + strdeq r1, [r1], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r1, r1, ip, asr #2 │ │ │ │ + subseq r5, pc, r4, ror #3 │ │ │ │ rsbeq r1, r1, r8, lsl #10 │ │ │ │ - rsbeq r1, r1, r2, asr #10 │ │ │ │ - rsbeq r1, r1, r2, lsr #32 │ │ │ │ - ldrheq r5, [pc], #-10 @ │ │ │ │ - rsbeq r1, r1, r4, lsr #10 │ │ │ │ - rsbeq r1, r1, r6, ror #10 │ │ │ │ - ldrdeq r0, [r1], #-254 @ 0xffffff02 @ │ │ │ │ - subseq r5, pc, r6, ror r0 @ │ │ │ │ - rsbeq r1, r1, ip, asr #10 │ │ │ │ - rsbeq r1, r1, sl, ror r5 │ │ │ │ - mlseq r1, r2, pc, r0 @ │ │ │ │ - subseq r5, pc, sl, lsr #32 │ │ │ │ + rsbeq r1, r1, r0, asr #9 │ │ │ │ + strdeq r1, [r1], #-8 @ │ │ │ │ + @ instruction: 0x005f5190 │ │ │ │ + rsbeq r1, r1, r6, ror #9 │ │ │ │ + rsbeq r1, r1, r0, lsr #10 │ │ │ │ + strhteq r1, [r1], #-4 │ │ │ │ + subseq r5, pc, ip, asr #2 │ │ │ │ + rsbeq r1, r1, r8, lsr #10 │ │ │ │ + rsbeq r1, r1, ip, ror #9 │ │ │ │ + rsbeq r1, r1, sl, rrx │ │ │ │ + subseq r5, pc, r2, lsl #2 │ │ │ │ + rsbeq r1, r1, ip, lsl #10 │ │ │ │ + rsbeq r1, r1, r6, asr #10 │ │ │ │ + rsbeq r1, r1, r6, lsr #32 │ │ │ │ + ldrheq r5, [pc], #-14 @ │ │ │ │ + rsbeq r1, r1, r8, lsr #10 │ │ │ │ + rsbeq r1, r1, sl, ror #10 │ │ │ │ + rsbeq r0, r1, r2, ror #31 │ │ │ │ + subseq r5, pc, sl, ror r0 @ │ │ │ │ + rsbeq r1, r1, r0, asr r5 │ │ │ │ + rsbeq r1, r1, lr, ror r5 │ │ │ │ + mlseq r1, r6, pc, r0 @ │ │ │ │ + subseq r5, pc, lr, lsr #32 │ │ │ │ strcs r2, [r1], #-256 @ 0xffffff00 │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ orrseq pc, r0, #-2147483647 @ 0x80000001 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ bmi 4c28d4 │ │ │ │ ldrbtmi r4, [sl], #-2315 @ 0xfffff6f5 │ │ │ │ vqshl.u64 q2, , │ │ │ │ @@ -489323,18 +489323,18 @@ │ │ │ │ stmdami r8, {r1, r3, r7, sl, fp, sp, pc} │ │ │ │ cmppmi sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r0, #152]! @ 0x98 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf6264478 │ │ │ │ ldrbt pc, [ip], #-3739 @ 0xfffff165 @ │ │ │ │ - rsbeq r9, r0, r6, ror r0 │ │ │ │ - strhteq r1, [r1], #-56 @ 0xffffffc8 │ │ │ │ - strhteq r0, [r1], #-220 @ 0xffffff24 │ │ │ │ - subseq r4, pc, r4, asr lr @ │ │ │ │ + rsbeq r9, r0, sl, ror r0 │ │ │ │ + strhteq r1, [r1], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq r0, r1, r0, asr #27 │ │ │ │ + subseq r4, pc, r8, asr lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed48238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [sl], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -489344,16 +489344,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [sl, #152]! @ 0x98 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6264478 │ │ │ │ blls 270a40 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r0, r1, r0, ror sp │ │ │ │ - subseq r4, pc, r8, lsl #28 │ │ │ │ + rsbeq r0, r1, r4, ror sp │ │ │ │ + subseq r4, pc, ip, lsl #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 42c53c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ blls 126cb54 │ │ │ │ blhi ff36c714 │ │ │ │ @@ -489584,16 +489584,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf626300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 6, cr15, [r2], {38} @ 0x26 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r0, r1, lr, lsr #31 │ │ │ │ - subseq r4, pc, r2, asr #20 │ │ │ │ + strhteq r0, [r1], #-242 @ 0xffffff0e │ │ │ │ + subseq r4, pc, r6, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed48648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s d9, d1, d1 │ │ │ │ bls 26f488 │ │ │ │ @@ -489606,16 +489606,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf626300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 6, cr15, [r6], #-152 @ 0xffffff68 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r0, r1, r6, asr pc │ │ │ │ - subseq r4, pc, sl, ror #19 │ │ │ │ + rsbeq r0, r1, sl, asr pc │ │ │ │ + subseq r4, pc, lr, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed486a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 775428 │ │ │ │ blmi 79d6c0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -489636,15 +489636,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ ldm r8!, {r5, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbeq sp, sl, r2, ror #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r1, ip, lsl pc │ │ │ │ + rsbeq r0, r1, r0, lsr #30 │ │ │ │ rsbeq sp, sl, sl, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [lr], -r9, lsl #1 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -489679,16 +489679,16 @@ │ │ │ │ ldrbtmi r2, [r8], #-445 @ 0xfffffe43 │ │ │ │ @ instruction: 0xf626300c │ │ │ │ stmdami r5, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff72ee46 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq r0, r1, r2, lsr lr │ │ │ │ - subseq r4, pc, r6, asr #17 │ │ │ │ + rsbeq r0, r1, r6, lsr lr │ │ │ │ + subseq r4, pc, sl, asr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed487c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2f54ac │ │ │ │ blmi fe31d804 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -489818,38 +489818,38 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq sp, sl, lr, lsr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r1, r2, lsl #28 │ │ │ │ + rsbeq r0, r1, r6, lsl #28 │ │ │ │ @ instruction: 0xffffff0f │ │ │ │ - rsbeq r0, r1, ip, lsr lr │ │ │ │ - rsbeq r0, r1, lr, ror #27 │ │ │ │ + rsbeq r0, r1, r0, asr #28 │ │ │ │ + strdeq r0, [r1], #-210 @ 0xffffff2e @ │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - rsbeq r0, r1, r2, ror sp │ │ │ │ - subseq r4, pc, r6, lsl #16 │ │ │ │ + rsbeq r0, r1, r6, ror sp │ │ │ │ + subseq r4, pc, sl, lsl #16 │ │ │ │ rsbeq sp, sl, r0, lsr #7 │ │ │ │ - rsbeq r0, r1, lr, lsr sp │ │ │ │ - ldrsbeq r4, [pc], #-114 @ │ │ │ │ + rsbeq r0, r1, r2, asr #26 │ │ │ │ + ldrsbeq r4, [pc], #-118 @ │ │ │ │ @ instruction: 0xfffffded │ │ │ │ @ instruction: 0xfffffd83 │ │ │ │ - rsbeq r0, r1, r0, lsl #26 │ │ │ │ - @ instruction: 0x005f4794 │ │ │ │ - rsbeq r0, r1, r6, ror #25 │ │ │ │ - subseq r4, pc, sl, ror r7 @ │ │ │ │ + rsbeq r0, r1, r4, lsl #26 │ │ │ │ + @ instruction: 0x005f4798 │ │ │ │ + rsbeq r0, r1, sl, ror #25 │ │ │ │ + subseq r4, pc, lr, ror r7 @ │ │ │ │ @ instruction: 0xfffffce9 │ │ │ │ @ instruction: 0xfffff95b │ │ │ │ - rsbeq r0, r1, ip, ror #24 │ │ │ │ - subseq r4, pc, r0, lsl #14 │ │ │ │ - rsbeq r0, r1, r2, asr ip │ │ │ │ - subseq r4, pc, r6, ror #13 │ │ │ │ - rsbeq r0, r1, r4, lsr ip │ │ │ │ - subseq r4, pc, r6, asr #13 │ │ │ │ + rsbeq r0, r1, r0, ror ip │ │ │ │ + subseq r4, pc, r4, lsl #14 │ │ │ │ + rsbeq r0, r1, r6, asr ip │ │ │ │ + subseq r4, pc, sl, ror #13 │ │ │ │ + rsbeq r0, r1, r8, lsr ip │ │ │ │ + subseq r4, pc, sl, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed48a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -489858,16 +489858,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf626300c │ │ │ │ stmdami r5, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 1d2f114 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r0, r1, r2, ror #22 │ │ │ │ - ldrsheq r4, [pc], #-86 @ │ │ │ │ + rsbeq r0, r1, r6, ror #22 │ │ │ │ + ldrsheq r4, [pc], #-90 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed48a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ stc2l 2, cr15, [r8, #192]! @ 0xc0 │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ stmib r3, {r0, sp}^ │ │ │ │ @@ -489896,15 +489896,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ mcr 6, 5, pc, cr14, cr15, {0} @ │ │ │ │ rsbeq sp, sl, lr, asr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r1, r0, lsl #23 │ │ │ │ + rsbeq r0, r1, r4, lsl #23 │ │ │ │ rsbeq sp, sl, r6, lsl r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2acde4 >::_M_default_append(unsigned int)@@Base+0x2a250> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ ldrmi pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ @@ -490241,66 +490241,66 @@ │ │ │ │ stc 6, cr15, [r4], {31} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq sp, sl, ip, asr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sp, sl, r4, lsr #1 │ │ │ │ - rsbeq r0, r1, r4, asr #21 │ │ │ │ rsbeq r0, r1, r8, asr #21 │ │ │ │ - subseq r4, pc, sl, lsl #9 │ │ │ │ - rsbeq r0, r1, sl, asr #21 │ │ │ │ - rsbeq r0, r1, r4, asr sl │ │ │ │ - rsbeq r0, r1, lr, lsr #18 │ │ │ │ - ldrsheq r4, [pc], #-34 @ │ │ │ │ - rsbeq r0, r1, r6, lsl r9 │ │ │ │ - ldrsbeq r4, [pc], #-42 @ │ │ │ │ - strdeq r0, [r1], #-142 @ 0xffffff72 @ │ │ │ │ - subseq r4, pc, r2, asr #5 │ │ │ │ - rsbeq r0, r1, r2, asr #16 │ │ │ │ - rsbeq r0, r1, lr, ror #15 │ │ │ │ - rsbeq r0, r1, lr, ror #15 │ │ │ │ - ldrheq r4, [pc], #-18 @ │ │ │ │ - rsbeq r0, r1, ip, lsl #15 │ │ │ │ - rsbeq r0, r1, sl, lsl #15 │ │ │ │ - subseq r4, pc, lr, asr #2 │ │ │ │ - rsbeq r0, r1, r0, ror r7 │ │ │ │ - subseq r4, pc, r4, lsr r1 @ │ │ │ │ - rsbeq r0, r1, r2, asr #14 │ │ │ │ - subseq r4, pc, r6, lsl #2 │ │ │ │ - rsbeq r0, r1, r8, lsr #14 │ │ │ │ - subseq r4, pc, ip, ror #1 │ │ │ │ - strdeq r0, [r1], #-100 @ 0xffffff9c @ │ │ │ │ - ldrheq r4, [pc], #-8 @ │ │ │ │ - rsbeq r0, r1, r4, lsr #13 │ │ │ │ - subseq r4, pc, r6, rrx │ │ │ │ - rsbeq r0, r1, r8, lsl #13 │ │ │ │ - subseq r4, pc, ip, asr #32 │ │ │ │ - rsbeq r0, r1, ip, ror #12 │ │ │ │ - subseq r4, pc, lr, lsr #32 │ │ │ │ - rsbeq r0, r1, lr, asr #12 │ │ │ │ - subseq r4, pc, r0, lsl r0 @ │ │ │ │ + rsbeq r0, r1, ip, asr #21 │ │ │ │ + subseq r4, pc, lr, lsl #9 │ │ │ │ + rsbeq r0, r1, lr, asr #21 │ │ │ │ + rsbeq r0, r1, r8, asr sl │ │ │ │ + rsbeq r0, r1, r2, lsr r9 │ │ │ │ + ldrsheq r4, [pc], #-38 @ │ │ │ │ + rsbeq r0, r1, sl, lsl r9 │ │ │ │ + ldrsbeq r4, [pc], #-46 @ │ │ │ │ + rsbeq r0, r1, r2, lsl #18 │ │ │ │ + subseq r4, pc, r6, asr #5 │ │ │ │ + rsbeq r0, r1, r6, asr #16 │ │ │ │ + strdeq r0, [r1], #-114 @ 0xffffff8e @ │ │ │ │ + strdeq r0, [r1], #-114 @ 0xffffff8e @ │ │ │ │ + ldrheq r4, [pc], #-22 @ │ │ │ │ + mlseq r1, r0, r7, r0 │ │ │ │ + rsbeq r0, r1, lr, lsl #15 │ │ │ │ + subseq r4, pc, r2, asr r1 @ │ │ │ │ + rsbeq r0, r1, r4, ror r7 │ │ │ │ + subseq r4, pc, r8, lsr r1 @ │ │ │ │ + rsbeq r0, r1, r6, asr #14 │ │ │ │ + subseq r4, pc, sl, lsl #2 │ │ │ │ + rsbeq r0, r1, ip, lsr #14 │ │ │ │ + ldrsheq r4, [pc], #-0 @ │ │ │ │ + strdeq r0, [r1], #-104 @ 0xffffff98 @ │ │ │ │ + ldrheq r4, [pc], #-12 @ │ │ │ │ + rsbeq r0, r1, r8, lsr #13 │ │ │ │ + subseq r4, pc, sl, rrx │ │ │ │ + rsbeq r0, r1, ip, lsl #13 │ │ │ │ + subseq r4, pc, r0, asr r0 @ │ │ │ │ + rsbeq r0, r1, r0, ror r6 │ │ │ │ + subseq r4, pc, r2, lsr r0 @ │ │ │ │ + rsbeq r0, r1, r2, asr r6 │ │ │ │ + subseq r4, pc, r4, lsl r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed49110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r4, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vqshl.u32 q2, , │ │ │ │ vrsqrts.f16 , q0, │ │ │ │ stmvs r0, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq sp, r4, r0, asr #32 │ │ │ │ + rsbeq sp, r4, r4, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed49134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r4, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vqshl.u32 q2, , │ │ │ │ vmin.f16 , q0, │ │ │ │ stmiavs r0, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq sp, r4, ip, lsl r0 │ │ │ │ + rsbeq sp, r4, r0, lsr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed49158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1ef5e40 │ │ │ │ blmi 1f1e198 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -490415,40 +490415,40 @@ │ │ │ │ ldmdami pc, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6254478 │ │ │ │ @ instruction: 0xe762fe15 │ │ │ │ b fea2f9ac │ │ │ │ rsbeq ip, sl, sl, lsr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r1, r6, ror #9 │ │ │ │ + rsbeq r0, r1, sl, ror #9 │ │ │ │ @ instruction: 0xfffff98d │ │ │ │ - rsbeq r0, r1, r8, lsr #10 │ │ │ │ - rsbeq ip, r4, r2, lsr #31 │ │ │ │ + rsbeq r0, r1, ip, lsr #10 │ │ │ │ + rsbeq ip, r4, r6, lsr #31 │ │ │ │ andeq r0, r0, pc, asr #3 │ │ │ │ - strhteq r0, [r1], #-76 @ 0xffffffb4 │ │ │ │ - subseq r3, pc, r0, lsl #29 │ │ │ │ + rsbeq r0, r1, r0, asr #9 │ │ │ │ + subseq r3, pc, r4, lsl #29 │ │ │ │ rsbeq ip, sl, sl, lsl sl │ │ │ │ - rsbeq r0, r1, r8, lsl #9 │ │ │ │ - subseq r3, pc, ip, asr #28 │ │ │ │ + rsbeq r0, r1, ip, lsl #9 │ │ │ │ + subseq r3, pc, r0, asr lr @ │ │ │ │ @ instruction: 0xfffff87b │ │ │ │ @ instruction: 0xfffff849 │ │ │ │ - rsbeq r0, r1, sl, asr #8 │ │ │ │ - subseq r3, pc, lr, lsl #28 │ │ │ │ - rsbeq r0, r1, r0, lsr r4 │ │ │ │ - ldrsheq r3, [pc], #-212 @ │ │ │ │ - rsbeq r0, r1, ip, asr #9 │ │ │ │ - rsbeq r0, r1, r8, lsl #9 │ │ │ │ - strhteq r0, [r1], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r0, r1, r8, ror #9 │ │ │ │ - strhteq r0, [r1], #-62 @ 0xffffffc2 │ │ │ │ - subseq r3, pc, r2, lsl #27 │ │ │ │ - rsbeq r0, r1, r4, lsr #7 │ │ │ │ - subseq r3, pc, r8, ror #26 │ │ │ │ - rsbeq r0, r1, r6, lsl #7 │ │ │ │ - subseq r3, pc, r8, asr #26 │ │ │ │ + rsbeq r0, r1, lr, asr #8 │ │ │ │ + subseq r3, pc, r2, lsl lr @ │ │ │ │ + rsbeq r0, r1, r4, lsr r4 │ │ │ │ + ldrsheq r3, [pc], #-216 @ │ │ │ │ + ldrdeq r0, [r1], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r0, r1, ip, lsl #9 │ │ │ │ + rsbeq r0, r1, r2, asr #9 │ │ │ │ + rsbeq r0, r1, ip, ror #9 │ │ │ │ + rsbeq r0, r1, r2, asr #7 │ │ │ │ + subseq r3, pc, r6, lsl #27 │ │ │ │ + rsbeq r0, r1, r8, lsr #7 │ │ │ │ + subseq r3, pc, ip, ror #26 │ │ │ │ + rsbeq r0, r1, sl, lsl #7 │ │ │ │ + subseq r3, pc, ip, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed493a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 6, pc, cr14, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -490457,16 +490457,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf625300c │ │ │ │ stmdami r5, {r0, r1, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 6, cr15, [lr, #148]! @ 0x94 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrdeq r0, [r1], #-38 @ 0xffffffda @ │ │ │ │ - @ instruction: 0x005f3c9a │ │ │ │ + ldrdeq r0, [r1], #-42 @ 0xffffffd6 @ │ │ │ │ + @ instruction: 0x005f3c9e │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed493f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xf936f230 │ │ │ │ @@ -490504,15 +490504,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r2, r1 │ │ │ │ @ instruction: 0xf61fbd10 │ │ │ │ svclt 0x0000e9f0 │ │ │ │ rsbeq ip, sl, r6, asr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r1, sl, ror #6 │ │ │ │ + rsbeq r0, r1, lr, ror #6 │ │ │ │ mlseq sl, r8, r7, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed494ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdp 15, 0, cr0, cr7, cr8, {7} │ │ │ │ stmdavs r3, {r4, r9, fp, ip, sp}^ │ │ │ │ blvs 122dd7c │ │ │ │ @@ -490962,42 +490962,42 @@ │ │ │ │ ldrbtmi r9, [r8], #-2310 @ 0xfffff6fa │ │ │ │ @ instruction: 0xf9d0f625 │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ svclt 0x0000e524 │ │ │ │ ... │ │ │ │ rsbeq ip, sl, ip, ror #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r0, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ - subseq r3, pc, lr, ror #20 │ │ │ │ + rsbeq r0, r1, r0, lsl #4 │ │ │ │ + subseq r3, pc, r2, ror sl @ │ │ │ │ strdeq ip, [sl], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r0, r1, r2, lsr #3 │ │ │ │ - subseq r3, pc, r4, lsl sl @ │ │ │ │ - rsbeq r0, r1, r4, ror #2 │ │ │ │ - ldrsbeq r3, [pc], #-150 @ │ │ │ │ - rsbeq r0, r1, r6, asr #2 │ │ │ │ - ldrheq r3, [pc], #-152 @ │ │ │ │ - subseq fp, lr, ip, lsl #21 │ │ │ │ - subseq r3, pc, r0, lsr #22 │ │ │ │ - strdeq r0, [r1], #-2 @ │ │ │ │ - subseq r3, pc, r4, ror #18 │ │ │ │ - rsbeq r0, r1, r8, ror #1 │ │ │ │ - rsbeq r0, r1, r0, ror r0 │ │ │ │ - subseq r3, pc, r2, ror #17 │ │ │ │ - rsbeq r0, r1, r2, asr r0 │ │ │ │ - subseq r3, pc, r4, asr #17 │ │ │ │ - rsbeq r0, r1, lr, lsl r0 │ │ │ │ - @ instruction: 0x005f3890 │ │ │ │ - ldrdeq pc, [r0], #-250 @ 0xffffff06 @ │ │ │ │ - mlseq r0, sl, pc, pc @ │ │ │ │ - rsbeq pc, r0, r2, ror #26 │ │ │ │ - ldrsbeq r3, [pc], #-86 @ │ │ │ │ - rsbeq pc, r0, ip, ror #26 │ │ │ │ - rsbeq pc, r0, r4, ror #26 │ │ │ │ - rsbeq pc, r0, sl, asr #24 │ │ │ │ - ldrheq r3, [pc], #-78 @ │ │ │ │ + rsbeq r0, r1, r6, lsr #3 │ │ │ │ + subseq r3, pc, r8, lsl sl @ │ │ │ │ + rsbeq r0, r1, r8, ror #2 │ │ │ │ + ldrsbeq r3, [pc], #-154 @ │ │ │ │ + rsbeq r0, r1, sl, asr #2 │ │ │ │ + ldrheq r3, [pc], #-156 @ │ │ │ │ + @ instruction: 0x005eba90 │ │ │ │ + subseq r3, pc, r4, lsr #22 │ │ │ │ + strdeq r0, [r1], #-6 @ │ │ │ │ + subseq r3, pc, r8, ror #18 │ │ │ │ + rsbeq r0, r1, ip, ror #1 │ │ │ │ + rsbeq r0, r1, r4, ror r0 │ │ │ │ + subseq r3, pc, r6, ror #17 │ │ │ │ + rsbeq r0, r1, r6, asr r0 │ │ │ │ + subseq r3, pc, r8, asr #17 │ │ │ │ + rsbeq r0, r1, r2, lsr #32 │ │ │ │ + @ instruction: 0x005f3894 │ │ │ │ + ldrdeq pc, [r0], #-254 @ 0xffffff02 @ │ │ │ │ + mlseq r0, lr, pc, pc @ │ │ │ │ + rsbeq pc, r0, r6, ror #26 │ │ │ │ + ldrsbeq r3, [pc], #-90 @ │ │ │ │ + rsbeq pc, r0, r0, ror sp @ │ │ │ │ + rsbeq pc, r0, r8, ror #26 │ │ │ │ + rsbeq pc, r0, lr, asr #24 │ │ │ │ + subseq r3, pc, r2, asr #9 │ │ │ │ blvc 14ee324 │ │ │ │ blls 14ee504 │ │ │ │ blge 13ee508 │ │ │ │ blvc ff3ee50c │ │ │ │ mrc 6, 5, lr, cr4, cr4, {2} │ │ │ │ vsqrt.f64 d17, d5 │ │ │ │ svclt 0x00b8fa10 │ │ │ │ @@ -491217,21 +491217,21 @@ │ │ │ │ @ instruction: 0xf8dd7bc6 │ │ │ │ strcs r8, [r0, #-60] @ 0xffffffc4 │ │ │ │ cdp 6, 11, cr4, cr7, cr2, {0} │ │ │ │ ldrls r5, [r0, -r0, lsl #22] │ │ │ │ svclt 0x0000e03e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq pc, r0, lr, lsr fp @ │ │ │ │ - ldrheq r3, [pc], #-50 @ │ │ │ │ - rsbeq pc, r0, r8, ror sl @ │ │ │ │ - subseq r3, pc, ip, ror #5 │ │ │ │ - rsbeq pc, r0, r0, ror #20 │ │ │ │ - ldrsbeq r3, [pc], #-36 @ │ │ │ │ - rsbeq pc, r0, sl, lsl #20 │ │ │ │ + rsbeq pc, r0, r2, asr #22 │ │ │ │ + ldrheq r3, [pc], #-54 @ │ │ │ │ + rsbeq pc, r0, ip, ror sl @ │ │ │ │ + ldrsheq r3, [pc], #-32 @ │ │ │ │ + rsbeq pc, r0, r4, ror #20 │ │ │ │ + ldrsbeq r3, [pc], #-40 @ │ │ │ │ + rsbeq pc, r0, lr, lsl #20 │ │ │ │ ldccs 8, cr15, [r8], #-336 @ 0xfffffeb0 │ │ │ │ ldc 4, cr4, [r2, #360] @ 0x168 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ vstr d7, [r2] │ │ │ │ @ instruction: 0xf8547b00 │ │ │ │ strcc r2, [r1, #-3124] @ 0xfffff3cc │ │ │ │ ldc 4, cr4, [r2, #360] @ 0x168 │ │ │ │ @@ -491358,15 +491358,15 @@ │ │ │ │ vqsub.u8 d20, d16, d0 │ │ │ │ ldrbmi r8, [r3], -ip, lsr #7 │ │ │ │ ssatmi r4, #19, r7, lsl #12 │ │ │ │ @ instruction: 0x461e9212 │ │ │ │ rsbsls pc, r0, sp, asr #17 │ │ │ │ svclt 0x0000e00a │ │ │ │ ... │ │ │ │ - rsbeq pc, r0, lr, lsr r6 @ │ │ │ │ + rsbeq pc, r0, r2, asr #12 │ │ │ │ addmi r3, r7, #262144 @ 0x40000 │ │ │ │ orrshi pc, r3, #128, 4 │ │ │ │ mcrrcc 8, 5, pc, r8, cr4 @ │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ mrrccc 8, 5, pc, r8, cr4 @ │ │ │ │ eorcs pc, r1, r3, asr r8 @ │ │ │ │ tstls r0, #187 @ 0xbb │ │ │ │ @@ -491659,23 +491659,23 @@ │ │ │ │ blx fe8b0d32 │ │ │ │ stmdbls r6, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6244478 │ │ │ │ @ instruction: 0xf8ddfc55 │ │ │ │ @ instruction: 0xf7fe8018 │ │ │ │ svclt 0x0000bfa9 │ │ │ │ ... │ │ │ │ - rsbeq pc, r0, sl, lsl #7 │ │ │ │ - strhteq pc, [r0], #-44 @ 0xffffffd4 @ │ │ │ │ - subseq r2, pc, r0, lsr fp @ │ │ │ │ - mlseq r0, sl, r2, pc @ │ │ │ │ - subseq r2, pc, lr, lsl #22 │ │ │ │ - rsbeq pc, r0, r6, ror r1 @ │ │ │ │ - subseq r2, pc, sl, ror #19 │ │ │ │ - rsbeq pc, r0, r4, asr r1 @ │ │ │ │ - subseq r2, pc, r8, asr #19 │ │ │ │ + rsbeq pc, r0, lr, lsl #7 │ │ │ │ + rsbeq pc, r0, r0, asr #5 │ │ │ │ + subseq r2, pc, r4, lsr fp @ │ │ │ │ + mlseq r0, lr, r2, pc @ │ │ │ │ + subseq r2, pc, r2, lsl fp @ │ │ │ │ + rsbeq pc, r0, sl, ror r1 @ │ │ │ │ + subseq r2, pc, lr, ror #19 │ │ │ │ + rsbeq pc, r0, r8, asr r1 @ │ │ │ │ + subseq r2, pc, ip, asr #19 │ │ │ │ vhadd.s8 d25, d0, d6 │ │ │ │ @ instruction: 0xf8df21d3 │ │ │ │ ldrbtmi r0, [r8], #-2388 @ 0xfffff6ac │ │ │ │ @ instruction: 0xf624300c │ │ │ │ @ instruction: 0xf8dffb71 │ │ │ │ stmdbls r6, {r2, r3, r6, r8, fp} │ │ │ │ @ instruction: 0xf6244478 │ │ │ │ @@ -492266,105 +492266,105 @@ │ │ │ │ blt ffeb1e18 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq pc, r0, r2, lsl #2 │ │ │ │ - subseq r2, pc, r4, ror r9 @ │ │ │ │ - ldrdeq pc, [r0], #-12 @ │ │ │ │ - subseq r2, pc, lr, asr #18 │ │ │ │ - rsbeq pc, r0, r2, lsl #1 │ │ │ │ - ldrsheq r2, [pc], #-130 @ │ │ │ │ - rsbeq pc, r0, lr, asr r0 @ │ │ │ │ - ldrsbeq r2, [pc], #-128 @ │ │ │ │ - rsbeq pc, r0, r2 │ │ │ │ - subseq r2, pc, r4, ror r8 @ │ │ │ │ - rsbeq lr, r0, r4, asr #31 │ │ │ │ - subseq r2, pc, r6, lsr r8 @ │ │ │ │ - ldrsheq pc, [lr], #-88 @ 0xffffffa8 @ │ │ │ │ - ldrsbeq pc, [lr], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq lr, r0, sl, lsr pc │ │ │ │ - subseq r2, pc, ip, lsr #15 │ │ │ │ - rsbeq lr, r0, sl, lsl pc │ │ │ │ - subseq r2, pc, ip, lsl #15 │ │ │ │ - strdeq lr, [r0], #-232 @ 0xffffff18 @ │ │ │ │ - subseq r2, pc, sl, ror #14 │ │ │ │ - ldrdeq lr, [r0], #-230 @ 0xffffff1a @ │ │ │ │ - subseq r2, pc, r8, asr #14 │ │ │ │ - rsbeq lr, r0, r8, lsr lr │ │ │ │ - rsbeq lr, r0, r0, lsl #28 │ │ │ │ - rsbeq lr, r0, sl, ror sp │ │ │ │ - subseq r2, pc, ip, ror #11 │ │ │ │ - rsbeq lr, r0, r4, asr sp │ │ │ │ - subseq r2, pc, r4, asr #11 │ │ │ │ - rsbeq lr, r0, r2, lsl sp │ │ │ │ - subseq r2, pc, r4, lsl #11 │ │ │ │ - strdeq lr, [r0], #-198 @ 0xffffff3a @ │ │ │ │ - subseq r2, pc, r8, ror #10 │ │ │ │ - ldrdeq lr, [r0], #-198 @ 0xffffff3a @ │ │ │ │ - subseq r2, pc, r8, asr #10 │ │ │ │ - rsbeq lr, r0, r8, lsl ip │ │ │ │ - subseq r2, pc, r8, lsl #9 │ │ │ │ - strdeq lr, [r0], #-182 @ 0xffffff4a @ │ │ │ │ - subseq r2, pc, r8, ror #8 │ │ │ │ - ldrdeq lr, [r0], #-180 @ 0xffffff4c @ │ │ │ │ - subseq r2, pc, r6, asr #8 │ │ │ │ - strhteq lr, [r0], #-178 @ 0xffffff4e │ │ │ │ - subseq r2, pc, r4, lsr #8 │ │ │ │ - mlseq r0, r0, fp, lr │ │ │ │ - subseq r2, pc, r2, lsl #8 │ │ │ │ - subseq pc, lr, r0, lsl #4 │ │ │ │ - ldrheq pc, [lr], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq lr, r0, r2, ror #21 │ │ │ │ - subseq r2, pc, r6, asr r3 @ │ │ │ │ - strhteq lr, [r0], #-160 @ 0xffffff60 │ │ │ │ - subseq r2, pc, r4, lsr #6 │ │ │ │ - mlseq r0, r2, sl, lr │ │ │ │ - subseq r2, pc, r6, lsl #6 │ │ │ │ - rsbeq lr, r0, r8, ror sl │ │ │ │ - subseq r2, pc, ip, ror #5 │ │ │ │ - rsbeq lr, r0, ip, asr sl │ │ │ │ - ldrsbeq r2, [pc], #-32 @ │ │ │ │ - rsbeq lr, r0, r0, asr #20 │ │ │ │ - ldrheq r2, [pc], #-34 @ │ │ │ │ - rsbeq lr, r0, r6, lsr #20 │ │ │ │ - @ instruction: 0x005f2298 │ │ │ │ - rsbeq lr, r0, ip, lsl #20 │ │ │ │ - subseq r2, pc, lr, ror r2 @ │ │ │ │ - subseq pc, lr, lr, lsl r0 @ │ │ │ │ - mlseq r0, r8, r9, lr │ │ │ │ - subseq r2, pc, ip, lsl #4 │ │ │ │ - rsbeq lr, r0, ip, ror r9 │ │ │ │ - ldrsheq r2, [pc], #-16 @ │ │ │ │ - ldrsbeq lr, [lr], #-252 @ 0xffffff04 │ │ │ │ - rsbeq lr, r0, sl, asr #18 │ │ │ │ - ldrheq r2, [pc], #-30 @ │ │ │ │ - rsbeq lr, r0, lr, lsr #18 │ │ │ │ - subseq r2, pc, r2, lsr #3 │ │ │ │ - rsbeq lr, r0, r0, lsl #18 │ │ │ │ - subseq r2, pc, r4, ror r1 @ │ │ │ │ - rsbeq lr, r0, r4, ror #17 │ │ │ │ - subseq r2, pc, r8, asr r1 @ │ │ │ │ - rsbeq lr, r0, sl, asr #17 │ │ │ │ - subseq r2, pc, ip, lsr r1 @ │ │ │ │ - strhteq lr, [r0], #-128 @ 0xffffff80 │ │ │ │ - subseq r2, pc, r2, lsr #2 │ │ │ │ - subseq lr, lr, r8, lsl #31 │ │ │ │ - rsbeq lr, r0, r2, ror r8 │ │ │ │ - subseq r2, pc, r6, ror #1 │ │ │ │ - subseq lr, lr, r6, ror #30 │ │ │ │ - rsbeq lr, r0, r0, asr #16 │ │ │ │ - ldrheq r2, [pc], #-4 @ │ │ │ │ - rsbeq lr, r0, r4, lsl r8 │ │ │ │ - subseq r2, pc, r8, lsl #1 │ │ │ │ - @ instruction: 0x005edb9a │ │ │ │ - rsbeq lr, r0, r2, ror #15 │ │ │ │ - subseq r2, pc, r6, asr r0 @ │ │ │ │ + rsbeq pc, r0, r6, lsl #2 │ │ │ │ + subseq r2, pc, r8, ror r9 @ │ │ │ │ + rsbeq pc, r0, r0, ror #1 │ │ │ │ + subseq r2, pc, r2, asr r9 @ │ │ │ │ + rsbeq pc, r0, r6, lsl #1 │ │ │ │ + ldrsheq r2, [pc], #-134 @ │ │ │ │ + rsbeq pc, r0, r2, rrx │ │ │ │ + ldrsbeq r2, [pc], #-132 @ │ │ │ │ + rsbeq pc, r0, r6 │ │ │ │ + subseq r2, pc, r8, ror r8 @ │ │ │ │ + rsbeq lr, r0, r8, asr #31 │ │ │ │ + subseq r2, pc, sl, lsr r8 @ │ │ │ │ + ldrsheq pc, [lr], #-92 @ 0xffffffa4 @ │ │ │ │ + ldrsbeq pc, [lr], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq lr, r0, lr, lsr pc │ │ │ │ + ldrheq r2, [pc], #-112 @ │ │ │ │ + rsbeq lr, r0, lr, lsl pc │ │ │ │ + @ instruction: 0x005f2790 │ │ │ │ + strdeq lr, [r0], #-236 @ 0xffffff14 @ │ │ │ │ + subseq r2, pc, lr, ror #14 │ │ │ │ + ldrdeq lr, [r0], #-234 @ 0xffffff16 @ │ │ │ │ + subseq r2, pc, ip, asr #14 │ │ │ │ + rsbeq lr, r0, ip, lsr lr │ │ │ │ + rsbeq lr, r0, r4, lsl #28 │ │ │ │ + rsbeq lr, r0, lr, ror sp │ │ │ │ + ldrsheq r2, [pc], #-80 @ │ │ │ │ + rsbeq lr, r0, r8, asr sp │ │ │ │ + subseq r2, pc, r8, asr #11 │ │ │ │ + rsbeq lr, r0, r6, lsl sp │ │ │ │ + subseq r2, pc, r8, lsl #11 │ │ │ │ + strdeq lr, [r0], #-202 @ 0xffffff36 @ │ │ │ │ + subseq r2, pc, ip, ror #10 │ │ │ │ + ldrdeq lr, [r0], #-202 @ 0xffffff36 @ │ │ │ │ + subseq r2, pc, ip, asr #10 │ │ │ │ + rsbeq lr, r0, ip, lsl ip │ │ │ │ + subseq r2, pc, ip, lsl #9 │ │ │ │ + strdeq lr, [r0], #-186 @ 0xffffff46 @ │ │ │ │ + subseq r2, pc, ip, ror #8 │ │ │ │ + ldrdeq lr, [r0], #-184 @ 0xffffff48 @ │ │ │ │ + subseq r2, pc, sl, asr #8 │ │ │ │ + strhteq lr, [r0], #-182 @ 0xffffff4a │ │ │ │ + subseq r2, pc, r8, lsr #8 │ │ │ │ + mlseq r0, r4, fp, lr │ │ │ │ + subseq r2, pc, r6, lsl #8 │ │ │ │ + subseq pc, lr, r4, lsl #4 │ │ │ │ + ldrheq pc, [lr], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq lr, r0, r6, ror #21 │ │ │ │ + subseq r2, pc, sl, asr r3 @ │ │ │ │ + strhteq lr, [r0], #-164 @ 0xffffff5c │ │ │ │ + subseq r2, pc, r8, lsr #6 │ │ │ │ + mlseq r0, r6, sl, lr │ │ │ │ + subseq r2, pc, sl, lsl #6 │ │ │ │ + rsbeq lr, r0, ip, ror sl │ │ │ │ + ldrsheq r2, [pc], #-32 @ │ │ │ │ + rsbeq lr, r0, r0, ror #20 │ │ │ │ + ldrsbeq r2, [pc], #-36 @ │ │ │ │ + rsbeq lr, r0, r4, asr #20 │ │ │ │ + ldrheq r2, [pc], #-38 @ │ │ │ │ + rsbeq lr, r0, sl, lsr #20 │ │ │ │ + @ instruction: 0x005f229c │ │ │ │ + rsbeq lr, r0, r0, lsl sl │ │ │ │ + subseq r2, pc, r2, lsl #5 │ │ │ │ + subseq pc, lr, r2, lsr #32 │ │ │ │ + mlseq r0, ip, r9, lr │ │ │ │ + subseq r2, pc, r0, lsl r2 @ │ │ │ │ + rsbeq lr, r0, r0, lsl #19 │ │ │ │ + ldrsheq r2, [pc], #-20 @ │ │ │ │ + subseq lr, lr, r0, ror #31 │ │ │ │ + rsbeq lr, r0, lr, asr #18 │ │ │ │ + subseq r2, pc, r2, asr #3 │ │ │ │ + rsbeq lr, r0, r2, lsr r9 │ │ │ │ + subseq r2, pc, r6, lsr #3 │ │ │ │ + rsbeq lr, r0, r4, lsl #18 │ │ │ │ + subseq r2, pc, r8, ror r1 @ │ │ │ │ + rsbeq lr, r0, r8, ror #17 │ │ │ │ + subseq r2, pc, ip, asr r1 @ │ │ │ │ + rsbeq lr, r0, lr, asr #17 │ │ │ │ + subseq r2, pc, r0, asr #2 │ │ │ │ + strhteq lr, [r0], #-132 @ 0xffffff7c │ │ │ │ + subseq r2, pc, r6, lsr #2 │ │ │ │ + subseq lr, lr, ip, lsl #31 │ │ │ │ + rsbeq lr, r0, r6, ror r8 │ │ │ │ + subseq r2, pc, sl, ror #1 │ │ │ │ + subseq lr, lr, sl, ror #30 │ │ │ │ + rsbeq lr, r0, r4, asr #16 │ │ │ │ + ldrheq r2, [pc], #-8 @ │ │ │ │ + rsbeq lr, r0, r8, lsl r8 │ │ │ │ + subseq r2, pc, ip, lsl #1 │ │ │ │ + @ instruction: 0x005edb9e │ │ │ │ + rsbeq lr, r0, r6, ror #15 │ │ │ │ + subseq r2, pc, sl, asr r0 @ │ │ │ │ mrrceq 8, 5, pc, ip, cr4 @ │ │ │ │ blx 1fb0cd6 │ │ │ │ stmdacs r1, {r1, r9, sl, lr} │ │ │ │ ldmdbmi lr!, {r1, r2, ip, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf848f331 │ │ │ │ bllt ff771fc0 │ │ │ │ @@ -492423,21 +492423,21 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], fp │ │ │ │ ldrbtmi r7, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf623300c │ │ │ │ stmdami r9, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ cdp2 6, 5, cr15, cr4, cr3, {1} │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - rsbeq lr, r0, sl, lsl #13 │ │ │ │ - rsbeq lr, r0, r2, ror #11 │ │ │ │ - subseq r1, pc, r6, asr lr @ │ │ │ │ - rsbeq lr, r0, sl, asr #11 │ │ │ │ - subseq r1, pc, lr, lsr lr @ │ │ │ │ - rsbeq lr, r0, r2, asr r5 │ │ │ │ - subseq r1, pc, r6, asr #27 │ │ │ │ + rsbeq lr, r0, lr, lsl #13 │ │ │ │ + rsbeq lr, r0, r6, ror #11 │ │ │ │ + subseq r1, pc, sl, asr lr @ │ │ │ │ + rsbeq lr, r0, lr, asr #11 │ │ │ │ + subseq r1, pc, r2, asr #28 │ │ │ │ + rsbeq lr, r0, r6, asr r5 │ │ │ │ + subseq r1, pc, sl, asr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xb0954af1 │ │ │ │ @ instruction: 0x460d4bf1 │ │ │ │ @ instruction: 0x4606447a │ │ │ │ @@ -492679,26 +492679,26 @@ │ │ │ │ svclt 0x0000e6c0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbeq sl, sl, ip, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq sl, [sl], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq lr, r0, r8, ror #6 │ │ │ │ - ldrsbeq r1, [pc], #-188 @ │ │ │ │ - strdeq lr, [r0], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq lr, r0, r0, lsl #6 │ │ │ │ - subseq r1, pc, r4, ror fp @ │ │ │ │ - rsbeq lr, r0, r2, ror #5 │ │ │ │ - subseq r1, pc, r6, asr fp @ │ │ │ │ - strhteq lr, [r0], #-32 @ 0xffffffe0 │ │ │ │ - subseq r1, pc, r4, lsr #22 │ │ │ │ - rsbeq lr, r0, sl, lsr r2 │ │ │ │ - rsbeq lr, r0, ip, ror #2 │ │ │ │ - subseq r1, pc, r0, ror #19 │ │ │ │ + rsbeq lr, r0, ip, ror #6 │ │ │ │ + subseq r1, pc, r0, ror #23 │ │ │ │ + strdeq lr, [r0], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq lr, r0, r4, lsl #6 │ │ │ │ + subseq r1, pc, r8, ror fp @ │ │ │ │ + rsbeq lr, r0, r6, ror #5 │ │ │ │ + subseq r1, pc, sl, asr fp @ │ │ │ │ + strhteq lr, [r0], #-36 @ 0xffffffdc │ │ │ │ + subseq r1, pc, r8, lsr #22 │ │ │ │ + rsbeq lr, r0, lr, lsr r2 │ │ │ │ + rsbeq lr, r0, r0, ror r1 │ │ │ │ + subseq r1, pc, r4, ror #19 │ │ │ │ vst4.8 {d25-d28}, [pc], r4 │ │ │ │ ldmdami ip!, {r3, r4, r6, r7, r8, ip, sp, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1eb1d7e │ │ │ │ stmdbls r4, {r1, r3, r4, r5, r6, fp, lr} │ │ │ │ @ instruction: 0xf6234478 │ │ │ │ bls 3335b0 >::_M_default_append(unsigned int)@@Base+0xb0a1c> │ │ │ │ @@ -492817,28 +492817,28 @@ │ │ │ │ blx 630284 │ │ │ │ strcc sp, [r1], #-2054 @ 0xfffff7fa │ │ │ │ bicsle r4, r0, r5, lsr #5 │ │ │ │ strbmi r4, [r4], -fp, lsr #12 │ │ │ │ smlsld r4, r1, sp, r6 │ │ │ │ str r4, [r3, -r4, asr #12]! │ │ │ │ ldr r2, [sp, -r0, lsl #6]! │ │ │ │ - rsbeq lr, r0, r4, lsl #2 │ │ │ │ - subseq r1, pc, r8, ror r9 @ │ │ │ │ - rsbeq lr, r0, r8, ror #1 │ │ │ │ - subseq r1, pc, ip, asr r9 @ │ │ │ │ - strhteq lr, [r0], #-4 │ │ │ │ - subseq r1, pc, r8, lsr #18 │ │ │ │ - rsbeq lr, r0, r0, lsl r0 │ │ │ │ - subseq r1, pc, r4, lsl #17 │ │ │ │ - rsbeq sp, r0, r2, ror #31 │ │ │ │ - subseq r1, pc, r6, asr r8 @ │ │ │ │ - rsbeq sp, r0, r4, asr #31 │ │ │ │ - subseq r1, pc, r8, lsr r8 @ │ │ │ │ - rsbeq sp, r0, r6, lsr #31 │ │ │ │ - subseq r1, pc, sl, lsl r8 @ │ │ │ │ + rsbeq lr, r0, r8, lsl #2 │ │ │ │ + subseq r1, pc, ip, ror r9 @ │ │ │ │ + rsbeq lr, r0, ip, ror #1 │ │ │ │ + subseq r1, pc, r0, ror #18 │ │ │ │ + strhteq lr, [r0], #-8 │ │ │ │ + subseq r1, pc, ip, lsr #18 │ │ │ │ + rsbeq lr, r0, r4, lsl r0 │ │ │ │ + subseq r1, pc, r8, lsl #17 │ │ │ │ + rsbeq sp, r0, r6, ror #31 │ │ │ │ + subseq r1, pc, sl, asr r8 @ │ │ │ │ + rsbeq sp, r0, r8, asr #31 │ │ │ │ + subseq r1, pc, ip, lsr r8 @ │ │ │ │ + rsbeq sp, r0, sl, lsr #31 │ │ │ │ + subseq r1, pc, lr, lsl r8 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4b918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r4, sp, ip, ror #8 │ │ │ │ strbtcc pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [ip], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -493119,80 +493119,80 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ rsbeq sl, sl, r6, ror #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r0, sl, lr, sp │ │ │ │ + mlseq r0, lr, lr, sp │ │ │ │ @ instruction: 0xfffff971 │ │ │ │ - rsbeq sp, r0, r8, ror pc │ │ │ │ - rsbeq sp, r0, r4, lsr #31 │ │ │ │ + rsbeq sp, r0, ip, ror pc │ │ │ │ + rsbeq sp, r0, r8, lsr #31 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - rsbeq sp, r0, sl, lsr lr │ │ │ │ - subseq r1, pc, lr, lsr #13 │ │ │ │ + rsbeq sp, r0, lr, lsr lr │ │ │ │ + ldrheq r1, [pc], #-98 @ │ │ │ │ rsbeq sl, sl, r8, asr #4 │ │ │ │ - rsbeq sp, r0, r6, lsl #28 │ │ │ │ - subseq r1, pc, sl, ror r6 @ │ │ │ │ + rsbeq sp, r0, sl, lsl #28 │ │ │ │ + subseq r1, pc, lr, ror r6 @ │ │ │ │ @ instruction: 0xffffda31 │ │ │ │ @ instruction: 0xffffd9db │ │ │ │ - rsbeq sp, r0, r8, asr #27 │ │ │ │ - subseq r1, pc, ip, lsr r6 @ │ │ │ │ - rsbeq sp, r0, lr, lsr #27 │ │ │ │ - subseq r1, pc, r2, lsr #12 │ │ │ │ + rsbeq sp, r0, ip, asr #27 │ │ │ │ + subseq r1, pc, r0, asr #12 │ │ │ │ + strhteq sp, [r0], #-210 @ 0xffffff2e │ │ │ │ + subseq r1, pc, r6, lsr #12 │ │ │ │ @ instruction: 0xffffd991 │ │ │ │ - subseq sp, pc, ip, ror #20 │ │ │ │ - rsbeq sp, r0, lr, lsl #30 │ │ │ │ - rsbeq sp, r0, ip, lsr #29 │ │ │ │ - rsbeq sp, r0, ip, asr sp │ │ │ │ - ldrsbeq r1, [pc], #-80 @ │ │ │ │ - rsbeq sp, r0, r2, asr #26 │ │ │ │ - ldrheq r1, [pc], #-86 @ │ │ │ │ - ldrdeq sp, [r0], #-226 @ 0xffffff1e @ │ │ │ │ + subseq sp, pc, r0, ror sl @ │ │ │ │ + rsbeq sp, r0, r2, lsl pc │ │ │ │ + strhteq sp, [r0], #-224 @ 0xffffff20 │ │ │ │ + rsbeq sp, r0, r0, ror #26 │ │ │ │ + ldrsbeq r1, [pc], #-84 @ │ │ │ │ + rsbeq sp, r0, r6, asr #26 │ │ │ │ + ldrheq r1, [pc], #-90 @ │ │ │ │ + ldrdeq sp, [r0], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq sp, r0, r4, ror #30 │ │ │ │ + rsbeq sp, r0, ip, lsl #26 │ │ │ │ + subseq r1, pc, r0, lsl #11 │ │ │ │ + rsbeq sp, r0, sl, asr #30 │ │ │ │ + mlseq r0, ip, pc, sp @ │ │ │ │ + ldrdeq sp, [r0], #-194 @ 0xffffff3e @ │ │ │ │ + subseq r1, pc, r6, asr #10 │ │ │ │ + strhteq sp, [r0], #-196 @ 0xffffff3c │ │ │ │ + subseq r1, pc, r6, lsr #10 │ │ │ │ + rsbeq sp, r0, r6, ror #30 │ │ │ │ + mlseq r0, ip, pc, sp @ │ │ │ │ + rsbeq sp, r0, r8, ror ip │ │ │ │ + subseq r1, pc, ip, ror #9 │ │ │ │ + rsbeq sp, r0, r2, lsl #31 │ │ │ │ + strhteq sp, [r0], #-246 @ 0xffffff0a │ │ │ │ + rsbeq sp, r0, ip, lsr ip │ │ │ │ + ldrheq r1, [pc], #-64 @ │ │ │ │ + mlseq r0, sl, pc, sp @ │ │ │ │ + strhteq sp, [r0], #-252 @ 0xffffff04 │ │ │ │ + strdeq sp, [r0], #-184 @ 0xffffff48 @ │ │ │ │ + subseq r1, pc, ip, ror #8 │ │ │ │ + mlseq r0, r4, pc, sp @ │ │ │ │ + rsbeq r4, r0, sl, lsl #4 │ │ │ │ + strhteq sp, [r0], #-178 @ 0xffffff4e │ │ │ │ + subseq r1, pc, r6, lsr #8 │ │ │ │ rsbeq sp, r0, r0, ror #30 │ │ │ │ - rsbeq sp, r0, r8, lsl #26 │ │ │ │ - subseq r1, pc, ip, ror r5 @ │ │ │ │ - rsbeq sp, r0, r6, asr #30 │ │ │ │ - mlseq r0, r8, pc, sp @ │ │ │ │ - rsbeq sp, r0, lr, asr #25 │ │ │ │ - subseq r1, pc, r2, asr #10 │ │ │ │ - strhteq sp, [r0], #-192 @ 0xffffff40 │ │ │ │ - subseq r1, pc, r2, lsr #10 │ │ │ │ - rsbeq sp, r0, r2, ror #30 │ │ │ │ - mlseq r0, r8, pc, sp @ │ │ │ │ - rsbeq sp, r0, r4, ror ip │ │ │ │ - subseq r1, pc, r8, ror #9 │ │ │ │ - rsbeq sp, r0, lr, ror pc │ │ │ │ - strhteq sp, [r0], #-242 @ 0xffffff0e │ │ │ │ - rsbeq sp, r0, r8, lsr ip │ │ │ │ - subseq r1, pc, ip, lsr #9 │ │ │ │ - mlseq r0, r6, pc, sp @ │ │ │ │ - strhteq sp, [r0], #-248 @ 0xffffff08 │ │ │ │ - strdeq sp, [r0], #-180 @ 0xffffff4c @ │ │ │ │ - subseq r1, pc, r8, ror #8 │ │ │ │ - mlseq r0, r0, pc, sp @ │ │ │ │ - rsbeq r4, r0, r6, lsl #4 │ │ │ │ - rsbeq sp, r0, lr, lsr #23 │ │ │ │ - subseq r1, pc, r2, lsr #8 │ │ │ │ - rsbeq sp, r0, ip, asr pc │ │ │ │ - rsbeq r4, r0, sl, ror #2 │ │ │ │ - rsbeq sp, r0, r4, ror #22 │ │ │ │ - ldrsbeq r1, [pc], #-56 @ │ │ │ │ - ldrdeq r4, [r0], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq sp, r0, r4, lsr pc │ │ │ │ - rsbeq sp, r0, r0, lsr #22 │ │ │ │ - @ instruction: 0x005f1394 │ │ │ │ - strdeq r4, [r0], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq sp, r0, r0, lsl pc │ │ │ │ - ldrdeq sp, [r0], #-172 @ 0xffffff54 @ │ │ │ │ - subseq r1, pc, r0, asr r3 @ │ │ │ │ - strdeq r5, [r0], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq sp, r0, r8, ror #29 │ │ │ │ - mlseq r0, r6, sl, sp │ │ │ │ - subseq r1, pc, sl, lsl #6 │ │ │ │ + rsbeq r4, r0, lr, ror #2 │ │ │ │ + rsbeq sp, r0, r8, ror #22 │ │ │ │ + ldrsbeq r1, [pc], #-60 @ │ │ │ │ + rsbeq r4, r0, r2, ror #3 │ │ │ │ + rsbeq sp, r0, r8, lsr pc │ │ │ │ + rsbeq sp, r0, r4, lsr #22 │ │ │ │ + @ instruction: 0x005f1398 │ │ │ │ + strdeq r4, [r0], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq sp, r0, r4, lsl pc │ │ │ │ + rsbeq sp, r0, r0, ror #21 │ │ │ │ + subseq r1, pc, r4, asr r3 @ │ │ │ │ + strdeq r5, [r0], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq sp, r0, ip, ror #29 │ │ │ │ + mlseq r0, sl, sl, sp │ │ │ │ + subseq r1, pc, lr, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed4bea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -493202,16 +493202,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff84f622 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6234478 │ │ │ │ blls 272dd4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq sp, r0, r8, lsr #18 │ │ │ │ - @ instruction: 0x005f119c │ │ │ │ + rsbeq sp, r0, ip, lsr #18 │ │ │ │ + subseq r1, pc, r0, lsr #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4bef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7b8c7c │ │ │ │ blmi 7e0f14 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -493234,15 +493234,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf61cbd30 │ │ │ │ svclt 0x0000ec8e │ │ │ │ rsbeq r9, sl, lr, lsl #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r0, r6, lsl sp │ │ │ │ + rsbeq sp, r0, sl, lsl sp │ │ │ │ ldrdeq r9, [sl], #-196 @ 0xffffff3c @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed4bf70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vrhadd.s32 d2, d13, d2 │ │ │ │ mulcs r1, r7, fp │ │ │ │ @@ -493281,16 +493281,16 @@ │ │ │ │ @ instruction: 0xf6224478 │ │ │ │ strtmi pc, [r0], -r7, lsr #31 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ tstcc r4, r8, lsr #12 │ │ │ │ mcr2 3, 0, pc, cr14, cr12, {1} @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq sp, r0, r8, ror #24 │ │ │ │ - subseq r1, pc, ip, rrx │ │ │ │ + rsbeq sp, r0, ip, ror #24 │ │ │ │ + subseq r1, pc, r0, ror r0 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4c02c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ blx 8b16f2 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @@ -493317,18 +493317,18 @@ │ │ │ │ stmdami r9, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff5cf622 │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq sp, r0, r8, lsl #24 │ │ │ │ - subseq r1, pc, ip │ │ │ │ - ldrdeq sp, [r0], #-178 @ 0xffffff4e @ │ │ │ │ - ldrsbeq r0, [pc], #-246 @ │ │ │ │ + rsbeq sp, r0, ip, lsl #24 │ │ │ │ + subseq r1, pc, r0, lsl r0 @ │ │ │ │ + ldrdeq sp, [r0], #-182 @ 0xffffff4a @ │ │ │ │ + ldrsbeq r0, [pc], #-250 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 33037c >::_M_default_append(unsigned int)@@Base+0xad7e8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ stmdagt r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @@ -493851,32 +493851,32 @@ │ │ │ │ blcs 21cb28 │ │ │ │ ldr sp, [r0, r8, lsr #1] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r9, sl, r4, lsr fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r9, sl, sl, lsl #22 │ │ │ │ - rsbeq sp, r0, lr, ror #20 │ │ │ │ - subseq r0, pc, r0, ror lr @ │ │ │ │ - rsbeq sp, r0, lr, asr #20 │ │ │ │ - subseq r0, pc, r0, asr lr @ │ │ │ │ - rsbeq sp, r0, ip, lsr #20 │ │ │ │ - subseq r0, pc, lr, lsr #28 │ │ │ │ - rsbeq sp, r0, ip, asr #19 │ │ │ │ - subseq r0, pc, lr, asr #27 │ │ │ │ - rsbeq sp, r0, ip, lsr #19 │ │ │ │ - subseq r0, pc, lr, lsr #27 │ │ │ │ - rsbeq sp, r0, r0, ror #18 │ │ │ │ - strhteq sp, [r0], #-102 @ 0xffffff9a │ │ │ │ - ldrheq r0, [pc], #-170 @ │ │ │ │ - rsbeq sp, r0, r2, lsl r4 │ │ │ │ - rsbeq sp, r0, r2, asr #7 │ │ │ │ - subseq r0, pc, r6, asr #15 │ │ │ │ - rsbeq sp, r0, ip, lsl #7 │ │ │ │ - @ instruction: 0x005f0790 │ │ │ │ + rsbeq sp, r0, r2, ror sl │ │ │ │ + subseq r0, pc, r4, ror lr @ │ │ │ │ + rsbeq sp, r0, r2, asr sl │ │ │ │ + subseq r0, pc, r4, asr lr @ │ │ │ │ + rsbeq sp, r0, r0, lsr sl │ │ │ │ + subseq r0, pc, r2, lsr lr @ │ │ │ │ + ldrdeq sp, [r0], #-144 @ 0xffffff70 @ │ │ │ │ + ldrsbeq r0, [pc], #-210 @ │ │ │ │ + strhteq sp, [r0], #-144 @ 0xffffff70 │ │ │ │ + ldrheq r0, [pc], #-210 @ │ │ │ │ + rsbeq sp, r0, r4, ror #18 │ │ │ │ + strhteq sp, [r0], #-106 @ 0xffffff96 │ │ │ │ + ldrheq r0, [pc], #-174 @ │ │ │ │ + rsbeq sp, r0, r6, lsl r4 │ │ │ │ + rsbeq sp, r0, r6, asr #7 │ │ │ │ + subseq r0, pc, sl, asr #15 │ │ │ │ + mlseq r0, r0, r3, sp │ │ │ │ + @ instruction: 0x005f0794 │ │ │ │ blcs 21cb84 │ │ │ │ svcge 0x0074f43f │ │ │ │ @ instruction: 0xf61be760 │ │ │ │ andls lr, r4, sl, lsl #31 │ │ │ │ ldmdami r1!, {r2, r3, r5, r6, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx f32ff4 │ │ │ │ @@ -493923,26 +493923,26 @@ │ │ │ │ ldrbtmi r2, [r8], #-381 @ 0xfffffe83 │ │ │ │ @ instruction: 0xf622300c │ │ │ │ stmdami pc, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6224478 │ │ │ │ @ instruction: 0xf04ffa99 │ │ │ │ ldrt r3, [lr], #-1023 @ 0xfffffc01 │ │ │ │ - strdeq sp, [r0], #-40 @ 0xffffffd8 @ │ │ │ │ - ldrsheq r0, [pc], #-108 @ │ │ │ │ - strhteq sp, [r0], #-46 @ 0xffffffd2 │ │ │ │ - subseq r0, pc, r2, asr #13 │ │ │ │ - rsbeq sp, r0, r2, lsr #5 │ │ │ │ - subseq r0, pc, r6, lsr #13 │ │ │ │ - rsbeq sp, r0, r4, lsl #5 │ │ │ │ - subseq r0, pc, r8, lsl #13 │ │ │ │ - rsbeq sp, r0, r8, ror #4 │ │ │ │ - subseq r0, pc, ip, ror #12 │ │ │ │ - rsbeq sp, r0, lr, asr #4 │ │ │ │ - subseq r0, pc, r0, asr r6 @ │ │ │ │ + strdeq sp, [r0], #-44 @ 0xffffffd4 @ │ │ │ │ + subseq r0, pc, r0, lsl #14 │ │ │ │ + rsbeq sp, r0, r2, asr #5 │ │ │ │ + subseq r0, pc, r6, asr #13 │ │ │ │ + rsbeq sp, r0, r6, lsr #5 │ │ │ │ + subseq r0, pc, sl, lsr #13 │ │ │ │ + rsbeq sp, r0, r8, lsl #5 │ │ │ │ + subseq r0, pc, ip, lsl #13 │ │ │ │ + rsbeq sp, r0, ip, ror #4 │ │ │ │ + subseq r0, pc, r0, ror r6 @ │ │ │ │ + rsbeq sp, r0, r2, asr r2 │ │ │ │ + subseq r0, pc, r4, asr r6 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4ca60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fee79748 │ │ │ │ blmi feea1aa0 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -494119,57 +494119,57 @@ │ │ │ │ @ instruction: 0xf85af622 │ │ │ │ strtmi r4, [r1], -pc, lsr #16 │ │ │ │ @ instruction: 0xf6224478 │ │ │ │ usat pc, #9, r5, lsl #18 @ │ │ │ │ stc 6, cr15, [r0, #108]! @ 0x6c │ │ │ │ rsbeq r9, sl, r2, lsr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq sp, [r0], #-22 @ 0xffffffea │ │ │ │ - @ instruction: 0xfffff61d │ │ │ │ strhteq sp, [r0], #-26 @ 0xffffffe6 │ │ │ │ - ldrdeq sp, [r0], #-20 @ 0xffffffec @ │ │ │ │ + @ instruction: 0xfffff61d │ │ │ │ + strhteq sp, [r0], #-30 @ 0xffffffe2 │ │ │ │ + ldrdeq sp, [r0], #-24 @ 0xffffffe8 @ │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ - rsbeq sp, r0, lr, ror #2 │ │ │ │ - subseq r0, pc, r2, ror r5 @ │ │ │ │ + rsbeq sp, r0, r2, ror r1 │ │ │ │ + subseq r0, pc, r6, ror r5 @ │ │ │ │ rsbeq r9, sl, ip, lsl #2 │ │ │ │ - rsbeq sp, r0, sl, lsr r1 │ │ │ │ - subseq r0, pc, lr, lsr r5 @ │ │ │ │ + rsbeq sp, r0, lr, lsr r1 │ │ │ │ + subseq r0, pc, r2, asr #10 │ │ │ │ @ instruction: 0xfffff4e5 │ │ │ │ @ instruction: 0xfffff473 │ │ │ │ - strdeq sp, [r0], #-12 @ │ │ │ │ - subseq r0, pc, r0, lsl #10 │ │ │ │ - rsbeq sp, r0, r2, ror #1 │ │ │ │ - subseq r0, pc, r6, ror #9 │ │ │ │ + rsbeq sp, r0, r0, lsl #2 │ │ │ │ + subseq r0, pc, r4, lsl #10 │ │ │ │ + rsbeq sp, r0, r6, ror #1 │ │ │ │ + subseq r0, pc, sl, ror #9 │ │ │ │ @ instruction: 0xfffff3ed │ │ │ │ @ instruction: 0xfffff3bf │ │ │ │ - rsbeq sp, r0, r4, lsr #1 │ │ │ │ - subseq r0, pc, r8, lsr #9 │ │ │ │ - rsbeq sp, r0, sl, lsl #1 │ │ │ │ - subseq r0, pc, lr, lsl #9 │ │ │ │ + rsbeq sp, r0, r8, lsr #1 │ │ │ │ + subseq r0, pc, ip, lsr #9 │ │ │ │ + rsbeq sp, r0, lr, lsl #1 │ │ │ │ + @ instruction: 0x005f0492 │ │ │ │ @ instruction: 0xfffff2fd │ │ │ │ - rsbeq sp, r0, lr, asr r0 │ │ │ │ - subseq r0, pc, r2, ror #8 │ │ │ │ - rsbeq sp, r0, sl, lsl #1 │ │ │ │ - strhteq sp, [r0], #-12 │ │ │ │ - rsbeq sp, r0, r4, lsr #32 │ │ │ │ - subseq r0, pc, r8, lsr #8 │ │ │ │ - rsbeq sp, r0, r6 │ │ │ │ - subseq r0, pc, r8, lsl #8 │ │ │ │ - rsbeq sp, r0, r8, lsl #1 │ │ │ │ - ldrdeq sp, [r0], #-14 @ │ │ │ │ - rsbeq ip, r0, sl, asr #31 │ │ │ │ - subseq r0, pc, lr, asr #7 │ │ │ │ - rsbeq sp, r0, r2, lsr #2 │ │ │ │ - rsbeq sp, r0, sl, asr #1 │ │ │ │ - rsbeq ip, r0, ip, lsl #31 │ │ │ │ - @ instruction: 0x005f0390 │ │ │ │ - rsbeq sp, r0, r6, lsl #2 │ │ │ │ - rsbeq sp, r0, r0, lsr r1 │ │ │ │ - rsbeq ip, r0, r4, asr #30 │ │ │ │ - subseq r0, pc, r8, asr #6 │ │ │ │ + rsbeq sp, r0, r2, rrx │ │ │ │ + subseq r0, pc, r6, ror #8 │ │ │ │ + rsbeq sp, r0, lr, lsl #1 │ │ │ │ + rsbeq sp, r0, r0, asr #1 │ │ │ │ + rsbeq sp, r0, r8, lsr #32 │ │ │ │ + subseq r0, pc, ip, lsr #8 │ │ │ │ + rsbeq sp, r0, sl │ │ │ │ + subseq r0, pc, ip, lsl #8 │ │ │ │ + rsbeq sp, r0, ip, lsl #1 │ │ │ │ + rsbeq sp, r0, r2, ror #1 │ │ │ │ + rsbeq ip, r0, lr, asr #31 │ │ │ │ + ldrsbeq r0, [pc], #-50 @ │ │ │ │ + rsbeq sp, r0, r6, lsr #2 │ │ │ │ + rsbeq sp, r0, lr, asr #1 │ │ │ │ + mlseq r0, r0, pc, ip @ │ │ │ │ + @ instruction: 0x005f0394 │ │ │ │ + rsbeq sp, r0, sl, lsl #2 │ │ │ │ + rsbeq sp, r0, r4, lsr r1 │ │ │ │ + rsbeq ip, r0, r8, asr #30 │ │ │ │ + subseq r0, pc, ip, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed4cdec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr0, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -494179,16 +494179,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe0f621 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6224478 │ │ │ │ blls 273e8c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq ip, r0, r0, asr lr │ │ │ │ - subseq r0, pc, r4, asr r2 @ │ │ │ │ + rsbeq ip, r0, r4, asr lr │ │ │ │ + subseq r0, pc, r8, asr r2 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed4ce3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ ldc2 2, cr15, [r4], {44} @ 0x2c │ │ │ │ blvc 3312c8 >::_M_default_append(unsigned int)@@Base+0xae734> │ │ │ │ @@ -494221,16 +494221,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff8af621 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6224478 │ │ │ │ blls 273de0 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq ip, r0, r0, lsr #31 │ │ │ │ - subseq r0, pc, r8, lsr #3 │ │ │ │ + rsbeq ip, r0, r4, lsr #31 │ │ │ │ + subseq r0, pc, ip, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4cee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7b9c6c │ │ │ │ blmi 7e1f04 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -494252,15 +494252,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf61bbd30 │ │ │ │ svclt 0x0000ec96 │ │ │ │ rsbeq r8, sl, lr, lsl sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r0, sl, asr pc │ │ │ │ + rsbeq ip, r0, lr, asr pc │ │ │ │ rsbeq r8, sl, r4, ror #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4b1218 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4614b0b5 │ │ │ │ @@ -494525,26 +494525,26 @@ │ │ │ │ @ instruction: 0x23a9f240 │ │ │ │ cdp2 6, 3, cr15, cr0, cr0, {1} │ │ │ │ ldmib sp, {r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ssat fp, #1, r2, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r0, r6, ror #29 │ │ │ │ + rsbeq ip, r0, sl, ror #29 │ │ │ │ rsbeq r8, sl, r0, lsl #25 │ │ │ │ - rsbeq ip, r0, r6, lsr #26 │ │ │ │ - subseq pc, lr, lr, lsr #30 │ │ │ │ - rsbeq ip, r0, lr, lsr ip │ │ │ │ - subseq pc, lr, r6, asr #28 │ │ │ │ - rsbeq ip, r0, r6, lsr #24 │ │ │ │ - subseq pc, lr, lr, lsr #28 │ │ │ │ + rsbeq ip, r0, sl, lsr #26 │ │ │ │ + subseq pc, lr, r2, lsr pc @ │ │ │ │ + rsbeq ip, r0, r2, asr #24 │ │ │ │ + subseq pc, lr, sl, asr #28 │ │ │ │ + rsbeq ip, r0, sl, lsr #24 │ │ │ │ + subseq pc, lr, r2, lsr lr @ │ │ │ │ rsbeq r8, sl, r8, asr #19 │ │ │ │ - rsbeq ip, r0, lr, asr #23 │ │ │ │ - ldrsbeq pc, [lr], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq ip, r0, r0, lsl fp │ │ │ │ + ldrdeq ip, [r0], #-178 @ 0xffffff4e @ │ │ │ │ + ldrsbeq pc, [lr], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq ip, r0, r4, lsl fp │ │ │ │ vadd.i8 q10, q8, q15 │ │ │ │ ldrbtmi r2, [r8], #-406 @ 0xfffffe6a │ │ │ │ @ instruction: 0xf621300c │ │ │ │ stmiami ip!, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ ldc2 6, cr15, [sl, #132]! @ 0x84 │ │ │ │ ldmib sp, {r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @@ -494775,39 +494775,39 @@ │ │ │ │ blx fb3dee │ │ │ │ @ instruction: 0xf04f481e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffe33dfa │ │ │ │ svclt 0x0000e7ef │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq ip, r0, sl, lsl #21 │ │ │ │ - @ instruction: 0x005efc92 │ │ │ │ - rsbeq ip, r0, r6, lsr #20 │ │ │ │ - subseq pc, lr, lr, lsr #24 │ │ │ │ - strdeq ip, [r0], #-158 @ 0xffffff62 @ │ │ │ │ - subseq pc, lr, r6, lsl #24 │ │ │ │ - ldrdeq ip, [r0], #-158 @ 0xffffff62 @ │ │ │ │ - subseq pc, lr, r6, ror #23 │ │ │ │ - rsbeq ip, r0, r4, asr #19 │ │ │ │ - subseq pc, lr, ip, asr #23 │ │ │ │ - strhteq ip, [r0], #-144 @ 0xffffff70 │ │ │ │ - rsbeq ip, r0, r8, lsr #18 │ │ │ │ - strdeq ip, [r0], #-134 @ 0xffffff7a @ │ │ │ │ - ldrsheq pc, [lr], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r8, r0, sl, asr #13 │ │ │ │ - rsbeq ip, r0, sl, lsr #17 │ │ │ │ - ldrheq pc, [lr], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq ip, r0, lr, lsl #21 │ │ │ │ + @ instruction: 0x005efc96 │ │ │ │ + rsbeq ip, r0, sl, lsr #20 │ │ │ │ + subseq pc, lr, r2, lsr ip @ │ │ │ │ + rsbeq ip, r0, r2, lsl #20 │ │ │ │ + subseq pc, lr, sl, lsl #24 │ │ │ │ + rsbeq ip, r0, r2, ror #19 │ │ │ │ + subseq pc, lr, sl, ror #23 │ │ │ │ + rsbeq ip, r0, r8, asr #19 │ │ │ │ + ldrsbeq pc, [lr], #-176 @ 0xffffff50 @ │ │ │ │ + strhteq ip, [r0], #-148 @ 0xffffff6c │ │ │ │ + rsbeq ip, r0, ip, lsr #18 │ │ │ │ + strdeq ip, [r0], #-138 @ 0xffffff76 @ │ │ │ │ + subseq pc, lr, r2, lsl #22 │ │ │ │ + rsbeq r8, r0, lr, asr #13 │ │ │ │ + rsbeq ip, r0, lr, lsr #17 │ │ │ │ + ldrheq pc, [lr], #-166 @ 0xffffff5a @ │ │ │ │ @ instruction: 0xfffff897 │ │ │ │ - ldrdeq ip, [r0], #-140 @ 0xffffff74 @ │ │ │ │ - strhteq ip, [r0], #-130 @ 0xffffff7e │ │ │ │ - rsbeq ip, r0, r0, ror r8 │ │ │ │ - rsbeq ip, r0, r6, lsl r7 │ │ │ │ - subseq pc, lr, ip, lsl r9 @ │ │ │ │ - strdeq ip, [r0], #-104 @ 0xffffff98 @ │ │ │ │ - ldrsheq pc, [lr], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq ip, r0, r0, ror #17 │ │ │ │ + strhteq ip, [r0], #-134 @ 0xffffff7a │ │ │ │ + rsbeq ip, r0, r4, ror r8 │ │ │ │ + rsbeq ip, r0, sl, lsl r7 │ │ │ │ + subseq pc, lr, r0, lsr #18 │ │ │ │ + strdeq ip, [r0], #-108 @ 0xffffff94 @ │ │ │ │ + subseq pc, lr, r2, lsl #18 │ │ │ │ stcne 8, cr15, [r4], {85} @ 0x55 │ │ │ │ vmin.u32 q10, q2, q0 │ │ │ │ strmi pc, [r6], -r7, ror #28 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ mrc 0, 1, r8, cr8, cr15, {4} │ │ │ │ @ instruction: 0xf61b0b49 │ │ │ │ @ instruction: 0xf855ec0a │ │ │ │ @@ -495078,70 +495078,70 @@ │ │ │ │ vmov.i16 d31, #0 @ 0x0000 │ │ │ │ mrc 0, 1, r8, cr8, cr1, {6} │ │ │ │ strtmi r8, [r0], -ip, asr #22 │ │ │ │ cdp2 3, 4, cr15, cr14, cr9, {2} │ │ │ │ blhi 2322d8 │ │ │ │ svclt 0x0000e463 │ │ │ │ ... │ │ │ │ - rsbeq ip, r0, ip, lsr r6 │ │ │ │ - subseq pc, lr, r2, asr #16 │ │ │ │ - rsbeq ip, r0, r0, lsr #12 │ │ │ │ - subseq pc, lr, r6, lsr #16 │ │ │ │ - subseq fp, lr, r2, ror #6 │ │ │ │ - strdeq ip, [r0], #-80 @ 0xffffffb0 @ │ │ │ │ - ldrsheq pc, [lr], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq ip, r0, sl, lsr #11 │ │ │ │ - ldrheq pc, [lr], #-114 @ 0xffffff8e @ │ │ │ │ - subseq fp, lr, r8, asr #5 │ │ │ │ - rsbeq ip, r0, lr, ror r5 │ │ │ │ - subseq pc, lr, r6, lsl #15 │ │ │ │ - strhteq r2, [r0], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq ip, r0, r2, asr r5 │ │ │ │ - subseq pc, lr, sl, asr r7 @ │ │ │ │ - rsbeq ip, r0, r4, lsr r5 │ │ │ │ - subseq pc, lr, ip, lsr r7 @ │ │ │ │ - rsbeq ip, r0, sl, lsl r5 │ │ │ │ - subseq pc, lr, r2, lsr #14 │ │ │ │ - rsbeq ip, r0, ip, ror #9 │ │ │ │ - ldrsheq pc, [lr], #-100 @ 0xffffff9c @ │ │ │ │ - ldrdeq ip, [r0], #-68 @ 0xffffffbc @ │ │ │ │ - ldrsbeq pc, [lr], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq ip, r0, r6, lsr #9 │ │ │ │ - strdeq ip, [r0], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r0, r0, ip, lsr #11 │ │ │ │ - rsbeq ip, r0, sl, asr r4 │ │ │ │ - subseq pc, lr, r2, ror #12 │ │ │ │ - @ instruction: 0x005ec492 │ │ │ │ - rsbeq ip, r0, ip, lsr #8 │ │ │ │ - subseq pc, lr, r4, lsr r6 @ │ │ │ │ - @ instruction: 0x005ec498 │ │ │ │ - strdeq ip, [r0], #-62 @ 0xffffffc2 @ │ │ │ │ - subseq pc, lr, r6, lsl #12 │ │ │ │ - strhteq ip, [r0], #-60 @ 0xffffffc4 │ │ │ │ - subseq pc, lr, r4, asr #11 │ │ │ │ - rsbeq ip, r0, r2, lsr #7 │ │ │ │ - subseq pc, lr, sl, lsr #11 │ │ │ │ - rsbeq ip, r0, r8, ror r3 │ │ │ │ - subseq pc, lr, r0, lsl #11 │ │ │ │ - rsbeq r0, r4, r8, asr lr │ │ │ │ - mlseq r0, r4, r8, r2 │ │ │ │ - rsbeq sl, r1, r0, lsr ip │ │ │ │ - rsbeq r3, r0, r8, lsr #4 │ │ │ │ - subseq r7, lr, r6, lsl r6 │ │ │ │ - subseq pc, lr, lr, lsr #13 │ │ │ │ - rsbeq r2, r0, r4, rrx │ │ │ │ - strdeq r3, [r0], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r3, r0, ip, ror #3 │ │ │ │ - rsbeq r2, r0, r4, lsl #2 │ │ │ │ - rsbeq ip, r0, ip, lsl #5 │ │ │ │ - @ instruction: 0x005ef494 │ │ │ │ - rsbeq ip, r0, r2, ror r2 │ │ │ │ - subseq pc, lr, sl, ror r4 @ │ │ │ │ - rsbeq ip, r0, r8, asr r2 │ │ │ │ - subseq pc, lr, r0, ror #8 │ │ │ │ + rsbeq ip, r0, r0, asr #12 │ │ │ │ + subseq pc, lr, r6, asr #16 │ │ │ │ + rsbeq ip, r0, r4, lsr #12 │ │ │ │ + subseq pc, lr, sl, lsr #16 │ │ │ │ + subseq fp, lr, r6, ror #6 │ │ │ │ + strdeq ip, [r0], #-84 @ 0xffffffac @ │ │ │ │ + ldrsheq pc, [lr], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq ip, r0, lr, lsr #11 │ │ │ │ + ldrheq pc, [lr], #-118 @ 0xffffff8a @ │ │ │ │ + subseq fp, lr, ip, asr #5 │ │ │ │ + rsbeq ip, r0, r2, lsl #11 │ │ │ │ + subseq pc, lr, sl, lsl #15 │ │ │ │ + strhteq r2, [r0], #-52 @ 0xffffffcc │ │ │ │ + rsbeq ip, r0, r6, asr r5 │ │ │ │ + subseq pc, lr, lr, asr r7 @ │ │ │ │ + rsbeq ip, r0, r8, lsr r5 │ │ │ │ + subseq pc, lr, r0, asr #14 │ │ │ │ + rsbeq ip, r0, lr, lsl r5 │ │ │ │ + subseq pc, lr, r6, lsr #14 │ │ │ │ + strdeq ip, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ + ldrsheq pc, [lr], #-104 @ 0xffffff98 @ │ │ │ │ + ldrdeq ip, [r0], #-72 @ 0xffffffb8 @ │ │ │ │ + ldrsbeq pc, [lr], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq ip, r0, sl, lsr #9 │ │ │ │ + strdeq ip, [r0], #-76 @ 0xffffffb4 @ │ │ │ │ + strhteq r0, [r0], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq ip, r0, lr, asr r4 │ │ │ │ + subseq pc, lr, r6, ror #12 │ │ │ │ + @ instruction: 0x005ec496 │ │ │ │ + rsbeq ip, r0, r0, lsr r4 │ │ │ │ + subseq pc, lr, r8, lsr r6 @ │ │ │ │ + @ instruction: 0x005ec49c │ │ │ │ + rsbeq ip, r0, r2, lsl #8 │ │ │ │ + subseq pc, lr, sl, lsl #12 │ │ │ │ + rsbeq ip, r0, r0, asr #7 │ │ │ │ + subseq pc, lr, r8, asr #11 │ │ │ │ + rsbeq ip, r0, r6, lsr #7 │ │ │ │ + subseq pc, lr, lr, lsr #11 │ │ │ │ + rsbeq ip, r0, ip, ror r3 │ │ │ │ + subseq pc, lr, r4, lsl #11 │ │ │ │ + rsbeq r0, r4, ip, asr lr │ │ │ │ + mlseq r0, r8, r8, r2 │ │ │ │ + rsbeq sl, r1, r4, lsr ip │ │ │ │ + rsbeq r3, r0, ip, lsr #4 │ │ │ │ + subseq r7, lr, sl, lsl r6 │ │ │ │ + ldrheq pc, [lr], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r2, r0, r8, rrx │ │ │ │ + strdeq r3, [r0], #-28 @ 0xffffffe4 @ │ │ │ │ + strdeq r3, [r0], #-16 @ │ │ │ │ + rsbeq r2, r0, r8, lsl #2 │ │ │ │ + mlseq r0, r0, r2, ip │ │ │ │ + @ instruction: 0x005ef498 │ │ │ │ + rsbeq ip, r0, r6, ror r2 │ │ │ │ + subseq pc, lr, lr, ror r4 @ │ │ │ │ + rsbeq ip, r0, ip, asr r2 │ │ │ │ + subseq pc, lr, r4, ror #8 │ │ │ │ vmin.u q2, , q0 │ │ │ │ @ instruction: 0x4605fc91 │ │ │ │ vmin.u q2, , q0 │ │ │ │ bne d754f8 │ │ │ │ bpl fe632354 │ │ │ │ mrc 6, 5, r4, cr8, cr0, {2} │ │ │ │ vqrdmulh.s q4, , │ │ │ │ @@ -495311,37 +495311,37 @@ │ │ │ │ @ instruction: 0xff02f620 │ │ │ │ @ instruction: 0x4631481c │ │ │ │ @ instruction: 0xf6204478 │ │ │ │ @ instruction: 0xf7ffffbd │ │ │ │ svclt 0x0000ba33 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrdeq ip, [r0], #-2 @ │ │ │ │ - ldrsbeq pc, [lr], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq ip, r0, r2, lsr #1 │ │ │ │ - subseq pc, lr, sl, lsr #5 │ │ │ │ - rsbeq ip, r0, r6, asr r0 │ │ │ │ - subseq pc, lr, lr, asr r2 @ │ │ │ │ - rsbeq ip, r0, r6, lsr #32 │ │ │ │ - subseq pc, lr, lr, lsr #4 │ │ │ │ - rsbeq ip, r0, sl │ │ │ │ - subseq pc, lr, r2, lsl r2 @ │ │ │ │ - rsbeq fp, r0, lr, ror #31 │ │ │ │ - ldrsheq pc, [lr], #-22 @ 0xffffffea @ │ │ │ │ - strhteq fp, [r0], #-254 @ 0xffffff02 │ │ │ │ - subseq pc, lr, r6, asr #3 │ │ │ │ - rsbeq ip, r0, lr, asr r0 │ │ │ │ - rsbeq fp, r0, r6, ror #30 │ │ │ │ - subseq pc, lr, lr, ror #2 │ │ │ │ - rsbeq fp, r0, r4, lsr pc │ │ │ │ - subseq pc, lr, ip, lsr r1 @ │ │ │ │ - rsbeq fp, r0, lr, lsr #29 │ │ │ │ - ldrheq pc, [lr], #-6 @ │ │ │ │ - mlseq r0, r0, lr, fp │ │ │ │ - @ instruction: 0x005ef098 │ │ │ │ + ldrdeq ip, [r0], #-6 @ │ │ │ │ + ldrsbeq pc, [lr], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq ip, r0, r6, lsr #1 │ │ │ │ + subseq pc, lr, lr, lsr #5 │ │ │ │ + rsbeq ip, r0, sl, asr r0 │ │ │ │ + subseq pc, lr, r2, ror #4 │ │ │ │ + rsbeq ip, r0, sl, lsr #32 │ │ │ │ + subseq pc, lr, r2, lsr r2 @ │ │ │ │ + rsbeq ip, r0, lr │ │ │ │ + subseq pc, lr, r6, lsl r2 @ │ │ │ │ + strdeq fp, [r0], #-242 @ 0xffffff0e @ │ │ │ │ + ldrsheq pc, [lr], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq fp, r0, r2, asr #31 │ │ │ │ + subseq pc, lr, sl, asr #3 │ │ │ │ + rsbeq ip, r0, r2, rrx │ │ │ │ + rsbeq fp, r0, sl, ror #30 │ │ │ │ + subseq pc, lr, r2, ror r1 @ │ │ │ │ + rsbeq fp, r0, r8, lsr pc │ │ │ │ + subseq pc, lr, r0, asr #2 │ │ │ │ + strhteq fp, [r0], #-226 @ 0xffffff1e │ │ │ │ + ldrheq pc, [lr], #-10 @ │ │ │ │ + mlseq r0, r4, lr, fp │ │ │ │ + @ instruction: 0x005ef09c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b2308 >::_M_default_append(unsigned int)@@Base+0x2f774> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ andcs fp, r2, #142 @ 0x8e │ │ │ │ eorvs r9, r2, r6, lsl ip │ │ │ │ @@ -495474,16 +495474,16 @@ │ │ │ │ bcs 1cff180 │ │ │ │ svcge 0x0013f47f │ │ │ │ @ instruction: 0xf80ef317 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blls 422c60 │ │ │ │ umaalcs pc, r8, r3, r8 @ │ │ │ │ svclt 0x0000e709 │ │ │ │ - rsbeq fp, r0, r2, ror ip │ │ │ │ - subseq lr, lr, sl, ror lr │ │ │ │ + rsbeq fp, r0, r6, ror ip │ │ │ │ + subseq lr, lr, lr, ror lr │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strtcs pc, [r0], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r7], -r0, lsr #9 │ │ │ │ @@ -495778,77 +495778,77 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq r7, sl, r4, ror r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq fp, [r0], #-186 @ 0xffffff46 │ │ │ │ + strhteq fp, [r0], #-190 @ 0xffffff42 │ │ │ │ @ instruction: 0xfffffd79 │ │ │ │ - mlseq r0, lr, ip, fp │ │ │ │ - rsbeq r7, r0, lr, asr r9 │ │ │ │ + rsbeq fp, r0, r2, lsr #25 │ │ │ │ + rsbeq r7, r0, r2, ror #18 │ │ │ │ andeq r0, r0, r1, lsr #13 │ │ │ │ - rsbeq fp, r0, ip, lsr #22 │ │ │ │ - subseq lr, lr, r2, lsr sp │ │ │ │ + rsbeq fp, r0, r0, lsr fp │ │ │ │ + subseq lr, lr, r6, lsr sp │ │ │ │ rsbeq r7, sl, sl, asr #17 │ │ │ │ - strdeq fp, [r0], #-162 @ 0xffffff5e @ │ │ │ │ - ldrsheq lr, [lr], #-202 @ 0xffffff36 │ │ │ │ + strdeq fp, [r0], #-166 @ 0xffffff5a @ │ │ │ │ + ldrsheq lr, [lr], #-206 @ 0xffffff32 │ │ │ │ @ instruction: 0xffffeb59 │ │ │ │ @ instruction: 0xffffea9f │ │ │ │ + strhteq fp, [r0], #-168 @ 0xffffff58 │ │ │ │ + subseq lr, lr, r0, asr #25 │ │ │ │ + mlseq r0, lr, sl, fp │ │ │ │ + subseq lr, lr, r6, lsr #25 │ │ │ │ + rsbeq r1, r0, r4, asr #18 │ │ │ │ + strdeq fp, [r0], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r1, r0, lr, asr #19 │ │ │ │ + rsbeq fp, r0, r2, ror #23 │ │ │ │ + rsbeq fp, r0, lr, lsl sl │ │ │ │ + subseq lr, lr, r6, lsr #24 │ │ │ │ + rsbeq fp, r0, r4, lsl #20 │ │ │ │ + subseq lr, lr, ip, lsl #24 │ │ │ │ + rsbeq r1, r0, lr, lsr #19 │ │ │ │ + mlseq r0, r0, fp, fp │ │ │ │ + strhteq fp, [r0], #-144 @ 0xffffff70 │ │ │ │ + ldrheq lr, [lr], #-184 @ 0xffffff48 │ │ │ │ + rsbeq fp, r0, r8, asr fp │ │ │ │ + rsbeq r1, r0, r4, lsr #19 │ │ │ │ + rsbeq fp, r0, ip, asr r9 │ │ │ │ + subseq lr, lr, r4, ror #22 │ │ │ │ + rsbeq fp, r0, lr, lsr r9 │ │ │ │ + subseq lr, lr, r4, asr #22 │ │ │ │ + rsbeq r1, r0, r2, lsr #19 │ │ │ │ + rsbeq fp, r0, ip, lsl #22 │ │ │ │ + strdeq fp, [r0], #-136 @ 0xffffff78 @ │ │ │ │ + subseq lr, lr, r0, lsl #22 │ │ │ │ + rsbeq sl, r0, r2, ror #2 │ │ │ │ + ldrdeq fp, [r0], #-172 @ 0xffffff54 @ │ │ │ │ + strhteq fp, [r0], #-128 @ 0xffffff80 │ │ │ │ + ldrheq lr, [lr], #-168 @ 0xffffff58 │ │ │ │ + ldrdeq r2, [r0], #-6 @ │ │ │ │ strhteq fp, [r0], #-164 @ 0xffffff5c │ │ │ │ - ldrheq lr, [lr], #-204 @ 0xffffff34 │ │ │ │ - mlseq r0, sl, sl, fp │ │ │ │ - subseq lr, lr, r2, lsr #25 │ │ │ │ - rsbeq r1, r0, r0, asr #18 │ │ │ │ - strdeq fp, [r0], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r1, r0, sl, asr #19 │ │ │ │ - ldrdeq fp, [r0], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq fp, r0, sl, lsl sl │ │ │ │ - subseq lr, lr, r2, lsr #24 │ │ │ │ - rsbeq fp, r0, r0, lsl #20 │ │ │ │ - subseq lr, lr, r8, lsl #24 │ │ │ │ - rsbeq r1, r0, sl, lsr #19 │ │ │ │ - rsbeq fp, r0, ip, lsl #23 │ │ │ │ - rsbeq fp, r0, ip, lsr #19 │ │ │ │ - ldrheq lr, [lr], #-180 @ 0xffffff4c │ │ │ │ - rsbeq fp, r0, r4, asr fp │ │ │ │ - rsbeq r1, r0, r0, lsr #19 │ │ │ │ - rsbeq fp, r0, r8, asr r9 │ │ │ │ - subseq lr, lr, r0, ror #22 │ │ │ │ - rsbeq fp, r0, sl, lsr r9 │ │ │ │ - subseq lr, lr, r0, asr #22 │ │ │ │ - mlseq r0, lr, r9, r1 │ │ │ │ - rsbeq fp, r0, r8, lsl #22 │ │ │ │ - strdeq fp, [r0], #-132 @ 0xffffff7c @ │ │ │ │ - ldrsheq lr, [lr], #-172 @ 0xffffff54 │ │ │ │ - rsbeq sl, r0, lr, asr r1 │ │ │ │ - ldrdeq fp, [r0], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq fp, r0, ip, lsr #17 │ │ │ │ - ldrheq lr, [lr], #-164 @ 0xffffff5c │ │ │ │ - ldrdeq r2, [r0], #-2 @ │ │ │ │ - strhteq fp, [r0], #-160 @ 0xffffff60 │ │ │ │ - rsbeq fp, r0, r8, ror #16 │ │ │ │ - subseq lr, lr, r0, ror sl │ │ │ │ - strdeq fp, [r0], #-172 @ 0xffffff54 @ │ │ │ │ - ldrdeq fp, [r0], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq fp, r0, r2, lsl #21 │ │ │ │ - rsbeq fp, r0, r6, lsr #16 │ │ │ │ - subseq lr, lr, lr, lsr #20 │ │ │ │ - strhteq fp, [r0], #-166 @ 0xffffff5a │ │ │ │ - strdeq fp, [r0], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq fp, r0, r8, ror #15 │ │ │ │ - ldrsheq lr, [lr], #-144 @ 0xffffff70 │ │ │ │ - rsbeq r2, r0, r8, lsr sl │ │ │ │ - ldrdeq fp, [r0], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq fp, r0, lr, lsr #15 │ │ │ │ - ldrheq lr, [lr], #-150 @ 0xffffff6a │ │ │ │ - rsbeq r2, r0, lr, asr sl │ │ │ │ - strhteq fp, [r0], #-172 @ 0xffffff54 │ │ │ │ - rsbeq fp, r0, r2, ror r7 │ │ │ │ - subseq lr, lr, sl, ror r9 │ │ │ │ + rsbeq fp, r0, ip, ror #16 │ │ │ │ + subseq lr, lr, r4, ror sl │ │ │ │ + rsbeq fp, r0, r0, lsl #22 │ │ │ │ + ldrdeq fp, [r0], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq fp, r0, r6, lsl #21 │ │ │ │ + rsbeq fp, r0, sl, lsr #16 │ │ │ │ + subseq lr, lr, r2, lsr sl │ │ │ │ + strhteq fp, [r0], #-170 @ 0xffffff56 │ │ │ │ + strdeq fp, [r0], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq fp, r0, ip, ror #15 │ │ │ │ + ldrsheq lr, [lr], #-148 @ 0xffffff6c │ │ │ │ + rsbeq r2, r0, ip, lsr sl │ │ │ │ + ldrdeq fp, [r0], #-174 @ 0xffffff52 @ │ │ │ │ + strhteq fp, [r0], #-114 @ 0xffffff8e │ │ │ │ + ldrheq lr, [lr], #-154 @ 0xffffff66 │ │ │ │ + rsbeq r2, r0, r2, ror #20 │ │ │ │ + rsbeq fp, r0, r0, asr #21 │ │ │ │ + rsbeq fp, r0, r6, ror r7 │ │ │ │ + subseq lr, lr, lr, ror r9 │ │ │ │ @ instruction: 0xf1064a4c │ │ │ │ stmdbmi ip, {r3, r4, r6, r8, r9}^ │ │ │ │ streq lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ vrshl.u64 d5, d2, d2 │ │ │ │ @ instruction: 0x4604fef3 │ │ │ │ @@ -495918,34 +495918,34 @@ │ │ │ │ ldmdami r8, {r0, r1, r2, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ orrcc pc, sl, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 10b4fe0 │ │ │ │ @ instruction: 0x46214815 │ │ │ │ @ instruction: 0xf6204478 │ │ │ │ strbt pc, [r9], #2805 @ 0xaf5 @ │ │ │ │ - rsbeq fp, r0, r0, ror #18 │ │ │ │ - rsbeq fp, r0, r2, asr #19 │ │ │ │ - strdeq fp, [r0], #-90 @ 0xffffffa6 @ │ │ │ │ - subseq lr, lr, r2, lsl #16 │ │ │ │ - rsbeq r1, r0, sl, ror sp │ │ │ │ - rsbeq fp, r0, r4, lsr #19 │ │ │ │ - rsbeq fp, r0, r0, asr #11 │ │ │ │ - subseq lr, lr, r8, asr #15 │ │ │ │ - rsbeq fp, r0, r8, lsl #19 │ │ │ │ - rsbeq fp, r0, r2, lsl #20 │ │ │ │ - rsbeq fp, r0, r6, lsl #11 │ │ │ │ - subseq lr, lr, lr, lsl #15 │ │ │ │ - rsbeq r2, r0, r6, lsl r9 │ │ │ │ - ldrdeq fp, [r0], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq fp, r0, r0, asr #10 │ │ │ │ - subseq lr, lr, r8, asr #14 │ │ │ │ - rsbeq r2, r0, sl, lsr #18 │ │ │ │ - strhteq fp, [r0], #-148 @ 0xffffff6c │ │ │ │ - rsbeq fp, r0, r0, lsl #10 │ │ │ │ - subseq lr, lr, r8, lsl #14 │ │ │ │ + rsbeq fp, r0, r4, ror #18 │ │ │ │ + rsbeq fp, r0, r6, asr #19 │ │ │ │ + strdeq fp, [r0], #-94 @ 0xffffffa2 @ │ │ │ │ + subseq lr, lr, r6, lsl #16 │ │ │ │ + rsbeq r1, r0, lr, ror sp │ │ │ │ + rsbeq fp, r0, r8, lsr #19 │ │ │ │ + rsbeq fp, r0, r4, asr #11 │ │ │ │ + subseq lr, lr, ip, asr #15 │ │ │ │ + rsbeq fp, r0, ip, lsl #19 │ │ │ │ + rsbeq fp, r0, r6, lsl #20 │ │ │ │ + rsbeq fp, r0, sl, lsl #11 │ │ │ │ + @ instruction: 0x005ee792 │ │ │ │ + rsbeq r2, r0, sl, lsl r9 │ │ │ │ + ldrdeq fp, [r0], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq fp, r0, r4, asr #10 │ │ │ │ + subseq lr, lr, ip, asr #14 │ │ │ │ + rsbeq r2, r0, lr, lsr #18 │ │ │ │ + strhteq fp, [r0], #-152 @ 0xffffff68 │ │ │ │ + rsbeq fp, r0, r4, lsl #10 │ │ │ │ + subseq lr, lr, ip, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed4e9c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrrc2 7, 15, pc, r8, cr15 @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -495955,16 +495955,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9f4f620 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6204478 │ │ │ │ blls 2762b4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq fp, r0, r4, ror r4 │ │ │ │ - subseq lr, lr, ip, ror r6 │ │ │ │ + rsbeq fp, r0, r8, ror r4 │ │ │ │ + subseq lr, lr, r0, lsl #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed4ea14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ cdp2 2, 2, cr15, cr8, cr10, {1} │ │ │ │ blvc 332ea0 >::_M_default_append(unsigned int)@@Base+0xb030c> │ │ │ │ @@ -495998,15 +495998,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf619bd30 │ │ │ │ svclt 0x0000eee6 │ │ │ │ strhteq r7, [sl], #-30 @ 0xffffffe2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r0, sl, r8, fp │ │ │ │ + mlseq r0, lr, r8, fp │ │ │ │ rsbeq r7, sl, r4, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed4eac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ blx fee345f2 │ │ │ │ @@ -496028,16 +496028,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf960f620 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6204478 │ │ │ │ blls 27618c │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq fp, r0, ip, lsl r8 │ │ │ │ - subseq lr, lr, r4, asr r5 │ │ │ │ + rsbeq fp, r0, r0, lsr #16 │ │ │ │ + subseq lr, lr, r8, asr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b2df0 >::_M_default_append(unsigned int)@@Base+0x3025c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ str pc, [ip], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb0a5 │ │ │ │ @@ -496329,22 +496329,22 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ rsbeq r7, sl, r0, asr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ mlseq sl, lr, r0, r7 │ │ │ │ - strhteq fp, [r0], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq fp, r0, r0, ror #10 │ │ │ │ - @ instruction: 0x005ee296 │ │ │ │ - rsbeq fp, r0, r8, lsr #10 │ │ │ │ - subseq lr, lr, r0, ror #4 │ │ │ │ - strdeq fp, [r0], #-58 @ 0xffffffc6 @ │ │ │ │ - subseq lr, lr, r2, lsr r1 │ │ │ │ - rsbeq fp, r0, r2, ror r3 │ │ │ │ + rsbeq fp, r0, r0, asr #11 │ │ │ │ + rsbeq fp, r0, r4, ror #10 │ │ │ │ + @ instruction: 0x005ee29a │ │ │ │ + rsbeq fp, r0, ip, lsr #10 │ │ │ │ + subseq lr, lr, r4, ror #4 │ │ │ │ + strdeq fp, [r0], #-62 @ 0xffffffc2 @ │ │ │ │ + subseq lr, lr, r6, lsr r1 │ │ │ │ + rsbeq fp, r0, r6, ror r3 │ │ │ │ vst4.8 {d25-d28}, [pc], r8 │ │ │ │ ldmmi pc, {r1, r3, r8, ip, sp, lr}^ @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 7, pc, cr2, cr15, {0} @ │ │ │ │ stmdbls r8, {r0, r2, r3, r4, r6, r7, fp, lr} │ │ │ │ @ instruction: 0xf61f4478 │ │ │ │ blls 437c90 │ │ │ │ @@ -496561,61 +496561,61 @@ │ │ │ │ ldrbtmi r1, [r8], #-275 @ 0xfffffeed │ │ │ │ @ instruction: 0xf61f300c │ │ │ │ ldmdami r3!, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ stc2l 6, cr15, [lr, #124]! @ 0x7c │ │ │ │ svclt 0x0000e673 │ │ │ │ ... │ │ │ │ - rsbeq fp, r0, r0, lsr #6 │ │ │ │ - subseq lr, lr, r8, asr r0 │ │ │ │ - ldrdeq fp, [r0], #-40 @ 0xffffffd8 @ │ │ │ │ - subseq lr, lr, r0, lsl r0 │ │ │ │ - strhteq fp, [r0], #-34 @ 0xffffffde │ │ │ │ - subseq sp, lr, sl, ror #31 │ │ │ │ - rsbeq fp, r0, r8, lsl #5 │ │ │ │ - subseq sp, lr, r0, asr #31 │ │ │ │ - mlseq r0, ip, fp, r6 │ │ │ │ - rsbeq fp, r0, ip, lsr r2 │ │ │ │ - subseq sp, lr, r4, ror pc │ │ │ │ - rsbeq fp, r0, r2, lsr #4 │ │ │ │ - subseq sp, lr, r8, asr pc │ │ │ │ - rsbeq fp, r0, r2, lsl #4 │ │ │ │ - subseq sp, lr, r8, lsr pc │ │ │ │ + rsbeq fp, r0, r4, lsr #6 │ │ │ │ + subseq lr, lr, ip, asr r0 │ │ │ │ + ldrdeq fp, [r0], #-44 @ 0xffffffd4 @ │ │ │ │ + subseq lr, lr, r4, lsl r0 │ │ │ │ + strhteq fp, [r0], #-38 @ 0xffffffda │ │ │ │ + subseq sp, lr, lr, ror #31 │ │ │ │ + rsbeq fp, r0, ip, lsl #5 │ │ │ │ + subseq sp, lr, r4, asr #31 │ │ │ │ + rsbeq r6, r0, r0, lsr #23 │ │ │ │ + rsbeq fp, r0, r0, asr #4 │ │ │ │ + subseq sp, lr, r8, ror pc │ │ │ │ + rsbeq fp, r0, r6, lsr #4 │ │ │ │ + subseq sp, lr, ip, asr pc │ │ │ │ + rsbeq fp, r0, r6, lsl #4 │ │ │ │ + subseq sp, lr, ip, lsr pc │ │ │ │ @ instruction: 0xfffff96d │ │ │ │ - rsbeq fp, r0, r6, lsl r2 │ │ │ │ - rsbeq fp, r0, lr, ror #3 │ │ │ │ - mlseq r0, ip, r1, fp │ │ │ │ - subseq r9, lr, r6, lsl #20 │ │ │ │ - rsbeq fp, r0, r6, ror #2 │ │ │ │ - @ instruction: 0x005ede9e │ │ │ │ - rsbeq fp, r0, lr, asr #2 │ │ │ │ - subseq sp, lr, r6, lsl #29 │ │ │ │ - rsbeq fp, r0, r2, lsr r1 │ │ │ │ - subseq sp, lr, r8, ror #28 │ │ │ │ - rsbeq fp, r0, r4, lsl r1 │ │ │ │ - rsbeq fp, r0, lr, asr #2 │ │ │ │ - subseq r9, lr, r4, ror #18 │ │ │ │ - rsbeq fp, r0, sl, ror #1 │ │ │ │ - subseq sp, lr, r2, lsr #28 │ │ │ │ - rsbeq r0, r0, ip, asr #20 │ │ │ │ - strhteq fp, [r0], #-14 │ │ │ │ - ldrsheq sp, [lr], #-214 @ 0xffffff2a │ │ │ │ - mlseq r0, r6, r0, fp │ │ │ │ - subseq sp, lr, lr, asr #27 │ │ │ │ - ldrsheq sl, [lr], #-184 @ 0xffffff48 │ │ │ │ - ldrheq lr, [pc], #-194 @ │ │ │ │ - rsbeq fp, r0, r0, lsr r0 │ │ │ │ - subseq sp, lr, r8, ror #26 │ │ │ │ - rsbeq fp, r0, r6, lsl r0 │ │ │ │ - subseq sp, lr, lr, asr #26 │ │ │ │ - ldrheq sl, [lr], #-180 @ 0xffffff4c │ │ │ │ - rsbeq sl, r0, sl, ror #31 │ │ │ │ - subseq sp, lr, r2, lsr #26 │ │ │ │ - rsbeq sl, r0, r2, asr #31 │ │ │ │ - ldrsheq sp, [lr], #-202 @ 0xffffff36 │ │ │ │ + rsbeq fp, r0, sl, lsl r2 │ │ │ │ + strdeq fp, [r0], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq fp, r0, r0, lsr #3 │ │ │ │ + subseq r9, lr, sl, lsl #20 │ │ │ │ + rsbeq fp, r0, sl, ror #2 │ │ │ │ + subseq sp, lr, r2, lsr #29 │ │ │ │ + rsbeq fp, r0, r2, asr r1 │ │ │ │ + subseq sp, lr, sl, lsl #29 │ │ │ │ + rsbeq fp, r0, r6, lsr r1 │ │ │ │ + subseq sp, lr, ip, ror #28 │ │ │ │ + rsbeq fp, r0, r8, lsl r1 │ │ │ │ + rsbeq fp, r0, r2, asr r1 │ │ │ │ + subseq r9, lr, r8, ror #18 │ │ │ │ + rsbeq fp, r0, lr, ror #1 │ │ │ │ + subseq sp, lr, r6, lsr #28 │ │ │ │ + rsbeq r0, r0, r0, asr sl │ │ │ │ + rsbeq fp, r0, r2, asr #1 │ │ │ │ + ldrsheq sp, [lr], #-218 @ 0xffffff26 │ │ │ │ + mlseq r0, sl, r0, fp │ │ │ │ + ldrsbeq sp, [lr], #-210 @ 0xffffff2e │ │ │ │ + ldrsheq sl, [lr], #-188 @ 0xffffff44 │ │ │ │ + ldrheq lr, [pc], #-198 @ │ │ │ │ + rsbeq fp, r0, r4, lsr r0 │ │ │ │ + subseq sp, lr, ip, ror #26 │ │ │ │ + rsbeq fp, r0, sl, lsl r0 │ │ │ │ + subseq sp, lr, r2, asr sp │ │ │ │ + ldrheq sl, [lr], #-184 @ 0xffffff48 │ │ │ │ + rsbeq sl, r0, lr, ror #31 │ │ │ │ + subseq sp, lr, r6, lsr #26 │ │ │ │ + rsbeq sl, r0, r6, asr #31 │ │ │ │ + ldrsheq sp, [lr], #-206 @ 0xffffff32 │ │ │ │ tstcs r3, r2, lsl #12 │ │ │ │ vmin.u d4, d2, d24 │ │ │ │ strmi pc, [r5], -r3, asr #30 │ │ │ │ andle r2, lr, r1, lsl #16 │ │ │ │ strbteq pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ orrvc pc, fp, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -496893,57 +496893,57 @@ │ │ │ │ vadd.i8 d20, d0, d31 │ │ │ │ ldrbtmi r1, [r8], #-357 @ 0xfffffe9b │ │ │ │ @ instruction: 0xf61f300c │ │ │ │ stmdami sp!, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx 16b5f2e │ │ │ │ bllt ff7f66b0 │ │ │ │ - ldrdeq sl, [r0], #-224 @ 0xffffff20 @ │ │ │ │ - subseq sp, lr, r6, lsl #24 │ │ │ │ - rsbeq sl, r0, r2, lsr #29 │ │ │ │ - ldrsbeq sp, [lr], #-184 @ 0xffffff48 │ │ │ │ - rsbeq pc, r3, lr, lsr #9 │ │ │ │ - rsbeq r0, r0, r8, ror #29 │ │ │ │ - rsbeq r9, r1, r0, lsl #5 │ │ │ │ - rsbeq r1, r0, r8, ror r8 │ │ │ │ - subseq r5, lr, r4, ror #24 │ │ │ │ - ldrsheq sp, [lr], #-204 @ 0xffffff34 │ │ │ │ - strhteq r0, [r0], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq r1, r0, r4, asr #16 │ │ │ │ - rsbeq r1, r0, sl, lsr r8 │ │ │ │ - rsbeq r0, r0, r2, asr r7 │ │ │ │ - rsbeq sl, r0, ip, lsr #27 │ │ │ │ - subseq sp, lr, r4, ror #21 │ │ │ │ - mlseq r0, r2, sp, sl │ │ │ │ - subseq sp, lr, sl, asr #21 │ │ │ │ - rsbeq sl, r0, r8, ror sp │ │ │ │ - ldrheq sp, [lr], #-160 @ 0xffffff60 │ │ │ │ - rsbeq sl, r0, sl, asr #25 │ │ │ │ - subseq sp, lr, r2, lsl #20 │ │ │ │ - mlseq r0, lr, ip, sl │ │ │ │ - ldrsbeq sp, [lr], #-150 @ 0xffffff6a │ │ │ │ - rsbeq sl, r0, r2, ror ip │ │ │ │ - subseq sp, lr, sl, lsr #19 │ │ │ │ - rsbeq sl, r0, r6, asr #24 │ │ │ │ - subseq sp, lr, lr, ror r9 │ │ │ │ - rsbeq sl, r0, ip, lsr #24 │ │ │ │ - subseq sp, lr, r4, ror #18 │ │ │ │ - rsbeq sl, r0, r6, lsl #24 │ │ │ │ - subseq sp, lr, lr, lsr r9 │ │ │ │ - mlseq r0, lr, fp, sl │ │ │ │ - ldrsbeq sp, [lr], #-134 @ 0xffffff7a │ │ │ │ - rsbeq sl, r0, r2, ror fp │ │ │ │ - subseq sp, lr, sl, lsr #17 │ │ │ │ - rsbeq sl, r0, sl, lsr fp │ │ │ │ - subseq sp, lr, r2, ror r8 │ │ │ │ - rsbeq sl, r0, sl, lsl #22 │ │ │ │ - subseq sp, lr, r2, asr #16 │ │ │ │ - mlseq r0, r0, sl, sl │ │ │ │ - rsbeq sl, r0, sl, lsl #21 │ │ │ │ - subseq sp, lr, r2, asr #15 │ │ │ │ + ldrdeq sl, [r0], #-228 @ 0xffffff1c @ │ │ │ │ + subseq sp, lr, sl, lsl #24 │ │ │ │ + rsbeq sl, r0, r6, lsr #29 │ │ │ │ + ldrsbeq sp, [lr], #-188 @ 0xffffff44 │ │ │ │ + strhteq pc, [r3], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r0, r0, ip, ror #29 │ │ │ │ + rsbeq r9, r1, r4, lsl #5 │ │ │ │ + rsbeq r1, r0, ip, ror r8 │ │ │ │ + subseq r5, lr, r8, ror #24 │ │ │ │ + subseq sp, lr, r0, lsl #26 │ │ │ │ + strhteq r0, [r0], #-100 @ 0xffffff9c │ │ │ │ + rsbeq r1, r0, r8, asr #16 │ │ │ │ + rsbeq r1, r0, lr, lsr r8 │ │ │ │ + rsbeq r0, r0, r6, asr r7 │ │ │ │ + strhteq sl, [r0], #-208 @ 0xffffff30 │ │ │ │ + subseq sp, lr, r8, ror #21 │ │ │ │ + mlseq r0, r6, sp, sl │ │ │ │ + subseq sp, lr, lr, asr #21 │ │ │ │ + rsbeq sl, r0, ip, ror sp │ │ │ │ + ldrheq sp, [lr], #-164 @ 0xffffff5c │ │ │ │ + rsbeq sl, r0, lr, asr #25 │ │ │ │ + subseq sp, lr, r6, lsl #20 │ │ │ │ + rsbeq sl, r0, r2, lsr #25 │ │ │ │ + ldrsbeq sp, [lr], #-154 @ 0xffffff66 │ │ │ │ + rsbeq sl, r0, r6, ror ip │ │ │ │ + subseq sp, lr, lr, lsr #19 │ │ │ │ + rsbeq sl, r0, sl, asr #24 │ │ │ │ + subseq sp, lr, r2, lsl #19 │ │ │ │ + rsbeq sl, r0, r0, lsr ip │ │ │ │ + subseq sp, lr, r8, ror #18 │ │ │ │ + rsbeq sl, r0, sl, lsl #24 │ │ │ │ + subseq sp, lr, r2, asr #18 │ │ │ │ + rsbeq sl, r0, r2, lsr #23 │ │ │ │ + ldrsbeq sp, [lr], #-138 @ 0xffffff76 │ │ │ │ + rsbeq sl, r0, r6, ror fp │ │ │ │ + subseq sp, lr, lr, lsr #17 │ │ │ │ + rsbeq sl, r0, lr, lsr fp │ │ │ │ + subseq sp, lr, r6, ror r8 │ │ │ │ + rsbeq sl, r0, lr, lsl #22 │ │ │ │ + subseq sp, lr, r6, asr #16 │ │ │ │ + mlseq r0, r4, sl, sl │ │ │ │ + rsbeq sl, r0, lr, lsl #21 │ │ │ │ + subseq sp, lr, r6, asr #15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4f968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, ip, asr #8 │ │ │ │ strbcc pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -497216,76 +497216,76 @@ │ │ │ │ svccc 0x00d33333 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ mlseq sl, r6, r2, r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r0, ip, ror r9 │ │ │ │ + rsbeq sl, r0, r0, lsl #19 │ │ │ │ @ instruction: 0xfffff183 │ │ │ │ - rsbeq sl, r0, r6, asr #19 │ │ │ │ - rsbeq r6, r0, ip, lsl #5 │ │ │ │ + rsbeq sl, r0, sl, asr #19 │ │ │ │ + mlseq r0, r0, r2, r6 │ │ │ │ andeq r0, r0, r7, asr #9 │ │ │ │ - rsbeq sl, r0, r4, lsr #18 │ │ │ │ - subseq sp, lr, ip, asr r6 │ │ │ │ + rsbeq sl, r0, r8, lsr #18 │ │ │ │ + subseq sp, lr, r0, ror #12 │ │ │ │ strdeq r6, [sl], #-22 @ 0xffffffea @ │ │ │ │ - strdeq sl, [r0], #-128 @ 0xffffff80 @ │ │ │ │ - subseq sp, lr, r8, lsr #12 │ │ │ │ + strdeq sl, [r0], #-132 @ 0xffffff7c @ │ │ │ │ + subseq sp, lr, ip, lsr #12 │ │ │ │ @ instruction: 0xffffefe7 │ │ │ │ @ instruction: 0xffffefa5 │ │ │ │ - strhteq sl, [r0], #-130 @ 0xffffff7e │ │ │ │ - subseq sp, lr, sl, ror #11 │ │ │ │ - mlseq r0, r8, r8, sl │ │ │ │ - ldrsbeq sp, [lr], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq sl, r0, r0, lsr r9 │ │ │ │ - rsbeq r0, r0, r0, ror r3 │ │ │ │ - rsbeq sl, r0, lr, lsl r9 │ │ │ │ - strdeq r0, [r0], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq sl, r0, sl, lsr #16 │ │ │ │ - subseq sp, lr, r2, ror #10 │ │ │ │ - rsbeq sl, r0, r0, lsl r8 │ │ │ │ - subseq sp, lr, r8, asr #10 │ │ │ │ - ldrdeq sl, [r0], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r0, r0, lr, lsr r3 │ │ │ │ - rsbeq sl, r0, ip, asr #15 │ │ │ │ - subseq sp, lr, r4, lsl #10 │ │ │ │ - rsbeq r0, r0, lr, asr r3 │ │ │ │ - strhteq sl, [r0], #-132 @ 0xffffff7c │ │ │ │ - rsbeq sl, r0, r8, lsl #15 │ │ │ │ - subseq sp, lr, r0, asr #9 │ │ │ │ - rsbeq sl, r0, sl, ror #14 │ │ │ │ - subseq sp, lr, r0, lsr #9 │ │ │ │ - rsbeq r1, r0, r2, asr #5 │ │ │ │ - rsbeq sl, r0, ip, ror #16 │ │ │ │ - rsbeq sl, r0, r4, lsr #14 │ │ │ │ - subseq sp, lr, ip, asr r4 │ │ │ │ - rsbeq sl, r0, r2, asr r8 │ │ │ │ - rsbeq sl, r0, r0, lsl #17 │ │ │ │ - ldrdeq sl, [r0], #-108 @ 0xffffff94 @ │ │ │ │ - subseq sp, lr, r4, lsl r4 │ │ │ │ - strhteq r1, [r0], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq sl, r0, ip, asr r8 │ │ │ │ - mlseq r0, r8, r6, sl │ │ │ │ - ldrsbeq sp, [lr], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq r0, r0, lr, ror #19 │ │ │ │ - rsbeq sl, r0, r4, lsr r8 │ │ │ │ - rsbeq sl, r0, r4, asr r6 │ │ │ │ - subseq sp, lr, ip, lsl #7 │ │ │ │ - ldrdeq r1, [r0], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq sl, r0, lr, lsl #16 │ │ │ │ - rsbeq sl, r0, r6, lsl r6 │ │ │ │ - subseq sp, lr, lr, asr #6 │ │ │ │ - strdeq r1, [r0], #-54 @ 0xffffffca @ │ │ │ │ - strdeq sl, [r0], #-112 @ 0xffffff90 @ │ │ │ │ - ldrdeq sl, [r0], #-92 @ 0xffffffa4 @ │ │ │ │ - subseq sp, lr, r4, lsl r3 │ │ │ │ - strdeq r1, [r0], #-78 @ 0xffffffb2 @ │ │ │ │ + strhteq sl, [r0], #-134 @ 0xffffff7a │ │ │ │ + subseq sp, lr, lr, ror #11 │ │ │ │ + mlseq r0, ip, r8, sl │ │ │ │ + ldrsbeq sp, [lr], #-84 @ 0xffffffac │ │ │ │ + rsbeq sl, r0, r4, lsr r9 │ │ │ │ + rsbeq r0, r0, r4, ror r3 │ │ │ │ + rsbeq sl, r0, r2, lsr #18 │ │ │ │ + strdeq r0, [r0], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq sl, r0, lr, lsr #16 │ │ │ │ + subseq sp, lr, r6, ror #10 │ │ │ │ + rsbeq sl, r0, r4, lsl r8 │ │ │ │ + subseq sp, lr, ip, asr #10 │ │ │ │ + rsbeq sl, r0, r0, ror #17 │ │ │ │ + rsbeq r0, r0, r2, asr #6 │ │ │ │ ldrdeq sl, [r0], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq sl, r0, r0, lsr #11 │ │ │ │ - ldrsbeq sp, [lr], #-40 @ 0xffffffd8 │ │ │ │ + subseq sp, lr, r8, lsl #10 │ │ │ │ + rsbeq r0, r0, r2, ror #6 │ │ │ │ + strhteq sl, [r0], #-136 @ 0xffffff78 │ │ │ │ + rsbeq sl, r0, ip, lsl #15 │ │ │ │ + subseq sp, lr, r4, asr #9 │ │ │ │ + rsbeq sl, r0, lr, ror #14 │ │ │ │ + subseq sp, lr, r4, lsr #9 │ │ │ │ + rsbeq r1, r0, r6, asr #5 │ │ │ │ + rsbeq sl, r0, r0, ror r8 │ │ │ │ + rsbeq sl, r0, r8, lsr #14 │ │ │ │ + subseq sp, lr, r0, ror #8 │ │ │ │ + rsbeq sl, r0, r6, asr r8 │ │ │ │ + rsbeq sl, r0, r4, lsl #17 │ │ │ │ + rsbeq sl, r0, r0, ror #13 │ │ │ │ + subseq sp, lr, r8, lsl r4 │ │ │ │ + rsbeq r1, r0, r2, asr #5 │ │ │ │ + rsbeq sl, r0, r0, ror #16 │ │ │ │ + mlseq r0, ip, r6, sl │ │ │ │ + ldrsbeq sp, [lr], #-52 @ 0xffffffcc │ │ │ │ + strdeq r0, [r0], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq sl, r0, r8, lsr r8 │ │ │ │ + rsbeq sl, r0, r8, asr r6 │ │ │ │ + @ instruction: 0x005ed390 │ │ │ │ + ldrdeq r1, [r0], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq sl, r0, r2, lsl r8 │ │ │ │ + rsbeq sl, r0, sl, lsl r6 │ │ │ │ + subseq sp, lr, r2, asr r3 │ │ │ │ + strdeq r1, [r0], #-58 @ 0xffffffc6 @ │ │ │ │ + strdeq sl, [r0], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq sl, r0, r0, ror #11 │ │ │ │ + subseq sp, lr, r8, lsl r3 │ │ │ │ + rsbeq r1, r0, r2, lsl #10 │ │ │ │ + ldrdeq sl, [r0], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq sl, r0, r4, lsr #11 │ │ │ │ + ldrsbeq sp, [lr], #-44 @ 0xffffffd4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed4fec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -497295,16 +497295,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff74f61e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf61f4478 │ │ │ │ blls 276db4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq sl, r0, r4, asr #8 │ │ │ │ - subseq sp, lr, ip, ror r1 │ │ │ │ + rsbeq sl, r0, r8, asr #8 │ │ │ │ + subseq sp, lr, r0, lsl #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed4ff14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ blx febb55ca │ │ │ │ @@ -497317,16 +497317,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf61e300c │ │ │ │ stmdami r5, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf802f61f │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq sl, r0, sl, lsl r6 │ │ │ │ - subseq sp, lr, r2, lsr #2 │ │ │ │ + rsbeq sl, r0, lr, lsl r6 │ │ │ │ + subseq sp, lr, r6, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4ff68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrhadd.s32 d9, d9, d1 │ │ │ │ bls 277b68 │ │ │ │ @@ -497343,16 +497343,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff14f61e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf61e4478 │ │ │ │ blls 278cf4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strhteq sl, [r0], #-84 @ 0xffffffac │ │ │ │ - ldrheq sp, [lr], #-12 │ │ │ │ + strhteq sl, [r0], #-88 @ 0xffffffa8 │ │ │ │ + subseq sp, lr, r0, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4ffd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 77cd58 │ │ │ │ blmi 7a4ff0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -497373,15 +497373,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ stc 6, cr15, [r0], #-96 @ 0xffffffa0 │ │ │ │ rsbeq r5, sl, r2, lsr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r0, ip, ror r5 │ │ │ │ + rsbeq sl, r0, r0, lsl #11 │ │ │ │ strdeq r5, [sl], #-186 @ 0xffffff46 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4b4300 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ pkhtbgt pc, ip, pc, asr #17 @ │ │ │ │ @@ -497802,16 +497802,16 @@ │ │ │ │ @ instruction: 0xf040900f │ │ │ │ @ instruction: 0x46aa8335 │ │ │ │ @ instruction: 0xe6df9012 │ │ │ │ ... │ │ │ │ strhteq r5, [sl], #-176 @ 0xffffff50 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ mlseq sl, r2, fp, r5 │ │ │ │ - ldrdeq sl, [r0], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq sl, r0, r8, ror #4 │ │ │ │ + ldrdeq sl, [r0], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq sl, r0, ip, ror #4 │ │ │ │ ldrdgt pc, [r8], #-141 @ 0xffffff73 │ │ │ │ @ instruction: 0x9c199b0f │ │ │ │ svceq 0x0000f1bc │ │ │ │ cmnphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0003301 │ │ │ │ @ instruction: 0xf8df80bb │ │ │ │ strtmi r3, [r5], -ip, asr #13 │ │ │ │ @@ -498244,65 +498244,65 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf808f61e │ │ │ │ stmdbls r4, {r0, r1, r2, r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf61e4478 │ │ │ │ blls 337edc >::_M_default_append(unsigned int)@@Base+0xb5348> │ │ │ │ ldmdblt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ... │ │ │ │ - rsbeq r9, r0, r2, lsl #29 │ │ │ │ - rsbeq r2, r0, sl, lsr #20 │ │ │ │ - rsbeq r9, r0, r0, ror #26 │ │ │ │ - subseq ip, lr, r6, ror #16 │ │ │ │ - rsbeq r9, r0, r2, lsr #26 │ │ │ │ - subseq ip, lr, r8, lsr #16 │ │ │ │ - rsbeq r9, r0, ip, lsl #26 │ │ │ │ - strhteq r2, [r0], #-132 @ 0xffffff7c │ │ │ │ - rsbeq r9, r0, r6, ror #23 │ │ │ │ - rsbeq r9, r0, sl, lsr fp │ │ │ │ - subseq ip, lr, r2, asr #12 │ │ │ │ - ldrdeq r9, [r0], #-170 @ 0xffffff56 @ │ │ │ │ - subseq ip, lr, r2, ror #11 │ │ │ │ - rsbeq r9, r0, lr, lsr #21 │ │ │ │ - ldrheq ip, [lr], #-86 @ 0xffffffaa │ │ │ │ - rsbeq r9, r0, lr, lsl #21 │ │ │ │ - @ instruction: 0x005ec596 │ │ │ │ - rsbeq r9, r0, ip, lsr #20 │ │ │ │ - subseq ip, lr, r4, lsr r5 │ │ │ │ - rsbeq r9, r0, ip, lsl #20 │ │ │ │ - subseq ip, lr, r4, lsl r5 │ │ │ │ - rsbeq r9, r0, r6, ror #19 │ │ │ │ - subseq ip, lr, lr, ror #9 │ │ │ │ - rsbeq r9, r0, r6, asr #19 │ │ │ │ - subseq ip, lr, lr, asr #9 │ │ │ │ - rsbeq r9, r0, r8, lsr #19 │ │ │ │ - subseq ip, lr, lr, lsr #9 │ │ │ │ - rsbeq r9, r0, sl, ror #18 │ │ │ │ - subseq ip, lr, r2, ror r4 │ │ │ │ - rsbeq r9, r0, sl, asr #18 │ │ │ │ - subseq ip, lr, r2, asr r4 │ │ │ │ - rsbeq r9, r0, sl, lsr #18 │ │ │ │ - subseq ip, lr, r2, lsr r4 │ │ │ │ - strdeq r9, [r0], #-128 @ 0xffffff80 @ │ │ │ │ - ldrsheq ip, [lr], #-56 @ 0xffffffc8 │ │ │ │ - strhteq r9, [r0], #-134 @ 0xffffff7a │ │ │ │ - ldrheq ip, [lr], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq r9, r0, r4, lsl #17 │ │ │ │ - subseq ip, lr, ip, lsl #7 │ │ │ │ - rsbeq r9, r0, r6, ror #16 │ │ │ │ - subseq ip, lr, ip, ror #6 │ │ │ │ - rsbeq r9, r0, sl, asr #16 │ │ │ │ - subseq ip, lr, r0, asr r3 │ │ │ │ - rsbeq r9, r0, lr, lsr #16 │ │ │ │ - subseq ip, lr, r4, lsr r3 │ │ │ │ - rsbeq r9, r0, r0, lsl r8 │ │ │ │ - subseq ip, lr, r8, lsl r3 │ │ │ │ - strhteq r9, [r0], #-124 @ 0xffffff84 │ │ │ │ - subseq ip, lr, r4, asr #5 │ │ │ │ - mlseq r0, ip, r7, r9 │ │ │ │ - subseq ip, lr, r4, lsr #5 │ │ │ │ + rsbeq r9, r0, r6, lsl #29 │ │ │ │ + rsbeq r2, r0, lr, lsr #20 │ │ │ │ + rsbeq r9, r0, r4, ror #26 │ │ │ │ + subseq ip, lr, sl, ror #16 │ │ │ │ + rsbeq r9, r0, r6, lsr #26 │ │ │ │ + subseq ip, lr, ip, lsr #16 │ │ │ │ + rsbeq r9, r0, r0, lsl sp │ │ │ │ + strhteq r2, [r0], #-136 @ 0xffffff78 │ │ │ │ + rsbeq r9, r0, sl, ror #23 │ │ │ │ + rsbeq r9, r0, lr, lsr fp │ │ │ │ + subseq ip, lr, r6, asr #12 │ │ │ │ + ldrdeq r9, [r0], #-174 @ 0xffffff52 @ │ │ │ │ + subseq ip, lr, r6, ror #11 │ │ │ │ + strhteq r9, [r0], #-162 @ 0xffffff5e │ │ │ │ + ldrheq ip, [lr], #-90 @ 0xffffffa6 │ │ │ │ + mlseq r0, r2, sl, r9 │ │ │ │ + @ instruction: 0x005ec59a │ │ │ │ + rsbeq r9, r0, r0, lsr sl │ │ │ │ + subseq ip, lr, r8, lsr r5 │ │ │ │ + rsbeq r9, r0, r0, lsl sl │ │ │ │ + subseq ip, lr, r8, lsl r5 │ │ │ │ + rsbeq r9, r0, sl, ror #19 │ │ │ │ + ldrsheq ip, [lr], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r9, r0, sl, asr #19 │ │ │ │ + ldrsbeq ip, [lr], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r9, r0, ip, lsr #19 │ │ │ │ + ldrheq ip, [lr], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r9, r0, lr, ror #18 │ │ │ │ + subseq ip, lr, r6, ror r4 │ │ │ │ + rsbeq r9, r0, lr, asr #18 │ │ │ │ + subseq ip, lr, r6, asr r4 │ │ │ │ + rsbeq r9, r0, lr, lsr #18 │ │ │ │ + subseq ip, lr, r6, lsr r4 │ │ │ │ + strdeq r9, [r0], #-132 @ 0xffffff7c @ │ │ │ │ + ldrsheq ip, [lr], #-60 @ 0xffffffc4 │ │ │ │ + strhteq r9, [r0], #-138 @ 0xffffff76 │ │ │ │ + subseq ip, lr, r2, asr #7 │ │ │ │ + rsbeq r9, r0, r8, lsl #17 │ │ │ │ + @ instruction: 0x005ec390 │ │ │ │ + rsbeq r9, r0, sl, ror #16 │ │ │ │ + subseq ip, lr, r0, ror r3 │ │ │ │ + rsbeq r9, r0, lr, asr #16 │ │ │ │ + subseq ip, lr, r4, asr r3 │ │ │ │ + rsbeq r9, r0, r2, lsr r8 │ │ │ │ + subseq ip, lr, r8, lsr r3 │ │ │ │ + rsbeq r9, r0, r4, lsl r8 │ │ │ │ + subseq ip, lr, ip, lsl r3 │ │ │ │ + rsbeq r9, r0, r0, asr #15 │ │ │ │ + subseq ip, lr, r8, asr #5 │ │ │ │ + rsbeq r9, r0, r0, lsr #15 │ │ │ │ + subseq ip, lr, r8, lsr #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed50eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ffebdb98 │ │ │ │ blmi ffee5ef0 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -498543,67 +498543,67 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ rsbeq r4, sl, r2, asr sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r0, r6, lsr #13 │ │ │ │ + rsbeq r9, r0, sl, lsr #13 │ │ │ │ @ instruction: 0xfffff151 │ │ │ │ - rsbeq r9, r0, r0, ror #13 │ │ │ │ - rsbeq r9, r0, sl, lsr r7 │ │ │ │ + rsbeq r9, r0, r4, ror #13 │ │ │ │ + rsbeq r9, r0, lr, lsr r7 │ │ │ │ andeq r0, r0, fp, lsr #8 │ │ │ │ - rsbeq r9, r0, r4, lsl r6 │ │ │ │ - subseq ip, lr, ip, lsl r1 │ │ │ │ + rsbeq r9, r0, r8, lsl r6 │ │ │ │ + subseq ip, lr, r0, lsr #2 │ │ │ │ strhteq r4, [sl], #-198 @ 0xffffff3a │ │ │ │ - rsbeq r9, r0, r0, ror #11 │ │ │ │ - subseq ip, lr, r8, ror #1 │ │ │ │ + rsbeq r9, r0, r4, ror #11 │ │ │ │ + subseq ip, lr, ip, ror #1 │ │ │ │ @ instruction: 0xfffff033 │ │ │ │ @ instruction: 0xffffefb9 │ │ │ │ - rsbeq r9, r0, r2, lsr #11 │ │ │ │ - subseq ip, lr, sl, lsr #1 │ │ │ │ - rsbeq r9, r0, r8, lsl #11 │ │ │ │ - @ instruction: 0x005ec090 │ │ │ │ + rsbeq r9, r0, r6, lsr #11 │ │ │ │ + subseq ip, lr, lr, lsr #1 │ │ │ │ + rsbeq r9, r0, ip, lsl #11 │ │ │ │ + @ instruction: 0x005ec094 │ │ │ │ @ instruction: 0xffffef1f │ │ │ │ - rsbeq r3, r0, ip, lsl #14 │ │ │ │ - rsbeq r9, r0, r6, asr r6 │ │ │ │ - rsbeq r9, r0, r2, lsr r5 │ │ │ │ - subseq ip, lr, sl, lsr r0 │ │ │ │ - rsbeq r9, r0, r8, lsl r5 │ │ │ │ - subseq ip, lr, r0, lsr #32 │ │ │ │ - strdeq r3, [r0], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r9, r0, lr, lsl r6 │ │ │ │ - ldrdeq r9, [r0], #-68 @ 0xffffffbc @ │ │ │ │ - ldrsbeq fp, [lr], #-252 @ 0xffffff04 │ │ │ │ - subseq lr, pc, r2, lsr r7 @ │ │ │ │ - rsbeq r9, r0, ip, lsl #12 │ │ │ │ - mlseq r0, r0, r4, r9 │ │ │ │ - @ instruction: 0x005ebf98 │ │ │ │ - rsbeq r9, r0, r2, ror r4 │ │ │ │ - subseq fp, lr, r8, ror pc │ │ │ │ - ldrdeq r9, [r0], #-80 @ 0xffffffb0 @ │ │ │ │ - subseq lr, pc, r2, lsr r7 @ │ │ │ │ - rsbeq r9, r0, sl, lsr #8 │ │ │ │ - subseq fp, lr, r2, lsr pc │ │ │ │ - rsbeq r9, r0, sl, lsr #11 │ │ │ │ - rsbeq r2, r0, r4, lsr r2 │ │ │ │ - rsbeq r9, r0, r0, ror #7 │ │ │ │ - subseq fp, lr, r8, ror #29 │ │ │ │ - rsbeq r6, r0, r6, lsr #28 │ │ │ │ - rsbeq r9, r0, r8, lsl #11 │ │ │ │ - mlseq r0, ip, r3, r9 │ │ │ │ - subseq fp, lr, r4, lsr #29 │ │ │ │ - rsbeq r6, r0, lr, asr #28 │ │ │ │ - rsbeq r9, r0, r8, ror #10 │ │ │ │ - rsbeq r9, r0, r8, asr r3 │ │ │ │ - subseq fp, lr, r0, ror #28 │ │ │ │ - rsbeq r9, r0, r0, asr r5 │ │ │ │ - rsbeq r9, r0, r2, lsl #11 │ │ │ │ - rsbeq r9, r0, lr, lsl #6 │ │ │ │ - subseq fp, lr, r6, lsl lr │ │ │ │ + rsbeq r3, r0, r0, lsl r7 │ │ │ │ + rsbeq r9, r0, sl, asr r6 │ │ │ │ + rsbeq r9, r0, r6, lsr r5 │ │ │ │ + subseq ip, lr, lr, lsr r0 │ │ │ │ + rsbeq r9, r0, ip, lsl r5 │ │ │ │ + subseq ip, lr, r4, lsr #32 │ │ │ │ + rsbeq r3, r0, r0, lsl #14 │ │ │ │ + rsbeq r9, r0, r2, lsr #12 │ │ │ │ + ldrdeq r9, [r0], #-72 @ 0xffffffb8 @ │ │ │ │ + subseq fp, lr, r0, ror #31 │ │ │ │ + subseq lr, pc, r6, lsr r7 @ │ │ │ │ + rsbeq r9, r0, r0, lsl r6 │ │ │ │ + mlseq r0, r4, r4, r9 │ │ │ │ + @ instruction: 0x005ebf9c │ │ │ │ + rsbeq r9, r0, r6, ror r4 │ │ │ │ + subseq fp, lr, ip, ror pc │ │ │ │ + ldrdeq r9, [r0], #-84 @ 0xffffffac @ │ │ │ │ + subseq lr, pc, r6, lsr r7 @ │ │ │ │ + rsbeq r9, r0, lr, lsr #8 │ │ │ │ + subseq fp, lr, r6, lsr pc │ │ │ │ + rsbeq r9, r0, lr, lsr #11 │ │ │ │ + rsbeq r2, r0, r8, lsr r2 │ │ │ │ + rsbeq r9, r0, r4, ror #7 │ │ │ │ + subseq fp, lr, ip, ror #29 │ │ │ │ + rsbeq r6, r0, sl, lsr #28 │ │ │ │ + rsbeq r9, r0, ip, lsl #11 │ │ │ │ + rsbeq r9, r0, r0, lsr #7 │ │ │ │ + subseq fp, lr, r8, lsr #29 │ │ │ │ + rsbeq r6, r0, r2, asr lr │ │ │ │ + rsbeq r9, r0, ip, ror #10 │ │ │ │ + rsbeq r9, r0, ip, asr r3 │ │ │ │ + subseq fp, lr, r4, ror #28 │ │ │ │ + rsbeq r9, r0, r4, asr r5 │ │ │ │ + rsbeq r9, r0, r6, lsl #11 │ │ │ │ + rsbeq r9, r0, r2, lsl r3 │ │ │ │ + subseq fp, lr, sl, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed51368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -498612,16 +498612,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf61d300c │ │ │ │ stmdami r5, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 6, cr15, [lr, #116] @ 0x74 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrdeq r9, [r0], #-18 @ 0xffffffee @ │ │ │ │ - ldrsbeq fp, [lr], #-202 @ 0xffffff36 │ │ │ │ + ldrdeq r9, [r0], #-22 @ 0xffffffea @ │ │ │ │ + ldrsbeq fp, [lr], #-206 @ 0xffffff32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed513b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vrhadd.s32 d2, d8, d2 │ │ │ │ andcs pc, r1, r5, ror r9 @ │ │ │ │ @@ -498657,16 +498657,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [sl], {29} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf61d4478 │ │ │ │ blls 279860 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlseq r0, r4, r3, r9 │ │ │ │ - subseq fp, lr, r8, lsr #24 │ │ │ │ + mlseq r0, r8, r3, r9 │ │ │ │ + subseq fp, lr, ip, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed51464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s32 d9, d8, d1 │ │ │ │ bls 27866c │ │ │ │ @@ -498685,16 +498685,16 @@ │ │ │ │ stmdami r7, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 6, cr15, [r0, #-116] @ 0xffffff8c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq r9, r0, sl, lsr #6 │ │ │ │ - ldrheq fp, [lr], #-190 @ 0xffffff42 │ │ │ │ + rsbeq r9, r0, lr, lsr #6 │ │ │ │ + subseq fp, lr, r2, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed514d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7be25c │ │ │ │ blmi 7e64f4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -498716,15 +498716,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf617bd30 │ │ │ │ svclt 0x0000e99e │ │ │ │ rsbeq r4, sl, lr, lsr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r0, r2, ror #5 │ │ │ │ + rsbeq r9, r0, r6, ror #5 │ │ │ │ strdeq r4, [sl], #-100 @ 0xffffff9c @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4b5808 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addlt r6, r7, r4, asr #16 │ │ │ │ @@ -499461,32 +499461,32 @@ │ │ │ │ ldmdami r7, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf61c4478 │ │ │ │ @ instruction: 0xe7dfff3f │ │ │ │ strdeq r4, [sl], #-64 @ 0xffffffc0 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r4, sl, sl, asr #9 │ │ │ │ - rsbeq r8, r0, lr, ror #30 │ │ │ │ - subseq fp, lr, r0, lsl #16 │ │ │ │ - rsbeq r8, r0, ip, asr #30 │ │ │ │ - ldrsbeq fp, [lr], #-126 @ 0xffffff82 │ │ │ │ - rsbeq r8, r0, ip, lsr pc │ │ │ │ - rsbeq r8, r0, ip, lsr #27 │ │ │ │ - subseq fp, lr, lr, lsr r6 │ │ │ │ - rsbeq r8, r0, r8, ror sl │ │ │ │ - strhteq r8, [r0], #-114 @ 0xffffff8e │ │ │ │ - subseq fp, lr, r6, asr #32 │ │ │ │ - rsbeq r8, r0, r6, ror #14 │ │ │ │ - ldrsheq sl, [lr], #-250 @ 0xffffff06 │ │ │ │ - rsbeq r8, r0, r8, asr #14 │ │ │ │ - ldrsbeq sl, [lr], #-250 @ 0xffffff06 │ │ │ │ - rsbeq r8, r0, r6, lsr #14 │ │ │ │ - ldrheq sl, [lr], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r8, r0, sl, lsl #14 │ │ │ │ - @ instruction: 0x005eaf9c │ │ │ │ + rsbeq r8, r0, r2, ror pc │ │ │ │ + subseq fp, lr, r4, lsl #16 │ │ │ │ + rsbeq r8, r0, r0, asr pc │ │ │ │ + subseq fp, lr, r2, ror #15 │ │ │ │ + rsbeq r8, r0, r0, asr #30 │ │ │ │ + strhteq r8, [r0], #-208 @ 0xffffff30 │ │ │ │ + subseq fp, lr, r2, asr #12 │ │ │ │ + rsbeq r8, r0, ip, ror sl │ │ │ │ + strhteq r8, [r0], #-118 @ 0xffffff8a │ │ │ │ + subseq fp, lr, sl, asr #32 │ │ │ │ + rsbeq r8, r0, sl, ror #14 │ │ │ │ + ldrsheq sl, [lr], #-254 @ 0xffffff02 │ │ │ │ + rsbeq r8, r0, ip, asr #14 │ │ │ │ + ldrsbeq sl, [lr], #-254 @ 0xffffff02 │ │ │ │ + rsbeq r8, r0, sl, lsr #14 │ │ │ │ + ldrheq sl, [lr], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r8, r0, lr, lsl #14 │ │ │ │ + subseq sl, lr, r0, lsr #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed52134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe77ee1c │ │ │ │ blmi fe7a7174 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -499635,49 +499635,49 @@ │ │ │ │ stmdami r8!, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 6, cr15, [r4, #112]! @ 0x70 │ │ │ │ @ instruction: 0xf616e724 │ │ │ │ svclt 0x0000ea70 │ │ │ │ rsbeq r3, sl, lr, asr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r0, lr, lsl #13 │ │ │ │ + mlseq r0, r2, r6, r8 │ │ │ │ @ instruction: 0xfffff58d │ │ │ │ - rsbeq r7, r0, r8, lsl #22 │ │ │ │ - rsbeq r8, r0, r8, ror #12 │ │ │ │ + rsbeq r7, r0, ip, lsl #22 │ │ │ │ + rsbeq r8, r0, ip, ror #12 │ │ │ │ andeq r0, r0, r1, ror r2 │ │ │ │ - rsbeq r8, r0, r6, lsl #12 │ │ │ │ - @ instruction: 0x005eae9a │ │ │ │ + rsbeq r8, r0, sl, lsl #12 │ │ │ │ + @ instruction: 0x005eae9e │ │ │ │ rsbeq r3, sl, r4, lsr sl │ │ │ │ - ldrdeq r8, [r0], #-82 @ 0xffffffae @ │ │ │ │ - subseq sl, lr, r6, ror #28 │ │ │ │ + ldrdeq r8, [r0], #-86 @ 0xffffffaa @ │ │ │ │ + subseq sl, lr, sl, ror #28 │ │ │ │ @ instruction: 0xfffff2b5 │ │ │ │ @ instruction: 0xfffff233 │ │ │ │ - mlseq r0, r4, r5, r8 │ │ │ │ - subseq sl, lr, r8, lsr #28 │ │ │ │ - rsbeq r8, r0, sl, ror r5 │ │ │ │ - subseq sl, lr, lr, lsl #28 │ │ │ │ + mlseq r0, r8, r5, r8 │ │ │ │ + subseq sl, lr, ip, lsr #28 │ │ │ │ + rsbeq r8, r0, lr, ror r5 │ │ │ │ + subseq sl, lr, r2, lsl lr │ │ │ │ @ instruction: 0xfffff195 │ │ │ │ @ instruction: 0xfffff147 │ │ │ │ - rsbeq r8, r0, ip, lsr r5 │ │ │ │ - ldrsbeq sl, [lr], #-208 @ 0xffffff30 │ │ │ │ - rsbeq r8, r0, r2, lsr #10 │ │ │ │ - ldrheq sl, [lr], #-214 @ 0xffffff2a │ │ │ │ - @ instruction: 0xfffff0e5 │ │ │ │ - strdeq r8, [r0], #-70 @ 0xffffffba @ │ │ │ │ - subseq sl, lr, sl, lsl #27 │ │ │ │ rsbeq r8, r0, r0, asr #10 │ │ │ │ - rsbeq r8, r0, r4, asr #11 │ │ │ │ - rsbeq r8, r0, lr, lsr #9 │ │ │ │ - subseq sl, lr, r2, asr #26 │ │ │ │ - mlseq r0, r0, r4, r8 │ │ │ │ - subseq sl, lr, r2, lsr #26 │ │ │ │ - rsbeq r7, r0, r8, asr #18 │ │ │ │ - rsbeq r8, r0, r6, lsl #11 │ │ │ │ - rsbeq r8, r0, r2, asr r4 │ │ │ │ - subseq sl, lr, r6, ror #25 │ │ │ │ + ldrsbeq sl, [lr], #-212 @ 0xffffff2c │ │ │ │ + rsbeq r8, r0, r6, lsr #10 │ │ │ │ + ldrheq sl, [lr], #-218 @ 0xffffff26 │ │ │ │ + @ instruction: 0xfffff0e5 │ │ │ │ + strdeq r8, [r0], #-74 @ 0xffffffb6 @ │ │ │ │ + subseq sl, lr, lr, lsl #27 │ │ │ │ + rsbeq r8, r0, r4, asr #10 │ │ │ │ + rsbeq r8, r0, r8, asr #11 │ │ │ │ + strhteq r8, [r0], #-66 @ 0xffffffbe │ │ │ │ + subseq sl, lr, r6, asr #26 │ │ │ │ + mlseq r0, r4, r4, r8 │ │ │ │ + subseq sl, lr, r6, lsr #26 │ │ │ │ + rsbeq r7, r0, ip, asr #18 │ │ │ │ + rsbeq r8, r0, sl, lsl #11 │ │ │ │ + rsbeq r8, r0, r6, asr r4 │ │ │ │ + subseq sl, lr, sl, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed52430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 3, pc, cr8, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -499687,16 +499687,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [lr], #112 @ 0x70 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf61c4478 │ │ │ │ blls 27a848 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r8, r0, ip, ror r3 │ │ │ │ - subseq sl, lr, r0, lsl ip │ │ │ │ + rsbeq r8, r0, r0, lsl #7 │ │ │ │ + subseq sl, lr, r4, lsl ip │ │ │ │ umaalle r4, sp, r1, r2 │ │ │ │ ldrlt r7, [r0, #-3331] @ 0xfffff2fd │ │ │ │ ldrle r0, [r5, #-1948] @ 0xfffff864 │ │ │ │ ldrd pc, [r8], -r0 │ │ │ │ eorgt pc, r1, lr, asr r8 @ │ │ │ │ eor pc, r2, lr, asr r8 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -500022,42 +500022,42 @@ │ │ │ │ @ instruction: 0xfffffd63 │ │ │ │ @ instruction: 0xfffffd63 │ │ │ │ @ instruction: 0xfffffd63 │ │ │ │ andeq r0, r0, r9, ror #3 │ │ │ │ ... │ │ │ │ strhteq r3, [sl], #-96 @ 0xffffffa0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r0, ip, r3, r8 │ │ │ │ + rsbeq r8, r0, r0, lsr #7 │ │ │ │ rsbeq r4, sl, ip, lsl #26 │ │ │ │ rsbeq r0, r5, r6, ror #25 │ │ │ │ - rsbeq r8, r0, r2, ror #6 │ │ │ │ - strdeq r3, [r1], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r8, r0, r4, asr r3 │ │ │ │ - rsbeq r8, r0, sl, asr r3 │ │ │ │ - rsbeq r8, r0, lr, ror #5 │ │ │ │ - rsbeq r8, r0, r0, ror #5 │ │ │ │ - ldrdeq r8, [r0], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r8, r0, r6, ror #6 │ │ │ │ + strdeq r3, [r1], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r8, r0, r8, asr r3 │ │ │ │ + rsbeq r8, r0, lr, asr r3 │ │ │ │ + strdeq r8, [r0], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r8, r0, r4, ror #5 │ │ │ │ + ldrdeq r8, [r0], #-42 @ 0xffffffd6 @ │ │ │ │ + strhteq r8, [r0], #-44 @ 0xffffffd4 │ │ │ │ + strhteq r8, [r0], #-42 @ 0xffffffd6 │ │ │ │ strhteq r8, [r0], #-40 @ 0xffffffd8 │ │ │ │ - strhteq r8, [r0], #-38 @ 0xffffffda │ │ │ │ - strhteq r8, [r0], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0x005e1d96 │ │ │ │ - mlseq r0, ip, r2, r8 │ │ │ │ - mlseq r0, r6, r2, r8 │ │ │ │ - subseq r8, lr, r6, asr r8 │ │ │ │ - rsbeq r8, r0, ip, lsr #4 │ │ │ │ - strdeq r3, [r1], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r8, r0, sl, lsl #2 │ │ │ │ - strdeq r8, [r0], #-6 @ │ │ │ │ - rsbeq r8, r0, lr, ror #1 │ │ │ │ - ldrdeq r8, [r0], #-14 @ │ │ │ │ - ldrdeq r8, [r0], #-2 @ │ │ │ │ - rsbeq r8, r0, r8, lsr #32 │ │ │ │ - subseq sl, lr, ip, ror #14 │ │ │ │ - rsbeq r8, r0, r0, lsl r0 │ │ │ │ - subseq sl, lr, r4, asr r7 │ │ │ │ + @ instruction: 0x005e1d9a │ │ │ │ + rsbeq r8, r0, r0, lsr #5 │ │ │ │ + mlseq r0, sl, r2, r8 │ │ │ │ + subseq r8, lr, sl, asr r8 │ │ │ │ + rsbeq r8, r0, r0, lsr r2 │ │ │ │ + strdeq r3, [r1], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r8, r0, lr, lsl #2 │ │ │ │ + strdeq r8, [r0], #-10 @ │ │ │ │ + strdeq r8, [r0], #-2 @ │ │ │ │ + rsbeq r8, r0, r2, ror #1 │ │ │ │ + ldrdeq r8, [r0], #-6 @ │ │ │ │ + rsbeq r8, r0, ip, lsr #32 │ │ │ │ + subseq sl, lr, r0, ror r7 │ │ │ │ + rsbeq r8, r0, r4, lsl r0 │ │ │ │ + subseq sl, lr, r8, asr r7 │ │ │ │ rsbeq r3, sl, lr, ror #5 │ │ │ │ blhi ff6b6ea0 │ │ │ │ blge 237324 │ │ │ │ blls 237308 │ │ │ │ bleq 14372f0 │ │ │ │ @ instruction: 0x46204ad0 │ │ │ │ ldrbtmi r9, [sl], #-2316 @ 0xfffff6f4 │ │ │ │ @@ -500263,52 +500263,52 @@ │ │ │ │ ldrbtmi r4, [r8], #-1597 @ 0xfffff9c3 │ │ │ │ @ instruction: 0xf61c300c │ │ │ │ stmdami sl!, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf8f6f61c │ │ │ │ svclt 0x0000e5cd │ │ │ │ ... │ │ │ │ + rsbeq r7, r0, r6, asr pc │ │ │ │ + rsbeq r7, r0, r4, asr pc │ │ │ │ rsbeq r7, r0, r2, asr pc │ │ │ │ - rsbeq r7, r0, r0, asr pc │ │ │ │ - rsbeq r7, r0, lr, asr #30 │ │ │ │ - subseq r1, lr, r0, lsr sl │ │ │ │ - rsbeq r7, r0, r4, ror pc │ │ │ │ - rsbeq r7, r0, sl, ror #30 │ │ │ │ - rsbeq r7, r0, r0, asr lr │ │ │ │ - @ instruction: 0x005ea594 │ │ │ │ - rsbeq r7, r0, r4, ror #26 │ │ │ │ - subseq sl, lr, r8, lsr #9 │ │ │ │ - rsbeq r7, r0, ip, asr #26 │ │ │ │ - @ instruction: 0x005ea490 │ │ │ │ - rsbeq r7, r0, lr, lsr #26 │ │ │ │ - subseq sl, lr, r2, ror r4 │ │ │ │ - rsbeq r7, r0, r0, lsl sp │ │ │ │ - subseq sl, lr, r4, asr r4 │ │ │ │ - strdeq r7, [r0], #-194 @ 0xffffff3e @ │ │ │ │ - subseq sl, lr, r6, lsr r4 │ │ │ │ - ldrdeq r7, [r0], #-196 @ 0xffffff3c @ │ │ │ │ - subseq sl, lr, r8, lsl r4 │ │ │ │ - strhteq r7, [r0], #-198 @ 0xffffff3a │ │ │ │ - ldrsheq sl, [lr], #-58 @ 0xffffffc6 │ │ │ │ - mlseq r0, r8, ip, r7 │ │ │ │ - ldrsbeq sl, [lr], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq r7, r0, sl, ror ip │ │ │ │ - ldrheq sl, [lr], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq r7, r0, ip, asr ip │ │ │ │ - subseq sl, lr, r0, lsr #7 │ │ │ │ - rsbeq r7, r0, lr, lsr ip │ │ │ │ - subseq sl, lr, r2, lsl #7 │ │ │ │ - rsbeq r7, r0, r0, lsr #24 │ │ │ │ - subseq sl, lr, r4, ror #6 │ │ │ │ - rsbeq r7, r0, r2, lsl #24 │ │ │ │ - subseq sl, lr, r6, asr #6 │ │ │ │ - rsbeq r7, r0, r4, ror #23 │ │ │ │ - subseq sl, lr, r8, lsr #6 │ │ │ │ - rsbeq r7, r0, r6, asr #23 │ │ │ │ - subseq sl, lr, sl, lsl #6 │ │ │ │ + subseq r1, lr, r4, lsr sl │ │ │ │ + rsbeq r7, r0, r8, ror pc │ │ │ │ + rsbeq r7, r0, lr, ror #30 │ │ │ │ + rsbeq r7, r0, r4, asr lr │ │ │ │ + @ instruction: 0x005ea598 │ │ │ │ + rsbeq r7, r0, r8, ror #26 │ │ │ │ + subseq sl, lr, ip, lsr #9 │ │ │ │ + rsbeq r7, r0, r0, asr sp │ │ │ │ + @ instruction: 0x005ea494 │ │ │ │ + rsbeq r7, r0, r2, lsr sp │ │ │ │ + subseq sl, lr, r6, ror r4 │ │ │ │ + rsbeq r7, r0, r4, lsl sp │ │ │ │ + subseq sl, lr, r8, asr r4 │ │ │ │ + strdeq r7, [r0], #-198 @ 0xffffff3a @ │ │ │ │ + subseq sl, lr, sl, lsr r4 │ │ │ │ + ldrdeq r7, [r0], #-200 @ 0xffffff38 @ │ │ │ │ + subseq sl, lr, ip, lsl r4 │ │ │ │ + strhteq r7, [r0], #-202 @ 0xffffff36 │ │ │ │ + ldrsheq sl, [lr], #-62 @ 0xffffffc2 │ │ │ │ + mlseq r0, ip, ip, r7 │ │ │ │ + subseq sl, lr, r0, ror #7 │ │ │ │ + rsbeq r7, r0, lr, ror ip │ │ │ │ + subseq sl, lr, r2, asr #7 │ │ │ │ + rsbeq r7, r0, r0, ror #24 │ │ │ │ + subseq sl, lr, r4, lsr #7 │ │ │ │ + rsbeq r7, r0, r2, asr #24 │ │ │ │ + subseq sl, lr, r6, lsl #7 │ │ │ │ + rsbeq r7, r0, r4, lsr #24 │ │ │ │ + subseq sl, lr, r8, ror #6 │ │ │ │ + rsbeq r7, r0, r6, lsl #24 │ │ │ │ + subseq sl, lr, sl, asr #6 │ │ │ │ + rsbeq r7, r0, r8, ror #23 │ │ │ │ + subseq sl, lr, ip, lsr #6 │ │ │ │ + rsbeq r7, r0, sl, asr #23 │ │ │ │ + subseq sl, lr, lr, lsl #6 │ │ │ │ stmdami r9!, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ mvnsmi pc, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-1629 @ 0xfffff9a3 │ │ │ │ @ instruction: 0xf61b300c │ │ │ │ stmdami r6!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf896f61c │ │ │ │ @@ -500407,42 +500407,42 @@ │ │ │ │ @ instruction: 0x465d511e │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff18f61b │ │ │ │ @ instruction: 0x4659481e │ │ │ │ @ instruction: 0xf61b4478 │ │ │ │ @ instruction: 0xe60cffd3 │ │ │ │ mrrc 6, 1, pc, lr, cr5 @ │ │ │ │ - rsbeq r7, r0, r6, lsl #22 │ │ │ │ - subseq sl, lr, sl, asr #4 │ │ │ │ - rsbeq r7, r0, r8, ror #21 │ │ │ │ - subseq sl, lr, ip, lsr #4 │ │ │ │ - rsbeq r7, r0, sl, asr #21 │ │ │ │ - subseq sl, lr, lr, lsl #4 │ │ │ │ - rsbeq r7, r0, ip, lsr #21 │ │ │ │ - ldrsheq sl, [lr], #-16 │ │ │ │ - rsbeq r7, r0, lr, lsl #21 │ │ │ │ - ldrsbeq sl, [lr], #-18 @ 0xffffffee │ │ │ │ - rsbeq r7, r0, r0, ror sl │ │ │ │ - ldrheq sl, [lr], #-20 @ 0xffffffec │ │ │ │ - rsbeq r7, r0, r2, asr sl │ │ │ │ - @ instruction: 0x005ea196 │ │ │ │ - rsbeq r7, r0, r4, lsr sl │ │ │ │ - subseq sl, lr, r8, ror r1 │ │ │ │ - rsbeq r7, r0, r6, lsl sl │ │ │ │ - subseq sl, lr, sl, asr r1 │ │ │ │ - strdeq r7, [r0], #-152 @ 0xffffff68 @ │ │ │ │ - subseq sl, lr, ip, lsr r1 │ │ │ │ - ldrdeq r7, [r0], #-154 @ 0xffffff66 @ │ │ │ │ - subseq sl, lr, lr, lsl r1 │ │ │ │ - strhteq r7, [r0], #-156 @ 0xffffff64 │ │ │ │ - subseq sl, lr, r0, lsl #2 │ │ │ │ - mlseq r0, lr, r9, r7 │ │ │ │ - subseq sl, lr, r2, ror #1 │ │ │ │ - rsbeq r7, r0, r0, lsl #19 │ │ │ │ - subseq sl, lr, r4, asr #1 │ │ │ │ + rsbeq r7, r0, sl, lsl #22 │ │ │ │ + subseq sl, lr, lr, asr #4 │ │ │ │ + rsbeq r7, r0, ip, ror #21 │ │ │ │ + subseq sl, lr, r0, lsr r2 │ │ │ │ + rsbeq r7, r0, lr, asr #21 │ │ │ │ + subseq sl, lr, r2, lsl r2 │ │ │ │ + strhteq r7, [r0], #-160 @ 0xffffff60 │ │ │ │ + ldrsheq sl, [lr], #-20 @ 0xffffffec │ │ │ │ + mlseq r0, r2, sl, r7 │ │ │ │ + ldrsbeq sl, [lr], #-22 @ 0xffffffea │ │ │ │ + rsbeq r7, r0, r4, ror sl │ │ │ │ + ldrheq sl, [lr], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq r7, r0, r6, asr sl │ │ │ │ + @ instruction: 0x005ea19a │ │ │ │ + rsbeq r7, r0, r8, lsr sl │ │ │ │ + subseq sl, lr, ip, ror r1 │ │ │ │ + rsbeq r7, r0, sl, lsl sl │ │ │ │ + subseq sl, lr, lr, asr r1 │ │ │ │ + strdeq r7, [r0], #-156 @ 0xffffff64 @ │ │ │ │ + subseq sl, lr, r0, asr #2 │ │ │ │ + ldrdeq r7, [r0], #-158 @ 0xffffff62 @ │ │ │ │ + subseq sl, lr, r2, lsr #2 │ │ │ │ + rsbeq r7, r0, r0, asr #19 │ │ │ │ + subseq sl, lr, r4, lsl #2 │ │ │ │ + rsbeq r7, r0, r2, lsr #19 │ │ │ │ + subseq sl, lr, r6, ror #1 │ │ │ │ + rsbeq r7, r0, r4, lsl #19 │ │ │ │ + subseq sl, lr, r8, asr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4372e4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ bmi d690 │ │ │ │ @ instruction: 0xb09d4bf8 │ │ │ │ @@ -500690,61 +500690,61 @@ │ │ │ │ cdp 3, 11, cr0, cr0, cr3, {6} │ │ │ │ vldr d7, [r3, #288] @ 0x120 │ │ │ │ strbt fp, [r9], r0, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrdeq r2, [sl], #-176 @ 0xffffff50 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r0, r0, asr #17 │ │ │ │ + rsbeq r7, r0, r4, asr #17 │ │ │ │ rsbeq r0, r5, r4, lsr #4 │ │ │ │ - rsbeq r2, r0, r8, ror r8 │ │ │ │ - rsbeq r2, r0, sl, ror r8 │ │ │ │ rsbeq r2, r0, ip, ror r8 │ │ │ │ - rsbeq r2, r0, sl, ror r8 │ │ │ │ - rsbeq r2, r0, r8, ror r8 │ │ │ │ - rsbeq r2, r0, sl, ror r8 │ │ │ │ + rsbeq r2, r0, lr, ror r8 │ │ │ │ + rsbeq r2, r0, r0, lsl #17 │ │ │ │ + rsbeq r2, r0, lr, ror r8 │ │ │ │ rsbeq r2, r0, ip, ror r8 │ │ │ │ - rsbeq fp, r3, r6, lsl #25 │ │ │ │ - rsbeq r2, r0, r4, ror r8 │ │ │ │ - rsbeq r2, r0, sl, ror r8 │ │ │ │ - rsbeq r2, r0, r8, ror r8 │ │ │ │ rsbeq r2, r0, lr, ror r8 │ │ │ │ rsbeq r2, r0, r0, lsl #17 │ │ │ │ + rsbeq fp, r3, sl, lsl #25 │ │ │ │ + rsbeq r2, r0, r8, ror r8 │ │ │ │ + rsbeq r2, r0, lr, ror r8 │ │ │ │ + rsbeq r2, r0, ip, ror r8 │ │ │ │ rsbeq r2, r0, r2, lsl #17 │ │ │ │ rsbeq r2, r0, r4, lsl #17 │ │ │ │ rsbeq r2, r0, r6, lsl #17 │ │ │ │ - rsbeq r2, r0, ip, lsl #17 │ │ │ │ - mlseq r0, r2, r8, r2 │ │ │ │ + rsbeq r2, r0, r8, lsl #17 │ │ │ │ + rsbeq r2, r0, sl, lsl #17 │ │ │ │ + mlseq r0, r0, r8, r2 │ │ │ │ + mlseq r0, r6, r8, r2 │ │ │ │ + mlseq r0, r4, r7, r2 │ │ │ │ + rsbeq r7, r0, r0, asr #18 │ │ │ │ + rsbeq r2, r0, sl, ror #16 │ │ │ │ + ldrheq sp, [lr], #-182 @ 0xffffff4a │ │ │ │ + rsbeq r2, r0, r4, asr r8 │ │ │ │ + subseq sp, lr, r2, asr fp │ │ │ │ + mlseq r0, r6, r7, r2 │ │ │ │ mlseq r0, r0, r7, r2 │ │ │ │ - rsbeq r7, r0, ip, lsr r9 │ │ │ │ - rsbeq r2, r0, r6, ror #16 │ │ │ │ - ldrheq sp, [lr], #-178 @ 0xffffff4e │ │ │ │ - rsbeq r2, r0, r0, asr r8 │ │ │ │ - subseq sp, lr, lr, asr #22 │ │ │ │ - mlseq r0, r2, r7, r2 │ │ │ │ - rsbeq r2, r0, ip, lsl #15 │ │ │ │ - rsbeq r2, r0, r8, asr r7 │ │ │ │ - rsbeq r0, r2, r2, lsl #19 │ │ │ │ - rsbeq r7, r0, r0, asr r8 │ │ │ │ - rsbeq r7, r0, lr, asr r8 │ │ │ │ - rsbeq r2, r0, r4, ror r6 │ │ │ │ - rsbeq r2, r0, r6, ror r6 │ │ │ │ + rsbeq r2, r0, ip, asr r7 │ │ │ │ + rsbeq r0, r2, r6, lsl #19 │ │ │ │ + rsbeq r7, r0, r4, asr r8 │ │ │ │ + rsbeq r7, r0, r2, ror #16 │ │ │ │ rsbeq r2, r0, r8, ror r6 │ │ │ │ - rsbeq r2, r0, lr, ror r6 │ │ │ │ + rsbeq r2, r0, sl, ror r6 │ │ │ │ rsbeq r2, r0, ip, ror r6 │ │ │ │ rsbeq r2, r0, r2, lsl #13 │ │ │ │ rsbeq r2, r0, r0, lsl #13 │ │ │ │ - rsbeq r2, r0, sl, lsl #13 │ │ │ │ - rsbeq r2, r0, ip, lsl #13 │ │ │ │ - rsbeq r2, r0, lr, lsl #11 │ │ │ │ - strhteq r7, [r0], #-120 @ 0xffffff88 │ │ │ │ - rsbeq r2, r0, r4, ror r6 │ │ │ │ - subseq sp, lr, r8, asr #19 │ │ │ │ - rsbeq r2, r0, r8, asr r6 │ │ │ │ - subseq sp, lr, r0, asr r9 │ │ │ │ + rsbeq r2, r0, r6, lsl #13 │ │ │ │ + rsbeq r2, r0, r4, lsl #13 │ │ │ │ + rsbeq r2, r0, lr, lsl #13 │ │ │ │ + mlseq r0, r0, r6, r2 │ │ │ │ + mlseq r0, r2, r5, r2 │ │ │ │ + strhteq r7, [r0], #-124 @ 0xffffff84 │ │ │ │ + rsbeq r2, r0, r8, ror r6 │ │ │ │ + subseq sp, lr, ip, asr #19 │ │ │ │ + rsbeq r2, r0, ip, asr r6 │ │ │ │ + subseq sp, lr, r4, asr r9 │ │ │ │ @ instruction: 0x109cf8d8 │ │ │ │ blls 237dc4 │ │ │ │ blhi 16b7968 │ │ │ │ bllt 237dec │ │ │ │ @ instruction: 0xf61d4451 │ │ │ │ @ instruction: 0xeeb0fb27 │ │ │ │ ldrbt r7, [r3], -r0, asr #22 │ │ │ │ @@ -500823,18 +500823,18 @@ │ │ │ │ blhi 237efc │ │ │ │ blvc 1237ee4 │ │ │ │ bllt 237f24 │ │ │ │ @ instruction: 0xf615e77e │ │ │ │ svclt 0x0000e922 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r2, r0, lr, asr #8 │ │ │ │ - rsbeq r2, r0, r8, lsl r4 │ │ │ │ - subseq sp, lr, r8, lsr #14 │ │ │ │ - rsbeq r0, r2, r0, ror #12 │ │ │ │ + rsbeq r2, r0, r2, asr r4 │ │ │ │ + rsbeq r2, r0, ip, lsl r4 │ │ │ │ + subseq sp, lr, ip, lsr #14 │ │ │ │ + rsbeq r0, r2, r4, ror #12 │ │ │ │ rsbeq r2, sl, r4, ror #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed5365c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r7], -r8, ror #31 │ │ │ │ vmax.s32 d4, d6, d8 │ │ │ │ @@ -500872,18 +500872,18 @@ │ │ │ │ tstpne r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1eb9d5e │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf61b4478 │ │ │ │ strtmi pc, [r8], -sp, lsr #24 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r7, r0, r6, ror r2 │ │ │ │ - subseq r9, lr, r0, asr #19 │ │ │ │ - rsbeq r7, r0, r4, lsr r2 │ │ │ │ - subseq r9, lr, r8, ror r9 │ │ │ │ + rsbeq r7, r0, sl, ror r2 │ │ │ │ + subseq r9, lr, r4, asr #19 │ │ │ │ + rsbeq r7, r0, r8, lsr r2 │ │ │ │ + subseq r9, lr, ip, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed53718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ @ instruction: 0xf8d1469c │ │ │ │ addlt r3, r5, r4, lsl r1 │ │ │ │ mlane r0, r1, r8, pc @ │ │ │ │ @@ -500953,24 +500953,24 @@ │ │ │ │ blx ff739e98 │ │ │ │ strtmi r4, [r1], -lr, lsl #16 │ │ │ │ @ instruction: 0xf61b4478 │ │ │ │ ldr pc, [r9, pc, lsl #23] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ - rsbeq r7, r0, r8, asr #3 │ │ │ │ - rsbeq r2, r0, r2, ror #4 │ │ │ │ - mlseq r0, r0, r1, r7 │ │ │ │ - ldrsbeq r9, [lr], #-132 @ 0xffffff7c │ │ │ │ - rsbeq r7, r0, r6, ror #2 │ │ │ │ - subseq r9, lr, sl, lsr #17 │ │ │ │ - rsbeq r7, r0, sl, lsr #2 │ │ │ │ - subseq r9, lr, lr, ror #16 │ │ │ │ - strdeq r7, [r0], #-8 @ │ │ │ │ - subseq r9, lr, ip, lsr r8 │ │ │ │ + rsbeq r7, r0, ip, asr #3 │ │ │ │ + rsbeq r2, r0, r6, ror #4 │ │ │ │ + mlseq r0, r4, r1, r7 │ │ │ │ + ldrsbeq r9, [lr], #-136 @ 0xffffff78 │ │ │ │ + rsbeq r7, r0, sl, ror #2 │ │ │ │ + subseq r9, lr, lr, lsr #17 │ │ │ │ + rsbeq r7, r0, lr, lsr #2 │ │ │ │ + subseq r9, lr, r2, ror r8 │ │ │ │ + strdeq r7, [r0], #-12 @ │ │ │ │ + subseq r9, lr, r0, asr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrdlt r4, [r7], r8 │ │ │ │ @ instruction: 0x46074bd8 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -501186,73 +501186,73 @@ │ │ │ │ @ instruction: 0xf04f4816 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9bef61b │ │ │ │ @ instruction: 0xf614e7ef │ │ │ │ svclt 0x0000ee4a │ │ │ │ rsbeq r2, sl, ip, lsl #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r0, lr, asr #4 │ │ │ │ - rsbeq r6, r0, r6, asr #30 │ │ │ │ - subseq r9, lr, sl, lsl #13 │ │ │ │ + rsbeq r7, r0, r2, asr r2 │ │ │ │ + rsbeq r6, r0, sl, asr #30 │ │ │ │ + subseq r9, lr, lr, lsl #13 │ │ │ │ rsbeq r2, sl, r4, lsr #4 │ │ │ │ - rsbeq r7, r0, r8, lsr #1 │ │ │ │ - rsbeq r7, r0, lr, lsr r0 │ │ │ │ - rsbeq r6, r0, sl, ror #27 │ │ │ │ - subseq r9, lr, lr, lsr #10 │ │ │ │ - rsbeq r6, r0, ip, lsr #31 │ │ │ │ - rsbeq r6, r0, r8, lsr #27 │ │ │ │ - subseq r9, lr, ip, ror #9 │ │ │ │ - rsbeq r6, r0, lr, lsl #27 │ │ │ │ - ldrsbeq r9, [lr], #-66 @ 0xffffffbe │ │ │ │ - rsbeq r6, r0, r6, ror sp │ │ │ │ - ldrheq r9, [lr], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq r6, r0, r8, asr sp │ │ │ │ - @ instruction: 0x005e949a │ │ │ │ + rsbeq r7, r0, ip, lsr #1 │ │ │ │ + rsbeq r7, r0, r2, asr #32 │ │ │ │ + rsbeq r6, r0, lr, ror #27 │ │ │ │ + subseq r9, lr, r2, lsr r5 │ │ │ │ + strhteq r6, [r0], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r6, r0, ip, lsr #27 │ │ │ │ + ldrsheq r9, [lr], #-64 @ 0xffffffc0 │ │ │ │ + mlseq r0, r2, sp, r6 │ │ │ │ + ldrsbeq r9, [lr], #-70 @ 0xffffffba │ │ │ │ + rsbeq r6, r0, sl, ror sp │ │ │ │ + ldrheq r9, [lr], #-76 @ 0xffffffb4 │ │ │ │ + rsbeq r6, r0, ip, asr sp │ │ │ │ + @ instruction: 0x005e949e │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed53c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u32 d9, d8, d3 │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ stcvc 6, cr15, [r6], #256 @ 0x100 │ │ │ │ andcs r4, r8, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31d4 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ blx 1b3a2b8 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq r6, [r0], #-230 @ 0xffffff1a │ │ │ │ + strhteq r6, [r0], #-234 @ 0xffffff16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed53c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u32 d9, d8, d3 │ │ │ │ stmdbls r3, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ ldcvc 6, cr15, [fp], {64} @ 0x40 │ │ │ │ andcs r4, r4, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31d4 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ blx 143a2f0 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r6, r0, lr, ror lr │ │ │ │ + rsbeq r6, r0, r2, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed53ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u32 d9, d8, d3 │ │ │ │ stmdbls r3, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mrrcpl 6, 4, pc, r2, cr0 @ │ │ │ │ andcs r4, ip, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31d4 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ blx d3a328 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r6, r0, r6, asr #28 │ │ │ │ + rsbeq r6, r0, sl, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed53cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs sp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r5, lr, lsl #12 │ │ │ │ stmdavs r9!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ vrhadd.u16 d19, d2, d24 │ │ │ │ @@ -501293,19 +501293,19 @@ │ │ │ │ @ instruction: 0xf982f328 │ │ │ │ ldrtmi r9, [r1], -r3, lsl #22 │ │ │ │ addscc pc, r2, #64, 4 │ │ │ │ eorcs r9, r8, #0, 4 │ │ │ │ @ instruction: 0xf9caf618 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq r6, r0, lr, lsl ip │ │ │ │ - subseq r9, lr, r2, ror #6 │ │ │ │ - strdeq r6, [r0], #-176 @ 0xffffff50 @ │ │ │ │ - subseq r9, lr, r4, lsr r3 │ │ │ │ - strhteq r6, [r0], #-212 @ 0xffffff2c │ │ │ │ + rsbeq r6, r0, r2, lsr #24 │ │ │ │ + subseq r9, lr, r6, ror #6 │ │ │ │ + strdeq r6, [r0], #-180 @ 0xffffff4c @ │ │ │ │ + subseq r9, lr, r8, lsr r3 │ │ │ │ + strhteq r6, [r0], #-216 @ 0xffffff28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, fp, lsl #21 │ │ │ │ strmi r4, [r6], -fp, lsl #23 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -501444,31 +501444,31 @@ │ │ │ │ ldrtne pc, [sp], #-577 @ 0xfffffdbf @ │ │ │ │ addseq r9, r2, r0, lsl #8 │ │ │ │ @ instruction: 0xf8a0f618 │ │ │ │ ldr r9, [sp, -r4, lsl #16]! │ │ │ │ mcrr 6, 1, pc, r4, cr4 @ │ │ │ │ rsbeq r1, sl, r0, asr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r6, [r0], #-168 @ 0xffffff58 @ │ │ │ │ - subseq r9, lr, ip, lsr r2 │ │ │ │ - rsbeq r6, r0, r6, asr #25 │ │ │ │ - mlseq r0, r8, ip, r6 │ │ │ │ - mlseq r0, r6, ip, r6 │ │ │ │ - rsbeq r6, r0, r6, ror #20 │ │ │ │ - subseq r9, lr, sl, lsr #3 │ │ │ │ - rsbeq r6, r0, lr, asr #20 │ │ │ │ - @ instruction: 0x005e9192 │ │ │ │ + strdeq r6, [r0], #-172 @ 0xffffff54 @ │ │ │ │ + subseq r9, lr, r0, asr #4 │ │ │ │ + rsbeq r6, r0, sl, asr #25 │ │ │ │ + mlseq r0, ip, ip, r6 │ │ │ │ + mlseq r0, sl, ip, r6 │ │ │ │ + rsbeq r6, r0, sl, ror #20 │ │ │ │ + subseq r9, lr, lr, lsr #3 │ │ │ │ + rsbeq r6, r0, r2, asr sl │ │ │ │ + @ instruction: 0x005e9196 │ │ │ │ rsbeq r1, sl, ip, lsr #26 │ │ │ │ - rsbeq r6, r0, sl, lsl #20 │ │ │ │ - subseq r9, lr, lr, asr #2 │ │ │ │ - rsbeq r6, r0, lr, lsr #23 │ │ │ │ - rsbeq r6, r0, ip, lsl #19 │ │ │ │ - ldrsbeq r9, [lr], #-0 │ │ │ │ - rsbeq r6, r0, r2, ror r9 │ │ │ │ - ldrheq r9, [lr], #-6 │ │ │ │ + rsbeq r6, r0, lr, lsl #20 │ │ │ │ + subseq r9, lr, r2, asr r1 │ │ │ │ + strhteq r6, [r0], #-178 @ 0xffffff4e │ │ │ │ + mlseq r0, r0, r9, r6 │ │ │ │ + ldrsbeq r9, [lr], #-4 │ │ │ │ + rsbeq r6, r0, r6, ror r9 │ │ │ │ + ldrheq r9, [lr], #-10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed5403c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vcgt.u d9, d9, d1 │ │ │ │ blls 27c06c │ │ │ │ @@ -501585,22 +501585,22 @@ │ │ │ │ eorsvs r3, fp, #67108864 @ 0x4000000 │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ @ instruction: 0xe7ba627a │ │ │ │ bl d3a868 │ │ │ │ rsbeq r1, sl, r2, lsl #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, sl, r2, asr fp │ │ │ │ - strdeq r6, [r0], #-124 @ 0xffffff84 @ │ │ │ │ - subseq r8, lr, r0, asr #30 │ │ │ │ - rsbeq r6, r0, r0, lsl #15 │ │ │ │ - subseq r8, lr, r4, asr #29 │ │ │ │ - rsbeq r6, r0, r4, ror #14 │ │ │ │ - subseq r8, lr, r8, lsr #29 │ │ │ │ - rsbeq r6, r0, r6, asr #14 │ │ │ │ - subseq r8, lr, sl, lsl #29 │ │ │ │ + rsbeq r6, r0, r0, lsl #16 │ │ │ │ + subseq r8, lr, r4, asr #30 │ │ │ │ + rsbeq r6, r0, r4, lsl #15 │ │ │ │ + subseq r8, lr, r8, asr #29 │ │ │ │ + rsbeq r6, r0, r8, ror #14 │ │ │ │ + subseq r8, lr, ip, lsr #29 │ │ │ │ + rsbeq r6, r0, sl, asr #14 │ │ │ │ + subseq r8, lr, lr, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed5424c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vrhadd.u d9, d1, d1 │ │ │ │ stmdbls r1, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @@ -501638,16 +501638,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf61a300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mrc2 6, 1, pc, cr2, cr10, {0} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r6, r0, lr, lsr r6 │ │ │ │ - subseq r8, lr, r2, lsl #27 │ │ │ │ + rsbeq r6, r0, r2, asr #12 │ │ │ │ + subseq r8, lr, r6, lsl #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4385c0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 1969344 │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @@ -501742,20 +501742,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ stc2l 6, cr15, [r8, #-104]! @ 0xffffff98 │ │ │ │ @ instruction: 0xf614e7c6 │ │ │ │ svclt 0x0000e9f4 │ │ │ │ strdeq r1, [sl], #-132 @ 0xffffff7c @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq r1, [sl], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r6, r0, r2, ror #9 │ │ │ │ - subseq r8, lr, r6, lsr #24 │ │ │ │ - rsbeq r6, r0, r6, asr #9 │ │ │ │ - subseq r8, lr, sl, lsl #24 │ │ │ │ - rsbeq r6, r0, sl, lsr #9 │ │ │ │ - subseq r8, lr, lr, ror #23 │ │ │ │ + rsbeq r6, r0, r6, ror #9 │ │ │ │ + subseq r8, lr, sl, lsr #24 │ │ │ │ + rsbeq r6, r0, sl, asr #9 │ │ │ │ + subseq r8, lr, lr, lsl #24 │ │ │ │ + rsbeq r6, r0, lr, lsr #9 │ │ │ │ + ldrsheq r8, [lr], #-178 @ 0xffffff4e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 338770 >::_M_default_append(unsigned int)@@Base+0xb5bdc> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 1e4ed10 │ │ │ │ blmi 1e4eb3c │ │ │ │ @@ -501870,25 +501870,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf61a4478 │ │ │ │ ldr pc, [r7, -r7, ror #24]! │ │ │ │ ldm r2!, {r2, r4, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbeq r1, sl, r4, asr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, sl, r4, lsl r7 │ │ │ │ - strhteq r6, [r0], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq r1, r0, sl, lsr r4 │ │ │ │ - rsbeq r6, r0, r6, lsr #6 │ │ │ │ - subseq r8, lr, sl, ror #20 │ │ │ │ - rsbeq r6, r0, ip, lsl #6 │ │ │ │ - subseq r8, lr, r0, asr sl │ │ │ │ - rsbeq r6, r0, r4, ror #5 │ │ │ │ - subseq r8, lr, r8, lsr #20 │ │ │ │ - rsbeq r6, r0, r6, lsr #9 │ │ │ │ - rsbeq r6, r0, sl, lsr #5 │ │ │ │ - subseq r8, lr, ip, ror #19 │ │ │ │ + rsbeq r6, r0, r2, asr #11 │ │ │ │ + rsbeq r1, r0, lr, lsr r4 │ │ │ │ + rsbeq r6, r0, sl, lsr #6 │ │ │ │ + subseq r8, lr, lr, ror #20 │ │ │ │ + rsbeq r6, r0, r0, lsl r3 │ │ │ │ + subseq r8, lr, r4, asr sl │ │ │ │ + rsbeq r6, r0, r8, ror #5 │ │ │ │ + subseq r8, lr, ip, lsr #20 │ │ │ │ + rsbeq r6, r0, sl, lsr #9 │ │ │ │ + rsbeq r6, r0, lr, lsr #5 │ │ │ │ + ldrsheq r8, [lr], #-144 @ 0xffffff70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed546cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ vrhadd.u d3, d0, d2 │ │ │ │ cdp 13, 0, cr15, cr7, cr7, {6} │ │ │ │ @@ -501913,16 +501913,16 @@ │ │ │ │ @ instruction: 0xf61a4478 │ │ │ │ blls 2bc57c >::_M_default_append(unsigned int)@@Base+0x399e8> │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - rsbeq r6, r0, r0, lsl #4 │ │ │ │ - subseq r8, lr, r4, asr #18 │ │ │ │ + rsbeq r6, r0, r4, lsl #4 │ │ │ │ + subseq r8, lr, r8, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed54754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vrhadd.u d9, d0, d1 │ │ │ │ stmdbls r1, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @@ -501988,20 +501988,20 @@ │ │ │ │ @ instruction: 0xf61a4478 │ │ │ │ vstrls d15, [r5, #-500] @ 0xfffffe0c │ │ │ │ @ instruction: 0xf614e7b9 │ │ │ │ svclt 0x0000e808 │ │ │ │ ... │ │ │ │ rsbeq r1, sl, r4, lsl #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r0, ip, asr r1 │ │ │ │ - subseq r8, lr, r0, lsr #17 │ │ │ │ + rsbeq r6, r0, r0, ror #2 │ │ │ │ + subseq r8, lr, r4, lsr #17 │ │ │ │ rsbeq r1, sl, sl, lsr r4 │ │ │ │ - subseq sl, lr, r0, ror lr │ │ │ │ - ldrdeq r6, [r0], #-4 @ │ │ │ │ - subseq r8, lr, r8, lsl r8 │ │ │ │ + subseq sl, lr, r4, ror lr │ │ │ │ + ldrdeq r6, [r0], #-8 @ │ │ │ │ + subseq r8, lr, ip, lsl r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3b8b4c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 17a98d8 │ │ │ │ @ instruction: 0x460e469a │ │ │ │ @@ -502088,20 +502088,20 @@ │ │ │ │ @ instruction: 0xe778fab5 │ │ │ │ svc 0x0040f613 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r1, sl, r8, ror #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, sl, lr, lsr #6 │ │ │ │ - rsbeq r5, r0, lr, ror pc │ │ │ │ - subseq r8, lr, r2, asr #13 │ │ │ │ - rsbeq r5, r0, r2, ror #30 │ │ │ │ - subseq r8, lr, r6, lsr #13 │ │ │ │ - rsbeq r5, r0, r4, asr #30 │ │ │ │ - subseq r8, lr, r8, lsl #13 │ │ │ │ + rsbeq r5, r0, r2, lsl #31 │ │ │ │ + subseq r8, lr, r6, asr #13 │ │ │ │ + rsbeq r5, r0, r6, ror #30 │ │ │ │ + subseq r8, lr, sl, lsr #13 │ │ │ │ + rsbeq r5, r0, r8, asr #30 │ │ │ │ + subseq r8, lr, ip, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed54a28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff8 │ │ │ │ ldrdcc r1, [r4, -r4] │ │ │ │ @ instruction: 0xf8fcf334 │ │ │ │ stclt 0, cr2, [r8, #-4] │ │ │ │ @@ -502116,15 +502116,15 @@ │ │ │ │ blmi 3bc4a4 │ │ │ │ ldclpl 6, cr15, [fp], {64} @ 0x40 │ │ │ │ ldrbtmi r2, [fp], #-516 @ 0xfffffdfc │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ @ instruction: 0xf617c000 │ │ │ │ andcs pc, r1, r7, asr fp @ │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r6, r0, r2, lsr #1 │ │ │ │ + rsbeq r6, r0, r6, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed54a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10fe8 │ │ │ │ ldrdlt r3, [r3], r4 │ │ │ │ ldcne 6, cr4, [sp, #-16] │ │ │ │ @ instruction: 0xb122685a │ │ │ │ @@ -502143,16 +502143,16 @@ │ │ │ │ teqppl r9, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf980f61a │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf61a4478 │ │ │ │ @ instruction: 0x4620fa3b │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - rsbeq r5, r0, r0, asr lr │ │ │ │ - @ instruction: 0x005e8594 │ │ │ │ + rsbeq r5, r0, r4, asr lr │ │ │ │ + @ instruction: 0x005e8598 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed54af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ blx ff1ba5a0 │ │ │ │ tstcs r4, ip, lsl sl │ │ │ │ @@ -502180,19 +502180,19 @@ │ │ │ │ @ instruction: 0xf04f51c5 │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf61a300c │ │ │ │ stmdami r7, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf61a4478 │ │ │ │ ldrb pc, [sp, pc, ror #19] @ │ │ │ │ - strdeq r5, [r0], #-252 @ 0xffffff04 @ │ │ │ │ - ldrdeq r5, [r0], #-220 @ 0xffffff24 @ │ │ │ │ - subseq r8, lr, r0, lsr #10 │ │ │ │ - strhteq r5, [r0], #-218 @ 0xffffff26 │ │ │ │ - ldrsheq r8, [lr], #-76 @ 0xffffffb4 │ │ │ │ + rsbeq r6, r0, r0 │ │ │ │ + rsbeq r5, r0, r0, ror #27 │ │ │ │ + subseq r8, lr, r4, lsr #10 │ │ │ │ + strhteq r5, [r0], #-222 @ 0xffffff22 │ │ │ │ + subseq r8, lr, r0, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fec3bccc │ │ │ │ ldcmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ bmi fef0f1f4 │ │ │ │ blmi fef0f220 │ │ │ │ @@ -502372,40 +502372,40 @@ │ │ │ │ svccc 0x00d33333 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq r1, sl, r4, rrx │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r0, r0, asr pc │ │ │ │ - ldrdeq r5, [r0], #-206 @ 0xffffff32 @ │ │ │ │ - subseq r8, lr, r2, lsr #8 │ │ │ │ + rsbeq r5, r0, r4, asr pc │ │ │ │ + rsbeq r5, r0, r2, ror #25 │ │ │ │ + subseq r8, lr, r6, lsr #8 │ │ │ │ strhteq r0, [sl], #-252 @ 0xffffff04 │ │ │ │ - rsbeq r5, r0, r4, lsr #25 │ │ │ │ - subseq r8, lr, r8, ror #7 │ │ │ │ - rsbeq r5, r0, r6, ror #28 │ │ │ │ - rsbeq r0, r0, r8, ror #26 │ │ │ │ - rsbeq r5, r0, r0, asr lr │ │ │ │ - rsbeq r0, r0, r8, ror sp │ │ │ │ - rsbeq r5, r0, ip, ror #23 │ │ │ │ - subseq r8, lr, r0, lsr r3 │ │ │ │ - ldrdeq r5, [r0], #-178 @ 0xffffff4e @ │ │ │ │ - subseq r8, lr, r6, lsl r3 │ │ │ │ - rsbeq r5, r0, ip, lsl #28 │ │ │ │ - rsbeq r0, r0, r6, asr sp │ │ │ │ - strdeq r5, [r0], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r0, r0, r8, asr sp │ │ │ │ - rsbeq r5, r0, r6, lsr fp │ │ │ │ - subseq r8, lr, sl, ror r2 │ │ │ │ - rsbeq r5, r0, ip, lsl fp │ │ │ │ - subseq r8, lr, r0, ror #4 │ │ │ │ - rsbeq r5, r0, r4, lsl #22 │ │ │ │ - mlseq r4, r6, sp, r5 │ │ │ │ - rsbeq r5, r0, r8, ror #21 │ │ │ │ - subseq r8, lr, sl, lsr #4 │ │ │ │ + rsbeq r5, r0, r8, lsr #25 │ │ │ │ + subseq r8, lr, ip, ror #7 │ │ │ │ + rsbeq r5, r0, sl, ror #28 │ │ │ │ + rsbeq r0, r0, ip, ror #26 │ │ │ │ + rsbeq r5, r0, r4, asr lr │ │ │ │ + rsbeq r0, r0, ip, ror sp │ │ │ │ + strdeq r5, [r0], #-176 @ 0xffffff50 @ │ │ │ │ + subseq r8, lr, r4, lsr r3 │ │ │ │ + ldrdeq r5, [r0], #-182 @ 0xffffff4a @ │ │ │ │ + subseq r8, lr, sl, lsl r3 │ │ │ │ + rsbeq r5, r0, r0, lsl lr │ │ │ │ + rsbeq r0, r0, sl, asr sp │ │ │ │ + strdeq r5, [r0], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r0, r0, ip, asr sp │ │ │ │ + rsbeq r5, r0, sl, lsr fp │ │ │ │ + subseq r8, lr, lr, ror r2 │ │ │ │ + rsbeq r5, r0, r0, lsr #22 │ │ │ │ + subseq r8, lr, r4, ror #4 │ │ │ │ + rsbeq r5, r0, r8, lsl #22 │ │ │ │ + mlseq r4, sl, sp, r5 │ │ │ │ + rsbeq r5, r0, ip, ror #21 │ │ │ │ + subseq r8, lr, lr, lsr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b91a4 >::_M_default_append(unsigned int)@@Base+0x36610> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -502536,27 +502536,27 @@ │ │ │ │ smlabbls r0, r4, r1, r5 │ │ │ │ tstpeq r4, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6170092 │ │ │ │ bfi pc, r1, #16, #7 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - mlseq r0, sl, r9, r5 │ │ │ │ - ldrsbeq r8, [lr], #-14 │ │ │ │ - rsbeq r5, r0, r2, lsl #19 │ │ │ │ - subseq r8, lr, r6, asr #1 │ │ │ │ - rsbeq r5, r0, r8, lsl #18 │ │ │ │ - subseq r8, lr, ip, asr #32 │ │ │ │ - rsbeq r5, r0, r2, ror #17 │ │ │ │ - subseq r8, lr, ip, lsr #32 │ │ │ │ - rsbeq r5, r0, r8, lsr #17 │ │ │ │ - subseq r7, lr, ip, ror #31 │ │ │ │ - rsbeq r5, r0, r4, ror sl │ │ │ │ - rsbeq r5, r0, r4, asr r8 │ │ │ │ - @ instruction: 0x005e7f98 │ │ │ │ + mlseq r0, lr, r9, r5 │ │ │ │ + subseq r8, lr, r2, ror #1 │ │ │ │ + rsbeq r5, r0, r6, lsl #19 │ │ │ │ + subseq r8, lr, sl, asr #1 │ │ │ │ + rsbeq r5, r0, ip, lsl #18 │ │ │ │ + subseq r8, lr, r0, asr r0 │ │ │ │ + rsbeq r5, r0, r6, ror #17 │ │ │ │ + subseq r8, lr, r0, lsr r0 │ │ │ │ + rsbeq r5, r0, ip, lsr #17 │ │ │ │ + ldrsheq r7, [lr], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r5, r0, r8, ror sl │ │ │ │ + rsbeq r5, r0, r8, asr r8 │ │ │ │ + @ instruction: 0x005e7f9c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 339400 >::_M_default_append(unsigned int)@@Base+0xb686c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addlt r4, pc, r4, asr sp @ │ │ │ │ @ instruction: 0x46174c54 │ │ │ │ @@ -502642,16 +502642,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 6, 2, pc, cr10, cr9, {0} │ │ │ │ @ instruction: 0xf613e7a8 │ │ │ │ svclt 0x0000eae6 │ │ │ │ strhteq r0, [sl], #-164 @ 0xffffff5c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r0, sl, r8, lsl sl │ │ │ │ - rsbeq r5, r0, lr, lsl #13 │ │ │ │ - ldrsbeq r7, [lr], #-210 @ 0xffffff2e │ │ │ │ + mlseq r0, r2, r6, r5 │ │ │ │ + ldrsbeq r7, [lr], #-214 @ 0xffffff2a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r6, ror #26 │ │ │ │ strmi r4, [r6], -r6, ror #24 │ │ │ │ @ instruction: 0x4693447d │ │ │ │ @@ -502754,20 +502754,20 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6194478 │ │ │ │ smlsldx pc, pc, r9, sp @ │ │ │ │ b 33bab4 >::_M_default_append(unsigned int)@@Base+0xb8f20> │ │ │ │ rsbeq r0, sl, ip, lsr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r0, sl, r8, lsl #18 │ │ │ │ - strhteq r5, [r0], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r5, r0, r2, lsr #10 │ │ │ │ - subseq r7, lr, r6, ror #24 │ │ │ │ - rsbeq r5, r0, r2, ror #13 │ │ │ │ - rsbeq r5, r0, lr, asr #9 │ │ │ │ - subseq r7, lr, r0, lsl ip │ │ │ │ + rsbeq r5, r0, r0, asr #15 │ │ │ │ + rsbeq r5, r0, r6, lsr #10 │ │ │ │ + subseq r7, lr, sl, ror #24 │ │ │ │ + rsbeq r5, r0, r6, ror #13 │ │ │ │ + ldrdeq r5, [r0], #-66 @ 0xffffffbe @ │ │ │ │ + subseq r7, lr, r4, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 63974c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ bmi ff32a4d0 │ │ │ │ @ instruction: 0x460f469a │ │ │ │ @@ -502963,23 +502963,23 @@ │ │ │ │ svclt 0x0000e86a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r0, sl, r8, ror #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r0, ip, asr #5 │ │ │ │ - subseq r7, lr, r0, lsl sl │ │ │ │ - rsbeq r5, r0, r2, lsr #4 │ │ │ │ - subseq r7, lr, r6, ror #18 │ │ │ │ + ldrdeq r5, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ + subseq r7, lr, r4, lsl sl │ │ │ │ + rsbeq r5, r0, r6, lsr #4 │ │ │ │ + subseq r7, lr, sl, ror #18 │ │ │ │ rsbeq r0, sl, r0, lsl #10 │ │ │ │ - strhteq r5, [r0], #-16 │ │ │ │ - ldrsheq r7, [lr], #-132 @ 0xffffff7c │ │ │ │ - mlseq r0, r6, r1, r5 │ │ │ │ - ldrsbeq r7, [lr], #-138 @ 0xffffff76 │ │ │ │ + strhteq r5, [r0], #-20 @ 0xffffffec │ │ │ │ + ldrsheq r7, [lr], #-136 @ 0xffffff78 │ │ │ │ + mlseq r0, sl, r1, r5 │ │ │ │ + ldrsbeq r7, [lr], #-142 @ 0xffffff72 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ pkhbtmi fp, sl, r1, lsl #1 │ │ │ │ strmi r2, [r7], -r0, lsl #8 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ @@ -503096,20 +503096,20 @@ │ │ │ │ stmdami fp, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6194478 │ │ │ │ ldr pc, [pc, -r9, asr #21]! │ │ │ │ rsbeq r0, sl, r0, lsl r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r0, sl, r8, asr #7 │ │ │ │ - rsbeq r5, r0, r8, ror #4 │ │ │ │ - strhteq r4, [r0], #-246 @ 0xffffff0a │ │ │ │ - ldrsheq r7, [lr], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r5, r0, r0, ror r1 │ │ │ │ - rsbeq r4, r0, lr, ror #30 │ │ │ │ - ldrheq r7, [lr], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq r5, r0, ip, ror #4 │ │ │ │ + strhteq r4, [r0], #-250 @ 0xffffff06 │ │ │ │ + ldrsheq r7, [lr], #-110 @ 0xffffff92 │ │ │ │ + rsbeq r5, r0, r4, ror r1 │ │ │ │ + rsbeq r4, r0, r2, ror pc │ │ │ │ + ldrheq r7, [lr], #-100 @ 0xffffff9c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 339ca8 >::_M_default_append(unsigned int)@@Base+0xb7114> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 1a3cb2c │ │ │ │ stclpl 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ bmi ffc90250 │ │ │ │ @@ -503345,37 +503345,37 @@ │ │ │ │ pkhtb pc, lr, sp, asr #17 @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ rsbeq r0, sl, r2, lsl #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r4, lr, r4, lsl r4 │ │ │ │ - subseq r4, lr, lr, ror #7 │ │ │ │ - rsbeq r4, r0, ip, lsl #29 │ │ │ │ - ldrsbeq r7, [lr], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r4, r0, r4, ror lr │ │ │ │ - ldrheq r7, [lr], #-88 @ 0xffffffa8 │ │ │ │ + subseq r4, lr, r8, lsl r4 │ │ │ │ + ldrsheq r4, [lr], #-50 @ 0xffffffce │ │ │ │ + mlseq r0, r0, lr, r4 │ │ │ │ + ldrsbeq r7, [lr], #-84 @ 0xffffffac │ │ │ │ + rsbeq r4, r0, r8, ror lr │ │ │ │ + ldrheq r7, [lr], #-92 @ 0xffffffa4 │ │ │ │ rsbeq r0, sl, r2, asr r1 │ │ │ │ - @ instruction: 0x005e4394 │ │ │ │ - strhteq r4, [r0], #-212 @ 0xffffff2c │ │ │ │ - ldrsheq r7, [lr], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq r4, r0, r4, lsl #27 │ │ │ │ - subseq r7, lr, r8, asr #9 │ │ │ │ - ldrdeq r4, [r0], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r4, r0, sl, ror #24 │ │ │ │ - subseq r7, lr, lr, lsr #7 │ │ │ │ - rsbeq r4, r0, r0, asr ip │ │ │ │ - @ instruction: 0x005e7394 │ │ │ │ - rsbeq r4, r0, r6, asr #23 │ │ │ │ - subseq r7, lr, sl, lsl #6 │ │ │ │ - rsbeq r4, r0, ip, lsr #23 │ │ │ │ - ldrsheq r7, [lr], #-32 @ 0xffffffe0 │ │ │ │ - mlseq r0, r4, fp, r4 │ │ │ │ - ldrsbeq r7, [lr], #-40 @ 0xffffffd8 │ │ │ │ + @ instruction: 0x005e4398 │ │ │ │ + strhteq r4, [r0], #-216 @ 0xffffff28 │ │ │ │ + ldrsheq r7, [lr], #-76 @ 0xffffffb4 │ │ │ │ + rsbeq r4, r0, r8, lsl #27 │ │ │ │ + subseq r7, lr, ip, asr #9 │ │ │ │ + ldrdeq r4, [r0], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r4, r0, lr, ror #24 │ │ │ │ + ldrheq r7, [lr], #-50 @ 0xffffffce │ │ │ │ + rsbeq r4, r0, r4, asr ip │ │ │ │ + @ instruction: 0x005e7398 │ │ │ │ + rsbeq r4, r0, sl, asr #23 │ │ │ │ + subseq r7, lr, lr, lsl #6 │ │ │ │ + strhteq r4, [r0], #-176 @ 0xffffff50 │ │ │ │ + ldrsheq r7, [lr], #-36 @ 0xffffffdc │ │ │ │ + mlseq r0, r8, fp, r4 │ │ │ │ + ldrsbeq r7, [lr], #-44 @ 0xffffffd4 │ │ │ │ vmax.u32 d4, d15, d16 │ │ │ │ strmi pc, [r0], fp, lsr #20 │ │ │ │ vmax.u32 d4, d15, d16 │ │ │ │ blls 73d56c │ │ │ │ strbmi r9, [r0], #-3341 @ 0xfffff2f3 │ │ │ │ beq fe63a43c │ │ │ │ blvs 33a278 >::_M_default_append(unsigned int)@@Base+0xb76e4> │ │ │ │ @@ -503739,21 +503739,21 @@ │ │ │ │ blpl 6ba810 │ │ │ │ blpl 137aaa0 │ │ │ │ blvc 3faa60 │ │ │ │ svclt 0x0000e746 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andhi r0, r0, r0 │ │ │ │ - rsbeq r4, r0, sl, asr sl │ │ │ │ - @ instruction: 0x005e719c │ │ │ │ - rsbeq r4, r0, r6, ror #23 │ │ │ │ - rsbeq r4, r0, r6, asr #22 │ │ │ │ - strdeq r4, [r0], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r4, r0, ip, lsr #11 │ │ │ │ - ldrsheq r6, [lr], #-192 @ 0xffffff40 │ │ │ │ + rsbeq r4, r0, lr, asr sl │ │ │ │ + subseq r7, lr, r0, lsr #3 │ │ │ │ + rsbeq r4, r0, sl, ror #23 │ │ │ │ + rsbeq r4, r0, sl, asr #22 │ │ │ │ + strdeq r4, [r0], #-150 @ 0xffffff6a @ │ │ │ │ + strhteq r4, [r0], #-80 @ 0xffffffb0 │ │ │ │ + ldrsheq r6, [lr], #-196 @ 0xffffff3c │ │ │ │ strcs r9, [r0, #-2324] @ 0xfffff6ec │ │ │ │ ldrls sl, [r9, #-3897]! @ 0xfffff0c7 │ │ │ │ ldrsbthi pc, [r8], r1 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x83adf000 │ │ │ │ bge 1065e60 │ │ │ │ strbmi r4, [r0, r0, lsr #12] │ │ │ │ @@ -504104,21 +504104,21 @@ │ │ │ │ vldr d9, [sp, #52] @ 0x34 │ │ │ │ vadd.f64 d7, d6, d28 │ │ │ │ stmdbls r8!, {r6, r8, r9, fp} │ │ │ │ ldrdeq pc, [ip, #-131] @ 0xffffff7d │ │ │ │ blvc 3fb010 │ │ │ │ svclt 0x0000e464 │ │ │ │ ... │ │ │ │ - rsbeq r4, r0, r4, lsr r6 │ │ │ │ - rsbeq r4, r0, sl, asr r5 │ │ │ │ - rsbeq r4, r0, r0, ror r3 │ │ │ │ - rsbeq r3, r0, r6, ror #31 │ │ │ │ - subseq r6, lr, sl, lsr #14 │ │ │ │ - rsbeq r3, r0, sl, asr #31 │ │ │ │ - subseq r6, lr, lr, lsl #14 │ │ │ │ + rsbeq r4, r0, r8, lsr r6 │ │ │ │ + rsbeq r4, r0, lr, asr r5 │ │ │ │ + rsbeq r4, r0, r4, ror r3 │ │ │ │ + rsbeq r3, r0, sl, ror #31 │ │ │ │ + subseq r6, lr, lr, lsr #14 │ │ │ │ + rsbeq r3, r0, lr, asr #31 │ │ │ │ + subseq r6, lr, r2, lsl r7 │ │ │ │ @ instruction: 0x962ae9dd │ │ │ │ @ instruction: 0xf8d59d0d │ │ │ │ @ instruction: 0xf0033148 │ │ │ │ @ instruction: 0xf8d50101 │ │ │ │ andls r3, r0, #64, 2 │ │ │ │ @ instruction: 0xf0039a12 │ │ │ │ b 12c03d8 │ │ │ │ @@ -504676,97 +504676,97 @@ │ │ │ │ ldmdami r9, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6174478 │ │ │ │ strb pc, [r8, -fp, ror #28]! @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffba6b │ │ │ │ - rsbeq r4, r0, r0, lsr #1 │ │ │ │ - ldrdeq r3, [r0], #-222 @ 0xffffff22 @ │ │ │ │ - subseq r6, lr, r8, lsr #10 │ │ │ │ - mlseq r0, r6, sp, r3 │ │ │ │ - ldrsbeq r6, [lr], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq r3, r0, r2, ror sp │ │ │ │ - ldrheq r6, [lr], #-76 @ 0xffffffb4 │ │ │ │ - ldrheq r1, [lr], #-252 @ 0xffffff04 │ │ │ │ - rsbeq r3, r0, sl, lsl #26 │ │ │ │ - subseq r6, lr, ip, asr #8 │ │ │ │ - rsbeq r3, r0, lr, ror #25 │ │ │ │ - subseq r6, lr, r0, lsr r4 │ │ │ │ - rsbeq r3, r0, lr, asr #25 │ │ │ │ - subseq r6, lr, r0, lsl r4 │ │ │ │ - strhteq r3, [r0], #-194 @ 0xffffff3e │ │ │ │ - ldrsheq r6, [lr], #-52 @ 0xffffffcc │ │ │ │ - mlseq r0, r4, ip, r3 │ │ │ │ - ldrsbeq r6, [lr], #-52 @ 0xffffffcc │ │ │ │ - rsbeq r3, r0, r0, ror ip │ │ │ │ - ldrheq r6, [lr], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq r3, r0, r0, asr ip │ │ │ │ - @ instruction: 0x005e6390 │ │ │ │ - rsbeq r3, r0, r0, lsr ip │ │ │ │ - subseq r6, lr, r2, ror r3 │ │ │ │ - rsbeq r3, r0, r4, lsl ip │ │ │ │ - subseq r6, lr, r6, asr r3 │ │ │ │ - subseq r1, lr, r8, ror #28 │ │ │ │ - rsbeq r3, r0, r0, ror #23 │ │ │ │ - subseq r6, lr, r2, lsr #6 │ │ │ │ - subseq r8, pc, r0, asr #30 │ │ │ │ - rsbeq r3, r0, r2, lsr #23 │ │ │ │ - subseq r6, lr, r4, ror #5 │ │ │ │ - rsbeq r3, r0, r2, lsr #25 │ │ │ │ - rsbeq r3, r0, lr, ror #19 │ │ │ │ - subseq r6, lr, r2, lsr r1 │ │ │ │ - rsbeq r3, r0, r4, asr #19 │ │ │ │ - subseq r6, lr, r8, lsl #2 │ │ │ │ - subseq r2, lr, sl, ror #30 │ │ │ │ - rsbeq r3, r0, ip, ror #18 │ │ │ │ - ldrheq r6, [lr], #-0 │ │ │ │ + rsbeq r4, r0, r4, lsr #1 │ │ │ │ + rsbeq r3, r0, r2, ror #27 │ │ │ │ + subseq r6, lr, ip, lsr #10 │ │ │ │ + mlseq r0, sl, sp, r3 │ │ │ │ + ldrsbeq r6, [lr], #-76 @ 0xffffffb4 │ │ │ │ + rsbeq r3, r0, r6, ror sp │ │ │ │ + subseq r6, lr, r0, asr #9 │ │ │ │ + subseq r1, lr, r0, asr #31 │ │ │ │ + rsbeq r3, r0, lr, lsl #26 │ │ │ │ + subseq r6, lr, r0, asr r4 │ │ │ │ + strdeq r3, [r0], #-194 @ 0xffffff3e @ │ │ │ │ + subseq r6, lr, r4, lsr r4 │ │ │ │ + ldrdeq r3, [r0], #-194 @ 0xffffff3e @ │ │ │ │ + subseq r6, lr, r4, lsl r4 │ │ │ │ + strhteq r3, [r0], #-198 @ 0xffffff3a │ │ │ │ + ldrsheq r6, [lr], #-56 @ 0xffffffc8 │ │ │ │ + mlseq r0, r8, ip, r3 │ │ │ │ + ldrsbeq r6, [lr], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq r3, r0, r4, ror ip │ │ │ │ + ldrheq r6, [lr], #-52 @ 0xffffffcc │ │ │ │ + rsbeq r3, r0, r4, asr ip │ │ │ │ + @ instruction: 0x005e6394 │ │ │ │ + rsbeq r3, r0, r4, lsr ip │ │ │ │ + subseq r6, lr, r6, ror r3 │ │ │ │ + rsbeq r3, r0, r8, lsl ip │ │ │ │ + subseq r6, lr, sl, asr r3 │ │ │ │ + subseq r1, lr, ip, ror #28 │ │ │ │ + rsbeq r3, r0, r4, ror #23 │ │ │ │ + subseq r6, lr, r6, lsr #6 │ │ │ │ + subseq r8, pc, r4, asr #30 │ │ │ │ + rsbeq r3, r0, r6, lsr #23 │ │ │ │ + subseq r6, lr, r8, ror #5 │ │ │ │ + rsbeq r3, r0, r6, lsr #25 │ │ │ │ + strdeq r3, [r0], #-146 @ 0xffffff6e @ │ │ │ │ + subseq r6, lr, r6, lsr r1 │ │ │ │ + rsbeq r3, r0, r8, asr #19 │ │ │ │ + subseq r6, lr, ip, lsl #2 │ │ │ │ + subseq r2, lr, lr, ror #30 │ │ │ │ + rsbeq r3, r0, r0, ror r9 │ │ │ │ + ldrheq r6, [lr], #-4 │ │ │ │ @ instruction: 0xffffb479 │ │ │ │ - rsbeq r3, r0, r6, ror #17 │ │ │ │ - subseq r6, lr, sl, lsr #32 │ │ │ │ - rsbeq r3, r0, ip, asr #17 │ │ │ │ - subseq r6, lr, r0, lsl r0 │ │ │ │ - strhteq r3, [r0], #-132 @ 0xffffff7c │ │ │ │ - ldrsheq r5, [lr], #-246 @ 0xffffff0a │ │ │ │ - mlseq r0, r6, r8, r3 │ │ │ │ - ldrsbeq r5, [lr], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r3, r0, sl, ror r8 │ │ │ │ - ldrheq r5, [lr], #-252 @ 0xffffff04 │ │ │ │ - rsbeq r3, r0, r0, ror #16 │ │ │ │ - subseq r5, lr, r2, lsr #31 │ │ │ │ - rsbeq r3, r0, r6, asr #16 │ │ │ │ - subseq r5, lr, r8, lsl #31 │ │ │ │ - rsbeq r3, r0, ip, lsr #16 │ │ │ │ - subseq r5, lr, lr, ror #30 │ │ │ │ - rsbeq r3, r0, r2, lsl r8 │ │ │ │ - subseq r5, lr, r4, asr pc │ │ │ │ - strdeq r3, [r0], #-120 @ 0xffffff88 @ │ │ │ │ - subseq r5, lr, sl, lsr pc │ │ │ │ - ldrdeq r3, [r0], #-126 @ 0xffffff82 @ │ │ │ │ - subseq r5, lr, r0, lsr #30 │ │ │ │ - strhteq r3, [r0], #-126 @ 0xffffff82 │ │ │ │ - subseq r5, lr, r0, lsl #30 │ │ │ │ - mlseq r0, r0, r7, r3 │ │ │ │ - ldrsbeq r5, [lr], #-228 @ 0xffffff1c │ │ │ │ - rsbeq r3, r0, r6, ror r7 │ │ │ │ - ldrheq r5, [lr], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r3, r0, sl, asr r7 │ │ │ │ - @ instruction: 0x005e5e9c │ │ │ │ - rsbeq r3, r0, lr, lsr r7 │ │ │ │ - subseq r5, lr, r0, lsl #29 │ │ │ │ - rsbeq r3, r0, r2, lsr #14 │ │ │ │ - subseq r5, lr, r4, ror #28 │ │ │ │ - rsbeq r3, r0, r6, lsl #14 │ │ │ │ - subseq r5, lr, r8, asr #28 │ │ │ │ - rsbeq r3, r0, sl, ror #13 │ │ │ │ - subseq r5, lr, ip, lsr #28 │ │ │ │ - rsbeq r3, r0, lr, asr #13 │ │ │ │ - subseq r5, lr, r0, lsl lr │ │ │ │ - strhteq r3, [r0], #-98 @ 0xffffff9e │ │ │ │ - ldrsheq r5, [lr], #-212 @ 0xffffff2c │ │ │ │ + rsbeq r3, r0, sl, ror #17 │ │ │ │ + subseq r6, lr, lr, lsr #32 │ │ │ │ + ldrdeq r3, [r0], #-128 @ 0xffffff80 @ │ │ │ │ + subseq r6, lr, r4, lsl r0 │ │ │ │ + strhteq r3, [r0], #-136 @ 0xffffff78 │ │ │ │ + ldrsheq r5, [lr], #-250 @ 0xffffff06 │ │ │ │ + mlseq r0, sl, r8, r3 │ │ │ │ + ldrsbeq r5, [lr], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r3, r0, lr, ror r8 │ │ │ │ + subseq r5, lr, r0, asr #31 │ │ │ │ + rsbeq r3, r0, r4, ror #16 │ │ │ │ + subseq r5, lr, r6, lsr #31 │ │ │ │ + rsbeq r3, r0, sl, asr #16 │ │ │ │ + subseq r5, lr, ip, lsl #31 │ │ │ │ + rsbeq r3, r0, r0, lsr r8 │ │ │ │ + subseq r5, lr, r2, ror pc │ │ │ │ + rsbeq r3, r0, r6, lsl r8 │ │ │ │ + subseq r5, lr, r8, asr pc │ │ │ │ + strdeq r3, [r0], #-124 @ 0xffffff84 @ │ │ │ │ + subseq r5, lr, lr, lsr pc │ │ │ │ + rsbeq r3, r0, r2, ror #15 │ │ │ │ + subseq r5, lr, r4, lsr #30 │ │ │ │ + rsbeq r3, r0, r2, asr #15 │ │ │ │ + subseq r5, lr, r4, lsl #30 │ │ │ │ + mlseq r0, r4, r7, r3 │ │ │ │ + ldrsbeq r5, [lr], #-232 @ 0xffffff18 │ │ │ │ + rsbeq r3, r0, sl, ror r7 │ │ │ │ + ldrheq r5, [lr], #-236 @ 0xffffff14 │ │ │ │ + rsbeq r3, r0, lr, asr r7 │ │ │ │ + subseq r5, lr, r0, lsr #29 │ │ │ │ + rsbeq r3, r0, r2, asr #14 │ │ │ │ + subseq r5, lr, r4, lsl #29 │ │ │ │ + rsbeq r3, r0, r6, lsr #14 │ │ │ │ + subseq r5, lr, r8, ror #28 │ │ │ │ + rsbeq r3, r0, sl, lsl #14 │ │ │ │ + subseq r5, lr, ip, asr #28 │ │ │ │ + rsbeq r3, r0, lr, ror #13 │ │ │ │ + subseq r5, lr, r0, lsr lr │ │ │ │ + ldrdeq r3, [r0], #-98 @ 0xffffff9e @ │ │ │ │ + subseq r5, lr, r4, lsl lr │ │ │ │ + strhteq r3, [r0], #-102 @ 0xffffff9a │ │ │ │ + ldrsheq r5, [lr], #-216 @ 0xffffff28 │ │ │ │ @ instruction: 0x1658f8df │ │ │ │ ldrbtmi r4, [r9], #-1624 @ 0xfffff9a8 │ │ │ │ @ instruction: 0xffa4f328 │ │ │ │ @ instruction: 0xf8dfb148 │ │ │ │ @ instruction: 0x46588650 │ │ │ │ @ instruction: 0x464144f8 │ │ │ │ blx 1f3cea0 │ │ │ │ @@ -505166,82 +505166,82 @@ │ │ │ │ tsteq r4, r3, asr #19 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf8d3699b │ │ │ │ andsvs r3, r3, ip, asr #7 │ │ │ │ blt 1d3e828 │ │ │ │ vmax.u d4, d15, d24 │ │ │ │ ubfx pc, r9, #23, #16 │ │ │ │ - rsbeq r7, r3, lr, ror #10 │ │ │ │ - subseq r8, pc, r8, lsr #31 │ │ │ │ - subseq sp, sp, ip, asr #26 │ │ │ │ - subseq r5, lr, r2, ror #27 │ │ │ │ - @ instruction: 0x005f8796 │ │ │ │ - subseq r9, pc, r8, lsr #18 │ │ │ │ - subseq r9, pc, sl, lsl r9 @ │ │ │ │ - subseq r8, pc, r0, lsr r8 @ │ │ │ │ - rsbeq r3, r0, ip, ror r4 │ │ │ │ - ldrheq r5, [lr], #-190 @ 0xffffff42 │ │ │ │ - rsbeq r3, r0, ip, asr r4 │ │ │ │ - @ instruction: 0x005e5b9e │ │ │ │ - subseq r2, lr, ip, lsl #19 │ │ │ │ - rsbeq r3, r0, r6, ror #7 │ │ │ │ - subseq r5, lr, r8, lsr #22 │ │ │ │ - rsbeq r3, r0, sl, asr #7 │ │ │ │ - subseq r5, lr, ip, lsl #22 │ │ │ │ - rsbeq r3, r0, sl, lsr #7 │ │ │ │ - subseq r5, lr, ip, ror #21 │ │ │ │ - subseq sp, pc, lr, lsl #19 │ │ │ │ - ldrdeq r3, [r0], #-46 @ 0xffffffd2 @ │ │ │ │ - subseq r5, lr, r0, lsr #20 │ │ │ │ - subseq r6, pc, r8, lsr r9 @ │ │ │ │ - rsbeq r3, r0, r8, lsr #5 │ │ │ │ - subseq r5, lr, sl, ror #19 │ │ │ │ - subseq r2, lr, ip, asr #15 │ │ │ │ - rsbeq r3, r0, r6, ror r2 │ │ │ │ - ldrheq r5, [lr], #-154 @ 0xffffff66 │ │ │ │ - rsbeq r3, r0, r6, asr #4 │ │ │ │ - subseq r5, lr, sl, lsl #19 │ │ │ │ - rsbeq r3, r0, sl, lsr #4 │ │ │ │ - subseq r5, lr, lr, ror #18 │ │ │ │ - subseq r2, lr, ip, asr r7 │ │ │ │ + rsbeq r7, r3, r2, ror r5 │ │ │ │ + subseq r8, pc, ip, lsr #31 │ │ │ │ + subseq sp, sp, r0, asr sp │ │ │ │ + subseq r5, lr, r6, ror #27 │ │ │ │ + @ instruction: 0x005f879a │ │ │ │ + subseq r9, pc, ip, lsr #18 │ │ │ │ + subseq r9, pc, lr, lsl r9 @ │ │ │ │ + subseq r8, pc, r4, lsr r8 @ │ │ │ │ + rsbeq r3, r0, r0, lsl #9 │ │ │ │ + subseq r5, lr, r2, asr #23 │ │ │ │ + rsbeq r3, r0, r0, ror #8 │ │ │ │ + subseq r5, lr, r2, lsr #23 │ │ │ │ + @ instruction: 0x005e2990 │ │ │ │ + rsbeq r3, r0, sl, ror #7 │ │ │ │ + subseq r5, lr, ip, lsr #22 │ │ │ │ + rsbeq r3, r0, lr, asr #7 │ │ │ │ + subseq r5, lr, r0, lsl fp │ │ │ │ + rsbeq r3, r0, lr, lsr #7 │ │ │ │ + ldrsheq r5, [lr], #-160 @ 0xffffff60 │ │ │ │ + @ instruction: 0x005fd992 │ │ │ │ + rsbeq r3, r0, r2, ror #5 │ │ │ │ + subseq r5, lr, r4, lsr #20 │ │ │ │ + subseq r6, pc, ip, lsr r9 @ │ │ │ │ + rsbeq r3, r0, ip, lsr #5 │ │ │ │ + subseq r5, lr, lr, ror #19 │ │ │ │ + ldrsbeq r2, [lr], #-112 @ 0xffffff90 │ │ │ │ + rsbeq r3, r0, sl, ror r2 │ │ │ │ + ldrheq r5, [lr], #-158 @ 0xffffff62 │ │ │ │ + rsbeq r3, r0, sl, asr #4 │ │ │ │ + subseq r5, lr, lr, lsl #19 │ │ │ │ + rsbeq r3, r0, lr, lsr #4 │ │ │ │ + subseq r5, lr, r2, ror r9 │ │ │ │ + subseq r2, lr, r0, ror #14 │ │ │ │ @ instruction: 0xffffc91f │ │ │ │ - rsbeq r3, r0, r2, ror #8 │ │ │ │ - rsbeq r3, r0, sl, lsl #9 │ │ │ │ - mlseq r0, r8, r1, r3 │ │ │ │ - ldrsbeq r5, [lr], #-140 @ 0xffffff74 │ │ │ │ - rsbeq r3, r0, sl, ror #2 │ │ │ │ - subseq r5, lr, lr, lsr #17 │ │ │ │ - rsbeq r3, r0, r0, lsr r1 │ │ │ │ - subseq r5, lr, r4, ror r8 │ │ │ │ - rsbeq r3, r0, r4, lsl #2 │ │ │ │ - subseq r5, lr, r8, asr #16 │ │ │ │ - ldrsheq r1, [lr], #-14 │ │ │ │ - rsbeq r3, r0, lr, asr #1 │ │ │ │ - subseq r5, lr, r2, lsl r8 │ │ │ │ - rsbeq r3, r0, r2, lsr #1 │ │ │ │ - subseq r5, lr, r6, ror #15 │ │ │ │ - rsbeq r3, r0, r6, lsl #1 │ │ │ │ - subseq r5, lr, sl, asr #15 │ │ │ │ - rsbeq r3, r0, ip, asr r0 │ │ │ │ - subseq r5, lr, r0, lsr #15 │ │ │ │ - rsbeq r3, r0, r8, lsl r3 │ │ │ │ - rsbeq r3, r0, r6, lsl r0 │ │ │ │ - subseq r5, lr, sl, asr r7 │ │ │ │ - rsbeq r2, r0, r6, ror #31 │ │ │ │ - subseq r5, lr, sl, lsr #14 │ │ │ │ - rsbeq r2, r0, sl, asr #31 │ │ │ │ - subseq r5, lr, lr, lsl #14 │ │ │ │ - rsbeq r2, r0, lr, lsr #31 │ │ │ │ - ldrsheq r5, [lr], #-98 @ 0xffffff9e │ │ │ │ - rsbeq r2, r0, lr, ror pc │ │ │ │ - subseq r5, lr, r2, asr #13 │ │ │ │ - rsbeq r2, r0, r4, asr pc │ │ │ │ - @ instruction: 0x005e5698 │ │ │ │ - rsbeq r2, r0, ip, lsr #30 │ │ │ │ - subseq r5, lr, r0, ror r6 │ │ │ │ + rsbeq r3, r0, r6, ror #8 │ │ │ │ + rsbeq r3, r0, lr, lsl #9 │ │ │ │ + mlseq r0, ip, r1, r3 │ │ │ │ + subseq r5, lr, r0, ror #17 │ │ │ │ + rsbeq r3, r0, lr, ror #2 │ │ │ │ + ldrheq r5, [lr], #-130 @ 0xffffff7e │ │ │ │ + rsbeq r3, r0, r4, lsr r1 │ │ │ │ + subseq r5, lr, r8, ror r8 │ │ │ │ + rsbeq r3, r0, r8, lsl #2 │ │ │ │ + subseq r5, lr, ip, asr #16 │ │ │ │ + subseq r1, lr, r2, lsl #2 │ │ │ │ + ldrdeq r3, [r0], #-2 @ │ │ │ │ + subseq r5, lr, r6, lsl r8 │ │ │ │ + rsbeq r3, r0, r6, lsr #1 │ │ │ │ + subseq r5, lr, sl, ror #15 │ │ │ │ + rsbeq r3, r0, sl, lsl #1 │ │ │ │ + subseq r5, lr, lr, asr #15 │ │ │ │ + rsbeq r3, r0, r0, rrx │ │ │ │ + subseq r5, lr, r4, lsr #15 │ │ │ │ + rsbeq r3, r0, ip, lsl r3 │ │ │ │ + rsbeq r3, r0, sl, lsl r0 │ │ │ │ + subseq r5, lr, lr, asr r7 │ │ │ │ + rsbeq r2, r0, sl, ror #31 │ │ │ │ + subseq r5, lr, lr, lsr #14 │ │ │ │ + rsbeq r2, r0, lr, asr #31 │ │ │ │ + subseq r5, lr, r2, lsl r7 │ │ │ │ + strhteq r2, [r0], #-242 @ 0xffffff0e │ │ │ │ + ldrsheq r5, [lr], #-102 @ 0xffffff9a │ │ │ │ + rsbeq r2, r0, r2, lsl #31 │ │ │ │ + subseq r5, lr, r6, asr #13 │ │ │ │ + rsbeq r2, r0, r8, asr pc │ │ │ │ + @ instruction: 0x005e569c │ │ │ │ + rsbeq r2, r0, r0, lsr pc │ │ │ │ + subseq r5, lr, r4, ror r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2bbe08 >::_M_default_append(unsigned int)@@Base+0x39274> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4606b093 │ │ │ │ bls 992184 │ │ │ │ @@ -505538,32 +505538,32 @@ │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ rsbeq lr, r9, r0, lsr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq lr, r9, ip, rrx │ │ │ │ - rsbeq r2, r0, r6, asr lr │ │ │ │ - subseq ip, pc, lr, lsr #9 │ │ │ │ - rsbeq r2, r0, r6, asr fp │ │ │ │ - @ instruction: 0x005e529a │ │ │ │ - rsbeq r2, r0, lr, lsr fp │ │ │ │ - subseq r5, lr, r2, lsl #5 │ │ │ │ - rsbeq r2, r0, r6, lsr #22 │ │ │ │ - subseq r5, lr, sl, ror #4 │ │ │ │ - ldrdeq r2, [r0], #-198 @ 0xffffff3a @ │ │ │ │ - strhteq r2, [r0], #-200 @ 0xffffff38 │ │ │ │ - mlseq r0, lr, r9, r2 │ │ │ │ - subseq r5, lr, r2, ror #1 │ │ │ │ - rsbeq r2, r0, r6, lsl #19 │ │ │ │ - subseq r5, lr, sl, asr #1 │ │ │ │ - rsbeq r2, r0, lr, ror #18 │ │ │ │ - ldrheq r5, [lr], #-2 │ │ │ │ - rsbeq r2, r0, r6, asr r9 │ │ │ │ - @ instruction: 0x005e509a │ │ │ │ + rsbeq r2, r0, sl, asr lr │ │ │ │ + ldrheq ip, [pc], #-66 @ │ │ │ │ + rsbeq r2, r0, sl, asr fp │ │ │ │ + @ instruction: 0x005e529e │ │ │ │ + rsbeq r2, r0, r2, asr #22 │ │ │ │ + subseq r5, lr, r6, lsl #5 │ │ │ │ + rsbeq r2, r0, sl, lsr #22 │ │ │ │ + subseq r5, lr, lr, ror #4 │ │ │ │ + ldrdeq r2, [r0], #-202 @ 0xffffff36 @ │ │ │ │ + strhteq r2, [r0], #-204 @ 0xffffff34 │ │ │ │ + rsbeq r2, r0, r2, lsr #19 │ │ │ │ + subseq r5, lr, r6, ror #1 │ │ │ │ + rsbeq r2, r0, sl, lsl #19 │ │ │ │ + subseq r5, lr, lr, asr #1 │ │ │ │ + rsbeq r2, r0, r2, ror r9 │ │ │ │ + ldrheq r5, [lr], #-6 │ │ │ │ + rsbeq r2, r0, sl, asr r9 │ │ │ │ + @ instruction: 0x005e509e │ │ │ │ ldrdne pc, [ip], -sl @ │ │ │ │ vmin.u8 d20, d13, d16 │ │ │ │ stmdacs r1, {r0, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib r8, {r1, r3, r5, r8, ip, lr, pc}^ │ │ │ │ addsmi r2, r3, #-1744830464 @ 0x98000000 │ │ │ │ @ instruction: 0xf8d8bf18 │ │ │ │ mulle r5, r4, r0 │ │ │ │ @@ -506092,47 +506092,47 @@ │ │ │ │ @ instruction: 0x709cf8d4 │ │ │ │ strge lr, [lr, #-2525] @ 0xfffff623 │ │ │ │ blcc 127d160 │ │ │ │ svclt 0x0000e659 │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ - rsbeq r2, r0, lr, ror sl │ │ │ │ - rsbeq r2, r0, lr, asr r8 │ │ │ │ - subseq r4, lr, r0, lsr #31 │ │ │ │ - rsbeq r2, r0, r8, lsl #20 │ │ │ │ - rsbeq r2, r0, r2, lsl #15 │ │ │ │ - subseq r4, lr, r4, asr #29 │ │ │ │ - rsbeq r2, r0, r6, ror #14 │ │ │ │ - subseq r4, lr, r8, lsr #29 │ │ │ │ - rsbeq r2, r0, r2, lsr #18 │ │ │ │ - ldrdeq r2, [r0], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r2, r0, r0, asr #12 │ │ │ │ - subseq r4, lr, r2, lsl #27 │ │ │ │ - rsbeq r2, r0, r2, lsr #12 │ │ │ │ - subseq r4, lr, r2, ror #26 │ │ │ │ - strdeq r2, [r0], #-94 @ 0xffffffa2 @ │ │ │ │ - subseq r4, lr, lr, lsr sp │ │ │ │ - ldrdeq r2, [r0], #-94 @ 0xffffffa2 @ │ │ │ │ - subseq r4, lr, lr, lsl sp │ │ │ │ - strhteq r2, [r0], #-92 @ 0xffffffa4 │ │ │ │ - ldrsheq r4, [lr], #-206 @ 0xffffff32 │ │ │ │ - mlseq r0, ip, r5, r2 │ │ │ │ - ldrsbeq r4, [lr], #-206 @ 0xffffff32 │ │ │ │ - rsbeq r2, r0, sl, asr r7 │ │ │ │ - rsbeq r2, r0, lr, asr r5 │ │ │ │ - @ instruction: 0x005e4c9e │ │ │ │ - strdeq r2, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ - subseq r4, lr, sl, lsr ip │ │ │ │ + rsbeq r2, r0, r2, lsl #21 │ │ │ │ + rsbeq r2, r0, r2, ror #16 │ │ │ │ + subseq r4, lr, r4, lsr #31 │ │ │ │ + rsbeq r2, r0, ip, lsl #20 │ │ │ │ + rsbeq r2, r0, r6, lsl #15 │ │ │ │ + subseq r4, lr, r8, asr #29 │ │ │ │ + rsbeq r2, r0, sl, ror #14 │ │ │ │ + subseq r4, lr, ip, lsr #29 │ │ │ │ + rsbeq r2, r0, r6, lsr #18 │ │ │ │ + ldrdeq r2, [r0], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r2, r0, r4, asr #12 │ │ │ │ + subseq r4, lr, r6, lsl #27 │ │ │ │ + rsbeq r2, r0, r6, lsr #12 │ │ │ │ + subseq r4, lr, r6, ror #26 │ │ │ │ + rsbeq r2, r0, r2, lsl #12 │ │ │ │ + subseq r4, lr, r2, asr #26 │ │ │ │ + rsbeq r2, r0, r2, ror #11 │ │ │ │ + subseq r4, lr, r2, lsr #26 │ │ │ │ + rsbeq r2, r0, r0, asr #11 │ │ │ │ + subseq r4, lr, r2, lsl #26 │ │ │ │ + rsbeq r2, r0, r0, lsr #11 │ │ │ │ + subseq r4, lr, r2, ror #25 │ │ │ │ + rsbeq r2, r0, lr, asr r7 │ │ │ │ + rsbeq r2, r0, r2, ror #10 │ │ │ │ + subseq r4, lr, r2, lsr #25 │ │ │ │ strdeq r2, [r0], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r2, r0, r2, ror #5 │ │ │ │ - subseq r4, lr, r4, lsr #20 │ │ │ │ + subseq r4, lr, lr, lsr ip │ │ │ │ + strdeq r2, [r0], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r2, r0, r6, ror #5 │ │ │ │ + subseq r4, lr, r8, lsr #20 │ │ │ │ rsbeq sl, r4, sl, asr #21 │ │ │ │ - rsbeq r2, r0, sl, ror #1 │ │ │ │ - subseq r4, lr, lr, lsr #16 │ │ │ │ + rsbeq r2, r0, lr, ror #1 │ │ │ │ + subseq r4, lr, r2, lsr r8 │ │ │ │ movwcs lr, #27093 @ 0x69d5 │ │ │ │ @ instruction: 0xf1732a01 │ │ │ │ @ instruction: 0xf6bf0300 │ │ │ │ @ instruction: 0xe757af56 │ │ │ │ ldr r2, [r0, -r6, lsl #4]! │ │ │ │ @ instruction: 0x46394891 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -506275,28 +506275,28 @@ │ │ │ │ blcs 39d584 │ │ │ │ ldmdbge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e72a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ... │ │ │ │ - rsbeq r1, r0, ip, asr #31 │ │ │ │ - subseq r4, lr, lr, lsl #14 │ │ │ │ - rsbeq r1, r0, r0, ror pc │ │ │ │ - ldrheq r4, [lr], #-100 @ 0xffffff9c │ │ │ │ - strhteq r1, [r0], #-230 @ 0xffffff1a │ │ │ │ - subseq r4, lr, r0, lsl #12 │ │ │ │ - rsbeq r1, r0, r2, lsl #29 │ │ │ │ - subseq r4, lr, r6, asr #11 │ │ │ │ - rsbeq r1, r0, lr, lsl lr │ │ │ │ - subseq r4, lr, r0, ror #10 │ │ │ │ - strdeq r1, [r0], #-222 @ 0xffffff22 @ │ │ │ │ - subseq r4, lr, r0, asr #10 │ │ │ │ - rsbeq r1, r0, r0, ror #27 │ │ │ │ - subseq r4, lr, r2, lsr #10 │ │ │ │ + ldrdeq r1, [r0], #-240 @ 0xffffff10 @ │ │ │ │ + subseq r4, lr, r2, lsl r7 │ │ │ │ + rsbeq r1, r0, r4, ror pc │ │ │ │ + ldrheq r4, [lr], #-104 @ 0xffffff98 │ │ │ │ + strhteq r1, [r0], #-234 @ 0xffffff16 │ │ │ │ + subseq r4, lr, r4, lsl #12 │ │ │ │ + rsbeq r1, r0, r6, lsl #29 │ │ │ │ + subseq r4, lr, sl, asr #11 │ │ │ │ + rsbeq r1, r0, r2, lsr #28 │ │ │ │ + subseq r4, lr, r4, ror #10 │ │ │ │ + rsbeq r1, r0, r2, lsl #28 │ │ │ │ + subseq r4, lr, r4, asr #10 │ │ │ │ + rsbeq r1, r0, r4, ror #27 │ │ │ │ + subseq r4, lr, r6, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, r3, ror #27 │ │ │ │ ldrmi r4, [fp], r3, ror #25 │ │ │ │ movwcs r4, #9341 @ 0x247d │ │ │ │ @@ -506523,22 +506523,22 @@ │ │ │ │ @ instruction: 0xf6154478 │ │ │ │ @ instruction: 0xe7effffb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq sp, r9, ip, lsr #32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq ip, [r9], #-254 @ 0xffffff02 @ │ │ │ │ - mlseq r0, lr, lr, r1 │ │ │ │ - rsbeq r1, r0, r6, asr #28 │ │ │ │ - rsbeq r1, r0, r8, lsr fp │ │ │ │ - subseq r4, lr, ip, ror r2 │ │ │ │ - strdeq r1, [r0], #-144 @ 0xffffff70 @ │ │ │ │ - subseq r4, lr, r2, lsr r1 │ │ │ │ - ldrdeq r1, [r0], #-146 @ 0xffffff6e @ │ │ │ │ - subseq r4, lr, r4, lsl r1 │ │ │ │ + rsbeq r1, r0, r2, lsr #29 │ │ │ │ + rsbeq r1, r0, sl, asr #28 │ │ │ │ + rsbeq r1, r0, ip, lsr fp │ │ │ │ + subseq r4, lr, r0, lsl #5 │ │ │ │ + strdeq r1, [r0], #-148 @ 0xffffff6c @ │ │ │ │ + subseq r4, lr, r6, lsr r1 │ │ │ │ + ldrdeq r1, [r0], #-150 @ 0xffffff6a @ │ │ │ │ + subseq r4, lr, r8, lsl r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 33d258 >::_M_default_append(unsigned int)@@Base+0xba6c4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4691b093 │ │ │ │ strcs pc, [r8], #2271 @ 0x8df │ │ │ │ @@ -506830,28 +506830,28 @@ │ │ │ │ ldc2 6, cr15, [r4, #84] @ 0x54 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e5e1 │ │ │ │ ... │ │ │ │ rsbeq ip, r9, r4, asr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq ip, r9, r2, lsl ip │ │ │ │ - rsbeq r1, r0, r8, lsl #17 │ │ │ │ - subseq r3, lr, ip, asr #31 │ │ │ │ - rsbeq r1, r0, sl, ror #16 │ │ │ │ - subseq r3, lr, lr, lsr #31 │ │ │ │ - rsbeq r1, r0, sl, lsr #20 │ │ │ │ - ldrdeq r1, [r0], #-82 @ 0xffffffae @ │ │ │ │ - subseq r3, lr, r6, lsl sp │ │ │ │ - mlseq r0, r2, r7, r1 │ │ │ │ - rsbeq r1, r0, r8, lsl #11 │ │ │ │ - subseq r3, lr, ip, asr #25 │ │ │ │ - rsbeq r1, r0, r4, lsr #10 │ │ │ │ - subseq r3, lr, r8, ror #24 │ │ │ │ - rsbeq r1, r0, r4, lsl #10 │ │ │ │ - subseq r3, lr, r6, asr #24 │ │ │ │ + rsbeq r1, r0, ip, lsl #17 │ │ │ │ + ldrsbeq r3, [lr], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r1, r0, lr, ror #16 │ │ │ │ + ldrheq r3, [lr], #-242 @ 0xffffff0e │ │ │ │ + rsbeq r1, r0, lr, lsr #20 │ │ │ │ + ldrdeq r1, [r0], #-86 @ 0xffffffaa @ │ │ │ │ + subseq r3, lr, sl, lsl sp │ │ │ │ + mlseq r0, r6, r7, r1 │ │ │ │ + rsbeq r1, r0, ip, lsl #11 │ │ │ │ + ldrsbeq r3, [lr], #-192 @ 0xffffff40 │ │ │ │ + rsbeq r1, r0, r8, lsr #10 │ │ │ │ + subseq r3, lr, ip, ror #24 │ │ │ │ + rsbeq r1, r0, r8, lsl #10 │ │ │ │ + subseq r3, lr, sl, asr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, sl, ror #24 │ │ │ │ ldrmi r4, [r9], sl, ror #18 │ │ │ │ movwcs r4, #9340 @ 0x247c │ │ │ │ @@ -506958,18 +506958,18 @@ │ │ │ │ @ instruction: 0xf6154628 │ │ │ │ blls 341678 >::_M_default_append(unsigned int)@@Base+0xbeae4> │ │ │ │ @ instruction: 0xf60fe740 │ │ │ │ svclt 0x0000e91c │ │ │ │ rsbeq ip, r9, r8, ror r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq ip, r9, r4, asr r7 │ │ │ │ - rsbeq r1, r0, r2, asr r3 │ │ │ │ - @ instruction: 0x005e3a96 │ │ │ │ - rsbeq r1, r0, r4, lsl r3 │ │ │ │ - subseq r3, lr, r0, ror #20 │ │ │ │ + rsbeq r1, r0, r6, asr r3 │ │ │ │ + @ instruction: 0x005e3a9a │ │ │ │ + rsbeq r1, r0, r8, lsl r3 │ │ │ │ + subseq r3, lr, r4, ror #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldmdbcs r8, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ smladcs r0, r8, r9, r3 │ │ │ │ @@ -507549,133 +507549,133 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ ... │ │ │ │ subsmi r0, r9, r0 │ │ │ │ andeq r0, r0, r2, lsr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mlseq r9, ip, r5, ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r0, sl, lsl #9 │ │ │ │ + rsbeq r1, r0, lr, lsl #9 │ │ │ │ @ instruction: 0xffffe459 │ │ │ │ - rsbeq r1, r0, r4, lsl #4 │ │ │ │ - rsbeq r1, r0, r6, asr r5 │ │ │ │ + rsbeq r1, r0, r8, lsl #4 │ │ │ │ + rsbeq r1, r0, sl, asr r5 │ │ │ │ @ instruction: 0xffffab35 │ │ │ │ @ instruction: 0xffffabbb │ │ │ │ @ instruction: 0xfffff471 │ │ │ │ - ldrsheq ip, [pc], #-74 @ │ │ │ │ - rsbeq r1, r0, r2, lsr #3 │ │ │ │ - subseq r3, lr, r4, ror #17 │ │ │ │ - rsbeq r1, r0, r6, lsl #3 │ │ │ │ - subseq r3, lr, r8, asr #17 │ │ │ │ + ldrsheq ip, [pc], #-78 @ │ │ │ │ + rsbeq r1, r0, r6, lsr #3 │ │ │ │ + subseq r3, lr, r8, ror #17 │ │ │ │ + rsbeq r1, r0, sl, lsl #3 │ │ │ │ + subseq r3, lr, ip, asr #17 │ │ │ │ rsbeq ip, r9, lr, asr r4 │ │ │ │ - rsbeq r1, r0, r8, asr #2 │ │ │ │ - subseq r3, lr, sl, lsl #17 │ │ │ │ + rsbeq r1, r0, ip, asr #2 │ │ │ │ + subseq r3, lr, lr, lsl #17 │ │ │ │ @ instruction: 0xffffa83d │ │ │ │ @ instruction: 0xfffffc79 │ │ │ │ - subseq ip, pc, sl, asr #8 │ │ │ │ + subseq ip, pc, lr, asr #8 │ │ │ │ @ instruction: 0xffffb205 │ │ │ │ @ instruction: 0xffffb29f │ │ │ │ @ instruction: 0xffffbf89 │ │ │ │ - subseq ip, pc, lr, lsl #8 │ │ │ │ - rsbeq r1, r0, r8, lsr #1 │ │ │ │ - subseq r3, lr, sl, ror #15 │ │ │ │ - rsbeq r1, r0, sl, lsl #1 │ │ │ │ - subseq r3, lr, ip, asr #15 │ │ │ │ + subseq ip, pc, r2, lsl r4 @ │ │ │ │ + rsbeq r1, r0, ip, lsr #1 │ │ │ │ + subseq r3, lr, lr, ror #15 │ │ │ │ + rsbeq r1, r0, lr, lsl #1 │ │ │ │ + ldrsbeq r3, [lr], #-112 @ 0xffffff90 │ │ │ │ @ instruction: 0xffffa98f │ │ │ │ @ instruction: 0xffffadf9 │ │ │ │ - subseq fp, pc, r6, lsl #7 │ │ │ │ + subseq fp, pc, sl, lsl #7 │ │ │ │ @ instruction: 0xffff8c35 │ │ │ │ @ instruction: 0xffffa397 │ │ │ │ @ instruction: 0xffffb10d │ │ │ │ @ instruction: 0xffffb15f │ │ │ │ @ instruction: 0xffffb997 │ │ │ │ - ldrdeq r9, [r2], #-70 @ 0xffffffba @ │ │ │ │ - ldrdeq r0, [r0], #-254 @ 0xffffff02 @ │ │ │ │ - subseq r3, lr, r0, lsr #14 │ │ │ │ - rsbeq r0, r0, r0, asr #31 │ │ │ │ - subseq r3, lr, r2, lsl #14 │ │ │ │ - subseq ip, pc, ip, asr #5 │ │ │ │ - rsbeq r1, r0, lr, ror #5 │ │ │ │ - rsbeq r0, r0, r6, asr pc │ │ │ │ - @ instruction: 0x005e3698 │ │ │ │ + ldrdeq r9, [r2], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r0, r0, r2, ror #31 │ │ │ │ + subseq r3, lr, r4, lsr #14 │ │ │ │ + rsbeq r0, r0, r4, asr #31 │ │ │ │ + subseq r3, lr, r6, lsl #14 │ │ │ │ + ldrsbeq ip, [pc], #-32 @ │ │ │ │ + strdeq r1, [r0], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r0, r0, sl, asr pc │ │ │ │ + @ instruction: 0x005e369c │ │ │ │ @ instruction: 0xffffae99 │ │ │ │ @ instruction: 0xffffa84b │ │ │ │ @ instruction: 0xffffa633 │ │ │ │ - subseq ip, pc, r6, asr #5 │ │ │ │ - rsbeq r0, r0, ip, ror #29 │ │ │ │ - subseq r3, lr, lr, lsr #12 │ │ │ │ - ldrdeq r0, [r0], #-224 @ 0xffffff20 @ │ │ │ │ - subseq r3, lr, r0, lsl r6 │ │ │ │ - rsbeq r0, r0, ip, lsr #29 │ │ │ │ - subseq r3, lr, ip, ror #11 │ │ │ │ + subseq ip, pc, sl, asr #5 │ │ │ │ + strdeq r0, [r0], #-224 @ 0xffffff20 @ │ │ │ │ + subseq r3, lr, r2, lsr r6 │ │ │ │ + ldrdeq r0, [r0], #-228 @ 0xffffff1c @ │ │ │ │ + subseq r3, lr, r4, lsl r6 │ │ │ │ + strhteq r0, [r0], #-224 @ 0xffffff20 │ │ │ │ + ldrsheq r3, [lr], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xffffacb7 │ │ │ │ @ instruction: 0xffffacd1 │ │ │ │ - subseq ip, pc, ip, lsr #4 │ │ │ │ - rsbeq r0, r0, r4, asr lr │ │ │ │ - @ instruction: 0x005e3596 │ │ │ │ + subseq ip, pc, r0, lsr r2 @ │ │ │ │ + rsbeq r0, r0, r8, asr lr │ │ │ │ + @ instruction: 0x005e359a │ │ │ │ @ instruction: 0xffffa179 │ │ │ │ @ instruction: 0xffffb98b │ │ │ │ @ instruction: 0xfffff48d │ │ │ │ - ldrsheq r7, [pc], #-120 @ │ │ │ │ - strdeq r0, [r0], #-212 @ 0xffffff2c @ │ │ │ │ - subseq r3, lr, r6, lsr r5 │ │ │ │ - strhteq r0, [r0], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r1, r0, r4, asr r1 │ │ │ │ - subseq ip, pc, r0, ror r1 @ │ │ │ │ - rsbeq r0, r0, r8, lsl #27 │ │ │ │ - subseq r3, lr, sl, asr #9 │ │ │ │ + ldrsheq r7, [pc], #-124 @ │ │ │ │ + strdeq r0, [r0], #-216 @ 0xffffff28 @ │ │ │ │ + subseq r3, lr, sl, lsr r5 │ │ │ │ + strhteq r0, [r0], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r1, r0, r8, asr r1 │ │ │ │ + subseq ip, pc, r4, ror r1 @ │ │ │ │ + rsbeq r0, r0, ip, lsl #27 │ │ │ │ + subseq r3, lr, lr, asr #9 │ │ │ │ @ instruction: 0xffffa075 │ │ │ │ @ instruction: 0xffffa6db │ │ │ │ - subseq ip, pc, r4, ror r1 @ │ │ │ │ - rsbeq r0, r0, ip, lsr #26 │ │ │ │ - subseq r3, lr, lr, ror #8 │ │ │ │ - subseq ip, pc, r8, lsr #2 │ │ │ │ - rsbeq r1, r0, sl, lsr #1 │ │ │ │ + subseq ip, pc, r8, ror r1 @ │ │ │ │ + rsbeq r0, r0, r0, lsr sp │ │ │ │ + subseq r3, lr, r2, ror r4 │ │ │ │ + subseq ip, pc, ip, lsr #2 │ │ │ │ + rsbeq r1, r0, lr, lsr #1 │ │ │ │ muleq r0, r9, pc @ │ │ │ │ - rsbeq r0, r0, r8, lsr #25 │ │ │ │ - subseq r3, lr, sl, ror #7 │ │ │ │ + rsbeq r0, r0, ip, lsr #25 │ │ │ │ + subseq r3, lr, lr, ror #7 │ │ │ │ @ instruction: 0xffffa113 │ │ │ │ - rsbeq r0, r0, r6, ror ip │ │ │ │ - ldrheq r3, [lr], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq r0, r0, sl, ror ip │ │ │ │ + ldrheq r3, [lr], #-60 @ 0xffffffc4 │ │ │ │ @ instruction: 0xffffb21d │ │ │ │ - rsbeq r0, r0, r4, asr #24 │ │ │ │ - subseq r3, lr, r8, lsl #7 │ │ │ │ + rsbeq r0, r0, r8, asr #24 │ │ │ │ + subseq r3, lr, ip, lsl #7 │ │ │ │ @ instruction: 0xffff9b77 │ │ │ │ - rsbeq r0, r0, r8, lsl ip │ │ │ │ - subseq r3, lr, ip, asr r3 │ │ │ │ + rsbeq r0, r0, ip, lsl ip │ │ │ │ + subseq r3, lr, r0, ror #6 │ │ │ │ @ instruction: 0xffff9933 │ │ │ │ - rsbeq r0, r0, ip, ror #23 │ │ │ │ - subseq r3, lr, r0, lsr r3 │ │ │ │ - subseq r6, pc, r0, lsl #1 │ │ │ │ - strhteq r0, [r0], #-250 @ 0xffffff06 │ │ │ │ - rsbeq r0, r0, lr, lsl #23 │ │ │ │ - ldrsbeq r3, [lr], #-34 @ 0xffffffde │ │ │ │ - subseq ip, pc, r2, lsl #1 │ │ │ │ - rsbeq r0, r0, r4, lsl #31 │ │ │ │ - rsbeq r0, r0, ip, lsr fp │ │ │ │ - subseq r3, lr, r0, lsl #5 │ │ │ │ - subseq ip, pc, r8, rrx │ │ │ │ - rsbeq r0, r0, ip, asr #30 │ │ │ │ - rsbeq r0, r0, ip, ror #21 │ │ │ │ - subseq r3, lr, r0, lsr r2 │ │ │ │ - subseq ip, pc, r2, ror r0 @ │ │ │ │ - rsbeq r0, r0, r0, lsr #30 │ │ │ │ - rsbeq r0, r0, r0, lsr #21 │ │ │ │ - subseq r3, lr, r4, ror #3 │ │ │ │ - rsbeq r0, r0, r2, lsl #30 │ │ │ │ - rsbeq r0, r0, r6, lsr #30 │ │ │ │ - rsbeq r0, r0, ip, asr sl │ │ │ │ - subseq r3, lr, r0, lsr #3 │ │ │ │ + strdeq r0, [r0], #-176 @ 0xffffff50 @ │ │ │ │ + subseq r3, lr, r4, lsr r3 │ │ │ │ + subseq r6, pc, r4, lsl #1 │ │ │ │ + strhteq r0, [r0], #-254 @ 0xffffff02 │ │ │ │ + mlseq r0, r2, fp, r0 │ │ │ │ + ldrsbeq r3, [lr], #-38 @ 0xffffffda │ │ │ │ + subseq ip, pc, r6, lsl #1 │ │ │ │ + rsbeq r0, r0, r8, lsl #31 │ │ │ │ + rsbeq r0, r0, r0, asr #22 │ │ │ │ + subseq r3, lr, r4, lsl #5 │ │ │ │ + subseq ip, pc, ip, rrx │ │ │ │ + rsbeq r0, r0, r0, asr pc │ │ │ │ + strdeq r0, [r0], #-160 @ 0xffffff60 @ │ │ │ │ + subseq r3, lr, r4, lsr r2 │ │ │ │ + subseq ip, pc, r6, ror r0 @ │ │ │ │ rsbeq r0, r0, r4, lsr #30 │ │ │ │ - strdeq r0, [r0], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r0, r0, r8, lsl #20 │ │ │ │ - subseq r3, lr, ip, asr #2 │ │ │ │ - rsbeq r0, r0, lr, ror #19 │ │ │ │ - subseq r3, lr, r2, lsr r1 │ │ │ │ - ldrdeq r0, [r0], #-148 @ 0xffffff6c @ │ │ │ │ - subseq r3, lr, r8, lsl r1 │ │ │ │ + rsbeq r0, r0, r4, lsr #21 │ │ │ │ + subseq r3, lr, r8, ror #3 │ │ │ │ + rsbeq r0, r0, r6, lsl #30 │ │ │ │ + rsbeq r0, r0, sl, lsr #30 │ │ │ │ + rsbeq r0, r0, r0, ror #20 │ │ │ │ + subseq r3, lr, r4, lsr #3 │ │ │ │ + rsbeq r0, r0, r8, lsr #30 │ │ │ │ + strdeq r0, [r0], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r0, r0, ip, lsl #20 │ │ │ │ + subseq r3, lr, r0, asr r1 │ │ │ │ + strdeq r0, [r0], #-146 @ 0xffffff6e @ │ │ │ │ + subseq r3, lr, r6, lsr r1 │ │ │ │ + ldrdeq r0, [r0], #-152 @ 0xffffff68 @ │ │ │ │ + subseq r3, lr, ip, lsl r1 │ │ │ │ @ instruction: 0xf1054ad0 │ │ │ │ ldmibmi r0, {r5, r6, r7, r8, r9}^ │ │ │ │ ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ blne ff2fe5f4 │ │ │ │ ldc 4, cr4, [pc, #484] @ 203160 │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ cdp 7, 11, cr7, cr7, cr1, {0} │ │ │ │ @@ -507876,63 +507876,63 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ stclne 13, cr9, [r9, #-332]! @ 0xfffffeb4 │ │ │ │ svccc 0x00b206b0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ bl 913f5c │ │ │ │ svccc 0x005a36e2 │ │ │ │ - subseq fp, pc, sl, ror #27 │ │ │ │ - rsbeq r0, r0, ip, asr #25 │ │ │ │ - rsbeq r0, r0, r4, lsl #15 │ │ │ │ - subseq r2, lr, r8, asr #29 │ │ │ │ - subseq fp, pc, lr, lsl #27 │ │ │ │ - rsbeq r0, r0, r0, lsr #25 │ │ │ │ - rsbeq r0, r0, ip, lsr r7 │ │ │ │ - subseq r2, lr, r0, lsl #29 │ │ │ │ - rsbeq r0, r0, r0, lsr #14 │ │ │ │ - subseq r2, lr, r2, ror #28 │ │ │ │ - rsbeq r0, r0, r4, lsl #14 │ │ │ │ - subseq r2, lr, r6, asr #28 │ │ │ │ - @ instruction: 0x005fbe96 │ │ │ │ - rsbeq r0, r0, r8, lsr ip │ │ │ │ - strhteq r0, [r0], #-106 @ 0xffffff96 │ │ │ │ - ldrsheq r2, [lr], #-222 @ 0xffffff22 │ │ │ │ - subseq fp, pc, r0, lsr pc @ │ │ │ │ - rsbeq r0, r0, r2, lsr #24 │ │ │ │ - subseq fp, pc, lr, lsr #29 │ │ │ │ - rsbeq r0, r0, r6, ror r6 │ │ │ │ - ldrheq r2, [lr], #-218 @ 0xffffff26 │ │ │ │ - subseq fp, pc, lr, ror #29 │ │ │ │ - strdeq r0, [r0], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r0, r0, r0, lsr r6 │ │ │ │ - subseq r2, lr, r4, ror sp │ │ │ │ - subseq fp, pc, ip, lsl pc @ │ │ │ │ - rsbeq r0, r0, sl, asr #23 │ │ │ │ - rsbeq r0, r0, sl, ror #11 │ │ │ │ - subseq r2, lr, lr, lsr #26 │ │ │ │ - subseq fp, pc, sl, lsr pc @ │ │ │ │ - rsbeq r0, r0, r8, lsr #23 │ │ │ │ - rsbeq r0, r0, r4, lsr #11 │ │ │ │ - subseq r2, lr, r8, ror #25 │ │ │ │ + subseq fp, pc, lr, ror #27 │ │ │ │ + ldrdeq r0, [r0], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r0, r0, r8, lsl #15 │ │ │ │ + subseq r2, lr, ip, asr #29 │ │ │ │ + @ instruction: 0x005fbd92 │ │ │ │ + rsbeq r0, r0, r4, lsr #25 │ │ │ │ + rsbeq r0, r0, r0, asr #14 │ │ │ │ + subseq r2, lr, r4, lsl #29 │ │ │ │ + rsbeq r0, r0, r4, lsr #14 │ │ │ │ + subseq r2, lr, r6, ror #28 │ │ │ │ + rsbeq r0, r0, r8, lsl #14 │ │ │ │ + subseq r2, lr, sl, asr #28 │ │ │ │ + @ instruction: 0x005fbe9a │ │ │ │ + rsbeq r0, r0, ip, lsr ip │ │ │ │ + strhteq r0, [r0], #-110 @ 0xffffff92 │ │ │ │ + subseq r2, lr, r2, lsl #28 │ │ │ │ + subseq fp, pc, r4, lsr pc @ │ │ │ │ + rsbeq r0, r0, r6, lsr #24 │ │ │ │ + ldrheq fp, [pc], #-226 @ │ │ │ │ + rsbeq r0, r0, sl, ror r6 │ │ │ │ + ldrheq r2, [lr], #-222 @ 0xffffff22 │ │ │ │ + ldrsheq fp, [pc], #-226 @ │ │ │ │ + strdeq r0, [r0], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r0, r0, r4, lsr r6 │ │ │ │ + subseq r2, lr, r8, ror sp │ │ │ │ + subseq fp, pc, r0, lsr #30 │ │ │ │ + rsbeq r0, r0, lr, asr #23 │ │ │ │ + rsbeq r0, r0, lr, ror #11 │ │ │ │ + subseq r2, lr, r2, lsr sp │ │ │ │ subseq fp, pc, lr, lsr pc @ │ │ │ │ - rsbeq r0, r0, r0, lsl #23 │ │ │ │ - rsbeq r0, r0, r8, ror #10 │ │ │ │ - subseq r2, lr, ip, lsr #25 │ │ │ │ - subseq fp, pc, r6, ror #30 │ │ │ │ - rsbeq r0, r0, r8, ror #22 │ │ │ │ - rsbeq r0, r0, ip, lsr #10 │ │ │ │ - subseq r2, lr, r0, ror ip │ │ │ │ - subseq ip, pc, lr, ror #14 │ │ │ │ - rsbeq r0, r0, ip, asr #22 │ │ │ │ - strdeq r0, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ - subseq r2, lr, r4, lsr ip │ │ │ │ - ldrsbeq ip, [pc], #-102 @ │ │ │ │ - rsbeq r0, r0, r0, lsr fp │ │ │ │ - strhteq r0, [r0], #-66 @ 0xffffffbe │ │ │ │ - ldrsheq r2, [lr], #-182 @ 0xffffff4a │ │ │ │ + rsbeq r0, r0, ip, lsr #23 │ │ │ │ + rsbeq r0, r0, r8, lsr #11 │ │ │ │ + subseq r2, lr, ip, ror #25 │ │ │ │ + subseq fp, pc, r2, asr #30 │ │ │ │ + rsbeq r0, r0, r4, lsl #23 │ │ │ │ + rsbeq r0, r0, ip, ror #10 │ │ │ │ + ldrheq r2, [lr], #-192 @ 0xffffff40 │ │ │ │ + subseq fp, pc, sl, ror #30 │ │ │ │ + rsbeq r0, r0, ip, ror #22 │ │ │ │ + rsbeq r0, r0, r0, lsr r5 │ │ │ │ + subseq r2, lr, r4, ror ip │ │ │ │ + subseq ip, pc, r2, ror r7 @ │ │ │ │ + rsbeq r0, r0, r0, asr fp │ │ │ │ + strdeq r0, [r0], #-68 @ 0xffffffbc @ │ │ │ │ + subseq r2, lr, r8, lsr ip │ │ │ │ + ldrsbeq ip, [pc], #-106 @ │ │ │ │ + rsbeq r0, r0, r4, lsr fp │ │ │ │ + strhteq r0, [r0], #-70 @ 0xffffffba │ │ │ │ + ldrsheq r2, [lr], #-186 @ 0xffffff46 │ │ │ │ tstcs r1, r0, lsl #14 │ │ │ │ @ instruction: 0xf5054ae5 │ │ │ │ stmib sp, {r1, r2, r4, r7, r8, r9, ip, sp, lr}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #14 │ │ │ │ ldrbtmi r4, [sl], #-2531 @ 0xfffff61d │ │ │ │ strvc lr, [r2, -sp, asr #19] │ │ │ │ vqshl.u32 q2, , │ │ │ │ @@ -508155,66 +508155,66 @@ │ │ │ │ ... │ │ │ │ mrrcvs 12, 2, r9, sl, cr14 │ │ │ │ svccc 0x00ddfd49 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - subseq fp, pc, r6, lsr #30 │ │ │ │ - rsbeq r0, r0, r0, lsr #20 │ │ │ │ - rsbeq r0, r0, r2, lsl #7 │ │ │ │ - subseq r2, lr, r6, asr #21 │ │ │ │ - subseq fp, pc, lr, ror #31 │ │ │ │ - rsbeq r0, r0, ip, lsl #20 │ │ │ │ - rsbeq r0, r0, ip, lsr r3 │ │ │ │ - subseq r2, lr, r0, lsl #21 │ │ │ │ - strdeq r0, [r0], #-148 @ 0xffffff6c @ │ │ │ │ - subseq ip, pc, r2 │ │ │ │ - strdeq r0, [r0], #-38 @ 0xffffffda @ │ │ │ │ - subseq r2, lr, sl, lsr sl │ │ │ │ - rsbeq r0, r0, sl, asr #19 │ │ │ │ - subseq ip, pc, r0, lsr #32 │ │ │ │ - strhteq r0, [r0], #-32 @ 0xffffffe0 │ │ │ │ - ldrsheq r2, [lr], #-148 @ 0xffffff6c │ │ │ │ - subseq ip, pc, r4, asr r1 @ │ │ │ │ - rsbeq r0, r0, r6, lsr #19 │ │ │ │ - rsbeq r0, r0, sl, ror #4 │ │ │ │ - subseq r2, lr, lr, lsr #19 │ │ │ │ - rsbeq r0, r0, r4, lsl #19 │ │ │ │ - ldrdeq r0, [r0], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r0, r0, lr, lsr #4 │ │ │ │ - subseq r2, lr, r2, ror r9 │ │ │ │ - strhteq r0, [r0], #-158 @ 0xffffff62 │ │ │ │ - rsbeq r0, r0, r4, lsl #20 │ │ │ │ - rsbeq r0, r0, r8, ror #3 │ │ │ │ - subseq r2, lr, ip, lsr #18 │ │ │ │ - rsbeq r0, r0, ip, ror #19 │ │ │ │ - rsbeq r0, r0, r2, lsr #20 │ │ │ │ - rsbeq r0, r0, r2, lsr #3 │ │ │ │ - subseq r2, lr, r6, ror #17 │ │ │ │ - rsbeq r0, r0, sl, lsl #20 │ │ │ │ - rsbeq r0, r0, r4, asr sl │ │ │ │ - rsbeq r0, r0, ip, asr r1 │ │ │ │ - subseq r2, lr, r0, lsr #17 │ │ │ │ - rsbeq r0, r0, ip, lsr sl │ │ │ │ - rsbeq r0, r0, lr, lsl #21 │ │ │ │ - rsbeq r0, r0, r6, lsl r1 │ │ │ │ - subseq r2, lr, sl, asr r8 │ │ │ │ - subseq ip, pc, lr, asr r0 @ │ │ │ │ - rsbeq r0, r0, r0, ror sl │ │ │ │ - ldrdeq r0, [r0], #-6 @ │ │ │ │ - subseq r2, lr, sl, lsl r8 │ │ │ │ - subseq ip, pc, r8, ror #1 │ │ │ │ - rsbeq r0, r0, lr, asr sl │ │ │ │ - mlseq r0, sl, r0, r0 │ │ │ │ - ldrsbeq r2, [lr], #-126 @ 0xffffff82 │ │ │ │ - subseq ip, pc, r8, ror #2 │ │ │ │ - rsbeq r0, r0, sl, asr #20 │ │ │ │ - rsbeq r0, r0, ip, asr r0 │ │ │ │ - subseq r2, lr, r0, lsr #15 │ │ │ │ + subseq fp, pc, sl, lsr #30 │ │ │ │ + rsbeq r0, r0, r4, lsr #20 │ │ │ │ + rsbeq r0, r0, r6, lsl #7 │ │ │ │ + subseq r2, lr, sl, asr #21 │ │ │ │ + ldrsheq fp, [pc], #-242 @ │ │ │ │ + rsbeq r0, r0, r0, lsl sl │ │ │ │ + rsbeq r0, r0, r0, asr #6 │ │ │ │ + subseq r2, lr, r4, lsl #21 │ │ │ │ + strdeq r0, [r0], #-152 @ 0xffffff68 @ │ │ │ │ + subseq ip, pc, r6 │ │ │ │ + strdeq r0, [r0], #-42 @ 0xffffffd6 @ │ │ │ │ + subseq r2, lr, lr, lsr sl │ │ │ │ + rsbeq r0, r0, lr, asr #19 │ │ │ │ + subseq ip, pc, r4, lsr #32 │ │ │ │ + strhteq r0, [r0], #-36 @ 0xffffffdc │ │ │ │ + ldrsheq r2, [lr], #-152 @ 0xffffff68 │ │ │ │ + subseq ip, pc, r8, asr r1 @ │ │ │ │ + rsbeq r0, r0, sl, lsr #19 │ │ │ │ + rsbeq r0, r0, lr, ror #4 │ │ │ │ + ldrheq r2, [lr], #-146 @ 0xffffff6e │ │ │ │ + rsbeq r0, r0, r8, lsl #19 │ │ │ │ + ldrdeq r0, [r0], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r0, r0, r2, lsr r2 │ │ │ │ + subseq r2, lr, r6, ror r9 │ │ │ │ + rsbeq r0, r0, r2, asr #19 │ │ │ │ + rsbeq r0, r0, r8, lsl #20 │ │ │ │ + rsbeq r0, r0, ip, ror #3 │ │ │ │ + subseq r2, lr, r0, lsr r9 │ │ │ │ + strdeq r0, [r0], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r0, r0, r6, lsr #20 │ │ │ │ + rsbeq r0, r0, r6, lsr #3 │ │ │ │ + subseq r2, lr, sl, ror #17 │ │ │ │ + rsbeq r0, r0, lr, lsl #20 │ │ │ │ + rsbeq r0, r0, r8, asr sl │ │ │ │ + rsbeq r0, r0, r0, ror #2 │ │ │ │ + subseq r2, lr, r4, lsr #17 │ │ │ │ + rsbeq r0, r0, r0, asr #20 │ │ │ │ + mlseq r0, r2, sl, r0 │ │ │ │ + rsbeq r0, r0, sl, lsl r1 │ │ │ │ + subseq r2, lr, lr, asr r8 │ │ │ │ + subseq ip, pc, r2, rrx │ │ │ │ + rsbeq r0, r0, r4, ror sl │ │ │ │ + ldrdeq r0, [r0], #-10 @ │ │ │ │ + subseq r2, lr, lr, lsl r8 │ │ │ │ + subseq ip, pc, ip, ror #1 │ │ │ │ + rsbeq r0, r0, r2, ror #20 │ │ │ │ + mlseq r0, lr, r0, r0 │ │ │ │ + subseq r2, lr, r2, ror #15 │ │ │ │ + subseq ip, pc, ip, ror #2 │ │ │ │ + rsbeq r0, r0, lr, asr #20 │ │ │ │ + rsbeq r0, r0, r0, rrx │ │ │ │ + subseq r2, lr, r4, lsr #15 │ │ │ │ @ instruction: 0xf5054a6d │ │ │ │ stmdbmi sp!, {r7, r8, r9, ip, sp, lr}^ │ │ │ │ blcs 23f2c4 │ │ │ │ ldrbtmi r9, [sl], #-0 │ │ │ │ blne 1b7ee6c │ │ │ │ ldc 4, cr4, [pc, #484] @ 2039d8 │ │ │ │ ldrtmi r0, [r0], -r6, ror #22 │ │ │ │ @@ -508316,40 +508316,40 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9ecf614 │ │ │ │ mrclt 7, 0, APSR_nzcv, cr5, cr14, {7} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - subseq ip, pc, r2, ror r0 @ │ │ │ │ - rsbeq r0, r0, r0, lsr #18 │ │ │ │ - subseq pc, pc, r0, lsl pc @ │ │ │ │ - subseq r2, lr, r4, asr r6 │ │ │ │ - subseq ip, pc, ip, lsl #1 │ │ │ │ - strdeq r0, [r0], #-134 @ 0xffffff7a @ │ │ │ │ - subseq pc, pc, sl, asr #29 │ │ │ │ - subseq r2, lr, lr, lsl #12 │ │ │ │ - subseq ip, pc, r8, ror #2 │ │ │ │ - ldrdeq r0, [r0], #-134 @ 0xffffff7a @ │ │ │ │ - subseq pc, pc, lr, lsl #29 │ │ │ │ - ldrsbeq r2, [lr], #-82 @ 0xffffffae │ │ │ │ - rsbeq r0, r0, r0, asr #17 │ │ │ │ - strdeq r0, [r0], #-134 @ 0xffffff7a @ │ │ │ │ - subseq pc, pc, r2, asr lr @ │ │ │ │ - @ instruction: 0x005e2596 │ │ │ │ - ldrdeq r0, [r0], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r0, r0, r0, asr r9 │ │ │ │ - subseq pc, pc, sl, lsl #28 │ │ │ │ - subseq r2, lr, lr, asr #10 │ │ │ │ + subseq ip, pc, r6, ror r0 @ │ │ │ │ + rsbeq r0, r0, r4, lsr #18 │ │ │ │ + subseq pc, pc, r4, lsl pc @ │ │ │ │ + subseq r2, lr, r8, asr r6 │ │ │ │ + @ instruction: 0x005fc090 │ │ │ │ + strdeq r0, [r0], #-138 @ 0xffffff76 @ │ │ │ │ + subseq pc, pc, lr, asr #29 │ │ │ │ + subseq r2, lr, r2, lsl r6 │ │ │ │ + subseq ip, pc, ip, ror #2 │ │ │ │ + ldrdeq r0, [r0], #-138 @ 0xffffff76 @ │ │ │ │ + @ instruction: 0x005ffe92 │ │ │ │ + ldrsbeq r2, [lr], #-86 @ 0xffffffaa │ │ │ │ + rsbeq r0, r0, r4, asr #17 │ │ │ │ + strdeq r0, [r0], #-138 @ 0xffffff76 @ │ │ │ │ + subseq pc, pc, r6, asr lr @ │ │ │ │ + @ instruction: 0x005e259a │ │ │ │ + ldrdeq r0, [r0], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r0, r0, r4, asr r9 │ │ │ │ + subseq pc, pc, lr, lsl #28 │ │ │ │ + subseq r2, lr, r2, asr r5 │ │ │ │ @ instruction: 0xffff84f3 │ │ │ │ @ instruction: 0xffff7a03 │ │ │ │ - rsbeq r0, r0, lr, lsr #18 │ │ │ │ - subseq pc, pc, r0, asr #27 │ │ │ │ - ldrheq pc, [pc], #-210 @ │ │ │ │ - ldrsheq r2, [lr], #-70 @ 0xffffffba │ │ │ │ + rsbeq r0, r0, r2, lsr r9 │ │ │ │ + subseq pc, pc, r4, asr #27 │ │ │ │ + ldrheq pc, [pc], #-214 @ │ │ │ │ + ldrsheq r2, [lr], #-74 @ 0xffffffb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed5ac04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -508359,16 +508359,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8d4f614 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6144478 │ │ │ │ blls 282074 >::_M_realloc_append(int const&)@@Base+0xfc4> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrsheq pc, [pc], #-200 @ │ │ │ │ - subseq r2, lr, ip, lsr r4 │ │ │ │ + ldrsheq pc, [pc], #-204 @ │ │ │ │ + subseq r2, lr, r0, asr #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrdcs pc, [r4], r0 @ │ │ │ │ ldrdne pc, [r4], r1 @ │ │ │ │ @ instruction: 0x0181f892 │ │ │ │ @ instruction: 0x3181f891 │ │ │ │ svceq 0x0003f010 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ @@ -508411,16 +508411,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf86cf614 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6144478 │ │ │ │ blls 281fa4 >::_M_realloc_append(int const&)@@Base+0xef4> │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r0, r0, r4, asr #15 │ │ │ │ - subseq r2, lr, ip, ror #6 │ │ │ │ + rsbeq r0, r0, r8, asr #15 │ │ │ │ + subseq r2, lr, r0, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed5ad20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 9c7a68 │ │ │ │ blmi 9efd50 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -508450,15 +508450,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r9, r1 │ │ │ │ @ instruction: 0xf60dbd30 │ │ │ │ svclt 0x0000ed68 │ │ │ │ rsbeq sl, r9, r2, ror #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r0, r6, lsl #15 │ │ │ │ + rsbeq r0, r0, sl, lsl #15 │ │ │ │ rsbeq sl, r9, r8, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ @ instruction: 0xf1b2460c │ │ │ │ @@ -508883,16 +508883,16 @@ │ │ │ │ adcsvs pc, r2, r9, lsl #10 │ │ │ │ blvs 23f870 │ │ │ │ blvc 2bf6a8 >::_M_default_append(unsigned int)@@Base+0x3cb14> │ │ │ │ blvc ff37fd3c │ │ │ │ blx 63fe34 │ │ │ │ str sp, [r1, -r7, asr #21]! │ │ │ │ ... │ │ │ │ - rsbeq r0, r0, r8, lsr #1 │ │ │ │ - rsbeq r0, r0, r8, ror #1 │ │ │ │ + rsbeq r0, r0, ip, lsr #1 │ │ │ │ + rsbeq r0, r0, ip, ror #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 63f744 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ bcc 63fabc │ │ │ │ addlt r6, r9, fp, asr #21 │ │ │ │ @@ -509932,41 +509932,41 @@ │ │ │ │ @ instruction: 0x460e463c │ │ │ │ str r4, [r3, r7, asr #12]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq sl, r9, r8, lsr #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sl, r9, lr, asr #5 │ │ │ │ - subseq pc, pc, r4, asr #22 │ │ │ │ + subseq pc, pc, r8, asr #22 │ │ │ │ @ instruction: 0xfffff27b │ │ │ │ - subseq pc, pc, r0, lsr sl @ │ │ │ │ - ldrsbeq r1, [lr], #-86 @ 0xffffffaa │ │ │ │ - subseq pc, pc, r2, ror #19 │ │ │ │ - subseq r1, lr, r8, lsl #11 │ │ │ │ - ldrheq pc, [pc], #-150 @ │ │ │ │ - subseq r1, lr, ip, asr r5 │ │ │ │ - @ instruction: 0x005ff998 │ │ │ │ - subseq r1, lr, lr, lsr r5 │ │ │ │ - subseq pc, pc, sl, ror r9 @ │ │ │ │ - subseq r1, lr, r0, lsr #10 │ │ │ │ - subseq pc, pc, r6, lsr #18 │ │ │ │ - subseq pc, pc, lr, lsl #17 │ │ │ │ - subseq pc, pc, sl, ror r7 @ │ │ │ │ - subseq pc, pc, r6, lsr #11 │ │ │ │ - subseq r1, lr, ip, asr #2 │ │ │ │ - subseq pc, pc, r4, ror r5 @ │ │ │ │ - subseq r1, lr, sl, lsl r1 │ │ │ │ - subseq pc, pc, r6, asr r5 @ │ │ │ │ - ldrsheq r1, [lr], #-12 │ │ │ │ + subseq pc, pc, r4, lsr sl @ │ │ │ │ + ldrsbeq r1, [lr], #-90 @ 0xffffffa6 │ │ │ │ + subseq pc, pc, r6, ror #19 │ │ │ │ + subseq r1, lr, ip, lsl #11 │ │ │ │ + ldrheq pc, [pc], #-154 @ │ │ │ │ + subseq r1, lr, r0, ror #10 │ │ │ │ + @ instruction: 0x005ff99c │ │ │ │ + subseq r1, lr, r2, asr #10 │ │ │ │ + subseq pc, pc, lr, ror r9 @ │ │ │ │ + subseq r1, lr, r4, lsr #10 │ │ │ │ + subseq pc, pc, sl, lsr #18 │ │ │ │ + @ instruction: 0x005ff892 │ │ │ │ + subseq pc, pc, lr, ror r7 @ │ │ │ │ + subseq pc, pc, sl, lsr #11 │ │ │ │ + subseq r1, lr, r0, asr r1 │ │ │ │ + subseq pc, pc, r8, ror r5 @ │ │ │ │ + subseq r1, lr, lr, lsl r1 │ │ │ │ + subseq pc, pc, sl, asr r5 @ │ │ │ │ + subseq r1, lr, r0, lsl #2 │ │ │ │ + subseq pc, pc, lr, lsr r5 @ │ │ │ │ + subseq r1, lr, r4, ror #1 │ │ │ │ subseq pc, pc, sl, lsr r5 @ │ │ │ │ - subseq r1, lr, r0, ror #1 │ │ │ │ - subseq pc, pc, r6, lsr r5 @ │ │ │ │ - subseq pc, pc, r6, lsr #8 │ │ │ │ - subseq pc, pc, ip, asr r1 @ │ │ │ │ - subseq r0, lr, r4, lsl #26 │ │ │ │ + subseq pc, pc, sl, lsr #8 │ │ │ │ + subseq pc, pc, r0, ror #2 │ │ │ │ + subseq r0, lr, r8, lsl #26 │ │ │ │ vmla.i8 d25, d0, d6 │ │ │ │ ldmdals pc, {r0, r1, r2, r5, r9, sl, sp, lr} @ │ │ │ │ @ instruction: 0xff38f37e │ │ │ │ vmax.u16 d4, d15, d16 │ │ │ │ @ instruction: 0xf8dffd91 │ │ │ │ stmdbls ip, {r2, r4, r5, r6, r7, fp, ip, sp} │ │ │ │ ldrbtmi r2, [fp], #-516 @ 0xfffffdfc │ │ │ │ @@ -510534,18 +510534,18 @@ │ │ │ │ blls 3a5cbc │ │ │ │ movwcc r9, #6668 @ 0x1a0c │ │ │ │ addsmi r9, r3, #402653184 @ 0x18000000 │ │ │ │ mcrge 4, 3, pc, cr4, cr15, {3} @ │ │ │ │ mvn r9, r9, lsr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq lr, pc, r2, ror pc @ │ │ │ │ - ldrsheq lr, [pc], #-170 @ │ │ │ │ - subseq lr, pc, lr, asr #20 │ │ │ │ - ldrsheq r0, [lr], #-84 @ 0xffffffac │ │ │ │ + subseq lr, pc, r6, ror pc @ │ │ │ │ + ldrsheq lr, [pc], #-174 @ │ │ │ │ + subseq lr, pc, r2, asr sl @ │ │ │ │ + ldrsheq r0, [lr], #-88 @ 0xffffffa8 │ │ │ │ bicsle r2, r8, r0, lsl #30 │ │ │ │ bleq 1401734 │ │ │ │ @ instruction: 0x4632991f │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ vqrdmulh.s32 d7, d14, d14 │ │ │ │ ldc 13, cr15, [sp, #100] @ 0x64 │ │ │ │ stmdacs r1, {r1, r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -510977,46 +510977,46 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrrc2 6, 1, pc, r0, cr1 @ │ │ │ │ @ instruction: 0xf06f4824 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ stc2 6, cr15, [sl, #-68] @ 0xffffffbc │ │ │ │ ldmiblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ... │ │ │ │ - subseq lr, pc, ip, lsl #12 │ │ │ │ - ldrheq r0, [lr], #-18 @ 0xffffffee │ │ │ │ - ldrsbeq lr, [pc], #-82 @ │ │ │ │ - subseq r0, lr, r8, ror r1 │ │ │ │ - subseq lr, pc, ip, lsl #11 │ │ │ │ - subseq r0, lr, r0, lsr r1 │ │ │ │ - subseq lr, pc, r8, lsr r5 @ │ │ │ │ - subseq lr, pc, r0, lsr #10 │ │ │ │ - ldrsheq lr, [pc], #-68 @ │ │ │ │ - subseq lr, pc, lr, asr r3 @ │ │ │ │ - subseq pc, sp, r2, lsl #30 │ │ │ │ - subseq lr, pc, ip, lsr #6 │ │ │ │ - ldrsbeq pc, [sp], #-228 @ 0xffffff1c @ │ │ │ │ - subseq lr, pc, r0, lsl r3 @ │ │ │ │ - ldrheq pc, [sp], #-230 @ 0xffffff1a @ │ │ │ │ - ldrsheq lr, [pc], #-38 @ │ │ │ │ - @ instruction: 0x005dfe9c │ │ │ │ - subseq lr, pc, ip, lsl r1 @ │ │ │ │ - subseq pc, sp, r4, asr #25 │ │ │ │ - ldrsbeq lr, [pc], #-4 @ │ │ │ │ - subseq lr, pc, ip, lsl #1 │ │ │ │ - subseq pc, sp, r2, lsr ip @ │ │ │ │ - subseq lr, pc, lr, rrx │ │ │ │ - subseq pc, sp, r4, lsl ip @ │ │ │ │ - subseq lr, pc, lr, asr #32 │ │ │ │ - ldrsheq pc, [sp], #-182 @ 0xffffff4a @ │ │ │ │ - subseq lr, pc, r8, lsr #32 │ │ │ │ - ldrsbeq pc, [sp], #-176 @ 0xffffff50 @ │ │ │ │ - subseq lr, pc, ip │ │ │ │ - ldrheq pc, [sp], #-180 @ 0xffffff4c @ │ │ │ │ - subseq sp, pc, ip, lsl #31 │ │ │ │ - subseq pc, sp, r2, lsr fp @ │ │ │ │ + subseq lr, pc, r0, lsl r6 @ │ │ │ │ + ldrheq r0, [lr], #-22 @ 0xffffffea │ │ │ │ + ldrsbeq lr, [pc], #-86 @ │ │ │ │ + subseq r0, lr, ip, ror r1 │ │ │ │ + @ instruction: 0x005fe590 │ │ │ │ + subseq r0, lr, r4, lsr r1 │ │ │ │ + subseq lr, pc, ip, lsr r5 @ │ │ │ │ + subseq lr, pc, r4, lsr #10 │ │ │ │ + ldrsheq lr, [pc], #-72 @ │ │ │ │ + subseq lr, pc, r2, ror #6 │ │ │ │ + subseq pc, sp, r6, lsl #30 │ │ │ │ + subseq lr, pc, r0, lsr r3 @ │ │ │ │ + ldrsbeq pc, [sp], #-232 @ 0xffffff18 @ │ │ │ │ + subseq lr, pc, r4, lsl r3 @ │ │ │ │ + ldrheq pc, [sp], #-234 @ 0xffffff16 @ │ │ │ │ + ldrsheq lr, [pc], #-42 @ │ │ │ │ + subseq pc, sp, r0, lsr #29 │ │ │ │ + subseq lr, pc, r0, lsr #2 │ │ │ │ + subseq pc, sp, r8, asr #25 │ │ │ │ + ldrsbeq lr, [pc], #-8 @ │ │ │ │ + @ instruction: 0x005fe090 │ │ │ │ + subseq pc, sp, r6, lsr ip @ │ │ │ │ + subseq lr, pc, r2, ror r0 @ │ │ │ │ + subseq pc, sp, r8, lsl ip @ │ │ │ │ + subseq lr, pc, r2, asr r0 @ │ │ │ │ + ldrsheq pc, [sp], #-186 @ 0xffffff46 @ │ │ │ │ + subseq lr, pc, ip, lsr #32 │ │ │ │ + ldrsbeq pc, [sp], #-180 @ 0xffffff4c @ │ │ │ │ + subseq lr, pc, r0, lsl r0 @ │ │ │ │ + ldrheq pc, [sp], #-184 @ 0xffffff48 @ │ │ │ │ + @ instruction: 0x005fdf90 │ │ │ │ + subseq pc, sp, r6, lsr fp @ │ │ │ │ streq pc, [r4], #2271 @ 0x8df │ │ │ │ bicseq pc, pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 143c22 │ │ │ │ ldrbteq pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ ldc2 6, cr15, [r6], #68 @ 0x44 │ │ │ │ @@ -511299,62 +511299,62 @@ │ │ │ │ @ instruction: 0x46394835 │ │ │ │ @ instruction: 0xf6114478 │ │ │ │ @ instruction: 0xf7fdfa89 │ │ │ │ svclt 0x0000bf7a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - subseq sp, pc, r4, ror #29 │ │ │ │ - subseq pc, sp, sl, lsl #21 │ │ │ │ - subseq sp, pc, lr, lsr #30 │ │ │ │ - ldrsheq sp, [pc], #-218 @ │ │ │ │ - subseq pc, sp, r2, lsr #19 │ │ │ │ - subseq sp, pc, sl, asr #28 │ │ │ │ - @ instruction: 0x005fdd94 │ │ │ │ - subseq pc, sp, sl, lsr r9 @ │ │ │ │ - subseq sp, pc, r4, ror sp @ │ │ │ │ - subseq pc, sp, sl, lsl r9 @ │ │ │ │ - subseq sp, pc, sl, asr sp @ │ │ │ │ - subseq pc, sp, r0, lsl #18 │ │ │ │ - subseq sp, pc, r0, asr #26 │ │ │ │ - subseq pc, sp, r6, ror #17 │ │ │ │ - subseq sp, pc, r6, lsr #26 │ │ │ │ - subseq pc, sp, ip, asr #17 │ │ │ │ - subseq sp, pc, sl, lsl #26 │ │ │ │ - ldrheq pc, [sp], #-128 @ 0xffffff80 @ │ │ │ │ - subseq sp, pc, sl, ror #25 │ │ │ │ - @ instruction: 0x005df892 │ │ │ │ - subseq sp, pc, ip, asr #25 │ │ │ │ - subseq pc, sp, r4, ror r8 @ │ │ │ │ - ldrheq sp, [pc], #-192 @ │ │ │ │ - subseq pc, sp, r8, asr r8 @ │ │ │ │ - @ instruction: 0x005fdc96 │ │ │ │ - subseq pc, sp, ip, lsr r8 @ │ │ │ │ - subseq sp, pc, sl, ror ip @ │ │ │ │ - subseq pc, sp, r0, lsr #16 │ │ │ │ - subseq sp, pc, ip, asr ip @ │ │ │ │ - subseq pc, sp, r4, lsl #16 │ │ │ │ - subseq sp, pc, sl, lsl #24 │ │ │ │ - ldrheq pc, [sp], #-112 @ 0xffffff90 @ │ │ │ │ - ldrsheq sp, [pc], #-176 @ │ │ │ │ - @ instruction: 0x005df796 │ │ │ │ - subseq sp, pc, r0, lsl #23 │ │ │ │ - subseq pc, sp, r6, lsr #14 │ │ │ │ - subseq sp, pc, r2, ror #22 │ │ │ │ - subseq pc, sp, sl, lsl #14 │ │ │ │ - subseq sp, pc, r4, asr #22 │ │ │ │ - subseq pc, sp, ip, ror #13 │ │ │ │ - subseq sp, pc, r2, ror #21 │ │ │ │ - subseq pc, sp, sl, lsl #13 │ │ │ │ - subseq sp, pc, r4, asr #21 │ │ │ │ - subseq pc, sp, ip, ror #12 │ │ │ │ - subseq sp, pc, r6, lsr #21 │ │ │ │ - subseq pc, sp, lr, asr #12 │ │ │ │ - subseq sp, pc, r8, lsl #21 │ │ │ │ - subseq pc, sp, r0, lsr r6 @ │ │ │ │ + subseq sp, pc, r8, ror #29 │ │ │ │ + subseq pc, sp, lr, lsl #21 │ │ │ │ + subseq sp, pc, r2, lsr pc @ │ │ │ │ + ldrsheq sp, [pc], #-222 @ │ │ │ │ + subseq pc, sp, r6, lsr #19 │ │ │ │ + subseq sp, pc, lr, asr #28 │ │ │ │ + @ instruction: 0x005fdd98 │ │ │ │ + subseq pc, sp, lr, lsr r9 @ │ │ │ │ + subseq sp, pc, r8, ror sp @ │ │ │ │ + subseq pc, sp, lr, lsl r9 @ │ │ │ │ + subseq sp, pc, lr, asr sp @ │ │ │ │ + subseq pc, sp, r4, lsl #18 │ │ │ │ + subseq sp, pc, r4, asr #26 │ │ │ │ + subseq pc, sp, sl, ror #17 │ │ │ │ + subseq sp, pc, sl, lsr #26 │ │ │ │ + ldrsbeq pc, [sp], #-128 @ 0xffffff80 @ │ │ │ │ + subseq sp, pc, lr, lsl #26 │ │ │ │ + ldrheq pc, [sp], #-132 @ 0xffffff7c @ │ │ │ │ + subseq sp, pc, lr, ror #25 │ │ │ │ + @ instruction: 0x005df896 │ │ │ │ + ldrsbeq sp, [pc], #-192 @ │ │ │ │ + subseq pc, sp, r8, ror r8 @ │ │ │ │ + ldrheq sp, [pc], #-196 @ │ │ │ │ + subseq pc, sp, ip, asr r8 @ │ │ │ │ + @ instruction: 0x005fdc9a │ │ │ │ + subseq pc, sp, r0, asr #16 │ │ │ │ + subseq sp, pc, lr, ror ip @ │ │ │ │ + subseq pc, sp, r4, lsr #16 │ │ │ │ + subseq sp, pc, r0, ror #24 │ │ │ │ + subseq pc, sp, r8, lsl #16 │ │ │ │ + subseq sp, pc, lr, lsl #24 │ │ │ │ + ldrheq pc, [sp], #-116 @ 0xffffff8c @ │ │ │ │ + ldrsheq sp, [pc], #-180 @ │ │ │ │ + @ instruction: 0x005df79a │ │ │ │ + subseq sp, pc, r4, lsl #23 │ │ │ │ + subseq pc, sp, sl, lsr #14 │ │ │ │ + subseq sp, pc, r6, ror #22 │ │ │ │ + subseq pc, sp, lr, lsl #14 │ │ │ │ + subseq sp, pc, r8, asr #22 │ │ │ │ + ldrsheq pc, [sp], #-96 @ 0xffffffa0 @ │ │ │ │ + subseq sp, pc, r6, ror #21 │ │ │ │ + subseq pc, sp, lr, lsl #13 │ │ │ │ + subseq sp, pc, r8, asr #21 │ │ │ │ + subseq pc, sp, r0, ror r6 @ │ │ │ │ + subseq sp, pc, sl, lsr #21 │ │ │ │ + subseq pc, sp, r2, asr r6 @ │ │ │ │ + subseq sp, pc, ip, lsl #21 │ │ │ │ + subseq pc, sp, r4, lsr r6 @ │ │ │ │ ldmdami ip!, {r0, r1, r2, r9, sl, lr} │ │ │ │ msreq R9_fiq, r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf958f611 │ │ │ │ @ instruction: 0x46394839 │ │ │ │ @ instruction: 0xf6114478 │ │ │ │ @ instruction: 0xf7fdfa13 │ │ │ │ @@ -511408,32 +511408,32 @@ │ │ │ │ ldmdami r6, {r2, r5, r7, r8, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf611300c │ │ │ │ ldmdami r4, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6114478 │ │ │ │ ldr pc, [r7, #2471] @ 0x9a7 │ │ │ │ - @ instruction: 0x005fd99c │ │ │ │ - subseq pc, sp, r4, asr #10 │ │ │ │ - subseq sp, pc, r2, lsl #19 │ │ │ │ - subseq pc, sp, r8, lsr #10 │ │ │ │ - subseq sp, pc, r6, ror #18 │ │ │ │ - subseq pc, sp, ip, lsl #10 │ │ │ │ - subseq sp, pc, sl, asr #18 │ │ │ │ - ldrsheq pc, [sp], #-64 @ 0xffffffc0 @ │ │ │ │ - subseq sp, pc, r0, lsr r9 @ │ │ │ │ - ldrsbeq pc, [sp], #-70 @ 0xffffffba @ │ │ │ │ - subseq sp, pc, r6, lsl r9 @ │ │ │ │ - ldrheq pc, [sp], #-76 @ 0xffffffb4 @ │ │ │ │ - ldrsheq sp, [pc], #-138 @ │ │ │ │ - subseq pc, sp, r0, lsr #9 │ │ │ │ - subseq sp, pc, r0, ror #17 │ │ │ │ - subseq pc, sp, r6, lsl #9 │ │ │ │ - subseq sp, pc, r6, asr #17 │ │ │ │ - subseq pc, sp, ip, ror #8 │ │ │ │ + subseq sp, pc, r0, lsr #19 │ │ │ │ + subseq pc, sp, r8, asr #10 │ │ │ │ + subseq sp, pc, r6, lsl #19 │ │ │ │ + subseq pc, sp, ip, lsr #10 │ │ │ │ + subseq sp, pc, sl, ror #18 │ │ │ │ + subseq pc, sp, r0, lsl r5 @ │ │ │ │ + subseq sp, pc, lr, asr #18 │ │ │ │ + ldrsheq pc, [sp], #-68 @ 0xffffffbc @ │ │ │ │ + subseq sp, pc, r4, lsr r9 @ │ │ │ │ + ldrsbeq pc, [sp], #-74 @ 0xffffffb6 @ │ │ │ │ + subseq sp, pc, sl, lsl r9 @ │ │ │ │ + subseq pc, sp, r0, asr #9 │ │ │ │ + ldrsheq sp, [pc], #-142 @ │ │ │ │ + subseq pc, sp, r4, lsr #9 │ │ │ │ + subseq sp, pc, r4, ror #17 │ │ │ │ + subseq pc, sp, sl, lsl #9 │ │ │ │ + subseq sp, pc, sl, asr #17 │ │ │ │ + subseq pc, sp, r0, ror r4 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r7], -r7, lsl #1 │ │ │ │ ldrmi r4, [ip], -r8, lsl #12 │ │ │ │ blx 7432a8 │ │ │ │ @@ -511588,17 +511588,17 @@ │ │ │ │ vldr d3, [r8, #-0] │ │ │ │ vmov.f64 d7, #66 @ 0x3e100000 0.1406250 │ │ │ │ vsqrt.f64 d23, d2 │ │ │ │ ble fec0550c │ │ │ │ stc 7, cr14, [r3, #112] @ 0x70 │ │ │ │ str r5, [pc, -r0, lsl #22] │ │ │ │ ... │ │ │ │ - subseq sp, pc, lr, lsl #13 │ │ │ │ - subseq sp, pc, ip, asr #13 │ │ │ │ - subseq pc, sp, ip, lsl r2 @ │ │ │ │ + @ instruction: 0x005fd692 │ │ │ │ + ldrsbeq sp, [pc], #-96 @ │ │ │ │ + subseq pc, sp, r0, lsr #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed5def0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ strdlt r2, [pc], ip │ │ │ │ usatcc pc, #24, pc, asr #17 @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -512043,119 +512043,119 @@ │ │ │ │ strtmi r4, [r1], -pc, ror #16 │ │ │ │ @ instruction: 0xf6104478 │ │ │ │ ldrbt pc, [r2], #3255 @ 0xcb7 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r7, r9, lr, lsl #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbeq sp, [pc], #-88 @ │ │ │ │ + ldrsbeq sp, [pc], #-92 @ │ │ │ │ @ instruction: 0xfffffd15 │ │ │ │ - ldrsbeq sp, [pc], #-108 @ │ │ │ │ - ldrsheq sp, [pc], #-106 @ │ │ │ │ + subseq sp, pc, r0, ror #13 │ │ │ │ + ldrsheq sp, [pc], #-110 @ │ │ │ │ @ instruction: 0xffffd949 │ │ │ │ - subseq sp, pc, r4, lsr #14 │ │ │ │ - ldrheq sp, [pc], #-104 @ │ │ │ │ - ldrsheq sp, [pc], #-78 @ │ │ │ │ - subseq pc, sp, r4, lsr #1 │ │ │ │ + subseq sp, pc, r8, lsr #14 │ │ │ │ + ldrheq sp, [pc], #-108 @ │ │ │ │ + subseq sp, pc, r2, lsl #10 │ │ │ │ + subseq pc, sp, r8, lsr #1 │ │ │ │ rsbeq r7, r9, sl, lsr ip │ │ │ │ - subseq sp, pc, r2, asr #9 │ │ │ │ - subseq pc, sp, r8, rrx │ │ │ │ + subseq sp, pc, r6, asr #9 │ │ │ │ + subseq pc, sp, ip, rrx │ │ │ │ andeq r0, r0, r3, lsl #15 │ │ │ │ @ instruction: 0xffffcce7 │ │ │ │ - subseq sp, pc, r6, ror r4 @ │ │ │ │ - subseq pc, sp, ip, lsl r0 @ │ │ │ │ - subseq sp, pc, r8, asr r4 @ │ │ │ │ - ldrsheq lr, [sp], #-254 @ 0xffffff02 │ │ │ │ + subseq sp, pc, sl, ror r4 @ │ │ │ │ + subseq pc, sp, r0, lsr #32 │ │ │ │ + subseq sp, pc, ip, asr r4 @ │ │ │ │ + subseq pc, sp, r2 │ │ │ │ @ instruction: 0xffffcc3b │ │ │ │ @ instruction: 0xffffcc03 │ │ │ │ - subseq sp, pc, r2, lsl r4 @ │ │ │ │ - ldrheq lr, [sp], #-248 @ 0xffffff08 │ │ │ │ - ldrsheq sp, [pc], #-52 @ │ │ │ │ - @ instruction: 0x005def9a │ │ │ │ - subseq sp, pc, r6, lsr #12 │ │ │ │ - subseq sp, pc, r0, ror #11 │ │ │ │ - subseq sp, pc, r4, lsr #7 │ │ │ │ - subseq lr, sp, sl, asr #30 │ │ │ │ - subseq sp, pc, r2, lsl #12 │ │ │ │ - subseq sp, pc, r8, lsr #12 │ │ │ │ - subseq sp, pc, r2, ror #6 │ │ │ │ - subseq lr, sp, r8, lsl #30 │ │ │ │ - subseq sp, pc, r4, asr #6 │ │ │ │ - subseq lr, sp, r8, ror #29 │ │ │ │ - subseq sp, pc, ip, lsl #12 │ │ │ │ - subseq sp, pc, r0, ror #11 │ │ │ │ - ldrsheq sp, [pc], #-40 @ │ │ │ │ - @ instruction: 0x005dee9e │ │ │ │ - ldrsbeq sp, [pc], #-42 @ │ │ │ │ - subseq lr, sp, lr, ror lr │ │ │ │ - subseq r1, pc, sl, asr #16 │ │ │ │ - ldrsbeq sp, [pc], #-80 @ │ │ │ │ - @ instruction: 0x005fd296 │ │ │ │ - subseq lr, sp, ip, lsr lr │ │ │ │ - subseq sp, pc, sl, lsr #11 │ │ │ │ - ldrsbeq sp, [pc], #-88 @ │ │ │ │ - subseq sp, pc, r2, asr #4 │ │ │ │ - subseq lr, sp, r8, ror #27 │ │ │ │ - subseq sp, pc, r8, asr r6 @ │ │ │ │ - subseq sp, pc, r8, lsr #12 │ │ │ │ - ldrheq sp, [pc], #-88 @ │ │ │ │ - ldrsheq sp, [pc], #-22 @ │ │ │ │ - @ instruction: 0x005ded9c │ │ │ │ + subseq sp, pc, r6, lsl r4 @ │ │ │ │ + ldrheq lr, [sp], #-252 @ 0xffffff04 │ │ │ │ + ldrsheq sp, [pc], #-56 @ │ │ │ │ + @ instruction: 0x005def9e │ │ │ │ + subseq sp, pc, sl, lsr #12 │ │ │ │ + subseq sp, pc, r4, ror #11 │ │ │ │ + subseq sp, pc, r8, lsr #7 │ │ │ │ + subseq lr, sp, lr, asr #30 │ │ │ │ + subseq sp, pc, r6, lsl #12 │ │ │ │ + subseq sp, pc, ip, lsr #12 │ │ │ │ + subseq sp, pc, r6, ror #6 │ │ │ │ + subseq lr, sp, ip, lsl #30 │ │ │ │ + subseq sp, pc, r8, asr #6 │ │ │ │ + subseq lr, sp, ip, ror #29 │ │ │ │ subseq sp, pc, r0, lsl r6 @ │ │ │ │ - subseq sp, pc, lr, lsr r6 @ │ │ │ │ - ldrheq sp, [pc], #-22 @ │ │ │ │ - subseq lr, sp, lr, asr sp │ │ │ │ - subseq sp, pc, lr, lsr #12 │ │ │ │ - subseq sp, pc, r4, ror #12 │ │ │ │ - subseq sp, pc, ip, ror r1 @ │ │ │ │ - subseq lr, sp, r4, lsr #26 │ │ │ │ - subseq sp, pc, r8, asr r6 @ │ │ │ │ - ldrheq sp, [pc], #-98 @ │ │ │ │ - subseq sp, pc, r2, asr #2 │ │ │ │ - subseq lr, sp, sl, ror #25 │ │ │ │ - subseq sp, pc, sl, lsr #13 │ │ │ │ - ldrsbeq sp, [pc], #-100 @ │ │ │ │ - subseq sp, pc, r8, lsl #2 │ │ │ │ - ldrheq lr, [sp], #-192 @ 0xffffff40 │ │ │ │ - subseq sp, pc, r8, asr #13 │ │ │ │ - subseq sp, pc, r6, lsl r7 @ │ │ │ │ - subseq sp, pc, lr, asr #1 │ │ │ │ - subseq lr, sp, r6, ror ip │ │ │ │ - subseq sp, pc, sl, lsl #14 │ │ │ │ - subseq sp, pc, ip, asr r7 @ │ │ │ │ - @ instruction: 0x005fd094 │ │ │ │ - subseq lr, sp, ip, lsr ip │ │ │ │ - subseq sp, pc, sl, asr #14 │ │ │ │ - subseq sp, pc, r8, lsl #15 │ │ │ │ - subseq sp, pc, r6, asr r0 @ │ │ │ │ - ldrsheq lr, [sp], #-190 @ 0xffffff42 │ │ │ │ - subseq sp, pc, r2, lsl #15 │ │ │ │ - subseq sp, pc, r4, asr #15 │ │ │ │ - subseq sp, pc, ip, lsl r0 @ │ │ │ │ - subseq lr, sp, r4, asr #23 │ │ │ │ - ldrheq sp, [pc], #-116 @ │ │ │ │ - ldrsheq sp, [pc], #-114 @ │ │ │ │ - subseq ip, pc, r2, ror #31 │ │ │ │ - subseq lr, sp, sl, lsl #23 │ │ │ │ - subseq sp, pc, r6, ror #15 │ │ │ │ - subseq sp, pc, ip, lsr #16 │ │ │ │ - subseq ip, pc, r8, lsr #31 │ │ │ │ - subseq lr, sp, r0, asr fp │ │ │ │ - subseq sp, pc, r4, lsr #16 │ │ │ │ - subseq sp, pc, r2, lsl #17 │ │ │ │ - subseq ip, pc, lr, ror #30 │ │ │ │ - subseq lr, sp, r6, lsl fp │ │ │ │ - subseq sp, pc, r8, ror #16 │ │ │ │ - subseq sp, pc, sl, lsr #17 │ │ │ │ - subseq ip, pc, sl, lsr #30 │ │ │ │ - ldrsbeq lr, [sp], #-162 @ 0xffffff5e │ │ │ │ - subseq r7, pc, r6, lsr r2 @ │ │ │ │ - @ instruction: 0x005fd890 │ │ │ │ - subseq ip, pc, r4, ror #29 │ │ │ │ - subseq lr, sp, ip, lsl #21 │ │ │ │ + subseq sp, pc, r4, ror #11 │ │ │ │ + ldrsheq sp, [pc], #-44 @ │ │ │ │ + subseq lr, sp, r2, lsr #29 │ │ │ │ + ldrsbeq sp, [pc], #-46 @ │ │ │ │ + subseq lr, sp, r2, lsl #29 │ │ │ │ + subseq r1, pc, lr, asr #16 │ │ │ │ + ldrsbeq sp, [pc], #-84 @ │ │ │ │ + @ instruction: 0x005fd29a │ │ │ │ + subseq lr, sp, r0, asr #28 │ │ │ │ + subseq sp, pc, lr, lsr #11 │ │ │ │ + ldrsbeq sp, [pc], #-92 @ │ │ │ │ + subseq sp, pc, r6, asr #4 │ │ │ │ + subseq lr, sp, ip, ror #27 │ │ │ │ + subseq sp, pc, ip, asr r6 @ │ │ │ │ + subseq sp, pc, ip, lsr #12 │ │ │ │ + ldrheq sp, [pc], #-92 @ │ │ │ │ + ldrsheq sp, [pc], #-26 @ │ │ │ │ + subseq lr, sp, r0, lsr #27 │ │ │ │ + subseq sp, pc, r4, lsl r6 @ │ │ │ │ + subseq sp, pc, r2, asr #12 │ │ │ │ + ldrheq sp, [pc], #-26 @ │ │ │ │ + subseq lr, sp, r2, ror #26 │ │ │ │ + subseq sp, pc, r2, lsr r6 @ │ │ │ │ + subseq sp, pc, r8, ror #12 │ │ │ │ + subseq sp, pc, r0, lsl #3 │ │ │ │ + subseq lr, sp, r8, lsr #26 │ │ │ │ + subseq sp, pc, ip, asr r6 @ │ │ │ │ + ldrheq sp, [pc], #-102 @ │ │ │ │ + subseq sp, pc, r6, asr #2 │ │ │ │ + subseq lr, sp, lr, ror #25 │ │ │ │ + subseq sp, pc, lr, lsr #13 │ │ │ │ + ldrsbeq sp, [pc], #-104 @ │ │ │ │ + subseq sp, pc, ip, lsl #2 │ │ │ │ + ldrheq lr, [sp], #-196 @ 0xffffff3c │ │ │ │ + subseq sp, pc, ip, asr #13 │ │ │ │ + subseq sp, pc, sl, lsl r7 @ │ │ │ │ + ldrsbeq sp, [pc], #-2 @ │ │ │ │ + subseq lr, sp, sl, ror ip │ │ │ │ + subseq sp, pc, lr, lsl #14 │ │ │ │ + subseq sp, pc, r0, ror #14 │ │ │ │ + @ instruction: 0x005fd098 │ │ │ │ + subseq lr, sp, r0, asr #24 │ │ │ │ + subseq sp, pc, lr, asr #14 │ │ │ │ + subseq sp, pc, ip, lsl #15 │ │ │ │ + subseq sp, pc, sl, asr r0 @ │ │ │ │ + subseq lr, sp, r2, lsl #24 │ │ │ │ + subseq sp, pc, r6, lsl #15 │ │ │ │ + subseq sp, pc, r8, asr #15 │ │ │ │ + subseq sp, pc, r0, lsr #32 │ │ │ │ + subseq lr, sp, r8, asr #23 │ │ │ │ + ldrheq sp, [pc], #-120 @ │ │ │ │ + ldrsheq sp, [pc], #-118 @ │ │ │ │ + subseq ip, pc, r6, ror #31 │ │ │ │ + subseq lr, sp, lr, lsl #23 │ │ │ │ + subseq sp, pc, sl, ror #15 │ │ │ │ + subseq sp, pc, r0, lsr r8 @ │ │ │ │ + subseq ip, pc, ip, lsr #31 │ │ │ │ + subseq lr, sp, r4, asr fp │ │ │ │ + subseq sp, pc, r8, lsr #16 │ │ │ │ + subseq sp, pc, r6, lsl #17 │ │ │ │ + subseq ip, pc, r2, ror pc @ │ │ │ │ + subseq lr, sp, sl, lsl fp │ │ │ │ + subseq sp, pc, ip, ror #16 │ │ │ │ + subseq sp, pc, lr, lsr #17 │ │ │ │ + subseq ip, pc, lr, lsr #30 │ │ │ │ + ldrsbeq lr, [sp], #-166 @ 0xffffff5a │ │ │ │ + subseq r7, pc, sl, lsr r2 @ │ │ │ │ + @ instruction: 0x005fd894 │ │ │ │ + subseq ip, pc, r8, ror #29 │ │ │ │ + @ instruction: 0x005dea90 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed5e7a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx fe8c55b2 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -512165,16 +512165,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 2c4e12 >::_M_default_append(unsigned int)@@Base+0x4227e> │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6104478 │ │ │ │ blls 2864d0 >::_M_default_append(unsigned int)@@Base+0x393c> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrsheq ip, [pc], #-192 @ │ │ │ │ - @ instruction: 0x005de898 │ │ │ │ + ldrsheq ip, [pc], #-196 @ │ │ │ │ + @ instruction: 0x005de89c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed5e7f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xff38f21a │ │ │ │ blvc 342c80 >::_M_default_append(unsigned int)@@Base+0xc00ec> │ │ │ │ andcs r4, r1, r3, lsl #12 │ │ │ │ @@ -512220,18 +512220,18 @@ │ │ │ │ @ instruction: 0xf60d2210 │ │ │ │ tstpcs r0, fp, lsr ip @ p-variant is OBSOLETE │ │ │ │ vmin.s16 d4, d10, d16 │ │ │ │ ldrb pc, [ip, r1, ror #29] @ │ │ │ │ svc 0x00dcf609 │ │ │ │ ldrdeq r7, [r9], #-62 @ 0xffffffc2 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sp, pc, r0, lsr #12 │ │ │ │ - subseq lr, sp, r4, lsl #16 │ │ │ │ + subseq sp, pc, r4, lsr #12 │ │ │ │ + subseq lr, sp, r8, lsl #16 │ │ │ │ mlseq r9, lr, r3, r7 │ │ │ │ - ldrsheq sp, [pc], #-88 @ │ │ │ │ + ldrsheq sp, [pc], #-92 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed5e8d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ vmax.u16 d4, d13, d6 │ │ │ │ bmi d0661c │ │ │ │ vand d18, d0, d0 │ │ │ │ @@ -512273,21 +512273,21 @@ │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffc44fc4 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - subseq sp, pc, sl, lsr #11 │ │ │ │ - subseq sp, pc, r4, asr r5 @ │ │ │ │ - subseq lr, sp, r8, lsr r7 │ │ │ │ - subseq sp, pc, r8, lsr r5 @ │ │ │ │ - subseq lr, sp, ip, lsl r7 │ │ │ │ - subseq sp, pc, ip, lsl #10 │ │ │ │ - subseq lr, sp, lr, ror #13 │ │ │ │ + subseq sp, pc, lr, lsr #11 │ │ │ │ + subseq sp, pc, r8, asr r5 @ │ │ │ │ + subseq lr, sp, ip, lsr r7 │ │ │ │ + subseq sp, pc, ip, lsr r5 @ │ │ │ │ + subseq lr, sp, r0, lsr #14 │ │ │ │ + subseq sp, pc, r0, lsl r5 @ │ │ │ │ + ldrsheq lr, [sp], #-98 @ 0xffffff9e │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ mcrls 6, 0, r4, cr7, cr13, {0} │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrsbcc pc, [r8], #134 @ 0x86 @ │ │ │ │ vldrle d18, [r3, #-0] │ │ │ │ ldrdgt pc, [r8], r6 @ │ │ │ │ bl 518ffc │ │ │ │ @@ -512927,23 +512927,23 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq r7, r9, r0, lsl #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r7, r9, sl, asr r1 │ │ │ │ - subseq sp, pc, r4, lsr r2 @ │ │ │ │ - subseq lr, sp, r6, lsl r4 │ │ │ │ - subseq sp, pc, r2, lsl r2 @ │ │ │ │ - ldrsheq lr, [sp], #-52 @ 0xffffffcc │ │ │ │ - ldrsheq sp, [pc], #-26 @ │ │ │ │ - @ instruction: 0x005fd19a │ │ │ │ - subseq ip, pc, r0, lsr #31 │ │ │ │ - subseq lr, sp, r2, lsl #3 │ │ │ │ - subseq ip, pc, r0, lsl #24 │ │ │ │ + subseq sp, pc, r8, lsr r2 @ │ │ │ │ + subseq lr, sp, sl, lsl r4 │ │ │ │ + subseq sp, pc, r6, lsl r2 @ │ │ │ │ + ldrsheq lr, [sp], #-56 @ 0xffffffc8 │ │ │ │ + ldrsheq sp, [pc], #-30 @ │ │ │ │ + @ instruction: 0x005fd19e │ │ │ │ + subseq ip, pc, r4, lsr #31 │ │ │ │ + subseq lr, sp, r6, lsl #3 │ │ │ │ + subseq ip, pc, r4, lsl #24 │ │ │ │ blge ff403cc8 │ │ │ │ blx 643dc0 │ │ │ │ mrcge 6, 6, APSR_nzcv, cr9, cr15, {7} │ │ │ │ blpl 7c3878 │ │ │ │ blvs ff243cdc │ │ │ │ @ instruction: 0xf8946871 │ │ │ │ cdp 1, 8, cr0, cr5, cr1, {4} │ │ │ │ @@ -513580,30 +513580,30 @@ │ │ │ │ vtst.8 d20, d0, d4 │ │ │ │ ldrbtmi r2, [r8], #-499 @ 0xfffffe0d │ │ │ │ @ instruction: 0xf60e300c │ │ │ │ ldmdami r2, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf60f4478 │ │ │ │ ldr pc, [r5, r9, lsr #17]! │ │ │ │ - ldrheq ip, [pc], #-30 @ │ │ │ │ - subseq sp, sp, r2, lsr #7 │ │ │ │ - subseq ip, pc, lr, lsr r1 @ │ │ │ │ - subseq sp, sp, r2, lsr #6 │ │ │ │ - subseq ip, pc, r0, lsr #2 │ │ │ │ - subseq sp, sp, r2, lsl #6 │ │ │ │ - ldrsheq ip, [pc], #-14 @ │ │ │ │ - subseq sp, sp, r0, ror #5 │ │ │ │ - subseq ip, pc, r2, ror #1 │ │ │ │ - subseq sp, sp, r4, asr #5 │ │ │ │ - subseq ip, pc, r6, asr #1 │ │ │ │ - subseq sp, sp, r8, lsr #5 │ │ │ │ - subseq ip, pc, sl, lsr #1 │ │ │ │ - subseq sp, sp, ip, lsl #5 │ │ │ │ - subseq ip, pc, lr, lsl #1 │ │ │ │ - subseq sp, sp, r0, ror r2 │ │ │ │ + subseq ip, pc, r2, asr #3 │ │ │ │ + subseq sp, sp, r6, lsr #7 │ │ │ │ + subseq ip, pc, r2, asr #2 │ │ │ │ + subseq sp, sp, r6, lsr #6 │ │ │ │ + subseq ip, pc, r4, lsr #2 │ │ │ │ + subseq sp, sp, r6, lsl #6 │ │ │ │ + subseq ip, pc, r2, lsl #2 │ │ │ │ + subseq sp, sp, r4, ror #5 │ │ │ │ + subseq ip, pc, r6, ror #1 │ │ │ │ + subseq sp, sp, r8, asr #5 │ │ │ │ + subseq ip, pc, sl, asr #1 │ │ │ │ + subseq sp, sp, ip, lsr #5 │ │ │ │ + subseq ip, pc, lr, lsr #1 │ │ │ │ + @ instruction: 0x005dd290 │ │ │ │ + @ instruction: 0x005fc092 │ │ │ │ + subseq sp, sp, r4, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed5fe4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r0, asr #31 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ strcs r3, [r5], #-3327 @ 0xfffff301 │ │ │ │ tstcs r2, sp, asr #20 │ │ │ │ @@ -513683,31 +513683,31 @@ │ │ │ │ @ instruction: 0x46214816 │ │ │ │ @ instruction: 0xf60e4478 │ │ │ │ ldr pc, [r7, r3, ror #31] │ │ │ │ stcl 6, cr15, [lr], #-32 @ 0xffffffe0 │ │ │ │ @ instruction: 0xffffec03 │ │ │ │ mlseq r9, r6, sp, r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq ip, pc, r2, lsr #32 │ │ │ │ - subseq ip, pc, r4, ror r0 @ │ │ │ │ - subseq fp, pc, lr, asr #31 │ │ │ │ - ldrheq sp, [sp], #-18 @ 0xffffffee │ │ │ │ + subseq ip, pc, r6, lsr #32 │ │ │ │ + subseq ip, pc, r8, ror r0 @ │ │ │ │ + ldrsbeq fp, [pc], #-242 @ │ │ │ │ + ldrheq sp, [sp], #-22 @ 0xffffffea │ │ │ │ rsbeq r5, r9, ip, asr #26 │ │ │ │ strdeq r0, [r0], -fp │ │ │ │ - subseq fp, pc, r4, lsl #31 │ │ │ │ - subseq sp, sp, r8, ror #2 │ │ │ │ + subseq fp, pc, r8, lsl #31 │ │ │ │ + subseq sp, sp, ip, ror #2 │ │ │ │ @ instruction: 0xffffe9bb │ │ │ │ @ instruction: 0xffffe8f5 │ │ │ │ - subseq fp, pc, r6, asr #30 │ │ │ │ - subseq sp, sp, sl, lsr #2 │ │ │ │ - subseq fp, pc, ip, lsr #30 │ │ │ │ - subseq sp, sp, r0, lsl r1 │ │ │ │ + subseq fp, pc, sl, asr #30 │ │ │ │ + subseq sp, sp, lr, lsr #2 │ │ │ │ + subseq fp, pc, r0, lsr pc @ │ │ │ │ + subseq sp, sp, r4, lsl r1 │ │ │ │ @ instruction: 0xffffe87f │ │ │ │ - subseq fp, pc, r0, lsl #30 │ │ │ │ - subseq sp, sp, r4, ror #1 │ │ │ │ + subseq fp, pc, r4, lsl #30 │ │ │ │ + subseq sp, sp, r8, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed5ffec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff26f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -513717,16 +513717,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 14, cr15, cr0, cr14, {0} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf60e4478 │ │ │ │ blls 288c8c >::_M_default_append(unsigned int)@@Base+0x60f8> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq fp, pc, r0, ror lr @ │ │ │ │ - subseq sp, sp, r4, asr r0 │ │ │ │ + subseq fp, pc, r4, ror lr @ │ │ │ │ + subseq sp, sp, r8, asr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed6003c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7ccdc4 │ │ │ │ blmi 7f505c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -513749,15 +513749,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf608bd30 │ │ │ │ svclt 0x0000ebea │ │ │ │ rsbeq r5, r9, r6, asr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq fp, pc, r6, lsr #29 │ │ │ │ + subseq fp, pc, sl, lsr #29 │ │ │ │ rsbeq r5, r9, ip, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed600b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vrhadd.s16 d2, d25, d2 │ │ │ │ strdcs pc, [r1], -r3 │ │ │ │ @@ -513794,16 +513794,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 4, cr15, cr6, cr14, {0} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf60e4478 │ │ │ │ blls 288b58 >::_M_default_append(unsigned int)@@Base+0x5fc4> │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsheq fp, [pc], #-216 @ │ │ │ │ - subseq ip, sp, r0, lsr #30 │ │ │ │ + ldrsheq fp, [pc], #-220 @ │ │ │ │ + subseq ip, sp, r4, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed6016c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrhadd.s16 d9, d9, d1 │ │ │ │ bls 287964 >::_M_default_append(unsigned int)@@Base+0x4dd0> │ │ │ │ @@ -513822,16 +513822,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 0, cr15, cr14, cr14, {0} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf60e4478 │ │ │ │ blls 288ae8 >::_M_default_append(unsigned int)@@Base+0x5f54> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - subseq fp, pc, r8, lsl #27 │ │ │ │ - ldrheq ip, [sp], #-224 @ 0xffffff20 │ │ │ │ + subseq fp, pc, ip, lsl #27 │ │ │ │ + ldrheq ip, [sp], #-228 @ 0xffffff1c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c4494 >::_M_default_append(unsigned int)@@Base+0x41900> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r9, r4, ror sp │ │ │ │ sxtab16mi r4, sl, r4, ror #24 │ │ │ │ @@ -513948,23 +513948,23 @@ │ │ │ │ stmdami lr, {r0, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 6, cr15, [r0, #56] @ 0x38 │ │ │ │ @ instruction: 0xf608e785 │ │ │ │ svclt 0x0000ea5c │ │ │ │ rsbeq r5, r9, r0, lsr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq fp, pc, r8, lsl #25 │ │ │ │ - ldrheq ip, [sp], #-208 @ 0xffffff30 │ │ │ │ + subseq fp, pc, ip, lsl #25 │ │ │ │ + ldrheq ip, [sp], #-212 @ 0xffffff2c │ │ │ │ rsbeq r5, r9, sl, asr #18 │ │ │ │ - subseq fp, pc, r6, asr #23 │ │ │ │ - subseq ip, sp, lr, ror #25 │ │ │ │ - subseq fp, pc, lr, lsr #23 │ │ │ │ - ldrsbeq ip, [sp], #-198 @ 0xffffff3a │ │ │ │ - @ instruction: 0x005fbb96 │ │ │ │ - ldrheq ip, [sp], #-206 @ 0xffffff32 │ │ │ │ + subseq fp, pc, sl, asr #23 │ │ │ │ + ldrsheq ip, [sp], #-194 @ 0xffffff3e │ │ │ │ + ldrheq fp, [pc], #-178 @ │ │ │ │ + ldrsbeq ip, [sp], #-202 @ 0xffffff36 │ │ │ │ + @ instruction: 0x005fbb9a │ │ │ │ + subseq ip, sp, r2, asr #25 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c46a8 >::_M_default_append(unsigned int)@@Base+0x41b14> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strpl pc, [r0, #-2271] @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb092 │ │ │ │ @@ -514286,37 +514286,37 @@ │ │ │ │ @ instruction: 0xf04f481c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx d46f36 │ │ │ │ svclt 0x0000e7ee │ │ │ │ rsbeq r5, r9, r8, lsl #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r5, [r9], #-120 @ 0xffffff88 @ │ │ │ │ - ldrsheq fp, [pc], #-148 @ │ │ │ │ - subseq fp, pc, r6, ror #17 │ │ │ │ - subseq ip, sp, lr, lsl #20 │ │ │ │ - subseq fp, pc, r8, asr #17 │ │ │ │ - ldrsheq ip, [sp], #-144 @ 0xffffff70 │ │ │ │ - subseq fp, pc, ip, lsr #17 │ │ │ │ - ldrsbeq ip, [sp], #-148 @ 0xffffff6c │ │ │ │ - subseq fp, pc, r8, lsl r8 @ │ │ │ │ - subseq ip, sp, r0, asr #18 │ │ │ │ - ldrsheq fp, [pc], #-124 @ │ │ │ │ - subseq ip, sp, r4, lsr #18 │ │ │ │ - subseq fp, pc, r6, ror #14 │ │ │ │ - subseq ip, sp, lr, lsl #17 │ │ │ │ - subseq fp, pc, r4, lsr r7 @ │ │ │ │ - subseq ip, sp, ip, asr r8 │ │ │ │ - ldrsheq fp, [pc], #-96 @ │ │ │ │ - subseq fp, pc, r6, asr #13 │ │ │ │ - @ instruction: 0x005fb690 │ │ │ │ - ldrheq ip, [sp], #-120 @ 0xffffff88 │ │ │ │ - subseq fp, pc, r0, ror r6 @ │ │ │ │ - @ instruction: 0x005dc796 │ │ │ │ - subseq fp, pc, r0, asr r6 @ │ │ │ │ - subseq ip, sp, r6, ror r7 │ │ │ │ + ldrsheq fp, [pc], #-152 @ │ │ │ │ + subseq fp, pc, sl, ror #17 │ │ │ │ + subseq ip, sp, r2, lsl sl │ │ │ │ + subseq fp, pc, ip, asr #17 │ │ │ │ + ldrsheq ip, [sp], #-148 @ 0xffffff6c │ │ │ │ + ldrheq fp, [pc], #-128 @ │ │ │ │ + ldrsbeq ip, [sp], #-152 @ 0xffffff68 │ │ │ │ + subseq fp, pc, ip, lsl r8 @ │ │ │ │ + subseq ip, sp, r4, asr #18 │ │ │ │ + subseq fp, pc, r0, lsl #16 │ │ │ │ + subseq ip, sp, r8, lsr #18 │ │ │ │ + subseq fp, pc, sl, ror #14 │ │ │ │ + @ instruction: 0x005dc892 │ │ │ │ + subseq fp, pc, r8, lsr r7 @ │ │ │ │ + subseq ip, sp, r0, ror #16 │ │ │ │ + ldrsheq fp, [pc], #-100 @ │ │ │ │ + subseq fp, pc, sl, asr #13 │ │ │ │ + @ instruction: 0x005fb694 │ │ │ │ + ldrheq ip, [sp], #-124 @ 0xffffff84 │ │ │ │ + subseq fp, pc, r4, ror r6 @ │ │ │ │ + @ instruction: 0x005dc79a │ │ │ │ + subseq fp, pc, r4, asr r6 @ │ │ │ │ + subseq ip, sp, sl, ror r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed60970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2cd658 │ │ │ │ blmi fe2f59b0 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -514446,45 +514446,45 @@ │ │ │ │ @ instruction: 0xf04f4824 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9ecf60e │ │ │ │ @ instruction: 0xf607e748 │ │ │ │ svclt 0x0000ee78 │ │ │ │ mlseq r9, r2, r2, r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq fp, pc, lr, ror r5 @ │ │ │ │ + subseq fp, pc, r2, lsl #11 │ │ │ │ @ instruction: 0xfffffa39 │ │ │ │ - subseq fp, pc, sl, lsl #11 │ │ │ │ - ldrheq fp, [pc], #-80 @ │ │ │ │ + subseq fp, pc, lr, lsl #11 │ │ │ │ + ldrheq fp, [pc], #-84 @ │ │ │ │ andeq r0, r0, r9, lsl r2 │ │ │ │ - subseq fp, pc, sl, lsr r5 @ │ │ │ │ - subseq ip, sp, r2, ror #12 │ │ │ │ + subseq fp, pc, lr, lsr r5 @ │ │ │ │ + subseq ip, sp, r6, ror #12 │ │ │ │ strdeq r5, [r9], #-28 @ 0xffffffe4 @ │ │ │ │ - subseq fp, pc, r6, lsl #10 │ │ │ │ - subseq ip, sp, lr, lsr #12 │ │ │ │ + subseq fp, pc, sl, lsl #10 │ │ │ │ + subseq ip, sp, r2, lsr r6 │ │ │ │ @ instruction: 0xfffff715 │ │ │ │ @ instruction: 0xfffff6ab │ │ │ │ - subseq fp, pc, r8, asr #9 │ │ │ │ - ldrsheq ip, [sp], #-80 @ 0xffffffb0 │ │ │ │ - subseq fp, pc, lr, lsr #9 │ │ │ │ - ldrsbeq ip, [sp], #-86 @ 0xffffffaa │ │ │ │ + subseq fp, pc, ip, asr #9 │ │ │ │ + ldrsheq ip, [sp], #-84 @ 0xffffffac │ │ │ │ + ldrheq fp, [pc], #-66 @ │ │ │ │ + ldrsbeq ip, [sp], #-90 @ 0xffffffa6 │ │ │ │ @ instruction: 0xfffff625 │ │ │ │ @ instruction: 0xfffff5f7 │ │ │ │ - subseq fp, pc, r0, ror r4 @ │ │ │ │ - @ instruction: 0x005dc598 │ │ │ │ - subseq fp, pc, r6, asr r4 @ │ │ │ │ - subseq ip, sp, lr, ror r5 │ │ │ │ + subseq fp, pc, r4, ror r4 @ │ │ │ │ + @ instruction: 0x005dc59c │ │ │ │ + subseq fp, pc, sl, asr r4 @ │ │ │ │ + subseq ip, sp, r2, lsl #11 │ │ │ │ @ instruction: 0xfffff535 │ │ │ │ - subseq fp, pc, sl, lsr #8 │ │ │ │ - subseq ip, sp, r2, asr r5 │ │ │ │ - subseq r9, pc, r8, ror r1 @ │ │ │ │ - subseq fp, pc, r2, ror #8 │ │ │ │ - subseq fp, pc, lr, ror #7 │ │ │ │ - subseq ip, sp, r6, lsl r5 │ │ │ │ - ldrsbeq fp, [pc], #-48 @ │ │ │ │ - ldrsheq ip, [sp], #-70 @ 0xffffffba │ │ │ │ + subseq fp, pc, lr, lsr #8 │ │ │ │ + subseq ip, sp, r6, asr r5 │ │ │ │ + subseq r9, pc, ip, ror r1 @ │ │ │ │ + subseq fp, pc, r6, ror #8 │ │ │ │ + ldrsheq fp, [pc], #-50 @ │ │ │ │ + subseq ip, sp, sl, lsl r5 │ │ │ │ + ldrsbeq fp, [pc], #-52 @ │ │ │ │ + ldrsheq ip, [sp], #-74 @ 0xffffffb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed60c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 5, pc, cr6, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -514494,16 +514494,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8cef60e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf60e4478 │ │ │ │ blls 288068 >::_M_default_append(unsigned int)@@Base+0x54d4> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq fp, pc, r8, lsl #6 │ │ │ │ - subseq ip, sp, r0, lsr r4 │ │ │ │ + subseq fp, pc, ip, lsl #6 │ │ │ │ + subseq ip, sp, r4, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed60c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 74da04 │ │ │ │ blmi 775c78 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -514523,15 +514523,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf607bd10 │ │ │ │ svclt 0x0000edde │ │ │ │ rsbeq r4, r9, r6, lsr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq fp, pc, r0, lsr r3 @ │ │ │ │ + subseq fp, pc, r4, lsr r3 @ │ │ │ │ rsbeq r4, r9, r4, ror pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ @ instruction: 0x460d485a │ │ │ │ @@ -514623,26 +514623,26 @@ │ │ │ │ ldmdami r1, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf88af60e │ │ │ │ @ instruction: 0xf607e7a9 │ │ │ │ svclt 0x0000ed16 │ │ │ │ rsbeq r4, r9, ip, lsr #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq fp, pc, lr, ror #4 │ │ │ │ - ldrsheq ip, [sp], #-38 @ 0xffffffda │ │ │ │ - subseq fp, pc, r4, asr r2 @ │ │ │ │ - ldrsbeq ip, [sp], #-44 @ 0xffffffd4 │ │ │ │ + subseq fp, pc, r2, ror r2 @ │ │ │ │ + ldrsheq ip, [sp], #-42 @ 0xffffffd6 │ │ │ │ + subseq fp, pc, r8, asr r2 @ │ │ │ │ + subseq ip, sp, r0, ror #5 │ │ │ │ rsbeq r4, r9, r6, ror lr │ │ │ │ - subseq fp, pc, r0, lsl #4 │ │ │ │ - ldrsbeq fp, [pc], #-26 @ │ │ │ │ - subseq ip, sp, r2, ror #4 │ │ │ │ - subseq fp, pc, r2, asr #3 │ │ │ │ - subseq ip, sp, sl, asr #4 │ │ │ │ - subseq fp, pc, sl, lsr #3 │ │ │ │ - subseq ip, sp, r2, lsr r2 │ │ │ │ + subseq fp, pc, r4, lsl #4 │ │ │ │ + ldrsbeq fp, [pc], #-30 @ │ │ │ │ + subseq ip, sp, r6, ror #4 │ │ │ │ + subseq fp, pc, r6, asr #3 │ │ │ │ + subseq ip, sp, lr, asr #4 │ │ │ │ + subseq fp, pc, lr, lsr #3 │ │ │ │ + subseq ip, sp, r6, lsr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed60e88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ vmax.s16 d4, d8, d13 │ │ │ │ stmdavs r3, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -514674,18 +514674,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff66f60d │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf60e4478 │ │ │ │ blls 287d98 >::_M_default_append(unsigned int)@@Base+0x5204> │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrsheq fp, [pc], #-10 @ │ │ │ │ - subseq ip, sp, r2, lsl #3 │ │ │ │ - ldrsbeq fp, [pc], #-8 @ │ │ │ │ - subseq ip, sp, r0, ror #2 │ │ │ │ + ldrsheq fp, [pc], #-14 @ │ │ │ │ + subseq ip, sp, r6, lsl #3 │ │ │ │ + ldrsbeq fp, [pc], #-12 @ │ │ │ │ + subseq ip, sp, r4, ror #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed60f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ blx fe7c65a6 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -514777,18 +514777,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 9, cr15, cr8, cr13, {0} │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf60d4478 │ │ │ │ blls 289bfc >::_M_default_append(unsigned int)@@Base+0x7068> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - subseq sl, pc, lr, asr pc @ │ │ │ │ - subseq fp, sp, r6, ror #31 │ │ │ │ - subseq sl, pc, ip, lsr pc @ │ │ │ │ - subseq fp, sp, r4, asr #31 │ │ │ │ + subseq sl, pc, r2, ror #30 │ │ │ │ + subseq fp, sp, sl, ror #31 │ │ │ │ + subseq sl, pc, r0, asr #30 │ │ │ │ + subseq fp, sp, r8, asr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1a48208 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf8df4608 │ │ │ │ @ instruction: 0xf8df18a8 │ │ │ │ @@ -515343,109 +515343,109 @@ │ │ │ │ blx dc7fac │ │ │ │ strtmi r4, [r1], -r3, ror #16 │ │ │ │ @ instruction: 0xf60d4478 │ │ │ │ @ instruction: 0xf7fffae9 │ │ │ │ svclt 0x0000bbcd │ │ │ │ rsbeq r4, r9, r6, lsr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, pc, ip, asr #29 │ │ │ │ - subseq fp, sp, r2, asr pc │ │ │ │ + ldrsbeq sl, [pc], #-224 @ │ │ │ │ + subseq fp, sp, r6, asr pc │ │ │ │ rsbeq r4, r9, r8, ror #21 │ │ │ │ - subseq sl, pc, lr, asr #28 │ │ │ │ - ldrsbeq fp, [sp], #-228 @ 0xffffff1c │ │ │ │ - subseq sl, pc, sl, lsl lr @ │ │ │ │ - subseq fp, sp, r0, lsr #29 │ │ │ │ - ldrsheq sl, [pc], #-210 @ │ │ │ │ - subseq fp, sp, r8, ror lr │ │ │ │ - subseq sl, pc, r8, ror #27 │ │ │ │ - subseq sl, pc, sl, lsl #27 │ │ │ │ - subseq fp, sp, r0, lsl lr │ │ │ │ - subseq sl, pc, ip, ror #26 │ │ │ │ - ldrsheq fp, [sp], #-210 @ 0xffffff2e │ │ │ │ - subseq sl, pc, r0, lsr sp @ │ │ │ │ - ldrheq fp, [sp], #-214 @ 0xffffff2a │ │ │ │ - ldrsheq sl, [pc], #-202 @ │ │ │ │ - subseq fp, sp, r0, lsl #27 │ │ │ │ - subseq sl, pc, r2, asr #25 │ │ │ │ - subseq fp, sp, r8, asr #26 │ │ │ │ - subseq sl, pc, r8, lsl #25 │ │ │ │ - subseq fp, sp, lr, lsl #26 │ │ │ │ - subseq sl, pc, r8, asr #24 │ │ │ │ - subseq fp, sp, lr, asr #25 │ │ │ │ - subseq sl, pc, r2, lsl #24 │ │ │ │ - subseq sl, pc, r0, asr #22 │ │ │ │ - subseq fp, sp, r6, asr #23 │ │ │ │ - ldrsheq r7, [sp], #-104 @ 0xffffff98 │ │ │ │ - subseq sl, pc, r4, lsl #22 │ │ │ │ - subseq fp, sp, sl, lsl #23 │ │ │ │ - subseq sl, pc, r6, ror #21 │ │ │ │ - subseq fp, sp, ip, ror #22 │ │ │ │ - subseq sl, pc, r8, asr #21 │ │ │ │ - subseq fp, sp, lr, asr #22 │ │ │ │ - @ instruction: 0x005eca9e │ │ │ │ - @ instruction: 0x005faa96 │ │ │ │ - subseq fp, sp, ip, lsl fp │ │ │ │ - subseq sl, pc, sl, ror sl @ │ │ │ │ - ldrsheq fp, [sp], #-174 @ 0xffffff52 │ │ │ │ - subseq sl, pc, r8, asr sl @ │ │ │ │ - ldrsbeq fp, [sp], #-172 @ 0xffffff54 │ │ │ │ - ldrsheq r7, [sp], #-80 @ 0xffffffb0 │ │ │ │ - subseq sl, pc, r4, lsr #20 │ │ │ │ - subseq fp, sp, sl, lsr #21 │ │ │ │ - ldrsbeq ip, [lr], #-156 @ 0xffffff64 │ │ │ │ - ldrsheq sl, [pc], #-148 @ │ │ │ │ - subseq fp, sp, sl, ror sl │ │ │ │ - subseq r8, sp, r0, ror #17 │ │ │ │ - subseq sl, pc, r4, asr #19 │ │ │ │ - subseq fp, sp, sl, asr #20 │ │ │ │ - subseq r8, sp, r0, ror r8 │ │ │ │ - @ instruction: 0x005fa994 │ │ │ │ - subseq fp, sp, sl, lsl sl │ │ │ │ - subseq ip, lr, r0, lsl #19 │ │ │ │ - subseq sl, pc, r6, ror #18 │ │ │ │ - subseq fp, sp, lr, ror #19 │ │ │ │ - subseq r8, sp, r2, asr #16 │ │ │ │ - subseq sl, pc, ip, lsr r9 @ │ │ │ │ - subseq fp, sp, r4, asr #19 │ │ │ │ - subseq r8, sp, ip, lsr #15 │ │ │ │ - subseq sl, pc, r2, lsl r9 @ │ │ │ │ - @ instruction: 0x005db99a │ │ │ │ - subseq ip, lr, r6, lsr #17 │ │ │ │ - subseq sl, pc, r8, ror #17 │ │ │ │ - subseq fp, sp, r0, ror r9 │ │ │ │ - subseq r8, sp, r8, ror #15 │ │ │ │ - ldrheq sl, [pc], #-142 @ │ │ │ │ - subseq fp, sp, r6, asr #18 │ │ │ │ - subseq r8, sp, lr, asr #15 │ │ │ │ - @ instruction: 0x005fa894 │ │ │ │ - subseq fp, sp, ip, lsl r9 │ │ │ │ - ldrsheq r0, [pc], #-214 @ │ │ │ │ - subseq sl, pc, r8, lsr #16 │ │ │ │ - ldrheq fp, [sp], #-128 @ 0xffffff80 │ │ │ │ - subseq sl, pc, r2, lsl #16 │ │ │ │ - subseq fp, sp, sl, lsl #17 │ │ │ │ - subseq sl, pc, r6, ror #15 │ │ │ │ - subseq fp, sp, lr, ror #16 │ │ │ │ - subseq r8, sp, sl, lsr #14 │ │ │ │ - subseq sl, pc, r8, lsr #15 │ │ │ │ - subseq fp, sp, r0, lsr r8 │ │ │ │ - subseq sl, pc, ip, ror r7 @ │ │ │ │ - subseq fp, sp, r4, lsl #16 │ │ │ │ - subseq sl, pc, ip, lsr r7 @ │ │ │ │ - subseq fp, sp, r4, asr #15 │ │ │ │ - subseq sl, pc, r0, lsr #14 │ │ │ │ - subseq fp, sp, r8, lsr #15 │ │ │ │ - ldrsbeq r8, [sp], #-80 @ 0xffffffb0 │ │ │ │ - subseq sl, pc, r8, ror #13 │ │ │ │ - subseq fp, sp, r0, ror r7 │ │ │ │ + subseq sl, pc, r2, asr lr @ │ │ │ │ + ldrsbeq fp, [sp], #-232 @ 0xffffff18 │ │ │ │ + subseq sl, pc, lr, lsl lr @ │ │ │ │ + subseq fp, sp, r4, lsr #29 │ │ │ │ + ldrsheq sl, [pc], #-214 @ │ │ │ │ + subseq fp, sp, ip, ror lr │ │ │ │ + subseq sl, pc, ip, ror #27 │ │ │ │ + subseq sl, pc, lr, lsl #27 │ │ │ │ + subseq fp, sp, r4, lsl lr │ │ │ │ + subseq sl, pc, r0, ror sp @ │ │ │ │ + ldrsheq fp, [sp], #-214 @ 0xffffff2a │ │ │ │ + subseq sl, pc, r4, lsr sp @ │ │ │ │ + ldrheq fp, [sp], #-218 @ 0xffffff26 │ │ │ │ + ldrsheq sl, [pc], #-206 @ │ │ │ │ + subseq fp, sp, r4, lsl #27 │ │ │ │ + subseq sl, pc, r6, asr #25 │ │ │ │ + subseq fp, sp, ip, asr #26 │ │ │ │ + subseq sl, pc, ip, lsl #25 │ │ │ │ + subseq fp, sp, r2, lsl sp │ │ │ │ + subseq sl, pc, ip, asr #24 │ │ │ │ + ldrsbeq fp, [sp], #-194 @ 0xffffff3e │ │ │ │ + subseq sl, pc, r6, lsl #24 │ │ │ │ + subseq sl, pc, r4, asr #22 │ │ │ │ + subseq fp, sp, sl, asr #23 │ │ │ │ + ldrsheq r7, [sp], #-108 @ 0xffffff94 │ │ │ │ + subseq sl, pc, r8, lsl #22 │ │ │ │ + subseq fp, sp, lr, lsl #23 │ │ │ │ + subseq sl, pc, sl, ror #21 │ │ │ │ + subseq fp, sp, r0, ror fp │ │ │ │ + subseq sl, pc, ip, asr #21 │ │ │ │ + subseq fp, sp, r2, asr fp │ │ │ │ + subseq ip, lr, r2, lsr #21 │ │ │ │ + @ instruction: 0x005faa9a │ │ │ │ + subseq fp, sp, r0, lsr #22 │ │ │ │ + subseq sl, pc, lr, ror sl @ │ │ │ │ + subseq fp, sp, r2, lsl #22 │ │ │ │ + subseq sl, pc, ip, asr sl @ │ │ │ │ + subseq fp, sp, r0, ror #21 │ │ │ │ + ldrsheq r7, [sp], #-84 @ 0xffffffac │ │ │ │ + subseq sl, pc, r8, lsr #20 │ │ │ │ + subseq fp, sp, lr, lsr #21 │ │ │ │ + subseq ip, lr, r0, ror #19 │ │ │ │ + ldrsheq sl, [pc], #-152 @ │ │ │ │ + subseq fp, sp, lr, ror sl │ │ │ │ + subseq r8, sp, r4, ror #17 │ │ │ │ + subseq sl, pc, r8, asr #19 │ │ │ │ + subseq fp, sp, lr, asr #20 │ │ │ │ + subseq r8, sp, r4, ror r8 │ │ │ │ + @ instruction: 0x005fa998 │ │ │ │ + subseq fp, sp, lr, lsl sl │ │ │ │ + subseq ip, lr, r4, lsl #19 │ │ │ │ + subseq sl, pc, sl, ror #18 │ │ │ │ + ldrsheq fp, [sp], #-146 @ 0xffffff6e │ │ │ │ + subseq r8, sp, r6, asr #16 │ │ │ │ + subseq sl, pc, r0, asr #18 │ │ │ │ + subseq fp, sp, r8, asr #19 │ │ │ │ + ldrheq r8, [sp], #-112 @ 0xffffff90 │ │ │ │ + subseq sl, pc, r6, lsl r9 @ │ │ │ │ + @ instruction: 0x005db99e │ │ │ │ + subseq ip, lr, sl, lsr #17 │ │ │ │ + subseq sl, pc, ip, ror #17 │ │ │ │ + subseq fp, sp, r4, ror r9 │ │ │ │ + subseq r8, sp, ip, ror #15 │ │ │ │ + subseq sl, pc, r2, asr #17 │ │ │ │ + subseq fp, sp, sl, asr #18 │ │ │ │ + ldrsbeq r8, [sp], #-114 @ 0xffffff8e │ │ │ │ + @ instruction: 0x005fa898 │ │ │ │ + subseq fp, sp, r0, lsr #18 │ │ │ │ + ldrsheq r0, [pc], #-218 @ │ │ │ │ + subseq sl, pc, ip, lsr #16 │ │ │ │ + ldrheq fp, [sp], #-132 @ 0xffffff7c │ │ │ │ + subseq sl, pc, r6, lsl #16 │ │ │ │ + subseq fp, sp, lr, lsl #17 │ │ │ │ + subseq sl, pc, sl, ror #15 │ │ │ │ + subseq fp, sp, r2, ror r8 │ │ │ │ + subseq r8, sp, lr, lsr #14 │ │ │ │ + subseq sl, pc, ip, lsr #15 │ │ │ │ + subseq fp, sp, r4, lsr r8 │ │ │ │ + subseq sl, pc, r0, lsl #15 │ │ │ │ + subseq fp, sp, r8, lsl #16 │ │ │ │ + subseq sl, pc, r0, asr #14 │ │ │ │ + subseq fp, sp, r8, asr #15 │ │ │ │ + subseq sl, pc, r4, lsr #14 │ │ │ │ + subseq fp, sp, ip, lsr #15 │ │ │ │ + ldrsbeq r8, [sp], #-84 @ 0xffffffac │ │ │ │ subseq sl, pc, ip, ror #13 │ │ │ │ - subseq sl, pc, r8, lsr #13 │ │ │ │ - subseq fp, sp, r0, lsr r7 │ │ │ │ - subseq sl, pc, r8, ror #12 │ │ │ │ - ldrsheq fp, [sp], #-96 @ 0xffffffa0 │ │ │ │ + subseq fp, sp, r4, ror r7 │ │ │ │ + ldrsheq sl, [pc], #-96 @ │ │ │ │ + subseq sl, pc, ip, lsr #13 │ │ │ │ + subseq fp, sp, r4, lsr r7 │ │ │ │ + subseq sl, pc, ip, ror #12 │ │ │ │ + ldrsheq fp, [sp], #-100 @ 0xffffff9c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c5dcc >::_M_default_append(unsigned int)@@Base+0x43238> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 1c1c180 │ │ │ │ blmi 1c1c390 │ │ │ │ @@ -515549,23 +515549,23 @@ │ │ │ │ strtmi r4, [r9], -pc, lsl #16 │ │ │ │ @ instruction: 0xf60d4478 │ │ │ │ ldr pc, [lr, pc, asr #18]! │ │ │ │ ldcl 6, cr15, [sl, #24] │ │ │ │ ... │ │ │ │ rsbeq r4, r9, r8, ror #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq sl, [pc], #-52 @ │ │ │ │ - subseq fp, sp, ip, lsr r4 │ │ │ │ + ldrheq sl, [pc], #-56 @ │ │ │ │ + subseq fp, sp, r0, asr #8 │ │ │ │ ldrdeq r3, [r9], #-246 @ 0xffffff0a @ │ │ │ │ - subseq sl, pc, sl, ror #6 │ │ │ │ - ldrsheq fp, [sp], #-50 @ 0xffffffce │ │ │ │ - subseq sl, pc, r0, asr r3 @ │ │ │ │ - ldrsbeq fp, [sp], #-56 @ 0xffffffc8 │ │ │ │ - subseq sl, pc, r4, lsr r3 @ │ │ │ │ - ldrheq fp, [sp], #-60 @ 0xffffffc4 │ │ │ │ + subseq sl, pc, lr, ror #6 │ │ │ │ + ldrsheq fp, [sp], #-54 @ 0xffffffca │ │ │ │ + subseq sl, pc, r4, asr r3 @ │ │ │ │ + ldrsbeq fp, [sp], #-60 @ 0xffffffc4 │ │ │ │ + subseq sl, pc, r8, lsr r3 @ │ │ │ │ + subseq fp, sp, r0, asr #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c5fb0 >::_M_default_append(unsigned int)@@Base+0x4341c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 1ddc360 │ │ │ │ blmi 1ddc37c │ │ │ │ @@ -515676,23 +515676,23 @@ │ │ │ │ strbmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf60d4478 │ │ │ │ ldr pc, [r3, pc, asr #16] │ │ │ │ ldcl 6, cr15, [sl], {6} │ │ │ │ ... │ │ │ │ rsbeq r3, r9, r4, lsl #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, pc, lr, lsl #4 │ │ │ │ - @ instruction: 0x005db296 │ │ │ │ + subseq sl, pc, r2, lsl r2 @ │ │ │ │ + @ instruction: 0x005db29a │ │ │ │ rsbeq r3, r9, ip, lsr #28 │ │ │ │ - subseq sl, pc, sl, ror r1 @ │ │ │ │ - subseq fp, sp, r2, lsl #4 │ │ │ │ - subseq sl, pc, lr, asr #2 │ │ │ │ - ldrsbeq fp, [sp], #-22 @ 0xffffffea │ │ │ │ - subseq sl, pc, r4, lsr r1 @ │ │ │ │ - ldrheq fp, [sp], #-28 @ 0xffffffe4 │ │ │ │ + subseq sl, pc, lr, ror r1 @ │ │ │ │ + subseq fp, sp, r6, lsl #4 │ │ │ │ + subseq sl, pc, r2, asr r1 @ │ │ │ │ + ldrsbeq fp, [sp], #-26 @ 0xffffffe6 │ │ │ │ + subseq sl, pc, r8, lsr r1 @ │ │ │ │ + subseq fp, sp, r0, asr #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c61b0 >::_M_default_append(unsigned int)@@Base+0x4361c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r0], fp, lsl #1 │ │ │ │ @ instruction: 0x46994a71 │ │ │ │ @@ -515807,28 +515807,28 @@ │ │ │ │ cdp2 6, 8, cr15, cr10, cr12, {0} │ │ │ │ @ instruction: 0x46214812 │ │ │ │ @ instruction: 0xf60c4478 │ │ │ │ strb pc, [r6, -r5, asr #30] @ │ │ │ │ bl ff6486e8 │ │ │ │ rsbeq r3, r9, r0, lsl #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x005fa090 │ │ │ │ - subseq fp, sp, r8, lsl r1 │ │ │ │ + @ instruction: 0x005fa094 │ │ │ │ + subseq fp, sp, ip, lsl r1 │ │ │ │ strhteq r3, [r9], #-194 @ 0xffffff3e │ │ │ │ - subseq sl, pc, r8, asr #2 │ │ │ │ - ldrheq sl, [pc], #-12 @ │ │ │ │ - subseq sl, pc, r0, lsl r1 @ │ │ │ │ - ldrheq r9, [pc], #-242 @ │ │ │ │ - subseq fp, sp, sl, lsr r0 │ │ │ │ - subseq r9, pc, r0, ror #31 │ │ │ │ - subseq r9, pc, sl, asr #30 │ │ │ │ - ldrsbeq sl, [sp], #-242 @ 0xffffff0e │ │ │ │ - ldrsbeq r9, [pc], #-254 @ │ │ │ │ - subseq r9, pc, r0, lsr #30 │ │ │ │ - subseq sl, sp, r8, lsr #31 │ │ │ │ + subseq sl, pc, ip, asr #2 │ │ │ │ + subseq sl, pc, r0, asr #1 │ │ │ │ + subseq sl, pc, r4, lsl r1 @ │ │ │ │ + ldrheq r9, [pc], #-246 @ │ │ │ │ + subseq fp, sp, lr, lsr r0 │ │ │ │ + subseq r9, pc, r4, ror #31 │ │ │ │ + subseq r9, pc, lr, asr #30 │ │ │ │ + ldrsbeq sl, [sp], #-246 @ 0xffffff0a │ │ │ │ + subseq r9, pc, r2, ror #31 │ │ │ │ + subseq r9, pc, r4, lsr #30 │ │ │ │ + subseq sl, sp, ip, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1a49250 │ │ │ │ @ instruction: 0xf2ad4af9 │ │ │ │ blmi 5e518 │ │ │ │ ldrbtmi r2, [sl], #-1024 @ 0xfffffc00 │ │ │ │ @@ -516077,40 +516077,40 @@ │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 6, cr15, [sl, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0xf606e686 │ │ │ │ svclt 0x0000e9b6 │ │ │ │ rsbeq r3, r9, r6, ror #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsheq r9, [pc], #-248 @ │ │ │ │ - subseq r9, pc, sl, lsr #28 │ │ │ │ - ldrsbeq r9, [pc], #-218 @ │ │ │ │ - subseq sl, sp, r2, ror #28 │ │ │ │ + ldrsheq r9, [pc], #-252 @ │ │ │ │ + subseq r9, pc, lr, lsr #28 │ │ │ │ + ldrsbeq r9, [pc], #-222 @ │ │ │ │ + subseq sl, sp, r6, ror #28 │ │ │ │ strdeq r3, [r9], #-156 @ 0xffffff64 @ │ │ │ │ - subseq r9, pc, ip, ror sp @ │ │ │ │ - subseq r9, pc, lr, ror #24 │ │ │ │ - ldrsheq sl, [sp], #-198 @ 0xffffff3a │ │ │ │ - subseq r9, pc, r4, lsl ip @ │ │ │ │ - @ instruction: 0x005dac9c │ │ │ │ - ldrsheq r9, [pc], #-184 @ │ │ │ │ - subseq sl, sp, r0, lsl #25 │ │ │ │ - subseq r9, pc, ip, lsr #23 │ │ │ │ - @ instruction: 0x005f9b9a │ │ │ │ - subseq r9, pc, sl, ror fp @ │ │ │ │ - subseq sl, sp, r2, lsl #24 │ │ │ │ - subseq r9, pc, r0, ror #22 │ │ │ │ - subseq sl, sp, r6, ror #23 │ │ │ │ - subseq r9, pc, lr, lsr fp @ │ │ │ │ - subseq sl, sp, r6, asr #23 │ │ │ │ - subseq r9, pc, r4, lsr #22 │ │ │ │ - subseq sl, sp, sl, lsr #23 │ │ │ │ - subseq r9, pc, sl, lsl #22 │ │ │ │ - @ instruction: 0x005dab90 │ │ │ │ - subseq r9, pc, ip, ror #21 │ │ │ │ - subseq sl, sp, r2, ror fp │ │ │ │ + subseq r9, pc, r0, lsl #27 │ │ │ │ + subseq r9, pc, r2, ror ip @ │ │ │ │ + ldrsheq sl, [sp], #-202 @ 0xffffff36 │ │ │ │ + subseq r9, pc, r8, lsl ip @ │ │ │ │ + subseq sl, sp, r0, lsr #25 │ │ │ │ + ldrsheq r9, [pc], #-188 @ │ │ │ │ + subseq sl, sp, r4, lsl #25 │ │ │ │ + ldrheq r9, [pc], #-176 @ │ │ │ │ + @ instruction: 0x005f9b9e │ │ │ │ + subseq r9, pc, lr, ror fp @ │ │ │ │ + subseq sl, sp, r6, lsl #24 │ │ │ │ + subseq r9, pc, r4, ror #22 │ │ │ │ + subseq sl, sp, sl, ror #23 │ │ │ │ + subseq r9, pc, r2, asr #22 │ │ │ │ + subseq sl, sp, sl, asr #23 │ │ │ │ + subseq r9, pc, r8, lsr #22 │ │ │ │ + subseq sl, sp, lr, lsr #23 │ │ │ │ + subseq r9, pc, lr, lsl #22 │ │ │ │ + @ instruction: 0x005dab94 │ │ │ │ + ldrsheq r9, [pc], #-160 @ │ │ │ │ + subseq sl, sp, r6, ror fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrbcs pc, [r0, #2271]! @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ @ instruction: 0x460735f0 │ │ │ │ @@ -516489,98 +516489,98 @@ │ │ │ │ svccc 0x00d33333 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r3, r9, ip, ror r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, pc, lr, lsl #20 │ │ │ │ + subseq r9, pc, r2, lsl sl @ │ │ │ │ @ instruction: 0xffffe9fb │ │ │ │ - subseq lr, sp, ip, ror #19 │ │ │ │ - subseq r9, pc, r8, lsl #23 │ │ │ │ + ldrsheq lr, [sp], #-144 @ 0xffffff70 │ │ │ │ + subseq r9, pc, ip, lsl #23 │ │ │ │ @ instruction: 0x000019b7 │ │ │ │ - subseq r9, pc, lr, lsl #23 │ │ │ │ - @ instruction: 0x005f999c │ │ │ │ - subseq sl, sp, r2, lsr #20 │ │ │ │ + @ instruction: 0x005f9b92 │ │ │ │ + subseq r9, pc, r0, lsr #19 │ │ │ │ + subseq sl, sp, r6, lsr #20 │ │ │ │ strhteq r3, [r9], #-88 @ 0xffffffa8 │ │ │ │ - subseq r9, pc, lr, asr r9 @ │ │ │ │ - subseq sl, sp, r4, ror #19 │ │ │ │ + subseq r9, pc, r2, ror #18 │ │ │ │ + subseq sl, sp, r8, ror #19 │ │ │ │ muleq r0, r9, r6 │ │ │ │ @ instruction: 0xffffe5a5 │ │ │ │ - subseq r9, pc, r8, lsl r9 @ │ │ │ │ - @ instruction: 0x005da99e │ │ │ │ - ldrsheq r9, [pc], #-138 @ │ │ │ │ - subseq sl, sp, r0, lsl #19 │ │ │ │ + subseq r9, pc, ip, lsl r9 @ │ │ │ │ + subseq sl, sp, r2, lsr #19 │ │ │ │ + ldrsheq r9, [pc], #-142 @ │ │ │ │ + subseq sl, sp, r4, lsl #19 │ │ │ │ @ instruction: 0xffffe889 │ │ │ │ @ instruction: 0xffffe819 │ │ │ │ - ldrheq r9, [pc], #-132 @ │ │ │ │ - subseq sl, sp, sl, lsr r9 │ │ │ │ - @ instruction: 0x005f9896 │ │ │ │ - subseq sl, sp, ip, lsl r9 │ │ │ │ + ldrheq r9, [pc], #-136 @ │ │ │ │ + subseq sl, sp, lr, lsr r9 │ │ │ │ + @ instruction: 0x005f989a │ │ │ │ + subseq sl, sp, r0, lsr #18 │ │ │ │ @ instruction: 0xffffe71d │ │ │ │ - subseq r9, pc, r4, ror #16 │ │ │ │ - subseq sl, sp, sl, ror #17 │ │ │ │ - subseq r9, pc, lr, ror #20 │ │ │ │ - subseq r9, pc, r6, lsl #21 │ │ │ │ - subseq r9, pc, sl, lsl r8 @ │ │ │ │ - subseq sl, sp, r0, lsr #17 │ │ │ │ - ldrsheq r9, [pc], #-120 @ │ │ │ │ - subseq sl, sp, ip, ror r8 │ │ │ │ - subseq r9, pc, lr, asr #21 │ │ │ │ - subseq r9, pc, ip, lsr sl @ │ │ │ │ - subseq r9, pc, ip, lsr #15 │ │ │ │ - subseq sl, sp, r4, lsr r8 │ │ │ │ - subseq r9, pc, r0, lsr #22 │ │ │ │ - @ instruction: 0x005f9a94 │ │ │ │ - subseq r9, pc, r0, ror #14 │ │ │ │ - subseq sl, sp, r8, ror #15 │ │ │ │ - subseq r9, pc, r2, lsl #22 │ │ │ │ - subseq r9, pc, r4, ror fp @ │ │ │ │ - subseq r9, pc, ip, lsl r7 @ │ │ │ │ - subseq sl, sp, r4, lsr #15 │ │ │ │ - subseq r9, pc, r6, asr fp @ │ │ │ │ - subseq r9, pc, r4, lsl #23 │ │ │ │ - ldrsbeq r9, [pc], #-102 @ │ │ │ │ - subseq sl, sp, lr, asr r7 │ │ │ │ - subseq r9, pc, lr, asr fp @ │ │ │ │ - ldrheq r9, [pc], #-184 @ │ │ │ │ - @ instruction: 0x005f9692 │ │ │ │ - subseq sl, sp, sl, lsl r7 │ │ │ │ - @ instruction: 0x005f9b9c │ │ │ │ - subseq r9, pc, r6, asr #23 │ │ │ │ - subseq r9, pc, r2, asr r6 @ │ │ │ │ - ldrsbeq sl, [sp], #-106 @ 0xffffff96 │ │ │ │ - @ instruction: 0x005f9b9e │ │ │ │ - subseq r9, pc, ip, asr #23 │ │ │ │ - subseq r9, pc, ip, lsl #12 │ │ │ │ - @ instruction: 0x005da694 │ │ │ │ - subseq r9, pc, sl, lsr #23 │ │ │ │ - subseq r9, pc, ip, lsl #24 │ │ │ │ - subseq r9, pc, r8, asr #11 │ │ │ │ - subseq sl, sp, r0, asr r6 │ │ │ │ - subseq r9, pc, lr, ror #23 │ │ │ │ - subseq r9, pc, r0, asr #24 │ │ │ │ - subseq r9, pc, r4, lsl #11 │ │ │ │ - subseq sl, sp, ip, lsl #12 │ │ │ │ - subseq r9, pc, r8, lsr #24 │ │ │ │ - subseq r9, pc, sl, ror #24 │ │ │ │ - subseq r9, pc, r2, asr #10 │ │ │ │ - subseq sl, sp, sl, asr #11 │ │ │ │ - subseq r9, pc, r6, asr ip @ │ │ │ │ - @ instruction: 0x005f9c90 │ │ │ │ - subseq r9, pc, r8, lsl #10 │ │ │ │ - @ instruction: 0x005da590 │ │ │ │ - subseq r9, pc, r6, ror ip @ │ │ │ │ - subseq r9, pc, lr, asr #25 │ │ │ │ - subseq r9, pc, ip, asr #9 │ │ │ │ - subseq sl, sp, r4, asr r5 │ │ │ │ - ldrheq r9, [pc], #-196 @ │ │ │ │ - subseq r9, pc, r2, lsl #26 │ │ │ │ - @ instruction: 0x005f9490 │ │ │ │ - subseq sl, sp, r8, lsl r5 │ │ │ │ + subseq r9, pc, r8, ror #16 │ │ │ │ + subseq sl, sp, lr, ror #17 │ │ │ │ + subseq r9, pc, r2, ror sl @ │ │ │ │ + subseq r9, pc, sl, lsl #21 │ │ │ │ + subseq r9, pc, lr, lsl r8 @ │ │ │ │ + subseq sl, sp, r4, lsr #17 │ │ │ │ + ldrsheq r9, [pc], #-124 @ │ │ │ │ + subseq sl, sp, r0, lsl #17 │ │ │ │ + ldrsbeq r9, [pc], #-162 @ │ │ │ │ + subseq r9, pc, r0, asr #20 │ │ │ │ + ldrheq r9, [pc], #-112 @ │ │ │ │ + subseq sl, sp, r8, lsr r8 │ │ │ │ + subseq r9, pc, r4, lsr #22 │ │ │ │ + @ instruction: 0x005f9a98 │ │ │ │ + subseq r9, pc, r4, ror #14 │ │ │ │ + subseq sl, sp, ip, ror #15 │ │ │ │ + subseq r9, pc, r6, lsl #22 │ │ │ │ + subseq r9, pc, r8, ror fp @ │ │ │ │ + subseq r9, pc, r0, lsr #14 │ │ │ │ + subseq sl, sp, r8, lsr #15 │ │ │ │ + subseq r9, pc, sl, asr fp @ │ │ │ │ + subseq r9, pc, r8, lsl #23 │ │ │ │ + ldrsbeq r9, [pc], #-106 @ │ │ │ │ + subseq sl, sp, r2, ror #14 │ │ │ │ + subseq r9, pc, r2, ror #22 │ │ │ │ + ldrheq r9, [pc], #-188 @ │ │ │ │ + @ instruction: 0x005f9696 │ │ │ │ + subseq sl, sp, lr, lsl r7 │ │ │ │ + subseq r9, pc, r0, lsr #23 │ │ │ │ + subseq r9, pc, sl, asr #23 │ │ │ │ + subseq r9, pc, r6, asr r6 @ │ │ │ │ + ldrsbeq sl, [sp], #-110 @ 0xffffff92 │ │ │ │ + subseq r9, pc, r2, lsr #23 │ │ │ │ + ldrsbeq r9, [pc], #-176 @ │ │ │ │ + subseq r9, pc, r0, lsl r6 @ │ │ │ │ + @ instruction: 0x005da698 │ │ │ │ + subseq r9, pc, lr, lsr #23 │ │ │ │ + subseq r9, pc, r0, lsl ip @ │ │ │ │ + subseq r9, pc, ip, asr #11 │ │ │ │ + subseq sl, sp, r4, asr r6 │ │ │ │ + ldrsheq r9, [pc], #-178 @ │ │ │ │ + subseq r9, pc, r4, asr #24 │ │ │ │ + subseq r9, pc, r8, lsl #11 │ │ │ │ + subseq sl, sp, r0, lsl r6 │ │ │ │ + subseq r9, pc, ip, lsr #24 │ │ │ │ + subseq r9, pc, lr, ror #24 │ │ │ │ + subseq r9, pc, r6, asr #10 │ │ │ │ + subseq sl, sp, lr, asr #11 │ │ │ │ + subseq r9, pc, sl, asr ip @ │ │ │ │ + @ instruction: 0x005f9c94 │ │ │ │ + subseq r9, pc, ip, lsl #10 │ │ │ │ + @ instruction: 0x005da594 │ │ │ │ + subseq r9, pc, sl, ror ip @ │ │ │ │ + ldrsbeq r9, [pc], #-194 @ │ │ │ │ + ldrsbeq r9, [pc], #-64 @ │ │ │ │ + subseq sl, sp, r8, asr r5 │ │ │ │ + ldrheq r9, [pc], #-200 @ │ │ │ │ + subseq r9, pc, r6, lsl #26 │ │ │ │ + @ instruction: 0x005f9494 │ │ │ │ + subseq sl, sp, ip, lsl r5 │ │ │ │ blne 687154 │ │ │ │ cmnpeq r0, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ @ instruction: 0x46384a11 │ │ │ │ @ instruction: 0xeeb74911 │ │ │ │ vmov.f64 d2, #0 @ 0x40000000 2.0 │ │ │ │ ldrbtmi r0, [sl], #-2881 @ 0xfffff4bf │ │ │ │ @ instruction: 0x96024479 │ │ │ │ @@ -516592,18 +516592,18 @@ │ │ │ │ ldrbtmi r6, [r8], #-474 @ 0xfffffe26 │ │ │ │ @ instruction: 0xf60c300c │ │ │ │ stmdami r8, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf91ef60c │ │ │ │ svclt 0x0000e49a │ │ │ │ ... │ │ │ │ - subseq r9, pc, r2, ror #22 │ │ │ │ - subseq r9, pc, r8, asr #23 │ │ │ │ - ldrsbeq r9, [pc], #-34 @ │ │ │ │ - subseq sl, sp, sl, asr r3 │ │ │ │ + subseq r9, pc, r6, ror #22 │ │ │ │ + subseq r9, pc, ip, asr #23 │ │ │ │ + ldrsbeq r9, [pc], #-38 @ │ │ │ │ + subseq sl, sp, lr, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed62d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [r8], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -516613,16 +516613,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf838f60c │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf60c4478 │ │ │ │ blls 289f3c >::_M_default_append(unsigned int)@@Base+0x73a8> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r9, pc, ip, ror r2 @ │ │ │ │ - subseq sl, sp, r4, lsl #6 │ │ │ │ + subseq r9, pc, r0, lsl #5 │ │ │ │ + subseq sl, sp, r8, lsl #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3c7040 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x4692b0b7 │ │ │ │ strcs pc, [r0], #2271 @ 0x8df │ │ │ │ @@ -516911,37 +516911,37 @@ │ │ │ │ andcs r0, r0, r0 │ │ │ │ andmi sl, r2, #95 @ 0x5f │ │ │ │ ... │ │ │ │ andge r0, r0, #0 │ │ │ │ rsbmi r1, sp, #148, 20 @ 0x94000 │ │ │ │ rsbeq r2, r9, lr, ror #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r7, sp, sl, rrx │ │ │ │ - subseq r7, sp, r0, lsr #32 │ │ │ │ - subseq r7, sp, ip, lsr r0 │ │ │ │ - subseq r9, pc, r4, asr #2 │ │ │ │ - subseq sl, sp, ip, asr #3 │ │ │ │ - ldrsheq r8, [pc], #-254 @ │ │ │ │ - subseq sl, sp, r6, lsl #1 │ │ │ │ + subseq r7, sp, lr, rrx │ │ │ │ + subseq r7, sp, r4, lsr #32 │ │ │ │ + subseq r7, sp, r0, asr #32 │ │ │ │ + subseq r9, pc, r8, asr #2 │ │ │ │ + ldrsbeq sl, [sp], #-16 │ │ │ │ + subseq r9, pc, r2 │ │ │ │ + subseq sl, sp, sl, lsl #1 │ │ │ │ rsbeq r2, r9, lr, lsl #24 │ │ │ │ - ldrheq r8, [pc], #-242 @ │ │ │ │ - subseq sl, sp, sl, lsr r0 │ │ │ │ - @ instruction: 0x005f8f98 │ │ │ │ - subseq sl, sp, r0, lsr #32 │ │ │ │ - subseq r8, pc, r0, lsl #31 │ │ │ │ - subseq sl, sp, r8 │ │ │ │ - subseq r9, pc, r6, asr r8 @ │ │ │ │ - ldrheq r8, [pc], #-232 @ │ │ │ │ - subseq r9, sp, r0, asr #30 │ │ │ │ - subseq r8, pc, sl, lsl #29 │ │ │ │ - subseq r9, sp, r2, lsl pc │ │ │ │ - subseq r8, pc, r8, lsr lr @ │ │ │ │ - subseq r9, sp, r0, asr #29 │ │ │ │ - ldrsheq r8, [pc], #-210 @ │ │ │ │ - subseq r9, pc, r2, ror r8 @ │ │ │ │ + ldrheq r8, [pc], #-246 @ │ │ │ │ + subseq sl, sp, lr, lsr r0 │ │ │ │ + @ instruction: 0x005f8f9c │ │ │ │ + subseq sl, sp, r4, lsr #32 │ │ │ │ + subseq r8, pc, r4, lsl #31 │ │ │ │ + subseq sl, sp, ip │ │ │ │ + subseq r9, pc, sl, asr r8 @ │ │ │ │ + ldrheq r8, [pc], #-236 @ │ │ │ │ + subseq r9, sp, r4, asr #30 │ │ │ │ + subseq r8, pc, lr, lsl #29 │ │ │ │ + subseq r9, sp, r6, lsl pc │ │ │ │ + subseq r8, pc, ip, lsr lr @ │ │ │ │ + subseq r9, sp, r4, asr #29 │ │ │ │ + ldrsheq r8, [pc], #-214 @ │ │ │ │ + subseq r9, pc, r6, ror r8 @ │ │ │ │ ldrdcs pc, [ip, -r1]! │ │ │ │ @ instruction: 0xf8536a3b │ │ │ │ cmnlt r6, r2, lsr #32 │ │ │ │ ldrtmi r9, [r2], -lr, lsl #18 │ │ │ │ vmax.u32 d4, d8, d24 │ │ │ │ cdp 15, 11, cr15, cr0, cr3, {6} │ │ │ │ vcmpe.f64 d0, d0 │ │ │ │ @@ -517720,78 +517720,78 @@ │ │ │ │ vst2.16 {d20-d21}, [pc], r4 │ │ │ │ ldrbtmi r6, [r8], #-408 @ 0xfffffe68 │ │ │ │ @ instruction: 0xf60a300c │ │ │ │ stmdami r2, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf848f60b │ │ │ │ stmialt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - subseq r9, pc, r4, ror #13 │ │ │ │ - subseq r8, pc, sl, lsl #24 │ │ │ │ - @ instruction: 0x005d9c90 │ │ │ │ - subseq r9, pc, sl, lsl #12 │ │ │ │ - subseq r8, pc, r2, asr #23 │ │ │ │ - subseq r9, sp, r8, asr #24 │ │ │ │ - @ instruction: 0x005f8b92 │ │ │ │ - subseq r9, sp, r8, lsl ip │ │ │ │ - subseq r8, pc, r2, ror fp @ │ │ │ │ - ldrsheq r9, [sp], #-184 @ 0xffffff48 │ │ │ │ - subseq r8, pc, r6, asr #22 │ │ │ │ - subseq r9, sp, ip, asr #23 │ │ │ │ - subseq r8, pc, sl, asr sl @ │ │ │ │ - subseq r9, sp, r0, ror #21 │ │ │ │ - subseq r9, pc, ip, lsr #9 │ │ │ │ - ldrsheq r8, [pc], #-146 @ │ │ │ │ - subseq r9, sp, r8, ror sl │ │ │ │ - ldrheq r8, [pc], #-144 @ │ │ │ │ - ldrsbeq r8, [pc], #-138 @ │ │ │ │ - ldrheq r8, [pc], #-134 @ │ │ │ │ - subseq r9, sp, ip, lsr r9 │ │ │ │ - subseq r8, pc, r4, asr r8 @ │ │ │ │ - ldrsbeq r9, [sp], #-138 @ 0xffffff76 │ │ │ │ - subseq r9, pc, r0, lsl r2 @ │ │ │ │ - subseq r9, pc, r0, lsr #3 │ │ │ │ - ldrheq r9, [pc], #-18 @ │ │ │ │ - rsbeq r2, r3, lr, asr r3 │ │ │ │ - subseq r9, pc, r6, asr #3 │ │ │ │ - subseq r9, pc, lr, lsr #4 │ │ │ │ - subseq r8, pc, r0, lsr #13 │ │ │ │ - subseq r9, sp, r6, lsr #14 │ │ │ │ - subseq r8, pc, lr, ror r6 @ │ │ │ │ - subseq r9, sp, r4, lsl #14 │ │ │ │ - subseq r8, pc, lr, asr #11 │ │ │ │ - subseq r9, pc, r6 │ │ │ │ - subseq r8, pc, r0, ror r5 @ │ │ │ │ - ldrsheq r9, [sp], #-86 @ 0xffffffaa │ │ │ │ - subseq r8, pc, lr, asr #10 │ │ │ │ - ldrsbeq r9, [sp], #-84 @ 0xffffffac │ │ │ │ - ldrsbeq r8, [pc], #-238 @ │ │ │ │ - subseq r8, pc, lr, lsl #10 │ │ │ │ - @ instruction: 0x005d9594 │ │ │ │ - subseq r6, sp, r8, lsl #7 │ │ │ │ - @ instruction: 0x005f849e │ │ │ │ - subseq r9, sp, r4, lsr #10 │ │ │ │ - subseq r8, pc, r4, lsr r3 @ │ │ │ │ - ldrsbeq r8, [pc], #-38 @ │ │ │ │ - subseq r9, sp, lr, asr r3 │ │ │ │ - strdeq ip, [r2], #-190 @ 0xffffff42 @ │ │ │ │ - ldrheq r8, [pc], #-180 @ │ │ │ │ - ldrsheq sl, [pc], #-30 @ │ │ │ │ - subseq r8, pc, r6, lsr #5 │ │ │ │ - subseq r9, sp, lr, lsr #6 │ │ │ │ - subseq r8, pc, r8, lsl #5 │ │ │ │ - subseq r9, sp, r0, lsl r3 │ │ │ │ + subseq r9, pc, r8, ror #13 │ │ │ │ + subseq r8, pc, lr, lsl #24 │ │ │ │ + @ instruction: 0x005d9c94 │ │ │ │ + subseq r9, pc, lr, lsl #12 │ │ │ │ + subseq r8, pc, r6, asr #23 │ │ │ │ + subseq r9, sp, ip, asr #24 │ │ │ │ + @ instruction: 0x005f8b96 │ │ │ │ + subseq r9, sp, ip, lsl ip │ │ │ │ + subseq r8, pc, r6, ror fp @ │ │ │ │ + ldrsheq r9, [sp], #-188 @ 0xffffff44 │ │ │ │ + subseq r8, pc, sl, asr #22 │ │ │ │ + ldrsbeq r9, [sp], #-176 @ 0xffffff50 │ │ │ │ + subseq r8, pc, lr, asr sl @ │ │ │ │ + subseq r9, sp, r4, ror #21 │ │ │ │ + ldrheq r9, [pc], #-64 @ │ │ │ │ + ldrsheq r8, [pc], #-150 @ │ │ │ │ + subseq r9, sp, ip, ror sl │ │ │ │ + ldrheq r8, [pc], #-148 @ │ │ │ │ + ldrsbeq r8, [pc], #-142 @ │ │ │ │ + ldrheq r8, [pc], #-138 @ │ │ │ │ + subseq r9, sp, r0, asr #18 │ │ │ │ + subseq r8, pc, r8, asr r8 @ │ │ │ │ + ldrsbeq r9, [sp], #-142 @ 0xffffff72 │ │ │ │ + subseq r9, pc, r4, lsl r2 @ │ │ │ │ + subseq r9, pc, r4, lsr #3 │ │ │ │ + ldrheq r9, [pc], #-22 @ │ │ │ │ + rsbeq r2, r3, r2, ror #6 │ │ │ │ + subseq r9, pc, sl, asr #3 │ │ │ │ + subseq r9, pc, r2, lsr r2 @ │ │ │ │ + subseq r8, pc, r4, lsr #13 │ │ │ │ + subseq r9, sp, sl, lsr #14 │ │ │ │ + subseq r8, pc, r2, lsl #13 │ │ │ │ + subseq r9, sp, r8, lsl #14 │ │ │ │ + ldrsbeq r8, [pc], #-82 @ │ │ │ │ + subseq r9, pc, sl │ │ │ │ + subseq r8, pc, r4, ror r5 @ │ │ │ │ + ldrsheq r9, [sp], #-90 @ 0xffffffa6 │ │ │ │ + subseq r8, pc, r2, asr r5 @ │ │ │ │ + ldrsbeq r9, [sp], #-88 @ 0xffffffa8 │ │ │ │ + subseq r8, pc, r2, ror #29 │ │ │ │ + subseq r8, pc, r2, lsl r5 @ │ │ │ │ + @ instruction: 0x005d9598 │ │ │ │ + subseq r6, sp, ip, lsl #7 │ │ │ │ + subseq r8, pc, r2, lsr #9 │ │ │ │ + subseq r9, sp, r8, lsr #10 │ │ │ │ + subseq r8, pc, r8, lsr r3 @ │ │ │ │ + ldrsbeq r8, [pc], #-42 @ │ │ │ │ + subseq r9, sp, r2, ror #6 │ │ │ │ + rsbeq ip, r2, r2, lsl #24 │ │ │ │ ldrheq r8, [pc], #-184 @ │ │ │ │ - subseq r8, pc, r8, lsl #4 │ │ │ │ - @ instruction: 0x005d9290 │ │ │ │ - subseq r8, pc, lr, asr #3 │ │ │ │ - subseq r9, sp, r4, asr r2 │ │ │ │ - subseq r8, pc, r2, lsl #3 │ │ │ │ - subseq r9, sp, sl, lsl #4 │ │ │ │ - subseq r8, pc, r6, lsr #2 │ │ │ │ - subseq r9, sp, lr, lsr #3 │ │ │ │ + subseq sl, pc, r2, lsl #4 │ │ │ │ + subseq r8, pc, sl, lsr #5 │ │ │ │ + subseq r9, sp, r2, lsr r3 │ │ │ │ + subseq r8, pc, ip, lsl #5 │ │ │ │ + subseq r9, sp, r4, lsl r3 │ │ │ │ + ldrheq r8, [pc], #-188 @ │ │ │ │ + subseq r8, pc, ip, lsl #4 │ │ │ │ + @ instruction: 0x005d9294 │ │ │ │ + ldrsbeq r8, [pc], #-18 @ │ │ │ │ + subseq r9, sp, r8, asr r2 │ │ │ │ + subseq r8, pc, r6, lsl #3 │ │ │ │ + subseq r9, sp, lr, lsl #4 │ │ │ │ + subseq r8, pc, sl, lsr #2 │ │ │ │ + ldrheq r9, [sp], #-18 @ 0xffffffee │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c8288 >::_M_default_append(unsigned int)@@Base+0x456f4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmmi r6, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ strmi fp, [sp], -fp, lsl #1 │ │ │ │ @@ -518006,22 +518006,22 @@ │ │ │ │ stmdami sp, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ cdp2 6, 1, cr15, cr2, cr10, {0} │ │ │ │ ldrbt r9, [r3], r2, lsl #22 │ │ │ │ b fe94a948 │ │ │ │ rsbeq r1, r9, sl, lsr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r8, pc, sl, lsr #21 │ │ │ │ + subseq r8, pc, lr, lsr #21 │ │ │ │ strdeq r1, [r9], #-160 @ 0xffffff60 @ │ │ │ │ - subseq r7, pc, r8, asr lr @ │ │ │ │ - subseq r8, sp, r0, ror #29 │ │ │ │ - subseq r7, pc, ip, ror sp @ │ │ │ │ - subseq r8, sp, r4, lsl #28 │ │ │ │ - ldrheq r7, [pc], #-202 @ │ │ │ │ - subseq r8, sp, r2, asr #26 │ │ │ │ + subseq r7, pc, ip, asr lr @ │ │ │ │ + subseq r8, sp, r4, ror #29 │ │ │ │ + subseq r7, pc, r0, lsl #27 │ │ │ │ + subseq r8, sp, r8, lsl #28 │ │ │ │ + ldrheq r7, [pc], #-206 @ │ │ │ │ + subseq r8, sp, r6, asr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed6fd84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc0 │ │ │ │ addlt ip, r5, r4, lsr r2 │ │ │ │ ldrbtmi r4, [ip], #2956 @ 0xb8c │ │ │ │ @@ -518163,22 +518163,22 @@ │ │ │ │ @ instruction: 0xf60a4478 │ │ │ │ blls 24c70c │ │ │ │ @ instruction: 0xf604e6f7 │ │ │ │ svclt 0x0000e966 │ │ │ │ mlseq r9, r6, r8, r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, r9, sl, ror r8 │ │ │ │ - ldrheq r7, [pc], #-186 @ │ │ │ │ - subseq r8, sp, r2, asr #24 │ │ │ │ - subseq r7, pc, sl, ror #22 │ │ │ │ - ldrsheq r8, [sp], #-178 @ 0xffffff4e │ │ │ │ - ldrheq r7, [pc], #-170 @ │ │ │ │ - subseq r8, sp, r2, asr #22 │ │ │ │ - subseq r7, pc, ip, asr #20 │ │ │ │ - ldrsbeq r8, [sp], #-164 @ 0xffffff5c │ │ │ │ + ldrheq r7, [pc], #-190 @ │ │ │ │ + subseq r8, sp, r6, asr #24 │ │ │ │ + subseq r7, pc, lr, ror #22 │ │ │ │ + ldrsheq r8, [sp], #-182 @ 0xffffff4a │ │ │ │ + ldrheq r7, [pc], #-174 @ │ │ │ │ + subseq r8, sp, r6, asr #22 │ │ │ │ + subseq r7, pc, r0, asr sl @ │ │ │ │ + ldrsbeq r8, [sp], #-168 @ 0xffffff58 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed645dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xf844f215 │ │ │ │ vstrlt s12, [r8, #-512] @ 0xfffffe00 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ @@ -518201,16 +518201,16 @@ │ │ │ │ blx ff64ac5e │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf60a4478 │ │ │ │ strtmi pc, [r0], -fp, lsl #25 │ │ │ │ strcs fp, [r1], #-3576 @ 0xfffff208 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldcllt 0, cr6, [r8, #460]! @ 0x1cc │ │ │ │ - subseq r8, pc, ip, ror #10 │ │ │ │ - subseq r8, sp, r4, lsr sl │ │ │ │ + subseq r8, pc, r0, ror r5 @ │ │ │ │ + subseq r8, sp, r8, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed6465c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 8d13e4 │ │ │ │ blmi 8f9680 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -518236,15 +518236,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r6, r1 │ │ │ │ @ instruction: 0xf604bd10 │ │ │ │ svclt 0x0000e8d2 │ │ │ │ rsbeq r1, r9, r6, lsr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r8, pc, r2, lsr #10 │ │ │ │ + subseq r8, pc, r6, lsr #10 │ │ │ │ rsbeq r1, r9, ip, asr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, lr, lsr #20 │ │ │ │ strmi r4, [ip], -lr, lsr #22 │ │ │ │ @@ -518292,16 +518292,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff84adce │ │ │ │ @ instruction: 0xf604e7e0 │ │ │ │ svclt 0x0000e864 │ │ │ │ rsbeq r1, r9, r8, lsl r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, r9, r4, lsr #9 │ │ │ │ - subseq r8, pc, r6, lsl #8 │ │ │ │ - subseq r8, sp, lr, asr #17 │ │ │ │ + subseq r8, pc, sl, lsl #8 │ │ │ │ + ldrsbeq r8, [sp], #-130 @ 0xffffff7e │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed647c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 19d14b0 │ │ │ │ blmi 19f9808 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldrbtmi r4, [sp], #-3422 @ 0xfffff2a2 │ │ │ │ @@ -518395,34 +518395,34 @@ │ │ │ │ ldmdami r9, {r0, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf60a4478 │ │ │ │ strb pc, [pc, r7, lsl #22]! @ │ │ │ │ svc 0x0092f603 │ │ │ │ rsbeq r1, r9, sl, lsr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbeq r8, [pc], #-54 @ │ │ │ │ - subseq r8, pc, r4, asr #7 │ │ │ │ + ldrsbeq r8, [pc], #-58 @ │ │ │ │ + subseq r8, pc, r8, asr #7 │ │ │ │ @ instruction: 0xfffffea7 │ │ │ │ - @ instruction: 0x005f8396 │ │ │ │ - subseq r4, sp, lr, lsr #6 │ │ │ │ - subseq r8, pc, r6, lsr #6 │ │ │ │ - subseq r8, sp, lr, ror #15 │ │ │ │ + @ instruction: 0x005f839a │ │ │ │ + subseq r4, sp, r2, lsr r3 │ │ │ │ + subseq r8, pc, sl, lsr #6 │ │ │ │ + ldrsheq r8, [sp], #-114 @ 0xffffff8e │ │ │ │ rsbeq r1, r9, r8, lsl #7 │ │ │ │ - ldrsheq r8, [pc], #-38 @ │ │ │ │ - ldrheq r8, [sp], #-126 @ 0xffffff82 │ │ │ │ + ldrsheq r8, [pc], #-42 @ │ │ │ │ + subseq r8, sp, r2, asr #15 │ │ │ │ @ instruction: 0xfffffd8f │ │ │ │ - subseq r8, pc, r6, asr #5 │ │ │ │ - subseq r8, sp, lr, lsl #15 │ │ │ │ + subseq r8, pc, sl, asr #5 │ │ │ │ + @ instruction: 0x005d8792 │ │ │ │ @ instruction: 0xfffffcfd │ │ │ │ - @ instruction: 0x005f829c │ │ │ │ - subseq r8, sp, r4, ror #14 │ │ │ │ - subseq r8, pc, r4, lsl #5 │ │ │ │ - subseq r8, sp, sl, asr #14 │ │ │ │ - subseq r8, pc, r6, ror #4 │ │ │ │ - subseq r8, sp, ip, lsr #14 │ │ │ │ + subseq r8, pc, r0, lsr #5 │ │ │ │ + subseq r8, sp, r8, ror #14 │ │ │ │ + subseq r8, pc, r8, lsl #5 │ │ │ │ + subseq r8, sp, lr, asr #14 │ │ │ │ + subseq r8, pc, sl, ror #4 │ │ │ │ + subseq r8, sp, r0, lsr r7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c8c64 >::_M_default_append(unsigned int)@@Base+0x460d0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -518496,18 +518496,18 @@ │ │ │ │ stmdami r8, {r1, r2, r3, r5, r6, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf97ef60a │ │ │ │ stmdbls r0, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf60a4478 │ │ │ │ blls 24c1c8 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - @ instruction: 0x005f8194 │ │ │ │ - subseq r8, sp, ip, asr r6 │ │ │ │ - subseq r8, pc, r8, asr #1 │ │ │ │ - @ instruction: 0x005d8590 │ │ │ │ + @ instruction: 0x005f8198 │ │ │ │ + subseq r8, sp, r0, ror #12 │ │ │ │ + subseq r8, pc, ip, asr #1 │ │ │ │ + @ instruction: 0x005d8594 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5c8dbc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0xf8df460f │ │ │ │ @@ -518828,31 +518828,31 @@ │ │ │ │ @ instruction: 0x46314817 │ │ │ │ @ instruction: 0xf6094478 │ │ │ │ str pc, [r7, #4007]! @ 0xfa7 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ strdeq r1, [r9], #-4 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r8, pc, r8, asr #1 │ │ │ │ - subseq r8, sp, sl, lsl r5 │ │ │ │ + subseq r8, pc, ip, asr #1 │ │ │ │ + subseq r8, sp, lr, lsl r5 │ │ │ │ strhteq r1, [r9], #-0 │ │ │ │ - subseq r8, pc, r4, ror r0 @ │ │ │ │ - subseq r8, sp, r6, asr #9 │ │ │ │ - subseq r8, pc, r0, lsr r0 @ │ │ │ │ - subseq r8, sp, r2, lsl #9 │ │ │ │ - subseq r8, pc, r4, lsl r0 @ │ │ │ │ - subseq r8, sp, r6, ror #8 │ │ │ │ - ldrheq r7, [pc], #-212 @ │ │ │ │ - subseq r8, sp, r8, lsl #4 │ │ │ │ - subseq r7, pc, r4, lsr #25 │ │ │ │ - ldrsheq r8, [sp], #-8 │ │ │ │ - subseq r7, pc, r2, lsr ip @ │ │ │ │ - subseq r8, sp, r6, lsl #1 │ │ │ │ - subseq r7, pc, r8, lsl ip @ │ │ │ │ - subseq r8, sp, ip, rrx │ │ │ │ + subseq r8, pc, r8, ror r0 @ │ │ │ │ + subseq r8, sp, sl, asr #9 │ │ │ │ + subseq r8, pc, r4, lsr r0 @ │ │ │ │ + subseq r8, sp, r6, lsl #9 │ │ │ │ + subseq r8, pc, r8, lsl r0 @ │ │ │ │ + subseq r8, sp, sl, ror #8 │ │ │ │ + ldrheq r7, [pc], #-216 @ │ │ │ │ + subseq r8, sp, ip, lsl #4 │ │ │ │ + subseq r7, pc, r8, lsr #25 │ │ │ │ + ldrsheq r8, [sp], #-12 │ │ │ │ + subseq r7, pc, r6, lsr ip @ │ │ │ │ + subseq r8, sp, sl, lsl #1 │ │ │ │ + subseq r7, pc, ip, lsl ip @ │ │ │ │ + subseq r8, sp, r0, ror r0 │ │ │ │ stmdami r2, {r1, r2, r9, sl, lr}^ │ │ │ │ ldrbtmi r2, [r8], #-419 @ 0xfffffe5d │ │ │ │ @ instruction: 0xf609300c │ │ │ │ stmdami r0, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xff6ef609 │ │ │ │ strmi lr, [r6], -lr, ror #10 │ │ │ │ @@ -518912,32 +518912,32 @@ │ │ │ │ bicscs r4, r5, r6, lsl r8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 3, cr15, cr12, cr9, {0} │ │ │ │ @ instruction: 0x46314814 │ │ │ │ @ instruction: 0xf6094478 │ │ │ │ ldrbt pc, [r7], #3831 @ 0xef7 @ │ │ │ │ bl fe2cb778 │ │ │ │ - subseq r7, pc, r6, lsr #23 │ │ │ │ - ldrsheq r7, [sp], #-250 @ 0xffffff06 │ │ │ │ - subseq r7, pc, ip, lsl #23 │ │ │ │ - subseq r7, sp, r0, ror #31 │ │ │ │ - subseq r7, pc, r6, ror #22 │ │ │ │ - ldrheq r7, [sp], #-250 @ 0xffffff06 │ │ │ │ - subseq r7, pc, r0, asr #22 │ │ │ │ - @ instruction: 0x005d7f94 │ │ │ │ - subseq r7, pc, r8, lsr #22 │ │ │ │ - subseq r7, sp, ip, ror pc │ │ │ │ - subseq r7, pc, r0, lsl #22 │ │ │ │ - subseq r7, sp, r4, asr pc │ │ │ │ - subseq r7, pc, r8, ror #21 │ │ │ │ - subseq r7, sp, ip, lsr pc │ │ │ │ - ldrsbeq r7, [pc], #-160 @ │ │ │ │ - subseq r7, sp, r4, lsr #30 │ │ │ │ - ldrheq r7, [pc], #-168 @ │ │ │ │ - subseq r7, sp, ip, lsl #30 │ │ │ │ + subseq r7, pc, sl, lsr #23 │ │ │ │ + ldrsheq r7, [sp], #-254 @ 0xffffff02 │ │ │ │ + @ instruction: 0x005f7b90 │ │ │ │ + subseq r7, sp, r4, ror #31 │ │ │ │ + subseq r7, pc, sl, ror #22 │ │ │ │ + ldrheq r7, [sp], #-254 @ 0xffffff02 │ │ │ │ + subseq r7, pc, r4, asr #22 │ │ │ │ + @ instruction: 0x005d7f98 │ │ │ │ + subseq r7, pc, ip, lsr #22 │ │ │ │ + subseq r7, sp, r0, lsl #31 │ │ │ │ + subseq r7, pc, r4, lsl #22 │ │ │ │ + subseq r7, sp, r8, asr pc │ │ │ │ + subseq r7, pc, ip, ror #21 │ │ │ │ + subseq r7, sp, r0, asr #30 │ │ │ │ + ldrsbeq r7, [pc], #-164 @ │ │ │ │ + subseq r7, sp, r8, lsr #30 │ │ │ │ + ldrheq r7, [pc], #-172 @ │ │ │ │ + subseq r7, sp, r0, lsl pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed651bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ andcs r4, r0, #802816 @ 0xc4000 │ │ │ │ strne pc, [r1, #-576] @ 0xfffffdc0 │ │ │ │ cmncs r4, #2030043136 @ 0x79000000 │ │ │ │ @@ -518987,24 +518987,24 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 6, 6, cr15, cr8, cr9, {0} │ │ │ │ @ instruction: 0xf603e7cf │ │ │ │ svclt 0x0000eaf4 │ │ │ │ @ instruction: 0xfffff92d │ │ │ │ rsbeq r0, r9, r6, lsr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r7, pc, r0, lsr sl @ │ │ │ │ - subseq sl, pc, r0, asr sl @ │ │ │ │ - ldrsheq r7, [pc], #-152 @ │ │ │ │ - subseq r7, sp, ip, asr #28 │ │ │ │ - subseq r7, pc, r2, ror #19 │ │ │ │ - subseq r7, sp, r6, lsr lr │ │ │ │ + subseq r7, pc, r4, lsr sl @ │ │ │ │ + subseq sl, pc, r4, asr sl @ │ │ │ │ + ldrsheq r7, [pc], #-156 @ │ │ │ │ + subseq r7, sp, r0, asr lr │ │ │ │ + subseq r7, pc, r6, ror #19 │ │ │ │ + subseq r7, sp, sl, lsr lr │ │ │ │ ldrdeq r0, [r9], #-144 @ 0xffffff70 @ │ │ │ │ @ instruction: 0xffffff4f │ │ │ │ - @ instruction: 0x005f799a │ │ │ │ - subseq r7, sp, lr, ror #27 │ │ │ │ + @ instruction: 0x005f799e │ │ │ │ + ldrsheq r7, [sp], #-210 @ 0xffffff2e │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed652c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ andcs r4, r0, #704512 @ 0xac000 │ │ │ │ strne pc, [r1, #-576] @ 0xfffffdc0 │ │ │ │ cmncs r4, #2030043136 @ 0x79000000 │ │ │ │ @@ -519048,22 +519048,22 @@ │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf6094478 │ │ │ │ ldrb pc, [sl, sp, ror #27] @ │ │ │ │ b 204b98c │ │ │ │ @ instruction: 0xfffff821 │ │ │ │ rsbeq r0, r9, sl, lsl r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r7, pc, r4, lsr #18 │ │ │ │ - subseq sl, pc, r4, asr #18 │ │ │ │ - subseq r7, pc, ip, ror #17 │ │ │ │ - subseq r7, sp, r0, asr #26 │ │ │ │ + subseq r7, pc, r8, lsr #18 │ │ │ │ + subseq sl, pc, r8, asr #18 │ │ │ │ + ldrsheq r7, [pc], #-128 @ │ │ │ │ + subseq r7, sp, r4, asr #26 │ │ │ │ ldrdeq r0, [r9], #-138 @ 0xffffff76 @ │ │ │ │ @ instruction: 0xfffffe59 │ │ │ │ - subseq r7, pc, r4, lsr #17 │ │ │ │ - ldrsheq r7, [sp], #-200 @ 0xffffff38 │ │ │ │ + subseq r7, pc, r8, lsr #17 │ │ │ │ + ldrsheq r7, [sp], #-204 @ 0xffffff34 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3c966c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x2798f8df │ │ │ │ @ instruction: 0xf8dfb095 │ │ │ │ @@ -519551,52 +519551,52 @@ │ │ │ │ stmdami fp!, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf9fef609 │ │ │ │ strb r9, [sp], #-2820 @ 0xfffff4fc │ │ │ │ rsbeq r0, r9, r4, asr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r0, r9, r0, lsl r8 │ │ │ │ - subseq r7, pc, lr, lsl #16 │ │ │ │ - subseq r7, sp, r0, lsl ip │ │ │ │ - subseq r7, pc, lr, ror #14 │ │ │ │ - subseq r7, sp, r0, ror fp │ │ │ │ - subseq r7, pc, lr, asr #14 │ │ │ │ - subseq r7, sp, r0, asr fp │ │ │ │ - subseq r7, pc, lr, lsr #14 │ │ │ │ - subseq r7, sp, r0, lsr fp │ │ │ │ - subseq r7, pc, lr, lsl #14 │ │ │ │ - subseq r7, sp, r0, lsl fp │ │ │ │ - subseq r7, pc, lr, ror #13 │ │ │ │ - ldrsheq r7, [sp], #-160 @ 0xffffff60 │ │ │ │ - subseq r7, pc, sl, lsl #11 │ │ │ │ - subseq r7, sp, ip, lsl #19 │ │ │ │ - subseq r7, pc, lr, lsr r3 @ │ │ │ │ - subseq r7, sp, r2, asr #14 │ │ │ │ - subseq r7, pc, r6, lsl r3 @ │ │ │ │ - subseq r7, sp, sl, lsl r7 │ │ │ │ - ldrsbeq r7, [pc], #-32 @ │ │ │ │ - ldrsbeq r7, [sp], #-100 @ 0xffffff9c │ │ │ │ - ldrsheq r7, [pc], #-26 @ │ │ │ │ - ldrsheq r7, [sp], #-94 @ 0xffffffa2 │ │ │ │ - ldrsbeq r7, [pc], #-30 @ │ │ │ │ - subseq r7, sp, r2, ror #11 │ │ │ │ - ldrheq r7, [pc], #-30 @ │ │ │ │ - subseq r7, sp, r2, asr #11 │ │ │ │ - subseq r7, pc, r2, lsr #3 │ │ │ │ - subseq r7, sp, r6, lsr #11 │ │ │ │ - subseq r7, pc, r6, lsl #3 │ │ │ │ - subseq r7, sp, sl, lsl #11 │ │ │ │ - subseq r7, pc, sl, ror #2 │ │ │ │ - subseq r7, sp, lr, ror #10 │ │ │ │ - subseq r7, pc, lr, asr #2 │ │ │ │ - subseq r7, sp, r2, asr r5 │ │ │ │ - subseq r7, pc, r2, lsr r1 @ │ │ │ │ - subseq r7, sp, r6, lsr r5 │ │ │ │ - subseq r7, pc, r6, lsl r1 @ │ │ │ │ - subseq r7, sp, sl, lsl r5 │ │ │ │ + subseq r7, pc, r2, lsl r8 @ │ │ │ │ + subseq r7, sp, r4, lsl ip │ │ │ │ + subseq r7, pc, r2, ror r7 @ │ │ │ │ + subseq r7, sp, r4, ror fp │ │ │ │ + subseq r7, pc, r2, asr r7 @ │ │ │ │ + subseq r7, sp, r4, asr fp │ │ │ │ + subseq r7, pc, r2, lsr r7 @ │ │ │ │ + subseq r7, sp, r4, lsr fp │ │ │ │ + subseq r7, pc, r2, lsl r7 @ │ │ │ │ + subseq r7, sp, r4, lsl fp │ │ │ │ + ldrsheq r7, [pc], #-98 @ │ │ │ │ + ldrsheq r7, [sp], #-164 @ 0xffffff5c │ │ │ │ + subseq r7, pc, lr, lsl #11 │ │ │ │ + @ instruction: 0x005d7990 │ │ │ │ + subseq r7, pc, r2, asr #6 │ │ │ │ + subseq r7, sp, r6, asr #14 │ │ │ │ + subseq r7, pc, sl, lsl r3 @ │ │ │ │ + subseq r7, sp, lr, lsl r7 │ │ │ │ + ldrsbeq r7, [pc], #-36 @ │ │ │ │ + ldrsbeq r7, [sp], #-104 @ 0xffffff98 │ │ │ │ + ldrsheq r7, [pc], #-30 @ │ │ │ │ + subseq r7, sp, r2, lsl #12 │ │ │ │ + subseq r7, pc, r2, ror #3 │ │ │ │ + subseq r7, sp, r6, ror #11 │ │ │ │ + subseq r7, pc, r2, asr #3 │ │ │ │ + subseq r7, sp, r6, asr #11 │ │ │ │ + subseq r7, pc, r6, lsr #3 │ │ │ │ + subseq r7, sp, sl, lsr #11 │ │ │ │ + subseq r7, pc, sl, lsl #3 │ │ │ │ + subseq r7, sp, lr, lsl #11 │ │ │ │ + subseq r7, pc, lr, ror #2 │ │ │ │ + subseq r7, sp, r2, ror r5 │ │ │ │ + subseq r7, pc, r2, asr r1 @ │ │ │ │ + subseq r7, sp, r6, asr r5 │ │ │ │ + subseq r7, pc, r6, lsr r1 @ │ │ │ │ + subseq r7, sp, sl, lsr r5 │ │ │ │ + subseq r7, pc, sl, lsl r1 @ │ │ │ │ + subseq r7, sp, lr, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed65c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r0, asr #31 │ │ │ │ ldcleq 0, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ eorsmi pc, r6, #76546048 @ 0x4900000 │ │ │ │ strcs r2, [r1], #-256 @ 0xffffff00 │ │ │ │ @@ -519647,24 +519647,24 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf940f609 │ │ │ │ @ instruction: 0xf602e7ce │ │ │ │ svclt 0x0000edcc │ │ │ │ @ instruction: 0xfffff781 │ │ │ │ rsbeq pc, r8, r0, ror #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r7, pc, sl, lsr r0 @ │ │ │ │ - subseq r7, pc, r0, lsr #1 │ │ │ │ - ldrsheq r6, [pc], #-250 @ │ │ │ │ - ldrsheq r7, [sp], #-62 @ 0xffffffc2 │ │ │ │ - subseq r6, pc, r4, ror #31 │ │ │ │ - subseq r7, sp, r8, ror #7 │ │ │ │ + subseq r7, pc, lr, lsr r0 @ │ │ │ │ + subseq r7, pc, r4, lsr #1 │ │ │ │ + ldrsheq r6, [pc], #-254 @ │ │ │ │ + subseq r7, sp, r2, lsl #8 │ │ │ │ + subseq r6, pc, r8, ror #31 │ │ │ │ + subseq r7, sp, ip, ror #7 │ │ │ │ rsbeq pc, r8, r2, lsl #31 │ │ │ │ @ instruction: 0xffffff4d │ │ │ │ - @ instruction: 0x005f6f9a │ │ │ │ - @ instruction: 0x005d739e │ │ │ │ + @ instruction: 0x005f6f9e │ │ │ │ + subseq r7, sp, r2, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed65d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r0, asr #31 │ │ │ │ ldcleq 0, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ eorsmi pc, r6, #76546048 @ 0x4900000 │ │ │ │ strcs r2, [r1], #-256 @ 0xffffff00 │ │ │ │ @@ -519709,22 +519709,22 @@ │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf6094478 │ │ │ │ ldrb pc, [r9, r3, asr #17] @ │ │ │ │ stcl 6, cr15, [lr, #-8] │ │ │ │ @ instruction: 0xfffff671 │ │ │ │ ldrdeq pc, [r8], #-224 @ 0xffffff20 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r6, pc, sl, lsr #30 │ │ │ │ - @ instruction: 0x005f6f90 │ │ │ │ - subseq r6, pc, sl, ror #29 │ │ │ │ - subseq r7, sp, lr, ror #5 │ │ │ │ + subseq r6, pc, lr, lsr #30 │ │ │ │ + @ instruction: 0x005f6f94 │ │ │ │ + subseq r6, pc, lr, ror #29 │ │ │ │ + ldrsheq r7, [sp], #-34 @ 0xffffffde │ │ │ │ rsbeq pc, r8, r8, lsl #29 │ │ │ │ @ instruction: 0xfffffe53 │ │ │ │ - subseq r6, pc, r0, lsr #29 │ │ │ │ - subseq r7, sp, r4, lsr #5 │ │ │ │ + subseq r6, pc, r4, lsr #29 │ │ │ │ + subseq r7, sp, r8, lsr #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed65e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ stc2 2, cr15, [ip], #-76 @ 0xffffffb4 │ │ │ │ ldc 6, cr4, [pc, #12] @ 20ec28 │ │ │ │ @@ -519760,15 +519760,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf602bd30 │ │ │ │ svclt 0x0000ece6 │ │ │ │ strhteq pc, [r8], #-222 @ 0xffffff22 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r6, pc, r2, lsl #29 │ │ │ │ + subseq r6, pc, r6, lsl #29 │ │ │ │ rsbeq pc, r8, r4, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed65ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ @ instruction: 0xf9b0f331 │ │ │ │ @@ -519789,16 +519789,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf608300c │ │ │ │ stmdami r5, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf81cf609 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - subseq r6, pc, lr, lsl #28 │ │ │ │ - subseq r7, sp, r6, asr r1 │ │ │ │ + subseq r6, pc, r2, lsl lr @ │ │ │ │ + subseq r7, sp, sl, asr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 34a1ec >::_M_default_append(unsigned int)@@Base+0xc7658> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1e4d070 │ │ │ │ @ instruction: 0x461d4e9e │ │ │ │ @ instruction: 0xf2ad4b9e │ │ │ │ @@ -519957,32 +519957,32 @@ │ │ │ │ ldmdami r7, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6084478 │ │ │ │ strb pc, [pc, pc, asr #29]! @ │ │ │ │ bl 18cc7c4 │ │ │ │ rsbeq pc, r8, r6, asr #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r6, pc, r8, lsr #27 │ │ │ │ - ldrsheq r7, [sp], #-0 │ │ │ │ + subseq r6, pc, ip, lsr #27 │ │ │ │ + ldrsheq r7, [sp], #-4 │ │ │ │ rsbeq pc, r8, sl, lsl #25 │ │ │ │ - subseq r6, pc, r6, lsr #26 │ │ │ │ - ldrheq r6, [pc], #-202 @ │ │ │ │ - subseq r6, pc, r4, asr #24 │ │ │ │ - subseq r6, sp, ip, lsl #31 │ │ │ │ - subseq r6, pc, ip, lsr #24 │ │ │ │ - subseq r6, sp, r4, ror pc │ │ │ │ - subseq r6, pc, r4, lsl ip @ │ │ │ │ - subseq r6, sp, ip, asr pc │ │ │ │ - ldrsbeq r6, [pc], #-182 @ │ │ │ │ - subseq r6, sp, lr, lsl pc │ │ │ │ + subseq r6, pc, sl, lsr #26 │ │ │ │ + ldrheq r6, [pc], #-206 @ │ │ │ │ + subseq r6, pc, r8, asr #24 │ │ │ │ + @ instruction: 0x005d6f90 │ │ │ │ + subseq r6, pc, r0, lsr ip @ │ │ │ │ + subseq r6, sp, r8, ror pc │ │ │ │ + subseq r6, pc, r8, lsl ip @ │ │ │ │ + subseq r6, sp, r0, ror #30 │ │ │ │ + ldrsbeq r6, [pc], #-186 @ │ │ │ │ + subseq r6, sp, r2, lsr #30 │ │ │ │ + @ instruction: 0x005f6b9c │ │ │ │ @ instruction: 0x005f6b98 │ │ │ │ - @ instruction: 0x005f6b94 │ │ │ │ - ldrsbeq r6, [sp], #-234 @ 0xffffff16 │ │ │ │ - subseq r6, pc, r6, ror fp @ │ │ │ │ - ldrheq r6, [sp], #-236 @ 0xffffff14 │ │ │ │ + ldrsbeq r6, [sp], #-238 @ 0xffffff12 │ │ │ │ + subseq r6, pc, sl, ror fp @ │ │ │ │ + subseq r6, sp, r0, asr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ca4cc >::_M_default_append(unsigned int)@@Base+0x47938> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf8df468a │ │ │ │ adclt r1, r3, r0, lsl r7 │ │ │ │ @@ -520436,56 +520436,56 @@ │ │ │ │ blx 17ccf48 │ │ │ │ ldrbtmi r4, [r8], #-2094 @ 0xfffff7d2 │ │ │ │ blx 6ccf52 │ │ │ │ svclt 0x0000e5ac │ │ │ │ rsbeq pc, r8, r4, ror #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq pc, r8, lr, lsr #19 │ │ │ │ - subseq r9, pc, ip, ror r9 @ │ │ │ │ - subseq r6, pc, r2, ror r9 @ │ │ │ │ - subseq r6, pc, r8, ror #18 │ │ │ │ - @ instruction: 0x005ef990 │ │ │ │ - subseq r6, sp, r4, lsr #25 │ │ │ │ - subseq r6, sp, r6, ror #23 │ │ │ │ - subseq r6, pc, sl, lsl #15 │ │ │ │ + subseq r9, pc, r0, lsl #19 │ │ │ │ + subseq r6, pc, r6, ror r9 @ │ │ │ │ + subseq r6, pc, ip, ror #18 │ │ │ │ + @ instruction: 0x005ef994 │ │ │ │ + subseq r6, sp, r8, lsr #25 │ │ │ │ + subseq r6, sp, sl, ror #23 │ │ │ │ + subseq r6, pc, lr, lsl #15 │ │ │ │ @ instruction: 0xfffff939 │ │ │ │ - ldrsheq r6, [pc], #-118 @ │ │ │ │ - subseq r6, pc, r4, asr #15 │ │ │ │ - subseq r6, pc, r8, asr #14 │ │ │ │ - subseq r6, pc, r4, lsl #13 │ │ │ │ - subseq r6, sp, sl, asr #19 │ │ │ │ - subseq r6, pc, r6, ror #12 │ │ │ │ - subseq r6, sp, lr, lsr #19 │ │ │ │ - subseq r6, pc, r0, lsr #12 │ │ │ │ - subseq r6, sp, r8, ror #18 │ │ │ │ - subseq r6, pc, r4, lsl #12 │ │ │ │ - subseq r6, sp, sl, asr #18 │ │ │ │ - subseq r6, pc, r8, ror #11 │ │ │ │ - subseq r6, sp, r0, lsr r9 │ │ │ │ - subseq r6, pc, lr, asr #11 │ │ │ │ - subseq r6, sp, r6, lsl r9 │ │ │ │ - ldrheq r6, [pc], #-80 @ │ │ │ │ - ldrsheq r6, [sp], #-136 @ 0xffffff78 │ │ │ │ - subseq r6, pc, r0, lsr r6 @ │ │ │ │ - subseq r6, pc, ip, ror r5 @ │ │ │ │ - subseq r6, sp, r2, asr #17 │ │ │ │ - subseq r6, pc, lr, asr r5 @ │ │ │ │ - subseq r6, sp, r4, lsr #17 │ │ │ │ - subseq r6, pc, r6, lsr r5 @ │ │ │ │ - subseq r6, sp, lr, ror r8 │ │ │ │ - subseq r6, pc, r0, lsl #9 │ │ │ │ - subseq r6, sp, r6, asr #15 │ │ │ │ - subseq r6, pc, r2, ror #8 │ │ │ │ - subseq r6, sp, r8, lsr #15 │ │ │ │ - subseq r6, pc, r4, asr #8 │ │ │ │ - subseq r6, sp, sl, lsl #15 │ │ │ │ - subseq r6, pc, r0, lsr #8 │ │ │ │ - subseq r6, sp, r6, ror #14 │ │ │ │ - ldrsheq r6, [pc], #-56 @ │ │ │ │ - subseq r6, pc, sl, asr r4 @ │ │ │ │ + ldrsheq r6, [pc], #-122 @ │ │ │ │ + subseq r6, pc, r8, asr #15 │ │ │ │ + subseq r6, pc, ip, asr #14 │ │ │ │ + subseq r6, pc, r8, lsl #13 │ │ │ │ + subseq r6, sp, lr, asr #19 │ │ │ │ + subseq r6, pc, sl, ror #12 │ │ │ │ + ldrheq r6, [sp], #-146 @ 0xffffff6e │ │ │ │ + subseq r6, pc, r4, lsr #12 │ │ │ │ + subseq r6, sp, ip, ror #18 │ │ │ │ + subseq r6, pc, r8, lsl #12 │ │ │ │ + subseq r6, sp, lr, asr #18 │ │ │ │ + subseq r6, pc, ip, ror #11 │ │ │ │ + subseq r6, sp, r4, lsr r9 │ │ │ │ + ldrsbeq r6, [pc], #-82 @ │ │ │ │ + subseq r6, sp, sl, lsl r9 │ │ │ │ + ldrheq r6, [pc], #-84 @ │ │ │ │ + ldrsheq r6, [sp], #-140 @ 0xffffff74 │ │ │ │ + subseq r6, pc, r4, lsr r6 @ │ │ │ │ + subseq r6, pc, r0, lsl #11 │ │ │ │ + subseq r6, sp, r6, asr #17 │ │ │ │ + subseq r6, pc, r2, ror #10 │ │ │ │ + subseq r6, sp, r8, lsr #17 │ │ │ │ + subseq r6, pc, sl, lsr r5 @ │ │ │ │ + subseq r6, sp, r2, lsl #17 │ │ │ │ + subseq r6, pc, r4, lsl #9 │ │ │ │ + subseq r6, sp, sl, asr #15 │ │ │ │ + subseq r6, pc, r6, ror #8 │ │ │ │ + subseq r6, sp, ip, lsr #15 │ │ │ │ + subseq r6, pc, r8, asr #8 │ │ │ │ + subseq r6, sp, lr, lsl #15 │ │ │ │ + subseq r6, pc, r4, lsr #8 │ │ │ │ + subseq r6, sp, sl, ror #14 │ │ │ │ + ldrsheq r6, [pc], #-60 @ │ │ │ │ + subseq r6, pc, lr, asr r4 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed669f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ @ instruction: 0xb08d24bc │ │ │ │ ldrtcc pc, [r8], #2271 @ 0x8df @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -520786,80 +520786,80 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq pc, r8, lr, lsl #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbeq r6, [pc], #-44 @ │ │ │ │ + subseq r6, pc, r0, ror #5 │ │ │ │ @ instruction: 0xfffff7d5 │ │ │ │ - subseq r6, pc, r6, ror r3 @ │ │ │ │ - subseq pc, lr, ip, ror #5 │ │ │ │ + subseq r6, pc, sl, ror r3 @ │ │ │ │ + ldrsheq pc, [lr], #-32 @ 0xffffffe0 @ │ │ │ │ andeq r0, r0, r3, asr #10 │ │ │ │ - subseq r6, pc, r6, lsl #5 │ │ │ │ - subseq r6, sp, ip, asr #11 │ │ │ │ + subseq r6, pc, sl, lsl #5 │ │ │ │ + ldrsbeq r6, [sp], #-80 @ 0xffffffb0 │ │ │ │ rsbeq pc, r8, r2, ror #2 │ │ │ │ - subseq r6, pc, sl, asr #4 │ │ │ │ - @ instruction: 0x005d6590 │ │ │ │ + subseq r6, pc, lr, asr #4 │ │ │ │ + @ instruction: 0x005d6594 │ │ │ │ @ instruction: 0xfffff34f │ │ │ │ @ instruction: 0xfffff305 │ │ │ │ - subseq r6, pc, sl, lsl #4 │ │ │ │ - subseq r6, sp, r2, asr r5 │ │ │ │ - ldrsheq r6, [pc], #-16 @ │ │ │ │ - subseq r6, sp, r8, lsr r5 │ │ │ │ - ldrsbeq r6, [pc], #-32 @ │ │ │ │ - ldrsbeq r9, [lr], #-38 @ 0xffffffda │ │ │ │ - subseq r6, pc, r8, asr #5 │ │ │ │ - subseq r6, pc, r4, lsl #6 │ │ │ │ - subseq r6, pc, r0, lsl #3 │ │ │ │ - subseq r6, sp, r8, asr #9 │ │ │ │ - subseq r6, pc, r6, ror #2 │ │ │ │ - subseq r6, sp, lr, lsr #9 │ │ │ │ - subseq r9, lr, r8, lsl #6 │ │ │ │ - subseq r6, pc, r6, asr #5 │ │ │ │ - subseq r6, pc, r2, lsr #2 │ │ │ │ - subseq r6, sp, sl, ror #8 │ │ │ │ - subseq r9, lr, r8, lsl #21 │ │ │ │ - subseq r6, pc, r6, lsr #5 │ │ │ │ - ldrsbeq r6, [pc], #-14 @ │ │ │ │ - subseq r6, sp, r6, lsr #8 │ │ │ │ - subseq r6, pc, r0, asr #1 │ │ │ │ - subseq r6, sp, r6, lsl #8 │ │ │ │ - subseq r9, lr, ip, lsl #4 │ │ │ │ - subseq r6, pc, r2, ror #4 │ │ │ │ - subseq r6, pc, sl, ror r0 @ │ │ │ │ - subseq r6, sp, r2, asr #7 │ │ │ │ - subseq r6, pc, lr, lsr r2 @ │ │ │ │ - subseq r9, lr, r0, lsl r1 │ │ │ │ - subseq r6, pc, r0, lsr r0 @ │ │ │ │ - subseq r6, sp, r8, ror r3 │ │ │ │ - @ instruction: 0x005ea198 │ │ │ │ - subseq r6, pc, r2, lsl r2 @ │ │ │ │ - subseq r5, pc, lr, ror #31 │ │ │ │ - subseq r6, sp, r6, lsr r3 │ │ │ │ - subseq sl, lr, lr, ror r3 │ │ │ │ - subseq r6, pc, r0, lsl #4 │ │ │ │ - ldrheq r5, [pc], #-244 @ │ │ │ │ - ldrsheq r6, [sp], #-44 @ 0xffffffd4 │ │ │ │ - subseq sl, lr, r0, lsr #7 │ │ │ │ - subseq r6, pc, r6, ror #3 │ │ │ │ - subseq r5, pc, r6, ror pc @ │ │ │ │ - ldrheq r6, [sp], #-46 @ 0xffffffd2 │ │ │ │ - subseq sl, lr, sl, lsr r4 │ │ │ │ - ldrheq r6, [pc], #-24 @ │ │ │ │ - subseq r5, pc, lr, lsr #30 │ │ │ │ - subseq r6, sp, r6, ror r2 │ │ │ │ - subseq lr, lr, r4, asr pc │ │ │ │ - subseq r6, pc, r6, lsr #3 │ │ │ │ - subseq r5, pc, sl, ror #29 │ │ │ │ - subseq r6, sp, r2, lsr r2 │ │ │ │ - subseq r6, pc, ip, lsl #3 │ │ │ │ - subseq r6, pc, sl, asr #3 │ │ │ │ - subseq r5, pc, r4, lsr #29 │ │ │ │ - subseq r6, sp, ip, ror #3 │ │ │ │ + subseq r6, pc, lr, lsl #4 │ │ │ │ + subseq r6, sp, r6, asr r5 │ │ │ │ + ldrsheq r6, [pc], #-20 @ │ │ │ │ + subseq r6, sp, ip, lsr r5 │ │ │ │ + ldrsbeq r6, [pc], #-36 @ │ │ │ │ + ldrsbeq r9, [lr], #-42 @ 0xffffffd6 │ │ │ │ + subseq r6, pc, ip, asr #5 │ │ │ │ + subseq r6, pc, r8, lsl #6 │ │ │ │ + subseq r6, pc, r4, lsl #3 │ │ │ │ + subseq r6, sp, ip, asr #9 │ │ │ │ + subseq r6, pc, sl, ror #2 │ │ │ │ + ldrheq r6, [sp], #-66 @ 0xffffffbe │ │ │ │ + subseq r9, lr, ip, lsl #6 │ │ │ │ + subseq r6, pc, sl, asr #5 │ │ │ │ + subseq r6, pc, r6, lsr #2 │ │ │ │ + subseq r6, sp, lr, ror #8 │ │ │ │ + subseq r9, lr, ip, lsl #21 │ │ │ │ + subseq r6, pc, sl, lsr #5 │ │ │ │ + subseq r6, pc, r2, ror #1 │ │ │ │ + subseq r6, sp, sl, lsr #8 │ │ │ │ + subseq r6, pc, r4, asr #1 │ │ │ │ + subseq r6, sp, sl, lsl #8 │ │ │ │ + subseq r9, lr, r0, lsl r2 │ │ │ │ + subseq r6, pc, r6, ror #4 │ │ │ │ + subseq r6, pc, lr, ror r0 @ │ │ │ │ + subseq r6, sp, r6, asr #7 │ │ │ │ + subseq r6, pc, r2, asr #4 │ │ │ │ + subseq r9, lr, r4, lsl r1 │ │ │ │ + subseq r6, pc, r4, lsr r0 @ │ │ │ │ + subseq r6, sp, ip, ror r3 │ │ │ │ + @ instruction: 0x005ea19c │ │ │ │ + subseq r6, pc, r6, lsl r2 @ │ │ │ │ + ldrsheq r5, [pc], #-242 @ │ │ │ │ + subseq r6, sp, sl, lsr r3 │ │ │ │ + subseq sl, lr, r2, lsl #7 │ │ │ │ + subseq r6, pc, r4, lsl #4 │ │ │ │ + ldrheq r5, [pc], #-248 @ │ │ │ │ + subseq r6, sp, r0, lsl #6 │ │ │ │ + subseq sl, lr, r4, lsr #7 │ │ │ │ + subseq r6, pc, sl, ror #3 │ │ │ │ + subseq r5, pc, sl, ror pc @ │ │ │ │ + subseq r6, sp, r2, asr #5 │ │ │ │ + subseq sl, lr, lr, lsr r4 │ │ │ │ + ldrheq r6, [pc], #-28 @ │ │ │ │ + subseq r5, pc, r2, lsr pc @ │ │ │ │ + subseq r6, sp, sl, ror r2 │ │ │ │ + subseq lr, lr, r8, asr pc │ │ │ │ + subseq r6, pc, sl, lsr #3 │ │ │ │ + subseq r5, pc, lr, ror #29 │ │ │ │ + subseq r6, sp, r6, lsr r2 │ │ │ │ + @ instruction: 0x005f6190 │ │ │ │ + subseq r6, pc, lr, asr #3 │ │ │ │ + subseq r5, pc, r8, lsr #29 │ │ │ │ + ldrsheq r6, [sp], #-16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed66fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -520869,16 +520869,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 15, cr15, cr0, cr7, {0} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6074478 │ │ │ │ blls 28fcac >::_M_default_append(unsigned int)@@Base+0xd118> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r5, pc, ip, lsr #26 │ │ │ │ - subseq r6, sp, r4, ror r0 │ │ │ │ + subseq r5, pc, r0, lsr sp @ │ │ │ │ + subseq r6, sp, r8, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed67018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ blx b4c672 │ │ │ │ strmi r6, [r1], -r3, lsl #16 │ │ │ │ @@ -520906,18 +520906,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf607300c │ │ │ │ stmdami r7, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff60f607 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - subseq r5, pc, r2, ror #31 │ │ │ │ - ldrsheq r5, [sp], #-254 @ 0xffffff02 │ │ │ │ - subseq r5, pc, r2, asr #31 │ │ │ │ - ldrsbeq r5, [sp], #-254 @ 0xffffff02 │ │ │ │ + subseq r5, pc, r6, ror #31 │ │ │ │ + subseq r6, sp, r2 │ │ │ │ + subseq r5, pc, r6, asr #31 │ │ │ │ + subseq r5, sp, r2, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed670b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 753e5c │ │ │ │ blmi 77c0d0 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -520937,15 +520937,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf601bd10 │ │ │ │ svclt 0x0000ebb2 │ │ │ │ rsbeq lr, r8, lr, asr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r5, pc, ip, ror pc @ │ │ │ │ + subseq r5, pc, r0, lsl #31 │ │ │ │ rsbeq lr, r8, ip, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed67128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi f93e50 │ │ │ │ blmi fbc158 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -521000,18 +521000,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ cdp2 6, 10, cr15, cr10, cr7, {0} │ │ │ │ ldrb r9, [r3, r5, lsl #22] │ │ │ │ bl f4d80c │ │ │ │ ldrdeq lr, [r8], #-170 @ 0xffffff56 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq lr, r8, r0, ror #20 │ │ │ │ - subseq r5, pc, r2, ror lr @ │ │ │ │ - subseq r5, sp, lr, lsl #29 │ │ │ │ - subseq r5, pc, r6, asr lr @ │ │ │ │ - subseq r5, sp, r2, ror lr │ │ │ │ + subseq r5, pc, r6, ror lr @ │ │ │ │ + @ instruction: 0x005d5e92 │ │ │ │ + subseq r5, pc, sl, asr lr @ │ │ │ │ + subseq r5, sp, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed6722c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1653f34 │ │ │ │ blmi 167c26c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -521091,32 +521091,32 @@ │ │ │ │ ldmdami r7, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6074478 │ │ │ │ @ instruction: 0xe7adfdf1 │ │ │ │ b 214d97c │ │ │ │ ldrdeq lr, [r8], #-150 @ 0xffffff6a @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r5, pc, r0, lsl lr @ │ │ │ │ + subseq r5, pc, r4, lsl lr @ │ │ │ │ @ instruction: 0xfffffeb5 │ │ │ │ - subseq r5, pc, r0, lsl #28 │ │ │ │ - ldrsheq r1, [sp], #-250 @ 0xffffff06 │ │ │ │ + subseq r5, pc, r4, lsl #28 │ │ │ │ + ldrsheq r1, [sp], #-254 @ 0xffffff02 │ │ │ │ andeq r0, r0, r7, lsl r1 │ │ │ │ - subseq r5, pc, r6, lsl #27 │ │ │ │ - subseq r5, sp, r2, lsr #27 │ │ │ │ + subseq r5, pc, sl, lsl #27 │ │ │ │ + subseq r5, sp, r6, lsr #27 │ │ │ │ rsbeq lr, r8, ip, lsr r9 │ │ │ │ - subseq r5, pc, r6, asr sp @ │ │ │ │ - subseq r5, sp, r2, ror sp │ │ │ │ + subseq r5, pc, sl, asr sp @ │ │ │ │ + subseq r5, sp, r6, ror sp │ │ │ │ @ instruction: 0xfffffda1 │ │ │ │ - subseq r5, pc, ip, lsr #26 │ │ │ │ - subseq r5, sp, r8, asr #26 │ │ │ │ + subseq r5, pc, r0, lsr sp @ │ │ │ │ + subseq r5, sp, ip, asr #26 │ │ │ │ @ instruction: 0xfffffcdb │ │ │ │ - subseq r5, pc, r2, lsl #26 │ │ │ │ - subseq r5, sp, lr, lsl sp │ │ │ │ - subseq r5, pc, r6, ror #25 │ │ │ │ - subseq r5, sp, r0, lsl #26 │ │ │ │ + subseq r5, pc, r6, lsl #26 │ │ │ │ + subseq r5, sp, r2, lsr #26 │ │ │ │ + subseq r5, pc, sl, ror #25 │ │ │ │ + subseq r5, sp, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed673d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff24f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -521125,16 +521125,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf607300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 6, cr15, [sl, #28]! │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - subseq r5, pc, r6, asr ip @ │ │ │ │ - subseq r5, sp, r2, ror ip │ │ │ │ + subseq r5, pc, sl, asr ip @ │ │ │ │ + subseq r5, sp, r6, ror ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed72e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @@ -521204,20 +521204,20 @@ │ │ │ │ mrrc2 6, 0, pc, r4, cr7 @ │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6074478 │ │ │ │ blls 28f774 >::_M_default_append(unsigned int)@@Base+0xcbe0> │ │ │ │ stmdavs r0!, {r0, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ vmin.u d20, d3, d25 │ │ │ │ ldrb pc, [r7, -r7, asr #30]! @ │ │ │ │ - @ instruction: 0x005f5b9e │ │ │ │ - ldrheq r5, [sp], #-186 @ 0xffffff46 │ │ │ │ - subseq r5, pc, sl, asr #22 │ │ │ │ - subseq r5, sp, r6, ror #22 │ │ │ │ - subseq r5, pc, r0, lsr #22 │ │ │ │ - subseq r5, sp, ip, lsr fp │ │ │ │ + subseq r5, pc, r2, lsr #23 │ │ │ │ + ldrheq r5, [sp], #-190 @ 0xffffff42 │ │ │ │ + subseq r5, pc, lr, asr #22 │ │ │ │ + subseq r5, sp, sl, ror #22 │ │ │ │ + subseq r5, pc, r4, lsr #22 │ │ │ │ + subseq r5, sp, r0, asr #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed72f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @@ -521288,20 +521288,20 @@ │ │ │ │ blx fed4dc9a │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6074478 │ │ │ │ blls 28f624 >::_M_default_append(unsigned int)@@Base+0xca90> │ │ │ │ stmdavs r0!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vmin.u d20, d3, d25 │ │ │ │ @ instruction: 0xe775fe9f │ │ │ │ - subseq r5, pc, lr, asr #20 │ │ │ │ - subseq r5, sp, sl, ror #20 │ │ │ │ - ldrsheq r5, [pc], #-154 @ │ │ │ │ - subseq r5, sp, r6, lsl sl │ │ │ │ - ldrsbeq r5, [pc], #-144 @ │ │ │ │ - subseq r5, sp, ip, ror #19 │ │ │ │ + subseq r5, pc, r2, asr sl @ │ │ │ │ + subseq r5, sp, lr, ror #20 │ │ │ │ + ldrsheq r5, [pc], #-158 @ │ │ │ │ + subseq r5, sp, sl, lsl sl │ │ │ │ + ldrsbeq r5, [pc], #-148 @ │ │ │ │ + ldrsheq r5, [sp], #-144 @ 0xffffff70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed676b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmax.s16 d4, d1, d14 │ │ │ │ stmdbvs r3, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -521356,18 +521356,18 @@ │ │ │ │ ldrbtmi r0, [fp], #-304 @ 0xfffffed0 │ │ │ │ stc2l 6, cr15, [r8], {4} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ cmnvs r3, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xff6cf211 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - subseq r5, pc, sl, lsr #19 │ │ │ │ - subseq r5, pc, ip, lsl #19 │ │ │ │ - subseq r5, pc, sl, asr #18 │ │ │ │ - subseq r5, pc, sl, lsl #18 │ │ │ │ + subseq r5, pc, lr, lsr #19 │ │ │ │ + @ instruction: 0x005f5990 │ │ │ │ + subseq r5, pc, lr, asr #18 │ │ │ │ + subseq r5, pc, lr, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed677bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vmax.s16 d4, d1, d12 │ │ │ │ @ instruction: 0x4601ff53 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -521401,15 +521401,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf601bd30 │ │ │ │ svclt 0x0000e812 │ │ │ │ rsbeq lr, r8, r6, lsl r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r5, pc, r6, ror r8 @ │ │ │ │ + subseq r5, pc, sl, ror r8 @ │ │ │ │ ldrdeq lr, [r8], #-60 @ 0xffffffc4 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed67868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmax.s16 d4, d1, d14 │ │ │ │ @@ -521467,18 +521467,18 @@ │ │ │ │ adcvs r4, r3, #40, 12 @ 0x2800000 │ │ │ │ cmnvs r3, r3, lsr #8 │ │ │ │ vcgt.u32 q3, , │ │ │ │ ldrtmi pc, [r0], -pc, ror #18 @ │ │ │ │ vmax.s16 d4, d1, d17 │ │ │ │ andcs pc, r1, sp, lsl #29 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ - ldrsheq r5, [pc], #-126 @ │ │ │ │ - ldrsbeq r5, [pc], #-126 @ │ │ │ │ - @ instruction: 0x005f579a │ │ │ │ - subseq r5, pc, ip, asr r7 @ │ │ │ │ + subseq r5, pc, r2, lsl #16 │ │ │ │ + subseq r5, pc, r2, ror #15 │ │ │ │ + @ instruction: 0x005f579e │ │ │ │ + subseq r5, pc, r0, ror #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed67978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r8, lsl #12 │ │ │ │ mrc2 2, 3, pc, cr4, cr1, {0} │ │ │ │ strcs r4, [r0, #-1540] @ 0xfffff9fc │ │ │ │ @@ -521501,16 +521501,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ @ instruction: 0x63256125 │ │ │ │ movwcs lr, #35268 @ 0x89c4 │ │ │ │ movwcs lr, #59844 @ 0xe9c4 │ │ │ │ mcr2 2, 2, pc, cr8, cr1, {0} @ │ │ │ │ ldcllt 6, cr4, [r8, #192]! @ 0xc0 │ │ │ │ - ldrsheq r5, [pc], #-106 @ │ │ │ │ - subseq r5, sp, sl, lsr #13 │ │ │ │ + ldrsheq r5, [pc], #-110 @ │ │ │ │ + subseq r5, sp, lr, lsr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4cbcb0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ mcr 0, 0, fp, cr10, cr1, {4} │ │ │ │ @ instruction: 0x46053a10 │ │ │ │ @@ -522149,25 +522149,25 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf606300c │ │ │ │ stmdami lr, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6064478 │ │ │ │ ldrb pc, [r3, r7, lsr #27] @ │ │ │ │ andeq r0, r0, r7, lsr #8 │ │ │ │ - subseq r5, pc, r6, rrx │ │ │ │ - subseq r4, pc, r0, lsr #28 │ │ │ │ - subseq r4, pc, r8, lsr sp @ │ │ │ │ - subseq r4, pc, r4, lsl sp @ │ │ │ │ - subseq r4, sp, r2, asr #25 │ │ │ │ - ldrsheq r4, [pc], #-194 @ │ │ │ │ - subseq r4, sp, r0, lsr #25 │ │ │ │ - ldrsbeq r4, [pc], #-200 @ │ │ │ │ - subseq r4, sp, r6, lsl #25 │ │ │ │ - ldrheq r4, [pc], #-206 @ │ │ │ │ - subseq r4, sp, ip, ror #24 │ │ │ │ + subseq r5, pc, sl, rrx │ │ │ │ + subseq r4, pc, r4, lsr #28 │ │ │ │ + subseq r4, pc, ip, lsr sp @ │ │ │ │ + subseq r4, pc, r8, lsl sp @ │ │ │ │ + subseq r4, sp, r6, asr #25 │ │ │ │ + ldrsheq r4, [pc], #-198 @ │ │ │ │ + subseq r4, sp, r4, lsr #25 │ │ │ │ + ldrsbeq r4, [pc], #-204 @ │ │ │ │ + subseq r4, sp, sl, lsl #25 │ │ │ │ + subseq r4, pc, r2, asr #25 │ │ │ │ + subseq r4, sp, r0, ror ip │ │ │ │ ldrsbtcs pc, [r0], r0 @ │ │ │ │ ldrsbtcc pc, [r0], r1 @ │ │ │ │ @ instruction: 0xf8d2b530 │ │ │ │ @ instruction: 0xf8d350d4 │ │ │ │ ssatmi r4, #15, r4, asr #1 │ │ │ │ svclt 0x00a842a5 │ │ │ │ @ instruction: 0xf1be46a6 │ │ │ │ @@ -522416,15 +522416,15 @@ │ │ │ │ bls 388adc │ │ │ │ @ instruction: 0xf1a2469e │ │ │ │ andcs r0, r0, #4, 24 @ 0x400 │ │ │ │ svclt 0x0000e023 │ │ │ │ ... │ │ │ │ rsbeq sp, r8, r8, ror #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r4, pc, r8, asr #23 │ │ │ │ + subseq r4, pc, ip, asr #23 │ │ │ │ @ instruction: 0x011df890 │ │ │ │ strle r0, [pc], #-1792 @ 211648 │ │ │ │ bmi fe64ce68 │ │ │ │ blvs 24ccc8 │ │ │ │ biceq lr, r3, #5120 @ 0x1400 │ │ │ │ blvc ffc0d138 │ │ │ │ blvc 3ccef8 │ │ │ │ @@ -522861,38 +522861,38 @@ │ │ │ │ ldrbtmi r6, [r8], #-418 @ 0xfffffe5e │ │ │ │ @ instruction: 0xf605300c │ │ │ │ ldmdami fp, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf816f606 │ │ │ │ @ instruction: 0xf5ffe6b0 │ │ │ │ svclt 0x0000eca2 │ │ │ │ - subseq r4, pc, ip, asr #8 │ │ │ │ + subseq r4, pc, r0, asr r4 @ │ │ │ │ rsbeq ip, r8, r0, lsl #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsheq r4, [pc], #-32 @ │ │ │ │ - subseq r4, pc, lr, lsl #5 │ │ │ │ - subseq r4, sp, ip, lsr r2 │ │ │ │ - subseq r4, pc, r0, ror r2 @ │ │ │ │ - subseq r4, sp, lr, lsl r2 │ │ │ │ - subseq r4, pc, r6, asr r2 @ │ │ │ │ - subseq r4, sp, r4, lsl #4 │ │ │ │ - subseq r4, pc, ip, lsr r2 @ │ │ │ │ - subseq r4, sp, sl, ror #3 │ │ │ │ - subseq r4, pc, r2, lsr #4 │ │ │ │ - ldrsbeq r4, [sp], #-16 │ │ │ │ - subseq r4, pc, r8, lsl #4 │ │ │ │ - ldrheq r4, [sp], #-22 @ 0xffffffea │ │ │ │ - subseq r4, pc, lr, ror #3 │ │ │ │ - @ instruction: 0x005d419c │ │ │ │ - ldrsbeq r4, [pc], #-20 @ │ │ │ │ - subseq r4, sp, r2, lsl #3 │ │ │ │ - ldrheq r4, [pc], #-22 @ │ │ │ │ - subseq r4, sp, r6, ror #2 │ │ │ │ - @ instruction: 0x005f419a │ │ │ │ - subseq r4, sp, sl, asr #2 │ │ │ │ + ldrsheq r4, [pc], #-36 @ │ │ │ │ + @ instruction: 0x005f4292 │ │ │ │ + subseq r4, sp, r0, asr #4 │ │ │ │ + subseq r4, pc, r4, ror r2 @ │ │ │ │ + subseq r4, sp, r2, lsr #4 │ │ │ │ + subseq r4, pc, sl, asr r2 @ │ │ │ │ + subseq r4, sp, r8, lsl #4 │ │ │ │ + subseq r4, pc, r0, asr #4 │ │ │ │ + subseq r4, sp, lr, ror #3 │ │ │ │ + subseq r4, pc, r6, lsr #4 │ │ │ │ + ldrsbeq r4, [sp], #-20 @ 0xffffffec │ │ │ │ + subseq r4, pc, ip, lsl #4 │ │ │ │ + ldrheq r4, [sp], #-26 @ 0xffffffe6 │ │ │ │ + ldrsheq r4, [pc], #-18 @ │ │ │ │ + subseq r4, sp, r0, lsr #3 │ │ │ │ + ldrsbeq r4, [pc], #-24 @ │ │ │ │ + subseq r4, sp, r6, lsl #3 │ │ │ │ + ldrheq r4, [pc], #-26 @ │ │ │ │ + subseq r4, sp, sl, ror #2 │ │ │ │ + @ instruction: 0x005f419e │ │ │ │ + subseq r4, sp, lr, asr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2cd250 >::_M_default_append(unsigned int)@@Base+0x4a6bc> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ blcs 1850124 │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @@ -523620,67 +523620,67 @@ │ │ │ │ stmdbls r6, {r1, r3, r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf6054478 │ │ │ │ blls 3d11b0 │ │ │ │ blt 1d108fc │ │ │ │ rsbeq ip, r8, r0, ror #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq ip, r8, r2, lsr ip │ │ │ │ - ldrsheq r3, [pc], #-248 @ │ │ │ │ - subseq r3, sp, r6, lsr #31 │ │ │ │ - ldrheq r3, [pc], #-252 @ │ │ │ │ - subseq r3, sp, sl, ror #30 │ │ │ │ - ldrsheq r3, [pc], #-232 @ │ │ │ │ - subseq r3, sp, r6, lsr #29 │ │ │ │ - ldrsbeq r3, [pc], #-230 @ │ │ │ │ - subseq r3, sp, r4, lsl #29 │ │ │ │ - subseq r3, pc, lr, lsl #29 │ │ │ │ - subseq r3, pc, ip, ror #26 │ │ │ │ + ldrsheq r3, [pc], #-252 @ │ │ │ │ + subseq r3, sp, sl, lsr #31 │ │ │ │ + subseq r3, pc, r0, asr #31 │ │ │ │ + subseq r3, sp, lr, ror #30 │ │ │ │ + ldrsheq r3, [pc], #-236 @ │ │ │ │ + subseq r3, sp, sl, lsr #29 │ │ │ │ + ldrsbeq r3, [pc], #-234 @ │ │ │ │ + subseq r3, sp, r8, lsl #29 │ │ │ │ + @ instruction: 0x005f3e92 │ │ │ │ + subseq r3, pc, r0, ror sp @ │ │ │ │ + ldrsbeq r3, [pc], #-180 @ │ │ │ │ ldrsbeq r3, [pc], #-176 @ │ │ │ │ - subseq r3, pc, ip, asr #23 │ │ │ │ - subseq r3, sp, sl, ror fp │ │ │ │ - subseq r3, pc, lr, ror fp @ │ │ │ │ - subseq r3, pc, r8, ror #20 │ │ │ │ - subseq r3, sp, r4, lsl sl │ │ │ │ - subseq r3, pc, sl, asr #20 │ │ │ │ - ldrsheq r3, [sp], #-150 @ 0xffffff6a │ │ │ │ - subseq r3, pc, lr, ror #18 │ │ │ │ - subseq r3, sp, ip, lsl r9 │ │ │ │ - subseq r3, pc, lr, asr #18 │ │ │ │ - ldrsheq r3, [sp], #-140 @ 0xffffff74 │ │ │ │ - ldrsheq r3, [pc], #-136 @ │ │ │ │ - subseq r3, sp, r6, lsr #17 │ │ │ │ - @ instruction: 0x005f3894 │ │ │ │ - subseq r3, sp, r4, asr #16 │ │ │ │ - subseq r3, pc, r6, ror r8 @ │ │ │ │ - subseq r3, sp, r4, lsr #16 │ │ │ │ - subseq r3, pc, r8, asr r8 @ │ │ │ │ - subseq r3, sp, r8, lsl #16 │ │ │ │ - ldrsbeq r3, [pc], #-118 @ │ │ │ │ - subseq r3, sp, r6, lsl #15 │ │ │ │ - ldrheq r3, [pc], #-122 @ │ │ │ │ - subseq r3, pc, sl, ror #14 │ │ │ │ - subseq r3, sp, sl, lsl r7 │ │ │ │ - subseq r3, pc, sl, asr #14 │ │ │ │ - ldrsheq r3, [sp], #-106 @ 0xffffff96 │ │ │ │ - ldrsheq r3, [pc], #-108 @ │ │ │ │ - subseq r3, sp, ip, lsr #13 │ │ │ │ - ldrsbeq r3, [pc], #-110 @ │ │ │ │ - subseq r3, sp, ip, lsl #13 │ │ │ │ - subseq r3, pc, r0, asr #13 │ │ │ │ - subseq r3, sp, r0, ror r6 │ │ │ │ - @ instruction: 0x005f3694 │ │ │ │ - subseq r3, sp, r4, asr #12 │ │ │ │ - subseq r3, pc, r4, ror r6 @ │ │ │ │ - subseq r3, sp, r4, lsr #12 │ │ │ │ - subseq r3, pc, r0, asr #12 │ │ │ │ - ldrsheq r3, [sp], #-80 @ 0xffffffb0 │ │ │ │ - subseq r3, pc, r8, ror #11 │ │ │ │ - @ instruction: 0x005d3598 │ │ │ │ - subseq r3, pc, r8, asr #11 │ │ │ │ - subseq r3, sp, r8, ror r5 │ │ │ │ + subseq r3, sp, lr, ror fp │ │ │ │ + subseq r3, pc, r2, lsl #23 │ │ │ │ + subseq r3, pc, ip, ror #20 │ │ │ │ + subseq r3, sp, r8, lsl sl │ │ │ │ + subseq r3, pc, lr, asr #20 │ │ │ │ + ldrsheq r3, [sp], #-154 @ 0xffffff66 │ │ │ │ + subseq r3, pc, r2, ror r9 @ │ │ │ │ + subseq r3, sp, r0, lsr #18 │ │ │ │ + subseq r3, pc, r2, asr r9 @ │ │ │ │ + subseq r3, sp, r0, lsl #18 │ │ │ │ + ldrsheq r3, [pc], #-140 @ │ │ │ │ + subseq r3, sp, sl, lsr #17 │ │ │ │ + @ instruction: 0x005f3898 │ │ │ │ + subseq r3, sp, r8, asr #16 │ │ │ │ + subseq r3, pc, sl, ror r8 @ │ │ │ │ + subseq r3, sp, r8, lsr #16 │ │ │ │ + subseq r3, pc, ip, asr r8 @ │ │ │ │ + subseq r3, sp, ip, lsl #16 │ │ │ │ + ldrsbeq r3, [pc], #-122 @ │ │ │ │ + subseq r3, sp, sl, lsl #15 │ │ │ │ + ldrheq r3, [pc], #-126 @ │ │ │ │ + subseq r3, pc, lr, ror #14 │ │ │ │ + subseq r3, sp, lr, lsl r7 │ │ │ │ + subseq r3, pc, lr, asr #14 │ │ │ │ + ldrsheq r3, [sp], #-110 @ 0xffffff92 │ │ │ │ + subseq r3, pc, r0, lsl #14 │ │ │ │ + ldrheq r3, [sp], #-96 @ 0xffffffa0 │ │ │ │ + subseq r3, pc, r2, ror #13 │ │ │ │ + @ instruction: 0x005d3690 │ │ │ │ + subseq r3, pc, r4, asr #13 │ │ │ │ + subseq r3, sp, r4, ror r6 │ │ │ │ + @ instruction: 0x005f3698 │ │ │ │ + subseq r3, sp, r8, asr #12 │ │ │ │ + subseq r3, pc, r8, ror r6 @ │ │ │ │ + subseq r3, sp, r8, lsr #12 │ │ │ │ + subseq r3, pc, r4, asr #12 │ │ │ │ + ldrsheq r3, [sp], #-84 @ 0xffffffac │ │ │ │ + subseq r3, pc, ip, ror #11 │ │ │ │ + @ instruction: 0x005d359c │ │ │ │ + subseq r3, pc, ip, asr #11 │ │ │ │ + subseq r3, sp, ip, ror r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed69be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff0d68d0 │ │ │ │ blmi ff0fec28 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -523865,57 +523865,57 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf844f605 │ │ │ │ @ instruction: 0xf5fee6dd │ │ │ │ svclt 0x0000ecd0 │ │ │ │ ... │ │ │ │ rsbeq ip, r8, sl, lsl r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r3, pc, r6, lsl #9 │ │ │ │ + subseq r3, pc, sl, lsl #9 │ │ │ │ @ instruction: 0xfffff36b │ │ │ │ - ldrsbeq r3, [pc], #-64 @ │ │ │ │ - subseq r3, pc, lr, lsl r5 @ │ │ │ │ + ldrsbeq r3, [pc], #-68 @ │ │ │ │ + subseq r3, pc, r2, lsr #10 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ - subseq r3, pc, r8, lsr r4 @ │ │ │ │ - subseq r3, sp, r8, ror #7 │ │ │ │ + subseq r3, pc, ip, lsr r4 @ │ │ │ │ + subseq r3, sp, ip, ror #7 │ │ │ │ rsbeq fp, r8, r2, lsl #31 │ │ │ │ - subseq r3, pc, r4, lsl #8 │ │ │ │ - ldrheq r3, [sp], #-52 @ 0xffffffcc │ │ │ │ + subseq r3, pc, r8, lsl #8 │ │ │ │ + ldrheq r3, [sp], #-56 @ 0xffffffc8 │ │ │ │ @ instruction: 0xffffdb1b │ │ │ │ @ instruction: 0xffffdc95 │ │ │ │ - subseq r3, pc, r6, asr #7 │ │ │ │ - subseq r3, sp, r6, ror r3 │ │ │ │ - subseq r3, pc, ip, lsr #7 │ │ │ │ - subseq r3, sp, ip, asr r3 │ │ │ │ + subseq r3, pc, sl, asr #7 │ │ │ │ + subseq r3, sp, sl, ror r3 │ │ │ │ + ldrheq r3, [pc], #-48 @ │ │ │ │ + subseq r3, sp, r0, ror #6 │ │ │ │ @ instruction: 0xffffdb3f │ │ │ │ @ instruction: 0xffffda81 │ │ │ │ - subseq r3, pc, lr, ror #6 │ │ │ │ - subseq r3, sp, lr, lsl r3 │ │ │ │ - subseq r3, pc, r4, asr r3 @ │ │ │ │ - subseq r3, sp, r4, lsl #6 │ │ │ │ + subseq r3, pc, r2, ror r3 @ │ │ │ │ + subseq r3, sp, r2, lsr #6 │ │ │ │ + subseq r3, pc, r8, asr r3 @ │ │ │ │ + subseq r3, sp, r8, lsl #6 │ │ │ │ @ instruction: 0xffffd933 │ │ │ │ - subseq r3, pc, r8, lsr #6 │ │ │ │ - ldrsbeq r3, [sp], #-40 @ 0xffffffd8 │ │ │ │ - subseq r3, pc, ip, asr #7 │ │ │ │ - ldrsheq r3, [pc], #-62 @ │ │ │ │ - subseq r3, pc, lr, ror #5 │ │ │ │ - @ instruction: 0x005d329e │ │ │ │ - ldrsbeq r3, [pc], #-32 @ │ │ │ │ - subseq r3, sp, lr, ror r2 │ │ │ │ - subseq r3, pc, r4, asr #7 │ │ │ │ - subseq r3, pc, r4, lsr #8 │ │ │ │ - subseq r3, pc, ip, lsl #5 │ │ │ │ - subseq r3, sp, ip, lsr r2 │ │ │ │ - ldrsheq r3, [pc], #-48 @ │ │ │ │ - subseq r3, pc, lr, lsl r4 @ │ │ │ │ - subseq r3, pc, ip, lsr r2 @ │ │ │ │ - subseq r3, sp, ip, ror #3 │ │ │ │ - subseq r3, pc, ip, lsl #8 │ │ │ │ - subseq r3, pc, r2, ror r4 @ │ │ │ │ - ldrsheq r3, [pc], #-22 @ │ │ │ │ - subseq r3, sp, r6, lsr #3 │ │ │ │ + subseq r3, pc, ip, lsr #6 │ │ │ │ + ldrsbeq r3, [sp], #-44 @ 0xffffffd4 │ │ │ │ + ldrsbeq r3, [pc], #-48 @ │ │ │ │ + subseq r3, pc, r2, lsl #8 │ │ │ │ + ldrsheq r3, [pc], #-34 @ │ │ │ │ + subseq r3, sp, r2, lsr #5 │ │ │ │ + ldrsbeq r3, [pc], #-36 @ │ │ │ │ + subseq r3, sp, r2, lsl #5 │ │ │ │ + subseq r3, pc, r8, asr #7 │ │ │ │ + subseq r3, pc, r8, lsr #8 │ │ │ │ + @ instruction: 0x005f3290 │ │ │ │ + subseq r3, sp, r0, asr #4 │ │ │ │ + ldrsheq r3, [pc], #-52 @ │ │ │ │ + subseq r3, pc, r2, lsr #8 │ │ │ │ + subseq r3, pc, r0, asr #4 │ │ │ │ + ldrsheq r3, [sp], #-16 │ │ │ │ + subseq r3, pc, r0, lsl r4 @ │ │ │ │ + subseq r3, pc, r6, ror r4 @ │ │ │ │ + ldrsheq r3, [pc], #-26 @ │ │ │ │ + subseq r3, sp, sl, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed69f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 0, pc, cr14, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -523925,16 +523925,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff0af604 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6044478 │ │ │ │ blls 292ce0 >::_M_default_append(unsigned int)@@Base+0x1014c> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrsheq r3, [pc], #-8 @ │ │ │ │ - subseq r3, sp, r8, lsr #1 │ │ │ │ + ldrsheq r3, [pc], #-12 @ │ │ │ │ + subseq r3, sp, ip, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed69fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmax.s8 d4, d15, d12 │ │ │ │ andls pc, r3, sp, lsr fp @ │ │ │ │ @@ -523944,15 +523944,15 @@ │ │ │ │ ldrbtmi r3, [fp], #-662 @ 0xfffffd6a │ │ │ │ andscs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf888f602 │ │ │ │ tstcs r8, r0, lsr #12 │ │ │ │ blx 14cf656 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - subseq r3, pc, r6, lsr #6 │ │ │ │ + subseq r3, pc, sl, lsr #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed6a02c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ vmax.s8 d4, d15, d13 │ │ │ │ andcs pc, r0, #25600 @ 0x6400 │ │ │ │ @@ -524018,22 +524018,22 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 5, cr15, cr0, cr4, {0} │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff0af604 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e7ae │ │ │ │ - subseq r3, pc, r8, asr #5 │ │ │ │ - subseq r6, sp, r0, lsr pc │ │ │ │ - subseq r5, sp, ip, lsr #11 │ │ │ │ - ldrsheq r3, [sp], #-28 @ 0xffffffe4 │ │ │ │ - ldrheq pc, [ip], #-104 @ 0xffffff98 @ │ │ │ │ - subseq r7, sp, r8, lsl #13 │ │ │ │ - subseq r3, pc, r0, lsr #4 │ │ │ │ - subseq r2, sp, r2, lsr pc │ │ │ │ + subseq r3, pc, ip, asr #5 │ │ │ │ + subseq r6, sp, r4, lsr pc │ │ │ │ + ldrheq r5, [sp], #-80 @ 0xffffffb0 │ │ │ │ + subseq r3, sp, r0, lsl #4 │ │ │ │ + ldrheq pc, [ip], #-108 @ 0xffffff94 @ │ │ │ │ + subseq r7, sp, ip, lsl #13 │ │ │ │ + subseq r3, pc, r4, lsr #4 │ │ │ │ + subseq r2, sp, r6, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed6a170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vmax.s8 d4, d15, d8 │ │ │ │ @ instruction: 0xf100fa79 │ │ │ │ strtmi r0, [r0], -r8, lsl #2 │ │ │ │ @@ -524056,16 +524056,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf604300c │ │ │ │ stmdami r5, {r0, r1, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 6, 11, cr15, cr14, cr4, {0} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - subseq r3, pc, r6, lsl #3 │ │ │ │ - @ instruction: 0x005d2e9a │ │ │ │ + subseq r3, pc, sl, lsl #3 │ │ │ │ + @ instruction: 0x005d2e9e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed6a1f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7d6f78 │ │ │ │ blmi 7ff210 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -524087,15 +524087,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf5febd30 │ │ │ │ svclt 0x0000eb10 │ │ │ │ rsbeq fp, r8, r2, lsl sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r3, pc, sl, lsl #2 │ │ │ │ + subseq r3, pc, lr, lsl #2 │ │ │ │ ldrdeq fp, [r8], #-152 @ 0xffffff68 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 34e524 >::_M_default_append(unsigned int)@@Base+0xcb990> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0x4605b09d │ │ │ │ @@ -524618,89 +524618,89 @@ │ │ │ │ blpl 6cef04 │ │ │ │ blvc 5cef08 │ │ │ │ blvs 64ef0c │ │ │ │ blvc 38f09c │ │ │ │ svclt 0x0000e6be │ │ │ │ rsbeq fp, r8, r6, lsl #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r3, pc, r4, rrx │ │ │ │ - subseq r2, sp, r6, ror sp │ │ │ │ + subseq r3, pc, r8, rrx │ │ │ │ + subseq r2, sp, sl, ror sp │ │ │ │ rsbeq fp, r8, ip, lsl #18 │ │ │ │ - ldrsheq r2, [pc], #-248 @ │ │ │ │ - ldrsbeq r2, [pc], #-242 @ │ │ │ │ - subseq r2, sp, r4, ror #25 │ │ │ │ - subseq r2, pc, sl, lsl #31 │ │ │ │ - subseq sp, lr, r4, asr #4 │ │ │ │ - ldrsheq r2, [pc], #-230 @ │ │ │ │ - subseq r2, sp, r8, lsl #24 │ │ │ │ - ldrsbeq r2, [pc], #-232 @ │ │ │ │ - subseq r2, sp, sl, ror #23 │ │ │ │ - ldrheq r2, [pc], #-234 @ │ │ │ │ - subseq r2, sp, ip, asr #23 │ │ │ │ - @ instruction: 0x005f2e9c │ │ │ │ - subseq r2, sp, lr, lsr #23 │ │ │ │ - subseq r2, pc, r6, ror #28 │ │ │ │ - subseq r2, sp, r8, ror fp │ │ │ │ - subseq r2, pc, r8, lsr lr @ │ │ │ │ - subseq r2, sp, sl, asr #22 │ │ │ │ - subseq r2, pc, ip, lsr lr @ │ │ │ │ + ldrsheq r2, [pc], #-252 @ │ │ │ │ + ldrsbeq r2, [pc], #-246 @ │ │ │ │ + subseq r2, sp, r8, ror #25 │ │ │ │ + subseq r2, pc, lr, lsl #31 │ │ │ │ + subseq sp, lr, r8, asr #4 │ │ │ │ + ldrsheq r2, [pc], #-234 @ │ │ │ │ + subseq r2, sp, ip, lsl #24 │ │ │ │ + ldrsbeq r2, [pc], #-236 @ │ │ │ │ + subseq r2, sp, lr, ror #23 │ │ │ │ + ldrheq r2, [pc], #-238 @ │ │ │ │ + ldrsbeq r2, [sp], #-176 @ 0xffffff50 │ │ │ │ + subseq r2, pc, r0, lsr #29 │ │ │ │ + ldrheq r2, [sp], #-178 @ 0xffffff4e │ │ │ │ + subseq r2, pc, sl, ror #28 │ │ │ │ + subseq r2, sp, ip, ror fp │ │ │ │ subseq r2, pc, ip, lsr lr @ │ │ │ │ - subseq r2, pc, r2, lsr lr @ │ │ │ │ - subseq r2, pc, lr, lsr lr @ │ │ │ │ - subseq r2, pc, r4, lsl #28 │ │ │ │ - @ instruction: 0x005f2d94 │ │ │ │ - subseq r2, sp, r6, lsr #21 │ │ │ │ - subseq r5, lr, lr, asr #13 │ │ │ │ - subseq r2, pc, r2, ror #26 │ │ │ │ - subseq r2, sp, r4, ror sl │ │ │ │ - subseq r2, pc, r4, asr #26 │ │ │ │ - subseq r2, sp, r6, asr sl │ │ │ │ - subseq pc, ip, r8, lsr r8 @ │ │ │ │ - subseq r2, pc, r0, lsl sp @ │ │ │ │ - subseq r2, sp, r2, lsr #20 │ │ │ │ - ldrsheq r2, [pc], #-194 @ │ │ │ │ - subseq r2, sp, r4, lsl #20 │ │ │ │ - ldrsbeq r2, [pc], #-196 @ │ │ │ │ - subseq r2, sp, r6, ror #19 │ │ │ │ - ldrheq r2, [pc], #-200 @ │ │ │ │ - subseq r2, sp, r8, asr #19 │ │ │ │ - @ instruction: 0x005f2c96 │ │ │ │ - subseq r2, sp, r6, lsr #19 │ │ │ │ - @ instruction: 0x005cf790 │ │ │ │ - subseq r2, pc, ip, asr ip @ │ │ │ │ - subseq r2, sp, lr, ror #18 │ │ │ │ - @ instruction: 0x005cf79c │ │ │ │ - subseq r2, pc, r8, lsr #24 │ │ │ │ - subseq r2, sp, sl, lsr r9 │ │ │ │ - subseq r3, lr, r4, asr r8 │ │ │ │ - ldrsheq r2, [pc], #-180 @ │ │ │ │ - subseq r2, sp, r6, lsl #18 │ │ │ │ - subseq lr, ip, r2, asr #8 │ │ │ │ - subseq r2, pc, r4, asr #23 │ │ │ │ - ldrsbeq r2, [sp], #-136 @ 0xffffff78 │ │ │ │ - subseq lr, ip, lr, ror #7 │ │ │ │ - @ instruction: 0x005f2b98 │ │ │ │ - subseq r2, sp, ip, lsr #17 │ │ │ │ - subseq r2, pc, r2, ror #23 │ │ │ │ - ldrsbeq r2, [pc], #-168 @ │ │ │ │ - ldrheq r2, [pc], #-174 @ │ │ │ │ - ldrsbeq r2, [sp], #-114 @ 0xffffff8e │ │ │ │ - subseq r2, pc, r4, lsr #21 │ │ │ │ - ldrheq r2, [sp], #-120 @ 0xffffff88 │ │ │ │ - @ instruction: 0x005f2998 │ │ │ │ - subseq r2, pc, r6, lsl #19 │ │ │ │ - @ instruction: 0x005d269a │ │ │ │ - subseq r2, pc, sl, ror #18 │ │ │ │ - subseq r2, sp, lr, ror r6 │ │ │ │ - subseq r2, pc, r0, asr r9 @ │ │ │ │ - subseq r2, sp, r4, ror #12 │ │ │ │ - subseq r2, pc, r4, lsr r9 @ │ │ │ │ - subseq r2, sp, r8, asr #12 │ │ │ │ - subseq r2, pc, r8, lsl r9 @ │ │ │ │ - subseq r2, sp, ip, lsr #12 │ │ │ │ + subseq r2, sp, lr, asr #22 │ │ │ │ + subseq r2, pc, r0, asr #28 │ │ │ │ + subseq r2, pc, r0, asr #28 │ │ │ │ + subseq r2, pc, r6, lsr lr @ │ │ │ │ + subseq r2, pc, r2, asr #28 │ │ │ │ + subseq r2, pc, r8, lsl #28 │ │ │ │ + @ instruction: 0x005f2d98 │ │ │ │ + subseq r2, sp, sl, lsr #21 │ │ │ │ + ldrsbeq r5, [lr], #-98 @ 0xffffff9e │ │ │ │ + subseq r2, pc, r6, ror #26 │ │ │ │ + subseq r2, sp, r8, ror sl │ │ │ │ + subseq r2, pc, r8, asr #26 │ │ │ │ + subseq r2, sp, sl, asr sl │ │ │ │ + subseq pc, ip, ip, lsr r8 @ │ │ │ │ + subseq r2, pc, r4, lsl sp @ │ │ │ │ + subseq r2, sp, r6, lsr #20 │ │ │ │ + ldrsheq r2, [pc], #-198 @ │ │ │ │ + subseq r2, sp, r8, lsl #20 │ │ │ │ + ldrsbeq r2, [pc], #-200 @ │ │ │ │ + subseq r2, sp, sl, ror #19 │ │ │ │ + ldrheq r2, [pc], #-204 @ │ │ │ │ + subseq r2, sp, ip, asr #19 │ │ │ │ + @ instruction: 0x005f2c9a │ │ │ │ + subseq r2, sp, sl, lsr #19 │ │ │ │ + @ instruction: 0x005cf794 │ │ │ │ + subseq r2, pc, r0, ror #24 │ │ │ │ + subseq r2, sp, r2, ror r9 │ │ │ │ + subseq pc, ip, r0, lsr #15 │ │ │ │ + subseq r2, pc, ip, lsr #24 │ │ │ │ + subseq r2, sp, lr, lsr r9 │ │ │ │ + subseq r3, lr, r8, asr r8 │ │ │ │ + ldrsheq r2, [pc], #-184 @ │ │ │ │ + subseq r2, sp, sl, lsl #18 │ │ │ │ + subseq lr, ip, r6, asr #8 │ │ │ │ + subseq r2, pc, r8, asr #23 │ │ │ │ + ldrsbeq r2, [sp], #-140 @ 0xffffff74 │ │ │ │ + ldrsheq lr, [ip], #-50 @ 0xffffffce │ │ │ │ + @ instruction: 0x005f2b9c │ │ │ │ + ldrheq r2, [sp], #-128 @ 0xffffff80 │ │ │ │ + subseq r2, pc, r6, ror #23 │ │ │ │ + ldrsbeq r2, [pc], #-172 @ │ │ │ │ + subseq r2, pc, r2, asr #21 │ │ │ │ + ldrsbeq r2, [sp], #-118 @ 0xffffff8a │ │ │ │ + subseq r2, pc, r8, lsr #21 │ │ │ │ + ldrheq r2, [sp], #-124 @ 0xffffff84 │ │ │ │ + @ instruction: 0x005f299c │ │ │ │ + subseq r2, pc, sl, lsl #19 │ │ │ │ + @ instruction: 0x005d269e │ │ │ │ + subseq r2, pc, lr, ror #18 │ │ │ │ + subseq r2, sp, r2, lsl #13 │ │ │ │ + subseq r2, pc, r4, asr r9 @ │ │ │ │ + subseq r2, sp, r8, ror #12 │ │ │ │ + subseq r2, pc, r8, lsr r9 @ │ │ │ │ + subseq r2, sp, ip, asr #12 │ │ │ │ + subseq r2, pc, ip, lsl r9 @ │ │ │ │ + subseq r2, sp, r0, lsr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2cee94 >::_M_default_append(unsigned int)@@Base+0x4c300> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe251d18 │ │ │ │ vqrdmulh.s32 d4, d29, d14[0] │ │ │ │ stclmi 13, cr4, [lr], {84} @ 0x54 │ │ │ │ @@ -524907,33 +524907,33 @@ │ │ │ │ ldmdami r8, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6044478 │ │ │ │ udiv r0, fp, r8 │ │ │ │ stc 5, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ rsbeq fp, r8, lr, lsl r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r2, pc, lr, lsr #14 │ │ │ │ - subseq r2, pc, r8, asr #16 │ │ │ │ - subseq r2, pc, lr, lsr #13 │ │ │ │ - subseq r2, pc, r6, lsr #13 │ │ │ │ - ldrheq r2, [sp], #-58 @ 0xffffffc6 │ │ │ │ - ldrsheq r2, [pc], #-86 @ │ │ │ │ - subseq r2, sp, sl, lsl #6 │ │ │ │ + subseq r2, pc, r2, lsr r7 @ │ │ │ │ + subseq r2, pc, ip, asr #16 │ │ │ │ + ldrheq r2, [pc], #-98 @ │ │ │ │ + subseq r2, pc, sl, lsr #13 │ │ │ │ + ldrheq r2, [sp], #-62 @ 0xffffffc2 │ │ │ │ + ldrsheq r2, [pc], #-90 @ │ │ │ │ + subseq r2, sp, lr, lsl #6 │ │ │ │ rsbeq sl, r8, sl, lsl #29 │ │ │ │ - subseq r2, pc, r6, ror #9 │ │ │ │ - ldrheq r2, [pc], #-70 @ │ │ │ │ - subseq r2, sp, sl, asr #3 │ │ │ │ - @ instruction: 0x005f249a │ │ │ │ - subseq r2, sp, lr, lsr #3 │ │ │ │ - subseq r2, pc, r0, lsl #9 │ │ │ │ - @ instruction: 0x005d2194 │ │ │ │ - subseq r2, pc, r2, ror #8 │ │ │ │ - subseq r2, sp, r4, ror r1 │ │ │ │ - subseq r2, pc, r2, asr #8 │ │ │ │ - subseq r2, sp, r4, asr r1 │ │ │ │ + subseq r2, pc, sl, ror #9 │ │ │ │ + ldrheq r2, [pc], #-74 @ │ │ │ │ + subseq r2, sp, lr, asr #3 │ │ │ │ + @ instruction: 0x005f249e │ │ │ │ + ldrheq r2, [sp], #-18 @ 0xffffffee │ │ │ │ + subseq r2, pc, r4, lsl #9 │ │ │ │ + @ instruction: 0x005d2198 │ │ │ │ + subseq r2, pc, r6, ror #8 │ │ │ │ + subseq r2, sp, r8, ror r1 │ │ │ │ + subseq r2, pc, r6, asr #8 │ │ │ │ + subseq r2, sp, r8, asr r1 │ │ │ │ movsvs pc, #0, 10 │ │ │ │ bleq ff24f840 │ │ │ │ blvc 2cf1d0 >::_M_default_append(unsigned int)@@Base+0x4c63c> │ │ │ │ bleq ff40f858 │ │ │ │ blx 64f950 │ │ │ │ bllt 10ca244 │ │ │ │ blvs bcf3d8 │ │ │ │ @@ -525336,26 +525336,26 @@ │ │ │ │ @ instruction: 0xf10d2400 │ │ │ │ ssatmi r0, #27, r4, asr #19 │ │ │ │ blls 24feac │ │ │ │ svclt 0x0000e030 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sl, r8, r8, lsl #21 │ │ │ │ - subseq r2, pc, sl, lsl #3 │ │ │ │ - @ instruction: 0x005d1e9c │ │ │ │ + subseq r2, pc, lr, lsl #3 │ │ │ │ + subseq r1, sp, r0, lsr #29 │ │ │ │ rsbeq sl, r8, r2, lsr sl │ │ │ │ - @ instruction: 0x005f2294 │ │ │ │ - ldrsbeq r2, [pc], #-4 @ │ │ │ │ - ldrheq r2, [pc], #-28 @ │ │ │ │ - subseq r1, pc, ip, ror pc @ │ │ │ │ - @ instruction: 0x005d1c90 │ │ │ │ - ldrheq r2, [pc], #-4 @ │ │ │ │ - subseq r6, sp, lr, lsr #5 │ │ │ │ - subseq r1, pc, r2, lsl lr @ │ │ │ │ + @ instruction: 0x005f2298 │ │ │ │ + ldrsbeq r2, [pc], #-8 @ │ │ │ │ + subseq r2, pc, r0, asr #3 │ │ │ │ subseq r1, pc, r0, lsl #31 │ │ │ │ + @ instruction: 0x005d1c94 │ │ │ │ + ldrheq r2, [pc], #-8 @ │ │ │ │ + ldrheq r6, [sp], #-34 @ 0xffffffde │ │ │ │ + subseq r1, pc, r6, lsl lr @ │ │ │ │ + subseq r1, pc, r4, lsl #31 │ │ │ │ @ instruction: 0xf8529a0c │ │ │ │ @ instruction: 0xf8d82023 │ │ │ │ @ instruction: 0xf8433000 │ │ │ │ ldmdavs r3!, {r2, r5, sp} │ │ │ │ biceq lr, r4, #3072 @ 0xc00 │ │ │ │ stc 4, cr3, [r3, #4] │ │ │ │ vstrcc d9, [r1, #-0] │ │ │ │ @@ -526123,45 +526123,45 @@ │ │ │ │ cdp2 6, 9, cr15, cr14, cr2, {0} │ │ │ │ @ instruction: 0xf8cde7ce │ │ │ │ @ instruction: 0xf8dda064 │ │ │ │ mrcls 0, 0, r9, cr1, cr12, {2} │ │ │ │ ldrdge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ ldrls r9, [r6, #-782] @ 0xfffffcf2 │ │ │ │ svclt 0x0000e068 │ │ │ │ - subseq r1, pc, r8, lsl #25 │ │ │ │ - @ instruction: 0x005d199a │ │ │ │ - subseq r1, pc, r4, ror #21 │ │ │ │ - subseq sp, ip, lr, lsr #30 │ │ │ │ - subseq r1, pc, ip, ror sl @ │ │ │ │ - subseq r1, pc, ip, ror r9 @ │ │ │ │ - subseq r1, sp, lr, lsl #13 │ │ │ │ - subseq r1, pc, r2, lsr #21 │ │ │ │ - subseq r1, pc, r8, asr r8 @ │ │ │ │ - subseq r1, sp, lr, asr #15 │ │ │ │ - subseq r1, pc, lr, lsr r7 @ │ │ │ │ - subseq r1, sp, r0, asr r4 │ │ │ │ - ldrsheq r1, [pc], #-100 @ │ │ │ │ - subseq r1, sp, r6, lsl #8 │ │ │ │ - subseq r1, pc, sl, lsr #13 │ │ │ │ - ldrsheq r1, [pc], #-86 @ │ │ │ │ - subseq r1, sp, r8, lsl #6 │ │ │ │ - ldrheq r1, [pc], #-82 @ │ │ │ │ - subseq r1, pc, r2, lsl #11 │ │ │ │ - subseq r1, pc, r6, asr #10 │ │ │ │ - subseq r3, sp, r2, lsl r8 │ │ │ │ - subseq r1, pc, r6, lsr #9 │ │ │ │ - subseq r1, pc, lr, lsl #12 │ │ │ │ - ldrsbeq r1, [pc], #-32 @ │ │ │ │ - subseq r0, sp, r4, ror #31 │ │ │ │ - subseq r1, pc, r6, lsr #3 │ │ │ │ - ldrheq r0, [sp], #-234 @ 0xffffff16 │ │ │ │ - subseq r1, pc, lr, lsl #3 │ │ │ │ - subseq r0, sp, r2, lsr #29 │ │ │ │ - subseq r1, pc, r6, asr #2 │ │ │ │ - subseq r0, sp, sl, asr lr │ │ │ │ + subseq r1, pc, ip, lsl #25 │ │ │ │ + @ instruction: 0x005d199e │ │ │ │ + subseq r1, pc, r8, ror #21 │ │ │ │ + subseq sp, ip, r2, lsr pc │ │ │ │ + subseq r1, pc, r0, lsl #21 │ │ │ │ + subseq r1, pc, r0, lsl #19 │ │ │ │ + @ instruction: 0x005d1692 │ │ │ │ + subseq r1, pc, r6, lsr #21 │ │ │ │ + subseq r1, pc, ip, asr r8 @ │ │ │ │ + ldrsbeq r1, [sp], #-114 @ 0xffffff8e │ │ │ │ + subseq r1, pc, r2, asr #14 │ │ │ │ + subseq r1, sp, r4, asr r4 │ │ │ │ + ldrsheq r1, [pc], #-104 @ │ │ │ │ + subseq r1, sp, sl, lsl #8 │ │ │ │ + subseq r1, pc, lr, lsr #13 │ │ │ │ + ldrsheq r1, [pc], #-90 @ │ │ │ │ + subseq r1, sp, ip, lsl #6 │ │ │ │ + ldrheq r1, [pc], #-86 @ │ │ │ │ + subseq r1, pc, r6, lsl #11 │ │ │ │ + subseq r1, pc, sl, asr #10 │ │ │ │ + subseq r3, sp, r6, lsl r8 │ │ │ │ + subseq r1, pc, sl, lsr #9 │ │ │ │ + subseq r1, pc, r2, lsl r6 @ │ │ │ │ + ldrsbeq r1, [pc], #-36 @ │ │ │ │ + subseq r0, sp, r8, ror #31 │ │ │ │ + subseq r1, pc, sl, lsr #3 │ │ │ │ + ldrheq r0, [sp], #-238 @ 0xffffff12 │ │ │ │ + @ instruction: 0x005f1192 │ │ │ │ + subseq r0, sp, r6, lsr #29 │ │ │ │ + subseq r1, pc, sl, asr #2 │ │ │ │ + subseq r0, sp, lr, asr lr │ │ │ │ vmov.f64 d9, #124 @ 0x3fe00000 1.750 │ │ │ │ stmdals sp, {r8, r9, fp} │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ ldc2l 3, cr15, [lr, #-272] @ 0xfffffef0 │ │ │ │ stmdacs r1, {r0, r2, r9, sl, lr} │ │ │ │ andshi pc, r2, #64 @ 0x40 │ │ │ │ @ instruction: 0xf8d96831 │ │ │ │ @@ -526725,79 +526725,79 @@ │ │ │ │ cmppvc fp, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf926f602 │ │ │ │ ldrtmi r4, [r9], -r3, asr #16 │ │ │ │ @ instruction: 0xf6024478 │ │ │ │ ldrls pc, [r0, -r1, ror #19] │ │ │ │ bllt a13990 │ │ │ │ - subseq r0, pc, r8, lsr pc @ │ │ │ │ - subseq r0, sp, sl, asr #24 │ │ │ │ - ldrsheq r0, [pc], #-230 @ │ │ │ │ - subseq r0, pc, sl, ror #29 │ │ │ │ - ldrsheq r0, [sp], #-186 @ 0xffffff46 │ │ │ │ - subseq r0, pc, r4, asr #29 │ │ │ │ - ldrsbeq r0, [sp], #-180 @ 0xffffff4c │ │ │ │ - subseq r0, pc, r2, lsr pc @ │ │ │ │ - subseq r0, pc, sl, ror ip @ │ │ │ │ - subseq r0, sp, ip, lsl #19 │ │ │ │ - subseq r0, pc, sl, asr ip @ │ │ │ │ - subseq r0, sp, ip, ror #18 │ │ │ │ - subseq r0, pc, ip, asr fp @ │ │ │ │ - subseq r0, sp, r0, ror r8 │ │ │ │ - subseq r0, pc, ip, lsr fp @ │ │ │ │ - subseq r0, sp, r0, asr r8 │ │ │ │ - subseq r0, pc, r2, lsr #22 │ │ │ │ - subseq r0, sp, r4, lsr r8 │ │ │ │ - subseq r0, pc, r8, lsl #22 │ │ │ │ - subseq r0, sp, sl, lsl r8 │ │ │ │ - ldrsbeq r0, [pc], #-168 @ │ │ │ │ - subseq r0, sp, ip, ror #15 │ │ │ │ - @ instruction: 0x005f0a9a │ │ │ │ - subseq r0, pc, sl, lsl #21 │ │ │ │ - @ instruction: 0x005d079e │ │ │ │ - subseq r0, pc, ip, ror #20 │ │ │ │ - subseq r0, sp, r0, lsl #15 │ │ │ │ - subseq r0, pc, r0, asr sl @ │ │ │ │ - subseq r0, sp, r2, ror #14 │ │ │ │ - subseq r0, pc, r6, lsr sl @ │ │ │ │ - subseq r0, sp, r8, asr #14 │ │ │ │ - subseq r0, pc, ip, lsl sl @ │ │ │ │ - subseq r0, sp, lr, lsr #14 │ │ │ │ - ldrsheq r0, [pc], #-158 @ │ │ │ │ - subseq r0, sp, r2, lsl r7 │ │ │ │ - ldrsbeq r0, [pc], #-158 @ │ │ │ │ - ldrsheq r0, [sp], #-98 @ 0xffffff9e │ │ │ │ - ldrheq r0, [pc], #-158 @ │ │ │ │ - ldrsbeq r0, [sp], #-98 @ 0xffffff9e │ │ │ │ - subseq r0, pc, r0, lsr #19 │ │ │ │ - ldrheq r0, [sp], #-100 @ 0xffffff9c │ │ │ │ - subseq r0, pc, r0, lsl #19 │ │ │ │ - @ instruction: 0x005d0694 │ │ │ │ - subseq r0, pc, r0, ror #18 │ │ │ │ - subseq r0, sp, r4, ror r6 │ │ │ │ - subseq r0, pc, sl, lsr r9 @ │ │ │ │ - subseq r0, sp, lr, asr #12 │ │ │ │ - subseq r0, pc, r2, lsl r9 @ │ │ │ │ - subseq r0, sp, r6, lsr #12 │ │ │ │ - subseq r0, pc, r8, ror #17 │ │ │ │ - ldrsheq r0, [sp], #-92 @ 0xffffffa4 │ │ │ │ - subseq r0, pc, sl, asr #17 │ │ │ │ - ldrsbeq r0, [sp], #-94 @ 0xffffffa2 │ │ │ │ - subseq r0, pc, ip, lsr #17 │ │ │ │ - subseq r0, sp, r0, asr #11 │ │ │ │ - subseq r0, pc, ip, ror #16 │ │ │ │ - subseq r0, pc, ip, asr r8 @ │ │ │ │ - subseq r0, sp, r0, ror r5 │ │ │ │ - subseq r0, pc, ip, lsr r8 @ │ │ │ │ - subseq r0, sp, r0, asr r5 │ │ │ │ - subseq r0, pc, sl, lsl r8 @ │ │ │ │ - subseq r0, sp, lr, lsr #10 │ │ │ │ - ldrsbeq r0, [pc], #-124 @ │ │ │ │ - subseq r0, pc, ip, asr #15 │ │ │ │ - subseq r0, sp, r0, ror #9 │ │ │ │ + subseq r0, pc, ip, lsr pc @ │ │ │ │ + subseq r0, sp, lr, asr #24 │ │ │ │ + ldrsheq r0, [pc], #-234 @ │ │ │ │ + subseq r0, pc, lr, ror #29 │ │ │ │ + ldrsheq r0, [sp], #-190 @ 0xffffff42 │ │ │ │ + subseq r0, pc, r8, asr #29 │ │ │ │ + ldrsbeq r0, [sp], #-184 @ 0xffffff48 │ │ │ │ + subseq r0, pc, r6, lsr pc @ │ │ │ │ + subseq r0, pc, lr, ror ip @ │ │ │ │ + @ instruction: 0x005d0990 │ │ │ │ + subseq r0, pc, lr, asr ip @ │ │ │ │ + subseq r0, sp, r0, ror r9 │ │ │ │ + subseq r0, pc, r0, ror #22 │ │ │ │ + subseq r0, sp, r4, ror r8 │ │ │ │ + subseq r0, pc, r0, asr #22 │ │ │ │ + subseq r0, sp, r4, asr r8 │ │ │ │ + subseq r0, pc, r6, lsr #22 │ │ │ │ + subseq r0, sp, r8, lsr r8 │ │ │ │ + subseq r0, pc, ip, lsl #22 │ │ │ │ + subseq r0, sp, lr, lsl r8 │ │ │ │ + ldrsbeq r0, [pc], #-172 @ │ │ │ │ + ldrsheq r0, [sp], #-112 @ 0xffffff90 │ │ │ │ + @ instruction: 0x005f0a9e │ │ │ │ + subseq r0, pc, lr, lsl #21 │ │ │ │ + subseq r0, sp, r2, lsr #15 │ │ │ │ + subseq r0, pc, r0, ror sl @ │ │ │ │ + subseq r0, sp, r4, lsl #15 │ │ │ │ + subseq r0, pc, r4, asr sl @ │ │ │ │ + subseq r0, sp, r6, ror #14 │ │ │ │ + subseq r0, pc, sl, lsr sl @ │ │ │ │ + subseq r0, sp, ip, asr #14 │ │ │ │ + subseq r0, pc, r0, lsr #20 │ │ │ │ + subseq r0, sp, r2, lsr r7 │ │ │ │ + subseq r0, pc, r2, lsl #20 │ │ │ │ + subseq r0, sp, r6, lsl r7 │ │ │ │ + subseq r0, pc, r2, ror #19 │ │ │ │ + ldrsheq r0, [sp], #-102 @ 0xffffff9a │ │ │ │ + subseq r0, pc, r2, asr #19 │ │ │ │ + ldrsbeq r0, [sp], #-102 @ 0xffffff9a │ │ │ │ + subseq r0, pc, r4, lsr #19 │ │ │ │ + ldrheq r0, [sp], #-104 @ 0xffffff98 │ │ │ │ + subseq r0, pc, r4, lsl #19 │ │ │ │ + @ instruction: 0x005d0698 │ │ │ │ + subseq r0, pc, r4, ror #18 │ │ │ │ + subseq r0, sp, r8, ror r6 │ │ │ │ + subseq r0, pc, lr, lsr r9 @ │ │ │ │ + subseq r0, sp, r2, asr r6 │ │ │ │ + subseq r0, pc, r6, lsl r9 @ │ │ │ │ + subseq r0, sp, sl, lsr #12 │ │ │ │ + subseq r0, pc, ip, ror #17 │ │ │ │ + subseq r0, sp, r0, lsl #12 │ │ │ │ + subseq r0, pc, lr, asr #17 │ │ │ │ + subseq r0, sp, r2, ror #11 │ │ │ │ + ldrheq r0, [pc], #-128 @ │ │ │ │ + subseq r0, sp, r4, asr #11 │ │ │ │ + subseq r0, pc, r0, ror r8 @ │ │ │ │ + subseq r0, pc, r0, ror #16 │ │ │ │ + subseq r0, sp, r4, ror r5 │ │ │ │ + subseq r0, pc, r0, asr #16 │ │ │ │ + subseq r0, sp, r4, asr r5 │ │ │ │ + subseq r0, pc, lr, lsl r8 @ │ │ │ │ + subseq r0, sp, r2, lsr r5 │ │ │ │ + subseq r0, pc, r0, ror #15 │ │ │ │ + ldrsbeq r0, [pc], #-112 @ │ │ │ │ + subseq r0, sp, r4, ror #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5d0f5c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 253de0 │ │ │ │ bmi fffa7500 │ │ │ │ @ instruction: 0xf2ad4bf6 │ │ │ │ @@ -527043,32 +527043,32 @@ │ │ │ │ strb pc, [r1], -pc, ror #30 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq r8, r8, r6, asr pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r0, pc, r2, ror #12 │ │ │ │ - subseq r0, sp, r6, ror r3 │ │ │ │ + subseq r0, pc, r6, ror #12 │ │ │ │ + subseq r0, sp, sl, ror r3 │ │ │ │ rsbeq r8, r8, r0, lsl pc │ │ │ │ - subseq r0, pc, r4, lsl r6 @ │ │ │ │ - subseq r0, sp, r8, lsr #6 │ │ │ │ - ldrsheq r0, [pc], #-66 @ │ │ │ │ - subseq r0, sp, r6, lsl #4 │ │ │ │ - ldrsbeq r0, [pc], #-72 @ │ │ │ │ - subseq r0, sp, ip, ror #3 │ │ │ │ - @ instruction: 0x005f0494 │ │ │ │ - subseq r0, sp, r8, lsr #3 │ │ │ │ - subseq r0, pc, r0, asr #8 │ │ │ │ - subseq r0, sp, r4, asr r1 │ │ │ │ - subseq r0, pc, r2, asr #7 │ │ │ │ - subseq r0, pc, r0, lsl #6 │ │ │ │ - subseq r0, sp, r4, lsl r0 │ │ │ │ - subseq r0, pc, r8, ror #5 │ │ │ │ - ldrsheq pc, [ip], #-252 @ 0xffffff04 @ │ │ │ │ + subseq r0, pc, r8, lsl r6 @ │ │ │ │ + subseq r0, sp, ip, lsr #6 │ │ │ │ + ldrsheq r0, [pc], #-70 @ │ │ │ │ + subseq r0, sp, sl, lsl #4 │ │ │ │ + ldrsbeq r0, [pc], #-76 @ │ │ │ │ + ldrsheq r0, [sp], #-16 │ │ │ │ + @ instruction: 0x005f0498 │ │ │ │ + subseq r0, sp, ip, lsr #3 │ │ │ │ + subseq r0, pc, r4, asr #8 │ │ │ │ + subseq r0, sp, r8, asr r1 │ │ │ │ + subseq r0, pc, r6, asr #7 │ │ │ │ + subseq r0, pc, r4, lsl #6 │ │ │ │ + subseq r0, sp, r8, lsl r0 │ │ │ │ + subseq r0, pc, ip, ror #5 │ │ │ │ + subseq r0, sp, r0 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xff00f338 │ │ │ │ @ instruction: 0xf0412801 │ │ │ │ mrc 6, 1, r8, cr12, cr8, {2} │ │ │ │ vmov.f64 d7, d8 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vrintx.f64 d12, d7 │ │ │ │ @@ -527442,32 +527442,32 @@ │ │ │ │ blvs 251ac0 │ │ │ │ bcs 1fd0370 │ │ │ │ ldrb sp, [pc, -r3, lsr #1]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ ... │ │ │ │ - subseq r0, pc, lr, asr #3 │ │ │ │ - subseq r0, pc, r0, lsr r1 @ │ │ │ │ + ldrsbeq r0, [pc], #-18 @ │ │ │ │ subseq r0, pc, r4, lsr r1 @ │ │ │ │ - subseq pc, ip, r6, asr #28 │ │ │ │ - subseq r0, pc, r6, lsl r1 @ │ │ │ │ - subseq pc, ip, r8, lsr #28 │ │ │ │ - @ instruction: 0x005f0094 │ │ │ │ - subseq pc, lr, r4, ror #31 │ │ │ │ - ldrsheq pc, [ip], #-198 @ 0xffffff3a @ │ │ │ │ - subseq pc, lr, r2, asr #31 │ │ │ │ - ldrsbeq pc, [ip], #-198 @ 0xffffff3a @ │ │ │ │ - @ instruction: 0x005eff98 │ │ │ │ - subseq pc, ip, ip, lsr #25 │ │ │ │ - subseq pc, lr, lr, ror pc @ │ │ │ │ - @ instruction: 0x005cfc92 │ │ │ │ - subseq pc, lr, r6, ror lr @ │ │ │ │ - subseq pc, lr, r2, lsl #27 │ │ │ │ - @ instruction: 0x005cfa96 │ │ │ │ + subseq r0, pc, r8, lsr r1 @ │ │ │ │ + subseq pc, ip, sl, asr #28 │ │ │ │ + subseq r0, pc, sl, lsl r1 @ │ │ │ │ + subseq pc, ip, ip, lsr #28 │ │ │ │ + @ instruction: 0x005f0098 │ │ │ │ + subseq pc, lr, r8, ror #31 │ │ │ │ + ldrsheq pc, [ip], #-202 @ 0xffffff36 @ │ │ │ │ + subseq pc, lr, r6, asr #31 │ │ │ │ + ldrsbeq pc, [ip], #-202 @ 0xffffff36 @ │ │ │ │ + @ instruction: 0x005eff9c │ │ │ │ + ldrheq pc, [ip], #-192 @ 0xffffff40 @ │ │ │ │ + subseq pc, lr, r2, lsl #31 │ │ │ │ + @ instruction: 0x005cfc96 │ │ │ │ + subseq pc, lr, sl, ror lr @ │ │ │ │ + subseq pc, lr, r6, lsl #27 │ │ │ │ + @ instruction: 0x005cfa9a │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, sl, ip, pc}^ │ │ │ │ strbmi r4, [r0], -r5, lsr #8 │ │ │ │ ldc2 3, cr15, [lr, #-100]! @ 0xffffff9c │ │ │ │ @ instruction: 0xf0412801 │ │ │ │ blls f36858 │ │ │ │ stcls 8, cr6, [r7], #-200 @ 0xffffff38 │ │ │ │ @ instruction: 0xf8d91c58 │ │ │ │ @@ -527795,33 +527795,33 @@ │ │ │ │ @ instruction: 0xf1b20301 │ │ │ │ svclt 0x000c3fff │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ blcs 217650 │ │ │ │ @ instruction: 0xe78cd1dc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq pc, lr, ip, asr #23 │ │ │ │ - ldrsbeq pc, [ip], #-142 @ 0xffffff72 @ │ │ │ │ - ldrheq pc, [lr], #-176 @ 0xffffff50 @ │ │ │ │ - subseq pc, ip, r2, asr #17 │ │ │ │ - @ instruction: 0x005efb90 │ │ │ │ - subseq pc, ip, r2, lsr #17 │ │ │ │ - subseq pc, lr, r2, lsr #22 │ │ │ │ - subseq pc, ip, r4, lsr r8 @ │ │ │ │ - subseq pc, lr, r6, lsl #22 │ │ │ │ - subseq pc, ip, r8, lsl r8 @ │ │ │ │ - subseq pc, lr, r0, lsl #21 │ │ │ │ - subseq pc, lr, ip, asr sl @ │ │ │ │ - subseq pc, ip, r0, ror r7 @ │ │ │ │ - subseq pc, lr, r4, asr #20 │ │ │ │ - subseq pc, ip, r8, asr r7 @ │ │ │ │ - subseq pc, lr, lr, ror #19 │ │ │ │ - subseq pc, lr, r6, ror #19 │ │ │ │ - subseq pc, lr, lr, lsr r9 @ │ │ │ │ - subseq pc, lr, ip, ror r7 @ │ │ │ │ + ldrsbeq pc, [lr], #-176 @ 0xffffff50 @ │ │ │ │ + subseq pc, ip, r2, ror #17 │ │ │ │ + ldrheq pc, [lr], #-180 @ 0xffffff4c @ │ │ │ │ + subseq pc, ip, r6, asr #17 │ │ │ │ + @ instruction: 0x005efb94 │ │ │ │ + subseq pc, ip, r6, lsr #17 │ │ │ │ + subseq pc, lr, r6, lsr #22 │ │ │ │ + subseq pc, ip, r8, lsr r8 @ │ │ │ │ + subseq pc, lr, sl, lsl #22 │ │ │ │ + subseq pc, ip, ip, lsl r8 @ │ │ │ │ + subseq pc, lr, r4, lsl #21 │ │ │ │ + subseq pc, lr, r0, ror #20 │ │ │ │ + subseq pc, ip, r4, ror r7 @ │ │ │ │ + subseq pc, lr, r8, asr #20 │ │ │ │ + subseq pc, ip, ip, asr r7 @ │ │ │ │ + ldrsheq pc, [lr], #-146 @ 0xffffff6e @ │ │ │ │ + subseq pc, lr, sl, ror #19 │ │ │ │ + subseq pc, lr, r2, asr #18 │ │ │ │ + subseq pc, lr, r0, lsl #15 │ │ │ │ movwcc r9, #6928 @ 0x1b10 │ │ │ │ blls a7b6f0 │ │ │ │ strmi r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ blhi 2520c4 │ │ │ │ ldc 3, cr2, [r5] │ │ │ │ vldr d6, [r5, #160] @ 0xa0 │ │ │ │ eorsvs r5, r3, r6, lsr #22 │ │ │ │ @@ -528443,30 +528443,30 @@ │ │ │ │ bleq 13d2f28 │ │ │ │ mrc 7, 5, lr, cr4, cr2, {6} │ │ │ │ vsqrt.f64 d21, d4 │ │ │ │ @ instruction: 0xf67ffa10 │ │ │ │ cdp 14, 3, cr10, cr7, cr7, {6} │ │ │ │ ldrbt r6, [ip], -r6, asr #22 │ │ │ │ ... │ │ │ │ - subseq pc, lr, r2, ror #5 │ │ │ │ - ldrsheq lr, [ip], #-244 @ 0xffffff0c │ │ │ │ - ldrheq pc, [lr], #-4 @ │ │ │ │ - subseq lr, ip, r8, asr #27 │ │ │ │ - @ instruction: 0x005ef09c │ │ │ │ - ldrheq lr, [ip], #-208 @ 0xffffff30 │ │ │ │ - subseq pc, lr, r0, rrx │ │ │ │ - subseq lr, ip, r4, ror sp │ │ │ │ - subseq pc, lr, r4, asr #32 │ │ │ │ - subseq lr, ip, r8, asr sp │ │ │ │ - @ instruction: 0x005eef9c │ │ │ │ - ldrheq lr, [ip], #-192 @ 0xffffff40 │ │ │ │ - subseq lr, lr, r6, ror #27 │ │ │ │ - ldrsheq lr, [ip], #-170 @ 0xffffff56 │ │ │ │ - subseq lr, lr, sl, asr #27 │ │ │ │ - ldrsbeq lr, [ip], #-174 @ 0xffffff52 │ │ │ │ + subseq pc, lr, r6, ror #5 │ │ │ │ + ldrsheq lr, [ip], #-248 @ 0xffffff08 │ │ │ │ + ldrheq pc, [lr], #-8 @ │ │ │ │ + subseq lr, ip, ip, asr #27 │ │ │ │ + subseq pc, lr, r0, lsr #1 │ │ │ │ + ldrheq lr, [ip], #-212 @ 0xffffff2c │ │ │ │ + subseq pc, lr, r4, rrx │ │ │ │ + subseq lr, ip, r8, ror sp │ │ │ │ + subseq pc, lr, r8, asr #32 │ │ │ │ + subseq lr, ip, ip, asr sp │ │ │ │ + subseq lr, lr, r0, lsr #31 │ │ │ │ + ldrheq lr, [ip], #-196 @ 0xffffff3c │ │ │ │ + subseq lr, lr, sl, ror #27 │ │ │ │ + ldrsheq lr, [ip], #-174 @ 0xffffff52 │ │ │ │ + subseq lr, lr, lr, asr #27 │ │ │ │ + subseq lr, ip, r2, ror #21 │ │ │ │ blmi 1292f88 │ │ │ │ blne 252fa8 │ │ │ │ blcc ff392f90 │ │ │ │ blls 1292f94 │ │ │ │ blne 252fb4 │ │ │ │ blne ff2d2fac │ │ │ │ blx 6530a4 │ │ │ │ @@ -529321,106 +529321,106 @@ │ │ │ │ blx 653de8 │ │ │ │ @ instruction: 0xf7fdddde │ │ │ │ svclt 0x0000be85 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - subseq lr, lr, r4, lsr fp │ │ │ │ - subseq lr, ip, r6, asr #16 │ │ │ │ - subseq lr, lr, r8, lsl fp │ │ │ │ - subseq lr, ip, sl, lsr #16 │ │ │ │ - ldrsheq lr, [lr], #-166 @ 0xffffff5a │ │ │ │ - subseq lr, ip, r8, lsl #16 │ │ │ │ - ldrsbeq lr, [lr], #-166 @ 0xffffff5a │ │ │ │ - subseq lr, ip, r8, ror #15 │ │ │ │ - subseq lr, lr, r0, lsl #21 │ │ │ │ - @ instruction: 0x005ce792 │ │ │ │ - subseq lr, lr, lr, lsl sl │ │ │ │ - subseq lr, lr, lr, asr #19 │ │ │ │ - subseq lr, ip, r0, ror #13 │ │ │ │ - ldrsheq lr, [lr], #-124 @ 0xffffff84 │ │ │ │ - subseq lr, ip, ip, lsl #10 │ │ │ │ - ldrsbeq lr, [lr], #-120 @ 0xffffff88 │ │ │ │ - subseq lr, ip, r8, ror #9 │ │ │ │ - subseq lr, lr, ip, asr #14 │ │ │ │ - subseq lr, ip, lr, asr r4 │ │ │ │ - subseq ip, ip, r6, asr #31 │ │ │ │ - subseq lr, lr, sl, lsl #18 │ │ │ │ - subseq lr, lr, sl, lsr #17 │ │ │ │ - subseq lr, lr, r8, lsr #11 │ │ │ │ - ldrheq lr, [ip], #-42 @ 0xffffffd6 │ │ │ │ - subseq lr, lr, lr, asr r5 │ │ │ │ - subseq lr, ip, r0, ror r2 │ │ │ │ - subseq lr, lr, r6, lsr r5 │ │ │ │ - subseq lr, ip, r6, asr #4 │ │ │ │ - subseq lr, lr, r6, lsl r5 │ │ │ │ - subseq lr, ip, r6, lsr #4 │ │ │ │ - ldrsheq r6, [ip], #-42 @ 0xffffffd6 │ │ │ │ - @ instruction: 0x005ce390 │ │ │ │ - subseq fp, ip, r2, lsr r0 │ │ │ │ - ldrheq lr, [lr], #-78 @ 0xffffffb2 │ │ │ │ - ldrsbeq lr, [ip], #-16 │ │ │ │ - subseq lr, lr, lr, lsl #9 │ │ │ │ - subseq lr, ip, r0, lsr #3 │ │ │ │ - subseq sl, ip, r0, lsl #31 │ │ │ │ - subseq lr, lr, r6, asr r4 │ │ │ │ - subseq lr, ip, r8, ror #2 │ │ │ │ - subseq lr, lr, r2, lsl #8 │ │ │ │ - subseq lr, lr, r0, ror #7 │ │ │ │ - ldrsheq lr, [ip], #-2 │ │ │ │ - subseq lr, lr, r4, asr #7 │ │ │ │ - ldrsbeq lr, [ip], #-6 │ │ │ │ - subseq lr, lr, r2, lsr #7 │ │ │ │ - ldrheq lr, [ip], #-2 │ │ │ │ - subseq lr, lr, r2, lsl #7 │ │ │ │ - @ instruction: 0x005ce092 │ │ │ │ - subseq lr, lr, r0, ror #6 │ │ │ │ - subseq lr, ip, r0, ror r0 │ │ │ │ - subseq lr, lr, lr, lsr r3 │ │ │ │ - subseq lr, ip, lr, asr #32 │ │ │ │ - subseq lr, lr, ip, lsl r3 │ │ │ │ - subseq lr, ip, ip, lsr #32 │ │ │ │ - subseq lr, lr, ip, ror #4 │ │ │ │ - subseq lr, lr, r6, ror r2 │ │ │ │ - subseq sp, ip, r8, lsl #31 │ │ │ │ - subseq lr, lr, r6, asr r2 │ │ │ │ - subseq sp, ip, r8, ror #30 │ │ │ │ - subseq sl, ip, sl, lsr sp │ │ │ │ - subseq lr, lr, r8, lsl #4 │ │ │ │ - subseq sp, ip, ip, lsl pc │ │ │ │ - subseq lr, lr, sl, ror #3 │ │ │ │ - ldrsheq sp, [ip], #-238 @ 0xffffff12 │ │ │ │ - subseq lr, lr, r4, asr #3 │ │ │ │ - ldrsbeq sp, [ip], #-232 @ 0xffffff18 │ │ │ │ - subseq lr, lr, r8, lsr #3 │ │ │ │ - ldrheq sp, [ip], #-236 @ 0xffffff14 │ │ │ │ - subseq lr, lr, ip, ror r1 │ │ │ │ - @ instruction: 0x005cde90 │ │ │ │ - subseq lr, lr, lr, asr r1 │ │ │ │ - subseq sp, ip, r2, ror lr │ │ │ │ - subseq lr, lr, r0, asr #2 │ │ │ │ - subseq sp, ip, r4, asr lr │ │ │ │ - ldrheq lr, [lr], #-4 │ │ │ │ - subseq sp, ip, r8, asr #27 │ │ │ │ - @ instruction: 0x005ee098 │ │ │ │ - subseq sp, ip, ip, lsr #27 │ │ │ │ - subseq lr, lr, sl, ror r0 │ │ │ │ - subseq sp, ip, ip, lsl #27 │ │ │ │ - subseq lr, lr, sl, asr r0 │ │ │ │ - subseq sp, ip, lr, ror #26 │ │ │ │ - subseq lr, lr, ip, lsr r0 │ │ │ │ - subseq sp, ip, r0, asr sp │ │ │ │ - subseq r9, ip, ip, lsl #17 │ │ │ │ - subseq lr, lr, lr │ │ │ │ - subseq sp, ip, r2, lsr #26 │ │ │ │ - subseq r9, ip, r6, lsr r8 │ │ │ │ - subseq sp, lr, r0, ror #31 │ │ │ │ - ldrsheq sp, [ip], #-196 @ 0xffffff3c │ │ │ │ - subseq lr, lr, r8, asr r1 │ │ │ │ + subseq lr, lr, r8, lsr fp │ │ │ │ + subseq lr, ip, sl, asr #16 │ │ │ │ + subseq lr, lr, ip, lsl fp │ │ │ │ + subseq lr, ip, lr, lsr #16 │ │ │ │ + ldrsheq lr, [lr], #-170 @ 0xffffff56 │ │ │ │ + subseq lr, ip, ip, lsl #16 │ │ │ │ + ldrsbeq lr, [lr], #-170 @ 0xffffff56 │ │ │ │ + subseq lr, ip, ip, ror #15 │ │ │ │ + subseq lr, lr, r4, lsl #21 │ │ │ │ + @ instruction: 0x005ce796 │ │ │ │ + subseq lr, lr, r2, lsr #20 │ │ │ │ + ldrsbeq lr, [lr], #-146 @ 0xffffff6e │ │ │ │ + subseq lr, ip, r4, ror #13 │ │ │ │ + subseq lr, lr, r0, lsl #16 │ │ │ │ + subseq lr, ip, r0, lsl r5 │ │ │ │ + ldrsbeq lr, [lr], #-124 @ 0xffffff84 │ │ │ │ + subseq lr, ip, ip, ror #9 │ │ │ │ + subseq lr, lr, r0, asr r7 │ │ │ │ + subseq lr, ip, r2, ror #8 │ │ │ │ + subseq ip, ip, sl, asr #31 │ │ │ │ + subseq lr, lr, lr, lsl #18 │ │ │ │ + subseq lr, lr, lr, lsr #17 │ │ │ │ + subseq lr, lr, ip, lsr #11 │ │ │ │ + ldrheq lr, [ip], #-46 @ 0xffffffd2 │ │ │ │ + subseq lr, lr, r2, ror #10 │ │ │ │ + subseq lr, ip, r4, ror r2 │ │ │ │ + subseq lr, lr, sl, lsr r5 │ │ │ │ + subseq lr, ip, sl, asr #4 │ │ │ │ + subseq lr, lr, sl, lsl r5 │ │ │ │ + subseq lr, ip, sl, lsr #4 │ │ │ │ + ldrsheq r6, [ip], #-46 @ 0xffffffd2 │ │ │ │ + @ instruction: 0x005ce394 │ │ │ │ + subseq fp, ip, r6, lsr r0 │ │ │ │ + subseq lr, lr, r2, asr #9 │ │ │ │ + ldrsbeq lr, [ip], #-20 @ 0xffffffec │ │ │ │ + @ instruction: 0x005ee492 │ │ │ │ + subseq lr, ip, r4, lsr #3 │ │ │ │ + subseq sl, ip, r4, lsl #31 │ │ │ │ + subseq lr, lr, sl, asr r4 │ │ │ │ + subseq lr, ip, ip, ror #2 │ │ │ │ + subseq lr, lr, r6, lsl #8 │ │ │ │ + subseq lr, lr, r4, ror #7 │ │ │ │ + ldrsheq lr, [ip], #-6 │ │ │ │ + subseq lr, lr, r8, asr #7 │ │ │ │ + ldrsbeq lr, [ip], #-10 │ │ │ │ + subseq lr, lr, r6, lsr #7 │ │ │ │ + ldrheq lr, [ip], #-6 │ │ │ │ + subseq lr, lr, r6, lsl #7 │ │ │ │ + @ instruction: 0x005ce096 │ │ │ │ + subseq lr, lr, r4, ror #6 │ │ │ │ + subseq lr, ip, r4, ror r0 │ │ │ │ + subseq lr, lr, r2, asr #6 │ │ │ │ + subseq lr, ip, r2, asr r0 │ │ │ │ + subseq lr, lr, r0, lsr #6 │ │ │ │ + subseq lr, ip, r0, lsr r0 │ │ │ │ + subseq lr, lr, r0, ror r2 │ │ │ │ + subseq lr, lr, sl, ror r2 │ │ │ │ + subseq sp, ip, ip, lsl #31 │ │ │ │ + subseq lr, lr, sl, asr r2 │ │ │ │ + subseq sp, ip, ip, ror #30 │ │ │ │ + subseq sl, ip, lr, lsr sp │ │ │ │ + subseq lr, lr, ip, lsl #4 │ │ │ │ + subseq sp, ip, r0, lsr #30 │ │ │ │ + subseq lr, lr, lr, ror #3 │ │ │ │ + subseq sp, ip, r2, lsl #30 │ │ │ │ + subseq lr, lr, r8, asr #3 │ │ │ │ + ldrsbeq sp, [ip], #-236 @ 0xffffff14 │ │ │ │ + subseq lr, lr, ip, lsr #3 │ │ │ │ + subseq sp, ip, r0, asr #29 │ │ │ │ + subseq lr, lr, r0, lsl #3 │ │ │ │ + @ instruction: 0x005cde94 │ │ │ │ + subseq lr, lr, r2, ror #2 │ │ │ │ + subseq sp, ip, r6, ror lr │ │ │ │ + subseq lr, lr, r4, asr #2 │ │ │ │ + subseq sp, ip, r8, asr lr │ │ │ │ + ldrheq lr, [lr], #-8 │ │ │ │ + subseq sp, ip, ip, asr #27 │ │ │ │ + @ instruction: 0x005ee09c │ │ │ │ + ldrheq sp, [ip], #-208 @ 0xffffff30 │ │ │ │ + subseq lr, lr, lr, ror r0 │ │ │ │ + @ instruction: 0x005cdd90 │ │ │ │ + subseq lr, lr, lr, asr r0 │ │ │ │ + subseq sp, ip, r2, ror sp │ │ │ │ + subseq lr, lr, r0, asr #32 │ │ │ │ + subseq sp, ip, r4, asr sp │ │ │ │ + @ instruction: 0x005c9890 │ │ │ │ + subseq lr, lr, r2, lsl r0 │ │ │ │ + subseq sp, ip, r6, lsr #26 │ │ │ │ + subseq r9, ip, sl, lsr r8 │ │ │ │ + subseq sp, lr, r4, ror #31 │ │ │ │ + ldrsheq sp, [ip], #-200 @ 0xffffff38 │ │ │ │ + subseq lr, lr, ip, asr r1 │ │ │ │ ldmdami lr, {r0, r1, r2, r9, sl, lr} │ │ │ │ tstpcs r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 5, cr15, [ip], {255} @ 0xff │ │ │ │ @ instruction: 0x4639481b │ │ │ │ @ instruction: 0xf5ff4478 │ │ │ │ @ instruction: 0xf7fdfcc7 │ │ │ │ @@ -529444,16 +529444,16 @@ │ │ │ │ eorvc pc, r8, r3, asr #16 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ blls 62601c │ │ │ │ stclle 2, cr4, [r1], #748 @ 0x2ec │ │ │ │ movwcs r9, #6695 @ 0x1a27 │ │ │ │ addshi pc, r4, sp, asr #17 │ │ │ │ ssat r6, #27, r3 │ │ │ │ - @ instruction: 0x005edd98 │ │ │ │ - subseq sp, ip, ip, lsr #21 │ │ │ │ + @ instruction: 0x005edd9c │ │ │ │ + ldrheq sp, [ip], #-160 @ 0xffffff60 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, lr, lr, ror #27 │ │ │ │ ldrmi r4, [r1], lr, ror #25 │ │ │ │ andcs r4, r1, #2097152000 @ 0x7d000000 │ │ │ │ @@ -529692,25 +529692,25 @@ │ │ │ │ @ instruction: 0xf5f8e71a │ │ │ │ svclt 0x0000ef40 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ rsbeq r6, r8, r8, asr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, r8, lr, lsr #11 │ │ │ │ - subseq sl, ip, lr, lsr #13 │ │ │ │ - subseq sl, ip, lr, ror r6 │ │ │ │ - subseq sl, ip, lr, ror r6 │ │ │ │ - subseq sp, lr, r6, lsr #21 │ │ │ │ - ldrheq sp, [ip], #-122 @ 0xffffff86 │ │ │ │ - subseq sp, lr, r6, ror sl │ │ │ │ - subseq sp, ip, sl, lsl #15 │ │ │ │ - subseq sp, lr, r8, asr sl │ │ │ │ - subseq sp, ip, ip, ror #14 │ │ │ │ - subseq sp, lr, r6, lsr #20 │ │ │ │ - subseq sp, ip, sl, lsr r7 │ │ │ │ + ldrheq sl, [ip], #-98 @ 0xffffff9e │ │ │ │ + subseq sl, ip, r2, lsl #13 │ │ │ │ + subseq sl, ip, r2, lsl #13 │ │ │ │ + subseq sp, lr, sl, lsr #21 │ │ │ │ + ldrheq sp, [ip], #-126 @ 0xffffff82 │ │ │ │ + subseq sp, lr, sl, ror sl │ │ │ │ + subseq sp, ip, lr, lsl #15 │ │ │ │ + subseq sp, lr, ip, asr sl │ │ │ │ + subseq sp, ip, r0, ror r7 │ │ │ │ + subseq sp, lr, sl, lsr #20 │ │ │ │ + subseq sp, ip, lr, lsr r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed6fa3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ @ instruction: 0xb08d25b8 │ │ │ │ ldrcc pc, [r4, #2271]! @ 0x8df │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -530073,90 +530073,90 @@ │ │ │ │ ... │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00c33333 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r6, r8, r2, asr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sp, lr, r4, asr #17 │ │ │ │ + subseq sp, lr, r8, asr #17 │ │ │ │ @ instruction: 0xfffffbad │ │ │ │ - subseq sp, lr, lr, asr #21 │ │ │ │ - subseq sp, lr, r0, lsl #22 │ │ │ │ + ldrsbeq sp, [lr], #-162 @ 0xffffff5e │ │ │ │ + subseq sp, lr, r4, lsl #22 │ │ │ │ andeq r0, r0, r5, lsl ip │ │ │ │ - subseq sp, lr, r0, ror r8 │ │ │ │ - subseq sp, ip, r2, lsl #11 │ │ │ │ + subseq sp, lr, r4, ror r8 │ │ │ │ + subseq sp, ip, r6, lsl #11 │ │ │ │ rsbeq r6, r8, r8, lsl r1 │ │ │ │ - subseq sp, lr, r4, lsr r8 │ │ │ │ - subseq sp, ip, r6, asr #10 │ │ │ │ + subseq sp, lr, r8, lsr r8 │ │ │ │ + subseq sp, ip, sl, asr #10 │ │ │ │ @ instruction: 0xffffa6af │ │ │ │ @ instruction: 0xffffa63f │ │ │ │ - subseq sp, lr, lr, ror #15 │ │ │ │ - subseq sp, ip, r0, lsl #10 │ │ │ │ - ldrsbeq sp, [lr], #-112 @ 0xffffff90 │ │ │ │ - subseq sp, ip, r2, ror #9 │ │ │ │ + ldrsheq sp, [lr], #-114 @ 0xffffff8e │ │ │ │ + subseq sp, ip, r4, lsl #10 │ │ │ │ + ldrsbeq sp, [lr], #-116 @ 0xffffff8c │ │ │ │ + subseq sp, ip, r6, ror #9 │ │ │ │ @ instruction: 0xffffa5cb │ │ │ │ @ instruction: 0xffffa473 │ │ │ │ - subseq sp, lr, sl, lsl #15 │ │ │ │ - @ instruction: 0x005cd49c │ │ │ │ - subseq sp, lr, ip, ror #14 │ │ │ │ - subseq sp, ip, lr, ror r4 │ │ │ │ + subseq sp, lr, lr, lsl #15 │ │ │ │ + subseq sp, ip, r0, lsr #9 │ │ │ │ + subseq sp, lr, r0, ror r7 │ │ │ │ + subseq sp, ip, r2, lsl #9 │ │ │ │ @ instruction: 0xffffa3db │ │ │ │ - subseq sp, lr, sl, lsr r7 │ │ │ │ - subseq sp, ip, ip, asr #8 │ │ │ │ - subseq sp, lr, r4, lsl sl │ │ │ │ - subseq sp, lr, sl, ror #19 │ │ │ │ - subseq sp, lr, r6, ror r9 │ │ │ │ - ldrsheq sp, [lr], #-96 @ 0xffffffa0 │ │ │ │ - subseq sp, ip, r2, lsl #8 │ │ │ │ - subseq sp, lr, lr, asr #13 │ │ │ │ - subseq sp, ip, r0, ror #7 │ │ │ │ - subseq r0, lr, r8, lsr r1 │ │ │ │ - subseq sp, lr, r2, lsr #19 │ │ │ │ - subseq sp, lr, ip, ror r6 │ │ │ │ - @ instruction: 0x005cd390 │ │ │ │ - subseq r0, lr, r8, lsl #3 │ │ │ │ - subseq sp, lr, sl, ror #18 │ │ │ │ - subseq sp, lr, ip, lsl r6 │ │ │ │ - subseq sp, ip, r0, lsr r3 │ │ │ │ - ldrsbeq r0, [lr], #-14 │ │ │ │ - subseq sp, lr, r8, lsr r9 │ │ │ │ - ldrsbeq sp, [lr], #-88 @ 0xffffffa8 │ │ │ │ - subseq sp, ip, ip, ror #5 │ │ │ │ - subseq sp, lr, sl, lsl r9 │ │ │ │ - subseq sp, lr, r0, asr #18 │ │ │ │ - @ instruction: 0x005ed594 │ │ │ │ - subseq sp, ip, r8, lsr #5 │ │ │ │ - subseq sp, lr, r2, lsr #18 │ │ │ │ - subseq sp, lr, r4, asr #18 │ │ │ │ - subseq sp, lr, ip, asr #10 │ │ │ │ - subseq sp, ip, r0, ror #4 │ │ │ │ - subseq sp, lr, sl, lsr #18 │ │ │ │ - subseq sp, lr, r0, asr r9 │ │ │ │ - subseq sp, lr, r8, lsl #10 │ │ │ │ - subseq sp, ip, ip, lsl r2 │ │ │ │ - subseq sp, lr, r4, lsr r9 │ │ │ │ + subseq sp, lr, lr, lsr r7 │ │ │ │ + subseq sp, ip, r0, asr r4 │ │ │ │ + subseq sp, lr, r8, lsl sl │ │ │ │ + subseq sp, lr, lr, ror #19 │ │ │ │ + subseq sp, lr, sl, ror r9 │ │ │ │ + ldrsheq sp, [lr], #-100 @ 0xffffff9c │ │ │ │ + subseq sp, ip, r6, lsl #8 │ │ │ │ + ldrsbeq sp, [lr], #-98 @ 0xffffff9e │ │ │ │ + subseq sp, ip, r4, ror #7 │ │ │ │ + subseq r0, lr, ip, lsr r1 │ │ │ │ + subseq sp, lr, r6, lsr #19 │ │ │ │ + subseq sp, lr, r0, lsl #13 │ │ │ │ + @ instruction: 0x005cd394 │ │ │ │ + subseq r0, lr, ip, lsl #3 │ │ │ │ subseq sp, lr, lr, ror #18 │ │ │ │ - subseq sp, lr, r4, asr #9 │ │ │ │ - ldrsbeq sp, [ip], #-24 @ 0xffffffe8 │ │ │ │ - subseq sp, lr, sl, asr r9 │ │ │ │ - subseq sp, lr, r0, lsr #19 │ │ │ │ - subseq sp, lr, r0, lsl #9 │ │ │ │ - @ instruction: 0x005cd194 │ │ │ │ - subseq sp, lr, lr, lsl #19 │ │ │ │ - subseq sp, lr, ip, asr #19 │ │ │ │ - subseq sp, lr, ip, lsr r4 │ │ │ │ - subseq sp, ip, r0, asr r1 │ │ │ │ - ldrheq sp, [lr], #-146 @ 0xffffff6e │ │ │ │ - ldrsheq sp, [lr], #-144 @ 0xffffff70 │ │ │ │ - ldrsheq sp, [lr], #-56 @ 0xffffffc8 │ │ │ │ - subseq sp, ip, ip, lsl #2 │ │ │ │ - subseq pc, sp, sl, ror #30 │ │ │ │ - ldrsbeq sp, [lr], #-148 @ 0xffffff6c │ │ │ │ - ldrheq sp, [lr], #-50 @ 0xffffffce │ │ │ │ - subseq sp, ip, r6, asr #1 │ │ │ │ + subseq sp, lr, r0, lsr #12 │ │ │ │ + subseq sp, ip, r4, lsr r3 │ │ │ │ + subseq r0, lr, r2, ror #1 │ │ │ │ + subseq sp, lr, ip, lsr r9 │ │ │ │ + ldrsbeq sp, [lr], #-92 @ 0xffffffa4 │ │ │ │ + ldrsheq sp, [ip], #-32 @ 0xffffffe0 │ │ │ │ + subseq sp, lr, lr, lsl r9 │ │ │ │ + subseq sp, lr, r4, asr #18 │ │ │ │ + @ instruction: 0x005ed598 │ │ │ │ + subseq sp, ip, ip, lsr #5 │ │ │ │ + subseq sp, lr, r6, lsr #18 │ │ │ │ + subseq sp, lr, r8, asr #18 │ │ │ │ + subseq sp, lr, r0, asr r5 │ │ │ │ + subseq sp, ip, r4, ror #4 │ │ │ │ + subseq sp, lr, lr, lsr #18 │ │ │ │ + subseq sp, lr, r4, asr r9 │ │ │ │ + subseq sp, lr, ip, lsl #10 │ │ │ │ + subseq sp, ip, r0, lsr #4 │ │ │ │ + subseq sp, lr, r8, lsr r9 │ │ │ │ + subseq sp, lr, r2, ror r9 │ │ │ │ + subseq sp, lr, r8, asr #9 │ │ │ │ + ldrsbeq sp, [ip], #-28 @ 0xffffffe4 │ │ │ │ + subseq sp, lr, lr, asr r9 │ │ │ │ + subseq sp, lr, r4, lsr #19 │ │ │ │ + subseq sp, lr, r4, lsl #9 │ │ │ │ + @ instruction: 0x005cd198 │ │ │ │ + @ instruction: 0x005ed992 │ │ │ │ + ldrsbeq sp, [lr], #-144 @ 0xffffff70 │ │ │ │ + subseq sp, lr, r0, asr #8 │ │ │ │ + subseq sp, ip, r4, asr r1 │ │ │ │ + ldrheq sp, [lr], #-150 @ 0xffffff6a │ │ │ │ + ldrsheq sp, [lr], #-148 @ 0xffffff6c │ │ │ │ + ldrsheq sp, [lr], #-60 @ 0xffffffc4 │ │ │ │ + subseq sp, ip, r0, lsl r1 │ │ │ │ + subseq pc, sp, lr, ror #30 │ │ │ │ + ldrsbeq sp, [lr], #-152 @ 0xffffff68 │ │ │ │ + ldrheq sp, [lr], #-54 @ 0xffffffca │ │ │ │ + subseq sp, ip, sl, asr #1 │ │ │ │ movwcs r4, #6853 @ 0x1ac5 │ │ │ │ strcs r4, [r0], -r5, asr #19 │ │ │ │ ldrbtmi r9, [sl], #-768 @ 0xfffffd00 │ │ │ │ blne ff1d45c0 │ │ │ │ cmnpeq r0, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ bleq ff1d45c8 │ │ │ │ @ instruction: 0x46384479 │ │ │ │ @@ -530346,64 +530346,64 @@ │ │ │ │ ldmdami r8!, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 5, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ bllt 18d7238 │ │ │ │ ... │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ - subseq sp, lr, lr, lsr #16 │ │ │ │ - subseq sp, lr, r4, lsl #17 │ │ │ │ - subseq sp, lr, r4, ror #3 │ │ │ │ - ldrsheq ip, [ip], #-232 @ 0xffffff18 │ │ │ │ - subseq sp, lr, sl, lsr #17 │ │ │ │ - subseq sp, lr, r2, ror #16 │ │ │ │ - subseq sp, lr, r0, lsr #3 │ │ │ │ - ldrheq ip, [ip], #-228 @ 0xffffff1c │ │ │ │ - ldrheq sp, [lr], #-136 @ 0xffffff78 │ │ │ │ - subseq sp, lr, lr, ror r8 │ │ │ │ - subseq sp, lr, ip, asr r1 │ │ │ │ - subseq ip, ip, r0, ror lr │ │ │ │ - subseq sp, lr, r0, lsr #17 │ │ │ │ - ldrheq sp, [lr], #-134 @ 0xffffff7a │ │ │ │ - subseq sp, lr, sl, lsl r1 │ │ │ │ - subseq ip, ip, lr, lsr #28 │ │ │ │ - subseq sp, lr, r4, lsr #17 │ │ │ │ - subseq sp, lr, ip, asr #17 │ │ │ │ - ldrsbeq sp, [lr], #-8 │ │ │ │ - subseq ip, ip, ip, ror #27 │ │ │ │ - subseq sp, lr, ip, ror r9 │ │ │ │ - subseq sp, lr, r2, asr r9 │ │ │ │ + subseq sp, lr, r2, lsr r8 │ │ │ │ + subseq sp, lr, r8, lsl #17 │ │ │ │ + subseq sp, lr, r8, ror #3 │ │ │ │ + ldrsheq ip, [ip], #-236 @ 0xffffff14 │ │ │ │ subseq sp, lr, lr, lsr #17 │ │ │ │ - @ instruction: 0x005ed096 │ │ │ │ - subseq ip, ip, sl, lsr #27 │ │ │ │ - subseq sp, lr, r6, lsl #20 │ │ │ │ - ldrsbeq sp, [lr], #-156 @ 0xffffff64 │ │ │ │ - subseq sp, lr, r4, lsr r9 │ │ │ │ - subseq sp, lr, r4, asr r0 │ │ │ │ - subseq ip, ip, r8, ror #26 │ │ │ │ - subseq sp, lr, r6, asr #19 │ │ │ │ - subseq sp, lr, r8, lsl #20 │ │ │ │ - subseq sp, lr, r8, lsl r0 │ │ │ │ - subseq ip, ip, ip, lsr #26 │ │ │ │ - ldrsheq sp, [lr], #-146 @ 0xffffff6e │ │ │ │ - subseq sp, lr, r8, lsr #20 │ │ │ │ - ldrsbeq ip, [lr], #-252 @ 0xffffff04 │ │ │ │ - ldrsheq ip, [ip], #-192 @ 0xffffff40 │ │ │ │ - subseq sp, lr, r2, lsl sl │ │ │ │ - subseq sp, lr, r0, asr sl │ │ │ │ - subseq ip, lr, r0, lsr #31 │ │ │ │ - ldrheq ip, [ip], #-196 @ 0xffffff3c │ │ │ │ - subseq sp, lr, ip, lsr sl │ │ │ │ - subseq sp, lr, ip, ror sl │ │ │ │ - subseq ip, lr, r2, ror #30 │ │ │ │ - subseq ip, ip, r6, ror ip │ │ │ │ - subseq sp, lr, r4, ror #20 │ │ │ │ - subseq sp, lr, r6, lsr #21 │ │ │ │ - subseq ip, lr, r6, lsr #30 │ │ │ │ - subseq ip, ip, sl, lsr ip │ │ │ │ + subseq sp, lr, r6, ror #16 │ │ │ │ + subseq sp, lr, r4, lsr #3 │ │ │ │ + ldrheq ip, [ip], #-232 @ 0xffffff18 │ │ │ │ + ldrheq sp, [lr], #-140 @ 0xffffff74 │ │ │ │ + subseq sp, lr, r2, lsl #17 │ │ │ │ + subseq sp, lr, r0, ror #2 │ │ │ │ + subseq ip, ip, r4, ror lr │ │ │ │ + subseq sp, lr, r4, lsr #17 │ │ │ │ + ldrheq sp, [lr], #-138 @ 0xffffff76 │ │ │ │ + subseq sp, lr, lr, lsl r1 │ │ │ │ + subseq ip, ip, r2, lsr lr │ │ │ │ + subseq sp, lr, r8, lsr #17 │ │ │ │ + ldrsbeq sp, [lr], #-128 @ 0xffffff80 │ │ │ │ + ldrsbeq sp, [lr], #-12 │ │ │ │ + ldrsheq ip, [ip], #-208 @ 0xffffff30 │ │ │ │ + subseq sp, lr, r0, lsl #19 │ │ │ │ + subseq sp, lr, r6, asr r9 │ │ │ │ + ldrheq sp, [lr], #-130 @ 0xffffff7e │ │ │ │ + @ instruction: 0x005ed09a │ │ │ │ + subseq ip, ip, lr, lsr #27 │ │ │ │ + subseq sp, lr, sl, lsl #20 │ │ │ │ + subseq sp, lr, r0, ror #19 │ │ │ │ + subseq sp, lr, r8, lsr r9 │ │ │ │ + subseq sp, lr, r8, asr r0 │ │ │ │ + subseq ip, ip, ip, ror #26 │ │ │ │ + subseq sp, lr, sl, asr #19 │ │ │ │ + subseq sp, lr, ip, lsl #20 │ │ │ │ + subseq sp, lr, ip, lsl r0 │ │ │ │ + subseq ip, ip, r0, lsr sp │ │ │ │ + ldrsheq sp, [lr], #-150 @ 0xffffff6a │ │ │ │ + subseq sp, lr, ip, lsr #20 │ │ │ │ + subseq ip, lr, r0, ror #31 │ │ │ │ + ldrsheq ip, [ip], #-196 @ 0xffffff3c │ │ │ │ + subseq sp, lr, r6, lsl sl │ │ │ │ + subseq sp, lr, r4, asr sl │ │ │ │ + subseq ip, lr, r4, lsr #31 │ │ │ │ + ldrheq ip, [ip], #-200 @ 0xffffff38 │ │ │ │ + subseq sp, lr, r0, asr #20 │ │ │ │ + subseq sp, lr, r0, lsl #21 │ │ │ │ + subseq ip, lr, r6, ror #30 │ │ │ │ + subseq ip, ip, sl, ror ip │ │ │ │ + subseq sp, lr, r8, ror #20 │ │ │ │ + subseq sp, lr, sl, lsr #21 │ │ │ │ + subseq ip, lr, sl, lsr #30 │ │ │ │ + subseq ip, ip, lr, lsr ip │ │ │ │ @ instruction: 0xf1054a5a │ │ │ │ ldmdbmi sl, {r2, r3, r4, r5, r7, r8, r9}^ │ │ │ │ andeq lr, r0, sp, asr #19 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ vmax.u16 d6, d1, d2 │ │ │ │ strmi pc, [r4], -r5, lsl #17 │ │ │ │ @@ -530487,38 +530487,38 @@ │ │ │ │ @ instruction: 0x41bff640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx feed6c6a │ │ │ │ @ instruction: 0x4621481a │ │ │ │ @ instruction: 0xf5fe4478 │ │ │ │ @ instruction: 0xf7fffc6d │ │ │ │ svclt 0x0000ba39 │ │ │ │ - ldrheq sp, [lr], #-148 @ 0xffffff6c │ │ │ │ - subseq sp, lr, r6, ror #19 │ │ │ │ - subseq ip, lr, r2, lsl lr │ │ │ │ - subseq ip, ip, r6, lsr #22 │ │ │ │ - subseq sp, lr, ip, asr #19 │ │ │ │ - subseq sp, lr, lr, lsl #20 │ │ │ │ - ldrsbeq ip, [lr], #-214 @ 0xffffff2a │ │ │ │ - subseq ip, ip, sl, ror #21 │ │ │ │ - ldrsheq sp, [lr], #-148 @ 0xffffff6c │ │ │ │ - subseq sp, lr, lr, lsr #20 │ │ │ │ - @ instruction: 0x005ecd9a │ │ │ │ - subseq ip, ip, lr, lsr #21 │ │ │ │ - subseq sp, lr, r4, lsl sl │ │ │ │ - subseq sp, lr, lr, asr #20 │ │ │ │ - subseq ip, lr, lr, asr sp │ │ │ │ - subseq ip, ip, r2, ror sl │ │ │ │ - subseq pc, sp, r0, lsl sl @ │ │ │ │ + ldrheq sp, [lr], #-152 @ 0xffffff68 │ │ │ │ + subseq sp, lr, sl, ror #19 │ │ │ │ + subseq ip, lr, r6, lsl lr │ │ │ │ + subseq ip, ip, sl, lsr #22 │ │ │ │ + ldrsbeq sp, [lr], #-144 @ 0xffffff70 │ │ │ │ + subseq sp, lr, r2, lsl sl │ │ │ │ + ldrsbeq ip, [lr], #-218 @ 0xffffff26 │ │ │ │ + subseq ip, ip, lr, ror #21 │ │ │ │ + ldrsheq sp, [lr], #-152 @ 0xffffff68 │ │ │ │ subseq sp, lr, r2, lsr sl │ │ │ │ - subseq ip, lr, r2, lsr #26 │ │ │ │ - subseq ip, ip, r6, lsr sl │ │ │ │ - subseq sp, lr, r6, lsl sl │ │ │ │ - subseq sp, lr, r8, ror #20 │ │ │ │ - subseq ip, lr, r4, ror #25 │ │ │ │ - ldrsheq ip, [ip], #-152 @ 0xffffff68 │ │ │ │ + @ instruction: 0x005ecd9e │ │ │ │ + ldrheq ip, [ip], #-162 @ 0xffffff5e │ │ │ │ + subseq sp, lr, r8, lsl sl │ │ │ │ + subseq sp, lr, r2, asr sl │ │ │ │ + subseq ip, lr, r2, ror #26 │ │ │ │ + subseq ip, ip, r6, ror sl │ │ │ │ + subseq pc, sp, r4, lsl sl @ │ │ │ │ + subseq sp, lr, r6, lsr sl │ │ │ │ + subseq ip, lr, r6, lsr #26 │ │ │ │ + subseq ip, ip, sl, lsr sl │ │ │ │ + subseq sp, lr, sl, lsl sl │ │ │ │ + subseq sp, lr, ip, ror #20 │ │ │ │ + subseq ip, lr, r8, ror #25 │ │ │ │ + ldrsheq ip, [ip], #-156 @ 0xffffff64 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed706e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf9a0f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -530528,16 +530528,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1ad6d0a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5fe4478 │ │ │ │ blls 298590 >::_M_default_append(unsigned int)@@Base+0x159fc> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq ip, lr, r4, asr #24 │ │ │ │ - subseq ip, ip, r8, asr r9 │ │ │ │ + subseq ip, lr, r8, asr #24 │ │ │ │ + subseq ip, ip, ip, asr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3d49ec │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ ldrmi pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ pkhbtmi fp, r1, r7, lsl #1 │ │ │ │ @@ -530872,65 +530872,65 @@ │ │ │ │ eorsvs r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ rsbeq r5, r8, r4, asr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq ip, lr, r4, asr #23 │ │ │ │ - ldrsbeq ip, [ip], #-134 @ 0xffffff7a │ │ │ │ + subseq ip, lr, r8, asr #23 │ │ │ │ + ldrsbeq ip, [ip], #-138 @ 0xffffff76 │ │ │ │ rsbeq r5, r8, ip, ror #8 │ │ │ │ - subseq ip, lr, r4, ror fp │ │ │ │ - subseq ip, ip, r6, lsl #17 │ │ │ │ - subseq ip, lr, r8, asr #22 │ │ │ │ - subseq ip, ip, sl, asr r8 │ │ │ │ - subseq ip, lr, ip, ror #21 │ │ │ │ - subseq ip, lr, sl, asr sl │ │ │ │ - subseq ip, lr, r8, asr #20 │ │ │ │ - subseq ip, ip, ip, asr r7 │ │ │ │ - subseq ip, lr, lr, lsr #20 │ │ │ │ - subseq ip, ip, r2, asr #14 │ │ │ │ - subseq ip, lr, r8, lsl sl │ │ │ │ - subseq ip, ip, ip, lsr #14 │ │ │ │ - subseq ip, lr, r0, lsl #20 │ │ │ │ - subseq ip, ip, r4, lsl r7 │ │ │ │ - ldrheq ip, [lr], #-154 @ 0xffffff66 │ │ │ │ - subseq ip, ip, lr, asr #13 │ │ │ │ - subseq ip, lr, r2, lsr #19 │ │ │ │ - ldrheq ip, [ip], #-102 @ 0xffffff9a │ │ │ │ - subseq ip, lr, ip, ror r9 │ │ │ │ - @ instruction: 0x005cc690 │ │ │ │ - subseq ip, lr, r2, asr r9 │ │ │ │ - subseq ip, ip, r6, ror #12 │ │ │ │ - subseq r4, ip, lr, lsr r7 │ │ │ │ - ldrsbeq ip, [ip], #-118 @ 0xffffff8a │ │ │ │ - subseq r9, ip, ip, ror r4 │ │ │ │ - subseq ip, lr, sl, lsl #18 │ │ │ │ - subseq ip, ip, lr, lsl r6 │ │ │ │ - subseq r9, ip, r2, lsl #8 │ │ │ │ - ldrsbeq ip, [lr], #-140 @ 0xffffff74 │ │ │ │ - ldrsheq ip, [ip], #-80 @ 0xffffffb0 │ │ │ │ - ldrheq ip, [lr], #-128 @ 0xffffff80 │ │ │ │ - subseq ip, ip, r4, asr #11 │ │ │ │ - @ instruction: 0x005c9396 │ │ │ │ - subseq ip, lr, r4, ror #16 │ │ │ │ - subseq ip, ip, r8, ror r5 │ │ │ │ - subseq ip, lr, ip, asr #16 │ │ │ │ - subseq ip, ip, r2, ror #10 │ │ │ │ - subseq ip, lr, ip, lsl r8 │ │ │ │ - subseq ip, ip, r2, lsr r5 │ │ │ │ - ldrsheq ip, [lr], #-116 @ 0xffffff8c │ │ │ │ - subseq ip, ip, r8, lsl #10 │ │ │ │ - subseq r8, ip, r6, asr #32 │ │ │ │ - subseq ip, lr, r8, asr #15 │ │ │ │ - ldrsbeq ip, [ip], #-76 @ 0xffffffb4 │ │ │ │ - ldrsheq r7, [ip], #-242 @ 0xffffff0e │ │ │ │ - @ instruction: 0x005ec79c │ │ │ │ - ldrheq ip, [ip], #-64 @ 0xffffffc0 │ │ │ │ - subseq ip, lr, r8, lsl r9 │ │ │ │ + subseq ip, lr, r8, ror fp │ │ │ │ + subseq ip, ip, sl, lsl #17 │ │ │ │ + subseq ip, lr, ip, asr #22 │ │ │ │ + subseq ip, ip, lr, asr r8 │ │ │ │ + ldrsheq ip, [lr], #-160 @ 0xffffff60 │ │ │ │ + subseq ip, lr, lr, asr sl │ │ │ │ + subseq ip, lr, ip, asr #20 │ │ │ │ + subseq ip, ip, r0, ror #14 │ │ │ │ + subseq ip, lr, r2, lsr sl │ │ │ │ + subseq ip, ip, r6, asr #14 │ │ │ │ + subseq ip, lr, ip, lsl sl │ │ │ │ + subseq ip, ip, r0, lsr r7 │ │ │ │ + subseq ip, lr, r4, lsl #20 │ │ │ │ + subseq ip, ip, r8, lsl r7 │ │ │ │ + ldrheq ip, [lr], #-158 @ 0xffffff62 │ │ │ │ + ldrsbeq ip, [ip], #-98 @ 0xffffff9e │ │ │ │ + subseq ip, lr, r6, lsr #19 │ │ │ │ + ldrheq ip, [ip], #-106 @ 0xffffff96 │ │ │ │ + subseq ip, lr, r0, lsl #19 │ │ │ │ + @ instruction: 0x005cc694 │ │ │ │ + subseq ip, lr, r6, asr r9 │ │ │ │ + subseq ip, ip, sl, ror #12 │ │ │ │ + subseq r4, ip, r2, asr #14 │ │ │ │ + ldrsbeq ip, [ip], #-122 @ 0xffffff86 │ │ │ │ + subseq r9, ip, r0, lsl #9 │ │ │ │ + subseq ip, lr, lr, lsl #18 │ │ │ │ + subseq ip, ip, r2, lsr #12 │ │ │ │ + subseq r9, ip, r6, lsl #8 │ │ │ │ + subseq ip, lr, r0, ror #17 │ │ │ │ + ldrsheq ip, [ip], #-84 @ 0xffffffac │ │ │ │ + ldrheq ip, [lr], #-132 @ 0xffffff7c │ │ │ │ + subseq ip, ip, r8, asr #11 │ │ │ │ + @ instruction: 0x005c939a │ │ │ │ + subseq ip, lr, r8, ror #16 │ │ │ │ + subseq ip, ip, ip, ror r5 │ │ │ │ + subseq ip, lr, r0, asr r8 │ │ │ │ + subseq ip, ip, r6, ror #10 │ │ │ │ + subseq ip, lr, r0, lsr #16 │ │ │ │ + subseq ip, ip, r6, lsr r5 │ │ │ │ + ldrsheq ip, [lr], #-120 @ 0xffffff88 │ │ │ │ + subseq ip, ip, ip, lsl #10 │ │ │ │ + subseq r8, ip, sl, asr #32 │ │ │ │ + subseq ip, lr, ip, asr #15 │ │ │ │ + subseq ip, ip, r0, ror #9 │ │ │ │ + ldrsheq r7, [ip], #-246 @ 0xffffff0a │ │ │ │ + subseq ip, lr, r0, lsr #15 │ │ │ │ + ldrheq ip, [ip], #-68 @ 0xffffffbc │ │ │ │ + subseq ip, lr, ip, lsl r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed70d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ stc2 2, cr15, [r2], {8} │ │ │ │ @@ -530966,17 +530966,17 @@ │ │ │ │ @ instruction: 0xf5fb4631 │ │ │ │ andcs pc, r0, #290816 @ 0x47000 │ │ │ │ mrscs r2, LR_irq │ │ │ │ stmib r6, {r5, r9, sl, lr}^ │ │ │ │ adcsvs r2, r1, r0, lsl #6 │ │ │ │ tstcs sl, #3244032 @ 0x318000 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - subseq sp, lr, r4, asr #6 │ │ │ │ - subseq ip, ip, r8, asr #5 │ │ │ │ - subseq sp, lr, lr, lsr r3 │ │ │ │ + subseq sp, lr, r8, asr #6 │ │ │ │ + subseq ip, ip, ip, asr #5 │ │ │ │ + subseq sp, lr, r2, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed70e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7ddb98 │ │ │ │ blmi 805e30 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -530998,15 +530998,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf5f7bd30 │ │ │ │ svclt 0x0000ed00 │ │ │ │ strdeq r4, [r8], #-210 @ 0xffffff2e @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq sp, [lr], #-38 @ 0xffffffda │ │ │ │ + ldrheq sp, [lr], #-42 @ 0xffffffd6 │ │ │ │ strhteq r4, [r8], #-216 @ 0xffffff28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3d5144 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ ldrmi fp, [r4], -r3, lsr #1 │ │ │ │ @@ -531777,60 +531777,60 @@ │ │ │ │ strbt r9, [r9], -sl, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbeq r4, r8, sl, ror #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r4, r8, r4, lsl #24 │ │ │ │ - subseq sp, lr, r0, rrx │ │ │ │ - subseq fp, ip, r2, ror #31 │ │ │ │ - subseq ip, lr, r6, lsl pc │ │ │ │ - @ instruction: 0x005cbe98 │ │ │ │ - ldrsbeq ip, [lr], #-218 @ 0xffffff26 │ │ │ │ - subseq fp, ip, ip, asr sp │ │ │ │ - ldrheq ip, [lr], #-198 @ 0xffffff3a │ │ │ │ - subseq fp, ip, r8, lsr ip │ │ │ │ - subseq ip, lr, lr, asr #24 │ │ │ │ - ldrsbeq fp, [ip], #-176 @ 0xffffff50 │ │ │ │ - ldrsbeq ip, [lr], #-184 @ 0xffffff48 │ │ │ │ - subseq fp, ip, sl, asr fp │ │ │ │ - subseq ip, lr, ip, asr #19 │ │ │ │ - subseq fp, ip, r0, asr r9 │ │ │ │ - subseq ip, lr, ip, lsl #19 │ │ │ │ - subseq fp, ip, r0, lsl r9 │ │ │ │ - subseq ip, lr, r0, ror r9 │ │ │ │ - ldrsheq fp, [ip], #-132 @ 0xffffff7c │ │ │ │ - subseq ip, lr, r2, asr r9 │ │ │ │ - ldrsbeq fp, [ip], #-134 @ 0xffffff7a │ │ │ │ - ldrsheq ip, [lr], #-128 @ 0xffffff80 │ │ │ │ - subseq fp, ip, r4, ror r8 │ │ │ │ - ldrsbeq ip, [lr], #-130 @ 0xffffff7e │ │ │ │ - subseq fp, ip, r6, asr r8 │ │ │ │ - subseq ip, lr, ip, lsl r9 │ │ │ │ - subseq ip, lr, r0, ror #16 │ │ │ │ - subseq fp, ip, r4, ror #15 │ │ │ │ - subseq ip, lr, r2, asr #16 │ │ │ │ - subseq fp, ip, r6, asr #15 │ │ │ │ - subseq ip, lr, r4, ror #15 │ │ │ │ - subseq fp, ip, r8, ror #14 │ │ │ │ - subseq ip, lr, r2, asr #15 │ │ │ │ - subseq fp, ip, r6, asr #14 │ │ │ │ - subseq ip, lr, r2, lsr #15 │ │ │ │ - subseq fp, ip, r6, lsr #14 │ │ │ │ - subseq ip, lr, r0, ror #14 │ │ │ │ - subseq fp, ip, r4, ror #13 │ │ │ │ - subseq ip, lr, r4, asr #14 │ │ │ │ - ldrsheq ip, [lr], #-98 @ 0xffffff9e │ │ │ │ - subseq fp, ip, r6, ror r6 │ │ │ │ - subseq ip, lr, sl, lsr #13 │ │ │ │ - subseq fp, ip, lr, lsr #12 │ │ │ │ - subseq ip, lr, r2, lsl #13 │ │ │ │ - subseq fp, ip, r6, lsl #12 │ │ │ │ - subseq ip, lr, r2, ror #12 │ │ │ │ - subseq fp, ip, r6, ror #11 │ │ │ │ + subseq sp, lr, r4, rrx │ │ │ │ + subseq fp, ip, r6, ror #31 │ │ │ │ + subseq ip, lr, sl, lsl pc │ │ │ │ + @ instruction: 0x005cbe9c │ │ │ │ + ldrsbeq ip, [lr], #-222 @ 0xffffff22 │ │ │ │ + subseq fp, ip, r0, ror #26 │ │ │ │ + ldrheq ip, [lr], #-202 @ 0xffffff36 │ │ │ │ + subseq fp, ip, ip, lsr ip │ │ │ │ + subseq ip, lr, r2, asr ip │ │ │ │ + ldrsbeq fp, [ip], #-180 @ 0xffffff4c │ │ │ │ + ldrsbeq ip, [lr], #-188 @ 0xffffff44 │ │ │ │ + subseq fp, ip, lr, asr fp │ │ │ │ + ldrsbeq ip, [lr], #-144 @ 0xffffff70 │ │ │ │ + subseq fp, ip, r4, asr r9 │ │ │ │ + @ instruction: 0x005ec990 │ │ │ │ + subseq fp, ip, r4, lsl r9 │ │ │ │ + subseq ip, lr, r4, ror r9 │ │ │ │ + ldrsheq fp, [ip], #-136 @ 0xffffff78 │ │ │ │ + subseq ip, lr, r6, asr r9 │ │ │ │ + ldrsbeq fp, [ip], #-138 @ 0xffffff76 │ │ │ │ + ldrsheq ip, [lr], #-132 @ 0xffffff7c │ │ │ │ + subseq fp, ip, r8, ror r8 │ │ │ │ + ldrsbeq ip, [lr], #-134 @ 0xffffff7a │ │ │ │ + subseq fp, ip, sl, asr r8 │ │ │ │ + subseq ip, lr, r0, lsr #18 │ │ │ │ + subseq ip, lr, r4, ror #16 │ │ │ │ + subseq fp, ip, r8, ror #15 │ │ │ │ + subseq ip, lr, r6, asr #16 │ │ │ │ + subseq fp, ip, sl, asr #15 │ │ │ │ + subseq ip, lr, r8, ror #15 │ │ │ │ + subseq fp, ip, ip, ror #14 │ │ │ │ + subseq ip, lr, r6, asr #15 │ │ │ │ + subseq fp, ip, sl, asr #14 │ │ │ │ + subseq ip, lr, r6, lsr #15 │ │ │ │ + subseq fp, ip, sl, lsr #14 │ │ │ │ + subseq ip, lr, r4, ror #14 │ │ │ │ + subseq fp, ip, r8, ror #13 │ │ │ │ + subseq ip, lr, r8, asr #14 │ │ │ │ + ldrsheq ip, [lr], #-102 @ 0xffffff9a │ │ │ │ + subseq fp, ip, sl, ror r6 │ │ │ │ + subseq ip, lr, lr, lsr #13 │ │ │ │ + subseq fp, ip, r2, lsr r6 │ │ │ │ + subseq ip, lr, r6, lsl #13 │ │ │ │ + subseq fp, ip, sl, lsl #12 │ │ │ │ + subseq ip, lr, r6, ror #12 │ │ │ │ + subseq fp, ip, sl, ror #11 │ │ │ │ strtmi r9, [r8], -r0, lsr #18 │ │ │ │ stc2 3, cr15, [sl], #100 @ 0x64 │ │ │ │ andsle r2, r1, r1, lsl #16 │ │ │ │ vst4.8 {d25-d28}, [pc], sl │ │ │ │ @ instruction: 0xf8df618d │ │ │ │ ldrbtmi r0, [r8], #-1516 @ 0xfffffa14 │ │ │ │ @ instruction: 0xf5fd300c │ │ │ │ @@ -532207,73 +532207,73 @@ │ │ │ │ vmax.u32 d4, d5, d24 │ │ │ │ vnmul.f64 d15, d24, d3 │ │ │ │ ldrb r7, [r5, r0, lsl #22] │ │ │ │ blhi 416834 │ │ │ │ vmax.u32 d4, d5, d24 │ │ │ │ vmov.16 d24[2], pc │ │ │ │ strb r7, [sp, r0, lsl #22] │ │ │ │ - subseq ip, lr, r6, ror #10 │ │ │ │ - subseq fp, ip, r8, ror #9 │ │ │ │ - ldrsheq ip, [lr], #-76 @ 0xffffffb4 │ │ │ │ - subseq fp, ip, lr, ror r4 │ │ │ │ - ldrsbeq ip, [lr], #-72 @ 0xffffffb8 │ │ │ │ - subseq fp, ip, sl, asr r4 │ │ │ │ - @ instruction: 0x005ec49e │ │ │ │ - subseq fp, ip, r0, lsr #8 │ │ │ │ - subseq ip, lr, sl, ror r4 │ │ │ │ - ldrsheq fp, [ip], #-60 @ 0xffffffc4 │ │ │ │ - subseq ip, lr, r8, asr r4 │ │ │ │ - ldrsbeq fp, [ip], #-58 @ 0xffffffc6 │ │ │ │ - subseq ip, lr, r4, lsl r5 │ │ │ │ - subseq ip, lr, r2, lsl #8 │ │ │ │ - subseq r6, ip, r0, lsl #29 │ │ │ │ - @ instruction: 0x005ec390 │ │ │ │ - subseq fp, ip, r2, lsl r3 │ │ │ │ - subseq ip, lr, r2, ror r3 │ │ │ │ - ldrsheq fp, [ip], #-36 @ 0xffffffdc │ │ │ │ - subseq ip, lr, r4, asr r3 │ │ │ │ - ldrsbeq fp, [ip], #-38 @ 0xffffffda │ │ │ │ - subseq ip, lr, sl, lsr #6 │ │ │ │ - subseq fp, ip, ip, lsr #5 │ │ │ │ - subseq r6, ip, r2, asr #27 │ │ │ │ - ldrsheq ip, [lr], #-44 @ 0xffffffd4 │ │ │ │ - subseq fp, ip, r0, lsl #5 │ │ │ │ - subseq sp, sp, sl, lsr #29 │ │ │ │ - ldrsbeq ip, [lr], #-32 @ 0xffffffe0 │ │ │ │ - subseq fp, ip, r4, asr r2 │ │ │ │ - subseq ip, lr, r8, lsr #5 │ │ │ │ - subseq fp, ip, ip, lsr #4 │ │ │ │ - subseq ip, sp, r8, asr #2 │ │ │ │ - subseq ip, lr, sl, ror r2 │ │ │ │ - ldrsheq fp, [ip], #-30 @ 0xffffffe2 │ │ │ │ - subseq r8, ip, ip, lsr #32 │ │ │ │ - subseq ip, lr, sl, asr #4 │ │ │ │ - subseq fp, ip, lr, asr #3 │ │ │ │ - subseq sp, sp, r0, lsl lr │ │ │ │ - subseq ip, lr, lr, lsl r2 │ │ │ │ - subseq fp, ip, r2, lsr #3 │ │ │ │ - ldrsheq ip, [lr], #-22 @ 0xffffffea │ │ │ │ - subseq fp, ip, sl, ror r1 │ │ │ │ - subseq ip, lr, ip, asr #3 │ │ │ │ - subseq fp, ip, r0, asr r1 │ │ │ │ - subseq ip, lr, r2, lsr #3 │ │ │ │ - subseq fp, ip, r6, lsr #2 │ │ │ │ - ldrsheq r3, [ip], #-30 @ 0xffffffe2 │ │ │ │ - @ instruction: 0x005cb296 │ │ │ │ - subseq ip, lr, lr, lsr #2 │ │ │ │ - ldrheq fp, [ip], #-2 │ │ │ │ - ldrsbeq ip, [lr], #-6 │ │ │ │ - subseq fp, ip, sl, asr r0 │ │ │ │ - subseq ip, lr, lr, lsr #1 │ │ │ │ - subseq ip, lr, r2, rrx │ │ │ │ - subseq sl, ip, r6, ror #31 │ │ │ │ - subseq ip, lr, r8, asr #32 │ │ │ │ - subseq sl, ip, ip, asr #31 │ │ │ │ - subseq fp, lr, r4, asr #31 │ │ │ │ - subseq sl, ip, r8, asr #30 │ │ │ │ + subseq ip, lr, sl, ror #10 │ │ │ │ + subseq fp, ip, ip, ror #9 │ │ │ │ + subseq ip, lr, r0, lsl #10 │ │ │ │ + subseq fp, ip, r2, lsl #9 │ │ │ │ + ldrsbeq ip, [lr], #-76 @ 0xffffffb4 │ │ │ │ + subseq fp, ip, lr, asr r4 │ │ │ │ + subseq ip, lr, r2, lsr #9 │ │ │ │ + subseq fp, ip, r4, lsr #8 │ │ │ │ + subseq ip, lr, lr, ror r4 │ │ │ │ + subseq fp, ip, r0, lsl #8 │ │ │ │ + subseq ip, lr, ip, asr r4 │ │ │ │ + ldrsbeq fp, [ip], #-62 @ 0xffffffc2 │ │ │ │ + subseq ip, lr, r8, lsl r5 │ │ │ │ + subseq ip, lr, r6, lsl #8 │ │ │ │ + subseq r6, ip, r4, lsl #29 │ │ │ │ + @ instruction: 0x005ec394 │ │ │ │ + subseq fp, ip, r6, lsl r3 │ │ │ │ + subseq ip, lr, r6, ror r3 │ │ │ │ + ldrsheq fp, [ip], #-40 @ 0xffffffd8 │ │ │ │ + subseq ip, lr, r8, asr r3 │ │ │ │ + ldrsbeq fp, [ip], #-42 @ 0xffffffd6 │ │ │ │ + subseq ip, lr, lr, lsr #6 │ │ │ │ + ldrheq fp, [ip], #-32 @ 0xffffffe0 │ │ │ │ + subseq r6, ip, r6, asr #27 │ │ │ │ + subseq ip, lr, r0, lsl #6 │ │ │ │ + subseq fp, ip, r4, lsl #5 │ │ │ │ + subseq sp, sp, lr, lsr #29 │ │ │ │ + ldrsbeq ip, [lr], #-36 @ 0xffffffdc │ │ │ │ + subseq fp, ip, r8, asr r2 │ │ │ │ + subseq ip, lr, ip, lsr #5 │ │ │ │ + subseq fp, ip, r0, lsr r2 │ │ │ │ + subseq ip, sp, ip, asr #2 │ │ │ │ + subseq ip, lr, lr, ror r2 │ │ │ │ + subseq fp, ip, r2, lsl #4 │ │ │ │ + subseq r8, ip, r0, lsr r0 │ │ │ │ + subseq ip, lr, lr, asr #4 │ │ │ │ + ldrsbeq fp, [ip], #-18 @ 0xffffffee │ │ │ │ + subseq sp, sp, r4, lsl lr │ │ │ │ + subseq ip, lr, r2, lsr #4 │ │ │ │ + subseq fp, ip, r6, lsr #3 │ │ │ │ + ldrsheq ip, [lr], #-26 @ 0xffffffe6 │ │ │ │ + subseq fp, ip, lr, ror r1 │ │ │ │ + ldrsbeq ip, [lr], #-16 │ │ │ │ + subseq fp, ip, r4, asr r1 │ │ │ │ + subseq ip, lr, r6, lsr #3 │ │ │ │ + subseq fp, ip, sl, lsr #2 │ │ │ │ + subseq r3, ip, r2, lsl #4 │ │ │ │ + @ instruction: 0x005cb29a │ │ │ │ + subseq ip, lr, r2, lsr r1 │ │ │ │ + ldrheq fp, [ip], #-6 │ │ │ │ + ldrsbeq ip, [lr], #-10 │ │ │ │ + subseq fp, ip, lr, asr r0 │ │ │ │ + ldrheq ip, [lr], #-2 │ │ │ │ + subseq ip, lr, r6, rrx │ │ │ │ + subseq sl, ip, sl, ror #31 │ │ │ │ + subseq ip, lr, ip, asr #32 │ │ │ │ + ldrsbeq sl, [ip], #-240 @ 0xffffff10 │ │ │ │ + subseq fp, lr, r8, asr #31 │ │ │ │ + subseq sl, ip, ip, asr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 35650c >::_M_default_append(unsigned int)@@Base+0xd3978> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ bcs fe4593e0 │ │ │ │ @ instruction: 0xf8dfb0a7 │ │ │ │ @@ -532949,52 +532949,52 @@ │ │ │ │ @ instruction: 0xf5fc4478 │ │ │ │ str pc, [sl], #2361 @ 0x939 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r3, r8, r4, lsr #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r3, r8, r0, lsl #19 │ │ │ │ - ldrheq fp, [lr], #-220 @ 0xffffff24 │ │ │ │ - subseq sl, ip, lr, lsr sp │ │ │ │ - subseq fp, lr, lr, asr #26 │ │ │ │ - subseq fp, lr, r6, lsl fp │ │ │ │ - @ instruction: 0x005caa96 │ │ │ │ - ldrsheq fp, [lr], #-168 @ 0xffffff58 │ │ │ │ - subseq sl, ip, r8, ror sl │ │ │ │ - ldrsbeq fp, [lr], #-166 @ 0xffffff5a │ │ │ │ - subseq sl, ip, r8, asr sl │ │ │ │ - subseq fp, lr, r6, lsl r8 │ │ │ │ - @ instruction: 0x005ca798 │ │ │ │ - ldrsbeq fp, [lr], #-114 @ 0xffffff8e │ │ │ │ - subseq sl, ip, r4, asr r7 │ │ │ │ - subseq fp, lr, r2, lsl #15 │ │ │ │ - subseq sl, ip, r6, lsl #14 │ │ │ │ - subseq fp, lr, r2, lsl #15 │ │ │ │ - subseq fp, lr, sl, ror #13 │ │ │ │ - subseq fp, lr, r6, lsr #13 │ │ │ │ - subseq sl, ip, sl, lsr #12 │ │ │ │ - subseq fp, lr, lr, lsl #12 │ │ │ │ - @ instruction: 0x005ca592 │ │ │ │ - subseq fp, lr, r0, asr #10 │ │ │ │ - subseq sl, ip, r2, asr #9 │ │ │ │ - subseq fp, lr, r6, lsr #10 │ │ │ │ - subseq sl, ip, r8, lsr #9 │ │ │ │ - subseq fp, lr, r8, lsl #10 │ │ │ │ - subseq sl, ip, ip, lsl #9 │ │ │ │ - ldrsheq fp, [lr], #-64 @ 0xffffffc0 │ │ │ │ - subseq sl, ip, r2, ror r4 │ │ │ │ - subseq fp, lr, r0, asr #9 │ │ │ │ - subseq sl, ip, r2, asr #8 │ │ │ │ + subseq fp, lr, r0, asr #27 │ │ │ │ + subseq sl, ip, r2, asr #26 │ │ │ │ + subseq fp, lr, r2, asr sp │ │ │ │ + subseq fp, lr, sl, lsl fp │ │ │ │ + @ instruction: 0x005caa9a │ │ │ │ + ldrsheq fp, [lr], #-172 @ 0xffffff54 │ │ │ │ + subseq sl, ip, ip, ror sl │ │ │ │ + ldrsbeq fp, [lr], #-170 @ 0xffffff56 │ │ │ │ + subseq sl, ip, ip, asr sl │ │ │ │ + subseq fp, lr, sl, lsl r8 │ │ │ │ + @ instruction: 0x005ca79c │ │ │ │ + ldrsbeq fp, [lr], #-118 @ 0xffffff8a │ │ │ │ + subseq sl, ip, r8, asr r7 │ │ │ │ + subseq fp, lr, r6, lsl #15 │ │ │ │ + subseq sl, ip, sl, lsl #14 │ │ │ │ + subseq fp, lr, r6, lsl #15 │ │ │ │ + subseq fp, lr, lr, ror #13 │ │ │ │ + subseq fp, lr, sl, lsr #13 │ │ │ │ + subseq sl, ip, lr, lsr #12 │ │ │ │ + subseq fp, lr, r2, lsl r6 │ │ │ │ + @ instruction: 0x005ca596 │ │ │ │ + subseq fp, lr, r4, asr #10 │ │ │ │ + subseq sl, ip, r6, asr #9 │ │ │ │ + subseq fp, lr, sl, lsr #10 │ │ │ │ + subseq sl, ip, ip, lsr #9 │ │ │ │ + subseq fp, lr, ip, lsl #10 │ │ │ │ + @ instruction: 0x005ca490 │ │ │ │ + ldrsheq fp, [lr], #-68 @ 0xffffffbc │ │ │ │ + subseq sl, ip, r6, ror r4 │ │ │ │ + subseq fp, lr, r4, asr #9 │ │ │ │ + subseq sl, ip, r6, asr #8 │ │ │ │ + subseq fp, lr, r6, lsr #9 │ │ │ │ + subseq sl, ip, r8, lsr #8 │ │ │ │ subseq fp, lr, r2, lsr #9 │ │ │ │ - subseq sl, ip, r4, lsr #8 │ │ │ │ - @ instruction: 0x005eb49e │ │ │ │ - subseq fp, lr, r8, lsr #8 │ │ │ │ - subseq sl, ip, sl, lsr #7 │ │ │ │ - subseq fp, lr, lr, lsl #8 │ │ │ │ - @ instruction: 0x005ca390 │ │ │ │ + subseq fp, lr, ip, lsr #8 │ │ │ │ + subseq sl, ip, lr, lsr #7 │ │ │ │ + subseq fp, lr, r2, lsl r4 │ │ │ │ + @ instruction: 0x005ca394 │ │ │ │ blmi ffe56048 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strtcs pc, [r8], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r7], -r8, lsr #9 │ │ │ │ @@ -533291,76 +533291,76 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq r2, r8, r4, ror #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq fp, lr, r2, lsr r3 │ │ │ │ + subseq fp, lr, r6, lsr r3 │ │ │ │ @ instruction: 0xfffff46b │ │ │ │ - subseq fp, lr, r6, lsl r4 │ │ │ │ - subseq fp, lr, lr, lsr #7 │ │ │ │ + subseq fp, lr, sl, lsl r4 │ │ │ │ + ldrheq fp, [lr], #-50 @ 0xffffffce │ │ │ │ @ instruction: 0x000005b9 │ │ │ │ - @ instruction: 0x005eb294 │ │ │ │ - subseq sl, ip, r6, lsl r2 │ │ │ │ + @ instruction: 0x005eb298 │ │ │ │ + subseq sl, ip, sl, lsl r2 │ │ │ │ rsbeq r2, r8, lr, lsr #27 │ │ │ │ - subseq fp, lr, sl, asr r2 │ │ │ │ - ldrsbeq sl, [ip], #-30 @ 0xffffffe2 │ │ │ │ + subseq fp, lr, lr, asr r2 │ │ │ │ + subseq sl, ip, r2, ror #3 │ │ │ │ @ instruction: 0xffffdf69 │ │ │ │ @ instruction: 0xffffdea3 │ │ │ │ - subseq fp, lr, ip, lsl r2 │ │ │ │ - subseq sl, ip, r0, lsr #3 │ │ │ │ - subseq fp, lr, r2, lsl #4 │ │ │ │ - subseq sl, ip, r6, lsl #3 │ │ │ │ - subseq lr, sp, ip, lsr #32 │ │ │ │ - subseq fp, lr, sl, lsr #6 │ │ │ │ - subseq fp, lr, sl, lsr #6 │ │ │ │ - subseq fp, lr, r4, lsl #7 │ │ │ │ - @ instruction: 0x005eb194 │ │ │ │ - subseq sl, ip, r8, lsl r1 │ │ │ │ - subseq fp, lr, sl, ror r1 │ │ │ │ - ldrsheq sl, [ip], #-14 │ │ │ │ - subseq ip, sp, r0, asr lr │ │ │ │ - subseq fp, lr, r6, asr #6 │ │ │ │ - subseq fp, lr, sl, lsr #2 │ │ │ │ - subseq sl, ip, lr, lsr #1 │ │ │ │ + subseq fp, lr, r0, lsr #4 │ │ │ │ + subseq sl, ip, r4, lsr #3 │ │ │ │ + subseq fp, lr, r6, lsl #4 │ │ │ │ + subseq sl, ip, sl, lsl #3 │ │ │ │ + subseq lr, sp, r0, lsr r0 │ │ │ │ + subseq fp, lr, lr, lsr #6 │ │ │ │ + subseq fp, lr, lr, lsr #6 │ │ │ │ + subseq fp, lr, r8, lsl #7 │ │ │ │ + @ instruction: 0x005eb198 │ │ │ │ + subseq sl, ip, ip, lsl r1 │ │ │ │ + subseq fp, lr, lr, ror r1 │ │ │ │ + subseq sl, ip, r2, lsl #2 │ │ │ │ + subseq ip, sp, r4, asr lr │ │ │ │ + subseq fp, lr, sl, asr #6 │ │ │ │ + subseq fp, lr, lr, lsr #2 │ │ │ │ + ldrheq sl, [ip], #-2 │ │ │ │ + subseq ip, sp, r4, asr lr │ │ │ │ + subseq fp, lr, r2, lsl r3 │ │ │ │ + ldrsbeq fp, [lr], #-10 │ │ │ │ + subseq sl, ip, lr, asr r0 │ │ │ │ + ldrheq fp, [lr], #-12 │ │ │ │ + subseq sl, ip, lr, lsr r0 │ │ │ │ + subseq fp, lr, r2, asr #5 │ │ │ │ + subseq ip, sp, r4, lsr lr │ │ │ │ + subseq fp, lr, lr, rrx │ │ │ │ + ldrsheq r9, [ip], #-242 @ 0xffffff0e │ │ │ │ subseq ip, sp, r0, asr lr │ │ │ │ - subseq fp, lr, lr, lsl #6 │ │ │ │ - ldrsbeq fp, [lr], #-6 │ │ │ │ - subseq sl, ip, sl, asr r0 │ │ │ │ - ldrheq fp, [lr], #-8 │ │ │ │ - subseq sl, ip, sl, lsr r0 │ │ │ │ - ldrheq fp, [lr], #-46 @ 0xffffffd2 │ │ │ │ - subseq ip, sp, r0, lsr lr │ │ │ │ - subseq fp, lr, sl, rrx │ │ │ │ - subseq r9, ip, lr, ror #31 │ │ │ │ - subseq ip, sp, ip, asr #28 │ │ │ │ - @ instruction: 0x005eb292 │ │ │ │ - subseq fp, lr, r4, lsr #32 │ │ │ │ - subseq r9, ip, r8, lsr #31 │ │ │ │ + @ instruction: 0x005eb296 │ │ │ │ + subseq fp, lr, r8, lsr #32 │ │ │ │ + subseq r9, ip, ip, lsr #31 │ │ │ │ + subseq fp, lr, r2, ror r2 │ │ │ │ + ldrheq fp, [lr], #-36 @ 0xffffffdc │ │ │ │ + subseq sl, lr, r4, ror #31 │ │ │ │ + subseq r9, ip, r8, ror #30 │ │ │ │ + @ instruction: 0x005dce9e │ │ │ │ + @ instruction: 0x005eb290 │ │ │ │ + @ instruction: 0x005eaf9c │ │ │ │ + subseq r9, ip, r0, lsr #30 │ │ │ │ + ldrheq ip, [sp], #-236 @ 0xffffff14 │ │ │ │ subseq fp, lr, lr, ror #4 │ │ │ │ - ldrheq fp, [lr], #-32 @ 0xffffffe0 │ │ │ │ - subseq sl, lr, r0, ror #31 │ │ │ │ - subseq r9, ip, r4, ror #30 │ │ │ │ - @ instruction: 0x005dce9a │ │ │ │ - subseq fp, lr, ip, lsl #5 │ │ │ │ - @ instruction: 0x005eaf98 │ │ │ │ - subseq r9, ip, ip, lsl pc │ │ │ │ - ldrheq ip, [sp], #-232 @ 0xffffff18 │ │ │ │ - subseq fp, lr, sl, ror #4 │ │ │ │ - subseq sl, lr, sl, asr pc │ │ │ │ - ldrsbeq r9, [ip], #-238 @ 0xffffff12 │ │ │ │ - subseq ip, sp, r8, ror #29 │ │ │ │ - subseq fp, lr, lr, asr #4 │ │ │ │ - subseq sl, lr, r0, lsr #30 │ │ │ │ - subseq r9, ip, r4, lsr #29 │ │ │ │ - subseq fp, lr, r8, lsr r2 │ │ │ │ - subseq ip, sp, r6, lsr #30 │ │ │ │ - ldrsbeq sl, [lr], #-234 @ 0xffffff16 │ │ │ │ - subseq r9, ip, lr, asr lr │ │ │ │ + subseq sl, lr, lr, asr pc │ │ │ │ + subseq r9, ip, r2, ror #29 │ │ │ │ + subseq ip, sp, ip, ror #29 │ │ │ │ + subseq fp, lr, r2, asr r2 │ │ │ │ + subseq sl, lr, r4, lsr #30 │ │ │ │ + subseq r9, ip, r8, lsr #29 │ │ │ │ + subseq fp, lr, ip, lsr r2 │ │ │ │ + subseq ip, sp, sl, lsr #30 │ │ │ │ + ldrsbeq sl, [lr], #-238 @ 0xffffff12 │ │ │ │ + subseq r9, ip, r2, ror #28 │ │ │ │ movwcs r4, #27168 @ 0x6a20 │ │ │ │ @ instruction: 0xf04f4920 │ │ │ │ andls r0, r0, r7, lsl #16 │ │ │ │ movwls r4, #5242 @ 0x147a │ │ │ │ @ instruction: 0xf1054479 │ │ │ │ ldrtmi r0, [r8], -r0, ror #6 │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ @@ -533386,22 +533386,22 @@ │ │ │ │ stmdami ip, {r0, r1, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ orrspl pc, lr, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 5, cr15, [r8, #-1004] @ 0xfffffc14 │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf5fb4478 │ │ │ │ strb pc, [r5, #-3523] @ 0xfffff23d @ │ │ │ │ - subseq fp, lr, r0, ror #1 │ │ │ │ - subseq fp, lr, r8, lsl #3 │ │ │ │ - subseq sl, lr, r0, ror #26 │ │ │ │ - subseq r9, ip, r4, ror #25 │ │ │ │ - subseq fp, lr, r6, ror #2 │ │ │ │ - subseq fp, lr, r0, lsl #4 │ │ │ │ - subseq sl, lr, r0, lsr #26 │ │ │ │ - subseq r9, ip, r4, lsr #25 │ │ │ │ + subseq fp, lr, r4, ror #1 │ │ │ │ + subseq fp, lr, ip, lsl #3 │ │ │ │ + subseq sl, lr, r4, ror #26 │ │ │ │ + subseq r9, ip, r8, ror #25 │ │ │ │ + subseq fp, lr, sl, ror #2 │ │ │ │ + subseq fp, lr, r4, lsl #4 │ │ │ │ + subseq sl, lr, r4, lsr #26 │ │ │ │ + subseq r9, ip, r8, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed733f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -533411,16 +533411,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 5, cr15, [sl], {251} @ 0xfb │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5fb4478 │ │ │ │ blls 29b880 >::_M_default_append(unsigned int)@@Base+0x18cec> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq sl, lr, r4, asr #25 │ │ │ │ - subseq r9, ip, r8, asr #24 │ │ │ │ + subseq sl, lr, r8, asr #25 │ │ │ │ + subseq r9, ip, ip, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed7ee58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [r3, #384] @ 0x180 │ │ │ │ addlt r8, r3, r0, lsl #22 │ │ │ │ blhi ff257d2c │ │ │ │ @@ -533474,16 +533474,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5fb300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 5, cr15, [r6, #-1004] @ 0xfffffc14 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - subseq fp, lr, lr, lsr #1 │ │ │ │ - subseq r9, ip, sl, asr #22 │ │ │ │ + ldrheq fp, [lr], #-2 │ │ │ │ + subseq r9, ip, lr, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed73540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s8 d9, d6, d1 │ │ │ │ bls 29a590 >::_M_default_append(unsigned int)@@Base+0x179fc> │ │ │ │ @@ -533496,16 +533496,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5fb300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 5, cr15, [sl], #1004 @ 0x3ec │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - subseq fp, lr, r6, asr r0 │ │ │ │ - ldrsheq r9, [ip], #-162 @ 0xffffff5e │ │ │ │ + subseq fp, lr, sl, asr r0 │ │ │ │ + ldrsheq r9, [ip], #-166 @ 0xffffff5a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed73598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7a0320 │ │ │ │ blmi 7c85b8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -533526,15 +533526,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ ldmdb ip!, {r0, r2, r4, r5, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ rsbeq r2, r8, sl, ror #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq fp, lr, ip, lsl r0 │ │ │ │ + subseq fp, lr, r0, lsr #32 │ │ │ │ rsbeq r2, r8, r2, lsr r6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [lr], -r9, lsl #1 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -533569,16 +533569,16 @@ │ │ │ │ ldrbtmi r2, [r8], #-445 @ 0xfffffe43 │ │ │ │ @ instruction: 0xf5fb300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrrc2 5, 15, pc, r8, cr11 @ │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - subseq sl, lr, r2, lsr pc │ │ │ │ - subseq r9, ip, lr, asr #19 │ │ │ │ + subseq sl, lr, r6, lsr pc │ │ │ │ + ldrsbeq r9, [ip], #-146 @ 0xffffff6e │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed736bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2203a4 │ │ │ │ blmi fe2486fc │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -533704,38 +533704,38 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r2, r8, r6, asr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, lr, r4, lsl #30 │ │ │ │ + subseq sl, lr, r8, lsl #30 │ │ │ │ @ instruction: 0xffffff11 │ │ │ │ - subseq sl, lr, sl, lsr pc │ │ │ │ - ldrsheq sl, [lr], #-224 @ 0xffffff20 │ │ │ │ + subseq sl, lr, lr, lsr pc │ │ │ │ + ldrsheq sl, [lr], #-228 @ 0xffffff1c │ │ │ │ andeq r0, r0, fp, ror #3 │ │ │ │ - subseq sl, lr, r6, ror lr │ │ │ │ - subseq r9, ip, r2, lsl r9 │ │ │ │ + subseq sl, lr, sl, ror lr │ │ │ │ + subseq r9, ip, r6, lsl r9 │ │ │ │ rsbeq r2, r8, ip, lsr #9 │ │ │ │ - subseq sl, lr, r4, asr #28 │ │ │ │ - subseq r9, ip, r0, ror #17 │ │ │ │ + subseq sl, lr, r8, asr #28 │ │ │ │ + subseq r9, ip, r4, ror #17 │ │ │ │ @ instruction: 0xfffffdf3 │ │ │ │ @ instruction: 0xfffffd89 │ │ │ │ - subseq sl, lr, r8, lsl #28 │ │ │ │ - subseq r9, ip, r4, lsr #17 │ │ │ │ - ldrsheq sl, [lr], #-208 @ 0xffffff30 │ │ │ │ - subseq r9, ip, ip, lsl #17 │ │ │ │ + subseq sl, lr, ip, lsl #28 │ │ │ │ + subseq r9, ip, r8, lsr #17 │ │ │ │ + ldrsheq sl, [lr], #-212 @ 0xffffff2c │ │ │ │ + @ instruction: 0x005c9890 │ │ │ │ @ instruction: 0xfffffcf3 │ │ │ │ @ instruction: 0xfffffc2d │ │ │ │ - subseq sl, lr, r8, ror sp │ │ │ │ - subseq r9, ip, r4, lsl r8 │ │ │ │ - subseq sl, lr, r0, ror #26 │ │ │ │ - ldrsheq r9, [ip], #-124 @ 0xffffff84 │ │ │ │ - subseq sl, lr, r4, asr #26 │ │ │ │ - ldrsbeq r9, [ip], #-126 @ 0xffffff82 │ │ │ │ + subseq sl, lr, ip, ror sp │ │ │ │ + subseq r9, ip, r8, lsl r8 │ │ │ │ + subseq sl, lr, r4, ror #26 │ │ │ │ + subseq r9, ip, r0, lsl #16 │ │ │ │ + subseq sl, lr, r8, asr #26 │ │ │ │ + subseq r9, ip, r2, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed73934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr10, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -533744,16 +533744,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5fb300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 59f50 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - subseq sl, lr, r2, ror ip │ │ │ │ - subseq r9, ip, lr, lsl #14 │ │ │ │ + subseq sl, lr, r6, ror ip │ │ │ │ + subseq r9, ip, r2, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed7397c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ cdp2 2, 7, cr15, cr4, cr5, {0} │ │ │ │ blvc 357e08 >::_M_default_append(unsigned int)@@Base+0xd5274> │ │ │ │ andcs r4, r1, r3, lsl #12 │ │ │ │ @@ -533779,16 +533779,16 @@ │ │ │ │ stmdami r6, {r0, r1, r2, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ ldrbtmi r2, [r8], #-389 @ 0xfffffe7b │ │ │ │ @ instruction: 0xf5fb300c │ │ │ │ stmdami r4, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fedd9fe4 │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - subseq sl, lr, r2, ror ip │ │ │ │ - subseq r9, ip, sl, ror r6 │ │ │ │ + subseq sl, lr, r6, ror ip │ │ │ │ + subseq r9, ip, lr, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed73a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7a0794 │ │ │ │ blmi 7c8a2c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -533809,15 +533809,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ svc 0x0002f5f4 │ │ │ │ strdeq r2, [r8], #-22 @ 0xffffffea @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, lr, r8, lsr ip │ │ │ │ + subseq sl, lr, ip, lsr ip │ │ │ │ strhteq r2, [r8], #-30 @ 0xffffffe2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3d7d3c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @@ -534168,65 +534168,65 @@ │ │ │ │ str pc, [r3, #4015]! @ 0xfaf │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ... │ │ │ │ rsbeq r2, r8, r4, ror r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, lr, ip, lsr #22 │ │ │ │ - subseq r9, ip, r2, lsr r5 │ │ │ │ - subseq sl, lr, r2, lsl #22 │ │ │ │ - subseq r9, ip, r8, lsl #10 │ │ │ │ + subseq sl, lr, r0, lsr fp │ │ │ │ + subseq r9, ip, r6, lsr r5 │ │ │ │ + subseq sl, lr, r6, lsl #22 │ │ │ │ + subseq r9, ip, ip, lsl #10 │ │ │ │ rsbeq r2, r8, ip, lsl #1 │ │ │ │ - subseq sl, lr, lr, lsr #21 │ │ │ │ - ldrheq r9, [ip], #-68 @ 0xffffffbc │ │ │ │ - @ instruction: 0x005eaa90 │ │ │ │ - @ instruction: 0x005c9496 │ │ │ │ + ldrheq sl, [lr], #-162 @ 0xffffff5e │ │ │ │ + ldrheq r9, [ip], #-72 @ 0xffffffb8 │ │ │ │ + @ instruction: 0x005eaa94 │ │ │ │ + @ instruction: 0x005c949a │ │ │ │ + subseq sl, lr, ip, ror #20 │ │ │ │ subseq sl, lr, r8, ror #20 │ │ │ │ - subseq sl, lr, r4, ror #20 │ │ │ │ - subseq sl, lr, lr, lsl #20 │ │ │ │ - subseq r9, ip, r6, lsl r4 │ │ │ │ - ldrsheq sl, [lr], #-148 @ 0xffffff6c │ │ │ │ - ldrsheq r9, [ip], #-60 @ 0xffffffc4 │ │ │ │ + subseq sl, lr, r2, lsl sl │ │ │ │ + subseq r9, ip, sl, lsl r4 │ │ │ │ + ldrsheq sl, [lr], #-152 @ 0xffffff68 │ │ │ │ + subseq r9, ip, r0, lsl #8 │ │ │ │ @ instruction: 0xfffffd1b │ │ │ │ - subseq sl, lr, r4, lsr sl │ │ │ │ - subseq sl, lr, sl, lsl #20 │ │ │ │ - subseq sl, lr, sl, ror #16 │ │ │ │ - subseq r9, ip, r2, ror r2 │ │ │ │ - subseq sl, lr, r0, asr r8 │ │ │ │ - subseq r9, ip, r8, asr r2 │ │ │ │ - subseq r4, ip, ip, lsl #27 │ │ │ │ - subseq sl, lr, sl, lsl r8 │ │ │ │ - subseq r9, ip, r2, lsr #4 │ │ │ │ - ldrsheq sl, [lr], #-126 @ 0xffffff82 │ │ │ │ - subseq r9, ip, r6, lsl #4 │ │ │ │ - subseq r4, ip, ip, lsl sp │ │ │ │ - ldrsbeq sl, [lr], #-114 @ 0xffffff8e │ │ │ │ - ldrsbeq r9, [ip], #-26 @ 0xffffffe6 │ │ │ │ - subseq fp, sp, r4, lsl #28 │ │ │ │ - subseq sl, lr, r6, lsr #15 │ │ │ │ - subseq r9, ip, lr, lsr #3 │ │ │ │ - subseq sl, lr, sl, lsl #15 │ │ │ │ - @ instruction: 0x005c9192 │ │ │ │ - subseq sl, lr, r2, ror #14 │ │ │ │ - subseq r9, ip, sl, ror #2 │ │ │ │ - @ instruction: 0x005c5f96 │ │ │ │ - subseq sl, lr, r0, lsr r7 │ │ │ │ - subseq r9, ip, r8, lsr r1 │ │ │ │ - subseq sl, lr, r2, lsl r7 │ │ │ │ - subseq r9, ip, r8, lsl r1 │ │ │ │ - subseq r5, ip, sl, ror #30 │ │ │ │ - subseq sl, lr, r4, ror #13 │ │ │ │ - subseq r9, ip, ip, ror #1 │ │ │ │ - ldrheq sl, [lr], #-108 @ 0xffffff94 │ │ │ │ - subseq r9, ip, r4, asr #1 │ │ │ │ - @ instruction: 0x005ea69e │ │ │ │ - subseq sl, lr, r4, lsl #14 │ │ │ │ - subseq sl, lr, r4, ror r6 │ │ │ │ - subseq r9, ip, ip, ror r0 │ │ │ │ + subseq sl, lr, r8, lsr sl │ │ │ │ + subseq sl, lr, lr, lsl #20 │ │ │ │ + subseq sl, lr, lr, ror #16 │ │ │ │ + subseq r9, ip, r6, ror r2 │ │ │ │ + subseq sl, lr, r4, asr r8 │ │ │ │ + subseq r9, ip, ip, asr r2 │ │ │ │ + @ instruction: 0x005c4d90 │ │ │ │ + subseq sl, lr, lr, lsl r8 │ │ │ │ + subseq r9, ip, r6, lsr #4 │ │ │ │ + subseq sl, lr, r2, lsl #16 │ │ │ │ + subseq r9, ip, sl, lsl #4 │ │ │ │ + subseq r4, ip, r0, lsr #26 │ │ │ │ + ldrsbeq sl, [lr], #-118 @ 0xffffff8a │ │ │ │ + ldrsbeq r9, [ip], #-30 @ 0xffffffe2 │ │ │ │ + subseq fp, sp, r8, lsl #28 │ │ │ │ + subseq sl, lr, sl, lsr #15 │ │ │ │ + ldrheq r9, [ip], #-18 @ 0xffffffee │ │ │ │ + subseq sl, lr, lr, lsl #15 │ │ │ │ + @ instruction: 0x005c9196 │ │ │ │ + subseq sl, lr, r6, ror #14 │ │ │ │ + subseq r9, ip, lr, ror #2 │ │ │ │ + @ instruction: 0x005c5f9a │ │ │ │ + subseq sl, lr, r4, lsr r7 │ │ │ │ + subseq r9, ip, ip, lsr r1 │ │ │ │ + subseq sl, lr, r6, lsl r7 │ │ │ │ + subseq r9, ip, ip, lsl r1 │ │ │ │ + subseq r5, ip, lr, ror #30 │ │ │ │ + subseq sl, lr, r8, ror #13 │ │ │ │ + ldrsheq r9, [ip], #-0 │ │ │ │ + subseq sl, lr, r0, asr #13 │ │ │ │ + subseq r9, ip, r8, asr #1 │ │ │ │ + subseq sl, lr, r2, lsr #13 │ │ │ │ + subseq sl, lr, r8, lsl #14 │ │ │ │ + subseq sl, lr, r8, ror r6 │ │ │ │ + subseq r9, ip, r0, lsl #1 │ │ │ │ tstcs r2, r2, lsl #12 │ │ │ │ vmin.u8 d4, d14, d24 │ │ │ │ strmi pc, [r4], -r9, asr #17 │ │ │ │ andle r2, lr, r1, lsl #16 │ │ │ │ @ instruction: 0x060cf8df │ │ │ │ cmnpne r3, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -534611,69 +534611,69 @@ │ │ │ │ strtmi r7, [r8], -r0, lsl #22 │ │ │ │ blvc 418dd0 │ │ │ │ blvc 558b24 │ │ │ │ @ instruction: 0xf8eef323 │ │ │ │ blvc 558b6c │ │ │ │ blne 258d98 │ │ │ │ svclt 0x0000e67e │ │ │ │ - subseq sl, lr, r0, ror #10 │ │ │ │ - subseq r8, ip, r6, ror #30 │ │ │ │ - subseq lr, sp, r0, ror #8 │ │ │ │ - subseq lr, sp, r0, asr r4 │ │ │ │ - subseq r0, lr, r8, lsr #28 │ │ │ │ - subseq r0, lr, r6, lsr #28 │ │ │ │ - subseq r4, pc, ip, ror #11 │ │ │ │ - subseq ip, sp, r2, ror #23 │ │ │ │ - subseq r1, ip, sl, lsl r3 │ │ │ │ - subseq sl, lr, r8, ror #10 │ │ │ │ - ldrsheq lr, [sp], #-212 @ 0xffffff2c │ │ │ │ - subseq r4, lr, lr, lsl #29 │ │ │ │ - ldrsbeq fp, [sp], #-162 @ 0xffffff5e │ │ │ │ - subseq sl, lr, sl, asr r4 │ │ │ │ - subseq r8, ip, r0, ror #28 │ │ │ │ - subseq sl, lr, ip, lsr r4 │ │ │ │ - subseq r8, ip, r2, asr #28 │ │ │ │ - subseq sl, lr, lr, lsl r4 │ │ │ │ - subseq r8, ip, r4, lsr #28 │ │ │ │ - subseq ip, sp, r4, lsl #2 │ │ │ │ - subseq sl, lr, ip, asr #7 │ │ │ │ - ldrsbeq r8, [ip], #-210 @ 0xffffff2e │ │ │ │ - subseq sl, lr, lr, lsr #7 │ │ │ │ - ldrheq r8, [ip], #-212 @ 0xffffff2c │ │ │ │ - subseq sl, lr, ip, ror r3 │ │ │ │ - subseq r8, ip, r2, lsl #27 │ │ │ │ - subseq sl, lr, sl, asr #6 │ │ │ │ - subseq r8, ip, r0, asr sp │ │ │ │ - subseq sl, lr, r8, lsl r3 │ │ │ │ - subseq r8, ip, lr, lsl sp │ │ │ │ - subseq ip, sp, r4, lsr #32 │ │ │ │ - subseq sl, lr, r0, ror #5 │ │ │ │ - subseq r8, ip, r8, ror #25 │ │ │ │ - subseq r0, lr, r4, lsl fp │ │ │ │ - subseq sl, lr, lr, lsr #3 │ │ │ │ - ldrheq r8, [ip], #-182 @ 0xffffff4a │ │ │ │ - @ instruction: 0x005ea192 │ │ │ │ - @ instruction: 0x005c8b9a │ │ │ │ - subseq sl, lr, r4, ror #2 │ │ │ │ - subseq r8, ip, ip, ror #22 │ │ │ │ - subseq sl, lr, sl, lsr #2 │ │ │ │ - subseq r8, ip, r2, lsr fp │ │ │ │ - subseq sl, lr, r0, lsl #2 │ │ │ │ - subseq r8, ip, r8, lsl #22 │ │ │ │ - ldrsbeq sl, [lr], #-8 │ │ │ │ - subseq r8, ip, r0, ror #21 │ │ │ │ - subseq sl, lr, r0, lsr #1 │ │ │ │ - subseq r8, ip, r8, lsr #21 │ │ │ │ - subseq sl, lr, r4, asr r0 │ │ │ │ - subseq r8, ip, ip, asr sl │ │ │ │ - subseq r9, lr, r0, ror #31 │ │ │ │ - ldrheq r9, [lr], #-242 @ 0xffffff0e │ │ │ │ - ldrheq r8, [ip], #-154 @ 0xffffff66 │ │ │ │ - @ instruction: 0x005e9f90 │ │ │ │ - @ instruction: 0x005c8998 │ │ │ │ + subseq sl, lr, r4, ror #10 │ │ │ │ + subseq r8, ip, sl, ror #30 │ │ │ │ + subseq lr, sp, r4, ror #8 │ │ │ │ + subseq lr, sp, r4, asr r4 │ │ │ │ + subseq r0, lr, ip, lsr #28 │ │ │ │ + subseq r0, lr, sl, lsr #28 │ │ │ │ + ldrsheq r4, [pc], #-80 @ │ │ │ │ + subseq ip, sp, r6, ror #23 │ │ │ │ + subseq r1, ip, lr, lsl r3 │ │ │ │ + subseq sl, lr, ip, ror #10 │ │ │ │ + ldrsheq lr, [sp], #-216 @ 0xffffff28 │ │ │ │ + @ instruction: 0x005e4e92 │ │ │ │ + ldrsbeq fp, [sp], #-166 @ 0xffffff5a │ │ │ │ + subseq sl, lr, lr, asr r4 │ │ │ │ + subseq r8, ip, r4, ror #28 │ │ │ │ + subseq sl, lr, r0, asr #8 │ │ │ │ + subseq r8, ip, r6, asr #28 │ │ │ │ + subseq sl, lr, r2, lsr #8 │ │ │ │ + subseq r8, ip, r8, lsr #28 │ │ │ │ + subseq ip, sp, r8, lsl #2 │ │ │ │ + ldrsbeq sl, [lr], #-48 @ 0xffffffd0 │ │ │ │ + ldrsbeq r8, [ip], #-214 @ 0xffffff2a │ │ │ │ + ldrheq sl, [lr], #-50 @ 0xffffffce │ │ │ │ + ldrheq r8, [ip], #-216 @ 0xffffff28 │ │ │ │ + subseq sl, lr, r0, lsl #7 │ │ │ │ + subseq r8, ip, r6, lsl #27 │ │ │ │ + subseq sl, lr, lr, asr #6 │ │ │ │ + subseq r8, ip, r4, asr sp │ │ │ │ + subseq sl, lr, ip, lsl r3 │ │ │ │ + subseq r8, ip, r2, lsr #26 │ │ │ │ + subseq ip, sp, r8, lsr #32 │ │ │ │ + subseq sl, lr, r4, ror #5 │ │ │ │ + subseq r8, ip, ip, ror #25 │ │ │ │ + subseq r0, lr, r8, lsl fp │ │ │ │ + ldrheq sl, [lr], #-18 @ 0xffffffee │ │ │ │ + ldrheq r8, [ip], #-186 @ 0xffffff46 │ │ │ │ + @ instruction: 0x005ea196 │ │ │ │ + @ instruction: 0x005c8b9e │ │ │ │ + subseq sl, lr, r8, ror #2 │ │ │ │ + subseq r8, ip, r0, ror fp │ │ │ │ + subseq sl, lr, lr, lsr #2 │ │ │ │ + subseq r8, ip, r6, lsr fp │ │ │ │ + subseq sl, lr, r4, lsl #2 │ │ │ │ + subseq r8, ip, ip, lsl #22 │ │ │ │ + ldrsbeq sl, [lr], #-12 │ │ │ │ + subseq r8, ip, r4, ror #21 │ │ │ │ + subseq sl, lr, r4, lsr #1 │ │ │ │ + subseq r8, ip, ip, lsr #21 │ │ │ │ + subseq sl, lr, r8, asr r0 │ │ │ │ + subseq r8, ip, r0, ror #20 │ │ │ │ + subseq r9, lr, r4, ror #31 │ │ │ │ + ldrheq r9, [lr], #-246 @ 0xffffff0a │ │ │ │ + ldrheq r8, [ip], #-158 @ 0xffffff62 │ │ │ │ + @ instruction: 0x005e9f94 │ │ │ │ + @ instruction: 0x005c899c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3d8a9c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -534748,16 +534748,16 @@ │ │ │ │ rscle r2, r1, r1, lsl #16 │ │ │ │ mvncs r4, r5, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 19daf00 │ │ │ │ strtmi r4, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf5fa4478 │ │ │ │ bfi pc, r9, (invalid: 22:21) @ │ │ │ │ - subseq r9, lr, r8, asr #26 │ │ │ │ - subseq r8, ip, r0, asr r7 │ │ │ │ + subseq r9, lr, ip, asr #26 │ │ │ │ + subseq r8, ip, r4, asr r7 │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrcs pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ @ instruction: 0x4607341c │ │ │ │ @@ -535018,68 +535018,68 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq r1, r8, r8, asr #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, lr, r2, lsl sp │ │ │ │ + subseq r9, lr, r6, lsl sp │ │ │ │ @ instruction: 0xfffffe63 │ │ │ │ - subseq r9, lr, sl, ror sp │ │ │ │ - ldrsheq r9, [lr], #-196 @ 0xffffff3c │ │ │ │ + subseq r9, lr, lr, ror sp │ │ │ │ + ldrsheq r9, [lr], #-200 @ 0xffffff38 │ │ │ │ andeq r0, r0, pc, ror r4 │ │ │ │ - subseq r9, lr, ip, lsl #25 │ │ │ │ - @ instruction: 0x005c8694 │ │ │ │ + @ instruction: 0x005e9c90 │ │ │ │ + @ instruction: 0x005c8698 │ │ │ │ rsbeq r1, r8, lr, lsr #4 │ │ │ │ - subseq r9, lr, r6, asr ip │ │ │ │ - subseq r8, ip, lr, asr r6 │ │ │ │ + subseq r9, lr, sl, asr ip │ │ │ │ + subseq r8, ip, r2, ror #12 │ │ │ │ @ instruction: 0xffffefe5 │ │ │ │ @ instruction: 0xffffef43 │ │ │ │ - subseq r9, lr, r8, lsl ip │ │ │ │ - subseq r8, ip, r0, lsr #12 │ │ │ │ - ldrsheq r9, [lr], #-190 @ 0xffffff42 │ │ │ │ - subseq r8, ip, r6, lsl #12 │ │ │ │ - subseq fp, sp, r8, asr r3 │ │ │ │ - subseq r9, lr, r0, asr #25 │ │ │ │ - subseq fp, sp, ip, ror #6 │ │ │ │ - @ instruction: 0x005e9c9e │ │ │ │ - subseq r9, lr, sl, ror #22 │ │ │ │ - subseq r8, ip, r2, ror r5 │ │ │ │ - subseq r9, lr, r0, asr fp │ │ │ │ - subseq r8, ip, r8, asr r5 │ │ │ │ - subseq r9, lr, r4, asr ip │ │ │ │ - subseq fp, sp, r8, asr #6 │ │ │ │ - subseq r9, lr, r0, lsl #22 │ │ │ │ - subseq r8, ip, r8, lsl #10 │ │ │ │ - subseq r9, lr, sl, lsl ip │ │ │ │ - subseq r4, lr, r6, lsr #14 │ │ │ │ - subseq r9, lr, ip, lsr #21 │ │ │ │ - ldrheq r8, [ip], #-68 @ 0xffffffbc │ │ │ │ - subseq r9, lr, lr, lsl #21 │ │ │ │ - @ instruction: 0x005c8494 │ │ │ │ - ldrsheq fp, [sp], #-34 @ 0xffffffde │ │ │ │ - ldrsbeq r9, [lr], #-176 @ 0xffffff50 │ │ │ │ - subseq r9, lr, r8, asr #20 │ │ │ │ - subseq r8, ip, r0, asr r4 │ │ │ │ + subseq r9, lr, ip, lsl ip │ │ │ │ + subseq r8, ip, r4, lsr #12 │ │ │ │ + subseq r9, lr, r2, lsl #24 │ │ │ │ + subseq r8, ip, sl, lsl #12 │ │ │ │ + subseq fp, sp, ip, asr r3 │ │ │ │ + subseq r9, lr, r4, asr #25 │ │ │ │ + subseq fp, sp, r0, ror r3 │ │ │ │ + subseq r9, lr, r2, lsr #25 │ │ │ │ + subseq r9, lr, lr, ror #22 │ │ │ │ + subseq r8, ip, r6, ror r5 │ │ │ │ + subseq r9, lr, r4, asr fp │ │ │ │ + subseq r8, ip, ip, asr r5 │ │ │ │ + subseq r9, lr, r8, asr ip │ │ │ │ + subseq fp, sp, ip, asr #6 │ │ │ │ + subseq r9, lr, r4, lsl #22 │ │ │ │ + subseq r8, ip, ip, lsl #10 │ │ │ │ + subseq r9, lr, lr, lsl ip │ │ │ │ + subseq r4, lr, sl, lsr #14 │ │ │ │ + ldrheq r9, [lr], #-160 @ 0xffffff60 │ │ │ │ + ldrheq r8, [ip], #-72 @ 0xffffffb8 │ │ │ │ + @ instruction: 0x005e9a92 │ │ │ │ + @ instruction: 0x005c8498 │ │ │ │ + ldrsheq fp, [sp], #-38 @ 0xffffffda │ │ │ │ + ldrsbeq r9, [lr], #-180 @ 0xffffff4c │ │ │ │ + subseq r9, lr, ip, asr #20 │ │ │ │ + subseq r8, ip, r4, asr r4 │ │ │ │ + ldrheq r9, [lr], #-182 @ 0xffffff4a │ │ │ │ + subseq r9, lr, r8, ror #23 │ │ │ │ + subseq r9, lr, r4, lsl #20 │ │ │ │ + subseq r8, ip, ip, lsl #8 │ │ │ │ + subseq fp, sp, r4, lsl #19 │ │ │ │ + subseq r9, lr, sl, asr #23 │ │ │ │ + subseq r9, lr, sl, asr #19 │ │ │ │ + ldrsbeq r8, [ip], #-50 @ 0xffffffce │ │ │ │ ldrheq r9, [lr], #-178 @ 0xffffff4e │ │ │ │ - subseq r9, lr, r4, ror #23 │ │ │ │ - subseq r9, lr, r0, lsl #20 │ │ │ │ - subseq r8, ip, r8, lsl #8 │ │ │ │ - subseq fp, sp, r0, lsl #19 │ │ │ │ - subseq r9, lr, r6, asr #23 │ │ │ │ - subseq r9, lr, r6, asr #19 │ │ │ │ - subseq r8, ip, lr, asr #7 │ │ │ │ - subseq r9, lr, lr, lsr #23 │ │ │ │ - ldrsheq r9, [lr], #-180 @ 0xffffff4c │ │ │ │ - subseq r9, lr, ip, lsl #19 │ │ │ │ - @ instruction: 0x005c8394 │ │ │ │ - subseq ip, sp, sl, ror r5 │ │ │ │ - ldrsbeq r9, [lr], #-184 @ 0xffffff48 │ │ │ │ - subseq r9, lr, ip, asr #18 │ │ │ │ - subseq r8, ip, r4, asr r3 │ │ │ │ + ldrsheq r9, [lr], #-184 @ 0xffffff48 │ │ │ │ + @ instruction: 0x005e9990 │ │ │ │ + @ instruction: 0x005c8398 │ │ │ │ + subseq ip, sp, lr, ror r5 │ │ │ │ + ldrsbeq r9, [lr], #-188 @ 0xffffff44 │ │ │ │ + subseq r9, lr, r0, asr r9 │ │ │ │ + subseq r8, ip, r8, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed74e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -535088,16 +535088,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5f9300c │ │ │ │ stmdami r5, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf870f5fa │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrsheq r9, [lr], #-118 @ 0xffffff8a │ │ │ │ - ldrsheq r8, [ip], #-30 @ 0xffffffe2 │ │ │ │ + ldrsheq r9, [lr], #-122 @ 0xffffff86 │ │ │ │ + subseq r8, ip, r2, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed74e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx ffd5a4aa │ │ │ │ blvc 359318 >::_M_default_append(unsigned int)@@Base+0xd6784> │ │ │ │ andcs r4, r1, r3, lsl #12 │ │ │ │ @@ -535122,16 +535122,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff72f5f9 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5fa4478 │ │ │ │ blls 29bdb0 >::_M_default_append(unsigned int)@@Base+0x1921c> │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - subseq r9, lr, r0, lsl #20 │ │ │ │ - subseq r8, ip, r8, ror r1 │ │ │ │ + subseq r9, lr, r4, lsl #20 │ │ │ │ + subseq r8, ip, ip, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed74f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s8 d9, d4, d1 │ │ │ │ bls 29cbbc >::_M_default_append(unsigned int)@@Base+0x1a028> │ │ │ │ @@ -535145,16 +535145,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff44f5f9 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5f94478 │ │ │ │ blls 29dd54 >::_M_default_append(unsigned int)@@Base+0x1b1c0> │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - subseq r9, lr, r4, lsr #19 │ │ │ │ - subseq r8, ip, ip, lsl r1 │ │ │ │ + subseq r9, lr, r8, lsr #19 │ │ │ │ + subseq r8, ip, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed74f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7e1cf8 │ │ │ │ blmi 809f90 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -535176,15 +535176,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf5f3bd30 │ │ │ │ svclt 0x0000ec50 │ │ │ │ mlseq r8, r2, ip, r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, lr, r6, ror #18 │ │ │ │ + subseq r9, lr, sl, ror #18 │ │ │ │ rsbeq r0, r8, r8, asr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 6592a4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xc700f8df │ │ │ │ @@ -535634,21 +535634,21 @@ │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvs 1359fb0 │ │ │ │ svclt 0x0000e72f │ │ │ │ ... │ │ │ │ rsbeq r0, r8, ip, lsl #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r0, r8, lr, ror #23 │ │ │ │ - subseq r9, lr, r8, lsr #15 │ │ │ │ - subseq r7, ip, lr, lsl pc │ │ │ │ - subseq r9, lr, r6, lsl #15 │ │ │ │ - ldrsheq r7, [ip], #-236 @ 0xffffff14 │ │ │ │ - subseq r9, lr, lr, ror r7 │ │ │ │ - subseq r9, lr, sl, asr #13 │ │ │ │ - ldrheq r9, [lr], #-34 @ 0xffffffde │ │ │ │ + subseq r9, lr, ip, lsr #15 │ │ │ │ + subseq r7, ip, r2, lsr #30 │ │ │ │ + subseq r9, lr, sl, lsl #15 │ │ │ │ + subseq r7, ip, r0, lsl #30 │ │ │ │ + subseq r9, lr, r2, lsl #15 │ │ │ │ + subseq r9, lr, lr, asr #13 │ │ │ │ + ldrheq r9, [lr], #-38 @ 0xffffffda │ │ │ │ blcs ff3d9ff8 │ │ │ │ blx 65a0f0 │ │ │ │ vldr s26, [lr, #12] │ │ │ │ vmla.f64 d6, d5, d0 │ │ │ │ vstr d6, [lr, #260] @ 0x104 │ │ │ │ vldr d6, [r1] │ │ │ │ stmdbls r0!, {r8, r9, fp, sp, lr} │ │ │ │ @@ -536316,43 +536316,43 @@ │ │ │ │ ldmdami r9, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f84478 │ │ │ │ sbfx pc, r7, #29, #8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ bl 92fc64 │ │ │ │ svccc 0x001a36e2 │ │ │ │ - subseq r8, lr, r6, asr #17 │ │ │ │ - subseq r7, ip, r6, asr #32 │ │ │ │ - subseq r8, lr, r2, asr #16 │ │ │ │ - ldrheq r6, [ip], #-250 @ 0xffffff06 │ │ │ │ - subseq r8, lr, r2, lsr #16 │ │ │ │ - @ instruction: 0x005c6f9a │ │ │ │ - subseq r8, lr, r4, lsl #16 │ │ │ │ - subseq r6, ip, sl, ror pc │ │ │ │ - subseq r8, lr, r2, ror #15 │ │ │ │ - subseq r6, ip, r8, asr pc │ │ │ │ - subseq r8, lr, r6, asr #15 │ │ │ │ - subseq r6, ip, ip, lsr pc │ │ │ │ - subseq r8, lr, sl, lsr #15 │ │ │ │ - subseq r6, ip, r0, lsr #30 │ │ │ │ - subseq r8, lr, lr, lsl #15 │ │ │ │ - subseq r6, ip, r4, lsl #30 │ │ │ │ - subseq r8, lr, r2, ror r7 │ │ │ │ - subseq r6, ip, r8, ror #29 │ │ │ │ - subseq r8, lr, r6, asr r7 │ │ │ │ - subseq r6, ip, ip, asr #29 │ │ │ │ + subseq r8, lr, sl, asr #17 │ │ │ │ + subseq r7, ip, sl, asr #32 │ │ │ │ + subseq r8, lr, r6, asr #16 │ │ │ │ + ldrheq r6, [ip], #-254 @ 0xffffff02 │ │ │ │ + subseq r8, lr, r6, lsr #16 │ │ │ │ + @ instruction: 0x005c6f9e │ │ │ │ + subseq r8, lr, r8, lsl #16 │ │ │ │ + subseq r6, ip, lr, ror pc │ │ │ │ + subseq r8, lr, r6, ror #15 │ │ │ │ + subseq r6, ip, ip, asr pc │ │ │ │ + subseq r8, lr, sl, asr #15 │ │ │ │ + subseq r6, ip, r0, asr #30 │ │ │ │ + subseq r8, lr, lr, lsr #15 │ │ │ │ + subseq r6, ip, r4, lsr #30 │ │ │ │ + @ instruction: 0x005e8792 │ │ │ │ + subseq r6, ip, r8, lsl #30 │ │ │ │ + subseq r8, lr, r6, ror r7 │ │ │ │ + subseq r6, ip, ip, ror #29 │ │ │ │ + subseq r8, lr, sl, asr r7 │ │ │ │ + ldrsbeq r6, [ip], #-224 @ 0xffffff20 │ │ │ │ vadd.i8 d20, d0, d6 │ │ │ │ ldrbtmi r2, [r8], #-322 @ 0xfffffebe │ │ │ │ @ instruction: 0xf5f8300c │ │ │ │ stmdami r4, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f84478 │ │ │ │ @ instruction: 0xe76bfe9b │ │ │ │ - ldrsbeq r8, [lr], #-110 @ 0xffffff92 │ │ │ │ - subseq r6, ip, r4, asr lr │ │ │ │ + subseq r8, lr, r2, ror #13 │ │ │ │ + subseq r6, ip, r8, asr lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed76230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi feee2f18 │ │ │ │ blmi fef0b270 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -536529,54 +536529,54 @@ │ │ │ │ stmib r0, {r1, r4, r5, r6, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00947ae1 │ │ │ │ ldrdeq pc, [r7], #-146 @ 0xffffff6e @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq r8, [lr], #-98 @ 0xffffff9e │ │ │ │ + ldrheq r8, [lr], #-102 @ 0xffffff9a │ │ │ │ @ instruction: 0xffffed75 │ │ │ │ - ldrsheq r8, [lr], #-100 @ 0xffffff9c │ │ │ │ - @ instruction: 0x005e8690 │ │ │ │ + ldrsheq r8, [lr], #-104 @ 0xffffff98 │ │ │ │ + @ instruction: 0x005e8694 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - subseq r8, lr, r6, lsr #12 │ │ │ │ - @ instruction: 0x005c6d9e │ │ │ │ + subseq r8, lr, sl, lsr #12 │ │ │ │ + subseq r6, ip, r2, lsr #27 │ │ │ │ rsbeq pc, r7, r8, lsr r9 @ │ │ │ │ - ldrsheq r8, [lr], #-82 @ 0xffffffae │ │ │ │ - subseq r6, ip, sl, ror #26 │ │ │ │ + ldrsheq r8, [lr], #-86 @ 0xffffffaa │ │ │ │ + subseq r6, ip, lr, ror #26 │ │ │ │ @ instruction: 0xffffec55 │ │ │ │ @ instruction: 0xffffebe7 │ │ │ │ - ldrheq r8, [lr], #-84 @ 0xffffffac │ │ │ │ - subseq r6, ip, ip, lsr #26 │ │ │ │ - @ instruction: 0x005e859a │ │ │ │ - subseq r6, ip, r2, lsl sp │ │ │ │ + ldrheq r8, [lr], #-88 @ 0xffffffa8 │ │ │ │ + subseq r6, ip, r0, lsr sp │ │ │ │ + @ instruction: 0x005e859e │ │ │ │ + subseq r6, ip, r6, lsl sp │ │ │ │ @ instruction: 0xffffeb49 │ │ │ │ @ instruction: 0xffffeb07 │ │ │ │ - subseq r8, lr, ip, asr r5 │ │ │ │ - ldrsbeq r6, [ip], #-196 @ 0xffffff3c │ │ │ │ - subseq r8, lr, r2, asr #10 │ │ │ │ - ldrheq r6, [ip], #-202 @ 0xffffff36 │ │ │ │ - subseq r8, lr, r8, asr #11 │ │ │ │ - subseq r8, lr, ip, ror #11 │ │ │ │ - ldrsheq r8, [lr], #-74 @ 0xffffffb6 │ │ │ │ - subseq r6, ip, r2, ror ip │ │ │ │ - ldrsbeq r8, [lr], #-86 @ 0xffffffaa │ │ │ │ - subseq r8, lr, r4, lsr r6 │ │ │ │ - subseq r8, lr, r0, asr #9 │ │ │ │ - subseq r6, ip, r8, lsr ip │ │ │ │ - subseq r8, lr, r2, lsr #9 │ │ │ │ - subseq r6, ip, r8, lsl ip │ │ │ │ - ldrsheq r8, [lr], #-94 @ 0xffffffa2 │ │ │ │ - subseq r8, lr, r4, asr r6 │ │ │ │ - subseq r8, lr, ip, asr r4 │ │ │ │ - ldrsbeq r6, [ip], #-180 @ 0xffffff4c │ │ │ │ - @ instruction: 0x005e8694 │ │ │ │ - subseq r8, lr, r8, lsr #12 │ │ │ │ - subseq r8, lr, r0, lsl r4 │ │ │ │ - subseq r6, ip, r8, lsl #23 │ │ │ │ + subseq r8, lr, r0, ror #10 │ │ │ │ + ldrsbeq r6, [ip], #-200 @ 0xffffff38 │ │ │ │ + subseq r8, lr, r6, asr #10 │ │ │ │ + ldrheq r6, [ip], #-206 @ 0xffffff32 │ │ │ │ + subseq r8, lr, ip, asr #11 │ │ │ │ + ldrsheq r8, [lr], #-80 @ 0xffffffb0 │ │ │ │ + ldrsheq r8, [lr], #-78 @ 0xffffffb2 │ │ │ │ + subseq r6, ip, r6, ror ip │ │ │ │ + ldrsbeq r8, [lr], #-90 @ 0xffffffa6 │ │ │ │ + subseq r8, lr, r8, lsr r6 │ │ │ │ + subseq r8, lr, r4, asr #9 │ │ │ │ + subseq r6, ip, ip, lsr ip │ │ │ │ + subseq r8, lr, r6, lsr #9 │ │ │ │ + subseq r6, ip, ip, lsl ip │ │ │ │ + subseq r8, lr, r2, lsl #12 │ │ │ │ + subseq r8, lr, r8, asr r6 │ │ │ │ + subseq r8, lr, r0, ror #8 │ │ │ │ + ldrsbeq r6, [ip], #-184 @ 0xffffff48 │ │ │ │ + @ instruction: 0x005e8698 │ │ │ │ + subseq r8, lr, ip, lsr #12 │ │ │ │ + subseq r8, lr, r4, lsl r4 │ │ │ │ + subseq r6, ip, ip, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed765b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr4, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -536586,16 +536586,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 15cbbe │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5f84478 │ │ │ │ blls 29e6c4 >::_M_default_append(unsigned int)@@Base+0x1bb30> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r8, lr, r4, lsl r3 │ │ │ │ - subseq r6, ip, ip, lsl #21 │ │ │ │ + subseq r8, lr, r8, lsl r3 │ │ │ │ + @ instruction: 0x005c6a90 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ ldrsbgt pc, [r8], #-128 @ 0xffffff80 @ │ │ │ │ ldrlt r1, [r0, #-3659] @ 0xfffff1b5 │ │ │ │ @ instruction: 0xf85c1e54 │ │ │ │ @ instruction: 0xf85ce021 │ │ │ │ @ instruction: 0xf85c3023 │ │ │ │ @ instruction: 0xf85c1022 │ │ │ │ @@ -536775,21 +536775,21 @@ │ │ │ │ ldrb pc, [r1, r5, asr #22]! @ │ │ │ │ ldrtmi r4, [r1], -sl, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 21dceb8 │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ blx 10dcec2 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ - subseq r8, lr, r2, lsr r3 │ │ │ │ - ldrsheq r8, [lr], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r4, r2, lr, lsl #6 │ │ │ │ - ldrsbeq r8, [lr], #-38 @ 0xffffffda │ │ │ │ - strdeq r4, [r2], #-36 @ 0xffffffdc @ │ │ │ │ - subseq r8, lr, r0, asr #5 │ │ │ │ - ldrdeq r4, [r2], #-46 @ 0xffffffd2 @ │ │ │ │ + subseq r8, lr, r6, lsr r3 │ │ │ │ + ldrsheq r8, [lr], #-36 @ 0xffffffdc │ │ │ │ + rsbeq r4, r2, r2, lsl r3 │ │ │ │ + ldrsbeq r8, [lr], #-42 @ 0xffffffd6 │ │ │ │ + strdeq r4, [r2], #-40 @ 0xffffffd8 @ │ │ │ │ + subseq r8, lr, r4, asr #5 │ │ │ │ + rsbeq r4, r2, r2, ror #5 │ │ │ │ addmi r6, sl, #4224 @ 0x1080 │ │ │ │ andcs sp, r1, r1, lsl #22 │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ @@ -536855,26 +536855,26 @@ │ │ │ │ ldrb pc, [fp, r5, lsr #21] @ │ │ │ │ ldrtmi r4, [r1], -pc, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9def5f8 │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ blx fe8dd000 │ │ │ │ svclt 0x0000e7d0 │ │ │ │ - subseq r8, lr, r4, lsr r2 │ │ │ │ - subseq r8, lr, r8, lsl #4 │ │ │ │ - ldrsbeq r8, [lr], #-20 @ 0xffffffec │ │ │ │ - ldrsbeq r8, [lr], #-28 @ 0xffffffe4 │ │ │ │ - strdeq r4, [r2], #-26 @ 0xffffffe6 @ │ │ │ │ - subseq r8, lr, r4, lsr #3 │ │ │ │ - subseq r8, lr, ip, lsr #3 │ │ │ │ - rsbeq r4, r2, sl, asr #3 │ │ │ │ - @ instruction: 0x005e8196 │ │ │ │ - strhteq r4, [r2], #-20 @ 0xffffffec │ │ │ │ - subseq r8, lr, r0, lsl #3 │ │ │ │ - mlseq r2, lr, r1, r4 │ │ │ │ + subseq r8, lr, r8, lsr r2 │ │ │ │ + subseq r8, lr, ip, lsl #4 │ │ │ │ + ldrsbeq r8, [lr], #-24 @ 0xffffffe8 │ │ │ │ + subseq r8, lr, r0, ror #3 │ │ │ │ + strdeq r4, [r2], #-30 @ 0xffffffe2 @ │ │ │ │ + subseq r8, lr, r8, lsr #3 │ │ │ │ + ldrheq r8, [lr], #-16 │ │ │ │ + rsbeq r4, r2, lr, asr #3 │ │ │ │ + @ instruction: 0x005e819a │ │ │ │ + strhteq r4, [r2], #-24 @ 0xffffffe8 │ │ │ │ + subseq r8, lr, r4, lsl #3 │ │ │ │ + rsbeq r4, r2, r2, lsr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmibvs r1, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldrmi r3, [r6], -r1, lsl #2 │ │ │ │ @@ -536976,22 +536976,22 @@ │ │ │ │ stmibvs r3!, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ blcs 246640 │ │ │ │ svcge 0x004cf43f │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ smlald r6, r7, r3, r0 │ │ │ │ - subseq r8, lr, r0, lsl r1 │ │ │ │ - ldrsbeq r6, [ip], #-94 @ 0xffffffa2 │ │ │ │ - subseq r8, lr, r2, lsr #32 │ │ │ │ - subseq r8, lr, r6, lsl r0 │ │ │ │ - rsbeq r4, r2, r2, lsr r0 │ │ │ │ - subseq r6, ip, lr, asr #9 │ │ │ │ - ldrheq r7, [lr], #-244 @ 0xffffff0c │ │ │ │ - subseq r6, ip, r4, lsl #9 │ │ │ │ + subseq r8, lr, r4, lsl r1 │ │ │ │ + subseq r6, ip, r2, ror #11 │ │ │ │ + subseq r8, lr, r6, lsr #32 │ │ │ │ + subseq r8, lr, sl, lsl r0 │ │ │ │ + rsbeq r4, r2, r6, lsr r0 │ │ │ │ + ldrsbeq r6, [ip], #-66 @ 0xffffffbe │ │ │ │ + ldrheq r7, [lr], #-248 @ 0xffffff08 │ │ │ │ + subseq r6, ip, r8, lsl #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ @ instruction: 0x460f4a76 │ │ │ │ ldrmi fp, [r8], r4, lsl #1 │ │ │ │ @@ -537108,29 +537108,29 @@ │ │ │ │ ldrbtmi r2, [r8], #-488 @ 0xfffffe18 │ │ │ │ @ instruction: 0xf5f7300c │ │ │ │ ldmdami r2, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f84478 │ │ │ │ strb pc, [lr, -r3, lsr #17] @ │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ smmla sl, sp, r6, r4 │ │ │ │ - subseq r7, lr, r4, lsr pc │ │ │ │ - ldrsheq r7, [lr], #-230 @ 0xffffff1a │ │ │ │ - subseq r6, ip, r4, asr #7 │ │ │ │ - @ instruction: 0x005e7e98 │ │ │ │ - @ instruction: 0x005e7e96 │ │ │ │ - strhteq r3, [r2], #-226 @ 0xffffff1e │ │ │ │ - subseq r6, ip, r0, asr r3 │ │ │ │ - subseq r7, lr, lr, lsl #28 │ │ │ │ - ldrsbeq r7, [lr], #-220 @ 0xffffff24 │ │ │ │ - subseq r6, ip, sl, lsr #5 │ │ │ │ - subseq r7, lr, r2, asr #27 │ │ │ │ - ldrdeq r3, [r2], #-222 @ 0xffffff22 @ │ │ │ │ - subseq r6, ip, sl, ror r2 │ │ │ │ - @ instruction: 0x005e7d92 │ │ │ │ - strhteq r3, [r2], #-208 @ 0xffffff30 │ │ │ │ + subseq r7, lr, r8, lsr pc │ │ │ │ + ldrsheq r7, [lr], #-234 @ 0xffffff16 │ │ │ │ + subseq r6, ip, r8, asr #7 │ │ │ │ + @ instruction: 0x005e7e9c │ │ │ │ + @ instruction: 0x005e7e9a │ │ │ │ + strhteq r3, [r2], #-230 @ 0xffffff1a │ │ │ │ + subseq r6, ip, r4, asr r3 │ │ │ │ + subseq r7, lr, r2, lsl lr │ │ │ │ + subseq r7, lr, r0, ror #27 │ │ │ │ + subseq r6, ip, lr, lsr #5 │ │ │ │ + subseq r7, lr, r6, asr #27 │ │ │ │ + rsbeq r3, r2, r2, ror #27 │ │ │ │ + subseq r6, ip, lr, ror r2 │ │ │ │ + @ instruction: 0x005e7d96 │ │ │ │ + strhteq r3, [r2], #-212 @ 0xffffff2c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed76e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r4, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stccs 0, cr11, [r0], {130} @ 0x82 │ │ │ │ sbcshi pc, pc, r0 │ │ │ │ strtmi r6, [r1], -r3, ror #16 │ │ │ │ @@ -537258,27 +537258,27 @@ │ │ │ │ @ instruction: 0x2090f8d4 │ │ │ │ strtmi r4, [fp], -r1, lsr #12 │ │ │ │ strvc pc, [pc, #1103]! @ 2202af │ │ │ │ @ instruction: 0xf8513201 │ │ │ │ umullseq r0, r2, r4, fp │ │ │ │ @ instruction: 0xf5f59500 │ │ │ │ @ instruction: 0xe7d2f859 │ │ │ │ - ldrsheq r7, [lr], #-206 @ 0xffffff32 │ │ │ │ - @ instruction: 0x005e7c98 │ │ │ │ - subseq r7, lr, r8, ror ip │ │ │ │ - subseq r7, lr, sl, asr ip │ │ │ │ - subseq r7, lr, r6, lsr ip │ │ │ │ - subseq r7, lr, r8, lsl ip │ │ │ │ - ldrsheq r7, [lr], #-184 @ 0xffffff48 │ │ │ │ - subseq r7, lr, lr, asr #23 │ │ │ │ - ldrheq r7, [lr], #-178 @ 0xffffff4e │ │ │ │ - subseq r7, lr, lr, lsl #23 │ │ │ │ - subseq r7, lr, lr, ror #22 │ │ │ │ - subseq r7, lr, r6, asr fp │ │ │ │ - subseq r7, lr, ip, lsr fp │ │ │ │ + subseq r7, lr, r2, lsl #26 │ │ │ │ + @ instruction: 0x005e7c9c │ │ │ │ + subseq r7, lr, ip, ror ip │ │ │ │ + subseq r7, lr, lr, asr ip │ │ │ │ + subseq r7, lr, sl, lsr ip │ │ │ │ + subseq r7, lr, ip, lsl ip │ │ │ │ + ldrsheq r7, [lr], #-188 @ 0xffffff44 │ │ │ │ + ldrsbeq r7, [lr], #-178 @ 0xffffff4e │ │ │ │ + ldrheq r7, [lr], #-182 @ 0xffffff4a │ │ │ │ + @ instruction: 0x005e7b92 │ │ │ │ + subseq r7, lr, r2, ror fp │ │ │ │ + subseq r7, lr, sl, asr fp │ │ │ │ + subseq r7, lr, r0, asr #22 │ │ │ │ andcs r6, r0, #790528 @ 0xc1000 │ │ │ │ stmib r0, {r0, r1, r9, sl, lr}^ │ │ │ │ orrvs r2, r2, r4, lsl #4 │ │ │ │ andvs fp, sl, r1, lsl #2 │ │ │ │ andcs r6, r0, #1600 @ 0x640 │ │ │ │ ldrbvs r6, [sl], #922 @ 0x39a │ │ │ │ strlt fp, [r0, #-417] @ 0xfffffe5f │ │ │ │ @@ -537338,18 +537338,18 @@ │ │ │ │ @ instruction: 0xf5f7118b │ │ │ │ stmdami r8, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f74478 │ │ │ │ @ instruction: 0xf04ffed7 │ │ │ │ strdlt r3, [r5], -pc @ │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - subseq r7, lr, sl, asr #20 │ │ │ │ - subseq r7, lr, r4, lsl sl │ │ │ │ - rsbeq r3, r2, r0, lsr sl │ │ │ │ - subseq r5, ip, ip, asr #29 │ │ │ │ + subseq r7, lr, lr, asr #20 │ │ │ │ + subseq r7, lr, r8, lsl sl │ │ │ │ + rsbeq r3, r2, r4, lsr sl │ │ │ │ + ldrsbeq r5, [ip], #-224 @ 0xffffff20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbvs r1, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ ldrmi r3, [r6], -r1, lsl #2 │ │ │ │ @@ -537435,20 +537435,20 @@ │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ orreq lr, r7, r6, lsl #22 │ │ │ │ blcs 35e27c >::_M_default_append(unsigned int)@@Base+0xdb6e8> │ │ │ │ blcs 35e234 >::_M_default_append(unsigned int)@@Base+0xdb6a0> │ │ │ │ ldrhle r4, [r9, #33]! @ 0x21 │ │ │ │ b 1619fc0 │ │ │ │ str r0, [r1, sl, lsl #29]! │ │ │ │ - subseq r7, lr, r4, lsr #19 │ │ │ │ - subseq r5, ip, r2, ror lr │ │ │ │ - ldrheq r7, [lr], #-130 @ 0xffffff7e │ │ │ │ - subseq r7, lr, r4, lsr #17 │ │ │ │ - rsbeq r3, r2, r0, asr #17 │ │ │ │ - subseq r5, ip, ip, asr sp │ │ │ │ + subseq r7, lr, r8, lsr #19 │ │ │ │ + subseq r5, ip, r6, ror lr │ │ │ │ + ldrheq r7, [lr], #-134 @ 0xffffff7a │ │ │ │ + subseq r7, lr, r8, lsr #17 │ │ │ │ + rsbeq r3, r2, r4, asr #17 │ │ │ │ + subseq r5, ip, r0, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ movwcs fp, #153 @ 0x99 │ │ │ │ @ instruction: 0xf8df910a │ │ │ │ andls r1, sp, #192, 10 @ 0x30000000 │ │ │ │ @@ -537821,41 +537821,41 @@ │ │ │ │ smlald pc, ip, r9, fp @ │ │ │ │ rsbeq lr, r7, r4, lsr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq lr, r7, r0, lsl #17 │ │ │ │ @ instruction: 0xfffff28d │ │ │ │ @ instruction: 0xfffff231 │ │ │ │ @ instruction: 0xfffff221 │ │ │ │ - subseq r7, lr, ip, lsl #15 │ │ │ │ - subseq r7, lr, sl, lsr r7 │ │ │ │ - subseq r7, lr, r2, lsl r5 │ │ │ │ - subseq r7, lr, r8, asr #9 │ │ │ │ - subseq r7, lr, r8, asr #8 │ │ │ │ - subseq r5, ip, r8, lsl r9 │ │ │ │ - ldrsheq r7, [lr], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq r3, r2, ip, lsl r4 │ │ │ │ - subseq r7, lr, r6, ror #7 │ │ │ │ - ldrheq r5, [ip], #-132 @ 0xffffff7c │ │ │ │ - subseq r7, lr, r4, asr #7 │ │ │ │ - @ instruction: 0x005c5894 │ │ │ │ - subseq r7, lr, r4, lsl #7 │ │ │ │ - subseq r7, lr, ip, ror r3 │ │ │ │ - mlseq r2, sl, r3, r3 │ │ │ │ - subseq r7, lr, ip, lsl r3 │ │ │ │ - subseq r7, lr, lr, lsl #6 │ │ │ │ - rsbeq r3, r2, ip, lsr #6 │ │ │ │ - ldrsheq r7, [lr], #-34 @ 0xffffffde │ │ │ │ - rsbeq r3, r2, r0, lsl r3 │ │ │ │ - subseq r7, lr, r6, asr #5 │ │ │ │ - rsbeq r3, r2, r4, ror #5 │ │ │ │ - ldrheq r7, [lr], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r3, r2, lr, asr #5 │ │ │ │ - subseq r7, lr, ip, ror r2 │ │ │ │ - subseq r7, lr, lr, ror r2 │ │ │ │ - mlseq r2, ip, r2, r3 │ │ │ │ + @ instruction: 0x005e7790 │ │ │ │ + subseq r7, lr, lr, lsr r7 │ │ │ │ + subseq r7, lr, r6, lsl r5 │ │ │ │ + subseq r7, lr, ip, asr #9 │ │ │ │ + subseq r7, lr, ip, asr #8 │ │ │ │ + subseq r5, ip, ip, lsl r9 │ │ │ │ + subseq r7, lr, r2, lsl #8 │ │ │ │ + rsbeq r3, r2, r0, lsr #8 │ │ │ │ + subseq r7, lr, sl, ror #7 │ │ │ │ + ldrheq r5, [ip], #-136 @ 0xffffff78 │ │ │ │ + subseq r7, lr, r8, asr #7 │ │ │ │ + @ instruction: 0x005c5898 │ │ │ │ + subseq r7, lr, r8, lsl #7 │ │ │ │ + subseq r7, lr, r0, lsl #7 │ │ │ │ + mlseq r2, lr, r3, r3 │ │ │ │ + subseq r7, lr, r0, lsr #6 │ │ │ │ + subseq r7, lr, r2, lsl r3 │ │ │ │ + rsbeq r3, r2, r0, lsr r3 │ │ │ │ + ldrsheq r7, [lr], #-38 @ 0xffffffda │ │ │ │ + rsbeq r3, r2, r4, lsl r3 │ │ │ │ + subseq r7, lr, sl, asr #5 │ │ │ │ + rsbeq r3, r2, r8, ror #5 │ │ │ │ + ldrheq r7, [lr], #-36 @ 0xffffffdc │ │ │ │ + ldrdeq r3, [r2], #-34 @ 0xffffffde @ │ │ │ │ + subseq r7, lr, r0, lsl #5 │ │ │ │ + subseq r7, lr, r2, lsl #5 │ │ │ │ + rsbeq r3, r2, r0, lsr #5 │ │ │ │ blcs 23b5b8 │ │ │ │ sbchi pc, ip, r0, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed779b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs ff2a4700 │ │ │ │ stmdbvs r3, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @@ -537967,23 +537967,23 @@ │ │ │ │ @ instruction: 0xf9f4f5f7 │ │ │ │ stmdami ip, {r0, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf5f7300c │ │ │ │ stmdami sl, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f74478 │ │ │ │ ldrb pc, [lr, r9, ror #19] @ │ │ │ │ - subseq r7, lr, r6, lsl #3 │ │ │ │ - subseq r7, lr, lr, lsr r1 │ │ │ │ - subseq r7, lr, sl, asr r0 │ │ │ │ + subseq r7, lr, sl, lsl #3 │ │ │ │ + subseq r7, lr, r2, asr #2 │ │ │ │ subseq r7, lr, lr, asr r0 │ │ │ │ - rsbeq r3, r2, ip, ror r0 │ │ │ │ - subseq r7, lr, r4, lsr r0 │ │ │ │ - rsbeq r3, r2, r2, asr r0 │ │ │ │ - subseq r7, lr, lr, lsl r0 │ │ │ │ - rsbeq r3, r2, ip, lsr r0 │ │ │ │ + subseq r7, lr, r2, rrx │ │ │ │ + rsbeq r3, r2, r0, lsl #1 │ │ │ │ + subseq r7, lr, r8, lsr r0 │ │ │ │ + rsbeq r3, r2, r6, asr r0 │ │ │ │ + subseq r7, lr, r2, lsr #32 │ │ │ │ + rsbeq r3, r2, r0, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmibvs r1, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldrmi r3, [r6], -r1, lsl #2 │ │ │ │ @@ -538070,22 +538070,22 @@ │ │ │ │ @ instruction: 0xf04fe770 │ │ │ │ @ instruction: 0xe7c130ff │ │ │ │ bl 3b1d48 │ │ │ │ @ instruction: 0xf8560787 │ │ │ │ @ instruction: 0xf84e3b04 │ │ │ │ adcsmi r3, r7, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xe7abd1f9 │ │ │ │ - ldrheq r6, [lr], #-252 @ 0xffffff04 │ │ │ │ - subseq r5, ip, sl, lsl #9 │ │ │ │ - @ instruction: 0x005e6f9e │ │ │ │ - subseq r5, ip, ip, ror #8 │ │ │ │ - subseq r6, lr, r2, asr #29 │ │ │ │ - ldrheq r6, [lr], #-230 @ 0xffffff1a │ │ │ │ - ldrdeq r2, [r2], #-226 @ 0xffffff1e @ │ │ │ │ - subseq r5, ip, lr, ror #6 │ │ │ │ + subseq r6, lr, r0, asr #31 │ │ │ │ + subseq r5, ip, lr, lsl #9 │ │ │ │ + subseq r6, lr, r2, lsr #31 │ │ │ │ + subseq r5, ip, r0, ror r4 │ │ │ │ + subseq r6, lr, r6, asr #29 │ │ │ │ + ldrheq r6, [lr], #-234 @ 0xffffff16 │ │ │ │ + ldrdeq r2, [r2], #-230 @ 0xffffff1a @ │ │ │ │ + subseq r5, ip, r2, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 1732594 │ │ │ │ blmi 17325c0 │ │ │ │ ldrbtmi r4, [sl], #-1550 @ 0xfffff9f2 │ │ │ │ @@ -538169,21 +538169,21 @@ │ │ │ │ @ instruction: 0xf5f6300c │ │ │ │ stmdami fp, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f74478 │ │ │ │ ubfx pc, fp, #16, #5 │ │ │ │ stcl 5, cr15, [r6], #960 @ 0x3c0 │ │ │ │ strhteq sp, [r7], #-230 @ 0xffffff1a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsheq r6, [lr], #-210 @ 0xffffff2e │ │ │ │ - subseq r6, lr, ip, asr #26 │ │ │ │ + ldrsheq r6, [lr], #-214 @ 0xffffff2a │ │ │ │ + subseq r6, lr, r0, asr sp │ │ │ │ ldrdeq sp, [r7], #-216 @ 0xffffff28 @ │ │ │ │ - subseq r6, lr, sl, lsr sp │ │ │ │ - subseq r5, ip, r8, lsl #4 │ │ │ │ - subseq r6, lr, r2, lsl #26 │ │ │ │ - rsbeq r2, r2, r0, lsr #26 │ │ │ │ + subseq r6, lr, lr, lsr sp │ │ │ │ + subseq r5, ip, ip, lsl #4 │ │ │ │ + subseq r6, lr, r6, lsl #26 │ │ │ │ + rsbeq r2, r2, r4, lsr #26 │ │ │ │ blcs 23cad8 │ │ │ │ adcshi pc, r4, r0, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed77ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs r3, {r4, r6, r7, r8, r9, sl, fp} │ │ │ │ svcvs 0x00c2b087 │ │ │ │ @@ -538297,23 +538297,23 @@ │ │ │ │ @ instruction: 0xff60f5f6 │ │ │ │ stmdami ip, {r1, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf5f6300c │ │ │ │ stmdami sl, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f64478 │ │ │ │ @ instruction: 0xe7dfff55 │ │ │ │ - subseq r6, lr, r6, ror #24 │ │ │ │ - subseq r6, lr, r0, ror #22 │ │ │ │ - subseq r6, lr, r2, lsr fp │ │ │ │ - subseq r6, lr, r4, lsr fp │ │ │ │ - rsbeq r2, r2, r2, asr fp │ │ │ │ - subseq r6, lr, ip, lsl #22 │ │ │ │ - rsbeq r2, r2, sl, lsr #22 │ │ │ │ - ldrsheq r6, [lr], #-166 @ 0xffffff5a │ │ │ │ - rsbeq r2, r2, r4, lsl fp │ │ │ │ + subseq r6, lr, sl, ror #24 │ │ │ │ + subseq r6, lr, r4, ror #22 │ │ │ │ + subseq r6, lr, r6, lsr fp │ │ │ │ + subseq r6, lr, r8, lsr fp │ │ │ │ + rsbeq r2, r2, r6, asr fp │ │ │ │ + subseq r6, lr, r0, lsl fp │ │ │ │ + rsbeq r2, r2, lr, lsr #22 │ │ │ │ + ldrsheq r6, [lr], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r2, r2, r8, lsl fp │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ ldrblt r8, [r0, #182]! @ 0xb6 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x2090f8d0 │ │ │ │ @@ -538429,23 +538429,23 @@ │ │ │ │ ubfx pc, r9, #28, #11 │ │ │ │ ldrtmi r4, [r1], -ip, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 5, cr15, [r2, #984] @ 0x3d8 │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ mcr2 5, 2, pc, cr14, cr6, {7} @ │ │ │ │ svclt 0x0000e7df │ │ │ │ - subseq r6, lr, r8, asr sl │ │ │ │ - subseq r6, lr, r2, asr r9 │ │ │ │ - subseq r6, lr, r4, lsr #18 │ │ │ │ - subseq r6, lr, r6, lsr #18 │ │ │ │ - rsbeq r2, r2, r4, asr #18 │ │ │ │ - ldrsheq r6, [lr], #-142 @ 0xffffff72 │ │ │ │ - rsbeq r2, r2, ip, lsl r9 │ │ │ │ - subseq r6, lr, r8, ror #17 │ │ │ │ - rsbeq r2, r2, r6, lsl #18 │ │ │ │ + subseq r6, lr, ip, asr sl │ │ │ │ + subseq r6, lr, r6, asr r9 │ │ │ │ + subseq r6, lr, r8, lsr #18 │ │ │ │ + subseq r6, lr, sl, lsr #18 │ │ │ │ + rsbeq r2, r2, r8, asr #18 │ │ │ │ + subseq r6, lr, r2, lsl #18 │ │ │ │ + rsbeq r2, r2, r0, lsr #18 │ │ │ │ + subseq r6, lr, ip, ror #17 │ │ │ │ + rsbeq r2, r2, sl, lsl #18 │ │ │ │ ldrblt r6, [r0, #-3459]! @ 0xfffff27d │ │ │ │ eorpl pc, r1, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8533101 │ │ │ │ @ instruction: 0xf8536022 │ │ │ │ bl fea65178 │ │ │ │ mrrcne 14, 0, r0, r1, cr5 │ │ │ │ eormi pc, r1, r3, asr r8 @ │ │ │ │ @@ -539115,55 +539115,55 @@ │ │ │ │ strcc lr, [r1], #-2030 @ 0xfffff812 │ │ │ │ @ instruction: 0xf73f45a0 │ │ │ │ ldrb sl, [r5, #-3354]! @ 0xfffff2e6 │ │ │ │ stc 5, cr15, [r4, #956] @ 0x3bc │ │ │ │ strhteq sp, [r7], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ mlseq r7, r0, r8, sp │ │ │ │ - subseq r6, lr, r0, asr #15 │ │ │ │ - subseq r6, lr, r6, lsr #15 │ │ │ │ - subseq r6, lr, r8, asr #14 │ │ │ │ - subseq r6, lr, r4, lsr #14 │ │ │ │ - subseq r6, lr, r4, asr r6 │ │ │ │ - subseq r6, lr, r6, ror #11 │ │ │ │ - subseq r6, lr, r6, lsl #11 │ │ │ │ - subseq r6, lr, r4, ror #10 │ │ │ │ - @ instruction: 0x005e6492 │ │ │ │ - subseq r6, lr, ip, asr #8 │ │ │ │ - ldrheq r6, [lr], #-86 @ 0xffffffaa │ │ │ │ - subseq sp, sp, sl, ror r4 │ │ │ │ - @ instruction: 0x005eaa9c │ │ │ │ - subseq sp, sp, sl, ror #8 │ │ │ │ - subseq r6, lr, r0, ror #9 │ │ │ │ - subseq sp, sp, r4, lsr #6 │ │ │ │ - subseq r6, lr, r8, asr r4 │ │ │ │ - subseq sl, lr, r8, ror #17 │ │ │ │ - subseq r6, lr, r2, ror #8 │ │ │ │ - subseq r6, lr, r2, ror r4 │ │ │ │ - ldrsheq r6, [lr], #-20 @ 0xffffffec │ │ │ │ - subseq r6, lr, sl, asr #6 │ │ │ │ - @ instruction: 0x005e6394 │ │ │ │ - subseq sl, lr, r4, lsl r8 │ │ │ │ - ldrsbeq sp, [sp], #-28 @ 0xffffffe4 │ │ │ │ - subseq r6, lr, r4, lsl r3 │ │ │ │ - subseq sl, lr, r4, lsr #15 │ │ │ │ - subseq r6, lr, sl, lsl r3 │ │ │ │ - subseq r6, lr, r4, ror #5 │ │ │ │ - subseq r6, lr, ip, lsl #3 │ │ │ │ - subseq r6, lr, sl, lsl #2 │ │ │ │ - @ instruction: 0x005e5f96 │ │ │ │ - strhteq r1, [r2], #-244 @ 0xffffff0c │ │ │ │ - subseq r5, lr, r0, lsl #31 │ │ │ │ - mlseq r2, lr, pc, r1 @ │ │ │ │ - subseq r5, lr, sl, ror #30 │ │ │ │ - rsbeq r1, r2, r8, lsl #31 │ │ │ │ - subseq r5, lr, r4, asr pc │ │ │ │ - rsbeq r1, r2, r2, ror pc │ │ │ │ - subseq r5, lr, ip, lsr pc │ │ │ │ - rsbeq r1, r2, sl, asr pc │ │ │ │ + subseq r6, lr, r4, asr #15 │ │ │ │ + subseq r6, lr, sl, lsr #15 │ │ │ │ + subseq r6, lr, ip, asr #14 │ │ │ │ + subseq r6, lr, r8, lsr #14 │ │ │ │ + subseq r6, lr, r8, asr r6 │ │ │ │ + subseq r6, lr, sl, ror #11 │ │ │ │ + subseq r6, lr, sl, lsl #11 │ │ │ │ + subseq r6, lr, r8, ror #10 │ │ │ │ + @ instruction: 0x005e6496 │ │ │ │ + subseq r6, lr, r0, asr r4 │ │ │ │ + ldrheq r6, [lr], #-90 @ 0xffffffa6 │ │ │ │ + subseq sp, sp, lr, ror r4 │ │ │ │ + subseq sl, lr, r0, lsr #21 │ │ │ │ + subseq sp, sp, lr, ror #8 │ │ │ │ + subseq r6, lr, r4, ror #9 │ │ │ │ + subseq sp, sp, r8, lsr #6 │ │ │ │ + subseq r6, lr, ip, asr r4 │ │ │ │ + subseq sl, lr, ip, ror #17 │ │ │ │ + subseq r6, lr, r6, ror #8 │ │ │ │ + subseq r6, lr, r6, ror r4 │ │ │ │ + ldrsheq r6, [lr], #-24 @ 0xffffffe8 │ │ │ │ + subseq r6, lr, lr, asr #6 │ │ │ │ + @ instruction: 0x005e6398 │ │ │ │ + subseq sl, lr, r8, lsl r8 │ │ │ │ + subseq sp, sp, r0, ror #3 │ │ │ │ + subseq r6, lr, r8, lsl r3 │ │ │ │ + subseq sl, lr, r8, lsr #15 │ │ │ │ + subseq r6, lr, lr, lsl r3 │ │ │ │ + subseq r6, lr, r8, ror #5 │ │ │ │ + @ instruction: 0x005e6190 │ │ │ │ + subseq r6, lr, lr, lsl #2 │ │ │ │ + @ instruction: 0x005e5f9a │ │ │ │ + strhteq r1, [r2], #-248 @ 0xffffff08 │ │ │ │ + subseq r5, lr, r4, lsl #31 │ │ │ │ + rsbeq r1, r2, r2, lsr #31 │ │ │ │ + subseq r5, lr, lr, ror #30 │ │ │ │ + rsbeq r1, r2, ip, lsl #31 │ │ │ │ + subseq r5, lr, r8, asr pc │ │ │ │ + rsbeq r1, r2, r6, ror pc │ │ │ │ + subseq r5, lr, r0, asr #30 │ │ │ │ + rsbeq r1, r2, lr, asr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed78e20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ stmdavs r0, {r1, r7, ip, sp, pc} │ │ │ │ movwcs r2, #288 @ 0x120 │ │ │ │ ldrbcc pc, [pc, #79]! @ 221c83 @ │ │ │ │ @@ -539181,29 +539181,29 @@ │ │ │ │ stmdami r7, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf5f5300c │ │ │ │ stmdami r5, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f64478 │ │ │ │ strtmi pc, [r8], -pc, ror #16 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ - subseq r5, lr, sl, lsr #26 │ │ │ │ - subseq r5, lr, sl, lsr #26 │ │ │ │ - rsbeq r1, r2, r8, asr #26 │ │ │ │ + subseq r5, lr, lr, lsr #26 │ │ │ │ + subseq r5, lr, lr, lsr #26 │ │ │ │ + rsbeq r1, r2, ip, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed78e90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ sbcspl pc, lr, #64, 4 │ │ │ │ tstcc ip, r5, lsl #22 │ │ │ │ ldrbtmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ stccs 8, cr15, [r4], {81} @ 0x51 │ │ │ │ addseq r6, r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf938f5f3 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrsbeq r5, [lr], #-198 @ 0xffffff3a │ │ │ │ + ldrsbeq r5, [lr], #-202 @ 0xffffff36 │ │ │ │ andcc r6, r2, r0, asr #16 │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -539323,19 +539323,19 @@ │ │ │ │ mrc2 5, 4, pc, cr12, cr5, {7} │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xff58f5f5 │ │ │ │ @ instruction: 0xe7cb69f1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ cmnvs r3, r2, ror r8 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ - ldrheq r5, [lr], #-190 @ 0xffffff42 │ │ │ │ - subseq r4, ip, ip, lsl #1 │ │ │ │ - subseq r5, lr, r2, asr fp │ │ │ │ - ldrsheq r5, [lr], #-172 @ 0xffffff54 │ │ │ │ - rsbeq r1, r2, sl, lsl fp │ │ │ │ + subseq r5, lr, r2, asr #23 │ │ │ │ + @ instruction: 0x005c4090 │ │ │ │ + subseq r5, lr, r6, asr fp │ │ │ │ + subseq r5, lr, r0, lsl #22 │ │ │ │ + rsbeq r1, r2, lr, lsl fp │ │ │ │ @ instruction: 0xf04f600a │ │ │ │ strdvs r3, [sl], #-47 @ 0xffffffd1 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ andcs lr, r2, #3162112 @ 0x304000 │ │ │ │ andvs r6, sl, #-2147483646 @ 0x80000002 │ │ │ │ @ instruction: 0xf0029a00 │ │ │ │ b 12e26e8 │ │ │ │ @@ -539374,15 +539374,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf5efbd30 │ │ │ │ svclt 0x0000eb7e │ │ │ │ rsbeq ip, r7, lr, ror #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r5, lr, r2, lsr #25 │ │ │ │ + subseq r5, lr, r6, lsr #25 │ │ │ │ strhteq ip, [r7], #-164 @ 0xffffff5c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdbmi r8!, {r3, r7, r9, sl, lr} │ │ │ │ blmi 1033a04 │ │ │ │ @@ -539439,21 +539439,21 @@ │ │ │ │ ldc2 5, cr15, [r4, #980]! @ 0x3d4 │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf5f54478 │ │ │ │ strb pc, [r5, pc, ror #28]! @ │ │ │ │ b df838 │ │ │ │ rsbeq ip, r7, r0, ror sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r5, lr, r2, lsl ip │ │ │ │ - subseq r3, ip, sl, ror #28 │ │ │ │ - ldrsbeq r5, [lr], #-186 @ 0xffffff46 │ │ │ │ - subseq r3, ip, r2, lsr lr │ │ │ │ + subseq r5, lr, r6, lsl ip │ │ │ │ + subseq r3, ip, lr, ror #28 │ │ │ │ + ldrsbeq r5, [lr], #-190 @ 0xffffff42 │ │ │ │ + subseq r3, ip, r6, lsr lr │ │ │ │ rsbeq ip, r7, r8, asr #19 │ │ │ │ - subseq r5, lr, r4, lsr #23 │ │ │ │ - ldrsheq r3, [ip], #-220 @ 0xffffff24 │ │ │ │ + subseq r5, lr, r8, lsr #23 │ │ │ │ + subseq r3, ip, r0, lsl #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmib sp, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ orrlt r5, r5, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0x460e4698 │ │ │ │ @@ -539504,18 +539504,18 @@ │ │ │ │ @ instruction: 0xf5f5300c │ │ │ │ stmdami r8, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 5, cr15, [ip, #980]! @ 0x3d4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - subseq r5, lr, sl, lsl #22 │ │ │ │ - subseq r3, ip, r2, ror #26 │ │ │ │ - @ instruction: 0x005e5a9e │ │ │ │ - ldrsheq r3, [ip], #-198 @ 0xffffff3a │ │ │ │ + subseq r5, lr, lr, lsl #22 │ │ │ │ + subseq r3, ip, r6, ror #26 │ │ │ │ + subseq r5, lr, r2, lsr #21 │ │ │ │ + ldrsheq r3, [ip], #-202 @ 0xffffff36 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2dd658 >::_M_default_append(unsigned int)@@Base+0x5aac4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ blhi 125dc70 │ │ │ │ strmi fp, [r1], r2, lsl #1 │ │ │ │ @@ -539612,26 +539612,26 @@ │ │ │ │ @ instruction: 0xf5f5300c │ │ │ │ ldmdami r1, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 5, cr15, [r4, #-980] @ 0xfffffc2c │ │ │ │ strmi lr, [r5], -r6, lsl #15 │ │ │ │ ldrb r4, [r3, -lr, lsl #12]! │ │ │ │ ... │ │ │ │ + subseq r0, ip, r6, lsl #21 │ │ │ │ subseq r0, ip, r2, lsl #21 │ │ │ │ - subseq r0, ip, lr, ror sl │ │ │ │ - subseq r0, ip, sl, lsl #20 │ │ │ │ - subseq r5, lr, r6, asr r9 │ │ │ │ - subseq r3, ip, lr, lsr #23 │ │ │ │ - subseq r5, lr, ip, lsr r9 │ │ │ │ - @ instruction: 0x005c3b94 │ │ │ │ - subseq r5, lr, sl, lsl r9 │ │ │ │ - subseq r3, ip, r2, ror fp │ │ │ │ - subseq r0, ip, r2, lsr #19 │ │ │ │ - subseq r5, lr, lr, ror #17 │ │ │ │ - subseq r3, ip, r6, asr #22 │ │ │ │ + subseq r0, ip, lr, lsl #20 │ │ │ │ + subseq r5, lr, sl, asr r9 │ │ │ │ + ldrheq r3, [ip], #-178 @ 0xffffff4e │ │ │ │ + subseq r5, lr, r0, asr #18 │ │ │ │ + @ instruction: 0x005c3b98 │ │ │ │ + subseq r5, lr, lr, lsl r9 │ │ │ │ + subseq r3, ip, r6, ror fp │ │ │ │ + subseq r0, ip, r6, lsr #19 │ │ │ │ + ldrsheq r5, [lr], #-130 @ 0xffffff7e │ │ │ │ + subseq r3, ip, sl, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 35d82c >::_M_default_append(unsigned int)@@Base+0xdac98> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x5634f8df │ │ │ │ @ instruction: 0xf8dfb08b │ │ │ │ @@ -540029,56 +540029,56 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf914f5f5 │ │ │ │ strbmi r4, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf5f54478 │ │ │ │ ldr pc, [r6, #-2511]! @ 0xfffff631 │ │ │ │ rsbeq ip, r7, r4, lsl #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsheq r5, [lr], #-118 @ 0xffffff8a │ │ │ │ - subseq r3, ip, ip, asr #20 │ │ │ │ + ldrsheq r5, [lr], #-122 @ 0xffffff86 │ │ │ │ + subseq r3, ip, r0, asr sl │ │ │ │ rsbeq ip, r7, r2, ror #11 │ │ │ │ - subseq r5, lr, lr, lsl #15 │ │ │ │ - ldrsheq r5, [lr], #-102 @ 0xffffff9a │ │ │ │ - @ instruction: 0x005e5692 │ │ │ │ - subseq r3, ip, r8, ror #17 │ │ │ │ - subseq r5, lr, r2, ror r6 │ │ │ │ - subseq r3, ip, r8, asr #17 │ │ │ │ - subseq r5, lr, lr, ror #11 │ │ │ │ - subseq r3, ip, r6, asr #16 │ │ │ │ - ldrheq r5, [lr], #-82 @ 0xffffffae │ │ │ │ - subseq r3, ip, sl, lsl #16 │ │ │ │ - subseq r5, lr, r4, asr r5 │ │ │ │ - subseq r5, lr, r6, ror #10 │ │ │ │ - subseq r5, lr, sl, lsr #10 │ │ │ │ - subseq r3, ip, r2, lsl #15 │ │ │ │ - subseq r5, lr, lr, lsl #10 │ │ │ │ - subseq r3, ip, r6, ror #14 │ │ │ │ - ldrsheq r5, [lr], #-68 @ 0xffffffbc │ │ │ │ - subseq r3, ip, ip, asr #14 │ │ │ │ - ldrheq r5, [lr], #-64 @ 0xffffffc0 │ │ │ │ - ldrheq r5, [lr], #-74 @ 0xffffffb6 │ │ │ │ - subseq r3, ip, r2, lsl r7 │ │ │ │ - subseq r5, lr, r8, asr r4 │ │ │ │ - subseq r5, lr, sl, lsr r4 │ │ │ │ - @ instruction: 0x005c3692 │ │ │ │ - ldrsbeq r5, [lr], #-56 @ 0xffffffc8 │ │ │ │ - subseq r3, ip, r0, lsr r6 │ │ │ │ - subseq r5, lr, sl, ror r3 │ │ │ │ - ldrsbeq r3, [ip], #-82 @ 0xffffffae │ │ │ │ - subseq r5, lr, r0, asr #6 │ │ │ │ - @ instruction: 0x005c359e │ │ │ │ - ldrsbeq r5, [lr], #-44 @ 0xffffffd4 │ │ │ │ - subseq r3, ip, r4, lsr r5 │ │ │ │ - @ instruction: 0x005e5298 │ │ │ │ - @ instruction: 0x005e529a │ │ │ │ - ldrsheq r3, [ip], #-64 @ 0xffffffc0 │ │ │ │ - subseq r5, lr, lr, ror r2 │ │ │ │ - ldrsbeq r3, [ip], #-70 @ 0xffffffba │ │ │ │ - subseq r5, lr, r4, ror #4 │ │ │ │ - ldrheq r3, [ip], #-76 @ 0xffffffb4 │ │ │ │ + @ instruction: 0x005e5792 │ │ │ │ + ldrsheq r5, [lr], #-106 @ 0xffffff96 │ │ │ │ + @ instruction: 0x005e5696 │ │ │ │ + subseq r3, ip, ip, ror #17 │ │ │ │ + subseq r5, lr, r6, ror r6 │ │ │ │ + subseq r3, ip, ip, asr #17 │ │ │ │ + ldrsheq r5, [lr], #-82 @ 0xffffffae │ │ │ │ + subseq r3, ip, sl, asr #16 │ │ │ │ + ldrheq r5, [lr], #-86 @ 0xffffffaa │ │ │ │ + subseq r3, ip, lr, lsl #16 │ │ │ │ + subseq r5, lr, r8, asr r5 │ │ │ │ + subseq r5, lr, sl, ror #10 │ │ │ │ + subseq r5, lr, lr, lsr #10 │ │ │ │ + subseq r3, ip, r6, lsl #15 │ │ │ │ + subseq r5, lr, r2, lsl r5 │ │ │ │ + subseq r3, ip, sl, ror #14 │ │ │ │ + ldrsheq r5, [lr], #-72 @ 0xffffffb8 │ │ │ │ + subseq r3, ip, r0, asr r7 │ │ │ │ + ldrheq r5, [lr], #-68 @ 0xffffffbc │ │ │ │ + ldrheq r5, [lr], #-78 @ 0xffffffb2 │ │ │ │ + subseq r3, ip, r6, lsl r7 │ │ │ │ + subseq r5, lr, ip, asr r4 │ │ │ │ + subseq r5, lr, lr, lsr r4 │ │ │ │ + @ instruction: 0x005c3696 │ │ │ │ + ldrsbeq r5, [lr], #-60 @ 0xffffffc4 │ │ │ │ + subseq r3, ip, r4, lsr r6 │ │ │ │ + subseq r5, lr, lr, ror r3 │ │ │ │ + ldrsbeq r3, [ip], #-86 @ 0xffffffaa │ │ │ │ + subseq r5, lr, r4, asr #6 │ │ │ │ + subseq r3, ip, r2, lsr #11 │ │ │ │ + subseq r5, lr, r0, ror #5 │ │ │ │ + subseq r3, ip, r8, lsr r5 │ │ │ │ + @ instruction: 0x005e529c │ │ │ │ + @ instruction: 0x005e529e │ │ │ │ + ldrsheq r3, [ip], #-68 @ 0xffffffbc │ │ │ │ + subseq r5, lr, r2, lsl #5 │ │ │ │ + ldrsbeq r3, [ip], #-74 @ 0xffffffb6 │ │ │ │ + subseq r5, lr, r8, ror #4 │ │ │ │ + subseq r3, ip, r0, asr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 45df28 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ strmi fp, [r4], -r7, lsr #1 │ │ │ │ blhi 125e544 │ │ │ │ @@ -540797,62 +540797,62 @@ │ │ │ │ @ instruction: 0xf04f4835 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff6e0d82 │ │ │ │ @ instruction: 0xf5eee7a8 │ │ │ │ svclt 0x0000e85e │ │ │ │ rsbeq fp, r7, r0, ror pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r5, lr, r2, lsr #2 │ │ │ │ - subseq r5, lr, r4, ror #1 │ │ │ │ - subseq r3, ip, sl, lsr r3 │ │ │ │ + subseq r5, lr, r6, lsr #2 │ │ │ │ + subseq r5, lr, r8, ror #1 │ │ │ │ + subseq r3, ip, lr, lsr r3 │ │ │ │ ldrdeq fp, [r7], #-224 @ 0xffffff20 @ │ │ │ │ - @ instruction: 0x005e4f9a │ │ │ │ - ldrsheq r3, [ip], #-16 │ │ │ │ - subseq r4, lr, sl, ror pc │ │ │ │ - ldrsbeq r3, [ip], #-16 │ │ │ │ - subseq r4, lr, r8, asr pc │ │ │ │ - subseq r3, ip, lr, lsr #3 │ │ │ │ - subseq r4, lr, r6, lsl pc │ │ │ │ - subseq r3, ip, ip, ror #2 │ │ │ │ - ldrheq r4, [lr], #-228 @ 0xffffff1c │ │ │ │ - subseq r3, ip, sl, lsl #2 │ │ │ │ - @ instruction: 0x005e4e92 │ │ │ │ - subseq r3, ip, r8, ror #1 │ │ │ │ - subseq r4, lr, r8, lsl #27 │ │ │ │ - ldrsheq r4, [lr], #-192 @ 0xffffff40 │ │ │ │ - subseq r4, lr, ip, asr fp │ │ │ │ - subseq r4, lr, ip, ror #22 │ │ │ │ - subseq r4, lr, lr, lsl #22 │ │ │ │ - ldrsheq r4, [lr], #-154 @ 0xffffff66 │ │ │ │ - subseq r4, lr, r6, ror #16 │ │ │ │ - ldrheq r2, [ip], #-174 @ 0xffffff52 │ │ │ │ - ldrsbeq r4, [lr], #-120 @ 0xffffff88 │ │ │ │ - subseq r2, ip, r0, lsr sl │ │ │ │ - ldrheq r4, [lr], #-124 @ 0xffffff84 │ │ │ │ - subseq r2, ip, ip, lsl sl │ │ │ │ - subseq r4, lr, r2, lsl #15 │ │ │ │ - ldrsbeq r2, [ip], #-154 @ 0xffffff66 │ │ │ │ - subseq r4, lr, r4, asr r7 │ │ │ │ - subseq r2, ip, ip, lsr #19 │ │ │ │ - subseq r4, lr, r4, lsr r7 │ │ │ │ - subseq r2, ip, ip, lsl #19 │ │ │ │ - subseq r4, lr, r8, lsl r7 │ │ │ │ - subseq r2, ip, lr, ror #18 │ │ │ │ - ldrsheq r4, [lr], #-104 @ 0xffffff98 │ │ │ │ - subseq r2, ip, lr, asr #18 │ │ │ │ - ldrsbeq r4, [lr], #-106 @ 0xffffff96 │ │ │ │ - subseq r2, ip, r2, lsr r9 │ │ │ │ - ldrheq r4, [lr], #-110 @ 0xffffff92 │ │ │ │ - subseq r2, ip, r4, lsl r9 │ │ │ │ - subseq r4, lr, r0, lsr #13 │ │ │ │ - ldrsheq r2, [ip], #-134 @ 0xffffff7a │ │ │ │ - subseq r4, lr, r6, lsl #13 │ │ │ │ - ldrsbeq r2, [ip], #-140 @ 0xffffff74 │ │ │ │ - subseq r4, lr, ip, ror #12 │ │ │ │ - subseq r2, ip, r2, asr #17 │ │ │ │ + @ instruction: 0x005e4f9e │ │ │ │ + ldrsheq r3, [ip], #-20 @ 0xffffffec │ │ │ │ + subseq r4, lr, lr, ror pc │ │ │ │ + ldrsbeq r3, [ip], #-20 @ 0xffffffec │ │ │ │ + subseq r4, lr, ip, asr pc │ │ │ │ + ldrheq r3, [ip], #-18 @ 0xffffffee │ │ │ │ + subseq r4, lr, sl, lsl pc │ │ │ │ + subseq r3, ip, r0, ror r1 │ │ │ │ + ldrheq r4, [lr], #-232 @ 0xffffff18 │ │ │ │ + subseq r3, ip, lr, lsl #2 │ │ │ │ + @ instruction: 0x005e4e96 │ │ │ │ + subseq r3, ip, ip, ror #1 │ │ │ │ + subseq r4, lr, ip, lsl #27 │ │ │ │ + ldrsheq r4, [lr], #-196 @ 0xffffff3c │ │ │ │ + subseq r4, lr, r0, ror #22 │ │ │ │ + subseq r4, lr, r0, ror fp │ │ │ │ + subseq r4, lr, r2, lsl fp │ │ │ │ + ldrsheq r4, [lr], #-158 @ 0xffffff62 │ │ │ │ + subseq r4, lr, sl, ror #16 │ │ │ │ + subseq r2, ip, r2, asr #21 │ │ │ │ + ldrsbeq r4, [lr], #-124 @ 0xffffff84 │ │ │ │ + subseq r2, ip, r4, lsr sl │ │ │ │ + subseq r4, lr, r0, asr #15 │ │ │ │ + subseq r2, ip, r0, lsr #20 │ │ │ │ + subseq r4, lr, r6, lsl #15 │ │ │ │ + ldrsbeq r2, [ip], #-158 @ 0xffffff62 │ │ │ │ + subseq r4, lr, r8, asr r7 │ │ │ │ + ldrheq r2, [ip], #-144 @ 0xffffff70 │ │ │ │ + subseq r4, lr, r8, lsr r7 │ │ │ │ + @ instruction: 0x005c2990 │ │ │ │ + subseq r4, lr, ip, lsl r7 │ │ │ │ + subseq r2, ip, r2, ror r9 │ │ │ │ + ldrsheq r4, [lr], #-108 @ 0xffffff94 │ │ │ │ + subseq r2, ip, r2, asr r9 │ │ │ │ + ldrsbeq r4, [lr], #-110 @ 0xffffff92 │ │ │ │ + subseq r2, ip, r6, lsr r9 │ │ │ │ + subseq r4, lr, r2, asr #13 │ │ │ │ + subseq r2, ip, r8, lsl r9 │ │ │ │ + subseq r4, lr, r4, lsr #13 │ │ │ │ + ldrsheq r2, [ip], #-138 @ 0xffffff76 │ │ │ │ + subseq r4, lr, sl, lsl #13 │ │ │ │ + subseq r2, ip, r0, ror #17 │ │ │ │ + subseq r4, lr, r0, ror r6 │ │ │ │ + subseq r2, ip, r6, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4deb40 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0000f8cc │ │ │ │ strmi r4, [r0], r4, lsl #12 │ │ │ │ bleq 61a18 │ │ │ │ @@ -541620,77 +541620,77 @@ │ │ │ │ stc2 5, cr15, [r8], #972 @ 0x3cc │ │ │ │ @ instruction: 0xf04f4843 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 5, cr15, [r2, #-972]! @ 0xfffffc34 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ rsbeq fp, r7, ip, ror #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r4, lr, r6, lsr #11 │ │ │ │ - subseq r4, lr, r6, lsr #10 │ │ │ │ - subseq r2, ip, ip, ror r7 │ │ │ │ - subseq r4, lr, sl, lsl #10 │ │ │ │ - subseq r2, ip, r0, ror #14 │ │ │ │ + subseq r4, lr, sl, lsr #11 │ │ │ │ + subseq r4, lr, sl, lsr #10 │ │ │ │ + subseq r2, ip, r0, lsl #15 │ │ │ │ + subseq r4, lr, lr, lsl #10 │ │ │ │ + subseq r2, ip, r4, ror #14 │ │ │ │ strdeq fp, [r7], #-38 @ 0xffffffda @ │ │ │ │ - subseq r4, lr, ip, lsr r5 │ │ │ │ - ldrheq r4, [lr], #-68 @ 0xffffffbc │ │ │ │ - subseq r2, ip, sl, lsl #14 │ │ │ │ - subseq r4, lr, r6, lsl r5 │ │ │ │ - subseq r4, lr, r6, lsl r5 │ │ │ │ - subseq r4, lr, lr, ror #8 │ │ │ │ - subseq r2, ip, r4, asr #13 │ │ │ │ - subseq r4, lr, r0, asr r4 │ │ │ │ - subseq r2, ip, r6, lsr #13 │ │ │ │ - subseq r4, lr, ip, lsl r3 │ │ │ │ - subseq r4, lr, lr, asr r2 │ │ │ │ - ldrheq r2, [ip], #-68 @ 0xffffffbc │ │ │ │ - subseq r4, lr, r8, lsl #4 │ │ │ │ - subseq r4, lr, sl, lsr r1 │ │ │ │ - @ instruction: 0x005c2390 │ │ │ │ - subseq r3, lr, r4, ror pc │ │ │ │ - subseq r2, ip, sl, asr #3 │ │ │ │ - subseq r3, lr, r0, lsr pc │ │ │ │ - subseq r2, ip, r6, lsl #3 │ │ │ │ - subseq r3, lr, r2, lsl pc │ │ │ │ - subseq r2, ip, r8, ror #2 │ │ │ │ - ldrsbeq r3, [lr], #-236 @ 0xffffff14 │ │ │ │ - subseq r2, ip, r2, lsr r1 │ │ │ │ - ldrheq r3, [lr], #-234 @ 0xffffff16 │ │ │ │ - subseq r2, ip, r0, lsl r1 │ │ │ │ - subseq r2, ip, r8, asr r3 │ │ │ │ - subseq r3, lr, r8, ror #27 │ │ │ │ - subseq r2, ip, lr, lsr r0 │ │ │ │ - subseq r3, lr, r6, asr #27 │ │ │ │ - subseq r2, ip, ip, lsl r0 │ │ │ │ - subseq r3, lr, r8, ror sp │ │ │ │ - subseq r1, ip, lr, asr #31 │ │ │ │ - subseq r3, lr, r8, lsl sp │ │ │ │ - subseq r3, lr, sl, lsr #27 │ │ │ │ - subseq r3, lr, r4, lsr #24 │ │ │ │ - subseq r1, ip, ip, ror lr │ │ │ │ - subseq r3, lr, r8, lsl #22 │ │ │ │ - ldrheq r3, [lr], #-164 @ 0xffffff5c │ │ │ │ - subseq r1, ip, ip, lsl #26 │ │ │ │ - @ instruction: 0x005e3a90 │ │ │ │ - subseq r1, ip, r8, ror #25 │ │ │ │ - subseq r3, lr, ip, asr sl │ │ │ │ - ldrheq r1, [ip], #-196 @ 0xffffff3c │ │ │ │ - subseq r3, lr, lr, lsr sl │ │ │ │ - @ instruction: 0x005c1c96 │ │ │ │ - subseq r3, lr, r0, lsr #20 │ │ │ │ - subseq r1, ip, r8, ror ip │ │ │ │ - subseq r3, lr, r2, lsl #20 │ │ │ │ - subseq r1, ip, sl, asr ip │ │ │ │ - subseq r3, lr, r4, ror #19 │ │ │ │ - subseq r1, ip, ip, lsr ip │ │ │ │ - subseq r3, lr, r8, asr #19 │ │ │ │ - subseq r1, ip, lr, lsl ip │ │ │ │ - subseq r3, lr, r8, lsr #19 │ │ │ │ - ldrsheq r1, [ip], #-190 @ 0xffffff42 │ │ │ │ - subseq r3, lr, ip, lsl #19 │ │ │ │ - subseq r1, ip, r2, ror #23 │ │ │ │ + subseq r4, lr, r0, asr #10 │ │ │ │ + ldrheq r4, [lr], #-72 @ 0xffffffb8 │ │ │ │ + subseq r2, ip, lr, lsl #14 │ │ │ │ + subseq r4, lr, sl, lsl r5 │ │ │ │ + subseq r4, lr, sl, lsl r5 │ │ │ │ + subseq r4, lr, r2, ror r4 │ │ │ │ + subseq r2, ip, r8, asr #13 │ │ │ │ + subseq r4, lr, r4, asr r4 │ │ │ │ + subseq r2, ip, sl, lsr #13 │ │ │ │ + subseq r4, lr, r0, lsr #6 │ │ │ │ + subseq r4, lr, r2, ror #4 │ │ │ │ + ldrheq r2, [ip], #-72 @ 0xffffffb8 │ │ │ │ + subseq r4, lr, ip, lsl #4 │ │ │ │ + subseq r4, lr, lr, lsr r1 │ │ │ │ + @ instruction: 0x005c2394 │ │ │ │ + subseq r3, lr, r8, ror pc │ │ │ │ + subseq r2, ip, lr, asr #3 │ │ │ │ + subseq r3, lr, r4, lsr pc │ │ │ │ + subseq r2, ip, sl, lsl #3 │ │ │ │ + subseq r3, lr, r6, lsl pc │ │ │ │ + subseq r2, ip, ip, ror #2 │ │ │ │ + subseq r3, lr, r0, ror #29 │ │ │ │ + subseq r2, ip, r6, lsr r1 │ │ │ │ + ldrheq r3, [lr], #-238 @ 0xffffff12 │ │ │ │ + subseq r2, ip, r4, lsl r1 │ │ │ │ + subseq r2, ip, ip, asr r3 │ │ │ │ + subseq r3, lr, ip, ror #27 │ │ │ │ + subseq r2, ip, r2, asr #32 │ │ │ │ + subseq r3, lr, sl, asr #27 │ │ │ │ + subseq r2, ip, r0, lsr #32 │ │ │ │ + subseq r3, lr, ip, ror sp │ │ │ │ + ldrsbeq r1, [ip], #-242 @ 0xffffff0e │ │ │ │ + subseq r3, lr, ip, lsl sp │ │ │ │ + subseq r3, lr, lr, lsr #27 │ │ │ │ + subseq r3, lr, r8, lsr #24 │ │ │ │ + subseq r1, ip, r0, lsl #29 │ │ │ │ + subseq r3, lr, ip, lsl #22 │ │ │ │ + ldrheq r3, [lr], #-168 @ 0xffffff58 │ │ │ │ + subseq r1, ip, r0, lsl sp │ │ │ │ + @ instruction: 0x005e3a94 │ │ │ │ + subseq r1, ip, ip, ror #25 │ │ │ │ + subseq r3, lr, r0, ror #20 │ │ │ │ + ldrheq r1, [ip], #-200 @ 0xffffff38 │ │ │ │ + subseq r3, lr, r2, asr #20 │ │ │ │ + @ instruction: 0x005c1c9a │ │ │ │ + subseq r3, lr, r4, lsr #20 │ │ │ │ + subseq r1, ip, ip, ror ip │ │ │ │ + subseq r3, lr, r6, lsl #20 │ │ │ │ + subseq r1, ip, lr, asr ip │ │ │ │ + subseq r3, lr, r8, ror #19 │ │ │ │ + subseq r1, ip, r0, asr #24 │ │ │ │ + subseq r3, lr, ip, asr #19 │ │ │ │ + subseq r1, ip, r2, lsr #24 │ │ │ │ + subseq r3, lr, ip, lsr #19 │ │ │ │ + subseq r1, ip, r2, lsl #24 │ │ │ │ + @ instruction: 0x005e3990 │ │ │ │ + subseq r1, ip, r6, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed7b5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc0 │ │ │ │ addlt r2, ip, ip, lsr #8 │ │ │ │ strtcc pc, [r8], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -541955,73 +541955,73 @@ │ │ │ │ svccc 0x00a00000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ rsbeq sl, r7, lr, asr r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r3, lr, ip, lsl r8 │ │ │ │ + subseq r3, lr, r0, lsr #16 │ │ │ │ @ instruction: 0xfffff293 │ │ │ │ - subseq r3, lr, r2, ror #17 │ │ │ │ - subseq r8, fp, r0, lsl #27 │ │ │ │ + subseq r3, lr, r6, ror #17 │ │ │ │ + subseq r8, fp, r4, lsl #27 │ │ │ │ andeq r0, r0, sp, ror r5 │ │ │ │ - subseq r3, lr, sl, ror #15 │ │ │ │ - subseq r1, ip, r2, asr #20 │ │ │ │ + subseq r3, lr, lr, ror #15 │ │ │ │ + subseq r1, ip, r6, asr #20 │ │ │ │ ldrdeq sl, [r7], #-92 @ 0xffffffa4 @ │ │ │ │ - ldrheq r3, [lr], #-118 @ 0xffffff8a │ │ │ │ - subseq r1, ip, lr, lsl #20 │ │ │ │ + ldrheq r3, [lr], #-122 @ 0xffffff86 │ │ │ │ + subseq r1, ip, r2, lsl sl │ │ │ │ @ instruction: 0xffffda9d │ │ │ │ - subseq r3, lr, r0, lsl #17 │ │ │ │ - subseq r3, lr, r0, asr #17 │ │ │ │ - subseq r3, lr, r0, ror #14 │ │ │ │ - ldrheq r1, [ip], #-152 @ 0xffffff68 │ │ │ │ - subseq r3, lr, r6, asr #14 │ │ │ │ - @ instruction: 0x005c199e │ │ │ │ - subseq r3, lr, r0, ror #16 │ │ │ │ - subseq r3, lr, r2, lsr #17 │ │ │ │ + subseq r3, lr, r4, lsl #17 │ │ │ │ + subseq r3, lr, r4, asr #17 │ │ │ │ + subseq r3, lr, r4, ror #14 │ │ │ │ + ldrheq r1, [ip], #-156 @ 0xffffff64 │ │ │ │ + subseq r3, lr, sl, asr #14 │ │ │ │ + subseq r1, ip, r2, lsr #19 │ │ │ │ + subseq r3, lr, r4, ror #16 │ │ │ │ + subseq r3, lr, r6, lsr #17 │ │ │ │ + subseq r3, lr, r6, lsr #17 │ │ │ │ + subseq r3, lr, r4, ror #17 │ │ │ │ + ldrsbeq r3, [lr], #-98 @ 0xffffff9e │ │ │ │ + subseq r1, ip, sl, lsr #18 │ │ │ │ + ldrheq r3, [lr], #-104 @ 0xffffff98 │ │ │ │ + subseq r1, ip, r0, lsl r9 │ │ │ │ + subseq r3, lr, sl, lsr #18 │ │ │ │ subseq r3, lr, r2, lsr #17 │ │ │ │ - subseq r3, lr, r0, ror #17 │ │ │ │ - subseq r3, lr, lr, asr #13 │ │ │ │ - subseq r1, ip, r6, lsr #18 │ │ │ │ - ldrheq r3, [lr], #-100 @ 0xffffff9c │ │ │ │ - subseq r1, ip, ip, lsl #18 │ │ │ │ - subseq r3, lr, r6, lsr #18 │ │ │ │ - @ instruction: 0x005e389e │ │ │ │ - subseq r3, lr, r8, ror r6 │ │ │ │ - ldrsbeq r1, [ip], #-128 @ 0xffffff80 │ │ │ │ - subseq r3, lr, r2, ror #18 │ │ │ │ - ldrsheq r3, [lr], #-138 @ 0xffffff76 │ │ │ │ - subseq r3, lr, ip, lsr r6 │ │ │ │ - @ instruction: 0x005c1894 │ │ │ │ - subseq r3, lr, lr, lsl r6 │ │ │ │ - subseq r1, ip, r4, ror r8 │ │ │ │ - subseq r3, lr, sl, lsl #19 │ │ │ │ - subseq r3, lr, r6, lsl r9 │ │ │ │ - subseq r3, lr, r0, ror #11 │ │ │ │ - subseq r1, ip, r8, lsr r8 │ │ │ │ - ldrheq r3, [lr], #-148 @ 0xffffff6c │ │ │ │ - subseq r3, lr, sl, asr r9 │ │ │ │ - @ instruction: 0x005e3598 │ │ │ │ - ldrsheq r1, [ip], #-112 @ 0xffffff90 │ │ │ │ - subseq r3, lr, r2, lsl #20 │ │ │ │ - subseq r3, lr, r8, lsl #19 │ │ │ │ - subseq r3, lr, r2, asr r5 │ │ │ │ - subseq r1, ip, sl, lsr #15 │ │ │ │ - ldrsbeq r3, [lr], #-156 @ 0xffffff64 │ │ │ │ - ldrsheq r3, [lr], #-154 @ 0xffffff66 │ │ │ │ - subseq r3, lr, lr, lsl #10 │ │ │ │ - subseq r1, ip, r6, ror #14 │ │ │ │ - subseq r3, lr, ip, asr #19 │ │ │ │ - subseq r3, lr, r8, lsl #20 │ │ │ │ - subseq r3, lr, r4, asr #9 │ │ │ │ - subseq r1, ip, ip, lsl r7 │ │ │ │ - subseq r3, lr, sl, ror #19 │ │ │ │ - subseq r3, lr, r2, lsr #20 │ │ │ │ - subseq r3, lr, ip, ror r4 │ │ │ │ - ldrsbeq r1, [ip], #-100 @ 0xffffff9c │ │ │ │ + subseq r3, lr, ip, ror r6 │ │ │ │ + ldrsbeq r1, [ip], #-132 @ 0xffffff7c │ │ │ │ + subseq r3, lr, r6, ror #18 │ │ │ │ + ldrsheq r3, [lr], #-142 @ 0xffffff72 │ │ │ │ + subseq r3, lr, r0, asr #12 │ │ │ │ + @ instruction: 0x005c1898 │ │ │ │ + subseq r3, lr, r2, lsr #12 │ │ │ │ + subseq r1, ip, r8, ror r8 │ │ │ │ + subseq r3, lr, lr, lsl #19 │ │ │ │ + subseq r3, lr, sl, lsl r9 │ │ │ │ + subseq r3, lr, r4, ror #11 │ │ │ │ + subseq r1, ip, ip, lsr r8 │ │ │ │ + ldrheq r3, [lr], #-152 @ 0xffffff68 │ │ │ │ + subseq r3, lr, lr, asr r9 │ │ │ │ + @ instruction: 0x005e359c │ │ │ │ + ldrsheq r1, [ip], #-116 @ 0xffffff8c │ │ │ │ + subseq r3, lr, r6, lsl #20 │ │ │ │ + subseq r3, lr, ip, lsl #19 │ │ │ │ + subseq r3, lr, r6, asr r5 │ │ │ │ + subseq r1, ip, lr, lsr #15 │ │ │ │ + subseq r3, lr, r0, ror #19 │ │ │ │ + ldrsheq r3, [lr], #-158 @ 0xffffff62 │ │ │ │ + subseq r3, lr, r2, lsl r5 │ │ │ │ + subseq r1, ip, sl, ror #14 │ │ │ │ + ldrsbeq r3, [lr], #-144 @ 0xffffff70 │ │ │ │ + subseq r3, lr, ip, lsl #20 │ │ │ │ + subseq r3, lr, r8, asr #9 │ │ │ │ + subseq r1, ip, r0, lsr #14 │ │ │ │ + subseq r3, lr, lr, ror #19 │ │ │ │ + subseq r3, lr, r6, lsr #20 │ │ │ │ + subseq r3, lr, r0, lsl #9 │ │ │ │ + ldrsbeq r1, [ip], #-104 @ 0xffffff98 │ │ │ │ movwcs r4, #2600 @ 0xa28 │ │ │ │ stmib sp, {r3, r5, r8, fp, lr}^ │ │ │ │ ldrbtmi r3, [sl], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf1059000 │ │ │ │ ldc 3, cr0, [pc, #288] @ 2249fc │ │ │ │ ldrbtmi r2, [r9], #-2846 @ 0xfffff4e2 │ │ │ │ blne 9dff60 │ │ │ │ @@ -542054,22 +542054,22 @@ │ │ │ │ @ instruction: 0xf5f34478 │ │ │ │ strb pc, [sp, #-2561]! @ 0xfffff5ff @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ - ldrsbeq r3, [lr], #-142 @ 0xffffff72 │ │ │ │ - subseq r3, lr, sl, lsl r9 │ │ │ │ - subseq r3, lr, lr, lsl #6 │ │ │ │ - subseq r1, ip, r6, ror #10 │ │ │ │ - subseq r3, lr, sl, ror #17 │ │ │ │ - subseq r3, lr, r8, asr #18 │ │ │ │ - subseq r3, lr, r8, asr #5 │ │ │ │ - subseq r1, ip, r0, lsr #10 │ │ │ │ + subseq r3, lr, r2, ror #17 │ │ │ │ + subseq r3, lr, lr, lsl r9 │ │ │ │ + subseq r3, lr, r2, lsl r3 │ │ │ │ + subseq r1, ip, sl, ror #10 │ │ │ │ + subseq r3, lr, lr, ror #17 │ │ │ │ + subseq r3, lr, ip, asr #18 │ │ │ │ + subseq r3, lr, ip, asr #5 │ │ │ │ + subseq r1, ip, r4, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed7bb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [ip], #1020 @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -542079,16 +542079,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf90cf5f3 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5f34478 │ │ │ │ blls 2a30e4 >::_M_default_append(unsigned int)@@Base+0x20550> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r3, lr, r4, asr r2 │ │ │ │ - subseq r1, ip, ip, lsr #9 │ │ │ │ + subseq r3, lr, r8, asr r2 │ │ │ │ + ldrheq r1, [ip], #-64 @ 0xffffffc0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r4, r8, ror sl │ │ │ │ @ instruction: 0x46044b78 │ │ │ │ @ instruction: 0x4606447a │ │ │ │ @@ -542207,31 +542207,31 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ... │ │ │ │ ldmvc r5!, {r6, sl, fp, pc} │ │ │ │ ldrmi sl, [r5], #-3869 @ 0xfffff0e3 │ │ │ │ rsbeq sl, r7, r0, lsr #32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r3, lr, r8, asr #4 │ │ │ │ - subseq r3, lr, r0, asr #4 │ │ │ │ - ldrheq r3, [lr], #-26 @ 0xffffffe6 │ │ │ │ - subseq r1, ip, r2, lsl r4 │ │ │ │ + subseq r3, lr, ip, asr #4 │ │ │ │ + subseq r3, lr, r4, asr #4 │ │ │ │ + ldrheq r3, [lr], #-30 @ 0xffffffe2 │ │ │ │ + subseq r1, ip, r6, lsl r4 │ │ │ │ rsbeq r9, r7, ip, lsr #31 │ │ │ │ - subseq r3, lr, r4, lsl #3 │ │ │ │ - ldrsbeq r1, [ip], #-60 @ 0xffffffc4 │ │ │ │ - subseq r3, lr, sl, ror #3 │ │ │ │ - subseq r3, lr, ip, ror #3 │ │ │ │ - subseq r3, lr, r6, asr #2 │ │ │ │ - @ instruction: 0x005c139e │ │ │ │ - subseq r3, lr, ip, lsr #2 │ │ │ │ - subseq r1, ip, r4, lsl #7 │ │ │ │ - subseq r3, lr, r8, lsl #1 │ │ │ │ - subseq r1, ip, r0, ror #5 │ │ │ │ - subseq r3, lr, sl, rrx │ │ │ │ - subseq r3, lr, ip, ror #13 │ │ │ │ + subseq r3, lr, r8, lsl #3 │ │ │ │ + subseq r1, ip, r0, ror #7 │ │ │ │ + subseq r3, lr, lr, ror #3 │ │ │ │ + ldrsheq r3, [lr], #-16 │ │ │ │ + subseq r3, lr, sl, asr #2 │ │ │ │ + subseq r1, ip, r2, lsr #7 │ │ │ │ + subseq r3, lr, r0, lsr r1 │ │ │ │ + subseq r1, ip, r8, lsl #7 │ │ │ │ + subseq r3, lr, ip, lsl #1 │ │ │ │ + subseq r1, ip, r4, ror #5 │ │ │ │ + subseq r3, lr, lr, rrx │ │ │ │ + ldrsheq r3, [lr], #-96 @ 0xffffffa0 │ │ │ │ strlt fp, [r0, #-402] @ 0xfffffe6e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi fp, [r0], -r3, lsl #1 │ │ │ │ @ instruction: 0xf5ed9101 │ │ │ │ blls 2a003c >::_M_default_append(unsigned int)@@Base+0x1d4a8> │ │ │ │ @@ -542256,15 +542256,15 @@ │ │ │ │ ldmdblt r2!, {r0, r2, r3, r5, r6, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf5ed4608 │ │ │ │ stmdami r4, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ tstls r1, r9, lsl #4 │ │ │ │ ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ bl f62444 │ │ │ │ strb r9, [r7, r1, lsl #22]! │ │ │ │ - subseq r3, lr, r6, lsr #12 │ │ │ │ + subseq r3, lr, sl, lsr #12 │ │ │ │ strlt fp, [r0, #-402] @ 0xfffffe6e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi fp, [r0], -r3, lsl #1 │ │ │ │ @ instruction: 0xf5ed9101 │ │ │ │ blls 29ffb8 >::_M_default_append(unsigned int)@@Base+0x1d424> │ │ │ │ @@ -542298,16 +542298,16 @@ │ │ │ │ @ instruction: 0xf5f34478 │ │ │ │ blls 422d80 │ │ │ │ andlt r4, r9, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ @ instruction: 0xffffffb1 │ │ │ │ @ instruction: 0xffffff23 │ │ │ │ @ instruction: 0xffffff49 │ │ │ │ - subseq r3, lr, r8, lsr #11 │ │ │ │ - subseq r1, ip, r8, asr #2 │ │ │ │ + subseq r3, lr, ip, lsr #11 │ │ │ │ + subseq r1, ip, ip, asr #2 │ │ │ │ ldrbcs fp, [r0], #-1520 @ 0xfffffa10 │ │ │ │ ldrd pc, [r4], -r1 │ │ │ │ blx 33656e >::_M_default_append(unsigned int)@@Base+0xb39da> │ │ │ │ ldmib r2, {r1, r9, sp, lr, pc}^ │ │ │ │ bl fea26174 │ │ │ │ ldmdbvs r0, {r0, r2, sl, fp} │ │ │ │ blle 3eed64 │ │ │ │ @@ -542436,17 +542436,17 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], r7 │ │ │ │ ldrbtmi r6, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf5f2300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f24478 │ │ │ │ @ instruction: 0xf04ffef9 │ │ │ │ @ instruction: 0xe7bb30ff │ │ │ │ - ldrsheq r3, [lr], #-52 @ 0xffffffcc │ │ │ │ - subseq r3, lr, r6, lsr #7 │ │ │ │ - rsbeq lr, r1, ip, asr sl │ │ │ │ + ldrsheq r3, [lr], #-56 @ 0xffffffc8 │ │ │ │ + subseq r3, lr, sl, lsr #7 │ │ │ │ + rsbeq lr, r1, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed7c17c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ addlt ip, r5, r8 │ │ │ │ teqcs r4, #165675008 @ 0x9e00000 │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ @@ -543201,18 +543201,18 @@ │ │ │ │ @ instruction: 0xf848f5f2 │ │ │ │ @ instruction: 0xf04f4808 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf902f5f2 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - subseq r2, lr, r0, lsr #16 │ │ │ │ - ldrsbeq r2, [lr], #-114 @ 0xffffff8e │ │ │ │ - rsbeq sp, r1, r6, lsl #29 │ │ │ │ - subseq r0, ip, r2, lsr #6 │ │ │ │ + subseq r2, lr, r4, lsr #16 │ │ │ │ + ldrsbeq r2, [lr], #-118 @ 0xffffff8a │ │ │ │ + rsbeq sp, r1, sl, lsl #29 │ │ │ │ + subseq r0, ip, r6, lsr #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r6, pc, lsl #12 │ │ │ │ ldrdgt lr, [r2, -r0] │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @@ -543287,18 +543287,18 @@ │ │ │ │ @ instruction: 0xf5f161d0 │ │ │ │ stmdami r8, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f24478 │ │ │ │ @ instruction: 0xf04ff855 │ │ │ │ strdlt r3, [r6], -pc @ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - subseq r2, lr, r6, asr #13 │ │ │ │ - subseq r2, lr, r8, ror r6 │ │ │ │ - rsbeq sp, r1, ip, lsr #26 │ │ │ │ - subseq r0, ip, r8, asr #3 │ │ │ │ + subseq r2, lr, sl, asr #13 │ │ │ │ + subseq r2, lr, ip, ror r6 │ │ │ │ + rsbeq sp, r1, r0, lsr sp │ │ │ │ + subseq r0, ip, ip, asr #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r7, lsl #1 │ │ │ │ @ instruction: 0x1c02e9d0 │ │ │ │ stcls 6, cr4, [lr, #-16] │ │ │ │ @@ -543376,18 +543376,18 @@ │ │ │ │ mcr2 5, 7, pc, cr10, cr1, {7} @ │ │ │ │ @ instruction: 0xf04f4808 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffa4f5f1 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - subseq r2, lr, r8, ror #10 │ │ │ │ - subseq r2, lr, r6, lsl r5 │ │ │ │ - rsbeq sp, r1, sl, asr #23 │ │ │ │ - subseq r0, ip, r6, rrx │ │ │ │ + subseq r2, lr, ip, ror #10 │ │ │ │ + subseq r2, lr, sl, lsl r5 │ │ │ │ + rsbeq sp, r1, lr, asr #23 │ │ │ │ + subseq r0, ip, sl, rrx │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r7, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ andne lr, r2, #208, 18 @ 0x340000 │ │ │ │ @@ -543467,18 +543467,18 @@ │ │ │ │ @ instruction: 0xf5f12118 │ │ │ │ stmdami r8, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f14478 │ │ │ │ @ instruction: 0xf04ffeed │ │ │ │ strdlt r3, [r7], -pc @ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldrsheq r2, [lr], #-58 @ 0xffffffc6 │ │ │ │ - subseq r2, lr, r8, lsr #7 │ │ │ │ - rsbeq sp, r1, ip, asr sl │ │ │ │ - ldrsheq pc, [fp], #-232 @ 0xffffff18 @ │ │ │ │ + ldrsheq r2, [lr], #-62 @ 0xffffffc2 │ │ │ │ + subseq r2, lr, ip, lsr #7 │ │ │ │ + rsbeq sp, r1, r0, ror #20 │ │ │ │ + ldrsheq pc, [fp], #-236 @ 0xffffff14 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ ldmdbeq r4!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrd pc, [r8], -r0 │ │ │ │ blx 4777c2 │ │ │ │ bl 5e33ac │ │ │ │ ldmib r4, {r0, r2, sl}^ │ │ │ │ ldrtmi r3, [r0], -fp, lsl #12 │ │ │ │ @@ -544715,20 +544715,20 @@ │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ ldc2 5, cr15, [r2, #-960]! @ 0xfffffc40 │ │ │ │ @ instruction: 0xf5eae7e3 │ │ │ │ svclt 0x0000e9be │ │ │ │ rsbeq r7, r7, r4, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r7, r7, sl, lsl r8 │ │ │ │ - subseq r1, lr, sl, asr #1 │ │ │ │ - subseq r1, lr, lr, ror r0 │ │ │ │ - subseq lr, fp, ip, ror #23 │ │ │ │ - rsbeq ip, r1, r0, lsr r7 │ │ │ │ - subseq r1, lr, r0, lsr r0 │ │ │ │ - @ instruction: 0x005beb9e │ │ │ │ + subseq r1, lr, lr, asr #1 │ │ │ │ + subseq r1, lr, r2, lsl #1 │ │ │ │ + ldrsheq lr, [fp], #-176 @ 0xffffff50 │ │ │ │ + rsbeq ip, r1, r4, lsr r7 │ │ │ │ + subseq r1, lr, r4, lsr r0 │ │ │ │ + subseq lr, fp, r2, lsr #23 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [pc], -r6, lsl #1 │ │ │ │ @ instruction: 0x1c02e9d0 │ │ │ │ cdpls 6, 1, cr4, cr0, cr4, {0} │ │ │ │ @@ -544849,20 +544849,20 @@ │ │ │ │ @ instruction: 0xf104447c │ │ │ │ ldrbtmi r0, [sp], #-12 │ │ │ │ blx 1b64cce │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f04628 │ │ │ │ @ instruction: 0xf640fc1f │ │ │ │ ldrb r2, [pc, r7, asr #2] │ │ │ │ - subseq r0, lr, r2, lsr #29 │ │ │ │ - subseq r0, lr, sl, asr #28 │ │ │ │ - ldrheq lr, [fp], #-152 @ 0xffffff68 │ │ │ │ - strdeq ip, [r1], #-76 @ 0xffffffb4 @ │ │ │ │ - ldrsheq r0, [lr], #-216 @ 0xffffff28 │ │ │ │ - subseq lr, fp, r6, ror #18 │ │ │ │ + subseq r0, lr, r6, lsr #29 │ │ │ │ + subseq r0, lr, lr, asr #28 │ │ │ │ + ldrheq lr, [fp], #-156 @ 0xffffff64 │ │ │ │ + rsbeq ip, r1, r0, lsl #10 │ │ │ │ + ldrsheq r0, [lr], #-220 @ 0xffffff24 │ │ │ │ + subseq lr, fp, sl, ror #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stmdavs sp, {r4, r6, r9, sl, sp}^ │ │ │ │ blx 3d374e │ │ │ │ stcls 2, cr5, [ip], {2} │ │ │ │ vstrcs d6, [r0, #-596] @ 0xfffffdac │ │ │ │ @ instruction: 0x81a6f2c0 │ │ │ │ svclt 0x001842a5 │ │ │ │ @@ -545507,25 +545507,25 @@ │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff00f5ef │ │ │ │ @ instruction: 0xf5e9e76f │ │ │ │ svclt 0x0000eb8c │ │ │ │ rsbeq r6, r7, r8, lsl #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r0, lr, ip, lsl #11 │ │ │ │ - subseq r0, lr, ip, ror #9 │ │ │ │ - subseq lr, fp, sl, asr r0 │ │ │ │ + @ instruction: 0x005e0590 │ │ │ │ + ldrsheq r0, [lr], #-64 @ 0xffffffc0 │ │ │ │ + subseq lr, fp, lr, asr r0 │ │ │ │ ldrdeq r6, [r7], #-178 @ 0xffffff4e @ │ │ │ │ - subseq r0, lr, lr, lsr #8 │ │ │ │ - @ instruction: 0x005bdf9c │ │ │ │ - rsbeq fp, r1, r0, ror #21 │ │ │ │ - ldrsbeq r0, [lr], #-58 @ 0xffffffc6 │ │ │ │ - subseq r0, lr, lr, asr #7 │ │ │ │ - rsbeq fp, r1, r2, lsl #21 │ │ │ │ - subseq sp, fp, lr, lsl pc │ │ │ │ + subseq r0, lr, r2, lsr r4 │ │ │ │ + subseq sp, fp, r0, lsr #31 │ │ │ │ + rsbeq fp, r1, r4, ror #21 │ │ │ │ + ldrsbeq r0, [lr], #-62 @ 0xffffffc2 │ │ │ │ + ldrsbeq r0, [lr], #-50 @ 0xffffffce │ │ │ │ + rsbeq fp, r1, r6, lsl #21 │ │ │ │ + subseq sp, fp, r2, lsr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x46044db7 │ │ │ │ @ instruction: 0xb08f48b7 │ │ │ │ sxtab16mi r4, r9, sp, ror #8 │ │ │ │ @@ -545708,25 +545708,25 @@ │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 5, cr15, [lr, #-956]! @ 0xfffffc44 │ │ │ │ @ instruction: 0xf5e9e758 │ │ │ │ svclt 0x0000e9fa │ │ │ │ rsbeq r6, r7, r8, ror #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r0, lr, ip, ror r2 │ │ │ │ - ldrsheq r0, [lr], #-22 @ 0xffffffea │ │ │ │ - subseq sp, fp, r4, ror #26 │ │ │ │ + subseq r0, lr, r0, lsl #5 │ │ │ │ + ldrsheq r0, [lr], #-26 @ 0xffffffe6 │ │ │ │ + subseq sp, fp, r8, ror #26 │ │ │ │ ldrdeq r6, [r7], #-140 @ 0xffffff74 @ │ │ │ │ - subseq r0, lr, sl, lsl #2 │ │ │ │ - subseq sp, fp, r8, ror ip │ │ │ │ - strhteq fp, [r1], #-124 @ 0xffffff84 │ │ │ │ - ldrheq r0, [lr], #-6 │ │ │ │ - subseq r0, lr, sl, lsr #1 │ │ │ │ - rsbeq fp, r1, lr, asr r7 │ │ │ │ - ldrsheq sp, [fp], #-186 @ 0xffffff46 │ │ │ │ + subseq r0, lr, lr, lsl #2 │ │ │ │ + subseq sp, fp, ip, ror ip │ │ │ │ + rsbeq fp, r1, r0, asr #15 │ │ │ │ + ldrheq r0, [lr], #-10 │ │ │ │ + subseq r0, lr, lr, lsr #1 │ │ │ │ + rsbeq fp, r1, r2, ror #14 │ │ │ │ + ldrsheq sp, [fp], #-190 @ 0xffffff42 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ bvs 3d454c │ │ │ │ mcrcs 6, 0, r4, cr0, cr4, {0} │ │ │ │ @ instruction: 0xf8d1931d │ │ │ │ @@ -547462,30 +547462,30 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5ed4478 │ │ │ │ @ instruction: 0xe7d0ffbb │ │ │ │ mcrr 5, 14, pc, r6, cr7 @ │ │ │ │ rsbeq r4, r7, r8, asr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r4, r7, r8, lsr #30 │ │ │ │ - subseq lr, sp, lr, asr #13 │ │ │ │ - subseq ip, fp, r4, lsr r2 │ │ │ │ - subseq lr, sp, lr, ror #12 │ │ │ │ - ldrsbeq ip, [fp], #-20 @ 0xffffffec │ │ │ │ - subseq lr, sp, r6, lsr r6 │ │ │ │ - @ instruction: 0x005bc19c │ │ │ │ - subseq lr, sp, r8, ror #11 │ │ │ │ - subseq ip, fp, lr, asr #2 │ │ │ │ - subseq lr, sp, r6, lsr #11 │ │ │ │ - subseq lr, sp, r0, lsr #11 │ │ │ │ - rsbeq r9, r1, r4, asr ip │ │ │ │ - ldrsheq ip, [fp], #-0 │ │ │ │ - subseq lr, sp, lr, asr #10 │ │ │ │ - subseq lr, sp, r4, asr #10 │ │ │ │ - strdeq r9, [r1], #-184 @ 0xffffff48 @ │ │ │ │ - @ instruction: 0x005bc094 │ │ │ │ + ldrsbeq lr, [sp], #-98 @ 0xffffff9e │ │ │ │ + subseq ip, fp, r8, lsr r2 │ │ │ │ + subseq lr, sp, r2, ror r6 │ │ │ │ + ldrsbeq ip, [fp], #-24 @ 0xffffffe8 │ │ │ │ + subseq lr, sp, sl, lsr r6 │ │ │ │ + subseq ip, fp, r0, lsr #3 │ │ │ │ + subseq lr, sp, ip, ror #11 │ │ │ │ + subseq ip, fp, r2, asr r1 │ │ │ │ + subseq lr, sp, sl, lsr #11 │ │ │ │ + subseq lr, sp, r4, lsr #11 │ │ │ │ + rsbeq r9, r1, r8, asr ip │ │ │ │ + ldrsheq ip, [fp], #-4 │ │ │ │ + subseq lr, sp, r2, asr r5 │ │ │ │ + subseq lr, sp, r8, asr #10 │ │ │ │ + strdeq r9, [r1], #-188 @ 0xffffff44 @ │ │ │ │ + @ instruction: 0x005bc098 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r2, r7, r0, asr r4 │ │ │ │ ldrcs r4, [ip, #-1683] @ 0xfffff96d │ │ │ │ @ instruction: 0xf402fb04 │ │ │ │ @@ -548210,46 +548210,46 @@ │ │ │ │ @ instruction: 0xf04fe68b │ │ │ │ movwls r3, #58367 @ 0xe3ff │ │ │ │ ldr r2, [r6, -r0, lsl #6]! │ │ │ │ cdp 5, 6, cr15, cr14, cr6, {7} │ │ │ │ strhteq r4, [r7], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r4, r7, r8, lsr #9 │ │ │ │ - subseq sp, sp, r0, asr #26 │ │ │ │ - subseq fp, fp, r6, lsr #17 │ │ │ │ - subseq sp, sp, r0, lsl #26 │ │ │ │ - subseq fp, fp, r6, ror #16 │ │ │ │ - ldrheq sp, [sp], #-196 @ 0xffffff3c │ │ │ │ - subseq fp, fp, ip, lsl r8 │ │ │ │ - subseq sp, sp, r4, lsl ip │ │ │ │ - subseq fp, fp, ip, ror r7 │ │ │ │ - ldrsbeq sp, [sp], #-176 @ 0xffffff50 │ │ │ │ - subseq sp, sp, r2, asr #23 │ │ │ │ - rsbeq r9, r1, r6, ror r2 │ │ │ │ - subseq fp, fp, r2, lsl r7 │ │ │ │ - subseq sp, sp, r0, ror fp │ │ │ │ - subseq sp, sp, r2, ror #22 │ │ │ │ - rsbeq r9, r1, r6, lsl r2 │ │ │ │ - ldrheq fp, [fp], #-98 @ 0xffffff9e │ │ │ │ - subseq sp, sp, r2, lsl fp │ │ │ │ - ldrsbeq sp, [sp], #-166 @ 0xffffff5a │ │ │ │ - subseq fp, fp, ip, lsr r6 │ │ │ │ - ldrheq sp, [sp], #-172 @ 0xffffff54 │ │ │ │ - rsbeq r9, r1, r0, ror r1 │ │ │ │ - subseq fp, fp, lr, lsl #12 │ │ │ │ - subseq sp, sp, ip, lsl #21 │ │ │ │ - ldrsheq fp, [fp], #-84 @ 0xffffffac │ │ │ │ - subseq sp, sp, r2, ror sl │ │ │ │ - ldrsbeq fp, [fp], #-90 @ 0xffffffa6 │ │ │ │ - subseq sp, sp, r8, asr sl │ │ │ │ - subseq fp, fp, r0, asr #11 │ │ │ │ - subseq sp, sp, r2, lsr #20 │ │ │ │ - subseq sp, sp, r6, lsl sl │ │ │ │ - rsbeq r9, r1, sl, asr #1 │ │ │ │ - subseq fp, fp, r8, ror #10 │ │ │ │ + subseq sp, sp, r4, asr #26 │ │ │ │ + subseq fp, fp, sl, lsr #17 │ │ │ │ + subseq sp, sp, r4, lsl #26 │ │ │ │ + subseq fp, fp, sl, ror #16 │ │ │ │ + ldrheq sp, [sp], #-200 @ 0xffffff38 │ │ │ │ + subseq fp, fp, r0, lsr #16 │ │ │ │ + subseq sp, sp, r8, lsl ip │ │ │ │ + subseq fp, fp, r0, lsl #15 │ │ │ │ + ldrsbeq sp, [sp], #-180 @ 0xffffff4c │ │ │ │ + subseq sp, sp, r6, asr #23 │ │ │ │ + rsbeq r9, r1, sl, ror r2 │ │ │ │ + subseq fp, fp, r6, lsl r7 │ │ │ │ + subseq sp, sp, r4, ror fp │ │ │ │ + subseq sp, sp, r6, ror #22 │ │ │ │ + rsbeq r9, r1, sl, lsl r2 │ │ │ │ + ldrheq fp, [fp], #-102 @ 0xffffff9a │ │ │ │ + subseq sp, sp, r6, lsl fp │ │ │ │ + ldrsbeq sp, [sp], #-170 @ 0xffffff56 │ │ │ │ + subseq fp, fp, r0, asr #12 │ │ │ │ + subseq sp, sp, r0, asr #21 │ │ │ │ + rsbeq r9, r1, r4, ror r1 │ │ │ │ + subseq fp, fp, r2, lsl r6 │ │ │ │ + @ instruction: 0x005dda90 │ │ │ │ + ldrsheq fp, [fp], #-88 @ 0xffffffa8 │ │ │ │ + subseq sp, sp, r6, ror sl │ │ │ │ + ldrsbeq fp, [fp], #-94 @ 0xffffffa2 │ │ │ │ + subseq sp, sp, ip, asr sl │ │ │ │ + subseq fp, fp, r4, asr #11 │ │ │ │ + subseq sp, sp, r6, lsr #20 │ │ │ │ + subseq sp, sp, sl, lsl sl │ │ │ │ + rsbeq r9, r1, lr, asr #1 │ │ │ │ + subseq fp, fp, ip, ror #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ blpl fe368db0 │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ strmi r4, [r3], r4, lsl #23 │ │ │ │ @@ -548987,27 +548987,27 @@ │ │ │ │ @ instruction: 0xf8dbb330 │ │ │ │ strtmi r7, [r2], -r0, lsr #32 │ │ │ │ andsmi pc, ip, fp, asr #17 │ │ │ │ svclt 0x0000e5b7 │ │ │ │ ldrdeq r3, [r7], #-244 @ 0xffffff0c @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r3, r7, r0, ror sl │ │ │ │ - subseq sp, sp, r4, lsr r3 │ │ │ │ - @ instruction: 0x005bae9a │ │ │ │ - subseq sp, sp, r8, lsl r3 │ │ │ │ - subseq sl, fp, lr, ror lr │ │ │ │ - ldrsbeq sp, [sp], #-32 @ 0xffffffe0 │ │ │ │ - subseq sl, fp, r4, lsr lr │ │ │ │ - ldrheq sp, [sp], #-34 @ 0xffffffde │ │ │ │ - subseq sl, fp, r6, lsl lr │ │ │ │ - subseq sp, sp, r0, lsl r0 │ │ │ │ - subseq sl, fp, r8, ror fp │ │ │ │ - ldrsheq ip, [sp], #-244 @ 0xffffff0c │ │ │ │ - subseq sl, fp, sl, asr fp │ │ │ │ - subseq ip, sp, r2, asr sp │ │ │ │ + subseq sp, sp, r8, lsr r3 │ │ │ │ + @ instruction: 0x005bae9e │ │ │ │ + subseq sp, sp, ip, lsl r3 │ │ │ │ + subseq sl, fp, r2, lsl #29 │ │ │ │ + ldrsbeq sp, [sp], #-36 @ 0xffffffdc │ │ │ │ + subseq sl, fp, r8, lsr lr │ │ │ │ + ldrheq sp, [sp], #-38 @ 0xffffffda │ │ │ │ + subseq sl, fp, sl, lsl lr │ │ │ │ + subseq sp, sp, r4, lsl r0 │ │ │ │ + subseq sl, fp, ip, ror fp │ │ │ │ + ldrsheq ip, [sp], #-248 @ 0xffffff08 │ │ │ │ + subseq sl, fp, lr, asr fp │ │ │ │ + subseq ip, sp, r6, asr sp │ │ │ │ ldclmi 8, cr15, [r4], #892 @ 0x37c │ │ │ │ ldrbtmi r4, [ip], #-1593 @ 0xfffff9c7 │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ blx ffbe8db8 │ │ │ │ stcleq 8, cr15, [r8], #892 @ 0x37c │ │ │ │ @ instruction: 0xf5ec4478 │ │ │ │ @ instruction: 0xf104fba1 │ │ │ │ @@ -549830,91 +549830,91 @@ │ │ │ │ blx 23434a │ │ │ │ eorsvs pc, r1, r2, lsl #4 │ │ │ │ ldmpl sl!, {r1, r2, r3, r4, r5, r7, fp, ip} │ │ │ │ ble 36ae4 │ │ │ │ ldmdbvs r0, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7fe6091 │ │ │ │ svclt 0x0000bc2e │ │ │ │ - ldrsheq ip, [sp], #-202 @ 0xffffff36 │ │ │ │ - rsbeq r8, r1, ip, lsr #7 │ │ │ │ - subseq sl, fp, r6, asr #16 │ │ │ │ - subseq ip, sp, r4, asr #25 │ │ │ │ - subseq sl, fp, r8, lsr #16 │ │ │ │ - subseq ip, sp, r6, ror ip │ │ │ │ - ldrsbeq sl, [fp], #-122 @ 0xffffff86 │ │ │ │ - subseq ip, sp, ip, lsr #24 │ │ │ │ - subseq ip, sp, r8, lsl ip │ │ │ │ - rsbeq r8, r1, sl, asr #5 │ │ │ │ - subseq sl, fp, r4, ror #14 │ │ │ │ - subseq ip, sp, r2, ror #23 │ │ │ │ - subseq sl, fp, r6, asr #14 │ │ │ │ - subseq ip, sp, r4, lsr #23 │ │ │ │ - subseq ip, sp, lr, lsl #23 │ │ │ │ - rsbeq r8, r1, r0, asr #4 │ │ │ │ - ldrsbeq sl, [fp], #-106 @ 0xffffff96 │ │ │ │ - subseq ip, sp, sl, lsr fp │ │ │ │ - subseq ip, sp, sl, lsr #22 │ │ │ │ - ldrdeq r8, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ - subseq sl, fp, r6, ror r6 │ │ │ │ - subseq ip, sp, ip, ror r9 │ │ │ │ - subseq sl, fp, r0, ror #9 │ │ │ │ - subseq ip, sp, lr, asr r9 │ │ │ │ - subseq sl, fp, r2, asr #9 │ │ │ │ - ldrsbeq ip, [sp], #-124 @ 0xffffff84 │ │ │ │ - subseq ip, sp, r6, lsr #15 │ │ │ │ - subseq ip, sp, r8, asr r7 │ │ │ │ - subseq ip, sp, r2, asr #14 │ │ │ │ - strdeq r7, [r1], #-212 @ 0xffffff2c @ │ │ │ │ - @ instruction: 0x005ba290 │ │ │ │ - subseq ip, sp, r0, ror #13 │ │ │ │ - subseq sl, fp, r4, asr #4 │ │ │ │ - @ instruction: 0x005dc692 │ │ │ │ - ldrsheq sl, [fp], #-24 @ 0xffffffe8 │ │ │ │ - subseq ip, sp, r2, lsl #12 │ │ │ │ - subseq sl, fp, r8, ror #2 │ │ │ │ - subseq ip, sp, r2, ror #11 │ │ │ │ - subseq sl, fp, r0, asr r1 │ │ │ │ - subseq ip, sp, lr, lsl #11 │ │ │ │ - subseq ip, sp, r4, ror r5 │ │ │ │ - rsbeq r7, r1, r6, lsr #24 │ │ │ │ - subseq sl, fp, r2, asr #1 │ │ │ │ - subseq ip, sp, lr, lsr r5 │ │ │ │ - strdeq r7, [r1], #-176 @ 0xffffff50 @ │ │ │ │ - subseq sl, fp, sl, lsl #1 │ │ │ │ - ldrheq ip, [sp], #-66 @ 0xffffffbe │ │ │ │ - subseq sl, fp, r6, lsl r0 │ │ │ │ - subseq ip, sp, r4, ror r4 │ │ │ │ - subseq ip, sp, r6, asr r4 │ │ │ │ - rsbeq r7, r1, r8, lsl #22 │ │ │ │ - subseq r9, fp, r2, lsr #31 │ │ │ │ - subseq ip, sp, r0, lsr #8 │ │ │ │ - ldrdeq r7, [r1], #-162 @ 0xffffff5e @ │ │ │ │ - subseq r9, fp, lr, ror #30 │ │ │ │ - ldrsbeq ip, [sp], #-54 @ 0xffffffca │ │ │ │ - subseq r9, fp, ip, lsr pc │ │ │ │ - @ instruction: 0x005dc39a │ │ │ │ - subseq ip, sp, r2, lsl #7 │ │ │ │ - rsbeq r7, r1, r4, lsr sl │ │ │ │ - ldrsbeq r9, [fp], #-224 @ 0xffffff20 │ │ │ │ - subseq ip, sp, r4, lsl #5 │ │ │ │ - subseq r9, fp, ip, ror #27 │ │ │ │ - subseq ip, sp, sl, ror #3 │ │ │ │ - ldrsbeq ip, [sp], #-18 @ 0xffffffee │ │ │ │ - rsbeq r7, r1, r6, lsl #17 │ │ │ │ - subseq r9, fp, r2, lsr #26 │ │ │ │ - subseq ip, sp, r2, lsl #3 │ │ │ │ - subseq r9, fp, r8, ror #25 │ │ │ │ - subseq ip, sp, r2, ror #1 │ │ │ │ - subseq r9, fp, sl, asr #24 │ │ │ │ - subseq ip, sp, r8, lsr #1 │ │ │ │ - @ instruction: 0x005dc096 │ │ │ │ - rsbeq r7, r1, sl, asr #14 │ │ │ │ - subseq r9, fp, r6, ror #23 │ │ │ │ - subseq ip, sp, r4, rrx │ │ │ │ - subseq r9, fp, ip, asr #23 │ │ │ │ + ldrsheq ip, [sp], #-206 @ 0xffffff32 │ │ │ │ + strhteq r8, [r1], #-48 @ 0xffffffd0 │ │ │ │ + subseq sl, fp, sl, asr #16 │ │ │ │ + subseq ip, sp, r8, asr #25 │ │ │ │ + subseq sl, fp, ip, lsr #16 │ │ │ │ + subseq ip, sp, sl, ror ip │ │ │ │ + ldrsbeq sl, [fp], #-126 @ 0xffffff82 │ │ │ │ + subseq ip, sp, r0, lsr ip │ │ │ │ + subseq ip, sp, ip, lsl ip │ │ │ │ + rsbeq r8, r1, lr, asr #5 │ │ │ │ + subseq sl, fp, r8, ror #14 │ │ │ │ + subseq ip, sp, r6, ror #23 │ │ │ │ + subseq sl, fp, sl, asr #14 │ │ │ │ + subseq ip, sp, r8, lsr #23 │ │ │ │ + @ instruction: 0x005dcb92 │ │ │ │ + rsbeq r8, r1, r4, asr #4 │ │ │ │ + ldrsbeq sl, [fp], #-110 @ 0xffffff92 │ │ │ │ + subseq ip, sp, lr, lsr fp │ │ │ │ + subseq ip, sp, lr, lsr #22 │ │ │ │ + rsbeq r8, r1, r0, ror #3 │ │ │ │ + subseq sl, fp, sl, ror r6 │ │ │ │ + subseq ip, sp, r0, lsl #19 │ │ │ │ + subseq sl, fp, r4, ror #9 │ │ │ │ + subseq ip, sp, r2, ror #18 │ │ │ │ + subseq sl, fp, r6, asr #9 │ │ │ │ + subseq ip, sp, r0, ror #15 │ │ │ │ + subseq ip, sp, sl, lsr #15 │ │ │ │ + subseq ip, sp, ip, asr r7 │ │ │ │ + subseq ip, sp, r6, asr #14 │ │ │ │ + strdeq r7, [r1], #-216 @ 0xffffff28 @ │ │ │ │ + @ instruction: 0x005ba294 │ │ │ │ + subseq ip, sp, r4, ror #13 │ │ │ │ + subseq sl, fp, r8, asr #4 │ │ │ │ + @ instruction: 0x005dc696 │ │ │ │ + ldrsheq sl, [fp], #-28 @ 0xffffffe4 │ │ │ │ + subseq ip, sp, r6, lsl #12 │ │ │ │ + subseq sl, fp, ip, ror #2 │ │ │ │ + subseq ip, sp, r6, ror #11 │ │ │ │ + subseq sl, fp, r4, asr r1 │ │ │ │ + @ instruction: 0x005dc592 │ │ │ │ + subseq ip, sp, r8, ror r5 │ │ │ │ + rsbeq r7, r1, sl, lsr #24 │ │ │ │ + subseq sl, fp, r6, asr #1 │ │ │ │ + subseq ip, sp, r2, asr #10 │ │ │ │ + strdeq r7, [r1], #-180 @ 0xffffff4c @ │ │ │ │ + subseq sl, fp, lr, lsl #1 │ │ │ │ + ldrheq ip, [sp], #-70 @ 0xffffffba │ │ │ │ + subseq sl, fp, sl, lsl r0 │ │ │ │ + subseq ip, sp, r8, ror r4 │ │ │ │ + subseq ip, sp, sl, asr r4 │ │ │ │ + rsbeq r7, r1, ip, lsl #22 │ │ │ │ + subseq r9, fp, r6, lsr #31 │ │ │ │ + subseq ip, sp, r4, lsr #8 │ │ │ │ + ldrdeq r7, [r1], #-166 @ 0xffffff5a @ │ │ │ │ + subseq r9, fp, r2, ror pc │ │ │ │ + ldrsbeq ip, [sp], #-58 @ 0xffffffc6 │ │ │ │ + subseq r9, fp, r0, asr #30 │ │ │ │ + @ instruction: 0x005dc39e │ │ │ │ + subseq ip, sp, r6, lsl #7 │ │ │ │ + rsbeq r7, r1, r8, lsr sl │ │ │ │ + ldrsbeq r9, [fp], #-228 @ 0xffffff1c │ │ │ │ + subseq ip, sp, r8, lsl #5 │ │ │ │ + ldrsheq r9, [fp], #-208 @ 0xffffff30 │ │ │ │ + subseq ip, sp, lr, ror #3 │ │ │ │ + ldrsbeq ip, [sp], #-22 @ 0xffffffea │ │ │ │ + rsbeq r7, r1, sl, lsl #17 │ │ │ │ + subseq r9, fp, r6, lsr #26 │ │ │ │ + subseq ip, sp, r6, lsl #3 │ │ │ │ + subseq r9, fp, ip, ror #25 │ │ │ │ + subseq ip, sp, r6, ror #1 │ │ │ │ + subseq r9, fp, lr, asr #24 │ │ │ │ + subseq ip, sp, ip, lsr #1 │ │ │ │ + @ instruction: 0x005dc09a │ │ │ │ + rsbeq r7, r1, lr, asr #14 │ │ │ │ + subseq r9, fp, sl, ror #23 │ │ │ │ + subseq ip, sp, r8, rrx │ │ │ │ + ldrsbeq r9, [fp], #-176 @ 0xffffff50 │ │ │ │ @ instruction: 0xf44f4b89 │ │ │ │ strls r6, [r2], #-1237 @ 0xfffffb2b │ │ │ │ strbeq lr, [sl], -pc, asr #20 │ │ │ │ movwls r4, #5243 @ 0x147b │ │ │ │ movwls r2, #796 @ 0x31c │ │ │ │ @ instruction: 0x46524639 │ │ │ │ ldrsbteq pc, [r8], -fp @ │ │ │ │ @@ -550045,34 +550045,34 @@ │ │ │ │ bllt 1d2a630 │ │ │ │ bls 5872e4 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ andls pc, r0, r2, asr #17 │ │ │ │ tstvs r3, fp, asr r9 │ │ │ │ stclt 7, cr15, [r7], #1016 @ 0x3f8 │ │ │ │ ldmda r2, {r0, r2, r5, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - ldrheq fp, [sp], #-224 @ 0xffffff20 │ │ │ │ - @ instruction: 0x005dbe9a │ │ │ │ - rsbeq r7, r1, lr, asr #10 │ │ │ │ - subseq r9, fp, sl, ror #19 │ │ │ │ - subseq fp, sp, r0, asr lr │ │ │ │ - ldrheq r9, [fp], #-152 @ 0xffffff68 │ │ │ │ - subseq fp, sp, r6, lsr lr │ │ │ │ - @ instruction: 0x005b999c │ │ │ │ - ldrsheq fp, [sp], #-222 @ 0xffffff22 │ │ │ │ - subseq fp, sp, r6, ror #27 │ │ │ │ - mlseq r1, sl, r4, r7 │ │ │ │ - subseq r9, fp, r6, lsr r9 │ │ │ │ - subseq fp, sp, r6, ror #26 │ │ │ │ - subseq fp, sp, r0, asr sp │ │ │ │ - rsbeq r7, r1, r4, lsl #8 │ │ │ │ - subseq r9, fp, r0, lsr #17 │ │ │ │ - subseq fp, sp, r8, lsl #26 │ │ │ │ - subseq r9, fp, r0, ror r8 │ │ │ │ - ldrsbeq fp, [sp], #-202 @ 0xffffff36 │ │ │ │ - subseq r9, fp, r2, asr #16 │ │ │ │ + ldrheq fp, [sp], #-228 @ 0xffffff1c │ │ │ │ + @ instruction: 0x005dbe9e │ │ │ │ + rsbeq r7, r1, r2, asr r5 │ │ │ │ + subseq r9, fp, lr, ror #19 │ │ │ │ + subseq fp, sp, r4, asr lr │ │ │ │ + ldrheq r9, [fp], #-156 @ 0xffffff64 │ │ │ │ + subseq fp, sp, sl, lsr lr │ │ │ │ + subseq r9, fp, r0, lsr #19 │ │ │ │ + subseq fp, sp, r2, lsl #28 │ │ │ │ + subseq fp, sp, sl, ror #27 │ │ │ │ + mlseq r1, lr, r4, r7 │ │ │ │ + subseq r9, fp, sl, lsr r9 │ │ │ │ + subseq fp, sp, sl, ror #26 │ │ │ │ + subseq fp, sp, r4, asr sp │ │ │ │ + rsbeq r7, r1, r8, lsl #8 │ │ │ │ + subseq r9, fp, r4, lsr #17 │ │ │ │ + subseq fp, sp, ip, lsl #26 │ │ │ │ + subseq r9, fp, r4, ror r8 │ │ │ │ + ldrsbeq fp, [sp], #-206 @ 0xffffff32 │ │ │ │ + subseq r9, fp, r6, asr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ blpl 1d6aa2c │ │ │ │ @ instruction: 0xf8dfb0a1 │ │ │ │ @ instruction: 0xf04f4b6c │ │ │ │ @@ -550803,40 +550803,40 @@ │ │ │ │ rsbsvs r4, r8, #1048576 @ 0x100000 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ ldrtmi r9, [r2], -r9, lsl #22 │ │ │ │ bicsvs r6, lr, sp, lsl sl │ │ │ │ bllt ffc2b218 │ │ │ │ rsbeq r2, r7, r6, asr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq fp, sp, r4, lsl #19 │ │ │ │ - subseq r9, fp, sl, ror #9 │ │ │ │ - subseq fp, sp, r8, ror #18 │ │ │ │ - subseq r9, fp, ip, asr #9 │ │ │ │ + subseq fp, sp, r8, lsl #19 │ │ │ │ + subseq r9, fp, lr, ror #9 │ │ │ │ + subseq fp, sp, ip, ror #18 │ │ │ │ + ldrsbeq r9, [fp], #-64 @ 0xffffffc0 │ │ │ │ rsbeq r2, r7, r8, asr r0 │ │ │ │ - subseq fp, sp, r8, lsr #10 │ │ │ │ - subseq fp, sp, ip, lsl #10 │ │ │ │ - subseq r9, fp, sl, ror r0 │ │ │ │ - strhteq r6, [r1], #-188 @ 0xffffff44 │ │ │ │ - subseq fp, sp, lr, ror r2 │ │ │ │ - subseq fp, sp, sl, asr #4 │ │ │ │ - subseq fp, sp, r2, lsl #4 │ │ │ │ - subseq fp, sp, r4, ror #3 │ │ │ │ - mlseq r1, r8, r8, r6 │ │ │ │ - subseq r8, fp, r6, lsr sp │ │ │ │ - ldrheq fp, [sp], #-22 @ 0xffffffea │ │ │ │ - subseq r8, fp, ip, lsl sp │ │ │ │ - @ instruction: 0x005db19c │ │ │ │ - subseq r8, fp, r2, lsl #26 │ │ │ │ - subseq fp, sp, r0, lsl #3 │ │ │ │ - subseq r8, fp, r8, ror #25 │ │ │ │ - subseq fp, sp, ip, asr #2 │ │ │ │ - subseq fp, sp, sl, lsr r1 │ │ │ │ - rsbeq r6, r1, lr, ror #15 │ │ │ │ - subseq r8, fp, sl, lsl #25 │ │ │ │ - subseq fp, sp, r8, ror #1 │ │ │ │ + subseq fp, sp, ip, lsr #10 │ │ │ │ + subseq fp, sp, r0, lsl r5 │ │ │ │ + subseq r9, fp, lr, ror r0 │ │ │ │ + rsbeq r6, r1, r0, asr #23 │ │ │ │ + subseq fp, sp, r2, lsl #5 │ │ │ │ + subseq fp, sp, lr, asr #4 │ │ │ │ + subseq fp, sp, r6, lsl #4 │ │ │ │ + subseq fp, sp, r8, ror #3 │ │ │ │ + mlseq r1, ip, r8, r6 │ │ │ │ + subseq r8, fp, sl, lsr sp │ │ │ │ + ldrheq fp, [sp], #-26 @ 0xffffffe6 │ │ │ │ + subseq r8, fp, r0, lsr #26 │ │ │ │ + subseq fp, sp, r0, lsr #3 │ │ │ │ + subseq r8, fp, r6, lsl #26 │ │ │ │ + subseq fp, sp, r4, lsl #3 │ │ │ │ + subseq r8, fp, ip, ror #25 │ │ │ │ + subseq fp, sp, r0, asr r1 │ │ │ │ + subseq fp, sp, lr, lsr r1 │ │ │ │ + strdeq r6, [r1], #-114 @ 0xffffff8e @ │ │ │ │ + subseq r8, fp, lr, lsl #25 │ │ │ │ + subseq fp, sp, ip, ror #1 │ │ │ │ @ instruction: 0xf8df4629 │ │ │ │ ldrbtmi r5, [sp], #-1448 @ 0xfffffa58 │ │ │ │ andeq pc, ip, r5, lsl #2 │ │ │ │ ldc2 5, cr15, [ip], {234} @ 0xea │ │ │ │ ldreq pc, [ip, #2271] @ 0x8df │ │ │ │ @ instruction: 0xf5ea4478 │ │ │ │ @ instruction: 0xf105fd57 │ │ │ │ @@ -551192,37 +551192,37 @@ │ │ │ │ andsmi fp, sl, #798720 @ 0xc3000 │ │ │ │ bge ff26a920 │ │ │ │ ldmib sp, {r0, r1, r3, r8, fp, ip, pc}^ │ │ │ │ stmib r1, {r0, r2, r3, r4, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ @ instruction: 0xf5e3bab9 │ │ │ │ svclt 0x0000ef1e │ │ │ │ - subseq fp, sp, r6, rrx │ │ │ │ - rsbeq r6, r1, r8, lsl r7 │ │ │ │ - ldrheq r8, [fp], #-180 @ 0xffffff4c │ │ │ │ - subseq sl, sp, r8, ror #30 │ │ │ │ - rsbeq r6, r1, sl, lsl r6 │ │ │ │ - ldrheq r8, [fp], #-166 @ 0xffffff5a │ │ │ │ - subseq sl, sp, r0, ror #29 │ │ │ │ - subseq r8, fp, r6, asr #20 │ │ │ │ - subseq sl, sp, r6, lsr #29 │ │ │ │ - @ instruction: 0x005dae9a │ │ │ │ - rsbeq r6, r1, lr, asr #10 │ │ │ │ - subseq r8, fp, ip, ror #19 │ │ │ │ - subseq sl, sp, lr, asr #28 │ │ │ │ - subseq sl, sp, r0, asr #28 │ │ │ │ - strdeq r6, [r1], #-68 @ 0xffffffbc @ │ │ │ │ - @ instruction: 0x005b8992 │ │ │ │ - subseq sl, sp, ip, ror #27 │ │ │ │ - rsbeq r6, r1, r0, lsr #9 │ │ │ │ - subseq r8, fp, lr, lsr r9 │ │ │ │ - subseq sl, sp, r2, ror fp │ │ │ │ - subseq sl, sp, r2, ror #22 │ │ │ │ - rsbeq r6, r1, r6, lsl r2 │ │ │ │ - ldrheq r8, [fp], #-100 @ 0xffffff9c │ │ │ │ + subseq fp, sp, sl, rrx │ │ │ │ + rsbeq r6, r1, ip, lsl r7 │ │ │ │ + ldrheq r8, [fp], #-184 @ 0xffffff48 │ │ │ │ + subseq sl, sp, ip, ror #30 │ │ │ │ + rsbeq r6, r1, lr, lsl r6 │ │ │ │ + ldrheq r8, [fp], #-170 @ 0xffffff56 │ │ │ │ + subseq sl, sp, r4, ror #29 │ │ │ │ + subseq r8, fp, sl, asr #20 │ │ │ │ + subseq sl, sp, sl, lsr #29 │ │ │ │ + @ instruction: 0x005dae9e │ │ │ │ + rsbeq r6, r1, r2, asr r5 │ │ │ │ + ldrsheq r8, [fp], #-144 @ 0xffffff70 │ │ │ │ + subseq sl, sp, r2, asr lr │ │ │ │ + subseq sl, sp, r4, asr #28 │ │ │ │ + strdeq r6, [r1], #-72 @ 0xffffffb8 @ │ │ │ │ + @ instruction: 0x005b8996 │ │ │ │ + ldrsheq sl, [sp], #-208 @ 0xffffff30 │ │ │ │ + rsbeq r6, r1, r4, lsr #9 │ │ │ │ + subseq r8, fp, r2, asr #18 │ │ │ │ + subseq sl, sp, r6, ror fp │ │ │ │ + subseq sl, sp, r6, ror #22 │ │ │ │ + rsbeq r6, r1, sl, lsl r2 │ │ │ │ + ldrheq r8, [fp], #-104 @ 0xffffff98 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf8df460e │ │ │ │ ldrmi r1, [r4], -ip, lsl #24 │ │ │ │ stccs 8, cr15, [r8], {223} @ 0xdf │ │ │ │ @@ -551994,34 +551994,34 @@ │ │ │ │ @ instruction: 0xf5e94628 │ │ │ │ @ instruction: 0xf04ffc55 │ │ │ │ @ instruction: 0xf7ff33ff │ │ │ │ svclt 0x0000bad2 │ │ │ │ rsbeq r1, r7, r0, ror #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strhteq r0, [r7], #-242 @ 0xffffff0e │ │ │ │ - subseq sl, sp, r2, asr #10 │ │ │ │ - subseq r8, fp, r8, lsr #1 │ │ │ │ - subseq sl, sp, r2, lsr #10 │ │ │ │ - subseq r8, fp, r8, lsl #1 │ │ │ │ - subseq sl, sp, r8, lsr r3 │ │ │ │ - @ instruction: 0x005b7e9c │ │ │ │ - ldrsheq sl, [sp], #-40 @ 0xffffffd8 │ │ │ │ - subseq r7, fp, lr, asr lr │ │ │ │ - ldrsbeq sl, [sp], #-44 @ 0xffffffd4 │ │ │ │ - subseq r7, fp, r0, asr #28 │ │ │ │ - subseq sl, sp, ip, lsr r1 │ │ │ │ - subseq sl, sp, r4, lsr #2 │ │ │ │ - ldrdeq r5, [r1], #-120 @ 0xffffff88 @ │ │ │ │ - subseq r7, fp, r4, ror ip │ │ │ │ - subseq r9, sp, r4, lsl #31 │ │ │ │ - subseq r7, fp, ip, ror #21 │ │ │ │ - @ instruction: 0x005d9e94 │ │ │ │ - ldrsheq r7, [fp], #-156 @ 0xffffff64 │ │ │ │ - subseq r9, sp, sl, ror lr │ │ │ │ - subseq r7, fp, r8, ror #19 │ │ │ │ + subseq sl, sp, r6, asr #10 │ │ │ │ + subseq r8, fp, ip, lsr #1 │ │ │ │ + subseq sl, sp, r6, lsr #10 │ │ │ │ + subseq r8, fp, ip, lsl #1 │ │ │ │ + subseq sl, sp, ip, lsr r3 │ │ │ │ + subseq r7, fp, r0, lsr #29 │ │ │ │ + ldrsheq sl, [sp], #-44 @ 0xffffffd4 │ │ │ │ + subseq r7, fp, r2, ror #28 │ │ │ │ + subseq sl, sp, r0, ror #5 │ │ │ │ + subseq r7, fp, r4, asr #28 │ │ │ │ + subseq sl, sp, r0, asr #2 │ │ │ │ + subseq sl, sp, r8, lsr #2 │ │ │ │ + ldrdeq r5, [r1], #-124 @ 0xffffff84 @ │ │ │ │ + subseq r7, fp, r8, ror ip │ │ │ │ + subseq r9, sp, r8, lsl #31 │ │ │ │ + ldrsheq r7, [fp], #-160 @ 0xffffff60 │ │ │ │ + @ instruction: 0x005d9e98 │ │ │ │ + subseq r7, fp, r0, lsl #20 │ │ │ │ + subseq r9, sp, lr, ror lr │ │ │ │ + subseq r7, fp, ip, ror #19 │ │ │ │ stc2l 7, cr15, [r0, #-988] @ 0xfffffc24 │ │ │ │ blx feef5424 │ │ │ │ blvs ceb328 │ │ │ │ bl feaf0a8c │ │ │ │ blx ff0b0d2c │ │ │ │ b 162cf50 │ │ │ │ @ instruction: 0xf7ff1a5a │ │ │ │ @@ -552795,82 +552795,82 @@ │ │ │ │ vadd.i8 q10, q1, q4 │ │ │ │ ldrbtmi r5, [r8], #-480 @ 0xfffffe20 │ │ │ │ @ instruction: 0xf5e8300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5e84478 │ │ │ │ ldrbt pc, [ip], #-3593 @ 0xfffff1f7 @ │ │ │ │ - ldrsheq r9, [sp], #-182 @ 0xffffff4a │ │ │ │ - subseq r9, sp, ip, ror #19 │ │ │ │ - ldrsbeq r9, [sp], #-150 @ 0xffffff6a │ │ │ │ - rsbeq r5, r1, r8, lsl #1 │ │ │ │ - subseq r7, fp, r4, lsr #10 │ │ │ │ - subseq r9, sp, sl, lsl #19 │ │ │ │ - subseq r7, fp, lr, ror #9 │ │ │ │ - ldrsheq r9, [sp], #-140 @ 0xffffff74 │ │ │ │ - subseq r9, sp, r8, ror #17 │ │ │ │ - mlseq r1, sl, pc, r4 @ │ │ │ │ - subseq r7, fp, r4, lsr r4 │ │ │ │ - ldrheq r9, [sp], #-130 @ 0xffffff7e │ │ │ │ - subseq r7, fp, r6, lsl r4 │ │ │ │ - @ instruction: 0x005d9894 │ │ │ │ - ldrsheq r7, [fp], #-56 @ 0xffffffc8 │ │ │ │ - ldrsheq r9, [sp], #-118 @ 0xffffff8a │ │ │ │ - subseq r7, fp, sl, asr r3 │ │ │ │ - subseq r9, sp, r2, asr #15 │ │ │ │ - subseq r7, fp, r8, lsr #6 │ │ │ │ - subseq r9, sp, r8, lsl #15 │ │ │ │ - subseq r9, sp, ip, ror #14 │ │ │ │ - rsbeq r4, r1, lr, lsl lr │ │ │ │ - ldrheq r7, [fp], #-40 @ 0xffffffd8 │ │ │ │ - ldrsbeq r9, [sp], #-110 @ 0xffffff92 │ │ │ │ - subseq r9, sp, r0, asr #13 │ │ │ │ - rsbeq r4, r1, r2, ror sp │ │ │ │ - subseq r7, fp, ip, lsl #4 │ │ │ │ - subseq r9, sp, r2, asr r6 │ │ │ │ - ldrheq r7, [fp], #-24 @ 0xffffffe8 │ │ │ │ - ldrheq r9, [sp], #-84 @ 0xffffffac │ │ │ │ - subseq r7, fp, sl, lsl r1 │ │ │ │ - subseq r9, sp, ip, ror r5 │ │ │ │ - subseq r9, sp, r2, lsl r5 │ │ │ │ - subseq r7, fp, r8, ror r0 │ │ │ │ - ldrsbeq r9, [sp], #-72 @ 0xffffffb8 │ │ │ │ - subseq r9, sp, r0, asr #9 │ │ │ │ - rsbeq r4, r1, r4, ror fp │ │ │ │ - subseq r7, fp, r2, lsl r0 │ │ │ │ - @ instruction: 0x005d9490 │ │ │ │ - rsbeq r4, r1, r4, asr #22 │ │ │ │ - subseq r6, fp, r0, ror #31 │ │ │ │ - subseq r9, sp, lr, lsr r4 │ │ │ │ - subseq r9, sp, sl, lsr #8 │ │ │ │ - ldrdeq r4, [r1], #-174 @ 0xffffff52 @ │ │ │ │ - subseq r6, fp, ip, ror pc │ │ │ │ - subseq r9, sp, r0, ror #7 │ │ │ │ - subseq r6, fp, r8, asr #30 │ │ │ │ - @ instruction: 0x005d939e │ │ │ │ - subseq r9, sp, r0, lsl #7 │ │ │ │ - rsbeq r4, r1, r4, lsr sl │ │ │ │ - ldrsbeq r6, [fp], #-224 @ 0xffffff20 │ │ │ │ - subseq r9, sp, r0, lsl r3 │ │ │ │ - subseq r6, fp, r8, ror lr │ │ │ │ - ldrsbeq r9, [sp], #-38 @ 0xffffffda │ │ │ │ - subseq r9, sp, r8, lsr #5 │ │ │ │ - subseq r6, fp, r0, lsl lr │ │ │ │ - subseq r9, sp, lr, lsl #5 │ │ │ │ - rsbeq r4, r1, r2, asr #18 │ │ │ │ - ldrsbeq r6, [fp], #-222 @ 0xffffff22 │ │ │ │ - subseq r9, sp, ip, asr r2 │ │ │ │ - rsbeq r4, r1, r0, lsl r9 │ │ │ │ - subseq r6, fp, ip, lsr #27 │ │ │ │ - subseq r9, sp, sl, lsr #4 │ │ │ │ - @ instruction: 0x005b6d92 │ │ │ │ - subseq r9, sp, r8, ror #3 │ │ │ │ - subseq r6, fp, lr, asr #26 │ │ │ │ - subseq r9, sp, sl, asr #3 │ │ │ │ - subseq r6, fp, r0, lsr sp │ │ │ │ + ldrsheq r9, [sp], #-186 @ 0xffffff46 │ │ │ │ + ldrsheq r9, [sp], #-144 @ 0xffffff70 │ │ │ │ + ldrsbeq r9, [sp], #-154 @ 0xffffff66 │ │ │ │ + rsbeq r5, r1, ip, lsl #1 │ │ │ │ + subseq r7, fp, r8, lsr #10 │ │ │ │ + subseq r9, sp, lr, lsl #19 │ │ │ │ + ldrsheq r7, [fp], #-66 @ 0xffffffbe │ │ │ │ + subseq r9, sp, r0, lsl #18 │ │ │ │ + subseq r9, sp, ip, ror #17 │ │ │ │ + mlseq r1, lr, pc, r4 @ │ │ │ │ + subseq r7, fp, r8, lsr r4 │ │ │ │ + ldrheq r9, [sp], #-134 @ 0xffffff7a │ │ │ │ + subseq r7, fp, sl, lsl r4 │ │ │ │ + @ instruction: 0x005d9898 │ │ │ │ + ldrsheq r7, [fp], #-60 @ 0xffffffc4 │ │ │ │ + ldrsheq r9, [sp], #-122 @ 0xffffff86 │ │ │ │ + subseq r7, fp, lr, asr r3 │ │ │ │ + subseq r9, sp, r6, asr #15 │ │ │ │ + subseq r7, fp, ip, lsr #6 │ │ │ │ + subseq r9, sp, ip, lsl #15 │ │ │ │ + subseq r9, sp, r0, ror r7 │ │ │ │ + rsbeq r4, r1, r2, lsr #28 │ │ │ │ + ldrheq r7, [fp], #-44 @ 0xffffffd4 │ │ │ │ + subseq r9, sp, r2, ror #13 │ │ │ │ + subseq r9, sp, r4, asr #13 │ │ │ │ + rsbeq r4, r1, r6, ror sp │ │ │ │ + subseq r7, fp, r0, lsl r2 │ │ │ │ + subseq r9, sp, r6, asr r6 │ │ │ │ + ldrheq r7, [fp], #-28 @ 0xffffffe4 │ │ │ │ + ldrheq r9, [sp], #-88 @ 0xffffffa8 │ │ │ │ + subseq r7, fp, lr, lsl r1 │ │ │ │ + subseq r9, sp, r0, lsl #11 │ │ │ │ + subseq r9, sp, r6, lsl r5 │ │ │ │ + subseq r7, fp, ip, ror r0 │ │ │ │ + ldrsbeq r9, [sp], #-76 @ 0xffffffb4 │ │ │ │ + subseq r9, sp, r4, asr #9 │ │ │ │ + rsbeq r4, r1, r8, ror fp │ │ │ │ + subseq r7, fp, r6, lsl r0 │ │ │ │ + @ instruction: 0x005d9494 │ │ │ │ + rsbeq r4, r1, r8, asr #22 │ │ │ │ + subseq r6, fp, r4, ror #31 │ │ │ │ + subseq r9, sp, r2, asr #8 │ │ │ │ + subseq r9, sp, lr, lsr #8 │ │ │ │ + rsbeq r4, r1, r2, ror #21 │ │ │ │ + subseq r6, fp, r0, lsl #31 │ │ │ │ + subseq r9, sp, r4, ror #7 │ │ │ │ + subseq r6, fp, ip, asr #30 │ │ │ │ + subseq r9, sp, r2, lsr #7 │ │ │ │ + subseq r9, sp, r4, lsl #7 │ │ │ │ + rsbeq r4, r1, r8, lsr sl │ │ │ │ + ldrsbeq r6, [fp], #-228 @ 0xffffff1c │ │ │ │ + subseq r9, sp, r4, lsl r3 │ │ │ │ + subseq r6, fp, ip, ror lr │ │ │ │ + ldrsbeq r9, [sp], #-42 @ 0xffffffd6 │ │ │ │ + subseq r9, sp, ip, lsr #5 │ │ │ │ + subseq r6, fp, r4, lsl lr │ │ │ │ + @ instruction: 0x005d9292 │ │ │ │ + rsbeq r4, r1, r6, asr #18 │ │ │ │ + subseq r6, fp, r2, ror #27 │ │ │ │ + subseq r9, sp, r0, ror #4 │ │ │ │ + rsbeq r4, r1, r4, lsl r9 │ │ │ │ + ldrheq r6, [fp], #-208 @ 0xffffff30 │ │ │ │ + subseq r9, sp, lr, lsr #4 │ │ │ │ + @ instruction: 0x005b6d96 │ │ │ │ + subseq r9, sp, ip, ror #3 │ │ │ │ + subseq r6, fp, r2, asr sp │ │ │ │ + subseq r9, sp, lr, asr #3 │ │ │ │ + subseq r6, fp, r4, lsr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ andshi pc, r0, #14614528 @ 0xdf0000 │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrbtmi r4, [r8], #1682 @ 0x692 │ │ │ │ @@ -553000,33 +553000,33 @@ │ │ │ │ ldc2l 5, cr15, [sl], #-928 @ 0xfffffc60 │ │ │ │ ldmdami r6, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf5e8300c │ │ │ │ ldmdami r4, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5e84478 │ │ │ │ str pc, [r7, pc, ror #24]! │ │ │ │ - subseq r9, sp, r2, ror r0 │ │ │ │ - subseq r8, sp, r4, ror #31 │ │ │ │ - subseq r8, sp, lr, ror #30 │ │ │ │ - subseq r8, sp, r0, asr #30 │ │ │ │ - strdeq r4, [r1], #-86 @ 0xffffffaa @ │ │ │ │ - subseq r8, sp, sl, lsr #30 │ │ │ │ - @ instruction: 0x005b6a90 │ │ │ │ - subseq r8, sp, r6, lsl #30 │ │ │ │ - strhteq r4, [r1], #-92 @ 0xffffffa4 │ │ │ │ - subseq r8, sp, lr, ror #29 │ │ │ │ - rsbeq r4, r1, r4, lsr #11 │ │ │ │ - ldrsbeq r8, [sp], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r4, r1, ip, lsl #11 │ │ │ │ - subseq r8, sp, r0, asr #29 │ │ │ │ - rsbeq r4, r1, r6, ror r5 │ │ │ │ - subseq r8, sp, r8, lsr #29 │ │ │ │ - rsbeq r4, r1, lr, asr r5 │ │ │ │ - @ instruction: 0x005d8e92 │ │ │ │ - rsbeq r4, r1, r8, asr #10 │ │ │ │ + subseq r9, sp, r6, ror r0 │ │ │ │ + subseq r8, sp, r8, ror #31 │ │ │ │ + subseq r8, sp, r2, ror pc │ │ │ │ + subseq r8, sp, r4, asr #30 │ │ │ │ + strdeq r4, [r1], #-90 @ 0xffffffa6 @ │ │ │ │ + subseq r8, sp, lr, lsr #30 │ │ │ │ + @ instruction: 0x005b6a94 │ │ │ │ + subseq r8, sp, sl, lsl #30 │ │ │ │ + rsbeq r4, r1, r0, asr #11 │ │ │ │ + ldrsheq r8, [sp], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r4, r1, r8, lsr #11 │ │ │ │ + ldrsbeq r8, [sp], #-234 @ 0xffffff16 │ │ │ │ + mlseq r1, r0, r5, r4 │ │ │ │ + subseq r8, sp, r4, asr #29 │ │ │ │ + rsbeq r4, r1, sl, ror r5 │ │ │ │ + subseq r8, sp, ip, lsr #29 │ │ │ │ + rsbeq r4, r1, r2, ror #10 │ │ │ │ + @ instruction: 0x005d8e96 │ │ │ │ + rsbeq r4, r1, ip, asr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r7, lsl #16 │ │ │ │ ldmvs ip!, {r7, r9, sl, lr} │ │ │ │ blvs fe9895cc │ │ │ │ @@ -553311,17 +553311,17 @@ │ │ │ │ @ instruction: 0xf5e55450 │ │ │ │ @ instruction: 0x4633faf1 │ │ │ │ strbmi r2, [r1], -ip, lsl #4 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ blx ffced0e0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - subseq r8, sp, r6, ror #27 │ │ │ │ - subseq r8, sp, ip, ror #24 │ │ │ │ - subseq r8, sp, ip, lsr #20 │ │ │ │ + subseq r8, sp, sl, ror #27 │ │ │ │ + subseq r8, sp, r0, ror ip │ │ │ │ + subseq r8, sp, r0, lsr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4693b09d │ │ │ │ blcs fe26dcf4 │ │ │ │ @ instruction: 0xf8df461f │ │ │ │ @@ -554058,18 +554058,18 @@ │ │ │ │ bls 41710c │ │ │ │ movwls r3, #37633 @ 0x9301 │ │ │ │ addmi r3, r3, #20, 4 @ 0x40000001 │ │ │ │ @ instruction: 0xf6ff9207 │ │ │ │ sasx sl, r6, r1 │ │ │ │ mlseq r6, r0, r0, pc @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x005d8898 │ │ │ │ + @ instruction: 0x005d889c │ │ │ │ rsbeq lr, r6, sl, lsr #17 │ │ │ │ - subseq r8, sp, r4, asr #2 │ │ │ │ - subseq r8, sp, ip, rrx │ │ │ │ + subseq r8, sp, r8, asr #2 │ │ │ │ + subseq r8, sp, r0, ror r0 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8dd465e │ │ │ │ pkhbtmi ip, fp, r4 │ │ │ │ ldmvs r2, {r0, r1, r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf000455a │ │ │ │ @ instruction: 0x9605847e │ │ │ │ subseq pc, r0, #-2147483607 @ 0x80000029 │ │ │ │ @@ -554910,89 +554910,89 @@ │ │ │ │ tstpcs sl, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 5, cr15, [sl], {230} @ 0xe6 │ │ │ │ ldrtmi r4, [r1], -sp, asr #16 │ │ │ │ @ instruction: 0xf5e64478 │ │ │ │ strb pc, [r3, -r5, lsl #27]! @ │ │ │ │ b 66e9d0 │ │ │ │ - subseq r7, sp, r2, lsr #25 │ │ │ │ - subseq r7, sp, r4, ror #24 │ │ │ │ - subseq r7, sp, r0, asr #23 │ │ │ │ - subseq r7, sp, ip, lsl fp │ │ │ │ - subseq r7, sp, ip, ror #21 │ │ │ │ - subseq r7, sp, r2, lsl #17 │ │ │ │ - subseq r7, sp, r0, lsr #16 │ │ │ │ - ldrsbeq r7, [sp], #-122 @ 0xffffff86 │ │ │ │ - subseq r7, sp, r6, lsr #13 │ │ │ │ - subseq r5, fp, sl, lsl #4 │ │ │ │ - subseq r7, sp, r4, asr #12 │ │ │ │ - subseq r7, sp, sl, ror r5 │ │ │ │ - rsbeq r2, r1, lr, lsr #24 │ │ │ │ - subseq r7, sp, r0, ror #10 │ │ │ │ - subseq r5, fp, r4, asr #1 │ │ │ │ - subseq r7, sp, lr, lsr r5 │ │ │ │ - subseq r5, fp, r4, lsr #1 │ │ │ │ - subseq r7, sp, lr, lsl r5 │ │ │ │ - ldrdeq r2, [r1], #-178 @ 0xffffff4e @ │ │ │ │ - subseq r7, sp, r4, lsl #10 │ │ │ │ - strhteq r2, [r1], #-184 @ 0xffffff48 │ │ │ │ - subseq r7, sp, sl, ror #9 │ │ │ │ - mlseq r1, lr, fp, r2 │ │ │ │ - subseq r7, sp, r8, asr #9 │ │ │ │ - rsbeq r2, r1, ip, ror fp │ │ │ │ - subseq r7, sp, lr, lsr #9 │ │ │ │ - subseq r5, fp, r2, lsl r0 │ │ │ │ - subseq r7, sp, r2, lsl #7 │ │ │ │ - subseq r4, fp, sl, ror #29 │ │ │ │ - subseq r7, sp, r6, ror #6 │ │ │ │ - subseq r4, fp, ip, asr #29 │ │ │ │ - subseq r7, sp, ip, asr #6 │ │ │ │ - ldrheq r4, [fp], #-228 @ 0xffffff1c │ │ │ │ - subseq r7, sp, r2, lsr r3 │ │ │ │ - rsbeq r2, r1, r8, ror #19 │ │ │ │ - subseq r7, sp, ip, lsl r3 │ │ │ │ - subseq r4, fp, r2, lsl #29 │ │ │ │ - subseq r7, sp, r0, lsl #6 │ │ │ │ - subseq r4, fp, r8, ror #28 │ │ │ │ - ldrsbeq r7, [sp], #-46 @ 0xffffffd2 │ │ │ │ - mlseq r1, r4, r9, r2 │ │ │ │ - subseq r7, sp, r8, asr #5 │ │ │ │ - rsbeq r2, r1, ip, ror r9 │ │ │ │ - subseq r4, fp, r8, lsl lr │ │ │ │ - @ instruction: 0x005d7296 │ │ │ │ - ldrsheq r4, [fp], #-222 @ 0xffffff22 │ │ │ │ - subseq r7, sp, r6, ror r2 │ │ │ │ - rsbeq r2, r1, sl, lsr #18 │ │ │ │ - subseq r4, fp, r2, asr #27 │ │ │ │ - subseq r7, sp, r0, asr #4 │ │ │ │ - strdeq r2, [r1], #-134 @ 0xffffff7a @ │ │ │ │ - subseq r7, sp, sl, lsr #4 │ │ │ │ - rsbeq r2, r1, r0, ror #17 │ │ │ │ - ldrsheq r7, [sp], #-22 @ 0xffffffea │ │ │ │ - subseq r4, fp, lr, asr sp │ │ │ │ - ldrsbeq r7, [sp], #-20 @ 0xffffffec │ │ │ │ - rsbeq r2, r1, sl, lsl #17 │ │ │ │ - ldrheq r7, [sp], #-22 @ 0xffffffea │ │ │ │ - subseq r4, fp, lr, lsl sp │ │ │ │ - @ instruction: 0x005d719e │ │ │ │ - rsbeq r2, r1, r4, asr r8 │ │ │ │ - subseq r7, sp, r8, lsl #3 │ │ │ │ - rsbeq r2, r1, lr, lsr r8 │ │ │ │ - subseq r7, sp, r2, ror r1 │ │ │ │ - rsbeq r2, r1, r8, lsr #16 │ │ │ │ - subseq r7, sp, lr, lsr r1 │ │ │ │ - subseq r7, sp, lr, lsr #2 │ │ │ │ - rsbeq r2, r1, r2, ror #15 │ │ │ │ - subseq r4, fp, lr, ror ip │ │ │ │ - ldrsheq r7, [sp], #-14 │ │ │ │ - strhteq r2, [r1], #-116 @ 0xffffff8c │ │ │ │ - subseq r7, sp, r6, ror #1 │ │ │ │ - subseq r4, fp, lr, asr #24 │ │ │ │ - subseq r7, sp, r0, asr #1 │ │ │ │ - subseq r4, fp, r8, lsr #24 │ │ │ │ + subseq r7, sp, r6, lsr #25 │ │ │ │ + subseq r7, sp, r8, ror #24 │ │ │ │ + subseq r7, sp, r4, asr #23 │ │ │ │ + subseq r7, sp, r0, lsr #22 │ │ │ │ + ldrsheq r7, [sp], #-160 @ 0xffffff60 │ │ │ │ + subseq r7, sp, r6, lsl #17 │ │ │ │ + subseq r7, sp, r4, lsr #16 │ │ │ │ + ldrsbeq r7, [sp], #-126 @ 0xffffff82 │ │ │ │ + subseq r7, sp, sl, lsr #13 │ │ │ │ + subseq r5, fp, lr, lsl #4 │ │ │ │ + subseq r7, sp, r8, asr #12 │ │ │ │ + subseq r7, sp, lr, ror r5 │ │ │ │ + rsbeq r2, r1, r2, lsr ip │ │ │ │ + subseq r7, sp, r4, ror #10 │ │ │ │ + subseq r5, fp, r8, asr #1 │ │ │ │ + subseq r7, sp, r2, asr #10 │ │ │ │ + subseq r5, fp, r8, lsr #1 │ │ │ │ + subseq r7, sp, r2, lsr #10 │ │ │ │ + ldrdeq r2, [r1], #-182 @ 0xffffff4a @ │ │ │ │ + subseq r7, sp, r8, lsl #10 │ │ │ │ + strhteq r2, [r1], #-188 @ 0xffffff44 │ │ │ │ + subseq r7, sp, lr, ror #9 │ │ │ │ + rsbeq r2, r1, r2, lsr #23 │ │ │ │ + subseq r7, sp, ip, asr #9 │ │ │ │ + rsbeq r2, r1, r0, lsl #23 │ │ │ │ + ldrheq r7, [sp], #-66 @ 0xffffffbe │ │ │ │ + subseq r5, fp, r6, lsl r0 │ │ │ │ + subseq r7, sp, r6, lsl #7 │ │ │ │ + subseq r4, fp, lr, ror #29 │ │ │ │ + subseq r7, sp, sl, ror #6 │ │ │ │ + ldrsbeq r4, [fp], #-224 @ 0xffffff20 │ │ │ │ + subseq r7, sp, r0, asr r3 │ │ │ │ + ldrheq r4, [fp], #-232 @ 0xffffff18 │ │ │ │ + subseq r7, sp, r6, lsr r3 │ │ │ │ + rsbeq r2, r1, ip, ror #19 │ │ │ │ + subseq r7, sp, r0, lsr #6 │ │ │ │ + subseq r4, fp, r6, lsl #29 │ │ │ │ + subseq r7, sp, r4, lsl #6 │ │ │ │ + subseq r4, fp, ip, ror #28 │ │ │ │ + subseq r7, sp, r2, ror #5 │ │ │ │ + mlseq r1, r8, r9, r2 │ │ │ │ + subseq r7, sp, ip, asr #5 │ │ │ │ + rsbeq r2, r1, r0, lsl #19 │ │ │ │ + subseq r4, fp, ip, lsl lr │ │ │ │ + @ instruction: 0x005d729a │ │ │ │ + subseq r4, fp, r2, lsl #28 │ │ │ │ + subseq r7, sp, sl, ror r2 │ │ │ │ + rsbeq r2, r1, lr, lsr #18 │ │ │ │ + subseq r4, fp, r6, asr #27 │ │ │ │ + subseq r7, sp, r4, asr #4 │ │ │ │ + strdeq r2, [r1], #-138 @ 0xffffff76 @ │ │ │ │ + subseq r7, sp, lr, lsr #4 │ │ │ │ + rsbeq r2, r1, r4, ror #17 │ │ │ │ + ldrsheq r7, [sp], #-26 @ 0xffffffe6 │ │ │ │ + subseq r4, fp, r2, ror #26 │ │ │ │ + ldrsbeq r7, [sp], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq r2, r1, lr, lsl #17 │ │ │ │ + ldrheq r7, [sp], #-26 @ 0xffffffe6 │ │ │ │ + subseq r4, fp, r2, lsr #26 │ │ │ │ + subseq r7, sp, r2, lsr #3 │ │ │ │ + rsbeq r2, r1, r8, asr r8 │ │ │ │ + subseq r7, sp, ip, lsl #3 │ │ │ │ + rsbeq r2, r1, r2, asr #16 │ │ │ │ + subseq r7, sp, r6, ror r1 │ │ │ │ + rsbeq r2, r1, ip, lsr #16 │ │ │ │ + subseq r7, sp, r2, asr #2 │ │ │ │ + subseq r7, sp, r2, lsr r1 │ │ │ │ + rsbeq r2, r1, r6, ror #15 │ │ │ │ + subseq r4, fp, r2, lsl #25 │ │ │ │ + subseq r7, sp, r2, lsl #2 │ │ │ │ + strhteq r2, [r1], #-120 @ 0xffffff88 │ │ │ │ + subseq r7, sp, sl, ror #1 │ │ │ │ + subseq r4, fp, r2, asr ip │ │ │ │ + subseq r7, sp, r4, asr #1 │ │ │ │ + subseq r4, fp, ip, lsr #24 │ │ │ │ andls sl, r1, r6, lsl sl │ │ │ │ ldrbmi r9, [r3], -r3, lsl #4 │ │ │ │ ldrbmi sl, [r9], -pc, lsl #20 │ │ │ │ strtmi r9, [r8], -r2, lsl #4 │ │ │ │ @ instruction: 0xf8cd9a0e │ │ │ │ strls r9, [pc], -r0 │ │ │ │ @ instruction: 0xf7f59616 │ │ │ │ @@ -555026,16 +555026,16 @@ │ │ │ │ @ instruction: 0xf6414806 │ │ │ │ ldrbtmi r2, [r8], #-299 @ 0xfffffed5 │ │ │ │ @ instruction: 0xf5e6300c │ │ │ │ stmdami r4, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ ldc2 5, cr15, [ip], {230} @ 0xe6 │ │ │ │ svclt 0x0000e67a │ │ │ │ - subseq r6, sp, lr, ror #29 │ │ │ │ - subseq r4, fp, r6, asr sl │ │ │ │ + ldrsheq r6, [sp], #-226 @ 0xffffff1e │ │ │ │ + subseq r4, fp, sl, asr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4690b09d │ │ │ │ blcs ff96f7bc │ │ │ │ @ instruction: 0xf8df461c │ │ │ │ @@ -555795,16 +555795,16 @@ │ │ │ │ stmdavc sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d89706 │ │ │ │ blcs 23e054 │ │ │ │ strhi pc, [r4, #704]! @ 0x2c0 │ │ │ │ smmla r7, pc, r6, r4 @ │ │ │ │ rsbeq sp, r6, r8, asr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r6, sp, lr, asr #27 │ │ │ │ - ldrsheq r6, [sp], #-106 @ 0xffffff96 │ │ │ │ + ldrsbeq r6, [sp], #-210 @ 0xffffff2e │ │ │ │ + ldrsheq r6, [sp], #-110 @ 0xffffff92 │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0xf8c82303 │ │ │ │ movwcs r3, #12 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ ldrdne pc, [ip], -fp │ │ │ │ @ instruction: 0xdd102900 │ │ │ │ @ instruction: 0xf8db2314 │ │ │ │ @@ -556561,40 +556561,40 @@ │ │ │ │ stccs 3, cr2, [r0, #-4] │ │ │ │ strbmi sp, [r3, #-236]! @ 0xffffff14 │ │ │ │ movwcs sp, #12522 @ 0x30ea │ │ │ │ @ instruction: 0xf7ff60e3 │ │ │ │ svclt 0x0000ba12 │ │ │ │ rsbeq ip, r6, ip, lsl #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbeq r6, [sp], #-24 @ 0xffffffe8 │ │ │ │ - subseq r6, sp, r0, lsl #3 │ │ │ │ - subseq r6, sp, r0, asr #2 │ │ │ │ - subseq r6, sp, lr, ror #1 │ │ │ │ - ldrheq r6, [sp], #-2 │ │ │ │ - subseq r6, sp, r4, ror r0 │ │ │ │ - @ instruction: 0x005d5e9c │ │ │ │ - subseq r5, sp, sl, ror #27 │ │ │ │ - ldrheq r5, [sp], #-196 @ 0xffffff3c │ │ │ │ - subseq r5, sp, r0, ror ip │ │ │ │ - subseq r5, sp, r2, lsr ip │ │ │ │ - ldrsheq r5, [sp], #-180 @ 0xffffff4c │ │ │ │ - subseq r5, sp, r8, asr #23 │ │ │ │ - subseq r5, sp, r2, lsl fp │ │ │ │ - ldrsbeq r5, [sp], #-170 @ 0xffffff56 │ │ │ │ - subseq r5, sp, r8, lsl #21 │ │ │ │ - subseq r5, sp, r2, lsr sl │ │ │ │ - subseq r5, sp, r8, ror #19 │ │ │ │ - subseq r5, sp, r8, lsl #19 │ │ │ │ - @ instruction: 0x005d589a │ │ │ │ - subseq r3, fp, r0, lsl #8 │ │ │ │ - subseq r5, sp, ip, ror r8 │ │ │ │ - subseq r3, fp, r2, ror #7 │ │ │ │ - subseq r5, sp, r2, ror #16 │ │ │ │ - subseq r3, fp, sl, asr #7 │ │ │ │ - subseq r5, sp, r4, asr r7 │ │ │ │ + ldrsbeq r6, [sp], #-28 @ 0xffffffe4 │ │ │ │ + subseq r6, sp, r4, lsl #3 │ │ │ │ + subseq r6, sp, r4, asr #2 │ │ │ │ + ldrsheq r6, [sp], #-2 │ │ │ │ + ldrheq r6, [sp], #-6 │ │ │ │ + subseq r6, sp, r8, ror r0 │ │ │ │ + subseq r5, sp, r0, lsr #29 │ │ │ │ + subseq r5, sp, lr, ror #27 │ │ │ │ + ldrheq r5, [sp], #-200 @ 0xffffff38 │ │ │ │ + subseq r5, sp, r4, ror ip │ │ │ │ + subseq r5, sp, r6, lsr ip │ │ │ │ + ldrsheq r5, [sp], #-184 @ 0xffffff48 │ │ │ │ + subseq r5, sp, ip, asr #23 │ │ │ │ + subseq r5, sp, r6, lsl fp │ │ │ │ + ldrsbeq r5, [sp], #-174 @ 0xffffff52 │ │ │ │ + subseq r5, sp, ip, lsl #21 │ │ │ │ + subseq r5, sp, r6, lsr sl │ │ │ │ + subseq r5, sp, ip, ror #19 │ │ │ │ + subseq r5, sp, ip, lsl #19 │ │ │ │ + @ instruction: 0x005d589e │ │ │ │ + subseq r3, fp, r4, lsl #8 │ │ │ │ + subseq r5, sp, r0, lsl #17 │ │ │ │ + subseq r3, fp, r6, ror #7 │ │ │ │ + subseq r5, sp, r6, ror #16 │ │ │ │ + subseq r3, fp, lr, asr #7 │ │ │ │ + subseq r5, sp, r8, asr r7 │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ @ instruction: 0x46204651 │ │ │ │ ldrbcc pc, [pc, #79]! @ 232cdf @ │ │ │ │ ldrpl lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ movwcs r6, #2138 @ 0x85a │ │ │ │ blge 6978f0 │ │ │ │ ldrls r9, [r4, #-1299] @ 0xfffffaed │ │ │ │ @@ -556998,97 +556998,97 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ mvnsvc pc, r0, asr #4 │ │ │ │ ldc2l 5, cr15, [sl], #-912 @ 0xfffffc70 │ │ │ │ @ instruction: 0xf04f4855 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 5, cr15, [r4, #-912]! @ 0xfffffc70 │ │ │ │ bllt ff2b12ec │ │ │ │ - subseq r5, sp, r4, ror #10 │ │ │ │ - rsbeq r0, r1, r8, lsl ip │ │ │ │ - subseq r5, sp, sl, asr #10 │ │ │ │ - subseq r3, fp, lr, lsr #1 │ │ │ │ - subseq r5, sp, r8, lsr #10 │ │ │ │ - subseq r3, fp, lr, lsl #1 │ │ │ │ - subseq r5, sp, sl, lsl #10 │ │ │ │ - strhteq r0, [r1], #-190 @ 0xffffff42 │ │ │ │ - ldrsheq r5, [sp], #-64 @ 0xffffffc0 │ │ │ │ - subseq r3, fp, r4, asr r0 │ │ │ │ - ldrsbeq r5, [sp], #-66 @ 0xffffffbe │ │ │ │ - rsbeq r0, r1, r6, lsl #23 │ │ │ │ - ldrheq r5, [sp], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq r0, r1, ip, ror #22 │ │ │ │ - @ instruction: 0x005d549e │ │ │ │ - rsbeq r0, r1, r2, asr fp │ │ │ │ - subseq r5, sp, r4, asr #8 │ │ │ │ - subseq r2, fp, sl, lsr #31 │ │ │ │ - subseq r5, sp, sl, lsl #8 │ │ │ │ - ldrsheq r5, [sp], #-54 @ 0xffffffca │ │ │ │ - rsbeq r0, r1, sl, lsr #21 │ │ │ │ - ldrsbeq r5, [sp], #-60 @ 0xffffffc4 │ │ │ │ - subseq r2, fp, r0, asr #30 │ │ │ │ - ldrheq r5, [sp], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq r0, r1, ip, ror #20 │ │ │ │ - @ instruction: 0x005d539e │ │ │ │ - subseq r2, fp, r4, lsl #30 │ │ │ │ - subseq r5, sp, r4, lsl #7 │ │ │ │ - rsbeq r0, r1, sl, lsr sl │ │ │ │ - subseq r5, sp, lr, ror #6 │ │ │ │ - rsbeq r0, r1, r4, lsr #20 │ │ │ │ - subseq r5, sp, r8, asr r3 │ │ │ │ - rsbeq r0, r1, lr, lsl #20 │ │ │ │ - subseq r5, sp, r2, asr #6 │ │ │ │ - strdeq r0, [r1], #-152 @ 0xffffff68 @ │ │ │ │ - subseq r5, sp, ip, lsr #6 │ │ │ │ - rsbeq r0, r1, r2, ror #19 │ │ │ │ - subseq r5, sp, r6, lsl r3 │ │ │ │ - rsbeq r0, r1, sl, asr #19 │ │ │ │ - subseq r2, fp, r6, ror #28 │ │ │ │ - subseq r5, sp, r6, ror #5 │ │ │ │ - mlseq r1, ip, r9, r0 │ │ │ │ - subseq r5, sp, lr, asr #5 │ │ │ │ - subseq r2, fp, r6, lsr lr │ │ │ │ - ldrheq r5, [sp], #-36 @ 0xffffffdc │ │ │ │ - subseq r2, fp, ip, lsl lr │ │ │ │ - subseq r5, sp, lr, ror r2 │ │ │ │ - subseq r2, fp, r6, ror #27 │ │ │ │ - ldrsbeq r5, [sp], #-30 @ 0xffffffe2 │ │ │ │ - subseq r2, fp, r6, asr #26 │ │ │ │ - subseq r5, sp, r6, asr #3 │ │ │ │ - rsbeq r0, r1, ip, ror r8 │ │ │ │ - ldrheq r5, [sp], #-16 │ │ │ │ - rsbeq r0, r1, r6, ror #16 │ │ │ │ - @ instruction: 0x005d519a │ │ │ │ - rsbeq r0, r1, r0, asr r8 │ │ │ │ - subseq r5, sp, r4, lsl #3 │ │ │ │ - rsbeq r0, r1, sl, lsr r8 │ │ │ │ - subseq r5, sp, r8, ror #2 │ │ │ │ - rsbeq r0, r1, ip, lsl r8 │ │ │ │ - ldrheq r2, [fp], #-200 @ 0xffffff38 │ │ │ │ - subseq r5, sp, r6, lsr r1 │ │ │ │ - rsbeq r0, r1, ip, ror #15 │ │ │ │ - subseq r5, sp, r0, lsr #2 │ │ │ │ - ldrdeq r0, [r1], #-118 @ 0xffffff8a @ │ │ │ │ - subseq r5, sp, sl, lsl #2 │ │ │ │ - strhteq r0, [r1], #-126 @ 0xffffff82 │ │ │ │ - subseq r2, fp, sl, asr ip │ │ │ │ - ldrsbeq r5, [sp], #-4 │ │ │ │ - subseq r2, fp, ip, lsr ip │ │ │ │ - subseq r5, sp, ip, lsr #1 │ │ │ │ - subseq r2, fp, r4, lsl ip │ │ │ │ - @ instruction: 0x005d5094 │ │ │ │ - rsbeq r0, r1, sl, asr #14 │ │ │ │ - subseq r5, sp, lr, ror r0 │ │ │ │ - rsbeq r0, r1, r4, lsr r7 │ │ │ │ - subseq r5, sp, r6, rrx │ │ │ │ - subseq r2, fp, ip, asr #23 │ │ │ │ - subseq r5, sp, ip, asr #32 │ │ │ │ - rsbeq r0, r1, r2, lsl #14 │ │ │ │ - subseq r5, sp, r6, lsr r0 │ │ │ │ - rsbeq r0, r1, sl, ror #13 │ │ │ │ - subseq r2, fp, r6, lsl #23 │ │ │ │ + subseq r5, sp, r8, ror #10 │ │ │ │ + rsbeq r0, r1, ip, lsl ip │ │ │ │ + subseq r5, sp, lr, asr #10 │ │ │ │ + ldrheq r3, [fp], #-2 │ │ │ │ + subseq r5, sp, ip, lsr #10 │ │ │ │ + @ instruction: 0x005b3092 │ │ │ │ + subseq r5, sp, lr, lsl #10 │ │ │ │ + rsbeq r0, r1, r2, asr #23 │ │ │ │ + ldrsheq r5, [sp], #-68 @ 0xffffffbc │ │ │ │ + subseq r3, fp, r8, asr r0 │ │ │ │ + ldrsbeq r5, [sp], #-70 @ 0xffffffba │ │ │ │ + rsbeq r0, r1, sl, lsl #23 │ │ │ │ + ldrheq r5, [sp], #-76 @ 0xffffffb4 │ │ │ │ + rsbeq r0, r1, r0, ror fp │ │ │ │ + subseq r5, sp, r2, lsr #9 │ │ │ │ + rsbeq r0, r1, r6, asr fp │ │ │ │ + subseq r5, sp, r8, asr #8 │ │ │ │ + subseq r2, fp, lr, lsr #31 │ │ │ │ + subseq r5, sp, lr, lsl #8 │ │ │ │ + ldrsheq r5, [sp], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq r0, r1, lr, lsr #21 │ │ │ │ + subseq r5, sp, r0, ror #7 │ │ │ │ + subseq r2, fp, r4, asr #30 │ │ │ │ + ldrheq r5, [sp], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq r0, r1, r0, ror sl │ │ │ │ + subseq r5, sp, r2, lsr #7 │ │ │ │ + subseq r2, fp, r8, lsl #30 │ │ │ │ + subseq r5, sp, r8, lsl #7 │ │ │ │ + rsbeq r0, r1, lr, lsr sl │ │ │ │ + subseq r5, sp, r2, ror r3 │ │ │ │ + rsbeq r0, r1, r8, lsr #20 │ │ │ │ + subseq r5, sp, ip, asr r3 │ │ │ │ + rsbeq r0, r1, r2, lsl sl │ │ │ │ + subseq r5, sp, r6, asr #6 │ │ │ │ + strdeq r0, [r1], #-156 @ 0xffffff64 @ │ │ │ │ + subseq r5, sp, r0, lsr r3 │ │ │ │ + rsbeq r0, r1, r6, ror #19 │ │ │ │ + subseq r5, sp, sl, lsl r3 │ │ │ │ + rsbeq r0, r1, lr, asr #19 │ │ │ │ + subseq r2, fp, sl, ror #28 │ │ │ │ + subseq r5, sp, sl, ror #5 │ │ │ │ + rsbeq r0, r1, r0, lsr #19 │ │ │ │ + ldrsbeq r5, [sp], #-34 @ 0xffffffde │ │ │ │ + subseq r2, fp, sl, lsr lr │ │ │ │ + ldrheq r5, [sp], #-40 @ 0xffffffd8 │ │ │ │ + subseq r2, fp, r0, lsr #28 │ │ │ │ + subseq r5, sp, r2, lsl #5 │ │ │ │ + subseq r2, fp, sl, ror #27 │ │ │ │ + subseq r5, sp, r2, ror #3 │ │ │ │ + subseq r2, fp, sl, asr #26 │ │ │ │ + subseq r5, sp, sl, asr #3 │ │ │ │ + rsbeq r0, r1, r0, lsl #17 │ │ │ │ + ldrheq r5, [sp], #-20 @ 0xffffffec │ │ │ │ + rsbeq r0, r1, sl, ror #16 │ │ │ │ + @ instruction: 0x005d519e │ │ │ │ + rsbeq r0, r1, r4, asr r8 │ │ │ │ + subseq r5, sp, r8, lsl #3 │ │ │ │ + rsbeq r0, r1, lr, lsr r8 │ │ │ │ + subseq r5, sp, ip, ror #2 │ │ │ │ + rsbeq r0, r1, r0, lsr #16 │ │ │ │ + ldrheq r2, [fp], #-204 @ 0xffffff34 │ │ │ │ + subseq r5, sp, sl, lsr r1 │ │ │ │ + strdeq r0, [r1], #-112 @ 0xffffff90 @ │ │ │ │ + subseq r5, sp, r4, lsr #2 │ │ │ │ + ldrdeq r0, [r1], #-122 @ 0xffffff86 @ │ │ │ │ + subseq r5, sp, lr, lsl #2 │ │ │ │ + rsbeq r0, r1, r2, asr #15 │ │ │ │ + subseq r2, fp, lr, asr ip │ │ │ │ + ldrsbeq r5, [sp], #-8 │ │ │ │ + subseq r2, fp, r0, asr #24 │ │ │ │ + ldrheq r5, [sp], #-0 │ │ │ │ + subseq r2, fp, r8, lsl ip │ │ │ │ + @ instruction: 0x005d5098 │ │ │ │ + rsbeq r0, r1, lr, asr #14 │ │ │ │ + subseq r5, sp, r2, lsl #1 │ │ │ │ + rsbeq r0, r1, r8, lsr r7 │ │ │ │ + subseq r5, sp, sl, rrx │ │ │ │ + ldrsbeq r2, [fp], #-176 @ 0xffffff50 │ │ │ │ + subseq r5, sp, r0, asr r0 │ │ │ │ + rsbeq r0, r1, r6, lsl #14 │ │ │ │ + subseq r5, sp, sl, lsr r0 │ │ │ │ + rsbeq r0, r1, lr, ror #13 │ │ │ │ + subseq r2, fp, sl, lsl #23 │ │ │ │ bvs ff90d44c │ │ │ │ eoreq pc, r1, r3, asr r8 @ │ │ │ │ svceq 0x00c043c0 │ │ │ │ svclt 0x00004770 │ │ │ │ blvs 190d45c │ │ │ │ eoreq pc, r1, r3, asr r8 @ │ │ │ │ svceq 0x00c043c0 │ │ │ │ @@ -557603,21 +557603,21 @@ │ │ │ │ @ instruction: 0x4620a919 │ │ │ │ @ instruction: 0x13b8f640 │ │ │ │ @ instruction: 0xf8c6f5e3 │ │ │ │ @ instruction: 0xf5dde519 │ │ │ │ svclt 0x0000ed0c │ │ │ │ ldrdeq fp, [r6], #-76 @ 0xffffffb4 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r4, sp, ip, ror #26 │ │ │ │ - ldrsheq r4, [sp], #-206 @ 0xffffff32 │ │ │ │ + subseq r4, sp, r0, ror sp │ │ │ │ + subseq r4, sp, r2, lsl #26 │ │ │ │ rsbeq fp, r6, ip, ror r3 │ │ │ │ - subseq r4, sp, r0, ror sl │ │ │ │ - subseq r4, sp, r2, lsl #20 │ │ │ │ - subseq r4, sp, r4, asr r9 │ │ │ │ - subseq r4, sp, lr, asr #14 │ │ │ │ + subseq r4, sp, r4, ror sl │ │ │ │ + subseq r4, sp, r6, lsl #20 │ │ │ │ + subseq r4, sp, r8, asr r9 │ │ │ │ + subseq r4, sp, r2, asr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldmdbpl r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @ instruction: 0x46894978 │ │ │ │ @@ -558223,38 +558223,38 @@ │ │ │ │ ldrbtmi r4, [r8], #-2077 @ 0xfffff7e3 │ │ │ │ blx fecf1d8e │ │ │ │ @ instruction: 0xf5dde7e5 │ │ │ │ ldccc 8, cr14, [r0], {54} @ 0x36 │ │ │ │ svclt 0x0000e460 │ │ │ │ rsbeq sl, r6, r4, ror sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r4, sp, r2, lsl r6 │ │ │ │ - subseq r2, fp, r8, ror r1 │ │ │ │ + subseq r4, sp, r6, lsl r6 │ │ │ │ + subseq r2, fp, ip, ror r1 │ │ │ │ rsbeq sl, r6, lr, lsl #26 │ │ │ │ - ldrheq r4, [sp], #-80 @ 0xffffffb0 │ │ │ │ - subseq r4, sp, r0, lsl #11 │ │ │ │ - subseq r4, sp, r0, lsl #10 │ │ │ │ - ldrsbeq r4, [sp], #-40 @ 0xffffffd8 │ │ │ │ - subseq r4, sp, r4, ror #5 │ │ │ │ - subseq r3, sp, r6, lsr lr │ │ │ │ - @ instruction: 0x005b199e │ │ │ │ - subseq r3, sp, r4, ror #27 │ │ │ │ - subseq r1, fp, ip, asr #18 │ │ │ │ - subseq r3, sp, r6, lsr #27 │ │ │ │ - subseq r1, fp, lr, lsl #18 │ │ │ │ - subseq r3, sp, r8, lsl #27 │ │ │ │ - ldrsheq r1, [fp], #-128 @ 0xffffff80 │ │ │ │ - subseq r3, sp, r6, ror #26 │ │ │ │ - subseq r1, fp, lr, asr #17 │ │ │ │ - subseq r3, sp, sl, lsr sp │ │ │ │ - strdeq pc, [r0], #-48 @ 0xffffffd0 @ │ │ │ │ - subseq r3, sp, lr, lsl sp │ │ │ │ - ldrdeq pc, [r0], #-52 @ 0xffffffcc @ │ │ │ │ - subseq r3, sp, r8, lsl #26 │ │ │ │ - strhteq pc, [r0], #-62 @ 0xffffffc2 @ │ │ │ │ + ldrheq r4, [sp], #-84 @ 0xffffffac │ │ │ │ + subseq r4, sp, r4, lsl #11 │ │ │ │ + subseq r4, sp, r4, lsl #10 │ │ │ │ + ldrsbeq r4, [sp], #-44 @ 0xffffffd4 │ │ │ │ + subseq r4, sp, r8, ror #5 │ │ │ │ + subseq r3, sp, sl, lsr lr │ │ │ │ + subseq r1, fp, r2, lsr #19 │ │ │ │ + subseq r3, sp, r8, ror #27 │ │ │ │ + subseq r1, fp, r0, asr r9 │ │ │ │ + subseq r3, sp, sl, lsr #27 │ │ │ │ + subseq r1, fp, r2, lsl r9 │ │ │ │ + subseq r3, sp, ip, lsl #27 │ │ │ │ + ldrsheq r1, [fp], #-132 @ 0xffffff7c │ │ │ │ + subseq r3, sp, sl, ror #26 │ │ │ │ + ldrsbeq r1, [fp], #-130 @ 0xffffff7e │ │ │ │ + subseq r3, sp, lr, lsr sp │ │ │ │ + strdeq pc, [r0], #-52 @ 0xffffffcc @ │ │ │ │ + subseq r3, sp, r2, lsr #26 │ │ │ │ + ldrdeq pc, [r0], #-56 @ 0xffffffc8 @ │ │ │ │ + subseq r3, sp, ip, lsl #26 │ │ │ │ + rsbeq pc, r0, r2, asr #7 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi fe6860d4 │ │ │ │ umulllt r4, r7, r1, fp │ │ │ │ @@ -558400,33 +558400,33 @@ │ │ │ │ vadd.i16 d26, d5, d3 │ │ │ │ str pc, [lr, -fp, lsl #25] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldr r4, [r5, r1, asr #13]! │ │ │ │ mrc 5, 6, APSR_nzcv, cr0, cr12, {6} │ │ │ │ rsbeq sl, r6, r0, lsl #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbeq r3, [fp], #-214 @ 0xffffff2a │ │ │ │ - subseq r3, sp, r2, lsr #25 │ │ │ │ - subseq r3, sp, r8, lsl #25 │ │ │ │ - @ instruction: 0x005b1790 │ │ │ │ + ldrsbeq r3, [fp], #-218 @ 0xffffff26 │ │ │ │ + subseq r3, sp, r6, lsr #25 │ │ │ │ + subseq r3, sp, ip, lsl #25 │ │ │ │ + @ instruction: 0x005b1794 │ │ │ │ rsbeq sl, r6, sl, lsr #6 │ │ │ │ - subseq r3, sp, r0, lsl ip │ │ │ │ - subseq r1, fp, r8, lsl r7 │ │ │ │ - ldrsheq r3, [sp], #-182 @ 0xffffff4a │ │ │ │ - ldrsheq r1, [fp], #-110 @ 0xffffff92 │ │ │ │ - subseq r3, sp, lr, ror #22 │ │ │ │ - subseq r1, fp, r6, ror r6 │ │ │ │ - subseq r3, sp, r8, lsr fp │ │ │ │ - subseq r3, sp, r6, lsl #22 │ │ │ │ - subseq r1, fp, lr, lsl #12 │ │ │ │ - subseq r3, sp, r4, ror #21 │ │ │ │ - subseq r1, fp, ip, ror #11 │ │ │ │ - ldrsheq r3, [sp], #-172 @ 0xffffff54 │ │ │ │ - ldrheq r3, [sp], #-166 @ 0xffffff5a │ │ │ │ - ldrheq r1, [fp], #-94 @ 0xffffffa2 │ │ │ │ + subseq r3, sp, r4, lsl ip │ │ │ │ + subseq r1, fp, ip, lsl r7 │ │ │ │ + ldrsheq r3, [sp], #-186 @ 0xffffff46 │ │ │ │ + subseq r1, fp, r2, lsl #14 │ │ │ │ + subseq r3, sp, r2, ror fp │ │ │ │ + subseq r1, fp, sl, ror r6 │ │ │ │ + subseq r3, sp, ip, lsr fp │ │ │ │ + subseq r3, sp, sl, lsl #22 │ │ │ │ + subseq r1, fp, r2, lsl r6 │ │ │ │ + subseq r3, sp, r8, ror #21 │ │ │ │ + ldrsheq r1, [fp], #-80 @ 0xffffffb0 │ │ │ │ + subseq r3, sp, r0, lsl #22 │ │ │ │ + ldrheq r3, [sp], #-170 @ 0xffffff56 │ │ │ │ + subseq r1, fp, r2, asr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fe786384 │ │ │ │ umulllt r4, fp, r5, fp │ │ │ │ ldmibmi r5, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -558575,34 +558575,34 @@ │ │ │ │ @ instruction: 0x46414819 │ │ │ │ @ instruction: 0xf5e34478 │ │ │ │ str pc, [r4, -r9, ror #17] │ │ │ │ ldr r2, [ip, r0, lsl #12]! │ │ │ │ ldcl 5, cr15, [r2, #-880]! @ 0xfffffc90 │ │ │ │ ldrdeq sl, [r6], #-4 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r3, fp, sl, lsr #22 │ │ │ │ - ldrsheq r3, [sp], #-150 @ 0xffffff6a │ │ │ │ - ldrsbeq r3, [sp], #-156 @ 0xffffff64 │ │ │ │ - subseq r1, fp, r4, ror #9 │ │ │ │ + subseq r3, fp, lr, lsr #22 │ │ │ │ + ldrsheq r3, [sp], #-154 @ 0xffffff66 │ │ │ │ + subseq r3, sp, r0, ror #19 │ │ │ │ + subseq r1, fp, r8, ror #9 │ │ │ │ rsbeq sl, r6, lr, ror r0 │ │ │ │ - subseq r3, sp, r4, ror #18 │ │ │ │ - subseq r1, fp, ip, ror #8 │ │ │ │ - subseq r3, sp, r8, asr #18 │ │ │ │ - subseq r1, fp, r0, asr r4 │ │ │ │ - ldrheq r3, [sp], #-134 @ 0xffffff7a │ │ │ │ - ldrheq r1, [fp], #-62 @ 0xffffffc2 │ │ │ │ - ldrheq r3, [sp], #-142 @ 0xffffff72 │ │ │ │ - @ instruction: 0x005d3898 │ │ │ │ - subseq r3, sp, lr, lsl #17 │ │ │ │ - subseq r7, sp, r8, ror #9 │ │ │ │ - subseq r9, ip, sl, asr #24 │ │ │ │ - subseq r9, ip, r8, asr #24 │ │ │ │ - subseq r7, lr, lr, lsr #29 │ │ │ │ - subseq r3, sp, r8, ror #15 │ │ │ │ - ldrsheq r1, [fp], #-32 @ 0xffffffe0 │ │ │ │ + subseq r3, sp, r8, ror #18 │ │ │ │ + subseq r1, fp, r0, ror r4 │ │ │ │ + subseq r3, sp, ip, asr #18 │ │ │ │ + subseq r1, fp, r4, asr r4 │ │ │ │ + ldrheq r3, [sp], #-138 @ 0xffffff76 │ │ │ │ + subseq r1, fp, r2, asr #7 │ │ │ │ + subseq r3, sp, r2, asr #17 │ │ │ │ + @ instruction: 0x005d389c │ │ │ │ + @ instruction: 0x005d3892 │ │ │ │ + subseq r7, sp, ip, ror #9 │ │ │ │ + subseq r9, ip, lr, asr #24 │ │ │ │ + subseq r9, ip, ip, asr #24 │ │ │ │ + ldrheq r7, [lr], #-226 @ 0xffffff1e │ │ │ │ + subseq r3, sp, ip, ror #15 │ │ │ │ + ldrsheq r1, [fp], #-36 @ 0xffffffdc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed977f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r2, r4, lsl r6 │ │ │ │ ldmdavs r8, {r0, r2, r9, sl, lr} │ │ │ │ @@ -558681,21 +558681,21 @@ │ │ │ │ @ instruction: 0xf8aef2f0 │ │ │ │ ldrtmi r4, [r9], -fp, lsl #22 │ │ │ │ adcmi pc, r6, #64, 4 │ │ │ │ andls r4, r0, #2063597568 @ 0x7b000000 │ │ │ │ @ instruction: 0xf5e02280 │ │ │ │ @ instruction: 0x4620f99f │ │ │ │ ldcllt 0, cr11, [r0, #20]! │ │ │ │ - ldrheq r3, [sp], #-104 @ 0xffffff98 │ │ │ │ - subseq r1, fp, r0, asr #3 │ │ │ │ - @ instruction: 0x005d369a │ │ │ │ - subseq r1, fp, r2, lsr #3 │ │ │ │ - subseq r3, sp, r8, asr r6 │ │ │ │ - subseq r1, fp, r0, ror #2 │ │ │ │ - subseq r3, sp, r4, lsr #13 │ │ │ │ + ldrheq r3, [sp], #-108 @ 0xffffff94 │ │ │ │ + subseq r1, fp, r4, asr #3 │ │ │ │ + @ instruction: 0x005d369e │ │ │ │ + subseq r1, fp, r6, lsr #3 │ │ │ │ + subseq r3, sp, ip, asr r6 │ │ │ │ + subseq r1, fp, r4, ror #2 │ │ │ │ + subseq r3, sp, r8, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed8bf60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r6, r5, r0, lsl r8 │ │ │ │ stmiavs r3, {r2, r4, r9, sl, lr}^ │ │ │ │ andcc fp, ip, r3, lsl r1 │ │ │ │ @@ -558711,15 +558711,15 @@ │ │ │ │ @ instruction: 0xf872f2f0 │ │ │ │ ldrbmi pc, [fp, #-576]! @ 0xfffffdc0 @ │ │ │ │ eorcs r9, r4, #3072 @ 0xc00 │ │ │ │ strls r4, [r0, #-1569] @ 0xfffff9df │ │ │ │ @ instruction: 0xf8baf5e0 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - subseq r3, sp, r8, asr #12 │ │ │ │ + subseq r3, sp, ip, asr #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r7, r1, asr #16 │ │ │ │ stccs 8, cr6, [r7], {12} │ │ │ │ @ instruction: 0xf8d1d90f │ │ │ │ @@ -558869,27 +558869,27 @@ │ │ │ │ ldmdami r2, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5e24478 │ │ │ │ @ instruction: 0xe7eefe9b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - subseq r3, sp, lr, asr #10 │ │ │ │ - subseq r3, sp, r2, asr #8 │ │ │ │ - subseq r0, fp, sl, asr #30 │ │ │ │ - subseq r3, sp, r6, asr #7 │ │ │ │ - subseq r0, fp, lr, asr #29 │ │ │ │ - subseq r3, sp, r8, lsr #7 │ │ │ │ - ldrheq r0, [fp], #-224 @ 0xffffff20 │ │ │ │ - subseq r3, sp, sl, lsl #7 │ │ │ │ - @ instruction: 0x005b0e92 │ │ │ │ - subseq r3, sp, lr, ror #6 │ │ │ │ - subseq r0, fp, r4, ror lr │ │ │ │ - subseq r3, sp, lr, asr #6 │ │ │ │ - subseq r0, fp, r4, asr lr │ │ │ │ + subseq r3, sp, r2, asr r5 │ │ │ │ + subseq r3, sp, r6, asr #8 │ │ │ │ + subseq r0, fp, lr, asr #30 │ │ │ │ + subseq r3, sp, sl, asr #7 │ │ │ │ + ldrsbeq r0, [fp], #-226 @ 0xffffff1e │ │ │ │ + subseq r3, sp, ip, lsr #7 │ │ │ │ + ldrheq r0, [fp], #-228 @ 0xffffff1c │ │ │ │ + subseq r3, sp, lr, lsl #7 │ │ │ │ + @ instruction: 0x005b0e96 │ │ │ │ + subseq r3, sp, r2, ror r3 │ │ │ │ + subseq r0, fp, r8, ror lr │ │ │ │ + subseq r3, sp, r2, asr r3 │ │ │ │ + subseq r0, fp, r8, asr lr │ │ │ │ blcc 2b08e4 >::_M_default_append(unsigned int)@@Base+0x2dd50> │ │ │ │ blvs e306e4 │ │ │ │ blpl 2b08f0 >::_M_default_append(unsigned int)@@Base+0x2dd5c> │ │ │ │ blvc c706b4 │ │ │ │ blpl 270874 │ │ │ │ blcc ff3f0b48 │ │ │ │ blvc 430900 │ │ │ │ @@ -561773,18 +561773,18 @@ │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq r6, r6, r4, lsl #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, r6, lr, asr #26 │ │ │ │ - subseq r0, sp, ip, lsl #12 │ │ │ │ - subseq lr, sl, r4, lsl r1 │ │ │ │ - subseq r0, sp, lr, ror #11 │ │ │ │ - ldrsheq lr, [sl], #-6 │ │ │ │ + subseq r0, sp, r0, lsl r6 │ │ │ │ + subseq lr, sl, r8, lsl r1 │ │ │ │ + ldrsheq r0, [sp], #-82 @ 0xffffffae │ │ │ │ + ldrsheq lr, [sl], #-10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed8efb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclmi 14, cr0, [sp, #-160]! @ 0xffffff60 │ │ │ │ ldclmi 0, cr11, [sp], #-968 @ 0xfffffc38 │ │ │ │ ldc 4, cr4, [pc, #500] @ 237fbc │ │ │ │ vmovls.s8 r7, d7[7] │ │ │ │ @@ -562115,57 +562115,57 @@ │ │ │ │ @ instruction: 0xf04f4830 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 5, cr15, [r4, #-892]! @ 0xfffffc84 │ │ │ │ @ instruction: 0xf5d9e728 │ │ │ │ svclt 0x0000e9c0 │ │ │ │ mlseq r6, r6, r9, r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r0, sp, lr, lsr r3 │ │ │ │ + subseq r0, sp, r2, asr #6 │ │ │ │ @ instruction: 0xffffcb33 │ │ │ │ @ instruction: 0xffffcd01 │ │ │ │ - subseq r0, sp, lr, lsl #5 │ │ │ │ - subseq r0, sp, sl, lsr #6 │ │ │ │ + @ instruction: 0x005d0292 │ │ │ │ + subseq r0, sp, lr, lsr #6 │ │ │ │ andeq r0, r0, fp, asr #5 │ │ │ │ - subseq r0, sp, r4, ror r3 │ │ │ │ + subseq r0, sp, r8, ror r3 │ │ │ │ @ instruction: 0xffffcc71 │ │ │ │ @ instruction: 0xffffcb57 │ │ │ │ @ instruction: 0xffffc57b │ │ │ │ andeq r1, r0, r1, ror #31 │ │ │ │ @ instruction: 0xfffffebb │ │ │ │ @ instruction: 0xfffffb69 │ │ │ │ - ldrsheq r0, [sp], #-44 @ 0xffffffd4 │ │ │ │ - subseq r0, sp, sl, lsr #4 │ │ │ │ - subseq sp, sl, r2, lsr sp │ │ │ │ + subseq r0, sp, r0, lsl #6 │ │ │ │ + subseq r0, sp, lr, lsr #4 │ │ │ │ + subseq sp, sl, r6, lsr sp │ │ │ │ rsbeq r6, r6, ip, asr #17 │ │ │ │ - ldrsheq r0, [sp], #-22 @ 0xffffffea │ │ │ │ - ldrsheq sp, [sl], #-206 @ 0xffffff32 │ │ │ │ - subseq r0, sp, lr, ror #5 │ │ │ │ - subseq r0, sp, ip, lsr #6 │ │ │ │ - subseq r0, sp, r4, ror #6 │ │ │ │ - subseq r0, sp, r2, lsr #6 │ │ │ │ - @ instruction: 0x005d0192 │ │ │ │ - @ instruction: 0x005adc9a │ │ │ │ - subseq r0, sp, r8, ror r1 │ │ │ │ - subseq sp, sl, r0, lsl #25 │ │ │ │ - subseq r0, sp, ip, lsr #6 │ │ │ │ - subseq r0, sp, r8, asr r3 │ │ │ │ - subseq r0, sp, r2, asr r3 │ │ │ │ - subseq r0, sp, ip, ror #6 │ │ │ │ - subseq r0, sp, lr, lsl #2 │ │ │ │ - subseq sp, sl, r6, lsl ip │ │ │ │ - ldrsheq r0, [sp], #-4 │ │ │ │ - ldrsheq sp, [sl], #-188 @ 0xffffff44 │ │ │ │ + ldrsheq r0, [sp], #-26 @ 0xffffffe6 │ │ │ │ + subseq sp, sl, r2, lsl #26 │ │ │ │ + ldrsheq r0, [sp], #-34 @ 0xffffffde │ │ │ │ + subseq r0, sp, r0, lsr r3 │ │ │ │ + subseq r0, sp, r8, ror #6 │ │ │ │ + subseq r0, sp, r6, lsr #6 │ │ │ │ + @ instruction: 0x005d0196 │ │ │ │ + @ instruction: 0x005adc9e │ │ │ │ + subseq r0, sp, ip, ror r1 │ │ │ │ + subseq sp, sl, r4, lsl #25 │ │ │ │ + subseq r0, sp, r0, lsr r3 │ │ │ │ + subseq r0, sp, ip, asr r3 │ │ │ │ + subseq r0, sp, r6, asr r3 │ │ │ │ + subseq r0, sp, r0, ror r3 │ │ │ │ + subseq r0, sp, r2, lsl r1 │ │ │ │ + subseq sp, sl, sl, lsl ip │ │ │ │ + ldrsheq r0, [sp], #-8 │ │ │ │ + subseq sp, sl, r0, lsl #24 │ │ │ │ @ instruction: 0xffffc3f5 │ │ │ │ @ instruction: 0xffffc69d │ │ │ │ - subseq r0, sp, r8, lsr r3 │ │ │ │ - subseq r0, sp, r4, asr r3 │ │ │ │ - @ instruction: 0x005d009e │ │ │ │ - subseq sp, sl, r6, lsr #23 │ │ │ │ - subseq r0, sp, r0, lsl #1 │ │ │ │ - subseq sp, sl, r6, lsl #23 │ │ │ │ + subseq r0, sp, ip, lsr r3 │ │ │ │ + subseq r0, sp, r8, asr r3 │ │ │ │ + subseq r0, sp, r2, lsr #1 │ │ │ │ + subseq sp, sl, sl, lsr #23 │ │ │ │ + subseq r0, sp, r4, lsl #1 │ │ │ │ + subseq sp, sl, sl, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed8f5b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 2, pc, cr4, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -562175,16 +562175,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1f5b56 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5df4478 │ │ │ │ blls 2b76c8 >::_M_default_append(unsigned int)@@Base+0x34b34> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq pc, ip, r8, lsl #31 │ │ │ │ - @ instruction: 0x005ada90 │ │ │ │ + subseq pc, ip, ip, lsl #31 │ │ │ │ + @ instruction: 0x005ada94 │ │ │ │ ldmdavs r8, {r0, r1, r7, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ ldmdavs r8, {r0, r1, r7, fp, sp, lr}^ │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5738c4 │ │ │ │ @@ -562481,17 +562481,17 @@ │ │ │ │ blvc 13f435c │ │ │ │ svclt 0x0000e7ac │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r6, r6, ip, ror #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, r6, ip, lsl #11 │ │ │ │ - subseq pc, ip, r4, ror #28 │ │ │ │ - @ instruction: 0x005cfb92 │ │ │ │ - @ instruction: 0x005ad69a │ │ │ │ + subseq pc, ip, r8, ror #28 │ │ │ │ + @ instruction: 0x005cfb96 │ │ │ │ + @ instruction: 0x005ad69e │ │ │ │ blvs ff374398 │ │ │ │ blx 674490 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ str r7, [ip, r6, asr #22]! │ │ │ │ blle ff2743ac │ │ │ │ blx 30153e >::_M_default_append(unsigned int)@@Base+0x7e9aa> │ │ │ │ cdp 3, 15, cr12, cr1, cr10, {0} │ │ │ │ @@ -564212,16 +564212,16 @@ │ │ │ │ blvs a75a30 │ │ │ │ svclt 0x0000e76a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r4, r6, r4, lsl r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r4, r6, r6, lsr #15 │ │ │ │ - subseq lr, ip, r8, lsr r0 │ │ │ │ - subseq fp, sl, r0, asr #22 │ │ │ │ + subseq lr, ip, ip, lsr r0 │ │ │ │ + subseq fp, sl, r4, asr #22 │ │ │ │ blvc bf5a44 │ │ │ │ ldc 6, cr4, [r8, #160] @ 0xa0 │ │ │ │ vldr d6, [r9, #160] @ 0xa0 │ │ │ │ @ instruction: 0xeeb05b26 │ │ │ │ vsub.f64 d14, d6, d7 │ │ │ │ vmov.f64 d7, d7 │ │ │ │ vmov.f64 d15, d6 │ │ │ │ @@ -564675,22 +564675,22 @@ │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ @ instruction: 0xddb2fa10 │ │ │ │ mrc 6, 5, lr, cr4, cr6, {2} │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvc 13f65d4 │ │ │ │ svclt 0x0000e7eb │ │ │ │ - subseq sp, ip, sl, lsr #20 │ │ │ │ - subseq fp, sl, r2, lsr r5 │ │ │ │ - subseq sp, ip, r4, ror #19 │ │ │ │ - subseq fp, sl, ip, ror #9 │ │ │ │ - subseq sp, ip, sl, lsr #19 │ │ │ │ - ldrheq fp, [sl], #-66 @ 0xffffffbe │ │ │ │ - subseq sp, ip, r6, asr #18 │ │ │ │ - subseq fp, sl, lr, asr #8 │ │ │ │ + subseq sp, ip, lr, lsr #20 │ │ │ │ + subseq fp, sl, r6, lsr r5 │ │ │ │ + subseq sp, ip, r8, ror #19 │ │ │ │ + ldrsheq fp, [sl], #-64 @ 0xffffffc0 │ │ │ │ + subseq sp, ip, lr, lsr #19 │ │ │ │ + ldrheq fp, [sl], #-70 @ 0xffffffba │ │ │ │ + subseq sp, ip, sl, asr #18 │ │ │ │ + subseq fp, sl, r2, asr r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdavs fp, {r0, r3, r7, fp, sp, lr}^ │ │ │ │ strlt fp, [r0, #-387] @ 0xfffffe7d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ smlabbcc r4, r3, r0, fp │ │ │ │ @@ -564704,16 +564704,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5dd300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8e8f5dd │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - subseq sp, ip, r6, ror #21 │ │ │ │ - subseq fp, sl, lr, ror #5 │ │ │ │ + subseq sp, ip, sl, ror #21 │ │ │ │ + ldrsheq fp, [sl], #-34 @ 0xffffffde │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed91d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ teqlt r2, sl, asr r8 │ │ │ │ movwls r1, #7449 @ 0x1d19 │ │ │ │ @@ -564730,16 +564730,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xfffaf5dc │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5dd4478 │ │ │ │ bls 2b8ec0 >::_M_default_append(unsigned int)@@Base+0x3632c> │ │ │ │ andlt r4, r2, r0, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - subseq sp, ip, r0, lsl #21 │ │ │ │ - subseq fp, sl, r8, lsl #5 │ │ │ │ + subseq sp, ip, r4, lsl #21 │ │ │ │ + subseq fp, sl, ip, lsl #5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r5], -r4, lsl #1 │ │ │ │ stmdbeq r0, {r0, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dfdd22 │ │ │ │ @@ -564774,18 +564774,18 @@ │ │ │ │ @ instruction: 0xffa4f5dc │ │ │ │ strtmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf5dd4478 │ │ │ │ stmdavs fp!, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ ldc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ andlt r0, r4, r8, lsr #22 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - subseq sp, ip, r6, lsr sl │ │ │ │ - subseq fp, sl, r8, asr #4 │ │ │ │ - ldrsbeq sp, [ip], #-148 @ 0xffffff6c │ │ │ │ - ldrsbeq fp, [sl], #-28 @ 0xffffffe4 │ │ │ │ + subseq sp, ip, sl, lsr sl │ │ │ │ + subseq fp, sl, ip, asr #4 │ │ │ │ + ldrsbeq sp, [ip], #-152 @ 0xffffff68 │ │ │ │ + subseq fp, sl, r0, ror #3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4f6174 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], r4, lsl #1 │ │ │ │ ldrmi r6, [r0], r3, lsl #16 │ │ │ │ @@ -564866,18 +564866,18 @@ │ │ │ │ pop {r1, r3, r8, r9, fp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - subseq sp, ip, sl, asr #17 │ │ │ │ - ldrsbeq fp, [sl], #-2 │ │ │ │ - subseq sp, ip, r8, ror r8 │ │ │ │ - subseq fp, sl, r0, lsl #1 │ │ │ │ + subseq sp, ip, lr, asr #17 │ │ │ │ + ldrsbeq fp, [sl], #-6 │ │ │ │ + subseq sp, ip, ip, ror r8 │ │ │ │ + subseq fp, sl, r4, lsl #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ pkhtbmi r4, r8, r1, asr #21 │ │ │ │ ldrdlt r4, [r9], r1 │ │ │ │ @ instruction: 0xf10d447a │ │ │ │ @@ -565086,51 +565086,51 @@ │ │ │ │ ldc2 5, cr15, [r0, #-880]! @ 0xfffffc90 │ │ │ │ @ instruction: 0xf04f481c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 5, cr15, [sl, #880]! @ 0x370 │ │ │ │ svclt 0x0000e680 │ │ │ │ rsbeq r3, r6, ip, asr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sp, ip, r6, ror #15 │ │ │ │ - subseq sl, sl, lr, ror #31 │ │ │ │ + subseq sp, ip, sl, ror #15 │ │ │ │ + ldrsheq sl, [sl], #-242 @ 0xffffff0e │ │ │ │ rsbeq r3, r6, r8, lsl #23 │ │ │ │ - @ instruction: 0x005cd796 │ │ │ │ - @ instruction: 0x005aaf9e │ │ │ │ - ldrsheq sp, [ip], #-96 @ 0xffffffa0 │ │ │ │ - ldrsheq sl, [sl], #-232 @ 0xffffff18 │ │ │ │ - subseq sp, ip, sl, asr #12 │ │ │ │ - subseq sl, sl, r2, asr lr │ │ │ │ - subseq sp, ip, sl, lsl #12 │ │ │ │ - subseq sl, sl, r2, lsl lr │ │ │ │ - ldrsheq sp, [ip], #-80 @ 0xffffffb0 │ │ │ │ - subseq sp, ip, r4, lsl #11 │ │ │ │ - subseq sl, sl, ip, lsl #27 │ │ │ │ - subseq sp, ip, r6, ror #10 │ │ │ │ - subseq sl, sl, lr, ror #26 │ │ │ │ - subseq sp, ip, sl, asr #10 │ │ │ │ - subseq sl, sl, r2, asr sp │ │ │ │ - subseq sp, ip, sl, lsr #10 │ │ │ │ - subseq sl, sl, r2, lsr sp │ │ │ │ - subseq sp, ip, ip, lsl #10 │ │ │ │ - subseq sl, sl, r4, lsl sp │ │ │ │ - subseq sp, ip, ip, ror #9 │ │ │ │ - ldrsheq sl, [sl], #-194 @ 0xffffff3e │ │ │ │ + @ instruction: 0x005cd79a │ │ │ │ + subseq sl, sl, r2, lsr #31 │ │ │ │ + ldrsheq sp, [ip], #-100 @ 0xffffff9c │ │ │ │ + ldrsheq sl, [sl], #-236 @ 0xffffff14 │ │ │ │ + subseq sp, ip, lr, asr #12 │ │ │ │ + subseq sl, sl, r6, asr lr │ │ │ │ + subseq sp, ip, lr, lsl #12 │ │ │ │ + subseq sl, sl, r6, lsl lr │ │ │ │ + ldrsheq sp, [ip], #-84 @ 0xffffffac │ │ │ │ + subseq sp, ip, r8, lsl #11 │ │ │ │ + @ instruction: 0x005aad90 │ │ │ │ + subseq sp, ip, sl, ror #10 │ │ │ │ + subseq sl, sl, r2, ror sp │ │ │ │ + subseq sp, ip, lr, asr #10 │ │ │ │ + subseq sl, sl, r6, asr sp │ │ │ │ + subseq sp, ip, lr, lsr #10 │ │ │ │ + subseq sl, sl, r6, lsr sp │ │ │ │ + subseq sp, ip, r0, lsl r5 │ │ │ │ + subseq sl, sl, r8, lsl sp │ │ │ │ + ldrsheq sp, [ip], #-64 @ 0xffffffc0 │ │ │ │ + ldrsheq sl, [sl], #-198 @ 0xffffff3a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed923f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.s32 , d9, d3 │ │ │ │ blmi 3fab00 │ │ │ │ stcvc 2, cr15, [lr], {64} @ 0x40 │ │ │ │ eorscs r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf5d9c000 │ │ │ │ andcs pc, r1, r5, lsl #29 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - subseq sp, ip, r8, ror #8 │ │ │ │ + subseq sp, ip, ip, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed92428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r0, ror #31 │ │ │ │ addlt r4, r5, r3, lsl r6 │ │ │ │ stmiavs r2!, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdbvs r2!, {r1, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ @@ -565177,20 +565177,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 5, cr15, [r8], #-880 @ 0xfffffc90 │ │ │ │ stmdbls r3, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf5dc4478 │ │ │ │ bls 33a7bc >::_M_default_append(unsigned int)@@Base+0xb7c28> │ │ │ │ andlt r4, r5, r0, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - subseq sp, ip, r0, ror #7 │ │ │ │ - subseq sl, sl, r8, ror #23 │ │ │ │ - subseq sp, ip, sl, lsr #7 │ │ │ │ - ldrheq sl, [sl], #-178 @ 0xffffff4e │ │ │ │ - subseq sp, ip, ip, ror r3 │ │ │ │ - subseq sl, sl, r4, lsl #23 │ │ │ │ + subseq sp, ip, r4, ror #7 │ │ │ │ + subseq sl, sl, ip, ror #23 │ │ │ │ + subseq sp, ip, lr, lsr #7 │ │ │ │ + ldrheq sl, [sl], #-182 @ 0xffffff4a │ │ │ │ + subseq sp, ip, r0, lsl #7 │ │ │ │ + subseq sl, sl, r8, lsl #23 │ │ │ │ eorsle r2, r8, r0, lsl #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed9251c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ ldrmi r6, [r5], -r9, lsl #17 │ │ │ │ @ instruction: 0xf101b084 │ │ │ │ @@ -565222,17 +565222,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 5, cr15, [lr], {220} @ 0xdc │ │ │ │ @ instruction: 0xf04f4806 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 5, cr15, [r8], {220} @ 0xdc │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ - subseq sp, ip, r8, lsl #6 │ │ │ │ - subseq sp, ip, r8, asr #5 │ │ │ │ - subseq sl, sl, lr, asr #21 │ │ │ │ + subseq sp, ip, ip, lsl #6 │ │ │ │ + subseq sp, ip, ip, asr #5 │ │ │ │ + ldrsbeq sl, [sl], #-162 @ 0xffffff5e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r4], -r9, lsl #1 │ │ │ │ strmi r4, [r9], sl, ror #20 │ │ │ │ movwls r4, #13829 @ 0x3605 │ │ │ │ @@ -565339,24 +565339,24 @@ │ │ │ │ stmdami pc, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5dc4478 │ │ │ │ @ instruction: 0xe767fbf1 │ │ │ │ ldmda ip!, {r1, r2, r4, r6, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ rsbeq r3, r6, ip, lsr r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sp, ip, r2, lsl #5 │ │ │ │ - subseq sp, ip, r6, lsr #4 │ │ │ │ - subseq sl, sl, lr, lsr #20 │ │ │ │ + subseq sp, ip, r6, lsl #5 │ │ │ │ + subseq sp, ip, sl, lsr #4 │ │ │ │ + subseq sl, sl, r2, lsr sl │ │ │ │ rsbeq r3, r6, r8, asr #11 │ │ │ │ - ldrsheq sp, [ip], #-16 │ │ │ │ - ldrsheq sl, [sl], #-152 @ 0xffffff68 │ │ │ │ - subseq sp, ip, r4, lsr #2 │ │ │ │ - subseq sl, sl, ip, lsr #18 │ │ │ │ - ldrsheq sp, [ip], #-10 │ │ │ │ - subseq sl, sl, r0, lsl #18 │ │ │ │ + ldrsheq sp, [ip], #-20 @ 0xffffffec │ │ │ │ + ldrsheq sl, [sl], #-156 @ 0xffffff64 │ │ │ │ + subseq sp, ip, r8, lsr #2 │ │ │ │ + subseq sl, sl, r0, lsr r9 │ │ │ │ + ldrsheq sp, [ip], #-14 │ │ │ │ + subseq sl, sl, r4, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3f6a68 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x460e4699 │ │ │ │ @@ -565488,24 +565488,24 @@ │ │ │ │ stmdami lr, {r2, r3, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ cmppvs fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 3f8f38 │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf5dc4478 │ │ │ │ ldr pc, [pc, r1, asr #21] │ │ │ │ - subseq ip, ip, r6, asr pc │ │ │ │ - subseq sl, sl, lr, asr r7 │ │ │ │ - subseq ip, ip, r2, lsr pc │ │ │ │ - subseq sl, sl, sl, lsr r7 │ │ │ │ - ldrsheq ip, [ip], #-232 @ 0xffffff18 │ │ │ │ - subseq sl, sl, r0, lsl #14 │ │ │ │ - subseq ip, ip, lr, asr #29 │ │ │ │ - ldrsbeq sl, [sl], #-102 @ 0xffffff9a │ │ │ │ - @ instruction: 0x005cce98 │ │ │ │ - subseq sl, sl, r0, lsr #13 │ │ │ │ + subseq ip, ip, sl, asr pc │ │ │ │ + subseq sl, sl, r2, ror #14 │ │ │ │ + subseq ip, ip, r6, lsr pc │ │ │ │ + subseq sl, sl, lr, lsr r7 │ │ │ │ + ldrsheq ip, [ip], #-236 @ 0xffffff14 │ │ │ │ + subseq sl, sl, r4, lsl #14 │ │ │ │ + ldrsbeq ip, [ip], #-226 @ 0xffffff1e │ │ │ │ + ldrsbeq sl, [sl], #-106 @ 0xffffff96 │ │ │ │ + @ instruction: 0x005cce9c │ │ │ │ + subseq sl, sl, r4, lsr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 576cbc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldrmi fp, [r3], sp, lsl #1 │ │ │ │ ldrmi r4, [sl], sp, ror #21 │ │ │ │ @@ -565745,35 +565745,35 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addgt r4, pc, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ strdeq r3, [r6], #-20 @ 0xffffffec @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r3, r6, sl, lsr #3 │ │ │ │ - @ instruction: 0x005ccc9c │ │ │ │ - subseq sl, sl, r4, lsr #9 │ │ │ │ - subseq ip, ip, r2, lsl #25 │ │ │ │ - subseq sl, sl, sl, lsl #9 │ │ │ │ - subseq ip, ip, r0, lsr #24 │ │ │ │ - subseq ip, ip, sl, lsl ip │ │ │ │ - subseq ip, ip, lr, ror fp │ │ │ │ - subseq sl, sl, r6, lsl #7 │ │ │ │ - subseq ip, ip, r4, ror #22 │ │ │ │ - subseq sl, sl, ip, ror #6 │ │ │ │ - subseq ip, ip, r8, asr #22 │ │ │ │ - subseq sl, sl, r0, asr r3 │ │ │ │ - @ instruction: 0x005cb394 │ │ │ │ - subseq ip, ip, ip, lsl #22 │ │ │ │ - subseq sl, sl, r4, lsl r3 │ │ │ │ - ldrsheq ip, [ip], #-160 @ 0xffffff60 │ │ │ │ - ldrsheq sl, [sl], #-40 @ 0xffffffd8 │ │ │ │ - ldrsbeq ip, [ip], #-164 @ 0xffffff5c │ │ │ │ - ldrsbeq sl, [sl], #-44 @ 0xffffffd4 │ │ │ │ - ldrheq ip, [ip], #-168 @ 0xffffff58 │ │ │ │ - subseq sl, sl, r0, asr #5 │ │ │ │ + subseq ip, ip, r0, lsr #25 │ │ │ │ + subseq sl, sl, r8, lsr #9 │ │ │ │ + subseq ip, ip, r6, lsl #25 │ │ │ │ + subseq sl, sl, lr, lsl #9 │ │ │ │ + subseq ip, ip, r4, lsr #24 │ │ │ │ + subseq ip, ip, lr, lsl ip │ │ │ │ + subseq ip, ip, r2, lsl #23 │ │ │ │ + subseq sl, sl, sl, lsl #7 │ │ │ │ + subseq ip, ip, r8, ror #22 │ │ │ │ + subseq sl, sl, r0, ror r3 │ │ │ │ + subseq ip, ip, ip, asr #22 │ │ │ │ + subseq sl, sl, r4, asr r3 │ │ │ │ + @ instruction: 0x005cb398 │ │ │ │ + subseq ip, ip, r0, lsl fp │ │ │ │ + subseq sl, sl, r8, lsl r3 │ │ │ │ + ldrsheq ip, [ip], #-164 @ 0xffffff5c │ │ │ │ + ldrsheq sl, [sl], #-44 @ 0xffffffd4 │ │ │ │ + ldrsbeq ip, [ip], #-168 @ 0xffffff58 │ │ │ │ + subseq sl, sl, r0, ror #5 │ │ │ │ + ldrheq ip, [ip], #-172 @ 0xffffff54 │ │ │ │ + subseq sl, sl, r4, asr #5 │ │ │ │ ldmdami r5, {r0, r1, r2, r9, sl, lr} │ │ │ │ tstpeq r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffccf5db │ │ │ │ @ instruction: 0x46394812 │ │ │ │ @ instruction: 0xf5dc4478 │ │ │ │ str pc, [ip], -r7, lsl #17 │ │ │ │ @@ -565788,20 +565788,20 @@ │ │ │ │ tstpeq r9, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffb0f5db │ │ │ │ ldrtmi r4, [r9], -r8, lsl #16 │ │ │ │ @ instruction: 0xf5dc4478 │ │ │ │ ldrb pc, [r0, #2155]! @ 0x86b @ │ │ │ │ ldcl 5, cr15, [r6], #852 @ 0x354 │ │ │ │ - subseq ip, ip, r4, lsr #20 │ │ │ │ - subseq sl, sl, ip, lsr #4 │ │ │ │ - subseq ip, ip, r8, lsl #20 │ │ │ │ - subseq sl, sl, r0, lsl r2 │ │ │ │ - subseq ip, ip, ip, ror #19 │ │ │ │ - ldrsheq sl, [sl], #-20 @ 0xffffffec │ │ │ │ + subseq ip, ip, r8, lsr #20 │ │ │ │ + subseq sl, sl, r0, lsr r2 │ │ │ │ + subseq ip, ip, ip, lsl #20 │ │ │ │ + subseq sl, sl, r4, lsl r2 │ │ │ │ + ldrsheq ip, [ip], #-144 @ 0xffffff70 │ │ │ │ + ldrsheq sl, [sl], #-24 @ 0xffffffe8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed92ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8e6f2e9 │ │ │ │ vrecps.f32 d20, d0, d11 │ │ │ │ @@ -565828,17 +565828,17 @@ │ │ │ │ vsubhn.i64 d20, , q8 │ │ │ │ @ instruction: 0x463bf8b9 │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ andls r7, r0, #-268435455 @ 0xf0000001 │ │ │ │ @ instruction: 0xf5d92210 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #18 @ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - ldrheq ip, [ip], #-152 @ 0xffffff68 │ │ │ │ - subseq ip, ip, r0, ror r9 │ │ │ │ - subseq sl, sl, r8, ror r1 │ │ │ │ + ldrheq ip, [ip], #-156 @ 0xffffff64 │ │ │ │ + subseq ip, ip, r4, ror r9 │ │ │ │ + subseq sl, sl, ip, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed92f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrmi r6, [ip], -r2, lsl #16 │ │ │ │ blvc 7b73c4 │ │ │ │ ldmdavs r2, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -565859,16 +565859,16 @@ │ │ │ │ stmdbls r5, {r3, fp, lr} │ │ │ │ @ instruction: 0xf5db4478 │ │ │ │ blls 3bbd1c │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrsbeq ip, [ip], #-140 @ 0xffffff74 │ │ │ │ - subseq sl, sl, r4, ror #1 │ │ │ │ + subseq ip, ip, r0, ror #17 │ │ │ │ + subseq sl, sl, r8, ror #1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3f726c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0x46054690 │ │ │ │ @@ -566050,26 +566050,26 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 5, cr15, [r4, #876]! @ 0x36c │ │ │ │ @ instruction: 0x46294810 │ │ │ │ @ instruction: 0xf5db4478 │ │ │ │ usat pc, #23, pc, asr #28 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq ip, ip, r2, ror #15 │ │ │ │ - subseq r9, sl, sl, ror #31 │ │ │ │ - subseq ip, ip, lr, asr r7 │ │ │ │ - subseq r9, sl, r6, ror #30 │ │ │ │ - subseq ip, ip, r4, lsr r7 │ │ │ │ - subseq r9, sl, ip, lsr pc │ │ │ │ - subseq ip, ip, r0, lsl r7 │ │ │ │ - subseq r9, sl, r8, lsl pc │ │ │ │ - subseq ip, ip, r6, lsr #12 │ │ │ │ - subseq r9, sl, lr, lsr #28 │ │ │ │ - ldrsbeq ip, [ip], #-84 @ 0xffffffac │ │ │ │ - ldrsbeq r9, [sl], #-220 @ 0xffffff24 │ │ │ │ + subseq ip, ip, r6, ror #15 │ │ │ │ + subseq r9, sl, lr, ror #31 │ │ │ │ + subseq ip, ip, r2, ror #14 │ │ │ │ + subseq r9, sl, sl, ror #30 │ │ │ │ + subseq ip, ip, r8, lsr r7 │ │ │ │ + subseq r9, sl, r0, asr #30 │ │ │ │ + subseq ip, ip, r4, lsl r7 │ │ │ │ + subseq r9, sl, ip, lsl pc │ │ │ │ + subseq ip, ip, sl, lsr #12 │ │ │ │ + subseq r9, sl, r2, lsr lr │ │ │ │ + ldrsbeq ip, [ip], #-88 @ 0xffffffa8 │ │ │ │ + subseq r9, sl, r0, ror #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2f7594 >::_M_default_append(unsigned int)@@Base+0x74a00> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi r4, [r3], r4, lsl #19 │ │ │ │ addlt r4, fp, r4, lsl #21 │ │ │ │ @@ -566203,32 +566203,32 @@ │ │ │ │ svclt 0x0000e9c2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq r2, r6, r0, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r2, r6, lr, lsr #17 │ │ │ │ - subseq ip, ip, r0, asr #9 │ │ │ │ - subseq r9, sl, r8, asr #25 │ │ │ │ - ldrsheq sl, [ip], #-198 @ 0xffffff3a │ │ │ │ - subseq r3, ip, r0, lsr #6 │ │ │ │ - ldrheq ip, [ip], #-70 @ 0xffffffba │ │ │ │ - subseq ip, ip, r4, asr #8 │ │ │ │ - subseq r9, sl, ip, asr #24 │ │ │ │ - subseq sl, ip, sl, lsl #25 │ │ │ │ - ldrheq r3, [ip], #-38 @ 0xffffffda │ │ │ │ - subseq ip, ip, r6, ror r4 │ │ │ │ - subseq ip, ip, r0, lsl r4 │ │ │ │ - subseq ip, ip, sl, lsl #8 │ │ │ │ - subseq ip, ip, r6, asr #7 │ │ │ │ - subseq r9, sl, lr, asr #23 │ │ │ │ - subseq ip, ip, sl, lsr #7 │ │ │ │ - ldrheq r9, [sl], #-178 @ 0xffffff4e │ │ │ │ - subseq sl, pc, r8, asr #10 │ │ │ │ - subseq sl, pc, r2, lsr r5 @ │ │ │ │ + subseq ip, ip, r4, asr #9 │ │ │ │ + subseq r9, sl, ip, asr #25 │ │ │ │ + ldrsheq sl, [ip], #-202 @ 0xffffff36 │ │ │ │ + subseq r3, ip, r4, lsr #6 │ │ │ │ + ldrheq ip, [ip], #-74 @ 0xffffffb6 │ │ │ │ + subseq ip, ip, r8, asr #8 │ │ │ │ + subseq r9, sl, r0, asr ip │ │ │ │ + subseq sl, ip, lr, lsl #25 │ │ │ │ + ldrheq r3, [ip], #-42 @ 0xffffffd6 │ │ │ │ + subseq ip, ip, sl, ror r4 │ │ │ │ + subseq ip, ip, r4, lsl r4 │ │ │ │ + subseq ip, ip, lr, lsl #8 │ │ │ │ + subseq ip, ip, sl, asr #7 │ │ │ │ + ldrsbeq r9, [sl], #-178 @ 0xffffff4e │ │ │ │ + subseq ip, ip, lr, lsr #7 │ │ │ │ + ldrheq r9, [sl], #-182 @ 0xffffff4a │ │ │ │ + subseq sl, pc, ip, asr #10 │ │ │ │ + subseq sl, pc, r6, lsr r5 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi feccddac │ │ │ │ blmi feccddcc │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -566397,39 +566397,39 @@ │ │ │ │ blx fedf9d66 │ │ │ │ @ instruction: 0xf5d5e6df │ │ │ │ svclt 0x0000e83a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r2, r6, r8, lsr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq ip, [ip], #-32 @ 0xffffffe0 │ │ │ │ - ldrheq r9, [sl], #-168 @ 0xffffff58 │ │ │ │ + ldrheq ip, [ip], #-36 @ 0xffffffdc │ │ │ │ + ldrheq r9, [sl], #-172 @ 0xffffff54 │ │ │ │ rsbeq r2, r6, r2, asr r6 │ │ │ │ - subseq ip, ip, r4, lsl #4 │ │ │ │ - subseq r9, sl, ip, lsl #20 │ │ │ │ - subseq sl, ip, r6, lsr sl │ │ │ │ - subseq ip, ip, r6, asr r2 │ │ │ │ - ldrsheq sl, [ip], #-154 @ 0xffffff66 │ │ │ │ - subseq ip, ip, r2, asr #4 │ │ │ │ - subseq ip, ip, r8, asr r1 │ │ │ │ - subseq r9, sl, r0, ror #18 │ │ │ │ - subseq ip, ip, sl, ror r1 │ │ │ │ - subseq ip, ip, r4, lsr #2 │ │ │ │ - subseq r9, sl, ip, lsr #18 │ │ │ │ - subseq ip, ip, r8, lsl #2 │ │ │ │ - subseq r9, sl, r0, lsl r9 │ │ │ │ - ldrsbeq ip, [ip], #-14 │ │ │ │ - subseq r9, sl, r6, ror #17 │ │ │ │ - subseq ip, ip, r2, asr #1 │ │ │ │ - subseq r9, sl, sl, asr #17 │ │ │ │ - subseq ip, ip, r4, ror #1 │ │ │ │ - subseq ip, ip, r0, lsr #1 │ │ │ │ - subseq r9, sl, r8, lsr #17 │ │ │ │ - subseq ip, ip, r2, ror r0 │ │ │ │ - subseq r9, sl, sl, ror r8 │ │ │ │ + subseq ip, ip, r8, lsl #4 │ │ │ │ + subseq r9, sl, r0, lsl sl │ │ │ │ + subseq sl, ip, sl, lsr sl │ │ │ │ + subseq ip, ip, sl, asr r2 │ │ │ │ + ldrsheq sl, [ip], #-158 @ 0xffffff62 │ │ │ │ + subseq ip, ip, r6, asr #4 │ │ │ │ + subseq ip, ip, ip, asr r1 │ │ │ │ + subseq r9, sl, r4, ror #18 │ │ │ │ + subseq ip, ip, lr, ror r1 │ │ │ │ + subseq ip, ip, r8, lsr #2 │ │ │ │ + subseq r9, sl, r0, lsr r9 │ │ │ │ + subseq ip, ip, ip, lsl #2 │ │ │ │ + subseq r9, sl, r4, lsl r9 │ │ │ │ + subseq ip, ip, r2, ror #1 │ │ │ │ + subseq r9, sl, sl, ror #17 │ │ │ │ + subseq ip, ip, r6, asr #1 │ │ │ │ + subseq r9, sl, lr, asr #17 │ │ │ │ + subseq ip, ip, r8, ror #1 │ │ │ │ + subseq ip, ip, r4, lsr #1 │ │ │ │ + subseq r9, sl, ip, lsr #17 │ │ │ │ + subseq ip, ip, r6, ror r0 │ │ │ │ + subseq r9, sl, lr, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 377b38 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x46914cf2 │ │ │ │ @ instruction: 0xb0934af2 │ │ │ │ @@ -566672,30 +566672,30 @@ │ │ │ │ ldmdami r5, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5db4478 │ │ │ │ strb pc, [pc, r1, lsl #19]! @ │ │ │ │ mcr 5, 0, pc, cr12, cr4, {6} @ │ │ │ │ rsbeq r2, r6, ip, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x005cbf98 │ │ │ │ - subseq fp, ip, lr, ror #28 │ │ │ │ + @ instruction: 0x005cbf9c │ │ │ │ + subseq fp, ip, r2, ror lr │ │ │ │ rsbeq r2, r6, r6, ror #3 │ │ │ │ - subseq fp, ip, r0, lsr #26 │ │ │ │ - subseq r9, sl, r8, lsr #10 │ │ │ │ - subseq fp, ip, r6, lsl #26 │ │ │ │ - subseq r9, sl, lr, lsl #10 │ │ │ │ + subseq fp, ip, r4, lsr #26 │ │ │ │ + subseq r9, sl, ip, lsr #10 │ │ │ │ + subseq fp, ip, sl, lsl #26 │ │ │ │ + subseq r9, sl, r2, lsl r5 │ │ │ │ @ instruction: 0xffffe26b │ │ │ │ - subseq fp, ip, sl, ror #24 │ │ │ │ - subseq r9, sl, r2, ror r4 │ │ │ │ - subseq fp, ip, r0, asr ip │ │ │ │ - subseq r9, sl, r8, asr r4 │ │ │ │ - subseq fp, ip, r8, lsr ip │ │ │ │ - subseq r9, sl, lr, lsr r4 │ │ │ │ - subseq fp, ip, sl, lsl ip │ │ │ │ - subseq r9, sl, r0, lsr #8 │ │ │ │ + subseq fp, ip, lr, ror #24 │ │ │ │ + subseq r9, sl, r6, ror r4 │ │ │ │ + subseq fp, ip, r4, asr ip │ │ │ │ + subseq r9, sl, ip, asr r4 │ │ │ │ + subseq fp, ip, ip, lsr ip │ │ │ │ + subseq r9, sl, r2, asr #8 │ │ │ │ + subseq fp, ip, lr, lsl ip │ │ │ │ + subseq r9, sl, r4, lsr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ pkhbtmi r4, r9, r7, lsl #23 │ │ │ │ strcs r4, [r0], -r7, lsl #12 │ │ │ │ @@ -566848,33 +566848,33 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf824f5db │ │ │ │ @ instruction: 0xf5d4e6fc │ │ │ │ svclt 0x0000ecb0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, r6, lr, asr #30 │ │ │ │ rsbeq r1, r6, r4, lsl #30 │ │ │ │ - subseq sl, ip, r6, lsl #6 │ │ │ │ - subseq fp, ip, sl, ror fp │ │ │ │ - subseq fp, ip, lr, asr sl │ │ │ │ - subseq r9, sl, r6, ror #4 │ │ │ │ - subseq fp, ip, r4, asr #20 │ │ │ │ - subseq r9, sl, ip, asr #4 │ │ │ │ - subseq fp, ip, r2, lsr #20 │ │ │ │ - subseq r9, sl, sl, lsr #4 │ │ │ │ - subseq fp, ip, r6, lsl #20 │ │ │ │ - subseq r9, sl, lr, lsl #4 │ │ │ │ - ldrsbeq fp, [ip], #-152 @ 0xffffff68 │ │ │ │ - subseq r9, sl, r0, ror #3 │ │ │ │ - ldrheq fp, [ip], #-156 @ 0xffffff64 │ │ │ │ - subseq r9, sl, r4, asr #3 │ │ │ │ - ldrsbeq fp, [ip], #-158 @ 0xffffff62 │ │ │ │ - subseq fp, ip, r8, lsl #19 │ │ │ │ - @ instruction: 0x005a9190 │ │ │ │ - subseq fp, ip, lr, asr r9 │ │ │ │ - subseq r9, sl, r6, ror #2 │ │ │ │ + subseq sl, ip, sl, lsl #6 │ │ │ │ + subseq fp, ip, lr, ror fp │ │ │ │ + subseq fp, ip, r2, ror #20 │ │ │ │ + subseq r9, sl, sl, ror #4 │ │ │ │ + subseq fp, ip, r8, asr #20 │ │ │ │ + subseq r9, sl, r0, asr r2 │ │ │ │ + subseq fp, ip, r6, lsr #20 │ │ │ │ + subseq r9, sl, lr, lsr #4 │ │ │ │ + subseq fp, ip, sl, lsl #20 │ │ │ │ + subseq r9, sl, r2, lsl r2 │ │ │ │ + ldrsbeq fp, [ip], #-156 @ 0xffffff64 │ │ │ │ + subseq r9, sl, r4, ror #3 │ │ │ │ + subseq fp, ip, r0, asr #19 │ │ │ │ + subseq r9, sl, r8, asr #3 │ │ │ │ + subseq fp, ip, r2, ror #19 │ │ │ │ + subseq fp, ip, ip, lsl #19 │ │ │ │ + @ instruction: 0x005a9194 │ │ │ │ + subseq fp, ip, r2, ror #18 │ │ │ │ + subseq r9, sl, sl, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 37822c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stcmi 0, cr11, [lr], #572 @ 0x23c │ │ │ │ cdp 6, 11, cr2, cr0, cr0, {0} │ │ │ │ @@ -567048,34 +567048,34 @@ │ │ │ │ @ instruction: 0xf5d4e6de │ │ │ │ svclt 0x0000eb24 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ rsbeq r1, r6, r6, lsl #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq fp, ip, r6, lsl #17 │ │ │ │ - subseq r9, sl, lr, lsl #1 │ │ │ │ + subseq fp, ip, sl, lsl #17 │ │ │ │ + @ instruction: 0x005a9092 │ │ │ │ rsbeq r1, r6, r8, lsr #24 │ │ │ │ - ldrsheq fp, [ip], #-120 @ 0xffffff88 │ │ │ │ - subseq fp, ip, r8, lsl #15 │ │ │ │ - @ instruction: 0x005a8f90 │ │ │ │ - ldrsbeq r9, [ip], #-244 @ 0xffffff0c │ │ │ │ - subseq r2, ip, r0, lsl #12 │ │ │ │ - subseq fp, ip, r4, asr r8 │ │ │ │ - subseq fp, ip, r6, lsr #14 │ │ │ │ - subseq r8, sl, lr, lsr #30 │ │ │ │ - subseq fp, ip, r8, asr #14 │ │ │ │ - subseq fp, ip, r4, lsl #14 │ │ │ │ - subseq r8, sl, ip, lsl #30 │ │ │ │ - ldrsheq fp, [ip], #-110 @ 0xffffff92 │ │ │ │ - subseq fp, ip, sl, lsr #13 │ │ │ │ - ldrheq r8, [sl], #-226 @ 0xffffff1e │ │ │ │ - subseq r9, pc, r4, lsl r8 @ │ │ │ │ - subseq fp, ip, r8, asr #12 │ │ │ │ - subseq r8, sl, lr, asr #28 │ │ │ │ + ldrsheq fp, [ip], #-124 @ 0xffffff84 │ │ │ │ + subseq fp, ip, ip, lsl #15 │ │ │ │ + @ instruction: 0x005a8f94 │ │ │ │ + ldrsbeq r9, [ip], #-248 @ 0xffffff08 │ │ │ │ + subseq r2, ip, r4, lsl #12 │ │ │ │ + subseq fp, ip, r8, asr r8 │ │ │ │ + subseq fp, ip, sl, lsr #14 │ │ │ │ + subseq r8, sl, r2, lsr pc │ │ │ │ + subseq fp, ip, ip, asr #14 │ │ │ │ + subseq fp, ip, r8, lsl #14 │ │ │ │ + subseq r8, sl, r0, lsl pc │ │ │ │ + subseq fp, ip, r2, lsl #14 │ │ │ │ + subseq fp, ip, lr, lsr #13 │ │ │ │ + ldrheq r8, [sl], #-230 @ 0xffffff1a │ │ │ │ + subseq r9, pc, r8, lsl r8 @ │ │ │ │ + subseq fp, ip, ip, asr #12 │ │ │ │ + subseq r8, sl, r2, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r8], r7, lsl #1 │ │ │ │ blmi 18ce8f0 │ │ │ │ strbmi r4, [r0], -r4, lsl #12 │ │ │ │ @@ -567166,27 +567166,27 @@ │ │ │ │ ldmdami r2, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ stc2 5, cr15, [r4, #872]! @ 0x368 │ │ │ │ @ instruction: 0xf5d4e790 │ │ │ │ svclt 0x0000ea30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, r6, ip, asr r9 │ │ │ │ - subseq fp, ip, r0, asr r5 │ │ │ │ - subseq r8, sl, r8, asr sp │ │ │ │ - subseq fp, ip, sl, lsr r5 │ │ │ │ - subseq r8, sl, r2, asr #26 │ │ │ │ + subseq fp, ip, r4, asr r5 │ │ │ │ + subseq r8, sl, ip, asr sp │ │ │ │ + subseq fp, ip, lr, lsr r5 │ │ │ │ + subseq r8, sl, r6, asr #26 │ │ │ │ ldrdeq r1, [r6], #-140 @ 0xffffff74 @ │ │ │ │ - subseq fp, ip, ip, lsr #9 │ │ │ │ - ldrheq r8, [sl], #-196 @ 0xffffff3c │ │ │ │ - @ instruction: 0x005cb492 │ │ │ │ - @ instruction: 0x005a8c9a │ │ │ │ - subseq fp, ip, r8, ror r4 │ │ │ │ - subseq r8, sl, r0, lsl #25 │ │ │ │ - subseq fp, ip, lr, asr r4 │ │ │ │ - subseq r8, sl, r6, ror #24 │ │ │ │ + ldrheq fp, [ip], #-64 @ 0xffffffc0 │ │ │ │ + ldrheq r8, [sl], #-200 @ 0xffffff38 │ │ │ │ + @ instruction: 0x005cb496 │ │ │ │ + @ instruction: 0x005a8c9e │ │ │ │ + subseq fp, ip, ip, ror r4 │ │ │ │ + subseq r8, sl, r4, lsl #25 │ │ │ │ + subseq fp, ip, r2, ror #8 │ │ │ │ + subseq r8, sl, sl, ror #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 578710 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ addlt r4, fp, fp, ror #25 │ │ │ │ ldrmi r4, [sl], fp, ror #21 │ │ │ │ @@ -567422,22 +567422,22 @@ │ │ │ │ @ instruction: 0xf53ffa10 │ │ │ │ @ instruction: 0xf04faf3e │ │ │ │ ldr r0, [ip, -r1, lsl #22]! │ │ │ │ ... │ │ │ │ rsbeq r1, r6, r4, lsr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, r6, r4, ror r7 │ │ │ │ - subseq fp, ip, r2, lsl #6 │ │ │ │ - subseq r8, sl, sl, lsl #22 │ │ │ │ - ldrheq fp, [ip], #-16 │ │ │ │ - ldrheq r8, [sl], #-152 @ 0xffffff68 │ │ │ │ - ldrsheq fp, [ip], #-4 │ │ │ │ - ldrsheq r8, [sl], #-140 @ 0xffffff74 │ │ │ │ - ldrsbeq fp, [ip], #-6 │ │ │ │ - ldrsbeq r8, [sl], #-142 @ 0xffffff72 │ │ │ │ + subseq fp, ip, r6, lsl #6 │ │ │ │ + subseq r8, sl, lr, lsl #22 │ │ │ │ + ldrheq fp, [ip], #-20 @ 0xffffffec │ │ │ │ + ldrheq r8, [sl], #-156 @ 0xffffff64 │ │ │ │ + ldrsheq fp, [ip], #-8 │ │ │ │ + subseq r8, sl, r0, lsl #18 │ │ │ │ + ldrsbeq fp, [ip], #-10 │ │ │ │ + subseq r8, sl, r2, ror #17 │ │ │ │ strls sl, [r0, #-2824] @ 0xfffff4f8 │ │ │ │ movwcs r9, #4865 @ 0x1301 │ │ │ │ @ instruction: 0xf9fef1dc │ │ │ │ cmple sl, r1, lsl #16 │ │ │ │ blle ff279128 │ │ │ │ blx 67921c │ │ │ │ svcge 0x0013f53f │ │ │ │ @@ -567550,30 +567550,30 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9e4f5da │ │ │ │ stmdbls r2, {r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf5da4478 │ │ │ │ bls 2fc294 >::_M_default_append(unsigned int)@@Base+0x79700> │ │ │ │ svclt 0x0000e53e │ │ │ │ ... │ │ │ │ - subseq sl, ip, r8, asr #31 │ │ │ │ - ldrsbeq r8, [sl], #-112 @ 0xffffff90 │ │ │ │ - subseq sl, ip, r8, ror #30 │ │ │ │ - subseq r8, sl, r0, ror r7 │ │ │ │ - subseq sl, ip, sl, asr #30 │ │ │ │ - subseq r8, sl, r2, asr r7 │ │ │ │ - subseq sl, ip, r0, lsl #30 │ │ │ │ - subseq r8, sl, r8, lsl #14 │ │ │ │ - ldrsbeq sl, [ip], #-224 @ 0xffffff20 │ │ │ │ - ldrsbeq r8, [sl], #-104 @ 0xffffff98 │ │ │ │ - @ instruction: 0x005cae92 │ │ │ │ - @ instruction: 0x005a869a │ │ │ │ - subseq sl, ip, r6, ror lr │ │ │ │ - subseq r8, sl, ip, ror r6 │ │ │ │ - subseq sl, ip, r4, asr lr │ │ │ │ - subseq r8, sl, ip, asr r6 │ │ │ │ + subseq sl, ip, ip, asr #31 │ │ │ │ + ldrsbeq r8, [sl], #-116 @ 0xffffff8c │ │ │ │ + subseq sl, ip, ip, ror #30 │ │ │ │ + subseq r8, sl, r4, ror r7 │ │ │ │ + subseq sl, ip, lr, asr #30 │ │ │ │ + subseq r8, sl, r6, asr r7 │ │ │ │ + subseq sl, ip, r4, lsl #30 │ │ │ │ + subseq r8, sl, ip, lsl #14 │ │ │ │ + ldrsbeq sl, [ip], #-228 @ 0xffffff1c │ │ │ │ + ldrsbeq r8, [sl], #-108 @ 0xffffff94 │ │ │ │ + @ instruction: 0x005cae96 │ │ │ │ + @ instruction: 0x005a869e │ │ │ │ + subseq sl, ip, sl, ror lr │ │ │ │ + subseq r8, sl, r0, lsl #13 │ │ │ │ + subseq sl, ip, r8, asr lr │ │ │ │ + subseq r8, sl, r0, ror #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi f0c8 │ │ │ │ blmi f2e0 │ │ │ │ addslt r4, r3, sl, ror r4 │ │ │ │ @@ -567820,36 +567820,36 @@ │ │ │ │ ldmdami fp, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf884f5da │ │ │ │ ldrbt r9, [lr], r4, lsl #22 │ │ │ │ stc 5, cr15, [lr, #-844] @ 0xfffffcb4 │ │ │ │ mlseq r6, r4, r1, r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, ip, sl, asr #27 │ │ │ │ - ldrsbeq sl, [ip], #-206 @ 0xffffff32 │ │ │ │ + subseq sl, ip, lr, asr #27 │ │ │ │ + subseq sl, ip, r2, ror #25 │ │ │ │ rsbeq ip, r5, r8, lsl #15 │ │ │ │ - subseq sl, ip, lr, lsl ip │ │ │ │ - subseq r8, sl, r6, lsr #8 │ │ │ │ + subseq sl, ip, r2, lsr #24 │ │ │ │ + subseq r8, sl, sl, lsr #8 │ │ │ │ strhteq r0, [r6], #-254 @ 0xffffff02 │ │ │ │ - subseq sl, ip, r4, ror #23 │ │ │ │ - subseq r8, sl, ip, ror #7 │ │ │ │ - subseq sl, ip, r8, asr #23 │ │ │ │ - subseq r8, sl, lr, asr #7 │ │ │ │ - subseq sl, ip, lr, ror fp │ │ │ │ - subseq r8, sl, r6, lsl #7 │ │ │ │ - subseq sl, ip, ip, asr #22 │ │ │ │ - subseq r8, sl, r4, asr r3 │ │ │ │ - subseq sl, ip, r0, lsl fp │ │ │ │ - subseq r8, sl, lr, lsl r3 │ │ │ │ - ldrsbeq sl, [ip], #-170 @ 0xffffff56 │ │ │ │ - subseq r8, sl, r2, ror #5 │ │ │ │ - subseq sl, ip, sl, lsr sl │ │ │ │ - subseq r8, sl, r2, asr #4 │ │ │ │ - subseq sl, ip, lr, lsl sl │ │ │ │ - subseq r8, sl, r6, lsr #4 │ │ │ │ + subseq sl, ip, r8, ror #23 │ │ │ │ + ldrsheq r8, [sl], #-48 @ 0xffffffd0 │ │ │ │ + subseq sl, ip, ip, asr #23 │ │ │ │ + ldrsbeq r8, [sl], #-50 @ 0xffffffce │ │ │ │ + subseq sl, ip, r2, lsl #23 │ │ │ │ + subseq r8, sl, sl, lsl #7 │ │ │ │ + subseq sl, ip, r0, asr fp │ │ │ │ + subseq r8, sl, r8, asr r3 │ │ │ │ + subseq sl, ip, r4, lsl fp │ │ │ │ + subseq r8, sl, r2, lsr #6 │ │ │ │ + ldrsbeq sl, [ip], #-174 @ 0xffffff52 │ │ │ │ + subseq r8, sl, r6, ror #5 │ │ │ │ + subseq sl, ip, lr, lsr sl │ │ │ │ + subseq r8, sl, r6, asr #4 │ │ │ │ + subseq sl, ip, r2, lsr #20 │ │ │ │ + subseq r8, sl, sl, lsr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r8], r7, lsl #1 │ │ │ │ @ instruction: 0x461e4611 │ │ │ │ strmi r4, [r4], -r6, lsl #23 │ │ │ │ @@ -567985,27 +567985,27 @@ │ │ │ │ ldmdami r2, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xff3af5d9 │ │ │ │ @ instruction: 0xf5d3e743 │ │ │ │ svclt 0x0000ebc6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r0, r6, sl, lsr sp │ │ │ │ - subseq sl, ip, r6, lsl r9 │ │ │ │ - subseq r8, sl, lr, lsl r1 │ │ │ │ - subseq sl, ip, r0, lsl #18 │ │ │ │ - subseq r8, sl, r8, lsl #2 │ │ │ │ + subseq sl, ip, sl, lsl r9 │ │ │ │ + subseq r8, sl, r2, lsr #2 │ │ │ │ + subseq sl, ip, r4, lsl #18 │ │ │ │ + subseq r8, sl, ip, lsl #2 │ │ │ │ rsbeq r0, r6, r2, lsr #25 │ │ │ │ - subseq sl, ip, r8, ror #16 │ │ │ │ - subseq r8, sl, r0, ror r0 │ │ │ │ - subseq sl, ip, lr, asr #16 │ │ │ │ - subseq r8, sl, r6, asr r0 │ │ │ │ - subseq sl, ip, r4, lsr #15 │ │ │ │ - subseq r7, sl, ip, lsr #31 │ │ │ │ - subseq sl, ip, sl, lsl #15 │ │ │ │ - @ instruction: 0x005a7f92 │ │ │ │ + subseq sl, ip, ip, ror #16 │ │ │ │ + subseq r8, sl, r4, ror r0 │ │ │ │ + subseq sl, ip, r2, asr r8 │ │ │ │ + subseq r8, sl, sl, asr r0 │ │ │ │ + subseq sl, ip, r8, lsr #15 │ │ │ │ + ldrheq r7, [sl], #-240 @ 0xffffff10 │ │ │ │ + subseq sl, ip, lr, lsl #15 │ │ │ │ + @ instruction: 0x005a7f96 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r1], r7, lsl #1 │ │ │ │ strmi r4, [r5], -ip, ror #20 │ │ │ │ movwls r4, #13960 @ 0x3688 │ │ │ │ @@ -568114,27 +568114,27 @@ │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 5, 1, pc, cr8, cr9, {6} │ │ │ │ @ instruction: 0xf5d3e7ee │ │ │ │ svclt 0x0000eac4 │ │ │ │ ldrdeq r0, [r6], #-160 @ 0xffffff60 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbeq sl, [ip], #-96 @ 0xffffffa0 │ │ │ │ - subseq sl, ip, r4, asr r6 │ │ │ │ - subseq sl, ip, r8, lsr #12 │ │ │ │ - subseq r7, sl, r0, lsr lr │ │ │ │ + ldrsbeq sl, [ip], #-100 @ 0xffffff9c │ │ │ │ + subseq sl, ip, r8, asr r6 │ │ │ │ + subseq sl, ip, ip, lsr #12 │ │ │ │ + subseq r7, sl, r4, lsr lr │ │ │ │ rsbeq r0, r6, sl, asr #19 │ │ │ │ - ldrsbeq sl, [ip], #-92 @ 0xffffffa4 │ │ │ │ - subseq r7, sl, r4, ror #27 │ │ │ │ - subseq sl, ip, r2, asr #11 │ │ │ │ - subseq r7, sl, sl, asr #27 │ │ │ │ - subseq sl, ip, r8, lsr #11 │ │ │ │ - subseq r7, sl, lr, lsr #27 │ │ │ │ - subseq sl, ip, r8, lsl #11 │ │ │ │ - subseq r7, sl, lr, lsl #27 │ │ │ │ + subseq sl, ip, r0, ror #11 │ │ │ │ + subseq r7, sl, r8, ror #27 │ │ │ │ + subseq sl, ip, r6, asr #11 │ │ │ │ + subseq r7, sl, lr, asr #27 │ │ │ │ + subseq sl, ip, ip, lsr #11 │ │ │ │ + ldrheq r7, [sl], #-210 @ 0xffffff2e │ │ │ │ + subseq sl, ip, ip, lsl #11 │ │ │ │ + @ instruction: 0x005a7d92 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ ldrpl pc, [r8, #-2271] @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb097 │ │ │ │ @ instruction: 0x46984518 │ │ │ │ @@ -568461,34 +568461,34 @@ │ │ │ │ ldmdami r9, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2310 @ 0xfffff6fa │ │ │ │ blx fe2fbdb6 │ │ │ │ ldr r9, [r1, #2566] @ 0xa06 │ │ │ │ rsbeq r0, r6, ip, asr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ mlseq r6, r0, r8, r0 │ │ │ │ - subseq sl, ip, r8, asr #7 │ │ │ │ - ldrsbeq r7, [sl], #-176 @ 0xffffff50 │ │ │ │ - subseq sl, ip, sl, lsr #7 │ │ │ │ - ldrheq r7, [sl], #-178 @ 0xffffff4e │ │ │ │ - subseq sl, ip, ip, lsl #7 │ │ │ │ - @ instruction: 0x005a7b94 │ │ │ │ - @ instruction: 0x005ca29c │ │ │ │ - subseq r7, sl, r2, lsr #21 │ │ │ │ - ldrsheq sl, [ip], #-18 @ 0xffffffee │ │ │ │ - ldrsheq r7, [sl], #-152 @ 0xffffff68 │ │ │ │ - ldrsbeq sl, [ip], #-20 @ 0xffffffec │ │ │ │ - ldrsbeq r7, [sl], #-156 @ 0xffffff64 │ │ │ │ - subseq sl, ip, r0, lsr #3 │ │ │ │ - subseq r7, sl, r6, lsr #19 │ │ │ │ - subseq sl, ip, sl, asr r0 │ │ │ │ - subseq r7, sl, r2, ror #16 │ │ │ │ - subseq sl, ip, r8, lsr r0 │ │ │ │ - subseq r7, sl, r0, asr #16 │ │ │ │ - subseq sl, ip, sl, lsl r0 │ │ │ │ - subseq r7, sl, r2, lsr #16 │ │ │ │ + subseq sl, ip, ip, asr #7 │ │ │ │ + ldrsbeq r7, [sl], #-180 @ 0xffffff4c │ │ │ │ + subseq sl, ip, lr, lsr #7 │ │ │ │ + ldrheq r7, [sl], #-182 @ 0xffffff4a │ │ │ │ + @ instruction: 0x005ca390 │ │ │ │ + @ instruction: 0x005a7b98 │ │ │ │ + subseq sl, ip, r0, lsr #5 │ │ │ │ + subseq r7, sl, r6, lsr #21 │ │ │ │ + ldrsheq sl, [ip], #-22 @ 0xffffffea │ │ │ │ + ldrsheq r7, [sl], #-156 @ 0xffffff64 │ │ │ │ + ldrsbeq sl, [ip], #-24 @ 0xffffffe8 │ │ │ │ + subseq r7, sl, r0, ror #19 │ │ │ │ + subseq sl, ip, r4, lsr #3 │ │ │ │ + subseq r7, sl, sl, lsr #19 │ │ │ │ + subseq sl, ip, lr, asr r0 │ │ │ │ + subseq r7, sl, r6, ror #16 │ │ │ │ + subseq sl, ip, ip, lsr r0 │ │ │ │ + subseq r7, sl, r4, asr #16 │ │ │ │ + subseq sl, ip, lr, lsl r0 │ │ │ │ + subseq r7, sl, r6, lsr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, sl, asr #25 │ │ │ │ ldrbtmi r4, [ip], #-2762 @ 0xfffff536 │ │ │ │ @ instruction: 0xb714e9dd │ │ │ │ @@ -568691,32 +568691,32 @@ │ │ │ │ @ instruction: 0xf04f4817 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9b6f5d9 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ rsbeq r0, r6, sl, asr #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r0, r6, r6, lsl r3 │ │ │ │ - subseq r9, ip, r4, asr #30 │ │ │ │ - subseq r9, ip, lr, lsr lr │ │ │ │ - subseq r9, ip, ip, asr sp │ │ │ │ - subseq r7, sl, r4, ror #10 │ │ │ │ - subseq r9, ip, lr, lsr sp │ │ │ │ - subseq r7, sl, r6, asr #10 │ │ │ │ - subseq r9, ip, r0, lsr #26 │ │ │ │ - subseq r7, sl, r8, lsr #10 │ │ │ │ - ldrsheq r9, [ip], #-206 @ 0xffffff32 │ │ │ │ - subseq r7, sl, r4, lsl #10 │ │ │ │ - ldrsbeq r9, [ip], #-204 @ 0xffffff34 │ │ │ │ - subseq r7, sl, r4, ror #9 │ │ │ │ - ldrheq r9, [ip], #-204 @ 0xffffff34 │ │ │ │ - subseq r7, sl, r2, asr #9 │ │ │ │ - subseq r9, ip, r0, lsr #25 │ │ │ │ - subseq r7, sl, r6, lsr #9 │ │ │ │ - subseq r9, ip, r4, lsl #25 │ │ │ │ - subseq r7, sl, sl, lsl #9 │ │ │ │ + subseq r9, ip, r8, asr #30 │ │ │ │ + subseq r9, ip, r2, asr #28 │ │ │ │ + subseq r9, ip, r0, ror #26 │ │ │ │ + subseq r7, sl, r8, ror #10 │ │ │ │ + subseq r9, ip, r2, asr #26 │ │ │ │ + subseq r7, sl, sl, asr #10 │ │ │ │ + subseq r9, ip, r4, lsr #26 │ │ │ │ + subseq r7, sl, ip, lsr #10 │ │ │ │ + subseq r9, ip, r2, lsl #26 │ │ │ │ + subseq r7, sl, r8, lsl #10 │ │ │ │ + subseq r9, ip, r0, ror #25 │ │ │ │ + subseq r7, sl, r8, ror #9 │ │ │ │ + subseq r9, ip, r0, asr #25 │ │ │ │ + subseq r7, sl, r6, asr #9 │ │ │ │ + subseq r9, ip, r4, lsr #25 │ │ │ │ + subseq r7, sl, sl, lsr #9 │ │ │ │ + subseq r9, ip, r8, lsl #25 │ │ │ │ + subseq r7, sl, lr, lsl #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r5], -r7, lsl #1 │ │ │ │ @ instruction: 0x46074698 │ │ │ │ tstcs r1, #3620864 @ 0x374000 │ │ │ │ @@ -568778,22 +568778,22 @@ │ │ │ │ adcle r2, r3, r1, lsl #16 │ │ │ │ @ instruction: 0x21a1480b │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf846f5d9 │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf5d94478 │ │ │ │ strb pc, [r5, r1, lsl #18] @ │ │ │ │ - subseq r9, ip, sl, lsl #23 │ │ │ │ - @ instruction: 0x005a7392 │ │ │ │ - subseq r9, ip, r2, ror fp │ │ │ │ - subseq r7, sl, sl, ror r3 │ │ │ │ - subseq r9, ip, r0, asr #22 │ │ │ │ - subseq r7, sl, r8, asr #6 │ │ │ │ - subseq r9, ip, r8, lsl fp │ │ │ │ - subseq r7, sl, r0, lsr #6 │ │ │ │ + subseq r9, ip, lr, lsl #23 │ │ │ │ + @ instruction: 0x005a7396 │ │ │ │ + subseq r9, ip, r6, ror fp │ │ │ │ + subseq r7, sl, lr, ror r3 │ │ │ │ + subseq r9, ip, r4, asr #22 │ │ │ │ + subseq r7, sl, ip, asr #6 │ │ │ │ + subseq r9, ip, ip, lsl fp │ │ │ │ + subseq r7, sl, r4, lsr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r4, pc, r2, lsl #27 │ │ │ │ ldrbtmi r4, [sp], #-3202 @ 0xfffff37e │ │ │ │ @ instruction: 0xf8dd9f1a │ │ │ │ @@ -568924,26 +568924,26 @@ │ │ │ │ ldrbtmi r9, [r8], #-2310 @ 0xfffff6fa │ │ │ │ @ instruction: 0xffe6f5d8 │ │ │ │ ldr r9, [r4, -r6, lsl #22] │ │ │ │ ldcl 5, cr15, [r0], #-840 @ 0xfffffcb8 │ │ │ │ rsbeq pc, r5, r6, lsl #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq pc, r5, r6, asr lr @ │ │ │ │ - subseq r9, ip, ip, lsl sl │ │ │ │ - subseq r7, sl, r4, lsr #4 │ │ │ │ - subseq r9, ip, ip, lsr #19 │ │ │ │ - ldrheq r7, [sl], #-20 @ 0xffffffec │ │ │ │ - subseq r9, ip, r8, ror r9 │ │ │ │ - subseq r7, sl, r0, lsl #3 │ │ │ │ - subseq r9, ip, ip, asr r9 │ │ │ │ - subseq r7, sl, r4, ror #2 │ │ │ │ - subseq r9, ip, r0, lsl #18 │ │ │ │ - subseq r7, sl, r8, lsl #2 │ │ │ │ - subseq r9, ip, r2, ror #17 │ │ │ │ - subseq r7, sl, sl, ror #1 │ │ │ │ + subseq r9, ip, r0, lsr #20 │ │ │ │ + subseq r7, sl, r8, lsr #4 │ │ │ │ + ldrheq r9, [ip], #-144 @ 0xffffff70 │ │ │ │ + ldrheq r7, [sl], #-24 @ 0xffffffe8 │ │ │ │ + subseq r9, ip, ip, ror r9 │ │ │ │ + subseq r7, sl, r4, lsl #3 │ │ │ │ + subseq r9, ip, r0, ror #18 │ │ │ │ + subseq r7, sl, r8, ror #2 │ │ │ │ + subseq r9, ip, r4, lsl #18 │ │ │ │ + subseq r7, sl, ip, lsl #2 │ │ │ │ + subseq r9, ip, r6, ror #17 │ │ │ │ + subseq r7, sl, lr, ror #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stcmi 0, cr11, [lr, #560] @ 0x230 │ │ │ │ ldrbtmi r4, [sp], #-2446 @ 0xfffff672 │ │ │ │ mrcls 12, 0, r9, cr6, cr5, {0} │ │ │ │ @@ -569086,28 +569086,28 @@ │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ mcr2 5, 5, pc, cr2, cr8, {6} @ │ │ │ │ ldrbt r9, [ip], r7, lsl #22 │ │ │ │ bl d7c760 │ │ │ │ rsbeq pc, r5, lr, lsr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq pc, [r5], #-190 @ 0xffffff42 @ │ │ │ │ - subseq r9, ip, lr, asr #15 │ │ │ │ - ldrsbeq r6, [sl], #-246 @ 0xffffff0a │ │ │ │ - subseq r9, ip, r8, ror r7 │ │ │ │ - subseq r6, sl, r0, lsl #31 │ │ │ │ - subseq r9, ip, ip, lsr #14 │ │ │ │ - subseq r6, sl, r4, lsr pc │ │ │ │ - ldrsbeq r9, [ip], #-102 @ 0xffffff9a │ │ │ │ - ldrsbeq r6, [sl], #-238 @ 0xffffff12 │ │ │ │ - ldrheq r9, [ip], #-104 @ 0xffffff98 │ │ │ │ - subseq r6, sl, r0, asr #29 │ │ │ │ - @ instruction: 0x005c9696 │ │ │ │ - @ instruction: 0x005a6e9e │ │ │ │ - subseq r9, ip, sl, asr r6 │ │ │ │ - subseq r6, sl, r2, ror #28 │ │ │ │ + ldrsbeq r9, [ip], #-114 @ 0xffffff8e │ │ │ │ + ldrsbeq r6, [sl], #-250 @ 0xffffff06 │ │ │ │ + subseq r9, ip, ip, ror r7 │ │ │ │ + subseq r6, sl, r4, lsl #31 │ │ │ │ + subseq r9, ip, r0, lsr r7 │ │ │ │ + subseq r6, sl, r8, lsr pc │ │ │ │ + ldrsbeq r9, [ip], #-106 @ 0xffffff96 │ │ │ │ + subseq r6, sl, r2, ror #29 │ │ │ │ + ldrheq r9, [ip], #-108 @ 0xffffff94 │ │ │ │ + subseq r6, sl, r4, asr #29 │ │ │ │ + @ instruction: 0x005c969a │ │ │ │ + subseq r6, sl, r2, lsr #29 │ │ │ │ + subseq r9, ip, lr, asr r6 │ │ │ │ + subseq r6, sl, r6, ror #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed96264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fec42f8c │ │ │ │ blmi fec6b294 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -569273,59 +569273,59 @@ │ │ │ │ ldmib ip!, {r1, r4, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ mlseq r5, lr, r9, pc @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, ip, sl, ror #11 │ │ │ │ + subseq r9, ip, lr, ror #11 │ │ │ │ @ instruction: 0xffffcc8d │ │ │ │ @ instruction: 0xfffffacb │ │ │ │ - ldrsbeq r9, [ip], #-98 @ 0xffffff9e │ │ │ │ - subseq ip, sl, r4, lsr #11 │ │ │ │ - ldrsheq r9, [ip], #-102 @ 0xffffff9a │ │ │ │ - subseq r9, ip, ip, asr #14 │ │ │ │ - subseq r9, ip, r6, ror #10 │ │ │ │ - subseq r6, sl, lr, ror #26 │ │ │ │ - rsbeq pc, r5, r8, lsl #18 │ │ │ │ - subseq r9, ip, r2, lsr r5 │ │ │ │ - subseq r6, sl, sl, lsr sp │ │ │ │ + ldrsbeq r9, [ip], #-102 @ 0xffffff9a │ │ │ │ + subseq ip, sl, r8, lsr #11 │ │ │ │ ldrsheq r9, [ip], #-106 @ 0xffffff96 │ │ │ │ - subseq r9, ip, r4, asr r7 │ │ │ │ - subseq r9, ip, r4, asr r7 │ │ │ │ - @ instruction: 0x005c9792 │ │ │ │ - subseq r9, ip, lr, asr #9 │ │ │ │ - ldrsbeq r6, [sl], #-198 @ 0xffffff3a │ │ │ │ - ldrheq r9, [ip], #-68 @ 0xffffffbc │ │ │ │ - ldrheq r6, [sl], #-204 @ 0xffffff34 │ │ │ │ - subseq r9, ip, r4, asr r7 │ │ │ │ - subseq r9, ip, r2, lsl #15 │ │ │ │ - subseq r9, ip, r0, lsl #15 │ │ │ │ - subseq r9, ip, lr, lsr #15 │ │ │ │ - subseq r9, ip, sl, asr r4 │ │ │ │ - subseq r6, sl, r2, ror #24 │ │ │ │ - subseq r9, ip, r0, asr #8 │ │ │ │ - subseq r6, sl, r8, asr #24 │ │ │ │ - subseq r9, ip, r8, ror r7 │ │ │ │ - ldrheq r9, [ip], #-118 @ 0xffffff8a │ │ │ │ - subseq r9, ip, r6, lsl #8 │ │ │ │ - subseq r6, sl, lr, lsl #24 │ │ │ │ - @ instruction: 0x005c9798 │ │ │ │ - subseq r9, ip, sl, asr #15 │ │ │ │ + subseq r9, ip, r0, asr r7 │ │ │ │ + subseq r9, ip, sl, ror #10 │ │ │ │ + subseq r6, sl, r2, ror sp │ │ │ │ + rsbeq pc, r5, r8, lsl #18 │ │ │ │ + subseq r9, ip, r6, lsr r5 │ │ │ │ + subseq r6, sl, lr, lsr sp │ │ │ │ + ldrsheq r9, [ip], #-110 @ 0xffffff92 │ │ │ │ + subseq r9, ip, r8, asr r7 │ │ │ │ + subseq r9, ip, r8, asr r7 │ │ │ │ + @ instruction: 0x005c9796 │ │ │ │ + ldrsbeq r9, [ip], #-66 @ 0xffffffbe │ │ │ │ + ldrsbeq r6, [sl], #-202 @ 0xffffff36 │ │ │ │ + ldrheq r9, [ip], #-72 @ 0xffffffb8 │ │ │ │ + subseq r6, sl, r0, asr #25 │ │ │ │ + subseq r9, ip, r8, asr r7 │ │ │ │ + subseq r9, ip, r6, lsl #15 │ │ │ │ + subseq r9, ip, r4, lsl #15 │ │ │ │ + ldrheq r9, [ip], #-114 @ 0xffffff8e │ │ │ │ + subseq r9, ip, lr, asr r4 │ │ │ │ + subseq r6, sl, r6, ror #24 │ │ │ │ + subseq r9, ip, r4, asr #8 │ │ │ │ + subseq r6, sl, ip, asr #24 │ │ │ │ + subseq r9, ip, ip, ror r7 │ │ │ │ + ldrheq r9, [ip], #-122 @ 0xffffff86 │ │ │ │ + subseq r9, ip, sl, lsl #8 │ │ │ │ + subseq r6, sl, r2, lsl ip │ │ │ │ + @ instruction: 0x005c979c │ │ │ │ + subseq r9, ip, lr, asr #15 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ @ instruction: 0xffffbf57 │ │ │ │ @ instruction: 0xffffc563 │ │ │ │ @ instruction: 0xffffc9fb │ │ │ │ @ instruction: 0xffffd0ab │ │ │ │ @ instruction: 0xffffce27 │ │ │ │ @ instruction: 0xffffb8e3 │ │ │ │ - @ instruction: 0x005c9394 │ │ │ │ - @ instruction: 0x005a6b9a │ │ │ │ - subseq r9, ip, r8, ror r3 │ │ │ │ - subseq r6, sl, r0, lsl #23 │ │ │ │ + @ instruction: 0x005c9398 │ │ │ │ + @ instruction: 0x005a6b9e │ │ │ │ + subseq r9, ip, ip, ror r3 │ │ │ │ + subseq r6, sl, r4, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed965d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 2, pc, cr0, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -569335,16 +569335,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffdfcb5a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5d84478 │ │ │ │ blls 2be6a8 >::_M_default_append(unsigned int)@@Base+0x3bb14> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r9, ip, r8, ror #4 │ │ │ │ - subseq r6, sl, r0, ror sl │ │ │ │ + subseq r9, ip, ip, ror #4 │ │ │ │ + subseq r6, sl, r4, ror sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed9661c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2c3344 │ │ │ │ blmi fe2eb64c │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -569473,50 +569473,50 @@ │ │ │ │ stmdami r9!, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5d84478 │ │ │ │ @ instruction: 0xe748fb97 │ │ │ │ stmda r2!, {r1, r4, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ rsbeq pc, r5, r6, ror #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, ip, r2, lsr r2 │ │ │ │ + subseq r9, ip, r6, lsr r2 │ │ │ │ @ instruction: 0xffffc8d3 │ │ │ │ @ instruction: 0xfffff96b │ │ │ │ - subseq r9, ip, r8, ror #11 │ │ │ │ - subseq r9, ip, r2, lsr #12 │ │ │ │ - subseq r9, ip, r4, lsl r6 │ │ │ │ - subseq r9, ip, sl, asr r6 │ │ │ │ - ldrheq r9, [ip], #-16 │ │ │ │ - ldrheq r6, [sl], #-152 @ 0xffffff68 │ │ │ │ + subseq r9, ip, ip, ror #11 │ │ │ │ + subseq r9, ip, r6, lsr #12 │ │ │ │ + subseq r9, ip, r8, lsl r6 │ │ │ │ + subseq r9, ip, lr, asr r6 │ │ │ │ + ldrheq r9, [ip], #-20 @ 0xffffffec │ │ │ │ + ldrheq r6, [sl], #-156 @ 0xffffff64 │ │ │ │ rsbeq pc, r5, r2, asr r5 @ │ │ │ │ - subseq r9, ip, ip, ror r1 │ │ │ │ - subseq r6, sl, r4, lsl #19 │ │ │ │ - subseq r9, ip, lr, lsl r4 │ │ │ │ + subseq r9, ip, r0, lsl #3 │ │ │ │ + subseq r6, sl, r8, lsl #19 │ │ │ │ + subseq r9, ip, r2, lsr #8 │ │ │ │ + subseq r9, ip, ip, lsl #12 │ │ │ │ + subseq r9, ip, sl, asr #8 │ │ │ │ subseq r9, ip, r8, lsl #12 │ │ │ │ - subseq r9, ip, r6, asr #8 │ │ │ │ - subseq r9, ip, r4, lsl #12 │ │ │ │ - subseq r9, ip, r0, lsr #2 │ │ │ │ - subseq r6, sl, r8, lsr #18 │ │ │ │ - subseq r9, ip, r6, lsl #2 │ │ │ │ - subseq r6, sl, lr, lsl #18 │ │ │ │ - subseq r9, ip, lr, lsr r4 │ │ │ │ - subseq r9, ip, ip, asr #11 │ │ │ │ - subseq r9, ip, r8, ror r4 │ │ │ │ - subseq r9, ip, r6, asr #11 │ │ │ │ + subseq r9, ip, r4, lsr #2 │ │ │ │ + subseq r6, sl, ip, lsr #18 │ │ │ │ + subseq r9, ip, sl, lsl #2 │ │ │ │ + subseq r6, sl, r2, lsl r9 │ │ │ │ + subseq r9, ip, r2, asr #8 │ │ │ │ + ldrsbeq r9, [ip], #-80 @ 0xffffffb0 │ │ │ │ + subseq r9, ip, ip, ror r4 │ │ │ │ + subseq r9, ip, sl, asr #11 │ │ │ │ @ instruction: 0xffffbc3d │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ @ instruction: 0xffffc6e1 │ │ │ │ @ instruction: 0xffffd4e1 │ │ │ │ @ instruction: 0xffffd7a5 │ │ │ │ @ instruction: 0xffffb571 │ │ │ │ - subseq r9, ip, lr, ror r0 │ │ │ │ - subseq r6, sl, r6, lsl #17 │ │ │ │ - subseq r9, ip, r4, rrx │ │ │ │ - subseq r6, sl, ip, ror #16 │ │ │ │ - subseq r9, ip, r6, asr #32 │ │ │ │ - subseq r6, sl, ip, asr #16 │ │ │ │ + subseq r9, ip, r2, lsl #1 │ │ │ │ + subseq r6, sl, sl, lsl #17 │ │ │ │ + subseq r9, ip, r8, rrx │ │ │ │ + subseq r6, sl, r0, ror r8 │ │ │ │ + subseq r9, ip, sl, asr #32 │ │ │ │ + subseq r6, sl, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed968cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 4, pc, cr14, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -569526,16 +569526,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1e7ce54 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5d84478 │ │ │ │ blls 2be3ac >::_M_default_append(unsigned int)@@Base+0x3b818> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r8, ip, ip, ror #30 │ │ │ │ - subseq r6, sl, r4, ror r7 │ │ │ │ + subseq r8, ip, r0, ror pc │ │ │ │ + subseq r6, sl, r8, ror r7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ bmi 1511168 │ │ │ │ blmi 1510fa4 │ │ │ │ addslt r4, r8, sl, ror r4 │ │ │ │ @@ -569610,23 +569610,23 @@ │ │ │ │ stmdami lr, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx fe3fcfa8 │ │ │ │ @ instruction: 0xf5d1e78f │ │ │ │ svclt 0x0000ef12 │ │ │ │ rsbeq pc, r5, r8, ror #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r8, ip, r0, lsl #30 │ │ │ │ - subseq r6, sl, r8, lsl #14 │ │ │ │ + subseq r8, ip, r4, lsl #30 │ │ │ │ + subseq r6, sl, ip, lsl #14 │ │ │ │ rsbeq pc, r5, r2, lsr #5 │ │ │ │ - subseq r8, ip, r6, asr lr │ │ │ │ - subseq r6, sl, lr, asr r6 │ │ │ │ - subseq r8, ip, lr, lsr lr │ │ │ │ - subseq r6, sl, r6, asr #12 │ │ │ │ - subseq r8, ip, r2, lsr #28 │ │ │ │ - subseq r6, sl, sl, lsr #12 │ │ │ │ + subseq r8, ip, sl, asr lr │ │ │ │ + subseq r6, sl, r2, ror #12 │ │ │ │ + subseq r8, ip, r2, asr #28 │ │ │ │ + subseq r6, sl, sl, asr #12 │ │ │ │ + subseq r8, ip, r6, lsr #28 │ │ │ │ + subseq r6, sl, lr, lsr #12 │ │ │ │ andcs r2, r1, r0, lsl #4 │ │ │ │ @ instruction: 0x4770601a │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r8, ip, asr r9 │ │ │ │ @@ -569720,23 +569720,23 @@ │ │ │ │ stmdami lr, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5d84478 │ │ │ │ ldrb pc, [r5, r9, lsr #19] @ │ │ │ │ mrc 5, 1, APSR_nzcv, cr4, cr1, {6} │ │ │ │ rsbeq pc, r5, r4, ror r1 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, ip, ip, lsr #5 │ │ │ │ - subseq r9, ip, ip, lsr #4 │ │ │ │ - ldrsheq r6, [sl], #-68 @ 0xffffffbc │ │ │ │ - ldrsbeq r9, [ip], #-18 @ 0xffffffee │ │ │ │ + ldrheq r9, [ip], #-32 @ 0xffffffe0 │ │ │ │ + subseq r9, ip, r0, lsr r2 │ │ │ │ + ldrsheq r6, [sl], #-72 @ 0xffffffb8 │ │ │ │ + ldrsbeq r9, [ip], #-22 @ 0xffffffea │ │ │ │ rsbeq pc, r5, ip, asr r0 @ │ │ │ │ - subseq r9, ip, r6, asr #3 │ │ │ │ - subseq r6, sl, lr, lsl #9 │ │ │ │ - subseq r9, ip, sl, lsr #3 │ │ │ │ - subseq r6, sl, r0, ror r4 │ │ │ │ + subseq r9, ip, sl, asr #3 │ │ │ │ + @ instruction: 0x005a6492 │ │ │ │ + subseq r9, ip, lr, lsr #3 │ │ │ │ + subseq r6, sl, r4, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed96c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwls r9, #6920 @ 0x1b08 │ │ │ │ stmdavs r1, {r0, r1, r2, sl, fp, ip, pc}^ │ │ │ │ ldmdavs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @@ -569749,16 +569749,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5d8300c │ │ │ │ stmdami r5, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf96cf5d8 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - subseq r9, ip, lr, lsr #2 │ │ │ │ - ldrsheq r6, [sl], #-54 @ 0xffffffca │ │ │ │ + subseq r9, ip, r2, lsr r1 │ │ │ │ + ldrsheq r6, [sl], #-58 @ 0xffffffc6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 37af4c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ addslt r4, r9, lr, ror #19 │ │ │ │ ldrbtmi r4, [r9], #-3054 @ 0xfffff412 │ │ │ │ @@ -569997,23 +569997,23 @@ │ │ │ │ svclt 0x0000e74f │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq lr, r5, sl, ror #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, ip, r0, lsl #1 │ │ │ │ - subseq r8, ip, r4, asr #29 │ │ │ │ + subseq r9, ip, r4, lsl #1 │ │ │ │ + subseq r8, ip, r8, asr #29 │ │ │ │ rsbeq lr, r5, r2, lsr #26 │ │ │ │ - subseq r8, ip, r0, lsr lr │ │ │ │ - ldrsheq r6, [sl], #-8 │ │ │ │ - ldrsheq r8, [ip], #-134 @ 0xffffff7a │ │ │ │ - subseq r8, ip, r8, lsl #28 │ │ │ │ - subseq r8, ip, r4, ror #26 │ │ │ │ - subseq r6, sl, ip, lsr #32 │ │ │ │ + subseq r8, ip, r4, lsr lr │ │ │ │ + ldrsheq r6, [sl], #-12 │ │ │ │ + ldrsheq r8, [ip], #-138 @ 0xffffff76 │ │ │ │ + subseq r8, ip, ip, lsl #28 │ │ │ │ + subseq r8, ip, r8, ror #26 │ │ │ │ + subseq r6, sl, r0, lsr r0 │ │ │ │ ldrbtmi r4, [fp], #-2894 @ 0xfffff4b2 │ │ │ │ @ instruction: 0xf018e786 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ str sl, [r7, -sp, lsr #28]! │ │ │ │ strb r2, [sl], r0, lsl #6 │ │ │ │ vhadd.s8 d25, d0, d9 │ │ │ │ stmdami r9, {r0, r1, r2, r4, r6, r8, sp}^ │ │ │ │ @@ -570085,35 +570085,35 @@ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ @ instruction: 0xf5d7300c │ │ │ │ ldmdami r8, {r0, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5d74478 │ │ │ │ strb pc, [r2, fp, asr #29]! @ │ │ │ │ bl 17fd708 │ │ │ │ - subseq r7, ip, sl, asr #32 │ │ │ │ - ldrsheq r8, [ip], #-196 @ 0xffffff3c │ │ │ │ - ldrheq r5, [sl], #-252 @ 0xffffff04 │ │ │ │ - ldrsbeq r8, [ip], #-198 @ 0xffffff3a │ │ │ │ - @ instruction: 0x005a5f9e │ │ │ │ - ldrheq r8, [ip], #-200 @ 0xffffff38 │ │ │ │ - subseq r5, sl, r0, lsl #31 │ │ │ │ - @ instruction: 0x005c8c9a │ │ │ │ - subseq r5, sl, r2, ror #30 │ │ │ │ - subseq r8, ip, ip, ror ip │ │ │ │ - subseq r5, sl, r4, asr #30 │ │ │ │ - subseq r8, ip, lr, asr ip │ │ │ │ - subseq r5, sl, r6, lsr #30 │ │ │ │ - subseq r8, ip, r0, asr #24 │ │ │ │ - subseq r5, sl, r8, lsl #30 │ │ │ │ - subseq r8, ip, r6, lsr #24 │ │ │ │ - subseq r5, sl, ip, ror #29 │ │ │ │ - subseq r8, ip, r8, lsl #24 │ │ │ │ - subseq r5, sl, lr, asr #29 │ │ │ │ - subseq r8, ip, lr, ror #23 │ │ │ │ - ldrheq r5, [sl], #-228 @ 0xffffff1c │ │ │ │ + subseq r7, ip, lr, asr #32 │ │ │ │ + ldrsheq r8, [ip], #-200 @ 0xffffff38 │ │ │ │ + subseq r5, sl, r0, asr #31 │ │ │ │ + ldrsbeq r8, [ip], #-202 @ 0xffffff36 │ │ │ │ + subseq r5, sl, r2, lsr #31 │ │ │ │ + ldrheq r8, [ip], #-204 @ 0xffffff34 │ │ │ │ + subseq r5, sl, r4, lsl #31 │ │ │ │ + @ instruction: 0x005c8c9e │ │ │ │ + subseq r5, sl, r6, ror #30 │ │ │ │ + subseq r8, ip, r0, lsl #25 │ │ │ │ + subseq r5, sl, r8, asr #30 │ │ │ │ + subseq r8, ip, r2, ror #24 │ │ │ │ + subseq r5, sl, sl, lsr #30 │ │ │ │ + subseq r8, ip, r4, asr #24 │ │ │ │ + subseq r5, sl, ip, lsl #30 │ │ │ │ + subseq r8, ip, sl, lsr #24 │ │ │ │ + ldrsheq r5, [sl], #-224 @ 0xffffff20 │ │ │ │ + subseq r8, ip, ip, lsl #24 │ │ │ │ + ldrsbeq r5, [sl], #-226 @ 0xffffff1e │ │ │ │ + ldrsheq r8, [ip], #-178 @ 0xffffff4e │ │ │ │ + ldrheq r5, [sl], #-232 @ 0xffffff18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 47b4d8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0x461f4af7 │ │ │ │ @ instruction: 0xb09d4bf7 │ │ │ │ @@ -570361,22 +570361,22 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ ldrdeq lr, [r5], #-156 @ 0xffffff64 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r8, ip, r4, lsr fp │ │ │ │ - subseq r8, ip, sl, asr #19 │ │ │ │ - @ instruction: 0x005a5c92 │ │ │ │ + subseq r8, ip, r8, lsr fp │ │ │ │ + subseq r8, ip, lr, asr #19 │ │ │ │ + @ instruction: 0x005a5c96 │ │ │ │ rsbeq lr, r5, ip, lsr #16 │ │ │ │ - ldrsheq r8, [ip], #-136 @ 0xffffff78 │ │ │ │ - subseq r5, sl, r0, asr #23 │ │ │ │ - ldrheq r8, [ip], #-116 @ 0xffffff8c │ │ │ │ - subseq r5, sl, ip, ror sl │ │ │ │ + ldrsheq r8, [ip], #-140 @ 0xffffff74 │ │ │ │ + subseq r5, sl, r4, asr #23 │ │ │ │ + ldrheq r8, [ip], #-120 @ 0xffffff88 │ │ │ │ + subseq r5, sl, r0, lsl #21 │ │ │ │ vst2.32 {d20-d21}, [pc :256], sl │ │ │ │ ldrbtmi r7, [r8], #-479 @ 0xfffffe21 │ │ │ │ @ instruction: 0xf5d7300c │ │ │ │ ldmmi r8!, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ stc2 5, cr15, [r4], {215} @ 0xd7 │ │ │ │ ldmmi r6!, {r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @@ -570556,44 +570556,44 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1b7de68 │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 9fde76 │ │ │ │ @ instruction: 0xf5d0e562 │ │ │ │ svclt 0x0000efaa │ │ │ │ - subseq r8, ip, lr, asr r7 │ │ │ │ - subseq r5, sl, r6, lsr #20 │ │ │ │ - subseq r8, ip, r4, asr #14 │ │ │ │ - subseq r5, sl, ip, lsl #20 │ │ │ │ - subseq r8, ip, r4, lsl #14 │ │ │ │ - subseq r6, ip, r6, ror #19 │ │ │ │ - subseq pc, fp, ip │ │ │ │ - ldrheq r8, [ip], #-110 @ 0xffffff92 │ │ │ │ - subseq r8, ip, r2, lsl r1 │ │ │ │ - subseq r8, ip, r0, lsl r6 │ │ │ │ - ldrsbeq r5, [sl], #-136 @ 0xffffff78 │ │ │ │ - ldrsbeq r8, [ip], #-80 @ 0xffffffb0 │ │ │ │ - @ instruction: 0x005c8592 │ │ │ │ - subseq r5, sl, sl, asr r8 │ │ │ │ - subseq r8, ip, r8, ror r5 │ │ │ │ - subseq r5, sl, r0, asr #16 │ │ │ │ - subseq r8, ip, r0, ror #10 │ │ │ │ - subseq r5, sl, r6, lsr #16 │ │ │ │ - subseq r8, ip, r2, asr #10 │ │ │ │ - subseq r5, sl, r8, lsl #16 │ │ │ │ - subseq r8, ip, r8, lsr #10 │ │ │ │ - subseq r5, sl, lr, ror #15 │ │ │ │ - subseq r6, pc, r6, lsl #3 │ │ │ │ - ldrsbeq r8, [ip], #-72 @ 0xffffffb8 │ │ │ │ - subseq r8, ip, r8, ror #9 │ │ │ │ - subseq r5, sl, lr, lsr #15 │ │ │ │ - ldrheq r8, [ip], #-64 @ 0xffffffc0 │ │ │ │ - subseq r5, sl, r8, ror r7 │ │ │ │ - @ instruction: 0x005c8494 │ │ │ │ - subseq r5, sl, sl, asr r7 │ │ │ │ + subseq r8, ip, r2, ror #14 │ │ │ │ + subseq r5, sl, sl, lsr #20 │ │ │ │ + subseq r8, ip, r8, asr #14 │ │ │ │ + subseq r5, sl, r0, lsl sl │ │ │ │ + subseq r8, ip, r8, lsl #14 │ │ │ │ + subseq r6, ip, sl, ror #19 │ │ │ │ + subseq pc, fp, r0, lsl r0 @ │ │ │ │ + subseq r8, ip, r2, asr #13 │ │ │ │ + subseq r8, ip, r6, lsl r1 │ │ │ │ + subseq r8, ip, r4, lsl r6 │ │ │ │ + ldrsbeq r5, [sl], #-140 @ 0xffffff74 │ │ │ │ + ldrsbeq r8, [ip], #-84 @ 0xffffffac │ │ │ │ + @ instruction: 0x005c8596 │ │ │ │ + subseq r5, sl, lr, asr r8 │ │ │ │ + subseq r8, ip, ip, ror r5 │ │ │ │ + subseq r5, sl, r4, asr #16 │ │ │ │ + subseq r8, ip, r4, ror #10 │ │ │ │ + subseq r5, sl, sl, lsr #16 │ │ │ │ + subseq r8, ip, r6, asr #10 │ │ │ │ + subseq r5, sl, ip, lsl #16 │ │ │ │ + subseq r8, ip, ip, lsr #10 │ │ │ │ + ldrsheq r5, [sl], #-114 @ 0xffffff8e │ │ │ │ + subseq r6, pc, sl, lsl #3 │ │ │ │ + ldrsbeq r8, [ip], #-76 @ 0xffffffb4 │ │ │ │ + subseq r8, ip, ip, ror #9 │ │ │ │ + ldrheq r5, [sl], #-114 @ 0xffffff8e │ │ │ │ + ldrheq r8, [ip], #-68 @ 0xffffffbc │ │ │ │ + subseq r5, sl, ip, ror r7 │ │ │ │ + @ instruction: 0x005c8498 │ │ │ │ + subseq r5, sl, lr, asr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 37bc58 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0000f8cc │ │ │ │ adcslt r4, r3, fp, asr #19 │ │ │ │ strcs r4, [r0], #-3019 @ 0xfffff435 │ │ │ │ @@ -570797,17 +570797,17 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq lr, r5, ip, asr r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x005c8392 │ │ │ │ - @ instruction: 0x005c819a │ │ │ │ - subseq r8, ip, r4, ror #1 │ │ │ │ + @ instruction: 0x005c8396 │ │ │ │ + @ instruction: 0x005c819e │ │ │ │ + subseq r8, ip, r8, ror #1 │ │ │ │ rsbeq sp, r5, sl, ror #30 │ │ │ │ ldc 6, cr4, [pc, #112] @ 240b68 │ │ │ │ vldr d9, [pc, #740] @ 240de0 │ │ │ │ stmdbvs fp!, {r1, r3, r4, r5, r7, r8, r9, fp, pc} │ │ │ │ eoreq pc, r4, r3, asr r8 @ │ │ │ │ ldc2 6, cr15, [sl, #-720]! @ 0xfffffd30 │ │ │ │ ldc 8, cr6, [r0, #460] @ 0x1cc │ │ │ │ @@ -570991,28 +570991,28 @@ │ │ │ │ strbt pc, [r4], -r7, lsl #16 @ │ │ │ │ ldrbtmi r4, [fp], #-2834 @ 0xfffff4ee │ │ │ │ svclt 0x0000e794 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ - subseq r8, ip, lr │ │ │ │ - ldrsbeq r5, [sl], #-38 @ 0xffffffda │ │ │ │ - ldrsheq r7, [ip], #-244 @ 0xffffff0c │ │ │ │ - ldrheq r5, [sl], #-42 @ 0xffffffd6 │ │ │ │ - ldrsbeq r7, [ip], #-244 @ 0xffffff0c │ │ │ │ - @ instruction: 0x005a529c │ │ │ │ - ldrheq r7, [ip], #-250 @ 0xffffff06 │ │ │ │ - subseq r5, sl, r2, lsl #5 │ │ │ │ - subseq r7, ip, r8, lsl pc │ │ │ │ - subseq r5, sl, r0, ror #3 │ │ │ │ - subseq r7, ip, lr, lsl #19 │ │ │ │ - subseq r7, ip, lr, ror #29 │ │ │ │ - ldrsbeq r7, [ip], #-218 @ 0xffffff26 │ │ │ │ - ldrsheq r6, [ip], #-14 │ │ │ │ + subseq r8, ip, r2, lsl r0 │ │ │ │ + ldrsbeq r5, [sl], #-42 @ 0xffffffd6 │ │ │ │ + ldrsheq r7, [ip], #-248 @ 0xffffff08 │ │ │ │ + ldrheq r5, [sl], #-46 @ 0xffffffd2 │ │ │ │ + ldrsbeq r7, [ip], #-248 @ 0xffffff08 │ │ │ │ + subseq r5, sl, r0, lsr #5 │ │ │ │ + ldrheq r7, [ip], #-254 @ 0xffffff02 │ │ │ │ + subseq r5, sl, r6, lsl #5 │ │ │ │ + subseq r7, ip, ip, lsl pc │ │ │ │ + subseq r5, sl, r4, ror #3 │ │ │ │ + @ instruction: 0x005c7992 │ │ │ │ + ldrsheq r7, [ip], #-226 @ 0xffffff1e │ │ │ │ + ldrsbeq r7, [ip], #-222 @ 0xffffff22 │ │ │ │ + subseq r6, ip, r2, lsl #2 │ │ │ │ @ instruction: 0x4630ab10 │ │ │ │ mrc 6, 5, r4, cr7, cr10, {0} │ │ │ │ movwls r0, #35584 @ 0x8b00 │ │ │ │ ldc2 2, cr15, [ip], {145} @ 0x91 │ │ │ │ blls 467678 │ │ │ │ mrc 1, 5, fp, cr7, cr2, {4} │ │ │ │ bls 49fa40 │ │ │ │ @@ -571144,41 +571144,41 @@ │ │ │ │ ldmdami pc, {r0, r1, r7, r9, sl, lr} @ │ │ │ │ asrsvc pc, pc, #8 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 5, cr15, [r8, #856] @ 0x358 │ │ │ │ @ instruction: 0x4659481c │ │ │ │ @ instruction: 0xf5d64478 │ │ │ │ str pc, [r8, #-3715]! @ 0xfffff17d │ │ │ │ - subseq r7, ip, sl, lsr #26 │ │ │ │ - ldrsheq r4, [sl], #-242 @ 0xffffff0e │ │ │ │ - subseq r7, ip, r2, lsl sp │ │ │ │ - ldrsbeq r4, [sl], #-248 @ 0xffffff08 │ │ │ │ - ldrsheq r7, [ip], #-196 @ 0xffffff3c │ │ │ │ - ldrheq r4, [sl], #-252 @ 0xffffff04 │ │ │ │ - ldrsbeq r7, [ip], #-200 @ 0xffffff38 │ │ │ │ - subseq r4, sl, r0, lsr #31 │ │ │ │ - ldrheq r7, [ip], #-204 @ 0xffffff34 │ │ │ │ - subseq r4, sl, r4, lsl #31 │ │ │ │ - subseq r7, ip, r0, lsr #25 │ │ │ │ - subseq r4, sl, r8, ror #30 │ │ │ │ - ldrsbeq r7, [ip], #-192 @ 0xffffff40 │ │ │ │ - subseq r7, ip, ip, lsl #24 │ │ │ │ - ldrsbeq r4, [sl], #-228 @ 0xffffff1c │ │ │ │ - subseq r7, ip, lr, ror #23 │ │ │ │ - ldrheq r4, [sl], #-230 @ 0xffffff1a │ │ │ │ - ldrsbeq r7, [ip], #-180 @ 0xffffff4c │ │ │ │ - @ instruction: 0x005a4e9c │ │ │ │ - subseq r7, ip, lr, lsr #23 │ │ │ │ - subseq r4, sl, r6, ror lr │ │ │ │ - @ instruction: 0x005c7b94 │ │ │ │ - subseq r4, sl, ip, asr lr │ │ │ │ - subseq r7, ip, r8, ror fp │ │ │ │ - subseq r4, sl, r0, asr #28 │ │ │ │ - subseq r7, ip, ip, asr fp │ │ │ │ - subseq r4, sl, r4, lsr #28 │ │ │ │ + subseq r7, ip, lr, lsr #26 │ │ │ │ + ldrsheq r4, [sl], #-246 @ 0xffffff0a │ │ │ │ + subseq r7, ip, r6, lsl sp │ │ │ │ + ldrsbeq r4, [sl], #-252 @ 0xffffff04 │ │ │ │ + ldrsheq r7, [ip], #-200 @ 0xffffff38 │ │ │ │ + subseq r4, sl, r0, asr #31 │ │ │ │ + ldrsbeq r7, [ip], #-204 @ 0xffffff34 │ │ │ │ + subseq r4, sl, r4, lsr #31 │ │ │ │ + subseq r7, ip, r0, asr #25 │ │ │ │ + subseq r4, sl, r8, lsl #31 │ │ │ │ + subseq r7, ip, r4, lsr #25 │ │ │ │ + subseq r4, sl, ip, ror #30 │ │ │ │ + ldrsbeq r7, [ip], #-196 @ 0xffffff3c │ │ │ │ + subseq r7, ip, r0, lsl ip │ │ │ │ + ldrsbeq r4, [sl], #-232 @ 0xffffff18 │ │ │ │ + ldrsheq r7, [ip], #-178 @ 0xffffff4e │ │ │ │ + ldrheq r4, [sl], #-234 @ 0xffffff16 │ │ │ │ + ldrsbeq r7, [ip], #-184 @ 0xffffff48 │ │ │ │ + subseq r4, sl, r0, lsr #29 │ │ │ │ + ldrheq r7, [ip], #-178 @ 0xffffff4e │ │ │ │ + subseq r4, sl, sl, ror lr │ │ │ │ + @ instruction: 0x005c7b98 │ │ │ │ + subseq r4, sl, r0, ror #28 │ │ │ │ + subseq r7, ip, ip, ror fp │ │ │ │ + subseq r4, sl, r4, asr #28 │ │ │ │ + subseq r7, ip, r0, ror #22 │ │ │ │ + subseq r4, sl, r8, lsr #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 1252928 │ │ │ │ addlt r4, r7, r0, asr #22 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @@ -571242,23 +571242,23 @@ │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 5, cr15, [r6, #856] @ 0x358 │ │ │ │ @ instruction: 0xf5d0e7e4 │ │ │ │ svclt 0x0000ea52 │ │ │ │ rsbeq sp, r5, ip, lsr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r7, ip, r8, lsl #21 │ │ │ │ - subseq r7, ip, r0, lsr #20 │ │ │ │ + subseq r7, ip, ip, lsl #21 │ │ │ │ + subseq r7, ip, r4, lsr #20 │ │ │ │ rsbeq sp, r5, sl, lsr #17 │ │ │ │ - subseq r7, ip, r6, lsl sl │ │ │ │ - ldrsbeq r4, [sl], #-206 @ 0xffffff32 │ │ │ │ - subseq r7, ip, r0, lsl #20 │ │ │ │ - subseq r4, sl, r8, asr #25 │ │ │ │ - subseq r7, ip, r4, ror #19 │ │ │ │ - subseq r4, sl, sl, lsr #25 │ │ │ │ + subseq r7, ip, sl, lsl sl │ │ │ │ + subseq r4, sl, r2, ror #25 │ │ │ │ + subseq r7, ip, r4, lsl #20 │ │ │ │ + subseq r4, sl, ip, asr #25 │ │ │ │ + subseq r7, ip, r8, ror #19 │ │ │ │ + subseq r4, sl, lr, lsr #25 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1fad430 │ │ │ │ blmi 1f92a88 │ │ │ │ sxtab16mi r4, r1, sl, ror #8 │ │ │ │ @@ -571375,25 +571375,25 @@ │ │ │ │ stmdbls r3, {r4, fp, lr} │ │ │ │ @ instruction: 0xf5d64478 │ │ │ │ blls 3406d0 >::_M_default_append(unsigned int)@@Base+0xbdb3c> │ │ │ │ @ instruction: 0xf5d0e77e │ │ │ │ svclt 0x0000e948 │ │ │ │ strdeq sp, [r5], #-124 @ 0xffffff84 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsheq r7, [ip], #-136 @ 0xffffff78 │ │ │ │ - subseq r4, sl, r0, asr #23 │ │ │ │ + ldrsheq r7, [ip], #-140 @ 0xffffff74 │ │ │ │ + subseq r4, sl, r4, asr #23 │ │ │ │ rsbeq sp, r5, r0, lsr r7 │ │ │ │ - subseq r7, ip, sl, ror #16 │ │ │ │ - subseq r7, ip, r0, lsr #16 │ │ │ │ - subseq r7, ip, sl, lsl #16 │ │ │ │ - ldrsbeq r4, [sl], #-162 @ 0xffffff5e │ │ │ │ - ldrsheq r7, [ip], #-112 @ 0xffffff90 │ │ │ │ - ldrheq r4, [sl], #-166 @ 0xffffff5a │ │ │ │ - ldrsbeq r7, [ip], #-112 @ 0xffffff90 │ │ │ │ - @ instruction: 0x005a4a98 │ │ │ │ + subseq r7, ip, lr, ror #16 │ │ │ │ + subseq r7, ip, r4, lsr #16 │ │ │ │ + subseq r7, ip, lr, lsl #16 │ │ │ │ + ldrsbeq r4, [sl], #-166 @ 0xffffff5a │ │ │ │ + ldrsheq r7, [ip], #-116 @ 0xffffff8c │ │ │ │ + ldrheq r4, [sl], #-170 @ 0xffffff56 │ │ │ │ + ldrsbeq r7, [ip], #-116 @ 0xffffff8c │ │ │ │ + @ instruction: 0x005a4a9c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed98620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc8 │ │ │ │ addlt ip, fp, r0, asr #1 │ │ │ │ strcs r4, [r0], #-2351 @ 0xfffff6d1 │ │ │ │ ldrbtmi r4, [ip], #2607 @ 0xa2f │ │ │ │ @@ -571442,26 +571442,26 @@ │ │ │ │ ldc2 5, cr15, [sl], #-856 @ 0xfffffca8 │ │ │ │ @ instruction: 0xf5d0e7d8 │ │ │ │ svclt 0x0000e8c6 │ │ │ │ ldrdeq sp, [r5], #-94 @ 0xffffffa2 @ │ │ │ │ @ instruction: 0xfffffc83 │ │ │ │ @ instruction: 0xfffffdbd │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r7, ip, r6, asr #15 │ │ │ │ - subseq r3, fp, r4, asr #2 │ │ │ │ + subseq r7, ip, sl, asr #15 │ │ │ │ + subseq r3, fp, r8, asr #2 │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xffffe40b │ │ │ │ @ instruction: 0xffffeb9d │ │ │ │ @ instruction: 0xfffff317 │ │ │ │ @ instruction: 0xffffe605 │ │ │ │ @ instruction: 0xffffe5a5 │ │ │ │ @ instruction: 0xffffe3f3 │ │ │ │ rsbeq sp, r5, r8, ror r5 │ │ │ │ - subseq r7, ip, r4, ror #13 │ │ │ │ - subseq r4, sl, sl, lsr #19 │ │ │ │ + subseq r7, ip, r8, ror #13 │ │ │ │ + subseq r4, sl, lr, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed98730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ strhlt lr, [sl], r0 │ │ │ │ strcs r4, [r0], #-2347 @ 0xfffff6d5 │ │ │ │ ldrbtmi r4, [lr], #2603 @ 0xa2b │ │ │ │ @@ -571506,40 +571506,40 @@ │ │ │ │ bls 4404cc │ │ │ │ @ instruction: 0xf5d0e7e3 │ │ │ │ svclt 0x0000e846 │ │ │ │ rsbeq sp, r5, lr, asr #9 │ │ │ │ @ instruction: 0xfffffb71 │ │ │ │ @ instruction: 0xfffffcab │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq r7, [ip], #-100 @ 0xffffff9c │ │ │ │ - subseq r3, fp, r2, lsr r0 │ │ │ │ + ldrheq r7, [ip], #-104 @ 0xffffff98 │ │ │ │ + subseq r3, fp, r6, lsr r0 │ │ │ │ @ instruction: 0xfffffe95 │ │ │ │ @ instruction: 0xffffe2f5 │ │ │ │ @ instruction: 0xffffea87 │ │ │ │ @ instruction: 0xfffff201 │ │ │ │ @ instruction: 0xffffe4ef │ │ │ │ @ instruction: 0xffffe48f │ │ │ │ @ instruction: 0xffffe2dd │ │ │ │ rsbeq sp, r5, r2, ror #8 │ │ │ │ - subseq r7, ip, ip, asr #11 │ │ │ │ - @ instruction: 0x005a4894 │ │ │ │ + ldrsbeq r7, [ip], #-80 @ 0xffffffb0 │ │ │ │ + @ instruction: 0x005a4898 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed98834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.s32 , d3, d3 │ │ │ │ blmi 4006c0 │ │ │ │ stclmi 2, cr15, [ip], {64} @ 0x40 │ │ │ │ eorscs r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf5d3c000 │ │ │ │ andcs pc, r1, r5, ror #24 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - subseq r7, ip, r8, ror #11 │ │ │ │ + subseq r7, ip, ip, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3fcb20 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x460c4d7c │ │ │ │ stmiavs r8, {r1, r2, r9, sl, lr}^ │ │ │ │ @@ -571667,23 +571667,23 @@ │ │ │ │ @ instruction: 0xe7d5fa79 │ │ │ │ svc 0x0004f5cf │ │ │ │ mlseq r5, r2, r3, sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sp, r5, r4, lsl #7 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ rsbeq sp, r5, r0, ror #5 │ │ │ │ - subseq r7, ip, r6, asr #9 │ │ │ │ - subseq r7, ip, r8, asr r4 │ │ │ │ - subseq r4, sl, r2, ror #12 │ │ │ │ - subseq r7, ip, sl, lsr r4 │ │ │ │ - subseq r4, sl, r4, asr #12 │ │ │ │ - subseq r7, ip, r0, lsr #8 │ │ │ │ - subseq r4, sl, sl, lsr #12 │ │ │ │ - subseq r7, ip, r6, lsl #8 │ │ │ │ - subseq r4, sl, r0, lsl r6 │ │ │ │ + subseq r7, ip, sl, asr #9 │ │ │ │ + subseq r7, ip, ip, asr r4 │ │ │ │ + subseq r4, sl, r6, ror #12 │ │ │ │ + subseq r7, ip, lr, lsr r4 │ │ │ │ + subseq r4, sl, r8, asr #12 │ │ │ │ + subseq r7, ip, r4, lsr #8 │ │ │ │ + subseq r4, sl, lr, lsr #12 │ │ │ │ + subseq r7, ip, sl, lsl #8 │ │ │ │ + subseq r4, sl, r4, lsl r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4fcd60 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4606b093 │ │ │ │ andls r4, ip, #16, 12 @ 0x1000000 │ │ │ │ @@ -572064,29 +572064,29 @@ │ │ │ │ mrcge 7, 4, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf5cfe526 │ │ │ │ svclt 0x0000ebea │ │ │ │ rsbeq sp, r5, r8, asr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sp, r5, r8, lsr r1 │ │ │ │ rsbeq sp, r5, lr, lsl r1 │ │ │ │ - ldrsbeq r7, [ip], #-40 @ 0xffffffd8 │ │ │ │ + ldrsbeq r7, [ip], #-44 @ 0xffffffd4 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - ldrheq r7, [ip], #-18 @ 0xffffffee │ │ │ │ - ldrheq r4, [sl], #-58 @ 0xffffffc6 │ │ │ │ - subseq r7, ip, sl, asr #2 │ │ │ │ - subseq r6, ip, r0, ror pc │ │ │ │ - subseq r6, ip, lr, ror pc │ │ │ │ - subseq r4, sl, r8, lsl #3 │ │ │ │ - subseq r6, ip, r2, ror #30 │ │ │ │ - subseq r4, sl, ip, ror #2 │ │ │ │ - subseq r6, ip, r8, lsr #30 │ │ │ │ - subseq r4, sl, r4, lsr r1 │ │ │ │ - ldrsbeq r6, [ip], #-214 @ 0xffffff2a │ │ │ │ - subseq r6, ip, r2, ror #27 │ │ │ │ - subseq r3, sl, ip, ror #31 │ │ │ │ + ldrheq r7, [ip], #-22 @ 0xffffffea │ │ │ │ + ldrheq r4, [sl], #-62 @ 0xffffffc2 │ │ │ │ + subseq r7, ip, lr, asr #2 │ │ │ │ + subseq r6, ip, r4, ror pc │ │ │ │ + subseq r6, ip, r2, lsl #31 │ │ │ │ + subseq r4, sl, ip, lsl #3 │ │ │ │ + subseq r6, ip, r6, ror #30 │ │ │ │ + subseq r4, sl, r0, ror r1 │ │ │ │ + subseq r6, ip, ip, lsr #30 │ │ │ │ + subseq r4, sl, r8, lsr r1 │ │ │ │ + ldrsbeq r6, [ip], #-218 @ 0xffffff26 │ │ │ │ + subseq r6, ip, r6, ror #27 │ │ │ │ + ldrsheq r3, [sl], #-240 @ 0xffffff10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46054a3b │ │ │ │ addlt r6, r5, pc, lsl #17 │ │ │ │ ldrbtmi r4, [sl], #-2874 @ 0xfffff4c6 │ │ │ │ @@ -572145,15 +572145,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ bl 12ff728 │ │ │ │ rsbeq ip, r5, sl, lsl #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r6, ip, r0, lsl sp │ │ │ │ + subseq r6, ip, r4, lsl sp │ │ │ │ rsbeq ip, r5, r0, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3fd4bc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldrmi r4, [r6], -r1, lsl #13 │ │ │ │ @@ -572227,16 +572227,16 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ strdeq ip, [r5], #-148 @ 0xffffff6c @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq ip, r5, ip, lsr #18 │ │ │ │ - subseq r6, ip, lr, asr #22 │ │ │ │ - subseq r3, sl, sl, asr sp │ │ │ │ + subseq r6, ip, r2, asr fp │ │ │ │ + subseq r3, sl, lr, asr sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, lr, lsl r8 │ │ │ │ @ instruction: 0x46074698 │ │ │ │ bicslt r6, r5, r5, ror r9 │ │ │ │ @@ -572298,22 +572298,22 @@ │ │ │ │ ldrbmi pc, [r7, #576] @ 0x240 @ │ │ │ │ andscs r4, r8, #36700160 @ 0x2300000 │ │ │ │ strcs r4, [r1], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf5d29500 │ │ │ │ strtmi pc, [r0], -r7, ror #28 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - subseq r6, ip, r2, asr #21 │ │ │ │ - @ instruction: 0x005c6a96 │ │ │ │ - subseq r3, sl, r2, lsr #25 │ │ │ │ - subseq r6, ip, lr, ror sl │ │ │ │ - subseq r3, sl, sl, lsl #25 │ │ │ │ - subseq r6, ip, r8, asr #20 │ │ │ │ - subseq r3, sl, r4, asr ip │ │ │ │ - subseq r6, ip, sl, lsl #20 │ │ │ │ + subseq r6, ip, r6, asr #21 │ │ │ │ + @ instruction: 0x005c6a9a │ │ │ │ + subseq r3, sl, r6, lsr #25 │ │ │ │ + subseq r6, ip, r2, lsl #21 │ │ │ │ + subseq r3, sl, lr, lsl #25 │ │ │ │ + subseq r6, ip, ip, asr #20 │ │ │ │ + subseq r3, sl, r8, asr ip │ │ │ │ + subseq r6, ip, lr, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4611b095 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ andls r4, r9, #40, 12 @ 0x2800000 │ │ │ │ @@ -572795,62 +572795,62 @@ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf9a4f5d5 │ │ │ │ svclt 0x0000e5e3 │ │ │ │ rsbeq ip, r5, ip, ror #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq ip, r5, r4, asr r7 │ │ │ │ rsbeq ip, r5, lr, lsr r7 │ │ │ │ - @ instruction: 0x005b2292 │ │ │ │ - subseq r6, ip, r8, ror r8 │ │ │ │ - subseq r6, ip, r4, ror #16 │ │ │ │ - subseq r3, sl, lr, ror #20 │ │ │ │ - subseq r6, ip, sl, lsl #16 │ │ │ │ - subseq r6, ip, r2, ror r7 │ │ │ │ - subseq r3, sl, ip, ror r9 │ │ │ │ - subseq r6, ip, r4, asr r7 │ │ │ │ - subseq r3, sl, lr, asr r9 │ │ │ │ + @ instruction: 0x005b2296 │ │ │ │ + subseq r6, ip, ip, ror r8 │ │ │ │ + subseq r6, ip, r8, ror #16 │ │ │ │ + subseq r3, sl, r2, ror sl │ │ │ │ + subseq r6, ip, lr, lsl #16 │ │ │ │ + subseq r6, ip, r6, ror r7 │ │ │ │ + subseq r3, sl, r0, lsl #19 │ │ │ │ + subseq r6, ip, r8, asr r7 │ │ │ │ + subseq r3, sl, r2, ror #18 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - subseq r6, ip, ip, ror #13 │ │ │ │ - @ instruction: 0x005c6692 │ │ │ │ - @ instruction: 0x005a389c │ │ │ │ - subseq r6, ip, r6, ror r6 │ │ │ │ - subseq r3, sl, r0, lsl #17 │ │ │ │ - subseq r6, ip, r8, asr r6 │ │ │ │ - subseq r3, sl, r2, ror #16 │ │ │ │ - subseq r6, ip, r8, lsr r6 │ │ │ │ - subseq r3, sl, r2, asr #16 │ │ │ │ - subseq r6, ip, r4, ror #11 │ │ │ │ - subseq r6, ip, lr, asr #11 │ │ │ │ - subseq r6, ip, lr, asr #11 │ │ │ │ - ldrsbeq r3, [sl], #-122 @ 0xffffff86 │ │ │ │ - subseq r6, ip, lr, ror #10 │ │ │ │ - ldrsheq r6, [ip], #-76 @ 0xffffffb4 │ │ │ │ - subseq r3, sl, r8, lsl #14 │ │ │ │ - subseq r6, ip, sl, lsl #9 │ │ │ │ - subseq r6, ip, r0, lsl r4 │ │ │ │ - subseq r3, sl, ip, lsl r6 │ │ │ │ - subseq r6, ip, sl, ror r3 │ │ │ │ - subseq r3, sl, r6, lsl #11 │ │ │ │ - subseq r6, ip, r6, lsr r3 │ │ │ │ - subseq r6, ip, r6, lsr r3 │ │ │ │ - subseq r3, sl, r0, asr #10 │ │ │ │ - subseq r6, ip, r4, lsl r3 │ │ │ │ - subseq r3, sl, lr, lsl r5 │ │ │ │ - ldrsheq r6, [ip], #-42 @ 0xffffffd6 │ │ │ │ - subseq r3, sl, r4, lsl #10 │ │ │ │ - ldrsbeq r6, [ip], #-44 @ 0xffffffd4 │ │ │ │ - subseq r3, sl, r6, ror #9 │ │ │ │ - subseq r6, ip, r0, asr #5 │ │ │ │ - subseq r3, sl, sl, asr #9 │ │ │ │ - @ instruction: 0x005c6296 │ │ │ │ - subseq r3, sl, r2, lsr #9 │ │ │ │ - subseq r6, ip, r8, ror r2 │ │ │ │ - subseq r3, sl, r2, lsl #9 │ │ │ │ - subseq r6, ip, sl, asr r2 │ │ │ │ - subseq r3, sl, r6, ror #8 │ │ │ │ + ldrsheq r6, [ip], #-96 @ 0xffffffa0 │ │ │ │ + @ instruction: 0x005c6696 │ │ │ │ + subseq r3, sl, r0, lsr #17 │ │ │ │ + subseq r6, ip, sl, ror r6 │ │ │ │ + subseq r3, sl, r4, lsl #17 │ │ │ │ + subseq r6, ip, ip, asr r6 │ │ │ │ + subseq r3, sl, r6, ror #16 │ │ │ │ + subseq r6, ip, ip, lsr r6 │ │ │ │ + subseq r3, sl, r6, asr #16 │ │ │ │ + subseq r6, ip, r8, ror #11 │ │ │ │ + ldrsbeq r6, [ip], #-82 @ 0xffffffae │ │ │ │ + ldrsbeq r6, [ip], #-82 @ 0xffffffae │ │ │ │ + ldrsbeq r3, [sl], #-126 @ 0xffffff82 │ │ │ │ + subseq r6, ip, r2, ror r5 │ │ │ │ + subseq r6, ip, r0, lsl #10 │ │ │ │ + subseq r3, sl, ip, lsl #14 │ │ │ │ + subseq r6, ip, lr, lsl #9 │ │ │ │ + subseq r6, ip, r4, lsl r4 │ │ │ │ + subseq r3, sl, r0, lsr #12 │ │ │ │ + subseq r6, ip, lr, ror r3 │ │ │ │ + subseq r3, sl, sl, lsl #11 │ │ │ │ + subseq r6, ip, sl, lsr r3 │ │ │ │ + subseq r6, ip, sl, lsr r3 │ │ │ │ + subseq r3, sl, r4, asr #10 │ │ │ │ + subseq r6, ip, r8, lsl r3 │ │ │ │ + subseq r3, sl, r2, lsr #10 │ │ │ │ + ldrsheq r6, [ip], #-46 @ 0xffffffd2 │ │ │ │ + subseq r3, sl, r8, lsl #10 │ │ │ │ + subseq r6, ip, r0, ror #5 │ │ │ │ + subseq r3, sl, sl, ror #9 │ │ │ │ + subseq r6, ip, r4, asr #5 │ │ │ │ + subseq r3, sl, lr, asr #9 │ │ │ │ + @ instruction: 0x005c629a │ │ │ │ + subseq r3, sl, r6, lsr #9 │ │ │ │ + subseq r6, ip, ip, ror r2 │ │ │ │ + subseq r3, sl, r6, lsl #9 │ │ │ │ + subseq r6, ip, lr, asr r2 │ │ │ │ + subseq r3, sl, sl, ror #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 57dfa0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r7, ip, sp, pc}^ │ │ │ │ bmi fee07340 │ │ │ │ @@ -573029,17 +573029,17 @@ │ │ │ │ blx ffe0087a │ │ │ │ stcle 2, cr4, [sl], #640 @ 0x280 │ │ │ │ svclt 0x0000e75a │ │ │ │ rsbeq fp, r5, r0, lsl pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq fp, [r5], #-236 @ 0xffffff14 @ │ │ │ │ ldrdeq fp, [r5], #-236 @ 0xffffff14 @ │ │ │ │ - ldrheq r6, [ip], #-6 │ │ │ │ - subseq r5, ip, r6, ror pc │ │ │ │ - subseq r3, sl, r2, lsl #3 │ │ │ │ + ldrheq r6, [ip], #-10 │ │ │ │ + subseq r5, ip, sl, ror pc │ │ │ │ + subseq r3, sl, r6, lsl #3 │ │ │ │ stmiaeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46414658 │ │ │ │ @ instruction: 0xf842f2d6 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ stcge 3, cr8, [ip], #-432 @ 0xfffffe50 │ │ │ │ @ instruction: 0x46214658 │ │ │ │ @ instruction: 0xff58f2d5 │ │ │ │ @@ -573352,15 +573352,15 @@ │ │ │ │ ldc 3, cr0, [r3, #776] @ 0x308 │ │ │ │ vmla.f64 d6, d6, d0 │ │ │ │ and r9, fp, r7, asr #22 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - subseq r5, ip, sl, asr ip │ │ │ │ + subseq r5, ip, lr, asr ip │ │ │ │ strcc r9, [r1, #-2344] @ 0xfffff6d8 │ │ │ │ adcmi r6, fp, #9109504 @ 0x8b0000 │ │ │ │ ldcls 12, cr13, [r5], {195} @ 0xc3 │ │ │ │ blls 127edc0 │ │ │ │ blx 67eeb4 │ │ │ │ mrc 0, 5, sp, cr0, cr6, {0} │ │ │ │ strtmi r7, [r0], -r9, asr #23 │ │ │ │ @@ -573808,30 +573808,30 @@ │ │ │ │ vstr d9, [r0] │ │ │ │ @ instruction: 0xf7ffbb02 │ │ │ │ tstls sp, #162816 @ 0x27c00 │ │ │ │ blt 15c19e8 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - subseq r5, ip, r0, lsr #17 │ │ │ │ - ldrsbeq r5, [ip], #-122 @ 0xffffff86 │ │ │ │ - subseq r2, sl, r4, ror #19 │ │ │ │ - subseq r5, ip, ip, lsl #15 │ │ │ │ - @ instruction: 0x005a2996 │ │ │ │ - subseq r5, ip, sl, ror #14 │ │ │ │ - @ instruction: 0x005c5794 │ │ │ │ - ldrsbeq r5, [ip], #-86 @ 0xffffffaa │ │ │ │ - subseq r2, sl, r2, ror #15 │ │ │ │ - ldrheq r5, [ip], #-90 @ 0xffffffa6 │ │ │ │ - subseq r2, sl, r6, asr #15 │ │ │ │ - @ instruction: 0x005c559e │ │ │ │ - subseq r2, sl, sl, lsr #15 │ │ │ │ - subseq r5, ip, ip, lsr r5 │ │ │ │ - subseq r2, sl, r8, asr #14 │ │ │ │ - ldrsheq r5, [ip], #-66 @ 0xffffffbe │ │ │ │ + subseq r5, ip, r4, lsr #17 │ │ │ │ + ldrsbeq r5, [ip], #-126 @ 0xffffff82 │ │ │ │ + subseq r2, sl, r8, ror #19 │ │ │ │ + @ instruction: 0x005c5790 │ │ │ │ + @ instruction: 0x005a299a │ │ │ │ + subseq r5, ip, lr, ror #14 │ │ │ │ + @ instruction: 0x005c5798 │ │ │ │ + ldrsbeq r5, [ip], #-90 @ 0xffffffa6 │ │ │ │ + subseq r2, sl, r6, ror #15 │ │ │ │ + ldrheq r5, [ip], #-94 @ 0xffffffa2 │ │ │ │ + subseq r2, sl, sl, asr #15 │ │ │ │ + subseq r5, ip, r2, lsr #11 │ │ │ │ + subseq r2, sl, lr, lsr #15 │ │ │ │ + subseq r5, ip, r0, asr #10 │ │ │ │ + subseq r2, sl, ip, asr #14 │ │ │ │ + ldrsheq r5, [ip], #-70 @ 0xffffffba │ │ │ │ ldrdpl pc, [r4], -fp @ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldc 1, cr8, [r8, #252] @ 0xfc │ │ │ │ @ instruction: 0xeeb65b28 │ │ │ │ vmov.f64 d1, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d21, d1 │ │ │ │ vpmin.s8 d15, d0, d0 │ │ │ │ @@ -574182,51 +574182,51 @@ │ │ │ │ stmdbls r8, {r1, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf5d34478 │ │ │ │ blls 483ae8 │ │ │ │ ldclt 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - ldrheq r5, [ip], #-22 @ 0xffffffea │ │ │ │ - subseq r2, sl, r0, asr #7 │ │ │ │ - subseq r5, ip, ip, lsr r1 │ │ │ │ - subseq r2, sl, r6, asr #6 │ │ │ │ - subseq r5, ip, r8, lsl r1 │ │ │ │ - subseq r2, sl, r2, lsr #6 │ │ │ │ - @ instruction: 0x005c509c │ │ │ │ - subseq r2, sl, r6, lsr #5 │ │ │ │ - subseq r5, ip, sl, lsr r0 │ │ │ │ - subseq r2, sl, r6, asr #4 │ │ │ │ - subseq r4, ip, r4, asr #31 │ │ │ │ - ldrsbeq r2, [sl], #-16 │ │ │ │ - subseq r4, ip, r8, lsr #31 │ │ │ │ - ldrheq r2, [sl], #-20 @ 0xffffffec │ │ │ │ + ldrheq r5, [ip], #-26 @ 0xffffffe6 │ │ │ │ + subseq r2, sl, r4, asr #7 │ │ │ │ + subseq r5, ip, r0, asr #2 │ │ │ │ + subseq r2, sl, sl, asr #6 │ │ │ │ + subseq r5, ip, ip, lsl r1 │ │ │ │ + subseq r2, sl, r6, lsr #6 │ │ │ │ + subseq r5, ip, r0, lsr #1 │ │ │ │ + subseq r2, sl, sl, lsr #5 │ │ │ │ + subseq r5, ip, lr, lsr r0 │ │ │ │ + subseq r2, sl, sl, asr #4 │ │ │ │ + subseq r4, ip, r8, asr #31 │ │ │ │ + ldrsbeq r2, [sl], #-20 @ 0xffffffec │ │ │ │ + subseq r4, ip, ip, lsr #31 │ │ │ │ + ldrheq r2, [sl], #-24 @ 0xffffffe8 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - subseq r4, ip, r2, ror #28 │ │ │ │ - subseq r2, sl, lr, rrx │ │ │ │ - subseq r4, ip, sl, lsr lr │ │ │ │ - subseq r2, sl, r6, asr #32 │ │ │ │ - subseq r4, ip, sl, lsl lr │ │ │ │ - subseq r2, sl, r6, lsr #32 │ │ │ │ - ldrsheq r4, [ip], #-218 @ 0xffffff26 │ │ │ │ - subseq r2, sl, r6 │ │ │ │ - subseq r4, ip, r6, asr #27 │ │ │ │ - ldrsbeq r1, [sl], #-242 @ 0xffffff0e │ │ │ │ - subseq r4, ip, r6, lsr #27 │ │ │ │ - ldrheq r1, [sl], #-242 @ 0xffffff0e │ │ │ │ - subseq r4, ip, sl, ror sp │ │ │ │ - subseq r1, sl, r6, lsl #31 │ │ │ │ - subseq r4, ip, ip, asr sp │ │ │ │ - subseq r1, sl, r8, ror #30 │ │ │ │ - subseq r4, ip, r2, ror #25 │ │ │ │ - subseq r1, sl, lr, ror #29 │ │ │ │ - subseq r4, ip, r4, asr #25 │ │ │ │ - ldrsbeq r1, [sl], #-224 @ 0xffffff20 │ │ │ │ - subseq r4, ip, r4, lsr #25 │ │ │ │ - ldrheq r1, [sl], #-224 @ 0xffffff20 │ │ │ │ + subseq r4, ip, r6, ror #28 │ │ │ │ + subseq r2, sl, r2, ror r0 │ │ │ │ + subseq r4, ip, lr, lsr lr │ │ │ │ + subseq r2, sl, sl, asr #32 │ │ │ │ + subseq r4, ip, lr, lsl lr │ │ │ │ + subseq r2, sl, sl, lsr #32 │ │ │ │ + ldrsheq r4, [ip], #-222 @ 0xffffff22 │ │ │ │ + subseq r2, sl, sl │ │ │ │ + subseq r4, ip, sl, asr #27 │ │ │ │ + ldrsbeq r1, [sl], #-246 @ 0xffffff0a │ │ │ │ + subseq r4, ip, sl, lsr #27 │ │ │ │ + ldrheq r1, [sl], #-246 @ 0xffffff0a │ │ │ │ + subseq r4, ip, lr, ror sp │ │ │ │ + subseq r1, sl, sl, lsl #31 │ │ │ │ + subseq r4, ip, r0, ror #26 │ │ │ │ + subseq r1, sl, ip, ror #30 │ │ │ │ + subseq r4, ip, r6, ror #25 │ │ │ │ + ldrsheq r1, [sl], #-226 @ 0xffffff1e │ │ │ │ + subseq r4, ip, r8, asr #25 │ │ │ │ + ldrsbeq r1, [sl], #-228 @ 0xffffff1c │ │ │ │ + subseq r4, ip, r8, lsr #25 │ │ │ │ + ldrheq r1, [sl], #-228 @ 0xffffff1c │ │ │ │ ldrbeq pc, [r0, #2271]! @ 0x8df @ │ │ │ │ orrmi pc, r1, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 5, cr15, [lr, #844]! @ 0x34c │ │ │ │ strbeq pc, [r4, #2271]! @ 0x8df @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5d34478 │ │ │ │ @@ -574599,62 +574599,62 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff481d90 │ │ │ │ stmdbls r8, {r2, r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf5d34478 │ │ │ │ blls 48345c │ │ │ │ blt 1e0264c │ │ │ │ ... │ │ │ │ - subseq r4, ip, r4, ror #23 │ │ │ │ - subseq r1, sl, ip, ror #27 │ │ │ │ - ldrheq r4, [ip], #-190 @ 0xffffff42 │ │ │ │ - subseq r1, sl, r6, asr #27 │ │ │ │ - subseq r4, ip, r0, lsl #23 │ │ │ │ - subseq r1, sl, sl, lsl #27 │ │ │ │ - @ instruction: 0x005c4a96 │ │ │ │ - subseq r1, sl, r0, lsr #25 │ │ │ │ - subseq r4, ip, r4, ror sl │ │ │ │ - subseq r1, sl, lr, ror ip │ │ │ │ - subseq r4, ip, r8, lsl sl │ │ │ │ - subseq r1, sl, r2, lsr #24 │ │ │ │ - ldrsheq r4, [ip], #-154 @ 0xffffff66 │ │ │ │ - subseq r1, sl, r2, lsl #24 │ │ │ │ - subseq r4, ip, r0, ror r9 │ │ │ │ - subseq r4, ip, lr, ror r9 │ │ │ │ - subseq r1, sl, sl, lsl #23 │ │ │ │ - subseq r4, ip, lr, lsr r9 │ │ │ │ - subseq r4, ip, r6, lsl r9 │ │ │ │ - subseq r1, sl, r2, lsr #22 │ │ │ │ - ldrsheq r4, [ip], #-136 @ 0xffffff78 │ │ │ │ - subseq r1, sl, r4, lsl #22 │ │ │ │ - ldrsbeq r4, [ip], #-136 @ 0xffffff78 │ │ │ │ - subseq r1, sl, r4, ror #21 │ │ │ │ - ldrheq r4, [ip], #-138 @ 0xffffff76 │ │ │ │ - subseq r1, sl, r6, asr #21 │ │ │ │ - subseq r4, ip, r8, ror #16 │ │ │ │ + subseq r4, ip, r8, ror #23 │ │ │ │ + ldrsheq r1, [sl], #-208 @ 0xffffff30 │ │ │ │ + subseq r4, ip, r2, asr #23 │ │ │ │ + subseq r1, sl, sl, asr #27 │ │ │ │ + subseq r4, ip, r4, lsl #23 │ │ │ │ + subseq r1, sl, lr, lsl #27 │ │ │ │ + @ instruction: 0x005c4a9a │ │ │ │ + subseq r1, sl, r4, lsr #25 │ │ │ │ + subseq r4, ip, r8, ror sl │ │ │ │ + subseq r1, sl, r2, lsl #25 │ │ │ │ + subseq r4, ip, ip, lsl sl │ │ │ │ + subseq r1, sl, r6, lsr #24 │ │ │ │ + ldrsheq r4, [ip], #-158 @ 0xffffff62 │ │ │ │ + subseq r1, sl, r6, lsl #24 │ │ │ │ + subseq r4, ip, r4, ror r9 │ │ │ │ + subseq r4, ip, r2, lsl #19 │ │ │ │ + subseq r1, sl, lr, lsl #23 │ │ │ │ + subseq r4, ip, r2, asr #18 │ │ │ │ + subseq r4, ip, sl, lsl r9 │ │ │ │ + subseq r1, sl, r6, lsr #22 │ │ │ │ + ldrsheq r4, [ip], #-140 @ 0xffffff74 │ │ │ │ + subseq r1, sl, r8, lsl #22 │ │ │ │ + ldrsbeq r4, [ip], #-140 @ 0xffffff74 │ │ │ │ + subseq r1, sl, r8, ror #21 │ │ │ │ + ldrheq r4, [ip], #-142 @ 0xffffff72 │ │ │ │ + subseq r1, sl, sl, asr #21 │ │ │ │ + subseq r4, ip, ip, ror #16 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - @ instruction: 0x005c479a │ │ │ │ - subseq r1, sl, r6, lsr #19 │ │ │ │ - subseq r4, ip, sl, ror r7 │ │ │ │ - subseq r1, sl, r6, lsl #19 │ │ │ │ - subseq r4, ip, r6, asr #14 │ │ │ │ - subseq r1, sl, r2, asr r9 │ │ │ │ - subseq r4, ip, r6, lsr #14 │ │ │ │ - subseq r1, sl, r2, lsr r9 │ │ │ │ - subseq r4, ip, r6, lsl #14 │ │ │ │ - subseq r1, sl, r2, lsl r9 │ │ │ │ - subseq r4, ip, r6, ror #13 │ │ │ │ - ldrsheq r1, [sl], #-130 @ 0xffffff7e │ │ │ │ - subseq r4, ip, r6, asr #13 │ │ │ │ - ldrsbeq r1, [sl], #-130 @ 0xffffff7e │ │ │ │ - subseq r4, ip, r6, lsr #13 │ │ │ │ - ldrheq r1, [sl], #-130 @ 0xffffff7e │ │ │ │ - subseq r4, ip, r8, lsr r6 │ │ │ │ - subseq r1, sl, r4, asr #16 │ │ │ │ - subseq r4, ip, r8, lsl r6 │ │ │ │ - subseq r1, sl, r4, lsr #16 │ │ │ │ + @ instruction: 0x005c479e │ │ │ │ + subseq r1, sl, sl, lsr #19 │ │ │ │ + subseq r4, ip, lr, ror r7 │ │ │ │ + subseq r1, sl, sl, lsl #19 │ │ │ │ + subseq r4, ip, sl, asr #14 │ │ │ │ + subseq r1, sl, r6, asr r9 │ │ │ │ + subseq r4, ip, sl, lsr #14 │ │ │ │ + subseq r1, sl, r6, lsr r9 │ │ │ │ + subseq r4, ip, sl, lsl #14 │ │ │ │ + subseq r1, sl, r6, lsl r9 │ │ │ │ + subseq r4, ip, sl, ror #13 │ │ │ │ + ldrsheq r1, [sl], #-134 @ 0xffffff7a │ │ │ │ + subseq r4, ip, sl, asr #13 │ │ │ │ + ldrsbeq r1, [sl], #-134 @ 0xffffff7a │ │ │ │ + subseq r4, ip, sl, lsr #13 │ │ │ │ + ldrheq r1, [sl], #-134 @ 0xffffff7a │ │ │ │ + subseq r4, ip, ip, lsr r6 │ │ │ │ + subseq r1, sl, r8, asr #16 │ │ │ │ + subseq r4, ip, ip, lsl r6 │ │ │ │ + subseq r1, sl, r8, lsr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @ instruction: 0xf8df24b4 │ │ │ │ @ instruction: 0x468174b4 │ │ │ │ @@ -574953,33 +574953,33 @@ │ │ │ │ b 1615fb0 │ │ │ │ movwls r0, #23176 @ 0x5a88 │ │ │ │ svclt 0x0000e084 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldrdeq sl, [r5], #-40 @ 0xffffffd8 @ │ │ │ │ - subseq r4, ip, lr, ror #9 │ │ │ │ + ldrsheq r4, [ip], #-66 @ 0xffffffbe │ │ │ │ strhteq sl, [r5], #-46 @ 0xffffffd2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r4, ip, r6, lsl #9 │ │ │ │ - @ instruction: 0x005a1690 │ │ │ │ - subseq r4, ip, sl, ror #8 │ │ │ │ - subseq r1, sl, r4, ror r6 │ │ │ │ + subseq r4, ip, sl, lsl #9 │ │ │ │ + @ instruction: 0x005a1694 │ │ │ │ + subseq r4, ip, lr, ror #8 │ │ │ │ + subseq r1, sl, r8, ror r6 │ │ │ │ rsbeq sl, r5, ip, lsl #4 │ │ │ │ - subseq r4, ip, r0, lsr r4 │ │ │ │ - subseq r1, sl, ip, lsr r6 │ │ │ │ + subseq r4, ip, r4, lsr r4 │ │ │ │ + subseq r1, sl, r0, asr #12 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - subseq r4, ip, r0, lsr #5 │ │ │ │ - subseq r1, sl, ip, lsr #9 │ │ │ │ - subseq r4, ip, sl, lsr r2 │ │ │ │ - subseq r4, ip, r4, lsr r2 │ │ │ │ - subseq r4, ip, ip, lsr #1 │ │ │ │ - ldrheq r1, [sl], #-40 @ 0xffffffd8 │ │ │ │ - subseq r4, ip, r2, ror r0 │ │ │ │ - subseq r4, ip, ip, rrx │ │ │ │ + subseq r4, ip, r4, lsr #5 │ │ │ │ + ldrheq r1, [sl], #-64 @ 0xffffffc0 │ │ │ │ + subseq r4, ip, lr, lsr r2 │ │ │ │ + subseq r4, ip, r8, lsr r2 │ │ │ │ + ldrheq r4, [ip], #-0 │ │ │ │ + ldrheq r1, [sl], #-44 @ 0xffffffd4 │ │ │ │ + subseq r4, ip, r6, ror r0 │ │ │ │ + subseq r4, ip, r0, ror r0 │ │ │ │ strbmi r6, [r1], -fp, lsr #18 │ │ │ │ bleq c8028c │ │ │ │ ldc 6, cr4, [r6, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf8532b22 │ │ │ │ ldc 0, cr2, [r6, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7fc1b20 │ │ │ │ stmdacs r1, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -575283,56 +575283,56 @@ │ │ │ │ strtmi r4, [r1], -lr, lsr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 5, cr15, [sl, #-840]! @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf04f482c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mcr2 5, 1, pc, cr4, cr2, {6} @ │ │ │ │ svclt 0x0000e6b9 │ │ │ │ - subseq r3, ip, r2, lsr #29 │ │ │ │ - subseq r1, sl, lr, lsr #1 │ │ │ │ - subseq r3, ip, sl, lsl #29 │ │ │ │ - @ instruction: 0x005a1096 │ │ │ │ - subseq r3, ip, lr, ror #28 │ │ │ │ - subseq r1, sl, r0, lsl #1 │ │ │ │ + subseq r3, ip, r6, lsr #29 │ │ │ │ + ldrheq r1, [sl], #-2 │ │ │ │ + subseq r3, ip, lr, lsl #29 │ │ │ │ + @ instruction: 0x005a109a │ │ │ │ + subseq r3, ip, r2, ror lr │ │ │ │ + subseq r1, sl, r4, lsl #1 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - subseq r3, ip, r0, lsl #28 │ │ │ │ - subseq r1, sl, ip │ │ │ │ - subseq r3, ip, r6, ror #27 │ │ │ │ - ldrsheq r0, [sl], #-240 @ 0xffffff10 │ │ │ │ - ldrheq r3, [ip], #-222 @ 0xffffff22 │ │ │ │ - subseq r0, sl, r8, asr #31 │ │ │ │ - @ instruction: 0x005c3d9a │ │ │ │ - subseq r0, sl, r6, lsr #31 │ │ │ │ - subseq r3, ip, r2, asr sp │ │ │ │ - subseq r3, ip, r2, ror #25 │ │ │ │ - subseq r0, sl, ip, ror #29 │ │ │ │ - @ instruction: 0x005c3c90 │ │ │ │ - @ instruction: 0x005a0e9c │ │ │ │ - subseq r3, ip, r6, ror ip │ │ │ │ - subseq r0, sl, r0, lsl #29 │ │ │ │ - subseq r3, ip, sl, asr ip │ │ │ │ - subseq r0, sl, r4, ror #28 │ │ │ │ - subseq r3, ip, lr, lsr ip │ │ │ │ - subseq r0, sl, r8, asr #28 │ │ │ │ - subseq r3, ip, r2, lsr #24 │ │ │ │ - subseq r0, sl, ip, lsr #28 │ │ │ │ - subseq r3, ip, r6, lsl #24 │ │ │ │ - subseq r0, sl, r0, lsl lr │ │ │ │ - subseq r3, ip, ip, ror #23 │ │ │ │ - ldrsheq r0, [sl], #-214 @ 0xffffff2a │ │ │ │ - ldrsbeq r3, [ip], #-176 @ 0xffffff50 │ │ │ │ - ldrsbeq r0, [sl], #-220 @ 0xffffff24 │ │ │ │ - ldrheq r3, [ip], #-178 @ 0xffffff4e │ │ │ │ - ldrheq r0, [sl], #-222 @ 0xffffff22 │ │ │ │ - @ instruction: 0x005c3b98 │ │ │ │ - subseq r0, sl, r2, lsr #27 │ │ │ │ - subseq r3, ip, sl, ror fp │ │ │ │ - subseq r0, sl, r4, lsl #27 │ │ │ │ - subseq r3, ip, ip, asr fp │ │ │ │ - subseq r0, sl, r6, ror #26 │ │ │ │ + subseq r3, ip, r4, lsl #28 │ │ │ │ + subseq r1, sl, r0, lsl r0 │ │ │ │ + subseq r3, ip, sl, ror #27 │ │ │ │ + ldrsheq r0, [sl], #-244 @ 0xffffff0c │ │ │ │ + subseq r3, ip, r2, asr #27 │ │ │ │ + subseq r0, sl, ip, asr #31 │ │ │ │ + @ instruction: 0x005c3d9e │ │ │ │ + subseq r0, sl, sl, lsr #31 │ │ │ │ + subseq r3, ip, r6, asr sp │ │ │ │ + subseq r3, ip, r6, ror #25 │ │ │ │ + ldrsheq r0, [sl], #-224 @ 0xffffff20 │ │ │ │ + @ instruction: 0x005c3c94 │ │ │ │ + subseq r0, sl, r0, lsr #29 │ │ │ │ + subseq r3, ip, sl, ror ip │ │ │ │ + subseq r0, sl, r4, lsl #29 │ │ │ │ + subseq r3, ip, lr, asr ip │ │ │ │ + subseq r0, sl, r8, ror #28 │ │ │ │ + subseq r3, ip, r2, asr #24 │ │ │ │ + subseq r0, sl, ip, asr #28 │ │ │ │ + subseq r3, ip, r6, lsr #24 │ │ │ │ + subseq r0, sl, r0, lsr lr │ │ │ │ + subseq r3, ip, sl, lsl #24 │ │ │ │ + subseq r0, sl, r4, lsl lr │ │ │ │ + ldrsheq r3, [ip], #-176 @ 0xffffff50 │ │ │ │ + ldrsheq r0, [sl], #-218 @ 0xffffff26 │ │ │ │ + ldrsbeq r3, [ip], #-180 @ 0xffffff4c │ │ │ │ + subseq r0, sl, r0, ror #27 │ │ │ │ + ldrheq r3, [ip], #-182 @ 0xffffff4a │ │ │ │ + subseq r0, sl, r2, asr #27 │ │ │ │ + @ instruction: 0x005c3b9c │ │ │ │ + subseq r0, sl, r6, lsr #27 │ │ │ │ + subseq r3, ip, lr, ror fp │ │ │ │ + subseq r0, sl, r8, lsl #27 │ │ │ │ + subseq r3, ip, r0, ror #22 │ │ │ │ + subseq r0, sl, sl, ror #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed9c3c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff2890e8 │ │ │ │ blmi ff2b13f0 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -575523,62 +575523,62 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ rsbeq r9, r5, r2, asr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r3, ip, lr, asr #20 │ │ │ │ + subseq r3, ip, r2, asr sl │ │ │ │ @ instruction: 0xffffcdf9 │ │ │ │ @ instruction: 0xffffd073 │ │ │ │ - subseq r3, ip, r2, asr #21 │ │ │ │ - subseq r3, ip, r4, ror #21 │ │ │ │ - subseq r3, ip, r0, lsl #22 │ │ │ │ - subseq r3, ip, sl, asr #21 │ │ │ │ - ldrsheq r3, [ip], #-154 @ 0xffffff66 │ │ │ │ - subseq r0, sl, r6, lsl #24 │ │ │ │ + subseq r3, ip, r6, asr #21 │ │ │ │ + subseq r3, ip, r8, ror #21 │ │ │ │ + subseq r3, ip, r4, lsl #22 │ │ │ │ + subseq r3, ip, lr, asr #21 │ │ │ │ + ldrsheq r3, [ip], #-158 @ 0xffffff62 │ │ │ │ + subseq r0, sl, sl, lsl #24 │ │ │ │ rsbeq r9, r5, r0, lsr #15 │ │ │ │ - subseq r3, ip, r6, asr #19 │ │ │ │ - ldrsbeq r0, [sl], #-178 @ 0xffffff4e │ │ │ │ - ldrheq r3, [ip], #-160 @ 0xffffff60 │ │ │ │ - ldrsheq r3, [ip], #-162 @ 0xffffff5e │ │ │ │ - ldrsheq r3, [ip], #-162 @ 0xffffff5e │ │ │ │ - subseq r3, ip, r0, lsr fp │ │ │ │ - subseq r3, ip, r8, asr r9 │ │ │ │ - subseq r0, sl, r4, ror #22 │ │ │ │ - subseq r3, ip, lr, lsr r9 │ │ │ │ - subseq r0, sl, sl, asr #22 │ │ │ │ - subseq r3, ip, r0, lsl #22 │ │ │ │ - subseq r3, ip, sl, lsr #22 │ │ │ │ + subseq r3, ip, sl, asr #19 │ │ │ │ + ldrsbeq r0, [sl], #-182 @ 0xffffff4a │ │ │ │ + ldrheq r3, [ip], #-164 @ 0xffffff5c │ │ │ │ + ldrsheq r3, [ip], #-166 @ 0xffffff5a │ │ │ │ + ldrsheq r3, [ip], #-166 @ 0xffffff5a │ │ │ │ subseq r3, ip, r4, lsr fp │ │ │ │ + subseq r3, ip, ip, asr r9 │ │ │ │ + subseq r0, sl, r8, ror #22 │ │ │ │ + subseq r3, ip, r2, asr #18 │ │ │ │ + subseq r0, sl, lr, asr #22 │ │ │ │ + subseq r3, ip, r4, lsl #22 │ │ │ │ + subseq r3, ip, lr, lsr #22 │ │ │ │ + subseq r3, ip, r8, lsr fp │ │ │ │ + subseq r3, ip, r4, ror #22 │ │ │ │ + ldrsbeq r3, [ip], #-140 @ 0xffffff74 │ │ │ │ + subseq r0, sl, r8, ror #21 │ │ │ │ + subseq r3, ip, r2, asr #17 │ │ │ │ + subseq r0, sl, lr, asr #21 │ │ │ │ + subseq r3, ip, r0, lsr fp │ │ │ │ + subseq r3, ip, sl, ror #22 │ │ │ │ + subseq r3, ip, r8, lsl #17 │ │ │ │ + @ instruction: 0x005a0a94 │ │ │ │ + subseq r3, ip, r4, asr fp │ │ │ │ + @ instruction: 0x005c3b96 │ │ │ │ + subseq r3, ip, lr, asr #16 │ │ │ │ + subseq r0, sl, sl, asr sl │ │ │ │ + subseq r3, ip, r0, lsr r8 │ │ │ │ + subseq r0, sl, sl, lsr sl │ │ │ │ subseq r3, ip, r0, ror #22 │ │ │ │ - ldrsbeq r3, [ip], #-136 @ 0xffffff78 │ │ │ │ - subseq r0, sl, r4, ror #21 │ │ │ │ - ldrheq r3, [ip], #-142 @ 0xffffff72 │ │ │ │ - subseq r0, sl, sl, asr #21 │ │ │ │ - subseq r3, ip, ip, lsr #22 │ │ │ │ - subseq r3, ip, r6, ror #22 │ │ │ │ - subseq r3, ip, r4, lsl #17 │ │ │ │ - @ instruction: 0x005a0a90 │ │ │ │ - subseq r3, ip, r0, asr fp │ │ │ │ - @ instruction: 0x005c3b92 │ │ │ │ - subseq r3, ip, sl, asr #16 │ │ │ │ - subseq r0, sl, r6, asr sl │ │ │ │ - subseq r3, ip, ip, lsr #16 │ │ │ │ - subseq r0, sl, r6, lsr sl │ │ │ │ - subseq r3, ip, ip, asr fp │ │ │ │ - subseq r3, ip, r2, lsl #23 │ │ │ │ + subseq r3, ip, r6, lsl #23 │ │ │ │ andeq r0, r0, sp, lsr #2 │ │ │ │ @ instruction: 0xffffc1bf │ │ │ │ @ instruction: 0xfffff2ab │ │ │ │ @ instruction: 0xffffccd1 │ │ │ │ @ instruction: 0xffffca71 │ │ │ │ @ instruction: 0xffffd65f │ │ │ │ - subseq r3, ip, r0, asr #15 │ │ │ │ - subseq r0, sl, ip, asr #19 │ │ │ │ + subseq r3, ip, r4, asr #15 │ │ │ │ + ldrsbeq r0, [sl], #-144 @ 0xffffff70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed9c79c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 0, pc, cr8, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -575588,16 +575588,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 482d0e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5d24478 │ │ │ │ blls 2c44dc >::_M_default_append(unsigned int)@@Base+0x41948> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x005c3698 │ │ │ │ - subseq r0, sl, r4, lsr #17 │ │ │ │ + @ instruction: 0x005c369c │ │ │ │ + subseq r0, sl, r8, lsr #17 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed9c7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibmi r8, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0x46064617 │ │ │ │ @ instruction: 0xf2cb4479 │ │ │ │ @@ -575794,58 +575794,58 @@ │ │ │ │ @ instruction: 0xf96ef5d2 │ │ │ │ @ instruction: 0x46214831 │ │ │ │ @ instruction: 0xf5d24478 │ │ │ │ ldr pc, [r6], r9, lsr #20 │ │ │ │ bleq 2c0f84 >::_M_default_append(unsigned int)@@Base+0x3e3f0> │ │ │ │ svclt 0x0000e79d │ │ │ │ ... │ │ │ │ - subseq r2, sl, r4, ror lr │ │ │ │ + subseq r2, sl, r8, ror lr │ │ │ │ + ldrsheq r3, [ip], #-148 @ 0xffffff6c │ │ │ │ ldrsheq r3, [ip], #-144 @ 0xffffff70 │ │ │ │ - subseq r3, ip, ip, ror #19 │ │ │ │ - subseq r3, ip, ip, ror #19 │ │ │ │ - subseq r0, sl, r0, asr #16 │ │ │ │ - subseq r3, ip, lr, ror #19 │ │ │ │ - ldrheq r3, [ip], #-158 @ 0xffffff62 │ │ │ │ - subseq r0, sl, r2, lsl r8 │ │ │ │ - subseq r3, ip, ip, asr #19 │ │ │ │ - subseq r3, ip, ip, asr #19 │ │ │ │ - subseq r3, ip, ip, ror r9 │ │ │ │ - ldrsbeq r0, [sl], #-112 @ 0xffffff90 │ │ │ │ - subseq r3, ip, r4, ror #18 │ │ │ │ - ldrheq r0, [sl], #-120 @ 0xffffff88 │ │ │ │ + ldrsheq r3, [ip], #-144 @ 0xffffff70 │ │ │ │ + subseq r0, sl, r4, asr #16 │ │ │ │ + ldrsheq r3, [ip], #-146 @ 0xffffff6e │ │ │ │ + subseq r3, ip, r2, asr #19 │ │ │ │ + subseq r0, sl, r6, lsl r8 │ │ │ │ + ldrsbeq r3, [ip], #-144 @ 0xffffff70 │ │ │ │ + ldrsbeq r3, [ip], #-144 @ 0xffffff70 │ │ │ │ + subseq r3, ip, r0, lsl #19 │ │ │ │ + ldrsbeq r0, [sl], #-116 @ 0xffffff8c │ │ │ │ + subseq r3, ip, r8, ror #18 │ │ │ │ + ldrheq r0, [sl], #-124 @ 0xffffff84 │ │ │ │ + @ instruction: 0x005c399e │ │ │ │ @ instruction: 0x005c399a │ │ │ │ - @ instruction: 0x005c3996 │ │ │ │ - subseq r3, ip, r2, lsr #18 │ │ │ │ - subseq r0, sl, r6, ror r7 │ │ │ │ - subseq r3, ip, sl, lsl #18 │ │ │ │ - subseq r0, sl, lr, asr r7 │ │ │ │ - subseq r3, ip, r2, ror #18 │ │ │ │ - ldrsbeq r3, [ip], #-142 @ 0xffffff72 │ │ │ │ - subseq r0, sl, r2, lsr r7 │ │ │ │ - subseq r3, ip, r6, asr #18 │ │ │ │ - ldrheq r3, [ip], #-130 @ 0xffffff7e │ │ │ │ - subseq r0, sl, r6, lsl #14 │ │ │ │ - subseq r3, ip, sl, lsr #18 │ │ │ │ - subseq r3, ip, sl, lsl #18 │ │ │ │ - ldrsheq r3, [ip], #-132 @ 0xffffff7c │ │ │ │ - subseq r3, ip, r8, ror #17 │ │ │ │ - ldrsbeq r3, [ip], #-128 @ 0xffffff80 │ │ │ │ - ldrheq r3, [ip], #-132 @ 0xffffff7c │ │ │ │ - subseq r3, ip, ip, lsr #15 │ │ │ │ - subseq r0, sl, r0, lsl #12 │ │ │ │ - @ instruction: 0x005c3794 │ │ │ │ - subseq r0, sl, r8, ror #11 │ │ │ │ - subseq r3, ip, r6, ror r7 │ │ │ │ - subseq r0, sl, sl, asr #11 │ │ │ │ - subseq r3, ip, ip, asr r7 │ │ │ │ - ldrheq r0, [sl], #-80 @ 0xffffffb0 │ │ │ │ - subseq r3, ip, ip, lsr r7 │ │ │ │ - @ instruction: 0x005a0590 │ │ │ │ - subseq r3, ip, ip, lsl r7 │ │ │ │ - subseq r0, sl, r0, ror r5 │ │ │ │ + subseq r3, ip, r6, lsr #18 │ │ │ │ + subseq r0, sl, sl, ror r7 │ │ │ │ + subseq r3, ip, lr, lsl #18 │ │ │ │ + subseq r0, sl, r2, ror #14 │ │ │ │ + subseq r3, ip, r6, ror #18 │ │ │ │ + subseq r3, ip, r2, ror #17 │ │ │ │ + subseq r0, sl, r6, lsr r7 │ │ │ │ + subseq r3, ip, sl, asr #18 │ │ │ │ + ldrheq r3, [ip], #-134 @ 0xffffff7a │ │ │ │ + subseq r0, sl, sl, lsl #14 │ │ │ │ + subseq r3, ip, lr, lsr #18 │ │ │ │ + subseq r3, ip, lr, lsl #18 │ │ │ │ + ldrsheq r3, [ip], #-136 @ 0xffffff78 │ │ │ │ + subseq r3, ip, ip, ror #17 │ │ │ │ + ldrsbeq r3, [ip], #-132 @ 0xffffff7c │ │ │ │ + ldrheq r3, [ip], #-136 @ 0xffffff78 │ │ │ │ + ldrheq r3, [ip], #-112 @ 0xffffff90 │ │ │ │ + subseq r0, sl, r4, lsl #12 │ │ │ │ + @ instruction: 0x005c3798 │ │ │ │ + subseq r0, sl, ip, ror #11 │ │ │ │ + subseq r3, ip, sl, ror r7 │ │ │ │ + subseq r0, sl, lr, asr #11 │ │ │ │ + subseq r3, ip, r0, ror #14 │ │ │ │ + ldrheq r0, [sl], #-84 @ 0xffffffac │ │ │ │ + subseq r3, ip, r0, asr #14 │ │ │ │ + @ instruction: 0x005a0594 │ │ │ │ + subseq r3, ip, r0, lsr #14 │ │ │ │ + subseq r0, sl, r4, ror r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed9cbcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi ip!, {r4, r5, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0xf2cb4f7a │ │ │ │ @@ -575965,40 +575965,40 @@ │ │ │ │ vldr s6, [r4, #576] @ 0x240 │ │ │ │ @ instruction: 0xeeb85b26 │ │ │ │ @ instruction: 0xee857be7 │ │ │ │ str r6, [r6, r7, lsl #22]! │ │ │ │ blpl 2c1234 >::_M_default_append(unsigned int)@@Base+0x3e6a0> │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ... │ │ │ │ - @ instruction: 0x005a2a92 │ │ │ │ - @ instruction: 0x005b8d94 │ │ │ │ - subseq r3, ip, sl, lsl #12 │ │ │ │ - subseq r3, ip, ip, lsl #15 │ │ │ │ - @ instruction: 0x005c379a │ │ │ │ - @ instruction: 0x005c379a │ │ │ │ - subseq r3, ip, r4, lsr #15 │ │ │ │ - subseq r3, ip, lr, lsr #15 │ │ │ │ - ldrheq r3, [ip], #-120 @ 0xffffff88 │ │ │ │ - ldrheq r3, [ip], #-122 @ 0xffffff86 │ │ │ │ - subseq r3, ip, r4, asr #15 │ │ │ │ - subseq r3, ip, r6, asr #15 │ │ │ │ - ldrsbeq r3, [ip], #-112 @ 0xffffff90 │ │ │ │ - ldrsbeq r3, [ip], #-114 @ 0xffffff8e │ │ │ │ - ldrsbeq r3, [ip], #-124 @ 0xffffff84 │ │ │ │ - ldrsbeq r3, [ip], #-126 @ 0xffffff82 │ │ │ │ - ldrsbeq r3, [ip], #-100 @ 0xffffff9c │ │ │ │ - ldrsbeq r3, [ip], #-106 @ 0xffffff96 │ │ │ │ - ldrsbeq r3, [ip], #-114 @ 0xffffff8e │ │ │ │ - subseq r8, fp, r6, lsl sp │ │ │ │ - subseq r3, ip, ip, asr #14 │ │ │ │ - subseq r3, ip, r4, lsr r7 │ │ │ │ - subseq r3, ip, r2, lsl #14 │ │ │ │ + @ instruction: 0x005a2a96 │ │ │ │ + @ instruction: 0x005b8d98 │ │ │ │ + subseq r3, ip, lr, lsl #12 │ │ │ │ + @ instruction: 0x005c3790 │ │ │ │ + @ instruction: 0x005c379e │ │ │ │ + @ instruction: 0x005c379e │ │ │ │ + subseq r3, ip, r8, lsr #15 │ │ │ │ + ldrheq r3, [ip], #-114 @ 0xffffff8e │ │ │ │ + ldrheq r3, [ip], #-124 @ 0xffffff84 │ │ │ │ + ldrheq r3, [ip], #-126 @ 0xffffff82 │ │ │ │ + subseq r3, ip, r8, asr #15 │ │ │ │ + subseq r3, ip, sl, asr #15 │ │ │ │ + ldrsbeq r3, [ip], #-116 @ 0xffffff8c │ │ │ │ + ldrsbeq r3, [ip], #-118 @ 0xffffff8a │ │ │ │ + subseq r3, ip, r0, ror #15 │ │ │ │ + subseq r3, ip, r2, ror #15 │ │ │ │ ldrsbeq r3, [ip], #-104 @ 0xffffff98 │ │ │ │ - subseq r3, ip, lr, lsr #13 │ │ │ │ - subseq r6, sp, r2, ror #28 │ │ │ │ + ldrsbeq r3, [ip], #-110 @ 0xffffff92 │ │ │ │ + ldrsbeq r3, [ip], #-118 @ 0xffffff8a │ │ │ │ + subseq r8, fp, sl, lsl sp │ │ │ │ + subseq r3, ip, r0, asr r7 │ │ │ │ + subseq r3, ip, r8, lsr r7 │ │ │ │ + subseq r3, ip, r6, lsl #14 │ │ │ │ + ldrsbeq r3, [ip], #-108 @ 0xffffff94 │ │ │ │ + ldrheq r3, [ip], #-98 @ 0xffffff9e │ │ │ │ + subseq r6, sp, r6, ror #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3010ec >::_M_default_append(unsigned int)@@Base+0x7e558> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1cd7494 │ │ │ │ blmi 1cd76b4 │ │ │ │ @@ -576106,22 +576106,22 @@ │ │ │ │ mcrr 5, 12, pc, r8, cr11 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq r8, r5, r8, asr #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r8, r5, r6, lsr #27 │ │ │ │ - ldrheq r3, [ip], #-84 @ 0xffffffac │ │ │ │ - subseq r3, ip, r2, ror #9 │ │ │ │ - subseq r3, ip, lr, ror r2 │ │ │ │ - ldrsbeq r0, [sl], #-2 │ │ │ │ - subseq r3, ip, r4, ror #4 │ │ │ │ - ldrheq r0, [sl], #-6 │ │ │ │ - subseq r3, ip, r6, asr #4 │ │ │ │ - @ instruction: 0x005a0098 │ │ │ │ + ldrheq r3, [ip], #-88 @ 0xffffffa8 │ │ │ │ + subseq r3, ip, r6, ror #9 │ │ │ │ + subseq r3, ip, r2, lsl #5 │ │ │ │ + ldrsbeq r0, [sl], #-6 │ │ │ │ + subseq r3, ip, r8, ror #4 │ │ │ │ + ldrheq r0, [sl], #-10 │ │ │ │ + subseq r3, ip, sl, asr #4 │ │ │ │ + @ instruction: 0x005a009c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi fe597870 │ │ │ │ blmi fe5976ac │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -576262,23 +576262,23 @@ │ │ │ │ svclt 0x00082b01 │ │ │ │ @ instruction: 0xf43f460b │ │ │ │ @ instruction: 0x460daf78 │ │ │ │ @ instruction: 0xf5cbe7bf │ │ │ │ svclt 0x0000eb0a │ │ │ │ rsbeq r8, r5, r0, ror #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq r3, [ip], #-16 │ │ │ │ - subseq r0, sl, r4 │ │ │ │ + ldrheq r3, [ip], #-20 @ 0xffffffec │ │ │ │ + subseq r0, sl, r8 │ │ │ │ mlseq r5, lr, fp, r8 │ │ │ │ - subseq r3, ip, sl, ror #2 │ │ │ │ - ldrheq pc, [r9], #-254 @ 0xffffff02 @ │ │ │ │ - subseq r3, ip, r2, lsl #1 │ │ │ │ - ldrsbeq pc, [r9], #-230 @ 0xffffff1a @ │ │ │ │ - subseq r2, ip, sl, ror #31 │ │ │ │ - subseq pc, r9, lr, lsr lr @ │ │ │ │ + subseq r3, ip, lr, ror #2 │ │ │ │ + subseq pc, r9, r2, asr #31 │ │ │ │ + subseq r3, ip, r6, lsl #1 │ │ │ │ + ldrsbeq pc, [r9], #-234 @ 0xffffff16 @ │ │ │ │ + subseq r2, ip, lr, ror #31 │ │ │ │ + subseq pc, r9, r2, asr #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [sp], -ip, lsl #12 │ │ │ │ @ instruction: 0x46171c59 │ │ │ │ stmdbvs r3!, {r0, r2, r7, ip, sp, pc} │ │ │ │ @@ -576324,19 +576324,19 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], r9 │ │ │ │ ldrbtmi r7, [r8], #-310 @ 0xfffffeca │ │ │ │ @ instruction: 0xf5d1300c │ │ │ │ stmdami r7, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5d14478 │ │ │ │ @ instruction: 0xe7eefdfb │ │ │ │ - subseq r3, ip, ip, ror #2 │ │ │ │ - subseq r2, ip, r2, ror #29 │ │ │ │ - subseq pc, r9, r4, lsr sp @ │ │ │ │ - subseq r2, ip, r2, asr #29 │ │ │ │ - subseq pc, r9, r4, lsl sp @ │ │ │ │ + subseq r3, ip, r0, ror r1 │ │ │ │ + subseq r2, ip, r6, ror #29 │ │ │ │ + subseq pc, r9, r8, lsr sp @ │ │ │ │ + subseq r2, ip, r6, asr #29 │ │ │ │ + subseq pc, r9, r8, lsl sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feda8db0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [r1] │ │ │ │ addslt r9, r2, r0, lsl #22 │ │ │ │ @ instruction: 0x46044a93 │ │ │ │ @@ -576629,16 +576629,16 @@ │ │ │ │ blvc 28202c >::_M_realloc_append(int const&)@@Base+0xf7c> │ │ │ │ stc 7, cr14, [sp, #212] @ 0xd4 │ │ │ │ ldrtmi r7, [r1], -r0, lsl #22 │ │ │ │ @ instruction: 0xf2dd4638 │ │ │ │ ldc 8, cr15, [sp, #580] @ 0x244 │ │ │ │ vdiv.f64 d7, d7, d0 │ │ │ │ str r7, [pc, r0, lsl #22]! │ │ │ │ - subseq r2, ip, r6, lsr #22 │ │ │ │ - subseq pc, r9, sl, ror r9 @ │ │ │ │ + subseq r2, ip, sl, lsr #22 │ │ │ │ + subseq pc, r9, lr, ror r9 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed9d838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi a8a580 │ │ │ │ blmi a97eb4 │ │ │ │ ldrbtmi fp, [sl], #-137 @ 0xffffff77 │ │ │ │ ldmpl r3, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -576670,30 +576670,30 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-36]! @ 0xffffffdc │ │ │ │ svc 0x00d6f5ca │ │ │ │ rsbeq r8, r5, sl, asr #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r2, ip, r0, asr #23 │ │ │ │ - subseq r2, ip, sl, lsr #23 │ │ │ │ + subseq r2, ip, r4, asr #23 │ │ │ │ + subseq r2, ip, lr, lsr #23 │ │ │ │ rsbeq r8, r5, r6, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed9d8e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.s16 , d14, d3 │ │ │ │ blmi 405614 │ │ │ │ ldclcc 2, cr15, [r9], {65} @ 0x41 │ │ │ │ adcscs r9, r8, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf5cec000 │ │ │ │ andcs pc, r1, pc, lsl #24 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - subseq r2, ip, r0, asr fp │ │ │ │ + subseq r2, ip, r4, asr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed9d914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064c19 │ │ │ │ blx fef0329e │ │ │ │ vqshl.s8 q10, q14, q0 │ │ │ │ @@ -576716,15 +576716,15 @@ │ │ │ │ @ instruction: 0xf5d023c2 │ │ │ │ @ instruction: 0x4630fb39 │ │ │ │ blx fe5032ee │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ teqpvc r1, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt e03ec4 │ │ │ │ - subseq r2, ip, r4, lsr #22 │ │ │ │ + subseq r2, ip, r8, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 301c48 >::_M_default_append(unsigned int)@@Base+0x7f0b4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x46904957 │ │ │ │ addslt r4, r7, r7, asr sl │ │ │ │ @@ -576942,16 +576942,16 @@ │ │ │ │ stmdbls r0, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf5d14478 │ │ │ │ blls 284fb0 >::_M_default_append(unsigned int)@@Base+0x241c> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs fp, r0, #48, 26 @ 0xc00 │ │ │ │ andvs r4, sl, r8, lsl r6 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - subseq r2, ip, r4, lsr #10 │ │ │ │ - subseq pc, r9, r8, ror r3 @ │ │ │ │ + subseq r2, ip, r8, lsr #10 │ │ │ │ + subseq pc, r9, ip, ror r3 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 1298384 │ │ │ │ blmi 12983a0 │ │ │ │ addlt r4, sp, sl, ror r4 │ │ │ │ @@ -577815,15 +577815,15 @@ │ │ │ │ @ instruction: 0xf5c9e7d6 │ │ │ │ svclt 0x0000eee2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ strhteq r7, [r5], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbeq r0, [sl], #-178 @ 0xffffff4e │ │ │ │ + ldrsbeq r0, [sl], #-182 @ 0xffffff4a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 402d88 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 2, cr15, cr0, cr12, {6} │ │ │ │ blvc 14c2f5c │ │ │ │ stclmi 0, cr11, [ip, #-932] @ 0xfffffc5c │ │ │ │ @@ -578096,18 +578096,18 @@ │ │ │ │ ands sl, sl, r0, lsr pc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ ... │ │ │ │ - ldrsheq r1, [ip], #-124 @ 0xffffff84 │ │ │ │ - subseq r1, ip, r6, asr #12 │ │ │ │ - subseq r1, ip, r2, asr r3 │ │ │ │ - subseq lr, r9, ip, lsr #3 │ │ │ │ + subseq r1, ip, r0, lsl #16 │ │ │ │ + subseq r1, ip, sl, asr #12 │ │ │ │ + subseq r1, ip, r6, asr r3 │ │ │ │ + ldrheq lr, [r9], #-16 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ adcmi r3, r3, #16777216 @ 0x1000000 │ │ │ │ stmdavs fp!, {r0, r1, r2, r4, r6, r8, sl, fp, ip, lr, pc} │ │ │ │ stmdals r8, {r0, r1, r2, r5, r9, fp, sp, pc} │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ movwls r2, #8960 @ 0x2300 │ │ │ │ stmib sp, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -578382,26 +578382,26 @@ │ │ │ │ strb pc, [pc, r5, ror #27]! @ │ │ │ │ b 1e858b4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ - ldrsheq r0, [ip], #-254 @ 0xffffff02 │ │ │ │ - subseq sp, r9, r8, asr lr │ │ │ │ - ldrheq r0, [ip], #-246 @ 0xffffff0a │ │ │ │ - subseq sp, r9, sl, lsl #28 │ │ │ │ - subseq r0, ip, r6, lsl #31 │ │ │ │ - subseq sp, r9, r0, ror #27 │ │ │ │ - subseq r0, ip, ip, asr #29 │ │ │ │ - subseq sp, r9, r0, lsr #26 │ │ │ │ - ldrheq r0, [ip], #-228 @ 0xffffff1c │ │ │ │ - subseq sp, r9, r6, lsl #26 │ │ │ │ - @ instruction: 0x005c0e96 │ │ │ │ - subseq sp, r9, r8, ror #25 │ │ │ │ + subseq r1, ip, r2 │ │ │ │ + subseq sp, r9, ip, asr lr │ │ │ │ + ldrheq r0, [ip], #-250 @ 0xffffff06 │ │ │ │ + subseq sp, r9, lr, lsl #28 │ │ │ │ + subseq r0, ip, sl, lsl #31 │ │ │ │ + subseq sp, r9, r4, ror #27 │ │ │ │ + ldrsbeq r0, [ip], #-224 @ 0xffffff20 │ │ │ │ + subseq sp, r9, r4, lsr #26 │ │ │ │ + ldrheq r0, [ip], #-232 @ 0xffffff18 │ │ │ │ + subseq sp, r9, sl, lsl #26 │ │ │ │ + @ instruction: 0x005c0e9a │ │ │ │ + subseq sp, r9, ip, ror #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 683694 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 5, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x461eb0d1 │ │ │ │ strmi r4, [r3], r7, ror #23 │ │ │ │ @@ -578633,18 +578633,18 @@ │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [ip, #1012]! @ 0x3f4 │ │ │ │ svclt 0x0000e781 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, r5, ip, lsl #16 │ │ │ │ - subseq r0, ip, r4, ror #31 │ │ │ │ - ldrsbeq r0, [ip], #-246 @ 0xffffff0a │ │ │ │ - ldrsheq r0, [ip], #-160 @ 0xffffff60 │ │ │ │ - subseq sp, r9, sl, asr #18 │ │ │ │ + subseq r0, ip, r8, ror #31 │ │ │ │ + ldrsbeq r0, [ip], #-250 @ 0xffffff06 │ │ │ │ + ldrsheq r0, [ip], #-164 @ 0xffffff5c │ │ │ │ + subseq sp, r9, lr, asr #18 │ │ │ │ rsbeq r6, r5, r8, asr #9 │ │ │ │ blhi fe883c28 │ │ │ │ blcs 26f210 │ │ │ │ @ instruction: 0xf8d8d08b │ │ │ │ blcs 254638 │ │ │ │ ldmvs r3!, {r0, r1, r2, r7, ip, lr, pc} │ │ │ │ bpl fe7c4ec0 │ │ │ │ @@ -578792,16 +578792,16 @@ │ │ │ │ vabal.s16 q9, d12, d1 │ │ │ │ bmi 447518 │ │ │ │ @ instruction: 0xf640a927 │ │ │ │ ldrbtmi r2, [sl], #-936 @ 0xfffffc58 │ │ │ │ blx c05f42 │ │ │ │ svclt 0x0000e69c │ │ │ │ ... │ │ │ │ - subseq r0, ip, r2, ror ip │ │ │ │ - subseq r0, ip, r6, asr #20 │ │ │ │ + subseq r0, ip, r6, ror ip │ │ │ │ + subseq r0, ip, sl, asr #20 │ │ │ │ andcc lr, r2, #3506176 @ 0x358000 │ │ │ │ @ instruction: 0xf8524658 │ │ │ │ ldmdavs r2!, {r0, r3, r5, sp, pc} │ │ │ │ bls 56d094 │ │ │ │ eorpl pc, r9, r3, asr r8 @ │ │ │ │ ldmdavs r3!, {r0, r1, r2, r3, r4, r7, fp, ip, lr}^ │ │ │ │ blls c2d4a8 │ │ │ │ @@ -579069,17 +579069,17 @@ │ │ │ │ blx fe706c44 │ │ │ │ @ instruction: 0xf892e417 │ │ │ │ ldreq r3, [sl, r1, lsl #3] │ │ │ │ mcrge 4, 0, pc, cr4, cr15, {3} @ │ │ │ │ bllt a06c5c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrsbeq r0, [ip], #-84 @ 0xffffffac │ │ │ │ - subseq sp, r9, lr, lsr #8 │ │ │ │ - subseq r0, ip, r6, lsr #14 │ │ │ │ + ldrsbeq r0, [ip], #-88 @ 0xffffffa8 │ │ │ │ + subseq sp, r9, r2, lsr r4 │ │ │ │ + subseq r0, ip, sl, lsr #14 │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ blvs ff4c4740 │ │ │ │ blvc 1544748 │ │ │ │ adcsvs pc, r0, #12582912 @ 0xc00000 │ │ │ │ blpl 3040d4 >::_M_default_append(unsigned int)@@Base+0x81540> │ │ │ │ blvs ff3c4760 │ │ │ │ blx 684858 │ │ │ │ @@ -579306,15 +579306,15 @@ │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ ... │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ - subseq r0, ip, r4, lsr r4 │ │ │ │ + subseq r0, ip, r8, lsr r4 │ │ │ │ ldrbmi r4, [r1], -sl, asr #17 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 5, cr15, [r0, #824] @ 0x338 │ │ │ │ @ instruction: 0xf04f48c8 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 5, 8, cr15, cr10, cr14, {6} │ │ │ │ @ instruction: 0xf64048c6 │ │ │ │ @@ -579509,31 +579509,31 @@ │ │ │ │ @ instruction: 0xf5c8bbc3 │ │ │ │ @ instruction: 0xf7ffe93a │ │ │ │ vabs.f64 d11, d29 │ │ │ │ @ instruction: 0xf5c80b48 │ │ │ │ ldr lr, [r4], #-2356 @ 0xfffff6cc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq pc, fp, r0, ror #31 │ │ │ │ - subseq ip, r9, r2, lsr lr │ │ │ │ - subseq pc, fp, r6, asr #31 │ │ │ │ - subseq ip, r9, r8, lsl lr │ │ │ │ - subseq pc, fp, r6, ror pc @ │ │ │ │ - subseq ip, r9, r8, asr #27 │ │ │ │ - subseq r0, ip, r6, ror #2 │ │ │ │ - subseq pc, fp, r2, lsl #28 │ │ │ │ - subseq ip, r9, r4, asr ip │ │ │ │ - subseq pc, fp, r8, ror #27 │ │ │ │ - subseq ip, r9, sl, lsr ip │ │ │ │ - subseq pc, fp, r8, lsl #27 │ │ │ │ - ldrsbeq ip, [r9], #-186 @ 0xffffff46 │ │ │ │ - subseq pc, fp, sl, ror #26 │ │ │ │ - ldrheq ip, [r9], #-190 @ 0xffffff42 │ │ │ │ - subseq pc, fp, r6, lsl #26 │ │ │ │ - subseq ip, r9, r8, asr fp │ │ │ │ + subseq pc, fp, r4, ror #31 │ │ │ │ + subseq ip, r9, r6, lsr lr │ │ │ │ + subseq pc, fp, sl, asr #31 │ │ │ │ + subseq ip, r9, ip, lsl lr │ │ │ │ + subseq pc, fp, sl, ror pc @ │ │ │ │ + subseq ip, r9, ip, asr #27 │ │ │ │ + subseq r0, ip, sl, ror #2 │ │ │ │ + subseq pc, fp, r6, lsl #28 │ │ │ │ + subseq ip, r9, r8, asr ip │ │ │ │ + subseq pc, fp, ip, ror #27 │ │ │ │ + subseq ip, r9, lr, lsr ip │ │ │ │ + subseq pc, fp, ip, lsl #27 │ │ │ │ + ldrsbeq ip, [r9], #-190 @ 0xffffff42 │ │ │ │ + subseq pc, fp, lr, ror #26 │ │ │ │ + subseq ip, r9, r2, asr #23 │ │ │ │ + subseq pc, fp, sl, lsl #26 │ │ │ │ + subseq ip, r9, ip, asr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 404858 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [lr], -r5, lsl #1 │ │ │ │ cdp 1, 11, cr2, cr0, cr1, {0} │ │ │ │ @@ -579732,26 +579732,26 @@ │ │ │ │ cmppcc sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe506df8 │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1386e06 │ │ │ │ svclt 0x0000e7a3 │ │ │ │ - subseq pc, fp, r8, asr lr @ │ │ │ │ - subseq pc, fp, r6, ror sp @ │ │ │ │ - subseq pc, fp, r4, lsr #20 │ │ │ │ - subseq ip, r9, r6, ror r8 │ │ │ │ - subseq pc, fp, sl, lsl #20 │ │ │ │ - subseq ip, r9, ip, asr r8 │ │ │ │ - subseq pc, fp, r2, ror #19 │ │ │ │ - subseq ip, r9, r4, lsr r8 │ │ │ │ - subseq pc, fp, r0, ror r9 @ │ │ │ │ - subseq ip, r9, r2, asr #15 │ │ │ │ - subseq pc, fp, r4, asr r9 @ │ │ │ │ - subseq ip, r9, r6, lsr #15 │ │ │ │ + subseq pc, fp, ip, asr lr @ │ │ │ │ + subseq pc, fp, sl, ror sp @ │ │ │ │ + subseq pc, fp, r8, lsr #20 │ │ │ │ + subseq ip, r9, sl, ror r8 │ │ │ │ + subseq pc, fp, lr, lsl #20 │ │ │ │ + subseq ip, r9, r0, ror #16 │ │ │ │ + subseq pc, fp, r6, ror #19 │ │ │ │ + subseq ip, r9, r8, lsr r8 │ │ │ │ + subseq pc, fp, r4, ror r9 @ │ │ │ │ + subseq ip, r9, r6, asr #15 │ │ │ │ + subseq pc, fp, r8, asr r9 @ │ │ │ │ + subseq ip, r9, sl, lsr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 684bc0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ stcleq 8, cr15, [r0, #816]! @ 0x330 │ │ │ │ bmi 187a94 │ │ │ │ @ instruction: 0xf8dfb0ef │ │ │ │ @@ -580455,33 +580455,33 @@ │ │ │ │ strcs sp, [r0], #-3048 @ 0xfffff418 │ │ │ │ svclt 0x0000e040 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ strdeq r5, [r5], #-34 @ 0xffffffde @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ mlseq r5, lr, r2, r5 │ │ │ │ - subseq pc, fp, ip, lsr #14 │ │ │ │ - subseq ip, r9, lr, ror r5 │ │ │ │ - subseq pc, fp, r6, lsl #14 │ │ │ │ - subseq pc, fp, r2, lsr r6 @ │ │ │ │ - subseq pc, fp, sl, ror #11 │ │ │ │ - ldrsheq pc, [fp], #-40 @ 0xffffffd8 @ │ │ │ │ - subseq ip, r9, sl, asr #2 │ │ │ │ - ldrsbeq pc, [fp], #-44 @ 0xffffffd4 @ │ │ │ │ - subseq ip, r9, lr, lsr #2 │ │ │ │ - ldrheq pc, [fp], #-46 @ 0xffffffd2 @ │ │ │ │ - subseq ip, r9, r0, lsl r1 │ │ │ │ - subseq pc, fp, r2, lsr #5 │ │ │ │ - ldrsheq ip, [r9], #-4 │ │ │ │ - subseq pc, fp, r6, lsl #5 │ │ │ │ - ldrsbeq ip, [r9], #-8 │ │ │ │ - subseq pc, fp, sl, ror #4 │ │ │ │ - ldrheq ip, [r9], #-12 │ │ │ │ - subseq pc, fp, r4, asr r4 @ │ │ │ │ - ldrsheq pc, [fp], #-8 @ │ │ │ │ + subseq pc, fp, r0, lsr r7 @ │ │ │ │ + subseq ip, r9, r2, lsl #11 │ │ │ │ + subseq pc, fp, sl, lsl #14 │ │ │ │ + subseq pc, fp, r6, lsr r6 @ │ │ │ │ + subseq pc, fp, lr, ror #11 │ │ │ │ + ldrsheq pc, [fp], #-44 @ 0xffffffd4 @ │ │ │ │ + subseq ip, r9, lr, asr #2 │ │ │ │ + subseq pc, fp, r0, ror #5 │ │ │ │ + subseq ip, r9, r2, lsr r1 │ │ │ │ + subseq pc, fp, r2, asr #5 │ │ │ │ + subseq ip, r9, r4, lsl r1 │ │ │ │ + subseq pc, fp, r6, lsr #5 │ │ │ │ + ldrsheq ip, [r9], #-8 │ │ │ │ + subseq pc, fp, sl, lsl #5 │ │ │ │ + ldrsbeq ip, [r9], #-12 │ │ │ │ + subseq pc, fp, lr, ror #4 │ │ │ │ + subseq ip, r9, r0, asr #1 │ │ │ │ + subseq pc, fp, r8, asr r4 @ │ │ │ │ + ldrsheq pc, [fp], #-12 @ │ │ │ │ @ instruction: 0xf8539b49 │ │ │ │ @ instruction: 0xf6ab0024 │ │ │ │ @ instruction: 0xf8d0f983 │ │ │ │ @ instruction: 0xf8d330b0 │ │ │ │ blls 1552600 │ │ │ │ strcc r4, [r1], #-1059 @ 0xfffffbdd │ │ │ │ eorcc pc, r2, r7, asr #16 │ │ │ │ @@ -580727,37 +580727,37 @@ │ │ │ │ orrshi pc, sp, r1, asr #32 │ │ │ │ blls 1570f84 │ │ │ │ bls 91b69c │ │ │ │ eorcc pc, r7, r2, asr #16 │ │ │ │ svclt 0x0000e575 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - @ instruction: 0x005bef98 │ │ │ │ - subseq lr, fp, sl, lsr #23 │ │ │ │ - ldrsheq fp, [r9], #-158 @ 0xffffff62 │ │ │ │ - subseq lr, fp, r8, lsl #22 │ │ │ │ - subseq fp, r9, sl, asr r9 │ │ │ │ - subseq lr, fp, r4, ror #21 │ │ │ │ - subseq fp, r9, r6, lsr r9 │ │ │ │ - subseq lr, fp, r8, asr #21 │ │ │ │ - subseq fp, r9, sl, lsl r9 │ │ │ │ - subseq lr, fp, lr, lsr #21 │ │ │ │ - subseq fp, r9, r0, lsl #18 │ │ │ │ - @ instruction: 0x005bea92 │ │ │ │ - subseq fp, r9, r4, ror #17 │ │ │ │ - subseq lr, fp, r6, ror sl │ │ │ │ - subseq fp, r9, r8, asr #17 │ │ │ │ - subseq lr, fp, sl, asr sl │ │ │ │ - subseq fp, r9, ip, lsr #17 │ │ │ │ - subseq lr, fp, lr, lsr sl │ │ │ │ - @ instruction: 0x0059b890 │ │ │ │ - subseq lr, fp, ip, lsl sl │ │ │ │ - subseq fp, r9, lr, ror #16 │ │ │ │ - ldrsheq lr, [fp], #-156 @ 0xffffff64 │ │ │ │ - subseq fp, r9, r0, asr r8 │ │ │ │ + @ instruction: 0x005bef9c │ │ │ │ + subseq lr, fp, lr, lsr #23 │ │ │ │ + subseq fp, r9, r2, lsl #20 │ │ │ │ + subseq lr, fp, ip, lsl #22 │ │ │ │ + subseq fp, r9, lr, asr r9 │ │ │ │ + subseq lr, fp, r8, ror #21 │ │ │ │ + subseq fp, r9, sl, lsr r9 │ │ │ │ + subseq lr, fp, ip, asr #21 │ │ │ │ + subseq fp, r9, lr, lsl r9 │ │ │ │ + ldrheq lr, [fp], #-162 @ 0xffffff5e │ │ │ │ + subseq fp, r9, r4, lsl #18 │ │ │ │ + @ instruction: 0x005bea96 │ │ │ │ + subseq fp, r9, r8, ror #17 │ │ │ │ + subseq lr, fp, sl, ror sl │ │ │ │ + subseq fp, r9, ip, asr #17 │ │ │ │ + subseq lr, fp, lr, asr sl │ │ │ │ + ldrheq fp, [r9], #-128 @ 0xffffff80 │ │ │ │ + subseq lr, fp, r2, asr #20 │ │ │ │ + @ instruction: 0x0059b894 │ │ │ │ + subseq lr, fp, r0, lsr #20 │ │ │ │ + subseq fp, r9, r2, ror r8 │ │ │ │ + subseq lr, fp, r0, lsl #20 │ │ │ │ + subseq fp, r9, r4, asr r8 │ │ │ │ vmlsl.s16 q10, d10, d0[1] │ │ │ │ bmi fe84964c │ │ │ │ vmul.i8 d25, d0, d11 │ │ │ │ ldrbtmi r4, [sl], #-793 @ 0xfffffce7 │ │ │ │ @ instruction: 0xf5cc920c │ │ │ │ strbmi pc, [r8], -r5, lsl #23 @ │ │ │ │ blx ff807246 │ │ │ │ @@ -580902,16 +580902,16 @@ │ │ │ │ mvnsle r4, r0, lsr #5 │ │ │ │ blvc 15063cc │ │ │ │ blvc 406130 │ │ │ │ blge 14463d4 │ │ │ │ svclt 0x0000e7da │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq lr, fp, sl, ror fp │ │ │ │ - subseq lr, fp, ip, lsl fp │ │ │ │ + subseq lr, fp, lr, ror fp │ │ │ │ + subseq lr, fp, r0, lsr #22 │ │ │ │ pkhbtmi r9, lr, r9, lsl #28 │ │ │ │ mrc 13, 5, r9, cr13, cr11, {0} │ │ │ │ vldr d5, [sp] │ │ │ │ @ instruction: 0xf50e6b4e │ │ │ │ mcr 3, 0, r6, cr11, cr0, {5} │ │ │ │ vldr d6, [r3, #-20] @ 0xffffffec │ │ │ │ vmov.f64 d7, #2 @ 0x40100000 2.250 │ │ │ │ @@ -581039,17 +581039,17 @@ │ │ │ │ ldrtmi r4, [r8], -r6, lsl #22 │ │ │ │ streq lr, [r2], r5, lsl #22 │ │ │ │ streq lr, [r3, #2821] @ 0xb05 │ │ │ │ sbceq lr, r2, #1024 @ 0x400 │ │ │ │ biceq lr, r3, #1024 @ 0x400 │ │ │ │ svclt 0x0000e027 │ │ │ │ ... │ │ │ │ - subseq lr, fp, sl, asr #16 │ │ │ │ - subseq lr, fp, r0, ror #15 │ │ │ │ - subseq lr, fp, ip, lsl #15 │ │ │ │ + subseq lr, fp, lr, asr #16 │ │ │ │ + subseq lr, fp, r4, ror #15 │ │ │ │ + @ instruction: 0x005be790 │ │ │ │ blx 686720 │ │ │ │ mcr 8, 4, sp, cr5, cr2, {1} │ │ │ │ vmov.f64 d3, #86 @ 0x3eb00000 0.3437500 │ │ │ │ vneg.f64 d20, d0 │ │ │ │ @ instruction: 0xf000fa10 │ │ │ │ cdp 1, 3, cr8, cr4, cr11, {6} │ │ │ │ vmov.f64 d6, d3 │ │ │ │ @@ -581247,15 +581247,15 @@ │ │ │ │ movwcc r9, #6668 @ 0x1a0c │ │ │ │ addsmi r9, r3, #-1275068416 @ 0xb4000000 │ │ │ │ movthi pc, #49792 @ 0xc280 @ │ │ │ │ @ instruction: 0x63aef500 │ │ │ │ svclt 0x0000e623 │ │ │ │ ... │ │ │ │ ldrdgt r1, [r3, #-32]! @ 0xffffffe0 │ │ │ │ - subseq lr, fp, r8, ror #12 │ │ │ │ + subseq lr, fp, ip, ror #12 │ │ │ │ addsmi r9, ip, #20, 18 @ 0x50000 │ │ │ │ ldrmi r9, [r1], #-3340 @ 0xfffff2f4 │ │ │ │ @ instruction: 0xf855921a │ │ │ │ stcle 0, cr5, [r4, #-132]! @ 0xffffff7c │ │ │ │ @ instruction: 0xf8519910 │ │ │ │ strmi r1, [pc], -r3, lsr #32 │ │ │ │ adcmi r4, pc, #26214400 @ 0x1900000 │ │ │ │ @@ -581539,32 +581539,32 @@ │ │ │ │ stc2l 5, cr15, [r4], #-816 @ 0xfffffcd0 │ │ │ │ @ instruction: 0x46414818 │ │ │ │ @ instruction: 0xf5cc4478 │ │ │ │ @ instruction: 0xf7fefd1f │ │ │ │ svclt 0x0000ba28 │ │ │ │ ... │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ - subseq lr, fp, r8, asr r0 │ │ │ │ - subseq sl, r9, sl, lsr #29 │ │ │ │ - subseq lr, fp, ip, lsr r0 │ │ │ │ - @ instruction: 0x0059ae96 │ │ │ │ - subseq lr, fp, r6 │ │ │ │ - subseq sl, r9, sl, asr lr │ │ │ │ - subseq sp, fp, r8, lsl #31 │ │ │ │ - ldrsbeq sl, [r9], #-222 @ 0xffffff22 │ │ │ │ - subseq sp, fp, r4, asr pc │ │ │ │ - subseq sl, r9, r6, lsr #27 │ │ │ │ - ldrheq lr, [fp], #-14 │ │ │ │ - subseq fp, fp, r8, lsr #25 │ │ │ │ - subseq lr, fp, r6, lsr #32 │ │ │ │ - subseq sp, fp, ip, asr #26 │ │ │ │ - subseq sl, r9, r0, lsr #23 │ │ │ │ - ldrheq sp, [fp], #-56 @ 0xffffffc8 │ │ │ │ - subseq sp, fp, r8, lsl #26 │ │ │ │ - subseq sl, r9, ip, asr fp │ │ │ │ + subseq lr, fp, ip, asr r0 │ │ │ │ + subseq sl, r9, lr, lsr #29 │ │ │ │ + subseq lr, fp, r0, asr #32 │ │ │ │ + @ instruction: 0x0059ae9a │ │ │ │ + subseq lr, fp, sl │ │ │ │ + subseq sl, r9, lr, asr lr │ │ │ │ + subseq sp, fp, ip, lsl #31 │ │ │ │ + subseq sl, r9, r2, ror #27 │ │ │ │ + subseq sp, fp, r8, asr pc │ │ │ │ + subseq sl, r9, sl, lsr #27 │ │ │ │ + subseq lr, fp, r2, asr #1 │ │ │ │ + subseq fp, fp, ip, lsr #25 │ │ │ │ + subseq lr, fp, sl, lsr #32 │ │ │ │ + subseq sp, fp, r0, asr sp │ │ │ │ + subseq sl, r9, r4, lsr #23 │ │ │ │ + ldrheq sp, [fp], #-60 @ 0xffffffc4 │ │ │ │ + subseq sp, fp, ip, lsl #26 │ │ │ │ + subseq sl, r9, r0, ror #22 │ │ │ │ vtst.8 q10, , │ │ │ │ ldrbtmi r1, [r8], #-326 @ 0xfffffeba │ │ │ │ @ instruction: 0xf5cc300c │ │ │ │ ldmmi r3, {r0, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ stc2l 5, cr15, [r4], #816 @ 0x330 │ │ │ │ stmiblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -581770,24 +581770,24 @@ │ │ │ │ blx fe708de0 │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1588dee │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ bllt f096bc │ │ │ │ ... │ │ │ │ - @ instruction: 0x005bdc92 │ │ │ │ - subseq sl, r9, r6, ror #21 │ │ │ │ - @ instruction: 0x005bdb96 │ │ │ │ - subseq sl, r9, sl, ror #19 │ │ │ │ - subseq sp, fp, r4, ror #25 │ │ │ │ - ldrsbeq sp, [fp], #-144 @ 0xffffff70 │ │ │ │ - subseq sl, r9, r4, lsr #16 │ │ │ │ - subseq sp, fp, r4, asr #23 │ │ │ │ - subseq sp, fp, r4, ror #18 │ │ │ │ - ldrheq sl, [r9], #-118 @ 0xffffff8a │ │ │ │ + @ instruction: 0x005bdc96 │ │ │ │ + subseq sl, r9, sl, ror #21 │ │ │ │ + @ instruction: 0x005bdb9a │ │ │ │ + subseq sl, r9, lr, ror #19 │ │ │ │ + subseq sp, fp, r8, ror #25 │ │ │ │ + ldrsbeq sp, [fp], #-148 @ 0xffffff6c │ │ │ │ + subseq sl, r9, r8, lsr #16 │ │ │ │ + subseq sp, fp, r8, asr #23 │ │ │ │ + subseq sp, fp, r8, ror #18 │ │ │ │ + ldrheq sl, [r9], #-122 @ 0xffffff86 │ │ │ │ @ instruction: 0xf64048ca │ │ │ │ ldrbtmi r5, [r8], #-391 @ 0xfffffe79 │ │ │ │ @ instruction: 0xf5cc300c │ │ │ │ stmiami r8, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5cc4478 │ │ │ │ ldrb pc, [r5, r3, lsr #22] @ │ │ │ │ @@ -581983,62 +581983,62 @@ │ │ │ │ cmnppl pc, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8e2f5cc │ │ │ │ @ instruction: 0x46214832 │ │ │ │ @ instruction: 0xf5cc4478 │ │ │ │ @ instruction: 0xf7fef99d │ │ │ │ svclt 0x0000b985 │ │ │ │ - subseq sp, fp, r2, lsl r9 │ │ │ │ - subseq sl, r9, r4, ror #14 │ │ │ │ - ldrsheq sp, [fp], #-134 @ 0xffffff7a │ │ │ │ - subseq sl, r9, r8, asr #14 │ │ │ │ - ldrsbeq sp, [fp], #-138 @ 0xffffff76 │ │ │ │ - subseq sl, r9, lr, lsr #14 │ │ │ │ - ldrheq sp, [fp], #-142 @ 0xffffff72 │ │ │ │ - subseq sl, r9, r0, lsl r7 │ │ │ │ - subseq sp, fp, lr, lsl #17 │ │ │ │ - subseq sl, r9, r2, ror #13 │ │ │ │ - subseq sp, fp, r6, asr r8 │ │ │ │ - subseq sl, r9, sl, lsr #13 │ │ │ │ - subseq sp, fp, r8, lsl r8 │ │ │ │ - subseq sl, r9, ip, ror #12 │ │ │ │ - ldrsheq sp, [fp], #-120 @ 0xffffff88 │ │ │ │ - subseq sl, r9, ip, asr #12 │ │ │ │ - subseq sp, fp, r0, ror #15 │ │ │ │ - subseq sl, r9, r4, lsr r6 │ │ │ │ - subseq sp, fp, r4, asr #15 │ │ │ │ - subseq sl, r9, r6, lsl r6 │ │ │ │ - subseq sp, fp, r6, lsr #15 │ │ │ │ - ldrsheq sl, [r9], #-88 @ 0xffffffa8 │ │ │ │ - subseq sp, fp, r6, lsl #15 │ │ │ │ - ldrsbeq sl, [r9], #-90 @ 0xffffffa6 │ │ │ │ - subseq sp, fp, ip, ror #14 │ │ │ │ - ldrheq sl, [r9], #-94 @ 0xffffffa2 │ │ │ │ - subseq sp, fp, r0, asr r7 │ │ │ │ - subseq sl, r9, r2, lsr #11 │ │ │ │ - subseq sp, fp, r4, lsr r7 │ │ │ │ - subseq sl, r9, r6, lsl #11 │ │ │ │ - subseq sp, fp, r8, lsl r7 │ │ │ │ - subseq sl, r9, sl, ror #10 │ │ │ │ - ldrsheq sp, [fp], #-108 @ 0xffffff94 │ │ │ │ - subseq sl, r9, lr, asr #10 │ │ │ │ - ldrsbeq sp, [fp], #-110 @ 0xffffff92 │ │ │ │ - subseq sl, r9, r0, lsr r5 │ │ │ │ - subseq sp, fp, r0, asr #13 │ │ │ │ - subseq sl, r9, r2, lsl r5 │ │ │ │ - subseq sp, fp, r2, lsr #13 │ │ │ │ - ldrsheq sl, [r9], #-68 @ 0xffffffbc │ │ │ │ - subseq sp, fp, r4, lsl #13 │ │ │ │ - ldrsbeq sl, [r9], #-72 @ 0xffffffb8 │ │ │ │ - subseq sp, fp, r8, ror #12 │ │ │ │ - ldrheq sl, [r9], #-74 @ 0xffffffb6 │ │ │ │ - subseq sp, fp, r0, asr #12 │ │ │ │ - @ instruction: 0x0059a492 │ │ │ │ - subseq sp, fp, r4, lsl #12 │ │ │ │ - subseq sl, r9, r8, asr r4 │ │ │ │ + subseq sp, fp, r6, lsl r9 │ │ │ │ + subseq sl, r9, r8, ror #14 │ │ │ │ + ldrsheq sp, [fp], #-138 @ 0xffffff76 │ │ │ │ + subseq sl, r9, ip, asr #14 │ │ │ │ + ldrsbeq sp, [fp], #-142 @ 0xffffff72 │ │ │ │ + subseq sl, r9, r2, lsr r7 │ │ │ │ + subseq sp, fp, r2, asr #17 │ │ │ │ + subseq sl, r9, r4, lsl r7 │ │ │ │ + @ instruction: 0x005bd892 │ │ │ │ + subseq sl, r9, r6, ror #13 │ │ │ │ + subseq sp, fp, sl, asr r8 │ │ │ │ + subseq sl, r9, lr, lsr #13 │ │ │ │ + subseq sp, fp, ip, lsl r8 │ │ │ │ + subseq sl, r9, r0, ror r6 │ │ │ │ + ldrsheq sp, [fp], #-124 @ 0xffffff84 │ │ │ │ + subseq sl, r9, r0, asr r6 │ │ │ │ + subseq sp, fp, r4, ror #15 │ │ │ │ + subseq sl, r9, r8, lsr r6 │ │ │ │ + subseq sp, fp, r8, asr #15 │ │ │ │ + subseq sl, r9, sl, lsl r6 │ │ │ │ + subseq sp, fp, sl, lsr #15 │ │ │ │ + ldrsheq sl, [r9], #-92 @ 0xffffffa4 │ │ │ │ + subseq sp, fp, sl, lsl #15 │ │ │ │ + ldrsbeq sl, [r9], #-94 @ 0xffffffa2 │ │ │ │ + subseq sp, fp, r0, ror r7 │ │ │ │ + subseq sl, r9, r2, asr #11 │ │ │ │ + subseq sp, fp, r4, asr r7 │ │ │ │ + subseq sl, r9, r6, lsr #11 │ │ │ │ + subseq sp, fp, r8, lsr r7 │ │ │ │ + subseq sl, r9, sl, lsl #11 │ │ │ │ + subseq sp, fp, ip, lsl r7 │ │ │ │ + subseq sl, r9, lr, ror #10 │ │ │ │ + subseq sp, fp, r0, lsl #14 │ │ │ │ + subseq sl, r9, r2, asr r5 │ │ │ │ + subseq sp, fp, r2, ror #13 │ │ │ │ + subseq sl, r9, r4, lsr r5 │ │ │ │ + subseq sp, fp, r4, asr #13 │ │ │ │ + subseq sl, r9, r6, lsl r5 │ │ │ │ + subseq sp, fp, r6, lsr #13 │ │ │ │ + ldrsheq sl, [r9], #-72 @ 0xffffffb8 │ │ │ │ + subseq sp, fp, r8, lsl #13 │ │ │ │ + ldrsbeq sl, [r9], #-76 @ 0xffffffb4 │ │ │ │ + subseq sp, fp, ip, ror #12 │ │ │ │ + ldrheq sl, [r9], #-78 @ 0xffffffb2 │ │ │ │ + subseq sp, fp, r4, asr #12 │ │ │ │ + @ instruction: 0x0059a496 │ │ │ │ + subseq sp, fp, r8, lsl #12 │ │ │ │ + subseq sl, r9, ip, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf8dfb0a5 │ │ │ │ @ instruction: 0xf8df4674 │ │ │ │ ldrbtmi r1, [ip], #-1652 @ 0xfffff98c │ │ │ │ @@ -582452,38 +582452,38 @@ │ │ │ │ @ instruction: 0xe69d6553 │ │ │ │ @ instruction: 0xf57f0792 │ │ │ │ @ instruction: 0xe695ae5c │ │ │ │ b fe38987c │ │ │ │ rsbeq r2, r5, r6, lsl pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r2, [r5], #-236 @ 0xffffff14 @ │ │ │ │ - subseq sp, fp, r4, lsr r6 │ │ │ │ - ldrsbeq sp, [fp], #-62 @ 0xffffffc2 │ │ │ │ - subseq sl, r9, lr, lsr #4 │ │ │ │ - ldrheq sp, [fp], #-56 @ 0xffffffc8 │ │ │ │ - subseq sl, r9, sl, lsl #4 │ │ │ │ - ldrheq sp, [fp], #-84 @ 0xffffffac │ │ │ │ - subseq sp, fp, r0, lsr #6 │ │ │ │ - subseq sl, r9, r2, ror r1 │ │ │ │ - subseq sp, fp, r6, ror r2 │ │ │ │ - subseq sl, r9, sl, asr #1 │ │ │ │ - @ instruction: 0x005bd19e │ │ │ │ - ldrsheq r9, [r9], #-242 @ 0xffffff0e │ │ │ │ - subseq sp, fp, r8, lsl #1 │ │ │ │ - ldrsbeq r9, [r9], #-236 @ 0xffffff14 │ │ │ │ - ldrheq ip, [fp], #-240 @ 0xffffff10 │ │ │ │ - subseq r9, r9, r4, lsl #28 │ │ │ │ - subseq ip, fp, ip, ror pc │ │ │ │ - ldrsbeq r9, [r9], #-208 @ 0xffffff30 │ │ │ │ - subseq ip, fp, r0, asr pc │ │ │ │ - subseq r9, r9, r4, lsr #27 │ │ │ │ - subseq ip, fp, r4, lsr pc │ │ │ │ - subseq r9, r9, r6, lsl #27 │ │ │ │ - ldrsbeq ip, [fp], #-224 @ 0xffffff20 │ │ │ │ - subseq r9, r9, r4, lsr #26 │ │ │ │ + subseq sp, fp, r8, lsr r6 │ │ │ │ + subseq sp, fp, r2, ror #7 │ │ │ │ + subseq sl, r9, r2, lsr r2 │ │ │ │ + ldrheq sp, [fp], #-60 @ 0xffffffc4 │ │ │ │ + subseq sl, r9, lr, lsl #4 │ │ │ │ + ldrheq sp, [fp], #-88 @ 0xffffffa8 │ │ │ │ + subseq sp, fp, r4, lsr #6 │ │ │ │ + subseq sl, r9, r6, ror r1 │ │ │ │ + subseq sp, fp, sl, ror r2 │ │ │ │ + subseq sl, r9, lr, asr #1 │ │ │ │ + subseq sp, fp, r2, lsr #3 │ │ │ │ + ldrsheq r9, [r9], #-246 @ 0xffffff0a │ │ │ │ + subseq sp, fp, ip, lsl #1 │ │ │ │ + subseq r9, r9, r0, ror #29 │ │ │ │ + ldrheq ip, [fp], #-244 @ 0xffffff0c │ │ │ │ + subseq r9, r9, r8, lsl #28 │ │ │ │ + subseq ip, fp, r0, lsl #31 │ │ │ │ + ldrsbeq r9, [r9], #-212 @ 0xffffff2c │ │ │ │ + subseq ip, fp, r4, asr pc │ │ │ │ + subseq r9, r9, r8, lsr #27 │ │ │ │ + subseq ip, fp, r8, lsr pc │ │ │ │ + subseq r9, r9, sl, lsl #27 │ │ │ │ + ldrsbeq ip, [fp], #-228 @ 0xffffff1c │ │ │ │ + subseq r9, r9, r8, lsr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feda33dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ addlt r2, pc, r8, lsl #11 │ │ │ │ strcc pc, [r4, #2271] @ 0x8df │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -582835,100 +582835,100 @@ │ │ │ │ ldr pc, [r8, #2815]! @ 0xaff │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ bl 95d41c │ │ │ │ svccc 0x001a36e2 │ │ │ │ rsbeq r2, r5, r2, lsr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sp, fp, r0, asr #32 │ │ │ │ + subseq sp, fp, r4, asr #32 │ │ │ │ @ instruction: 0xffffa55f │ │ │ │ @ instruction: 0xfffff8b1 │ │ │ │ - subseq sp, fp, sl, asr #32 │ │ │ │ - subseq ip, fp, ip, lsr #27 │ │ │ │ + subseq sp, fp, lr, asr #32 │ │ │ │ + ldrheq ip, [fp], #-208 @ 0xffffff30 │ │ │ │ @ instruction: 0xffffa477 │ │ │ │ andeq r0, r0, r3, ror #12 │ │ │ │ @ instruction: 0xffffa3c3 │ │ │ │ @ instruction: 0xffffb14f │ │ │ │ @ instruction: 0xffffd47f │ │ │ │ @ instruction: 0xffffb643 │ │ │ │ - subseq sp, fp, sl, rrx │ │ │ │ - subseq sp, fp, sl, lsl r0 │ │ │ │ - subseq ip, fp, r6, asr sp │ │ │ │ - subseq r9, r9, r8, lsr #23 │ │ │ │ + subseq sp, fp, lr, rrx │ │ │ │ + subseq sp, fp, lr, lsl r0 │ │ │ │ + subseq ip, fp, sl, asr sp │ │ │ │ + subseq r9, r9, ip, lsr #23 │ │ │ │ rsbeq r2, r5, lr, lsr r7 │ │ │ │ - subseq ip, fp, sl, lsl sp │ │ │ │ - subseq r9, r9, ip, ror #22 │ │ │ │ - subseq sp, fp, sl │ │ │ │ - subseq sp, fp, r0, lsr r0 │ │ │ │ + subseq ip, fp, lr, lsl sp │ │ │ │ + subseq r9, r9, r0, ror fp │ │ │ │ + subseq sp, fp, lr │ │ │ │ subseq sp, fp, r4, lsr r0 │ │ │ │ - subseq sp, fp, r2, rrx │ │ │ │ - ldrheq ip, [fp], #-196 @ 0xffffff3c │ │ │ │ - subseq r9, r9, r6, lsl #22 │ │ │ │ - @ instruction: 0x005bcc96 │ │ │ │ - subseq r9, r9, r8, ror #21 │ │ │ │ - subseq sp, fp, r4, lsr #32 │ │ │ │ + subseq sp, fp, r8, lsr r0 │ │ │ │ + subseq sp, fp, r6, rrx │ │ │ │ + ldrheq ip, [fp], #-200 @ 0xffffff38 │ │ │ │ + subseq r9, r9, sl, lsl #22 │ │ │ │ + @ instruction: 0x005bcc9a │ │ │ │ + subseq r9, r9, ip, ror #21 │ │ │ │ + subseq sp, fp, r8, lsr #32 │ │ │ │ + subseq sp, fp, r2, lsl #1 │ │ │ │ subseq sp, fp, lr, ror r0 │ │ │ │ - subseq sp, fp, sl, ror r0 │ │ │ │ - ldrheq sp, [fp], #-8 │ │ │ │ - subseq ip, fp, r0, lsr ip │ │ │ │ - subseq r9, r9, r2, lsl #21 │ │ │ │ - subseq ip, fp, r2, lsl ip │ │ │ │ - subseq r9, r9, r6, ror #20 │ │ │ │ - ldrheq sp, [fp], #-8 │ │ │ │ - subseq sp, fp, sl, ror r0 │ │ │ │ - subseq ip, fp, lr, asr #23 │ │ │ │ - subseq r9, r9, r2, lsr #20 │ │ │ │ - subseq sp, fp, r0, asr #1 │ │ │ │ - subseq sp, fp, r6, lsl #1 │ │ │ │ - subseq ip, fp, sl, lsl #23 │ │ │ │ - ldrsbeq r9, [r9], #-158 @ 0xffffff62 │ │ │ │ - subseq ip, fp, ip, ror #22 │ │ │ │ - ldrheq r9, [r9], #-158 @ 0xffffff62 │ │ │ │ - @ instruction: 0x005bd09c │ │ │ │ - subseq sp, fp, lr, rrx │ │ │ │ - subseq ip, fp, r8, lsr #22 │ │ │ │ - subseq r9, r9, ip, ror r9 │ │ │ │ ldrheq sp, [fp], #-12 │ │ │ │ - subseq sp, fp, r4, rrx │ │ │ │ - ldrsbeq ip, [fp], #-172 @ 0xffffff54 │ │ │ │ - subseq r9, r9, r0, lsr r9 │ │ │ │ - @ instruction: 0x005bd096 │ │ │ │ - ldrsbeq sp, [fp], #-4 │ │ │ │ - @ instruction: 0x005bca92 │ │ │ │ - subseq r9, r9, r6, ror #17 │ │ │ │ - subseq sp, fp, r2, asr #2 │ │ │ │ - ldrheq sp, [fp], #-4 │ │ │ │ - subseq ip, fp, ip, asr #20 │ │ │ │ - subseq r9, r9, r0, lsr #17 │ │ │ │ - subseq sp, fp, r2, asr r1 │ │ │ │ - subseq sp, fp, r0, lsl r1 │ │ │ │ - subseq ip, fp, r6, lsl #20 │ │ │ │ - subseq r9, r9, sl, asr r8 │ │ │ │ - subseq sp, fp, r8, lsr r1 │ │ │ │ - subseq sp, fp, r2, ror #2 │ │ │ │ - subseq ip, fp, ip, asr #19 │ │ │ │ - subseq r9, r9, r0, lsr #16 │ │ │ │ - subseq sp, fp, ip, asr #2 │ │ │ │ - @ instruction: 0x005bd192 │ │ │ │ - @ instruction: 0x005bc992 │ │ │ │ - subseq r9, r9, r6, ror #15 │ │ │ │ - subseq sp, fp, r6, lsl #3 │ │ │ │ - subseq sp, fp, r0, asr #3 │ │ │ │ - subseq ip, fp, r8, asr r9 │ │ │ │ - subseq r9, r9, ip, lsr #15 │ │ │ │ - subseq sp, fp, sl, lsr #3 │ │ │ │ - ldrsheq sp, [fp], #-20 @ 0xffffffec │ │ │ │ - subseq ip, fp, lr, lsl r9 │ │ │ │ - subseq r9, r9, r2, ror r7 │ │ │ │ + subseq ip, fp, r4, lsr ip │ │ │ │ + subseq r9, r9, r6, lsl #21 │ │ │ │ + subseq ip, fp, r6, lsl ip │ │ │ │ + subseq r9, r9, sl, ror #20 │ │ │ │ + ldrheq sp, [fp], #-12 │ │ │ │ + subseq sp, fp, lr, ror r0 │ │ │ │ + ldrsbeq ip, [fp], #-178 @ 0xffffff4e │ │ │ │ + subseq r9, r9, r6, lsr #20 │ │ │ │ + subseq sp, fp, r4, asr #1 │ │ │ │ + subseq sp, fp, sl, lsl #1 │ │ │ │ + subseq ip, fp, lr, lsl #23 │ │ │ │ + subseq r9, r9, r2, ror #19 │ │ │ │ + subseq ip, fp, r0, ror fp │ │ │ │ + subseq r9, r9, r2, asr #19 │ │ │ │ + subseq sp, fp, r0, lsr #1 │ │ │ │ + subseq sp, fp, r2, ror r0 │ │ │ │ + subseq ip, fp, ip, lsr #22 │ │ │ │ + subseq r9, r9, r0, lsl #19 │ │ │ │ + subseq sp, fp, r0, asr #1 │ │ │ │ + subseq sp, fp, r8, rrx │ │ │ │ + subseq ip, fp, r0, ror #21 │ │ │ │ + subseq r9, r9, r4, lsr r9 │ │ │ │ + @ instruction: 0x005bd09a │ │ │ │ + ldrsbeq sp, [fp], #-8 │ │ │ │ + @ instruction: 0x005bca96 │ │ │ │ + subseq r9, r9, sl, ror #17 │ │ │ │ + subseq sp, fp, r6, asr #2 │ │ │ │ + ldrheq sp, [fp], #-8 │ │ │ │ + subseq ip, fp, r0, asr sl │ │ │ │ + subseq r9, r9, r4, lsr #17 │ │ │ │ + subseq sp, fp, r6, asr r1 │ │ │ │ + subseq sp, fp, r4, lsl r1 │ │ │ │ + subseq ip, fp, sl, lsl #20 │ │ │ │ + subseq r9, r9, lr, asr r8 │ │ │ │ + subseq sp, fp, ip, lsr r1 │ │ │ │ + subseq sp, fp, r6, ror #2 │ │ │ │ + ldrsbeq ip, [fp], #-144 @ 0xffffff70 │ │ │ │ + subseq r9, r9, r4, lsr #16 │ │ │ │ + subseq sp, fp, r0, asr r1 │ │ │ │ + @ instruction: 0x005bd196 │ │ │ │ + @ instruction: 0x005bc996 │ │ │ │ + subseq r9, r9, sl, ror #15 │ │ │ │ + subseq sp, fp, sl, lsl #3 │ │ │ │ + subseq sp, fp, r4, asr #3 │ │ │ │ + subseq ip, fp, ip, asr r9 │ │ │ │ + ldrheq r9, [r9], #-112 @ 0xffffff90 │ │ │ │ + subseq sp, fp, lr, lsr #3 │ │ │ │ + ldrsheq sp, [fp], #-24 @ 0xffffffe8 │ │ │ │ + subseq ip, fp, r2, lsr #18 │ │ │ │ + subseq r9, r9, r6, ror r7 │ │ │ │ @ instruction: 0xffff8ed7 │ │ │ │ @ instruction: 0xffff92b3 │ │ │ │ - ldrsbeq sp, [fp], #-18 @ 0xffffffee │ │ │ │ - subseq sp, fp, lr, ror #3 │ │ │ │ - subseq ip, fp, r8, asr #17 │ │ │ │ - subseq r9, r9, ip, lsl r7 │ │ │ │ + ldrsbeq sp, [fp], #-22 @ 0xffffffea │ │ │ │ + ldrsheq sp, [fp], #-18 @ 0xffffffee │ │ │ │ + subseq ip, fp, ip, asr #17 │ │ │ │ + subseq r9, r9, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feda3ad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [sl], #-1020 @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -582938,16 +582938,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf96cf5cb │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5cb4478 │ │ │ │ blls 2cb1a4 >::_M_default_append(unsigned int)@@Base+0x48610> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq ip, fp, r8, lsl r7 │ │ │ │ - subseq r9, r9, ip, ror #10 │ │ │ │ + subseq ip, fp, ip, lsl r7 │ │ │ │ + subseq r9, r9, r0, ror r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 587ddc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ addslt r4, sp, r8, lsl #21 │ │ │ │ @@ -583086,16 +583086,16 @@ │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ ldrdeq r2, [r5], #-8 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, r5, ip, lsr #30 │ │ │ │ - ldrsheq ip, [fp], #-212 @ 0xffffff2c │ │ │ │ - subseq r9, r9, r4, lsr r3 │ │ │ │ + ldrsheq ip, [fp], #-216 @ 0xffffff28 │ │ │ │ + subseq r9, r9, r8, lsr r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 688028 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0x461d4ad9 │ │ │ │ @ instruction: 0xb09b4bd9 │ │ │ │ @@ -583391,21 +583391,21 @@ │ │ │ │ @ instruction: 0xff3af2d7 │ │ │ │ addcs r4, r5, #11264 @ 0x2c00 │ │ │ │ andls r4, r0, #51380224 @ 0x3100000 │ │ │ │ eorscs r4, r8, #2063597568 @ 0x7b000000 │ │ │ │ @ instruction: 0xff82f5c7 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - subseq ip, fp, r6, ror r9 │ │ │ │ - ldrheq r8, [r9], #-230 @ 0xffffff1a │ │ │ │ - subseq ip, fp, lr, asr r9 │ │ │ │ - @ instruction: 0x00598e9e │ │ │ │ - subseq ip, fp, lr, lsr #18 │ │ │ │ - subseq r8, r9, lr, ror #28 │ │ │ │ - subseq ip, fp, ip, lsr #18 │ │ │ │ + subseq ip, fp, sl, ror r9 │ │ │ │ + ldrheq r8, [r9], #-234 @ 0xffffff16 │ │ │ │ + subseq ip, fp, r2, ror #18 │ │ │ │ + subseq r8, r9, r2, lsr #29 │ │ │ │ + subseq ip, fp, r2, lsr r9 │ │ │ │ + subseq r8, r9, r2, ror lr │ │ │ │ + subseq ip, fp, r0, lsr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 508500 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf8dfb08b │ │ │ │ @ instruction: 0xf8df15c0 │ │ │ │ @@ -583775,30 +583775,30 @@ │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ blx feb0ad3a │ │ │ │ ldr r9, [r9, #-2818]! @ 0xfffff4fe │ │ │ │ stmda ip!, {r2, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ strhteq r1, [r5], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, r5, r0, lsl #19 │ │ │ │ - subseq ip, fp, r4, ror #16 │ │ │ │ - subseq ip, fp, r4, lsr #10 │ │ │ │ - subseq ip, fp, r0, lsl r4 │ │ │ │ - subseq r8, r9, r0, asr r9 │ │ │ │ - subseq ip, fp, r2, asr #7 │ │ │ │ - subseq r8, r9, r2, lsl #18 │ │ │ │ - subseq ip, fp, r2, lsr #7 │ │ │ │ - subseq r8, r9, r2, ror #17 │ │ │ │ - subseq ip, fp, r2, lsl #7 │ │ │ │ - subseq r8, r9, r2, asr #17 │ │ │ │ - subseq ip, fp, r2, ror #6 │ │ │ │ - subseq r8, r9, r2, lsr #17 │ │ │ │ - subseq ip, fp, r2, asr #6 │ │ │ │ - subseq r8, r9, r2, lsl #17 │ │ │ │ - subseq ip, fp, r2, lsr #6 │ │ │ │ - subseq r8, r9, r2, ror #16 │ │ │ │ + subseq ip, fp, r8, ror #16 │ │ │ │ + subseq ip, fp, r8, lsr #10 │ │ │ │ + subseq ip, fp, r4, lsl r4 │ │ │ │ + subseq r8, r9, r4, asr r9 │ │ │ │ + subseq ip, fp, r6, asr #7 │ │ │ │ + subseq r8, r9, r6, lsl #18 │ │ │ │ + subseq ip, fp, r6, lsr #7 │ │ │ │ + subseq r8, r9, r6, ror #17 │ │ │ │ + subseq ip, fp, r6, lsl #7 │ │ │ │ + subseq r8, r9, r6, asr #17 │ │ │ │ + subseq ip, fp, r6, ror #6 │ │ │ │ + subseq r8, r9, r6, lsr #17 │ │ │ │ + subseq ip, fp, r6, asr #6 │ │ │ │ + subseq r8, r9, r6, lsl #17 │ │ │ │ + subseq ip, fp, r6, lsr #6 │ │ │ │ + subseq r8, r9, r6, ror #16 │ │ │ │ bcs 2e78d0 >::_M_default_append(unsigned int)@@Base+0x64d3c> │ │ │ │ andcs sp, r1, #2 │ │ │ │ @ instruction: 0x47704610 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 588b30 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -584056,23 +584056,23 @@ │ │ │ │ @ instruction: 0xf5ca000c │ │ │ │ stmdals r3, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf96cf5ca │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e74e │ │ │ │ ... │ │ │ │ - ldrsheq ip, [fp], #-8 │ │ │ │ - subseq ip, fp, r4, lsl r0 │ │ │ │ - subseq r8, r9, r4, asr r5 │ │ │ │ - ldrsheq fp, [fp], #-248 @ 0xffffff08 │ │ │ │ - subseq r8, r9, r8, lsr r5 │ │ │ │ - ldrsheq fp, [fp], #-236 @ 0xffffff14 │ │ │ │ - subseq r8, r9, ip, lsr r4 │ │ │ │ - ldrsbeq fp, [fp], #-228 @ 0xffffff1c │ │ │ │ - subseq r8, r9, r0, lsl r4 │ │ │ │ + ldrsheq ip, [fp], #-12 │ │ │ │ + subseq ip, fp, r8, lsl r0 │ │ │ │ + subseq r8, r9, r8, asr r5 │ │ │ │ + ldrsheq fp, [fp], #-252 @ 0xffffff04 │ │ │ │ + subseq r8, r9, ip, lsr r5 │ │ │ │ + subseq fp, fp, r0, lsl #30 │ │ │ │ + subseq r8, r9, r0, asr #8 │ │ │ │ + ldrsbeq fp, [fp], #-232 @ 0xffffff18 │ │ │ │ + subseq r8, r9, r4, lsl r4 │ │ │ │ stccs 8, cr6, [r2, #-532] @ 0xfffffdec │ │ │ │ mrcge 4, 1, APSR_nzcv, cr3, cr15, {3} │ │ │ │ @ instruction: 0xf7469203 │ │ │ │ bls 34c884 >::_M_default_append(unsigned int)@@Base+0xc9cf0> │ │ │ │ andcc lr, r0, #3440640 @ 0x348000 │ │ │ │ ldmib r1, {r0, r4, r8, fp, sp, lr}^ │ │ │ │ strmi r2, [r9], r0, lsl #2 │ │ │ │ @@ -584238,25 +584238,25 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq r0, r5, r6, ror #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsheq fp, [fp], #-202 @ 0xffffff36 │ │ │ │ - subseq r8, r9, sl, lsr r2 │ │ │ │ - subseq fp, fp, r0, ror #25 │ │ │ │ - subseq r8, r9, r0, lsr #4 │ │ │ │ + ldrsheq fp, [fp], #-206 @ 0xffffff32 │ │ │ │ + subseq r8, r9, lr, lsr r2 │ │ │ │ + subseq fp, fp, r4, ror #25 │ │ │ │ + subseq r8, r9, r4, lsr #4 │ │ │ │ strhteq r0, [r5], #-218 @ 0xffffff26 │ │ │ │ - subseq fp, fp, r0, lsr #24 │ │ │ │ - subseq r8, r9, r0, ror #2 │ │ │ │ - subseq fp, fp, r6, lsl #24 │ │ │ │ - subseq r8, r9, r6, asr #2 │ │ │ │ - subseq fp, fp, ip, ror #23 │ │ │ │ - subseq r8, r9, ip, lsr #2 │ │ │ │ + subseq fp, fp, r4, lsr #24 │ │ │ │ + subseq r8, r9, r4, ror #2 │ │ │ │ + subseq fp, fp, sl, lsl #24 │ │ │ │ + subseq r8, r9, sl, asr #2 │ │ │ │ + ldrsheq fp, [fp], #-176 @ 0xffffff50 │ │ │ │ + subseq r8, r9, r0, lsr r1 │ │ │ │ @ instruction: 0xf2db4630 │ │ │ │ blge b0c584 │ │ │ │ ldc 6, cr4, [r9, #96] @ 0x60 │ │ │ │ vldr d3, [r9, #208] @ 0xd0 │ │ │ │ vldr d4, [sp, #216] @ 0xd8 │ │ │ │ vldr d1, [sp, #136] @ 0x88 │ │ │ │ movwls r2, #39716 @ 0x9b24 │ │ │ │ @@ -584495,21 +584495,21 @@ │ │ │ │ @ instruction: 0xf5c94478 │ │ │ │ ldrb pc, [r1, #-3585]! @ 0xfffff1ff @ │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ ... │ │ │ │ - subseq fp, fp, r8, lsr #17 │ │ │ │ - subseq fp, fp, r2, lsl r8 │ │ │ │ - subseq r7, r9, r2, asr sp │ │ │ │ - ldrsheq fp, [fp], #-122 @ 0xffffff86 │ │ │ │ - subseq r7, r9, sl, lsr sp │ │ │ │ - subseq fp, fp, r0, ror #15 │ │ │ │ - subseq r7, r9, r0, lsr #26 │ │ │ │ + subseq fp, fp, ip, lsr #17 │ │ │ │ + subseq fp, fp, r6, lsl r8 │ │ │ │ + subseq r7, r9, r6, asr sp │ │ │ │ + ldrsheq fp, [fp], #-126 @ 0xffffff82 │ │ │ │ + subseq r7, r9, lr, lsr sp │ │ │ │ + subseq fp, fp, r4, ror #15 │ │ │ │ + subseq r7, r9, r4, lsr #26 │ │ │ │ @ instruction: 0xf2da4630 │ │ │ │ blge b0e18c │ │ │ │ blmi 10097f8 │ │ │ │ ldc 6, cr4, [r9, #96] @ 0x60 │ │ │ │ vldr d3, [sp, #208] @ 0xd0 │ │ │ │ vldr d1, [sp, #136] @ 0x88 │ │ │ │ movwls r2, #39716 @ 0x9b24 │ │ │ │ @@ -585023,29 +585023,29 @@ │ │ │ │ blvc 60a008 │ │ │ │ blvs 68a00c │ │ │ │ blcc 70a010 │ │ │ │ blmi 78a014 │ │ │ │ strbt r9, [r5], sl, asr #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ - subseq fp, fp, sl, lsl #14 │ │ │ │ - subseq r7, r9, r8, asr #24 │ │ │ │ - subseq fp, fp, lr, asr #13 │ │ │ │ - subseq r7, r9, ip, lsl #24 │ │ │ │ - ldrheq fp, [fp], #-86 @ 0xffffffaa │ │ │ │ - subseq fp, fp, lr, lsr #10 │ │ │ │ - subseq r7, r9, ip, ror #20 │ │ │ │ - subseq fp, fp, r2, lsl r5 │ │ │ │ - subseq r7, r9, r0, asr sl │ │ │ │ - subseq fp, fp, sl, asr #6 │ │ │ │ - subseq r7, r9, sl, lsl #17 │ │ │ │ - subseq fp, fp, r4, asr #5 │ │ │ │ - subseq r7, r9, r4, lsl #16 │ │ │ │ - ldrsheq fp, [fp], #-16 │ │ │ │ - subseq r7, r9, r0, lsr r7 │ │ │ │ + subseq fp, fp, lr, lsl #14 │ │ │ │ + subseq r7, r9, ip, asr #24 │ │ │ │ + ldrsbeq fp, [fp], #-98 @ 0xffffff9e │ │ │ │ + subseq r7, r9, r0, lsl ip │ │ │ │ + ldrheq fp, [fp], #-90 @ 0xffffffa6 │ │ │ │ + subseq fp, fp, r2, lsr r5 │ │ │ │ + subseq r7, r9, r0, ror sl │ │ │ │ + subseq fp, fp, r6, lsl r5 │ │ │ │ + subseq r7, r9, r4, asr sl │ │ │ │ + subseq fp, fp, lr, asr #6 │ │ │ │ + subseq r7, r9, lr, lsl #17 │ │ │ │ + subseq fp, fp, r8, asr #5 │ │ │ │ + subseq r7, r9, r8, lsl #16 │ │ │ │ + ldrsheq fp, [fp], #-20 @ 0xffffffec │ │ │ │ + subseq r7, r9, r4, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feda5bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc8 │ │ │ │ strhlt ip, [fp], ip @ │ │ │ │ tstcs r4, lr, lsr #22 │ │ │ │ ldrbtmi r4, [ip], #2606 @ 0xa2e │ │ │ │ @@ -585093,25 +585093,25 @@ │ │ │ │ @ instruction: 0xf5c94629 │ │ │ │ @ instruction: 0xe7d8f953 │ │ │ │ ldcl 5, cr15, [lr, #776] @ 0x308 │ │ │ │ rsbeq r0, r5, lr │ │ │ │ @ instruction: 0xffffe4e7 │ │ │ │ @ instruction: 0xffffec57 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, fp, r0, ror pc │ │ │ │ - @ instruction: 0x005baf9a │ │ │ │ + subseq sl, fp, r4, ror pc │ │ │ │ + @ instruction: 0x005baf9e │ │ │ │ @ instruction: 0xffffffa9 │ │ │ │ @ instruction: 0xffffe539 │ │ │ │ @ instruction: 0xffffe5f5 │ │ │ │ @ instruction: 0xfffff0bd │ │ │ │ @ instruction: 0xffffe111 │ │ │ │ @ instruction: 0xffffdebf │ │ │ │ rsbeq pc, r4, sl, lsr #31 │ │ │ │ - @ instruction: 0x005bae9e │ │ │ │ - ldrsbeq r7, [r9], #-60 @ 0xffffffc4 │ │ │ │ + subseq sl, fp, r2, lsr #29 │ │ │ │ + subseq r7, r9, r0, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feda5cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt lr, sl, ip, lsr #1 │ │ │ │ tstcs r4, sl, lsr #22 │ │ │ │ ldrbtmi r4, [lr], #2602 @ 0xa2a │ │ │ │ @@ -585155,25 +585155,25 @@ │ │ │ │ @ instruction: 0xf8d8f5c9 │ │ │ │ strb r9, [r3, r7, lsl #20]! │ │ │ │ stcl 5, cr15, [r2, #-776]! @ 0xfffffcf8 │ │ │ │ rsbeq pc, r4, r6, lsl #30 │ │ │ │ @ instruction: 0xffffe3dd │ │ │ │ @ instruction: 0xffffeb4d │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, fp, r6, ror #28 │ │ │ │ - @ instruction: 0x005bae90 │ │ │ │ + subseq sl, fp, sl, ror #28 │ │ │ │ + @ instruction: 0x005bae94 │ │ │ │ @ instruction: 0xfffffe9b │ │ │ │ @ instruction: 0xffffe429 │ │ │ │ @ instruction: 0xffffefaf │ │ │ │ @ instruction: 0xffffe003 │ │ │ │ @ instruction: 0xffffddb3 │ │ │ │ @ instruction: 0xffffe4d1 │ │ │ │ mlseq r4, ip, lr, pc @ │ │ │ │ - subseq sl, fp, lr, lsl #27 │ │ │ │ - subseq r7, r9, lr, asr #5 │ │ │ │ + @ instruction: 0x005bad92 │ │ │ │ + ldrsbeq r7, [r9], #-34 @ 0xffffffde │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30a0ac >::_M_default_append(unsigned int)@@Base+0x87518> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdge pc, [r0], -r2 │ │ │ │ @@ -585345,32 +585345,32 @@ │ │ │ │ ldrbtmi r6, [r8], #-392 @ 0xfffffe78 │ │ │ │ @ instruction: 0xf5c8300c │ │ │ │ stmdami r8, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff54f5c8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - subseq sl, fp, sl, ror ip │ │ │ │ - subseq r7, r9, r2, lsl r1 │ │ │ │ - subseq sl, fp, r6, asr #24 │ │ │ │ - subseq sl, fp, lr, lsr #22 │ │ │ │ - subseq r6, r9, r6, asr #31 │ │ │ │ + subseq sl, fp, lr, ror ip │ │ │ │ + subseq r7, r9, r6, lsl r1 │ │ │ │ + subseq sl, fp, sl, asr #24 │ │ │ │ + subseq sl, fp, r2, lsr fp │ │ │ │ + subseq r6, r9, sl, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feda60d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.s16 , d5, d3 │ │ │ │ blmi 40ee24 │ │ │ │ stcvs 4, cr15, [r5], {79} @ 0x4f │ │ │ │ andscs r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf5c6c000 │ │ │ │ andcs pc, r1, r7, lsl r8 @ │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - subseq sl, fp, r0, lsl #22 │ │ │ │ + subseq sl, fp, r4, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 68a3bc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr0, cr12, {6} │ │ │ │ ldrtpl pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ strmi fp, [ip], -fp, lsr #1 │ │ │ │ @@ -585636,19 +585636,19 @@ │ │ │ │ @ instruction: 0x465b8018 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x468b46b0 │ │ │ │ svclt 0x0000e01b │ │ │ │ ... │ │ │ │ strdeq pc, [r4], #-164 @ 0xffffff5c @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbeq sl, [fp], #-122 @ 0xffffff86 │ │ │ │ - subseq r6, r9, r2, ror ip │ │ │ │ + ldrsbeq sl, [fp], #-126 @ 0xffffff82 │ │ │ │ + subseq r6, r9, r6, ror ip │ │ │ │ mlseq r4, r6, r7, pc @ │ │ │ │ - subseq sl, fp, r2, lsl r7 │ │ │ │ - subseq r6, r9, sl, lsr #23 │ │ │ │ + subseq sl, fp, r6, lsl r7 │ │ │ │ + subseq r6, r9, lr, lsr #23 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ ble 1c209ac │ │ │ │ @ instruction: 0xf8536a23 │ │ │ │ b 161b414 │ │ │ │ addsmi r0, sp, #1073741858 @ 0x40000022 │ │ │ │ bcc 2c3b48 >::_M_default_append(unsigned int)@@Base+0x40fb4> │ │ │ │ blge 28ae58 >::_M_default_append(unsigned int)@@Base+0x82c4> │ │ │ │ @@ -585705,18 +585705,18 @@ │ │ │ │ mvnne pc, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff30cb72 │ │ │ │ ldrbmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf5c84478 │ │ │ │ smusdx ip, sp, ip │ │ │ │ stmdb r8, {r1, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - subseq sl, fp, r4, lsr #11 │ │ │ │ - subseq r6, r9, ip, lsr sl │ │ │ │ - subseq sl, fp, r0, lsl #11 │ │ │ │ - subseq r6, r9, r8, lsl sl │ │ │ │ + subseq sl, fp, r8, lsr #11 │ │ │ │ + subseq r6, r9, r0, asr #20 │ │ │ │ + subseq sl, fp, r4, lsl #11 │ │ │ │ + subseq r6, r9, ip, lsl sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 60a930 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ addslt r4, sp, pc, ror #29 │ │ │ │ ldrmi r4, [pc], -pc, ror #27 │ │ │ │ @@ -585956,25 +585956,25 @@ │ │ │ │ @ instruction: 0xf1ac4021 │ │ │ │ andcs r0, r0, #4 │ │ │ │ svclt 0x0000e021 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq pc, r4, r4, lsl #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, fp, ip, asr #9 │ │ │ │ - subseq r6, r9, r4, ror #18 │ │ │ │ - ldrheq sl, [fp], #-68 @ 0xffffffbc │ │ │ │ - subseq r6, r9, ip, asr #18 │ │ │ │ + ldrsbeq sl, [fp], #-64 @ 0xffffffc0 │ │ │ │ + subseq r6, r9, r8, ror #18 │ │ │ │ + ldrheq sl, [fp], #-72 @ 0xffffffb8 │ │ │ │ + subseq r6, r9, r0, asr r9 │ │ │ │ ldrdeq pc, [r4], #-52 @ 0xffffffcc @ │ │ │ │ - subseq sl, fp, r8, ror #6 │ │ │ │ - subseq r6, r9, r0, lsl #16 │ │ │ │ - subseq sl, fp, lr, ror r2 │ │ │ │ - subseq r6, r9, r6, lsl r7 │ │ │ │ - subseq sl, fp, sl, lsr r2 │ │ │ │ - ldrsbeq r6, [r9], #-98 @ 0xffffff9e │ │ │ │ + subseq sl, fp, ip, ror #6 │ │ │ │ + subseq r6, r9, r4, lsl #16 │ │ │ │ + subseq sl, fp, r2, lsl #5 │ │ │ │ + subseq r6, r9, sl, lsl r7 │ │ │ │ + subseq sl, fp, lr, lsr r2 │ │ │ │ + ldrsbeq r6, [r9], #-102 @ 0xffffff9a │ │ │ │ addsmi r3, r5, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf850d078 │ │ │ │ addmi r1, ip, #4, 30 │ │ │ │ ldmdavs r8, {r3, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ beq 28b9c8 >::_M_default_append(unsigned int)@@Base+0x8e34> │ │ │ │ @ instruction: 0xf04f9909 │ │ │ │ bl 252494 │ │ │ │ @@ -586243,29 +586243,29 @@ │ │ │ │ @ instruction: 0xf5c84478 │ │ │ │ sbfx pc, r1, #16, #23 │ │ │ │ ldcl 5, cr15, [ip], {193} @ 0xc1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - subseq sl, fp, r6, lsl #1 │ │ │ │ - subseq r6, r9, lr, lsl r5 │ │ │ │ - subseq sl, fp, ip, rrx │ │ │ │ - subseq r6, r9, r4, lsl #10 │ │ │ │ + subseq sl, fp, sl, lsl #1 │ │ │ │ + subseq r6, r9, r2, lsr #10 │ │ │ │ + subseq sl, fp, r0, ror r0 │ │ │ │ + subseq r6, r9, r8, lsl #10 │ │ │ │ @ instruction: 0xfffff199 │ │ │ │ - ldrheq r9, [fp], #-216 @ 0xffffff28 │ │ │ │ - subseq r6, r9, r0, asr r2 │ │ │ │ - subseq r9, fp, r0, lsr #27 │ │ │ │ - subseq r6, r9, r8, lsr r2 │ │ │ │ - subseq r9, fp, r6, lsl #27 │ │ │ │ - subseq r6, r9, lr, lsl r2 │ │ │ │ - subseq r9, fp, r8, ror #26 │ │ │ │ - subseq r6, r9, r6, lsl #4 │ │ │ │ - subseq r9, fp, r8, lsr #26 │ │ │ │ - subseq r6, r9, r0, asr #3 │ │ │ │ + ldrheq r9, [fp], #-220 @ 0xffffff24 │ │ │ │ + subseq r6, r9, r4, asr r2 │ │ │ │ + subseq r9, fp, r4, lsr #27 │ │ │ │ + subseq r6, r9, ip, lsr r2 │ │ │ │ + subseq r9, fp, sl, lsl #27 │ │ │ │ + subseq r6, r9, r2, lsr #4 │ │ │ │ + subseq r9, fp, ip, ror #26 │ │ │ │ + subseq r6, r9, sl, lsl #4 │ │ │ │ + subseq r9, fp, ip, lsr #26 │ │ │ │ + subseq r6, r9, r4, asr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bls 63bf30 │ │ │ │ @ instruction: 0xf0016811 │ │ │ │ stmdbcs r3, {r0, r1, r8} │ │ │ │ @@ -586568,41 +586568,41 @@ │ │ │ │ stc2 5, cr15, [r6, #-796] @ 0xfffffce4 │ │ │ │ @ instruction: 0xf04f4820 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 5, cr15, [r0, #796] @ 0x31c │ │ │ │ svclt 0x0000e77e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq r9, fp, r8, lsl #25 │ │ │ │ - subseq r9, fp, ip, asr #23 │ │ │ │ - subseq r9, fp, r0, ror #22 │ │ │ │ - subseq r9, fp, r4, asr r9 │ │ │ │ - subseq r5, r9, ip, ror #27 │ │ │ │ - subseq r9, fp, r4, lsr #18 │ │ │ │ - ldrheq r5, [r9], #-220 @ 0xffffff24 │ │ │ │ - subseq r9, fp, r8, lsl #18 │ │ │ │ - @ instruction: 0x00595d9e │ │ │ │ - subseq r9, fp, r8, ror #17 │ │ │ │ - subseq r5, r9, lr, ror sp │ │ │ │ - subseq r9, fp, ip, asr #17 │ │ │ │ - subseq r5, r9, r2, ror #26 │ │ │ │ - ldrheq r9, [fp], #-128 @ 0xffffff80 │ │ │ │ - subseq r5, r9, r6, asr #26 │ │ │ │ - @ instruction: 0x005b9894 │ │ │ │ - subseq r5, r9, sl, lsr #26 │ │ │ │ - subseq r9, fp, r8, ror r8 │ │ │ │ - subseq r5, r9, lr, lsl #26 │ │ │ │ - subseq r9, fp, ip, asr r8 │ │ │ │ - ldrsheq r5, [r9], #-194 @ 0xffffff3e │ │ │ │ - subseq r9, fp, r0, asr #16 │ │ │ │ - ldrsbeq r5, [r9], #-198 @ 0xffffff3a │ │ │ │ - subseq r9, fp, r4, lsr #16 │ │ │ │ - ldrheq r5, [r9], #-202 @ 0xffffff36 │ │ │ │ - subseq r9, fp, r8, lsl #16 │ │ │ │ - @ instruction: 0x00595c9e │ │ │ │ + subseq r9, fp, ip, lsl #25 │ │ │ │ + ldrsbeq r9, [fp], #-176 @ 0xffffff50 │ │ │ │ + subseq r9, fp, r4, ror #22 │ │ │ │ + subseq r9, fp, r8, asr r9 │ │ │ │ + ldrsheq r5, [r9], #-208 @ 0xffffff30 │ │ │ │ + subseq r9, fp, r8, lsr #18 │ │ │ │ + subseq r5, r9, r0, asr #27 │ │ │ │ + subseq r9, fp, ip, lsl #18 │ │ │ │ + subseq r5, r9, r2, lsr #27 │ │ │ │ + subseq r9, fp, ip, ror #17 │ │ │ │ + subseq r5, r9, r2, lsl #27 │ │ │ │ + ldrsbeq r9, [fp], #-128 @ 0xffffff80 │ │ │ │ + subseq r5, r9, r6, ror #26 │ │ │ │ + ldrheq r9, [fp], #-132 @ 0xffffff7c │ │ │ │ + subseq r5, r9, sl, asr #26 │ │ │ │ + @ instruction: 0x005b9898 │ │ │ │ + subseq r5, r9, lr, lsr #26 │ │ │ │ + subseq r9, fp, ip, ror r8 │ │ │ │ + subseq r5, r9, r2, lsl sp │ │ │ │ + subseq r9, fp, r0, ror #16 │ │ │ │ + ldrsheq r5, [r9], #-198 @ 0xffffff3a │ │ │ │ + subseq r9, fp, r4, asr #16 │ │ │ │ + ldrsbeq r5, [r9], #-202 @ 0xffffff36 │ │ │ │ + subseq r9, fp, r8, lsr #16 │ │ │ │ + ldrheq r5, [r9], #-206 @ 0xffffff32 │ │ │ │ + subseq r9, fp, ip, lsl #16 │ │ │ │ + subseq r5, r9, r2, lsr #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feda7458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1994180 │ │ │ │ blmi 19bc488 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -586694,36 +586694,36 @@ │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ rsbeq lr, r4, sl, lsr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, fp, sl, ror #14 │ │ │ │ + subseq r9, fp, lr, ror #14 │ │ │ │ @ instruction: 0xffffe9d1 │ │ │ │ @ instruction: 0xfffffa67 │ │ │ │ - subseq r9, fp, r4, lsl #15 │ │ │ │ - subseq r9, fp, r8, asr r7 │ │ │ │ + subseq r9, fp, r8, lsl #15 │ │ │ │ + subseq r9, fp, ip, asr r7 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ @ instruction: 0xffffebf7 │ │ │ │ @ instruction: 0xffffea2b │ │ │ │ @ instruction: 0xfffff191 │ │ │ │ - subseq r9, fp, r8, asr #14 │ │ │ │ - @ instruction: 0x005b9792 │ │ │ │ - ldrheq r9, [fp], #-110 @ 0xffffff92 │ │ │ │ - subseq r5, r9, r6, asr fp │ │ │ │ + subseq r9, fp, ip, asr #14 │ │ │ │ + @ instruction: 0x005b9796 │ │ │ │ + subseq r9, fp, r2, asr #13 │ │ │ │ + subseq r5, r9, sl, asr fp │ │ │ │ strdeq lr, [r4], #-96 @ 0xffffffa0 @ │ │ │ │ - subseq r9, fp, ip, lsl #13 │ │ │ │ - subseq r5, r9, r4, lsr #22 │ │ │ │ - subseq r9, fp, r8, asr #14 │ │ │ │ - subseq r9, fp, sl, ror #14 │ │ │ │ - subseq r9, fp, r8, asr #12 │ │ │ │ - subseq r5, r9, r0, ror #21 │ │ │ │ - subseq r9, fp, sl, lsr #12 │ │ │ │ - subseq r5, r9, r0, asr #21 │ │ │ │ + @ instruction: 0x005b9690 │ │ │ │ + subseq r5, r9, r8, lsr #22 │ │ │ │ + subseq r9, fp, ip, asr #14 │ │ │ │ + subseq r9, fp, lr, ror #14 │ │ │ │ + subseq r9, fp, ip, asr #12 │ │ │ │ + subseq r5, r9, r4, ror #21 │ │ │ │ + subseq r9, fp, lr, lsr #12 │ │ │ │ + subseq r5, r9, r4, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feda763c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff04f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -586733,16 +586733,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff08db82 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5c74478 │ │ │ │ blls 2cf63c >::_M_default_append(unsigned int)@@Base+0x4caa8> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r9, fp, ip, ror #10 │ │ │ │ - subseq r5, r9, r4, lsl #20 │ │ │ │ + subseq r9, fp, r0, ror r5 │ │ │ │ + subseq r5, r9, r8, lsl #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 40b944 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbvs sl, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ @@ -586868,30 +586868,30 @@ │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf5c7300c │ │ │ │ stmdami r6, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx 1b8ddaa │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - subseq r9, fp, r6, lsr #9 │ │ │ │ - subseq r9, fp, r2, ror r4 │ │ │ │ - subseq r5, r9, r6, ror #15 │ │ │ │ + subseq r9, fp, sl, lsr #9 │ │ │ │ + subseq r9, fp, r6, ror r4 │ │ │ │ + subseq r5, r9, sl, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feda78a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.s16 , d4, d3 │ │ │ │ blmi 40f64c │ │ │ │ ldclne 6, cr15, [r2], #-256 @ 0xffffff00 │ │ │ │ andscs r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf5c4c000 │ │ │ │ andcs pc, r1, fp, lsr #24 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - subseq r9, fp, r8, asr #8 │ │ │ │ + subseq r9, fp, ip, asr #8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30bb94 >::_M_default_append(unsigned int)@@Base+0x89000> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 17a1f44 │ │ │ │ blmi 17a1f6c │ │ │ │ @@ -586978,22 +586978,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe60df54 │ │ │ │ @ instruction: 0xf5c0e776 │ │ │ │ svclt 0x0000ef1a │ │ │ │ rsbeq lr, r4, r0, lsr #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq lr, r4, r4, ror #5 │ │ │ │ - subseq r9, fp, ip, ror #6 │ │ │ │ - subseq r5, r9, r0, ror #13 │ │ │ │ - subseq r9, fp, r2, asr r3 │ │ │ │ - subseq r5, r9, r6, asr #13 │ │ │ │ - subseq r9, fp, r0, ror #5 │ │ │ │ - subseq r5, r9, r4, asr r6 │ │ │ │ - subseq r9, fp, r6, asr #5 │ │ │ │ - subseq r5, r9, sl, lsr r6 │ │ │ │ + subseq r9, fp, r0, ror r3 │ │ │ │ + subseq r5, r9, r4, ror #13 │ │ │ │ + subseq r9, fp, r6, asr r3 │ │ │ │ + subseq r5, r9, sl, asr #13 │ │ │ │ + subseq r9, fp, r4, ror #5 │ │ │ │ + subseq r5, r9, r8, asr r6 │ │ │ │ + subseq r9, fp, sl, asr #5 │ │ │ │ + subseq r5, r9, lr, lsr r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30bd2c >::_M_default_append(unsigned int)@@Base+0x89198> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff28ebb0 │ │ │ │ bmi 1c620dc │ │ │ │ @ instruction: 0xf5ad4b68 │ │ │ │ @@ -587097,27 +587097,27 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9a0f5c7 │ │ │ │ @ instruction: 0xf5c0e7ef │ │ │ │ svclt 0x0000ee2c │ │ │ │ ... │ │ │ │ rsbeq lr, r4, r6, lsl #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, fp, r6, ror r2 │ │ │ │ - subseq r9, fp, r2, lsr r2 │ │ │ │ - subseq r9, fp, r2, lsl #3 │ │ │ │ - ldrsheq r5, [r9], #-70 @ 0xffffffba │ │ │ │ + subseq r9, fp, sl, ror r2 │ │ │ │ + subseq r9, fp, r6, lsr r2 │ │ │ │ + subseq r9, fp, r6, lsl #3 │ │ │ │ + ldrsheq r5, [r9], #-74 @ 0xffffffb6 │ │ │ │ rsbeq lr, r4, lr, lsl #1 │ │ │ │ - subseq r9, fp, r0, asr #2 │ │ │ │ - ldrheq r5, [r9], #-68 @ 0xffffffbc │ │ │ │ - subseq r9, fp, r4, lsr #2 │ │ │ │ - @ instruction: 0x00595498 │ │ │ │ - subseq r9, fp, sl, lsl #2 │ │ │ │ - subseq r5, r9, ip, ror r4 │ │ │ │ - subseq r9, fp, ip, ror #1 │ │ │ │ - subseq r5, r9, lr, asr r4 │ │ │ │ + subseq r9, fp, r4, asr #2 │ │ │ │ + ldrheq r5, [r9], #-72 @ 0xffffffb8 │ │ │ │ + subseq r9, fp, r8, lsr #2 │ │ │ │ + @ instruction: 0x0059549c │ │ │ │ + subseq r9, fp, lr, lsl #2 │ │ │ │ + subseq r5, r9, r0, lsl #9 │ │ │ │ + ldrsheq r9, [fp], #-0 │ │ │ │ + subseq r5, r9, r2, ror #8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff28eda0 │ │ │ │ ldmdbmi r8, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4613461c │ │ │ │ ldrbtmi r4, [r9], #-2647 @ 0xfffff5a9 │ │ │ │ @@ -587205,22 +587205,22 @@ │ │ │ │ stmdami sp, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf8c4f5c7 │ │ │ │ @ instruction: 0xf5c0e7a8 │ │ │ │ svclt 0x0000ed50 │ │ │ │ mlseq r4, r6, pc, sp @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, fp, sl, lsl #1 │ │ │ │ - subseq r8, fp, r0, ror #31 │ │ │ │ - subseq r5, r9, r4, asr r3 │ │ │ │ + subseq r9, fp, lr, lsl #1 │ │ │ │ + subseq r8, fp, r4, ror #31 │ │ │ │ + subseq r5, r9, r8, asr r3 │ │ │ │ rsbeq sp, r4, ip, ror #29 │ │ │ │ - subseq r8, fp, ip, asr #30 │ │ │ │ - subseq r5, r9, r0, asr #5 │ │ │ │ - subseq r8, fp, r2, lsr pc │ │ │ │ - subseq r5, r9, r6, lsr #5 │ │ │ │ + subseq r8, fp, r0, asr pc │ │ │ │ + subseq r5, r9, r4, asr #5 │ │ │ │ + subseq r8, fp, r6, lsr pc │ │ │ │ + subseq r5, r9, sl, lsr #5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r1], r2, lsl #1 │ │ │ │ stclmi 6, cr4, [r5, #-616]! @ 0xfffffd98 │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ @@ -587320,27 +587320,27 @@ │ │ │ │ ldmdami r1, {r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf5c6300c │ │ │ │ stmdami pc, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5c64478 │ │ │ │ sbfx pc, r7, #31, #22 │ │ │ │ - subseq r8, fp, lr, ror #29 │ │ │ │ - subseq r8, fp, ip, ror #27 │ │ │ │ - subseq r5, r9, lr, asr r1 │ │ │ │ - subseq r8, fp, r8, asr #27 │ │ │ │ - subseq r5, r9, sl, lsr r1 │ │ │ │ - subseq r8, fp, ip, lsr #27 │ │ │ │ - subseq r5, r9, lr, lsl r1 │ │ │ │ - @ instruction: 0x005b8d90 │ │ │ │ - subseq r5, r9, r2, lsl #2 │ │ │ │ - subseq r8, fp, r4, ror sp │ │ │ │ - subseq r5, r9, r6, ror #1 │ │ │ │ - subseq r8, fp, sl, asr sp │ │ │ │ - subseq r5, r9, ip, asr #1 │ │ │ │ + ldrsheq r8, [fp], #-226 @ 0xffffff1e │ │ │ │ + ldrsheq r8, [fp], #-208 @ 0xffffff30 │ │ │ │ + subseq r5, r9, r2, ror #2 │ │ │ │ + subseq r8, fp, ip, asr #27 │ │ │ │ + subseq r5, r9, lr, lsr r1 │ │ │ │ + ldrheq r8, [fp], #-208 @ 0xffffff30 │ │ │ │ + subseq r5, r9, r2, lsr #2 │ │ │ │ + @ instruction: 0x005b8d94 │ │ │ │ + subseq r5, r9, r6, lsl #2 │ │ │ │ + subseq r8, fp, r8, ror sp │ │ │ │ + subseq r5, r9, sl, ror #1 │ │ │ │ + subseq r8, fp, lr, asr sp │ │ │ │ + ldrsbeq r5, [r9], #-0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 40c29c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ @ instruction: 0xb09d4eb4 │ │ │ │ @ instruction: 0x460f4cb4 │ │ │ │ @@ -587521,17 +587521,17 @@ │ │ │ │ strb sl, [r3, -r5, asr #30]! │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ rsbeq sp, r4, r8, lsl ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq sp, [r4], #-178 @ 0xffffff4e @ │ │ │ │ - subseq r8, fp, r8, ror ip │ │ │ │ - subseq r8, fp, r6, lsr #22 │ │ │ │ - subseq r8, fp, sl, lsl #21 │ │ │ │ + subseq r8, fp, ip, ror ip │ │ │ │ + subseq r8, fp, sl, lsr #22 │ │ │ │ + subseq r8, fp, lr, lsl #21 │ │ │ │ blvs 14ccba0 │ │ │ │ ldrmi r9, [fp], lr, lsl #30 │ │ │ │ blls 6e28f8 │ │ │ │ svclt 0x001842b3 │ │ │ │ @ instruction: 0xf43f454b │ │ │ │ ldc 15, cr10, [pc, #460] @ 2512c0 │ │ │ │ vmov.u16 r7, d20[2] │ │ │ │ @@ -587719,17 +587719,17 @@ │ │ │ │ vmov.f64 d7, d5 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ ldr r8, [pc], r7, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - subseq r8, fp, r8, lsl r9 │ │ │ │ - subseq r8, fp, r8, ror r7 │ │ │ │ - subseq r4, r9, ip, ror #21 │ │ │ │ + subseq r8, fp, ip, lsl r9 │ │ │ │ + subseq r8, fp, ip, ror r7 │ │ │ │ + ldrsheq r4, [r9], #-160 @ 0xffffff60 │ │ │ │ blpl 140cec0 │ │ │ │ blpl ff44ced0 │ │ │ │ blx 68cfc8 │ │ │ │ stclge 6, cr15, [r8, #764]! @ 0x2fc │ │ │ │ blvc 150cce4 │ │ │ │ blcs 278058 │ │ │ │ blhi 144ced4 │ │ │ │ @@ -587993,24 +587993,24 @@ │ │ │ │ blvc 28d318 >::_M_default_append(unsigned int)@@Base+0xa784> │ │ │ │ cdp 3, 11, cr9, cr0, cr9, {0} │ │ │ │ ldrmi r9, [pc], -r7, asr #22 │ │ │ │ svclt 0x0000e630 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andhi r0, r0, r0 │ │ │ │ - @ instruction: 0x005b8592 │ │ │ │ - subseq r4, r9, r6, lsl #18 │ │ │ │ - ldrsbeq r8, [fp], #-56 @ 0xffffffc8 │ │ │ │ - subseq r4, r9, sl, asr #14 │ │ │ │ - subseq r8, fp, r4, lsl #7 │ │ │ │ - ldrsheq r4, [r9], #-104 @ 0xffffff98 │ │ │ │ - subseq r8, fp, r8, ror #6 │ │ │ │ - ldrsbeq r4, [r9], #-108 @ 0xffffff94 │ │ │ │ - subseq r8, fp, sl, asr #6 │ │ │ │ - ldrheq r4, [r9], #-110 @ 0xffffff92 │ │ │ │ + @ instruction: 0x005b8596 │ │ │ │ + subseq r4, r9, sl, lsl #18 │ │ │ │ + ldrsbeq r8, [fp], #-60 @ 0xffffffc4 │ │ │ │ + subseq r4, r9, lr, asr #14 │ │ │ │ + subseq r8, fp, r8, lsl #7 │ │ │ │ + ldrsheq r4, [r9], #-108 @ 0xffffff94 │ │ │ │ + subseq r8, fp, ip, ror #6 │ │ │ │ + subseq r4, r9, r0, ror #13 │ │ │ │ + subseq r8, fp, lr, asr #6 │ │ │ │ + subseq r4, r9, r2, asr #13 │ │ │ │ andls r9, r6, #18432 @ 0x4800 │ │ │ │ movwcc r1, #7391 @ 0x1cdf │ │ │ │ str r9, [fp], -r9, lsl #6 │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6a33300 │ │ │ │ strmi pc, [r1], r5, asr #29 │ │ │ │ @@ -588156,36 +588156,36 @@ │ │ │ │ @ instruction: 0xf5c6300c │ │ │ │ ldmdami fp, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5c64478 │ │ │ │ ldrt pc, [r3], -fp, asr #18 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - @ instruction: 0x005b819e │ │ │ │ - subseq r4, r9, r2, lsl r5 │ │ │ │ - subseq r8, fp, r2, lsl #3 │ │ │ │ - ldrsheq r4, [r9], #-70 @ 0xffffffba │ │ │ │ - subseq r8, fp, r2, asr r1 │ │ │ │ - subseq r4, r9, r4, asr #9 │ │ │ │ - subseq r8, fp, r8, lsr r1 │ │ │ │ - subseq r4, r9, sl, lsr #9 │ │ │ │ - subseq r8, fp, ip, lsl r1 │ │ │ │ - @ instruction: 0x00594490 │ │ │ │ - subseq r8, fp, r0, lsl #2 │ │ │ │ - subseq r4, r9, r4, ror r4 │ │ │ │ - ldrheq r8, [fp], #-4 │ │ │ │ - subseq r4, r9, r6, lsr #8 │ │ │ │ - @ instruction: 0x005b809a │ │ │ │ - subseq r4, r9, ip, lsl #8 │ │ │ │ - subseq r8, fp, r6, ror r0 │ │ │ │ - subseq r4, r9, r8, ror #7 │ │ │ │ - subseq r8, fp, ip, asr r0 │ │ │ │ - subseq r4, r9, lr, asr #7 │ │ │ │ - subseq r8, fp, r2, asr #32 │ │ │ │ - ldrheq r4, [r9], #-52 @ 0xffffffcc │ │ │ │ + subseq r8, fp, r2, lsr #3 │ │ │ │ + subseq r4, r9, r6, lsl r5 │ │ │ │ + subseq r8, fp, r6, lsl #3 │ │ │ │ + ldrsheq r4, [r9], #-74 @ 0xffffffb6 │ │ │ │ + subseq r8, fp, r6, asr r1 │ │ │ │ + subseq r4, r9, r8, asr #9 │ │ │ │ + subseq r8, fp, ip, lsr r1 │ │ │ │ + subseq r4, r9, lr, lsr #9 │ │ │ │ + subseq r8, fp, r0, lsr #2 │ │ │ │ + @ instruction: 0x00594494 │ │ │ │ + subseq r8, fp, r4, lsl #2 │ │ │ │ + subseq r4, r9, r8, ror r4 │ │ │ │ + ldrheq r8, [fp], #-8 │ │ │ │ + subseq r4, r9, sl, lsr #8 │ │ │ │ + @ instruction: 0x005b809e │ │ │ │ + subseq r4, r9, r0, lsl r4 │ │ │ │ + subseq r8, fp, sl, ror r0 │ │ │ │ + subseq r4, r9, ip, ror #7 │ │ │ │ + subseq r8, fp, r0, rrx │ │ │ │ + ldrsbeq r4, [r9], #-50 @ 0xffffffce │ │ │ │ + subseq r8, fp, r6, asr #32 │ │ │ │ + ldrheq r4, [r9], #-56 @ 0xffffffc8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 40cfe4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ @ instruction: 0xf8df4604 │ │ │ │ strmi r0, [lr], -r8, ror #16 │ │ │ │ @@ -588724,32 +588724,32 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq ip, r4, ip, asr #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq ip, r4, r0, lsr #29 │ │ │ │ - subseq r7, fp, ip, lsl #30 │ │ │ │ - subseq r4, r9, lr, ror r2 │ │ │ │ - subseq r7, fp, r2, lsl #30 │ │ │ │ - @ instruction: 0x005b7d94 │ │ │ │ - subseq r4, r9, r6, lsl #2 │ │ │ │ - subseq r7, fp, r4, ror sp │ │ │ │ - subseq r4, r9, r6, ror #1 │ │ │ │ - subseq r7, fp, r4, asr #26 │ │ │ │ - ldrsheq r7, [fp], #-180 @ 0xffffff4c │ │ │ │ - ldrheq r7, [fp], #-182 @ 0xffffff4a │ │ │ │ - subseq r7, fp, r2, asr #22 │ │ │ │ - ldrsheq r7, [fp], #-164 @ 0xffffff5c │ │ │ │ - subseq r7, fp, ip, asr #21 │ │ │ │ - subseq r7, fp, r4, asr r9 │ │ │ │ - @ instruction: 0x005b7792 │ │ │ │ - subseq r3, r9, r6, lsl #22 │ │ │ │ - subseq r7, fp, r4, ror r7 │ │ │ │ - subseq r3, r9, r8, ror #21 │ │ │ │ + subseq r7, fp, r0, lsl pc │ │ │ │ + subseq r4, r9, r2, lsl #5 │ │ │ │ + subseq r7, fp, r6, lsl #30 │ │ │ │ + @ instruction: 0x005b7d98 │ │ │ │ + subseq r4, r9, sl, lsl #2 │ │ │ │ + subseq r7, fp, r8, ror sp │ │ │ │ + subseq r4, r9, sl, ror #1 │ │ │ │ + subseq r7, fp, r8, asr #26 │ │ │ │ + ldrsheq r7, [fp], #-184 @ 0xffffff48 │ │ │ │ + ldrheq r7, [fp], #-186 @ 0xffffff46 │ │ │ │ + subseq r7, fp, r6, asr #22 │ │ │ │ + ldrsheq r7, [fp], #-168 @ 0xffffff58 │ │ │ │ + ldrsbeq r7, [fp], #-160 @ 0xffffff60 │ │ │ │ + subseq r7, fp, r8, asr r9 │ │ │ │ + @ instruction: 0x005b7796 │ │ │ │ + subseq r3, r9, sl, lsl #22 │ │ │ │ + subseq r7, fp, r8, ror r7 │ │ │ │ + subseq r3, r9, ip, ror #21 │ │ │ │ blvc 30d85c >::_M_default_append(unsigned int)@@Base+0x8acc8> │ │ │ │ @ instruction: 0x96114631 │ │ │ │ mrc 12, 5, r9, cr1, cr7, {0} │ │ │ │ ldmib sp, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr}^ │ │ │ │ mrc 2, 5, r6, cr4, cr5, {0} │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ vpmin.u8 d15, d0, d0 │ │ │ │ @@ -588953,20 +588953,20 @@ │ │ │ │ blpl f8dd78 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq r7, fp, r6, lsr #11 │ │ │ │ - subseq r3, r9, sl, lsl r9 │ │ │ │ - subseq r7, fp, r8, asr r5 │ │ │ │ - subseq r3, r9, ip, asr #17 │ │ │ │ - subseq r7, fp, ip, ror r4 │ │ │ │ - subseq r3, r9, lr, ror #15 │ │ │ │ + subseq r7, fp, sl, lsr #11 │ │ │ │ + subseq r3, r9, lr, lsl r9 │ │ │ │ + subseq r7, fp, ip, asr r5 │ │ │ │ + ldrsbeq r3, [r9], #-128 @ 0xffffff80 │ │ │ │ + subseq r7, fp, r0, lsl #9 │ │ │ │ + ldrsheq r3, [r9], #-114 @ 0xffffff8e │ │ │ │ blvs b8dd94 │ │ │ │ blvc b8ddd8 │ │ │ │ blpl b0dddc │ │ │ │ blvc ff3ce23c │ │ │ │ blx 68e334 │ │ │ │ stmdavs r2!, {r0, r1, r3, r4, r5, r6, sl, ip, lr, pc}^ │ │ │ │ adcsvs pc, r0, #8388608 @ 0x800000 │ │ │ │ @@ -589102,40 +589102,40 @@ │ │ │ │ ldmdami lr, {r1, r7, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf5c5300c │ │ │ │ ldmdami ip, {r0, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5c54478 │ │ │ │ @ instruction: 0xe675f9df │ │ │ │ - ldrsbeq r7, [fp], #-36 @ 0xffffffdc │ │ │ │ - subseq r3, r9, r6, asr #12 │ │ │ │ - ldrheq r7, [fp], #-38 @ 0xffffffda │ │ │ │ - subseq r3, r9, sl, lsr #12 │ │ │ │ - @ instruction: 0x005b729a │ │ │ │ - subseq r3, r9, lr, lsl #12 │ │ │ │ - subseq r7, fp, r8, ror #4 │ │ │ │ - ldrsbeq r3, [r9], #-92 @ 0xffffffa4 │ │ │ │ - subseq r7, fp, sl, asr #4 │ │ │ │ - ldrheq r3, [r9], #-94 @ 0xffffffa2 │ │ │ │ - subseq r7, fp, lr, lsr #4 │ │ │ │ - subseq r3, r9, r0, lsr #11 │ │ │ │ - subseq r7, fp, r4, lsl r2 │ │ │ │ - subseq r3, r9, r6, lsl #11 │ │ │ │ - ldrsheq r7, [fp], #-26 @ 0xffffffe6 │ │ │ │ - subseq r3, r9, ip, ror #10 │ │ │ │ - ldrsbeq r7, [fp], #-18 @ 0xffffffee │ │ │ │ - subseq r3, r9, r4, asr #10 │ │ │ │ - ldrheq r7, [fp], #-24 @ 0xffffffe8 │ │ │ │ - subseq r3, r9, sl, lsr #10 │ │ │ │ - @ instruction: 0x005b719e │ │ │ │ - subseq r3, r9, r0, lsl r5 │ │ │ │ - subseq r7, fp, r4, lsl #3 │ │ │ │ - ldrsheq r3, [r9], #-70 @ 0xffffffba │ │ │ │ - subseq r7, fp, sl, ror #2 │ │ │ │ - ldrsbeq r3, [r9], #-76 @ 0xffffffb4 │ │ │ │ + ldrsbeq r7, [fp], #-40 @ 0xffffffd8 │ │ │ │ + subseq r3, r9, sl, asr #12 │ │ │ │ + ldrheq r7, [fp], #-42 @ 0xffffffd6 │ │ │ │ + subseq r3, r9, lr, lsr #12 │ │ │ │ + @ instruction: 0x005b729e │ │ │ │ + subseq r3, r9, r2, lsl r6 │ │ │ │ + subseq r7, fp, ip, ror #4 │ │ │ │ + subseq r3, r9, r0, ror #11 │ │ │ │ + subseq r7, fp, lr, asr #4 │ │ │ │ + subseq r3, r9, r2, asr #11 │ │ │ │ + subseq r7, fp, r2, lsr r2 │ │ │ │ + subseq r3, r9, r4, lsr #11 │ │ │ │ + subseq r7, fp, r8, lsl r2 │ │ │ │ + subseq r3, r9, sl, lsl #11 │ │ │ │ + ldrsheq r7, [fp], #-30 @ 0xffffffe2 │ │ │ │ + subseq r3, r9, r0, ror r5 │ │ │ │ + ldrsbeq r7, [fp], #-22 @ 0xffffffea │ │ │ │ + subseq r3, r9, r8, asr #10 │ │ │ │ + ldrheq r7, [fp], #-28 @ 0xffffffe4 │ │ │ │ + subseq r3, r9, lr, lsr #10 │ │ │ │ + subseq r7, fp, r2, lsr #3 │ │ │ │ + subseq r3, r9, r4, lsl r5 │ │ │ │ + subseq r7, fp, r8, lsl #3 │ │ │ │ + ldrsheq r3, [r9], #-74 @ 0xffffffb6 │ │ │ │ + subseq r7, fp, lr, ror #2 │ │ │ │ + subseq r3, r9, r0, ror #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, pc, lsl #16 │ │ │ │ strmi r4, [r6], -sl, lsl #13 │ │ │ │ blcs 26d208 │ │ │ │ @@ -589243,22 +589243,22 @@ │ │ │ │ vadd.i8 d20, d0, d12 │ │ │ │ ldrbtmi r1, [r8], #-271 @ 0xfffffef1 │ │ │ │ @ instruction: 0xf5c5300c │ │ │ │ stmdami sl, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8c6f5c5 │ │ │ │ svclt 0x0000e75a │ │ │ │ - subseq r7, fp, lr, ror r0 │ │ │ │ - ldrsheq r3, [r9], #-50 @ 0xffffffce │ │ │ │ - subseq r7, fp, r6, rrx │ │ │ │ - ldrsbeq r3, [r9], #-58 @ 0xffffffc6 │ │ │ │ - subseq r7, fp, ip, asr r0 │ │ │ │ - subseq r7, fp, r4, lsl r0 │ │ │ │ - subseq r6, fp, r6, lsr pc │ │ │ │ - subseq r3, r9, sl, lsr #5 │ │ │ │ + subseq r7, fp, r2, lsl #1 │ │ │ │ + ldrsheq r3, [r9], #-54 @ 0xffffffca │ │ │ │ + subseq r7, fp, sl, rrx │ │ │ │ + ldrsbeq r3, [r9], #-62 @ 0xffffffc2 │ │ │ │ + subseq r7, fp, r0, rrx │ │ │ │ + subseq r7, fp, r8, lsl r0 │ │ │ │ + subseq r6, fp, sl, lsr pc │ │ │ │ + subseq r3, r9, lr, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feda9df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r9, r0 │ │ │ │ @ instruction: 0xf7ffb083 │ │ │ │ @ instruction: 0x4603feff │ │ │ │ tstle r2, r1, lsl #16 │ │ │ │ @@ -589268,16 +589268,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5c4300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf896f5c5 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrsbeq r6, [fp], #-230 @ 0xffffff1a │ │ │ │ - subseq r3, r9, sl, asr #4 │ │ │ │ + ldrsbeq r6, [fp], #-234 @ 0xffffff16 │ │ │ │ + subseq r3, r9, lr, asr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30e0f8 >::_M_default_append(unsigned int)@@Base+0x8b564> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0xf8df4605 │ │ │ │ strmi r0, [ip], -ip, ror #14 │ │ │ │ @@ -589753,35 +589753,35 @@ │ │ │ │ ldc2l 5, cr15, [r4], {196} @ 0xc4 │ │ │ │ strbt r9, [ip], #-2567 @ 0xfffff5f9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ strhteq fp, [r4], #-216 @ 0xffffff28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq fp, r4, lr, ror sp │ │ │ │ - ldrsbeq r6, [fp], #-208 @ 0xffffff30 │ │ │ │ - subseq r3, r9, r2, asr #2 │ │ │ │ - @ instruction: 0x005b6d96 │ │ │ │ - subseq r3, r9, r8, lsl #2 │ │ │ │ - subseq r6, fp, r6, lsl #27 │ │ │ │ - subseq r6, fp, r8, lsl #25 │ │ │ │ - ldrsheq r2, [r9], #-250 @ 0xffffff06 │ │ │ │ - subseq r6, fp, r2, ror #22 │ │ │ │ - ldrsbeq r2, [r9], #-228 @ 0xffffff1c │ │ │ │ - subseq r6, fp, r6, asr fp │ │ │ │ - subseq r6, fp, r4, ror #21 │ │ │ │ - ldrheq r6, [fp], #-138 @ 0xffffff76 │ │ │ │ - subseq r2, r9, lr, lsr #24 │ │ │ │ - @ instruction: 0x005b6890 │ │ │ │ - subseq r6, fp, r4, lsl #16 │ │ │ │ - subseq r2, r9, r8, ror fp │ │ │ │ - ldrsbeq r6, [fp], #-116 @ 0xffffff8c │ │ │ │ - subseq r2, r9, r8, asr #22 │ │ │ │ - subseq r6, fp, sl, ror r7 │ │ │ │ - subseq r6, fp, r2, asr r7 │ │ │ │ - subseq r2, r9, r6, asr #21 │ │ │ │ + ldrsbeq r6, [fp], #-212 @ 0xffffff2c │ │ │ │ + subseq r3, r9, r6, asr #2 │ │ │ │ + @ instruction: 0x005b6d9a │ │ │ │ + subseq r3, r9, ip, lsl #2 │ │ │ │ + subseq r6, fp, sl, lsl #27 │ │ │ │ + subseq r6, fp, ip, lsl #25 │ │ │ │ + ldrsheq r2, [r9], #-254 @ 0xffffff02 │ │ │ │ + subseq r6, fp, r6, ror #22 │ │ │ │ + ldrsbeq r2, [r9], #-232 @ 0xffffff18 │ │ │ │ + subseq r6, fp, sl, asr fp │ │ │ │ + subseq r6, fp, r8, ror #21 │ │ │ │ + ldrheq r6, [fp], #-142 @ 0xffffff72 │ │ │ │ + subseq r2, r9, r2, lsr ip │ │ │ │ + @ instruction: 0x005b6894 │ │ │ │ + subseq r6, fp, r8, lsl #16 │ │ │ │ + subseq r2, r9, ip, ror fp │ │ │ │ + ldrsbeq r6, [fp], #-120 @ 0xffffff88 │ │ │ │ + subseq r2, r9, ip, asr #22 │ │ │ │ + subseq r6, fp, lr, ror r7 │ │ │ │ + subseq r6, fp, r6, asr r7 │ │ │ │ + subseq r2, r9, sl, asr #21 │ │ │ │ ldmvs fp, {r3, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0x4650adbf │ │ │ │ @ instruction: 0xf7439307 │ │ │ │ blls 452b94 │ │ │ │ cdp 3, 11, cr9, cr0, cr8, {0} │ │ │ │ movwcs r8, #6976 @ 0x1b40 │ │ │ │ @@ -589827,26 +589827,26 @@ │ │ │ │ bicpl pc, r5, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 2110bf2 │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 5, cr15, [r4], #-784 @ 0xfffffcf0 │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - subseq r6, fp, r4, lsr #13 │ │ │ │ - subseq r2, r9, r6, lsl sl │ │ │ │ - subseq r6, fp, r4, lsl #13 │ │ │ │ - ldrsheq r2, [r9], #-150 @ 0xffffff6a │ │ │ │ - subseq r6, fp, r8, ror #12 │ │ │ │ - ldrsbeq r2, [r9], #-154 @ 0xffffff66 │ │ │ │ - subseq r6, fp, ip, asr #12 │ │ │ │ - ldrheq r2, [r9], #-158 @ 0xffffff62 │ │ │ │ - subseq r6, fp, r0, lsr r6 │ │ │ │ - subseq r2, r9, r2, lsr #19 │ │ │ │ - subseq r6, fp, r4, lsl r6 │ │ │ │ - subseq r2, r9, r6, lsl #19 │ │ │ │ + subseq r6, fp, r8, lsr #13 │ │ │ │ + subseq r2, r9, sl, lsl sl │ │ │ │ + subseq r6, fp, r8, lsl #13 │ │ │ │ + ldrsheq r2, [r9], #-154 @ 0xffffff66 │ │ │ │ + subseq r6, fp, ip, ror #12 │ │ │ │ + ldrsbeq r2, [r9], #-158 @ 0xffffff62 │ │ │ │ + subseq r6, fp, r0, asr r6 │ │ │ │ + subseq r2, r9, r2, asr #19 │ │ │ │ + subseq r6, fp, r4, lsr r6 │ │ │ │ + subseq r2, r9, r6, lsr #19 │ │ │ │ + subseq r6, fp, r8, lsl r6 │ │ │ │ + subseq r2, r9, sl, lsl #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedaa728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ ldrmi ip, [lr], -r0, lsl #2 │ │ │ │ addlt r4, r6, pc, lsr fp │ │ │ │ stmdavs r5, {r2, r3, r4, r5, r6, r7, sl, lr}^ │ │ │ │ @@ -589909,23 +589909,23 @@ │ │ │ │ stmdbls r1, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf5c44478 │ │ │ │ blls 2d2484 >::_M_default_append(unsigned int)@@Base+0x4f8f0> │ │ │ │ @ instruction: 0xf5bee7b8 │ │ │ │ svclt 0x0000e822 │ │ │ │ ldrdeq fp, [r4], #-72 @ 0xffffffb8 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r6, fp, r4, ror #10 │ │ │ │ - ldrsbeq r2, [r9], #-136 @ 0xffffff78 │ │ │ │ + subseq r6, fp, r8, ror #10 │ │ │ │ + ldrsbeq r2, [r9], #-140 @ 0xffffff74 │ │ │ │ rsbeq fp, r4, r0, ror r4 │ │ │ │ - subseq r6, fp, lr, lsr #10 │ │ │ │ - subseq r2, r9, r2, lsr #17 │ │ │ │ - ldrsheq r6, [fp], #-70 @ 0xffffffba │ │ │ │ - subseq r2, r9, sl, ror #16 │ │ │ │ - ldrsbeq r6, [fp], #-72 @ 0xffffffb8 │ │ │ │ - subseq r2, r9, ip, asr #16 │ │ │ │ + subseq r6, fp, r2, lsr r5 │ │ │ │ + subseq r2, r9, r6, lsr #17 │ │ │ │ + ldrsheq r6, [fp], #-74 @ 0xffffffb6 │ │ │ │ + subseq r2, r9, lr, ror #16 │ │ │ │ + ldrsbeq r6, [fp], #-76 @ 0xffffffb4 │ │ │ │ + subseq r2, r9, r0, asr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30eb1c >::_M_default_append(unsigned int)@@Base+0x8bf88> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stcmi 0, cr11, [r8], {139} @ 0x8b │ │ │ │ ldrmi r4, [pc], -r8, lsl #19 │ │ │ │ @@ -590063,22 +590063,22 @@ │ │ │ │ str r8, [r9, -r7, asr #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ mlseq r4, r8, r3, fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq fp, [r4], #-40 @ 0xffffffd8 @ │ │ │ │ - subseq r6, fp, r8, lsr #6 │ │ │ │ - @ instruction: 0x0059269c │ │ │ │ - subseq r6, fp, ip, lsl #6 │ │ │ │ - subseq r2, r9, r0, lsl #13 │ │ │ │ - ldrsbeq r6, [fp], #-36 @ 0xffffffdc │ │ │ │ - subseq r2, r9, r8, asr #12 │ │ │ │ - subseq r6, fp, r8, lsl #5 │ │ │ │ - ldrsheq r2, [r9], #-92 @ 0xffffffa4 │ │ │ │ + subseq r6, fp, ip, lsr #6 │ │ │ │ + subseq r2, r9, r0, lsr #13 │ │ │ │ + subseq r6, fp, r0, lsl r3 │ │ │ │ + subseq r2, r9, r4, lsl #13 │ │ │ │ + ldrsbeq r6, [fp], #-40 @ 0xffffffd8 │ │ │ │ + subseq r2, r9, ip, asr #12 │ │ │ │ + subseq r6, fp, ip, lsl #5 │ │ │ │ + subseq r2, r9, r0, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 38ed80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ stmibmi r3, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ blmi ff32514c │ │ │ │ @@ -590274,20 +590274,20 @@ │ │ │ │ @ instruction: 0x4676903c │ │ │ │ ldrsbthi pc, [r0], -sp @ │ │ │ │ svclt 0x0000e024 │ │ │ │ ... │ │ │ │ rsbeq fp, r4, r4, lsr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq fp, r4, r4, asr #32 │ │ │ │ - subseq r6, fp, r6 │ │ │ │ - subseq r2, r9, sl, ror r3 │ │ │ │ - ldrsbeq r5, [fp], #-248 @ 0xffffff08 │ │ │ │ - subseq r2, r9, ip, asr #6 │ │ │ │ - subseq r5, fp, r6, asr #30 │ │ │ │ - ldrheq r2, [r9], #-42 @ 0xffffffd6 │ │ │ │ + subseq r6, fp, sl │ │ │ │ + subseq r2, r9, lr, ror r3 │ │ │ │ + ldrsbeq r5, [fp], #-252 @ 0xffffff04 │ │ │ │ + subseq r2, r9, r0, asr r3 │ │ │ │ + subseq r5, fp, sl, asr #30 │ │ │ │ + ldrheq r2, [r9], #-46 @ 0xffffffd2 │ │ │ │ @ instruction: 0xf8dd9b04 │ │ │ │ bls 4c3cd0 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ bleq 490044 │ │ │ │ ldcle 5, cr4, [r4], {98} @ 0x62 │ │ │ │ @ instruction: 0xf8dd464f │ │ │ │ @ instruction: 0x461e9034 │ │ │ │ @@ -590328,17 +590328,17 @@ │ │ │ │ strmi r9, [pc], -fp, lsl #24 │ │ │ │ ldrbtmi r9, [sl], #-2823 @ 0xfffff4f9 │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ vshl.s64 d25, d0, d11 │ │ │ │ pkhtb pc, r0, r9, asr #25 @ │ │ │ │ ldcl 5, cr15, [r4], {189} @ 0xbd │ │ │ │ - subseq r5, fp, r2, ror lr │ │ │ │ - subseq r2, r9, r6, ror #3 │ │ │ │ - subseq r5, fp, r6, ror #29 │ │ │ │ + subseq r5, fp, r6, ror lr │ │ │ │ + subseq r2, r9, sl, ror #3 │ │ │ │ + subseq r5, fp, sl, ror #29 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30f194 >::_M_default_append(unsigned int)@@Base+0x8c600> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r2, r6, asr #16 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ @@ -590745,25 +590745,25 @@ │ │ │ │ vmov.f64 d7, #6 @ 0x40300000 2.750 │ │ │ │ svclt 0x000cdb47 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e716 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq r5, fp, r0, asr sl │ │ │ │ - subseq r1, r9, r4, asr #27 │ │ │ │ - subseq r5, fp, r6, lsr sl │ │ │ │ - subseq r1, r9, sl, lsr #27 │ │ │ │ - @ instruction: 0x005b5994 │ │ │ │ - subseq r1, r9, r8, lsl #26 │ │ │ │ - subseq r5, fp, sl, lsl #18 │ │ │ │ - subseq r1, r9, lr, ror ip │ │ │ │ - subseq r5, fp, r0, asr #18 │ │ │ │ - ldrsbeq r5, [fp], #-114 @ 0xffffff8e │ │ │ │ - subseq r1, r9, r6, asr #22 │ │ │ │ + subseq r5, fp, r4, asr sl │ │ │ │ + subseq r1, r9, r8, asr #27 │ │ │ │ + subseq r5, fp, sl, lsr sl │ │ │ │ + subseq r1, r9, lr, lsr #27 │ │ │ │ + @ instruction: 0x005b5998 │ │ │ │ + subseq r1, r9, ip, lsl #26 │ │ │ │ + subseq r5, fp, lr, lsl #18 │ │ │ │ + subseq r1, r9, r2, lsl #25 │ │ │ │ + subseq r5, fp, r4, asr #18 │ │ │ │ + ldrsbeq r5, [fp], #-118 @ 0xffffff8a │ │ │ │ + subseq r1, r9, sl, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30f840 >::_M_default_append(unsigned int)@@Base+0x8ccac> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r7, r8, ror #18 │ │ │ │ bmi 1c65de0 │ │ │ │ @@ -590868,23 +590868,23 @@ │ │ │ │ @ instruction: 0xe7a8fc17 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ stc2l 2, cr15, [r4, #496] @ 0x1f0 │ │ │ │ @ instruction: 0xf5bde7a3 │ │ │ │ svclt 0x0000e89e │ │ │ │ rsbeq sl, r4, r4, ror r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r5, fp, r4, lsl #13 │ │ │ │ - ldrsheq r1, [r9], #-152 @ 0xffffff68 │ │ │ │ + subseq r5, fp, r8, lsl #13 │ │ │ │ + ldrsheq r1, [r9], #-156 @ 0xffffff64 │ │ │ │ mlseq r4, r2, r5, sl │ │ │ │ - subseq r5, fp, r0, lsl r6 │ │ │ │ - subseq r1, r9, r4, lsl #19 │ │ │ │ - ldrsheq r5, [fp], #-84 @ 0xffffffac │ │ │ │ - subseq r1, r9, r8, ror #18 │ │ │ │ - ldrsbeq r5, [fp], #-88 @ 0xffffffa8 │ │ │ │ - subseq r1, r9, ip, asr #18 │ │ │ │ + subseq r5, fp, r4, lsl r6 │ │ │ │ + subseq r1, r9, r8, lsl #19 │ │ │ │ + ldrsheq r5, [fp], #-88 @ 0xffffffa8 │ │ │ │ + subseq r1, r9, ip, ror #18 │ │ │ │ + ldrsbeq r5, [fp], #-92 @ 0xffffffa4 │ │ │ │ + subseq r1, r9, r0, asr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 38fa24 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addlt r4, sp, sl, lsl #25 │ │ │ │ ldrbtmi r4, [ip], #-2442 @ 0xfffff676 │ │ │ │ @@ -591024,24 +591024,24 @@ │ │ │ │ movwcs lr, #30469 @ 0x7705 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf5bce700 │ │ │ │ svclt 0x0000ef68 │ │ │ │ mlseq r4, r2, r4, sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sl, r4, sl, ror #8 │ │ │ │ - subseq r5, fp, lr, asr r4 │ │ │ │ - ldrsbeq r1, [r9], #-114 @ 0xffffff8e │ │ │ │ - subseq r5, fp, r2, lsl #8 │ │ │ │ - subseq r1, r9, r6, ror r7 │ │ │ │ - subseq r5, fp, sl, lsr #7 │ │ │ │ - subseq r1, r9, lr, lsl r7 │ │ │ │ - subseq r5, fp, r4, lsl #7 │ │ │ │ - ldrsheq r1, [r9], #-104 @ 0xffffff98 │ │ │ │ - subseq r5, fp, sl, ror #6 │ │ │ │ - ldrsbeq r1, [r9], #-110 @ 0xffffff92 │ │ │ │ + subseq r5, fp, r2, ror #8 │ │ │ │ + ldrsbeq r1, [r9], #-118 @ 0xffffff8a │ │ │ │ + subseq r5, fp, r6, lsl #8 │ │ │ │ + subseq r1, r9, sl, ror r7 │ │ │ │ + subseq r5, fp, lr, lsr #7 │ │ │ │ + subseq r1, r9, r2, lsr #14 │ │ │ │ + subseq r5, fp, r8, lsl #7 │ │ │ │ + ldrsheq r1, [r9], #-108 @ 0xffffff94 │ │ │ │ + subseq r5, fp, lr, ror #6 │ │ │ │ + subseq r1, r9, r2, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 48fc98 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x460cb093 │ │ │ │ @ instruction: 0xf6404682 │ │ │ │ @@ -591196,15 +591196,15 @@ │ │ │ │ andls r3, r6, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf73f4293 │ │ │ │ adcs sl, fp, r9, lsl pc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq sl, r4, r0, lsl r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r5, fp, r6, ror #5 │ │ │ │ + subseq r5, fp, sl, ror #5 │ │ │ │ subseq r7, pc, sl, lsl #17 │ │ │ │ strbmi r9, [sl], -r3, lsl #18 │ │ │ │ @ instruction: 0xf7fb4650 │ │ │ │ @ instruction: 0x4680fefb │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ bls 335230 >::_M_default_append(unsigned int)@@Base+0xb269c> │ │ │ │ strbmi r4, [fp], -r1, lsr #12 │ │ │ │ @@ -591477,18 +591477,18 @@ │ │ │ │ stmdami sl, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xff4cf5c2 │ │ │ │ svclt 0x0000e686 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ subseq r7, pc, lr, lsl #8 │ │ │ │ - @ instruction: 0x005b4c90 │ │ │ │ - subseq r1, r9, r4 │ │ │ │ - subseq r4, fp, r2, asr #24 │ │ │ │ - ldrheq r0, [r9], #-246 @ 0xffffff0a │ │ │ │ + @ instruction: 0x005b4c94 │ │ │ │ + subseq r1, r9, r8 │ │ │ │ + subseq r4, fp, r6, asr #24 │ │ │ │ + ldrheq r0, [r9], #-250 @ 0xffffff06 │ │ │ │ blls ff490560 │ │ │ │ ble 5259d4 │ │ │ │ ldrdcs pc, [r8], -r9 │ │ │ │ biceq lr, r3, #2048 @ 0x800 │ │ │ │ sbceq lr, r7, #2048 @ 0x800 │ │ │ │ blvc 3101c4 >::_M_default_append(unsigned int)@@Base+0x8d630> │ │ │ │ blls 450718 │ │ │ │ @@ -591683,42 +591683,42 @@ │ │ │ │ stmdami r2!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2 5, cr15, [lr, #776]! @ 0x308 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ svclt 0x0000e4e6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - @ instruction: 0x005b4a9a │ │ │ │ - subseq r0, r9, lr, lsl #28 │ │ │ │ - subseq r4, fp, lr, ror #20 │ │ │ │ - subseq r0, r9, r2, ror #27 │ │ │ │ - subseq r4, fp, r0, asr #20 │ │ │ │ - ldrheq r0, [r9], #-212 @ 0xffffff2c │ │ │ │ - subseq r4, fp, r6, lsr #20 │ │ │ │ - @ instruction: 0x00590d9a │ │ │ │ - subseq r4, fp, sl, lsl #20 │ │ │ │ - subseq r0, r9, lr, ror sp │ │ │ │ - subseq r4, fp, ip, ror #19 │ │ │ │ - subseq r0, r9, r0, ror #26 │ │ │ │ - ldrsbeq r4, [fp], #-144 @ 0xffffff70 │ │ │ │ - subseq r0, r9, r4, asr #26 │ │ │ │ - ldrheq r4, [fp], #-148 @ 0xffffff6c │ │ │ │ - subseq r0, r9, r8, lsr #26 │ │ │ │ - @ instruction: 0x005b4998 │ │ │ │ - subseq r0, r9, ip, lsl #26 │ │ │ │ - subseq r4, fp, ip, ror r9 │ │ │ │ - ldrsheq r0, [r9], #-192 @ 0xffffff40 │ │ │ │ - subseq r4, fp, r0, ror #18 │ │ │ │ - ldrsbeq r0, [r9], #-196 @ 0xffffff3c │ │ │ │ - subseq r4, fp, r4, asr #18 │ │ │ │ - ldrheq r0, [r9], #-200 @ 0xffffff38 │ │ │ │ - subseq r4, fp, r2, lsr #18 │ │ │ │ - @ instruction: 0x00590c96 │ │ │ │ - subseq r4, fp, r6, lsl #18 │ │ │ │ - subseq r0, r9, sl, ror ip │ │ │ │ + @ instruction: 0x005b4a9e │ │ │ │ + subseq r0, r9, r2, lsl lr │ │ │ │ + subseq r4, fp, r2, ror sl │ │ │ │ + subseq r0, r9, r6, ror #27 │ │ │ │ + subseq r4, fp, r4, asr #20 │ │ │ │ + ldrheq r0, [r9], #-216 @ 0xffffff28 │ │ │ │ + subseq r4, fp, sl, lsr #20 │ │ │ │ + @ instruction: 0x00590d9e │ │ │ │ + subseq r4, fp, lr, lsl #20 │ │ │ │ + subseq r0, r9, r2, lsl #27 │ │ │ │ + ldrsheq r4, [fp], #-144 @ 0xffffff70 │ │ │ │ + subseq r0, r9, r4, ror #26 │ │ │ │ + ldrsbeq r4, [fp], #-148 @ 0xffffff6c │ │ │ │ + subseq r0, r9, r8, asr #26 │ │ │ │ + ldrheq r4, [fp], #-152 @ 0xffffff68 │ │ │ │ + subseq r0, r9, ip, lsr #26 │ │ │ │ + @ instruction: 0x005b499c │ │ │ │ + subseq r0, r9, r0, lsl sp │ │ │ │ + subseq r4, fp, r0, lsl #19 │ │ │ │ + ldrsheq r0, [r9], #-196 @ 0xffffff3c │ │ │ │ + subseq r4, fp, r4, ror #18 │ │ │ │ + ldrsbeq r0, [r9], #-200 @ 0xffffff38 │ │ │ │ + subseq r4, fp, r8, asr #18 │ │ │ │ + ldrheq r0, [r9], #-204 @ 0xffffff34 │ │ │ │ + subseq r4, fp, r6, lsr #18 │ │ │ │ + @ instruction: 0x00590c9a │ │ │ │ + subseq r4, fp, sl, lsl #18 │ │ │ │ + subseq r0, r9, lr, ror ip │ │ │ │ ldmdami r9!, {r7, r9, sl, lr} │ │ │ │ orrscs pc, sp, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 5, cr15, [r4], #776 @ 0x308 │ │ │ │ @ instruction: 0x46414836 │ │ │ │ @ instruction: 0xf5c24478 │ │ │ │ ldr pc, [r9], #3423 @ 0xd5f │ │ │ │ @@ -591769,30 +591769,30 @@ │ │ │ │ ldrbtmi r2, [r8], #-417 @ 0xfffffe5f │ │ │ │ @ instruction: 0xf5c2300c │ │ │ │ ldmdami r3, {r0, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ ldc2l 5, cr15, [ip], #776 @ 0x308 │ │ │ │ @ instruction: 0xf5bce436 │ │ │ │ svclt 0x0000e988 │ │ │ │ - subseq r4, fp, r8, ror #16 │ │ │ │ - ldrsbeq r0, [r9], #-188 @ 0xffffff44 │ │ │ │ - subseq r4, fp, ip, asr #16 │ │ │ │ - subseq r0, r9, r0, asr #23 │ │ │ │ - subseq r4, fp, r0, lsr r8 │ │ │ │ - subseq r0, r9, r4, lsr #23 │ │ │ │ - subseq r4, fp, r4, lsl r8 │ │ │ │ - subseq r0, r9, r8, lsl #23 │ │ │ │ - ldrsheq r4, [fp], #-120 @ 0xffffff88 │ │ │ │ - subseq r0, r9, ip, ror #22 │ │ │ │ - ldrsbeq r4, [fp], #-124 @ 0xffffff84 │ │ │ │ - subseq r0, r9, lr, asr #22 │ │ │ │ - ldrheq r4, [fp], #-126 @ 0xffffff82 │ │ │ │ - subseq r0, r9, r2, lsr fp │ │ │ │ - subseq r4, fp, r2, lsr #15 │ │ │ │ - subseq r0, r9, r6, lsl fp │ │ │ │ + subseq r4, fp, ip, ror #16 │ │ │ │ + subseq r0, r9, r0, ror #23 │ │ │ │ + subseq r4, fp, r0, asr r8 │ │ │ │ + subseq r0, r9, r4, asr #23 │ │ │ │ + subseq r4, fp, r4, lsr r8 │ │ │ │ + subseq r0, r9, r8, lsr #23 │ │ │ │ + subseq r4, fp, r8, lsl r8 │ │ │ │ + subseq r0, r9, ip, lsl #23 │ │ │ │ + ldrsheq r4, [fp], #-124 @ 0xffffff84 │ │ │ │ + subseq r0, r9, r0, ror fp │ │ │ │ + subseq r4, fp, r0, ror #15 │ │ │ │ + subseq r0, r9, r2, asr fp │ │ │ │ + subseq r4, fp, r2, asr #15 │ │ │ │ + subseq r0, r9, r6, lsr fp │ │ │ │ + subseq r4, fp, r6, lsr #15 │ │ │ │ + subseq r0, r9, sl, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedac5ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 19592d4 │ │ │ │ blmi 19815dc │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -591882,39 +591882,39 @@ │ │ │ │ @ instruction: 0xf5bce7b8 │ │ │ │ svclt 0x0000e8b0 │ │ │ │ ... │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ rsbeq r9, r4, r6, asr r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r4, fp, r6, lsr r7 │ │ │ │ + subseq r4, fp, sl, lsr r7 │ │ │ │ @ instruction: 0xffffe8eb │ │ │ │ @ instruction: 0xffffe26d │ │ │ │ - ldrsheq r4, [fp], #-118 @ 0xffffff8a │ │ │ │ - ldrheq r4, [fp], #-122 @ 0xffffff86 │ │ │ │ + ldrsheq r4, [fp], #-122 @ 0xffffff86 │ │ │ │ + ldrheq r4, [fp], #-126 @ 0xffffff82 │ │ │ │ andeq r0, r0, fp, ror r1 │ │ │ │ @ instruction: 0xffffb285 │ │ │ │ @ instruction: 0xffffd7cd │ │ │ │ @ instruction: 0xffffef59 │ │ │ │ @ instruction: 0xfffff3ad │ │ │ │ @ instruction: 0xfffff133 │ │ │ │ @ instruction: 0xffffb1e3 │ │ │ │ - ldrsbeq r4, [fp], #-124 @ 0xffffff84 │ │ │ │ - @ instruction: 0x005b479a │ │ │ │ - subseq r4, fp, lr, ror r6 │ │ │ │ - ldrsheq r0, [r9], #-146 @ 0xffffff6e │ │ │ │ - rsbeq r9, r4, ip, lsl #11 │ │ │ │ - subseq r4, fp, ip, asr #12 │ │ │ │ - subseq r0, r9, r0, asr #19 │ │ │ │ - subseq r4, fp, r6, lsl #15 │ │ │ │ subseq r4, fp, r0, ror #15 │ │ │ │ - subseq r4, fp, r2, lsl r6 │ │ │ │ - subseq r0, r9, r6, lsl #19 │ │ │ │ - ldrsheq r4, [fp], #-84 @ 0xffffffac │ │ │ │ - subseq r0, r9, r6, ror #18 │ │ │ │ + @ instruction: 0x005b479e │ │ │ │ + subseq r4, fp, r2, lsl #13 │ │ │ │ + ldrsheq r0, [r9], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r9, r4, ip, lsl #11 │ │ │ │ + subseq r4, fp, r0, asr r6 │ │ │ │ + subseq r0, r9, r4, asr #19 │ │ │ │ + subseq r4, fp, sl, lsl #15 │ │ │ │ + subseq r4, fp, r4, ror #15 │ │ │ │ + subseq r4, fp, r6, lsl r6 │ │ │ │ + subseq r0, r9, sl, lsl #19 │ │ │ │ + ldrsheq r4, [fp], #-88 @ 0xffffffa8 │ │ │ │ + subseq r0, r9, sl, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fedac798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff00f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -591924,16 +591924,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 512cca │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5c24478 │ │ │ │ blls 2d44e0 >::_M_default_append(unsigned int)@@Base+0x5194c> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r4, fp, r4, lsr r5 │ │ │ │ - subseq r0, r9, r8, lsr #17 │ │ │ │ + subseq r4, fp, r8, lsr r5 │ │ │ │ + subseq r0, r9, ip, lsr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 390a9c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strmi fp, [sp], -pc, lsl #1 │ │ │ │ blmi feea6e68 │ │ │ │ @@ -592112,29 +592112,29 @@ │ │ │ │ sbfx pc, r5, #20, #1 │ │ │ │ mcr 5, 7, pc, cr0, cr11, {5} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r9, r4, r8, lsl #8 │ │ │ │ - subseq r4, fp, r2, lsr #7 │ │ │ │ - subseq r4, fp, sl, ror #6 │ │ │ │ + subseq r4, fp, r6, lsr #7 │ │ │ │ + subseq r4, fp, lr, ror #6 │ │ │ │ rsbeq r9, r4, lr, lsl r2 │ │ │ │ - ldrsbeq r4, [fp], #-40 @ 0xffffffd8 │ │ │ │ - subseq r0, r9, ip, asr #12 │ │ │ │ - subseq r4, fp, r0, asr #5 │ │ │ │ - subseq r0, r9, r4, lsr r6 │ │ │ │ - subseq r4, fp, r6, lsr #5 │ │ │ │ - subseq r0, r9, sl, lsl r6 │ │ │ │ - subseq r4, fp, ip, lsl #5 │ │ │ │ - subseq r0, r9, r0, lsl #12 │ │ │ │ - subseq r4, fp, r2, ror r2 │ │ │ │ - subseq r0, r9, r6, ror #11 │ │ │ │ - subseq r4, fp, r6, asr r2 │ │ │ │ - subseq r0, r9, r8, asr #11 │ │ │ │ + ldrsbeq r4, [fp], #-44 @ 0xffffffd4 │ │ │ │ + subseq r0, r9, r0, asr r6 │ │ │ │ + subseq r4, fp, r4, asr #5 │ │ │ │ + subseq r0, r9, r8, lsr r6 │ │ │ │ + subseq r4, fp, sl, lsr #5 │ │ │ │ + subseq r0, r9, lr, lsl r6 │ │ │ │ + @ instruction: 0x005b4290 │ │ │ │ + subseq r0, r9, r4, lsl #12 │ │ │ │ + subseq r4, fp, r6, ror r2 │ │ │ │ + subseq r0, r9, sl, ror #11 │ │ │ │ + subseq r4, fp, sl, asr r2 │ │ │ │ + subseq r0, r9, ip, asr #11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ cdpls 0, 1, cr11, cr0, cr6, {4} │ │ │ │ strls r9, [r3, #-3342] @ 0xfffff2f2 │ │ │ │ stcls 15, cr9, [pc, #-68] @ 2558d8 │ │ │ │ @@ -592172,15 +592172,15 @@ │ │ │ │ vsubhn.i16 d20, , q8 │ │ │ │ @ instruction: 0xf640fa71 │ │ │ │ @ instruction: 0x462b5414 │ │ │ │ @ instruction: 0x464100b2 │ │ │ │ andlt r9, r6, lr, lsl #8 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ blt ff0130b0 │ │ │ │ - subseq r4, fp, r2, asr #3 │ │ │ │ + subseq r4, fp, r6, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fedacbc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r3, r4, rrx │ │ │ │ ldmdavs r2, {r0, r4, r7, fp, sp, lr} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ @@ -592195,16 +592195,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8ecf5c2 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5c24478 │ │ │ │ blls 2d40a4 >::_M_default_append(unsigned int)@@Base+0x51510> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r4, fp, ip, asr #5 │ │ │ │ - subseq r0, r9, ip, ror #8 │ │ │ │ + ldrsbeq r4, [fp], #-32 @ 0xffffffe0 │ │ │ │ + subseq r0, r9, r0, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fedacc20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpvs 15, 4, cr0, cr9, cr0, {7} │ │ │ │ @ instruction: 0xf8d2b086 │ │ │ │ ldmdavs r2, {r3, lr, pc} │ │ │ │ stcls 8, cr6, [r8], {9} │ │ │ │ @@ -592222,16 +592222,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5c2300c │ │ │ │ stmdami r5, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf970f5c2 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - subseq r4, fp, lr, asr r2 │ │ │ │ - ldrsheq r0, [r9], #-62 @ 0xffffffc2 │ │ │ │ + subseq r4, fp, r2, ror #4 │ │ │ │ + subseq r0, r9, r2, lsl #8 │ │ │ │ ldmvs r3, {r0, r3, r6, r9, sl, fp, sp, lr} │ │ │ │ stmdavs r9, {r1, r4, fp, sp, lr} │ │ │ │ eorcs pc, r3, r2, asr r8 @ │ │ │ │ eorne pc, r3, r1, asr r8 @ │ │ │ │ ldclt 2, cr15, [r0, #-836]! @ 0xfffffcbc │ │ │ │ ldmvs r3, {r0, r3, r6, r9, sl, fp, sp, lr} │ │ │ │ stmdavs r9, {r1, r4, fp, sp, lr} │ │ │ │ @@ -592338,18 +592338,18 @@ │ │ │ │ @ instruction: 0xf5c24478 │ │ │ │ blls 6d3e74 │ │ │ │ @ instruction: 0xf5bbe7d1 │ │ │ │ svclt 0x0000ed1a │ │ │ │ rsbeq r8, r4, r8, asr #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r8, r4, lr, lsr #28 │ │ │ │ - ldrheq r4, [fp], #-10 │ │ │ │ - subseq r0, r9, sl, asr r2 │ │ │ │ - @ instruction: 0x005b409c │ │ │ │ - subseq r0, r9, ip, lsr r2 │ │ │ │ + ldrheq r4, [fp], #-14 │ │ │ │ + subseq r0, r9, lr, asr r2 │ │ │ │ + subseq r4, fp, r0, lsr #1 │ │ │ │ + subseq r0, r9, r0, asr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ ldmib sp, {r6, ip, pc}^ │ │ │ │ @@ -592375,16 +592375,16 @@ │ │ │ │ @ instruction: 0xf5c24478 │ │ │ │ blls 3d3de0 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - subseq r4, fp, r8 │ │ │ │ - subseq r0, r9, r8, lsr #3 │ │ │ │ + subseq r4, fp, ip │ │ │ │ + subseq r0, r9, ip, lsr #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3111a8 >::_M_default_append(unsigned int)@@Base+0x8e614> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdavs r3!, {r1, r2, r3, r6, r9, sl, fp, sp, lr}^ │ │ │ │ vstmdble r9!, {d2-d1} │ │ │ │ @@ -592408,16 +592408,16 @@ │ │ │ │ @ instruction: 0xf5c24478 │ │ │ │ strtmi pc, [r8], -r3, lsl #16 │ │ │ │ blhi 311048 >::_M_default_append(unsigned int)@@Base+0x8e4b4> │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ blhi 311050 >::_M_default_append(unsigned int)@@Base+0x8e4bc> │ │ │ │ strtmi r2, [r8], -r1, lsl #10 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - subseq r3, fp, r4, lsl #31 │ │ │ │ - subseq r0, r9, r4, lsr #2 │ │ │ │ + subseq r3, fp, r8, lsl #31 │ │ │ │ + subseq r0, r9, r8, lsr #2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, lr, asr #28 │ │ │ │ @ instruction: 0xf8dd6871 │ │ │ │ stmdbcs r0, {r3, r5, sp, pc} │ │ │ │ @@ -592441,16 +592441,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xffc0f5c1 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r2, [r8], -r1, lsl #10 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - ldrsheq r3, [fp], #-238 @ 0xffffff12 │ │ │ │ - @ instruction: 0x0059009e │ │ │ │ + subseq r3, fp, r2, lsl #30 │ │ │ │ + subseq r0, r9, r2, lsr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ ldmib sp, {r6, ip, pc}^ │ │ │ │ @@ -592476,16 +592476,16 @@ │ │ │ │ @ instruction: 0xf5c14478 │ │ │ │ blls 3d5c4c │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - subseq r3, fp, r4, ror lr │ │ │ │ - subseq r0, r9, r4, lsl r0 │ │ │ │ + subseq r3, fp, r8, ror lr │ │ │ │ + subseq r0, r9, r8, lsl r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 14a78d0 │ │ │ │ blmi 14a78f8 │ │ │ │ addlt r4, r6, sl, ror r4 │ │ │ │ @@ -592558,23 +592558,23 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5c14478 │ │ │ │ @ instruction: 0xf04ffed5 │ │ │ │ @ instruction: 0xe7d333ff │ │ │ │ bl 1a136a0 │ │ │ │ rsbeq r8, r4, ip, ror fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r3, fp, r0, lsr #28 │ │ │ │ - @ instruction: 0x005b3d98 │ │ │ │ - subseq pc, r8, r8, lsr pc @ │ │ │ │ - subseq r3, fp, sl, lsl #27 │ │ │ │ + subseq r3, fp, r4, lsr #28 │ │ │ │ + @ instruction: 0x005b3d9c │ │ │ │ + subseq pc, r8, ip, lsr pc @ │ │ │ │ + subseq r3, fp, lr, lsl #27 │ │ │ │ strhteq r8, [r4], #-164 @ 0xffffff5c │ │ │ │ - subseq r3, fp, r4, asr #26 │ │ │ │ - subseq pc, r8, r4, ror #29 │ │ │ │ - subseq r3, fp, sl, lsr #26 │ │ │ │ - subseq pc, r8, r8, asr #29 │ │ │ │ + subseq r3, fp, r8, asr #26 │ │ │ │ + subseq pc, r8, r8, ror #29 │ │ │ │ + subseq r3, fp, lr, lsr #26 │ │ │ │ + subseq pc, r8, ip, asr #29 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 14a7a34 │ │ │ │ blmi 14a7a5c │ │ │ │ addlt r4, r6, sl, ror r4 │ │ │ │ @@ -592647,23 +592647,23 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5c14478 │ │ │ │ @ instruction: 0xf04ffe23 │ │ │ │ @ instruction: 0xe7d333ff │ │ │ │ b fed93804 │ │ │ │ rsbeq r8, r4, r8, lsl sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq r3, [fp], #-204 @ 0xffffff34 │ │ │ │ - subseq r3, fp, r4, lsr ip │ │ │ │ - ldrsbeq pc, [r8], #-212 @ 0xffffff2c @ │ │ │ │ - subseq r3, fp, r6, lsr #24 │ │ │ │ + subseq r3, fp, r0, asr #25 │ │ │ │ + subseq r3, fp, r8, lsr ip │ │ │ │ + ldrsbeq pc, [r8], #-216 @ 0xffffff28 @ │ │ │ │ + subseq r3, fp, sl, lsr #24 │ │ │ │ rsbeq r8, r4, r0, asr r9 │ │ │ │ - subseq r3, fp, r0, ror #23 │ │ │ │ - subseq pc, r8, r0, lsl #27 │ │ │ │ - subseq r3, fp, r6, asr #23 │ │ │ │ - subseq pc, r8, r4, ror #26 │ │ │ │ + subseq r3, fp, r4, ror #23 │ │ │ │ + subseq pc, r8, r4, lsl #27 │ │ │ │ + subseq r3, fp, sl, asr #23 │ │ │ │ + subseq pc, r8, r8, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ ldmib sp, {r6, ip, pc}^ │ │ │ │ @@ -592688,16 +592688,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ ldc2l 5, cr15, [r2, #772] @ 0x304 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - subseq r3, fp, r2, lsr #22 │ │ │ │ - subseq pc, r8, r2, asr #25 │ │ │ │ + subseq r3, fp, r6, lsr #22 │ │ │ │ + subseq pc, r8, r6, asr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ ldmib sp, {r6, ip, pc}^ │ │ │ │ @@ -592722,16 +592722,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2 5, cr15, [lr, #772] @ 0x304 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0x005b3a9a │ │ │ │ - subseq pc, r8, sl, lsr ip @ │ │ │ │ + @ instruction: 0x005b3a9e │ │ │ │ + subseq pc, r8, lr, lsr ip @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 311714 >::_M_default_append(unsigned int)@@Base+0x8eb80> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ @@ -592761,16 +592761,16 @@ │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ blhi 3115d8 >::_M_default_append(unsigned int)@@Base+0x8ea44> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - subseq r3, fp, r6, lsl #20 │ │ │ │ - subseq pc, r8, r6, lsr #23 │ │ │ │ + subseq r3, fp, sl, lsl #20 │ │ │ │ + subseq pc, r8, sl, lsr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r6, fp, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ stmdbcs r0, {r3, r5, r6, ip, sp, pc} │ │ │ │ @@ -592799,16 +592799,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2313 @ 0xfffff6f7 │ │ │ │ ldc2l 5, cr15, [r4], #772 @ 0x304 │ │ │ │ ldrmi r9, [r8], -r9, lsl #22 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, fp, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - subseq r3, fp, r6, ror #18 │ │ │ │ - subseq pc, r8, r6, lsl #22 │ │ │ │ + subseq r3, fp, sl, ror #18 │ │ │ │ + subseq pc, r8, sl, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ ldmib sp, {r6, ip, pc}^ │ │ │ │ @@ -592833,16 +592833,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ ldc2 5, cr15, [r0], #772 @ 0x304 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrsbeq r3, [fp], #-142 @ 0xffffff72 │ │ │ │ - subseq pc, r8, lr, ror sl @ │ │ │ │ + subseq r3, fp, r2, ror #17 │ │ │ │ + subseq pc, r8, r2, lsl #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, lr, asr #28 │ │ │ │ ldrmi r4, [r7], -r0, lsl #13 │ │ │ │ blcs 2705f8 │ │ │ │ @@ -592874,17 +592874,17 @@ │ │ │ │ ldrcs pc, [r4, #3319] @ 0xcf7 │ │ │ │ strls r4, [r0, #-1571] @ 0xfffff9dd │ │ │ │ ldrtmi r2, [r9], -ip, lsl #4 │ │ │ │ @ instruction: 0xf5be2501 │ │ │ │ @ instruction: 0x4628fd3f │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - subseq r3, fp, r8, ror #16 │ │ │ │ - subseq pc, r8, r8, lsl #20 │ │ │ │ - subseq r3, fp, ip, asr r8 │ │ │ │ + subseq r3, fp, ip, ror #16 │ │ │ │ + subseq pc, r8, ip, lsl #20 │ │ │ │ + subseq r3, fp, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedad6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r0, ror #31 │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ ldc2l 2, cr15, [r8], {206} @ 0xce │ │ │ │ @ instruction: 0xf04f4b0d │ │ │ │ @@ -592897,15 +592897,15 @@ │ │ │ │ @ instruction: 0xf04ffcc9 │ │ │ │ blls 319668 >::_M_default_append(unsigned int)@@Base+0x96ad4> │ │ │ │ strtmi r2, [r1], -r8, lsl #4 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ ldc2 5, cr15, [r0, #-760] @ 0xfffffd08 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - subseq r3, fp, r0, lsl #16 │ │ │ │ + subseq r3, fp, r4, lsl #16 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46174c34 │ │ │ │ cdpvs 0, 4, cr11, cr14, cr3, {4} │ │ │ │ @ instruction: 0x4699447c │ │ │ │ @@ -592955,21 +592955,21 @@ │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 113ce4 │ │ │ │ @ instruction: 0xf04f4809 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fef93cf2 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - ldrheq r3, [fp], #-116 @ 0xffffff8c │ │ │ │ - subseq r3, fp, lr, lsr #14 │ │ │ │ - subseq pc, r8, lr, asr #17 │ │ │ │ - subseq r3, fp, r6, lsl #14 │ │ │ │ - subseq pc, r8, r4, lsr #17 │ │ │ │ - subseq r3, fp, r8, ror #13 │ │ │ │ - subseq pc, r8, r6, lsl #17 │ │ │ │ + ldrheq r3, [fp], #-120 @ 0xffffff88 │ │ │ │ + subseq r3, fp, r2, lsr r7 │ │ │ │ + ldrsbeq pc, [r8], #-130 @ 0xffffff7e @ │ │ │ │ + subseq r3, fp, sl, lsl #14 │ │ │ │ + subseq pc, r8, r8, lsr #17 │ │ │ │ + subseq r3, fp, ip, ror #13 │ │ │ │ + subseq pc, r8, sl, lsl #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedad814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r8, r0, pc @ │ │ │ │ vsubhn.i32 d20, q0, q3 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strcs fp, [r1], #-4056 @ 0xfffff028 │ │ │ │ @@ -593059,15 +593059,15 @@ │ │ │ │ strtmi r4, [r1], -r1, lsr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx d13e84 │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffb93e90 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - subseq r3, fp, r2, lsr #13 │ │ │ │ + subseq r3, fp, r6, lsr #13 │ │ │ │ @ instruction: 0xfffff37d │ │ │ │ @ instruction: 0xfffffc4f │ │ │ │ @ instruction: 0xfffff3df │ │ │ │ @ instruction: 0xfffffcdd │ │ │ │ @ instruction: 0xfffff3e9 │ │ │ │ @ instruction: 0xfffff3f5 │ │ │ │ @ instruction: 0xfffff2fb │ │ │ │ @@ -593079,23 +593079,23 @@ │ │ │ │ @ instruction: 0xfffff795 │ │ │ │ @ instruction: 0xfffffdcb │ │ │ │ @ instruction: 0xfffff8ef │ │ │ │ andeq r0, r0, sp, lsl #2 │ │ │ │ @ instruction: 0xfffffa49 │ │ │ │ @ instruction: 0xfffffabf │ │ │ │ @ instruction: 0xfffffb3f │ │ │ │ - ldrsbeq r3, [fp], #-88 @ 0xffffffa8 │ │ │ │ - subseq r7, sp, r0, ror #9 │ │ │ │ + ldrsbeq r3, [fp], #-92 @ 0xffffffa4 │ │ │ │ + subseq r7, sp, r4, ror #9 │ │ │ │ @ instruction: 0xfffffdeb │ │ │ │ - subseq r3, fp, r4, lsl #11 │ │ │ │ - subseq pc, r8, r4, lsr #14 │ │ │ │ - subseq r3, fp, r6, ror #10 │ │ │ │ - subseq pc, r8, r4, lsl #14 │ │ │ │ - subseq r3, fp, r8, asr #10 │ │ │ │ - subseq pc, r8, r6, ror #13 │ │ │ │ + subseq r3, fp, r8, lsl #11 │ │ │ │ + subseq pc, r8, r8, lsr #14 │ │ │ │ + subseq r3, fp, sl, ror #10 │ │ │ │ + subseq pc, r8, r8, lsl #14 │ │ │ │ + subseq r3, fp, ip, asr #10 │ │ │ │ + subseq pc, r8, sl, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fedada0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 7, pc, cr10, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -593104,16 +593104,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5c1300c │ │ │ │ stmdami r5, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fe593f40 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - @ instruction: 0x005b3496 │ │ │ │ - subseq pc, r8, r6, lsr r6 @ │ │ │ │ + @ instruction: 0x005b349a │ │ │ │ + subseq pc, r8, sl, lsr r6 @ │ │ │ │ ldmvs r0, {r1, r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x46104770 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x477068d0 │ │ │ │ @ instruction: 0x47706950 │ │ │ │ @ instruction: 0x47706990 │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ @@ -593249,25 +593249,25 @@ │ │ │ │ strtmi r4, [r9], -pc, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8aef5c1 │ │ │ │ @ instruction: 0xf04f480d │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf968f5c1 │ │ │ │ svclt 0x0000e78e │ │ │ │ - subseq r3, fp, r6, asr #7 │ │ │ │ - @ instruction: 0x005b3398 │ │ │ │ - subseq pc, r8, lr, asr #9 │ │ │ │ - subseq r3, fp, r8, asr r3 │ │ │ │ - subseq r3, fp, sl, lsr #6 │ │ │ │ - subseq pc, r8, r0, ror #8 │ │ │ │ - subseq r3, fp, r4, lsr #6 │ │ │ │ - ldrsbeq r3, [fp], #-34 @ 0xffffffde │ │ │ │ - subseq pc, r8, r8, lsl #8 │ │ │ │ - ldrheq r3, [fp], #-40 @ 0xffffffd8 │ │ │ │ - subseq pc, r8, lr, ror #7 │ │ │ │ + subseq r3, fp, sl, asr #7 │ │ │ │ + @ instruction: 0x005b339c │ │ │ │ + ldrsbeq pc, [r8], #-66 @ 0xffffffbe @ │ │ │ │ + subseq r3, fp, ip, asr r3 │ │ │ │ + subseq r3, fp, lr, lsr #6 │ │ │ │ + subseq pc, r8, r4, ror #8 │ │ │ │ + subseq r3, fp, r8, lsr #6 │ │ │ │ + ldrsbeq r3, [fp], #-38 @ 0xffffffda │ │ │ │ + subseq pc, r8, ip, lsl #8 │ │ │ │ + ldrheq r3, [fp], #-44 @ 0xffffffd4 │ │ │ │ + ldrsheq pc, [r8], #-50 @ 0xffffffce @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fedb96d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mrc 15, 5, r0, cr0, cr8, {6} │ │ │ │ ldrmi r8, [r4], -r0, asr #22 │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @@ -593296,16 +593296,16 @@ │ │ │ │ @ instruction: 0xf5c14478 │ │ │ │ blls 2d4f7c >::_M_default_append(unsigned int)@@Base+0x523e8> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ blhi 391e2c │ │ │ │ svclt 0x0000bd30 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq r3, fp, ip, lsl #4 │ │ │ │ - subseq pc, r8, r4, asr #6 │ │ │ │ + subseq r3, fp, r0, lsl r2 │ │ │ │ + subseq pc, r8, r8, asr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31200c >::_M_default_append(unsigned int)@@Base+0x8f478> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r3], r3, lsl #1 │ │ │ │ @ instruction: 0xf1b34614 │ │ │ │ @@ -593384,16 +593384,16 @@ │ │ │ │ @ instruction: 0xf864f5c1 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ blhi 311f88 >::_M_default_append(unsigned int)@@Base+0x8f3f4> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq r3, fp, lr, lsr #1 │ │ │ │ - subseq pc, r8, r6, ror #3 │ │ │ │ + ldrheq r3, [fp], #-2 │ │ │ │ + subseq pc, r8, sl, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31216c >::_M_default_append(unsigned int)@@Base+0x8f5d8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mrrcvc 6, 1, r4, r3, cr14 │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @@ -593486,16 +593486,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff96f5c0 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ blhi 312124 >::_M_default_append(unsigned int)@@Base+0x8f590> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq r2, fp, r2, lsl pc │ │ │ │ - subseq pc, r8, sl, asr #32 │ │ │ │ + subseq r2, fp, r6, lsl pc │ │ │ │ + subseq pc, r8, lr, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedae04c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r1], -r8, asr #31 │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ bleq b94fa4 │ │ │ │ @@ -593525,17 +593525,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-362 @ 0xfffffe96 │ │ │ │ @ instruction: 0xf5c0300c │ │ │ │ stmdami r6, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff42f5c0 │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - subseq r2, fp, r8, asr #29 │ │ │ │ - subseq r2, fp, sl, ror #28 │ │ │ │ - subseq lr, r8, r2, lsr #31 │ │ │ │ + subseq r2, fp, ip, asr #29 │ │ │ │ + subseq r2, fp, lr, ror #28 │ │ │ │ + subseq lr, r8, r6, lsr #31 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r4, r2, r6, lsl r6 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8564698 │ │ │ │ @@ -593590,17 +593590,17 @@ │ │ │ │ @ instruction: 0xf5c04478 │ │ │ │ strtmi pc, [r8], -r7, asr #29 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq r2, fp, sl, lsr #28 │ │ │ │ - subseq r2, fp, r4, ror sp │ │ │ │ - subseq lr, r8, ip, lsr #29 │ │ │ │ + subseq r2, fp, lr, lsr #28 │ │ │ │ + subseq r2, fp, r8, ror sp │ │ │ │ + ldrheq lr, [r8], #-224 @ 0xffffff20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi d28850 │ │ │ │ blmi d2887c │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -594141,16 +594141,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx 2014f68 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrsbeq r2, [fp], #-66 @ 0xffffffbe │ │ │ │ - subseq lr, r8, sl, lsl #12 │ │ │ │ + ldrsbeq r2, [fp], #-70 @ 0xffffffba │ │ │ │ + subseq lr, r8, lr, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedaea8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ bcs 27e0cc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x924> │ │ │ │ andcs sp, r0, #56 @ 0x38 │ │ │ │ @@ -594187,16 +594187,16 @@ │ │ │ │ bleq 392f50 │ │ │ │ ldc2l 2, cr15, [r4, #-544]! @ 0xfffffde0 │ │ │ │ vldr d9, [sp, #12] │ │ │ │ stmdacs r0, {r2, r8, r9, fp} │ │ │ │ @ instruction: 0xe7bad1b9 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq r2, fp, r2, lsr r4 │ │ │ │ - subseq lr, r8, sl, ror #10 │ │ │ │ + subseq r2, fp, r6, lsr r4 │ │ │ │ + subseq lr, r8, lr, ror #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedaeb44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46140fd0 │ │ │ │ ldrmi fp, [sl], -r7, lsl #1 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ vmlal.s8 q3, d8, d17 │ │ │ │ @@ -594257,19 +594257,19 @@ │ │ │ │ @ instruction: 0xf8d0f5c0 │ │ │ │ @ instruction: 0xf04f4809 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf98af5c0 │ │ │ │ svclt 0x0000e79a │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq r2, fp, r2, asr #7 │ │ │ │ - ldrsheq lr, [r8], #-74 @ 0xffffffb6 │ │ │ │ - subseq r2, fp, r0, ror r3 │ │ │ │ - ldrsheq r2, [fp], #-44 @ 0xffffffd4 │ │ │ │ - subseq lr, r8, r2, lsr r4 │ │ │ │ + subseq r2, fp, r6, asr #7 │ │ │ │ + ldrsheq lr, [r8], #-78 @ 0xffffffb2 │ │ │ │ + subseq r2, fp, r4, ror r3 │ │ │ │ + subseq r2, fp, r0, lsl #6 │ │ │ │ + subseq lr, r8, r6, lsr r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r4, lsl r6 │ │ │ │ @ instruction: 0x461e461a │ │ │ │ stmdavs r1!, {r7, r9, sl, lr} │ │ │ │ @@ -594377,25 +594377,25 @@ │ │ │ │ @ instruction: 0xffe0f5bf │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf89af5c0 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - @ instruction: 0x005b229c │ │ │ │ - ldrsbeq lr, [r8], #-52 @ 0xffffffcc │ │ │ │ - subseq r2, fp, sl, lsl r2 │ │ │ │ - ldrsheq r2, [fp], #-16 │ │ │ │ - subseq r2, fp, r4, asr #3 │ │ │ │ - subseq r2, fp, r4, asr r1 │ │ │ │ - subseq lr, r8, sl, lsl #5 │ │ │ │ - subseq r2, fp, r6, lsr r1 │ │ │ │ - subseq lr, r8, ip, ror #4 │ │ │ │ - subseq r2, fp, ip, lsl r1 │ │ │ │ - subseq lr, r8, r2, asr r2 │ │ │ │ + subseq r2, fp, r0, lsr #5 │ │ │ │ + ldrsbeq lr, [r8], #-56 @ 0xffffffc8 │ │ │ │ + subseq r2, fp, lr, lsl r2 │ │ │ │ + ldrsheq r2, [fp], #-20 @ 0xffffffec │ │ │ │ + subseq r2, fp, r8, asr #3 │ │ │ │ + subseq r2, fp, r8, asr r1 │ │ │ │ + subseq lr, r8, lr, lsl #5 │ │ │ │ + subseq r2, fp, sl, lsr r1 │ │ │ │ + subseq lr, r8, r0, ror r2 │ │ │ │ + subseq r2, fp, r0, lsr #2 │ │ │ │ + subseq lr, r8, r6, asr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedaee60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf89d4618 │ │ │ │ @ instruction: 0xf89d5018 │ │ │ │ @@ -594451,16 +594451,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf80af5c0 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrsheq r1, [fp], #-250 @ 0xffffff06 │ │ │ │ - subseq lr, r8, r2, lsr r1 │ │ │ │ + ldrsheq r1, [fp], #-254 @ 0xffffff02 │ │ │ │ + subseq lr, r8, r6, lsr r1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r4], -r4, asr #22 │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ stclmi 4, cr4, [r3, #-492] @ 0xfffffe14 │ │ │ │ @@ -594527,18 +594527,18 @@ │ │ │ │ stmdami r9, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xff70f5bf │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ bfi r4, r8, #15, #17 │ │ │ │ mlseq r4, ip, ip, r6 │ │ │ │ - subseq r1, fp, r8, asr #31 │ │ │ │ + subseq r1, fp, ip, asr #31 │ │ │ │ andeq r0, r0, r8, lsr #21 │ │ │ │ - subseq r1, fp, r6, asr #29 │ │ │ │ - ldrsheq sp, [r8], #-254 @ 0xffffff02 │ │ │ │ + subseq r1, fp, sl, asr #29 │ │ │ │ + subseq lr, r8, r2 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ push {r0, r1, r3, r4, r5, r8, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ bl fedaf0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf8d84680 │ │ │ │ @@ -595056,22 +595056,22 @@ │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq r6, r4, r4, lsr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, r4, r8, lsl #15 │ │ │ │ rsbeq r6, r4, ip, ror r6 │ │ │ │ - subseq r1, fp, r2, lsl #19 │ │ │ │ + subseq r1, fp, r6, lsl #19 │ │ │ │ andeq r0, r0, r8, asr #15 │ │ │ │ - subseq r1, fp, r4, lsl #24 │ │ │ │ - ldrsbeq r1, [fp], #-124 @ 0xffffff84 │ │ │ │ - ldrheq r1, [fp], #-120 @ 0xffffff88 │ │ │ │ + subseq r1, fp, r8, lsl #24 │ │ │ │ + subseq r1, fp, r0, ror #15 │ │ │ │ + ldrheq r1, [fp], #-124 @ 0xffffff84 │ │ │ │ strhteq r6, [r4], #-60 @ 0xffffffc4 │ │ │ │ - ldrheq r1, [fp], #-106 @ 0xffffff96 │ │ │ │ - subseq r1, fp, r6, ror #13 │ │ │ │ + ldrheq r1, [fp], #-110 @ 0xffffff92 │ │ │ │ + subseq r1, fp, sl, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1896a2c │ │ │ │ stcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ bmi f6a150 │ │ │ │ ldcmi 6, cr4, [r4, #-112]! @ 0xffffff90 │ │ │ │ @@ -595125,16 +595125,16 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq r6, r4, r4, lsl #6 │ │ │ │ rsbeq r6, r4, r0, lsl #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x005b1594 │ │ │ │ - subseq sp, r8, ip, asr #13 │ │ │ │ + @ instruction: 0x005b1598 │ │ │ │ + ldrsbeq sp, [r8], #-96 @ 0xffffffa0 │ │ │ │ rsbeq r6, r4, r6, ror #4 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ stmdals r3, {r1, r5, r9, sl, lr} │ │ │ │ vmov.i16 d6, #105 @ 0x0069 │ │ │ │ @ instruction: 0x4604fa53 │ │ │ │ andls r2, r5, r1, lsl #16 │ │ │ │ ldrbhi pc, [r9, #64]! @ 0x40 @ │ │ │ │ @@ -595847,39 +595847,39 @@ │ │ │ │ addsmi r6, r6, #1540096 @ 0x178000 │ │ │ │ tstphi r1, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x8010f8d3 │ │ │ │ andls pc, r0, r4, asr #17 │ │ │ │ svceq 0x0000f1ba │ │ │ │ subshi pc, r9, #0 │ │ │ │ svclt 0x0000e034 │ │ │ │ - subseq r1, fp, ip, asr #10 │ │ │ │ + subseq r1, fp, r0, asr r5 │ │ │ │ @ instruction: 0x000012b0 │ │ │ │ andeq r1, r0, r8, lsl #2 │ │ │ │ - subseq r1, fp, lr, lsl r4 │ │ │ │ - subseq r1, fp, r2, lsl #9 │ │ │ │ + subseq r1, fp, r2, lsr #8 │ │ │ │ + subseq r1, fp, r6, lsl #9 │ │ │ │ rsbeq r1, r4, r2, lsr r8 │ │ │ │ andeq r0, r0, r8, lsr #21 │ │ │ │ andeq r0, r0, r8, asr #15 │ │ │ │ rsbeq r1, r4, r4, asr #15 │ │ │ │ - subseq r1, fp, ip, lsl r4 │ │ │ │ - ldrsheq r1, [fp], #-40 @ 0xffffffd8 │ │ │ │ - ldrsheq r1, [fp], #-46 @ 0xffffffd2 │ │ │ │ - subseq r1, fp, sl, lsl #5 │ │ │ │ - subseq r1, r9, r2, lsl r2 │ │ │ │ - subseq r1, fp, r8, lsl #3 │ │ │ │ + subseq r1, fp, r0, lsr #8 │ │ │ │ + ldrsheq r1, [fp], #-44 @ 0xffffffd4 │ │ │ │ + subseq r1, fp, r2, lsl #6 │ │ │ │ + subseq r1, fp, lr, lsl #5 │ │ │ │ + subseq r1, r9, r6, lsl r2 │ │ │ │ subseq r1, fp, ip, lsl #3 │ │ │ │ - subseq r1, fp, r6, lsl #2 │ │ │ │ - subseq r1, fp, sl, ror r0 │ │ │ │ - ldrsbeq r0, [fp], #-240 @ 0xffffff10 │ │ │ │ - subseq r0, fp, sl, lsr #30 │ │ │ │ - subseq r0, fp, ip, lsl #29 │ │ │ │ - ldrsheq r0, [fp], #-212 @ 0xffffff2c │ │ │ │ - subseq r0, fp, ip, asr sp │ │ │ │ - ldrheq r0, [fp], #-204 @ 0xffffff34 │ │ │ │ - subseq r0, fp, ip, lsl ip │ │ │ │ + @ instruction: 0x005b1190 │ │ │ │ + subseq r1, fp, sl, lsl #2 │ │ │ │ + subseq r1, fp, lr, ror r0 │ │ │ │ + ldrsbeq r0, [fp], #-244 @ 0xffffff0c │ │ │ │ + subseq r0, fp, lr, lsr #30 │ │ │ │ + @ instruction: 0x005b0e90 │ │ │ │ + ldrsheq r0, [fp], #-216 @ 0xffffff28 │ │ │ │ + subseq r0, fp, r0, ror #26 │ │ │ │ + subseq r0, fp, r0, asr #25 │ │ │ │ + subseq r0, fp, r0, lsr #24 │ │ │ │ @ instruction: 0x000009b8 │ │ │ │ @ instruction: 0xf5b84650 │ │ │ │ @ instruction: 0x4606ed1e │ │ │ │ eorvs r2, r8, pc, lsl #16 │ │ │ │ addhi pc, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ stmdacs r0, {r0, r1, r5, r7, pc} │ │ │ │ @@ -596256,32 +596256,32 @@ │ │ │ │ ldrbtmi r4, [sl], #-2827 @ 0xfffff4f5 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldrbtcc pc, [ip], #-2269 @ 0xfffff723 @ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf43f0300 │ │ │ │ @ instruction: 0xe624ae5e │ │ │ │ @ instruction: 0xe6a0e7b1 │ │ │ │ - subseq r0, fp, r0, asr r9 │ │ │ │ - subseq r0, fp, r4, ror #21 │ │ │ │ - subseq r0, fp, sl, lsr #18 │ │ │ │ - subseq ip, r8, r0, ror #20 │ │ │ │ + subseq r0, fp, r4, asr r9 │ │ │ │ + subseq r0, fp, r8, ror #21 │ │ │ │ + subseq r0, fp, lr, lsr #18 │ │ │ │ + subseq ip, r8, r4, ror #20 │ │ │ │ rsbeq r5, r4, r0, asr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r0, fp, ip, lsr #14 │ │ │ │ - subseq r0, fp, r2, lsl #18 │ │ │ │ + subseq r0, fp, r0, lsr r7 │ │ │ │ + subseq r0, fp, r6, lsl #18 │ │ │ │ rsbeq r5, r4, r0, ror #7 │ │ │ │ rsbeq r5, r4, r2, asr #7 │ │ │ │ rsbeq r5, r4, ip, asr r3 │ │ │ │ rsbeq r5, r4, sl, lsr #6 │ │ │ │ strdeq r5, [r4], #-40 @ 0xffffffd8 @ │ │ │ │ rsbeq r5, r4, r2, asr #5 │ │ │ │ rsbeq r5, r4, r8, lsl #5 │ │ │ │ rsbeq r5, r4, r0, asr r2 │ │ │ │ rsbeq r5, r4, r6, lsr r2 │ │ │ │ - subseq r0, fp, r0, ror ip │ │ │ │ + subseq r0, fp, r4, ror ip │ │ │ │ ldrdeq r5, [r4], #-28 @ 0xffffffe4 @ │ │ │ │ rsbeq r5, r4, sl, lsr #3 │ │ │ │ rsbeq r5, r4, r6, ror r1 │ │ │ │ rsbeq r5, r4, r0, asr #2 │ │ │ │ rsbeq r5, r4, sl, lsl #2 │ │ │ │ ldrdeq r5, [r4], #-0 @ │ │ │ │ mlseq r4, lr, r0, r5 │ │ │ │ @@ -596442,19 +596442,19 @@ │ │ │ │ svccc 0x00847ae1 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq r5, r4, r2 │ │ │ │ rsbeq r5, r4, r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r4, r4, ip, lsl #31 │ │ │ │ - subseq r0, fp, r8, ror r4 │ │ │ │ - subseq r0, fp, r4, lsl #9 │ │ │ │ - subseq r0, fp, r6, lsl r2 │ │ │ │ - subseq ip, r8, lr, asr #6 │ │ │ │ - subseq sp, r9, r8, asr #23 │ │ │ │ + subseq r0, fp, ip, ror r4 │ │ │ │ + subseq r0, fp, r8, lsl #9 │ │ │ │ + subseq r0, fp, sl, lsl r2 │ │ │ │ + subseq ip, r8, r2, asr r3 │ │ │ │ + subseq sp, r9, ip, asr #23 │ │ │ │ strvc r2, [r3, -r1, lsl #6]! │ │ │ │ beq 295dcc >::_M_default_append(unsigned int)@@Base+0x13238> │ │ │ │ cdpeq 1, 14, cr15, cr8, cr13, {0} │ │ │ │ smlawtge r0, sp, r8, pc @ │ │ │ │ ldrdls pc, [ip], -r4 │ │ │ │ blvc fedd531c │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ @@ -596631,19 +596631,19 @@ │ │ │ │ svclt 0x0000e016 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ andeq r0, r0, r8, asr #15 │ │ │ │ - ldrsheq r0, [fp], #-2 │ │ │ │ - @ instruction: 0x005b0298 │ │ │ │ - subseq r0, fp, r4, lsl #4 │ │ │ │ - subseq r0, fp, sl, lsl #3 │ │ │ │ - subseq r0, fp, r8, lsr #2 │ │ │ │ + ldrsheq r0, [fp], #-6 │ │ │ │ + @ instruction: 0x005b029c │ │ │ │ + subseq r0, fp, r8, lsl #4 │ │ │ │ + subseq r0, fp, lr, lsl #3 │ │ │ │ + subseq r0, fp, ip, lsr #2 │ │ │ │ andcs r7, r1, #59 @ 0x3b │ │ │ │ @ instruction: 0xf8cd4673 │ │ │ │ @ instruction: 0xf88d9088 │ │ │ │ @ instruction: 0x47a8e099 │ │ │ │ strbmi r9, [r0, #-2081] @ 0xfffff7df │ │ │ │ stmdbls r3!, {r0, r1, ip, lr, pc} │ │ │ │ @ instruction: 0xf5b73101 │ │ │ │ @@ -596854,21 +596854,21 @@ │ │ │ │ addsmi r9, r8, #20, 22 @ 0x5000 │ │ │ │ ldmdbls sp, {r3, r4, ip, lr, pc} │ │ │ │ @ instruction: 0xf5b73101 │ │ │ │ ands lr, r3, sl, asr fp │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andseq r0, r0, r0 │ │ │ │ - subseq r0, fp, r2, asr r0 │ │ │ │ - subseq r0, fp, r0, lsl r0 │ │ │ │ - @ instruction: 0x005aff9a │ │ │ │ - subseq pc, sl, ip, lsl #30 │ │ │ │ - subseq pc, r8, r2, lsl ip @ │ │ │ │ - subseq pc, sl, lr, asr #28 │ │ │ │ - subseq pc, r8, r8, lsr fp @ │ │ │ │ + subseq r0, fp, r6, asr r0 │ │ │ │ + subseq r0, fp, r4, lsl r0 │ │ │ │ + @ instruction: 0x005aff9e │ │ │ │ + subseq pc, sl, r0, lsl pc @ │ │ │ │ + subseq pc, r8, r6, lsl ip @ │ │ │ │ + subseq pc, sl, r2, asr lr @ │ │ │ │ + subseq pc, r8, ip, lsr fp @ │ │ │ │ @ instruction: 0xf0879819 │ │ │ │ @ instruction: 0xf1ba0701 │ │ │ │ svclt 0x00140f00 │ │ │ │ @ instruction: 0xf0072700 │ │ │ │ teqlt r0, r1, lsl #14 │ │ │ │ blcc 2b4424 >::_M_default_append(unsigned int)@@Base+0x31890> │ │ │ │ ldmdblt r3, {r0, r1, r6, sp, lr} │ │ │ │ @@ -597158,30 +597158,30 @@ │ │ │ │ @ instruction: 0xf8cd9d17 │ │ │ │ @ instruction: 0xf88d9088 │ │ │ │ @ instruction: 0x47a8e097 │ │ │ │ svclt 0x0000e744 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ - subseq pc, sl, r6, lsr #28 │ │ │ │ - subseq pc, r8, sl, lsr #20 │ │ │ │ + subseq pc, sl, sl, lsr #28 │ │ │ │ + subseq pc, r8, lr, lsr #20 │ │ │ │ andeq r0, r0, r8, lsr #21 │ │ │ │ - subseq pc, r8, lr, lsl #18 │ │ │ │ - subseq pc, r8, r2, lsl #18 │ │ │ │ - subseq pc, sl, lr, ror fp @ │ │ │ │ - ldrsheq pc, [sl], #-160 @ 0xffffff60 @ │ │ │ │ - subseq pc, sl, sl, lsr #15 │ │ │ │ - subseq pc, sl, r6, lsr fp @ │ │ │ │ - subseq fp, r8, ip, asr #17 │ │ │ │ - subseq pc, r8, r0, lsr #16 │ │ │ │ + subseq pc, r8, r2, lsl r9 @ │ │ │ │ + subseq pc, r8, r6, lsl #18 │ │ │ │ + subseq pc, sl, r2, lsl #23 │ │ │ │ + ldrsheq pc, [sl], #-164 @ 0xffffff5c @ │ │ │ │ + subseq pc, sl, lr, lsr #15 │ │ │ │ + subseq pc, sl, sl, lsr fp @ │ │ │ │ + ldrsbeq fp, [r8], #-128 @ 0xffffff80 │ │ │ │ + subseq pc, r8, r4, lsr #16 │ │ │ │ andeq r0, r0, r8, asr #15 │ │ │ │ - ldrsheq pc, [sl], #-114 @ 0xffffff8e @ │ │ │ │ - subseq pc, sl, sl, asr r7 @ │ │ │ │ - subseq pc, sl, ip, ror #13 │ │ │ │ - subseq pc, sl, lr, ror r6 @ │ │ │ │ + ldrsheq pc, [sl], #-118 @ 0xffffff8a @ │ │ │ │ + subseq pc, sl, lr, asr r7 @ │ │ │ │ + ldrsheq pc, [sl], #-96 @ 0xffffffa0 @ │ │ │ │ + subseq pc, sl, r2, lsl #13 │ │ │ │ svceq 0x0066f116 │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ svceq 0x0065f116 │ │ │ │ teqphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ svceq 0x00c7f116 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr8, cr15, {3} │ │ │ │ sbfxeq pc, pc, #17, #9 │ │ │ │ @@ -597671,37 +597671,37 @@ │ │ │ │ ldclge 4, cr15, [sl, #252]! @ 0xfc │ │ │ │ usat lr, #17, lr, asr #11 │ │ │ │ blcc 2b50a4 >::_M_default_append(unsigned int)@@Base+0x32510> │ │ │ │ blcs 2730a8 │ │ │ │ stclge 4, cr15, [ip, #508] @ 0x1fc │ │ │ │ ldmdavs fp, {r0, r1, fp, sp, lr}^ │ │ │ │ strb r4, [r7, #1944] @ 0x798 │ │ │ │ - subseq pc, sl, r4, lsr #10 │ │ │ │ - ldrsbeq pc, [sl], #-146 @ 0xffffff6e @ │ │ │ │ - ldrsbeq pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - ldrheq pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - subseq pc, sl, r2, asr r3 @ │ │ │ │ - subseq fp, r8, r8, lsl #9 │ │ │ │ - subseq pc, sl, r6, lsr r3 @ │ │ │ │ - subseq fp, r8, ip, ror #8 │ │ │ │ - subseq pc, sl, r8, lsr #6 │ │ │ │ - ldrsheq pc, [sl], #-32 @ 0xffffffe0 @ │ │ │ │ - subseq fp, r8, r4, lsr #8 │ │ │ │ - ldrheq pc, [sl], #-42 @ 0xffffffd6 @ │ │ │ │ - subseq pc, sl, r8, ror #14 │ │ │ │ - @ instruction: 0x005af29c │ │ │ │ - subseq pc, sl, r8, lsl r7 @ │ │ │ │ - subseq pc, sl, r2, ror r2 @ │ │ │ │ - subseq pc, sl, r6, lsr r6 @ │ │ │ │ + subseq pc, sl, r8, lsr #10 │ │ │ │ + ldrsbeq pc, [sl], #-150 @ 0xffffff6a @ │ │ │ │ + subseq pc, sl, r2, ror #17 │ │ │ │ + subseq pc, sl, r2, asr #17 │ │ │ │ + subseq pc, sl, r6, asr r3 @ │ │ │ │ + subseq fp, r8, ip, lsl #9 │ │ │ │ + subseq pc, sl, sl, lsr r3 @ │ │ │ │ + subseq fp, r8, r0, ror r4 │ │ │ │ + subseq pc, sl, ip, lsr #6 │ │ │ │ + ldrsheq pc, [sl], #-36 @ 0xffffffdc @ │ │ │ │ + subseq fp, r8, r8, lsr #8 │ │ │ │ + ldrheq pc, [sl], #-46 @ 0xffffffd2 @ │ │ │ │ + subseq pc, sl, ip, ror #14 │ │ │ │ + subseq pc, sl, r0, lsr #5 │ │ │ │ + subseq pc, sl, ip, lsl r7 @ │ │ │ │ + subseq pc, sl, r6, ror r2 @ │ │ │ │ + subseq pc, sl, sl, lsr r6 @ │ │ │ │ ldrdeq r3, [r4], #-224 @ 0xffffff20 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ mlseq r4, ip, lr, r3 │ │ │ │ rsbeq r3, r4, r6, ror #28 │ │ │ │ - subseq pc, sl, r4, asr r1 @ │ │ │ │ - subseq pc, sl, r6, lsr r6 @ │ │ │ │ + subseq pc, sl, r8, asr r1 @ │ │ │ │ + subseq pc, sl, sl, lsr r6 @ │ │ │ │ rsbeq r3, r4, ip, lsl lr │ │ │ │ rsbeq r3, r4, lr, ror #27 │ │ │ │ rsbeq r3, r4, r0, asr #27 │ │ │ │ mlseq r4, r2, sp, r3 │ │ │ │ rsbeq r3, r4, ip, asr sp │ │ │ │ rsbeq r3, r4, sl, lsr #26 │ │ │ │ rsbeq r3, r4, lr, lsl #26 │ │ │ │ @@ -597709,23 +597709,23 @@ │ │ │ │ rsbeq r3, r4, ip, lsr #25 │ │ │ │ rsbeq r3, r4, r6, asr ip │ │ │ │ rsbeq r3, r4, r6, lsl #24 │ │ │ │ rsbeq r3, r4, r8, asr #23 │ │ │ │ mlseq r4, r8, fp, r3 │ │ │ │ rsbeq r3, r4, r8, ror #22 │ │ │ │ andeq r0, r0, r8, asr #15 │ │ │ │ - ldrsheq lr, [sl], #-226 @ 0xffffff1e │ │ │ │ + ldrsheq lr, [sl], #-230 @ 0xffffff1a │ │ │ │ rsbeq r3, r4, r4, asr #21 │ │ │ │ mlseq r4, r2, sl, r3 │ │ │ │ ldrbtmi r4, [r8], #-2049 @ 0xfffff7ff │ │ │ │ svclt 0x00004770 │ │ │ │ - subseq pc, sl, lr, ror #3 │ │ │ │ + ldrsheq pc, [sl], #-18 @ 0xffffffee @ │ │ │ │ ldrbtmi r4, [r8], #-2049 @ 0xfffff7ff │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrsheq pc, [sl], #-18 @ 0xffffffee @ │ │ │ │ + ldrsheq pc, [sl], #-22 @ 0xffffffea @ │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ ldrbmi r6, [r0, -r0, lsl #16]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fedb2274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt lr, r5, r0, ror r0 │ │ │ │ @@ -597755,16 +597755,16 @@ │ │ │ │ @ instruction: 0xf5bc4478 │ │ │ │ andcs pc, r0, r9, lsr lr @ │ │ │ │ @ instruction: 0xf5b6e7e5 │ │ │ │ svclt 0x0000eac4 │ │ │ │ rsbeq r3, r4, sl, lsl #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r3, r4, sl, asr r9 │ │ │ │ - subseq lr, sl, r8, asr ip │ │ │ │ - subseq pc, sl, r4, asr #3 │ │ │ │ + subseq lr, sl, ip, asr ip │ │ │ │ + subseq pc, sl, r8, asr #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ strmi r4, [r4], -r7, ror #26 │ │ │ │ adclt r4, r9, r7, ror #16 │ │ │ │ @ instruction: 0x4617447d │ │ │ │ @@ -597867,23 +597867,23 @@ │ │ │ │ @ instruction: 0xf5bc300c │ │ │ │ stmdami sp, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5bc4478 │ │ │ │ @ instruction: 0xe7c0fd55 │ │ │ │ stmib r0!, {r1, r2, r4, r5, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ strdeq r3, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq lr, sl, r8, lsl #24 │ │ │ │ - @ instruction: 0x005aeb9c │ │ │ │ + subseq lr, sl, ip, lsl #24 │ │ │ │ + subseq lr, sl, r0, lsr #23 │ │ │ │ rsbeq r3, r4, r2, asr #16 │ │ │ │ - subseq lr, sl, sl, lsl #22 │ │ │ │ - @ instruction: 0x005e8790 │ │ │ │ - subseq lr, sl, r6, lsr #21 │ │ │ │ - subseq r8, lr, ip, lsr #14 │ │ │ │ - subseq lr, sl, lr, lsl #21 │ │ │ │ - subseq r8, lr, r4, lsl r7 │ │ │ │ + subseq lr, sl, lr, lsl #22 │ │ │ │ + @ instruction: 0x005e8794 │ │ │ │ + subseq lr, sl, sl, lsr #21 │ │ │ │ + subseq r8, lr, r0, lsr r7 │ │ │ │ + @ instruction: 0x005aea92 │ │ │ │ + subseq r8, lr, r8, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4690b095 │ │ │ │ strtcs pc, [r4], #2271 @ 0x8df │ │ │ │ strmi r4, [sl], r1, lsl #13 │ │ │ │ @@ -598181,26 +598181,26 @@ │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls 7357f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ adcsle r0, r8, r0, lsl #6 │ │ │ │ svclt 0x0000e7a8 │ │ │ │ rsbeq r3, r4, r6, lsl r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq lr, sl, lr, lsr #31 │ │ │ │ + ldrheq lr, [sl], #-242 @ 0xffffff0e │ │ │ │ subseq r0, pc, r8, lsr #28 │ │ │ │ - ldrsheq lr, [sl], #-226 @ 0xffffff1e │ │ │ │ - subseq lr, sl, sl, lsl #29 │ │ │ │ + ldrsheq lr, [sl], #-230 @ 0xffffff1a │ │ │ │ + subseq lr, sl, lr, lsl #29 │ │ │ │ subseq r0, pc, r4, lsl sp @ │ │ │ │ - subseq lr, sl, lr, ror #27 │ │ │ │ + ldrsheq lr, [sl], #-210 @ 0xffffff2e │ │ │ │ rsbeq r3, r4, r2, lsr #9 │ │ │ │ rsbeq r3, r4, r8, lsr r3 │ │ │ │ rsbeq r3, r4, sl, lsl r3 │ │ │ │ strdeq r3, [r4], #-44 @ 0xffffffd4 @ │ │ │ │ rsbeq r3, r4, r6, ror #5 │ │ │ │ - subseq lr, sl, r4, lsr #26 │ │ │ │ + subseq lr, sl, r8, lsr #26 │ │ │ │ rsbeq r3, r4, r4, asr #5 │ │ │ │ rsbeq r3, r4, r8, lsr #5 │ │ │ │ rsbeq r3, r4, ip, lsl #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 316c9c >::_M_default_append(unsigned int)@@Base+0x94108> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -598336,42 +598336,42 @@ │ │ │ │ @ instruction: 0xffffb01b │ │ │ │ @ instruction: 0xffffb00f │ │ │ │ @ instruction: 0xffffb003 │ │ │ │ @ instruction: 0xffffe18f │ │ │ │ @ instruction: 0xffffb0ab │ │ │ │ @ instruction: 0xffffb43d │ │ │ │ @ instruction: 0xffffb241 │ │ │ │ - subseq lr, sl, r2, lsl #21 │ │ │ │ + subseq lr, sl, r6, lsl #21 │ │ │ │ @ instruction: 0xffffc44f │ │ │ │ - subseq lr, sl, r8, lsl #21 │ │ │ │ + subseq lr, sl, ip, lsl #21 │ │ │ │ @ instruction: 0xffffbf65 │ │ │ │ @ instruction: 0xffffc0ad │ │ │ │ @ instruction: 0xffffc1c7 │ │ │ │ rsbeq r3, r4, r4, ror r1 │ │ │ │ @ instruction: 0xffffb2a3 │ │ │ │ @ instruction: 0xffffafa9 │ │ │ │ @ instruction: 0xffffc4a9 │ │ │ │ @ instruction: 0xffffce33 │ │ │ │ @ instruction: 0xffffaf89 │ │ │ │ - subseq lr, sl, lr, asr #8 │ │ │ │ - subseq sl, r8, r6, lsl #11 │ │ │ │ + subseq lr, sl, r2, asr r4 │ │ │ │ + subseq sl, r8, sl, lsl #11 │ │ │ │ rsbeq r3, r4, r0, lsr #2 │ │ │ │ - subseq lr, sl, r6, lsr r9 │ │ │ │ - subseq lr, sl, r4, lsr #18 │ │ │ │ - ldrsheq lr, [sl], #-62 @ 0xffffffc2 │ │ │ │ - subseq sl, r8, r6, lsr r5 │ │ │ │ - subseq r0, fp, r4, asr #13 │ │ │ │ - subseq lr, sl, r8, asr #19 │ │ │ │ - subseq lr, sl, r0, ror #19 │ │ │ │ - subseq lr, sl, lr, asr #19 │ │ │ │ - subseq lr, sl, r8, lsr #20 │ │ │ │ - @ instruction: 0x005ae398 │ │ │ │ - ldrsbeq sl, [r8], #-64 @ 0xffffffc0 │ │ │ │ - subseq lr, sl, lr, ror r3 │ │ │ │ - ldrheq sl, [r8], #-70 @ 0xffffffba │ │ │ │ + subseq lr, sl, sl, lsr r9 │ │ │ │ + subseq lr, sl, r8, lsr #18 │ │ │ │ + subseq lr, sl, r2, lsl #8 │ │ │ │ + subseq sl, r8, sl, lsr r5 │ │ │ │ + subseq r0, fp, r8, asr #13 │ │ │ │ + subseq lr, sl, ip, asr #19 │ │ │ │ + subseq lr, sl, r4, ror #19 │ │ │ │ + ldrsbeq lr, [sl], #-146 @ 0xffffff6e │ │ │ │ + subseq lr, sl, ip, lsr #20 │ │ │ │ + @ instruction: 0x005ae39c │ │ │ │ + ldrsbeq sl, [r8], #-68 @ 0xffffffbc │ │ │ │ + subseq lr, sl, r2, lsl #7 │ │ │ │ + ldrheq sl, [r8], #-74 @ 0xffffffb6 │ │ │ │ @ instruction: 0xf5b62040 │ │ │ │ blmi ff3d5bc0 │ │ │ │ @ instruction: 0xf85baa35 │ │ │ │ @ instruction: 0xf1001003 │ │ │ │ stmib r0, {r2, r3, r8, r9}^ │ │ │ │ stmib r0, {r0, r1, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf1003305 │ │ │ │ @@ -598563,17 +598563,17 @@ │ │ │ │ andvc r3, r3, r0 │ │ │ │ @ instruction: 0xe7d6683b │ │ │ │ mulcc r0, sl, r8 │ │ │ │ @ instruction: 0xf8d87003 │ │ │ │ strb r3, [r1, r0] │ │ │ │ ... │ │ │ │ andeq r0, r0, ip, lsr #29 │ │ │ │ - subseq lr, sl, r6, lsl #6 │ │ │ │ + subseq lr, sl, sl, lsl #6 │ │ │ │ rsbeq lr, r3, r0, lsr #13 │ │ │ │ - subseq r0, fp, r6, lsr r5 │ │ │ │ + subseq r0, fp, sl, lsr r5 │ │ │ │ andeq r0, r0, r4, lsl #16 │ │ │ │ andeq r0, r0, r4, asr #27 │ │ │ │ andeq r1, r0, r8, lsr r1 │ │ │ │ andeq r1, r0, r8, lsl #5 │ │ │ │ ldrdeq r1, [r0], -r0 │ │ │ │ @ instruction: 0x000008b4 │ │ │ │ strdeq r1, [r0], -r0 │ │ │ │ @@ -598970,26 +598970,26 @@ │ │ │ │ adcmi r3, r7, #48, 8 @ 0x30000000 │ │ │ │ eor sp, r3, sl, ror #3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andeq r0, r0, r0, asr #23 │ │ │ │ andeq r1, r0, r0, lsr r1 │ │ │ │ @ instruction: 0x000007b0 │ │ │ │ - subseq sp, sl, lr, lsl #27 │ │ │ │ - subseq sp, sl, sl, lsr sp │ │ │ │ + @ instruction: 0x005add92 │ │ │ │ + subseq sp, sl, lr, lsr sp │ │ │ │ andeq r0, r0, r4, lsl #16 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r4, lsl #13 │ │ │ │ andeq r0, r0, r4, asr #27 │ │ │ │ andeq r1, r0, r8, lsr r1 │ │ │ │ andeq r1, r0, r8, lsl #5 │ │ │ │ ldrdeq r1, [r0], -r0 │ │ │ │ @ instruction: 0x000008b4 │ │ │ │ strdeq r1, [r0], -r0 │ │ │ │ - @ instruction: 0x005ae19a │ │ │ │ + @ instruction: 0x005ae19e │ │ │ │ ldrdeq pc, [r0], r5 │ │ │ │ @ instruction: 0xf8d5b120 │ │ │ │ bne 4a065c │ │ │ │ b feb99b14 │ │ │ │ teqlt r0, r8, lsr #26 │ │ │ │ blcc 2b6554 >::_M_default_append(unsigned int)@@Base+0x339c0> │ │ │ │ ldmdblt r3, {r0, r1, r6, sp, lr} │ │ │ │ @@ -599504,27 +599504,27 @@ │ │ │ │ ldr lr, [r1, -r2, ror #16]! │ │ │ │ ldrb lr, [r6, fp, ror #15]! │ │ │ │ str lr, [r6, -lr, lsr #14] │ │ │ │ svclt 0x0000e702 │ │ │ │ andeq r1, r0, ip, lsl #1 │ │ │ │ andeq r1, r0, r0, lsr r1 │ │ │ │ @ instruction: 0x000007b0 │ │ │ │ - subseq sp, sl, ip, ror #25 │ │ │ │ - ldrheq sp, [sl], #-88 @ 0xffffffa8 │ │ │ │ - subseq r9, r8, lr, ror #13 │ │ │ │ - subseq sp, sl, sl, lsr #7 │ │ │ │ - subseq r9, r8, r2, ror #9 │ │ │ │ + ldrsheq sp, [sl], #-192 @ 0xffffff40 │ │ │ │ + ldrheq sp, [sl], #-92 @ 0xffffffa4 │ │ │ │ + ldrsheq r9, [r8], #-98 @ 0xffffff9e │ │ │ │ + subseq sp, sl, lr, lsr #7 │ │ │ │ + subseq r9, r8, r6, ror #9 │ │ │ │ ldrdeq r1, [r4], #-246 @ 0xffffff0a @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, r4, sl, lsr pc │ │ │ │ rsbeq r1, r4, r6, ror lr │ │ │ │ - subseq sp, sl, lr, lsl #16 │ │ │ │ + subseq sp, sl, r2, lsl r8 │ │ │ │ rsbeq r1, r4, r4, asr lr │ │ │ │ - @ instruction: 0x005ad890 │ │ │ │ - subseq sp, sl, r4, ror #15 │ │ │ │ + @ instruction: 0x005ad894 │ │ │ │ + subseq sp, sl, r8, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fedb3e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -599534,16 +599534,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff8cf5ba │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5bb4478 │ │ │ │ blls 2dade4 >::_M_default_append(unsigned int)@@Base+0x58250> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq sp, sl, r4, ror r0 │ │ │ │ - subseq r9, r8, ip, lsr #3 │ │ │ │ + subseq sp, sl, r8, ror r0 │ │ │ │ + ldrheq r9, [r8], #-16 │ │ │ │ │ │ │ │ 0025ccd4 : │ │ │ │ ldr.w ip, [r0] │ │ │ │ push {lr} │ │ │ │ ldr.w lr, [ip, #36] @ 0x24 │ │ │ │ mov ip, lr │ │ │ │ ldr.w lr, [sp], #4 │ │ │ │ @@ -599646,19 +599646,19 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #20] @ (25cdb8 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ b.w 17d50 │ │ │ │ nop │ │ │ │ - str r4, [r1, r7] │ │ │ │ + str r0, [r2, r7] │ │ │ │ lsls r5, r3, #1 │ │ │ │ - ldmia r7, {r2, r3, r7} │ │ │ │ + ldmia r7, {r4, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [r4, r6] │ │ │ │ + str r0, [r5, r6] │ │ │ │ lsls r5, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ cmp r2, #1 │ │ │ │ @@ -599677,15 +599677,15 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ mov r1, r4 │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ b.w 17c5c │ │ │ │ - ldmia r7!, {r4, r6} │ │ │ │ + ldmia r7!, {r2, r4, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #20] @ (25ce2c ) │ │ │ │ mov r4, r0 │ │ │ │ @@ -600006,15 +600006,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ adds r0, r2, r6 │ │ │ │ lsls r4, r4, #1 │ │ │ │ adds r6, r0, r5 │ │ │ │ lsls r4, r4, #1 │ │ │ │ adds r2, r5, r4 │ │ │ │ lsls r4, r4, #1 │ │ │ │ - bcc.n 25d1e8 │ │ │ │ + bcc.n 25d1f0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ │ │ │ │ 0025d118 : │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -600534,15 +600534,15 @@ │ │ │ │ blx 11adc │ │ │ │ ldr r1, [sp, #4] │ │ │ │ mov r3, r0 │ │ │ │ b.n 25d624 , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0x84> │ │ │ │ ldr r0, [pc, #4] @ (25d658 , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0xb8>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - ldmia r6!, {r1, r2, r3, r4, r5} │ │ │ │ + ldmia r6, {r1, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #584] @ (25d8b8 , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0x318>) │ │ │ │ mov r6, r3 │ │ │ │ @@ -600918,15 +600918,15 @@ │ │ │ │ str r1, [sp, #0] │ │ │ │ blx 11adc │ │ │ │ ldrd r1, r3, [sp] │ │ │ │ b.n 25d972 , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0x3d2> │ │ │ │ ldr r0, [pc, #4] @ (25da14 , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0x474>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - ldmia r2!, {r1, r4, r7} │ │ │ │ + ldmia r2, {r1, r2, r4, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ mov r5, r0 │ │ │ │ @@ -601103,55 +601103,55 @@ │ │ │ │ lsls r4, r4, #1 │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ (25dbd0 ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - ldmia r0!, {r1, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldr r0, [pc, #4] @ (25dbdc ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - ldmia r0!, {r1, r2, r5, r6, r7} │ │ │ │ + ldmia r0!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ (25dbf0 ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - ldmia r0!, {r1, r5, r6, r7} │ │ │ │ + ldmia r0!, {r1, r2, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldr r0, [pc, #4] @ (25dbfc ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - ldmia r0!, {r1, r2, r3, r4, r6, r7} │ │ │ │ + ldmia r0!, {r1, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ (25dc14 ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - b.n 25e404 │ │ │ │ + b.n 25e40c │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldr r0, [pc, #4] @ (25dc20 ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - b.n 25e3f8 │ │ │ │ + b.n 25e400 │ │ │ │ lsls r2, r3, #1 │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ ldr r1, [r0, #4] │ │ │ │ vldr d6, [r3, #8] │ │ │ │ vldr d7, [r2, #8] │ │ │ │ add.w r0, r1, #1408 @ 0x580 │ │ │ │ @@ -601285,15 +601285,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ lsrs r2, r6, #18 │ │ │ │ lsls r4, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r7!, {r4, r5, r6} │ │ │ │ + stmia r7!, {r2, r4, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r2, r7, #17 │ │ │ │ lsls r4, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -601609,66 +601609,66 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ lsrs r6, r1, #11 │ │ │ │ lsls r4, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r5!, {r1, r2, r4, r7} │ │ │ │ + stmia r5!, {r1, r3, r4, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldc2 15, cr15, [fp], #1020 @ 0x3fc │ │ │ │ mcr2 15, 2, pc, cr9, cr15, {7} @ │ │ │ │ - stmia r5!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r5!, {r1, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r4, r7} │ │ │ │ + stmia r5!, {r1, r5, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsls r1, r0, #8 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r5!, {r1, r3, r4, r6} │ │ │ │ + stmia r5!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r5, #26] │ │ │ │ + ldrb r2, [r6, #26] │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsrs r0, r1, #9 │ │ │ │ lsls r4, r4, #1 │ │ │ │ - stmia r5!, {r1, r2, r5} │ │ │ │ + stmia r5!, {r1, r3, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r7, #25] │ │ │ │ + ldrb r6, [r7, #25] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stc2l 15, cr15, [r5, #-1020] @ 0xfffffc04 │ │ │ │ - stmia r5!, {r2, r3, r4, r5, r6} │ │ │ │ + stmia r5!, {r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r5!, {r2, r3, r4} │ │ │ │ + stmia r5!, {r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r6, r7} │ │ │ │ + stmia r4!, {r1, r4, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r4, #24] │ │ │ │ + ldrb r6, [r4, #24] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r4!, {r2, r4, r5, r7} │ │ │ │ + stmia r4!, {r3, r4, r5, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r0, [r1, #24] │ │ │ │ + ldrb r4, [r1, #24] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r5!, {r1, r2, r6} │ │ │ │ - lsls r2, r3, #1 │ │ │ │ - stmia r5!, {r1, r3, r4, r7} │ │ │ │ + stmia r5!, {r1, r3, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmia r5!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r6!, {} │ │ │ │ + stmia r5!, {r1, r5, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r4!, {r1, r2, r6} │ │ │ │ + stmia r6!, {r2} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r3, #22] │ │ │ │ + stmia r4!, {r1, r3, r6} │ │ │ │ + lsls r2, r3, #1 │ │ │ │ + ldrb r6, [r3, #22] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r4!, {r2, r3, r5} │ │ │ │ + stmia r4!, {r4, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r0, [r0, #22] │ │ │ │ + ldrb r4, [r0, #22] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r4!, {r1, r2, r3} │ │ │ │ + stmia r4!, {r1, r4} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r0, [r4, #21] │ │ │ │ + ldrb r4, [r4, #21] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 25df28 │ │ │ │ @@ -601688,17 +601688,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - stmia r3!, {r1, r6} │ │ │ │ + stmia r3!, {r1, r2, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r2, #18] │ │ │ │ + ldrb r2, [r3, #18] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r2 │ │ │ │ mov r5, r0 │ │ │ │ @@ -601822,32 +601822,32 @@ │ │ │ │ nop │ │ │ │ @ instruction: 0xff85ffff │ │ │ │ lsls r2, r2, #30 │ │ │ │ lsls r4, r4, #1 │ │ │ │ @ instruction: 0xff9bffff │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r4!, {r2, r4, r5} │ │ │ │ + stmia r4!, {r3, r4, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r4!, {r1, r3, r6} │ │ │ │ + stmia r4!, {r1, r2, r3, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r4!, {r1, r6} │ │ │ │ + stmia r4!, {r1, r2, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r6, #14] │ │ │ │ + ldrb r6, [r6, #14] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r4!, {r2, r3, r5} │ │ │ │ + stmia r4!, {r4, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r4, [r3, #14] │ │ │ │ + ldrb r0, [r4, #14] │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r6, r6, #28 │ │ │ │ lsls r4, r4, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - stmia r3!, {r1, r3, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r3, #13] │ │ │ │ + ldrb r6, [r3, #13] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r4, [pc, #168] @ (25e410 ) │ │ │ │ @@ -601922,28 +601922,28 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ mrc2 15, 3, pc, cr9, cr15, {7} │ │ │ │ lsls r6, r0, #26 │ │ │ │ lsls r4, r4, #1 │ │ │ │ mcr2 15, 4, pc, cr15, cr15, {7} @ │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r3!, {r3, r5} │ │ │ │ + stmia r3!, {r2, r3, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r5} │ │ │ │ + stmia r3!, {r1, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r3!, {r1, r2, r4, r5} │ │ │ │ + stmia r3!, {r1, r3, r4, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r4, #10] │ │ │ │ + ldrb r2, [r5, #10] │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r0, r0, #25 │ │ │ │ lsls r4, r4, #1 │ │ │ │ mrc2 15, 2, pc, cr13, cr15, {7} │ │ │ │ - stmia r2!, {r2, r4, r5, r6, r7} │ │ │ │ + stmia r2!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r4, [r4, #9] │ │ │ │ + ldrb r0, [r5, #9] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r2 │ │ │ │ mov r5, r0 │ │ │ │ @@ -602067,32 +602067,32 @@ │ │ │ │ nop │ │ │ │ @ instruction: 0xffadffff │ │ │ │ vminnm.f32 , , │ │ │ │ lsls r0, r5, #20 │ │ │ │ lsls r4, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r2!, {r5} │ │ │ │ + stmia r2!, {r2, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r2!, {r1, r4, r5} │ │ │ │ + stmia r2!, {r1, r2, r4, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r4} │ │ │ │ + stmia r2!, {r1, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r2, #5] │ │ │ │ + ldrb r6, [r2, #5] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r2!, {r3} │ │ │ │ + stmia r2!, {r2, r3} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r4, [r7, #4] │ │ │ │ + ldrb r0, [r0, #5] │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r6, r2, #19 │ │ │ │ lsls r4, r4, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - stmia r1!, {r1, r2, r6, r7} │ │ │ │ + stmia r1!, {r1, r3, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r7, #3] │ │ │ │ + ldrb r6, [r7, #3] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r1, [pc, #164] @ (25e66c ) │ │ │ │ @@ -602165,28 +602165,28 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ mcr2 15, 5, pc, cr5, cr15, {7} @ │ │ │ │ mrc2 15, 2, pc, cr15, cr15, {7} │ │ │ │ lsls r0, r4, #16 │ │ │ │ lsls r4, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r1!, {r3, r4} │ │ │ │ + stmia r1!, {r2, r3, r4} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r1!, {r1, r3, r5} │ │ │ │ + stmia r1!, {r1, r2, r3, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r1!, {r1, r2, r4} │ │ │ │ + stmia r1!, {r1, r3, r4} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r1, #1] │ │ │ │ + ldrb r6, [r1, #1] │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r4, r4, #15 │ │ │ │ lsls r4, r4, #1 │ │ │ │ mcr2 15, 3, pc, cr5, cr15, {7} @ │ │ │ │ - stmia r0!, {r2, r4, r6, r7} │ │ │ │ + stmia r0!, {r3, r4, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r0, [r1, #0] │ │ │ │ + ldrb r4, [r1, #0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr r1, [r0, #4] │ │ │ │ vldr d7, [r2, #24] │ │ │ │ add.w r0, r1, #1392 @ 0x570 │ │ │ │ add.w r1, r1, #1408 @ 0x580 │ │ │ │ @@ -602321,17 +602321,17 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ lsls r6, r6, #8 │ │ │ │ lsls r4, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ite mi │ │ │ │ - lslmi r2, r3, #1 │ │ │ │ - lslpl r6, r7, #7 │ │ │ │ + sevl │ │ │ │ + lsls r2, r3, #1 │ │ │ │ + lsls r6, r7, #7 │ │ │ │ lsls r4, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ movs r3, #0 │ │ │ │ @@ -602763,89 +602763,89 @@ │ │ │ │ nop │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ vmla.i32 q8, q7, d3[1] │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r1, r2, r3, pc} │ │ │ │ + pop {r1, r4, pc} │ │ │ │ lsls r2, r3, #1 │ │ │ │ mrrc2 15, 15, pc, r3, cr15 @ │ │ │ │ stc2l 15, cr15, [r5, #1020]! @ 0x3fc │ │ │ │ - ldrh r0, [r5, #38] @ 0x26 │ │ │ │ + ldrh r4, [r5, #38] @ 0x26 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - pop {r1, r2, r3, r4, pc} │ │ │ │ + pop {r1, r5, pc} │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsls r1, r1, #12 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r1, r2, r4, r6, r7} │ │ │ │ + pop {r1, r3, r4, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r6, [r1, #15] │ │ │ │ + strb r2, [r2, #15] │ │ │ │ lsls r0, r3, #1 │ │ │ │ vhadd.u32 q8, q4, │ │ │ │ - pop {r1, r5, r7} │ │ │ │ + pop {r1, r2, r5, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r2, [r3, #14] │ │ │ │ + strb r6, [r3, #14] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stc2l 15, cr15, [r1], #1020 @ 0x3fc │ │ │ │ - rev16 r0, r1 │ │ │ │ + rev16 r4, r1 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - pop {r1, r5, r7} │ │ │ │ + pop {r1, r2, r5, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - pop {r3, r6} │ │ │ │ + pop {r2, r3, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r0, [r0, #13] │ │ │ │ + strb r4, [r0, #13] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - pop {r1, r2, r3, r5} │ │ │ │ + pop {r1, r4, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r6, [r4, #12] │ │ │ │ + strb r2, [r5, #12] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - rev16 r6, r4 │ │ │ │ + rev16 r2, r5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - pop {r3, r5, r6} │ │ │ │ + pop {r2, r3, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - pop {r3, r5, r6} │ │ │ │ + pop {r2, r3, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - pop {r1, r6, r7} │ │ │ │ + pop {r1, r2, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r4, 25edb2 │ │ │ │ + cbnz r0, 25edb4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r4, [r6, #10] │ │ │ │ + strb r0, [r7, #10] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbnz r2, 25edb4 │ │ │ │ + cbnz r6, 25edb4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r2, [r3, #10] │ │ │ │ + strb r6, [r3, #10] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - pop {r1, r2, r5, r6, r7} │ │ │ │ + pop {r1, r3, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - pop {r1, r2, r7} │ │ │ │ + pop {r1, r3, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r4, 25edb2 │ │ │ │ + cbnz r0, 25edb4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r4, [r2, #9] │ │ │ │ + strb r0, [r3, #9] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - pop {r2, r5, r6, r7} │ │ │ │ + pop {r3, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - pop {r1, r4, r5, r7} │ │ │ │ + pop {r1, r2, r4, r5, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r4, 25edb0 │ │ │ │ + cbnz r0, 25edb2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r4, [r1, #8] │ │ │ │ + strb r0, [r2, #8] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - revsh r6, r6 │ │ │ │ + revsh r2, r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r4, [r5, #7] │ │ │ │ + strb r0, [r6, #7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - pop {r3, r5, r7} │ │ │ │ + pop {r2, r3, r5, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - pop {r1, r2, r3, r4, r6, r7} │ │ │ │ + pop {r1, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - hlt 0x002e │ │ │ │ + hlt 0x0032 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r6, [r4, #6] │ │ │ │ + strb r2, [r5, #6] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 25ea08 │ │ │ │ @@ -602865,17 +602865,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - cbnz r6, 25edf8 │ │ │ │ + cbnz r2, 25edfa │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r6, [r5, #2] │ │ │ │ + strb r2, [r6, #2] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -603019,15 +603019,15 @@ │ │ │ │ movs r0, #1 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xfae20063 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - rev16 r0, r3 │ │ │ │ + rev16 r4, r3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ @ instruction: 0xfaaa0063 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ @@ -603413,81 +603413,81 @@ │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ ldr.w r0, [r6, #99] @ 0x63 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb856 │ │ │ │ + @ instruction: 0xb85a │ │ │ │ lsls r2, r3, #1 │ │ │ │ stc2l 15, cr15, [fp], #-1020 @ 0xfffffc04 │ │ │ │ mcr2 15, 1, pc, cr1, cr15, {7} @ │ │ │ │ - @ instruction: 0xb870 │ │ │ │ + @ instruction: 0xb874 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb89a │ │ │ │ + @ instruction: 0xb89e │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsls r5, r7, #10 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb826 │ │ │ │ + @ instruction: 0xb82a │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [r7, #72] @ 0x48 │ │ │ │ + ldr r6, [r7, #72] @ 0x48 │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldr.w r0, [r4, r3, lsl #2] │ │ │ │ - @ instruction: 0xb7f2 │ │ │ │ + @ instruction: 0xb7f6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r6, [r0, #72] @ 0x48 │ │ │ │ + ldr r2, [r1, #72] @ 0x48 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stc2 15, cr15, [r1, #-1020]! @ 0xfffffc04 │ │ │ │ - cbz r2, 25f43e │ │ │ │ + cbz r6, 25f43e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb80a │ │ │ │ + @ instruction: 0xb80e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb798 │ │ │ │ + @ instruction: 0xb79c │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r4, [r5, #64] @ 0x40 │ │ │ │ + ldr r0, [r6, #64] @ 0x40 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xb77e │ │ │ │ + @ instruction: 0xb782 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [r2, #64] @ 0x40 │ │ │ │ + ldr r6, [r2, #64] @ 0x40 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xb7dc │ │ │ │ + @ instruction: 0xb7e0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbz r4, 25f45e │ │ │ │ + cbz r0, 25f460 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r1, r4, r6, lr} │ │ │ │ + push {r1, r2, r4, r6, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb7d8 │ │ │ │ + @ instruction: 0xb7dc │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb70c │ │ │ │ + @ instruction: 0xb710 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r0, [r4, #56] @ 0x38 │ │ │ │ + ldr r4, [r4, #56] @ 0x38 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xb6f2 │ │ │ │ + @ instruction: 0xb6f6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r6, [r0, #56] @ 0x38 │ │ │ │ + ldr r2, [r1, #56] @ 0x38 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xb79a │ │ │ │ + @ instruction: 0xb79e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb804 │ │ │ │ + @ instruction: 0xb808 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb6aa │ │ │ │ + @ instruction: 0xb6ae │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r6, [r7, #48] @ 0x30 │ │ │ │ + ldr r2, [r0, #52] @ 0x34 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xb7f8 │ │ │ │ + @ instruction: 0xb7fc │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb85a │ │ │ │ + @ instruction: 0xb85e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cpsie i │ │ │ │ + cpsie ai │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r6, [r6, #44] @ 0x2c │ │ │ │ + ldr r2, [r7, #44] @ 0x2c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xb644 │ │ │ │ + @ instruction: 0xb648 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r6, [r2, #44] @ 0x2c │ │ │ │ + ldr r2, [r3, #44] @ 0x2c │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 25f120 │ │ │ │ @@ -603507,17 +603507,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - push {r1, r4, r6, lr} │ │ │ │ + push {r1, r2, r4, r6, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r6, [r4, #28] │ │ │ │ + ldr r2, [r5, #28] │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ ldr r0, [r3, #0] │ │ │ │ subs r0, r0, r2 │ │ │ │ bx lr │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -603574,15 +603574,15 @@ │ │ │ │ movs r0, #1 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xf5260063 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb6c4 │ │ │ │ + @ instruction: 0xb6c8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ @ instruction: 0xf4ee0063 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r4, r2 │ │ │ │ @@ -603829,62 +603829,62 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 25f696 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ and.w r0, r6, #14876672 @ 0xe30000 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - push {r4, r5, r7, lr} │ │ │ │ + push {r2, r4, r5, r7, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ mrc2 15, 2, pc, cr5, cr15, {7} │ │ │ │ vmaxnm.f32 , , │ │ │ │ - push {r4, r5, r7, lr} │ │ │ │ + push {r2, r4, r5, r7, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - b.n 25f5d0 │ │ │ │ + b.n 25f5d8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ lsls r5, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - push {r3, r5, r6, lr} │ │ │ │ + push {r2, r3, r5, r6, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r0, [r3, #124] @ 0x7c │ │ │ │ + str r4, [r3, #124] @ 0x7c │ │ │ │ lsls r0, r3, #1 │ │ │ │ @ instruction: 0xf3720063 │ │ │ │ - push {r1, r2, r4, r5, lr} │ │ │ │ + push {r1, r3, r4, r5, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r6, [r4, #120] @ 0x78 │ │ │ │ + str r2, [r5, #120] @ 0x78 │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldc2l 15, cr15, [sp, #1020]! @ 0x3fc │ │ │ │ ldc2 15, cr15, [fp, #1020]! @ 0x3fc │ │ │ │ - push {r1, r3, r4, r5, r6, r7} │ │ │ │ + push {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [r5, #116] @ 0x74 │ │ │ │ + str r6, [r5, #116] @ 0x74 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - push {r1, r5, r6, r7} │ │ │ │ + push {r1, r2, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [r2, #116] @ 0x74 │ │ │ │ + str r6, [r2, #116] @ 0x74 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - push {r2, r4, lr} │ │ │ │ + push {r3, r4, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r1, r2, r4, r6, lr} │ │ │ │ + push {r1, r3, r4, r6, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r1, r5, r6, lr} │ │ │ │ + push {r1, r2, r5, r6, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r2, r3, r7, lr} │ │ │ │ + push {r4, r7, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r2, r3, r4, r5, r6} │ │ │ │ + push {r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [r5, #108] @ 0x6c │ │ │ │ + str r0, [r6, #108] @ 0x6c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - push {r2, r5, r6} │ │ │ │ + push {r3, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [r2, #108] @ 0x6c │ │ │ │ + str r0, [r3, #108] @ 0x6c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - push {r3, r6} │ │ │ │ + push {r2, r3, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r6, [r6, #104] @ 0x68 │ │ │ │ + str r2, [r7, #104] @ 0x68 │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 25f5f0 │ │ │ │ @@ -603904,17 +603904,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - cbz r2, 25f8dc │ │ │ │ + cbz r6, 25f8dc │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [r0, #96] @ 0x60 │ │ │ │ + str r6, [r0, #96] @ 0x60 │ │ │ │ lsls r0, r3, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr r1, [r0, #4] │ │ │ │ vldr d6, [r3, #8] │ │ │ │ vldr d7, [r2, #8] │ │ │ │ add.w r1, r1, #1408 @ 0x580 │ │ │ │ @@ -603973,19 +603973,19 @@ │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ nop │ │ │ │ - push {r1, r4, r5} │ │ │ │ + push {r1, r2, r4, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r1, r5} │ │ │ │ + push {r1, r2, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [r1, #84] @ 0x54 │ │ │ │ + str r6, [r1, #84] @ 0x54 │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #108] @ (25f9b4 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -604031,17 +604031,17 @@ │ │ │ │ movs r0, #1 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xf0be0063 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cbz r0, 25fa2a │ │ │ │ + cbz r4, 25fa2a │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbz r4, 25fa28 │ │ │ │ + cbz r0, 25fa2a │ │ │ │ lsls r2, r3, #1 │ │ │ │ orns r0, r2, #99 @ 0x63 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ @@ -604490,48 +604490,48 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 25fe28 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ cdp 0, 0, cr0, cr0, cr3, {3} │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - sub sp, #344 @ 0x158 │ │ │ │ + sub sp, #360 @ 0x168 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r6, [r7, #28] │ │ │ │ + str r2, [r0, #32] │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldc 0, cr0, [r8, #396] @ 0x18c │ │ │ │ - add r7, sp, #856 @ 0x358 │ │ │ │ + add r7, sp, #872 @ 0x368 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r7, sp, #688 @ 0x2b0 │ │ │ │ + add r7, sp, #704 @ 0x2c0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r7, sp, #904 @ 0x388 │ │ │ │ + add r7, sp, #920 @ 0x398 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r7, sp, #304 @ 0x130 │ │ │ │ + add r7, sp, #320 @ 0x140 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [r7, #4] │ │ │ │ + str r6, [r7, #4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r7, sp, #112 @ 0x70 │ │ │ │ + add r7, sp, #128 @ 0x80 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r7, sp, #184 @ 0xb8 │ │ │ │ + add r7, sp, #200 @ 0xc8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r7, sp, #0 │ │ │ │ + add r7, sp, #16 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r6, [r4, #0] │ │ │ │ + str r2, [r5, #0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r6, sp, #904 @ 0x388 │ │ │ │ + add r6, sp, #920 @ 0x398 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r0, [r1, #0] │ │ │ │ + str r4, [r1, #0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r6, sp, #792 @ 0x318 │ │ │ │ + add r6, sp, #808 @ 0x328 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsh r4, [r5, r7] │ │ │ │ + ldrsh r0, [r6, r7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r6, sp, #680 @ 0x2a8 │ │ │ │ + add r6, sp, #696 @ 0x2b8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r6, sp, #864 @ 0x360 │ │ │ │ + add r6, sp, #880 @ 0x370 │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #584] @ (260148 ) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -604759,75 +604759,75 @@ │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ add.w r0, r6, r3, asr #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #1000 @ 0x3e8 │ │ │ │ + add r5, sp, #1016 @ 0x3f8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ @ instruction: 0xf947ffff │ │ │ │ ldc2 15, cr15, [r3], #1020 @ 0x3fc │ │ │ │ - asrs r6, r6, #23 │ │ │ │ + asrs r2, r7, #23 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r6, sp, #592 @ 0x250 │ │ │ │ + add r6, sp, #608 @ 0x260 │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsls r5, r5, #9 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #744 @ 0x2e8 │ │ │ │ + add r5, sp, #760 @ 0x2f8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsh r2, [r4, r3] │ │ │ │ + ldrsh r6, [r4, r3] │ │ │ │ lsls r0, r3, #1 │ │ │ │ orns r0, ip, r3, asr #1 │ │ │ │ - add r5, sp, #536 @ 0x218 │ │ │ │ + add r5, sp, #552 @ 0x228 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsh r6, [r5, r2] │ │ │ │ + ldrsh r2, [r6, r2] │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldr??.w pc, [sp, #4095] @ 0xfff │ │ │ │ ldr??.w pc, [fp, #255]! │ │ │ │ - add r5, sp, #288 @ 0x120 │ │ │ │ + add r5, sp, #304 @ 0x130 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsh r0, [r6, r1] │ │ │ │ + ldrsh r4, [r6, r1] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r5, sp, #184 @ 0xb8 │ │ │ │ + add r5, sp, #200 @ 0xc8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsh r6, [r2, r1] │ │ │ │ + ldrsh r2, [r3, r1] │ │ │ │ lsls r0, r3, #1 │ │ │ │ pld [r9, #4095] @ 0xfff │ │ │ │ - add r6, sp, #128 @ 0x80 │ │ │ │ + add r6, sp, #144 @ 0x90 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r5, sp, #880 @ 0x370 │ │ │ │ + add r5, sp, #896 @ 0x380 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r4, sp, #848 @ 0x350 │ │ │ │ + add r4, sp, #864 @ 0x360 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r4, [r7, r7] │ │ │ │ + ldrsh r0, [r0, r0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r4, sp, #744 @ 0x2e8 │ │ │ │ + add r4, sp, #760 @ 0x2f8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r4, r7] │ │ │ │ + ldrb r6, [r4, r7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r5, sp, #896 @ 0x380 │ │ │ │ + add r5, sp, #912 @ 0x390 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r6, sp, #56 @ 0x38 │ │ │ │ + add r6, sp, #72 @ 0x48 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r4, sp, #472 @ 0x1d8 │ │ │ │ + add r4, sp, #488 @ 0x1e8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r3, r6] │ │ │ │ + ldrb r2, [r4, r6] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r5, sp, #944 @ 0x3b0 │ │ │ │ + add r5, sp, #960 @ 0x3c0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r6, sp, #216 @ 0xd8 │ │ │ │ + add r6, sp, #232 @ 0xe8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r4, sp, #232 @ 0xe8 │ │ │ │ + add r4, sp, #248 @ 0xf8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r4, r5] │ │ │ │ + ldrb r6, [r4, r5] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r4, sp, #112 @ 0x70 │ │ │ │ + add r4, sp, #128 @ 0x80 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r0, r5] │ │ │ │ + ldrb r6, [r0, r5] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 25fef0 │ │ │ │ @@ -604848,17 +604848,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r3, sp, #208 @ 0xd0 │ │ │ │ + add r3, sp, #224 @ 0xe0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r4, [r3, r1] │ │ │ │ + ldrb r0, [r4, r1] │ │ │ │ lsls r0, r3, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -604916,15 +604916,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ b.n 260204 │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r4, sp, #768 @ 0x300 │ │ │ │ + add r4, sp, #784 @ 0x310 │ │ │ │ lsls r2, r3, #1 │ │ │ │ b.n 26019c │ │ │ │ lsls r3, r4, #1 │ │ │ │ cbz r1, 260300 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -605550,15 +605550,15 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r0 │ │ │ │ b.n 260968 │ │ │ │ ldr r0, [pc, #8] @ (260994 ) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r5, r8, [r0] │ │ │ │ movw r3, #65532 @ 0xfffc │ │ │ │ @@ -605626,15 +605626,15 @@ │ │ │ │ cmp r4, r3 │ │ │ │ bne.n 260a58 │ │ │ │ b.n 260a20 │ │ │ │ ldr r0, [pc, #8] @ (260a70 ) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - add r5, pc, #64 @ (adr r5, 260ab4 ) │ │ │ │ + add r5, pc, #80 @ (adr r5, 260ac4 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ cmp r2, r3 │ │ │ │ beq.n 260b6e │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -605850,15 +605850,15 @@ │ │ │ │ ldreq r2, [r7, #0] │ │ │ │ streq.w r2, [r8, r3] │ │ │ │ b.n 260c70 │ │ │ │ ldr r0, [pc, #8] @ (260cc8 ) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - add r2, pc, #944 @ (adr r2, 26107c ) │ │ │ │ + add r2, pc, #960 @ (adr r2, 26108c ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ sub sp, #12 │ │ │ │ @@ -606104,15 +606104,15 @@ │ │ │ │ b.n 260f24 │ │ │ │ mov r2, r7 │ │ │ │ b.n 260eb6 │ │ │ │ ldr r0, [pc, #8] @ (260f54 ) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - add r0, pc, #384 @ (adr r0, 2610d8 ) │ │ │ │ + add r0, pc, #400 @ (adr r0, 2610e8 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #160] @ (261008 ) │ │ │ │ sub sp, #16 │ │ │ │ @@ -606190,15 +606190,15 @@ │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bge.n 2610e0 │ │ │ │ lsls r3, r4, #1 │ │ │ │ bge.n 26105c │ │ │ │ lsls r3, r4, #1 │ │ │ │ - str r4, [sp, #368] @ 0x170 │ │ │ │ + str r4, [sp, #384] @ 0x180 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #20 │ │ │ │ @@ -606452,35 +606452,35 @@ │ │ │ │ mov r0, r9 │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ movs r1, #0 │ │ │ │ b.n 2611d0 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - movs r7, #120 @ 0x78 │ │ │ │ + movs r7, #124 @ 0x7c │ │ │ │ lsls r5, r3, #1 │ │ │ │ - ldr r7, [sp, #520] @ 0x208 │ │ │ │ + ldr r7, [sp, #536] @ 0x218 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r6, #228 @ 0xe4 │ │ │ │ + movs r6, #232 @ 0xe8 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - movs r6, #180 @ 0xb4 │ │ │ │ + movs r6, #184 @ 0xb8 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - ldr r6, [sp, #720] @ 0x2d0 │ │ │ │ + ldr r6, [sp, #736] @ 0x2e0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r4, sp, #456 @ 0x1c8 │ │ │ │ + add r4, sp, #472 @ 0x1d8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r5, [sp, #1000] @ 0x3e8 │ │ │ │ + ldr r5, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r5, #192 @ 0xc0 │ │ │ │ + movs r5, #196 @ 0xc4 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - movs r5, #174 @ 0xae │ │ │ │ + movs r5, #178 @ 0xb2 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - ldr r5, [sp, #696] @ 0x2b8 │ │ │ │ + ldr r5, [sp, #712] @ 0x2c8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ + add r3, sp, #448 @ 0x1c0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #684] @ (2615ec ) │ │ │ │ @@ -606766,15 +606766,15 @@ │ │ │ │ lsls r3, r4, #1 │ │ │ │ bpl.n 26164c │ │ │ │ lsls r3, r4, #1 │ │ │ │ bmi.n 2616e4 │ │ │ │ lsls r3, r4, #1 │ │ │ │ bmi.n 2616b8 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - ldrh r0, [r3, #52] @ 0x34 │ │ │ │ + ldrh r4, [r3, #52] @ 0x34 │ │ │ │ lsls r2, r3, #1 │ │ │ │ bmi.n 261678 │ │ │ │ lsls r3, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ @@ -606878,15 +606878,15 @@ │ │ │ │ blx 11adc │ │ │ │ cmp r6, #0 │ │ │ │ beq.n 2616e2 │ │ │ │ b.n 2616ca │ │ │ │ ldr r0, [pc, #4] @ (261730 ) │ │ │ │ add r0, pc │ │ │ │ bl 12794 │ │ │ │ - ldr r0, [sp, #696] @ 0x2b8 │ │ │ │ + ldr r0, [sp, #712] @ 0x2c8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov fp, r3 │ │ │ │ sub sp, #28 │ │ │ │ @@ -606988,15 +606988,15 @@ │ │ │ │ blx 11adc │ │ │ │ cmp r6, #0 │ │ │ │ beq.n 26180a │ │ │ │ b.n 2617f2 │ │ │ │ ldr r0, [pc, #4] @ (261858 ) │ │ │ │ add r0, pc │ │ │ │ bl 12794 │ │ │ │ - str r7, [sp, #536] @ 0x218 │ │ │ │ + str r7, [sp, #552] @ 0x228 │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ ldrd lr, ip, [r1] │ │ │ │ subs.w r5, ip, lr │ │ │ │ beq.n 2618a0 │ │ │ │ mov r4, r1 │ │ │ │ subs r0, #4 │ │ │ │ @@ -607671,43 +607671,43 @@ │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r6!, {r1, r3, r4, r5} │ │ │ │ lsls r3, r4, #1 │ │ │ │ lsrs r4, r7, #32 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, pc, #152 @ (adr r7, 26203c ) │ │ │ │ + add r7, pc, #168 @ (adr r7, 26204c ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r4, r4, #13 │ │ │ │ movs r0, r0 │ │ │ │ - str r3, [sp, #560] @ 0x230 │ │ │ │ + str r3, [sp, #576] @ 0x240 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r6, pc, #496 @ (adr r6, 2621a0 ) │ │ │ │ + add r6, pc, #512 @ (adr r6, 2621b0 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r0, r0, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [sp, #936] @ 0x3a8 │ │ │ │ + str r2, [sp, #952] @ 0x3b8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r5, pc, #784 @ (adr r5, 2622cc ) │ │ │ │ + add r5, pc, #800 @ (adr r5, 2622dc ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r4, r0, #5 │ │ │ │ movs r0, r0 │ │ │ │ - strh r0, [r6, #16] │ │ │ │ + strh r4, [r6, #16] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r5, pc, #80 @ (adr r5, 262018 ) │ │ │ │ + add r5, pc, #96 @ (adr r5, 262028 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r1, [sp, #584] @ 0x248 │ │ │ │ + str r1, [sp, #600] @ 0x258 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r4, pc, #408 @ (adr r4, 26216c ) │ │ │ │ + add r4, pc, #424 @ (adr r4, 26217c ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsls r4, r2, #25 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [sp, #1016] @ 0x3f8 │ │ │ │ + str r1, [sp, #8] │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldrd r3, r2, [r4, #16] │ │ │ │ movs r1, #1 │ │ │ │ str r1, [r6, #44] @ 0x2c │ │ │ │ movs r1, #7 │ │ │ │ cmp r3, r2 │ │ │ │ str r1, [r6, #28] │ │ │ │ @@ -608027,43 +608027,43 @@ │ │ │ │ cmp r3, r2 │ │ │ │ itt ne │ │ │ │ strne.w r6, [r3], #4 │ │ │ │ strne r3, [r4, #16] │ │ │ │ beq.w 262a0a │ │ │ │ b.n 262394 │ │ │ │ ... │ │ │ │ - add r3, pc, #424 @ (adr r3, 262504 ) │ │ │ │ + add r3, pc, #440 @ (adr r3, 262514 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r6, [r1, #28] │ │ │ │ + ldr r2, [r2, #28] │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsrs r0, r5, #16 │ │ │ │ movs r0, r0 │ │ │ │ - add r2, pc, #784 @ (adr r2, 262678 ) │ │ │ │ + add r2, pc, #800 @ (adr r2, 262688 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r0, [r6, #58] @ 0x3a │ │ │ │ + ldrh r4, [r6, #58] @ 0x3a │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r4, r2, #16 │ │ │ │ movs r0, r0 │ │ │ │ - add r2, pc, #40 @ (adr r2, 26239c ) │ │ │ │ + add r2, pc, #56 @ (adr r2, 2623ac ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r4, r7, #4 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r6, #52] @ 0x34 │ │ │ │ + ldrh r4, [r6, #52] @ 0x34 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r1, pc, #384 @ (adr r1, 262500 ) │ │ │ │ + add r1, pc, #400 @ (adr r1, 262510 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r0, r6, #23 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r4, #48] @ 0x30 │ │ │ │ + ldrh r4, [r4, #48] @ 0x30 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r0, pc, #760 @ (adr r0, 262684 ) │ │ │ │ + add r0, pc, #776 @ (adr r0, 262694 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r3, #19 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, pc, #616 @ (adr r0, 2625fc ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 26260c ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ movs r0, #72 @ 0x48 │ │ │ │ blx 11b1c │ │ │ │ mov sl, r0 │ │ │ │ movs r2, #0 │ │ │ │ add.w r3, fp, #8 │ │ │ │ mov r6, r0 │ │ │ │ @@ -608244,27 +608244,27 @@ │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ bne.w 262aa6 │ │ │ │ add sp, #132 @ 0x84 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r7, [sp, #816] @ 0x330 │ │ │ │ + ldr r7, [sp, #832] @ 0x340 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r2, [r4, #36] @ 0x24 │ │ │ │ + ldrh r6, [r4, #36] @ 0x24 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r4, r1, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [sp, #976] @ 0x3d0 │ │ │ │ + ldr r6, [sp, #992] @ 0x3e0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r7!, {r2, r4, r5, r6, r7} │ │ │ │ + stmia r7!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r4, r3, #2 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r6, r7, #27 │ │ │ │ + lsls r2, r0, #28 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmia r4!, {r7} │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #72 @ 0x48 │ │ │ │ blx 11b1c │ │ │ │ @@ -608554,33 +608554,33 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ - ldr r5, [sp, #560] @ 0x230 │ │ │ │ + ldr r5, [sp, #576] @ 0x240 │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r0, r7, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [sp, #376] @ 0x178 │ │ │ │ + ldr r5, [sp, #392] @ 0x188 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r4, [sp, #784] @ 0x310 │ │ │ │ + ldr r4, [sp, #800] @ 0x320 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [r3, #100] @ 0x64 │ │ │ │ + str r6, [r3, #100] @ 0x64 │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r4, r6, #19 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r2, #29 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r4, [r6, #4] │ │ │ │ + ldrh r0, [r7, #4] │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r4, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r2, #28] │ │ │ │ + ldrh r4, [r2, #28] │ │ │ │ lsls r2, r3, #1 │ │ │ │ add r1, sp, #68 @ 0x44 │ │ │ │ add.w r0, r4, #12 │ │ │ │ str r6, [sp, #68] @ 0x44 │ │ │ │ bl 282988 >::_M_realloc_append(int const&)@@Base+0x18d8> │ │ │ │ ldr r0, [sp, #68] @ 0x44 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -610640,55 +610640,55 @@ │ │ │ │ nop │ │ │ │ @ instruction: 0xb634 │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ setpan #1 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - ldrh r6, [r1, #54] @ 0x36 │ │ │ │ + ldrh r2, [r2, #54] @ 0x36 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r0, [r4, #54] @ 0x36 │ │ │ │ + ldrh r4, [r4, #54] @ 0x36 │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r4, r3, #26 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r4, #8] │ │ │ │ + ldrh r2, [r5, #8] │ │ │ │ lsls r2, r3, #1 │ │ │ │ cbz r0, 263f2a │ │ │ │ lsls r3, r4, #1 │ │ │ │ stmia r7!, {r2, r4, r5} │ │ │ │ lsls r6, r3, #1 │ │ │ │ stmia r6!, {r1, r6} │ │ │ │ lsls r6, r3, #1 │ │ │ │ - strh r6, [r2, #48] @ 0x30 │ │ │ │ + strh r2, [r3, #48] @ 0x30 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmia r4!, {r2, r3, r4, r6, r7} │ │ │ │ lsls r6, r3, #1 │ │ │ │ stmia r4!, {r1, r3, r6} │ │ │ │ lsls r6, r3, #1 │ │ │ │ - ldrh r2, [r4, #8] │ │ │ │ + ldrh r6, [r4, #8] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r4, [r6, #8] │ │ │ │ + ldrh r0, [r7, #8] │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmia r2!, {r3, r6} │ │ │ │ lsls r6, r3, #1 │ │ │ │ - strh r2, [r1, #56] @ 0x38 │ │ │ │ + strh r6, [r1, #56] @ 0x38 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r4, [r3, #56] @ 0x38 │ │ │ │ + strh r0, [r4, #56] @ 0x38 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r0, [r7, #50] @ 0x32 │ │ │ │ + strh r4, [r7, #50] @ 0x32 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r2, [r1, #52] @ 0x34 │ │ │ │ + strh r6, [r1, #52] @ 0x34 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r6, [r2, #4] │ │ │ │ + strh r2, [r3, #4] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r0, [r1, #4] │ │ │ │ + strh r4, [r1, #4] │ │ │ │ lsls r2, r3, #1 │ │ │ │ add r3, sp, #536 @ 0x218 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - strb r0, [r3, #7] │ │ │ │ + strb r4, [r3, #7] │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1568] @ 0x620 │ │ │ │ subw sp, sp, #2460 @ 0x99c │ │ │ │ @@ -611277,15 +611277,15 @@ │ │ │ │ ... │ │ │ │ add r2, sp, #840 @ 0x348 │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r2, sp, #720 @ 0x2d0 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - cmp r3, #10 │ │ │ │ + cmp r3, #14 │ │ │ │ lsls r0, r3, #1 │ │ │ │ beq.w 264f16 │ │ │ │ ldr r7, [r3, #28] │ │ │ │ cmp r7, #0 │ │ │ │ beq.w 265008 │ │ │ │ add.w r8, r4, r7, lsl #5 │ │ │ │ ldr.w r0, [r8, #12] │ │ │ │ @@ -611775,17 +611775,17 @@ │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ pop {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ bls.n 264a84 │ │ │ │ ldrb r7, [r3, #19] │ │ │ │ subs r5, #219 @ 0xdb │ │ │ │ lsrs r0, r5, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r7, #112] @ 0x70 │ │ │ │ + str r6, [r7, #112] @ 0x70 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r6, [r0, #116] @ 0x74 │ │ │ │ + str r2, [r1, #116] @ 0x74 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r3, #32 │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ movs r1, #0 │ │ │ │ str r6, [r4, #92] @ 0x5c │ │ │ │ ldr.w r3, [r2, #132] @ 0x84 │ │ │ │ @@ -613300,51 +613300,51 @@ │ │ │ │ add r3, sp, #248 @ 0xf8 │ │ │ │ mov r6, r8 │ │ │ │ str r3, [sp, #124] @ 0x7c │ │ │ │ add r3, sp, #180 @ 0xb4 │ │ │ │ str r3, [sp, #120] @ 0x78 │ │ │ │ b.n 265c6e │ │ │ │ nop │ │ │ │ - ldrsh r6, [r4, r7] │ │ │ │ + ldrsh r2, [r5, r7] │ │ │ │ lsls r2, r3, #1 │ │ │ │ str r7, [sp, #808] @ 0x328 │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r0, [r4, r1] │ │ │ │ + ldrsh r4, [r4, r1] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r0, r6] │ │ │ │ + ldrb r2, [r1, r6] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r0, [r7, r6] │ │ │ │ + ldrb r4, [r7, r6] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r6, [r1, #68] @ 0x44 │ │ │ │ + ldr r2, [r2, #68] @ 0x44 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r5, r3] │ │ │ │ + ldrb r2, [r6, r3] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsrs r0, r3, #7 │ │ │ │ + lsrs r4, r3, #7 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r0, [r2, r1] │ │ │ │ + ldrb r4, [r2, r1] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r0, [r0, r2] │ │ │ │ + ldrb r4, [r0, r2] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r4, [r7, r1] │ │ │ │ + ldrh r0, [r0, r2] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r6, r4, #29 │ │ │ │ + lsls r2, r5, #29 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r6, [r3, r1] │ │ │ │ + ldrh r2, [r4, r1] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r0, r1, #29 │ │ │ │ + lsls r4, r1, #29 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r6, [r1, r7] │ │ │ │ + ldr r2, [r2, r7] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r0, r7, #26 │ │ │ │ + lsls r4, r7, #26 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r0, [r6, r6] │ │ │ │ + ldr r4, [r6, r6] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r2, r3, #26 │ │ │ │ + lsls r6, r3, #26 │ │ │ │ lsls r0, r3, #1 │ │ │ │ vldr d7, [r3, #152] @ 0x98 │ │ │ │ vneg.f64 d4, d7 │ │ │ │ vcmpe.f64 d4, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bge.n 265ce8 │ │ │ │ ldr r1, [sp, #60] @ 0x3c │ │ │ │ @@ -614253,83 +614253,83 @@ │ │ │ │ subs r1, r1, r0 │ │ │ │ blx 11984 │ │ │ │ b.n 266478 │ │ │ │ ldr r1, [r3, #20] │ │ │ │ subs r1, r1, r0 │ │ │ │ blx 11984 │ │ │ │ b.n 266482 │ │ │ │ - strb r4, [r1, r0] │ │ │ │ + strb r0, [r2, r0] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ + lsls r2, r7, #3 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strh r2, [r3, r1] │ │ │ │ + strh r6, [r3, r1] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - vqadd.u8 q8, q2, │ │ │ │ - strh r0, [r4, r1] │ │ │ │ + vqadd.u8 q8, q4, │ │ │ │ + strh r4, [r4, r1] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r6, [r6, r6] │ │ │ │ + str r2, [r7, r6] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mcr2 0, 5, r0, cr0, cr7, {2} │ │ │ │ - str r0, [r3, r6] │ │ │ │ + mcr2 0, 5, r0, cr4, cr7, {2} │ │ │ │ + str r4, [r3, r6] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mcr2 0, 4, r0, cr2, cr7, {2} │ │ │ │ - str r0, [r7, r3] │ │ │ │ + mcr2 0, 4, r0, cr6, cr7, {2} │ │ │ │ + str r4, [r7, r3] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stc2l 0, cr0, [r2, #348]! @ 0x15c │ │ │ │ - str r6, [r3, r3] │ │ │ │ + stc2l 0, cr0, [r6, #348]! @ 0x15c │ │ │ │ + str r2, [r4, r3] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [r0, r1] │ │ │ │ + str r0, [r1, r1] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stc2 0, cr0, [lr, #-348]! @ 0xfffffea4 │ │ │ │ - str r4, [r3, r0] │ │ │ │ + ldc2 0, cr0, [r2, #-348]! @ 0xfffffea4 │ │ │ │ + str r0, [r4, r0] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stc2 0, cr0, [r6, #-348] @ 0xfffffea4 │ │ │ │ - ldr r7, [pc, #1016] @ (266a08 ) │ │ │ │ + stc2 0, cr0, [sl, #-348] @ 0xfffffea4 │ │ │ │ + str r2, [r0, r0] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stc2l 0, cr0, [r8], #348 @ 0x15c │ │ │ │ - ldr r7, [pc, #872] @ (266980 ) │ │ │ │ + stc2l 0, cr0, [ip], #348 @ 0x15c │ │ │ │ + ldr r7, [pc, #888] @ (266990 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stc2l 0, cr0, [r4], {87} @ 0x57 │ │ │ │ - ldr r7, [pc, #752] @ (266910 ) │ │ │ │ + stc2l 0, cr0, [r8], {87} @ 0x57 │ │ │ │ + ldr r7, [pc, #768] @ (266920 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stc2 0, cr0, [r6], #348 @ 0x15c │ │ │ │ + stc2 0, cr0, [sl], #348 @ 0x15c │ │ │ │ ldrh r6, [r1, #0] │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r7, [pc, #128] @ (2666b0 ) │ │ │ │ + ldr r7, [pc, #144] @ (2666c0 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stc2 0, cr0, [ip], {87} @ 0x57 │ │ │ │ - ldr r7, [pc, #16] @ (266648 ) │ │ │ │ + ldc2 0, cr0, [r0], {87} @ 0x57 │ │ │ │ + ldr r7, [pc, #32] @ (266658 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xfbf00057 │ │ │ │ - ldr r6, [pc, #928] @ (2669e0 ) │ │ │ │ + @ instruction: 0xfbf40057 │ │ │ │ + ldr r6, [pc, #944] @ (2669f0 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xfbd40057 │ │ │ │ + @ instruction: 0xfbd80057 │ │ │ │ strh r6, [r0, #54] @ 0x36 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - asrs r4, r6 │ │ │ │ + asrs r0, r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ strh r6, [r4, #52] @ 0x34 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - asrs r4, r2 │ │ │ │ + asrs r0, r3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ strh r6, [r1, #50] @ 0x32 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - lsls r4, r7 │ │ │ │ + lsrs r0, r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ strh r6, [r5, #48] @ 0x30 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - lsls r4, r5 │ │ │ │ + lsls r0, r6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ strh r6, [r0, #44] @ 0x2c │ │ │ │ lsls r3, r4, #1 │ │ │ │ strh r4, [r5, #40] @ 0x28 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - subs r7, #154 @ 0x9a │ │ │ │ + subs r7, #158 @ 0x9e │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r2, [pc, #420] @ (266828 ) │ │ │ │ sub sp, #68 @ 0x44 │ │ │ │ @@ -614499,24 +614499,24 @@ │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ strh r4, [r0, #28] │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [pc, #72] @ (26687c ) │ │ │ │ + ldr r3, [pc, #88] @ (26688c ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ strh r2, [r5, #18] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - ldr r1, [pc, #696] @ (266af4 ) │ │ │ │ + ldr r1, [pc, #712] @ (266b04 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xf69a0057 │ │ │ │ - ldr r1, [pc, #440] @ (2669fc ) │ │ │ │ + @ instruction: 0xf69e0057 │ │ │ │ + ldr r1, [pc, #456] @ (266a0c ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xf65a0057 │ │ │ │ + @ instruction: 0xf65e0057 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3456] @ 0xd80 │ │ │ │ ldr r5, [pc, #360] @ (2669c4 ) │ │ │ │ sub.w sp, sp, #604 @ 0x25c │ │ │ │ ldr r4, [pc, #360] @ (2669c8 ) │ │ │ │ @@ -615444,165 +615444,165 @@ │ │ │ │ subs r7, #74 @ 0x4a │ │ │ │ strh r2, [r1, #0] │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r0, [r6, #31] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - ldr r0, [pc, #400] @ (2673e8 ) │ │ │ │ + ldr r0, [pc, #416] @ (2673f8 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - blx r9 │ │ │ │ + blxns r9 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r2, r0 │ │ │ │ + mov r6, r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xf2ec0057 │ │ │ │ + @ instruction: 0xf2f00057 │ │ │ │ ldrb r0, [r4, #25] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - muls r0, r7 │ │ │ │ + muls r4, r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ @ instruction: 0xfa67ffff │ │ │ │ - bxns r1 │ │ │ │ + bx r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov ip, fp │ │ │ │ + mov r8, ip │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cmp r0, r6 │ │ │ │ + cmp r4, r6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xf21a0057 │ │ │ │ + @ instruction: 0xf21e0057 │ │ │ │ lsrs r7, r5, #5 │ │ │ │ movs r0, r0 │ │ │ │ str r5, [sp, #548] @ 0x224 │ │ │ │ - vsri.64 d20, d0, #1 │ │ │ │ + vsri.64 d20, d4, #1 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - sbcs.w r0, sl, #87 @ 0x57 │ │ │ │ - add r2, lr │ │ │ │ + sbcs.w r0, lr, #87 @ 0x57 │ │ │ │ + add r6, lr │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adcs.w r0, ip, #87 @ 0x57 │ │ │ │ + sbc.w r0, r0, #87 @ 0x57 │ │ │ │ str r5, [sp, #28] │ │ │ │ - vsli.64 q10, q13, #63 @ 0x3f │ │ │ │ + vsli.64 q10, q15, #63 @ 0x3f │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r0, r6 │ │ │ │ + mov r4, r6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r0, r2 │ │ │ │ + add r4, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xf0fa0057 │ │ │ │ - mvns r2, r6 │ │ │ │ + @ instruction: 0xf0fe0057 │ │ │ │ + mvns r6, r6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xf0dc0057 │ │ │ │ - cmp lr, fp │ │ │ │ + @ instruction: 0xf0e00057 │ │ │ │ + cmp sl, ip │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r6, r2 │ │ │ │ + mov r2, r3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bics r0, r4 │ │ │ │ + bics r4, r4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - eor.w r0, sl, #87 @ 0x57 │ │ │ │ - cmp sl, pc │ │ │ │ + eor.w r0, lr, #87 @ 0x57 │ │ │ │ + cmp lr, pc │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r0, r9 │ │ │ │ + mov r4, r9 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - muls r2, r2 │ │ │ │ + muls r6, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bics.w r0, ip, #87 @ 0x57 │ │ │ │ - mov r2, r2 │ │ │ │ + orr.w r0, r0, #87 @ 0x57 │ │ │ │ + mov r6, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r6, r7 │ │ │ │ + mov r2, r8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - orrs r2, r0 │ │ │ │ + orrs r6, r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - vshr.s32 q8, , #20 │ │ │ │ - cmn r4, r4 │ │ │ │ + vshr.s32 q8, , #16 │ │ │ │ + cmn r0, r5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - vshr.s8 q8, , #4 │ │ │ │ - mov r0, r0 │ │ │ │ + vshr.s16 q8, , #16 │ │ │ │ + mov r4, r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r6, fp │ │ │ │ + mov r2, ip │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cmp r4, r2 │ │ │ │ + cmp r0, r3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - vqadd.s64 q8, q7, │ │ │ │ - mov r4, r7 │ │ │ │ + vmov.i32 q0, #39 @ 0x00000027 │ │ │ │ + mov r0, r8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov ip, r8 │ │ │ │ + mov r8, r9 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - negs r0, r1 │ │ │ │ + negs r4, r1 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - vqadd.s64 q0, q2, │ │ │ │ - mov sl, r4 │ │ │ │ + vqadd.s64 q0, q4, │ │ │ │ + mov lr, r4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov lr, r9 │ │ │ │ + mov sl, sl │ │ │ │ lsls r2, r3, #1 │ │ │ │ - tst r2, r0 │ │ │ │ + tst r6, r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mcr 0, 7, r0, cr14, cr7, {2} │ │ │ │ + mrc 0, 7, r0, cr2, cr7, {2} │ │ │ │ ldrb r6, [r7, #9] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - mov sl, r2 │ │ │ │ + mov lr, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov sl, ip │ │ │ │ + mov lr, ip │ │ │ │ lsls r2, r3, #1 │ │ │ │ - sbcs r2, r3 │ │ │ │ + sbcs r6, r3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mcr 0, 4, r0, cr6, cr7, {2} │ │ │ │ - mov sl, r7 │ │ │ │ + mcr 0, 4, r0, cr10, cr7, {2} │ │ │ │ + mov lr, r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r8, sp │ │ │ │ + mov ip, sp │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adcs r4, r2 │ │ │ │ + adcs r0, r3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mcr 0, 2, r0, cr0, cr7, {2} │ │ │ │ - mov ip, r9 │ │ │ │ + mcr 0, 2, r0, cr4, cr7, {2} │ │ │ │ + mov r8, sl │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov lr, lr │ │ │ │ + mov sl, pc │ │ │ │ lsls r2, r3, #1 │ │ │ │ - asrs r6, r1 │ │ │ │ + asrs r2, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldcl 0, cr0, [sl, #348]! @ 0x15c │ │ │ │ - mov lr, sl │ │ │ │ + ldcl 0, cr0, [lr, #348]! @ 0x15c │ │ │ │ + mov sl, fp │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bx r0 │ │ │ │ + bxns r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsrs r0, r1 │ │ │ │ + lsrs r4, r1 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldc 0, cr0, [r4, #348]! @ 0x15c │ │ │ │ + ldc 0, cr0, [r8, #348]! @ 0x15c │ │ │ │ bx r5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov sl, r9 │ │ │ │ + mov lr, r9 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - eors r4, r7 │ │ │ │ + lsls r0, r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stcl 0, cr0, [r8, #-348]! @ 0xfffffea4 │ │ │ │ + stcl 0, cr0, [ip, #-348]! @ 0xfffffea4 │ │ │ │ bx r1 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bx sl │ │ │ │ + bx fp │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ands r4, r6 │ │ │ │ + ands r0, r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stc 0, cr0, [r0, #-348]! @ 0xfffffea4 │ │ │ │ - bxns r6 │ │ │ │ + stc 0, cr0, [r4, #-348]! @ 0xfffffea4 │ │ │ │ + bx r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bx pc │ │ │ │ + @ instruction: 0x4782 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r7, #236 @ 0xec │ │ │ │ + subs r7, #240 @ 0xf0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldcl 0, cr0, [r8], {87} @ 0x57 │ │ │ │ - bx fp │ │ │ │ + ldcl 0, cr0, [ip], {87} @ 0x57 │ │ │ │ + bx ip │ │ │ │ lsls r2, r3, #1 │ │ │ │ - blxns r4 │ │ │ │ + blx r5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r7, #176 @ 0xb0 │ │ │ │ + subs r7, #180 @ 0xb4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldc 0, cr0, [ip], {87} @ 0x57 │ │ │ │ - @ instruction: 0x4792 │ │ │ │ + stc 0, cr0, [r0], #348 @ 0x15c │ │ │ │ + @ instruction: 0x4796 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - blxns fp │ │ │ │ + blx ip │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r7, #114 @ 0x72 │ │ │ │ + subs r7, #118 @ 0x76 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mrrc 0, 5, r0, lr, cr7 │ │ │ │ + stcl 0, cr0, [r2], #-348 @ 0xfffffea4 │ │ │ │ ldr r2, [pc, #500] @ (2675ac ) │ │ │ │ movs r3, #0 │ │ │ │ ldr r1, [pc, #500] @ (2675b0 ) │ │ │ │ strd r0, r0, [sp] │ │ │ │ add r2, pc │ │ │ │ strd r3, r3, [sp, #8] │ │ │ │ add r1, pc │ │ │ │ @@ -615787,69 +615787,69 @@ │ │ │ │ blx 11310 │ │ │ │ mov r0, r5 │ │ │ │ blx 11e9c , std::allocator >::_M_dispose()@plt> │ │ │ │ b.n 26755e │ │ │ │ ldr r1, [r4, #12] │ │ │ │ blx 11984 │ │ │ │ b.n 266f8a │ │ │ │ - mov r2, r4 │ │ │ │ + mov r6, r4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r4, ip │ │ │ │ + mov r0, sp │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r5, #148 @ 0x94 │ │ │ │ + subs r5, #152 @ 0x98 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - eor.w r0, r0, r7, lsr #1 │ │ │ │ - mov r4, r9 │ │ │ │ + eor.w r0, r4, r7, lsr #1 │ │ │ │ + mov r0, sl │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov lr, r2 │ │ │ │ + mov sl, r3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r5, #86 @ 0x56 │ │ │ │ + subs r5, #90 @ 0x5a │ │ │ │ lsls r2, r3, #1 │ │ │ │ - orr.w r0, r2, r7, lsr #1 │ │ │ │ - mov r6, pc │ │ │ │ + orr.w r0, r6, r7, lsr #1 │ │ │ │ + mov sl, r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - nop @ (mov r8, r8) │ │ │ │ + mov ip, r8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r5, #24 │ │ │ │ + subs r5, #28 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - and.w r0, r4, r7, lsr #1 │ │ │ │ - mov sl, r5 │ │ │ │ + and.w r0, r8, r7, lsr #1 │ │ │ │ + mov lr, r5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov ip, sp │ │ │ │ + mov r8, lr │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r4, #218 @ 0xda │ │ │ │ + subs r4, #222 @ 0xde │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strd r0, r0, [r6, #348] @ 0x15c │ │ │ │ - add r6, sp, #136 @ 0x88 │ │ │ │ + strd r0, r0, [sl, #348] @ 0x15c │ │ │ │ + add r6, sp, #152 @ 0x98 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - mov sl, sl │ │ │ │ + mov lr, sl │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bx r4 │ │ │ │ + bx r5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r4, #152 @ 0x98 │ │ │ │ + subs r4, #156 @ 0x9c │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xe9840057 │ │ │ │ + @ instruction: 0xe9880057 │ │ │ │ bx fp │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov lr, lr │ │ │ │ + mov sl, pc │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r4, #82 @ 0x52 │ │ │ │ + subs r4, #86 @ 0x56 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldmdb lr!, {r0, r1, r2, r4, r6} │ │ │ │ + strd r0, r0, [r2, #-348] @ 0x15c │ │ │ │ strb r4, [r2, #19] │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r7, #16 │ │ │ │ + cmp r7, #20 │ │ │ │ lsls r2, r3, #1 │ │ │ │ strb r4, [r4, #18] │ │ │ │ lsls r3, r4, #1 │ │ │ │ strb r2, [r1, #18] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - cmp r6, #198 @ 0xc6 │ │ │ │ + cmp r6, #202 @ 0xca │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2669e4 │ │ │ │ @@ -615870,17 +615870,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - subs r3, #32 │ │ │ │ + subs r3, #36 @ 0x24 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xe80c0057 │ │ │ │ + @ instruction: 0xe8100057 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr r5, [pc, #924] @ (267a28 ) │ │ │ │ sub sp, #76 @ 0x4c │ │ │ │ @@ -617236,23 +617236,23 @@ │ │ │ │ nop │ │ │ │ str r4, [r0, #60] @ 0x3c │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r6, [r3, #56] @ 0x38 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - adds r5, #238 @ 0xee │ │ │ │ + adds r5, #242 @ 0xf2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r4, r3, #18 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r2, #15 │ │ │ │ movs r0, r0 │ │ │ │ - adds r5, #248 @ 0xf8 │ │ │ │ + adds r5, #252 @ 0xfc │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r6, #38 @ 0x26 │ │ │ │ + adds r6, #42 @ 0x2a │ │ │ │ lsls r2, r3, #1 │ │ │ │ str r6, [r6, #48] @ 0x30 │ │ │ │ lsls r3, r4, #1 │ │ │ │ lsls r4, r7, #27 │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r1, #15 │ │ │ │ movs r0, r0 │ │ │ │ @@ -617718,15 +617718,15 @@ │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ ldrb r0, [r5, r6] │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, r5, r0 │ │ │ │ + adds r6, r5, r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3912] @ 0xf48 │ │ │ │ ldr.w r5, [pc, #1032] @ 2690a8 │ │ │ │ sub sp, #148 @ 0x94 │ │ │ │ @@ -620440,15 +620440,15 @@ │ │ │ │ lsls r3, r4, #1 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ cbz r0, 26abde │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ (26abe4 ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ - lsls r0, r3, #13 │ │ │ │ + lsls r4, r3, #13 │ │ │ │ lsls r2, r3, #1 │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ @@ -623401,15 +623401,15 @@ │ │ │ │ cmp r3, r5 │ │ │ │ bne.n 26ca34 │ │ │ │ b.n 26c9e6 │ │ │ │ ldr r0, [pc, #8] @ (26ca4c ) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - movt r0, #89 @ 0x59 │ │ │ │ + movt r0, #16473 @ 0x4059 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldrd r4, r5, [r0, #68] @ 0x44 │ │ │ │ sub sp, #12 │ │ │ │ ldr r3, [r1, #104] @ 0x68 │ │ │ │ @@ -623499,15 +623499,15 @@ │ │ │ │ cmp r3, r5 │ │ │ │ bne.n 26cb40 │ │ │ │ b.n 26caf2 │ │ │ │ ldr r0, [pc, #8] @ (26cb58 ) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - subs.w r0, r4, #89 @ 0x59 │ │ │ │ + subs.w r0, r8, #89 @ 0x59 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #56] @ (26cba4 ) │ │ │ │ mov r4, r0 │ │ │ │ ldr r2, [pc, #56] @ (26cba8 ) │ │ │ │ @@ -625055,17 +625055,17 @@ │ │ │ │ add r1, pc │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ ldr.w r3, [r4, #352] @ 0x160 │ │ │ │ mov.w r2, #4294967295 @ 0xffffffff │ │ │ │ str.w r2, [r3, r5, lsl #2] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - b.n 26def8 │ │ │ │ + b.n 26df00 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - mcr 0, 3, r0, cr6, cr10, {2} │ │ │ │ + mcr 0, 3, r0, cr10, cr10, {2} │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #52] @ (26dbf4 ) │ │ │ │ @@ -625082,17 +625082,17 @@ │ │ │ │ add r1, pc │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ ldr.w r3, [r4, #364] @ 0x16c │ │ │ │ mov.w r2, #4294967295 @ 0xffffffff │ │ │ │ str.w r2, [r3, r5, lsl #2] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - b.n 26dea8 │ │ │ │ + b.n 26deb0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - mrc 0, 0, r0, cr6, cr10, {2} │ │ │ │ + mrc 0, 0, r0, cr10, cr10, {2} │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ cbz r0, 26dc18 │ │ │ │ @@ -626442,25 +626442,25 @@ │ │ │ │ add r4, r3 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ bic.w r3, r3, #260 @ 0x104 │ │ │ │ orr.w r3, r3, #4 │ │ │ │ str r3, [r4, #12] │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ nop │ │ │ │ - bcs.n 26ebcc │ │ │ │ + bcs.n 26ebd4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r2, #250 @ 0xfa │ │ │ │ + adds r2, #254 @ 0xfe │ │ │ │ lsls r4, r3, #1 │ │ │ │ - strh r6, [r6, #52] @ 0x34 │ │ │ │ + strh r2, [r7, #52] @ 0x34 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bcs.n 26ebe8 │ │ │ │ + bcs.n 26ebf0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - udf #150 @ 0x96 │ │ │ │ + udf #154 @ 0x9a │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r4, [r0, #40] @ 0x28 │ │ │ │ + ldrh r0, [r1, #40] @ 0x28 │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [pc, #340] @ (26ed24 ) │ │ │ │ mov r5, r0 │ │ │ │ @@ -626918,43 +626918,43 @@ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r2, r5 │ │ │ │ bne.n 26efb2 │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop │ │ │ │ - ldmia r6!, {r2, r3, r7} │ │ │ │ + ldmia r6!, {r4, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r7!, {r1, r3, r4, r6} │ │ │ │ + ldmia r7!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r6!, {r2, r7} │ │ │ │ + ldmia r6!, {r3, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r6, {r2, r5, r6} │ │ │ │ + ldmia r6, {r3, r5, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r7!, {r1, r2, r3, r5} │ │ │ │ + ldmia r7!, {r1, r4, r5} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r6, {r1, r2, r6} │ │ │ │ + ldmia r6, {r1, r3, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r6!, {r1, r2, r4, r5} │ │ │ │ + ldmia r6!, {r1, r3, r4, r5} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r6!, {r3, r4, r5} │ │ │ │ + ldmia r6!, {r2, r3, r4, r5} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [pc, #296] @ (26f1f4 ) │ │ │ │ + ldr r0, [pc, #312] @ (26f204 ) │ │ │ │ lsls r4, r3, #1 │ │ │ │ - bge.n 26f174 │ │ │ │ + bge.n 26f17c │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldmia r5, {r1, r2, r4, r5, r6} │ │ │ │ + ldmia r5, {r1, r3, r4, r5, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r5!, {r1, r2, r6} │ │ │ │ + ldmia r5!, {r1, r3, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r5!, {r6} │ │ │ │ + ldmia r5!, {r2, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ bx fp │ │ │ │ lsls r4, r3, #1 │ │ │ │ - bls.n 26f1a8 │ │ │ │ + bls.n 26f1b0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r7, [r0, #64] @ 0x40 │ │ │ │ mov r9, r0 │ │ │ │ @@ -628413,33 +628413,33 @@ │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 270178 │ │ │ │ mov r1, r8 │ │ │ │ movs r2, #1 │ │ │ │ mov r0, r4 │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 2701dc │ │ │ │ - pop {r5, r6} │ │ │ │ + pop {r2, r5, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - pop {r1, r2, r3, r5, r6, r7} │ │ │ │ + pop {r1, r4, r5, r6, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - pop {r2} │ │ │ │ + pop {r3} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - pop {r2, r4} │ │ │ │ + pop {r3, r4} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r6, 2702a0 │ │ │ │ + cbnz r2, 2702a2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r2, 2702a0 │ │ │ │ + cbnz r6, 2702a0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - pop {r4, r7} │ │ │ │ + pop {r2, r4, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r0, 270298 │ │ │ │ + cbnz r4, 270298 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r6, 27029e │ │ │ │ + cbnz r2, 2702a0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r4, 27029c │ │ │ │ + cbnz r0, 27029e │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldrd fp, r3, [r0, #8] │ │ │ │ sub sp, #20 │ │ │ │ @@ -630043,39 +630043,39 @@ │ │ │ │ add r1, pc │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ strd r3, r3, [r4, #436] @ 0x1b4 │ │ │ │ b.n 271432 │ │ │ │ movs r5, #0 │ │ │ │ b.n 2713ea │ │ │ │ - add r2, sp, #848 @ 0x350 │ │ │ │ + add r2, sp, #864 @ 0x360 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r4, #232 @ 0xe8 │ │ │ │ + movs r4, #236 @ 0xec │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r2, sp, #704 @ 0x2c0 │ │ │ │ + add r2, sp, #720 @ 0x2d0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r2, #190 @ 0xbe │ │ │ │ + subs r2, #194 @ 0xc2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r1, sp, #720 @ 0x2d0 │ │ │ │ + add r1, sp, #736 @ 0x2e0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - rors r4, r2 │ │ │ │ + rors r0, r3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r0, sp, #864 @ 0x360 │ │ │ │ + add r0, sp, #880 @ 0x370 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - push {r3, r4, r7, lr} │ │ │ │ + push {r2, r3, r4, r7, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [sp, #920] @ 0x398 │ │ │ │ + ldr r2, [sp, #936] @ 0x3a8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r2, #198 @ 0xc6 │ │ │ │ + movs r2, #202 @ 0xca │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r0, sp, #632 @ 0x278 │ │ │ │ + add r0, sp, #648 @ 0x288 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r0, sp, #576 @ 0x240 │ │ │ │ + add r0, sp, #592 @ 0x250 │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ ldr.w r4, [r0, #492] @ 0x1ec │ │ │ │ @@ -630326,39 +630326,39 @@ │ │ │ │ add r1, pc │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ strd r3, r3, [r4, #436] @ 0x1b4 │ │ │ │ b.n 271746 │ │ │ │ movs r5, #0 │ │ │ │ b.n 2716fe │ │ │ │ - add r7, pc, #816 @ (adr r7, 271b68 ) │ │ │ │ + add r7, pc, #832 @ (adr r7, 271b78 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r1, #226 @ 0xe2 │ │ │ │ + movs r1, #230 @ 0xe6 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r7, pc, #680 @ (adr r7, 271ae8 ) │ │ │ │ + add r7, pc, #696 @ (adr r7, 271af8 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r7, #180 @ 0xb4 │ │ │ │ + adds r7, #184 @ 0xb8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r6, pc, #640 @ (adr r6, 271ac8 ) │ │ │ │ + add r6, pc, #656 @ (adr r6, 271ad8 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #192 @ 0xc0 │ │ │ │ + subs r6, #196 @ 0xc4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r6, pc, #416 @ (adr r6, 2719f0 ) │ │ │ │ + add r6, pc, #432 @ (adr r6, 271a00 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, pc, #784 @ (adr r5, 271b64 ) │ │ │ │ + add r5, pc, #800 @ (adr r5, 271b74 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - uxth r4, r0 │ │ │ │ + uxth r0, r1 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r7, [sp, #920] @ 0x398 │ │ │ │ + str r7, [sp, #936] @ 0x3a8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, r0, #7 │ │ │ │ + subs r2, r1, #7 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r5, pc, #632 @ (adr r5, 271adc ) │ │ │ │ + add r5, pc, #648 @ (adr r5, 271aec ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, pc, #576 @ (adr r5, 271aa8 ) │ │ │ │ + add r5, pc, #592 @ (adr r5, 271ab8 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ ldr.w r3, [r0, #320] @ 0x140 │ │ │ │ adds r3, #2 │ │ │ │ beq.n 27191a │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -630447,35 +630447,35 @@ │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 2718dc │ │ │ │ movs r2, #4 │ │ │ │ mov r1, r3 │ │ │ │ add.w r0, r4, #40 @ 0x28 │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 2718dc │ │ │ │ - add r5, pc, #232 @ (adr r5, 271a54 ) │ │ │ │ + add r5, pc, #248 @ (adr r5, 271a64 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r6, [r5, r0] │ │ │ │ + ldrsh r2, [r6, r0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xb6d8 │ │ │ │ + @ instruction: 0xb6dc │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, pc, #72 @ (adr r5, 2719c0 ) │ │ │ │ + add r5, pc, #88 @ (adr r5, 2719d0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, pc, #24 @ (adr r5, 271994 ) │ │ │ │ + add r5, pc, #40 @ (adr r5, 2719a4 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbz r0, 271984 │ │ │ │ + cbz r4, 271984 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r5, pc, #24 @ (adr r5, 27199c ) │ │ │ │ + add r5, pc, #40 @ (adr r5, 2719ac ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, pc, #888 @ (adr r4, 271d00 ) │ │ │ │ + add r4, pc, #904 @ (adr r4, 271d10 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, pc, #704 @ (adr r4, 271c4c ) │ │ │ │ + add r4, pc, #720 @ (adr r4, 271c5c ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, r0, #2 │ │ │ │ + subs r2, r1, #2 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r4, pc, #616 @ (adr r4, 271bfc ) │ │ │ │ + add r4, pc, #632 @ (adr r4, 271c0c ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r5, r0 │ │ │ │ ldr.w lr, [r3] │ │ │ │ vpush {d8} │ │ │ │ @@ -634209,44 +634209,44 @@ │ │ │ │ blx 116cc │ │ │ │ b.n 274540 │ │ │ │ movs r2, #4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 274540 │ │ │ │ - strb r4, [r4, #26] │ │ │ │ + strb r0, [r5, #26] │ │ │ │ lsls r5, r3, #1 │ │ │ │ - bfi r0, ip, #1, #27 │ │ │ │ - ldrb r4, [r6, #4] │ │ │ │ + @ instruction: 0xf370005b │ │ │ │ + ldrb r0, [r7, #4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r6, [r5, #40] @ 0x28 │ │ │ │ + strh r2, [r6, #40] @ 0x28 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r1, #238 @ 0xee │ │ │ │ + adds r1, #242 @ 0xf2 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r4, [r5, #3] │ │ │ │ + ldrb r0, [r6, #3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r0, [r2, #20] │ │ │ │ + ldrh r4, [r2, #20] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r4, [r1, #3] │ │ │ │ + ldrb r0, [r2, #3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r4, [r0, #3] │ │ │ │ + ldrb r0, [r1, #3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r7, sp, #920 @ 0x398 │ │ │ │ + add r7, sp, #936 @ 0x3a8 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r6, [r6, #2] │ │ │ │ + ldrb r2, [r7, #2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r6, [r5, #36] @ 0x24 │ │ │ │ + strh r2, [r6, #36] @ 0x24 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r4, #2] │ │ │ │ + ldrb r2, [r5, #2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r6, [r7, #1] │ │ │ │ + ldrb r2, [r0, #2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r4, [r2, #1] │ │ │ │ + ldrb r0, [r3, #1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xf228005b │ │ │ │ + @ instruction: 0xf22c005b │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [r0, #96] @ 0x60 │ │ │ │ mov r7, r0 │ │ │ │ ldr r4, [r0, #80] @ 0x50 │ │ │ │ @@ -635289,39 +635289,39 @@ │ │ │ │ add.w r0, r4, #40 @ 0x28 │ │ │ │ add r1, pc │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 2750be │ │ │ │ nop │ │ │ │ ldr r1, [sp, #952] @ 0x3b8 │ │ │ │ lsls r2, r4, #1 │ │ │ │ - ldr r4, [r1, #92] @ 0x5c │ │ │ │ + ldr r0, [r2, #92] @ 0x5c │ │ │ │ lsls r1, r3, #1 │ │ │ │ lsrs r0, r3, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [r2, #84] @ 0x54 │ │ │ │ + ldr r0, [r3, #84] @ 0x54 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r6, #74 @ 0x4a │ │ │ │ + movs r6, #78 @ 0x4e │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r4, [r6, #27] │ │ │ │ + ldrb r0, [r7, #27] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [r5, #80] @ 0x50 │ │ │ │ + ldr r2, [r6, #80] @ 0x50 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r6, [r5, #4] │ │ │ │ + ldrb r2, [r6, #4] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r4, [r4, #80] @ 0x50 │ │ │ │ + ldr r0, [r5, #80] @ 0x50 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [r7, #76] @ 0x4c │ │ │ │ + ldr r6, [r7, #76] @ 0x4c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [r3, #76] @ 0x4c │ │ │ │ + ldr r0, [r4, #76] @ 0x4c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [r6, #72] @ 0x48 │ │ │ │ + ldr r0, [r7, #72] @ 0x48 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - b.n 274ea0 │ │ │ │ + b.n 274ea8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r6, [r1, #72] @ 0x48 │ │ │ │ + ldr r2, [r2, #72] @ 0x48 │ │ │ │ lsls r1, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [pc, #372] @ (275314 ) │ │ │ │ sub sp, #12 │ │ │ │ @@ -635469,45 +635469,45 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 27528c │ │ │ │ nop │ │ │ │ ldr r0, [sp, #408] @ 0x198 │ │ │ │ lsls r2, r4, #1 │ │ │ │ - ldr r0, [r0, #60] @ 0x3c │ │ │ │ + ldr r4, [r0, #60] @ 0x3c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [r4, #68] @ 0x44 │ │ │ │ + ldr r4, [r4, #68] @ 0x44 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [r2, #64] @ 0x40 │ │ │ │ + ldr r6, [r2, #64] @ 0x40 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [r6, #60] @ 0x3c │ │ │ │ + ldr r4, [r6, #60] @ 0x3c │ │ │ │ lsls r1, r3, #1 │ │ │ │ lsrs r0, r3, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [r7, #52] @ 0x34 │ │ │ │ + ldr r6, [r7, #52] @ 0x34 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r4, #124 @ 0x7c │ │ │ │ + movs r4, #128 @ 0x80 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r2, [r4, #20] │ │ │ │ + ldrb r6, [r4, #20] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [r3, #52] @ 0x34 │ │ │ │ + ldr r2, [r4, #52] @ 0x34 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [r2, #52] @ 0x34 │ │ │ │ + ldr r2, [r3, #52] @ 0x34 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r2, [r4, #29] │ │ │ │ + strb r6, [r4, #29] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [r3, #52] @ 0x34 │ │ │ │ + ldr r6, [r3, #52] @ 0x34 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [r6, #48] @ 0x30 │ │ │ │ + ldr r0, [r7, #48] @ 0x30 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [r4, #48] @ 0x30 │ │ │ │ + ldr r6, [r4, #48] @ 0x30 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [r7, #44] @ 0x2c │ │ │ │ + ldr r0, [r0, #48] @ 0x30 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - b.n 274d00 │ │ │ │ + b.n 274d08 │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr.w r3, [r0, #148] @ 0x94 │ │ │ │ add.w r2, r1, #31 │ │ │ │ @@ -636449,45 +636449,45 @@ │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r1, #44] @ 0x2c │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r4, r4, #10 │ │ │ │ movs r0, r0 │ │ │ │ - strh r0, [r5, r2] │ │ │ │ + strh r4, [r5, r2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bge.n 275ddc │ │ │ │ + bge.n 275de4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - str r0, [r4, #4] │ │ │ │ + str r4, [r4, #4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r2, [r2, #4] │ │ │ │ + str r6, [r2, #4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r4, [r0, #4] │ │ │ │ + str r0, [r1, #4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r6, [r3, r6] │ │ │ │ + ldrsh r2, [r4, r6] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [r3, #68] @ 0x44 │ │ │ │ + ldr r2, [r4, #68] @ 0x44 │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldrh r0, [r4, #34] @ 0x22 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsrs r0, r3, #25 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [r1, r7] │ │ │ │ + str r0, [r2, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bls.n 275e48 │ │ │ │ + bls.n 275e50 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrsh r4, [r0, r6] │ │ │ │ + ldrsh r0, [r1, r6] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r6, [r6, r5] │ │ │ │ + ldrsh r2, [r7, r5] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r4, [r5, r5] │ │ │ │ + ldrsh r0, [r6, r5] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r2, [r0, r3] │ │ │ │ + ldrsh r6, [r0, r3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [r0, #56] @ 0x38 │ │ │ │ + ldr r4, [r0, #56] @ 0x38 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r5, [pc, #500] @ (27610c ) │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ @@ -636686,31 +636686,31 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ b.n 2760e8 │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ ldrh r0, [r6, #22] │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r2, [r7, r6] │ │ │ │ + ldrb r6, [r7, r6] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r4, [r0, r2] │ │ │ │ + ldrsh r0, [r1, r2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r4, [r3, r6] │ │ │ │ + ldrb r0, [r4, r6] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r0, [r6, r6] │ │ │ │ + ldrb r4, [r6, r6] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r2, [r0, r6] │ │ │ │ + ldrb r6, [r0, r6] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r0, [r7, r5] │ │ │ │ + ldrb r4, [r7, r5] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bvc.n 27606c │ │ │ │ + bvc.n 276074 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrb r4, [r1, r5] │ │ │ │ + ldrb r0, [r2, r5] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [r4, #24] │ │ │ │ + ldr r0, [r5, #24] │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldrh r6, [r2, #12] │ │ │ │ lsls r2, r4, #1 │ │ │ │ ldrh r2, [r3, #8] │ │ │ │ lsls r2, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -637007,41 +637007,41 @@ │ │ │ │ mov r9, r2 │ │ │ │ b.n 27643c │ │ │ │ ldr.w r2, [r4, #352] @ 0x160 │ │ │ │ ldr.w r2, [r2, r6, lsl #2] │ │ │ │ str r2, [sp, #0] │ │ │ │ b.n 27631a │ │ │ │ nop │ │ │ │ - ldrh r0, [r7, r4] │ │ │ │ + ldrh r4, [r7, r4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r6, [r4, #124] @ 0x7c │ │ │ │ + str r2, [r5, #124] @ 0x7c │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r4, [r6, r3] │ │ │ │ + ldrh r0, [r7, r3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r0, [r4, #120] @ 0x78 │ │ │ │ + str r4, [r4, #120] @ 0x78 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r2, [r1, r4] │ │ │ │ + ldrh r6, [r1, r4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [pc, #600] @ (276734 ) │ │ │ │ + ldr r4, [pc, #616] @ (276744 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bmi.n 2765dc │ │ │ │ + bmi.n 2763e4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrh r0, [r4, r3] │ │ │ │ + ldrh r4, [r4, r3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r0, [r2, r3] │ │ │ │ + ldrh r4, [r2, r3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [r5, r7] │ │ │ │ + ldr r4, [r5, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [pc, #464] @ (2766c0 ) │ │ │ │ + ldr r3, [pc, #480] @ (2766d0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bcc.n 2765ac │ │ │ │ + bcc.n 2765b4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r6, [r7, r6] │ │ │ │ + ldr r2, [r0, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [r5, r6] │ │ │ │ + ldr r2, [r6, r6] │ │ │ │ lsls r1, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ sub sp, #12 │ │ │ │ @@ -637131,17 +637131,17 @@ │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ ldr r0, [pc, #12] @ (2765f4 ) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ ldr r0, [pc, #8] @ (2765f8 ) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - ldr r1, [pc, #584] @ (276840 ) │ │ │ │ + ldr r1, [pc, #600] @ (276850 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #162 @ 0xa2 │ │ │ │ + subs r6, #166 @ 0xa6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -637652,91 +637652,91 @@ │ │ │ │ ldr.w r3, [r2, r5, lsl #2] │ │ │ │ vmov r1, s18 │ │ │ │ mul.w r3, r1, r3 │ │ │ │ str.w r3, [r2, r5, lsl #2] │ │ │ │ b.n 276788 │ │ │ │ ldr.w r3, [r2, r6, lsl #2] │ │ │ │ b.n 2767e2 │ │ │ │ - ldr r0, [pc, #856] @ (276f98 ) │ │ │ │ + ldr r0, [pc, #872] @ (276fa8 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - beq.n 276bc8 │ │ │ │ + beq.n 276bd0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrsb r4, [r5, r1] │ │ │ │ + ldrsb r0, [r6, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsb r2, [r4, r1] │ │ │ │ + ldrsb r6, [r4, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r6, [r7, r5] │ │ │ │ + strb r2, [r0, r6] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsb r0, [r0, r1] │ │ │ │ + ldrsb r4, [r0, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0x47ca │ │ │ │ + @ instruction: 0x47ce │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsb r2, [r0, r1] │ │ │ │ + ldrsb r6, [r0, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r6, [r1, #28] │ │ │ │ + str r2, [r2, #28] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bx r9 │ │ │ │ + bxns r9 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r7!, {r2, r3, r4} │ │ │ │ + ldmia r7!, {r5} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strb r6, [r5, r3] │ │ │ │ + strb r2, [r6, r3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r6, [r4, r3] │ │ │ │ + strb r2, [r5, r3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - mov r8, r6 │ │ │ │ + mov ip, r6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r6!, {r1, r2, r3, r7} │ │ │ │ + ldmia r6!, {r1, r4, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strb r6, [r3, r1] │ │ │ │ + strb r2, [r4, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r0, [r3, r1] │ │ │ │ + strb r4, [r3, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r4, [r6, r6] │ │ │ │ + strh r0, [r7, r6] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r2, [r1, r2] │ │ │ │ + strb r6, [r1, r2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - mov r6, r2 │ │ │ │ + mov r2, r3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r6, [r5, r2] │ │ │ │ + strb r2, [r6, r2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r6, [r4, r2] │ │ │ │ + strb r2, [r5, r2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r6, [r1, #0] │ │ │ │ + str r2, [r2, #0] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r0, [r3, r4] │ │ │ │ + strh r4, [r3, r4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r0, [r3, r7] │ │ │ │ + ldrsh r4, [r3, r7] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r0, [r6, r7] │ │ │ │ + strh r4, [r6, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r2, [r6, r7] │ │ │ │ + strh r6, [r6, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r4, [r5, r1] │ │ │ │ + strh r0, [r6, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r2, [r2, r5] │ │ │ │ + strh r6, [r2, r5] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r2, [r2, r5] │ │ │ │ + strh r6, [r2, r5] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r4, [r2, r3] │ │ │ │ + ldrsh r0, [r3, r3] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add ip, r1 │ │ │ │ + add r8, r2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r4!, {r1, r5, r6} │ │ │ │ + ldmia r4!, {r1, r2, r5, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strh r2, [r6, r0] │ │ │ │ + strh r6, [r6, r0] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r2, [r5, r0] │ │ │ │ + strh r6, [r5, r0] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r6, [r0, r6] │ │ │ │ + str r2, [r1, r6] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r4, [r5, r1] │ │ │ │ + strh r0, [r6, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r4, [r4, r1] │ │ │ │ + strh r0, [r5, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r6, [r4, r7] │ │ │ │ + ldrb r2, [r5, r7] │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -638252,95 +638252,95 @@ │ │ │ │ mul.w r3, r1, r3 │ │ │ │ str.w r3, [r2, r5, lsl #2] │ │ │ │ add sp, #20 │ │ │ │ vpop {d8-d10} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr.w r3, [r2, r6, lsl #2] │ │ │ │ b.n 276ec2 │ │ │ │ - rors r2, r6 │ │ │ │ + rors r6, r6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r1, {r1, r3, r4, r5, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r7, [pc, #560] @ (277574 ) │ │ │ │ + ldr r7, [pc, #576] @ (277584 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r7, [pc, #520] @ (277550 ) │ │ │ │ + ldr r7, [pc, #536] @ (277560 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [pc, #632] @ (2775c4 ) │ │ │ │ + ldr r6, [pc, #648] @ (2775d4 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r7, [pc, #752] @ (277640 ) │ │ │ │ + ldr r7, [pc, #768] @ (277650 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - lsrs r2, r5 │ │ │ │ + lsrs r6, r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r7, [pc, #392] @ (2774e0 ) │ │ │ │ + ldr r7, [pc, #408] @ (2774f0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r2, [r6, r3] │ │ │ │ + ldrh r6, [r6, r3] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - eors r0, r4 │ │ │ │ + eors r4, r4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r0!, {r2, r4, r5} │ │ │ │ + ldmia r0!, {r3, r4, r5} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r6, [pc, #24] @ (277380 ) │ │ │ │ + ldr r6, [pc, #40] @ (277390 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [pc, #1016] @ (277764 ) │ │ │ │ + ldr r6, [pc, #8] @ (277374 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r7, #196 @ 0xc4 │ │ │ │ + subs r7, #200 @ 0xc8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r7!, {r1, r5, r7} │ │ │ │ + stmia r7!, {r1, r2, r5, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r5, [pc, #488] @ (277560 ) │ │ │ │ + ldr r5, [pc, #504] @ (277570 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [pc, #464] @ (27754c ) │ │ │ │ + ldr r5, [pc, #480] @ (27755c ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [pc, #832] @ (2776c0 ) │ │ │ │ + ldr r4, [pc, #848] @ (2776d0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [pc, #720] @ (277654 ) │ │ │ │ + ldr r5, [pc, #736] @ (277664 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [pc, #736] @ (277668 ) │ │ │ │ + ldr r5, [pc, #752] @ (277678 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [r7, r4] │ │ │ │ + ldr r4, [r7, r4] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r4, [pc, #280] @ (2774a8 ) │ │ │ │ + ldr r4, [pc, #296] @ (2774b8 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [pc, #536] @ (2775ac ) │ │ │ │ + ldr r5, [pc, #552] @ (2775bc ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #166 @ 0xa6 │ │ │ │ + subs r6, #170 @ 0xaa │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r7} │ │ │ │ + stmia r6!, {r1, r4, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r5, [pc, #40] @ (2773c8 ) │ │ │ │ + ldr r5, [pc, #56] @ (2773d8 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [r1, r2] │ │ │ │ + ldr r0, [r2, r2] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r3, [pc, #520] @ (2775b0 ) │ │ │ │ + ldr r3, [pc, #536] @ (2775c0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [pc, #440] @ (277564 ) │ │ │ │ + ldr r4, [pc, #456] @ (277574 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [pc, #424] @ (277558 ) │ │ │ │ + ldr r4, [pc, #440] @ (277568 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsb r4, [r5, r7] │ │ │ │ + ldrsb r0, [r6, r7] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r5, #160 @ 0xa0 │ │ │ │ + subs r5, #164 @ 0xa4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r5!, {r1, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r3, [pc, #328] @ (277508 ) │ │ │ │ + ldr r3, [pc, #344] @ (277518 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [pc, #296] @ (2774ec ) │ │ │ │ + ldr r3, [pc, #312] @ (2774fc ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [pc, #664] @ (277660 ) │ │ │ │ + ldr r2, [pc, #680] @ (277670 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [pc, #920] @ (277764 ) │ │ │ │ + ldr r3, [pc, #936] @ (277774 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r5, #8 │ │ │ │ + subs r5, #12 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r4!, {r4, r5, r6, r7} │ │ │ │ + stmia r4!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r3, [pc, #448] @ (277598 ) │ │ │ │ + ldr r3, [pc, #464] @ (2775a8 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsb r2, [r6, r3] │ │ │ │ + ldrsb r6, [r6, r3] │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r4, r3 │ │ │ │ ldr.w r3, [r0, #480] @ 0x1e0 │ │ │ │ @@ -639031,131 +639031,131 @@ │ │ │ │ ldr r1, [pc, #244] @ (277c90 ) │ │ │ │ movs r2, #1 │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 277504 │ │ │ │ nop │ │ │ │ - ldr r1, [pc, #368] @ (277d1c ) │ │ │ │ + ldr r1, [pc, #384] @ (277d2c ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r1, [pc, #1000] @ (277f98 ) │ │ │ │ + ldr r1, [pc, #1016] @ (277fa8 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r1, [pc, #240] @ (277ca4 ) │ │ │ │ + ldr r1, [pc, #256] @ (277cb4 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r1, [pc, #688] @ (277e68 ) │ │ │ │ + ldr r1, [pc, #704] @ (277e78 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [pc, #896] @ (277f3c ) │ │ │ │ + ldr r0, [pc, #912] @ (277f4c ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r1, [pc, #664] @ (277e58 ) │ │ │ │ + ldr r1, [pc, #680] @ (277e68 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [pc, #928] @ (277f64 ) │ │ │ │ + ldr r0, [pc, #944] @ (277f74 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [pc, #672] @ (277e68 ) │ │ │ │ + ldr r0, [pc, #688] @ (277e78 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r1, [pc, #688] @ (277e7c ) │ │ │ │ + ldr r1, [pc, #704] @ (277e8c ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r6, [r6, r3] │ │ │ │ + strb r2, [r7, r3] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r0, [pc, #672] @ (277e74 ) │ │ │ │ + ldr r0, [pc, #688] @ (277e84 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [pc, #304] @ (277d08 ) │ │ │ │ + ldr r0, [pc, #320] @ (277d18 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - blxns r5 │ │ │ │ + blx r6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r4, [r7, r1] │ │ │ │ + strb r0, [r0, r2] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r1, #196 @ 0xc4 │ │ │ │ + subs r1, #200 @ 0xc8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r1!, {r2, r5, r7} │ │ │ │ + stmia r1!, {r3, r5, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r0, [pc, #376] @ (277d64 ) │ │ │ │ + ldr r0, [pc, #392] @ (277d74 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bx ip │ │ │ │ + bxns ip │ │ │ │ lsls r1, r3, #1 │ │ │ │ - mov sl, r7 │ │ │ │ + mov lr, r7 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [pc, #56] @ (277c30 ) │ │ │ │ + ldr r0, [pc, #72] @ (277c40 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r1, #16 │ │ │ │ + subs r1, #20 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r0!, {r4, r5, r6, r7} │ │ │ │ + stmia r0!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - blxns r3 │ │ │ │ + blx r4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [pc, #1000] @ (277ff0 ) │ │ │ │ + ldr r0, [pc, #1016] @ (278000 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r6, [r0, r3] │ │ │ │ + strh r2, [r1, r3] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r0, #102 @ 0x66 │ │ │ │ + subs r0, #106 @ 0x6a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r0!, {r1, r2, r6} │ │ │ │ + stmia r0!, {r1, r3, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - mov sl, lr │ │ │ │ + mov lr, lr │ │ │ │ lsls r1, r3, #1 │ │ │ │ - mov sl, r5 │ │ │ │ + mov lr, r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r7, #168 @ 0xa8 │ │ │ │ + adds r7, #172 @ 0xac │ │ │ │ lsls r1, r3, #1 │ │ │ │ - itte ls │ │ │ │ + ittt ls │ │ │ │ lslls r3, r3, #1 │ │ │ │ - movls r2, r9 │ │ │ │ - lslhi r1, r3, #1 │ │ │ │ - @ instruction: 0x47aa │ │ │ │ + movls r6, r9 │ │ │ │ + lslls r1, r3, #1 │ │ │ │ + @ instruction: 0x47ae │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, #210 @ 0xd2 │ │ │ │ + adds r6, #214 @ 0xd6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bkpt 0x00b4 │ │ │ │ + bkpt 0x00b8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r6, sp │ │ │ │ + cmp r2, lr │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, #128 @ 0x80 │ │ │ │ + adds r6, #132 @ 0x84 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bkpt 0x0062 │ │ │ │ + bkpt 0x0066 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r6, r1 │ │ │ │ + cmp r2, r2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, #28 │ │ │ │ + adds r6, #32 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bkpt 0x000e │ │ │ │ + bkpt 0x0012 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add sl, r6 │ │ │ │ + add lr, r6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r5, #196 @ 0xc4 │ │ │ │ + adds r5, #200 @ 0xc8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - pop {r1, r2, r5, r7, pc} │ │ │ │ + pop {r1, r3, r5, r7, pc} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r0, ip │ │ │ │ + add r4, ip │ │ │ │ lsls r1, r3, #1 │ │ │ │ - orrs r0, r6 │ │ │ │ + orrs r4, r6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - mvns r0, r2 │ │ │ │ + mvns r4, r2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - orrs r4, r2 │ │ │ │ + orrs r0, r3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - muls r6, r7 │ │ │ │ + bics r2, r0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, r1 │ │ │ │ + add r0, r2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - pop {r1, r3, r4, r5, r6, r7} │ │ │ │ + pop {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - blt.n 277c90 │ │ │ │ + blt.n 277c98 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - negs r4, r2 │ │ │ │ + negs r0, r3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - orrs r0, r4 │ │ │ │ + orrs r4, r4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - negs r4, r4 │ │ │ │ + negs r0, r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - tst r4, r5 │ │ │ │ + tst r0, r6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - orrs r0, r5 │ │ │ │ + orrs r4, r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - orrs r2, r1 │ │ │ │ + orrs r6, r1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [pc, #344] @ (277dec ) │ │ │ │ + ldr r6, [pc, #360] @ (277dfc ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ mov r5, r3 │ │ │ │ @@ -639907,141 +639907,141 @@ │ │ │ │ ldr r1, [pc, #264] @ (27863c ) │ │ │ │ movs r2, #1 │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 277e04 │ │ │ │ nop │ │ │ │ - lsls r4, r3 │ │ │ │ + lsls r0, r4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - asrs r2, r7 │ │ │ │ + asrs r6, r7 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - beq.n 278604 │ │ │ │ + beq.n 27860c │ │ │ │ lsls r6, r2, #1 │ │ │ │ - asrs r2, r3, #24 │ │ │ │ + asrs r6, r3, #24 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ands r6, r0 │ │ │ │ + ands r2, r1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - lsrs r4, r1 │ │ │ │ + lsrs r0, r2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r7, {r3, r5, r6, r7} │ │ │ │ + ldmia r7, {r2, r3, r5, r6, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - asrs r2, r0 │ │ │ │ + asrs r6, r0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r7, #156 @ 0x9c │ │ │ │ + subs r7, #160 @ 0xa0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [pc, #984] @ (278940 ) │ │ │ │ + ldr r3, [pc, #1000] @ (278950 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r7, #164 @ 0xa4 │ │ │ │ + subs r7, #168 @ 0xa8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r7, #72 @ 0x48 │ │ │ │ + subs r7, #76 @ 0x4c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #168 @ 0xa8 │ │ │ │ + subs r6, #172 @ 0xac │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [pc, #480] @ (278758 ) │ │ │ │ + ldr r3, [pc, #496] @ (278768 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r1, #58 @ 0x3a │ │ │ │ + adds r1, #62 @ 0x3e │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r2, 278586 │ │ │ │ + cbnz r6, 278586 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r6, #216 @ 0xd8 │ │ │ │ + subs r6, #220 @ 0xdc │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r7, #184 @ 0xb8 │ │ │ │ + subs r7, #188 @ 0xbc │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #186 @ 0xba │ │ │ │ + subs r6, #190 @ 0xbe │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #20 │ │ │ │ + subs r6, #24 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r7, #104 @ 0x68 │ │ │ │ + subs r7, #108 @ 0x6c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r0, #106 @ 0x6a │ │ │ │ + adds r0, #110 @ 0x6e │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xb84a │ │ │ │ + @ instruction: 0xb84e │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r7, #4 │ │ │ │ + subs r7, #8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - eors r2, r4 │ │ │ │ + eors r6, r4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [pc, #184] @ (278660 ) │ │ │ │ + ldr r2, [pc, #200] @ (278670 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cmp r7, #206 @ 0xce │ │ │ │ + cmp r7, #210 @ 0xd2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xb7ae │ │ │ │ + @ instruction: 0xb7b2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r6, #104 @ 0x68 │ │ │ │ + subs r6, #108 @ 0x6c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #32 │ │ │ │ + subs r6, #36 @ 0x24 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r7, #30 │ │ │ │ + cmp r7, #34 @ 0x22 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xb710 │ │ │ │ + @ instruction: 0xb714 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r4, #194 @ 0xc2 │ │ │ │ + subs r4, #198 @ 0xc6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r5, #166 @ 0xa6 │ │ │ │ + subs r5, #170 @ 0xaa │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r7, #4 │ │ │ │ + subs r7, #8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r6, #50 @ 0x32 │ │ │ │ + cmp r6, #54 @ 0x36 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xb612 │ │ │ │ + @ instruction: 0xb616 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r4, #204 @ 0xcc │ │ │ │ + subs r4, #208 @ 0xd0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r5, #152 @ 0x98 │ │ │ │ + cmp r5, #156 @ 0x9c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - push {r1, r3, r4, r5, r6, lr} │ │ │ │ + push {r1, r2, r3, r4, r5, r6, lr} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r3, #58 @ 0x3a │ │ │ │ + subs r3, #62 @ 0x3e │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r4, #26 │ │ │ │ + subs r4, #30 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r5, #40 @ 0x28 │ │ │ │ + cmp r5, #44 @ 0x2c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - push {r1, r3, r4, lr} │ │ │ │ + push {r1, r2, r3, r4, lr} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r3, #200 @ 0xc8 │ │ │ │ + subs r3, #204 @ 0xcc │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r4, #218 @ 0xda │ │ │ │ + cmp r4, #222 @ 0xde │ │ │ │ lsls r1, r3, #1 │ │ │ │ - push {r2, r3, r4, r5, r7} │ │ │ │ + push {r6, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r2, #124 @ 0x7c │ │ │ │ + subs r2, #128 @ 0x80 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r3, #92 @ 0x5c │ │ │ │ + subs r3, #96 @ 0x60 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r2, #44 @ 0x2c │ │ │ │ + subs r2, #48 @ 0x30 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r2, #204 @ 0xcc │ │ │ │ + subs r2, #208 @ 0xd0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r1!, {r3, r5, r6, r7} │ │ │ │ + ldmia r1!, {r2, r3, r5, r6, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - lsrs r0, r5, #30 │ │ │ │ + lsrs r4, r5, #30 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r2, #238 @ 0xee │ │ │ │ + subs r2, #242 @ 0xf2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbz r0, 278694 │ │ │ │ + cbz r4, 278694 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - lsrs r2, r5, #28 │ │ │ │ + lsrs r6, r5, #28 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r0, #240 @ 0xf0 │ │ │ │ + subs r0, #244 @ 0xf4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r1, #188 @ 0xbc │ │ │ │ + subs r1, #192 @ 0xc0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r0!, {r5, r6, r7} │ │ │ │ + ldmia r0!, {r2, r5, r6, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - subs r1, #250 @ 0xfa │ │ │ │ + subs r1, #254 @ 0xfe │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r0, #150 @ 0x96 │ │ │ │ + subs r0, #154 @ 0x9a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - uxth r4, r7 │ │ │ │ + uxtb r0, r0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r1, #162 @ 0xa2 │ │ │ │ + subs r1, #166 @ 0xa6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add lr, r7 │ │ │ │ + add sl, r8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d13} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ mov r6, r3 │ │ │ │ @@ -641333,231 +641333,231 @@ │ │ │ │ mov r1, r9 │ │ │ │ mov r0, sl │ │ │ │ blx 116cc │ │ │ │ ldr r1, [pc, #440] @ (2796ec ) │ │ │ │ add r1, pc │ │ │ │ bl 2602d4 │ │ │ │ b.n 278e7c │ │ │ │ - cmp r0, #218 @ 0xda │ │ │ │ + cmp r0, #222 @ 0xde │ │ │ │ lsls r1, r3, #1 │ │ │ │ - sub sp, #256 @ 0x100 │ │ │ │ + sub sp, #272 @ 0x110 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r7, #184 @ 0xb8 │ │ │ │ + adds r7, #188 @ 0xbc │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r7, #152 @ 0x98 │ │ │ │ + adds r7, #156 @ 0x9c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, #98 @ 0x62 │ │ │ │ + adds r6, #102 @ 0x66 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r5, #188 @ 0xbc │ │ │ │ + adds r5, #192 @ 0xc0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r7, #36 @ 0x24 │ │ │ │ + adds r7, #40 @ 0x28 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r0, #48 @ 0x30 │ │ │ │ + subs r0, #52 @ 0x34 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - rors r4, r7 │ │ │ │ + tst r0, r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r7, #156 @ 0x9c │ │ │ │ + movs r7, #160 @ 0xa0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r7, sp, #488 @ 0x1e8 │ │ │ │ + add r7, sp, #504 @ 0x1f8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r6, #120 @ 0x78 │ │ │ │ + adds r6, #124 @ 0x7c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, #88 @ 0x58 │ │ │ │ + adds r6, #92 @ 0x5c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r5, #36 @ 0x24 │ │ │ │ + adds r5, #40 @ 0x28 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r4, #126 @ 0x7e │ │ │ │ + adds r4, #130 @ 0x82 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r5, #230 @ 0xe6 │ │ │ │ + adds r5, #234 @ 0xea │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, #242 @ 0xf2 │ │ │ │ + adds r6, #246 @ 0xf6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - lsrs r2, r0 │ │ │ │ + lsrs r6, r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r5, #254 @ 0xfe │ │ │ │ + movs r6, #2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, sp, #872 @ 0x368 │ │ │ │ + add r5, sp, #888 @ 0x378 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r4, #210 @ 0xd2 │ │ │ │ + adds r4, #214 @ 0xd6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r4, #116 @ 0x74 │ │ │ │ + adds r4, #120 @ 0x78 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r3, #118 @ 0x76 │ │ │ │ + adds r3, #122 @ 0x7a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r2, #208 @ 0xd0 │ │ │ │ + adds r2, #212 @ 0xd4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r4, #56 @ 0x38 │ │ │ │ + adds r4, #60 @ 0x3c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r5, #8 │ │ │ │ + movs r5, #12 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r2, #210 @ 0xd2 │ │ │ │ + adds r2, #214 @ 0xd6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r7, #14 │ │ │ │ + subs r7, #18 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r5, #28 │ │ │ │ + adds r5, #32 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #232 @ 0xe8 │ │ │ │ + subs r6, #236 @ 0xec │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r4, #132 @ 0x84 │ │ │ │ + movs r4, #136 @ 0x88 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, sp, #384 @ 0x180 │ │ │ │ + add r4, sp, #400 @ 0x190 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r3, #88 @ 0x58 │ │ │ │ + adds r3, #92 @ 0x5c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r2, #250 @ 0xfa │ │ │ │ + adds r2, #254 @ 0xfe │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r1, #252 @ 0xfc │ │ │ │ + adds r2, #0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r1, #86 @ 0x56 │ │ │ │ + adds r1, #90 @ 0x5a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r2, #190 @ 0xbe │ │ │ │ + adds r2, #194 @ 0xc2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r3, #142 @ 0x8e │ │ │ │ + movs r3, #146 @ 0x92 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r1, #88 @ 0x58 │ │ │ │ + adds r1, #92 @ 0x5c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r5, #148 @ 0x94 │ │ │ │ + subs r5, #152 @ 0x98 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r3, #162 @ 0xa2 │ │ │ │ + adds r3, #166 @ 0xa6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r5, #114 @ 0x72 │ │ │ │ + subs r5, #118 @ 0x76 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r2, #62 @ 0x3e │ │ │ │ + movs r2, #66 @ 0x42 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r2, sp, #104 @ 0x68 │ │ │ │ + add r2, sp, #120 @ 0x78 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r1, #18 │ │ │ │ + adds r1, #22 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r0, #254 @ 0xfe │ │ │ │ + adds r1, #2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r7, #204 @ 0xcc │ │ │ │ + cmp r7, #208 @ 0xd0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r7, #38 @ 0x26 │ │ │ │ + cmp r7, #42 @ 0x2a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r1, #244 @ 0xf4 │ │ │ │ + adds r1, #248 @ 0xf8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r0, #130 @ 0x82 │ │ │ │ + adds r0, #134 @ 0x86 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r0, #120 @ 0x78 │ │ │ │ + adds r0, #124 @ 0x7c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r0, #106 @ 0x6a │ │ │ │ + adds r0, #110 @ 0x6e │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r1, #140 @ 0x8c │ │ │ │ + adds r1, #144 @ 0x90 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r3, #88 @ 0x58 │ │ │ │ + subs r3, #92 @ 0x5c │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r0, #248 @ 0xf8 │ │ │ │ + movs r0, #252 @ 0xfc │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r0, sp, #856 @ 0x358 │ │ │ │ + add r0, sp, #872 @ 0x368 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r7, #208 @ 0xd0 │ │ │ │ + cmp r7, #212 @ 0xd4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r7, #188 @ 0xbc │ │ │ │ + cmp r7, #192 @ 0xc0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r6, #138 @ 0x8a │ │ │ │ + cmp r6, #142 @ 0x8e │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r5, #228 @ 0xe4 │ │ │ │ + cmp r5, #232 @ 0xe8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r7, #76 @ 0x4c │ │ │ │ + cmp r7, #80 @ 0x50 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r7, #66 @ 0x42 │ │ │ │ + cmp r7, #70 @ 0x46 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r7, #52 @ 0x34 │ │ │ │ + cmp r7, #56 @ 0x38 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r0, #86 @ 0x56 │ │ │ │ + adds r0, #90 @ 0x5a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r2, #38 @ 0x26 │ │ │ │ + subs r2, #42 @ 0x2a │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r6, r7, #6 │ │ │ │ + subs r2, r0, #7 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r7, pc, #720 @ (adr r7, 279918 ) │ │ │ │ + add r7, pc, #736 @ (adr r7, 279928 ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r6, #148 @ 0x94 │ │ │ │ + cmp r6, #152 @ 0x98 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r6, #130 @ 0x82 │ │ │ │ + cmp r6, #134 @ 0x86 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r5, #74 @ 0x4a │ │ │ │ + cmp r5, #78 @ 0x4e │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r4, #164 @ 0xa4 │ │ │ │ + cmp r4, #168 @ 0xa8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r6, #12 │ │ │ │ + cmp r6, #16 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r0, r1, #3 │ │ │ │ + subs r4, r1, #3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r6, pc, #656 @ (adr r6, 2798f4 ) │ │ │ │ + add r6, pc, #672 @ (adr r6, 279904 ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r5, #154 @ 0x9a │ │ │ │ + cmp r5, #158 @ 0x9e │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r5, #136 @ 0x88 │ │ │ │ + cmp r5, #140 @ 0x8c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r4, #80 @ 0x50 │ │ │ │ + cmp r4, #84 @ 0x54 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r3, #170 @ 0xaa │ │ │ │ + cmp r3, #174 @ 0xae │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r5, #18 │ │ │ │ + cmp r5, #22 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, r7, #6 │ │ │ │ + adds r2, r0, #7 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, pc, #616 @ (adr r5, 2798e8 ) │ │ │ │ + add r5, pc, #632 @ (adr r5, 2798f8 ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r4, #146 @ 0x92 │ │ │ │ + cmp r4, #150 @ 0x96 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r4, #52 @ 0x34 │ │ │ │ + cmp r4, #56 @ 0x38 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r3, #54 @ 0x36 │ │ │ │ + cmp r3, #58 @ 0x3a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r2, #144 @ 0x90 │ │ │ │ + cmp r2, #148 @ 0x94 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r3, #250 @ 0xfa │ │ │ │ + cmp r3, #254 @ 0xfe │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r4, r1, #3 │ │ │ │ + adds r0, r2, #3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r2, #152 @ 0x98 │ │ │ │ + cmp r2, #156 @ 0x9c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, #214 @ 0xd6 │ │ │ │ + adds r6, #218 @ 0xda │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r2, r2, #2 │ │ │ │ + adds r6, r2, #2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, pc, #448 @ (adr r4, 279868 ) │ │ │ │ + add r4, pc, #464 @ (adr r4, 279878 ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r3, #106 @ 0x6a │ │ │ │ + cmp r3, #110 @ 0x6e │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r3, #14 │ │ │ │ + cmp r3, #18 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r2, #18 │ │ │ │ + cmp r2, #22 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r1, #110 @ 0x6e │ │ │ │ + cmp r1, #114 @ 0x72 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r2, #216 @ 0xd8 │ │ │ │ + cmp r2, #220 @ 0xdc │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r2, r5, r6 │ │ │ │ + subs r6, r5, r6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r1, #118 @ 0x76 │ │ │ │ + cmp r1, #122 @ 0x7a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r5, #180 @ 0xb4 │ │ │ │ + adds r5, #184 @ 0xb8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r0, r6, r5 │ │ │ │ + subs r4, r6, r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, pc, #320 @ (adr r3, 279810 ) │ │ │ │ + add r3, pc, #336 @ (adr r3, 279820 ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r2, #70 @ 0x46 │ │ │ │ + cmp r2, #74 @ 0x4a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r2, #52 @ 0x34 │ │ │ │ + cmp r2, #56 @ 0x38 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r1, #4 │ │ │ │ + cmp r1, #8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r0, #96 @ 0x60 │ │ │ │ + cmp r0, #100 @ 0x64 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r3, #48 @ 0x30 │ │ │ │ + cmp r3, #52 @ 0x34 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r1, #192 @ 0xc0 │ │ │ │ + cmp r1, #196 @ 0xc4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r1, #184 @ 0xb8 │ │ │ │ + cmp r1, #188 @ 0xbc │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r1, #172 @ 0xac │ │ │ │ + cmp r1, #176 @ 0xb0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ ldr.w r9, [pc, #224] @ 2797d4 │ │ │ │ add r9, pc │ │ │ │ mov r1, r9 │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ ldr.w r3, [r4, #364] @ 0x16c │ │ │ │ mov r0, r6 │ │ │ │ @@ -641633,31 +641633,31 @@ │ │ │ │ mov r0, r8 │ │ │ │ blx 116cc │ │ │ │ ldr r1, [pc, #44] @ (2797f4 ) │ │ │ │ add r1, pc │ │ │ │ bl 2602d4 │ │ │ │ b.w 278fb2 │ │ │ │ nop │ │ │ │ - adds r0, r2, r3 │ │ │ │ + adds r4, r2, r3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r0, pc, #704 @ (adr r0, 279a9c ) │ │ │ │ + add r0, pc, #720 @ (adr r0, 279aac ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - movs r7, #168 @ 0xa8 │ │ │ │ + movs r7, #172 @ 0xac │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r7, #150 @ 0x96 │ │ │ │ + movs r7, #154 @ 0x9a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r6, #102 @ 0x66 │ │ │ │ + movs r6, #106 @ 0x6a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r5, #194 @ 0xc2 │ │ │ │ + movs r5, #198 @ 0xc6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r7, #44 @ 0x2c │ │ │ │ + movs r7, #48 @ 0x30 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r7, #36 @ 0x24 │ │ │ │ + movs r7, #40 @ 0x28 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r7, #24 │ │ │ │ + movs r7, #28 │ │ │ │ lsls r1, r3, #1 │ │ │ │ ldrb r2, [r0, #15] │ │ │ │ uxtb r2, r2 │ │ │ │ cmp r2, #255 @ 0xff │ │ │ │ bne.n 279802 │ │ │ │ bx lr │ │ │ │ push {lr} │ │ │ │ @@ -645838,15 +645838,15 @@ │ │ │ │ lsls r2, r4, #1 │ │ │ │ cmp r0, #132 @ 0x84 │ │ │ │ lsls r2, r4, #1 │ │ │ │ cmp r0, #108 @ 0x6c │ │ │ │ lsls r2, r4, #1 │ │ │ │ cmp r0, #84 @ 0x54 │ │ │ │ lsls r2, r4, #1 │ │ │ │ - stc2 0, cr0, [ip, #-352] @ 0xfffffea0 │ │ │ │ + ldc2 0, cr0, [r0, #-352] @ 0xfffffea0 │ │ │ │ asrs r4, r3, #22 │ │ │ │ movs r0, r0 │ │ │ │ cmp r0, #28 │ │ │ │ lsls r2, r4, #1 │ │ │ │ movs r7, #164 @ 0xa4 │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r0, r2, #11 │ │ │ │ @@ -647677,15 +647677,15 @@ │ │ │ │ cmp r5, #0 │ │ │ │ bne.n 27d61a , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x876> │ │ │ │ b.n 27d622 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x87e> │ │ │ │ ldr r0, [pc, #8] @ (27d64c , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x8a8>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - ldmia r6, {r2, r3, r6} │ │ │ │ + ldmia r6, {r4, r6} │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ cmp r2, #99 @ 0x63 │ │ │ │ mov r8, r0 │ │ │ │ add.w r7, r1, r3 │ │ │ │ bls.n 27d6be , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x91a> │ │ │ │ ldr r6, [pc, #100] @ (27d6c4 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x920>) │ │ │ │ @@ -647718,16 +647718,16 @@ │ │ │ │ add r1, pc │ │ │ │ ldrh.w r2, [r1, r2, lsl #1] │ │ │ │ strh.w r2, [lr, #-2] │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ mov lr, r7 │ │ │ │ b.n 27d68c , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x8e8> │ │ │ │ nop │ │ │ │ - ldmia.w r2, {r3, r4, r6} │ │ │ │ - strex r0, r0, [ip, #352] @ 0x160 │ │ │ │ + ldmia.w r6, {r3, r4, r6} │ │ │ │ + @ instruction: 0xe8500058 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ cmp r2, #100 @ 0x64 │ │ │ │ sub sp, #12 │ │ │ │ ldr r4, [sp, #48] @ 0x30 │ │ │ │ add.w r6, r1, r4 │ │ │ │ sbcs.w r1, r3, #0 │ │ │ │ mov r5, r6 │ │ │ │ @@ -647787,17 +647787,16 @@ │ │ │ │ subs r3, r5, #2 │ │ │ │ strd r3, r6, [r0] │ │ │ │ add r1, pc │ │ │ │ ldrh.w r2, [r1, r2, lsl #1] │ │ │ │ strh.w r2, [r5, #-2] │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - b.n 27d7a0 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x9fc> │ │ │ │ - lsls r0, r3, #1 │ │ │ │ - b.n 27d680 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x8dc> │ │ │ │ + @ instruction: 0xe8020058 │ │ │ │ + b.n 27d688 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x8e4> │ │ │ │ lsls r0, r3, #1 │ │ │ │ │ │ │ │ 0027d7a8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base>: │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -648399,92 +648398,92 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ asrs r4, r3, #7 │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 27d874 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xcc> │ │ │ │ + b.n 27d87c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xd4> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r4, [r3, r7] │ │ │ │ + ldrb r0, [r4, r7] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrb r6, [r0, r7] │ │ │ │ + ldrb r2, [r1, r7] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrb r6, [r2, r6] │ │ │ │ + ldrb r2, [r3, r6] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrb r6, [r1, r6] │ │ │ │ + ldrb r2, [r2, r6] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - str r0, [sp, #952] @ 0x3b8 │ │ │ │ + str r0, [sp, #968] @ 0x3c8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - b.n 27d830 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x88> │ │ │ │ + b.n 27d838 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x90> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bmi.n 27de14 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x66c> │ │ │ │ + bmi.n 27de1c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x674> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r0, [r3, r2] │ │ │ │ + ldrb r4, [r3, r2] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - b.n 27e5a8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xe00> │ │ │ │ + b.n 27e5b0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xe08> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27e4cc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xd24> │ │ │ │ + b.n 27e4d4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xd2c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27d76c , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x9c8> │ │ │ │ + b.n 27d774 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x9d0> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27d768 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x9c4> │ │ │ │ + b.n 27d770 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x9cc> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bmi.n 27df04 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x75c> │ │ │ │ + bmi.n 27df0c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x764> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r4, [r0, r0] │ │ │ │ + ldrb r0, [r1, r0] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - b.n 27e4b8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xd10> │ │ │ │ + b.n 27e4c0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xd18> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27e3dc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xc34> │ │ │ │ + b.n 27e3e4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xc3c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27e6a4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xefc> │ │ │ │ + b.n 27e6ac , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xf04> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27d6d8 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x934> │ │ │ │ + b.n 27d6e0 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x93c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stcl 0, cr0, [r4, #356]! @ 0x164 │ │ │ │ - b.n 27e0c4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x91c> │ │ │ │ + stcl 0, cr0, [r8, #356]! @ 0x164 │ │ │ │ + b.n 27e0cc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x924> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27e3d8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xc30> │ │ │ │ + b.n 27e3e0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xc38> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27e3bc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xc14> │ │ │ │ + b.n 27e3c4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xc1c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldc 0, cr0, [r4, #356] @ 0x164 │ │ │ │ - b.n 27e034 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x88c> │ │ │ │ + ldc 0, cr0, [r8, #356] @ 0x164 │ │ │ │ + b.n 27e03c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x894> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27e348 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xba0> │ │ │ │ + b.n 27e350 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xba8> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27e2cc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xb24> │ │ │ │ + b.n 27e2d4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xb2c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stcl 0, cr0, [r4, #-356] @ 0xfffffe9c │ │ │ │ + stcl 0, cr0, [r8, #-356] @ 0xfffffe9c │ │ │ │ lsrs r2, r5, #20 │ │ │ │ lsls r2, r4, #1 │ │ │ │ - b.n 27e264 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xabc> │ │ │ │ + b.n 27e26c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xac4> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27e1e8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa40> │ │ │ │ + b.n 27e1f0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa48> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27e228 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa80> │ │ │ │ + b.n 27e230 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa88> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27e20c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa64> │ │ │ │ + b.n 27e214 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa6c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r6, [r3, r1] │ │ │ │ + ldrh r2, [r4, r1] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - b.n 27e198 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x9f0> │ │ │ │ + b.n 27e1a0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x9f8> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27e0bc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x914> │ │ │ │ + b.n 27e0c4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x91c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27e35c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xbb4> │ │ │ │ + b.n 27e364 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xbbc> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r4, [r5, r7] │ │ │ │ + ldr r0, [r6, r7] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - b.n 27e0e4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x93c> │ │ │ │ + b.n 27e0ec , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x944> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27e008 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x860> │ │ │ │ + b.n 27e010 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x868> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27e2d0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xb28> │ │ │ │ + b.n 27e2d8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xb30> │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsrs r2, r1, #15 │ │ │ │ lsls r2, r4, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -648653,21 +648652,21 @@ │ │ │ │ mov.w r2, #2 │ │ │ │ str r2, [r3, #0] │ │ │ │ bne.n 27e054 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x8ac> │ │ │ │ b.n 27e0a0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x8f8> │ │ │ │ ldr r0, [pc, #16] @ (27e0dc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x934>) │ │ │ │ add r0, pc │ │ │ │ bl 127dc │ │ │ │ - b.n 27e164 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x9bc> │ │ │ │ + b.n 27e16c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x9c4> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - udf #204 @ 0xcc │ │ │ │ + udf #208 @ 0xd0 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - svc 114 @ 0x72 │ │ │ │ + svc 118 @ 0x76 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - svc 158 @ 0x9e │ │ │ │ + svc 162 @ 0xa2 │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ eor.w r3, r3, r3, asr #31 │ │ │ │ cmp r3, #6 │ │ │ │ bhi.n 27e0f8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x950> │ │ │ │ tbb [pc, r3] │ │ │ │ lsls r4, r0, #16 │ │ │ │ @@ -648861,33 +648860,33 @@ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ bne.n 27e290 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xae8> │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ lsrs r4, r5, #3 │ │ │ │ lsls r2, r4, #1 │ │ │ │ - svc 124 @ 0x7c │ │ │ │ + svc 128 @ 0x80 │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsrs r6, r3, #3 │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - svc 92 @ 0x5c │ │ │ │ + svc 96 @ 0x60 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - svc 40 @ 0x28 │ │ │ │ + svc 44 @ 0x2c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - svc 82 @ 0x52 │ │ │ │ + svc 86 @ 0x56 │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsrs r0, r1, #1 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsrs r4, r6, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r7, #8 │ │ │ │ movs r0, r0 │ │ │ │ - udf #188 @ 0xbc │ │ │ │ + udf #192 @ 0xc0 │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r4, r7, #30 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsls r4, r1, #30 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsls r0, r5, #29 │ │ │ │ lsls r2, r4, #1 │ │ │ │ @@ -649093,33 +649092,33 @@ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ bne.n 27e4c0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xd18> │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ lsls r4, r0, #28 │ │ │ │ lsls r2, r4, #1 │ │ │ │ - udf #40 @ 0x28 │ │ │ │ + udf #44 @ 0x2c │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r6, r6, #27 │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - udf #8 │ │ │ │ + udf #12 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ble.n 27e4a8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xd00> │ │ │ │ + ble.n 27e4b0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xd08> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ble.n 27e5d8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xe30> │ │ │ │ + ble.n 27e5e0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xe38> │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r0, r4, #25 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsrs r4, r6, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r7, #8 │ │ │ │ movs r0, r0 │ │ │ │ - ble.n 27e5d8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xe30> │ │ │ │ + ble.n 27e5e0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xe38> │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r4, r1, #22 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsls r4, r3, #21 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsls r0, r7, #20 │ │ │ │ lsls r2, r4, #1 │ │ │ │ @@ -649773,69 +649772,69 @@ │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ beq.n 27ea7a , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x12d2> │ │ │ │ b.n 27e74c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xfa4> │ │ │ │ lsls r0, r2, #19 │ │ │ │ lsls r2, r4, #1 │ │ │ │ - bgt.n 27ebe0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1438> │ │ │ │ + bgt.n 27ebe8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1440> │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r2, r7, #18 │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bgt.n 27eb9c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13f4> │ │ │ │ + bgt.n 27eba4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13fc> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - blt.n 27eb30 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1388> │ │ │ │ + blt.n 27eb38 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1390> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - blt.n 27ebc0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1418> │ │ │ │ + blt.n 27ebc8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1420> │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r2, r3, #16 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsrs r4, r6, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r7, #8 │ │ │ │ movs r0, r0 │ │ │ │ - blt.n 27ec2c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1484> │ │ │ │ + blt.n 27ec34 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x148c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - blt.n 27ec20 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1478> │ │ │ │ + blt.n 27ec28 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1480> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - blt.n 27ec04 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x145c> │ │ │ │ + blt.n 27ec0c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1464> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - blt.n 27eb98 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13f0> │ │ │ │ + blt.n 27eba0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13f8> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bls.n 27eb50 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13a8> │ │ │ │ + bls.n 27eb58 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13b0> │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r2, r2, #11 │ │ │ │ lsls r2, r4, #1 │ │ │ │ - bge.n 27eac4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x131c> │ │ │ │ + bge.n 27eacc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1324> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bge.n 27eabc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1314> │ │ │ │ + bge.n 27eac4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x131c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bge.n 27eaa0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x12f8> │ │ │ │ + bge.n 27eaa8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1300> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bge.n 27ec34 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x148c> │ │ │ │ + bge.n 27ec3c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1494> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bhi.n 27eb28 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1380> │ │ │ │ + bhi.n 27eb30 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1388> │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r6, r6, #6 │ │ │ │ lsls r2, r4, #1 │ │ │ │ - bls.n 27eb6c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13c4> │ │ │ │ + bls.n 27eb74 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13cc> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bls.n 27eb94 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13ec> │ │ │ │ + bls.n 27eb9c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13f4> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bls.n 27eb78 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13d0> │ │ │ │ + bls.n 27eb80 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13d8> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bls.n 27eb0c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1364> │ │ │ │ + bls.n 27eb14 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x136c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bvc.n 27eb10 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1368> │ │ │ │ + bvc.n 27eb18 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1370> │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r6, r3, #2 │ │ │ │ lsls r2, r4, #1 │ │ │ │ - bls.n 27ec48 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x14a0> │ │ │ │ + bls.n 27ec50 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x14a8> │ │ │ │ lsls r0, r3, #1 │ │ │ │ movs r2, r2 │ │ │ │ lsls r2, r4, #1 │ │ │ │ vmla.i32 q0, q2, d1[1] │ │ │ │ vmla.i q0, q2, d1[4] │ │ │ │ vhadd.u32 q8, q1, │ │ │ │ vhadd.u8 q8, q3, │ │ │ │ @@ -649949,15 +649948,15 @@ │ │ │ │ cmp.w r9, #0 │ │ │ │ bne.n 27ec94 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x14ec> │ │ │ │ b.n 27ec9e , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x14f6> │ │ │ │ ldr r0, [pc, #8] @ (27ed28 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1580>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - bvs.n 27ed9c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x15f4> │ │ │ │ + bvs.n 27eda4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x15fc> │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ sub sp, #12 │ │ │ │ @@ -650108,15 +650107,15 @@ │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 27ee42 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x169a> │ │ │ │ ldr r0, [pc, #8] @ (27eeec , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1744>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - stmia r0!, {r2, r4, r7} │ │ │ │ + stmia r0!, {r3, r4, r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 27ef90 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x17e8> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -650199,15 +650198,15 @@ │ │ │ │ cmp.w r8, #0 │ │ │ │ bne.n 27ef6a , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x17c2> │ │ │ │ b.n 27ef78 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x17d0> │ │ │ │ ldr r0, [pc, #8] @ (27efd4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x182c>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - bcc.n 27eef0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1748> │ │ │ │ + bcc.n 27eef8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1750> │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr.w r5, [pc, #2336] @ 27f90c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2164> │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -651136,20 +651135,20 @@ │ │ │ │ beq.n 27f9fe , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2256> │ │ │ │ adds r4, #1 │ │ │ │ cmp r4, r7 │ │ │ │ blt.n 27f980 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x21d8> │ │ │ │ movs r0, #1 │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - rev16 r6, r5 │ │ │ │ + rev16 r2, r6 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ssat r0, #25, sl, asr #1 │ │ │ │ - ldmia r2!, {} │ │ │ │ + ssat r0, #25, lr, asr #1 │ │ │ │ + ldmia r2, {r2} │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldmia r2!, {r3} │ │ │ │ + ldmia r2, {r2, r3} │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ ldrd r4, r1, [r0, #28] │ │ │ │ cmp r1, r4 │ │ │ │ beq.n 27fa36 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x228e> │ │ │ │ ldr.w lr, [r0, #244] @ 0xf4 │ │ │ │ mov r3, r4 │ │ │ │ @@ -651210,15 +651209,15 @@ │ │ │ │ cmp r5, #0 │ │ │ │ bne.n 27fa96 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x22ee> │ │ │ │ b.n 27fa9e , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x22f6> │ │ │ │ ldr r0, [pc, #8] @ (27fac8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2320>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - add r1, sp, #832 @ 0x340 │ │ │ │ + add r1, sp, #848 @ 0x350 │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r7, r4, [r0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -651262,15 +651261,15 @@ │ │ │ │ strd r3, r4, [r6] │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #4] @ (27fb44 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x239c>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r7, r4, [r0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -651316,15 +651315,15 @@ │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #8] @ (27fbc8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2420>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - add r0, sp, #896 @ 0x380 │ │ │ │ + add r0, sp, #912 @ 0x390 │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldrd r3, r2, [r0, #4] │ │ │ │ cmp r3, r2 │ │ │ │ beq.n 27fbe0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2438> │ │ │ │ vldr d7, [r1] │ │ │ │ vstmia r3!, {d7} │ │ │ │ str r3, [r0, #4] │ │ │ │ @@ -651427,15 +651426,15 @@ │ │ │ │ strd r2, r1, [r7] │ │ │ │ str r3, [r7, #8] │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [pc, #4] @ (27fcec , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2544>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - add r7, pc, #680 @ (adr r7, 27ff98 >::resize(unsigned int)@@Base+0x1ac>) │ │ │ │ + add r7, pc, #696 @ (adr r7, 27ffa8 >::resize(unsigned int)@@Base+0x1bc>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ │ │ │ │ 0027fcf0 >::_M_default_append(unsigned int)@@Base>: │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 27fd96 >::_M_default_append(unsigned int)@@Base+0xa6> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -651523,15 +651522,15 @@ │ │ │ │ bne.n 27fd70 >::_M_default_append(unsigned int)@@Base+0x80> │ │ │ │ b.n 27fd7e >::_M_default_append(unsigned int)@@Base+0x8e> │ │ │ │ ldr r0, [pc, #16] @ (27fde8 >::_M_default_append(unsigned int)@@Base+0xf8>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - stmia r5!, {r1, r7} │ │ │ │ + stmia r5!, {r1, r2, r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ │ │ │ │ 0027fdec >::resize(unsigned int)@@Base>: │ │ │ │ ldrd r2, ip, [r0] │ │ │ │ sub.w r3, ip, r2 │ │ │ │ asrs r3, r3, #3 │ │ │ │ cmp r1, r3 │ │ │ │ @@ -651612,15 +651611,15 @@ │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 27fe90 >::resize(unsigned int)@@Base+0xa4> │ │ │ │ ldr r0, [pc, #4] @ (27fee0 >::resize(unsigned int)@@Base+0xf4>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - sub sp, #120 @ 0x78 │ │ │ │ + sub sp, #136 @ 0x88 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ @@ -651686,15 +651685,15 @@ │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 27ff5a >::resize(unsigned int)@@Base+0x16e> │ │ │ │ ldr r0, [pc, #8] @ (27ffac >::resize(unsigned int)@@Base+0x1c0>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - add r7, sp, #848 @ 0x350 │ │ │ │ + add r7, sp, #864 @ 0x360 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ @@ -651758,15 +651757,15 @@ │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 280024 >::resize(unsigned int)@@Base+0x238> │ │ │ │ ldr r0, [pc, #4] @ (280074 >::resize(unsigned int)@@Base+0x288>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - add r7, sp, #40 @ 0x28 │ │ │ │ + add r7, sp, #56 @ 0x38 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r0 │ │ │ │ mov r7, r1 │ │ │ │ @@ -651865,15 +651864,15 @@ │ │ │ │ b.n 28016c >::resize(unsigned int)@@Base+0x380> │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 2800c8 >::resize(unsigned int)@@Base+0x2dc> │ │ │ │ ldr r0, [pc, #4] @ (2801a4 >::resize(unsigned int)@@Base+0x3b8>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - add r5, sp, #872 @ 0x368 │ │ │ │ + add r5, sp, #888 @ 0x378 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ @@ -651939,15 +651938,15 @@ │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 280226 >::resize(unsigned int)@@Base+0x43a> │ │ │ │ ldr r0, [pc, #8] @ (280278 >::resize(unsigned int)@@Base+0x48c>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - add r5, sp, #32 │ │ │ │ + add r5, sp, #48 @ 0x30 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [r0, #64] @ 0x40 │ │ │ │ mov r6, r1 │ │ │ │ @@ -652033,15 +652032,15 @@ │ │ │ │ b.n 280350 >::resize(unsigned int)@@Base+0x564> │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 2802fe >::resize(unsigned int)@@Base+0x512> │ │ │ │ ldr r0, [pc, #4] @ (280388 >::resize(unsigned int)@@Base+0x59c>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - add r3, sp, #984 @ 0x3d8 │ │ │ │ + add r3, sp, #1000 @ 0x3e8 │ │ │ │ lsls r0, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 280426 >::resize(unsigned int)@@Base+0x63a> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -652110,17 +652109,17 @@ │ │ │ │ str r2, [r4, #4] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #8] @ (280448 >::resize(unsigned int)@@Base+0x65c>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - it ne │ │ │ │ + itt ne │ │ │ │ lslne r0, r3, #1 │ │ │ │ - stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + stmdbne sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r6, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ ldr r7, [r6, #0] │ │ │ │ ldrd r5, r0, [r7, #24] │ │ │ │ @@ -652322,15 +652321,15 @@ │ │ │ │ str r3, [r4, #8] │ │ │ │ str r2, [r4, #4] │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [pc, #4] @ (280684 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x138>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - pop {r1, r3, r4, r6, r7} │ │ │ │ + pop {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 280722 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x1d6> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -652399,15 +652398,15 @@ │ │ │ │ str r2, [r4, #4] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #8] @ (280744 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x1f8>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - pop {r2, r3, r4} │ │ │ │ + pop {r5} │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r6, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ @@ -652589,15 +652588,15 @@ │ │ │ │ mov r4, r3 │ │ │ │ b.n 280926 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x3da> │ │ │ │ ldr r0, [pc, #16] @ (280960 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x414>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r3, [sp, #328] @ 0x148 │ │ │ │ + ldr r3, [sp, #344] @ 0x158 │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldr r2, [r0, #4] │ │ │ │ add.w ip, r0, #4 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov sl, r1 │ │ │ │ sub sp, #20 │ │ │ │ cmp r2, #0 │ │ │ │ @@ -652973,15 +652972,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx 11e9c , std::allocator >::_M_dispose()@plt> │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ ble.n 280d6c , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x820> │ │ │ │ lsls r1, r4, #1 │ │ │ │ lsrs r4, r7, #32 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb668 │ │ │ │ + @ instruction: 0xb66c │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldrd r2, r3, [r1] │ │ │ │ sub sp, #8 │ │ │ │ @@ -653191,15 +653190,15 @@ │ │ │ │ str r4, [r0, #4] │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #8] @ (280fc4 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0xa78>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - cbz r4, 28102e , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0xae2> │ │ │ │ + cbz r0, 281030 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0xae4> │ │ │ │ lsls r0, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 281068 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0xb1c> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -653282,15 +653281,15 @@ │ │ │ │ cmp.w r8, #0 │ │ │ │ bne.n 281042 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0xaf6> │ │ │ │ b.n 281050 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0xb04> │ │ │ │ ldr r0, [pc, #8] @ (2810ac , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0xb60>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - uxth r4, r6 │ │ │ │ + uxth r0, r7 │ │ │ │ lsls r0, r3, #1 │ │ │ │ │ │ │ │ 002810b0 >::_M_realloc_append(int const&)@@Base>: │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -653336,15 +653335,15 @@ │ │ │ │ strd r3, r4, [r6] │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #4] @ (281128 >::_M_realloc_append(int const&)@@Base+0x78>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - str r3, [sp, #504] @ 0x1f8 │ │ │ │ + str r3, [sp, #520] @ 0x208 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr.w r8, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ @@ -654422,17 +654421,17 @@ │ │ │ │ blx 11b4c │ │ │ │ b.n 281d56 >::_M_realloc_append(int const&)@@Base+0xca6> │ │ │ │ ldr r0, [pc, #20] @ (281d84 >::_M_realloc_append(int const&)@@Base+0xcd4>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ + str r2, [sp, #96] @ 0x60 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ + str r2, [sp, #56] @ 0x38 │ │ │ │ lsls r0, r3, #1 │ │ │ │ cbz r7, 281d92 >::_M_realloc_append(int const&)@@Base+0xce2> │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r7 │ │ │ │ blx 11984 │ │ │ │ mov r4, r9 │ │ │ │ cmp r5, #0 │ │ │ │ @@ -655126,19 +655125,19 @@ │ │ │ │ lsls r1, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ stmia r6!, {r4, r6} │ │ │ │ lsls r1, r4, #1 │ │ │ │ stmia r6!, {r4} │ │ │ │ lsls r1, r4, #1 │ │ │ │ - ldrh r0, [r5, #26] │ │ │ │ + ldrh r4, [r5, #26] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmia r5!, {r1, r2, r5, r6} │ │ │ │ lsls r1, r4, #1 │ │ │ │ - ldrh r6, [r7, #20] │ │ │ │ + ldrh r2, [r0, #22] │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldr r1, [r0, #8] │ │ │ │ mov r3, r0 │ │ │ │ cbz r1, 28250c >::_M_realloc_append(int const&)@@Base+0x145c> │ │ │ │ mov r2, r0 │ │ │ │ ldr.w r0, [r2], #12 │ │ │ │ cmp r0, r2 │ │ │ │ @@ -655552,15 +655551,15 @@ │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #8] @ (282958 >::_M_realloc_append(int const&)@@Base+0x18a8>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #12] │ │ │ │ @@ -655626,15 +655625,15 @@ │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r2, r0 │ │ │ │ b.n 2829ec >::_M_realloc_append(int const&)@@Base+0x193c> │ │ │ │ ldr r0, [pc, #4] @ (282a14 >::_M_realloc_append(int const&)@@Base+0x1964>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - ldrb r2, [r2, #10] │ │ │ │ + ldrb r6, [r2, #10] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #156] @ (282ac8 >::_M_realloc_append(int const&)@@Base+0x1a18>) │ │ │ │ @@ -655787,15 +655786,15 @@ │ │ │ │ str r2, [r4, #4] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #8] @ (282b90 >::_M_realloc_append(int const&)@@Base+0x1ae0>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - str r7, [sp, #832] @ 0x340 │ │ │ │ + str r7, [sp, #848] @ 0x350 │ │ │ │ lsls r0, r3, #1 │ │ │ │ │ │ │ │ 00282b94 >::_M_default_append(unsigned int)@@Base>: │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 282c34 >::_M_default_append(unsigned int)@@Base+0xa0> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -655880,15 +655879,15 @@ │ │ │ │ cmp.w r8, #0 │ │ │ │ bne.n 282c0e >::_M_default_append(unsigned int)@@Base+0x7a> │ │ │ │ b.n 282c1c >::_M_default_append(unsigned int)@@Base+0x88> │ │ │ │ ldr r0, [pc, #8] @ (282c78 >::_M_default_append(unsigned int)@@Base+0xe4>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - str r6, [sp, #928] @ 0x3a0 │ │ │ │ + str r6, [sp, #944] @ 0x3b0 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r5, r0 │ │ │ │ @@ -655984,15 +655983,15 @@ │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 282d42 >::_M_default_append(unsigned int)@@Base+0x1ae> │ │ │ │ ldr r0, [pc, #8] @ (282dac >::_M_default_append(unsigned int)@@Base+0x218>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - strh r4, [r2, #14] │ │ │ │ + strh r0, [r3, #14] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -656106,15 +656105,15 @@ │ │ │ │ b.n 282e5a >::_M_default_append(unsigned int)@@Base+0x2c6> │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 282e6e >::_M_default_append(unsigned int)@@Base+0x2da> │ │ │ │ ldr r0, [pc, #4] @ (282f0c >::_M_default_append(unsigned int)@@Base+0x378>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - strh r2, [r6, #2] │ │ │ │ + strh r6, [r6, #2] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -656228,15 +656227,15 @@ │ │ │ │ b.n 282fba >::_M_default_append(unsigned int)@@Base+0x426> │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 282fce >::_M_default_append(unsigned int)@@Base+0x43a> │ │ │ │ ldr r0, [pc, #4] @ (28306c >::_M_default_append(unsigned int)@@Base+0x4d8>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - ldrb r2, [r2, #28] │ │ │ │ + ldrb r6, [r2, #28] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -656374,15 +656373,15 @@ │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 2830c4 >::_M_default_append(unsigned int)@@Base+0x530> │ │ │ │ ldr r0, [pc, #8] @ (283208 >::_M_default_append(unsigned int)@@Base+0x674>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - ldrb r0, [r7, #21] │ │ │ │ + ldrb r4, [r7, #21] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r5, r0 │ │ │ │ @@ -656478,15 +656477,15 @@ │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 2832ca >::_M_default_append(unsigned int)@@Base+0x736> │ │ │ │ ldr r0, [pc, #8] @ (283334 >::_M_default_append(unsigned int)@@Base+0x7a0>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - ldrb r4, [r1, #17] │ │ │ │ + ldrb r0, [r2, #17] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r5, r0 │ │ │ │ @@ -656582,15 +656581,15 @@ │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 2833f6 >::_M_default_append(unsigned int)@@Base+0x862> │ │ │ │ ldr r0, [pc, #8] @ (283460 >::_M_default_append(unsigned int)@@Base+0x8cc>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - ldrb r0, [r4, #12] │ │ │ │ + ldrb r4, [r4, #12] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -656705,15 +656704,15 @@ │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 283520 >::_M_default_append(unsigned int)@@Base+0x98c> │ │ │ │ ldr r0, [pc, #8] @ (2835c0 >::_M_default_append(unsigned int)@@Base+0xa2c>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - ldrb r0, [r0, #7] │ │ │ │ + ldrb r4, [r0, #7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -656850,15 +656849,15 @@ │ │ │ │ b.n 2836c0 >::_M_default_append(unsigned int)@@Base+0xb2c> │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 283616 >::_M_default_append(unsigned int)@@Base+0xa82> │ │ │ │ ldr r0, [pc, #4] @ (283758 >::_M_default_append(unsigned int)@@Base+0xbc4>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - ldrb r6, [r4, #0] │ │ │ │ + ldrb r2, [r5, #0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -656972,15 +656971,15 @@ │ │ │ │ b.n 283802 >::_M_default_append(unsigned int)@@Base+0xc6e> │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 283816 >::_M_default_append(unsigned int)@@Base+0xc82> │ │ │ │ ldr r0, [pc, #4] @ (2838b4 >::_M_default_append(unsigned int)@@Base+0xd20>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - strb r2, [r1, #27] │ │ │ │ + strb r6, [r1, #27] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r5, [r0, #64] @ 0x40 │ │ │ │ mov sl, r1 │ │ │ │ @@ -657102,15 +657101,15 @@ │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 28398a >::_M_default_append(unsigned int)@@Base+0xdf6> │ │ │ │ ldr r0, [pc, #8] @ (283a2c >::_M_default_append(unsigned int)@@Base+0xe98>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - strb r4, [r2, #21] │ │ │ │ + strb r0, [r3, #21] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -657225,15 +657224,15 @@ │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 283ae8 >::_M_default_append(unsigned int)@@Base+0xf54> │ │ │ │ ldr r0, [pc, #8] @ (283b88 >::_M_default_append(unsigned int)@@Base+0xff4>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - strb r0, [r7, #15] │ │ │ │ + strb r4, [r7, #15] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -657348,15 +657347,15 @@ │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 283c44 >::_M_default_append(unsigned int)@@Base+0x10b0> │ │ │ │ ldr r0, [pc, #8] @ (283ce4 >::_M_default_append(unsigned int)@@Base+0x1150>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - strb r4, [r3, #10] │ │ │ │ + strb r0, [r4, #10] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -657493,15 +657492,15 @@ │ │ │ │ b.n 283de0 >::_M_default_append(unsigned int)@@Base+0x124c> │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 283d3a >::_M_default_append(unsigned int)@@Base+0x11a6> │ │ │ │ ldr r0, [pc, #4] @ (283e78 >::_M_default_append(unsigned int)@@Base+0x12e4>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - strb r6, [r0, #4] │ │ │ │ + strb r2, [r1, #4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -657616,15 +657615,15 @@ │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 283f38 >::_M_default_append(unsigned int)@@Base+0x13a4> │ │ │ │ ldr r0, [pc, #8] @ (283fd8 >::_M_default_append(unsigned int)@@Base+0x1444>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - ldr r0, [r5, #120] @ 0x78 │ │ │ │ + ldr r4, [r5, #120] @ 0x78 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -657761,15 +657760,15 @@ │ │ │ │ b.n 2840d8 >::_M_default_append(unsigned int)@@Base+0x1544> │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 28402e >::_M_default_append(unsigned int)@@Base+0x149a> │ │ │ │ ldr r0, [pc, #4] @ (284170 >::_M_default_append(unsigned int)@@Base+0x15dc>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - ldr r6, [r1, #96] @ 0x60 │ │ │ │ + ldr r2, [r2, #96] @ 0x60 │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov r5, r0 │ │ │ │ ldrd r0, lr, [r0, #68] @ 0x44 │ │ │ │ subs.w r4, lr, r0 │ │ │ │ beq.n 2841b6 >::_M_default_append(unsigned int)@@Base+0x1622> │ │ │ │ ldr r3, [r1, #0] │ │ │ │ @@ -661383,15 +661382,15 @@ │ │ │ │ movs r3, #0 │ │ │ │ strd r3, r3, [sl] │ │ │ │ b.n 2869a4 >::_M_default_append(unsigned int)@@Base+0x3e10> │ │ │ │ ldr r0, [pc, #8] @ (286b48 >::_M_default_append(unsigned int)@@Base+0x3fb4>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - add r0, r7 │ │ │ │ + add r4, r7 │ │ │ │ lsls r0, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 286c18 >::_M_default_append(unsigned int)@@Base+0x4084> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -661490,15 +661489,15 @@ │ │ │ │ cmp.w r8, #0 │ │ │ │ bne.n 286bee >::_M_default_append(unsigned int)@@Base+0x405a> │ │ │ │ b.n 286bfc >::_M_default_append(unsigned int)@@Base+0x4068> │ │ │ │ ldr r0, [pc, #8] @ (286c74 >::_M_default_append(unsigned int)@@Base+0x40e0>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - ldrsb r4, [r5, r3] │ │ │ │ + ldrsb r0, [r6, r3] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2000] @ 0x7d0 │ │ │ │ ldr r4, [pc, #640] @ (286f0c >::_M_default_append(unsigned int)@@Base+0x4378>) │ │ │ │ subw sp, sp, #2060 @ 0x80c │ │ │ │ @@ -663964,15 +663963,15 @@ │ │ │ │ add.w r1, r4, r1, lsl #3 │ │ │ │ str r1, [r0, #4] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #4] @ (288864 >::_M_default_append(unsigned int)@@Base+0x5cd0>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - subs r2, #250 @ 0xfa │ │ │ │ + subs r2, #254 @ 0xfe │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ vmov s15, r3 │ │ │ │ ldr.w ip, [sp, #8] │ │ │ │ @@ -664103,15 +664102,15 @@ │ │ │ │ strd r3, r4, [r6] │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #4] @ (2889d0 >::_M_default_append(unsigned int)@@Base+0x5e3c>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - subs r6, r2, r3 │ │ │ │ + subs r2, r3, r3 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3384] @ 0xd38 │ │ │ │ ldr.w r2, [pc, #2364] @ 289328 >::_M_default_append(unsigned int)@@Base+0x6794> │ │ │ │ @@ -666727,15 +666726,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r1, #10 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r3, #7 │ │ │ │ movs r0, r0 │ │ │ │ asrs r4, r2, #7 │ │ │ │ movs r0, r0 │ │ │ │ - movs r1, #132 @ 0x84 │ │ │ │ + movs r1, #136 @ 0x88 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #13 │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r7, #4 │ │ │ │ movs r0, r0 │ │ │ │ cmp lr, sp │ │ │ │ lsls r1, r4, #1 │ │ │ │ @@ -666747,29 +666746,29 @@ │ │ │ │ lsls r1, r4, #1 │ │ │ │ add sl, pc │ │ │ │ lsls r1, r4, #1 │ │ │ │ add lr, r6 │ │ │ │ lsls r1, r4, #1 │ │ │ │ add r0, r9 │ │ │ │ lsls r1, r4, #1 │ │ │ │ - adds r4, r7, #6 │ │ │ │ + adds r0, r0, #7 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - adds r2, r2, #7 │ │ │ │ + adds r6, r2, #7 │ │ │ │ lsls r0, r3, #1 │ │ │ │ mvns r6, r4 │ │ │ │ lsls r1, r4, #1 │ │ │ │ mvns r4, r1 │ │ │ │ lsls r1, r4, #1 │ │ │ │ - adds r0, r0, #5 │ │ │ │ + adds r4, r0, #5 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - adds r6, r2, #5 │ │ │ │ + adds r2, r3, #5 │ │ │ │ lsls r0, r3, #1 │ │ │ │ muls r4, r3 │ │ │ │ lsls r1, r4, #1 │ │ │ │ - ldc2l 0, cr0, [r4], #348 @ 0x15c │ │ │ │ + ldc2l 0, cr0, [r8], #348 @ 0x15c │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #20 │ │ │ │ mov r9, r0 │ │ │ │ @@ -667110,19 +667109,19 @@ │ │ │ │ subs r1, r1, r0 │ │ │ │ blx 11984 │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ ldr r0, [pc, #16] @ (28ab18 >::_M_default_append(unsigned int)@@Base+0x7f84>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - lsls r6, r3, #18 │ │ │ │ + lsls r2, r4, #18 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r4, r1, #18 │ │ │ │ + lsls r0, r2, #18 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r0, r6, #17 │ │ │ │ + lsls r4, r6, #17 │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #152] @ (28abc4 >::_M_default_append(unsigned int)@@Base+0x8030>) │ │ │ │ sub sp, #28 │ │ │ │ @@ -667354,15 +667353,15 @@ │ │ │ │ cmp r7, #0 │ │ │ │ bne.n 28ad14 >::_M_default_append(unsigned int)@@Base+0x8180> │ │ │ │ b.n 28ad1c >::_M_default_append(unsigned int)@@Base+0x8188> │ │ │ │ ldr r0, [pc, #8] @ (28ad8c >::_M_default_append(unsigned int)@@Base+0x81f8>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - asrs r4, r2, #23 │ │ │ │ + asrs r0, r3, #23 │ │ │ │ lsls r0, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 28ae60 >::_M_default_append(unsigned int)@@Base+0x82cc> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -667471,15 +667470,15 @@ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp.w fp, #0 │ │ │ │ bne.n 28ae3a >::_M_default_append(unsigned int)@@Base+0x82a6> │ │ │ │ b.n 28ae48 >::_M_default_append(unsigned int)@@Base+0x82b4> │ │ │ │ ldr r0, [pc, #4] @ (28aec8 >::_M_default_append(unsigned int)@@Base+0x8334>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - asrs r6, r2, #18 │ │ │ │ + asrs r2, r3, #18 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ sub sp, #12 │ │ │ │ @@ -667595,15 +667594,15 @@ │ │ │ │ blx 11328 <__cxa_begin_catch@plt> │ │ │ │ blx 11e2c <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 28af62 >::_M_default_append(unsigned int)@@Base+0x83ce> │ │ │ │ ldr r0, [pc, #8] @ (28b028 >::_M_default_append(unsigned int)@@Base+0x8494>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - vqadd.u16 q8, q4, │ │ │ │ + vqadd.u16 q8, q6, │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #8 │ │ │ │ cmp.w r1, #268435456 @ 0x10000000 │ │ │ │ bcs.n 28b092 >::_M_default_append(unsigned int)@@Base+0x84fe> │ │ │ │ @@ -667639,15 +667638,15 @@ │ │ │ │ cmp r5, #0 │ │ │ │ bne.n 28b06a >::_M_default_append(unsigned int)@@Base+0x84d6> │ │ │ │ b.n 28b072 >::_M_default_append(unsigned int)@@Base+0x84de> │ │ │ │ ldr r0, [pc, #8] @ (28b09c >::_M_default_append(unsigned int)@@Base+0x8508>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - @ instruction: 0xf3fc0057 │ │ │ │ + and.w r0, r0, #14090240 @ 0xd70000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r3, r4, [r0, #4] │ │ │ │ sub sp, #8 │ │ │ │ cmp r3, r4 │ │ │ │ @@ -667698,15 +667697,15 @@ │ │ │ │ strd r5, r3, [r8] │ │ │ │ str.w r0, [r8, #8] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [pc, #4] @ (28b13c >::_M_default_append(unsigned int)@@Base+0x85a8>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - bfi r0, sl, #1, #23 │ │ │ │ + bfi r0, lr, #1, #23 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ mov r5, r0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -668636,137 +668635,137 @@ │ │ │ │ b.n 28b3ce >::_M_default_append(unsigned int)@@Base+0x883a> │ │ │ │ movs r1, #12 │ │ │ │ mov r0, r8 │ │ │ │ blx 11984 │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xfb220057 │ │ │ │ - strh r2, [r0, #24] │ │ │ │ + @ instruction: 0xfb260057 │ │ │ │ + strh r6, [r0, #24] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsrs r0, r0, #3 │ │ │ │ + lsrs r4, r0, #3 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsrs r2, r4, #6 │ │ │ │ + lsrs r6, r4, #6 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsrs r4, r4, #2 │ │ │ │ + lsrs r0, r5, #2 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r2, r7, #31 │ │ │ │ + lsls r6, r7, #31 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsrs r0, r0, #6 │ │ │ │ + lsrs r4, r0, #6 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsrs r0, r5, #5 │ │ │ │ + lsrs r4, r5, #5 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - asrs r2, r0, #18 │ │ │ │ + asrs r6, r0, #18 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xfa1e0057 │ │ │ │ - strh r6, [r7, #14] │ │ │ │ + @ instruction: 0xfa220057 │ │ │ │ + strh r2, [r0, #16] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsrs r4, r5, #2 │ │ │ │ + lsrs r0, r6, #2 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r6, r5, #30 │ │ │ │ + lsls r2, r6, #30 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r0, r1, #28 │ │ │ │ + lsls r4, r1, #28 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsrs r6, r1, #2 │ │ │ │ + lsrs r2, r2, #2 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsrs r6, r0, #1 │ │ │ │ + lsrs r2, r1, #1 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - asrs r0, r2, #14 │ │ │ │ + asrs r4, r2, #14 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh.w r0, [r0, r7, lsl #1] │ │ │ │ - strh r2, [r1, #8] │ │ │ │ + ldrsh.w r0, [r4, r7, lsl #1] │ │ │ │ + strh r6, [r1, #8] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r4, r2, r2 │ │ │ │ + adds r0, r3, r2 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - asrs r2, r4, #12 │ │ │ │ + asrs r6, r4, #12 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - lsls r2, r1, #27 │ │ │ │ + lsls r6, r1, #27 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r2, r3, #24 │ │ │ │ + lsls r6, r3, #24 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r4, r0, #30 │ │ │ │ + lsls r0, r1, #30 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb.w r0, [ip, #87] @ 0x57 │ │ │ │ - lsrs r0, r4, #18 │ │ │ │ + ldrb.w r0, [r0, #87] @ 0x57 │ │ │ │ + lsrs r4, r4, #18 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - str.w r0, [r0, r7, lsl #1] │ │ │ │ - strh r0, [r4, #0] │ │ │ │ + str.w r0, [r4, r7, lsl #1] │ │ │ │ + strh r4, [r4, #0] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r6, r3, #23 │ │ │ │ + lsls r2, r4, #23 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r0, r0, #27 │ │ │ │ + lsls r4, r0, #27 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r2, r0, #23 │ │ │ │ + lsls r6, r0, #23 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r4, r3, #20 │ │ │ │ + lsls r0, r4, #20 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r2, r4, #26 │ │ │ │ + lsls r6, r4, #26 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r2, r1, #26 │ │ │ │ + lsls r6, r1, #26 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xf7500057 │ │ │ │ - ldrb r4, [r5, #28] │ │ │ │ + @ instruction: 0xf7540057 │ │ │ │ + ldrb r0, [r6, #28] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r4, [r2, #28] │ │ │ │ + ldrb r0, [r3, #28] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsrs r2, r6, #31 │ │ │ │ + lsrs r6, r6, #31 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - asrs r4, r6, #3 │ │ │ │ + asrs r0, r7, #3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - lsls r0, r5, #18 │ │ │ │ + lsls r4, r5, #18 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r0, r5, #15 │ │ │ │ + lsls r4, r5, #15 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r4, r2, #19 │ │ │ │ + lsls r0, r3, #19 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xf65e0057 │ │ │ │ - ldrb r4, [r0, #25] │ │ │ │ + @ instruction: 0xf6620057 │ │ │ │ + ldrb r0, [r1, #25] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r2, r3, #16 │ │ │ │ + lsls r6, r3, #16 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r4, r7, #18 │ │ │ │ + lsls r0, r0, #19 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - asrs r4, r7, #32 │ │ │ │ + asrs r0, r0, #1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xf5fe0057 │ │ │ │ - ldrb r0, [r4, #23] │ │ │ │ + addw r0, r2, #2135 @ 0x857 │ │ │ │ + ldrb r4, [r4, #23] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r0, r2, #18 │ │ │ │ + lsls r4, r2, #18 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r4, r2, #14 │ │ │ │ + lsls r0, r3, #14 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r4, r5, #11 │ │ │ │ + lsls r0, r6, #11 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r4, r6, #17 │ │ │ │ + lsls r0, r7, #17 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r6, r5, #16 │ │ │ │ + lsls r2, r6, #16 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r0, r3, #10 │ │ │ │ + lsls r4, r3, #10 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r4, r0, #16 │ │ │ │ + lsls r0, r1, #16 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add.w r0, lr, #14090240 @ 0xd70000 │ │ │ │ - lsrs r4, r4, #4 │ │ │ │ + adds.w r0, r2, #14090240 @ 0xd70000 │ │ │ │ + lsrs r0, r5, #4 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r0, [r4, #19] │ │ │ │ + ldrb r4, [r4, #19] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r0, [r0, #19] │ │ │ │ + ldrb r4, [r0, #19] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r4, r7, #7 │ │ │ │ + lsls r0, r0, #8 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r0, r5, #11 │ │ │ │ + lsls r4, r5, #11 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - orns r0, r2, #14090240 @ 0xd70000 │ │ │ │ - ldrb r0, [r3, #17] │ │ │ │ + orns r0, r6, #14090240 @ 0xd70000 │ │ │ │ + ldrb r4, [r3, #17] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r6, r5, #8 │ │ │ │ + lsls r2, r6, #8 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r0, r2, #11 │ │ │ │ + lsls r4, r2, #11 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsrs r0, r2, #25 │ │ │ │ + lsrs r4, r2, #25 │ │ │ │ lsls r1, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r7, r4, [r0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -668810,15 +668809,15 @@ │ │ │ │ strd r3, r4, [r6] │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #4] @ (28bd40 >::_M_default_append(unsigned int)@@Base+0x91ac>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - b.n 28bc10 >::_M_default_append(unsigned int)@@Base+0x907c> │ │ │ │ + b.n 28bc18 >::_M_default_append(unsigned int)@@Base+0x9084> │ │ │ │ lsls r7, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ @@ -674174,27 +674173,27 @@ │ │ │ │ add.w r2, sp, #43 @ 0x2b │ │ │ │ bl 28f8e0 >::_M_default_append(unsigned int)@@Base+0xcd4c> │ │ │ │ mov r4, r0 │ │ │ │ cmp r5, #0 │ │ │ │ beq.n 28fa8a >::_M_default_append(unsigned int)@@Base+0xcef6> │ │ │ │ b.n 28fa70 >::_M_default_append(unsigned int)@@Base+0xcedc> │ │ │ │ nop │ │ │ │ - ldmia r2, {r1, r2, r4} │ │ │ │ + ldmia r2!, {r1, r3, r4} │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsls r4, r0, #18 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r3, pc, #1000 @ (adr r3, 28ff7c >::_M_default_append(unsigned int)@@Base+0xd3e8>) │ │ │ │ + add r3, pc, #1016 @ (adr r3, 28ff8c >::_M_default_append(unsigned int)@@Base+0xd3f8>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsls r0, r7, #16 │ │ │ │ lsls r4, r3, #1 │ │ │ │ lsls r0, r3, #16 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - stmia r2!, {r3, r4, r5, r6, r7} │ │ │ │ + stmia r2!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r1, [sp, #584] @ 0x248 │ │ │ │ + ldr r1, [sp, #600] @ 0x258 │ │ │ │ lsls r5, r2, #1 │ │ │ │ lsls r0, r5, #12 │ │ │ │ lsls r4, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ @@ -674397,20 +674396,20 @@ │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cdp 0, 4, cr0, cr8, cr0, {3} │ │ │ │ lsrs r0, r5, #27 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r0, #30 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r2!, {r2, r6, r7} │ │ │ │ + stmia r2!, {r3, r6, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsls r2, r5, #5 │ │ │ │ lsls r4, r3, #1 │ │ │ │ ldc 0, cr0, [r4], #384 @ 0x180 │ │ │ │ - stmia r1!, {r1, r2, r6} │ │ │ │ + stmia r1!, {r1, r3, r6} │ │ │ │ lsls r7, r2, #1 │ │ │ │ sub sp, #8 │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3824] @ 0xef0 │ │ │ │ sub sp, #236 @ 0xec │ │ │ │ @@ -675516,23 +675515,23 @@ │ │ │ │ movs r0, r0 │ │ │ │ b.n 290f50 >::_M_default_append(unsigned int)@@Base+0xe3bc> │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r5, #27 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r0, #30 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb7b2 │ │ │ │ + @ instruction: 0xb7b6 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - @ instruction: 0xb6fe │ │ │ │ + @ instruction: 0xb702 │ │ │ │ lsls r7, r2, #1 │ │ │ │ b.n 290be8 >::_M_default_append(unsigned int)@@Base+0xe054> │ │ │ │ lsls r0, r4, #1 │ │ │ │ - @ instruction: 0xb654 │ │ │ │ + setend be │ │ │ │ lsls r7, r2, #1 │ │ │ │ - @ instruction: 0xb646 │ │ │ │ + @ instruction: 0xb64a │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #284] @ (290a20 >::_M_default_append(unsigned int)@@Base+0xde8c>) │ │ │ │ sub sp, #28 │ │ │ │ @@ -675644,23 +675643,23 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r3, #26 │ │ │ │ movs r0, r0 │ │ │ │ b.n 290bf4 >::_M_default_append(unsigned int)@@Base+0xe060> │ │ │ │ lsls r0, r4, #1 │ │ │ │ - push {r1, r3, r4, r7, lr} │ │ │ │ + push {r1, r2, r3, r4, r7, lr} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - push {r1, r3, r6, lr} │ │ │ │ + push {r1, r2, r3, r6, lr} │ │ │ │ lsls r7, r2, #1 │ │ │ │ b.n 290a84 >::_M_default_append(unsigned int)@@Base+0xdef0> │ │ │ │ lsls r0, r4, #1 │ │ │ │ - push {r2, r3, r4, r5, r6, r7} │ │ │ │ + push {lr} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - push {r2, r3, r5, r6, r7} │ │ │ │ + push {r4, r5, r6, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3928] @ 0xf58 │ │ │ │ ldr.w r5, [pc, #2444] @ 2913e4 >::_M_default_append(unsigned int)@@Base+0xe850> │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ @@ -676548,25 +676547,25 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r4, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ asrs r4, r1, #4 │ │ │ │ movs r0, r0 │ │ │ │ blt.n 291498 >::_M_default_append(unsigned int)@@Base+0xe904> │ │ │ │ lsls r0, r4, #1 │ │ │ │ - add r6, sp, #376 @ 0x178 │ │ │ │ + add r6, sp, #392 @ 0x188 │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsls r0, r3, #27 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #272 @ 0x110 │ │ │ │ + add r5, sp, #288 @ 0x120 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r4, sp, #136 @ 0x88 │ │ │ │ + add r4, sp, #152 @ 0x98 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r3, sp, #640 @ 0x280 │ │ │ │ + add r3, sp, #656 @ 0x290 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r4, r3, #22 │ │ │ │ movs r0, r0 │ │ │ │ bvs.n 291514 >::_M_default_append(unsigned int)@@Base+0xe980> │ │ │ │ lsls r0, r4, #1 │ │ │ │ bvs.n 2914c8 >::_M_default_append(unsigned int)@@Base+0xe934> │ │ │ │ lsls r0, r4, #1 │ │ │ │ @@ -676794,23 +676793,23 @@ │ │ │ │ movs r0, r0 │ │ │ │ bpl.n 291628 >::_M_default_append(unsigned int)@@Base+0xea94> │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r5, #27 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r0, #30 │ │ │ │ movs r0, r0 │ │ │ │ - add r2, sp, #8 │ │ │ │ + add r2, sp, #24 │ │ │ │ lsls r7, r2, #1 │ │ │ │ bmi.n 2915ec >::_M_default_append(unsigned int)@@Base+0xea58> │ │ │ │ lsls r0, r4, #1 │ │ │ │ - add r1, sp, #176 @ 0xb0 │ │ │ │ + add r1, sp, #192 @ 0xc0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r0, sp, #632 @ 0x278 │ │ │ │ + add r0, sp, #648 @ 0x288 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r0, sp, #576 @ 0x240 │ │ │ │ + add r0, sp, #592 @ 0x250 │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r5, [pc, #348] @ (291840 >::_M_default_append(unsigned int)@@Base+0xecac>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -676950,23 +676949,23 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bcc.n 291880 >::_M_default_append(unsigned int)@@Base+0xecec> │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r4, r3, #26 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, pc, #656 @ (adr r7, 291ae4 >::_M_default_append(unsigned int)@@Base+0xef50>) │ │ │ │ + add r7, pc, #672 @ (adr r7, 291af4 >::_M_default_append(unsigned int)@@Base+0xef60>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ bcs.n 291764 >::_M_default_append(unsigned int)@@Base+0xebd0> │ │ │ │ lsls r0, r4, #1 │ │ │ │ - add r7, pc, #224 @ (adr r7, 29193c >::_M_default_append(unsigned int)@@Base+0xeda8>) │ │ │ │ + add r7, pc, #240 @ (adr r7, 29194c >::_M_default_append(unsigned int)@@Base+0xedb8>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r7, pc, #0 @ (adr r7, 291860 >::_M_default_append(unsigned int)@@Base+0xeccc>) │ │ │ │ + add r7, pc, #16 @ (adr r7, 291870 >::_M_default_append(unsigned int)@@Base+0xecdc>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r6, pc, #968 @ (adr r6, 291c2c >::_M_default_append(unsigned int)@@Base+0xf098>) │ │ │ │ + add r6, pc, #984 @ (adr r6, 291c3c >::_M_default_append(unsigned int)@@Base+0xf0a8>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r8, r0 │ │ │ │ ldr.w r0, [pc, #1140] @ 291cec >::_M_default_append(unsigned int)@@Base+0xf158> │ │ │ │ @@ -677390,25 +677389,25 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ bne.n 291c04 >::_M_default_append(unsigned int)@@Base+0xf070> │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bne.n 291dcc >::_M_default_append(unsigned int)@@Base+0xf238> │ │ │ │ lsls r0, r4, #1 │ │ │ │ - add r2, sp, #904 @ 0x388 │ │ │ │ + add r2, sp, #920 @ 0x398 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r2, sp, #968 @ 0x3c8 │ │ │ │ + add r2, sp, #984 @ 0x3d8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r4, r3, #26 │ │ │ │ movs r0, r0 │ │ │ │ - add r3, pc, #592 @ (adr r3, 291f58 >::_M_default_append(unsigned int)@@Base+0xf3c4>) │ │ │ │ + add r3, pc, #608 @ (adr r3, 291f68 >::_M_default_append(unsigned int)@@Base+0xf3d4>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldmia r6!, {r2, r7} │ │ │ │ lsls r0, r4, #1 │ │ │ │ - add r2, pc, #176 @ (adr r2, 291dc0 >::_M_default_append(unsigned int)@@Base+0xf22c>) │ │ │ │ + add r2, pc, #192 @ (adr r2, 291dd0 >::_M_default_append(unsigned int)@@Base+0xf23c>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ orr.w r3, r1, #1 │ │ │ │ mov r4, r1 │ │ │ │ @@ -677590,23 +677589,23 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldmia r4, {r2, r3, r4, r6, r7} │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 292138 >::_M_default_append(unsigned int)@@Base+0xf5a4> │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r6, pc, #328 @ (adr r6, 292034 >::_M_default_append(unsigned int)@@Base+0xf4a0>) │ │ │ │ + add r6, pc, #344 @ (adr r6, 292044 >::_M_default_append(unsigned int)@@Base+0xf4b0>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldmia r4!, {r2, r3, r5} │ │ │ │ lsls r0, r4, #1 │ │ │ │ - add r6, pc, #40 @ (adr r6, 291f1c >::_M_default_append(unsigned int)@@Base+0xf388>) │ │ │ │ + add r6, pc, #56 @ (adr r6, 291f2c >::_M_default_append(unsigned int)@@Base+0xf398>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r5, pc, #536 @ (adr r5, 292110 >::_M_default_append(unsigned int)@@Base+0xf57c>) │ │ │ │ + add r5, pc, #552 @ (adr r5, 292120 >::_M_default_append(unsigned int)@@Base+0xf58c>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r5, pc, #360 @ (adr r5, 292064 >::_M_default_append(unsigned int)@@Base+0xf4d0>) │ │ │ │ + add r5, pc, #376 @ (adr r5, 292074 >::_M_default_append(unsigned int)@@Base+0xf4e0>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov r6, r0 │ │ │ │ @@ -678750,15 +678749,15 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r3, r0 │ │ │ │ b.n 292a88 >::_M_default_append(unsigned int)@@Base+0xfef4> │ │ │ │ ldr r0, [pc, #8] @ (292ab8 >::_M_default_append(unsigned int)@@Base+0xff24>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - ldrb r0, [r6, #7] │ │ │ │ + ldrb r4, [r6, #7] │ │ │ │ lsls r7, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [r0, #32] │ │ │ │ sub sp, #12 │ │ │ │ @@ -680174,15 +680173,15 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ sub sp, #192 @ 0xc0 │ │ │ │ lsls r0, r4, #1 │ │ │ │ add r7, sp, #848 @ 0x350 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldr r2, [r2, #36] @ 0x24 │ │ │ │ + ldr r6, [r2, #36] @ 0x24 │ │ │ │ lsls r7, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r7, r4, [r0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -680228,15 +680227,15 @@ │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #8] @ (293ae8 >::_M_default_append(unsigned int)@@Base+0x10f54>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - ldr r0, [r0, #28] │ │ │ │ + ldr r4, [r0, #28] │ │ │ │ lsls r7, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [r0, #8] │ │ │ │ mov lr, r2 │ │ │ │ @@ -680311,15 +680310,15 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, r2 │ │ │ │ b.n 293b66 >::_M_default_append(unsigned int)@@Base+0x10fd2> │ │ │ │ ldr r0, [pc, #8] @ (293bbc >::_M_default_append(unsigned int)@@Base+0x11028>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - strb r4, [r0, #15] │ │ │ │ + strb r0, [r1, #15] │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #0] │ │ │ │ sub sp, #16 │ │ │ │ @@ -680462,15 +680461,15 @@ │ │ │ │ subs r3, #1 │ │ │ │ str.w r4, [r0], #4 │ │ │ │ bne.n 293d2c >::_M_default_append(unsigned int)@@Base+0x11198> │ │ │ │ b.n 293cda >::_M_default_append(unsigned int)@@Base+0x11146> │ │ │ │ ldr r0, [pc, #4] @ (293d40 >::_M_default_append(unsigned int)@@Base+0x111ac>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - strb r6, [r7, #8] │ │ │ │ + strb r2, [r0, #9] │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ ldr.w ip, [pc, #512] @ 293f58 >::_M_default_append(unsigned int)@@Base+0x113c4> │ │ │ │ sub sp, #80 @ 0x50 │ │ │ │ @@ -681111,29 +681110,29 @@ │ │ │ │ nop │ │ │ │ add r2, sp, #480 @ 0x1e0 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r2, sp, #432 @ 0x1b0 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldrb r4, [r3, #28] │ │ │ │ + ldrb r0, [r4, #28] │ │ │ │ lsls r7, r2, #1 │ │ │ │ add r1, sp, #744 @ 0x2e8 │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r0, [r0, #25] │ │ │ │ + ldrb r4, [r0, #25] │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r0, r2, #13 │ │ │ │ movs r0, r0 │ │ │ │ add r7, pc, #736 @ (adr r7, 2946f4 >::_M_default_append(unsigned int)@@Base+0x11b60>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldrb r4, [r3, #14] │ │ │ │ + ldrb r0, [r4, #14] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrb r6, [r1, #14] │ │ │ │ + ldrb r2, [r2, #14] │ │ │ │ lsls r7, r2, #1 │ │ │ │ add r6, pc, #480 @ (adr r6, 294600 >::_M_default_append(unsigned int)@@Base+0x11a6c>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ add r6, pc, #344 @ (adr r6, 29457c >::_M_default_append(unsigned int)@@Base+0x119e8>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -681420,37 +681419,37 @@ │ │ │ │ nop │ │ │ │ add r5, pc, #808 @ (adr r5, 294a88 >::_M_default_append(unsigned int)@@Base+0x11ef4>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r5, pc, #720 @ (adr r5, 294a38 >::_M_default_append(unsigned int)@@Base+0x11ea4>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldrb r0, [r7, #9] │ │ │ │ + ldrb r4, [r7, #9] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrb r2, [r6, #8] │ │ │ │ + ldrb r6, [r6, #8] │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r6, [r5, #6] │ │ │ │ + ldrb r2, [r6, #6] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrb r4, [r4, #5] │ │ │ │ + ldrb r0, [r5, #5] │ │ │ │ lsls r7, r2, #1 │ │ │ │ add r4, pc, #16 @ (adr r4, 294790 >::_M_default_append(unsigned int)@@Base+0x11bfc>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldrb r2, [r7, #1] │ │ │ │ + ldrb r6, [r7, #1] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrb r0, [r6, #0] │ │ │ │ + ldrb r4, [r6, #0] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrb r6, [r0, #0] │ │ │ │ + ldrb r2, [r1, #0] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r0, [r7, #31] │ │ │ │ + strb r4, [r7, #31] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r2, [r5, #31] │ │ │ │ + strb r6, [r5, #31] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r4, [r3, #31] │ │ │ │ + strb r0, [r4, #31] │ │ │ │ lsls r7, r2, #1 │ │ │ │ add r2, pc, #808 @ (adr r2, 294ac4 >::_M_default_append(unsigned int)@@Base+0x11f30>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ sub sp, #8 │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -682495,49 +682494,49 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r3, #26 │ │ │ │ movs r0, r0 │ │ │ │ push {r2, r3, r6, r7, lr} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strb r4, [r3, #23] │ │ │ │ + strb r0, [r4, #23] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r0, [r4, #20] │ │ │ │ + strb r4, [r4, #20] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r0, [r5, #19] │ │ │ │ + strb r4, [r5, #19] │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr r7, [sp, #712] @ 0x2c8 │ │ │ │ lsls r0, r4, #1 │ │ │ │ cbz r2, 2952ec >::_M_default_append(unsigned int)@@Base+0x12758> │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r0, #23 │ │ │ │ movs r0, r0 │ │ │ │ - strb r6, [r4, #10] │ │ │ │ + strb r2, [r5, #10] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r4, [r7, #6] │ │ │ │ + strb r0, [r0, #7] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r6, [r0, #6] │ │ │ │ + strb r2, [r1, #6] │ │ │ │ lsls r7, r2, #1 │ │ │ │ add sp, #424 @ 0x1a8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ add sp, #120 @ 0x78 │ │ │ │ lsls r3, r3, #1 │ │ │ │ add r7, sp, #56 @ 0x38 │ │ │ │ lsls r3, r3, #1 │ │ │ │ add r6, sp, #496 @ 0x1f0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r2, [r2, #96] @ 0x60 │ │ │ │ + ldr r6, [r2, #96] @ 0x60 │ │ │ │ lsls r7, r2, #1 │ │ │ │ add r5, sp, #224 @ 0xe0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ add r4, sp, #976 @ 0x3d0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ add r4, sp, #768 @ 0x300 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r0, [r3, #80] @ 0x50 │ │ │ │ + ldr r4, [r3, #80] @ 0x50 │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ lsls r0, r4, #1 │ │ │ │ str r7, [sp, #912] @ 0x390 │ │ │ │ lsls r0, r4, #1 │ │ │ │ str r7, [sp, #768] @ 0x300 │ │ │ │ lsls r0, r4, #1 │ │ │ │ @@ -683017,21 +683016,21 @@ │ │ │ │ movs r0, r0 │ │ │ │ str r6, [sp, #128] @ 0x80 │ │ │ │ lsls r0, r4, #1 │ │ │ │ str r6, [sp, #112] @ 0x70 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r4, #40] @ 0x28 │ │ │ │ + ldr r2, [r5, #40] @ 0x28 │ │ │ │ lsls r7, r2, #1 │ │ │ │ str r4, [sp, #952] @ 0x3b8 │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [r4, #20] │ │ │ │ + ldr r4, [r4, #20] │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r0, r2, #13 │ │ │ │ movs r0, r0 │ │ │ │ str r2, [sp, #608] @ 0x260 │ │ │ │ lsls r0, r4, #1 │ │ │ │ ldr r2, [sp, #0] │ │ │ │ mov r1, r7 │ │ │ │ @@ -683141,17 +683140,17 @@ │ │ │ │ lsls r1, r1, #2 │ │ │ │ blx 11984 │ │ │ │ b.n 29590e >::_M_default_append(unsigned int)@@Base+0x12d7a> │ │ │ │ ldr r1, [r5, #12] │ │ │ │ blx 11984 │ │ │ │ b.n 295916 >::_M_default_append(unsigned int)@@Base+0x12d82> │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ - str r4, [r6, #96] @ 0x60 │ │ │ │ + str r0, [r7, #96] @ 0x60 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r6, [r4, #96] @ 0x60 │ │ │ │ + str r2, [r5, #96] @ 0x60 │ │ │ │ lsls r7, r2, #1 │ │ │ │ str r1, [sp, #80] @ 0x50 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r0, [sp, #968] @ 0x3c8 │ │ │ │ lsls r0, r4, #1 │ │ │ │ @@ -683650,37 +683649,37 @@ │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ str r0, [sp, #560] @ 0x230 │ │ │ │ lsls r0, r4, #1 │ │ │ │ str r0, [sp, #544] @ 0x220 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r3, #80] @ 0x50 │ │ │ │ + str r6, [r3, #80] @ 0x50 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r6, [r7, #68] @ 0x44 │ │ │ │ + str r2, [r0, #72] @ 0x48 │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [r2, #56] @ 0x38 │ │ │ │ + str r2, [r3, #56] @ 0x38 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r4, [r5, #44] @ 0x2c │ │ │ │ + str r0, [r6, #44] @ 0x2c │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldrh r6, [r6, #40] @ 0x28 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - str r2, [r6, #16] │ │ │ │ + str r6, [r6, #16] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r4, [r6, #8] │ │ │ │ + str r0, [r7, #8] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r6, [r7, #4] │ │ │ │ + str r2, [r0, #8] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrsh r6, [r7, r7] │ │ │ │ + str r2, [r0, #0] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrsh r0, [r6, r7] │ │ │ │ + ldrsh r4, [r6, r7] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrsh r2, [r4, r7] │ │ │ │ + ldrsh r6, [r4, r7] │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldrh r4, [r0, #22] │ │ │ │ lsls r0, r4, #1 │ │ │ │ sub sp, #8 │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -684807,43 +684806,43 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r5, #27 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r0, #30 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r0, [r1, r7] │ │ │ │ + ldrb r4, [r1, r7] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrb r4, [r7, r2] │ │ │ │ + ldrb r0, [r0, r3] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrb r4, [r0, r2] │ │ │ │ + ldrb r0, [r1, r2] │ │ │ │ lsls r7, r2, #1 │ │ │ │ strh r6, [r1, #58] @ 0x3a │ │ │ │ lsls r0, r4, #1 │ │ │ │ ldr r2, [sp, #768] @ 0x300 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r0, #23 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r4, r0] │ │ │ │ + ldrh r4, [r4, r0] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r4, [r6, r2] │ │ │ │ + ldr r0, [r7, r2] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r6, [r7, r1] │ │ │ │ + ldr r2, [r0, r2] │ │ │ │ lsls r7, r2, #1 │ │ │ │ str r7, [sp, #536] @ 0x218 │ │ │ │ lsls r3, r3, #1 │ │ │ │ str r7, [sp, #320] @ 0x140 │ │ │ │ lsls r3, r3, #1 │ │ │ │ str r6, [sp, #728] @ 0x2d8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ str r5, [sp, #632] @ 0x278 │ │ │ │ lsls r3, r3, #1 │ │ │ │ str r4, [sp, #944] @ 0x3b0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strb r6, [r3, r1] │ │ │ │ + strb r2, [r4, r1] │ │ │ │ lsls r7, r2, #1 │ │ │ │ str r3, [sp, #176] @ 0xb0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldr r2, [pc, #240] @ (296cec >::_M_default_append(unsigned int)@@Base+0x14158>) │ │ │ │ add r1, sp, #76 @ 0x4c │ │ │ │ mov r0, r7 │ │ │ │ str r3, [sp, #32] │ │ │ │ @@ -684940,15 +684939,15 @@ │ │ │ │ bne.n 296c88 >::_M_default_append(unsigned int)@@Base+0x140f4> │ │ │ │ blx 116d8 │ │ │ │ nop │ │ │ │ str r2, [sp, #560] @ 0x230 │ │ │ │ lsls r3, r3, #1 │ │ │ │ str r2, [sp, #272] @ 0x110 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strh r2, [r3, r2] │ │ │ │ + strh r6, [r3, r2] │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldrb r4, [r2, #22] │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r0, [r6, #21] │ │ │ │ lsls r0, r4, #1 │ │ │ │ @@ -685225,15 +685224,15 @@ │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldrb r0, [r1, #12] │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r4, [r7, r2] │ │ │ │ + strb r0, [r0, r3] │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldrb r4, [r1, #9] │ │ │ │ lsls r0, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -685515,21 +685514,21 @@ │ │ │ │ nop │ │ │ │ ldrb r0, [r1, #8] │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r4, [r1, #6] │ │ │ │ lsls r0, r4, #1 │ │ │ │ - strh r6, [r6, r3] │ │ │ │ + strh r2, [r7, r3] │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldrb r0, [r4, #0] │ │ │ │ lsls r0, r4, #1 │ │ │ │ - str r2, [r4, r7] │ │ │ │ + str r6, [r4, r7] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r2, [r3, r6] │ │ │ │ + str r6, [r3, r6] │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r4, [pc, #496] @ (2974b8 >::_M_default_append(unsigned int)@@Base+0x14924>) │ │ │ │ mov r5, r2 │ │ │ │ @@ -687082,17 +687081,17 @@ │ │ │ │ bne.n 298316 >::_M_default_append(unsigned int)@@Base+0x15782> │ │ │ │ mov r0, r5 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r6, [pc, #8] @ (29835c >::_M_default_append(unsigned int)@@Base+0x157c8>) │ │ │ │ movs r7, #5 │ │ │ │ add r6, pc │ │ │ │ b.n 2982f6 >::_M_default_append(unsigned int)@@Base+0x15762> │ │ │ │ - bge.n 298334 >::_M_default_append(unsigned int)@@Base+0x157a0> │ │ │ │ + bge.n 29833c >::_M_default_append(unsigned int)@@Base+0x157a8> │ │ │ │ lsls r4, r2, #1 │ │ │ │ - bge.n 298288 >::_M_default_append(unsigned int)@@Base+0x156f4> │ │ │ │ + bge.n 298290 >::_M_default_append(unsigned int)@@Base+0x156fc> │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3960] @ 0xf78 │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ mov r4, r2 │ │ │ │ @@ -688221,49 +688220,49 @@ │ │ │ │ nop │ │ │ │ str r4, [r1, #104] @ 0x68 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r6, [r7, #100] @ 0x64 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - subs r6, #232 @ 0xe8 │ │ │ │ + subs r6, #236 @ 0xec │ │ │ │ lsls r7, r2, #1 │ │ │ │ - subs r6, #250 @ 0xfa │ │ │ │ + subs r6, #254 @ 0xfe │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r0, r5, #27 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r0, #30 │ │ │ │ movs r0, r0 │ │ │ │ - subs r0, #252 @ 0xfc │ │ │ │ + subs r1, #0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ str r6, [r2, #52] @ 0x34 │ │ │ │ lsls r0, r4, #1 │ │ │ │ strb r2, [r6, #30] │ │ │ │ lsls r3, r3, #1 │ │ │ │ strb r4, [r7, #28] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r4, #2 │ │ │ │ + subs r4, #6 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - subs r4, #20 │ │ │ │ + subs r4, #24 │ │ │ │ lsls r7, r2, #1 │ │ │ │ strb r0, [r3, #24] │ │ │ │ lsls r3, r3, #1 │ │ │ │ strb r0, [r0, #19] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r4, #112 @ 0x70 │ │ │ │ + adds r4, #116 @ 0x74 │ │ │ │ lsls r7, r2, #1 │ │ │ │ strb r0, [r2, #5] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r5, #190 @ 0xbe │ │ │ │ + adds r5, #194 @ 0xc2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - adds r5, #208 @ 0xd0 │ │ │ │ + adds r5, #212 @ 0xd4 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - adds r5, #82 @ 0x52 │ │ │ │ + adds r5, #86 @ 0x56 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - adds r5, #100 @ 0x64 │ │ │ │ + adds r5, #104 @ 0x68 │ │ │ │ lsls r7, r2, #1 │ │ │ │ mov fp, sl │ │ │ │ cmp.w sl, #0 │ │ │ │ beq.w 29890a >::_M_default_append(unsigned int)@@Base+0x15d76> │ │ │ │ str r6, [sp, #0] │ │ │ │ mov.w fp, #0 │ │ │ │ mov r6, r4 │ │ │ │ @@ -688319,23 +688318,23 @@ │ │ │ │ mov.w r3, #0 │ │ │ │ beq.n 299116 >::_M_default_append(unsigned int)@@Base+0x16582> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldr r0, [pc, #24] @ (299130 >::_M_default_append(unsigned int)@@Base+0x1659c>) │ │ │ │ add r0, pc │ │ │ │ bl 127dc │ │ │ │ nop │ │ │ │ - cmp r6, #74 @ 0x4a │ │ │ │ + cmp r6, #78 @ 0x4e │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cmp r6, #58 @ 0x3a │ │ │ │ + cmp r6, #62 @ 0x3e │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr r2, [r1, r4] │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r0, r5, #5 │ │ │ │ + subs r4, r5, #5 │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1480] @ 0x5c8 │ │ │ │ subw sp, sp, #2580 @ 0xa14 │ │ │ │ mov r5, r1 │ │ │ │ @@ -689850,25 +689849,25 @@ │ │ │ │ movs r0, r0 │ │ │ │ strh r2, [r3, r7] │ │ │ │ lsls r0, r4, #1 │ │ │ │ strh r6, [r1, r7] │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r7, #70 @ 0x46 │ │ │ │ + movs r7, #74 @ 0x4a │ │ │ │ lsls r7, r2, #1 │ │ │ │ - movs r7, #16 │ │ │ │ + movs r7, #20 │ │ │ │ lsls r7, r2, #1 │ │ │ │ str r0, [r2, r7] │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r0, #23 │ │ │ │ movs r0, r0 │ │ │ │ - movs r4, #116 @ 0x74 │ │ │ │ + movs r4, #120 @ 0x78 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - movs r4, #62 @ 0x3e │ │ │ │ + movs r4, #66 @ 0x42 │ │ │ │ lsls r7, r2, #1 │ │ │ │ str r0, [r3, #48] @ 0x30 │ │ │ │ lsls r3, r3, #1 │ │ │ │ str r2, [r3, #44] @ 0x2c │ │ │ │ lsls r3, r3, #1 │ │ │ │ str r0, [r7, #40] @ 0x28 │ │ │ │ lsls r3, r3, #1 │ │ │ │ @@ -690333,23 +690332,23 @@ │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ add ip, lr │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r6, r7, r6 │ │ │ │ + adds r2, r0, r7 │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr r6, [r5, r4] │ │ │ │ lsls r3, r3, #1 │ │ │ │ add r8, r3 │ │ │ │ lsls r0, r4, #1 │ │ │ │ add r8, r0 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsrs r2, r4, #11 │ │ │ │ + lsrs r6, r4, #11 │ │ │ │ lsls r7, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ sub sp, #16 │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -690774,25 +690773,25 @@ │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ eors r0, r2 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r2, r3, #20 │ │ │ │ + asrs r6, r3, #20 │ │ │ │ lsls r7, r2, #1 │ │ │ │ strb r4, [r3, r2] │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ subs r7, #220 @ 0xdc │ │ │ │ lsls r0, r4, #1 │ │ │ │ subs r7, #196 @ 0xc4 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r6, r4, #24 │ │ │ │ + lsls r2, r5, #24 │ │ │ │ lsls r7, r2, #1 │ │ │ │ sub sp, #16 │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3456] @ 0xd80 │ │ │ │ ldr r4, [pc, #916] @ (29ae40 >::_M_default_append(unsigned int)@@Base+0x182ac>) │ │ │ │ @@ -691215,25 +691214,25 @@ │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ subs r3, #152 @ 0x98 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r2, r4, #1 │ │ │ │ + asrs r6, r4, #1 │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr r7, [pc, #912] @ (29b2d0 >::_M_default_append(unsigned int)@@Base+0x1873c>) │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ subs r3, #36 @ 0x24 │ │ │ │ lsls r0, r4, #1 │ │ │ │ subs r3, #12 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r6, r5, #5 │ │ │ │ + lsls r2, r6, #5 │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3776] @ 0xec0 │ │ │ │ mov r5, r0 │ │ │ │ ldr.w r0, [pc, #2992] @ 29bb14 >::_M_default_append(unsigned int)@@Base+0x18f80> │ │ │ │ @@ -692334,38 +692333,38 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r2, #52 @ 0x34 │ │ │ │ lsls r0, r4, #1 │ │ │ │ subs r2, #14 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - asrs r0, r2, #20 │ │ │ │ + asrs r4, r2, #20 │ │ │ │ lsls r7, r2, #1 │ │ │ │ adds r7, #116 @ 0x74 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldc2l 0, cr0, [r2, #344] @ 0x158 │ │ │ │ + ldc2l 0, cr0, [r6, #344] @ 0x158 │ │ │ │ adds r6, #194 @ 0xc2 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - asrs r0, r2, #5 │ │ │ │ + asrs r4, r2, #5 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r0, sp, #816 @ 0x330 │ │ │ │ + add r0, sp, #832 @ 0x340 │ │ │ │ lsls r4, r2, #1 │ │ │ │ ldr r1, [pc, #360] @ (29bca8 >::_M_default_append(unsigned int)@@Base+0x19114>) │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldr r0, [pc, #616] @ (29bdac >::_M_default_append(unsigned int)@@Base+0x19218>) │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldr r0, [pc, #312] @ (29bc80 >::_M_default_append(unsigned int)@@Base+0x190ec>) │ │ │ │ lsls r3, r3, #1 │ │ │ │ blxns sp │ │ │ │ lsls r3, r3, #1 │ │ │ │ @ instruction: 0x47a2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ adds r1, #104 @ 0x68 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsrs r0, r2, #15 │ │ │ │ + lsrs r4, r2, #15 │ │ │ │ lsls r7, r2, #1 │ │ │ │ mov.w r3, #510 @ 0x1fe │ │ │ │ asrs r3, r4 │ │ │ │ lsls r1, r3, #31 │ │ │ │ bpl.w 29bfd8 >::_M_default_append(unsigned int)@@Base+0x19444> │ │ │ │ movs r3, #15 │ │ │ │ adds r6, #1 │ │ │ │ @@ -692791,54 +692790,54 @@ │ │ │ │ mov.w r3, #0 │ │ │ │ bne.n 29bf08 >::_M_default_append(unsigned int)@@Base+0x19374> │ │ │ │ ldr r0, [pc, #88] @ (29c048 >::_M_default_append(unsigned int)@@Base+0x194b4>) │ │ │ │ add r0, pc │ │ │ │ bl 127dc │ │ │ │ asrs r4, r2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r0, pc, #64 @ (adr r0, 29c03c >::_M_default_append(unsigned int)@@Base+0x194a8>) │ │ │ │ + add r0, pc, #80 @ (adr r0, 29c04c >::_M_default_append(unsigned int)@@Base+0x194b8>) │ │ │ │ lsls r4, r2, #1 │ │ │ │ lsls r6, r3 │ │ │ │ lsls r3, r3, #1 │ │ │ │ cmp r3, #20 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cmp r2, #252 @ 0xfc │ │ │ │ lsls r0, r4, #1 │ │ │ │ - vmov.i32 q8, #230 @ 0x000000e6 │ │ │ │ + vshr.u8 q8, q3, #6 │ │ │ │ cmp r2, #224 @ 0xe0 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r2, r4, #22 │ │ │ │ + lsls r6, r4, #22 │ │ │ │ lsls r7, r2, #1 │ │ │ │ cmp r2, #196 @ 0xc4 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r6, r7, #19 │ │ │ │ + lsls r2, r0, #20 │ │ │ │ lsls r7, r2, #1 │ │ │ │ cmp r2, #168 @ 0xa8 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r6, r1, #21 │ │ │ │ + lsls r2, r2, #21 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsls r6, r5, #18 │ │ │ │ + lsls r2, r6, #18 │ │ │ │ lsls r7, r2, #1 │ │ │ │ cmp r2, #132 @ 0x84 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r6, r7, #19 │ │ │ │ + lsls r2, r0, #20 │ │ │ │ lsls r7, r2, #1 │ │ │ │ cmp r2, #104 @ 0x68 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r2, r1, #21 │ │ │ │ + lsls r6, r1, #21 │ │ │ │ lsls r7, r2, #1 │ │ │ │ cmp r2, #76 @ 0x4c │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r2, r3, #18 │ │ │ │ + lsls r6, r3, #18 │ │ │ │ lsls r7, r2, #1 │ │ │ │ cmp r2, #48 @ 0x30 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - eors.w r0, r2, #86 @ 0x56 │ │ │ │ + eors.w r0, r6, #86 @ 0x56 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3896] @ 0xf38 │ │ │ │ mov r7, r1 │ │ │ │ ldr.w r1, [pc, #1632] @ 29c6c0 >::_M_default_append(unsigned int)@@Base+0x19b2c> │ │ │ │ ldr.w r3, [pc, #1632] @ 29c6c4 >::_M_default_append(unsigned int)@@Base+0x19b30> │ │ │ │ @@ -693478,43 +693477,43 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cmp r1, #62 @ 0x3e │ │ │ │ lsls r0, r4, #1 │ │ │ │ cmp r0, #230 @ 0xe6 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r0, r5, #15 │ │ │ │ + lsls r4, r5, #15 │ │ │ │ lsls r7, r2, #1 │ │ │ │ cmp r0, #144 @ 0x90 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - mrc2 0, 4, r0, cr10, cr6, {2} │ │ │ │ + mrc2 0, 4, r0, cr14, cr6, {2} │ │ │ │ movs r7, #68 @ 0x44 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r2, r0, #8 │ │ │ │ + lsls r6, r0, #8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r1, [sp, #512] @ 0x200 │ │ │ │ + ldr r1, [sp, #528] @ 0x210 │ │ │ │ lsls r4, r2, #1 │ │ │ │ subs r1, #150 @ 0x96 │ │ │ │ lsls r3, r3, #1 │ │ │ │ subs r0, #176 @ 0xb0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - str r7, [sp, #744] @ 0x2e8 │ │ │ │ + str r7, [sp, #760] @ 0x2f8 │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r3, #192 @ 0xc0 │ │ │ │ lsls r0, r4, #1 │ │ │ │ movs r3, #164 @ 0xa4 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - mrc2 0, 5, r0, cr14, cr6, {2} │ │ │ │ + mcr2 0, 6, r0, cr2, cr6, {2} │ │ │ │ movs r3, #136 @ 0x88 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldr??.w r0, [lr, r6, lsl #1] │ │ │ │ + vst1.8 @ instruction: 0xf9820056 │ │ │ │ movs r3, #108 @ 0x6c │ │ │ │ lsls r0, r4, #1 │ │ │ │ - mrc2 0, 4, r0, cr14, cr6, {2} │ │ │ │ - vld1.8 @ instruction: 0xf9ae0056 │ │ │ │ + mcr2 0, 5, r0, cr2, cr6, {2} │ │ │ │ + ldrsh.w r0, [r2, #86] @ 0x56 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3912] @ 0xf48 │ │ │ │ ldr r4, [pc, #940] @ (29cad4 >::_M_default_append(unsigned int)@@Base+0x19f40>) │ │ │ │ sub sp, #160 @ 0xa0 │ │ │ │ ldr r3, [pc, #940] @ (29cad8 >::_M_default_append(unsigned int)@@Base+0x19f44>) │ │ │ │ @@ -693903,27 +693902,27 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r2, #50 @ 0x32 │ │ │ │ lsls r0, r4, #1 │ │ │ │ movs r1, #48 @ 0x30 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldc2 0, cr0, [r4], #-344 @ 0xfffffea8 │ │ │ │ + ldc2 0, cr0, [r8], #-344 @ 0xfffffea8 │ │ │ │ adds r4, #238 @ 0xee │ │ │ │ lsls r3, r3, #1 │ │ │ │ movs r0, #78 @ 0x4e │ │ │ │ lsls r0, r4, #1 │ │ │ │ movs r0, #32 │ │ │ │ lsls r0, r4, #1 │ │ │ │ subs r6, r5, #5 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - @ instruction: 0xfa880056 │ │ │ │ + @ instruction: 0xfa8c0056 │ │ │ │ subs r2, r2, #5 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - @ instruction: 0xfaa40056 │ │ │ │ + @ instruction: 0xfaa80056 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3456] @ 0xd80 │ │ │ │ ldr r5, [pc, #356] @ (29cc7c >::_M_default_append(unsigned int)@@Base+0x1a0e8>) │ │ │ │ sub.w sp, sp, #604 @ 0x25c │ │ │ │ ldr r4, [pc, #356] @ (29cc80 >::_M_default_append(unsigned int)@@Base+0x1a0ec>) │ │ │ │ @@ -694364,17 +694363,17 @@ │ │ │ │ pop {r4, pc} │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #12] @ (29cf74 >::_M_default_append(unsigned int)@@Base+0x1a3e0>) │ │ │ │ movs r2, #21 │ │ │ │ add r3, pc │ │ │ │ b.n 29cf24 >::_M_default_append(unsigned int)@@Base+0x1a390> │ │ │ │ - @ instruction: 0xf6860056 │ │ │ │ - @ instruction: 0xf6720056 │ │ │ │ - @ instruction: 0xf6280056 │ │ │ │ + @ instruction: 0xf68a0056 │ │ │ │ + @ instruction: 0xf6760056 │ │ │ │ + @ instruction: 0xf62c0056 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3440] @ 0xd70 │ │ │ │ ldr r5, [pc, #360] @ (29d0f4 >::_M_default_append(unsigned int)@@Base+0x1a560>) │ │ │ │ sub.w sp, sp, #620 @ 0x26c │ │ │ │ ldr r4, [pc, #360] @ (29d0f8 >::_M_default_append(unsigned int)@@Base+0x1a564>) │ │ │ │ @@ -697479,36 +697478,36 @@ │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ mrc2 0, 4, r0, cr14, cr15, {2} │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - bls.n 29ef20 >::_M_default_append(unsigned int)@@Base+0x1c38c> │ │ │ │ + bls.n 29ef28 >::_M_default_append(unsigned int)@@Base+0x1c394> │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r4, r7, #28 │ │ │ │ movs r0, r0 │ │ │ │ mrrc2 0, 5, r0, sl, cr15 │ │ │ │ ldc2 0, cr0, [r8], #-380 @ 0xfffffe84 │ │ │ │ - stmia r1!, {r4, r7} │ │ │ │ + stmia r1!, {r2, r4, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ stc2 0, cr0, [lr], {95} @ 0x5f │ │ │ │ - stmia r1!, {r1, r5, r6} │ │ │ │ + stmia r1!, {r1, r2, r5, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ @ instruction: 0xfbb8005f │ │ │ │ - @ instruction: 0xb638 │ │ │ │ + @ instruction: 0xb63c │ │ │ │ lsls r6, r2, #1 │ │ │ │ @ instruction: 0xfb9a005f │ │ │ │ - @ instruction: 0xb61a │ │ │ │ + @ instruction: 0xb61e │ │ │ │ lsls r6, r2, #1 │ │ │ │ @ instruction: 0xfb7c005f │ │ │ │ - push {r2, r3, r4, r5, r6, r7, lr} │ │ │ │ + @ instruction: 0xb600 │ │ │ │ lsls r6, r2, #1 │ │ │ │ @ instruction: 0xfb4a005f │ │ │ │ - push {r3, r6, r7, lr} │ │ │ │ + push {r2, r3, r6, r7, lr} │ │ │ │ lsls r6, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3448] @ 0xd78 │ │ │ │ ldr r5, [pc, #360] @ (29f0a4 >::_M_default_append(unsigned int)@@Base+0x1c510>) │ │ │ │ sub.w sp, sp, #612 @ 0x264 │ │ │ │ @@ -697948,15 +697947,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf788005f │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf708005f │ │ │ │ @ instruction: 0xf6be005f │ │ │ │ subw r0, r6, #2143 @ 0x85f │ │ │ │ - sub sp, #400 @ 0x190 │ │ │ │ + sub sp, #416 @ 0x1a0 │ │ │ │ lsls r6, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3880] @ 0xf28 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #412] @ (29f55c >::_M_default_append(unsigned int)@@Base+0x1c9c8>) │ │ │ │ @@ -698128,15 +698127,15 @@ │ │ │ │ b.n 29f52e >::_M_default_append(unsigned int)@@Base+0x1c99a> │ │ │ │ b.n 29f534 >::_M_default_append(unsigned int)@@Base+0x1c9a0> │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ movw r0, #34911 @ 0x885f │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf63a005f │ │ │ │ - str r4, [r3, #0] │ │ │ │ + str r0, [r4, #0] │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r0, r5, #19 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf526005f │ │ │ │ @ instruction: 0xf4ce005f │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -698596,15 +698595,15 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xf0fc005f │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf0e4005f │ │ │ │ - ldmia r4!, {r3, r5, r6, r7} │ │ │ │ + ldmia r4!, {r2, r3, r5, r6, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ ands.w r0, r2, #95 @ 0x5f │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ @@ -698826,36 +698825,36 @@ │ │ │ │ mov.w r3, #0 │ │ │ │ bne.n 29fc56 >::_M_default_append(unsigned int)@@Base+0x1d0c2> │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ vmov.i32 q8, #111 @ 0x0000006f │ │ │ │ - ldmia r4, {r2, r3, r4, r5, r6} │ │ │ │ + ldmia r4!, {r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r4, {r2, r3, r4, r5, r7} │ │ │ │ + ldmia r4!, {r6, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ mcr 0, 3, r0, cr0, cr15, {2} │ │ │ │ - ldmia r2, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r3!, {r1} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r3!, {r2, r5} │ │ │ │ + ldmia r3, {r3, r5} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r3!, {r1, r4, r5} │ │ │ │ + ldmia r3!, {r1, r2, r4, r5} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r3, {r2, r3, r4, r5} │ │ │ │ + ldmia r3!, {r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r3!, {r1, r2, r6} │ │ │ │ + ldmia r3, {r1, r3, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r3!, {r2, r4, r6} │ │ │ │ + ldmia r3, {r3, r4, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r3, {r1, r3, r4, r6} │ │ │ │ + ldmia r3, {r1, r2, r3, r4, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r5, {r1, r3, r5, r6, r7} │ │ │ │ + ldmia r5, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldcl 0, cr0, [r8, #380]! @ 0x17c │ │ │ │ stcl 0, cr0, [r6, #380] @ 0x17c │ │ │ │ stc 0, cr0, [r8, #380]! @ 0x17c │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -699128,23 +699127,23 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ stc 0, cr0, [r2, #-380]! @ 0xfffffe84 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ stcl 0, cr0, [ip], #380 @ 0x17c │ │ │ │ - ldmia r1, {r1, r4, r5, r6} │ │ │ │ + ldmia r1, {r1, r2, r4, r5, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r7!, {r1, r4, r5, r6} │ │ │ │ + stmia r7!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r0!, {r5} │ │ │ │ + ldmia r0!, {r2, r5} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r0!, {r2, r3} │ │ │ │ + ldmia r0!, {r4} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r7!, {r3, r4, r5, r6, r7} │ │ │ │ + stmia r7!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldr.w r0, [r8, #312] @ 0x138 │ │ │ │ cbnz r0, 2a0008 >::_M_default_append(unsigned int)@@Base+0x1d474> │ │ │ │ vldr d5, [r4, #264] @ 0x108 │ │ │ │ b.n 29fdd2 >::_M_default_append(unsigned int)@@Base+0x1d23e> │ │ │ │ vldr d5, [r4, #192] @ 0xc0 │ │ │ │ b.n 29fdd2 >::_M_default_append(unsigned int)@@Base+0x1d23e> │ │ │ │ @@ -699191,20 +699190,20 @@ │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ bne.n 2a004c >::_M_default_append(unsigned int)@@Base+0x1d4b8> │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ nop │ │ │ │ - stmia r7!, {r2, r5, r7} │ │ │ │ + stmia r7!, {r3, r5, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldrd r0, r0, [r0, #380] @ 0x17c │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r7!, {r2, r3, r4, r6} │ │ │ │ + stmia r7!, {r5, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ @ instruction: 0xe9a6005f │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3400] @ 0xd48 │ │ │ │ mov r5, r0 │ │ │ │ @@ -699429,15 +699428,15 @@ │ │ │ │ strd r0, r0, [r4, #-380]! @ 0x17c │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strd r0, r0, [sl, #-380] @ 0x17c │ │ │ │ strd r0, r0, [r0], #380 @ 0x17c │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r6!, {r3, r4, r5, r6} │ │ │ │ + stmia r6!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ b.n 2a02a4 >::_M_default_append(unsigned int)@@Base+0x1d710> │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsrs r4, r7, #28 │ │ │ │ movs r0, r0 │ │ │ │ b.n 2a021c >::_M_default_append(unsigned int)@@Base+0x1d688> │ │ │ │ lsls r7, r3, #1 │ │ │ │ @@ -701881,15 +701880,15 @@ │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r5, {r2, r3, r4, r5, r6} │ │ │ │ lsls r7, r3, #1 │ │ │ │ ldmia r4, {r4, r6, r7} │ │ │ │ lsls r7, r3, #1 │ │ │ │ - strh r6, [r1, #58] @ 0x3a │ │ │ │ + strh r2, [r2, #58] @ 0x3a │ │ │ │ lsls r6, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov lr, r1 │ │ │ │ sub sp, #20 │ │ │ │ @@ -701964,15 +701963,15 @@ │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r3, r0 │ │ │ │ b.n 2a1e28 >::_M_default_append(unsigned int)@@Base+0x1f294> │ │ │ │ ldr r0, [pc, #4] @ (2a1e54 >::_M_default_append(unsigned int)@@Base+0x1f2c0>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - strh r2, [r2, #50] @ 0x32 │ │ │ │ + strh r6, [r2, #50] @ 0x32 │ │ │ │ lsls r6, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3928] @ 0xf58 │ │ │ │ sub sp, #108 @ 0x6c │ │ │ │ @@ -702979,17 +702978,17 @@ │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ stmia r0!, {r2, r5, r6, r7} │ │ │ │ lsls r7, r3, #1 │ │ │ │ stmia r0!, {r2, r3, r6, r7} │ │ │ │ lsls r7, r3, #1 │ │ │ │ - ldrb r6, [r7, #12] │ │ │ │ + ldrb r2, [r0, #13] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrb r6, [r0, #13] │ │ │ │ + ldrb r2, [r1, #13] │ │ │ │ lsls r6, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ vmul.f64 d7, d2, d3 │ │ │ │ sub sp, #40 @ 0x28 │ │ │ │ @@ -706488,19 +706487,19 @@ │ │ │ │ ... │ │ │ │ ldr r5, [sp, #800] @ 0x320 │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r3, [sp, #512] @ 0x200 │ │ │ │ lsls r7, r3, #1 │ │ │ │ - ldrb r6, [r5, #5] │ │ │ │ + ldrb r2, [r6, #5] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrb r4, [r7, #5] │ │ │ │ + ldrb r0, [r0, #6] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrb r0, [r5, #0] │ │ │ │ + ldrb r4, [r5, #0] │ │ │ │ lsls r6, r2, #1 │ │ │ │ adds r1, #1 │ │ │ │ cmp lr, r1 │ │ │ │ beq.w 2a548e >::_M_default_append(unsigned int)@@Base+0x228fa> │ │ │ │ ldrb.w r3, [r0, #1]! │ │ │ │ tst.w r3, #96 @ 0x60 │ │ │ │ bne.n 2a5080 >::_M_default_append(unsigned int)@@Base+0x224ec> │ │ │ │ @@ -706762,21 +706761,21 @@ │ │ │ │ add.w r0, r6, #32 │ │ │ │ str.w ip, [sp] │ │ │ │ ldrd r2, r3, [sp, #40] @ 0x28 │ │ │ │ bl 2a4a84 >::_M_default_append(unsigned int)@@Base+0x21ef0> │ │ │ │ b.n 2a4f44 >::_M_default_append(unsigned int)@@Base+0x223b0> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - strb r0, [r4, #21] │ │ │ │ + strb r4, [r4, #21] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r2, [r7, #19] │ │ │ │ + strb r6, [r7, #19] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r4, [r4, #24] │ │ │ │ + strb r0, [r5, #24] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r0, [r7, #19] │ │ │ │ + strb r4, [r7, #19] │ │ │ │ lsls r6, r2, #1 │ │ │ │ vabs.f64 d6, d1 │ │ │ │ vabs.f64 d7, d0 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ vmovle.f64 d7, d6 │ │ │ │ @@ -706940,23 +706939,23 @@ │ │ │ │ subs r1, r1, r0 │ │ │ │ blx 11984 │ │ │ │ b.n 2a5584 >::_M_default_append(unsigned int)@@Base+0x229f0> │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - strb r0, [r5, #20] │ │ │ │ + strb r4, [r5, #20] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r2, [r6, #20] │ │ │ │ + strb r6, [r6, #20] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r2, [r3, #19] │ │ │ │ + strb r6, [r3, #19] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r4, [r4, #16] │ │ │ │ + strb r0, [r5, #16] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r4, [r4, #14] │ │ │ │ + strb r0, [r5, #14] │ │ │ │ lsls r6, r2, #1 │ │ │ │ str r4, [sp, #528] @ 0x210 │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -707397,17 +707396,17 @@ │ │ │ │ ldr r3, [pc, #24] @ (2a5a88 >::_M_default_append(unsigned int)@@Base+0x22ef4>) │ │ │ │ add r3, pc │ │ │ │ strd r3, r1, [sp, #8] │ │ │ │ ldrd r2, r3, [sp, #8] │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ b.w 29cb04 >::_M_default_append(unsigned int)@@Base+0x19f70> │ │ │ │ - ldr r6, [r1, #120] @ 0x78 │ │ │ │ + ldr r2, [r2, #120] @ 0x78 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r0, [r5, #116] @ 0x74 │ │ │ │ + ldr r4, [r5, #116] @ 0x74 │ │ │ │ lsls r6, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -708643,15 +708642,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ movs r1, r0 │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r5, #64] @ 0x40 │ │ │ │ + str r6, [r5, #64] @ 0x40 │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ ldr r1, [r5, #20] │ │ │ │ cmp r1, #0 │ │ │ │ beq.w 2a7444 >::_M_default_append(unsigned int)@@Base+0x248b0> │ │ │ │ adds r4, #1 │ │ │ │ @@ -708972,15 +708971,15 @@ │ │ │ │ ... │ │ │ │ lsls r4, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [r3, #0] │ │ │ │ + str r4, [r3, #0] │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ mov r3, fp │ │ │ │ ldr.w r0, [sl, #268] @ 0x10c │ │ │ │ ldr.w r2, [fp, #12] │ │ │ │ add.w fp, fp, #16 │ │ │ │ @@ -709915,17 +709914,17 @@ │ │ │ │ mov.w r8, #3 │ │ │ │ str r7, [sp, #60] @ 0x3c │ │ │ │ b.n 2a776e >::_M_default_append(unsigned int)@@Base+0x24bda> │ │ │ │ nop │ │ │ │ ... │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - strb r2, [r3, r6] │ │ │ │ + strb r6, [r3, r6] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strh r0, [r1, r4] │ │ │ │ + strh r4, [r1, r4] │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldr.w r2, [r4, #-4] │ │ │ │ ldr.w r3, [sl, #256] @ 0x100 │ │ │ │ str.w r2, [r9] │ │ │ │ adds r0, r3, r2 │ │ │ │ ldrb r3, [r3, r2] │ │ │ │ cbnz r3, 2a7758 >::_M_default_append(unsigned int)@@Base+0x24bc4> │ │ │ │ @@ -710579,37 +710578,37 @@ │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - strh r4, [r3, r1] │ │ │ │ + strh r0, [r4, r1] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - str r6, [r7, r6] │ │ │ │ + str r2, [r0, r7] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r7, [pc, #360] @ (2a801c >::_M_default_append(unsigned int)@@Base+0x25488>) │ │ │ │ + ldr r7, [pc, #376] @ (2a802c >::_M_default_append(unsigned int)@@Base+0x25498>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r6, [pc, #768] @ (2a81b8 >::_M_default_append(unsigned int)@@Base+0x25624>) │ │ │ │ + ldr r6, [pc, #784] @ (2a81c8 >::_M_default_append(unsigned int)@@Base+0x25634>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r6, [pc, #528] @ (2a80cc >::_M_default_append(unsigned int)@@Base+0x25538>) │ │ │ │ + ldr r6, [pc, #544] @ (2a80dc >::_M_default_append(unsigned int)@@Base+0x25548>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r6, [pc, #344] @ (2a8018 >::_M_default_append(unsigned int)@@Base+0x25484>) │ │ │ │ + ldr r6, [pc, #360] @ (2a8028 >::_M_default_append(unsigned int)@@Base+0x25494>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [pc, #8] @ (2a7ed0 >::_M_default_append(unsigned int)@@Base+0x2533c>) │ │ │ │ + ldr r5, [pc, #24] @ (2a7ee0 >::_M_default_append(unsigned int)@@Base+0x2534c>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r5, [pc, #96] @ (2a7f2c >::_M_default_append(unsigned int)@@Base+0x25398>) │ │ │ │ + ldr r5, [pc, #112] @ (2a7f3c >::_M_default_append(unsigned int)@@Base+0x253a8>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r4, [pc, #792] @ (2a81e8 >::_M_default_append(unsigned int)@@Base+0x25654>) │ │ │ │ + ldr r4, [pc, #808] @ (2a81f8 >::_M_default_append(unsigned int)@@Base+0x25664>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r3, [pc, #896] @ (2a8254 >::_M_default_append(unsigned int)@@Base+0x256c0>) │ │ │ │ + ldr r3, [pc, #912] @ (2a8264 >::_M_default_append(unsigned int)@@Base+0x256d0>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r3, [pc, #448] @ (2a8098 >::_M_default_append(unsigned int)@@Base+0x25504>) │ │ │ │ + ldr r3, [pc, #464] @ (2a80a8 >::_M_default_append(unsigned int)@@Base+0x25514>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr r1, [pc, #1004] @ (2a82c8 >::_M_default_append(unsigned int)@@Base+0x25734>) │ │ │ │ add r1, pc │ │ │ │ bl 29cc9c >::_M_default_append(unsigned int)@@Base+0x1a108> │ │ │ │ cmp r6, #0 │ │ │ │ itt gt │ │ │ │ ldrgt.w r0, [sl, #20] │ │ │ │ @@ -710950,33 +710949,33 @@ │ │ │ │ bne.w 2a8606 >::_M_default_append(unsigned int)@@Base+0x25a72> │ │ │ │ blx 11368 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ mvns r0, r4 │ │ │ │ - ldr r3, [pc, #280] @ (2a83e4 >::_M_default_append(unsigned int)@@Base+0x25850>) │ │ │ │ + ldr r3, [pc, #296] @ (2a83f4 >::_M_default_append(unsigned int)@@Base+0x25860>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r4, r7, #28 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [pc, #336] @ (2a8424 >::_M_default_append(unsigned int)@@Base+0x25890>) │ │ │ │ + ldr r2, [pc, #352] @ (2a8434 >::_M_default_append(unsigned int)@@Base+0x258a0>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldr r4, [r1, #32] │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r0, [r5, #28] │ │ │ │ lsls r7, r3, #1 │ │ │ │ ldr r6, [r1, #24] │ │ │ │ lsls r7, r3, #1 │ │ │ │ - blx r7 │ │ │ │ + blxns r7 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - blxns r5 │ │ │ │ + blx r6 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - @ instruction: 0x479e │ │ │ │ + @ instruction: 0x47a2 │ │ │ │ lsls r6, r2, #1 │ │ │ │ str r0, [r6, #116] @ 0x74 │ │ │ │ lsls r7, r3, #1 │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ add.w r0, sl, #28 │ │ │ │ bl 2810b0 >::_M_realloc_append(int const&)@@Base> │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ @@ -711265,21 +711264,21 @@ │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #748] @ 0x2ec │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ bne.n 2a8606 >::_M_default_append(unsigned int)@@Base+0x25a72> │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ ... │ │ │ │ - mov r0, ip │ │ │ │ + mov r4, ip │ │ │ │ lsls r6, r2, #1 │ │ │ │ - mov r8, r0 │ │ │ │ + mov ip, r0 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - mov r0, r8 │ │ │ │ + mov r4, r8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r6, r7 │ │ │ │ + add r2, r8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ str r6, [r2, #64] @ 0x40 │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r0, [r3, #60] @ 0x3c │ │ │ │ lsls r7, r3, #1 │ │ │ │ @@ -711571,15 +711570,15 @@ │ │ │ │ nop │ │ │ │ str r0, [r4, #48] @ 0x30 │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r0, [r7, #20] │ │ │ │ lsls r7, r3, #1 │ │ │ │ - sbcs r4, r1 │ │ │ │ + sbcs r0, r2 │ │ │ │ lsls r6, r2, #1 │ │ │ │ str r6, [r2, #12] │ │ │ │ lsls r7, r3, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -712185,15 +712184,15 @@ │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ ldrb r4, [r4, r4] │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r2, [r3, r7] │ │ │ │ lsls r7, r3, #1 │ │ │ │ - subs r3, #158 @ 0x9e │ │ │ │ + subs r3, #162 @ 0xa2 │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldrh r6, [r4, r3] │ │ │ │ lsls r7, r3, #1 │ │ │ │ ldrh r4, [r1, r2] │ │ │ │ lsls r7, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -716107,15 +716106,15 @@ │ │ │ │ movw r2, #65532 @ 0xfffc │ │ │ │ movt r2, #4095 @ 0xfff │ │ │ │ mov fp, r2 │ │ │ │ b.n 2ab6de >::_M_default_append(unsigned int)@@Base+0x28b4a> │ │ │ │ ldr r0, [pc, #4] @ (2ab9c4 >::_M_default_append(unsigned int)@@Base+0x28e30>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - asrs r6, r4, #2 │ │ │ │ + asrs r2, r5, #2 │ │ │ │ lsls r6, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2832] @ 0xb10 │ │ │ │ subw sp, sp, #1204 @ 0x4b4 │ │ │ │ @@ -716614,15 +716613,15 @@ │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cmp r3, #180 @ 0xb4 │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r6, r1, #20 │ │ │ │ + lsrs r2, r2, #20 │ │ │ │ lsls r6, r2, #1 │ │ │ │ add.w r5, fp, #4294967295 @ 0xffffffff │ │ │ │ mov fp, r5 │ │ │ │ cmp.w fp, #0 │ │ │ │ bge.w 2abdf2 >::_M_default_append(unsigned int)@@Base+0x2925e> │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ mov r1, sl │ │ │ │ @@ -718544,26 +718543,26 @@ │ │ │ │ add.w r3, r7, r3, lsl #2 │ │ │ │ movs r2, #5 │ │ │ │ str r2, [r3, #0] │ │ │ │ adds r3, r7, #4 │ │ │ │ add.w r3, r3, ip, lsl #2 │ │ │ │ str.w r3, [sl, #72] @ 0x48 │ │ │ │ b.w 2acb6c >::_M_default_append(unsigned int)@@Base+0x29fd8> │ │ │ │ - lsls r0, r0, #8 │ │ │ │ + lsls r4, r0, #8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r2, #7 │ │ │ │ + lsls r0, r3, #7 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldc2 0, cr0, [sl, #340] @ 0x154 │ │ │ │ - stc2 0, cr0, [ip, #340]! @ 0x154 │ │ │ │ - ldc2 0, cr0, [lr], {85} @ 0x55 │ │ │ │ - @ instruction: 0xfbd20055 │ │ │ │ - @ instruction: 0xfb0e0055 │ │ │ │ - @ instruction: 0xfa4a0055 │ │ │ │ + ldc2 0, cr0, [lr, #340] @ 0x154 │ │ │ │ + ldc2 0, cr0, [r0, #340]! @ 0x154 │ │ │ │ + stc2 0, cr0, [r2], #340 @ 0x154 │ │ │ │ + @ instruction: 0xfbd60055 │ │ │ │ + @ instruction: 0xfb120055 │ │ │ │ + @ instruction: 0xfa4e0055 │ │ │ │ mov r2, r5 │ │ │ │ str r5, [sp, #36] @ 0x24 │ │ │ │ ldr.w r8, [sl, #64] @ 0x40 │ │ │ │ sub.w r3, r8, r2 │ │ │ │ cmp.w r6, r3, asr #2 │ │ │ │ bhi.w 2ad866 >::_M_default_append(unsigned int)@@Base+0x2acd2> │ │ │ │ add.w ip, r6, #4294967295 @ 0xffffffff │ │ │ │ @@ -719191,15 +719190,15 @@ │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r4, r0, #32 │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsrs r2, r6, #30 │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsrs r6, r2, #30 │ │ │ │ lsls r7, r3, #1 │ │ │ │ - b.n 2ae12c >::_M_default_append(unsigned int)@@Base+0x2b598> │ │ │ │ + b.n 2ae134 >::_M_default_append(unsigned int)@@Base+0x2b5a0> │ │ │ │ lsls r5, r2, #1 │ │ │ │ lsrs r2, r5, #29 │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsrs r2, r0, #29 │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsrs r4, r3, #28 │ │ │ │ lsls r7, r3, #1 │ │ │ │ @@ -719292,15 +719291,15 @@ │ │ │ │ b.n 2adbc6 >::_M_default_append(unsigned int)@@Base+0x2b032> │ │ │ │ b.n 2adbb8 >::_M_default_append(unsigned int)@@Base+0x2b024> │ │ │ │ b.n 2adbaa >::_M_default_append(unsigned int)@@Base+0x2b016> │ │ │ │ b.n 2adb9e >::_M_default_append(unsigned int)@@Base+0x2b00a> │ │ │ │ b.n 2adb92 >::_M_default_append(unsigned int)@@Base+0x2affe> │ │ │ │ b.n 2adb04 >::_M_default_append(unsigned int)@@Base+0x2af70> │ │ │ │ nop │ │ │ │ - b.n 2adea8 >::_M_default_append(unsigned int)@@Base+0x2b314> │ │ │ │ + b.n 2adeb0 >::_M_default_append(unsigned int)@@Base+0x2b31c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ lsrs r0, r7, #22 │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r3, #22 │ │ │ │ lsls r7, r3, #1 │ │ │ │ @@ -720333,15 +720332,15 @@ │ │ │ │ subs r5, #219 @ 0xdb │ │ │ │ lsrs r6, r2, #18 │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsrs r2, r2, #18 │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2ae2b4 >::_M_default_append(unsigned int)@@Base+0x2b720> │ │ │ │ + b.n 2ae2bc >::_M_default_append(unsigned int)@@Base+0x2b728> │ │ │ │ lsls r5, r2, #1 │ │ │ │ ldr r5, [r5, #0] │ │ │ │ adds r7, #1 │ │ │ │ cmp r7, r6 │ │ │ │ beq.n 2ae984 >::_M_default_append(unsigned int)@@Base+0x2bdf0> │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldr.w r0, [r3, r7, lsl #2] │ │ │ │ @@ -720656,31 +720655,31 @@ │ │ │ │ bhi.w 2ae72e >::_M_default_append(unsigned int)@@Base+0x2bb9a> │ │ │ │ ldr r1, [pc, #48] @ (2aecb8 >::_M_default_append(unsigned int)@@Base+0x2c124>) │ │ │ │ add r1, pc │ │ │ │ bl 29ce64 >::_M_default_append(unsigned int)@@Base+0x1a2d0> │ │ │ │ ldr r5, [r6, #0] │ │ │ │ b.n 2ae72e >::_M_default_append(unsigned int)@@Base+0x2bb9a> │ │ │ │ ... │ │ │ │ - b.n 2af354 >::_M_default_append(unsigned int)@@Base+0x2c7c0> │ │ │ │ + b.n 2af35c >::_M_default_append(unsigned int)@@Base+0x2c7c8> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bmi.n 2aec40 >::_M_default_append(unsigned int)@@Base+0x2c0ac> │ │ │ │ + bmi.n 2aec48 >::_M_default_append(unsigned int)@@Base+0x2c0b4> │ │ │ │ lsls r5, r2, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2aeedc >::_M_default_append(unsigned int)@@Base+0x2c348> │ │ │ │ + b.n 2aeee4 >::_M_default_append(unsigned int)@@Base+0x2c350> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2aee14 >::_M_default_append(unsigned int)@@Base+0x2c280> │ │ │ │ + b.n 2aee1c >::_M_default_append(unsigned int)@@Base+0x2c288> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2aede4 >::_M_default_append(unsigned int)@@Base+0x2c250> │ │ │ │ + b.n 2aedec >::_M_default_append(unsigned int)@@Base+0x2c258> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2aedcc >::_M_default_append(unsigned int)@@Base+0x2c238> │ │ │ │ + b.n 2aedd4 >::_M_default_append(unsigned int)@@Base+0x2c240> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2aedc4 >::_M_default_append(unsigned int)@@Base+0x2c230> │ │ │ │ + b.n 2aedcc >::_M_default_append(unsigned int)@@Base+0x2c238> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2aedc0 >::_M_default_append(unsigned int)@@Base+0x2c22c> │ │ │ │ + b.n 2aedc8 >::_M_default_append(unsigned int)@@Base+0x2c234> │ │ │ │ lsls r5, r2, #1 │ │ │ │ ldr r1, [sp, #200] @ 0xc8 │ │ │ │ movs r3, #6 │ │ │ │ mla r9, r3, r1, r2 │ │ │ │ cmp sl, r9 │ │ │ │ beq.w 2ae876 >::_M_default_append(unsigned int)@@Base+0x2bce2> │ │ │ │ mov r7, r9 │ │ │ │ @@ -721805,27 +721804,27 @@ │ │ │ │ b.n 2af912 >::_M_default_append(unsigned int)@@Base+0x2cd7e> │ │ │ │ nop │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r5, {r0, r2, r5, r6} │ │ │ │ rors r5, r1 │ │ │ │ ... │ │ │ │ - bls.n 2af9c8 >::_M_default_append(unsigned int)@@Base+0x2ce34> │ │ │ │ + bls.n 2af9d0 >::_M_default_append(unsigned int)@@Base+0x2ce3c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r2, {r1, r2, r4, r5, r6, r7} │ │ │ │ + ldmia r2!, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bvs.n 2af884 >::_M_default_append(unsigned int)@@Base+0x2ccf0> │ │ │ │ + bvs.n 2af88c >::_M_default_append(unsigned int)@@Base+0x2ccf8> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bvc.n 2af908 >::_M_default_append(unsigned int)@@Base+0x2cd74> │ │ │ │ + bvc.n 2af910 >::_M_default_append(unsigned int)@@Base+0x2cd7c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bls.n 2af900 >::_M_default_append(unsigned int)@@Base+0x2cd6c> │ │ │ │ + bls.n 2af908 >::_M_default_append(unsigned int)@@Base+0x2cd74> │ │ │ │ lsls r5, r2, #1 │ │ │ │ lsrs r4, r7, #28 │ │ │ │ movs r0, r0 │ │ │ │ - bpl.n 2af93c >::_M_default_append(unsigned int)@@Base+0x2cda8> │ │ │ │ + bpl.n 2af944 >::_M_default_append(unsigned int)@@Base+0x2cdb0> │ │ │ │ lsls r5, r2, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ adds r6, #1 │ │ │ │ str.w r6, [fp] │ │ │ │ cmp r6, r0 │ │ │ │ beq.n 2af946 >::_M_default_append(unsigned int)@@Base+0x2cdb2> │ │ │ │ @@ -723382,59 +723381,59 @@ │ │ │ │ b.n 2b074c >::_M_default_append(unsigned int)@@Base+0x2dbb8> │ │ │ │ b.n 2b0820 >::_M_default_append(unsigned int)@@Base+0x2dc8c> │ │ │ │ b.n 2b060e >::_M_default_append(unsigned int)@@Base+0x2da7a> │ │ │ │ b.n 2b098e >::_M_default_append(unsigned int)@@Base+0x2ddfa> │ │ │ │ nop │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r2!, {r3, r4, r6} │ │ │ │ + ldmia r2, {r2, r3, r4, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r1!, {r2, r3, r7} │ │ │ │ + ldmia r1!, {r4, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r2, {r1, r2, r4, r6} │ │ │ │ + ldmia r2!, {r1, r3, r4, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r4, r5} │ │ │ │ + ldmia r2!, {r1, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - cbnz r0, 2b0a20 >::_M_default_append(unsigned int)@@Base+0x2de8c> │ │ │ │ + cbnz r4, 2b0a20 >::_M_default_append(unsigned int)@@Base+0x2de8c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r1!, {r3, r5, r6} │ │ │ │ + ldmia r1!, {r2, r3, r5, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r1, {r1} │ │ │ │ + ldmia r1, {r1, r2} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r1, {r1, r5, r6, r7} │ │ │ │ + ldmia r1, {r1, r2, r5, r6, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ lsrs r4, r7, #28 │ │ │ │ movs r0, r0 │ │ │ │ b.n 2b11b0 >::_M_default_append(unsigned int)@@Base+0x2e61c> │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 2b1038 >::_M_default_append(unsigned int)@@Base+0x2e4a4> │ │ │ │ lsls r6, r3, #1 │ │ │ │ - pop {r1, r3, r4, r6} │ │ │ │ + pop {r1, r2, r3, r4, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ b.n 2b0ed8 >::_M_default_append(unsigned int)@@Base+0x2e344> │ │ │ │ lsls r6, r3, #1 │ │ │ │ - ldr r4, [sp, #944] @ 0x3b0 │ │ │ │ + ldr r4, [sp, #960] @ 0x3c0 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stmia r5!, {r5, r6} │ │ │ │ + stmia r5!, {r2, r5, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ b.n 2b0d78 >::_M_default_append(unsigned int)@@Base+0x2e1e4> │ │ │ │ lsls r6, r3, #1 │ │ │ │ lsrs r4, r2, #5 │ │ │ │ movs r0, r0 │ │ │ │ asrs r4, r2, #21 │ │ │ │ movs r0, r0 │ │ │ │ b.n 2b0d14 >::_M_default_append(unsigned int)@@Base+0x2e180> │ │ │ │ lsls r6, r3, #1 │ │ │ │ - push {r1, r5, r6} │ │ │ │ + push {r1, r2, r5, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ b.n 2b0c14 >::_M_default_append(unsigned int)@@Base+0x2e080> │ │ │ │ lsls r6, r3, #1 │ │ │ │ - ldr r3, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ lsls r5, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #56] @ (2b0a68 >::_M_default_append(unsigned int)@@Base+0x2ded4>) │ │ │ │ mov r3, r0 │ │ │ │ @@ -724638,25 +724637,25 @@ │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bcc.n 2b1618 >::_M_default_append(unsigned int)@@Base+0x2ea84> │ │ │ │ lsls r6, r3, #1 │ │ │ │ bcc.n 2b17ec >::_M_default_append(unsigned int)@@Base+0x2ec58> │ │ │ │ lsls r6, r3, #1 │ │ │ │ - ldrh r0, [r7, #46] @ 0x2e │ │ │ │ + ldrh r4, [r7, #46] @ 0x2e │ │ │ │ lsls r5, r2, #1 │ │ │ │ bcc.n 2b17bc >::_M_default_append(unsigned int)@@Base+0x2ec28> │ │ │ │ lsls r6, r3, #1 │ │ │ │ - ldr r0, [sp, #720] @ 0x2d0 │ │ │ │ + ldr r0, [sp, #736] @ 0x2e0 │ │ │ │ lsls r5, r2, #1 │ │ │ │ bcc.n 2b178c >::_M_default_append(unsigned int)@@Base+0x2ebf8> │ │ │ │ lsls r6, r3, #1 │ │ │ │ - ldrh r0, [r0, #46] @ 0x2e │ │ │ │ + ldrh r4, [r0, #46] @ 0x2e │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r0, [r5, #44] @ 0x2c │ │ │ │ + ldrh r4, [r5, #44] @ 0x2c │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrd r3, r2, [r1] │ │ │ │ sub sp, #28 │ │ │ │ cmp r2, r3 │ │ │ │ str r1, [sp, #20] │ │ │ │ bcs.w 2b1992 >::_M_default_append(unsigned int)@@Base+0x2edfe> │ │ │ │ @@ -725980,17 +725979,17 @@ │ │ │ │ blx 11b4c │ │ │ │ cmp.w r9, #0 │ │ │ │ beq.n 2b2624 >::_M_default_append(unsigned int)@@Base+0x2fa90> │ │ │ │ ldr r1, [sp, #24] │ │ │ │ mov r0, r9 │ │ │ │ blx 11984 │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ - ldrb r0, [r3, #26] │ │ │ │ + ldrb r4, [r3, #26] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r0, [r0, #26] │ │ │ │ + ldrb r4, [r0, #26] │ │ │ │ lsls r5, r2, #1 │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [r0, #0] │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ vldr d6, [pc, #368] @ 2b27a8 >::_M_default_append(unsigned int)@@Base+0x2fc14> │ │ │ │ ldr r4, [r0, #68] @ 0x44 │ │ │ │ ldr.w r5, [r4, r2, lsl #2] │ │ │ │ @@ -727992,241 +727991,242 @@ │ │ │ │ vmov r1, s15 │ │ │ │ blx 117dc (long)@plt> │ │ │ │ ldr r1, [pc, #492] @ (2b405c >::_M_default_append(unsigned int)@@Base+0x314c8>) │ │ │ │ movs r2, #3 │ │ │ │ add r1, pc │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.w 2b34e6 >::_M_default_append(unsigned int)@@Base+0x30952> │ │ │ │ - ldrh r6, [r0, #46] @ 0x2e │ │ │ │ + ldrh r2, [r1, #46] @ 0x2e │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r6, [r4, #40] @ 0x28 │ │ │ │ + ldrh r2, [r5, #40] @ 0x28 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r4, [r1, #30] │ │ │ │ + ldrb r0, [r2, #30] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - lsls r2, r6, #29 │ │ │ │ + lsls r6, r6, #29 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r6, [r5, #50] @ 0x32 │ │ │ │ + ldrh r2, [r6, #50] @ 0x32 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r0, [r3, #50] @ 0x32 │ │ │ │ + ldrh r4, [r3, #50] @ 0x32 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r6, [r4, #40] @ 0x28 │ │ │ │ + ldrh r2, [r5, #40] @ 0x28 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r0, [r0, #36] @ 0x24 │ │ │ │ + ldrh r4, [r0, #36] @ 0x24 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r2, [r5, #46] @ 0x2e │ │ │ │ + ldrh r6, [r5, #46] @ 0x2e │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r2, [r4, #27] │ │ │ │ + ldrb r6, [r4, #27] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - lsls r4, r3, #27 │ │ │ │ + lsls r0, r4, #27 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r6, [sp, #184] @ 0xb8 │ │ │ │ + ldr r6, [sp, #200] @ 0xc8 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r4, [r6, #52] @ 0x34 │ │ │ │ + ldrh r0, [r7, #52] @ 0x34 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r0, [sp, #512] @ 0x200 │ │ │ │ + ldr r0, [sp, #528] @ 0x210 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrb r4, [r2, #24] │ │ │ │ + ldrb r0, [r3, #24] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - lsls r2, r7, #23 │ │ │ │ + lsls r6, r7, #23 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r6, [r6, #38] @ 0x26 │ │ │ │ + ldrh r2, [r7, #38] @ 0x26 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r0, [r4, #38] @ 0x26 │ │ │ │ + ldrh r4, [r4, #38] @ 0x26 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r2, [r7, #34] @ 0x22 │ │ │ │ + ldrh r6, [r7, #34] @ 0x22 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r2, [r6, #21] │ │ │ │ + ldrb r6, [r6, #21] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - lsls r4, r4, #21 │ │ │ │ + lsls r0, r5, #21 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r4, [sp, #808] @ 0x328 │ │ │ │ + ldr r4, [sp, #824] @ 0x338 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r0, [r2, #42] @ 0x2a │ │ │ │ + ldrh r4, [r2, #42] @ 0x2a │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r7, [sp, #128] @ 0x80 │ │ │ │ + str r7, [sp, #144] @ 0x90 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrb r2, [r4, #15] │ │ │ │ + ldrb r6, [r4, #15] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - lsls r2, r0, #15 │ │ │ │ + lsls r6, r0, #15 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r6, [r7, #20] │ │ │ │ + ldrh r2, [r0, #22] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r6, [r5, #20] │ │ │ │ + ldrh r2, [r6, #20] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r4, [r7, #10] │ │ │ │ + ldrh r0, [r0, #12] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r6, [r2, #6] │ │ │ │ + ldrh r2, [r3, #6] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r0, [r0, #18] │ │ │ │ + ldrh r4, [r0, #18] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r4, [r7, #12] │ │ │ │ + ldrb r0, [r0, #13] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - lsls r4, r3, #12 │ │ │ │ + lsls r0, r4, #12 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r2, [r4, #16] │ │ │ │ + ldrh r6, [r4, #16] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r4, [r6, #11] │ │ │ │ + ldrb r0, [r7, #11] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r2, [r4, #24] │ │ │ │ + ldrh r6, [r4, #24] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r4, [sp, #952] @ 0x3b8 │ │ │ │ + str r4, [sp, #968] @ 0x3c8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrb r2, [r0, #10] │ │ │ │ + ldrb r6, [r0, #10] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - lsls r2, r4, #9 │ │ │ │ + lsls r6, r4, #9 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r6, [r3, #10] │ │ │ │ + ldrh r2, [r4, #10] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r6, [r1, #10] │ │ │ │ + ldrh r2, [r2, #10] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r4, [r3, #0] │ │ │ │ + ldrh r0, [r4, #0] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r6, [r6, #58] @ 0x3a │ │ │ │ + strh r2, [r7, #58] @ 0x3a │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r0, [r4, #6] │ │ │ │ + ldrh r4, [r4, #6] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r4, [r3, #7] │ │ │ │ + ldrb r0, [r4, #7] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - lsls r4, r7, #6 │ │ │ │ + lsls r0, r0, #7 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r2, [r0, #6] │ │ │ │ + ldrh r6, [r0, #6] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r4, [r2, #6] │ │ │ │ + ldrb r0, [r3, #6] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r2, [r0, #14] │ │ │ │ + ldrh r6, [r0, #14] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r3, [sp, #584] @ 0x248 │ │ │ │ + str r3, [sp, #600] @ 0x258 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrb r0, [r3, #3] │ │ │ │ + ldrb r4, [r3, #3] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - lsls r6, r7, #2 │ │ │ │ + lsls r2, r0, #3 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strh r6, [r6, #60] @ 0x3c │ │ │ │ + strh r2, [r7, #60] @ 0x3c │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r0, [r3, #58] @ 0x3a │ │ │ │ + strh r4, [r3, #58] @ 0x3a │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r3, #50] @ 0x32 │ │ │ │ + strh r6, [r3, #50] @ 0x32 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r4, [r6, #44] @ 0x2c │ │ │ │ + strh r0, [r7, #44] @ 0x2c │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r6, [r3, #56] @ 0x38 │ │ │ │ + strh r2, [r4, #56] @ 0x38 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r6, [r2, #0] │ │ │ │ + ldrb r2, [r3, #0] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - vshr.u32 q8, , #4 │ │ │ │ - strh r4, [r5, #54] @ 0x36 │ │ │ │ + movs r0, r0 │ │ │ │ + lsls r0, r3, #1 │ │ │ │ + strh r0, [r6, #54] @ 0x36 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r0, [r3, #54] @ 0x36 │ │ │ │ + strh r4, [r3, #54] @ 0x36 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r6, [r5, #30] │ │ │ │ + strb r2, [r6, #30] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r4, [r3, #62] @ 0x3e │ │ │ │ + strh r0, [r4, #62] @ 0x3e │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r1, [sp, #672] @ 0x2a0 │ │ │ │ + str r1, [sp, #688] @ 0x2b0 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r4, [r7, #28] │ │ │ │ + strb r0, [r0, #29] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - vqadd.u32 q0, q1, │ │ │ │ - strh r2, [r3, #48] @ 0x30 │ │ │ │ + vqadd.u32 q0, q3, │ │ │ │ + strh r6, [r3, #48] @ 0x30 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r4, [r7, #44] @ 0x2c │ │ │ │ + strh r0, [r0, #46] @ 0x2e │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r6, [r7, #36] @ 0x24 │ │ │ │ + strh r2, [r0, #38] @ 0x26 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r0, [r3, #32] │ │ │ │ + strh r4, [r3, #32] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r0, #44] @ 0x2c │ │ │ │ + strh r6, [r0, #44] @ 0x2c │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r7, #25] │ │ │ │ + strb r6, [r7, #25] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - mcr2 0, 3, r0, cr0, cr7, {2} │ │ │ │ - strh r0, [r2, #42] @ 0x2a │ │ │ │ + mcr2 0, 3, r0, cr4, cr7, {2} │ │ │ │ + strh r4, [r2, #42] @ 0x2a │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r4, [r7, #40] @ 0x28 │ │ │ │ + strh r0, [r0, #42] @ 0x2a │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r2, #24] │ │ │ │ + strb r6, [r2, #24] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r0, [r0, #50] @ 0x32 │ │ │ │ + strh r4, [r0, #50] @ 0x32 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r0, [sp, #64] @ 0x40 │ │ │ │ + str r0, [sp, #80] @ 0x50 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r2, [r0, #23] │ │ │ │ + strb r6, [r0, #23] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stc2 0, cr0, [r2, #348]! @ 0x15c │ │ │ │ - strh r6, [r3, #36] @ 0x24 │ │ │ │ + stc2 0, cr0, [r6, #348]! @ 0x15c │ │ │ │ + strh r2, [r4, #36] @ 0x24 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r6, [r1, #36] @ 0x24 │ │ │ │ + strh r2, [r2, #36] @ 0x24 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r5, #21] │ │ │ │ + strb r6, [r5, #21] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldc2l 0, cr0, [r0, #-348] @ 0xfffffea4 │ │ │ │ - strh r0, [r1, #34] @ 0x22 │ │ │ │ + ldc2l 0, cr0, [r4, #-348] @ 0xfffffea4 │ │ │ │ + strh r4, [r1, #34] @ 0x22 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r5, #30] │ │ │ │ + strh r6, [r5, #30] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r7, #19] │ │ │ │ + strb r6, [r7, #19] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stc2l 0, cr0, [r0], #348 @ 0x15c │ │ │ │ - strh r0, [r3, #30] │ │ │ │ + stc2l 0, cr0, [r4], #348 @ 0x15c │ │ │ │ + strh r4, [r3, #30] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r7, #26] │ │ │ │ + strh r6, [r7, #26] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r1, #18] │ │ │ │ + strb r6, [r1, #18] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stc2l 0, cr0, [sl], #-348 @ 0xfffffea4 │ │ │ │ - strh r6, [r4, #26] │ │ │ │ + stc2l 0, cr0, [lr], #-348 @ 0xfffffea4 │ │ │ │ + strh r2, [r5, #26] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r6, [r2, #26] │ │ │ │ + strh r2, [r3, #26] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r6, #16] │ │ │ │ + strb r6, [r6, #16] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldc2 0, cr0, [r8], {87} @ 0x57 │ │ │ │ - strh r4, [r1, #24] │ │ │ │ + ldc2 0, cr0, [ip], {87} @ 0x57 │ │ │ │ + strh r0, [r2, #24] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r6, [r6, #22] │ │ │ │ + strh r2, [r7, #22] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r4, [r1, #15] │ │ │ │ + strb r0, [r2, #15] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xfbbe0057 │ │ │ │ - str r3, [sp, #152] @ 0x98 │ │ │ │ + @ instruction: 0xfbc20057 │ │ │ │ + str r3, [sp, #168] @ 0xa8 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r6, [r3, #13] │ │ │ │ + strb r2, [r4, #13] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xfb460057 │ │ │ │ - strh r4, [r7, #16] │ │ │ │ + @ instruction: 0xfb4a0057 │ │ │ │ + strh r0, [r0, #18] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r0, [r5, #16] │ │ │ │ + strh r4, [r5, #16] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r0, [r0, #12] │ │ │ │ + strb r4, [r0, #12] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xfafa0057 │ │ │ │ - str r2, [sp, #312] @ 0x138 │ │ │ │ + @ instruction: 0xfafe0057 │ │ │ │ + str r2, [sp, #328] @ 0x148 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r6, [r0, #10] │ │ │ │ + strb r2, [r1, #10] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xfa680057 │ │ │ │ - strh r0, [r6, #10] │ │ │ │ + @ instruction: 0xfa6c0057 │ │ │ │ + strh r4, [r6, #10] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r4, [r0, #9] │ │ │ │ + strb r0, [r1, #9] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r4, #8] │ │ │ │ + strb r6, [r4, #8] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xfa0a0057 │ │ │ │ - strh r4, [r7, #6] │ │ │ │ + @ instruction: 0xfa0e0057 │ │ │ │ + strh r0, [r0, #8] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r5, #6] │ │ │ │ + strh r6, [r5, #6] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r0, #7] │ │ │ │ + strb r6, [r0, #7] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r4, [r4, #6] │ │ │ │ + strb r0, [r5, #6] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - vst1.8 @ instruction: 0xf9860057 │ │ │ │ - strh r6, [r1, #4] │ │ │ │ + vst1.8 @ instruction: 0xf98a0057 │ │ │ │ + strh r2, [r2, #4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r4, #5] │ │ │ │ + strb r6, [r4, #5] │ │ │ │ lsls r5, r2, #1 │ │ │ │ ldr r1, [pc, #128] @ (2b40e4 >::_M_default_append(unsigned int)@@Base+0x31550>) │ │ │ │ movs r2, #4 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d8, #96 @ 0x3f000000 0.5 │ │ │ │ add r1, pc │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ @@ -728266,22 +728266,22 @@ │ │ │ │ blx 117dc (long)@plt> │ │ │ │ ldr r1, [pc, #28] @ (2b40f4 >::_M_default_append(unsigned int)@@Base+0x31560>) │ │ │ │ movs r2, #3 │ │ │ │ add r1, pc │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 2b39c8 >::_M_default_append(unsigned int)@@Base+0x30e34> │ │ │ │ nop │ │ │ │ - ldr r2, [r3, #116] @ 0x74 │ │ │ │ + ldr r6, [r3, #116] @ 0x74 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xf7420057 │ │ │ │ - ldrb r4, [r6, #24] │ │ │ │ + @ instruction: 0xf7460057 │ │ │ │ + ldrb r0, [r7, #24] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r2, [r4, #24] │ │ │ │ + ldrb r6, [r4, #24] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [r7, #108] @ 0x6c │ │ │ │ + ldr r6, [r7, #108] @ 0x6c │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -729013,92 +729013,92 @@ │ │ │ │ add r1, pc │ │ │ │ blx 11e78 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 2b4890 >::_M_default_append(unsigned int)@@Base+0x31cfc> │ │ │ │ vldr d5, [pc, #4] @ 2b4980 >::_M_default_append(unsigned int)@@Base+0x31dec> │ │ │ │ b.n 2b443a >::_M_default_append(unsigned int)@@Base+0x318a6> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldrb r0, [r0, #17] │ │ │ │ + ldrb r4, [r0, #17] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xf6140057 │ │ │ │ - lsrs r4, r7, #14 │ │ │ │ + @ instruction: 0xf6180057 │ │ │ │ + lsrs r0, r0, #15 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - sub.w r0, ip, #14090240 @ 0xd70000 │ │ │ │ - lsrs r4, r6, #12 │ │ │ │ + subs.w r0, r0, #14090240 @ 0xd70000 │ │ │ │ + lsrs r0, r7, #12 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - asrs r0, r2, #14 │ │ │ │ + asrs r4, r2, #14 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrb r0, [r0, #13] │ │ │ │ + ldrb r4, [r0, #13] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r4, [r0, #12] │ │ │ │ + ldrb r0, [r1, #12] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - add.w r0, r2, #14090240 @ 0xd70000 │ │ │ │ - lsrs r4, r5, #10 │ │ │ │ + add.w r0, r6, #14090240 @ 0xd70000 │ │ │ │ + lsrs r0, r6, #10 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - eors.w r0, ip, #14090240 @ 0xd70000 │ │ │ │ - lsrs r6, r5, #8 │ │ │ │ + @ instruction: 0xf4a00057 │ │ │ │ + lsrs r2, r6, #8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - asrs r2, r1, #10 │ │ │ │ + asrs r6, r1, #10 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrb r4, [r7, #8] │ │ │ │ + ldrb r0, [r0, #9] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r0, [r3, #9] │ │ │ │ + ldrb r4, [r3, #9] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xf3560057 │ │ │ │ - movs r6, #162 @ 0xa2 │ │ │ │ + @ instruction: 0xf35a0057 │ │ │ │ + movs r6, #166 @ 0xa6 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strh r4, [r6, #36] @ 0x24 │ │ │ │ + strh r0, [r7, #36] @ 0x24 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r2, [r1, #31] │ │ │ │ + strb r6, [r1, #31] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r2, [r6, #5] │ │ │ │ + ldrb r6, [r6, #5] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r4, [r0, #0] │ │ │ │ + ldrb r0, [r1, #0] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r4, [r4, #32] │ │ │ │ + strh r0, [r5, #32] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r0, [r1, #29] │ │ │ │ + strb r4, [r1, #29] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r4, [r1, #28] │ │ │ │ + strb r0, [r2, #28] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xf0f60057 │ │ │ │ - strb r2, [r6, #25] │ │ │ │ + @ instruction: 0xf0fa0057 │ │ │ │ + strb r6, [r6, #25] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r6, [r6, #24] │ │ │ │ + strb r2, [r7, #24] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r0, [r6, #0] │ │ │ │ + ldrb r4, [r6, #0] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [r5, #0] │ │ │ │ + ldr r6, [r5, #0] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - vshr.s32 q8, , #14 │ │ │ │ - strb r4, [r4, #27] │ │ │ │ + vshr.s32 q8, , #10 │ │ │ │ + strb r0, [r5, #27] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r0, [r6, #25] │ │ │ │ + strb r4, [r6, #25] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r2, #31] │ │ │ │ + strb r6, [r2, #31] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r4, [r2, #58] @ 0x3a │ │ │ │ + strh r0, [r3, #58] @ 0x3a │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r1, #56] @ 0x38 │ │ │ │ + strh r6, [r1, #56] @ 0x38 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - vqadd.s8 q0, q5, │ │ │ │ - strb r0, [r0, #24] │ │ │ │ + vqadd.s8 q0, q7, │ │ │ │ + strb r4, [r0, #24] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r0, [r2, #22] │ │ │ │ + strb r4, [r2, #22] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r0, [r5, #27] │ │ │ │ + strb r4, [r5, #27] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r4, [r7, #50] @ 0x32 │ │ │ │ + strh r0, [r0, #52] @ 0x34 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - mrc 0, 4, r0, cr8, cr7, {2} │ │ │ │ - strb r4, [r1, #22] │ │ │ │ + mrc 0, 4, r0, cr12, cr7, {2} │ │ │ │ + strb r0, [r2, #22] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r4, [r3, #20] │ │ │ │ + strb r0, [r4, #20] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r4, [r6, #25] │ │ │ │ + strb r0, [r7, #25] │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ mov fp, r2 │ │ │ │ @@ -729793,113 +729793,113 @@ │ │ │ │ b.n 2b5396 >::_M_default_append(unsigned int)@@Base+0x32802> │ │ │ │ nop │ │ │ │ ... │ │ │ │ ldr r7, [sp, #720] @ 0x2d0 │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [r1, #72] @ 0x48 │ │ │ │ + str r4, [r1, #72] @ 0x48 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stcl 0, cr0, [r6], #-348 @ 0xfffffea4 │ │ │ │ - strb r0, [r5, #8] │ │ │ │ + stcl 0, cr0, [sl], #-348 @ 0xfffffea4 │ │ │ │ + strb r4, [r5, #8] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - mcrr 0, 5, r0, r0, cr7 │ │ │ │ - strb r6, [r7, #11] │ │ │ │ + mcrr 0, 5, r0, r4, cr7 │ │ │ │ + strb r2, [r0, #12] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r6, [r7, #7] │ │ │ │ + strb r2, [r0, #8] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r6, [r7, #60] @ 0x3c │ │ │ │ + str r2, [r0, #64] @ 0x40 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - rsbs r0, ip, r7, lsr #1 │ │ │ │ - rsb r0, r4, r7, lsr #1 │ │ │ │ - strb r2, [r2, #10] │ │ │ │ + @ instruction: 0xebe00057 │ │ │ │ + rsb r0, r8, r7, lsr #1 │ │ │ │ + strb r6, [r2, #10] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r2, #6] │ │ │ │ + strb r6, [r2, #6] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [r1, #124] @ 0x7c │ │ │ │ + ldr r6, [r1, #124] @ 0x7c │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r6, [r1, #5] │ │ │ │ + strb r2, [r2, #5] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r4, [r1, #4] │ │ │ │ + strb r0, [r2, #4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r0, #16] │ │ │ │ + strh r6, [r0, #16] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r0, [r1, #32] │ │ │ │ + str r4, [r1, #32] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrd r0, r0, [r0, #348]! @ 0x15c │ │ │ │ - strd r0, r0, [ip, #348] @ 0x15c │ │ │ │ - strh r4, [r3, #12] │ │ │ │ + ldrd r0, r0, [r4, #348]! @ 0x15c │ │ │ │ + ldrd r0, r0, [r0, #348] @ 0x15c │ │ │ │ + strh r0, [r4, #12] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r4, [r7, #14] │ │ │ │ + ldrb r0, [r0, #15] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r6, [r2, #108] @ 0x6c │ │ │ │ + ldr r2, [r3, #108] @ 0x6c │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r3, #1] │ │ │ │ + strb r6, [r3, #1] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r0, [r1, #1] │ │ │ │ + strb r4, [r1, #1] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r6, [r1, #8] │ │ │ │ + strh r2, [r2, #8] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r4, [r2, #16] │ │ │ │ + str r0, [r3, #16] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrd r0, r0, [ip], #348 @ 0x15c │ │ │ │ - @ instruction: 0xe8da0057 │ │ │ │ - strh r4, [r5, #4] │ │ │ │ + stmdb r0, {r0, r1, r2, r4, r6} │ │ │ │ + @ instruction: 0xe8de0057 │ │ │ │ + strh r0, [r6, #4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r6, [r1, #11] │ │ │ │ + ldrb r2, [r2, #11] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r0, [r0, #88] @ 0x58 │ │ │ │ + ldr r4, [r0, #88] @ 0x58 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r4, [r7, #100] @ 0x64 │ │ │ │ + ldr r0, [r0, #104] @ 0x68 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r0, [r1, #0] │ │ │ │ + str r4, [r1, #0] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r2, [r7, #31] │ │ │ │ + ldrb r6, [r7, #31] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r5, #80] @ 0x50 │ │ │ │ + ldr r2, [r6, #80] @ 0x50 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [r5, #96] @ 0x60 │ │ │ │ + ldr r6, [r5, #96] @ 0x60 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrsh r6, [r6, r6] │ │ │ │ + ldrsh r2, [r7, r6] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r6, [r3, #30] │ │ │ │ + ldrb r2, [r4, #30] │ │ │ │ lsls r5, r2, #1 │ │ │ │ ldr r1, [sp, #760] @ 0x2f8 │ │ │ │ lsls r6, r3, #1 │ │ │ │ - ldrsh r4, [r6, r3] │ │ │ │ + ldrsh r0, [r7, r3] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b50a8 >::_M_default_append(unsigned int)@@Base+0x32514> │ │ │ │ + b.n 2b50b0 >::_M_default_append(unsigned int)@@Base+0x3251c> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r0, [r3, #72] @ 0x48 │ │ │ │ + ldr r4, [r3, #72] @ 0x48 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b506c >::_M_default_append(unsigned int)@@Base+0x324d8> │ │ │ │ + b.n 2b5074 >::_M_default_append(unsigned int)@@Base+0x324e0> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r6, [r4, #84] @ 0x54 │ │ │ │ + ldr r2, [r5, #84] @ 0x54 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r0, [r5, #68] @ 0x44 │ │ │ │ + ldr r4, [r5, #68] @ 0x44 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrsh r2, [r5, r1] │ │ │ │ + ldrsh r6, [r5, r1] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b4fac >::_M_default_append(unsigned int)@@Base+0x32418> │ │ │ │ + b.n 2b4fb4 >::_M_default_append(unsigned int)@@Base+0x32420> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - b.n 2b4f84 >::_M_default_append(unsigned int)@@Base+0x323f0> │ │ │ │ + b.n 2b4f8c >::_M_default_append(unsigned int)@@Base+0x323f8> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r6, [r0, #80] @ 0x50 │ │ │ │ + ldr r2, [r1, #80] @ 0x50 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r0, [r1, #64] @ 0x40 │ │ │ │ + ldr r4, [r1, #64] @ 0x40 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r0, [r6, #76] @ 0x4c │ │ │ │ + ldr r4, [r6, #76] @ 0x4c │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b4ec4 >::_M_default_append(unsigned int)@@Base+0x32330> │ │ │ │ + b.n 2b4ecc >::_M_default_append(unsigned int)@@Base+0x32338> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - b.n 2b4ea0 >::_M_default_append(unsigned int)@@Base+0x3230c> │ │ │ │ + b.n 2b4ea8 >::_M_default_append(unsigned int)@@Base+0x32314> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - b.n 2b4e38 >::_M_default_append(unsigned int)@@Base+0x322a4> │ │ │ │ + b.n 2b4e40 >::_M_default_append(unsigned int)@@Base+0x322ac> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - b.n 2b4e28 >::_M_default_append(unsigned int)@@Base+0x32294> │ │ │ │ + b.n 2b4e30 >::_M_default_append(unsigned int)@@Base+0x3229c> │ │ │ │ lsls r7, r2, #1 │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ vmla.f64 d0, d10, d7 │ │ │ │ blx 11f18 │ │ │ │ vcvt.s32.f64 s15, d0 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ @@ -730345,95 +730345,95 @@ │ │ │ │ mov.w r3, #0 │ │ │ │ beq.n 2b582e >::_M_default_append(unsigned int)@@Base+0x32c9a> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - asrs r0, r3, #31 │ │ │ │ + asrs r4, r3, #31 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r2, [r7, #56] @ 0x38 │ │ │ │ + ldr r6, [r7, #56] @ 0x38 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r0, [r5, r6] │ │ │ │ + ldrh r4, [r5, r6] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b5f48 >::_M_default_append(unsigned int)@@Base+0x333b4> │ │ │ │ + b.n 2b5f50 >::_M_default_append(unsigned int)@@Base+0x333bc> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r4, [r5, #36] @ 0x24 │ │ │ │ + ldr r0, [r6, #36] @ 0x24 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r4, [r7, #28] │ │ │ │ + ldr r0, [r0, #32] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r4, [r1, #52] @ 0x34 │ │ │ │ + ldr r0, [r2, #52] @ 0x34 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r0, [r1, #52] @ 0x34 │ │ │ │ + ldr r4, [r1, #52] @ 0x34 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r2, [r2, r4] │ │ │ │ + ldrh r6, [r2, r4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b5e38 >::_M_default_append(unsigned int)@@Base+0x332a4> │ │ │ │ + b.n 2b5e40 >::_M_default_append(unsigned int)@@Base+0x332ac> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r0, [r5, #28] │ │ │ │ + ldr r4, [r5, #28] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r0, [r7, #20] │ │ │ │ + ldr r4, [r7, #20] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r4, [r3, #44] @ 0x2c │ │ │ │ + ldr r0, [r4, #44] @ 0x2c │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r4, [r6, #44] @ 0x2c │ │ │ │ + ldr r0, [r7, #44] @ 0x2c │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r1, #19] │ │ │ │ + strb r6, [r1, #19] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r0, [r2, #24] │ │ │ │ + ldr r4, [r2, #24] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r0, [r0, #24] │ │ │ │ + ldr r4, [r0, #24] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r5, #20] │ │ │ │ + ldr r2, [r6, #20] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r5, #16] │ │ │ │ + ldr r2, [r6, #16] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r0, [r7, #124] @ 0x7c │ │ │ │ + str r4, [r7, #124] @ 0x7c │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r2, [r4, #116] @ 0x74 │ │ │ │ + str r6, [r4, #116] @ 0x74 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r0, [r5, #16] │ │ │ │ + strb r4, [r5, #16] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - str r6, [r3, #112] @ 0x70 │ │ │ │ + str r2, [r4, #112] @ 0x70 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r4, [r4, #15] │ │ │ │ + strb r0, [r5, #15] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - str r2, [r3, #104] @ 0x68 │ │ │ │ + str r6, [r3, #104] @ 0x68 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r6, [r2, #120] @ 0x78 │ │ │ │ + str r2, [r3, #120] @ 0x78 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [r4, r4] │ │ │ │ + ldr r6, [r4, r4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r4, [r2, #4] │ │ │ │ + ldrb r0, [r3, #4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r2, [r1, #100] @ 0x64 │ │ │ │ + str r6, [r1, #100] @ 0x64 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r6, [r0, #116] @ 0x74 │ │ │ │ + str r2, [r1, #116] @ 0x74 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [r2, r3] │ │ │ │ + ldr r6, [r2, r3] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r2, [r7, #2] │ │ │ │ + ldrb r6, [r7, #2] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r4, [r6, #100] @ 0x64 │ │ │ │ + str r0, [r7, #100] @ 0x64 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b59c0 >::_M_default_append(unsigned int)@@Base+0x32e2c> │ │ │ │ + b.n 2b59c8 >::_M_default_append(unsigned int)@@Base+0x32e34> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r4, [r7, #116] @ 0x74 │ │ │ │ + str r0, [r0, #120] @ 0x78 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r4, [r1, #112] @ 0x70 │ │ │ │ + str r0, [r2, #112] @ 0x70 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r0, [r6, #4] │ │ │ │ + ldr r4, [r6, #4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b5938 >::_M_default_append(unsigned int)@@Base+0x32da4> │ │ │ │ + b.n 2b5940 >::_M_default_append(unsigned int)@@Base+0x32dac> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r0, [r4, #112] @ 0x70 │ │ │ │ + str r4, [r4, #112] @ 0x70 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r0, [r6, #104] @ 0x68 │ │ │ │ + str r4, [r6, #104] @ 0x68 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r0, [r0, #0] │ │ │ │ + ldr r4, [r0, #0] │ │ │ │ lsls r5, r2, #1 │ │ │ │ str r1, [sp, #968] @ 0x3c8 │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr.w ip, [r0] │ │ │ │ push {lr} │ │ │ │ @@ -730557,15 +730557,15 @@ │ │ │ │ mov r4, r7 │ │ │ │ b.n 2b5a24 >::_M_default_append(unsigned int)@@Base+0x32e90> │ │ │ │ ldr r0, [pc, #16] @ (2b5a58 >::_M_default_append(unsigned int)@@Base+0x32ec4>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldr r2, [pc, #352] @ (2b5bbc >::_M_default_append(unsigned int)@@Base+0x33028>) │ │ │ │ + ldr r2, [pc, #368] @ (2b5bcc >::_M_default_append(unsigned int)@@Base+0x33038>) │ │ │ │ lsls r5, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -730639,15 +730639,15 @@ │ │ │ │ mov r4, r7 │ │ │ │ b.n 2b5b0c >::_M_default_append(unsigned int)@@Base+0x32f78> │ │ │ │ ldr r0, [pc, #16] @ (2b5b40 >::_M_default_append(unsigned int)@@Base+0x32fac>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldr r1, [pc, #448] @ (2b5d04 >::_M_default_append(unsigned int)@@Base+0x33170>) │ │ │ │ + ldr r1, [pc, #464] @ (2b5d14 >::_M_default_append(unsigned int)@@Base+0x33180>) │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r6, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -730781,15 +730781,15 @@ │ │ │ │ b.n 2b5c04 >::_M_default_append(unsigned int)@@Base+0x33070> │ │ │ │ mov ip, r7 │ │ │ │ b.n 2b5c8e >::_M_default_append(unsigned int)@@Base+0x330fa> │ │ │ │ ldr r0, [pc, #8] @ (2b5cc0 >::_M_default_append(unsigned int)@@Base+0x3312c>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - blx sp │ │ │ │ + blxns sp │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp.w r1, #134217728 @ 0x8000000 │ │ │ │ bcs.n 2b5d30 >::_M_default_append(unsigned int)@@Base+0x3319c> │ │ │ │ @@ -730823,15 +730823,15 @@ │ │ │ │ add r2, r8 │ │ │ │ str r3, [r5, #8] │ │ │ │ strd r8, r2, [r5] │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #4] @ (2b5d38 >::_M_default_append(unsigned int)@@Base+0x331a4>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - bx fp │ │ │ │ + bx ip │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldr r5, [r0, #0] │ │ │ │ ldrd r1, r6, [r0, #24] │ │ │ │ sub sp, #12 │ │ │ │ cmp r1, r6 │ │ │ │ @@ -731061,15 +731061,15 @@ │ │ │ │ b.n 2b5f10 >::_M_default_append(unsigned int)@@Base+0x3337c> │ │ │ │ mov ip, r7 │ │ │ │ b.n 2b5f9a >::_M_default_append(unsigned int)@@Base+0x33406> │ │ │ │ ldr r0, [pc, #8] @ (2b5fcc >::_M_default_append(unsigned int)@@Base+0x33438>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - add ip, fp │ │ │ │ + add r8, ip │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r6, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -731203,15 +731203,15 @@ │ │ │ │ b.n 2b6090 >::_M_default_append(unsigned int)@@Base+0x334fc> │ │ │ │ mov ip, r7 │ │ │ │ b.n 2b611a >::_M_default_append(unsigned int)@@Base+0x33586> │ │ │ │ ldr r0, [pc, #8] @ (2b614c >::_M_default_append(unsigned int)@@Base+0x335b8>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - muls r4, r3 │ │ │ │ + muls r0, r4 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -731657,15 +731657,15 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r6 │ │ │ │ b.n 2b6694 >::_M_default_append(unsigned int)@@Base+0x33b00> │ │ │ │ ldr r0, [pc, #8] @ (2b66c0 >::_M_default_append(unsigned int)@@Base+0x33b2c>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - subs r5, #232 @ 0xe8 │ │ │ │ + subs r5, #236 @ 0xec │ │ │ │ lsls r5, r2, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ b.n 2b66e2 >::_M_default_append(unsigned int)@@Base+0x33b4e> │ │ │ │ @@ -732910,15 +732910,15 @@ │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r0, [r4, #0] │ │ │ │ lsls r6, r3, #1 │ │ │ │ lsrs r0, r6, #29 │ │ │ │ movs r0, r0 │ │ │ │ - subs r2, r7, r1 │ │ │ │ + subs r6, r7, r1 │ │ │ │ lsls r5, r2, #1 │ │ │ │ strb r2, [r7, #24] │ │ │ │ lsls r6, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -734636,15 +734636,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r6 │ │ │ │ b.n 2b8716 >::_M_default_append(unsigned int)@@Base+0x35b82> │ │ │ │ ldr r0, [pc, #4] @ (2b8740 >::_M_default_append(unsigned int)@@Base+0x35bac>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - adds r6, r4, #5 │ │ │ │ + adds r2, r5, #5 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r5, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -734715,15 +734715,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r0 │ │ │ │ b.n 2b87f2 >::_M_default_append(unsigned int)@@Base+0x35c5e> │ │ │ │ ldr r0, [pc, #4] @ (2b881c >::_M_default_append(unsigned int)@@Base+0x35c88>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - adds r2, r1, #2 │ │ │ │ + adds r6, r1, #2 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r7, r2, [r0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -734765,15 +734765,15 @@ │ │ │ │ strd r8, r5, [r6] │ │ │ │ str r4, [r6, #8] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [pc, #4] @ (2b88a0 >::_M_default_append(unsigned int)@@Base+0x35d0c>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - adds r6, r0, #0 │ │ │ │ + adds r2, r1, #0 │ │ │ │ lsls r5, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -735692,15 +735692,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r6 │ │ │ │ b.n 2b92e6 >::_M_default_append(unsigned int)@@Base+0x36752> │ │ │ │ ldr r0, [pc, #4] @ (2b9310 >::_M_default_append(unsigned int)@@Base+0x3677c>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - asrs r6, r2, #6 │ │ │ │ + asrs r2, r3, #6 │ │ │ │ lsls r5, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -735981,15 +735981,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ strb r2, [r0, r5] │ │ │ │ lsls r6, r3, #1 │ │ │ │ strb r6, [r1, r0] │ │ │ │ lsls r6, r3, #1 │ │ │ │ strh r4, [r6, r7] │ │ │ │ lsls r6, r3, #1 │ │ │ │ - lsrs r6, r6, #25 │ │ │ │ + lsrs r2, r7, #25 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3776] @ 0xec0 │ │ │ │ ldr r4, [pc, #896] @ (2b99f0 >::_M_default_append(unsigned int)@@Base+0x36e5c>) │ │ │ │ @@ -736488,19 +736488,19 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldr r7, [pc, #264] @ (2b9c68 >::_M_default_append(unsigned int)@@Base+0x370d4>) │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r7, [pc, #144] @ (2b9bf8 >::_M_default_append(unsigned int)@@Base+0x37064>) │ │ │ │ lsls r6, r3, #1 │ │ │ │ - asrs r6, r7, #17 │ │ │ │ + asrs r2, r0, #18 │ │ │ │ lsls r5, r2, #1 │ │ │ │ ldr r6, [pc, #936] @ (2b9f18 >::_M_default_append(unsigned int)@@Base+0x37384>) │ │ │ │ lsls r6, r3, #1 │ │ │ │ - lsrs r4, r5, #5 │ │ │ │ + lsrs r0, r6, #5 │ │ │ │ lsls r5, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -737628,15 +737628,15 @@ │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ rors r6, r6 │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldc2l 0, cr0, [r0], #-336 @ 0xfffffeb0 │ │ │ │ + ldc2l 0, cr0, [r4], #-336 @ 0xfffffeb0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ mov r9, r2 │ │ │ │ @@ -738791,15 +738791,15 @@ │ │ │ │ ldr r0, [pc, #12] @ (2bb644 >::_M_default_append(unsigned int)@@Base+0x38ab0>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ adds r3, #244 @ 0xf4 │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - mcr 0, 3, r0, cr10, cr4, {2} │ │ │ │ + mcr 0, 3, r0, cr14, cr4, {2} │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ mov r9, r2 │ │ │ │ @@ -739246,15 +739246,15 @@ │ │ │ │ str.w r6, [r8, #8] │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r9 │ │ │ │ b.n 2bbb9e >::_M_default_append(unsigned int)@@Base+0x3900a> │ │ │ │ ldr r0, [pc, #4] @ (2bbbc8 >::_M_default_append(unsigned int)@@Base+0x39034>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - @ instruction: 0xe8de0054 │ │ │ │ + strd r0, r0, [r2], #336 @ 0x150 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldrd r7, r4, [r0] │ │ │ │ mov r6, r0 │ │ │ │ mvn.w r3, #4160749568 @ 0xf8000000 │ │ │ │ @@ -739303,15 +739303,15 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r5, r9 │ │ │ │ b.n 2bbc38 >::_M_default_append(unsigned int)@@Base+0x390a4> │ │ │ │ ldr r0, [pc, #8] @ (2bbc64 >::_M_default_append(unsigned int)@@Base+0x390d0>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - strex r0, r0, [r4, #336] @ 0x150 │ │ │ │ + strex r0, r0, [r8, #336] @ 0x150 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r1 │ │ │ │ sub sp, #8 │ │ │ │ ldrd r7, r1, [r0, #4] │ │ │ │ @@ -739381,15 +739381,15 @@ │ │ │ │ str r3, [r4, #8] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #8] @ (2bbd38 >::_M_default_append(unsigned int)@@Base+0x391a4>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - vshr.u16 q8, q2, #12 │ │ │ │ + vshr.u16 q8, q2, #8 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r5, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ cmp r4, r5 │ │ │ │ @@ -739457,15 +739457,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r6 │ │ │ │ b.n 2bbde2 >::_M_default_append(unsigned int)@@Base+0x3924e> │ │ │ │ ldr r0, [pc, #4] @ (2bbe0c >::_M_default_append(unsigned int)@@Base+0x39278>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - b.n 2bbb44 >::_M_default_append(unsigned int)@@Base+0x38fb0> │ │ │ │ + b.n 2bbb4c >::_M_default_append(unsigned int)@@Base+0x38fb8> │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r5, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -739534,15 +739534,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r6 │ │ │ │ b.n 2bbeb6 >::_M_default_append(unsigned int)@@Base+0x39322> │ │ │ │ ldr r0, [pc, #4] @ (2bbee0 >::_M_default_append(unsigned int)@@Base+0x3934c>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - b.n 2bba70 >::_M_default_append(unsigned int)@@Base+0x38edc> │ │ │ │ + b.n 2bba78 >::_M_default_append(unsigned int)@@Base+0x38ee4> │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r5, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -739613,15 +739613,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r0 │ │ │ │ b.n 2bbf92 >::_M_default_append(unsigned int)@@Base+0x393fe> │ │ │ │ ldr r0, [pc, #4] @ (2bbfbc >::_M_default_append(unsigned int)@@Base+0x39428>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - b.n 2bb994 >::_M_default_append(unsigned int)@@Base+0x38e00> │ │ │ │ + b.n 2bb99c >::_M_default_append(unsigned int)@@Base+0x38e08> │ │ │ │ lsls r4, r2, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ @@ -740144,15 +740144,15 @@ │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r6, r9 │ │ │ │ b.n 2bc4e2 >::_M_default_append(unsigned int)@@Base+0x3994e> │ │ │ │ ldr r0, [pc, #4] @ (2bc510 >::_M_default_append(unsigned int)@@Base+0x3997c>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - svc 150 @ 0x96 │ │ │ │ + svc 154 @ 0x9a │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -740759,19 +740759,19 @@ │ │ │ │ movs r0, r0 │ │ │ │ subs r2, r4, #5 │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r0, r6, #4 │ │ │ │ lsls r6, r3, #1 │ │ │ │ - bls.n 2bcab0 >::_M_default_append(unsigned int)@@Base+0x39f1c> │ │ │ │ + bls.n 2bcab8 >::_M_default_append(unsigned int)@@Base+0x39f24> │ │ │ │ lsls r4, r2, #1 │ │ │ │ subs r6, r6, #3 │ │ │ │ lsls r6, r3, #1 │ │ │ │ - b.n 2bc3f4 >::_M_default_append(unsigned int)@@Base+0x39860> │ │ │ │ + b.n 2bc3fc >::_M_default_append(unsigned int)@@Base+0x39868> │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -743198,15 +743198,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ lsls r2, r4, #14 │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsls r2, r4, #13 │ │ │ │ lsls r6, r3, #1 │ │ │ │ - ldmia r0!, {r2, r3, r4, r5, r7} │ │ │ │ + ldmia r0!, {r6, r7} │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -743740,18 +743740,18 @@ │ │ │ │ asrs r0, r0, #4 │ │ │ │ movs r0, r0 │ │ │ │ mrc2 0, 3, r0, cr8, cr13, {2} │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ mcr2 0, 2, r0, cr2, cr13, {2} │ │ │ │ mcr2 0, 1, r0, cr10, cr13, {2} │ │ │ │ - @ instruction: 0xb8ac │ │ │ │ + @ instruction: 0xb8b0 │ │ │ │ lsls r4, r2, #1 │ │ │ │ ldc2l 0, cr0, [r8, #372]! @ 0x174 │ │ │ │ - stmia r3!, {r1, r4, r6} │ │ │ │ + stmia r3!, {r1, r2, r4, r6} │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr r2, [pc, #528] @ (2bee88 >::_M_default_append(unsigned int)@@Base+0x3c2f4>) │ │ │ │ @@ -744836,15 +744836,15 @@ │ │ │ │ blx 11b4c │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xf1f2005d │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ rsbs r0, sl, #93 @ 0x5d │ │ │ │ - add r4, sp, #368 @ 0x170 │ │ │ │ + add r4, sp, #384 @ 0x180 │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3744] @ 0xea0 │ │ │ │ sub sp, #308 @ 0x134 │ │ │ │ @@ -745408,15 +745408,15 @@ │ │ │ │ blx 11b4c │ │ │ │ blx 12204 <__cxa_end_cleanup@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xeb9a005d │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xeb82005d │ │ │ │ - add r6, pc, #16 @ (adr r6, 2bfec8 >::_M_default_append(unsigned int)@@Base+0x3d334>) │ │ │ │ + add r6, pc, #32 @ (adr r6, 2bfed8 >::_M_default_append(unsigned int)@@Base+0x3d344>) │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3848] @ 0xf08 │ │ │ │ sub sp, #148 @ 0x94 │ │ │ │ @@ -746327,19 +746327,19 @@ │ │ │ │ lsls r5, r3, #1 │ │ │ │ b.n 2c0ca0 >::_M_default_append(unsigned int)@@Base+0x3e10c> │ │ │ │ lsls r5, r3, #1 │ │ │ │ b.n 2c0c54 >::_M_default_append(unsigned int)@@Base+0x3e0c0> │ │ │ │ lsls r5, r3, #1 │ │ │ │ b.n 2c0c2c >::_M_default_append(unsigned int)@@Base+0x3e098> │ │ │ │ lsls r5, r3, #1 │ │ │ │ - ldr r4, [sp, #192] @ 0xc0 │ │ │ │ + ldr r4, [sp, #208] @ 0xd0 │ │ │ │ lsls r4, r2, #1 │ │ │ │ b.n 2c0bd4 >::_M_default_append(unsigned int)@@Base+0x3e040> │ │ │ │ lsls r5, r3, #1 │ │ │ │ - ldr r3, [sp, #1016] @ 0x3f8 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r8, r5, [r0] │ │ │ │ mov r7, r0 │ │ │ │ @@ -746396,15 +746396,15 @@ │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r6, r0 │ │ │ │ b.n 2c095e >::_M_default_append(unsigned int)@@Base+0x3ddca> │ │ │ │ ldr r0, [pc, #4] @ (2c098c >::_M_default_append(unsigned int)@@Base+0x3ddf8>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3464] @ 0xd88 │ │ │ │ sub.w sp, sp, #580 @ 0x244 │ │ │ │ @@ -747942,29 +747942,29 @@ │ │ │ │ movs r0, r0 │ │ │ │ bne.n 2c1998 >::_M_default_append(unsigned int)@@Base+0x3ee04> │ │ │ │ lsls r5, r3, #1 │ │ │ │ bne.n 2c1a94 >::_M_default_append(unsigned int)@@Base+0x3ef00> │ │ │ │ lsls r5, r3, #1 │ │ │ │ bne.n 2c1a54 >::_M_default_append(unsigned int)@@Base+0x3eec0> │ │ │ │ lsls r5, r3, #1 │ │ │ │ - str r6, [sp, #688] @ 0x2b0 │ │ │ │ + str r6, [sp, #704] @ 0x2c0 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - str r6, [sp, #624] @ 0x270 │ │ │ │ + str r6, [sp, #640] @ 0x280 │ │ │ │ lsls r4, r2, #1 │ │ │ │ bne.n 2c1a04 >::_M_default_append(unsigned int)@@Base+0x3ee70> │ │ │ │ lsls r5, r3, #1 │ │ │ │ - str r6, [sp, #504] @ 0x1f8 │ │ │ │ + str r6, [sp, #520] @ 0x208 │ │ │ │ lsls r4, r2, #1 │ │ │ │ beq.n 2c19b8 >::_M_default_append(unsigned int)@@Base+0x3ee24> │ │ │ │ lsls r5, r3, #1 │ │ │ │ - str r6, [sp, #336] @ 0x150 │ │ │ │ + str r6, [sp, #352] @ 0x160 │ │ │ │ lsls r4, r2, #1 │ │ │ │ beq.n 2c1988 >::_M_default_append(unsigned int)@@Base+0x3edf4> │ │ │ │ lsls r5, r3, #1 │ │ │ │ - add r2, sp, #88 @ 0x58 │ │ │ │ + add r2, sp, #104 @ 0x68 │ │ │ │ lsls r4, r2, #1 │ │ │ │ sub sp, #8 │ │ │ │ ldr.w ip, [r1] │ │ │ │ vldr d7, [pc, #824] @ 2c1d10 >::_M_default_append(unsigned int)@@Base+0x3f17c> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r5, r3 │ │ │ │ ldr.w r8, [r0] │ │ │ │ @@ -750646,15 +750646,15 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r5, r9 │ │ │ │ b.n 2c3ab8 >::_M_default_append(unsigned int)@@Base+0x40f24> │ │ │ │ ldr r0, [pc, #8] @ (2c3ae4 >::_M_default_append(unsigned int)@@Base+0x40f50>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ nop │ │ │ │ - ldr r4, [r0, #28] │ │ │ │ + ldr r0, [r1, #28] │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r2, [pc, #372] @ (2c3c70 >::_M_default_append(unsigned int)@@Base+0x410dc>) │ │ │ │ sub sp, #48 @ 0x30 │ │ │ │ @@ -751346,15 +751346,15 @@ │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r4, sp, #104 @ 0x68 │ │ │ │ lsls r5, r3, #1 │ │ │ │ add r7, pc, #56 @ (adr r7, 2c4364 >::_M_default_append(unsigned int)@@Base+0x417d0>) │ │ │ │ lsls r5, r3, #1 │ │ │ │ - str r4, [r1, #24] │ │ │ │ + str r0, [r2, #24] │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr r2, [pc, #632] @ (2c45c0 >::_M_default_append(unsigned int)@@Base+0x41a2c>) │ │ │ │ @@ -751997,15 +751997,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r0 │ │ │ │ b.n 2c4a3e >::_M_default_append(unsigned int)@@Base+0x41eaa> │ │ │ │ ldr r0, [pc, #4] @ (2c4a68 >::_M_default_append(unsigned int)@@Base+0x41ed4>) │ │ │ │ add r0, pc │ │ │ │ blx 11b4c │ │ │ │ - ldrh r6, [r7, r0] │ │ │ │ + ldrh r2, [r0, r1] │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -752556,19 +752556,19 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [sp, #512] @ 0x200 │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [sp, #416] @ 0x1a0 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - ldrsh r2, [r0, r7] │ │ │ │ + ldrsh r6, [r0, r7] │ │ │ │ lsls r4, r2, #1 │ │ │ │ ldr r2, [sp, #224] @ 0xe0 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - strb r0, [r4, r2] │ │ │ │ + strb r4, [r4, r2] │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -753511,17 +753511,17 @@ │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r0, [sp, #24] │ │ │ │ lsls r5, r3, #1 │ │ │ │ ldrh r6, [r5, #62] @ 0x3e │ │ │ │ lsls r5, r3, #1 │ │ │ │ - strb r0, [r1, r5] │ │ │ │ + strb r4, [r1, r5] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - ldr r2, [pc, #256] @ (2c5b8c >::_M_default_append(unsigned int)@@Base+0x42ff8>) │ │ │ │ + ldr r2, [pc, #272] @ (2c5b9c >::_M_default_append(unsigned int)@@Base+0x43008>) │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -758089,27 +758089,27 @@ │ │ │ │ ldr r3, [sp, #228] @ 0xe4 │ │ │ │ b.n 2c8a20 >::_M_default_append(unsigned int)@@Base+0x45e8c> │ │ │ │ nop │ │ │ │ str r0, [r4, #20] │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r2, r4, r7 │ │ │ │ + subs r6, r4, r7 │ │ │ │ lsls r4, r2, #1 │ │ │ │ str r4, [r2, #16] │ │ │ │ lsls r5, r3, #1 │ │ │ │ - subs r6, r2, r6 │ │ │ │ + subs r2, r3, r6 │ │ │ │ lsls r4, r2, #1 │ │ │ │ str r6, [r4, #12] │ │ │ │ lsls r5, r3, #1 │ │ │ │ - subs r0, r5, r5 │ │ │ │ + subs r4, r5, r5 │ │ │ │ lsls r4, r2, #1 │ │ │ │ str r6, [r7, #8] │ │ │ │ lsls r5, r3, #1 │ │ │ │ - subs r4, r5, r4 │ │ │ │ + subs r0, r6, r4 │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r5, r2 │ │ │ │ add.w r8, r5, #4294967295 @ 0xffffffff │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ mov fp, r1 │ │ │ │ add.w r8, r8, r8, lsr #31 │ │ │ │ @@ -766418,15 +766418,15 @@ │ │ │ │ blx 11984 │ │ │ │ b.n 2cebfe >::_M_default_append(unsigned int)@@Base+0x4c06a> │ │ │ │ mcr2 0, 3, r0, cr8, cr12, {2} │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ mcr2 0, 1, r0, cr8, cr12, {2} │ │ │ │ stc2l 0, cr0, [lr, #368]! @ 0x170 │ │ │ │ - stmia r2!, {r2, r3, r5, r6, r7} │ │ │ │ + stmia r2!, {r4, r5, r6, r7} │ │ │ │ lsls r3, r2, #1 │ │ │ │ sub sp, #8 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ subs r7, r2, #1 │ │ │ │ mov r4, r2 │ │ │ │ sub sp, #12 │ │ │ │ add.w r7, r7, r7, lsr #31 │ │ │ │ @@ -768895,29 +768895,29 @@ │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 2d0dd0 >::_M_default_append(unsigned int)@@Base+0x4e23c> │ │ │ │ lsls r4, r3, #1 │ │ │ │ b.n 2d0d7c >::_M_default_append(unsigned int)@@Base+0x4e1e8> │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r0, sp, #200 @ 0xc8 │ │ │ │ + add r0, sp, #216 @ 0xd8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ b.n 2d0d44 >::_M_default_append(unsigned int)@@Base+0x4e1b0> │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldr r5, [sp, #160] @ 0xa0 │ │ │ │ + ldr r5, [sp, #176] @ 0xb0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - add r0, sp, #32 │ │ │ │ + add r0, sp, #48 @ 0x30 │ │ │ │ lsls r3, r2, #1 │ │ │ │ b.n 2d0d00 >::_M_default_append(unsigned int)@@Base+0x4e16c> │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldr r5, [sp, #64] @ 0x40 │ │ │ │ + ldr r5, [sp, #80] @ 0x50 │ │ │ │ lsls r3, r2, #1 │ │ │ │ b.n 2d0ccc >::_M_default_append(unsigned int)@@Base+0x4e138> │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r7, pc, #808 @ (adr r7, 2d0b14 >::_M_default_append(unsigned int)@@Base+0x4df80>) │ │ │ │ + add r7, pc, #824 @ (adr r7, 2d0b24 >::_M_default_append(unsigned int)@@Base+0x4df90>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ subs r3, r2, #1 │ │ │ │ sub sp, #12 │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ mov.w fp, r3, asr #1 │ │ │ │ ldr r4, [sp, #64] @ 0x40 │ │ │ │ @@ -771408,25 +771408,25 @@ │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ stmia r5!, {r1, r4, r5, r6} │ │ │ │ lsls r4, r3, #1 │ │ │ │ stmia r5!, {r1, r6} │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldrh r4, [r3, #20] │ │ │ │ + ldrh r0, [r4, #20] │ │ │ │ lsls r3, r2, #1 │ │ │ │ stmia r5!, {r2, r5} │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldrb r6, [r4, #30] │ │ │ │ + ldrb r2, [r5, #30] │ │ │ │ lsls r3, r2, #1 │ │ │ │ stmia r5!, {r3} │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldrb r2, [r1, #30] │ │ │ │ + ldrb r6, [r1, #30] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrb r0, [r5, #29] │ │ │ │ + ldrb r4, [r5, #29] │ │ │ │ lsls r3, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ subs r5, r2, #1 │ │ │ │ and.w fp, r2, #1 │ │ │ │ sub sp, #28 │ │ │ │ add.w r5, r5, r5, lsr #31 │ │ │ │ asrs r5, r5, #1 │ │ │ │ @@ -773419,21 +773419,21 @@ │ │ │ │ nop │ │ │ │ add r7, sp, #376 @ 0x178 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r7, sp, #24 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldr r0, [r1, #24] │ │ │ │ + ldr r4, [r1, #24] │ │ │ │ lsls r3, r2, #1 │ │ │ │ add r6, sp, #744 @ 0x2e8 │ │ │ │ lsls r4, r3, #1 │ │ │ │ add r6, sp, #560 @ 0x230 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldr r0, [r7, #12] │ │ │ │ + ldr r4, [r7, #12] │ │ │ │ lsls r3, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov ip, r1 │ │ │ │ mov lr, r0 │ │ │ │ sub sp, #20 │ │ │ │ add r3, sp, #4 │ │ │ │ ldmia r0, {r0, r1, r2} │ │ │ │ @@ -776525,21 +776525,21 @@ │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r2, [r4, #42] @ 0x2a │ │ │ │ lsls r4, r3, #1 │ │ │ │ ldrh r2, [r5, #38] @ 0x26 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - bxns sp │ │ │ │ + bx lr │ │ │ │ lsls r3, r2, #1 │ │ │ │ ldrh r4, [r0, #38] @ 0x26 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - bx r6 │ │ │ │ + bx r7 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - bxns r7 │ │ │ │ + bx r8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add.w r9, r2, #4294967295 @ 0xffffffff │ │ │ │ mov r6, r1 │ │ │ │ sub sp, #20 │ │ │ │ add.w r9, r9, r9, lsr #31 │ │ │ │ mov r7, r3 │ │ │ │ @@ -777844,19 +777844,19 @@ │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r2, [r5, #24] │ │ │ │ lsls r4, r3, #1 │ │ │ │ ldrb r2, [r2, #24] │ │ │ │ lsls r4, r3, #1 │ │ │ │ - muls r4, r5 │ │ │ │ + muls r0, r6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ ldrb r6, [r0, #23] │ │ │ │ lsls r4, r3, #1 │ │ │ │ - subs r0, #72 @ 0x48 │ │ │ │ + subs r0, #76 @ 0x4c │ │ │ │ lsls r3, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3688] @ 0xe68 │ │ │ │ ldr r2, [pc, #552] @ (2d6ee0 >::_M_default_append(unsigned int)@@Base+0x5434c>) │ │ │ │ @@ -781269,15 +781269,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldr r6, [r5, r0] │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r5, #212 @ 0xd4 │ │ │ │ + subs r5, #216 @ 0xd8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ ldrsb r6, [r6, r7] │ │ │ │ lsls r4, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -781625,47 +781625,47 @@ │ │ │ │ ... │ │ │ │ ldrsb r6, [r5, r6] │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrsb r2, [r0, r6] │ │ │ │ lsls r4, r3, #1 │ │ │ │ - subs r4, #238 @ 0xee │ │ │ │ + subs r4, #242 @ 0xf2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r3, #204 @ 0xcc │ │ │ │ + subs r3, #208 @ 0xd0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r3, #230 @ 0xe6 │ │ │ │ + subs r3, #234 @ 0xea │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r2, #224 @ 0xe0 │ │ │ │ + subs r2, #228 @ 0xe4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldmia r1!, {r3, r6} │ │ │ │ + ldmia r1!, {r2, r3, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, #156 @ 0x9c │ │ │ │ + subs r2, #160 @ 0xa0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldmia r1!, {r2} │ │ │ │ + ldmia r1!, {r3} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, #92 @ 0x5c │ │ │ │ + subs r2, #96 @ 0x60 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldmia r0!, {r2, r6, r7} │ │ │ │ + ldmia r0!, {r3, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, #68 @ 0x44 │ │ │ │ + subs r2, #72 @ 0x48 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldmia r0!, {r2, r3, r5, r7} │ │ │ │ + ldmia r0!, {r4, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, #44 @ 0x2c │ │ │ │ + subs r2, #48 @ 0x30 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldmia r0!, {r2, r4, r7} │ │ │ │ + ldmia r0!, {r3, r4, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, #20 │ │ │ │ + subs r2, #24 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldmia r0!, {r2, r3, r4, r5, r6} │ │ │ │ + ldmia r0!, {r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r1, #244 @ 0xf4 │ │ │ │ + subs r1, #248 @ 0xf8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldmia r0!, {r1, r3, r4, r6} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r2, [pc, #480] @ (2d9868 >::_M_default_append(unsigned int)@@Base+0x56cd4>) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -781850,65 +781850,65 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffff7fff │ │ │ │ ... │ │ │ │ strh r6, [r7, r5] │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r1, #46 @ 0x2e │ │ │ │ + subs r1, #50 @ 0x32 │ │ │ │ lsls r3, r2, #1 │ │ │ │ @ instruction: 0xfb83ffff │ │ │ │ - subs r1, #162 @ 0xa2 │ │ │ │ + subs r1, #166 @ 0xa6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r1, #84 @ 0x54 │ │ │ │ + subs r1, #88 @ 0x58 │ │ │ │ lsls r3, r2, #1 │ │ │ │ lsls r7, r5, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r0, #248 @ 0xf8 │ │ │ │ + subs r0, #252 @ 0xfc │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r7!, {r5, r6} │ │ │ │ + stmia r7!, {r2, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ strh r2, [r7, r3] │ │ │ │ lsls r4, r3, #1 │ │ │ │ - subs r0, #196 @ 0xc4 │ │ │ │ + subs r0, #200 @ 0xc8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r7!, {r2, r3, r5} │ │ │ │ + stmia r7!, {r4, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ @ instruction: 0xfa7bffff │ │ │ │ - subs r1, #16 │ │ │ │ + subs r1, #20 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r1, #42 @ 0x2a │ │ │ │ + subs r1, #46 @ 0x2e │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r0, #104 @ 0x68 │ │ │ │ + subs r0, #108 @ 0x6c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r6!, {r4, r6, r7} │ │ │ │ + stmia r6!, {r2, r4, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r0, #78 @ 0x4e │ │ │ │ + subs r0, #82 @ 0x52 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r6!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r6!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r0, #238 @ 0xee │ │ │ │ + subs r0, #242 @ 0xf2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r1, #24 │ │ │ │ + subs r1, #28 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r1, #24 │ │ │ │ + subs r1, #28 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r1, #50 @ 0x32 │ │ │ │ + subs r1, #54 @ 0x36 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r7, #244 @ 0xf4 │ │ │ │ + adds r7, #248 @ 0xf8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r6!, {r2, r3, r4, r6} │ │ │ │ + stmia r6!, {r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r7, #218 @ 0xda │ │ │ │ + adds r7, #222 @ 0xde │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r6!, {r1, r6} │ │ │ │ + stmia r6!, {r1, r2, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r7, #188 @ 0xbc │ │ │ │ + adds r7, #192 @ 0xc0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r6!, {r1, r5} │ │ │ │ + stmia r6!, {r1, r2, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2d9678 >::_M_default_append(unsigned int)@@Base+0x56ae4> │ │ │ │ @@ -781928,17 +781928,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - adds r6, #242 @ 0xf2 │ │ │ │ + adds r6, #246 @ 0xf6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r5!, {r1, r3, r4, r6} │ │ │ │ + stmia r5!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -781980,15 +781980,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ str r6, [r1, r3] │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r7, #220 @ 0xdc │ │ │ │ + adds r7, #224 @ 0xe0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ str r6, [r2, r2] │ │ │ │ lsls r4, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -782332,27 +782332,27 @@ │ │ │ │ ... │ │ │ │ str r6, [r1, r1] │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r2, [r2, r0] │ │ │ │ lsls r4, r3, #1 │ │ │ │ - adds r7, #4 │ │ │ │ + adds r7, #8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r5, #110 @ 0x6e │ │ │ │ + adds r5, #114 @ 0x72 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r5, #80 @ 0x50 │ │ │ │ + adds r5, #84 @ 0x54 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r4, #104 @ 0x68 │ │ │ │ + adds r4, #108 @ 0x6c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r1!, {r2, r5, r6} │ │ │ │ + stmia r1!, {r3, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #58 @ 0x3a │ │ │ │ + adds r4, #62 @ 0x3e │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r1!, {r1, r2, r4, r5} │ │ │ │ + stmia r1!, {r1, r3, r4, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr.w r8, [sp, #124] @ 0x7c │ │ │ │ ldr r2, [sp, #128] @ 0x80 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ add r7, sp, #152 @ 0x98 │ │ │ │ ldr.w r1, [r2, r9] │ │ │ │ @@ -782626,55 +782626,55 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ b.n 2d99f6 >::_M_default_append(unsigned int)@@Base+0x56e62> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - adds r3, #228 @ 0xe4 │ │ │ │ + adds r3, #232 @ 0xe8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r2, #164 @ 0xa4 │ │ │ │ + adds r2, #168 @ 0xa8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - nop {10} │ │ │ │ - lsls r0, r2, #1 │ │ │ │ - adds r2, #92 @ 0x5c │ │ │ │ + itt ge │ │ │ │ + lslge r0, r2, #1 │ │ │ │ + addge r2, #96 @ 0x60 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - it pl │ │ │ │ + itt pl │ │ │ │ lslpl r0, r2, #1 │ │ │ │ - adds r2, #16 │ │ │ │ + addpl r2, #20 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r2, #2 │ │ │ │ + adds r2, #6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r1, #214 @ 0xd6 │ │ │ │ + adds r1, #218 @ 0xda │ │ │ │ lsls r3, r2, #1 │ │ │ │ - bkpt 0x00d0 │ │ │ │ + bkpt 0x00d4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #184 @ 0xb8 │ │ │ │ + adds r1, #188 @ 0xbc │ │ │ │ lsls r3, r2, #1 │ │ │ │ - bkpt 0x00b2 │ │ │ │ + bkpt 0x00b6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #158 @ 0x9e │ │ │ │ + adds r1, #162 @ 0xa2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - bkpt 0x0098 │ │ │ │ + bkpt 0x009c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #118 @ 0x76 │ │ │ │ + adds r1, #122 @ 0x7a │ │ │ │ lsls r3, r2, #1 │ │ │ │ - bkpt 0x0072 │ │ │ │ + bkpt 0x0076 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #88 @ 0x58 │ │ │ │ + adds r1, #92 @ 0x5c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - bkpt 0x0054 │ │ │ │ + bkpt 0x0058 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #58 @ 0x3a │ │ │ │ + adds r1, #62 @ 0x3e │ │ │ │ lsls r3, r2, #1 │ │ │ │ - bkpt 0x0036 │ │ │ │ + bkpt 0x003a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #32 │ │ │ │ + adds r1, #36 @ 0x24 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - bkpt 0x001a │ │ │ │ + bkpt 0x001e │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #472] @ (2da2a0 >::_M_default_append(unsigned int)@@Base+0x5770c>) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -782858,65 +782858,65 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 2da15a >::_M_default_append(unsigned int)@@Base+0x575c6> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldr r1, [pc, #256] @ (2da3a4 >::_M_default_append(unsigned int)@@Base+0x57810>) │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, #88 @ 0x58 │ │ │ │ + adds r0, #92 @ 0x5c │ │ │ │ lsls r3, r2, #1 │ │ │ │ strh.w pc, [r1, #4095] @ 0xfff │ │ │ │ - adds r0, #186 @ 0xba │ │ │ │ + adds r0, #190 @ 0xbe │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r0, #140 @ 0x8c │ │ │ │ + adds r0, #144 @ 0x90 │ │ │ │ lsls r3, r2, #1 │ │ │ │ lsls r3, r3, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, #24 │ │ │ │ + adds r0, #28 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - pop {r2, r4, pc} │ │ │ │ + pop {r3, r4, pc} │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r0, [pc, #696] @ (2da580 >::_M_default_append(unsigned int)@@Base+0x579ec>) │ │ │ │ lsls r4, r3, #1 │ │ │ │ - cmp r7, #226 @ 0xe2 │ │ │ │ + cmp r7, #230 @ 0xe6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - pop {r1, r2, r3, r4, r6, r7} │ │ │ │ + pop {r1, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ bl 2682d2 │ │ │ │ - adds r0, #46 @ 0x2e │ │ │ │ + adds r0, #50 @ 0x32 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r0, #136 @ 0x88 │ │ │ │ + adds r0, #140 @ 0x8c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r7, #134 @ 0x86 │ │ │ │ + cmp r7, #138 @ 0x8a │ │ │ │ lsls r3, r2, #1 │ │ │ │ - pop {r1, r7} │ │ │ │ + pop {r1, r2, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r7, #108 @ 0x6c │ │ │ │ + cmp r7, #112 @ 0x70 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - pop {r3, r5, r6} │ │ │ │ + pop {r2, r3, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #84 @ 0x54 │ │ │ │ + adds r0, #88 @ 0x58 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r0, #242 @ 0xf2 │ │ │ │ + adds r0, #246 @ 0xf6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r0, #254 @ 0xfe │ │ │ │ + adds r1, #2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r1, #72 @ 0x48 │ │ │ │ + adds r1, #76 @ 0x4c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r7, #18 │ │ │ │ + cmp r7, #22 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - pop {r1, r2, r3} │ │ │ │ + pop {r1, r4} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #248 @ 0xf8 │ │ │ │ + cmp r6, #252 @ 0xfc │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cbnz r4, 2da388 >::_M_default_append(unsigned int)@@Base+0x577f4> │ │ │ │ + cbnz r0, 2da38a >::_M_default_append(unsigned int)@@Base+0x577f6> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #218 @ 0xda │ │ │ │ + cmp r6, #222 @ 0xde │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cbnz r4, 2da388 >::_M_default_append(unsigned int)@@Base+0x577f4> │ │ │ │ + cbnz r0, 2da38a >::_M_default_append(unsigned int)@@Base+0x577f6> │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2da0b4 >::_M_default_append(unsigned int)@@Base+0x57520> │ │ │ │ @@ -782936,17 +782936,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - cmp r6, #38 @ 0x26 │ │ │ │ + cmp r6, #42 @ 0x2a │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cbnz r2, 2da3a4 >::_M_default_append(unsigned int)@@Base+0x57810> │ │ │ │ + cbnz r6, 2da3a4 >::_M_default_append(unsigned int)@@Base+0x57810> │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (2da3c8 >::_M_default_append(unsigned int)@@Base+0x57834>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -782987,15 +782987,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ mov sl, r3 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, #34 @ 0x22 │ │ │ │ + adds r0, #38 @ 0x26 │ │ │ │ lsls r3, r2, #1 │ │ │ │ mov r0, ip │ │ │ │ lsls r4, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -783470,37 +783470,37 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #52] @ (2da9f4 >::_M_default_append(unsigned int)@@Base+0x57e60>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2da646 >::_M_default_append(unsigned int)@@Base+0x57ab2> │ │ │ │ - cmp r2, #162 @ 0xa2 │ │ │ │ + cmp r2, #166 @ 0xa6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - push {r1, r3, r5, lr} │ │ │ │ + push {r1, r2, r3, r5, lr} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #136 @ 0x88 │ │ │ │ + cmp r2, #140 @ 0x8c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - push {r4, lr} │ │ │ │ + push {r2, r4, lr} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #110 @ 0x6e │ │ │ │ + cmp r2, #114 @ 0x72 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - push {r1, r2, r4, r5, r6, r7} │ │ │ │ + push {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #84 @ 0x54 │ │ │ │ + cmp r2, #88 @ 0x58 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - push {r2, r3, r4, r6, r7} │ │ │ │ + push {r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #58 @ 0x3a │ │ │ │ + cmp r2, #62 @ 0x3e │ │ │ │ lsls r3, r2, #1 │ │ │ │ - push {r1, r6, r7} │ │ │ │ + push {r1, r2, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #32 │ │ │ │ + cmp r2, #36 @ 0x24 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - push {r3, r5, r7} │ │ │ │ + push {r2, r3, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #12 │ │ │ │ ldrb.w lr, [r2, #384] @ 0x180 │ │ │ │ @@ -785396,21 +785396,21 @@ │ │ │ │ nop │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ adds r2, #132 @ 0x84 │ │ │ │ lsls r4, r3, #1 │ │ │ │ cmp r2, #98 @ 0x62 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - asrs r4, r1, #13 │ │ │ │ + asrs r0, r2, #13 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldr r5, [sp, #848] @ 0x350 │ │ │ │ + ldr r5, [sp, #864] @ 0x360 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r2, #11 │ │ │ │ + asrs r2, r3, #11 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldr r5, [sp, #376] @ 0x178 │ │ │ │ + ldr r5, [sp, #392] @ 0x188 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3848] @ 0xf08 │ │ │ │ ldr.w r4, [pc, #3024] @ 2dcd18 >::_M_default_append(unsigned int)@@Base+0x5a184> │ │ │ │ sub sp, #212 @ 0xd4 │ │ │ │ @@ -786519,33 +786519,33 @@ │ │ │ │ b.n 2dca62 >::_M_default_append(unsigned int)@@Base+0x59ece> │ │ │ │ cmp r0, #188 @ 0xbc │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cmp r0, #132 @ 0x84 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - asrs r6, r3, #6 │ │ │ │ + asrs r2, r4, #6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - asrs r6, r2, #4 │ │ │ │ + asrs r2, r3, #4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r4, r5, #31 │ │ │ │ + lsrs r0, r6, #31 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r2, r5, #28 │ │ │ │ + lsrs r6, r5, #28 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r6, r5, #25 │ │ │ │ + lsrs r2, r6, #25 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldr r0, [sp, #976] @ 0x3d0 │ │ │ │ + ldr r0, [sp, #992] @ 0x3e0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r7, #23 │ │ │ │ + lsrs r4, r7, #23 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r4, r0, #11 │ │ │ │ + lsrs r0, r1, #11 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r2, r6, #29 │ │ │ │ + lsls r6, r6, #29 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - str r1, [sp, #1000] @ 0x3e8 │ │ │ │ + str r1, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r2, fp │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [sp, #128] @ 0x80 │ │ │ │ str r3, [sp, #8] │ │ │ │ add r3, sp, #192 @ 0xc0 │ │ │ │ @@ -786942,109 +786942,109 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #200] @ (2dd22c >::_M_default_append(unsigned int)@@Base+0x5a698>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2dcf24 >::_M_default_append(unsigned int)@@Base+0x5a390> │ │ │ │ - lsls r0, r2, #20 │ │ │ │ + lsls r4, r2, #20 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r0, [r3, #60] @ 0x3c │ │ │ │ + ldrh r4, [r3, #60] @ 0x3c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r3, #19 │ │ │ │ + lsls r2, r4, #19 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r4, [r4, #58] @ 0x3a │ │ │ │ + ldrh r0, [r5, #58] @ 0x3a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r0, #19 │ │ │ │ + lsls r0, r1, #19 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r2, [r1, #58] @ 0x3a │ │ │ │ + ldrh r6, [r1, #58] @ 0x3a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r4, #18 │ │ │ │ + lsls r0, r5, #18 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r2, [r5, #56] @ 0x38 │ │ │ │ + ldrh r6, [r5, #56] @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r1, #18 │ │ │ │ + lsls r6, r1, #18 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r0, [r2, #56] @ 0x38 │ │ │ │ + ldrh r4, [r2, #56] @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r6, #17 │ │ │ │ + lsls r4, r6, #17 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r6, #54] @ 0x36 │ │ │ │ + ldrh r2, [r7, #54] @ 0x36 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r2, #17 │ │ │ │ + lsls r2, r3, #17 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r4, [r3, #54] @ 0x36 │ │ │ │ + ldrh r0, [r4, #54] @ 0x36 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r7, #16 │ │ │ │ + lsls r4, r7, #16 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r0, [r0, #54] @ 0x36 │ │ │ │ + ldrh r4, [r0, #54] @ 0x36 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r3, #16 │ │ │ │ + lsls r6, r3, #16 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r2, [r4, #52] @ 0x34 │ │ │ │ + ldrh r6, [r4, #52] @ 0x34 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r0, #16 │ │ │ │ + lsls r4, r0, #16 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r0, #52] @ 0x34 │ │ │ │ + ldrh r2, [r1, #52] @ 0x34 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r3, #15 │ │ │ │ + lsls r2, r4, #15 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r4, #50] @ 0x32 │ │ │ │ + ldrh r2, [r5, #50] @ 0x32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r0, #15 │ │ │ │ + lsls r4, r0, #15 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r0, [r1, #50] @ 0x32 │ │ │ │ + ldrh r4, [r1, #50] @ 0x32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r4, #14 │ │ │ │ + lsls r6, r4, #14 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r2, [r5, #48] @ 0x30 │ │ │ │ + ldrh r6, [r5, #48] @ 0x30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r0, #14 │ │ │ │ + lsls r0, r1, #14 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r4, [r1, #48] @ 0x30 │ │ │ │ + ldrh r0, [r2, #48] @ 0x30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r4, #13 │ │ │ │ + lsls r0, r5, #13 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r2, [r5, #46] @ 0x2e │ │ │ │ + ldrh r6, [r5, #46] @ 0x2e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r1, #13 │ │ │ │ + lsls r6, r1, #13 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r0, [r2, #46] @ 0x2e │ │ │ │ + ldrh r4, [r2, #46] @ 0x2e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r6, #12 │ │ │ │ + lsls r4, r6, #12 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r6, #44] @ 0x2c │ │ │ │ + ldrh r2, [r7, #44] @ 0x2c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r2, #12 │ │ │ │ + lsls r2, r3, #12 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r4, [r3, #44] @ 0x2c │ │ │ │ + ldrh r0, [r4, #44] @ 0x2c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r7, #11 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r2, [r0, #44] @ 0x2c │ │ │ │ + ldrh r6, [r0, #44] @ 0x2c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r4, #11 │ │ │ │ + lsls r6, r4, #11 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r0, [r5, #42] @ 0x2a │ │ │ │ + ldrh r4, [r5, #42] @ 0x2a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r1, #11 │ │ │ │ + lsls r4, r1, #11 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r1, #42] @ 0x2a │ │ │ │ + ldrh r2, [r2, #42] @ 0x2a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r5, #10 │ │ │ │ + lsls r2, r6, #10 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r4, [r6, #40] @ 0x28 │ │ │ │ + ldrh r0, [r7, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r2, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r2, [r3, #40] @ 0x28 │ │ │ │ + ldrh r6, [r3, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r7, #9 │ │ │ │ + lsls r6, r7, #9 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r0, [r0, #40] @ 0x28 │ │ │ │ + ldrh r4, [r0, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #544] @ (2dd460 >::_M_default_append(unsigned int)@@Base+0x5a8cc>) │ │ │ │ sub sp, #32 │ │ │ │ @@ -787257,70 +787257,70 @@ │ │ │ │ b.n 2dd2c8 >::_M_default_append(unsigned int)@@Base+0x5a734> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r6, r0, #31 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r3, #5 │ │ │ │ + lsls r6, r3, #5 │ │ │ │ lsls r3, r2, #1 │ │ │ │ mrc 15, 5, APSR_nzcv, cr13, cr15, {7} │ │ │ │ - ble.n 2dd464 >::_M_default_append(unsigned int)@@Base+0x5a8d0> │ │ │ │ + ble.n 2dd46c >::_M_default_append(unsigned int)@@Base+0x5a8d8> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r5, #5 │ │ │ │ + lsls r6, r5, #5 │ │ │ │ lsls r3, r2, #1 │ │ │ │ lsls r5, r7, #8 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r6, r3, #4 │ │ │ │ + lsls r2, r4, #4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r4, #28] │ │ │ │ + ldrh r2, [r5, #28] │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r0, #29 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - lsls r2, r5, #3 │ │ │ │ + lsls r6, r5, #3 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r2, [r6, #26] │ │ │ │ + ldrh r6, [r6, #26] │ │ │ │ lsls r0, r2, #1 │ │ │ │ beq.n 2dd53e >::_M_default_append(unsigned int)@@Base+0x5a9aa> │ │ │ │ - vshr.u64 q8, q7, #1 │ │ │ │ + vmla.i q8, , d18[0] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r0, r0, #4 │ │ │ │ + lsls r4, r0, #4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r0, r2, #2 │ │ │ │ + lsls r4, r2, #2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r0, [r3, #24] │ │ │ │ + ldrh r4, [r3, #24] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r6, #1 │ │ │ │ + lsls r2, r7, #1 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r7, #22] │ │ │ │ + ldrh r2, [r0, #24] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r7, #2 │ │ │ │ - lsls r3, r2, #1 │ │ │ │ - lsls r4, r3, #3 │ │ │ │ + lsls r2, r0, #3 │ │ │ │ lsls r3, r2, #1 │ │ │ │ lsls r0, r4, #3 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r6, r1, #4 │ │ │ │ + lsls r4, r4, #3 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - movs r6, r0 │ │ │ │ + lsls r2, r2, #4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r1, #20] │ │ │ │ + movs r2, r1 │ │ │ │ + lsls r3, r2, #1 │ │ │ │ + ldrh r2, [r2, #20] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vshr.u32 q8, q1, #20 │ │ │ │ - ldrh r4, [r6, #18] │ │ │ │ + vshr.u32 q8, q1, #16 │ │ │ │ + ldrh r0, [r7, #18] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r3, #3 │ │ │ │ + lsls r0, r4, #3 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r2, r2, #4 │ │ │ │ + lsls r6, r2, #4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - vshr.u32 q0, q1, #18 │ │ │ │ - ldrh r6, [r6, #16] │ │ │ │ + vshr.u32 q0, q1, #14 │ │ │ │ + ldrh r2, [r7, #16] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vshr.u16 q0, q1, #16 │ │ │ │ - ldrh r6, [r2, #16] │ │ │ │ + vshr.u16 q0, q1, #12 │ │ │ │ + ldrh r2, [r3, #16] │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2dd230 >::_M_default_append(unsigned int)@@Base+0x5a69c> │ │ │ │ @@ -787341,16 +787341,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - mcr2 0, 6, r0, cr8, cr2, {2} │ │ │ │ - ldrh r0, [r2, #10] │ │ │ │ + mcr2 0, 6, r0, cr12, cr2, {2} │ │ │ │ + ldrh r4, [r2, #10] │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3936] @ 0xf60 │ │ │ │ ldr.w r2, [pc, #1952] @ 2ddce8 >::_M_default_append(unsigned int)@@Base+0x5b154> │ │ │ │ @@ -788014,30 +788014,30 @@ │ │ │ │ nop │ │ │ │ asrs r6, r7, #18 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ asrs r4, r1, #18 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - vqadd.u16 q0, q3, q1 │ │ │ │ - ldrh r4, [r5, #0] │ │ │ │ + vqadd.u16 q0, q5, q1 │ │ │ │ + ldrh r0, [r6, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - mrc2 0, 7, r0, cr8, cr2, {2} │ │ │ │ - stc2 0, cr0, [lr, #328]! @ 0x148 │ │ │ │ - @ instruction: 0xfac20052 │ │ │ │ - strh r2, [r3, #30] │ │ │ │ + mrc2 0, 7, r0, cr12, cr2, {2} │ │ │ │ + ldc2 0, cr0, [r2, #328]! @ 0x148 │ │ │ │ + @ instruction: 0xfac60052 │ │ │ │ + strh r6, [r3, #30] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xfaa60052 │ │ │ │ - strh r4, [r7, #28] │ │ │ │ + @ instruction: 0xfaaa0052 │ │ │ │ + strh r0, [r0, #30] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xfa860052 │ │ │ │ - strh r4, [r3, #28] │ │ │ │ + @ instruction: 0xfa8a0052 │ │ │ │ + strh r0, [r4, #28] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh.w r0, [r8, #82] @ 0x52 │ │ │ │ - strh r0, [r2, #14] │ │ │ │ + ldrh.w r0, [ip, #82] @ 0x52 │ │ │ │ + strh r4, [r2, #14] │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r2, [pc, #188] @ (2dddf4 >::_M_default_append(unsigned int)@@Base+0x5b260>) │ │ │ │ @@ -788118,27 +788118,27 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bl 2cfdf6 >::_M_default_append(unsigned int)@@Base+0x4d262> │ │ │ │ lsrs r0, r1, #19 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb.w r0, [lr, r2, lsl #1] │ │ │ │ - str.w r0, [r4, r2, lsl #1] │ │ │ │ - @ instruction: 0xf7c60052 │ │ │ │ - strh r6, [r3, #6] │ │ │ │ + strh.w r0, [r2, r2, lsl #1] │ │ │ │ + str.w r0, [r8, r2, lsl #1] │ │ │ │ + @ instruction: 0xf7ca0052 │ │ │ │ + strh r2, [r4, #6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf7ae0052 │ │ │ │ - strh r6, [r0, #6] │ │ │ │ + @ instruction: 0xf7b20052 │ │ │ │ + strh r2, [r1, #6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsrs r0, r4, #17 │ │ │ │ lsls r4, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - @ instruction: 0xf76a0052 │ │ │ │ - strh r2, [r0, #4] │ │ │ │ + @ instruction: 0xf76e0052 │ │ │ │ + strh r6, [r0, #4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r2, [pc, #164] @ (2ddee0 >::_M_default_append(unsigned int)@@Base+0x5b34c>) │ │ │ │ @@ -788210,24 +788210,24 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bl 1cbee2 │ │ │ │ lsrs r4, r0, #15 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf71a0052 │ │ │ │ - @ instruction: 0xf7400052 │ │ │ │ - movt r0, #10322 @ 0x2852 │ │ │ │ - ldrb r2, [r3, #31] │ │ │ │ + @ instruction: 0xf71e0052 │ │ │ │ + @ instruction: 0xf7440052 │ │ │ │ + movt r0, #26706 @ 0x6852 │ │ │ │ + ldrb r6, [r3, #31] │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsrs r4, r6, #13 │ │ │ │ lsls r4, r3, #1 │ │ │ │ mcr2 15, 3, pc, cr13, cr15, {7} @ │ │ │ │ - @ instruction: 0xf67e0052 │ │ │ │ - ldrb r6, [r2, #30] │ │ │ │ + @ instruction: 0xf6820052 │ │ │ │ + ldrb r2, [r3, #30] │ │ │ │ lsls r0, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -788270,15 +788270,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsrs r6, r4, #11 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf6660052 │ │ │ │ + @ instruction: 0xf66a0052 │ │ │ │ lsrs r4, r5, #10 │ │ │ │ lsls r4, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ @@ -789285,27 +789285,27 @@ │ │ │ │ b.n 2de74a >::_M_default_append(unsigned int)@@Base+0x5bbb6> │ │ │ │ lsls r2, r5, #11 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsls r2, r7, #10 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - stcl 0, cr0, [lr, #328] @ 0x148 │ │ │ │ - strb r2, [r3, #25] │ │ │ │ + ldcl 0, cr0, [r2, #328] @ 0x148 │ │ │ │ + strb r6, [r3, #25] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stcl 0, cr0, [lr, #-328]! @ 0xfffffeb8 │ │ │ │ - @ instruction: 0xeaf00052 │ │ │ │ - strb r4, [r7, #13] │ │ │ │ + ldcl 0, cr0, [r2, #-328]! @ 0xfffffeb8 │ │ │ │ + @ instruction: 0xeaf40052 │ │ │ │ + strb r0, [r0, #14] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - eor.w r0, lr, r2, lsr #1 │ │ │ │ - @ instruction: 0xeaa00052 │ │ │ │ - strb r2, [r5, #12] │ │ │ │ + eors.w r0, r2, r2, lsr #1 │ │ │ │ + @ instruction: 0xeaa40052 │ │ │ │ + strb r6, [r5, #12] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - orn r0, r6, r2, lsr #1 │ │ │ │ - strb r2, [r6, #11] │ │ │ │ + orn r0, sl, r2, lsr #1 │ │ │ │ + strb r6, [r6, #11] │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #320] @ (2ded04 >::_M_default_append(unsigned int)@@Base+0x5c170>) │ │ │ │ sub sp, #32 │ │ │ │ @@ -789434,38 +789434,38 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2dec46 >::_M_default_append(unsigned int)@@Base+0x5c0b2> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ mcr2 0, 2, r0, cr2, cr11, {2} │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strd r0, r0, [lr, #328] @ 0x148 │ │ │ │ + ldrd r0, r0, [r2, #328] @ 0x148 │ │ │ │ @ instruction: 0xfb0fffff │ │ │ │ - strd r0, r0, [r2, #328]! @ 0x148 │ │ │ │ - bic.w r0, r4, r2, lsr #1 │ │ │ │ + strd r0, r0, [r6, #328]! @ 0x148 │ │ │ │ + bic.w r0, r8, r2, lsr #1 │ │ │ │ lsls r3, r6, #4 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xe99c0052 │ │ │ │ - strb r0, [r5, #8] │ │ │ │ + @ instruction: 0xe9a00052 │ │ │ │ + strb r4, [r5, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ stc2l 0, cr0, [r2, #364] @ 0x16c │ │ │ │ - strd r0, r0, [sl, #-328]! @ 0x148 │ │ │ │ - strb r6, [r6, #7] │ │ │ │ + strd r0, r0, [lr, #-328]! @ 0x148 │ │ │ │ + strb r2, [r7, #7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ bl 56cd36 │ │ │ │ - ldmdb lr!, {r1, r4, r6} │ │ │ │ - strb r2, [r1, #7] │ │ │ │ + strd r0, r0, [r2, #-328] @ 0x148 │ │ │ │ + strb r6, [r1, #7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xe98e0052 │ │ │ │ - @ instruction: 0xe9b80052 │ │ │ │ - stmdb r4, {r1, r4, r6} │ │ │ │ - strb r0, [r2, #6] │ │ │ │ + @ instruction: 0xe9920052 │ │ │ │ + @ instruction: 0xe9bc0052 │ │ │ │ + stmdb r8, {r1, r4, r6} │ │ │ │ + strb r4, [r2, #6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strd r0, r0, [r6], #328 @ 0x148 │ │ │ │ - strb r0, [r6, #5] │ │ │ │ + strd r0, r0, [sl], #328 @ 0x148 │ │ │ │ + strb r4, [r6, #5] │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2debb4 >::_M_default_append(unsigned int)@@Base+0x5c020> │ │ │ │ @@ -789486,16 +789486,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - @ instruction: 0xe8500052 │ │ │ │ - strb r4, [r3, #3] │ │ │ │ + @ instruction: 0xe8540052 │ │ │ │ + strb r0, [r4, #3] │ │ │ │ lsls r0, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov r4, r2 │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ @@ -789606,15 +789606,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xfb6e005b │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2deea4 >::_M_default_append(unsigned int)@@Base+0x5c310> │ │ │ │ + b.n 2deeac >::_M_default_append(unsigned int)@@Base+0x5c318> │ │ │ │ lsls r2, r2, #1 │ │ │ │ @ instruction: 0xfb34005b │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -789695,23 +789695,23 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #28] @ (2defe8 >::_M_default_append(unsigned int)@@Base+0x5c454>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2defb8 >::_M_default_append(unsigned int)@@Base+0x5c424> │ │ │ │ - b.n 2dee50 >::_M_default_append(unsigned int)@@Base+0x5c2bc> │ │ │ │ + b.n 2dee58 >::_M_default_append(unsigned int)@@Base+0x5c2c4> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2dee00 >::_M_default_append(unsigned int)@@Base+0x5c26c> │ │ │ │ + b.n 2dee08 >::_M_default_append(unsigned int)@@Base+0x5c274> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [r6, #104] @ 0x68 │ │ │ │ + ldr r2, [r7, #104] @ 0x68 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 2dedcc >::_M_default_append(unsigned int)@@Base+0x5c238> │ │ │ │ + b.n 2dedd4 >::_M_default_append(unsigned int)@@Base+0x5c240> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [r3, #104] @ 0x68 │ │ │ │ + ldr r4, [r3, #104] @ 0x68 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3912] @ 0xf48 │ │ │ │ sub sp, #132 @ 0x84 │ │ │ │ @@ -790114,19 +790114,19 @@ │ │ │ │ vldr d4, [r3] │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ b.n 2df4da >::_M_default_append(unsigned int)@@Base+0x5c946> │ │ │ │ ... │ │ │ │ ldr??.w r0, [sl, #91] @ 0x5b │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2df17c >::_M_default_append(unsigned int)@@Base+0x5c5e8> │ │ │ │ + b.n 2df184 >::_M_default_append(unsigned int)@@Base+0x5c5f0> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2df004 >::_M_default_append(unsigned int)@@Base+0x5c470> │ │ │ │ + b.n 2df00c >::_M_default_append(unsigned int)@@Base+0x5c478> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2dfa58 >::_M_default_append(unsigned int)@@Base+0x5cec4> │ │ │ │ + b.n 2dfa60 >::_M_default_append(unsigned int)@@Base+0x5cecc> │ │ │ │ lsls r2, r2, #1 │ │ │ │ vcmpe.f64 d7, d3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bpl.w 2df966 >::_M_default_append(unsigned int)@@Base+0x5cdd2> │ │ │ │ add.w sl, r0, r3 │ │ │ │ vldr d6, [sl] │ │ │ │ vneg.f64 d0, d6 │ │ │ │ @@ -790910,48 +790910,48 @@ │ │ │ │ ldr r0, [pc, #84] @ (2dfebc >::_M_default_append(unsigned int)@@Base+0x5d328>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2df94a >::_M_default_append(unsigned int)@@Base+0x5cdb6> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - udf #22 │ │ │ │ + udf #26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ble.n 2dfe54 >::_M_default_append(unsigned int)@@Base+0x5d2c0> │ │ │ │ + ble.n 2dfe5c >::_M_default_append(unsigned int)@@Base+0x5d2c8> │ │ │ │ lsls r2, r2, #1 │ │ │ │ @ instruction: 0xf0fe005b │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ble.n 2dfd8c >::_M_default_append(unsigned int)@@Base+0x5d1f8> │ │ │ │ + ble.n 2dfd94 >::_M_default_append(unsigned int)@@Base+0x5d200> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r4, [r4, #80] @ 0x50 │ │ │ │ + str r0, [r5, #80] @ 0x50 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ble.n 2dfef0 >::_M_default_append(unsigned int)@@Base+0x5d35c> │ │ │ │ + ble.n 2dfef8 >::_M_default_append(unsigned int)@@Base+0x5d364> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [r2, #76] @ 0x4c │ │ │ │ + str r6, [r2, #76] @ 0x4c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ble.n 2dfebc >::_M_default_append(unsigned int)@@Base+0x5d328> │ │ │ │ + ble.n 2dfec4 >::_M_default_append(unsigned int)@@Base+0x5d330> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r4, [r6, #72] @ 0x48 │ │ │ │ + str r0, [r7, #72] @ 0x48 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bgt.n 2dff3c >::_M_default_append(unsigned int)@@Base+0x5d3a8> │ │ │ │ + bgt.n 2dff44 >::_M_default_append(unsigned int)@@Base+0x5d3b0> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [r6, #60] @ 0x3c │ │ │ │ + str r4, [r6, #60] @ 0x3c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bls.n 2dfe4c >::_M_default_append(unsigned int)@@Base+0x5d2b8> │ │ │ │ + bls.n 2dfe54 >::_M_default_append(unsigned int)@@Base+0x5d2c0> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [r6, #20] │ │ │ │ + str r2, [r7, #20] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bhi.n 2dfdc4 >::_M_default_append(unsigned int)@@Base+0x5d230> │ │ │ │ + bhi.n 2dfdcc >::_M_default_append(unsigned int)@@Base+0x5d238> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [r5, #0] │ │ │ │ + str r2, [r6, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bhi.n 2dff6c >::_M_default_append(unsigned int)@@Base+0x5d3d8> │ │ │ │ + bhi.n 2dff74 >::_M_default_append(unsigned int)@@Base+0x5d3e0> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrsh r6, [r7, r7] │ │ │ │ + str r2, [r0, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3712] @ 0xe80 │ │ │ │ ldr.w r2, [pc, #1512] @ 2e04c0 >::_M_default_append(unsigned int)@@Base+0x5d92c> │ │ │ │ @@ -791470,23 +791470,23 @@ │ │ │ │ subs r2, #4 │ │ │ │ b.n 2e04fa >::_M_default_append(unsigned int)@@Base+0x5d966> │ │ │ │ ... │ │ │ │ @ instruction: 0xeb2c005b │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xeae8005b │ │ │ │ - bvs.n 2e0468 >::_M_default_append(unsigned int)@@Base+0x5d8d4> │ │ │ │ + bvs.n 2e0470 >::_M_default_append(unsigned int)@@Base+0x5d8dc> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bpl.n 2e04a4 >::_M_default_append(unsigned int)@@Base+0x5d910> │ │ │ │ + bpl.n 2e04ac >::_M_default_append(unsigned int)@@Base+0x5d918> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2e0434 >::_M_default_append(unsigned int)@@Base+0x5d8a0> │ │ │ │ + bcs.n 2e043c >::_M_default_append(unsigned int)@@Base+0x5d8a8> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r2, r1] │ │ │ │ + ldrh r2, [r3, r1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcs.n 2e0548 >::_M_default_append(unsigned int)@@Base+0x5d9b4> │ │ │ │ + bcs.n 2e0550 >::_M_default_append(unsigned int)@@Base+0x5d9bc> │ │ │ │ lsls r2, r2, #1 │ │ │ │ vldr d7, [r0] │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d7, [r1] │ │ │ │ ldrd r8, r9, [r0] │ │ │ │ strd r8, r9, [r3], #8 │ │ │ │ cmp r3, r5 │ │ │ │ @@ -791816,17 +791816,17 @@ │ │ │ │ bne.n 2e085e >::_M_default_append(unsigned int)@@Base+0x5dcca> │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ add.w r8, r8, #1 │ │ │ │ str r0, [r3, #0] │ │ │ │ b.n 2e085e >::_M_default_append(unsigned int)@@Base+0x5dcca> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - bne.n 2e098c >::_M_default_append(unsigned int)@@Base+0x5ddf8> │ │ │ │ + bne.n 2e0994 >::_M_default_append(unsigned int)@@Base+0x5de00> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bne.n 2e08f4 >::_M_default_append(unsigned int)@@Base+0x5dd60> │ │ │ │ + bne.n 2e08fc >::_M_default_append(unsigned int)@@Base+0x5dd68> │ │ │ │ lsls r2, r2, #1 │ │ │ │ mov.w r8, #0 │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ add.w r9, sp, #312 @ 0x138 │ │ │ │ ldr r4, [pc, #964] @ (2e0ca0 >::_M_default_append(unsigned int)@@Base+0x5e10c>) │ │ │ │ mov r0, r5 │ │ │ │ add r4, pc │ │ │ │ @@ -792156,35 +792156,35 @@ │ │ │ │ bl 17d50 │ │ │ │ b.w 2dff1c >::_M_default_append(unsigned int)@@Base+0x5d388> │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bmi.w 2e0760 >::_M_default_append(unsigned int)@@Base+0x5dbcc> │ │ │ │ b.n 2e06e6 >::_M_default_append(unsigned int)@@Base+0x5db52> │ │ │ │ ... │ │ │ │ - ldmia r5, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r5, {r1, r3, r4, r5, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r4, {r1, r2, r4, r7} │ │ │ │ + ldmia r4, {r1, r3, r4, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r6, [r7, r0] │ │ │ │ + strb r2, [r0, r1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r2, [r7, r6] │ │ │ │ + ldrsh r6, [r7, r6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r2!, {r3, r4, r5, r6, r7} │ │ │ │ + ldmia r2, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r0, [r4, r2] │ │ │ │ + strh r4, [r4, r2] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r2, {r2, r3, r4, r5, r7} │ │ │ │ + ldmia r2!, {r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r5, r6} │ │ │ │ + ldmia r2!, {r1, r4, r5, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r6, [r2, r0] │ │ │ │ + strh r2, [r3, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r2!, {r6} │ │ │ │ + ldmia r2, {r2, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [r5, r7] │ │ │ │ + str r4, [r5, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r7, [sp, #36] @ 0x24 │ │ │ │ mov.w r4, #1688 @ 0x698 │ │ │ │ ldr.w r5, [pc, #1908] @ 2e1448 >::_M_default_append(unsigned int)@@Base+0x5e8b4> │ │ │ │ mov r0, r7 │ │ │ │ bl 524e7c │ │ │ │ ldr r6, [sp, #116] @ 0x74 │ │ │ │ @@ -792844,31 +792844,31 @@ │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ blt.w 2e110a >::_M_default_append(unsigned int)@@Base+0x5e576> │ │ │ │ movs r2, #0 │ │ │ │ mov.w r8, #1 │ │ │ │ b.n 2e1222 >::_M_default_append(unsigned int)@@Base+0x5e68e> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldmia r1, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r1, {r1, r3, r4, r5, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r7!, {r3, r4, r6} │ │ │ │ + stmia r7!, {r2, r3, r4, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [pc, #1008] @ (2e1844 >::_M_default_append(unsigned int)@@Base+0x5ecb0>) │ │ │ │ + ldr r7, [pc, #0] @ (2e1454 >::_M_default_append(unsigned int)@@Base+0x5e8c0>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r7!, {r1, r2, r4, r5} │ │ │ │ + stmia r7!, {r1, r3, r4, r5} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [pc, #880] @ (2e17cc >::_M_default_append(unsigned int)@@Base+0x5ec38>) │ │ │ │ + ldr r6, [pc, #896] @ (2e17dc >::_M_default_append(unsigned int)@@Base+0x5ec48>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r7!, {r1} │ │ │ │ + stmia r7!, {r1, r2} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [pc, #664] @ (2e16fc >::_M_default_append(unsigned int)@@Base+0x5eb68>) │ │ │ │ + ldr r6, [pc, #680] @ (2e170c >::_M_default_append(unsigned int)@@Base+0x5eb78>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r6!, {r2, r3, r6, r7} │ │ │ │ + stmia r6!, {r4, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [pc, #448] @ (2e162c >::_M_default_append(unsigned int)@@Base+0x5ea98>) │ │ │ │ + ldr r6, [pc, #464] @ (2e163c >::_M_default_append(unsigned int)@@Base+0x5eaa8>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ vldr d5, [r3] │ │ │ │ vmls.f64 d5, d6, d4 │ │ │ │ vneg.f64 d4, d5 │ │ │ │ vcmpe.f64 d7, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -793854,131 +793854,131 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #244] @ (2e1ffc >::_M_default_append(unsigned int)@@Base+0x5f468>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 2e0f76 >::_M_default_append(unsigned int)@@Base+0x5e3e2> │ │ │ │ - stmia r1!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r2!, {r1} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [pc, #648] @ (2e21a4 >::_M_default_append(unsigned int)@@Base+0x5f610>) │ │ │ │ + ldr r1, [pc, #664] @ (2e21b4 >::_M_default_append(unsigned int)@@Base+0x5f620>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r1!, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [pc, #504] @ (2e211c >::_M_default_append(unsigned int)@@Base+0x5f588>) │ │ │ │ + ldr r1, [pc, #520] @ (2e212c >::_M_default_append(unsigned int)@@Base+0x5f598>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r2, r3, r4, r5, r7} │ │ │ │ + stmia r1!, {r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [pc, #384] @ (2e20ac >::_M_default_append(unsigned int)@@Base+0x5f518>) │ │ │ │ + ldr r1, [pc, #400] @ (2e20bc >::_M_default_append(unsigned int)@@Base+0x5f528>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r2, r3, r4, r7} │ │ │ │ + stmia r1!, {r5, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [pc, #264] @ (2e203c >::_M_default_append(unsigned int)@@Base+0x5f4a8>) │ │ │ │ + ldr r1, [pc, #280] @ (2e204c >::_M_default_append(unsigned int)@@Base+0x5f4b8>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r1!, {r1, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [pc, #136] @ (2e1fc4 >::_M_default_append(unsigned int)@@Base+0x5f430>) │ │ │ │ + ldr r1, [pc, #152] @ (2e1fd4 >::_M_default_append(unsigned int)@@Base+0x5f440>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r5, r6} │ │ │ │ + stmia r1!, {r2, r5, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [pc, #16] @ (2e1f54 >::_M_default_append(unsigned int)@@Base+0x5f3c0>) │ │ │ │ + ldr r1, [pc, #32] @ (2e1f64 >::_M_default_append(unsigned int)@@Base+0x5f3d0>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r1, r4, r5} │ │ │ │ + stmia r1!, {r1, r2, r4, r5} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [pc, #856] @ (2e22a4 >::_M_default_append(unsigned int)@@Base+0x5f710>) │ │ │ │ + ldr r0, [pc, #872] @ (2e22b4 >::_M_default_append(unsigned int)@@Base+0x5f720>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r2, r4} │ │ │ │ + stmia r1!, {r3, r4} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [pc, #736] @ (2e2234 >::_M_default_append(unsigned int)@@Base+0x5f6a0>) │ │ │ │ + ldr r0, [pc, #752] @ (2e2244 >::_M_default_append(unsigned int)@@Base+0x5f6b0>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r1, r2, r4, r5, r6, r7} │ │ │ │ + stmia r0!, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [pc, #616] @ (2e21c4 >::_M_default_append(unsigned int)@@Base+0x5f630>) │ │ │ │ + ldr r0, [pc, #632] @ (2e21d4 >::_M_default_append(unsigned int)@@Base+0x5f640>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r1, r2, r4, r6, r7} │ │ │ │ + stmia r0!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [pc, #488] @ (2e214c >::_M_default_append(unsigned int)@@Base+0x5f5b8>) │ │ │ │ + ldr r0, [pc, #504] @ (2e215c >::_M_default_append(unsigned int)@@Base+0x5f5c8>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r3, r4, r5, r7} │ │ │ │ + stmia r0!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [pc, #368] @ (2e20dc >::_M_default_append(unsigned int)@@Base+0x5f548>) │ │ │ │ + ldr r0, [pc, #384] @ (2e20ec >::_M_default_append(unsigned int)@@Base+0x5f558>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r1, r3, r4, r7} │ │ │ │ + stmia r0!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [pc, #248] @ (2e206c >::_M_default_append(unsigned int)@@Base+0x5f4d8>) │ │ │ │ + ldr r0, [pc, #264] @ (2e207c >::_M_default_append(unsigned int)@@Base+0x5f4e8>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r1, r3, r4, r5, r6} │ │ │ │ + stmia r0!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [pc, #120] @ (2e1ff4 >::_M_default_append(unsigned int)@@Base+0x5f460>) │ │ │ │ + ldr r0, [pc, #136] @ (2e2004 >::_M_default_append(unsigned int)@@Base+0x5f470>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bkpt 0x0060 │ │ │ │ + bkpt 0x0064 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - mov r6, r0 │ │ │ │ + mov r2, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r3, r5, r7, pc} │ │ │ │ + pop {r2, r3, r5, r7, pc} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r1, r2, r3, pc} │ │ │ │ + pop {r1, r4, pc} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add sl, r6 │ │ │ │ + add lr, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r2, r3, r5, r6, r7} │ │ │ │ + pop {r1, r4, r5, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add sl, r2 │ │ │ │ + add lr, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r2, r3, r6, r7} │ │ │ │ + pop {r1, r4, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, lr │ │ │ │ + add r6, lr │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r2, r3, r5, r7} │ │ │ │ + pop {r1, r4, r5, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, sl │ │ │ │ + add r6, sl │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r2, r3, r7} │ │ │ │ + pop {r4, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, r6 │ │ │ │ + add r6, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r2, r3, r5, r6} │ │ │ │ + pop {r1, r4, r5, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, r2 │ │ │ │ + add r6, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r2, r3, r6} │ │ │ │ + pop {r1, r4, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - mvns r2, r6 │ │ │ │ + mvns r6, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r2, r3, r5} │ │ │ │ + pop {r4, r5} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - mvns r0, r2 │ │ │ │ + mvns r4, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r2, r3} │ │ │ │ + pop {r4} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bics r0, r6 │ │ │ │ + bics r4, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r4, 2e204e >::_M_default_append(unsigned int)@@Base+0x5f4ba> │ │ │ │ + cbnz r0, 2e2050 >::_M_default_append(unsigned int)@@Base+0x5f4bc> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bics r0, r2 │ │ │ │ + bics r4, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r4, 2e204e >::_M_default_append(unsigned int)@@Base+0x5f4ba> │ │ │ │ + cbnz r0, 2e2050 >::_M_default_append(unsigned int)@@Base+0x5f4bc> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - muls r0, r6 │ │ │ │ + muls r4, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb850 │ │ │ │ + @ instruction: 0xb854 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r7, #248 @ 0xf8 │ │ │ │ + subs r7, #252 @ 0xfc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb81e │ │ │ │ + @ instruction: 0xb822 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r7, #196 @ 0xc4 │ │ │ │ + subs r7, #200 @ 0xc8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb7de │ │ │ │ + @ instruction: 0xb7e2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r7, #134 @ 0x86 │ │ │ │ + subs r7, #138 @ 0x8a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb7ba │ │ │ │ + @ instruction: 0xb7be │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r7, #94 @ 0x5e │ │ │ │ + subs r7, #98 @ 0x62 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #832] @ (2e2350 >::_M_default_append(unsigned int)@@Base+0x5f7bc>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -794296,105 +794296,105 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 2e2096 >::_M_default_append(unsigned int)@@Base+0x5f502> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldmia r1, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cpsie ai │ │ │ │ + @ instruction: 0xb66a │ │ │ │ lsls r2, r2, #1 │ │ │ │ udf #123 @ 0x7b │ │ │ │ - vsubw.u q13, , d22 │ │ │ │ + vsubw.u q13, , d26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb680 │ │ │ │ + @ instruction: 0xb684 │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsls r7, r3, #14 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb630 │ │ │ │ + @ instruction: 0xb634 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r5, #216 @ 0xd8 │ │ │ │ + subs r5, #220 @ 0xdc │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldmia r1, {r1, r4, r5, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - push {r2, r3, r4, r5, r6, r7, lr} │ │ │ │ + @ instruction: 0xb600 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r5, #164 @ 0xa4 │ │ │ │ + subs r5, #168 @ 0xa8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldmia r5, {r0, r1, r4, r5, r7} │ │ │ │ - vrsubhn.i d27, , q10 │ │ │ │ + vrsubhn.i d27, , q12 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cpsie i │ │ │ │ + cpsie ai │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r1, r4, r5, r7, lr} │ │ │ │ + push {r1, r2, r4, r5, r7, lr} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r5, #90 @ 0x5a │ │ │ │ + subs r5, #94 @ 0x5e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r3, r4, r7, lr} │ │ │ │ + push {r2, r3, r4, r7, lr} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r5, #64 @ 0x40 │ │ │ │ + subs r5, #68 @ 0x44 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb634 │ │ │ │ - lsls r2, r2, #1 │ │ │ │ - cpsie i │ │ │ │ + @ instruction: 0xb638 │ │ │ │ lsls r2, r2, #1 │ │ │ │ cpsie ai │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb6a8 │ │ │ │ + @ instruction: 0xb66a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r2, r5, lr} │ │ │ │ + @ instruction: 0xb6ac │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r4, #204 @ 0xcc │ │ │ │ + push {r3, r5, lr} │ │ │ │ + lsls r2, r2, #1 │ │ │ │ + subs r4, #208 @ 0xd0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r1, r3, lr} │ │ │ │ + push {r1, r2, r3, lr} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r4, #178 @ 0xb2 │ │ │ │ + subs r4, #182 @ 0xb6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb66e │ │ │ │ + cpsid i │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb6a2 │ │ │ │ + @ instruction: 0xb6a6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r6, r7} │ │ │ │ + push {r2, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r4, #104 @ 0x68 │ │ │ │ + subs r4, #108 @ 0x6c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb6b6 │ │ │ │ + @ instruction: 0xb6ba │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb678 │ │ │ │ + @ instruction: 0xb67c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r1, r2, r4, r5, r6} │ │ │ │ + push {r1, r3, r4, r5, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r4, #30 │ │ │ │ + subs r4, #34 @ 0x22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r3, r4, r6} │ │ │ │ + push {r2, r3, r4, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r3, #254 @ 0xfe │ │ │ │ + subs r4, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb6de │ │ │ │ + @ instruction: 0xb6e2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cpsid a │ │ │ │ + @ instruction: 0xb678 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r1, r2, r3} │ │ │ │ + push {r1, r4} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r3, #182 @ 0xb6 │ │ │ │ + subs r3, #186 @ 0xba │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb724 │ │ │ │ + @ instruction: 0xb728 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb6b2 │ │ │ │ + @ instruction: 0xb6b6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r4, 2e2470 >::_M_default_append(unsigned int)@@Base+0x5f8dc> │ │ │ │ + cbz r0, 2e2472 >::_M_default_append(unsigned int)@@Base+0x5f8de> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r3, #108 @ 0x6c │ │ │ │ + subs r3, #112 @ 0x70 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb6f6 │ │ │ │ + @ instruction: 0xb6fa │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb738 │ │ │ │ + @ instruction: 0xb73c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r4, 2e246e >::_M_default_append(unsigned int)@@Base+0x5f8da> │ │ │ │ + cbz r0, 2e2470 >::_M_default_append(unsigned int)@@Base+0x5f8dc> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r3, #36 @ 0x24 │ │ │ │ + subs r3, #40 @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2e2000 >::_M_default_append(unsigned int)@@Base+0x5f46c> │ │ │ │ @@ -794415,17 +794415,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - sxtb r0, r7 │ │ │ │ + sxtb r4, r7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r2, #32 │ │ │ │ + subs r2, #36 @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r0, [r1, #4] │ │ │ │ ldr r3, [r2, #4] │ │ │ │ push {r4, r5} │ │ │ │ ldr r4, [r0, #4] │ │ │ │ ldr r5, [r3, #4] │ │ │ │ cmp r4, r5 │ │ │ │ @@ -794694,43 +794694,43 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #64] @ (2e2790 >::_M_default_append(unsigned int)@@Base+0x5fbfc>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2e25b0 >::_M_default_append(unsigned int)@@Base+0x5fa1c> │ │ │ │ - push {r1, r5, r6, r7} │ │ │ │ + push {r1, r2, r5, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, #190 @ 0xbe │ │ │ │ + subs r0, #194 @ 0xc2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r1, r2, r3, r6, r7} │ │ │ │ + push {r1, r4, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r1, r2, r3, r4} │ │ │ │ + push {r1, r5} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r7, #250 @ 0xfa │ │ │ │ + adds r7, #254 @ 0xfe │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r1, r2, r4} │ │ │ │ + push {r1, r3, r4} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r2, 2e27e4 >::_M_default_append(unsigned int)@@Base+0x5fc50> │ │ │ │ + cbz r6, 2e27e4 >::_M_default_append(unsigned int)@@Base+0x5fc50> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r2, 2e27da >::_M_default_append(unsigned int)@@Base+0x5fc46> │ │ │ │ + cbz r6, 2e27da >::_M_default_append(unsigned int)@@Base+0x5fc46> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r7, #102 @ 0x66 │ │ │ │ + adds r7, #106 @ 0x6a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r0, 2e27dc >::_M_default_append(unsigned int)@@Base+0x5fc48> │ │ │ │ + cbz r4, 2e27dc >::_M_default_append(unsigned int)@@Base+0x5fc48> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r7, #76 @ 0x4c │ │ │ │ + adds r7, #80 @ 0x50 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r6, 2e27dc >::_M_default_append(unsigned int)@@Base+0x5fc48> │ │ │ │ + cbz r2, 2e27de >::_M_default_append(unsigned int)@@Base+0x5fc4a> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r7, #50 @ 0x32 │ │ │ │ + adds r7, #54 @ 0x36 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r4, 2e27de >::_M_default_append(unsigned int)@@Base+0x5fc4a> │ │ │ │ + cbz r0, 2e27e0 >::_M_default_append(unsigned int)@@Base+0x5fc4c> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r7, #24 │ │ │ │ + adds r7, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #116] @ (2e2818 >::_M_default_append(unsigned int)@@Base+0x5fc84>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -794780,15 +794780,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ stmia r2!, {r1, r5, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - uxth r4, r7 │ │ │ │ + uxtb r0, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ stmia r2!, {r1, r2, r3} │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ @@ -795086,53 +795086,53 @@ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b.n 2e296a >::_M_default_append(unsigned int)@@Base+0x5fdd6> │ │ │ │ nop │ │ │ │ stmia r1!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - sxth r2, r7 │ │ │ │ + sxth r6, r7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ stmia r0!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - sub sp, #312 @ 0x138 │ │ │ │ + sub sp, #328 @ 0x148 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, #170 @ 0xaa │ │ │ │ + adds r4, #174 @ 0xae │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sub sp, #192 @ 0xc0 │ │ │ │ + sub sp, #208 @ 0xd0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, #140 @ 0x8c │ │ │ │ + adds r4, #144 @ 0x90 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sub sp, #72 @ 0x48 │ │ │ │ + sub sp, #88 @ 0x58 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, #110 @ 0x6e │ │ │ │ + adds r4, #114 @ 0x72 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add sp, #464 @ 0x1d0 │ │ │ │ + add sp, #480 @ 0x1e0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, #80 @ 0x50 │ │ │ │ + adds r4, #84 @ 0x54 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add sp, #344 @ 0x158 │ │ │ │ + add sp, #360 @ 0x168 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, #50 @ 0x32 │ │ │ │ + adds r4, #54 @ 0x36 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add sp, #224 @ 0xe0 │ │ │ │ + add sp, #240 @ 0xf0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, #20 │ │ │ │ + adds r4, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add sp, #104 @ 0x68 │ │ │ │ + add sp, #120 @ 0x78 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r3, #246 @ 0xf6 │ │ │ │ + adds r3, #250 @ 0xfa │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #584 @ 0x248 │ │ │ │ + add r7, sp, #600 @ 0x258 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r3, #110 @ 0x6e │ │ │ │ + adds r3, #114 @ 0x72 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #464 @ 0x1d0 │ │ │ │ + add r7, sp, #480 @ 0x1e0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r3, #80 @ 0x50 │ │ │ │ + adds r3, #84 @ 0x54 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [r1, #8] │ │ │ │ ldr r3, [r5, #8] │ │ │ │ cmp r2, r3 │ │ │ │ bne.n 2e2bb0 >::_M_default_append(unsigned int)@@Base+0x6001c> │ │ │ │ @@ -795614,77 +795614,77 @@ │ │ │ │ b.n 2e2f20 >::_M_default_append(unsigned int)@@Base+0x6038c> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bkpt 0x001e │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r6, sp, #520 @ 0x208 │ │ │ │ + add r6, sp, #536 @ 0x218 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, sp, #832 @ 0x340 │ │ │ │ + add r5, sp, #848 @ 0x350 │ │ │ │ lsls r2, r2, #1 │ │ │ │ pop {r1, r2, r3, r5, pc} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r5, sp, #208 @ 0xd0 │ │ │ │ + add r5, sp, #224 @ 0xe0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #992 @ 0x3e0 │ │ │ │ + add r4, sp, #1008 @ 0x3f0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r0, #210 @ 0xd2 │ │ │ │ + adds r0, #214 @ 0xd6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #920 @ 0x398 │ │ │ │ + add r4, sp, #936 @ 0x3a8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #808 @ 0x328 │ │ │ │ + add r4, sp, #824 @ 0x338 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r7, #78 @ 0x4e │ │ │ │ + cmp r7, #82 @ 0x52 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #328 @ 0x148 │ │ │ │ + add r3, sp, #344 @ 0x158 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r7, #46 @ 0x2e │ │ │ │ + cmp r7, #50 @ 0x32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #136 @ 0x88 │ │ │ │ + add r3, sp, #152 @ 0x98 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #254 @ 0xfe │ │ │ │ + cmp r7, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #24 │ │ │ │ + add r3, sp, #40 @ 0x28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #226 @ 0xe2 │ │ │ │ + cmp r6, #230 @ 0xe6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #936 @ 0x3a8 │ │ │ │ + add r2, sp, #952 @ 0x3b8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #198 @ 0xc6 │ │ │ │ + cmp r6, #202 @ 0xca │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #840 @ 0x348 │ │ │ │ + add r2, sp, #856 @ 0x358 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #172 @ 0xac │ │ │ │ + cmp r6, #176 @ 0xb0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #720 @ 0x2d0 │ │ │ │ + add r2, sp, #736 @ 0x2e0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #144 @ 0x90 │ │ │ │ + cmp r6, #148 @ 0x94 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #608 @ 0x260 │ │ │ │ + add r2, sp, #624 @ 0x270 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #116 @ 0x74 │ │ │ │ + cmp r6, #120 @ 0x78 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #496 @ 0x1f0 │ │ │ │ + add r2, sp, #512 @ 0x200 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #88 @ 0x58 │ │ │ │ + cmp r6, #92 @ 0x5c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #384 @ 0x180 │ │ │ │ + add r2, sp, #400 @ 0x190 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #60 @ 0x3c │ │ │ │ + cmp r6, #64 @ 0x40 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #272 @ 0x110 │ │ │ │ + add r2, sp, #288 @ 0x120 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #32 │ │ │ │ + cmp r6, #36 @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #176 @ 0xb0 │ │ │ │ + add r2, sp, #192 @ 0xc0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #6 │ │ │ │ + cmp r6, #10 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2784] @ 0xae0 │ │ │ │ ldr.w r2, [pc, #3008] @ 2e3ccc >::_M_default_append(unsigned int)@@Base+0x61138> │ │ │ │ subw sp, sp, #1276 @ 0x4fc │ │ │ │ @@ -796759,118 +796759,118 @@ │ │ │ │ bpl.n 2e3db6 >::_M_default_append(unsigned int)@@Base+0x61222> │ │ │ │ b.w 2e3266 >::_M_default_append(unsigned int)@@Base+0x606d2> │ │ │ │ nop │ │ │ │ @ instruction: 0xb8f6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r5, #92] @ 0x5c │ │ │ │ + str r6, [r5, #92] @ 0x5c │ │ │ │ lsls r0, r2, #1 │ │ │ │ @ instruction: 0xb8cc │ │ │ │ lsls r3, r3, #1 │ │ │ │ - lsrs r2, r7, #2 │ │ │ │ + lsrs r6, r7, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ @ instruction: 0xb89e │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strb r0, [r3, #15] │ │ │ │ + strb r4, [r3, #15] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - rsb r0, r8, pc, lsl #1 │ │ │ │ - add r0, sp, #624 @ 0x270 │ │ │ │ + rsb r0, ip, pc, lsl #1 │ │ │ │ + add r0, sp, #640 @ 0x280 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, sp, #112 @ 0x70 │ │ │ │ + add r0, sp, #128 @ 0x80 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, pc, #736 @ (adr r7, 2e3fd8 >::_M_default_append(unsigned int)@@Base+0x61444>) │ │ │ │ + add r7, pc, #752 @ (adr r7, 2e3fe8 >::_M_default_append(unsigned int)@@Base+0x61454>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, pc, #200 @ (adr r7, 2e3dc4 >::_M_default_append(unsigned int)@@Base+0x61230>) │ │ │ │ + add r7, pc, #216 @ (adr r7, 2e3dd4 >::_M_default_append(unsigned int)@@Base+0x61240>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #488 @ (adr r5, 2e3ee8 >::_M_default_append(unsigned int)@@Base+0x61354>) │ │ │ │ + add r5, pc, #504 @ (adr r5, 2e3ef8 >::_M_default_append(unsigned int)@@Base+0x61364>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #208 @ (adr r5, 2e3dd4 >::_M_default_append(unsigned int)@@Base+0x61240>) │ │ │ │ + add r5, pc, #224 @ (adr r5, 2e3de4 >::_M_default_append(unsigned int)@@Base+0x61250>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, pc, #960 @ (adr r4, 2e40c8 >::_M_default_append(unsigned int)@@Base+0x61534>) │ │ │ │ + add r4, pc, #976 @ (adr r4, 2e40d8 >::_M_default_append(unsigned int)@@Base+0x61544>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r0, #202 @ 0xca │ │ │ │ + cmp r0, #206 @ 0xce │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, pc, #64 @ (adr r5, 2e3d50 >::_M_default_append(unsigned int)@@Base+0x611bc>) │ │ │ │ + add r5, pc, #80 @ (adr r5, 2e3d60 >::_M_default_append(unsigned int)@@Base+0x611cc>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #144 @ (adr r5, 2e3da4 >::_M_default_append(unsigned int)@@Base+0x61210>) │ │ │ │ + add r5, pc, #160 @ (adr r5, 2e3db4 >::_M_default_append(unsigned int)@@Base+0x61220>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, pc, #600 @ (adr r4, 2e3f70 >::_M_default_append(unsigned int)@@Base+0x613dc>) │ │ │ │ + add r4, pc, #616 @ (adr r4, 2e3f80 >::_M_default_append(unsigned int)@@Base+0x613ec>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r0, #112 @ 0x70 │ │ │ │ + cmp r0, #116 @ 0x74 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, pc, #776 @ (adr r3, 2e4028 >::_M_default_append(unsigned int)@@Base+0x61494>) │ │ │ │ + add r3, pc, #792 @ (adr r3, 2e4038 >::_M_default_append(unsigned int)@@Base+0x614a4>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, pc, #832 @ (adr r2, 2e4064 >::_M_default_append(unsigned int)@@Base+0x614d0>) │ │ │ │ + add r2, pc, #848 @ (adr r2, 2e4074 >::_M_default_append(unsigned int)@@Base+0x614e0>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, pc, #432 @ (adr r2, 2e3ed8 >::_M_default_append(unsigned int)@@Base+0x61344>) │ │ │ │ + add r2, pc, #448 @ (adr r2, 2e3ee8 >::_M_default_append(unsigned int)@@Base+0x61354>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r6, #70 @ 0x46 │ │ │ │ + movs r6, #74 @ 0x4a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, pc, #296 @ (adr r2, 2e3e58 >::_M_default_append(unsigned int)@@Base+0x612c4>) │ │ │ │ + add r2, pc, #312 @ (adr r2, 2e3e68 >::_M_default_append(unsigned int)@@Base+0x612d4>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r6, #36 @ 0x24 │ │ │ │ + movs r6, #40 @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, pc, #784 @ (adr r1, 2e4048 >::_M_default_append(unsigned int)@@Base+0x614b4>) │ │ │ │ + add r1, pc, #800 @ (adr r1, 2e4058 >::_M_default_append(unsigned int)@@Base+0x614c4>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r5, #158 @ 0x9e │ │ │ │ + movs r5, #162 @ 0xa2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, pc, #192 @ (adr r2, 2e3e00 >::_M_default_append(unsigned int)@@Base+0x6126c>) │ │ │ │ + add r2, pc, #208 @ (adr r2, 2e3e10 >::_M_default_append(unsigned int)@@Base+0x6127c>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsrs r4, r4, #25 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xeb53ffff │ │ │ │ @ instruction: 0xeb17ffff │ │ │ │ - add r1, pc, #136 @ (adr r1, 2e3dd8 >::_M_default_append(unsigned int)@@Base+0x61244>) │ │ │ │ + add r1, pc, #152 @ (adr r1, 2e3de8 >::_M_default_append(unsigned int)@@Base+0x61254>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r4, #254 @ 0xfe │ │ │ │ + movs r5, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, pc, #24 @ (adr r1, 2e3d70 >::_M_default_append(unsigned int)@@Base+0x611dc>) │ │ │ │ + add r1, pc, #40 @ (adr r1, 2e3d80 >::_M_default_append(unsigned int)@@Base+0x611ec>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r4, #226 @ 0xe2 │ │ │ │ + movs r4, #230 @ 0xe6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r7, [sp, #720] @ 0x2d0 │ │ │ │ + ldr r7, [sp, #736] @ 0x2e0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r3, #144 @ 0x90 │ │ │ │ + movs r3, #148 @ 0x94 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r7, [sp, #608] @ 0x260 │ │ │ │ + ldr r7, [sp, #624] @ 0x270 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r3, #116 @ 0x74 │ │ │ │ + movs r3, #120 @ 0x78 │ │ │ │ lsls r0, r2, #1 │ │ │ │ @ instruction: 0xe989ffff │ │ │ │ bl 331d72 >::_M_default_append(unsigned int)@@Base+0xaf1de> │ │ │ │ - ldr r7, [sp, #224] @ 0xe0 │ │ │ │ + ldr r7, [sp, #240] @ 0xf0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r3, #20 │ │ │ │ + movs r3, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r3, #22 │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r3, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [sp, #936] @ 0x3a8 │ │ │ │ + ldr r6, [sp, #952] @ 0x3b8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r2, #198 @ 0xc6 │ │ │ │ + movs r2, #202 @ 0xca │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [sp, #816] @ 0x330 │ │ │ │ + ldr r6, [sp, #832] @ 0x340 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r2, #168 @ 0xa8 │ │ │ │ + movs r2, #172 @ 0xac │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r4, r0, #17 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [sp, #272] @ 0x110 │ │ │ │ + ldr r6, [sp, #288] @ 0x120 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r2, #32 │ │ │ │ + movs r2, #36 @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [sp, #160] @ 0xa0 │ │ │ │ + ldr r6, [sp, #176] @ 0xb0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r2, #4 │ │ │ │ + movs r2, #8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r5, [sp, #920] @ 0x398 │ │ │ │ + ldr r5, [sp, #936] @ 0x3a8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r1, #194 @ 0xc2 │ │ │ │ + movs r1, #198 @ 0xc6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ subs r6, #1 │ │ │ │ bcc.w 2e3262 >::_M_default_append(unsigned int)@@Base+0x606ce> │ │ │ │ ldr.w r1, [r7, #-4]! │ │ │ │ ldrb.w r3, [r1, #93] @ 0x5d │ │ │ │ lsls r3, r3, #31 │ │ │ │ bmi.n 2e3db0 >::_M_default_append(unsigned int)@@Base+0x6121c> │ │ │ │ @@ -798011,123 +798011,123 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #228] @ (2e4ad8 >::_M_default_append(unsigned int)@@Base+0x61f44>) │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ b.w 2e3ae0 >::_M_default_append(unsigned int)@@Base+0x60f4c> │ │ │ │ - ldr r4, [sp, #264] @ 0x108 │ │ │ │ + ldr r4, [sp, #280] @ 0x118 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r0, #28 │ │ │ │ + movs r0, #32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [sp, #128] @ 0x80 │ │ │ │ + ldr r4, [sp, #144] @ 0x90 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r2, r7, #7 │ │ │ │ + subs r6, r7, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [sp, #1016] @ 0x3f8 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, r3, #7 │ │ │ │ + subs r4, r3, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [sp, #880] @ 0x370 │ │ │ │ + ldr r3, [sp, #896] @ 0x380 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r6, r6, #6 │ │ │ │ + subs r2, r7, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [sp, #840] @ 0x348 │ │ │ │ + ldr r3, [sp, #856] @ 0x358 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [sp, #192] @ 0xc0 │ │ │ │ + ldr r2, [sp, #208] @ 0xd0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r2, r1, #0 │ │ │ │ + subs r6, r1, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [sp, #824] @ 0x338 │ │ │ │ + ldr r1, [sp, #840] @ 0x348 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r7, [sp, #912] @ 0x390 │ │ │ │ + str r7, [sp, #928] @ 0x3a0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r6, r7, r6 │ │ │ │ + subs r2, r0, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r7, [sp, #792] @ 0x318 │ │ │ │ + str r7, [sp, #808] @ 0x328 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r6, r3, r6 │ │ │ │ + subs r2, r4, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r7, [sp, #648] @ 0x288 │ │ │ │ + str r7, [sp, #664] @ 0x298 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r2, r7, r5 │ │ │ │ + subs r6, r7, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r7, [sp, #512] @ 0x200 │ │ │ │ + str r7, [sp, #528] @ 0x210 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r2, r3, r5 │ │ │ │ + subs r6, r3, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r7, [sp, #376] @ 0x178 │ │ │ │ + str r7, [sp, #392] @ 0x188 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, r7, r4 │ │ │ │ + subs r4, r7, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r4, r0, #17 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [sp, #888] @ 0x378 │ │ │ │ + str r4, [sp, #904] @ 0x388 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r4, [sp, #488] @ 0x1e8 │ │ │ │ + str r4, [sp, #504] @ 0x1f8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, r2, r1 │ │ │ │ + adds r0, r3, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [sp, #256] @ 0x100 │ │ │ │ + str r4, [sp, #272] @ 0x110 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r2, r3, r0 │ │ │ │ + adds r6, r3, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [sp, #128] @ 0x80 │ │ │ │ + str r4, [sp, #144] @ 0x90 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r0, r7, #31 │ │ │ │ + asrs r4, r7, #31 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [sp, #32] │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r3, [sp, #552] @ 0x228 │ │ │ │ + str r3, [sp, #568] @ 0x238 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r6, r4, #29 │ │ │ │ + asrs r2, r5, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [sp, #312] @ 0x138 │ │ │ │ + str r4, [sp, #328] @ 0x148 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [sp, #680] @ 0x2a8 │ │ │ │ + str r2, [sp, #696] @ 0x2b8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r6, r0, #26 │ │ │ │ + asrs r2, r1, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [sp, #456] @ 0x1c8 │ │ │ │ + str r2, [sp, #472] @ 0x1d8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r1, #25 │ │ │ │ + asrs r0, r2, #25 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [sp, #480] @ 0x1e0 │ │ │ │ + str r2, [sp, #496] @ 0x1f0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r1, [sp, #872] @ 0x368 │ │ │ │ + str r1, [sp, #888] @ 0x378 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r1, [sp, #344] @ 0x158 │ │ │ │ + str r1, [sp, #360] @ 0x168 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r0, r6, #20 │ │ │ │ + asrs r4, r6, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r1, [sp, #240] @ 0xf0 │ │ │ │ + str r1, [sp, #256] @ 0x100 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r6, r2, #20 │ │ │ │ + asrs r2, r3, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ + str r1, [sp, #80] @ 0x50 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r2, r5, #19 │ │ │ │ + asrs r6, r5, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [sp, #984] @ 0x3d8 │ │ │ │ + str r0, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r0, r2, #19 │ │ │ │ + asrs r4, r2, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [sp, #864] @ 0x360 │ │ │ │ + str r0, [sp, #880] @ 0x370 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r6, #18 │ │ │ │ + asrs r0, r7, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [sp, #736] @ 0x2e0 │ │ │ │ + str r0, [sp, #752] @ 0x2f0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r2, #18 │ │ │ │ + asrs r0, r3, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [sp, #608] @ 0x260 │ │ │ │ + str r0, [sp, #624] @ 0x270 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r6, #17 │ │ │ │ + asrs r0, r7, #17 │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr.w r0, [pc, #1784] @ 2e51d8 >::_M_default_append(unsigned int)@@Base+0x62644> │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr.w r0, [pc, #1776] @ 2e51dc >::_M_default_append(unsigned int)@@Base+0x62648> │ │ │ │ @@ -798787,173 +798787,173 @@ │ │ │ │ bl 524e84 │ │ │ │ ldr r2, [pc, #332] @ (2e5314 >::_M_default_append(unsigned int)@@Base+0x62780>) │ │ │ │ mov r1, r8 │ │ │ │ movw r3, #1108 @ 0x454 │ │ │ │ add r2, pc │ │ │ │ bl 16ddc │ │ │ │ b.w 2e350a >::_M_default_append(unsigned int)@@Base+0x60976> │ │ │ │ - ldrh r6, [r3, #60] @ 0x3c │ │ │ │ + ldrh r2, [r4, #60] @ 0x3c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r6, r6, #13 │ │ │ │ + asrs r2, r7, #13 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r7, #58] @ 0x3a │ │ │ │ + ldrh r6, [r7, #58] @ 0x3a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r2, #13 │ │ │ │ + asrs r0, r3, #13 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r2, #58] @ 0x3a │ │ │ │ + ldrh r2, [r3, #58] @ 0x3a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r0, r6, #12 │ │ │ │ + asrs r4, r6, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r6, #56] @ 0x38 │ │ │ │ + ldrh r6, [r6, #56] @ 0x38 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r1, #12 │ │ │ │ + asrs r0, r2, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r2, #56] @ 0x38 │ │ │ │ + ldrh r4, [r2, #56] @ 0x38 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r0, r5, #11 │ │ │ │ + asrs r4, r5, #11 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r1, #54] @ 0x36 │ │ │ │ + ldrh r4, [r1, #54] @ 0x36 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r2, r4, #10 │ │ │ │ + asrs r6, r4, #10 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r0, #54] @ 0x36 │ │ │ │ + ldrh r4, [r0, #54] @ 0x36 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r3, #60] @ 0x3c │ │ │ │ + ldrh r6, [r3, #60] @ 0x3c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r0, [r4, #46] @ 0x2e │ │ │ │ + ldrh r4, [r4, #46] @ 0x2e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r2, r7, #6 │ │ │ │ + asrs r6, r7, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r7, #44] @ 0x2c │ │ │ │ + ldrh r2, [r0, #46] @ 0x2e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r0, r3, #6 │ │ │ │ + asrs r4, r3, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r1, #44] @ 0x2c │ │ │ │ + ldrh r2, [r2, #44] @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r0, r5, #5 │ │ │ │ + asrs r4, r5, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r5, #40] @ 0x28 │ │ │ │ + ldrh r2, [r6, #40] @ 0x28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r0, r1, #4 │ │ │ │ + asrs r4, r1, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r1, #40] @ 0x28 │ │ │ │ + ldrh r6, [r1, #40] @ 0x28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r4, #3 │ │ │ │ + asrs r0, r5, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r4, #38] @ 0x26 │ │ │ │ + ldrh r2, [r5, #38] @ 0x26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r0, r0, #3 │ │ │ │ + asrs r4, r0, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r0, #38] @ 0x26 │ │ │ │ + ldrh r6, [r0, #38] @ 0x26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r3, #2 │ │ │ │ + asrs r0, r4, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r6, #46] @ 0x2e │ │ │ │ + ldrh r4, [r6, #46] @ 0x2e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r0, [r1, #32] │ │ │ │ + ldrh r4, [r1, #32] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r4, #31 │ │ │ │ + lsrs r0, r5, #31 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r5, #30] │ │ │ │ + ldrh r4, [r5, #30] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r0, #31 │ │ │ │ + lsrs r0, r1, #31 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r1, #30] │ │ │ │ + ldrh r4, [r1, #30] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r4, #30 │ │ │ │ + lsrs r0, r5, #30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r5, #28] │ │ │ │ + ldrh r4, [r5, #28] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r0, #30 │ │ │ │ + lsrs r0, r1, #30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r1, #28] │ │ │ │ + ldrh r4, [r1, #28] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r4, #29 │ │ │ │ + lsrs r0, r5, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r5, #26] │ │ │ │ + ldrh r4, [r5, #26] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r0, #29 │ │ │ │ + lsrs r0, r1, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r1, #26] │ │ │ │ + ldrh r4, [r1, #26] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r4, #28 │ │ │ │ + lsrs r0, r5, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r5, #24] │ │ │ │ + ldrh r4, [r5, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r0, #28 │ │ │ │ + lsrs r0, r1, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r1, #24] │ │ │ │ + ldrh r0, [r2, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r4, #27 │ │ │ │ + lsrs r2, r5, #27 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r3, #22] │ │ │ │ + ldrh r2, [r4, #22] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r7, #26 │ │ │ │ + lsrs r6, r7, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r7, #20] │ │ │ │ + ldrh r2, [r0, #22] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r3, #26 │ │ │ │ + lsrs r6, r3, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r3, #20] │ │ │ │ + ldrh r2, [r4, #20] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r7, #25 │ │ │ │ + lsrs r6, r7, #25 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r6, #18] │ │ │ │ + ldrh r6, [r6, #18] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r1, #25 │ │ │ │ + lsrs r2, r2, #25 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r2, #18] │ │ │ │ + ldrh r6, [r2, #18] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r5, #24 │ │ │ │ + lsrs r2, r6, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r6, #16] │ │ │ │ + ldrh r6, [r6, #16] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r1, #24 │ │ │ │ + lsrs r2, r2, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r2, #16] │ │ │ │ + ldrh r6, [r2, #16] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r5, #23 │ │ │ │ + lsrs r2, r6, #23 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r6, #14] │ │ │ │ + ldrh r6, [r6, #14] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r1, #23 │ │ │ │ + lsrs r2, r2, #23 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r6, #12] │ │ │ │ + ldrh r0, [r7, #12] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r2, #22 │ │ │ │ + lsrs r4, r2, #22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r2, #12] │ │ │ │ + ldrh r2, [r3, #12] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r6, #21 │ │ │ │ + lsrs r4, r6, #21 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r7, #10] │ │ │ │ + ldrh r4, [r7, #10] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r2, #21 │ │ │ │ + lsrs r0, r3, #21 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r3, #10] │ │ │ │ + ldrh r6, [r3, #10] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r6, #20 │ │ │ │ + lsrs r0, r7, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r7, #8] │ │ │ │ + ldrh r0, [r0, #10] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r3, #20 │ │ │ │ + lsrs r4, r3, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r3, #8] │ │ │ │ + ldrh r0, [r4, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r7, #19 │ │ │ │ + lsrs r4, r7, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r7, #6] │ │ │ │ + ldrh r2, [r0, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r3, #19 │ │ │ │ + lsrs r6, r3, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r4, #6] │ │ │ │ + ldrh r4, [r4, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r7, #18 │ │ │ │ + lsrs r0, r0, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r2, #6] │ │ │ │ + ldrh r2, [r3, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #616] @ (2e5594 >::_M_default_append(unsigned int)@@Base+0x62a00>) │ │ │ │ sub sp, #32 │ │ │ │ @@ -799193,80 +799193,80 @@ │ │ │ │ b.n 2e53d2 >::_M_default_append(unsigned int)@@Base+0x6283e> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r6, [sp, #880] @ 0x370 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r4, [r3, #58] @ 0x3a │ │ │ │ + strh r0, [r4, #58] @ 0x3a │ │ │ │ lsls r2, r2, #1 │ │ │ │ ble.n 2e54ca >::_M_default_append(unsigned int)@@Base+0x62936> │ │ │ │ - vtbl.8 d24, {d31}, d4 │ │ │ │ + vtbl.8 d24, {d31}, d8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r4, [r2, #2] │ │ │ │ + ldrh r0, [r3, #2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsls r3, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ - strh r0, [r0, #54] @ 0x36 │ │ │ │ + strh r4, [r0, #54] @ 0x36 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r3, #10 │ │ │ │ + lsrs r0, r4, #10 │ │ │ │ lsls r0, r2, #1 │ │ │ │ str r6, [sp, #216] @ 0xd8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strh r2, [r1, #52] @ 0x34 │ │ │ │ + strh r6, [r1, #52] @ 0x34 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r4, #9 │ │ │ │ + lsrs r2, r5, #9 │ │ │ │ lsls r0, r2, #1 │ │ │ │ bcc.n 2e54ca >::_M_default_append(unsigned int)@@Base+0x62936> │ │ │ │ vsra.u32 d29, d23, #1 │ │ │ │ - vmlsl.u q12, d15, d12[0] │ │ │ │ + vqshlu.s32 q12, q0, #31 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r5, #8 │ │ │ │ + lsrs r4, r5, #8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r6, #48] @ 0x30 │ │ │ │ + strh r6, [r6, #48] @ 0x30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r1, #8 │ │ │ │ + lsrs r2, r2, #8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ beq.n 2e55ba >::_M_default_append(unsigned int)@@Base+0x62a26> │ │ │ │ @ instruction: 0xffffd74f │ │ │ │ - vsli.64 q12, q10, #63 @ 0x3f │ │ │ │ + vsli.64 q12, q12, #63 @ 0x3f │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r2, #7 │ │ │ │ + lsrs r4, r2, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r3, #46] @ 0x2e │ │ │ │ + strh r6, [r3, #46] @ 0x2e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r6, #6 │ │ │ │ + lsrs r2, r7, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r4, #58] @ 0x3a │ │ │ │ + strh r2, [r5, #58] @ 0x3a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r0, [r0, #48] @ 0x30 │ │ │ │ + strh r4, [r0, #48] @ 0x30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r0, [r4, #44] @ 0x2c │ │ │ │ + strh r4, [r4, #44] @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r7, #5 │ │ │ │ + lsrs r0, r0, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r0, #60] @ 0x3c │ │ │ │ + strh r4, [r0, #60] @ 0x3c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r6, [r6, #62] @ 0x3e │ │ │ │ + strh r2, [r7, #62] @ 0x3e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r6, [r4, #42] @ 0x2a │ │ │ │ + strh r2, [r5, #42] @ 0x2a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r0, #5 │ │ │ │ + lsrs r6, r0, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r1, #42] @ 0x2a │ │ │ │ + strh r4, [r1, #42] @ 0x2a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r4, #4 │ │ │ │ + lsrs r6, r4, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r1, #62] @ 0x3e │ │ │ │ + strh r4, [r1, #62] @ 0x3e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r2, #2] │ │ │ │ + ldrh r2, [r3, #2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r6, [r0, #40] @ 0x28 │ │ │ │ + strh r2, [r1, #40] @ 0x28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r4, #3 │ │ │ │ + lsrs r6, r4, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2e5318 >::_M_default_append(unsigned int)@@Base+0x62784> │ │ │ │ @@ -799287,17 +799287,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - strh r4, [r5, #32] │ │ │ │ + strh r0, [r6, #32] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r1, #32 │ │ │ │ + lsrs r4, r1, #32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ ldr.w r1, [pc, #1892] @ 2e5df4 >::_M_default_append(unsigned int)@@Base+0x63260> │ │ │ │ @@ -800019,79 +800019,79 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 2e5ce6 >::_M_default_append(unsigned int)@@Base+0x63152> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ str r3, [sp, #464] @ 0x1d0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r0, [r0, #42] @ 0x2a │ │ │ │ + strh r4, [r0, #42] @ 0x2a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r6, [r0, #36] @ 0x24 │ │ │ │ + strh r2, [r1, #36] @ 0x24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r1, #28] │ │ │ │ + strh r6, [r1, #28] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r6, r5, #15 │ │ │ │ + lsls r2, r6, #15 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r6, #20] │ │ │ │ + strh r6, [r6, #20] │ │ │ │ lsls r2, r2, #1 │ │ │ │ ldrh r0, [r4, #50] @ 0x32 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strh r2, [r6, #14] │ │ │ │ + strh r6, [r6, #14] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r0, [r3, #10] │ │ │ │ + strh r4, [r3, #10] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r4, r7, #6 │ │ │ │ + lsls r0, r0, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r7, #8] │ │ │ │ + strh r2, [r0, #10] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r4, #6 │ │ │ │ + lsls r6, r4, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r4, #8] │ │ │ │ + strh r2, [r5, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r0, r1, #6 │ │ │ │ + lsls r4, r1, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r1, #8] │ │ │ │ + strh r4, [r1, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r5, #5 │ │ │ │ + lsls r6, r5, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r5, #6] │ │ │ │ + strh r2, [r6, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r0, r2, #5 │ │ │ │ + lsls r4, r2, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r2, #6] │ │ │ │ + strh r0, [r3, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r6, r6, #4 │ │ │ │ + lsls r2, r7, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r7, #4] │ │ │ │ + strh r6, [r7, #4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r4, r3, #4 │ │ │ │ + lsls r0, r4, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r4, #4] │ │ │ │ + strh r4, [r4, #4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r0, #4 │ │ │ │ + lsls r6, r0, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r0, #4] │ │ │ │ + strh r2, [r1, #4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r0, r5, #3 │ │ │ │ + lsls r4, r5, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r5, #2] │ │ │ │ + strh r0, [r6, #2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r6, r1, #3 │ │ │ │ + lsls r2, r2, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r2, #2] │ │ │ │ + strh r6, [r2, #2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r4, r6, #2 │ │ │ │ + lsls r0, r7, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r7, #0] │ │ │ │ + strh r4, [r7, #0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r3, #2 │ │ │ │ + lsls r6, r3, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r3, #0] │ │ │ │ + strh r2, [r4, #0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r0, r0, #2 │ │ │ │ + lsls r4, r0, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #188] @ 2e5f50 >::_M_default_append(unsigned int)@@Base+0x633bc> │ │ │ │ @@ -800171,30 +800171,30 @@ │ │ │ │ b.n 2e5ef0 >::_M_default_append(unsigned int)@@Base+0x6335c> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldrh r0, [r6, #26] │ │ │ │ lsls r3, r3, #1 │ │ │ │ bl 2b5f56 >::_M_default_append(unsigned int)@@Base+0x333c2> │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r6, [r2, #29] │ │ │ │ + ldrb r2, [r3, #29] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sxtb r4, r1 │ │ │ │ + sxtb r0, r2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r3, #28] │ │ │ │ + ldrb r6, [r3, #28] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - vhadd.u q8, q7, │ │ │ │ - ldrb r4, [r0, #28] │ │ │ │ + vmla.i q0, q1, d3[3] │ │ │ │ + ldrb r0, [r1, #28] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - vhadd.u32 q8, q4, │ │ │ │ + vhadd.u32 q8, q6, │ │ │ │ ldrh r2, [r0, #24] │ │ │ │ lsls r3, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - ldrb r0, [r0, #27] │ │ │ │ + ldrb r4, [r0, #27] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - vhadd.u32 q0, q2, │ │ │ │ + vhadd.u32 q0, q4, │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #168] @ 2e6040 >::_M_default_append(unsigned int)@@Base+0x634ac> │ │ │ │ movs r4, #8 │ │ │ │ @@ -800265,27 +800265,27 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrh r4, [r5, #18] │ │ │ │ lsls r3, r3, #1 │ │ │ │ bl 1b2046 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r2, [r2, #25] │ │ │ │ + ldrb r6, [r2, #25] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r0, 2e6066 >::_M_default_append(unsigned int)@@Base+0x634d2> │ │ │ │ + cbz r4, 2e6066 >::_M_default_append(unsigned int)@@Base+0x634d2> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r6, [r2, #24] │ │ │ │ + ldrb r2, [r3, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cdp2 0, 7, cr0, cr10, cr15, {2} │ │ │ │ + cdp2 0, 7, cr0, cr14, cr15, {2} │ │ │ │ ldrh r4, [r2, #16] │ │ │ │ lsls r3, r3, #1 │ │ │ │ mcr2 15, 3, pc, cr9, cr15, {7} @ │ │ │ │ - ldrb r2, [r2, #23] │ │ │ │ + ldrb r6, [r2, #23] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cdp2 0, 3, cr0, cr6, cr15, {2} │ │ │ │ + cdp2 0, 3, cr0, cr10, cr15, {2} │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (2e60dc >::_M_default_append(unsigned int)@@Base+0x63548>) │ │ │ │ @@ -800327,15 +800327,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrh r6, [r0, #12] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r6, [r1, #22] │ │ │ │ + ldrb r2, [r2, #22] │ │ │ │ lsls r2, r2, #1 │ │ │ │ ldrh r4, [r1, #10] │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -800509,41 +800509,41 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #76] @ (2e630c >::_M_default_append(unsigned int)@@Base+0x63778>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2e6222 >::_M_default_append(unsigned int)@@Base+0x6368e> │ │ │ │ nop │ │ │ │ - ldrb r2, [r6, #20] │ │ │ │ + ldrb r6, [r6, #20] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r0, [r2, #19] │ │ │ │ + ldrb r4, [r2, #19] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r6, [r3, #18] │ │ │ │ + ldrb r2, [r4, #18] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r6, [r0, #17] │ │ │ │ + ldrb r2, [r1, #17] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - mcrr2 0, 4, r0, ip, cr15 │ │ │ │ - ldrb r2, [r4, #16] │ │ │ │ + mrrc2 0, 4, r0, r0, cr15 @ │ │ │ │ + ldrb r6, [r4, #16] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stc2 0, cr0, [r8], #-316 @ 0xfffffec4 │ │ │ │ - ldrb r0, [r1, #16] │ │ │ │ + stc2 0, cr0, [ip], #-316 @ 0xfffffec4 │ │ │ │ + ldrb r4, [r1, #16] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stc2 0, cr0, [lr], {79} @ 0x4f │ │ │ │ - ldrb r6, [r5, #15] │ │ │ │ + ldc2 0, cr0, [r2], {79} @ 0x4f │ │ │ │ + ldrb r2, [r6, #15] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfbf4004f │ │ │ │ - ldrb r4, [r2, #15] │ │ │ │ + @ instruction: 0xfbf8004f │ │ │ │ + ldrb r0, [r3, #15] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfbda004f │ │ │ │ - ldrb r2, [r7, #14] │ │ │ │ + @ instruction: 0xfbde004f │ │ │ │ + ldrb r6, [r7, #14] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfbc0004f │ │ │ │ - ldrb r0, [r4, #14] │ │ │ │ + @ instruction: 0xfbc4004f │ │ │ │ + ldrb r4, [r4, #14] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfba6004f │ │ │ │ + @ instruction: 0xfbaa004f │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [pc, #148] @ (2e63b8 >::_M_default_append(unsigned int)@@Base+0x63824>) │ │ │ │ mov r5, r0 │ │ │ │ ldr r6, [r1, #0] │ │ │ │ @@ -800588,15 +800588,15 @@ │ │ │ │ bl 524e84 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r7 │ │ │ │ movw r3, #1310 @ 0x51e │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ b.w 16ddc │ │ │ │ nop │ │ │ │ - ldrb r0, [r2, #12] │ │ │ │ + ldrb r4, [r2, #12] │ │ │ │ lsls r2, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #308] @ (2e6504 >::_M_default_append(unsigned int)@@Base+0x63970>) │ │ │ │ @@ -800725,28 +800725,28 @@ │ │ │ │ nop │ │ │ │ strh r0, [r7, #48] @ 0x30 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strh r4, [r7, #46] @ 0x2e │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrb r6, [r0, #8] │ │ │ │ + ldrb r2, [r1, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r6, [r0, #7] │ │ │ │ + ldrb r2, [r1, #7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - vst1.8 {d16[2]}, [lr] │ │ │ │ - ldrb r0, [r5, #6] │ │ │ │ + ldr??.w r0, [r2, #79] @ 0x4f │ │ │ │ + ldrb r4, [r5, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrsh.w r0, [r0, #79] @ 0x4f │ │ │ │ - ldrb r4, [r1, #6] │ │ │ │ + ldrsh.w r0, [r4, #79] @ 0x4f │ │ │ │ + ldrb r0, [r2, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrsb.w r0, [r2, #79] @ 0x4f │ │ │ │ - ldrb r4, [r5, #5] │ │ │ │ + ldrsb.w r0, [r6, #79] @ 0x4f │ │ │ │ + ldrb r0, [r6, #5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr??.w r0, [r2, pc] │ │ │ │ + ldr??.w r0, [r6, pc] │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r4, r2 │ │ │ │ ldr.w r2, [pc, #1252] @ 2e6a2c >::_M_default_append(unsigned int)@@Base+0x63e98> │ │ │ │ mov r9, r3 │ │ │ │ @@ -801227,38 +801227,38 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 2e69cc >::_M_default_append(unsigned int)@@Base+0x63e38> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ strh r4, [r7, #36] @ 0x24 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r0, [r0, #3] │ │ │ │ + ldrb r4, [r0, #3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r0, [r4, #29] │ │ │ │ + strb r4, [r4, #29] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r2, [r1, #23] │ │ │ │ + strb r6, [r1, #23] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r6, [r6, #19] │ │ │ │ + strb r2, [r7, #19] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r6, [r1, #19] │ │ │ │ + strb r2, [r2, #19] │ │ │ │ lsls r2, r2, #1 │ │ │ │ strh r6, [r7, #2] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strb r4, [r3, #18] │ │ │ │ + strb r0, [r4, #18] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf4a2004f │ │ │ │ - strb r6, [r7, #17] │ │ │ │ + @ instruction: 0xf4a6004f │ │ │ │ + strb r2, [r0, #18] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - eor.w r0, r4, #13565952 @ 0xcf0000 │ │ │ │ - strb r4, [r3, #17] │ │ │ │ + eor.w r0, r8, #13565952 @ 0xcf0000 │ │ │ │ + strb r0, [r4, #17] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - orn r0, r2, #13565952 @ 0xcf0000 │ │ │ │ - strb r2, [r0, #17] │ │ │ │ + orn r0, r6, #13565952 @ 0xcf0000 │ │ │ │ + strb r6, [r0, #17] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - orr.w r0, r8, #13565952 @ 0xcf0000 │ │ │ │ + orr.w r0, ip, #13565952 @ 0xcf0000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #644] @ (2e6d08 >::_M_default_append(unsigned int)@@Base+0x64174>) │ │ │ │ @@ -801488,32 +801488,32 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldrb r2, [r0, #30] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r4, [r0, #13] │ │ │ │ + strb r0, [r1, #13] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r4, [r5, #10] │ │ │ │ + strb r0, [r6, #10] │ │ │ │ lsls r2, r2, #1 │ │ │ │ ldrb r4, [r3, #25] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strb r4, [r1, #7] │ │ │ │ + strb r0, [r2, #7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - rsbs r0, r4, #79 @ 0x4f │ │ │ │ - strb r0, [r6, #6] │ │ │ │ + rsbs r0, r8, #79 @ 0x4f │ │ │ │ + strb r4, [r6, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs.w r0, r6, #79 @ 0x4f │ │ │ │ - strb r0, [r2, #6] │ │ │ │ + subs.w r0, sl, #79 @ 0x4f │ │ │ │ + strb r4, [r2, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf196004f │ │ │ │ - strb r0, [r6, #5] │ │ │ │ + @ instruction: 0xf19a004f │ │ │ │ + strb r4, [r6, #5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sbcs.w r0, r6, #79 @ 0x4f │ │ │ │ + sbcs.w r0, sl, #79 @ 0x4f │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ sub sp, #76 @ 0x4c │ │ │ │ mov r7, r3 │ │ │ │ @@ -801802,28 +801802,28 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r4, [r2, #3] │ │ │ │ + strb r0, [r3, #3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ ldrb r2, [r4, #18] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strb r0, [r7, #0] │ │ │ │ + strb r4, [r7, #0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r6, [r6, #0] │ │ │ │ + strb r2, [r7, #0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [r4, #100] @ 0x64 │ │ │ │ + ldr r0, [r5, #100] @ 0x64 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cdp 0, 6, cr0, cr12, cr15, {2} │ │ │ │ - ldr r4, [r1, #100] @ 0x64 │ │ │ │ + cdp 0, 7, cr0, cr0, cr15, {2} │ │ │ │ + ldr r0, [r2, #100] @ 0x64 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cdp 0, 5, cr0, cr4, cr15, {2} │ │ │ │ + cdp 0, 5, cr0, cr8, cr15, {2} │ │ │ │ ldrb r6, [r5, #7] │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ add.w r2, r2, #1392 @ 0x570 │ │ │ │ mov r8, r7 │ │ │ │ ldr r7, [sp, #28] │ │ │ │ vldr d1, [r2] │ │ │ │ @@ -801942,34 +801942,34 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2e71c8 >::_M_default_append(unsigned int)@@Base+0x64634> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldr r4, [r0, #84] @ 0x54 │ │ │ │ + ldr r0, [r1, #84] @ 0x54 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stcl 0, cr0, [ip, #-316] @ 0xfffffec4 │ │ │ │ - ldr r2, [r1, #80] @ 0x50 │ │ │ │ + ldcl 0, cr0, [r0, #-316] @ 0xfffffec4 │ │ │ │ + ldr r6, [r1, #80] @ 0x50 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [r3, #76] @ 0x4c │ │ │ │ + ldr r4, [r3, #76] @ 0x4c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldcl 0, cr0, [lr], {79} @ 0x4f │ │ │ │ - ldr r2, [r7, #72] @ 0x48 │ │ │ │ + stcl 0, cr0, [r2], #316 @ 0x13c │ │ │ │ + ldr r6, [r7, #72] @ 0x48 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stcl 0, cr0, [r0], {79} @ 0x4f │ │ │ │ - ldr r0, [r4, #72] @ 0x48 │ │ │ │ + stcl 0, cr0, [r4], {79} @ 0x4f │ │ │ │ + ldr r4, [r4, #72] @ 0x48 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stc 0, cr0, [r6], #316 @ 0x13c │ │ │ │ - ldr r2, [r0, #72] @ 0x48 │ │ │ │ + stc 0, cr0, [sl], #316 @ 0x13c │ │ │ │ + ldr r6, [r0, #72] @ 0x48 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stc 0, cr0, [r8], {79} @ 0x4f │ │ │ │ - ldr r0, [r5, #68] @ 0x44 │ │ │ │ + stc 0, cr0, [ip], {79} @ 0x4f │ │ │ │ + ldr r4, [r5, #68] @ 0x44 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stcl 0, cr0, [lr], #-316 @ 0xfffffec4 │ │ │ │ + ldcl 0, cr0, [r2], #-316 @ 0xfffffec4 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3904] @ 0xf40 │ │ │ │ ldr.w r2, [pc, #3224] @ 2e7ef4 >::_M_default_append(unsigned int)@@Base+0x65360> │ │ │ │ sub sp, #140 @ 0x8c │ │ │ │ @@ -803134,73 +803134,73 @@ │ │ │ │ nop │ │ │ │ strb r0, [r5, #30] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strb r6, [r0, #30] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - stmia r7!, {r2, r3, r6} │ │ │ │ + stmia r7!, {r4, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf7bc004f │ │ │ │ - movs r4, #50 @ 0x32 │ │ │ │ + @ instruction: 0xf7c0004f │ │ │ │ + movs r4, #54 @ 0x36 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r6!, {r2, r5, r6, r7} │ │ │ │ + stmia r6!, {r3, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stc2 0, cr0, [ip, #-332] @ 0xfffffeb4 │ │ │ │ - adds r2, #78 @ 0x4e │ │ │ │ + ldc2 0, cr0, [r0, #-332] @ 0xfffffeb4 │ │ │ │ + adds r2, #82 @ 0x52 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r4, #32] │ │ │ │ + ldr r0, [r5, #32] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [r3, #12] │ │ │ │ + ldr r0, [r4, #12] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [r2, #0] │ │ │ │ + ldr r0, [r3, #0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - usat r0, #15, lr, lsl #1 │ │ │ │ - stmia r3!, {r1} │ │ │ │ + @ instruction: 0xf392004f │ │ │ │ + stmia r3!, {r1, r2} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r5, #7 │ │ │ │ + subs r2, r6, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r7} │ │ │ │ + stmia r2!, {r1, r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh.w r0, [r2, #83] @ 0x53 │ │ │ │ - str r2, [r0, #104] @ 0x68 │ │ │ │ + ldrh.w r0, [r6, #83] @ 0x53 │ │ │ │ + str r6, [r0, #104] @ 0x68 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [r6, #88] @ 0x58 │ │ │ │ + str r6, [r6, #88] @ 0x58 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r6, [r6, #14] │ │ │ │ + strh r2, [r7, #14] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #172 @ 0xac │ │ │ │ + cmp r2, #176 @ 0xb0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r2, #44] @ 0x2c │ │ │ │ + str r2, [r3, #44] @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2e850c >::_M_default_append(unsigned int)@@Base+0x65978> │ │ │ │ + b.n 2e8514 >::_M_default_append(unsigned int)@@Base+0x65980> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r2, #40] @ 0x28 │ │ │ │ + str r0, [r3, #40] @ 0x28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [r3, #28] │ │ │ │ + str r2, [r4, #28] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r6, [r0, #29] │ │ │ │ + ldrb r2, [r1, #29] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r1, #24] │ │ │ │ + str r6, [r1, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [r0, #24] │ │ │ │ + str r6, [r0, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r4, [r7, #20] │ │ │ │ + str r0, [r0, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r4, [r4, #8] │ │ │ │ + str r0, [r5, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2e80c8 >::_M_default_append(unsigned int)@@Base+0x65534> │ │ │ │ + b.n 2e80d0 >::_M_default_append(unsigned int)@@Base+0x6553c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r1, #8] │ │ │ │ + str r0, [r2, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2e80a0 >::_M_default_append(unsigned int)@@Base+0x6550c> │ │ │ │ + b.n 2e80a8 >::_M_default_append(unsigned int)@@Base+0x65514> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r2, [r0, r6] │ │ │ │ + ldrsh r6, [r0, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - svc 138 @ 0x8a │ │ │ │ + svc 142 @ 0x8e │ │ │ │ lsls r7, r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w r0, [pc, #2284] @ 2e8870 >::_M_default_append(unsigned int)@@Base+0x65cdc> │ │ │ │ movw r1, #1017 @ 0x3f9 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -803985,161 +803985,161 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #304] @ (2e8994 >::_M_default_append(unsigned int)@@Base+0x65e00>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2e8576 >::_M_default_append(unsigned int)@@Base+0x659e2> │ │ │ │ nop │ │ │ │ - ldrsh r2, [r1, r3] │ │ │ │ + ldrsh r6, [r1, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - udf #208 @ 0xd0 │ │ │ │ + udf #212 @ 0xd4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r4, r7] │ │ │ │ + ldrb r6, [r4, r7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ble.n 2e8850 >::_M_default_append(unsigned int)@@Base+0x65cbc> │ │ │ │ + ble.n 2e8858 >::_M_default_append(unsigned int)@@Base+0x65cc4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r4, [r2, r6] │ │ │ │ - lsls r2, r2, #1 │ │ │ │ - ldrh r4, [r5, r4] │ │ │ │ + ldrb r0, [r3, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r5, r3] │ │ │ │ + ldrh r0, [r6, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [r3, r6] │ │ │ │ + ldrh r6, [r5, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ ldr r6, [r3, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bls.n 2e87e4 >::_M_default_append(unsigned int)@@Base+0x65c50> │ │ │ │ + ldr r2, [r4, r6] │ │ │ │ + lsls r2, r2, #1 │ │ │ │ + bls.n 2e87ec >::_M_default_append(unsigned int)@@Base+0x65c58> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r0, r6] │ │ │ │ + ldr r6, [r0, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bls.n 2e87b4 >::_M_default_append(unsigned int)@@Base+0x65c20> │ │ │ │ + bls.n 2e87bc >::_M_default_append(unsigned int)@@Base+0x65c28> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r3, r5] │ │ │ │ + ldr r2, [r4, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bls.n 2e8974 >::_M_default_append(unsigned int)@@Base+0x65de0> │ │ │ │ + bls.n 2e897c >::_M_default_append(unsigned int)@@Base+0x65de8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r6, r4] │ │ │ │ + ldr r6, [r6, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bls.n 2e8924 >::_M_default_append(unsigned int)@@Base+0x65d90> │ │ │ │ + bls.n 2e892c >::_M_default_append(unsigned int)@@Base+0x65d98> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r2, r4] │ │ │ │ + ldr r0, [r3, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bls.n 2e88f0 >::_M_default_append(unsigned int)@@Base+0x65d5c> │ │ │ │ + bls.n 2e88f8 >::_M_default_append(unsigned int)@@Base+0x65d64> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r6, r3] │ │ │ │ + ldr r6, [r6, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bhi.n 2e88b0 >::_M_default_append(unsigned int)@@Base+0x65d1c> │ │ │ │ + bhi.n 2e88b8 >::_M_default_append(unsigned int)@@Base+0x65d24> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r2, r3] │ │ │ │ + ldr r4, [r2, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bhi.n 2e8874 >::_M_default_append(unsigned int)@@Base+0x65ce0> │ │ │ │ + bhi.n 2e887c >::_M_default_append(unsigned int)@@Base+0x65ce8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r6, r2] │ │ │ │ + ldr r2, [r7, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bhi.n 2e8848 >::_M_default_append(unsigned int)@@Base+0x65cb4> │ │ │ │ + bhi.n 2e8850 >::_M_default_append(unsigned int)@@Base+0x65cbc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r3, r2] │ │ │ │ + ldr r0, [r4, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bhi.n 2e881c >::_M_default_append(unsigned int)@@Base+0x65c88> │ │ │ │ + bhi.n 2e8824 >::_M_default_append(unsigned int)@@Base+0x65c90> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r0, r2] │ │ │ │ + ldr r4, [r0, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bhi.n 2e87fc >::_M_default_append(unsigned int)@@Base+0x65c68> │ │ │ │ + bhi.n 2e8804 >::_M_default_append(unsigned int)@@Base+0x65c70> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r1, r1] │ │ │ │ + ldr r2, [r2, r1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bhi.n 2e8990 >::_M_default_append(unsigned int)@@Base+0x65dfc> │ │ │ │ + bhi.n 2e8998 >::_M_default_append(unsigned int)@@Base+0x65e04> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r6, r0] │ │ │ │ + ldr r6, [r6, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bhi.n 2e8960 >::_M_default_append(unsigned int)@@Base+0x65dcc> │ │ │ │ + bhi.n 2e8968 >::_M_default_append(unsigned int)@@Base+0x65dd4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r3, r0] │ │ │ │ + ldr r4, [r3, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bhi.n 2e8934 >::_M_default_append(unsigned int)@@Base+0x65da0> │ │ │ │ + bhi.n 2e893c >::_M_default_append(unsigned int)@@Base+0x65da8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r7, r7] │ │ │ │ + ldr r2, [r0, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bhi.n 2e8908 >::_M_default_append(unsigned int)@@Base+0x65d74> │ │ │ │ + bhi.n 2e8910 >::_M_default_append(unsigned int)@@Base+0x65d7c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r4, r7] │ │ │ │ + ldrsb r0, [r5, r7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvc.n 2e88dc >::_M_default_append(unsigned int)@@Base+0x65d48> │ │ │ │ + bvc.n 2e88e4 >::_M_default_append(unsigned int)@@Base+0x65d50> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r2, [r1, r7] │ │ │ │ + ldrsb r6, [r1, r7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvc.n 2e88b0 >::_M_default_append(unsigned int)@@Base+0x65d1c> │ │ │ │ + bvc.n 2e88b8 >::_M_default_append(unsigned int)@@Base+0x65d24> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r0, [r6, r6] │ │ │ │ + ldrsb r4, [r6, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvc.n 2e8884 >::_M_default_append(unsigned int)@@Base+0x65cf0> │ │ │ │ + bvc.n 2e888c >::_M_default_append(unsigned int)@@Base+0x65cf8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r1, r6] │ │ │ │ + ldrsb r2, [r2, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvc.n 2e884c >::_M_default_append(unsigned int)@@Base+0x65cb8> │ │ │ │ + bvc.n 2e8854 >::_M_default_append(unsigned int)@@Base+0x65cc0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r0, [r6, r5] │ │ │ │ + ldrsb r4, [r6, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvc.n 2e8a14 >::_M_default_append(unsigned int)@@Base+0x65e80> │ │ │ │ + bvc.n 2e8a1c >::_M_default_append(unsigned int)@@Base+0x65e88> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r2, [r2, r5] │ │ │ │ + ldrsb r6, [r2, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvc.n 2e89e4 >::_M_default_append(unsigned int)@@Base+0x65e50> │ │ │ │ + bvc.n 2e89ec >::_M_default_append(unsigned int)@@Base+0x65e58> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r6, r4] │ │ │ │ + ldrsb r0, [r7, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvc.n 2e89ac >::_M_default_append(unsigned int)@@Base+0x65e18> │ │ │ │ + bvc.n 2e89b4 >::_M_default_append(unsigned int)@@Base+0x65e20> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r2, [r3, r4] │ │ │ │ + ldrsb r6, [r3, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvc.n 2e8980 >::_M_default_append(unsigned int)@@Base+0x65dec> │ │ │ │ + bvc.n 2e8988 >::_M_default_append(unsigned int)@@Base+0x65df4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r0, [r0, r4] │ │ │ │ + ldrsb r4, [r0, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvc.n 2e8954 >::_M_default_append(unsigned int)@@Base+0x65dc0> │ │ │ │ + bvc.n 2e895c >::_M_default_append(unsigned int)@@Base+0x65dc8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r4, r3] │ │ │ │ + ldrsb r2, [r5, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvs.n 2e8928 >::_M_default_append(unsigned int)@@Base+0x65d94> │ │ │ │ + bvs.n 2e8930 >::_M_default_append(unsigned int)@@Base+0x65d9c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r1, r3] │ │ │ │ + ldrsb r0, [r2, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvs.n 2e88fc >::_M_default_append(unsigned int)@@Base+0x65d68> │ │ │ │ + bvs.n 2e8904 >::_M_default_append(unsigned int)@@Base+0x65d70> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r2, [r6, r2] │ │ │ │ + ldrsb r6, [r6, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvs.n 2e88d0 >::_M_default_append(unsigned int)@@Base+0x65d3c> │ │ │ │ + bvs.n 2e88d8 >::_M_default_append(unsigned int)@@Base+0x65d44> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r0, [r3, r2] │ │ │ │ + ldrsb r4, [r3, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvs.n 2e88a4 >::_M_default_append(unsigned int)@@Base+0x65d10> │ │ │ │ + bvs.n 2e88ac >::_M_default_append(unsigned int)@@Base+0x65d18> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r7, r1] │ │ │ │ + ldrsb r2, [r0, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvs.n 2e8878 >::_M_default_append(unsigned int)@@Base+0x65ce4> │ │ │ │ + bvs.n 2e8880 >::_M_default_append(unsigned int)@@Base+0x65cec> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r4, r1] │ │ │ │ + ldrsb r0, [r5, r1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvs.n 2e8a4c >::_M_default_append(unsigned int)@@Base+0x65eb8> │ │ │ │ + bvs.n 2e8a54 >::_M_default_append(unsigned int)@@Base+0x65ec0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r2, [r1, r1] │ │ │ │ + ldrsb r6, [r1, r1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvs.n 2e8a20 >::_M_default_append(unsigned int)@@Base+0x65e8c> │ │ │ │ + bvs.n 2e8a28 >::_M_default_append(unsigned int)@@Base+0x65e94> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r0, [r6, r0] │ │ │ │ + ldrsb r4, [r6, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvs.n 2e89f4 >::_M_default_append(unsigned int)@@Base+0x65e60> │ │ │ │ + bvs.n 2e89fc >::_M_default_append(unsigned int)@@Base+0x65e68> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r2, r0] │ │ │ │ + ldrsb r2, [r3, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvs.n 2e89c8 >::_M_default_append(unsigned int)@@Base+0x65e34> │ │ │ │ + bvs.n 2e89d0 >::_M_default_append(unsigned int)@@Base+0x65e3c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r7, r7] │ │ │ │ + ldrsb r0, [r0, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvs.n 2e899c >::_M_default_append(unsigned int)@@Base+0x65e08> │ │ │ │ + bvs.n 2e89a4 >::_M_default_append(unsigned int)@@Base+0x65e10> │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3808] @ 0xee0 │ │ │ │ ldr.w r2, [pc, #2572] @ 2e93bc >::_M_default_append(unsigned int)@@Base+0x66828> │ │ │ │ @@ -805062,67 +805062,67 @@ │ │ │ │ nop │ │ │ │ str r6, [r2, #4] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r6, [r5, #0] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strh r6, [r5, r7] │ │ │ │ + strh r2, [r6, r7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r6, [r1, r5] │ │ │ │ + strh r2, [r2, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r5, r1] │ │ │ │ + strh r6, [r5, r1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [pc, #592] @ (2e9628 >::_M_default_append(unsigned int)@@Base+0x66a94>) │ │ │ │ + ldr r7, [pc, #608] @ (2e9638 >::_M_default_append(unsigned int)@@Base+0x66aa4>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r7, {r1, r3, r4, r7} │ │ │ │ + ldmia r7, {r1, r2, r3, r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [pc, #464] @ (2e95b0 >::_M_default_append(unsigned int)@@Base+0x66a1c>) │ │ │ │ + ldr r7, [pc, #480] @ (2e95c0 >::_M_default_append(unsigned int)@@Base+0x66a2c>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r7!, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r7!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [pc, #1016] @ (2e97e0 >::_M_default_append(unsigned int)@@Base+0x66c4c>) │ │ │ │ + ldr r7, [pc, #8] @ (2e93f0 >::_M_default_append(unsigned int)@@Base+0x6685c>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r7!, {r2} │ │ │ │ + ldmia r7!, {r3} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [pc, #792] @ (2e9708 >::_M_default_append(unsigned int)@@Base+0x66b74>) │ │ │ │ + ldr r6, [pc, #808] @ (2e9718 >::_M_default_append(unsigned int)@@Base+0x66b84>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r6, {r2, r3, r6, r7} │ │ │ │ + ldmia r6, {r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [pc, #184] @ (2e94b0 >::_M_default_append(unsigned int)@@Base+0x6691c>) │ │ │ │ + ldr r6, [pc, #200] @ (2e94c0 >::_M_default_append(unsigned int)@@Base+0x6692c>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r3, [pc, #936] @ (2e97a4 >::_M_default_append(unsigned int)@@Base+0x66c10>) │ │ │ │ + ldr r3, [pc, #952] @ (2e97b4 >::_M_default_append(unsigned int)@@Base+0x66c20>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r3!, {r4, r5, r6, r7} │ │ │ │ + ldmia r3!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [pc, #832] @ (2e9744 >::_M_default_append(unsigned int)@@Base+0x66bb0>) │ │ │ │ + ldr r3, [pc, #848] @ (2e9754 >::_M_default_append(unsigned int)@@Base+0x66bc0>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r3!, {r1, r2, r4, r6, r7} │ │ │ │ + ldmia r3, {r1, r3, r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [pc, #696] @ (2e96c4 >::_M_default_append(unsigned int)@@Base+0x66b30>) │ │ │ │ + ldr r3, [pc, #712] @ (2e96d4 >::_M_default_append(unsigned int)@@Base+0x66b40>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r3!, {r2, r4, r5, r7} │ │ │ │ + ldmia r3, {r3, r4, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [pc, #584] @ (2e965c >::_M_default_append(unsigned int)@@Base+0x66ac8>) │ │ │ │ + ldr r3, [pc, #600] @ (2e966c >::_M_default_append(unsigned int)@@Base+0x66ad8>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r3, {r3, r4, r7} │ │ │ │ + ldmia r3, {r2, r3, r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [pc, #472] @ (2e95f4 >::_M_default_append(unsigned int)@@Base+0x66a60>) │ │ │ │ + ldr r3, [pc, #488] @ (2e9604 >::_M_default_append(unsigned int)@@Base+0x66a70>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r3, {r2, r3, r4, r5, r6} │ │ │ │ + ldmia r3!, {r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [pc, #664] @ (2e96bc >::_M_default_append(unsigned int)@@Base+0x66b28>) │ │ │ │ + ldr r3, [pc, #680] @ (2e96cc >::_M_default_append(unsigned int)@@Base+0x66b38>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [pc, #1000] @ (2e9810 >::_M_default_append(unsigned int)@@Base+0x66c7c>) │ │ │ │ + ldr r2, [pc, #1016] @ (2e9820 >::_M_default_append(unsigned int)@@Base+0x66c8c>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r3!, {r1} │ │ │ │ + ldmia r3!, {r1, r2} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [pc, #720] @ (2e9700 >::_M_default_append(unsigned int)@@Base+0x66b6c>) │ │ │ │ + ldr r2, [pc, #736] @ (2e9710 >::_M_default_append(unsigned int)@@Base+0x66b7c>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r2!, {r1, r3, r4, r5, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ bl 524e84 │ │ │ │ ldr.w r2, [pc, #3044] @ 2ea020 >::_M_default_append(unsigned int)@@Base+0x6748c> │ │ │ │ add r1, sp, #212 @ 0xd4 │ │ │ │ movw r3, #2172 @ 0x87c │ │ │ │ add r2, pc │ │ │ │ @@ -806226,91 +806226,91 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 2ea000 >::_M_default_append(unsigned int)@@Base+0x6746c> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - ldr r1, [pc, #976] @ (2ea3f4 >::_M_default_append(unsigned int)@@Base+0x67860>) │ │ │ │ + ldr r1, [pc, #992] @ (2ea404 >::_M_default_append(unsigned int)@@Base+0x67870>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [pc, #560] @ (2ea258 >::_M_default_append(unsigned int)@@Base+0x676c4>) │ │ │ │ + ldr r1, [pc, #576] @ (2ea268 >::_M_default_append(unsigned int)@@Base+0x676d4>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [pc, #176] @ (2ea0dc >::_M_default_append(unsigned int)@@Base+0x67548>) │ │ │ │ + ldr r2, [pc, #192] @ (2ea0ec >::_M_default_append(unsigned int)@@Base+0x67558>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [pc, #1000] @ (2ea418 >::_M_default_append(unsigned int)@@Base+0x67884>) │ │ │ │ + ldr r0, [pc, #1016] @ (2ea428 >::_M_default_append(unsigned int)@@Base+0x67894>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0x47aa │ │ │ │ + @ instruction: 0x47ae │ │ │ │ lsls r2, r2, #1 │ │ │ │ - mov ip, r9 │ │ │ │ + mov r8, sl │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r6!, {r4, r6, r7} │ │ │ │ + stmia r6!, {r2, r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mov ip, r5 │ │ │ │ + mov r8, r6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r6!, {r4, r5, r7} │ │ │ │ + stmia r6!, {r2, r4, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mov r0, pc │ │ │ │ + mov r4, pc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r6!, {r2, r3, r4, r5, r6} │ │ │ │ + stmia r6!, {r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mov r0, fp │ │ │ │ + mov r4, fp │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r6!, {r2, r3, r4, r6} │ │ │ │ + stmia r6!, {r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r4, r7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r6!, {r2, r3, r4, r5} │ │ │ │ + stmia r6!, {r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mov r0, r3 │ │ │ │ + mov r4, r3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r6!, {r2, r3, r4} │ │ │ │ + stmia r6!, {r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r8, pc │ │ │ │ + cmp ip, pc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r5!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r6!, {} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp sl, r6 │ │ │ │ + cmp lr, r6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - muls r2, r1 │ │ │ │ + muls r6, r1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r6} │ │ │ │ + stmia r3!, {r1, r4, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orrs r0, r5 │ │ │ │ + orrs r4, r5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r3!, {r2, r3, r5} │ │ │ │ + stmia r3!, {r4, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orrs r6, r0 │ │ │ │ + orrs r2, r1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r3!, {r1, r3} │ │ │ │ + stmia r3!, {r1, r2, r3} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmn r4, r4 │ │ │ │ + cmn r0, r5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r2!, {r3, r5, r6, r7} │ │ │ │ + stmia r2!, {r2, r3, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmn r0, r0 │ │ │ │ + cmn r4, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r2!, {r1, r2, r6, r7} │ │ │ │ + stmia r2!, {r1, r3, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rors r6, r6 │ │ │ │ + rors r2, r7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r1!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r2!, {} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r1 │ │ │ │ + asrs r6, r1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r1!, {r1, r4} │ │ │ │ + stmia r1!, {r1, r2, r4} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - eors r0, r0 │ │ │ │ + eors r4, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r0!, {r3, r6} │ │ │ │ + stmia r0!, {r2, r3, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #228 @ 0xe4 │ │ │ │ + subs r7, #232 @ 0xe8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r6, #170 @ 0xaa │ │ │ │ + subs r6, #174 @ 0xae │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r6, #64 @ 0x40 │ │ │ │ + subs r6, #68 @ 0x44 │ │ │ │ lsls r2, r2, #1 │ │ │ │ str.w r3, [r1, r3, lsl #2] │ │ │ │ adds r3, #1 │ │ │ │ mov r2, r8 │ │ │ │ cmp r8, r3 │ │ │ │ bne.n 2ea0bc >::_M_default_append(unsigned int)@@Base+0x67528> │ │ │ │ ldr r0, [sp, #208] @ 0xd0 │ │ │ │ @@ -806578,57 +806578,57 @@ │ │ │ │ ldr r0, [pc, #100] @ (2ea3ec >::_M_default_append(unsigned int)@@Base+0x67858>) │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ b.w 2e8ed6 >::_M_default_append(unsigned int)@@Base+0x66342> │ │ │ │ nop │ │ │ │ - subs r5, #0 │ │ │ │ + subs r5, #4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r1, r2, pc} │ │ │ │ + pop {r1, r3, pc} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #190 @ 0xbe │ │ │ │ + subs r4, #194 @ 0xc2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r1, r2, r6, r7} │ │ │ │ + pop {r1, r3, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #160 @ 0xa0 │ │ │ │ + subs r4, #164 @ 0xa4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r1, r2, r5, r7} │ │ │ │ + pop {r1, r3, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #130 @ 0x82 │ │ │ │ + subs r4, #134 @ 0x86 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r3, r7} │ │ │ │ + pop {r2, r3, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #100 @ 0x64 │ │ │ │ + subs r4, #104 @ 0x68 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r1, r3, r5, r6} │ │ │ │ + pop {r1, r2, r3, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #14 │ │ │ │ + subs r4, #18 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r2, r4} │ │ │ │ + pop {r3, r4} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #156 @ 0x9c │ │ │ │ + subs r3, #160 @ 0xa0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbnz r4, 2ea438 >::_M_default_append(unsigned int)@@Base+0x678a4> │ │ │ │ + cbnz r0, 2ea43a >::_M_default_append(unsigned int)@@Base+0x678a6> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #124 @ 0x7c │ │ │ │ + subs r3, #128 @ 0x80 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbnz r4, 2ea438 >::_M_default_append(unsigned int)@@Base+0x678a4> │ │ │ │ + cbnz r0, 2ea43a >::_M_default_append(unsigned int)@@Base+0x678a6> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #92 @ 0x5c │ │ │ │ + subs r3, #96 @ 0x60 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbnz r4, 2ea438 >::_M_default_append(unsigned int)@@Base+0x678a4> │ │ │ │ + cbnz r0, 2ea43a >::_M_default_append(unsigned int)@@Base+0x678a6> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, #246 @ 0xf6 │ │ │ │ + subs r2, #250 @ 0xfa │ │ │ │ lsls r2, r2, #1 │ │ │ │ - revsh r6, r7 │ │ │ │ + cbnz r2, 2ea428 >::_M_default_append(unsigned int)@@Base+0x67894> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, #214 @ 0xd6 │ │ │ │ + subs r2, #218 @ 0xda │ │ │ │ lsls r2, r2, #1 │ │ │ │ - revsh r6, r3 │ │ │ │ + revsh r2, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #496] @ (2ea5f0 >::_M_default_append(unsigned int)@@Base+0x67a5c>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -806821,65 +806821,65 @@ │ │ │ │ movs r0, r0 │ │ │ │ bvc.n 2ea4f8 >::_M_default_append(unsigned int)@@Base+0x67964> │ │ │ │ sbcs r7, r2 │ │ │ │ mov r6, r0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r2, #26 │ │ │ │ + subs r2, #30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ b.n 2ea0c6 >::_M_default_append(unsigned int)@@Base+0x67532> │ │ │ │ - vcvt.f16.u16 d16, d18, #1 │ │ │ │ + vcvt.f16.u16 d16, d22, #1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r3, #80 @ 0x50 │ │ │ │ + subs r3, #84 @ 0x54 │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsls r7, r7, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r1, #224 @ 0xe0 │ │ │ │ + subs r1, #228 @ 0xe4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbnz r0, 2ea64e >::_M_default_append(unsigned int)@@Base+0x67aba> │ │ │ │ + cbnz r4, 2ea64e >::_M_default_append(unsigned int)@@Base+0x67aba> │ │ │ │ lsls r7, r1, #1 │ │ │ │ cmp sl, r0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r1, #172 @ 0xac │ │ │ │ + subs r1, #176 @ 0xb0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbnz r4, 2ea64c >::_M_default_append(unsigned int)@@Base+0x67ab8> │ │ │ │ + cbnz r0, 2ea64e >::_M_default_append(unsigned int)@@Base+0x67aba> │ │ │ │ lsls r7, r1, #1 │ │ │ │ cbnz r3, 2ea68e >::_M_default_append(unsigned int)@@Base+0x67afa> │ │ │ │ - vtbx.8 d19, {d31- >::_M_default_append(unsigned int)@@Base+0x67ab8> │ │ │ │ + cbnz r2, 2ea64e >::_M_default_append(unsigned int)@@Base+0x67aba> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #68 @ 0x44 │ │ │ │ + subs r1, #72 @ 0x48 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbnz r4, 2ea64e >::_M_default_append(unsigned int)@@Base+0x67aba> │ │ │ │ + cbnz r0, 2ea650 >::_M_default_append(unsigned int)@@Base+0x67abc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, #254 @ 0xfe │ │ │ │ + subs r3, #2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r3, #96 @ 0x60 │ │ │ │ + subs r3, #100 @ 0x64 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r3, #94 @ 0x5e │ │ │ │ + subs r3, #98 @ 0x62 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r3, #240 @ 0xf0 │ │ │ │ + subs r3, #244 @ 0xf4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, #214 @ 0xd6 │ │ │ │ + subs r0, #218 @ 0xda │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb8de │ │ │ │ + @ instruction: 0xb8e2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #188 @ 0xbc │ │ │ │ + subs r0, #192 @ 0xc0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb8c4 │ │ │ │ + @ instruction: 0xb8c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #158 @ 0x9e │ │ │ │ + subs r0, #162 @ 0xa2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb8a4 │ │ │ │ + @ instruction: 0xb8a8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #8 │ │ │ │ mov r5, r0 │ │ │ │ @@ -806911,19 +806911,19 @@ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [r0, #0] │ │ │ │ mov r0, r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - adds r7, #204 @ 0xcc │ │ │ │ + adds r7, #208 @ 0xd0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb7d4 │ │ │ │ + @ instruction: 0xb7d8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r0, #7 │ │ │ │ + lsrs r0, r1, #7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2944] @ 0xb80 │ │ │ │ ldr r1, [pc, #680] @ (2ea990 >::_M_default_append(unsigned int)@@Base+0x67dfc>) │ │ │ │ @@ -807173,39 +807173,39 @@ │ │ │ │ ... │ │ │ │ orrs r6, r3 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cmn r0, r6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r2, #0 │ │ │ │ + subs r2, #4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r2, #36 @ 0x24 │ │ │ │ + subs r2, #40 @ 0x28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, #148 @ 0x94 │ │ │ │ + subs r0, #152 @ 0x98 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, #166 @ 0xa6 │ │ │ │ + subs r0, #170 @ 0xaa │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r1, r2, r3, r5, r6, lr} │ │ │ │ + push {r1, r4, r5, r6, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #138 @ 0x8a │ │ │ │ + subs r0, #142 @ 0x8e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r1, r4, r6, lr} │ │ │ │ + push {r1, r2, r4, r6, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #110 @ 0x6e │ │ │ │ + subs r0, #114 @ 0x72 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r1, r2, r4, r5, lr} │ │ │ │ + push {r1, r3, r4, r5, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #70 @ 0x46 │ │ │ │ + subs r0, #74 @ 0x4a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r1, r2, r3, lr} │ │ │ │ + push {r1, r4, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #40 @ 0x28 │ │ │ │ + subs r0, #44 @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r1, r2, r3, r5, r6, r7} │ │ │ │ + push {r1, r4, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #184] @ 2eaa9c >::_M_default_append(unsigned int)@@Base+0x67f08> │ │ │ │ @@ -807285,32 +807285,32 @@ │ │ │ │ b.n 2eaa3e >::_M_default_append(unsigned int)@@Base+0x67eaa> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ands r0, r4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldc2l 15, cr15, [r7], {255} @ 0xff │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r7, #174 @ 0xae │ │ │ │ + adds r7, #178 @ 0xb2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r7, #232 @ 0xe8 │ │ │ │ + adds r7, #236 @ 0xec │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r7, #104 @ 0x68 │ │ │ │ + adds r7, #108 @ 0x6c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r4, r5} │ │ │ │ + push {r2, r4, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r7, #82 @ 0x52 │ │ │ │ + adds r7, #86 @ 0x56 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r1, r3, r4} │ │ │ │ + push {r1, r2, r3, r4} │ │ │ │ lsls r7, r1, #1 │ │ │ │ subs r7, #180 @ 0xb4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - adds r7, #16 │ │ │ │ + adds r7, #20 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r0, 2eab46 >::_M_default_append(unsigned int)@@Base+0x67fb2> │ │ │ │ + cbz r4, 2eab46 >::_M_default_append(unsigned int)@@Base+0x67fb2> │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #164] @ 2eab88 >::_M_default_append(unsigned int)@@Base+0x67ff4> │ │ │ │ @@ -807382,28 +807382,28 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ subs r7, #32 │ │ │ │ lsls r3, r3, #1 │ │ │ │ @ instruction: 0xfbd7ffff │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r6, #174 @ 0xae │ │ │ │ + adds r6, #178 @ 0xb2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r6, #232 @ 0xe8 │ │ │ │ + adds r6, #236 @ 0xec │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r6, #104 @ 0x68 │ │ │ │ + adds r6, #108 @ 0x6c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r0, 2eabf0 >::_M_default_append(unsigned int)@@Base+0x6805c> │ │ │ │ + cbz r4, 2eabf0 >::_M_default_append(unsigned int)@@Base+0x6805c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ subs r6, #202 @ 0xca │ │ │ │ lsls r3, r3, #1 │ │ │ │ mcr2 15, 3, pc, cr15, cr15, {7} @ │ │ │ │ - adds r6, #38 @ 0x26 │ │ │ │ + adds r6, #42 @ 0x2a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - uxtb r6, r5 │ │ │ │ + uxtb r2, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -807446,15 +807446,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ subs r6, #62 @ 0x3e │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r6, #22 │ │ │ │ + adds r6, #26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ subs r6, #4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -807750,71 +807750,71 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ subs r5, #188 @ 0xbc │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r5, #168 @ 0xa8 │ │ │ │ + adds r5, #172 @ 0xac │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r5, #138 @ 0x8a │ │ │ │ + adds r5, #142 @ 0x8e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r6, 2eaf72 >::_M_default_append(unsigned int)@@Base+0x683de> │ │ │ │ + cbz r2, 2eaf74 >::_M_default_append(unsigned int)@@Base+0x683e0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ subs r5, #56 @ 0x38 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r5, #58 @ 0x3a │ │ │ │ + adds r5, #62 @ 0x3e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r5, #24 │ │ │ │ + adds r5, #28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r4, 2eaf66 >::_M_default_append(unsigned int)@@Base+0x683d2> │ │ │ │ + cbz r0, 2eaf68 >::_M_default_append(unsigned int)@@Base+0x683d4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r5, #24 │ │ │ │ + adds r5, #28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, #178 @ 0xb2 │ │ │ │ + adds r4, #182 @ 0xb6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sub sp, #280 @ 0x118 │ │ │ │ + sub sp, #296 @ 0x128 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, #154 @ 0x9a │ │ │ │ + adds r4, #158 @ 0x9e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sub sp, #184 @ 0xb8 │ │ │ │ + sub sp, #200 @ 0xc8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, #170 @ 0xaa │ │ │ │ + adds r4, #174 @ 0xae │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, #64 @ 0x40 │ │ │ │ + adds r4, #68 @ 0x44 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add sp, #336 @ 0x150 │ │ │ │ + add sp, #352 @ 0x160 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, #40 @ 0x28 │ │ │ │ + adds r4, #44 @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add sp, #240 @ 0xf0 │ │ │ │ + add sp, #256 @ 0x100 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #252 @ 0xfc │ │ │ │ + adds r4, #0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add sp, #64 @ 0x40 │ │ │ │ + add sp, #80 @ 0x50 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #214 @ 0xd6 │ │ │ │ + adds r3, #218 @ 0xda │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, sp, #936 @ 0x3a8 │ │ │ │ + add r7, sp, #952 @ 0x3b8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #174 @ 0xae │ │ │ │ + adds r3, #178 @ 0xb2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, sp, #776 @ 0x308 │ │ │ │ + add r7, sp, #792 @ 0x318 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #136 @ 0x88 │ │ │ │ + adds r3, #140 @ 0x8c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, sp, #624 @ 0x270 │ │ │ │ + add r7, sp, #640 @ 0x280 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #98 @ 0x62 │ │ │ │ + adds r3, #102 @ 0x66 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, sp, #472 @ 0x1d8 │ │ │ │ + add r7, sp, #488 @ 0x1e8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #50 @ 0x32 │ │ │ │ + adds r3, #54 @ 0x36 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, sp, #280 @ 0x118 │ │ │ │ + add r7, sp, #296 @ 0x128 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2984] @ 0xba8 │ │ │ │ mov r9, r2 │ │ │ │ @@ -808165,81 +808165,81 @@ │ │ │ │ b.n 2eb072 >::_M_default_append(unsigned int)@@Base+0x684de> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ subs r2, #60 @ 0x3c │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, #136 @ 0x88 │ │ │ │ + adds r2, #140 @ 0x8c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r1, #232 @ 0xe8 │ │ │ │ + adds r1, #236 @ 0xec │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, sp, #1008 @ 0x3f0 │ │ │ │ + add r6, sp, #0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ subs r1, #150 @ 0x96 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r1, #246 @ 0xf6 │ │ │ │ + adds r1, #250 @ 0xfa │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r1, #220 @ 0xdc │ │ │ │ + adds r1, #224 @ 0xe0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r1, #62 @ 0x3e │ │ │ │ + adds r1, #66 @ 0x42 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, sp, #328 @ 0x148 │ │ │ │ + add r5, sp, #344 @ 0x158 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r1, #120 @ 0x78 │ │ │ │ + adds r1, #124 @ 0x7c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r0, #228 @ 0xe4 │ │ │ │ + adds r0, #232 @ 0xe8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #992 @ 0x3e0 │ │ │ │ + add r4, sp, #1008 @ 0x3f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #202 @ 0xca │ │ │ │ + adds r0, #206 @ 0xce │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #888 @ 0x378 │ │ │ │ + add r4, sp, #904 @ 0x388 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #176 @ 0xb0 │ │ │ │ + adds r0, #180 @ 0xb4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #784 @ 0x310 │ │ │ │ + add r4, sp, #800 @ 0x320 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #104 @ 0x68 │ │ │ │ + adds r0, #108 @ 0x6c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #496 @ 0x1f0 │ │ │ │ + add r4, sp, #512 @ 0x200 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #44 @ 0x2c │ │ │ │ + adds r0, #48 @ 0x30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #256 @ 0x100 │ │ │ │ + add r4, sp, #272 @ 0x110 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #18 │ │ │ │ + adds r0, #22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #152 @ 0x98 │ │ │ │ + add r4, sp, #168 @ 0xa8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r7, #248 @ 0xf8 │ │ │ │ + cmp r7, #252 @ 0xfc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #48 @ 0x30 │ │ │ │ + add r4, sp, #64 @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #48 @ 0x30 │ │ │ │ + adds r0, #52 @ 0x34 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r7, #178 @ 0xb2 │ │ │ │ + cmp r7, #182 @ 0xb6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #792 @ 0x318 │ │ │ │ + add r3, sp, #808 @ 0x328 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r7, #104 @ 0x68 │ │ │ │ + cmp r7, #108 @ 0x6c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r7, #78 @ 0x4e │ │ │ │ + cmp r7, #82 @ 0x52 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ + add r3, sp, #408 @ 0x198 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r7, #32 │ │ │ │ + cmp r7, #36 @ 0x24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #208 @ 0xd0 │ │ │ │ + add r3, sp, #224 @ 0xe0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #248 @ 0xf8 │ │ │ │ + cmp r6, #252 @ 0xfc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #48 @ 0x30 │ │ │ │ + add r3, sp, #64 @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ mov r0, r5 │ │ │ │ ldr r1, [r3, #0] │ │ │ │ bl 52e630 │ │ │ │ mov r8, r0 │ │ │ │ cmp r0, #1 │ │ │ │ @@ -808303,29 +808303,29 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #40] @ (2eb4d0 >::_M_default_append(unsigned int)@@Base+0x6893c>) │ │ │ │ mov r1, r8 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2eb072 >::_M_default_append(unsigned int)@@Base+0x684de> │ │ │ │ nop │ │ │ │ - cmp r6, #50 @ 0x32 │ │ │ │ + cmp r6, #54 @ 0x36 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, sp, #280 @ 0x118 │ │ │ │ + add r2, sp, #296 @ 0x128 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #10 │ │ │ │ + cmp r6, #14 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, sp, #120 @ 0x78 │ │ │ │ + add r2, sp, #136 @ 0x88 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r5, #222 @ 0xde │ │ │ │ + cmp r5, #226 @ 0xe2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, sp, #968 @ 0x3c8 │ │ │ │ + add r1, sp, #984 @ 0x3d8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r5, #170 @ 0xaa │ │ │ │ + cmp r5, #174 @ 0xae │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, sp, #760 @ 0x2f8 │ │ │ │ + add r1, sp, #776 @ 0x308 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1912] @ 0x778 │ │ │ │ subw sp, sp, #2148 @ 0x864 │ │ │ │ mov r4, r2 │ │ │ │ @@ -808690,61 +808690,61 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ adds r5, #16 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #66 @ 0x42 │ │ │ │ + cmp r5, #70 @ 0x46 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r3, #248 @ 0xf8 │ │ │ │ + cmp r3, #252 @ 0xfc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, sp, #48 @ 0x30 │ │ │ │ + add r0, sp, #64 @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ adds r3, #166 @ 0xa6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r4, #56 @ 0x38 │ │ │ │ + cmp r4, #60 @ 0x3c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r3, #116 @ 0x74 │ │ │ │ + cmp r3, #120 @ 0x78 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, pc, #544 @ (adr r7, 2ebb54 >::_M_default_append(unsigned int)@@Base+0x68fc0>) │ │ │ │ + add r7, pc, #560 @ (adr r7, 2ebb64 >::_M_default_append(unsigned int)@@Base+0x68fd0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r3, #66 @ 0x42 │ │ │ │ + cmp r3, #70 @ 0x46 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, pc, #344 @ (adr r7, 2eba94 >::_M_default_append(unsigned int)@@Base+0x68f00>) │ │ │ │ + add r7, pc, #360 @ (adr r7, 2ebaa4 >::_M_default_append(unsigned int)@@Base+0x68f10>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r3, #40 @ 0x28 │ │ │ │ + cmp r3, #44 @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, pc, #240 @ (adr r7, 2eba34 >::_M_default_append(unsigned int)@@Base+0x68ea0>) │ │ │ │ + add r7, pc, #256 @ (adr r7, 2eba44 >::_M_default_append(unsigned int)@@Base+0x68eb0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r3, #180 @ 0xb4 │ │ │ │ + cmp r3, #184 @ 0xb8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r2, #180 @ 0xb4 │ │ │ │ + cmp r2, #184 @ 0xb8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, pc, #800 @ (adr r6, 2ebc70 >::_M_default_append(unsigned int)@@Base+0x690dc>) │ │ │ │ + add r6, pc, #816 @ (adr r6, 2ebc80 >::_M_default_append(unsigned int)@@Base+0x690ec>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r3, #40 @ 0x28 │ │ │ │ + cmp r3, #44 @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r2, #72 @ 0x48 │ │ │ │ + cmp r2, #76 @ 0x4c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, pc, #368 @ (adr r6, 2ebacc >::_M_default_append(unsigned int)@@Base+0x68f38>) │ │ │ │ + add r6, pc, #384 @ (adr r6, 2ebadc >::_M_default_append(unsigned int)@@Base+0x68f48>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #160 @ 0xa0 │ │ │ │ + cmp r2, #164 @ 0xa4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r1, #222 @ 0xde │ │ │ │ + cmp r1, #226 @ 0xe2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #968 @ (adr r5, 2ebd30 >::_M_default_append(unsigned int)@@Base+0x6919c>) │ │ │ │ + add r5, pc, #984 @ (adr r5, 2ebd40 >::_M_default_append(unsigned int)@@Base+0x691ac>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r1, #116 @ 0x74 │ │ │ │ + cmp r1, #120 @ 0x78 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #544 @ (adr r5, 2ebb90 >::_M_default_append(unsigned int)@@Base+0x68ffc>) │ │ │ │ + add r5, pc, #560 @ (adr r5, 2ebba0 >::_M_default_append(unsigned int)@@Base+0x6900c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r1, #90 @ 0x5a │ │ │ │ + cmp r1, #94 @ 0x5e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #440 @ (adr r5, 2ebb30 >::_M_default_append(unsigned int)@@Base+0x68f9c>) │ │ │ │ + add r5, pc, #456 @ (adr r5, 2ebb40 >::_M_default_append(unsigned int)@@Base+0x68fac>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr.w r0, [pc, #1092] @ 2ebdc0 >::_M_default_append(unsigned int)@@Base+0x6922c> │ │ │ │ mov.w r1, #494 @ 0x1ee │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr.w r0, [pc, #1080] @ 2ebdc4 >::_M_default_append(unsigned int)@@Base+0x69230> │ │ │ │ @@ -809147,107 +809147,107 @@ │ │ │ │ ldr r0, [pc, #204] @ (2ebe78 >::_M_default_append(unsigned int)@@Base+0x692e4>) │ │ │ │ mov r1, fp │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2ebad8 >::_M_default_append(unsigned int)@@Base+0x68f44> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - cmp r0, #200 @ 0xc8 │ │ │ │ + cmp r0, #204 @ 0xcc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, pc, #872 @ (adr r4, 2ec130 >::_M_default_append(unsigned int)@@Base+0x6959c>) │ │ │ │ + add r4, pc, #888 @ (adr r4, 2ec140 >::_M_default_append(unsigned int)@@Base+0x695ac>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #152 @ 0x98 │ │ │ │ + cmp r0, #156 @ 0x9c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, pc, #680 @ (adr r4, 2ec078 >::_M_default_append(unsigned int)@@Base+0x694e4>) │ │ │ │ + add r4, pc, #696 @ (adr r4, 2ec088 >::_M_default_append(unsigned int)@@Base+0x694f4>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #122 @ 0x7a │ │ │ │ + cmp r0, #126 @ 0x7e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, pc, #568 @ (adr r4, 2ec010 >::_M_default_append(unsigned int)@@Base+0x6947c>) │ │ │ │ + add r4, pc, #584 @ (adr r4, 2ec020 >::_M_default_append(unsigned int)@@Base+0x6948c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #68 @ 0x44 │ │ │ │ + cmp r0, #72 @ 0x48 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, pc, #352 @ (adr r4, 2ebf40 >::_M_default_append(unsigned int)@@Base+0x693ac>) │ │ │ │ + add r4, pc, #368 @ (adr r4, 2ebf50 >::_M_default_append(unsigned int)@@Base+0x693bc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #10 │ │ │ │ + cmp r0, #14 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, pc, #120 @ (adr r4, 2ebe60 >::_M_default_append(unsigned int)@@Base+0x692cc>) │ │ │ │ + add r4, pc, #136 @ (adr r4, 2ebe70 >::_M_default_append(unsigned int)@@Base+0x692dc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #224 @ 0xe0 │ │ │ │ + movs r7, #228 @ 0xe4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, pc, #976 @ (adr r3, 2ec1c0 >::_M_default_append(unsigned int)@@Base+0x6962c>) │ │ │ │ + add r3, pc, #992 @ (adr r3, 2ec1d0 >::_M_default_append(unsigned int)@@Base+0x6963c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #130 @ 0x82 │ │ │ │ + cmp r0, #134 @ 0x86 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r7, #130 @ 0x82 │ │ │ │ + movs r7, #134 @ 0x86 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, pc, #600 @ (adr r3, 2ec054 >::_M_default_append(unsigned int)@@Base+0x694c0>) │ │ │ │ + add r3, pc, #616 @ (adr r3, 2ec064 >::_M_default_append(unsigned int)@@Base+0x694d0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #106 @ 0x6a │ │ │ │ + movs r7, #110 @ 0x6e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, pc, #504 @ (adr r3, 2ebffc >::_M_default_append(unsigned int)@@Base+0x69468>) │ │ │ │ + add r3, pc, #520 @ (adr r3, 2ec00c >::_M_default_append(unsigned int)@@Base+0x69478>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #68 @ 0x44 │ │ │ │ + movs r7, #72 @ 0x48 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, pc, #352 @ (adr r3, 2ebf6c >::_M_default_append(unsigned int)@@Base+0x693d8>) │ │ │ │ + add r3, pc, #368 @ (adr r3, 2ebf7c >::_M_default_append(unsigned int)@@Base+0x693e8>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #18 │ │ │ │ + movs r7, #22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, pc, #152 @ (adr r3, 2ebeac >::_M_default_append(unsigned int)@@Base+0x69318>) │ │ │ │ + add r3, pc, #168 @ (adr r3, 2ebebc >::_M_default_append(unsigned int)@@Base+0x69328>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #232 @ 0xe8 │ │ │ │ + movs r6, #236 @ 0xec │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, pc, #1008 @ (adr r2, 2ec20c >::_M_default_append(unsigned int)@@Base+0x69678>) │ │ │ │ + add r3, pc, #0 @ (adr r3, 2ebe1c >::_M_default_append(unsigned int)@@Base+0x69288>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #182 @ 0xb6 │ │ │ │ + movs r6, #186 @ 0xba │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, pc, #808 @ (adr r2, 2ec14c >::_M_default_append(unsigned int)@@Base+0x695b8>) │ │ │ │ + add r2, pc, #824 @ (adr r2, 2ec15c >::_M_default_append(unsigned int)@@Base+0x695c8>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #140 @ 0x8c │ │ │ │ + movs r6, #144 @ 0x90 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, pc, #640 @ (adr r2, 2ec0ac >::_M_default_append(unsigned int)@@Base+0x69518>) │ │ │ │ + add r2, pc, #656 @ (adr r2, 2ec0bc >::_M_default_append(unsigned int)@@Base+0x69528>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #64 @ 0x40 │ │ │ │ + movs r7, #68 @ 0x44 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r6, #58 @ 0x3a │ │ │ │ + movs r6, #62 @ 0x3e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, pc, #312 @ (adr r2, 2ebf70 >::_M_default_append(unsigned int)@@Base+0x693dc>) │ │ │ │ + add r2, pc, #328 @ (adr r2, 2ebf80 >::_M_default_append(unsigned int)@@Base+0x693ec>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #16 │ │ │ │ + movs r6, #20 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, pc, #144 @ (adr r2, 2ebed0 >::_M_default_append(unsigned int)@@Base+0x6933c>) │ │ │ │ + add r2, pc, #160 @ (adr r2, 2ebee0 >::_M_default_append(unsigned int)@@Base+0x6934c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #224 @ 0xe0 │ │ │ │ + movs r5, #228 @ 0xe4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, pc, #976 @ (adr r1, 2ec218 >::_M_default_append(unsigned int)@@Base+0x69684>) │ │ │ │ + add r1, pc, #992 @ (adr r1, 2ec228 >::_M_default_append(unsigned int)@@Base+0x69694>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #176 @ 0xb0 │ │ │ │ + movs r5, #180 @ 0xb4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, pc, #784 @ (adr r1, 2ec160 >::_M_default_append(unsigned int)@@Base+0x695cc>) │ │ │ │ + add r1, pc, #800 @ (adr r1, 2ec170 >::_M_default_append(unsigned int)@@Base+0x695dc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #126 @ 0x7e │ │ │ │ + movs r5, #130 @ 0x82 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, pc, #584 @ (adr r1, 2ec0a0 >::_M_default_append(unsigned int)@@Base+0x6950c>) │ │ │ │ + add r1, pc, #600 @ (adr r1, 2ec0b0 >::_M_default_append(unsigned int)@@Base+0x6951c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #80 @ 0x50 │ │ │ │ + movs r5, #84 @ 0x54 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, pc, #400 @ (adr r1, 2ebff0 >::_M_default_append(unsigned int)@@Base+0x6945c>) │ │ │ │ + add r1, pc, #416 @ (adr r1, 2ec000 >::_M_default_append(unsigned int)@@Base+0x6946c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #40 @ 0x28 │ │ │ │ + movs r5, #44 @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, pc, #240 @ (adr r1, 2ebf58 >::_M_default_append(unsigned int)@@Base+0x693c4>) │ │ │ │ + add r1, pc, #256 @ (adr r1, 2ebf68 >::_M_default_append(unsigned int)@@Base+0x693d4>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #224 @ 0xe0 │ │ │ │ + movs r5, #228 @ 0xe4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r4, #214 @ 0xd6 │ │ │ │ + movs r4, #218 @ 0xda │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, pc, #936 @ (adr r0, 2ec21c >::_M_default_append(unsigned int)@@Base+0x69688>) │ │ │ │ + add r0, pc, #952 @ (adr r0, 2ec22c >::_M_default_append(unsigned int)@@Base+0x69698>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #166 @ 0xa6 │ │ │ │ + movs r4, #170 @ 0xaa │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, pc, #744 @ (adr r0, 2ec164 >::_M_default_append(unsigned int)@@Base+0x695d0>) │ │ │ │ + add r0, pc, #760 @ (adr r0, 2ec174 >::_M_default_append(unsigned int)@@Base+0x695e0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr.w r2, [r8] │ │ │ │ mov r0, r5 │ │ │ │ ldr.w r1, [r9] │ │ │ │ vmov.f64 d0, #0 @ 0x40000000 2.0 │ │ │ │ bl 13c978 │ │ │ │ mov fp, r0 │ │ │ │ @@ -809609,95 +809609,95 @@ │ │ │ │ mov r1, fp │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2ebad8 >::_M_default_append(unsigned int)@@Base+0x68f44> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - movs r3, #174 @ 0xae │ │ │ │ + movs r3, #178 @ 0xb2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [sp, #776] @ 0x308 │ │ │ │ + ldr r7, [sp, #792] @ 0x318 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #132 @ 0x84 │ │ │ │ + movs r3, #136 @ 0x88 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [sp, #608] @ 0x260 │ │ │ │ + ldr r7, [sp, #624] @ 0x270 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #92 @ 0x5c │ │ │ │ + movs r3, #96 @ 0x60 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r7, [sp, #464] @ 0x1d0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #44 @ 0x2c │ │ │ │ + movs r3, #48 @ 0x30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [sp, #256] @ 0x100 │ │ │ │ + ldr r7, [sp, #272] @ 0x110 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #252 @ 0xfc │ │ │ │ + movs r4, #0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r2, #212 @ 0xd4 │ │ │ │ + movs r2, #216 @ 0xd8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #928] @ 0x3a0 │ │ │ │ + ldr r6, [sp, #944] @ 0x3b0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #170 @ 0xaa │ │ │ │ + movs r2, #174 @ 0xae │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #760] @ 0x2f8 │ │ │ │ + ldr r6, [sp, #776] @ 0x308 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #142 @ 0x8e │ │ │ │ + movs r3, #146 @ 0x92 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r2, #88 @ 0x58 │ │ │ │ + movs r2, #92 @ 0x5c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r6, [sp, #448] @ 0x1c0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #40 @ 0x28 │ │ │ │ + movs r2, #44 @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #240] @ 0xf0 │ │ │ │ + ldr r6, [sp, #256] @ 0x100 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #246 @ 0xf6 │ │ │ │ + movs r1, #250 @ 0xfa │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #40] @ 0x28 │ │ │ │ + ldr r6, [sp, #56] @ 0x38 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #204 @ 0xcc │ │ │ │ + movs r1, #208 @ 0xd0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [sp, #896] @ 0x380 │ │ │ │ + ldr r5, [sp, #912] @ 0x390 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #164 @ 0xa4 │ │ │ │ + movs r1, #168 @ 0xa8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r5, [sp, #752] @ 0x2f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #150 @ 0x96 │ │ │ │ + movs r2, #154 @ 0x9a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r1, #86 @ 0x56 │ │ │ │ + movs r1, #90 @ 0x5a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r5, [sp, #440] @ 0x1b8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #40 @ 0x28 │ │ │ │ + movs r1, #44 @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [sp, #240] @ 0xf0 │ │ │ │ + ldr r5, [sp, #256] @ 0x100 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #248 @ 0xf8 │ │ │ │ + movs r0, #252 @ 0xfc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #208 @ 0xd0 │ │ │ │ + movs r0, #212 @ 0xd4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [sp, #912] @ 0x390 │ │ │ │ + ldr r4, [sp, #928] @ 0x3a0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #168 @ 0xa8 │ │ │ │ + movs r0, #172 @ 0xac │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [sp, #752] @ 0x2f0 │ │ │ │ + ldr r4, [sp, #768] @ 0x300 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #106 @ 0x6a │ │ │ │ + movs r0, #110 @ 0x6e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r4, [sp, #520] @ 0x208 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #62 @ 0x3e │ │ │ │ + movs r0, #66 @ 0x42 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [sp, #328] @ 0x148 │ │ │ │ + ldr r4, [sp, #344] @ 0x158 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #34 @ 0x22 │ │ │ │ + movs r0, #38 @ 0x26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [sp, #216] @ 0xd8 │ │ │ │ + ldr r4, [sp, #232] @ 0xe8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2928] @ 0xb70 │ │ │ │ vabs.f64 d10, d0 │ │ │ │ @@ -810075,37 +810075,37 @@ │ │ │ │ ... │ │ │ │ movs r6, #252 @ 0xfc │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r6, #54 @ 0x36 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r6, r7, #5 │ │ │ │ + subs r2, r0, #6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r6, r1, #5 │ │ │ │ + adds r2, r2, #5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [sp, #392] @ 0x188 │ │ │ │ + ldr r1, [sp, #408] @ 0x198 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, r1, #3 │ │ │ │ + adds r0, r2, #3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [sp, #896] @ 0x380 │ │ │ │ + ldr r0, [sp, #912] @ 0x390 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, r5, #1 │ │ │ │ + adds r4, r5, #1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r0, [sp, #512] @ 0x200 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, r6, #5 │ │ │ │ + adds r0, r7, #5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, r4, r5 │ │ │ │ + subs r4, r4, r5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r7, [sp, #464] @ 0x1d0 │ │ │ │ + str r7, [sp, #480] @ 0x1e0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r7, r4 │ │ │ │ + subs r0, r0, r5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r7, [sp, #320] @ 0x140 │ │ │ │ + str r7, [sp, #336] @ 0x150 │ │ │ │ lsls r7, r1, #1 │ │ │ │ str r0, [sp, #20] │ │ │ │ mov.w r1, #652 @ 0x28c │ │ │ │ ldr r0, [pc, #296] @ (2ec89c >::_M_default_append(unsigned int)@@Base+0x69d08>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -810220,53 +810220,53 @@ │ │ │ │ ldr r0, [pc, #92] @ (2ec8e8 >::_M_default_append(unsigned int)@@Base+0x69d54>) │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ b.n 2ec3d2 >::_M_default_append(unsigned int)@@Base+0x6983e> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - subs r4, r2, r3 │ │ │ │ + subs r0, r3, r3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [sp, #928] @ 0x3a0 │ │ │ │ + str r6, [sp, #944] @ 0x3b0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r6, r2 │ │ │ │ + subs r2, r7, r2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [sp, #808] @ 0x328 │ │ │ │ + str r6, [sp, #824] @ 0x338 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r3, r2 │ │ │ │ + subs r4, r3, r2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [sp, #688] @ 0x2b0 │ │ │ │ + str r6, [sp, #704] @ 0x2c0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r7, r1 │ │ │ │ + subs r6, r7, r1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [sp, #568] @ 0x238 │ │ │ │ + str r6, [sp, #584] @ 0x248 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r3, r1 │ │ │ │ + subs r0, r4, r1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [sp, #448] @ 0x1c0 │ │ │ │ + str r6, [sp, #464] @ 0x1d0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r7, r0 │ │ │ │ + subs r2, r0, r1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [sp, #328] @ 0x148 │ │ │ │ + str r6, [sp, #344] @ 0x158 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r4, r0 │ │ │ │ + subs r4, r4, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [sp, #208] @ 0xd0 │ │ │ │ + str r6, [sp, #224] @ 0xe0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r0, r0 │ │ │ │ + subs r6, r0, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [sp, #88] @ 0x58 │ │ │ │ + str r6, [sp, #104] @ 0x68 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, r4, r7 │ │ │ │ + adds r0, r5, r7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r5, [sp, #992] @ 0x3e0 │ │ │ │ + str r5, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, r0, r7 │ │ │ │ + adds r2, r1, r7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r5, [sp, #872] @ 0x368 │ │ │ │ + str r5, [sp, #888] @ 0x378 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2928] @ 0xb70 │ │ │ │ vabs.f64 d10, d0 │ │ │ │ @@ -810635,49 +810635,49 @@ │ │ │ │ ... │ │ │ │ movs r0, #244 @ 0xf4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #58 @ 0x3a │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r2, r0, r6 │ │ │ │ + adds r6, r0, r6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r6, r6, #30 │ │ │ │ + asrs r2, r7, #30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r3, [sp, #808] @ 0x328 │ │ │ │ + str r3, [sp, #824] @ 0x338 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r2, #27 │ │ │ │ + asrs r6, r2, #27 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [sp, #920] @ 0x398 │ │ │ │ + str r2, [sp, #936] @ 0x3a8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r6, #25 │ │ │ │ + asrs r6, r6, #25 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [sp, #536] @ 0x218 │ │ │ │ + str r2, [sp, #552] @ 0x228 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r2, #25 │ │ │ │ + asrs r0, r3, #25 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [sp, #416] @ 0x1a0 │ │ │ │ + str r2, [sp, #432] @ 0x1b0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r4, #29 │ │ │ │ + asrs r4, r4, #29 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r0, r6, #22 │ │ │ │ + asrs r4, r6, #22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r1, [sp, #784] @ 0x310 │ │ │ │ + str r1, [sp, #800] @ 0x320 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r2, #22 │ │ │ │ + asrs r6, r2, #22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r1, [sp, #664] @ 0x298 │ │ │ │ + str r1, [sp, #680] @ 0x2a8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r6, #21 │ │ │ │ + asrs r0, r7, #21 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r1, [sp, #544] @ 0x220 │ │ │ │ + str r1, [sp, #560] @ 0x230 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r2, #21 │ │ │ │ + asrs r2, r3, #21 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r1, [sp, #424] @ 0x1a8 │ │ │ │ + str r1, [sp, #440] @ 0x1b8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ str r0, [sp, #20] │ │ │ │ movw r1, #643 @ 0x283 │ │ │ │ ldr r0, [pc, #208] @ (2ece3c >::_M_default_append(unsigned int)@@Base+0x6a2a8>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -810757,41 +810757,41 @@ │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ b.n 2ec9ce >::_M_default_append(unsigned int)@@Base+0x69e3a> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - asrs r4, r3, #19 │ │ │ │ + asrs r0, r4, #19 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [sp, #960] @ 0x3c0 │ │ │ │ + str r0, [sp, #976] @ 0x3d0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r7, #18 │ │ │ │ + asrs r2, r0, #19 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [sp, #840] @ 0x348 │ │ │ │ + str r0, [sp, #856] @ 0x358 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r4, #18 │ │ │ │ + asrs r4, r4, #18 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [sp, #720] @ 0x2d0 │ │ │ │ + str r0, [sp, #736] @ 0x2e0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r0, #18 │ │ │ │ + asrs r6, r0, #18 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [sp, #600] @ 0x258 │ │ │ │ + str r0, [sp, #616] @ 0x268 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r4, #17 │ │ │ │ + asrs r0, r5, #17 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [sp, #480] @ 0x1e0 │ │ │ │ + str r0, [sp, #496] @ 0x1f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r0, #17 │ │ │ │ + asrs r2, r1, #17 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [sp, #360] @ 0x168 │ │ │ │ + str r0, [sp, #376] @ 0x178 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r5, #16 │ │ │ │ + asrs r4, r5, #16 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [sp, #240] @ 0xf0 │ │ │ │ + str r0, [sp, #256] @ 0x100 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3776] @ 0xec0 │ │ │ │ ldr.w r2, [pc, #3308] @ 2edb78 >::_M_default_append(unsigned int)@@Base+0x6afe4> │ │ │ │ @@ -811900,96 +811900,96 @@ │ │ │ │ vdiv.f64 d7, d9, d0 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ b.n 2edacc >::_M_default_append(unsigned int)@@Base+0x6af38> │ │ │ │ subs r0, r7, r5 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - push {r2, r6, r7, lr} │ │ │ │ + push {r3, r6, r7, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ subs r4, r7, r4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r2, [sp, #528] @ 0x210 │ │ │ │ + ldr r2, [sp, #544] @ 0x220 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r6!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r3, #28] │ │ │ │ + ldr r2, [r4, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #1000] @ 0x3e8 │ │ │ │ + ldr r7, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldr r6, [r5, #24] │ │ │ │ + ldr r2, [r6, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r7, [sp, #600] @ 0x258 │ │ │ │ + str r7, [sp, #616] @ 0x268 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r1, #28 │ │ │ │ + lsrs r6, r1, #28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r4, [r3, #24] │ │ │ │ + ldrh r0, [r4, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r5, #27 │ │ │ │ + lsrs r0, r6, #27 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r7, #22] │ │ │ │ + ldrh r2, [r0, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r1, #27 │ │ │ │ + lsrs r2, r2, #27 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r0, [r4, #22] │ │ │ │ + ldrh r4, [r4, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r6, #26 │ │ │ │ + lsrs r4, r6, #26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r0, [r0, #22] │ │ │ │ + ldrh r4, [r0, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r5, #24 │ │ │ │ - lsls r2, r2, #1 │ │ │ │ - lsrs r2, r4, #22 │ │ │ │ + lsrs r2, r6, #24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsrs r6, r4, #22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r0, [r7, #12] │ │ │ │ + lsrs r2, r5, #22 │ │ │ │ + lsls r2, r2, #1 │ │ │ │ + ldrh r4, [r7, #12] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r5, #20 │ │ │ │ + lsrs r4, r5, #20 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r4, #25 │ │ │ │ + lsrs r2, r5, #25 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r6, #16 │ │ │ │ + lsrs r6, r6, #16 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r4, [r0, #2] │ │ │ │ + ldrh r0, [r1, #2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r2, #16 │ │ │ │ + lsrs r2, r3, #16 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r0, [r5, #0] │ │ │ │ + ldrh r4, [r5, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r7} │ │ │ │ + stmia r0!, {r1, r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r2, #13 │ │ │ │ + lsrs r2, r3, #13 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r1, #13 │ │ │ │ + lsrs r2, r2, #13 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r1, #13 │ │ │ │ + lsrs r2, r2, #13 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - orn r0, r2, #79 @ 0x4f │ │ │ │ - lsrs r4, r6, #12 │ │ │ │ + orn r0, r6, #79 @ 0x4f │ │ │ │ + lsrs r0, r7, #12 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r6, [r0, #58] @ 0x3a │ │ │ │ + strh r2, [r1, #58] @ 0x3a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r0, #12 │ │ │ │ + lsrs r0, r1, #12 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r6, [r2, #56] @ 0x38 │ │ │ │ + strh r2, [r3, #56] @ 0x38 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r4, #11 │ │ │ │ + lsrs r0, r5, #11 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r6, [r6, #54] @ 0x36 │ │ │ │ + strh r2, [r7, #54] @ 0x36 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r5, #8 │ │ │ │ + lsrs r0, r6, #8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r0, [r0, #50] @ 0x32 │ │ │ │ + strh r4, [r0, #50] @ 0x32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r7, #8] │ │ │ │ + str r2, [r0, #12] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r0, #2 │ │ │ │ + lsrs r6, r0, #2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r7, #1 │ │ │ │ + lsrs r0, r0, #2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ vcmpe.f64 d3, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bpl.w 2ecec6 >::_M_default_append(unsigned int)@@Base+0x6a332> │ │ │ │ vabs.f64 d5, d9 │ │ │ │ vmov.f64 d6, #112 @ 0x3f800000 1.0 │ │ │ │ vsub.f64 d1, d9, d4 │ │ │ │ @@ -813147,140 +813147,140 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #308] @ (2eea78 >::_M_default_append(unsigned int)@@Base+0x6bee4>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2ee8e2 >::_M_default_append(unsigned int)@@Base+0x6bd4e> │ │ │ │ - lsls r4, r7, #22 │ │ │ │ + lsls r0, r0, #23 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r1, #14] │ │ │ │ + strh r0, [r2, #14] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r6, #19 │ │ │ │ + lsls r0, r7, #19 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r6, [r0, #8] │ │ │ │ + strh r2, [r1, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #832] @ 0x340 │ │ │ │ + str r2, [sp, #848] @ 0x350 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r4, r3, #17 │ │ │ │ + lsls r0, r4, #17 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r4, r3, #14 │ │ │ │ + lsls r0, r4, #14 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r4, [r5, #30] │ │ │ │ + ldrb r0, [r6, #30] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r2, r7, #13 │ │ │ │ + lsls r6, r7, #13 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r4, [r1, #30] │ │ │ │ + ldrb r0, [r2, #30] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r5, #12 │ │ │ │ + lsls r4, r5, #12 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r0, [r7, #28] │ │ │ │ + ldrb r4, [r7, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r4, r1, #12 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r3, #28] │ │ │ │ + ldrb r6, [r3, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r5, r2] │ │ │ │ + ldrh r0, [r6, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r6, #9 │ │ │ │ + lsls r0, r7, #9 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r5, #9 │ │ │ │ + lsls r6, r5, #9 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r6, r4, #5 │ │ │ │ + lsls r2, r5, #5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r6, r0, #5 │ │ │ │ + lsls r2, r1, #5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r0, [r3, #21] │ │ │ │ + ldrb r4, [r3, #21] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r1, #4 │ │ │ │ + lsls r0, r2, #4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r6, [r3, #20] │ │ │ │ + ldrb r2, [r4, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r5, #3 │ │ │ │ + lsls r4, r5, #3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r0, [r7, #19] │ │ │ │ + ldrb r4, [r7, #19] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r1, #2 │ │ │ │ + lsls r0, r2, #2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r6, [r3, #18] │ │ │ │ + ldrb r2, [r4, #18] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vshr.u8 q0, , #8 │ │ │ │ - lsls r0, r1, #3 │ │ │ │ + vshr.u8 q0, , #4 │ │ │ │ + lsls r4, r1, #3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - vqadd.u32 q8, q7, │ │ │ │ - ldrb r0, [r0, #14] │ │ │ │ + vqadd.u64 q8, q1, │ │ │ │ + ldrb r4, [r0, #14] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mrc2 0, 3, r0, cr12, cr1, {2} │ │ │ │ - ldrb r6, [r1, #10] │ │ │ │ + mcr2 0, 4, r0, cr0, cr1, {2} │ │ │ │ + ldrb r2, [r2, #10] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stc2l 0, cr0, [r4, #324] @ 0x144 │ │ │ │ - ldrb r6, [r2, #7] │ │ │ │ + stc2l 0, cr0, [r8, #324] @ 0x144 │ │ │ │ + ldrb r2, [r3, #7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2 0, cr0, [lr, #324] @ 0x144 │ │ │ │ - ldrb r6, [r5, #6] │ │ │ │ + stc2 0, cr0, [r2, #324]! @ 0x144 │ │ │ │ + ldrb r2, [r6, #6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2l 0, cr0, [ip, #-324]! @ 0xfffffebc │ │ │ │ - ldrb r6, [r1, #6] │ │ │ │ + stc2 0, cr0, [r0, #324] @ 0x144 │ │ │ │ + ldrb r2, [r2, #6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stc2l 0, cr0, [lr, #-324] @ 0xfffffebc │ │ │ │ - ldrb r0, [r4, #5] │ │ │ │ + ldc2l 0, cr0, [r2, #-324] @ 0xfffffebc │ │ │ │ + ldrb r4, [r4, #5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2 0, cr0, [r2, #-324]! @ 0xfffffebc │ │ │ │ - ldrb r4, [r0, #5] │ │ │ │ + ldc2 0, cr0, [r6, #-324]! @ 0xfffffebc │ │ │ │ + ldrb r0, [r1, #5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2 0, cr0, [r2, #-324] @ 0xfffffebc │ │ │ │ - ldrb r4, [r4, #4] │ │ │ │ + ldc2 0, cr0, [r6, #-324] @ 0xfffffebc │ │ │ │ + ldrb r0, [r5, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfaee0051 │ │ │ │ - strb r2, [r0, #28] │ │ │ │ + @ instruction: 0xfaf20051 │ │ │ │ + strb r6, [r0, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xface0051 │ │ │ │ - strb r0, [r4, #27] │ │ │ │ + @ instruction: 0xfad20051 │ │ │ │ + strb r4, [r4, #27] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfab40051 │ │ │ │ - strb r0, [r1, #27] │ │ │ │ + @ instruction: 0xfab80051 │ │ │ │ + strb r4, [r1, #27] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfa980051 │ │ │ │ - strb r4, [r5, #26] │ │ │ │ + @ instruction: 0xfa9c0051 │ │ │ │ + strb r0, [r6, #26] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfa800051 │ │ │ │ - strb r4, [r2, #26] │ │ │ │ + @ instruction: 0xfa840051 │ │ │ │ + strb r0, [r3, #26] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfa640051 │ │ │ │ - strb r0, [r7, #25] │ │ │ │ + @ instruction: 0xfa680051 │ │ │ │ + strb r4, [r7, #25] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfa4a0051 │ │ │ │ - strb r4, [r3, #25] │ │ │ │ + @ instruction: 0xfa4e0051 │ │ │ │ + strb r0, [r4, #25] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfa2a0051 │ │ │ │ - strb r4, [r7, #24] │ │ │ │ + @ instruction: 0xfa2e0051 │ │ │ │ + strb r0, [r0, #25] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr??.w r0, [sl, #81] @ 0x51 │ │ │ │ - strb r6, [r1, #24] │ │ │ │ + ldr??.w r0, [lr, #81] @ 0x51 │ │ │ │ + strb r2, [r2, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr??.w r0, [ip, #81] @ 0x51 │ │ │ │ - strb r0, [r6, #23] │ │ │ │ + vld1.8 @ instruction: 0xf9e00051 │ │ │ │ + strb r4, [r6, #23] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vld1.8 @ instruction: 0xf9a80051 │ │ │ │ - strb r4, [r7, #22] │ │ │ │ + vld1.8 @ instruction: 0xf9ac0051 │ │ │ │ + strb r0, [r0, #23] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr??.w r0, [r8, r1, lsl #1] │ │ │ │ - strb r4, [r1, #22] │ │ │ │ + ldr??.w r0, [ip, r1, lsl #1] │ │ │ │ + strb r0, [r2, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vld4.16 {d16-d19}, [r0 :64], r1 │ │ │ │ - strb r4, [r6, #21] │ │ │ │ + vld4.16 {d16-d19}, [r4 :64], r1 │ │ │ │ + strb r0, [r7, #21] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vst4.16 {d16-d19}, [r4 :64], r1 │ │ │ │ - strb r0, [r3, #21] │ │ │ │ + vst4.16 {d16-d19}, [r8 :64], r1 │ │ │ │ + strb r4, [r3, #21] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vld4.16 {d0-d3}, [sl :64], r1 │ │ │ │ - strb r6, [r7, #20] │ │ │ │ + vld4.16 {d0-d3}, [lr :64], r1 │ │ │ │ + strb r2, [r0, #21] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb.w r0, [r0, r1, lsl #1] │ │ │ │ - strb r4, [r4, #20] │ │ │ │ + ldrsb.w r0, [r4, r1, lsl #1] │ │ │ │ + strb r0, [r5, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ vldr d7, [r4, #176] @ 0xb0 │ │ │ │ mov r0, r9 │ │ │ │ ldr.w r3, [r4, #240] @ 0xf0 │ │ │ │ movw r5, #1215 @ 0x4bf │ │ │ │ vmov.f64 d8, d7 │ │ │ │ mov fp, r3 │ │ │ │ @@ -813685,63 +813685,63 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #148] @ (2eef70 >::_M_default_append(unsigned int)@@Base+0x6c3dc>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 2ecec8 >::_M_default_append(unsigned int)@@Base+0x6a334> │ │ │ │ nop │ │ │ │ - @ instruction: 0xf76c0051 │ │ │ │ - @ instruction: 0xf6b20051 │ │ │ │ - @ instruction: 0xf6740051 │ │ │ │ - strb r0, [r1, #10] │ │ │ │ + @ instruction: 0xf7700051 │ │ │ │ + @ instruction: 0xf6b60051 │ │ │ │ + @ instruction: 0xf6780051 │ │ │ │ + strb r4, [r1, #10] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf6580051 │ │ │ │ - strb r2, [r5, #9] │ │ │ │ + @ instruction: 0xf65c0051 │ │ │ │ + strb r6, [r5, #9] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf6360051 │ │ │ │ - strb r0, [r1, #9] │ │ │ │ + @ instruction: 0xf63a0051 │ │ │ │ + strb r4, [r1, #9] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf61c0051 │ │ │ │ - strb r6, [r5, #8] │ │ │ │ + @ instruction: 0xf6200051 │ │ │ │ + strb r2, [r6, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - addw r0, r2, #2129 @ 0x851 │ │ │ │ - strb r4, [r2, #8] │ │ │ │ + addw r0, r6, #2129 @ 0x851 │ │ │ │ + strb r0, [r3, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf59c0051 │ │ │ │ + sub.w r0, r0, #13697024 @ 0xd10000 │ │ │ │ + @ instruction: 0xf4fe0051 │ │ │ │ @ instruction: 0xf4fa0051 │ │ │ │ - @ instruction: 0xf4f60051 │ │ │ │ - strb r0, [r1, #4] │ │ │ │ + strb r4, [r1, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf4dc0051 │ │ │ │ - strb r6, [r5, #3] │ │ │ │ + @ instruction: 0xf4e00051 │ │ │ │ + strb r2, [r6, #3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf4c20051 │ │ │ │ - strb r4, [r2, #3] │ │ │ │ + @ instruction: 0xf4c60051 │ │ │ │ + strb r0, [r3, #3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf4a80051 │ │ │ │ - strb r2, [r7, #2] │ │ │ │ + @ instruction: 0xf4ac0051 │ │ │ │ + strb r6, [r7, #2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - eor.w r0, ip, #13697024 @ 0xd10000 │ │ │ │ - strb r0, [r4, #2] │ │ │ │ + eors.w r0, r0, #13697024 @ 0xd10000 │ │ │ │ + strb r4, [r4, #2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orns r0, r2, #13697024 @ 0xd10000 │ │ │ │ - strb r6, [r0, #2] │ │ │ │ + orns r0, r6, #13697024 @ 0xd10000 │ │ │ │ + strb r2, [r1, #2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orrs.w r0, r8, #13697024 @ 0xd10000 │ │ │ │ - strb r4, [r5, #1] │ │ │ │ + orrs.w r0, ip, #13697024 @ 0xd10000 │ │ │ │ + strb r0, [r6, #1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - usat r0, #17, sl, asr #1 │ │ │ │ - @ instruction: 0xf3b00051 │ │ │ │ - ldr r4, [r0, #124] @ 0x7c │ │ │ │ + usat r0, #17, lr, asr #1 │ │ │ │ + @ instruction: 0xf3b40051 │ │ │ │ + ldr r0, [r1, #124] @ 0x7c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf3940051 │ │ │ │ - ldr r0, [r5, #120] @ 0x78 │ │ │ │ + @ instruction: 0xf3980051 │ │ │ │ + ldr r4, [r5, #120] @ 0x78 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf3780051 │ │ │ │ - ldr r4, [r1, #120] @ 0x78 │ │ │ │ + @ instruction: 0xf37c0051 │ │ │ │ + ldr r0, [r2, #120] @ 0x78 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #436] @ (2ef138 >::_M_default_append(unsigned int)@@Base+0x6c5a4>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -813914,50 +813914,50 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2ef008 >::_M_default_append(unsigned int)@@Base+0x6c474> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xfa82005a │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf2620051 │ │ │ │ + @ instruction: 0xf2660051 │ │ │ │ udf #181 @ 0xb5 │ │ │ │ - @ instruction: 0xfffff3e0 │ │ │ │ + @ instruction: 0xfffff3e4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ands.w r0, sl, #13697024 @ 0xd10000 │ │ │ │ + ands.w r0, lr, #13697024 @ 0xd10000 │ │ │ │ lsls r5, r0, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf2520051 │ │ │ │ - ldr r6, [r4, #100] @ 0x64 │ │ │ │ + @ instruction: 0xf2560051 │ │ │ │ + ldr r2, [r5, #100] @ 0x64 │ │ │ │ lsls r7, r1, #1 │ │ │ │ @ instruction: 0xfa00005a │ │ │ │ - @ instruction: 0xf21e0051 │ │ │ │ - ldr r2, [r6, #96] @ 0x60 │ │ │ │ + @ instruction: 0xf2220051 │ │ │ │ + ldr r6, [r6, #96] @ 0x60 │ │ │ │ lsls r7, r1, #1 │ │ │ │ cbnz r1, 2ef1c8 >::_M_default_append(unsigned int)@@Base+0x6c634> │ │ │ │ - vrsra.u64 d31, d14, #1 │ │ │ │ + vsubw.u , , d18 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf3d00051 │ │ │ │ - rsbs r0, r4, #81 @ 0x51 │ │ │ │ - ldr r0, [r5, #92] @ 0x5c │ │ │ │ + @ instruction: 0xf3d40051 │ │ │ │ + rsbs r0, r8, #81 @ 0x51 │ │ │ │ + ldr r4, [r5, #92] @ 0x5c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs.w r0, sl, #81 @ 0x51 │ │ │ │ - ldr r6, [r1, #92] @ 0x5c │ │ │ │ + subs.w r0, lr, #81 @ 0x51 │ │ │ │ + ldr r2, [r2, #92] @ 0x5c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - usat r0, #17, r4, asr #1 │ │ │ │ - orn r0, r2, #13697024 @ 0xd10000 │ │ │ │ - orn r0, sl, #13697024 @ 0xd10000 │ │ │ │ - @ instruction: 0xf4dc0051 │ │ │ │ - sbc.w r0, r2, #81 @ 0x51 │ │ │ │ - ldr r6, [r6, #84] @ 0x54 │ │ │ │ + usat r0, #17, r8, asr #1 │ │ │ │ + orn r0, r6, #13697024 @ 0xd10000 │ │ │ │ + orn r0, lr, #13697024 @ 0xd10000 │ │ │ │ + @ instruction: 0xf4e00051 │ │ │ │ + sbc.w r0, r6, #81 @ 0x51 │ │ │ │ + ldr r2, [r7, #84] @ 0x54 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adc.w r0, r8, #81 @ 0x51 │ │ │ │ - ldr r4, [r3, #84] @ 0x54 │ │ │ │ + adc.w r0, ip, #81 @ 0x51 │ │ │ │ + ldr r0, [r4, #84] @ 0x54 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf12a0051 │ │ │ │ - ldr r4, [r7, #80] @ 0x50 │ │ │ │ + @ instruction: 0xf12e0051 │ │ │ │ + ldr r0, [r0, #84] @ 0x54 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2eef74 >::_M_default_append(unsigned int)@@Base+0x6c3e0> │ │ │ │ @@ -813978,16 +813978,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - orns r0, r4, #81 @ 0x51 │ │ │ │ - ldr r0, [r1, #72] @ 0x48 │ │ │ │ + orns r0, r8, #81 @ 0x51 │ │ │ │ + ldr r4, [r1, #72] @ 0x48 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr.w r2, [pc, #2172] @ 2efa88 >::_M_default_append(unsigned int)@@Base+0x6cef4> │ │ │ │ sub sp, #188 @ 0xbc │ │ │ │ @@ -814771,20 +814771,20 @@ │ │ │ │ vdiv.f64 d5, d6, d7 │ │ │ │ b.n 2ef5a2 >::_M_default_append(unsigned int)@@Base+0x6ca0e> │ │ │ │ ... │ │ │ │ @ instruction: 0xf7fa005a │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf7c8005a │ │ │ │ - @ instruction: 0xf2e40051 │ │ │ │ - ldr r6, [r5, #52] @ 0x34 │ │ │ │ + @ instruction: 0xf2e80051 │ │ │ │ + ldr r2, [r6, #52] @ 0x34 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movt r0, #81 @ 0x51 │ │ │ │ - mrc 0, 5, r0, cr12, cr1, {2} │ │ │ │ - mrrc 0, 5, r0, r8, cr1 │ │ │ │ + movt r0, #16465 @ 0x4051 │ │ │ │ + mcr 0, 6, r0, cr0, cr1, {2} │ │ │ │ + mrrc 0, 5, r0, ip, cr1 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ cmp.w r3, #1000 @ 0x3e8 │ │ │ │ add.w r2, r2, #8 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ bge.w 2efd56 >::_M_default_append(unsigned int)@@Base+0x6d1c2> │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ movs r1, #0 │ │ │ │ @@ -815343,51 +815343,51 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #96] @ (2f0150 >::_M_default_append(unsigned int)@@Base+0x6d5bc>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2efcde >::_M_default_append(unsigned int)@@Base+0x6d14a> │ │ │ │ nop │ │ │ │ - @ instruction: 0xe99c0051 │ │ │ │ - str r4, [r4, #32] │ │ │ │ + @ instruction: 0xe9a00051 │ │ │ │ + str r0, [r5, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmdb r8, {r0, r4, r6} │ │ │ │ - str r0, [r2, #24] │ │ │ │ + stmdb ip, {r0, r4, r6} │ │ │ │ + str r4, [r2, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strd r0, r0, [sl], #324 @ 0x144 │ │ │ │ - str r2, [r6, #20] │ │ │ │ + strd r0, r0, [lr], #324 @ 0x144 │ │ │ │ + str r6, [r6, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xe8ca0051 │ │ │ │ - str r2, [r2, #20] │ │ │ │ + @ instruction: 0xe8ce0051 │ │ │ │ + str r6, [r2, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia.w ip!, {r0, r4, r6} │ │ │ │ - str r6, [r6, #16] │ │ │ │ + ldmia.w r0!, {r0, r4, r6} │ │ │ │ + str r2, [r7, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia.w r0, {r0, r4, r6} │ │ │ │ - str r2, [r3, #16] │ │ │ │ + ldmia.w r4, {r0, r4, r6} │ │ │ │ + str r6, [r3, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2eff5c >::_M_default_append(unsigned int)@@Base+0x6d3c8> │ │ │ │ + b.n 2eff64 >::_M_default_append(unsigned int)@@Base+0x6d3d0> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r2, [r4, r6] │ │ │ │ + ldrsh r6, [r4, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2efc74 >::_M_default_append(unsigned int)@@Base+0x6d0e0> │ │ │ │ + b.n 2efc7c >::_M_default_append(unsigned int)@@Base+0x6d0e8> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r2, [r5, r0] │ │ │ │ + ldrsh r6, [r5, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2efb88 >::_M_default_append(unsigned int)@@Base+0x6cff4> │ │ │ │ + b.n 2efb90 >::_M_default_append(unsigned int)@@Base+0x6cffc> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r5, r6] │ │ │ │ + ldrb r2, [r6, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2efb58 >::_M_default_append(unsigned int)@@Base+0x6cfc4> │ │ │ │ + b.n 2efb60 >::_M_default_append(unsigned int)@@Base+0x6cfcc> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r2, [r2, r6] │ │ │ │ + ldrb r6, [r2, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2efb28 >::_M_default_append(unsigned int)@@Base+0x6cf94> │ │ │ │ + b.n 2efb30 >::_M_default_append(unsigned int)@@Base+0x6cf9c> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r6, r5] │ │ │ │ + ldrb r2, [r7, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r2, [pc, #188] @ (2f0224 >::_M_default_append(unsigned int)@@Base+0x6d690>) │ │ │ │ @@ -815467,31 +815467,31 @@ │ │ │ │ b.n 2f01c0 >::_M_default_append(unsigned int)@@Base+0x6d62c> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bl 37a226 │ │ │ │ ldmia.w r8, {r1, r3, r4, r6} │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2efb20 >::_M_default_append(unsigned int)@@Base+0x6cf8c> │ │ │ │ + b.n 2efb28 >::_M_default_append(unsigned int)@@Base+0x6cf94> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - b.n 2efb78 >::_M_default_append(unsigned int)@@Base+0x6cfe4> │ │ │ │ + b.n 2efb80 >::_M_default_append(unsigned int)@@Base+0x6cfec> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - b.n 2efa80 >::_M_default_append(unsigned int)@@Base+0x6ceec> │ │ │ │ + b.n 2efa88 >::_M_default_append(unsigned int)@@Base+0x6cef4> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r5, r2] │ │ │ │ + ldrb r2, [r6, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2efa58 >::_M_default_append(unsigned int)@@Base+0x6cec4> │ │ │ │ + b.n 2efa60 >::_M_default_append(unsigned int)@@Base+0x6cecc> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r2, r2] │ │ │ │ + ldrb r2, [r3, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ @ instruction: 0xe830005a │ │ │ │ vmaxnm.f16 , , │ │ │ │ - b.n 2f09e0 >::_M_default_append(unsigned int)@@Base+0x6de4c> │ │ │ │ + b.n 2f09e8 >::_M_default_append(unsigned int)@@Base+0x6de54> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r2, [r2, r1] │ │ │ │ + ldrb r6, [r2, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r2, [pc, #164] @ (2f0310 >::_M_default_append(unsigned int)@@Base+0x6d77c>) │ │ │ │ @@ -815563,28 +815563,28 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xef85ffff │ │ │ │ b.n 2f0240 >::_M_default_append(unsigned int)@@Base+0x6d6ac> │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2f0a04 >::_M_default_append(unsigned int)@@Base+0x6de70> │ │ │ │ + b.n 2f0a0c >::_M_default_append(unsigned int)@@Base+0x6de78> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - b.n 2f0a5c >::_M_default_append(unsigned int)@@Base+0x6dec8> │ │ │ │ + b.n 2f0a64 >::_M_default_append(unsigned int)@@Base+0x6ded0> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - b.n 2f0964 >::_M_default_append(unsigned int)@@Base+0x6ddd0> │ │ │ │ + b.n 2f096c >::_M_default_append(unsigned int)@@Base+0x6ddd8> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r5, r6] │ │ │ │ + ldrh r6, [r5, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ b.n 2f01b8 >::_M_default_append(unsigned int)@@Base+0x6d624> │ │ │ │ lsls r2, r3, #1 │ │ │ │ mcr2 15, 3, pc, cr13, cr15, {7} @ │ │ │ │ - b.n 2f08ec >::_M_default_append(unsigned int)@@Base+0x6dd58> │ │ │ │ + b.n 2f08f4 >::_M_default_append(unsigned int)@@Base+0x6dd60> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r4, r5] │ │ │ │ + ldrh r2, [r5, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -815641,15 +815641,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ b.n 2f00ec >::_M_default_append(unsigned int)@@Base+0x6d558> │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2f090c >::_M_default_append(unsigned int)@@Base+0x6dd78> │ │ │ │ + b.n 2f0914 >::_M_default_append(unsigned int)@@Base+0x6dd80> │ │ │ │ lsls r1, r2, #1 │ │ │ │ b.n 2f0084 >::_M_default_append(unsigned int)@@Base+0x6d4f0> │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -816593,37 +816593,37 @@ │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 2f0760 >::_M_default_append(unsigned int)@@Base+0x6dbcc> │ │ │ │ lsls r2, r3, #1 │ │ │ │ b.n 2f0704 >::_M_default_append(unsigned int)@@Base+0x6db70> │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r0, [r1, #72] @ 0x48 │ │ │ │ + str r4, [r1, #72] @ 0x48 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - svc 128 @ 0x80 │ │ │ │ + svc 132 @ 0x84 │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsrs r4, r4, #25 │ │ │ │ movs r0, r0 │ │ │ │ stc2l 15, cr15, [r3], #1020 @ 0x3fc │ │ │ │ stc2l 15, cr15, [r1, #1020]! @ 0x3fc │ │ │ │ - ble.n 2f0e70 >::_M_default_append(unsigned int)@@Base+0x6e2dc> │ │ │ │ + ble.n 2f0e78 >::_M_default_append(unsigned int)@@Base+0x6e2e4> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ble.n 2f0ea4 >::_M_default_append(unsigned int)@@Base+0x6e310> │ │ │ │ + ble.n 2f0eac >::_M_default_append(unsigned int)@@Base+0x6e318> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r4, [r2, r4] │ │ │ │ + strb r0, [r3, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bgt.n 2f0e3c >::_M_default_append(unsigned int)@@Base+0x6e2a8> │ │ │ │ + bgt.n 2f0e44 >::_M_default_append(unsigned int)@@Base+0x6e2b0> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r6, [r3, r3] │ │ │ │ + strb r2, [r4, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r5, #28] │ │ │ │ + ldrh r0, [r6, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #152 @ 0x98 │ │ │ │ + cmp r6, #156 @ 0x9c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bge.n 2f0db4 >::_M_default_append(unsigned int)@@Base+0x6e220> │ │ │ │ + bge.n 2f0dbc >::_M_default_append(unsigned int)@@Base+0x6e228> │ │ │ │ lsls r1, r2, #1 │ │ │ │ bgt.n 2f0f5a >::_M_default_append(unsigned int)@@Base+0x6e3c6> │ │ │ │ add.w r1, r8, r4, lsl #3 │ │ │ │ vldr d6, [r1] │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -817925,101 +817925,101 @@ │ │ │ │ bl 16ddc │ │ │ │ b.n 2f17a2 >::_M_default_append(unsigned int)@@Base+0x6ec0e> │ │ │ │ nop │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - ldmia r6!, {r1, r4, r7} │ │ │ │ + ldmia r6!, {r1, r2, r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r6, {r1, r6} │ │ │ │ + ldmia r6, {r1, r2, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - mov r4, r5 │ │ │ │ + mov r0, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r5!, {r1, r2, r4, r6, r7} │ │ │ │ + ldmia r5!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r8, r8 │ │ │ │ + cmp ip, r8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r3, r5, r6} │ │ │ │ + ldmia r5, {r1, r4, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r5, {r2, r3, r5} │ │ │ │ + ldmia r5, {r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r6, r2 │ │ │ │ + cmp r2, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r5!, {r4} │ │ │ │ + ldmia r5!, {r2, r4} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add sl, pc │ │ │ │ + add lr, pc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r4!, {r1, r3, r6, r7} │ │ │ │ + ldmia r4!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add ip, r6 │ │ │ │ + add r8, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r4!, {r2, r3, r5, r7} │ │ │ │ + ldmia r4, {r4, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r8, r3 │ │ │ │ + add ip, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r7} │ │ │ │ + ldmia r4, {r1, r2, r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r4, pc │ │ │ │ + add r8, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r4, {r2, r4, r5, r6} │ │ │ │ + ldmia r4, {r3, r4, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r6, fp │ │ │ │ + add r2, ip │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r5} │ │ │ │ + ldmia r4, {r1, r2, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r6, r3 │ │ │ │ + add r2, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r4} │ │ │ │ + ldmia r4, {r1, r3, r4} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r0, r0 │ │ │ │ + add r4, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r3, {r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r4!, {} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - mvns r6, r4 │ │ │ │ + mvns r2, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r3!, {r5, r6, r7} │ │ │ │ + ldmia r3!, {r2, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - mvns r2, r1 │ │ │ │ + mvns r6, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r3, {r3, r7} │ │ │ │ + ldmia r3, {r2, r3, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2!, {r5, r6, r7} │ │ │ │ + ldmia r2, {r2, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r7} │ │ │ │ + ldmia r2!, {r1, r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2, {r1, r2, r5, r6} │ │ │ │ + ldmia r2!, {r1, r3, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2, {r2, r4} │ │ │ │ + ldmia r2!, {r3, r4} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r1, {r1, r5, r6, r7} │ │ │ │ + ldmia r1, {r1, r2, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - rors r4, r1 │ │ │ │ + rors r0, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r6, r7} │ │ │ │ + ldmia r1, {r1, r3, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - sbcs r0, r6 │ │ │ │ + sbcs r4, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r5, r7} │ │ │ │ + ldmia r1, {r1, r2, r3, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - sbcs r4, r2 │ │ │ │ + sbcs r0, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r1!, {r4, r7} │ │ │ │ + ldmia r1!, {r2, r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adcs r2, r7 │ │ │ │ + adcs r6, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r5, r6} │ │ │ │ + ldmia r1, {r1, r3, r4, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adcs r0, r4 │ │ │ │ + adcs r4, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r1!, {r2, r3, r6} │ │ │ │ + ldmia r1!, {r4, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r0, r7 │ │ │ │ + asrs r4, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r6, r7} │ │ │ │ + ldmia r0!, {r1, r3, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr.w r2, [pc, #1088] @ 2f2288 >::_M_default_append(unsigned int)@@Base+0x6f6f4> │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -818430,136 +818430,136 @@ │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ ldmia r3, {r1, r3, r4, r5, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r7!, {r4, r6, r7} │ │ │ │ + stmia r7!, {r2, r4, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ b.n 2f2026 >::_M_default_append(unsigned int)@@Base+0x6f492> │ │ │ │ - @ instruction: 0xffffce08 │ │ │ │ + @ instruction: 0xffffce0c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r0!, {r1, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsls r1, r2, #19 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r7!, {r1, r2, r5, r7} │ │ │ │ + stmia r7!, {r1, r3, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r7, #146 @ 0x92 │ │ │ │ + subs r7, #150 @ 0x96 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldmia r3, {r2, r3, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r7!, {r1, r4, r5, r6} │ │ │ │ + stmia r7!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r7, #94 @ 0x5e │ │ │ │ + subs r7, #98 @ 0x62 │ │ │ │ lsls r7, r1, #1 │ │ │ │ b.n 2f1b66 >::_M_default_append(unsigned int)@@Base+0x6efd2> │ │ │ │ vsri.32 d30, d3, #1 │ │ │ │ - vqshl.u32 d28, d20, #31 │ │ │ │ + vqshl.u32 d28, d24, #31 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r7, #32 │ │ │ │ + subs r7, #36 @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r4} │ │ │ │ + stmia r7!, {r1, r2, r3, r4} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r7, #6 │ │ │ │ + subs r7, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r6, r7} │ │ │ │ + stmia r7!, {r1, r3, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r7!, {r2, r4, r5, r6, r7} │ │ │ │ + stmia r7!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r7!, {r1, r2, r4, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r3, r4, r5} │ │ │ │ + ldmia r0!, {r2, r3, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r6!, {r2, r3, r4, r5, r7} │ │ │ │ + stmia r6!, {r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r6, #168 @ 0xa8 │ │ │ │ + subs r6, #172 @ 0xac │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r6!, {r1, r5, r7} │ │ │ │ + stmia r6!, {r1, r2, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r6, #142 @ 0x8e │ │ │ │ + subs r6, #146 @ 0x92 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r0!, {r4} │ │ │ │ + ldmia r0!, {r2, r4} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r3, r6} │ │ │ │ + ldmia r0!, {r1, r2, r3, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r6!, {r1, r2, r5, r6} │ │ │ │ + stmia r6!, {r1, r3, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r6, #82 @ 0x52 │ │ │ │ + subs r6, #86 @ 0x56 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r0!, {r2, r4, r5, r6} │ │ │ │ + ldmia r0!, {r3, r4, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r4, r5} │ │ │ │ + ldmia r0!, {r2, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r6!, {r1, r5} │ │ │ │ + stmia r6!, {r1, r2, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r6, #14 │ │ │ │ + subs r6, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r6!, {r2} │ │ │ │ + stmia r6!, {r3} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r5, #238 @ 0xee │ │ │ │ + subs r5, #242 @ 0xf2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r0!, {r1, r4, r5} │ │ │ │ + ldmia r0!, {r1, r2, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r3, r4, r6} │ │ │ │ + ldmia r0!, {r2, r3, r4, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r5!, {r1, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r5, #170 @ 0xaa │ │ │ │ + subs r5, #174 @ 0xae │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r0!, {r1, r6} │ │ │ │ + ldmia r0!, {r1, r2, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r7} │ │ │ │ + ldmia r0!, {r2, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r5!, {r1, r2, r4, r5, r6} │ │ │ │ + stmia r5!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r5, #98 @ 0x62 │ │ │ │ + subs r5, #102 @ 0x66 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r0!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r5, r6} │ │ │ │ + ldmia r0!, {r1, r2, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r5!, {r4, r5} │ │ │ │ + stmia r5!, {r2, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r5, #28 │ │ │ │ + subs r5, #32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r0!, {r2, r3, r4, r6, r7} │ │ │ │ + ldmia r0!, {r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r3, r7} │ │ │ │ + ldmia r0!, {r1, r2, r3, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r3, r5, r6, r7} │ │ │ │ + stmia r4!, {r2, r3, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r4, #212 @ 0xd4 │ │ │ │ + subs r4, #216 @ 0xd8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r1!, {r6} │ │ │ │ + ldmia r1!, {r2, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4} │ │ │ │ + ldmia r1, {r1, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r4, r5, r7} │ │ │ │ + ldmia r0!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r1, r5, r7} │ │ │ │ + stmia r4!, {r1, r2, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r4, #142 @ 0x8e │ │ │ │ + subs r4, #146 @ 0x92 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r1!, {} │ │ │ │ + ldmia r1!, {r2} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r1, {r1, r2, r5, r6} │ │ │ │ + ldmia r1, {r1, r3, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r4, r6} │ │ │ │ + stmia r4!, {r1, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r4, #74 @ 0x4a │ │ │ │ + subs r4, #78 @ 0x4e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r6} │ │ │ │ + ldmia r1, {r1, r2, r3, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r1!, {r5, r7} │ │ │ │ + ldmia r1!, {r2, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r3, r4} │ │ │ │ + stmia r4!, {r2, r3, r4} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r4, #4 │ │ │ │ + subs r4, #8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -818587,17 +818587,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - stmia r2!, {r2, r3, r5, r7} │ │ │ │ + stmia r2!, {r4, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r2, #152 @ 0x98 │ │ │ │ + subs r2, #156 @ 0x9c │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ bl 4ef2fc │ │ │ │ @@ -818653,15 +818653,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ stmia r5!, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r7!, {r1, r2, r5, r7} │ │ │ │ + stmia r7!, {r1, r3, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmia r5!, {r2, r5, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -819053,47 +819053,47 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ stmia r4!, {r2, r3, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r6!, {r3, r5} │ │ │ │ + stmia r6!, {r2, r3, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r5!, {r1, r5, r6} │ │ │ │ + stmia r5!, {r1, r2, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r7, #142 @ 0x8e │ │ │ │ + adds r7, #146 @ 0x92 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmia r3!, {r3, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r4!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r7, #40 @ 0x28 │ │ │ │ + adds r7, #44 @ 0x2c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r4!, {r3, r4, r5} │ │ │ │ + stmia r4!, {r2, r3, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r3!, {r1, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r5, #234 @ 0xea │ │ │ │ + adds r5, #238 @ 0xee │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r4, r7} │ │ │ │ + stmia r3!, {r2, r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r5, #188 @ 0xbc │ │ │ │ + adds r5, #192 @ 0xc0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r5, r6} │ │ │ │ + stmia r3!, {r1, r3, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r5, #146 @ 0x92 │ │ │ │ + adds r5, #150 @ 0x96 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r2, r3, r6} │ │ │ │ + stmia r3!, {r4, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r5, #120 @ 0x78 │ │ │ │ + adds r5, #124 @ 0x7c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r2, r5} │ │ │ │ + stmia r3!, {r3, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r5, #80 @ 0x50 │ │ │ │ + adds r5, #84 @ 0x54 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r3, [r2, #4] │ │ │ │ push {r4} │ │ │ │ ldr r4, [r1, #4] │ │ │ │ cmp r4, r3 │ │ │ │ bne.n 2f298e >::_M_default_append(unsigned int)@@Base+0x6fdfa> │ │ │ │ ldr r3, [r2, #8] │ │ │ │ @@ -820099,15 +820099,15 @@ │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ ... │ │ │ │ @ instruction: 0xb8a4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - rev r6, r2 │ │ │ │ + rev r2, r3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ mov.w fp, r1, lsl #2 │ │ │ │ add.w r7, r9, r1, lsl #3 │ │ │ │ add.w r1, r1, #1 │ │ │ │ bge.w 2f3be6 >::_M_default_append(unsigned int)@@Base+0x71052> │ │ │ │ str.w r0, [sl, fp] │ │ │ │ ldr r0, [sp, #24] │ │ │ │ @@ -821182,43 +821182,43 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 2f4192 >::_M_default_append(unsigned int)@@Base+0x715fe> │ │ │ │ ldr r4, [sp, #96] @ 0x60 │ │ │ │ vmov.f64 d10, d13 │ │ │ │ b.w 2f34ce >::_M_default_append(unsigned int)@@Base+0x7093a> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - add r5, sp, #600 @ 0x258 │ │ │ │ + add r5, sp, #616 @ 0x268 │ │ │ │ lsls r1, r2, #1 │ │ │ │ add r3, sp, #264 @ 0x108 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r3, sp, #848 @ 0x350 │ │ │ │ + add r3, sp, #864 @ 0x360 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, r0, #0 │ │ │ │ + subs r4, r0, #0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, sp, #712 @ 0x2c8 │ │ │ │ + add r2, sp, #728 @ 0x2d8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r4, r3, #3 │ │ │ │ + adds r0, r4, #3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, sp, #592 @ 0x250 │ │ │ │ + add r2, sp, #608 @ 0x260 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r6, r7, #2 │ │ │ │ + adds r2, r0, #3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, sp, #488 @ 0x1e8 │ │ │ │ + add r2, sp, #504 @ 0x1f8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r4, r4, #2 │ │ │ │ + adds r0, r5, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, sp, #384 @ 0x180 │ │ │ │ + add r2, sp, #400 @ 0x190 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r2, r1, #2 │ │ │ │ + adds r6, r1, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, sp, #280 @ 0x118 │ │ │ │ + add r2, sp, #296 @ 0x128 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r0, r6, #1 │ │ │ │ + adds r4, r6, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3832] @ 0xef8 │ │ │ │ ldr.w r2, [pc, #2888] @ 2f4dac >::_M_default_append(unsigned int)@@Base+0x72218> │ │ │ │ @@ -822335,81 +822335,81 @@ │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r7, pc, #488 @ (adr r7, 2f4fa0 >::_M_default_append(unsigned int)@@Base+0x7240c>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ add r7, pc, #376 @ (adr r7, 2f4f34 >::_M_default_append(unsigned int)@@Base+0x723a0>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r0, sp, #504 @ 0x1f8 │ │ │ │ + add r0, sp, #520 @ 0x208 │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsrs r4, r4, #25 │ │ │ │ movs r0, r0 │ │ │ │ b.n 2f4e8a >::_M_default_append(unsigned int)@@Base+0x722f6> │ │ │ │ vsli.32 d30, d31, #31 │ │ │ │ - @ instruction: 0xffffa74c │ │ │ │ + vqshl.u32 q13, q0, #31 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r6, r6, r5 │ │ │ │ + adds r2, r7, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, pc, #120 @ (adr r5, 2f4e50 >::_M_default_append(unsigned int)@@Base+0x722bc>) │ │ │ │ + add r5, pc, #136 @ (adr r5, 2f4e60 >::_M_default_append(unsigned int)@@Base+0x722cc>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r4, pc, #472 @ (adr r4, 2f4fb4 >::_M_default_append(unsigned int)@@Base+0x72420>) │ │ │ │ + add r4, pc, #488 @ (adr r4, 2f4fc4 >::_M_default_append(unsigned int)@@Base+0x72430>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r3, pc, #368 @ (adr r3, 2f4f50 >::_M_default_append(unsigned int)@@Base+0x723bc>) │ │ │ │ + add r3, pc, #384 @ (adr r3, 2f4f60 >::_M_default_append(unsigned int)@@Base+0x723cc>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r2, pc, #808 @ (adr r2, 2f510c >::_M_default_append(unsigned int)@@Base+0x72578>) │ │ │ │ + add r2, pc, #824 @ (adr r2, 2f511c >::_M_default_append(unsigned int)@@Base+0x72588>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r2, pc, #352 @ (adr r2, 2f4f48 >::_M_default_append(unsigned int)@@Base+0x723b4>) │ │ │ │ + add r2, pc, #368 @ (adr r2, 2f4f58 >::_M_default_append(unsigned int)@@Base+0x723c4>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r2, r0, #18 │ │ │ │ + asrs r6, r0, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, pc, #224 @ (adr r2, 2f4ed0 >::_M_default_append(unsigned int)@@Base+0x7233c>) │ │ │ │ + add r2, pc, #240 @ (adr r2, 2f4ee0 >::_M_default_append(unsigned int)@@Base+0x7234c>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r4, r4, #17 │ │ │ │ + asrs r0, r5, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #296 @ (adr r1, 2f4f20 >::_M_default_append(unsigned int)@@Base+0x7238c>) │ │ │ │ + add r1, pc, #312 @ (adr r1, 2f4f30 >::_M_default_append(unsigned int)@@Base+0x7239c>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r6, r6, #13 │ │ │ │ + asrs r2, r7, #13 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #168 @ (adr r1, 2f4ea8 >::_M_default_append(unsigned int)@@Base+0x72314>) │ │ │ │ + add r1, pc, #184 @ (adr r1, 2f4eb8 >::_M_default_append(unsigned int)@@Base+0x72324>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r6, r2, #13 │ │ │ │ + asrs r2, r3, #13 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #40 @ (adr r1, 2f4e30 >::_M_default_append(unsigned int)@@Base+0x7229c>) │ │ │ │ + add r1, pc, #56 @ (adr r1, 2f4e40 >::_M_default_append(unsigned int)@@Base+0x722ac>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r6, r6, #12 │ │ │ │ + asrs r2, r7, #12 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r7, [sp, #504] @ 0x1f8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r4, r4, #6 │ │ │ │ + asrs r0, r5, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #336] @ 0x150 │ │ │ │ + ldr r7, [sp, #352] @ 0x160 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r6, r7, #5 │ │ │ │ + asrs r2, r0, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #224] @ 0xe0 │ │ │ │ + ldr r7, [sp, #240] @ 0xf0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r2, r4, #5 │ │ │ │ + asrs r6, r4, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #112] @ 0x70 │ │ │ │ + ldr r7, [sp, #128] @ 0x80 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r6, r0, #5 │ │ │ │ + asrs r2, r1, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r2, r5, #4 │ │ │ │ + asrs r6, r5, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [sp, #624] @ 0x270 │ │ │ │ + ldr r6, [sp, #640] @ 0x280 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r6, [sp, #744] @ 0x2e8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r0, r4, #3 │ │ │ │ + asrs r4, r4, #3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [sp, #616] @ 0x268 │ │ │ │ + ldr r6, [sp, #632] @ 0x278 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r4, r0, #3 │ │ │ │ + asrs r0, r1, #3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r0, [pc, #452] @ (2f5010 >::_M_default_append(unsigned int)@@Base+0x7247c>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #444] @ (2f5014 >::_M_default_append(unsigned int)@@Base+0x72480>) │ │ │ │ @@ -822574,31 +822574,31 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #44] @ (2f5030 >::_M_default_append(unsigned int)@@Base+0x7249c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2f4cca >::_M_default_append(unsigned int)@@Base+0x72136> │ │ │ │ nop │ │ │ │ - ldr r5, [sp, #912] @ 0x390 │ │ │ │ + ldr r5, [sp, #928] @ 0x3a0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r6, r1, #32 │ │ │ │ + asrs r2, r2, #32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r4, [sp, #720] @ 0x2d0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r4, r3, #27 │ │ │ │ + lsrs r0, r4, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [sp, #576] @ 0x240 │ │ │ │ + ldr r4, [sp, #592] @ 0x250 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r4, r7, #26 │ │ │ │ + lsrs r0, r0, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [sp, #656] @ 0x290 │ │ │ │ + ldr r4, [sp, #672] @ 0x2a0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [sp, #224] @ 0xe0 │ │ │ │ + ldr r4, [sp, #240] @ 0xf0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r4, #25 │ │ │ │ + lsrs r6, r4, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #1012] @ (2f5438 >::_M_default_append(unsigned int)@@Base+0x728a4>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -822987,126 +822987,126 @@ │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ ldr r1, [sp, #776] @ 0x308 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [sp, #600] @ 0x258 │ │ │ │ + ldr r3, [sp, #616] @ 0x268 │ │ │ │ lsls r1, r2, #1 │ │ │ │ bl 4c9446 │ │ │ │ - ldr r4, [sp, #80] @ 0x50 │ │ │ │ + ldr r4, [sp, #96] @ 0x60 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [sp, #552] @ 0x228 │ │ │ │ + str r6, [sp, #568] @ 0x238 │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsls r5, r7, #17 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [sp, #472] @ 0x1d8 │ │ │ │ + ldr r3, [sp, #488] @ 0x1e8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r4, #22 │ │ │ │ + lsrs r6, r4, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r1, [sp, #240] @ 0xf0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r3, [sp, #264] @ 0x108 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r5, #21 │ │ │ │ + lsrs r2, r6, #21 │ │ │ │ lsls r7, r1, #1 │ │ │ │ bcc.n 2f5486 >::_M_default_append(unsigned int)@@Base+0x728f2> │ │ │ │ vmlal.u , d31, d11[0] │ │ │ │ - vtbl.8 d25, {d15-d18}, d4 │ │ │ │ + vtbl.8 d25, {d15-d18}, d8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r0, r6, #20 │ │ │ │ + lsrs r4, r6, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [sp, #936] @ 0x3a8 │ │ │ │ + ldr r2, [sp, #952] @ 0x3b8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r2, #20 │ │ │ │ + lsrs r2, r3, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ + ldr r3, [sp, #296] @ 0x128 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [sp, #472] @ 0x1d8 │ │ │ │ + str r6, [sp, #488] @ 0x1e8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [sp, #560] @ 0x230 │ │ │ │ + ldr r2, [sp, #576] @ 0x240 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r0, r7, #18 │ │ │ │ + lsrs r4, r7, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r2, [sp, #472] @ 0x1d8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r3, #18 │ │ │ │ + lsrs r2, r4, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #336] @ 0x150 │ │ │ │ + ldr r3, [sp, #352] @ 0x160 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #680] @ 0x2a8 │ │ │ │ + ldr r3, [sp, #696] @ 0x2b8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [sp, #216] @ 0xd8 │ │ │ │ + ldr r2, [sp, #232] @ 0xe8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r4, #17 │ │ │ │ + lsrs r6, r4, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #600] @ 0x258 │ │ │ │ + ldr r3, [sp, #616] @ 0x268 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [sp, #248] @ 0xf8 │ │ │ │ + str r6, [sp, #264] @ 0x108 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r1, [sp, #968] @ 0x3c8 │ │ │ │ + ldr r1, [sp, #984] @ 0x3d8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r3, #16 │ │ │ │ + lsrs r2, r4, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #848] @ 0x350 │ │ │ │ + ldr r1, [sp, #864] @ 0x360 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r7, #15 │ │ │ │ + lsrs r2, r0, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #256] @ 0x100 │ │ │ │ + str r6, [sp, #272] @ 0x110 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #336] @ 0x150 │ │ │ │ + ldr r3, [sp, #352] @ 0x160 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r1, [sp, #560] @ 0x230 │ │ │ │ + ldr r1, [sp, #576] @ 0x240 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r0, r7, #14 │ │ │ │ + lsrs r4, r7, #14 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #344] @ 0x158 │ │ │ │ + str r6, [sp, #360] @ 0x168 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #240] @ 0xf0 │ │ │ │ + ldr r3, [sp, #256] @ 0x100 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r1, [sp, #264] @ 0x108 │ │ │ │ + ldr r1, [sp, #280] @ 0x118 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r5, #13 │ │ │ │ + lsrs r2, r6, #13 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #400] @ 0x190 │ │ │ │ + ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #1000] @ 0x3e8 │ │ │ │ + ldr r0, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r4, #12 │ │ │ │ + lsrs r2, r5, #12 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #688] @ 0x2b0 │ │ │ │ + ldr r3, [sp, #704] @ 0x2c0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #296] @ 0x128 │ │ │ │ + ldr r3, [sp, #312] @ 0x138 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r0, [sp, #744] @ 0x2e8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r4, #11 │ │ │ │ + lsrs r6, r4, #11 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r7, [sp, #320] @ 0x140 │ │ │ │ + str r7, [sp, #336] @ 0x150 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #584] @ 0x248 │ │ │ │ + ldr r3, [sp, #600] @ 0x258 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r0, [sp, #456] @ 0x1c8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r3, #10 │ │ │ │ + lsrs r6, r3, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r7, [sp, #616] @ 0x268 │ │ │ │ + str r7, [sp, #632] @ 0x278 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #160] @ 0xa0 │ │ │ │ + ldr r0, [sp, #176] @ 0xb0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r4, r2, #9 │ │ │ │ + lsrs r0, r3, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -823134,17 +823134,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - str r6, [sp, #832] @ 0x340 │ │ │ │ + str r6, [sp, #848] @ 0x350 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r4, r7, #3 │ │ │ │ + lsrs r0, r0, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -823676,59 +823676,59 @@ │ │ │ │ ... │ │ │ │ str r4, [sp, #408] @ 0x198 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r4, [sp, #200] @ 0xc8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ + ldr r1, [sp, #56] @ 0x38 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [sp, #720] @ 0x2d0 │ │ │ │ + str r6, [sp, #736] @ 0x2e0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [sp, #496] @ 0x1f0 │ │ │ │ + str r6, [sp, #512] @ 0x200 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r3, #21 │ │ │ │ + lsls r4, r3, #21 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #416] @ 0x1a0 │ │ │ │ + str r6, [sp, #432] @ 0x1b0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #456] @ 0x1c8 │ │ │ │ + str r5, [sp, #472] @ 0x1d8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r1, #17 │ │ │ │ + lsls r2, r2, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #296] @ 0x128 │ │ │ │ + str r5, [sp, #312] @ 0x138 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r4, #16 │ │ │ │ + lsls r0, r5, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #192] @ 0xc0 │ │ │ │ + str r5, [sp, #208] @ 0xd0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r1, #16 │ │ │ │ + lsls r6, r1, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #72] @ 0x48 │ │ │ │ + str r5, [sp, #88] @ 0x58 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r5, #15 │ │ │ │ + lsls r0, r6, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [sp, #992] @ 0x3e0 │ │ │ │ + str r4, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r2, #15 │ │ │ │ + lsls r6, r2, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [sp, #856] @ 0x358 │ │ │ │ + str r4, [sp, #872] @ 0x368 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r6, #14 │ │ │ │ + lsls r4, r6, #14 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [sp, #752] @ 0x2f0 │ │ │ │ + str r4, [sp, #768] @ 0x300 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r2, #14 │ │ │ │ + lsls r2, r3, #14 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [sp, #640] @ 0x280 │ │ │ │ + str r4, [sp, #656] @ 0x290 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r7, #13 │ │ │ │ + lsls r6, r7, #13 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [sp, #536] @ 0x218 │ │ │ │ + str r4, [sp, #552] @ 0x228 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r4, #13 │ │ │ │ + lsls r4, r4, #13 │ │ │ │ lsls r7, r1, #1 │ │ │ │ str r0, [sp, #32] │ │ │ │ mov.w r1, #440 @ 0x1b8 │ │ │ │ ldr r0, [pc, #732] @ (2f5e64 >::_M_default_append(unsigned int)@@Base+0x732d0>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -823943,17 +823943,17 @@ │ │ │ │ vcmpe.f64 d5, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bge.w 2f578c >::_M_default_append(unsigned int)@@Base+0x72bf8> │ │ │ │ vmul.f64 d5, d0, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ b.n 2f584a >::_M_default_append(unsigned int)@@Base+0x72cb6> │ │ │ │ - str r3, [sp, #992] @ 0x3e0 │ │ │ │ + str r3, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r2, #11 │ │ │ │ + lsls r0, r3, #11 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #184] @ 2f5f38 >::_M_default_append(unsigned int)@@Base+0x733a4> │ │ │ │ @@ -824032,30 +824032,30 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrh r4, [r0, #28] │ │ │ │ lsls r2, r3, #1 │ │ │ │ bl 1e9f3e │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r1, [sp, #104] @ 0x68 │ │ │ │ + str r1, [sp, #120] @ 0x78 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r3, #88 @ 0x58 │ │ │ │ + cmp r3, #92 @ 0x5c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #760] @ 0x2f8 │ │ │ │ + str r0, [sp, #776] @ 0x308 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - vmla.i16 q0, q5, d6[1] │ │ │ │ - str r0, [sp, #664] @ 0x298 │ │ │ │ + vmla.i16 q0, q7, d6[1] │ │ │ │ + str r0, [sp, #680] @ 0x2a8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - vmla.i q0, q1, d2[3] │ │ │ │ + vmla.i q0, q3, d2[3] │ │ │ │ ldrh r4, [r3, #24] │ │ │ │ lsls r2, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - str r0, [sp, #392] @ 0x188 │ │ │ │ + str r0, [sp, #408] @ 0x198 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - vhadd.u q0, q7, q7 │ │ │ │ + vhadd.u8 q8, q1, q7 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #160] @ 2f6020 >::_M_default_append(unsigned int)@@Base+0x7348c> │ │ │ │ movs r1, #0 │ │ │ │ @@ -824124,27 +824124,27 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrh r4, [r0, #20] │ │ │ │ lsls r2, r3, #1 │ │ │ │ bl ea026 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [sp, #104] @ 0x68 │ │ │ │ + str r0, [sp, #120] @ 0x78 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r2, #88 @ 0x58 │ │ │ │ + cmp r2, #92 @ 0x5c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r7, #60] @ 0x3c │ │ │ │ + ldrh r2, [r0, #62] @ 0x3e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cdp2 0, 9, cr0, cr10, cr14, {2} │ │ │ │ + cdp2 0, 9, cr0, cr14, cr14, {2} │ │ │ │ ldrh r4, [r6, #16] │ │ │ │ lsls r2, r3, #1 │ │ │ │ mrc2 15, 3, pc, cr5, cr15, {7} │ │ │ │ - ldrh r2, [r7, #58] @ 0x3a │ │ │ │ + ldrh r6, [r7, #58] @ 0x3a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cdp2 0, 5, cr0, cr6, cr14, {2} │ │ │ │ + cdp2 0, 5, cr0, cr10, cr14, {2} │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ ldr r1, [pc, #816] @ (2f6394 >::_M_default_append(unsigned int)@@Base+0x73800>) │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ @@ -824416,30 +824416,30 @@ │ │ │ │ nop │ │ │ │ ldrh r4, [r4, #12] │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strh r6, [r4, #62] @ 0x3e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r0, [r5, #46] @ 0x2e │ │ │ │ + ldrh r4, [r5, #46] @ 0x2e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xfbf4004e │ │ │ │ - ldrh r0, [r5, #38] @ 0x26 │ │ │ │ + @ instruction: 0xfbf8004e │ │ │ │ + ldrh r4, [r5, #38] @ 0x26 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r4, [r4, #40] @ 0x28 │ │ │ │ + ldrh r0, [r5, #40] @ 0x28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xfb30004e │ │ │ │ - ldrh r4, [r1, #40] @ 0x28 │ │ │ │ + @ instruction: 0xfb34004e │ │ │ │ + ldrh r0, [r2, #40] @ 0x28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xfb18004e │ │ │ │ - ldrh r2, [r1, #40] @ 0x28 │ │ │ │ + @ instruction: 0xfb1c004e │ │ │ │ + ldrh r6, [r1, #40] @ 0x28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r2, #38] @ 0x26 │ │ │ │ + ldrh r2, [r3, #38] @ 0x26 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xfae2004e │ │ │ │ + @ instruction: 0xfae6004e │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #184] @ 2f6494 >::_M_default_append(unsigned int)@@Base+0x73900> │ │ │ │ movs r4, #4 │ │ │ │ @@ -824518,30 +824518,30 @@ │ │ │ │ b.n 2f6436 >::_M_default_append(unsigned int)@@Base+0x738a2> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ strh r0, [r5, #48] @ 0x30 │ │ │ │ lsls r2, r3, #1 │ │ │ │ mrrc2 15, 15, pc, fp, cr15 @ │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r5, #36] @ 0x24 │ │ │ │ + ldrh r2, [r6, #36] @ 0x24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r6, #68 @ 0x44 │ │ │ │ + movs r6, #72 @ 0x48 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r4, [r5, #32] │ │ │ │ + ldrh r0, [r6, #32] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xfa38004e │ │ │ │ - ldrh r6, [r2, #32] │ │ │ │ + @ instruction: 0xfa3c004e │ │ │ │ + ldrh r2, [r3, #32] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xfa22004e │ │ │ │ + @ instruction: 0xfa26004e │ │ │ │ strh r4, [r7, #44] @ 0x2c │ │ │ │ lsls r2, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - ldrh r4, [r2, #30] │ │ │ │ + ldrh r0, [r3, #30] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - vld1.8 {d16[2]}, [r0], lr │ │ │ │ + vld1.8 {d16[2]}, [r4], lr │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #164] @ 2f6580 >::_M_default_append(unsigned int)@@Base+0x739ec> │ │ │ │ movs r4, #4 │ │ │ │ @@ -824612,27 +824612,27 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r0, [r5, #40] @ 0x28 │ │ │ │ lsls r2, r3, #1 │ │ │ │ @ instruction: 0xfb5bffff │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r5, #28] │ │ │ │ + ldrh r2, [r6, #28] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r5, #68 @ 0x44 │ │ │ │ + movs r5, #72 @ 0x48 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r4, [r5, #24] │ │ │ │ + ldrh r0, [r6, #24] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh.w r0, [r8, lr] │ │ │ │ + ldrsh.w r0, [ip, lr] │ │ │ │ strh r2, [r2, #38] @ 0x26 │ │ │ │ lsls r2, r3, #1 │ │ │ │ mcr2 15, 3, pc, cr15, cr15, {7} @ │ │ │ │ - ldrh r2, [r5, #22] │ │ │ │ + ldrh r6, [r5, #22] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr??.w r0, [r6, #78] @ 0x4e │ │ │ │ + ldr??.w r0, [sl, #78] @ 0x4e │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ @@ -824685,15 +824685,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r6, [r4, #32] │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r6, #22] │ │ │ │ + ldrh r2, [r7, #22] │ │ │ │ lsls r1, r2, #1 │ │ │ │ strh r4, [r5, #30] │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -824775,22 +824775,22 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #28] @ (2f6730 >::_M_default_append(unsigned int)@@Base+0x73b9c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2f6700 >::_M_default_append(unsigned int)@@Base+0x73b6c> │ │ │ │ - ldrh r6, [r3, #18] │ │ │ │ + ldrh r2, [r4, #18] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r4, [r6, #16] │ │ │ │ + ldrh r0, [r7, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf76e004e │ │ │ │ - ldrh r6, [r2, #16] │ │ │ │ + @ instruction: 0xf772004e │ │ │ │ + ldrh r2, [r3, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf750004e │ │ │ │ + @ instruction: 0xf754004e │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ ldr r4, [pc, #844] @ (2f6a98 >::_M_default_append(unsigned int)@@Base+0x73f04>) │ │ │ │ @@ -827124,65 +827124,65 @@ │ │ │ │ b.n 2f7c1e >::_M_default_append(unsigned int)@@Base+0x7508a> │ │ │ │ strb r4, [r1, #1] │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [r7, #84] @ 0x54 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r6, [r5, #16] │ │ │ │ + strb r2, [r6, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r4, [r1, #12] │ │ │ │ + strb r0, [r2, #12] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r6, [r3, #2] │ │ │ │ + strb r2, [r4, #2] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ble.n 2f81e4 >::_M_default_append(unsigned int)@@Base+0x75650> │ │ │ │ + ble.n 2f81ec >::_M_default_append(unsigned int)@@Base+0x75658> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r0, #2] │ │ │ │ + strb r4, [r0, #2] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ble.n 2f81b0 >::_M_default_append(unsigned int)@@Base+0x7561c> │ │ │ │ + ble.n 2f81b8 >::_M_default_append(unsigned int)@@Base+0x75624> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r4, #1] │ │ │ │ + strb r2, [r5, #1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ble.n 2f8184 >::_M_default_append(unsigned int)@@Base+0x755f0> │ │ │ │ + ble.n 2f818c >::_M_default_append(unsigned int)@@Base+0x755f8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r1, #1] │ │ │ │ + strb r0, [r2, #1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ble.n 2f8158 >::_M_default_append(unsigned int)@@Base+0x755c4> │ │ │ │ + ble.n 2f8160 >::_M_default_append(unsigned int)@@Base+0x755cc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r6, #0] │ │ │ │ + strb r6, [r6, #0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ble.n 2f832c >::_M_default_append(unsigned int)@@Base+0x75798> │ │ │ │ + ble.n 2f8334 >::_M_default_append(unsigned int)@@Base+0x757a0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r3, #0] │ │ │ │ + strb r4, [r3, #0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ble.n 2f8300 >::_M_default_append(unsigned int)@@Base+0x7576c> │ │ │ │ + ble.n 2f8308 >::_M_default_append(unsigned int)@@Base+0x75774> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r7, #124] @ 0x7c │ │ │ │ + strb r2, [r0, #0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ble.n 2f82d4 >::_M_default_append(unsigned int)@@Base+0x75740> │ │ │ │ + ble.n 2f82dc >::_M_default_append(unsigned int)@@Base+0x75748> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r2, #124] @ 0x7c │ │ │ │ + ldr r0, [r3, #124] @ 0x7c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ble.n 2f8288 >::_M_default_append(unsigned int)@@Base+0x756f4> │ │ │ │ + ble.n 2f8290 >::_M_default_append(unsigned int)@@Base+0x756fc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r7, #120] @ 0x78 │ │ │ │ + ldr r4, [r7, #120] @ 0x78 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bgt.n 2f8258 >::_M_default_append(unsigned int)@@Base+0x756c4> │ │ │ │ + bgt.n 2f8260 >::_M_default_append(unsigned int)@@Base+0x756cc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r3, #120] @ 0x78 │ │ │ │ + ldr r0, [r4, #120] @ 0x78 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bgt.n 2f8228 >::_M_default_append(unsigned int)@@Base+0x75694> │ │ │ │ + bgt.n 2f8230 >::_M_default_append(unsigned int)@@Base+0x7569c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r0, #120] @ 0x78 │ │ │ │ + ldr r4, [r0, #120] @ 0x78 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bgt.n 2f81fc >::_M_default_append(unsigned int)@@Base+0x75668> │ │ │ │ + bgt.n 2f8204 >::_M_default_append(unsigned int)@@Base+0x75670> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r4, #116] @ 0x74 │ │ │ │ + ldr r6, [r4, #116] @ 0x74 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bgt.n 2f81c8 >::_M_default_append(unsigned int)@@Base+0x75634> │ │ │ │ + bgt.n 2f81d0 >::_M_default_append(unsigned int)@@Base+0x7563c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3824] @ 0xef0 │ │ │ │ ldr.w r2, [pc, #3052] @ 2f8e8c >::_M_default_append(unsigned int)@@Base+0x762f8> │ │ │ │ sub sp, #236 @ 0xec │ │ │ │ @@ -828310,73 +828310,73 @@ │ │ │ │ b.w 2f82e2 >::_M_default_append(unsigned int)@@Base+0x7574e> │ │ │ │ str r4, [r4, #116] @ 0x74 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r2, [r4, #112] @ 0x70 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r0, [r2, #88] @ 0x58 │ │ │ │ + ldr r4, [r2, #88] @ 0x58 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r0, #80] @ 0x50 │ │ │ │ + ldr r0, [r1, #80] @ 0x50 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r7, #44] @ 0x2c │ │ │ │ + ldr r4, [r7, #44] @ 0x2c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bhi.n 2f8f08 >::_M_default_append(unsigned int)@@Base+0x76374> │ │ │ │ + bhi.n 2f8f10 >::_M_default_append(unsigned int)@@Base+0x7637c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r2, #44] @ 0x2c │ │ │ │ + ldr r0, [r3, #44] @ 0x2c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bhi.n 2f8ecc >::_M_default_append(unsigned int)@@Base+0x76338> │ │ │ │ + bhi.n 2f8ed4 >::_M_default_append(unsigned int)@@Base+0x76340> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r4, #40] @ 0x28 │ │ │ │ + ldr r2, [r5, #40] @ 0x28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvc.n 2f8e74 >::_M_default_append(unsigned int)@@Base+0x762e0> │ │ │ │ + bvc.n 2f8e7c >::_M_default_append(unsigned int)@@Base+0x762e8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r6, #36] @ 0x24 │ │ │ │ + ldr r6, [r6, #36] @ 0x24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvc.n 2f8e14 >::_M_default_append(unsigned int)@@Base+0x76280> │ │ │ │ + bvc.n 2f8e1c >::_M_default_append(unsigned int)@@Base+0x76288> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r7, #32] │ │ │ │ + ldr r0, [r0, #36] @ 0x24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvc.n 2f8fb0 >::_M_default_append(unsigned int)@@Base+0x7641c> │ │ │ │ + bvc.n 2f8fb8 >::_M_default_append(unsigned int)@@Base+0x76424> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r1, #28] │ │ │ │ + ldr r2, [r2, #28] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [r3, #116] @ 0x74 │ │ │ │ + str r4, [r3, #116] @ 0x74 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bmi.n 2f8df4 >::_M_default_append(unsigned int)@@Base+0x76260> │ │ │ │ + bmi.n 2f8dfc >::_M_default_append(unsigned int)@@Base+0x76268> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r3, #108] @ 0x6c │ │ │ │ + str r0, [r4, #108] @ 0x6c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bmi.n 2f8f04 >::_M_default_append(unsigned int)@@Base+0x76370> │ │ │ │ + bmi.n 2f8f0c >::_M_default_append(unsigned int)@@Base+0x76378> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r4, #100] @ 0x64 │ │ │ │ + str r6, [r4, #100] @ 0x64 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bcc.n 2f8e18 >::_M_default_append(unsigned int)@@Base+0x76284> │ │ │ │ + bcc.n 2f8e20 >::_M_default_append(unsigned int)@@Base+0x7628c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r6, #96] @ 0x60 │ │ │ │ + str r2, [r7, #96] @ 0x60 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bcc.n 2f8fcc >::_M_default_append(unsigned int)@@Base+0x76438> │ │ │ │ + bcc.n 2f8fd4 >::_M_default_append(unsigned int)@@Base+0x76440> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r3, #96] @ 0x60 │ │ │ │ + str r6, [r3, #96] @ 0x60 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bcc.n 2f8f9c >::_M_default_append(unsigned int)@@Base+0x76408> │ │ │ │ + bcc.n 2f8fa4 >::_M_default_append(unsigned int)@@Base+0x76410> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r0, #88] @ 0x58 │ │ │ │ + str r6, [r0, #88] @ 0x58 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [r5, #44] @ 0x2c │ │ │ │ + str r4, [r5, #44] @ 0x2c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - beq.n 2f8f44 >::_M_default_append(unsigned int)@@Base+0x763b0> │ │ │ │ + beq.n 2f8f4c >::_M_default_append(unsigned int)@@Base+0x763b8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r1, #44] @ 0x2c │ │ │ │ + str r4, [r1, #44] @ 0x2c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - beq.n 2f8f10 >::_M_default_append(unsigned int)@@Base+0x7637c> │ │ │ │ + beq.n 2f8f18 >::_M_default_append(unsigned int)@@Base+0x76384> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r5, #40] @ 0x28 │ │ │ │ + str r6, [r5, #40] @ 0x28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r7, {r1, r2, r5, r6, r7} │ │ │ │ + ldmia r7, {r1, r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [pc, #372] @ (2f9088 >::_M_default_append(unsigned int)@@Base+0x764f4>) │ │ │ │ movw r1, #1602 @ 0x642 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -828501,65 +828501,65 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #112] @ (2f90ec >::_M_default_append(unsigned int)@@Base+0x76558>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 2f863e >::_M_default_append(unsigned int)@@Base+0x75aaa> │ │ │ │ - str r0, [r1, #32] │ │ │ │ + str r4, [r1, #32] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r7!, {r2, r6} │ │ │ │ + ldmia r7!, {r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r5, #28] │ │ │ │ + str r2, [r6, #28] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r7!, {r3, r5} │ │ │ │ + ldmia r7!, {r2, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r2, #28] │ │ │ │ + str r4, [r2, #28] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r7!, {r1, r3} │ │ │ │ + ldmia r7!, {r1, r2, r3} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r6, #24] │ │ │ │ + str r0, [r7, #24] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r6, {r1, r2, r3, r5, r6, r7} │ │ │ │ + ldmia r6, {r1, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r3, #24] │ │ │ │ + str r4, [r3, #24] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r6, {r1, r4, r6, r7} │ │ │ │ + ldmia r6, {r1, r2, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r7, #20] │ │ │ │ + str r0, [r0, #24] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r6!, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r6!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r3, #20] │ │ │ │ + str r2, [r4, #20] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r6!, {r1, r3, r4, r7} │ │ │ │ + ldmia r6!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r0, #20] │ │ │ │ + str r0, [r1, #20] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r6, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r6!, {r1, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r4, #16] │ │ │ │ + str r2, [r5, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r6, {r1, r5, r6} │ │ │ │ + ldmia r6, {r1, r2, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r1, #16] │ │ │ │ + str r6, [r1, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r6, {r2, r6} │ │ │ │ + ldmia r6, {r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r5, #12] │ │ │ │ + str r0, [r6, #12] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r6!, {r1, r2, r5} │ │ │ │ + ldmia r6!, {r1, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r1, #12] │ │ │ │ + str r2, [r2, #12] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r6!, {r3} │ │ │ │ + ldmia r6!, {r2, r3} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r6, #8] │ │ │ │ + str r4, [r6, #8] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r5, {r1, r3, r5, r6, r7} │ │ │ │ + ldmia r5, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #736] @ (2f93e0 >::_M_default_append(unsigned int)@@Base+0x7684c>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -828844,94 +828844,94 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 2f9188 >::_M_default_append(unsigned int)@@Base+0x765f4> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldr r6, [r0, r4] │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r2, [r4, r7] │ │ │ │ + ldrsh r6, [r4, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ bl 4513ee │ │ │ │ - str r2, [r5, #0] │ │ │ │ + str r6, [r5, #0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r4, [r7, r7] │ │ │ │ + str r0, [r0, #0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsls r1, r5, #12 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r2, [r5, r6] │ │ │ │ + ldrsh r6, [r5, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r4!, {r1, r2, r5, r6, r7} │ │ │ │ + ldmia r4!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r0, [r0, r2] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsh r6, [r6, r5] │ │ │ │ + ldrsh r2, [r7, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r4, {r1, r4, r5, r7} │ │ │ │ + ldmia r4, {r1, r2, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ bmi.n 2f9426 >::_M_default_append(unsigned int)@@Base+0x76892> │ │ │ │ vrsra.u64 , , #1 │ │ │ │ - vcvt.u32.f32 d21, d24, #1 │ │ │ │ + vcvt.u32.f32 d21, d28, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r4, {r2, r4, r5, r6} │ │ │ │ + ldmia r4, {r3, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r6, [r3, r4] │ │ │ │ + ldrsh r2, [r4, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r4, {r1, r3, r4, r6} │ │ │ │ + ldmia r4, {r1, r2, r3, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r2, [r2, r5] │ │ │ │ + ldrsh r6, [r2, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r4, [r0, r6] │ │ │ │ + ldrsh r0, [r1, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsb r2, [r6, r6] │ │ │ │ + ldrsb r6, [r6, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r0, [r0, r6] │ │ │ │ + ldrsh r4, [r0, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r6, [r6, r2] │ │ │ │ + ldrsh r2, [r7, r2] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r3!, {r1, r4, r5, r6, r7} │ │ │ │ + ldmia r3!, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r4, [r3, r2] │ │ │ │ + ldrsh r0, [r4, r2] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r3, {r3, r4, r6, r7} │ │ │ │ + ldmia r3, {r2, r3, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp sl, r2 │ │ │ │ + cmp lr, r2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r6, [r7, r4] │ │ │ │ + ldrsh r2, [r0, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r2, [r2, r1] │ │ │ │ + ldrsh r6, [r2, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r7} │ │ │ │ + ldmia r3!, {r1, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r2, [r2, r5] │ │ │ │ + ldrsh r6, [r2, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r0, [r3, r4] │ │ │ │ + ldrsh r4, [r3, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r0, [r1, r0] │ │ │ │ + ldrsh r4, [r1, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r3!, {r2, r6} │ │ │ │ + ldmia r3, {r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r5, r7] │ │ │ │ + ldrb r6, [r5, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r3!, {r2, r5} │ │ │ │ + ldmia r3, {r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r4, [r6, r5] │ │ │ │ + ldrsh r0, [r7, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r6, [r1, r4] │ │ │ │ + ldrsh r2, [r2, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r2, [r4, r6] │ │ │ │ + ldrb r6, [r4, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r4, r6, r7} │ │ │ │ + ldmia r2!, {r1, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r6, [r0, r5] │ │ │ │ + ldrsh r2, [r1, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r4, [r5, r6] │ │ │ │ + ldrsh r0, [r6, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r0, [r3, r5] │ │ │ │ + ldrb r4, [r3, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2, {r2, r4, r7} │ │ │ │ + ldmia r2!, {r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -828959,17 +828959,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - ldrb r0, [r3, r1] │ │ │ │ + ldrb r4, [r3, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r1!, {r2, r4, r7} │ │ │ │ + ldmia r1!, {r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -829209,25 +829209,25 @@ │ │ │ │ b.n 2f96a6 >::_M_default_append(unsigned int)@@Base+0x76b12> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strb r2, [r7, r3] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsb r4, [r2, r6] │ │ │ │ + ldrsb r0, [r3, r6] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - ldrb r6, [r2, r3] │ │ │ │ + ldrb r2, [r3, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ strh r4, [r0, r5] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r4, [r7, r0] │ │ │ │ + ldrb r0, [r0, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r6!, {r4, r5, r7} │ │ │ │ + stmia r6!, {r2, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r7, r6] │ │ │ │ + ldrh r4, [r7, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r1, [pc, #176] @ (2f98b8 >::_M_default_append(unsigned int)@@Base+0x76d24>) │ │ │ │ mov ip, r3 │ │ │ │ @@ -829308,17 +829308,17 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ str r6, [r7, r7] │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r4, [r3, r7] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r0, [r3, r5] │ │ │ │ + ldrh r4, [r3, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r5!, {r2, r3, r6, r7} │ │ │ │ + stmia r5!, {r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r1, [pc, #156] @ (2f9978 >::_M_default_append(unsigned int)@@Base+0x76de4>) │ │ │ │ sub sp, #24 │ │ │ │ @@ -829392,17 +829392,17 @@ │ │ │ │ nop │ │ │ │ str r2, [r5, r4] │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r2, [r1, r4] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r2, [r3, r2] │ │ │ │ + ldrh r6, [r3, r2] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r5!, {r1, r2, r3} │ │ │ │ + stmia r5!, {r1, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #32 │ │ │ │ ldr r2, [pc, #240] @ (2f9a90 >::_M_default_append(unsigned int)@@Base+0x76efc>) │ │ │ │ @@ -829505,37 +829505,37 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ mrc2 15, 2, pc, cr3, cr15, {7} │ │ │ │ str r2, [r2, r1] │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r7, r0] │ │ │ │ + ldrh r2, [r0, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r0, r0, #26 │ │ │ │ + asrs r4, r0, #26 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r4, [r0, r0] │ │ │ │ + ldrh r0, [r1, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r3, r4, r5, r6} │ │ │ │ + stmia r4!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r5, r7] │ │ │ │ + ldr r2, [r6, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r1, r5, r6} │ │ │ │ + stmia r4!, {r1, r2, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r7, [pc, #1008] @ (2f9ea8 >::_M_default_append(unsigned int)@@Base+0x77314>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - ldr r2, [r5, r6] │ │ │ │ + ldr r6, [r5, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r4} │ │ │ │ + stmia r4!, {r1, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ mcr2 15, 3, pc, cr9, cr15, {7} @ │ │ │ │ - ldr r2, [r6, r5] │ │ │ │ + ldr r6, [r6, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r3!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #32 │ │ │ │ ldr r2, [pc, #216] @ (2f9bbc >::_M_default_append(unsigned int)@@Base+0x77028>) │ │ │ │ @@ -829628,33 +829628,33 @@ │ │ │ │ b.n 2f9b3a >::_M_default_append(unsigned int)@@Base+0x76fa6> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ stc2 15, cr15, [pc, #-1020] @ 2f97c4 >::_M_default_append(unsigned int)@@Base+0x76c30> │ │ │ │ ldr r7, [pc, #56] @ (2f9bfc >::_M_default_append(unsigned int)@@Base+0x77068>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [r7, r3] │ │ │ │ + ldr r6, [r7, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r4, r7, #20 │ │ │ │ + asrs r0, r0, #21 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r0, r3] │ │ │ │ + ldr r4, [r0, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r3!, {r2, r4, r5} │ │ │ │ + stmia r3!, {r3, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r6, [pc, #824] @ (2f9f14 >::_M_default_append(unsigned int)@@Base+0x77380>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ mcr2 15, 1, pc, cr15, cr15, {7} @ │ │ │ │ - ldr r4, [r7, r1] │ │ │ │ + ldr r0, [r0, r2] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r2!, {r4, r5, r6, r7} │ │ │ │ + stmia r2!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldc2 15, cr15, [fp, #-1020]! @ 0xfffffc04 │ │ │ │ - ldr r4, [r0, r1] │ │ │ │ + ldr r0, [r1, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r2!, {r3, r4, r5, r7} │ │ │ │ + stmia r2!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -829736,23 +829736,23 @@ │ │ │ │ str r1, [sp, #0] │ │ │ │ movs r2, #56 @ 0x38 │ │ │ │ add r1, sp, #12 │ │ │ │ bl 14f1c │ │ │ │ mov r0, r4 │ │ │ │ add sp, #16 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrsb r4, [r5, r7] │ │ │ │ + ldrsb r0, [r6, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r2!, {r2, r5} │ │ │ │ + stmia r2!, {r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r0, [r0, r7] │ │ │ │ + ldrsb r4, [r0, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r1!, {r3, r4, r5, r6, r7} │ │ │ │ + stmia r1!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r6, [r7, r6] │ │ │ │ + ldrsb r2, [r0, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov fp, r3 │ │ │ │ @@ -829900,37 +829900,37 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #52] @ (2f9ea0 >::_M_default_append(unsigned int)@@Base+0x7730c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2f9e3c >::_M_default_append(unsigned int)@@Base+0x772a8> │ │ │ │ - ldrsb r4, [r3, r3] │ │ │ │ + ldrsb r0, [r4, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsb r2, [r0, r1] │ │ │ │ + ldrsb r6, [r0, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r0!, {r1, r3, r4, r5, r6} │ │ │ │ + stmia r0!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r2, [r5, r0] │ │ │ │ + ldrsb r6, [r5, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r0!, {r1, r5, r6} │ │ │ │ + stmia r0!, {r1, r2, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r7, r7] │ │ │ │ + ldrsb r0, [r0, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r0!, {r1, r4, r5} │ │ │ │ + stmia r0!, {r1, r2, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r3, r7] │ │ │ │ + strb r0, [r4, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r0!, {r1, r4} │ │ │ │ + stmia r0!, {r1, r2, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r0, r7] │ │ │ │ + strb r6, [r0, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - it │ │ │ │ + itt │ │ │ │ lsl r6, r1, #1 │ │ │ │ - push {r4, lr} │ │ │ │ + push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #16 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r1 │ │ │ │ bl 4fb22c │ │ │ │ @@ -829958,19 +829958,19 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - strb r4, [r0, r5] │ │ │ │ + strb r0, [r1, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - itt vc │ │ │ │ - lslvc r6, r1, #1 │ │ │ │ - stmdbvc sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + nop {8} │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r2, [pc, #832] @ (2fa258 >::_M_default_append(unsigned int)@@Base+0x776c4>) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ ldr r3, [pc, #832] @ (2fa25c >::_M_default_append(unsigned int)@@Base+0x776c8>) │ │ │ │ mov r5, r0 │ │ │ │ @@ -830287,57 +830287,57 @@ │ │ │ │ b.n 2fa06e >::_M_default_append(unsigned int)@@Base+0x774da> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldr r2, [pc, #960] @ (2fa61c >::_M_default_append(unsigned int)@@Base+0x77a88>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r4, [r7, r3] │ │ │ │ + strb r0, [r0, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r2, [r7, r1] │ │ │ │ + strb r6, [r7, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r1, r7] │ │ │ │ + strh r4, [r1, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bkpt 0x0000 │ │ │ │ + bkpt 0x0004 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r1, [pc, #616] @ (2fa4dc >::_M_default_append(unsigned int)@@Base+0x77948>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r2, [r6, r5] │ │ │ │ + strh r6, [r6, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r1, r3, r5, r7, pc} │ │ │ │ + pop {r1, r2, r3, r5, r7, pc} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r2, r4] │ │ │ │ + strh r4, [r2, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r2, r2] │ │ │ │ + strh r6, [r2, r2] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r1, r3, r6, r7} │ │ │ │ + pop {r1, r2, r3, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r6, r1] │ │ │ │ + strh r2, [r7, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r1, r2, r3, r5, r7} │ │ │ │ + pop {r1, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r3, r1] │ │ │ │ + strh r0, [r4, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r1, r4, r7} │ │ │ │ + pop {r1, r2, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r7, r0] │ │ │ │ + strh r2, [r0, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r2, r4, r5, r6} │ │ │ │ + pop {r3, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r4, r0] │ │ │ │ + strh r4, [r4, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r3, r4, r6} │ │ │ │ + pop {r2, r3, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r0, r0] │ │ │ │ + strh r0, [r1, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r2, r3, r4, r5} │ │ │ │ + pop {r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r5, r7] │ │ │ │ + str r4, [r5, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r1, r2, r3, r4} │ │ │ │ + pop {r1, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -830422,15 +830422,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ mov lr, r5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r0, r3] │ │ │ │ + str r6, [r0, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ mov r4, lr │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -830481,15 +830481,15 @@ │ │ │ │ lsls r2, r2, #2 │ │ │ │ bl 14f1c │ │ │ │ str.w r8, [r4, #80] @ 0x50 │ │ │ │ str r7, [r4, #112] @ 0x70 │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ nop │ │ │ │ - str r6, [r3, r1] │ │ │ │ + str r2, [r4, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r5, r1 │ │ │ │ sub sp, #8 │ │ │ │ @@ -830527,15 +830527,15 @@ │ │ │ │ mov r3, r4 │ │ │ │ movs r2, #24 │ │ │ │ mov r1, r5 │ │ │ │ str r6, [sp, #0] │ │ │ │ bl 14f1c │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r7, [pc, #736] @ (2fa7cc >::_M_default_append(unsigned int)@@Base+0x77c38>) │ │ │ │ + ldr r7, [pc, #752] @ (2fa7dc >::_M_default_append(unsigned int)@@Base+0x77c48>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -830657,23 +830657,23 @@ │ │ │ │ strd r3, r3, [r6, #116] @ 0x74 │ │ │ │ movs r4, #1 │ │ │ │ b.n 2fa55a >::_M_default_append(unsigned int)@@Base+0x779c6> │ │ │ │ ldr r3, [r1, #120] @ 0x78 │ │ │ │ subs r5, r3, #1 │ │ │ │ bpl.n 2fa568 >::_M_default_append(unsigned int)@@Base+0x779d4> │ │ │ │ b.n 2fa5be >::_M_default_append(unsigned int)@@Base+0x77a2a> │ │ │ │ - ldr r6, [pc, #880] @ (2fa9b8 >::_M_default_append(unsigned int)@@Base+0x77e24>) │ │ │ │ + ldr r6, [pc, #896] @ (2fa9c8 >::_M_default_append(unsigned int)@@Base+0x77e34>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbnz r4, 2fa650 >::_M_default_append(unsigned int)@@Base+0x77abc> │ │ │ │ + cbnz r0, 2fa652 >::_M_default_append(unsigned int)@@Base+0x77abe> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #536] @ (2fa868 >::_M_default_append(unsigned int)@@Base+0x77cd4>) │ │ │ │ + ldr r6, [pc, #552] @ (2fa878 >::_M_default_append(unsigned int)@@Base+0x77ce4>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb8be │ │ │ │ + @ instruction: 0xb8c2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #256] @ (2fa758 >::_M_default_append(unsigned int)@@Base+0x77bc4>) │ │ │ │ + ldr r6, [pc, #272] @ (2fa768 >::_M_default_append(unsigned int)@@Base+0x77bd4>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r3 │ │ │ │ bl 54ee6c │ │ │ │ @@ -830774,21 +830774,21 @@ │ │ │ │ bl 17bd0 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r6 │ │ │ │ bl 17d50 │ │ │ │ mov r0, r6 │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ nop │ │ │ │ - ldr r4, [pc, #976] @ (2fab54 >::_M_default_append(unsigned int)@@Base+0x77fc0>) │ │ │ │ + ldr r4, [pc, #992] @ (2fab64 >::_M_default_append(unsigned int)@@Base+0x77fd0>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb72c │ │ │ │ + @ instruction: 0xb730 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #848] @ (2faadc >::_M_default_append(unsigned int)@@Base+0x77f48>) │ │ │ │ + ldr r4, [pc, #864] @ (2faaec >::_M_default_append(unsigned int)@@Base+0x77f58>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb712 │ │ │ │ + @ instruction: 0xb716 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [r2, #0] │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 2fa8ca >::_M_default_append(unsigned int)@@Base+0x77d36> │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -830909,27 +830909,27 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b.n 2fa88e >::_M_default_append(unsigned int)@@Base+0x77cfa> │ │ │ │ movs r3, #1 │ │ │ │ mov r0, r3 │ │ │ │ bx lr │ │ │ │ - ldr r4, [pc, #448] @ (2faa94 >::_M_default_append(unsigned int)@@Base+0x77f00>) │ │ │ │ + ldr r4, [pc, #464] @ (2faaa4 >::_M_default_append(unsigned int)@@Base+0x77f10>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [pc, #952] @ (2fac90 >::_M_default_append(unsigned int)@@Base+0x780fc>) │ │ │ │ + ldr r3, [pc, #968] @ (2faca0 >::_M_default_append(unsigned int)@@Base+0x7810c>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb626 │ │ │ │ + @ instruction: 0xb62a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #680] @ (2fab88 >::_M_default_append(unsigned int)@@Base+0x77ff4>) │ │ │ │ + ldr r3, [pc, #696] @ (2fab98 >::_M_default_append(unsigned int)@@Base+0x78004>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - push {r1, r5, r6, r7, lr} │ │ │ │ + push {r1, r2, r5, r6, r7, lr} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #448] @ (2faaa8 >::_M_default_append(unsigned int)@@Base+0x77f14>) │ │ │ │ + ldr r3, [pc, #464] @ (2faab8 >::_M_default_append(unsigned int)@@Base+0x77f24>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - push {r3, r5, r7, lr} │ │ │ │ + push {r2, r3, r5, r7, lr} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -830959,17 +830959,17 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ mov r0, r5 │ │ │ │ ldr.w r1, [r2, #144] @ 0x90 │ │ │ │ bl 4fb3cc │ │ │ │ mov r0, r4 │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldr r3, [pc, #16] @ (2fa95c >::_M_default_append(unsigned int)@@Base+0x77dc8>) │ │ │ │ + ldr r3, [pc, #32] @ (2fa96c >::_M_default_append(unsigned int)@@Base+0x77dd8>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - push {r2, r3, r4, r5, lr} │ │ │ │ + push {r6, lr} │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, #12 │ │ │ │ @@ -831253,21 +831253,21 @@ │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ b.n 2fac46 >::_M_default_append(unsigned int)@@Base+0x780b2> │ │ │ │ ldr r3, [r4, #4] │ │ │ │ vldr d8, [pc, #4] @ 2facd8 >::_M_default_append(unsigned int)@@Base+0x78144> │ │ │ │ b.n 2faaba >::_M_default_append(unsigned int)@@Base+0x77f26> │ │ │ │ ... │ │ │ │ - blx r1 │ │ │ │ + blxns r1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbz r0, 2fad18 >::_M_default_append(unsigned int)@@Base+0x78184> │ │ │ │ + cbz r4, 2fad18 >::_M_default_append(unsigned int)@@Base+0x78184> │ │ │ │ lsls r6, r1, #1 │ │ │ │ bx sp │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbz r2, 2fad18 >::_M_default_append(unsigned int)@@Base+0x78184> │ │ │ │ + cbz r6, 2fad18 >::_M_default_append(unsigned int)@@Base+0x78184> │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r8, r2 │ │ │ │ @@ -831399,25 +831399,25 @@ │ │ │ │ nop │ │ │ │ subs r4, #254 @ 0xfe │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r4, #68 @ 0x44 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r2, r5 │ │ │ │ + mov r6, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - mov ip, sl │ │ │ │ + mov r8, fp │ │ │ │ lsls r1, r2, #1 │ │ │ │ - mov r2, r2 │ │ │ │ + mov r6, r2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - mov r0, r9 │ │ │ │ + mov r4, r9 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp sl, sp │ │ │ │ + cmp lr, sp │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add sp, #136 @ 0x88 │ │ │ │ + add sp, #152 @ 0x98 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr.w r2, [pc, #1168] @ 2fb31c >::_M_default_append(unsigned int)@@Base+0x78788> │ │ │ │ sub sp, #64 @ 0x40 │ │ │ │ @@ -831805,45 +831805,45 @@ │ │ │ │ nop │ │ │ │ subs r3, #120 @ 0x78 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r3, #90 @ 0x5a │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r2, r9 │ │ │ │ + add r6, r9 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r6, sp, #520 @ 0x208 │ │ │ │ + add r6, sp, #536 @ 0x218 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - muls r4, r6 │ │ │ │ + muls r0, r7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, sp, #688 @ 0x2b0 │ │ │ │ + add r5, sp, #704 @ 0x2c0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - muls r2, r3 │ │ │ │ + muls r6, r3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, sp, #584 @ 0x248 │ │ │ │ + add r5, sp, #600 @ 0x258 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - muls r0, r0 │ │ │ │ + muls r4, r0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, sp, #480 @ 0x1e0 │ │ │ │ + add r5, sp, #496 @ 0x1f0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - orrs r6, r4 │ │ │ │ + orrs r2, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, sp, #376 @ 0x178 │ │ │ │ + add r5, sp, #392 @ 0x188 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adcs r6, r7 │ │ │ │ + sbcs r2, r0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adcs r2, r4 │ │ │ │ + adcs r6, r4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ + add r3, sp, #632 @ 0x278 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adcs r4, r0 │ │ │ │ + adcs r0, r1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ + add r3, sp, #512 @ 0x200 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #12 │ │ │ │ mov r7, r0 │ │ │ │ @@ -832002,35 +832002,35 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #48] @ (2fb530 >::_M_default_append(unsigned int)@@Base+0x7899c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2fb4ce >::_M_default_append(unsigned int)@@Base+0x7893a> │ │ │ │ - subs r7, #240 @ 0xf0 │ │ │ │ + subs r7, #244 @ 0xf4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r2, sp, #160 @ 0xa0 │ │ │ │ + add r2, sp, #176 @ 0xb0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #210 @ 0xd2 │ │ │ │ + subs r7, #214 @ 0xd6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r7, #136 @ 0x88 │ │ │ │ + subs r7, #140 @ 0x8c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r1, sp, #768 @ 0x300 │ │ │ │ + add r1, sp, #784 @ 0x310 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #104 @ 0x68 │ │ │ │ + subs r7, #108 @ 0x6c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ + add r1, sp, #656 @ 0x290 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #80 @ 0x50 │ │ │ │ + subs r7, #84 @ 0x54 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r1, sp, #544 @ 0x220 │ │ │ │ + add r1, sp, #560 @ 0x230 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #48 @ 0x30 │ │ │ │ + subs r7, #52 @ 0x34 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r5, r0 │ │ │ │ @@ -832311,25 +832311,25 @@ │ │ │ │ ... │ │ │ │ adds r4, #188 @ 0xbc │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ adds r3, #12 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r4, #218 @ 0xda │ │ │ │ + subs r4, #222 @ 0xde │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r7, pc, #72 @ (adr r7, 2fb89c >::_M_default_append(unsigned int)@@Base+0x78d08>) │ │ │ │ + add r7, pc, #88 @ (adr r7, 2fb8ac >::_M_default_append(unsigned int)@@Base+0x78d18>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #84 @ 0x54 │ │ │ │ + subs r4, #88 @ 0x58 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r6, pc, #560 @ (adr r6, 2fba8c >::_M_default_append(unsigned int)@@Base+0x78ef8>) │ │ │ │ + add r6, pc, #576 @ (adr r6, 2fba9c >::_M_default_append(unsigned int)@@Base+0x78f08>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #0 │ │ │ │ + subs r4, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r6, pc, #224 @ (adr r6, 2fb944 >::_M_default_append(unsigned int)@@Base+0x78db0>) │ │ │ │ + add r6, pc, #240 @ (adr r6, 2fb954 >::_M_default_append(unsigned int)@@Base+0x78dc0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 2fae78 >::_M_default_append(unsigned int)@@Base+0x782e4> │ │ │ │ mov r6, r0 │ │ │ │ cmp r0, #1 │ │ │ │ beq.w 2fb6f0 >::_M_default_append(unsigned int)@@Base+0x78b5c> │ │ │ │ @@ -832366,25 +832366,25 @@ │ │ │ │ ldr r0, [pc, #40] @ (2fb8f4 >::_M_default_append(unsigned int)@@Base+0x78d60>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2fb6fc >::_M_default_append(unsigned int)@@Base+0x78b68> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ - subs r3, #170 @ 0xaa │ │ │ │ + subs r3, #174 @ 0xae │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, pc, #904 @ (adr r5, 2fbc70 >::_M_default_append(unsigned int)@@Base+0x790dc>) │ │ │ │ + add r5, pc, #920 @ (adr r5, 2fbc80 >::_M_default_append(unsigned int)@@Base+0x790ec>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #126 @ 0x7e │ │ │ │ + subs r3, #130 @ 0x82 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, pc, #728 @ (adr r5, 2fbbc8 >::_M_default_append(unsigned int)@@Base+0x79034>) │ │ │ │ + add r5, pc, #744 @ (adr r5, 2fbbd8 >::_M_default_append(unsigned int)@@Base+0x79044>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #100 @ 0x64 │ │ │ │ + subs r3, #104 @ 0x68 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, pc, #624 @ (adr r5, 2fbb68 >::_M_default_append(unsigned int)@@Base+0x78fd4>) │ │ │ │ + add r5, pc, #640 @ (adr r5, 2fbb78 >::_M_default_append(unsigned int)@@Base+0x78fe4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r3 │ │ │ │ sub sp, #28 │ │ │ │ @@ -832544,25 +832544,25 @@ │ │ │ │ ldr r0, [pc, #32] @ (2fbac0 >::_M_default_append(unsigned int)@@Base+0x78f2c>) │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b.n 2fb936 >::_M_default_append(unsigned int)@@Base+0x78da2> │ │ │ │ nop │ │ │ │ - subs r2, #6 │ │ │ │ + subs r2, #10 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r4, pc, #248 @ (adr r4, 2fbbac >::_M_default_append(unsigned int)@@Base+0x79018>) │ │ │ │ + add r4, pc, #264 @ (adr r4, 2fbbbc >::_M_default_append(unsigned int)@@Base+0x79028>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #198 @ 0xc6 │ │ │ │ + subs r1, #202 @ 0xca │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r4, pc, #8 @ (adr r4, 2fbac4 >::_M_default_append(unsigned int)@@Base+0x78f30>) │ │ │ │ + add r4, pc, #24 @ (adr r4, 2fbad4 >::_M_default_append(unsigned int)@@Base+0x78f40>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #144 @ 0x90 │ │ │ │ + subs r1, #148 @ 0x94 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r3, pc, #800 @ (adr r3, 2fbde4 >::_M_default_append(unsigned int)@@Base+0x79250>) │ │ │ │ + add r3, pc, #816 @ (adr r3, 2fbdf4 >::_M_default_append(unsigned int)@@Base+0x79260>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ mov r6, r2 │ │ │ │ @@ -833676,143 +833676,143 @@ │ │ │ │ nop │ │ │ │ cmp r7, #40 @ 0x28 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cmp r6, #240 @ 0xf0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r0, #152 @ 0x98 │ │ │ │ + subs r0, #156 @ 0x9c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r2, pc, #824 @ (adr r2, 2fc9ec >::_M_default_append(unsigned int)@@Base+0x79e58>) │ │ │ │ + add r2, pc, #840 @ (adr r2, 2fc9fc >::_M_default_append(unsigned int)@@Base+0x79e68>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #238 @ 0xee │ │ │ │ + adds r7, #242 @ 0xf2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r2, pc, #144 @ (adr r2, 2fc74c >::_M_default_append(unsigned int)@@Base+0x79bb8>) │ │ │ │ + add r2, pc, #160 @ (adr r2, 2fc75c >::_M_default_append(unsigned int)@@Base+0x79bc8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #170 @ 0xaa │ │ │ │ + adds r7, #174 @ 0xae │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r7, #52 @ 0x34 │ │ │ │ + adds r7, #56 @ 0x38 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r1, pc, #424 @ (adr r1, 2fc870 >::_M_default_append(unsigned int)@@Base+0x79cdc>) │ │ │ │ + add r1, pc, #440 @ (adr r1, 2fc880 >::_M_default_append(unsigned int)@@Base+0x79cec>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #20 │ │ │ │ + adds r7, #24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r1, pc, #296 @ (adr r1, 2fc7f8 >::_M_default_append(unsigned int)@@Base+0x79c64>) │ │ │ │ + add r1, pc, #312 @ (adr r1, 2fc808 >::_M_default_append(unsigned int)@@Base+0x79c74>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #152 @ 0x98 │ │ │ │ + adds r6, #156 @ 0x9c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r5, #140 @ 0x8c │ │ │ │ + adds r5, #144 @ 0x90 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r7, [sp, #776] @ 0x308 │ │ │ │ + ldr r7, [sp, #792] @ 0x318 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r5, #108 @ 0x6c │ │ │ │ + adds r5, #112 @ 0x70 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r7, [sp, #648] @ 0x288 │ │ │ │ + ldr r7, [sp, #664] @ 0x298 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r5, #46 @ 0x2e │ │ │ │ + adds r5, #50 @ 0x32 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r7, [sp, #400] @ 0x190 │ │ │ │ + ldr r7, [sp, #416] @ 0x1a0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #228 @ 0xe4 │ │ │ │ + adds r4, #232 @ 0xe8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r7, [sp, #104] @ 0x68 │ │ │ │ + ldr r7, [sp, #120] @ 0x78 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #194 @ 0xc2 │ │ │ │ + adds r4, #198 @ 0xc6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [sp, #992] @ 0x3e0 │ │ │ │ + ldr r6, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #160 @ 0xa0 │ │ │ │ + adds r4, #164 @ 0xa4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [sp, #856] @ 0x358 │ │ │ │ + ldr r6, [sp, #872] @ 0x368 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #208 @ 0xd0 │ │ │ │ + adds r3, #212 @ 0xd4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [sp, #24] │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #142 @ 0x8e │ │ │ │ + adds r3, #146 @ 0x92 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r2, #214 @ 0xd6 │ │ │ │ + adds r2, #218 @ 0xda │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, #180 @ 0xb4 │ │ │ │ + adds r2, #184 @ 0xb8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [sp, #936] @ 0x3a8 │ │ │ │ + ldr r4, [sp, #952] @ 0x3b8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, #146 @ 0x92 │ │ │ │ + adds r2, #150 @ 0x96 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [sp, #800] @ 0x320 │ │ │ │ + ldr r4, [sp, #816] @ 0x330 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, #102 @ 0x66 │ │ │ │ + adds r2, #106 @ 0x6a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [sp, #624] @ 0x270 │ │ │ │ + ldr r4, [sp, #640] @ 0x280 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, #90 @ 0x5a │ │ │ │ + adds r2, #94 @ 0x5e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r0, #244 @ 0xf4 │ │ │ │ + adds r0, #248 @ 0xf8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r7, #160 @ 0xa0 │ │ │ │ + cmp r7, #164 @ 0xa4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r7, #46 @ 0x2e │ │ │ │ + cmp r7, #50 @ 0x32 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r1, [sp, #408] @ 0x198 │ │ │ │ + ldr r1, [sp, #424] @ 0x1a8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r7, #18 │ │ │ │ + cmp r7, #22 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r1, [sp, #296] @ 0x128 │ │ │ │ + ldr r1, [sp, #312] @ 0x138 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #244 @ 0xf4 │ │ │ │ + cmp r6, #248 @ 0xf8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r1, [sp, #168] @ 0xa8 │ │ │ │ + ldr r1, [sp, #184] @ 0xb8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #218 @ 0xda │ │ │ │ + cmp r6, #222 @ 0xde │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ + ldr r1, [sp, #80] @ 0x50 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #186 @ 0xba │ │ │ │ + cmp r6, #190 @ 0xbe │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #960] @ 0x3c0 │ │ │ │ + ldr r0, [sp, #976] @ 0x3d0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #156 @ 0x9c │ │ │ │ + cmp r6, #160 @ 0xa0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #848] @ 0x350 │ │ │ │ + ldr r0, [sp, #864] @ 0x360 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #130 @ 0x82 │ │ │ │ + cmp r6, #134 @ 0x86 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r0, [sp, #752] @ 0x2f0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #100 @ 0x64 │ │ │ │ + cmp r6, #104 @ 0x68 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #616] @ 0x268 │ │ │ │ + ldr r0, [sp, #632] @ 0x278 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #68 @ 0x44 │ │ │ │ + cmp r6, #72 @ 0x48 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r0, [sp, #504] @ 0x1f8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #40 @ 0x28 │ │ │ │ + cmp r6, #44 @ 0x2c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #376] @ 0x178 │ │ │ │ + ldr r0, [sp, #392] @ 0x188 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #12 │ │ │ │ + cmp r6, #16 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #264] @ 0x108 │ │ │ │ + ldr r0, [sp, #280] @ 0x118 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #240 @ 0xf0 │ │ │ │ + cmp r5, #244 @ 0xf4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #152] @ 0x98 │ │ │ │ + ldr r0, [sp, #168] @ 0xa8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #212 @ 0xd4 │ │ │ │ + cmp r5, #216 @ 0xd8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #40] @ 0x28 │ │ │ │ + ldr r0, [sp, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #184 @ 0xb8 │ │ │ │ + cmp r5, #188 @ 0xbc │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r7, [sp, #952] @ 0x3b8 │ │ │ │ + str r7, [sp, #968] @ 0x3c8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #178 @ 0xb2 │ │ │ │ + cmp r5, #182 @ 0xb6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ ldr.w r4, [r3, r8, lsl #2] │ │ │ │ ldrd r3, r2, [r4, #16] │ │ │ │ cmp r2, r3 │ │ │ │ beq.n 2fc804 >::_M_default_append(unsigned int)@@Base+0x79c70> │ │ │ │ mov r0, r6 │ │ │ │ @@ -833985,53 +833985,53 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #88] @ (2fc9d4 >::_M_default_append(unsigned int)@@Base+0x79e40>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2fc86e >::_M_default_append(unsigned int)@@Base+0x79cda> │ │ │ │ nop │ │ │ │ - cmp r3, #232 @ 0xe8 │ │ │ │ + cmp r3, #236 @ 0xec │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [sp, #128] @ 0x80 │ │ │ │ + str r6, [sp, #144] @ 0x90 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #202 @ 0xca │ │ │ │ + cmp r3, #206 @ 0xce │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [sp, #0] │ │ │ │ + str r6, [sp, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #168 @ 0xa8 │ │ │ │ + cmp r3, #172 @ 0xac │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #888] @ 0x378 │ │ │ │ + str r5, [sp, #904] @ 0x388 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #140 @ 0x8c │ │ │ │ + cmp r3, #144 @ 0x90 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #776] @ 0x308 │ │ │ │ + str r5, [sp, #792] @ 0x318 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #112 @ 0x70 │ │ │ │ + cmp r3, #116 @ 0x74 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #664] @ 0x298 │ │ │ │ + str r5, [sp, #680] @ 0x2a8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #108 @ 0x6c │ │ │ │ + cmp r3, #112 @ 0x70 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r3, #46 @ 0x2e │ │ │ │ + cmp r3, #50 @ 0x32 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #400] @ 0x190 │ │ │ │ + str r5, [sp, #416] @ 0x1a0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #42 @ 0x2a │ │ │ │ + cmp r3, #46 @ 0x2e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r2, #236 @ 0xec │ │ │ │ + cmp r2, #240 @ 0xf0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #136] @ 0x88 │ │ │ │ + str r5, [sp, #152] @ 0x98 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #208 @ 0xd0 │ │ │ │ + cmp r2, #212 @ 0xd4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #24] │ │ │ │ + str r5, [sp, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #180 @ 0xb4 │ │ │ │ + cmp r2, #184 @ 0xb8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [sp, #936] @ 0x3a8 │ │ │ │ + str r4, [sp, #952] @ 0x3b8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ @@ -834068,17 +834068,17 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #16] @ (2fca44 >::_M_default_append(unsigned int)@@Base+0x79eb0>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2fca08 >::_M_default_append(unsigned int)@@Base+0x79e74> │ │ │ │ nop │ │ │ │ - cmp r1, #250 @ 0xfa │ │ │ │ + cmp r1, #254 @ 0xfe │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [sp, #200] @ 0xc8 │ │ │ │ + str r4, [sp, #216] @ 0xd8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2928] @ 0xb70 │ │ │ │ mov fp, r2 │ │ │ │ @@ -834488,71 +834488,71 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ subs r2, r4, #6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r1, #172 @ 0xac │ │ │ │ + cmp r1, #176 @ 0xb0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r2, #196 @ 0xc4 │ │ │ │ + cmp r2, #200 @ 0xc8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r1, #156 @ 0x9c │ │ │ │ + cmp r1, #160 @ 0xa0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r7, #228 @ 0xe4 │ │ │ │ + movs r7, #232 @ 0xe8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r7, #174 @ 0xae │ │ │ │ + movs r7, #178 @ 0xb2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r0, #114 @ 0x72 │ │ │ │ + cmp r0, #118 @ 0x76 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r7, #8 │ │ │ │ + movs r7, #12 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r1, [sp, #256] @ 0x100 │ │ │ │ + str r1, [sp, #272] @ 0x110 │ │ │ │ lsls r6, r1, #1 │ │ │ │ adds r2, r3, #3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r6, #204 @ 0xcc │ │ │ │ + movs r6, #208 @ 0xd0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r1, [sp, #8] │ │ │ │ + str r1, [sp, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #170 @ 0xaa │ │ │ │ + movs r6, #174 @ 0xae │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [sp, #904] @ 0x388 │ │ │ │ + str r0, [sp, #920] @ 0x398 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #142 @ 0x8e │ │ │ │ + movs r6, #146 @ 0x92 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [sp, #792] @ 0x318 │ │ │ │ + str r0, [sp, #808] @ 0x328 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #118 @ 0x76 │ │ │ │ + movs r6, #122 @ 0x7a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [sp, #688] @ 0x2b0 │ │ │ │ + str r0, [sp, #704] @ 0x2c0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #88 @ 0x58 │ │ │ │ + movs r6, #92 @ 0x5c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [sp, #576] @ 0x240 │ │ │ │ + str r0, [sp, #592] @ 0x250 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #30 │ │ │ │ + movs r6, #34 @ 0x22 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [sp, #344] @ 0x158 │ │ │ │ + str r0, [sp, #360] @ 0x168 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #4 │ │ │ │ + movs r6, #8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [sp, #240] @ 0xf0 │ │ │ │ + str r0, [sp, #256] @ 0x100 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #190 @ 0xbe │ │ │ │ + movs r5, #194 @ 0xc2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r6, #62] @ 0x3e │ │ │ │ + ldrh r2, [r7, #62] @ 0x3e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #164 @ 0xa4 │ │ │ │ + movs r5, #168 @ 0xa8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r4, [r3, #62] @ 0x3e │ │ │ │ + ldrh r0, [r4, #62] @ 0x3e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #114 @ 0x72 │ │ │ │ + movs r5, #118 @ 0x76 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r5, #60] @ 0x3c │ │ │ │ + ldrh r6, [r5, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -834708,25 +834708,25 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ subs r2, r2, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ adds r0, r4, r6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r3, #134 @ 0x86 │ │ │ │ + movs r3, #138 @ 0x8a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r7, #44] @ 0x2c │ │ │ │ + ldrh r2, [r0, #46] @ 0x2e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r3, #104 @ 0x68 │ │ │ │ + movs r3, #108 @ 0x6c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r0, [r4, #44] @ 0x2c │ │ │ │ + ldrh r4, [r4, #44] @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r3, #58 @ 0x3a │ │ │ │ + movs r3, #62 @ 0x3e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r6, #42] @ 0x2a │ │ │ │ + ldrh r6, [r6, #42] @ 0x2a │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, #28 │ │ │ │ @@ -835318,95 +835318,95 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #172] @ (2fd840 >::_M_default_append(unsigned int)@@Base+0x7acac>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2fd6c0 >::_M_default_append(unsigned int)@@Base+0x7ab2c> │ │ │ │ - movs r2, #80 @ 0x50 │ │ │ │ + movs r2, #84 @ 0x54 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r0, #36] @ 0x24 │ │ │ │ + ldrh r2, [r1, #36] @ 0x24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r1, #14 │ │ │ │ + movs r1, #18 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r4, [r0, #26] │ │ │ │ + ldrh r0, [r1, #26] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #240 @ 0xf0 │ │ │ │ + movs r0, #244 @ 0xf4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r0, #146 @ 0x92 │ │ │ │ + movs r0, #150 @ 0x96 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r0, [r1, #22] │ │ │ │ + ldrh r4, [r1, #22] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #118 @ 0x76 │ │ │ │ + movs r0, #122 @ 0x7a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r4, [r5, #20] │ │ │ │ + ldrh r0, [r6, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #116 @ 0x74 │ │ │ │ + movs r0, #120 @ 0x78 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, r0, #7 │ │ │ │ + subs r4, r0, #7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r0, [r7, #14] │ │ │ │ + ldrh r4, [r7, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r0, #7 │ │ │ │ + subs r6, r0, #7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r2, r1, #3 │ │ │ │ + subs r6, r1, #3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r0, #8] │ │ │ │ + ldrh r6, [r0, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r2, #2 │ │ │ │ + subs r6, r2, #2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r6, r7, #0 │ │ │ │ + subs r2, r0, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, r1, #6 │ │ │ │ + subs r4, r1, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r2, r7, #0 │ │ │ │ + subs r6, r7, #0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r6, r6, #6 │ │ │ │ + adds r2, r7, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r5, #62] @ 0x3e │ │ │ │ + strh r2, [r6, #62] @ 0x3e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r3, #6 │ │ │ │ + adds r2, r4, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r2, #62] @ 0x3e │ │ │ │ + strh r2, [r3, #62] @ 0x3e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r7, #5 │ │ │ │ + adds r4, r7, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r5, #60] @ 0x3c │ │ │ │ + strh r2, [r6, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r2, #5 │ │ │ │ + adds r2, r3, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r1, #60] @ 0x3c │ │ │ │ + strh r0, [r2, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r7, #4 │ │ │ │ + adds r0, r0, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r6, #58] @ 0x3a │ │ │ │ + strh r6, [r6, #58] @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r4, #4 │ │ │ │ + adds r4, r4, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r2, #58] @ 0x3a │ │ │ │ + strh r2, [r3, #58] @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r0, #4 │ │ │ │ + adds r2, r1, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r7, #56] @ 0x38 │ │ │ │ + strh r0, [r0, #58] @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r5, #3 │ │ │ │ + adds r0, r6, #3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r4, #56] @ 0x38 │ │ │ │ + strh r6, [r4, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r2, #3 │ │ │ │ + adds r6, r2, #3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r1, #56] @ 0x38 │ │ │ │ + strh r4, [r1, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r6, #2 │ │ │ │ + adds r0, r7, #2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r5, #54] @ 0x36 │ │ │ │ + strh r6, [r5, #54] @ 0x36 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r3, #2 │ │ │ │ + adds r6, r3, #2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r2, #54] @ 0x36 │ │ │ │ + strh r4, [r2, #54] @ 0x36 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #904] @ (2fdbdc >::_M_default_append(unsigned int)@@Base+0x7b048>) │ │ │ │ sub sp, #32 │ │ │ │ @@ -835764,117 +835764,117 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2fd8e2 >::_M_default_append(unsigned int)@@Base+0x7ad4e> │ │ │ │ asrs r2, r6, #6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r2, r2, r7 │ │ │ │ + subs r6, r2, r7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ bl 1cfbea │ │ │ │ - adds r6, r1, #4 │ │ │ │ + adds r2, r2, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r0, r6, #4 │ │ │ │ + adds r4, r6, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsls r7, r0, #16 │ │ │ │ movs r0, r0 │ │ │ │ - subs r4, r2, r5 │ │ │ │ + subs r0, r3, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r1, #44] @ 0x2c │ │ │ │ + strh r0, [r2, #44] @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r6, r4, #4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r0, r4, r4 │ │ │ │ + subs r4, r4, r4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r3, #42] @ 0x2a │ │ │ │ + strh r4, [r3, #42] @ 0x2a │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldmia r2, {r0, r1, r2, r5} │ │ │ │ vtbl.8 d28, {d31-, #31 │ │ │ │ - vtbl.8 d17, {d31- >::_M_default_append(unsigned int)@@Base+0x7b18e> │ │ │ │ - vshll.u32 , d8, #31 │ │ │ │ + vshll.u32 , d12, #31 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r2, #34] @ 0x22 │ │ │ │ + strh r4, [r2, #34] @ 0x22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r7, r7 │ │ │ │ + adds r6, r7, r7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r6, #32] │ │ │ │ + strh r4, [r6, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ @ instruction: 0xef81ffff │ │ │ │ - adds r2, r7, r6 │ │ │ │ + adds r6, r7, r6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r6, #30] │ │ │ │ + strh r6, [r6, #30] │ │ │ │ lsls r6, r1, #1 │ │ │ │ bcs.n 2fdd3e >::_M_default_append(unsigned int)@@Base+0x7b1aa> │ │ │ │ - vtbl.8 d17, {d31- instruction: 0xffff1992 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r0, #30] │ │ │ │ + strh r2, [r1, #30] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r1, r5 │ │ │ │ + subs r0, r2, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, r5, r4 │ │ │ │ + subs r4, r5, r4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r2, r2, r5 │ │ │ │ + adds r6, r2, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r1, #28] │ │ │ │ + strh r6, [r1, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r6, r5 │ │ │ │ + subs r4, r6, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, r5, r4 │ │ │ │ + subs r4, r5, r4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r6, r2, r4 │ │ │ │ + adds r2, r3, r4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r1, #26] │ │ │ │ + strh r2, [r2, #26] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r1, r6 │ │ │ │ + subs r0, r2, r6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, r2, r5 │ │ │ │ + subs r4, r2, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r6, r2, r3 │ │ │ │ + adds r2, r3, r3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r1, #24] │ │ │ │ + strh r2, [r2, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r5, r5 │ │ │ │ + subs r6, r5, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, r4, r6 │ │ │ │ + subs r4, r4, r6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r2, r3, r2 │ │ │ │ + adds r6, r3, r2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r2, #22] │ │ │ │ + strh r6, [r2, #22] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldmia r2, {r0, r2, r3, r5, r7} │ │ │ │ - vtbl.8 d17, {d31- instruction: 0xffff1b90 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, r5, r0 │ │ │ │ + subs r4, r5, r0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r4, r3, r1 │ │ │ │ + adds r0, r4, r1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r2, #20] │ │ │ │ + strh r0, [r3, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2fd844 >::_M_default_append(unsigned int)@@Base+0x7acb0> │ │ │ │ @@ -835895,17 +835895,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - asrs r4, r6, #28 │ │ │ │ + asrs r0, r7, #28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r5, #10] │ │ │ │ + strh r0, [r6, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -835974,19 +835974,19 @@ │ │ │ │ ldr r0, [pc, #20] @ (2fdddc >::_M_default_append(unsigned int)@@Base+0x7b248>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - subs r6, r6, r0 │ │ │ │ + subs r2, r7, r0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r0, r3, r7 │ │ │ │ + adds r4, r3, r7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r4, #4] │ │ │ │ + strh r4, [r4, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -836010,17 +836010,17 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #16] @ (2fde34 >::_M_default_append(unsigned int)@@Base+0x7b2a0>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - adds r2, r7, r5 │ │ │ │ + adds r6, r7, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r0, #2] │ │ │ │ + strh r6, [r0, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -836053,19 +836053,19 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #20] @ (2fdea8 >::_M_default_append(unsigned int)@@Base+0x7b314>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov r0, r5 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - asrs r0, r1, #30 │ │ │ │ + asrs r4, r1, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r2, r1, r4 │ │ │ │ + adds r6, r1, r4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r2, [r2, #31] │ │ │ │ + ldrb r6, [r2, #31] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #132] @ (2fdf40 >::_M_default_append(unsigned int)@@Base+0x7b3ac>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -836122,21 +836122,21 @@ │ │ │ │ b.n 2fdefe >::_M_default_append(unsigned int)@@Base+0x7b36a> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsrs r2, r1, #13 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, r5, r2 │ │ │ │ + adds r4, r5, r2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r0, [r6, #29] │ │ │ │ + ldrb r4, [r6, #29] │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsrs r2, r1, #12 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r2, r2, r1 │ │ │ │ + adds r6, r2, r1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3904] @ 0xf40 │ │ │ │ sub sp, #148 @ 0x94 │ │ │ │ @@ -836298,33 +836298,33 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ lsrs r4, r2, #10 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [pc, #816] @ (2fe46c >::_M_default_append(unsigned int)@@Base+0x7b8d8>) │ │ │ │ + ldr r4, [pc, #832] @ (2fe47c >::_M_default_append(unsigned int)@@Base+0x7b8e8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r4, #29 │ │ │ │ + asrs r6, r4, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r2, [r5, #24] │ │ │ │ + ldrb r6, [r5, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsrs r4, r0, #7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - asrs r0, r5, #27 │ │ │ │ + asrs r4, r5, #27 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r0, [r6, #22] │ │ │ │ + ldrb r4, [r6, #22] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r4, #26 │ │ │ │ + asrs r4, r4, #26 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r0, [r5, #21] │ │ │ │ + ldrb r4, [r5, #21] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r0, #26 │ │ │ │ + asrs r2, r1, #26 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r1, #21] │ │ │ │ + ldrb r2, [r2, #21] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [r5, #72] @ 0x48 │ │ │ │ mov r0, r6 │ │ │ │ ldrd r1, r2, [r5] │ │ │ │ str r3, [r7, #0] │ │ │ │ bl 5274ec │ │ │ │ cmp r0, #2 │ │ │ │ @@ -836748,37 +836748,37 @@ │ │ │ │ mov r1, r8 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2fe044 >::_M_default_append(unsigned int)@@Base+0x7b4b0> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - asrs r2, r7, #16 │ │ │ │ + asrs r6, r7, #16 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r2, [r0, #12] │ │ │ │ + ldrb r6, [r0, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r0, #16 │ │ │ │ + asrs r4, r0, #16 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r1, #11] │ │ │ │ + ldrb r2, [r2, #11] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r7, #14 │ │ │ │ + asrs r6, r7, #14 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r2, [r0, #10] │ │ │ │ + ldrb r6, [r0, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r4, #14 │ │ │ │ + asrs r4, r4, #14 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r0, [r5, #9] │ │ │ │ + ldrb r4, [r5, #9] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r0, #12 │ │ │ │ + asrs r6, r0, #12 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r0, r5, #6 │ │ │ │ + asrs r4, r5, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r6, r3, #5 │ │ │ │ + asrs r2, r4, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r4, #0] │ │ │ │ + ldrb r2, [r5, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r0, [pc, #220] @ (2fe768 >::_M_default_append(unsigned int)@@Base+0x7bbd4>) │ │ │ │ mov.w r1, #428 @ 0x1ac │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #212] @ (2fe76c >::_M_default_append(unsigned int)@@Base+0x7bbd8>) │ │ │ │ @@ -836850,37 +836850,37 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #64] @ (2fe794 >::_M_default_append(unsigned int)@@Base+0x7bc00>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 2fe740 >::_M_default_append(unsigned int)@@Base+0x7bbac> │ │ │ │ ... │ │ │ │ - asrs r6, r0, #4 │ │ │ │ + asrs r2, r1, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r6, [r1, #31] │ │ │ │ + strb r2, [r2, #31] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r5, #3 │ │ │ │ + asrs r0, r6, #3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r4, [r6, #30] │ │ │ │ + strb r0, [r7, #30] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r2, #3 │ │ │ │ + asrs r0, r3, #3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r4, [r3, #30] │ │ │ │ + strb r0, [r4, #30] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r6, #2 │ │ │ │ + asrs r0, r7, #2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r4, [r7, #29] │ │ │ │ + strb r0, [r0, #30] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r5, #1 │ │ │ │ + asrs r4, r5, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r6, [r5, #28] │ │ │ │ + strb r2, [r6, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r1, #1 │ │ │ │ + asrs r6, r1, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r0, [r2, #28] │ │ │ │ + strb r4, [r2, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ mov r4, r0 │ │ │ │ @@ -837523,63 +837523,63 @@ │ │ │ │ nop │ │ │ │ lsls r4, r2, #9 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsls r2, r4, #8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsrs r4, r7, #26 │ │ │ │ + lsrs r0, r0, #27 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r0, r6, #17 │ │ │ │ + lsrs r4, r6, #17 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r0, [r7, #12] │ │ │ │ + strb r4, [r7, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r3, #17 │ │ │ │ + lsrs r4, r3, #17 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r0, [r4, #12] │ │ │ │ + strb r4, [r4, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r7, #16 │ │ │ │ + lsrs r6, r7, #16 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r2, [r0, #12] │ │ │ │ + strb r6, [r0, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r5, #11 │ │ │ │ + lsrs r2, r6, #11 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r2, #10 │ │ │ │ + lsrs r2, r3, #10 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r1, #7 │ │ │ │ + lsrs r2, r2, #7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r6, [r2, #2] │ │ │ │ + strb r2, [r3, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r6, #6 │ │ │ │ + lsrs r0, r7, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r4, [r7, #1] │ │ │ │ + strb r0, [r0, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r3, #6 │ │ │ │ + lsrs r6, r3, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r2, [r4, #1] │ │ │ │ + strb r6, [r4, #1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r0, #6 │ │ │ │ + lsrs r4, r0, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r6, [r0, #1] │ │ │ │ + strb r2, [r1, #1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r4, #5 │ │ │ │ + lsrs r4, r4, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r6, [r4, #0] │ │ │ │ + strb r2, [r5, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r0, #5 │ │ │ │ + lsrs r0, r1, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r2, [r1, #0] │ │ │ │ + strb r6, [r1, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r5, #4 │ │ │ │ + lsrs r4, r5, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r6, #124] @ 0x7c │ │ │ │ + ldr r4, [r6, #124] @ 0x7c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r1, #4 │ │ │ │ + lsrs r2, r2, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r2, #124] @ 0x7c │ │ │ │ + ldr r2, [r3, #124] @ 0x7c │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr.w r2, [pc, #1036] @ 2ff328 >::_M_default_append(unsigned int)@@Base+0x7c794> │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -837973,122 +837973,122 @@ │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #148 @ 0x94 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ @ instruction: 0xfae60059 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r6, r6, #32 │ │ │ │ + lsrs r2, r7, #32 │ │ │ │ lsls r1, r2, #1 │ │ │ │ pldw [r9, #255]! │ │ │ │ - lsrs r0, r0, #1 │ │ │ │ + lsrs r4, r0, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r2, #1 │ │ │ │ + lsrs r6, r2, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsls r7, r7, #17 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r6, #31 │ │ │ │ + lsls r4, r6, #31 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r7, #104] @ 0x68 │ │ │ │ + ldr r4, [r7, #104] @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ @ instruction: 0xfa520059 │ │ │ │ - lsls r4, r7, #30 │ │ │ │ + lsls r0, r0, #31 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r0, #104] @ 0x68 │ │ │ │ + ldr r0, [r1, #104] @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ mrc 15, 5, APSR_nzcv, cr7, cr15, {7} │ │ │ │ mrc 15, 1, APSR_nzcv, cr1, cr15, {7} │ │ │ │ - lsls r6, r7, #29 │ │ │ │ + lsls r2, r0, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r0, #100] @ 0x64 │ │ │ │ + ldr r2, [r1, #100] @ 0x64 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r4, #29 │ │ │ │ + lsls r0, r5, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r5, #96] @ 0x60 │ │ │ │ + ldr r0, [r6, #96] @ 0x60 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldc 15, cr15, [r3, #1020] @ 0x3fc │ │ │ │ - lsls r4, r6, #29 │ │ │ │ + lsls r0, r7, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r2, #30 │ │ │ │ + lsls r2, r3, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r1, #28 │ │ │ │ + lsls r2, r2, #28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r2, #92] @ 0x5c │ │ │ │ + ldr r2, [r3, #92] @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r6, #27 │ │ │ │ + lsls r0, r7, #27 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r7, #88] @ 0x58 │ │ │ │ + ldr r0, [r0, #92] @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r3, #29 │ │ │ │ + lsls r2, r4, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r0, #30 │ │ │ │ + lsls r0, r1, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r6, #26 │ │ │ │ + lsls r4, r6, #26 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r7, #84] @ 0x54 │ │ │ │ + ldr r4, [r7, #84] @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r4, #29 │ │ │ │ + lsls r2, r5, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r4, #30 │ │ │ │ + lsls r0, r5, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r4, #25 │ │ │ │ + lsls r2, r5, #25 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r5, #80] @ 0x50 │ │ │ │ + ldr r2, [r6, #80] @ 0x50 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r1, #25 │ │ │ │ + lsls r4, r1, #25 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r1, #80] @ 0x50 │ │ │ │ + ldr r2, [r2, #80] @ 0x50 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r4, #29 │ │ │ │ + lsls r0, r5, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r4, #30 │ │ │ │ + lsls r2, r5, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r7, #23 │ │ │ │ + lsls r0, r0, #24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r0, #76] @ 0x4c │ │ │ │ + ldr r0, [r1, #76] @ 0x4c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r0, #30 │ │ │ │ + lsls r6, r0, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r4, #30 │ │ │ │ + lsls r4, r4, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r7, #22 │ │ │ │ + lsls r2, r0, #23 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r0, #72] @ 0x48 │ │ │ │ + ldr r2, [r1, #72] @ 0x48 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r2, #30 │ │ │ │ + lsls r4, r2, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r6, #30 │ │ │ │ + lsls r0, r7, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r7, #21 │ │ │ │ + lsls r4, r7, #21 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r0, #68] @ 0x44 │ │ │ │ + ldr r4, [r0, #68] @ 0x44 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r1, #30 │ │ │ │ + lsls r2, r2, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r7, #30 │ │ │ │ + lsls r4, r7, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r6, #20 │ │ │ │ + lsls r0, r7, #20 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r7, #60] @ 0x3c │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r0, [r1, r6] │ │ │ │ + ldrb r4, [r1, r6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r3, #30 │ │ │ │ + lsls r4, r3, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r6, #19 │ │ │ │ + lsls r4, r6, #19 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r7, #56] @ 0x38 │ │ │ │ + ldr r4, [r7, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r7, #29 │ │ │ │ + lsls r0, r0, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r2, #31 │ │ │ │ + lsls r6, r2, #31 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r5, #18 │ │ │ │ + lsls r6, r5, #18 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r6, #52] @ 0x34 │ │ │ │ + ldr r6, [r6, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2fef0c >::_M_default_append(unsigned int)@@Base+0x7c378> │ │ │ │ @@ -838109,17 +838109,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - lsls r0, r3, #13 │ │ │ │ + lsls r4, r3, #13 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r4, #32] │ │ │ │ + ldr r4, [r4, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r2, [r0, #20] │ │ │ │ ldr r3, [r1, #20] │ │ │ │ cmp r2, r3 │ │ │ │ beq.n 2ff474 >::_M_default_append(unsigned int)@@Base+0x7c8e0> │ │ │ │ bls.n 2ff46e >::_M_default_append(unsigned int)@@Base+0x7c8da> │ │ │ │ movs r0, #1 │ │ │ │ @@ -838250,19 +838250,19 @@ │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - movs r2, r3 │ │ │ │ + movs r6, r3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r5, #19 │ │ │ │ + lsls r2, r6, #19 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r1, #8] │ │ │ │ + ldr r6, [r1, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ @@ -838364,23 +838364,23 @@ │ │ │ │ strd r0, r1, [r6, #64] @ 0x40 │ │ │ │ strd r0, r1, [r6, #72] @ 0x48 │ │ │ │ mov r0, r3 │ │ │ │ str.w r2, [r6, #192] @ 0xc0 │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ nop │ │ │ │ - lsls r2, r3, #18 │ │ │ │ + lsls r6, r3, #18 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r0, #17 │ │ │ │ + lsls r6, r0, #17 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [r3, #124] @ 0x7c │ │ │ │ + str r2, [r4, #124] @ 0x7c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r5, #16 │ │ │ │ + lsls r4, r5, #16 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r1, #16 │ │ │ │ + lsls r0, r2, #16 │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (2ff7a4 >::_M_default_append(unsigned int)@@Base+0x7cc10>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -838419,15 +838419,15 @@ │ │ │ │ movs r0, #1 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xf2be0059 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r4, #13 │ │ │ │ + lsls r0, r5, #13 │ │ │ │ lsls r1, r2, #1 │ │ │ │ @ instruction: 0xf2820059 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2992] @ 0xbb0 │ │ │ │ @@ -838603,39 +838603,39 @@ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ b.n 2ff7fc >::_M_default_append(unsigned int)@@Base+0x7cc68> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xf23a0059 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ addw r0, ip, #89 @ 0x59 │ │ │ │ - lsls r6, r7, #9 │ │ │ │ + lsls r2, r0, #10 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [r3, #96] @ 0x60 │ │ │ │ + str r6, [r3, #96] @ 0x60 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r1, #10 │ │ │ │ + lsls r2, r2, #10 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r4, #7 │ │ │ │ + lsls r2, r5, #7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [r0, #88] @ 0x58 │ │ │ │ + str r6, [r0, #88] @ 0x58 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r1, #7 │ │ │ │ + lsls r4, r1, #7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [r4, #84] @ 0x54 │ │ │ │ + str r0, [r5, #84] @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r3, #6 │ │ │ │ + lsls r0, r4, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [r7, #80] @ 0x50 │ │ │ │ + str r4, [r7, #80] @ 0x50 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r7, #5 │ │ │ │ + lsls r2, r0, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [r3, #80] @ 0x50 │ │ │ │ + str r6, [r3, #80] @ 0x50 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r0, #5 │ │ │ │ + lsls r2, r1, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [r4, #76] @ 0x4c │ │ │ │ + str r6, [r4, #76] @ 0x4c │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldrb.w ip, [r0, #24] │ │ │ │ ldrb r2, [r1, #24] │ │ │ │ push {r4, lr} │ │ │ │ mov r4, r0 │ │ │ │ ubfx r3, ip, #2, #1 │ │ │ │ ubfx lr, r2, #2, #1 │ │ │ │ @@ -838733,17 +838733,17 @@ │ │ │ │ bgt.n 2ffa66 >::_M_default_append(unsigned int)@@Base+0x7ced2> │ │ │ │ movs r2, #0 │ │ │ │ b.n 2ffa8a >::_M_default_append(unsigned int)@@Base+0x7cef6> │ │ │ │ adds r3, r2, #4 │ │ │ │ b.n 2ffad8 >::_M_default_append(unsigned int)@@Base+0x7cf44> │ │ │ │ adds r3, r2, #3 │ │ │ │ b.n 2ffad8 >::_M_default_append(unsigned int)@@Base+0x7cf44> │ │ │ │ - movs r2, r0 │ │ │ │ + movs r6, r0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r3, pc, #920 @ (adr r3, 2ffea0 >::_M_default_append(unsigned int)@@Base+0x7d30c>) │ │ │ │ + add r3, pc, #936 @ (adr r3, 2ffeb0 >::_M_default_append(unsigned int)@@Base+0x7d31c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ movs r3, #0 │ │ │ │ sub sp, #24 │ │ │ │ @@ -838928,19 +838928,19 @@ │ │ │ │ add sp, #24 │ │ │ │ pop {r4, pc} │ │ │ │ nop.w │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 2ffd28 >::_M_default_append(unsigned int)@@Base+0x7d194> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - mcr2 0, 7, r0, cr2, cr0, {2} │ │ │ │ - str r6, [r7, #36] @ 0x24 │ │ │ │ + mcr2 0, 7, r0, cr6, cr0, {2} │ │ │ │ + str r2, [r0, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldc2 0, cr0, [lr, #320] @ 0x140 │ │ │ │ - str r2, [r7, #16] │ │ │ │ + stc2 0, cr0, [r2, #320]! @ 0x140 │ │ │ │ + str r6, [r7, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2768] @ 0xad0 │ │ │ │ ldr r5, [pc, #688] @ (300020 >::_M_default_append(unsigned int)@@Base+0x7d48c>) │ │ │ │ @@ -839207,23 +839207,23 @@ │ │ │ │ lsls r1, r0, #4 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldc 0, cr0, [r6], {89} @ 0x59 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ mrrc 0, 5, r0, r8, cr9 │ │ │ │ - strh r4, [r1, #52] @ 0x34 │ │ │ │ + strh r0, [r2, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r4, #42] @ 0x2a │ │ │ │ + strh r4, [r4, #42] @ 0x2a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2 0, cr0, [r6], {80} @ 0x50 │ │ │ │ - ldrsh r2, [r6, r6] │ │ │ │ + ldc2 0, cr0, [sl], {80} @ 0x50 │ │ │ │ + ldrsh r6, [r6, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfbf80050 │ │ │ │ - ldrsh r4, [r2, r6] │ │ │ │ + @ instruction: 0xfbfc0050 │ │ │ │ + ldrsh r0, [r3, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ movs r2, r1 │ │ │ │ lsls r5, r2, #1 │ │ │ │ vldr d7, [pc, #716] @ 300318 >::_M_default_append(unsigned int)@@Base+0x7d784> │ │ │ │ vcmpe.f64 d2, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bls.w 300240 >::_M_default_append(unsigned int)@@Base+0x7d6ac> │ │ │ │ @@ -839444,19 +839444,19 @@ │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 300538 >::_M_default_append(unsigned int)@@Base+0x7d9a4>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - str??.w r0, [ip, #80] @ 0x50 │ │ │ │ - ldrb r0, [r1, r2] │ │ │ │ + ldr??.w r0, [r0, #80] @ 0x50 │ │ │ │ + ldrb r4, [r1, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr.w r0, [r0, #80] @ 0x50 │ │ │ │ - ldrb r4, [r5, r1] │ │ │ │ + ldr.w r0, [r4, #80] @ 0x50 │ │ │ │ + ldrb r0, [r6, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ vldr d7, [pc, #556] @ 300570 >::_M_default_append(unsigned int)@@Base+0x7d9dc> │ │ │ │ vmov.f64 d15, d7 │ │ │ │ vmov.f64 d13, d7 │ │ │ │ vmov.f64 d12, d7 │ │ │ │ ldr.w r8, [sp, #64] @ 0x40 │ │ │ │ mov r7, fp │ │ │ │ @@ -839653,28 +839653,28 @@ │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 300568 >::_M_default_append(unsigned int)@@Base+0x7d9d4> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ ... │ │ │ │ - @ instruction: 0xf6b40050 │ │ │ │ - ldrh r0, [r2, r1] │ │ │ │ + @ instruction: 0xf6b80050 │ │ │ │ + ldrh r4, [r2, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf5fa0050 │ │ │ │ - ldr r6, [r2, r6] │ │ │ │ + @ instruction: 0xf5fe0050 │ │ │ │ + ldr r2, [r3, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rsb r0, r8, #13631488 @ 0xd00000 │ │ │ │ - ldr r4, [r4, r5] │ │ │ │ + rsb r0, ip, #13631488 @ 0xd00000 │ │ │ │ + ldr r0, [r5, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub.w r0, r2, #13631488 @ 0xd00000 │ │ │ │ - ldr r6, [r7, r4] │ │ │ │ + sub.w r0, r6, #13631488 @ 0xd00000 │ │ │ │ + ldr r2, [r0, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sbc.w r0, r6, #13631488 @ 0xd00000 │ │ │ │ - ldr r2, [r0, r4] │ │ │ │ + sbc.w r0, sl, #13631488 @ 0xd00000 │ │ │ │ + ldr r6, [r0, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ vmul.f64 d7, d13, d13 │ │ │ │ vmul.f64 d6, d11, d13 │ │ │ │ vmla.f64 d7, d12, d12 │ │ │ │ vstr d5, [sp, #112] @ 0x70 │ │ │ │ vnmls.f64 d6, d10, d12 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ @@ -839942,33 +839942,33 @@ │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - @ instruction: 0xf4d20050 │ │ │ │ - usat r0, #16, ip, asr #1 │ │ │ │ - ldrsb r0, [r1, r5] │ │ │ │ + @ instruction: 0xf4d60050 │ │ │ │ + @ instruction: 0xf3b00050 │ │ │ │ + ldrsb r4, [r1, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf3740050 │ │ │ │ - @ instruction: 0xf3100050 │ │ │ │ - ldrsb r4, [r5, r2] │ │ │ │ + @ instruction: 0xf3780050 │ │ │ │ + @ instruction: 0xf3140050 │ │ │ │ + ldrsb r0, [r6, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf2880050 │ │ │ │ - ldrsb r4, [r4, r0] │ │ │ │ + @ instruction: 0xf28c0050 │ │ │ │ + ldrsb r0, [r5, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf2520050 │ │ │ │ - strb r6, [r5, r7] │ │ │ │ + @ instruction: 0xf2560050 │ │ │ │ + strb r2, [r6, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf2340050 │ │ │ │ - strb r0, [r2, r7] │ │ │ │ + @ instruction: 0xf2380050 │ │ │ │ + strb r4, [r2, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - addw r0, r6, #80 @ 0x50 │ │ │ │ - strb r2, [r4, r6] │ │ │ │ + addw r0, sl, #80 @ 0x50 │ │ │ │ + strb r6, [r4, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ movw r1, #2610 @ 0xa32 │ │ │ │ ldr r0, [pc, #672] @ (300bc0 >::_M_default_append(unsigned int)@@Base+0x7e02c>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -840191,29 +840191,29 @@ │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 300dc8 >::_M_default_append(unsigned int)@@Base+0x7e234>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ - sub.w r0, r0, #80 @ 0x50 │ │ │ │ - strb r4, [r7, r4] │ │ │ │ + sub.w r0, r4, #80 @ 0x50 │ │ │ │ + strb r0, [r0, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf1800050 │ │ │ │ - strb r4, [r3, r4] │ │ │ │ + @ instruction: 0xf1840050 │ │ │ │ + strb r0, [r4, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf1980050 │ │ │ │ - adds.w r0, sl, #80 @ 0x50 │ │ │ │ - strb r6, [r6, r2] │ │ │ │ + @ instruction: 0xf19c0050 │ │ │ │ + adds.w r0, lr, #80 @ 0x50 │ │ │ │ + strb r2, [r7, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vshr.s16 q0, q0, #4 │ │ │ │ - strh r0, [r7, r4] │ │ │ │ + vshr.s32 q0, q0, #32 │ │ │ │ + strh r4, [r7, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vqadd.s16 q8, q6, q0 │ │ │ │ - strh r0, [r7, r3] │ │ │ │ + vqadd.s32 q8, q0, q0 │ │ │ │ + strh r4, [r7, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr.w ip, [r1, #236] @ 0xec │ │ │ │ @@ -840651,24 +840651,24 @@ │ │ │ │ strh r0, [r0, #0] │ │ │ │ bgt.n 301090 >::_M_default_append(unsigned int)@@Base+0x7e4fc> │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bgt.n 301024 >::_M_default_append(unsigned int)@@Base+0x7e490> │ │ │ │ lsls r1, r3, #1 │ │ │ │ - mrrc 0, 5, r0, r6, cr0 │ │ │ │ - @ instruction: 0xeac80050 │ │ │ │ - ldr r6, [pc, #400] @ (3012a8 >::_M_default_append(unsigned int)@@Base+0x7e714>) │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - eors.w r0, lr, r0, lsr #1 │ │ │ │ - ldr r6, [pc, #224] @ (301200 >::_M_default_append(unsigned int)@@Base+0x7e66c>) │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - eor.w r0, r8, r0, lsr #1 │ │ │ │ - strd r0, r0, [lr, #320]! @ 0x140 │ │ │ │ - ldr r5, [pc, #552] @ (301354 >::_M_default_append(unsigned int)@@Base+0x7e7c0>) │ │ │ │ + mrrc 0, 5, r0, sl, cr0 │ │ │ │ + @ instruction: 0xeacc0050 │ │ │ │ + ldr r6, [pc, #416] @ (3012b8 >::_M_default_append(unsigned int)@@Base+0x7e724>) │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + @ instruction: 0xeaa20050 │ │ │ │ + ldr r6, [pc, #240] @ (301210 >::_M_default_append(unsigned int)@@Base+0x7e67c>) │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + eor.w r0, ip, r0, lsr #1 │ │ │ │ + ldrd r0, r0, [r2, #320]! @ 0x140 │ │ │ │ + ldr r5, [pc, #568] @ (301364 >::_M_default_append(unsigned int)@@Base+0x7e7d0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r0, [pc, #48] @ (301160 >::_M_default_append(unsigned int)@@Base+0x7e5cc>) │ │ │ │ mov.w r1, #652 @ 0x28c │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #40] @ (301164 >::_M_default_append(unsigned int)@@Base+0x7e5d0>) │ │ │ │ @@ -840678,16 +840678,16 @@ │ │ │ │ b.n 301036 >::_M_default_append(unsigned int)@@Base+0x7e4a2> │ │ │ │ vldr d0, [pc, #12] @ 301158 >::_M_default_append(unsigned int)@@Base+0x7e5c4> │ │ │ │ b.n 3010ac >::_M_default_append(unsigned int)@@Base+0x7e518> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - @ instruction: 0xe98e0050 │ │ │ │ - ldr r5, [pc, #160] @ (301208 >::_M_default_append(unsigned int)@@Base+0x7e674>) │ │ │ │ + @ instruction: 0xe9920050 │ │ │ │ + ldr r5, [pc, #176] @ (301218 >::_M_default_append(unsigned int)@@Base+0x7e684>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r4, r2 │ │ │ │ @@ -841004,23 +841004,23 @@ │ │ │ │ mov sl, r3 │ │ │ │ b.n 301520 >::_M_default_append(unsigned int)@@Base+0x7e98c> │ │ │ │ ... │ │ │ │ bhi.n 30140c >::_M_default_append(unsigned int)@@Base+0x7e878> │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 3012c8 >::_M_default_append(unsigned int)@@Base+0x7e734> │ │ │ │ + b.n 3012d0 >::_M_default_append(unsigned int)@@Base+0x7e73c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [pc, #504] @ (301700 >::_M_default_append(unsigned int)@@Base+0x7eb6c>) │ │ │ │ + ldr r2, [pc, #520] @ (301710 >::_M_default_append(unsigned int)@@Base+0x7eb7c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ bvs.n 301538 >::_M_default_append(unsigned int)@@Base+0x7e9a4> │ │ │ │ lsls r1, r3, #1 │ │ │ │ - b.n 3013cc >::_M_default_append(unsigned int)@@Base+0x7e838> │ │ │ │ + b.n 3013d4 >::_M_default_append(unsigned int)@@Base+0x7e840> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 301464 >::_M_default_append(unsigned int)@@Base+0x7e8d0> │ │ │ │ + b.n 30146c >::_M_default_append(unsigned int)@@Base+0x7e8d8> │ │ │ │ lsls r0, r2, #1 │ │ │ │ add.w r9, r9, #1 │ │ │ │ add.w fp, fp, #8 │ │ │ │ cmp r5, r9 │ │ │ │ beq.n 3015cc >::_M_default_append(unsigned int)@@Base+0x7ea38> │ │ │ │ ldr.w r1, [r4, #4]! │ │ │ │ ldr.w r2, [sl] │ │ │ │ @@ -841150,41 +841150,41 @@ │ │ │ │ ldr r0, [pc, #68] @ (3016a0 >::_M_default_append(unsigned int)@@Base+0x7eb0c>) │ │ │ │ ldr r1, [sp, #0] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ b.n 3013f2 >::_M_default_append(unsigned int)@@Base+0x7e85e> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - b.n 30115c >::_M_default_append(unsigned int)@@Base+0x7e5c8> │ │ │ │ + b.n 301164 >::_M_default_append(unsigned int)@@Base+0x7e5d0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r1, [pc, #72] @ (3016bc >::_M_default_append(unsigned int)@@Base+0x7eb28>) │ │ │ │ + ldr r1, [pc, #88] @ (3016cc >::_M_default_append(unsigned int)@@Base+0x7eb38>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 301108 >::_M_default_append(unsigned int)@@Base+0x7e574> │ │ │ │ + b.n 301110 >::_M_default_append(unsigned int)@@Base+0x7e57c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [pc, #912] @ (301a0c >::_M_default_append(unsigned int)@@Base+0x7ee78>) │ │ │ │ + ldr r0, [pc, #928] @ (301a1c >::_M_default_append(unsigned int)@@Base+0x7ee88>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3010d8 >::_M_default_append(unsigned int)@@Base+0x7e544> │ │ │ │ + b.n 3010e0 >::_M_default_append(unsigned int)@@Base+0x7e54c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [pc, #800] @ (3019a4 >::_M_default_append(unsigned int)@@Base+0x7ee10>) │ │ │ │ + ldr r0, [pc, #816] @ (3019b4 >::_M_default_append(unsigned int)@@Base+0x7ee20>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3011b8 >::_M_default_append(unsigned int)@@Base+0x7e624> │ │ │ │ + b.n 3011c0 >::_M_default_append(unsigned int)@@Base+0x7e62c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 301250 >::_M_default_append(unsigned int)@@Base+0x7e6bc> │ │ │ │ + b.n 301258 >::_M_default_append(unsigned int)@@Base+0x7e6c4> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 300fec >::_M_default_append(unsigned int)@@Base+0x7e458> │ │ │ │ + b.n 300ff4 >::_M_default_append(unsigned int)@@Base+0x7e460> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [pc, #296] @ (3017bc >::_M_default_append(unsigned int)@@Base+0x7ec28>) │ │ │ │ + ldr r0, [pc, #312] @ (3017cc >::_M_default_append(unsigned int)@@Base+0x7ec38>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 300fb8 >::_M_default_append(unsigned int)@@Base+0x7e424> │ │ │ │ + b.n 300fc0 >::_M_default_append(unsigned int)@@Base+0x7e42c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [pc, #176] @ (30174c >::_M_default_append(unsigned int)@@Base+0x7ebb8>) │ │ │ │ + ldr r0, [pc, #192] @ (30175c >::_M_default_append(unsigned int)@@Base+0x7ebc8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 300f7c >::_M_default_append(unsigned int)@@Base+0x7e3e8> │ │ │ │ + b.n 300f84 >::_M_default_append(unsigned int)@@Base+0x7e3f0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [pc, #40] @ (3016cc >::_M_default_append(unsigned int)@@Base+0x7eb38>) │ │ │ │ + ldr r0, [pc, #56] @ (3016dc >::_M_default_append(unsigned int)@@Base+0x7eb48>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d13} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3960] @ 0xf78 │ │ │ │ ldr r4, [pc, #836] @ (301a00 >::_M_default_append(unsigned int)@@Base+0x7ee6c>) │ │ │ │ @@ -841837,61 +841837,61 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 30191a >::_M_default_append(unsigned int)@@Base+0x7ed86> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ - udf #198 @ 0xc6 │ │ │ │ + udf #202 @ 0xca │ │ │ │ lsls r0, r2, #1 │ │ │ │ - negs r2, r4 │ │ │ │ + negs r6, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #174 @ 0xae │ │ │ │ + udf #178 @ 0xb2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - negs r2, r1 │ │ │ │ + negs r6, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #36 @ 0x24 │ │ │ │ + udf #40 @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - rors r0, r0 │ │ │ │ + rors r4, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #12 │ │ │ │ + udf #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sbcs r0, r5 │ │ │ │ + sbcs r4, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 301e44 >::_M_default_append(unsigned int)@@Base+0x7f2b0> │ │ │ │ + ble.n 301e4c >::_M_default_append(unsigned int)@@Base+0x7f2b8> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adcs r4, r7 │ │ │ │ + sbcs r0, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 301e1c >::_M_default_append(unsigned int)@@Base+0x7f288> │ │ │ │ + ble.n 301e24 >::_M_default_append(unsigned int)@@Base+0x7f290> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adcs r4, r4 │ │ │ │ + adcs r0, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 301dcc >::_M_default_append(unsigned int)@@Base+0x7f238> │ │ │ │ + ble.n 301dd4 >::_M_default_append(unsigned int)@@Base+0x7f240> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r7 │ │ │ │ + asrs r4, r7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 301e8c >::_M_default_append(unsigned int)@@Base+0x7f2f8> │ │ │ │ + ble.n 301e94 >::_M_default_append(unsigned int)@@Base+0x7f300> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - udf #66 @ 0x42 │ │ │ │ + udf #70 @ 0x46 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bgt.n 301e5c >::_M_default_append(unsigned int)@@Base+0x7f2c8> │ │ │ │ + bgt.n 301e64 >::_M_default_append(unsigned int)@@Base+0x7f2d0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - eors r0, r7 │ │ │ │ + eors r4, r7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 301e2c >::_M_default_append(unsigned int)@@Base+0x7f298> │ │ │ │ + bgt.n 301e34 >::_M_default_append(unsigned int)@@Base+0x7f2a0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - eors r4, r3 │ │ │ │ + eors r0, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 301dfc >::_M_default_append(unsigned int)@@Base+0x7f268> │ │ │ │ + bgt.n 301e04 >::_M_default_append(unsigned int)@@Base+0x7f270> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - eors r0, r0 │ │ │ │ + eors r4, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 301dcc >::_M_default_append(unsigned int)@@Base+0x7f238> │ │ │ │ + bgt.n 301dd4 >::_M_default_append(unsigned int)@@Base+0x7f240> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ands r4, r4 │ │ │ │ + ands r0, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ sub sp, #108 @ 0x6c │ │ │ │ @@ -842324,49 +842324,49 @@ │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ ldmia r3, {r3, r5} │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bge.n 30231a >::_M_default_append(unsigned int)@@Base+0x7f786> │ │ │ │ - vdup.8 d29, d2[7] │ │ │ │ + vdup.8 d29, d6[7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bgt.n 302438 >::_M_default_append(unsigned int)@@Base+0x7f8a4> │ │ │ │ + bgt.n 302440 >::_M_default_append(unsigned int)@@Base+0x7f8ac> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - blt.n 302384 >::_M_default_append(unsigned int)@@Base+0x7f7f0> │ │ │ │ + blt.n 30238c >::_M_default_append(unsigned int)@@Base+0x7f7f8> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bls.n 3023ac >::_M_default_append(unsigned int)@@Base+0x7f818> │ │ │ │ + bls.n 3023b4 >::_M_default_append(unsigned int)@@Base+0x7f820> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, #160 @ 0xa0 │ │ │ │ + subs r4, #164 @ 0xa4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 302384 >::_M_default_append(unsigned int)@@Base+0x7f7f0> │ │ │ │ + bhi.n 30238c >::_M_default_append(unsigned int)@@Base+0x7f7f8> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, #136 @ 0x88 │ │ │ │ + subs r4, #140 @ 0x8c │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldmia r0!, {r1, r5} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bhi.n 3022fc >::_M_default_append(unsigned int)@@Base+0x7f768> │ │ │ │ + bhi.n 302304 >::_M_default_append(unsigned int)@@Base+0x7f770> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, #62 @ 0x3e │ │ │ │ + subs r4, #66 @ 0x42 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 3022d4 >::_M_default_append(unsigned int)@@Base+0x7f740> │ │ │ │ + bhi.n 3022dc >::_M_default_append(unsigned int)@@Base+0x7f748> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, #38 @ 0x26 │ │ │ │ + subs r4, #42 @ 0x2a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 302404 >::_M_default_append(unsigned int)@@Base+0x7f870> │ │ │ │ + bhi.n 30240c >::_M_default_append(unsigned int)@@Base+0x7f878> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r3, #186 @ 0xba │ │ │ │ + subs r3, #190 @ 0xbe │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 302354 >::_M_default_append(unsigned int)@@Base+0x7f7c0> │ │ │ │ + bvc.n 30235c >::_M_default_append(unsigned int)@@Base+0x7f7c8> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r3, #94 @ 0x5e │ │ │ │ + subs r3, #98 @ 0x62 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 302324 >::_M_default_append(unsigned int)@@Base+0x7f790> │ │ │ │ + bvc.n 30232c >::_M_default_append(unsigned int)@@Base+0x7f798> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r3, #66 @ 0x42 │ │ │ │ + subs r3, #70 @ 0x46 │ │ │ │ lsls r6, r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ mov.w sl, #0 │ │ │ │ bl 540050 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ str.w sl, [sp, #72] @ 0x48 │ │ │ │ subs r3, r3, r0 │ │ │ │ @@ -842692,15 +842692,15 @@ │ │ │ │ vldr d0, [pc, #12] @ 302798 >::_M_default_append(unsigned int)@@Base+0x7fc04> │ │ │ │ b.n 302706 >::_M_default_append(unsigned int)@@Base+0x7fb72> │ │ │ │ ldr.w r8, [sp, #60] @ 0x3c │ │ │ │ mov r0, r3 │ │ │ │ mov r1, r9 │ │ │ │ b.n 302082 >::_M_default_append(unsigned int)@@Base+0x7f4ee> │ │ │ │ ... │ │ │ │ - bvs.n 302744 >::_M_default_append(unsigned int)@@Base+0x7fbb0> │ │ │ │ + bvs.n 30274c >::_M_default_append(unsigned int)@@Base+0x7fbb8> │ │ │ │ lsls r0, r2, #1 │ │ │ │ mov r1, r0 │ │ │ │ vldr d0, [pc, #368] @ 302918 >::_M_default_append(unsigned int)@@Base+0x7fd84> │ │ │ │ mov r0, r5 │ │ │ │ bl 530480 │ │ │ │ mov fp, r0 │ │ │ │ cmp r0, #1 │ │ │ │ @@ -842838,53 +842838,53 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldr.w r3, [r0, #176] @ 0xb0 │ │ │ │ ldr.w r2, [r3, #224] @ 0xe0 │ │ │ │ cmp r2, #0 │ │ │ │ blt.w 302788 >::_M_default_append(unsigned int)@@Base+0x7fbf4> │ │ │ │ b.n 302702 >::_M_default_append(unsigned int)@@Base+0x7fb6e> │ │ │ │ ... │ │ │ │ - bcc.n 302928 >::_M_default_append(unsigned int)@@Base+0x7fd94> │ │ │ │ + bcc.n 302930 >::_M_default_append(unsigned int)@@Base+0x7fd9c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, #158 @ 0x9e │ │ │ │ + adds r6, #162 @ 0xa2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 3028b0 >::_M_default_append(unsigned int)@@Base+0x7fd1c> │ │ │ │ + bcs.n 3028b8 >::_M_default_append(unsigned int)@@Base+0x7fd24> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, #94 @ 0x5e │ │ │ │ + adds r6, #98 @ 0x62 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 302888 >::_M_default_append(unsigned int)@@Base+0x7fcf4> │ │ │ │ + bcs.n 302890 >::_M_default_append(unsigned int)@@Base+0x7fcfc> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, #70 @ 0x46 │ │ │ │ + adds r6, #74 @ 0x4a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 302858 >::_M_default_append(unsigned int)@@Base+0x7fcc4> │ │ │ │ + bcs.n 302860 >::_M_default_append(unsigned int)@@Base+0x7fccc> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, #42 @ 0x2a │ │ │ │ + adds r6, #46 @ 0x2e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 302a28 >::_M_default_append(unsigned int)@@Base+0x7fe94> │ │ │ │ + bcs.n 302a30 >::_M_default_append(unsigned int)@@Base+0x7fe9c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, #14 │ │ │ │ + adds r6, #18 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 3029f8 >::_M_default_append(unsigned int)@@Base+0x7fe64> │ │ │ │ + bcs.n 302a00 >::_M_default_append(unsigned int)@@Base+0x7fe6c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r5, #242 @ 0xf2 │ │ │ │ + adds r5, #246 @ 0xf6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 3029c8 >::_M_default_append(unsigned int)@@Base+0x7fe34> │ │ │ │ + bcs.n 3029d0 >::_M_default_append(unsigned int)@@Base+0x7fe3c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r5, #214 @ 0xd6 │ │ │ │ + adds r5, #218 @ 0xda │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 302998 >::_M_default_append(unsigned int)@@Base+0x7fe04> │ │ │ │ + bcs.n 3029a0 >::_M_default_append(unsigned int)@@Base+0x7fe0c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r5, #186 @ 0xba │ │ │ │ + adds r5, #190 @ 0xbe │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 302968 >::_M_default_append(unsigned int)@@Base+0x7fdd4> │ │ │ │ + bcs.n 302970 >::_M_default_append(unsigned int)@@Base+0x7fddc> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r5, #158 @ 0x9e │ │ │ │ + adds r5, #162 @ 0xa2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 30290c >::_M_default_append(unsigned int)@@Base+0x7fd78> │ │ │ │ + bne.n 302914 >::_M_default_append(unsigned int)@@Base+0x7fd80> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r5, #108 @ 0x6c │ │ │ │ + adds r5, #112 @ 0x70 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3840] @ 0xf00 │ │ │ │ ldr.w r2, [pc, #2688] @ 303408 >::_M_default_append(unsigned int)@@Base+0x80874> │ │ │ │ @@ -843845,99 +843845,99 @@ │ │ │ │ b.n 303640 >::_M_default_append(unsigned int)@@Base+0x80aac> │ │ │ │ stmia r0!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ stmia r0!, {r3, r4, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, #182 @ 0xb6 │ │ │ │ + adds r6, #186 @ 0xba │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7, {r1, r6, r7} │ │ │ │ + ldmia r7, {r1, r2, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r7, {r1, r6, r7} │ │ │ │ + ldmia r7, {r1, r2, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r0, r0, #1 │ │ │ │ + subs r4, r0, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r5, {r1, r4, r5, r6, r7} │ │ │ │ + ldmia r5, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #140 @ 0x8c │ │ │ │ + adds r1, #144 @ 0x90 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r5!, {r1, r4, r6, r7} │ │ │ │ + ldmia r5!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #108 @ 0x6c │ │ │ │ + adds r1, #112 @ 0x70 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r5, {r2, r3, r4, r5, r7} │ │ │ │ + ldmia r5!, {r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r4!, {r2, r5, r6, r7} │ │ │ │ + ldmia r4!, {r3, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #126 @ 0x7e │ │ │ │ + adds r0, #130 @ 0x82 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4!, {r2, r6, r7} │ │ │ │ + ldmia r4!, {r3, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #94 @ 0x5e │ │ │ │ + adds r0, #98 @ 0x62 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r5, r7} │ │ │ │ + ldmia r4, {r1, r2, r4, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r4, {r2, r3, r4, r6} │ │ │ │ + ldmia r4!, {r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r7, #244 @ 0xf4 │ │ │ │ + cmp r7, #248 @ 0xf8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4!, {r2, r5, r6} │ │ │ │ + ldmia r4!, {r3, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r2!, {r1, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #148 @ 0x94 │ │ │ │ + cmp r6, #152 @ 0x98 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2!, {r3, r4, r6, r7} │ │ │ │ + ldmia r2, {r2, r3, r4, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #114 @ 0x72 │ │ │ │ + cmp r6, #118 @ 0x76 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r2!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #80 @ 0x50 │ │ │ │ + cmp r6, #84 @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r2!, {r1, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r5, #248 @ 0xf8 │ │ │ │ + cmp r5, #252 @ 0xfc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2!, {r4, r6} │ │ │ │ + ldmia r2, {r2, r4, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r1, {r1, r3, r6, r7} │ │ │ │ + ldmia r1, {r1, r2, r3, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r5, #102 @ 0x66 │ │ │ │ + cmp r5, #106 @ 0x6a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r5, r6} │ │ │ │ + ldmia r3, {r1, r3, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r7} │ │ │ │ + ldmia r1, {r1, r3, r4, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r5, #50 @ 0x32 │ │ │ │ + cmp r5, #54 @ 0x36 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r2, r4] │ │ │ │ + strh r6, [r2, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #240 @ 0xf0 │ │ │ │ + cmp r6, #244 @ 0xf4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r0!, {r3} │ │ │ │ + ldmia r0!, {r2, r3} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, #100 @ 0x64 │ │ │ │ + adds r2, #104 @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r3, #102 @ 0x66 │ │ │ │ + cmp r3, #106 @ 0x6a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r5} │ │ │ │ + stmia r7!, {r1, r4, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #202 @ 0xca │ │ │ │ + cmp r2, #206 @ 0xce │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r7!, {r1, r4} │ │ │ │ + stmia r7!, {r1, r2, r4} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #174 @ 0xae │ │ │ │ + cmp r2, #178 @ 0xb2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #54 @ 0x36 │ │ │ │ + adds r3, #58 @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1, r3, r5, r6, r7} │ │ │ │ + stmia r6!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r3, [sp, #124] @ 0x7c │ │ │ │ ldr.w r2, [r3, r0, lsl #2] │ │ │ │ ldr r5, [sp, #20] │ │ │ │ ldr.w r3, [r5, #164] @ 0xa4 │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 303668 >::_M_default_append(unsigned int)@@Base+0x80ad4> │ │ │ │ @@ -844232,45 +844232,45 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 30378e >::_M_default_append(unsigned int)@@Base+0x80bfa> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - stmia r4!, {r1, r6} │ │ │ │ + stmia r4!, {r1, r2, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r7, #222 @ 0xde │ │ │ │ + movs r7, #226 @ 0xe2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r3!, {r1, r7} │ │ │ │ + stmia r3!, {r1, r2, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r7, #30 │ │ │ │ + movs r7, #34 @ 0x22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r3!, {r1, r5, r6} │ │ │ │ + stmia r3!, {r1, r2, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r6, #254 @ 0xfe │ │ │ │ + movs r7, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r3!, {r2, r6} │ │ │ │ + stmia r3!, {r3, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r6, #224 @ 0xe0 │ │ │ │ + movs r6, #228 @ 0xe4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r3!, {r2, r5} │ │ │ │ + stmia r3!, {r3, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r6, #192 @ 0xc0 │ │ │ │ + movs r6, #196 @ 0xc4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r3!, {r1, r3} │ │ │ │ + stmia r3!, {r1, r2, r3} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r6, #166 @ 0xa6 │ │ │ │ + movs r6, #170 @ 0xaa │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r4, r5, r6, r7} │ │ │ │ + stmia r2!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r6, #138 @ 0x8a │ │ │ │ + movs r6, #142 @ 0x8e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r2, r4, r6, r7} │ │ │ │ + stmia r2!, {r3, r4, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r6, #110 @ 0x6e │ │ │ │ + movs r6, #114 @ 0x72 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ mov r0, r9 │ │ │ │ ldr.w r1, [pc, #1632] @ 303eb8 >::_M_default_append(unsigned int)@@Base+0x81324> │ │ │ │ mov r4, r9 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ add r1, pc │ │ │ │ @@ -844808,55 +844808,55 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #104] @ (303f0c >::_M_default_append(unsigned int)@@Base+0x81378>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 303e8c >::_M_default_append(unsigned int)@@Base+0x812f8> │ │ │ │ ... │ │ │ │ - ldr r4, [pc, #48] @ (303eec >::_M_default_append(unsigned int)@@Base+0x81358>) │ │ │ │ + ldr r4, [pc, #64] @ (303efc >::_M_default_append(unsigned int)@@Base+0x81368>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r2, r4, r6} │ │ │ │ + stmia r2!, {r3, r4, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ cbnz r7, 303f28 >::_M_default_append(unsigned int)@@Base+0x81394> │ │ │ │ - @ instruction: 0xffffc1e0 │ │ │ │ + @ instruction: 0xffffc1e4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r5, #122 @ 0x7a │ │ │ │ + movs r5, #126 @ 0x7e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #296] @ (303ff8 >::_M_default_append(unsigned int)@@Base+0x81464>) │ │ │ │ + ldr r2, [pc, #312] @ (304008 >::_M_default_append(unsigned int)@@Base+0x81474>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ cbnz r3, 303f26 >::_M_default_append(unsigned int)@@Base+0x81392> │ │ │ │ - @ instruction: 0xffffc16a │ │ │ │ + @ instruction: 0xffffc16e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r1, r2, r6} │ │ │ │ + stmia r1!, {r1, r3, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - itt eq │ │ │ │ + it eq │ │ │ │ lsleq r0, r2, #1 │ │ │ │ - moveq r2, #158 @ 0x9e │ │ │ │ + movs r2, #162 @ 0xa2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x0058 │ │ │ │ + bkpt 0x005c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r1, #242 @ 0xf2 │ │ │ │ + movs r1, #246 @ 0xf6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x003c │ │ │ │ + bkpt 0x0040 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r1, #214 @ 0xd6 │ │ │ │ + movs r1, #218 @ 0xda │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x001e │ │ │ │ + bkpt 0x0022 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r1, #184 @ 0xb8 │ │ │ │ + movs r1, #188 @ 0xbc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x0000 │ │ │ │ + bkpt 0x0004 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r3, r6} │ │ │ │ + pop {r2, r3, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, r4, #7 │ │ │ │ + subs r6, r4, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r1, r2, r5} │ │ │ │ + pop {r1, r3, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r0, r0, #7 │ │ │ │ + subs r4, r0, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ mov r2, r6 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mov r0, r8 │ │ │ │ strd r4, r5, [sp] │ │ │ │ str.w r9, [sp, #8] │ │ │ │ @@ -845205,55 +845205,55 @@ │ │ │ │ b.w 3033a6 >::_M_default_append(unsigned int)@@Base+0x80812> │ │ │ │ nop │ │ │ │ ... │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 3042d0 >::_M_default_append(unsigned int)@@Base+0x8173c> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - cbnz r6, 304342 >::_M_default_append(unsigned int)@@Base+0x817ae> │ │ │ │ + cbnz r2, 304344 >::_M_default_append(unsigned int)@@Base+0x817b0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - hlt 0x0038 │ │ │ │ + hlt 0x003c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, r2, #1 │ │ │ │ + subs r0, r3, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r2, 304318 >::_M_default_append(unsigned int)@@Base+0x81784> │ │ │ │ + cbnz r6, 304318 >::_M_default_append(unsigned int)@@Base+0x81784> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, r7, #3 │ │ │ │ + adds r2, r0, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r2, 304318 >::_M_default_append(unsigned int)@@Base+0x81784> │ │ │ │ + cbnz r6, 304318 >::_M_default_append(unsigned int)@@Base+0x81784> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, r3, #3 │ │ │ │ + adds r2, r4, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r7, #3 │ │ │ │ + lsrs r2, r0, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb8f8 │ │ │ │ + @ instruction: 0xb8fc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, r2, #2 │ │ │ │ + adds r0, r3, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rev16 r0, r7 │ │ │ │ + rev16 r4, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb8ac │ │ │ │ + @ instruction: 0xb8b0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, r1, #1 │ │ │ │ + adds r4, r1, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb880 │ │ │ │ + @ instruction: 0xb884 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, r3, #0 │ │ │ │ + adds r0, r4, #0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb860 │ │ │ │ + @ instruction: 0xb864 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, r7, r7 │ │ │ │ + adds r0, r0, #0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb816 │ │ │ │ + @ instruction: 0xb81a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, r6, r6 │ │ │ │ + subs r6, r6, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb7fa │ │ │ │ + @ instruction: 0xb7fe │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r6, r2, r6 │ │ │ │ + subs r2, r3, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ mov r2, r6 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mov r0, r4 │ │ │ │ strd r9, r5, [sp] │ │ │ │ str.w r8, [sp, #8] │ │ │ │ @@ -845561,39 +845561,39 @@ │ │ │ │ str.w r3, [sl] │ │ │ │ b.w 302d0c >::_M_default_append(unsigned int)@@Base+0x80178> │ │ │ │ ... │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 3046a0 >::_M_default_append(unsigned int)@@Base+0x81b0c> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - @ instruction: 0xb608 │ │ │ │ + @ instruction: 0xb60c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, r4, r6 │ │ │ │ + adds r0, r5, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb73c │ │ │ │ + @ instruction: 0xb740 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r2, r4, r6, r7, lr} │ │ │ │ + push {r3, r4, r6, r7, lr} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, r6, r5 │ │ │ │ + adds r4, r6, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r2, r4, r5, r7, lr} │ │ │ │ + push {r3, r4, r5, r7, lr} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, r2, r5 │ │ │ │ + adds r4, r2, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r2, r4, r7} │ │ │ │ + push {r3, r4, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, r6, r0 │ │ │ │ + adds r4, r6, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r3, r4, r5, r6} │ │ │ │ + push {r2, r3, r4, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, r2, r0 │ │ │ │ + adds r0, r3, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r3, r4, r6} │ │ │ │ + push {r2, r3, r4, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r6, #31 │ │ │ │ + asrs r0, r7, #31 │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r0, [sp, #20] │ │ │ │ movw r1, #1502 @ 0x5de │ │ │ │ ldr r0, [pc, #300] @ (304828 >::_M_default_append(unsigned int)@@Base+0x81c94>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -845697,37 +845697,37 @@ │ │ │ │ vcmpe.f64 d5, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it lt │ │ │ │ vmovlt.f64 d7, d5 │ │ │ │ b.n 304582 >::_M_default_append(unsigned int)@@Base+0x819ee> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - cbz r4, 30489c >::_M_default_append(unsigned int)@@Base+0x81d08> │ │ │ │ + cbz r0, 30489e >::_M_default_append(unsigned int)@@Base+0x81d0a> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r4, #29 │ │ │ │ + asrs r4, r4, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 304898 >::_M_default_append(unsigned int)@@Base+0x81d04> │ │ │ │ + cbz r2, 30489a >::_M_default_append(unsigned int)@@Base+0x81d06> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r6, #28 │ │ │ │ + asrs r6, r6, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 30488c >::_M_default_append(unsigned int)@@Base+0x81cf8> │ │ │ │ + cbz r2, 30488e >::_M_default_append(unsigned int)@@Base+0x81cfa> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r4, #27 │ │ │ │ + asrs r6, r4, #27 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r2, 30488e >::_M_default_append(unsigned int)@@Base+0x81cfa> │ │ │ │ + cbz r6, 30488e >::_M_default_append(unsigned int)@@Base+0x81cfa> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r0, #27 │ │ │ │ + asrs r2, r1, #27 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r2, 30488e >::_M_default_append(unsigned int)@@Base+0x81cfa> │ │ │ │ + cbz r6, 30488e >::_M_default_append(unsigned int)@@Base+0x81cfa> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r4, #26 │ │ │ │ + asrs r2, r5, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxtb r4, r1 │ │ │ │ + uxtb r0, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r5, #25 │ │ │ │ + asrs r4, r5, #25 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr.w r2, [pc, #1848] @ 304fa0 >::_M_default_append(unsigned int)@@Base+0x8240c> │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -846380,208 +846380,208 @@ │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #36] @ 0x24 │ │ │ │ asrs r6, r5 │ │ │ │ add r1, pc, #616 @ (adr r1, 30520c >::_M_default_append(unsigned int)@@Base+0x82678>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - sxtb r2, r1 │ │ │ │ + sxtb r6, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ b.n 30511e >::_M_default_append(unsigned int)@@Base+0x8258a> │ │ │ │ - vrsra.u64 d27, d12, #1 │ │ │ │ + vsubw.u , , d16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r2, 30502a >::_M_default_append(unsigned int)@@Base+0x82496> │ │ │ │ + cbz r6, 30502a >::_M_default_append(unsigned int)@@Base+0x82496> │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsrs r3, r4, #9 │ │ │ │ movs r0, r0 │ │ │ │ - cbz r6, 304fe6 >::_M_default_append(unsigned int)@@Base+0x82452> │ │ │ │ + cbz r2, 304fe8 >::_M_default_append(unsigned int)@@Base+0x82454> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r7, #20 │ │ │ │ + asrs r4, r7, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ add r0, pc, #824 @ (adr r0, 305300 >::_M_default_append(unsigned int)@@Base+0x8276c>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbz r2, 304fe4 >::_M_default_append(unsigned int)@@Base+0x82450> │ │ │ │ + cbz r6, 304fe4 >::_M_default_append(unsigned int)@@Base+0x82450> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r7, #19 │ │ │ │ + asrs r0, r0, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ add r5, sp, #740 @ 0x2e4 │ │ │ │ vdup.8 q13, d25[7] │ │ │ │ - vsra.u32 d27, d12, #1 │ │ │ │ + vaddw.u , , d16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r6, #18 │ │ │ │ + asrs r2, r7, #18 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub sp, #504 @ 0x1f8 │ │ │ │ + cbz r2, 304fe4 >::_M_default_append(unsigned int)@@Base+0x82450> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r3, #18 │ │ │ │ + asrs r4, r3, #18 │ │ │ │ lsls r6, r1, #1 │ │ │ │ add r3, sp, #548 @ 0x224 │ │ │ │ vtbx.8 d26, {d15-d18}, d25 │ │ │ │ - vshr.u64 d27, d24, #1 │ │ │ │ + vshr.u64 d27, d28, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r2, #17 │ │ │ │ + asrs r6, r2, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub sp, #104 @ 0x68 │ │ │ │ + sub sp, #120 @ 0x78 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r6, #16 │ │ │ │ + asrs r0, r7, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sxtb r4, r7 │ │ │ │ + uxth r0, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - uxth r6, r5 │ │ │ │ + uxth r2, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add sp, #352 @ 0x160 │ │ │ │ + add sp, #368 @ 0x170 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r6, #15 │ │ │ │ + asrs r6, r6, #15 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxth r2, r2 │ │ │ │ + uxth r6, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - uxtb r4, r3 │ │ │ │ + uxtb r0, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add sp, #88 @ 0x58 │ │ │ │ + add sp, #104 @ 0x68 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r6, #14 │ │ │ │ + asrs r4, r6, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #976 @ 0x3d0 │ │ │ │ + add r7, sp, #992 @ 0x3e0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r1, #14 │ │ │ │ + asrs r0, r2, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxth r4, r2 │ │ │ │ + uxth r0, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - uxtb r6, r3 │ │ │ │ + uxtb r2, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #704 @ 0x2c0 │ │ │ │ + add r7, sp, #720 @ 0x2d0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r1, #13 │ │ │ │ + asrs r6, r1, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxtb r2, r7 │ │ │ │ + uxtb r6, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - uxth r2, r7 │ │ │ │ + uxth r6, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #424 @ 0x1a8 │ │ │ │ + add r7, sp, #440 @ 0x1b8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r0, #12 │ │ │ │ + asrs r0, r1, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxtb r4, r3 │ │ │ │ + uxtb r0, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r2, 30509a >::_M_default_append(unsigned int)@@Base+0x82506> │ │ │ │ + cbz r6, 30509a >::_M_default_append(unsigned int)@@Base+0x82506> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #160 @ 0xa0 │ │ │ │ + add r7, sp, #176 @ 0xb0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r0, #11 │ │ │ │ + asrs r6, r0, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r2, 3050a0 >::_M_default_append(unsigned int)@@Base+0x8250c> │ │ │ │ + cbz r6, 3050a0 >::_M_default_append(unsigned int)@@Base+0x8250c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r4, 3050b0 >::_M_default_append(unsigned int)@@Base+0x8251c> │ │ │ │ + cbz r0, 3050b2 >::_M_default_append(unsigned int)@@Base+0x8251e> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #920 @ 0x398 │ │ │ │ + add r6, sp, #936 @ 0x3a8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r0, #10 │ │ │ │ + asrs r4, r0, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 3050b4 >::_M_default_append(unsigned int)@@Base+0x82520> │ │ │ │ + cbz r2, 3050b6 >::_M_default_append(unsigned int)@@Base+0x82522> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r4, 3050c6 >::_M_default_append(unsigned int)@@Base+0x82532> │ │ │ │ + cbz r0, 3050c8 >::_M_default_append(unsigned int)@@Base+0x82534> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #600 @ 0x258 │ │ │ │ + add r6, sp, #616 @ 0x268 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r6, #8 │ │ │ │ + asrs r4, r6, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 3050c8 >::_M_default_append(unsigned int)@@Base+0x82534> │ │ │ │ + cbz r2, 3050ca >::_M_default_append(unsigned int)@@Base+0x82536> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r0, 3050e4 >::_M_default_append(unsigned int)@@Base+0x82550> │ │ │ │ + cbz r4, 3050e4 >::_M_default_append(unsigned int)@@Base+0x82550> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #296 @ 0x128 │ │ │ │ + add r6, sp, #312 @ 0x138 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r4, #7 │ │ │ │ + asrs r0, r5, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 3050e6 >::_M_default_append(unsigned int)@@Base+0x82552> │ │ │ │ + cbz r2, 3050e8 >::_M_default_append(unsigned int)@@Base+0x82554> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r4, 305106 >::_M_default_append(unsigned int)@@Base+0x82572> │ │ │ │ + cbz r0, 305108 >::_M_default_append(unsigned int)@@Base+0x82574> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #16 │ │ │ │ + add r6, sp, #32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r4, #6 │ │ │ │ + asrs r4, r4, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r2, 30510c >::_M_default_append(unsigned int)@@Base+0x82578> │ │ │ │ + cbz r6, 30510c >::_M_default_append(unsigned int)@@Base+0x82578> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {} │ │ │ │ + push {r2} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #768 @ 0x300 │ │ │ │ + add r5, sp, #784 @ 0x310 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r3, #5 │ │ │ │ + asrs r0, r4, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r2, 305126 >::_M_default_append(unsigned int)@@Base+0x82592> │ │ │ │ + cbz r6, 305126 >::_M_default_append(unsigned int)@@Base+0x82592> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r2, 305120 >::_M_default_append(unsigned int)@@Base+0x8258c> │ │ │ │ + cbz r6, 305120 >::_M_default_append(unsigned int)@@Base+0x8258c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #424 @ 0x1a8 │ │ │ │ + add r5, sp, #440 @ 0x1b8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r0, #4 │ │ │ │ + asrs r2, r1, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r0, 30512e >::_M_default_append(unsigned int)@@Base+0x8259a> │ │ │ │ + cbz r4, 30512e >::_M_default_append(unsigned int)@@Base+0x8259a> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r1, r2, r3, r5} │ │ │ │ + push {r1, r4, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #152 @ 0x98 │ │ │ │ + add r5, sp, #168 @ 0xa8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r0, #3 │ │ │ │ + asrs r6, r0, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r3} │ │ │ │ + push {r1, r2, r3} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r2, r6} │ │ │ │ + push {r3, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #904 @ 0x388 │ │ │ │ + add r4, sp, #920 @ 0x398 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r7, #1 │ │ │ │ + asrs r2, r0, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r3, r5} │ │ │ │ + push {r2, r3, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r1, r2, r4, r6} │ │ │ │ + push {r1, r3, r4, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #624 @ 0x270 │ │ │ │ + add r4, sp, #640 @ 0x280 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r7, #32 │ │ │ │ + asrs r4, r7, #32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r2, r4, r5} │ │ │ │ + push {r1, r3, r4, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r3, r7} │ │ │ │ + push {r2, r3, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #352 @ 0x160 │ │ │ │ + add r4, sp, #368 @ 0x170 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r6, #31 │ │ │ │ + lsrs r0, r7, #31 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r2, r3, r5, r6} │ │ │ │ + push {r4, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r1, r4, r7} │ │ │ │ + push {r1, r2, r4, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #120 @ 0x78 │ │ │ │ + add r4, sp, #136 @ 0x88 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r7, #30 │ │ │ │ + lsrs r6, r7, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r5, r6} │ │ │ │ + push {r1, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r2, r3, r6, r7} │ │ │ │ + push {r4, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #912 @ 0x390 │ │ │ │ + add r3, sp, #928 @ 0x3a0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r0, #30 │ │ │ │ + lsrs r4, r0, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r4, r5, r7} │ │ │ │ + push {r2, r4, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r1, r2, r3, r5, r6, r7} │ │ │ │ + push {r1, r4, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ + add r3, sp, #696 @ 0x2b8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r0, #29 │ │ │ │ + lsrs r2, r1, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r6, r7} │ │ │ │ + push {r1, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r2, r3, r4, lr} │ │ │ │ + push {r5, lr} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r1, #28 │ │ │ │ + lsrs r6, r1, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r2, [pc, #456] @ (305304 >::_M_default_append(unsigned int)@@Base+0x82770>) │ │ │ │ add.w r3, r4, #180 @ 0xb4 │ │ │ │ ldr r1, [pc, #456] @ (305308 >::_M_default_append(unsigned int)@@Base+0x82774>) │ │ │ │ strd r0, r0, [sp] │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ @@ -846744,69 +846744,69 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #120] @ (305370 >::_M_default_append(unsigned int)@@Base+0x827dc>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 304936 >::_M_default_append(unsigned int)@@Base+0x81da2> │ │ │ │ nop │ │ │ │ - cbz r0, 305356 >::_M_default_append(unsigned int)@@Base+0x827c2> │ │ │ │ + cbz r4, 305356 >::_M_default_append(unsigned int)@@Base+0x827c2> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r2, 30536c >::_M_default_append(unsigned int)@@Base+0x827d8> │ │ │ │ + cbz r6, 30536c >::_M_default_append(unsigned int)@@Base+0x827d8> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r7, #19 │ │ │ │ + lsrs r2, r0, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r4, 305372 >::_M_default_append(unsigned int)@@Base+0x827de> │ │ │ │ + cbz r0, 305374 >::_M_default_append(unsigned int)@@Base+0x827e0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r2, 305386 >::_M_default_append(unsigned int)@@Base+0x827f2> │ │ │ │ + cbz r6, 305386 >::_M_default_append(unsigned int)@@Base+0x827f2> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, sp, #152 @ 0x98 │ │ │ │ + add r1, sp, #168 @ 0xa8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r0, #19 │ │ │ │ + lsrs r6, r0, #19 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r4, 30538c >::_M_default_append(unsigned int)@@Base+0x827f8> │ │ │ │ + cbz r0, 30538e >::_M_default_append(unsigned int)@@Base+0x827fa> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r4, 3053aa >::_M_default_append(unsigned int)@@Base+0x82816> │ │ │ │ + push {} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #912 @ 0x390 │ │ │ │ + add r0, sp, #928 @ 0x3a0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r0, #18 │ │ │ │ + lsrs r4, r0, #18 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r2, 3053b0 >::_M_default_append(unsigned int)@@Base+0x8281c> │ │ │ │ + cbz r6, 3053b0 >::_M_default_append(unsigned int)@@Base+0x8281c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r2, r3} │ │ │ │ + push {r4} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #672 @ 0x2a0 │ │ │ │ + add r0, sp, #688 @ 0x2b0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r0, #17 │ │ │ │ + lsrs r0, r1, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r4, r5} │ │ │ │ + push {r2, r4, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r2, 3053c4 >::_M_default_append(unsigned int)@@Base+0x82830> │ │ │ │ + cbz r6, 3053c4 >::_M_default_append(unsigned int)@@Base+0x82830> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #384 @ 0x180 │ │ │ │ + add r0, sp, #400 @ 0x190 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r7, #15 │ │ │ │ + lsrs r0, r0, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r3, r6} │ │ │ │ + push {r1, r2, r3, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {} │ │ │ │ + push {r2} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #104 @ 0x68 │ │ │ │ + add r0, sp, #120 @ 0x78 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r6, #14 │ │ │ │ + lsrs r2, r7, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r3, r4, r5, r6} │ │ │ │ + push {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r2, r5} │ │ │ │ + push {r3, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, pc, #848 @ (adr r7, 3056c0 >::_M_default_append(unsigned int)@@Base+0x82b2c>) │ │ │ │ + add r7, pc, #864 @ (adr r7, 3056d0 >::_M_default_append(unsigned int)@@Base+0x82b3c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r6, #13 │ │ │ │ + lsrs r4, r6, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 304858 >::_M_default_append(unsigned int)@@Base+0x81cc4> │ │ │ │ @@ -846827,17 +846827,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r7, pc, #144 @ (adr r7, 30544c >::_M_default_append(unsigned int)@@Base+0x828b8>) │ │ │ │ + add r7, pc, #160 @ (adr r7, 30545c >::_M_default_append(unsigned int)@@Base+0x828c8>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r0, #11 │ │ │ │ + lsrs r4, r0, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ movs r0, #1 │ │ │ │ str r0, [r3, #0] │ │ │ │ bx lr │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -847104,23 +847104,23 @@ │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ str r5, [sp, #848] @ 0x350 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cbz r4, 30572c >::_M_default_append(unsigned int)@@Base+0x82b98> │ │ │ │ + cbz r0, 30572e >::_M_default_append(unsigned int)@@Base+0x82b9a> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sub sp, #392 @ 0x188 │ │ │ │ + sub sp, #408 @ 0x198 │ │ │ │ lsls r0, r2, #1 │ │ │ │ str r3, [sp, #488] @ 0x1e8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - sub sp, #336 @ 0x150 │ │ │ │ + sub sp, #352 @ 0x160 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r5, #30 │ │ │ │ + lsls r6, r5, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -847159,17 +847159,17 @@ │ │ │ │ ldr r0, [pc, #16] @ (305780 >::_M_default_append(unsigned int)@@Base+0x82bec>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ nop │ │ │ │ - add sp, #128 @ 0x80 │ │ │ │ + add sp, #144 @ 0x90 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r7, #27 │ │ │ │ + lsls r4, r7, #27 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (3057f0 >::_M_default_append(unsigned int)@@Base+0x82c5c>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -847210,15 +847210,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r2, [sp, #456] @ 0x1c8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, sp, #680 @ 0x2a8 │ │ │ │ + add r7, sp, #696 @ 0x2b8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ str r2, [sp, #224] @ 0xe0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -847287,21 +847287,21 @@ │ │ │ │ adds r0, r4, #4 │ │ │ │ add r1, pc │ │ │ │ bl 13a74 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r4, #8] │ │ │ │ b.n 30581e >::_M_default_append(unsigned int)@@Base+0x82c8a> │ │ │ │ nop │ │ │ │ - add r7, sp, #144 @ 0x90 │ │ │ │ + add r7, sp, #160 @ 0xa0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r0, #24 │ │ │ │ + lsls r0, r1, #24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #848 @ 0x350 │ │ │ │ + add r6, sp, #864 @ 0x360 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #776 @ 0x308 │ │ │ │ + add r6, sp, #792 @ 0x318 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -847359,21 +847359,21 @@ │ │ │ │ movs r3, #0 │ │ │ │ mov r0, r7 │ │ │ │ add.w r1, r6, #96 @ 0x60 │ │ │ │ str r3, [r6, #8] │ │ │ │ bl 531a2c │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ - add r6, sp, #488 @ 0x1e8 │ │ │ │ + add r6, sp, #504 @ 0x1f8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r3, #21 │ │ │ │ + lsls r4, r3, #21 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #176 @ 0xb0 │ │ │ │ + add r6, sp, #192 @ 0xc0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #96 @ 0x60 │ │ │ │ + add r6, sp, #112 @ 0x70 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr.w r2, [pc, #1120] @ 305dec >::_M_default_append(unsigned int)@@Base+0x83258> │ │ │ │ sub sp, #32 │ │ │ │ @@ -847806,134 +847806,134 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 305a52 >::_M_default_append(unsigned int)@@Base+0x82ebe> │ │ │ │ str r0, [sp, #480] @ 0x1e0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #744 @ 0x2e8 │ │ │ │ + add r5, sp, #760 @ 0x2f8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ cmp r6, #25 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #560 @ 0x230 │ │ │ │ + add r5, sp, #576 @ 0x240 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r3, #22 │ │ │ │ + adds r3, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsls r3, r0, #19 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #272 @ 0x110 │ │ │ │ + add r5, sp, #288 @ 0x120 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r3, #16 │ │ │ │ + lsls r0, r4, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldrh r6, [r6, #60] @ 0x3c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, sp, #56 @ 0x38 │ │ │ │ + add r5, sp, #72 @ 0x48 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r4, #15 │ │ │ │ + lsls r2, r5, #15 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldc2l 15, cr15, [r1], #1020 @ 0x3fc │ │ │ │ mrrc2 15, 15, pc, r7, cr15 @ │ │ │ │ - add r4, sp, #832 @ 0x340 │ │ │ │ + add r4, sp, #848 @ 0x350 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r5, #14 │ │ │ │ + lsls r4, r5, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #728 @ 0x2d8 │ │ │ │ + add r4, sp, #744 @ 0x2e8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r1, #14 │ │ │ │ + lsls r2, r2, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldc2l 15, cr15, [r9, #1020] @ 0x3fc │ │ │ │ ldr??.w pc, [fp, #4095] @ 0xfff │ │ │ │ - add r4, sp, #480 @ 0x1e0 │ │ │ │ + add r4, sp, #496 @ 0x1f0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r2, #13 │ │ │ │ + lsls r4, r2, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #376 @ 0x178 │ │ │ │ + add r4, sp, #392 @ 0x188 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r6, #12 │ │ │ │ + lsls r2, r7, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ strb.w pc, [r5, #4095] @ 0xfff │ │ │ │ - add r4, sp, #200 @ 0xc8 │ │ │ │ + add r4, sp, #216 @ 0xd8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r1, #12 │ │ │ │ + lsls r6, r1, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldc2 15, cr15, [r1], {255} @ 0xff │ │ │ │ - add r4, sp, #24 │ │ │ │ + add r4, sp, #40 @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r3, #11 │ │ │ │ + lsls r2, r4, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #928 @ 0x3a0 │ │ │ │ + add r3, sp, #944 @ 0x3b0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r7, #10 │ │ │ │ + lsls r2, r0, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ cmp r0, #183 @ 0xb7 │ │ │ │ movs r0, r0 │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ + add r3, sp, #720 @ 0x2d0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r1, #10 │ │ │ │ + lsls r4, r1, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ bl 2d5e7a >::_M_default_append(unsigned int)@@Base+0x532e6> │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r3, #9 │ │ │ │ + lsls r0, r4, #9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #648 @ 0x288 │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #896 @ 0x380 │ │ │ │ + add r3, sp, #912 @ 0x390 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #232 @ 0xe8 │ │ │ │ + add r3, sp, #248 @ 0xf8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r2, #8 │ │ │ │ + lsls r6, r2, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r2, #36] @ 0x24 │ │ │ │ + ldr r0, [r3, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #984 @ 0x3d8 │ │ │ │ + add r2, sp, #1000 @ 0x3e8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r1, #7 │ │ │ │ + lsls r2, r2, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #920 @ 0x398 │ │ │ │ + add r3, sp, #936 @ 0x3a8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #712 @ 0x2c8 │ │ │ │ + add r2, sp, #728 @ 0x2d8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r1, #6 │ │ │ │ + lsls r6, r1, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #800 @ 0x320 │ │ │ │ + add r3, sp, #816 @ 0x330 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #160 @ 0xa0 │ │ │ │ + add r4, sp, #176 @ 0xb0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #448 @ 0x1c0 │ │ │ │ + add r2, sp, #464 @ 0x1d0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r1, #5 │ │ │ │ + lsls r4, r1, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #48 @ 0x30 │ │ │ │ + add r4, sp, #64 @ 0x40 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #560 @ 0x230 │ │ │ │ + add r4, sp, #576 @ 0x240 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #192 @ 0xc0 │ │ │ │ + add r2, sp, #208 @ 0xd0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r1, #4 │ │ │ │ + lsls r4, r1, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #456 @ 0x1c8 │ │ │ │ + add r4, sp, #472 @ 0x1d8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #800 @ 0x320 │ │ │ │ + add r4, sp, #816 @ 0x330 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, sp, #968 @ 0x3c8 │ │ │ │ + add r1, sp, #984 @ 0x3d8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r1, #3 │ │ │ │ + lsls r6, r1, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #664 @ 0x298 │ │ │ │ + add r4, sp, #680 @ 0x2a8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #896 @ 0x380 │ │ │ │ + add r4, sp, #912 @ 0x390 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, sp, #688 @ 0x2b0 │ │ │ │ + add r1, sp, #704 @ 0x2c0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r0, #2 │ │ │ │ + lsls r0, r1, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 305978 >::_M_default_append(unsigned int)@@Base+0x82de4> │ │ │ │ @@ -847954,17 +847954,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r0, sp, #416 @ 0x1a0 │ │ │ │ + add r0, sp, #432 @ 0x1b0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vhadd.u8 q8, q0, │ │ │ │ + vhadd.u8 q8, q2, │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #4] │ │ │ │ sub sp, #12 │ │ │ │ @@ -848132,32 +848132,32 @@ │ │ │ │ ldr r0, [pc, #56] @ (306140 >::_M_default_append(unsigned int)@@Base+0x835ac>) │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ b.n 305f90 >::_M_default_append(unsigned int)@@Base+0x833fc> │ │ │ │ nop │ │ │ │ - add r7, pc, #184 @ (adr r7, 3061d0 >::_M_default_append(unsigned int)@@Base+0x8363c>) │ │ │ │ + add r7, pc, #200 @ (adr r7, 3061e0 >::_M_default_append(unsigned int)@@Base+0x8364c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cdp2 0, 0, cr0, cr6, cr13, {2} │ │ │ │ - add r7, pc, #64 @ (adr r7, 306160 >::_M_default_append(unsigned int)@@Base+0x835cc>) │ │ │ │ + cdp2 0, 0, cr0, cr10, cr13, {2} │ │ │ │ + add r7, pc, #80 @ (adr r7, 306170 >::_M_default_append(unsigned int)@@Base+0x835dc>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2l 0, cr0, [r8, #308]! @ 0x134 │ │ │ │ - add r6, pc, #904 @ (adr r6, 3064b0 >::_M_default_append(unsigned int)@@Base+0x8391c>) │ │ │ │ + stc2l 0, cr0, [ip, #308]! @ 0x134 │ │ │ │ + add r6, pc, #920 @ (adr r6, 3064c0 >::_M_default_append(unsigned int)@@Base+0x8392c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2 0, cr0, [sl, #308]! @ 0x134 │ │ │ │ - add r6, pc, #784 @ (adr r6, 306440 >::_M_default_append(unsigned int)@@Base+0x838ac>) │ │ │ │ + ldc2 0, cr0, [lr, #308]! @ 0x134 │ │ │ │ + add r6, pc, #800 @ (adr r6, 306450 >::_M_default_append(unsigned int)@@Base+0x838bc>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2 0, cr0, [ip, #308] @ 0x134 │ │ │ │ - add r6, pc, #664 @ (adr r6, 3063d0 >::_M_default_append(unsigned int)@@Base+0x8383c>) │ │ │ │ + stc2 0, cr0, [r0, #308]! @ 0x134 │ │ │ │ + add r6, pc, #680 @ (adr r6, 3063e0 >::_M_default_append(unsigned int)@@Base+0x8384c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2l 0, cr0, [lr, #-308]! @ 0xfffffecc │ │ │ │ - add r6, pc, #544 @ (adr r6, 306360 >::_M_default_append(unsigned int)@@Base+0x837cc>) │ │ │ │ + stc2 0, cr0, [r2, #308] @ 0x134 │ │ │ │ + add r6, pc, #560 @ (adr r6, 306370 >::_M_default_append(unsigned int)@@Base+0x837dc>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2l 0, cr0, [r0, #-308]! @ 0xfffffecc │ │ │ │ + stc2l 0, cr0, [r4, #-308]! @ 0xfffffecc │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr.w r4, [pc, #1516] @ 306748 >::_M_default_append(unsigned int)@@Base+0x83bb4> │ │ │ │ mov sl, r0 │ │ │ │ @@ -848660,17 +848660,17 @@ │ │ │ │ bcs.n 306728 >::_M_default_append(unsigned int)@@Base+0x83b94> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ ldrh r0, [r5, #4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r2, pc, #920 @ (adr r2, 306aec >::_M_default_append(unsigned int)@@Base+0x83f58>) │ │ │ │ + add r2, pc, #936 @ (adr r2, 306afc >::_M_default_append(unsigned int)@@Base+0x83f68>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh.w r0, [lr, #77] @ 0x4d │ │ │ │ + vst1.8 {d16[2]}, [r2]! │ │ │ │ strh r6, [r2, #42] @ 0x2a │ │ │ │ lsls r1, r3, #1 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ mov r9, ip │ │ │ │ mov r8, r4 │ │ │ │ vmov.f64 d9, #96 @ 0x3f000000 0.5 │ │ │ │ subs r2, #4 │ │ │ │ @@ -849400,26 +849400,26 @@ │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 307030 >::_M_default_append(unsigned int)@@Base+0x8449c> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - ldr r4, [sp, #616] @ 0x268 │ │ │ │ + ldr r4, [sp, #632] @ 0x278 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf370004d │ │ │ │ - ldr r4, [sp, #352] @ 0x160 │ │ │ │ + @ instruction: 0xf374004d │ │ │ │ + ldr r4, [sp, #368] @ 0x170 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ssat r0, #14, lr, asr #1 │ │ │ │ - ldr r3, [sp, #928] @ 0x3a0 │ │ │ │ + @ instruction: 0xf332004d │ │ │ │ + ldr r3, [sp, #944] @ 0x3b0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf2be004d │ │ │ │ - ldr r2, [sp, #712] @ 0x2c8 │ │ │ │ + movt r0, #8269 @ 0x204d │ │ │ │ + ldr r2, [sp, #728] @ 0x2d8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf18a004d │ │ │ │ + @ instruction: 0xf18e004d │ │ │ │ vcmpe.f64 d9, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ blt.w 3064e8 >::_M_default_append(unsigned int)@@Base+0x83954> │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ble.n 307092 >::_M_default_append(unsigned int)@@Base+0x844fe> │ │ │ │ vcmpe.f64 d1, #0.0 │ │ │ │ @@ -849898,35 +849898,35 @@ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ b.w 3064b2 >::_M_default_append(unsigned int)@@Base+0x8391e> │ │ │ │ nop │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 3075a8 >::_M_default_append(unsigned int)@@Base+0x84a14> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - str r4, [sp, #320] @ 0x140 │ │ │ │ + str r4, [sp, #336] @ 0x150 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xeb28004d │ │ │ │ - str r3, [sp, #960] @ 0x3c0 │ │ │ │ + @ instruction: 0xeb2c004d │ │ │ │ + str r3, [sp, #976] @ 0x3d0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pkhbt r0, r8, sp, lsl #1 │ │ │ │ - str r3, [sp, #568] @ 0x238 │ │ │ │ + pkhbt r0, ip, sp, lsl #1 │ │ │ │ + str r3, [sp, #584] @ 0x248 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - orn r0, r6, sp, lsl #1 │ │ │ │ - str r2, [sp, #768] @ 0x300 │ │ │ │ + orn r0, sl, sp, lsl #1 │ │ │ │ + str r2, [sp, #784] @ 0x310 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xe998004d │ │ │ │ - str r2, [sp, #640] @ 0x280 │ │ │ │ + @ instruction: 0xe99c004d │ │ │ │ + str r2, [sp, #656] @ 0x290 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrd r0, r0, [r8, #-308]! @ 0x134 │ │ │ │ - str r2, [sp, #240] @ 0xf0 │ │ │ │ + ldrd r0, r0, [ip, #-308]! @ 0x134 │ │ │ │ + str r2, [sp, #256] @ 0x100 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmdb r4, {r0, r2, r3, r6} │ │ │ │ - str r1, [sp, #888] @ 0x378 │ │ │ │ + ldmdb r8, {r0, r2, r3, r6} │ │ │ │ + str r1, [sp, #904] @ 0x388 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia.w r6!, {r0, r2, r3, r6} │ │ │ │ + ldmia.w sl!, {r0, r2, r3, r6} │ │ │ │ str r0, [sp, #20] │ │ │ │ movw r1, #1727 @ 0x6bf │ │ │ │ ldr r0, [pc, #120] @ (307680 >::_M_default_append(unsigned int)@@Base+0x84aec>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #112] @ (307684 >::_M_default_append(unsigned int)@@Base+0x84af0>) │ │ │ │ @@ -849967,26 +849967,26 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #40] @ (30769c >::_M_default_append(unsigned int)@@Base+0x84b08>) │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ b.w 3064b2 >::_M_default_append(unsigned int)@@Base+0x8391e> │ │ │ │ - str r1, [sp, #496] @ 0x1f0 │ │ │ │ + str r1, [sp, #512] @ 0x200 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xe854004d │ │ │ │ - str r1, [sp, #368] @ 0x170 │ │ │ │ + @ instruction: 0xe858004d │ │ │ │ + str r1, [sp, #384] @ 0x180 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xe834004d │ │ │ │ - str r1, [sp, #240] @ 0xf0 │ │ │ │ + @ instruction: 0xe838004d │ │ │ │ + str r1, [sp, #256] @ 0x100 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xe814004d │ │ │ │ - str r1, [sp, #112] @ 0x70 │ │ │ │ + @ instruction: 0xe818004d │ │ │ │ + str r1, [sp, #128] @ 0x80 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 307688 >::_M_default_append(unsigned int)@@Base+0x84af4> │ │ │ │ + b.n 307690 >::_M_default_append(unsigned int)@@Base+0x84afc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3880] @ 0xf28 │ │ │ │ sub sp, #180 @ 0xb4 │ │ │ │ ldr.w r9, [r1, #32] │ │ │ │ @@ -850413,41 +850413,41 @@ │ │ │ │ movlt r4, r8 │ │ │ │ blt.n 307b7e >::_M_default_append(unsigned int)@@Base+0x84fea> │ │ │ │ b.n 307ba8 >::_M_default_append(unsigned int)@@Base+0x85014> │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - str r0, [sp, #640] @ 0x280 │ │ │ │ + str r0, [sp, #656] @ 0x290 │ │ │ │ lsls r0, r2, #1 │ │ │ │ strb r4, [r7, #12] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [sp, #280] @ 0x118 │ │ │ │ + str r2, [sp, #296] @ 0x128 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [sp, #976] @ 0x3d0 │ │ │ │ + str r2, [sp, #992] @ 0x3e0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r1, #52] @ 0x34 │ │ │ │ + ldrh r2, [r2, #52] @ 0x34 │ │ │ │ lsls r0, r2, #1 │ │ │ │ strb r2, [r4, #2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r2, [sp, #248] @ 0xf8 │ │ │ │ + str r2, [sp, #264] @ 0x108 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r5, #42] @ 0x2a │ │ │ │ + ldrh r2, [r6, #42] @ 0x2a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 3073cc >::_M_default_append(unsigned int)@@Base+0x84838> │ │ │ │ + b.n 3073d4 >::_M_default_append(unsigned int)@@Base+0x84840> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [sp, #816] @ 0x330 │ │ │ │ + str r0, [sp, #832] @ 0x340 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r1, [sp, #488] @ 0x1e8 │ │ │ │ + str r1, [sp, #504] @ 0x1f8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [sp, #872] @ 0x368 │ │ │ │ + str r0, [sp, #888] @ 0x378 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r6, #36] @ 0x24 │ │ │ │ + ldrh r0, [r7, #36] @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ and.w r3, r3, #192 @ 0xc0 │ │ │ │ cmp r3, #192 @ 0xc0 │ │ │ │ beq.n 307b9e >::_M_default_append(unsigned int)@@Base+0x8500a> │ │ │ │ vldr d7, [r2, #128] @ 0x80 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -850933,37 +850933,37 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 308046 >::_M_default_append(unsigned int)@@Base+0x854b2> │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - ldrh r6, [r5, #28] │ │ │ │ + ldrh r2, [r6, #28] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r3, #20] │ │ │ │ + ldrh r6, [r3, #20] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 308368 >::_M_default_append(unsigned int)@@Base+0x857d4> │ │ │ │ + b.n 308370 >::_M_default_append(unsigned int)@@Base+0x857dc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r3, #12] │ │ │ │ + ldrh r4, [r3, #12] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 30816c >::_M_default_append(unsigned int)@@Base+0x855d8> │ │ │ │ + b.n 308174 >::_M_default_append(unsigned int)@@Base+0x855e0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r7, #24] │ │ │ │ + ldrh r2, [r0, #26] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r5, #58] @ 0x3a │ │ │ │ + strh r2, [r6, #58] @ 0x3a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - udf #70 @ 0x46 │ │ │ │ + udf #74 @ 0x4a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r2, #58] @ 0x3a │ │ │ │ + strh r6, [r2, #58] @ 0x3a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - udf #40 @ 0x28 │ │ │ │ + udf #44 @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r6, #56] @ 0x38 │ │ │ │ + strh r6, [r6, #56] @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - udf #8 │ │ │ │ + udf #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r0, [pc, #804] @ (3083d0 >::_M_default_append(unsigned int)@@Base+0x8583c>) │ │ │ │ mov.w r1, #398 @ 0x18e │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #796] @ (3083d4 >::_M_default_append(unsigned int)@@Base+0x85840>) │ │ │ │ @@ -851252,97 +851252,97 @@ │ │ │ │ str.w r8, [r3] │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ str.w r8, [r5, #68] @ 0x44 │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ str.w r8, [r5, #72] @ 0x48 │ │ │ │ b.w 3078d0 >::_M_default_append(unsigned int)@@Base+0x84d3c> │ │ │ │ ... │ │ │ │ - strh r6, [r2, #54] @ 0x36 │ │ │ │ + strh r2, [r3, #54] @ 0x36 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ble.n 308330 >::_M_default_append(unsigned int)@@Base+0x8579c> │ │ │ │ + ble.n 308338 >::_M_default_append(unsigned int)@@Base+0x857a4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r7, #52] @ 0x34 │ │ │ │ + strh r6, [r7, #52] @ 0x34 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ble.n 308300 >::_M_default_append(unsigned int)@@Base+0x8576c> │ │ │ │ + ble.n 308308 >::_M_default_append(unsigned int)@@Base+0x85774> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r3, #52] @ 0x34 │ │ │ │ + strh r2, [r4, #52] @ 0x34 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ble.n 3084d0 >::_M_default_append(unsigned int)@@Base+0x8593c> │ │ │ │ + ble.n 3084d8 >::_M_default_append(unsigned int)@@Base+0x85944> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r0, #52] @ 0x34 │ │ │ │ + strh r6, [r0, #52] @ 0x34 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ble.n 3084a0 >::_M_default_append(unsigned int)@@Base+0x8590c> │ │ │ │ + ble.n 3084a8 >::_M_default_append(unsigned int)@@Base+0x85914> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r4, #50] @ 0x32 │ │ │ │ + strh r2, [r5, #50] @ 0x32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ble.n 308470 >::_M_default_append(unsigned int)@@Base+0x858dc> │ │ │ │ + ble.n 308478 >::_M_default_append(unsigned int)@@Base+0x858e4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r1, #48] @ 0x30 │ │ │ │ + strh r0, [r2, #48] @ 0x30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bgt.n 3083c4 >::_M_default_append(unsigned int)@@Base+0x85830> │ │ │ │ + bgt.n 3083cc >::_M_default_append(unsigned int)@@Base+0x85838> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r0, #46] @ 0x2e │ │ │ │ + strh r6, [r0, #46] @ 0x2e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bgt.n 30833c >::_M_default_append(unsigned int)@@Base+0x857a8> │ │ │ │ + bgt.n 308344 >::_M_default_append(unsigned int)@@Base+0x857b0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r4, #44] @ 0x2c │ │ │ │ + strh r2, [r5, #44] @ 0x2c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bgt.n 308508 >::_M_default_append(unsigned int)@@Base+0x85974> │ │ │ │ + bgt.n 308310 >::_M_default_append(unsigned int)@@Base+0x8577c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r1, #44] @ 0x2c │ │ │ │ + strh r0, [r2, #44] @ 0x2c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bgt.n 3084dc >::_M_default_append(unsigned int)@@Base+0x85948> │ │ │ │ + bgt.n 3084e4 >::_M_default_append(unsigned int)@@Base+0x85950> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r2, #42] @ 0x2a │ │ │ │ + strh r0, [r3, #42] @ 0x2a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bgt.n 308474 >::_M_default_append(unsigned int)@@Base+0x858e0> │ │ │ │ + bgt.n 30847c >::_M_default_append(unsigned int)@@Base+0x858e8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r7, #40] @ 0x28 │ │ │ │ + strh r6, [r7, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bgt.n 308448 >::_M_default_append(unsigned int)@@Base+0x858b4> │ │ │ │ + bgt.n 308450 >::_M_default_append(unsigned int)@@Base+0x858bc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r4, #40] @ 0x28 │ │ │ │ + strh r4, [r4, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - blt.n 30841c >::_M_default_append(unsigned int)@@Base+0x85888> │ │ │ │ + blt.n 308424 >::_M_default_append(unsigned int)@@Base+0x85890> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r0, #40] @ 0x28 │ │ │ │ + strh r2, [r1, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - blt.n 3083f0 >::_M_default_append(unsigned int)@@Base+0x8585c> │ │ │ │ + blt.n 3083f8 >::_M_default_append(unsigned int)@@Base+0x85864> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r5, #38] @ 0x26 │ │ │ │ + strh r0, [r6, #38] @ 0x26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - blt.n 3083c4 >::_M_default_append(unsigned int)@@Base+0x85830> │ │ │ │ + blt.n 3083cc >::_M_default_append(unsigned int)@@Base+0x85838> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r2, #38] @ 0x26 │ │ │ │ + strh r6, [r2, #38] @ 0x26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - blt.n 308398 >::_M_default_append(unsigned int)@@Base+0x85804> │ │ │ │ + blt.n 3083a0 >::_M_default_append(unsigned int)@@Base+0x8580c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r7, #36] @ 0x24 │ │ │ │ + strh r4, [r7, #36] @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - blt.n 30836c >::_M_default_append(unsigned int)@@Base+0x857d8> │ │ │ │ + blt.n 308374 >::_M_default_append(unsigned int)@@Base+0x857e0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r3, #36] @ 0x24 │ │ │ │ + strh r6, [r3, #36] @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - blt.n 30853c >::_M_default_append(unsigned int)@@Base+0x859a8> │ │ │ │ + blt.n 308544 >::_M_default_append(unsigned int)@@Base+0x859b0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r1, #34] @ 0x22 │ │ │ │ + strh r0, [r2, #34] @ 0x22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - blt.n 3084a8 >::_M_default_append(unsigned int)@@Base+0x85914> │ │ │ │ + blt.n 3084b0 >::_M_default_append(unsigned int)@@Base+0x8591c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r5, #32] │ │ │ │ + strh r4, [r5, #32] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - blt.n 308468 >::_M_default_append(unsigned int)@@Base+0x858d4> │ │ │ │ + blt.n 308470 >::_M_default_append(unsigned int)@@Base+0x858dc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r1, #32] │ │ │ │ + strh r4, [r1, #32] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bge.n 308430 >::_M_default_append(unsigned int)@@Base+0x8589c> │ │ │ │ + bge.n 308438 >::_M_default_append(unsigned int)@@Base+0x858a4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r5, #30] │ │ │ │ + strh r6, [r5, #30] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bge.n 3083f8 >::_M_default_append(unsigned int)@@Base+0x85864> │ │ │ │ + bge.n 308400 >::_M_default_append(unsigned int)@@Base+0x8586c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r2, [pc, #836] @ (3087d0 >::_M_default_append(unsigned int)@@Base+0x85c3c>) │ │ │ │ sub sp, #72 @ 0x48 │ │ │ │ @@ -851675,37 +851675,37 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ str r4, [r7, #84] @ 0x54 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r4, [r7, #80] @ 0x50 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r2, [r0, #10] │ │ │ │ + strh r6, [r0, #10] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r5, #4] │ │ │ │ + strh r0, [r6, #4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 3086f0 >::_M_default_append(unsigned int)@@Base+0x85b5c> │ │ │ │ + bvc.n 3086f8 >::_M_default_append(unsigned int)@@Base+0x85b64> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r6, #0] │ │ │ │ + strh r2, [r7, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r5, #0] │ │ │ │ + strh r2, [r6, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 308800 >::_M_default_append(unsigned int)@@Base+0x85c6c> │ │ │ │ + bvc.n 308808 >::_M_default_append(unsigned int)@@Base+0x85c74> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r2, #0] │ │ │ │ + strh r6, [r2, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 3087cc >::_M_default_append(unsigned int)@@Base+0x85c38> │ │ │ │ + bvs.n 3087d4 >::_M_default_append(unsigned int)@@Base+0x85c40> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r5, #31] │ │ │ │ + ldrb r2, [r6, #31] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 30878c >::_M_default_append(unsigned int)@@Base+0x85bf8> │ │ │ │ + bvs.n 308794 >::_M_default_append(unsigned int)@@Base+0x85c00> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r2, #31] │ │ │ │ + ldrb r6, [r2, #31] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 30875c >::_M_default_append(unsigned int)@@Base+0x85bc8> │ │ │ │ + bvs.n 308764 >::_M_default_append(unsigned int)@@Base+0x85bd0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr.w ip, [pc, #684] @ 308acc >::_M_default_append(unsigned int)@@Base+0x85f38> │ │ │ │ mov r4, r3 │ │ │ │ @@ -851974,39 +851974,39 @@ │ │ │ │ b.n 308a8a >::_M_default_append(unsigned int)@@Base+0x85ef6> │ │ │ │ str r6, [r4, #28] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r0, [r0, #28] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r4, [r5, #26] │ │ │ │ + ldrb r0, [r6, #26] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bpl.n 3089e8 >::_M_default_append(unsigned int)@@Base+0x85e54> │ │ │ │ + bpl.n 3089f0 >::_M_default_append(unsigned int)@@Base+0x85e5c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r5, #25] │ │ │ │ + ldrb r4, [r5, #25] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r6, [r6, #23] │ │ │ │ + ldrb r2, [r7, #23] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r4, [r7, #22] │ │ │ │ + ldrb r0, [r0, #23] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r0, [r7, #20] │ │ │ │ + ldrb r4, [r7, #20] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bmi.n 308b14 >::_M_default_append(unsigned int)@@Base+0x85f80> │ │ │ │ + bmi.n 308b1c >::_M_default_append(unsigned int)@@Base+0x85f88> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r1, #20] │ │ │ │ + ldrb r2, [r2, #20] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcc.n 308ac4 >::_M_default_append(unsigned int)@@Base+0x85f30> │ │ │ │ + bcc.n 308acc >::_M_default_append(unsigned int)@@Base+0x85f38> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r5, #19] │ │ │ │ + ldrb r6, [r5, #19] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcc.n 308a84 >::_M_default_append(unsigned int)@@Base+0x85ef0> │ │ │ │ + bcc.n 308a8c >::_M_default_append(unsigned int)@@Base+0x85ef8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r1, #19] │ │ │ │ + ldrb r2, [r2, #19] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcc.n 308a54 >::_M_default_append(unsigned int)@@Base+0x85ec0> │ │ │ │ + bcc.n 308a5c >::_M_default_append(unsigned int)@@Base+0x85ec8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ vldr d6, [r0, #8] │ │ │ │ vldr d7, [r1, #8] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -852130,17 +852130,17 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #12] @ (308c64 >::_M_default_append(unsigned int)@@Base+0x860d0>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 308c3c >::_M_default_append(unsigned int)@@Base+0x860a8> │ │ │ │ - strh r0, [r1, #0] │ │ │ │ + strh r4, [r1, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcs.n 308c88 >::_M_default_append(unsigned int)@@Base+0x860f4> │ │ │ │ + bcs.n 308c90 >::_M_default_append(unsigned int)@@Base+0x860fc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ vldr d6, [r1, #128] @ 0x80 │ │ │ │ @@ -852374,37 +852374,37 @@ │ │ │ │ ... │ │ │ │ ldrb r4, [r7, r5] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r4, [r1, r5] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r4, [r2, #27] │ │ │ │ + ldrb r0, [r3, #27] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - beq.n 308ed4 >::_M_default_append(unsigned int)@@Base+0x86340> │ │ │ │ + beq.n 308edc >::_M_default_append(unsigned int)@@Base+0x86348> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r0, #25] │ │ │ │ + ldrb r6, [r0, #25] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - beq.n 308fb8 >::_M_default_append(unsigned int)@@Base+0x86424> │ │ │ │ + beq.n 308fc0 >::_M_default_append(unsigned int)@@Base+0x8642c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r6, #23] │ │ │ │ + ldrb r2, [r7, #23] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r7, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + beq.n 308f30 >::_M_default_append(unsigned int)@@Base+0x8639c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r3, #23] │ │ │ │ + ldrb r4, [r3, #23] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r7, {r5, r6, r7} │ │ │ │ + ldmia r7, {r2, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r2, #22] │ │ │ │ + ldrb r4, [r2, #22] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r7, {r3, r4, r7} │ │ │ │ + ldmia r7, {r2, r3, r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r6, #21] │ │ │ │ + ldrb r6, [r6, #21] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r7!, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r7!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ mov r5, r2 │ │ │ │ @@ -852838,39 +852838,39 @@ │ │ │ │ bne.n 30941a >::_M_default_append(unsigned int)@@Base+0x86886> │ │ │ │ b.n 30936c >::_M_default_append(unsigned int)@@Base+0x867d8> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldrh r6, [r4, r2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r6, [r5, #9] │ │ │ │ + ldrb r2, [r6, #9] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r4, {r1, r2, r4, r5, r6} │ │ │ │ + ldmia r4, {r1, r3, r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r2, #9] │ │ │ │ + ldrb r6, [r2, #9] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r4, {r1, r3, r4, r6} │ │ │ │ + ldmia r4, {r1, r2, r3, r4, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldrsb r2, [r6, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r4, [r2, #8] │ │ │ │ + ldrb r0, [r3, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r4, {r2, r3, r4} │ │ │ │ + ldmia r4!, {r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r0, #3] │ │ │ │ + ldrb r2, [r1, #3] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r6, r7} │ │ │ │ + ldmia r2!, {r1, r4, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r5, #2] │ │ │ │ + ldrb r4, [r5, #2] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r2!, {r3, r4, r5, r7} │ │ │ │ + ldmia r2, {r2, r3, r4, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r5, #1] │ │ │ │ + ldrb r4, [r5, #1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r2!, {r4, r5, r6} │ │ │ │ + ldmia r2, {r2, r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #24 │ │ │ │ mov r4, r0 │ │ │ │ @@ -852905,17 +852905,17 @@ │ │ │ │ ldr r0, [pc, #16] @ (3094f8 >::_M_default_append(unsigned int)@@Base+0x86964>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #24 │ │ │ │ pop {r4, pc} │ │ │ │ - strb r0, [r7, #29] │ │ │ │ + strb r4, [r7, #29] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r1!, {r7} │ │ │ │ + ldmia r1!, {r2, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -853207,31 +853207,31 @@ │ │ │ │ lsls r0, r0, #8 │ │ │ │ movs r0, r0 │ │ │ │ sbcs r0, r4 │ │ │ │ strb r2, [r6, r0] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r2, [r0, #19] │ │ │ │ + strb r6, [r0, #19] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r6!, {r1, r3, r6, r7} │ │ │ │ + stmia r6!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ strh r4, [r4, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r4, [r0, #17] │ │ │ │ + strb r0, [r1, #17] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r6!, {r2, r3, r6} │ │ │ │ + stmia r6!, {r4, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r1, #16] │ │ │ │ + strb r4, [r1, #16] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r6!, {r4} │ │ │ │ + stmia r6!, {r2, r4} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r3, #15] │ │ │ │ + strb r0, [r4, #15] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r5!, {r2, r5, r6, r7} │ │ │ │ + stmia r5!, {r3, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -853394,17 +853394,17 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ str r4, [r5, r4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r0, [r6, r3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r2, [r3, #7] │ │ │ │ + strb r6, [r3, #7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r3!, {r1, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr.w ip, [r0, #4] │ │ │ │ vldr d7, [r3] │ │ │ │ add.w ip, ip, #1408 @ 0x580 │ │ │ │ vabs.f64 d5, d7 │ │ │ │ vldr d6, [ip, #-8] │ │ │ │ vcmpe.f64 d5, d6 │ │ │ │ @@ -853464,21 +853464,21 @@ │ │ │ │ ldr r0, [pc, #24] @ (309b68 >::_M_default_append(unsigned int)@@Base+0x86fd4>) │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ b.n 309b00 >::_M_default_append(unsigned int)@@Base+0x86f6c> │ │ │ │ nop │ │ │ │ - strb r6, [r5, #4] │ │ │ │ + strb r2, [r6, #4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r3!, {r1, r2, r4, r5} │ │ │ │ + stmia r3!, {r1, r3, r4, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r2, #4] │ │ │ │ + strb r4, [r2, #4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r3!, {r3, r4} │ │ │ │ + stmia r3!, {r2, r3, r4} │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r2, [pc, #888] @ (309ef8 >::_M_default_append(unsigned int)@@Base+0x87364>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -853810,53 +853810,53 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 30a110 >::_M_default_append(unsigned int)@@Base+0x8757c>) │ │ │ │ cmp r6, r5 │ │ │ │ bmi.n 309ff4 >::_M_default_append(unsigned int)@@Base+0x87460> │ │ │ │ ldr r6, [pc, #552] @ (30a124 >::_M_default_append(unsigned int)@@Base+0x87590>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r2, [r3, #1] │ │ │ │ + strb r6, [r3, #1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r2!, {r1, r5, r6} │ │ │ │ + stmia r2!, {r1, r2, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r0, #1] │ │ │ │ + strb r6, [r0, #1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r2!, {r1, r3, r6} │ │ │ │ + stmia r2!, {r1, r2, r3, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r5, [pc, #912] @ (30a2a4 >::_M_default_append(unsigned int)@@Base+0x87710>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [r4, #124] @ 0x7c │ │ │ │ + ldr r2, [r5, #124] @ 0x7c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r6, #104] @ 0x68 │ │ │ │ + ldr r4, [r6, #104] @ 0x68 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r3, r4, r5, r7} │ │ │ │ + stmia r0!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r2, #104] @ 0x68 │ │ │ │ + ldr r2, [r3, #104] @ 0x68 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r4, r7} │ │ │ │ + stmia r0!, {r1, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r0, #100] @ 0x64 │ │ │ │ + ldr r0, [r1, #100] @ 0x64 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r2, r3, r6} │ │ │ │ + stmia r0!, {r4, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r5, #96] @ 0x60 │ │ │ │ + ldr r6, [r5, #96] @ 0x60 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r1, r4, r5} │ │ │ │ + stmia r0!, {r1, r2, r4, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r5, #96] @ 0x60 │ │ │ │ + ldr r6, [r5, #96] @ 0x60 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r7, #88] @ 0x58 │ │ │ │ + ldr r4, [r7, #88] @ 0x58 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - itte gt │ │ │ │ + itet gt │ │ │ │ lslgt r5, r1, #1 │ │ │ │ - ldrgt r0, [r1, #88] @ 0x58 │ │ │ │ - lslle r0, r2, #1 │ │ │ │ - nop {9} │ │ │ │ - lsls r5, r1, #1 │ │ │ │ - push {r4, r5, lr} │ │ │ │ + ldrle r4, [r1, #88] @ 0x58 │ │ │ │ + lslgt r0, r2, #1 │ │ │ │ + ite ls │ │ │ │ + lslls r5, r1, #1 │ │ │ │ + pushhi {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #28 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -853912,21 +853912,21 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ nop │ │ │ │ - ldr r6, [r4, #72] @ 0x48 │ │ │ │ + ldr r2, [r5, #72] @ 0x48 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bkpt 0x00ae │ │ │ │ + bkpt 0x00b2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r0, #72] @ 0x48 │ │ │ │ + ldr r0, [r1, #72] @ 0x48 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bkpt 0x008c │ │ │ │ + bkpt 0x0090 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ @@ -853969,17 +853969,17 @@ │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ nop │ │ │ │ - ldr r6, [r6, #60] @ 0x3c │ │ │ │ + ldr r2, [r7, #60] @ 0x3c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r2, r3, r4, r5, r6, r7, pc} │ │ │ │ + bkpt 0x0002 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (30a0ec >::_M_default_append(unsigned int)@@Base+0x87558>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -854020,15 +854020,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldr r1, [pc, #472] @ (30a2c8 >::_M_default_append(unsigned int)@@Base+0x87734>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [r7, #56] @ 0x38 │ │ │ │ + ldr r6, [r7, #56] @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r1, [pc, #240] @ (30a1ec >::_M_default_append(unsigned int)@@Base+0x87658>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ ldr.w ip, [r0, #4] │ │ │ │ vldr d7, [r3] │ │ │ │ add.w ip, ip, #1408 @ 0x580 │ │ │ │ vabs.f64 d5, d7 │ │ │ │ @@ -854089,21 +854089,21 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #24] @ (30a1b8 >::_M_default_append(unsigned int)@@Base+0x87624>) │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ b.n 30a152 >::_M_default_append(unsigned int)@@Base+0x875be> │ │ │ │ - ldr r4, [r3, #44] @ 0x2c │ │ │ │ + ldr r0, [r4, #44] @ 0x2c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r2, r5, r6, r7} │ │ │ │ + pop {r3, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r7, #40] @ 0x28 │ │ │ │ + ldr r2, [r0, #44] @ 0x2c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r2, r6, r7} │ │ │ │ + pop {r1, r3, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ vldr d6, [r0] │ │ │ │ vldr d7, [r1] │ │ │ │ vabs.f64 d5, d6 │ │ │ │ vabs.f64 d7, d7 │ │ │ │ vcmpe.f64 d5, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -854475,25 +854475,25 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ bx fp │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ mov r6, r8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [r6, #4] │ │ │ │ + ldr r6, [r6, #4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r3, #112] @ 0x70 │ │ │ │ + str r2, [r4, #112] @ 0x70 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r5, #100] @ 0x64 │ │ │ │ + str r6, [r5, #100] @ 0x64 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb870 │ │ │ │ + @ instruction: 0xb874 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r1, #100] @ 0x64 │ │ │ │ + str r6, [r1, #100] @ 0x64 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb850 │ │ │ │ + @ instruction: 0xb854 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ @@ -854644,17 +854644,17 @@ │ │ │ │ orrgt.w r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ beq.n 30a7b2 >::_M_default_append(unsigned int)@@Base+0x87c1e> │ │ │ │ cmp r5, r8 │ │ │ │ bgt.n 30a7ca >::_M_default_append(unsigned int)@@Base+0x87c36> │ │ │ │ b.n 30a734 >::_M_default_append(unsigned int)@@Base+0x87ba0> │ │ │ │ nop │ │ │ │ - str r4, [r6, #76] @ 0x4c │ │ │ │ + str r0, [r7, #76] @ 0x4c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb706 │ │ │ │ + @ instruction: 0xb70a │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r6, r2 │ │ │ │ @@ -854854,39 +854854,39 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 30a8aa >::_M_default_append(unsigned int)@@Base+0x87d16> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ rors r0, r1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [r7, #56] @ 0x38 │ │ │ │ + str r0, [r0, #60] @ 0x3c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r2, r6, r7, lr} │ │ │ │ + push {r3, r6, r7, lr} │ │ │ │ lsls r5, r1, #1 │ │ │ │ adcs r6, r3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r2, [r2, #44] @ 0x2c │ │ │ │ + str r6, [r2, #44] @ 0x2c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r1, r3, r4, r6, r7} │ │ │ │ + push {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r7, #40] @ 0x28 │ │ │ │ + str r4, [r7, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r6, r7} │ │ │ │ + push {r2, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r0, #40] @ 0x28 │ │ │ │ + str r6, [r0, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r1, r3, r7} │ │ │ │ + push {r1, r2, r3, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r1, #36] @ 0x24 │ │ │ │ + str r4, [r1, #36] @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r4, r6} │ │ │ │ + push {r2, r4, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r3, #32] │ │ │ │ + str r0, [r4, #32] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r2, r5} │ │ │ │ + push {r3, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr.w r4, [r1, #256] @ 0x100 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -855101,21 +855101,21 @@ │ │ │ │ b.n 30ab0e >::_M_default_append(unsigned int)@@Base+0x87f7a> │ │ │ │ cmp.w r9, #0 │ │ │ │ bne.w 30ab2a >::_M_default_append(unsigned int)@@Base+0x87f96> │ │ │ │ mvn.w r4, #8 │ │ │ │ b.n 30ab0e >::_M_default_append(unsigned int)@@Base+0x87f7a> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - str r0, [r3, #20] │ │ │ │ + str r4, [r3, #20] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r0, 30ad58 >::_M_default_append(unsigned int)@@Base+0x881c4> │ │ │ │ + cbz r4, 30ad58 >::_M_default_append(unsigned int)@@Base+0x881c4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh r2, [r1, r6] │ │ │ │ + ldrsh r6, [r1, r6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r2, 30ad2c >::_M_default_append(unsigned int)@@Base+0x88198> │ │ │ │ + cbz r6, 30ad2c >::_M_default_append(unsigned int)@@Base+0x88198> │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r4, [pc, #764] @ (30b018 >::_M_default_append(unsigned int)@@Base+0x88484>) │ │ │ │ @@ -855361,29 +855361,29 @@ │ │ │ │ ... │ │ │ │ subs r4, #234 @ 0xea │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r4, #8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r2, [r4, r4] │ │ │ │ + ldrb r6, [r4, r4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #168 @ 0xa8 │ │ │ │ + add r7, sp, #184 @ 0xb8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r2, r3] │ │ │ │ + ldrb r4, [r2, r3] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #864 @ 0x360 │ │ │ │ + add r6, sp, #880 @ 0x370 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r4, r2] │ │ │ │ + ldrb r0, [r5, r2] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #712 @ 0x2c8 │ │ │ │ + add r6, sp, #728 @ 0x2d8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r5, r1] │ │ │ │ + ldrb r6, [r5, r1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #480 @ 0x1e0 │ │ │ │ + add r6, sp, #496 @ 0x1f0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -855616,33 +855616,33 @@ │ │ │ │ nop │ │ │ │ subs r1, #168 @ 0xa8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r0, #86 @ 0x56 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r2, [r3, r1] │ │ │ │ + ldrh r6, [r3, r1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #392 @ 0x188 │ │ │ │ + add r4, sp, #408 @ 0x198 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r0, r1] │ │ │ │ + ldrh r4, [r0, r1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #288 @ 0x120 │ │ │ │ + add r4, sp, #304 @ 0x130 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r4, [r2, r0] │ │ │ │ + ldrh r0, [r3, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #112 @ 0x70 │ │ │ │ + add r4, sp, #128 @ 0x80 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r3, r7] │ │ │ │ + ldr r6, [r3, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #904 @ 0x388 │ │ │ │ + add r3, sp, #920 @ 0x398 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r5, r6] │ │ │ │ + ldr r2, [r6, r6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3792] @ 0xed0 │ │ │ │ sub sp, #236 @ 0xec │ │ │ │ @@ -856049,35 +856049,35 @@ │ │ │ │ strb r5, [r7, r1] │ │ │ │ adds r6, #240 @ 0xf0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ adds r6, #236 @ 0xec │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsb r4, [r7, r7] │ │ │ │ + ldr r0, [r0, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #16 │ │ │ │ + add r2, sp, #32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsb r0, [r4, r7] │ │ │ │ + ldrsb r4, [r4, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, sp, #928 @ 0x3a0 │ │ │ │ + add r1, sp, #944 @ 0x3b0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ adds r5, #112 @ 0x70 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsb r4, [r3, r2] │ │ │ │ + ldrsb r0, [r4, r2] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #656 @ 0x290 │ │ │ │ + add r0, sp, #672 @ 0x2a0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsb r6, [r6, r0] │ │ │ │ + ldrsb r2, [r7, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #248 @ 0xf8 │ │ │ │ + add r0, sp, #264 @ 0x108 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsb r2, [r3, r0] │ │ │ │ + ldrsb r6, [r3, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #136 @ 0x88 │ │ │ │ + add r0, sp, #152 @ 0x98 │ │ │ │ lsls r5, r1, #1 │ │ │ │ mov r7, r1 │ │ │ │ str.w r9, [sp, #76] @ 0x4c │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r5 │ │ │ │ ldr.w r9, [sp, #48] @ 0x30 │ │ │ │ mov r4, r6 │ │ │ │ @@ -856611,25 +856611,25 @@ │ │ │ │ b.n 30bd96 >::_M_default_append(unsigned int)@@Base+0x89202> │ │ │ │ nop │ │ │ │ ... │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 30c048 >::_M_default_append(unsigned int)@@Base+0x894b4>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ - strb r6, [r6, r0] │ │ │ │ + strb r2, [r7, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r5, r7] │ │ │ │ + str r4, [r5, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r7, r1] │ │ │ │ + str r0, [r0, r2] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r7, r0] │ │ │ │ + str r6, [r7, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r7, [pc, #944] @ (30c1f4 >::_M_default_append(unsigned int)@@Base+0x89660>) │ │ │ │ + ldr r7, [pc, #960] @ (30c204 >::_M_default_append(unsigned int)@@Base+0x89670>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r7, [pc, #600] @ (30c0a0 >::_M_default_append(unsigned int)@@Base+0x8950c>) │ │ │ │ + ldr r7, [pc, #616] @ (30c0b0 >::_M_default_append(unsigned int)@@Base+0x8951c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ movw r1, #1559 @ 0x617 │ │ │ │ ldr.w r0, [pc, #1200] @ 30c300 >::_M_default_append(unsigned int)@@Base+0x8976c> │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -857034,53 +857034,53 @@ │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ b.w 30b46c >::_M_default_append(unsigned int)@@Base+0x888d8> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r6, [pc, #8] @ (30c30c >::_M_default_append(unsigned int)@@Base+0x89778>) │ │ │ │ + ldr r6, [pc, #24] @ (30c31c >::_M_default_append(unsigned int)@@Base+0x89788>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, pc, #32 @ (adr r0, 30c328 >::_M_default_append(unsigned int)@@Base+0x89794>) │ │ │ │ + add r0, pc, #48 @ (adr r0, 30c338 >::_M_default_append(unsigned int)@@Base+0x897a4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [pc, #920] @ (30c6a4 >::_M_default_append(unsigned int)@@Base+0x89b10>) │ │ │ │ + ldr r5, [pc, #936] @ (30c6b4 >::_M_default_append(unsigned int)@@Base+0x89b20>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [pc, #424] @ (30c4b8 >::_M_default_append(unsigned int)@@Base+0x89924>) │ │ │ │ + ldr r3, [pc, #440] @ (30c4c8 >::_M_default_append(unsigned int)@@Base+0x89934>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r5, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r5, [sp, #496] @ 0x1f0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #224] @ (30c3f8 >::_M_default_append(unsigned int)@@Base+0x89864>) │ │ │ │ + ldr r3, [pc, #240] @ (30c408 >::_M_default_append(unsigned int)@@Base+0x89874>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r5, [sp, #248] @ 0xf8 │ │ │ │ + ldr r5, [sp, #264] @ 0x108 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [pc, #256] @ (30c420 >::_M_default_append(unsigned int)@@Base+0x8988c>) │ │ │ │ + ldr r2, [pc, #272] @ (30c430 >::_M_default_append(unsigned int)@@Base+0x8989c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [sp, #312] @ 0x138 │ │ │ │ + ldr r4, [sp, #328] @ 0x148 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [pc, #120] @ (30c3a0 >::_M_default_append(unsigned int)@@Base+0x8980c>) │ │ │ │ + ldr r2, [pc, #136] @ (30c3b0 >::_M_default_append(unsigned int)@@Base+0x8981c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [sp, #144] @ 0x90 │ │ │ │ + ldr r4, [sp, #160] @ 0xa0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ lsrs r0, r5, #20 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r7, #11 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r2, #30 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r1, [pc, #840] @ (30c684 >::_M_default_append(unsigned int)@@Base+0x89af0>) │ │ │ │ + ldr r1, [pc, #856] @ (30c694 >::_M_default_append(unsigned int)@@Base+0x89b00>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [sp, #872] @ 0x368 │ │ │ │ + ldr r3, [sp, #888] @ 0x378 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #720] @ (30c614 >::_M_default_append(unsigned int)@@Base+0x89a80>) │ │ │ │ + ldr r1, [pc, #736] @ (30c624 >::_M_default_append(unsigned int)@@Base+0x89a90>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [sp, #744] @ 0x2e8 │ │ │ │ + ldr r3, [sp, #760] @ 0x2f8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #480] @ (30c52c >::_M_default_append(unsigned int)@@Base+0x89998>) │ │ │ │ + ldr r1, [pc, #496] @ (30c53c >::_M_default_append(unsigned int)@@Base+0x899a8>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [sp, #512] @ 0x200 │ │ │ │ + ldr r3, [sp, #528] @ 0x210 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r6, [sp, #56] @ 0x38 │ │ │ │ mov r0, r6 │ │ │ │ bl 524e84 │ │ │ │ ldr r4, [sp, #76] @ 0x4c │ │ │ │ ldr r5, [sp, #64] @ 0x40 │ │ │ │ movw r3, #1621 @ 0x655 │ │ │ │ @@ -857952,107 +857952,107 @@ │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 30cf98 >::_M_default_append(unsigned int)@@Base+0x8a404>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ stmia r7!, {r0, r3, r5, r6} │ │ │ │ vqshl.u32 q14, , #31 │ │ │ │ @ instruction: 0xffffc745 │ │ │ │ - vqrshrun.s64 d20, q3, #1 │ │ │ │ + vqrshrun.s64 d20, q5, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [sp, #368] @ 0x170 │ │ │ │ + ldr r2, [sp, #384] @ 0x180 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [pc, #208] @ (30ce68 >::_M_default_append(unsigned int)@@Base+0x8a2d4>) │ │ │ │ + ldr r0, [pc, #224] @ (30ce78 >::_M_default_append(unsigned int)@@Base+0x8a2e4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [sp, #224] @ 0xe0 │ │ │ │ + ldr r2, [sp, #240] @ 0xf0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [pc, #64] @ (30cde0 >::_M_default_append(unsigned int)@@Base+0x8a24c>) │ │ │ │ + ldr r0, [pc, #80] @ (30cdf0 >::_M_default_append(unsigned int)@@Base+0x8a25c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [sp, #120] @ 0x78 │ │ │ │ + ldr r2, [sp, #136] @ 0x88 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0x47d6 │ │ │ │ + @ instruction: 0x47da │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r1, [sp, #880] @ 0x370 │ │ │ │ + ldr r1, [sp, #896] @ 0x380 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - blxns r6 │ │ │ │ + blx r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r1, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r1, [sp, #752] @ 0x2f0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0x4792 │ │ │ │ + @ instruction: 0x4796 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r1, [sp, #608] @ 0x260 │ │ │ │ + ldr r1, [sp, #624] @ 0x270 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bx sp │ │ │ │ + bx lr │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r1, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r1, [sp, #480] @ 0x1e0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bx r9 │ │ │ │ + bx sl │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r1, [sp, #336] @ 0x150 │ │ │ │ + ldr r1, [sp, #352] @ 0x160 │ │ │ │ lsls r5, r1, #1 │ │ │ │ bgt.n 30ccea >::_M_default_append(unsigned int)@@Base+0x8a156> │ │ │ │ vabal.u q14, d31, d27 │ │ │ │ - vrsubhn.i d20, , q0 │ │ │ │ + vrsubhn.i d20, , q2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [sp, #576] @ 0x240 │ │ │ │ + ldr r0, [sp, #592] @ 0x250 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r8, ip │ │ │ │ + cmp ip, ip │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r7, [sp, #920] @ 0x398 │ │ │ │ + str r7, [sp, #936] @ 0x3a8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, sl │ │ │ │ + add r4, sl │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [sp, #344] @ 0x158 │ │ │ │ + str r6, [sp, #360] @ 0x168 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, r6 │ │ │ │ + add r4, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [sp, #216] @ 0xd8 │ │ │ │ + str r6, [sp, #232] @ 0xe8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mvns r4, r7 │ │ │ │ + add r0, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [sp, #8] │ │ │ │ + str r6, [sp, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mvns r6, r2 │ │ │ │ + mvns r2, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r5, [sp, #920] @ 0x398 │ │ │ │ + str r5, [sp, #936] @ 0x3a8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - muls r2, r3 │ │ │ │ + muls r6, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r5, [sp, #384] @ 0x180 │ │ │ │ + str r5, [sp, #400] @ 0x190 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - orrs r2, r5 │ │ │ │ + orrs r6, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r5, [sp, #184] @ 0xb8 │ │ │ │ + str r5, [sp, #200] @ 0xc8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmn r6, r6 │ │ │ │ + cmn r2, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmn r0, r2 │ │ │ │ + cmn r4, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - rors r2, r1 │ │ │ │ + rors r6, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r3, [sp, #840] @ 0x348 │ │ │ │ + str r3, [sp, #856] @ 0x358 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sbcs r2, r5 │ │ │ │ + sbcs r6, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r3, [sp, #712] @ 0x2c8 │ │ │ │ + str r3, [sp, #728] @ 0x2d8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #144 @ 0x90 │ │ │ │ + subs r7, #148 @ 0x94 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r1, [sp, #608] @ 0x260 │ │ │ │ + str r1, [sp, #624] @ 0x270 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #116 @ 0x74 │ │ │ │ + subs r7, #120 @ 0x78 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r1, [sp, #496] @ 0x1f0 │ │ │ │ + str r1, [sp, #512] @ 0x200 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #88 @ 0x58 │ │ │ │ + subs r7, #92 @ 0x5c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r1, [sp, #384] @ 0x180 │ │ │ │ + str r1, [sp, #400] @ 0x190 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #252 @ 0xfc │ │ │ │ + subs r7, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r1, [sp, #16] │ │ │ │ + str r1, [sp, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ add r3, sp, #216 @ 0xd8 │ │ │ │ mov r1, r4 │ │ │ │ str r3, [sp, #0] │ │ │ │ movs r2, #1 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ @@ -858725,97 +858725,97 @@ │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ b.w 30ccf4 >::_M_default_append(unsigned int)@@Base+0x8a160> │ │ │ │ nop │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 30d820 >::_M_default_append(unsigned int)@@Base+0x8ac8c>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ - subs r5, #232 @ 0xe8 │ │ │ │ + subs r5, #236 @ 0xec │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r5, #62] @ 0x3e │ │ │ │ + ldrh r2, [r6, #62] @ 0x3e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #152 @ 0x98 │ │ │ │ + subs r5, #156 @ 0x9c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r3, #60] @ 0x3c │ │ │ │ + ldrh r2, [r4, #60] @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #68 @ 0x44 │ │ │ │ + subs r5, #72 @ 0x48 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r1, #58] @ 0x3a │ │ │ │ + ldrh r4, [r1, #58] @ 0x3a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, #48 @ 0x30 │ │ │ │ + subs r4, #52 @ 0x34 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r6, #48] @ 0x30 │ │ │ │ + ldrh r2, [r7, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r3, #30 │ │ │ │ + subs r3, #34 @ 0x22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r4, #40] @ 0x28 │ │ │ │ + ldrh r0, [r5, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #254 @ 0xfe │ │ │ │ + subs r3, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r0, #40] @ 0x28 │ │ │ │ + ldrh r0, [r1, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #220 @ 0xdc │ │ │ │ + subs r2, #224 @ 0xe0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r4, #38] @ 0x26 │ │ │ │ + ldrh r4, [r4, #38] @ 0x26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #134 @ 0x86 │ │ │ │ + subs r2, #138 @ 0x8a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r1, #36] @ 0x24 │ │ │ │ + ldrh r6, [r1, #36] @ 0x24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #70 @ 0x46 │ │ │ │ + subs r2, #74 @ 0x4a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r1, #34] @ 0x22 │ │ │ │ + ldrh r0, [r2, #34] @ 0x22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #26 │ │ │ │ + subs r2, #30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r4, #32] │ │ │ │ + ldrh r4, [r4, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #236 @ 0xec │ │ │ │ + subs r1, #240 @ 0xf0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r6, #30] │ │ │ │ + ldrh r0, [r7, #30] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #22 │ │ │ │ + subs r0, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r3, #16] │ │ │ │ + ldrh r2, [r4, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #246 @ 0xf6 │ │ │ │ + adds r7, #250 @ 0xfa │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r7, #14] │ │ │ │ + ldrh r2, [r0, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #214 @ 0xd6 │ │ │ │ + adds r7, #218 @ 0xda │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r3, #14] │ │ │ │ + ldrh r2, [r4, #14] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #140 @ 0x8c │ │ │ │ + adds r7, #144 @ 0x90 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r2, #12] │ │ │ │ + ldrh r0, [r3, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #110 @ 0x6e │ │ │ │ + adds r7, #114 @ 0x72 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r6, #10] │ │ │ │ + ldrh r2, [r7, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #80 @ 0x50 │ │ │ │ + adds r7, #84 @ 0x54 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r3, #10] │ │ │ │ + ldrh r4, [r3, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #26 │ │ │ │ + adds r7, #30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r4, #8] │ │ │ │ + ldrh r6, [r4, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, #214 @ 0xd6 │ │ │ │ + adds r6, #218 @ 0xda │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r3, #6] │ │ │ │ + ldrh r0, [r4, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, #156 @ 0x9c │ │ │ │ + adds r6, #160 @ 0xa0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r4, #4] │ │ │ │ + ldrh r6, [r4, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, #110 @ 0x6e │ │ │ │ + adds r6, #114 @ 0x72 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r6, #2] │ │ │ │ + ldrh r2, [r7, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #864] @ (30da20 >::_M_default_append(unsigned int)@@Base+0x8ae8c>) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -859151,96 +859151,96 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ asrs r6, r0, #13 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r5, #150 @ 0x96 │ │ │ │ + adds r5, #154 @ 0x9a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, pc, #424 @ (adr r7, 30dbd8 >::_M_default_append(unsigned int)@@Base+0x8b044>) │ │ │ │ + add r7, pc, #440 @ (adr r7, 30dbe8 >::_M_default_append(unsigned int)@@Base+0x8b054>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r0, r2} │ │ │ │ - @ instruction: 0xffff3542 │ │ │ │ + @ instruction: 0xffff3546 │ │ │ │ lsls r0, r2, #1 │ │ │ │ blt.n 30db2e >::_M_default_append(unsigned int)@@Base+0x8af9a> │ │ │ │ - vsli.64 d19, d0, #63 @ 0x3f │ │ │ │ + vsli.64 d19, d4, #63 @ 0x3f │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #184 @ 0xb8 │ │ │ │ + adds r4, #188 @ 0xbc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r0, #54] @ 0x36 │ │ │ │ + strh r4, [r0, #54] @ 0x36 │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r2, r3, #9 │ │ │ │ lsls r1, r3, #1 │ │ │ │ lsls r1, r5, #19 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r0, {r0, r1, r3, r4, r7} │ │ │ │ - vmls.i , , d16[0] │ │ │ │ + vmls.i , , d20[0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r5, #50] @ 0x32 │ │ │ │ + strh r4, [r5, #50] @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #70 @ 0x46 │ │ │ │ + adds r4, #74 @ 0x4a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r1, #50] @ 0x32 │ │ │ │ + strh r2, [r2, #50] @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #44 @ 0x2c │ │ │ │ + adds r4, #48 @ 0x30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r6, #48] @ 0x30 │ │ │ │ + strh r0, [r7, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmia r7!, {r0, r1, r2, r4, r5, r7} │ │ │ │ vqshlu.s64 q14, , #63 @ 0x3f │ │ │ │ - @ instruction: 0xffff33ee │ │ │ │ + vrsra.u64 , q9, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r6, #46] @ 0x2e │ │ │ │ + strh r2, [r7, #46] @ 0x2e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #212 @ 0xd4 │ │ │ │ + adds r3, #216 @ 0xd8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r3, #46] @ 0x2e │ │ │ │ + strh r0, [r4, #46] @ 0x2e │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmia r0!, {r0, r1, r5} │ │ │ │ - vrsra.u64 d19, d6, #1 │ │ │ │ + vrsra.u64 d19, d10, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r3, #44] @ 0x2c │ │ │ │ + strh r2, [r4, #44] @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ cbnz r1, 30db00 >::_M_default_append(unsigned int)@@Base+0x8af6c> │ │ │ │ - @ instruction: 0xffff336a │ │ │ │ + @ instruction: 0xffff336e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r6, #42] @ 0x2a │ │ │ │ + strh r6, [r6, #42] @ 0x2a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #144 @ 0x90 │ │ │ │ + adds r4, #148 @ 0x94 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #34 @ 0x22 │ │ │ │ + adds r4, #38 @ 0x26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r3, #34 @ 0x22 │ │ │ │ + adds r3, #38 @ 0x26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r5, #40] @ 0x28 │ │ │ │ + strh r6, [r5, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #4 │ │ │ │ + adds r3, #8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r1, #40] @ 0x28 │ │ │ │ + strh r6, [r1, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #228 @ 0xe4 │ │ │ │ + adds r2, #232 @ 0xe8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r3, #90 @ 0x5a │ │ │ │ + adds r3, #94 @ 0x5e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #52 @ 0x34 │ │ │ │ + adds r4, #56 @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #154 @ 0x9a │ │ │ │ + adds r4, #158 @ 0x9e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, #162 @ 0xa2 │ │ │ │ + adds r2, #166 @ 0xa6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r5, #36] @ 0x24 │ │ │ │ + strh r6, [r5, #36] @ 0x24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #130 @ 0x82 │ │ │ │ + adds r4, #134 @ 0x86 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #212 @ 0xd4 │ │ │ │ + adds r4, #216 @ 0xd8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, #104 @ 0x68 │ │ │ │ + adds r2, #108 @ 0x6c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r6, #34] @ 0x22 │ │ │ │ + strh r4, [r6, #34] @ 0x22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r2, [pc, #380] @ (30dc5c >::_M_default_append(unsigned int)@@Base+0x8b0c8>) │ │ │ │ add.w r3, r4, #140 @ 0x8c │ │ │ │ ldr r1, [pc, #380] @ (30dc60 >::_M_default_append(unsigned int)@@Base+0x8b0cc>) │ │ │ │ strd r0, r0, [sp] │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ @@ -859376,61 +859376,61 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #104] @ (30dcb8 >::_M_default_append(unsigned int)@@Base+0x8b124>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 30d7ae >::_M_default_append(unsigned int)@@Base+0x8ac1a> │ │ │ │ nop │ │ │ │ - adds r3, #232 @ 0xe8 │ │ │ │ + adds r3, #236 @ 0xec │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #22 │ │ │ │ + adds r4, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #82 @ 0x52 │ │ │ │ + adds r1, #86 @ 0x56 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r3, #26] │ │ │ │ + strh r6, [r3, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #2 │ │ │ │ + adds r4, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #68 @ 0x44 │ │ │ │ + adds r4, #72 @ 0x48 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #20 │ │ │ │ + adds r1, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r3, #24] │ │ │ │ + strh r0, [r4, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #98 @ 0x62 │ │ │ │ + adds r4, #102 @ 0x66 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #24 │ │ │ │ + adds r4, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #206 @ 0xce │ │ │ │ + adds r0, #210 @ 0xd2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r2, #22] │ │ │ │ + strh r2, [r3, #22] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #74 @ 0x4a │ │ │ │ + adds r4, #78 @ 0x4e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #176 @ 0xb0 │ │ │ │ + adds r4, #180 @ 0xb4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #148 @ 0x94 │ │ │ │ + adds r0, #152 @ 0x98 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r3, #20] │ │ │ │ + strh r0, [r4, #20] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #160 @ 0xa0 │ │ │ │ + adds r4, #164 @ 0xa4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r5, #14 │ │ │ │ + adds r5, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #90 @ 0x5a │ │ │ │ + adds r0, #94 @ 0x5e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r4, #18] │ │ │ │ + strh r6, [r4, #18] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #236 @ 0xec │ │ │ │ + adds r4, #240 @ 0xf0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r5, #66 @ 0x42 │ │ │ │ + adds r5, #70 @ 0x46 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #14 │ │ │ │ + adds r0, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r2, #16] │ │ │ │ + strh r2, [r3, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 30d6b0 >::_M_default_append(unsigned int)@@Base+0x8ab1c> │ │ │ │ @@ -859451,17 +859451,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - cmp r7, #112 @ 0x70 │ │ │ │ + cmp r7, #116 @ 0x74 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r7, #10] │ │ │ │ + strh r4, [r7, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #20 │ │ │ │ vldr d7, [r2] │ │ │ │ @@ -859489,17 +859489,17 @@ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #20 │ │ │ │ pop {pc} │ │ │ │ - cmp r7, #6 │ │ │ │ + cmp r7, #10 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r1, #8] │ │ │ │ + strh r2, [r2, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ bl 4fb22c │ │ │ │ @@ -859555,15 +859555,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsrs r6, r2, #17 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #190 @ 0xbe │ │ │ │ + adds r3, #194 @ 0xc2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsrs r4, r3, #16 │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -860037,21 +860037,21 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ - cmp r7, #164 @ 0xa4 │ │ │ │ + cmp r7, #168 @ 0xa8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r4, [r1, #17] │ │ │ │ + ldrb r0, [r2, #17] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r7, #136 @ 0x88 │ │ │ │ + cmp r7, #140 @ 0x8c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r0, [r6, #16] │ │ │ │ + ldrb r4, [r6, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r1, [sp, #0] │ │ │ │ bl 522ca4 │ │ │ │ ldr r2, [r4, #4] │ │ │ │ add.w r0, r2, #1440 @ 0x5a0 │ │ │ │ @@ -860364,45 +860364,45 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ ... │ │ │ │ - cmp r4, #220 @ 0xdc │ │ │ │ + cmp r4, #224 @ 0xe0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r4, [r0, #6] │ │ │ │ + ldrb r0, [r1, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, #38 @ 0x26 │ │ │ │ + cmp r4, #42 @ 0x2a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r6, [r1, #3] │ │ │ │ + ldrb r2, [r2, #3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, #10 │ │ │ │ + cmp r4, #14 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r6, #2] │ │ │ │ + ldrb r6, [r6, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r3, #184 @ 0xb8 │ │ │ │ + cmp r3, #188 @ 0xbc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r0, [r4, #1] │ │ │ │ + ldrb r4, [r4, #1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r2, #194 @ 0xc2 │ │ │ │ + cmp r2, #198 @ 0xc6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r2, [r5, #29] │ │ │ │ + strb r6, [r5, #29] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r2, #166 @ 0xa6 │ │ │ │ + cmp r2, #170 @ 0xaa │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r6, [r1, #29] │ │ │ │ + strb r2, [r2, #29] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r2, #118 @ 0x76 │ │ │ │ + cmp r2, #122 @ 0x7a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r6, [r3, #28] │ │ │ │ + strb r2, [r4, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r2, #50 @ 0x32 │ │ │ │ + cmp r2, #54 @ 0x36 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r2, [r3, #27] │ │ │ │ + strb r6, [r3, #27] │ │ │ │ lsls r5, r1, #1 │ │ │ │ vstr d0, [sp, #8] │ │ │ │ mov r1, r3 │ │ │ │ vldr d0, [pc, #448] @ 30e9b8 >::_M_default_append(unsigned int)@@Base+0x8be24> │ │ │ │ mov r0, r4 │ │ │ │ vstr d6, [sp] │ │ │ │ bl 55a2a0 │ │ │ │ @@ -860544,17 +860544,17 @@ │ │ │ │ it ge │ │ │ │ vmovge.f64 d6, d3 │ │ │ │ b.w 30e0c0 >::_M_default_append(unsigned int)@@Base+0x8b52c> │ │ │ │ movs r3, #1 │ │ │ │ b.n 30e902 >::_M_default_append(unsigned int)@@Base+0x8bd6e> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - cmp r1, #154 @ 0x9a │ │ │ │ + cmp r1, #158 @ 0x9e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r2, [r0, #25] │ │ │ │ + strb r6, [r0, #25] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #492] @ (30ebc4 >::_M_default_append(unsigned int)@@Base+0x8c030>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -860749,69 +860749,69 @@ │ │ │ │ b.n 30ea62 >::_M_default_append(unsigned int)@@Base+0x8bece> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ movs r6, r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r7, #162 @ 0xa2 │ │ │ │ + movs r7, #166 @ 0xa6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ bl fff1ebd2 │ │ │ │ - movs r7, #168 @ 0xa8 │ │ │ │ + movs r7, #172 @ 0xac │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r5, r4] │ │ │ │ + strh r4, [r5, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ lsls r3, r0, #8 │ │ │ │ movs r0, r0 │ │ │ │ - movs r7, #100 @ 0x64 │ │ │ │ + movs r7, #104 @ 0x68 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r4, [r1, #16] │ │ │ │ + strb r0, [r2, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ vshr.u32 q0, q4, #26 │ │ │ │ - movs r7, #48 @ 0x30 │ │ │ │ + movs r7, #52 @ 0x34 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r0, [r3, #15] │ │ │ │ + strb r4, [r3, #15] │ │ │ │ lsls r5, r1, #1 │ │ │ │ bl 5debf6 │ │ │ │ bl 5fcbfa │ │ │ │ - movs r6, #242 @ 0xf2 │ │ │ │ + movs r6, #246 @ 0xf6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r2, [r3, #14] │ │ │ │ + strb r6, [r3, #14] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #216 @ 0xd8 │ │ │ │ + movs r6, #220 @ 0xdc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r0, [r0, #14] │ │ │ │ + strb r4, [r0, #14] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r7, #0 │ │ │ │ + movs r7, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r7, #62 @ 0x3e │ │ │ │ + movs r7, #66 @ 0x42 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r7, #68 @ 0x44 │ │ │ │ + movs r7, #72 @ 0x48 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r7, #142 @ 0x8e │ │ │ │ + movs r7, #146 @ 0x92 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r6, #128 @ 0x80 │ │ │ │ + movs r6, #132 @ 0x84 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r0, [r5, #12] │ │ │ │ + strb r4, [r5, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #102 @ 0x66 │ │ │ │ + movs r6, #106 @ 0x6a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r6, [r1, #12] │ │ │ │ + strb r2, [r2, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r3, #184 @ 0xb8 │ │ │ │ + movs r3, #188 @ 0xbc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r7, #90 @ 0x5a │ │ │ │ + movs r7, #94 @ 0x5e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r6, #42 @ 0x2a │ │ │ │ + movs r6, #46 @ 0x2e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r2, [r2, #11] │ │ │ │ + strb r6, [r2, #11] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #12 │ │ │ │ + movs r6, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r2, [r6, #10] │ │ │ │ + strb r6, [r6, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 30e9c8 >::_M_default_append(unsigned int)@@Base+0x8be34> │ │ │ │ @@ -860832,17 +860832,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - movs r5, #72 @ 0x48 │ │ │ │ + movs r5, #76 @ 0x4c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r0, [r6, #7] │ │ │ │ + strb r4, [r6, #7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #12 │ │ │ │ mov r7, r0 │ │ │ │ @@ -860908,19 +860908,19 @@ │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ nop.w │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 30ef60 >::_M_default_append(unsigned int)@@Base+0x8c3cc>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ - movs r6, #20 │ │ │ │ + movs r6, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r6, [r1, #6] │ │ │ │ + strb r2, [r2, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r5, #244 @ 0xf4 │ │ │ │ + movs r5, #248 @ 0xf8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (30edc0 >::_M_default_append(unsigned int)@@Base+0x8c22c>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -860960,15 +860960,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ stc2 0, cr0, [r2], #352 @ 0x160 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r5, #122 @ 0x7a │ │ │ │ + movs r5, #126 @ 0x7e │ │ │ │ lsls r0, r2, #1 │ │ │ │ stc2l 0, cr0, [r8], #-352 @ 0xfffffea0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -861070,21 +861070,21 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #16 │ │ │ │ vpop {d8-d10} │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - movs r4, #32 │ │ │ │ + movs r4, #36 @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r2, #120] @ 0x78 │ │ │ │ + ldr r0, [r3, #120] @ 0x78 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r3, #254 @ 0xfe │ │ │ │ + movs r4, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [r6, #116] @ 0x74 │ │ │ │ + ldr r6, [r6, #116] @ 0x74 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ ldr r4, [pc, #744] @ (30f218 >::_M_default_append(unsigned int)@@Base+0x8c684>) │ │ │ │ @@ -861357,15 +861357,15 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 30f430 >::_M_default_append(unsigned int)@@Base+0x8c89c>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ @ instruction: 0xfad80058 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xfaae0058 │ │ │ │ - movs r1, #34 @ 0x22 │ │ │ │ + movs r1, #38 @ 0x26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ and.w r3, r3, #192 @ 0xc0 │ │ │ │ cmp r3, #192 @ 0xc0 │ │ │ │ beq.n 30f2d8 >::_M_default_append(unsigned int)@@Base+0x8c744> │ │ │ │ vldr d7, [r4, #128] @ 0x80 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -861525,37 +861525,37 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ b.n 30f36c >::_M_default_append(unsigned int)@@Base+0x8c7d8> │ │ │ │ nop │ │ │ │ @ instruction: 0xfaffffff │ │ │ │ - subs r6, r4, #7 │ │ │ │ + subs r2, r5, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r3, #52] @ 0x34 │ │ │ │ + ldr r4, [r3, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, r2, #6 │ │ │ │ + subs r4, r2, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r0, #48] @ 0x30 │ │ │ │ + ldr r0, [r1, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, r6, #5 │ │ │ │ + subs r0, r7, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r5, #44] @ 0x2c │ │ │ │ + ldr r4, [r5, #44] @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, r2, #5 │ │ │ │ + subs r2, r3, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [r1, #44] @ 0x2c │ │ │ │ + ldr r6, [r1, #44] @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, r7, #4 │ │ │ │ + subs r4, r7, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r5, #40] @ 0x28 │ │ │ │ + ldr r0, [r6, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, r3, #4 │ │ │ │ + subs r0, r4, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r1, #40] @ 0x28 │ │ │ │ + ldr r2, [r2, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #492] @ (30f618 >::_M_default_append(unsigned int)@@Base+0x8ca84>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -861746,61 +861746,61 @@ │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 30f830 >::_M_default_append(unsigned int)@@Base+0x8cc9c>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ rsbs r0, sl, #14155776 @ 0xd80000 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r0, r0, #3 │ │ │ │ + subs r4, r0, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ @ instruction: 0xfab1ffff │ │ │ │ - subs r4, r2, #2 │ │ │ │ + subs r0, r3, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, r4, #3 │ │ │ │ + subs r6, r4, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsls r5, r3, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r6, r5, #0 │ │ │ │ + subs r2, r6, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [r4, #24] │ │ │ │ + ldr r6, [r4, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ @ instruction: 0xf53c0058 │ │ │ │ - adds r2, r7, #7 │ │ │ │ + adds r6, r7, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r5, #20] │ │ │ │ + ldr r2, [r6, #20] │ │ │ │ lsls r5, r1, #1 │ │ │ │ str.w pc, [r9, #255]! │ │ │ │ bl 28364e >::_M_default_append(unsigned int)@@Base+0xaba> │ │ │ │ - adds r4, r7, #6 │ │ │ │ + adds r0, r0, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r6, #16] │ │ │ │ + ldr r4, [r6, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r4, #6 │ │ │ │ + adds r6, r4, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r2, #16] │ │ │ │ + ldr r2, [r3, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, r1, #6 │ │ │ │ + adds r4, r1, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [r0, #16] │ │ │ │ + ldr r6, [r0, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r4, #7 │ │ │ │ + adds r2, r5, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r0, r2, #0 │ │ │ │ + subs r4, r2, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, r5, r5 │ │ │ │ + adds r4, r5, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, r2, #0 │ │ │ │ + subs r6, r2, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, r1, #4 │ │ │ │ + adds r2, r2, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [r0, #8] │ │ │ │ + ldr r6, [r0, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, r6, #3 │ │ │ │ + adds r0, r7, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r5, #4] │ │ │ │ + ldr r4, [r5, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 30f41c >::_M_default_append(unsigned int)@@Base+0x8c888> │ │ │ │ @@ -861821,17 +861821,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - adds r0, r7, #0 │ │ │ │ + adds r4, r7, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r5, #120] @ 0x78 │ │ │ │ + str r0, [r6, #120] @ 0x78 │ │ │ │ lsls r5, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ cmp r0, r1 │ │ │ │ bcc.n 30f6e4 >::_M_default_append(unsigned int)@@Base+0x8cb50> │ │ │ │ ite hi │ │ │ │ movhi r0, #1 │ │ │ │ @@ -862324,92 +862324,92 @@ │ │ │ │ bl 17d50 │ │ │ │ ldr r4, [sp, #12] │ │ │ │ b.n 30f96a >::_M_default_append(unsigned int)@@Base+0x8cdd6> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ sbcs.w r0, r6, #88 @ 0x58 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r6, #92 @ 0x5c │ │ │ │ + subs r6, #96 @ 0x60 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r7, r4 │ │ │ │ + subs r4, r7, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, r6, r3 │ │ │ │ + subs r0, r7, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r3, #84] @ 0x54 │ │ │ │ + str r0, [r4, #84] @ 0x54 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, r3, r4 │ │ │ │ + subs r6, r3, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r0, r7, r2 │ │ │ │ + subs r4, r7, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r4, #80] @ 0x50 │ │ │ │ + str r4, [r4, #80] @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, r3, r2 │ │ │ │ + subs r0, r4, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r0, #80] @ 0x50 │ │ │ │ + str r0, [r1, #80] @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ eors.w r0, lr, #88 @ 0x58 │ │ │ │ - subs r6, r4, r1 │ │ │ │ + subs r2, r5, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r1, #76] @ 0x4c │ │ │ │ + str r2, [r2, #76] @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, r4, r2 │ │ │ │ + subs r4, r4, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, r2, r0 │ │ │ │ + subs r0, r3, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r7, #68] @ 0x44 │ │ │ │ + str r0, [r0, #72] @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, r2, r0 │ │ │ │ + subs r6, r2, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, r1, r7 │ │ │ │ + adds r2, r2, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r6, #64] @ 0x40 │ │ │ │ + str r2, [r7, #64] @ 0x40 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, r4, r7 │ │ │ │ + adds r4, r4, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, r4, r7 │ │ │ │ + adds r6, r4, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, r0, r6 │ │ │ │ + adds r2, r1, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r5, #60] @ 0x3c │ │ │ │ + str r2, [r6, #60] @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r2, r7 │ │ │ │ + adds r2, r3, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, r0, r5 │ │ │ │ + adds r2, r1, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r5, #56] @ 0x38 │ │ │ │ + str r2, [r6, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r5, r4 │ │ │ │ + adds r6, r5, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r2, #56] @ 0x38 │ │ │ │ + str r6, [r2, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, r1, r4 │ │ │ │ + adds r0, r2, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r6, #52] @ 0x34 │ │ │ │ + str r0, [r7, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r5, r3 │ │ │ │ + adds r2, r6, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r2, #52] @ 0x34 │ │ │ │ + str r2, [r3, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, r0, r4 │ │ │ │ + adds r4, r0, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, r7, r2 │ │ │ │ + adds r2, r0, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r4, #48] @ 0x30 │ │ │ │ + str r2, [r5, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, r4, r3 │ │ │ │ + adds r0, r5, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, r1, r2 │ │ │ │ + adds r4, r1, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r6, #44] @ 0x2c │ │ │ │ + str r4, [r6, #44] @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r5, r2 │ │ │ │ + adds r2, r6, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, r2, r1 │ │ │ │ + adds r6, r2, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r7, #40] @ 0x28 │ │ │ │ + str r6, [r7, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #84] @ (30fcc8 >::_M_default_append(unsigned int)@@Base+0x8d134>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -862445,15 +862445,15 @@ │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldc 0, cr0, [r2, #352] @ 0x160 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r5, #31 │ │ │ │ + asrs r0, r6, #31 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stcl 0, cr0, [r0, #-352]! @ 0xfffffea0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3024] @ 0xbd0 │ │ │ │ ldr r2, [pc, #496] @ (30fedc >::_M_default_append(unsigned int)@@Base+0x8d348>) │ │ │ │ @@ -862654,52 +862654,52 @@ │ │ │ │ bl 4cf670 │ │ │ │ b.n 30fd48 >::_M_default_append(unsigned int)@@Base+0x8d1b4> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldc 0, cr0, [sl, #-352] @ 0xfffffea0 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r6, r3, r3 │ │ │ │ + adds r2, r4, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r1, #29 │ │ │ │ + asrs r6, r1, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r3, #54] @ 0x36 │ │ │ │ + strh r4, [r3, #54] @ 0x36 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r7, #80] @ 0x50 │ │ │ │ + ldr r2, [r0, #84] @ 0x54 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r0, #20] │ │ │ │ + ldrh r4, [r0, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r3, #29 │ │ │ │ + asrs r4, r3, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 30f82c >::_M_default_append(unsigned int)@@Base+0x8cc98> │ │ │ │ + b.n 30f834 >::_M_default_append(unsigned int)@@Base+0x8cca0> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r0, r1, #29 │ │ │ │ + asrs r4, r1, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r6, #28 │ │ │ │ + asrs r2, r7, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r4, [r1, #4] │ │ │ │ + strb r0, [r2, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r6, #7] │ │ │ │ + strb r4, [r6, #7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r2, #32] │ │ │ │ + ldr r0, [r3, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r3, #28] │ │ │ │ + strb r0, [r4, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r1, #28] │ │ │ │ + strb r0, [r2, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r6, #124] @ 0x7c │ │ │ │ + ldr r0, [r7, #124] @ 0x7c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r7, #1] │ │ │ │ + strb r4, [r7, #1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r4, [r0, #1] │ │ │ │ + ldrb r0, [r1, #1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r1, #27 │ │ │ │ + asrs r6, r1, #27 │ │ │ │ lsls r0, r2, #1 │ │ │ │ sbc.w r0, r2, r8, lsr #1 │ │ │ │ - asrs r6, r5, #29 │ │ │ │ + asrs r2, r6, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ mov r6, r3 │ │ │ │ @@ -862872,28 +862872,28 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 3100e4 >::_M_default_append(unsigned int)@@Base+0x8d550> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xeab20058 │ │ │ │ - asrs r0, r2, #20 │ │ │ │ + asrs r4, r2, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r3, #19 │ │ │ │ + asrs r4, r3, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r2, #16 │ │ │ │ + asrs r2, r3, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldrd r0, r0, [r6, #-352]! @ 0x160 │ │ │ │ - asrs r4, r4, #12 │ │ │ │ + asrs r0, r5, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r1, r6] │ │ │ │ + ldrb r6, [r1, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r0, #12 │ │ │ │ + asrs r0, r1, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r5, r5] │ │ │ │ + ldrb r6, [r5, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3960] @ 0xf78 │ │ │ │ ldr.w r5, [pc, #1532] @ 310744 >::_M_default_append(unsigned int)@@Base+0x8dbb0> │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ @@ -863457,59 +863457,59 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 310600 >::_M_default_append(unsigned int)@@Base+0x8da6c> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldmia.w ip!, {r3, r4, r6} │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r4, #9 │ │ │ │ + asrs r4, r4, #9 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r1, #8 │ │ │ │ + asrs r0, r2, #8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ b.n 310580 >::_M_default_append(unsigned int)@@Base+0x8d9ec> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - asrs r4, r3, #4 │ │ │ │ + asrs r0, r4, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r2, #31 │ │ │ │ + lsrs r6, r2, #31 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r1, #31 │ │ │ │ + lsrs r6, r1, #31 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r5, #28 │ │ │ │ + lsrs r4, r5, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r2, #27 │ │ │ │ + lsrs r4, r2, #27 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r0, #27 │ │ │ │ + lsrs r4, r0, #27 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r1, #24 │ │ │ │ + lsrs r4, r1, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r5, r1] │ │ │ │ + ldr r2, [r6, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r5, #23 │ │ │ │ + lsrs r6, r5, #23 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r2, r1] │ │ │ │ + ldr r4, [r2, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r5, #21 │ │ │ │ + lsrs r6, r5, #21 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r0, [r2, r7] │ │ │ │ + ldrsb r4, [r2, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r1, #21 │ │ │ │ + lsrs r2, r2, #21 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r4, [r6, r6] │ │ │ │ + ldrsb r0, [r7, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r6, #20 │ │ │ │ + lsrs r6, r6, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r0, [r3, r6] │ │ │ │ + ldrsb r4, [r3, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r2, #20 │ │ │ │ + lsrs r2, r3, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r4, [r7, r5] │ │ │ │ + ldrsb r0, [r0, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r1, #19 │ │ │ │ + lsrs r0, r2, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r2, [r6, r4] │ │ │ │ + ldrsb r6, [r6, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r6, [r1, #24] │ │ │ │ sub sp, #8 │ │ │ │ @@ -863584,23 +863584,23 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #28] @ (310890 >::_M_default_append(unsigned int)@@Base+0x8dcfc>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 310860 >::_M_default_append(unsigned int)@@Base+0x8dccc> │ │ │ │ - lsrs r0, r6, #18 │ │ │ │ + lsrs r4, r6, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r5, #14 │ │ │ │ + lsrs r4, r5, #14 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r6, [r1, r0] │ │ │ │ + ldrsb r2, [r2, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r1, #14 │ │ │ │ + lsrs r6, r1, #14 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r0, [r6, r7] │ │ │ │ + strb r4, [r6, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r2, #0] │ │ │ │ sub sp, #20 │ │ │ │ @@ -863663,25 +863663,25 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #32] @ (310958 >::_M_default_append(unsigned int)@@Base+0x8ddc4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 310920 >::_M_default_append(unsigned int)@@Base+0x8dd8c> │ │ │ │ nop │ │ │ │ - lsrs r0, r7, #14 │ │ │ │ + lsrs r4, r7, #14 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r1, #14 │ │ │ │ + lsrs r2, r2, #14 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r5, #11 │ │ │ │ + lsrs r4, r5, #11 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r6, [r1, r5] │ │ │ │ + strb r2, [r2, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r1, #11 │ │ │ │ + lsrs r4, r1, #11 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r6, [r5, r4] │ │ │ │ + strb r2, [r6, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2864] @ 0xb30 │ │ │ │ ldr.w r5, [pc, #1216] @ 310e30 >::_M_default_append(unsigned int)@@Base+0x8e29c> │ │ │ │ subw sp, sp, #1196 @ 0x4ac │ │ │ │ @@ -864106,33 +864106,33 @@ │ │ │ │ b.n 310f54 >::_M_default_append(unsigned int)@@Base+0x8e3c0> │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 310ec0 >::_M_default_append(unsigned int)@@Base+0x8e32c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ sbc.w r0, r2, #13828096 @ 0xd30000 │ │ │ │ - lsrs r4, r5, #9 │ │ │ │ + lsrs r0, r6, #9 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r7, #15 │ │ │ │ + lsrs r2, r0, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r4, #1 │ │ │ │ + lsrs r4, r4, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r1, r3] │ │ │ │ + strh r4, [r1, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r5, #1 │ │ │ │ + lsrs r2, r6, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r6, #29 │ │ │ │ + lsls r2, r7, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r5, #24 │ │ │ │ + lsls r0, r6, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r2, r2] │ │ │ │ + str r0, [r3, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r5, #1 │ │ │ │ + lsrs r4, r5, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r7, #1 │ │ │ │ + lsrs r6, r7, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ bl 524e84 │ │ │ │ ldr.w r3, [pc, #1672] @ 3114f8 >::_M_default_append(unsigned int)@@Base+0x8e964> │ │ │ │ ldr.w r1, [sp, #1232] @ 0x4d0 │ │ │ │ movs r2, #4 │ │ │ │ add r3, pc │ │ │ │ movw r8, #6454 @ 0x1936 │ │ │ │ @@ -864704,85 +864704,85 @@ │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ b.n 31124c >::_M_default_append(unsigned int)@@Base+0x8e6b8> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - lsls r2, r2, #24 │ │ │ │ + lsls r6, r2, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r3, #23 │ │ │ │ + lsls r0, r4, #23 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r1, #18 │ │ │ │ + lsls r2, r2, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [pc, #968] @ (3118d0 >::_M_default_append(unsigned int)@@Base+0x8ed3c>) │ │ │ │ + ldr r6, [pc, #984] @ (3118e0 >::_M_default_append(unsigned int)@@Base+0x8ed4c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r1, #16 │ │ │ │ + lsls r6, r1, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [pc, #448] @ (3116d0 >::_M_default_append(unsigned int)@@Base+0x8eb3c>) │ │ │ │ + ldr r6, [pc, #464] @ (3116e0 >::_M_default_append(unsigned int)@@Base+0x8eb4c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r5, #15 │ │ │ │ + lsls r4, r5, #15 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [pc, #312] @ (311650 >::_M_default_append(unsigned int)@@Base+0x8eabc>) │ │ │ │ + ldr r6, [pc, #328] @ (311660 >::_M_default_append(unsigned int)@@Base+0x8eacc>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r6, #26 │ │ │ │ + lsls r6, r6, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r3, #13 │ │ │ │ + lsls r2, r4, #13 │ │ │ │ lsls r0, r2, #1 │ │ │ │ mrc 0, 0, r0, cr14, cr3, {2} │ │ │ │ - lsls r0, r6, #22 │ │ │ │ + lsls r4, r6, #22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r7, #6 │ │ │ │ + lsls r0, r0, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [pc, #144] @ (3115c0 >::_M_default_append(unsigned int)@@Base+0x8ea2c>) │ │ │ │ + ldr r4, [pc, #160] @ (3115d0 >::_M_default_append(unsigned int)@@Base+0x8ea3c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r4, #6 │ │ │ │ + lsls r4, r4, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [pc, #32] @ (311558 >::_M_default_append(unsigned int)@@Base+0x8e9c4>) │ │ │ │ + ldr r4, [pc, #48] @ (311568 >::_M_default_append(unsigned int)@@Base+0x8e9d4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r0, #6 │ │ │ │ + lsls r0, r1, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [pc, #936] @ (3118e8 >::_M_default_append(unsigned int)@@Base+0x8ed54>) │ │ │ │ + ldr r3, [pc, #952] @ (3118f8 >::_M_default_append(unsigned int)@@Base+0x8ed64>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r6, #16 │ │ │ │ + lsls r4, r6, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r3, #5 │ │ │ │ + lsls r6, r3, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [pc, #768] @ (31184c >::_M_default_append(unsigned int)@@Base+0x8ecb8>) │ │ │ │ + ldr r3, [pc, #784] @ (31185c >::_M_default_append(unsigned int)@@Base+0x8ecc8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r2, #6 │ │ │ │ + lsls r0, r3, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r4, #5 │ │ │ │ + lsls r4, r4, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r5, #2 │ │ │ │ + lsls r2, r6, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [pc, #88] @ (3115b4 >::_M_default_append(unsigned int)@@Base+0x8ea20>) │ │ │ │ + ldr r3, [pc, #104] @ (3115c4 >::_M_default_append(unsigned int)@@Base+0x8ea30>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r2, #2 │ │ │ │ + lsls r4, r2, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [pc, #984] @ (31193c >::_M_default_append(unsigned int)@@Base+0x8eda8>) │ │ │ │ + ldr r2, [pc, #1000] @ (31194c >::_M_default_append(unsigned int)@@Base+0x8edb8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r5, #16 │ │ │ │ + lsls r0, r6, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r2, r1 │ │ │ │ + movs r6, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [pc, #456] @ (311738 >::_M_default_append(unsigned int)@@Base+0x8eba4>) │ │ │ │ + ldr r2, [pc, #472] @ (311748 >::_M_default_append(unsigned int)@@Base+0x8ebb4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r2, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vhadd.u32 q8, q7, │ │ │ │ - ldr r1, [pc, #848] @ (3118cc >::_M_default_append(unsigned int)@@Base+0x8ed38>) │ │ │ │ + vhadd.u q8, q1, │ │ │ │ + ldr r1, [pc, #864] @ (3118dc >::_M_default_append(unsigned int)@@Base+0x8ed48>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vhadd.u16 q8, q0, │ │ │ │ - ldr r1, [pc, #736] @ (311864 >::_M_default_append(unsigned int)@@Base+0x8ecd0>) │ │ │ │ + vhadd.u16 q8, q2, │ │ │ │ + ldr r1, [pc, #752] @ (311874 >::_M_default_append(unsigned int)@@Base+0x8ece0>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r3, #12 │ │ │ │ + lsls r2, r4, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vhadd.u16 q0, q7, │ │ │ │ - ldr r1, [pc, #536] @ (3117a8 >::_M_default_append(unsigned int)@@Base+0x8ec14>) │ │ │ │ + vhadd.u32 q0, q1, │ │ │ │ + ldr r1, [pc, #552] @ (3117b8 >::_M_default_append(unsigned int)@@Base+0x8ec24>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r2, [pc, #824] @ (3118cc >::_M_default_append(unsigned int)@@Base+0x8ed38>) │ │ │ │ ldr.w r1, [sp, #1248] @ 0x4e0 │ │ │ │ add r2, pc │ │ │ │ bl 525220 │ │ │ │ ldr.w r1, [r4, #344] @ 0x158 │ │ │ │ b.w 310bce >::_M_default_append(unsigned int)@@Base+0x8e03a> │ │ │ │ @@ -865076,61 +865076,61 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #140] @ (31194c >::_M_default_append(unsigned int)@@Base+0x8edb8>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3112ae >::_M_default_append(unsigned int)@@Base+0x8e71a> │ │ │ │ - lsls r6, r6, #6 │ │ │ │ + lsls r2, r7, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cdp2 0, 4, cr0, cr8, cr15, {2} │ │ │ │ - ldr r0, [pc, #704] @ (311b98 >::_M_default_append(unsigned int)@@Base+0x8f004>) │ │ │ │ + cdp2 0, 4, cr0, cr12, cr15, {2} │ │ │ │ + ldr r0, [pc, #720] @ (311ba8 >::_M_default_append(unsigned int)@@Base+0x8f014>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cdp2 0, 2, cr0, cr14, cr15, {2} │ │ │ │ - ldr r0, [pc, #592] @ (311b30 >::_M_default_append(unsigned int)@@Base+0x8ef9c>) │ │ │ │ + cdp2 0, 3, cr0, cr2, cr15, {2} │ │ │ │ + ldr r0, [pc, #608] @ (311b40 >::_M_default_append(unsigned int)@@Base+0x8efac>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cdp2 0, 9, cr0, cr10, cr15, {2} │ │ │ │ - cdp2 0, 8, cr0, cr6, cr15, {2} │ │ │ │ - cdp2 0, 4, cr0, cr4, cr15, {2} │ │ │ │ - cdp2 0, 2, cr0, cr4, cr15, {2} │ │ │ │ - lsls r4, r5, #3 │ │ │ │ + cdp2 0, 9, cr0, cr14, cr15, {2} │ │ │ │ + cdp2 0, 8, cr0, cr10, cr15, {2} │ │ │ │ + cdp2 0, 4, cr0, cr8, cr15, {2} │ │ │ │ + cdp2 0, 2, cr0, cr8, cr15, {2} │ │ │ │ + lsls r0, r6, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2l 0, cr0, [lr], {79} @ 0x4f │ │ │ │ - bx r8 │ │ │ │ + stc2l 0, cr0, [r2], #316 @ 0x13c │ │ │ │ + bx r9 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r0, #2 │ │ │ │ + lsls r6, r0, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2 0, cr0, [r0], #316 @ 0x13c │ │ │ │ - bx r3 │ │ │ │ + ldc2 0, cr0, [r4], #316 @ 0x13c │ │ │ │ + bxns r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2 0, cr0, [r0], {79} @ 0x4f │ │ │ │ - mov r8, pc │ │ │ │ + ldc2 0, cr0, [r4], {79} @ 0x4f │ │ │ │ + mov ip, pc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r0], #-316 @ 0xfffffec4 │ │ │ │ - mov r8, fp │ │ │ │ + ldc2l 0, cr0, [r4], #-316 @ 0xfffffec4 │ │ │ │ + mov ip, fp │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2 0, cr0, [ip], #-316 @ 0xfffffec4 │ │ │ │ - mov sl, r4 │ │ │ │ + mcrr2 0, 4, r0, r0, cr15 │ │ │ │ + mov lr, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc2 0, cr0, [r0], #-316 @ 0xfffffec4 │ │ │ │ - mov lr, r0 │ │ │ │ + stc2 0, cr0, [r4], #-316 @ 0xfffffec4 │ │ │ │ + mov sl, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfbf2004f │ │ │ │ - mov r2, fp │ │ │ │ + @ instruction: 0xfbf6004f │ │ │ │ + mov r6, fp │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vhadd.u16 q8, q4, │ │ │ │ - @ instruction: 0xfba4004f │ │ │ │ - mov r2, r1 │ │ │ │ + vhadd.u16 q8, q6, │ │ │ │ + @ instruction: 0xfba8004f │ │ │ │ + mov r6, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfb8a004f │ │ │ │ - cmp r8, lr │ │ │ │ + @ instruction: 0xfb8e004f │ │ │ │ + cmp ip, lr │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfbe2004f │ │ │ │ - @ instruction: 0xfb3e004f │ │ │ │ - cmp ip, r4 │ │ │ │ + @ instruction: 0xfbe6004f │ │ │ │ + @ instruction: 0xfb42004f │ │ │ │ + cmp r8, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2872] @ 0xb38 │ │ │ │ subw sp, sp, #1180 @ 0x49c │ │ │ │ @@ -865499,32 +865499,32 @@ │ │ │ │ ... │ │ │ │ beq.n 311c8c >::_M_default_append(unsigned int)@@Base+0x8f0f8> │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 3118f8 >::_M_default_append(unsigned int)@@Base+0x8ed64> │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xfacc004f │ │ │ │ - ldc2 0, cr0, [r4], {79} @ 0x4f │ │ │ │ - str??.w r0, [ip, #79] @ 0x4f │ │ │ │ - muls r4, r2 │ │ │ │ + @ instruction: 0xfad0004f │ │ │ │ + ldc2 0, cr0, [r8], {79} @ 0x4f │ │ │ │ + ldr??.w r0, [r0, #79] @ 0x4f │ │ │ │ + muls r0, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldmia r6, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xfaee004f │ │ │ │ - @ instruction: 0xfb08004f │ │ │ │ - ldc2l 0, cr0, [r8], #-316 @ 0xfffffec4 │ │ │ │ - ldr.w r0, [r2, pc] │ │ │ │ - cmp r2, r7 │ │ │ │ + @ instruction: 0xfaf2004f │ │ │ │ + @ instruction: 0xfb0c004f │ │ │ │ + ldc2l 0, cr0, [ip], #-316 @ 0xfffffec4 │ │ │ │ + ldr.w r0, [r6, pc] │ │ │ │ + cmp r6, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2 0, cr0, [r4], #-316 @ 0xfffffec4 │ │ │ │ - @ instruction: 0xf6d6004f │ │ │ │ - asrs r6, r7 │ │ │ │ + ldc2 0, cr0, [r8], #-316 @ 0xfffffec4 │ │ │ │ + @ instruction: 0xf6da004f │ │ │ │ + adcs r2, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfb6e004f │ │ │ │ + @ instruction: 0xfb72004f │ │ │ │ ldr.w r3, [r5, #208] @ 0xd0 │ │ │ │ mov r0, r6 │ │ │ │ ldr r1, [sp, #108] @ 0x6c │ │ │ │ adds r2, r3, #1 │ │ │ │ str.w r2, [r5, #208] @ 0xd0 │ │ │ │ ldr.w r2, [r5, #196] @ 0xc4 │ │ │ │ str.w r1, [r2, r3, lsl #2] │ │ │ │ @@ -866100,58 +866100,58 @@ │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ str r4, [sp, #56] @ 0x38 │ │ │ │ b.w 311b1a >::_M_default_append(unsigned int)@@Base+0x8ef86> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - subs.w r0, r2, #13565952 @ 0xcf0000 │ │ │ │ - ands r0, r3 │ │ │ │ + subs.w r0, r6, #13565952 @ 0xcf0000 │ │ │ │ + ands r4, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf590004f │ │ │ │ - subs r7, #246 @ 0xf6 │ │ │ │ + @ instruction: 0xf594004f │ │ │ │ + subs r7, #250 @ 0xfa │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sbc.w r0, r6, #13565952 @ 0xcf0000 │ │ │ │ - subs r7, #204 @ 0xcc │ │ │ │ + sbc.w r0, sl, #13565952 @ 0xcf0000 │ │ │ │ + subs r7, #208 @ 0xd0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh.w r0, [r0, #79] @ 0x4f │ │ │ │ - sbfx r0, r4, #1, #16 │ │ │ │ - subs r5, #172 @ 0xac │ │ │ │ + ldrsh.w r0, [r4, #79] @ 0x4f │ │ │ │ + sbfx r0, r8, #1, #16 │ │ │ │ + subs r5, #176 @ 0xb0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ssat r0, #16, sl, asr #1 │ │ │ │ - @ instruction: 0xf280004f │ │ │ │ - subs r4, #232 @ 0xe8 │ │ │ │ + ssat r0, #16, lr, asr #1 │ │ │ │ + @ instruction: 0xf284004f │ │ │ │ + subs r4, #236 @ 0xec │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf262004f │ │ │ │ - subs r4, #202 @ 0xca │ │ │ │ + @ instruction: 0xf266004f │ │ │ │ + subs r4, #206 @ 0xce │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movw r0, #24655 @ 0x604f │ │ │ │ - subs r4, #172 @ 0xac │ │ │ │ + movw r0, #41039 @ 0xa04f │ │ │ │ + subs r4, #176 @ 0xb0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf222004f │ │ │ │ - subs r4, #138 @ 0x8a │ │ │ │ + @ instruction: 0xf226004f │ │ │ │ + subs r4, #142 @ 0x8e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - addw r0, r2, #79 @ 0x4f │ │ │ │ - subs r4, #106 @ 0x6a │ │ │ │ + addw r0, r6, #79 @ 0x4f │ │ │ │ + subs r4, #110 @ 0x6e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf1e2004f │ │ │ │ - subs r4, #74 @ 0x4a │ │ │ │ + @ instruction: 0xf1e6004f │ │ │ │ + subs r4, #78 @ 0x4e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf63c004f │ │ │ │ - orns r0, r2, #79 @ 0x4f │ │ │ │ - subs r2, #218 @ 0xda │ │ │ │ + movw r0, #2127 @ 0x84f │ │ │ │ + orns r0, r6, #79 @ 0x4f │ │ │ │ + subs r2, #222 @ 0xde │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bics.w r0, ip, #79 @ 0x4f │ │ │ │ - subs r2, #162 @ 0xa2 │ │ │ │ + orr.w r0, r0, #79 @ 0x4f │ │ │ │ + subs r2, #166 @ 0xa6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ands.w r0, r6, #79 @ 0x4f │ │ │ │ - subs r2, #126 @ 0x7e │ │ │ │ + ands.w r0, sl, #79 @ 0x4f │ │ │ │ + subs r2, #130 @ 0x82 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vext.8 q8, q3, , #0 │ │ │ │ - subs r2, #94 @ 0x5e │ │ │ │ + vext.8 q8, q5, , #0 │ │ │ │ + subs r2, #98 @ 0x62 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2904] @ 0xb58 │ │ │ │ subw sp, sp, #1156 @ 0x484 │ │ │ │ mov r5, r1 │ │ │ │ @@ -866577,43 +866577,43 @@ │ │ │ │ nop │ │ │ │ stmia r5!, {r3, r6} │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ stmia r5!, {r1} │ │ │ │ lsls r0, r3, #1 │ │ │ │ - sbfx r0, lr, #1, #16 │ │ │ │ - stcl 0, cr0, [sl, #-316] @ 0xfffffec4 │ │ │ │ - adds r7, #178 @ 0xb2 │ │ │ │ + @ instruction: 0xf352004f │ │ │ │ + stcl 0, cr0, [lr, #-316] @ 0xfffffec4 │ │ │ │ + adds r7, #182 @ 0xb6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf226004f │ │ │ │ - ldc 0, cr0, [r2, #316] @ 0x13c │ │ │ │ - ldcl 0, cr0, [r6, #-316] @ 0xfffffec4 │ │ │ │ - ldc 0, cr0, [r2], #316 @ 0x13c │ │ │ │ - adds r7, #26 │ │ │ │ + @ instruction: 0xf22a004f │ │ │ │ + ldc 0, cr0, [r6, #316] @ 0x13c │ │ │ │ + ldcl 0, cr0, [sl, #-316] @ 0xfffffec4 │ │ │ │ + ldc 0, cr0, [r6], #316 @ 0x13c │ │ │ │ + adds r7, #30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc 0, cr0, [r4], {79} @ 0x4f │ │ │ │ - adds r6, #250 @ 0xfa │ │ │ │ + ldc 0, cr0, [r8], {79} @ 0x4f │ │ │ │ + adds r6, #254 @ 0xfe │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc 0, cr0, [r4, #-316] @ 0xfffffec4 │ │ │ │ - stc 0, cr0, [ip], {79} @ 0x4f │ │ │ │ - adds r6, #114 @ 0x72 │ │ │ │ + stc 0, cr0, [r8, #-316] @ 0xfffffec4 │ │ │ │ + ldc 0, cr0, [r0], {79} @ 0x4f │ │ │ │ + adds r6, #118 @ 0x76 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xebea004f │ │ │ │ - adds r6, #82 @ 0x52 │ │ │ │ + @ instruction: 0xebee004f │ │ │ │ + adds r6, #86 @ 0x56 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mrrc 0, 4, r0, r6, cr15 │ │ │ │ - @ instruction: 0xeb36004f │ │ │ │ - adds r5, #156 @ 0x9c │ │ │ │ + mrrc 0, 4, r0, sl, cr15 │ │ │ │ + @ instruction: 0xeb3a004f │ │ │ │ + adds r5, #160 @ 0xa0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xeafe004f │ │ │ │ - adds r5, #100 @ 0x64 │ │ │ │ + add.w r0, r2, pc, lsl #1 │ │ │ │ + adds r5, #104 @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xeae4004f │ │ │ │ - adds r5, #74 @ 0x4a │ │ │ │ + @ instruction: 0xeae8004f │ │ │ │ + adds r5, #78 @ 0x4e │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [r1, #28] │ │ │ │ sub sp, #12 │ │ │ │ @@ -866661,19 +866661,19 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #24] @ (312a20 >::_M_default_append(unsigned int)@@Base+0x8fe8c>) │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ b.n 3129a2 >::_M_default_append(unsigned int)@@Base+0x8fe0e> │ │ │ │ - ands.w r0, r4, pc, lsl #1 │ │ │ │ - adds r4, #124 @ 0x7c │ │ │ │ + ands.w r0, r8, pc, lsl #1 │ │ │ │ + adds r4, #128 @ 0x80 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrd r0, r0, [r6, #316]! @ 0x13c │ │ │ │ - adds r4, #94 @ 0x5e │ │ │ │ + ldrd r0, r0, [sl, #316]! @ 0x13c │ │ │ │ + adds r4, #98 @ 0x62 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #224] @ (312b14 >::_M_default_append(unsigned int)@@Base+0x8ff80>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -866764,26 +866764,26 @@ │ │ │ │ b.n 312a80 >::_M_default_append(unsigned int)@@Base+0x8feec> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ itee le │ │ │ │ lslle r0, r3, #1 │ │ │ │ asrgt r0, r7, #6 │ │ │ │ movgt r0, r0 │ │ │ │ - @ instruction: 0xe986004f │ │ │ │ - adds r3, #238 @ 0xee │ │ │ │ + @ instruction: 0xe98a004f │ │ │ │ + adds r3, #242 @ 0xf2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ it hi │ │ │ │ lslhi r0, r3, #1 │ │ │ │ - strd r0, r0, [r2, #-316] @ 0x13c │ │ │ │ - adds r3, #170 @ 0xaa │ │ │ │ + strd r0, r0, [r6, #-316] @ 0x13c │ │ │ │ + adds r3, #174 @ 0xae │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmdb r6, {r0, r1, r2, r3, r6} │ │ │ │ - adds r3, #126 @ 0x7e │ │ │ │ + ldmdb sl, {r0, r1, r2, r3, r6} │ │ │ │ + adds r3, #130 @ 0x82 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xe984004f │ │ │ │ + @ instruction: 0xe988004f │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r5, [pc, #364] @ (312cbc >::_M_default_append(unsigned int)@@Base+0x90128>) │ │ │ │ mov r4, r3 │ │ │ │ ldr r2, [pc, #364] @ (312cc0 >::_M_default_append(unsigned int)@@Base+0x9012c>) │ │ │ │ @@ -866937,28 +866937,28 @@ │ │ │ │ nop │ │ │ │ bkpt 0x00b8 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bkpt 0x008e │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xe816004f │ │ │ │ - adds r2, #126 @ 0x7e │ │ │ │ + @ instruction: 0xe81a004f │ │ │ │ + adds r2, #130 @ 0x82 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 312cc8 >::_M_default_append(unsigned int)@@Base+0x90134> │ │ │ │ + b.n 312cd0 >::_M_default_append(unsigned int)@@Base+0x9013c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #98 @ 0x62 │ │ │ │ + adds r2, #102 @ 0x66 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 312bdc >::_M_default_append(unsigned int)@@Base+0x90048> │ │ │ │ + b.n 312be4 >::_M_default_append(unsigned int)@@Base+0x90050> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r1, #232 @ 0xe8 │ │ │ │ + adds r1, #236 @ 0xec │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 312b8c >::_M_default_append(unsigned int)@@Base+0x8fff8> │ │ │ │ + b.n 312b94 >::_M_default_append(unsigned int)@@Base+0x90000> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r1, #188 @ 0xbc │ │ │ │ + adds r1, #192 @ 0xc0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ ldr r3, [r1, #68] @ 0x44 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ @@ -867105,23 +867105,23 @@ │ │ │ │ add.w r0, r4, #12 │ │ │ │ movw r1, #2159 @ 0x86f │ │ │ │ bl 17bd0 │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ mov r0, r5 │ │ │ │ bl 17d50 │ │ │ │ b.n 312d02 >::_M_default_append(unsigned int)@@Base+0x9016e> │ │ │ │ - b.n 312ce0 >::_M_default_append(unsigned int)@@Base+0x9014c> │ │ │ │ + b.n 312ce8 >::_M_default_append(unsigned int)@@Base+0x90154> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 312a14 >::_M_default_append(unsigned int)@@Base+0x8fe80> │ │ │ │ + b.n 312a1c >::_M_default_append(unsigned int)@@Base+0x8fe88> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #32 │ │ │ │ + adds r0, #36 @ 0x24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3129b8 >::_M_default_append(unsigned int)@@Base+0x8fe24> │ │ │ │ + b.n 3129c0 >::_M_default_append(unsigned int)@@Base+0x8fe2c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r7, #244 @ 0xf4 │ │ │ │ + cmp r7, #248 @ 0xf8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2888] @ 0xb48 │ │ │ │ subw sp, sp, #1156 @ 0x484 │ │ │ │ @@ -867496,30 +867496,30 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ cbnz r0, 31335a >::_M_default_append(unsigned int)@@Base+0x907c6> │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrd r0, r0, [r0, #316] @ 0x13c │ │ │ │ - ldrd r0, r0, [lr, #316] @ 0x13c │ │ │ │ - strd r0, r0, [ip, #-316] @ 0x13c │ │ │ │ + ldrd r0, r0, [r4, #316] @ 0x13c │ │ │ │ + strd r0, r0, [r2, #316]! @ 0x13c │ │ │ │ + ldrd r0, r0, [r0, #-316] @ 0x13c │ │ │ │ @ instruction: 0xb8ee │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 3138c8 >::_M_default_append(unsigned int)@@Base+0x90d34> │ │ │ │ + b.n 3138d0 >::_M_default_append(unsigned int)@@Base+0x90d3c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 313234 >::_M_default_append(unsigned int)@@Base+0x906a0> │ │ │ │ + b.n 31323c >::_M_default_append(unsigned int)@@Base+0x906a8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 3136c0 >::_M_default_append(unsigned int)@@Base+0x90b2c> │ │ │ │ + b.n 3136c8 >::_M_default_append(unsigned int)@@Base+0x90b34> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 313574 >::_M_default_append(unsigned int)@@Base+0x909e0> │ │ │ │ + b.n 31357c >::_M_default_append(unsigned int)@@Base+0x909e8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r3, #136 @ 0x88 │ │ │ │ + cmp r3, #140 @ 0x8c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 312fe4 >::_M_default_append(unsigned int)@@Base+0x90450> │ │ │ │ + b.n 312fec >::_M_default_append(unsigned int)@@Base+0x90458> │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r5, [sp, #64] @ 0x40 │ │ │ │ add.w r1, r1, r6, lsl #1 │ │ │ │ mov r0, r5 │ │ │ │ bl 524eac │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r5 │ │ │ │ @@ -867624,45 +867624,45 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #72] @ (313494 >::_M_default_append(unsigned int)@@Base+0x90900>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3132e6 >::_M_default_append(unsigned int)@@Base+0x90752> │ │ │ │ nop │ │ │ │ - b.n 3136d0 >::_M_default_append(unsigned int)@@Base+0x90b3c> │ │ │ │ + b.n 3136d8 >::_M_default_append(unsigned int)@@Base+0x90b44> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 312fe4 >::_M_default_append(unsigned int)@@Base+0x90450> │ │ │ │ + b.n 312fec >::_M_default_append(unsigned int)@@Base+0x90458> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 313530 >::_M_default_append(unsigned int)@@Base+0x9099c> │ │ │ │ + b.n 313538 >::_M_default_append(unsigned int)@@Base+0x909a4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #206 @ 0xce │ │ │ │ + cmp r2, #210 @ 0xd2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3134fc >::_M_default_append(unsigned int)@@Base+0x90968> │ │ │ │ + b.n 313504 >::_M_default_append(unsigned int)@@Base+0x90970> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #176 @ 0xb0 │ │ │ │ + cmp r2, #180 @ 0xb4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3134c8 >::_M_default_append(unsigned int)@@Base+0x90934> │ │ │ │ + b.n 3134d0 >::_M_default_append(unsigned int)@@Base+0x9093c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #146 @ 0x92 │ │ │ │ + cmp r2, #150 @ 0x96 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 313494 >::_M_default_append(unsigned int)@@Base+0x90900> │ │ │ │ + b.n 31349c >::_M_default_append(unsigned int)@@Base+0x90908> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #116 @ 0x74 │ │ │ │ + cmp r2, #120 @ 0x78 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 238 @ 0xee │ │ │ │ + svc 242 @ 0xf2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #86 @ 0x56 │ │ │ │ + cmp r2, #90 @ 0x5a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 208 @ 0xd0 │ │ │ │ + svc 212 @ 0xd4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #54 @ 0x36 │ │ │ │ + cmp r2, #58 @ 0x3a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 180 @ 0xb4 │ │ │ │ + svc 184 @ 0xb8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #26 │ │ │ │ + cmp r2, #30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #8 │ │ │ │ mov r7, r0 │ │ │ │ @@ -868103,69 +868103,69 @@ │ │ │ │ strd r3, r3, [r6, #276] @ 0x114 │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne.w 313596 >::_M_default_append(unsigned int)@@Base+0x90a02> │ │ │ │ b.n 3135b2 >::_M_default_append(unsigned int)@@Base+0x90a1e> │ │ │ │ - udf #202 @ 0xca │ │ │ │ + udf #206 @ 0xce │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r1, #48 @ 0x30 │ │ │ │ + cmp r1, #52 @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - udf #174 @ 0xae │ │ │ │ + udf #178 @ 0xb2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r1, #20 │ │ │ │ + cmp r1, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 20 │ │ │ │ + svc 24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - udf #220 @ 0xdc │ │ │ │ + udf #224 @ 0xe0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - udf #148 @ 0x94 │ │ │ │ + udf #152 @ 0x98 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ble.n 313904 >::_M_default_append(unsigned int)@@Base+0x90d70> │ │ │ │ + ble.n 31390c >::_M_default_append(unsigned int)@@Base+0x90d78> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #36 @ 0x24 │ │ │ │ + cmp r0, #40 @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 3138d8 >::_M_default_append(unsigned int)@@Base+0x90d44> │ │ │ │ + ble.n 3138e0 >::_M_default_append(unsigned int)@@Base+0x90d4c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #10 │ │ │ │ + cmp r0, #14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 3138b0 >::_M_default_append(unsigned int)@@Base+0x90d1c> │ │ │ │ + ble.n 3138b8 >::_M_default_append(unsigned int)@@Base+0x90d24> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #242 @ 0xf2 │ │ │ │ + movs r7, #246 @ 0xf6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 313a84 >::_M_default_append(unsigned int)@@Base+0x90ef0> │ │ │ │ + ble.n 313a8c >::_M_default_append(unsigned int)@@Base+0x90ef8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #216 @ 0xd8 │ │ │ │ + movs r7, #220 @ 0xdc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 313a58 >::_M_default_append(unsigned int)@@Base+0x90ec4> │ │ │ │ + ble.n 313a60 >::_M_default_append(unsigned int)@@Base+0x90ecc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #190 @ 0xbe │ │ │ │ + movs r7, #194 @ 0xc2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 313930 >::_M_default_append(unsigned int)@@Base+0x90d9c> │ │ │ │ + ble.n 313938 >::_M_default_append(unsigned int)@@Base+0x90da4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bgt.n 313980 >::_M_default_append(unsigned int)@@Base+0x90dec> │ │ │ │ + bgt.n 313988 >::_M_default_append(unsigned int)@@Base+0x90df4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #76 @ 0x4c │ │ │ │ + movs r7, #80 @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bgt.n 313954 >::_M_default_append(unsigned int)@@Base+0x90dc0> │ │ │ │ + bgt.n 31395c >::_M_default_append(unsigned int)@@Base+0x90dc8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #50 @ 0x32 │ │ │ │ + movs r7, #54 @ 0x36 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 313a2c >::_M_default_append(unsigned int)@@Base+0x90e98> │ │ │ │ + ble.n 313a34 >::_M_default_append(unsigned int)@@Base+0x90ea0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ble.n 3139cc >::_M_default_append(unsigned int)@@Base+0x90e38> │ │ │ │ + ble.n 3139d4 >::_M_default_append(unsigned int)@@Base+0x90e40> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bgt.n 313988 >::_M_default_append(unsigned int)@@Base+0x90df4> │ │ │ │ + bgt.n 313990 >::_M_default_append(unsigned int)@@Base+0x90dfc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bgt.n 313a48 >::_M_default_append(unsigned int)@@Base+0x90eb4> │ │ │ │ + bgt.n 313a50 >::_M_default_append(unsigned int)@@Base+0x90ebc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - blt.n 313954 >::_M_default_append(unsigned int)@@Base+0x90dc0> │ │ │ │ + blt.n 31395c >::_M_default_append(unsigned int)@@Base+0x90dc8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - blt.n 313938 >::_M_default_append(unsigned int)@@Base+0x90da4> │ │ │ │ + blt.n 313940 >::_M_default_append(unsigned int)@@Base+0x90dac> │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2840] @ 0xb18 │ │ │ │ subw sp, sp, #1212 @ 0x4bc │ │ │ │ @@ -868803,93 +868803,93 @@ │ │ │ │ ... │ │ │ │ add sp, #24 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmia r5!, {r4, r6} │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bge.n 3140dc >::_M_default_append(unsigned int)@@Base+0x91548> │ │ │ │ + bge.n 3140e4 >::_M_default_append(unsigned int)@@Base+0x91550> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bhi.n 314004 >::_M_default_append(unsigned int)@@Base+0x91470> │ │ │ │ + bhi.n 31400c >::_M_default_append(unsigned int)@@Base+0x91478> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #18 │ │ │ │ + movs r3, #22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 3140d0 >::_M_default_append(unsigned int)@@Base+0x9153c> │ │ │ │ + bls.n 3140d8 >::_M_default_append(unsigned int)@@Base+0x91544> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bhi.n 31406c >::_M_default_append(unsigned int)@@Base+0x914d8> │ │ │ │ + bhi.n 314074 >::_M_default_append(unsigned int)@@Base+0x914e0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ add r6, sp, #216 @ 0xd8 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - blt.n 314064 >::_M_default_append(unsigned int)@@Base+0x914d0> │ │ │ │ + blt.n 31406c >::_M_default_append(unsigned int)@@Base+0x914d8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bpl.n 313fc8 >::_M_default_append(unsigned int)@@Base+0x91434> │ │ │ │ + bpl.n 313fd0 >::_M_default_append(unsigned int)@@Base+0x9143c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r5, #7 │ │ │ │ + subs r6, r5, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bpl.n 31417c >::_M_default_append(unsigned int)@@Base+0x915e8> │ │ │ │ + bpl.n 314184 >::_M_default_append(unsigned int)@@Base+0x915f0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r0, #7 │ │ │ │ + subs r4, r0, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bpl.n 314140 >::_M_default_append(unsigned int)@@Base+0x915ac> │ │ │ │ + bpl.n 314148 >::_M_default_append(unsigned int)@@Base+0x915b4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r3, #6 │ │ │ │ + subs r2, r4, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bpl.n 3141a0 >::_M_default_append(unsigned int)@@Base+0x9160c> │ │ │ │ + bpl.n 3141a8 >::_M_default_append(unsigned int)@@Base+0x91614> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bmi.n 313ff8 >::_M_default_append(unsigned int)@@Base+0x91464> │ │ │ │ + bmi.n 314000 >::_M_default_append(unsigned int)@@Base+0x9146c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r6, #3 │ │ │ │ + subs r0, r7, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bmi.n 3141c8 >::_M_default_append(unsigned int)@@Base+0x91634> │ │ │ │ + bmi.n 3141d0 >::_M_default_append(unsigned int)@@Base+0x9163c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r2, #3 │ │ │ │ + subs r2, r3, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 314098 >::_M_default_append(unsigned int)@@Base+0x91504> │ │ │ │ + bls.n 3140a0 >::_M_default_append(unsigned int)@@Base+0x9150c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bmi.n 314068 >::_M_default_append(unsigned int)@@Base+0x914d4> │ │ │ │ + bmi.n 314070 >::_M_default_append(unsigned int)@@Base+0x914dc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bmi.n 3140fc >::_M_default_append(unsigned int)@@Base+0x91568> │ │ │ │ + bmi.n 314104 >::_M_default_append(unsigned int)@@Base+0x91570> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r5, #1 │ │ │ │ + subs r4, r5, #1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 3140c8 >::_M_default_append(unsigned int)@@Base+0x91534> │ │ │ │ + bcc.n 3140d0 >::_M_default_append(unsigned int)@@Base+0x9153c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r1, #1 │ │ │ │ + subs r6, r1, #1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 31409c >::_M_default_append(unsigned int)@@Base+0x91508> │ │ │ │ + bcc.n 3140a4 >::_M_default_append(unsigned int)@@Base+0x91510> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r6, #0 │ │ │ │ + subs r4, r6, #0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 31406c >::_M_default_append(unsigned int)@@Base+0x914d8> │ │ │ │ + bcc.n 314074 >::_M_default_append(unsigned int)@@Base+0x914e0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r2, #0 │ │ │ │ + subs r0, r3, #0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 314040 >::_M_default_append(unsigned int)@@Base+0x914ac> │ │ │ │ + bcc.n 314048 >::_M_default_append(unsigned int)@@Base+0x914b4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, r7, #7 │ │ │ │ + adds r6, r7, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 314214 >::_M_default_append(unsigned int)@@Base+0x91680> │ │ │ │ + bcc.n 31421c >::_M_default_append(unsigned int)@@Base+0x91688> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, r4, #7 │ │ │ │ + adds r4, r4, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r0, [pc, #28] @ (314144 >::_M_default_append(unsigned int)@@Base+0x915b0>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #20] @ (314148 >::_M_default_append(unsigned int)@@Base+0x915b4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 314006 >::_M_default_append(unsigned int)@@Base+0x91472> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - bcs.n 3140e0 >::_M_default_append(unsigned int)@@Base+0x9154c> │ │ │ │ + bcs.n 3140e8 >::_M_default_append(unsigned int)@@Base+0x91554> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, r6, #4 │ │ │ │ + adds r6, r6, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2608] @ 0xa30 │ │ │ │ subw sp, sp, #1452 @ 0x5ac │ │ │ │ mov r5, r1 │ │ │ │ @@ -869964,74 +869964,74 @@ │ │ │ │ add.w r0, r0, r2, lsl #2 │ │ │ │ b.n 314d4e >::_M_default_append(unsigned int)@@Base+0x921ba> │ │ │ │ nop │ │ │ │ add r0, sp, #608 @ 0x260 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bcs.n 314bfc >::_M_default_append(unsigned int)@@Base+0x92068> │ │ │ │ + bcs.n 314c04 >::_M_default_append(unsigned int)@@Base+0x92070> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bne.n 314bcc >::_M_default_append(unsigned int)@@Base+0x92038> │ │ │ │ + bne.n 314bd4 >::_M_default_append(unsigned int)@@Base+0x92040> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, r0, #0 │ │ │ │ + adds r6, r0, #0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ add r7, pc, #592 @ (adr r7, 314ee8 >::_M_default_append(unsigned int)@@Base+0x92354>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bne.n 314c58 >::_M_default_append(unsigned int)@@Base+0x920c4> │ │ │ │ + bne.n 314c60 >::_M_default_append(unsigned int)@@Base+0x920cc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bne.n 314cdc >::_M_default_append(unsigned int)@@Base+0x92148> │ │ │ │ + bne.n 314ce4 >::_M_default_append(unsigned int)@@Base+0x92150> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - beq.n 314da0 >::_M_default_append(unsigned int)@@Base+0x9220c> │ │ │ │ + beq.n 314ba8 >::_M_default_append(unsigned int)@@Base+0x92014> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r7!, {r4, r6} │ │ │ │ + ldmia r7!, {r2, r4, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, r6, r6 │ │ │ │ + adds r2, r7, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r7!, {r2, r4, r5} │ │ │ │ + ldmia r7!, {r3, r4, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, r3, r6 │ │ │ │ + adds r6, r3, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r7!, {r2, r4} │ │ │ │ + ldmia r7!, {r3, r4} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, r7, r5 │ │ │ │ + adds r6, r7, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r6, {r3, r4, r5, r6, r7} │ │ │ │ + ldmia r6, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, r3, r5 │ │ │ │ + adds r2, r4, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r7!, {r2, r5} │ │ │ │ + ldmia r7!, {r3, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r6, {r1, r2, r4, r5, r6} │ │ │ │ + ldmia r6, {r1, r3, r4, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r6!, {r1, r5} │ │ │ │ + ldmia r6!, {r1, r2, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r5!, {r2, r3, r6} │ │ │ │ + ldmia r5!, {r4, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r6, #30 │ │ │ │ + asrs r6, r6, #30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r5, {r1, r3, r4, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r5!, {r1} │ │ │ │ + ldmia r5!, {r1, r2} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r4, #29 │ │ │ │ + asrs r2, r5, #29 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r5, {r1, r4, r5} │ │ │ │ + ldmia r5, {r1, r2, r4, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r3!, {r1, r7} │ │ │ │ + ldmia r3!, {r1, r2, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ add r5, sp, #252 @ 0xfc │ │ │ │ - @ instruction: 0xffffcad0 │ │ │ │ + @ instruction: 0xffffcad4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r1!, {r3, r4, r5, r6, r7} │ │ │ │ + ldmia r1!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ cbz r4, 314d4c >::_M_default_append(unsigned int)@@Base+0x921b8> │ │ │ │ lsls r3, r2, #1 │ │ │ │ cbz r4, 314d4e >::_M_default_append(unsigned int)@@Base+0x921ba> │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldmia r6!, {r2, r5, r7} │ │ │ │ + ldmia r6!, {r3, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ cmp r4, #2 │ │ │ │ ble.n 314d62 >::_M_default_append(unsigned int)@@Base+0x921ce> │ │ │ │ mov ip, r2 │ │ │ │ ldr.w r3, [fp, r3, lsl #2] │ │ │ │ ldr r7, [r5, #8] │ │ │ │ ldr.w lr, [r7, r3, lsl #2] │ │ │ │ @@ -870395,27 +870395,27 @@ │ │ │ │ b.n 314ef8 >::_M_default_append(unsigned int)@@Base+0x92364> │ │ │ │ ldrb.w r2, [r9, #385] @ 0x181 │ │ │ │ lsls r2, r2, #30 │ │ │ │ beq.n 315096 >::_M_default_append(unsigned int)@@Base+0x92502> │ │ │ │ b.n 31507a >::_M_default_append(unsigned int)@@Base+0x924e6> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldmia r5!, {} │ │ │ │ + ldmia r5!, {r2} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r4, r6} │ │ │ │ + stmia r5!, {r1, r3, r4, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r7, #30 │ │ │ │ + lsrs r2, r0, #31 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r5!, {r2, r3, r4, r5} │ │ │ │ + stmia r5!, {r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r4, #30 │ │ │ │ + lsrs r0, r5, #30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r5!, {r3, r4, r5} │ │ │ │ + stmia r5!, {r2, r3, r4, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r4, r6} │ │ │ │ + stmia r4!, {r1, r3, r4, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr.w sl, [sp, #88] @ 0x58 │ │ │ │ ldr.w r3, [sl, #4] │ │ │ │ subs r3, r3, r2 │ │ │ │ ldr r2, [sp, #124] @ 0x7c │ │ │ │ adds r2, #1 │ │ │ │ str r2, [sp, #124] @ 0x7c │ │ │ │ @@ -870650,19 +870650,19 @@ │ │ │ │ b.n 31530a >::_M_default_append(unsigned int)@@Base+0x92776> │ │ │ │ b.n 31538a >::_M_default_append(unsigned int)@@Base+0x927f6> │ │ │ │ nop.w │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - stmia r2!, {r2, r3, r5} │ │ │ │ + stmia r2!, {r4, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r2, #18 │ │ │ │ + lsrs r6, r2, #18 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r5, r6} │ │ │ │ + stmia r2!, {r1, r4, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r3, [sp, #112] @ 0x70 │ │ │ │ add.w r8, r8, #1 │ │ │ │ cmp r3, r8 │ │ │ │ bgt.n 31530a >::_M_default_append(unsigned int)@@Base+0x92776> │ │ │ │ mov r5, fp │ │ │ │ ldr r7, [sp, #252] @ 0xfc │ │ │ │ @@ -871199,47 +871199,47 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #84] @ (3159a8 >::_M_default_append(unsigned int)@@Base+0x92e14>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 314eb0 >::_M_default_append(unsigned int)@@Base+0x9231c> │ │ │ │ ... │ │ │ │ - stmia r0!, {r1, r3} │ │ │ │ + stmia r0!, {r1, r2, r3} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bkpt 0x008a │ │ │ │ + bkpt 0x008e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r6, #3 │ │ │ │ + lsrs r4, r6, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bkpt 0x006a │ │ │ │ + bkpt 0x006e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r2, #3 │ │ │ │ + lsrs r6, r2, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bkpt 0x00b8 │ │ │ │ + bkpt 0x00bc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r2, r3, r4, r5, r6, pc} │ │ │ │ + pop {r7, pc} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r1, r2, r4, r5, r6, r7} │ │ │ │ + pop {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbnz r6, 3159fa >::_M_default_append(unsigned int)@@Base+0x92e66> │ │ │ │ + cbnz r2, 3159fc >::_M_default_append(unsigned int)@@Base+0x92e68> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r6, r4, #24 │ │ │ │ + lsls r2, r5, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbnz r4, 315a00 >::_M_default_append(unsigned int)@@Base+0x92e6c> │ │ │ │ + cbnz r0, 315a02 >::_M_default_append(unsigned int)@@Base+0x92e6e> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - revsh r6, r7 │ │ │ │ + cbnz r2, 3159d8 >::_M_default_append(unsigned int)@@Base+0x92e44> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r4, #21 │ │ │ │ + lsls r0, r5, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - revsh r4, r1 │ │ │ │ + revsh r0, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r6, #20 │ │ │ │ + lsls r0, r7, #20 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - hlt 0x002c │ │ │ │ + hlt 0x0030 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r2, r2, #20 │ │ │ │ + lsls r6, r2, #20 │ │ │ │ lsls r5, r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 524e84 │ │ │ │ ldr.w r2, [pc, #2800] @ 3164a4 >::_M_default_append(unsigned int)@@Base+0x93910> │ │ │ │ ldr r1, [sp, #252] @ 0xfc │ │ │ │ movw r3, #2638 @ 0xa4e │ │ │ │ add r2, pc │ │ │ │ @@ -872226,157 +872226,157 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #352] @ (3165f8 >::_M_default_append(unsigned int)@@Base+0x93a64>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 31557e >::_M_default_append(unsigned int)@@Base+0x929ea> │ │ │ │ - revsh r4, r1 │ │ │ │ + revsh r0, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - hlt 0x003a │ │ │ │ + hlt 0x003e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ite pl │ │ │ │ + it pl │ │ │ │ lslpl r7, r1, #1 │ │ │ │ - @ instruction: 0xb830 │ │ │ │ + @ instruction: 0xb834 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r2, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb890 │ │ │ │ + @ instruction: 0xb894 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r2, r3, r4, r5, r6, r7, pc} │ │ │ │ + bkpt 0x0000 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb756 │ │ │ │ + @ instruction: 0xb75a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r7, #6 │ │ │ │ + lsls r0, r0, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - rev16 r0, r0 │ │ │ │ + rev16 r4, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb79a │ │ │ │ + @ instruction: 0xb79e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb6f2 │ │ │ │ + @ instruction: 0xb6f6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r3, #5 │ │ │ │ + lsls r4, r3, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb6d6 │ │ │ │ + @ instruction: 0xb6da │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r7, #4 │ │ │ │ + lsls r0, r0, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - pop {r1, r2, r5, r6} │ │ │ │ + pop {r1, r3, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r2, r5, r7} │ │ │ │ + pop {r3, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb682 │ │ │ │ + @ instruction: 0xb686 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r5, #3 │ │ │ │ + lsls r4, r5, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cpsie │ │ │ │ + cpsie a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r6, r0, #3 │ │ │ │ + lsls r2, r1, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb63c │ │ │ │ + @ instruction: 0xb640 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r4, #2 │ │ │ │ + lsls r4, r4, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb66a │ │ │ │ - lsls r7, r1, #1 │ │ │ │ - push {r2, r4, r5, r6, r7} │ │ │ │ + @ instruction: 0xb66e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vhadd.u16 q8, q5, q6 │ │ │ │ - push {r1, r2, r3, r5, r6} │ │ │ │ + push {r3, r4, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cdp2 0, 13, cr0, cr4, cr12, {2} │ │ │ │ - rev16 r0, r4 │ │ │ │ + vhadd.u16 q8, q7, q6 │ │ │ │ + push {r1, r4, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - uxth r6, r7 │ │ │ │ + cdp2 0, 13, cr0, cr8, cr12, {2} │ │ │ │ + rev16 r4, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stc2 0, cr0, [r4, #-304]! @ 0xfffffed0 │ │ │ │ - @ instruction: 0xb792 │ │ │ │ + uxtb r2, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb8ea │ │ │ │ + stc2 0, cr0, [r8, #-304]! @ 0xfffffed0 │ │ │ │ + @ instruction: 0xb796 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbnz r0, 316536 >::_M_default_append(unsigned int)@@Base+0x939a2> │ │ │ │ + @ instruction: 0xb8ee │ │ │ │ lsls r7, r1, #1 │ │ │ │ - sxtb r2, r4 │ │ │ │ + cbnz r4, 316536 >::_M_default_append(unsigned int)@@Base+0x939a2> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stc2l 0, cr0, [sl], {76} @ 0x4c │ │ │ │ - sxtb r0, r1 │ │ │ │ + sxtb r6, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stc2 0, cr0, [lr], #304 @ 0x130 │ │ │ │ - sxth r4, r5 │ │ │ │ + stc2l 0, cr0, [lr], {76} @ 0x4c │ │ │ │ + sxtb r4, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2 0, cr0, [r2], {76} @ 0x4c │ │ │ │ - cbz r4, 316582 >::_M_default_append(unsigned int)@@Base+0x939ee> │ │ │ │ + ldc2 0, cr0, [r2], #304 @ 0x130 │ │ │ │ + sxth r0, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mrrc2 0, 4, r0, r2, cr12 │ │ │ │ - cbz r6, 316582 >::_M_default_append(unsigned int)@@Base+0x939ee> │ │ │ │ + ldc2 0, cr0, [r6], {76} @ 0x4c │ │ │ │ + cbz r0, 316584 >::_M_default_append(unsigned int)@@Base+0x939f0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2 0, cr0, [r6], #-304 @ 0xfffffed0 │ │ │ │ - cbz r4, 316584 >::_M_default_append(unsigned int)@@Base+0x939f0> │ │ │ │ + mrrc2 0, 4, r0, r6, cr12 │ │ │ │ + cbz r2, 316584 >::_M_default_append(unsigned int)@@Base+0x939f0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2 0, cr0, [sl], {76} @ 0x4c │ │ │ │ + ldc2 0, cr0, [sl], #-304 @ 0xfffffed0 │ │ │ │ cbz r0, 316586 >::_M_default_append(unsigned int)@@Base+0x939f2> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfbfe004c │ │ │ │ - cbz r6, 316584 >::_M_default_append(unsigned int)@@Base+0x939f0> │ │ │ │ + ldc2 0, cr0, [lr], {76} @ 0x4c │ │ │ │ + cbz r4, 316586 >::_M_default_append(unsigned int)@@Base+0x939f2> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfbdc004c │ │ │ │ - cbz r0, 316586 >::_M_default_append(unsigned int)@@Base+0x939f2> │ │ │ │ + stc2 0, cr0, [r2], {76} @ 0x4c │ │ │ │ + cbz r2, 316586 >::_M_default_append(unsigned int)@@Base+0x939f2> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfbc0004c │ │ │ │ - cbz r6, 316586 >::_M_default_append(unsigned int)@@Base+0x939f2> │ │ │ │ + @ instruction: 0xfbe0004c │ │ │ │ + cbz r4, 316586 >::_M_default_append(unsigned int)@@Base+0x939f2> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfba4004c │ │ │ │ - cbz r0, 316588 >::_M_default_append(unsigned int)@@Base+0x939f4> │ │ │ │ + @ instruction: 0xfbc4004c │ │ │ │ + cbz r2, 316588 >::_M_default_append(unsigned int)@@Base+0x939f4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfb86004c │ │ │ │ + @ instruction: 0xfba8004c │ │ │ │ cbz r4, 316588 >::_M_default_append(unsigned int)@@Base+0x939f4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfb6a004c │ │ │ │ - sub sp, #408 @ 0x198 │ │ │ │ + @ instruction: 0xfb8a004c │ │ │ │ + cbz r0, 31658a >::_M_default_append(unsigned int)@@Base+0x939f6> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfb4c004c │ │ │ │ - sub sp, #296 @ 0x128 │ │ │ │ + @ instruction: 0xfb6e004c │ │ │ │ + sub sp, #424 @ 0x1a8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfb30004c │ │ │ │ - sub sp, #184 @ 0xb8 │ │ │ │ + @ instruction: 0xfb50004c │ │ │ │ + sub sp, #312 @ 0x138 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfb14004c │ │ │ │ - sub sp, #72 @ 0x48 │ │ │ │ + @ instruction: 0xfb34004c │ │ │ │ + sub sp, #200 @ 0xc8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfaf8004c │ │ │ │ - add sp, #472 @ 0x1d8 │ │ │ │ + @ instruction: 0xfb18004c │ │ │ │ + sub sp, #88 @ 0x58 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfadc004c │ │ │ │ - add sp, #360 @ 0x168 │ │ │ │ + @ instruction: 0xfafc004c │ │ │ │ + add sp, #488 @ 0x1e8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfac0004c │ │ │ │ - add sp, #216 @ 0xd8 │ │ │ │ + @ instruction: 0xfae0004c │ │ │ │ + add sp, #376 @ 0x178 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfa9c004c │ │ │ │ - add sp, #104 @ 0x68 │ │ │ │ + @ instruction: 0xfac4004c │ │ │ │ + add sp, #232 @ 0xe8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfa80004c │ │ │ │ - add r7, sp, #1016 @ 0x3f8 │ │ │ │ + @ instruction: 0xfaa0004c │ │ │ │ + add sp, #120 @ 0x78 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfa64004c │ │ │ │ - add r7, sp, #856 @ 0x358 │ │ │ │ + @ instruction: 0xfa84004c │ │ │ │ + add sp, #8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfa3c004c │ │ │ │ - add r7, sp, #752 @ 0x2f0 │ │ │ │ + @ instruction: 0xfa68004c │ │ │ │ + add r7, sp, #872 @ 0x368 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfa22004c │ │ │ │ - add r7, sp, #640 @ 0x280 │ │ │ │ + @ instruction: 0xfa40004c │ │ │ │ + add r7, sp, #768 @ 0x300 │ │ │ │ + lsls r7, r1, #1 │ │ │ │ + @ instruction: 0xfa26004c │ │ │ │ + add r7, sp, #656 @ 0x290 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfa06004c │ │ │ │ - add r7, sp, #528 @ 0x210 │ │ │ │ + @ instruction: 0xfa0a004c │ │ │ │ + add r7, sp, #544 @ 0x220 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vld1.8 {d16[2]}, [sl], ip │ │ │ │ - add r7, sp, #416 @ 0x1a0 │ │ │ │ + vld1.8 {d16[2]}, [lr], ip │ │ │ │ + add r7, sp, #432 @ 0x1b0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vst1.8 {d16[2]}, [lr], ip │ │ │ │ + ldr??.w r0, [r2, #76] @ 0x4c │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #32] │ │ │ │ cmp r3, #0 │ │ │ │ bge.n 316680 >::_M_default_append(unsigned int)@@Base+0x93aec> │ │ │ │ @@ -872448,17 +872448,17 @@ │ │ │ │ str r3, [r5, #44] @ 0x2c │ │ │ │ b.n 316674 >::_M_default_append(unsigned int)@@Base+0x93ae0> │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ ldr.w lr, [r5] │ │ │ │ adds r3, #1 │ │ │ │ str r3, [r5, #40] @ 0x28 │ │ │ │ b.n 316674 >::_M_default_append(unsigned int)@@Base+0x93ae0> │ │ │ │ - add r5, sp, #392 @ 0x188 │ │ │ │ + add r5, sp, #408 @ 0x198 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r1, #240 @ 0xf0 │ │ │ │ + cmp r1, #244 @ 0xf4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #416] @ (31687c >::_M_default_append(unsigned int)@@Base+0x93ce8>) │ │ │ │ @@ -872630,38 +872630,38 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ strh r6, [r5, #24] │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strh r4, [r1, #24] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbz r0, 3168fc >::_M_default_append(unsigned int)@@Base+0x93d68> │ │ │ │ + cbz r4, 3168fc >::_M_default_append(unsigned int)@@Base+0x93d68> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r6, 3168fa >::_M_default_append(unsigned int)@@Base+0x93d66> │ │ │ │ + cbz r2, 3168fc >::_M_default_append(unsigned int)@@Base+0x93d68> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #520 @ 0x208 │ │ │ │ + add r4, sp, #536 @ 0x218 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf6ea004c │ │ │ │ - cbz r0, 316902 >::_M_default_append(unsigned int)@@Base+0x93d6e> │ │ │ │ + @ instruction: 0xf6ee004c │ │ │ │ + cbz r4, 316902 >::_M_default_append(unsigned int)@@Base+0x93d6e> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #224 @ 0xe0 │ │ │ │ + add r4, sp, #240 @ 0xf0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subw r0, r0, #2124 @ 0x84c │ │ │ │ - cbz r2, 31690a >::_M_default_append(unsigned int)@@Base+0x93d76> │ │ │ │ + subw r0, r4, #2124 @ 0x84c │ │ │ │ + cbz r6, 31690a >::_M_default_append(unsigned int)@@Base+0x93d76> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, sp, #952 @ 0x3b8 │ │ │ │ + add r3, sp, #968 @ 0x3c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf656004c │ │ │ │ - cbz r4, 316912 >::_M_default_append(unsigned int)@@Base+0x93d7e> │ │ │ │ + @ instruction: 0xf65a004c │ │ │ │ + cbz r0, 316914 >::_M_default_append(unsigned int)@@Base+0x93d80> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r2, 31691e >::_M_default_append(unsigned int)@@Base+0x93d8a> │ │ │ │ + cbz r6, 31691e >::_M_default_append(unsigned int)@@Base+0x93d8a> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf5fc004c │ │ │ │ + addw r0, r0, #2124 @ 0x84c │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, #20 │ │ │ │ ldr.w r4, [r1, r2, lsl #2] │ │ │ │ cmp r2, r4 │ │ │ │ @@ -872734,29 +872734,29 @@ │ │ │ │ ldr.w r4, [sl, r4, lsl #2] │ │ │ │ ldr.w ip, [r4, #212] @ 0xd4 │ │ │ │ ldr r4, [pc, #36] @ (3169b8 >::_M_default_append(unsigned int)@@Base+0x93e24>) │ │ │ │ add r4, pc │ │ │ │ b.n 3168f6 >::_M_default_append(unsigned int)@@Base+0x93d62> │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldrsb r0, [r2, r4] │ │ │ │ + ldrsb r4, [r2, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r6, 3169e6 >::_M_default_append(unsigned int)@@Base+0x93e52> │ │ │ │ + cbz r2, 3169e8 >::_M_default_append(unsigned int)@@Base+0x93e54> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - uxtb r2, r4 │ │ │ │ + uxtb r6, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r3, r3] │ │ │ │ + ldrsb r0, [r4, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - uxtb r2, r6 │ │ │ │ + uxtb r6, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - uxtb r2, r2 │ │ │ │ + uxtb r6, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r6, #48] @ 0x30 │ │ │ │ + ldr r6, [r6, #48] @ 0x30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sxtb r2, r6 │ │ │ │ + sxtb r6, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3960] @ 0xf78 │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ ldr.w r3, [pc, #2680] @ 317448 >::_M_default_append(unsigned int)@@Base+0x948b4> │ │ │ │ @@ -873749,66 +873749,66 @@ │ │ │ │ nop │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strh r6, [r5, #0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ strh r4, [r2, #0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r2, sp, #424 @ 0x1a8 │ │ │ │ + add r2, sp, #440 @ 0x1b8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, sp, #8 │ │ │ │ + add r2, sp, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, sp, #1000 @ 0x3e8 │ │ │ │ + add r1, sp, #1016 @ 0x3f8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r6, pc, #592 @ (adr r6, 3176b4 >::_M_default_append(unsigned int)@@Base+0x94b20>) │ │ │ │ + add r6, pc, #608 @ (adr r6, 3176c4 >::_M_default_append(unsigned int)@@Base+0x94b30>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, pc, #928 @ (adr r5, 317808 >::_M_default_append(unsigned int)@@Base+0x94c74>) │ │ │ │ + add r5, pc, #944 @ (adr r5, 317818 >::_M_default_append(unsigned int)@@Base+0x94c84>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, pc, #592 @ (adr r5, 3176bc >::_M_default_append(unsigned int)@@Base+0x94b28>) │ │ │ │ + add r5, pc, #608 @ (adr r5, 3176cc >::_M_default_append(unsigned int)@@Base+0x94b38>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, pc, #968 @ (adr r4, 317838 >::_M_default_append(unsigned int)@@Base+0x94ca4>) │ │ │ │ + add r4, pc, #984 @ (adr r4, 317848 >::_M_default_append(unsigned int)@@Base+0x94cb4>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #928 @ (adr r1, 317814 >::_M_default_append(unsigned int)@@Base+0x94c80>) │ │ │ │ + add r1, pc, #944 @ (adr r1, 317824 >::_M_default_append(unsigned int)@@Base+0x94c90>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mcrr 0, 4, r0, lr, cr12 │ │ │ │ - add r2, pc, #360 @ (adr r2, 3175e4 >::_M_default_append(unsigned int)@@Base+0x94a50>) │ │ │ │ + mrrc 0, 4, r0, r2, cr12 │ │ │ │ + add r2, pc, #376 @ (adr r2, 3175f4 >::_M_default_append(unsigned int)@@Base+0x94a60>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, pc, #224 @ (adr r2, 317560 >::_M_default_append(unsigned int)@@Base+0x949cc>) │ │ │ │ + add r2, pc, #240 @ (adr r2, 317570 >::_M_default_append(unsigned int)@@Base+0x949dc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #960 @ (adr r1, 317844 >::_M_default_append(unsigned int)@@Base+0x94cb0>) │ │ │ │ + add r1, pc, #976 @ (adr r1, 317854 >::_M_default_append(unsigned int)@@Base+0x94cc0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, pc, #992 @ (adr r0, 317868 >::_M_default_append(unsigned int)@@Base+0x94cd4>) │ │ │ │ + add r0, pc, #1008 @ (adr r0, 317878 >::_M_default_append(unsigned int)@@Base+0x94ce4>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adcs.w r0, lr, ip, lsl #1 │ │ │ │ - add r1, pc, #248 @ (adr r1, 317588 >::_M_default_append(unsigned int)@@Base+0x949f4>) │ │ │ │ + sbc.w r0, r2, ip, lsl #1 │ │ │ │ + add r1, pc, #264 @ (adr r1, 317598 >::_M_default_append(unsigned int)@@Base+0x94a04>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, pc, #536 @ (adr r0, 3176ac >::_M_default_append(unsigned int)@@Base+0x94b18>) │ │ │ │ + add r0, pc, #552 @ (adr r0, 3176bc >::_M_default_append(unsigned int)@@Base+0x94b28>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xeaec004c │ │ │ │ - add r0, pc, #432 @ (adr r0, 31764c >::_M_default_append(unsigned int)@@Base+0x94ab8>) │ │ │ │ + @ instruction: 0xeaf0004c │ │ │ │ + add r0, pc, #448 @ (adr r0, 31765c >::_M_default_append(unsigned int)@@Base+0x94ac8>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xead2004c │ │ │ │ - add r0, pc, #312 @ (adr r0, 3175dc >::_M_default_append(unsigned int)@@Base+0x94a48>) │ │ │ │ + @ instruction: 0xead6004c │ │ │ │ + add r0, pc, #328 @ (adr r0, 3175ec >::_M_default_append(unsigned int)@@Base+0x94a58>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xeab4004c │ │ │ │ - add r0, pc, #208 @ (adr r0, 31757c >::_M_default_append(unsigned int)@@Base+0x949e8>) │ │ │ │ + @ instruction: 0xeab8004c │ │ │ │ + add r0, pc, #224 @ (adr r0, 31758c >::_M_default_append(unsigned int)@@Base+0x949f8>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - eors.w r0, sl, ip, lsl #1 │ │ │ │ - add r0, pc, #104 @ (adr r0, 31751c >::_M_default_append(unsigned int)@@Base+0x94988>) │ │ │ │ + eors.w r0, lr, ip, lsl #1 │ │ │ │ + add r0, pc, #120 @ (adr r0, 31752c >::_M_default_append(unsigned int)@@Base+0x94998>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - eor.w r0, r0, ip, lsl #1 │ │ │ │ - add r0, pc, #0 @ (adr r0, 3174bc >::_M_default_append(unsigned int)@@Base+0x94928>) │ │ │ │ + eor.w r0, r4, ip, lsl #1 │ │ │ │ + add r0, pc, #16 @ (adr r0, 3174cc >::_M_default_append(unsigned int)@@Base+0x94938>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orn r0, r6, ip, lsl #1 │ │ │ │ - ldr r7, [sp, #920] @ 0x398 │ │ │ │ + orn r0, sl, ip, lsl #1 │ │ │ │ + ldr r7, [sp, #936] @ 0x3a8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orr.w r0, ip, ip, lsl #1 │ │ │ │ - ldr r7, [sp, #808] @ 0x328 │ │ │ │ + orrs.w r0, r0, ip, lsl #1 │ │ │ │ + ldr r7, [sp, #824] @ 0x338 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bics.w r0, r0, ip, lsl #1 │ │ │ │ + bics.w r0, r4, ip, lsl #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -873875,26 +873875,26 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #40] @ (3175ac >::_M_default_append(unsigned int)@@Base+0x94a18>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 31753e >::_M_default_append(unsigned int)@@Base+0x949aa> │ │ │ │ nop │ │ │ │ - ldr r6, [sp, #800] @ 0x320 │ │ │ │ + ldr r6, [sp, #816] @ 0x330 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmdb r0!, {r2, r3, r6} │ │ │ │ - ldr r6, [sp, #704] @ 0x2c0 │ │ │ │ + ldmdb r4!, {r2, r3, r6} │ │ │ │ + ldr r6, [sp, #720] @ 0x2d0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmdb r8, {r2, r3, r6} │ │ │ │ - ldr r6, [sp, #592] @ 0x250 │ │ │ │ + ldmdb ip, {r2, r3, r6} │ │ │ │ + ldr r6, [sp, #608] @ 0x260 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrd r0, r0, [ip], #304 @ 0x130 │ │ │ │ - ldr r6, [sp, #488] @ 0x1e8 │ │ │ │ + stmdb r0, {r2, r3, r6} │ │ │ │ + ldr r6, [sp, #504] @ 0x1f8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strd r0, r0, [r2], #304 @ 0x130 │ │ │ │ + strd r0, r0, [r6], #304 @ 0x130 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ ldr.w r4, [r0, r1, lsl #2] │ │ │ │ ldr.w lr, [r0, r2, lsl #2] │ │ │ │ ldr r7, [r4, #40] @ 0x28 │ │ │ │ ldr.w r3, [lr, #40] @ 0x28 │ │ │ │ cmp r7, r3 │ │ │ │ blt.n 317644 >::_M_default_append(unsigned int)@@Base+0x94ab0> │ │ │ │ @@ -874489,55 +874489,55 @@ │ │ │ │ movs r3, #0 │ │ │ │ b.n 3178ca >::_M_default_append(unsigned int)@@Base+0x94d36> │ │ │ │ ... │ │ │ │ strb r0, [r4, #13] │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [sp, #328] @ 0x148 │ │ │ │ + ldr r5, [sp, #344] @ 0x158 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [pc, #744] @ (317f00 >::_M_default_append(unsigned int)@@Base+0x9536c>) │ │ │ │ + ldr r2, [pc, #760] @ (317f10 >::_M_default_append(unsigned int)@@Base+0x9537c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [pc, #120] @ (317c94 >::_M_default_append(unsigned int)@@Base+0x95100>) │ │ │ │ + ldr r2, [pc, #136] @ (317ca4 >::_M_default_append(unsigned int)@@Base+0x95110>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, pc, #888 @ (adr r3, 317f98 >::_M_default_append(unsigned int)@@Base+0x95404>) │ │ │ │ + add r3, pc, #904 @ (adr r3, 317fa8 >::_M_default_append(unsigned int)@@Base+0x95414>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #560] @ 0x230 │ │ │ │ + ldr r3, [sp, #576] @ 0x240 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [sp, #240] @ 0xf0 │ │ │ │ + ldr r2, [sp, #256] @ 0x100 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 317570 >::_M_default_append(unsigned int)@@Base+0x949dc> │ │ │ │ + b.n 317578 >::_M_default_append(unsigned int)@@Base+0x949e4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [sp, #328] @ 0x148 │ │ │ │ + ldr r2, [sp, #344] @ 0x158 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r2, [r5, #120] @ 0x78 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r1, [sp, #296] @ 0x128 │ │ │ │ + ldr r1, [sp, #312] @ 0x138 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 3183a0 >::_M_default_append(unsigned int)@@Base+0x9580c> │ │ │ │ + b.n 3183a8 >::_M_default_append(unsigned int)@@Base+0x95814> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r1, [sp, #744] @ 0x2e8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #272 @ (adr r1, 317d54 >::_M_default_append(unsigned int)@@Base+0x951c0>) │ │ │ │ + add r1, pc, #288 @ (adr r1, 317d64 >::_M_default_append(unsigned int)@@Base+0x951d0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [sp, #744] @ 0x2e8 │ │ │ │ + ldr r0, [sp, #760] @ 0x2f8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 318290 >::_M_default_append(unsigned int)@@Base+0x956fc> │ │ │ │ + b.n 318298 >::_M_default_append(unsigned int)@@Base+0x95704> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #136 @ (adr r1, 317cd8 >::_M_default_append(unsigned int)@@Base+0x95144>) │ │ │ │ + add r1, pc, #152 @ (adr r1, 317ce8 >::_M_default_append(unsigned int)@@Base+0x95154>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r1, r6 │ │ │ │ + subs r2, r2, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [sp, #264] @ 0x108 │ │ │ │ + ldr r0, [sp, #280] @ 0x118 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 3181b0 >::_M_default_append(unsigned int)@@Base+0x9561c> │ │ │ │ + b.n 3181b8 >::_M_default_append(unsigned int)@@Base+0x95624> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [sp, #168] @ 0xa8 │ │ │ │ + ldr r0, [sp, #184] @ 0xb8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 318188 >::_M_default_append(unsigned int)@@Base+0x955f4> │ │ │ │ + b.n 318190 >::_M_default_append(unsigned int)@@Base+0x955fc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r0, [sp, #76] @ 0x4c │ │ │ │ mov.w sl, #5760 @ 0x1680 │ │ │ │ bl 524e84 │ │ │ │ ldr.w r3, [pc, #2112] @ 3184b0 >::_M_default_append(unsigned int)@@Base+0x9591c> │ │ │ │ movs r2, #4 │ │ │ │ mov r1, r7 │ │ │ │ @@ -875303,110 +875303,110 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #204] @ (318570 >::_M_default_append(unsigned int)@@Base+0x959dc>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 318052 >::_M_default_append(unsigned int)@@Base+0x954be> │ │ │ │ nop │ │ │ │ - ldr r0, [sp, #72] @ 0x48 │ │ │ │ + ldr r0, [sp, #88] @ 0x58 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldrb r5, [r4, #7] │ │ │ │ - vabdl.u , d31, d0 │ │ │ │ + vabdl.u , d31, d4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #312] @ 0x138 │ │ │ │ + str r6, [sp, #328] @ 0x148 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #424] @ 0x1a8 │ │ │ │ + str r5, [sp, #440] @ 0x1b8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [sp, #616] @ 0x268 │ │ │ │ + ldr r4, [sp, #632] @ 0x278 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r3, [sp, #736] @ 0x2e0 │ │ │ │ + str r3, [sp, #752] @ 0x2f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - udf #28 │ │ │ │ + udf #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #480] @ 0x1e0 │ │ │ │ + str r3, [sp, #496] @ 0x1f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r3, [sp, #304] @ 0x130 │ │ │ │ + str r3, [sp, #320] @ 0x140 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r3, [sp, #208] @ 0xd0 │ │ │ │ + str r3, [sp, #224] @ 0xe0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #840] @ 0x348 │ │ │ │ + str r2, [sp, #856] @ 0x358 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #736] @ 0x2e0 │ │ │ │ + str r1, [sp, #752] @ 0x2f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bgt.n 318528 >::_M_default_append(unsigned int)@@Base+0x95994> │ │ │ │ + bgt.n 318530 >::_M_default_append(unsigned int)@@Base+0x9599c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #568] @ 0x238 │ │ │ │ + str r1, [sp, #584] @ 0x248 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - blt.n 3184d8 >::_M_default_append(unsigned int)@@Base+0x95944> │ │ │ │ + blt.n 3184e0 >::_M_default_append(unsigned int)@@Base+0x9594c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [sp, #760] @ 0x2f8 │ │ │ │ + ldr r1, [sp, #776] @ 0x308 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #248] @ 0xf8 │ │ │ │ + str r1, [sp, #264] @ 0x108 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - blt.n 318448 >::_M_default_append(unsigned int)@@Base+0x958b4> │ │ │ │ + blt.n 318450 >::_M_default_append(unsigned int)@@Base+0x958bc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #144] @ 0x90 │ │ │ │ + str r1, [sp, #160] @ 0xa0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - blt.n 318418 >::_M_default_append(unsigned int)@@Base+0x95884> │ │ │ │ + blt.n 318420 >::_M_default_append(unsigned int)@@Base+0x9588c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #32] │ │ │ │ + str r1, [sp, #48] @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - blt.n 3185e8 >::_M_default_append(unsigned int)@@Base+0x95a54> │ │ │ │ + blt.n 3185f0 >::_M_default_append(unsigned int)@@Base+0x95a5c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #504] @ 0x1f8 │ │ │ │ + str r1, [sp, #520] @ 0x208 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #568] @ 0x238 │ │ │ │ + ldr r1, [sp, #584] @ 0x248 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #608] @ 0x260 │ │ │ │ + str r0, [sp, #624] @ 0x270 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bge.n 318518 >::_M_default_append(unsigned int)@@Base+0x95984> │ │ │ │ + blt.n 318520 >::_M_default_append(unsigned int)@@Base+0x9598c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [sp, #456] @ 0x1c8 │ │ │ │ + str r0, [sp, #472] @ 0x1d8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bge.n 3184d4 >::_M_default_append(unsigned int)@@Base+0x95940> │ │ │ │ + bge.n 3184dc >::_M_default_append(unsigned int)@@Base+0x95948> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [sp, #328] @ 0x148 │ │ │ │ + str r0, [sp, #344] @ 0x158 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bge.n 31849c >::_M_default_append(unsigned int)@@Base+0x95908> │ │ │ │ + bge.n 3184a4 >::_M_default_append(unsigned int)@@Base+0x95910> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [sp, #208] @ 0xd0 │ │ │ │ + str r0, [sp, #224] @ 0xe0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bge.n 31846c >::_M_default_append(unsigned int)@@Base+0x958d8> │ │ │ │ + bge.n 318474 >::_M_default_append(unsigned int)@@Base+0x958e0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [sp, #104] @ 0x68 │ │ │ │ + str r0, [sp, #120] @ 0x78 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bge.n 31843c >::_M_default_append(unsigned int)@@Base+0x958a8> │ │ │ │ + bge.n 318444 >::_M_default_append(unsigned int)@@Base+0x958b0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r7, #62] @ 0x3e │ │ │ │ + str r0, [sp, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bge.n 31860c >::_M_default_append(unsigned int)@@Base+0x95a78> │ │ │ │ + bge.n 318614 >::_M_default_append(unsigned int)@@Base+0x95a80> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r4, #62] @ 0x3e │ │ │ │ + ldrh r6, [r4, #62] @ 0x3e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bge.n 3185dc >::_M_default_append(unsigned int)@@Base+0x95a48> │ │ │ │ + bge.n 3185e4 >::_M_default_append(unsigned int)@@Base+0x95a50> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r0, #62] @ 0x3e │ │ │ │ + ldrh r0, [r1, #62] @ 0x3e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bge.n 3185ac >::_M_default_append(unsigned int)@@Base+0x95a18> │ │ │ │ + bge.n 3185b4 >::_M_default_append(unsigned int)@@Base+0x95a20> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r5, #60] @ 0x3c │ │ │ │ + ldrh r6, [r5, #60] @ 0x3c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bge.n 31857c >::_M_default_append(unsigned int)@@Base+0x959e8> │ │ │ │ + bge.n 318584 >::_M_default_append(unsigned int)@@Base+0x959f0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r2, #60] @ 0x3c │ │ │ │ + ldrh r4, [r2, #60] @ 0x3c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bls.n 318550 >::_M_default_append(unsigned int)@@Base+0x959bc> │ │ │ │ + bls.n 318558 >::_M_default_append(unsigned int)@@Base+0x959c4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r6, #58] @ 0x3a │ │ │ │ + ldrh r2, [r7, #58] @ 0x3a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bls.n 318524 >::_M_default_append(unsigned int)@@Base+0x95990> │ │ │ │ + bls.n 31852c >::_M_default_append(unsigned int)@@Base+0x95998> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r3, #58] @ 0x3a │ │ │ │ + ldrh r0, [r4, #58] @ 0x3a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bls.n 3184f8 >::_M_default_append(unsigned int)@@Base+0x95964> │ │ │ │ + bls.n 318500 >::_M_default_append(unsigned int)@@Base+0x9596c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2808] @ 0xaf8 │ │ │ │ mov r8, r2 │ │ │ │ ldr.w r2, [pc, #1648] @ 318bf8 >::_M_default_append(unsigned int)@@Base+0x96064> │ │ │ │ @@ -876046,63 +876046,63 @@ │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ str r4, [r7, #68] @ 0x44 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r4, [r6, #64] @ 0x40 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r6, [r5, #50] @ 0x32 │ │ │ │ + ldrh r2, [r6, #50] @ 0x32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r5, #40] @ 0x28 │ │ │ │ + ldrh r4, [r5, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #568] @ 0x238 │ │ │ │ + str r5, [sp, #584] @ 0x248 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r6, #36] @ 0x24 │ │ │ │ + ldrh r6, [r6, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r0, #36] @ 0x24 │ │ │ │ + ldrh r0, [r1, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r6, #32] │ │ │ │ + ldrh r0, [r7, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r6, #26] │ │ │ │ + ldrh r0, [r7, #26] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bpl.n 318bdc >::_M_default_append(unsigned int)@@Base+0x96048> │ │ │ │ + bpl.n 318be4 >::_M_default_append(unsigned int)@@Base+0x96050> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r2, #30] │ │ │ │ + ldrh r0, [r3, #30] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r5, #20] │ │ │ │ + ldrh r4, [r5, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bpl.n 318c4c >::_M_default_append(unsigned int)@@Base+0x960b8> │ │ │ │ + bpl.n 318c54 >::_M_default_append(unsigned int)@@Base+0x960c0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r1, #20] │ │ │ │ + ldrh r6, [r1, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bmi.n 318c1c >::_M_default_append(unsigned int)@@Base+0x96088> │ │ │ │ + bmi.n 318c24 >::_M_default_append(unsigned int)@@Base+0x96090> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r6, #22] │ │ │ │ + ldrh r0, [r7, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r1, #12] │ │ │ │ + ldrh r0, [r2, #12] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bcc.n 318c2c >::_M_default_append(unsigned int)@@Base+0x96098> │ │ │ │ + bcc.n 318c34 >::_M_default_append(unsigned int)@@Base+0x960a0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [sp, #600] @ 0x258 │ │ │ │ + str r2, [sp, #616] @ 0x268 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #592] @ 0x250 │ │ │ │ + str r2, [sp, #608] @ 0x260 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #680] @ 0x2a8 │ │ │ │ + str r2, [sp, #696] @ 0x2b8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #992] @ 0x3e0 │ │ │ │ + str r2, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #632] @ (318ed0 >::_M_default_append(unsigned int)@@Base+0x9633c>) │ │ │ │ + ldr r1, [pc, #648] @ (318ee0 >::_M_default_append(unsigned int)@@Base+0x9634c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [sp, #520] @ 0x208 │ │ │ │ + str r2, [sp, #536] @ 0x218 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #648] @ 0x288 │ │ │ │ + str r2, [sp, #664] @ 0x298 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #296] @ (318d8c >::_M_default_append(unsigned int)@@Base+0x961f8>) │ │ │ │ + ldr r1, [pc, #312] @ (318d9c >::_M_default_append(unsigned int)@@Base+0x96208>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r1, #8] │ │ │ │ + ldrh r6, [r1, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ cmp r2, r3 │ │ │ │ bne.w 318e64 >::_M_default_append(unsigned int)@@Base+0x962d0> │ │ │ │ adds r0, #1 │ │ │ │ cmp r7, r0 │ │ │ │ beq.n 318ca8 >::_M_default_append(unsigned int)@@Base+0x96114> │ │ │ │ ldr.w r2, [sl, #4]! │ │ │ │ @@ -877214,37 +877214,37 @@ │ │ │ │ str.w r3, [r6, r2, lsl #2] │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ add.w r8, r8, #1 │ │ │ │ cmp r3, r8 │ │ │ │ beq.n 3198b4 >::_M_default_append(unsigned int)@@Base+0x96d20> │ │ │ │ add.w lr, lr, #1 │ │ │ │ b.n 31979a >::_M_default_append(unsigned int)@@Base+0x96c06> │ │ │ │ - strh r6, [r1, #60] @ 0x3c │ │ │ │ + strh r2, [r2, #60] @ 0x3c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r3, #52] @ 0x34 │ │ │ │ + strh r0, [r4, #52] @ 0x34 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r6, #50] @ 0x32 │ │ │ │ + strh r4, [r6, #50] @ 0x32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r3, #50] @ 0x32 │ │ │ │ + strh r6, [r3, #50] @ 0x32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r3, #54] @ 0x36 │ │ │ │ + ldrh r6, [r3, #54] @ 0x36 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r7, #54] @ 0x36 │ │ │ │ + ldrh r4, [r7, #54] @ 0x36 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r6, #46] @ 0x2e │ │ │ │ + strh r0, [r7, #46] @ 0x2e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r2, #48] @ 0x30 │ │ │ │ + ldrh r6, [r2, #48] @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r1, #44] @ 0x2c │ │ │ │ + ldrh r0, [r2, #44] @ 0x2c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r3, #14] │ │ │ │ + strh r2, [r4, #14] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r6, #10] │ │ │ │ + strh r2, [r7, #10] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r7, #0] │ │ │ │ + ldrh r6, [r7, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ cmp.w sl, #0 │ │ │ │ bgt.w 31973a >::_M_default_append(unsigned int)@@Base+0x96ba6> │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ add.w r8, r8, #1 │ │ │ │ cmp r3, r8 │ │ │ │ ittt ne │ │ │ │ @@ -877552,71 +877552,71 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #124] @ (319c0c >::_M_default_append(unsigned int)@@Base+0x97078>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 318960 >::_M_default_append(unsigned int)@@Base+0x95dcc> │ │ │ │ - strh r6, [r4, #40] @ 0x28 │ │ │ │ + strh r2, [r5, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r4, [r7, #11] │ │ │ │ + ldrb r0, [r0, #12] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r5!, {r2, r5, r6} │ │ │ │ + stmia r5!, {r3, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r7, #9] │ │ │ │ + ldrb r2, [r0, #10] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r4!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r4, #9] │ │ │ │ + ldrb r6, [r4, #9] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r4!, {r3, r6, r7} │ │ │ │ + stmia r4!, {r2, r3, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r4, #8] │ │ │ │ + ldrb r2, [r5, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r7} │ │ │ │ + stmia r4!, {r1, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r1, #8] │ │ │ │ + ldrb r6, [r1, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r4!, {r1, r4, r5, r6} │ │ │ │ + stmia r4!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r6, #7] │ │ │ │ + ldrb r4, [r6, #7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r4, r6} │ │ │ │ + stmia r4!, {r1, r3, r4, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r2, #7] │ │ │ │ + ldrb r0, [r3, #7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r4!, {r2, r3, r4, r5} │ │ │ │ + stmia r4!, {r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r7, #6] │ │ │ │ + ldrb r6, [r7, #6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r4!, {r5} │ │ │ │ + stmia r4!, {r2, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r6, #5] │ │ │ │ + ldrb r4, [r6, #5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r4, r6, r7} │ │ │ │ + stmia r3!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r2, #5] │ │ │ │ + ldrb r4, [r2, #5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r3!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r6, #4] │ │ │ │ + ldrb r0, [r7, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r4, r7} │ │ │ │ + stmia r3!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r2, #4] │ │ │ │ + ldrb r2, [r3, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r2, r3, r4, r5, r6} │ │ │ │ + stmia r3!, {r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r2, #3] │ │ │ │ + ldrb r4, [r2, #3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r4, r5} │ │ │ │ + stmia r3!, {r1, r3, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r6, #1] │ │ │ │ + ldrb r4, [r6, #1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r4, r6, r7} │ │ │ │ + stmia r2!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3800] @ 0xed8 │ │ │ │ sub sp, #252 @ 0xfc │ │ │ │ @@ -878667,59 +878667,59 @@ │ │ │ │ b.n 31a77a >::_M_default_append(unsigned int)@@Base+0x97be6> │ │ │ │ ldr r5, [pc, #856] @ (31aa4c >::_M_default_append(unsigned int)@@Base+0x97eb8>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r5, [pc, #624] @ (31a96c >::_M_default_append(unsigned int)@@Base+0x97dd8>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strh r4, [r6, #32] │ │ │ │ + strh r0, [r7, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r2, #34] @ 0x22 │ │ │ │ + strh r0, [r3, #34] @ 0x22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r5, #23] │ │ │ │ + strb r0, [r6, #23] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r0!, {r1, r4, r6} │ │ │ │ + stmia r0!, {r1, r2, r4, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r2, #23] │ │ │ │ + strb r4, [r2, #23] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r4, r5} │ │ │ │ + stmia r0!, {r1, r3, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r6, #22] │ │ │ │ + strb r6, [r6, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r0!, {r3, r4} │ │ │ │ + stmia r0!, {r2, r3, r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r6, #20] │ │ │ │ + strh r6, [r6, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r0, #22] │ │ │ │ + strh r0, [r1, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r6, #18] │ │ │ │ + strh r0, [r7, #18] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r6, [r4, #15] │ │ │ │ + strb r2, [r5, #15] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bkpt 0x004c │ │ │ │ + bkpt 0x0050 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, r2, #7 │ │ │ │ + subs r0, r3, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r2, [r4, #13] │ │ │ │ + strb r6, [r4, #13] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r3, r6, r7, pc} │ │ │ │ + pop {r2, r3, r6, r7, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r6, #12] │ │ │ │ + strb r6, [r6, #12] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r3, r4, r7, pc} │ │ │ │ + pop {r2, r3, r4, r7, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r1, #14] │ │ │ │ + strb r2, [r2, #14] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r2, [r1, #2] │ │ │ │ + strb r6, [r1, #2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r3, #0] │ │ │ │ + strb r0, [r4, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r1, #0] │ │ │ │ + strb r4, [r1, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #168 @ 0xa8 │ │ │ │ + movs r4, #172 @ 0xac │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldrd r3, r2, [r4, #-4] │ │ │ │ subs r3, r3, r2 │ │ │ │ cmp r3, fp │ │ │ │ ble.n 31a774 >::_M_default_append(unsigned int)@@Base+0x97be0> │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ cmp r2, #0 │ │ │ │ @@ -879970,122 +879970,122 @@ │ │ │ │ ldr r3, [sp, #224] @ 0xe0 │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 31aad6 >::_M_default_append(unsigned int)@@Base+0x97f42> │ │ │ │ ldr r3, [sp, #228] @ 0xe4 │ │ │ │ add r5, r3 │ │ │ │ b.w 31aad6 >::_M_default_append(unsigned int)@@Base+0x97f42> │ │ │ │ nop │ │ │ │ - ldr r6, [r5, #48] @ 0x30 │ │ │ │ + ldr r2, [r6, #48] @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - push {r2, r4, r7, lr} │ │ │ │ + push {r3, r4, r7, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r3, #0] │ │ │ │ + ldrb r6, [r3, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r6, [r7, #21] │ │ │ │ + strb r2, [r0, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r0, #12] │ │ │ │ + ldrb r2, [r1, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb626 │ │ │ │ + @ instruction: 0xb62a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bls.n 31b47c >::_M_default_append(unsigned int)@@Base+0x988e8> │ │ │ │ + bls.n 31b484 >::_M_default_append(unsigned int)@@Base+0x988f0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r5, #8] │ │ │ │ + ldr r4, [r5, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r6, 31b562 >::_M_default_append(unsigned int)@@Base+0x989ce> │ │ │ │ + cbz r2, 31b564 >::_M_default_append(unsigned int)@@Base+0x989d0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r1, #8] │ │ │ │ + ldr r0, [r2, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - uxtb r2, r6 │ │ │ │ + uxtb r6, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r1, #4] │ │ │ │ + ldr r2, [r2, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - uxth r4, r6 │ │ │ │ + uxth r0, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r0, #11] │ │ │ │ + strb r4, [r0, #11] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r0, #116] @ 0x74 │ │ │ │ + str r2, [r1, #116] @ 0x74 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r4, 31b566 >::_M_default_append(unsigned int)@@Base+0x989d2> │ │ │ │ + cbz r0, 31b568 >::_M_default_append(unsigned int)@@Base+0x989d4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r1, #112] @ 0x70 │ │ │ │ + str r0, [r2, #112] @ 0x70 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r2, 31b560 >::_M_default_append(unsigned int)@@Base+0x989cc> │ │ │ │ + cbz r6, 31b560 >::_M_default_append(unsigned int)@@Base+0x989cc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r5, #116] @ 0x74 │ │ │ │ + str r0, [r6, #116] @ 0x74 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r0, #108] @ 0x6c │ │ │ │ + str r0, [r1, #108] @ 0x6c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r2, 31b55a >::_M_default_append(unsigned int)@@Base+0x989c6> │ │ │ │ + cbz r6, 31b55a >::_M_default_append(unsigned int)@@Base+0x989c6> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r5, #108] @ 0x6c │ │ │ │ + str r2, [r6, #108] @ 0x6c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r4, #88] @ 0x58 │ │ │ │ + str r2, [r5, #88] @ 0x58 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r2, #76] @ 0x4c │ │ │ │ + str r0, [r3, #76] @ 0x4c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r7, sp, #224 @ 0xe0 │ │ │ │ + add r7, sp, #240 @ 0xf0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r6, #72] @ 0x48 │ │ │ │ + str r2, [r7, #72] @ 0x48 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r7, sp, #104 @ 0x68 │ │ │ │ + add r7, sp, #120 @ 0x78 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r3, #80] @ 0x50 │ │ │ │ + str r4, [r3, #80] @ 0x50 │ │ │ │ lsls r7, r1, #1 │ │ │ │ mov sp, sl │ │ │ │ - vsri.32 q11, q7, #1 │ │ │ │ + vmls.i q11, , d18[0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r0, #56] @ 0x38 │ │ │ │ + str r0, [r1, #56] @ 0x38 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, sp, #968 @ 0x3c8 │ │ │ │ + add r5, sp, #984 @ 0x3d8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r0, #40] @ 0x28 │ │ │ │ + str r6, [r0, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #920 @ 0x398 │ │ │ │ + add r4, sp, #936 @ 0x3a8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r4, #36] @ 0x24 │ │ │ │ + str r2, [r5, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #816 @ 0x330 │ │ │ │ + add r4, sp, #832 @ 0x340 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r4, #32] │ │ │ │ + str r0, [r5, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #552 @ 0x228 │ │ │ │ + add r4, sp, #568 @ 0x238 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r1, #32] │ │ │ │ + str r4, [r1, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #440 @ 0x1b8 │ │ │ │ + add r4, sp, #456 @ 0x1c8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r5, #28] │ │ │ │ + str r4, [r5, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #312 @ 0x138 │ │ │ │ + add r4, sp, #328 @ 0x148 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r1, #28] │ │ │ │ + str r0, [r2, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #200 @ 0xc8 │ │ │ │ + add r4, sp, #216 @ 0xd8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r5, #24] │ │ │ │ + str r0, [r6, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #72 @ 0x48 │ │ │ │ + add r4, sp, #88 @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r6, [r1, r6] │ │ │ │ + ldrsh r2, [r2, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, sp, #984 @ 0x3d8 │ │ │ │ + add r1, sp, #1000 @ 0x3e8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r6, [r6, r5] │ │ │ │ + ldrsh r2, [r7, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, sp, #888 @ 0x378 │ │ │ │ + add r1, sp, #904 @ 0x388 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r6, [r3, r5] │ │ │ │ + ldrsh r2, [r4, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, sp, #792 @ 0x318 │ │ │ │ + add r1, sp, #808 @ 0x328 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r6, [r0, r5] │ │ │ │ + ldrsh r2, [r1, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, sp, #696 @ 0x2b8 │ │ │ │ + add r1, sp, #712 @ 0x2c8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r3, #76 @ 0x4c │ │ │ │ + movs r3, #80 @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ mov r9, r0 │ │ │ │ ldr.w r0, [pc, #2744] @ 31c094 >::_M_default_append(unsigned int)@@Base+0x99500> │ │ │ │ movw r1, #1641 @ 0x669 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -881083,172 +881083,172 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #324] @ (31c1d0 >::_M_default_append(unsigned int)@@Base+0x9963c>) │ │ │ │ mov r1, r9 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 31ba4c >::_M_default_append(unsigned int)@@Base+0x98eb8> │ │ │ │ - ldrsh r2, [r2, r0] │ │ │ │ + ldrsh r6, [r2, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, sp, #480 @ 0x1e0 │ │ │ │ + add r0, sp, #496 @ 0x1f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r5, r5] │ │ │ │ + ldrb r6, [r5, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r7, pc, #832 @ (adr r7, 31c3e4 >::_M_default_append(unsigned int)@@Base+0x99850>) │ │ │ │ + add r7, pc, #848 @ (adr r7, 31c3f4 >::_M_default_append(unsigned int)@@Base+0x99860>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r1, r5] │ │ │ │ + ldrb r6, [r1, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r7, pc, #704 @ (adr r7, 31c36c >::_M_default_append(unsigned int)@@Base+0x997d8>) │ │ │ │ + add r7, pc, #720 @ (adr r7, 31c37c >::_M_default_append(unsigned int)@@Base+0x997e8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #118 @ 0x76 │ │ │ │ + adds r5, #122 @ 0x7a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r4, r3] │ │ │ │ + ldrb r2, [r5, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r7, pc, #304 @ (adr r7, 31c1e8 >::_M_default_append(unsigned int)@@Base+0x99654>) │ │ │ │ + add r7, pc, #320 @ (adr r7, 31c1f8 >::_M_default_append(unsigned int)@@Base+0x99664>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r1, r3] │ │ │ │ + ldrb r4, [r1, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r7, pc, #184 @ (adr r7, 31c178 >::_M_default_append(unsigned int)@@Base+0x995e4>) │ │ │ │ + add r7, pc, #200 @ (adr r7, 31c188 >::_M_default_append(unsigned int)@@Base+0x995f4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r5, r2] │ │ │ │ + ldrb r4, [r5, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r7, pc, #56 @ (adr r7, 31c100 >::_M_default_append(unsigned int)@@Base+0x9956c>) │ │ │ │ + add r7, pc, #72 @ (adr r7, 31c110 >::_M_default_append(unsigned int)@@Base+0x9957c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r1, #4] │ │ │ │ + ldr r6, [r1, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r5, #40] @ 0x28 │ │ │ │ + ldr r6, [r5, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r5, #4] │ │ │ │ + ldr r4, [r5, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r6, #4] │ │ │ │ + ldr r4, [r6, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r0, #8] │ │ │ │ + ldr r4, [r0, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r1, r5] │ │ │ │ + ldrh r0, [r2, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, pc, #712 @ (adr r5, 31c3ac >::_M_default_append(unsigned int)@@Base+0x99818>) │ │ │ │ + add r5, pc, #728 @ (adr r5, 31c3bc >::_M_default_append(unsigned int)@@Base+0x99828>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r4, #46] @ 0x2e │ │ │ │ + strh r4, [r4, #46] @ 0x2e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r0, #116] @ 0x74 │ │ │ │ + str r4, [r0, #116] @ 0x74 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r6, #108] @ 0x6c │ │ │ │ + str r0, [r7, #108] @ 0x6c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r2, r3] │ │ │ │ + ldrh r4, [r2, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, pc, #216 @ (adr r5, 31c1d0 >::_M_default_append(unsigned int)@@Base+0x9963c>) │ │ │ │ + add r5, pc, #232 @ (adr r5, 31c1e0 >::_M_default_append(unsigned int)@@Base+0x9964c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r5, r3] │ │ │ │ + ldrh r2, [r6, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r7, r6] │ │ │ │ + ldr r0, [r0, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, pc, #136 @ (adr r4, 31c18c >::_M_default_append(unsigned int)@@Base+0x995f8>) │ │ │ │ + add r4, pc, #152 @ (adr r4, 31c19c >::_M_default_append(unsigned int)@@Base+0x99608>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r4, r6] │ │ │ │ + ldr r4, [r4, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, pc, #24 @ (adr r4, 31c124 >::_M_default_append(unsigned int)@@Base+0x99590>) │ │ │ │ + add r4, pc, #40 @ (adr r4, 31c134 >::_M_default_append(unsigned int)@@Base+0x995a0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r6, r5] │ │ │ │ + ldr r0, [r7, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, pc, #864 @ (adr r3, 31c474 >::_M_default_append(unsigned int)@@Base+0x998e0>) │ │ │ │ + add r3, pc, #880 @ (adr r3, 31c484 >::_M_default_append(unsigned int)@@Base+0x998f0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r1, r5] │ │ │ │ + ldr r0, [r2, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, pc, #704 @ (adr r3, 31c3dc >::_M_default_append(unsigned int)@@Base+0x99848>) │ │ │ │ + add r3, pc, #720 @ (adr r3, 31c3ec >::_M_default_append(unsigned int)@@Base+0x99858>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r1, r4] │ │ │ │ + ldr r4, [r1, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, pc, #440 @ (adr r3, 31c2dc >::_M_default_append(unsigned int)@@Base+0x99748>) │ │ │ │ + add r3, pc, #456 @ (adr r3, 31c2ec >::_M_default_append(unsigned int)@@Base+0x99758>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r5, r3] │ │ │ │ + ldr r6, [r5, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, pc, #320 @ (adr r3, 31c26c >::_M_default_append(unsigned int)@@Base+0x996d8>) │ │ │ │ + add r3, pc, #336 @ (adr r3, 31c27c >::_M_default_append(unsigned int)@@Base+0x996e8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r1, r3] │ │ │ │ + ldr r0, [r2, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, pc, #200 @ (adr r3, 31c1fc >::_M_default_append(unsigned int)@@Base+0x99668>) │ │ │ │ + add r3, pc, #216 @ (adr r3, 31c20c >::_M_default_append(unsigned int)@@Base+0x99678>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r3, r2] │ │ │ │ + ldr r6, [r3, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, pc, #0 @ (adr r3, 31c13c >::_M_default_append(unsigned int)@@Base+0x995a8>) │ │ │ │ + add r3, pc, #16 @ (adr r3, 31c14c >::_M_default_append(unsigned int)@@Base+0x995b8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r6, r3] │ │ │ │ + ldr r6, [r6, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r4, r2] │ │ │ │ + ldr r6, [r4, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r6, r1] │ │ │ │ + ldr r4, [r6, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r2, [r4, r5] │ │ │ │ + ldrsb r6, [r4, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #792 @ (adr r1, 31c468 >::_M_default_append(unsigned int)@@Base+0x998d4>) │ │ │ │ + add r1, pc, #808 @ (adr r1, 31c478 >::_M_default_append(unsigned int)@@Base+0x998e4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r4, [r7, r4] │ │ │ │ + ldrsb r0, [r0, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #648 @ (adr r1, 31c3e0 >::_M_default_append(unsigned int)@@Base+0x9984c>) │ │ │ │ + add r1, pc, #664 @ (adr r1, 31c3f0 >::_M_default_append(unsigned int)@@Base+0x9985c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r6, [r3, r4] │ │ │ │ + ldrsb r2, [r4, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #520 @ (adr r1, 31c368 >::_M_default_append(unsigned int)@@Base+0x997d4>) │ │ │ │ + add r1, pc, #536 @ (adr r1, 31c378 >::_M_default_append(unsigned int)@@Base+0x997e4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r0, [r2, r3] │ │ │ │ + ldrsb r4, [r2, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #216 @ (adr r1, 31c240 >::_M_default_append(unsigned int)@@Base+0x996ac>) │ │ │ │ + add r1, pc, #232 @ (adr r1, 31c250 >::_M_default_append(unsigned int)@@Base+0x996bc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r2, [r0, r5] │ │ │ │ + ldrsb r6, [r0, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ @ instruction: 0xb809 │ │ │ │ - @ instruction: 0xffff5566 │ │ │ │ + @ instruction: 0xffff556a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #824] @ 0x338 │ │ │ │ + ldr r7, [sp, #840] @ 0x348 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r1, r5] │ │ │ │ + strb r2, [r2, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #720] @ 0x2d0 │ │ │ │ + ldr r7, [sp, #736] @ 0x2e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r5, r4] │ │ │ │ + strb r2, [r6, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #600] @ 0x258 │ │ │ │ + ldr r7, [sp, #616] @ 0x268 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r2, r4] │ │ │ │ + strb r2, [r3, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r7, [sp, #512] @ 0x200 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r7, r3] │ │ │ │ + strb r0, [r0, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #392] @ 0x188 │ │ │ │ + ldr r7, [sp, #408] @ 0x198 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r4, r3] │ │ │ │ + strb r4, [r4, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #288] @ 0x120 │ │ │ │ + ldr r7, [sp, #304] @ 0x130 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r0, r3] │ │ │ │ + strb r2, [r1, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #184] @ 0xb8 │ │ │ │ + ldr r7, [sp, #200] @ 0xc8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r5, r2] │ │ │ │ + strb r0, [r6, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #80] @ 0x50 │ │ │ │ + ldr r7, [sp, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r4, [r4, r4] │ │ │ │ + ldrsh r0, [r5, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r0, r7] │ │ │ │ + strh r2, [r1, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r2, [r4, r6] │ │ │ │ + ldrsh r6, [r4, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r5, r6] │ │ │ │ + strh r6, [r5, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [sp, #72] @ 0x48 │ │ │ │ + ldr r6, [sp, #88] @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r2, r6] │ │ │ │ + strh r4, [r2, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [sp, #992] @ 0x3e0 │ │ │ │ + ldr r5, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r6, r5] │ │ │ │ + strh r0, [r7, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [sp, #880] @ 0x370 │ │ │ │ + ldr r5, [sp, #896] @ 0x380 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3912] @ 0xf48 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [pc, #784] @ (31c4f8 >::_M_default_append(unsigned int)@@Base+0x99964>) │ │ │ │ @@ -881575,29 +881575,29 @@ │ │ │ │ nop │ │ │ │ cmp r0, #32 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r7, #186 @ 0xba │ │ │ │ lsls r0, r3, #1 │ │ │ │ - str r4, [r1, r2] │ │ │ │ + str r0, [r2, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [sp, #976] @ 0x3d0 │ │ │ │ + ldr r2, [sp, #992] @ 0x3e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r5, r1] │ │ │ │ + str r2, [r6, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [sp, #856] @ 0x358 │ │ │ │ + ldr r2, [sp, #872] @ 0x368 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #752] @ (31c808 >::_M_default_append(unsigned int)@@Base+0x99c74>) │ │ │ │ + ldr r7, [pc, #768] @ (31c818 >::_M_default_append(unsigned int)@@Base+0x99c84>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [sp, #144] @ 0x90 │ │ │ │ + ldr r2, [sp, #160] @ 0xa0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #96] @ (31c580 >::_M_default_append(unsigned int)@@Base+0x999ec>) │ │ │ │ + ldr r7, [pc, #112] @ (31c590 >::_M_default_append(unsigned int)@@Base+0x999fc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #512] @ 0x200 │ │ │ │ + ldr r1, [sp, #528] @ 0x210 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #16 │ │ │ │ mov r4, r0 │ │ │ │ @@ -881627,17 +881627,17 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #12] @ (31c584 >::_M_default_append(unsigned int)@@Base+0x999f0>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 31c550 >::_M_default_append(unsigned int)@@Base+0x999bc> │ │ │ │ - ldr r6, [pc, #544] @ (31c7a4 >::_M_default_append(unsigned int)@@Base+0x99c10>) │ │ │ │ + ldr r6, [pc, #560] @ (31c7b4 >::_M_default_append(unsigned int)@@Base+0x99c20>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [sp, #960] @ 0x3c0 │ │ │ │ + ldr r0, [sp, #976] @ 0x3d0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #16 │ │ │ │ mov r5, r0 │ │ │ │ @@ -881704,27 +881704,27 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #36] @ (31c658 >::_M_default_append(unsigned int)@@Base+0x99ac4>) │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b.n 31c5c4 >::_M_default_append(unsigned int)@@Base+0x99a30> │ │ │ │ - bkpt 0x00c0 │ │ │ │ + bkpt 0x00c4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r0, #96] @ 0x60 │ │ │ │ + ldr r2, [r1, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r0, r0] │ │ │ │ + ldrb r2, [r1, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [pc, #928] @ (31c9f0 >::_M_default_append(unsigned int)@@Base+0x99e5c>) │ │ │ │ + ldr r5, [pc, #944] @ (31ca00 >::_M_default_append(unsigned int)@@Base+0x99e6c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [sp, #320] @ 0x140 │ │ │ │ + ldr r0, [sp, #336] @ 0x150 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #808] @ (31c980 >::_M_default_append(unsigned int)@@Base+0x99dec>) │ │ │ │ + ldr r5, [pc, #824] @ (31c990 >::_M_default_append(unsigned int)@@Base+0x99dfc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [sp, #200] @ 0xc8 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr.w r2, [pc, #2872] @ 31d1a8 >::_M_default_append(unsigned int)@@Base+0x9a614> │ │ │ │ sub sp, #56 @ 0x38 │ │ │ │ @@ -882714,318 +882714,318 @@ │ │ │ │ b.w 31c788 >::_M_default_append(unsigned int)@@Base+0x99bf4> │ │ │ │ nop │ │ │ │ ... │ │ │ │ movs r3, #148 @ 0x94 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [pc, #960] @ (31d574 >::_M_default_append(unsigned int)@@Base+0x9a9e0>) │ │ │ │ + ldr r5, [pc, #976] @ (31d584 >::_M_default_append(unsigned int)@@Base+0x9a9f0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ str r3, [r7, #60] @ 0x3c │ │ │ │ - vtbx.8 d21, {d31- >::_M_default_append(unsigned int)@@Base+0x9a830>) │ │ │ │ + ldr r4, [pc, #528] @ (31d3d4 >::_M_default_append(unsigned int)@@Base+0x9a840>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #920] @ 0x398 │ │ │ │ + str r6, [sp, #936] @ 0x3a8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ movs r2, #124 @ 0x7c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r4, [pc, #264] @ (31d2d8 >::_M_default_append(unsigned int)@@Base+0x9a744>) │ │ │ │ + ldr r4, [pc, #280] @ (31d2e8 >::_M_default_append(unsigned int)@@Base+0x9a754>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #672] @ 0x2a0 │ │ │ │ + str r6, [sp, #688] @ 0x2b0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ str r1, [r2, #36] @ 0x24 │ │ │ │ @ instruction: 0xffff6cb1 │ │ │ │ - @ instruction: 0xffff4bfc │ │ │ │ + vdup.8 d20, d0[7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #392] @ 0x188 │ │ │ │ + str r6, [sp, #408] @ 0x198 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #888] @ (31d560 >::_M_default_append(unsigned int)@@Base+0x9a9cc>) │ │ │ │ + ldr r3, [pc, #904] @ (31d570 >::_M_default_append(unsigned int)@@Base+0x9a9dc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #272] @ 0x110 │ │ │ │ + str r6, [sp, #288] @ 0x120 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldc2l 15, cr15, [r1, #-1020] @ 0xfffffc04 │ │ │ │ ldc2l 15, cr15, [r9], {255} @ 0xff │ │ │ │ - ldr r3, [pc, #608] @ (31d458 >::_M_default_append(unsigned int)@@Base+0x9a8c4>) │ │ │ │ + ldr r3, [pc, #624] @ (31d468 >::_M_default_append(unsigned int)@@Base+0x9a8d4>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #1016] @ 0x3f8 │ │ │ │ + str r6, [sp, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #488] @ (31d3e8 >::_M_default_append(unsigned int)@@Base+0x9a854>) │ │ │ │ + ldr r3, [pc, #504] @ (31d3f8 >::_M_default_append(unsigned int)@@Base+0x9a864>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #896] @ 0x380 │ │ │ │ + str r5, [sp, #912] @ 0x390 │ │ │ │ lsls r4, r1, #1 │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ - vtbx.8 d20, {d15-d18}, d8 │ │ │ │ + vtbx.8 d20, {d15-d18}, d12 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #696] @ 0x2b8 │ │ │ │ + str r5, [sp, #712] @ 0x2c8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ cmp r7, #163 @ 0xa3 │ │ │ │ - @ instruction: 0xffff4b16 │ │ │ │ + @ instruction: 0xffff4b1a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #496] @ 0x1f0 │ │ │ │ + str r5, [sp, #512] @ 0x200 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #992] @ (31d600 >::_M_default_append(unsigned int)@@Base+0x9aa6c>) │ │ │ │ + ldr r2, [pc, #1008] @ (31d610 >::_M_default_append(unsigned int)@@Base+0x9aa7c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #368] @ 0x170 │ │ │ │ + str r5, [sp, #384] @ 0x180 │ │ │ │ lsls r4, r1, #1 │ │ │ │ strh.w pc, [r7, #4095] @ 0xfff │ │ │ │ - ldr r2, [pc, #712] @ (31d4f4 >::_M_default_append(unsigned int)@@Base+0x9a960>) │ │ │ │ + ldr r2, [pc, #728] @ (31d504 >::_M_default_append(unsigned int)@@Base+0x9a970>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #96] @ 0x60 │ │ │ │ + str r5, [sp, #112] @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #128] @ (31d2b4 >::_M_default_append(unsigned int)@@Base+0x9a720>) │ │ │ │ + ldr r3, [pc, #144] @ (31d2c4 >::_M_default_append(unsigned int)@@Base+0x9a730>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ cmp r6, #251 @ 0xfb │ │ │ │ vrshr.u64 , , #1 │ │ │ │ @ instruction: 0xffff9d27 │ │ │ │ - @ instruction: 0xffff589e │ │ │ │ + vtbl.8 d21, {d31}, d18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r1, r2] │ │ │ │ + ldr r2, [r2, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [pc, #176] @ (31d2fc >::_M_default_append(unsigned int)@@Base+0x9a768>) │ │ │ │ + ldr r2, [pc, #192] @ (31d30c >::_M_default_append(unsigned int)@@Base+0x9a778>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [sp, #584] @ 0x248 │ │ │ │ + str r4, [sp, #600] @ 0x258 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r6, r1] │ │ │ │ + ldr r0, [r7, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r1, r3] │ │ │ │ + ldr r0, [r2, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #888] @ (31d5d4 >::_M_default_append(unsigned int)@@Base+0x9aa40>) │ │ │ │ + ldr r1, [pc, #904] @ (31d5e4 >::_M_default_append(unsigned int)@@Base+0x9aa50>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [sp, #272] @ 0x110 │ │ │ │ + str r4, [sp, #288] @ 0x120 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r5, r2] │ │ │ │ + ldr r0, [r6, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r3, r3] │ │ │ │ + ldr r2, [r4, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #624] @ (31d4dc >::_M_default_append(unsigned int)@@Base+0x9a948>) │ │ │ │ + ldr r1, [pc, #640] @ (31d4ec >::_M_default_append(unsigned int)@@Base+0x9a958>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [sp, #8] │ │ │ │ + str r4, [sp, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r0, r3] │ │ │ │ + ldr r6, [r0, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r1, r4] │ │ │ │ + ldr r4, [r1, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #344] @ (31d3d4 >::_M_default_append(unsigned int)@@Base+0x9a840>) │ │ │ │ + ldr r1, [pc, #360] @ (31d3e4 >::_M_default_append(unsigned int)@@Base+0x9a850>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r3, [sp, #752] @ 0x2f0 │ │ │ │ + str r3, [sp, #768] @ 0x300 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r6, r3] │ │ │ │ + ldr r4, [r6, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r3, r4] │ │ │ │ + ldr r2, [r4, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #80] @ (31d2dc >::_M_default_append(unsigned int)@@Base+0x9a748>) │ │ │ │ + ldr r1, [pc, #96] @ (31d2ec >::_M_default_append(unsigned int)@@Base+0x9a758>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r3, [sp, #488] @ 0x1e8 │ │ │ │ + str r3, [sp, #504] @ 0x1f8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r0, r4] │ │ │ │ + ldr r2, [r1, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r7, r4] │ │ │ │ + ldr r0, [r0, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [pc, #840] @ (31d5e4 >::_M_default_append(unsigned int)@@Base+0x9aa50>) │ │ │ │ + ldr r0, [pc, #856] @ (31d5f4 >::_M_default_append(unsigned int)@@Base+0x9aa60>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r3, [sp, #224] @ 0xe0 │ │ │ │ + str r3, [sp, #240] @ 0xf0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #720] @ (31d574 >::_M_default_append(unsigned int)@@Base+0x9a9e0>) │ │ │ │ + ldr r0, [pc, #736] @ (31d584 >::_M_default_append(unsigned int)@@Base+0x9a9f0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ + str r3, [sp, #112] @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r0, r4] │ │ │ │ + ldr r4, [r0, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r7, r4] │ │ │ │ + ldr r2, [r0, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [pc, #448] @ (31d474 >::_M_default_append(unsigned int)@@Base+0x9a8e0>) │ │ │ │ + ldr r0, [pc, #464] @ (31d484 >::_M_default_append(unsigned int)@@Base+0x9a8f0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #856] @ 0x358 │ │ │ │ + str r2, [sp, #872] @ 0x368 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r3, r4] │ │ │ │ + ldr r2, [r4, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r2, r5] │ │ │ │ + ldr r4, [r2, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [pc, #184] @ (31d37c >::_M_default_append(unsigned int)@@Base+0x9a7e8>) │ │ │ │ + ldr r0, [pc, #200] @ (31d38c >::_M_default_append(unsigned int)@@Base+0x9a7f8>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #592] @ 0x250 │ │ │ │ + str r2, [sp, #608] @ 0x260 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r6, r4] │ │ │ │ + ldr r0, [r7, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r2, r6] │ │ │ │ + ldr r2, [r3, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - blxns sp │ │ │ │ + blx lr │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #328] @ 0x148 │ │ │ │ + str r2, [sp, #344] @ 0x158 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r2, r7] │ │ │ │ + ldr r2, [r3, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r6, r5] │ │ │ │ + ldr r2, [r7, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0x47a6 │ │ │ │ + @ instruction: 0x47aa │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #48] @ 0x30 │ │ │ │ + str r2, [sp, #64] @ 0x40 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r7, r6] │ │ │ │ + ldr r0, [r0, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r2, r0] │ │ │ │ + ldrh r6, [r2, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bxns ip │ │ │ │ + bx sp │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #808] @ 0x328 │ │ │ │ + str r1, [sp, #824] @ 0x338 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r7, r7] │ │ │ │ + ldr r6, [r7, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r7, r0] │ │ │ │ + ldrh r0, [r0, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ bx r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #544] @ 0x220 │ │ │ │ + str r1, [sp, #560] @ 0x230 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r4, r0] │ │ │ │ + ldrh r4, [r4, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r2, #112] @ 0x70 │ │ │ │ + str r6, [r2, #112] @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov ip, fp │ │ │ │ + mov r8, ip │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #264] @ 0x108 │ │ │ │ + str r1, [sp, #280] @ 0x118 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r2, r1] │ │ │ │ + ldrh r2, [r3, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r6, #108] @ 0x6c │ │ │ │ + str r0, [r7, #108] @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov r8, r3 │ │ │ │ + mov ip, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #1016] @ 0x3f8 │ │ │ │ + str r1, [sp, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r1, r2] │ │ │ │ + ldrh r4, [r1, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r7, r2] │ │ │ │ + ldrh r6, [r7, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mov r0, fp │ │ │ │ + mov r4, fp │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #760] @ 0x2f8 │ │ │ │ + str r0, [sp, #776] @ 0x308 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r4, r2] │ │ │ │ + ldrh r6, [r4, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r4, r3] │ │ │ │ + ldrh r4, [r4, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mov r2, r2 │ │ │ │ + mov r6, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #480] @ 0x1e0 │ │ │ │ + str r0, [sp, #496] @ 0x1f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r0, r3] │ │ │ │ + ldrh r0, [r1, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r1, r4] │ │ │ │ + ldrh r2, [r2, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r8, sl │ │ │ │ + cmp ip, sl │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #216] @ 0xd8 │ │ │ │ + str r0, [sp, #232] @ 0xe8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r6, r3] │ │ │ │ + ldrh r0, [r7, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r7, r4] │ │ │ │ + ldrh r6, [r7, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp ip, r0 │ │ │ │ + cmp r8, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r5, #62] @ 0x3e │ │ │ │ + ldrh r6, [r5, #62] @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r3, r4] │ │ │ │ + ldrh r2, [r4, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r7, r5] │ │ │ │ + ldrh r4, [r7, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, r8 │ │ │ │ + cmp r6, r8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r5, #60] @ 0x3c │ │ │ │ + ldrh r4, [r5, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r3, r6] │ │ │ │ + ldrh r2, [r4, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r1, r5] │ │ │ │ + ldrh r4, [r1, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add ip, sp │ │ │ │ + add r8, lr │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r2, #58] @ 0x3a │ │ │ │ + ldrh r6, [r2, #58] @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r7, r5] │ │ │ │ + ldrh r2, [r0, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r0, r7] │ │ │ │ + ldrh r0, [r1, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add sl, r5 │ │ │ │ + add lr, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r2, #56] @ 0x38 │ │ │ │ + ldrh r4, [r2, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r5, r6] │ │ │ │ + ldrh r4, [r5, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r1, r0] │ │ │ │ + ldrb r6, [r1, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, sp │ │ │ │ + add r4, sp │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r1, #54] @ 0x36 │ │ │ │ + ldrh r2, [r2, #54] @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r5, r7] │ │ │ │ + ldrh r6, [r5, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r2, r2] │ │ │ │ + ldrb r4, [r2, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, r4 │ │ │ │ + add r4, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r1, #52] @ 0x34 │ │ │ │ + ldrh r4, [r1, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r7, r1] │ │ │ │ + ldrb r0, [r0, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r5, r3] │ │ │ │ + ldrb r6, [r5, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mvns r0, r4 │ │ │ │ + mvns r4, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r1, #50] @ 0x32 │ │ │ │ + ldrh r4, [r1, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r2, r3] │ │ │ │ + ldrb r6, [r2, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r5, r5] │ │ │ │ + ldrb r4, [r5, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bics r4, r3 │ │ │ │ + bics r0, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r0, #48] @ 0x30 │ │ │ │ + ldrh r0, [r1, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r2, r5] │ │ │ │ + ldrb r6, [r2, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r4, [r3, r6] │ │ │ │ + ldrb r0, [r4, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - muls r0, r4 │ │ │ │ + muls r4, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r1, #46] @ 0x2e │ │ │ │ + ldrh r4, [r1, #46] @ 0x2e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r1, r6] │ │ │ │ + ldrb r6, [r1, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r4, [r6, r6] │ │ │ │ + ldrb r0, [r7, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orrs r4, r4 │ │ │ │ + orrs r0, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r1, #44] @ 0x2c │ │ │ │ + ldrh r0, [r2, #44] @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r3, r6] │ │ │ │ + ldrb r6, [r3, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r4, [r0, r0] │ │ │ │ + ldrsh r0, [r1, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmn r0, r5 │ │ │ │ + cmn r4, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r2, #42] @ 0x2a │ │ │ │ + ldrh r4, [r2, #42] @ 0x2a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r6, r7] │ │ │ │ + ldrb r0, [r7, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r6, [r2, r1] │ │ │ │ + ldrsh r2, [r3, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, r5 │ │ │ │ + cmp r2, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r2, #40] @ 0x28 │ │ │ │ + ldrh r2, [r3, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r2, [r0, r1] │ │ │ │ + ldrsh r6, [r0, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r0, [r5, r1] │ │ │ │ + ldrsh r4, [r5, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - negs r4, r5 │ │ │ │ + negs r0, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r2, #38] @ 0x26 │ │ │ │ + ldrh r0, [r3, #38] @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r2, [pc, #772] @ (31d730 >::_M_default_append(unsigned int)@@Base+0x9ab9c>) │ │ │ │ add.w r3, r4, #260 @ 0x104 │ │ │ │ ldr r1, [pc, #772] @ (31d734 >::_M_default_append(unsigned int)@@Base+0x9aba0>) │ │ │ │ strd r0, r0, [sp] │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ @@ -883303,95 +883303,95 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #172] @ (31d7d0 >::_M_default_append(unsigned int)@@Base+0x9ac3c>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 31c788 >::_M_default_append(unsigned int)@@Base+0x99bf4> │ │ │ │ - ldrh r4, [r2, r7] │ │ │ │ + ldrh r0, [r3, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r1, r0] │ │ │ │ + ldrb r2, [r2, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #166 @ 0xa6 │ │ │ │ + subs r7, #170 @ 0xaa │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r1, #16] │ │ │ │ + ldrh r2, [r2, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r7, r7] │ │ │ │ + ldrh r4, [r7, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r3, r0] │ │ │ │ + ldrb r2, [r4, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #102 @ 0x66 │ │ │ │ + subs r7, #106 @ 0x6a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r1, #14] │ │ │ │ + ldrh r2, [r2, #14] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r0, r0] │ │ │ │ + ldrb r0, [r1, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r1, r1] │ │ │ │ + ldrb r6, [r1, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #42 @ 0x2a │ │ │ │ + subs r7, #46 @ 0x2e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r2, #12] │ │ │ │ + ldrh r6, [r2, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r7, r0] │ │ │ │ + ldrb r0, [r0, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r0, r2] │ │ │ │ + ldrb r6, [r0, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #238 @ 0xee │ │ │ │ + subs r6, #242 @ 0xf2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r2, #10] │ │ │ │ + ldrh r2, [r3, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r6, r1] │ │ │ │ + ldrb r6, [r6, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r4, r3] │ │ │ │ + ldrb r6, [r4, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #172 @ 0xac │ │ │ │ + subs r6, #176 @ 0xb0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r2, #8] │ │ │ │ + ldrh r0, [r3, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r0, r3] │ │ │ │ + ldrb r0, [r1, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r0, r4] │ │ │ │ + ldrb r6, [r0, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #102 @ 0x66 │ │ │ │ + subs r6, #106 @ 0x6a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r1, #6] │ │ │ │ + ldrh r2, [r2, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r5, r3] │ │ │ │ + ldrb r0, [r6, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r4, [r2, r3] │ │ │ │ + ldrb r0, [r3, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r0, r5] │ │ │ │ + ldrb r6, [r0, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #236 @ 0xec │ │ │ │ + subs r5, #240 @ 0xf0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r2, #2] │ │ │ │ + ldrh r0, [r3, #2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #208 @ 0xd0 │ │ │ │ + subs r5, #212 @ 0xd4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r7, #0] │ │ │ │ + ldrh r4, [r7, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #132 @ 0x84 │ │ │ │ + subs r5, #136 @ 0x88 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r5, #62] @ 0x3e │ │ │ │ + strh r0, [r6, #62] @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #104 @ 0x68 │ │ │ │ + subs r5, #108 @ 0x6c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r2, #62] @ 0x3e │ │ │ │ + strh r4, [r2, #62] @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #60 @ 0x3c │ │ │ │ + subs r5, #64 @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r4, #60] @ 0x3c │ │ │ │ + strh r0, [r5, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #12 │ │ │ │ + subs r5, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r6, #58] @ 0x3a │ │ │ │ + strh r0, [r7, #58] @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #218 @ 0xda │ │ │ │ + subs r4, #222 @ 0xde │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r0, #58] @ 0x3a │ │ │ │ + strh r6, [r0, #58] @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #400] @ (31d978 >::_M_default_append(unsigned int)@@Base+0x9ade4>) │ │ │ │ @@ -883564,45 +883564,45 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #44] @ (31d998 >::_M_default_append(unsigned int)@@Base+0x9ae04>) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mvn.w r3, #10 │ │ │ │ b.n 31d876 >::_M_default_append(unsigned int)@@Base+0x9ace2> │ │ │ │ - ldr r2, [pc, #296] @ (31daa4 >::_M_default_append(unsigned int)@@Base+0x9af10>) │ │ │ │ + ldr r2, [pc, #312] @ (31dab4 >::_M_default_append(unsigned int)@@Base+0x9af20>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #56 @ 0x38 │ │ │ │ + subs r3, #60 @ 0x3c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r3, #44] @ 0x2c │ │ │ │ + strh r2, [r4, #44] @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #248 @ 0xf8 │ │ │ │ + subs r2, #252 @ 0xfc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r4, #42] @ 0x2a │ │ │ │ + strh r4, [r4, #42] @ 0x2a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #202 @ 0xca │ │ │ │ + subs r2, #206 @ 0xce │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r6, #40] @ 0x28 │ │ │ │ + strh r6, [r6, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #146 @ 0x92 │ │ │ │ + subs r2, #150 @ 0x96 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r2, r7] │ │ │ │ + ldr r4, [r2, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #20] @ (31d9c0 >::_M_default_append(unsigned int)@@Base+0x9ae2c>) │ │ │ │ add r1, pc │ │ │ │ bl 531960 │ │ │ │ cbz r0, 31d9be >::_M_default_append(unsigned int)@@Base+0x9ae2a> │ │ │ │ bl 4fb22c │ │ │ │ ldr r0, [r0, #12] │ │ │ │ bic.w r0, r0, r0, asr #31 │ │ │ │ pop {r3, pc} │ │ │ │ - ldr r0, [pc, #544] @ (31dbe4 >::_M_default_append(unsigned int)@@Base+0x9b050>) │ │ │ │ + ldr r0, [pc, #560] @ (31dbf4 >::_M_default_append(unsigned int)@@Base+0x9b060>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r2, [pc, #740] @ (31dcbc >::_M_default_append(unsigned int)@@Base+0x9b128>) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -883891,55 +883891,55 @@ │ │ │ │ bl 525220 │ │ │ │ b.n 31db46 >::_M_default_append(unsigned int)@@Base+0x9afb2> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ asrs r0, r6, #32 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r2, #94 @ 0x5e │ │ │ │ + subs r2, #98 @ 0x62 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r2, r0] │ │ │ │ + ldrh r6, [r2, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31d824 >::_M_default_append(unsigned int)@@Base+0x9ac90> │ │ │ │ + b.n 31d82c >::_M_default_append(unsigned int)@@Base+0x9ac98> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r0, r4] │ │ │ │ + ldr r0, [r1, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r2, r3] │ │ │ │ + ldrh r2, [r3, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r1, r6] │ │ │ │ + ldr r4, [r1, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #88 @ 0x58 │ │ │ │ + subs r1, #92 @ 0x5c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #50 @ 0x32 │ │ │ │ + subs r1, #54 @ 0x36 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r0, r3] │ │ │ │ + ldr r2, [r1, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #172 @ 0xac │ │ │ │ + subs r0, #176 @ 0xb0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r0, [r3, r7] │ │ │ │ + ldrsb r4, [r3, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ lsrs r0, r3, #24 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrsb r4, [r5, r5] │ │ │ │ + ldrsb r0, [r6, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #94 @ 0x5e │ │ │ │ + subs r0, #98 @ 0x62 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r3, r1] │ │ │ │ + ldr r2, [r4, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r7, #172 @ 0xac │ │ │ │ + adds r7, #176 @ 0xb0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r3, #16] │ │ │ │ + strh r6, [r3, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r8, r7 │ │ │ │ + cmp ip, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r7, #102 @ 0x66 │ │ │ │ + adds r7, #106 @ 0x6a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r2, #14] │ │ │ │ + strh r0, [r3, #14] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r4, [r0, r5] │ │ │ │ + ldrsb r0, [r1, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #140] @ (31ddb8 >::_M_default_append(unsigned int)@@Base+0x9b224>) │ │ │ │ @@ -883994,27 +883994,27 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #32] @ (31ddd0 >::_M_default_append(unsigned int)@@Base+0x9b23c>) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 31dd5c >::_M_default_append(unsigned int)@@Base+0x9b1c8> │ │ │ │ nop │ │ │ │ - cmp r0, r1 │ │ │ │ + cmp r4, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, #142 @ 0x8e │ │ │ │ + adds r6, #146 @ 0x92 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r6, #6] │ │ │ │ + strh r2, [r7, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #114 @ 0x72 │ │ │ │ + adds r6, #118 @ 0x76 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r4, r0] │ │ │ │ + ldr r6, [r4, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, #80 @ 0x50 │ │ │ │ + adds r6, #84 @ 0x54 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r6, r6] │ │ │ │ + ldrsb r2, [r7, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #116] @ (31de5c >::_M_default_append(unsigned int)@@Base+0x9b2c8>) │ │ │ │ @@ -884061,23 +884061,23 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #24] @ (31de6c >::_M_default_append(unsigned int)@@Base+0x9b2d8>) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 31de0e >::_M_default_append(unsigned int)@@Base+0x9b27a> │ │ │ │ nop │ │ │ │ - add r2, r9 │ │ │ │ + add r6, r9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r5, #204 @ 0xcc │ │ │ │ + adds r5, #208 @ 0xd0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r6, #0] │ │ │ │ + strh r0, [r7, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #172 @ 0xac │ │ │ │ + adds r5, #176 @ 0xb0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r3, r6] │ │ │ │ + ldrsb r2, [r4, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ subs r0, r1, r0 │ │ │ │ bx lr │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -884191,17 +884191,17 @@ │ │ │ │ b.n 31defe >::_M_default_append(unsigned int)@@Base+0x9b36a> │ │ │ │ mov r0, r4 │ │ │ │ bl 416c50 │ │ │ │ ldrb.w r3, [r0, #385] @ 0x181 │ │ │ │ lsls r3, r3, #30 │ │ │ │ bne.n 31df7c >::_M_default_append(unsigned int)@@Base+0x9b3e8> │ │ │ │ b.n 31dea0 >::_M_default_append(unsigned int)@@Base+0x9b30c> │ │ │ │ - ldrsb r6, [r6, r5] │ │ │ │ + ldrsb r2, [r7, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r2, #30] │ │ │ │ + ldrb r6, [r2, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ bl 4fb22c │ │ │ │ @@ -884424,21 +884424,21 @@ │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r5, #7 │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsrs r2, r7, #5 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r6, [r2, r1] │ │ │ │ + strb r2, [r3, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r6, #17] │ │ │ │ + ldrb r6, [r6, #17] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, r0] │ │ │ │ + strb r4, [r7, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r4, [r2, #17] │ │ │ │ + ldrb r0, [r3, #17] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, #24 │ │ │ │ mov r6, r0 │ │ │ │ @@ -884623,21 +884623,21 @@ │ │ │ │ mov r0, r5 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #24 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - strh r6, [r3, r5] │ │ │ │ + strh r2, [r4, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r6, r4] │ │ │ │ + strh r0, [r7, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r0, r0] │ │ │ │ + strh r0, [r1, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r5, #8] │ │ │ │ + ldrb r4, [r5, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (31e4ec >::_M_default_append(unsigned int)@@Base+0x9b958>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -884678,15 +884678,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsls r6, r6, #21 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r4, r6] │ │ │ │ + str r6, [r4, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ lsls r4, r7, #20 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ @@ -884955,21 +884955,21 @@ │ │ │ │ ... │ │ │ │ lsls r0, r7, #19 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsls r2, r5, #11 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r6, [pc, #480] @ (31ea08 >::_M_default_append(unsigned int)@@Base+0x9be74>) │ │ │ │ + ldr r6, [pc, #496] @ (31ea18 >::_M_default_append(unsigned int)@@Base+0x9be84>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r2, #26] │ │ │ │ + strb r0, [r3, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #288] @ (31e950 >::_M_default_append(unsigned int)@@Base+0x9bdbc>) │ │ │ │ + ldr r6, [pc, #304] @ (31e960 >::_M_default_append(unsigned int)@@Base+0x9bdcc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r4, #25] │ │ │ │ + strb r0, [r5, #25] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ movs r4, #0 │ │ │ │ @@ -886233,103 +886233,103 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 31f070 >::_M_default_append(unsigned int)@@Base+0x9c4dc> │ │ │ │ ldc2l 0, cr0, [r4, #-348]! @ 0xfffffea4 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldc2l 0, cr0, [ip], #348 @ 0x15c │ │ │ │ - ldr r0, [pc, #512] @ (31f76c >::_M_default_append(unsigned int)@@Base+0x9cbd8>) │ │ │ │ + ldr r0, [pc, #528] @ (31f77c >::_M_default_append(unsigned int)@@Base+0x9cbe8>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r2, [r3, #2] │ │ │ │ + strb r6, [r3, #2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #424] @ (31f71c >::_M_default_append(unsigned int)@@Base+0x9cb88>) │ │ │ │ + ldr r0, [pc, #440] @ (31f72c >::_M_default_append(unsigned int)@@Base+0x9cb98>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - blx r4 │ │ │ │ + blxns r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp lr, ip │ │ │ │ + cmp sl, sp │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r7, #92] @ 0x5c │ │ │ │ + ldr r2, [r0, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r0, sp │ │ │ │ + cmp r4, sp │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, lr │ │ │ │ + add r0, pc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - muls r0, r0 │ │ │ │ + muls r4, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r3, #52] @ 0x34 │ │ │ │ + ldr r0, [r4, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - orrs r6, r0 │ │ │ │ + orrs r2, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r4, r7 │ │ │ │ + cmn r0, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r3, #44] @ 0x2c │ │ │ │ + ldr r4, [r3, #44] @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, r3 │ │ │ │ + cmp r2, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r7, #40] @ 0x28 │ │ │ │ + ldr r4, [r7, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r2, r0 │ │ │ │ + cmp r6, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r3, #40] @ 0x28 │ │ │ │ + ldr r2, [r4, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - negs r4, r4 │ │ │ │ + negs r0, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r7, #36] @ 0x24 │ │ │ │ + ldr r2, [r0, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - negs r0, r1 │ │ │ │ + negs r4, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r4, #36] @ 0x24 │ │ │ │ + ldr r6, [r4, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - tst r4, r5 │ │ │ │ + tst r0, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r0, #36] @ 0x24 │ │ │ │ + ldr r2, [r1, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - tst r0, r2 │ │ │ │ + tst r4, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r5, #32] │ │ │ │ + ldr r6, [r5, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rors r4, r6 │ │ │ │ + rors r0, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r1, #32] │ │ │ │ + ldr r2, [r2, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rors r0, r3 │ │ │ │ + rors r4, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r6, #28] │ │ │ │ + ldr r6, [r6, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sbcs r4, r7 │ │ │ │ + rors r0, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r2, #28] │ │ │ │ + ldr r2, [r3, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sbcs r0, r4 │ │ │ │ + sbcs r4, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r7, #24] │ │ │ │ + ldr r6, [r7, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sbcs r4, r0 │ │ │ │ + sbcs r0, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r3, #24] │ │ │ │ + ldr r2, [r4, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adcs r0, r5 │ │ │ │ + adcs r4, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r0, #24] │ │ │ │ + ldr r6, [r0, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adcs r4, r1 │ │ │ │ + adcs r0, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r4, #20] │ │ │ │ + ldr r2, [r5, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r6 │ │ │ │ + asrs r4, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r1, #20] │ │ │ │ + ldr r6, [r1, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r2 │ │ │ │ + asrs r0, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r5, #16] │ │ │ │ + ldr r2, [r6, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r7 │ │ │ │ + lsrs r6, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r2, #16] │ │ │ │ + ldr r0, [r3, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr.w r4, [pc, #1172] @ 31fac8 >::_M_default_append(unsigned int)@@Base+0x9cf34> │ │ │ │ @@ -886766,78 +886766,78 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 31fa70 >::_M_default_append(unsigned int)@@Base+0x9cedc> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xf3d00057 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r7, #28 │ │ │ │ + subs r7, #32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r7, #112] @ 0x70 │ │ │ │ + str r4, [r7, #112] @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r7, #4 │ │ │ │ + subs r7, #8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r4, #112] @ 0x70 │ │ │ │ + str r4, [r4, #112] @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, #138 @ 0x8a │ │ │ │ + subs r6, #142 @ 0x8e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r4, #104] @ 0x68 │ │ │ │ + str r2, [r5, #104] @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ @ instruction: 0xf21e0057 │ │ │ │ - subs r6, #28 │ │ │ │ + subs r6, #32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r7, #96] @ 0x60 │ │ │ │ + str r4, [r7, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, #2 │ │ │ │ + subs r6, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r3, #96] @ 0x60 │ │ │ │ + str r2, [r4, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #232 @ 0xe8 │ │ │ │ + subs r5, #236 @ 0xec │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r0, #96] @ 0x60 │ │ │ │ + str r0, [r1, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #190 @ 0xbe │ │ │ │ + subs r5, #194 @ 0xc2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r3, #92] @ 0x5c │ │ │ │ + str r6, [r3, #92] @ 0x5c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #124 @ 0x7c │ │ │ │ + subs r5, #128 @ 0x80 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r3, #88] @ 0x58 │ │ │ │ + str r4, [r3, #88] @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #44 @ 0x2c │ │ │ │ + subs r5, #48 @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r1, #84] @ 0x54 │ │ │ │ + str r4, [r1, #84] @ 0x54 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #8 │ │ │ │ + subs r5, #12 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r4, #80] @ 0x50 │ │ │ │ + str r0, [r5, #80] @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #240 @ 0xf0 │ │ │ │ + subs r4, #244 @ 0xf4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r1, #80] @ 0x50 │ │ │ │ + str r0, [r2, #80] @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #78 @ 0x4e │ │ │ │ + subs r4, #82 @ 0x52 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r5, #68] @ 0x44 │ │ │ │ + str r6, [r5, #68] @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #226 @ 0xe2 │ │ │ │ + subs r3, #230 @ 0xe6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r7, #60] @ 0x3c │ │ │ │ + str r2, [r0, #64] @ 0x40 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #202 @ 0xca │ │ │ │ + subs r3, #206 @ 0xce │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r4, #60] @ 0x3c │ │ │ │ + str r2, [r5, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #170 @ 0xaa │ │ │ │ + subs r3, #174 @ 0xae │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r0, #60] @ 0x3c │ │ │ │ + str r2, [r1, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #144 @ 0x90 │ │ │ │ + subs r3, #148 @ 0x94 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r5, #56] @ 0x38 │ │ │ │ + str r0, [r6, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r5, r3 │ │ │ │ @@ -887083,37 +887083,37 @@ │ │ │ │ movs r7, #0 │ │ │ │ b.n 31fc1a >::_M_default_append(unsigned int)@@Base+0x9d086> │ │ │ │ mov.w ip, #4294967295 @ 0xffffffff │ │ │ │ b.n 31fbfa >::_M_default_append(unsigned int)@@Base+0x9d066> │ │ │ │ mvn.w ip, #1 │ │ │ │ b.n 31fbfa >::_M_default_append(unsigned int)@@Base+0x9d066> │ │ │ │ nop │ │ │ │ - subs r1, #92 @ 0x5c │ │ │ │ + subs r1, #96 @ 0x60 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r7, #20] │ │ │ │ + str r4, [r7, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r1, #68 @ 0x44 │ │ │ │ + subs r1, #72 @ 0x48 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r4, #20] │ │ │ │ + str r4, [r4, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r1, #22 │ │ │ │ + subs r1, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r6, #16] │ │ │ │ + str r6, [r6, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #204 @ 0xcc │ │ │ │ + subs r0, #208 @ 0xd0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r5, #12] │ │ │ │ + str r4, [r5, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #180 @ 0xb4 │ │ │ │ + subs r0, #184 @ 0xb8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r2, #12] │ │ │ │ + str r4, [r2, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #42 @ 0x2a │ │ │ │ + subs r0, #46 @ 0x2e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r0, #4] │ │ │ │ + str r2, [r1, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr.w r4, [pc, #1168] @ 320314 >::_M_default_append(unsigned int)@@Base+0x9d780> │ │ │ │ @@ -887549,78 +887549,78 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3202bc >::_M_default_append(unsigned int)@@Base+0x9d728> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xeb800057 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r6, #204 @ 0xcc │ │ │ │ + adds r6, #208 @ 0xd0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r0, [r5, r3] │ │ │ │ + ldrsh r4, [r5, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #180 @ 0xb4 │ │ │ │ + adds r6, #184 @ 0xb8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r0, [r2, r3] │ │ │ │ + ldrsh r4, [r2, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #62 @ 0x3e │ │ │ │ + adds r6, #66 @ 0x42 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r2, [r3, r1] │ │ │ │ + ldrsh r6, [r3, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrd r0, r0, [r2, #348] @ 0x15c │ │ │ │ - adds r5, #208 @ 0xd0 │ │ │ │ + adds r5, #212 @ 0xd4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r4, [r5, r7] │ │ │ │ + ldrb r0, [r6, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #182 @ 0xb6 │ │ │ │ + adds r5, #186 @ 0xba │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r2, r7] │ │ │ │ + ldrb r6, [r2, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #156 @ 0x9c │ │ │ │ + adds r5, #160 @ 0xa0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r7, r6] │ │ │ │ + ldrb r4, [r7, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #114 @ 0x72 │ │ │ │ + adds r5, #118 @ 0x76 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r1, r6] │ │ │ │ + ldrb r2, [r2, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #48 @ 0x30 │ │ │ │ + adds r5, #52 @ 0x34 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r4, [r1, r5] │ │ │ │ + ldrb r0, [r2, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #224 @ 0xe0 │ │ │ │ + adds r4, #228 @ 0xe4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r4, [r7, r3] │ │ │ │ + ldrb r0, [r0, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #188 @ 0xbc │ │ │ │ + adds r4, #192 @ 0xc0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r3, r3] │ │ │ │ + ldrb r4, [r3, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #164 @ 0xa4 │ │ │ │ + adds r4, #168 @ 0xa8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r0, r3] │ │ │ │ + ldrb r4, [r0, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #2 │ │ │ │ + adds r4, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r3, r0] │ │ │ │ + ldrb r2, [r4, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #150 @ 0x96 │ │ │ │ + adds r3, #154 @ 0x9a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r6, r6] │ │ │ │ + ldrh r6, [r6, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #126 @ 0x7e │ │ │ │ + adds r3, #130 @ 0x82 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r3, r6] │ │ │ │ + ldrh r6, [r3, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #94 @ 0x5e │ │ │ │ + adds r3, #98 @ 0x62 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r7, r5] │ │ │ │ + ldrh r6, [r7, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #68 @ 0x44 │ │ │ │ + adds r3, #72 @ 0x48 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r4, r5] │ │ │ │ + ldrh r4, [r4, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, #188 @ 0xbc │ │ │ │ @@ -888183,44 +888183,44 @@ │ │ │ │ ... │ │ │ │ b.n 320678 >::_M_default_append(unsigned int)@@Base+0x9dae4> │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 3205f4 >::_M_default_append(unsigned int)@@Base+0x9da60> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - adds r1, #114 @ 0x72 │ │ │ │ + adds r1, #118 @ 0x76 │ │ │ │ lsls r7, r1, #1 │ │ │ │ bhi.n 320ac2 >::_M_default_append(unsigned int)@@Base+0x9df2e> │ │ │ │ - vshr.u32 d19, d12, #1 │ │ │ │ + vaddl.u , d15, d16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r7, r0] │ │ │ │ + ldr r4, [r7, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #4 │ │ │ │ + adds r0, #8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r4, r0] │ │ │ │ + ldr r4, [r4, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, #216 @ 0xd8 │ │ │ │ + cmp r6, #220 @ 0xdc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r6, r3] │ │ │ │ + ldrsb r0, [r7, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #222 @ 0xde │ │ │ │ + cmp r5, #226 @ 0xe2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r2, [r7, r7] │ │ │ │ + strb r6, [r7, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #216 @ 0xd8 │ │ │ │ + cmp r5, #220 @ 0xdc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r5, #58 @ 0x3a │ │ │ │ + cmp r5, #62 @ 0x3e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r6, [r2, r5] │ │ │ │ + strb r2, [r3, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #28 │ │ │ │ + cmp r5, #32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r7, r4] │ │ │ │ + strb r4, [r7, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, #212 @ 0xd4 │ │ │ │ + cmp r4, #216 @ 0xd8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ vldr d1, [pc, #648] @ 320cb8 >::_M_default_append(unsigned int)@@Base+0x9e124> │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ str r2, [sp, #20] │ │ │ │ vmov.f64 d2, d1 │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ @@ -888463,31 +888463,31 @@ │ │ │ │ add r3, sp, #160 @ 0xa0 │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ add r3, sp, #156 @ 0x9c │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ b.n 320d68 >::_M_default_append(unsigned int)@@Base+0x9e1d4> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - cmp r3, #124 @ 0x7c │ │ │ │ + cmp r3, #128 @ 0x80 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r3, r6] │ │ │ │ + strh r4, [r3, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r3, #70 @ 0x46 │ │ │ │ + cmp r3, #74 @ 0x4a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r4, r5] │ │ │ │ + strh r6, [r4, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r3, #16 │ │ │ │ + cmp r3, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r5, r4] │ │ │ │ + strh r0, [r6, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r3, #12 │ │ │ │ + cmp r3, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r1, #190 @ 0xbe │ │ │ │ + cmp r1, #194 @ 0xc2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r1, #184 @ 0xb8 │ │ │ │ + cmp r1, #188 @ 0xbc │ │ │ │ lsls r7, r1, #1 │ │ │ │ bl 48a55c │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ cmp r0, r3 │ │ │ │ beq.w 321ad2 >::_M_default_append(unsigned int)@@Base+0x9ef3e> │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldr r0, [sp, #156] @ 0x9c │ │ │ │ @@ -889739,85 +889739,85 @@ │ │ │ │ ldr r0, [pc, #160] @ (321b88 >::_M_default_append(unsigned int)@@Base+0x9eff4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ b.w 320400 >::_M_default_append(unsigned int)@@Base+0x9d86c> │ │ │ │ - movs r7, #86 @ 0x56 │ │ │ │ + movs r7, #90 @ 0x5a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [pc, #448] @ (321cc4 >::_M_default_append(unsigned int)@@Base+0x9f130>) │ │ │ │ + ldr r7, [pc, #464] @ (321cd4 >::_M_default_append(unsigned int)@@Base+0x9f140>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #52 @ 0x34 │ │ │ │ + movs r7, #56 @ 0x38 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #164 @ 0xa4 │ │ │ │ + movs r3, #168 @ 0xa8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #152 @ 0x98 │ │ │ │ + movs r3, #156 @ 0x9c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #74 @ 0x4a │ │ │ │ + movs r1, #78 @ 0x4e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #392] @ (321ca0 >::_M_default_append(unsigned int)@@Base+0x9f10c>) │ │ │ │ + ldr r1, [pc, #408] @ (321cb0 >::_M_default_append(unsigned int)@@Base+0x9f11c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r1, #44 @ 0x2c │ │ │ │ + movs r1, #48 @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #272] @ (321c30 >::_M_default_append(unsigned int)@@Base+0x9f09c>) │ │ │ │ + ldr r1, [pc, #288] @ (321c40 >::_M_default_append(unsigned int)@@Base+0x9f0ac>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r1, #2 │ │ │ │ + movs r1, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #112] @ (321b98 >::_M_default_append(unsigned int)@@Base+0x9f004>) │ │ │ │ + ldr r1, [pc, #128] @ (321ba8 >::_M_default_append(unsigned int)@@Base+0x9f014>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r0, #226 @ 0xe2 │ │ │ │ + movs r0, #230 @ 0xe6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [pc, #1000] @ (321f18 >::_M_default_append(unsigned int)@@Base+0x9f384>) │ │ │ │ + ldr r0, [pc, #1016] @ (321f28 >::_M_default_append(unsigned int)@@Base+0x9f394>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r0, #194 @ 0xc2 │ │ │ │ + movs r0, #198 @ 0xc6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [pc, #872] @ (321ea0 >::_M_default_append(unsigned int)@@Base+0x9f30c>) │ │ │ │ + ldr r0, [pc, #888] @ (321eb0 >::_M_default_append(unsigned int)@@Base+0x9f31c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r0, #162 @ 0xa2 │ │ │ │ + movs r0, #166 @ 0xa6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [pc, #744] @ (321e28 >::_M_default_append(unsigned int)@@Base+0x9f294>) │ │ │ │ + ldr r0, [pc, #760] @ (321e38 >::_M_default_append(unsigned int)@@Base+0x9f2a4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r0, #126 @ 0x7e │ │ │ │ + movs r0, #130 @ 0x82 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [pc, #608] @ (321da8 >::_M_default_append(unsigned int)@@Base+0x9f214>) │ │ │ │ + ldr r0, [pc, #624] @ (321db8 >::_M_default_append(unsigned int)@@Base+0x9f224>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, r3, #4 │ │ │ │ + subs r4, r3, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bx r6 │ │ │ │ + bxns r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, r2, #5 │ │ │ │ + adds r6, r2, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r4, sp │ │ │ │ + cmp r0, lr │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, r1, #4 │ │ │ │ + adds r0, r2, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, r5, #0 │ │ │ │ + adds r4, r5, #0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, r8 │ │ │ │ + add r0, r9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, r1, #0 │ │ │ │ + adds r2, r2, #0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, r5 │ │ │ │ + add r6, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r6, r7 │ │ │ │ + subs r2, r7, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, r2 │ │ │ │ + add r6, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r0, r7 │ │ │ │ + subs r2, r1, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mvns r2, r4 │ │ │ │ + mvns r6, r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, r3, r6 │ │ │ │ + subs r0, r4, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bics r6, r7 │ │ │ │ + mvns r2, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, r4, r5 │ │ │ │ + subs r6, r4, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - muls r4, r7 │ │ │ │ + bics r0, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #384] @ (321d10 >::_M_default_append(unsigned int)@@Base+0x9f17c>) │ │ │ │ movw r1, #1013 @ 0x3f5 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -889955,61 +889955,61 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #104] @ (321d6c >::_M_default_append(unsigned int)@@Base+0x9f1d8>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 321bc2 >::_M_default_append(unsigned int)@@Base+0x9f02e> │ │ │ │ - subs r4, r5, r2 │ │ │ │ + subs r0, r6, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmn r0, r1 │ │ │ │ + cmn r4, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, r2, r2 │ │ │ │ + subs r6, r2, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r4, r5 │ │ │ │ + cmp r0, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, r6, r1 │ │ │ │ + subs r4, r6, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, r1 │ │ │ │ + cmp r6, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, r3, r0 │ │ │ │ + subs r0, r4, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - tst r6, r6 │ │ │ │ + tst r2, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, r7, r7 │ │ │ │ + subs r0, r0, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - tst r6, r2 │ │ │ │ + tst r2, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, r4, r7 │ │ │ │ + adds r6, r4, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rors r4, r7 │ │ │ │ + tst r0, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r1, r7 │ │ │ │ + adds r4, r1, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rors r2, r4 │ │ │ │ + rors r6, r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, r5, r6 │ │ │ │ + adds r2, r6, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rors r0, r1 │ │ │ │ + rors r4, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, r2, r6 │ │ │ │ + adds r0, r3, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - sbcs r6, r5 │ │ │ │ + sbcs r2, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, r7, r5 │ │ │ │ + adds r6, r7, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - sbcs r4, r2 │ │ │ │ + sbcs r0, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r4, r5 │ │ │ │ + adds r4, r4, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adcs r2, r7 │ │ │ │ + adcs r6, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, r0, r5 │ │ │ │ + adds r2, r1, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adcs r0, r4 │ │ │ │ + adcs r4, r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ movs r2, #1 │ │ │ │ sub sp, #12 │ │ │ │ @@ -890032,17 +890032,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - adds r2, r4, r2 │ │ │ │ + adds r6, r4, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r6, r7 │ │ │ │ + lsrs r2, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr.w r2, [pc, #1228] @ 3222a0 >::_M_default_append(unsigned int)@@Base+0x9f70c> │ │ │ │ sub sp, #32 │ │ │ │ @@ -890505,148 +890505,148 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ ldmia r4, {r4, r5} │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r6, r4, r1 │ │ │ │ + adds r2, r5, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - strh r0, [r1, r0] │ │ │ │ + strh r4, [r1, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r6, r0 │ │ │ │ + adds r4, r6, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ lsls r5, r4, #21 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r2, #31 │ │ │ │ + asrs r4, r2, #31 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #234 @ 0xea │ │ │ │ + subs r7, #238 @ 0xee │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldmia r3!, {r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - asrs r2, r2, #30 │ │ │ │ + asrs r6, r2, #30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #172 @ 0xac │ │ │ │ + subs r7, #176 @ 0xb0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmia r5!, {r0, r4, r5, r7} │ │ │ │ vshr.u64 q14, , #1 │ │ │ │ - vqshl.u32 , q0, #31 │ │ │ │ + vqshl.u32 , q2, #31 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #108 @ 0x6c │ │ │ │ + subs r7, #112 @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r6, #28 │ │ │ │ + asrs r2, r7, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #82 @ 0x52 │ │ │ │ + subs r7, #86 @ 0x56 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmia r3!, {r0, r2, r3, r5} │ │ │ │ vcvt.f16.u16 d29, d11, #1 │ │ │ │ - vqshlu.s64 , q12, #63 @ 0x3f │ │ │ │ + vqshlu.s64 , q14, #63 @ 0x3f │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #20 │ │ │ │ + subs r7, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r3, #27 │ │ │ │ + asrs r2, r4, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #250 @ 0xfa │ │ │ │ + subs r6, #254 @ 0xfe │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldmia r4!, {r0, r1, r2, r5, r6, r7} │ │ │ │ - vrsubhn.i d17, , q8 │ │ │ │ + vrsubhn.i d17, , q10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #188 @ 0xbc │ │ │ │ + subs r6, #192 @ 0xc0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ bkpt 0x00b5 │ │ │ │ - vmlsl.u , d31, d16[0] │ │ │ │ + vmlsl.u , d31, d20[0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r5, #25 │ │ │ │ + asrs r6, r5, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #134 @ 0x86 │ │ │ │ + subs r6, #138 @ 0x8a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r1, #25 │ │ │ │ + asrs r0, r2, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #102 @ 0x66 │ │ │ │ + subs r6, #106 @ 0x6a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r0, #27 │ │ │ │ + asrs r2, r1, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r0, #28 │ │ │ │ + asrs r0, r1, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r2, #24 │ │ │ │ + asrs r4, r2, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #44 @ 0x2c │ │ │ │ + subs r6, #48 @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r5, #27 │ │ │ │ + asrs r6, r5, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r1, #28 │ │ │ │ + asrs r4, r1, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r2, #23 │ │ │ │ + asrs r6, r2, #23 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #238 @ 0xee │ │ │ │ + subs r5, #242 @ 0xf2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r6, #27 │ │ │ │ + asrs r2, r7, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r2, #28 │ │ │ │ + asrs r0, r3, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r3, #22 │ │ │ │ + asrs r4, r3, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #180 @ 0xb4 │ │ │ │ + subs r5, #184 @ 0xb8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r7, #27 │ │ │ │ + asrs r0, r0, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r3, #28 │ │ │ │ + asrs r6, r3, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r3, #21 │ │ │ │ + asrs r2, r4, #21 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #122 @ 0x7a │ │ │ │ + subs r5, #126 @ 0x7e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r7, #27 │ │ │ │ + asrs r2, r0, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r6, #28 │ │ │ │ + asrs r0, r7, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r4, #20 │ │ │ │ + asrs r4, r4, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #60 @ 0x3c │ │ │ │ + subs r5, #64 @ 0x40 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r3, #28 │ │ │ │ + asrs r0, r4, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r2, #29 │ │ │ │ + asrs r6, r2, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r4, #19 │ │ │ │ + asrs r2, r5, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #2 │ │ │ │ + subs r5, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r7, #28 │ │ │ │ + asrs r0, r0, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r6, #29 │ │ │ │ + asrs r6, r6, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r5, #18 │ │ │ │ + asrs r0, r6, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #200 @ 0xc8 │ │ │ │ + subs r4, #204 @ 0xcc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r4, #29 │ │ │ │ + asrs r6, r4, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r5, #30 │ │ │ │ + asrs r4, r5, #30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r5, #17 │ │ │ │ + asrs r4, r5, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #132 @ 0x84 │ │ │ │ + subs r4, #136 @ 0x88 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r1, #30 │ │ │ │ + asrs r2, r2, #30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r4, #31 │ │ │ │ + asrs r0, r5, #31 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r4, #16 │ │ │ │ + asrs r0, r5, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #64 @ 0x40 │ │ │ │ + subs r4, #68 @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r1, #31 │ │ │ │ + asrs r2, r2, #31 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, r5, r0 │ │ │ │ + adds r4, r5, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r3, #15 │ │ │ │ + asrs r2, r4, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #250 @ 0xfa │ │ │ │ + subs r3, #254 @ 0xfe │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 321dc0 >::_M_default_append(unsigned int)@@Base+0x9f22c> │ │ │ │ @@ -890667,32 +890667,32 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - asrs r4, r2, #9 │ │ │ │ + asrs r0, r3, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, #112 @ 0x70 │ │ │ │ + subs r2, #116 @ 0x74 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #24] @ (322438 >::_M_default_append(unsigned int)@@Base+0x9f8a4>) │ │ │ │ add r1, pc │ │ │ │ bl 531960 │ │ │ │ bl 4fb22c │ │ │ │ ldr r0, [r0, #44] @ 0x2c │ │ │ │ bl 489074 │ │ │ │ clz r0, r0 │ │ │ │ lsrs r0, r0, #5 │ │ │ │ pop {r3, pc} │ │ │ │ - ldr r4, [pc, #0] @ (32243c >::_M_default_append(unsigned int)@@Base+0x9f8a8>) │ │ │ │ + ldr r4, [pc, #16] @ (32244c >::_M_default_append(unsigned int)@@Base+0x9f8b8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #12 │ │ │ │ mov r5, r1 │ │ │ │ @@ -890722,19 +890722,19 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldr r3, [pc, #824] @ (3227d0 >::_M_default_append(unsigned int)@@Base+0x9fc3c>) │ │ │ │ + ldr r3, [pc, #840] @ (3227e0 >::_M_default_append(unsigned int)@@Base+0x9fc4c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r0, #7 │ │ │ │ + asrs r2, r1, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #226 @ 0xe2 │ │ │ │ + subs r1, #230 @ 0xe6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ bl 4fb22c │ │ │ │ @@ -890898,27 +890898,27 @@ │ │ │ │ ldr r2, [sp, #8] │ │ │ │ b.n 3225f0 >::_M_default_append(unsigned int)@@Base+0x9fa5c> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ stmia r5!, {r2, r4} │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r1, #19 │ │ │ │ + asrs r0, r2, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #148 @ 0x94 │ │ │ │ + subs r0, #152 @ 0x98 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmia r4!, {r3, r4} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - asrs r2, r0, #18 │ │ │ │ + asrs r6, r0, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #74 @ 0x4a │ │ │ │ + subs r0, #78 @ 0x4e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r4, #17 │ │ │ │ + asrs r2, r5, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #46 @ 0x2e │ │ │ │ + subs r0, #50 @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #200] @ (322744 >::_M_default_append(unsigned int)@@Base+0x9fbb0>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -891011,17 +891011,17 @@ │ │ │ │ nop │ │ │ │ stmia r3!, {r1, r3, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ stmia r3!, {r2, r5, r6} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - asrs r4, r5, #13 │ │ │ │ + asrs r0, r6, #13 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r7, #52 @ 0x34 │ │ │ │ + adds r7, #56 @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr.w ip, [pc, #188] @ 322824 >::_M_default_append(unsigned int)@@Base+0x9fc90> │ │ │ │ mov r4, r3 │ │ │ │ @@ -891105,17 +891105,17 @@ │ │ │ │ nop │ │ │ │ stmia r2!, {r2, r3, r4, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ stmia r2!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - asrs r4, r1, #10 │ │ │ │ + asrs r0, r2, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, #84 @ 0x54 │ │ │ │ + adds r6, #88 @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #8 │ │ │ │ mov r6, r0 │ │ │ │ @@ -891150,15 +891150,15 @@ │ │ │ │ add.w r1, r4, #8 │ │ │ │ str r6, [sp, #0] │ │ │ │ lsls r2, r2, #2 │ │ │ │ bl 15070 │ │ │ │ movs r0, #1 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - asrs r6, r2, #9 │ │ │ │ + asrs r2, r3, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #88] @ (32290c >::_M_default_append(unsigned int)@@Base+0x9fd78>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -891198,15 +891198,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ stmia r1!, {r1, r4, r6} │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r2, #7 │ │ │ │ + asrs r4, r2, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmia r1!, {r1, r3, r4} │ │ │ │ lsls r7, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -891355,49 +891355,49 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 3229b4 >::_M_default_append(unsigned int)@@Base+0x9fe20> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ stmia r0!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r6, r3, #5 │ │ │ │ + asrs r2, r4, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stc2l 15, cr15, [pc, #1020]! @ 322ea4 >::_M_default_append(unsigned int)@@Base+0xa0310> │ │ │ │ - ands.w r0, r0, #75 @ 0x4b │ │ │ │ - asrs r2, r1, #5 │ │ │ │ + ands.w r0, r4, #75 @ 0x4b │ │ │ │ + asrs r6, r1, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - asrs r2, r6, #3 │ │ │ │ + asrs r6, r6, #3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, #186 @ 0xba │ │ │ │ + adds r4, #190 @ 0xbe │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmia r0!, {r2, r4, r6} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - asrs r0, r0, #3 │ │ │ │ + asrs r4, r0, #3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, #136 @ 0x88 │ │ │ │ + adds r4, #140 @ 0x8c │ │ │ │ lsls r4, r1, #1 │ │ │ │ @ instruction: 0xfaafffff │ │ │ │ mrc2 15, 1, pc, cr5, cr15, {7} │ │ │ │ - asrs r2, r0, #2 │ │ │ │ + asrs r6, r0, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, #74 @ 0x4a │ │ │ │ + adds r4, #78 @ 0x4e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r5, #1 │ │ │ │ + asrs r4, r5, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, #48 @ 0x30 │ │ │ │ + adds r4, #52 @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldc2 15, cr15, [pc], {255} @ 0xff │ │ │ │ - asrs r4, r6, #32 │ │ │ │ + asrs r0, r7, #32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #252 @ 0xfc │ │ │ │ + adds r4, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r2, #32 │ │ │ │ + asrs r2, r3, #32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #220 @ 0xdc │ │ │ │ + adds r3, #224 @ 0xe0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #20 │ │ │ │ @@ -891511,27 +891511,27 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #36] @ (322c4c >::_M_default_append(unsigned int)@@Base+0xa00b8>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 322bf6 >::_M_default_append(unsigned int)@@Base+0xa0062> │ │ │ │ - lsrs r6, r1, #29 │ │ │ │ + lsrs r2, r2, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r6, #26 │ │ │ │ + lsrs r6, r6, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #120 @ 0x78 │ │ │ │ + adds r2, #124 @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r2, #26 │ │ │ │ + lsrs r6, r2, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #88 @ 0x58 │ │ │ │ + adds r2, #92 @ 0x5c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r6, #25 │ │ │ │ + lsrs r2, r7, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #60 @ 0x3c │ │ │ │ + adds r2, #64 @ 0x40 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ bl 4fb22c │ │ │ │ ldrd r0, r1, [r0, #24] │ │ │ │ @@ -891582,15 +891582,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ pop {r1, r2, r4, r5, r6, pc} │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r4, r7, #24 │ │ │ │ + lsrs r0, r0, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ pop {r2, r6, pc} │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip] │ │ │ │ @@ -892024,86 +892024,86 @@ │ │ │ │ bl 4cf4e0 │ │ │ │ b.n 323064 >::_M_default_append(unsigned int)@@Base+0xa04d0> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ pop {r1, r4, r5, r6, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - vmla.i16 q8, q4, d3[1] │ │ │ │ - ldrsb r6, [r2, r4] │ │ │ │ + vmla.i16 q8, q6, d3[1] │ │ │ │ + ldrsb r2, [r3, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r3, #24 │ │ │ │ + lsrs r2, r4, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r6, #23 │ │ │ │ + lsrs r2, r7, #23 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r0, #26 │ │ │ │ + lsrs r4, r0, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r6, #25 │ │ │ │ + lsrs r6, r6, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r1, #25 │ │ │ │ + lsrs r6, r1, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r7, #24 │ │ │ │ + lsrs r2, r0, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r6, #15 │ │ │ │ + lsrs r4, r6, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r5, #28 │ │ │ │ + lsrs r0, r6, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r1, #108] @ 0x6c │ │ │ │ + ldr r4, [r1, #108] @ 0x6c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 323838 >::_M_default_append(unsigned int)@@Base+0xa0ca4> │ │ │ │ + b.n 323840 >::_M_default_append(unsigned int)@@Base+0xa0cac> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r1, #18 │ │ │ │ + lsrs r4, r1, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r7, #18 │ │ │ │ + lsrs r0, r0, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r7, #18 │ │ │ │ + lsrs r2, r0, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r6, #22 │ │ │ │ + lsrs r6, r6, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r0, #20 │ │ │ │ + lsrs r2, r1, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r2, #96] @ 0x60 │ │ │ │ + ldr r6, [r2, #96] @ 0x60 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3236ec >::_M_default_append(unsigned int)@@Base+0xa0b58> │ │ │ │ + b.n 3236f4 >::_M_default_append(unsigned int)@@Base+0xa0b60> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r7, #10 │ │ │ │ + lsrs r6, r7, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #10 │ │ │ │ + cmp r6, #14 │ │ │ │ lsls r4, r1, #1 │ │ │ │ cbnz r6, 323236 >::_M_default_append(unsigned int)@@Base+0xa06a2> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - @ instruction: 0xeb2c004c │ │ │ │ - lsrs r4, r4, #9 │ │ │ │ + @ instruction: 0xeb30004c │ │ │ │ + lsrs r0, r5, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r5, #15 │ │ │ │ + lsrs r2, r6, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r7, #8 │ │ │ │ + lsrs r0, r0, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r1, #11 │ │ │ │ + lsrs r6, r1, #11 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r3, #8 │ │ │ │ + lsrs r4, r3, #8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r6, #11 │ │ │ │ + lsrs r4, r6, #11 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xeaa8004c │ │ │ │ - lsrs r6, r3, #7 │ │ │ │ + @ instruction: 0xeaac004c │ │ │ │ + lsrs r2, r4, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r5, #13 │ │ │ │ + lsrs r6, r5, #13 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r7, #6 │ │ │ │ + lsrs r4, r7, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r4, #18 │ │ │ │ + lsrs r0, r5, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r2, #6 │ │ │ │ + lsrs r2, r3, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r5, #6 │ │ │ │ + lsrs r4, r5, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r7, #5 │ │ │ │ + lsrs r0, r0, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf4fa004d │ │ │ │ + @ instruction: 0xf4fe004d │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ sub sp, #12 │ │ │ │ @@ -892159,25 +892159,25 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #28] @ (323300 >::_M_default_append(unsigned int)@@Base+0xa076c>) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3232cc >::_M_default_append(unsigned int)@@Base+0xa0738> │ │ │ │ nop │ │ │ │ - lsrs r6, r5, #1 │ │ │ │ + lsrs r2, r6, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r3, #190 @ 0xbe │ │ │ │ + cmp r3, #194 @ 0xc2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r2, #1 │ │ │ │ + lsrs r4, r2, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r5, #16 │ │ │ │ + lsrs r6, r5, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r6, #32 │ │ │ │ + lsrs r0, r7, #32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r0, #15 │ │ │ │ + lsrs r2, r1, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #28 │ │ │ │ @@ -892310,31 +892310,31 @@ │ │ │ │ add r1, pc │ │ │ │ bl 52504c │ │ │ │ movs r0, #1 │ │ │ │ add sp, #28 │ │ │ │ vpop {d8} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop │ │ │ │ - add r1, pc, #112 @ (adr r1, 323500 >::_M_default_append(unsigned int)@@Base+0xa096c>) │ │ │ │ + add r1, pc, #128 @ (adr r1, 323510 >::_M_default_append(unsigned int)@@Base+0xa097c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r5, #16 │ │ │ │ + lsrs r2, r6, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r4, #16 │ │ │ │ + lsrs r4, r4, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - udf #234 @ 0xea │ │ │ │ + udf #238 @ 0xee │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #208] @ 0xd0 │ │ │ │ + str r6, [sp, #224] @ 0xe0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r5, #17 │ │ │ │ + asrs r0, r6, #17 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r5, #12 │ │ │ │ + lsrs r2, r6, #12 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r3, #1 │ │ │ │ + lsrs r0, r4, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r0, #11 │ │ │ │ + lsrs r4, r0, #11 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #396] @ (32364c >::_M_default_append(unsigned int)@@Base+0xa0ab8>) │ │ │ │ sub sp, #24 │ │ │ │ @@ -892496,60 +892496,60 @@ │ │ │ │ b.n 323534 >::_M_default_append(unsigned int)@@Base+0xa09a0> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ push {r1, r2, r6, lr} │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r6, r2, #24 │ │ │ │ + lsls r2, r3, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, sp, #40 @ 0x28 │ │ │ │ + add r1, sp, #56 @ 0x38 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r1, #10 │ │ │ │ + lsrs r0, r2, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r4, #10 │ │ │ │ + lsrs r2, r5, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ lsls r5, r4, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r5, #23 │ │ │ │ + lsls r6, r5, #23 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r1, #58 @ 0x3a │ │ │ │ + cmp r1, #62 @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r2, r4, r6, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsls r0, r7, #22 │ │ │ │ + lsls r4, r7, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r1, #8 │ │ │ │ + cmp r1, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldc2l 15, cr15, [pc], {255} @ 0xff │ │ │ │ stc2 15, cr15, [r1, #1020] @ 0x3fc │ │ │ │ - lsls r2, r7, #21 │ │ │ │ + lsls r6, r7, #21 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #202 @ 0xca │ │ │ │ + cmp r0, #206 @ 0xce │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r4, #21 │ │ │ │ + lsls r4, r4, #21 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #176 @ 0xb0 │ │ │ │ + cmp r0, #180 @ 0xb4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ bl 1db696 │ │ │ │ - lsrs r6, r1, #7 │ │ │ │ + lsrs r2, r2, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r4, #7 │ │ │ │ + lsrs r0, r5, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r2, #20 │ │ │ │ + lsls r0, r3, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #100 @ 0x64 │ │ │ │ + cmp r0, #104 @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r7, #19 │ │ │ │ + lsls r6, r7, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #74 @ 0x4a │ │ │ │ + cmp r0, #78 @ 0x4e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r3, #19 │ │ │ │ + lsls r0, r4, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #42 @ 0x2a │ │ │ │ + cmp r0, #46 @ 0x2e │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3234b0 >::_M_default_append(unsigned int)@@Base+0xa091c> │ │ │ │ @@ -892570,17 +892570,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - lsls r4, r5, #16 │ │ │ │ + lsls r0, r6, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #124 @ 0x7c │ │ │ │ + movs r7, #128 @ 0x80 │ │ │ │ lsls r4, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -892647,23 +892647,23 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #28] @ (3237dc >::_M_default_append(unsigned int)@@Base+0xa0c48>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3237ac >::_M_default_append(unsigned int)@@Base+0xa0c18> │ │ │ │ - lsrs r4, r2, #2 │ │ │ │ + lsrs r0, r3, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r5, #1 │ │ │ │ + lsrs r4, r5, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #194 @ 0xc2 │ │ │ │ + movs r6, #198 @ 0xc6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r1, #1 │ │ │ │ + lsrs r6, r1, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #164 @ 0xa4 │ │ │ │ + movs r6, #168 @ 0xa8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ @@ -893065,69 +893065,69 @@ │ │ │ │ b.n 323b16 >::_M_default_append(unsigned int)@@Base+0xa0f82> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ sxth r6, r0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r7, #30 │ │ │ │ + lsls r4, r7, #30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r6, r2, #29 │ │ │ │ + lsls r2, r3, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #178 @ 0xb2 │ │ │ │ + movs r5, #182 @ 0xb6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r7, #28 │ │ │ │ + lsls r2, r0, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #154 @ 0x9a │ │ │ │ + movs r5, #158 @ 0x9e │ │ │ │ lsls r4, r1, #1 │ │ │ │ cbz r4, 323c8c >::_M_default_append(unsigned int)@@Base+0xa10f8> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsls r6, r4, #20 │ │ │ │ + lsls r2, r5, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r3, #20 │ │ │ │ + lsls r4, r3, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #114 @ 0x72 │ │ │ │ + movs r3, #118 @ 0x76 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r7, #19 │ │ │ │ + lsls r2, r0, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #88 @ 0x58 │ │ │ │ + movs r3, #92 @ 0x5c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r3, #19 │ │ │ │ + lsls r2, r4, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ + movs r3, #60 @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r3, #18 │ │ │ │ + lsls r2, r4, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r2, r4, #17 │ │ │ │ + lsls r6, r4, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #190 @ 0xbe │ │ │ │ + movs r2, #194 @ 0xc2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r1, #17 │ │ │ │ + lsls r6, r1, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #166 @ 0xa6 │ │ │ │ + movs r2, #170 @ 0xaa │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r6, #16 │ │ │ │ + lsls r6, r6, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #140 @ 0x8c │ │ │ │ + movs r2, #144 @ 0x90 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r2, #16 │ │ │ │ + lsls r0, r3, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #110 @ 0x6e │ │ │ │ + movs r2, #114 @ 0x72 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r7, #15 │ │ │ │ + lsls r6, r7, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #84 @ 0x54 │ │ │ │ + movs r2, #88 @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r3, #15 │ │ │ │ + lsls r0, r4, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #54 @ 0x36 │ │ │ │ + movs r2, #58 @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r0, #15 │ │ │ │ + lsls r6, r0, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #28 │ │ │ │ + movs r2, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #216] @ (323dc4 >::_M_default_append(unsigned int)@@Base+0xa1230>) │ │ │ │ @@ -893215,44 +893215,44 @@ │ │ │ │ ldr r0, [pc, #76] @ (323e00 >::_M_default_append(unsigned int)@@Base+0xa126c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 323d34 >::_M_default_append(unsigned int)@@Base+0xa11a0> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - lsls r0, r6, #13 │ │ │ │ + lsls r4, r6, #13 │ │ │ │ lsls r7, r1, #1 │ │ │ │ add r5, sp, #80 @ 0x50 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsls r0, r4, #12 │ │ │ │ + lsls r4, r4, #12 │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r2, #13 │ │ │ │ + lsls r4, r2, #13 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r6, r3, #11 │ │ │ │ + lsls r2, r4, #11 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #58 @ 0x3a │ │ │ │ + movs r1, #62 @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r0, #11 │ │ │ │ + lsls r2, r1, #11 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #34 @ 0x22 │ │ │ │ + movs r1, #38 @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ add r4, sp, #752 @ 0x2f0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - lsls r2, r0, #10 │ │ │ │ + lsls r6, r0, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #222 @ 0xde │ │ │ │ + movs r0, #226 @ 0xe2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsrs r1, r1, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r6, r2, #9 │ │ │ │ + lsls r2, r3, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #178 @ 0xb2 │ │ │ │ + movs r0, #182 @ 0xb6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #192] @ (323ed8 >::_M_default_append(unsigned int)@@Base+0xa1344>) │ │ │ │ @@ -893331,40 +893331,40 @@ │ │ │ │ ldr r0, [pc, #68] @ (323f0c >::_M_default_append(unsigned int)@@Base+0xa1378>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 323e60 >::_M_default_append(unsigned int)@@Base+0xa12cc> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - lsls r4, r0, #9 │ │ │ │ + lsls r0, r1, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ add r3, sp, #928 @ 0x3a0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsls r4, r6, #7 │ │ │ │ + lsls r0, r7, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r4, #8 │ │ │ │ + lsls r0, r5, #8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r2, r6, #6 │ │ │ │ + lsls r6, r6, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #14 │ │ │ │ + movs r0, #18 │ │ │ │ lsls r4, r1, #1 │ │ │ │ add r3, sp, #672 @ 0x2a0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr5, cr15, {7} │ │ │ │ - lsls r6, r5, #5 │ │ │ │ + lsls r2, r6, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r1, #7 │ │ │ │ + subs r6, r1, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsrs r5, r6, #1 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r0, #5 │ │ │ │ + lsls r6, r0, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r3, #6 │ │ │ │ + subs r2, r4, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ sub sp, #92 @ 0x5c │ │ │ │ ldr.w r6, [pc, #1832] @ 32464c >::_M_default_append(unsigned int)@@Base+0xa1ab8> │ │ │ │ @@ -894056,91 +894056,91 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #224] @ (324720 >::_M_default_append(unsigned int)@@Base+0xa1b8c>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 324076 >::_M_default_append(unsigned int)@@Base+0xa14e2> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - lsls r6, r7, #2 │ │ │ │ + lsls r2, r0, #3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ add r2, sp, #840 @ 0x348 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - vmla.i q8, q1, d2[3] │ │ │ │ - subs r2, r3, #0 │ │ │ │ + vmla.i q8, q3, d2[3] │ │ │ │ + subs r6, r3, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vmla.i32 q0, q2, d14[0] │ │ │ │ - adds r4, r7, #7 │ │ │ │ + vmla.i32 q0, q4, d14[0] │ │ │ │ + subs r0, r0, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ add r1, sp, #568 @ 0x238 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - vhadd.u32 q8, q1, q7 │ │ │ │ - adds r2, r7, #6 │ │ │ │ + vhadd.u32 q8, q3, q7 │ │ │ │ + adds r6, r7, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.u8 q8, q2, q7 │ │ │ │ - adds r4, r3, #6 │ │ │ │ + vhadd.u8 q8, q4, q7 │ │ │ │ + adds r0, r4, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.u32 q0, q3, q7 │ │ │ │ - adds r6, r7, #5 │ │ │ │ + vhadd.u32 q0, q5, q7 │ │ │ │ + adds r2, r0, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r7, r7] │ │ │ │ + ldrsb r0, [r0, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r1, #124 @ 0x7c │ │ │ │ + cmp r1, #128 @ 0x80 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr??.w r0, [r6, #75] @ 0x4b │ │ │ │ - ldr.w r0, [r2, #75] @ 0x4b │ │ │ │ - cmp r6, #240 @ 0xf0 │ │ │ │ + ldr??.w r0, [sl, #75] @ 0x4b │ │ │ │ + ldr.w r0, [r6, #75] @ 0x4b │ │ │ │ + cmp r6, #244 @ 0xf4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cdp2 0, 7, cr0, cr6, cr14, {2} │ │ │ │ - stc2l 0, cr0, [sl, #-312]! @ 0xfffffec8 │ │ │ │ - subs r4, r0, r7 │ │ │ │ + cdp2 0, 7, cr0, cr10, cr14, {2} │ │ │ │ + stc2l 0, cr0, [lr, #-312]! @ 0xfffffec8 │ │ │ │ + subs r0, r1, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stc2 0, cr0, [r0, #-312]! @ 0xfffffec8 │ │ │ │ - subs r4, r7, r5 │ │ │ │ + stc2 0, cr0, [r4, #-312]! @ 0xfffffec8 │ │ │ │ + subs r0, r0, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stc2l 0, cr0, [r2], {78} @ 0x4e │ │ │ │ - subs r6, r3, r4 │ │ │ │ + stc2l 0, cr0, [r6], {78} @ 0x4e │ │ │ │ + subs r2, r4, r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldc2 0, cr0, [r8, #-312]! @ 0xfffffec8 │ │ │ │ - stc2l 0, cr0, [r0, #-312]! @ 0xfffffec8 │ │ │ │ - asrs r6, r5, #9 │ │ │ │ + ldc2 0, cr0, [ip, #-312]! @ 0xfffffec8 │ │ │ │ + stc2l 0, cr0, [r4, #-312]! @ 0xfffffec8 │ │ │ │ + asrs r2, r6, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stc2l 0, cr0, [r8], {78} @ 0x4e │ │ │ │ - ldc2l 0, cr0, [r6], {78} @ 0x4e │ │ │ │ - stc2 0, cr0, [r2, #-312] @ 0xfffffec8 │ │ │ │ - @ instruction: 0xfbea004e │ │ │ │ - @ instruction: 0xfbb0004e │ │ │ │ - @ instruction: 0xfb38004e │ │ │ │ - @ instruction: 0xfadc004e │ │ │ │ - @ instruction: 0xfab6004e │ │ │ │ - adds r0, r2, r4 │ │ │ │ + stc2l 0, cr0, [ip], {78} @ 0x4e │ │ │ │ + ldc2l 0, cr0, [sl], {78} @ 0x4e │ │ │ │ + stc2 0, cr0, [r6, #-312] @ 0xfffffec8 │ │ │ │ + @ instruction: 0xfbee004e │ │ │ │ + @ instruction: 0xfbb4004e │ │ │ │ + @ instruction: 0xfb3c004e │ │ │ │ + @ instruction: 0xfae0004e │ │ │ │ + @ instruction: 0xfaba004e │ │ │ │ + adds r4, r2, r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfa9c004e │ │ │ │ - adds r6, r6, r3 │ │ │ │ + @ instruction: 0xfaa0004e │ │ │ │ + adds r2, r7, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfa7e004e │ │ │ │ - adds r2, r3, r3 │ │ │ │ + @ instruction: 0xfa82004e │ │ │ │ + adds r6, r3, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfa66004e │ │ │ │ - adds r0, r0, r3 │ │ │ │ + @ instruction: 0xfa6a004e │ │ │ │ + adds r4, r0, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfa4c004e │ │ │ │ - adds r6, r4, r2 │ │ │ │ + @ instruction: 0xfa50004e │ │ │ │ + adds r2, r5, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfa2e004e │ │ │ │ - adds r2, r1, r2 │ │ │ │ + @ instruction: 0xfa32004e │ │ │ │ + adds r6, r1, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfa16004e │ │ │ │ - adds r0, r6, r1 │ │ │ │ + @ instruction: 0xfa1a004e │ │ │ │ + adds r4, r6, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfa52004e │ │ │ │ - @ instruction: 0xfa5c004e │ │ │ │ - vst1.8 {d16[2]}, [ip], lr │ │ │ │ - adds r0, r5, r0 │ │ │ │ + @ instruction: 0xfa56004e │ │ │ │ + @ instruction: 0xfa60004e │ │ │ │ + ldr??.w r0, [r0, #78] @ 0x4e │ │ │ │ + adds r4, r5, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ mov r1, r2 │ │ │ │ @@ -894173,16 +894173,16 @@ │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ pop {pc} │ │ │ │ - ldrb.w r0, [sl, #78] @ 0x4e │ │ │ │ - asrs r6, r6, #27 │ │ │ │ + ldrb.w r0, [lr, #78] @ 0x4e │ │ │ │ + asrs r2, r7, #27 │ │ │ │ lsls r4, r1, #1 │ │ │ │ mov r0, r1 │ │ │ │ bx lr │ │ │ │ subs r0, r1, r2 │ │ │ │ clz r0, r0 │ │ │ │ lsrs r0, r0, #5 │ │ │ │ bx lr │ │ │ │ @@ -894766,85 +894766,85 @@ │ │ │ │ b.n 324a62 >::_M_default_append(unsigned int)@@Base+0xa1ece> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r2, pc, #224 @ (adr r2, 324e60 >::_M_default_append(unsigned int)@@Base+0xa22cc>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsrs r4, r7, #25 │ │ │ │ + lsrs r0, r0, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str??.w r0, [r0, #78] @ 0x4e │ │ │ │ - str??.w r0, [r2, #78] @ 0x4e │ │ │ │ - vld4.16 {d0-d3}, [r6], lr │ │ │ │ - vst4.16 {d16-d19}, [r2], lr │ │ │ │ - strb.w r0, [r0, #78] @ 0x4e │ │ │ │ - ldrsh.w r0, [r2, lr] │ │ │ │ - vld4.16 {d0-d3}, [r8], lr │ │ │ │ - asrs r2, r3, #21 │ │ │ │ + str??.w r0, [r4, #78] @ 0x4e │ │ │ │ + str??.w r0, [r6, #78] @ 0x4e │ │ │ │ + vld4.16 {d0-d3}, [sl], lr │ │ │ │ + vst4.16 {d16-d19}, [r6], lr │ │ │ │ + strb.w r0, [r4, #78] @ 0x4e │ │ │ │ + ldrsh.w r0, [r6, lr] │ │ │ │ + vld4.16 {d0-d3}, [ip], lr │ │ │ │ + asrs r6, r3, #21 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vld4.16 {d0-d3}, [r6], lr │ │ │ │ - str.w r0, [ip, #78] @ 0x4e │ │ │ │ + vld4.16 {d0-d3}, [sl], lr │ │ │ │ + ldr.w r0, [r0, #78] @ 0x4e │ │ │ │ mrc2 15, 1, pc, cr9, cr15, {7} │ │ │ │ mcr2 15, 1, pc, cr3, cr15, {7} @ │ │ │ │ mrc2 15, 0, pc, cr3, cr15, {7} │ │ │ │ - vst4.16 {d0-d3}, [r8], lr │ │ │ │ - strb.w r0, [ip, lr] │ │ │ │ - strh.w r0, [lr, #78] @ 0x4e │ │ │ │ - lsrs r0, r7, #15 │ │ │ │ + vst4.16 {d0-d3}, [ip], lr │ │ │ │ + ldrb.w r0, [r0, lr] │ │ │ │ + ldrh.w r0, [r2, #78] @ 0x4e │ │ │ │ + lsrs r4, r7, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb.w r0, [r2, #78] @ 0x4e │ │ │ │ - @ instruction: 0xf694004e │ │ │ │ - @ instruction: 0xf7d8004e │ │ │ │ - asrs r4, r1, #16 │ │ │ │ + strb.w r0, [r6, #78] @ 0x4e │ │ │ │ + @ instruction: 0xf698004e │ │ │ │ + @ instruction: 0xf7dc004e │ │ │ │ + asrs r0, r2, #16 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r7, [sp, #664] @ 0x298 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrb.w r0, [r8, lr] │ │ │ │ - @ instruction: 0xf710004e │ │ │ │ - ldrb r6, [r5, #28] │ │ │ │ + ldrb.w r0, [ip, lr] │ │ │ │ + @ instruction: 0xf714004e │ │ │ │ + ldrb r2, [r6, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf720004e │ │ │ │ - ldrb r6, [r0, #28] │ │ │ │ + @ instruction: 0xf724004e │ │ │ │ + ldrb r2, [r1, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf748004e │ │ │ │ - @ instruction: 0xf71e004e │ │ │ │ - asrs r2, r2, #13 │ │ │ │ + @ instruction: 0xf74c004e │ │ │ │ + @ instruction: 0xf722004e │ │ │ │ + asrs r6, r2, #13 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf702004e │ │ │ │ - asrs r6, r6, #12 │ │ │ │ + @ instruction: 0xf706004e │ │ │ │ + asrs r2, r7, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf70e004e │ │ │ │ - subw r0, r2, #2126 @ 0x84e │ │ │ │ - movt r0, #34894 @ 0x884e │ │ │ │ - @ instruction: 0xf63e004e │ │ │ │ - asrs r2, r6, #9 │ │ │ │ + @ instruction: 0xf712004e │ │ │ │ + subw r0, r6, #2126 @ 0x84e │ │ │ │ + movt r0, #51278 @ 0xc84e │ │ │ │ + movw r0, #10318 @ 0x284e │ │ │ │ + asrs r6, r6, #9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sub.w r0, r8, #13500416 @ 0xce0000 │ │ │ │ - asrs r4, r3, #7 │ │ │ │ + sub.w r0, ip, #13500416 @ 0xce0000 │ │ │ │ + asrs r0, r4, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sbcs.w r0, r2, #13500416 @ 0xce0000 │ │ │ │ - asrs r6, r4, #6 │ │ │ │ + sbcs.w r0, r6, #13500416 @ 0xce0000 │ │ │ │ + asrs r2, r5, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adcs.w r0, r6, #13500416 @ 0xce0000 │ │ │ │ - asrs r2, r1, #6 │ │ │ │ + adcs.w r0, sl, #13500416 @ 0xce0000 │ │ │ │ + asrs r6, r1, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf53a004e │ │ │ │ - asrs r6, r5, #5 │ │ │ │ + @ instruction: 0xf53e004e │ │ │ │ + asrs r2, r6, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds.w r0, lr, #13500416 @ 0xce0000 │ │ │ │ - asrs r2, r2, #5 │ │ │ │ + @ instruction: 0xf522004e │ │ │ │ + asrs r6, r2, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add.w r0, r2, #13500416 @ 0xce0000 │ │ │ │ - asrs r6, r6, #4 │ │ │ │ + add.w r0, r6, #13500416 @ 0xce0000 │ │ │ │ + asrs r2, r7, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf4e6004e │ │ │ │ - asrs r2, r3, #4 │ │ │ │ + @ instruction: 0xf4ea004e │ │ │ │ + asrs r6, r3, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf4ca004e │ │ │ │ - asrs r6, r7, #3 │ │ │ │ + @ instruction: 0xf4ce004e │ │ │ │ + asrs r2, r0, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2864] @ 0xb30 │ │ │ │ mov r8, r0 │ │ │ │ ldr.w r0, [pc, #2860] @ 325998 >::_M_default_append(unsigned int)@@Base+0xa2e04> │ │ │ │ @@ -895880,130 +895880,130 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldr r3, [sp, #608] @ 0x260 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bics.w r0, r2, #13500416 @ 0xce0000 │ │ │ │ + bics.w r0, r6, #13500416 @ 0xce0000 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ubfx r0, ip, #1, #15 │ │ │ │ - ubfx r0, r0, #1, #15 │ │ │ │ - @ instruction: 0xf3f2004e │ │ │ │ - lsrs r4, r2, #27 │ │ │ │ + @ instruction: 0xf3d0004e │ │ │ │ + ubfx r0, r4, #1, #15 │ │ │ │ + @ instruction: 0xf3f6004e │ │ │ │ + lsrs r0, r3, #27 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf3bc004e │ │ │ │ - asrs r0, r7, #9 │ │ │ │ + ubfx r0, r0, #1, #15 │ │ │ │ + asrs r4, r7, #9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf232004e │ │ │ │ - lsrs r4, r4, #25 │ │ │ │ + @ instruction: 0xf236004e │ │ │ │ + lsrs r0, r5, #25 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf1fe004e │ │ │ │ - lsrs r0, r6, #24 │ │ │ │ + addw r0, r2, #78 @ 0x4e │ │ │ │ + lsrs r4, r6, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rsb r0, r0, #78 @ 0x4e │ │ │ │ - lsrs r2, r6, #23 │ │ │ │ + rsb r0, r4, #78 @ 0x4e │ │ │ │ + lsrs r6, r6, #23 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sub.w r0, r2, #78 @ 0x4e │ │ │ │ - @ instruction: 0xf22a004e │ │ │ │ - asrs r4, r7, #5 │ │ │ │ + sub.w r0, r6, #78 @ 0x4e │ │ │ │ + @ instruction: 0xf22e004e │ │ │ │ + asrs r0, r0, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adcs.w r0, r8, #78 @ 0x4e │ │ │ │ - lsrs r2, r1, #22 │ │ │ │ + adcs.w r0, ip, #78 @ 0x4e │ │ │ │ + lsrs r6, r1, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add.w r0, r4, #78 @ 0x4e │ │ │ │ - lsrs r6, r6, #20 │ │ │ │ + add.w r0, r8, #78 @ 0x4e │ │ │ │ + lsrs r2, r7, #20 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movw r0, #57422 @ 0xe04e │ │ │ │ - vmla.i32 d16, d12, d14[0] │ │ │ │ - lsrs r6, r3, #16 │ │ │ │ + @ instruction: 0xf252004e │ │ │ │ + vext.8 q8, q0, q7, #0 │ │ │ │ + lsrs r2, r4, #16 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r4!, {r1, r3, r5, r6, r7} │ │ │ │ + ldmia r4!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vext.8 q0, q4, q7, #0 │ │ │ │ - subs.w r0, ip, #78 @ 0x4e │ │ │ │ - @ instruction: 0xf0f6004e │ │ │ │ - vhadd.s8 q8, q0, q7 │ │ │ │ - lsrs r2, r6, #13 │ │ │ │ + vext.8 q0, q6, q7, #0 │ │ │ │ + rsb r0, r0, #78 @ 0x4e │ │ │ │ + @ instruction: 0xf0fa004e │ │ │ │ + vhadd.s8 q8, q2, q7 │ │ │ │ + lsrs r6, r6, #13 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.s32 q0, q1, q7 │ │ │ │ - lsrs r4, r2, #13 │ │ │ │ + vhadd.s32 q0, q3, q7 │ │ │ │ + lsrs r0, r3, #13 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - and.w r0, lr, #78 @ 0x4e │ │ │ │ - cdp 0, 11, cr0, cr12, cr14, {2} │ │ │ │ - lsrs r6, r5, #11 │ │ │ │ + ands.w r0, r2, #78 @ 0x4e │ │ │ │ + cdp 0, 12, cr0, cr0, cr14, {2} │ │ │ │ + lsrs r2, r6, #11 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp 0, 9, cr0, cr14, cr14, {2} │ │ │ │ - vmla.i d16, d6, d2[3] │ │ │ │ - cdp 0, 7, cr0, cr10, cr14, {2} │ │ │ │ - vmla.i32 d0, d2, d14[0] │ │ │ │ - ldcl 0, cr0, [r8, #312]! @ 0x138 │ │ │ │ - lsrs r2, r5, #8 │ │ │ │ + cdp 0, 10, cr0, cr2, cr14, {2} │ │ │ │ + vmla.i d16, d10, d2[3] │ │ │ │ + cdp 0, 7, cr0, cr14, cr14, {2} │ │ │ │ + vmla.i32 d0, d6, d14[0] │ │ │ │ + ldcl 0, cr0, [ip, #312]! @ 0x138 │ │ │ │ + lsrs r6, r5, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldcl 0, cr0, [sl, #312] @ 0x138 │ │ │ │ - cdp 0, 10, cr0, cr14, cr14, {2} │ │ │ │ - ldc 0, cr0, [r8, #312]! @ 0x138 │ │ │ │ - lsrs r2, r5, #7 │ │ │ │ + ldcl 0, cr0, [lr, #312] @ 0x138 │ │ │ │ + cdp 0, 11, cr0, cr2, cr14, {2} │ │ │ │ + ldc 0, cr0, [ip, #312]! @ 0x138 │ │ │ │ + lsrs r6, r5, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldcl 0, cr0, [sl], #312 @ 0x138 │ │ │ │ - lsrs r4, r5, #4 │ │ │ │ + ldcl 0, cr0, [lr], #312 @ 0x138 │ │ │ │ + lsrs r0, r6, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp 0, 5, cr0, cr4, cr14, {2} │ │ │ │ - stcl 0, cr0, [lr, #312] @ 0x138 │ │ │ │ - stc 0, cr0, [ip], {78} @ 0x4e │ │ │ │ - lsrs r6, r7, #32 │ │ │ │ + cdp 0, 5, cr0, cr8, cr14, {2} │ │ │ │ + ldcl 0, cr0, [r2, #312] @ 0x138 │ │ │ │ + ldc 0, cr0, [r0], {78} @ 0x4e │ │ │ │ + lsrs r2, r0, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xebee004e │ │ │ │ - lsrs r6, r3, #32 │ │ │ │ + @ instruction: 0xebf2004e │ │ │ │ + lsrs r2, r4, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rsb r0, sl, lr, lsl #1 │ │ │ │ - lsls r4, r7, #31 │ │ │ │ + rsb r0, lr, lr, lsl #1 │ │ │ │ + lsrs r0, r0, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sub.w r0, r6, lr, lsl #1 │ │ │ │ - lsls r0, r3, #31 │ │ │ │ + sub.w r0, sl, lr, lsl #1 │ │ │ │ + lsls r4, r3, #31 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xeb38004e │ │ │ │ - lsls r4, r5, #29 │ │ │ │ + @ instruction: 0xeb3c004e │ │ │ │ + lsls r0, r6, #29 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add.w r0, ip, lr, lsl #1 │ │ │ │ - lsls r0, r0, #29 │ │ │ │ + adds.w r0, r0, lr, lsl #1 │ │ │ │ + lsls r4, r0, #29 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldcl 0, cr0, [ip], #-312 @ 0xfffffec8 │ │ │ │ - @ instruction: 0xead6004e │ │ │ │ - lsls r2, r1, #28 │ │ │ │ + stc 0, cr0, [r0], {78} @ 0x4e │ │ │ │ + @ instruction: 0xeada004e │ │ │ │ + lsls r6, r1, #28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xeabc004e │ │ │ │ - lsls r6, r5, #27 │ │ │ │ + pkhbt r0, r0, lr, lsl #1 │ │ │ │ + lsls r2, r6, #27 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - orrs.w r0, ip, lr, lsl #1 │ │ │ │ - lsls r0, r2, #26 │ │ │ │ + orn r0, r0, lr, lsl #1 │ │ │ │ + lsls r4, r2, #26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - orr.w r0, r0, lr, lsl #1 │ │ │ │ - lsls r4, r6, #25 │ │ │ │ + orr.w r0, r4, lr, lsl #1 │ │ │ │ + lsls r0, r7, #25 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - and.w r0, r4, lr, lsl #1 │ │ │ │ - lsls r0, r7, #24 │ │ │ │ + and.w r0, r8, lr, lsl #1 │ │ │ │ + lsls r4, r7, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adc.w r0, r4, lr, lsl #1 │ │ │ │ - @ instruction: 0xe9aa004e │ │ │ │ - lsls r6, r3, #23 │ │ │ │ + adc.w r0, r8, lr, lsl #1 │ │ │ │ + @ instruction: 0xe9ae004e │ │ │ │ + lsls r2, r4, #23 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strd r0, r0, [lr, #-312] @ 0x138 │ │ │ │ - lsls r2, r0, #22 │ │ │ │ + ldrd r0, r0, [r2, #-312] @ 0x138 │ │ │ │ + lsls r6, r0, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xeaaa004e │ │ │ │ - strd r0, r0, [lr], #312 @ 0x138 │ │ │ │ - lsls r2, r4, #20 │ │ │ │ + @ instruction: 0xeaae004e │ │ │ │ + ldrd r0, r0, [r2], #312 @ 0x138 │ │ │ │ + lsls r6, r4, #20 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xe8ce004e │ │ │ │ - lsls r2, r0, #20 │ │ │ │ + @ instruction: 0xe8d2004e │ │ │ │ + lsls r6, r0, #20 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia.w r4!, {r1, r2, r3, r6} │ │ │ │ - lsls r6, r4, #19 │ │ │ │ + ldmia.w r8!, {r1, r2, r3, r6} │ │ │ │ + lsls r2, r5, #19 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r0, [pc, #132] @ (325b78 >::_M_default_append(unsigned int)@@Base+0xa2fe4>) │ │ │ │ mov.w r1, #736 @ 0x2e0 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #124] @ (325b7c >::_M_default_append(unsigned int)@@Base+0xa2fe8>) │ │ │ │ @@ -896050,25 +896050,25 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #32] @ (325b8c >::_M_default_append(unsigned int)@@Base+0xa2ff8>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 324e9e >::_M_default_append(unsigned int)@@Base+0xa230a> │ │ │ │ - b.n 3259e0 >::_M_default_append(unsigned int)@@Base+0xa2e4c> │ │ │ │ + b.n 3259e8 >::_M_default_append(unsigned int)@@Base+0xa2e54> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r4, #13 │ │ │ │ + lsls r0, r5, #13 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 325948 >::_M_default_append(unsigned int)@@Base+0xa2db4> │ │ │ │ + b.n 325950 >::_M_default_append(unsigned int)@@Base+0xa2dbc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r2, #12 │ │ │ │ + lsls r0, r3, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 325918 >::_M_default_append(unsigned int)@@Base+0xa2d84> │ │ │ │ + b.n 325920 >::_M_default_append(unsigned int)@@Base+0xa2d8c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r7, #11 │ │ │ │ + lsls r6, r7, #11 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #84] @ (325bf4 >::_M_default_append(unsigned int)@@Base+0xa3060>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -896105,15 +896105,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrh r6, [r4, #50] @ 0x32 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 325bc0 >::_M_default_append(unsigned int)@@Base+0xa302c> │ │ │ │ + b.n 325bc8 >::_M_default_append(unsigned int)@@Base+0xa3034> │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldrh r4, [r6, #48] @ 0x30 │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -896434,51 +896434,51 @@ │ │ │ │ bl 4fc2c8 │ │ │ │ b.n 325ca0 >::_M_default_append(unsigned int)@@Base+0xa310c> │ │ │ │ ... │ │ │ │ ldrh r0, [r5, #46] @ 0x2e │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r0, #68 @ 0x44 │ │ │ │ + cmp r0, #72 @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 325e00 >::_M_default_append(unsigned int)@@Base+0xa326c> │ │ │ │ + b.n 325e08 >::_M_default_append(unsigned int)@@Base+0xa3274> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 325a30 >::_M_default_append(unsigned int)@@Base+0xa2e9c> │ │ │ │ + b.n 325a38 >::_M_default_append(unsigned int)@@Base+0xa2ea4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r3, #6 │ │ │ │ + lsls r6, r3, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 325c98 >::_M_default_append(unsigned int)@@Base+0xa3104> │ │ │ │ + b.n 325ca0 >::_M_default_append(unsigned int)@@Base+0xa310c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldrh r6, [r2, #38] @ 0x26 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - b.n 325da8 >::_M_default_append(unsigned int)@@Base+0xa3214> │ │ │ │ + b.n 325db0 >::_M_default_append(unsigned int)@@Base+0xa321c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 325db8 >::_M_default_append(unsigned int)@@Base+0xa3224> │ │ │ │ + b.n 325dc0 >::_M_default_append(unsigned int)@@Base+0xa322c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3258d0 >::_M_default_append(unsigned int)@@Base+0xa2d3c> │ │ │ │ + b.n 3258d8 >::_M_default_append(unsigned int)@@Base+0xa2d44> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r3, #3 │ │ │ │ + lsls r2, r4, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 325844 >::_M_default_append(unsigned int)@@Base+0xa2cb0> │ │ │ │ + b.n 32584c >::_M_default_append(unsigned int)@@Base+0xa2cb8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r2, #2 │ │ │ │ + lsls r0, r3, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 325818 >::_M_default_append(unsigned int)@@Base+0xa2c84> │ │ │ │ + b.n 325820 >::_M_default_append(unsigned int)@@Base+0xa2c8c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r7, #1 │ │ │ │ + lsls r6, r7, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3257d8 >::_M_default_append(unsigned int)@@Base+0xa2c44> │ │ │ │ + b.n 3257e0 >::_M_default_append(unsigned int)@@Base+0xa2c4c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r2, #1 │ │ │ │ + lsls r2, r3, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 325c9c >::_M_default_append(unsigned int)@@Base+0xa3108> │ │ │ │ + b.n 325ca4 >::_M_default_append(unsigned int)@@Base+0xa3110> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 325ca8 >::_M_default_append(unsigned int)@@Base+0xa3114> │ │ │ │ + b.n 325cb0 >::_M_default_append(unsigned int)@@Base+0xa311c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 325a40 >::_M_default_append(unsigned int)@@Base+0xa2eac> │ │ │ │ + b.n 325a48 >::_M_default_append(unsigned int)@@Base+0xa2eb4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr.w r0, [pc, #2704] @ 326a38 >::_M_default_append(unsigned int)@@Base+0xa3ea4> │ │ │ │ movw r1, #945 @ 0x3b1 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr.w r0, [pc, #2692] @ 326a3c >::_M_default_append(unsigned int)@@Base+0xa3ea8> │ │ │ │ @@ -897466,179 +897466,179 @@ │ │ │ │ ldr r0, [pc, #404] @ (326bb4 >::_M_default_append(unsigned int)@@Base+0xa4020>) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 325cde >::_M_default_append(unsigned int)@@Base+0xa314a> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - b.n 326f34 >::_M_default_append(unsigned int)@@Base+0xa43a0> │ │ │ │ + b.n 326f3c >::_M_default_append(unsigned int)@@Base+0xa43a8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cdp2 0, 10, cr0, cr14, cr11, {2} │ │ │ │ - b.n 326e18 >::_M_default_append(unsigned int)@@Base+0xa4284> │ │ │ │ + cdp2 0, 11, cr0, cr2, cr11, {2} │ │ │ │ + b.n 326e20 >::_M_default_append(unsigned int)@@Base+0xa428c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 326884 >::_M_default_append(unsigned int)@@Base+0xa3cf0> │ │ │ │ + b.n 32688c >::_M_default_append(unsigned int)@@Base+0xa3cf8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 326384 >::_M_default_append(unsigned int)@@Base+0xa37f0> │ │ │ │ + b.n 32638c >::_M_default_append(unsigned int)@@Base+0xa37f8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 326e98 >::_M_default_append(unsigned int)@@Base+0xa4304> │ │ │ │ + b.n 326ea0 >::_M_default_append(unsigned int)@@Base+0xa430c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32630c >::_M_default_append(unsigned int)@@Base+0xa3778> │ │ │ │ + b.n 326314 >::_M_default_append(unsigned int)@@Base+0xa3780> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 326300 >::_M_default_append(unsigned int)@@Base+0xa376c> │ │ │ │ + b.n 326308 >::_M_default_append(unsigned int)@@Base+0xa3774> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 326e14 >::_M_default_append(unsigned int)@@Base+0xa4280> │ │ │ │ + b.n 326e1c >::_M_default_append(unsigned int)@@Base+0xa4288> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 326c98 >::_M_default_append(unsigned int)@@Base+0xa4104> │ │ │ │ + b.n 326ca0 >::_M_default_append(unsigned int)@@Base+0xa410c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stc2l 0, cr0, [lr, #-300] @ 0xfffffed4 │ │ │ │ - b.n 326c68 >::_M_default_append(unsigned int)@@Base+0xa40d4> │ │ │ │ + ldc2l 0, cr0, [r2, #-300] @ 0xfffffed4 │ │ │ │ + b.n 326c70 >::_M_default_append(unsigned int)@@Base+0xa40dc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldc2 0, cr0, [r2, #-300]! @ 0xfffffed4 │ │ │ │ - b.n 32720c >::_M_default_append(unsigned int)@@Base+0xa4678> │ │ │ │ + ldc2 0, cr0, [r6, #-300]! @ 0xfffffed4 │ │ │ │ + b.n 327214 >::_M_default_append(unsigned int)@@Base+0xa4680> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 326278 >::_M_default_append(unsigned int)@@Base+0xa36e4> │ │ │ │ + b.n 326280 >::_M_default_append(unsigned int)@@Base+0xa36ec> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3262a8 >::_M_default_append(unsigned int)@@Base+0xa3714> │ │ │ │ + b.n 3262b0 >::_M_default_append(unsigned int)@@Base+0xa371c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 326b74 >::_M_default_append(unsigned int)@@Base+0xa3fe0> │ │ │ │ + b.n 326b7c >::_M_default_append(unsigned int)@@Base+0xa3fe8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stc2 0, cr0, [lr], #300 @ 0x12c │ │ │ │ - b.n 326b44 >::_M_default_append(unsigned int)@@Base+0xa3fb0> │ │ │ │ + ldc2 0, cr0, [r2], #300 @ 0x12c │ │ │ │ + b.n 326b4c >::_M_default_append(unsigned int)@@Base+0xa3fb8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldc2 0, cr0, [r2], {75} @ 0x4b │ │ │ │ - b.n 3270a8 >::_M_default_append(unsigned int)@@Base+0xa4514> │ │ │ │ + ldc2 0, cr0, [r6], {75} @ 0x4b │ │ │ │ + b.n 3270b0 >::_M_default_append(unsigned int)@@Base+0xa451c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32709c >::_M_default_append(unsigned int)@@Base+0xa4508> │ │ │ │ + b.n 3270a4 >::_M_default_append(unsigned int)@@Base+0xa4510> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 327098 >::_M_default_append(unsigned int)@@Base+0xa4504> │ │ │ │ + b.n 3270a0 >::_M_default_append(unsigned int)@@Base+0xa450c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 326bb4 >::_M_default_append(unsigned int)@@Base+0xa4020> │ │ │ │ + b.n 326bbc >::_M_default_append(unsigned int)@@Base+0xa4028> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 327070 >::_M_default_append(unsigned int)@@Base+0xa44dc> │ │ │ │ + b.n 327078 >::_M_default_append(unsigned int)@@Base+0xa44e4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 224 @ 0xe0 │ │ │ │ + svc 228 @ 0xe4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 327054 >::_M_default_append(unsigned int)@@Base+0xa44c0> │ │ │ │ + b.n 32705c >::_M_default_append(unsigned int)@@Base+0xa44c8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 132 @ 0x84 │ │ │ │ + svc 136 @ 0x88 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 326ee0 >::_M_default_append(unsigned int)@@Base+0xa434c> │ │ │ │ + b.n 326ee8 >::_M_default_append(unsigned int)@@Base+0xa4354> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 90 @ 0x5a │ │ │ │ + svc 94 @ 0x5e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfb8c004b │ │ │ │ - svc 50 @ 0x32 │ │ │ │ + @ instruction: 0xfb90004b │ │ │ │ + svc 54 @ 0x36 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfb60004b │ │ │ │ - udf #216 @ 0xd8 │ │ │ │ + @ instruction: 0xfb64004b │ │ │ │ + udf #220 @ 0xdc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3271d8 >::_M_default_append(unsigned int)@@Base+0xa4644> │ │ │ │ + b.n 3271e0 >::_M_default_append(unsigned int)@@Base+0xa464c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 326ad0 >::_M_default_append(unsigned int)@@Base+0xa3f3c> │ │ │ │ + b.n 326ad8 >::_M_default_append(unsigned int)@@Base+0xa3f44> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #6 │ │ │ │ + udf #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfa38004b │ │ │ │ - ble.n 326aa8 >::_M_default_append(unsigned int)@@Base+0xa3f14> │ │ │ │ + @ instruction: 0xfa3c004b │ │ │ │ + ble.n 326ab0 >::_M_default_append(unsigned int)@@Base+0xa3f1c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfa1c004b │ │ │ │ - ble.n 326b88 >::_M_default_append(unsigned int)@@Base+0xa3ff4> │ │ │ │ + @ instruction: 0xfa20004b │ │ │ │ + ble.n 326b90 >::_M_default_append(unsigned int)@@Base+0xa3ffc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vst1.8 {d0[2]}, [r8], fp │ │ │ │ - ble.n 326b58 >::_M_default_append(unsigned int)@@Base+0xa3fc4> │ │ │ │ + vst1.8 {d0[2]}, [ip], fp │ │ │ │ + ble.n 326b60 >::_M_default_append(unsigned int)@@Base+0xa3fcc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vld4.16 {d16-d19}, [ip], fp │ │ │ │ - ble.n 326b08 >::_M_default_append(unsigned int)@@Base+0xa3f74> │ │ │ │ + ldr??.w r0, [r0, fp] │ │ │ │ + ble.n 326b10 >::_M_default_append(unsigned int)@@Base+0xa3f7c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh.w r0, [lr, fp] │ │ │ │ - bgt.n 326ac4 >::_M_default_append(unsigned int)@@Base+0xa3f30> │ │ │ │ + vst4.16 {d16-d19}, [r2], fp │ │ │ │ + bgt.n 326acc >::_M_default_append(unsigned int)@@Base+0xa3f38> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r1!, {r1, r3, r6} │ │ │ │ + stmia r1!, {r1, r2, r3, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 326b80 >::_M_default_append(unsigned int)@@Base+0xa3fec> │ │ │ │ + b.n 326b88 >::_M_default_append(unsigned int)@@Base+0xa3ff4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 326a14 >::_M_default_append(unsigned int)@@Base+0xa3e80> │ │ │ │ + bgt.n 326a1c >::_M_default_append(unsigned int)@@Base+0xa3e88> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh.w r0, [ip, #75] @ 0x4b │ │ │ │ - bgt.n 326bc0 >::_M_default_append(unsigned int)@@Base+0xa402c> │ │ │ │ + str.w r0, [r0, #75] @ 0x4b │ │ │ │ + bgt.n 326bc8 >::_M_default_append(unsigned int)@@Base+0xa4034> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb.w r0, [lr, #75] @ 0x4b │ │ │ │ - bgt.n 326b24 >::_M_default_append(unsigned int)@@Base+0xa3f90> │ │ │ │ + ldrb.w r0, [r2, #75] @ 0x4b │ │ │ │ + bgt.n 326b2c >::_M_default_append(unsigned int)@@Base+0xa3f98> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh.w r0, [ip, fp] │ │ │ │ - blt.n 326acc >::_M_default_append(unsigned int)@@Base+0xa3f38> │ │ │ │ + str.w r0, [r0, fp] │ │ │ │ + blt.n 326ad4 >::_M_default_append(unsigned int)@@Base+0xa3f40> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 326bd4 >::_M_default_append(unsigned int)@@Base+0xa4040> │ │ │ │ + b.n 326bdc >::_M_default_append(unsigned int)@@Base+0xa4048> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blt.n 326a8c >::_M_default_append(unsigned int)@@Base+0xa3ef8> │ │ │ │ + blt.n 326a94 >::_M_default_append(unsigned int)@@Base+0xa3f00> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf7e8004b │ │ │ │ - blt.n 326c00 >::_M_default_append(unsigned int)@@Base+0xa406c> │ │ │ │ + @ instruction: 0xf7ec004b │ │ │ │ + blt.n 326c08 >::_M_default_append(unsigned int)@@Base+0xa4074> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf79e004b │ │ │ │ - blt.n 326bc8 >::_M_default_append(unsigned int)@@Base+0xa4034> │ │ │ │ + @ instruction: 0xf7a2004b │ │ │ │ + blt.n 326bd0 >::_M_default_append(unsigned int)@@Base+0xa403c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf77e004b │ │ │ │ - blt.n 326b74 >::_M_default_append(unsigned int)@@Base+0xa3fe0> │ │ │ │ + @ instruction: 0xf782004b │ │ │ │ + blt.n 326b7c >::_M_default_append(unsigned int)@@Base+0xa3fe8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf750004b │ │ │ │ - bge.n 326b1c >::_M_default_append(unsigned int)@@Base+0xa3f88> │ │ │ │ + @ instruction: 0xf754004b │ │ │ │ + bge.n 326b24 >::_M_default_append(unsigned int)@@Base+0xa3f90> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf722004b │ │ │ │ - bge.n 326aec >::_M_default_append(unsigned int)@@Base+0xa3f58> │ │ │ │ + @ instruction: 0xf726004b │ │ │ │ + bge.n 326af4 >::_M_default_append(unsigned int)@@Base+0xa3f60> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 184 @ 0xb8 │ │ │ │ + svc 188 @ 0xbc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #156 @ 0x9c │ │ │ │ + udf #160 @ 0xa0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #122 @ 0x7a │ │ │ │ + udf #126 @ 0x7e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bge.n 326bdc >::_M_default_append(unsigned int)@@Base+0xa4048> │ │ │ │ + bge.n 326be4 >::_M_default_append(unsigned int)@@Base+0xa4050> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf676004b │ │ │ │ - ldrb r0, [r0, #8] │ │ │ │ + @ instruction: 0xf67a004b │ │ │ │ + ldrb r4, [r0, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r7, [sp, #216] @ 0xd8 │ │ │ │ + str r7, [sp, #232] @ 0xe8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bls.n 326b54 >::_M_default_append(unsigned int)@@Base+0xa3fc0> │ │ │ │ + bls.n 326b5c >::_M_default_append(unsigned int)@@Base+0xa3fc8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf62a004b │ │ │ │ - bls.n 326b20 >::_M_default_append(unsigned int)@@Base+0xa3f8c> │ │ │ │ + @ instruction: 0xf62e004b │ │ │ │ + bls.n 326b28 >::_M_default_append(unsigned int)@@Base+0xa3f94> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bge.n 326c38 >::_M_default_append(unsigned int)@@Base+0xa40a4> │ │ │ │ + bge.n 326c40 >::_M_default_append(unsigned int)@@Base+0xa40ac> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 326b88 >::_M_default_append(unsigned int)@@Base+0xa3ff4> │ │ │ │ + ble.n 326b90 >::_M_default_append(unsigned int)@@Base+0xa3ffc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 326a9c >::_M_default_append(unsigned int)@@Base+0xa3f08> │ │ │ │ + bls.n 326aa4 >::_M_default_append(unsigned int)@@Base+0xa3f10> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rsb r0, r4, #13303808 @ 0xcb0000 │ │ │ │ - bls.n 326c6c >::_M_default_append(unsigned int)@@Base+0xa40d8> │ │ │ │ + rsb r0, r8, #13303808 @ 0xcb0000 │ │ │ │ + bls.n 326c74 >::_M_default_append(unsigned int)@@Base+0xa40e0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub.w r0, r8, #13303808 @ 0xcb0000 │ │ │ │ - bgt.n 326b4c >::_M_default_append(unsigned int)@@Base+0xa3fb8> │ │ │ │ + sub.w r0, ip, #13303808 @ 0xcb0000 │ │ │ │ + bgt.n 326b54 >::_M_default_append(unsigned int)@@Base+0xa3fc0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 326bd4 >::_M_default_append(unsigned int)@@Base+0xa4040> │ │ │ │ + bls.n 326bdc >::_M_default_append(unsigned int)@@Base+0xa4048> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adcs.w r0, r6, #13303808 @ 0xcb0000 │ │ │ │ - ble.n 326c1c >::_M_default_append(unsigned int)@@Base+0xa4088> │ │ │ │ + adcs.w r0, sl, #13303808 @ 0xcb0000 │ │ │ │ + ble.n 326c24 >::_M_default_append(unsigned int)@@Base+0xa4090> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 326be8 >::_M_default_append(unsigned int)@@Base+0xa4054> │ │ │ │ + ble.n 326bf0 >::_M_default_append(unsigned int)@@Base+0xa405c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 326c78 >::_M_default_append(unsigned int)@@Base+0xa40e4> │ │ │ │ + bgt.n 326c80 >::_M_default_append(unsigned int)@@Base+0xa40ec> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 326c70 >::_M_default_append(unsigned int)@@Base+0xa40dc> │ │ │ │ + bgt.n 326c78 >::_M_default_append(unsigned int)@@Base+0xa40e4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 326c68 >::_M_default_append(unsigned int)@@Base+0xa40d4> │ │ │ │ + bhi.n 326c70 >::_M_default_append(unsigned int)@@Base+0xa40dc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - eors.w r0, r2, #13303808 @ 0xcb0000 │ │ │ │ - bgt.n 326c80 >::_M_default_append(unsigned int)@@Base+0xa40ec> │ │ │ │ + eors.w r0, r6, #13303808 @ 0xcb0000 │ │ │ │ + bgt.n 326c88 >::_M_default_append(unsigned int)@@Base+0xa40f4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 326bd8 >::_M_default_append(unsigned int)@@Base+0xa4044> │ │ │ │ + bhi.n 326be0 >::_M_default_append(unsigned int)@@Base+0xa404c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 326c20 >::_M_default_append(unsigned int)@@Base+0xa408c> │ │ │ │ + ble.n 326c28 >::_M_default_append(unsigned int)@@Base+0xa4094> │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #400] @ (326d58 >::_M_default_append(unsigned int)@@Base+0xa41c4>) │ │ │ │ sub sp, #24 │ │ │ │ @@ -897801,54 +897801,54 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 326c42 >::_M_default_append(unsigned int)@@Base+0xa40ae> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldrb r6, [r7, #24] │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bvc.n 326ce8 >::_M_default_append(unsigned int)@@Base+0xa4154> │ │ │ │ + bvc.n 326cf0 >::_M_default_append(unsigned int)@@Base+0xa415c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32695c >::_M_default_append(unsigned int)@@Base+0xa3dc8> │ │ │ │ + b.n 326964 >::_M_default_append(unsigned int)@@Base+0xa3dd0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - blt.n 326e64 >::_M_default_append(unsigned int)@@Base+0xa42d0> │ │ │ │ + blt.n 326c6c >::_M_default_append(unsigned int)@@Base+0xa40d8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blt.n 326ccc >::_M_default_append(unsigned int)@@Base+0xa4138> │ │ │ │ + blt.n 326cd4 >::_M_default_append(unsigned int)@@Base+0xa4140> │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsls r3, r4, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bpl.n 326d68 >::_M_default_append(unsigned int)@@Base+0xa41d4> │ │ │ │ + bpl.n 326d70 >::_M_default_append(unsigned int)@@Base+0xa41dc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf22c004b │ │ │ │ + @ instruction: 0xf230004b │ │ │ │ ldrb r6, [r0, #23] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - bpl.n 326d10 >::_M_default_append(unsigned int)@@Base+0xa417c> │ │ │ │ + bpl.n 326d18 >::_M_default_append(unsigned int)@@Base+0xa4184> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf1fa004b │ │ │ │ + @ instruction: 0xf1fe004b │ │ │ │ vrecps.f16 , , │ │ │ │ vrsqrts.f16 , , │ │ │ │ - bpl.n 326ca4 >::_M_default_append(unsigned int)@@Base+0xa4110> │ │ │ │ + bpl.n 326cac >::_M_default_append(unsigned int)@@Base+0xa4118> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs.w r0, ip, #75 @ 0x4b │ │ │ │ - bpl.n 326e78 >::_M_default_append(unsigned int)@@Base+0xa42e4> │ │ │ │ + rsb r0, r0, #75 @ 0x4b │ │ │ │ + bpl.n 326e80 >::_M_default_append(unsigned int)@@Base+0xa42ec> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub.w r0, r2, #75 @ 0x4b │ │ │ │ + sub.w r0, r6, #75 @ 0x4b │ │ │ │ bge.n 326d3e >::_M_default_append(unsigned int)@@Base+0xa41aa> │ │ │ │ - vtbx.8 d29, {d31- instruction: 0xffffdad2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blt.n 326de4 >::_M_default_append(unsigned int)@@Base+0xa4250> │ │ │ │ + blt.n 326dec >::_M_default_append(unsigned int)@@Base+0xa4258> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bpl.n 326df4 >::_M_default_append(unsigned int)@@Base+0xa4260> │ │ │ │ + bpl.n 326dfc >::_M_default_append(unsigned int)@@Base+0xa4268> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adcs.w r0, r6, #75 @ 0x4b │ │ │ │ - bpl.n 326dc8 >::_M_default_append(unsigned int)@@Base+0xa4234> │ │ │ │ + adcs.w r0, sl, #75 @ 0x4b │ │ │ │ + bpl.n 326dd0 >::_M_default_append(unsigned int)@@Base+0xa423c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf13c004b │ │ │ │ - bmi.n 326d94 >::_M_default_append(unsigned int)@@Base+0xa4200> │ │ │ │ + adc.w r0, r0, #75 @ 0x4b │ │ │ │ + bmi.n 326d9c >::_M_default_append(unsigned int)@@Base+0xa4208> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds.w r0, ip, #75 @ 0x4b │ │ │ │ + @ instruction: 0xf120004b │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 326bb8 >::_M_default_append(unsigned int)@@Base+0xa4024> │ │ │ │ mov r3, r0 │ │ │ │ @@ -897868,17 +897868,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - bmi.n 326e84 >::_M_default_append(unsigned int)@@Base+0xa42f0> │ │ │ │ + bmi.n 326e8c >::_M_default_append(unsigned int)@@Base+0xa42f8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - orns r0, r0, #75 @ 0x4b │ │ │ │ + orns r0, r4, #75 @ 0x4b │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3040] @ 0xbe0 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #196] @ (326ee8 >::_M_default_append(unsigned int)@@Base+0xa4354>) │ │ │ │ ldr r3, [pc, #196] @ (326eec >::_M_default_append(unsigned int)@@Base+0xa4358>) │ │ │ │ @@ -897960,19 +897960,19 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldrb r2, [r4, #15] │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r6, [r1, #14] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - bls.n 326e18 >::_M_default_append(unsigned int)@@Base+0xa4284> │ │ │ │ + bls.n 326e20 >::_M_default_append(unsigned int)@@Base+0xa428c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 326e54 >::_M_default_append(unsigned int)@@Base+0xa42c0> │ │ │ │ + bls.n 326e5c >::_M_default_append(unsigned int)@@Base+0xa42c8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 326e74 >::_M_default_append(unsigned int)@@Base+0xa42e0> │ │ │ │ + bls.n 326e7c >::_M_default_append(unsigned int)@@Base+0xa42e8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -898511,79 +898511,79 @@ │ │ │ │ adds r7, #1 │ │ │ │ b.n 32747c >::_M_default_append(unsigned int)@@Base+0xa48e8> │ │ │ │ ... │ │ │ │ ldrb r6, [r2, #11] │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bls.n 327580 >::_M_default_append(unsigned int)@@Base+0xa49ec> │ │ │ │ + bls.n 327588 >::_M_default_append(unsigned int)@@Base+0xa49f4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 3275cc >::_M_default_append(unsigned int)@@Base+0xa4a38> │ │ │ │ + bls.n 3275d4 >::_M_default_append(unsigned int)@@Base+0xa4a40> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 327448 >::_M_default_append(unsigned int)@@Base+0xa48b4> │ │ │ │ + bhi.n 327450 >::_M_default_append(unsigned int)@@Base+0xa48bc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 327460 >::_M_default_append(unsigned int)@@Base+0xa48cc> │ │ │ │ + bhi.n 327468 >::_M_default_append(unsigned int)@@Base+0xa48d4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldrb r0, [r3, #8] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - bmi.n 3275a4 >::_M_default_append(unsigned int)@@Base+0xa4a10> │ │ │ │ + bmi.n 3275ac >::_M_default_append(unsigned int)@@Base+0xa4a18> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 327554 >::_M_default_append(unsigned int)@@Base+0xa49c0> │ │ │ │ + bhi.n 32755c >::_M_default_append(unsigned int)@@Base+0xa49c8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cdp 0, 0, cr0, cr14, cr11, {2} │ │ │ │ - bmi.n 3275a4 >::_M_default_append(unsigned int)@@Base+0xa4a10> │ │ │ │ + cdp 0, 1, cr0, cr2, cr11, {2} │ │ │ │ + bmi.n 3275ac >::_M_default_append(unsigned int)@@Base+0xa4a18> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 3274fc >::_M_default_append(unsigned int)@@Base+0xa4968> │ │ │ │ + bvc.n 327504 >::_M_default_append(unsigned int)@@Base+0xa4970> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldcl 0, cr0, [ip, #300] @ 0x12c │ │ │ │ - bcc.n 327524 >::_M_default_append(unsigned int)@@Base+0xa4990> │ │ │ │ + stcl 0, cr0, [r0, #300]! @ 0x12c │ │ │ │ + bcc.n 32752c >::_M_default_append(unsigned int)@@Base+0xa4998> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bmi.n 327554 >::_M_default_append(unsigned int)@@Base+0xa49c0> │ │ │ │ + bmi.n 32755c >::_M_default_append(unsigned int)@@Base+0xa49c8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 32747c >::_M_default_append(unsigned int)@@Base+0xa48e8> │ │ │ │ + bvc.n 327484 >::_M_default_append(unsigned int)@@Base+0xa48f0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldc 0, cr0, [r4, #300] @ 0x12c │ │ │ │ - bvc.n 32764c >::_M_default_append(unsigned int)@@Base+0xa4ab8> │ │ │ │ + ldc 0, cr0, [r8, #300] @ 0x12c │ │ │ │ + bvc.n 327654 >::_M_default_append(unsigned int)@@Base+0xa4ac0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldcl 0, cr0, [r8, #-300]! @ 0xfffffed4 │ │ │ │ - bhi.n 32749c >::_M_default_append(unsigned int)@@Base+0xa4908> │ │ │ │ + ldcl 0, cr0, [ip, #-300]! @ 0xfffffed4 │ │ │ │ + bhi.n 3274a4 >::_M_default_append(unsigned int)@@Base+0xa4910> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 327498 >::_M_default_append(unsigned int)@@Base+0xa4904> │ │ │ │ + bhi.n 3274a0 >::_M_default_append(unsigned int)@@Base+0xa490c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #376] @ 0x178 │ │ │ │ + ldr r1, [sp, #392] @ 0x188 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvs.n 3275a0 >::_M_default_append(unsigned int)@@Base+0xa4a0c> │ │ │ │ + bvs.n 3275a8 >::_M_default_append(unsigned int)@@Base+0xa4a14> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldc 0, cr0, [sl], {75} @ 0x4b │ │ │ │ - bvs.n 327578 >::_M_default_append(unsigned int)@@Base+0xa49e4> │ │ │ │ + ldc 0, cr0, [lr], {75} @ 0x4b │ │ │ │ + bvs.n 327580 >::_M_default_append(unsigned int)@@Base+0xa49ec> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stc 0, cr0, [r2], {75} @ 0x4b │ │ │ │ - bpl.n 327548 >::_M_default_append(unsigned int)@@Base+0xa49b4> │ │ │ │ + stc 0, cr0, [r6], {75} @ 0x4b │ │ │ │ + bpl.n 327550 >::_M_default_append(unsigned int)@@Base+0xa49bc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 3275a8 >::_M_default_append(unsigned int)@@Base+0xa4a14> │ │ │ │ + bvs.n 3275b0 >::_M_default_append(unsigned int)@@Base+0xa4a1c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bpl.n 327568 >::_M_default_append(unsigned int)@@Base+0xa49d4> │ │ │ │ + bpl.n 327570 >::_M_default_append(unsigned int)@@Base+0xa49dc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 3275fc >::_M_default_append(unsigned int)@@Base+0xa4a68> │ │ │ │ + bvc.n 327604 >::_M_default_append(unsigned int)@@Base+0xa4a70> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 32750c >::_M_default_append(unsigned int)@@Base+0xa4978> │ │ │ │ + bvc.n 327514 >::_M_default_append(unsigned int)@@Base+0xa4980> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bmi.n 327544 >::_M_default_append(unsigned int)@@Base+0xa49b0> │ │ │ │ + bmi.n 32754c >::_M_default_append(unsigned int)@@Base+0xa49b8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xeada004b │ │ │ │ - bmi.n 32751c >::_M_default_append(unsigned int)@@Base+0xa4988> │ │ │ │ + @ instruction: 0xeade004b │ │ │ │ + bmi.n 327524 >::_M_default_append(unsigned int)@@Base+0xa4990> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pkhbt r0, r0, fp, lsl #1 │ │ │ │ - bvs.n 3275d0 >::_M_default_append(unsigned int)@@Base+0xa4a3c> │ │ │ │ + pkhbt r0, r4, fp, lsl #1 │ │ │ │ + bvs.n 3275d8 >::_M_default_append(unsigned int)@@Base+0xa4a44> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 327674 >::_M_default_append(unsigned int)@@Base+0xa4ae0> │ │ │ │ + bvs.n 32767c >::_M_default_append(unsigned int)@@Base+0xa4ae8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r3, r4, r5} │ │ │ │ + stmia r6!, {r2, r3, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r2, {r2, r3, r6, r7} │ │ │ │ + ldmia r2!, {r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ mov r8, r7 │ │ │ │ ldr r5, [sp, #72] @ 0x48 │ │ │ │ ldrb.w r2, [r4, #-4] │ │ │ │ cmp r2, #0 │ │ │ │ it ne │ │ │ │ @@ -898981,114 +898981,114 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #216] @ (327ac8 >::_M_default_append(unsigned int)@@Base+0xa4f34>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 326fe6 >::_M_default_append(unsigned int)@@Base+0xa4452> │ │ │ │ nop │ │ │ │ - bmi.n 327abc >::_M_default_append(unsigned int)@@Base+0xa4f28> │ │ │ │ + bmi.n 327ac4 >::_M_default_append(unsigned int)@@Base+0xa4f30> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bmi.n 327a48 >::_M_default_append(unsigned int)@@Base+0xa4eb4> │ │ │ │ + bmi.n 327a50 >::_M_default_append(unsigned int)@@Base+0xa4ebc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r1, #42 @ 0x2a │ │ │ │ + movs r1, #46 @ 0x2e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 327a48 >::_M_default_append(unsigned int)@@Base+0xa4eb4> │ │ │ │ + bcs.n 327a50 >::_M_default_append(unsigned int)@@Base+0xa4ebc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xe81c004b │ │ │ │ - bne.n 3279dc >::_M_default_append(unsigned int)@@Base+0xa4e48> │ │ │ │ + @ instruction: 0xe820004b │ │ │ │ + bne.n 3279e4 >::_M_default_append(unsigned int)@@Base+0xa4e50> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 327a9c >::_M_default_append(unsigned int)@@Base+0xa4f08> │ │ │ │ + bcs.n 327aa4 >::_M_default_append(unsigned int)@@Base+0xa4f10> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 3279fc >::_M_default_append(unsigned int)@@Base+0xa4e68> │ │ │ │ + bne.n 327a04 >::_M_default_append(unsigned int)@@Base+0xa4e70> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 3279ac >::_M_default_append(unsigned int)@@Base+0xa4e18> │ │ │ │ + bne.n 3279b4 >::_M_default_append(unsigned int)@@Base+0xa4e20> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3279b0 >::_M_default_append(unsigned int)@@Base+0xa4e1c> │ │ │ │ + b.n 3279b8 >::_M_default_append(unsigned int)@@Base+0xa4e24> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcs.n 327998 >::_M_default_append(unsigned int)@@Base+0xa4e04> │ │ │ │ + bcs.n 3279a0 >::_M_default_append(unsigned int)@@Base+0xa4e0c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 327960 >::_M_default_append(unsigned int)@@Base+0xa4dcc> │ │ │ │ + bne.n 327968 >::_M_default_append(unsigned int)@@Base+0xa4dd4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 32797c >::_M_default_append(unsigned int)@@Base+0xa4de8> │ │ │ │ + bne.n 327984 >::_M_default_append(unsigned int)@@Base+0xa4df0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 327adc >::_M_default_append(unsigned int)@@Base+0xa4f48> │ │ │ │ + bcs.n 327ae4 >::_M_default_append(unsigned int)@@Base+0xa4f50> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 327b0c >::_M_default_append(unsigned int)@@Base+0xa4f78> │ │ │ │ + bne.n 327b14 >::_M_default_append(unsigned int)@@Base+0xa4f80> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 327b28 >::_M_default_append(unsigned int)@@Base+0xa4f94> │ │ │ │ + bne.n 327b30 >::_M_default_append(unsigned int)@@Base+0xa4f9c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 327ad8 >::_M_default_append(unsigned int)@@Base+0xa4f44> │ │ │ │ + bne.n 327ae0 >::_M_default_append(unsigned int)@@Base+0xa4f4c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3278dc >::_M_default_append(unsigned int)@@Base+0xa4d48> │ │ │ │ + b.n 3278e4 >::_M_default_append(unsigned int)@@Base+0xa4d50> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcs.n 327960 >::_M_default_append(unsigned int)@@Base+0xa4dcc> │ │ │ │ + bcs.n 327968 >::_M_default_append(unsigned int)@@Base+0xa4dd4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 327a10 >::_M_default_append(unsigned int)@@Base+0xa4e7c> │ │ │ │ + bcs.n 327a18 >::_M_default_append(unsigned int)@@Base+0xa4e84> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - beq.n 3279ec >::_M_default_append(unsigned int)@@Base+0xa4e58> │ │ │ │ + beq.n 3279f4 >::_M_default_append(unsigned int)@@Base+0xa4e60> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - beq.n 327a04 >::_M_default_append(unsigned int)@@Base+0xa4e70> │ │ │ │ + beq.n 327a0c >::_M_default_append(unsigned int)@@Base+0xa4e78> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 327aa0 >::_M_default_append(unsigned int)@@Base+0xa4f0c> │ │ │ │ + bcs.n 327aa8 >::_M_default_append(unsigned int)@@Base+0xa4f14> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - beq.n 32797c >::_M_default_append(unsigned int)@@Base+0xa4de8> │ │ │ │ + beq.n 327984 >::_M_default_append(unsigned int)@@Base+0xa4df0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - beq.n 327994 >::_M_default_append(unsigned int)@@Base+0xa4e00> │ │ │ │ + beq.n 32799c >::_M_default_append(unsigned int)@@Base+0xa4e08> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 3279f0 >::_M_default_append(unsigned int)@@Base+0xa4e5c> │ │ │ │ + bne.n 3279f8 >::_M_default_append(unsigned int)@@Base+0xa4e64> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 327ac8 >::_M_default_append(unsigned int)@@Base+0xa4f34> │ │ │ │ + bne.n 327ad0 >::_M_default_append(unsigned int)@@Base+0xa4f3c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7, {r2, r4, r5, r7} │ │ │ │ + ldmia r7, {r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 327978 >::_M_default_append(unsigned int)@@Base+0xa4de4> │ │ │ │ + bne.n 327980 >::_M_default_append(unsigned int)@@Base+0xa4dec> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7, {r2, r3, r4, r5, r7} │ │ │ │ + ldmia r7, {r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7, {r4, r7} │ │ │ │ + ldmia r7, {r2, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3275a0 >::_M_default_append(unsigned int)@@Base+0xa4a0c> │ │ │ │ + b.n 3275a8 >::_M_default_append(unsigned int)@@Base+0xa4a14> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7!, {r1, r4, r5, r6} │ │ │ │ + ldmia r7!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32756c >::_M_default_append(unsigned int)@@Base+0xa49d8> │ │ │ │ + b.n 327574 >::_M_default_append(unsigned int)@@Base+0xa49e0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7!, {r2, r4, r6} │ │ │ │ + ldmia r7!, {r3, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 327538 >::_M_default_append(unsigned int)@@Base+0xa49a4> │ │ │ │ + b.n 327540 >::_M_default_append(unsigned int)@@Base+0xa49ac> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7!, {r1, r2, r4, r5} │ │ │ │ + ldmia r7!, {r1, r3, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 327504 >::_M_default_append(unsigned int)@@Base+0xa4970> │ │ │ │ + b.n 32750c >::_M_default_append(unsigned int)@@Base+0xa4978> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bne.n 327b08 >::_M_default_append(unsigned int)@@Base+0xa4f74> │ │ │ │ + bne.n 327b10 >::_M_default_append(unsigned int)@@Base+0xa4f7c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7!, {r1, r2} │ │ │ │ + ldmia r7!, {r1, r3} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3274b0 >::_M_default_append(unsigned int)@@Base+0xa491c> │ │ │ │ + b.n 3274b8 >::_M_default_append(unsigned int)@@Base+0xa4924> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6, {r2, r3, r5, r6, r7} │ │ │ │ + ldmia r6, {r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 327480 >::_M_default_append(unsigned int)@@Base+0xa48ec> │ │ │ │ + b.n 327488 >::_M_default_append(unsigned int)@@Base+0xa48f4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6, {r2, r3, r6, r7} │ │ │ │ + ldmia r6, {r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 327448 >::_M_default_append(unsigned int)@@Base+0xa48b4> │ │ │ │ + b.n 327450 >::_M_default_append(unsigned int)@@Base+0xa48bc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r1, r4, r5, r7} │ │ │ │ + ldmia r6!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32741c >::_M_default_append(unsigned int)@@Base+0xa4888> │ │ │ │ + b.n 327424 >::_M_default_append(unsigned int)@@Base+0xa4890> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r2, r4, r7} │ │ │ │ + ldmia r6!, {r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3273ec >::_M_default_append(unsigned int)@@Base+0xa4858> │ │ │ │ + b.n 3273f4 >::_M_default_append(unsigned int)@@Base+0xa4860> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6, {r1, r2, r4, r5, r6} │ │ │ │ + ldmia r6, {r1, r3, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3273b4 >::_M_default_append(unsigned int)@@Base+0xa4820> │ │ │ │ + b.n 3273bc >::_M_default_append(unsigned int)@@Base+0xa4828> │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r7, r3 │ │ │ │ ldr r1, [pc, #152] @ (327b78 >::_M_default_append(unsigned int)@@Base+0xa4fe4>) │ │ │ │ @@ -899147,23 +899147,23 @@ │ │ │ │ ldr r0, [pc, #32] @ (327b88 >::_M_default_append(unsigned int)@@Base+0xa4ff4>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov r0, r5 │ │ │ │ bl 4cf4e0 │ │ │ │ b.n 327b26 >::_M_default_append(unsigned int)@@Base+0xa4f92> │ │ │ │ - lsrs r2, r1, #6 │ │ │ │ + lsrs r6, r1, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r5, {r3, r5} │ │ │ │ + ldmia r5, {r2, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7, {r2, r3, r7} │ │ │ │ + ldmia r7, {r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r5!, {r1} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #184 @ 0xb8 │ │ │ │ + add r3, sp, #200 @ 0xc8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #24 │ │ │ │ ldr r1, [pc, #268] @ (327cac >::_M_default_append(unsigned int)@@Base+0xa5118>) │ │ │ │ @@ -899273,51 +899273,51 @@ │ │ │ │ ldr r0, [pc, #92] @ (327cf8 >::_M_default_append(unsigned int)@@Base+0xa5164>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 327be4 >::_M_default_append(unsigned int)@@Base+0xa5050> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldmia r5, {r1, r3, r5, r6} │ │ │ │ + ldmia r5, {r1, r2, r3, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r2, [r4, #100] @ 0x64 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldmia r7!, {r1, r3, r6} │ │ │ │ + ldmia r7!, {r1, r2, r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r7!, {r2, r3, r4, r5, r6} │ │ │ │ + ldmia r7, {r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4!, {r1, r3, r7} │ │ │ │ + ldmia r4!, {r1, r2, r3, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3281dc >::_M_default_append(unsigned int)@@Base+0xa5648> │ │ │ │ + b.n 3281e4 >::_M_default_append(unsigned int)@@Base+0xa5650> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r5, r6} │ │ │ │ + ldmia r4, {r1, r2, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3281b4 >::_M_default_append(unsigned int)@@Base+0xa5620> │ │ │ │ + b.n 3281bc >::_M_default_append(unsigned int)@@Base+0xa5628> │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r4, [r1, #96] @ 0x60 │ │ │ │ lsls r7, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - ldmia r4!, {r1, r2, r3, r5} │ │ │ │ + ldmia r4, {r1, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32813c >::_M_default_append(unsigned int)@@Base+0xa55a8> │ │ │ │ + b.n 328144 >::_M_default_append(unsigned int)@@Base+0xa55b0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ mcr2 15, 4, pc, cr1, cr15, {7} @ │ │ │ │ - ldmia r4!, {r1} │ │ │ │ + ldmia r4!, {r1, r2} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3280f0 >::_M_default_append(unsigned int)@@Base+0xa555c> │ │ │ │ + b.n 3280f8 >::_M_default_append(unsigned int)@@Base+0xa5564> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6, {r1, r2, r6, r7} │ │ │ │ + ldmia r6, {r1, r3, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r5, {r2, r5} │ │ │ │ + ldmia r5, {r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3, {r1, r3, r6, r7} │ │ │ │ + ldmia r3, {r1, r2, r3, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 328090 >::_M_default_append(unsigned int)@@Base+0xa54fc> │ │ │ │ + b.n 328098 >::_M_default_append(unsigned int)@@Base+0xa5504> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #24 │ │ │ │ ldr r1, [pc, #244] @ (327e04 >::_M_default_append(unsigned int)@@Base+0xa5270>) │ │ │ │ @@ -899418,47 +899418,47 @@ │ │ │ │ ldr r0, [pc, #84] @ (327e48 >::_M_default_append(unsigned int)@@Base+0xa52b4>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 327d54 >::_M_default_append(unsigned int)@@Base+0xa51c0> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldmia r3, {r1, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r3, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r2, [r6, #76] @ 0x4c │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldmia r5!, {r1, r3, r4, r6, r7} │ │ │ │ + ldmia r5!, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r6!, {r2, r3} │ │ │ │ + ldmia r6!, {r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3, {r1, r3, r4} │ │ │ │ + ldmia r3, {r1, r2, r3, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 328054 >::_M_default_append(unsigned int)@@Base+0xa54c0> │ │ │ │ + b.n 32805c >::_M_default_append(unsigned int)@@Base+0xa54c8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r4, [r6, #72] @ 0x48 │ │ │ │ lsls r7, r2, #1 │ │ │ │ mrc2 15, 0, pc, cr5, cr15, {7} │ │ │ │ - ldmia r2, {r1, r2, r4, r6, r7} │ │ │ │ + ldmia r2!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 327fdc >::_M_default_append(unsigned int)@@Base+0xa5448> │ │ │ │ + b.n 327fe4 >::_M_default_append(unsigned int)@@Base+0xa5450> │ │ │ │ lsls r3, r1, #1 │ │ │ │ stc2 15, cr15, [r9, #-1020]! @ 0xfffffc04 │ │ │ │ - ldmia r2!, {r1, r3, r5, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 327f90 >::_M_default_append(unsigned int)@@Base+0xa53fc> │ │ │ │ + b.n 327f98 >::_M_default_append(unsigned int)@@Base+0xa5404> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r3, r5, r6} │ │ │ │ + ldmia r5, {r1, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3, {r2, r3, r6, r7} │ │ │ │ + ldmia r3!, {r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2!, {r1, r4, r5, r6} │ │ │ │ + ldmia r2, {r1, r2, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 327f30 >::_M_default_append(unsigned int)@@Base+0xa539c> │ │ │ │ + b.n 327f38 >::_M_default_append(unsigned int)@@Base+0xa53a4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [r1, #24] │ │ │ │ sub sp, #8 │ │ │ │ @@ -899527,19 +899527,19 @@ │ │ │ │ lsls r2, r2, #2 │ │ │ │ bl 14f1c │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r6, #24] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ nop │ │ │ │ - ldmia r5, {r1, r3, r5} │ │ │ │ + ldmia r5, {r1, r2, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r5, r6, r7} │ │ │ │ + ldmia r4, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r3, r4, r5, r7} │ │ │ │ + ldmia r4!, {r1, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #88] @ (327f88 >::_M_default_append(unsigned int)@@Base+0xa53f4>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -899579,15 +899579,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldr r6, [r2, #44] @ 0x2c │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r4!, {r6} │ │ │ │ + ldmia r4!, {r2, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r0, [r4, #40] @ 0x28 │ │ │ │ lsls r7, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -899711,48 +899711,48 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 328018 >::_M_default_append(unsigned int)@@Base+0xa5484> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldr r6, [r3, #36] @ 0x24 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r3, {r2, r3, r4, r6, r7} │ │ │ │ + ldmia r3!, {r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rev r4, r7 │ │ │ │ + rev16 r0, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r4, r5, r6, r7} │ │ │ │ + ldmia r3, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r3, r4, r5} │ │ │ │ + ldmia r4!, {r1, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsls r7, r2, #4 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r3!, {r1, r4, r5, r7} │ │ │ │ + ldmia r3!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #86 @ 0x56 │ │ │ │ + udf #90 @ 0x5a │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r0, [r6, #28] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldmia r3!, {r1, r7} │ │ │ │ + ldmia r3!, {r1, r2, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #38 @ 0x26 │ │ │ │ + udf #42 @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ mcr2 15, 6, pc, cr13, cr15, {7} @ │ │ │ │ - ldmia r3, {r3, r4, r6} │ │ │ │ + ldmia r3, {r2, r3, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 3280f4 >::_M_default_append(unsigned int)@@Base+0xa5560> │ │ │ │ + udf #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsls r7, r0, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r3, {r1, r2, r3, r5} │ │ │ │ + ldmia r3!, {r1, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 3280ac >::_M_default_append(unsigned int)@@Base+0xa5518> │ │ │ │ + ble.n 3280b4 >::_M_default_append(unsigned int)@@Base+0xa5520> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3!, {r1, r4} │ │ │ │ + ldmia r3!, {r1, r2, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 328078 >::_M_default_append(unsigned int)@@Base+0xa54e4> │ │ │ │ + ble.n 328080 >::_M_default_append(unsigned int)@@Base+0xa54ec> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 327f98 >::_M_default_append(unsigned int)@@Base+0xa5404> │ │ │ │ @@ -899772,17 +899772,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - ldmia r2!, {r1, r7} │ │ │ │ + ldmia r2, {r1, r2, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 3281a4 >::_M_default_append(unsigned int)@@Base+0xa5610> │ │ │ │ + ble.n 3281ac >::_M_default_append(unsigned int)@@Base+0xa5618> │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ mov r8, r1 │ │ │ │ @@ -899945,45 +899945,45 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #72] @ (328340 >::_M_default_append(unsigned int)@@Base+0xa57ac>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3282b2 >::_M_default_append(unsigned int)@@Base+0xa571e> │ │ │ │ nop │ │ │ │ - ldmia r2, {r2, r3, r5, r7} │ │ │ │ + ldmia r2!, {r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2!, {r5} │ │ │ │ + ldmia r2, {r2, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 328298 >::_M_default_append(unsigned int)@@Base+0xa5704> │ │ │ │ + bgt.n 3282a0 >::_M_default_append(unsigned int)@@Base+0xa570c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1!, {r2, r5, r6, r7} │ │ │ │ + ldmia r1!, {r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 328228 >::_M_default_append(unsigned int)@@Base+0xa5694> │ │ │ │ + bgt.n 328230 >::_M_default_append(unsigned int)@@Base+0xa569c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1!, {r2, r3, r4, r5, r6} │ │ │ │ + ldmia r1!, {r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 328360 >::_M_default_append(unsigned int)@@Base+0xa57cc> │ │ │ │ + bgt.n 328368 >::_M_default_append(unsigned int)@@Base+0xa57d4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r5} │ │ │ │ + ldmia r1, {r1, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r4} │ │ │ │ + ldmia r1, {r1, r2, r3, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blt.n 3282a4 >::_M_default_append(unsigned int)@@Base+0xa5710> │ │ │ │ + blt.n 3282ac >::_M_default_append(unsigned int)@@Base+0xa5718> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r1, {r1} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blt.n 328274 >::_M_default_append(unsigned int)@@Base+0xa56e0> │ │ │ │ + blt.n 32827c >::_M_default_append(unsigned int)@@Base+0xa56e8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r2, r5, r6, r7} │ │ │ │ + ldmia r0!, {r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blt.n 32824c >::_M_default_append(unsigned int)@@Base+0xa56b8> │ │ │ │ + blt.n 328254 >::_M_default_append(unsigned int)@@Base+0xa56c0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r2, r3, r6, r7} │ │ │ │ + ldmia r0!, {r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blt.n 328420 >::_M_default_append(unsigned int)@@Base+0xa588c> │ │ │ │ + blt.n 328428 >::_M_default_append(unsigned int)@@Base+0xa5894> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r1, r2 │ │ │ │ sub sp, #12 │ │ │ │ @@ -900005,17 +900005,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - ldmia r0!, {r1, r3, r6} │ │ │ │ + ldmia r0!, {r1, r2, r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bge.n 32836c >::_M_default_append(unsigned int)@@Base+0xa57d8> │ │ │ │ + bge.n 328374 >::_M_default_append(unsigned int)@@Base+0xa57e0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #24] @ (3283b8 >::_M_default_append(unsigned int)@@Base+0xa5824>) │ │ │ │ mov r4, r0 │ │ │ │ @@ -900023,15 +900023,15 @@ │ │ │ │ bl 531ce4 │ │ │ │ bl 4ff42c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 327e4c >::_M_default_append(unsigned int)@@Base+0xa52b8> │ │ │ │ movs r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ - ldmia r0!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r0!, {r1, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ bl 4ff42c │ │ │ │ ldr r0, [r0, #28] │ │ │ │ @@ -900572,84 +900572,84 @@ │ │ │ │ bl 525284 │ │ │ │ b.n 328688 >::_M_default_append(unsigned int)@@Base+0xa5af4> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ str r0, [r4, #88] @ 0x58 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r7!, {r1, r2, r3, r4, r7} │ │ │ │ + stmia r7!, {r1, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r0, [r6, #84] @ 0x54 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - vmla.i32 q0, q7, d11[0] │ │ │ │ - stmia r7!, {r1, r3, r5, r7} │ │ │ │ + vswp q0, │ │ │ │ + stmia r7!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r7!, {r3, r4} │ │ │ │ + stmia r7!, {r2, r3, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r4, r5, r6} │ │ │ │ + stmia r6!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r4, r7} │ │ │ │ + stmia r7!, {r1, r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r2, r5, r6} │ │ │ │ + stmia r5!, {r3, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1, r6} │ │ │ │ + stmia r6!, {r1, r2, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r5, r7} │ │ │ │ + stmia r5!, {r1, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r1, r5} │ │ │ │ + stmia r5!, {r1, r2, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 3289b4 >::_M_default_append(unsigned int)@@Base+0xa5e20> │ │ │ │ + bvc.n 3289bc >::_M_default_append(unsigned int)@@Base+0xa5e28> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r6!, {r2, r3, r4} │ │ │ │ + stmia r6!, {r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r2, r4, r5, r7} │ │ │ │ + stmia r4!, {r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 3288e4 >::_M_default_append(unsigned int)@@Base+0xa5d50> │ │ │ │ + bvs.n 3288ec >::_M_default_append(unsigned int)@@Base+0xa5d58> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {r1, r3, r4, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 3288b8 >::_M_default_append(unsigned int)@@Base+0xa5d24> │ │ │ │ + bvs.n 3288c0 >::_M_default_append(unsigned int)@@Base+0xa5d2c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {r1, r7} │ │ │ │ + stmia r4!, {r1, r2, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #640] @ 0x280 │ │ │ │ + ldr r6, [sp, #656] @ 0x290 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r4, r6} │ │ │ │ + stmia r4!, {r1, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 328a50 >::_M_default_append(unsigned int)@@Base+0xa5ebc> │ │ │ │ + bvs.n 328a58 >::_M_default_append(unsigned int)@@Base+0xa5ec4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {r2, r3, r5, r7} │ │ │ │ + stmia r4!, {r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r3, r4} │ │ │ │ + stmia r4!, {r2, r3, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 3289d0 >::_M_default_append(unsigned int)@@Base+0xa5e3c> │ │ │ │ + bvs.n 3289d8 >::_M_default_append(unsigned int)@@Base+0xa5e44> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bpl.n 328974 >::_M_default_append(unsigned int)@@Base+0xa5de0> │ │ │ │ + bpl.n 32897c >::_M_default_append(unsigned int)@@Base+0xa5de8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r2, r3, r4, r6} │ │ │ │ + stmia r4!, {r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r3!, {r4, r7} │ │ │ │ + stmia r3!, {r2, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bpl.n 3288d8 >::_M_default_append(unsigned int)@@Base+0xa5d44> │ │ │ │ + bpl.n 3288e0 >::_M_default_append(unsigned int)@@Base+0xa5d4c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {r3, r5, r6} │ │ │ │ + stmia r3!, {r2, r3, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bpl.n 328a90 >::_M_default_append(unsigned int)@@Base+0xa5efc> │ │ │ │ + bpl.n 328a98 >::_M_default_append(unsigned int)@@Base+0xa5f04> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {r1, r3, r4, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r3, r4, r5, r7} │ │ │ │ + stmia r4!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [r0, #4] │ │ │ │ sub sp, #12 │ │ │ │ @@ -900690,21 +900690,21 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #24] @ (328a6c >::_M_default_append(unsigned int)@@Base+0xa5ed8>) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mvn.w r2, #1 │ │ │ │ b.n 328a1c >::_M_default_append(unsigned int)@@Base+0xa5e88> │ │ │ │ - stmia r2!, {r1, r6} │ │ │ │ + stmia r2!, {r1, r2, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bmi.n 328acc >::_M_default_append(unsigned int)@@Base+0xa5f38> │ │ │ │ + bmi.n 328ad4 >::_M_default_append(unsigned int)@@Base+0xa5f40> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r2!, {r1, r5} │ │ │ │ + stmia r2!, {r1, r2, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {} │ │ │ │ + stmia r4!, {r2} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #216] @ (328b5c >::_M_default_append(unsigned int)@@Base+0xa5fc8>) │ │ │ │ @@ -900792,43 +900792,43 @@ │ │ │ │ ldr r0, [pc, #76] @ (328b98 >::_M_default_append(unsigned int)@@Base+0xa6004>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 328acc >::_M_default_append(unsigned int)@@Base+0xa5f38> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - stmia r4!, {r4, r6} │ │ │ │ + stmia r4!, {r2, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldrsh r4, [r7, r5] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - stmia r4!, {r2, r3} │ │ │ │ + stmia r4!, {r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r4!, {r4, r5} │ │ │ │ + stmia r4!, {r2, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r1!, {r1, r4, r5, r7} │ │ │ │ + stmia r1!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcc.n 328abc >::_M_default_append(unsigned int)@@Base+0xa5f28> │ │ │ │ + bcc.n 328ac4 >::_M_default_append(unsigned int)@@Base+0xa5f30> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r1!, {r1, r3, r4, r7} │ │ │ │ + stmia r1!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcc.n 328a94 >::_M_default_append(unsigned int)@@Base+0xa5f00> │ │ │ │ + bcc.n 328a9c >::_M_default_append(unsigned int)@@Base+0xa5f08> │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldrsh r4, [r4, r4] │ │ │ │ lsls r7, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - stmia r1!, {r1, r2, r4, r6} │ │ │ │ + stmia r1!, {r1, r3, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcc.n 328c1c >::_M_default_append(unsigned int)@@Base+0xa6088> │ │ │ │ + bcc.n 328c24 >::_M_default_append(unsigned int)@@Base+0xa6090> │ │ │ │ lsls r3, r1, #1 │ │ │ │ mrc2 15, 5, pc, cr5, cr15, {7} │ │ │ │ - stmia r1!, {r1, r3, r5} │ │ │ │ + stmia r1!, {r1, r2, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcc.n 328bd0 >::_M_default_append(unsigned int)@@Base+0xa603c> │ │ │ │ + bcc.n 328bd8 >::_M_default_append(unsigned int)@@Base+0xa6044> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #192] @ (328c70 >::_M_default_append(unsigned int)@@Base+0xa60dc>) │ │ │ │ @@ -900907,39 +900907,39 @@ │ │ │ │ ldr r0, [pc, #68] @ (328ca4 >::_M_default_append(unsigned int)@@Base+0xa6110>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 328bf8 >::_M_default_append(unsigned int)@@Base+0xa6064> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - stmia r3!, {r2, r5} │ │ │ │ + stmia r3!, {r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldrsh r0, [r2, r1] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - stmia r2!, {r5, r6, r7} │ │ │ │ + stmia r2!, {r2, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r3!, {r2} │ │ │ │ + stmia r3!, {r3} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r7} │ │ │ │ + stmia r0!, {r1, r3, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 328d78 >::_M_default_append(unsigned int)@@Base+0xa61e4> │ │ │ │ + bcs.n 328d80 >::_M_default_append(unsigned int)@@Base+0xa61ec> │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldrsh r0, [r2, r0] │ │ │ │ lsls r7, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr5, cr15, {7} │ │ │ │ - stmia r0!, {r1, r6} │ │ │ │ + stmia r0!, {r1, r2, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 328d00 >::_M_default_append(unsigned int)@@Base+0xa616c> │ │ │ │ + bcs.n 328d08 >::_M_default_append(unsigned int)@@Base+0xa6174> │ │ │ │ lsls r3, r1, #1 │ │ │ │ stc2 15, cr15, [r1, #1020]! @ 0x3fc │ │ │ │ - stmia r0!, {r1, r2, r4} │ │ │ │ + stmia r0!, {r1, r3, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 328cb4 >::_M_default_append(unsigned int)@@Base+0xa6120> │ │ │ │ + bcs.n 328cbc >::_M_default_append(unsigned int)@@Base+0xa6128> │ │ │ │ lsls r3, r1, #1 │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3800] @ 0xed8 │ │ │ │ @@ -901010,29 +901010,29 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r3, [pc, #40] @ (328d7c >::_M_default_append(unsigned int)@@Base+0xa61e8>) │ │ │ │ add r3, pc │ │ │ │ b.n 328d04 >::_M_default_append(unsigned int)@@Base+0xa6170> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldrb r2, [r1, r5] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - stmia r2!, {r2, r4} │ │ │ │ + stmia r2!, {r3, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r2!, {r1, r2, r3} │ │ │ │ + stmia r2!, {r1, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r1, r3, r5} │ │ │ │ + stmia r2!, {r1, r2, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r2, r5} │ │ │ │ + stmia r2!, {r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r5} │ │ │ │ + stmia r2!, {r1, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldrb r6, [r1, r3] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - stmia r1!, {r2, r3, r6, r7} │ │ │ │ + stmia r1!, {r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ add.w r4, r1, #131072 @ 0x20000 │ │ │ │ sub sp, #28 │ │ │ │ @@ -901336,19 +901336,19 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r3 │ │ │ │ bl 1394c │ │ │ │ movs r3, #2 │ │ │ │ movs r0, #0 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ b.n 328e30 >::_M_default_append(unsigned int)@@Base+0xa629c> │ │ │ │ - itet gt │ │ │ │ - lslgt r6, r1, #1 │ │ │ │ - stmiale r0!, {r3, r4, r5} │ │ │ │ + itee gt │ │ │ │ lslgt r6, r1, #1 │ │ │ │ - ldmia r6, {r3, r4, r6, r7} │ │ │ │ + stmiale r0!, {r2, r3, r4, r5} │ │ │ │ + lslle r6, r1, #1 │ │ │ │ + ldmia r6, {r2, r3, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #692] @ (32937c >::_M_default_append(unsigned int)@@Base+0xa67e8>) │ │ │ │ add.w r4, r1, #131072 @ 0x20000 │ │ │ │ @@ -901716,49 +901716,49 @@ │ │ │ │ ldr r0, [pc, #88] @ (3294e8 >::_M_default_append(unsigned int)@@Base+0xa6954>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3293e4 >::_M_default_append(unsigned int)@@Base+0xa6850> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - pop {r2, r4, r5} │ │ │ │ + pop {r3, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldrsb r4, [r4, r1] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cbnz r4, 329528 >::_M_default_append(unsigned int)@@Base+0xa6994> │ │ │ │ + cbnz r0, 32952a >::_M_default_append(unsigned int)@@Base+0xa6996> │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r2, r4} │ │ │ │ + pop {r3, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r2, 3294fa >::_M_default_append(unsigned int)@@Base+0xa6966> │ │ │ │ + cbnz r6, 3294fa >::_M_default_append(unsigned int)@@Base+0xa6966> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2!, {r1, r3, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - revsh r2, r6 │ │ │ │ + revsh r6, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2!, {r1, r4, r5, r6} │ │ │ │ + ldmia r2, {r1, r2, r4, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldrsb r4, [r1, r0] │ │ │ │ lsls r7, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - hlt 0x002e │ │ │ │ + hlt 0x0032 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r5} │ │ │ │ + ldmia r2!, {r1, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr.w pc, [sp, #255]! │ │ │ │ - hlt 0x0002 │ │ │ │ + hlt 0x0006 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2!, {r1} │ │ │ │ + ldmia r2, {r1, r2} │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsrs r5, r4, #12 │ │ │ │ movs r0, r0 │ │ │ │ - rev16 r6, r2 │ │ │ │ + rev16 r2, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r6, r7} │ │ │ │ + ldmia r1, {r1, r3, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #236] @ (3295ec >::_M_default_append(unsigned int)@@Base+0xa6a58>) │ │ │ │ @@ -901855,45 +901855,45 @@ │ │ │ │ ldr r0, [pc, #80] @ (32962c >::_M_default_append(unsigned int)@@Base+0xa6a98>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 329548 >::_M_default_append(unsigned int)@@Base+0xa69b4> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - revsh r0, r2 │ │ │ │ + revsh r4, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ strb r0, [r0, r4] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - hlt 0x0010 │ │ │ │ + hlt 0x0014 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - hlt 0x0030 │ │ │ │ + hlt 0x0034 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r6, 32962c >::_M_default_append(unsigned int)@@Base+0xa6a98> │ │ │ │ + cbnz r2, 32962e >::_M_default_append(unsigned int)@@Base+0xa6a9a> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r5} │ │ │ │ + ldmia r1, {r1, r3, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ strb r0, [r0, r3] │ │ │ │ lsls r7, r2, #1 │ │ │ │ mrc2 15, 0, pc, cr13, cr15, {7} │ │ │ │ - cbnz r2, 32962c >::_M_default_append(unsigned int)@@Base+0xa6a98> │ │ │ │ + cbnz r6, 32962c >::_M_default_append(unsigned int)@@Base+0xa6a98> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r0!, {r1, r5, r6, r7} │ │ │ │ + ldmia r0!, {r1, r2, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ bl 23b61a │ │ │ │ - cbnz r6, 32962c >::_M_default_append(unsigned int)@@Base+0xa6a98> │ │ │ │ + cbnz r2, 32962e >::_M_default_append(unsigned int)@@Base+0xa6a9a> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r0!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsrs r1, r3, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cbnz r2, 32962e >::_M_default_append(unsigned int)@@Base+0xa6a9a> │ │ │ │ + cbnz r6, 32962e >::_M_default_append(unsigned int)@@Base+0xa6a9a> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r0!, {r1, r3, r7} │ │ │ │ + ldmia r0!, {r1, r2, r3, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #196608 @ 0x30000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -902636,112 +902636,112 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 329a26 >::_M_default_append(unsigned int)@@Base+0xa6e92> │ │ │ │ strh r4, [r4, r6] │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb8d0 │ │ │ │ + @ instruction: 0xb8d4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldc 0, cr0, [r6, #-300] @ 0xfffffed4 │ │ │ │ - @ instruction: 0xb714 │ │ │ │ + ldc 0, cr0, [sl, #-300] @ 0xfffffed4 │ │ │ │ + @ instruction: 0xb718 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r4, 329ef0 >::_M_default_append(unsigned int)@@Base+0xa735c> │ │ │ │ + cbnz r0, 329ef2 >::_M_default_append(unsigned int)@@Base+0xa735e> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb6f6 │ │ │ │ + @ instruction: 0xb6fa │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r2, r4, r5, r6} │ │ │ │ + stmia r6!, {r3, r4, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ strh r4, [r0, r0] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - @ instruction: 0xb6f4 │ │ │ │ + @ instruction: 0xb6f8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r5, r7, lr} │ │ │ │ + push {r1, r2, r5, r7, lr} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r5} │ │ │ │ + stmia r5!, {r2, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r2, r4, r5, r6, lr} │ │ │ │ + push {r1, r3, r4, r5, r6, lr} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r2, r4, r5, r6, r7} │ │ │ │ + stmia r4!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r3, r4, r6, lr} │ │ │ │ + push {r2, r3, r4, r6, lr} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r4, r6, r7} │ │ │ │ + stmia r4!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r2, r7, lr} │ │ │ │ + push {r3, r7, lr} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r2, r3, r6, r7} │ │ │ │ + push {r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r3, r6} │ │ │ │ + stmia r4!, {r2, r3, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r3, r5, r7} │ │ │ │ + push {r1, r2, r3, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r3, r5} │ │ │ │ + stmia r4!, {r2, r3, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r2, r3, r7} │ │ │ │ + push {r1, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r2, r3} │ │ │ │ + stmia r4!, {r4} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r4, r7} │ │ │ │ + push {r2, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r2, r4, r6, r7} │ │ │ │ + push {r1, r3, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #212 @ 0xd4 │ │ │ │ + movs r2, #216 @ 0xd8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r2, r3, r5, r6} │ │ │ │ + push {r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r2, 329f8c >::_M_default_append(unsigned int)@@Base+0xa73f8> │ │ │ │ + cbz r6, 329f8c >::_M_default_append(unsigned int)@@Base+0xa73f8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sxtb r6, r0 │ │ │ │ + sxtb r2, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r1!, {r2, r6, r7} │ │ │ │ + stmia r1!, {r3, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r2, 329f98 >::_M_default_append(unsigned int)@@Base+0xa7404> │ │ │ │ + cbz r6, 329f98 >::_M_default_append(unsigned int)@@Base+0xa7404> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 329f94 >::_M_default_append(unsigned int)@@Base+0xa7400> │ │ │ │ + cbz r2, 329f96 >::_M_default_append(unsigned int)@@Base+0xa7402> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 329f68 >::_M_default_append(unsigned int)@@Base+0xa73d4> │ │ │ │ + cbz r2, 329f6a >::_M_default_append(unsigned int)@@Base+0xa73d6> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r2, r4, r6, r7} │ │ │ │ + stmia r0!, {r3, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r4, 329f6a >::_M_default_append(unsigned int)@@Base+0xa73d6> │ │ │ │ + cbz r0, 329f6c >::_M_default_append(unsigned int)@@Base+0xa73d8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r0!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r0, 329f6c >::_M_default_append(unsigned int)@@Base+0xa73d8> │ │ │ │ + cbz r4, 329f6c >::_M_default_append(unsigned int)@@Base+0xa73d8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r1, #6] │ │ │ │ + ldrh r2, [r2, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sxth r4, r6 │ │ │ │ + sxth r0, r7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub sp, #376 @ 0x178 │ │ │ │ + sub sp, #392 @ 0x188 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r2, r3, r4, r6} │ │ │ │ + stmia r0!, {r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #272 @ 0x110 │ │ │ │ + sub sp, #288 @ 0x120 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r1, r6} │ │ │ │ + stmia r0!, {r1, r2, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sxth r4, r0 │ │ │ │ + sxth r0, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sxtb r6, r2 │ │ │ │ + sxtb r2, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add sp, #352 @ 0x160 │ │ │ │ + add sp, #368 @ 0x170 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - itet le │ │ │ │ + itte le │ │ │ │ lslle r3, r1, #1 │ │ │ │ - addgt sp, #248 @ 0xf8 │ │ │ │ - lslle r6, r1, #1 │ │ │ │ - itt lt │ │ │ │ - lsllt r3, r1, #1 │ │ │ │ - addlt sp, #136 @ 0x88 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - nop {10} │ │ │ │ + addle sp, #264 @ 0x108 │ │ │ │ + lslgt r6, r1, #1 │ │ │ │ + nop {12} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {lr} │ │ │ │ + add sp, #152 @ 0x98 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + itt ge │ │ │ │ + lslge r3, r1, #1 │ │ │ │ + pushge {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 329630 >::_M_default_append(unsigned int)@@Base+0xa6a9c> │ │ │ │ mov r3, r0 │ │ │ │ cmp r0, #1 │ │ │ │ @@ -902760,17 +902760,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r7, sp, #96 @ 0x60 │ │ │ │ + add r7, sp, #112 @ 0x70 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x0098 │ │ │ │ + bkpt 0x009c │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip] │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ str.w r0, [ip, #2960] @ 0xb90 │ │ │ │ @@ -903055,58 +903055,58 @@ │ │ │ │ b.n 32a202 >::_M_default_append(unsigned int)@@Base+0xa766e> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldr r2, [pc, #8] @ (32a2dc >::_M_default_append(unsigned int)@@Base+0xa7748>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 329b84 >::_M_default_append(unsigned int)@@Base+0xa6ff0> │ │ │ │ + b.n 329b8c >::_M_default_append(unsigned int)@@Base+0xa6ff8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r0, 32a2e0 >::_M_default_append(unsigned int)@@Base+0xa774c> │ │ │ │ + cbz r4, 32a2e0 >::_M_default_append(unsigned int)@@Base+0xa774c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub sp, #352 @ 0x160 │ │ │ │ + sub sp, #368 @ 0x170 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [sp, #816] @ 0x330 │ │ │ │ + ldr r3, [sp, #832] @ 0x340 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [sp, #768] @ 0x300 │ │ │ │ + ldr r3, [sp, #784] @ 0x310 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r0, 32a310 >::_M_default_append(unsigned int)@@Base+0xa777c> │ │ │ │ + cbz r4, 32a310 >::_M_default_append(unsigned int)@@Base+0xa777c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r0, [pc, #656] @ (32a588 >::_M_default_append(unsigned int)@@Base+0xa79f4>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldc2 0, cr0, [r2], {77} @ 0x4d │ │ │ │ - strb r6, [r6, #3] │ │ │ │ + ldc2 0, cr0, [r6], {77} @ 0x4d │ │ │ │ + strb r2, [r7, #3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #768 @ 0x300 │ │ │ │ + add r7, sp, #784 @ 0x310 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #592] @ 0x250 │ │ │ │ + ldr r2, [sp, #608] @ 0x260 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #192 @ 0xc0 │ │ │ │ + add r7, sp, #208 @ 0xd0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #400 @ 0x190 │ │ │ │ + add r7, sp, #416 @ 0x1a0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r6, #6] │ │ │ │ + ldrb r6, [r6, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #960 @ 0x3c0 │ │ │ │ + add r6, sp, #976 @ 0x3d0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add sp, #160 @ 0xa0 │ │ │ │ + add sp, #176 @ 0xb0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #744 @ 0x2e8 │ │ │ │ + add r6, sp, #760 @ 0x2f8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #640 @ 0x280 │ │ │ │ + add r7, sp, #656 @ 0x290 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #592 @ 0x250 │ │ │ │ + add r6, sp, #608 @ 0x260 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r0, #32] │ │ │ │ + strh r6, [r0, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, sp, #448 @ 0x1c0 │ │ │ │ + add r6, sp, #464 @ 0x1d0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #40 @ 0x28 │ │ │ │ + add r7, sp, #56 @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r3 │ │ │ │ movs r3, #1 │ │ │ │ @@ -903160,25 +903160,25 @@ │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #28] @ (32a3d8 >::_M_default_append(unsigned int)@@Base+0xa7844>) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 32a372 >::_M_default_append(unsigned int)@@Base+0xa77de> │ │ │ │ - add r5, sp, #648 @ 0x288 │ │ │ │ + add r5, sp, #664 @ 0x298 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - revsh r2, r4 │ │ │ │ + revsh r6, r4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #544 @ 0x220 │ │ │ │ + add r5, sp, #560 @ 0x230 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - revsh r0, r1 │ │ │ │ + revsh r4, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #424 @ 0x1a8 │ │ │ │ + add r5, sp, #440 @ 0x1b8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #208 @ 0xd0 │ │ │ │ + add r7, sp, #224 @ 0xe0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #212] @ (32a4c4 >::_M_default_append(unsigned int)@@Base+0xa7930>) │ │ │ │ @@ -903266,43 +903266,43 @@ │ │ │ │ ldr r0, [pc, #76] @ (32a500 >::_M_default_append(unsigned int)@@Base+0xa796c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 32a436 >::_M_default_append(unsigned int)@@Base+0xa78a2> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - lsrs r0, r3, #17 │ │ │ │ + lsrs r4, r3, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ mov r0, r2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r7, sp, #224 @ 0xe0 │ │ │ │ + add r7, sp, #240 @ 0xf0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, sp, #336 @ 0x150 │ │ │ │ + add r7, sp, #352 @ 0x160 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #992 @ 0x3e0 │ │ │ │ + add r4, sp, #1008 @ 0x3f0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rev r0, r7 │ │ │ │ + rev r4, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #904 @ 0x388 │ │ │ │ + add r4, sp, #920 @ 0x398 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rev r2, r4 │ │ │ │ + rev r6, r4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ cmp ip, r7 │ │ │ │ lsls r7, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - add r4, sp, #632 @ 0x278 │ │ │ │ + add r4, sp, #648 @ 0x288 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r6, 32a52e >::_M_default_append(unsigned int)@@Base+0xa799a> │ │ │ │ + cbnz r2, 32a530 >::_M_default_append(unsigned int)@@Base+0xa799c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ mrc2 15, 4, pc, cr9, cr15, {7} │ │ │ │ - add r4, sp, #456 @ 0x1c8 │ │ │ │ + add r4, sp, #472 @ 0x1d8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r2, 32a530 >::_M_default_append(unsigned int)@@Base+0xa799c> │ │ │ │ + cbnz r6, 32a530 >::_M_default_append(unsigned int)@@Base+0xa799c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #188] @ (32a5d4 >::_M_default_append(unsigned int)@@Base+0xa7a40>) │ │ │ │ @@ -903380,39 +903380,39 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #64] @ (32a608 >::_M_default_append(unsigned int)@@Base+0xa7a74>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 32a55e >::_M_default_append(unsigned int)@@Base+0xa79ca> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - lsrs r0, r6, #12 │ │ │ │ + lsrs r4, r6, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ add r8, sp │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r6, sp, #64 @ 0x40 │ │ │ │ + add r6, sp, #80 @ 0x50 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r6, sp, #176 @ 0xb0 │ │ │ │ + add r6, sp, #192 @ 0xc0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ + add r3, sp, #848 @ 0x350 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r0, 32a5f4 >::_M_default_append(unsigned int)@@Base+0xa7a60> │ │ │ │ + cbnz r4, 32a5f4 >::_M_default_append(unsigned int)@@Base+0xa7a60> │ │ │ │ lsls r3, r1, #1 │ │ │ │ add sl, r5 │ │ │ │ lsls r7, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr11, cr15, {7} │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb8cc │ │ │ │ + @ instruction: 0xb8d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stc2 15, cr15, [r7, #1020] @ 0x3fc │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb8a0 │ │ │ │ + @ instruction: 0xb8a4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr.w r0, [r1, #212] @ 0xd4 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ ldr r0, [r1, #0] │ │ │ │ @@ -903504,25 +903504,25 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #32] @ (32a71c >::_M_default_append(unsigned int)@@Base+0xa7b88>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 32a6bc >::_M_default_append(unsigned int)@@Base+0xa7b28> │ │ │ │ - add r4, sp, #864 @ 0x360 │ │ │ │ + add r4, sp, #880 @ 0x370 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #864 @ 0x360 │ │ │ │ + add r4, sp, #880 @ 0x370 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb7b2 │ │ │ │ + @ instruction: 0xb7b6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #600 @ 0x258 │ │ │ │ + add r4, sp, #616 @ 0x268 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #568 @ 0x238 │ │ │ │ + add r4, sp, #584 @ 0x248 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb768 │ │ │ │ + @ instruction: 0xb76c │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #56 @ 0x38 │ │ │ │ ldr r4, [pc, #200] @ (32a7fc >::_M_default_append(unsigned int)@@Base+0xa7c68>) │ │ │ │ @@ -903609,27 +903609,27 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 32a78e >::_M_default_append(unsigned int)@@Base+0xa7bfa> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ cmn r0, r3 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r4, sp, #16 │ │ │ │ + add r4, sp, #32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb6e0 │ │ │ │ + @ instruction: 0xb6e4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ negs r2, r7 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r3, sp, #784 @ 0x310 │ │ │ │ + add r3, sp, #800 @ 0x320 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb6a0 │ │ │ │ + @ instruction: 0xb6a4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #624 @ 0x270 │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb678 │ │ │ │ + @ instruction: 0xb67c │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [pc, #444] @ (32a9f0 >::_M_default_append(unsigned int)@@Base+0xa7e5c>) │ │ │ │ mov r5, r1 │ │ │ │ @@ -903800,43 +903800,43 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #68] @ (32aa28 >::_M_default_append(unsigned int)@@Base+0xa7e94>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 32a99c >::_M_default_append(unsigned int)@@Base+0xa7e08> │ │ │ │ nop │ │ │ │ - add r3, sp, #192 @ 0xc0 │ │ │ │ + add r3, sp, #208 @ 0xd0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, sp, #328 @ 0x148 │ │ │ │ + add r2, sp, #344 @ 0x158 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r2, r3, r5, lr} │ │ │ │ + push {r4, r5, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #184 @ 0xb8 │ │ │ │ + add r2, sp, #200 @ 0xc8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r3, lr} │ │ │ │ + push {r2, r3, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #80 @ 0x50 │ │ │ │ + add r2, sp, #96 @ 0x60 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r2, r3, r5, r6, r7} │ │ │ │ + push {r1, r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #992 @ 0x3e0 │ │ │ │ + add r1, sp, #1008 @ 0x3f0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r4, r6, r7} │ │ │ │ + push {r1, r2, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #888 @ 0x378 │ │ │ │ + add r1, sp, #904 @ 0x388 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r3, r4, r5, r7} │ │ │ │ + push {r2, r3, r4, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #776 @ 0x308 │ │ │ │ + add r1, sp, #792 @ 0x318 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r2, r3, r4, r7} │ │ │ │ + push {r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #672 @ 0x2a0 │ │ │ │ + add r1, sp, #688 @ 0x2b0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r7} │ │ │ │ + push {r1, r2, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r4, r1 │ │ │ │ sub sp, #20 │ │ │ │ @@ -903926,19 +903926,19 @@ │ │ │ │ movs r3, #1 │ │ │ │ strh r5, [r0, #0] │ │ │ │ str r3, [r4, #64] @ 0x40 │ │ │ │ movs r0, #1 │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ nop │ │ │ │ - add r1, sp, #0 │ │ │ │ + add r1, sp, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, sp, #920 @ 0x398 │ │ │ │ + add r0, sp, #936 @ 0x3a8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 32ab88 >::_M_default_append(unsigned int)@@Base+0xa7ff4> │ │ │ │ + cbz r2, 32ab8a >::_M_default_append(unsigned int)@@Base+0xa7ff6> │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #12 │ │ │ │ mov r5, r3 │ │ │ │ @@ -903989,19 +903989,19 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #24] @ (32abc8 >::_M_default_append(unsigned int)@@Base+0xa8034>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ b.n 32ab9c >::_M_default_append(unsigned int)@@Base+0xa8008> │ │ │ │ - add r7, pc, #992 @ (adr r7, 32afa4 >::_M_default_append(unsigned int)@@Base+0xa8410>) │ │ │ │ + add r7, pc, #1008 @ (adr r7, 32afb4 >::_M_default_append(unsigned int)@@Base+0xa8420>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, pc, #872 @ (adr r7, 32af30 >::_M_default_append(unsigned int)@@Base+0xa839c>) │ │ │ │ + add r7, pc, #888 @ (adr r7, 32af40 >::_M_default_append(unsigned int)@@Base+0xa83ac>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxth r4, r6 │ │ │ │ + uxth r0, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, #72 @ 0x48 │ │ │ │ ldr r4, [pc, #212] @ (32acb4 >::_M_default_append(unsigned int)@@Base+0xa8120>) │ │ │ │ @@ -904095,27 +904095,27 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 32ac46 >::_M_default_append(unsigned int)@@Base+0xa80b2> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ subs r6, #44 @ 0x2c │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, pc, #304 @ (adr r7, 32adf0 >::_M_default_append(unsigned int)@@Base+0xa825c>) │ │ │ │ + add r7, pc, #320 @ (adr r7, 32ae00 >::_M_default_append(unsigned int)@@Base+0xa826c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sxth r0, r5 │ │ │ │ + sxth r4, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ subs r5, #194 @ 0xc2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r7, pc, #48 @ (adr r7, 32acfc >::_M_default_append(unsigned int)@@Base+0xa8168>) │ │ │ │ + add r7, pc, #64 @ (adr r7, 32ad0c >::_M_default_append(unsigned int)@@Base+0xa8178>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r0, 32ad0a >::_M_default_append(unsigned int)@@Base+0xa8176> │ │ │ │ + cbz r4, 32ad0a >::_M_default_append(unsigned int)@@Base+0xa8176> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #912 @ (adr r6, 32b064 >::_M_default_append(unsigned int)@@Base+0xa84d0>) │ │ │ │ + add r6, pc, #928 @ (adr r6, 32b074 >::_M_default_append(unsigned int)@@Base+0xa84e0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r0, 32ad08 >::_M_default_append(unsigned int)@@Base+0xa8174> │ │ │ │ + cbz r4, 32ad08 >::_M_default_append(unsigned int)@@Base+0xa8174> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [pc, #64] @ (32ad28 >::_M_default_append(unsigned int)@@Base+0xa8194>) │ │ │ │ sub sp, #12 │ │ │ │ @@ -904138,19 +904138,19 @@ │ │ │ │ ldr r1, [r5, #16] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r5, #68] @ 0x44 │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - add r6, pc, #592 @ (adr r6, 32af7c >::_M_default_append(unsigned int)@@Base+0xa83e8>) │ │ │ │ + add r6, pc, #608 @ (adr r6, 32af8c >::_M_default_append(unsigned int)@@Base+0xa83f8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, pc, #616 @ (adr r6, 32af98 >::_M_default_append(unsigned int)@@Base+0xa8404>) │ │ │ │ + add r6, pc, #632 @ (adr r6, 32afa8 >::_M_default_append(unsigned int)@@Base+0xa8414>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, pc, #72 @ (adr r2, 32ad7c >::_M_default_append(unsigned int)@@Base+0xa81e8>) │ │ │ │ + add r2, pc, #88 @ (adr r2, 32ad8c >::_M_default_append(unsigned int)@@Base+0xa81f8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [r1, #64] @ 0x40 │ │ │ │ sub sp, #12 │ │ │ │ @@ -904436,17 +904436,17 @@ │ │ │ │ movs r2, #20 │ │ │ │ mov r1, r6 │ │ │ │ str r5, [sp, #0] │ │ │ │ bl 14f1c │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ nop │ │ │ │ - add r3, pc, #832 @ (adr r3, 32b37c >::_M_default_append(unsigned int)@@Base+0xa87e8>) │ │ │ │ + add r3, pc, #848 @ (adr r3, 32b38c >::_M_default_append(unsigned int)@@Base+0xa87f8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, pc, #448 @ (adr r3, 32b200 >::_M_default_append(unsigned int)@@Base+0xa866c>) │ │ │ │ + add r3, pc, #464 @ (adr r3, 32b210 >::_M_default_append(unsigned int)@@Base+0xa867c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #136] @ (32b0d8 >::_M_default_append(unsigned int)@@Base+0xa8544>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -904505,15 +904505,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ subs r1, #182 @ 0xb6 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r2, pc, #856 @ (adr r2, 32b43c >::_M_default_append(unsigned int)@@Base+0xa88a8>) │ │ │ │ + add r2, pc, #872 @ (adr r2, 32b44c >::_M_default_append(unsigned int)@@Base+0xa88b8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ subs r1, #78 @ 0x4e │ │ │ │ lsls r7, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -904540,15 +904540,15 @@ │ │ │ │ ldr r2, [r5, #32] │ │ │ │ add r1, pc │ │ │ │ str r3, [r5, #72] @ 0x48 │ │ │ │ bl 52504c │ │ │ │ movs r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - add r2, pc, #648 @ (adr r2, 32b3bc >::_M_default_append(unsigned int)@@Base+0xa8828>) │ │ │ │ + add r2, pc, #664 @ (adr r2, 32b3cc >::_M_default_append(unsigned int)@@Base+0xa8838>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r3, #0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -904568,17 +904568,17 @@ │ │ │ │ mov r0, r6 │ │ │ │ ldr r2, [r5, #32] │ │ │ │ add r1, pc │ │ │ │ str r3, [r5, #72] @ 0x48 │ │ │ │ bl 52504c │ │ │ │ movs r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - blt.n 32b1b8 >::_M_default_append(unsigned int)@@Base+0xa8624> │ │ │ │ + blt.n 32b1c0 >::_M_default_append(unsigned int)@@Base+0xa862c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, pc, #560 @ (adr r2, 32b3ac >::_M_default_append(unsigned int)@@Base+0xa8818>) │ │ │ │ + add r2, pc, #576 @ (adr r2, 32b3bc >::_M_default_append(unsigned int)@@Base+0xa8828>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr.w ip, [pc, #348] @ 32b2e8 >::_M_default_append(unsigned int)@@Base+0xa8754> │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -904720,39 +904720,39 @@ │ │ │ │ ... │ │ │ │ subs r0, #122 @ 0x7a │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r5, [pc, #832] @ (32b634 >::_M_default_append(unsigned int)@@Base+0xa8aa0>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, pc, #616 @ (adr r1, 32b560 >::_M_default_append(unsigned int)@@Base+0xa89cc>) │ │ │ │ + add r1, pc, #632 @ (adr r1, 32b570 >::_M_default_append(unsigned int)@@Base+0xa89dc>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #472 @ 0x1d8 │ │ │ │ + add r4, sp, #488 @ 0x1e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, pc, #504 @ (adr r1, 32b4f8 >::_M_default_append(unsigned int)@@Base+0xa8964>) │ │ │ │ + add r1, pc, #520 @ (adr r1, 32b508 >::_M_default_append(unsigned int)@@Base+0xa8974>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, pc, #80 @ (adr r2, 32b354 >::_M_default_append(unsigned int)@@Base+0xa87c0>) │ │ │ │ + add r2, pc, #96 @ (adr r2, 32b364 >::_M_default_append(unsigned int)@@Base+0xa87d0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r1, pc, #528 @ (adr r1, 32b518 >::_M_default_append(unsigned int)@@Base+0xa8984>) │ │ │ │ + add r1, pc, #544 @ (adr r1, 32b528 >::_M_default_append(unsigned int)@@Base+0xa8994>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [sp, #0] │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ adds r7, #208 @ 0xd0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r0, pc, #1000 @ (adr r0, 32b6fc >::_M_default_append(unsigned int)@@Base+0xa8b68>) │ │ │ │ + add r0, pc, #1016 @ (adr r0, 32b70c >::_M_default_append(unsigned int)@@Base+0xa8b78>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #856 @ 0x358 │ │ │ │ + add r3, sp, #872 @ 0x368 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #880 @ (adr r0, 32b68c >::_M_default_append(unsigned int)@@Base+0xa8af8>) │ │ │ │ + add r0, pc, #896 @ (adr r0, 32b69c >::_M_default_append(unsigned int)@@Base+0xa8b08>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #736 @ 0x2e0 │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #760 @ (adr r0, 32b61c >::_M_default_append(unsigned int)@@Base+0xa8a88>) │ │ │ │ + add r0, pc, #776 @ (adr r0, 32b62c >::_M_default_append(unsigned int)@@Base+0xa8a98>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #616 @ 0x268 │ │ │ │ + add r3, sp, #632 @ 0x278 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #556] @ (32b568 >::_M_default_append(unsigned int)@@Base+0xa89d4>) │ │ │ │ @@ -904971,55 +904971,55 @@ │ │ │ │ add r2, pc │ │ │ │ b.n 32b53a >::_M_default_append(unsigned int)@@Base+0xa89a6> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ adds r6, #204 @ 0xcc │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r7, [sp, #1000] @ 0x3e8 │ │ │ │ + ldr r7, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, pc, #896 @ (adr r0, 32b8f8 >::_M_default_append(unsigned int)@@Base+0xa8d64>) │ │ │ │ + add r0, pc, #912 @ (adr r0, 32b908 >::_M_default_append(unsigned int)@@Base+0xa8d74>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, pc, #0 @ (adr r0, 32b57c >::_M_default_append(unsigned int)@@Base+0xa89e8>) │ │ │ │ + add r0, pc, #16 @ (adr r0, 32b58c >::_M_default_append(unsigned int)@@Base+0xa89f8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r3, [sp, #512] @ 0x200 │ │ │ │ lsls r6, r1, #1 │ │ │ │ adds r6, #78 @ 0x4e │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r7, [sp, #88] @ 0x58 │ │ │ │ + ldr r7, [sp, #104] @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, pc, #168 @ (adr r0, 32b634 >::_M_default_append(unsigned int)@@Base+0xa8aa0>) │ │ │ │ + add r0, pc, #184 @ (adr r0, 32b644 >::_M_default_append(unsigned int)@@Base+0xa8ab0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [sp, #120] @ 0x78 │ │ │ │ + ldr r7, [sp, #136] @ 0x88 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #608] @ 0x260 │ │ │ │ + ldr r2, [sp, #624] @ 0x270 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #872] @ 0x368 │ │ │ │ + ldr r6, [sp, #888] @ 0x378 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [sp, #880] @ 0x370 │ │ │ │ + ldr r7, [sp, #896] @ 0x380 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #896] @ 0x380 │ │ │ │ + ldr r6, [sp, #912] @ 0x390 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #368] @ 0x170 │ │ │ │ + ldr r2, [sp, #384] @ 0x180 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #632] @ 0x278 │ │ │ │ + ldr r6, [sp, #648] @ 0x288 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r7, [sp, #432] @ 0x1b0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #656] @ 0x290 │ │ │ │ + ldr r6, [sp, #672] @ 0x2a0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [sp, #80] @ 0x50 │ │ │ │ + ldr r7, [sp, #96] @ 0x60 │ │ │ │ lsls r6, r1, #1 │ │ │ │ adds r4, #206 @ 0xce │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r7, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r7, [sp, #456] @ 0x1c8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #896] @ 0x380 │ │ │ │ + ldr r6, [sp, #912] @ 0x390 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r4, r2 │ │ │ │ @@ -905262,53 +905262,53 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ adds r4, #42 @ 0x2a │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [sp, #288] @ 0x120 │ │ │ │ + ldr r5, [sp, #304] @ 0x130 │ │ │ │ lsls r6, r1, #1 │ │ │ │ adds r3, #124 @ 0x7c │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r4, [sp, #640] @ 0x280 │ │ │ │ + ldr r4, [sp, #656] @ 0x290 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, pc, #496 @ (adr r7, 32ba58 >::_M_default_append(unsigned int)@@Base+0xa8ec4>) │ │ │ │ + add r7, pc, #512 @ (adr r7, 32ba68 >::_M_default_append(unsigned int)@@Base+0xa8ed4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #536] @ 0x218 │ │ │ │ + ldr r4, [sp, #552] @ 0x228 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #24] │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [sp, #568] @ 0x238 │ │ │ │ + ldr r4, [sp, #584] @ 0x248 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #32] │ │ │ │ + ldr r0, [sp, #48] @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [sp, #128] @ 0x80 │ │ │ │ + ldr r4, [sp, #144] @ 0x90 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [sp, #688] @ 0x2b0 │ │ │ │ + ldr r5, [sp, #704] @ 0x2c0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [sp, #160] @ 0xa0 │ │ │ │ + ldr r4, [sp, #176] @ 0xb0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #648] @ 0x288 │ │ │ │ + str r7, [sp, #664] @ 0x298 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, pc, #232 @ (adr r6, 32b974 >::_M_default_append(unsigned int)@@Base+0xa8de0>) │ │ │ │ + add r6, pc, #248 @ (adr r6, 32b984 >::_M_default_append(unsigned int)@@Base+0xa8df0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #48 @ (adr r6, 32b8c0 >::_M_default_append(unsigned int)@@Base+0xa8d2c>) │ │ │ │ + add r6, pc, #64 @ (adr r6, 32b8d0 >::_M_default_append(unsigned int)@@Base+0xa8d3c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #584] @ 0x248 │ │ │ │ + ldr r3, [sp, #600] @ 0x258 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, pc, #432 @ (adr r6, 32ba48 >::_M_default_append(unsigned int)@@Base+0xa8eb4>) │ │ │ │ + add r6, pc, #448 @ (adr r6, 32ba58 >::_M_default_append(unsigned int)@@Base+0xa8ec4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r3, [sp, #472] @ 0x1d8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, pc, #304 @ (adr r6, 32b9d0 >::_M_default_append(unsigned int)@@Base+0xa8e3c>) │ │ │ │ + add r6, pc, #320 @ (adr r6, 32b9e0 >::_M_default_append(unsigned int)@@Base+0xa8e4c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #352] @ 0x160 │ │ │ │ + ldr r3, [sp, #368] @ 0x170 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, pc, #200 @ (adr r6, 32b970 >::_M_default_append(unsigned int)@@Base+0xa8ddc>) │ │ │ │ + add r6, pc, #216 @ (adr r6, 32b980 >::_M_default_append(unsigned int)@@Base+0xa8dec>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, #56 @ 0x38 │ │ │ │ ldr.w ip, [pc, #524] @ 32bac8 >::_M_default_append(unsigned int)@@Base+0xa8f34> │ │ │ │ @@ -905517,45 +905517,45 @@ │ │ │ │ ... │ │ │ │ mov sl, r8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ adds r1, #56 @ 0x38 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r2, [sp, #360] @ 0x168 │ │ │ │ + ldr r2, [sp, #376] @ 0x178 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [sp, #1016] @ 0x3f8 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #160] @ 0xa0 │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, pc, #16 @ (adr r5, 32baf4 >::_M_default_append(unsigned int)@@Base+0xa8f60>) │ │ │ │ + add r5, pc, #32 @ (adr r5, 32bb04 >::_M_default_append(unsigned int)@@Base+0xa8f70>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ adds r0, #158 @ 0x9e │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r3, [sp, #312] @ 0x138 │ │ │ │ + ldr r3, [sp, #328] @ 0x148 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #512] @ 0x200 │ │ │ │ + ldr r1, [sp, #528] @ 0x210 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, pc, #368 @ (adr r4, 32bc64 >::_M_default_append(unsigned int)@@Base+0xa90d0>) │ │ │ │ + add r4, pc, #384 @ (adr r4, 32bc74 >::_M_default_append(unsigned int)@@Base+0xa90e0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, pc, #792 @ (adr r3, 32be10 >::_M_default_append(unsigned int)@@Base+0xa927c>) │ │ │ │ + add r3, pc, #808 @ (adr r3, 32be20 >::_M_default_append(unsigned int)@@Base+0xa928c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #256] @ 0x100 │ │ │ │ + ldr r1, [sp, #272] @ 0x110 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, pc, #104 @ (adr r4, 32bb68 >::_M_default_append(unsigned int)@@Base+0xa8fd4>) │ │ │ │ + add r4, pc, #120 @ (adr r4, 32bb78 >::_M_default_append(unsigned int)@@Base+0xa8fe4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, pc, #472 @ (adr r3, 32bcdc >::_M_default_append(unsigned int)@@Base+0xa9148>) │ │ │ │ + add r3, pc, #488 @ (adr r3, 32bcec >::_M_default_append(unsigned int)@@Base+0xa9158>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #544] @ 0x220 │ │ │ │ + ldr r2, [sp, #560] @ 0x230 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [sp, #504] @ 0x1f8 │ │ │ │ + str r4, [sp, #520] @ 0x208 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #420] @ (32bccc >::_M_default_append(unsigned int)@@Base+0xa9138>) │ │ │ │ @@ -905715,37 +905715,37 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ cmp r6, #226 @ 0xe2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cmp r6, #98 @ 0x62 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r7, [sp, #744] @ 0x2e8 │ │ │ │ + str r7, [sp, #760] @ 0x2f8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #664] @ 0x298 │ │ │ │ + ldr r1, [sp, #680] @ 0x2a8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #776] @ 0x308 │ │ │ │ + str r7, [sp, #792] @ 0x318 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r3, [sp, #240] @ 0xf0 │ │ │ │ + str r3, [sp, #256] @ 0x100 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #256] @ 0x100 │ │ │ │ + str r7, [sp, #272] @ 0x110 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #288] @ 0x120 │ │ │ │ + str r7, [sp, #304] @ 0x130 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #776] @ 0x308 │ │ │ │ + str r2, [sp, #792] @ 0x318 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [sp, #952] @ 0x3b8 │ │ │ │ + str r6, [sp, #968] @ 0x3c8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #776] @ 0x308 │ │ │ │ + ldr r0, [sp, #792] @ 0x318 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [sp, #984] @ 0x3d8 │ │ │ │ + str r6, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #448] @ 0x1c0 │ │ │ │ + str r2, [sp, #464] @ 0x1d0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -906365,106 +906365,106 @@ │ │ │ │ b.n 32c39e >::_M_default_append(unsigned int)@@Base+0xa980a> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ cmp r4, #196 @ 0xc4 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [sp, #208] @ 0xd0 │ │ │ │ + ldr r0, [sp, #224] @ 0xe0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #120] @ 0x78 │ │ │ │ + ldr r0, [sp, #136] @ 0x88 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r5, [sp, #520] @ 0x208 │ │ │ │ + str r5, [sp, #536] @ 0x218 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #872] @ 0x368 │ │ │ │ + str r7, [sp, #888] @ 0x378 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #288] @ 0x120 │ │ │ │ + str r7, [sp, #304] @ 0x130 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #168] @ 0xa8 │ │ │ │ + str r7, [sp, #184] @ 0xb8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [sp, #728] @ 0x2d8 │ │ │ │ + str r6, [sp, #744] @ 0x2e8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r2, #4 │ │ │ │ + lsls r2, r3, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [sp, #968] @ 0x3c8 │ │ │ │ + str r6, [sp, #984] @ 0x3d8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [sp, #200] @ 0xc8 │ │ │ │ + str r4, [sp, #216] @ 0xd8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [sp, #40] @ 0x28 │ │ │ │ + ldr r7, [sp, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #248] @ 0xf8 │ │ │ │ + str r6, [sp, #264] @ 0x108 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r3, [sp, #1008] @ 0x3f0 │ │ │ │ + str r4, [sp, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #848] @ 0x350 │ │ │ │ + ldr r6, [sp, #864] @ 0x360 │ │ │ │ lsls r3, r1, #1 │ │ │ │ cmp r2, #96 @ 0x60 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r3, [sp, #688] @ 0x2b0 │ │ │ │ + str r3, [sp, #704] @ 0x2c0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #528] @ 0x210 │ │ │ │ + ldr r6, [sp, #544] @ 0x220 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r2, r6, r7} │ │ │ │ + push {r3, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r2, r4, r6} │ │ │ │ + stmia r4!, {r3, r4, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r0, #15] │ │ │ │ + ldrb r6, [r0, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #8] │ │ │ │ + str r3, [sp, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #656] @ 0x290 │ │ │ │ + str r2, [sp, #672] @ 0x2a0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [sp, #536] @ 0x218 │ │ │ │ + ldr r5, [sp, #552] @ 0x228 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r0, 32c4de >::_M_default_append(unsigned int)@@Base+0xa994a> │ │ │ │ + cbz r4, 32c4de >::_M_default_append(unsigned int)@@Base+0xa994a> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r0, [r6, r7] │ │ │ │ + ldrb r4, [r6, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [sp, #440] @ 0x1b8 │ │ │ │ + str r4, [sp, #456] @ 0x1c8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r1, [sp, #1008] @ 0x3f0 │ │ │ │ + str r2, [sp, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [sp, #856] @ 0x358 │ │ │ │ + ldr r4, [sp, #872] @ 0x368 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r1, [sp, #896] @ 0x380 │ │ │ │ + str r1, [sp, #912] @ 0x390 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [sp, #744] @ 0x2e8 │ │ │ │ + ldr r4, [sp, #760] @ 0x2f8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r7} │ │ │ │ + stmia r2!, {r1, r3, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r4, [r2, #8] │ │ │ │ + ldrb r0, [r3, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #312] @ 0x138 │ │ │ │ + str r3, [sp, #328] @ 0x148 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r5, #2] │ │ │ │ + strb r2, [r6, #2] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r3, [sp, #464] @ 0x1d0 │ │ │ │ + str r3, [sp, #480] @ 0x1e0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r5, r6} │ │ │ │ + stmia r1!, {r1, r4, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r5, [sp, #824] @ 0x338 │ │ │ │ + str r5, [sp, #840] @ 0x348 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [sp, #392] @ 0x188 │ │ │ │ + str r0, [sp, #408] @ 0x198 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [sp, #240] @ 0xf0 │ │ │ │ + ldr r3, [sp, #256] @ 0x100 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #704] @ 0x2c0 │ │ │ │ + str r2, [sp, #720] @ 0x2d0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldc2 0, cr0, [sl], #308 @ 0x134 │ │ │ │ - str r0, [sp, #176] @ 0xb0 │ │ │ │ + ldc2 0, cr0, [lr], #308 @ 0x134 │ │ │ │ + str r0, [sp, #192] @ 0xc0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #64] @ 0x40 │ │ │ │ + str r0, [sp, #80] @ 0x50 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #936] @ 0x3a8 │ │ │ │ + ldr r2, [sp, #952] @ 0x3b8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r4, r6] │ │ │ │ + ldrh r6, [r4, r6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r2, 32c4dc >::_M_default_append(unsigned int)@@Base+0xa9948> │ │ │ │ + cbz r6, 32c4dc >::_M_default_append(unsigned int)@@Base+0xa9948> │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -906705,19 +906705,19 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ movs r5, #2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r7, #42] @ 0x2a │ │ │ │ + ldrh r2, [r0, #44] @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ movs r3, #246 @ 0xf6 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrh r2, [r6, #36] @ 0x24 │ │ │ │ + ldrh r6, [r6, #36] @ 0x24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr.w r2, [pc, #1216] @ 32ccc0 >::_M_default_append(unsigned int)@@Base+0xaa12c> │ │ │ │ subs r5, r7, #4 │ │ │ │ ldr.w r3, [fp, #212] @ 0xd4 │ │ │ │ mov.w r1, #65536 @ 0x10000 │ │ │ │ add r2, pc │ │ │ │ mov r0, r5 │ │ │ │ @@ -907125,85 +907125,85 @@ │ │ │ │ vldr d12, [r7, #-16] │ │ │ │ add.w r3, r3, #1408 @ 0x580 │ │ │ │ str r3, [sp, #32] │ │ │ │ vsub.f64 d12, d9, d12 │ │ │ │ vldr d7, [r3, #-8] │ │ │ │ b.n 32c682 >::_M_default_append(unsigned int)@@Base+0xa9aee> │ │ │ │ nop │ │ │ │ - ldrh r2, [r1, #48] @ 0x30 │ │ │ │ + ldrh r6, [r1, #48] @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r6, #46] @ 0x2e │ │ │ │ + ldrh r0, [r7, #46] @ 0x2e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [sp, #800] @ 0x320 │ │ │ │ + ldr r7, [sp, #816] @ 0x330 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r7, #14] │ │ │ │ + ldrh r2, [r0, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [sp, #864] @ 0x360 │ │ │ │ + str r4, [sp, #880] @ 0x370 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, #152 @ 0x98 │ │ │ │ + adds r6, #156 @ 0x9c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r6, #12] │ │ │ │ + ldrh r6, [r6, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [sp, #560] @ 0x230 │ │ │ │ + str r4, [sp, #576] @ 0x240 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r7, #32 │ │ │ │ + asrs r4, r7, #32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r3, #6] │ │ │ │ + ldrh r2, [r4, #6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r3, [sp, #744] @ 0x2e8 │ │ │ │ + str r3, [sp, #760] @ 0x2f8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r0, #6] │ │ │ │ + ldrh r2, [r1, #6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r3, [sp, #648] @ 0x288 │ │ │ │ + str r3, [sp, #664] @ 0x298 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r0, #4] │ │ │ │ + ldrh r2, [r1, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r3, [sp, #384] @ 0x180 │ │ │ │ + str r3, [sp, #400] @ 0x190 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r5, #2] │ │ │ │ + ldrh r6, [r5, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r3, [sp, #272] @ 0x110 │ │ │ │ + str r3, [sp, #288] @ 0x120 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r1, #2] │ │ │ │ + ldrh r2, [r2, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r3, [sp, #168] @ 0xa8 │ │ │ │ + str r3, [sp, #184] @ 0xb8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r2, #0] │ │ │ │ + ldrh r2, [r3, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r5, #60] @ 0x3c │ │ │ │ + strh r2, [r6, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #552] @ 0x228 │ │ │ │ + str r2, [sp, #568] @ 0x238 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r2, #60] @ 0x3c │ │ │ │ + strh r0, [r3, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #440] @ 0x1b8 │ │ │ │ + str r2, [sp, #456] @ 0x1c8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r6, #58] @ 0x3a │ │ │ │ + strh r0, [r7, #58] @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r4, #14] │ │ │ │ + ldrh r6, [r4, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r3, #58] @ 0x3a │ │ │ │ + strh r6, [r3, #58] @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #208] @ 0xd0 │ │ │ │ + str r2, [sp, #224] @ 0xe0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r0, #58] @ 0x3a │ │ │ │ + strh r4, [r0, #58] @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #104] @ 0x68 │ │ │ │ + str r2, [sp, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r4, #56] @ 0x38 │ │ │ │ + strh r2, [r5, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #0] │ │ │ │ + str r2, [sp, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r1, #56] @ 0x38 │ │ │ │ + strh r4, [r1, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r1, [sp, #904] @ 0x388 │ │ │ │ + str r1, [sp, #920] @ 0x398 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r5, #54] @ 0x36 │ │ │ │ + strh r2, [r6, #54] @ 0x36 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r1, [sp, #800] @ 0x320 │ │ │ │ + str r1, [sp, #816] @ 0x330 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -908319,113 +908319,113 @@ │ │ │ │ str.w r9, [sp, #92] @ 0x5c │ │ │ │ ldr.w r9, [sp, #24] │ │ │ │ b.w 32cf52 >::_M_default_append(unsigned int)@@Base+0xaa3be> │ │ │ │ adds r4, r7, #1 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r2, #4] │ │ │ │ + ldrh r2, [r3, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r2, #44] @ 0x2c │ │ │ │ + strh r4, [r2, #44] @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [sp, #424] @ 0x1a8 │ │ │ │ + str r0, [sp, #440] @ 0x1b8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ subs r2, r7, r7 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrh r6, [r4, #0] │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r5, #0] │ │ │ │ + ldrh r2, [r5, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldrh r0, [r6, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r5, #38] @ 0x26 │ │ │ │ + ldrh r4, [r6, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r7, #0] │ │ │ │ + strh r2, [r6, #38] @ 0x26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r0, #32] │ │ │ │ + ldrh r6, [r7, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #312] @ 0x138 │ │ │ │ + strh r0, [r1, #32] │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + ldr r2, [sp, #328] @ 0x148 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r6!, {r1, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r7, #24] │ │ │ │ + ldr r6, [r7, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r3, #24] │ │ │ │ + ldr r4, [r3, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r7, [sp, #744] @ 0x2e8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r3, #100] @ 0x64 │ │ │ │ + ldr r4, [r3, #100] @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r2, #56] @ 0x38 │ │ │ │ + strh r6, [r2, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r6, #16] │ │ │ │ + strh r0, [r7, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r1, #40] @ 0x28 │ │ │ │ + ldrh r2, [r2, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r7, #12] │ │ │ │ + strh r0, [r0, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r2, #36] @ 0x24 │ │ │ │ + ldrh r2, [r3, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r3, #10] │ │ │ │ + strh r0, [r4, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r6, #32] │ │ │ │ + ldrh r2, [r7, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r3, #8] │ │ │ │ + strh r2, [r4, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r4, #0] │ │ │ │ + strh r6, [r4, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r7, #22] │ │ │ │ + ldrh r0, [r0, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r2, #31] │ │ │ │ + ldrb r4, [r2, #31] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r5, #20] │ │ │ │ + ldrh r6, [r5, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r5, #29] │ │ │ │ + ldrb r4, [r5, #29] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r0, [r3, #27] │ │ │ │ + ldrb r4, [r3, #27] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r4, #22] │ │ │ │ + strh r6, [r4, #22] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #352] @ (32dc00 >::_M_default_append(unsigned int)@@Base+0xab06c>) │ │ │ │ + ldr r2, [pc, #368] @ (32dc10 >::_M_default_append(unsigned int)@@Base+0xab07c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r7, #108] @ 0x6c │ │ │ │ + str r6, [r7, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r3, #25] │ │ │ │ + ldrb r2, [r4, #25] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r6, #10] │ │ │ │ + strh r6, [r6, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r1, #14] │ │ │ │ + strh r4, [r1, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #560] @ (32dce4 >::_M_default_append(unsigned int)@@Base+0xab150>) │ │ │ │ + ldr r1, [pc, #576] @ (32dcf4 >::_M_default_append(unsigned int)@@Base+0xab160>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r1, #12] │ │ │ │ + strh r0, [r2, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #248 @ 0xf8 │ │ │ │ + add r5, sp, #264 @ 0x108 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r7, #0] │ │ │ │ + strh r0, [r0, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r3, #16] │ │ │ │ + ldrb r2, [r4, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r6, #31] │ │ │ │ + ldrb r2, [r7, #31] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blxns sl │ │ │ │ + blx fp │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r0, [r0, #31] │ │ │ │ + ldrb r4, [r0, #31] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r5, #30] │ │ │ │ + ldrb r6, [r5, #30] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r6, [r7, #26] │ │ │ │ + ldrb r2, [r0, #27] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r3, #25] │ │ │ │ + ldrb r6, [r3, #25] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r0, #24] │ │ │ │ + ldrb r2, [r1, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r6, #23] │ │ │ │ + ldrb r2, [r7, #23] │ │ │ │ lsls r6, r1, #1 │ │ │ │ mov r8, r5 │ │ │ │ ldr.w r9, [sp, #96] @ 0x60 │ │ │ │ ldr r5, [sp, #100] @ 0x64 │ │ │ │ ldr.w sl, [sp, #76] @ 0x4c │ │ │ │ sub.w r7, fp, #1072 @ 0x430 │ │ │ │ add.w r4, r8, #4 │ │ │ │ @@ -909538,179 +909538,179 @@ │ │ │ │ str r7, [sp, #36] @ 0x24 │ │ │ │ strd fp, r9, [sp, #44] @ 0x2c │ │ │ │ mov r6, r5 │ │ │ │ ldr r7, [sp, #92] @ 0x5c │ │ │ │ ldr.w r9, [sp, #60] @ 0x3c │ │ │ │ b.n 32e9ae >::_M_default_append(unsigned int)@@Base+0xabe1a> │ │ │ │ nop │ │ │ │ - ldrb r2, [r1, #1] │ │ │ │ + ldrb r6, [r1, #1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r0, [r3, #10] │ │ │ │ + ldrb r4, [r3, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r0, #52] @ 0x34 │ │ │ │ + str r6, [r0, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r2, #46] @ 0x2e │ │ │ │ + strh r6, [r2, #46] @ 0x2e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r4, #31] │ │ │ │ + strb r6, [r4, #31] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, sp, #8 │ │ │ │ + add r0, sp, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, pc, #728 @ (adr r7, 32ead4 >::_M_default_append(unsigned int)@@Base+0xabf40>) │ │ │ │ + add r7, pc, #744 @ (adr r7, 32eae4 >::_M_default_append(unsigned int)@@Base+0xabf50>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r0, [r1, #10] │ │ │ │ + ldrb r4, [r1, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, pc, #272 @ (adr r7, 32e914 >::_M_default_append(unsigned int)@@Base+0xabd80>) │ │ │ │ + add r7, pc, #288 @ (adr r7, 32e924 >::_M_default_append(unsigned int)@@Base+0xabd90>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, pc, #976 @ (adr r6, 32ebd8 >::_M_default_append(unsigned int)@@Base+0xac044>) │ │ │ │ + add r6, pc, #992 @ (adr r6, 32ebe8 >::_M_default_append(unsigned int)@@Base+0xac054>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r0, [r1, #7] │ │ │ │ + ldrb r4, [r1, #7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r2, #23] │ │ │ │ + strb r2, [r3, #23] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r3, #0] │ │ │ │ + ldrb r2, [r4, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r4, [r6, #9] │ │ │ │ + ldrb r0, [r7, #9] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r3, #28] │ │ │ │ + str r0, [r4, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r4, #9] │ │ │ │ + ldrb r6, [r4, #9] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r5, [sp, #504] @ 0x1f8 │ │ │ │ + str r5, [sp, #520] @ 0x208 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r1, r7] │ │ │ │ + strh r4, [r1, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r6, [r6, r3] │ │ │ │ + ldrb r2, [r7, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, pc, #976 @ (adr r4, 32ec00 >::_M_default_append(unsigned int)@@Base+0xac06c>) │ │ │ │ + add r4, pc, #992 @ (adr r4, 32ec10 >::_M_default_append(unsigned int)@@Base+0xac07c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r6, [r0, r3] │ │ │ │ + ldrb r2, [r1, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r2, r6] │ │ │ │ + strh r6, [r2, r6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r4, [r0, #13] │ │ │ │ + strb r0, [r1, #13] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r0, #23] │ │ │ │ + strb r0, [r1, #23] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r2, #11] │ │ │ │ + strb r0, [r3, #11] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r3, #10] │ │ │ │ + strb r4, [r3, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r7, #21] │ │ │ │ + ldrb r6, [r7, #21] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r1, #8] │ │ │ │ + strb r4, [r1, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r3, #17] │ │ │ │ + strb r6, [r3, #17] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r7, r3] │ │ │ │ + ldrb r2, [r0, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r3, #30] │ │ │ │ + ldrb r4, [r3, #30] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r5, #6] │ │ │ │ + strb r4, [r5, #6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #416] @ 0x1a0 │ │ │ │ + str r2, [sp, #432] @ 0x1b0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #304] @ 0x130 │ │ │ │ + str r2, [sp, #320] @ 0x140 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #232] @ 0xe8 │ │ │ │ + str r2, [sp, #248] @ 0xf8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #128] @ 0x80 │ │ │ │ + str r2, [sp, #144] @ 0x90 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #8] │ │ │ │ + str r2, [sp, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r1, [sp, #920] @ 0x398 │ │ │ │ + str r1, [sp, #936] @ 0x3a8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r2, #2] │ │ │ │ + strb r6, [r2, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r4, [r6, #13] │ │ │ │ + ldrb r0, [r7, #13] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r1, r7] │ │ │ │ + ldrb r4, [r1, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r0, [r6, r6] │ │ │ │ + ldrb r4, [r6, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r5, #25] │ │ │ │ + strb r0, [r6, #25] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r4, #0] │ │ │ │ + strb r6, [r4, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [pc, #0] @ (32e894 >::_M_default_append(unsigned int)@@Base+0xabd00>) │ │ │ │ + ldr r7, [pc, #16] @ (32e8a4 >::_M_default_append(unsigned int)@@Base+0xabd10>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - blt.n 32e88c >::_M_default_append(unsigned int)@@Base+0xabcf8> │ │ │ │ + blt.n 32e894 >::_M_default_append(unsigned int)@@Base+0xabd00> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [sp, #968] @ 0x3c8 │ │ │ │ + ldr r7, [sp, #984] @ 0x3d8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - blt.n 32e7c0 >::_M_default_append(unsigned int)@@Base+0xabc2c> │ │ │ │ + blt.n 32e7c8 >::_M_default_append(unsigned int)@@Base+0xabc34> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [pc, #576] @ (32eae4 >::_M_default_append(unsigned int)@@Base+0xabf50>) │ │ │ │ + ldr r6, [pc, #592] @ (32eaf4 >::_M_default_append(unsigned int)@@Base+0xabf60>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r0, [r1, #5] │ │ │ │ + strb r4, [r1, #5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [sp, #0] │ │ │ │ + str r0, [sp, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #296] @ (32e9d8 >::_M_default_append(unsigned int)@@Base+0xabe44>) │ │ │ │ + ldr r6, [pc, #312] @ (32e9e8 >::_M_default_append(unsigned int)@@Base+0xabe54>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r0, [r7, r5] │ │ │ │ + ldrsb r4, [r7, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r7, [sp, #496] @ 0x1f0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r6, [r1, r5] │ │ │ │ + ldrsb r2, [r2, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [pc, #104] @ (32e928 >::_M_default_append(unsigned int)@@Base+0xabd94>) │ │ │ │ + ldr r6, [pc, #120] @ (32e938 >::_M_default_append(unsigned int)@@Base+0xabda4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r5, [pc, #704] @ (32eb84 >::_M_default_append(unsigned int)@@Base+0xabff0>) │ │ │ │ + ldr r5, [pc, #720] @ (32eb94 >::_M_default_append(unsigned int)@@Base+0xac000>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bge.n 32e81c >::_M_default_append(unsigned int)@@Base+0xabc88> │ │ │ │ + bge.n 32e824 >::_M_default_append(unsigned int)@@Base+0xabc90> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [sp, #656] @ 0x290 │ │ │ │ + ldr r6, [sp, #672] @ 0x2a0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bge.n 32e95c >::_M_default_append(unsigned int)@@Base+0xabdc8> │ │ │ │ + bge.n 32e964 >::_M_default_append(unsigned int)@@Base+0xabdd0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [pc, #280] @ (32e9ec >::_M_default_append(unsigned int)@@Base+0xabe58>) │ │ │ │ + ldr r5, [pc, #296] @ (32e9fc >::_M_default_append(unsigned int)@@Base+0xabe68>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r5, #124] @ 0x7c │ │ │ │ + ldr r4, [r5, #124] @ 0x7c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #968] @ (32eca4 >::_M_default_append(unsigned int)@@Base+0xac110>) │ │ │ │ + ldr r4, [pc, #984] @ (32ecb4 >::_M_default_append(unsigned int)@@Base+0xac120>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r4, [r3, r0] │ │ │ │ + ldrsb r0, [r4, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bls.n 32e840 >::_M_default_append(unsigned int)@@Base+0xabcac> │ │ │ │ + bls.n 32e848 >::_M_default_append(unsigned int)@@Base+0xabcb4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r3, #116] @ 0x74 │ │ │ │ + ldr r2, [r4, #116] @ 0x74 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 32e9c0 >::_M_default_append(unsigned int)@@Base+0xabe2c> │ │ │ │ + bls.n 32e9c8 >::_M_default_append(unsigned int)@@Base+0xabe34> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r7, #108] @ 0x6c │ │ │ │ + ldr r0, [r0, #112] @ 0x70 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r1, #21] │ │ │ │ + ldrb r6, [r1, #21] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r5, r5] │ │ │ │ + strb r2, [r6, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bls.n 32e938 >::_M_default_append(unsigned int)@@Base+0xabda4> │ │ │ │ + bls.n 32e940 >::_M_default_append(unsigned int)@@Base+0xabdac> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r6, #104] @ 0x68 │ │ │ │ + ldr r4, [r6, #104] @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r7, #19] │ │ │ │ + ldrb r6, [r7, #19] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 32e8dc >::_M_default_append(unsigned int)@@Base+0xabd48> │ │ │ │ + bhi.n 32e8e4 >::_M_default_append(unsigned int)@@Base+0xabd50> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r6, r3] │ │ │ │ + strb r4, [r6, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r7, #8] │ │ │ │ + strb r6, [r7, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r6, #8] │ │ │ │ + strb r4, [r6, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r0, #42] @ 0x2a │ │ │ │ + ldrh r4, [r0, #42] @ 0x2a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r4, #40] @ 0x28 │ │ │ │ + ldrh r2, [r5, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r7, #2] │ │ │ │ + strb r0, [r0, #3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r5, #4] │ │ │ │ + strb r2, [r6, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r1, #4] │ │ │ │ + strb r0, [r2, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [sp, #544] @ 0x220 │ │ │ │ + ldr r4, [sp, #560] @ 0x230 │ │ │ │ lsls r0, r2, #1 │ │ │ │ cmp r2, #0 │ │ │ │ bne.w 32ea50 >::_M_default_append(unsigned int)@@Base+0xabebc> │ │ │ │ ldrb.w r3, [r5, #385] @ 0x181 │ │ │ │ vldr d9, [r5, #176] @ 0xb0 │ │ │ │ tst.w r3, #28 │ │ │ │ beq.n 32e94c >::_M_default_append(unsigned int)@@Base+0xabdb8> │ │ │ │ @@ -910368,159 +910368,159 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #300] @ (32f22c >::_M_default_append(unsigned int)@@Base+0xac698>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 32e114 >::_M_default_append(unsigned int)@@Base+0xab580> │ │ │ │ - ldr r6, [r2, #112] @ 0x70 │ │ │ │ + ldr r2, [r3, #112] @ 0x70 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r4, #20] │ │ │ │ + ldrh r0, [r5, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #672] @ 0x2a0 │ │ │ │ + ldr r1, [sp, #688] @ 0x2b0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [r2, #92] @ 0x5c │ │ │ │ + ldr r6, [r2, #92] @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r4, #14] │ │ │ │ + ldrh r4, [r4, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r0, #84] @ 0x54 │ │ │ │ + ldr r6, [r0, #84] @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #58 @ 0x3a │ │ │ │ + adds r4, #62 @ 0x3e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [r4, #76] @ 0x4c │ │ │ │ + ldr r6, [r4, #76] @ 0x4c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #10 │ │ │ │ + adds r4, #14 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [r0, #92] @ 0x5c │ │ │ │ + ldr r6, [r0, #92] @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #218 @ 0xda │ │ │ │ + adds r3, #222 @ 0xde │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r6, #64] @ 0x40 │ │ │ │ + ldr r4, [r6, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r3, #120] @ 0x78 │ │ │ │ + str r0, [r4, #120] @ 0x78 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #128] @ 0x80 │ │ │ │ + ldr r0, [sp, #144] @ 0x90 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcc.n 32f0bc >::_M_default_append(unsigned int)@@Base+0xac528> │ │ │ │ + bcc.n 32f0c4 >::_M_default_append(unsigned int)@@Base+0xac530> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mov ip, r6 │ │ │ │ + mov r8, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r2, #112] @ 0x70 │ │ │ │ + str r2, [r3, #112] @ 0x70 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r7, #7] │ │ │ │ + strb r4, [r7, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcc.n 32f21c >::_M_default_append(unsigned int)@@Base+0xac688> │ │ │ │ + bcc.n 32f224 >::_M_default_append(unsigned int)@@Base+0xac690> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mov r6, fp │ │ │ │ + mov r2, ip │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r1, #60] @ 0x3c │ │ │ │ + ldr r4, [r1, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r5, #62] @ 0x3e │ │ │ │ + strh r2, [r6, #62] @ 0x3e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #520] @ 0x208 │ │ │ │ + str r7, [sp, #536] @ 0x218 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r7, #60] @ 0x3c │ │ │ │ + ldr r4, [r7, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [sp, #872] @ 0x368 │ │ │ │ + str r6, [sp, #888] @ 0x378 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r4, #48] @ 0x30 │ │ │ │ + ldr r2, [r5, #48] @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r6, #48] @ 0x30 │ │ │ │ + ldr r6, [r6, #48] @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r4, #52] @ 0x34 │ │ │ │ + strh r0, [r5, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #992] @ (32f560 >::_M_default_append(unsigned int)@@Base+0xac9cc>) │ │ │ │ + ldr r5, [pc, #1008] @ (32f570 >::_M_default_append(unsigned int)@@Base+0xac9dc>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r5, #50] @ 0x32 │ │ │ │ + strh r0, [r6, #50] @ 0x32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r3, #80] @ 0x50 │ │ │ │ + str r2, [r4, #80] @ 0x50 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r0, #0] │ │ │ │ + strb r4, [r0, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bne.n 32f264 >::_M_default_append(unsigned int)@@Base+0xac6d0> │ │ │ │ + bne.n 32f26c >::_M_default_append(unsigned int)@@Base+0xac6d8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r6, r0] │ │ │ │ + strh r6, [r6, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r1, #44] @ 0x2c │ │ │ │ + ldr r0, [r2, #44] @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r1, #76] @ 0x4c │ │ │ │ + str r6, [r1, #76] @ 0x4c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r4, #120] @ 0x78 │ │ │ │ + ldr r0, [r5, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r5, #72] @ 0x48 │ │ │ │ + str r6, [r5, #72] @ 0x48 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r0, #120] @ 0x78 │ │ │ │ + ldr r2, [r1, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r1, #72] @ 0x48 │ │ │ │ + str r2, [r2, #72] @ 0x48 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r5, #116] @ 0x74 │ │ │ │ + ldr r4, [r5, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r5, #68] @ 0x44 │ │ │ │ + str r2, [r6, #68] @ 0x44 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r2, #116] @ 0x74 │ │ │ │ + ldr r4, [r2, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r1, #68] @ 0x44 │ │ │ │ + str r4, [r1, #68] @ 0x44 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r5, #112] @ 0x70 │ │ │ │ + ldr r6, [r5, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r3, #64] @ 0x40 │ │ │ │ + str r0, [r4, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r7, #108] @ 0x6c │ │ │ │ + ldr r2, [r0, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r6, #60] @ 0x3c │ │ │ │ + str r2, [r7, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r2, #108] @ 0x6c │ │ │ │ + ldr r6, [r2, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r3, #60] @ 0x3c │ │ │ │ + str r6, [r3, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r6, #104] @ 0x68 │ │ │ │ + ldr r0, [r7, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r7, #56] @ 0x38 │ │ │ │ + str r0, [r0, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r3, #104] @ 0x68 │ │ │ │ + ldr r2, [r4, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r2, #56] @ 0x38 │ │ │ │ + str r0, [r3, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r5, #100] @ 0x64 │ │ │ │ + ldr r2, [r6, #100] @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r7, #52] @ 0x34 │ │ │ │ + str r4, [r7, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r2, #100] @ 0x64 │ │ │ │ + ldr r6, [r2, #100] @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r3, #52] @ 0x34 │ │ │ │ + str r0, [r4, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r6, #96] @ 0x60 │ │ │ │ + ldr r2, [r7, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r0, #52] @ 0x34 │ │ │ │ + str r4, [r0, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r3, #96] @ 0x60 │ │ │ │ + ldr r6, [r3, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r4, #48] @ 0x30 │ │ │ │ + str r0, [r5, #48] @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r7, #92] @ 0x5c │ │ │ │ + ldr r2, [r0, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r0, #48] @ 0x30 │ │ │ │ + str r2, [r1, #48] @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r5, #92] @ 0x5c │ │ │ │ + ldr r4, [r5, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r4, #44] @ 0x2c │ │ │ │ + str r0, [r5, #44] @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r7, #88] @ 0x58 │ │ │ │ + ldr r2, [r0, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r1, #44] @ 0x2c │ │ │ │ + str r4, [r1, #44] @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r4, #88] @ 0x58 │ │ │ │ + ldr r6, [r4, #88] @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r5, #40] @ 0x28 │ │ │ │ + str r4, [r5, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r0, #88] @ 0x58 │ │ │ │ + ldr r6, [r0, #88] @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r1, #40] @ 0x28 │ │ │ │ + str r0, [r2, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r4, #84] @ 0x54 │ │ │ │ + ldr r2, [r5, #84] @ 0x54 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -910721,43 +910721,43 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #68] @ (32f474 >::_M_default_append(unsigned int)@@Base+0xac8e0>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 32f320 >::_M_default_append(unsigned int)@@Base+0xac78c> │ │ │ │ nop │ │ │ │ - str r0, [r7, #48] @ 0x30 │ │ │ │ + str r4, [r7, #48] @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r2, #0] │ │ │ │ + str r4, [r2, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r5, #44] @ 0x2c │ │ │ │ + ldr r0, [r6, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r3, #96] @ 0x60 │ │ │ │ + str r6, [r3, #96] @ 0x60 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r4, #104] @ 0x68 │ │ │ │ + str r4, [r4, #104] @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r1, #108] @ 0x6c │ │ │ │ + str r0, [r2, #108] @ 0x6c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r4, [r7, r6] │ │ │ │ + ldrsh r0, [r0, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r3, #40] @ 0x28 │ │ │ │ + ldr r4, [r3, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r4, #104] @ 0x68 │ │ │ │ + str r0, [r5, #104] @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r2, #104] @ 0x68 │ │ │ │ + str r0, [r3, #104] @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r4, [r0, r6] │ │ │ │ + ldrsh r0, [r1, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r4, #36] @ 0x24 │ │ │ │ + ldr r4, [r4, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r4, #92] @ 0x5c │ │ │ │ + str r4, [r4, #92] @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r2, [r3, r5] │ │ │ │ + ldrsh r6, [r3, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r6, #32] │ │ │ │ + ldr r2, [r7, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ mov r6, r2 │ │ │ │ @@ -911225,92 +911225,92 @@ │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 32fb58 >::_M_default_append(unsigned int)@@Base+0xacfc4>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ sbcs.w r0, r2, #14024704 @ 0xd60000 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r6, [r5, r2] │ │ │ │ + ldrsh r2, [r6, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r2, #92] @ 0x5c │ │ │ │ + str r6, [r2, #92] @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r2, [r6, r2] │ │ │ │ + ldrsh r6, [r6, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r5, r0] │ │ │ │ + ldrh r6, [r5, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ @ instruction: 0xf4f60056 │ │ │ │ - cmp r1, #182 @ 0xb6 │ │ │ │ + cmp r1, #186 @ 0xba │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r1, #88] @ 0x58 │ │ │ │ + str r6, [r1, #88] @ 0x58 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r7, r6] │ │ │ │ + ldrb r2, [r0, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r1, #84] @ 0x54 │ │ │ │ + str r2, [r2, #84] @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r4, [r4, r5] │ │ │ │ + ldrb r0, [r5, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r4, #72] @ 0x48 │ │ │ │ + str r4, [r4, #72] @ 0x48 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r4, [r5, r5] │ │ │ │ + ldrb r0, [r6, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r4, r3] │ │ │ │ + ldr r2, [r5, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r7, r1] │ │ │ │ + ldrb r2, [r0, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r4, #64] @ 0x40 │ │ │ │ + str r2, [r5, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r4, [r0, r2] │ │ │ │ + ldrb r0, [r1, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r0, r0] │ │ │ │ + ldr r4, [r0, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r0, [r7, r0] │ │ │ │ + ldrb r4, [r7, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r2, #112] @ 0x70 │ │ │ │ + str r6, [r2, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r3, r0] │ │ │ │ + ldrb r2, [r4, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r7, #108] @ 0x6c │ │ │ │ + str r4, [r7, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r7, r7] │ │ │ │ + ldrb r2, [r0, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r2, #52] @ 0x34 │ │ │ │ + str r2, [r3, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r0, r0] │ │ │ │ + ldrb r2, [r1, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r0, [r0, r6] │ │ │ │ + ldrsb r4, [r0, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r4, r6] │ │ │ │ + ldrh r6, [r4, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r0, #48] @ 0x30 │ │ │ │ + str r6, [r0, #48] @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r1, r4] │ │ │ │ + ldrh r2, [r2, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r5, #92] @ 0x5c │ │ │ │ + str r4, [r5, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r6, r3] │ │ │ │ + ldrh r6, [r6, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r1, #92] @ 0x5c │ │ │ │ + str r0, [r2, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r3, r1] │ │ │ │ + ldrh r2, [r4, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r7, #80] @ 0x50 │ │ │ │ + str r4, [r7, #80] @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r0, [pc, #24] @ (32f9e8 >::_M_default_append(unsigned int)@@Base+0xace54>) │ │ │ │ movw r1, #1572 @ 0x624 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #16] @ (32f9ec >::_M_default_append(unsigned int)@@Base+0xace58>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 32f75c >::_M_default_append(unsigned int)@@Base+0xacbc8> │ │ │ │ - ldr r6, [r5, r6] │ │ │ │ + ldr r2, [r6, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r1, #72] @ 0x48 │ │ │ │ + str r4, [r1, #72] @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -911653,71 +911653,71 @@ │ │ │ │ b.n 32fc7c >::_M_default_append(unsigned int)@@Base+0xad0e8> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vshr.s32 q8, q3, #24 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r4, #174 @ 0xae │ │ │ │ + movs r4, #178 @ 0xb2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r4, #126 @ 0x7e │ │ │ │ + movs r4, #130 @ 0x82 │ │ │ │ lsls r0, r2, #1 │ │ │ │ vqadd.s16 q0, q6, q3 │ │ │ │ - ldr r6, [r4, r1] │ │ │ │ + ldr r2, [r5, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r0, #4] │ │ │ │ + str r6, [r0, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r5, r1] │ │ │ │ + ldr r2, [r6, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r5, r7] │ │ │ │ + strh r4, [r5, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ mrc 0, 5, r0, cr2, cr6, {2} │ │ │ │ - movs r3, #210 @ 0xd2 │ │ │ │ + movs r3, #214 @ 0xd6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r4, [r6, r5] │ │ │ │ + ldrsb r0, [r7, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r0, [r5, r5] │ │ │ │ + ldrsh r4, [r5, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r4, [r7, r5] │ │ │ │ + ldrsb r0, [r0, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r6, r3] │ │ │ │ + strh r2, [r7, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r4, [r6, r4] │ │ │ │ + ldrsb r0, [r7, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r6, [r3, r5] │ │ │ │ + ldrsh r2, [r4, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r2, [r7, r4] │ │ │ │ + ldrsb r6, [r7, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r6, r2] │ │ │ │ + strh r2, [r7, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r4, [r3, r3] │ │ │ │ + ldrsb r0, [r4, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r0, [r0, r5] │ │ │ │ + ldrsh r4, [r0, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r4, [r4, r3] │ │ │ │ + ldrsb r0, [r5, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r3, r1] │ │ │ │ + strh r2, [r4, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r2, [r1, r2] │ │ │ │ + ldrsb r6, [r1, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r4, [r6, r2] │ │ │ │ + ldrsh r0, [r7, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r0, [r2, r2] │ │ │ │ + ldrsb r4, [r2, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r1, r0] │ │ │ │ + strh r0, [r2, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r5, [sp, #608] @ 0x260 │ │ │ │ + str r5, [sp, #624] @ 0x270 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r4, [r5, r0] │ │ │ │ + ldrsb r0, [r6, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r2, [r7, r1] │ │ │ │ + ldrsh r6, [r7, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r2, [r6, r0] │ │ │ │ + ldrsb r6, [r6, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r5, r6] │ │ │ │ + str r2, [r6, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -911892,25 +911892,25 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 32ffaa >::_M_default_append(unsigned int)@@Base+0xad416> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ rsb r0, r2, r6, lsr #1 │ │ │ │ adc.w r0, r2, r6, lsr #1 │ │ │ │ - strb r2, [r5, r1] │ │ │ │ + strb r6, [r5, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r6, r7] │ │ │ │ + strh r6, [r6, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r5, r7] │ │ │ │ + strh r6, [r5, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r4, [r0, r3] │ │ │ │ + ldrsh r0, [r1, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r1, r7] │ │ │ │ + strh r6, [r1, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r4, [r4, r2] │ │ │ │ + ldrsh r0, [r5, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ mov sl, r2 │ │ │ │ @@ -912278,52 +912278,52 @@ │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 330618 >::_M_default_append(unsigned int)@@Base+0xada84>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ldrd r0, r0, [ip, #344]! @ 0x158 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r6, r4] │ │ │ │ + strh r6, [r6, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r7, r3] │ │ │ │ + strh r6, [r7, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r2, r3] │ │ │ │ + strh r4, [r2, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ strd r0, r0, [sl, #-344]! @ 0x158 │ │ │ │ - strh r4, [r0, r1] │ │ │ │ + strh r0, [r1, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r7, r5] │ │ │ │ + str r0, [r0, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r0, [r3, r1] │ │ │ │ + ldrb r4, [r3, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r4, r5] │ │ │ │ + str r6, [r4, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r7, r0] │ │ │ │ + ldrb r2, [r0, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r3, r4] │ │ │ │ + str r2, [r4, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r2, r6] │ │ │ │ + ldr r0, [r3, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r4, r4] │ │ │ │ + str r0, [r5, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #640] @ (3306bc >::_M_default_append(unsigned int)@@Base+0xadb28>) │ │ │ │ + ldr r4, [pc, #656] @ (3306cc >::_M_default_append(unsigned int)@@Base+0xadb38>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r4, r2] │ │ │ │ + str r4, [r4, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r5, r0] │ │ │ │ + str r6, [r5, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r0, r4] │ │ │ │ + ldrh r0, [r1, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [pc, #904] @ (3307d4 >::_M_default_append(unsigned int)@@Base+0xadc40>) │ │ │ │ + ldr r7, [pc, #920] @ (3307e4 >::_M_default_append(unsigned int)@@Base+0xadc50>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r7, r2] │ │ │ │ + ldrh r0, [r0, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [pc, #728] @ (33072c >::_M_default_append(unsigned int)@@Base+0xadb98>) │ │ │ │ + ldr r7, [pc, #744] @ (33073c >::_M_default_append(unsigned int)@@Base+0xadba8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r2, r2] │ │ │ │ + ldrh r4, [r2, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r2 │ │ │ │ @@ -912371,23 +912371,23 @@ │ │ │ │ ldr r0, [pc, #28] @ (3304e8 >::_M_default_append(unsigned int)@@Base+0xad954>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - ldrsb r4, [r0, r7] │ │ │ │ + ldrsb r0, [r1, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r5, #72] @ 0x48 │ │ │ │ + str r4, [r5, #72] @ 0x48 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r2, [r1, r6] │ │ │ │ + ldrsb r6, [r1, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #768] @ (3307e8 >::_M_default_append(unsigned int)@@Base+0xadc54>) │ │ │ │ + ldr r6, [pc, #784] @ (3307f8 >::_M_default_append(unsigned int)@@Base+0xadc64>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r3, r6] │ │ │ │ + ldr r0, [r4, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #8 │ │ │ │ mov r6, r0 │ │ │ │ @@ -912486,33 +912486,33 @@ │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ b.n 330554 >::_M_default_append(unsigned int)@@Base+0xad9c0> │ │ │ │ ldrb r3, [r4, #0] │ │ │ │ cmp r3, #93 @ 0x5d │ │ │ │ bne.n 330596 >::_M_default_append(unsigned int)@@Base+0xada02> │ │ │ │ b.n 330552 >::_M_default_append(unsigned int)@@Base+0xad9be> │ │ │ │ nop │ │ │ │ - ldr r6, [pc, #392] @ (330788 >::_M_default_append(unsigned int)@@Base+0xadbf4>) │ │ │ │ + ldr r6, [pc, #408] @ (330798 >::_M_default_append(unsigned int)@@Base+0xadc04>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r2, [r4, r4] │ │ │ │ + ldrsb r6, [r4, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #424] @ (3307b0 >::_M_default_append(unsigned int)@@Base+0xadc1c>) │ │ │ │ + ldr r6, [pc, #440] @ (3307c0 >::_M_default_append(unsigned int)@@Base+0xadc2c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #912] @ (33099c >::_M_default_append(unsigned int)@@Base+0xade08>) │ │ │ │ + ldr r1, [pc, #928] @ (3309ac >::_M_default_append(unsigned int)@@Base+0xade18>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #912] @ (3309a0 >::_M_default_append(unsigned int)@@Base+0xade0c>) │ │ │ │ + ldr r5, [pc, #928] @ (3309b0 >::_M_default_append(unsigned int)@@Base+0xade1c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r0, [r7, r2] │ │ │ │ + ldrsb r4, [r7, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #944] @ (3309c8 >::_M_default_append(unsigned int)@@Base+0xade34>) │ │ │ │ + ldr r5, [pc, #960] @ (3309d8 >::_M_default_append(unsigned int)@@Base+0xade44>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #408] @ (3307b4 >::_M_default_append(unsigned int)@@Base+0xadc20>) │ │ │ │ + ldr r1, [pc, #424] @ (3307c4 >::_M_default_append(unsigned int)@@Base+0xadc30>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #672] @ (3308c0 >::_M_default_append(unsigned int)@@Base+0xadd2c>) │ │ │ │ + ldr r5, [pc, #688] @ (3308d0 >::_M_default_append(unsigned int)@@Base+0xadd3c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r0, r2] │ │ │ │ + ldr r6, [r0, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ mov r8, r3 │ │ │ │ @@ -912931,67 +912931,67 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 331244 >::_M_default_append(unsigned int)@@Base+0xae6b0> │ │ │ │ lsls r6, r2, #1 │ │ │ │ b.n 3310f0 >::_M_default_append(unsigned int)@@Base+0xae55c> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r4, [pc, #304] @ (330bf0 >::_M_default_append(unsigned int)@@Base+0xae05c>) │ │ │ │ + ldr r4, [pc, #320] @ (330c00 >::_M_default_append(unsigned int)@@Base+0xae06c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #584] @ (330d0c >::_M_default_append(unsigned int)@@Base+0xae178>) │ │ │ │ + ldr r3, [pc, #600] @ (330d1c >::_M_default_append(unsigned int)@@Base+0xae188>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #416] @ (330c68 >::_M_default_append(unsigned int)@@Base+0xae0d4>) │ │ │ │ + ldr r3, [pc, #432] @ (330c78 >::_M_default_append(unsigned int)@@Base+0xae0e4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #696] @ (330d84 >::_M_default_append(unsigned int)@@Base+0xae1f0>) │ │ │ │ + ldr r2, [pc, #712] @ (330d94 >::_M_default_append(unsigned int)@@Base+0xae200>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r2, r6] │ │ │ │ + strh r0, [r3, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #712] @ (330d9c >::_M_default_append(unsigned int)@@Base+0xae208>) │ │ │ │ + ldr r2, [pc, #728] @ (330dac >::_M_default_append(unsigned int)@@Base+0xae218>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mov r2, r5 │ │ │ │ + mov r6, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #256] @ (330bdc >::_M_default_append(unsigned int)@@Base+0xae048>) │ │ │ │ + ldr r2, [pc, #272] @ (330bec >::_M_default_append(unsigned int)@@Base+0xae058>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #216] @ (330bb8 >::_M_default_append(unsigned int)@@Base+0xae024>) │ │ │ │ + ldr r2, [pc, #232] @ (330bc8 >::_M_default_append(unsigned int)@@Base+0xae034>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r2, r5] │ │ │ │ + strh r0, [r3, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #232] @ (330bd0 >::_M_default_append(unsigned int)@@Base+0xae03c>) │ │ │ │ + ldr r2, [pc, #248] @ (330be0 >::_M_default_append(unsigned int)@@Base+0xae04c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp sl, r6 │ │ │ │ + cmp lr, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #800] @ (330e10 >::_M_default_append(unsigned int)@@Base+0xae27c>) │ │ │ │ + ldr r1, [pc, #816] @ (330e20 >::_M_default_append(unsigned int)@@Base+0xae28c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #792] @ (330e0c >::_M_default_append(unsigned int)@@Base+0xae278>) │ │ │ │ + ldr r1, [pc, #808] @ (330e1c >::_M_default_append(unsigned int)@@Base+0xae288>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r4, r2] │ │ │ │ + strb r4, [r4, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [pc, #664] @ (330d94 >::_M_default_append(unsigned int)@@Base+0xae200>) │ │ │ │ + ldr r1, [pc, #680] @ (330da4 >::_M_default_append(unsigned int)@@Base+0xae210>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r4, r2] │ │ │ │ + strh r0, [r5, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #680] @ (330dac >::_M_default_append(unsigned int)@@Base+0xae218>) │ │ │ │ + ldr r1, [pc, #696] @ (330dbc >::_M_default_append(unsigned int)@@Base+0xae228>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, r4 │ │ │ │ + cmp r6, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #400] @ (330c9c >::_M_default_append(unsigned int)@@Base+0xae108>) │ │ │ │ + ldr r1, [pc, #416] @ (330cac >::_M_default_append(unsigned int)@@Base+0xae118>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r7, r0] │ │ │ │ + strb r2, [r0, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [pc, #288] @ (330c34 >::_M_default_append(unsigned int)@@Base+0xae0a0>) │ │ │ │ + ldr r1, [pc, #304] @ (330c44 >::_M_default_append(unsigned int)@@Base+0xae0b0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r4, r0] │ │ │ │ + strb r6, [r4, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [pc, #32] @ (330b3c >::_M_default_append(unsigned int)@@Base+0xadfa8>) │ │ │ │ + ldr r1, [pc, #48] @ (330b4c >::_M_default_append(unsigned int)@@Base+0xadfb8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r4, r7] │ │ │ │ + strh r6, [r4, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [pc, #952] @ (330edc >::_M_default_append(unsigned int)@@Base+0xae348>) │ │ │ │ + ldr r0, [pc, #968] @ (330eec >::_M_default_append(unsigned int)@@Base+0xae358>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r1, r7] │ │ │ │ + strh r4, [r1, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ mov r8, r3 │ │ │ │ @@ -913355,57 +913355,57 @@ │ │ │ │ movs r0, r0 │ │ │ │ udf #198 @ 0xc6 │ │ │ │ lsls r6, r2, #1 │ │ │ │ udf #32 │ │ │ │ lsls r6, r2, #1 │ │ │ │ bx r9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bx r4 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - mov r4, r7 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - ldr r7, [pc, #136] @ (330fb8 >::_M_default_append(unsigned int)@@Base+0xae424>) │ │ │ │ + bxns r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sbcs r0, r7 │ │ │ │ + ldr r7, [pc, #152] @ (330fc8 >::_M_default_append(unsigned int)@@Base+0xae434>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r8, pc │ │ │ │ + mov r4, r8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [pc, #408] @ (3310d8 >::_M_default_append(unsigned int)@@Base+0xae544>) │ │ │ │ + sbcs r4, r7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ cmp ip, pc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adcs r4, r6 │ │ │ │ + ldr r7, [pc, #424] @ (3310e8 >::_M_default_append(unsigned int)@@Base+0xae554>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp lr, r6 │ │ │ │ + mov r0, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r2, r2] │ │ │ │ + adcs r0, r7 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + cmp sl, r7 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + str r4, [r2, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r4, lr │ │ │ │ + cmp r0, pc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, r8 │ │ │ │ + cmp r2, r9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #520] @ (331164 >::_M_default_append(unsigned int)@@Base+0xae5d0>) │ │ │ │ + ldr r6, [pc, #536] @ (331174 >::_M_default_append(unsigned int)@@Base+0xae5e0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, r1 │ │ │ │ + cmp r4, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [pc, #904] @ (3312ec >::_M_default_append(unsigned int)@@Base+0xae758>) │ │ │ │ + ldr r7, [pc, #920] @ (3312fc >::_M_default_append(unsigned int)@@Base+0xae768>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r8, r9 │ │ │ │ + add ip, r9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [pc, #648] @ (3311f4 >::_M_default_append(unsigned int)@@Base+0xae660>) │ │ │ │ + ldr r7, [pc, #664] @ (331204 >::_M_default_append(unsigned int)@@Base+0xae670>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add sl, r5 │ │ │ │ + add lr, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [pc, #536] @ (33118c >::_M_default_append(unsigned int)@@Base+0xae5f8>) │ │ │ │ + ldr r7, [pc, #552] @ (33119c >::_M_default_append(unsigned int)@@Base+0xae608>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add ip, r0 │ │ │ │ + add r8, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [pc, #376] @ (3310f4 >::_M_default_append(unsigned int)@@Base+0xae560>) │ │ │ │ + ldr r7, [pc, #392] @ (331104 >::_M_default_append(unsigned int)@@Base+0xae570>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r6, r1 │ │ │ │ ldr r1, [pc, #248] @ (331088 >::_M_default_append(unsigned int)@@Base+0xae4f4>) │ │ │ │ @@ -913515,25 +913515,25 @@ │ │ │ │ nop │ │ │ │ bge.n 331180 >::_M_default_append(unsigned int)@@Base+0xae5ec> │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bge.n 331138 >::_M_default_append(unsigned int)@@Base+0xae5a4> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r5, [pc, #176] @ (331148 >::_M_default_append(unsigned int)@@Base+0xae5b4>) │ │ │ │ + ldr r5, [pc, #192] @ (331158 >::_M_default_append(unsigned int)@@Base+0xae5c4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - muls r0, r5 │ │ │ │ + muls r4, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - muls r0, r1 │ │ │ │ + muls r4, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #144] @ (331134 >::_M_default_append(unsigned int)@@Base+0xae5a0>) │ │ │ │ + ldr r6, [pc, #160] @ (331144 >::_M_default_append(unsigned int)@@Base+0xae5b0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - orrs r0, r3 │ │ │ │ + orrs r4, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #968] @ (331474 >::_M_default_append(unsigned int)@@Base+0xae8e0>) │ │ │ │ + ldr r5, [pc, #984] @ (331484 >::_M_default_append(unsigned int)@@Base+0xae8f0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -914475,140 +914475,140 @@ │ │ │ │ mov r4, r9 │ │ │ │ b.n 331486 >::_M_default_append(unsigned int)@@Base+0xae8f2> │ │ │ │ ... │ │ │ │ bls.n 331b58 >::_M_default_append(unsigned int)@@Base+0xaefc4> │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - negs r6, r3 │ │ │ │ + negs r2, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #968] @ (331ee0 >::_M_default_append(unsigned int)@@Base+0xaf34c>) │ │ │ │ + ldr r3, [pc, #984] @ (331ef0 >::_M_default_append(unsigned int)@@Base+0xaf35c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - negs r2, r4 │ │ │ │ + negs r6, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #218 @ 0xda │ │ │ │ + subs r5, #222 @ 0xde │ │ │ │ lsls r6, r1, #1 │ │ │ │ bhi.n 331a64 >::_M_default_append(unsigned int)@@Base+0xaeed0> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - adcs r4, r7 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #352] @ (331c8c >::_M_default_append(unsigned int)@@Base+0xaf0f8>) │ │ │ │ - lsls r6, r1, #1 │ │ │ │ sbcs r0, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #248 @ 0xf8 │ │ │ │ + ldr r3, [pc, #368] @ (331c9c >::_M_default_append(unsigned int)@@Base+0xaf108>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r7 │ │ │ │ + sbcs r4, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #976] @ (331f0c >::_M_default_append(unsigned int)@@Base+0xaf378>) │ │ │ │ + subs r4, #252 @ 0xfc │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r4, r7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #180 @ 0xb4 │ │ │ │ + ldr r2, [pc, #992] @ (331f1c >::_M_default_append(unsigned int)@@Base+0xaf388>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #520] @ (331d50 >::_M_default_append(unsigned int)@@Base+0xaf1bc>) │ │ │ │ + adcs r0, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #114 @ 0x72 │ │ │ │ + subs r4, #184 @ 0xb8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #94 @ 0x5e │ │ │ │ + ldr r2, [pc, #536] @ (331d60 >::_M_default_append(unsigned int)@@Base+0xaf1cc>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r4, #26] │ │ │ │ + subs r7, #118 @ 0x76 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + subs r7, #98 @ 0x62 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + ldrb r6, [r4, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r7, #244 @ 0xf4 │ │ │ │ + subs r7, #248 @ 0xf8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #64 @ 0x40 │ │ │ │ + subs r7, #68 @ 0x44 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #184 @ 0xb8 │ │ │ │ + subs r2, #188 @ 0xbc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, #152 @ 0x98 │ │ │ │ + subs r6, #156 @ 0x9c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #448] @ (331d28 >::_M_default_append(unsigned int)@@Base+0xaf194>) │ │ │ │ + ldr r1, [pc, #464] @ (331d38 >::_M_default_append(unsigned int)@@Base+0xaf1a4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, #122 @ 0x7a │ │ │ │ + subs r6, #126 @ 0x7e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #328] @ (331cb8 >::_M_default_append(unsigned int)@@Base+0xaf124>) │ │ │ │ + ldr r1, [pc, #344] @ (331cc8 >::_M_default_append(unsigned int)@@Base+0xaf134>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, #86 @ 0x56 │ │ │ │ + subs r6, #90 @ 0x5a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #192] @ (331c38 >::_M_default_append(unsigned int)@@Base+0xaf0a4>) │ │ │ │ + ldr r1, [pc, #208] @ (331c48 >::_M_default_append(unsigned int)@@Base+0xaf0b4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, #54 @ 0x36 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - ldr r0, [pc, #232] @ (331c68 >::_M_default_append(unsigned int)@@Base+0xaf0d4>) │ │ │ │ - lsls r6, r1, #1 │ │ │ │ subs r6, #58 @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #178 @ 0xb2 │ │ │ │ + ldr r0, [pc, #248] @ (331c78 >::_M_default_append(unsigned int)@@Base+0xaf0e4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #138 @ 0x8a │ │ │ │ + subs r6, #62 @ 0x3e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0x47c6 │ │ │ │ + subs r1, #182 @ 0xb6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ subs r5, #142 @ 0x8e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #6 │ │ │ │ + @ instruction: 0x47ca │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #70 @ 0x46 │ │ │ │ + subs r5, #146 @ 0x92 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bx ip │ │ │ │ + subs r1, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ subs r5, #74 @ 0x4a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, #194 @ 0xc2 │ │ │ │ + bx ip │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp lr, r7 │ │ │ │ + subs r5, #78 @ 0x4e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #202 @ 0xca │ │ │ │ + subs r0, #198 @ 0xc6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bxns r8 │ │ │ │ + cmp sl, r8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #204 @ 0xcc │ │ │ │ + subs r4, #206 @ 0xce │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, #70 @ 0x46 │ │ │ │ + bx r9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #96 @ 0x60 │ │ │ │ + subs r4, #208 @ 0xd0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mov r6, lr │ │ │ │ + subs r0, #74 @ 0x4a │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + subs r4, #100 @ 0x64 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + mov r2, pc │ │ │ │ lsls r6, r1, #1 │ │ │ │ @ instruction: 0xe8020051 │ │ │ │ - ldrb r4, [r7, #12] │ │ │ │ + ldrb r0, [r0, #13] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r3, #74 @ 0x4a │ │ │ │ + subs r3, #78 @ 0x4e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mov r6, r4 │ │ │ │ + mov r2, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r3, #46 @ 0x2e │ │ │ │ + subs r3, #50 @ 0x32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mov r2, r1 │ │ │ │ + mov r6, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r3, #16 │ │ │ │ + subs r3, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp ip, sp │ │ │ │ + cmp r8, lr │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, #242 @ 0xf2 │ │ │ │ + subs r2, #246 @ 0xf6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp lr, r9 │ │ │ │ + cmp sl, sl │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, #70 @ 0x46 │ │ │ │ + subs r2, #74 @ 0x4a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #36 @ 0x24 │ │ │ │ + subs r2, #40 @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #2 │ │ │ │ + subs r2, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r3, #4] │ │ │ │ + ldrb r2, [r4, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r1, #84 @ 0x54 │ │ │ │ + subs r1, #88 @ 0x58 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, #208 @ 0xd0 │ │ │ │ + subs r0, #212 @ 0xd4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, #146 @ 0x92 │ │ │ │ + subs r0, #150 @ 0x96 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, #154 @ 0x9a │ │ │ │ + subs r0, #158 @ 0x9e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - muls r6, r6 │ │ │ │ + muls r2, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr.w r3, [pc, #1192] @ 3320bc >::_M_default_append(unsigned int)@@Base+0xaf528> │ │ │ │ mov.w r1, #668 @ 0x29c │ │ │ │ add r3, pc │ │ │ │ add.w r6, r3, #12 │ │ │ │ mov r0, r6 │ │ │ │ bl 17bd0 │ │ │ │ @@ -915033,131 +915033,131 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #244] @ (3321a4 >::_M_default_append(unsigned int)@@Base+0xaf610>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 331f82 >::_M_default_append(unsigned int)@@Base+0xaf3ee> │ │ │ │ nop │ │ │ │ - adds r7, #104 @ 0x68 │ │ │ │ + adds r7, #108 @ 0x6c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rors r6, r1 │ │ │ │ + rors r2, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #106 @ 0x6a │ │ │ │ + adds r7, #110 @ 0x6e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, #228 @ 0xe4 │ │ │ │ + adds r2, #232 @ 0xe8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #246 @ 0xf6 │ │ │ │ + adds r6, #250 @ 0xfa │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #88 @ 0x58 │ │ │ │ + adds r6, #92 @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #90 @ 0x5a │ │ │ │ + adds r6, #94 @ 0x5e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r6 │ │ │ │ + asrs r0, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, #64 @ 0x40 │ │ │ │ + adds r6, #68 @ 0x44 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r3 │ │ │ │ + asrs r6, r3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, #38 @ 0x26 │ │ │ │ + adds r6, #42 @ 0x2a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r0 │ │ │ │ + asrs r4, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, #8 │ │ │ │ + adds r6, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r4 │ │ │ │ + lsrs r6, r4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r5, #226 @ 0xe2 │ │ │ │ + adds r5, #230 @ 0xe6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r7 │ │ │ │ + lsrs r0, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r5, #164 @ 0xa4 │ │ │ │ + adds r5, #168 @ 0xa8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r5, #154 @ 0x9a │ │ │ │ + adds r5, #158 @ 0x9e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - eors r4, r6 │ │ │ │ + eors r0, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r5, #126 @ 0x7e │ │ │ │ + adds r5, #130 @ 0x82 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - eors r0, r3 │ │ │ │ + eors r4, r3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r5, #30 │ │ │ │ + adds r5, #34 @ 0x22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r5, #4 │ │ │ │ + adds r5, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r5, #12 │ │ │ │ + adds r5, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #230 @ 0xe6 │ │ │ │ + subs r7, #234 @ 0xea │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #236 @ 0xec │ │ │ │ + adds r4, #240 @ 0xf0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #200 @ 0xc8 │ │ │ │ + subs r7, #204 @ 0xcc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #208 @ 0xd0 │ │ │ │ + adds r4, #212 @ 0xd4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #172 @ 0xac │ │ │ │ + subs r7, #176 @ 0xb0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #178 @ 0xb2 │ │ │ │ + adds r4, #182 @ 0xb6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #140 @ 0x8c │ │ │ │ + subs r7, #144 @ 0x90 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #146 @ 0x92 │ │ │ │ + adds r4, #150 @ 0x96 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #110 @ 0x6e │ │ │ │ + subs r7, #114 @ 0x72 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #100 @ 0x64 │ │ │ │ + adds r4, #104 @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #62 @ 0x3e │ │ │ │ + subs r7, #66 @ 0x42 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #70 @ 0x46 │ │ │ │ + adds r4, #74 @ 0x4a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #32 │ │ │ │ + subs r7, #36 @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #44 @ 0x2c │ │ │ │ + adds r4, #48 @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #6 │ │ │ │ + subs r7, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #18 │ │ │ │ + adds r4, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, #236 @ 0xec │ │ │ │ + subs r6, #240 @ 0xf0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #242 @ 0xf2 │ │ │ │ + adds r3, #246 @ 0xf6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, #204 @ 0xcc │ │ │ │ + subs r6, #208 @ 0xd0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #214 @ 0xd6 │ │ │ │ + adds r3, #218 @ 0xda │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, #176 @ 0xb0 │ │ │ │ + subs r6, #180 @ 0xb4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #146 @ 0x92 │ │ │ │ + adds r3, #150 @ 0x96 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #148 @ 0x94 │ │ │ │ + adds r3, #152 @ 0x98 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, #110 @ 0x6e │ │ │ │ + subs r6, #114 @ 0x72 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #122 @ 0x7a │ │ │ │ + adds r3, #126 @ 0x7e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, #84 @ 0x54 │ │ │ │ + subs r6, #88 @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #94 @ 0x5e │ │ │ │ + adds r3, #98 @ 0x62 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, #56 @ 0x38 │ │ │ │ + subs r6, #60 @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #30 │ │ │ │ + adds r3, #34 @ 0x22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #20 │ │ │ │ + adds r3, #24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #238 @ 0xee │ │ │ │ + subs r5, #242 @ 0xf2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, #248 @ 0xf8 │ │ │ │ + adds r2, #252 @ 0xfc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #210 @ 0xd2 │ │ │ │ + subs r5, #214 @ 0xd6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, #220 @ 0xdc │ │ │ │ + adds r2, #224 @ 0xe0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #182 @ 0xb6 │ │ │ │ + subs r5, #186 @ 0xba │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -915520,66 +915520,66 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 332240 >::_M_default_append(unsigned int)@@Base+0xaf6ac> │ │ │ │ nop │ │ │ │ ldmia r0!, {r3, r4, r5} │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #12 │ │ │ │ + adds r3, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmia r7!, {r1, r6, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - adds r1, #18 │ │ │ │ + adds r1, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #238 @ 0xee │ │ │ │ + subs r3, #242 @ 0xf2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, #150 @ 0x96 │ │ │ │ + adds r0, #154 @ 0x9a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #78 @ 0x4e │ │ │ │ + subs r3, #82 @ 0x52 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #158 @ 0x9e │ │ │ │ + adds r0, #162 @ 0xa2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, #24 │ │ │ │ + cmp r4, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldc2 0, cr0, [r6], {79} @ 0x4f │ │ │ │ - str r2, [r3, #16] │ │ │ │ + ldc2 0, cr0, [sl], {79} @ 0x4f │ │ │ │ + str r6, [r3, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #2 │ │ │ │ + adds r0, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r7, #12] │ │ │ │ + str r0, [r0, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r7, #194 @ 0xc2 │ │ │ │ + cmp r7, #198 @ 0xc6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #86 @ 0x56 │ │ │ │ + subs r2, #90 @ 0x5a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r7, #202 @ 0xca │ │ │ │ + cmp r7, #206 @ 0xce │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #68 @ 0x44 │ │ │ │ + cmp r3, #72 @ 0x48 │ │ │ │ lsls r6, r1, #1 │ │ │ │ strh r4, [r3, #60] @ 0x3c │ │ │ │ lsls r6, r2, #1 │ │ │ │ - cmp r7, #62 @ 0x3e │ │ │ │ + cmp r7, #66 @ 0x42 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r7, #14 │ │ │ │ + cmp r7, #18 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #10 │ │ │ │ + subs r2, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r7, #22 │ │ │ │ + cmp r7, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #144 @ 0x90 │ │ │ │ + cmp r2, #148 @ 0x94 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #106 @ 0x6a │ │ │ │ + cmp r6, #110 @ 0x6e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #68 @ 0x44 │ │ │ │ + subs r1, #72 @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r1, #28 │ │ │ │ + subs r1, #32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #26 │ │ │ │ + cmp r6, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, #246 @ 0xf6 │ │ │ │ + subs r0, #250 @ 0xfa │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -916025,75 +916025,75 @@ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ b.n 332776 >::_M_default_append(unsigned int)@@Base+0xafbe2> │ │ │ │ nop │ │ │ │ stmia r3!, {r5, r6, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, r3, r2 │ │ │ │ + adds r4, r3, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r4, #224 @ 0xe0 │ │ │ │ + cmp r4, #228 @ 0xe4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, #150 @ 0x96 │ │ │ │ + cmp r4, #154 @ 0x9a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #164 @ 0xa4 │ │ │ │ + adds r7, #168 @ 0xa8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, #154 @ 0x9a │ │ │ │ + cmp r4, #158 @ 0x9e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #18 │ │ │ │ + cmp r0, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, #54 @ 0x36 │ │ │ │ + cmp r4, #58 @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmia r2!, {r2, r3, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - cmp r3, #218 @ 0xda │ │ │ │ + cmp r3, #222 @ 0xde │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #182 @ 0xb6 │ │ │ │ + adds r6, #186 @ 0xba │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r3, #94 @ 0x5e │ │ │ │ + cmp r3, #98 @ 0x62 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #28 │ │ │ │ + adds r6, #32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #238 @ 0xee │ │ │ │ + cmp r2, #242 @ 0xf2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r5, #200 @ 0xc8 │ │ │ │ + adds r5, #204 @ 0xcc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r2, #138 @ 0x8a │ │ │ │ + cmp r2, #142 @ 0x8e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r1, #206 @ 0xce │ │ │ │ + cmp r1, #210 @ 0xd2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #170 @ 0xaa │ │ │ │ + adds r4, #174 @ 0xae │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r1, #178 @ 0xb2 │ │ │ │ + cmp r1, #182 @ 0xb6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #140 @ 0x8c │ │ │ │ + adds r4, #144 @ 0x90 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r1, #150 @ 0x96 │ │ │ │ + cmp r1, #154 @ 0x9a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #112 @ 0x70 │ │ │ │ + adds r4, #116 @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r1, #122 @ 0x7a │ │ │ │ + cmp r1, #126 @ 0x7e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #84 @ 0x54 │ │ │ │ + adds r4, #88 @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r1, #94 @ 0x5e │ │ │ │ + cmp r1, #98 @ 0x62 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #56 @ 0x38 │ │ │ │ + adds r4, #60 @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r1, #66 @ 0x42 │ │ │ │ + cmp r1, #70 @ 0x46 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #28 │ │ │ │ + adds r4, #32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r1, #24 │ │ │ │ + cmp r1, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #244 @ 0xf4 │ │ │ │ + adds r3, #248 @ 0xf8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r0, #232 @ 0xe8 │ │ │ │ + cmp r0, #236 @ 0xec │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #196 @ 0xc4 │ │ │ │ + adds r3, #200 @ 0xc8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -916643,99 +916643,99 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 332baa >::_M_default_append(unsigned int)@@Base+0xb0016> │ │ │ │ bkpt 0x00a8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #54 @ 0x36 │ │ │ │ + adds r3, #58 @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ bkpt 0x0054 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - movs r7, #150 @ 0x96 │ │ │ │ + movs r7, #154 @ 0x9a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r1, #196 @ 0xc4 │ │ │ │ + adds r1, #200 @ 0xc8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, #198 @ 0xc6 │ │ │ │ + adds r2, #202 @ 0xca │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r7, #100 @ 0x64 │ │ │ │ + movs r7, #104 @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #222 @ 0xde │ │ │ │ + movs r2, #226 @ 0xe2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r4, #17 │ │ │ │ + asrs r2, r5, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r4, #17 │ │ │ │ + asrs r6, r4, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r7, #16 │ │ │ │ + asrs r2, r0, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #152 @ 0x98 │ │ │ │ + movs r6, #156 @ 0x9c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r1, #114 @ 0x72 │ │ │ │ + adds r1, #118 @ 0x76 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r6, #122 @ 0x7a │ │ │ │ + movs r6, #126 @ 0x7e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r1, #154 @ 0x9a │ │ │ │ + adds r1, #158 @ 0x9e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #126 @ 0x7e │ │ │ │ + movs r6, #130 @ 0x82 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r1, #248 @ 0xf8 │ │ │ │ + movs r1, #252 @ 0xfc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r1, #134 @ 0x86 │ │ │ │ + adds r1, #138 @ 0x8a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #0 │ │ │ │ + movs r6, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #174 @ 0xae │ │ │ │ + movs r5, #178 @ 0xb2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #102 @ 0x66 │ │ │ │ + adds r0, #106 @ 0x6a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #182 @ 0xb6 │ │ │ │ + movs r5, #186 @ 0xba │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r1, #48 @ 0x30 │ │ │ │ + movs r1, #52 @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #88 @ 0x58 │ │ │ │ + movs r5, #92 @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #74 @ 0x4a │ │ │ │ + movs r5, #78 @ 0x4e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #166 @ 0xa6 │ │ │ │ + adds r0, #170 @ 0xaa │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #82 @ 0x52 │ │ │ │ + movs r5, #86 @ 0x56 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #204 @ 0xcc │ │ │ │ + movs r0, #208 @ 0xd0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #14 │ │ │ │ + movs r5, #18 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r7, #232 @ 0xe8 │ │ │ │ + cmp r7, #236 @ 0xec │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r7, #188 @ 0xbc │ │ │ │ + cmp r7, #192 @ 0xc0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r4, #144 @ 0x90 │ │ │ │ + movs r4, #148 @ 0x94 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r7, #106 @ 0x6a │ │ │ │ + cmp r7, #110 @ 0x6e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r4, #106 @ 0x6a │ │ │ │ + movs r4, #110 @ 0x6e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r7, #68 @ 0x44 │ │ │ │ + cmp r7, #72 @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r3, #168 @ 0xa8 │ │ │ │ + movs r3, #172 @ 0xac │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #132 @ 0x84 │ │ │ │ + cmp r6, #136 @ 0x88 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r3, #142 @ 0x8e │ │ │ │ + movs r3, #146 @ 0x92 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #104 @ 0x68 │ │ │ │ + cmp r6, #108 @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r6, #36 @ 0x24 │ │ │ │ + cmp r6, #40 @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r3, #10 │ │ │ │ + movs r3, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #230 @ 0xe6 │ │ │ │ + cmp r5, #234 @ 0xea │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #184 @ 0xb8 │ │ │ │ + movs r2, #188 @ 0xbc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #148 @ 0x94 │ │ │ │ + cmp r5, #152 @ 0x98 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -917164,77 +917164,77 @@ │ │ │ │ cmp r3, #123 @ 0x7b │ │ │ │ bne.w 333316 >::_M_default_append(unsigned int)@@Base+0xb0782> │ │ │ │ b.n 3332b4 >::_M_default_append(unsigned int)@@Base+0xb0720> │ │ │ │ @ instruction: 0xb844 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r3, #172 @ 0xac │ │ │ │ + cmp r3, #176 @ 0xb0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ @ instruction: 0xb798 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - cmp r3, #40 @ 0x28 │ │ │ │ + cmp r3, #44 @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #176 @ 0xb0 │ │ │ │ + movs r0, #180 @ 0xb4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #240 @ 0xf0 │ │ │ │ + cmp r2, #244 @ 0xf4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #184 @ 0xb8 │ │ │ │ + movs r0, #188 @ 0xbc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r6, #0 │ │ │ │ + adds r6, r6, #0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r1, #48 @ 0x30 │ │ │ │ + cmp r1, #52 @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r5, #7 │ │ │ │ + subs r0, r6, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #198 @ 0xc6 │ │ │ │ + cmp r2, #202 @ 0xca │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r2, #7 │ │ │ │ + subs r6, r2, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #172 @ 0xac │ │ │ │ + cmp r2, #176 @ 0xb0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, r2, #6 │ │ │ │ + subs r4, r2, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #108 @ 0x6c │ │ │ │ + cmp r2, #112 @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r1, #5 │ │ │ │ + subs r6, r1, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r0, #4 │ │ │ │ + subs r4, r0, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r2, #1 │ │ │ │ + subs r2, r3, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r1, #50 @ 0x32 │ │ │ │ + cmp r1, #54 @ 0x36 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r7, #0 │ │ │ │ + subs r6, r7, #0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #166 @ 0xa6 │ │ │ │ + cmp r0, #170 @ 0xaa │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r0, #1 │ │ │ │ + subs r6, r0, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r7, r6 │ │ │ │ + adds r0, r0, r7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r7, #7 │ │ │ │ + subs r2, r0, #0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #216 @ 0xd8 │ │ │ │ + cmp r0, #220 @ 0xdc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r4, #7 │ │ │ │ + adds r6, r4, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #188 @ 0xbc │ │ │ │ + cmp r0, #192 @ 0xc0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r0, #7 │ │ │ │ + adds r2, r1, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #160 @ 0xa0 │ │ │ │ + cmp r0, #164 @ 0xa4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r5, #6 │ │ │ │ + adds r6, r5, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #132 @ 0x84 │ │ │ │ + cmp r0, #136 @ 0x88 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r1, #6 │ │ │ │ + adds r2, r2, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #104 @ 0x68 │ │ │ │ + cmp r0, #108 @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -917477,53 +917477,53 @@ │ │ │ │ str r3, [r4, #68] @ 0x44 │ │ │ │ b.n 333736 >::_M_default_append(unsigned int)@@Base+0xb0ba2> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ cbz r0, 33397e >::_M_default_append(unsigned int)@@Base+0xb0dea> │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r6, r7, #1 │ │ │ │ + adds r2, r0, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r3, #166 @ 0xa6 │ │ │ │ + movs r3, #170 @ 0xaa │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r0, #2 │ │ │ │ + adds r2, r1, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r0, r0 │ │ │ │ + adds r4, r0, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ uxtb r2, r1 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - b.n 333854 >::_M_default_append(unsigned int)@@Base+0xb0cc0> │ │ │ │ + b.n 33385c >::_M_default_append(unsigned int)@@Base+0xb0cc8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r2, r5 │ │ │ │ + subs r4, r2, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #208 @ 0xd0 │ │ │ │ + movs r5, #212 @ 0xd4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r3, r5 │ │ │ │ + subs r4, r3, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r2, #27 │ │ │ │ + asrs r6, r2, #27 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r2, r4 │ │ │ │ + subs r0, r3, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #80 @ 0x50 │ │ │ │ + movs r2, #84 @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r3, r4 │ │ │ │ + subs r0, r4, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r2, #26 │ │ │ │ + asrs r2, r3, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r5, r2 │ │ │ │ + subs r4, r5, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #132 @ 0x84 │ │ │ │ + movs r5, #136 @ 0x88 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r1, r2 │ │ │ │ + subs r2, r2, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r1, #230 @ 0xe6 │ │ │ │ + movs r1, #234 @ 0xea │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r2, r2 │ │ │ │ + subs r2, r3, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r2, #24 │ │ │ │ + asrs r4, r2, #24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3872] @ 0xf20 │ │ │ │ sub sp, #188 @ 0xbc │ │ │ │ ldr r4, [pc, #800] @ (333cb8 >::_M_default_append(unsigned int)@@Base+0xb1124>) │ │ │ │ @@ -917837,79 +917837,79 @@ │ │ │ │ ... │ │ │ │ add sp, #448 @ 0x1c0 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add sp, #312 @ 0x138 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - adds r6, r4, r6 │ │ │ │ + adds r2, r5, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r2, r5 │ │ │ │ + adds r0, r3, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r4, #46 @ 0x2e │ │ │ │ + movs r4, #50 @ 0x32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ add r7, sp, #784 @ 0x310 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - lsrs r4, r0, #8 │ │ │ │ + lsrs r0, r1, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r4, r3 │ │ │ │ + adds r2, r5, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r3, #194 @ 0xc2 │ │ │ │ + movs r3, #198 @ 0xc6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r5, #7 │ │ │ │ + lsrs r0, r6, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r0, #7 │ │ │ │ + lsrs r2, r1, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r5, r2 │ │ │ │ + adds r4, r5, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r3, #132 @ 0x84 │ │ │ │ + movs r3, #136 @ 0x88 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r1, r2 │ │ │ │ + adds r2, r2, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r3, #106 @ 0x6a │ │ │ │ + movs r3, #110 @ 0x6e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r5, #6 │ │ │ │ + lsrs r0, r6, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsrs r4, r3, #19 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r2, #30 │ │ │ │ movs r0, r0 │ │ │ │ ldr r5, [r1, #44] @ 0x2c │ │ │ │ - vtbl.8 d17, {d15}, d30 │ │ │ │ + vqshrun.s64 d17, q9, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r3, #10 │ │ │ │ + movs r3, #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, r2, r0 │ │ │ │ + adds r0, r3, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #240 @ 0xf0 │ │ │ │ + movs r2, #244 @ 0xf4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r3, [r7, #36] @ 0x24 │ │ │ │ - vqshl.u64 , q2, #63 @ 0x3f │ │ │ │ + vqshl.u64 , q4, #63 @ 0x3f │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #176 @ 0xb0 │ │ │ │ + movs r2, #180 @ 0xb4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [pc, #504] @ (333f20 >::_M_default_append(unsigned int)@@Base+0xb138c>) │ │ │ │ + ldr r0, [pc, #520] @ (333f30 >::_M_default_append(unsigned int)@@Base+0xb139c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r3, #29 │ │ │ │ + asrs r4, r3, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #52 @ 0x34 │ │ │ │ + movs r2, #56 @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r0, #29 │ │ │ │ + asrs r4, r0, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #28 │ │ │ │ + movs r2, #32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #126 @ 0x7e │ │ │ │ + movs r1, #130 @ 0x82 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r0, #28 │ │ │ │ + asrs r0, r1, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r1, #224 @ 0xe0 │ │ │ │ + movs r1, #228 @ 0xe4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r5, #27 │ │ │ │ + asrs r0, r6, #27 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r1, #198 @ 0xc6 │ │ │ │ + movs r1, #202 @ 0xca │ │ │ │ lsls r3, r1, #1 │ │ │ │ vldr d1, [pc, #760] @ 334048 >::_M_default_append(unsigned int)@@Base+0xb14b4> │ │ │ │ mov r2, r8 │ │ │ │ ldr r3, [pc, #764] @ (334050 >::_M_default_append(unsigned int)@@Base+0xb14bc>) │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ str.w r8, [sp] │ │ │ │ @@ -918194,45 +918194,45 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 333c3a >::_M_default_append(unsigned int)@@Base+0xb10a6> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - movs r0, #136 @ 0x88 │ │ │ │ + movs r0, #140 @ 0x8c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #126 @ 0x7e │ │ │ │ + movs r1, #130 @ 0x82 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #88 @ 0x58 │ │ │ │ + adds r0, #92 @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #8 │ │ │ │ + movs r0, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r7, #21 │ │ │ │ + asrs r2, r0, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #88 @ 0x58 │ │ │ │ + movs r0, #92 @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r3, #20 │ │ │ │ + asrs r4, r3, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r3, #19 │ │ │ │ + asrs r6, r3, #19 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r6, #17 │ │ │ │ + asrs r0, r7, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r4, #15 │ │ │ │ + asrs r6, r4, #15 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r5, #14 │ │ │ │ + asrs r6, r5, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r0, #2 │ │ │ │ + subs r2, r1, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r2, #14 │ │ │ │ + asrs r4, r2, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r5, #1 │ │ │ │ + subs r0, r6, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r2, #13 │ │ │ │ + asrs r2, r3, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r6, #0 │ │ │ │ + subs r6, r6, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r0, [pc, #768] @ (334394 >::_M_default_append(unsigned int)@@Base+0xb1800>) │ │ │ │ movw r1, #3852 @ 0xf0c │ │ │ │ mov r5, r7 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -918529,82 +918529,82 @@ │ │ │ │ bl 32acd8 >::_M_default_append(unsigned int)@@Base+0xa8144> │ │ │ │ b.n 333dd2 >::_M_default_append(unsigned int)@@Base+0xb123e> │ │ │ │ ldr r1, [pc, #144] @ (33441c >::_M_default_append(unsigned int)@@Base+0xb1888>) │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc │ │ │ │ bl 32acd8 >::_M_default_append(unsigned int)@@Base+0xa8144> │ │ │ │ b.n 334360 >::_M_default_append(unsigned int)@@Base+0xb17cc> │ │ │ │ - asrs r0, r5, #11 │ │ │ │ + asrs r4, r5, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r0, #7 │ │ │ │ + adds r0, r1, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r1, #11 │ │ │ │ + asrs r4, r1, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r4, #6 │ │ │ │ + adds r6, r4, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r5, #10 │ │ │ │ + asrs r4, r5, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 333f14 >::_M_default_append(unsigned int)@@Base+0xb1380> │ │ │ │ + b.n 333f1c >::_M_default_append(unsigned int)@@Base+0xb1388> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #520] @ (3345b8 >::_M_default_append(unsigned int)@@Base+0xb1a24>) │ │ │ │ + ldr r3, [pc, #536] @ (3345c8 >::_M_default_append(unsigned int)@@Base+0xb1a34>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - addw r0, lr, #2123 @ 0x84b │ │ │ │ - bics r6, r3 │ │ │ │ + @ instruction: 0xf612004b │ │ │ │ + bics r2, r4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r6, r2, r4 │ │ │ │ + subs r2, r3, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r2, #2 │ │ │ │ + adds r4, r2, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r2, #4] │ │ │ │ + ldr r2, [r3, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r1, #140 @ 0x8c │ │ │ │ + cmp r1, #144 @ 0x90 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r1, #22 │ │ │ │ + lsrs r6, r1, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, r2, #5 │ │ │ │ + adds r0, r3, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r2, #6 │ │ │ │ + asrs r6, r2, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r5, #1 │ │ │ │ + adds r2, r6, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r4, #5 │ │ │ │ + asrs r0, r5, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r0, #1 │ │ │ │ + adds r4, r0, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r7, #4 │ │ │ │ + asrs r4, r7, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r2, #0 │ │ │ │ + adds r0, r3, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r7, r5 │ │ │ │ + subs r6, r7, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r6, #3 │ │ │ │ + asrs r0, r7, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r2, r7 │ │ │ │ + subs r4, r2, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r0, #3 │ │ │ │ + asrs r2, r1, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r4, r6 │ │ │ │ + subs r6, r4, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r3, #2 │ │ │ │ + asrs r4, r3, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r6, r5 │ │ │ │ + subs r0, r7, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r5, #1 │ │ │ │ + asrs r0, r6, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r1, r5 │ │ │ │ + subs r4, r1, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r7, #32 │ │ │ │ + asrs r2, r0, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r3, r4 │ │ │ │ + subs r6, r3, r4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, r7, r1 │ │ │ │ + subs r0, r0, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r4, r0 │ │ │ │ + subs r0, r5, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr.w ip, [pc, #2240] @ 334cf4 >::_M_default_append(unsigned int)@@Base+0xb2160> │ │ │ │ sub sp, #108 @ 0x6c │ │ │ │ @@ -919446,147 +919446,147 @@ │ │ │ │ nop │ │ │ │ add r5, pc, #840 @ (adr r5, 335040 >::_M_default_append(unsigned int)@@Base+0xb24ac>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r5, pc, #536 @ (adr r5, 334f18 >::_M_default_append(unsigned int)@@Base+0xb2384>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ - adds r2, r4, r4 │ │ │ │ + adds r6, r4, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r2, #26 │ │ │ │ + lsrs r0, r3, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r4, r2] │ │ │ │ + ldrh r0, [r5, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r3, #24 │ │ │ │ + lsrs r4, r3, #24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r5, r0] │ │ │ │ + ldrh r2, [r6, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r3, r6 │ │ │ │ + adds r0, r4, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, sp, #1008 @ 0x3f0 │ │ │ │ + add r3, sp, #0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r4, [r5, r6] │ │ │ │ + ldrsh r0, [r6, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r2, r3, r6, r7, lr} │ │ │ │ + push {r1, r4, r6, r7, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r1, #20 │ │ │ │ + lsrs r0, r2, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r4, #31 │ │ │ │ + asrs r2, r5, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r6, #28 │ │ │ │ + asrs r0, r7, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r2, r3 │ │ │ │ + adds r0, r3, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r6, #17 │ │ │ │ + lsrs r2, r7, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r0, #16 │ │ │ │ + lsrs r4, r0, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r1, #28 │ │ │ │ + asrs r0, r2, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r0, #16 │ │ │ │ + lsrs r0, r1, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r7, #29 │ │ │ │ + lsls r0, r0, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r3, #14 │ │ │ │ + lsrs r2, r4, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r2, #29 │ │ │ │ + asrs r6, r2, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r7, #12 │ │ │ │ + lsrs r0, r0, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r2, #24 │ │ │ │ + asrs r0, r3, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r3, #12 │ │ │ │ + lsrs r4, r3, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r6, #28 │ │ │ │ + asrs r0, r7, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r3, #12 │ │ │ │ + lsrs r0, r4, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r2, #26 │ │ │ │ + lsls r0, r3, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r2, #11 │ │ │ │ + lsrs r2, r3, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r6, #22 │ │ │ │ + asrs r4, r6, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r6, #10 │ │ │ │ + lsrs r2, r7, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r1, #22 │ │ │ │ + asrs r2, r2, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r0, #10 │ │ │ │ + lsrs r4, r0, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r3, #21 │ │ │ │ + asrs r4, r3, #21 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r0, #9 │ │ │ │ + lsrs r4, r0, #9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r2, #8 │ │ │ │ + lsrs r0, r3, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r3, #8 │ │ │ │ + lsrs r0, r4, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r6, #19 │ │ │ │ + asrs r0, r7, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r4, #7 │ │ │ │ + lsrs r0, r5, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r7, #18 │ │ │ │ + asrs r2, r0, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r4, #22 │ │ │ │ + asrs r6, r4, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r2, #22 │ │ │ │ + asrs r2, r3, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r1, #6 │ │ │ │ + lsrs r0, r2, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r7, lr} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r7, #4 │ │ │ │ + lsrs r2, r0, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r3, #16 │ │ │ │ + asrs r4, r3, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #288 @ (adr r6, 334ed4 >::_M_default_append(unsigned int)@@Base+0xb2340>) │ │ │ │ + add r6, pc, #304 @ (adr r6, 334ee4 >::_M_default_append(unsigned int)@@Base+0xb2350>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r2, #2 │ │ │ │ + lsrs r0, r3, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r6, #13 │ │ │ │ + asrs r4, r6, #13 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r5, #1 │ │ │ │ + lsrs r4, r5, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r0, #13 │ │ │ │ + asrs r0, r1, #13 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r1, #1 │ │ │ │ + lsrs r6, r1, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r4, #12 │ │ │ │ + asrs r2, r5, #12 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r6, #31 │ │ │ │ + lsls r2, r7, #31 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r2, #11 │ │ │ │ + asrs r6, r2, #11 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r4, #30 │ │ │ │ + lsls r6, r4, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r7, #9 │ │ │ │ + asrs r2, r0, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r4, #13 │ │ │ │ + asrs r6, r4, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r3, #29 │ │ │ │ + lsls r6, r3, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r0, #14 │ │ │ │ + asrs r4, r0, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r0, #13 │ │ │ │ + asrs r4, r0, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r6, #28 │ │ │ │ + lsls r4, r6, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r1, #8 │ │ │ │ + asrs r0, r2, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r0, #28 │ │ │ │ + lsls r2, r1, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r4, #7 │ │ │ │ + asrs r6, r4, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r4, #27 │ │ │ │ + lsls r2, r5, #27 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r0, #7 │ │ │ │ + asrs r6, r0, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r4, #26 │ │ │ │ + lsls r2, r5, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r0, #6 │ │ │ │ + asrs r6, r0, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -920033,56 +920033,56 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 3354f0 >::_M_default_append(unsigned int)@@Base+0xb295c>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ldr r3, [sp, #776] @ 0x308 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r0, r1, #22 │ │ │ │ + lsrs r4, r1, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r2, #8 │ │ │ │ + asrs r4, r2, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - asrs r6, r5, #2 │ │ │ │ + asrs r2, r6, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r0, #2 │ │ │ │ + asrs r6, r0, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r1, #2 │ │ │ │ + asrs r2, r2, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r7, #4 │ │ │ │ + asrs r0, r0, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r6, #14 │ │ │ │ + lsls r0, r7, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r2, #32 │ │ │ │ + asrs r4, r2, #32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r6, #31 │ │ │ │ + lsrs r0, r7, #31 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r2, #9 │ │ │ │ + lsls r0, r3, #9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r6, #20 │ │ │ │ + lsrs r4, r6, #20 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r7, #8 │ │ │ │ + lsls r0, r0, #9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r3, #20 │ │ │ │ + lsrs r4, r3, #20 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r1, #28 │ │ │ │ + lsrs r6, r1, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r3, #26 │ │ │ │ + lsrs r6, r3, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r4, #6 │ │ │ │ + lsls r6, r4, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r3, #4 │ │ │ │ + lsls r2, r4, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r5, #16 │ │ │ │ + lsrs r2, r6, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r4, #4 │ │ │ │ + lsls r2, r5, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stc2 0, cr0, [r0], #308 @ 0x134 │ │ │ │ - lsls r4, r0, #3 │ │ │ │ + stc2 0, cr0, [r4], #308 @ 0x134 │ │ │ │ + lsls r0, r1, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r1, [pc, #956] @ (3356f8 >::_M_default_append(unsigned int)@@Base+0xb2b64>) │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r8 │ │ │ │ add r1, pc │ │ │ │ blx 115b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -920408,41 +920408,42 @@ │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ b.n 335088 >::_M_default_append(unsigned int)@@Base+0xb24f4> │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 335908 >::_M_default_append(unsigned int)@@Base+0xb2d74>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ... │ │ │ │ - lsrs r2, r2, #22 │ │ │ │ + lsrs r6, r2, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r3, #22 │ │ │ │ + lsrs r4, r3, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vrev64. q8, │ │ │ │ - cdp2 0, 11, cr0, cr12, cr13, {2} │ │ │ │ - cdp2 0, 8, cr0, cr12, cr13, {2} │ │ │ │ - cdp2 0, 6, cr0, cr0, cr13, {2} │ │ │ │ - cdp2 0, 4, cr0, cr6, cr13, {2} │ │ │ │ - cdp2 0, 1, cr0, cr8, cr13, {2} │ │ │ │ - lsrs r4, r7, #13 │ │ │ │ + movs r0, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cdp2 0, 0, cr0, cr8, cr13, {2} │ │ │ │ - lsrs r2, r4, #3 │ │ │ │ + cdp2 0, 12, cr0, cr0, cr13, {2} │ │ │ │ + cdp2 0, 9, cr0, cr0, cr13, {2} │ │ │ │ + cdp2 0, 6, cr0, cr4, cr13, {2} │ │ │ │ + cdp2 0, 4, cr0, cr10, cr13, {2} │ │ │ │ + cdp2 0, 1, cr0, cr12, cr13, {2} │ │ │ │ + lsrs r0, r0, #14 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + cdp2 0, 0, cr0, cr12, cr13, {2} │ │ │ │ + lsrs r6, r4, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stc2l 0, cr0, [r8, #308]! @ 0x134 │ │ │ │ - lsrs r2, r0, #3 │ │ │ │ + stc2l 0, cr0, [ip, #308]! @ 0x134 │ │ │ │ + lsrs r6, r0, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stc2l 0, cr0, [lr, #308] @ 0x134 │ │ │ │ - lsrs r0, r5, #2 │ │ │ │ + ldc2l 0, cr0, [r2, #308] @ 0x134 │ │ │ │ + lsrs r4, r5, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldc2 0, cr0, [r4, #308] @ 0x134 │ │ │ │ - ldc2 0, cr0, [r8, #-308]! @ 0xfffffecc │ │ │ │ - lsrs r2, r2, #32 │ │ │ │ + ldc2 0, cr0, [r8, #308] @ 0x134 │ │ │ │ + ldc2 0, cr0, [ip, #-308]! @ 0xfffffecc │ │ │ │ + lsrs r6, r2, #32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldc2 0, cr0, [r8, #-308] @ 0xfffffecc │ │ │ │ - lsls r2, r6, #31 │ │ │ │ + ldc2 0, cr0, [ip, #-308] @ 0xfffffecc │ │ │ │ + lsls r6, r6, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldrb.w r3, [r8] │ │ │ │ cmp r3, #44 @ 0x2c │ │ │ │ bne.w 335254 >::_M_default_append(unsigned int)@@Base+0xb26c0> │ │ │ │ sub.w r2, r5, #36 @ 0x24 │ │ │ │ movs r3, #10 │ │ │ │ mov r1, r6 │ │ │ │ @@ -920915,77 +920916,77 @@ │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vsub.f64 d7, d8, d7 │ │ │ │ vmov.f64 d8, d10 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ b.n 335b84 >::_M_default_append(unsigned int)@@Base+0xb2ff0> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - lsls r0, r6, #27 │ │ │ │ + lsls r4, r6, #27 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r1, #4 │ │ │ │ + lsrs r2, r2, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfb6e004d │ │ │ │ - lsls r0, r1, #25 │ │ │ │ + @ instruction: 0xfb72004d │ │ │ │ + lsls r4, r1, #25 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfb18004d │ │ │ │ - lsls r0, r6, #23 │ │ │ │ + @ instruction: 0xfb1c004d │ │ │ │ + lsls r4, r6, #23 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfad6004d │ │ │ │ - lsls r6, r5, #22 │ │ │ │ + @ instruction: 0xfada004d │ │ │ │ + lsls r2, r6, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfaa4004d │ │ │ │ - lsls r0, r0, #22 │ │ │ │ + @ instruction: 0xfaa8004d │ │ │ │ + lsls r4, r0, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfa30004d │ │ │ │ - lsls r0, r5, #10 │ │ │ │ + @ instruction: 0xfa34004d │ │ │ │ + lsls r4, r5, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfa38004d │ │ │ │ - subs.w r0, r2, #13434880 @ 0xcd0000 │ │ │ │ - ldr??.w r0, [r4, #77] @ 0x4d │ │ │ │ - lsls r6, r1, #19 │ │ │ │ + @ instruction: 0xfa3c004d │ │ │ │ + subs.w r0, r6, #13434880 @ 0xcd0000 │ │ │ │ + ldr??.w r0, [r8, #77] @ 0x4d │ │ │ │ + lsls r2, r2, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr??.w r0, [r6, #77] @ 0x4d │ │ │ │ - lsls r2, r6, #18 │ │ │ │ + ldr??.w r0, [sl, #77] @ 0x4d │ │ │ │ + lsls r6, r6, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh.w r0, [sl, #77] @ 0x4d │ │ │ │ - lsls r6, r2, #18 │ │ │ │ + ldrsh.w r0, [lr, #77] @ 0x4d │ │ │ │ + lsls r2, r3, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vld4.16 {d16-d19}, [r6]! │ │ │ │ - lsls r2, r0, #17 │ │ │ │ + vld4.16 {d16-d19}, [sl]! │ │ │ │ + lsls r6, r0, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str??.w r0, [r0, #77] @ 0x4d │ │ │ │ - lsls r4, r7, #14 │ │ │ │ + str??.w r0, [r4, #77] @ 0x4d │ │ │ │ + lsls r0, r0, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str??.w r0, [r4, sp] │ │ │ │ - lsls r0, r0, #13 │ │ │ │ + str??.w r0, [r8, sp] │ │ │ │ + lsls r4, r0, #13 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str.w r0, [sl, sp] │ │ │ │ - lsls r4, r4, #12 │ │ │ │ + str.w r0, [lr, sp] │ │ │ │ + lsls r0, r5, #12 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh.w r0, [lr, sp] │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + ldrh.w r0, [r2, sp] │ │ │ │ + lsls r4, r1, #12 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r0, #23 │ │ │ │ + lsrs r2, r1, #23 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf7c4004d │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + @ instruction: 0xf7c8004d │ │ │ │ + lsls r4, r4, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf7aa004d │ │ │ │ - lsls r4, r0, #10 │ │ │ │ + @ instruction: 0xf7ae004d │ │ │ │ + lsls r0, r1, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf768004d │ │ │ │ - lsls r4, r0, #9 │ │ │ │ + @ instruction: 0xf76c004d │ │ │ │ + lsls r0, r1, #9 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r0, #24] │ │ │ │ + ldrb r2, [r1, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #72 @ (adr r4, 335d84 >::_M_default_append(unsigned int)@@Base+0xb31f0>) │ │ │ │ + add r4, pc, #88 @ (adr r4, 335d94 >::_M_default_append(unsigned int)@@Base+0xb3200>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r5, #17 │ │ │ │ + lsls r2, r6, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r2, #17 │ │ │ │ + lsls r2, r3, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #368] @ (335ec4 >::_M_default_append(unsigned int)@@Base+0xb3330>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -921134,46 +921135,46 @@ │ │ │ │ b.n 335dcc >::_M_default_append(unsigned int)@@Base+0xb3238> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrh r2, [r6, #36] @ 0x24 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf5f6004d │ │ │ │ - ldc2l 0, cr0, [r4], #308 @ 0x134 │ │ │ │ - lsls r0, r7, #13 │ │ │ │ + @ instruction: 0xf5fa004d │ │ │ │ + ldc2l 0, cr0, [r8], #308 @ 0x134 │ │ │ │ + lsls r4, r7, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r2, #14 │ │ │ │ + lsls r0, r3, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsls r5, r6, #5 │ │ │ │ movs r0, r0 │ │ │ │ - rsb r0, r6, #13434880 @ 0xcd0000 │ │ │ │ - lsls r2, r4, #2 │ │ │ │ + rsb r0, sl, #13434880 @ 0xcd0000 │ │ │ │ + lsls r6, r4, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldrh r4, [r7, #32] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - @ instruction: 0xf594004d │ │ │ │ - lsls r0, r6, #1 │ │ │ │ + @ instruction: 0xf598004d │ │ │ │ + lsls r4, r6, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ strh r7, [r6, r0] │ │ │ │ vtbx.8 d29, {d15-d18}, d25 │ │ │ │ - vsli.32 , q3, #31 │ │ │ │ + vsli.32 , q5, #31 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r2, r6 │ │ │ │ + movs r6, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf53c004d │ │ │ │ - movs r0, r3 │ │ │ │ + adc.w r0, r0, #13434880 @ 0xcd0000 │ │ │ │ + movs r4, r3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf520004d │ │ │ │ - movs r2, r0 │ │ │ │ + @ instruction: 0xf524004d │ │ │ │ + movs r6, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ str r3, [sp, #596] @ 0x254 │ │ │ │ - vsri.64 , q3, #1 │ │ │ │ + vsri.64 , q5, #1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vswp q0, q5 │ │ │ │ + vmla.i q0, q3, d10[0] │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 335d44 >::_M_default_append(unsigned int)@@Base+0xb31b0> │ │ │ │ mov r3, r0 │ │ │ │ @@ -921193,16 +921194,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - bics.w r0, r8, #13434880 @ 0xcd0000 │ │ │ │ - vhadd.u16 q0, q2, q5 │ │ │ │ + bics.w r0, ip, #13434880 @ 0xcd0000 │ │ │ │ + vhadd.u16 q0, q4, q5 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ mov r7, r2 │ │ │ │ @@ -921641,70 +921642,70 @@ │ │ │ │ bl 525220 │ │ │ │ b.n 3363d0 >::_M_default_append(unsigned int)@@Base+0xb383c> │ │ │ │ vsub.f64 d8, d8, d7 │ │ │ │ b.n 336430 >::_M_default_append(unsigned int)@@Base+0xb389c> │ │ │ │ vsub.f64 d8, d8, d7 │ │ │ │ b.n 3363f8 >::_M_default_append(unsigned int)@@Base+0xb3864> │ │ │ │ nop │ │ │ │ - lsls r4, r3, #6 │ │ │ │ + lsls r0, r4, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ mov pc, r6 │ │ │ │ - vsra.u32 q8, q15, #1 │ │ │ │ + vaddw.u q8, , d2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r4} │ │ │ │ + stmia r2!, {r1, r3, r4} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vst1.8 {d16[2]}, [sl]! │ │ │ │ - lsls r4, r1, #5 │ │ │ │ + vst1.8 {d16[2]}, [lr]! │ │ │ │ + lsls r0, r2, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stc2l 0, cr0, [r6, #296] @ 0x128 │ │ │ │ - rsb r0, r0, #13434880 @ 0xcd0000 │ │ │ │ - lsls r6, r2, #3 │ │ │ │ + stc2l 0, cr0, [sl, #296] @ 0x128 │ │ │ │ + rsb r0, r4, #13434880 @ 0xcd0000 │ │ │ │ + lsls r2, r3, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blt.n 336544 >::_M_default_append(unsigned int)@@Base+0xb39b0> │ │ │ │ + blt.n 33654c >::_M_default_append(unsigned int)@@Base+0xb39b8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r6!, {r1, r4, r5, r6} │ │ │ │ + stmia r6!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r5, #20 │ │ │ │ + asrs r0, r6, #20 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r0, [r1, r2] │ │ │ │ + ldrsh r4, [r1, r2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r6, #19 │ │ │ │ + asrs r2, r7, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #158 @ 0x9e │ │ │ │ + movs r2, #162 @ 0xa2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2 0, cr0, [ip], {74} @ 0x4a │ │ │ │ - @ instruction: 0xfbf2004a │ │ │ │ - bge.n 336500 >::_M_default_append(unsigned int)@@Base+0xb396c> │ │ │ │ + stc2 0, cr0, [r0], #-296 @ 0xfffffed8 │ │ │ │ + @ instruction: 0xfbf6004a │ │ │ │ + bge.n 336508 >::_M_default_append(unsigned int)@@Base+0xb3974> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xfba8004a │ │ │ │ - @ instruction: 0xfba6004a │ │ │ │ - asrs r4, r2, #16 │ │ │ │ + @ instruction: 0xfbac004a │ │ │ │ + @ instruction: 0xfbaa004a │ │ │ │ + asrs r0, r3, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bls.n 3363f0 >::_M_default_append(unsigned int)@@Base+0xb385c> │ │ │ │ + bls.n 3363f8 >::_M_default_append(unsigned int)@@Base+0xb3864> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r6, #15 │ │ │ │ + asrs r0, r7, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r1, #15 │ │ │ │ + asrs r2, r2, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r6, #13 │ │ │ │ + asrs r4, r6, #13 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r0, #236 @ 0xec │ │ │ │ + movs r0, #240 @ 0xf0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bhi.n 336440 >::_M_default_append(unsigned int)@@Base+0xb38ac> │ │ │ │ + bhi.n 336448 >::_M_default_append(unsigned int)@@Base+0xb38b4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r0, #156 @ 0x9c │ │ │ │ + movs r0, #160 @ 0xa0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xfa02004a │ │ │ │ - asrs r6, r1, #10 │ │ │ │ + @ instruction: 0xfa06004a │ │ │ │ + asrs r2, r2, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r5, r7] │ │ │ │ + ldrh r6, [r5, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r4, #9 │ │ │ │ + asrs r6, r4, #9 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r5, r6] │ │ │ │ + ldrh r2, [r6, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -921735,15 +921736,15 @@ │ │ │ │ add r2, pc │ │ │ │ bl 525220 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r5, #0] │ │ │ │ strb r3, [r4, #0] │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ nop │ │ │ │ - bpl.n 336514 >::_M_default_append(unsigned int)@@Base+0xb3980> │ │ │ │ + bpl.n 33651c >::_M_default_append(unsigned int)@@Base+0xb3988> │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #392] @ (3366e8 >::_M_default_append(unsigned int)@@Base+0xb3b54>) │ │ │ │ @@ -921905,27 +921906,27 @@ │ │ │ │ b.n 3366c2 >::_M_default_append(unsigned int)@@Base+0xb3b2e> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r0, [r5, #36] @ 0x24 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xfbaa004d │ │ │ │ - strh.w r0, [lr, #74] @ 0x4a │ │ │ │ + @ instruction: 0xfbae004d │ │ │ │ + ldrh.w r0, [r2, #74] @ 0x4a │ │ │ │ strh r6, [r0, #34] @ 0x22 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - @ instruction: 0xfb58004d │ │ │ │ - @ instruction: 0xfae0004d │ │ │ │ - @ instruction: 0xf7e4004a │ │ │ │ - @ instruction: 0xfac4004d │ │ │ │ - @ instruction: 0xf7c8004a │ │ │ │ - @ instruction: 0xfaaa004d │ │ │ │ - @ instruction: 0xf7ac004a │ │ │ │ - @ instruction: 0xfa8c004d │ │ │ │ - @ instruction: 0xf78e004a │ │ │ │ + @ instruction: 0xfb5c004d │ │ │ │ + @ instruction: 0xfae4004d │ │ │ │ + @ instruction: 0xf7e8004a │ │ │ │ + @ instruction: 0xfac8004d │ │ │ │ + @ instruction: 0xf7cc004a │ │ │ │ + @ instruction: 0xfaae004d │ │ │ │ + @ instruction: 0xf7b0004a │ │ │ │ + @ instruction: 0xfa90004d │ │ │ │ + @ instruction: 0xf792004a │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [pc, #148] @ (3367c4 >::_M_default_append(unsigned int)@@Base+0xb3c30>) │ │ │ │ mov r7, r1 │ │ │ │ ldr r3, [pc, #148] @ (3367c8 >::_M_default_append(unsigned int)@@Base+0xb3c34>) │ │ │ │ @@ -921990,20 +921991,20 @@ │ │ │ │ bne.n 3367a2 >::_M_default_append(unsigned int)@@Base+0xb3c0e> │ │ │ │ b.n 33676c >::_M_default_append(unsigned int)@@Base+0xb3bd8> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ strh r6, [r2, #22] │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xfa4e004d │ │ │ │ - ldr??.w r0, [lr, #77] @ 0x4d │ │ │ │ - @ instruction: 0xf702004a │ │ │ │ + @ instruction: 0xfa52004d │ │ │ │ + @ instruction: 0xfa02004d │ │ │ │ + @ instruction: 0xf706004a │ │ │ │ strh r4, [r3, #20] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - @ instruction: 0xb7ba │ │ │ │ + @ instruction: 0xb7be │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r0, [sp, #176] @ 0xb0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -922073,20 +922074,20 @@ │ │ │ │ b.n 336832 >::_M_default_append(unsigned int)@@Base+0xb3c9e> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r2, [r2, #16] │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr??.w r0, [lr, sp] │ │ │ │ - ldrsh.w r0, [r8, sp] │ │ │ │ - @ instruction: 0xf63c004a │ │ │ │ + vst1.8 {d0[2]}, [r2]! │ │ │ │ + ldrsh.w r0, [ip, sp] │ │ │ │ + movw r0, #2122 @ 0x84a │ │ │ │ strh r6, [r2, #14] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - @ instruction: 0xb6f4 │ │ │ │ + @ instruction: 0xb6f8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ str r7, [sp, #408] @ 0x198 │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -922254,48 +922255,48 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ strh r0, [r0, #36] @ 0x24 │ │ │ │ asrs r6, r5 │ │ │ │ - vld4.16 {d0-d3}, [lr]! │ │ │ │ + ldrsh.w r0, [r2, sp] │ │ │ │ strh r2, [r0, #10] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - str??.w r0, [r6, #77] @ 0x4d │ │ │ │ + str??.w r0, [sl, #77] @ 0x4d │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsb.w r0, [r0, sp] │ │ │ │ - str??.w r0, [r6, sp] │ │ │ │ - sbc.w r0, sl, #13238272 @ 0xca0000 │ │ │ │ - str.w r0, [lr, sp] │ │ │ │ - adcs.w r0, r2, #13238272 @ 0xca0000 │ │ │ │ + ldrsb.w r0, [r4, sp] │ │ │ │ + str??.w r0, [sl, sp] │ │ │ │ + sbc.w r0, lr, #13238272 @ 0xca0000 │ │ │ │ + ldr.w r0, [r2, sp] │ │ │ │ + adcs.w r0, r6, #13238272 @ 0xca0000 │ │ │ │ strh r4, [r5, #6] │ │ │ │ lsls r6, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - strb.w r0, [r8, sp] │ │ │ │ - add.w r0, ip, #13238272 @ 0xca0000 │ │ │ │ + strb.w r0, [ip, sp] │ │ │ │ + adds.w r0, r0, #13238272 @ 0xca0000 │ │ │ │ strh r3, [r2, r2] │ │ │ │ movs r0, r0 │ │ │ │ - ldr??.w r0, [r6, sp] │ │ │ │ - strb.w r0, [r8, sp] │ │ │ │ - @ instruction: 0xf7be004d │ │ │ │ - @ instruction: 0xf4c2004a │ │ │ │ - @ instruction: 0xf7a4004d │ │ │ │ - @ instruction: 0xf4a8004a │ │ │ │ - strb.w r0, [r8, #77] @ 0x4d │ │ │ │ - ldr??.w r0, [r2, #77] @ 0x4d │ │ │ │ - ldr r3, [sp, #976] @ 0x3d0 │ │ │ │ + ldr??.w r0, [sl, sp] │ │ │ │ + strb.w r0, [ip, sp] │ │ │ │ + @ instruction: 0xf7c2004d │ │ │ │ + @ instruction: 0xf4c6004a │ │ │ │ + @ instruction: 0xf7a8004d │ │ │ │ + @ instruction: 0xf4ac004a │ │ │ │ + strb.w r0, [ip, #77] @ 0x4d │ │ │ │ + ldr??.w r0, [r6, #77] @ 0x4d │ │ │ │ + ldr r3, [sp, #992] @ 0x3e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str??.w r0, [r8, #77] @ 0x4d │ │ │ │ - vld4.16 {d0-d3}, [r8]! │ │ │ │ - @ instruction: 0xf73c004d │ │ │ │ - orr.w r0, r0, #13238272 @ 0xca0000 │ │ │ │ - @ instruction: 0xf722004d │ │ │ │ - bic.w r0, r6, #13238272 @ 0xca0000 │ │ │ │ + str??.w r0, [ip, #77] @ 0x4d │ │ │ │ + vld4.16 {d0-d3}, [ip]! │ │ │ │ + @ instruction: 0xf740004d │ │ │ │ + orr.w r0, r4, #13238272 @ 0xca0000 │ │ │ │ + @ instruction: 0xf726004d │ │ │ │ + bic.w r0, sl, #13238272 @ 0xca0000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3264] @ 0xcc0 │ │ │ │ sub.w sp, sp, #788 @ 0x314 │ │ │ │ mov r5, r2 │ │ │ │ @@ -923021,99 +923022,99 @@ │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r0, [r7, #27] │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldrb r0, [r5, #27] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r4, {r2, r3, r4, r5, r6} │ │ │ │ + ldmia r4!, {r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb.w r0, [r8, sp] │ │ │ │ - rsbs r0, lr, #13434880 @ 0xcd0000 │ │ │ │ - @ instruction: 0xf2e0004a │ │ │ │ + ldrb.w r0, [ip, sp] │ │ │ │ + @ instruction: 0xf5e2004d │ │ │ │ + @ instruction: 0xf2e4004a │ │ │ │ ldrb r6, [r6, #25] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r3!, {r2, r4, r5, r7} │ │ │ │ + ldmia r3, {r3, r4, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r4, 337308 >::_M_default_append(unsigned int)@@Base+0xb4774> │ │ │ │ + cbz r0, 33730a >::_M_default_append(unsigned int)@@Base+0xb4776> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf53e004d │ │ │ │ - @ instruction: 0xf4b6004d │ │ │ │ - subs.w r0, r8, #74 @ 0x4a │ │ │ │ - eors.w r0, sl, #13434880 @ 0xcd0000 │ │ │ │ - @ instruction: 0xf19c004a │ │ │ │ - @ instruction: 0xf666004d │ │ │ │ - sub sp, #240 @ 0xf0 │ │ │ │ + adc.w r0, r2, #13434880 @ 0xcd0000 │ │ │ │ + @ instruction: 0xf4ba004d │ │ │ │ + subs.w r0, ip, #74 @ 0x4a │ │ │ │ + eors.w r0, lr, #13434880 @ 0xcd0000 │ │ │ │ + sub.w r0, r0, #74 @ 0x4a │ │ │ │ + @ instruction: 0xf66a004d │ │ │ │ + sub sp, #256 @ 0x100 │ │ │ │ lsls r7, r1, #1 │ │ │ │ lsrs r4, r7, #28 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf2b2004d │ │ │ │ - vext.8 q0, q2, q5, #0 │ │ │ │ - ldrsh r4, [r5, r3] │ │ │ │ + @ instruction: 0xf2b6004d │ │ │ │ + vext.8 q0, q4, q5, #0 │ │ │ │ + ldrsh r0, [r6, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf25c004d │ │ │ │ - bic.w r0, ip, #13434880 @ 0xcd0000 │ │ │ │ - ldmia r3!, {r2, r4, r7} │ │ │ │ + @ instruction: 0xf260004d │ │ │ │ + bics.w r0, r0, #13434880 @ 0xcd0000 │ │ │ │ + ldmia r3, {r3, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r4, #8 │ │ │ │ + lsls r2, r5, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r3, {r2, r3, r4} │ │ │ │ + ldmia r3!, {r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - uxth r6, r3 │ │ │ │ + uxth r2, r4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r2, #19 │ │ │ │ + lsls r4, r2, #19 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r7, #18 │ │ │ │ + lsls r2, r0, #19 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #760 @ 0x2f8 │ │ │ │ + add r6, sp, #776 @ 0x308 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r7, #16 │ │ │ │ + lsls r0, r0, #17 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf256004d │ │ │ │ - strb r0, [r3, r3] │ │ │ │ + @ instruction: 0xf25a004d │ │ │ │ + strb r4, [r3, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r1, r2] │ │ │ │ + ldrb r2, [r2, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r5, #32 │ │ │ │ + asrs r2, r6, #32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r4, r1] │ │ │ │ + ldrb r2, [r5, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - addw r0, r2, #77 @ 0x4d │ │ │ │ - vmla.i16 d0, d2, d5[1] │ │ │ │ - ldc 0, cr0, [r6], {74} @ 0x4a │ │ │ │ - sub.w r0, r4, #77 @ 0x4d │ │ │ │ - vhadd.s32 q8, q2, │ │ │ │ - stcl 0, cr0, [r8], #-296 @ 0xfffffed8 │ │ │ │ - vmla.i q8, q5, d11[0] │ │ │ │ - strh r0, [r2, r7] │ │ │ │ + addw r0, r6, #77 @ 0x4d │ │ │ │ + vmla.i16 d0, d6, d5[1] │ │ │ │ + ldc 0, cr0, [sl], {74} @ 0x4a │ │ │ │ + sub.w r0, r8, #77 @ 0x4d │ │ │ │ + vhadd.s32 q8, q4, │ │ │ │ + stcl 0, cr0, [ip], #-296 @ 0xfffffed8 │ │ │ │ + vmla.i q8, q7, d11[0] │ │ │ │ + strh r4, [r2, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sbc.w r0, r6, #77 @ 0x4d │ │ │ │ - @ instruction: 0xf12c004d │ │ │ │ - vhadd.s16 q0, q4, │ │ │ │ - ldc 0, cr0, [ip], {74} @ 0x4a │ │ │ │ - cdp 0, 15, cr0, cr12, cr13, {2} │ │ │ │ - @ instruction: 0xebfe004a │ │ │ │ - cdp 0, 13, cr0, cr14, cr13, {2} │ │ │ │ - @ instruction: 0xebe0004a │ │ │ │ + sbc.w r0, sl, #77 @ 0x4d │ │ │ │ + @ instruction: 0xf130004d │ │ │ │ + vhadd.s16 q0, q6, │ │ │ │ + stc 0, cr0, [r0], #-296 @ 0xfffffed8 │ │ │ │ + vhadd.s8 q0, q0, │ │ │ │ + stc 0, cr0, [r2], {74} @ 0x4a │ │ │ │ + cdp 0, 14, cr0, cr2, cr13, {2} │ │ │ │ + @ instruction: 0xebe4004a │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #32] @ (33738c >::_M_default_append(unsigned int)@@Base+0xb47f8>) │ │ │ │ movw r1, #1043 @ 0x413 │ │ │ │ mov r8, r5 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #20] @ (337390 >::_M_default_append(unsigned int)@@Base+0xb47fc>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 336cb6 >::_M_default_append(unsigned int)@@Base+0xb4122> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - stcl 0, cr0, [r6, #308]! @ 0x134 │ │ │ │ - @ instruction: 0xeaea004a │ │ │ │ + stcl 0, cr0, [sl, #308]! @ 0x134 │ │ │ │ + @ instruction: 0xeaee004a │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3352] @ 0xd18 │ │ │ │ sub.w sp, sp, #700 @ 0x2bc │ │ │ │ mov r4, r2 │ │ │ │ @@ -923430,41 +923431,41 @@ │ │ │ │ b.n 3375be >::_M_default_append(unsigned int)@@Base+0xb4a2a> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strb r2, [r1, #25] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r3!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vhadd.s q8, q0, │ │ │ │ - ldc 0, cr0, [r8, #-308]! @ 0xfffffecc │ │ │ │ - bics.w r0, ip, sl, lsl #1 │ │ │ │ + vhadd.s q8, q2, │ │ │ │ + ldc 0, cr0, [ip, #-308]! @ 0xfffffecc │ │ │ │ + orr.w r0, r0, sl, lsl #1 │ │ │ │ strb r6, [r2, #23] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r3!, {r1, r3, r6} │ │ │ │ + stmia r3!, {r1, r2, r3, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vhadd.s16 q0, q6, │ │ │ │ - stmia r6!, {r1, r3, r4, r7} │ │ │ │ + vhadd.s32 q0, q0, │ │ │ │ + stmia r6!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r1, #166 @ 0xa6 │ │ │ │ + subs r1, #170 @ 0xaa │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stcl 0, cr0, [ip, #308] @ 0x134 │ │ │ │ - sbcs.w r0, r0, sp, lsl #1 │ │ │ │ - ldrd r0, r0, [r4], #-296 @ 0x128 │ │ │ │ - stcl 0, cr0, [sl, #-308]! @ 0xfffffecc │ │ │ │ - stmia r1!, {r1, r2, r3, r7} │ │ │ │ + ldcl 0, cr0, [r0, #308] @ 0x134 │ │ │ │ + sbcs.w r0, r4, sp, lsl #1 │ │ │ │ + ldrd r0, r0, [r8], #-296 @ 0x128 │ │ │ │ + stcl 0, cr0, [lr, #-308]! @ 0xfffffecc │ │ │ │ + stmia r1!, {r1, r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r4!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r5, r7} │ │ │ │ + stmia r4!, {r1, r3, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r4!, {r2, r4, r7} │ │ │ │ + stmia r4!, {r3, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldc 0, cr0, [r0], {77} @ 0x4d │ │ │ │ + ldc 0, cr0, [r4], {77} @ 0x4d │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r5, [pc, #832] @ (337ab0 >::_M_default_append(unsigned int)@@Base+0xb4f1c>) │ │ │ │ mov r4, r0 │ │ │ │ @@ -923773,55 +923774,55 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 337a6c >::_M_default_append(unsigned int)@@Base+0xb4ed8> │ │ │ │ nop │ │ │ │ strb r0, [r3, #10] │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xeb9e004d │ │ │ │ - @ instruction: 0xeb96004d │ │ │ │ - adcs.w r0, r6, sp, lsl #1 │ │ │ │ - adc.w r0, sl, sp, lsl #1 │ │ │ │ - @ instruction: 0xe8d0004d │ │ │ │ - b.n 337678 >::_M_default_append(unsigned int)@@Base+0xb4ae4> │ │ │ │ + sub.w r0, r2, sp, lsl #1 │ │ │ │ + @ instruction: 0xeb9a004d │ │ │ │ + adcs.w r0, sl, sp, lsl #1 │ │ │ │ + adc.w r0, lr, sp, lsl #1 │ │ │ │ + @ instruction: 0xe8d4004d │ │ │ │ + b.n 337680 >::_M_default_append(unsigned int)@@Base+0xb4aec> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xe8c6004d │ │ │ │ - orn r0, lr, sp, lsl #1 │ │ │ │ - mov ip, r6 │ │ │ │ + @ instruction: 0xe8ca004d │ │ │ │ + orns r0, r2, sp, lsl #1 │ │ │ │ + mov r8, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xe80c004d │ │ │ │ + @ instruction: 0xe810004d │ │ │ │ strb r0, [r0, #2] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - mov r4, sl │ │ │ │ + mov r0, fp │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mov r6, r9 │ │ │ │ + mov r2, sl │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 337a1c >::_M_default_append(unsigned int)@@Base+0xb4e88> │ │ │ │ + b.n 337a24 >::_M_default_append(unsigned int)@@Base+0xb4e90> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 337428 >::_M_default_append(unsigned int)@@Base+0xb4894> │ │ │ │ + b.n 337430 >::_M_default_append(unsigned int)@@Base+0xb489c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3379e8 >::_M_default_append(unsigned int)@@Base+0xb4e54> │ │ │ │ + b.n 3379f0 >::_M_default_append(unsigned int)@@Base+0xb4e5c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3373f4 >::_M_default_append(unsigned int)@@Base+0xb4860> │ │ │ │ + b.n 3373fc >::_M_default_append(unsigned int)@@Base+0xb4868> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 337938 >::_M_default_append(unsigned int)@@Base+0xb4da4> │ │ │ │ + b.n 337940 >::_M_default_append(unsigned int)@@Base+0xb4dac> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 337344 >::_M_default_append(unsigned int)@@Base+0xb47b0> │ │ │ │ + b.n 33734c >::_M_default_append(unsigned int)@@Base+0xb47b8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 337908 >::_M_default_append(unsigned int)@@Base+0xb4d74> │ │ │ │ + b.n 337910 >::_M_default_append(unsigned int)@@Base+0xb4d7c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 337310 >::_M_default_append(unsigned int)@@Base+0xb477c> │ │ │ │ + b.n 337318 >::_M_default_append(unsigned int)@@Base+0xb4784> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3378d0 >::_M_default_append(unsigned int)@@Base+0xb4d3c> │ │ │ │ + b.n 3378d8 >::_M_default_append(unsigned int)@@Base+0xb4d44> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3382d8 >::_M_default_append(unsigned int)@@Base+0xb5744> │ │ │ │ + b.n 3382e0 >::_M_default_append(unsigned int)@@Base+0xb574c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 337898 >::_M_default_append(unsigned int)@@Base+0xb4d04> │ │ │ │ + b.n 3378a0 >::_M_default_append(unsigned int)@@Base+0xb4d0c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3382a0 >::_M_default_append(unsigned int)@@Base+0xb570c> │ │ │ │ + b.n 3382a8 >::_M_default_append(unsigned int)@@Base+0xb5714> │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3376] @ 0xd30 │ │ │ │ sub.w sp, sp, #684 @ 0x2ac │ │ │ │ mov r5, r3 │ │ │ │ @@ -924486,111 +924487,111 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 338218 >::_M_default_append(unsigned int)@@Base+0xb5684> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldr r4, [r1, #108] @ 0x6c │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xe82a004d │ │ │ │ + @ instruction: 0xe82e004d │ │ │ │ ldr r0, [r0, #100] @ 0x64 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - it cs │ │ │ │ + ite cs │ │ │ │ lslcs r2, r1, #1 │ │ │ │ - mvns r6, r7 │ │ │ │ + addcc r2, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 337cf8 >::_M_default_append(unsigned int)@@Base+0xb5164> │ │ │ │ + b.n 337d00 >::_M_default_append(unsigned int)@@Base+0xb516c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3380ac >::_M_default_append(unsigned int)@@Base+0xb5518> │ │ │ │ + b.n 3380b4 >::_M_default_append(unsigned int)@@Base+0xb5520> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - hlt 0x0034 │ │ │ │ + hlt 0x0038 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmn r0, r6 │ │ │ │ + cmn r4, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmn r0, r3 │ │ │ │ + cmn r4, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r2, r2] │ │ │ │ + str r0, [r3, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 337f54 >::_M_default_append(unsigned int)@@Base+0xb53c0> │ │ │ │ + b.n 337f5c >::_M_default_append(unsigned int)@@Base+0xb53c8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - negs r0, r7 │ │ │ │ + negs r4, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - rors r4, r0 │ │ │ │ + rors r0, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 337d7c >::_M_default_append(unsigned int)@@Base+0xb51e8> │ │ │ │ + b.n 337d84 >::_M_default_append(unsigned int)@@Base+0xb51f0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbnz r0, 338292 >::_M_default_append(unsigned int)@@Base+0xb56fe> │ │ │ │ + cbnz r4, 338292 >::_M_default_append(unsigned int)@@Base+0xb56fe> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r1, r3, r7} │ │ │ │ + pop {r1, r2, r3, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 337c50 >::_M_default_append(unsigned int)@@Base+0xb50bc> │ │ │ │ + b.n 337c58 >::_M_default_append(unsigned int)@@Base+0xb50c4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 33874c >::_M_default_append(unsigned int)@@Base+0xb5bb8> │ │ │ │ + b.n 338754 >::_M_default_append(unsigned int)@@Base+0xb5bc0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb87a │ │ │ │ + @ instruction: 0xb87e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbnz r4, 338302 >::_M_default_append(unsigned int)@@Base+0xb576e> │ │ │ │ + cbnz r0, 338304 >::_M_default_append(unsigned int)@@Base+0xb5770> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r6, 3382fe >::_M_default_append(unsigned int)@@Base+0xb576a> │ │ │ │ + cbnz r2, 338300 >::_M_default_append(unsigned int)@@Base+0xb576c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - eors r4, r2 │ │ │ │ + eors r0, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 337adc >::_M_default_append(unsigned int)@@Base+0xb4f48> │ │ │ │ + b.n 337ae4 >::_M_default_append(unsigned int)@@Base+0xb4f50> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adc.w r0, r0, #13303808 @ 0xcb0000 │ │ │ │ - b.n 338590 >::_M_default_append(unsigned int)@@Base+0xb59fc> │ │ │ │ + adc.w r0, r4, #13303808 @ 0xcb0000 │ │ │ │ + b.n 338598 >::_M_default_append(unsigned int)@@Base+0xb5a04> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - udf #120 @ 0x78 │ │ │ │ + udf #124 @ 0x7c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 338a6c >::_M_default_append(unsigned int)@@Base+0xb5ed8> │ │ │ │ + b.n 338a74 >::_M_default_append(unsigned int)@@Base+0xb5ee0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - revsh r2, r0 │ │ │ │ + revsh r6, r0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #400] @ (338448 >::_M_default_append(unsigned int)@@Base+0xb58b4>) │ │ │ │ + ldr r5, [pc, #416] @ (338458 >::_M_default_append(unsigned int)@@Base+0xb58c4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r7, #138 @ 0x8a │ │ │ │ + subs r7, #142 @ 0x8e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 338988 >::_M_default_append(unsigned int)@@Base+0xb5df4> │ │ │ │ + b.n 338990 >::_M_default_append(unsigned int)@@Base+0xb5dfc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3388c4 >::_M_default_append(unsigned int)@@Base+0xb5d30> │ │ │ │ + b.n 3388cc >::_M_default_append(unsigned int)@@Base+0xb5d38> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - rev r0, r5 │ │ │ │ + rev r4, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [pc, #808] @ (3385f4 >::_M_default_append(unsigned int)@@Base+0xb5a60>) │ │ │ │ + ldr r4, [pc, #824] @ (338604 >::_M_default_append(unsigned int)@@Base+0xb5a70>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 338354 >::_M_default_append(unsigned int)@@Base+0xb57c0> │ │ │ │ + b.n 33835c >::_M_default_append(unsigned int)@@Base+0xb57c8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 338360 >::_M_default_append(unsigned int)@@Base+0xb57cc> │ │ │ │ + ble.n 338368 >::_M_default_append(unsigned int)@@Base+0xb57d4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [pc, #656] @ (338568 >::_M_default_append(unsigned int)@@Base+0xb59d4>) │ │ │ │ + ldr r4, [pc, #672] @ (338578 >::_M_default_append(unsigned int)@@Base+0xb59e4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cpsid ai │ │ │ │ + @ instruction: 0xb67a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbnz r6, 33830c >::_M_default_append(unsigned int)@@Base+0xb5778> │ │ │ │ + cbnz r2, 33830e >::_M_default_append(unsigned int)@@Base+0xb577a> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r6, 33830a >::_M_default_append(unsigned int)@@Base+0xb5776> │ │ │ │ + cbnz r2, 33830c >::_M_default_append(unsigned int)@@Base+0xb5778> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb62a │ │ │ │ + @ instruction: 0xb62e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbnz r6, 338306 >::_M_default_append(unsigned int)@@Base+0xb5772> │ │ │ │ + cbnz r2, 338308 >::_M_default_append(unsigned int)@@Base+0xb5774> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, #72 @ 0x48 │ │ │ │ + subs r6, #76 @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #64 @ 0x40 │ │ │ │ + subs r6, #68 @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r2, r5, r6, r7, lr} │ │ │ │ + push {r3, r5, r6, r7, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbnz r0, 338306 >::_M_default_append(unsigned int)@@Base+0xb5772> │ │ │ │ + cbnz r4, 338306 >::_M_default_append(unsigned int)@@Base+0xb5772> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - svc 84 @ 0x54 │ │ │ │ + svc 88 @ 0x58 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bgt.n 3383b0 >::_M_default_append(unsigned int)@@Base+0xb581c> │ │ │ │ + bgt.n 3383b8 >::_M_default_append(unsigned int)@@Base+0xb5824> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - svc 54 @ 0x36 │ │ │ │ + svc 58 @ 0x3a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bgt.n 33837c >::_M_default_append(unsigned int)@@Base+0xb57e8> │ │ │ │ + bgt.n 338384 >::_M_default_append(unsigned int)@@Base+0xb57f0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3376] @ 0xd30 │ │ │ │ sub.w sp, sp, #684 @ 0x2ac │ │ │ │ mov r4, r2 │ │ │ │ @@ -924831,47 +924832,47 @@ │ │ │ │ add r2, pc │ │ │ │ b.n 338486 >::_M_default_append(unsigned int)@@Base+0xb58f2> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ str r2, [r4, #108] @ 0x6c │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - push {r2, r3, r5, r6} │ │ │ │ + push {r4, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ble.n 33855c >::_M_default_append(unsigned int)@@Base+0xb59c8> │ │ │ │ + ble.n 338564 >::_M_default_append(unsigned int)@@Base+0xb59d0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bge.n 338568 >::_M_default_append(unsigned int)@@Base+0xb59d4> │ │ │ │ + bge.n 338570 >::_M_default_append(unsigned int)@@Base+0xb59dc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ str r4, [r0, #104] @ 0x68 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - b.n 338660 >::_M_default_append(unsigned int)@@Base+0xb5acc> │ │ │ │ + b.n 338668 >::_M_default_append(unsigned int)@@Base+0xb5ad4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb73c │ │ │ │ + @ instruction: 0xb740 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 338604 >::_M_default_append(unsigned int)@@Base+0xb5a70> │ │ │ │ + b.n 33860c >::_M_default_append(unsigned int)@@Base+0xb5a78> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3385f8 >::_M_default_append(unsigned int)@@Base+0xb5a64> │ │ │ │ + b.n 338600 >::_M_default_append(unsigned int)@@Base+0xb5a6c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb698 │ │ │ │ + @ instruction: 0xb69c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - svc 252 @ 0xfc │ │ │ │ + b.n 3385b0 >::_M_default_append(unsigned int)@@Base+0xb5a1c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #46 @ 0x2e │ │ │ │ + subs r2, #50 @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 338320 >::_M_default_append(unsigned int)@@Base+0xb578c> │ │ │ │ + b.n 338328 >::_M_default_append(unsigned int)@@Base+0xb5794> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r1, r2, r5, r6, r7, lr} │ │ │ │ + push {r1, r3, r5, r6, r7, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bgt.n 3385e4 >::_M_default_append(unsigned int)@@Base+0xb5a50> │ │ │ │ + bgt.n 3385ec >::_M_default_append(unsigned int)@@Base+0xb5a58> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 3385f0 >::_M_default_append(unsigned int)@@Base+0xb5a5c> │ │ │ │ + bls.n 3385f8 >::_M_default_append(unsigned int)@@Base+0xb5a64> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r4, r5, r7, lr} │ │ │ │ + push {r1, r2, r4, r5, r7, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r2, r5, r7, lr} │ │ │ │ + push {r3, r5, r7, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #32 │ │ │ │ ldr r1, [pc, #400] @ (338770 >::_M_default_append(unsigned int)@@Base+0xb5bdc>) │ │ │ │ @@ -925028,66 +925029,66 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ strh r0, [r0, #36] @ 0x24 │ │ │ │ asrs r6, r5 │ │ │ │ - bgt.n 338790 >::_M_default_append(unsigned int)@@Base+0xb5bfc> │ │ │ │ + bgt.n 338798 >::_M_default_append(unsigned int)@@Base+0xb5c04> │ │ │ │ lsls r5, r1, #1 │ │ │ │ str r2, [r4, #64] @ 0x40 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - blt.n 338708 >::_M_default_append(unsigned int)@@Base+0xb5b74> │ │ │ │ + blt.n 338710 >::_M_default_append(unsigned int)@@Base+0xb5b7c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - blt.n 338764 >::_M_default_append(unsigned int)@@Base+0xb5bd0> │ │ │ │ + blt.n 33876c >::_M_default_append(unsigned int)@@Base+0xb5bd8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - blt.n 338814 >::_M_default_append(unsigned int)@@Base+0xb5c80> │ │ │ │ + blt.n 33881c >::_M_default_append(unsigned int)@@Base+0xb5c88> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 338820 >::_M_default_append(unsigned int)@@Base+0xb5c8c> │ │ │ │ + bhi.n 338828 >::_M_default_append(unsigned int)@@Base+0xb5c94> │ │ │ │ lsls r2, r1, #1 │ │ │ │ str r4, [r4, #60] @ 0x3c │ │ │ │ lsls r6, r2, #1 │ │ │ │ b.n 338c5a >::_M_default_append(unsigned int)@@Base+0xb60c6> │ │ │ │ - vtbl.8 d29, {d15-d18}, d0 │ │ │ │ + vtbl.8 d29, {d15-d18}, d4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 3387a4 >::_M_default_append(unsigned int)@@Base+0xb5c10> │ │ │ │ + bhi.n 3387ac >::_M_default_append(unsigned int)@@Base+0xb5c18> │ │ │ │ lsls r2, r1, #1 │ │ │ │ adds r5, #139 @ 0x8b │ │ │ │ movs r0, r0 │ │ │ │ - blt.n 338880 >::_M_default_append(unsigned int)@@Base+0xb5cec> │ │ │ │ + blt.n 338888 >::_M_default_append(unsigned int)@@Base+0xb5cf4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - blt.n 3387a8 >::_M_default_append(unsigned int)@@Base+0xb5c14> │ │ │ │ + blt.n 3387b0 >::_M_default_append(unsigned int)@@Base+0xb5c1c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bge.n 338718 >::_M_default_append(unsigned int)@@Base+0xb5b84> │ │ │ │ + bge.n 338720 >::_M_default_append(unsigned int)@@Base+0xb5b8c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 338724 >::_M_default_append(unsigned int)@@Base+0xb5b90> │ │ │ │ + bvc.n 33872c >::_M_default_append(unsigned int)@@Base+0xb5b98> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bge.n 3386ec >::_M_default_append(unsigned int)@@Base+0xb5b58> │ │ │ │ + bge.n 3386f4 >::_M_default_append(unsigned int)@@Base+0xb5b60> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 3386f8 >::_M_default_append(unsigned int)@@Base+0xb5b64> │ │ │ │ + bvc.n 338700 >::_M_default_append(unsigned int)@@Base+0xb5b6c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - blt.n 3386bc >::_M_default_append(unsigned int)@@Base+0xb5b28> │ │ │ │ + blt.n 3386c4 >::_M_default_append(unsigned int)@@Base+0xb5b30> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - blt.n 338794 >::_M_default_append(unsigned int)@@Base+0xb5c00> │ │ │ │ + blt.n 33879c >::_M_default_append(unsigned int)@@Base+0xb5c08> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r5, #27] │ │ │ │ + ldrb r0, [r6, #27] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 338788 >::_M_default_append(unsigned int)@@Base+0xb5bf4> │ │ │ │ + blt.n 338790 >::_M_default_append(unsigned int)@@Base+0xb5bfc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bgt.n 33880c >::_M_default_append(unsigned int)@@Base+0xb5c78> │ │ │ │ + bgt.n 338814 >::_M_default_append(unsigned int)@@Base+0xb5c80> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bge.n 338838 >::_M_default_append(unsigned int)@@Base+0xb5ca4> │ │ │ │ + bge.n 338840 >::_M_default_append(unsigned int)@@Base+0xb5cac> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 338844 >::_M_default_append(unsigned int)@@Base+0xb5cb0> │ │ │ │ + bvc.n 33884c >::_M_default_append(unsigned int)@@Base+0xb5cb8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bge.n 33880c >::_M_default_append(unsigned int)@@Base+0xb5c78> │ │ │ │ + bge.n 338814 >::_M_default_append(unsigned int)@@Base+0xb5c80> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 338818 >::_M_default_append(unsigned int)@@Base+0xb5c84> │ │ │ │ + bvc.n 338820 >::_M_default_append(unsigned int)@@Base+0xb5c8c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2544] @ 0x9f0 │ │ │ │ subw sp, sp, #1484 @ 0x5cc │ │ │ │ @@ -926270,188 +926271,188 @@ │ │ │ │ bl 525220 │ │ │ │ b.n 339436 >::_M_default_append(unsigned int)@@Base+0xb68a2> │ │ │ │ nop │ │ │ │ str r6, [r7, #28] │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bls.n 339604 >::_M_default_append(unsigned int)@@Base+0xb6a70> │ │ │ │ + bls.n 33960c >::_M_default_append(unsigned int)@@Base+0xb6a78> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 339528 >::_M_default_append(unsigned int)@@Base+0xb6994> │ │ │ │ + ble.n 339530 >::_M_default_append(unsigned int)@@Base+0xb699c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ strb r4, [r3, #29] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bgt.n 3395d4 >::_M_default_append(unsigned int)@@Base+0xb6a40> │ │ │ │ + bgt.n 3395dc >::_M_default_append(unsigned int)@@Base+0xb6a48> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 3395cc >::_M_default_append(unsigned int)@@Base+0xb6a38> │ │ │ │ + ble.n 3395d4 >::_M_default_append(unsigned int)@@Base+0xb6a40> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 33944c >::_M_default_append(unsigned int)@@Base+0xb68b8> │ │ │ │ + bhi.n 339454 >::_M_default_append(unsigned int)@@Base+0xb68c0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - udf #36 @ 0x24 │ │ │ │ + udf #40 @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 339630 >::_M_default_append(unsigned int)@@Base+0xb6a9c> │ │ │ │ + ble.n 339438 >::_M_default_append(unsigned int)@@Base+0xb68a4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ strb r0, [r4, #26] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - b.n 339744 >::_M_default_append(unsigned int)@@Base+0xb6bb0> │ │ │ │ + b.n 33974c >::_M_default_append(unsigned int)@@Base+0xb6bb8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 33973c >::_M_default_append(unsigned int)@@Base+0xb6ba8> │ │ │ │ + b.n 339744 >::_M_default_append(unsigned int)@@Base+0xb6bb0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xface004a │ │ │ │ - ble.n 33950c >::_M_default_append(unsigned int)@@Base+0xb6978> │ │ │ │ + @ instruction: 0xfad2004a │ │ │ │ + ble.n 339514 >::_M_default_append(unsigned int)@@Base+0xb6980> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r3!, {r1, r7} │ │ │ │ - lsls r5, r1, #1 │ │ │ │ - ble.n 339634 >::_M_default_append(unsigned int)@@Base+0xb6aa0> │ │ │ │ + ldmia r3!, {r1, r2, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ ble.n 33963c >::_M_default_append(unsigned int)@@Base+0xb6aa8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 33964c >::_M_default_append(unsigned int)@@Base+0xb6ab8> │ │ │ │ - lsls r5, r1, #1 │ │ │ │ ble.n 339644 >::_M_default_append(unsigned int)@@Base+0xb6ab0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 3394c8 >::_M_default_append(unsigned int)@@Base+0xb6934> │ │ │ │ + ble.n 339654 >::_M_default_append(unsigned int)@@Base+0xb6ac0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 3394e4 >::_M_default_append(unsigned int)@@Base+0xb6950> │ │ │ │ + ble.n 33964c >::_M_default_append(unsigned int)@@Base+0xb6ab8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 3394e0 >::_M_default_append(unsigned int)@@Base+0xb694c> │ │ │ │ + ble.n 3394d0 >::_M_default_append(unsigned int)@@Base+0xb693c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 3394e0 >::_M_default_append(unsigned int)@@Base+0xb694c> │ │ │ │ + ble.n 3394ec >::_M_default_append(unsigned int)@@Base+0xb6958> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r7, sp, #272 @ 0x110 │ │ │ │ + ble.n 3394e8 >::_M_default_append(unsigned int)@@Base+0xb6954> │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + ble.n 3394e8 >::_M_default_append(unsigned int)@@Base+0xb6954> │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + add r7, sp, #288 @ 0x120 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ble.n 3395c8 >::_M_default_append(unsigned int)@@Base+0xb6a34> │ │ │ │ + ble.n 3395d0 >::_M_default_append(unsigned int)@@Base+0xb6a3c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, sp, #752 @ 0x2f0 │ │ │ │ + add r6, sp, #768 @ 0x300 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bmi.n 339538 >::_M_default_append(unsigned int)@@Base+0xb69a4> │ │ │ │ + bmi.n 339540 >::_M_default_append(unsigned int)@@Base+0xb69ac> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bne.n 339550 >::_M_default_append(unsigned int)@@Base+0xb69bc> │ │ │ │ + bne.n 339558 >::_M_default_append(unsigned int)@@Base+0xb69c4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldrb r6, [r3, r5] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r6} │ │ │ │ + ldmia r1, {r1, r3, r4, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bmi.n 339614 >::_M_default_append(unsigned int)@@Base+0xb6a80> │ │ │ │ + bmi.n 33961c >::_M_default_append(unsigned int)@@Base+0xb6a88> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bne.n 33961c >::_M_default_append(unsigned int)@@Base+0xb6a88> │ │ │ │ + bne.n 339624 >::_M_default_append(unsigned int)@@Base+0xb6a90> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bmi.n 3395d4 >::_M_default_append(unsigned int)@@Base+0xb6a40> │ │ │ │ + bmi.n 3395dc >::_M_default_append(unsigned int)@@Base+0xb6a48> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bne.n 3395ec >::_M_default_append(unsigned int)@@Base+0xb6a58> │ │ │ │ + bne.n 3395f4 >::_M_default_append(unsigned int)@@Base+0xb6a60> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcc.n 339584 >::_M_default_append(unsigned int)@@Base+0xb69f0> │ │ │ │ + bcc.n 33958c >::_M_default_append(unsigned int)@@Base+0xb69f8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - beq.n 33958c >::_M_default_append(unsigned int)@@Base+0xb69f8> │ │ │ │ + beq.n 339594 >::_M_default_append(unsigned int)@@Base+0xb6a00> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, #100 @ 0x64 │ │ │ │ + subs r4, #104 @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 3395c0 >::_M_default_append(unsigned int)@@Base+0xb6a2c> │ │ │ │ + bvc.n 3395c8 >::_M_default_append(unsigned int)@@Base+0xb6a34> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r5, sp, #400 @ 0x190 │ │ │ │ + add r5, sp, #416 @ 0x1a0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - blt.n 3394cc >::_M_default_append(unsigned int)@@Base+0xb6938> │ │ │ │ + blt.n 3394d4 >::_M_default_append(unsigned int)@@Base+0xb6940> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 339248 >::_M_default_append(unsigned int)@@Base+0xb66b4> │ │ │ │ + b.n 339250 >::_M_default_append(unsigned int)@@Base+0xb66bc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 3394cc >::_M_default_append(unsigned int)@@Base+0xb6938> │ │ │ │ + bls.n 3394d4 >::_M_default_append(unsigned int)@@Base+0xb6940> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 339694 >::_M_default_append(unsigned int)@@Base+0xb6b00> │ │ │ │ + bcs.n 33969c >::_M_default_append(unsigned int)@@Base+0xb6b08> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r2, #6 │ │ │ │ + lsls r6, r2, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bls.n 33965c >::_M_default_append(unsigned int)@@Base+0xb6ac8> │ │ │ │ - lsls r5, r1, #1 │ │ │ │ bls.n 339664 >::_M_default_append(unsigned int)@@Base+0xb6ad0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 339674 >::_M_default_append(unsigned int)@@Base+0xb6ae0> │ │ │ │ - lsls r5, r1, #1 │ │ │ │ bls.n 33966c >::_M_default_append(unsigned int)@@Base+0xb6ad8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 3394f0 >::_M_default_append(unsigned int)@@Base+0xb695c> │ │ │ │ + bls.n 33967c >::_M_default_append(unsigned int)@@Base+0xb6ae8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 33950c >::_M_default_append(unsigned int)@@Base+0xb6978> │ │ │ │ + bls.n 339674 >::_M_default_append(unsigned int)@@Base+0xb6ae0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 339508 >::_M_default_append(unsigned int)@@Base+0xb6974> │ │ │ │ + bls.n 3394f8 >::_M_default_append(unsigned int)@@Base+0xb6964> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 339508 >::_M_default_append(unsigned int)@@Base+0xb6974> │ │ │ │ + bls.n 339514 >::_M_default_append(unsigned int)@@Base+0xb6980> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 3396e4 >::_M_default_append(unsigned int)@@Base+0xb6b50> │ │ │ │ + bls.n 339510 >::_M_default_append(unsigned int)@@Base+0xb697c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r6!, {r7} │ │ │ │ + bls.n 339510 >::_M_default_append(unsigned int)@@Base+0xb697c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 3396cc >::_M_default_append(unsigned int)@@Base+0xb6b38> │ │ │ │ + bls.n 3394ec >::_M_default_append(unsigned int)@@Base+0xb6958> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 3396d4 >::_M_default_append(unsigned int)@@Base+0xb6b40> │ │ │ │ + stmia r6!, {r2, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 3396e4 >::_M_default_append(unsigned int)@@Base+0xb6b50> │ │ │ │ + bhi.n 3396d4 >::_M_default_append(unsigned int)@@Base+0xb6b40> │ │ │ │ lsls r5, r1, #1 │ │ │ │ bhi.n 3396dc >::_M_default_append(unsigned int)@@Base+0xb6b48> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 339560 >::_M_default_append(unsigned int)@@Base+0xb69cc> │ │ │ │ + bhi.n 3396ec >::_M_default_append(unsigned int)@@Base+0xb6b58> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 33957c >::_M_default_append(unsigned int)@@Base+0xb69e8> │ │ │ │ + bhi.n 3396e4 >::_M_default_append(unsigned int)@@Base+0xb6b50> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 339578 >::_M_default_append(unsigned int)@@Base+0xb69e4> │ │ │ │ + bhi.n 339568 >::_M_default_append(unsigned int)@@Base+0xb69d4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 339578 >::_M_default_append(unsigned int)@@Base+0xb69e4> │ │ │ │ + bhi.n 339584 >::_M_default_append(unsigned int)@@Base+0xb69f0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 339560 >::_M_default_append(unsigned int)@@Base+0xb69cc> │ │ │ │ + bhi.n 339580 >::_M_default_append(unsigned int)@@Base+0xb69ec> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r5!, {r1, r6} │ │ │ │ + bhi.n 339580 >::_M_default_append(unsigned int)@@Base+0xb69ec> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, sp, #280 @ 0x118 │ │ │ │ + bhi.n 339568 >::_M_default_append(unsigned int)@@Base+0xb69d4> │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + stmia r5!, {r1, r2, r6} │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + add r2, sp, #296 @ 0x128 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcc.n 339544 >::_M_default_append(unsigned int)@@Base+0xb69b0> │ │ │ │ + bcc.n 33954c >::_M_default_append(unsigned int)@@Base+0xb69b8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 339614 >::_M_default_append(unsigned int)@@Base+0xb6a80> │ │ │ │ + bvc.n 33961c >::_M_default_append(unsigned int)@@Base+0xb6a88> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 339570 >::_M_default_append(unsigned int)@@Base+0xb69dc> │ │ │ │ + bhi.n 339578 >::_M_default_append(unsigned int)@@Base+0xb69e4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 3395a8 >::_M_default_append(unsigned int)@@Base+0xb6a14> │ │ │ │ + bvc.n 3395b0 >::_M_default_append(unsigned int)@@Base+0xb6a1c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #66 @ 0x42 │ │ │ │ + adds r7, #70 @ 0x46 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 339588 >::_M_default_append(unsigned int)@@Base+0xb69f4> │ │ │ │ + bls.n 339590 >::_M_default_append(unsigned int)@@Base+0xb69fc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 33959c >::_M_default_append(unsigned int)@@Base+0xb6a08> │ │ │ │ + bls.n 3395a4 >::_M_default_append(unsigned int)@@Base+0xb6a10> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 3395b0 >::_M_default_append(unsigned int)@@Base+0xb6a1c> │ │ │ │ + bls.n 3395b8 >::_M_default_append(unsigned int)@@Base+0xb6a24> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 3395c4 >::_M_default_append(unsigned int)@@Base+0xb6a30> │ │ │ │ + bls.n 3395cc >::_M_default_append(unsigned int)@@Base+0xb6a38> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bne.n 339594 >::_M_default_append(unsigned int)@@Base+0xb6a00> │ │ │ │ + bne.n 33959c >::_M_default_append(unsigned int)@@Base+0xb6a08> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #244 @ 0xf4 │ │ │ │ + adds r4, #248 @ 0xf8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [sp, #920] @ 0x398 │ │ │ │ + ldr r7, [sp, #936] @ 0x3a8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bls.n 3395d8 >::_M_default_append(unsigned int)@@Base+0xb6a44> │ │ │ │ + bls.n 3395e0 >::_M_default_append(unsigned int)@@Base+0xb6a4c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r3, #60] @ 0x3c │ │ │ │ + ldr r0, [r4, #60] @ 0x3c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bls.n 339750 >::_M_default_append(unsigned int)@@Base+0xb6bbc> │ │ │ │ + bls.n 339558 >::_M_default_append(unsigned int)@@Base+0xb69c4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r7, pc, #456 @ (adr r7, 339820 >::_M_default_append(unsigned int)@@Base+0xb6c8c>) │ │ │ │ + add r7, pc, #472 @ (adr r7, 339830 >::_M_default_append(unsigned int)@@Base+0xb6c9c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bpl.n 33959c >::_M_default_append(unsigned int)@@Base+0xb6a08> │ │ │ │ + bpl.n 3395a4 >::_M_default_append(unsigned int)@@Base+0xb6a10> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 339800 >::_M_default_append(unsigned int)@@Base+0xb6c6c> │ │ │ │ + b.n 339808 >::_M_default_append(unsigned int)@@Base+0xb6c74> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r5, {r2, r3, r5, r6} │ │ │ │ + ldmia r5, {r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r2!, {r4, r5, r6} │ │ │ │ + ldmia r2, {r2, r4, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bpl.n 3395ec >::_M_default_append(unsigned int)@@Base+0xb6a58> │ │ │ │ + bpl.n 3395f4 >::_M_default_append(unsigned int)@@Base+0xb6a60> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bpl.n 339708 >::_M_default_append(unsigned int)@@Base+0xb6b74> │ │ │ │ + bpl.n 339710 >::_M_default_append(unsigned int)@@Base+0xb6b7c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bpl.n 3396b8 >::_M_default_append(unsigned int)@@Base+0xb6b24> │ │ │ │ + bpl.n 3396c0 >::_M_default_append(unsigned int)@@Base+0xb6b2c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bpl.n 33971c >::_M_default_append(unsigned int)@@Base+0xb6b88> │ │ │ │ + bpl.n 339724 >::_M_default_append(unsigned int)@@Base+0xb6b90> │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr.w r3, [pc, #3280] @ 33a34c >::_M_default_append(unsigned int)@@Base+0xb77b8> │ │ │ │ movs r7, #0 │ │ │ │ mov sl, r7 │ │ │ │ str.w r8, [sp, #88] @ 0x58 │ │ │ │ add r3, pc │ │ │ │ mov r8, r7 │ │ │ │ @@ -927563,175 +927564,175 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #340] @ (33a494 >::_M_default_append(unsigned int)@@Base+0xb7900>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ str r4, [sp, #28] │ │ │ │ b.w 338ca6 >::_M_default_append(unsigned int)@@Base+0xb6112> │ │ │ │ - bcc.n 33a2d0 >::_M_default_append(unsigned int)@@Base+0xb773c> │ │ │ │ + bcc.n 33a2d8 >::_M_default_append(unsigned int)@@Base+0xb7744> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 33a348 >::_M_default_append(unsigned int)@@Base+0xb77b4> │ │ │ │ + bcs.n 33a350 >::_M_default_append(unsigned int)@@Base+0xb77bc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 33a3e4 >::_M_default_append(unsigned int)@@Base+0xb7850> │ │ │ │ + bcs.n 33a3ec >::_M_default_append(unsigned int)@@Base+0xb7858> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bne.n 33a310 >::_M_default_append(unsigned int)@@Base+0xb777c> │ │ │ │ + bne.n 33a318 >::_M_default_append(unsigned int)@@Base+0xb7784> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r1, {r1, r2} │ │ │ │ + ldmia r1, {r1, r3} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r6!, {r3} │ │ │ │ + stmia r6!, {r2, r3} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 33a27c >::_M_default_append(unsigned int)@@Base+0xb76e8> │ │ │ │ + bne.n 33a284 >::_M_default_append(unsigned int)@@Base+0xb76f0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bne.n 33a2e0 >::_M_default_append(unsigned int)@@Base+0xb774c> │ │ │ │ + bne.n 33a2e8 >::_M_default_append(unsigned int)@@Base+0xb7754> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bne.n 33a458 >::_M_default_append(unsigned int)@@Base+0xb78c4> │ │ │ │ + bne.n 33a460 >::_M_default_append(unsigned int)@@Base+0xb78cc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - pop {r2, r5, pc} │ │ │ │ + pop {r3, r5, pc} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, pc, #184 @ (adr r2, 33a430 >::_M_default_append(unsigned int)@@Base+0xb789c>) │ │ │ │ + add r2, pc, #200 @ (adr r2, 33a440 >::_M_default_append(unsigned int)@@Base+0xb78ac>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 33a3b4 >::_M_default_append(unsigned int)@@Base+0xb7820> │ │ │ │ + bne.n 33a3bc >::_M_default_append(unsigned int)@@Base+0xb7828> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r1, pc, #936 @ (adr r1, 33a728 >::_M_default_append(unsigned int)@@Base+0xb7b94>) │ │ │ │ + add r1, pc, #952 @ (adr r1, 33a738 >::_M_default_append(unsigned int)@@Base+0xb7ba4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r3, r4} │ │ │ │ + ldmia r0!, {r2, r3, r4} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r5!, {r1, r3, r4} │ │ │ │ + stmia r5!, {r1, r2, r3, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - beq.n 33a2d0 >::_M_default_append(unsigned int)@@Base+0xb773c> │ │ │ │ + beq.n 33a2d8 >::_M_default_append(unsigned int)@@Base+0xb7744> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - beq.n 33a398 >::_M_default_append(unsigned int)@@Base+0xb7804> │ │ │ │ + beq.n 33a3a0 >::_M_default_append(unsigned int)@@Base+0xb780c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r1, pc, #528 @ (adr r1, 33a5a4 >::_M_default_append(unsigned int)@@Base+0xb7a10>) │ │ │ │ + add r1, pc, #544 @ (adr r1, 33a5b4 >::_M_default_append(unsigned int)@@Base+0xb7a20>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r2, r4, r5, r7} │ │ │ │ + stmia r7!, {r3, r4, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r4!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcc.n 33a438 >::_M_default_append(unsigned int)@@Base+0xb78a4> │ │ │ │ + bcc.n 33a440 >::_M_default_append(unsigned int)@@Base+0xb78ac> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r3, #84] @ 0x54 │ │ │ │ + str r0, [r4, #84] @ 0x54 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 33a334 >::_M_default_append(unsigned int)@@Base+0xb77a0> │ │ │ │ + bvc.n 33a33c >::_M_default_append(unsigned int)@@Base+0xb77a8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #18 │ │ │ │ + movs r6, #22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r4, r0] │ │ │ │ + strh r4, [r4, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - beq.n 33a484 >::_M_default_append(unsigned int)@@Base+0xb78f0> │ │ │ │ + beq.n 33a48c >::_M_default_append(unsigned int)@@Base+0xb78f8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - beq.n 33a494 >::_M_default_append(unsigned int)@@Base+0xb7900> │ │ │ │ + beq.n 33a49c >::_M_default_append(unsigned int)@@Base+0xb7908> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bics.w r0, sl, sl, lsl #1 │ │ │ │ - bvs.n 33a3e4 >::_M_default_append(unsigned int)@@Base+0xb7850> │ │ │ │ + bics.w r0, lr, sl, lsl #1 │ │ │ │ + bvs.n 33a3ec >::_M_default_append(unsigned int)@@Base+0xb7858> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [sp, #512] @ 0x200 │ │ │ │ + ldr r7, [sp, #528] @ 0x210 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r7, [sp, #432] @ 0x1b0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mrrc2 0, 4, r0, r6, cr10 │ │ │ │ - ldmia r7, {r4, r6, r7} │ │ │ │ + mrrc2 0, 4, r0, sl, cr10 │ │ │ │ + ldmia r7, {r2, r4, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #70 @ 0x46 │ │ │ │ + subs r5, #74 @ 0x4a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r4, r5] │ │ │ │ + str r4, [r4, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrd r0, r0, [sl, #-296]! @ 0x128 │ │ │ │ - lsrs r4, r3, #10 │ │ │ │ + ldrd r0, r0, [lr, #-296]! @ 0x128 │ │ │ │ + lsrs r0, r4, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 33a460 >::_M_default_append(unsigned int)@@Base+0xb78cc> │ │ │ │ + bpl.n 33a468 >::_M_default_append(unsigned int)@@Base+0xb78d4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r2, r3, r4, r5, r7} │ │ │ │ + stmia r5!, {r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r5, r6} │ │ │ │ + ldmia r0!, {r2, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r7!, {r3, r5, r6} │ │ │ │ + ldmia r7!, {r2, r3, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r7!, {r4, r5, r6} │ │ │ │ + ldmia r7!, {r2, r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - beq.n 33a420 >::_M_default_append(unsigned int)@@Base+0xb788c> │ │ │ │ + beq.n 33a428 >::_M_default_append(unsigned int)@@Base+0xb7894> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #24 │ │ │ │ + cmp r6, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #104] @ 0x68 │ │ │ │ + ldr r6, [sp, #120] @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r6!, {r1, r3, r7} │ │ │ │ + ldmia r6!, {r1, r2, r3, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [sp, #1000] @ 0x3e8 │ │ │ │ + ldr r5, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 33a3f4 >::_M_default_append(unsigned int)@@Base+0xb7860> │ │ │ │ + b.n 33a3fc >::_M_default_append(unsigned int)@@Base+0xb7868> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xfa86004a │ │ │ │ - bcc.n 33a370 >::_M_default_append(unsigned int)@@Base+0xb77dc> │ │ │ │ + @ instruction: 0xfa8a004a │ │ │ │ + bcc.n 33a378 >::_M_default_append(unsigned int)@@Base+0xb77e4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r3, r5} │ │ │ │ + stmia r4!, {r2, r3, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r3, #88 @ 0x58 │ │ │ │ + subs r3, #92 @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [pc, #440] @ (33a5d8 >::_M_default_append(unsigned int)@@Base+0xb7a44>) │ │ │ │ + ldr r7, [pc, #456] @ (33a5e8 >::_M_default_append(unsigned int)@@Base+0xb7a54>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r6, #2 │ │ │ │ + lsrs r0, r7, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {r1, r3, r4, r6} │ │ │ │ + stmia r4!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r5!, {r2, r3, r4, r6} │ │ │ │ + ldmia r5, {r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r3!, {r2, r3, r4, r5, r6} │ │ │ │ + stmia r3!, {r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r0!, {r1, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r6} │ │ │ │ + stmia r3!, {r1, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r0!, {r5, r6} │ │ │ │ + stmia r0!, {r2, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvs.n 33a368 >::_M_default_append(unsigned int)@@Base+0xb77d4> │ │ │ │ + bvs.n 33a370 >::_M_default_append(unsigned int)@@Base+0xb77dc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [sp, #776] @ 0x308 │ │ │ │ + ldr r4, [sp, #792] @ 0x318 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #384] @ (33a5cc >::_M_default_append(unsigned int)@@Base+0xb7a38>) │ │ │ │ + ldr r3, [pc, #400] @ (33a5dc >::_M_default_append(unsigned int)@@Base+0xb7a48>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r4, [sp, #504] @ 0x1f8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r0, #6 │ │ │ │ + subs r4, r0, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r4} │ │ │ │ + stmia r3!, {r1, r3, r4} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r2!, {r1, r4, r6, r7} │ │ │ │ + stmia r2!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r2!, {r3, r6, r7} │ │ │ │ + stmia r2!, {r2, r3, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r0, #220 @ 0xdc │ │ │ │ + cmp r0, #224 @ 0xe0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r6} │ │ │ │ + ldmia r3!, {r1, r4, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r4, r6} │ │ │ │ + ldmia r3, {r1, r3, r4, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r3!, {r1, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r5, r6} │ │ │ │ + ldmia r3, {r1, r3, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r6} │ │ │ │ + stmia r3!, {r1, r3, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r1, r3, r4, lr} │ │ │ │ + push {r1, r2, r3, r4, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ittt vs │ │ │ │ + itte vs │ │ │ │ lslvs r5, r1, #1 │ │ │ │ - popvs {r1, r2, r5, r6} │ │ │ │ - lslvs r2, r1, #1 │ │ │ │ - itet cc │ │ │ │ - lslcc r5, r1, #1 │ │ │ │ - bkpt 0x00ac │ │ │ │ + popvs {r1, r3, r5, r6} │ │ │ │ + lslvc r2, r1, #1 │ │ │ │ + itte cc │ │ │ │ lslcc r5, r1, #1 │ │ │ │ - ldr r0, [sp, #256] @ 0x100 │ │ │ │ + bkpt 0x00b0 │ │ │ │ + lslcs r5, r1, #1 │ │ │ │ + ldr r0, [sp, #272] @ 0x110 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bkpt 0x0024 │ │ │ │ + bkpt 0x0028 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbnz r0, 33a4e2 >::_M_default_append(unsigned int)@@Base+0xb794e> │ │ │ │ + cbnz r4, 33a4e2 >::_M_default_append(unsigned int)@@Base+0xb794e> │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ mov r1, r7 │ │ │ │ str r3, [sp, #16] │ │ │ │ mov r0, fp │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #12] │ │ │ │ @@ -928192,125 +928193,125 @@ │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ str r4, [sp, #28] │ │ │ │ b.w 338ca6 >::_M_default_append(unsigned int)@@Base+0xb6112> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - itt eq │ │ │ │ + it eq │ │ │ │ lsleq r5, r1, #1 │ │ │ │ - subeq r4, r1, r5 │ │ │ │ + subs r0, r2, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - pop {r1, r3, r7} │ │ │ │ + pop {r1, r2, r3, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbnz r4, 33a9d2 >::_M_default_append(unsigned int)@@Base+0xb7e3e> │ │ │ │ + cbnz r0, 33a9d4 >::_M_default_append(unsigned int)@@Base+0xb7e40> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - pop {r2, r3, r5, r6} │ │ │ │ + pop {r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbnz r6, 33a9d2 >::_M_default_append(unsigned int)@@Base+0xb7e3e> │ │ │ │ + cbnz r2, 33a9d4 >::_M_default_append(unsigned int)@@Base+0xb7e40> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - pop {r1, r2, r3, r6} │ │ │ │ + pop {r1, r4, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbnz r6, 33a9d2 >::_M_default_append(unsigned int)@@Base+0xb7e3e> │ │ │ │ + cbnz r2, 33a9d4 >::_M_default_append(unsigned int)@@Base+0xb7e40> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - itee ls │ │ │ │ + itet ls │ │ │ │ lslls r5, r1, #1 │ │ │ │ - pophi {r1, r3, r4} │ │ │ │ - lslhi r5, r1, #1 │ │ │ │ - cbnz r4, 33a9d2 >::_M_default_append(unsigned int)@@Base+0xb7e3e> │ │ │ │ + pophi {r1, r2, r3, r4} │ │ │ │ + lslls r5, r1, #1 │ │ │ │ + cbnz r0, 33a9d4 >::_M_default_append(unsigned int)@@Base+0xb7e40> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, r4, r2 │ │ │ │ + subs r6, r4, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bkpt 0x003a │ │ │ │ + bkpt 0x003e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbnz r0, 33aa50 >::_M_default_append(unsigned int)@@Base+0xb7ebc> │ │ │ │ + cbnz r4, 33aa50 >::_M_default_append(unsigned int)@@Base+0xb7ebc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb8e2 │ │ │ │ + @ instruction: 0xb8e6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - wfi │ │ │ │ - lsls r5, r1, #1 │ │ │ │ - cbnz r6, 33aa50 >::_M_default_append(unsigned int)@@Base+0xb7ebc> │ │ │ │ + ite cc │ │ │ │ + lslcc r5, r1, #1 │ │ │ │ + cbnz r2, 33aa52 >::_M_default_append(unsigned int)@@Base+0xb7ebe> @ unpredictable │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb8b8 │ │ │ │ + @ instruction: 0xb8bc │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r4!, {r4, r5, r7} │ │ │ │ + stmia r4!, {r2, r4, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, #28 │ │ │ │ + subs r4, #32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3, {r1, r3, r6, r7} │ │ │ │ + ldmia r3, {r1, r2, r3, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r4!, {r1, r3, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r5!, {r2, r3, r4, r5, r7} │ │ │ │ + stmia r5!, {r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r4!, {r7} │ │ │ │ + stmia r4!, {r2, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - revsh r6, r6 │ │ │ │ + revsh r2, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r3!, {r4, r5} │ │ │ │ + stmia r3!, {r2, r4, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r3, #2 │ │ │ │ + subs r3, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r1, r3, r5, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r4, r3 │ │ │ │ + adds r6, r4, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - rev r0, r4 │ │ │ │ + rev r4, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb724 │ │ │ │ + @ instruction: 0xb728 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - rev r4, r0 │ │ │ │ + rev r0, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb706 │ │ │ │ + @ instruction: 0xb70a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r1, r7} │ │ │ │ + stmia r3!, {r1, r2, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbnz r4, 33aa66 >::_M_default_append(unsigned int)@@Base+0xb7ed2> │ │ │ │ + cbnz r0, 33aa68 >::_M_default_append(unsigned int)@@Base+0xb7ed4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r3, [sp, #488] @ 0x1e8 │ │ │ │ + str r3, [sp, #504] @ 0x1f8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r2, #64 @ 0x40 │ │ │ │ + movs r2, #68 @ 0x44 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r4, 33aa5a >::_M_default_append(unsigned int)@@Base+0xb7ec6> │ │ │ │ + cbnz r0, 33aa5c >::_M_default_append(unsigned int)@@Base+0xb7ec8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb68e │ │ │ │ + @ instruction: 0xb692 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r2, 33aa5a >::_M_default_append(unsigned int)@@Base+0xb7ec6> │ │ │ │ + cbnz r6, 33aa5a >::_M_default_append(unsigned int)@@Base+0xb7ec6> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb66c │ │ │ │ + cpsid │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [sp, #536] @ 0x218 │ │ │ │ + ldr r0, [sp, #552] @ 0x228 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r0, #24] │ │ │ │ + strb r2, [r1, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, sp, #784 @ 0x310 │ │ │ │ + add r5, sp, #800 @ 0x320 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb8e6 │ │ │ │ + @ instruction: 0xb8ea │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r1, r3, r5, r6, r7, lr} │ │ │ │ + push {r1, r2, r3, r5, r6, r7, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb8c6 │ │ │ │ + @ instruction: 0xb8ca │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r1, r3, r6, r7, lr} │ │ │ │ + push {r1, r2, r3, r6, r7, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r5, #52] @ 0x34 │ │ │ │ + ldrh r2, [r6, #52] @ 0x34 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rev r2, r2 │ │ │ │ + rev r6, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb814 │ │ │ │ + @ instruction: 0xb818 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r2!, {r4, r5, r6, r7} │ │ │ │ + stmia r2!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb7f8 │ │ │ │ + @ instruction: 0xb7fc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r2, r3, r4, r5, r6, r7} │ │ │ │ + push {lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb7da │ │ │ │ + @ instruction: 0xb7de │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r6, r7} │ │ │ │ + push {r1, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ add r3, sp, #348 @ 0x15c │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, fp │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ @@ -929521,181 +929522,181 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #344] @ (33b91c >::_M_default_append(unsigned int)@@Base+0xb8d88>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ str r6, [sp, #28] │ │ │ │ b.w 338ca6 >::_M_default_append(unsigned int)@@Base+0xb6112> │ │ │ │ - stmia r0!, {r4, r5, r6, r7} │ │ │ │ + stmia r0!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [sp, #296] @ 0x128 │ │ │ │ + str r0, [sp, #312] @ 0x138 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r6, r7} │ │ │ │ + stmia r0!, {r1, r4, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r5, r7} │ │ │ │ + stmia r0!, {r1, r3, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r5, r7} │ │ │ │ + stmia r0!, {r1, r3, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r2, #13 │ │ │ │ + asrs r6, r2, #13 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r5, #58] @ 0x3a │ │ │ │ + ldrh r2, [r6, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r4, r7, lr} │ │ │ │ + push {r1, r2, r4, r7, lr} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - uxth r4, r2 │ │ │ │ + uxth r0, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r5, r6, lr} │ │ │ │ + push {r1, r2, r5, r6, lr} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sxtb r4, r4 │ │ │ │ + sxtb r0, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r6, lr} │ │ │ │ + push {r2, r6, lr} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sxtb r2, r0 │ │ │ │ + sxtb r6, r0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r0, #15 │ │ │ │ + asrs r2, r1, #15 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r6, r7} │ │ │ │ + push {r1, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r0, 33b848 >::_M_default_append(unsigned int)@@Base+0xb8cb4> │ │ │ │ + cbz r4, 33b848 >::_M_default_append(unsigned int)@@Base+0xb8cb4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r3, r4, r5, r7} │ │ │ │ + push {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r4, 33b846 >::_M_default_append(unsigned int)@@Base+0xb8cb2> │ │ │ │ + cbz r0, 33b848 >::_M_default_append(unsigned int)@@Base+0xb8cb4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r3, r4, r7} │ │ │ │ + push {r2, r3, r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r2, 33b846 >::_M_default_append(unsigned int)@@Base+0xb8cb2> │ │ │ │ + cbz r6, 33b846 >::_M_default_append(unsigned int)@@Base+0xb8cb2> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r2, #23] │ │ │ │ + strb r4, [r2, #23] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r2, #48] @ 0x30 │ │ │ │ + ldrh r4, [r2, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r1, #48] @ 0x30 │ │ │ │ + ldrh r4, [r1, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r4, #40] @ 0x28 │ │ │ │ + ldrh r2, [r5, #40] @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 33b886 >::_M_default_append(unsigned int)@@Base+0xb8cf2> │ │ │ │ + cbz r4, 33b886 >::_M_default_append(unsigned int)@@Base+0xb8cf2> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add sp, #296 @ 0x128 │ │ │ │ + add sp, #312 @ 0x138 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bkpt 0x0046 │ │ │ │ + bkpt 0x004a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r1, #38] @ 0x26 │ │ │ │ + ldrh r4, [r1, #38] @ 0x26 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r5, #36] @ 0x24 │ │ │ │ + ldrh r2, [r6, #36] @ 0x24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - uxtb r0, r2 │ │ │ │ + uxtb r4, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r7, sp, #840 @ 0x348 │ │ │ │ + add r7, sp, #856 @ 0x358 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r0, #34] @ 0x22 │ │ │ │ + strh r0, [r1, #34] @ 0x22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bcs.n 33b7c0 >::_M_default_append(unsigned int)@@Base+0xb8c2c> │ │ │ │ + bcs.n 33b7c8 >::_M_default_append(unsigned int)@@Base+0xb8c34> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r5!, {r3, r5, r6, r7} │ │ │ │ + stmia r5!, {r2, r3, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r1, r4, r5} │ │ │ │ + stmia r5!, {r1, r2, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r3, #24] │ │ │ │ + ldrh r6, [r3, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r2, #22] │ │ │ │ + strh r0, [r3, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r3, #58] @ 0x3a │ │ │ │ + strh r0, [r4, #58] @ 0x3a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbnz r2, 33b8c2 >::_M_default_append(unsigned int)@@Base+0xb8d2e> │ │ │ │ + cbnz r6, 33b8c2 >::_M_default_append(unsigned int)@@Base+0xb8d2e> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r7, #18] │ │ │ │ + ldrh r2, [r0, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r1, #7] │ │ │ │ + strb r2, [r2, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r1, #16] │ │ │ │ + ldrh r2, [r2, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {r6} │ │ │ │ + stmia r3!, {r2, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r5, #8] │ │ │ │ + ldrh r4, [r5, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r5, #44] @ 0x2c │ │ │ │ + strh r2, [r6, #44] @ 0x2c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbnz r6, 33b8ba >::_M_default_append(unsigned int)@@Base+0xb8d26> │ │ │ │ + cbnz r2, 33b8bc >::_M_default_append(unsigned int)@@Base+0xb8d28> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r4, #6] │ │ │ │ + ldrh r6, [r4, #6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #16 │ │ │ │ + add r7, sp, #32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, sp, #24 │ │ │ │ + add r4, sp, #40 @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r7} │ │ │ │ + stmia r2!, {r1, r3, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r4, 33b8a8 >::_M_default_append(unsigned int)@@Base+0xb8d14> │ │ │ │ + cbnz r0, 33b8aa >::_M_default_append(unsigned int)@@Base+0xb8d16> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r4, #2] │ │ │ │ + ldrh r4, [r4, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #640 @ 0x280 │ │ │ │ + add r6, sp, #656 @ 0x290 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r1, #0] │ │ │ │ + ldrh r4, [r1, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r6!, {r1, r3, r4, r5} │ │ │ │ + ldmia r6!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #840 @ 0x348 │ │ │ │ + add r5, sp, #856 @ 0x358 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, sp, #848 @ 0x350 │ │ │ │ + add r2, sp, #864 @ 0x360 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r6, #58] @ 0x3a │ │ │ │ + strh r4, [r6, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #576 @ 0x240 │ │ │ │ + add r5, sp, #592 @ 0x250 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, sp, #584 @ 0x248 │ │ │ │ + add r2, sp, #600 @ 0x258 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, r3, r7 │ │ │ │ + adds r4, r3, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r1, #56] @ 0x38 │ │ │ │ + strh r4, [r1, #56] @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #24 │ │ │ │ + add r5, sp, #40 @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, sp, #32 │ │ │ │ + add r2, sp, #48 @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r2, r5 │ │ │ │ + adds r6, r2, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r6, #50] @ 0x32 │ │ │ │ + strh r0, [r7, #50] @ 0x32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r3, #50] @ 0x32 │ │ │ │ + strh r4, [r3, #50] @ 0x32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r0!, {r3, r4, r5} │ │ │ │ + stmia r0!, {r2, r3, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb60a │ │ │ │ + @ instruction: 0xb60e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, sp, #208 @ 0xd0 │ │ │ │ + add r4, sp, #224 @ 0xe0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r1, sp, #224 @ 0xe0 │ │ │ │ + add r1, sp, #240 @ 0xf0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, sp, #80 @ 0x50 │ │ │ │ + add r4, sp, #96 @ 0x60 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r1, sp, #96 @ 0x60 │ │ │ │ + add r1, sp, #112 @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r7, lr} │ │ │ │ + push {r2, r7, lr} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r5, r6, lr} │ │ │ │ + push {r1, r7, lr} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r5, r7, lr} │ │ │ │ + push {r2, r5, r7, lr} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r1, #38] @ 0x26 │ │ │ │ + strh r4, [r1, #38] @ 0x26 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #40 @ 0x28 │ │ │ │ + add r3, sp, #56 @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, sp, #376 @ 0x178 │ │ │ │ + add r2, sp, #392 @ 0x188 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r1, sp, #768 @ 0x300 │ │ │ │ + add r1, sp, #784 @ 0x310 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, pc, #784 @ (adr r6, 33bc28 >::_M_default_append(unsigned int)@@Base+0xb9094>) │ │ │ │ + add r6, pc, #800 @ (adr r6, 33bc38 >::_M_default_append(unsigned int)@@Base+0xb90a4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ + add r1, sp, #656 @ 0x290 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, pc, #656 @ (adr r6, 33bbb0 >::_M_default_append(unsigned int)@@Base+0xb901c>) │ │ │ │ + add r6, pc, #672 @ (adr r6, 33bbc0 >::_M_default_append(unsigned int)@@Base+0xb902c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ str r5, [sp, #4] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, fp │ │ │ │ vmov.f64 d0, #112 @ 0x3f800000 1.0 │ │ │ │ ldr r3, [r4, #0] │ │ │ │ str r3, [sp, #0] │ │ │ │ @@ -929925,71 +929926,71 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #124] @ (33bbfc >::_M_default_append(unsigned int)@@Base+0xb9068>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ str r5, [sp, #28] │ │ │ │ b.w 33a95a >::_M_default_append(unsigned int)@@Base+0xb7dc6> │ │ │ │ - add r0, sp, #16 │ │ │ │ + add r0, sp, #32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r5, pc, #32 @ (adr r5, 33bbb4 >::_M_default_append(unsigned int)@@Base+0xb9020>) │ │ │ │ + add r5, pc, #48 @ (adr r5, 33bbc4 >::_M_default_append(unsigned int)@@Base+0xb9030>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #720 @ (adr r7, 33be68 >::_M_default_append(unsigned int)@@Base+0xb92d4>) │ │ │ │ + add r7, pc, #736 @ (adr r7, 33be78 >::_M_default_append(unsigned int)@@Base+0xb92e4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, pc, #736 @ (adr r4, 33be7c >::_M_default_append(unsigned int)@@Base+0xb92e8>) │ │ │ │ + add r4, pc, #752 @ (adr r4, 33be8c >::_M_default_append(unsigned int)@@Base+0xb92f8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #608 @ (adr r7, 33be00 >::_M_default_append(unsigned int)@@Base+0xb926c>) │ │ │ │ + add r7, pc, #624 @ (adr r7, 33be10 >::_M_default_append(unsigned int)@@Base+0xb927c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, pc, #616 @ (adr r4, 33be0c >::_M_default_append(unsigned int)@@Base+0xb9278>) │ │ │ │ + add r4, pc, #632 @ (adr r4, 33be1c >::_M_default_append(unsigned int)@@Base+0xb9288>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #496 @ (adr r7, 33bd98 >::_M_default_append(unsigned int)@@Base+0xb9204>) │ │ │ │ + add r7, pc, #512 @ (adr r7, 33bda8 >::_M_default_append(unsigned int)@@Base+0xb9214>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, pc, #504 @ (adr r4, 33bda4 >::_M_default_append(unsigned int)@@Base+0xb9210>) │ │ │ │ + add r4, pc, #520 @ (adr r4, 33bdb4 >::_M_default_append(unsigned int)@@Base+0xb9220>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #368 @ (adr r7, 33bd20 >::_M_default_append(unsigned int)@@Base+0xb918c>) │ │ │ │ + add r7, pc, #384 @ (adr r7, 33bd30 >::_M_default_append(unsigned int)@@Base+0xb919c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, pc, #384 @ (adr r4, 33bd34 >::_M_default_append(unsigned int)@@Base+0xb91a0>) │ │ │ │ + add r4, pc, #400 @ (adr r4, 33bd44 >::_M_default_append(unsigned int)@@Base+0xb91b0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #192 @ (adr r7, 33bc78 >::_M_default_append(unsigned int)@@Base+0xb90e4>) │ │ │ │ + add r7, pc, #208 @ (adr r7, 33bc88 >::_M_default_append(unsigned int)@@Base+0xb90f4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, pc, #208 @ (adr r4, 33bc8c >::_M_default_append(unsigned int)@@Base+0xb90f8>) │ │ │ │ + add r4, pc, #224 @ (adr r4, 33bc9c >::_M_default_append(unsigned int)@@Base+0xb9108>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #520 @ 0x208 │ │ │ │ + add r0, sp, #536 @ 0x218 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r7, pc, #0 @ (adr r7, 33bbc4 >::_M_default_append(unsigned int)@@Base+0xb9030>) │ │ │ │ + add r7, pc, #16 @ (adr r7, 33bbd4 >::_M_default_append(unsigned int)@@Base+0xb9040>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, pc, #16 @ (adr r4, 33bbd8 >::_M_default_append(unsigned int)@@Base+0xb9044>) │ │ │ │ + add r4, pc, #32 @ (adr r4, 33bbe8 >::_M_default_append(unsigned int)@@Base+0xb9054>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #896 @ (adr r6, 33bf4c >::_M_default_append(unsigned int)@@Base+0xb93b8>) │ │ │ │ + add r6, pc, #912 @ (adr r6, 33bf5c >::_M_default_append(unsigned int)@@Base+0xb93c8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, pc, #912 @ (adr r3, 33bf60 >::_M_default_append(unsigned int)@@Base+0xb93cc>) │ │ │ │ + add r3, pc, #928 @ (adr r3, 33bf70 >::_M_default_append(unsigned int)@@Base+0xb93dc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 33bbdc >::_M_default_append(unsigned int)@@Base+0xb9048> │ │ │ │ + cbz r4, 33bbdc >::_M_default_append(unsigned int)@@Base+0xb9048> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r3, #21 │ │ │ │ + lsls r6, r3, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, pc, #600 @ (adr r6, 33be34 >::_M_default_append(unsigned int)@@Base+0xb92a0>) │ │ │ │ + add r6, pc, #616 @ (adr r6, 33be44 >::_M_default_append(unsigned int)@@Base+0xb92b0>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, pc, #616 @ (adr r3, 33be48 >::_M_default_append(unsigned int)@@Base+0xb92b4>) │ │ │ │ + add r3, pc, #632 @ (adr r3, 33be58 >::_M_default_append(unsigned int)@@Base+0xb92c4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add sp, #224 @ 0xe0 │ │ │ │ + add sp, #240 @ 0xf0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sub sp, #32 │ │ │ │ + sub sp, #48 @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, pc, #280 @ (adr r6, 33bd04 >::_M_default_append(unsigned int)@@Base+0xb9170>) │ │ │ │ + add r6, pc, #296 @ (adr r6, 33bd14 >::_M_default_append(unsigned int)@@Base+0xb9180>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, pc, #296 @ (adr r3, 33bd18 >::_M_default_append(unsigned int)@@Base+0xb9184>) │ │ │ │ + add r3, pc, #312 @ (adr r3, 33bd28 >::_M_default_append(unsigned int)@@Base+0xb9194>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sub sp, #184 @ 0xb8 │ │ │ │ + sub sp, #200 @ 0xc8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sub sp, #272 @ 0x110 │ │ │ │ + sub sp, #288 @ 0x120 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r5, pc, #912 @ (adr r5, 33bf8c >::_M_default_append(unsigned int)@@Base+0xb93f8>) │ │ │ │ + add r5, pc, #928 @ (adr r5, 33bf9c >::_M_default_append(unsigned int)@@Base+0xb9408>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, pc, #928 @ (adr r2, 33bfa0 >::_M_default_append(unsigned int)@@Base+0xb940c>) │ │ │ │ + add r2, pc, #944 @ (adr r2, 33bfb0 >::_M_default_append(unsigned int)@@Base+0xb941c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ vmov.f64 d7, d1 │ │ │ │ @@ -930035,17 +930036,17 @@ │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mov r0, r3 │ │ │ │ add sp, #52 @ 0x34 │ │ │ │ pop {pc} │ │ │ │ - add r4, pc, #984 @ (adr r4, 33c058 >::_M_default_append(unsigned int)@@Base+0xb94c4>) │ │ │ │ + add r4, pc, #1000 @ (adr r4, 33c068 >::_M_default_append(unsigned int)@@Base+0xb94d4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r1, pc, #1000 @ (adr r1, 33c06c >::_M_default_append(unsigned int)@@Base+0xb94d8>) │ │ │ │ + add r1, pc, #1016 @ (adr r1, 33c07c >::_M_default_append(unsigned int)@@Base+0xb94e8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ mov r0, r1 │ │ │ │ bx lr │ │ │ │ subs r0, r1, r2 │ │ │ │ clz r0, r0 │ │ │ │ @@ -930095,15 +930096,15 @@ │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ cmp r5, #82 @ 0x52 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add sp, #336 @ 0x150 │ │ │ │ + add sp, #352 @ 0x160 │ │ │ │ lsls r5, r1, #1 │ │ │ │ cmp r5, #30 │ │ │ │ lsls r6, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3800] @ 0xed8 │ │ │ │ @@ -930174,29 +930175,29 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r3, [pc, #40] @ (33bde8 >::_M_default_append(unsigned int)@@Base+0xb9254>) │ │ │ │ add r3, pc │ │ │ │ b.n 33bd70 >::_M_default_append(unsigned int)@@Base+0xb91dc> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ cmp r4, #222 @ 0xde │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add sp, #80 @ 0x50 │ │ │ │ + add sp, #96 @ 0x60 │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r1, [sp, #648] @ 0x288 │ │ │ │ + str r1, [sp, #664] @ 0x298 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r1, [sp, #760] @ 0x2f8 │ │ │ │ + str r1, [sp, #776] @ 0x308 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r1, [sp, #736] @ 0x2e0 │ │ │ │ + str r1, [sp, #752] @ 0x2f0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r1, [sp, #744] @ 0x2e8 │ │ │ │ + str r1, [sp, #760] @ 0x2f8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ cmp r4, #98 @ 0x62 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - str r1, [sp, #384] @ 0x180 │ │ │ │ + str r1, [sp, #400] @ 0x190 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r6, r2 │ │ │ │ mov r9, r2 │ │ │ │ @@ -930351,35 +930352,35 @@ │ │ │ │ ... │ │ │ │ cmp r4, #4 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cmp r3, #224 @ 0xe0 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strh r6, [r7, #48] @ 0x30 │ │ │ │ + strh r2, [r0, #50] @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, sp, #928 @ 0x3a0 │ │ │ │ + add r6, sp, #944 @ 0x3b0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [sp, #1008] @ 0x3f0 │ │ │ │ + add r0, pc, #0 @ (adr r0, 33bf90 >::_M_default_append(unsigned int)@@Base+0xb93fc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #424 @ 0x1a8 │ │ │ │ + add r6, sp, #440 @ 0x1b8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r7, [sp, #520] @ 0x208 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #304 @ 0x130 │ │ │ │ + add r6, sp, #320 @ 0x140 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [sp, #384] @ 0x180 │ │ │ │ + ldr r7, [sp, #400] @ 0x190 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #72 @ 0x48 │ │ │ │ + add r6, sp, #88 @ 0x58 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [sp, #152] @ 0x98 │ │ │ │ + ldr r7, [sp, #168] @ 0xa8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #976 @ 0x3d0 │ │ │ │ + add r5, sp, #992 @ 0x3e0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #32 │ │ │ │ mov r7, r1 │ │ │ │ @@ -930575,39 +930576,39 @@ │ │ │ │ nop │ │ │ │ cmp r2, #64 @ 0x40 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cmp r1, #186 @ 0xba │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add r4, sp, #640 @ 0x280 │ │ │ │ + add r4, sp, #656 @ 0x290 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [sp, #720] @ 0x2d0 │ │ │ │ + ldr r5, [sp, #736] @ 0x2e0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, sp, #400 @ 0x190 │ │ │ │ + add r4, sp, #416 @ 0x1a0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, sp, #112 @ 0x70 │ │ │ │ + add r4, sp, #128 @ 0x80 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [sp, #192] @ 0xc0 │ │ │ │ + ldr r5, [sp, #208] @ 0xd0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #1016 @ 0x3f8 │ │ │ │ + add r4, sp, #8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [sp, #72] @ 0x48 │ │ │ │ + ldr r5, [sp, #88] @ 0x58 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #904 @ 0x388 │ │ │ │ + add r3, sp, #920 @ 0x398 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, sp, #960 @ 0x3c0 │ │ │ │ + add r3, sp, #976 @ 0x3d0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, sp, #784 @ 0x310 │ │ │ │ + add r3, sp, #800 @ 0x320 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [sp, #856] @ 0x358 │ │ │ │ + ldr r4, [sp, #872] @ 0x368 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r4, [sp, #744] @ 0x2e8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ subs.w fp, r2, #0 │ │ │ │ @@ -930696,23 +930697,23 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #28] @ (33c30c >::_M_default_append(unsigned int)@@Base+0xb9778>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 33c2d4 >::_M_default_append(unsigned int)@@Base+0xb9740> │ │ │ │ - add r3, sp, #56 @ 0x38 │ │ │ │ + add r3, sp, #72 @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, sp, #576 @ 0x240 │ │ │ │ + add r2, sp, #592 @ 0x250 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [sp, #656] @ 0x290 │ │ │ │ + ldr r3, [sp, #672] @ 0x2a0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #392 @ 0x188 │ │ │ │ + add r2, sp, #408 @ 0x198 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r2 │ │ │ │ @@ -930741,15 +930742,15 @@ │ │ │ │ mov r0, r6 │ │ │ │ add r2, pc │ │ │ │ bl 525220 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r5, #0] │ │ │ │ strb r3, [r4, #0] │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ - strb r2, [r0, #31] │ │ │ │ + strb r6, [r0, #31] │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ add.w r4, r1, #131072 @ 0x20000 │ │ │ │ sub sp, #28 │ │ │ │ @@ -931073,19 +931074,19 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r3 │ │ │ │ bl 1394c │ │ │ │ movs r3, #8 │ │ │ │ movs r0, #0 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ b.n 33c41c >::_M_default_append(unsigned int)@@Base+0xb9888> │ │ │ │ - add r0, sp, #208 @ 0xd0 │ │ │ │ + add r0, sp, #224 @ 0xe0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, sp, #88 @ 0x58 │ │ │ │ + add r0, sp, #104 @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [sp, #856] @ 0x358 │ │ │ │ + ldr r0, [sp, #872] @ 0x368 │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr.w r2, [pc, #1692] @ 33cd94 >::_M_default_append(unsigned int)@@Base+0xba200> │ │ │ │ add.w r4, r1, #131072 @ 0x20000 │ │ │ │ @@ -931666,23 +931667,23 @@ │ │ │ │ nop │ │ │ │ movs r3, #8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #204 @ 0xcc │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add r1, pc, #352 @ (adr r1, 33cf04 >::_M_default_append(unsigned int)@@Base+0xba370>) │ │ │ │ + add r1, pc, #368 @ (adr r1, 33cf14 >::_M_default_append(unsigned int)@@Base+0xba380>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, pc, #912 @ (adr r0, 33d138 >::_M_default_append(unsigned int)@@Base+0xba5a4>) │ │ │ │ + add r0, pc, #928 @ (adr r0, 33d148 >::_M_default_append(unsigned int)@@Base+0xba5b4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, pc, #808 @ (adr r0, 33d0d4 >::_M_default_append(unsigned int)@@Base+0xba540>) │ │ │ │ + add r0, pc, #824 @ (adr r0, 33d0e4 >::_M_default_append(unsigned int)@@Base+0xba550>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r2, 33ce02 >::_M_default_append(unsigned int)@@Base+0xba26e> │ │ │ │ + cbz r6, 33ce02 >::_M_default_append(unsigned int)@@Base+0xba26e> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r7, #21] │ │ │ │ + strb r6, [r7, #21] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #156] @ (33ce64 >::_M_default_append(unsigned int)@@Base+0xba2d0>) │ │ │ │ @@ -931753,17 +931754,17 @@ │ │ │ │ b.n 33ce22 >::_M_default_append(unsigned int)@@Base+0xba28e> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ adds r0, r0, #1 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r1, #16] │ │ │ │ + strh r6, [r1, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vext.8 q8, q6, q6, #0 │ │ │ │ + and.w r0, r0, #76 @ 0x4c │ │ │ │ adds r2, r1, #0 │ │ │ │ lsls r6, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2640] @ 0xa50 │ │ │ │ subw sp, sp, #1420 @ 0x58c │ │ │ │ @@ -932005,43 +932006,43 @@ │ │ │ │ b.n 33d066 >::_M_default_append(unsigned int)@@Base+0xba4d2> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ subs r6, r6, r5 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [r3, #16] │ │ │ │ + ldr r4, [r3, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #336] @ 0x150 │ │ │ │ + ldr r7, [sp, #352] @ 0x160 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r5, r0] │ │ │ │ + str r4, [r5, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #88] @ 0x58 │ │ │ │ + ldr r7, [sp, #104] @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r4, #0] │ │ │ │ + ldr r2, [r5, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r5, #52] @ 0x34 │ │ │ │ + ldr r0, [r6, #52] @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r0, #52] @ 0x34 │ │ │ │ + ldr r6, [r0, #52] @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ subs r6, r4, r0 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r2, [r1, #48] @ 0x30 │ │ │ │ + ldr r6, [r1, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #64] @ (33d19c >::_M_default_append(unsigned int)@@Base+0xba608>) │ │ │ │ + ldr r7, [pc, #80] @ (33d1ac >::_M_default_append(unsigned int)@@Base+0xba618>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [sp, #984] @ 0x3d8 │ │ │ │ + ldr r5, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r2, #112] @ 0x70 │ │ │ │ + str r2, [r3, #112] @ 0x70 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r4} │ │ │ │ + ldmia r2!, {r1, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r3, #32] │ │ │ │ + ldr r2, [r4, #32] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r0, #32] │ │ │ │ + ldr r2, [r1, #32] │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr.w r4, [pc, #2832] @ 33dc98 >::_M_default_append(unsigned int)@@Base+0xbb104> │ │ │ │ @@ -933097,55 +933098,55 @@ │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ str.w r9, [sp, #56] @ 0x38 │ │ │ │ b.w 33d414 >::_M_default_append(unsigned int)@@Base+0xba880> │ │ │ │ adds r4, r7, r1 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [sp, #832] @ 0x340 │ │ │ │ + ldr r2, [sp, #848] @ 0x350 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [sp, #272] @ 0x110 │ │ │ │ + ldr r2, [sp, #288] @ 0x120 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r4, [r2, #26] │ │ │ │ + ldrh r0, [r3, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r6, r4, #27 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrb r6, [r6, #17] │ │ │ │ + ldrb r2, [r7, #17] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - orn r0, ip, ip, lsl #1 │ │ │ │ - ldrb r2, [r4, #15] │ │ │ │ + orns r0, r0, ip, lsl #1 │ │ │ │ + ldrb r6, [r4, #15] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strd r0, r0, [r2, #304]! @ 0x130 │ │ │ │ - ldr r1, [sp, #480] @ 0x1e0 │ │ │ │ + strd r0, r0, [r6, #304]! @ 0x130 │ │ │ │ + ldr r1, [sp, #496] @ 0x1f0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r0, #9] │ │ │ │ + ldrb r2, [r1, #9] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [sp, #824] @ 0x338 │ │ │ │ + str r6, [sp, #840] @ 0x348 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r0, #2] │ │ │ │ + ldrb r0, [r1, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ + str r5, [sp, #72] @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r5, #30] │ │ │ │ + strb r6, [r5, #30] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r7, [sp, #424] @ 0x1a8 │ │ │ │ + str r7, [sp, #440] @ 0x1b8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r5, [sp, #992] @ 0x3e0 │ │ │ │ + str r5, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [sp, #504] @ 0x1f8 │ │ │ │ + str r6, [sp, #520] @ 0x208 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r5, [sp, #360] @ 0x168 │ │ │ │ + str r5, [sp, #376] @ 0x178 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [sp, #328] @ 0x148 │ │ │ │ + str r4, [sp, #344] @ 0x158 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r5, [sp, #376] @ 0x178 │ │ │ │ + str r5, [sp, #392] @ 0x188 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [sp, #48] @ 0x30 │ │ │ │ + str r2, [sp, #64] @ 0x40 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r1, [sp, #208] @ 0xd0 │ │ │ │ + str r1, [sp, #224] @ 0xe0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ cmp.w r9, #0 │ │ │ │ beq.w 33da10 >::_M_default_append(unsigned int)@@Base+0xbae7c> │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r2, [r2, #0] │ │ │ │ cmp r2, #0 │ │ │ │ ble.w 33d7ba >::_M_default_append(unsigned int)@@Base+0xbac26> │ │ │ │ @@ -933358,73 +933359,73 @@ │ │ │ │ ldr r0, [pc, #132] @ (33dfd8 >::_M_default_append(unsigned int)@@Base+0xbb444>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 33d31a >::_M_default_append(unsigned int)@@Base+0xba786> │ │ │ │ mov r2, r9 │ │ │ │ b.n 33da7e >::_M_default_append(unsigned int)@@Base+0xbaeea> │ │ │ │ - str r3, [sp, #624] @ 0x270 │ │ │ │ + str r3, [sp, #640] @ 0x280 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [sp, #128] @ 0x80 │ │ │ │ + str r0, [sp, #144] @ 0x90 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r6, #8] │ │ │ │ + strh r6, [r6, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [sp, #8] │ │ │ │ + str r0, [sp, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r2, #8] │ │ │ │ + strh r0, [r3, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r4, #62] @ 0x3e │ │ │ │ + ldrh r0, [r5, #62] @ 0x3e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r6, #6] │ │ │ │ + strh r2, [r7, #6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r0, #62] @ 0x3e │ │ │ │ + ldrh r2, [r1, #62] @ 0x3e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r3, #6] │ │ │ │ + strh r4, [r3, #6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r1, [sp, #328] @ 0x148 │ │ │ │ + str r1, [sp, #344] @ 0x158 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r1, [sp, #520] @ 0x208 │ │ │ │ + str r1, [sp, #536] @ 0x218 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [sp, #392] @ 0x188 │ │ │ │ + str r2, [sp, #408] @ 0x198 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [sp, #552] @ 0x228 │ │ │ │ + str r0, [sp, #568] @ 0x238 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [sp, #248] @ 0xf8 │ │ │ │ + str r0, [sp, #264] @ 0x108 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [sp, #952] @ 0x3b8 │ │ │ │ + str r2, [sp, #968] @ 0x3c8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r1, [sp, #568] @ 0x238 │ │ │ │ + str r1, [sp, #584] @ 0x248 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [sp, #552] @ 0x228 │ │ │ │ + str r0, [sp, #568] @ 0x238 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r4, [r7, #54] @ 0x36 │ │ │ │ + ldrh r0, [r0, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r2, #0] │ │ │ │ + strh r4, [r2, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r5, #6] │ │ │ │ + strb r4, [r5, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r6, #52] @ 0x34 │ │ │ │ + ldrh r2, [r7, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r1, #31] │ │ │ │ + ldrb r4, [r1, #31] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r3, #52] @ 0x34 │ │ │ │ + ldrh r4, [r3, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r5, #30] │ │ │ │ + ldrb r6, [r5, #30] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r7, #48] @ 0x30 │ │ │ │ + ldrh r0, [r0, #50] @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r1, #29] │ │ │ │ + ldrb r2, [r2, #29] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r3, #48] @ 0x30 │ │ │ │ + ldrh r2, [r4, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r6, #28] │ │ │ │ + ldrb r4, [r6, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r0, #48] @ 0x30 │ │ │ │ + ldrh r4, [r0, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r2, #28] │ │ │ │ + ldrb r6, [r2, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ sub sp, #68 @ 0x44 │ │ │ │ ldr r4, [pc, #848] @ (33e340 >::_M_default_append(unsigned int)@@Base+0xbb7ac>) │ │ │ │ @@ -933766,33 +933767,33 @@ │ │ │ │ b.n 33e0b8 >::_M_default_append(unsigned int)@@Base+0xbb524> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ lsrs r0, r3, #8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r2, #38] @ 0x26 │ │ │ │ + ldrh r6, [r2, #38] @ 0x26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r4, #23] │ │ │ │ + ldrb r2, [r5, #23] │ │ │ │ lsls r2, r1, #1 │ │ │ │ lsrs r0, r0, #6 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrh r4, [r4, #34] @ 0x22 │ │ │ │ + ldrh r0, [r5, #34] @ 0x22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r7, #21] │ │ │ │ + ldrb r4, [r7, #21] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r4, #32] │ │ │ │ - lsls r5, r1, #1 │ │ │ │ ldrh r2, [r5, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r7, #20] │ │ │ │ + ldrh r6, [r5, #32] │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + ldrb r0, [r0, #21] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r0, #92] @ 0x5c │ │ │ │ + ldr r6, [r0, #92] @ 0x5c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r2, #76] @ 0x4c │ │ │ │ + ldr r0, [r3, #76] @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ cmp r3, #61 @ 0x3d │ │ │ │ bne.n 33e37c >::_M_default_append(unsigned int)@@Base+0xbb7e8> │ │ │ │ ldrb r3, [r1, #1] │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 33e246 >::_M_default_append(unsigned int)@@Base+0xbb6b2> │ │ │ │ ldr r3, [sp, #28] │ │ │ │ @@ -934082,41 +934083,41 @@ │ │ │ │ vldr s15, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ vcvt.f64.s32 d0, s15 │ │ │ │ bl 4fcf38 │ │ │ │ b.n 33e0b2 >::_M_default_append(unsigned int)@@Base+0xbb51e> │ │ │ │ nop │ │ │ │ - ldrh r4, [r6, #8] │ │ │ │ + ldrh r0, [r7, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r5, #0] │ │ │ │ + ldrh r2, [r6, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r4, #28] │ │ │ │ + ldrh r4, [r4, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r5, #24] │ │ │ │ + ldrh r2, [r6, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r0, #30] │ │ │ │ + ldrh r4, [r0, #30] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r0, #60] @ 0x3c │ │ │ │ + strh r2, [r1, #60] @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r3, #2] │ │ │ │ + ldrb r6, [r3, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r5, #44] @ 0x2c │ │ │ │ + ldr r0, [r6, #44] @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r3, #58] @ 0x3a │ │ │ │ + strh r6, [r3, #58] @ 0x3a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r5, #1] │ │ │ │ + ldrb r2, [r6, #1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r0, #58] @ 0x3a │ │ │ │ + strh r4, [r0, #58] @ 0x3a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r2, #1] │ │ │ │ + ldrb r6, [r2, #1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r4, #0] │ │ │ │ + ldrh r0, [r5, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r3, #28] │ │ │ │ + ldr r0, [r4, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -934624,83 +934625,83 @@ │ │ │ │ b.n 33e758 >::_M_default_append(unsigned int)@@Base+0xbbbc4> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ lsls r0, r5, #12 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r0, [r4, #48] @ 0x30 │ │ │ │ + strh r4, [r4, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r6, #28] │ │ │ │ + strb r6, [r6, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r0, #48] @ 0x30 │ │ │ │ + strh r0, [r1, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r2, #28] │ │ │ │ + strb r2, [r3, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ lsls r6, r4, #10 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strh r6, [r6, #38] @ 0x26 │ │ │ │ + strh r2, [r7, #38] @ 0x26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r5, #34] @ 0x22 │ │ │ │ + strh r4, [r5, #34] @ 0x22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r7, #21] │ │ │ │ + strb r0, [r0, #22] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r7, #30] │ │ │ │ + strh r0, [r0, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r2, #20] │ │ │ │ + strb r4, [r2, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r7, #28] │ │ │ │ + strh r0, [r0, #30] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r2, #28] │ │ │ │ + strh r6, [r2, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r4, #18] │ │ │ │ + strb r2, [r5, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r7, #26] │ │ │ │ + strh r4, [r7, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r1, #18] │ │ │ │ + strb r0, [r2, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r2, #26] │ │ │ │ + strh r4, [r2, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r4, #17] │ │ │ │ + strb r0, [r5, #17] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r1, #22] │ │ │ │ + strh r2, [r2, #22] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r4, #15] │ │ │ │ + strb r6, [r4, #15] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r4, #20] │ │ │ │ + strh r6, [r4, #20] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r6, #14] │ │ │ │ + strb r2, [r7, #14] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r3, #54] @ 0x36 │ │ │ │ + strh r6, [r3, #54] @ 0x36 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r1, #18] │ │ │ │ + strh r6, [r1, #18] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r3, #13] │ │ │ │ + strb r2, [r4, #13] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r6, #48] @ 0x30 │ │ │ │ + strh r6, [r6, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r6, #12] │ │ │ │ + strh r0, [r7, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r1, #11] │ │ │ │ + strb r4, [r1, #11] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r2, #12] │ │ │ │ + strh r0, [r3, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r5, #10] │ │ │ │ + strb r4, [r5, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r5, #10] │ │ │ │ + strh r6, [r5, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r7, #9] │ │ │ │ + strb r2, [r0, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r0, #10] │ │ │ │ + strh r6, [r0, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r2, #9] │ │ │ │ + strb r2, [r3, #9] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r3, #8] │ │ │ │ + strh r4, [r3, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r5, #8] │ │ │ │ + strb r0, [r6, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -935003,32 +935004,32 @@ │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ stc2l 0, cr0, [ip], #340 @ 0x154 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [r0, #20] │ │ │ │ + str r2, [r1, #20] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r7!, {r1, r2, r3, r4, r5} │ │ │ │ + ldmia r7!, {r1, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r0, #32] │ │ │ │ + strh r6, [r0, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r6, #24] │ │ │ │ + ldrb r0, [r7, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r1, #23] │ │ │ │ + ldrb r0, [r2, #23] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r4, #108] @ 0x6c │ │ │ │ + ldr r4, [r4, #108] @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r5, #21] │ │ │ │ + ldrb r6, [r5, #21] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r7, #100] @ 0x64 │ │ │ │ + ldr r2, [r0, #104] @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ @ instruction: 0xfa120055 │ │ │ │ - strh r2, [r7, #10] │ │ │ │ + strh r6, [r7, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ sub.w r2, r5, #12 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ str r2, [sp, #48] @ 0x30 │ │ │ │ bl 553f64 │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ @@ -935315,53 +935316,53 @@ │ │ │ │ add r2, pc │ │ │ │ bl 33bd18 >::_M_default_append(unsigned int)@@Base+0xb9184> │ │ │ │ b.n 33eef0 >::_M_default_append(unsigned int)@@Base+0xbc35c> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - ldrb r0, [r0, #18] │ │ │ │ + ldrb r4, [r0, #18] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r2, #88] @ 0x58 │ │ │ │ + ldr r0, [r3, #88] @ 0x58 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r4, #17] │ │ │ │ + ldrb r2, [r5, #17] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r7, #84] @ 0x54 │ │ │ │ + ldr r6, [r7, #84] @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r1, #17] │ │ │ │ + ldrb r0, [r2, #17] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r4, #84] @ 0x54 │ │ │ │ + ldr r4, [r4, #84] @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r6, #16] │ │ │ │ + ldrb r6, [r6, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r0, #84] @ 0x54 │ │ │ │ + ldr r2, [r1, #84] @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r0, #6] │ │ │ │ + strh r2, [r1, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r4, #4] │ │ │ │ + strh r4, [r4, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r3, #6] │ │ │ │ + strh r6, [r3, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r7, #6] │ │ │ │ + strh r4, [r7, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r1, #12] │ │ │ │ + ldrb r6, [r1, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r3, #64] @ 0x40 │ │ │ │ + ldr r2, [r4, #64] @ 0x40 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r4, #0] │ │ │ │ + strh r6, [r4, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r0, #2] │ │ │ │ + strh r0, [r1, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r7, #0] │ │ │ │ + strh r2, [r0, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r6, #7] │ │ │ │ + ldrb r4, [r6, #7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r0, #48] @ 0x30 │ │ │ │ + ldr r0, [r1, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r2, #29] │ │ │ │ + ldrb r2, [r3, #29] │ │ │ │ lsls r5, r1, #1 │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ movw r1, #1924 @ 0x784 │ │ │ │ ldr r0, [pc, #72] @ (33f42c >::_M_default_append(unsigned int)@@Base+0xbc898>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -935386,21 +935387,21 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #24] @ (33f438 >::_M_default_append(unsigned int)@@Base+0xbc8a4>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 33eff0 >::_M_default_append(unsigned int)@@Base+0xbc45c> │ │ │ │ nop │ │ │ │ - ldrb r4, [r4, #5] │ │ │ │ + ldrb r0, [r5, #5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r7, #36] @ 0x24 │ │ │ │ + ldr r4, [r7, #36] @ 0x24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r6, #4] │ │ │ │ + ldrb r6, [r6, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r0, #36] @ 0x24 │ │ │ │ + ldr r2, [r1, #36] @ 0x24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -935862,56 +935863,56 @@ │ │ │ │ b.n 33f6b6 >::_M_default_append(unsigned int)@@Base+0xbcb22> │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xf59c0055 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r4, [r4, #2] │ │ │ │ + ldrb r0, [r5, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r6, #24] │ │ │ │ + ldr r2, [r7, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ adc.w r0, r6, #13959168 @ 0xd50000 │ │ │ │ - ldrb r0, [r0, #1] │ │ │ │ + ldrb r4, [r0, #1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r2, #20] │ │ │ │ + ldr r6, [r2, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r5, #19] │ │ │ │ + ldrb r4, [r5, #19] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r6, #29] │ │ │ │ + strb r6, [r6, #29] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r3, #29] │ │ │ │ + strb r4, [r3, #29] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r5, #4] │ │ │ │ + ldr r0, [r6, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r4, #23] │ │ │ │ + strb r6, [r4, #23] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r1, #23] │ │ │ │ + strb r4, [r1, #23] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r3, #108] @ 0x6c │ │ │ │ + str r0, [r4, #108] @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r5, #22] │ │ │ │ + strb r2, [r6, #22] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r0, #108] @ 0x6c │ │ │ │ + str r6, [r0, #108] @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r3, #10] │ │ │ │ + ldrb r2, [r4, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r7, #12] │ │ │ │ + ldrb r4, [r7, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r7, #10] │ │ │ │ + ldrb r6, [r7, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r6, #10] │ │ │ │ + ldrb r6, [r6, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r4, #18] │ │ │ │ + strb r2, [r5, #18] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r7, #88] @ 0x58 │ │ │ │ + str r6, [r7, #88] @ 0x58 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r7, #17] │ │ │ │ + strb r6, [r7, #17] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r1, #88] @ 0x58 │ │ │ │ + str r2, [r2, #88] @ 0x58 │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r2, [r3, #32] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ subs r3, r2, #1 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ @@ -936031,27 +936032,27 @@ │ │ │ │ b.n 33f4b8 >::_M_default_append(unsigned int)@@Base+0xbc924> │ │ │ │ ldr r2, [pc, #36] @ (33fae8 >::_M_default_append(unsigned int)@@Base+0xbcf54>) │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ add r2, pc │ │ │ │ bl 33bd18 >::_M_default_append(unsigned int)@@Base+0xb9184> │ │ │ │ b.n 33f59a >::_M_default_append(unsigned int)@@Base+0xbca06> │ │ │ │ - ldrb r2, [r0, #6] │ │ │ │ + ldrb r6, [r0, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r0, #5] │ │ │ │ + ldrb r4, [r0, #5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r7, #4] │ │ │ │ + ldrb r4, [r7, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r0, #6] │ │ │ │ + ldrb r2, [r1, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r2, #7] │ │ │ │ + ldrb r2, [r3, #7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r4, #10] │ │ │ │ + strb r4, [r4, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r2, #4] │ │ │ │ + ldrb r0, [r3, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1800] @ 0x708 │ │ │ │ subw sp, sp, #2260 @ 0x8d4 │ │ │ │ mov r4, r2 │ │ │ │ @@ -936362,64 +936363,64 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 33fd78 >::_M_default_append(unsigned int)@@Base+0xbd1e4> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ mrc 0, 7, r0, cr0, cr5, {2} │ │ │ │ - subs r4, #106 @ 0x6a │ │ │ │ + subs r4, #110 @ 0x6e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r4, [r2, #3] │ │ │ │ + ldrb r0, [r3, #3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r3, #254 @ 0xfe │ │ │ │ + subs r4, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #124 @ 0x7c │ │ │ │ + movs r3, #128 @ 0x80 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r3, #2] │ │ │ │ + ldrb r2, [r4, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r0, #2] │ │ │ │ + ldrb r2, [r1, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r1, #3] │ │ │ │ + strb r6, [r1, #3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r1, #31] │ │ │ │ + strb r4, [r1, #31] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #128 @ 0x80 │ │ │ │ + subs r6, #132 @ 0x84 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, #58 @ 0x3a │ │ │ │ + subs r6, #62 @ 0x3e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r1, #29] │ │ │ │ + strb r0, [r2, #29] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r4, #124] @ 0x7c │ │ │ │ + ldr r4, [r4, #124] @ 0x7c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r3, #27] │ │ │ │ + strb r2, [r4, #27] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stc 0, cr0, [ip], {85} @ 0x55 │ │ │ │ - ldr r0, [r5, #120] @ 0x78 │ │ │ │ + ldr r4, [r5, #120] @ 0x78 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r4, #26] │ │ │ │ + strb r2, [r5, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r7, #26] │ │ │ │ + strb r2, [r0, #27] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #246 @ 0xf6 │ │ │ │ + subs r1, #250 @ 0xfa │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #32 │ │ │ │ + subs r5, #36 @ 0x24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #12 │ │ │ │ + subs r5, #16 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r5, #112] @ 0x70 │ │ │ │ + ldr r6, [r5, #112] @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r5, #24] │ │ │ │ + strb r4, [r5, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r2, #112] @ 0x70 │ │ │ │ + ldr r6, [r2, #112] @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r2, #24] │ │ │ │ + strb r4, [r2, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r7, #108] @ 0x6c │ │ │ │ + ldr r6, [r7, #108] @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r7, #23] │ │ │ │ + strb r4, [r7, #23] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2016] @ 0x7e0 │ │ │ │ subw sp, sp, #2036 @ 0x7f4 │ │ │ │ @@ -936756,47 +936757,47 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 340256 >::_M_default_append(unsigned int)@@Base+0xbd6c2> │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add.w r0, r4, r5, lsr #1 │ │ │ │ - subs r0, #138 @ 0x8a │ │ │ │ + subs r0, #142 @ 0x8e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r7, #19] │ │ │ │ + strb r4, [r7, #19] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #38 @ 0x26 │ │ │ │ + subs r0, #42 @ 0x2a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r5, #6 │ │ │ │ + subs r4, r5, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r2, [r3, #19] │ │ │ │ + strb r6, [r3, #19] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #244 @ 0xf4 │ │ │ │ + subs r2, #248 @ 0xf8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, #176 @ 0xb0 │ │ │ │ + subs r2, #180 @ 0xb4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r1, #72] @ 0x48 │ │ │ │ + ldr r4, [r1, #72] @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, #82 @ 0x52 │ │ │ │ + adds r6, #86 @ 0x56 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, r2, #7 │ │ │ │ + adds r0, r3, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r6, [r0, #12] │ │ │ │ + strb r2, [r1, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #22 │ │ │ │ + subs r1, #26 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r0, #48] @ 0x30 │ │ │ │ + ldr r6, [r0, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r0, #8] │ │ │ │ + strb r4, [r0, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ b.n 340240 >::_M_default_append(unsigned int)@@Base+0xbd6ac> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [r0, #44] @ 0x2c │ │ │ │ + ldr r6, [r0, #44] @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r0, #7] │ │ │ │ + strb r4, [r0, #7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ mov r0, fp │ │ │ │ adds r4, #4 │ │ │ │ blx 11dcc │ │ │ │ ldr.w r1, [pc, #1596] @ 340934 >::_M_default_append(unsigned int)@@Base+0xbdda0> │ │ │ │ rsb r2, r0, #560 @ 0x230 │ │ │ │ movw r3, #562 @ 0x232 │ │ │ │ @@ -937358,115 +937359,115 @@ │ │ │ │ movw r3, #562 @ 0x232 │ │ │ │ adds r2, #1 │ │ │ │ add r1, pc │ │ │ │ mov r0, fp │ │ │ │ blx 11690 <__strncat_chk@plt> │ │ │ │ b.n 340424 >::_M_default_append(unsigned int)@@Base+0xbd890> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - strb r2, [r1, #6] │ │ │ │ + strb r6, [r1, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #152 @ 0x98 │ │ │ │ + adds r4, #156 @ 0x9c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, r3, #0 │ │ │ │ + adds r4, r3, #0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r5, #5] │ │ │ │ + strb r0, [r6, #5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r7, #2] │ │ │ │ + strb r4, [r7, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #6 │ │ │ │ + adds r7, #10 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r1, #2] │ │ │ │ + strb r4, [r1, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r2, #12] │ │ │ │ + ldr r4, [r2, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r4, r7] │ │ │ │ + ldr r6, [r4, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r6, #8] │ │ │ │ + ldr r0, [r7, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r0, r7] │ │ │ │ + ldr r0, [r1, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r3, #6 │ │ │ │ + adds r3, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, #44 @ 0x2c │ │ │ │ + adds r6, #48 @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, #20 │ │ │ │ + adds r6, #24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r2, #0] │ │ │ │ + ldr r2, [r3, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r0, r7 │ │ │ │ + adds r2, r1, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r7, #108] @ 0x6c │ │ │ │ + ldr r0, [r0, #112] @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #146 @ 0x92 │ │ │ │ + adds r5, #150 @ 0x96 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r1, #126 @ 0x7e │ │ │ │ + adds r1, #130 @ 0x82 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r3, #108] @ 0x6c │ │ │ │ + str r6, [r3, #108] @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r3, #92] @ 0x5c │ │ │ │ + ldr r4, [r3, #92] @ 0x5c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r0, #108] @ 0x6c │ │ │ │ + str r6, [r0, #108] @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r0, #92] @ 0x5c │ │ │ │ + ldr r4, [r0, #92] @ 0x5c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r5, #104] @ 0x68 │ │ │ │ + str r0, [r6, #104] @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsb r6, [r7, r6] │ │ │ │ + ldrsb r2, [r0, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r1, #92] @ 0x5c │ │ │ │ + ldr r4, [r1, #92] @ 0x5c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r3, r1 │ │ │ │ + adds r2, r4, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r5, #88] @ 0x58 │ │ │ │ + ldr r4, [r5, #88] @ 0x58 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #42 @ 0x2a │ │ │ │ + adds r4, #46 @ 0x2e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, #22 │ │ │ │ + adds r0, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r5, #84] @ 0x54 │ │ │ │ + str r0, [r6, #84] @ 0x54 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r5, #68] @ 0x44 │ │ │ │ + ldr r6, [r5, #68] @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r2, #84] @ 0x54 │ │ │ │ + str r0, [r3, #84] @ 0x54 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r2, #68] @ 0x44 │ │ │ │ + ldr r6, [r2, #68] @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #236 @ 0xec │ │ │ │ + adds r2, #240 @ 0xf0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r7, #76] @ 0x4c │ │ │ │ + str r4, [r7, #76] @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r6, #60] @ 0x3c │ │ │ │ + ldr r2, [r7, #60] @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r4, #76] @ 0x4c │ │ │ │ + str r4, [r4, #76] @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r3, #60] @ 0x3c │ │ │ │ + ldr r2, [r4, #60] @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #148 @ 0x94 │ │ │ │ + adds r2, #152 @ 0x98 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r5, #72] @ 0x48 │ │ │ │ + str r4, [r5, #72] @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r4, #56] @ 0x38 │ │ │ │ + ldr r2, [r5, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r2, #72] @ 0x48 │ │ │ │ + str r4, [r2, #72] @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r1, #56] @ 0x38 │ │ │ │ + ldr r2, [r2, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r7, #68] @ 0x44 │ │ │ │ + str r4, [r7, #68] @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r6, #52] @ 0x34 │ │ │ │ + ldr r2, [r7, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r4, #68] @ 0x44 │ │ │ │ + str r4, [r4, #68] @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r3, #52] @ 0x34 │ │ │ │ + ldr r2, [r4, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r1, #68] @ 0x44 │ │ │ │ + str r4, [r1, #68] @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r0, #52] @ 0x34 │ │ │ │ + ldr r2, [r1, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r1, #56] @ 0x38 │ │ │ │ + ldr r2, [r2, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ mov r4, r0 │ │ │ │ @@ -937778,63 +937779,63 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 340d1a >::_M_default_append(unsigned int)@@Base+0xbe186> │ │ │ │ svc 224 @ 0xe0 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [r6, r3] │ │ │ │ + ldr r0, [r7, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, r1, r1 │ │ │ │ + subs r2, r2, r1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r4, r2] │ │ │ │ + ldr r2, [r5, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, r0, r0 │ │ │ │ + subs r6, r0, r0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r1, #32] │ │ │ │ + str r6, [r1, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r3, r4] │ │ │ │ + strh r2, [r4, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r1, #28] │ │ │ │ + str r0, [r2, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r4, #20] │ │ │ │ + str r2, [r5, #20] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r7, r1] │ │ │ │ + strh r6, [r7, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r5!, {r4, r6} │ │ │ │ + stmia r5!, {r2, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r4, 340e08 >::_M_default_append(unsigned int)@@Base+0xbe274> │ │ │ │ + cbz r0, 340e0a >::_M_default_append(unsigned int)@@Base+0xbe276> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r6, #12] │ │ │ │ + str r6, [r6, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ ble.n 340cf4 >::_M_default_append(unsigned int)@@Base+0xbe160> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - cbz r2, 340dfc >::_M_default_append(unsigned int)@@Base+0xbe268> │ │ │ │ + cbz r6, 340dfc >::_M_default_append(unsigned int)@@Base+0xbe268> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r4, 340dfe >::_M_default_append(unsigned int)@@Base+0xbe26a> │ │ │ │ + cbz r0, 340e00 >::_M_default_append(unsigned int)@@Base+0xbe26c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r6, #8] │ │ │ │ + str r0, [r7, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r1, r7] │ │ │ │ + str r4, [r1, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r3, #4] │ │ │ │ + str r2, [r4, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r6, r5] │ │ │ │ + str r6, [r6, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r0, #4] │ │ │ │ + str r6, [r0, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r2, r5] │ │ │ │ + str r0, [r3, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r4, #0] │ │ │ │ + str r6, [r4, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r6, r4] │ │ │ │ + str r0, [r7, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r0, #0] │ │ │ │ + str r6, [r0, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r2, r4] │ │ │ │ + str r0, [r3, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #464] @ (340fa8 >::_M_default_append(unsigned int)@@Base+0xbe414>) │ │ │ │ sub sp, #24 │ │ │ │ @@ -938021,70 +938022,70 @@ │ │ │ │ b.n 340e52 >::_M_default_append(unsigned int)@@Base+0xbe2be> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bgt.n 341008 >::_M_default_append(unsigned int)@@Base+0xbe474> │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r2, [r7, r4] │ │ │ │ + ldrsh r6, [r7, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r1, r0] │ │ │ │ + ldrh r6, [r1, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r7, #104] @ 0x68 │ │ │ │ + str r4, [r7, #104] @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r4, #108] @ 0x6c │ │ │ │ + str r2, [r5, #108] @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ lsls r3, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r0, [r1, r4] │ │ │ │ + ldrsh r4, [r1, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r3, r0] │ │ │ │ + str r0, [r4, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ blt.n 340f3c >::_M_default_append(unsigned int)@@Base+0xbe3a8> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrsh r4, [r2, r3] │ │ │ │ + ldrsh r0, [r3, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [pc, #928] @ (341378 >::_M_default_append(unsigned int)@@Base+0xbe7e4>) │ │ │ │ + ldr r7, [pc, #944] @ (341388 >::_M_default_append(unsigned int)@@Base+0xbe7f4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ add r6, sp, #76 @ 0x4c │ │ │ │ vqshlu.s32 q9, , #31 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r6, [r2, r2] │ │ │ │ + ldrsh r2, [r3, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [pc, #680] @ (341290 >::_M_default_append(unsigned int)@@Base+0xbe6fc>) │ │ │ │ + ldr r7, [pc, #696] @ (3412a0 >::_M_default_append(unsigned int)@@Base+0xbe70c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r4, [r7, r1] │ │ │ │ + ldrsh r0, [r0, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [pc, #576] @ (341230 >::_M_default_append(unsigned int)@@Base+0xbe69c>) │ │ │ │ + ldr r7, [pc, #592] @ (341240 >::_M_default_append(unsigned int)@@Base+0xbe6ac>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ strb r3, [r6, r0] │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r2, #100] @ 0x64 │ │ │ │ + str r6, [r2, #100] @ 0x64 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r7, #92] @ 0x5c │ │ │ │ + str r2, [r0, #96] @ 0x60 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh r0, [r6, r0] │ │ │ │ + ldrsh r4, [r6, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [pc, #272] @ (341114 >::_M_default_append(unsigned int)@@Base+0xbe580>) │ │ │ │ + ldr r7, [pc, #288] @ (341124 >::_M_default_append(unsigned int)@@Base+0xbe590>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r6, [r2, r0] │ │ │ │ + ldrsh r2, [r3, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [pc, #168] @ (3410b4 >::_M_default_append(unsigned int)@@Base+0xbe520>) │ │ │ │ + ldr r7, [pc, #184] @ (3410c4 >::_M_default_append(unsigned int)@@Base+0xbe530>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r5, #96] @ 0x60 │ │ │ │ + str r6, [r5, #96] @ 0x60 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r4, #100] @ 0x64 │ │ │ │ + str r6, [r4, #100] @ 0x64 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r3, r7] │ │ │ │ + ldrb r6, [r3, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [pc, #952] @ (3413d4 >::_M_default_append(unsigned int)@@Base+0xbe840>) │ │ │ │ + ldr r6, [pc, #968] @ (3413e4 >::_M_default_append(unsigned int)@@Base+0xbe850>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r7, r6] │ │ │ │ + ldrb r0, [r0, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [pc, #824] @ (34135c >::_M_default_append(unsigned int)@@Base+0xbe7c8>) │ │ │ │ + ldr r6, [pc, #840] @ (34136c >::_M_default_append(unsigned int)@@Base+0xbe7d8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 340dc8 >::_M_default_append(unsigned int)@@Base+0xbe234> │ │ │ │ @@ -938105,17 +938106,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldrb r4, [r7, r3] │ │ │ │ + ldrb r0, [r0, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [pc, #64] @ (3410b0 >::_M_default_append(unsigned int)@@Base+0xbe51c>) │ │ │ │ + ldr r6, [pc, #80] @ (3410c0 >::_M_default_append(unsigned int)@@Base+0xbe52c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #196608 @ 0x30000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -938844,87 +938845,87 @@ │ │ │ │ ldr.w r7, [r4, #4056] @ 0xfd8 │ │ │ │ cmp r7, #8 │ │ │ │ bne.w 341336 >::_M_default_append(unsigned int)@@Base+0xbe7a2> │ │ │ │ mov fp, sl │ │ │ │ mov.w sl, #1 │ │ │ │ b.n 3414ba >::_M_default_append(unsigned int)@@Base+0xbe926> │ │ │ │ ... │ │ │ │ - ldrb r6, [r7, r1] │ │ │ │ + ldrb r2, [r0, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ bls.n 3419ec >::_M_default_append(unsigned int)@@Base+0xbee58> │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, #210 @ 0xd2 │ │ │ │ + adds r2, #214 @ 0xd6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #194 @ 0xc2 │ │ │ │ + adds r2, #198 @ 0xc6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r2, r5] │ │ │ │ + ldrh r2, [r3, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [pc, #416] @ (341b14 >::_M_default_append(unsigned int)@@Base+0xbef80>) │ │ │ │ + ldr r4, [pc, #432] @ (341b24 >::_M_default_append(unsigned int)@@Base+0xbef90>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ bvc.n 341964 >::_M_default_append(unsigned int)@@Base+0xbedd0> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r0, [r1, r4] │ │ │ │ + ldrh r4, [r1, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [pc, #104] @ (3419e8 >::_M_default_append(unsigned int)@@Base+0xbee54>) │ │ │ │ + ldr r4, [pc, #120] @ (3419f8 >::_M_default_append(unsigned int)@@Base+0xbee64>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, #44 @ 0x2c │ │ │ │ + adds r2, #48 @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #66 @ 0x42 │ │ │ │ + adds r2, #70 @ 0x46 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r7, r2] │ │ │ │ + ldrh r2, [r0, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #832] @ (341cd0 >::_M_default_append(unsigned int)@@Base+0xbf13c>) │ │ │ │ + ldr r3, [pc, #848] @ (341ce0 >::_M_default_append(unsigned int)@@Base+0xbf14c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r4, r2] │ │ │ │ + ldrh r4, [r4, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #712] @ (341c60 >::_M_default_append(unsigned int)@@Base+0xbf0cc>) │ │ │ │ + ldr r3, [pc, #728] @ (341c70 >::_M_default_append(unsigned int)@@Base+0xbf0dc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r0, r2] │ │ │ │ + ldrh r6, [r0, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #584] @ (341be8 >::_M_default_append(unsigned int)@@Base+0xbf054>) │ │ │ │ + ldr r3, [pc, #600] @ (341bf8 >::_M_default_append(unsigned int)@@Base+0xbf064>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r1, #6] │ │ │ │ + strb r4, [r1, #6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r5, #80] @ 0x50 │ │ │ │ + str r4, [r5, #80] @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r5, #60] @ 0x3c │ │ │ │ + str r2, [r6, #60] @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r0, r3] │ │ │ │ + ldr r2, [r1, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #864] @ (341d14 >::_M_default_append(unsigned int)@@Base+0xbf180>) │ │ │ │ + ldr r1, [pc, #880] @ (341d24 >::_M_default_append(unsigned int)@@Base+0xbf190>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r4, r2] │ │ │ │ + ldr r2, [r5, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #736] @ (341c9c >::_M_default_append(unsigned int)@@Base+0xbf108>) │ │ │ │ + ldr r1, [pc, #752] @ (341cac >::_M_default_append(unsigned int)@@Base+0xbf118>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r4, r1] │ │ │ │ + ldr r6, [r4, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r2, #16] │ │ │ │ + str r6, [r2, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #62 @ 0x3e │ │ │ │ + subs r1, #66 @ 0x42 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r7, pc, #288 @ (adr r7, 341aec >::_M_default_append(unsigned int)@@Base+0xbef58>) │ │ │ │ + add r7, pc, #304 @ (adr r7, 341afc >::_M_default_append(unsigned int)@@Base+0xbef68>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, r5] │ │ │ │ + strb r4, [r7, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mov ip, r1 │ │ │ │ + mov r8, r2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r3, r5] │ │ │ │ + strb r0, [r4, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mov r0, lr │ │ │ │ + mov r4, lr │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r7, #196 @ 0xc4 │ │ │ │ + adds r7, #200 @ 0xc8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r5, pc, #808 @ (adr r5, 341d0c >::_M_default_append(unsigned int)@@Base+0xbf178>) │ │ │ │ + add r5, pc, #824 @ (adr r5, 341d1c >::_M_default_append(unsigned int)@@Base+0xbf188>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r0, [r5, r6] │ │ │ │ + ldrsh r4, [r5, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh r4, [r2, r5] │ │ │ │ + ldrsh r0, [r3, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r1, [pc, #872] @ (341d58 >::_M_default_append(unsigned int)@@Base+0xbf1c4>) │ │ │ │ ldr.w r0, [r4, #4024] @ 0xfb8 │ │ │ │ add r1, pc │ │ │ │ bl 4cf700 │ │ │ │ cmp r0, #0 │ │ │ │ beq.w 34247a >::_M_default_append(unsigned int)@@Base+0xbf8e6> │ │ │ │ @@ -939203,43 +939204,43 @@ │ │ │ │ ldr.w r2, [r3, #-80] │ │ │ │ str.w r2, [r4, #4028] @ 0xfbc │ │ │ │ str.w r1, [r3, #-80] │ │ │ │ b.n 341892 >::_M_default_append(unsigned int)@@Base+0xbecfe> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - strb r6, [r2, r0] │ │ │ │ + strb r2, [r3, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r5, r0] │ │ │ │ + strh r6, [r5, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - orrs r6, r7 │ │ │ │ + muls r2, r0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r1, r0] │ │ │ │ + strh r2, [r2, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - orrs r2, r4 │ │ │ │ + orrs r6, r4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r2, r7] │ │ │ │ + str r0, [r3, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmn r0, r5 │ │ │ │ + cmn r4, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r7, r6] │ │ │ │ + str r4, [r7, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmn r4, r1 │ │ │ │ + cmn r0, r2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r1, r6] │ │ │ │ + str r4, [r1, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r0, r3 │ │ │ │ + cmp r4, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r5, r5] │ │ │ │ + str r4, [r5, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - negs r6, r6 │ │ │ │ + negs r2, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r7, r0] │ │ │ │ + str r2, [r0, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adcs r6, r1 │ │ │ │ + adcs r2, r2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldrb r3, [r7, #1] │ │ │ │ cmp r3, #49 @ 0x31 │ │ │ │ beq.w 3422a6 >::_M_default_append(unsigned int)@@Base+0xbf712> │ │ │ │ cmp r2, #83 @ 0x53 │ │ │ │ bne.w 341932 >::_M_default_append(unsigned int)@@Base+0xbed9e> │ │ │ │ ldrb r3, [r7, #1] │ │ │ │ @@ -939562,33 +939563,33 @@ │ │ │ │ bl 33c36c >::_M_default_append(unsigned int)@@Base+0xb97d8> │ │ │ │ ldr.w r0, [r4, #4024] @ 0xfb8 │ │ │ │ b.n 34210a >::_M_default_append(unsigned int)@@Base+0xbf576> │ │ │ │ nop │ │ │ │ @ instruction: 0xffffffff │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r7, r2] │ │ │ │ + ldrh r4, [r7, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r6, r1] │ │ │ │ + ldrh r4, [r6, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [pc, #928] @ (3424e8 >::_M_default_append(unsigned int)@@Base+0xbf954>) │ │ │ │ + ldr r5, [pc, #944] @ (3424f8 >::_M_default_append(unsigned int)@@Base+0xbf964>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #252 @ 0xfc │ │ │ │ + subs r7, #0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #816] @ (342480 >::_M_default_append(unsigned int)@@Base+0xbf8ec>) │ │ │ │ + ldr r5, [pc, #832] @ (342490 >::_M_default_append(unsigned int)@@Base+0xbf8fc>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #224 @ 0xe0 │ │ │ │ + subs r6, #228 @ 0xe4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #536] @ (342370 >::_M_default_append(unsigned int)@@Base+0xbf7dc>) │ │ │ │ + ldr r5, [pc, #552] @ (342380 >::_M_default_append(unsigned int)@@Base+0xbf7ec>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #154 @ 0x9a │ │ │ │ + subs r6, #158 @ 0x9e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r7, #170 @ 0xaa │ │ │ │ + cmp r7, #174 @ 0xae │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [sp, #720] @ 0x2d0 │ │ │ │ + ldr r5, [sp, #736] @ 0x2e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ add.w r1, sp, #131072 @ 0x20000 │ │ │ │ mov r2, r0 │ │ │ │ add.w r1, r1, #284 @ 0x11c │ │ │ │ sub.w r3, r6, #136 @ 0x88 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ sub.w r9, r6, #140 @ 0x8c │ │ │ │ @@ -940114,98 +940115,98 @@ │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ b.w 34175a >::_M_default_append(unsigned int)@@Base+0xbebc6> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - str r2, [r1, r2] │ │ │ │ + str r6, [r1, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #160] @ (342820 >::_M_default_append(unsigned int)@@Base+0xbfc8c>) │ │ │ │ + ldr r3, [pc, #176] @ (342830 >::_M_default_append(unsigned int)@@Base+0xbfc9c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [pc, #736] @ (342a64 >::_M_default_append(unsigned int)@@Base+0xbfed0>) │ │ │ │ + ldr r2, [pc, #752] @ (342a74 >::_M_default_append(unsigned int)@@Base+0xbfee0>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r3, #202 @ 0xca │ │ │ │ + subs r3, #206 @ 0xce │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [pc, #360] @ (3428f4 >::_M_default_append(unsigned int)@@Base+0xbfd60>) │ │ │ │ + ldr r2, [pc, #376] @ (342904 >::_M_default_append(unsigned int)@@Base+0xbfd70>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r3, #108 @ 0x6c │ │ │ │ + subs r3, #112 @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, #144 @ 0x90 │ │ │ │ + cmp r4, #148 @ 0x94 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [sp, #536] @ 0x218 │ │ │ │ + ldr r2, [sp, #552] @ 0x228 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r1, r1] │ │ │ │ + strh r4, [r1, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #528] @ (3429b0 >::_M_default_append(unsigned int)@@Base+0xbfe1c>) │ │ │ │ + ldr r1, [pc, #544] @ (3429c0 >::_M_default_append(unsigned int)@@Base+0xbfe2c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #152 @ 0x98 │ │ │ │ + subs r2, #156 @ 0x9c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r6, r7] │ │ │ │ + str r4, [r6, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [pc, #1008] @ (342b9c >::_M_default_append(unsigned int)@@Base+0xc0008>) │ │ │ │ + ldr r1, [pc, #0] @ (3427ac >::_M_default_append(unsigned int)@@Base+0xbfc18>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #16 │ │ │ │ + subs r2, #20 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [pc, #912] @ (342b44 >::_M_default_append(unsigned int)@@Base+0xbffb0>) │ │ │ │ + ldr r0, [pc, #928] @ (342b54 >::_M_default_append(unsigned int)@@Base+0xbffc0>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #248 @ 0xf8 │ │ │ │ + subs r1, #252 @ 0xfc │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp2 0, 4, cr0, cr6, cr10, {2} │ │ │ │ - str r4, [r7, r5] │ │ │ │ + cdp2 0, 4, cr0, cr10, cr10, {2} │ │ │ │ + str r0, [r0, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [pc, #368] @ (342934 >::_M_default_append(unsigned int)@@Base+0xbfda0>) │ │ │ │ + ldr r0, [pc, #384] @ (342944 >::_M_default_append(unsigned int)@@Base+0xbfdb0>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #112 @ 0x70 │ │ │ │ + subs r1, #116 @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r6, r2] │ │ │ │ + str r0, [r7, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0x4782 │ │ │ │ + @ instruction: 0x4786 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #150 @ 0x96 │ │ │ │ + subs r0, #154 @ 0x9a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bx ip │ │ │ │ + bx sp │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #122 @ 0x7a │ │ │ │ + subs r0, #126 @ 0x7e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r5, r2] │ │ │ │ + str r4, [r5, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bxns r6 │ │ │ │ + bx r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #72 @ 0x48 │ │ │ │ + subs r0, #76 @ 0x4c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bxns r3 │ │ │ │ + bx r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #46 @ 0x2e │ │ │ │ + subs r0, #50 @ 0x32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bx r0 │ │ │ │ + bxns r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #18 │ │ │ │ + subs r0, #22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov r8, r9 │ │ │ │ + mov ip, r9 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #220 @ 0xdc │ │ │ │ + adds r7, #224 @ 0xe0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov ip, r5 │ │ │ │ + mov r8, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #192 @ 0xc0 │ │ │ │ + adds r7, #196 @ 0xc4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov ip, r1 │ │ │ │ + mov r8, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #160 @ 0xa0 │ │ │ │ + adds r7, #164 @ 0xa4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #400] @ (3429a4 >::_M_default_append(unsigned int)@@Base+0xbfe10>) │ │ │ │ + ldr r7, [pc, #416] @ (3429b4 >::_M_default_append(unsigned int)@@Base+0xbfe20>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r7, r0] │ │ │ │ + str r2, [r0, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r1, r4] │ │ │ │ + str r4, [r1, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mov r4, r3 │ │ │ │ + mov r0, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #46 @ 0x2e │ │ │ │ + adds r7, #50 @ 0x32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r5 │ │ │ │ bl 33c36c >::_M_default_append(unsigned int)@@Base+0xb97d8> │ │ │ │ str r0, [sp, #112] @ 0x70 │ │ │ │ cmp r0, #0 │ │ │ │ beq.w 342c32 >::_M_default_append(unsigned int)@@Base+0xc009e> │ │ │ │ @@ -940571,69 +940572,69 @@ │ │ │ │ bl 33bd18 >::_M_default_append(unsigned int)@@Base+0xb9184> │ │ │ │ b.w 3421f8 >::_M_default_append(unsigned int)@@Base+0xbf664> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ - movs r7, #104 @ 0x68 │ │ │ │ + movs r7, #108 @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r5, [sp, #392] @ 0x188 │ │ │ │ + str r5, [sp, #408] @ 0x198 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #400] @ (342df0 >::_M_default_append(unsigned int)@@Base+0xc025c>) │ │ │ │ + ldr r2, [pc, #416] @ (342e00 >::_M_default_append(unsigned int)@@Base+0xc026c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [pc, #88] @ (342cbc >::_M_default_append(unsigned int)@@Base+0xc0128>) │ │ │ │ + ldr r7, [pc, #104] @ (342ccc >::_M_default_append(unsigned int)@@Base+0xc0138>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, lr │ │ │ │ + add r0, pc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #134 @ 0x86 │ │ │ │ + adds r5, #138 @ 0x8a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmn r2, r0 │ │ │ │ + cmn r6, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #210 @ 0xd2 │ │ │ │ + adds r3, #214 @ 0xd6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r0, r4 │ │ │ │ + cmp r4, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #180 @ 0xb4 │ │ │ │ + adds r3, #184 @ 0xb8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #280] @ (342d98 >::_M_default_append(unsigned int)@@Base+0xc0204>) │ │ │ │ + ldr r5, [pc, #296] @ (342da8 >::_M_default_append(unsigned int)@@Base+0xc0214>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [pc, #48] @ (342cb4 >::_M_default_append(unsigned int)@@Base+0xc0120>) │ │ │ │ + ldr r5, [pc, #64] @ (342cc4 >::_M_default_append(unsigned int)@@Base+0xc0130>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - negs r4, r2 │ │ │ │ + negs r0, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #104 @ 0x68 │ │ │ │ + adds r3, #108 @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - tst r4, r6 │ │ │ │ + tst r0, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #72 @ 0x48 │ │ │ │ + adds r3, #76 @ 0x4c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - tst r4, r2 │ │ │ │ + tst r0, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #40 @ 0x28 │ │ │ │ + adds r3, #44 @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - rors r4, r1 │ │ │ │ + rors r0, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #224 @ 0xe0 │ │ │ │ + adds r2, #228 @ 0xe4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [pc, #664] @ (342f40 >::_M_default_append(unsigned int)@@Base+0xc03ac>) │ │ │ │ + ldr r4, [pc, #680] @ (342f50 >::_M_default_append(unsigned int)@@Base+0xc03bc>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adcs r4, r5 │ │ │ │ + adcs r0, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #128 @ 0x80 │ │ │ │ + adds r2, #132 @ 0x84 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adcs r4, r1 │ │ │ │ + adcs r0, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #96 @ 0x60 │ │ │ │ + adds r2, #100 @ 0x64 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r5 │ │ │ │ + asrs r0, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #64 @ 0x40 │ │ │ │ + adds r2, #68 @ 0x44 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov r0, r5 │ │ │ │ + mov r4, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r1, [pc, #896] @ (343048 >::_M_default_append(unsigned int)@@Base+0xc04b4>) │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ add r1, pc │ │ │ │ blx 12090 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -940937,59 +940938,59 @@ │ │ │ │ bne.w 342a06 >::_M_default_append(unsigned int)@@Base+0xbfe72> │ │ │ │ b.n 342eea >::_M_default_append(unsigned int)@@Base+0xc0356> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - movs r7, #214 @ 0xd6 │ │ │ │ + movs r7, #218 @ 0xda │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, pc, #552 @ (adr r4, 343278 >::_M_default_append(unsigned int)@@Base+0xc06e4>) │ │ │ │ + add r4, pc, #568 @ (adr r4, 343288 >::_M_default_append(unsigned int)@@Base+0xc06f4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #312] @ (34318c >::_M_default_append(unsigned int)@@Base+0xc05f8>) │ │ │ │ + ldr r1, [pc, #328] @ (34319c >::_M_default_append(unsigned int)@@Base+0xc0608>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #40 @ 0x28 │ │ │ │ + subs r7, #44 @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, #60 @ 0x3c │ │ │ │ + adds r0, #64 @ 0x40 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r7, #10 │ │ │ │ + subs r7, #14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, #30 │ │ │ │ + adds r0, #34 @ 0x22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, pc, #56 @ (adr r3, 3430a0 >::_M_default_append(unsigned int)@@Base+0xc050c>) │ │ │ │ + add r3, pc, #72 @ (adr r3, 3430b0 >::_M_default_append(unsigned int)@@Base+0xc051c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0x47b2 │ │ │ │ + @ instruction: 0x47b6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #30 │ │ │ │ + movs r6, #34 @ 0x22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, pc, #840 @ (adr r2, 3433bc >::_M_default_append(unsigned int)@@Base+0xc0828>) │ │ │ │ + add r2, pc, #856 @ (adr r2, 3433cc >::_M_default_append(unsigned int)@@Base+0xc0838>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bxns r9 │ │ │ │ + bx sl │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mov r8, lr │ │ │ │ + mov ip, lr │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #66 @ 0x42 │ │ │ │ + subs r6, #70 @ 0x46 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r7, #86 @ 0x56 │ │ │ │ + cmp r7, #90 @ 0x5a │ │ │ │ lsls r2, r1, #1 │ │ │ │ bx r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #8 │ │ │ │ + subs r6, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r7, #28 │ │ │ │ + cmp r7, #32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #232 @ 0xe8 │ │ │ │ + subs r5, #236 @ 0xec │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #252 @ 0xfc │ │ │ │ + cmp r7, #0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov ip, r8 │ │ │ │ + mov r8, r9 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #184 @ 0xb8 │ │ │ │ + subs r5, #188 @ 0xbc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf6fa004b │ │ │ │ + @ instruction: 0xf6fe004b │ │ │ │ vmov.f64 d0, d7 │ │ │ │ ldr.w r0, [r6, #-124] │ │ │ │ vstr d7, [sp, #112] @ 0x70 │ │ │ │ bl 4fcf38 │ │ │ │ vldr d7, [sp, #112] @ 0x70 │ │ │ │ ldr.w r1, [r6, #-128] │ │ │ │ ldr.w r0, [r6, #-120] │ │ │ │ @@ -941330,61 +941331,61 @@ │ │ │ │ ldr.w r1, [r4, #4056] @ 0xfd8 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mvn.w r3, #8 │ │ │ │ str r3, [sp, #92] @ 0x5c │ │ │ │ b.w 3414ba >::_M_default_append(unsigned int)@@Base+0xbe926> │ │ │ │ nop │ │ │ │ - subs r4, #96 @ 0x60 │ │ │ │ + subs r4, #100 @ 0x64 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r5, #116 @ 0x74 │ │ │ │ + cmp r5, #120 @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sbcs r0, r5 │ │ │ │ + sbcs r4, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r3, #226 @ 0xe2 │ │ │ │ + subs r3, #230 @ 0xe6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, #244 @ 0xf4 │ │ │ │ + cmp r4, #248 @ 0xf8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, ip │ │ │ │ + add r0, sp │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r1 │ │ │ │ + lsls r2, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #232 @ 0xe8 │ │ │ │ + subs r2, #236 @ 0xec │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r3, #250 @ 0xfa │ │ │ │ + cmp r3, #254 @ 0xfe │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mvns r6, r7 │ │ │ │ + add r2, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ands r6, r5 │ │ │ │ + ands r2, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #32 │ │ │ │ + subs r2, #36 @ 0x24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r3, #48 @ 0x30 │ │ │ │ + cmp r3, #52 @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmn r4, r6 │ │ │ │ + cmn r0, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #232 @ 0xe8 │ │ │ │ + subs r1, #236 @ 0xec │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r2, #248 @ 0xf8 │ │ │ │ + cmp r2, #252 @ 0xfc │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, r3 │ │ │ │ + cmp r0, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - eors r2, r2 │ │ │ │ + eors r6, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #190 @ 0xbe │ │ │ │ + subs r7, #194 @ 0xc2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #118 @ 0x76 │ │ │ │ + subs r7, #122 @ 0x7a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #230 @ 0xe6 │ │ │ │ + subs r6, #234 @ 0xea │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #222 @ 0xde │ │ │ │ + subs r6, #226 @ 0xe2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #204 @ 0xcc │ │ │ │ + subs r0, #208 @ 0xd0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add lr, r0 │ │ │ │ + add sl, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 341070 >::_M_default_append(unsigned int)@@Base+0xbe4dc> │ │ │ │ @@ -941405,17 +941406,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - subs r0, #36 @ 0x24 │ │ │ │ + subs r0, #40 @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r1, #56 @ 0x38 │ │ │ │ + cmp r1, #60 @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1312] @ 0x520 │ │ │ │ subw sp, sp, #2724 @ 0xaa4 │ │ │ │ @@ -942577,139 +942578,139 @@ │ │ │ │ ldr r2, [pc, #276] @ (344318 >::_M_default_append(unsigned int)@@Base+0xc1784>) │ │ │ │ ldr r1, [sp, #104] @ 0x68 │ │ │ │ movw r3, #4895 @ 0x131f │ │ │ │ add r2, pc │ │ │ │ bl 16ddc │ │ │ │ b.n 343d44 >::_M_default_append(unsigned int)@@Base+0xc11b0> │ │ │ │ nop │ │ │ │ - cmp r3, #106 @ 0x6a │ │ │ │ + cmp r3, #110 @ 0x6e │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r2, r3, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r7, #8 │ │ │ │ + adds r7, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r0, #26 │ │ │ │ + cmp r0, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, #234 @ 0xea │ │ │ │ + adds r6, #238 @ 0xee │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r7, #252 @ 0xfc │ │ │ │ + cmp r0, #0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ cbz r2, 344298 >::_M_default_append(unsigned int)@@Base+0xc1704> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - adds r3, #144 @ 0x90 │ │ │ │ + adds r3, #148 @ 0x94 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - muls r2, r3 │ │ │ │ + muls r6, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, r6, #3 │ │ │ │ + subs r2, r7, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #210 @ 0xd2 │ │ │ │ + adds r5, #214 @ 0xd6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #228 @ 0xe4 │ │ │ │ + movs r6, #232 @ 0xe8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - tst r0, r2 │ │ │ │ + tst r4, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, #64 @ 0x40 │ │ │ │ + adds r0, #68 @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - orrs r4, r4 │ │ │ │ + orrs r0, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - orrs r2, r5 │ │ │ │ + orrs r6, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - orrs r4, r4 │ │ │ │ + orrs r0, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - muls r2, r4 │ │ │ │ + muls r6, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r2 │ │ │ │ + lsrs r4, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r4, #10 │ │ │ │ + lsls r6, r4, #10 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - muls r6, r0 │ │ │ │ + muls r2, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r4, #9 │ │ │ │ + lsls r0, r5, #9 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 343ee8 >::_M_default_append(unsigned int)@@Base+0xc1354> │ │ │ │ + b.n 343ef0 >::_M_default_append(unsigned int)@@Base+0xc135c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #22 │ │ │ │ + subs r3, #26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 343d7c >::_M_default_append(unsigned int)@@Base+0xc11e8> │ │ │ │ + b.n 343d84 >::_M_default_append(unsigned int)@@Base+0xc11f0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #156 @ 0x9c │ │ │ │ + subs r2, #160 @ 0xa0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #70 @ 0x46 │ │ │ │ + adds r3, #74 @ 0x4a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #66 @ 0x42 │ │ │ │ + subs r2, #70 @ 0x46 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #36 @ 0x24 │ │ │ │ + subs r7, #40 @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #244 @ 0xf4 │ │ │ │ + subs r6, #248 @ 0xf8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #246 @ 0xf6 │ │ │ │ + subs r1, #250 @ 0xfa │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc2 0, cr0, [r4, #-312]! @ 0xfffffec8 │ │ │ │ - stc2 0, cr0, [r6, #-312] @ 0xfffffec8 │ │ │ │ - adds r2, #60 @ 0x3c │ │ │ │ + stc2 0, cr0, [r8, #-312]! @ 0xfffffec8 │ │ │ │ + stc2 0, cr0, [sl, #-312] @ 0xfffffec8 │ │ │ │ + adds r2, #64 @ 0x40 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r3, #78 @ 0x4e │ │ │ │ + movs r3, #82 @ 0x52 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, #8 │ │ │ │ + adds r2, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r3, #26 │ │ │ │ + movs r3, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vhadd.u q8, q5, │ │ │ │ - ands r6, r4 │ │ │ │ + vhadd.u q8, q7, │ │ │ │ + ands r2, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #46 @ 0x2e │ │ │ │ + subs r1, #50 @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #64 @ 0x40 │ │ │ │ + adds r1, #68 @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3447e8 >::_M_default_append(unsigned int)@@Base+0xc1c54> │ │ │ │ + b.n 3447f0 >::_M_default_append(unsigned int)@@Base+0xc1c5c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #210 @ 0xd2 │ │ │ │ + cmp r5, #214 @ 0xd6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r7, r0] │ │ │ │ + ldrh r2, [r0, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2 0, cr0, [r0, #-292]! @ 0xfffffedc │ │ │ │ - ldc2 0, cr0, [r4, #-292] @ 0xfffffedc │ │ │ │ - adds r3, #50 @ 0x32 │ │ │ │ + stc2 0, cr0, [r4, #-292]! @ 0xfffffedc │ │ │ │ + ldc2 0, cr0, [r8, #-292] @ 0xfffffedc │ │ │ │ + adds r3, #54 @ 0x36 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #952] @ 0x3b8 │ │ │ │ + ldr r2, [sp, #968] @ 0x3c8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r7, #86 @ 0x56 │ │ │ │ + cmp r7, #90 @ 0x5a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r0, #104 @ 0x68 │ │ │ │ + movs r0, #108 @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, #102 @ 0x66 │ │ │ │ + adds r6, #106 @ 0x6a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc2 0, cr0, [r4], {73} @ 0x49 │ │ │ │ - subs r5, #32 │ │ │ │ + stc2 0, cr0, [r8], {73} @ 0x49 │ │ │ │ + subs r5, #36 @ 0x24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #38 @ 0x26 │ │ │ │ + cmp r6, #42 @ 0x2a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, r7, #4 │ │ │ │ + subs r6, r7, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r5, #200 @ 0xc8 │ │ │ │ + cmp r5, #204 @ 0xcc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, r3, #3 │ │ │ │ + subs r0, r4, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, sp, #656 @ 0x290 │ │ │ │ + add r4, sp, #672 @ 0x2a0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r5, #104 @ 0x68 │ │ │ │ + cmp r5, #108 @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, #112 @ 0x70 │ │ │ │ + cmp r4, #116 @ 0x74 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, r0, #6 │ │ │ │ + adds r0, r1, #6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, #30 │ │ │ │ + cmp r4, #34 @ 0x22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r6, #4 │ │ │ │ + adds r6, r6, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r3, #190 @ 0xbe │ │ │ │ + cmp r3, #194 @ 0xc2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r3, #38 @ 0x26 │ │ │ │ + cmp r3, #42 @ 0x2a │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r1, [pc, #912] @ (3446b0 >::_M_default_append(unsigned int)@@Base+0xc1b1c>) │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ blx 12090 │ │ │ │ mov r7, r0 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -943040,56 +943041,56 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #108] @ (344708 >::_M_default_append(unsigned int)@@Base+0xc1b74>) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 343a14 >::_M_default_append(unsigned int)@@Base+0xc0e80> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - adds r4, r6, #6 │ │ │ │ + adds r0, r7, #6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r6 │ │ │ │ + asrs r2, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r2, #36] @ 0x24 │ │ │ │ + str r2, [r3, #36] @ 0x24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r1, #182 @ 0xb6 │ │ │ │ + cmp r1, #186 @ 0xba │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bx r7 │ │ │ │ + bx r8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #210 @ 0xd2 │ │ │ │ + cmp r0, #214 @ 0xd6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r4, r7 │ │ │ │ + adds r2, r5, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r0, #186 @ 0xba │ │ │ │ + cmp r0, #190 @ 0xbe │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r1, r7 │ │ │ │ + adds r2, r2, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r0, #96 @ 0x60 │ │ │ │ + cmp r0, #100 @ 0x64 │ │ │ │ lsls r5, r1, #1 │ │ │ │ strb r7, [r3, #30] │ │ │ │ vabdl.u , d31, d7 │ │ │ │ vqshl.u32 , , #31 │ │ │ │ - @ instruction: 0xffff27e2 │ │ │ │ + @ instruction: 0xffff27e6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r6, r3 │ │ │ │ + adds r2, r7, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r7, #186 @ 0xba │ │ │ │ + movs r7, #190 @ 0xbe │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #184 @ 0xb8 │ │ │ │ + cmp r6, #188 @ 0xbc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r7, #4 │ │ │ │ + movs r7, #8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #2 │ │ │ │ + cmp r6, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #222 @ 0xde │ │ │ │ + movs r6, #226 @ 0xe2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r5, #220 @ 0xdc │ │ │ │ + cmp r5, #224 @ 0xe0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #184 @ 0xb8 │ │ │ │ + movs r6, #188 @ 0xbc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r5, #182 @ 0xb6 │ │ │ │ + cmp r5, #186 @ 0xba │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr.w r1, [pc, #2200] @ 344fa8 >::_M_default_append(unsigned int)@@Base+0xc2414> │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ blx 12090 │ │ │ │ cmp r0, #0 │ │ │ │ bne.w 344b14 >::_M_default_append(unsigned int)@@Base+0xc1f80> │ │ │ │ @@ -943871,98 +943872,98 @@ │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #1 │ │ │ │ bne.w 345276 >::_M_default_append(unsigned int)@@Base+0xc26e2> │ │ │ │ str r6, [sp, #64] @ 0x40 │ │ │ │ b.n 344f32 >::_M_default_append(unsigned int)@@Base+0xc239e> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldmia r3!, {r1, r2, r5} │ │ │ │ + ldmia r3, {r1, r3, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r6, #14] │ │ │ │ + ldrh r2, [r7, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #234 @ 0xea │ │ │ │ + subs r4, #238 @ 0xee │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r5, #182 @ 0xb6 │ │ │ │ + movs r5, #186 @ 0xba │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r0, #27 │ │ │ │ + asrs r2, r1, #27 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r3, #140 @ 0x8c │ │ │ │ + adds r3, #144 @ 0x90 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str.w r0, [r4, ip] │ │ │ │ - lsrs r2, r2, #21 │ │ │ │ + str.w r0, [r8, ip] │ │ │ │ + lsrs r6, r2, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r4, #110 @ 0x6e │ │ │ │ + movs r4, #114 @ 0x72 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r0, #22 │ │ │ │ + asrs r4, r0, #22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r4, #0 │ │ │ │ + movs r4, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r2, #20 │ │ │ │ + asrs r6, r2, #20 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r3, #222 @ 0xde │ │ │ │ + movs r3, #226 @ 0xe2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r6, #19 │ │ │ │ + asrs r4, r6, #19 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #552 @ 0x228 │ │ │ │ + add r7, sp, #568 @ 0x238 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds.w r0, r8, #73 @ 0x49 │ │ │ │ - movs r3, #6 │ │ │ │ + adds.w r0, ip, #73 @ 0x49 │ │ │ │ + movs r3, #10 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #112 @ 0x70 │ │ │ │ + adds r1, #116 @ 0x74 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - rsbs r0, ip, #13369344 @ 0xcc0000 │ │ │ │ - lsrs r2, r5, #11 │ │ │ │ + @ instruction: 0xf5e0004c │ │ │ │ + lsrs r6, r5, #11 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sbcs.w r0, r4, #13369344 @ 0xcc0000 │ │ │ │ - @ instruction: 0xf59c004c │ │ │ │ - lsrs r2, r5, #10 │ │ │ │ + sbcs.w r0, r8, #13369344 @ 0xcc0000 │ │ │ │ + sub.w r0, r0, #13369344 @ 0xcc0000 │ │ │ │ + lsrs r6, r5, #10 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 34509c >::_M_default_append(unsigned int)@@Base+0xc2508> │ │ │ │ + bls.n 3450a4 >::_M_default_append(unsigned int)@@Base+0xc2510> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r0, #31 │ │ │ │ + asrs r6, r0, #31 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 344ff4 >::_M_default_append(unsigned int)@@Base+0xc2460> │ │ │ │ + bhi.n 344ffc >::_M_default_append(unsigned int)@@Base+0xc2468> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r6, #29 │ │ │ │ + asrs r4, r6, #29 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r0, #246 @ 0xf6 │ │ │ │ + movs r0, #250 @ 0xfa │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r1, #8 │ │ │ │ + asrs r4, r1, #8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r6!, {r1, r2, r7} │ │ │ │ + ldmia r6!, {r1, r3, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r6!, {r1, r5} │ │ │ │ + ldmia r6!, {r1, r2, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, r3, #7 │ │ │ │ + subs r0, r4, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r6, #3 │ │ │ │ + asrs r4, r6, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, r0, #7 │ │ │ │ + subs r6, r0, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r2, #3 │ │ │ │ + asrs r0, r3, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 344f68 >::_M_default_append(unsigned int)@@Base+0xc23d4> │ │ │ │ + bne.n 344f70 >::_M_default_append(unsigned int)@@Base+0xc23dc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #40 @ 0x28 │ │ │ │ + cmp r6, #44 @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, r2, #5 │ │ │ │ + subs r6, r2, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r1, #6] │ │ │ │ + strb r0, [r2, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, r3, #2 │ │ │ │ + subs r0, r4, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, r1, #2 │ │ │ │ + subs r6, r1, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r3, #30 │ │ │ │ + lsrs r2, r4, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, r5, #1 │ │ │ │ + subs r2, r6, #1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r0, #30 │ │ │ │ + lsrs r4, r0, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, r6, #0 │ │ │ │ + subs r2, r7, #0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r7, [pc, #848] @ (3453b0 >::_M_default_append(unsigned int)@@Base+0xc281c>) │ │ │ │ mov r0, fp │ │ │ │ ldr.w r4, [r8] │ │ │ │ movw r5, #4194 @ 0x1062 │ │ │ │ add r7, pc │ │ │ │ bl 524e84 │ │ │ │ @@ -944273,67 +944274,67 @@ │ │ │ │ cmp r0, #0 │ │ │ │ beq.w 345534 >::_M_default_append(unsigned int)@@Base+0xc29a0> │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ str r5, [r2, #0] │ │ │ │ b.n 344f7e >::_M_default_append(unsigned int)@@Base+0xc23ea> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - adds r0, r1, #3 │ │ │ │ + adds r4, r1, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r3, #230 @ 0xe6 │ │ │ │ + cmp r3, #234 @ 0xea │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r6, #112] @ 0x70 │ │ │ │ + ldr r4, [r6, #112] @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r0, #31] │ │ │ │ + ldrb r0, [r1, #31] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r0, r5 │ │ │ │ + subs r2, r1, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r3, #17 │ │ │ │ + lsrs r6, r3, #17 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, r5, r4 │ │ │ │ + subs r2, r6, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r0, #17 │ │ │ │ + lsrs r6, r0, #17 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, r2, r4 │ │ │ │ + subs r2, r3, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r5, #16 │ │ │ │ + lsrs r6, r5, #16 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r1, r3 │ │ │ │ + subs r0, r2, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r4, #15 │ │ │ │ + lsrs r4, r4, #15 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r6, r2 │ │ │ │ + subs r0, r7, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r1, #15 │ │ │ │ + lsrs r4, r1, #15 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r2, r2 │ │ │ │ + subs r0, r3, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r5, #14 │ │ │ │ + lsrs r4, r5, #14 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r7, r1 │ │ │ │ + subs r4, r7, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r1, #14 │ │ │ │ + lsrs r0, r2, #14 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r3, r1 │ │ │ │ + subs r4, r3, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r5, #13 │ │ │ │ + lsrs r0, r6, #13 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r7, r0 │ │ │ │ + subs r4, r7, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r1, #13 │ │ │ │ + lsrs r0, r2, #13 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r3, r0 │ │ │ │ + subs r0, r4, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r5, #12 │ │ │ │ + lsrs r2, r6, #12 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r6, r7 │ │ │ │ + adds r6, r6, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r0, #12 │ │ │ │ + lsrs r2, r1, #12 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r4, r5, r6 │ │ │ │ + adds r0, r6, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr.w r6, [pc, #1848] @ 345b58 >::_M_default_append(unsigned int)@@Base+0xc2fc4> │ │ │ │ mov r0, fp │ │ │ │ bl 524e84 │ │ │ │ mov.w r7, #3376 @ 0xd30 │ │ │ │ add r6, pc │ │ │ │ str r7, [sp, #4] │ │ │ │ @@ -944969,135 +944970,135 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #260] @ (345c48 >::_M_default_append(unsigned int)@@Base+0xc30b4>) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 343a14 >::_M_default_append(unsigned int)@@Base+0xc0e80> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - adds r6, r0, r4 │ │ │ │ + adds r2, r1, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r6, r2 │ │ │ │ + adds r6, r6, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r0, #7 │ │ │ │ + lsrs r6, r0, #7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, r7, r1 │ │ │ │ + adds r2, r0, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, r7, #5 │ │ │ │ + subs r6, r7, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, r2, r1 │ │ │ │ + adds r0, r3, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, r2, #5 │ │ │ │ + subs r4, r2, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, r1, r0 │ │ │ │ + adds r4, r1, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r3, #4 │ │ │ │ + lsrs r4, r3, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r6, #146 @ 0x92 │ │ │ │ + movs r6, #150 @ 0x96 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r0, #31 │ │ │ │ + asrs r0, r1, #31 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r2, #3 │ │ │ │ + lsrs r2, r3, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r2, #30 │ │ │ │ + asrs r6, r2, #30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r4, #2 │ │ │ │ + lsrs r0, r5, #2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r5, #29 │ │ │ │ + asrs r2, r6, #29 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r0, #2 │ │ │ │ + lsrs r4, r0, #2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r1, #29 │ │ │ │ + asrs r4, r1, #29 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r3, #1 │ │ │ │ + lsrs r6, r3, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r5, #28 │ │ │ │ + asrs r0, r6, #28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r7, #32 │ │ │ │ + lsrs r0, r0, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r1, #28 │ │ │ │ + asrs r4, r1, #28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r3, #32 │ │ │ │ + lsrs r6, r3, #32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r5, #27 │ │ │ │ + asrs r0, r6, #27 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r7, #31 │ │ │ │ + lsrs r0, r0, #32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r1, #27 │ │ │ │ + asrs r6, r1, #27 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r3, #31 │ │ │ │ + lsls r6, r3, #31 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r5, #26 │ │ │ │ + asrs r0, r6, #26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r7, #30 │ │ │ │ + lsls r0, r0, #31 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r1, #26 │ │ │ │ + asrs r4, r1, #26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r3, #30 │ │ │ │ + lsls r6, r3, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r5, #25 │ │ │ │ + asrs r0, r6, #25 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r7, #29 │ │ │ │ + lsls r0, r0, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r1, #25 │ │ │ │ + asrs r4, r1, #25 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r3, #29 │ │ │ │ + lsls r4, r3, #29 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r7, #23 │ │ │ │ + asrs r4, r7, #23 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r5, #162 @ 0xa2 │ │ │ │ + movs r5, #166 @ 0xa6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r6, r7} │ │ │ │ + stmia r7!, {r1, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #74 @ 0x4a │ │ │ │ + movs r5, #78 @ 0x4e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r5, #54 @ 0x36 │ │ │ │ + movs r5, #58 @ 0x3a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r7!, {r2, r4} │ │ │ │ + stmia r7!, {r3, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r3, #6] │ │ │ │ + strb r0, [r4, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r4, #70 @ 0x46 │ │ │ │ + movs r4, #74 @ 0x4a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r6!, {r2, r3, r6, r7} │ │ │ │ + stmia r6!, {r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r4, #78 @ 0x4e │ │ │ │ + movs r4, #82 @ 0x52 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r6!, {r1, r3, r7} │ │ │ │ + stmia r6!, {r1, r2, r3, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r5, r7 │ │ │ │ + subs r6, r5, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3460ac >::_M_default_append(unsigned int)@@Base+0xc3518> │ │ │ │ + b.n 3460b4 >::_M_default_append(unsigned int)@@Base+0xc3520> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r3, #118 @ 0x76 │ │ │ │ + movs r3, #122 @ 0x7a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, r6, r4 │ │ │ │ + subs r0, r7, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r6, r7} │ │ │ │ + stmia r5!, {r1, r3, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 345f50 >::_M_default_append(unsigned int)@@Base+0xc33bc> │ │ │ │ + b.n 345f58 >::_M_default_append(unsigned int)@@Base+0xc33c4> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r2, #188 @ 0xbc │ │ │ │ + movs r2, #192 @ 0xc0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 345df0 >::_M_default_append(unsigned int)@@Base+0xc325c> │ │ │ │ + b.n 345df8 >::_M_default_append(unsigned int)@@Base+0xc3264> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r2, r5, r6, r7} │ │ │ │ + stmia r4!, {r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r0, r1 │ │ │ │ + subs r2, r1, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r7, #10 │ │ │ │ + asrs r2, r0, #11 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #248 @ 0xf8 │ │ │ │ + adds r5, #252 @ 0xfc │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r6} │ │ │ │ + stmia r4!, {r1, r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r5, r6 │ │ │ │ + adds r0, r6, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r2, #8 │ │ │ │ + asrs r4, r2, #8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #74 @ 0x4a │ │ │ │ + adds r5, #78 @ 0x4e │ │ │ │ lsls r2, r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ bl 5da4b4 │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ rsb r3, r3, #2 │ │ │ │ cmp r0, r3 │ │ │ │ @@ -945648,103 +945649,103 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #224] @ (346318 >::_M_default_append(unsigned int)@@Base+0xc3784>) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 343a14 >::_M_default_append(unsigned int)@@Base+0xc0e80> │ │ │ │ ... │ │ │ │ - movs r5, #10 │ │ │ │ + movs r5, #14 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r7, #7 │ │ │ │ + movs r0, #0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 3461e8 >::_M_default_append(unsigned int)@@Base+0xc3654> │ │ │ │ + ble.n 3461f0 >::_M_default_append(unsigned int)@@Base+0xc365c> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r4, r7, #30 │ │ │ │ + lsrs r0, r0, #31 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r2, #30 │ │ │ │ + lsrs r6, r2, #30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, r6, #3 │ │ │ │ + subs r0, r7, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 34629c >::_M_default_append(unsigned int)@@Base+0xc3708> │ │ │ │ + ble.n 3462a4 >::_M_default_append(unsigned int)@@Base+0xc3710> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, r1, #3 │ │ │ │ + subs r0, r2, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, r1, #3 │ │ │ │ + subs r4, r1, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r0!, {r2, r5, r6, r7} │ │ │ │ + stmia r0!, {r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r1, r3, r7} │ │ │ │ + stmia r0!, {r1, r2, r3, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r6} │ │ │ │ + stmia r0!, {r1, r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r6} │ │ │ │ + stmia r0!, {r2, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r4, #44] @ 0x2c │ │ │ │ + ldr r2, [r5, #44] @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r6, #4 │ │ │ │ + adds r2, r7, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, r5, #3 │ │ │ │ + adds r4, r5, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r1, #170 @ 0xaa │ │ │ │ + movs r1, #174 @ 0xae │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, r3, #3 │ │ │ │ + adds r2, r4, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r1, #21 │ │ │ │ + lsrs r6, r1, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cdp2 0, 5, cr0, cr14, cr9, {2} │ │ │ │ - adds r0, r6, #2 │ │ │ │ + cdp2 0, 6, cr0, cr2, cr9, {2} │ │ │ │ + adds r4, r6, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r4, #19 │ │ │ │ + lsrs r4, r4, #19 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r2, #292]! @ 0x124 │ │ │ │ - lsrs r0, r0, #19 │ │ │ │ + ldc2l 0, cr0, [r6, #292]! @ 0x124 │ │ │ │ + lsrs r4, r0, #19 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r4, #292] @ 0x124 │ │ │ │ - lsrs r4, r4, #18 │ │ │ │ + ldc2l 0, cr0, [r8, #292] @ 0x124 │ │ │ │ + lsrs r0, r5, #18 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2 0, cr0, [r6, #292]! @ 0x124 │ │ │ │ - lsrs r0, r1, #18 │ │ │ │ + ldc2 0, cr0, [sl, #292]! @ 0x124 │ │ │ │ + lsrs r4, r1, #18 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2 0, cr0, [sl, #292] @ 0x124 │ │ │ │ - lsrs r0, r5, #17 │ │ │ │ + ldc2 0, cr0, [lr, #292] @ 0x124 │ │ │ │ + lsrs r4, r5, #17 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2l 0, cr0, [sl, #-292]! @ 0xfffffedc │ │ │ │ - lsrs r6, r1, #17 │ │ │ │ + ldc2l 0, cr0, [lr, #-292]! @ 0xfffffedc │ │ │ │ + lsrs r2, r2, #17 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc2l 0, cr0, [r0, #-292]! @ 0xfffffedc │ │ │ │ - lsrs r2, r6, #16 │ │ │ │ + stc2l 0, cr0, [r4, #-292]! @ 0xfffffedc │ │ │ │ + lsrs r6, r6, #16 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc2l 0, cr0, [r4, #-292] @ 0xfffffedc │ │ │ │ - lsrs r6, r1, #16 │ │ │ │ + stc2l 0, cr0, [r8, #-292] @ 0xfffffedc │ │ │ │ + lsrs r2, r2, #16 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc2 0, cr0, [r2, #-292]! @ 0xfffffedc │ │ │ │ - lsrs r6, r5, #15 │ │ │ │ + stc2 0, cr0, [r6, #-292]! @ 0xfffffedc │ │ │ │ + lsrs r2, r6, #15 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc2 0, cr0, [r2, #-292] @ 0xfffffedc │ │ │ │ - lsrs r0, r2, #15 │ │ │ │ + stc2 0, cr0, [r6, #-292] @ 0xfffffedc │ │ │ │ + lsrs r4, r2, #15 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc2l 0, cr0, [r2], #292 @ 0x124 │ │ │ │ - lsrs r0, r6, #14 │ │ │ │ + stc2l 0, cr0, [r6], #292 @ 0x124 │ │ │ │ + lsrs r4, r6, #14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc2l 0, cr0, [r4], {73} @ 0x49 │ │ │ │ - lsrs r0, r2, #14 │ │ │ │ + stc2l 0, cr0, [r8], {73} @ 0x49 │ │ │ │ + lsrs r4, r2, #14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc2 0, cr0, [r4], #292 @ 0x124 │ │ │ │ - lsrs r4, r6, #13 │ │ │ │ + stc2 0, cr0, [r8], #292 @ 0x124 │ │ │ │ + lsrs r0, r7, #13 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc2 0, cr0, [r6], {73} @ 0x49 │ │ │ │ - lsrs r0, r3, #13 │ │ │ │ + stc2 0, cr0, [sl], {73} @ 0x49 │ │ │ │ + lsrs r4, r3, #13 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc2l 0, cr0, [sl], #-292 @ 0xfffffedc │ │ │ │ - lsrs r0, r7, #12 │ │ │ │ + stc2l 0, cr0, [lr], #-292 @ 0xfffffedc │ │ │ │ + lsrs r4, r7, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mcrr2 0, 4, r0, ip, cr9 │ │ │ │ - lsrs r4, r3, #12 │ │ │ │ + mrrc2 0, 4, r0, r0, cr9 @ │ │ │ │ + lsrs r0, r4, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r3, #8 │ │ │ │ + asrs r6, r3, #8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ @@ -945791,17 +945792,17 @@ │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ mov r0, r3 │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ pop {pc} │ │ │ │ - lsrs r6, r1, #7 │ │ │ │ + lsrs r2, r2, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfae20049 │ │ │ │ + @ instruction: 0xfae60049 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr r0, [r1, #0] │ │ │ │ bx lr │ │ │ │ mov r0, r1 │ │ │ │ bx lr │ │ │ │ subs r0, r1, r2 │ │ │ │ @@ -945852,15 +945853,15 @@ │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ strh r6, [r6, #48] @ 0x30 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r4, r1, r4 │ │ │ │ + adds r0, r2, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ strh r2, [r0, #48] @ 0x30 │ │ │ │ lsls r5, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -945981,39 +945982,39 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #68] @ (3465b0 >::_M_default_append(unsigned int)@@Base+0xc3a1c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3464de >::_M_default_append(unsigned int)@@Base+0xc394a> │ │ │ │ - adds r0, r6, r2 │ │ │ │ + adds r4, r6, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 206 @ 0xce │ │ │ │ + svc 210 @ 0xd2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - svc 228 @ 0xe4 │ │ │ │ + svc 232 @ 0xe8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r2, r1 │ │ │ │ + adds r4, r2, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsb.w r0, [r0, #73] @ 0x49 │ │ │ │ - adds r6, r6, r0 │ │ │ │ + ldrsb.w r0, [r4, #73] @ 0x49 │ │ │ │ + adds r2, r7, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr??.w r0, [r6, r9] │ │ │ │ - svc 134 @ 0x86 │ │ │ │ + ldr??.w r0, [sl, r9] │ │ │ │ + svc 138 @ 0x8a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, r0, r0 │ │ │ │ + adds r2, r1, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vst4.16 {d16-d19}, [r6], r9 │ │ │ │ - svc 130 @ 0x82 │ │ │ │ + vst4.16 {d16-d19}, [sl], r9 │ │ │ │ + svc 134 @ 0x86 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r2, #31 │ │ │ │ + asrs r2, r3, #31 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsb.w r0, [r6, r9] │ │ │ │ - asrs r2, r7, #30 │ │ │ │ + ldrsb.w r0, [sl, r9] │ │ │ │ + asrs r6, r7, #30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr??.w r0, [r8, #73] @ 0x49 │ │ │ │ + ldr??.w r0, [ip, #73] @ 0x49 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ mov r1, r2 │ │ │ │ movs r2, #255 @ 0xff │ │ │ │ @@ -946090,22 +946091,22 @@ │ │ │ │ ldr r0, [pc, #32] @ (346698 >::_M_default_append(unsigned int)@@Base+0xc3b04>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ b.n 34663a >::_M_default_append(unsigned int)@@Base+0xc3aa6> │ │ │ │ nop │ │ │ │ - asrs r6, r5, #27 │ │ │ │ + asrs r2, r6, #27 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r2, #27 │ │ │ │ + asrs r2, r3, #27 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb.w r0, [r6, r9] │ │ │ │ - asrs r0, r6, #26 │ │ │ │ + ldrb.w r0, [sl, r9] │ │ │ │ + asrs r4, r6, #26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf7ee0049 │ │ │ │ + @ instruction: 0xf7f20049 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 346728 >::_M_default_append(unsigned int)@@Base+0xc3b94> │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r4, r3 │ │ │ │ @@ -946171,22 +946172,22 @@ │ │ │ │ ldr r0, [pc, #32] @ (346760 >::_M_default_append(unsigned int)@@Base+0xc3bcc>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ b.n 346702 >::_M_default_append(unsigned int)@@Base+0xc3b6e> │ │ │ │ nop │ │ │ │ - asrs r6, r4, #24 │ │ │ │ + asrs r2, r5, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r1, #24 │ │ │ │ + asrs r2, r2, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf74e0049 │ │ │ │ - asrs r0, r5, #23 │ │ │ │ + @ instruction: 0xf7520049 │ │ │ │ + asrs r4, r5, #23 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf7260049 │ │ │ │ + @ instruction: 0xf72a0049 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrd r3, ip, [r1, #12] │ │ │ │ sub sp, #8 │ │ │ │ add r3, r2 │ │ │ │ @@ -946261,25 +946262,25 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #36] @ (346858 >::_M_default_append(unsigned int)@@Base+0xc3cc4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 34681e >::_M_default_append(unsigned int)@@Base+0xc3c8a> │ │ │ │ - asrs r0, r6, #21 │ │ │ │ + asrs r4, r6, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r5, #20 │ │ │ │ + asrs r2, r6, #20 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf66c0049 │ │ │ │ - asrs r2, r2, #20 │ │ │ │ + @ instruction: 0xf6700049 │ │ │ │ + asrs r6, r2, #20 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf6500049 │ │ │ │ - asrs r2, r6, #19 │ │ │ │ + @ instruction: 0xf6540049 │ │ │ │ + asrs r6, r6, #19 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf6300049 │ │ │ │ + @ instruction: 0xf6340049 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ subs.w fp, r2, #0 │ │ │ │ ldrd r8, sl, [sp, #72] @ 0x48 │ │ │ │ @@ -946367,22 +946368,22 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #28] @ (34696c >::_M_default_append(unsigned int)@@Base+0xc3dd8>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 346934 >::_M_default_append(unsigned int)@@Base+0xc3da0> │ │ │ │ - asrs r2, r0, #18 │ │ │ │ + asrs r6, r0, #18 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r0, #16 │ │ │ │ + asrs r0, r1, #16 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adc.w r0, r4, #13172736 @ 0xc90000 │ │ │ │ - asrs r6, r2, #15 │ │ │ │ + adc.w r0, r8, #13172736 @ 0xc90000 │ │ │ │ + asrs r2, r3, #15 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds.w r0, r4, #13172736 @ 0xc90000 │ │ │ │ + adds.w r0, r8, #13172736 @ 0xc90000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #896] @ (346d04 >::_M_default_append(unsigned int)@@Base+0xc4170>) │ │ │ │ mov r7, r3 │ │ │ │ @@ -946713,47 +946714,47 @@ │ │ │ │ b.n 346c76 >::_M_default_append(unsigned int)@@Base+0xc40e2> │ │ │ │ strh r4, [r0, #4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strh r2, [r3, #2] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - asrs r2, r5, #12 │ │ │ │ + asrs r6, r5, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r0, #8 │ │ │ │ + asrs r4, r0, #8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r3, #5 │ │ │ │ + asrs r6, r3, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r2, #4 │ │ │ │ + asrs r6, r2, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf2520049 │ │ │ │ - asrs r0, r7, #3 │ │ │ │ + @ instruction: 0xf2560049 │ │ │ │ + asrs r4, r7, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf2380049 │ │ │ │ - asrs r4, r2, #3 │ │ │ │ + @ instruction: 0xf23c0049 │ │ │ │ + asrs r0, r3, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf2140049 │ │ │ │ - asrs r2, r7, #2 │ │ │ │ + @ instruction: 0xf2180049 │ │ │ │ + asrs r6, r7, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf1f80049 │ │ │ │ - asrs r4, r3, #2 │ │ │ │ + @ instruction: 0xf1fc0049 │ │ │ │ + asrs r0, r4, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - rsbs r0, sl, #73 @ 0x49 │ │ │ │ - asrs r2, r0, #2 │ │ │ │ + rsbs r0, lr, #73 @ 0x49 │ │ │ │ + asrs r6, r0, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - rsb r0, r0, #73 @ 0x49 │ │ │ │ - asrs r0, r5, #1 │ │ │ │ + rsb r0, r4, #73 @ 0x49 │ │ │ │ + asrs r4, r5, #1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sub.w r0, r6, #73 @ 0x49 │ │ │ │ - asrs r2, r1, #1 │ │ │ │ + sub.w r0, sl, #73 @ 0x49 │ │ │ │ + asrs r6, r1, #1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf1880049 │ │ │ │ - asrs r6, r5, #32 │ │ │ │ + @ instruction: 0xf18c0049 │ │ │ │ + asrs r2, r6, #32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sbc.w r0, ip, #73 @ 0x49 │ │ │ │ + sbcs.w r0, r0, #73 @ 0x49 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldrb.w r3, [r0, #384] @ 0x180 │ │ │ │ mov r6, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -947101,31 +947102,31 @@ │ │ │ │ bl 4cf670 │ │ │ │ b.n 347088 >::_M_default_append(unsigned int)@@Base+0xc44f4> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldrb r4, [r2, #7] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r0, r7, #18 │ │ │ │ + lsrs r4, r7, #18 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, sp, #792 @ 0x318 │ │ │ │ + add r6, sp, #808 @ 0x328 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r5, #18 │ │ │ │ + lsrs r2, r6, #18 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r1, r5] │ │ │ │ + ldr r6, [r1, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldrb r0, [r3, #5] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - subs r6, r0, #1 │ │ │ │ + subs r2, r1, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r6, sp, #464 @ 0x1d0 │ │ │ │ + add r6, sp, #480 @ 0x1e0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r0, r3 │ │ │ │ + subs r4, r0, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, sp, #384 @ 0x180 │ │ │ │ + add r6, sp, #400 @ 0x190 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ mov fp, r2 │ │ │ │ ldr r2, [pc, #236] @ (347220 >::_M_default_append(unsigned int)@@Base+0xc468c>) │ │ │ │ @@ -947229,27 +947230,27 @@ │ │ │ │ b.n 3471e2 >::_M_default_append(unsigned int)@@Base+0xc464e> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrb r2, [r2, #3] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r6, r5, #15 │ │ │ │ + lsrs r2, r6, #15 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r2, #15 │ │ │ │ + lsrs r0, r3, #15 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldrb r6, [r2, #1] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - lsrs r0, r7, #13 │ │ │ │ + lsrs r4, r7, #13 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [pc, #104] @ (3472a4 >::_M_default_append(unsigned int)@@Base+0xc4710>) │ │ │ │ + ldr r6, [pc, #120] @ (3472b4 >::_M_default_append(unsigned int)@@Base+0xc4720>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r4, [r6, r7] │ │ │ │ + ldrsb r0, [r7, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r5, #12 │ │ │ │ + lsrs r6, r5, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr.w r2, [pc, #2620] @ 347c94 >::_M_default_append(unsigned int)@@Base+0xc5100> │ │ │ │ sub sp, #20 │ │ │ │ @@ -948239,33 +948240,33 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ strb r4, [r5, #30] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strb r0, [r3, #29] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stmia r4!, {r1, r2, r4} │ │ │ │ + stmia r4!, {r1, r3, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r4, #6 │ │ │ │ + lsrs r6, r4, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r0, #6 │ │ │ │ + lsrs r6, r0, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r3, #5 │ │ │ │ + lsrs r2, r4, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r3!, {r1, r4, r7} │ │ │ │ + stmia r3!, {r1, r2, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r4, #4 │ │ │ │ + lsrs r0, r5, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r6} │ │ │ │ + stmia r3!, {r1, r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ite hi │ │ │ │ - lslhi r6, r1, #1 │ │ │ │ - lslls r0, r7, #20 │ │ │ │ + nop {9} │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + lsls r4, r7, #20 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r4, #20 │ │ │ │ + lsls r4, r4, #20 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3760] @ 0xeb0 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w r0, [pc, #1148] @ 348158 >::_M_default_append(unsigned int)@@Base+0xc55c4> │ │ │ │ @@ -948682,59 +948683,59 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 347dfc >::_M_default_append(unsigned int)@@Base+0xc5268> │ │ │ │ nop │ │ │ │ ldr r0, [r5, #80] @ 0x50 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r0, #4 │ │ │ │ + lsls r4, r0, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r4, #2 │ │ │ │ + lsls r2, r5, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vhadd.u q0, q1, q6 │ │ │ │ - b.n 348254 >::_M_default_append(unsigned int)@@Base+0xc56c0> │ │ │ │ + vhadd.u q0, q3, q6 │ │ │ │ + b.n 34825c >::_M_default_append(unsigned int)@@Base+0xc56c8> │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr r4, [r1, #64] @ 0x40 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - cdp2 0, 15, cr0, cr0, cr12, {2} │ │ │ │ - vmla.i16 q0, q6, d4[1] │ │ │ │ - vhadd.s16 q0, q2, q6 │ │ │ │ - movs r5, #74 @ 0x4a │ │ │ │ + cdp2 0, 15, cr0, cr4, cr12, {2} │ │ │ │ + vmla.i32 q0, q0, d12[0] │ │ │ │ + vhadd.s16 q0, q4, q6 │ │ │ │ + movs r5, #78 @ 0x4e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cdp2 0, 14, cr0, cr2, cr12, {2} │ │ │ │ - cdp2 0, 13, cr0, cr10, cr12, {2} │ │ │ │ + cdp2 0, 14, cr0, cr6, cr12, {2} │ │ │ │ + cdp2 0, 13, cr0, cr14, cr12, {2} │ │ │ │ + cdp2 0, 13, cr0, cr6, cr12, {2} │ │ │ │ cdp2 0, 13, cr0, cr2, cr12, {2} │ │ │ │ cdp2 0, 12, cr0, cr14, cr12, {2} │ │ │ │ - cdp2 0, 12, cr0, cr10, cr12, {2} │ │ │ │ - vhadd.u32 q8, q7, q6 │ │ │ │ - vhadd.u32 q8, q3, q6 │ │ │ │ - vhadd.u32 q0, q4, q6 │ │ │ │ - stc2l 0, cr0, [r8, #-304] @ 0xfffffed0 │ │ │ │ - udf #136 @ 0x88 │ │ │ │ + vhadd.u q8, q1, q6 │ │ │ │ + vhadd.u32 q8, q5, q6 │ │ │ │ + vhadd.u32 q0, q6, q6 │ │ │ │ + stc2l 0, cr0, [ip, #-304] @ 0xfffffed0 │ │ │ │ + udf #140 @ 0x8c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldc2 0, cr0, [ip, #-304] @ 0xfffffed0 │ │ │ │ - udf #92 @ 0x5c │ │ │ │ + stc2 0, cr0, [r0, #-304]! @ 0xfffffed0 │ │ │ │ + udf #96 @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc2l 0, cr0, [r0], #304 @ 0x130 │ │ │ │ - udf #32 │ │ │ │ + stc2l 0, cr0, [r4], #304 @ 0x130 │ │ │ │ + udf #36 @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc2 0, cr0, [r8], #304 @ 0x130 │ │ │ │ - ble.n 348194 >::_M_default_append(unsigned int)@@Base+0xc5600> │ │ │ │ + stc2 0, cr0, [ip], #304 @ 0x130 │ │ │ │ + ble.n 34819c >::_M_default_append(unsigned int)@@Base+0xc5608> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc2l 0, cr0, [sl], #-304 @ 0xfffffed0 │ │ │ │ - ble.n 348120 >::_M_default_append(unsigned int)@@Base+0xc558c> │ │ │ │ + stc2l 0, cr0, [lr], #-304 @ 0xfffffed0 │ │ │ │ + ble.n 348128 >::_M_default_append(unsigned int)@@Base+0xc5594> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldc2 0, cr0, [r8], #-304 @ 0xfffffed0 │ │ │ │ - ble.n 3482c4 >::_M_default_append(unsigned int)@@Base+0xc5730> │ │ │ │ + ldc2 0, cr0, [ip], #-304 @ 0xfffffed0 │ │ │ │ + ble.n 3482cc >::_M_default_append(unsigned int)@@Base+0xc5738> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc2 0, cr0, [lr, #304] @ 0x130 │ │ │ │ - stc2 0, cr0, [r6, #304] @ 0x130 │ │ │ │ - stc2l 0, cr0, [r8, #-304] @ 0xfffffed0 │ │ │ │ - @ instruction: 0xfbda004c │ │ │ │ - ble.n 34821c >::_M_default_append(unsigned int)@@Base+0xc5688> │ │ │ │ + ldc2 0, cr0, [r2, #304] @ 0x130 │ │ │ │ + stc2 0, cr0, [sl, #304] @ 0x130 │ │ │ │ + stc2l 0, cr0, [ip, #-304] @ 0xfffffed0 │ │ │ │ + @ instruction: 0xfbde004c │ │ │ │ + ble.n 348224 >::_M_default_append(unsigned int)@@Base+0xc5690> │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3752] @ 0xea8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -949198,64 +949199,64 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 348320 >::_M_default_append(unsigned int)@@Base+0xc578c> │ │ │ │ ldr r4, [r0, #0] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldc2 0, cr0, [ip], {76} @ 0x4c │ │ │ │ - stc2 0, cr0, [r6], {76} @ 0x4c │ │ │ │ - @ instruction: 0xfa0e004c │ │ │ │ - blt.n 3487a4 >::_M_default_append(unsigned int)@@Base+0xc5c10> │ │ │ │ + stc2 0, cr0, [r0], #304 @ 0x130 │ │ │ │ + stc2 0, cr0, [sl], {76} @ 0x4c │ │ │ │ + @ instruction: 0xfa12004c │ │ │ │ + blt.n 3487ac >::_M_default_append(unsigned int)@@Base+0xc5c18> │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r0, [r5, #108] @ 0x6c │ │ │ │ lsls r5, r2, #1 │ │ │ │ - vst1.8 {d16[2]}, [r8], ip │ │ │ │ - @ instruction: 0xfa74004c │ │ │ │ - @ instruction: 0xfadc004c │ │ │ │ - ldrd r0, r0, [lr, #304] @ 0x130 │ │ │ │ - movs r0, #18 │ │ │ │ + vst1.8 {d16[2]}, [ip], ip │ │ │ │ + @ instruction: 0xfa78004c │ │ │ │ + @ instruction: 0xfae0004c │ │ │ │ + strd r0, r0, [r2, #304]! @ 0x130 │ │ │ │ + movs r0, #22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vld1.8 {d0[2]}, [sl], ip │ │ │ │ - vld1.8 {d0[2]}, [r2], ip │ │ │ │ + vld1.8 {d0[2]}, [lr], ip │ │ │ │ + vld1.8 {d0[2]}, [r6], ip │ │ │ │ + ldrsb.w r0, [lr, #76] @ 0x4c │ │ │ │ ldrsb.w r0, [sl, #76] @ 0x4c │ │ │ │ ldrsb.w r0, [r6, #76] @ 0x4c │ │ │ │ - ldrsb.w r0, [r2, #76] @ 0x4c │ │ │ │ - @ instruction: 0xfa2a004c │ │ │ │ - @ instruction: 0xfaac004c │ │ │ │ - vld1.8 {d16[2]}, [r2], ip │ │ │ │ - ldrb.w r0, [r0, ip] │ │ │ │ - bls.n 3487e8 >::_M_default_append(unsigned int)@@Base+0xc5c54> │ │ │ │ - lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf7dc004c │ │ │ │ - bls.n 348788 >::_M_default_append(unsigned int)@@Base+0xc5bf4> │ │ │ │ - lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf7b0004c │ │ │ │ - bhi.n 348738 >::_M_default_append(unsigned int)@@Base+0xc5ba4> │ │ │ │ - lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf776004c │ │ │ │ - bhi.n 3486cc >::_M_default_append(unsigned int)@@Base+0xc5b38> │ │ │ │ - lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf716004c │ │ │ │ - bhi.n 348814 >::_M_default_append(unsigned int)@@Base+0xc5c80> │ │ │ │ - lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf6fc004c │ │ │ │ - bhi.n 3487e8 >::_M_default_append(unsigned int)@@Base+0xc5c54> │ │ │ │ - lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf6b4004c │ │ │ │ - bvc.n 348760 >::_M_default_append(unsigned int)@@Base+0xc5bcc> │ │ │ │ - lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf686004c │ │ │ │ - bvc.n 34870c >::_M_default_append(unsigned int)@@Base+0xc5b78> │ │ │ │ - lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf7e2004c │ │ │ │ - str??.w r0, [r4, ip] │ │ │ │ - @ instruction: 0xf79a004c │ │ │ │ - movw r0, #2124 @ 0x84c │ │ │ │ - bvc.n 348694 >::_M_default_append(unsigned int)@@Base+0xc5b00> │ │ │ │ + @ instruction: 0xfa2e004c │ │ │ │ + @ instruction: 0xfab0004c │ │ │ │ + vld1.8 {d16[2]}, [r6], ip │ │ │ │ + ldrb.w r0, [r4, ip] │ │ │ │ + bls.n 3487f0 >::_M_default_append(unsigned int)@@Base+0xc5c5c> │ │ │ │ + lsls r1, r1, #1 │ │ │ │ + @ instruction: 0xf7e0004c │ │ │ │ + bls.n 348790 >::_M_default_append(unsigned int)@@Base+0xc5bfc> │ │ │ │ + lsls r1, r1, #1 │ │ │ │ + @ instruction: 0xf7b4004c │ │ │ │ + bhi.n 348740 >::_M_default_append(unsigned int)@@Base+0xc5bac> │ │ │ │ + lsls r1, r1, #1 │ │ │ │ + @ instruction: 0xf77a004c │ │ │ │ + bhi.n 3486d4 >::_M_default_append(unsigned int)@@Base+0xc5b40> │ │ │ │ + lsls r1, r1, #1 │ │ │ │ + @ instruction: 0xf71a004c │ │ │ │ + bhi.n 34881c >::_M_default_append(unsigned int)@@Base+0xc5c88> │ │ │ │ + lsls r1, r1, #1 │ │ │ │ + @ instruction: 0xf700004c │ │ │ │ + bhi.n 3487f0 >::_M_default_append(unsigned int)@@Base+0xc5c5c> │ │ │ │ + lsls r1, r1, #1 │ │ │ │ + @ instruction: 0xf6b8004c │ │ │ │ + bvc.n 348768 >::_M_default_append(unsigned int)@@Base+0xc5bd4> │ │ │ │ + lsls r1, r1, #1 │ │ │ │ + @ instruction: 0xf68a004c │ │ │ │ + bvc.n 348714 >::_M_default_append(unsigned int)@@Base+0xc5b80> │ │ │ │ + lsls r1, r1, #1 │ │ │ │ + @ instruction: 0xf7e6004c │ │ │ │ + str??.w r0, [r8, ip] │ │ │ │ + @ instruction: 0xf79e004c │ │ │ │ + movw r0, #18508 @ 0x484c │ │ │ │ + bvc.n 34869c >::_M_default_append(unsigned int)@@Base+0xc5b08> │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3928] @ 0xf58 │ │ │ │ ldr.w r5, [pc, #3248] @ 34945c >::_M_default_append(unsigned int)@@Base+0xc68c8> │ │ │ │ @@ -950454,160 +950455,160 @@ │ │ │ │ add r3, pc │ │ │ │ str r3, [sp, #24] │ │ │ │ b.n 349694 >::_M_default_append(unsigned int)@@Base+0xc6b00> │ │ │ │ str r6, [r2, #36] @ 0x24 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf73a004c │ │ │ │ - @ instruction: 0xf71c004c │ │ │ │ - adc.w r0, lr, #13369344 @ 0xcc0000 │ │ │ │ - @ instruction: 0xf4b8004c │ │ │ │ - @ instruction: 0xf682004c │ │ │ │ - bgt.n 34948c >::_M_default_append(unsigned int)@@Base+0xc68f8> │ │ │ │ + @ instruction: 0xf73e004c │ │ │ │ + @ instruction: 0xf720004c │ │ │ │ + adcs.w r0, r2, #13369344 @ 0xcc0000 │ │ │ │ + @ instruction: 0xf4bc004c │ │ │ │ + @ instruction: 0xf686004c │ │ │ │ + bgt.n 349494 >::_M_default_append(unsigned int)@@Base+0xc6900> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf4a6004c │ │ │ │ - adds r7, #46 @ 0x2e │ │ │ │ + @ instruction: 0xf4aa004c │ │ │ │ + adds r7, #50 @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r1 │ │ │ │ + asrs r2, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bics.w r0, sl, #13369344 @ 0xcc0000 │ │ │ │ - bics.w r0, r2, #13369344 @ 0xcc0000 │ │ │ │ - lsls r4, r2 │ │ │ │ + bics.w r0, lr, #13369344 @ 0xcc0000 │ │ │ │ + bics.w r0, r6, #13369344 @ 0xcc0000 │ │ │ │ + lsls r0, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - eors r0, r0 │ │ │ │ + eors r4, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - usat r0, #12, sl, lsl #1 │ │ │ │ - usat r0, #12, r4, lsl #1 │ │ │ │ - ssat r0, #13, r0, lsl #1 │ │ │ │ - @ instruction: 0xf4ca004c │ │ │ │ - bge.n 34954c >::_M_default_append(unsigned int)@@Base+0xc69b8> │ │ │ │ + usat r0, #12, lr, lsl #1 │ │ │ │ + usat r0, #12, r8, lsl #1 │ │ │ │ + ssat r0, #13, r4, lsl #1 │ │ │ │ + @ instruction: 0xf4ce004c │ │ │ │ + bge.n 349554 >::_M_default_append(unsigned int)@@Base+0xc69c0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf2ee004c │ │ │ │ - adds r5, #118 @ 0x76 │ │ │ │ + @ instruction: 0xf2f2004c │ │ │ │ + adds r5, #122 @ 0x7a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r7, #86 @ 0x56 │ │ │ │ + subs r7, #90 @ 0x5a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf286004c │ │ │ │ - @ instruction: 0xf27a004c │ │ │ │ - orr.w r0, r2, #13369344 @ 0xcc0000 │ │ │ │ - orr.w r0, sl, #13369344 @ 0xcc0000 │ │ │ │ - @ instruction: 0xf262004c │ │ │ │ - subs r6, #208 @ 0xd0 │ │ │ │ + @ instruction: 0xf28a004c │ │ │ │ + @ instruction: 0xf27e004c │ │ │ │ + orr.w r0, r6, #13369344 @ 0xcc0000 │ │ │ │ + orr.w r0, lr, #13369344 @ 0xcc0000 │ │ │ │ + @ instruction: 0xf266004c │ │ │ │ + subs r6, #212 @ 0xd4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sub.w r0, r0, #76 @ 0x4c │ │ │ │ - @ instruction: 0xf18a004c │ │ │ │ - @ instruction: 0xf354004c │ │ │ │ - ldmia r7!, {r1, r2, r3, r4, r5} │ │ │ │ + sub.w r0, r4, #76 @ 0x4c │ │ │ │ + @ instruction: 0xf18e004c │ │ │ │ + @ instruction: 0xf358004c │ │ │ │ + ldmia r7!, {r1, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - sbcs.w r0, r8, #76 @ 0x4c │ │ │ │ - subs r5, #228 @ 0xe4 │ │ │ │ + sbcs.w r0, ip, #76 @ 0x4c │ │ │ │ + subs r5, #232 @ 0xe8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf0de004c │ │ │ │ - @ instruction: 0xf0ca004c │ │ │ │ - @ instruction: 0xf28e004c │ │ │ │ - ldmia r6, {r1, r3, r4, r5, r6} │ │ │ │ + @ instruction: 0xf0e2004c │ │ │ │ + @ instruction: 0xf0ce004c │ │ │ │ + @ instruction: 0xf292004c │ │ │ │ + ldmia r6, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf0b4004c │ │ │ │ - subs r5, #28 │ │ │ │ + @ instruction: 0xf0b8004c │ │ │ │ + subs r5, #32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf22a004c │ │ │ │ - @ instruction: 0xf232004c │ │ │ │ - orr.w r0, sl, #76 @ 0x4c │ │ │ │ - subs r4, #184 @ 0xb8 │ │ │ │ + @ instruction: 0xf22e004c │ │ │ │ + @ instruction: 0xf236004c │ │ │ │ + orr.w r0, lr, #76 @ 0x4c │ │ │ │ + subs r4, #188 @ 0xbc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sub.w r0, lr, #76 @ 0x4c │ │ │ │ - vext.8 q0, q4, q6, #0 │ │ │ │ - vmla.i d0, d14, d0[3] │ │ │ │ - @ instruction: 0xf0fe004c │ │ │ │ - ldmia r4!, {r3, r5, r6, r7} │ │ │ │ + subs.w r0, r2, #76 @ 0x4c │ │ │ │ + vext.8 q0, q6, q6, #0 │ │ │ │ + vmla.i16 d0, d2, d4[1] │ │ │ │ + add.w r0, r2, #76 @ 0x4c │ │ │ │ + ldmia r4!, {r2, r3, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vhadd.s32 q0, q1, q6 │ │ │ │ - subs r3, #138 @ 0x8a │ │ │ │ + vhadd.s32 q0, q3, q6 │ │ │ │ + subs r3, #142 @ 0x8e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - eors.w r0, r8, #76 @ 0x4c │ │ │ │ - @ instruction: 0xf0a0004c │ │ │ │ - cdp 0, 11, cr0, cr8, cr12, {2} │ │ │ │ - ldcl 0, cr0, [lr, #304]! @ 0x130 │ │ │ │ - stcl 0, cr0, [ip, #304]! @ 0x130 │ │ │ │ - vext.8 q0, q2, q6, #0 │ │ │ │ - vmla.i32 d0, d8, d12[0] │ │ │ │ - ldcl 0, cr0, [r4, #304] @ 0x130 │ │ │ │ - subs r2, #66 @ 0x42 │ │ │ │ + eors.w r0, ip, #76 @ 0x4c │ │ │ │ + @ instruction: 0xf0a4004c │ │ │ │ + cdp 0, 11, cr0, cr12, cr12, {2} │ │ │ │ + cdp 0, 0, cr0, cr2, cr12, {2} │ │ │ │ + ldcl 0, cr0, [r0, #304]! @ 0x130 │ │ │ │ + vext.8 q0, q4, q6, #0 │ │ │ │ + vmla.i32 d0, d12, d12[0] │ │ │ │ + ldcl 0, cr0, [r8, #304] @ 0x130 │ │ │ │ + subs r2, #70 @ 0x46 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc 0, cr0, [r4, #304] @ 0x130 │ │ │ │ - ldcl 0, cr0, [r0, #-304]! @ 0xfffffed0 │ │ │ │ - vhadd.s q0, q4, q6 │ │ │ │ - vhadd.s32 q0, q6, q6 │ │ │ │ - ldcl 0, cr0, [r8, #-304] @ 0xfffffed0 │ │ │ │ - subs r1, #198 @ 0xc6 │ │ │ │ - lsls r5, r1, #1 │ │ │ │ - cdp 0, 12, cr0, cr4, cr12, {2} │ │ │ │ - ldcl 0, cr0, [r0], {76} @ 0x4c │ │ │ │ - cdp 0, 11, cr0, cr10, cr12, {2} │ │ │ │ - cdp 0, 9, cr0, cr6, cr12, {2} │ │ │ │ - stc 0, cr0, [lr], #304 @ 0x130 │ │ │ │ - cdp 0, 7, cr0, cr4, cr12, {2} │ │ │ │ - cdp 0, 8, cr0, cr2, cr12, {2} │ │ │ │ - ldc 0, cr0, [r8], {76} @ 0x4c │ │ │ │ - cmp r7, #32 │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - subs r0, #252 @ 0xfc │ │ │ │ + stc 0, cr0, [r8, #304] @ 0x130 │ │ │ │ + ldcl 0, cr0, [r4, #-304]! @ 0xfffffed0 │ │ │ │ + vhadd.s q0, q6, q6 │ │ │ │ + vhadd.s q0, q0, q6 │ │ │ │ + ldcl 0, cr0, [ip, #-304] @ 0xfffffed0 │ │ │ │ + subs r1, #202 @ 0xca │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc 0, cr0, [ip], #-304 @ 0xfffffed0 │ │ │ │ - cmp r6, #180 @ 0xb4 │ │ │ │ + cdp 0, 12, cr0, cr8, cr12, {2} │ │ │ │ + ldcl 0, cr0, [r4], {76} @ 0x4c │ │ │ │ + cdp 0, 11, cr0, cr14, cr12, {2} │ │ │ │ + cdp 0, 9, cr0, cr10, cr12, {2} │ │ │ │ + ldc 0, cr0, [r2], #304 @ 0x130 │ │ │ │ + cdp 0, 7, cr0, cr8, cr12, {2} │ │ │ │ + cdp 0, 8, cr0, cr6, cr12, {2} │ │ │ │ + ldc 0, cr0, [ip], {76} @ 0x4c │ │ │ │ + cmp r7, #36 @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #144 @ 0x90 │ │ │ │ + subs r1, #0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldcl 0, cr0, [sl, #-304]! @ 0xfffffed0 │ │ │ │ - @ instruction: 0xeb86004c │ │ │ │ - sbcs.w r0, lr, ip, lsl #1 │ │ │ │ - stcl 0, cr0, [r8, #-304] @ 0xfffffed0 │ │ │ │ - ldc 0, cr0, [ip, #-304]! @ 0xfffffed0 │ │ │ │ - sbcs.w r0, r0, ip, lsl #1 │ │ │ │ - adds r7, #218 @ 0xda │ │ │ │ + ldc 0, cr0, [r0], #-304 @ 0xfffffed0 │ │ │ │ + cmp r6, #184 @ 0xb8 │ │ │ │ + lsls r4, r1, #1 │ │ │ │ + subs r0, #148 @ 0x94 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add.w r0, r8, ip, lsl #1 │ │ │ │ - add.w r0, r0, ip, lsl #1 │ │ │ │ - stcl 0, cr0, [sl], {76} @ 0x4c │ │ │ │ - ldc 0, cr0, [lr], #304 @ 0x130 │ │ │ │ - @ instruction: 0xeaf2004c │ │ │ │ - adds r7, #92 @ 0x5c │ │ │ │ + ldcl 0, cr0, [lr, #-304]! @ 0xfffffed0 │ │ │ │ + @ instruction: 0xeb8a004c │ │ │ │ + @ instruction: 0xeb82004c │ │ │ │ + stcl 0, cr0, [ip, #-304] @ 0xfffffed0 │ │ │ │ + stcl 0, cr0, [r0, #-304] @ 0xfffffed0 │ │ │ │ + sbcs.w r0, r4, ip, lsl #1 │ │ │ │ + adds r7, #222 @ 0xde │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + add.w r0, ip, ip, lsl #1 │ │ │ │ + add.w r0, r4, ip, lsl #1 │ │ │ │ + stcl 0, cr0, [lr], {76} @ 0x4c │ │ │ │ + stcl 0, cr0, [r2], {76} @ 0x4c │ │ │ │ + @ instruction: 0xeaf6004c │ │ │ │ + adds r7, #96 @ 0x60 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldrsb r4, [r4, r5] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - mrrc 0, 4, r0, ip, cr12 │ │ │ │ - orn r0, r4, ip, lsl #1 │ │ │ │ - stc 0, cr0, [lr], #-304 @ 0xfffffed0 │ │ │ │ - ldc 0, cr0, [ip], #-304 @ 0xfffffed0 │ │ │ │ - orrs.w r0, r2, ip, lsl #1 │ │ │ │ - cmp r4, #224 @ 0xe0 │ │ │ │ + stcl 0, cr0, [r0], #-304 @ 0xfffffed0 │ │ │ │ + orn r0, r8, ip, lsl #1 │ │ │ │ + ldc 0, cr0, [r2], #-304 @ 0xfffffed0 │ │ │ │ + mcrr 0, 4, r0, r0, cr12 │ │ │ │ + orrs.w r0, r6, ip, lsl #1 │ │ │ │ + cmp r4, #228 @ 0xe4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #192 @ 0xc0 │ │ │ │ + adds r6, #196 @ 0xc4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrd r0, r0, [lr, #304]! @ 0x130 │ │ │ │ - rsb r0, r8, ip, lsl #1 │ │ │ │ - rsbs r0, sl, ip, lsl #1 │ │ │ │ - strd r0, r0, [ip, #304]! @ 0x130 │ │ │ │ - cmp r4, #122 @ 0x7a │ │ │ │ + and.w r0, r2, ip, lsl #1 │ │ │ │ + rsb r0, ip, ip, lsl #1 │ │ │ │ + rsbs r0, lr, ip, lsl #1 │ │ │ │ + ldrd r0, r0, [r0, #304]! @ 0x130 │ │ │ │ + cmp r4, #126 @ 0x7e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #90 @ 0x5a │ │ │ │ + adds r6, #94 @ 0x5e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xeb8a004c │ │ │ │ - @ instruction: 0xe980004c │ │ │ │ - adcs.w r0, lr, ip, lsl #1 │ │ │ │ - stmia r7!, {r1, r3, r6} │ │ │ │ - lsls r7, r1, #1 │ │ │ │ + @ instruction: 0xeb8e004c │ │ │ │ @ instruction: 0xe984004c │ │ │ │ - adds r5, #240 @ 0xf0 │ │ │ │ + sbc.w r0, r2, ip, lsl #1 │ │ │ │ + stmia r7!, {r1, r2, r3, r6} │ │ │ │ + lsls r7, r1, #1 │ │ │ │ + @ instruction: 0xe988004c │ │ │ │ + adds r5, #244 @ 0xf4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add.w r0, r0, ip, lsl #1 │ │ │ │ - ldrd r0, r0, [r6], #304 @ 0x130 │ │ │ │ - @ instruction: 0xeaf4004c │ │ │ │ - @ instruction: 0xead6004c │ │ │ │ + add.w r0, r4, ip, lsl #1 │ │ │ │ + ldrd r0, r0, [sl], #304 @ 0x130 │ │ │ │ + @ instruction: 0xeaf8004c │ │ │ │ + @ instruction: 0xeada004c │ │ │ │ ldr.w r2, [pc, #1972] @ 349de8 >::_M_default_append(unsigned int)@@Base+0xc7254> │ │ │ │ movs r1, #32 │ │ │ │ mov r0, r6 │ │ │ │ add.w r8, r8, #1 │ │ │ │ add r2, pc │ │ │ │ bl 4cf670 │ │ │ │ ldr.w r3, [pc, #1960] @ 349dec >::_M_default_append(unsigned int)@@Base+0xc7258> │ │ │ │ @@ -951355,210 +951356,210 @@ │ │ │ │ mov r0, r4 │ │ │ │ add r2, pc │ │ │ │ bl 525220 │ │ │ │ b.w 348ba0 >::_M_default_append(unsigned int)@@Base+0xc600c> │ │ │ │ mov r3, r0 │ │ │ │ b.w 34903c >::_M_default_append(unsigned int)@@Base+0xc64a8> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - b.n 349bec >::_M_default_append(unsigned int)@@Base+0xc7058> │ │ │ │ + b.n 349bf4 >::_M_default_append(unsigned int)@@Base+0xc7060> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strd r0, r0, [r2], #304 @ 0x130 │ │ │ │ - ldrd r0, r0, [r4], #304 @ 0x130 │ │ │ │ - b.n 349c04 >::_M_default_append(unsigned int)@@Base+0xc7070> │ │ │ │ + strd r0, r0, [r6], #304 @ 0x130 │ │ │ │ + ldrd r0, r0, [r8], #304 @ 0x130 │ │ │ │ + b.n 349c0c >::_M_default_append(unsigned int)@@Base+0xc7078> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r1, #142 @ 0x8e │ │ │ │ + cmp r1, #146 @ 0x92 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #106 @ 0x6a │ │ │ │ + adds r3, #110 @ 0x6e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 349b40 >::_M_default_append(unsigned int)@@Base+0xc6fac> │ │ │ │ + b.n 349b48 >::_M_default_append(unsigned int)@@Base+0xc6fb4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r1, #38 @ 0x26 │ │ │ │ + cmp r1, #42 @ 0x2a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #2 │ │ │ │ + adds r3, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xe800004c │ │ │ │ - b.n 349a28 >::_M_default_append(unsigned int)@@Base+0xc6e94> │ │ │ │ + @ instruction: 0xe804004c │ │ │ │ + b.n 349a30 >::_M_default_append(unsigned int)@@Base+0xc6e9c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3499e8 >::_M_default_append(unsigned int)@@Base+0xc6e54> │ │ │ │ + b.n 3499f0 >::_M_default_append(unsigned int)@@Base+0xc6e5c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349db0 >::_M_default_append(unsigned int)@@Base+0xc721c> │ │ │ │ + b.n 349db8 >::_M_default_append(unsigned int)@@Base+0xc7224> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349d98 >::_M_default_append(unsigned int)@@Base+0xc7204> │ │ │ │ + b.n 349da0 >::_M_default_append(unsigned int)@@Base+0xc720c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349a00 >::_M_default_append(unsigned int)@@Base+0xc6e6c> │ │ │ │ + b.n 349a08 >::_M_default_append(unsigned int)@@Base+0xc6e74> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, #86 @ 0x56 │ │ │ │ + adds r2, #90 @ 0x5a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 349930 >::_M_default_append(unsigned int)@@Base+0xc6d9c> │ │ │ │ + b.n 349938 >::_M_default_append(unsigned int)@@Base+0xc6da4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3498f0 >::_M_default_append(unsigned int)@@Base+0xc6d5c> │ │ │ │ + b.n 3498f8 >::_M_default_append(unsigned int)@@Base+0xc6d64> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349cb8 >::_M_default_append(unsigned int)@@Base+0xc7124> │ │ │ │ + b.n 349cc0 >::_M_default_append(unsigned int)@@Base+0xc712c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349ca0 >::_M_default_append(unsigned int)@@Base+0xc710c> │ │ │ │ + b.n 349ca8 >::_M_default_append(unsigned int)@@Base+0xc7114> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349908 >::_M_default_append(unsigned int)@@Base+0xc6d74> │ │ │ │ + b.n 349910 >::_M_default_append(unsigned int)@@Base+0xc6d7c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r1, #206 @ 0xce │ │ │ │ + adds r1, #210 @ 0xd2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 349c30 >::_M_default_append(unsigned int)@@Base+0xc709c> │ │ │ │ + b.n 349c38 >::_M_default_append(unsigned int)@@Base+0xc70a4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349844 >::_M_default_append(unsigned int)@@Base+0xc6cb0> │ │ │ │ + b.n 34984c >::_M_default_append(unsigned int)@@Base+0xc6cb8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349bd8 >::_M_default_append(unsigned int)@@Base+0xc7044> │ │ │ │ + b.n 349be0 >::_M_default_append(unsigned int)@@Base+0xc704c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349bf4 >::_M_default_append(unsigned int)@@Base+0xc7060> │ │ │ │ + b.n 349bfc >::_M_default_append(unsigned int)@@Base+0xc7068> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349820 >::_M_default_append(unsigned int)@@Base+0xc6c8c> │ │ │ │ + b.n 349828 >::_M_default_append(unsigned int)@@Base+0xc6c94> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #114 @ 0x72 │ │ │ │ + movs r7, #118 @ 0x76 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r1, #80 @ 0x50 │ │ │ │ + adds r1, #84 @ 0x54 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 34977c >::_M_default_append(unsigned int)@@Base+0xc6be8> │ │ │ │ + b.n 349784 >::_M_default_append(unsigned int)@@Base+0xc6bf0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349b10 >::_M_default_append(unsigned int)@@Base+0xc6f7c> │ │ │ │ + b.n 349b18 >::_M_default_append(unsigned int)@@Base+0xc6f84> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349b34 >::_M_default_append(unsigned int)@@Base+0xc6fa0> │ │ │ │ + b.n 349b3c >::_M_default_append(unsigned int)@@Base+0xc6fa8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349758 >::_M_default_append(unsigned int)@@Base+0xc6bc4> │ │ │ │ + b.n 349760 >::_M_default_append(unsigned int)@@Base+0xc6bcc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #2 │ │ │ │ + movs r7, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #224 @ 0xe0 │ │ │ │ + adds r0, #228 @ 0xe4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 349a94 >::_M_default_append(unsigned int)@@Base+0xc6f00> │ │ │ │ + b.n 349a9c >::_M_default_append(unsigned int)@@Base+0xc6f08> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349684 >::_M_default_append(unsigned int)@@Base+0xc6af0> │ │ │ │ + b.n 34968c >::_M_default_append(unsigned int)@@Base+0xc6af8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349a44 >::_M_default_append(unsigned int)@@Base+0xc6eb0> │ │ │ │ + b.n 349a4c >::_M_default_append(unsigned int)@@Base+0xc6eb8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r1!, {r2, r3, r6, r7} │ │ │ │ + stmia r1!, {r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 349690 >::_M_default_append(unsigned int)@@Base+0xc6afc> │ │ │ │ + b.n 349698 >::_M_default_append(unsigned int)@@Base+0xc6b04> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #110 @ 0x6e │ │ │ │ + adds r0, #114 @ 0x72 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 34a5bc >::_M_default_append(unsigned int)@@Base+0xc7a28> │ │ │ │ + b.n 34a5c4 >::_M_default_append(unsigned int)@@Base+0xc7a30> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a590 >::_M_default_append(unsigned int)@@Base+0xc79fc> │ │ │ │ + b.n 34a598 >::_M_default_append(unsigned int)@@Base+0xc7a04> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349928 >::_M_default_append(unsigned int)@@Base+0xc6d94> │ │ │ │ + b.n 349930 >::_M_default_append(unsigned int)@@Base+0xc6d9c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r1!, {r1, r4, r5} │ │ │ │ + stmia r1!, {r1, r2, r4, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 34a578 >::_M_default_append(unsigned int)@@Base+0xc79e4> │ │ │ │ + b.n 34a580 >::_M_default_append(unsigned int)@@Base+0xc79ec> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r7, #216 @ 0xd8 │ │ │ │ + cmp r7, #220 @ 0xdc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 34a4cc >::_M_default_append(unsigned int)@@Base+0xc7938> │ │ │ │ + b.n 34a4d4 >::_M_default_append(unsigned int)@@Base+0xc7940> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349894 >::_M_default_append(unsigned int)@@Base+0xc6d00> │ │ │ │ + b.n 34989c >::_M_default_append(unsigned int)@@Base+0xc6d08> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r2!, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r2, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a4e4 >::_M_default_append(unsigned int)@@Base+0xc7950> │ │ │ │ + b.n 34a4ec >::_M_default_append(unsigned int)@@Base+0xc7958> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r5, #160 @ 0xa0 │ │ │ │ + movs r5, #164 @ 0xa4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r7, #124 @ 0x7c │ │ │ │ + cmp r7, #128 @ 0x80 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 34a41c >::_M_default_append(unsigned int)@@Base+0xc7888> │ │ │ │ + b.n 34a424 >::_M_default_append(unsigned int)@@Base+0xc7890> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a3e0 >::_M_default_append(unsigned int)@@Base+0xc784c> │ │ │ │ + b.n 34a3e8 >::_M_default_append(unsigned int)@@Base+0xc7854> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a3c4 >::_M_default_append(unsigned int)@@Base+0xc7830> │ │ │ │ + b.n 34a3cc >::_M_default_append(unsigned int)@@Base+0xc7838> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a3c0 >::_M_default_append(unsigned int)@@Base+0xc782c> │ │ │ │ + b.n 34a3c8 >::_M_default_append(unsigned int)@@Base+0xc7834> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349758 >::_M_default_append(unsigned int)@@Base+0xc6bc4> │ │ │ │ + b.n 349760 >::_M_default_append(unsigned int)@@Base+0xc6bcc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349788 >::_M_default_append(unsigned int)@@Base+0xc6bf4> │ │ │ │ + b.n 349790 >::_M_default_append(unsigned int)@@Base+0xc6bfc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a3a8 >::_M_default_append(unsigned int)@@Base+0xc7814> │ │ │ │ + b.n 34a3b0 >::_M_default_append(unsigned int)@@Base+0xc781c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r4, #248 @ 0xf8 │ │ │ │ + movs r4, #252 @ 0xfc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a314 >::_M_default_append(unsigned int)@@Base+0xc7780> │ │ │ │ + b.n 34a31c >::_M_default_append(unsigned int)@@Base+0xc7788> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a6e0 >::_M_default_append(unsigned int)@@Base+0xc7b4c> │ │ │ │ + b.n 3496e8 >::_M_default_append(unsigned int)@@Base+0xc6b54> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r7} │ │ │ │ + ldmia r1, {r1, r3, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a338 >::_M_default_append(unsigned int)@@Base+0xc77a4> │ │ │ │ + b.n 34a340 >::_M_default_append(unsigned int)@@Base+0xc77ac> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r4, #176 @ 0xb0 │ │ │ │ + movs r4, #180 @ 0xb4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, #142 @ 0x8e │ │ │ │ + cmp r6, #146 @ 0x92 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 34a284 >::_M_default_append(unsigned int)@@Base+0xc76f0> │ │ │ │ + b.n 34a28c >::_M_default_append(unsigned int)@@Base+0xc76f8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a240 >::_M_default_append(unsigned int)@@Base+0xc76ac> │ │ │ │ + b.n 34a248 >::_M_default_append(unsigned int)@@Base+0xc76b4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a228 >::_M_default_append(unsigned int)@@Base+0xc7694> │ │ │ │ + b.n 34a230 >::_M_default_append(unsigned int)@@Base+0xc769c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a228 >::_M_default_append(unsigned int)@@Base+0xc7694> │ │ │ │ + b.n 34a230 >::_M_default_append(unsigned int)@@Base+0xc769c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a5c0 >::_M_default_append(unsigned int)@@Base+0xc7a2c> │ │ │ │ + b.n 34a5c8 >::_M_default_append(unsigned int)@@Base+0xc7a34> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a5f0 >::_M_default_append(unsigned int)@@Base+0xc7a5c> │ │ │ │ + b.n 34a5f8 >::_M_default_append(unsigned int)@@Base+0xc7a64> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a210 >::_M_default_append(unsigned int)@@Base+0xc767c> │ │ │ │ + b.n 34a218 >::_M_default_append(unsigned int)@@Base+0xc7684> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r4, #18 │ │ │ │ + movs r4, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a584 >::_M_default_append(unsigned int)@@Base+0xc79f0> │ │ │ │ + b.n 34a58c >::_M_default_append(unsigned int)@@Base+0xc79f8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a568 >::_M_default_append(unsigned int)@@Base+0xc79d4> │ │ │ │ + b.n 34a570 >::_M_default_append(unsigned int)@@Base+0xc79dc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a548 >::_M_default_append(unsigned int)@@Base+0xc79b4> │ │ │ │ + b.n 34a550 >::_M_default_append(unsigned int)@@Base+0xc79bc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a15c >::_M_default_append(unsigned int)@@Base+0xc75c8> │ │ │ │ + b.n 34a164 >::_M_default_append(unsigned int)@@Base+0xc75d0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a114 >::_M_default_append(unsigned int)@@Base+0xc7580> │ │ │ │ + b.n 34a11c >::_M_default_append(unsigned int)@@Base+0xc7588> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a0f8 >::_M_default_append(unsigned int)@@Base+0xc7564> │ │ │ │ + b.n 34a100 >::_M_default_append(unsigned int)@@Base+0xc756c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a4c4 >::_M_default_append(unsigned int)@@Base+0xc7930> │ │ │ │ + b.n 34a4cc >::_M_default_append(unsigned int)@@Base+0xc7938> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x00b6 │ │ │ │ + bkpt 0x00ba │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 34a11c >::_M_default_append(unsigned int)@@Base+0xc7588> │ │ │ │ + b.n 34a124 >::_M_default_append(unsigned int)@@Base+0xc7590> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #92 @ 0x5c │ │ │ │ + cmp r5, #96 @ 0x60 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 34a024 >::_M_default_append(unsigned int)@@Base+0xc7490> │ │ │ │ + b.n 34a02c >::_M_default_append(unsigned int)@@Base+0xc7498> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a3f0 >::_M_default_append(unsigned int)@@Base+0xc785c> │ │ │ │ + b.n 34a3f8 >::_M_default_append(unsigned int)@@Base+0xc7864> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x0042 │ │ │ │ + bkpt 0x0046 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 34a048 >::_M_default_append(unsigned int)@@Base+0xc74b4> │ │ │ │ + b.n 34a050 >::_M_default_append(unsigned int)@@Base+0xc74bc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, #232 @ 0xe8 │ │ │ │ + cmp r4, #236 @ 0xec │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 252 @ 0xfc │ │ │ │ + b.n 349f54 >::_M_default_append(unsigned int)@@Base+0xc73c0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a324 >::_M_default_append(unsigned int)@@Base+0xc7790> │ │ │ │ + b.n 34a32c >::_M_default_append(unsigned int)@@Base+0xc7798> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - svc 224 @ 0xe0 │ │ │ │ + svc 228 @ 0xe4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a2f4 >::_M_default_append(unsigned int)@@Base+0xc7760> │ │ │ │ + b.n 34a2fc >::_M_default_append(unsigned int)@@Base+0xc7768> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a2d8 >::_M_default_append(unsigned int)@@Base+0xc7744> │ │ │ │ + b.n 34a2e0 >::_M_default_append(unsigned int)@@Base+0xc774c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - svc 170 @ 0xaa │ │ │ │ + svc 174 @ 0xae │ │ │ │ lsls r4, r1, #1 │ │ │ │ - svc 154 @ 0x9a │ │ │ │ + svc 158 @ 0x9e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a278 >::_M_default_append(unsigned int)@@Base+0xc76e4> │ │ │ │ + b.n 34a280 >::_M_default_append(unsigned int)@@Base+0xc76ec> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a250 >::_M_default_append(unsigned int)@@Base+0xc76bc> │ │ │ │ + b.n 34a258 >::_M_default_append(unsigned int)@@Base+0xc76c4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a238 >::_M_default_append(unsigned int)@@Base+0xc76a4> │ │ │ │ + b.n 34a240 >::_M_default_append(unsigned int)@@Base+0xc76ac> │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ sub sp, #140 @ 0x8c │ │ │ │ mov sl, r2 │ │ │ │ @@ -952321,127 +952322,127 @@ │ │ │ │ b.n 349fe4 >::_M_default_append(unsigned int)@@Base+0xc7450> │ │ │ │ nop │ │ │ │ ldr r2, [pc, #488] @ (34a958 >::_M_default_append(unsigned int)@@Base+0xc7dc4>) │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r6!, {r0, r1, r2, r3} │ │ │ │ - vcvt.u32.f32 , q12, #1 │ │ │ │ + vcvt.u32.f32 , q14, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ble.n 34a7fc >::_M_default_append(unsigned int)@@Base+0xc7c68> │ │ │ │ + ble.n 34a804 >::_M_default_append(unsigned int)@@Base+0xc7c70> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r4, #7 │ │ │ │ + subs r2, r5, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ble.n 34a7e4 >::_M_default_append(unsigned int)@@Base+0xc7c50> │ │ │ │ + ble.n 34a7ec >::_M_default_append(unsigned int)@@Base+0xc7c58> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r2, #7 │ │ │ │ + subs r2, r3, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 34a6d0 >::_M_default_append(unsigned int)@@Base+0xc7b3c> │ │ │ │ + bgt.n 34a6d8 >::_M_default_append(unsigned int)@@Base+0xc7b44> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 34a6cc >::_M_default_append(unsigned int)@@Base+0xc7b38> │ │ │ │ + bgt.n 34a6d4 >::_M_default_append(unsigned int)@@Base+0xc7b40> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r7, #4 │ │ │ │ + subs r2, r0, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - udf #158 @ 0x9e │ │ │ │ + udf #162 @ 0xa2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 34a6a8 >::_M_default_append(unsigned int)@@Base+0xc7b14> │ │ │ │ + bgt.n 34a6b0 >::_M_default_append(unsigned int)@@Base+0xc7b1c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 34a87c >::_M_default_append(unsigned int)@@Base+0xc7ce8> │ │ │ │ + bgt.n 34a884 >::_M_default_append(unsigned int)@@Base+0xc7cf0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r0, #202 @ 0xca │ │ │ │ + cmp r0, #206 @ 0xce │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bgt.n 34a7b8 >::_M_default_append(unsigned int)@@Base+0xc7c24> │ │ │ │ + bgt.n 34a7c0 >::_M_default_append(unsigned int)@@Base+0xc7c2c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 34a7d0 >::_M_default_append(unsigned int)@@Base+0xc7c3c> │ │ │ │ + bgt.n 34a7d8 >::_M_default_append(unsigned int)@@Base+0xc7c44> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 34a894 >::_M_default_append(unsigned int)@@Base+0xc7d00> │ │ │ │ + blt.n 34a89c >::_M_default_append(unsigned int)@@Base+0xc7d08> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #194 @ 0xc2 │ │ │ │ + movs r7, #198 @ 0xc6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldmia r3!, {r0, r1, r2} │ │ │ │ vcvt.u16.f16 d28, d13, #1 │ │ │ │ vcvt.f16.u16 q14, , #1 │ │ │ │ @ instruction: 0xffffcbd1 │ │ │ │ - vqshl.u32 d18, d26, #31 │ │ │ │ + vqshl.u32 d18, d30, #31 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bgt.n 34a89c >::_M_default_append(unsigned int)@@Base+0xc7d08> │ │ │ │ + bgt.n 34a8a4 >::_M_default_append(unsigned int)@@Base+0xc7d10> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bge.n 34a870 >::_M_default_append(unsigned int)@@Base+0xc7cdc> │ │ │ │ + bge.n 34a878 >::_M_default_append(unsigned int)@@Base+0xc7ce4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bge.n 34a84c >::_M_default_append(unsigned int)@@Base+0xc7cb8> │ │ │ │ + bge.n 34a854 >::_M_default_append(unsigned int)@@Base+0xc7cc0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bge.n 34a83c >::_M_default_append(unsigned int)@@Base+0xc7ca8> │ │ │ │ + bge.n 34a844 >::_M_default_append(unsigned int)@@Base+0xc7cb0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r6, #132 @ 0x84 │ │ │ │ + movs r6, #136 @ 0x88 │ │ │ │ lsls r5, r1, #1 │ │ │ │ mov ip, r0 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bls.n 34a714 >::_M_default_append(unsigned int)@@Base+0xc7b80> │ │ │ │ + bls.n 34a71c >::_M_default_append(unsigned int)@@Base+0xc7b88> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, r2, #1 │ │ │ │ + adds r2, r3, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bls.n 34a754 >::_M_default_append(unsigned int)@@Base+0xc7bc0> │ │ │ │ + bls.n 34a75c >::_M_default_append(unsigned int)@@Base+0xc7bc8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r6, #54 @ 0x36 │ │ │ │ + movs r6, #58 @ 0x3a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 34a810 >::_M_default_append(unsigned int)@@Base+0xc7c7c> │ │ │ │ + bls.n 34a818 >::_M_default_append(unsigned int)@@Base+0xc7c84> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bls.n 34a848 >::_M_default_append(unsigned int)@@Base+0xc7cb4> │ │ │ │ + bls.n 34a850 >::_M_default_append(unsigned int)@@Base+0xc7cbc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r0, r7 │ │ │ │ + subs r2, r1, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 34a86c >::_M_default_append(unsigned int)@@Base+0xc7cd8> │ │ │ │ + blt.n 34a874 >::_M_default_append(unsigned int)@@Base+0xc7ce0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bls.n 34a82c >::_M_default_append(unsigned int)@@Base+0xc7c98> │ │ │ │ + bls.n 34a834 >::_M_default_append(unsigned int)@@Base+0xc7ca0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bls.n 34a81c >::_M_default_append(unsigned int)@@Base+0xc7c88> │ │ │ │ + bls.n 34a824 >::_M_default_append(unsigned int)@@Base+0xc7c90> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r5, #92 @ 0x5c │ │ │ │ + movs r5, #96 @ 0x60 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 34a74c >::_M_default_append(unsigned int)@@Base+0xc7bb8> │ │ │ │ + bhi.n 34a754 >::_M_default_append(unsigned int)@@Base+0xc7bc0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvc.n 34a814 >::_M_default_append(unsigned int)@@Base+0xc7c80> │ │ │ │ + bhi.n 34a81c >::_M_default_append(unsigned int)@@Base+0xc7c88> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r5, r2 │ │ │ │ + subs r2, r6, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bhi.n 34a82c >::_M_default_append(unsigned int)@@Base+0xc7c98> │ │ │ │ + bhi.n 34a834 >::_M_default_append(unsigned int)@@Base+0xc7ca0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r4, #92 @ 0x5c │ │ │ │ + movs r4, #96 @ 0x60 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 34a8fc >::_M_default_append(unsigned int)@@Base+0xc7d68> │ │ │ │ + bvc.n 34a904 >::_M_default_append(unsigned int)@@Base+0xc7d70> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bls.n 34a8fc >::_M_default_append(unsigned int)@@Base+0xc7d68> │ │ │ │ + bls.n 34a904 >::_M_default_append(unsigned int)@@Base+0xc7d70> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvc.n 34a8d4 >::_M_default_append(unsigned int)@@Base+0xc7d40> │ │ │ │ + bvc.n 34a8dc >::_M_default_append(unsigned int)@@Base+0xc7d48> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvc.n 34a8ac >::_M_default_append(unsigned int)@@Base+0xc7d18> │ │ │ │ + bvc.n 34a8b4 >::_M_default_append(unsigned int)@@Base+0xc7d20> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r3, #158 @ 0x9e │ │ │ │ + movs r3, #162 @ 0xa2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvs.n 34a7ec >::_M_default_append(unsigned int)@@Base+0xc7c58> │ │ │ │ + bvs.n 34a7f4 >::_M_default_append(unsigned int)@@Base+0xc7c60> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, r6, r5 │ │ │ │ + adds r0, r7, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bhi.n 34a808 >::_M_default_append(unsigned int)@@Base+0xc7c74> │ │ │ │ + bhi.n 34a810 >::_M_default_append(unsigned int)@@Base+0xc7c7c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvs.n 34a7dc >::_M_default_append(unsigned int)@@Base+0xc7c48> │ │ │ │ + bvs.n 34a7e4 >::_M_default_append(unsigned int)@@Base+0xc7c50> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvs.n 34a7c8 >::_M_default_append(unsigned int)@@Base+0xc7c34> │ │ │ │ + bvs.n 34a7d0 >::_M_default_append(unsigned int)@@Base+0xc7c3c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvs.n 34a7c0 >::_M_default_append(unsigned int)@@Base+0xc7c2c> │ │ │ │ + bvs.n 34a7c8 >::_M_default_append(unsigned int)@@Base+0xc7c34> │ │ │ │ lsls r4, r1, #1 │ │ │ │ orrs r6, r4 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - movs r2, #248 @ 0xf8 │ │ │ │ + movs r2, #252 @ 0xfc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvs.n 34a8a8 >::_M_default_append(unsigned int)@@Base+0xc7d14> │ │ │ │ + bvs.n 34a8b0 >::_M_default_append(unsigned int)@@Base+0xc7d1c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bpl.n 34a7e8 >::_M_default_append(unsigned int)@@Base+0xc7c54> │ │ │ │ + bpl.n 34a7f0 >::_M_default_append(unsigned int)@@Base+0xc7c5c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvc.n 34a838 >::_M_default_append(unsigned int)@@Base+0xc7ca4> │ │ │ │ + bvc.n 34a840 >::_M_default_append(unsigned int)@@Base+0xc7cac> │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3760] @ 0xeb0 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w r0, [pc, #1288] @ 34ad80 >::_M_default_append(unsigned int)@@Base+0xc81ec> │ │ │ │ @@ -952920,94 +952921,94 @@ │ │ │ │ bl 17d50 │ │ │ │ str.w fp, [sp, #24] │ │ │ │ b.n 34aa18 >::_M_default_append(unsigned int)@@Base+0xc7e84> │ │ │ │ sbcs r4, r1 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bpl.n 34ad80 >::_M_default_append(unsigned int)@@Base+0xc81ec> │ │ │ │ + bpl.n 34ad88 >::_M_default_append(unsigned int)@@Base+0xc81f4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bpl.n 34ad60 >::_M_default_append(unsigned int)@@Base+0xc81cc> │ │ │ │ + bpl.n 34ad68 >::_M_default_append(unsigned int)@@Base+0xc81d4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 34ae24 >::_M_default_append(unsigned int)@@Base+0xc8290> │ │ │ │ + bcc.n 34ae2c >::_M_default_append(unsigned int)@@Base+0xc8298> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r3, r7} │ │ │ │ + push {r2, r3, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 34add8 >::_M_default_append(unsigned int)@@Base+0xc8244> │ │ │ │ + bcc.n 34ade0 >::_M_default_append(unsigned int)@@Base+0xc824c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 34ad34 >::_M_default_append(unsigned int)@@Base+0xc81a0> │ │ │ │ + bcc.n 34ad3c >::_M_default_append(unsigned int)@@Base+0xc81a8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ subs r7, #240 @ 0xf0 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bcs.n 34acbc >::_M_default_append(unsigned int)@@Base+0xc8128> │ │ │ │ + bcs.n 34acc4 >::_M_default_append(unsigned int)@@Base+0xc8130> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r2, 34ae1e >::_M_default_append(unsigned int)@@Base+0xc828a> │ │ │ │ + cbz r6, 34ae1e >::_M_default_append(unsigned int)@@Base+0xc828a> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 34ada8 >::_M_default_append(unsigned int)@@Base+0xc8214> │ │ │ │ + bmi.n 34adb0 >::_M_default_append(unsigned int)@@Base+0xc821c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r2!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r3!, {} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh.w r0, [r0, ip] │ │ │ │ - bcs.n 34ad4c >::_M_default_append(unsigned int)@@Base+0xc81b8> │ │ │ │ + ldrsh.w r0, [r4, ip] │ │ │ │ + bcs.n 34ad54 >::_M_default_append(unsigned int)@@Base+0xc81c0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 34ad40 >::_M_default_append(unsigned int)@@Base+0xc81ac> │ │ │ │ + bcs.n 34ad48 >::_M_default_append(unsigned int)@@Base+0xc81b4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 34ad34 >::_M_default_append(unsigned int)@@Base+0xc81a0> │ │ │ │ + bcs.n 34ad3c >::_M_default_append(unsigned int)@@Base+0xc81a8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 34ad30 >::_M_default_append(unsigned int)@@Base+0xc819c> │ │ │ │ + bcs.n 34ad38 >::_M_default_append(unsigned int)@@Base+0xc81a4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 34ad2c >::_M_default_append(unsigned int)@@Base+0xc8198> │ │ │ │ + bcs.n 34ad34 >::_M_default_append(unsigned int)@@Base+0xc81a0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bne.n 34ad30 >::_M_default_append(unsigned int)@@Base+0xc819c> │ │ │ │ + bne.n 34ad38 >::_M_default_append(unsigned int)@@Base+0xc81a4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - uxtb r0, r6 │ │ │ │ + uxtb r4, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bne.n 34acd8 >::_M_default_append(unsigned int)@@Base+0xc8144> │ │ │ │ + bne.n 34ace0 >::_M_default_append(unsigned int)@@Base+0xc814c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - uxtb r0, r0 │ │ │ │ + uxtb r4, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 34ad8c >::_M_default_append(unsigned int)@@Base+0xc81f8> │ │ │ │ + bcs.n 34ad94 >::_M_default_append(unsigned int)@@Base+0xc8200> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 34ae94 >::_M_default_append(unsigned int)@@Base+0xc8300> │ │ │ │ + bcc.n 34ae9c >::_M_default_append(unsigned int)@@Base+0xc8308> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 34ad04 >::_M_default_append(unsigned int)@@Base+0xc8170> │ │ │ │ + bcs.n 34ad0c >::_M_default_append(unsigned int)@@Base+0xc8178> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bne.n 34ae08 >::_M_default_append(unsigned int)@@Base+0xc8274> │ │ │ │ + bne.n 34ae10 >::_M_default_append(unsigned int)@@Base+0xc827c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sxtb r6, r1 │ │ │ │ + sxtb r2, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - beq.n 34ad5c >::_M_default_append(unsigned int)@@Base+0xc81c8> │ │ │ │ + beq.n 34ad64 >::_M_default_append(unsigned int)@@Base+0xc81d0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r4, 34ae34 >::_M_default_append(unsigned int)@@Base+0xc82a0> │ │ │ │ + cbz r0, 34ae36 >::_M_default_append(unsigned int)@@Base+0xc82a2> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - beq.n 34aef0 >::_M_default_append(unsigned int)@@Base+0xc835c> │ │ │ │ + beq.n 34aef8 >::_M_default_append(unsigned int)@@Base+0xc8364> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r2, 34ae2e >::_M_default_append(unsigned int)@@Base+0xc829a> │ │ │ │ + cbz r6, 34ae2e >::_M_default_append(unsigned int)@@Base+0xc829a> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bne.n 34ad94 >::_M_default_append(unsigned int)@@Base+0xc8200> │ │ │ │ + bne.n 34ad9c >::_M_default_append(unsigned int)@@Base+0xc8208> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 34aea0 >::_M_default_append(unsigned int)@@Base+0xc830c> │ │ │ │ + bcs.n 34aea8 >::_M_default_append(unsigned int)@@Base+0xc8314> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bne.n 34ad10 >::_M_default_append(unsigned int)@@Base+0xc817c> │ │ │ │ + bne.n 34ad18 >::_M_default_append(unsigned int)@@Base+0xc8184> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - beq.n 34ae68 >::_M_default_append(unsigned int)@@Base+0xc82d4> │ │ │ │ + beq.n 34ae70 >::_M_default_append(unsigned int)@@Base+0xc82dc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r4, 34ae2e >::_M_default_append(unsigned int)@@Base+0xc829a> │ │ │ │ + cbz r0, 34ae30 >::_M_default_append(unsigned int)@@Base+0xc829c> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - beq.n 34ae34 >::_M_default_append(unsigned int)@@Base+0xc82a0> │ │ │ │ + beq.n 34ae3c >::_M_default_append(unsigned int)@@Base+0xc82a8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r6, 34ae2e >::_M_default_append(unsigned int)@@Base+0xc829a> │ │ │ │ + cbz r2, 34ae30 >::_M_default_append(unsigned int)@@Base+0xc829c> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7, {r1, r4, r6, r7} │ │ │ │ + ldmia r7, {r1, r2, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r2, 34ae28 >::_M_default_append(unsigned int)@@Base+0xc8294> │ │ │ │ + cbz r6, 34ae28 >::_M_default_append(unsigned int)@@Base+0xc8294> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7, {r2, r4, r5, r7} │ │ │ │ + ldmia r7, {r3, r4, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sub sp, #464 @ 0x1d0 │ │ │ │ + sub sp, #480 @ 0x1e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3760] @ 0xeb0 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w r0, [pc, #1256] @ 34b328 >::_M_default_append(unsigned int)@@Base+0xc8794> │ │ │ │ @@ -953480,84 +953481,84 @@ │ │ │ │ str.w fp, [sp, #24] │ │ │ │ b.n 34b008 >::_M_default_append(unsigned int)@@Base+0xc8474> │ │ │ │ nop │ │ │ │ subs r3, #196 @ 0xc4 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r7!, {r1, r4, r5, r6} │ │ │ │ + ldmia r7!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r7!, {r2, r3, r4} │ │ │ │ + ldmia r7!, {r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r5!, {r3, r4, r6} │ │ │ │ + ldmia r5!, {r2, r3, r4, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #608 @ 0x260 │ │ │ │ + add r6, sp, #624 @ 0x270 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r3, r5} │ │ │ │ + ldmia r5, {r1, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r5!, {r1, r3, r4, r6, r7} │ │ │ │ + ldmia r5!, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ subs r2, #0 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r4, {r1, r3, r4, r7} │ │ │ │ + ldmia r4, {r1, r2, r3, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #872 @ 0x368 │ │ │ │ + add r5, sp, #888 @ 0x378 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r2, r3, r4, pc} │ │ │ │ + pop {r5, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf352004c │ │ │ │ - ldmia r4!, {r2, r3, r5, r6, r7} │ │ │ │ + @ instruction: 0xf356004c │ │ │ │ + ldmia r4, {r4, r5, r6, r7} │ │ │ │ + lsls r4, r1, #1 │ │ │ │ + ldmia r4!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r4!, {r1, r2, r5, r6, r7} │ │ │ │ + ldmia r4!, {r2, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldmia r4!, {r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldmia r4, {r2, r3, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r4, {r3, r4, r6, r7} │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - ldmia r3!, {r5, r6, r7} │ │ │ │ + ldmia r3!, {r2, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #128 @ 0x80 │ │ │ │ + add r5, sp, #144 @ 0x90 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r5, {r1, r3, r5} │ │ │ │ + ldmia r5, {r1, r2, r3, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r5, {r1, r5} │ │ │ │ + ldmia r5, {r1, r2, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r4!, {r2, r5, r6, r7} │ │ │ │ + ldmia r4!, {r3, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r5, r6} │ │ │ │ + ldmia r3, {r1, r3, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #664 @ 0x298 │ │ │ │ + add r4, sp, #680 @ 0x2a8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3, {r1, r3, r5} │ │ │ │ + ldmia r3, {r1, r2, r3, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #424 @ 0x1a8 │ │ │ │ + add r4, sp, #440 @ 0x1b8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3!, {r2} │ │ │ │ + ldmia r3, {r3} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #272 @ 0x110 │ │ │ │ + add r4, sp, #288 @ 0x120 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2, {r2, r4, r5, r7} │ │ │ │ + ldmia r2!, {r3, r4, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #976 @ 0x3d0 │ │ │ │ + add r3, sp, #992 @ 0x3e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r1, r2} │ │ │ │ + ldmia r4!, {r1, r3} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r4!, {r1} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r3!, {r6, r7} │ │ │ │ + ldmia r3!, {r2, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r6} │ │ │ │ + ldmia r2!, {r1, r3, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r3} │ │ │ │ + ldmia r2!, {r1, r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #312 @ 0x138 │ │ │ │ + add r3, sp, #328 @ 0x148 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3720] @ 0xe88 │ │ │ │ sub sp, #324 @ 0x144 │ │ │ │ @@ -953842,47 +953843,47 @@ │ │ │ │ b.n 34b622 >::_M_default_append(unsigned int)@@Base+0xc8a8e> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ adds r6, #26 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r0, [r7, #3] │ │ │ │ + ldrb r4, [r7, #3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r2, r7} │ │ │ │ + stmia r7!, {r3, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #784 @ 0x310 │ │ │ │ + add r0, sp, #800 @ 0x320 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r1, r4, r5} │ │ │ │ + stmia r7!, {r1, r2, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #456 @ 0x1c8 │ │ │ │ + add r0, sp, #472 @ 0x1d8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r2, r4} │ │ │ │ + stmia r7!, {r3, r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r7!, {r6, r7} │ │ │ │ + stmia r7!, {r2, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ adds r3, #230 @ 0xe6 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stmia r6!, {r1, r4, r6, r7} │ │ │ │ + stmia r6!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #72 @ 0x48 │ │ │ │ + add r0, sp, #88 @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r3, r5} │ │ │ │ + ldmia r0!, {r2, r3, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r1!, {r4, r6} │ │ │ │ + ldmia r1!, {r2, r4, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r7!, {r1, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r5} │ │ │ │ + ldmia r1, {r1, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r0!, {r2, r3, r4, r5, r6} │ │ │ │ + ldmia r0!, {r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r6!, {r2, r3, r6} │ │ │ │ + stmia r6!, {r4, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #560 @ (adr r7, 34b96c >::_M_default_append(unsigned int)@@Base+0xc8dd8>) │ │ │ │ + add r7, pc, #576 @ (adr r7, 34b97c >::_M_default_append(unsigned int)@@Base+0xc8de8>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ movs r1, #0 │ │ │ │ blx 1138c │ │ │ │ ldr.w r9, [r4, #1060] @ 0x424 │ │ │ │ addw r1, r4, #1324 @ 0x52c │ │ │ │ vmov.f64 d8, d0 │ │ │ │ mov r0, r9 │ │ │ │ @@ -954047,55 +954048,55 @@ │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r3, [pc, #92] @ (34b94c >::_M_default_append(unsigned int)@@Base+0xc8db8>) │ │ │ │ add r3, pc │ │ │ │ bl 525284 │ │ │ │ b.n 34b442 >::_M_default_append(unsigned int)@@Base+0xc88ae> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - stmia r5!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r5!, {r1, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #760 @ (adr r6, 34bbfc >::_M_default_append(unsigned int)@@Base+0xc9068>) │ │ │ │ + add r6, pc, #776 @ (adr r6, 34bc0c >::_M_default_append(unsigned int)@@Base+0xc9078>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r5, r6} │ │ │ │ + stmia r5!, {r2, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #640 @ (adr r6, 34bb8c >::_M_default_append(unsigned int)@@Base+0xc8ff8>) │ │ │ │ + add r6, pc, #656 @ (adr r6, 34bb9c >::_M_default_append(unsigned int)@@Base+0xc9008>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r4, r5} │ │ │ │ + stmia r5!, {r2, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #448 @ (adr r6, 34bad4 >::_M_default_append(unsigned int)@@Base+0xc8f40>) │ │ │ │ + add r6, pc, #464 @ (adr r6, 34bae4 >::_M_default_append(unsigned int)@@Base+0xc8f50>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r2, r4} │ │ │ │ + stmia r5!, {r3, r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #336 @ (adr r6, 34ba6c >::_M_default_append(unsigned int)@@Base+0xc8ed8>) │ │ │ │ + add r6, pc, #352 @ (adr r6, 34ba7c >::_M_default_append(unsigned int)@@Base+0xc8ee8>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r4, r5, r6, r7} │ │ │ │ + stmia r4!, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #200 @ (adr r6, 34b9ec >::_M_default_append(unsigned int)@@Base+0xc8e58>) │ │ │ │ + add r6, pc, #216 @ (adr r6, 34b9fc >::_M_default_append(unsigned int)@@Base+0xc8e68>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r2, r4, r6, r7} │ │ │ │ + stmia r4!, {r3, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #80 @ (adr r6, 34b97c >::_M_default_append(unsigned int)@@Base+0xc8de8>) │ │ │ │ + add r6, pc, #96 @ (adr r6, 34b98c >::_M_default_append(unsigned int)@@Base+0xc8df8>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r4!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r7!, {r4} │ │ │ │ + stmia r7!, {r2, r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r4, r7} │ │ │ │ + stmia r4!, {r1, r3, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, pc, #856 @ (adr r5, 34bc94 >::_M_default_append(unsigned int)@@Base+0xc9100>) │ │ │ │ + add r5, pc, #872 @ (adr r5, 34bca4 >::_M_default_append(unsigned int)@@Base+0xc9110>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r5, r6} │ │ │ │ + stmia r4!, {r1, r3, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, pc, #664 @ (adr r5, 34bbdc >::_M_default_append(unsigned int)@@Base+0xc9048>) │ │ │ │ + add r5, pc, #680 @ (adr r5, 34bbec >::_M_default_append(unsigned int)@@Base+0xc9058>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r2, r3, r4, r5, r7} │ │ │ │ + stmia r5!, {r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r6!, {r2, r5, r6, r7} │ │ │ │ + stmia r6!, {r3, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r4, r5, r6} │ │ │ │ + stmia r5!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3720] @ 0xe88 │ │ │ │ sub sp, #332 @ 0x14c │ │ │ │ @@ -954405,41 +954406,41 @@ │ │ │ │ b.n 34bbb8 >::_M_default_append(unsigned int)@@Base+0xc9024> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ adds r0, #136 @ 0x88 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r6, [r4, #13] │ │ │ │ + strb r2, [r5, #13] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r1!, {r1, r6, r7} │ │ │ │ + stmia r1!, {r1, r2, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, pc, #8 @ (adr r3, 34bcd4 >::_M_default_append(unsigned int)@@Base+0xc9140>) │ │ │ │ + add r3, pc, #24 @ (adr r3, 34bce4 >::_M_default_append(unsigned int)@@Base+0xc9150>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r4, r5, r6} │ │ │ │ + stmia r1!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #728 @ (adr r2, 34bfac >::_M_default_append(unsigned int)@@Base+0xc9418>) │ │ │ │ + add r2, pc, #744 @ (adr r2, 34bfbc >::_M_default_append(unsigned int)@@Base+0xc9428>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ cmp r6, #80 @ 0x50 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stmia r1!, {r1, r5} │ │ │ │ + stmia r1!, {r1, r2, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #392 @ (adr r2, 34be68 >::_M_default_append(unsigned int)@@Base+0xc92d4>) │ │ │ │ + add r2, pc, #408 @ (adr r2, 34be78 >::_M_default_append(unsigned int)@@Base+0xc92e4>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r0!, {r3, r4, r6, r7} │ │ │ │ + stmia r0!, {r2, r3, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #96 @ (adr r2, 34bd48 >::_M_default_append(unsigned int)@@Base+0xc91b4>) │ │ │ │ + add r2, pc, #112 @ (adr r2, 34bd58 >::_M_default_append(unsigned int)@@Base+0xc91c4>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r0!, {r6, r7} │ │ │ │ + stmia r0!, {r2, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #0 @ (adr r2, 34bcf0 >::_M_default_append(unsigned int)@@Base+0xc915c>) │ │ │ │ + add r2, pc, #16 @ (adr r2, 34bd00 >::_M_default_append(unsigned int)@@Base+0xc916c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r0!, {r2, r7} │ │ │ │ + stmia r0!, {r3, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #784 @ (adr r1, 34c008 >::_M_default_append(unsigned int)@@Base+0xc9474>) │ │ │ │ + add r1, pc, #800 @ (adr r1, 34c018 >::_M_default_append(unsigned int)@@Base+0xc9484>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r0, [sp, #32] │ │ │ │ movw r1, #1324 @ 0x52c │ │ │ │ ldr r0, [pc, #476] @ (34bedc >::_M_default_append(unsigned int)@@Base+0xc9348>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -954627,71 +954628,71 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #124] @ (34bf4c >::_M_default_append(unsigned int)@@Base+0xc93b8>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 34bbb8 >::_M_default_append(unsigned int)@@Base+0xc9024> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - stmia r0!, {r2, r3, r4} │ │ │ │ + stmia r0!, {r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #368 @ (adr r1, 34c054 >::_M_default_append(unsigned int)@@Base+0xc94c0>) │ │ │ │ + add r1, pc, #384 @ (adr r1, 34c064 >::_M_default_append(unsigned int)@@Base+0xc94d0>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r1!, {r3, r4, r5, r6} │ │ │ │ + stmia r1!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r2!, {r5, r7} │ │ │ │ + stmia r2!, {r2, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r1!, {r1, r4, r5} │ │ │ │ + stmia r1!, {r1, r2, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - itt le │ │ │ │ - lslle r4, r1, #1 │ │ │ │ - addle r1, pc, #112 @ (adr r1, 34bf68 >::_M_default_append(unsigned int)@@Base+0xc93d4>) │ │ │ │ - lsls r1, r1, #1 │ │ │ │ - ittt lt │ │ │ │ - lsllt r4, r1, #1 │ │ │ │ - stmialt r0!, {r1, r3, r5, r6} │ │ │ │ - lsllt r4, r1, #1 │ │ │ │ - stmia r1!, {r2, r3} │ │ │ │ + nop {14} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r2!, {r2, r4, r5} │ │ │ │ + add r1, pc, #128 @ (adr r1, 34bf78 >::_M_default_append(unsigned int)@@Base+0xc93e4>) │ │ │ │ + lsls r1, r1, #1 │ │ │ │ + ittt gt │ │ │ │ + lslgt r4, r1, #1 │ │ │ │ + stmiagt r0!, {r1, r2, r3, r5, r6} │ │ │ │ + lslgt r4, r1, #1 │ │ │ │ + stmia r1!, {r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r6, r7} │ │ │ │ + stmia r2!, {r3, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r1!, {r2, r3, r5, r6} │ │ │ │ + stmia r0!, {r1, r3, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sev │ │ │ │ + stmia r1!, {r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #512 @ (adr r0, 34c118 >::_M_default_append(unsigned int)@@Base+0xc9584>) │ │ │ │ + itt mi │ │ │ │ + lslmi r4, r1, #1 │ │ │ │ + addmi r0, pc, #528 @ (adr r0, 34c128 >::_M_default_append(unsigned int)@@Base+0xc9594>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - itt cs │ │ │ │ + it cs │ │ │ │ lslcs r4, r1, #1 │ │ │ │ - addcs r0, pc, #400 @ (adr r0, 34c0b0 >::_M_default_append(unsigned int)@@Base+0xc951c>) │ │ │ │ + add r0, pc, #416 @ (adr r0, 34c0c0 >::_M_default_append(unsigned int)@@Base+0xc952c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ittt eq │ │ │ │ + itte eq │ │ │ │ lsleq r4, r1, #1 │ │ │ │ - addeq r0, pc, #264 @ (adr r0, 34c030 >::_M_default_append(unsigned int)@@Base+0xc949c>) │ │ │ │ - lsleq r1, r1, #1 │ │ │ │ - bkpt 0x00e4 │ │ │ │ + addeq r0, pc, #280 @ (adr r0, 34c040 >::_M_default_append(unsigned int)@@Base+0xc94ac>) │ │ │ │ + lslne r1, r1, #1 │ │ │ │ + bkpt 0x00e8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #144 @ (adr r0, 34bfc0 >::_M_default_append(unsigned int)@@Base+0xc942c>) │ │ │ │ + add r0, pc, #160 @ (adr r0, 34bfd0 >::_M_default_append(unsigned int)@@Base+0xc943c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x00c6 │ │ │ │ + bkpt 0x00ca │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #24 @ (adr r0, 34bf50 >::_M_default_append(unsigned int)@@Base+0xc93bc>) │ │ │ │ + add r0, pc, #40 @ (adr r0, 34bf60 >::_M_default_append(unsigned int)@@Base+0xc93cc>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x00a8 │ │ │ │ + bkpt 0x00ac │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r1!, {r1} │ │ │ │ + stmia r1!, {r1, r2} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x0088 │ │ │ │ + bkpt 0x008c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [sp, #800] @ 0x320 │ │ │ │ + ldr r7, [sp, #816] @ 0x330 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x0058 │ │ │ │ + bkpt 0x005c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [sp, #608] @ 0x260 │ │ │ │ + ldr r7, [sp, #624] @ 0x270 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -954754,27 +954755,27 @@ │ │ │ │ add r1, pc │ │ │ │ blx 12090 │ │ │ │ cmp r0, #0 │ │ │ │ bne.n 34bfa8 >::_M_default_append(unsigned int)@@Base+0xc9414> │ │ │ │ movs r3, #5 │ │ │ │ str r3, [r4, #0] │ │ │ │ b.n 34bfc8 >::_M_default_append(unsigned int)@@Base+0xc9434> │ │ │ │ - stmia r0!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r0!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r0!, {r1, r4, r5, r7} │ │ │ │ + stmia r0!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r1, r2, r3, r5, r6, pc} │ │ │ │ + pop {r1, r4, r5, r6, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x001c │ │ │ │ + bkpt 0x0020 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r1, r3, r6, pc} │ │ │ │ + pop {r1, r2, r3, r6, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ + pop {r2, r3, r4, r5, r6, r7, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r0!, {r2, r3, r5, r6} │ │ │ │ + stmia r0!, {r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3928] @ 0xf58 │ │ │ │ mov r7, r2 │ │ │ │ @@ -955481,141 +955482,141 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ cmp r1, #208 @ 0xd0 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r2, r5, r7} │ │ │ │ + pop {r3, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r2, r3, r4, r5} │ │ │ │ + pop {r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r0, 34c84e >::_M_default_append(unsigned int)@@Base+0xc9cba> │ │ │ │ + cbnz r4, 34c84e >::_M_default_append(unsigned int)@@Base+0xc9cba> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - itee ne │ │ │ │ + itet ne │ │ │ │ lslne r4, r1, #1 │ │ │ │ - cbnz r2, 34c878 >::_M_default_append(unsigned int)@@Base+0xc9ce4> @ unpredictable │ │ │ │ - lsleq r4, r1, #1 │ │ │ │ - cbnz r4, 34c840 >::_M_default_append(unsigned int)@@Base+0xc9cac> │ │ │ │ + cbnz r6, 34c878 >::_M_default_append(unsigned int)@@Base+0xc9ce4> @ unpredictable │ │ │ │ + lslne r4, r1, #1 │ │ │ │ + cbnz r0, 34c842 >::_M_default_append(unsigned int)@@Base+0xc9cae> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r0, 34c85e >::_M_default_append(unsigned int)@@Base+0xc9cca> │ │ │ │ + cbnz r4, 34c85e >::_M_default_append(unsigned int)@@Base+0xc9cca> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x0088 │ │ │ │ + bkpt 0x008c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x0082 │ │ │ │ + bkpt 0x0086 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r1, r2} │ │ │ │ + pop {r1, r3} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - hlt 0x0024 │ │ │ │ + hlt 0x0028 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x0022 │ │ │ │ + bkpt 0x0026 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r6, 34c868 >::_M_default_append(unsigned int)@@Base+0xc9cd4> │ │ │ │ + cbnz r2, 34c86a >::_M_default_append(unsigned int)@@Base+0xc9cd6> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rev16 r0, r1 │ │ │ │ + rev16 r4, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - hlt 0x002c │ │ │ │ + hlt 0x0030 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r1, r4, r6, r7, pc} │ │ │ │ + pop {r1, r2, r4, r6, r7, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r2, r3, r6, r7, pc} │ │ │ │ + pop {r4, r6, r7, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r6, 34c882 >::_M_default_append(unsigned int)@@Base+0xc9cee> │ │ │ │ + cbnz r2, 34c884 >::_M_default_append(unsigned int)@@Base+0xc9cf0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rev16 r6, r5 │ │ │ │ + rev16 r2, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r1, r2, r4, r6, r7, pc} │ │ │ │ + pop {r1, r3, r4, r6, r7, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r4, 34c868 >::_M_default_append(unsigned int)@@Base+0xc9cd4> │ │ │ │ + cbnz r0, 34c86a >::_M_default_append(unsigned int)@@Base+0xc9cd6> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r4, 34c844 >::_M_default_append(unsigned int)@@Base+0xc9cb0> │ │ │ │ + cbnz r0, 34c846 >::_M_default_append(unsigned int)@@Base+0xc9cb2> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [sp, #320] @ 0x140 │ │ │ │ + ldr r2, [sp, #336] @ 0x150 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r6, 34c864 >::_M_default_append(unsigned int)@@Base+0xc9cd0> │ │ │ │ + cbnz r2, 34c866 >::_M_default_append(unsigned int)@@Base+0xc9cd2> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r2, r4, r7} │ │ │ │ + pop {r3, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r2, r4, r7} │ │ │ │ + pop {r3, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rev r0, r3 │ │ │ │ + rev r4, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb8c2 │ │ │ │ + @ instruction: 0xb8c6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r1, r2, r3, r5, r6} │ │ │ │ + pop {r1, r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r0, 34c874 >::_M_default_append(unsigned int)@@Base+0xc9ce0> │ │ │ │ + cbnz r4, 34c874 >::_M_default_append(unsigned int)@@Base+0xc9ce0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb864 │ │ │ │ + @ instruction: 0xb868 │ │ │ │ lsls r4, r1, #1 │ │ │ │ movs r5, #58 @ 0x3a │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xb8bc │ │ │ │ + @ instruction: 0xb8c0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r4, 34c8e6 >::_M_default_append(unsigned int)@@Base+0xc9d52> │ │ │ │ + cbnz r0, 34c8e8 >::_M_default_append(unsigned int)@@Base+0xc9d54> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb7ba │ │ │ │ + @ instruction: 0xb7be │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [sp, #1000] @ 0x3e8 │ │ │ │ + ldr r0, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb82c │ │ │ │ + @ instruction: 0xb830 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb840 │ │ │ │ + @ instruction: 0xb844 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb83e │ │ │ │ + @ instruction: 0xb842 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r6, 34c8d2 >::_M_default_append(unsigned int)@@Base+0xc9d3e> │ │ │ │ + cbnz r2, 34c8d4 >::_M_default_append(unsigned int)@@Base+0xc9d40> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb6f2 │ │ │ │ + @ instruction: 0xb6f6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb6d2 │ │ │ │ + @ instruction: 0xb6d6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [sp, #72] @ 0x48 │ │ │ │ + ldr r0, [sp, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb6b2 │ │ │ │ + @ instruction: 0xb6b6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #968] @ 0x3c8 │ │ │ │ + str r7, [sp, #984] @ 0x3d8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb69a │ │ │ │ + @ instruction: 0xb69e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #864] @ 0x360 │ │ │ │ + str r7, [sp, #880] @ 0x370 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb680 │ │ │ │ + @ instruction: 0xb684 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #760] @ 0x2f8 │ │ │ │ + str r7, [sp, #776] @ 0x308 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cpsie │ │ │ │ + cpsie a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r6, 34c8da >::_M_default_append(unsigned int)@@Base+0xc9d46> │ │ │ │ + cbnz r2, 34c8dc >::_M_default_append(unsigned int)@@Base+0xc9d48> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb63a │ │ │ │ + @ instruction: 0xb63e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #488] @ 0x1e8 │ │ │ │ + str r7, [sp, #504] @ 0x1f8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb622 │ │ │ │ + @ instruction: 0xb626 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #384] @ 0x180 │ │ │ │ + str r7, [sp, #400] @ 0x190 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb608 │ │ │ │ + @ instruction: 0xb60c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #280] @ 0x118 │ │ │ │ + str r7, [sp, #296] @ 0x128 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r6, r7, lr} │ │ │ │ + push {r1, r5, r6, r7, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #120] @ 0x78 │ │ │ │ + str r7, [sp, #136] @ 0x88 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r2, r6, r7, lr} │ │ │ │ + push {r1, r3, r6, r7, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #16] │ │ │ │ + str r7, [sp, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r7, lr} │ │ │ │ + push {r2, r7, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r6, lr} │ │ │ │ + push {r1, r5, r6, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [sp, #632] @ 0x278 │ │ │ │ + str r6, [sp, #648] @ 0x288 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr.w r3, [r0, #1048] @ 0x418 │ │ │ │ mov r4, r0 │ │ │ │ @@ -955718,33 +955719,33 @@ │ │ │ │ add r1, pc │ │ │ │ blx 12090 │ │ │ │ cmp r0, #0 │ │ │ │ bne.n 34c940 >::_M_default_append(unsigned int)@@Base+0xc9dac> │ │ │ │ movs r3, #2 │ │ │ │ str r3, [r4, #0] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - push {r1, r2} │ │ │ │ + push {r1, r3} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r2, r4, r5, r7} │ │ │ │ + push {r3, r4, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r6, 34ca6c >::_M_default_append(unsigned int)@@Base+0xc9ed8> │ │ │ │ + cbz r2, 34ca6e >::_M_default_append(unsigned int)@@Base+0xc9eda> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r2, r7} │ │ │ │ + push {r3, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb6c0 │ │ │ │ + @ instruction: 0xb6c4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb6b6 │ │ │ │ + @ instruction: 0xb6ba │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb6b6 │ │ │ │ + @ instruction: 0xb6ba │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r2, 34ca60 >::_M_default_append(unsigned int)@@Base+0xc9ecc> │ │ │ │ + cbz r6, 34ca60 >::_M_default_append(unsigned int)@@Base+0xc9ecc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {} │ │ │ │ + push {r2} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb760 │ │ │ │ + @ instruction: 0xb764 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ ldr.w r2, [pc, #1712] @ 34d0dc >::_M_default_append(unsigned int)@@Base+0xca548> │ │ │ │ @@ -956358,123 +956359,123 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 34cd2e >::_M_default_append(unsigned int)@@Base+0xca19a> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ subs r0, r3, #7 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - uxth r2, r1 │ │ │ │ + uxth r6, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb708 │ │ │ │ + @ instruction: 0xb70c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sxth r4, r4 │ │ │ │ + sxth r0, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r4, 34d152 >::_M_default_append(unsigned int)@@Base+0xca5be> │ │ │ │ + cbz r0, 34d154 >::_M_default_append(unsigned int)@@Base+0xca5c0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cpsie a │ │ │ │ + @ instruction: 0xb668 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r2, 34d10e >::_M_default_append(unsigned int)@@Base+0xca57a> │ │ │ │ + cbz r6, 34d10e >::_M_default_append(unsigned int)@@Base+0xca57a> │ │ │ │ lsls r4, r1, #1 │ │ │ │ subs r0, r3, #0 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - sub sp, #480 @ 0x1e0 │ │ │ │ + sub sp, #496 @ 0x1f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r1, r2, r4, r5, r6} │ │ │ │ + push {r1, r3, r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r2, 34d12e >::_M_default_append(unsigned int)@@Base+0xca59a> │ │ │ │ + cbz r6, 34d12e >::_M_default_append(unsigned int)@@Base+0xca59a> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r1, r3, r4, r6, lr} │ │ │ │ + push {r1, r2, r3, r4, r6, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r2, r3, r6} │ │ │ │ + push {r4, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r0, 34d14c >::_M_default_append(unsigned int)@@Base+0xca5b8> │ │ │ │ + cbz r4, 34d14c >::_M_default_append(unsigned int)@@Base+0xca5b8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add sp, #8 │ │ │ │ + add sp, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #256] @ 0x100 │ │ │ │ + str r1, [sp, #272] @ 0x110 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r4, r7} │ │ │ │ + push {r1, r2, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r6, 34d188 >::_M_default_append(unsigned int)@@Base+0xca5f4> │ │ │ │ + cbz r2, 34d18a >::_M_default_append(unsigned int)@@Base+0xca5f6> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #816 @ 0x330 │ │ │ │ + add r6, sp, #832 @ 0x340 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #696 @ 0x2b8 │ │ │ │ + add r6, sp, #712 @ 0x2c8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r5, #62] @ 0x3e │ │ │ │ + ldrh r2, [r6, #62] @ 0x3e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r6, sp, #592 @ 0x250 │ │ │ │ + add r6, sp, #608 @ 0x260 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - uxth r0, r6 │ │ │ │ + uxth r4, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, sp, #176 @ 0xb0 │ │ │ │ + add r7, sp, #192 @ 0xc0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #368 @ 0x170 │ │ │ │ + add r6, sp, #384 @ 0x180 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sxth r0, r1 │ │ │ │ + sxth r4, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #936 @ 0x3a8 │ │ │ │ + add r6, sp, #952 @ 0x3b8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #112 @ 0x70 │ │ │ │ + add r6, sp, #128 @ 0x80 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - uxth r0, r3 │ │ │ │ + uxth r4, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #704 @ 0x2c0 │ │ │ │ + add r6, sp, #720 @ 0x2d0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #480 @ 0x1e0 │ │ │ │ + add r6, sp, #496 @ 0x1f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #880 @ 0x370 │ │ │ │ + add r5, sp, #896 @ 0x380 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r0, 34d186 >::_M_default_append(unsigned int)@@Base+0xca5f2> │ │ │ │ + cbz r4, 34d186 >::_M_default_append(unsigned int)@@Base+0xca5f2> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #424 @ 0x1a8 │ │ │ │ + add r6, sp, #440 @ 0x1b8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #216 @ 0xd8 │ │ │ │ + add r6, sp, #232 @ 0xe8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #200 @ 0xc8 │ │ │ │ + add r6, sp, #216 @ 0xd8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #448 @ 0x1c0 │ │ │ │ + add r5, sp, #464 @ 0x1d0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r6, #52] @ 0x34 │ │ │ │ + ldrh r4, [r6, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r5, sp, #352 @ 0x160 │ │ │ │ + add r5, sp, #368 @ 0x170 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r2, #52] @ 0x34 │ │ │ │ + ldrh r2, [r3, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r5, sp, #248 @ 0xf8 │ │ │ │ + add r5, sp, #264 @ 0x108 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r7, #50] @ 0x32 │ │ │ │ + ldrh r0, [r0, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r5, sp, #80 @ 0x50 │ │ │ │ + add r5, sp, #96 @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r2, #50] @ 0x32 │ │ │ │ + ldrh r0, [r3, #50] @ 0x32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r5, sp, #640 @ 0x280 │ │ │ │ + add r5, sp, #656 @ 0x290 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #864 @ 0x360 │ │ │ │ + add r4, sp, #880 @ 0x370 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r3, #48] @ 0x30 │ │ │ │ + ldrh r4, [r3, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, sp, #744 @ 0x2e8 │ │ │ │ + add r4, sp, #760 @ 0x2f8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sub sp, #480 @ 0x1e0 │ │ │ │ + sub sp, #496 @ 0x1f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #336 @ 0x150 │ │ │ │ + add r5, sp, #352 @ 0x160 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #568 @ 0x238 │ │ │ │ + add r4, sp, #584 @ 0x248 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r1, #46] @ 0x2e │ │ │ │ + ldrh r0, [r2, #46] @ 0x2e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, sp, #464 @ 0x1d0 │ │ │ │ + add r4, sp, #480 @ 0x1e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r6, #44] @ 0x2c │ │ │ │ + ldrh r6, [r6, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, sp, #360 @ 0x168 │ │ │ │ + add r4, sp, #376 @ 0x178 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r3, #44] @ 0x2c │ │ │ │ + ldrh r4, [r3, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3712] @ 0xe80 │ │ │ │ mov r5, r0 │ │ │ │ ldr.w r0, [pc, #1176] @ 34d66c >::_M_default_append(unsigned int)@@Base+0xcaad8> │ │ │ │ @@ -956922,95 +956923,95 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 34d324 >::_M_default_append(unsigned int)@@Base+0xca790> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ adds r0, r6, r0 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r6, pc, #368 @ (adr r6, 34d7e8 >::_M_default_append(unsigned int)@@Base+0xcac54>) │ │ │ │ + add r6, pc, #384 @ (adr r6, 34d7f8 >::_M_default_append(unsigned int)@@Base+0xcac64>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sub sp, #144 @ 0x90 │ │ │ │ + sub sp, #160 @ 0xa0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, sp, #40 @ 0x28 │ │ │ │ + add r2, sp, #56 @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r1, #26] │ │ │ │ + ldrh r6, [r1, #26] │ │ │ │ lsls r1, r1, #1 │ │ │ │ asrs r4, r4, #27 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - add r1, sp, #128 @ 0x80 │ │ │ │ + add r1, sp, #144 @ 0x90 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r4, #18] │ │ │ │ + ldrh r4, [r4, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, sp, #920 @ 0x398 │ │ │ │ + add r0, sp, #936 @ 0x3a8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r4, #16] │ │ │ │ + ldrh r2, [r5, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7, {r3, r5, r7} │ │ │ │ + ldmia r7, {r2, r3, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #456 @ 0x1c8 │ │ │ │ + add r4, sp, #472 @ 0x1d8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, sp, #992 @ 0x3e0 │ │ │ │ + add r1, sp, #1008 @ 0x3f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #648 @ 0x288 │ │ │ │ + add r0, sp, #664 @ 0x298 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #136 @ 0x88 │ │ │ │ + add r4, sp, #152 @ 0x98 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, sp, #224 @ 0xe0 │ │ │ │ + add r1, sp, #240 @ 0xf0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, sp, #96 @ 0x60 │ │ │ │ + add r1, sp, #112 @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #264 @ 0x108 │ │ │ │ + add r0, sp, #280 @ 0x118 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r0, #12] │ │ │ │ + ldrh r6, [r0, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, sp, #160 @ 0xa0 │ │ │ │ + add r0, sp, #176 @ 0xb0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #656 @ 0x290 │ │ │ │ + add r5, sp, #672 @ 0x2a0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #744 @ 0x2e8 │ │ │ │ + add r0, sp, #760 @ 0x2f8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #464 @ 0x1d0 │ │ │ │ + add r0, sp, #480 @ 0x1e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #440 @ 0x1b8 │ │ │ │ + add r0, sp, #456 @ 0x1c8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #800 @ (adr r7, 34d9f4 >::_M_default_append(unsigned int)@@Base+0xcae60>) │ │ │ │ + add r7, pc, #816 @ (adr r7, 34da04 >::_M_default_append(unsigned int)@@Base+0xcae70>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r1, #8] │ │ │ │ + ldrh r4, [r1, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, pc, #696 @ (adr r7, 34d994 >::_M_default_append(unsigned int)@@Base+0xcae00>) │ │ │ │ + add r7, pc, #712 @ (adr r7, 34d9a4 >::_M_default_append(unsigned int)@@Base+0xcae10>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r5, #6] │ │ │ │ + ldrh r2, [r6, #6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, pc, #592 @ (adr r7, 34d934 >::_M_default_append(unsigned int)@@Base+0xcada0>) │ │ │ │ + add r7, pc, #608 @ (adr r7, 34d944 >::_M_default_append(unsigned int)@@Base+0xcadb0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r2, #6] │ │ │ │ + ldrh r0, [r3, #6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, pc, #488 @ (adr r7, 34d8d4 >::_M_default_append(unsigned int)@@Base+0xcad40>) │ │ │ │ + add r7, pc, #504 @ (adr r7, 34d8e4 >::_M_default_append(unsigned int)@@Base+0xcad50>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #856 @ 0x358 │ │ │ │ + add r4, sp, #872 @ 0x368 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #64 @ 0x40 │ │ │ │ + add r0, sp, #80 @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #272 @ (adr r7, 34d808 >::_M_default_append(unsigned int)@@Base+0xcac74>) │ │ │ │ + add r7, pc, #288 @ (adr r7, 34d818 >::_M_default_append(unsigned int)@@Base+0xcac84>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #768 @ 0x300 │ │ │ │ + add r4, sp, #784 @ 0x310 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #856 @ (adr r7, 34da58 >::_M_default_append(unsigned int)@@Base+0xcaec4>) │ │ │ │ + add r7, pc, #872 @ (adr r7, 34da68 >::_M_default_append(unsigned int)@@Base+0xcaed4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #48 @ (adr r7, 34d734 >::_M_default_append(unsigned int)@@Base+0xcaba0>) │ │ │ │ + add r7, pc, #64 @ (adr r7, 34d744 >::_M_default_append(unsigned int)@@Base+0xcabb0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r1, #2] │ │ │ │ + ldrh r0, [r2, #2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, pc, #560 @ (adr r7, 34d93c >::_M_default_append(unsigned int)@@Base+0xcada8>) │ │ │ │ + add r7, pc, #576 @ (adr r7, 34d94c >::_M_default_append(unsigned int)@@Base+0xcadb8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #536 @ (adr r7, 34d928 >::_M_default_append(unsigned int)@@Base+0xcad94>) │ │ │ │ + add r7, pc, #552 @ (adr r7, 34d938 >::_M_default_append(unsigned int)@@Base+0xcada4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #792 @ (adr r6, 34da2c >::_M_default_append(unsigned int)@@Base+0xcae98>) │ │ │ │ + add r6, pc, #808 @ (adr r6, 34da3c >::_M_default_append(unsigned int)@@Base+0xcaea8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #912 @ 0x390 │ │ │ │ + add r3, sp, #928 @ 0x3a0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3688] @ 0xe68 │ │ │ │ mov r5, r0 │ │ │ │ @@ -957572,117 +957573,117 @@ │ │ │ │ b.n 34d7ec >::_M_default_append(unsigned int)@@Base+0xcac58> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r4, r2, #11 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r3, [sp, #136] @ 0x88 │ │ │ │ + str r3, [sp, #152] @ 0x98 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r2, r3] │ │ │ │ + str r6, [r2, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r5, pc, #408 @ (adr r5, 34df04 >::_M_default_append(unsigned int)@@Base+0xcb370>) │ │ │ │ + add r5, pc, #424 @ (adr r5, 34df14 >::_M_default_append(unsigned int)@@Base+0xcb380>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #528 @ 0x210 │ │ │ │ + add r3, sp, #544 @ 0x220 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, pc, #992 @ (adr r5, 34e154 >::_M_default_append(unsigned int)@@Base+0xcb5c0>) │ │ │ │ + add r5, pc, #1008 @ (adr r5, 34e164 >::_M_default_append(unsigned int)@@Base+0xcb5d0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ asrs r0, r3, #8 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - add r4, pc, #48 @ (adr r4, 34ddac >::_M_default_append(unsigned int)@@Base+0xcb218>) │ │ │ │ + add r4, pc, #64 @ (adr r4, 34ddbc >::_M_default_append(unsigned int)@@Base+0xcb228>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r1, #42] @ 0x2a │ │ │ │ + strh r6, [r1, #42] @ 0x2a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r3, pc, #664 @ (adr r3, 34e01c >::_M_default_append(unsigned int)@@Base+0xcb488>) │ │ │ │ + add r3, pc, #680 @ (adr r3, 34e02c >::_M_default_append(unsigned int)@@Base+0xcb498>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, sp, #368 @ 0x170 │ │ │ │ + add r2, sp, #384 @ 0x180 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #800 @ (adr r2, 34e0ac >::_M_default_append(unsigned int)@@Base+0xcb518>) │ │ │ │ + add r2, pc, #816 @ (adr r2, 34e0bc >::_M_default_append(unsigned int)@@Base+0xcb528>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #728 @ (adr r2, 34e068 >::_M_default_append(unsigned int)@@Base+0xcb4d4>) │ │ │ │ + add r2, pc, #744 @ (adr r2, 34e078 >::_M_default_append(unsigned int)@@Base+0xcb4e4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r6, #30] │ │ │ │ + strh r2, [r7, #30] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, pc, #368 @ (adr r2, 34df08 >::_M_default_append(unsigned int)@@Base+0xcb374>) │ │ │ │ + add r2, pc, #384 @ (adr r2, 34df18 >::_M_default_append(unsigned int)@@Base+0xcb384>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #56 @ (adr r2, 34ddd8 >::_M_default_append(unsigned int)@@Base+0xcb244>) │ │ │ │ + add r2, pc, #72 @ (adr r2, 34dde8 >::_M_default_append(unsigned int)@@Base+0xcb254>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, pc, #568 @ (adr r5, 34dfdc >::_M_default_append(unsigned int)@@Base+0xcb448>) │ │ │ │ + add r5, pc, #584 @ (adr r5, 34dfec >::_M_default_append(unsigned int)@@Base+0xcb458>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #656 @ (adr r2, 34e038 >::_M_default_append(unsigned int)@@Base+0xcb4a4>) │ │ │ │ + add r2, pc, #672 @ (adr r2, 34e048 >::_M_default_append(unsigned int)@@Base+0xcb4b4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #584 @ (adr r2, 34dff4 >::_M_default_append(unsigned int)@@Base+0xcb460>) │ │ │ │ + add r2, pc, #600 @ (adr r2, 34e004 >::_M_default_append(unsigned int)@@Base+0xcb470>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #808 @ (adr r1, 34e0d8 >::_M_default_append(unsigned int)@@Base+0xcb544>) │ │ │ │ + add r1, pc, #824 @ (adr r1, 34e0e8 >::_M_default_append(unsigned int)@@Base+0xcb554>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #168 @ 0xa8 │ │ │ │ + add r0, sp, #184 @ 0xb8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #368 @ (adr r2, 34df28 >::_M_default_append(unsigned int)@@Base+0xcb394>) │ │ │ │ + add r2, pc, #384 @ (adr r2, 34df38 >::_M_default_append(unsigned int)@@Base+0xcb3a4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #600 @ (adr r1, 34e014 >::_M_default_append(unsigned int)@@Base+0xcb480>) │ │ │ │ + add r1, pc, #616 @ (adr r1, 34e024 >::_M_default_append(unsigned int)@@Base+0xcb490>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #72 @ 0x48 │ │ │ │ + add r0, sp, #88 @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #160 @ (adr r2, 34de64 >::_M_default_append(unsigned int)@@Base+0xcb2d0>) │ │ │ │ + add r2, pc, #176 @ (adr r2, 34de74 >::_M_default_append(unsigned int)@@Base+0xcb2e0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #392 @ (adr r1, 34df50 >::_M_default_append(unsigned int)@@Base+0xcb3bc>) │ │ │ │ + add r1, pc, #408 @ (adr r1, 34df60 >::_M_default_append(unsigned int)@@Base+0xcb3cc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #1016 @ (adr r7, 34e1c4 >::_M_default_append(unsigned int)@@Base+0xcb630>) │ │ │ │ + add r0, sp, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #976 @ (adr r1, 34e1a0 >::_M_default_append(unsigned int)@@Base+0xcb60c>) │ │ │ │ + add r1, pc, #992 @ (adr r1, 34e1b0 >::_M_default_append(unsigned int)@@Base+0xcb61c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #184 @ (adr r1, 34de8c >::_M_default_append(unsigned int)@@Base+0xcb2f8>) │ │ │ │ + add r1, pc, #200 @ (adr r1, 34de9c >::_M_default_append(unsigned int)@@Base+0xcb308>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #968 @ (adr r7, 34e1a0 >::_M_default_append(unsigned int)@@Base+0xcb60c>) │ │ │ │ + add r7, pc, #984 @ (adr r7, 34e1b0 >::_M_default_append(unsigned int)@@Base+0xcb61c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #768 @ (adr r1, 34e0dc >::_M_default_append(unsigned int)@@Base+0xcb548>) │ │ │ │ + add r1, pc, #784 @ (adr r1, 34e0ec >::_M_default_append(unsigned int)@@Base+0xcb558>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #992 @ (adr r0, 34e1c0 >::_M_default_append(unsigned int)@@Base+0xcb62c>) │ │ │ │ + add r0, pc, #1008 @ (adr r0, 34e1d0 >::_M_default_append(unsigned int)@@Base+0xcb63c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r7, #16] │ │ │ │ + strh r4, [r7, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #880 @ (adr r0, 34e158 >::_M_default_append(unsigned int)@@Base+0xcb5c4>) │ │ │ │ + add r0, pc, #896 @ (adr r0, 34e168 >::_M_default_append(unsigned int)@@Base+0xcb5d4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r3, #16] │ │ │ │ + strh r0, [r4, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #776 @ (adr r0, 34e0f8 >::_M_default_append(unsigned int)@@Base+0xcb564>) │ │ │ │ + add r0, pc, #792 @ (adr r0, 34e108 >::_M_default_append(unsigned int)@@Base+0xcb574>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #648 @ (adr r7, 34e07c >::_M_default_append(unsigned int)@@Base+0xcb4e8>) │ │ │ │ + add r7, pc, #664 @ (adr r7, 34e08c >::_M_default_append(unsigned int)@@Base+0xcb4f8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #320 @ (adr r1, 34df38 >::_M_default_append(unsigned int)@@Base+0xcb3a4>) │ │ │ │ + add r1, pc, #336 @ (adr r1, 34df48 >::_M_default_append(unsigned int)@@Base+0xcb3b4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #544 @ (adr r0, 34e01c >::_M_default_append(unsigned int)@@Base+0xcb488>) │ │ │ │ + add r0, pc, #560 @ (adr r0, 34e02c >::_M_default_append(unsigned int)@@Base+0xcb498>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r1, #14] │ │ │ │ + strh r4, [r1, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #432 @ (adr r0, 34dfb4 >::_M_default_append(unsigned int)@@Base+0xcb420>) │ │ │ │ + add r0, pc, #448 @ (adr r0, 34dfc4 >::_M_default_append(unsigned int)@@Base+0xcb430>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r5, #12] │ │ │ │ + strh r0, [r6, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #328 @ (adr r0, 34df54 >::_M_default_append(unsigned int)@@Base+0xcb3c0>) │ │ │ │ + add r0, pc, #344 @ (adr r0, 34df64 >::_M_default_append(unsigned int)@@Base+0xcb3d0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r2, #12] │ │ │ │ + strh r4, [r2, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #208 @ (adr r0, 34dee4 >::_M_default_append(unsigned int)@@Base+0xcb350>) │ │ │ │ + add r0, pc, #224 @ (adr r0, 34def4 >::_M_default_append(unsigned int)@@Base+0xcb360>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r6, #10] │ │ │ │ + strh r6, [r6, #10] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #80 @ (adr r0, 34de6c >::_M_default_append(unsigned int)@@Base+0xcb2d8>) │ │ │ │ + add r0, pc, #96 @ (adr r0, 34de7c >::_M_default_append(unsigned int)@@Base+0xcb2e8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, pc, #968 @ (adr r5, 34e1e8 >::_M_default_append(unsigned int)@@Base+0xcb654>) │ │ │ │ + add r5, pc, #984 @ (adr r5, 34e1f8 >::_M_default_append(unsigned int)@@Base+0xcb664>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [sp, #1000] @ 0x3e8 │ │ │ │ + ldr r7, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r7, #8] │ │ │ │ + strh r6, [r7, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r7, [sp, #888] @ 0x378 │ │ │ │ + ldr r7, [sp, #904] @ 0x388 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r3, #8] │ │ │ │ + strh r2, [r4, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2616] @ 0xa38 │ │ │ │ mov r5, r0 │ │ │ │ @@ -958055,37 +958056,37 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r6, r7, #14 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r7, [sp, #960] @ 0x3c0 │ │ │ │ + ldr r7, [sp, #976] @ 0x3d0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r2, #25] │ │ │ │ + ldrb r0, [r3, #25] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #236 @ 0xec │ │ │ │ + adds r4, #240 @ 0xf0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [sp, #904] @ 0x388 │ │ │ │ + ldr r5, [sp, #920] @ 0x398 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [sp, #568] @ 0x238 │ │ │ │ + ldr r6, [sp, #584] @ 0x248 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [sp, #928] @ 0x3a0 │ │ │ │ + ldr r0, [sp, #944] @ 0x3b0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #776] @ 0x308 │ │ │ │ + ldr r4, [sp, #792] @ 0x318 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r4, [sp, #448] @ 0x1c0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [sp, #104] @ 0x68 │ │ │ │ + ldr r5, [sp, #120] @ 0x78 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #536 @ (adr r2, 34e478 >::_M_default_append(unsigned int)@@Base+0xcb8e4>) │ │ │ │ + add r2, pc, #552 @ (adr r2, 34e488 >::_M_default_append(unsigned int)@@Base+0xcb8f4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #408 @ (adr r2, 34e3fc >::_M_default_append(unsigned int)@@Base+0xcb868>) │ │ │ │ + add r2, pc, #424 @ (adr r2, 34e40c >::_M_default_append(unsigned int)@@Base+0xcb878>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #288 @ (adr r2, 34e388 >::_M_default_append(unsigned int)@@Base+0xcb7f4>) │ │ │ │ + add r2, pc, #304 @ (adr r2, 34e398 >::_M_default_append(unsigned int)@@Base+0xcb804>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr.w r0, [pc, #1716] @ 34e920 >::_M_default_append(unsigned int)@@Base+0xcbd8c> │ │ │ │ mov.w r1, #402 @ 0x192 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr.w r0, [pc, #1704] @ 34e924 >::_M_default_append(unsigned int)@@Base+0xcbd90> │ │ │ │ @@ -958647,82 +958648,82 @@ │ │ │ │ bne.w 34df34 >::_M_default_append(unsigned int)@@Base+0xcb3a0> │ │ │ │ movs r3, #15 │ │ │ │ str r3, [r5, #0] │ │ │ │ b.w 34df54 >::_M_default_append(unsigned int)@@Base+0xcb3c0> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r2, [sp, #688] @ 0x2b0 │ │ │ │ + ldr r2, [sp, #704] @ 0x2c0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [sp, #344] @ 0x158 │ │ │ │ + ldr r3, [sp, #360] @ 0x168 │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsls r6, r6, #29 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r1, pc, #568 @ (adr r1, 34eb6c >::_M_default_append(unsigned int)@@Base+0xcbfd8>) │ │ │ │ + add r1, pc, #584 @ (adr r1, 34eb7c >::_M_default_append(unsigned int)@@Base+0xcbfe8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r0, [sp, #472] @ 0x1d8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r6, #6] │ │ │ │ + ldrb r4, [r6, #6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + ldr r0, [sp, #232] @ 0xe8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r6, #5] │ │ │ │ + ldrb r0, [r7, #5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r7, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r7, [sp, #752] @ 0x2f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #352] @ 0x160 │ │ │ │ + str r7, [sp, #368] @ 0x170 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r3, #2] │ │ │ │ + ldrb r4, [r3, #2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #512 @ (adr r0, 34eb54 >::_M_default_append(unsigned int)@@Base+0xcbfc0>) │ │ │ │ + add r0, pc, #528 @ (adr r0, 34eb64 >::_M_default_append(unsigned int)@@Base+0xcbfd0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #704 @ (adr r0, 34ec18 >::_M_default_append(unsigned int)@@Base+0xcc084>) │ │ │ │ + add r0, pc, #720 @ (adr r0, 34ec28 >::_M_default_append(unsigned int)@@Base+0xcc094>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [sp, #696] @ 0x2b8 │ │ │ │ + str r6, [sp, #712] @ 0x2c8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r5, #31] │ │ │ │ + strb r2, [r6, #31] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [sp, #80] @ 0x50 │ │ │ │ + ldr r6, [sp, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r5, [sp, #880] @ 0x370 │ │ │ │ + str r5, [sp, #896] @ 0x380 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r3, #28] │ │ │ │ + strb r0, [r4, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #624] @ 0x270 │ │ │ │ + str r5, [sp, #640] @ 0x280 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r3, #27] │ │ │ │ + strb r0, [r4, #27] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #296] @ 0x128 │ │ │ │ + str r5, [sp, #312] @ 0x138 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r1, #26] │ │ │ │ + strb r6, [r1, #26] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #992] @ 0x3e0 │ │ │ │ + str r4, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, #24] │ │ │ │ + strb r4, [r7, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #328] @ 0x148 │ │ │ │ + ldr r5, [sp, #344] @ 0x158 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [sp, #568] @ 0x238 │ │ │ │ + str r4, [sp, #584] @ 0x248 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [sp, #400] @ 0x190 │ │ │ │ + str r4, [sp, #416] @ 0x1a0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r6, 34e9e6 >::_M_default_append(unsigned int)@@Base+0xcbe52> │ │ │ │ + cbnz r2, 34e9e8 >::_M_default_append(unsigned int)@@Base+0xcbe54> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [sp, #920] @ 0x398 │ │ │ │ + str r4, [sp, #936] @ 0x3a8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [sp, #888] @ 0x378 │ │ │ │ + str r4, [sp, #904] @ 0x388 │ │ │ │ + lsls r4, r1, #1 │ │ │ │ + str r4, [sp, #872] @ 0x368 │ │ │ │ lsls r4, r1, #1 │ │ │ │ str r4, [sp, #856] @ 0x358 │ │ │ │ lsls r4, r1, #1 │ │ │ │ str r4, [sp, #840] @ 0x348 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [sp, #824] @ 0x338 │ │ │ │ - lsls r4, r1, #1 │ │ │ │ ldr r3, [r6, #4] │ │ │ │ add.w r3, r3, #1424 @ 0x590 │ │ │ │ vldr d7, [r3, #-8] │ │ │ │ vneg.f64 d6, d7 │ │ │ │ vcmpe.f64 d6, d8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bgt.w 34e112 >::_M_default_append(unsigned int)@@Base+0xcb57e> │ │ │ │ @@ -959078,111 +959079,111 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #208] @ (34ee60 >::_M_default_append(unsigned int)@@Base+0xcc2cc>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 34e28e >::_M_default_append(unsigned int)@@Base+0xcb6fa> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - str r3, [sp, #16] │ │ │ │ + str r3, [sp, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r2, #17] │ │ │ │ + strb r4, [r2, #17] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #824] @ 0x338 │ │ │ │ + str r2, [sp, #840] @ 0x348 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r1, #16] │ │ │ │ + strb r2, [r2, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #720] @ 0x2d0 │ │ │ │ + str r2, [sp, #736] @ 0x2e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r6, #15] │ │ │ │ + strb r0, [r7, #15] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #616] @ 0x268 │ │ │ │ + str r2, [sp, #632] @ 0x278 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r3, #15] │ │ │ │ + strb r6, [r3, #15] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #968] @ 0x3c8 │ │ │ │ + ldr r2, [sp, #984] @ 0x3d8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [sp, #384] @ 0x180 │ │ │ │ + str r2, [sp, #400] @ 0x190 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [sp, #176] @ 0xb0 │ │ │ │ + str r2, [sp, #192] @ 0xc0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r5, #13] │ │ │ │ + strb r0, [r6, #13] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r1, [sp, #456] @ 0x1c8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [sp, #72] @ 0x48 │ │ │ │ + ldr r1, [sp, #88] @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #664] @ 0x298 │ │ │ │ + str r1, [sp, #680] @ 0x2a8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r4, #11] │ │ │ │ + strb r2, [r5, #11] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #320] @ 0x140 │ │ │ │ + ldr r2, [sp, #336] @ 0x150 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r1, [sp, #480] @ 0x1e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #232] @ 0xe8 │ │ │ │ + str r1, [sp, #248] @ 0xf8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #232] @ 0xe8 │ │ │ │ + str r1, [sp, #248] @ 0xf8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, #9] │ │ │ │ + strb r4, [r7, #9] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ + str r1, [sp, #104] @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r2, #9] │ │ │ │ + strb r2, [r3, #9] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #992] @ 0x3e0 │ │ │ │ + str r0, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, #8] │ │ │ │ + strb r4, [r7, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #840] @ 0x348 │ │ │ │ + str r0, [sp, #856] @ 0x358 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r2, #8] │ │ │ │ + strb r6, [r2, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #720] @ 0x2d0 │ │ │ │ + str r0, [sp, #736] @ 0x2e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r6, #7] │ │ │ │ + strb r0, [r7, #7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #600] @ 0x258 │ │ │ │ + str r0, [sp, #616] @ 0x268 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r2, #7] │ │ │ │ + strb r2, [r3, #7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #480] @ 0x1e0 │ │ │ │ + str r0, [sp, #496] @ 0x1f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, #6] │ │ │ │ + strb r4, [r7, #6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #360] @ 0x168 │ │ │ │ + str r0, [sp, #376] @ 0x178 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r3, #6] │ │ │ │ + strb r6, [r3, #6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #240] @ 0xf0 │ │ │ │ + str r0, [sp, #256] @ 0x100 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r7, #5] │ │ │ │ + strb r0, [r0, #6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r1, #5] │ │ │ │ + strb r6, [r1, #5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r5, #62] @ 0x3e │ │ │ │ + ldrh r0, [r6, #62] @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r5, #4] │ │ │ │ + strb r0, [r6, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r1, #62] @ 0x3e │ │ │ │ + ldrh r2, [r2, #62] @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r1, #4] │ │ │ │ + strb r2, [r2, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r6, #60] @ 0x3c │ │ │ │ + ldrh r0, [r7, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r6, #3] │ │ │ │ + strb r6, [r6, #3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r2, #60] @ 0x3c │ │ │ │ + ldrh r2, [r3, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r2, #3] │ │ │ │ + strb r2, [r3, #3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -959277,35 +959278,35 @@ │ │ │ │ blx 115b4 │ │ │ │ cmp r0, #0 │ │ │ │ bne.n 34eefe >::_M_default_append(unsigned int)@@Base+0xcc36a> │ │ │ │ movs r3, #2 │ │ │ │ str r3, [r4, #0] │ │ │ │ b.n 34eef2 >::_M_default_append(unsigned int)@@Base+0xcc35e> │ │ │ │ nop │ │ │ │ - ldr r0, [sp, #176] @ 0xb0 │ │ │ │ + ldr r0, [sp, #192] @ 0xc0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #568] @ 0x238 │ │ │ │ + str r1, [sp, #584] @ 0x248 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #544] @ 0x220 │ │ │ │ + str r1, [sp, #560] @ 0x230 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r0, #50] @ 0x32 │ │ │ │ + ldrh r0, [r1, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r6, #54] @ 0x36 │ │ │ │ + ldrh r6, [r6, #54] @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r3, #48] @ 0x30 │ │ │ │ + ldrh r4, [r3, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r0, #54] @ 0x36 │ │ │ │ + ldrh r2, [r1, #54] @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #592] @ 0x250 │ │ │ │ + str r7, [sp, #608] @ 0x260 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #232] @ 0xe8 │ │ │ │ + str r1, [sp, #248] @ 0xf8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #560] @ 0x230 │ │ │ │ + str r7, [sp, #576] @ 0x240 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #984] @ 0x3d8 │ │ │ │ + str r1, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ @@ -959647,54 +959648,54 @@ │ │ │ │ bl 4208ec │ │ │ │ b.n 34f0da >::_M_default_append(unsigned int)@@Base+0xcc546> │ │ │ │ nop │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xfa620054 │ │ │ │ - str r4, [sp, #744] @ 0x2e8 │ │ │ │ + str r4, [sp, #760] @ 0x2f8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r6, #38] @ 0x26 │ │ │ │ + ldrh r6, [r6, #38] @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r4, #44] @ 0x2c │ │ │ │ + ldrh r4, [r4, #44] @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r4, #38] @ 0x26 │ │ │ │ + ldrh r6, [r4, #38] @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #936] @ 0x3a8 │ │ │ │ + str r7, [sp, #952] @ 0x3b8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r7, #100] @ 0x64 │ │ │ │ + ldr r2, [r0, #104] @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r7, #46] @ 0x2e │ │ │ │ + ldrh r0, [r0, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r0, #46] @ 0x2e │ │ │ │ + ldrh r0, [r1, #46] @ 0x2e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r2, #34] @ 0x22 │ │ │ │ + ldrh r0, [r3, #34] @ 0x22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r2, #88] @ 0x58 │ │ │ │ + ldr r0, [r3, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ vld4.16 {d0-d3}, [lr :64], r4 │ │ │ │ - ldrh r0, [r6, #34] @ 0x22 │ │ │ │ + ldrh r4, [r6, #34] @ 0x22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r5, #24] │ │ │ │ + ldrh r6, [r5, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r2, #30] │ │ │ │ + ldrh r2, [r3, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r6, #22] │ │ │ │ + ldrh r4, [r6, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r6, #64] @ 0x40 │ │ │ │ + ldr r4, [r6, #64] @ 0x40 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r3, #18] │ │ │ │ + ldrh r0, [r4, #18] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r3, #56] @ 0x38 │ │ │ │ + ldr r4, [r3, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r0, #18] │ │ │ │ + ldrh r4, [r0, #18] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r0, #56] @ 0x38 │ │ │ │ + ldr r4, [r0, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r0, #16] │ │ │ │ + ldrh r0, [r1, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r2, [r6, #4] │ │ │ │ vmov.f64 d1, d8 │ │ │ │ add.w r2, r2, #1392 @ 0x570 │ │ │ │ vldr d0, [r2] │ │ │ │ ldr.w r2, [r4, #1052] @ 0x41c │ │ │ │ strd ip, r5, [sp, #36] @ 0x24 │ │ │ │ @@ -960046,93 +960047,93 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #168] @ (34f79c >::_M_default_append(unsigned int)@@Base+0xccc08>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 34f2ee >::_M_default_append(unsigned int)@@Base+0xcc75a> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - ldrh r6, [r3, #10] │ │ │ │ + ldrh r2, [r4, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r3, #40] @ 0x28 │ │ │ │ + ldr r6, [r3, #40] @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r0, #8] │ │ │ │ + ldrh r4, [r0, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r7, #32] │ │ │ │ + ldr r0, [r0, #36] @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r1, #32] │ │ │ │ + ldrh r0, [r2, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r0, #32] │ │ │ │ + ldrh r6, [r0, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r0, #32] │ │ │ │ + ldrh r6, [r0, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r5, #4] │ │ │ │ + ldrh r6, [r5, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r5, #28] │ │ │ │ + ldr r6, [r5, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r1, #4] │ │ │ │ + ldrh r2, [r2, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r1, #28] │ │ │ │ + ldr r6, [r1, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r5, #2] │ │ │ │ + ldrh r2, [r6, #2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r5, #24] │ │ │ │ + ldr r6, [r5, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r1, [sp, #888] @ 0x378 │ │ │ │ + str r1, [sp, #904] @ 0x388 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r4, #0] │ │ │ │ + ldrh r2, [r5, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r2, #6] │ │ │ │ + ldrh r0, [r3, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r2, #0] │ │ │ │ + ldrh r4, [r2, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r1, #20] │ │ │ │ + ldr r0, [r2, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r6, #62] @ 0x3e │ │ │ │ + strh r4, [r6, #62] @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r6, #16] │ │ │ │ + ldr r4, [r6, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r2, #60] @ 0x3c │ │ │ │ + strh r4, [r2, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r2, #12] │ │ │ │ + ldr r4, [r2, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r1, #58] @ 0x3a │ │ │ │ + strh r0, [r2, #58] @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r1, #8] │ │ │ │ + ldr r0, [r2, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r0, #56] @ 0x38 │ │ │ │ + strh r2, [r1, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r0, #4] │ │ │ │ + ldr r2, [r1, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r5, #54] @ 0x36 │ │ │ │ + strh r0, [r6, #54] @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r5, #0] │ │ │ │ + ldr r0, [r6, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r2, #54] @ 0x36 │ │ │ │ + strh r6, [r2, #54] @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r2, #0] │ │ │ │ + ldr r6, [r2, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r7, #52] @ 0x34 │ │ │ │ + strh r4, [r7, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r7, #124] @ 0x7c │ │ │ │ + str r4, [r7, #124] @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r3, #52] @ 0x34 │ │ │ │ + strh r6, [r3, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #10 │ │ │ │ + adds r0, #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r5, #50] @ 0x32 │ │ │ │ + strh r4, [r5, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r5, #120] @ 0x78 │ │ │ │ + str r4, [r5, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r1, #50] @ 0x32 │ │ │ │ + strh r2, [r2, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r1, #120] @ 0x78 │ │ │ │ + str r2, [r2, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r6, #48] @ 0x30 │ │ │ │ + strh r0, [r7, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r6, #116] @ 0x74 │ │ │ │ + str r0, [r7, #116] @ 0x74 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3704] @ 0xe78 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w r0, [pc, #1764] @ 34fe98 >::_M_default_append(unsigned int)@@Base+0xcd304> │ │ │ │ @@ -960778,70 +960779,70 @@ │ │ │ │ b.n 34fd60 >::_M_default_append(unsigned int)@@Base+0xcd1cc> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ @ instruction: 0xf2500054 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r4, [r5, #50] @ 0x32 │ │ │ │ + strh r0, [r6, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r1, #76] @ 0x4c │ │ │ │ + str r2, [r2, #76] @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, r4, r5 │ │ │ │ + subs r0, r5, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r0, #32] │ │ │ │ + strh r4, [r0, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r5, #36] @ 0x24 │ │ │ │ + strh r0, [r6, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r7, #20] │ │ │ │ + strh r4, [r7, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r4, #26] │ │ │ │ + strh r0, [r5, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ vmov.i32 q0, #68 @ 0x00000044 │ │ │ │ - ldrh r6, [r3, #8] │ │ │ │ + ldrh r2, [r4, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r7, #6] │ │ │ │ + ldrh r2, [r0, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r4, #6] │ │ │ │ + ldrh r6, [r4, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r1, #12] │ │ │ │ + strh r6, [r1, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r1, #44] @ 0x2c │ │ │ │ + str r6, [r1, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r6, #20] │ │ │ │ + ldrh r6, [r6, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r4, #22] │ │ │ │ + ldrh r6, [r4, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r1, #10] │ │ │ │ + strh r4, [r1, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r6, #14] │ │ │ │ + strh r0, [r7, #14] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r4, #8] │ │ │ │ + strh r0, [r5, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r3, #24] │ │ │ │ + ldrh r2, [r4, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r5, #6] │ │ │ │ + strh r2, [r6, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r6, #2] │ │ │ │ + strh r4, [r6, #2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r6, #24] │ │ │ │ + str r4, [r6, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r2, #30] │ │ │ │ + ldrb r6, [r2, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r2, #12] │ │ │ │ + str r6, [r2, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r3, #29] │ │ │ │ + ldrb r2, [r4, #29] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r3, #8] │ │ │ │ + str r2, [r4, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r1, #28] │ │ │ │ + ldrb r6, [r1, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r1, #4] │ │ │ │ + str r6, [r1, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r4, #52] @ 0x34 │ │ │ │ + strh r2, [r5, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ cmp r6, #0 │ │ │ │ beq.w 34fd60 >::_M_default_append(unsigned int)@@Base+0xcd1cc> │ │ │ │ b.n 350060 >::_M_default_append(unsigned int)@@Base+0xcd4cc> │ │ │ │ ldr.w r1, [fp] │ │ │ │ ldr r5, [sp, #76] @ 0x4c │ │ │ │ mov r0, r1 │ │ │ │ @@ -961242,73 +961243,73 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov.w r5, #4294967295 @ 0xffffffff │ │ │ │ b.w 34fa80 >::_M_default_append(unsigned int)@@Base+0xcceec> │ │ │ │ movs r3, #11 │ │ │ │ b.n 350006 >::_M_default_append(unsigned int)@@Base+0xcd472> │ │ │ │ ... │ │ │ │ - strh r4, [r5, #50] @ 0x32 │ │ │ │ + strh r0, [r6, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, pc, #336 @ (adr r4, 3504e8 >::_M_default_append(unsigned int)@@Base+0xcd954>) │ │ │ │ + add r4, pc, #352 @ (adr r4, 3504f8 >::_M_default_append(unsigned int)@@Base+0xcd964>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r5, #23] │ │ │ │ + ldrb r0, [r6, #23] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r4, #23] │ │ │ │ + ldrb r0, [r5, #23] │ │ │ │ + lsls r4, r1, #1 │ │ │ │ + ldrb r0, [r4, #23] │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrb r4, [r3, #23] │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrb r0, [r3, #23] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r2, #23] │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r3, #17] │ │ │ │ + ldrb r0, [r4, #17] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r3, r6] │ │ │ │ + ldrb r0, [r4, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r3, #28] │ │ │ │ + strh r2, [r4, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r0, #26] │ │ │ │ + strh r6, [r0, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r7, #14] │ │ │ │ + ldrb r6, [r7, #14] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r7, r3] │ │ │ │ + ldrb r6, [r7, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r1, #14] │ │ │ │ + ldrb r0, [r2, #14] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r1, r3] │ │ │ │ + ldrb r0, [r2, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r3, #30] │ │ │ │ + strh r0, [r4, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r0, #38] @ 0x26 │ │ │ │ + strh r0, [r1, #38] @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r1, #11] │ │ │ │ + ldrb r0, [r2, #11] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r5, #24] │ │ │ │ + strh r4, [r5, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r1, #10] │ │ │ │ + ldrb r2, [r2, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r7, #12] │ │ │ │ + ldrb r0, [r0, #13] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r2, #9] │ │ │ │ + ldrb r0, [r3, #9] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r2, r6] │ │ │ │ + ldrh r0, [r3, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r2, #8] │ │ │ │ + ldrb r0, [r3, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r2, r5] │ │ │ │ + ldrh r0, [r3, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r6, #7] │ │ │ │ + ldrb r4, [r6, #7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r6, r4] │ │ │ │ + ldrh r4, [r6, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r7, #6] │ │ │ │ + ldrb r4, [r7, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r6, #6] │ │ │ │ + ldrb r0, [r7, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r6, r3] │ │ │ │ + ldrh r6, [r6, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr.w r3, [fp] │ │ │ │ ldr r0, [sp, #76] @ 0x4c │ │ │ │ ldr.w r5, [r3, #212] @ 0xd4 │ │ │ │ bl 4fda4c │ │ │ │ ldr r1, [pc, #556] @ (350644 >::_M_default_append(unsigned int)@@Base+0xcdab0>) │ │ │ │ mov r0, r7 │ │ │ │ @@ -961515,77 +961516,77 @@ │ │ │ │ ldr r0, [pc, #140] @ (3506c0 >::_M_default_append(unsigned int)@@Base+0xcdb2c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 35037c >::_M_default_append(unsigned int)@@Base+0xcd7e8> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - strh r4, [r1, #14] │ │ │ │ + strh r0, [r2, #14] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r5, #3] │ │ │ │ + ldrb r6, [r5, #3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r5, r0] │ │ │ │ + ldrh r6, [r5, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r1, #6] │ │ │ │ + strh r4, [r1, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r5, #2] │ │ │ │ + ldrb r0, [r6, #2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r5, r7] │ │ │ │ + ldr r0, [r6, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r1, #2] │ │ │ │ + ldrb r0, [r2, #2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r1, r7] │ │ │ │ + ldr r0, [r2, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r4, #1] │ │ │ │ + ldrb r6, [r4, #1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r4, r6] │ │ │ │ + ldr r6, [r4, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r0, #1] │ │ │ │ + ldrb r6, [r0, #1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r0, r6] │ │ │ │ + ldr r6, [r0, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r4, #0] │ │ │ │ + ldrb r6, [r4, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r4, r5] │ │ │ │ + ldr r6, [r4, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r0, #0] │ │ │ │ + ldrb r6, [r0, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r0, r5] │ │ │ │ + ldr r6, [r0, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r4, #31] │ │ │ │ + strb r6, [r4, #31] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r4, r4] │ │ │ │ + ldr r6, [r4, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r0, #31] │ │ │ │ + strb r6, [r0, #31] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r0, r4] │ │ │ │ + ldr r6, [r0, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r1, #30] │ │ │ │ + strb r2, [r2, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r1, r3] │ │ │ │ + ldr r2, [r2, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r5, #29] │ │ │ │ + strb r2, [r6, #29] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r5, r2] │ │ │ │ + ldr r2, [r6, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r1, #29] │ │ │ │ + strb r2, [r2, #29] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r1, r2] │ │ │ │ + ldr r2, [r2, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r6, #28] │ │ │ │ + strb r4, [r6, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r6, r1] │ │ │ │ + ldr r4, [r6, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r2, #28] │ │ │ │ + strb r4, [r2, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r2, r1] │ │ │ │ + ldr r4, [r2, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r6, #27] │ │ │ │ + strb r0, [r7, #27] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r6, r0] │ │ │ │ + ldr r6, [r6, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ sub sp, #140 @ 0x8c │ │ │ │ mov r6, r2 │ │ │ │ @@ -962164,99 +962165,99 @@ │ │ │ │ b.n 3507ea >::_M_default_append(unsigned int)@@Base+0xcdc56> │ │ │ │ nop │ │ │ │ ... │ │ │ │ b.n 35133c >::_M_default_append(unsigned int)@@Base+0xce7a8> │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r4, [r7, #21] │ │ │ │ + ldrb r0, [r0, #22] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r5, #22] │ │ │ │ + strb r0, [r6, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r4, #22] │ │ │ │ + strb r6, [r4, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r3, #27] │ │ │ │ + strb r2, [r4, #27] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r4, #6] │ │ │ │ + strh r2, [r5, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r2, [r7, r5] │ │ │ │ + ldrsb r6, [r7, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r5, #23] │ │ │ │ + strb r0, [r6, #23] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r4, #18] │ │ │ │ + strb r2, [r5, #18] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r1, #21] │ │ │ │ + strb r2, [r2, #21] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r3, #17] │ │ │ │ + strb r4, [r3, #17] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r2, r6] │ │ │ │ + strb r2, [r3, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r7, #16] │ │ │ │ + strb r6, [r7, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, r5] │ │ │ │ + strb r4, [r7, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ b.n 350f48 >::_M_default_append(unsigned int)@@Base+0xce3b4> │ │ │ │ lsls r4, r2, #1 │ │ │ │ - strb r2, [r7, #16] │ │ │ │ + strb r6, [r7, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r3, #19] │ │ │ │ + strb r4, [r3, #19] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r2, #10] │ │ │ │ + strb r0, [r3, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r2, r7] │ │ │ │ + strh r0, [r3, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r7, #9] │ │ │ │ + strb r0, [r0, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r7, r6] │ │ │ │ + strh r0, [r0, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r0, #9] │ │ │ │ + strb r4, [r0, #9] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r1, #21] │ │ │ │ + strb r6, [r1, #21] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r0, #21] │ │ │ │ + strb r2, [r1, #21] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, #7] │ │ │ │ + strb r4, [r7, #7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r7, r4] │ │ │ │ + strh r4, [r7, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r3, #7] │ │ │ │ + strb r0, [r4, #7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r3, r4] │ │ │ │ + strh r0, [r4, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r0, #7] │ │ │ │ + strb r6, [r0, #7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r0, r4] │ │ │ │ + strh r6, [r0, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r4, #6] │ │ │ │ + strb r2, [r5, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r4, r3] │ │ │ │ + strh r2, [r5, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r1, #6] │ │ │ │ + strb r6, [r1, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r1, r3] │ │ │ │ + strh r6, [r1, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r5, #5] │ │ │ │ + strb r2, [r6, #5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r5, r2] │ │ │ │ + strh r2, [r6, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r2, #18] │ │ │ │ + strb r6, [r2, #18] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r5, #11] │ │ │ │ + ldrb r2, [r6, #11] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r1, #4] │ │ │ │ + strb r0, [r2, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r1, r1] │ │ │ │ + strh r0, [r2, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r4, #1] │ │ │ │ + strb r2, [r5, #1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r4, r6] │ │ │ │ + str r2, [r5, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r1, #1] │ │ │ │ + strb r0, [r2, #1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r7, #3] │ │ │ │ + strb r6, [r7, #3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r0, [pc, #320] @ (350ee0 >::_M_default_append(unsigned int)@@Base+0xce34c>) │ │ │ │ movw r1, #3673 @ 0xe59 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #312] @ (350ee4 >::_M_default_append(unsigned int)@@Base+0xce350>) │ │ │ │ @@ -962373,49 +962374,49 @@ │ │ │ │ ldr r0, [pc, #84] @ (350f24 >::_M_default_append(unsigned int)@@Base+0xce390>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 350ab2 >::_M_default_append(unsigned int)@@Base+0xcdf1e> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldr r2, [r7, #116] @ 0x74 │ │ │ │ + ldr r6, [r7, #116] @ 0x74 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r7, r2] │ │ │ │ + str r6, [r7, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r4, #116] @ 0x74 │ │ │ │ + ldr r4, [r4, #116] @ 0x74 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r4, r2] │ │ │ │ + str r4, [r4, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r0, #116] @ 0x74 │ │ │ │ + ldr r2, [r1, #116] @ 0x74 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r0, r2] │ │ │ │ + str r2, [r1, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r7, #108] @ 0x6c │ │ │ │ + ldr r4, [r7, #108] @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r7, r0] │ │ │ │ + str r4, [r7, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r3, #108] @ 0x6c │ │ │ │ + ldr r2, [r4, #108] @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r3, r0] │ │ │ │ + str r2, [r4, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r0, #108] @ 0x6c │ │ │ │ + ldr r0, [r1, #108] @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, r6, r0 │ │ │ │ + adds r0, r7, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r1, #104] @ 0x68 │ │ │ │ + ldr r6, [r1, #104] @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #808] @ (351240 >::_M_default_append(unsigned int)@@Base+0xce6ac>) │ │ │ │ + ldr r7, [pc, #824] @ (351250 >::_M_default_append(unsigned int)@@Base+0xce6bc>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r6, #100] @ 0x64 │ │ │ │ + ldr r4, [r6, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #704] @ (3511e0 >::_M_default_append(unsigned int)@@Base+0xce64c>) │ │ │ │ + ldr r7, [pc, #720] @ (3511f0 >::_M_default_append(unsigned int)@@Base+0xce65c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r2, #100] @ 0x64 │ │ │ │ + ldr r2, [r3, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #600] @ (351180 >::_M_default_append(unsigned int)@@Base+0xce5ec>) │ │ │ │ + ldr r7, [pc, #616] @ (351190 >::_M_default_append(unsigned int)@@Base+0xce5fc>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #28 │ │ │ │ mov r4, r0 │ │ │ │ @@ -962472,21 +962473,21 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mvn.w r4, #1 │ │ │ │ b.n 350fa8 >::_M_default_append(unsigned int)@@Base+0xce414> │ │ │ │ - ldr r6, [r0, #88] @ 0x58 │ │ │ │ + ldr r2, [r1, #88] @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #792] @ (3512ec >::_M_default_append(unsigned int)@@Base+0xce758>) │ │ │ │ + ldr r6, [pc, #808] @ (3512fc >::_M_default_append(unsigned int)@@Base+0xce768>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r5, #84] @ 0x54 │ │ │ │ + ldr r2, [r6, #84] @ 0x54 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #696] @ (351294 >::_M_default_append(unsigned int)@@Base+0xce700>) │ │ │ │ + ldr r6, [pc, #712] @ (3512a4 >::_M_default_append(unsigned int)@@Base+0xce710>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #464] @ (3511bc >::_M_default_append(unsigned int)@@Base+0xce628>) │ │ │ │ sub sp, #24 │ │ │ │ @@ -962673,69 +962674,69 @@ │ │ │ │ b.n 351066 >::_M_default_append(unsigned int)@@Base+0xce4d2> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bge.n 3511f4 >::_M_default_append(unsigned int)@@Base+0xce660> │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [r7, #76] @ 0x4c │ │ │ │ + ldr r6, [r7, #76] @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r4, #30] │ │ │ │ + strb r6, [r4, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r1, #29] │ │ │ │ + strb r0, [r2, #29] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r1, #30] │ │ │ │ + strb r2, [r2, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsls r3, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [r1, #76] @ 0x4c │ │ │ │ + ldr r4, [r1, #76] @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #32] @ (351200 >::_M_default_append(unsigned int)@@Base+0xce66c>) │ │ │ │ + ldr r6, [pc, #48] @ (351210 >::_M_default_append(unsigned int)@@Base+0xce67c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ bls.n 351128 >::_M_default_append(unsigned int)@@Base+0xce594> │ │ │ │ lsls r4, r2, #1 │ │ │ │ - ldr r4, [r2, #72] @ 0x48 │ │ │ │ + ldr r0, [r3, #72] @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #848] @ (35153c >::_M_default_append(unsigned int)@@Base+0xce9a8>) │ │ │ │ + ldr r5, [pc, #864] @ (35154c >::_M_default_append(unsigned int)@@Base+0xce9b8>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ strh r3, [r3, r4] │ │ │ │ vcvt.f32.u32 , , #1 │ │ │ │ - vcvt.f16.u16 q11, q3, #1 │ │ │ │ + vcvt.f16.u16 q11, q5, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #600] @ (351454 >::_M_default_append(unsigned int)@@Base+0xce8c0>) │ │ │ │ + ldr r5, [pc, #616] @ (351464 >::_M_default_append(unsigned int)@@Base+0xce8d0>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r7, #64] @ 0x40 │ │ │ │ + ldr r0, [r0, #68] @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #496] @ (3513f4 >::_M_default_append(unsigned int)@@Base+0xce860>) │ │ │ │ + ldr r5, [pc, #512] @ (351404 >::_M_default_append(unsigned int)@@Base+0xce870>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ subs r6, #243 @ 0xf3 │ │ │ │ movs r0, r0 │ │ │ │ - strb r6, [r7, #27] │ │ │ │ + strb r2, [r0, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r5, #26] │ │ │ │ + strb r6, [r5, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r6, #60] @ 0x3c │ │ │ │ + ldr r4, [r6, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #192] @ (3512d8 >::_M_default_append(unsigned int)@@Base+0xce744>) │ │ │ │ + ldr r5, [pc, #208] @ (3512e8 >::_M_default_append(unsigned int)@@Base+0xce754>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r2, #60] @ 0x3c │ │ │ │ + ldr r2, [r3, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #88] @ (351278 >::_M_default_append(unsigned int)@@Base+0xce6e4>) │ │ │ │ + ldr r5, [pc, #104] @ (351288 >::_M_default_append(unsigned int)@@Base+0xce6f4>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r2, #64] @ 0x40 │ │ │ │ + str r2, [r3, #64] @ 0x40 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r1, #27] │ │ │ │ + strb r2, [r2, #27] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r3, #56] @ 0x38 │ │ │ │ + ldr r6, [r3, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #872] @ (351598 >::_M_default_append(unsigned int)@@Base+0xcea04>) │ │ │ │ + ldr r4, [pc, #888] @ (3515a8 >::_M_default_append(unsigned int)@@Base+0xcea14>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r7, #52] @ 0x34 │ │ │ │ + ldr r0, [r0, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #744] @ (351520 >::_M_default_append(unsigned int)@@Base+0xce98c>) │ │ │ │ + ldr r4, [pc, #760] @ (351530 >::_M_default_append(unsigned int)@@Base+0xce99c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 350fdc >::_M_default_append(unsigned int)@@Base+0xce448> │ │ │ │ @@ -962756,17 +962757,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldr r4, [r7, #40] @ 0x28 │ │ │ │ + ldr r0, [r0, #44] @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #1008] @ (351674 >::_M_default_append(unsigned int)@@Base+0xceae0>) │ │ │ │ + ldr r4, [pc, #0] @ (351284 >::_M_default_append(unsigned int)@@Base+0xce6f0>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #28 │ │ │ │ mov r5, r3 │ │ │ │ @@ -962822,17 +962823,17 @@ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mvn.w r3, #1 │ │ │ │ b.n 3512d6 >::_M_default_append(unsigned int)@@Base+0xce742> │ │ │ │ nop │ │ │ │ - ldr r2, [r4, #32] │ │ │ │ + ldr r6, [r4, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #392] @ (3514ac >::_M_default_append(unsigned int)@@Base+0xce918>) │ │ │ │ + ldr r3, [pc, #408] @ (3514bc >::_M_default_append(unsigned int)@@Base+0xce928>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3616] @ 0xe20 │ │ │ │ sub sp, #412 @ 0x19c │ │ │ │ @@ -963833,165 +963834,165 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ b.w 351564 >::_M_default_append(unsigned int)@@Base+0xce9d0> │ │ │ │ nop │ │ │ │ - orrs r0, r1 │ │ │ │ + orrs r4, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ bvs.n 351d40 >::_M_default_append(unsigned int)@@Base+0xcf1ac> │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bvs.n 351ed8 >::_M_default_append(unsigned int)@@Base+0xcf344> │ │ │ │ lsls r4, r2, #1 │ │ │ │ - ldr r2, [r7, #16] │ │ │ │ + ldr r6, [r7, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsrs r4, r3, #19 │ │ │ │ movs r0, r0 │ │ │ │ str r7, [r1, r6] │ │ │ │ vcvt.u32.f32 q10, , #1 │ │ │ │ - vtbl.8 d16, {d15-d18}, d0 │ │ │ │ + vtbl.8 d16, {d15-d18}, d4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r6, #8] │ │ │ │ + ldr r0, [r7, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, #27] │ │ │ │ + strb r4, [r7, #27] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r5, #124] @ 0x7c │ │ │ │ + str r4, [r5, #124] @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #152] @ (351ea0 >::_M_default_append(unsigned int)@@Base+0xcf30c>) │ │ │ │ + ldr r1, [pc, #168] @ (351eb0 >::_M_default_append(unsigned int)@@Base+0xcf31c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r1, #124] @ 0x7c │ │ │ │ + str r0, [r2, #124] @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #40] @ (351e38 >::_M_default_append(unsigned int)@@Base+0xcf2a4>) │ │ │ │ + ldr r1, [pc, #56] @ (351e48 >::_M_default_append(unsigned int)@@Base+0xcf2b4>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ bmi.n 351d54 >::_M_default_append(unsigned int)@@Base+0xcf1c0> │ │ │ │ lsls r4, r2, #1 │ │ │ │ - str r4, [r7, #116] @ 0x74 │ │ │ │ + str r0, [r0, #120] @ 0x78 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #744] @ (352104 >::_M_default_append(unsigned int)@@Base+0xcf570>) │ │ │ │ + ldr r0, [pc, #760] @ (352114 >::_M_default_append(unsigned int)@@Base+0xcf580>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r3, #116] @ 0x74 │ │ │ │ + str r6, [r3, #116] @ 0x74 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #608] @ (352084 >::_M_default_append(unsigned int)@@Base+0xcf4f0>) │ │ │ │ + ldr r0, [pc, #624] @ (352094 >::_M_default_append(unsigned int)@@Base+0xcf500>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r3, #10] │ │ │ │ + strb r6, [r3, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r2, #112] @ 0x70 │ │ │ │ + str r0, [r3, #112] @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r3, #108] @ 0x6c │ │ │ │ + str r6, [r3, #108] @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, #11] │ │ │ │ + strb r4, [r7, #11] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r5, #5] │ │ │ │ + strb r0, [r6, #5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r6, #104] @ 0x68 │ │ │ │ + str r6, [r6, #104] @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blx lr │ │ │ │ + blxns lr │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r6, #100] @ 0x64 │ │ │ │ + str r6, [r6, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r3, #100] @ 0x64 │ │ │ │ + str r0, [r4, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r7, #92] @ 0x5c │ │ │ │ + str r4, [r7, #92] @ 0x5c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r0, #84] @ 0x54 │ │ │ │ + str r2, [r1, #84] @ 0x54 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r1, #80] @ 0x50 │ │ │ │ + str r0, [r2, #80] @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r0, #92] @ 0x5c │ │ │ │ + str r2, [r1, #92] @ 0x5c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r5, #5] │ │ │ │ + strb r6, [r5, #5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r2, #120] @ 0x78 │ │ │ │ + ldr r2, [r3, #120] @ 0x78 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r3, #76] @ 0x4c │ │ │ │ + str r2, [r4, #76] @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov r4, r3 │ │ │ │ + mov r0, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r7, #1] │ │ │ │ + strb r4, [r7, #1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r6, #72] @ 0x48 │ │ │ │ + str r4, [r6, #72] @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp ip, sp │ │ │ │ + cmp r8, lr │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r5, #68] @ 0x44 │ │ │ │ + str r4, [r5, #68] @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r1, #68] @ 0x44 │ │ │ │ + str r2, [r2, #68] @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp ip, r1 │ │ │ │ + cmp r8, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r6, #64] @ 0x40 │ │ │ │ + str r4, [r6, #64] @ 0x40 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, sp │ │ │ │ + cmp r2, lr │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r6, #60] @ 0x3c │ │ │ │ + str r0, [r7, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r1, #23 │ │ │ │ + lsls r4, r1, #23 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r6, #124] @ 0x7c │ │ │ │ + ldr r4, [r6, #124] @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r3, #48] @ 0x30 │ │ │ │ + str r4, [r3, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r0, #36] @ 0x24 │ │ │ │ + str r6, [r0, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r1, #24] │ │ │ │ + str r6, [r1, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #904] @ (35222c >::_M_default_append(unsigned int)@@Base+0xcf698>) │ │ │ │ + ldr r4, [pc, #920] @ (35223c >::_M_default_append(unsigned int)@@Base+0xcf6a8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #920] @ (352240 >::_M_default_append(unsigned int)@@Base+0xcf6ac>) │ │ │ │ + ldr r4, [pc, #936] @ (352250 >::_M_default_append(unsigned int)@@Base+0xcf6bc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #912] @ (35223c >::_M_default_append(unsigned int)@@Base+0xcf6a8>) │ │ │ │ + ldr r4, [pc, #928] @ (35224c >::_M_default_append(unsigned int)@@Base+0xcf6b8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r3, #100] @ 0x64 │ │ │ │ + ldr r0, [r4, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r2, #44] @ 0x2c │ │ │ │ + ldr r2, [r3, #44] @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r4, #100] @ 0x64 │ │ │ │ + ldr r2, [r5, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r4, #100] @ 0x64 │ │ │ │ + ldr r0, [r5, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r6, #68] @ 0x44 │ │ │ │ + ldr r0, [r7, #68] @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, r2, #4 │ │ │ │ + subs r0, r3, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r1, #100] @ 0x64 │ │ │ │ + ldr r4, [r1, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r3, #16] │ │ │ │ + str r0, [r4, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r6, #96] @ 0x60 │ │ │ │ + ldr r2, [r7, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r7, #64] @ 0x40 │ │ │ │ + ldr r2, [r0, #68] @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #712 @ 0x2c8 │ │ │ │ + add r5, sp, #728 @ 0x2d8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r1, #96] @ 0x60 │ │ │ │ + ldr r6, [r1, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ mov fp, r4 │ │ │ │ vrsubhn.i d20, , │ │ │ │ vrsubhn.i d20, , │ │ │ │ - vqrdmlsh.s , , d24[0] │ │ │ │ + vqrdmlsh.s , , d28[0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r5 │ │ │ │ + asrs r4, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ mov r3, fp │ │ │ │ vmlsl.u q10, d15, d7[0] │ │ │ │ vqshlu.s32 d20, d25, #31 │ │ │ │ - @ instruction: 0xffff5fa0 │ │ │ │ + @ instruction: 0xffff5fa4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r4 │ │ │ │ + lsrs r4, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r2, [r0, r6] │ │ │ │ + ldrsh r6, [r0, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r0 │ │ │ │ + lsrs r4, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r5, r5] │ │ │ │ + ldrsh r4, [r5, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r4 │ │ │ │ + lsls r2, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr r3, [sp, #532] @ 0x214 │ │ │ │ cmp r3, #0 │ │ │ │ mov.w r3, #0 │ │ │ │ ble.w 3549d8 >::_M_default_append(unsigned int)@@Base+0xd1e44> │ │ │ │ ldr.w r2, [pc, #1196] @ 3523d0 >::_M_default_append(unsigned int)@@Base+0xcf83c> │ │ │ │ mov sl, r3 │ │ │ │ @@ -964423,50 +964424,50 @@ │ │ │ │ ldr.w r2, [r9, #8] │ │ │ │ str.w r1, [r2, r3, lsl #2] │ │ │ │ adds r3, #1 │ │ │ │ str.w r3, [r9, #12] │ │ │ │ b.n 352302 >::_M_default_append(unsigned int)@@Base+0xcf76e> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldr r3, [pc, #432] @ (352584 >::_M_default_append(unsigned int)@@Base+0xcf9f0>) │ │ │ │ + ldr r3, [pc, #448] @ (352594 >::_M_default_append(unsigned int)@@Base+0xcfa00>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r3, #31] │ │ │ │ + strb r6, [r3, #31] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, r2, r3 │ │ │ │ + subs r6, r2, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r6, r4, r1 │ │ │ │ + subs r2, r5, r1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r0, r2] │ │ │ │ + str r0, [r1, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r7 │ │ │ │ + asrs r2, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb830 │ │ │ │ + @ instruction: 0xb834 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r3, r6} │ │ │ │ + ldmia r4!, {r2, r3, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r4, #68] @ 0x44 │ │ │ │ + str r4, [r4, #68] @ 0x44 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r7, #42] @ 0x2a │ │ │ │ + strh r2, [r0, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r4, r2] │ │ │ │ + ldrb r2, [r5, r2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r7, r7] │ │ │ │ + ldrb r2, [r0, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r1, #24] │ │ │ │ + ldr r2, [r2, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r5, r3] │ │ │ │ + ldrh r2, [r6, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r0, #12] │ │ │ │ + ldr r0, [r1, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r3, r1] │ │ │ │ + ldrh r0, [r4, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r2, r0] │ │ │ │ + ldrh r6, [r2, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mrrc2 0, 4, r0, r0, cr13 @ │ │ │ │ - str r4, [r7, #104] @ 0x68 │ │ │ │ + mrrc2 0, 4, r0, r4, cr13 │ │ │ │ + str r0, [r0, #108] @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ bl d0cb8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ @@ -965671,96 +965672,96 @@ │ │ │ │ cmp r9, r3 │ │ │ │ bne.w 353028 >::_M_default_append(unsigned int)@@Base+0xd0494> │ │ │ │ str r6, [sp, #40] @ 0x28 │ │ │ │ b.w 35228a >::_M_default_append(unsigned int)@@Base+0xcf6f6> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r6, [r2, r0] │ │ │ │ + ldr r2, [r3, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r1, #84 @ 0x54 │ │ │ │ + subs r1, #88 @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r6, [r0, r6] │ │ │ │ + ldrsb r2, [r1, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #196 @ 0xc4 │ │ │ │ + subs r0, #200 @ 0xc8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r6, [r0, r4] │ │ │ │ + ldrsb r2, [r1, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #68 @ 0x44 │ │ │ │ + subs r0, #72 @ 0x48 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r0, [r3, r1] │ │ │ │ + ldrsb r4, [r3, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r6, r1] │ │ │ │ + strb r0, [r7, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r6, r7] │ │ │ │ + strh r6, [r6, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r3, r6] │ │ │ │ + strh r6, [r3, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #214 @ 0xd6 │ │ │ │ + adds r4, #218 @ 0xda │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r6, r5] │ │ │ │ + strh r4, [r6, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #174 @ 0xae │ │ │ │ + adds r4, #178 @ 0xb2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r6, [r3, r2] │ │ │ │ + ldrsh r2, [r4, r2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r0, #15] │ │ │ │ + ldrb r6, [r0, #15] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r1, r1] │ │ │ │ + strh r2, [r2, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #140 @ 0x8c │ │ │ │ + adds r3, #144 @ 0x90 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r6, r0] │ │ │ │ + strh r6, [r6, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #112 @ 0x70 │ │ │ │ + adds r3, #116 @ 0x74 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r2, r7] │ │ │ │ + str r2, [r3, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #20 │ │ │ │ + adds r3, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r7, r6] │ │ │ │ + str r4, [r7, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, #246 @ 0xf6 │ │ │ │ + adds r2, #250 @ 0xfa │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r7, r4] │ │ │ │ + str r2, [r0, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r0, r0] │ │ │ │ + str r6, [r0, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #496] @ (3533d0 >::_M_default_append(unsigned int)@@Base+0xd083c>) │ │ │ │ + ldr r7, [pc, #512] @ (3533e0 >::_M_default_append(unsigned int)@@Base+0xd084c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #304] @ (353314 >::_M_default_append(unsigned int)@@Base+0xd0780>) │ │ │ │ + ldr r7, [pc, #320] @ (353324 >::_M_default_append(unsigned int)@@Base+0xd0790>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #0] @ (3531e8 >::_M_default_append(unsigned int)@@Base+0xd0654>) │ │ │ │ + ldr r7, [pc, #16] @ (3531f8 >::_M_default_append(unsigned int)@@Base+0xd0664>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #0] @ (3531ec >::_M_default_append(unsigned int)@@Base+0xd0658>) │ │ │ │ + ldr r7, [pc, #16] @ (3531fc >::_M_default_append(unsigned int)@@Base+0xd0668>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #64 @ 0x40 │ │ │ │ + adds r0, #68 @ 0x44 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [pc, #816] @ (353524 >::_M_default_append(unsigned int)@@Base+0xd0990>) │ │ │ │ + ldr r6, [pc, #832] @ (353534 >::_M_default_append(unsigned int)@@Base+0xd09a0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #10 │ │ │ │ + adds r0, #14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r2, r1] │ │ │ │ + ldrb r4, [r2, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r1, r5] │ │ │ │ + ldrh r0, [r2, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #808] @ (35352c >::_M_default_append(unsigned int)@@Base+0xd0998>) │ │ │ │ + ldr r5, [pc, #824] @ (35353c >::_M_default_append(unsigned int)@@Base+0xd09a8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r7, #10 │ │ │ │ + cmp r7, #14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r4, #4 │ │ │ │ + asrs r4, r4, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #632] @ (353488 >::_M_default_append(unsigned int)@@Base+0xd08f4>) │ │ │ │ + ldr r5, [pc, #648] @ (353498 >::_M_default_append(unsigned int)@@Base+0xd0904>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, #220 @ 0xdc │ │ │ │ + cmp r6, #224 @ 0xe0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [pc, #400] @ (3533a8 >::_M_default_append(unsigned int)@@Base+0xd0814>) │ │ │ │ + ldr r5, [pc, #416] @ (3533b8 >::_M_default_append(unsigned int)@@Base+0xd0824>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.s32 q0, q5, │ │ │ │ - ldr r4, [pc, #544] @ (353440 >::_M_default_append(unsigned int)@@Base+0xd08ac>) │ │ │ │ + vhadd.s32 q0, q7, │ │ │ │ + ldr r4, [pc, #560] @ (353450 >::_M_default_append(unsigned int)@@Base+0xd08bc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [sp, #152] @ 0x98 │ │ │ │ ldrd r2, r4, [sp, #48] @ 0x30 │ │ │ │ mov r0, r8 │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ ldr r7, [sp, #40] @ 0x28 │ │ │ │ @@ -966430,99 +966431,99 @@ │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ add r2, pc │ │ │ │ bl 525220 │ │ │ │ str r5, [sp, #304] @ 0x130 │ │ │ │ b.n 35365c >::_M_default_append(unsigned int)@@Base+0xd0ac8> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldr r4, [r7, r4] │ │ │ │ + ldr r0, [r0, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #792] @ (353c38 >::_M_default_append(unsigned int)@@Base+0xd10a4>) │ │ │ │ + ldr r2, [pc, #808] @ (353c48 >::_M_default_append(unsigned int)@@Base+0xd10b4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #872] @ (353c8c >::_M_default_append(unsigned int)@@Base+0xd10f8>) │ │ │ │ + ldr r2, [pc, #888] @ (353c9c >::_M_default_append(unsigned int)@@Base+0xd1108>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #760] @ (353c20 >::_M_default_append(unsigned int)@@Base+0xd108c>) │ │ │ │ + ldr r2, [pc, #776] @ (353c30 >::_M_default_append(unsigned int)@@Base+0xd109c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #920] @ (353cc4 >::_M_default_append(unsigned int)@@Base+0xd1130>) │ │ │ │ + ldr r3, [pc, #936] @ (353cd4 >::_M_default_append(unsigned int)@@Base+0xd1140>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r7, #36] @ 0x24 │ │ │ │ + ldrh r0, [r0, #38] @ 0x26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [pc, #48] @ (353964 >::_M_default_append(unsigned int)@@Base+0xd0dd0>) │ │ │ │ + ldr r2, [pc, #64] @ (353974 >::_M_default_append(unsigned int)@@Base+0xd0de0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #144] @ (3539c8 >::_M_default_append(unsigned int)@@Base+0xd0e34>) │ │ │ │ + ldr r1, [pc, #160] @ (3539d8 >::_M_default_append(unsigned int)@@Base+0xd0e44>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #960] @ (353cfc >::_M_default_append(unsigned int)@@Base+0xd1168>) │ │ │ │ + ldr r0, [pc, #976] @ (353d0c >::_M_default_append(unsigned int)@@Base+0xd1178>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r4, [r4, r6] │ │ │ │ + ldrsb r0, [r5, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r6, [r3, r6] │ │ │ │ + ldrsb r2, [r4, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #392] @ (353ad0 >::_M_default_append(unsigned int)@@Base+0xd0f3c>) │ │ │ │ + ldr r0, [pc, #408] @ (353ae0 >::_M_default_append(unsigned int)@@Base+0xd0f4c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #784] @ (353c5c >::_M_default_append(unsigned int)@@Base+0xd10c8>) │ │ │ │ + ldr r0, [pc, #800] @ (353c6c >::_M_default_append(unsigned int)@@Base+0xd10d8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r0, [r7, r4] │ │ │ │ + ldrsb r4, [r7, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #696] @ (353c0c >::_M_default_append(unsigned int)@@Base+0xd1078>) │ │ │ │ + ldr r0, [pc, #712] @ (353c1c >::_M_default_append(unsigned int)@@Base+0xd1088>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r5, [sp, #112] @ 0x70 │ │ │ │ + str r5, [sp, #128] @ 0x80 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r0, [r6, r2] │ │ │ │ + ldrsb r4, [r6, r2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0x479e │ │ │ │ + @ instruction: 0x47a2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blx r2 │ │ │ │ + blxns r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r0, #206 @ 0xce │ │ │ │ + cmp r0, #210 @ 0xd2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #296] @ 0x128 │ │ │ │ + str r4, [sp, #312] @ 0x138 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bx ip │ │ │ │ + bxns ip │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r0, #158 @ 0x9e │ │ │ │ + cmp r0, #162 @ 0xa2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bxns r8 │ │ │ │ + bx r9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r0, #130 @ 0x82 │ │ │ │ + cmp r0, #134 @ 0x86 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bx r4 │ │ │ │ + bx r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r0, #100 @ 0x64 │ │ │ │ + cmp r0, #104 @ 0x68 │ │ │ │ lsls r1, r1, #1 │ │ │ │ bx r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bxns r3 │ │ │ │ + bx r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r3, #14] │ │ │ │ + ldrh r2, [r4, #14] │ │ │ │ lsls r3, r1, #1 │ │ │ │ bx r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #392] @ (353b20 >::_M_default_append(unsigned int)@@Base+0xd0f8c>) │ │ │ │ + ldr r0, [pc, #408] @ (353b30 >::_M_default_append(unsigned int)@@Base+0xd0f9c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov lr, r2 │ │ │ │ + mov sl, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r2, r7] │ │ │ │ + strh r0, [r3, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r8, ip │ │ │ │ + add ip, ip │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r6, #30 │ │ │ │ + movs r6, #34 @ 0x22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - mov ip, r4 │ │ │ │ + mov r8, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r4, r7] │ │ │ │ + str r6, [r4, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add ip, r6 │ │ │ │ + add r8, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r5, r4] │ │ │ │ + strh r4, [r5, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r8, r4 │ │ │ │ + add ip, r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ + str r1, [sp, #80] @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [sp, #960] @ 0x3c0 │ │ │ │ + str r0, [sp, #976] @ 0x3d0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ movw r4, #5927 @ 0x1727 │ │ │ │ bl 524e84 │ │ │ │ ldr.w r3, [pc, #3256] @ 354688 >::_M_default_append(unsigned int)@@Base+0xd1af4> │ │ │ │ movs r2, #1 │ │ │ │ mov.w r1, #256 @ 0x100 │ │ │ │ @@ -967756,183 +967757,183 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #352] @ (3547d8 >::_M_default_append(unsigned int)@@Base+0xd1c44>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 351dc8 >::_M_default_append(unsigned int)@@Base+0xcf234> │ │ │ │ nop │ │ │ │ - orrs r4, r5 │ │ │ │ + orrs r0, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 354108 >::_M_default_append(unsigned int)@@Base+0xd1574> │ │ │ │ + b.n 354110 >::_M_default_append(unsigned int)@@Base+0xd157c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r5, r6] │ │ │ │ + str r0, [r6, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - orrs r0, r6 │ │ │ │ + orrs r4, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - orrs r0, r3 │ │ │ │ + orrs r4, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmn r4, r0 │ │ │ │ + cmn r0, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmn r4, r0 │ │ │ │ + cmn r0, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r5, #42] @ 0x2a │ │ │ │ + strh r0, [r6, #42] @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - negs r6, r4 │ │ │ │ + negs r2, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r1, #54] @ 0x36 │ │ │ │ + ldrh r2, [r2, #54] @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - tst r6, r0 │ │ │ │ + tst r2, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - tst r6, r0 │ │ │ │ + tst r2, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r5, #36] @ 0x24 │ │ │ │ + strh r2, [r6, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sbcs r4, r1 │ │ │ │ + sbcs r0, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r0, #48] @ 0x30 │ │ │ │ + ldrh r0, [r1, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - eors r2, r4 │ │ │ │ + eors r6, r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r0 │ │ │ │ + lsls r0, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - eors r4, r5 │ │ │ │ + eors r0, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r5, #24] │ │ │ │ + strh r0, [r6, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ands r0, r5 │ │ │ │ + ands r4, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r2, #36] @ 0x24 │ │ │ │ + ldrh r4, [r2, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r0, #20] │ │ │ │ + strh r4, [r0, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r7, #104 @ 0x68 │ │ │ │ + subs r7, #108 @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r1, #30] │ │ │ │ + ldrh r0, [r2, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, #52 @ 0x34 │ │ │ │ + subs r6, #56 @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, #46 @ 0x2e │ │ │ │ + subs r6, #50 @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 354790 >::_M_default_append(unsigned int)@@Base+0xd1bfc> │ │ │ │ + b.n 354798 >::_M_default_append(unsigned int)@@Base+0xd1c04> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #54 @ 0x36 │ │ │ │ + subs r6, #58 @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, #66 @ 0x42 │ │ │ │ + subs r6, #70 @ 0x46 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r4, #6] │ │ │ │ + strh r2, [r5, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [pc, #240] @ (3547f4 >::_M_default_append(unsigned int)@@Base+0xd1c60>) │ │ │ │ + ldr r4, [pc, #256] @ (354804 >::_M_default_append(unsigned int)@@Base+0xd1c70>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r7, #18] │ │ │ │ + ldrh r4, [r7, #18] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #184 @ 0xb8 │ │ │ │ + subs r5, #188 @ 0xbc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #864] @ (354a70 >::_M_default_append(unsigned int)@@Base+0xd1edc>) │ │ │ │ + ldr r3, [pc, #880] @ (354a80 >::_M_default_append(unsigned int)@@Base+0xd1eec>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #48 @ 0x30 │ │ │ │ + subs r5, #52 @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r5, #31] │ │ │ │ + ldrb r6, [r5, #31] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r5, #26 │ │ │ │ + subs r5, #30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #456] @ (3548e8 >::_M_default_append(unsigned int)@@Base+0xd1d54>) │ │ │ │ + ldr r3, [pc, #472] @ (3548f8 >::_M_default_append(unsigned int)@@Base+0xd1d64>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r6, #30] │ │ │ │ + ldrb r4, [r6, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, #248 @ 0xf8 │ │ │ │ + subs r4, #252 @ 0xfc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #312] @ (354864 >::_M_default_append(unsigned int)@@Base+0xd1cd0>) │ │ │ │ + ldr r3, [pc, #328] @ (354874 >::_M_default_append(unsigned int)@@Base+0xd1ce0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #24] @ (354748 >::_M_default_append(unsigned int)@@Base+0xd1bb4>) │ │ │ │ + ldr r3, [pc, #40] @ (354758 >::_M_default_append(unsigned int)@@Base+0xd1bc4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - udf #106 @ 0x6a │ │ │ │ + udf #110 @ 0x6e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, #82 @ 0x52 │ │ │ │ + subs r4, #86 @ 0x56 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #94 @ 0x5e │ │ │ │ + subs r4, #98 @ 0x62 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r0, #28] │ │ │ │ + ldrb r6, [r0, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [pc, #432] @ (3548f4 >::_M_default_append(unsigned int)@@Base+0xd1d60>) │ │ │ │ + ldr r2, [pc, #448] @ (354904 >::_M_default_append(unsigned int)@@Base+0xd1d70>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r2, #4] │ │ │ │ + ldrh r0, [r3, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #214 @ 0xd6 │ │ │ │ + subs r3, #218 @ 0xda │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #960] @ (354b10 >::_M_default_append(unsigned int)@@Base+0xd1f7c>) │ │ │ │ + ldr r1, [pc, #976] @ (354b20 >::_M_default_append(unsigned int)@@Base+0xd1f8c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #74 @ 0x4a │ │ │ │ + subs r3, #78 @ 0x4e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r0, #24] │ │ │ │ + ldrb r0, [r1, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r3, #52 @ 0x34 │ │ │ │ + subs r3, #56 @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #552] @ (354988 >::_M_default_append(unsigned int)@@Base+0xd1df4>) │ │ │ │ + ldr r1, [pc, #568] @ (354998 >::_M_default_append(unsigned int)@@Base+0xd1e04>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #174 @ 0xae │ │ │ │ + subs r2, #178 @ 0xb2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r2, #22] │ │ │ │ + ldrb r2, [r3, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, #222 @ 0xde │ │ │ │ + subs r2, #226 @ 0xe2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #208] @ (354840 >::_M_default_append(unsigned int)@@Base+0xd1cac>) │ │ │ │ + ldr r1, [pc, #224] @ (354850 >::_M_default_append(unsigned int)@@Base+0xd1cbc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #944] @ (354b24 >::_M_default_append(unsigned int)@@Base+0xd1f90>) │ │ │ │ + ldr r0, [pc, #960] @ (354b34 >::_M_default_append(unsigned int)@@Base+0xd1fa0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #720] @ (354a48 >::_M_default_append(unsigned int)@@Base+0xd1eb4>) │ │ │ │ + ldr r0, [pc, #736] @ (354a58 >::_M_default_append(unsigned int)@@Base+0xd1ec4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #144 @ 0x90 │ │ │ │ + movs r7, #148 @ 0x94 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #64 @ 0x40 │ │ │ │ + cmp r5, #68 @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r0, #50] @ 0x32 │ │ │ │ + strh r6, [r0, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r0, #17] │ │ │ │ + ldrb r6, [r0, #17] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - blx sp │ │ │ │ + blxns sp │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0x47b2 │ │ │ │ + @ instruction: 0x47b6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r5, #15] │ │ │ │ + ldrb r0, [r6, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0x4792 │ │ │ │ + @ instruction: 0x4796 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bxns fp │ │ │ │ + bx ip │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r4, #40] @ 0x28 │ │ │ │ + strh r2, [r5, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #46 @ 0x2e │ │ │ │ + subs r0, #50 @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov ip, r9 │ │ │ │ + mov r8, sl │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #84 @ 0x54 │ │ │ │ + subs r0, #88 @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov lr, r7 │ │ │ │ + mov sl, r8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r6, #34] @ 0x22 │ │ │ │ + strh r0, [r7, #34] @ 0x22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov r2, r1 │ │ │ │ + mov r6, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #182 @ 0xb6 │ │ │ │ + adds r6, #186 @ 0xba │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #58 @ 0x3a │ │ │ │ + adds r7, #62 @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r8, r9 │ │ │ │ + cmp ip, r9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #68 @ 0x44 │ │ │ │ + adds r7, #72 @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r6, #28] │ │ │ │ + strh r4, [r6, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #202 @ 0xca │ │ │ │ + adds r6, #206 @ 0xce │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, r1, r0 │ │ │ │ + adds r6, r1, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, #174 @ 0xae │ │ │ │ + adds r6, #178 @ 0xb2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r5, #31 │ │ │ │ + asrs r0, r6, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr.w r0, [pc, #1664] @ 354e60 >::_M_default_append(unsigned int)@@Base+0xd22cc> │ │ │ │ movw r1, #5758 @ 0x167e │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr.w r0, [pc, #1652] @ 354e64 >::_M_default_append(unsigned int)@@Base+0xd22d0> │ │ │ │ @@ -968504,213 +968505,213 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #408] @ (354fec >::_M_default_append(unsigned int)@@Base+0xd2458>) │ │ │ │ mov r1, r7 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 35483c >::_M_default_append(unsigned int)@@Base+0xd1ca8> │ │ │ │ nop │ │ │ │ - adds r5, #56 @ 0x38 │ │ │ │ + adds r5, #60 @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r6, #25 │ │ │ │ + asrs r2, r7, #25 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r5, #24 │ │ │ │ + adds r5, #28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r2, #25 │ │ │ │ + asrs r0, r3, #25 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #244 @ 0xf4 │ │ │ │ + adds r4, #248 @ 0xf8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r6, #24 │ │ │ │ + asrs r6, r6, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #212 @ 0xd4 │ │ │ │ + adds r4, #216 @ 0xd8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r2, #24 │ │ │ │ + asrs r4, r2, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #178 @ 0xb2 │ │ │ │ + adds r4, #182 @ 0xb6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r5, #23 │ │ │ │ + asrs r2, r6, #23 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #120 @ 0x78 │ │ │ │ + adds r4, #124 @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r6, #22 │ │ │ │ + asrs r2, r7, #22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, r7 │ │ │ │ + cmn r0, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #38 @ 0x26 │ │ │ │ + adds r4, #42 @ 0x2a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r4, #21 │ │ │ │ + asrs r0, r5, #21 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #218 @ 0xda │ │ │ │ + adds r3, #222 @ 0xde │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #202 @ 0xca │ │ │ │ + adds r3, #206 @ 0xce │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r0, #20 │ │ │ │ + asrs r2, r1, #20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #168 @ 0xa8 │ │ │ │ + adds r3, #172 @ 0xac │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r4, #19 │ │ │ │ + asrs r0, r5, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #132 @ 0x84 │ │ │ │ + adds r3, #136 @ 0x88 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r0, #19 │ │ │ │ + asrs r6, r0, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #94 @ 0x5e │ │ │ │ + adds r3, #98 @ 0x62 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r3, #18 │ │ │ │ + asrs r0, r4, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #44 @ 0x2c │ │ │ │ + adds r3, #48 @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r5, #17 │ │ │ │ + asrs r4, r5, #17 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #6 │ │ │ │ + adds r3, #10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r0, #17 │ │ │ │ + asrs r6, r0, #17 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #226 @ 0xe2 │ │ │ │ + adds r2, #230 @ 0xe6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r4, #16 │ │ │ │ + asrs r4, r4, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #186 @ 0xba │ │ │ │ + adds r2, #190 @ 0xbe │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r7, #15 │ │ │ │ + asrs r4, r7, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #154 @ 0x9a │ │ │ │ + adds r2, #158 @ 0x9e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r2, #15 │ │ │ │ + asrs r2, r3, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #122 @ 0x7a │ │ │ │ + adds r2, #126 @ 0x7e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r6, #14 │ │ │ │ + asrs r2, r7, #14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #90 @ 0x5a │ │ │ │ + adds r2, #94 @ 0x5e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r2, #14 │ │ │ │ + asrs r2, r3, #14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #54 @ 0x36 │ │ │ │ + adds r2, #58 @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r6, #13 │ │ │ │ + asrs r0, r7, #13 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #20 │ │ │ │ + adds r2, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r2, #13 │ │ │ │ + asrs r0, r3, #13 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #248 @ 0xf8 │ │ │ │ + adds r1, #252 @ 0xfc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r6, #12 │ │ │ │ + asrs r2, r7, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #220 @ 0xdc │ │ │ │ + adds r1, #224 @ 0xe0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r3, #12 │ │ │ │ + asrs r6, r3, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #192 @ 0xc0 │ │ │ │ + adds r1, #196 @ 0xc4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r7, #11 │ │ │ │ + asrs r2, r0, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #164 @ 0xa4 │ │ │ │ + adds r1, #168 @ 0xa8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r4, #11 │ │ │ │ + asrs r6, r4, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #132 @ 0x84 │ │ │ │ + adds r1, #136 @ 0x88 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r0, #11 │ │ │ │ + asrs r0, r1, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #104 @ 0x68 │ │ │ │ + adds r1, #108 @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r4, #10 │ │ │ │ + asrs r2, r5, #10 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #72 @ 0x48 │ │ │ │ + adds r1, #76 @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r1, #10 │ │ │ │ + asrs r4, r1, #10 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #48 @ 0x30 │ │ │ │ + adds r1, #52 @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r5, #9 │ │ │ │ + asrs r2, r6, #9 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #20 │ │ │ │ + adds r1, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r2, #9 │ │ │ │ + asrs r6, r2, #9 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #246 @ 0xf6 │ │ │ │ + adds r0, #250 @ 0xfa │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r6, #8 │ │ │ │ + asrs r0, r7, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #218 @ 0xda │ │ │ │ + adds r0, #222 @ 0xde │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r3, #8 │ │ │ │ + asrs r4, r3, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #188 @ 0xbc │ │ │ │ + adds r0, #192 @ 0xc0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r7, #7 │ │ │ │ + asrs r0, r0, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #158 @ 0x9e │ │ │ │ + adds r0, #162 @ 0xa2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r3, #7 │ │ │ │ + asrs r2, r4, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #134 @ 0x86 │ │ │ │ + adds r0, #138 @ 0x8a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r0, #7 │ │ │ │ + asrs r0, r1, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #106 @ 0x6a │ │ │ │ + adds r0, #110 @ 0x6e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r5, #6 │ │ │ │ + asrs r4, r5, #6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #74 @ 0x4a │ │ │ │ + adds r0, #78 @ 0x4e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r1, #6 │ │ │ │ + asrs r4, r1, #6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #44 @ 0x2c │ │ │ │ + adds r0, #48 @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r5, #5 │ │ │ │ + asrs r0, r6, #5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #20 │ │ │ │ + adds r0, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r2, #5 │ │ │ │ + asrs r6, r2, #5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #248 @ 0xf8 │ │ │ │ + cmp r7, #252 @ 0xfc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r6, #4 │ │ │ │ + asrs r2, r7, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #220 @ 0xdc │ │ │ │ + cmp r7, #224 @ 0xe0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r3, #4 │ │ │ │ + asrs r6, r3, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #192 @ 0xc0 │ │ │ │ + cmp r7, #196 @ 0xc4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r7, #3 │ │ │ │ + asrs r2, r0, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #164 @ 0xa4 │ │ │ │ + cmp r7, #168 @ 0xa8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r4, #3 │ │ │ │ + asrs r6, r4, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #136 @ 0x88 │ │ │ │ + cmp r7, #140 @ 0x8c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r0, #3 │ │ │ │ + asrs r2, r1, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #104 @ 0x68 │ │ │ │ + cmp r7, #108 @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r4, #2 │ │ │ │ + asrs r2, r5, #2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #78 @ 0x4e │ │ │ │ + cmp r7, #82 @ 0x52 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r1, #2 │ │ │ │ + asrs r0, r2, #2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #46 @ 0x2e │ │ │ │ + cmp r7, #50 @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r5, #1 │ │ │ │ + asrs r2, r6, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #14 │ │ │ │ + cmp r7, #18 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r1, #1 │ │ │ │ + asrs r2, r2, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r6, #238 @ 0xee │ │ │ │ + cmp r6, #242 @ 0xf2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r5, #32 │ │ │ │ + asrs r2, r6, #32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r6, #210 @ 0xd2 │ │ │ │ + cmp r6, #214 @ 0xd6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r2, #32 │ │ │ │ + asrs r6, r2, #32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #88 @ 0x58 │ │ │ │ mov r4, r0 │ │ │ │ @@ -968782,21 +968783,21 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #24] @ (3550bc >::_M_default_append(unsigned int)@@Base+0xd2528>) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mvn.w r3, #2 │ │ │ │ b.n 35506c >::_M_default_append(unsigned int)@@Base+0xd24d8> │ │ │ │ - cmp r4, #162 @ 0xa2 │ │ │ │ + cmp r4, #166 @ 0xa6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r4, #23 │ │ │ │ + lsrs r6, r4, #23 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #130 @ 0x82 │ │ │ │ + cmp r4, #134 @ 0x86 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #68 @ 0x44 │ │ │ │ + subs r3, #72 @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r4, [pc, #316] @ (355210 >::_M_default_append(unsigned int)@@Base+0xd267c>) │ │ │ │ mov r6, r1 │ │ │ │ @@ -968935,43 +968936,43 @@ │ │ │ │ b.n 355122 >::_M_default_append(unsigned int)@@Base+0xd258e> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldr r1, [sp, #208] @ 0xd0 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bgt.n 35526c >::_M_default_append(unsigned int)@@Base+0xd26d8> │ │ │ │ + bgt.n 355274 >::_M_default_append(unsigned int)@@Base+0xd26e0> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r3, #20 │ │ │ │ + subs r3, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r1, #21 │ │ │ │ + lsrs r0, r2, #21 │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr r0, [sp, #920] @ 0x398 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - subs r2, #178 @ 0xb2 │ │ │ │ + subs r2, #182 @ 0xb6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r5, #19 │ │ │ │ + lsrs r6, r5, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #152 @ 0x98 │ │ │ │ + subs r2, #156 @ 0x9c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r2, #19 │ │ │ │ + lsrs r4, r2, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #114 @ 0x72 │ │ │ │ + subs r2, #118 @ 0x76 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r5, #18 │ │ │ │ + lsrs r6, r5, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #90 @ 0x5a │ │ │ │ + subs r2, #94 @ 0x5e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r2, #18 │ │ │ │ + lsrs r6, r2, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #198 @ 0xc6 │ │ │ │ + subs r2, #202 @ 0xca │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #48 @ 0x30 │ │ │ │ + subs r2, #52 @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #66 @ 0x42 │ │ │ │ + subs r2, #70 @ 0x46 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3032] @ 0xbd8 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #324] @ (3553ac >::_M_default_append(unsigned int)@@Base+0xd2818>) │ │ │ │ @@ -969106,43 +969107,43 @@ │ │ │ │ bl 4208ec │ │ │ │ b.n 35534e >::_M_default_append(unsigned int)@@Base+0xd27ba> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ str r7, [sp, #640] @ 0x280 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r1, #220 @ 0xdc │ │ │ │ + adds r1, #224 @ 0xe0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r3, #48 @ 0x30 │ │ │ │ + subs r3, #52 @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ str r7, [sp, #184] @ 0xb8 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - subs r1, #22 │ │ │ │ + subs r1, #26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r1, #13 │ │ │ │ + lsrs r2, r2, #13 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, #254 @ 0xfe │ │ │ │ + subs r1, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r6, #12 │ │ │ │ + lsrs r2, r7, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, #230 @ 0xe6 │ │ │ │ + subs r0, #234 @ 0xea │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #52 @ 0x34 │ │ │ │ + subs r2, #56 @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #204 @ 0xcc │ │ │ │ + subs r0, #208 @ 0xd0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r1, #202 @ 0xca │ │ │ │ + subs r1, #206 @ 0xce │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #178 @ 0xb2 │ │ │ │ + subs r0, #182 @ 0xb6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 35541c >::_M_default_append(unsigned int)@@Base+0xd2888> │ │ │ │ + bcc.n 355424 >::_M_default_append(unsigned int)@@Base+0xd2890> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, #148 @ 0x94 │ │ │ │ + subs r0, #152 @ 0x98 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #62 @ 0x3e │ │ │ │ + subs r2, #66 @ 0x42 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #208] @ (3554d4 >::_M_default_append(unsigned int)@@Base+0xd2940>) │ │ │ │ @@ -969230,43 +969231,43 @@ │ │ │ │ ldr r0, [pc, #76] @ (355510 >::_M_default_append(unsigned int)@@Base+0xd297c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 35544a >::_M_default_append(unsigned int)@@Base+0xd28b6> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - subs r2, #36 @ 0x24 │ │ │ │ + subs r2, #40 @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ str r5, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - subs r1, #224 @ 0xe0 │ │ │ │ + subs r1, #228 @ 0xe4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r2, #4 │ │ │ │ + subs r2, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #236 @ 0xec │ │ │ │ + adds r7, #240 @ 0xf0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r4, #8 │ │ │ │ + lsrs r0, r5, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r7, #214 @ 0xd6 │ │ │ │ + adds r7, #218 @ 0xda │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r1, #8 │ │ │ │ + lsrs r2, r2, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r5, [sp, #672] @ 0x2a0 │ │ │ │ lsls r4, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - adds r7, #148 @ 0x94 │ │ │ │ + adds r7, #152 @ 0x98 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r1, #7 │ │ │ │ + lsrs r0, r2, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stc2 15, cr15, [r7, #1020]! @ 0x3fc │ │ │ │ - adds r7, #106 @ 0x6a │ │ │ │ + adds r7, #110 @ 0x6e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r4, #6 │ │ │ │ + lsrs r6, r4, #6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #184] @ (3555e0 >::_M_default_append(unsigned int)@@Base+0xd2a4c>) │ │ │ │ @@ -969344,39 +969345,39 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #64] @ (355614 >::_M_default_append(unsigned int)@@Base+0xd2a80>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 35556e >::_M_default_append(unsigned int)@@Base+0xd29da> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - subs r1, #0 │ │ │ │ + subs r1, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ str r4, [sp, #864] @ 0x360 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - subs r0, #188 @ 0xbc │ │ │ │ + subs r0, #192 @ 0xc0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r0, #224 @ 0xe0 │ │ │ │ + subs r0, #228 @ 0xe4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #200 @ 0xc8 │ │ │ │ + adds r6, #204 @ 0xcc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r0, #4 │ │ │ │ + lsrs r4, r0, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r4, [sp, #616] @ 0x268 │ │ │ │ lsls r4, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr15, cr15, {7} │ │ │ │ - adds r6, #134 @ 0x86 │ │ │ │ + adds r6, #138 @ 0x8a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r7, #2 │ │ │ │ + lsrs r2, r0, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldc2 15, cr15, [r9], {255} @ 0xff │ │ │ │ - adds r6, #92 @ 0x5c │ │ │ │ + adds r6, #96 @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r2, #2 │ │ │ │ + lsrs r0, r3, #2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #84] @ (35567c >::_M_default_append(unsigned int)@@Base+0xd2ae8>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -969413,15 +969414,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r3, [sp, #888] @ 0x378 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r7, #224 @ 0xe0 │ │ │ │ + adds r7, #228 @ 0xe4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ str r3, [sp, #688] @ 0x2b0 │ │ │ │ lsls r4, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -969483,18 +969484,18 @@ │ │ │ │ strhi r3, [r4, #56] @ 0x38 │ │ │ │ b.n 3556cc >::_M_default_append(unsigned int)@@Base+0xd2b38> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ str r3, [sp, #424] @ 0x1a8 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh.w r0, [r2, fp] │ │ │ │ + ldrsh.w r0, [r6, fp] │ │ │ │ str r3, [sp, #232] @ 0xe8 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - str r6, [r7, #108] @ 0x6c │ │ │ │ + str r2, [r0, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r4, [pc, #324] @ (355890 >::_M_default_append(unsigned int)@@Base+0xd2cfc>) │ │ │ │ mov r7, r1 │ │ │ │ @@ -969625,36 +969626,36 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ str r2, [sp, #752] @ 0x2f0 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldc 0, cr0, [r4, #-300]! @ 0xfffffed4 │ │ │ │ - adds r6, #210 @ 0xd2 │ │ │ │ + ldc 0, cr0, [r8, #-300]! @ 0xfffffed4 │ │ │ │ + adds r6, #214 @ 0xd6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r4, #27 │ │ │ │ + lsls r2, r5, #27 │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r2, [sp, #512] @ 0x200 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - adds r6, #104 @ 0x68 │ │ │ │ + adds r6, #108 @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r7, #25 │ │ │ │ + lsls r0, r0, #26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, #36 @ 0x24 │ │ │ │ + adds r6, #40 @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r7, #24 │ │ │ │ + lsls r4, r7, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r5, #248 @ 0xf8 │ │ │ │ + adds r5, #252 @ 0xfc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r1, #24 │ │ │ │ + lsls r0, r2, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r5, #222 @ 0xde │ │ │ │ + adds r5, #226 @ 0xe2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r6, #23 │ │ │ │ + lsls r6, r6, #23 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #412] @ (355a78 >::_M_default_append(unsigned int)@@Base+0xd2ee4>) │ │ │ │ @@ -969821,37 +969822,37 @@ │ │ │ │ b.n 355a50 >::_M_default_append(unsigned int)@@Base+0xd2ebc> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r1, [sp, #176] @ 0xb0 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r5, #16 │ │ │ │ + adds r5, #20 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r4, #20 │ │ │ │ + lsls r0, r5, #20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r0, [sp, #752] @ 0x2f0 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - adds r4, #140 @ 0x8c │ │ │ │ + adds r4, #144 @ 0x90 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #70 @ 0x46 │ │ │ │ + adds r4, #74 @ 0x4a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r3, #17 │ │ │ │ + lsls r6, r3, #17 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #40 @ 0x28 │ │ │ │ + adds r4, #44 @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r7, #16 │ │ │ │ + lsls r0, r0, #17 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #12 │ │ │ │ + adds r4, #16 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r3, #16 │ │ │ │ + lsls r2, r4, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #236 @ 0xec │ │ │ │ + adds r3, #240 @ 0xf0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r7, #15 │ │ │ │ + lsls r2, r0, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r3, [r1, #24] │ │ │ │ sub sp, #16 │ │ │ │ @@ -970120,19 +970121,19 @@ │ │ │ │ blx 11830 │ │ │ │ cbz r0, 355d9a >::_M_default_append(unsigned int)@@Base+0xd3206> │ │ │ │ strh.w r8, [r0] │ │ │ │ ldr r5, [r4, #4] │ │ │ │ ldr r2, [r4, #32] │ │ │ │ b.n 355ad4 >::_M_default_append(unsigned int)@@Base+0xd2f40> │ │ │ │ nop │ │ │ │ - adds r2, #42 @ 0x2a │ │ │ │ + adds r2, #46 @ 0x2e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, #12 │ │ │ │ + adds r2, #16 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r3, #7 │ │ │ │ + lsls r4, r3, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -970506,59 +970507,59 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 35616a >::_M_default_append(unsigned int)@@Base+0xd35d6> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldrh r4, [r6, #32] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, #32 │ │ │ │ + adds r0, #36 @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrh r4, [r6, #28] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - bls.n 3561e0 >::_M_default_append(unsigned int)@@Base+0xd364c> │ │ │ │ + bls.n 3561e8 >::_M_default_append(unsigned int)@@Base+0xd3654> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r1, #25 │ │ │ │ + asrs r0, r2, #25 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r6, #16] │ │ │ │ + str r6, [r6, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r4, [r5, r0] │ │ │ │ + ldrsh r0, [r6, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r5, #17 │ │ │ │ + lsls r2, r6, #17 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r4} │ │ │ │ + stmia r2!, {r1, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r6, r0] │ │ │ │ + ldrb r2, [r7, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - itee eq │ │ │ │ - lsleq r5, r1, #1 │ │ │ │ - cmpne r6, #38 @ 0x26 │ │ │ │ - lslne r4, r1, #1 │ │ │ │ - sbc.w r0, r6, #13303808 @ 0xcb0000 │ │ │ │ - bkpt 0x004c │ │ │ │ + itee ne │ │ │ │ + lslne r5, r1, #1 │ │ │ │ + cmpeq r6, #42 @ 0x2a │ │ │ │ + lsleq r4, r1, #1 │ │ │ │ + sbc.w r0, sl, #13303808 @ 0xcb0000 │ │ │ │ + bkpt 0x0050 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r1, #16 │ │ │ │ + asrs r6, r1, #16 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r7, #15 │ │ │ │ + asrs r4, r7, #15 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r5, #24 │ │ │ │ + cmp r5, #28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stc2 0, cr0, [ip, #-288]! @ 0xfffffee0 │ │ │ │ - cmp r4, #238 @ 0xee │ │ │ │ + ldc2 0, cr0, [r0, #-288]! @ 0xfffffee0 │ │ │ │ + cmp r4, #242 @ 0xf2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #16 │ │ │ │ + cmp r5, #20 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r3, r6, r7, pc} │ │ │ │ + pop {r2, r3, r6, r7, pc} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, #178 @ 0xb2 │ │ │ │ + cmp r4, #182 @ 0xb6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, #212 @ 0xd4 │ │ │ │ + cmp r4, #216 @ 0xd8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, #154 @ 0x9a │ │ │ │ + cmp r4, #158 @ 0x9e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, #188 @ 0xbc │ │ │ │ + cmp r4, #192 @ 0xc0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ mov sl, r2 │ │ │ │ @@ -970894,44 +970895,44 @@ │ │ │ │ ldr r4, [sp, #24] │ │ │ │ b.n 3562c0 >::_M_default_append(unsigned int)@@Base+0xd372c> │ │ │ │ ... │ │ │ │ strh r4, [r0, #62] @ 0x3e │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r3, #154 @ 0x9a │ │ │ │ + cmp r3, #158 @ 0x9e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfbae0048 │ │ │ │ + @ instruction: 0xfbb20048 │ │ │ │ strh r0, [r1, #58] @ 0x3a │ │ │ │ lsls r4, r2, #1 │ │ │ │ - cmp r3, #100 @ 0x64 │ │ │ │ + cmp r3, #104 @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfb780048 │ │ │ │ - cmp r3, #2 │ │ │ │ + @ instruction: 0xfb7c0048 │ │ │ │ + cmp r3, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r2, #150 @ 0x96 │ │ │ │ + cmp r2, #154 @ 0x9a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfaaa0048 │ │ │ │ - cmp r2, #124 @ 0x7c │ │ │ │ + @ instruction: 0xfaae0048 │ │ │ │ + cmp r2, #128 @ 0x80 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfa900048 │ │ │ │ - cmp r2, #94 @ 0x5e │ │ │ │ + @ instruction: 0xfa940048 │ │ │ │ + cmp r2, #98 @ 0x62 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfa720048 │ │ │ │ - ldr r6, [r5, #80] @ 0x50 │ │ │ │ + @ instruction: 0xfa760048 │ │ │ │ + ldr r2, [r6, #80] @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r1, #198 @ 0xc6 │ │ │ │ + cmp r1, #202 @ 0xca │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r0!, {r3, r4, r6} │ │ │ │ + stmia r0!, {r2, r3, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ite gt │ │ │ │ - lslgt r0, r1, #1 │ │ │ │ - cmple r0, #214 @ 0xd6 │ │ │ │ + nop {13} │ │ │ │ + lsls r0, r1, #1 │ │ │ │ + cmp r0, #218 @ 0xda │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str??.w r0, [sl, #72] @ 0x48 │ │ │ │ + str??.w r0, [lr, #72] @ 0x48 │ │ │ │ ldr r3, [sp, #136] @ 0x88 │ │ │ │ ldr r6, [sp, #60] @ 0x3c │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 356402 >::_M_default_append(unsigned int)@@Base+0xd386e> │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mov r0, r5 │ │ │ │ str r3, [sp, #0] │ │ │ │ @@ -971051,34 +971052,34 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #60] @ (356758 >::_M_default_append(unsigned int)@@Base+0xd3bc4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3563c6 >::_M_default_append(unsigned int)@@Base+0xd3832> │ │ │ │ - cmp r0, #18 │ │ │ │ + cmp r0, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #246 @ 0xf6 │ │ │ │ + movs r7, #250 @ 0xfa │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb.w r0, [sl, r8] │ │ │ │ - movs r7, #210 @ 0xd2 │ │ │ │ + strb.w r0, [lr, r8] │ │ │ │ + movs r7, #214 @ 0xd6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf7e60048 │ │ │ │ - movs r7, #180 @ 0xb4 │ │ │ │ + @ instruction: 0xf7ea0048 │ │ │ │ + movs r7, #184 @ 0xb8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf7c80048 │ │ │ │ - movs r7, #120 @ 0x78 │ │ │ │ + @ instruction: 0xf7cc0048 │ │ │ │ + movs r7, #124 @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf78c0048 │ │ │ │ - movs r7, #86 @ 0x56 │ │ │ │ + @ instruction: 0xf7900048 │ │ │ │ + movs r7, #90 @ 0x5a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf7680048 │ │ │ │ - movs r7, #54 @ 0x36 │ │ │ │ + @ instruction: 0xf76c0048 │ │ │ │ + movs r7, #58 @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf7480048 │ │ │ │ + @ instruction: 0xf74c0048 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -971579,59 +971580,59 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmia r3!, {r5, r6, r7} │ │ │ │ strh r4, [r7, #18] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r6, #94 @ 0x5e │ │ │ │ + movs r6, #98 @ 0x62 │ │ │ │ lsls r4, r1, #1 │ │ │ │ strh r6, [r5, #14] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - movs r5, #72 @ 0x48 │ │ │ │ + movs r5, #76 @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r5, #132 @ 0x84 │ │ │ │ + movs r5, #136 @ 0x88 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r5, #28 │ │ │ │ + movs r5, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r4, #56 @ 0x38 │ │ │ │ + movs r4, #60 @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r5, #48 @ 0x30 │ │ │ │ + movs r5, #52 @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r0, r5] │ │ │ │ + strb r6, [r0, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r4, #222 @ 0xde │ │ │ │ + movs r4, #226 @ 0xe2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r4, r0] │ │ │ │ + strh r4, [r4, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r4, 356dbc >::_M_default_append(unsigned int)@@Base+0xd4228> │ │ │ │ + cbz r0, 356dbe >::_M_default_append(unsigned int)@@Base+0xd422a> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r2, #174 @ 0xae │ │ │ │ + movs r2, #178 @ 0xb2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, #236 @ 0xec │ │ │ │ + movs r2, #240 @ 0xf0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r3, #226 @ 0xe2 │ │ │ │ + movs r3, #230 @ 0xe6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r0, 356d9e >::_M_default_append(unsigned int)@@Base+0xd420a> │ │ │ │ + cbz r4, 356d9e >::_M_default_append(unsigned int)@@Base+0xd420a> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r1, #250 @ 0xfa │ │ │ │ + movs r1, #254 @ 0xfe │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, #28 │ │ │ │ + movs r2, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, #214 @ 0xd6 │ │ │ │ + movs r2, #218 @ 0xda │ │ │ │ lsls r4, r1, #1 │ │ │ │ - uxth r6, r1 │ │ │ │ + uxth r2, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r1, #112 @ 0x70 │ │ │ │ + movs r1, #116 @ 0x74 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r1, #146 @ 0x92 │ │ │ │ + movs r1, #150 @ 0x96 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r1, #88 @ 0x58 │ │ │ │ + movs r1, #92 @ 0x5c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r1, #122 @ 0x7a │ │ │ │ + movs r1, #126 @ 0x7e │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr r5, [pc, #756] @ (357088 >::_M_default_append(unsigned int)@@Base+0xd44f4>) │ │ │ │ @@ -971906,38 +971907,38 @@ │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ldrb r4, [r6, #17] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r0, r6, #7 │ │ │ │ + subs r4, r6, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrb r6, [r5, #14] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - subs r2, r4, #6 │ │ │ │ + subs r6, r4, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, r7, #4 │ │ │ │ + subs r4, r7, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.s8 q8, q6, q4 │ │ │ │ - str r0, [r3, #32] │ │ │ │ + vhadd.s16 q8, q0, q4 │ │ │ │ + str r4, [r3, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r1, r5, r7, lr} │ │ │ │ + push {r1, r2, r5, r7, lr} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r2, r3, r6, lr} │ │ │ │ + push {r4, r6, lr} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r6, r4, #0 │ │ │ │ + subs r2, r5, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp 0, 3, cr0, cr8, cr8, {2} │ │ │ │ - subs r0, r1, #0 │ │ │ │ + cdp 0, 3, cr0, cr12, cr8, {2} │ │ │ │ + subs r4, r1, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp 0, 1, cr0, cr10, cr8, {2} │ │ │ │ - adds r2, r5, #7 │ │ │ │ + cdp 0, 1, cr0, cr14, cr8, {2} │ │ │ │ + adds r6, r5, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldcl 0, cr0, [ip, #288]! @ 0x120 │ │ │ │ + cdp 0, 0, cr0, cr0, cr8, {2} │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -972524,60 +972525,60 @@ │ │ │ │ stmia r3!, {r5, r6, r7} │ │ │ │ ldrb r2, [r2, #4] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r0, [r0, #3] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - adds r2, r1, #0 │ │ │ │ + adds r6, r1, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, r0, #1 │ │ │ │ + adds r2, r1, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ strb r2, [r5, #30] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r4, r0, #17 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, r2, #1 │ │ │ │ + adds r4, r2, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #528] @ (3579c4 >::_M_default_append(unsigned int)@@Base+0xd4e30>) │ │ │ │ + ldr r4, [pc, #544] @ (3579d4 >::_M_default_append(unsigned int)@@Base+0xd4e40>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [pc, #24] @ (3577d0 >::_M_default_append(unsigned int)@@Base+0xd4c3c>) │ │ │ │ + ldr r2, [pc, #40] @ (3577e0 >::_M_default_append(unsigned int)@@Base+0xd4c4c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [pc, #792] @ (357ad4 >::_M_default_append(unsigned int)@@Base+0xd4f40>) │ │ │ │ + ldr r3, [pc, #808] @ (357ae4 >::_M_default_append(unsigned int)@@Base+0xd4f50>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [pc, #24] @ (3577d8 >::_M_default_append(unsigned int)@@Base+0xd4c44>) │ │ │ │ + ldr r3, [pc, #40] @ (3577e8 >::_M_default_append(unsigned int)@@Base+0xd4c54>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r4, r2 │ │ │ │ + subs r6, r4, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp 0, 7, cr0, cr2, cr11, {2} │ │ │ │ - add r1, sp, #648 @ 0x288 │ │ │ │ + cdp 0, 7, cr0, cr6, cr11, {2} │ │ │ │ + add r1, sp, #664 @ 0x298 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r5, r0 │ │ │ │ + adds r6, r5, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, r1, r1 │ │ │ │ + adds r0, r2, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bx fp │ │ │ │ + bxns fp │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r0, r0 │ │ │ │ + adds r2, r1, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, r0, r1 │ │ │ │ + adds r0, r1, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r3, #31 │ │ │ │ + asrs r6, r3, #31 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r6, r2 │ │ │ │ + adds r4, r6, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r5, r0 │ │ │ │ + adds r4, r5, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, r3, r1 │ │ │ │ + adds r0, r4, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #136 @ 0x88 │ │ │ │ + add r0, sp, #152 @ 0x98 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r4, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #880 @ (adr r7, 357b6c >::_M_default_append(unsigned int)@@Base+0xd4fd8>) │ │ │ │ + add r7, pc, #896 @ (adr r7, 357b7c >::_M_default_append(unsigned int)@@Base+0xd4fe8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r4, [sp, #72] @ 0x48 │ │ │ │ ldr.w r9, [sp, #84] @ 0x54 │ │ │ │ ldrd r0, r1, [r4] │ │ │ │ blx 11b10 <__aeabi_l2d@plt> │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ vmov d6, r0, r1 │ │ │ │ @@ -972677,35 +972678,35 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #48] @ (357950 >::_M_default_append(unsigned int)@@Base+0xd4dbc>) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 357250 >::_M_default_append(unsigned int)@@Base+0xd46bc> │ │ │ │ nop │ │ │ │ - asrs r4, r2, #30 │ │ │ │ + asrs r0, r3, #30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #768 @ (adr r6, 357c30 >::_M_default_append(unsigned int)@@Base+0xd509c>) │ │ │ │ + add r6, pc, #784 @ (adr r6, 357c40 >::_M_default_append(unsigned int)@@Base+0xd50ac>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r6, #22 │ │ │ │ + asrs r4, r6, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r2, #23 │ │ │ │ + asrs r6, r2, #23 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r1, #22 │ │ │ │ + asrs r4, r1, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r5, #22 │ │ │ │ + asrs r6, r5, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #424 @ (adr r6, 357aec >::_M_default_append(unsigned int)@@Base+0xd4f58>) │ │ │ │ + add r6, pc, #440 @ (adr r6, 357afc >::_M_default_append(unsigned int)@@Base+0xd4f68>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r1, #21 │ │ │ │ + asrs r0, r2, #21 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r5, #21 │ │ │ │ + asrs r2, r6, #21 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r6, #20 │ │ │ │ + asrs r0, r7, #20 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r2, #21 │ │ │ │ + asrs r2, r3, #21 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r4, r0 │ │ │ │ @@ -972974,41 +972975,41 @@ │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ strb r4, [r2, #2] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r6, r3, #17 │ │ │ │ + asrs r2, r4, #17 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r7, #14 │ │ │ │ + asrs r4, r7, #14 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r6, [r6, #116] @ 0x74 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - asrs r6, r1, #14 │ │ │ │ + asrs r2, r2, #14 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3583b0 >::_M_default_append(unsigned int)@@Base+0xd581c> │ │ │ │ + b.n 3583b8 >::_M_default_append(unsigned int)@@Base+0xd5824> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsb r6, [r7, r0] │ │ │ │ + ldrsb r2, [r0, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r1, sp, #720 @ 0x2d0 │ │ │ │ + add r1, sp, #736 @ 0x2e0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r4, #9 │ │ │ │ + asrs r6, r4, #9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 358168 >::_M_default_append(unsigned int)@@Base+0xd55d4> │ │ │ │ + b.n 358170 >::_M_default_append(unsigned int)@@Base+0xd55dc> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r0, #9 │ │ │ │ + asrs r0, r1, #9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 358134 >::_M_default_append(unsigned int)@@Base+0xd55a0> │ │ │ │ + b.n 35813c >::_M_default_append(unsigned int)@@Base+0xd55a8> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r6, r4, #8 │ │ │ │ + asrs r2, r5, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 358100 >::_M_default_append(unsigned int)@@Base+0xd556c> │ │ │ │ + b.n 358108 >::_M_default_append(unsigned int)@@Base+0xd5574> │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -974033,119 +974034,119 @@ │ │ │ │ b.n 35818e >::_M_default_append(unsigned int)@@Base+0xd55fa> │ │ │ │ ldr r2, [r1, #84] @ 0x54 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r4, [r1, #80] @ 0x50 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - asrs r0, r5, #10 │ │ │ │ + asrs r4, r5, #10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r3, #10 │ │ │ │ + asrs r0, r4, #10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #928 @ (adr r1, 358c24 >::_M_default_append(unsigned int)@@Base+0xd6090>) │ │ │ │ + add r1, pc, #944 @ (adr r1, 358c34 >::_M_default_append(unsigned int)@@Base+0xd60a0>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #190 @ 0xbe │ │ │ │ + subs r7, #194 @ 0xc2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r7, #64 @ 0x40 │ │ │ │ + subs r7, #68 @ 0x44 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r0 │ │ │ │ + asrs r6, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r4, #3 │ │ │ │ + asrs r6, r4, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, #114 @ 0x72 │ │ │ │ + subs r6, #118 @ 0x76 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r1, #3 │ │ │ │ + asrs r6, r1, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - eors r0, r2 │ │ │ │ + eors r4, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r7, #92 @ 0x5c │ │ │ │ + subs r7, #96 @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [sp, #344] @ 0x158 │ │ │ │ + ldr r6, [sp, #360] @ 0x168 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r1, #19 │ │ │ │ + lsrs r2, r2, #19 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 358870 >::_M_default_append(unsigned int)@@Base+0xd5cdc> │ │ │ │ + bgt.n 358878 >::_M_default_append(unsigned int)@@Base+0xd5ce4> │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - lsrs r0, r0, #18 │ │ │ │ + lsrs r4, r0, #18 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 3587e0 >::_M_default_append(unsigned int)@@Base+0xd5c4c> │ │ │ │ + bgt.n 3587e8 >::_M_default_append(unsigned int)@@Base+0xd5c54> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r6, #23 │ │ │ │ + lsrs r4, r6, #23 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #224 @ 0xe0 │ │ │ │ + subs r5, #228 @ 0xe4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r3, #96 @ 0x60 │ │ │ │ + subs r3, #100 @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r5, #68 @ 0x44 │ │ │ │ + subs r5, #72 @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, #196 @ 0xc4 │ │ │ │ + subs r2, #200 @ 0xc8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #360] @ 0x168 │ │ │ │ + ldr r4, [sp, #376] @ 0x178 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [sp, #216] @ 0xd8 │ │ │ │ + ldr r4, [sp, #232] @ 0xe8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, #166 @ 0xa6 │ │ │ │ + subs r4, #170 @ 0xaa │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 3588e4 >::_M_default_append(unsigned int)@@Base+0xd5d50> │ │ │ │ + b.n 3588ec >::_M_default_append(unsigned int)@@Base+0xd5d58> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #96] @ 0x60 │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r7, #6 │ │ │ │ + lsrs r0, r0, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bls.n 358888 >::_M_default_append(unsigned int)@@Base+0xd5cf4> │ │ │ │ + bls.n 358890 >::_M_default_append(unsigned int)@@Base+0xd5cfc> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [sp, #368] @ 0x170 │ │ │ │ + ldr r2, [sp, #384] @ 0x180 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r0, #4 │ │ │ │ + lsrs r2, r1, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bls.n 358930 >::_M_default_append(unsigned int)@@Base+0xd5d9c> │ │ │ │ + bls.n 358938 >::_M_default_append(unsigned int)@@Base+0xd5da4> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r2, r5, #3 │ │ │ │ + lsrs r6, r5, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bhi.n 358900 >::_M_default_append(unsigned int)@@Base+0xd5d6c> │ │ │ │ + bls.n 358908 >::_M_default_append(unsigned int)@@Base+0xd5d74> │ │ │ │ lsls r0, r1, #1 │ │ │ │ asrs r4, r0, #17 │ │ │ │ movs r0, r0 │ │ │ │ - adds r7, #204 @ 0xcc │ │ │ │ + adds r7, #208 @ 0xd0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r1, #8 │ │ │ │ + lsrs r0, r2, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r1, #174 @ 0xae │ │ │ │ + subs r1, #178 @ 0xb2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r3, #5 │ │ │ │ + lsrs r6, r3, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r1, #118 @ 0x76 │ │ │ │ + subs r1, #122 @ 0x7a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, #254 @ 0xfe │ │ │ │ + subs r1, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, #132 @ 0x84 │ │ │ │ + adds r6, #136 @ 0x88 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bgt.n 3588dc >::_M_default_append(unsigned int)@@Base+0xd5d48> │ │ │ │ + bgt.n 3588e4 >::_M_default_append(unsigned int)@@Base+0xd5d50> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r7, [sp, #816] @ 0x330 │ │ │ │ + str r7, [sp, #832] @ 0x340 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r7, [sp, #536] @ 0x218 │ │ │ │ + str r7, [sp, #552] @ 0x228 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r7, sp, #904 @ 0x388 │ │ │ │ + add r7, sp, #920 @ 0x398 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r6, #31 │ │ │ │ + lsls r0, r7, #31 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #248] @ 0xf8 │ │ │ │ + str r7, [sp, #264] @ 0x108 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #108 @ 0x6c │ │ │ │ + adds r5, #112 @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r7, [sp, #56] @ 0x38 │ │ │ │ + str r7, [sp, #72] @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r6, #23 │ │ │ │ + lsls r4, r6, #23 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvs.n 358954 >::_M_default_append(unsigned int)@@Base+0xd5dc0> │ │ │ │ + bvs.n 35895c >::_M_default_append(unsigned int)@@Base+0xd5dc8> │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #196608 @ 0x30000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -975029,101 +975030,101 @@ │ │ │ │ mvns r0, r4 │ │ │ │ str r6, [r7, #4] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r0, [r3, #4] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - lsls r0, r3, #25 │ │ │ │ + lsls r4, r3, #25 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #576 @ 0x240 │ │ │ │ + add r5, sp, #592 @ 0x250 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r5, [sp, #32] │ │ │ │ + str r5, [sp, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #140 @ 0x8c │ │ │ │ + subs r6, #144 @ 0x90 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, r5, r4 │ │ │ │ + subs r0, r6, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bvs.n 359470 >::_M_default_append(unsigned int)@@Base+0xd68dc> │ │ │ │ + bvs.n 359478 >::_M_default_append(unsigned int)@@Base+0xd68e4> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ble.n 359450 >::_M_default_append(unsigned int)@@Base+0xd68bc> │ │ │ │ + ble.n 359458 >::_M_default_append(unsigned int)@@Base+0xd68c4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ble.n 359460 >::_M_default_append(unsigned int)@@Base+0xd68cc> │ │ │ │ + ble.n 359468 >::_M_default_append(unsigned int)@@Base+0xd68d4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r2, #19 │ │ │ │ + lsls r2, r3, #19 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp2 0, 11, cr0, cr12, cr11, {2} │ │ │ │ + cdp2 0, 12, cr0, cr0, cr11, {2} │ │ │ │ lsrs r0, r5, #20 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r7, #11 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r2, #30 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r6, r1, #10 │ │ │ │ + lsls r2, r2, #10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 359310 >::_M_default_append(unsigned int)@@Base+0xd677c> │ │ │ │ + bcs.n 359318 >::_M_default_append(unsigned int)@@Base+0xd6784> │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldrsh r0, [r6, r0] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - adds r2, #210 @ 0xd2 │ │ │ │ + adds r2, #214 @ 0xd6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r7, #5 │ │ │ │ + lsls r2, r0, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 359480 >::_M_default_append(unsigned int)@@Base+0xd68ec> │ │ │ │ + bcc.n 359488 >::_M_default_append(unsigned int)@@Base+0xd68f4> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r3, #100 @ 0x64 │ │ │ │ + subs r3, #104 @ 0x68 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vmla.i q8, q0, d3[2] │ │ │ │ - ldmia r7, {r1, r4, r6, r7} │ │ │ │ + vmla.i q8, q2, d3[2] │ │ │ │ + ldmia r7, {r1, r2, r4, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r2, r4, #6 │ │ │ │ + lsls r6, r4, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r2, #6 │ │ │ │ + lsls r2, r3, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 359368 >::_M_default_append(unsigned int)@@Base+0xd67d4> │ │ │ │ + blt.n 359370 >::_M_default_append(unsigned int)@@Base+0xd67dc> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r3, sp, #168 @ 0xa8 │ │ │ │ + add r3, sp, #184 @ 0xb8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r4, r1, #32 │ │ │ │ + lsrs r0, r2, #32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r4, #24] │ │ │ │ + strh r2, [r5, #24] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r5, r7} │ │ │ │ + stmia r6!, {r1, r4, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r0, #62] @ 0x3e │ │ │ │ + ldrh r2, [r1, #62] @ 0x3e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r5, #2 │ │ │ │ + lsls r0, r6, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r6, #2 │ │ │ │ + lsls r2, r7, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r7, #2 │ │ │ │ + lsls r0, r0, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp2 0, 1, cr0, cr0, cr11, {2} │ │ │ │ - cmp r7, #130 @ 0x82 │ │ │ │ + cdp2 0, 1, cr0, cr4, cr11, {2} │ │ │ │ + cmp r7, #134 @ 0x86 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vhadd.u32 q0, q2, │ │ │ │ - ldrh r2, [r6, #50] @ 0x32 │ │ │ │ + vhadd.u32 q0, q4, │ │ │ │ + ldrh r6, [r6, #50] @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vhadd.u8 q8, q2, │ │ │ │ - stc2 0, cr0, [r4], {75} @ 0x4b │ │ │ │ - ldmia r4, {r3, r4, r7} │ │ │ │ + vhadd.u8 q8, q4, │ │ │ │ + stc2 0, cr0, [r8], {75} @ 0x4b │ │ │ │ + ldmia r4, {r2, r3, r4, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r2, r1, #5 │ │ │ │ + lsls r6, r1, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r3, #100 @ 0x64 │ │ │ │ + cmp r3, #104 @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r5, #16 │ │ │ │ + cmp r5, #20 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfb20004b │ │ │ │ - ldmia r3!, {r2, r4, r5} │ │ │ │ + @ instruction: 0xfb24004b │ │ │ │ + ldmia r3, {r3, r4, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xfb08004b │ │ │ │ - ldmia r3, {r2, r3, r4} │ │ │ │ + @ instruction: 0xfb0c004b │ │ │ │ + ldmia r3!, {r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r1, #6 │ │ │ │ + movs r1, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ mov.w r9, #0 │ │ │ │ ldr.w r2, [pc, #1868] @ 359ba8 >::_M_default_append(unsigned int)@@Base+0xd7014> │ │ │ │ subs r3, #8 │ │ │ │ ldr r1, [sp, #48] @ 0x30 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ @@ -975780,67 +975781,67 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 35a3c4 >::_M_default_append(unsigned int)@@Base+0xd7830> │ │ │ │ vmov.f64 d0, d1 │ │ │ │ mov r3, r0 │ │ │ │ b.n 359a30 >::_M_default_append(unsigned int)@@Base+0xd6e9c> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldrh r4, [r4, #22] │ │ │ │ + ldrh r0, [r5, #22] │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r4, r0, #17 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r3, #30 │ │ │ │ + cmp r3, #34 @ 0x22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfabe004b │ │ │ │ - ldrh r2, [r1, #16] │ │ │ │ + @ instruction: 0xfac2004b │ │ │ │ + ldrh r6, [r1, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r2, #128 @ 0x80 │ │ │ │ + cmp r2, #132 @ 0x84 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r0, #6 │ │ │ │ + cmp r0, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r6, {r1, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r1, #10] │ │ │ │ + ldrh r4, [r1, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r7, #78 @ 0x4e │ │ │ │ + movs r7, #82 @ 0x52 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r5, #6] │ │ │ │ + ldrh r6, [r5, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf7c4004b │ │ │ │ - stmia r7!, {r1, r2, r4, r6, r7} │ │ │ │ + @ instruction: 0xf7c8004b │ │ │ │ + stmia r7!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r6, #198 @ 0xc6 │ │ │ │ + movs r6, #202 @ 0xca │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stc2 0, cr0, [r6], {75} @ 0x4b │ │ │ │ - cmp r0, #226 @ 0xe2 │ │ │ │ + stc2 0, cr0, [sl], {75} @ 0x4b │ │ │ │ + cmp r0, #230 @ 0xe6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r2, #62] @ 0x3e │ │ │ │ + strh r2, [r3, #62] @ 0x3e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + ldmia r0!, {r1, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, #186 @ 0xba │ │ │ │ + adds r0, #190 @ 0xbe │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf7e8004b │ │ │ │ - ldrh.w r0, [r6, fp] │ │ │ │ - bne.n 359cc8 >::_M_default_append(unsigned int)@@Base+0xd7134> │ │ │ │ + @ instruction: 0xf7ec004b │ │ │ │ + ldrh.w r0, [sl, fp] │ │ │ │ + bne.n 359cd0 >::_M_default_append(unsigned int)@@Base+0xd713c> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldc2 0, cr0, [r2, #-288]! @ 0xfffffee0 │ │ │ │ - add r0, pc, #144 @ (adr r0, 359c98 >::_M_default_append(unsigned int)@@Base+0xd7104>) │ │ │ │ + ldc2 0, cr0, [r6, #-288]! @ 0xfffffee0 │ │ │ │ + add r0, pc, #160 @ (adr r0, 359ca8 >::_M_default_append(unsigned int)@@Base+0xd7114>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r7, [sp, #352] @ 0x160 │ │ │ │ + ldr r7, [sp, #368] @ 0x170 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bpl.n 359d00 >::_M_default_append(unsigned int)@@Base+0xd716c> │ │ │ │ + bpl.n 359d08 >::_M_default_append(unsigned int)@@Base+0xd7174> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r3, #29] │ │ │ │ + strb r4, [r3, #29] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - sbfx r0, r6, #1, #12 │ │ │ │ - @ instruction: 0xf7f4004b │ │ │ │ + sbfx r0, sl, #1, #12 │ │ │ │ + @ instruction: 0xf7f8004b │ │ │ │ asrs r0, r2, #12 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r3!, {r3, r5} │ │ │ │ + stmia r3!, {r2, r3, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr.w r3, [r9, #4] │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d7, [r0] │ │ │ │ add.w r3, r3, #1408 @ 0x580 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d0, [r3, #-8] │ │ │ │ @@ -977002,124 +977003,124 @@ │ │ │ │ subs r5, r3, #0 │ │ │ │ mov.w r3, #1 │ │ │ │ it ne │ │ │ │ movne r5, #1 │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ b.n 35a636 >::_M_default_append(unsigned int)@@Base+0xd7aa2> │ │ │ │ nop │ │ │ │ - strh r2, [r7, #12] │ │ │ │ + strh r6, [r7, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - rsb r0, r4, #75 @ 0x4b │ │ │ │ - stmia r1!, {r1, r2, r4, r6, r7} │ │ │ │ + rsb r0, r8, #75 @ 0x4b │ │ │ │ + stmia r1!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r5, {r2, r4, r5, r7} │ │ │ │ + ldmia r5, {r3, r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adcs.w r0, r8, #75 @ 0x4b │ │ │ │ - b.n 35a16c >::_M_default_append(unsigned int)@@Base+0xd75d8> │ │ │ │ + adcs.w r0, ip, #75 @ 0x4b │ │ │ │ + b.n 35a174 >::_M_default_append(unsigned int)@@Base+0xd75e0> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r6, #12] │ │ │ │ + strh r0, [r7, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb84a │ │ │ │ + @ instruction: 0xb84e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r0, #12] │ │ │ │ + strh r6, [r0, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 35b070 >::_M_default_append(unsigned int)@@Base+0xd84dc> │ │ │ │ + b.n 35b078 >::_M_default_append(unsigned int)@@Base+0xd84e4> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - orrs.w r0, sl, #75 @ 0x4b │ │ │ │ - stmia r0!, {r2, r3, r5, r6} │ │ │ │ + orrs.w r0, lr, #75 @ 0x4b │ │ │ │ + stmia r0!, {r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bics.w r0, lr, #75 @ 0x4b │ │ │ │ - stmia r0!, {r4, r6} │ │ │ │ + orr.w r0, r2, #75 @ 0x4b │ │ │ │ + stmia r0!, {r2, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb7c2 │ │ │ │ + @ instruction: 0xb7c6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #816] @ 0x330 │ │ │ │ + ldr r3, [sp, #832] @ 0x340 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - vmla.i32 d16, d10, d11[0] │ │ │ │ - bvc.n 35a8d8 >::_M_default_append(unsigned int)@@Base+0xd7d44> │ │ │ │ + vmla.i32 d16, d14, d11[0] │ │ │ │ + bvc.n 35a8e0 >::_M_default_append(unsigned int)@@Base+0xd7d4c> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + stmia r1!, {r1, r4, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r6, r3, #26 │ │ │ │ + lsls r2, r4, #26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r1, #228 @ 0xe4 │ │ │ │ + cmp r1, #232 @ 0xe8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #448 @ (adr r1, 35ab08 >::_M_default_append(unsigned int)@@Base+0xd7f74>) │ │ │ │ + add r1, pc, #464 @ (adr r1, 35ab18 >::_M_default_append(unsigned int)@@Base+0xd7f84>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r5, #27] │ │ │ │ + ldrb r0, [r6, #27] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb6a4 │ │ │ │ + @ instruction: 0xb6a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cdp 0, 12, cr0, cr10, cr11, {2} │ │ │ │ - stcl 0, cr0, [r2, #300]! @ 0x12c │ │ │ │ - ldcl 0, cr0, [r2, #-300]! @ 0xfffffed4 │ │ │ │ - pop {r2, r7, pc} │ │ │ │ + cdp 0, 12, cr0, cr14, cr11, {2} │ │ │ │ + stcl 0, cr0, [r6, #300]! @ 0x12c │ │ │ │ + ldcl 0, cr0, [r6, #-300]! @ 0xfffffed4 │ │ │ │ + pop {r3, r7, pc} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bpl.n 35a9f0 >::_M_default_append(unsigned int)@@Base+0xd7e5c> │ │ │ │ + bpl.n 35a9f8 >::_M_default_append(unsigned int)@@Base+0xd7e64> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r2, r4, r7} │ │ │ │ + push {r3, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf5980048 │ │ │ │ - stcl 0, cr0, [r6], {75} @ 0x4b │ │ │ │ - asrs r6, r7, #9 │ │ │ │ - lsls r7, r1, #1 │ │ │ │ - ldc 0, cr0, [r2], {75} @ 0x4b │ │ │ │ - adcs.w r0, r2, fp, lsl #1 │ │ │ │ - pkhbt r0, lr, fp, lsl #1 │ │ │ │ - revsh r0, r4 │ │ │ │ + @ instruction: 0xf59c0048 │ │ │ │ + stcl 0, cr0, [sl], {75} @ 0x4b │ │ │ │ + asrs r2, r0, #10 │ │ │ │ + lsls r7, r1, #1 │ │ │ │ + ldc 0, cr0, [r6], {75} @ 0x4b │ │ │ │ + adcs.w r0, r6, fp, lsl #1 │ │ │ │ + @ instruction: 0xead2004b │ │ │ │ + revsh r4, r4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - orrs.w r0, r8, fp, lsl #1 │ │ │ │ - rev16 r2, r5 │ │ │ │ + orrs.w r0, ip, fp, lsl #1 │ │ │ │ + rev16 r6, r5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bics.w r0, r4, fp, lsl #1 │ │ │ │ - rev16 r6, r0 │ │ │ │ + bics.w r0, r8, fp, lsl #1 │ │ │ │ + rev16 r2, r1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldc 0, cr0, [r0, #300] @ 0x12c │ │ │ │ - ldrb r0, [r4, #4] │ │ │ │ + ldc 0, cr0, [r4, #300] @ 0x12c │ │ │ │ + ldrb r4, [r4, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sub sp, #344 @ 0x158 │ │ │ │ + sub sp, #360 @ 0x168 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds.w r0, r4, fp, lsl #1 │ │ │ │ - movs r4, #152 @ 0x98 │ │ │ │ + adds.w r0, r8, fp, lsl #1 │ │ │ │ + movs r4, #156 @ 0x9c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xeaf4004b │ │ │ │ - strex r0, r0, [r2, #300] @ 0x12c │ │ │ │ - @ instruction: 0xb856 │ │ │ │ + @ instruction: 0xeaf8004b │ │ │ │ + strex r0, r0, [r6, #300] @ 0x12c │ │ │ │ + @ instruction: 0xb85a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 35a900 >::_M_default_append(unsigned int)@@Base+0xd7d6c> │ │ │ │ + b.n 35a908 >::_M_default_append(unsigned int)@@Base+0xd7d74> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb7b4 │ │ │ │ + @ instruction: 0xb7b8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r2, #26 │ │ │ │ + asrs r6, r2, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r6, #48] @ 0x30 │ │ │ │ + ldr r4, [r6, #48] @ 0x30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 35a82c >::_M_default_append(unsigned int)@@Base+0xd7c98> │ │ │ │ + b.n 35a834 >::_M_default_append(unsigned int)@@Base+0xd7ca0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35a760 >::_M_default_append(unsigned int)@@Base+0xd7bcc> │ │ │ │ + b.n 35a768 >::_M_default_append(unsigned int)@@Base+0xd7bd4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb6de │ │ │ │ + @ instruction: 0xb6e2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, sp, #352 @ 0x160 │ │ │ │ + add r6, sp, #368 @ 0x170 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35a70c >::_M_default_append(unsigned int)@@Base+0xd7b78> │ │ │ │ + b.n 35a714 >::_M_default_append(unsigned int)@@Base+0xd7b80> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb6ae │ │ │ │ + @ instruction: 0xb6b2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 35a620 >::_M_default_append(unsigned int)@@Base+0xd7a8c> │ │ │ │ + b.n 35a628 >::_M_default_append(unsigned int)@@Base+0xd7a94> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35a558 >::_M_default_append(unsigned int)@@Base+0xd79c4> │ │ │ │ + b.n 35a560 >::_M_default_append(unsigned int)@@Base+0xd79cc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r2, r3, r6, r7, lr} │ │ │ │ + push {r1, r4, r6, r7, lr} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, sp, #296 @ 0x128 │ │ │ │ + add r5, sp, #312 @ 0x138 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35a504 >::_M_default_append(unsigned int)@@Base+0xd7970> │ │ │ │ + b.n 35a50c >::_M_default_append(unsigned int)@@Base+0xd7978> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35a54c >::_M_default_append(unsigned int)@@Base+0xd79b8> │ │ │ │ + b.n 35a554 >::_M_default_append(unsigned int)@@Base+0xd79c0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r2, [sp, #104] @ 0x68 │ │ │ │ adds r1, r2, #1 │ │ │ │ beq.w 35ab60 >::_M_default_append(unsigned int)@@Base+0xd7fcc> │ │ │ │ ldr.w r1, [r6, r4, lsl #2] │ │ │ │ add.w r0, r3, r2, lsl #3 │ │ │ │ str.w r1, [r6, r2, lsl #2] │ │ │ │ @@ -977384,68 +977385,68 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #116] @ (35ad38 >::_M_default_append(unsigned int)@@Base+0xd81a4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 35abc2 >::_M_default_append(unsigned int)@@Base+0xd802e> │ │ │ │ nop │ │ │ │ - b.n 35b42c >::_M_default_append(unsigned int)@@Base+0xd8898> │ │ │ │ + b.n 35b434 >::_M_default_append(unsigned int)@@Base+0xd88a0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35aaf8 >::_M_default_append(unsigned int)@@Base+0xd7f64> │ │ │ │ + b.n 35ab00 >::_M_default_append(unsigned int)@@Base+0xd7f6c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r2, #12] │ │ │ │ + strb r2, [r3, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, sp, #840 @ 0x348 │ │ │ │ + add r2, sp, #856 @ 0x358 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35b2d0 >::_M_default_append(unsigned int)@@Base+0xd873c> │ │ │ │ + b.n 35b2d8 >::_M_default_append(unsigned int)@@Base+0xd8744> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35a960 >::_M_default_append(unsigned int)@@Base+0xd7dcc> │ │ │ │ + b.n 35a968 >::_M_default_append(unsigned int)@@Base+0xd7dd4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r4, #10] │ │ │ │ + strb r2, [r5, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 35b258 >::_M_default_append(unsigned int)@@Base+0xd86c4> │ │ │ │ + b.n 35b260 >::_M_default_append(unsigned int)@@Base+0xd86cc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - uxtb r0, r1 │ │ │ │ + uxtb r4, r1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 35b22c >::_M_default_append(unsigned int)@@Base+0xd8698> │ │ │ │ + b.n 35b234 >::_M_default_append(unsigned int)@@Base+0xd86a0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - uxth r4, r5 │ │ │ │ + uxth r0, r6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 35b1f0 >::_M_default_append(unsigned int)@@Base+0xd865c> │ │ │ │ + b.n 35b1f8 >::_M_default_append(unsigned int)@@Base+0xd8664> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - uxth r2, r1 │ │ │ │ + uxth r6, r1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 35b1c4 >::_M_default_append(unsigned int)@@Base+0xd8630> │ │ │ │ + b.n 35b1cc >::_M_default_append(unsigned int)@@Base+0xd8638> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sxtb r0, r6 │ │ │ │ + sxtb r4, r6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 35b190 >::_M_default_append(unsigned int)@@Base+0xd85fc> │ │ │ │ + b.n 35b198 >::_M_default_append(unsigned int)@@Base+0xd8604> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sxtb r4, r2 │ │ │ │ + sxtb r0, r3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, sp, #824 @ 0x338 │ │ │ │ - lsls r3, r1, #1 │ │ │ │ - b.n 35b124 >::_M_default_append(unsigned int)@@Base+0xd8590> │ │ │ │ + add r1, sp, #840 @ 0x348 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35b0e8 >::_M_default_append(unsigned int)@@Base+0xd8554> │ │ │ │ + b.n 35b12c >::_M_default_append(unsigned int)@@Base+0xd8598> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r0, 35ad62 >::_M_default_append(unsigned int)@@Base+0xd81ce> │ │ │ │ - lsls r0, r1, #1 │ │ │ │ - b.n 35b0b4 >::_M_default_append(unsigned int)@@Base+0xd8520> │ │ │ │ + b.n 35b0f0 >::_M_default_append(unsigned int)@@Base+0xd855c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r2, 35ad62 >::_M_default_append(unsigned int)@@Base+0xd81ce> │ │ │ │ + cbz r4, 35ad62 >::_M_default_append(unsigned int)@@Base+0xd81ce> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 35b088 >::_M_default_append(unsigned int)@@Base+0xd84f4> │ │ │ │ + b.n 35b0bc >::_M_default_append(unsigned int)@@Base+0xd8528> │ │ │ │ lsls r3, r1, #1 │ │ │ │ cbz r6, 35ad62 >::_M_default_append(unsigned int)@@Base+0xd81ce> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 35b058 >::_M_default_append(unsigned int)@@Base+0xd84c4> │ │ │ │ + b.n 35b090 >::_M_default_append(unsigned int)@@Base+0xd84fc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ cbz r2, 35ad64 >::_M_default_append(unsigned int)@@Base+0xd81d0> │ │ │ │ lsls r0, r1, #1 │ │ │ │ + b.n 35b060 >::_M_default_append(unsigned int)@@Base+0xd84cc> │ │ │ │ + lsls r3, r1, #1 │ │ │ │ + cbz r6, 35ad64 >::_M_default_append(unsigned int)@@Base+0xd81d0> │ │ │ │ + lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -978502,87 +978503,87 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 35b2a2 >::_M_default_append(unsigned int)@@Base+0xd870e> │ │ │ │ nop │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r4, #134 @ 0x86 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - b.n 35b9c4 >::_M_default_append(unsigned int)@@Base+0xd8e30> │ │ │ │ + b.n 35b9cc >::_M_default_append(unsigned int)@@Base+0xd8e38> │ │ │ │ lsls r3, r1, #1 │ │ │ │ subs r3, #196 @ 0xc4 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - b.n 35b288 >::_M_default_append(unsigned int)@@Base+0xd86f4> │ │ │ │ + b.n 35b290 >::_M_default_append(unsigned int)@@Base+0xd86fc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - svc 120 @ 0x78 │ │ │ │ + svc 124 @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35b230 >::_M_default_append(unsigned int)@@Base+0xd869c> │ │ │ │ + b.n 35b238 >::_M_default_append(unsigned int)@@Base+0xd86a4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, pc, #720 @ (adr r4, 35bbe4 >::_M_default_append(unsigned int)@@Base+0xd9050>) │ │ │ │ + add r4, pc, #736 @ (adr r4, 35bbf4 >::_M_default_append(unsigned int)@@Base+0xd9060>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #128 @ (adr r0, 35b998 >::_M_default_append(unsigned int)@@Base+0xd8e04>) │ │ │ │ + add r0, pc, #144 @ (adr r0, 35b9a8 >::_M_default_append(unsigned int)@@Base+0xd8e14>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - udf #248 @ 0xf8 │ │ │ │ + udf #252 @ 0xfc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ble.n 35b9b4 >::_M_default_append(unsigned int)@@Base+0xd8e20> │ │ │ │ + ble.n 35b9bc >::_M_default_append(unsigned int)@@Base+0xd8e28> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, #212 @ 0xd4 │ │ │ │ + adds r0, #216 @ 0xd8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #32] @ (35b948 >::_M_default_append(unsigned int)@@Base+0xd8db4>) │ │ │ │ + ldr r6, [pc, #48] @ (35b958 >::_M_default_append(unsigned int)@@Base+0xd8dc4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #928] @ (35bccc >::_M_default_append(unsigned int)@@Base+0xd9138>) │ │ │ │ + ldr r5, [pc, #944] @ (35bcdc >::_M_default_append(unsigned int)@@Base+0xd9148>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blt.n 35b900 >::_M_default_append(unsigned int)@@Base+0xd8d6c> │ │ │ │ + blt.n 35b908 >::_M_default_append(unsigned int)@@Base+0xd8d74> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35bdf4 >::_M_default_append(unsigned int)@@Base+0xd9260> │ │ │ │ + b.n 35bdfc >::_M_default_append(unsigned int)@@Base+0xd9268> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, pc, #152 @ (adr r1, 35b9d0 >::_M_default_append(unsigned int)@@Base+0xd8e3c>) │ │ │ │ + add r1, pc, #168 @ (adr r1, 35b9e0 >::_M_default_append(unsigned int)@@Base+0xd8e4c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #576] @ 0x240 │ │ │ │ + ldr r4, [sp, #592] @ 0x250 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - blt.n 35b9fc >::_M_default_append(unsigned int)@@Base+0xd8e68> │ │ │ │ + blt.n 35ba04 >::_M_default_append(unsigned int)@@Base+0xd8e70> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - blt.n 35b99c >::_M_default_append(unsigned int)@@Base+0xd8e08> │ │ │ │ + blt.n 35b9a4 >::_M_default_append(unsigned int)@@Base+0xd8e10> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bge.n 35b8cc >::_M_default_append(unsigned int)@@Base+0xd8d38> │ │ │ │ + bge.n 35b8d4 >::_M_default_append(unsigned int)@@Base+0xd8d40> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #848 @ 0x350 │ │ │ │ + add r2, sp, #864 @ 0x360 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - svc 122 @ 0x7a │ │ │ │ + svc 126 @ 0x7e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bls.n 35b860 >::_M_default_append(unsigned int)@@Base+0xd8ccc> │ │ │ │ + bls.n 35b868 >::_M_default_append(unsigned int)@@Base+0xd8cd4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bhi.n 35b924 >::_M_default_append(unsigned int)@@Base+0xd8d90> │ │ │ │ + bhi.n 35b92c >::_M_default_append(unsigned int)@@Base+0xd8d98> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ble.n 35b9c0 >::_M_default_append(unsigned int)@@Base+0xd8e2c> │ │ │ │ + ble.n 35b9c8 >::_M_default_append(unsigned int)@@Base+0xd8e34> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 35ba38 >::_M_default_append(unsigned int)@@Base+0xd8ea4> │ │ │ │ + bvc.n 35ba40 >::_M_default_append(unsigned int)@@Base+0xd8eac> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bgt.n 35b934 >::_M_default_append(unsigned int)@@Base+0xd8da0> │ │ │ │ + bgt.n 35b93c >::_M_default_append(unsigned int)@@Base+0xd8da8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #696] @ 0x2b8 │ │ │ │ + ldr r4, [sp, #712] @ 0x2c8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [sp, #104] @ 0x68 │ │ │ │ + ldr r0, [sp, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bgt.n 35b9f0 >::_M_default_append(unsigned int)@@Base+0xd8e5c> │ │ │ │ + bgt.n 35b9f8 >::_M_default_append(unsigned int)@@Base+0xd8e64> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvs.n 35b970 >::_M_default_append(unsigned int)@@Base+0xd8ddc> │ │ │ │ + bvc.n 35b978 >::_M_default_append(unsigned int)@@Base+0xd8de4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bgt.n 35b944 >::_M_default_append(unsigned int)@@Base+0xd8db0> │ │ │ │ + bgt.n 35b94c >::_M_default_append(unsigned int)@@Base+0xd8db8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #256] @ 0x100 │ │ │ │ + ldr r4, [sp, #272] @ 0x110 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r7, [sp, #688] @ 0x2b0 │ │ │ │ + str r7, [sp, #704] @ 0x2c0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 35b8ac >::_M_default_append(unsigned int)@@Base+0xd8d18> │ │ │ │ + bpl.n 35b8b4 >::_M_default_append(unsigned int)@@Base+0xd8d20> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ble.n 35b890 >::_M_default_append(unsigned int)@@Base+0xd8cfc> │ │ │ │ + ble.n 35b898 >::_M_default_append(unsigned int)@@Base+0xd8d04> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #856] @ 0x358 │ │ │ │ + ldr r2, [sp, #872] @ 0x368 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #264] @ 0x108 │ │ │ │ + str r6, [sp, #280] @ 0x118 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr.w r5, [pc, #1396] @ 35bf08 >::_M_default_append(unsigned int)@@Base+0xd9374> │ │ │ │ movs r1, #214 @ 0xd6 │ │ │ │ add r5, pc │ │ │ │ adds r5, #12 │ │ │ │ mov r0, r5 │ │ │ │ bl 17bd0 │ │ │ │ @@ -979077,95 +979078,95 @@ │ │ │ │ ldr r0, [pc, #180] @ (35bfa8 >::_M_default_append(unsigned int)@@Base+0xd9414>) │ │ │ │ mov r1, r8 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 35bae2 >::_M_default_append(unsigned int)@@Base+0xd8f4e> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - bmi.n 35be70 >::_M_default_append(unsigned int)@@Base+0xd92dc> │ │ │ │ + bmi.n 35be78 >::_M_default_append(unsigned int)@@Base+0xd92e4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bge.n 35bea4 >::_M_default_append(unsigned int)@@Base+0xd9310> │ │ │ │ + bge.n 35beac >::_M_default_append(unsigned int)@@Base+0xd9318> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #960] @ 0x3c0 │ │ │ │ + ldr r1, [sp, #976] @ 0x3d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #360] @ 0x168 │ │ │ │ + str r5, [sp, #376] @ 0x178 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcc.n 35be20 >::_M_default_append(unsigned int)@@Base+0xd928c> │ │ │ │ + bcc.n 35be28 >::_M_default_append(unsigned int)@@Base+0xd9294> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcc.n 35c018 >::_M_default_append(unsigned int)@@Base+0xd9484> │ │ │ │ + bcc.n 35be20 >::_M_default_append(unsigned int)@@Base+0xd928c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, pc, #560 @ (adr r3, 35c154 >::_M_default_append(unsigned int)@@Base+0xd95c0>) │ │ │ │ + add r3, pc, #576 @ (adr r3, 35c164 >::_M_default_append(unsigned int)@@Base+0xd95d0>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bcc.n 35bfe4 >::_M_default_append(unsigned int)@@Base+0xd9450> │ │ │ │ + bcc.n 35bfec >::_M_default_append(unsigned int)@@Base+0xd9458> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, pc, #448 @ (adr r3, 35c0ec >::_M_default_append(unsigned int)@@Base+0xd9558>) │ │ │ │ + add r3, pc, #464 @ (adr r3, 35c0fc >::_M_default_append(unsigned int)@@Base+0xd9568>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bcc.n 35bfb4 >::_M_default_append(unsigned int)@@Base+0xd9420> │ │ │ │ + bcc.n 35bfbc >::_M_default_append(unsigned int)@@Base+0xd9428> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, pc, #336 @ (adr r3, 35c084 >::_M_default_append(unsigned int)@@Base+0xd94f0>) │ │ │ │ + add r3, pc, #352 @ (adr r3, 35c094 >::_M_default_append(unsigned int)@@Base+0xd9500>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r3, [sp, #664] @ 0x298 │ │ │ │ + str r3, [sp, #680] @ 0x2a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bls.n 35beb0 >::_M_default_append(unsigned int)@@Base+0xd931c> │ │ │ │ + bls.n 35beb8 >::_M_default_append(unsigned int)@@Base+0xd9324> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bls.n 35bec4 >::_M_default_append(unsigned int)@@Base+0xd9330> │ │ │ │ + bls.n 35becc >::_M_default_append(unsigned int)@@Base+0xd9338> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 35bf0c >::_M_default_append(unsigned int)@@Base+0xd9378> │ │ │ │ + bvc.n 35bf14 >::_M_default_append(unsigned int)@@Base+0xd9380> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #376] @ 0x178 │ │ │ │ + str r2, [sp, #392] @ 0x188 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bne.n 35bfe8 >::_M_default_append(unsigned int)@@Base+0xd9454> │ │ │ │ + bne.n 35bff0 >::_M_default_append(unsigned int)@@Base+0xd945c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, pc, #392 @ (adr r1, 35c0d8 >::_M_default_append(unsigned int)@@Base+0xd9544>) │ │ │ │ + add r1, pc, #408 @ (adr r1, 35c0e8 >::_M_default_append(unsigned int)@@Base+0xd9554>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bne.n 35bfc0 >::_M_default_append(unsigned int)@@Base+0xd942c> │ │ │ │ + bne.n 35bfc8 >::_M_default_append(unsigned int)@@Base+0xd9434> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, pc, #296 @ (adr r1, 35c080 >::_M_default_append(unsigned int)@@Base+0xd94ec>) │ │ │ │ + add r1, pc, #312 @ (adr r1, 35c090 >::_M_default_append(unsigned int)@@Base+0xd94fc>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bne.n 35bf60 >::_M_default_append(unsigned int)@@Base+0xd93cc> │ │ │ │ + bne.n 35bf68 >::_M_default_append(unsigned int)@@Base+0xd93d4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, pc, #88 @ (adr r1, 35bfb8 >::_M_default_append(unsigned int)@@Base+0xd9424>) │ │ │ │ + add r1, pc, #104 @ (adr r1, 35bfc8 >::_M_default_append(unsigned int)@@Base+0xd9434>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - beq.n 35bf20 >::_M_default_append(unsigned int)@@Base+0xd938c> │ │ │ │ + beq.n 35bf28 >::_M_default_append(unsigned int)@@Base+0xd9394> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #968 @ (adr r0, 35c330 >::_M_default_append(unsigned int)@@Base+0xd979c>) │ │ │ │ + add r0, pc, #984 @ (adr r0, 35c340 >::_M_default_append(unsigned int)@@Base+0xd97ac>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - beq.n 35bef0 >::_M_default_append(unsigned int)@@Base+0xd935c> │ │ │ │ + beq.n 35bef8 >::_M_default_append(unsigned int)@@Base+0xd9364> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #856 @ (adr r0, 35c2c8 >::_M_default_append(unsigned int)@@Base+0xd9734>) │ │ │ │ + add r0, pc, #872 @ (adr r0, 35c2d8 >::_M_default_append(unsigned int)@@Base+0xd9744>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bvc.n 35bfb8 >::_M_default_append(unsigned int)@@Base+0xd9424> │ │ │ │ + bvc.n 35bfc0 >::_M_default_append(unsigned int)@@Base+0xd942c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - beq.n 35c048 >::_M_default_append(unsigned int)@@Base+0xd94b4> │ │ │ │ + beq.n 35c050 >::_M_default_append(unsigned int)@@Base+0xd94bc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #496 @ (adr r0, 35c16c >::_M_default_append(unsigned int)@@Base+0xd95d8>) │ │ │ │ + add r0, pc, #512 @ (adr r0, 35c17c >::_M_default_append(unsigned int)@@Base+0xd95e8>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bpl.n 35c070 >::_M_default_append(unsigned int)@@Base+0xd94dc> │ │ │ │ + bpl.n 35c078 >::_M_default_append(unsigned int)@@Base+0xd94e4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - beq.n 35bfcc >::_M_default_append(unsigned int)@@Base+0xd9438> │ │ │ │ + beq.n 35bfd4 >::_M_default_append(unsigned int)@@Base+0xd9440> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 35c068 >::_M_default_append(unsigned int)@@Base+0xd94d4> │ │ │ │ + bvc.n 35c070 >::_M_default_append(unsigned int)@@Base+0xd94dc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #408] @ 0x198 │ │ │ │ + str r5, [sp, #424] @ 0x1a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #840] @ 0x348 │ │ │ │ + str r0, [sp, #856] @ 0x358 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #712] @ 0x2c8 │ │ │ │ + str r0, [sp, #728] @ 0x2d8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7, {r1, r2, r3, r4, r5, r7} │ │ │ │ + ldmia r7, {r1, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 35bfe8 >::_M_default_append(unsigned int)@@Base+0xd9454> │ │ │ │ + bvc.n 35bff0 >::_M_default_append(unsigned int)@@Base+0xd945c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #0] │ │ │ │ + str r5, [sp, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #432] @ 0x1b0 │ │ │ │ + str r0, [sp, #448] @ 0x1c0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7!, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r7!, {r1, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r7, [sp, #472] @ 0x1d8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 35b2a6 >::_M_default_append(unsigned int)@@Base+0xd8712> │ │ │ │ ldr.w r6, [pc, #3032] @ 35cb90 >::_M_default_append(unsigned int)@@Base+0xd9ffc> │ │ │ │ movs r1, #214 @ 0xd6 │ │ │ │ add r6, pc │ │ │ │ @@ -980207,233 +980208,233 @@ │ │ │ │ bl 4fc140 │ │ │ │ mov r0, r9 │ │ │ │ bl 524e84 │ │ │ │ ldr r2, [sp, #80] @ 0x50 │ │ │ │ mov r1, r7 │ │ │ │ bl 4fc200 │ │ │ │ b.n 35c980 >::_M_default_append(unsigned int)@@Base+0xd9dec> │ │ │ │ - ldmia r6!, {r1, r2, r3, r7} │ │ │ │ + ldmia r6!, {r1, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 35caf4 >::_M_default_append(unsigned int)@@Base+0xd9f60> │ │ │ │ + bpl.n 35cafc >::_M_default_append(unsigned int)@@Base+0xd9f68> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #816] @ 0x330 │ │ │ │ + str r3, [sp, #832] @ 0x340 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r6, #56] @ 0x38 │ │ │ │ + ldrh r2, [r7, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 35cc60 >::_M_default_append(unsigned int)@@Base+0xda0cc> │ │ │ │ + bmi.n 35cc68 >::_M_default_append(unsigned int)@@Base+0xda0d4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r5!, {r2, r3, r6, r7} │ │ │ │ + ldmia r5!, {r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r5!, {r1, r3, r7} │ │ │ │ + ldmia r5!, {r1, r2, r3, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 35cbdc >::_M_default_append(unsigned int)@@Base+0xda048> │ │ │ │ + bpl.n 35cbe4 >::_M_default_append(unsigned int)@@Base+0xda050> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #800] @ 0x320 │ │ │ │ + str r2, [sp, #816] @ 0x330 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r6, #48] @ 0x30 │ │ │ │ + ldrh r6, [r6, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r6, #46] @ 0x2e │ │ │ │ + ldrh r2, [r7, #46] @ 0x2e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4, {r2, r4, r6, r7} │ │ │ │ + ldmia r4, {r3, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 35ccb4 >::_M_default_append(unsigned int)@@Base+0xda120> │ │ │ │ + bmi.n 35ccbc >::_M_default_append(unsigned int)@@Base+0xda128> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ + str r2, [sp, #88] @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r7, #42] @ 0x2a │ │ │ │ + ldrh r0, [r0, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4, {r2, r4, r5, r6} │ │ │ │ + ldmia r4, {r3, r4, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 35cc4c >::_M_default_append(unsigned int)@@Base+0xda0b8> │ │ │ │ + bmi.n 35cc54 >::_M_default_append(unsigned int)@@Base+0xda0c0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r1, [sp, #712] @ 0x2c8 │ │ │ │ + str r1, [sp, #728] @ 0x2d8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r3, #40] @ 0x28 │ │ │ │ + ldrh r0, [r4, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r7, #38] @ 0x26 │ │ │ │ + ldrh r6, [r7, #38] @ 0x26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4!, {r1, r2, r3} │ │ │ │ + ldmia r4, {r1, r4} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #128] @ 0x80 │ │ │ │ + ldr r4, [sp, #144] @ 0x90 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r0, #38] @ 0x26 │ │ │ │ + ldrh r6, [r0, #38] @ 0x26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r5, #36] @ 0x24 │ │ │ │ + ldrh r0, [r6, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r2, #36] @ 0x24 │ │ │ │ + ldrh r2, [r3, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3, {r2, r3, r5, r7} │ │ │ │ + ldmia r3!, {r4, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bne.n 35cb4c >::_M_default_append(unsigned int)@@Base+0xd9fb8> │ │ │ │ + bne.n 35cb54 >::_M_default_append(unsigned int)@@Base+0xd9fc0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #936] @ 0x3a8 │ │ │ │ + str r0, [sp, #952] @ 0x3b8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r2, #34] @ 0x22 │ │ │ │ + ldrh r0, [r3, #34] @ 0x22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3, {r1, r3, r4, r6} │ │ │ │ + ldmia r3, {r1, r2, r3, r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcs.n 35cc48 >::_M_default_append(unsigned int)@@Base+0xda0b4> │ │ │ │ + bcs.n 35cc50 >::_M_default_append(unsigned int)@@Base+0xda0bc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3, {r2, r3, r4, r5} │ │ │ │ + ldmia r3!, {r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #312] @ 0x138 │ │ │ │ + ldr r3, [sp, #328] @ 0x148 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r3, {r2, r3, r4} │ │ │ │ + ldmia r3!, {r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #184] @ 0xb8 │ │ │ │ + ldr r3, [sp, #200] @ 0xc8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r2, #30] │ │ │ │ + ldrh r6, [r2, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r3, #6] │ │ │ │ + strh r0, [r4, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r2!, {r1, r3, r4, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #688] @ 0x2b0 │ │ │ │ + ldr r2, [sp, #704] @ 0x2c0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r2, {r2, r4, r5, r6} │ │ │ │ + ldmia r2!, {r3, r4, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #536] @ 0x218 │ │ │ │ + ldr r2, [sp, #552] @ 0x228 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r5, #24] │ │ │ │ + ldrh r6, [r5, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r2!, {r1, r3, r4, r5} │ │ │ │ + ldmia r2, {r1, r2, r3, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #304] @ 0x130 │ │ │ │ + ldr r2, [sp, #320] @ 0x140 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r4} │ │ │ │ + ldmia r2!, {r1, r3, r4} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #160] @ 0xa0 │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r1, {r1, r4, r5, r6, r7} │ │ │ │ + ldmia r1, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r6, r7} │ │ │ │ + ldmia r1, {r1, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #896] @ 0x380 │ │ │ │ + ldr r1, [sp, #912] @ 0x390 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r5, r7} │ │ │ │ + ldmia r1, {r1, r2, r3, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #752] @ 0x2f0 │ │ │ │ + ldr r1, [sp, #768] @ 0x300 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r4, #18] │ │ │ │ + ldrh r4, [r4, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7!, {r1, r3, r4} │ │ │ │ + ldmia r7!, {r1, r2, r3, r4} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r1, {r1, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r1, [sp, #456] @ 0x1c8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r4, r5} │ │ │ │ + ldmia r1, {r1, r2, r3, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #296] @ 0x128 │ │ │ │ + ldr r1, [sp, #312] @ 0x138 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r1!, {r2, r3, r4} │ │ │ │ + ldmia r1!, {r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #176] @ 0xb0 │ │ │ │ + ldr r1, [sp, #192] @ 0xc0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r1, {r1} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #56] @ 0x38 │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r5, r6, r7} │ │ │ │ + ldmia r0!, {r2, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [sp, #960] @ 0x3c0 │ │ │ │ + ldr r0, [sp, #976] @ 0x3d0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r1, r6, r7} │ │ │ │ + ldmia r0!, {r1, r2, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [sp, #840] @ 0x348 │ │ │ │ + ldr r0, [sp, #856] @ 0x358 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r6, #10] │ │ │ │ + ldrh r2, [r7, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r4, #10] │ │ │ │ + ldrh r4, [r4, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r3, r4, r5, r6} │ │ │ │ + ldmia r0!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [sp, #544] @ 0x220 │ │ │ │ + ldr r0, [sp, #560] @ 0x230 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r6, [r0, #27] │ │ │ │ + ldrb r2, [r1, #27] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r1, r6} │ │ │ │ + ldmia r0!, {r1, r2, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [sp, #336] @ 0x150 │ │ │ │ + ldr r0, [sp, #352] @ 0x160 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r2, r5} │ │ │ │ + ldmia r0!, {r3, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [sp, #208] @ 0xd0 │ │ │ │ + ldr r0, [sp, #224] @ 0xe0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r1} │ │ │ │ + ldmia r0!, {r1, r2} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ + ldr r0, [sp, #96] @ 0x60 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r2, r5, r6, r7} │ │ │ │ + stmia r7!, {r3, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r7, [sp, #976] @ 0x3d0 │ │ │ │ + str r7, [sp, #992] @ 0x3e0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r6, r7} │ │ │ │ + stmia r7!, {r1, r3, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r7, [sp, #856] @ 0x358 │ │ │ │ + str r7, [sp, #872] @ 0x368 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r4, r7} │ │ │ │ + stmia r7!, {r1, r3, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r7, [sp, #664] @ 0x298 │ │ │ │ + str r7, [sp, #680] @ 0x2a8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r7, {r4, r7} │ │ │ │ + ldmia r7, {r2, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7, {r2, r4, r5, r7} │ │ │ │ + ldmia r7, {r3, r4, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r6!, {r2, r3, r4, r5, r6} │ │ │ │ + stmia r6!, {r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #568] @ 0x238 │ │ │ │ + str r6, [sp, #584] @ 0x248 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r6!, {r2, r3, r4, r6} │ │ │ │ + stmia r6!, {r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #432] @ 0x1b0 │ │ │ │ + str r6, [sp, #448] @ 0x1c0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r6!, {r3, r4, r5} │ │ │ │ + stmia r6!, {r2, r3, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #288] @ 0x120 │ │ │ │ + str r6, [sp, #304] @ 0x130 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r2, r4, r5} │ │ │ │ + ldmia r6!, {r3, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r2, r3} │ │ │ │ + ldmia r6!, {r4} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r5, r7} │ │ │ │ + stmia r5!, {r1, r3, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #736] @ 0x2e0 │ │ │ │ + str r5, [sp, #752] @ 0x2f0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r7} │ │ │ │ + stmia r5!, {r1, r3, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #608] @ 0x260 │ │ │ │ + str r5, [sp, #624] @ 0x270 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r2, r3, r6} │ │ │ │ + stmia r5!, {r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #376] @ 0x178 │ │ │ │ + str r5, [sp, #392] @ 0x188 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r5!, {r1, r3, r6, r7} │ │ │ │ + ldmia r5!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r4, r7} │ │ │ │ + stmia r4!, {r1, r3, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r4, r5} │ │ │ │ + stmia r4!, {r1, r3, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #296] @ 0x128 │ │ │ │ + str r4, [sp, #312] @ 0x138 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r4!, {r1, r2} │ │ │ │ + stmia r4!, {r1, r3} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #104] @ 0x68 │ │ │ │ + str r4, [sp, #120] @ 0x78 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r1, r4, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #920] @ 0x398 │ │ │ │ + str r3, [sp, #936] @ 0x3a8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r7} │ │ │ │ + stmia r3!, {r1, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #712] @ 0x2c8 │ │ │ │ + str r3, [sp, #728] @ 0x2d8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, #188 @ 0xbc │ │ │ │ @@ -980795,45 +980796,45 @@ │ │ │ │ bhi.w 35d368 >::_M_default_append(unsigned int)@@Base+0xda7d4> │ │ │ │ movs r3, #0 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ b.n 35d18c >::_M_default_append(unsigned int)@@Base+0xda5f8> │ │ │ │ ... │ │ │ │ adds r6, r4, #2 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - stmia r0!, {r2, r6, r7} │ │ │ │ + stmia r0!, {r3, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb616 │ │ │ │ + @ instruction: 0xb61a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - itt lt │ │ │ │ - lsllt r3, r1, #1 │ │ │ │ - it vc @ unpredictable │ │ │ │ + nop {12} │ │ │ │ + lsls r3, r1, #1 │ │ │ │ + itt vc │ │ │ │ lslvc r3, r1, #1 │ │ │ │ - ldrh r6, [r1, #58] @ 0x3a │ │ │ │ + ldrhvc r2, [r2, #58] @ 0x3a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r4, r5, r7} │ │ │ │ + stmia r7!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r2, r3} │ │ │ │ + ldmia r0!, {r4} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r0!, {r4, r5, r6, r7} │ │ │ │ + stmia r0!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + stmia r0!, {r1, r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bkpt 0x0092 │ │ │ │ + bkpt 0x0096 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r3, #52] @ 0x34 │ │ │ │ + ldrh r0, [r4, #52] @ 0x34 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bkpt 0x004c │ │ │ │ + bkpt 0x0050 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r6, r7} │ │ │ │ + stmia r6!, {r1, r3, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r1, r3, r4, r5, r7, pc} │ │ │ │ + pop {r1, r2, r3, r4, r5, r7, pc} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r1, #46] @ 0x2e │ │ │ │ + ldrh r2, [r2, #46] @ 0x2e │ │ │ │ lsls r0, r1, #1 │ │ │ │ adds r0, r5, r5 │ │ │ │ lsls r4, r2, #1 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ add r2, sp, #68 @ 0x44 │ │ │ │ add r1, sp, #96 @ 0x60 │ │ │ │ mov r0, r4 │ │ │ │ @@ -981249,91 +981250,91 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #168] @ (35d69c >::_M_default_append(unsigned int)@@Base+0xdab08>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 35d3b4 >::_M_default_append(unsigned int)@@Base+0xda820> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - pop {r1, r2, r3, r4, r5, r6} │ │ │ │ + pop {r1, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r1, r4, r5, r7, pc} │ │ │ │ + pop {r1, r2, r4, r5, r7, pc} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r2, 35d66e >::_M_default_append(unsigned int)@@Base+0xdaada> │ │ │ │ + cbnz r6, 35d66e >::_M_default_append(unsigned int)@@Base+0xdaada> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r1, #28] │ │ │ │ + ldrh r2, [r2, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r4, 35d668 >::_M_default_append(unsigned int)@@Base+0xdaad4> │ │ │ │ + cbnz r0, 35d66a >::_M_default_append(unsigned int)@@Base+0xdaad6> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r6, 35d666 >::_M_default_append(unsigned int)@@Base+0xdaad2> │ │ │ │ + cbnz r2, 35d668 >::_M_default_append(unsigned int)@@Base+0xdaad4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r0, #26] │ │ │ │ + ldrh r6, [r0, #26] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r3!, {r1, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - revsh r4, r6 │ │ │ │ + revsh r0, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r1, #24] │ │ │ │ + ldrh r4, [r1, #24] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - revsh r2, r0 │ │ │ │ + revsh r6, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r2, #22] │ │ │ │ + ldrh r2, [r3, #22] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - hlt 0x0028 │ │ │ │ + hlt 0x002c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r7, #20] │ │ │ │ + ldrh r6, [r7, #20] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - hlt 0x0002 │ │ │ │ + hlt 0x0006 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r2, #20] │ │ │ │ + ldrh r0, [r3, #20] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - rev16 r0, r5 │ │ │ │ + rev16 r4, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r7, #18] │ │ │ │ + ldrh r6, [r7, #18] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - rev r0, r6 │ │ │ │ + rev r4, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r0, #18] │ │ │ │ + ldrh r0, [r1, #18] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - rev r4, r2 │ │ │ │ + rev r0, r3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r4, #16] │ │ │ │ + ldrh r2, [r5, #16] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r2, 35d698 >::_M_default_append(unsigned int)@@Base+0xdab04> │ │ │ │ + cbnz r6, 35d698 >::_M_default_append(unsigned int)@@Base+0xdab04> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r6, #14] │ │ │ │ + ldrh r2, [r7, #14] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r0, 35d696 >::_M_default_append(unsigned int)@@Base+0xdab02> │ │ │ │ + cbnz r4, 35d696 >::_M_default_append(unsigned int)@@Base+0xdab02> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r1, #14] │ │ │ │ + ldrh r0, [r2, #14] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r6, 35d696 >::_M_default_append(unsigned int)@@Base+0xdab02> │ │ │ │ + cbnz r2, 35d698 >::_M_default_append(unsigned int)@@Base+0xdab04> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r6, #12] │ │ │ │ + ldrh r6, [r6, #12] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r4, 35d692 >::_M_default_append(unsigned int)@@Base+0xdaafe> │ │ │ │ + cbnz r0, 35d694 >::_M_default_append(unsigned int)@@Base+0xdab00> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r0, #12] │ │ │ │ + ldrh r4, [r0, #12] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r4, 35d694 >::_M_default_append(unsigned int)@@Base+0xdab00> │ │ │ │ + cbnz r0, 35d696 >::_M_default_append(unsigned int)@@Base+0xdab02> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r4, #10] │ │ │ │ + ldrh r2, [r5, #10] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r4, 35d694 >::_M_default_append(unsigned int)@@Base+0xdab00> │ │ │ │ + cbnz r0, 35d696 >::_M_default_append(unsigned int)@@Base+0xdab02> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r6, r5] │ │ │ │ + str r2, [r7, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r4, 35d694 >::_M_default_append(unsigned int)@@Base+0xdab00> │ │ │ │ + cbnz r0, 35d696 >::_M_default_append(unsigned int)@@Base+0xdab02> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r4, #8] │ │ │ │ + ldrh r2, [r5, #8] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - hlt 0x0028 │ │ │ │ + hlt 0x002c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb85e │ │ │ │ + @ instruction: 0xb862 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r6, #2] │ │ │ │ + ldrh r4, [r6, #2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 35cd48 >::_M_default_append(unsigned int)@@Base+0xda1b4> │ │ │ │ @@ -981354,17 +981355,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - @ instruction: 0xb780 │ │ │ │ + @ instruction: 0xb784 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r2, #60] @ 0x3c │ │ │ │ + strh r0, [r3, #60] @ 0x3c │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3864] @ 0xf18 │ │ │ │ sub sp, #164 @ 0xa4 │ │ │ │ @@ -981806,65 +981807,65 @@ │ │ │ │ b.n 35dc2e >::_M_default_append(unsigned int)@@Base+0xdb09a> │ │ │ │ nop │ │ │ │ ... │ │ │ │ asrs r4, r6, #11 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r6, #12] │ │ │ │ + ldrh r4, [r6, #12] │ │ │ │ lsls r0, r1, #1 │ │ │ │ asrs r2, r3, #11 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - stmia r1!, {r1, r2, r3} │ │ │ │ + stmia r1!, {r1, r4} │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r0, r0, #9 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - ldmia r5!, {r1, r3, r4, r6} │ │ │ │ + ldmia r5!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r3, r6, r7, lr} │ │ │ │ + push {r2, r3, r6, r7, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r2, r4, r6, lr} │ │ │ │ + push {r1, r3, r4, r6, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r4, r7} │ │ │ │ + push {r2, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r4, #36] @ 0x24 │ │ │ │ + strh r0, [r5, #36] @ 0x24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r3, r4, r5, r6} │ │ │ │ + push {r2, r3, r4, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r1, #36] @ 0x24 │ │ │ │ + strh r0, [r2, #36] @ 0x24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r1, r4} │ │ │ │ - lsls r3, r1, #1 │ │ │ │ push {r1, r2, r4} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r5, #32] │ │ │ │ + push {r1, r3, r4} │ │ │ │ + lsls r3, r1, #1 │ │ │ │ + strh r4, [r5, #32] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbz r0, 35dc72 >::_M_default_append(unsigned int)@@Base+0xdb0de> │ │ │ │ + cbz r4, 35dc72 >::_M_default_append(unsigned int)@@Base+0xdb0de> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r1, #32] │ │ │ │ + strh r0, [r2, #32] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - pop {r1, r5, r6, pc} │ │ │ │ + pop {r1, r2, r5, r6, pc} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, #128 @ 0x80 │ │ │ │ + adds r0, #132 @ 0x84 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r0, 35dc76 >::_M_default_append(unsigned int)@@Base+0xdb0e2> │ │ │ │ + cbz r4, 35dc76 >::_M_default_append(unsigned int)@@Base+0xdb0e2> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r5, #28] │ │ │ │ + strh r4, [r5, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - pop {r1, r3, r4, r5, r6, r7} │ │ │ │ + pop {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r4, 35dc5e >::_M_default_append(unsigned int)@@Base+0xdb0ca> │ │ │ │ + cbz r0, 35dc60 >::_M_default_append(unsigned int)@@Base+0xdb0cc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r2, #26] │ │ │ │ + strh r4, [r2, #26] │ │ │ │ lsls r0, r1, #1 │ │ │ │ asrs r4, r0, #17 │ │ │ │ movs r0, r0 │ │ │ │ - uxtb r2, r1 │ │ │ │ + uxtb r6, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - uxth r4, r6 │ │ │ │ + uxth r0, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r1, [sp, #128] @ 0x80 │ │ │ │ adds r4, #1 │ │ │ │ ldr.w r0, [r1, r8] │ │ │ │ cmp r4, r0 │ │ │ │ bge.w 35dfbe >::_M_default_append(unsigned int)@@Base+0xdb42a> │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ @@ -982603,139 +982604,139 @@ │ │ │ │ bl 17d50 │ │ │ │ b.w 35d7c8 >::_M_default_append(unsigned int)@@Base+0xdac34> │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ b.n 35dda4 >::_M_default_append(unsigned int)@@Base+0xdb210> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - sub sp, #264 @ 0x108 │ │ │ │ + sub sp, #280 @ 0x118 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r2, #6] │ │ │ │ + strh r0, [r3, #6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r5, #64 @ 0x40 │ │ │ │ + cmp r5, #68 @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rev r6, r3 │ │ │ │ + rev r2, r4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #8 │ │ │ │ + sub sp, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r4, #2] │ │ │ │ + strh r6, [r4, #2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r2, 35e44c >::_M_default_append(unsigned int)@@Base+0xdb8b8> │ │ │ │ + cbnz r6, 35e44c >::_M_default_append(unsigned int)@@Base+0xdb8b8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #968 @ 0x3c8 │ │ │ │ + add r7, sp, #984 @ 0x3d8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r0, #0] │ │ │ │ + strh r0, [r1, #0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, sp, #408 @ 0x198 │ │ │ │ + add r7, sp, #424 @ 0x1a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #280 @ 0x118 │ │ │ │ + add r7, sp, #296 @ 0x128 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #128 @ 0x80 │ │ │ │ + add r7, sp, #144 @ 0x90 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r6, #28] │ │ │ │ + ldrb r6, [r6, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb81e │ │ │ │ + @ instruction: 0xb822 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #896 @ 0x380 │ │ │ │ + add r6, sp, #912 @ 0x390 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r6, #27] │ │ │ │ + ldrb r6, [r6, #27] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb82c │ │ │ │ + @ instruction: 0xb830 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #640 @ 0x280 │ │ │ │ + add r6, sp, #656 @ 0x290 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r6, #26] │ │ │ │ + ldrb r6, [r6, #26] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, sp, #312 @ 0x138 │ │ │ │ + add r6, sp, #328 @ 0x148 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #280 @ 0x118 │ │ │ │ + add r6, sp, #296 @ 0x128 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r2, #25] │ │ │ │ + ldrb r2, [r3, #25] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, sp, #152 @ 0x98 │ │ │ │ + add r6, sp, #168 @ 0xa8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r6, #24] │ │ │ │ + ldrb r2, [r7, #24] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, sp, #24 │ │ │ │ + add r6, sp, #40 @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r2, #24] │ │ │ │ + ldrb r2, [r3, #24] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, sp, #576 @ 0x240 │ │ │ │ + add r5, sp, #592 @ 0x250 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb722 │ │ │ │ + @ instruction: 0xb726 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r2, #64 @ 0x40 │ │ │ │ + cmp r2, #68 @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ asrs r4, r0, #17 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #464 @ 0x1d0 │ │ │ │ + add r5, sp, #480 @ 0x1e0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r2, #21] │ │ │ │ + ldrb r2, [r3, #21] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #142 @ 0x8e │ │ │ │ + cmp r1, #146 @ 0x92 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb66c │ │ │ │ + cpsid │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #792 @ 0x318 │ │ │ │ + add r4, sp, #808 @ 0x328 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r5, #18] │ │ │ │ + ldrb r4, [r5, #18] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, sp, #208 @ 0xd0 │ │ │ │ + add r4, sp, #224 @ 0xe0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r0, #17] │ │ │ │ + ldrb r2, [r1, #17] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r1, r3, r4, r5, r6, r7, lr} │ │ │ │ + push {r1, r2, r3, r4, r5, r6, r7, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb616 │ │ │ │ + @ instruction: 0xb61a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb640 │ │ │ │ + @ instruction: 0xb644 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #896 @ 0x380 │ │ │ │ + add r3, sp, #912 @ 0x390 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r6, #15] │ │ │ │ + ldrb r0, [r7, #15] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r1, r2, r5, r7, lr} │ │ │ │ + push {r1, r3, r5, r7, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r6, r7, lr} │ │ │ │ + push {r2, r6, r7, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r3, r5, r6, r7, lr} │ │ │ │ + push {r1, r2, r3, r5, r6, r7, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #552 @ 0x228 │ │ │ │ + add r3, sp, #568 @ 0x238 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r3, #14] │ │ │ │ + ldrb r2, [r4, #14] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r5, #13] │ │ │ │ + ldrb r0, [r6, #13] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r3, sp, #80 @ 0x50 │ │ │ │ + add r3, sp, #96 @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r5, r6, lr} │ │ │ │ + push {r2, r5, r6, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r2, r3, r6, lr} │ │ │ │ + push {r1, r4, r6, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #992 @ 0x3e0 │ │ │ │ + add r2, sp, #1008 @ 0x3f0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r1, #12] │ │ │ │ + ldrb r0, [r2, #12] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r2, sp, #880 @ 0x370 │ │ │ │ + add r2, sp, #896 @ 0x380 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r6, #11] │ │ │ │ + ldrb r4, [r6, #11] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #108 @ 0x6c │ │ │ │ + movs r7, #112 @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r1, r3, r6} │ │ │ │ + push {r1, r2, r3, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r4, r6, r7} │ │ │ │ + push {r2, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r5, r7} │ │ │ │ + push {r1, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #408 @ 0x198 │ │ │ │ + add r2, sp, #424 @ 0x1a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r7, #9] │ │ │ │ + ldrb r6, [r7, #9] │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ mov r4, r0 │ │ │ │ @@ -982809,21 +982810,21 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #24] @ (35e5cc >::_M_default_append(unsigned int)@@Base+0xdba38>) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mvn.w r3, #2 │ │ │ │ b.n 35e57a >::_M_default_append(unsigned int)@@Base+0xdb9e6> │ │ │ │ nop │ │ │ │ - add r0, sp, #768 @ 0x300 │ │ │ │ + add r0, sp, #784 @ 0x310 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r2, #3] │ │ │ │ + ldrb r0, [r3, #3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, sp, #640 @ 0x280 │ │ │ │ + add r0, sp, #656 @ 0x290 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r2, 35e622 >::_M_default_append(unsigned int)@@Base+0xdba8e> │ │ │ │ + cbz r6, 35e622 >::_M_default_append(unsigned int)@@Base+0xdba8e> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #528] @ (35e7f0 >::_M_default_append(unsigned int)@@Base+0xdbc5c>) │ │ │ │ sub sp, #32 │ │ │ │ @@ -983034,76 +983035,76 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 35e65a >::_M_default_append(unsigned int)@@Base+0xdbac6> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ lsls r6, r4, #16 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, sp, #200 @ 0xc8 │ │ │ │ + add r0, sp, #216 @ 0xd8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sxtb r2, r7 │ │ │ │ + sxtb r6, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r4, 35e84c >::_M_default_append(unsigned int)@@Base+0xdbcb8> │ │ │ │ + cbz r0, 35e84e >::_M_default_append(unsigned int)@@Base+0xdbcba> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r6, 35e85c >::_M_default_append(unsigned int)@@Base+0xdbcc8> │ │ │ │ + cbz r2, 35e85e >::_M_default_append(unsigned int)@@Base+0xdbcca> │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsls r3, r0, #9 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, sp, #0 │ │ │ │ + add r0, sp, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r2, #0] │ │ │ │ + ldrb r0, [r3, #0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ lsls r6, r5, #14 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - add r7, pc, #816 @ (adr r7, 35eb4c >::_M_default_append(unsigned int)@@Base+0xdbfb8>) │ │ │ │ + add r7, pc, #832 @ (adr r7, 35eb5c >::_M_default_append(unsigned int)@@Base+0xdbfc8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r4, #31] │ │ │ │ + strb r4, [r4, #31] │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r7, [r7, #116] @ 0x74 │ │ │ │ @ instruction: 0xffffeff5 │ │ │ │ - vabdl.u q13, d31, d14 │ │ │ │ + vqshl.u64 d26, d2, #63 @ 0x3f │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r4, #30] │ │ │ │ + strb r6, [r4, #30] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, pc, #464 @ (adr r7, 35ea04 >::_M_default_append(unsigned int)@@Base+0xdbe70>) │ │ │ │ + add r7, pc, #480 @ (adr r7, 35ea14 >::_M_default_append(unsigned int)@@Base+0xdbe80>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r1, #30] │ │ │ │ + strb r4, [r1, #30] │ │ │ │ lsls r0, r1, #1 │ │ │ │ mcr2 15, 0, pc, cr15, cr15, {7} @ │ │ │ │ - sxtb r2, r7 │ │ │ │ + sxtb r6, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #384 @ 0x180 │ │ │ │ + add r7, sp, #400 @ 0x190 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #168 @ (adr r7, 35e8f0 >::_M_default_append(unsigned int)@@Base+0xdbd5c>) │ │ │ │ + add r7, pc, #184 @ (adr r7, 35e900 >::_M_default_append(unsigned int)@@Base+0xdbd6c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r7, #28] │ │ │ │ + strb r2, [r0, #29] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, pc, #64 @ (adr r7, 35e890 >::_M_default_append(unsigned int)@@Base+0xdbcfc>) │ │ │ │ + add r7, pc, #80 @ (adr r7, 35e8a0 >::_M_default_append(unsigned int)@@Base+0xdbd0c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r4, #28] │ │ │ │ + strb r0, [r5, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - sxtb r6, r2 │ │ │ │ + sxtb r2, r3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, sp, #752 @ 0x2f0 │ │ │ │ + add r0, sp, #768 @ 0x300 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #864 @ (adr r6, 35ebc0 >::_M_default_append(unsigned int)@@Base+0xdc02c>) │ │ │ │ + add r6, pc, #880 @ (adr r6, 35ebd0 >::_M_default_append(unsigned int)@@Base+0xdc03c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r5, #27] │ │ │ │ + strb r0, [r6, #27] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - sxtb r0, r2 │ │ │ │ + sxtb r4, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r0, 35e8ae >::_M_default_append(unsigned int)@@Base+0xdbd1a> │ │ │ │ + cbz r4, 35e8ae >::_M_default_append(unsigned int)@@Base+0xdbd1a> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #576 @ (adr r6, 35eab0 >::_M_default_append(unsigned int)@@Base+0xdbf1c>) │ │ │ │ + add r6, pc, #592 @ (adr r6, 35eac0 >::_M_default_append(unsigned int)@@Base+0xdbf2c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r4, #26] │ │ │ │ + strb r0, [r5, #26] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, pc, #456 @ (adr r6, 35ea40 >::_M_default_append(unsigned int)@@Base+0xdbeac>) │ │ │ │ + add r6, pc, #472 @ (adr r6, 35ea50 >::_M_default_append(unsigned int)@@Base+0xdbebc>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r0, #26] │ │ │ │ + strb r0, [r1, #26] │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 35e5d0 >::_M_default_append(unsigned int)@@Base+0xdba3c> │ │ │ │ @@ -983124,17 +983125,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r5, pc, #656 @ (adr r5, 35eb54 >::_M_default_append(unsigned int)@@Base+0xdbfc0>) │ │ │ │ + add r5, pc, #672 @ (adr r5, 35eb64 >::_M_default_append(unsigned int)@@Base+0xdbfd0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r7, #22] │ │ │ │ + strb r4, [r7, #22] │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [pc, #348] @ (35ea38 >::_M_default_append(unsigned int)@@Base+0xdbea4>) │ │ │ │ mov r6, r1 │ │ │ │ @@ -983275,33 +983276,33 @@ │ │ │ │ nop.w │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ lsls r4, r5, #4 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r7, #2] │ │ │ │ + ldrh r4, [r7, #2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r7, #24] │ │ │ │ + strb r2, [r0, #25] │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsls r2, r6, #1 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - cbz r6, 35ea54 >::_M_default_append(unsigned int)@@Base+0xdbec0> │ │ │ │ + cbz r2, 35ea56 >::_M_default_append(unsigned int)@@Base+0xdbec2> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r6, 35ea5a >::_M_default_append(unsigned int)@@Base+0xdbec6> │ │ │ │ + cbz r2, 35ea5c >::_M_default_append(unsigned int)@@Base+0xdbec8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #440 @ 0x1b8 │ │ │ │ + sub sp, #456 @ 0x1c8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r4, #22] │ │ │ │ + strb r6, [r4, #22] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r0, 35ea6a >::_M_default_append(unsigned int)@@Base+0xdbed6> │ │ │ │ + cbz r4, 35ea6a >::_M_default_append(unsigned int)@@Base+0xdbed6> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #272 @ 0x110 │ │ │ │ + sub sp, #288 @ 0x120 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r0, 35ea68 >::_M_default_append(unsigned int)@@Base+0xdbed4> │ │ │ │ + cbz r4, 35ea68 >::_M_default_append(unsigned int)@@Base+0xdbed4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #380] @ (35ebf8 >::_M_default_append(unsigned int)@@Base+0xdc064>) │ │ │ │ @@ -983457,36 +983458,36 @@ │ │ │ │ ldrsb r1, [r5, r5] │ │ │ │ ldrh r4, [r2, #24] │ │ │ │ itet eq │ │ │ │ andeq r5, r0 │ │ │ │ vshrne.u8 q0, , #4 │ │ │ │ asreq r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r4, [r5, #8] │ │ │ │ + strb r0, [r6, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r0, 35ec2c >::_M_default_append(unsigned int)@@Base+0xdc098> │ │ │ │ + cbz r4, 35ec2c >::_M_default_append(unsigned int)@@Base+0xdc098> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #896 @ 0x380 │ │ │ │ + add r7, sp, #912 @ 0x390 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r6, #13] │ │ │ │ + strb r4, [r6, #13] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r7, #24] │ │ │ │ + strh r2, [r0, #26] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r2, 35ec26 >::_M_default_append(unsigned int)@@Base+0xdc092> │ │ │ │ + cbz r6, 35ec26 >::_M_default_append(unsigned int)@@Base+0xdc092> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r0, #7 │ │ │ │ + asrs r2, r1, #7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, sp, #376 @ 0x178 │ │ │ │ + add r7, sp, #392 @ 0x188 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r5, #11] │ │ │ │ + strb r2, [r6, #11] │ │ │ │ lsls r0, r1, #1 │ │ │ │ mcr2 0, 4, r0, cr6, cr3, {2} │ │ │ │ - add r7, sp, #16 │ │ │ │ + add r7, sp, #32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r2, #10] │ │ │ │ + strb r0, [r3, #10] │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr.w r1, [pc, #1612] @ 35f280 >::_M_default_append(unsigned int)@@Base+0xdc6ec> │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ blx 12090 │ │ │ │ cmp r0, #0 │ │ │ │ beq.w 35efa2 >::_M_default_append(unsigned int)@@Base+0xdc40e> │ │ │ │ @@ -984061,122 +984062,122 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 35f0fa >::_M_default_append(unsigned int)@@Base+0xdc566> │ │ │ │ nop.w │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ - strb r2, [r5, #18] │ │ │ │ + strb r6, [r5, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r1, #16] │ │ │ │ + ldrb r4, [r1, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sub sp, #72 @ 0x48 │ │ │ │ + sub sp, #88 @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #48 @ 0x30 │ │ │ │ + sub sp, #64 @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #8 │ │ │ │ + sub sp, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r4, #20] │ │ │ │ + strh r4, [r4, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add sp, #336 @ 0x150 │ │ │ │ + add sp, #352 @ 0x160 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r3, #4] │ │ │ │ + ldrh r2, [r4, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r1, #4] │ │ │ │ + ldrh r4, [r1, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r7, #14] │ │ │ │ + strh r6, [r7, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r3, #15] │ │ │ │ + strb r0, [r4, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r0, #15] │ │ │ │ + strb r6, [r0, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r1, #15] │ │ │ │ + strb r4, [r1, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #24 │ │ │ │ + sub sp, #40 @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r5, #40] @ 0x28 │ │ │ │ + strh r0, [r6, #40] @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r2, #40] @ 0x28 │ │ │ │ + strh r2, [r3, #40] @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r7, #20] │ │ │ │ + strh r4, [r7, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #760] @ 0x2f8 │ │ │ │ + ldr r2, [sp, #776] @ 0x308 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r7, #184 @ 0xb8 │ │ │ │ + movs r7, #188 @ 0xbc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - orrs.w r0, lr, #13303808 @ 0xcb0000 │ │ │ │ - asrs r0, r2, #6 │ │ │ │ + orn r0, r2, #13303808 @ 0xcb0000 │ │ │ │ + asrs r4, r2, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, pc, #168 @ (adr r2, 35f380 >::_M_default_append(unsigned int)@@Base+0xdc7ec>) │ │ │ │ + add r2, pc, #184 @ (adr r2, 35f390 >::_M_default_append(unsigned int)@@Base+0xdc7fc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 35f2ec >::_M_default_append(unsigned int)@@Base+0xdc758> │ │ │ │ + cbz r4, 35f2ec >::_M_default_append(unsigned int)@@Base+0xdc758> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r6, 35f2e8 >::_M_default_append(unsigned int)@@Base+0xdc754> │ │ │ │ + cbz r2, 35f2ea >::_M_default_append(unsigned int)@@Base+0xdc756> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #336 @ 0x150 │ │ │ │ + sub sp, #352 @ 0x160 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #432 @ 0x1b0 │ │ │ │ + sub sp, #448 @ 0x1c0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r6, 35f310 >::_M_default_append(unsigned int)@@Base+0xdc77c> │ │ │ │ + cbz r2, 35f312 >::_M_default_append(unsigned int)@@Base+0xdc77e> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #936 @ (adr r0, 35f698 >::_M_default_append(unsigned int)@@Base+0xdcb04>) │ │ │ │ + add r0, pc, #952 @ (adr r0, 35f6a8 >::_M_default_append(unsigned int)@@Base+0xdcb14>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #48 @ 0x30 │ │ │ │ + add r3, sp, #64 @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #272 @ 0x110 │ │ │ │ + add r5, sp, #288 @ 0x120 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #448 @ 0x1c0 │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #720 @ 0x2d0 │ │ │ │ + add r2, sp, #736 @ 0x2e0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #176 @ 0xb0 │ │ │ │ + add r3, sp, #192 @ 0xc0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #0 @ (adr r0, 35f30c >::_M_default_append(unsigned int)@@Base+0xdc778>) │ │ │ │ + add r0, pc, #16 @ (adr r0, 35f31c >::_M_default_append(unsigned int)@@Base+0xdc788>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #40 @ 0x28 │ │ │ │ + add r2, sp, #56 @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r3, #88] @ 0x58 │ │ │ │ + ldr r6, [r3, #88] @ 0x58 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, sp, #952 @ 0x3b8 │ │ │ │ + add r1, sp, #968 @ 0x3c8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r7, #15 │ │ │ │ + lsrs r2, r0, #16 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #776 @ 0x308 │ │ │ │ + add r1, sp, #792 @ 0x318 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #256 @ 0x100 │ │ │ │ + add r2, sp, #272 @ 0x110 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ + add r1, sp, #656 @ 0x290 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #696 @ 0x2b8 │ │ │ │ + add r2, sp, #712 @ 0x2c8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r2, #116] @ 0x74 │ │ │ │ + ldr r4, [r2, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r5, #26] │ │ │ │ + strb r2, [r6, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #232 @ 0xe8 │ │ │ │ + add r3, sp, #248 @ 0xf8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #216 @ 0xd8 │ │ │ │ + add r3, sp, #232 @ 0xe8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #184 @ 0xb8 │ │ │ │ + add r3, sp, #200 @ 0xc8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r1, #21] │ │ │ │ + ldrb r2, [r2, #21] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, sp, #576 @ 0x240 │ │ │ │ + add r0, sp, #592 @ 0x250 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r4, #64] @ 0x40 │ │ │ │ + ldr r4, [r4, #64] @ 0x40 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, sp, #464 @ 0x1d0 │ │ │ │ + add r0, sp, #480 @ 0x1e0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #960 @ 0x3c0 │ │ │ │ + add r1, sp, #976 @ 0x3d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ movw r1, #1474 @ 0x5c2 │ │ │ │ ldr r0, [pc, #868] @ (35f6c8 >::_M_default_append(unsigned int)@@Base+0xdcb34>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -984501,83 +984502,83 @@ │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ b.w 35eb82 >::_M_default_append(unsigned int)@@Base+0xdbfee> │ │ │ │ ... │ │ │ │ b.n 35f0de >::_M_default_append(unsigned int)@@Base+0xdc54a> │ │ │ │ asrs r6, r4, #20 │ │ │ │ ldmia r3, {r0, r1, r3, r4, r5, r6} │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ - add r7, pc, #416 @ (adr r7, 35f86c >::_M_default_append(unsigned int)@@Base+0xdccd8>) │ │ │ │ + add r7, pc, #432 @ (adr r7, 35f87c >::_M_default_append(unsigned int)@@Base+0xdcce8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r7, #44] @ 0x2c │ │ │ │ + ldr r4, [r7, #44] @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, pc, #296 @ (adr r7, 35f7fc >::_M_default_append(unsigned int)@@Base+0xdcc68>) │ │ │ │ + add r7, pc, #312 @ (adr r7, 35f80c >::_M_default_append(unsigned int)@@Base+0xdcc78>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r3, #44] @ 0x2c │ │ │ │ + ldr r6, [r3, #44] @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, pc, #72 @ (adr r7, 35f724 >::_M_default_append(unsigned int)@@Base+0xdcb90>) │ │ │ │ + add r7, pc, #88 @ (adr r7, 35f734 >::_M_default_append(unsigned int)@@Base+0xdcba0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r4, #40] @ 0x28 │ │ │ │ + ldr r6, [r4, #40] @ 0x28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, pc, #808 @ (adr r6, 35fa0c >::_M_default_append(unsigned int)@@Base+0xdce78>) │ │ │ │ + add r6, pc, #824 @ (adr r6, 35fa1c >::_M_default_append(unsigned int)@@Base+0xdce88>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r3, #36] @ 0x24 │ │ │ │ + ldr r6, [r3, #36] @ 0x24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, pc, #560 @ (adr r6, 35f91c >::_M_default_append(unsigned int)@@Base+0xdcd88>) │ │ │ │ + add r6, pc, #576 @ (adr r6, 35f92c >::_M_default_append(unsigned int)@@Base+0xdcd98>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r3, #32] │ │ │ │ + ldr r0, [r4, #32] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, pc, #352 @ (adr r6, 35f854 >::_M_default_append(unsigned int)@@Base+0xdccc0>) │ │ │ │ + add r6, pc, #368 @ (adr r6, 35f864 >::_M_default_append(unsigned int)@@Base+0xdccd0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r5, #28] │ │ │ │ + ldr r4, [r5, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, pc, #128 @ (adr r6, 35f77c >::_M_default_append(unsigned int)@@Base+0xdcbe8>) │ │ │ │ + add r6, pc, #144 @ (adr r6, 35f78c >::_M_default_append(unsigned int)@@Base+0xdcbf8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r6, #24] │ │ │ │ + ldr r4, [r6, #24] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, sp, #256 @ 0x100 │ │ │ │ + add r0, sp, #272 @ 0x110 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r1, #4] │ │ │ │ + strh r0, [r2, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r7, #2] │ │ │ │ + strh r6, [r7, #2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r5, #7] │ │ │ │ + ldrb r2, [r6, #7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, sp, #304 @ 0x130 │ │ │ │ + add r0, sp, #320 @ 0x140 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #648 @ (adr r5, 35f9a0 >::_M_default_append(unsigned int)@@Base+0xdce0c>) │ │ │ │ + add r5, pc, #664 @ (adr r5, 35f9b0 >::_M_default_append(unsigned int)@@Base+0xdce1c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r6, #16] │ │ │ │ + ldr r6, [r6, #16] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, pc, #440 @ (adr r5, 35f8d8 >::_M_default_append(unsigned int)@@Base+0xdcd44>) │ │ │ │ + add r5, pc, #456 @ (adr r5, 35f8e8 >::_M_default_append(unsigned int)@@Base+0xdcd54>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r7, #12] │ │ │ │ + ldr r2, [r0, #16] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, pc, #160 @ (adr r5, 35f7c8 >::_M_default_append(unsigned int)@@Base+0xdcc34>) │ │ │ │ + add r5, pc, #176 @ (adr r5, 35f7d8 >::_M_default_append(unsigned int)@@Base+0xdcc44>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r7, #8] │ │ │ │ + ldr r4, [r7, #8] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, pc, #976 @ (adr r4, 35fb00 >::_M_default_append(unsigned int)@@Base+0xdcf6c>) │ │ │ │ + add r4, pc, #992 @ (adr r4, 35fb10 >::_M_default_append(unsigned int)@@Base+0xdcf7c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r0, #8] │ │ │ │ + ldr r0, [r1, #8] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, pc, #744 @ (adr r4, 35fa20 >::_M_default_append(unsigned int)@@Base+0xdce8c>) │ │ │ │ + add r4, pc, #760 @ (adr r4, 35fa30 >::_M_default_append(unsigned int)@@Base+0xdce9c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r1, #4] │ │ │ │ + ldr r6, [r1, #4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, pc, #616 @ (adr r4, 35f9a8 >::_M_default_append(unsigned int)@@Base+0xdce14>) │ │ │ │ + add r4, pc, #632 @ (adr r4, 35f9b8 >::_M_default_append(unsigned int)@@Base+0xdce24>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r5, #0] │ │ │ │ + ldr r6, [r5, #0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, pc, #408 @ (adr r4, 35f8e0 >::_M_default_append(unsigned int)@@Base+0xdcd4c>) │ │ │ │ + add r4, pc, #424 @ (adr r4, 35f8f0 >::_M_default_append(unsigned int)@@Base+0xdcd5c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r6, #124] @ 0x7c │ │ │ │ + str r2, [r7, #124] @ 0x7c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, pc, #176 @ (adr r4, 35f800 >::_M_default_append(unsigned int)@@Base+0xdcc6c>) │ │ │ │ + add r4, pc, #192 @ (adr r4, 35f810 >::_M_default_append(unsigned int)@@Base+0xdcc7c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r7, #120] @ 0x78 │ │ │ │ + str r0, [r0, #124] @ 0x7c │ │ │ │ lsls r0, r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ strd r2, r3, [sp, #80] @ 0x50 │ │ │ │ bl 5e3a08 │ │ │ │ cbz r0, 35f784 >::_M_default_append(unsigned int)@@Base+0xdcbf0> │ │ │ │ @@ -985108,101 +985109,101 @@ │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ b.w 35eb82 >::_M_default_append(unsigned int)@@Base+0xdbfee> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - add r3, pc, #256 @ (adr r3, 35fe2c >::_M_default_append(unsigned int)@@Base+0xdd298>) │ │ │ │ + add r3, pc, #272 @ (adr r3, 35fe3c >::_M_default_append(unsigned int)@@Base+0xdd2a8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #152 @ (adr r6, 35fdc8 >::_M_default_append(unsigned int)@@Base+0xdd234>) │ │ │ │ + add r6, pc, #168 @ (adr r6, 35fdd8 >::_M_default_append(unsigned int)@@Base+0xdd244>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, pc, #112 @ (adr r3, 35fda4 >::_M_default_append(unsigned int)@@Base+0xdd210>) │ │ │ │ + add r3, pc, #128 @ (adr r3, 35fdb4 >::_M_default_append(unsigned int)@@Base+0xdd220>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #688 @ (adr r7, 35ffe8 >::_M_default_append(unsigned int)@@Base+0xdd454>) │ │ │ │ + add r7, pc, #704 @ (adr r7, 35fff8 >::_M_default_append(unsigned int)@@Base+0xdd464>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, pc, #840 @ (adr r2, 360084 >::_M_default_append(unsigned int)@@Base+0xdd4f0>) │ │ │ │ + add r2, pc, #856 @ (adr r2, 360094 >::_M_default_append(unsigned int)@@Base+0xdd500>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #976 @ 0x3d0 │ │ │ │ + add r1, sp, #992 @ 0x3e0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, pc, #672 @ (adr r2, 35ffe4 >::_M_default_append(unsigned int)@@Base+0xdd450>) │ │ │ │ + add r2, pc, #688 @ (adr r2, 35fff4 >::_M_default_append(unsigned int)@@Base+0xdd460>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r6, #96] @ 0x60 │ │ │ │ + str r2, [r7, #96] @ 0x60 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r2, pc, #536 @ (adr r2, 35ff64 >::_M_default_append(unsigned int)@@Base+0xdd3d0>) │ │ │ │ + add r2, pc, #552 @ (adr r2, 35ff74 >::_M_default_append(unsigned int)@@Base+0xdd3e0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #936 @ (adr r6, 3600f8 >::_M_default_append(unsigned int)@@Base+0xdd564>) │ │ │ │ + add r6, pc, #952 @ (adr r6, 360108 >::_M_default_append(unsigned int)@@Base+0xdd574>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #664 @ (adr r6, 35ffec >::_M_default_append(unsigned int)@@Base+0xdd458>) │ │ │ │ + add r6, pc, #680 @ (adr r6, 35fffc >::_M_default_append(unsigned int)@@Base+0xdd468>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #544 @ (adr r6, 35ff78 >::_M_default_append(unsigned int)@@Base+0xdd3e4>) │ │ │ │ + add r6, pc, #560 @ (adr r6, 35ff88 >::_M_default_append(unsigned int)@@Base+0xdd3f4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r6, #116] @ 0x74 │ │ │ │ + str r4, [r6, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r3, #116] @ 0x74 │ │ │ │ + str r4, [r3, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r4, #116] @ 0x74 │ │ │ │ + str r4, [r4, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, pc, #128 @ (adr r4, 35fde8 >::_M_default_append(unsigned int)@@Base+0xdd254>) │ │ │ │ + add r4, pc, #144 @ (adr r4, 35fdf8 >::_M_default_append(unsigned int)@@Base+0xdd264>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r0, #3] │ │ │ │ + ldrb r2, [r1, #3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #896 @ (adr r0, 3600f0 >::_M_default_append(unsigned int)@@Base+0xdd55c>) │ │ │ │ + add r0, pc, #912 @ (adr r0, 360100 >::_M_default_append(unsigned int)@@Base+0xdd56c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r6, #68] @ 0x44 │ │ │ │ + str r4, [r6, #68] @ 0x44 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r3, #48] @ 0x30 │ │ │ │ + ldrh r2, [r4, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #672 @ (adr r4, 36001c >::_M_default_append(unsigned int)@@Base+0xdd488>) │ │ │ │ + add r4, pc, #688 @ (adr r4, 36002c >::_M_default_append(unsigned int)@@Base+0xdd498>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #264 @ (adr r0, 35fe88 >::_M_default_append(unsigned int)@@Base+0xdd2f4>) │ │ │ │ + add r0, pc, #280 @ (adr r0, 35fe98 >::_M_default_append(unsigned int)@@Base+0xdd304>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r2, #60] @ 0x3c │ │ │ │ + str r6, [r2, #60] @ 0x3c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, pc, #136 @ (adr r0, 35fe10 >::_M_default_append(unsigned int)@@Base+0xdd27c>) │ │ │ │ + add r0, pc, #152 @ (adr r0, 35fe20 >::_M_default_append(unsigned int)@@Base+0xdd28c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r6, #56] @ 0x38 │ │ │ │ + str r6, [r6, #56] @ 0x38 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r7, [sp, #896] @ 0x380 │ │ │ │ + ldr r7, [sp, #912] @ 0x390 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r6, #52] @ 0x34 │ │ │ │ + str r4, [r6, #52] @ 0x34 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r7, [sp, #776] @ 0x308 │ │ │ │ + ldr r7, [sp, #792] @ 0x318 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r2, #52] @ 0x34 │ │ │ │ + str r4, [r2, #52] @ 0x34 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r7, [sp, #560] @ 0x230 │ │ │ │ + ldr r7, [sp, #576] @ 0x240 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r3, #48] @ 0x30 │ │ │ │ + str r0, [r4, #48] @ 0x30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r7, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r7, [sp, #448] @ 0x1c0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r7, #44] @ 0x2c │ │ │ │ + str r0, [r0, #48] @ 0x30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r5, #36] @ 0x24 │ │ │ │ + ldrh r2, [r6, #36] @ 0x24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [sp, #72] @ 0x48 │ │ │ │ + ldr r7, [sp, #88] @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r4, #40] @ 0x28 │ │ │ │ + str r6, [r4, #40] @ 0x28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [sp, #872] @ 0x368 │ │ │ │ + ldr r6, [sp, #888] @ 0x378 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r5, #36] @ 0x24 │ │ │ │ + str r6, [r5, #36] @ 0x24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [sp, #640] @ 0x280 │ │ │ │ + ldr r6, [sp, #656] @ 0x290 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r6, #32] │ │ │ │ + str r4, [r6, #32] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [sp, #272] @ 0x110 │ │ │ │ + ldr r6, [sp, #288] @ 0x120 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r2, #28] │ │ │ │ + str r0, [r3, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r5, [sp, #800] @ 0x320 │ │ │ │ + ldr r5, [sp, #816] @ 0x330 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r3, #20] │ │ │ │ + str r4, [r3, #20] │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r3, [pc, #740] @ (3600c0 >::_M_default_append(unsigned int)@@Base+0xdd52c>) │ │ │ │ add r4, sp, #88 @ 0x58 │ │ │ │ strd r0, r0, [sp, #4] │ │ │ │ add r3, pc │ │ │ │ str r4, [sp, #0] │ │ │ │ vldr d0, [pc, #720] @ 3600b8 >::_M_default_append(unsigned int)@@Base+0xdd524> │ │ │ │ @@ -985472,71 +985473,71 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ b.w 35eb82 >::_M_default_append(unsigned int)@@Base+0xdbfee> │ │ │ │ ... │ │ │ │ lsls r4, r7, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [sp, #784] @ 0x310 │ │ │ │ + ldr r4, [sp, #800] @ 0x320 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r2, #4] │ │ │ │ + str r0, [r3, #4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [sp, #656] @ 0x290 │ │ │ │ + ldr r4, [sp, #672] @ 0x2a0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r6, #0] │ │ │ │ + str r0, [r7, #0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r0, [r5, #16] │ │ │ │ + strb r4, [r5, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [sp, #408] @ 0x198 │ │ │ │ + ldr r4, [sp, #424] @ 0x1a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #992] @ 0x3e0 │ │ │ │ + ldr r7, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #192] @ 0xc0 │ │ │ │ + ldr r4, [sp, #208] @ 0xd0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r0, [r0, r7] │ │ │ │ + ldrsh r4, [r0, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r3, [sp, #896] @ 0x380 │ │ │ │ + ldr r3, [sp, #912] @ 0x390 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r0, [r6, r5] │ │ │ │ + ldrsh r4, [r6, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r3, [sp, #656] @ 0x290 │ │ │ │ + ldr r3, [sp, #672] @ 0x2a0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r4, [r6, r4] │ │ │ │ + ldrsh r0, [r7, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r3, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r3, [sp, #448] @ 0x1c0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r4, [r7, r3] │ │ │ │ + ldrsh r0, [r0, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r3, [sp, #200] @ 0xc8 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r2, [r0, r3] │ │ │ │ + ldrsh r6, [r0, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r2, [r5, #1] │ │ │ │ + strb r6, [r5, #1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 36057c >::_M_default_append(unsigned int)@@Base+0xdd9e8> │ │ │ │ + b.n 360584 >::_M_default_append(unsigned int)@@Base+0xdd9f0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #984] @ 0x3d8 │ │ │ │ + ldr r2, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [sp, #992] @ 0x3e0 │ │ │ │ + ldr r6, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r2, [sp, #752] @ 0x2f0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r0, [r1, r1] │ │ │ │ + ldrsh r4, [r1, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [sp, #616] @ 0x268 │ │ │ │ + ldr r2, [sp, #632] @ 0x278 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [sp, #768] @ 0x300 │ │ │ │ + ldr r6, [sp, #784] @ 0x310 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #408] @ 0x198 │ │ │ │ + ldr r2, [sp, #424] @ 0x1a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r6, r7] │ │ │ │ + ldrb r2, [r7, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + ldr r2, [sp, #192] @ 0xc0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r7, r6] │ │ │ │ + ldrb r0, [r0, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ add r1, sp, #68 @ 0x44 │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ bl 189fc4 │ │ │ │ @@ -985930,125 +985931,125 @@ │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ b.w 35eb82 >::_M_default_append(unsigned int)@@Base+0xdbfee> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldr r1, [sp, #472] @ 0x1d8 │ │ │ │ + ldr r1, [sp, #488] @ 0x1e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r0, r4] │ │ │ │ + ldrb r0, [r1, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r1, [sp, #256] @ 0x100 │ │ │ │ + ldr r1, [sp, #272] @ 0x110 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r1, r3] │ │ │ │ + ldrb r2, [r2, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r1, [sp, #120] @ 0x78 │ │ │ │ + ldr r1, [sp, #136] @ 0x88 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r5, r2] │ │ │ │ + ldrb r2, [r6, r2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #200] @ 0xc8 │ │ │ │ + ldr r4, [sp, #216] @ 0xd8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [sp, #800] @ 0x320 │ │ │ │ + ldr r0, [sp, #816] @ 0x330 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r3, r1] │ │ │ │ + ldrb r4, [r3, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [sp, #680] @ 0x2a8 │ │ │ │ + ldr r0, [sp, #696] @ 0x2b8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #408] @ 0x198 │ │ │ │ + ldr r4, [sp, #424] @ 0x1a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r0, [sp, #432] @ 0x1b0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r7, r7] │ │ │ │ + ldrh r4, [r7, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [sp, #152] @ 0x98 │ │ │ │ + ldr r0, [sp, #168] @ 0xa8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r6, r6] │ │ │ │ + ldrh r2, [r7, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [sp, #32] │ │ │ │ + ldr r0, [sp, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r2, r6] │ │ │ │ + ldrh r2, [r3, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r7, [sp, #944] @ 0x3b0 │ │ │ │ + str r7, [sp, #960] @ 0x3c0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r7, r5] │ │ │ │ + ldrh r6, [r7, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r7, [sp, #832] @ 0x340 │ │ │ │ + str r7, [sp, #848] @ 0x350 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r3, r5] │ │ │ │ + ldrh r2, [r4, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r7, [sp, #720] @ 0x2d0 │ │ │ │ + str r7, [sp, #736] @ 0x2e0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r0, r5] │ │ │ │ + ldrh r6, [r0, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r7, [sp, #600] @ 0x258 │ │ │ │ + str r7, [sp, #616] @ 0x268 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r4, r4] │ │ │ │ + ldrh r0, [r5, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r7, [sp, #480] @ 0x1e0 │ │ │ │ + str r7, [sp, #496] @ 0x1f0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r0, r4] │ │ │ │ + ldrh r2, [r1, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r0, #38] @ 0x26 │ │ │ │ + strh r2, [r1, #38] @ 0x26 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r7, [sp, #152] @ 0x98 │ │ │ │ + str r7, [sp, #168] @ 0xa8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r6, r2] │ │ │ │ + ldrh r2, [r7, r2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r7, [sp, #24] │ │ │ │ + str r7, [sp, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r2, r2] │ │ │ │ + ldrh r2, [r3, r2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [sp, #920] @ 0x398 │ │ │ │ + str r6, [sp, #936] @ 0x3a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r6, r1] │ │ │ │ + ldrh r2, [r7, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [sp, #800] @ 0x320 │ │ │ │ + str r6, [sp, #816] @ 0x330 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #624] @ 0x270 │ │ │ │ + ldr r4, [sp, #640] @ 0x280 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r5, [sp, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #640] @ 0x280 │ │ │ │ + str r6, [sp, #656] @ 0x290 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r4, [sp, #512] @ 0x200 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #528] @ 0x210 │ │ │ │ + str r6, [sp, #544] @ 0x220 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #864] @ 0x360 │ │ │ │ + ldr r3, [sp, #880] @ 0x370 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #368] @ 0x170 │ │ │ │ + str r6, [sp, #384] @ 0x180 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #352] @ 0x160 │ │ │ │ + ldr r3, [sp, #368] @ 0x170 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #256] @ 0x100 │ │ │ │ + str r6, [sp, #272] @ 0x110 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r5, #28] │ │ │ │ + ldrh r4, [r5, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [sp, #928] @ 0x3a0 │ │ │ │ + ldr r4, [sp, #944] @ 0x3b0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #32] │ │ │ │ + str r6, [sp, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r2, r6] │ │ │ │ + ldr r2, [r3, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r5, [sp, #832] @ 0x340 │ │ │ │ + str r5, [sp, #848] @ 0x350 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r4, r5] │ │ │ │ + ldr r4, [r4, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r5, [sp, #608] @ 0x260 │ │ │ │ + str r5, [sp, #624] @ 0x270 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r5, r4] │ │ │ │ + ldr r4, [r5, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r5, [sp, #376] @ 0x178 │ │ │ │ + str r5, [sp, #392] @ 0x188 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r5, r3] │ │ │ │ + ldr r2, [r6, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ mov sl, r1 │ │ │ │ @@ -986493,78 +986494,78 @@ │ │ │ │ b.n 36087a >::_M_default_append(unsigned int)@@Base+0xddce6> │ │ │ │ nop │ │ │ │ ... │ │ │ │ b.n 3611f4 >::_M_default_append(unsigned int)@@Base+0xde660> │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r3, [sp, #488] @ 0x1e8 │ │ │ │ + str r3, [sp, #504] @ 0x1f8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r1, r4] │ │ │ │ + ldrsb r6, [r1, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r3, [sp, #176] @ 0xb0 │ │ │ │ + str r3, [sp, #192] @ 0xc0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r4, [r7, r2] │ │ │ │ + ldrsb r0, [r0, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [sp, #552] @ 0x228 │ │ │ │ + ldr r2, [sp, #568] @ 0x238 │ │ │ │ lsls r3, r1, #1 │ │ │ │ @ instruction: 0xf7a6004e │ │ │ │ - str r2, [sp, #400] @ 0x190 │ │ │ │ + str r2, [sp, #416] @ 0x1a0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r6, r7] │ │ │ │ + strb r0, [r7, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ b.n 360e40 >::_M_default_append(unsigned int)@@Base+0xde2ac> │ │ │ │ lsls r3, r2, #1 │ │ │ │ - str r2, [sp, #168] @ 0xa8 │ │ │ │ + str r2, [sp, #184] @ 0xb8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r7, r6] │ │ │ │ + strb r6, [r7, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ + str r2, [sp, #80] @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r4, r6] │ │ │ │ + strb r4, [r4, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r1, [sp, #984] @ 0x3d8 │ │ │ │ + str r1, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r0, r6] │ │ │ │ + strb r2, [r1, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [sp, #776] @ 0x308 │ │ │ │ + str r0, [sp, #792] @ 0x318 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r2, r1] │ │ │ │ + strb r6, [r2, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [sp, #672] @ 0x2a0 │ │ │ │ + str r0, [sp, #688] @ 0x2b0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r7, r0] │ │ │ │ + strb r4, [r7, r0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [sp, #568] @ 0x238 │ │ │ │ + str r0, [sp, #584] @ 0x248 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r3, r0] │ │ │ │ + strb r2, [r4, r0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [sp, #464] @ 0x1d0 │ │ │ │ + str r0, [sp, #480] @ 0x1e0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r0, r0] │ │ │ │ + strb r0, [r1, r0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [sp, #360] @ 0x168 │ │ │ │ + str r0, [sp, #376] @ 0x178 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r5, r7] │ │ │ │ + strh r6, [r5, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [sp, #256] @ 0x100 │ │ │ │ + str r0, [sp, #272] @ 0x110 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r2, r7] │ │ │ │ + strh r4, [r2, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [sp, #152] @ 0x98 │ │ │ │ + str r0, [sp, #168] @ 0xa8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r6, r6] │ │ │ │ + strh r2, [r7, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ + str r0, [sp, #64] @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r3, r6] │ │ │ │ + strh r0, [r4, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r6, #62] @ 0x3e │ │ │ │ + ldrh r6, [r6, #62] @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r0, r6] │ │ │ │ + strh r6, [r0, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ add r5, sp, #68 @ 0x44 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ ldr r0, [sp, #208] @ 0xd0 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ @@ -986618,25 +986619,25 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #32] @ (360c3c >::_M_default_append(unsigned int)@@Base+0xde0a8>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 36087a >::_M_default_append(unsigned int)@@Base+0xddce6> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - ldrh r0, [r6, #54] @ 0x36 │ │ │ │ + ldrh r4, [r6, #54] @ 0x36 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r0, r2] │ │ │ │ + strh r4, [r0, r2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r2, #54] @ 0x36 │ │ │ │ + ldrh r2, [r3, #54] @ 0x36 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r4, r1] │ │ │ │ + strh r2, [r5, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r7, #52] @ 0x34 │ │ │ │ + ldrh r0, [r0, #54] @ 0x36 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r1, r1] │ │ │ │ + strh r0, [r2, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2912] @ 0xb60 │ │ │ │ subw sp, sp, #1132 @ 0x46c │ │ │ │ @@ -986979,65 +986980,65 @@ │ │ │ │ b.n 360eaa >::_M_default_append(unsigned int)@@Base+0xde316> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ble.n 360f4c >::_M_default_append(unsigned int)@@Base+0xde3b8> │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldmia r5!, {r1, r4, r7} │ │ │ │ + ldmia r5!, {r1, r2, r4, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r5, #60] @ 0x3c │ │ │ │ + strh r0, [r6, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #664] @ 0x298 │ │ │ │ + str r5, [sp, #680] @ 0x2a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r3, #72] @ 0x48 │ │ │ │ + str r0, [r4, #72] @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r4, #44] @ 0x2c │ │ │ │ + ldrh r2, [r5, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #392] @ 0x188 │ │ │ │ + str r5, [sp, #408] @ 0x198 │ │ │ │ lsls r3, r1, #1 │ │ │ │ bgt.n 360fa4 >::_M_default_append(unsigned int)@@Base+0xde410> │ │ │ │ lsls r3, r2, #1 │ │ │ │ - bpl.n 361118 >::_M_default_append(unsigned int)@@Base+0xde584> │ │ │ │ + bpl.n 360f20 >::_M_default_append(unsigned int)@@Base+0xde38c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r5, [sp, #360] @ 0x168 │ │ │ │ + str r5, [sp, #376] @ 0x178 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add sp, #328 @ 0x148 │ │ │ │ + add sp, #344 @ 0x158 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bpl.n 3610c0 >::_M_default_append(unsigned int)@@Base+0xde52c> │ │ │ │ + bpl.n 3610c8 >::_M_default_append(unsigned int)@@Base+0xde534> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r5, [sp, #112] @ 0x70 │ │ │ │ + str r5, [sp, #128] @ 0x80 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #536] @ 0x218 │ │ │ │ + str r5, [sp, #552] @ 0x228 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r2, #32] │ │ │ │ + ldrh r0, [r3, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #952] @ 0x3b8 │ │ │ │ + str r4, [sp, #968] @ 0x3c8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #0 │ │ │ │ + add r7, sp, #16 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r6, #28] │ │ │ │ + ldrh r6, [r6, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #1016] @ 0x3f8 │ │ │ │ + str r4, [sp, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r4, #26] │ │ │ │ + ldrh r0, [r5, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #448] @ 0x1c0 │ │ │ │ + str r3, [sp, #464] @ 0x1d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r0, #26] │ │ │ │ + ldrh r4, [r0, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #752] @ 0x2f0 │ │ │ │ + str r2, [sp, #768] @ 0x300 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r3, #24] │ │ │ │ + ldrh r6, [r3, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [pc, #680] @ (361304 >::_M_default_append(unsigned int)@@Base+0xde770>) │ │ │ │ + ldr r6, [pc, #696] @ (361314 >::_M_default_append(unsigned int)@@Base+0xde780>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r0, #24] │ │ │ │ + ldrh r4, [r0, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #608] @ 0x260 │ │ │ │ + str r3, [sp, #624] @ 0x270 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2936] @ 0xb78 │ │ │ │ mov r9, r2 │ │ │ │ ldr.w r2, [pc, #1296] @ 361588 >::_M_default_append(unsigned int)@@Base+0xde9f4> │ │ │ │ @@ -987536,103 +987537,103 @@ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ b.n 361106 >::_M_default_append(unsigned int)@@Base+0xde572> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ bls.n 3614a4 >::_M_default_append(unsigned int)@@Base+0xde910> │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r3, [sp, #312] @ 0x138 │ │ │ │ + str r3, [sp, #328] @ 0x148 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #272] @ 0x110 │ │ │ │ + str r3, [sp, #288] @ 0x120 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r5, #14] │ │ │ │ + ldrh r4, [r5, #14] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #280] @ 0x118 │ │ │ │ + str r3, [sp, #296] @ 0x128 │ │ │ │ lsls r3, r1, #1 │ │ │ │ bhi.n 3615a0 >::_M_default_append(unsigned int)@@Base+0xdea0c> │ │ │ │ lsls r3, r2, #1 │ │ │ │ - str r3, [sp, #288] @ 0x120 │ │ │ │ + str r3, [sp, #304] @ 0x130 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #896] @ 0x380 │ │ │ │ + str r3, [sp, #912] @ 0x390 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r6, r3] │ │ │ │ + ldrb r4, [r6, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [sp, #232] @ 0xe8 │ │ │ │ + str r4, [sp, #248] @ 0xf8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r2, #6] │ │ │ │ + ldrh r0, [r3, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #112] @ 0x70 │ │ │ │ + str r4, [sp, #128] @ 0x80 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r7, #6] │ │ │ │ + ldrh r6, [r7, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r0, #0] │ │ │ │ + ldrh r2, [r1, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #416] @ 0x1a0 │ │ │ │ + str r3, [sp, #432] @ 0x1b0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r5, #62] @ 0x3e │ │ │ │ + strh r0, [r6, #62] @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ + str r1, [sp, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r2, #0] │ │ │ │ + ldrh r0, [r3, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r5, #56] @ 0x38 │ │ │ │ + strh r6, [r5, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r4, #60] @ 0x3c │ │ │ │ + strh r6, [r4, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #816] @ 0x330 │ │ │ │ + str r2, [sp, #832] @ 0x340 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r0, #54] @ 0x36 │ │ │ │ + strh r0, [r1, #54] @ 0x36 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [pc, #336] @ (361738 >::_M_default_append(unsigned int)@@Base+0xdeba4>) │ │ │ │ + ldr r2, [pc, #352] @ (361748 >::_M_default_append(unsigned int)@@Base+0xdebb4>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r4, #52] @ 0x34 │ │ │ │ + strh r2, [r5, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r1, [sp, #184] @ 0xb8 │ │ │ │ + str r1, [sp, #200] @ 0xc8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r7, #50] @ 0x32 │ │ │ │ + strh r2, [r0, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [pc, #56] @ (361630 >::_M_default_append(unsigned int)@@Base+0xdea9c>) │ │ │ │ + ldr r2, [pc, #72] @ (361640 >::_M_default_append(unsigned int)@@Base+0xdeaac>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r0, [r4, #50] @ 0x32 │ │ │ │ + strh r4, [r4, #50] @ 0x32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r5, {r3, r5, r6} │ │ │ │ + ldmia r5, {r2, r3, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r1, [sp, #312] @ 0x138 │ │ │ │ + str r1, [sp, #328] @ 0x148 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r6, #48] @ 0x30 │ │ │ │ + strh r2, [r7, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r4, #62] @ 0x3e │ │ │ │ + ldrh r0, [r5, #62] @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r1, #48] @ 0x30 │ │ │ │ + strh r0, [r2, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #16] │ │ │ │ + str r0, [sp, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r5, #46] @ 0x2e │ │ │ │ + strh r0, [r6, #46] @ 0x2e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #312] @ 0x138 │ │ │ │ + str r0, [sp, #328] @ 0x148 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r2, #46] @ 0x2e │ │ │ │ + strh r6, [r2, #46] @ 0x2e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #656] @ 0x290 │ │ │ │ + str r0, [sp, #672] @ 0x2a0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r7, #44] @ 0x2c │ │ │ │ + strh r4, [r7, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [pc, #288] @ (36174c >::_M_default_append(unsigned int)@@Base+0xdebb8>) │ │ │ │ + ldr r1, [pc, #304] @ (36175c >::_M_default_append(unsigned int)@@Base+0xdebc8>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r2, [r3, #44] @ 0x2c │ │ │ │ + strh r6, [r3, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [pc, #168] @ (3616dc >::_M_default_append(unsigned int)@@Base+0xdeb48>) │ │ │ │ + ldr r1, [pc, #184] @ (3616ec >::_M_default_append(unsigned int)@@Base+0xdeb58>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r7, #42] @ 0x2a │ │ │ │ + strh r0, [r0, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [pc, #48] @ (36166c >::_M_default_append(unsigned int)@@Base+0xdead8>) │ │ │ │ + ldr r1, [pc, #64] @ (36167c >::_M_default_append(unsigned int)@@Base+0xdeae8>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r3, #42] @ 0x2a │ │ │ │ + strh r2, [r4, #42] @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [pc, #952] @ (3619fc >::_M_default_append(unsigned int)@@Base+0xdee68>) │ │ │ │ + ldr r0, [pc, #968] @ (361a0c >::_M_default_append(unsigned int)@@Base+0xdee78>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2856] @ 0xb28 │ │ │ │ mov r8, r2 │ │ │ │ @@ -988114,81 +988115,81 @@ │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ... │ │ │ │ bcc.n 361ad4 >::_M_default_append(unsigned int)@@Base+0xdef40> │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r7, #112 @ 0x70 │ │ │ │ + movs r7, #116 @ 0x74 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #104] @ 0x68 │ │ │ │ + str r0, [sp, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r7, #30] │ │ │ │ + strh r2, [r0, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #160] @ 0xa0 │ │ │ │ + str r0, [sp, #176] @ 0xb0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ bcc.n 361bc0 >::_M_default_append(unsigned int)@@Base+0xdf02c> │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strh r4, [r6, #62] @ 0x3e │ │ │ │ + strh r0, [r7, #62] @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r5, #20] │ │ │ │ + ldrb r4, [r5, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r3, r0] │ │ │ │ + ldrh r4, [r3, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r3, {r3, r4, r5, r6} │ │ │ │ + ldmia r3, {r2, r3, r4, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r4, #24] │ │ │ │ + strh r6, [r4, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r7, #60] @ 0x3c │ │ │ │ + ldrh r2, [r0, #62] @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r0, #24] │ │ │ │ + ldrh r4, [r0, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r3!, {r1} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r1, #22] │ │ │ │ + ldrh r2, [r2, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r4, [r2, r0] │ │ │ │ + ldrsb r0, [r3, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r6, #58] @ 0x3a │ │ │ │ + ldrh r6, [r6, #58] @ 0x3a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r0, #10] │ │ │ │ + strh r2, [r1, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r4, #54] @ 0x36 │ │ │ │ + ldrh r0, [r5, #54] @ 0x36 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, pc, #264 @ (adr r4, 361cdc >::_M_default_append(unsigned int)@@Base+0xdf148>) │ │ │ │ + add r4, pc, #280 @ (adr r4, 361cec >::_M_default_append(unsigned int)@@Base+0xdf158>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #160 @ (adr r4, 361c78 >::_M_default_append(unsigned int)@@Base+0xdf0e4>) │ │ │ │ + add r4, pc, #176 @ (adr r4, 361c88 >::_M_default_append(unsigned int)@@Base+0xdf0f4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r6, #6] │ │ │ │ + strh r6, [r6, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r1, #50] @ 0x32 │ │ │ │ + ldrh r6, [r1, #50] @ 0x32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r1, #2] │ │ │ │ + strh r4, [r1, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r4, #42] @ 0x2a │ │ │ │ + ldrh r0, [r5, #42] @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r1, #0] │ │ │ │ + strh r4, [r1, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r5, #38] @ 0x26 │ │ │ │ + ldrh r4, [r5, #38] @ 0x26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r4, #31] │ │ │ │ + ldrb r0, [r5, #31] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r3, #30] │ │ │ │ + ldrh r6, [r3, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r5, #30] │ │ │ │ + ldrb r2, [r6, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r2, #32] │ │ │ │ + ldrh r2, [r3, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r1, #30] │ │ │ │ + ldrb r6, [r1, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - orrs r2, r3 │ │ │ │ + orrs r6, r3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r6, #29] │ │ │ │ + ldrb r4, [r6, #29] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - orrs r0, r0 │ │ │ │ + orrs r4, r0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ mov fp, r0 │ │ │ │ ldr r0, [pc, #116] @ (361c88 >::_M_default_append(unsigned int)@@Base+0xdf0f4>) │ │ │ │ movw r1, #273 @ 0x111 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -988228,29 +988229,29 @@ │ │ │ │ ldr r0, [pc, #44] @ (361ca4 >::_M_default_append(unsigned int)@@Base+0xdf110>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3616f2 >::_M_default_append(unsigned int)@@Base+0xdeb5e> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldrb r4, [r6, #26] │ │ │ │ + ldrb r0, [r7, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - negs r4, r0 │ │ │ │ + negs r0, r1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r3, #26] │ │ │ │ + ldrb r4, [r3, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - tst r0, r5 │ │ │ │ + tst r4, r5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r7, #25] │ │ │ │ + ldrb r0, [r0, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - tst r4, r1 │ │ │ │ + tst r0, r2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r4, #25] │ │ │ │ + ldrb r4, [r4, #25] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - rors r6, r5 │ │ │ │ + rors r2, r6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3816] @ 0xee8 │ │ │ │ ldr.w r1, [pc, #3108] @ 3628e0 >::_M_default_append(unsigned int)@@Base+0xdfd4c> │ │ │ │ sub sp, #244 @ 0xf4 │ │ │ │ @@ -989403,155 +989404,155 @@ │ │ │ │ mvn.w sl, #1 │ │ │ │ b.w 361d76 >::_M_default_append(unsigned int)@@Base+0xdf1e2> │ │ │ │ nop │ │ │ │ ldmia r5!, {r3, r6} │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r5, #30] │ │ │ │ + ldrh r6, [r5, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r5, #29] │ │ │ │ + strb r0, [r6, #29] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r5, #21] │ │ │ │ + ldrb r6, [r5, #21] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r7 │ │ │ │ + lsrs r4, r7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldmia r4!, {r1, r2, r3, r7} │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r5, #26] │ │ │ │ + ldrh r2, [r6, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r6, #188 @ 0xbc │ │ │ │ + movs r6, #192 @ 0xc0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r6, #212 @ 0xd4 │ │ │ │ + movs r6, #216 @ 0xd8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r5, #19] │ │ │ │ + ldrb r6, [r5, #19] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - eors r0, r7 │ │ │ │ + eors r4, r7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r0, #24] │ │ │ │ + ldrh r6, [r0, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r5, #18] │ │ │ │ + ldrb r0, [r6, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ands r2, r7 │ │ │ │ + ands r6, r7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r6, [r1, #18] │ │ │ │ + ldrb r2, [r2, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r5, #18] │ │ │ │ + ldrh r0, [r6, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r7, #4] │ │ │ │ + strh r4, [r7, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r7, #13] │ │ │ │ + ldrb r6, [r7, #13] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r7, #8 │ │ │ │ + subs r7, #12 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r5, #30] │ │ │ │ + ldrb r4, [r5, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r5, #12] │ │ │ │ + ldrb r6, [r5, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, #180 @ 0xb4 │ │ │ │ + subs r6, #184 @ 0xb8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r4, #200 @ 0xc8 │ │ │ │ + movs r4, #204 @ 0xcc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r4, #224 @ 0xe0 │ │ │ │ + movs r4, #228 @ 0xe4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r4, #11] │ │ │ │ + ldrb r4, [r4, #11] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, #110 @ 0x6e │ │ │ │ + subs r6, #114 @ 0x72 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r0, #11] │ │ │ │ + ldrb r6, [r0, #11] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r1, #8] │ │ │ │ + ldrh r6, [r1, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r4, #10] │ │ │ │ + ldrb r4, [r4, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, #46 @ 0x2e │ │ │ │ + subs r6, #50 @ 0x32 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r7, r4] │ │ │ │ + str r0, [r0, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r6, r3] │ │ │ │ + str r0, [r7, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r4, #8] │ │ │ │ + ldrb r4, [r4, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r1, #4] │ │ │ │ + ldrh r4, [r1, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r6, #7] │ │ │ │ + ldrb r4, [r6, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r5, #126 @ 0x7e │ │ │ │ + subs r5, #130 @ 0x82 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r5, #2] │ │ │ │ + ldrh r4, [r5, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r0!, {r2, r5, r6, r7} │ │ │ │ + stmia r0!, {r3, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - udf #22 │ │ │ │ + udf #26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r5, #7] │ │ │ │ + ldrb r2, [r6, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r1, #3] │ │ │ │ + ldrb r2, [r2, #3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r5, #60] @ 0x3c │ │ │ │ + strh r2, [r6, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb7de │ │ │ │ + @ instruction: 0xb7e2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r2, #8] │ │ │ │ + ldrh r0, [r3, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r4, #1] │ │ │ │ + ldrb r4, [r4, #1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r4, #8] │ │ │ │ + ldrh r6, [r4, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r0, #18] │ │ │ │ + ldrb r4, [r0, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r3, #0] │ │ │ │ + ldrh r2, [r4, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r4, #0] │ │ │ │ + ldrh r0, [r5, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r7, #116 @ 0x74 │ │ │ │ + adds r7, #120 @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r0, #36] @ 0x24 │ │ │ │ + strh r0, [r1, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r4, #34] @ 0x22 │ │ │ │ + strh r0, [r5, #34] @ 0x22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bhi.n 3628d0 >::_M_default_append(unsigned int)@@Base+0xdfd3c> │ │ │ │ + bhi.n 3628d8 >::_M_default_append(unsigned int)@@Base+0xdfd44> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r2, #10] │ │ │ │ + ldrb r6, [r2, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r7, #34] @ 0x22 │ │ │ │ + strh r6, [r7, #34] @ 0x22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r3, #21] │ │ │ │ + strb r4, [r3, #21] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r7, #4] │ │ │ │ + ldrh r6, [r7, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r0, #6] │ │ │ │ + ldrb r0, [r1, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r3, #44] @ 0x2c │ │ │ │ + ldrh r2, [r4, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r4, #44] @ 0x2c │ │ │ │ + ldrh r4, [r4, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r4, #48] @ 0x30 │ │ │ │ + ldrh r4, [r4, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r7, #19] │ │ │ │ + strb r2, [r0, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r6, #5] │ │ │ │ + ldrb r0, [r7, #5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r0, #7] │ │ │ │ + ldrb r0, [r1, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r4, #16] │ │ │ │ + ldr r2, [r5, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r2, #12] │ │ │ │ + strb r2, [r3, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, #164 @ 0xa4 │ │ │ │ + adds r6, #168 @ 0xa8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r4, [r7, #11] │ │ │ │ + strb r0, [r0, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, #138 @ 0x8a │ │ │ │ + adds r6, #142 @ 0x8e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r0, [r4, #28] │ │ │ │ + strb r4, [r4, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r1, #8] │ │ │ │ + strb r0, [r2, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r5, #156 @ 0x9c │ │ │ │ + adds r5, #160 @ 0xa0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 52d310 │ │ │ │ mov r7, r0 │ │ │ │ cmp r0, #1 │ │ │ │ beq.w 362148 >::_M_default_append(unsigned int)@@Base+0xdf5b4> │ │ │ │ @@ -990563,238 +990564,238 @@ │ │ │ │ ldr r0, [pc, #472] @ (3636d8 >::_M_default_append(unsigned int)@@Base+0xe0b44>) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ str.w r8, [sp, #140] @ 0x8c │ │ │ │ b.w 3627ea >::_M_default_append(unsigned int)@@Base+0xdfc56> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - strb r0, [r6, #2] │ │ │ │ + strb r4, [r6, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #62 @ 0x3e │ │ │ │ + adds r4, #66 @ 0x42 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r0, [r2, #2] │ │ │ │ + strb r4, [r2, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #30 │ │ │ │ + adds r4, #34 @ 0x22 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r2, [r5, #1] │ │ │ │ + strb r6, [r5, #1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r4, #28] │ │ │ │ + ldrb r0, [r5, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r3, #3] │ │ │ │ + ldrb r0, [r4, #3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r0, #0] │ │ │ │ + strb r4, [r0, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r1, #2] │ │ │ │ + strh r4, [r1, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r3, #124] @ 0x7c │ │ │ │ + ldr r4, [r3, #124] @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #102 @ 0x66 │ │ │ │ + adds r3, #106 @ 0x6a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [r7, #120] @ 0x78 │ │ │ │ + ldr r4, [r7, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r0, #2] │ │ │ │ + strh r4, [r0, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r2, #120] @ 0x78 │ │ │ │ + ldr r0, [r3, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r6, #24] │ │ │ │ + ldrb r0, [r7, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r6, #116] @ 0x74 │ │ │ │ + ldr r0, [r7, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #2 │ │ │ │ + adds r3, #6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r1, #116] @ 0x74 │ │ │ │ + ldr r0, [r2, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r7, #27] │ │ │ │ + ldrb r2, [r0, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r1, #112] @ 0x70 │ │ │ │ + ldr r0, [r2, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r2, #26] │ │ │ │ + ldrb r4, [r2, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r3, #108] @ 0x6c │ │ │ │ + ldr r6, [r3, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r5, #24] │ │ │ │ + ldrb r6, [r5, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r6, #104] @ 0x68 │ │ │ │ + ldr r6, [r6, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r7, #22] │ │ │ │ + ldrb r0, [r0, #23] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r0, #104] @ 0x68 │ │ │ │ + ldr r2, [r1, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r5, #30] │ │ │ │ + ldrb r0, [r6, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r0, #0] │ │ │ │ + strh r4, [r0, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r2, #100] @ 0x64 │ │ │ │ + ldr r2, [r3, #100] @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r7, #56] @ 0x38 │ │ │ │ + str r0, [r0, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r7, #20] │ │ │ │ + ldrh r2, [r0, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r3, #96] @ 0x60 │ │ │ │ + ldr r2, [r4, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r6, #15] │ │ │ │ + strb r4, [r6, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r4, #16] │ │ │ │ + ldrh r6, [r4, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r5, #92] @ 0x5c │ │ │ │ + ldr r6, [r5, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r4, #12] │ │ │ │ + ldrh r0, [r5, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r1, #92] @ 0x5c │ │ │ │ + ldr r4, [r1, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r7, #10] │ │ │ │ + strb r6, [r7, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r2, #8] │ │ │ │ + ldrh r4, [r2, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r2, #88] @ 0x58 │ │ │ │ + ldr r0, [r3, #88] @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r2, #4] │ │ │ │ + ldrh r6, [r2, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r6, #84] @ 0x54 │ │ │ │ + ldr r6, [r6, #84] @ 0x54 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r5, #92] @ 0x5c │ │ │ │ + ldr r4, [r5, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r7, #62] @ 0x3e │ │ │ │ + ldrh r2, [r0, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r7, #80] @ 0x50 │ │ │ │ + ldr r2, [r0, #84] @ 0x54 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r0, #60] @ 0x3c │ │ │ │ + strh r0, [r1, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r3, #80] @ 0x50 │ │ │ │ + ldr r6, [r3, #80] @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r6, #54] @ 0x36 │ │ │ │ + strh r0, [r7, #54] @ 0x36 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r6, #76] @ 0x4c │ │ │ │ + ldr r0, [r7, #76] @ 0x4c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r0, #52] @ 0x34 │ │ │ │ + strh r0, [r1, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r7, #72] @ 0x48 │ │ │ │ + ldr r2, [r0, #76] @ 0x4c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r2, #12] │ │ │ │ + ldrh r2, [r3, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r3, #3] │ │ │ │ + strb r4, [r3, #3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r4, #60] @ 0x3c │ │ │ │ + ldr r4, [r4, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r5, #36] @ 0x24 │ │ │ │ + strh r6, [r5, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r0, #40] @ 0x28 │ │ │ │ + strh r2, [r1, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r4, #6] │ │ │ │ + ldrh r0, [r5, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r4, #6] │ │ │ │ + ldrh r2, [r5, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vmla.i q0, q4, d1[2] │ │ │ │ - ldr r4, [r1, #60] @ 0x3c │ │ │ │ + vmla.i q0, q6, d1[2] │ │ │ │ + ldr r0, [r2, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r4, #40] @ 0x28 │ │ │ │ + ldr r2, [r5, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r0, #8] │ │ │ │ + ldrh r0, [r1, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r0, #40] @ 0x28 │ │ │ │ + ldr r4, [r0, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r2, #4] │ │ │ │ + ldrh r0, [r3, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r2, #36] @ 0x24 │ │ │ │ + ldr r4, [r2, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r5, #232 @ 0xe8 │ │ │ │ + cmp r5, #236 @ 0xec │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [r3, #32] │ │ │ │ + ldr r6, [r3, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r2, #40] @ 0x28 │ │ │ │ + ldr r4, [r2, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r5, #8] │ │ │ │ + ldrh r6, [r5, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r4, #28] │ │ │ │ + ldr r2, [r5, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r6, #4] │ │ │ │ + ldrh r0, [r7, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r0, #28] │ │ │ │ + ldr r0, [r1, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r1, #56] @ 0x38 │ │ │ │ + strh r2, [r2, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r6, #58] @ 0x3a │ │ │ │ + strh r2, [r7, #58] @ 0x3a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r2, #24] │ │ │ │ + ldr r0, [r3, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r0, #56] @ 0x38 │ │ │ │ + strh r4, [r0, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r4, 363668 >::_M_default_append(unsigned int)@@Base+0xe0ad4> │ │ │ │ + cbz r0, 36366a >::_M_default_append(unsigned int)@@Base+0xe0ad6> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r2, #4] │ │ │ │ + ldr r2, [r3, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r3, #230 @ 0xe6 │ │ │ │ + cmp r3, #234 @ 0xea │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [r7, #0] │ │ │ │ + ldr r4, [r7, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r3, #200 @ 0xc8 │ │ │ │ + cmp r3, #204 @ 0xcc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [r3, #0] │ │ │ │ + ldr r6, [r3, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r3, #170 @ 0xaa │ │ │ │ + cmp r3, #174 @ 0xae │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r4, #124] @ 0x7c │ │ │ │ + str r6, [r4, #124] @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r3, #112 @ 0x70 │ │ │ │ + cmp r3, #116 @ 0x74 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r7, #120] @ 0x78 │ │ │ │ + str r4, [r7, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r3, #4] │ │ │ │ + strh r2, [r4, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r3, #120] @ 0x78 │ │ │ │ + str r0, [r4, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r3, #42 @ 0x2a │ │ │ │ + cmp r3, #46 @ 0x2e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r7, #116] @ 0x74 │ │ │ │ + str r0, [r0, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r3, #10 │ │ │ │ + cmp r3, #14 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r2, #116] @ 0x74 │ │ │ │ + str r4, [r2, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r3, #13] │ │ │ │ + ldrb r6, [r3, #13] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r5, #112] @ 0x70 │ │ │ │ + str r6, [r5, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r0, #12] │ │ │ │ + ldrb r4, [r0, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r1, #112] @ 0x70 │ │ │ │ + str r6, [r1, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r6, #9] │ │ │ │ + ldrb r4, [r6, #9] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r5, #108] @ 0x6c │ │ │ │ + str r4, [r5, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r6, #7] │ │ │ │ + ldrb r6, [r6, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r7, #104] @ 0x68 │ │ │ │ + str r0, [r0, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r4, #12] │ │ │ │ + ldrb r6, [r4, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r1, #27] │ │ │ │ + strb r6, [r1, #27] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r5, #100] @ 0x64 │ │ │ │ + str r4, [r5, #100] @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r1, #248 @ 0xf8 │ │ │ │ + cmp r1, #252 @ 0xfc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r1, #100] @ 0x64 │ │ │ │ + str r0, [r2, #100] @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r1, #218 @ 0xda │ │ │ │ + cmp r1, #222 @ 0xde │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r6, #96] @ 0x60 │ │ │ │ + str r4, [r6, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r7, #3] │ │ │ │ + ldrb r2, [r0, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r2, #96] @ 0x60 │ │ │ │ + str r6, [r2, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r7, #0] │ │ │ │ + ldrb r0, [r0, #1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r2, #15] │ │ │ │ + strb r4, [r2, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r3, #92] @ 0x5c │ │ │ │ + str r4, [r3, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r7, #30] │ │ │ │ + strb r2, [r0, #31] │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr.w r0, [pc, #1712] @ 363d90 >::_M_default_append(unsigned int)@@Base+0xe11fc> │ │ │ │ mov.w r1, #928 @ 0x3a0 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr.w r0, [pc, #1700] @ 363d94 >::_M_default_append(unsigned int)@@Base+0xe1200> │ │ │ │ @@ -991396,153 +991397,153 @@ │ │ │ │ ldr r1, [pc, #292] @ (363ea4 >::_M_default_append(unsigned int)@@Base+0xe1310>) │ │ │ │ add r1, pc │ │ │ │ b.n 363cf8 >::_M_default_append(unsigned int)@@Base+0xe1164> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ - str r0, [r5, #60] @ 0x3c │ │ │ │ + str r4, [r5, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r4, #25] │ │ │ │ + strb r4, [r4, #25] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r0, #60] @ 0x3c │ │ │ │ + str r2, [r1, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r7, #82 @ 0x52 │ │ │ │ + movs r7, #86 @ 0x56 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r5, #56] @ 0x38 │ │ │ │ + str r4, [r5, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r7, #52 @ 0x34 │ │ │ │ + movs r7, #56 @ 0x38 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [r0, #56] @ 0x38 │ │ │ │ + str r2, [r1, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r7, #18] │ │ │ │ + strb r2, [r0, #19] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r4, #52] @ 0x34 │ │ │ │ + str r2, [r5, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r6, #13] │ │ │ │ + strb r4, [r6, #13] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r0, #120] @ 0x78 │ │ │ │ + str r0, [r1, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r5, #5] │ │ │ │ + strb r4, [r5, #5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r7, #32] │ │ │ │ + str r4, [r7, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r5, #196 @ 0xc4 │ │ │ │ + movs r5, #200 @ 0xc8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r3, #32] │ │ │ │ + str r4, [r3, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r5, #164 @ 0xa4 │ │ │ │ + movs r5, #168 @ 0xa8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r7, #28] │ │ │ │ + str r4, [r7, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r5, #132 @ 0x84 │ │ │ │ + movs r5, #136 @ 0x88 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r3, #28] │ │ │ │ + str r4, [r3, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r5, #100 @ 0x64 │ │ │ │ + movs r5, #104 @ 0x68 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r7, #24] │ │ │ │ + str r4, [r7, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r5, #68 @ 0x44 │ │ │ │ + movs r5, #72 @ 0x48 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r1, #24] │ │ │ │ + str r4, [r1, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r5, #22 │ │ │ │ + movs r5, #26 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r5, #20] │ │ │ │ + str r6, [r5, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r4, #246 @ 0xf6 │ │ │ │ + movs r4, #250 @ 0xfa │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r1, #20] │ │ │ │ + str r0, [r2, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r4, #216 @ 0xd8 │ │ │ │ + movs r4, #220 @ 0xdc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r5, #16] │ │ │ │ + str r0, [r6, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r6, #108] @ 0x6c │ │ │ │ + ldr r0, [r7, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r0, #29] │ │ │ │ + strb r4, [r0, #29] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r6, #12] │ │ │ │ + str r2, [r7, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r0, #108] @ 0x6c │ │ │ │ + ldr r6, [r0, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r4, #22] │ │ │ │ + strb r6, [r4, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r7, #8] │ │ │ │ + str r0, [r0, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r1, #104] @ 0x68 │ │ │ │ + ldr r6, [r1, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r0, #29] │ │ │ │ + strb r2, [r1, #29] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r7, #100] @ 0x64 │ │ │ │ + ldr r6, [r7, #100] @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r6, #100] @ 0x64 │ │ │ │ + ldr r0, [r7, #100] @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r2, #76] @ 0x4c │ │ │ │ + str r4, [r2, #76] @ 0x4c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r4, #104] @ 0x68 │ │ │ │ + ldr r2, [r5, #104] @ 0x68 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r2, [r1, r6] │ │ │ │ + ldrsh r6, [r1, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r3, #24 │ │ │ │ + movs r3, #28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsh r4, [r3, r5] │ │ │ │ + ldrsh r0, [r4, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #236 @ 0xec │ │ │ │ + movs r2, #240 @ 0xf0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsh r4, [r0, r5] │ │ │ │ + ldrsh r0, [r1, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #210 @ 0xd2 │ │ │ │ + movs r2, #214 @ 0xd6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsh r0, [r5, r4] │ │ │ │ + ldrsh r4, [r5, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r5, #25] │ │ │ │ + strb r6, [r5, #25] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r6, [r0, r4] │ │ │ │ + ldrsh r2, [r1, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r7, #27] │ │ │ │ + strb r0, [r0, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r0, [r4, r3] │ │ │ │ + ldrsh r4, [r4, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r2, #26] │ │ │ │ + strb r6, [r2, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r0, [r0, r3] │ │ │ │ + ldrsh r4, [r0, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r0, #24] │ │ │ │ + strb r6, [r0, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r6, [r3, r2] │ │ │ │ + ldrsh r2, [r4, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r0, #22] │ │ │ │ + strb r0, [r1, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r7, #40] @ 0x28 │ │ │ │ + str r6, [r7, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r4, r7] │ │ │ │ + ldrb r2, [r5, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r6, #56] @ 0x38 │ │ │ │ + ldr r6, [r6, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r4, #13] │ │ │ │ + strb r2, [r5, #13] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r7, r6] │ │ │ │ + ldrb r2, [r0, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r0, #56] @ 0x38 │ │ │ │ + ldr r4, [r0, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r0, #14] │ │ │ │ + strb r4, [r0, #14] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r0, r6] │ │ │ │ + ldrb r6, [r0, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r2, #52] @ 0x34 │ │ │ │ + ldr r4, [r2, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r1, #10] │ │ │ │ + strb r2, [r2, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r7, #48] @ 0x30 │ │ │ │ + ldr r2, [r0, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r7, #48] @ 0x30 │ │ │ │ + ldr r4, [r7, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r6, #48] @ 0x30 │ │ │ │ + ldr r6, [r6, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr.w sl, [pc, #444] @ 364068 >::_M_default_append(unsigned int)@@Base+0xe14d4> │ │ │ │ mov r7, r9 │ │ │ │ add sl, pc │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ cmp r7, r3 │ │ │ │ bge.w 362590 >::_M_default_append(unsigned int)@@Base+0xdf9fc> │ │ │ │ @@ -991693,37 +991694,37 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #56] @ (364094 >::_M_default_append(unsigned int)@@Base+0xe1500>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 36371c >::_M_default_append(unsigned int)@@Base+0xe0b88> │ │ │ │ - str r2, [r6, #4] │ │ │ │ + str r6, [r6, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r5, r5] │ │ │ │ + ldrh r2, [r6, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r0, #15] │ │ │ │ + strb r4, [r0, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r1, r5] │ │ │ │ + ldrh r4, [r1, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r2, #3 │ │ │ │ + subs r2, r3, #3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r5, r4] │ │ │ │ + ldrh r6, [r5, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, r7, #2 │ │ │ │ + subs r4, r7, #2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [r5, #12] │ │ │ │ + ldr r4, [r5, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r3, r2] │ │ │ │ + ldrh r0, [r4, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r5, #0 │ │ │ │ + subs r6, r5, #0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r7, r1] │ │ │ │ + ldrh r0, [r0, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r1, #0 │ │ │ │ + subs r6, r1, #0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #216] @ (364184 >::_M_default_append(unsigned int)@@Base+0xe15f0>) │ │ │ │ @@ -991811,43 +991812,43 @@ │ │ │ │ ldr r0, [pc, #76] @ (3641c0 >::_M_default_append(unsigned int)@@Base+0xe162c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3640f4 >::_M_default_append(unsigned int)@@Base+0xe1560> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldrb r0, [r5, #7] │ │ │ │ + ldrb r4, [r5, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrb r4, [r3, #6] │ │ │ │ + ldrb r0, [r4, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r0, [r1, #7] │ │ │ │ + ldrb r4, [r1, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r5, r7] │ │ │ │ + ldr r6, [r5, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r7, #5 │ │ │ │ + adds r6, r7, #5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [r2, r7] │ │ │ │ + ldr r6, [r2, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r4, #5 │ │ │ │ + adds r6, r4, #5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ add r0, sp, #1008 @ 0x3f0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - ldr r6, [r1, r6] │ │ │ │ + ldr r2, [r2, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r3, #4 │ │ │ │ + adds r2, r4, #4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ blt.n 364256 >::_M_default_append(unsigned int)@@Base+0xe16c2> │ │ │ │ - vtbx.8 d21, {d15-d16}, d18 │ │ │ │ + vtbx.8 d21, {d15-d16}, d22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r6, #3 │ │ │ │ + adds r6, r6, #3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #192] @ (364298 >::_M_default_append(unsigned int)@@Base+0xe1704>) │ │ │ │ @@ -991926,39 +991927,39 @@ │ │ │ │ ldr r0, [pc, #68] @ (3642cc >::_M_default_append(unsigned int)@@Base+0xe1738>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 364220 >::_M_default_append(unsigned int)@@Base+0xe168c> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldrb r4, [r7, #2] │ │ │ │ + ldrb r0, [r0, #3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ add r0, sp, #160 @ 0xa0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrb r0, [r6, #1] │ │ │ │ + ldrb r4, [r6, #1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r4, [r3, #2] │ │ │ │ + ldrb r0, [r4, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r7, r2] │ │ │ │ + ldr r2, [r0, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r1, #1 │ │ │ │ + adds r2, r2, #1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ add r7, pc, #928 @ (adr r7, 364658 >::_M_default_append(unsigned int)@@Base+0xe1ac4>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr5, cr15, {7} │ │ │ │ - ldr r2, [r7, r1] │ │ │ │ + ldr r6, [r7, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r1, #0 │ │ │ │ + adds r6, r1, #0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ bge.n 36433a >::_M_default_append(unsigned int)@@Base+0xe17a6> │ │ │ │ - vtbx.8 d21, {d15}, d14 │ │ │ │ + vqrshrun.s64 d21, q1, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r3, r7 │ │ │ │ + subs r2, r4, r7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ mov r0, r1 │ │ │ │ bx lr │ │ │ │ subs r0, r1, r2 │ │ │ │ clz r0, r0 │ │ │ │ lsrs r0, r0, #5 │ │ │ │ bx lr │ │ │ │ @@ -992214,39 +992215,39 @@ │ │ │ │ nop │ │ │ │ add r6, pc, #592 @ (adr r6, 3647bc >::_M_default_append(unsigned int)@@Base+0xe1c28>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r6, pc, #56 @ (adr r6, 3645ac >::_M_default_append(unsigned int)@@Base+0xe1a18>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strb r4, [r1, #25] │ │ │ │ + strb r0, [r2, #25] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, r1, r0 │ │ │ │ + subs r4, r1, r0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r4, [r0, #25] │ │ │ │ + strb r0, [r1, #25] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r1, #23] │ │ │ │ + strb r4, [r1, #23] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, r0, r6 │ │ │ │ + adds r0, r1, r6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r2, [r5, #22] │ │ │ │ + strb r6, [r5, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r4, r5 │ │ │ │ + adds r2, r5, r5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r6, [r1, #22] │ │ │ │ + strb r2, [r2, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r7, #22] │ │ │ │ + strb r4, [r7, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r6, #21] │ │ │ │ + strb r4, [r6, #21] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r5, r4 │ │ │ │ + adds r6, r5, r4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r0, [r2, #21] │ │ │ │ + strb r4, [r2, #21] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r1, r4 │ │ │ │ + adds r6, r1, r4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #268] @ (3646c8 >::_M_default_append(unsigned int)@@Base+0xe1b34>) │ │ │ │ @@ -992357,25 +992358,25 @@ │ │ │ │ ... │ │ │ │ add r4, pc, #304 @ (adr r4, 3647fc >::_M_default_append(unsigned int)@@Base+0xe1c68>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r4, pc, #144 @ (adr r4, 364764 >::_M_default_append(unsigned int)@@Base+0xe1bd0>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strb r0, [r4, #17] │ │ │ │ + strb r4, [r4, #17] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, r3, r0 │ │ │ │ + adds r0, r4, r0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r6, [r3, #16] │ │ │ │ + strb r2, [r4, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r3, #31 │ │ │ │ + asrs r6, r3, #31 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r0, [r0, #16] │ │ │ │ + strb r4, [r0, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r7, #30 │ │ │ │ + asrs r0, r0, #31 │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3800] @ 0xed8 │ │ │ │ ldr r3, [pc, #164] @ (3647a0 >::_M_default_append(unsigned int)@@Base+0xe1c0c>) │ │ │ │ mov r7, r2 │ │ │ │ @@ -992444,31 +992445,31 @@ │ │ │ │ add sp, #276 @ 0x114 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r3, [pc, #40] @ (3647c0 >::_M_default_append(unsigned int)@@Base+0xe1c2c>) │ │ │ │ add r3, pc │ │ │ │ b.n 364746 >::_M_default_append(unsigned int)@@Base+0xe1bb2> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - strb r6, [r3, #14] │ │ │ │ + strb r2, [r4, #14] │ │ │ │ lsls r3, r1, #1 │ │ │ │ add r3, pc, #0 @ (adr r3, 3647a8 >::_M_default_append(unsigned int)@@Base+0xe1c14>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r2, [r0, #15] │ │ │ │ + strb r6, [r0, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r5, #31 │ │ │ │ + lsls r4, r5, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r4, #31 │ │ │ │ + lsls r6, r4, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r4, #31 │ │ │ │ + lsls r0, r5, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ add r2, pc, #560 @ (adr r2, 3649f0 >::_M_default_append(unsigned int)@@Base+0xe1e5c>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r2, r1, #30 │ │ │ │ + lsls r6, r1, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r2, [r0, #116] @ 0x74 │ │ │ │ ldr r3, [r1, #0] │ │ │ │ cmp r3, r2 │ │ │ │ beq.n 36482c >::_M_default_append(unsigned int)@@Base+0xe1c98> │ │ │ │ push {r4, lr} │ │ │ │ ldr r4, [r0, #120] @ 0x78 │ │ │ │ @@ -992747,17 +992748,17 @@ │ │ │ │ nop │ │ │ │ @ instruction: 0xb796 │ │ │ │ lsls r6, r1, #1 │ │ │ │ @ instruction: 0xb710 │ │ │ │ lsls r6, r1, #1 │ │ │ │ @ instruction: 0xb6e6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r2, #2] │ │ │ │ + strb r0, [r3, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r7, #3] │ │ │ │ + strb r4, [r7, #3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ add.w r4, r0, #196608 @ 0x30000 │ │ │ │ mov r5, r0 │ │ │ │ @@ -992989,63 +992990,63 @@ │ │ │ │ movs r3, #4 │ │ │ │ str r3, [r4, #36] @ 0x24 │ │ │ │ b.n 364ad8 >::_M_default_append(unsigned int)@@Base+0xe1f44> │ │ │ │ movs r3, #5 │ │ │ │ str r3, [r4, #36] @ 0x24 │ │ │ │ b.n 364ad8 >::_M_default_append(unsigned int)@@Base+0xe1f44> │ │ │ │ nop │ │ │ │ - lsls r6, r5, #18 │ │ │ │ - lsls r3, r1, #1 │ │ │ │ - lsls r0, r4, #17 │ │ │ │ - lsls r3, r1, #1 │ │ │ │ - lsls r6, r1, #17 │ │ │ │ + lsls r2, r6, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsls r4, r4, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r0, #17 │ │ │ │ + lsls r2, r2, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r6, #16 │ │ │ │ + lsls r0, r5, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #28 │ │ │ │ + lsls r0, r1, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #0 │ │ │ │ + lsls r6, r6, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [pc, #400] @ (364ea0 >::_M_default_append(unsigned int)@@Base+0xe230c>) │ │ │ │ - lsls r5, r1, #1 │ │ │ │ - movs r1, #218 @ 0xda │ │ │ │ + movs r2, #32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #72 @ 0x48 │ │ │ │ + movs r2, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ + ldr r3, [pc, #416] @ (364eb0 >::_M_default_append(unsigned int)@@Base+0xe231c>) │ │ │ │ + lsls r5, r1, #1 │ │ │ │ movs r1, #222 @ 0xde │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #200 @ 0xc8 │ │ │ │ + movs r2, #76 @ 0x4c │ │ │ │ lsls r3, r1, #1 │ │ │ │ movs r1, #226 @ 0xe2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #28 │ │ │ │ + movs r1, #204 @ 0xcc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #174 @ 0xae │ │ │ │ + movs r1, #230 @ 0xe6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #192 @ 0xc0 │ │ │ │ + movs r2, #32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #186 @ 0xba │ │ │ │ + movs r1, #178 @ 0xb2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #136 @ 0x88 │ │ │ │ + movs r1, #196 @ 0xc4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #170 @ 0xaa │ │ │ │ + movs r1, #190 @ 0xbe │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #164 @ 0xa4 │ │ │ │ + movs r1, #140 @ 0x8c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #170 @ 0xaa │ │ │ │ + movs r1, #174 @ 0xae │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r5, #12 │ │ │ │ + movs r1, #168 @ 0xa8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r0, #244 @ 0xf4 │ │ │ │ + movs r1, #174 @ 0xae │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r0, #218 @ 0xda │ │ │ │ + lsls r4, r5, #12 │ │ │ │ + lsls r3, r1, #1 │ │ │ │ + movs r0, #248 @ 0xf8 │ │ │ │ + lsls r3, r1, #1 │ │ │ │ + movs r0, #222 @ 0xde │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #260] @ (364e68 >::_M_default_append(unsigned int)@@Base+0xe22d4>) │ │ │ │ @@ -993151,50 +993152,50 @@ │ │ │ │ ldr r0, [pc, #88] @ (364eb0 >::_M_default_append(unsigned int)@@Base+0xe231c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 364dac >::_M_default_append(unsigned int)@@Base+0xe2218> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldr r0, [r4, #96] @ 0x60 │ │ │ │ + ldr r4, [r4, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r4, [sp, #624] @ 0x270 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldr r0, [r1, #92] @ 0x5c │ │ │ │ + ldr r4, [r1, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [r0, #96] @ 0x60 │ │ │ │ + ldr r4, [r0, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r0, #80] @ 0x50 │ │ │ │ + ldr r2, [r1, #80] @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r0, #3 │ │ │ │ + asrs r6, r0, #3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [r5, #76] @ 0x4c │ │ │ │ + ldr r2, [r6, #76] @ 0x4c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r5, #2 │ │ │ │ + asrs r6, r5, #2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r4, [sp, #272] @ 0x110 │ │ │ │ lsls r3, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - ldr r2, [r5, #72] @ 0x48 │ │ │ │ + ldr r6, [r5, #72] @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r4, #1 │ │ │ │ + asrs r2, r5, #1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldrsb r1, [r5, r1] │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r7, #68] @ 0x44 │ │ │ │ + ldr r2, [r0, #72] @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r7, #32 │ │ │ │ + asrs r6, r7, #32 │ │ │ │ lsls r0, r1, #1 │ │ │ │ subs r6, #193 @ 0xc1 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [r2, #68] @ 0x44 │ │ │ │ + ldr r6, [r2, #68] @ 0x44 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r1, #32 │ │ │ │ + asrs r2, r2, #32 │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ sub sp, #92 @ 0x5c │ │ │ │ @@ -993516,23 +993517,23 @@ │ │ │ │ ... │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [sp, #984] @ 0x3d8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldr r2, [r1, #52] @ 0x34 │ │ │ │ + ldr r6, [r1, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r0, #24] │ │ │ │ + ldr r0, [r1, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r0, #21 │ │ │ │ + lsrs r4, r0, #21 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [r1, #32] │ │ │ │ + ldr r2, [r2, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r5, #16] │ │ │ │ + ldr r2, [r6, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ add.w r2, r5, #196608 @ 0x30000 │ │ │ │ movs r7, #1 │ │ │ │ mov fp, sl │ │ │ │ ldr r0, [r2, #8] │ │ │ │ ldrb r4, [r0, #1] │ │ │ │ cmp r4, #0 │ │ │ │ @@ -994212,111 +994213,111 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 365522 >::_M_default_append(unsigned int)@@Base+0xe298e> │ │ │ │ add.w r2, r5, #196608 @ 0x30000 │ │ │ │ b.n 365660 >::_M_default_append(unsigned int)@@Base+0xe2acc> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - stc2l 0, cr0, [r4, #-296] @ 0xfffffed8 │ │ │ │ - str r0, [r7, #116] @ 0x74 │ │ │ │ + stc2l 0, cr0, [r8, #-296] @ 0xfffffed8 │ │ │ │ + str r4, [r7, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r1, #116] @ 0x74 │ │ │ │ + str r6, [r1, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stc2 0, cr0, [lr], {74} @ 0x4a │ │ │ │ - ldr r0, [r6, #24] │ │ │ │ + ldc2 0, cr0, [r2], {74} @ 0x4a │ │ │ │ + ldr r4, [r6, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r2, #96] @ 0x60 │ │ │ │ + str r0, [r3, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r6, #88] @ 0x58 │ │ │ │ + str r6, [r6, #88] @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r5, #5 │ │ │ │ + lsrs r6, r5, #5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r2, #88] @ 0x58 │ │ │ │ + str r0, [r3, #88] @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r1, #5 │ │ │ │ + lsrs r0, r2, #5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ + ldr r6, [r7, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r2, #104] @ 0x68 │ │ │ │ + str r4, [r2, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r6, #104] @ 0x68 │ │ │ │ + str r2, [r7, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r1, #80] @ 0x50 │ │ │ │ + str r0, [r2, #80] @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r3, #76] @ 0x4c │ │ │ │ + str r0, [r4, #76] @ 0x4c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r2, #2 │ │ │ │ + lsrs r2, r3, #2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r7, #92] @ 0x5c │ │ │ │ + str r4, [r7, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r2, #96] @ 0x60 │ │ │ │ + str r0, [r3, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r5, #64] @ 0x40 │ │ │ │ + str r0, [r6, #64] @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r7, #60] @ 0x3c │ │ │ │ + str r0, [r0, #64] @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r6, #30 │ │ │ │ + lsls r2, r7, #30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [r3, #60] @ 0x3c │ │ │ │ + str r2, [r4, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r3, #30 │ │ │ │ + lsls r6, r3, #30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r0, #52] @ 0x34 │ │ │ │ + str r0, [r1, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r6, #44] @ 0x2c │ │ │ │ + str r4, [r6, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r5, #26 │ │ │ │ + lsls r6, r5, #26 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r2, #44] @ 0x2c │ │ │ │ + str r0, [r3, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r1, #26 │ │ │ │ + lsls r2, r2, #26 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r7, #40] @ 0x28 │ │ │ │ + str r6, [r7, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r6, #25 │ │ │ │ + lsls r0, r7, #25 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r2, #36] @ 0x24 │ │ │ │ + str r0, [r3, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r1, #24 │ │ │ │ + lsls r2, r2, #24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r3, #52] @ 0x34 │ │ │ │ + str r4, [r3, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r5, #32] │ │ │ │ + str r4, [r5, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r4, #23 │ │ │ │ + lsls r0, r5, #23 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [r0, #32] │ │ │ │ + str r2, [r1, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r0, #23 │ │ │ │ + lsls r4, r0, #23 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r3, #10 │ │ │ │ + subs r3, #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r1, #28] │ │ │ │ + str r6, [r1, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r0, #22 │ │ │ │ + lsls r0, r1, #22 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r6, #24] │ │ │ │ + str r4, [r6, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r5, #21 │ │ │ │ + lsls r6, r5, #21 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [r2, #24] │ │ │ │ + str r2, [r3, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r2, #21 │ │ │ │ + lsls r4, r2, #21 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r7, #20] │ │ │ │ + str r6, [r7, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r6, #20 │ │ │ │ + lsls r0, r7, #20 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r3, #20] │ │ │ │ + str r0, [r4, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r3, #20 │ │ │ │ + lsls r4, r3, #20 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r0, #20] │ │ │ │ + str r4, [r0, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r7, #19 │ │ │ │ + lsls r6, r7, #19 │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2016] @ 0x7e0 │ │ │ │ subw sp, sp, #2036 @ 0x7f4 │ │ │ │ @@ -994959,71 +994960,71 @@ │ │ │ │ blx 11690 <__strncat_chk@plt> │ │ │ │ b.n 365dce >::_M_default_append(unsigned int)@@Base+0xe323a> │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r6, [r1, #60] @ 0x3c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ble.n 366194 >::_M_default_append(unsigned int)@@Base+0xe3600> │ │ │ │ + ble.n 36619c >::_M_default_append(unsigned int)@@Base+0xe3608> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, r7, r5 │ │ │ │ + adds r6, r7, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bgt.n 3660dc >::_M_default_append(unsigned int)@@Base+0xe3548> │ │ │ │ + bgt.n 3660e4 >::_M_default_append(unsigned int)@@Base+0xe3550> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r4!, {r1, r4} │ │ │ │ + stmia r4!, {r1, r2, r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r6, r4 │ │ │ │ + adds r4, r6, r4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - svc 148 @ 0x94 │ │ │ │ + svc 152 @ 0x98 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsh r4, [r7, r2] │ │ │ │ + ldrsh r0, [r0, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - blt.n 366190 >::_M_default_append(unsigned int)@@Base+0xe35fc> │ │ │ │ + blt.n 366198 >::_M_default_append(unsigned int)@@Base+0xe3604> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r4, r6} │ │ │ │ + stmia r2!, {r1, r3, r4, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r7, #29 │ │ │ │ + asrs r4, r7, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ble.n 366140 >::_M_default_append(unsigned int)@@Base+0xe35ac> │ │ │ │ + ble.n 366148 >::_M_default_append(unsigned int)@@Base+0xe35b4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bge.n 3661f0 >::_M_default_append(unsigned int)@@Base+0xe365c> │ │ │ │ + bge.n 3661f8 >::_M_default_append(unsigned int)@@Base+0xe3664> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r1!, {r2, r3, r5, r6} │ │ │ │ + stmia r1!, {r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r3, #26 │ │ │ │ + asrs r6, r3, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r1, #25 │ │ │ │ + asrs r4, r1, #25 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldrh r4, [r3, #26] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - bhi.n 366178 >::_M_default_append(unsigned int)@@Base+0xe35e4> │ │ │ │ + bhi.n 366180 >::_M_default_append(unsigned int)@@Base+0xe35ec> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 3661cc >::_M_default_append(unsigned int)@@Base+0xe3638> │ │ │ │ + bgt.n 3661d4 >::_M_default_append(unsigned int)@@Base+0xe3640> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blt.n 3661a8 >::_M_default_append(unsigned int)@@Base+0xe3614> │ │ │ │ + blt.n 3661b0 >::_M_default_append(unsigned int)@@Base+0xe361c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blt.n 366170 >::_M_default_append(unsigned int)@@Base+0xe35dc> │ │ │ │ + blt.n 366178 >::_M_default_append(unsigned int)@@Base+0xe35e4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r5, r5] │ │ │ │ + ldrh r4, [r5, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - itet ge │ │ │ │ + itee ge │ │ │ │ lslge r4, r1, #1 │ │ │ │ - asrlt r4, r3, #19 │ │ │ │ - lslge r3, r1, #1 │ │ │ │ - blt.n 3662ac >::_M_default_append(unsigned int)@@Base+0xe3718> │ │ │ │ + asrlt r0, r4, #19 │ │ │ │ + lsllt r3, r1, #1 │ │ │ │ + blt.n 3662b4 >::_M_default_append(unsigned int)@@Base+0xe3720> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bvc.n 3662b4 >::_M_default_append(unsigned int)@@Base+0xe3720> │ │ │ │ + bvc.n 3662bc >::_M_default_append(unsigned int)@@Base+0xe3728> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x00be │ │ │ │ + bkpt 0x00c2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r0, #16 │ │ │ │ + asrs r0, r1, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bge.n 3660ec >::_M_default_append(unsigned int)@@Base+0xe3558> │ │ │ │ + bge.n 3660f4 >::_M_default_append(unsigned int)@@Base+0xe3560> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bvs.n 3660f0 >::_M_default_append(unsigned int)@@Base+0xe355c> │ │ │ │ + bvs.n 3660f8 >::_M_default_append(unsigned int)@@Base+0xe3564> │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r2, [pc, #184] @ (3662a0 >::_M_default_append(unsigned int)@@Base+0xe370c>) │ │ │ │ mov.w r9, #0 │ │ │ │ mov r3, fp │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ add r2, pc │ │ │ │ @@ -995086,25 +995087,25 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #40] @ (3662b8 >::_M_default_append(unsigned int)@@Base+0xe3724>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 36625a >::_M_default_append(unsigned int)@@Base+0xe36c6> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - bls.n 3662fc >::_M_default_append(unsigned int)@@Base+0xe3768> │ │ │ │ + bls.n 366304 >::_M_default_append(unsigned int)@@Base+0xe3770> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r2, [r3, r1] │ │ │ │ + ldr r6, [r3, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldc2 0, cr0, [r4], {71} @ 0x47 │ │ │ │ - ldr r2, [r7, r0] │ │ │ │ + ldc2 0, cr0, [r8], {71} @ 0x47 │ │ │ │ + ldr r6, [r7, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfbf60047 │ │ │ │ - ldr r2, [r3, r0] │ │ │ │ + @ instruction: 0xfbfa0047 │ │ │ │ + ldr r6, [r3, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfbd40047 │ │ │ │ + @ instruction: 0xfbd80047 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ mov r4, r0 │ │ │ │ mov r8, r2 │ │ │ │ @@ -995415,56 +995416,56 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3665d6 >::_M_default_append(unsigned int)@@Base+0xe3a42> │ │ │ │ strh r4, [r4, #56] @ 0x38 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r0, r7 │ │ │ │ + movs r4, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r1!, {r1, r4, r7} │ │ │ │ + stmia r1!, {r1, r2, r4, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vmla.i32 q8, q5, d10[0] │ │ │ │ - stmia r1!, {r1, r2, r6} │ │ │ │ + vmla.i32 q8, q7, d10[0] │ │ │ │ + stmia r1!, {r1, r3, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsb r6, [r4, r2] │ │ │ │ + ldrsb r2, [r5, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfa620047 │ │ │ │ - ldrsb r4, [r3, r2] │ │ │ │ + @ instruction: 0xfa660047 │ │ │ │ + ldrsb r0, [r4, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r0, r0] │ │ │ │ + ldrsb r6, [r0, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh.w r0, [lr, #71] @ 0x47 │ │ │ │ - ldr r4, [r2, #72] @ 0x48 │ │ │ │ + vst1.8 {d16[2]}, [r2], r7 │ │ │ │ + ldr r0, [r3, #72] @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r5, r4] │ │ │ │ + ldrh r4, [r5, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r0, r7] │ │ │ │ + strb r6, [r0, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ strh r2, [r6, #38] @ 0x26 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r0, r3] │ │ │ │ + ldrh r2, [r1, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r0, r3] │ │ │ │ + ldrh r4, [r0, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r2, r5] │ │ │ │ + strb r4, [r2, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vst4.16 {d0-d3}, [ip], r7 │ │ │ │ - strb r2, [r7, r3] │ │ │ │ + ldrsb.w r0, [r0, r7] │ │ │ │ + strb r6, [r7, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh.w r0, [r6, #71] @ 0x47 │ │ │ │ - strb r6, [r3, r3] │ │ │ │ + ldrh.w r0, [sl, #71] @ 0x47 │ │ │ │ + strb r2, [r4, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb.w r0, [r8, #71] @ 0x47 │ │ │ │ - strb r6, [r7, r2] │ │ │ │ + ldrb.w r0, [ip, #71] @ 0x47 │ │ │ │ + strb r2, [r0, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr??.w r0, [r8, r7] │ │ │ │ - strb r6, [r3, r2] │ │ │ │ + ldr??.w r0, [ip, r7] │ │ │ │ + strb r2, [r4, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr.w r0, [r8, r7] │ │ │ │ + ldr.w r0, [ip, r7] │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3448] @ 0xd78 │ │ │ │ ldr r4, [pc, #984] @ (366a74 >::_M_default_append(unsigned int)@@Base+0xe3ee0>) │ │ │ │ mov r9, r0 │ │ │ │ @@ -995837,53 +995838,53 @@ │ │ │ │ strb r6, [r4, #0] │ │ │ │ b.n 366844 >::_M_default_append(unsigned int)@@Base+0xe3cb0> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ strh r2, [r5, #26] │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r0, [r1, r7] │ │ │ │ + strb r4, [r1, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r4, r5] │ │ │ │ + strb r0, [r5, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - beq.n 366b38 >::_M_default_append(unsigned int)@@Base+0xe3fa4> │ │ │ │ + beq.n 366b40 >::_M_default_append(unsigned int)@@Base+0xe3fac> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 3669ec >::_M_default_append(unsigned int)@@Base+0xe3e58> │ │ │ │ + bcc.n 3669f4 >::_M_default_append(unsigned int)@@Base+0xe3e60> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bcs.n 366a70 >::_M_default_append(unsigned int)@@Base+0xe3edc> │ │ │ │ + bcs.n 366a78 >::_M_default_append(unsigned int)@@Base+0xe3ee4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ strh r4, [r0, #14] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strb r0, [r1, r1] │ │ │ │ + strb r4, [r1, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcs.n 3669cc >::_M_default_append(unsigned int)@@Base+0xe3e38> │ │ │ │ + bcs.n 3669d4 >::_M_default_append(unsigned int)@@Base+0xe3e40> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r6, {r1, r3, r5, r6, r7} │ │ │ │ + ldmia r6, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 366b04 >::_M_default_append(unsigned int)@@Base+0xe3f70> │ │ │ │ + bcs.n 366b0c >::_M_default_append(unsigned int)@@Base+0xe3f78> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r2, r7, #28 │ │ │ │ + lsrs r6, r7, #28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 366ab4 >::_M_default_append(unsigned int)@@Base+0xe3f20> │ │ │ │ + bcs.n 366abc >::_M_default_append(unsigned int)@@Base+0xe3f28> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bne.n 366a38 >::_M_default_append(unsigned int)@@Base+0xe3ea4> │ │ │ │ + bne.n 366a40 >::_M_default_append(unsigned int)@@Base+0xe3eac> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r4, [r7, r5] │ │ │ │ + strb r0, [r0, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 366a00 >::_M_default_append(unsigned int)@@Base+0xe3e6c> │ │ │ │ + bne.n 366a08 >::_M_default_append(unsigned int)@@Base+0xe3e74> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r0, [r5, r4] │ │ │ │ + strh r4, [r5, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bne.n 366b88 >::_M_default_append(unsigned int)@@Base+0xe3ff4> │ │ │ │ + bne.n 366b90 >::_M_default_append(unsigned int)@@Base+0xe3ffc> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bne.n 366b00 >::_M_default_append(unsigned int)@@Base+0xe3f6c> │ │ │ │ + bne.n 366b08 >::_M_default_append(unsigned int)@@Base+0xe3f74> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r6, [r3, r2] │ │ │ │ + strh r2, [r4, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - beq.n 366a40 >::_M_default_append(unsigned int)@@Base+0xe3eac> │ │ │ │ + beq.n 366a48 >::_M_default_append(unsigned int)@@Base+0xe3eb4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2632] @ 0xa48 │ │ │ │ subw sp, sp, #1420 @ 0x58c │ │ │ │ @@ -996125,33 +996126,33 @@ │ │ │ │ mov.w sl, #1 │ │ │ │ b.n 366c52 >::_M_default_append(unsigned int)@@Base+0xe40be> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r0, [r1, #28] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldmia r4, {r1, r3, r4, r7} │ │ │ │ + ldmia r4, {r1, r2, r3, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r1, #5 │ │ │ │ + lsrs r4, r1, #5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldrb r2, [r3, #25] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r4, r5, #1 │ │ │ │ + lsrs r0, r6, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7!, {r2} │ │ │ │ + ldmia r7!, {r3} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r4} │ │ │ │ + ldmia r3!, {r1, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r6, {r2, r6} │ │ │ │ + ldmia r6, {r3, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r6!, {r4, r5} │ │ │ │ + ldmia r6!, {r2, r4, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r7, #32] │ │ │ │ + ldrh r2, [r0, #34] @ 0x22 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r5!, {r1, r4, r6, r7} │ │ │ │ + ldmia r5!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1648] @ 0x670 │ │ │ │ ldr.w r5, [pc, #2920] @ 367918 >::_M_default_append(unsigned int)@@Base+0xe4d84> │ │ │ │ @@ -997194,114 +997195,114 @@ │ │ │ │ bl 525220 │ │ │ │ b.n 367366 >::_M_default_append(unsigned int)@@Base+0xe47d2> │ │ │ │ ... │ │ │ │ ldrb r0, [r2, #17] │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [pc, #728] @ (367bfc >::_M_default_append(unsigned int)@@Base+0xe5068>) │ │ │ │ + ldr r6, [pc, #744] @ (367c0c >::_M_default_append(unsigned int)@@Base+0xe5078>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stc2l 0, cr0, [r0], #-284 @ 0xfffffee4 │ │ │ │ - ldr r6, [pc, #896] @ (367cac >::_M_default_append(unsigned int)@@Base+0xe5118>) │ │ │ │ + stc2l 0, cr0, [r4], #-284 @ 0xfffffee4 │ │ │ │ + ldr r6, [pc, #912] @ (367cbc >::_M_default_append(unsigned int)@@Base+0xe5128>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 367848 >::_M_default_append(unsigned int)@@Base+0xe4cb4> │ │ │ │ + b.n 367850 >::_M_default_append(unsigned int)@@Base+0xe4cbc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #776] @ (367c3c >::_M_default_append(unsigned int)@@Base+0xe50a8>) │ │ │ │ + ldr r3, [pc, #792] @ (367c4c >::_M_default_append(unsigned int)@@Base+0xe50b8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vhadd.s q8, q6, │ │ │ │ + vmla.i d0, d0, d3[1] │ │ │ │ ldrb r2, [r2, #12] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r2, r1, #16 │ │ │ │ + lsrs r6, r1, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r2, #16 │ │ │ │ + lsrs r4, r2, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r1, #16 │ │ │ │ + lsrs r6, r1, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r1, #17 │ │ │ │ + lsrs r6, r1, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r7, #6 │ │ │ │ + lsrs r4, r7, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3, {r1, r3, r7} │ │ │ │ + ldmia r3, {r1, r2, r3, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r0, r6, #16 │ │ │ │ + lsrs r4, r6, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3!, {r1, r4, r6} │ │ │ │ + ldmia r3!, {r1, r2, r4, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r7, sp, #480 @ 0x1e0 │ │ │ │ + add r7, sp, #496 @ 0x1f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r4, #18 │ │ │ │ + lsls r0, r5, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r4, r5} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #528] @ (367b7c >::_M_default_append(unsigned int)@@Base+0xe4fe8>) │ │ │ │ + ldr r4, [pc, #544] @ (367b8c >::_M_default_append(unsigned int)@@Base+0xe4ff8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r7, #11 │ │ │ │ + lsrs r4, r7, #11 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [pc, #808] @ (367c9c >::_M_default_append(unsigned int)@@Base+0xe5108>) │ │ │ │ + ldr r1, [pc, #824] @ (367cac >::_M_default_append(unsigned int)@@Base+0xe5118>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #840 @ 0x348 │ │ │ │ + add r5, sp, #856 @ 0x358 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb.w r0, [r0, r7] │ │ │ │ - stmia r6!, {r1, r2, r3, r5} │ │ │ │ + ldrsb.w r0, [r4, r7] │ │ │ │ + stmia r6!, {r1, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r1!, {r7} │ │ │ │ + ldmia r1!, {r2, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r5, #50 @ 0x32 │ │ │ │ + movs r5, #54 @ 0x36 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r1, r5} │ │ │ │ + ldmia r0!, {r1, r2, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r0!, {r1, r2, r4} │ │ │ │ + ldmia r0!, {r1, r3, r4} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cdp2 0, 3, cr0, cr4, cr11, {2} │ │ │ │ - asrs r0, r0, #9 │ │ │ │ + cdp2 0, 3, cr0, cr8, cr11, {2} │ │ │ │ + asrs r4, r0, #9 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r3, #92 @ 0x5c │ │ │ │ + adds r3, #96 @ 0x60 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r2, r3, r4, r6} │ │ │ │ + stmia r5!, {r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r0!, {r1, r3, r4, r7} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bxns r6 │ │ │ │ + bx r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldmia r7!, {r0, r2, r3, r4} │ │ │ │ @ instruction: 0xffffcf09 │ │ │ │ @ instruction: 0xffffcef3 │ │ │ │ - vqshlu.s64 d20, d30, #63 @ 0x3f │ │ │ │ + vmlsl.u q10, d31, d2[0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r6, r4 │ │ │ │ + cmp r2, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r0, #27 │ │ │ │ + lsls r6, r0, #27 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [pc, #32] @ (3679e4 >::_M_default_append(unsigned int)@@Base+0xe4e50>) │ │ │ │ + ldr r2, [pc, #48] @ (3679f4 >::_M_default_append(unsigned int)@@Base+0xe4e60>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r7, r3] │ │ │ │ + ldrh r6, [r7, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mvns r2, r2 │ │ │ │ + mvns r6, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 3678ec >::_M_default_append(unsigned int)@@Base+0xe4d58> │ │ │ │ + b.n 3678f4 >::_M_default_append(unsigned int)@@Base+0xe4d60> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bics r2, r7 │ │ │ │ + bics r6, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 3678c4 >::_M_default_append(unsigned int)@@Base+0xe4d30> │ │ │ │ + b.n 3678cc >::_M_default_append(unsigned int)@@Base+0xe4d38> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - muls r2, r0 │ │ │ │ + muls r6, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 3677dc >::_M_default_append(unsigned int)@@Base+0xe4c48> │ │ │ │ + b.n 3677e4 >::_M_default_append(unsigned int)@@Base+0xe4c50> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmn r4, r1 │ │ │ │ + cmn r0, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 3676f8 >::_M_default_append(unsigned int)@@Base+0xe4b64> │ │ │ │ + b.n 367700 >::_M_default_append(unsigned int)@@Base+0xe4b6c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmn r6, r0 │ │ │ │ + cmn r2, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r1, r4, r5, r7} │ │ │ │ + stmia r7!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r2, r3, r4, r6, r7} │ │ │ │ + stmia r7!, {r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bgt.n 3679d0 >::_M_default_append(unsigned int)@@Base+0xe4e3c> │ │ │ │ + bgt.n 3679d8 >::_M_default_append(unsigned int)@@Base+0xe4e44> │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr.w r1, [pc, #3388] @ 368738 >::_M_default_append(unsigned int)@@Base+0xe5ba4> │ │ │ │ mov r0, r6 │ │ │ │ adds r7, #3 │ │ │ │ movw r3, #562 @ 0x232 │ │ │ │ add r1, pc │ │ │ │ ldr.w fp, [sp, #72] @ 0x48 │ │ │ │ @@ -998452,181 +998453,181 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #368] @ (368898 >::_M_default_append(unsigned int)@@Base+0xe5d04>) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 366ef2 >::_M_default_append(unsigned int)@@Base+0xe435e> │ │ │ │ ... │ │ │ │ - cdp2 0, 3, cr0, cr8, cr8, {2} │ │ │ │ - b.n 36814c >::_M_default_append(unsigned int)@@Base+0xe55b8> │ │ │ │ + cdp2 0, 3, cr0, cr12, cr8, {2} │ │ │ │ + b.n 368154 >::_M_default_append(unsigned int)@@Base+0xe55c0> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r0!, {r5, r7} │ │ │ │ + stmia r0!, {r2, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r7, #58 @ 0x3a │ │ │ │ + subs r7, #62 @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 368d34 >::_M_default_append(unsigned int)@@Base+0xe61a0> │ │ │ │ + b.n 368d3c >::_M_default_append(unsigned int)@@Base+0xe61a8> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r6, #236 @ 0xec │ │ │ │ + subs r6, #240 @ 0xf0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 368ca0 >::_M_default_append(unsigned int)@@Base+0xe610c> │ │ │ │ + b.n 368ca8 >::_M_default_append(unsigned int)@@Base+0xe6114> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r6, #154 @ 0x9a │ │ │ │ + subs r6, #158 @ 0x9e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 368c04 >::_M_default_append(unsigned int)@@Base+0xe6070> │ │ │ │ + b.n 368c0c >::_M_default_append(unsigned int)@@Base+0xe6078> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r6, #108 @ 0x6c │ │ │ │ + subs r6, #112 @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r5, #226 @ 0xe2 │ │ │ │ + subs r5, #230 @ 0xe6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ands r4, r4 │ │ │ │ + ands r0, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {} │ │ │ │ + stmia r3!, {r2} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bhi.n 36878c >::_M_default_append(unsigned int)@@Base+0xe5bf8> │ │ │ │ + bhi.n 368794 >::_M_default_append(unsigned int)@@Base+0xe5c00> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sbcs r2, r6 │ │ │ │ + sbcs r6, r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #784 @ (adr r6, 368a88 >::_M_default_append(unsigned int)@@Base+0xe5ef4>) │ │ │ │ + add r6, pc, #800 @ (adr r6, 368a98 >::_M_default_append(unsigned int)@@Base+0xe5f04>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - pop {r2, r3, r4, r7} │ │ │ │ + pop {r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - pop {r1, r2, r7} │ │ │ │ + pop {r1, r3, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbnz r6, 368784 >::_M_default_append(unsigned int)@@Base+0xe5bf0> │ │ │ │ + cbnz r2, 368786 >::_M_default_append(unsigned int)@@Base+0xe5bf2> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3688b4 >::_M_default_append(unsigned int)@@Base+0xe5d20> │ │ │ │ + b.n 3688bc >::_M_default_append(unsigned int)@@Base+0xe5d28> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - pop {r1, r2, r3, r5} │ │ │ │ + pop {r1, r4, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - sub sp, #504 @ 0x1f8 │ │ │ │ + cbz r2, 368790 >::_M_default_append(unsigned int)@@Base+0xe5bfc> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r0, 368804 >::_M_default_append(unsigned int)@@Base+0xe5c70> │ │ │ │ + cbnz r4, 368804 >::_M_default_append(unsigned int)@@Base+0xe5c70> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbnz r6, 3687f8 >::_M_default_append(unsigned int)@@Base+0xe5c64> │ │ │ │ + cbnz r2, 3687fa >::_M_default_append(unsigned int)@@Base+0xe5c66> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vst1.8 {d0[2]}, [r4], sl │ │ │ │ - b.n 368f2c >::_M_default_append(unsigned int)@@Base+0xe6398> │ │ │ │ + vst1.8 {d0[2]}, [r8], sl │ │ │ │ + b.n 368f34 >::_M_default_append(unsigned int)@@Base+0xe63a0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #208 @ (adr r5, 368874 >::_M_default_append(unsigned int)@@Base+0xe5ce0>) │ │ │ │ + add r5, pc, #224 @ (adr r5, 368884 >::_M_default_append(unsigned int)@@Base+0xe5cf0>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 368eb4 >::_M_default_append(unsigned int)@@Base+0xe6320> │ │ │ │ + b.n 368ebc >::_M_default_append(unsigned int)@@Base+0xe6328> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, #110 @ 0x6e │ │ │ │ + subs r2, #114 @ 0x72 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - udf #40 @ 0x28 │ │ │ │ + udf #44 @ 0x2c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - revsh r2, r1 │ │ │ │ + revsh r6, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r7, sp, #832 @ 0x340 │ │ │ │ + add r7, sp, #848 @ 0x350 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r6, [r5, #2] │ │ │ │ + ldrb r2, [r6, #2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - rev16 r2, r1 │ │ │ │ + rev16 r6, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r1, #178 @ 0xb2 │ │ │ │ + subs r1, #182 @ 0xb6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ble.n 3688b0 >::_M_default_append(unsigned int)@@Base+0xe5d1c> │ │ │ │ + ble.n 3688b8 >::_M_default_append(unsigned int)@@Base+0xe5d24> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r1, #62 @ 0x3e │ │ │ │ + subs r1, #66 @ 0x42 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bgt.n 3687c0 >::_M_default_append(unsigned int)@@Base+0xe5c2c> │ │ │ │ + bgt.n 3687c8 >::_M_default_append(unsigned int)@@Base+0xe5c34> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r7, [pc, #888] @ (368b4c >::_M_default_append(unsigned int)@@Base+0xe5fb8>) │ │ │ │ + ldr r7, [pc, #904] @ (368b5c >::_M_default_append(unsigned int)@@Base+0xe5fc8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, #114 @ 0x72 │ │ │ │ + subs r6, #118 @ 0x76 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, #92 @ 0x5c │ │ │ │ + subs r6, #96 @ 0x60 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r0, #30] │ │ │ │ + strb r2, [r1, #30] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, #166 @ 0xa6 │ │ │ │ + subs r0, #170 @ 0xaa │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bgt.n 3688a8 >::_M_default_append(unsigned int)@@Base+0xe5d14> │ │ │ │ + bgt.n 3688b0 >::_M_default_append(unsigned int)@@Base+0xe5d1c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, #46 @ 0x2e │ │ │ │ + subs r0, #50 @ 0x32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - blt.n 3687c0 >::_M_default_append(unsigned int)@@Base+0xe5c2c> │ │ │ │ + blt.n 3687c8 >::_M_default_append(unsigned int)@@Base+0xe5c34> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, #12 │ │ │ │ + subs r0, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - blt.n 368784 >::_M_default_append(unsigned int)@@Base+0xe5bf0> │ │ │ │ + blt.n 36878c >::_M_default_append(unsigned int)@@Base+0xe5bf8> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r7, #230 @ 0xe6 │ │ │ │ + adds r7, #234 @ 0xea │ │ │ │ lsls r3, r1, #1 │ │ │ │ - blt.n 368750 >::_M_default_append(unsigned int)@@Base+0xe5bbc> │ │ │ │ + blt.n 368758 >::_M_default_append(unsigned int)@@Base+0xe5bc4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r7, #190 @ 0xbe │ │ │ │ + adds r7, #194 @ 0xc2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - blt.n 368708 >::_M_default_append(unsigned int)@@Base+0xe5b74> │ │ │ │ + blt.n 368710 >::_M_default_append(unsigned int)@@Base+0xe5b7c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r7, #158 @ 0x9e │ │ │ │ + adds r7, #162 @ 0xa2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - blt.n 3688bc >::_M_default_append(unsigned int)@@Base+0xe5d28> │ │ │ │ + blt.n 3688c4 >::_M_default_append(unsigned int)@@Base+0xe5d30> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r7, #122 @ 0x7a │ │ │ │ + adds r7, #126 @ 0x7e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - blt.n 36887c >::_M_default_append(unsigned int)@@Base+0xe5ce8> │ │ │ │ + blt.n 368884 >::_M_default_append(unsigned int)@@Base+0xe5cf0> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r7, #86 @ 0x56 │ │ │ │ + adds r7, #90 @ 0x5a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - blt.n 368840 >::_M_default_append(unsigned int)@@Base+0xe5cac> │ │ │ │ + blt.n 368848 >::_M_default_append(unsigned int)@@Base+0xe5cb4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r7, #50 @ 0x32 │ │ │ │ + adds r7, #54 @ 0x36 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bge.n 3687fc >::_M_default_append(unsigned int)@@Base+0xe5c68> │ │ │ │ + bge.n 368804 >::_M_default_append(unsigned int)@@Base+0xe5c70> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r7, #14 │ │ │ │ + adds r7, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bge.n 3687c0 >::_M_default_append(unsigned int)@@Base+0xe5c2c> │ │ │ │ + bge.n 3687c8 >::_M_default_append(unsigned int)@@Base+0xe5c34> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, #234 @ 0xea │ │ │ │ + adds r6, #238 @ 0xee │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bge.n 368780 >::_M_default_append(unsigned int)@@Base+0xe5bec> │ │ │ │ + bge.n 368788 >::_M_default_append(unsigned int)@@Base+0xe5bf4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, #204 @ 0xcc │ │ │ │ + adds r6, #208 @ 0xd0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bge.n 368748 >::_M_default_append(unsigned int)@@Base+0xe5bb4> │ │ │ │ + bge.n 368750 >::_M_default_append(unsigned int)@@Base+0xe5bbc> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, #168 @ 0xa8 │ │ │ │ + adds r6, #172 @ 0xac │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bge.n 36890c >::_M_default_append(unsigned int)@@Base+0xe5d78> │ │ │ │ + bge.n 368914 >::_M_default_append(unsigned int)@@Base+0xe5d80> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, #134 @ 0x86 │ │ │ │ + adds r6, #138 @ 0x8a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bge.n 3688d0 >::_M_default_append(unsigned int)@@Base+0xe5d3c> │ │ │ │ + bge.n 3688d8 >::_M_default_append(unsigned int)@@Base+0xe5d44> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, #90 @ 0x5a │ │ │ │ + adds r6, #94 @ 0x5e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bge.n 368880 >::_M_default_append(unsigned int)@@Base+0xe5cec> │ │ │ │ + bge.n 368888 >::_M_default_append(unsigned int)@@Base+0xe5cf4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, #78 @ 0x4e │ │ │ │ + adds r6, #82 @ 0x52 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str??.w r0, [r0, sl] │ │ │ │ - ldr r2, [sp, #544] @ 0x220 │ │ │ │ + str??.w r0, [r4, sl] │ │ │ │ + ldr r2, [sp, #560] @ 0x230 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf7fc004a │ │ │ │ - ldr r1, [sp, #872] @ 0x368 │ │ │ │ + strb.w r0, [r0, sl] │ │ │ │ + ldr r1, [sp, #888] @ 0x378 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, ip │ │ │ │ + add r2, sp │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf710004a │ │ │ │ - @ instruction: 0xfbd20047 │ │ │ │ - @ instruction: 0xf706004a │ │ │ │ - ldr r1, [sp, #408] @ 0x198 │ │ │ │ + @ instruction: 0xf714004a │ │ │ │ + @ instruction: 0xfbd60047 │ │ │ │ + @ instruction: 0xf70a004a │ │ │ │ + ldr r1, [sp, #424] @ 0x1a8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf6e6004a │ │ │ │ - adds r4, #156 @ 0x9c │ │ │ │ + @ instruction: 0xf6ea004a │ │ │ │ + adds r4, #160 @ 0xa0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ + ldr r1, [sp, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp 0, 6, cr0, cr12, cr10, {2} │ │ │ │ - addw r0, ip, #2122 @ 0x84a │ │ │ │ - adds r3, #132 @ 0x84 │ │ │ │ + cdp 0, 7, cr0, cr0, cr10, {2} │ │ │ │ + @ instruction: 0xf610004a │ │ │ │ + adds r3, #136 @ 0x88 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r4, #5 │ │ │ │ + lsrs r2, r5, #5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ bl 5da4b4 │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ ldr r3, [r3, #0] │ │ │ │ adds r3, #2 │ │ │ │ cmp r0, r3 │ │ │ │ @@ -998979,77 +998980,77 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 368318 >::_M_default_append(unsigned int)@@Base+0xe5784> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - str r6, [sp, #544] @ 0x220 │ │ │ │ + str r6, [sp, #560] @ 0x230 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xebe0004a │ │ │ │ - sxth r2, r1 │ │ │ │ + @ instruction: 0xebe4004a │ │ │ │ + sxth r6, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbz r2, 368cb6 >::_M_default_append(unsigned int)@@Base+0xe6122> │ │ │ │ + cbz r6, 368cb6 >::_M_default_append(unsigned int)@@Base+0xe6122> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r1, #102 @ 0x66 │ │ │ │ + adds r1, #106 @ 0x6a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bfi r0, r0, #1, #10 │ │ │ │ - cbz r0, 368cae >::_M_default_append(unsigned int)@@Base+0xe611a> │ │ │ │ + bfi r0, r4, #1, #10 │ │ │ │ + cbz r4, 368cae >::_M_default_append(unsigned int)@@Base+0xe611a> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #222 @ 0xde │ │ │ │ + adds r0, #226 @ 0xe2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 368bc8 >::_M_default_append(unsigned int)@@Base+0xe6034> │ │ │ │ + bmi.n 368bd0 >::_M_default_append(unsigned int)@@Base+0xe603c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #190 @ 0xbe │ │ │ │ + adds r0, #194 @ 0xc2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 368d90 >::_M_default_append(unsigned int)@@Base+0xe61fc> │ │ │ │ + bmi.n 368d98 >::_M_default_append(unsigned int)@@Base+0xe6204> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbz r6, 368ca4 >::_M_default_append(unsigned int)@@Base+0xe6110> │ │ │ │ + cbz r2, 368ca6 >::_M_default_append(unsigned int)@@Base+0xe6112> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #126 @ 0x7e │ │ │ │ + adds r0, #130 @ 0x82 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 368d1c >::_M_default_append(unsigned int)@@Base+0xe6188> │ │ │ │ + bmi.n 368d24 >::_M_default_append(unsigned int)@@Base+0xe6190> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #100 @ 0x64 │ │ │ │ + adds r0, #104 @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 368cec >::_M_default_append(unsigned int)@@Base+0xe6158> │ │ │ │ + bmi.n 368cf4 >::_M_default_append(unsigned int)@@Base+0xe6160> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r4, [sp, #928] @ 0x3a0 │ │ │ │ + str r4, [sp, #944] @ 0x3b0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [sp, #912] @ 0x390 │ │ │ │ + str r4, [sp, #928] @ 0x3a0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r7, #140 @ 0x8c │ │ │ │ + subs r7, #144 @ 0x90 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - rsbs r0, ip, #74 @ 0x4a │ │ │ │ - @ instruction: 0xf190004a │ │ │ │ - @ instruction: 0xf6520047 │ │ │ │ - @ instruction: 0xf186004a │ │ │ │ - add r7, sp, #760 @ 0x2f8 │ │ │ │ + @ instruction: 0xf1e0004a │ │ │ │ + @ instruction: 0xf194004a │ │ │ │ + @ instruction: 0xf6560047 │ │ │ │ + @ instruction: 0xf18a004a │ │ │ │ + add r7, sp, #776 @ 0x308 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - sbc.w r0, r8, #74 @ 0x4a │ │ │ │ - cmp r7, #24 │ │ │ │ + sbc.w r0, ip, #74 @ 0x4a │ │ │ │ + cmp r7, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcs.n 368c80 >::_M_default_append(unsigned int)@@Base+0xe60ec> │ │ │ │ + bcs.n 368c88 >::_M_default_append(unsigned int)@@Base+0xe60f4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, #252 @ 0xfc │ │ │ │ + cmp r7, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcs.n 368c50 >::_M_default_append(unsigned int)@@Base+0xe60bc> │ │ │ │ + bcs.n 368c58 >::_M_default_append(unsigned int)@@Base+0xe60c4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, #220 @ 0xdc │ │ │ │ + cmp r6, #224 @ 0xe0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcs.n 368c18 >::_M_default_append(unsigned int)@@Base+0xe6084> │ │ │ │ + bcs.n 368c20 >::_M_default_append(unsigned int)@@Base+0xe608c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf0ec004a │ │ │ │ - cmp r6, #118 @ 0x76 │ │ │ │ + @ instruction: 0xf0f0004a │ │ │ │ + cmp r6, #122 @ 0x7a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcs.n 368d58 >::_M_default_append(unsigned int)@@Base+0xe61c4> │ │ │ │ + bcs.n 368d60 >::_M_default_append(unsigned int)@@Base+0xe61cc> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, #86 @ 0x56 │ │ │ │ + cmp r6, #90 @ 0x5a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcs.n 368d20 >::_M_default_append(unsigned int)@@Base+0xe618c> │ │ │ │ + bcs.n 368d28 >::_M_default_append(unsigned int)@@Base+0xe6194> │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ vmov.f64 d7, d1 │ │ │ │ @@ -999095,17 +999096,17 @@ │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mov r0, r3 │ │ │ │ add sp, #52 @ 0x34 │ │ │ │ pop {pc} │ │ │ │ - cmp r5, #62 @ 0x3e │ │ │ │ + cmp r5, #66 @ 0x42 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - beq.n 368d78 >::_M_default_append(unsigned int)@@Base+0xe61e4> │ │ │ │ + beq.n 368d80 >::_M_default_append(unsigned int)@@Base+0xe61ec> │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #236] @ (368e84 >::_M_default_append(unsigned int)@@Base+0xe62f0>) │ │ │ │ @@ -999202,45 +999203,45 @@ │ │ │ │ ldr r0, [pc, #80] @ (368ec4 >::_M_default_append(unsigned int)@@Base+0xe6330>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 368de0 >::_M_default_append(unsigned int)@@Base+0xe624c> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - cmp r5, #236 @ 0xec │ │ │ │ + cmp r5, #240 @ 0xf0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldrb r0, [r5, r1] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r5, #148 @ 0x94 │ │ │ │ + cmp r5, #152 @ 0x98 │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #204 @ 0xcc │ │ │ │ + cmp r5, #208 @ 0xd0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r4, #210 @ 0xd2 │ │ │ │ + cmp r4, #214 @ 0xd6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - beq.n 368dbc >::_M_default_append(unsigned int)@@Base+0xe6228> │ │ │ │ + beq.n 368dc4 >::_M_default_append(unsigned int)@@Base+0xe6230> │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldrb r0, [r5, r0] │ │ │ │ lsls r3, r2, #1 │ │ │ │ iteet mi │ │ │ │ - vmullmi.u q9, d31, d14 │ │ │ │ + @ instruction: 0xffff2c92 │ │ │ │ lslpl r3, r1, #1 │ │ │ │ - beq.n 368f44 >::_M_default_append(unsigned int)@@Base+0xe63b0> @ unpredictable │ │ │ │ + beq.n 368f4c >::_M_default_append(unsigned int)@@Base+0xe63b8> @ unpredictable │ │ │ │ lslmi r7, r0, #1 │ │ │ │ asrs r5, r1, #25 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r4, #98 @ 0x62 │ │ │ │ + cmp r4, #102 @ 0x66 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - beq.n 368ef8 >::_M_default_append(unsigned int)@@Base+0xe6364> │ │ │ │ + beq.n 368f00 >::_M_default_append(unsigned int)@@Base+0xe636c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ mcr2 15, 5, pc, cr5, cr15, {7} @ │ │ │ │ - cmp r4, #54 @ 0x36 │ │ │ │ + cmp r4, #58 @ 0x3a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7, {r1, r4, r5, r6, r7} │ │ │ │ + ldmia r7, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #262144 @ 0x40000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -999478,47 +999479,47 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldrh r6, [r1, r4] │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r3, #162 @ 0xa2 │ │ │ │ + cmp r3, #166 @ 0xa6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r4, r7} │ │ │ │ + push {r1, r2, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r4, r7} │ │ │ │ + push {r2, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r2, #126 @ 0x7e │ │ │ │ + cmp r2, #130 @ 0x82 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r1, r3, r4, r5} │ │ │ │ + ldmia r6!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldr r6, [r1, r7] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r2, #58 @ 0x3a │ │ │ │ + cmp r2, #62 @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r4, r5, r6, r7} │ │ │ │ + ldmia r5, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - push {r1, r3} │ │ │ │ + push {r1, r2, r3} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r5} │ │ │ │ + push {r1, r2, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r1, #248 @ 0xf8 │ │ │ │ + cmp r1, #252 @ 0xfc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r5, {r2, r4, r5, r7} │ │ │ │ + ldmia r5, {r3, r4, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r1, #222 @ 0xde │ │ │ │ + cmp r1, #226 @ 0xe2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r5!, {r1, r3, r4, r7} │ │ │ │ + ldmia r5!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r1, #196 @ 0xc4 │ │ │ │ + cmp r1, #200 @ 0xc8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r5!, {r1, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf3760047 │ │ │ │ + @ instruction: 0xf37a0047 │ │ │ │ vldr d7, [sl, #136] @ 0x88 │ │ │ │ vmov.f64 d6, #112 @ 0x3f800000 1.0 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ble.n 3691f8 >::_M_default_append(unsigned int)@@Base+0xe6664> │ │ │ │ vmov.f64 d0, d6 │ │ │ │ mov r1, sl │ │ │ │ @@ -999796,39 +999797,39 @@ │ │ │ │ mov r1, sl │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ str.w sl, [sp, #52] @ 0x34 │ │ │ │ b.n 3692a2 >::_M_default_append(unsigned int)@@Base+0xe670e> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - cmp r0, #46 @ 0x2e │ │ │ │ + cmp r0, #50 @ 0x32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3, {r3, r5, r6, r7} │ │ │ │ + ldmia r3, {r2, r3, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r0, #16 │ │ │ │ + cmp r0, #20 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3, {r2, r3, r6, r7} │ │ │ │ + ldmia r3!, {r4, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r0, #20 │ │ │ │ + cmp r0, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r7, #92 @ 0x5c │ │ │ │ + movs r7, #96 @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3, {r3, r4} │ │ │ │ + ldmia r3, {r2, r3, r4} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - pop {r2, r5} │ │ │ │ + pop {r3, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r2, #42 @ 0x2a │ │ │ │ + cmp r2, #46 @ 0x2e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r5, #178 @ 0xb2 │ │ │ │ + movs r5, #182 @ 0xb6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r5, r6} │ │ │ │ + ldmia r1, {r1, r4, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r5, #154 @ 0x9a │ │ │ │ + movs r5, #158 @ 0x9e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r6} │ │ │ │ + ldmia r1, {r1, r3, r4, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ add.w sl, sp, #196608 @ 0x30000 │ │ │ │ sub.w r2, r6, #92 @ 0x5c │ │ │ │ add.w sl, sl, #204 @ 0xcc │ │ │ │ sub.w r3, r6, #80 @ 0x50 │ │ │ │ mov.w ip, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -1000234,69 +1000235,69 @@ │ │ │ │ ldrd fp, r7, [sp, #60] @ 0x3c │ │ │ │ bl 3646ec >::_M_default_append(unsigned int)@@Base+0xe1b58> │ │ │ │ mvn.w sl, #1 │ │ │ │ b.n 369916 >::_M_default_append(unsigned int)@@Base+0xe6d82> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - cmp r0, #128 @ 0x80 │ │ │ │ + cmp r0, #132 @ 0x84 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r4, #32 │ │ │ │ + movs r4, #36 @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r4, #6 │ │ │ │ + movs r4, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r1, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r3, #232 @ 0xe8 │ │ │ │ + movs r3, #236 @ 0xec │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r2, r5, r7} │ │ │ │ + stmia r7!, {r3, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb884 │ │ │ │ + @ instruction: 0xb888 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r6, #124 @ 0x7c │ │ │ │ + movs r6, #128 @ 0x80 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r6, #196 @ 0xc4 │ │ │ │ + movs r6, #200 @ 0xc8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #210 @ 0xd2 │ │ │ │ + movs r2, #214 @ 0xd6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r7} │ │ │ │ + stmia r6!, {r1, r4, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r6, #106 @ 0x6a │ │ │ │ + movs r6, #110 @ 0x6e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r6, #134 @ 0x86 │ │ │ │ + movs r6, #138 @ 0x8a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #76 @ 0x4c │ │ │ │ + movs r2, #80 @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r6!, {r3} │ │ │ │ + stmia r6!, {r2, r3} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r5, #212 @ 0xd4 │ │ │ │ + movs r5, #216 @ 0xd8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #192 @ 0xc0 │ │ │ │ + movs r1, #196 @ 0xc4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r1, r3, r4, r5, r6} │ │ │ │ + stmia r5!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r1, #158 @ 0x9e │ │ │ │ + movs r1, #162 @ 0xa2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r3, r4, r6} │ │ │ │ + stmia r5!, {r2, r3, r4, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r1, #132 @ 0x84 │ │ │ │ + movs r1, #136 @ 0x88 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r6} │ │ │ │ + stmia r5!, {r2, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r1, #96 @ 0x60 │ │ │ │ + movs r1, #100 @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r1, r3, r4} │ │ │ │ + stmia r5!, {r1, r2, r3, r4} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb640 │ │ │ │ + @ instruction: 0xb644 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r4, #60 @ 0x3c │ │ │ │ + movs r4, #64 @ 0x40 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mcrr2 0, 4, r0, sl, cr10 │ │ │ │ + mcrr2 0, 4, r0, lr, cr10 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ add.w r2, r2, #1392 @ 0x570 │ │ │ │ vldr d0, [r2] │ │ │ │ vmov s15, r9 │ │ │ │ ldr.w r3, [r4, #4072] @ 0xfe8 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ @@ -1001061,156 +1001062,156 @@ │ │ │ │ bl 17d50 │ │ │ │ mvn.w r3, #8 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ b.w 3692a2 >::_M_default_append(unsigned int)@@Base+0xe670e> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - subs r0, r2, #7 │ │ │ │ + subs r4, r2, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r0, #4 │ │ │ │ + subs r6, r0, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r2!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r2!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bge.n 36a440 >::_M_default_append(unsigned int)@@Base+0xe78ac> │ │ │ │ + bge.n 36a448 >::_M_default_append(unsigned int)@@Base+0xe78b4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r3, #4 │ │ │ │ + movs r3, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r7, #1 │ │ │ │ + subs r6, r7, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r2!, {r1, r4, r5} │ │ │ │ + stmia r2!, {r1, r2, r4, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, r3, #1 │ │ │ │ + subs r4, r3, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r2!, {r1, r4} │ │ │ │ + stmia r2!, {r1, r2, r4} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r2, r6, #0 │ │ │ │ + subs r6, r6, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r1!, {r1, r3, r5, r6, r7} │ │ │ │ + stmia r1!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, r5, #7 │ │ │ │ + adds r4, r5, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r1!, {r5, r7} │ │ │ │ + stmia r1!, {r2, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r2, #98 @ 0x62 │ │ │ │ + movs r2, #102 @ 0x66 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, r6, #6 │ │ │ │ + adds r4, r6, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r1!, {r3, r5, r6} │ │ │ │ + stmia r1!, {r2, r3, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, r0, #6 │ │ │ │ + adds r2, r1, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r4, r5} │ │ │ │ + stmia r1!, {r1, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, r1, #4 │ │ │ │ + adds r2, r2, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r6, r7} │ │ │ │ + stmia r0!, {r1, r3, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, r0, #3 │ │ │ │ + adds r4, r0, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r0!, {r3, r4, r5, r6} │ │ │ │ + stmia r0!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r0, #22 │ │ │ │ + movs r0, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, r6, #1 │ │ │ │ + adds r4, r6, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r0!, {r3, r5} │ │ │ │ + stmia r0!, {r2, r3, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, r2, #0 │ │ │ │ + adds r4, r2, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - it gt │ │ │ │ + ite gt │ │ │ │ lslgt r7, r0, #1 │ │ │ │ - subs r4, r7, #4 │ │ │ │ + suble r0, r0, #5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r6, r6 │ │ │ │ + subs r6, r6, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - itet vs │ │ │ │ + itee vs │ │ │ │ lslvs r7, r0, #1 │ │ │ │ - subvc r6, r3, r6 │ │ │ │ - lslvs r3, r1, #1 │ │ │ │ - subs r6, r5, #5 │ │ │ │ + subvc r2, r4, r6 │ │ │ │ + lslvc r3, r1, #1 │ │ │ │ + subs r2, r6, #5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, r3, r5 │ │ │ │ + subs r0, r4, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - itet ne │ │ │ │ + itte ne │ │ │ │ lslne r7, r0, #1 │ │ │ │ - subeq r6, r6, r4 │ │ │ │ - lslne r3, r1, #1 │ │ │ │ - bkpt 0x00ee │ │ │ │ + subne r2, r7, r4 │ │ │ │ + lsleq r3, r1, #1 │ │ │ │ + bkpt 0x00f2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r4, r5, #1 │ │ │ │ + subs r0, r6, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r2, r3 │ │ │ │ + subs r2, r3, r3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bkpt 0x008e │ │ │ │ + bkpt 0x0092 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, r4, r2 │ │ │ │ + subs r4, r4, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bkpt 0x005a │ │ │ │ + bkpt 0x005e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r4, r7, r1 │ │ │ │ + subs r0, r0, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bkpt 0x0036 │ │ │ │ + bkpt 0x003a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r6, r1, r0 │ │ │ │ + subs r2, r2, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r3, r6, r7, pc} │ │ │ │ + pop {r2, r3, r6, r7, pc} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r4, r5, r7 │ │ │ │ + adds r0, r6, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r1, r5, r7, pc} │ │ │ │ + pop {r1, r2, r5, r7, pc} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, r5, r6 │ │ │ │ + adds r2, r6, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r3, r5, r6, pc} │ │ │ │ + pop {r2, r3, r5, r6, pc} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r2, r1, r6 │ │ │ │ + adds r6, r1, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r2, r6, pc} │ │ │ │ + pop {r3, r6, pc} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r4, r2, r5 │ │ │ │ + adds r0, r3, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r1, r2, r3, pc} │ │ │ │ + pop {r1, r4, pc} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, r6, r4 │ │ │ │ + adds r2, r7, r4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r4, #40] @ 0x28 │ │ │ │ + strh r4, [r4, #40] @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, r4, #4 │ │ │ │ + adds r4, r4, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - orr.w r0, r8, #13238272 @ 0xca0000 │ │ │ │ - adds r2, r4, #4 │ │ │ │ + orr.w r0, ip, #13238272 @ 0xca0000 │ │ │ │ + adds r6, r4, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - and.w r0, lr, #13238272 @ 0xca0000 │ │ │ │ - adds r0, r1, r2 │ │ │ │ + ands.w r0, r2, #13238272 @ 0xca0000 │ │ │ │ + adds r4, r1, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r1, r6} │ │ │ │ + pop {r1, r2, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bfi r0, lr, #1, #10 │ │ │ │ - subs r4, r7, r6 │ │ │ │ + @ instruction: 0xf372004a │ │ │ │ + subs r0, r0, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r3, r0 │ │ │ │ + adds r2, r4, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r0, 36a4d2 >::_M_default_append(unsigned int)@@Base+0xe793e> │ │ │ │ + cbnz r4, 36a4d2 >::_M_default_append(unsigned int)@@Base+0xe793e> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r5, #31 │ │ │ │ + asrs r0, r6, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r6, 36a4cc >::_M_default_append(unsigned int)@@Base+0xe7938> │ │ │ │ + cbnz r2, 36a4ce >::_M_default_append(unsigned int)@@Base+0xe793a> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r7, #30 │ │ │ │ + asrs r6, r7, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r4, 36a4c8 >::_M_default_append(unsigned int)@@Base+0xe7934> │ │ │ │ + cbnz r0, 36a4ca >::_M_default_append(unsigned int)@@Base+0xe7936> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r2, #30 │ │ │ │ + asrs r2, r3, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r0, 36a4c8 >::_M_default_append(unsigned int)@@Base+0xe7934> │ │ │ │ + cbnz r4, 36a4c8 >::_M_default_append(unsigned int)@@Base+0xe7934> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r6, #29 │ │ │ │ + asrs r0, r7, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r5, #0 │ │ │ │ + adds r6, r5, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 368ec8 >::_M_default_append(unsigned int)@@Base+0xe6334> │ │ │ │ @@ -1001231,17 +1001232,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - asrs r4, r7, #23 │ │ │ │ + asrs r0, r0, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r0, 36a4f6 >::_M_default_append(unsigned int)@@Base+0xe7962> │ │ │ │ + cbnz r4, 36a4f6 >::_M_default_append(unsigned int)@@Base+0xe7962> │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #84] @ (36a52c >::_M_default_append(unsigned int)@@Base+0xe7998>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -1001278,15 +1001279,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ cmp r6, r5 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r4, r0, r2 │ │ │ │ + subs r0, r1, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ add ip, pc │ │ │ │ lsls r3, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ @@ -1001591,57 +1001592,57 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 36a7ee >::_M_default_append(unsigned int)@@Base+0xe7c5a> │ │ │ │ add r8, r7 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r0, r0, r0 │ │ │ │ + subs r4, r0, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, r3, r6 │ │ │ │ + adds r0, r4, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb85c │ │ │ │ + @ instruction: 0xb860 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r4, r0, r6 │ │ │ │ + adds r0, r1, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb844 │ │ │ │ + @ instruction: 0xb848 │ │ │ │ lsls r7, r0, #1 │ │ │ │ mvns r6, r3 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r2, r7, r1 │ │ │ │ + adds r6, r7, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r0, r1 │ │ │ │ + adds r2, r1, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r7, #31 │ │ │ │ + adds r2, r0, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb6be │ │ │ │ + @ instruction: 0xb6c2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r4, #31 │ │ │ │ + asrs r2, r5, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb6a6 │ │ │ │ + @ instruction: 0xb6aa │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r0, #31 │ │ │ │ + asrs r6, r0, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb680 │ │ │ │ + @ instruction: 0xb684 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r4, #30 │ │ │ │ + asrs r0, r5, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cpsie i │ │ │ │ + cpsie ai │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r1, #30 │ │ │ │ + asrs r6, r1, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb648 │ │ │ │ + @ instruction: 0xb64c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r5, #29 │ │ │ │ + asrs r4, r5, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb626 │ │ │ │ + @ instruction: 0xb62a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r1, #29 │ │ │ │ + asrs r2, r2, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb60c │ │ │ │ + setpan #0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #28 │ │ │ │ mov r7, r0 │ │ │ │ @@ -1001775,58 +1001776,58 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #100] @ (36aa88 >::_M_default_append(unsigned int)@@Base+0xe7ef4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 36a956 >::_M_default_append(unsigned int)@@Base+0xe7dc2> │ │ │ │ - asrs r2, r4, #26 │ │ │ │ + asrs r6, r4, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsrs r5, r4, #14 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xfbcbffff │ │ │ │ lsls r1, r1, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r2, r5, #26 │ │ │ │ + asrs r6, r5, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r5, #26 │ │ │ │ + asrs r0, r6, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r2, #28 │ │ │ │ + asrs r0, r3, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r1, #28 │ │ │ │ + asrs r6, r1, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r1, #29 │ │ │ │ + asrs r0, r2, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r3, #25 │ │ │ │ + asrs r4, r3, #25 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r3, r4, lr} │ │ │ │ + push {r2, r3, r4, lr} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r7, #24 │ │ │ │ + asrs r6, r7, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r3, r4, r5, r6, r7} │ │ │ │ + push {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r0, #29 │ │ │ │ + asrs r0, r1, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r7, #27 │ │ │ │ + asrs r2, r0, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r5, #23 │ │ │ │ + asrs r2, r6, #23 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r2, r3, r5, r7} │ │ │ │ + push {r1, r4, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r2, #28 │ │ │ │ + asrs r4, r2, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r1, #29 │ │ │ │ + asrs r2, r2, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r4, #22 │ │ │ │ + asrs r4, r4, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r5, r6} │ │ │ │ + push {r2, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r0, #22 │ │ │ │ + asrs r6, r0, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r6} │ │ │ │ + push {r2, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 36a8c4 >::_M_default_append(unsigned int)@@Base+0xe7d30> │ │ │ │ @@ -1001847,17 +1001848,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - asrs r0, r5, #19 │ │ │ │ + asrs r4, r5, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r0, 36ab42 >::_M_default_append(unsigned int)@@Base+0xe7fae> │ │ │ │ + cbz r4, 36ab42 >::_M_default_append(unsigned int)@@Base+0xe7fae> │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ sub sp, #124 @ 0x7c │ │ │ │ @@ -1002730,124 +1002731,124 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r7, #14 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - asrs r0, r5, #15 │ │ │ │ + asrs r4, r5, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r1, #22 │ │ │ │ + asrs r2, r2, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r0, #22 │ │ │ │ + asrs r4, r0, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r3, #84] @ 0x54 │ │ │ │ + str r4, [r3, #84] @ 0x54 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bkpt 0x008c │ │ │ │ + bkpt 0x0090 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xeaf80047 │ │ │ │ - ldrh r4, [r6, #46] @ 0x2e │ │ │ │ + @ instruction: 0xeafc0047 │ │ │ │ + ldrh r0, [r7, #46] @ 0x2e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r2, #46] @ 0x2e │ │ │ │ + ldrh r4, [r2, #46] @ 0x2e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r2, #12 │ │ │ │ + asrs r4, r2, #12 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r5, #7 │ │ │ │ + asrs r4, r5, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #152 @ 0x98 │ │ │ │ + sub sp, #168 @ 0xa8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ subs r4, #58 @ 0x3a │ │ │ │ lsls r3, r2, #1 │ │ │ │ - asrs r0, r3, #13 │ │ │ │ + asrs r4, r3, #13 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r1, #5 │ │ │ │ + asrs r0, r2, #5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add sp, #40 @ 0x28 │ │ │ │ + add sp, #56 @ 0x38 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r4, #3 │ │ │ │ + asrs r6, r4, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #640 @ 0x280 │ │ │ │ + add r7, sp, #656 @ 0x290 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r1, [sp, #560] @ 0x230 │ │ │ │ + str r1, [sp, #576] @ 0x240 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r1, [sp, #720] @ 0x2d0 │ │ │ │ + str r1, [sp, #736] @ 0x2e0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r1, #1 │ │ │ │ + asrs r4, r1, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r1, #30 │ │ │ │ + lsrs r0, r2, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r1, #29 │ │ │ │ + lsrs r2, r2, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r3, #27 │ │ │ │ + lsrs r4, r3, #27 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r7, #26 │ │ │ │ + lsrs r2, r0, #27 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r4, #25 │ │ │ │ + lsrs r0, r5, #25 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #144 @ 0x90 │ │ │ │ + add r5, sp, #160 @ 0xa0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r0, r1, #25 │ │ │ │ + lsrs r4, r1, #25 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #32 │ │ │ │ + add r5, sp, #48 @ 0x30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r0, r1, #22 │ │ │ │ + lsrs r4, r1, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r5, #21 │ │ │ │ + lsrs r2, r6, #21 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #184 @ 0xb8 │ │ │ │ + add r4, sp, #200 @ 0xc8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r2, r1, #21 │ │ │ │ + lsrs r6, r1, #21 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #40 @ 0x28 │ │ │ │ + add r4, sp, #56 @ 0x38 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r0, r6, #20 │ │ │ │ + lsrs r4, r6, #20 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #952 @ 0x3b8 │ │ │ │ + add r3, sp, #968 @ 0x3c8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r2, r2, #20 │ │ │ │ + lsrs r6, r2, #20 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ + add r3, sp, #848 @ 0x350 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r4, r6, #19 │ │ │ │ + lsrs r0, r7, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #720 @ 0x2d0 │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r0, r3, #19 │ │ │ │ + lsrs r4, r3, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r2, r7, #18 │ │ │ │ + lsrs r6, r7, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r0, r4, #18 │ │ │ │ + lsrs r4, r4, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #376 @ 0x178 │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r2, r0, #18 │ │ │ │ + lsrs r6, r0, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r6, r4, #17 │ │ │ │ + lsrs r2, r5, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #144 @ 0x90 │ │ │ │ + add r3, sp, #160 @ 0xa0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r4, r0, #17 │ │ │ │ + lsrs r0, r1, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #16 │ │ │ │ + add r3, sp, #32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r2, r5, #16 │ │ │ │ + lsrs r6, r5, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #928 @ 0x3a0 │ │ │ │ + add r2, sp, #944 @ 0x3b0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r0, r2, #16 │ │ │ │ + lsrs r4, r2, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #824 @ 0x338 │ │ │ │ + add r2, sp, #840 @ 0x348 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #32 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1002885,17 +1002886,17 @@ │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #32 │ │ │ │ pop {r4, pc} │ │ │ │ - lsrs r6, r5, #10 │ │ │ │ + lsrs r2, r6, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #440 @ 0x1b8 │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #84] @ (36b574 >::_M_default_append(unsigned int)@@Base+0xe89e0>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -1002932,15 +1002933,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ adds r4, #230 @ 0xe6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r0, r3, #16 │ │ │ │ + lsrs r4, r3, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ adds r4, #180 @ 0xb4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1003337,41 +1003338,41 @@ │ │ │ │ bgt.w 36b842 >::_M_default_append(unsigned int)@@Base+0xe8cae> │ │ │ │ b.n 36b8b8 >::_M_default_append(unsigned int)@@Base+0xe8d24> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ adds r4, #102 @ 0x66 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r6, r6, #14 │ │ │ │ + lsrs r2, r7, #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r7, #13 │ │ │ │ + lsrs r4, r7, #13 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r6, #9 │ │ │ │ + lsrs r0, r7, #9 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r2, #30] │ │ │ │ + strh r0, [r3, #30] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r4, [r4, #124] @ 0x7c │ │ │ │ + str r0, [r5, #124] @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r4, #6 │ │ │ │ + lsrs r4, r4, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r3, #112] @ 0x70 │ │ │ │ + str r0, [r4, #112] @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r7, #4 │ │ │ │ + lsrs r4, r7, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r2, #104] @ 0x68 │ │ │ │ + str r2, [r3, #104] @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ adds r1, #80 @ 0x50 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strh r4, [r0, #16] │ │ │ │ + strh r0, [r1, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r0, [r4, #96] @ 0x60 │ │ │ │ + str r4, [r4, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r2, #14] │ │ │ │ + strh r0, [r3, #14] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r0, [r7, #12] │ │ │ │ + strh r4, [r7, #12] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ mov r7, r2 │ │ │ │ @@ -1003689,57 +1003690,57 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 36bc9e >::_M_default_append(unsigned int)@@Base+0xe910a> │ │ │ │ adds r0, #24 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r7, #28 │ │ │ │ + lsls r0, r0, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r7, #27 │ │ │ │ + lsls r6, r7, #27 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, pc, #744 @ (adr r3, 36c010 >::_M_default_append(unsigned int)@@Base+0xe947c>) │ │ │ │ + add r3, pc, #760 @ (adr r3, 36c020 >::_M_default_append(unsigned int)@@Base+0xe948c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r2, r4, #27 │ │ │ │ + lsls r6, r4, #27 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, pc, #648 @ (adr r3, 36bfb8 >::_M_default_append(unsigned int)@@Base+0xe9424>) │ │ │ │ + add r3, pc, #664 @ (adr r3, 36bfc8 >::_M_default_append(unsigned int)@@Base+0xe9434>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ cmp r7, #60 @ 0x3c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r0, r1, #23 │ │ │ │ + lsls r4, r1, #23 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r5, #21 │ │ │ │ + lsls r4, r5, #21 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r2, #21 │ │ │ │ + lsls r6, r2, #21 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, pc, #72 @ (adr r2, 36bd8c >::_M_default_append(unsigned int)@@Base+0xe91f8>) │ │ │ │ + add r2, pc, #88 @ (adr r2, 36bd9c >::_M_default_append(unsigned int)@@Base+0xe9208>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r2, r7, #20 │ │ │ │ + lsls r6, r7, #20 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, pc, #1000 @ (adr r1, 36c134 >::_M_default_append(unsigned int)@@Base+0xe95a0>) │ │ │ │ + add r1, pc, #1016 @ (adr r1, 36c144 >::_M_default_append(unsigned int)@@Base+0xe95b0>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r2, r2, #20 │ │ │ │ + lsls r6, r2, #20 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, pc, #832 @ (adr r1, 36c094 >::_M_default_append(unsigned int)@@Base+0xe9500>) │ │ │ │ + add r1, pc, #848 @ (adr r1, 36c0a4 >::_M_default_append(unsigned int)@@Base+0xe9510>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r4, r6, #19 │ │ │ │ + lsls r0, r7, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, pc, #712 @ (adr r1, 36c024 >::_M_default_append(unsigned int)@@Base+0xe9490>) │ │ │ │ + add r1, pc, #728 @ (adr r1, 36c034 >::_M_default_append(unsigned int)@@Base+0xe94a0>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r2, r3, #19 │ │ │ │ + lsls r6, r3, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, pc, #608 @ (adr r1, 36bfc4 >::_M_default_append(unsigned int)@@Base+0xe9430>) │ │ │ │ + add r1, pc, #624 @ (adr r1, 36bfd4 >::_M_default_append(unsigned int)@@Base+0xe9440>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r4, r7, #18 │ │ │ │ + lsls r0, r0, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, pc, #488 @ (adr r1, 36bf54 >::_M_default_append(unsigned int)@@Base+0xe93c0>) │ │ │ │ + add r1, pc, #504 @ (adr r1, 36bf64 >::_M_default_append(unsigned int)@@Base+0xe93d0>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r3, #18 │ │ │ │ + lsls r2, r4, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, pc, #368 @ (adr r1, 36bee4 >::_M_default_append(unsigned int)@@Base+0xe9350>) │ │ │ │ + add r1, pc, #384 @ (adr r1, 36bef4 >::_M_default_append(unsigned int)@@Base+0xe9360>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #560] @ (36bfb4 >::_M_default_append(unsigned int)@@Base+0xe9420>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -1003966,80 +1003967,80 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 36be06 >::_M_default_append(unsigned int)@@Base+0xe9272> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ cmp r4, #130 @ 0x82 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r6, r7, #14 │ │ │ │ + lsls r2, r0, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r5, #17 │ │ │ │ + lsls r2, r6, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r3, #17 │ │ │ │ + lsls r0, r4, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r5, #15 │ │ │ │ + lsls r4, r5, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsls r7, r3, #9 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r5, #14 │ │ │ │ + lsls r4, r5, #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #416 @ (adr r0, 36c178 >::_M_default_append(unsigned int)@@Base+0xe95e4>) │ │ │ │ + add r0, pc, #432 @ (adr r0, 36c188 >::_M_default_append(unsigned int)@@Base+0xe95f4>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ cmp r4, #2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r4, r6, #13 │ │ │ │ + lsls r0, r7, #13 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #208 @ (adr r0, 36c0b4 >::_M_default_append(unsigned int)@@Base+0xe9520>) │ │ │ │ + add r0, pc, #224 @ (adr r0, 36c0c4 >::_M_default_append(unsigned int)@@Base+0xe9530>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ bl 237fe6 │ │ │ │ lsls r1, r7, #30 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r6, r6, #12 │ │ │ │ + lsls r2, r7, #12 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #984] @ 0x3d8 │ │ │ │ + ldr r7, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r4, r3, #12 │ │ │ │ + lsls r0, r4, #12 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #880] @ 0x370 │ │ │ │ + ldr r7, [sp, #896] @ 0x380 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r0, r1, #15 │ │ │ │ + lsls r4, r1, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r1, #14 │ │ │ │ + lsls r0, r2, #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r1, #15 │ │ │ │ + lsls r0, r2, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r1, #16 │ │ │ │ + lsls r6, r1, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r0, #11 │ │ │ │ + lsls r6, r0, #11 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #520] @ 0x208 │ │ │ │ + ldr r7, [sp, #536] @ 0x218 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r0, r5, #10 │ │ │ │ + lsls r4, r5, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r7, [sp, #432] @ 0x1b0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r2, r1, #16 │ │ │ │ + lsls r6, r1, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r1, #15 │ │ │ │ + lsls r0, r2, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r4, #9 │ │ │ │ + lsls r2, r5, #9 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #152] @ 0x98 │ │ │ │ + ldr r7, [sp, #168] @ 0xa8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r2, r3, #15 │ │ │ │ + lsls r6, r3, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r5, #15 │ │ │ │ + lsls r0, r6, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r4, #8 │ │ │ │ + lsls r4, r4, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [sp, #896] @ 0x380 │ │ │ │ + ldr r6, [sp, #912] @ 0x390 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r2, r0, #8 │ │ │ │ + lsls r6, r0, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [sp, #768] @ 0x300 │ │ │ │ + ldr r6, [sp, #784] @ 0x310 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 36bd74 >::_M_default_append(unsigned int)@@Base+0xe91e0> │ │ │ │ @@ -1004060,17 +1004061,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - lsls r0, r6, #4 │ │ │ │ + lsls r4, r6, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #960] @ 0x3c0 │ │ │ │ + ldr r5, [sp, #976] @ 0x3d0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3960] @ 0xf78 │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ mov r6, r2 │ │ │ │ @@ -1004550,70 +1004551,70 @@ │ │ │ │ b.n 36c2f4 >::_M_default_append(unsigned int)@@Base+0xe9760> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ cmp r1, #88 @ 0x58 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r2, #10 │ │ │ │ + lsls r6, r2, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r5, #1 │ │ │ │ + lsls r6, r5, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r0, r1] │ │ │ │ + str r6, [r0, r1] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r4, #9 │ │ │ │ + lsls r2, r5, #9 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 36c52c >::_M_default_append(unsigned int)@@Base+0xe9998> │ │ │ │ + bpl.n 36c534 >::_M_default_append(unsigned int)@@Base+0xe99a0> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, sp, #296 @ 0x128 │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r0, #3] │ │ │ │ + ldrb r6, [r0, #3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r0, #3] │ │ │ │ + ldrb r6, [r0, #3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, sp, #696 @ 0x2b8 │ │ │ │ + add r6, sp, #712 @ 0x2c8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vmla.i32 q0, q6, d10[0] │ │ │ │ - cdp2 0, 11, cr0, cr10, cr10, {2} │ │ │ │ - ldr r3, [sp, #488] @ 0x1e8 │ │ │ │ + vrev64.8 q0, q5 │ │ │ │ + cdp2 0, 11, cr0, cr14, cr10, {2} │ │ │ │ + ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ movs r7, #20 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cdp2 0, 4, cr0, cr8, cr10, {2} │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ + cdp2 0, 4, cr0, cr12, cr10, {2} │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stc2l 0, cr0, [lr, #296]! @ 0x128 │ │ │ │ - ldr r2, [sp, #696] @ 0x2b8 │ │ │ │ + ldc2l 0, cr0, [r2, #296]! @ 0x128 │ │ │ │ + ldr r2, [sp, #712] @ 0x2c8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r1, #19] │ │ │ │ + ldrb r4, [r1, #19] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r6, #19] │ │ │ │ + ldrb r4, [r6, #19] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [sp, #0] │ │ │ │ + str r2, [sp, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldc2 0, cr0, [r2, #-296] @ 0xfffffed8 │ │ │ │ - stc2 0, cr0, [ip], #296 @ 0x128 │ │ │ │ - cdp2 0, 10, cr0, cr12, cr10, {2} │ │ │ │ - stc2l 0, cr0, [r4], {74} @ 0x4a │ │ │ │ - ldr r1, [sp, #528] @ 0x210 │ │ │ │ + ldc2 0, cr0, [r6, #-296] @ 0xfffffed8 │ │ │ │ + ldc2 0, cr0, [r0], #296 @ 0x128 │ │ │ │ + cdp2 0, 11, cr0, cr0, cr10, {2} │ │ │ │ + stc2l 0, cr0, [r8], {74} @ 0x4a │ │ │ │ + ldr r1, [sp, #544] @ 0x220 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stc2 0, cr0, [ip], #296 @ 0x128 │ │ │ │ - ldr r1, [sp, #424] @ 0x1a8 │ │ │ │ + ldc2 0, cr0, [r0], #296 @ 0x128 │ │ │ │ + ldr r1, [sp, #440] @ 0x1b8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stc2 0, cr0, [sl], {74} @ 0x4a │ │ │ │ - ldr r1, [sp, #296] @ 0x128 │ │ │ │ + stc2 0, cr0, [lr], {74} @ 0x4a │ │ │ │ + ldr r1, [sp, #312] @ 0x138 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldc2l 0, cr0, [r2], #-296 @ 0xfffffed8 │ │ │ │ - ldr r1, [sp, #192] @ 0xc0 │ │ │ │ + ldc2l 0, cr0, [r6], #-296 @ 0xfffffed8 │ │ │ │ + ldr r1, [sp, #208] @ 0xd0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - mrrc2 0, 4, r0, r8, cr10 │ │ │ │ - ldr r1, [sp, #88] @ 0x58 │ │ │ │ + mrrc2 0, 4, r0, ip, cr10 │ │ │ │ + ldr r1, [sp, #104] @ 0x68 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldc2 0, cr0, [sl], #-296 @ 0xfffffed8 │ │ │ │ - ldr r0, [sp, #1000] @ 0x3e8 │ │ │ │ + ldc2 0, cr0, [lr], #-296 @ 0xfffffed8 │ │ │ │ + ldr r0, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #32 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1004653,16 +1004654,16 @@ │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #32 │ │ │ │ pop {r4, pc} │ │ │ │ - @ instruction: 0xfb3a004a │ │ │ │ - str r7, [sp, #1000] @ 0x3e8 │ │ │ │ + @ instruction: 0xfb3e004a │ │ │ │ + str r7, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ ldr r3, [sp, #148] @ 0x94 │ │ │ │ @@ -1004773,29 +1004774,29 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #52] @ (36c7b4 >::_M_default_append(unsigned int)@@Base+0xe9c20>) │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ b.n 36c6d8 >::_M_default_append(unsigned int)@@Base+0xe9b44> │ │ │ │ - ldc2 0, cr0, [r8], #296 @ 0x128 │ │ │ │ - stmia r2!, {r1, r3, r6} │ │ │ │ + ldc2 0, cr0, [ip], #296 @ 0x128 │ │ │ │ + stmia r2!, {r1, r2, r3, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2l 0, cr0, [r2], #296 @ 0x128 │ │ │ │ - stmia r2!, {r3, r5, r6} │ │ │ │ + stc2l 0, cr0, [r6], #296 @ 0x128 │ │ │ │ + stmia r2!, {r2, r3, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldc2 0, cr0, [r8], #296 @ 0x128 │ │ │ │ - mcrr2 0, 4, r0, r6, cr10 │ │ │ │ - str r7, [sp, #136] @ 0x88 │ │ │ │ + ldc2 0, cr0, [ip], #296 @ 0x128 │ │ │ │ + mcrr2 0, 4, r0, sl, cr10 │ │ │ │ + str r7, [sp, #152] @ 0x98 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stc2 0, cr0, [sl], #-296 @ 0xfffffed8 │ │ │ │ - str r7, [sp, #24] │ │ │ │ + stc2 0, cr0, [lr], #-296 @ 0xfffffed8 │ │ │ │ + str r7, [sp, #40] @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stc2 0, cr0, [sl], {74} @ 0x4a │ │ │ │ - str r6, [sp, #920] @ 0x398 │ │ │ │ + stc2 0, cr0, [lr], {74} @ 0x4a │ │ │ │ + str r6, [sp, #936] @ 0x3a8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 341070 >::_M_default_append(unsigned int)@@Base+0xbe4dc> │ │ │ │ @@ -1004815,16 +1004816,16 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - @ instruction: 0xfba2004a │ │ │ │ - str r6, [sp, #504] @ 0x1f8 │ │ │ │ + @ instruction: 0xfba6004a │ │ │ │ + str r6, [sp, #520] @ 0x208 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #248] @ (36c90c >::_M_default_append(unsigned int)@@Base+0xe9d78>) │ │ │ │ @@ -1004929,40 +1004930,40 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #84] @ (36c954 >::_M_default_append(unsigned int)@@Base+0xe9dc0>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 36c85a >::_M_default_append(unsigned int)@@Base+0xe9cc6> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0xfbc8004a │ │ │ │ + @ instruction: 0xfbcc004a │ │ │ │ movs r1, #236 @ 0xec │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xfbc0004a │ │ │ │ + @ instruction: 0xfbc4004a │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xfbec004a │ │ │ │ - @ instruction: 0xfb38004a │ │ │ │ - str r6, [sp, #80] @ 0x50 │ │ │ │ + @ instruction: 0xfbf0004a │ │ │ │ + @ instruction: 0xfb3c004a │ │ │ │ + str r6, [sp, #96] @ 0x60 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xfb22004a │ │ │ │ - str r5, [sp, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xfb26004a │ │ │ │ + str r6, [sp, #8] │ │ │ │ lsls r7, r0, #1 │ │ │ │ movs r1, #152 @ 0x98 │ │ │ │ lsls r3, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - @ instruction: 0xfae0004a │ │ │ │ - str r5, [sp, #752] @ 0x2f0 │ │ │ │ + @ instruction: 0xfae4004a │ │ │ │ + str r5, [sp, #768] @ 0x300 │ │ │ │ lsls r7, r0, #1 │ │ │ │ mrc2 15, 7, pc, cr11, cr15, {7} │ │ │ │ - @ instruction: 0xfab6004a │ │ │ │ - str r5, [sp, #584] @ 0x248 │ │ │ │ + @ instruction: 0xfaba004a │ │ │ │ + str r5, [sp, #600] @ 0x258 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldc2 15, cr15, [sp, #1020] @ 0x3fc │ │ │ │ - @ instruction: 0xfa8c004a │ │ │ │ - str r5, [sp, #416] @ 0x1a0 │ │ │ │ + @ instruction: 0xfa90004a │ │ │ │ + str r5, [sp, #432] @ 0x1b0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #228] @ (36ca50 >::_M_default_append(unsigned int)@@Base+0xe9ebc>) │ │ │ │ @@ -1005059,37 +1005060,37 @@ │ │ │ │ ldr r0, [pc, #80] @ (36ca90 >::_M_default_append(unsigned int)@@Base+0xe9efc>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 36c9b2 >::_M_default_append(unsigned int)@@Base+0xe9e1e> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - @ instruction: 0xfa70004a │ │ │ │ + @ instruction: 0xfa74004a │ │ │ │ movs r0, #148 @ 0x94 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xfa68004a │ │ │ │ + @ instruction: 0xfa6c004a │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xfa94004a │ │ │ │ - vld1.8 {d16[2]}, [r0], sl │ │ │ │ - str r4, [sp, #752] @ 0x2f0 │ │ │ │ + @ instruction: 0xfa98004a │ │ │ │ + vld1.8 {d16[2]}, [r4], sl │ │ │ │ + str r4, [sp, #768] @ 0x300 │ │ │ │ lsls r7, r0, #1 │ │ │ │ movs r0, #86 @ 0x56 │ │ │ │ lsls r3, r2, #1 │ │ │ │ mcr2 15, 1, pc, cr11, cr15, {7} @ │ │ │ │ - ldrsb.w r0, [lr, #74] @ 0x4a │ │ │ │ - str r4, [sp, #488] @ 0x1e8 │ │ │ │ + vld1.8 {d0[2]}, [r2], sl │ │ │ │ + str r4, [sp, #504] @ 0x1f8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldc2 15, cr15, [r9, #1020]! @ 0x3fc │ │ │ │ - ldr??.w r0, [r4, sl] │ │ │ │ - str r4, [sp, #320] @ 0x140 │ │ │ │ + ldr??.w r0, [r8, sl] │ │ │ │ + str r4, [sp, #336] @ 0x150 │ │ │ │ lsls r7, r0, #1 │ │ │ │ mrrc2 15, 15, pc, fp, cr15 @ │ │ │ │ - vst4.16 {d16-d19}, [sl], sl │ │ │ │ - str r4, [sp, #152] @ 0x98 │ │ │ │ + vst4.16 {d16-d19}, [lr], sl │ │ │ │ + str r4, [sp, #168] @ 0xa8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r4, [pc, #556] @ (36ccd4 >::_M_default_append(unsigned int)@@Base+0xea140>) │ │ │ │ mov r6, r1 │ │ │ │ @@ -1005327,57 +1005328,57 @@ │ │ │ │ b.n 36cba6 >::_M_default_append(unsigned int)@@Base+0xea012> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ subs r0, r4, #5 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [r2, #36] @ 0x24 │ │ │ │ + str r0, [r3, #36] @ 0x24 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsb r2, [r3, r3] │ │ │ │ + ldrsb r6, [r3, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - vst1.8 {d0[2]}, [r8], sl │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ + vst1.8 {d0[2]}, [ip], sl │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr??.w r0, [lr, sl] │ │ │ │ - str r2, [sp, #904] @ 0x388 │ │ │ │ + vld4.16 {d16-d19}, [r2], sl │ │ │ │ + str r2, [sp, #920] @ 0x398 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vst4.16 {d16-d19}, [r4], sl │ │ │ │ - str r2, [sp, #800] @ 0x320 │ │ │ │ + vst4.16 {d16-d19}, [r8], sl │ │ │ │ + str r2, [sp, #816] @ 0x330 │ │ │ │ lsls r7, r0, #1 │ │ │ │ subs r2, r4, #1 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - vst4.16 {d0-d3}, [r2], sl │ │ │ │ - str r2, [sp, #536] @ 0x218 │ │ │ │ + vst4.16 {d0-d3}, [r6], sl │ │ │ │ + str r2, [sp, #552] @ 0x228 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str??.w r0, [sl, #74] @ 0x4a │ │ │ │ - str r2, [sp, #440] @ 0x1b8 │ │ │ │ + str??.w r0, [lr, #74] @ 0x4a │ │ │ │ + str r2, [sp, #456] @ 0x1c8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr.w r0, [r2, #74] @ 0x4a │ │ │ │ - str r2, [sp, #344] @ 0x158 │ │ │ │ + ldr.w r0, [r6, #74] @ 0x4a │ │ │ │ + str r2, [sp, #360] @ 0x168 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh.w r0, [sl, sl] │ │ │ │ ldrh.w r0, [lr, sl] │ │ │ │ - ldr.w r0, [lr, #74] @ 0x4a │ │ │ │ - strb.w r0, [r4, #74] @ 0x4a │ │ │ │ - str r2, [sp, #32] │ │ │ │ + str.w r0, [r2, sl] │ │ │ │ + str??.w r0, [r2, #74] @ 0x4a │ │ │ │ + strb.w r0, [r8, #74] @ 0x4a │ │ │ │ + str r2, [sp, #48] @ 0x30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str??.w r0, [r8, sl] │ │ │ │ - str r1, [sp, #944] @ 0x3b0 │ │ │ │ + str??.w r0, [ip, sl] │ │ │ │ + str r1, [sp, #960] @ 0x3c0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh.w r0, [r8, sl] │ │ │ │ - @ instruction: 0xf3760049 │ │ │ │ - @ instruction: 0xf78c004a │ │ │ │ - ldr.w r0, [r0, sl] │ │ │ │ - @ instruction: 0xf780004a │ │ │ │ - strh.w r0, [r0, sl] │ │ │ │ - ittt vc │ │ │ │ - lslvc r2, r1, #1 │ │ │ │ - stmdbvc sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ - movvc.w ip, #4096 @ 0x1000 │ │ │ │ + strh.w r0, [ip, sl] │ │ │ │ + @ instruction: 0xf37a0049 │ │ │ │ + @ instruction: 0xf790004a │ │ │ │ + ldr.w r0, [r4, sl] │ │ │ │ + @ instruction: 0xf784004a │ │ │ │ + strh.w r0, [r4, sl] │ │ │ │ + ittt hi │ │ │ │ + lslhi r2, r1, #1 │ │ │ │ + stmdbhi sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + movhi.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3024] @ 0xbd0 │ │ │ │ ldr r1, [pc, #324] @ (36cea8 >::_M_default_append(unsigned int)@@Base+0xea314>) │ │ │ │ mov r6, r3 │ │ │ │ ldr r3, [pc, #324] @ (36ceac >::_M_default_append(unsigned int)@@Base+0xea318>) │ │ │ │ sub.w sp, sp, #1048 @ 0x418 │ │ │ │ add r1, pc │ │ │ │ @@ -1005510,36 +1005511,36 @@ │ │ │ │ b.n 36ce5e >::_M_default_append(unsigned int)@@Base+0xea2ca> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ adds r2, r4, #2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb6e0 │ │ │ │ + @ instruction: 0xb6e4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r0!, {r2, r4, r5} │ │ │ │ + stmia r0!, {r3, r4, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ adds r2, r6, #0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - movt r0, #59466 @ 0xe84a │ │ │ │ - str r0, [sp, #328] @ 0x148 │ │ │ │ + @ instruction: 0xf6d2004a │ │ │ │ + str r0, [sp, #344] @ 0x158 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf77a004a │ │ │ │ - subw r0, r2, #2122 @ 0x84a │ │ │ │ - str r0, [sp, #152] @ 0x98 │ │ │ │ + @ instruction: 0xf77e004a │ │ │ │ + subw r0, r6, #2122 @ 0x84a │ │ │ │ + str r0, [sp, #168] @ 0xa8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf68a004a │ │ │ │ - @ instruction: 0xf700004a │ │ │ │ - @ instruction: 0xf66c004a │ │ │ │ - ldr r0, [r4, r0] │ │ │ │ + @ instruction: 0xf68e004a │ │ │ │ + @ instruction: 0xf704004a │ │ │ │ + @ instruction: 0xf670004a │ │ │ │ + ldr r4, [r4, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movw r0, #59466 @ 0xe84a │ │ │ │ - itt mi │ │ │ │ + @ instruction: 0xf652004a │ │ │ │ + it mi │ │ │ │ lslmi r2, r1, #1 │ │ │ │ - pushmi {r4, r5, lr} │ │ │ │ + push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #212] @ (36cfd0 >::_M_default_append(unsigned int)@@Base+0xea43c>) │ │ │ │ ldr.w ip, [pc, #216] @ 36cfd4 >::_M_default_append(unsigned int)@@Base+0xea440> │ │ │ │ movs r4, #0 │ │ │ │ @@ -1005626,37 +1005627,37 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #72] @ (36d00c >::_M_default_append(unsigned int)@@Base+0xea478>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 36cf42 >::_M_default_append(unsigned int)@@Base+0xea3ae> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - movs r6, #12 │ │ │ │ + movs r6, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ subs r4, r0, r4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xf6f4004a │ │ │ │ + @ instruction: 0xf6f8004a │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf710004a │ │ │ │ - sub.w r0, r8, #13238272 @ 0xca0000 │ │ │ │ - ldrh r4, [r5, #56] @ 0x38 │ │ │ │ + @ instruction: 0xf714004a │ │ │ │ + sub.w r0, ip, #13238272 @ 0xca0000 │ │ │ │ + ldrh r0, [r6, #56] @ 0x38 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf592004a │ │ │ │ - ldrh r6, [r2, #56] @ 0x38 │ │ │ │ + @ instruction: 0xf596004a │ │ │ │ + ldrh r2, [r3, #56] @ 0x38 │ │ │ │ lsls r7, r0, #1 │ │ │ │ subs r0, r6, r2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - adc.w r0, sl, #13238272 @ 0xca0000 │ │ │ │ - ldrh r6, [r1, #54] @ 0x36 │ │ │ │ + adc.w r0, lr, #13238272 @ 0xca0000 │ │ │ │ + ldrh r2, [r2, #54] @ 0x36 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stc2 15, cr15, [r5, #1020]! @ 0x3fc │ │ │ │ - @ instruction: 0xf520004a │ │ │ │ - ldrh r4, [r4, #52] @ 0x34 │ │ │ │ + @ instruction: 0xf524004a │ │ │ │ + ldrh r0, [r5, #52] @ 0x34 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #192] @ (36d0e4 >::_M_default_append(unsigned int)@@Base+0xea550>) │ │ │ │ @@ -1005737,34 +1005738,34 @@ │ │ │ │ ldr r0, [pc, #68] @ (36d118 >::_M_default_append(unsigned int)@@Base+0xea584>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 36d06a >::_M_default_append(unsigned int)@@Base+0xea4d6> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - movs r4, #228 @ 0xe4 │ │ │ │ + movs r4, #232 @ 0xe8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ adds r4, r3, r7 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - rsb r0, ip, #13238272 @ 0xca0000 │ │ │ │ + rsbs r0, r0, #13238272 @ 0xca0000 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf5e8004a │ │ │ │ - eor.w r0, r0, #13238272 @ 0xca0000 │ │ │ │ - ldrh r4, [r0, #48] @ 0x30 │ │ │ │ + @ instruction: 0xf5ec004a │ │ │ │ + eor.w r0, r4, #13238272 @ 0xca0000 │ │ │ │ + ldrh r0, [r1, #48] @ 0x30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ adds r6, r3, r6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr5, cr15, {7} │ │ │ │ - bics.w r0, r8, #13238272 @ 0xca0000 │ │ │ │ - ldrh r4, [r7, #44] @ 0x2c │ │ │ │ + bics.w r0, ip, #13238272 @ 0xca0000 │ │ │ │ + ldrh r0, [r0, #46] @ 0x2e │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldc2 15, cr15, [r3], {255} @ 0xff │ │ │ │ - and.w r0, lr, #13238272 @ 0xca0000 │ │ │ │ - ldrh r2, [r2, #44] @ 0x2c │ │ │ │ + ands.w r0, r2, #13238272 @ 0xca0000 │ │ │ │ + ldrh r6, [r2, #44] @ 0x2c │ │ │ │ lsls r7, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -1005961,24 +1005962,24 @@ │ │ │ │ add r3, pc │ │ │ │ mov r1, r5 │ │ │ │ movs r4, #1 │ │ │ │ bl 14f1c │ │ │ │ mov r0, r4 │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - @ instruction: 0xf4d8004a │ │ │ │ - orns r0, r8, #13238272 @ 0xca0000 │ │ │ │ - @ instruction: 0xf390004a │ │ │ │ - ldrh r4, [r7, #28] │ │ │ │ + @ instruction: 0xf4dc004a │ │ │ │ + orns r0, ip, #13238272 @ 0xca0000 │ │ │ │ + @ instruction: 0xf394004a │ │ │ │ + ldrh r0, [r0, #30] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf372004a │ │ │ │ - ldrh r6, [r3, #28] │ │ │ │ + @ instruction: 0xf376004a │ │ │ │ + ldrh r2, [r4, #28] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf356004a │ │ │ │ - sbfx r0, r2, #1, #11 │ │ │ │ + @ instruction: 0xf35a004a │ │ │ │ + sbfx r0, r6, #1, #11 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r5, [pc, #356] @ (36d4b4 >::_M_default_append(unsigned int)@@Base+0xea920>) │ │ │ │ mov r4, r1 │ │ │ │ sub sp, #12 │ │ │ │ @@ -1006112,29 +1006113,29 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #48] @ (36d4dc >::_M_default_append(unsigned int)@@Base+0xea948>) │ │ │ │ mov r1, r9 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 36d448 >::_M_default_append(unsigned int)@@Base+0xea8b4> │ │ │ │ - @ instruction: 0xf2f8004a │ │ │ │ - @ instruction: 0xf1fa004a │ │ │ │ - ldrh r6, [r4, #16] │ │ │ │ + @ instruction: 0xf2fc004a │ │ │ │ + @ instruction: 0xf1fe004a │ │ │ │ + ldrh r2, [r5, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - rsbs r0, sl, #74 @ 0x4a │ │ │ │ - ldrh r4, [r0, #16] │ │ │ │ + rsbs r0, lr, #74 @ 0x4a │ │ │ │ + ldrh r0, [r1, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - rsb r0, r0, #74 @ 0x4a │ │ │ │ - ldrh r4, [r5, #14] │ │ │ │ + rsb r0, r4, #74 @ 0x4a │ │ │ │ + ldrh r0, [r6, #14] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - sub.w r0, r8, #74 @ 0x4a │ │ │ │ - ldrh r4, [r2, #14] │ │ │ │ + sub.w r0, ip, #74 @ 0x4a │ │ │ │ + ldrh r0, [r3, #14] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf190004a │ │ │ │ - ldrh r4, [r7, #12] │ │ │ │ + @ instruction: 0xf194004a │ │ │ │ + ldrh r0, [r0, #14] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #420] @ (36d698 >::_M_default_append(unsigned int)@@Base+0xeab04>) │ │ │ │ sub sp, #8 │ │ │ │ @@ -1006299,19 +1006300,19 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ asrs r4, r2, #20 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r0, #19 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - str r4, [r3, #32] │ │ │ │ + str r0, [r4, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r0, #24] │ │ │ │ + str r6, [r0, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r2, #20] │ │ │ │ + str r6, [r2, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -1006474,30 +1006475,30 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #56] @ (36d8a0 >::_M_default_append(unsigned int)@@Base+0xead0c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 36d7f8 >::_M_default_append(unsigned int)@@Base+0xeac64> │ │ │ │ - vhadd.s16 q8, q7, q5 │ │ │ │ - cdp 0, 13, cr0, cr8, cr10, {2} │ │ │ │ - cdp 0, 4, cr0, cr12, cr10, {2} │ │ │ │ - strh r6, [r6, #50] @ 0x32 │ │ │ │ + vhadd.s32 q8, q1, q5 │ │ │ │ + cdp 0, 13, cr0, cr12, cr10, {2} │ │ │ │ + cdp 0, 5, cr0, cr0, cr10, {2} │ │ │ │ + strh r2, [r7, #50] @ 0x32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cdp 0, 2, cr0, cr4, cr10, {2} │ │ │ │ - strh r6, [r1, #50] @ 0x32 │ │ │ │ + cdp 0, 2, cr0, cr8, cr10, {2} │ │ │ │ + strh r2, [r2, #50] @ 0x32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cdp 0, 0, cr0, cr8, cr10, {2} │ │ │ │ - strh r2, [r6, #48] @ 0x30 │ │ │ │ + cdp 0, 0, cr0, cr12, cr10, {2} │ │ │ │ + strh r6, [r6, #48] @ 0x30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stcl 0, cr0, [lr, #296]! @ 0x128 │ │ │ │ - strh r0, [r3, #48] @ 0x30 │ │ │ │ + ldcl 0, cr0, [r2, #296]! @ 0x128 │ │ │ │ + strh r4, [r3, #48] @ 0x30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldcl 0, cr0, [r2, #296] @ 0x128 │ │ │ │ - strh r4, [r7, #46] @ 0x2e │ │ │ │ + ldcl 0, cr0, [r6, #296] @ 0x128 │ │ │ │ + strh r0, [r0, #48] @ 0x30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #256] @ (36d9b8 >::_M_default_append(unsigned int)@@Base+0xeae24>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1006604,21 +1006605,21 @@ │ │ │ │ b.n 36d940 >::_M_default_append(unsigned int)@@Base+0xeadac> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r0, r2, #5 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stc 0, cr0, [r2, #-296] @ 0xfffffed8 │ │ │ │ - strh r6, [r5, #40] @ 0x28 │ │ │ │ + stc 0, cr0, [r6, #-296] @ 0xfffffed8 │ │ │ │ + strh r2, [r6, #40] @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ asrs r0, r1, #3 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stc 0, cr0, [r0], #296 @ 0x128 │ │ │ │ - strh r4, [r1, #38] @ 0x26 │ │ │ │ + stc 0, cr0, [r4], #296 @ 0x128 │ │ │ │ + strh r0, [r2, #38] @ 0x26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #172] @ (36da90 >::_M_default_append(unsigned int)@@Base+0xeaefc>) │ │ │ │ sub sp, #28 │ │ │ │ @@ -1006691,19 +1006692,19 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 36da3e >::_M_default_append(unsigned int)@@Base+0xeaeaa> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ asrs r2, r4, #32 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldc 0, cr0, [r8], {74} @ 0x4a │ │ │ │ + ldc 0, cr0, [ip], {74} @ 0x4a │ │ │ │ lsrs r2, r1, #31 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - rsbs r0, r2, sl, lsl #1 │ │ │ │ - strh r2, [r7, #30] │ │ │ │ + rsbs r0, r6, sl, lsl #1 │ │ │ │ + strh r6, [r7, #30] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ sub sp, #92 @ 0x5c │ │ │ │ mov r9, r0 │ │ │ │ @@ -1007021,23 +1007022,23 @@ │ │ │ │ bl 17bd0 │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ mov r0, r5 │ │ │ │ bl 17d50 │ │ │ │ mov.w r1, #628 @ 0x274 │ │ │ │ b.n 36ddf0 >::_M_default_append(unsigned int)@@Base+0xeb25c> │ │ │ │ nop │ │ │ │ - stmdb r2, {r1, r3, r6} │ │ │ │ - strh r4, [r5, #8] │ │ │ │ + stmdb r6, {r1, r3, r6} │ │ │ │ + strh r0, [r6, #8] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xe8cc004a │ │ │ │ - @ instruction: 0xe85a004a │ │ │ │ - strh r4, [r1, #4] │ │ │ │ + @ instruction: 0xe8d0004a │ │ │ │ + @ instruction: 0xe85e004a │ │ │ │ + strh r0, [r2, #4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xe826004a │ │ │ │ - strh r0, [r3, #2] │ │ │ │ + @ instruction: 0xe82a004a │ │ │ │ + strh r4, [r3, #2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #224] @ (36df38 >::_M_default_append(unsigned int)@@Base+0xeb3a4>) │ │ │ │ @@ -1007135,25 +1007136,25 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ lsrs r2, r6, #14 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r1, #13 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - b.n 36dde4 >::_M_default_append(unsigned int)@@Base+0xeb250> │ │ │ │ + b.n 36ddec >::_M_default_append(unsigned int)@@Base+0xeb258> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r7, #29] │ │ │ │ + ldrb r6, [r7, #29] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 36ddb4 >::_M_default_append(unsigned int)@@Base+0xeb220> │ │ │ │ + b.n 36ddbc >::_M_default_append(unsigned int)@@Base+0xeb228> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r3, #29] │ │ │ │ + ldrb r0, [r4, #29] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 36dd7c >::_M_default_append(unsigned int)@@Base+0xeb1e8> │ │ │ │ + b.n 36dd84 >::_M_default_append(unsigned int)@@Base+0xeb1f0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r7, #28] │ │ │ │ + ldrb r0, [r0, #29] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #28 │ │ │ │ mov r7, r1 │ │ │ │ @@ -1007284,23 +1007285,23 @@ │ │ │ │ mov fp, r6 │ │ │ │ b.n 36dfcc >::_M_default_append(unsigned int)@@Base+0xeb438> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ lsrs r0, r2, #10 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 36dd14 >::_M_default_append(unsigned int)@@Base+0xeb180> │ │ │ │ + b.n 36dd1c >::_M_default_append(unsigned int)@@Base+0xeb188> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r2, #25] │ │ │ │ + ldrb r4, [r2, #25] │ │ │ │ lsls r7, r0, #1 │ │ │ │ lsrs r2, r5, #7 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - b.n 36dbf8 >::_M_default_append(unsigned int)@@Base+0xeb064> │ │ │ │ + b.n 36dc00 >::_M_default_append(unsigned int)@@Base+0xeb06c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r7, #22] │ │ │ │ + ldrb r0, [r0, #23] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2968] @ 0xb98 │ │ │ │ ldr r5, [pc, #996] @ (36e4d4 >::_M_default_append(unsigned int)@@Base+0xeb940>) │ │ │ │ subw sp, sp, #1092 @ 0x444 │ │ │ │ @@ -1007675,53 +1007676,53 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 36e35a >::_M_default_append(unsigned int)@@Base+0xeb7c6> │ │ │ │ nop │ │ │ │ lsrs r6, r2, #4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 36dd88 >::_M_default_append(unsigned int)@@Base+0xeb1f4> │ │ │ │ + b.n 36dd90 >::_M_default_append(unsigned int)@@Base+0xeb1fc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 36dd3c >::_M_default_append(unsigned int)@@Base+0xeb1a8> │ │ │ │ + b.n 36dd44 >::_M_default_append(unsigned int)@@Base+0xeb1b0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 36eaec >::_M_default_append(unsigned int)@@Base+0xebf58> │ │ │ │ + b.n 36eaf4 >::_M_default_append(unsigned int)@@Base+0xebf60> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r6, #12] │ │ │ │ + ldrb r0, [r7, #12] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 36ea80 >::_M_default_append(unsigned int)@@Base+0xebeec> │ │ │ │ + b.n 36ea88 >::_M_default_append(unsigned int)@@Base+0xebef4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r6, #11] │ │ │ │ + ldrb r0, [r7, #11] │ │ │ │ lsls r7, r0, #1 │ │ │ │ lsls r4, r1, #26 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - b.n 36ea28 >::_M_default_append(unsigned int)@@Base+0xebe94> │ │ │ │ + b.n 36ea30 >::_M_default_append(unsigned int)@@Base+0xebe9c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 36e91c >::_M_default_append(unsigned int)@@Base+0xebd88> │ │ │ │ + b.n 36e924 >::_M_default_append(unsigned int)@@Base+0xebd90> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r7, #8] │ │ │ │ + ldrb r4, [r7, #8] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 36e8ec >::_M_default_append(unsigned int)@@Base+0xebd58> │ │ │ │ + b.n 36e8f4 >::_M_default_append(unsigned int)@@Base+0xebd60> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r4, #8] │ │ │ │ + ldrb r0, [r5, #8] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 36e8b0 >::_M_default_append(unsigned int)@@Base+0xebd1c> │ │ │ │ + b.n 36e8b8 >::_M_default_append(unsigned int)@@Base+0xebd24> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r0, #8] │ │ │ │ + ldrb r6, [r0, #8] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 36e874 >::_M_default_append(unsigned int)@@Base+0xebce0> │ │ │ │ + b.n 36e87c >::_M_default_append(unsigned int)@@Base+0xebce8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r3, #7] │ │ │ │ + ldrb r4, [r3, #7] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 36e844 >::_M_default_append(unsigned int)@@Base+0xebcb0> │ │ │ │ + b.n 36e84c >::_M_default_append(unsigned int)@@Base+0xebcb8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r7, #6] │ │ │ │ + ldrb r0, [r0, #7] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 36e810 >::_M_default_append(unsigned int)@@Base+0xebc7c> │ │ │ │ + b.n 36e818 >::_M_default_append(unsigned int)@@Base+0xebc84> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r3, #6] │ │ │ │ + ldrb r2, [r4, #6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2832] @ 0xb10 │ │ │ │ subw sp, sp, #1228 @ 0x4cc │ │ │ │ ldr.w r7, [pc, #2232] @ 36edfc >::_M_default_append(unsigned int)@@Base+0xec268> │ │ │ │ @@ -1008558,107 +1008559,107 @@ │ │ │ │ ldr r0, [pc, #200] @ (36eeb4 >::_M_default_append(unsigned int)@@Base+0xec320>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 36e648 >::_M_default_append(unsigned int)@@Base+0xebab4> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - b.n 36f004 >::_M_default_append(unsigned int)@@Base+0xec470> │ │ │ │ + b.n 36f00c >::_M_default_append(unsigned int)@@Base+0xec478> │ │ │ │ lsls r2, r1, #1 │ │ │ │ lsls r4, r6, #18 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - svc 254 @ 0xfe │ │ │ │ + b.n 36ee10 >::_M_default_append(unsigned int)@@Base+0xec27c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r4, #0] │ │ │ │ + ldrb r2, [r5, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ lsls r0, r7, #14 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - svc 200 @ 0xc8 │ │ │ │ + svc 204 @ 0xcc │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bls.n 36eee0 >::_M_default_append(unsigned int)@@Base+0xec34c> │ │ │ │ + bls.n 36eee8 >::_M_default_append(unsigned int)@@Base+0xec354> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #28 │ │ │ │ + adds r4, #32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - blt.n 36ee08 >::_M_default_append(unsigned int)@@Base+0xec274> │ │ │ │ + blt.n 36ee10 >::_M_default_append(unsigned int)@@Base+0xec27c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r3, #16] │ │ │ │ + strb r2, [r4, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blt.n 36edd8 >::_M_default_append(unsigned int)@@Base+0xec244> │ │ │ │ + blt.n 36ede0 >::_M_default_append(unsigned int)@@Base+0xec24c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r0, #16] │ │ │ │ + strb r6, [r0, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blt.n 36eda8 >::_M_default_append(unsigned int)@@Base+0xec214> │ │ │ │ + blt.n 36edb0 >::_M_default_append(unsigned int)@@Base+0xec21c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r4, #15] │ │ │ │ + strb r2, [r5, #15] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blt.n 36eeb8 >::_M_default_append(unsigned int)@@Base+0xec324> │ │ │ │ + blt.n 36eec0 >::_M_default_append(unsigned int)@@Base+0xec32c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r5, #13] │ │ │ │ + strb r6, [r5, #13] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blt.n 36ee4c >::_M_default_append(unsigned int)@@Base+0xec2b8> │ │ │ │ + blt.n 36ee54 >::_M_default_append(unsigned int)@@Base+0xec2c0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r6, #12] │ │ │ │ + strb r4, [r6, #12] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bge.n 36ee1c >::_M_default_append(unsigned int)@@Base+0xec288> │ │ │ │ + bge.n 36ee24 >::_M_default_append(unsigned int)@@Base+0xec290> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r2, #12] │ │ │ │ + strb r0, [r3, #12] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bge.n 36ede8 >::_M_default_append(unsigned int)@@Base+0xec254> │ │ │ │ + bge.n 36edf0 >::_M_default_append(unsigned int)@@Base+0xec25c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r6, #11] │ │ │ │ + strb r2, [r7, #11] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bge.n 36ed94 >::_M_default_append(unsigned int)@@Base+0xec200> │ │ │ │ + bge.n 36ed9c >::_M_default_append(unsigned int)@@Base+0xec208> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r1, #11] │ │ │ │ + strb r4, [r1, #11] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bge.n 36ed64 >::_M_default_append(unsigned int)@@Base+0xec1d0> │ │ │ │ + bge.n 36ed6c >::_M_default_append(unsigned int)@@Base+0xec1d8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r5, #10] │ │ │ │ + strb r0, [r6, #10] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bge.n 36ef34 >::_M_default_append(unsigned int)@@Base+0xec3a0> │ │ │ │ + bge.n 36ef3c >::_M_default_append(unsigned int)@@Base+0xec3a8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r2, #10] │ │ │ │ + strb r0, [r3, #10] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bge.n 36ee7c >::_M_default_append(unsigned int)@@Base+0xec2e8> │ │ │ │ + bge.n 36ee84 >::_M_default_append(unsigned int)@@Base+0xec2f0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bls.n 36edb8 >::_M_default_append(unsigned int)@@Base+0xec224> │ │ │ │ + bls.n 36edc0 >::_M_default_append(unsigned int)@@Base+0xec22c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r1, #7] │ │ │ │ + strb r0, [r2, #7] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bls.n 36ed94 >::_M_default_append(unsigned int)@@Base+0xec200> │ │ │ │ + bls.n 36ed9c >::_M_default_append(unsigned int)@@Base+0xec208> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bls.n 36ef08 >::_M_default_append(unsigned int)@@Base+0xec374> │ │ │ │ + bls.n 36ef10 >::_M_default_append(unsigned int)@@Base+0xec37c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r5, #5] │ │ │ │ + strb r2, [r6, #5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bls.n 36eed4 >::_M_default_append(unsigned int)@@Base+0xec340> │ │ │ │ + bls.n 36eedc >::_M_default_append(unsigned int)@@Base+0xec348> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r2, #5] │ │ │ │ + strb r4, [r2, #5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bls.n 36eea0 >::_M_default_append(unsigned int)@@Base+0xec30c> │ │ │ │ + bls.n 36eea8 >::_M_default_append(unsigned int)@@Base+0xec314> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bhi.n 36ee84 >::_M_default_append(unsigned int)@@Base+0xec2f0> │ │ │ │ + bhi.n 36ee8c >::_M_default_append(unsigned int)@@Base+0xec2f8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bhi.n 36edd8 >::_M_default_append(unsigned int)@@Base+0xec244> │ │ │ │ + bhi.n 36ede0 >::_M_default_append(unsigned int)@@Base+0xec24c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r1, #3] │ │ │ │ + strb r4, [r1, #3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bhi.n 36edac >::_M_default_append(unsigned int)@@Base+0xec218> │ │ │ │ + bhi.n 36edb4 >::_M_default_append(unsigned int)@@Base+0xec220> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r5, #2] │ │ │ │ + strb r2, [r6, #2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bhi.n 36ef80 >::_M_default_append(unsigned int)@@Base+0xec3ec> │ │ │ │ + bhi.n 36ef88 >::_M_default_append(unsigned int)@@Base+0xec3f4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r2, #2] │ │ │ │ + strb r0, [r3, #2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bhi.n 36ef54 >::_M_default_append(unsigned int)@@Base+0xec3c0> │ │ │ │ + bhi.n 36ef5c >::_M_default_append(unsigned int)@@Base+0xec3c8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r7, #1] │ │ │ │ + strb r6, [r7, #1] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #744] @ 0x2e8 │ │ │ │ subw sp, sp, #3284 @ 0xcd4 │ │ │ │ @@ -1009719,126 +1009720,126 @@ │ │ │ │ bl 17d50 │ │ │ │ str r4, [sp, #112] @ 0x70 │ │ │ │ b.w 36f216 >::_M_default_append(unsigned int)@@Base+0xec682> │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xfb2c0052 │ │ │ │ - bvs.n 36fa10 >::_M_default_append(unsigned int)@@Base+0xece7c> │ │ │ │ + bvs.n 36fa18 >::_M_default_append(unsigned int)@@Base+0xece84> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r5, #108] @ 0x6c │ │ │ │ + ldr r0, [r6, #108] @ 0x6c │ │ │ │ lsls r7, r0, #1 │ │ │ │ @ instruction: 0xfa820052 │ │ │ │ - subs r0, r2, r5 │ │ │ │ + subs r4, r2, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvs.n 36fa44 >::_M_default_append(unsigned int)@@Base+0xeceb0> │ │ │ │ + bvs.n 36fa4c >::_M_default_append(unsigned int)@@Base+0xeceb8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r2, r0 │ │ │ │ + subs r4, r2, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bmi.n 36fa90 >::_M_default_append(unsigned int)@@Base+0xecefc> │ │ │ │ + bmi.n 36fa98 >::_M_default_append(unsigned int)@@Base+0xecf04> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r4, #80] @ 0x50 │ │ │ │ + ldr r4, [r4, #80] @ 0x50 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bmi.n 36fa5c >::_M_default_append(unsigned int)@@Base+0xecec8> │ │ │ │ + bmi.n 36fa64 >::_M_default_append(unsigned int)@@Base+0xeced0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r0, #80] @ 0x50 │ │ │ │ + ldr r6, [r0, #80] @ 0x50 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, r3, r6 │ │ │ │ + adds r4, r3, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #168 @ 0xa8 │ │ │ │ + cmp r5, #172 @ 0xac │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bmi.n 36fb2c >::_M_default_append(unsigned int)@@Base+0xecf98> │ │ │ │ + bmi.n 36fb34 >::_M_default_append(unsigned int)@@Base+0xecfa0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bmi.n 36fa30 >::_M_default_append(unsigned int)@@Base+0xece9c> │ │ │ │ + bmi.n 36fa38 >::_M_default_append(unsigned int)@@Base+0xecea4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bmi.n 36fae8 >::_M_default_append(unsigned int)@@Base+0xecf54> │ │ │ │ + bmi.n 36faf0 >::_M_default_append(unsigned int)@@Base+0xecf5c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r7, #64] @ 0x40 │ │ │ │ + ldr r0, [r0, #68] @ 0x44 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r2, r4, r2 │ │ │ │ + adds r6, r4, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 36fae0 >::_M_default_append(unsigned int)@@Base+0xecf4c> │ │ │ │ + bcc.n 36fae8 >::_M_default_append(unsigned int)@@Base+0xecf54> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcc.n 36fa08 >::_M_default_append(unsigned int)@@Base+0xece74> │ │ │ │ + bcc.n 36fa10 >::_M_default_append(unsigned int)@@Base+0xece7c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r2, #26 │ │ │ │ + asrs r4, r2, #26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r7, #23 │ │ │ │ + asrs r2, r0, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - beq.n 36f9e0 >::_M_default_append(unsigned int)@@Base+0xece4c> │ │ │ │ + beq.n 36f9e8 >::_M_default_append(unsigned int)@@Base+0xece54> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r5, #8] │ │ │ │ + ldr r6, [r5, #8] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - beq.n 36fbc8 >::_M_default_append(unsigned int)@@Base+0xed034> │ │ │ │ + beq.n 36fbd0 >::_M_default_append(unsigned int)@@Base+0xed03c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - beq.n 36fbe4 >::_M_default_append(unsigned int)@@Base+0xed050> │ │ │ │ + beq.n 36f9ec >::_M_default_append(unsigned int)@@Base+0xece58> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r4, #19 │ │ │ │ + asrs r0, r5, #19 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - beq.n 36fb80 >::_M_default_append(unsigned int)@@Base+0xecfec> │ │ │ │ + beq.n 36fb88 >::_M_default_append(unsigned int)@@Base+0xecff4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r0, #214 @ 0xd6 │ │ │ │ + cmp r0, #218 @ 0xda │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r6!, {r3, r7} │ │ │ │ + ldmia r6!, {r2, r3, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r6, #104] @ 0x68 │ │ │ │ + str r0, [r7, #104] @ 0x68 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r6, {r4, r5, r6} │ │ │ │ + ldmia r6, {r2, r4, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r3, #104] @ 0x68 │ │ │ │ + str r0, [r4, #104] @ 0x68 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r6!, {r1, r3, r4, r5} │ │ │ │ + ldmia r6!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r4, #100] @ 0x64 │ │ │ │ + str r2, [r5, #100] @ 0x64 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r5!, {r1, r4, r6, r7} │ │ │ │ + ldmia r5!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r7, #92] @ 0x5c │ │ │ │ + str r2, [r0, #96] @ 0x60 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r5!, {r7} │ │ │ │ + ldmia r5!, {r2, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r5, #88] @ 0x58 │ │ │ │ + str r0, [r6, #88] @ 0x58 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r0, #150 @ 0x96 │ │ │ │ + cmp r0, #154 @ 0x9a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r5, {r3, r5, r7} │ │ │ │ + ldmia r5, {r2, r3, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r5!, {r4} │ │ │ │ + ldmia r5!, {r2, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r7, #80] @ 0x50 │ │ │ │ + str r0, [r0, #84] @ 0x54 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r4, {r2, r4, r5, r6, r7} │ │ │ │ + ldmia r4, {r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r4, #80] @ 0x50 │ │ │ │ + str r4, [r4, #80] @ 0x50 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r4, {r1, r2, r4, r6, r7} │ │ │ │ + ldmia r4, {r1, r3, r4, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r0, #80] @ 0x50 │ │ │ │ + str r6, [r0, #80] @ 0x50 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r4, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r4, {r1, r3, r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r4, #76] @ 0x4c │ │ │ │ + str r6, [r4, #76] @ 0x4c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r4, {r1, r2, r4, r7} │ │ │ │ + ldmia r4, {r1, r3, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r0, #76] @ 0x4c │ │ │ │ + str r6, [r0, #76] @ 0x4c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r4, {r3, r4, r5, r6, r7} │ │ │ │ + ldmia r4, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r4!, {r1, r5, r6} │ │ │ │ + ldmia r4!, {r1, r2, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r1, #72] @ 0x48 │ │ │ │ + str r2, [r2, #72] @ 0x48 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r3!, {r4, r5, r6, r7} │ │ │ │ + ldmia r3!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r3, #64] @ 0x40 │ │ │ │ + str r0, [r4, #64] @ 0x40 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r3!, {r4, r6, r7} │ │ │ │ + ldmia r3!, {r2, r4, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r7, #60] @ 0x3c │ │ │ │ + str r0, [r0, #64] @ 0x40 │ │ │ │ lsls r7, r0, #1 │ │ │ │ mov r1, r4 │ │ │ │ bl d0d14 │ │ │ │ ldr r0, [r7, #0] │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ add.w r2, r3, #1392 @ 0x570 │ │ │ │ @@ -1010217,103 +1010218,103 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #184] @ (370068 >::_M_default_append(unsigned int)@@Base+0xed4d4>) │ │ │ │ mov r1, r9 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 36fdbc >::_M_default_append(unsigned int)@@Base+0xed228> │ │ │ │ - ldmia r2!, {r3, r4, r5, r6} │ │ │ │ + ldmia r2, {r2, r3, r4, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r4, #40] @ 0x28 │ │ │ │ + str r0, [r5, #40] @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r2, {r2, r3, r4, r6, r7} │ │ │ │ + ldmia r2!, {r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r2, {r2} │ │ │ │ + ldmia r2!, {r3} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r6, #32] │ │ │ │ + str r4, [r6, #32] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r1!, {r2, r5, r6, r7} │ │ │ │ + ldmia r1!, {r3, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r2, #32] │ │ │ │ + str r4, [r2, #32] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r4, r1, #26 │ │ │ │ + lsrs r0, r2, #26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r1, {r1, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r1, #24] │ │ │ │ + str r6, [r1, #24] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r5, r7} │ │ │ │ + ldmia r1, {r1, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r5} │ │ │ │ + ldmia r1, {r1, r2, r3, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r1!, {r5, r6} │ │ │ │ + ldmia r1!, {r2, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r1, {r1, r2} │ │ │ │ + ldmia r1, {r1, r3} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r6, #16] │ │ │ │ + str r6, [r6, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r0!, {r3, r4, r5, r6, r7} │ │ │ │ + ldmia r0!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r6, r7} │ │ │ │ + ldmia r0!, {r1, r3, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r7, #12] │ │ │ │ + str r4, [r7, #12] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r0!, {r1, r2, r7} │ │ │ │ + ldmia r0!, {r1, r3, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r1, {r1, r5, r6} │ │ │ │ + ldmia r1, {r1, r2, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r1, r5, r6} │ │ │ │ + ldmia r0!, {r1, r2, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r1, #8] │ │ │ │ + str r2, [r2, #8] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r0!, {r1, r6} │ │ │ │ + ldmia r0!, {r1, r2, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r5, #4] │ │ │ │ + str r2, [r6, #4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blxns r0 │ │ │ │ + blx r1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r2, #0] │ │ │ │ + str r6, [r2, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r7!, {r2, r6, r7} │ │ │ │ + stmia r7!, {r3, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r3, r4, r6, r7} │ │ │ │ + ldmia r0!, {r2, r3, r4, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r2, r3, r5, r7} │ │ │ │ + stmia r7!, {r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r6, [r2, r7] │ │ │ │ + ldrsh r2, [r3, r7] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r7!, {r1, r2, r7} │ │ │ │ + stmia r7!, {r1, r3, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r2, [r6, r6] │ │ │ │ + ldrsh r6, [r6, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r7!, {r1, r2, r5, r6} │ │ │ │ + stmia r7!, {r1, r3, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r2, [r2, r6] │ │ │ │ + ldrsh r6, [r2, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r7!, {r1, r2, r6, r7} │ │ │ │ + stmia r7!, {r1, r3, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r1, r4, r5} │ │ │ │ + stmia r7!, {r1, r2, r4, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r6, [r3, r5] │ │ │ │ + ldrsh r2, [r4, r5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r7!, {r2, r4} │ │ │ │ + stmia r7!, {r3, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r4, r7} │ │ │ │ + stmia r7!, {r1, r3, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, r4, #7 │ │ │ │ + subs r6, r4, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r6!, {r1, r3, r5, r7} │ │ │ │ + stmia r6!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r7!, {r1, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r6!, {r2, r3, r7} │ │ │ │ + stmia r6!, {r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r3, r5, r6} │ │ │ │ + stmia r7!, {r2, r3, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2936] @ 0xb78 │ │ │ │ subw sp, sp, #1124 @ 0x464 │ │ │ │ ldr.w r3, [pc, #1824] @ 3707a4 >::_M_default_append(unsigned int)@@Base+0xedc10> │ │ │ │ @@ -1010979,114 +1010980,114 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #216] @ (37086c >::_M_default_append(unsigned int)@@Base+0xedcd8>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 37051e >::_M_default_append(unsigned int)@@Base+0xed98a> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - stmia r7!, {r3, r4, r5, r6} │ │ │ │ + stmia r7!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldrd r0, r0, [r6, #-328]! @ 0x148 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r5!, {r7} │ │ │ │ + stmia r5!, {r2, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bkpt 0x00c6 │ │ │ │ + bkpt 0x00ca │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r1} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r4!, {r4, r5, r6, r7} │ │ │ │ + stmia r4!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r4!, {r3, r5, r6, r7} │ │ │ │ + stmia r4!, {r2, r3, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r5, r6} │ │ │ │ + stmia r4!, {r1, r3, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r1, r2] │ │ │ │ + ldrb r2, [r2, r2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r3!, {r1, r5} │ │ │ │ + stmia r3!, {r1, r2, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r7, #10] │ │ │ │ + ldrb r4, [r7, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r2!, {r1, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r5, r3] │ │ │ │ + ldrh r4, [r5, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r0, #29 │ │ │ │ + asrs r4, r0, #29 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r1, r4, r7} │ │ │ │ + stmia r1!, {r1, r2, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r4, r5} │ │ │ │ + stmia r1!, {r1, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r6, r5] │ │ │ │ + ldr r4, [r6, r5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ b.n 3701bc >::_M_default_append(unsigned int)@@Base+0xed628> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r0!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r0!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r3, r4] │ │ │ │ + ldr r4, [r3, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r0!, {r2, r4, r6, r7} │ │ │ │ + stmia r0!, {r3, r4, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r5, r7} │ │ │ │ + stmia r0!, {r1, r3, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r5, r7} │ │ │ │ + stmia r1!, {r2, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r4, r7} │ │ │ │ + stmia r1!, {r1, r3, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r4} │ │ │ │ + stmia r0!, {r1, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r1!, {r1, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r1, r5, r7} │ │ │ │ + stmia r1!, {r1, r2, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ite al │ │ │ │ - lslal r2, r1, #1 │ │ │ │ - strb r4, [r0, #30] │ │ │ │ + nop {15} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r4, #29] │ │ │ │ + strb r0, [r1, #30] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - itee ls │ │ │ │ + strb r2, [r5, #29] │ │ │ │ + lsls r2, r1, #1 │ │ │ │ + itet ls │ │ │ │ lslls r2, r1, #1 │ │ │ │ - ldrsbhi r6, [r7, r6] │ │ │ │ - lslhi r7, r0, #1 │ │ │ │ - it vc │ │ │ │ + ldrsbhi r2, [r0, r7] │ │ │ │ + lslls r7, r0, #1 │ │ │ │ + itt vc │ │ │ │ lslvc r2, r1, #1 │ │ │ │ - ldrsb r2, [r4, r6] │ │ │ │ + ldrsbvc r6, [r4, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ittt pl │ │ │ │ - lslpl r2, r1, #1 │ │ │ │ - ldrsbpl r0, [r1, r6] │ │ │ │ - lslpl r7, r0, #1 │ │ │ │ - itt mi │ │ │ │ + ittt vs │ │ │ │ + lslvs r2, r1, #1 │ │ │ │ + ldrsbvs r4, [r1, r6] │ │ │ │ + lslvs r7, r0, #1 │ │ │ │ + it mi │ │ │ │ lslmi r2, r1, #1 │ │ │ │ - ldrsbmi r6, [r5, r5] │ │ │ │ + ldrsb r2, [r6, r5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - itet cs │ │ │ │ + itee cs │ │ │ │ lslcs r2, r1, #1 │ │ │ │ - ldrsbcc r4, [r2, r5] │ │ │ │ - lslcs r7, r0, #1 │ │ │ │ - yield │ │ │ │ - lsls r2, r1, #1 │ │ │ │ - ldrsb r2, [r7, r4] │ │ │ │ + ldrsbcc r0, [r3, r5] │ │ │ │ + lslcc r7, r0, #1 │ │ │ │ + ite ne │ │ │ │ + lslne r2, r1, #1 │ │ │ │ + ldrsbeq r6, [r7, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bkpt 0x00f4 │ │ │ │ + bkpt 0x00f8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsb r6, [r3, r4] │ │ │ │ + ldrsb r2, [r4, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bkpt 0x00da │ │ │ │ + bkpt 0x00de │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsb r4, [r0, r4] │ │ │ │ + ldrsb r0, [r1, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bkpt 0x00c0 │ │ │ │ + bkpt 0x00c4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsb r2, [r5, r3] │ │ │ │ + ldrsb r6, [r5, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bkpt 0x00a6 │ │ │ │ + bkpt 0x00aa │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsb r0, [r2, r3] │ │ │ │ + ldrsb r4, [r2, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1912] @ 0x778 │ │ │ │ subw sp, sp, #2140 @ 0x85c │ │ │ │ @@ -1011723,105 +1011724,105 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 370c96 >::_M_default_append(unsigned int)@@Base+0xee102> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 371254 >::_M_default_append(unsigned int)@@Base+0xee6c0> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r1, r2, r3, r7, pc} │ │ │ │ + pop {r1, r4, r7, pc} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb6d4 │ │ │ │ + @ instruction: 0xb6d8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r6, r0, #24 │ │ │ │ + asrs r2, r1, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r7, #23 │ │ │ │ + asrs r6, r7, #23 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r0, #6 │ │ │ │ + asrs r6, r0, #6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - pop {r3, r4} │ │ │ │ + pop {r2, r3, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r6, 370fdc >::_M_default_append(unsigned int)@@Base+0xee448> │ │ │ │ + cbnz r2, 370fde >::_M_default_append(unsigned int)@@Base+0xee44a> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r1, r6] │ │ │ │ + strh r2, [r2, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbnz r6, 370fd6 >::_M_default_append(unsigned int)@@Base+0xee442> │ │ │ │ + cbnz r2, 370fd8 >::_M_default_append(unsigned int)@@Base+0xee444> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - hlt 0x0010 │ │ │ │ + hlt 0x0014 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - rev r6, r3 │ │ │ │ + rev r2, r4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r6, 370fc8 >::_M_default_append(unsigned int)@@Base+0xee434> │ │ │ │ + cbnz r2, 370fca >::_M_default_append(unsigned int)@@Base+0xee436> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r7, r7] │ │ │ │ + str r4, [r7, r7] │ │ │ │ lsls r7, r0, #1 │ │ │ │ ble.n 37107c >::_M_default_append(unsigned int)@@Base+0xee4e8> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbnz r2, 370fbe >::_M_default_append(unsigned int)@@Base+0xee42a> │ │ │ │ + cbnz r6, 370fbe >::_M_default_append(unsigned int)@@Base+0xee42a> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r3, r6] │ │ │ │ + str r0, [r4, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbnz r0, 370fbe >::_M_default_append(unsigned int)@@Base+0xee42a> │ │ │ │ + cbnz r4, 370fbe >::_M_default_append(unsigned int)@@Base+0xee42a> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r3, #3] │ │ │ │ + strb r2, [r4, #3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - revsh r0, r6 │ │ │ │ + revsh r4, r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r5, #2] │ │ │ │ + strb r4, [r5, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb8dc │ │ │ │ + @ instruction: 0xb8e0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r1, r4] │ │ │ │ + str r4, [r1, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb8c0 │ │ │ │ + @ instruction: 0xb8c4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r2, #1] │ │ │ │ + strb r2, [r3, #1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb85e │ │ │ │ + @ instruction: 0xb862 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r1, r2] │ │ │ │ + str r6, [r1, r2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb856 │ │ │ │ + @ instruction: 0xb85a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb828 │ │ │ │ + @ instruction: 0xb82c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb7c4 │ │ │ │ + @ instruction: 0xb7c8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #952] @ (371398 >::_M_default_append(unsigned int)@@Base+0xee804>) │ │ │ │ + ldr r7, [pc, #968] @ (3713a8 >::_M_default_append(unsigned int)@@Base+0xee814>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb7aa │ │ │ │ + @ instruction: 0xb7ae │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #848] @ (371338 >::_M_default_append(unsigned int)@@Base+0xee7a4>) │ │ │ │ + ldr r7, [pc, #864] @ (371348 >::_M_default_append(unsigned int)@@Base+0xee7b4>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb788 │ │ │ │ + @ instruction: 0xb78c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #712] @ (3712b8 >::_M_default_append(unsigned int)@@Base+0xee724>) │ │ │ │ + ldr r7, [pc, #728] @ (3712c8 >::_M_default_append(unsigned int)@@Base+0xee734>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb76e │ │ │ │ + @ instruction: 0xb772 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #608] @ (371258 >::_M_default_append(unsigned int)@@Base+0xee6c4>) │ │ │ │ + ldr r7, [pc, #624] @ (371268 >::_M_default_append(unsigned int)@@Base+0xee6d4>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb754 │ │ │ │ + @ instruction: 0xb758 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #504] @ (3711f8 >::_M_default_append(unsigned int)@@Base+0xee664>) │ │ │ │ + ldr r7, [pc, #520] @ (371208 >::_M_default_append(unsigned int)@@Base+0xee674>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb738 │ │ │ │ + @ instruction: 0xb73c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #392] @ (371190 >::_M_default_append(unsigned int)@@Base+0xee5fc>) │ │ │ │ + ldr r7, [pc, #408] @ (3711a0 >::_M_default_append(unsigned int)@@Base+0xee60c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb71e │ │ │ │ + @ instruction: 0xb722 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #288] @ (371130 >::_M_default_append(unsigned int)@@Base+0xee59c>) │ │ │ │ + ldr r7, [pc, #304] @ (371140 >::_M_default_append(unsigned int)@@Base+0xee5ac>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb704 │ │ │ │ + @ instruction: 0xb708 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #184] @ (3710d0 >::_M_default_append(unsigned int)@@Base+0xee53c>) │ │ │ │ + ldr r7, [pc, #200] @ (3710e0 >::_M_default_append(unsigned int)@@Base+0xee54c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb6ea │ │ │ │ + @ instruction: 0xb6ee │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #80] @ (371070 >::_M_default_append(unsigned int)@@Base+0xee4dc>) │ │ │ │ + ldr r7, [pc, #96] @ (371080 >::_M_default_append(unsigned int)@@Base+0xee4ec>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #912] @ 0x390 │ │ │ │ subw sp, sp, #3148 @ 0xc4c │ │ │ │ mov r7, r1 │ │ │ │ @@ -1012334,101 +1012335,101 @@ │ │ │ │ b.n 3713a2 >::_M_default_append(unsigned int)@@Base+0xee80e> │ │ │ │ movs r6, #0 │ │ │ │ b.n 37153e >::_M_default_append(unsigned int)@@Base+0xee9aa> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bls.n 37156c >::_M_default_append(unsigned int)@@Base+0xee9d8> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb86a │ │ │ │ + @ instruction: 0xb86e │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb850 │ │ │ │ + @ instruction: 0xb854 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb768 │ │ │ │ + @ instruction: 0xb76c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r2, r7, lr} │ │ │ │ + push {r1, r3, r7, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r7, #25 │ │ │ │ + lsrs r6, r7, #25 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb736 │ │ │ │ + @ instruction: 0xb73a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r2, #24 │ │ │ │ + lsrs r2, r3, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r4, 37167e >::_M_default_append(unsigned int)@@Base+0xeeaea> │ │ │ │ + push {} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r2, #56] @ 0x38 │ │ │ │ + ldr r2, [r3, #56] @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r4, 371672 >::_M_default_append(unsigned int)@@Base+0xeeade> │ │ │ │ + cbz r0, 371674 >::_M_default_append(unsigned int)@@Base+0xeeae0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #856] @ (371964 >::_M_default_append(unsigned int)@@Base+0xeedd0>) │ │ │ │ + ldr r3, [pc, #872] @ (371974 >::_M_default_append(unsigned int)@@Base+0xeede0>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r2, r1, #32 │ │ │ │ + lsrs r6, r1, #32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r5, #17 │ │ │ │ + lsrs r6, r5, #17 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - uxtb r4, r2 │ │ │ │ + uxtb r0, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #0] @ (37161c >::_M_default_append(unsigned int)@@Base+0xeea88>) │ │ │ │ + ldr r3, [pc, #16] @ (37162c >::_M_default_append(unsigned int)@@Base+0xeea98>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - uxth r6, r6 │ │ │ │ + uxth r2, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [pc, #928] @ (3719c4 >::_M_default_append(unsigned int)@@Base+0xeee30>) │ │ │ │ + ldr r2, [pc, #944] @ (3719d4 >::_M_default_append(unsigned int)@@Base+0xeee40>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ bvs.n 3716f4 >::_M_default_append(unsigned int)@@Base+0xeeb60> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sxtb r6, r4 │ │ │ │ + sxtb r2, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [pc, #608] @ (371890 >::_M_default_append(unsigned int)@@Base+0xeecfc>) │ │ │ │ + ldr r2, [pc, #624] @ (3718a0 >::_M_default_append(unsigned int)@@Base+0xeed0c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - sxth r6, r5 │ │ │ │ + sxth r2, r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [pc, #384] @ (3717b8 >::_M_default_append(unsigned int)@@Base+0xeec24>) │ │ │ │ + ldr r2, [pc, #400] @ (3717c8 >::_M_default_append(unsigned int)@@Base+0xeec34>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - sxth r4, r1 │ │ │ │ + sxth r0, r2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r4, #24] │ │ │ │ + ldr r2, [r5, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 3716ba >::_M_default_append(unsigned int)@@Base+0xeeb26> │ │ │ │ + cbz r4, 3716ba >::_M_default_append(unsigned int)@@Base+0xeeb26> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r4, 371698 >::_M_default_append(unsigned int)@@Base+0xeeb04> │ │ │ │ + cbz r0, 37169a >::_M_default_append(unsigned int)@@Base+0xeeb06> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r4, 37167e >::_M_default_append(unsigned int)@@Base+0xeeaea> │ │ │ │ + cbz r0, 371680 >::_M_default_append(unsigned int)@@Base+0xeeaec> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r4, 3716ba >::_M_default_append(unsigned int)@@Base+0xeeb26> │ │ │ │ + cbz r0, 3716bc >::_M_default_append(unsigned int)@@Base+0xeeb28> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r4, 3716c6 >::_M_default_append(unsigned int)@@Base+0xeeb32> │ │ │ │ + cbz r0, 3716c8 >::_M_default_append(unsigned int)@@Base+0xeeb34> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r6, 37167c >::_M_default_append(unsigned int)@@Base+0xeeae8> │ │ │ │ + cbz r2, 37167e >::_M_default_append(unsigned int)@@Base+0xeeaea> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 3716d0 >::_M_default_append(unsigned int)@@Base+0xeeb3c> │ │ │ │ + cbz r4, 3716d0 >::_M_default_append(unsigned int)@@Base+0xeeb3c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r2, #16] │ │ │ │ + ldr r0, [r3, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r6, 37167c >::_M_default_append(unsigned int)@@Base+0xeeae8> │ │ │ │ + cbz r2, 37167e >::_M_default_append(unsigned int)@@Base+0xeeaea> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [pc, #576] @ (3718a8 >::_M_default_append(unsigned int)@@Base+0xeed14>) │ │ │ │ + ldr r1, [pc, #592] @ (3718b8 >::_M_default_append(unsigned int)@@Base+0xeed24>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbz r2, 37167e >::_M_default_append(unsigned int)@@Base+0xeeaea> │ │ │ │ + cbz r6, 37167e >::_M_default_append(unsigned int)@@Base+0xeeaea> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r4, #12] │ │ │ │ + ldr r6, [r4, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sub sp, #240 @ 0xf0 │ │ │ │ + sub sp, #256 @ 0x100 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [pc, #952] @ (371a30 >::_M_default_append(unsigned int)@@Base+0xeee9c>) │ │ │ │ + ldr r0, [pc, #968] @ (371a40 >::_M_default_append(unsigned int)@@Base+0xeeeac>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r2, [r7, #0] │ │ │ │ + ldr r6, [r7, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sub sp, #40 @ 0x28 │ │ │ │ + sub sp, #56 @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r4, #0] │ │ │ │ + ldr r0, [r5, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add sp, #472 @ 0x1d8 │ │ │ │ + add sp, #488 @ 0x1e8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [pc, #648] @ (371914 >::_M_default_append(unsigned int)@@Base+0xeed80>) │ │ │ │ + ldr r0, [pc, #664] @ (371924 >::_M_default_append(unsigned int)@@Base+0xeed90>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #356] @ (371800 >::_M_default_append(unsigned int)@@Base+0xeec6c>) │ │ │ │ sub sp, #28 │ │ │ │ @@ -1012573,56 +1012574,56 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 371718 >::_M_default_append(unsigned int)@@Base+0xeeb84> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ bcc.n 3718d8 >::_M_default_append(unsigned int)@@Base+0xeed44> │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, sp, #584 @ 0x248 │ │ │ │ + add r7, sp, #600 @ 0x258 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sxtb r4, r2 │ │ │ │ + sxtb r0, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r2, 37184e >::_M_default_append(unsigned int)@@Base+0xeecba> │ │ │ │ + cbz r6, 37184e >::_M_default_append(unsigned int)@@Base+0xeecba> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sxth r6, r6 │ │ │ │ + sxth r2, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ lsls r1, r5, #5 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, sp, #168 @ 0xa8 │ │ │ │ + add r7, sp, #184 @ 0xb8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bx sl │ │ │ │ + bx fp │ │ │ │ lsls r7, r0, #1 │ │ │ │ bcs.n 371808 >::_M_default_append(unsigned int)@@Base+0xeec74> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, sp, #992 @ 0x3e0 │ │ │ │ + add r6, sp, #1008 @ 0x3f0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bxns r4 │ │ │ │ + bx r5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmia r2!, {r0, r1, r2, r3, r4, r5, r6} │ │ │ │ vdup.8 d16, d1[7] │ │ │ │ movs r0, r0 │ │ │ │ - add r6, sp, #744 @ 0x2e8 │ │ │ │ + add r6, sp, #760 @ 0x2f8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov lr, ip │ │ │ │ + mov sl, sp │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, sp, #640 @ 0x280 │ │ │ │ + add r6, sp, #656 @ 0x290 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov ip, r9 │ │ │ │ + mov r8, sl │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbz r4, 37186a >::_M_default_append(unsigned int)@@Base+0xeecd6> │ │ │ │ + cbz r0, 37186c >::_M_default_append(unsigned int)@@Base+0xeecd8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r6, 371876 >::_M_default_append(unsigned int)@@Base+0xeece2> │ │ │ │ + cbz r2, 371878 >::_M_default_append(unsigned int)@@Base+0xeece4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #416 @ 0x1a0 │ │ │ │ + add r6, sp, #432 @ 0x1b0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov ip, r2 │ │ │ │ + mov r8, r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, sp, #296 @ 0x128 │ │ │ │ + add r6, sp, #312 @ 0x138 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov r4, lr │ │ │ │ + mov r0, pc │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 37168c >::_M_default_append(unsigned int)@@Base+0xeeaf8> │ │ │ │ @@ -1012643,17 +1012644,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r5, sp, #672 @ 0x2a0 │ │ │ │ + add r5, sp, #688 @ 0x2b0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp ip, sl │ │ │ │ + cmp r8, fp │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w r3, [pc, #2360] @ 3721f8 >::_M_default_append(unsigned int)@@Base+0xef664> │ │ │ │ @@ -1013528,195 +1013529,195 @@ │ │ │ │ mov r1, r7 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 371d54 >::_M_default_append(unsigned int)@@Base+0xef1c0> │ │ │ │ nop │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add sp, #304 @ 0x130 │ │ │ │ + add sp, #320 @ 0x140 │ │ │ │ lsls r2, r1, #1 │ │ │ │ bne.n 372278 >::_M_default_append(unsigned int)@@Base+0xef6e4> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [r4, #52] @ 0x34 │ │ │ │ + ldr r0, [r5, #52] @ 0x34 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #128 @ 0x80 │ │ │ │ + add r5, sp, #144 @ 0x90 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #904 @ 0x388 │ │ │ │ + add r7, sp, #920 @ 0x398 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #720 @ 0x2d0 │ │ │ │ + add r5, sp, #736 @ 0x2e0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #160 @ 0xa0 │ │ │ │ + add r6, sp, #176 @ 0xb0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #24 │ │ │ │ + add r6, sp, #40 @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #504 @ 0x1f8 │ │ │ │ + add r5, sp, #520 @ 0x208 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #1008 @ 0x3f0 │ │ │ │ + add r4, sp, #0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, r5 │ │ │ │ + add r2, r6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldmia r7, {r3, r5, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ + add r3, sp, #696 @ 0x2b8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r0, #52] @ 0x34 │ │ │ │ + str r6, [r0, #52] @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #160 @ 0xa0 │ │ │ │ + add r3, sp, #176 @ 0xb0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - muls r2, r2 │ │ │ │ + muls r6, r2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, sp, #48 @ 0x30 │ │ │ │ + add r3, sp, #64 @ 0x40 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - orrs r6, r6 │ │ │ │ + orrs r2, r7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, sp, #872 @ 0x368 │ │ │ │ + add r2, sp, #888 @ 0x378 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - orrs r4, r0 │ │ │ │ + orrs r0, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, sp, #760 @ 0x2f8 │ │ │ │ + add r2, sp, #776 @ 0x308 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmn r6, r4 │ │ │ │ + cmn r2, r5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, sp, #704 @ 0x2c0 │ │ │ │ + add r2, sp, #720 @ 0x2d0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #896 @ 0x380 │ │ │ │ + add r5, sp, #912 @ 0x390 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #200 @ 0xc8 │ │ │ │ + add r6, sp, #216 @ 0xd8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #408 @ 0x198 │ │ │ │ + add r2, sp, #424 @ 0x1a8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #992 @ 0x3e0 │ │ │ │ + add r3, sp, #1008 @ 0x3f0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, sp, #816 @ 0x330 │ │ │ │ + add r1, sp, #832 @ 0x340 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r4, r4, #19 │ │ │ │ + lsls r0, r5, #19 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, sp, #232 @ 0xe8 │ │ │ │ + add r1, sp, #248 @ 0xf8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adcs r4, r4 │ │ │ │ + adcs r0, r5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, sp, #96 @ 0x60 │ │ │ │ + add r1, sp, #112 @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r5, #8] │ │ │ │ + str r2, [r6, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #960 @ 0x3c0 │ │ │ │ + add r0, sp, #976 @ 0x3d0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r3 │ │ │ │ + asrs r6, r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #848 @ 0x350 │ │ │ │ + add r0, sp, #864 @ 0x360 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r7 │ │ │ │ + asrs r2, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #696 @ 0x2b8 │ │ │ │ + add r0, sp, #712 @ 0x2c8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r0, r4 │ │ │ │ + lsrs r4, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #464 @ 0x1d0 │ │ │ │ + add r0, sp, #480 @ 0x1e0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r1, #3 │ │ │ │ + lsrs r2, r2, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, sp, #304 @ 0x130 │ │ │ │ + add r0, sp, #320 @ 0x140 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - eors r6, r7 │ │ │ │ + lsls r2, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r7, pc, #968 @ (adr r7, 372674 >::_M_default_append(unsigned int)@@Base+0xefae0>) │ │ │ │ + add r7, pc, #984 @ (adr r7, 372684 >::_M_default_append(unsigned int)@@Base+0xefaf0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ands r4, r4 │ │ │ │ + ands r0, r5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r7, pc, #768 @ (adr r7, 3725b4 >::_M_default_append(unsigned int)@@Base+0xefa20>) │ │ │ │ + add r7, pc, #784 @ (adr r7, 3725c4 >::_M_default_append(unsigned int)@@Base+0xefa30>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r0, [r3, r5] │ │ │ │ + ldrsh r4, [r3, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #896 @ 0x380 │ │ │ │ + add r2, sp, #912 @ 0x390 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #752 @ 0x2f0 │ │ │ │ + add r2, sp, #768 @ 0x300 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #808 @ 0x328 │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #88 @ 0x58 │ │ │ │ + add r3, sp, #104 @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #240 @ (adr r7, 3723c0 >::_M_default_append(unsigned int)@@Base+0xef82c>) │ │ │ │ + add r7, pc, #256 @ (adr r7, 3723d0 >::_M_default_append(unsigned int)@@Base+0xef83c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #904 @ (adr r6, 37265c >::_M_default_append(unsigned int)@@Base+0xefac8>) │ │ │ │ + add r6, pc, #920 @ (adr r6, 37266c >::_M_default_append(unsigned int)@@Base+0xefad8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r7, #14 │ │ │ │ + subs r7, #18 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, sp, #128 @ 0x80 │ │ │ │ + add r2, sp, #144 @ 0x90 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #624 @ (adr r6, 372550 >::_M_default_append(unsigned int)@@Base+0xef9bc>) │ │ │ │ + add r6, pc, #640 @ (adr r6, 372560 >::_M_default_append(unsigned int)@@Base+0xef9cc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, #206 @ 0xce │ │ │ │ + subs r6, #210 @ 0xd2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, pc, #432 @ (adr r6, 372498 >::_M_default_append(unsigned int)@@Base+0xef904>) │ │ │ │ + add r6, pc, #448 @ (adr r6, 3724a8 >::_M_default_append(unsigned int)@@Base+0xef914>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, #152 @ 0x98 │ │ │ │ + subs r6, #156 @ 0x9c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, pc, #328 @ (adr r6, 372438 >::_M_default_append(unsigned int)@@Base+0xef8a4>) │ │ │ │ + add r6, pc, #344 @ (adr r6, 372448 >::_M_default_append(unsigned int)@@Base+0xef8b4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, #126 @ 0x7e │ │ │ │ + subs r6, #130 @ 0x82 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, pc, #224 @ (adr r6, 3723d8 >::_M_default_append(unsigned int)@@Base+0xef844>) │ │ │ │ + add r6, pc, #240 @ (adr r6, 3723e8 >::_M_default_append(unsigned int)@@Base+0xef854>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, #100 @ 0x64 │ │ │ │ + subs r6, #104 @ 0x68 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r5, #128 @ 0x80 │ │ │ │ + movs r5, #132 @ 0x84 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, pc, #904 @ (adr r5, 37268c >::_M_default_append(unsigned int)@@Base+0xefaf8>) │ │ │ │ + add r5, pc, #920 @ (adr r5, 37269c >::_M_default_append(unsigned int)@@Base+0xefb08>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, #14 │ │ │ │ + subs r6, #18 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, pc, #704 @ (adr r5, 3725cc >::_M_default_append(unsigned int)@@Base+0xefa38>) │ │ │ │ + add r5, pc, #720 @ (adr r5, 3725dc >::_M_default_append(unsigned int)@@Base+0xefa48>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #220 @ 0xdc │ │ │ │ + subs r5, #224 @ 0xe0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, pc, #536 @ (adr r5, 37252c >::_M_default_append(unsigned int)@@Base+0xef998>) │ │ │ │ + add r5, pc, #552 @ (adr r5, 37253c >::_M_default_append(unsigned int)@@Base+0xef9a8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #178 @ 0xb2 │ │ │ │ + subs r5, #182 @ 0xb6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #816 @ 0x330 │ │ │ │ + add r0, sp, #832 @ 0x340 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #344 @ (adr r5, 372478 >::_M_default_append(unsigned int)@@Base+0xef8e4>) │ │ │ │ + add r5, pc, #360 @ (adr r5, 372488 >::_M_default_append(unsigned int)@@Base+0xef8f4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r6, r3] │ │ │ │ + ldrb r4, [r6, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #56 @ 0x38 │ │ │ │ + add r2, sp, #72 @ 0x48 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #112 @ (adr r5, 37239c >::_M_default_append(unsigned int)@@Base+0xef808>) │ │ │ │ + add r5, pc, #128 @ (adr r5, 3723ac >::_M_default_append(unsigned int)@@Base+0xef818>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #72 @ 0x48 │ │ │ │ + subs r5, #76 @ 0x4c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r2, [sp, #344] @ 0x158 │ │ │ │ + str r2, [sp, #360] @ 0x168 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, pc, #944 @ (adr r4, 3726e8 >::_M_default_append(unsigned int)@@Base+0xefb54>) │ │ │ │ + add r4, pc, #960 @ (adr r4, 3726f8 >::_M_default_append(unsigned int)@@Base+0xefb64>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #24 │ │ │ │ + subs r5, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, pc, #840 @ (adr r4, 372688 >::_M_default_append(unsigned int)@@Base+0xefaf4>) │ │ │ │ + add r4, pc, #856 @ (adr r4, 372698 >::_M_default_append(unsigned int)@@Base+0xefb04>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r5, r1] │ │ │ │ + ldrb r0, [r6, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, sp, #728 @ 0x2d8 │ │ │ │ + add r1, sp, #744 @ 0x2e8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #688 @ (adr r4, 3725fc >::_M_default_append(unsigned int)@@Base+0xefa68>) │ │ │ │ + add r4, pc, #704 @ (adr r4, 37260c >::_M_default_append(unsigned int)@@Base+0xefa78>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, #216 @ 0xd8 │ │ │ │ + subs r4, #220 @ 0xdc │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, sp, #632 @ 0x278 │ │ │ │ + add r1, sp, #648 @ 0x288 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #496 @ (adr r4, 372548 >::_M_default_append(unsigned int)@@Base+0xef9b4>) │ │ │ │ + add r4, pc, #512 @ (adr r4, 372558 >::_M_default_append(unsigned int)@@Base+0xef9c4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, #168 @ 0xa8 │ │ │ │ + subs r4, #172 @ 0xac │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r4, [sp, #312] @ 0x138 │ │ │ │ + ldr r4, [sp, #328] @ 0x148 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, pc, #312 @ (adr r4, 37249c >::_M_default_append(unsigned int)@@Base+0xef908>) │ │ │ │ + add r4, pc, #328 @ (adr r4, 3724ac >::_M_default_append(unsigned int)@@Base+0xef918>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, #122 @ 0x7a │ │ │ │ + subs r4, #126 @ 0x7e │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r1, [pc, #172] @ (372428 >::_M_default_append(unsigned int)@@Base+0xef894>) │ │ │ │ sub sp, #8 │ │ │ │ @@ -1013787,42 +1013788,42 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [pc, #40] @ (372444 >::_M_default_append(unsigned int)@@Base+0xef8b0>) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ bl 52504c │ │ │ │ str r7, [r5, #0] │ │ │ │ b.n 3723d4 >::_M_default_append(unsigned int)@@Base+0xef840> │ │ │ │ - cmp r0, #160 @ 0xa0 │ │ │ │ + cmp r0, #164 @ 0xa4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #792 @ (adr r7, 372748 >::_M_default_append(unsigned int)@@Base+0xefbb4>) │ │ │ │ + add r7, pc, #808 @ (adr r7, 372758 >::_M_default_append(unsigned int)@@Base+0xefbc4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #992 @ (adr r7, 372814 >::_M_default_append(unsigned int)@@Base+0xefc80>) │ │ │ │ + add r7, pc, #1008 @ (adr r7, 372824 >::_M_default_append(unsigned int)@@Base+0xefc90>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #152 @ 0x98 │ │ │ │ + add r0, sp, #168 @ 0xa8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #656 @ (adr r7, 3726cc >::_M_default_append(unsigned int)@@Base+0xefb38>) │ │ │ │ + add r7, pc, #672 @ (adr r7, 3726dc >::_M_default_append(unsigned int)@@Base+0xefb48>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #192 @ (adr r2, 372500 >::_M_default_append(unsigned int)@@Base+0xef96c>) │ │ │ │ + add r2, pc, #208 @ (adr r2, 372510 >::_M_default_append(unsigned int)@@Base+0xef97c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, #92 @ 0x5c │ │ │ │ + subs r2, #96 @ 0x60 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r7, pc, #280 @ (adr r7, 372560 >::_M_default_append(unsigned int)@@Base+0xef9cc>) │ │ │ │ + add r7, pc, #296 @ (adr r7, 372570 >::_M_default_append(unsigned int)@@Base+0xef9dc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #16] @ (372468 >::_M_default_append(unsigned int)@@Base+0xef8d4>) │ │ │ │ add r1, pc │ │ │ │ bl 531ce4 │ │ │ │ bl 4ff42c │ │ │ │ ldr r0, [r0, #12] │ │ │ │ pop {r3, pc} │ │ │ │ nop │ │ │ │ - add r4, pc, #768 @ (adr r4, 37276c >::_M_default_append(unsigned int)@@Base+0xefbd8>) │ │ │ │ + add r4, pc, #784 @ (adr r4, 37277c >::_M_default_append(unsigned int)@@Base+0xefbe8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #112] @ (3724ec >::_M_default_append(unsigned int)@@Base+0xef958>) │ │ │ │ sub sp, #8 │ │ │ │ @@ -1013867,19 +1013868,19 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [sp, #0] │ │ │ │ mov r1, r4 │ │ │ │ bl 17d50 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - add r4, pc, #608 @ (adr r4, 372750 >::_M_default_append(unsigned int)@@Base+0xefbbc>) │ │ │ │ + add r4, pc, #624 @ (adr r4, 372760 >::_M_default_append(unsigned int)@@Base+0xefbcc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, pc, #472 @ (adr r1, 3726cc >::_M_default_append(unsigned int)@@Base+0xefb38>) │ │ │ │ + add r1, pc, #488 @ (adr r1, 3726dc >::_M_default_append(unsigned int)@@Base+0xefb48>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r1, #158 @ 0x9e │ │ │ │ + subs r1, #162 @ 0xa2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip] │ │ │ │ str.w r0, [ip, #-144] │ │ │ │ sub.w sp, sp, #4192 @ 0x1060 │ │ │ │ @@ -1014516,112 +1014517,112 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 372aec >::_M_default_append(unsigned int)@@Base+0xeff58> │ │ │ │ stmia r4!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r6, pc, #968 @ (adr r6, 372fb4 >::_M_default_append(unsigned int)@@Base+0xf0420>) │ │ │ │ + add r6, pc, #984 @ (adr r6, 372fc4 >::_M_default_append(unsigned int)@@Base+0xf0430>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r0, [r0, r3] │ │ │ │ + ldrsh r4, [r0, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, pc, #472 @ (adr r6, 372dcc >::_M_default_append(unsigned int)@@Base+0xf0238>) │ │ │ │ + add r6, pc, #488 @ (adr r6, 372ddc >::_M_default_append(unsigned int)@@Base+0xf0248>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #328 @ (adr r6, 372d40 >::_M_default_append(unsigned int)@@Base+0xf01ac>) │ │ │ │ + add r6, pc, #344 @ (adr r6, 372d50 >::_M_default_append(unsigned int)@@Base+0xf01bc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #904 @ (adr r7, 372f84 >::_M_default_append(unsigned int)@@Base+0xf03f0>) │ │ │ │ + add r7, pc, #920 @ (adr r7, 372f94 >::_M_default_append(unsigned int)@@Base+0xf0400>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs.w r0, r2, #71 @ 0x47 │ │ │ │ - add r6, pc, #104 @ (adr r6, 372c6c >::_M_default_append(unsigned int)@@Base+0xf00d8>) │ │ │ │ + subs.w r0, r6, #71 @ 0x47 │ │ │ │ + add r6, pc, #120 @ (adr r6, 372c7c >::_M_default_append(unsigned int)@@Base+0xf00e8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r0, #9 │ │ │ │ + lsrs r2, r1, #9 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, pc, #296 @ (adr r6, 372d34 >::_M_default_append(unsigned int)@@Base+0xf01a0>) │ │ │ │ + add r6, pc, #312 @ (adr r6, 372d44 >::_M_default_append(unsigned int)@@Base+0xf01b0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #224 @ (adr r6, 372cf0 >::_M_default_append(unsigned int)@@Base+0xf015c>) │ │ │ │ + add r6, pc, #240 @ (adr r6, 372d00 >::_M_default_append(unsigned int)@@Base+0xf016c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - eors.w r0, sl, #71 @ 0x47 │ │ │ │ - add r5, pc, #1016 @ (adr r5, 373010 >::_M_default_append(unsigned int)@@Base+0xf047c>) │ │ │ │ + eors.w r0, lr, #71 @ 0x47 │ │ │ │ + add r6, pc, #8 @ (adr r6, 372c20 >::_M_default_append(unsigned int)@@Base+0xf008c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #0 @ (adr r6, 372c1c >::_M_default_append(unsigned int)@@Base+0xf0088>) │ │ │ │ + add r6, pc, #16 @ (adr r6, 372c2c >::_M_default_append(unsigned int)@@Base+0xf0098>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #8 @ (adr r6, 372c28 >::_M_default_append(unsigned int)@@Base+0xf0094>) │ │ │ │ + add r6, pc, #24 @ (adr r6, 372c38 >::_M_default_append(unsigned int)@@Base+0xf00a4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #104 @ (adr r4, 372c8c >::_M_default_append(unsigned int)@@Base+0xf00f8>) │ │ │ │ + add r4, pc, #120 @ (adr r4, 372c9c >::_M_default_append(unsigned int)@@Base+0xf0108>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r4, #4 │ │ │ │ + asrs r0, r5, #4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r0, r0, #8 │ │ │ │ + lsrs r4, r0, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, pc, #120 @ (adr r3, 372ca8 >::_M_default_append(unsigned int)@@Base+0xf0114>) │ │ │ │ + add r3, pc, #136 @ (adr r3, 372cb8 >::_M_default_append(unsigned int)@@Base+0xf0124>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r4, #6] │ │ │ │ + strh r6, [r4, #6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r0, r6, #6 │ │ │ │ + lsrs r4, r6, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r5, #24 │ │ │ │ + lsrs r2, r6, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r7, [sp, #456] @ 0x1c8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r6, #4 │ │ │ │ + lsrs r2, r7, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #488 @ (adr r2, 372e30 >::_M_default_append(unsigned int)@@Base+0xf029c>) │ │ │ │ + add r2, pc, #504 @ (adr r2, 372e40 >::_M_default_append(unsigned int)@@Base+0xf02ac>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r4, #116 @ 0x74 │ │ │ │ + adds r4, #120 @ 0x78 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmia r0!, {r2} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, pc, #208 @ (adr r2, 372d24 >::_M_default_append(unsigned int)@@Base+0xf0190>) │ │ │ │ + add r2, pc, #224 @ (adr r2, 372d34 >::_M_default_append(unsigned int)@@Base+0xf01a0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #624 @ (adr r2, 372ec8 >::_M_default_append(unsigned int)@@Base+0xf0334>) │ │ │ │ + add r2, pc, #640 @ (adr r2, 372ed8 >::_M_default_append(unsigned int)@@Base+0xf0344>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #80 @ (adr r2, 372cac >::_M_default_append(unsigned int)@@Base+0xf0118>) │ │ │ │ + add r2, pc, #96 @ (adr r2, 372cbc >::_M_default_append(unsigned int)@@Base+0xf0128>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #320 @ (adr r2, 372da0 >::_M_default_append(unsigned int)@@Base+0xf020c>) │ │ │ │ + add r2, pc, #336 @ (adr r2, 372db0 >::_M_default_append(unsigned int)@@Base+0xf021c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, pc, #968 @ (adr r1, 37302c >::_M_default_append(unsigned int)@@Base+0xf0498>) │ │ │ │ + add r1, pc, #984 @ (adr r1, 37303c >::_M_default_append(unsigned int)@@Base+0xf04a8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #8 @ (adr r2, 372c70 >::_M_default_append(unsigned int)@@Base+0xf00dc>) │ │ │ │ + add r2, pc, #24 @ (adr r2, 372c80 >::_M_default_append(unsigned int)@@Base+0xf00ec>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, pc, #848 @ (adr r1, 372fbc >::_M_default_append(unsigned int)@@Base+0xf0428>) │ │ │ │ + add r1, pc, #864 @ (adr r1, 372fcc >::_M_default_append(unsigned int)@@Base+0xf0438>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r3, #208 @ 0xd0 │ │ │ │ + adds r3, #212 @ 0xd4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, pc, #744 @ (adr r1, 372f5c >::_M_default_append(unsigned int)@@Base+0xf03c8>) │ │ │ │ + add r1, pc, #760 @ (adr r1, 372f6c >::_M_default_append(unsigned int)@@Base+0xf03d8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r3, #188 @ 0xbc │ │ │ │ + adds r3, #192 @ 0xc0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, pc, #536 @ (adr r1, 372e94 >::_M_default_append(unsigned int)@@Base+0xf0300>) │ │ │ │ + add r1, pc, #552 @ (adr r1, 372ea4 >::_M_default_append(unsigned int)@@Base+0xf0310>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r3, #130 @ 0x82 │ │ │ │ + adds r3, #134 @ 0x86 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, pc, #312 @ (adr r1, 372dbc >::_M_default_append(unsigned int)@@Base+0xf0228>) │ │ │ │ + add r1, pc, #328 @ (adr r1, 372dcc >::_M_default_append(unsigned int)@@Base+0xf0238>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, pc, #136 @ (adr r1, 372d10 >::_M_default_append(unsigned int)@@Base+0xf017c>) │ │ │ │ + add r1, pc, #152 @ (adr r1, 372d20 >::_M_default_append(unsigned int)@@Base+0xf018c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xfb4c0048 │ │ │ │ - add r1, pc, #8 @ (adr r1, 372c98 >::_M_default_append(unsigned int)@@Base+0xf0104>) │ │ │ │ + @ instruction: 0xfb500048 │ │ │ │ + add r1, pc, #24 @ (adr r1, 372ca8 >::_M_default_append(unsigned int)@@Base+0xf0114>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, #252 @ 0xfc │ │ │ │ + adds r3, #0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, pc, #920 @ (adr r0, 373030 >::_M_default_append(unsigned int)@@Base+0xf049c>) │ │ │ │ + add r0, pc, #936 @ (adr r0, 373040 >::_M_default_append(unsigned int)@@Base+0xf04ac>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, #226 @ 0xe2 │ │ │ │ + adds r2, #230 @ 0xe6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, pc, #816 @ (adr r0, 372fd0 >::_M_default_append(unsigned int)@@Base+0xf043c>) │ │ │ │ + add r0, pc, #832 @ (adr r0, 372fe0 >::_M_default_append(unsigned int)@@Base+0xf044c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, #200 @ 0xc8 │ │ │ │ + adds r2, #204 @ 0xcc │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, pc, #696 @ (adr r0, 372f60 >::_M_default_append(unsigned int)@@Base+0xf03cc>) │ │ │ │ + add r0, pc, #712 @ (adr r0, 372f70 >::_M_default_append(unsigned int)@@Base+0xf03dc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, #170 @ 0xaa │ │ │ │ + adds r2, #174 @ 0xae │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, pc, #592 @ (adr r0, 372f00 >::_M_default_append(unsigned int)@@Base+0xf036c>) │ │ │ │ + add r0, pc, #608 @ (adr r0, 372f10 >::_M_default_append(unsigned int)@@Base+0xf037c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, #144 @ 0x90 │ │ │ │ + adds r2, #148 @ 0x94 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #212] @ (372d9c >::_M_default_append(unsigned int)@@Base+0xf0208>) │ │ │ │ @@ -1014708,43 +1014709,43 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #72] @ (372dd8 >::_M_default_append(unsigned int)@@Base+0xf0244>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 372d10 >::_M_default_append(unsigned int)@@Base+0xf017c> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - add r1, pc, #992 @ (adr r1, 373180 >::_M_default_append(unsigned int)@@Base+0xf05ec>) │ │ │ │ + add r1, pc, #1008 @ (adr r1, 373190 >::_M_default_append(unsigned int)@@Base+0xf05fc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, pc, #592 @ (adr r1, 372ff8 >::_M_default_append(unsigned int)@@Base+0xf0464>) │ │ │ │ + add r1, pc, #608 @ (adr r1, 373008 >::_M_default_append(unsigned int)@@Base+0xf0474>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r1, pc, #864 @ (adr r1, 373110 >::_M_default_append(unsigned int)@@Base+0xf057c>) │ │ │ │ + add r1, pc, #880 @ (adr r1, 373120 >::_M_default_append(unsigned int)@@Base+0xf058c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [sp, #392] @ 0x188 │ │ │ │ + ldr r7, [sp, #408] @ 0x198 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r1, #94 @ 0x5e │ │ │ │ + adds r1, #98 @ 0x62 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r7, [sp, #304] @ 0x130 │ │ │ │ + ldr r7, [sp, #320] @ 0x140 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r1, #72 @ 0x48 │ │ │ │ + adds r1, #76 @ 0x4c │ │ │ │ lsls r7, r0, #1 │ │ │ │ pop {r1, r5, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r1, #4 │ │ │ │ + adds r1, #8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ bl 2f6dd2 >::_M_default_append(unsigned int)@@Base+0x7423e> │ │ │ │ - ldr r6, [sp, #880] @ 0x370 │ │ │ │ + ldr r6, [sp, #896] @ 0x380 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, #216 @ 0xd8 │ │ │ │ + adds r0, #220 @ 0xdc │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #192] @ (372eb0 >::_M_default_append(unsigned int)@@Base+0xf031c>) │ │ │ │ @@ -1014823,39 +1014824,39 @@ │ │ │ │ ldr r0, [pc, #68] @ (372ee4 >::_M_default_append(unsigned int)@@Base+0xf0350>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 372e38 >::_M_default_append(unsigned int)@@Base+0xf02a4> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - add r0, pc, #832 @ (adr r0, 3731f4 >::_M_default_append(unsigned int)@@Base+0xf0660>) │ │ │ │ + add r0, pc, #848 @ (adr r0, 373204 >::_M_default_append(unsigned int)@@Base+0xf0670>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ pop {r4} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, pc, #432 @ (adr r0, 37306c >::_M_default_append(unsigned int)@@Base+0xf04d8>) │ │ │ │ + add r0, pc, #448 @ (adr r0, 37307c >::_M_default_append(unsigned int)@@Base+0xf04e8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, pc, #704 @ (adr r0, 373184 >::_M_default_append(unsigned int)@@Base+0xf05f0>) │ │ │ │ + add r0, pc, #720 @ (adr r0, 373194 >::_M_default_append(unsigned int)@@Base+0xf0600>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [sp, #232] @ 0xe8 │ │ │ │ + ldr r6, [sp, #248] @ 0xf8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, #54 @ 0x36 │ │ │ │ + adds r0, #58 @ 0x3a │ │ │ │ lsls r7, r0, #1 │ │ │ │ cbnz r0, 372f44 >::_M_default_append(unsigned int)@@Base+0xf03b0> │ │ │ │ lsls r2, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr9, cr15, {7} │ │ │ │ - ldr r5, [sp, #984] @ 0x3d8 │ │ │ │ + ldr r5, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r7, #242 @ 0xf2 │ │ │ │ + cmp r7, #246 @ 0xf6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ bl 1e4ede │ │ │ │ - ldr r5, [sp, #808] @ 0x328 │ │ │ │ + ldr r5, [sp, #824] @ 0x338 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r7, #198 @ 0xc6 │ │ │ │ + cmp r7, #202 @ 0xca │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #312] @ (373034 >::_M_default_append(unsigned int)@@Base+0xf04a0>) │ │ │ │ sub sp, #8 │ │ │ │ @@ -1014980,17 +1014981,17 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ cbnz r4, 37307a >::_M_default_append(unsigned int)@@Base+0xf04e6> │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ revsh r4, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r4, #32 │ │ │ │ + lsrs r0, r5, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r5, #30 │ │ │ │ + lsls r2, r6, #30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ sub sp, #20 │ │ │ │ @@ -1015129,17 +1015130,17 @@ │ │ │ │ lsls r2, r2, #2 │ │ │ │ bl 14f1c │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r5, #0] │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop │ │ │ │ - ldr r6, [sp, #376] @ 0x178 │ │ │ │ + ldr r6, [sp, #392] @ 0x188 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [sp, #344] @ 0x158 │ │ │ │ + ldr r5, [sp, #360] @ 0x168 │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #92] @ (373258 >::_M_default_append(unsigned int)@@Base+0xf06c4>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -1015180,15 +1015181,15 @@ │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xb80a │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [sp, #616] @ 0x268 │ │ │ │ + ldr r4, [sp, #632] @ 0x278 │ │ │ │ lsls r2, r1, #1 │ │ │ │ @ instruction: 0xb7ce │ │ │ │ lsls r2, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -1015312,48 +1015313,48 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 3732ec >::_M_default_append(unsigned int)@@Base+0xf0758> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xb78e │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [sp, #216] @ 0xd8 │ │ │ │ + ldr r4, [sp, #232] @ 0xe8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r6, #29] │ │ │ │ + strb r2, [r7, #29] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [sp, #320] @ 0x140 │ │ │ │ + ldr r4, [sp, #336] @ 0x150 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [sp, #656] @ 0x290 │ │ │ │ + ldr r0, [sp, #672] @ 0x2a0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ lsls r1, r4, #4 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r3, #130 @ 0x82 │ │ │ │ + cmp r3, #134 @ 0x86 │ │ │ │ lsls r7, r0, #1 │ │ │ │ @ instruction: 0xb71c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r3, [sp, #864] @ 0x360 │ │ │ │ + ldr r3, [sp, #880] @ 0x370 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r3, #80 @ 0x50 │ │ │ │ + cmp r3, #84 @ 0x54 │ │ │ │ lsls r7, r0, #1 │ │ │ │ mcr2 15, 6, pc, cr3, cr15, {7} @ │ │ │ │ - ldr r3, [sp, #688] @ 0x2b0 │ │ │ │ + ldr r3, [sp, #704] @ 0x2c0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r3, #36 @ 0x24 │ │ │ │ + cmp r3, #40 @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ lsrs r3, r6, #30 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [sp, #512] @ 0x200 │ │ │ │ + ldr r3, [sp, #528] @ 0x210 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r2, #248 @ 0xf8 │ │ │ │ + cmp r2, #252 @ 0xfc │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r3, [sp, #392] @ 0x188 │ │ │ │ + ldr r3, [sp, #408] @ 0x198 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r2, #216 @ 0xd8 │ │ │ │ + cmp r2, #220 @ 0xdc │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 373268 >::_M_default_append(unsigned int)@@Base+0xf06d4> │ │ │ │ @@ -1015374,17 +1015375,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldr r2, [sp, #832] @ 0x340 │ │ │ │ + ldr r2, [sp, #848] @ 0x350 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r2, #72 @ 0x48 │ │ │ │ + cmp r2, #76 @ 0x4c │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1016572,203 +1016573,203 @@ │ │ │ │ ldr r0, [pc, #392] @ (374304 >::_M_default_append(unsigned int)@@Base+0xf1770>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 373cf2 >::_M_default_append(unsigned int)@@Base+0xf115e> │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [sp, #1008] @ 0x3f0 │ │ │ │ + str r7, [sp, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r1, r3, r5, r7, lr} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [pc, #984] @ (374570 >::_M_default_append(unsigned int)@@Base+0xf19dc>) │ │ │ │ + ldr r7, [pc, #1000] @ (374580 >::_M_default_append(unsigned int)@@Base+0xf19ec>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r2, [sp, #248] @ 0xf8 │ │ │ │ + ldr r2, [sp, #264] @ 0x108 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [sp, #1000] @ 0x3e8 │ │ │ │ + ldr r1, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [sp, #800] @ 0x320 │ │ │ │ + ldr r1, [sp, #816] @ 0x330 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [sp, #232] @ 0xe8 │ │ │ │ + ldr r1, [sp, #248] @ 0xf8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [pc, #120] @ (374224 >::_M_default_append(unsigned int)@@Base+0xf1690>) │ │ │ │ + ldr r0, [pc, #136] @ (374234 >::_M_default_append(unsigned int)@@Base+0xf16a0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [sp, #48] @ 0x30 │ │ │ │ + ldr r1, [sp, #64] @ 0x40 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [sp, #952] @ 0x3b8 │ │ │ │ + ldr r0, [sp, #968] @ 0x3c8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r7, [sp, #768] @ 0x300 │ │ │ │ + str r7, [sp, #784] @ 0x310 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r7, #58 @ 0x3a │ │ │ │ + movs r7, #62 @ 0x3e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r7, [sp, #512] @ 0x200 │ │ │ │ + str r7, [sp, #528] @ 0x210 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r6, #246 @ 0xf6 │ │ │ │ + movs r6, #250 @ 0xfa │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r7, [sp, #240] @ 0xf0 │ │ │ │ + str r7, [sp, #256] @ 0x100 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [sp, #616] @ 0x268 │ │ │ │ + str r6, [sp, #632] @ 0x278 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r5, #13 │ │ │ │ + asrs r2, r6, #13 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [sp, #536] @ 0x218 │ │ │ │ + str r6, [sp, #552] @ 0x228 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r5, [sp, #816] @ 0x330 │ │ │ │ + str r5, [sp, #832] @ 0x340 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r5, #66 @ 0x42 │ │ │ │ + movs r5, #70 @ 0x46 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r5, [sp, #712] @ 0x2c8 │ │ │ │ + str r5, [sp, #728] @ 0x2d8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r5, #40 @ 0x28 │ │ │ │ + movs r5, #44 @ 0x2c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r5, [sp, #600] @ 0x258 │ │ │ │ + str r5, [sp, #616] @ 0x268 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r5, #12 │ │ │ │ + movs r5, #16 │ │ │ │ lsls r7, r0, #1 │ │ │ │ sub sp, #136 @ 0x88 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r5, [sp, #328] @ 0x148 │ │ │ │ + str r5, [sp, #344] @ 0x158 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r4, #204 @ 0xcc │ │ │ │ + movs r4, #208 @ 0xd0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r5, [sp, #144] @ 0x90 │ │ │ │ + str r5, [sp, #160] @ 0xa0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r4, #158 @ 0x9e │ │ │ │ + movs r4, #162 @ 0xa2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - muls r4, r7 │ │ │ │ + bics r0, r0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [sp, #184] @ 0xb8 │ │ │ │ + str r4, [sp, #200] @ 0xc8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [sp, #32] │ │ │ │ + str r2, [sp, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r1, #124 @ 0x7c │ │ │ │ + movs r1, #128 @ 0x80 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r1, [sp, #920] @ 0x398 │ │ │ │ + str r1, [sp, #936] @ 0x3a8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r1, #92 @ 0x5c │ │ │ │ + movs r1, #96 @ 0x60 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r2, [sp, #240] @ 0xf0 │ │ │ │ + str r2, [sp, #256] @ 0x100 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [sp, #232] @ 0xe8 │ │ │ │ + str r2, [sp, #248] @ 0xf8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r1, [sp, #288] @ 0x120 │ │ │ │ + str r1, [sp, #304] @ 0x130 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r0, #190 @ 0xbe │ │ │ │ + movs r0, #194 @ 0xc2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r1, [sp, #184] @ 0xb8 │ │ │ │ + str r1, [sp, #200] @ 0xc8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r0, #164 @ 0xa4 │ │ │ │ + movs r0, #168 @ 0xa8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ + str r1, [sp, #80] @ 0x50 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r0, #134 @ 0x86 │ │ │ │ + movs r0, #138 @ 0x8a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r7, #220 @ 0xdc │ │ │ │ + subs r7, #224 @ 0xe0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [sp, #856] @ 0x358 │ │ │ │ + str r0, [sp, #872] @ 0x368 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r0, #72 @ 0x48 │ │ │ │ + movs r0, #76 @ 0x4c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r0, [sp, #696] @ 0x2b8 │ │ │ │ + str r0, [sp, #712] @ 0x2c8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r0, #32 │ │ │ │ + movs r0, #36 @ 0x24 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r0, [sp, #544] @ 0x220 │ │ │ │ + str r0, [sp, #560] @ 0x230 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r7, #7 │ │ │ │ + movs r0, #0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r0, [sp, #424] @ 0x1a8 │ │ │ │ + str r0, [sp, #440] @ 0x1b8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r7, #78 @ 0x4e │ │ │ │ + subs r7, #82 @ 0x52 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [sp, #240] @ 0xf0 │ │ │ │ + str r0, [sp, #256] @ 0x100 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r7, #32 │ │ │ │ + subs r7, #36 @ 0x24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r3, #60] @ 0x3c │ │ │ │ + ldrh r2, [r4, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, r2, #4 │ │ │ │ + subs r2, r3, #4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r0, #60] @ 0x3c │ │ │ │ + ldrh r2, [r1, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r7, #3 │ │ │ │ + subs r0, r0, #4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r5, #58] @ 0x3a │ │ │ │ + ldrh r6, [r5, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r5, #3 │ │ │ │ + subs r4, r5, #3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r5, #56] @ 0x38 │ │ │ │ + ldrh r0, [r6, #56] @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, r4, #2 │ │ │ │ + subs r6, r4, #2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r2, #56] @ 0x38 │ │ │ │ + ldrh r4, [r2, #56] @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #246 @ 0xf6 │ │ │ │ + subs r5, #250 @ 0xfa │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r7, #54] @ 0x36 │ │ │ │ + ldrh r0, [r0, #56] @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, r6, #1 │ │ │ │ + subs r6, r6, #1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r1, #58] @ 0x3a │ │ │ │ + ldrh r4, [r1, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r3, #54] @ 0x36 │ │ │ │ + ldrh r6, [r3, #54] @ 0x36 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r2, #1 │ │ │ │ + subs r4, r2, #1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r7, #52] @ 0x34 │ │ │ │ + ldrh r2, [r0, #54] @ 0x36 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #164 @ 0xa4 │ │ │ │ + subs r5, #168 @ 0xa8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r4, #52] @ 0x34 │ │ │ │ + ldrh r0, [r5, #52] @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, r3, #0 │ │ │ │ + subs r6, r3, #0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r1, #52] @ 0x34 │ │ │ │ + ldrh r4, [r1, #52] @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, r7, #7 │ │ │ │ + subs r2, r0, #0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r5, #50] @ 0x32 │ │ │ │ + ldrh r2, [r6, #50] @ 0x32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r4, r4, #7 │ │ │ │ + adds r0, r5, #7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r2, #50] @ 0x32 │ │ │ │ + ldrh r0, [r3, #50] @ 0x32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r1, #7 │ │ │ │ + adds r6, r1, #7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r6, #48] @ 0x30 │ │ │ │ + ldrh r2, [r7, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, r5, #6 │ │ │ │ + adds r2, r6, #6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r3, #48] @ 0x30 │ │ │ │ + ldrh r6, [r3, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r2, #6 │ │ │ │ + adds r6, r2, #6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r0, #48] @ 0x30 │ │ │ │ + ldrh r6, [r0, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, r7, #5 │ │ │ │ + adds r4, r7, #5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r4, #46] @ 0x2e │ │ │ │ + ldrh r6, [r4, #46] @ 0x2e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 373dfc >::_M_default_append(unsigned int)@@Base+0xf1268> │ │ │ │ + b.n 373e04 >::_M_default_append(unsigned int)@@Base+0xf1270> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r0, #46] @ 0x2e │ │ │ │ + ldrh r4, [r0, #46] @ 0x2e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, r6, #4 │ │ │ │ + adds r2, r7, #4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r4, #44] @ 0x2c │ │ │ │ + ldrh r2, [r5, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r4, r3, #4 │ │ │ │ + adds r0, r4, #4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r1, #44] @ 0x2c │ │ │ │ + ldrh r0, [r2, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r0, #4 │ │ │ │ + adds r6, r0, #4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r6, #42] @ 0x2a │ │ │ │ + ldrh r6, [r6, #42] @ 0x2a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, r5, #3 │ │ │ │ + adds r4, r5, #3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #168] @ (3743c0 >::_M_default_append(unsigned int)@@Base+0xf182c>) │ │ │ │ movs r6, #1 │ │ │ │ @@ -1016836,29 +1016837,29 @@ │ │ │ │ ldr r1, [pc, #40] @ (3743dc >::_M_default_append(unsigned int)@@Base+0xf1848>) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ bl 52504c │ │ │ │ str r6, [r5, #0] │ │ │ │ b.n 3743aa >::_M_default_append(unsigned int)@@Base+0xf1816> │ │ │ │ nop │ │ │ │ - lsrs r2, r0, #4 │ │ │ │ + lsrs r6, r0, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r4, #0] │ │ │ │ + ldrh r6, [r4, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r0, #28] │ │ │ │ + ldrh r2, [r1, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, r7, r3 │ │ │ │ + subs r2, r0, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r3, #26] │ │ │ │ + ldrh r6, [r3, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, r2, r3 │ │ │ │ + subs r6, r2, r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r4, #0] │ │ │ │ + ldrh r6, [r4, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r6, #60] @ 0x3c │ │ │ │ + strh r4, [r6, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #28] @ (37440c >::_M_default_append(unsigned int)@@Base+0xf1878>) │ │ │ │ mov r4, r0 │ │ │ │ @@ -1016868,15 +1016869,15 @@ │ │ │ │ ldr r3, [r0, #0] │ │ │ │ cbz r3, 374408 >::_M_default_append(unsigned int)@@Base+0xf1874> │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 373048 >::_M_default_append(unsigned int)@@Base+0xf04b4> │ │ │ │ movs r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ - strh r6, [r4, #58] @ 0x3a │ │ │ │ + strh r2, [r5, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ bl 4ff42c │ │ │ │ ldr r0, [r0, #0] │ │ │ │ @@ -1016889,29 +1016890,29 @@ │ │ │ │ ldr r1, [pc, #16] @ (374448 >::_M_default_append(unsigned int)@@Base+0xf18b4>) │ │ │ │ add r1, pc │ │ │ │ bl 531ce4 │ │ │ │ bl 4ff42c │ │ │ │ ldr r0, [r0, #4] │ │ │ │ pop {r3, pc} │ │ │ │ nop │ │ │ │ - strh r0, [r4, #56] @ 0x38 │ │ │ │ + strh r4, [r4, #56] @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #16] @ (374470 >::_M_default_append(unsigned int)@@Base+0xf18dc>) │ │ │ │ add r1, pc │ │ │ │ bl 531ce4 │ │ │ │ bl 4ff42c │ │ │ │ ldr r3, [r0, #16] │ │ │ │ ldr.w r0, [r3, r4, lsl #2] │ │ │ │ pop {r4, pc} │ │ │ │ - strh r2, [r7, #54] @ 0x36 │ │ │ │ + strh r6, [r7, #54] @ 0x36 │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [pc, #116] @ (3744fc >::_M_default_append(unsigned int)@@Base+0xf1968>) │ │ │ │ @@ -1016951,15 +1016952,15 @@ │ │ │ │ cmp r8, sl │ │ │ │ bne.n 3744a8 >::_M_default_append(unsigned int)@@Base+0xf1914> │ │ │ │ ldr.w r3, [fp, #16] │ │ │ │ mvn.w r8, #3 │ │ │ │ ldr.w r0, [r3, r8] │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop │ │ │ │ - strh r0, [r2, #54] @ 0x36 │ │ │ │ + strh r4, [r2, #54] @ 0x36 │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [pc, #80] @ (374564 >::_M_default_append(unsigned int)@@Base+0xf19d0>) │ │ │ │ @@ -1016992,19 +1016993,19 @@ │ │ │ │ ldr r0, [pc, #20] @ (37456c >::_M_default_append(unsigned int)@@Base+0xf19d8>) │ │ │ │ mov r1, r7 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ nop │ │ │ │ - strh r6, [r0, #50] @ 0x32 │ │ │ │ + strh r2, [r1, #50] @ 0x32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r3, #12] │ │ │ │ + ldrh r4, [r3, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r7, #18] │ │ │ │ + ldrh r0, [r0, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #20] @ (374598 >::_M_default_append(unsigned int)@@Base+0xf1a04>) │ │ │ │ @@ -1017012,15 +1017013,15 @@ │ │ │ │ bl 531ce4 │ │ │ │ bl 4ff42c │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr.w r3, [r3, r4, lsl #2] │ │ │ │ ldr r0, [r3, #0] │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - strh r6, [r2, #46] @ 0x2e │ │ │ │ + strh r2, [r3, #46] @ 0x2e │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #20] @ (3745c4 >::_M_default_append(unsigned int)@@Base+0xf1a30>) │ │ │ │ @@ -1017028,15 +1017029,15 @@ │ │ │ │ bl 531ce4 │ │ │ │ bl 4ff42c │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr.w r3, [r3, r4, lsl #2] │ │ │ │ ldr r0, [r3, #4] │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - strh r2, [r5, #44] @ 0x2c │ │ │ │ + strh r6, [r5, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #20] @ (3745f0 >::_M_default_append(unsigned int)@@Base+0xf1a5c>) │ │ │ │ @@ -1017044,15 +1017045,15 @@ │ │ │ │ bl 531ce4 │ │ │ │ bl 4ff42c │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr.w r3, [r3, r4, lsl #2] │ │ │ │ ldr r0, [r3, #16] │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - strh r6, [r7, #42] @ 0x2a │ │ │ │ + strh r2, [r0, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #20] @ (37461c >::_M_default_append(unsigned int)@@Base+0xf1a88>) │ │ │ │ @@ -1017060,15 +1017061,15 @@ │ │ │ │ bl 531ce4 │ │ │ │ bl 4ff42c │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr.w r3, [r3, r4, lsl #2] │ │ │ │ ldr r0, [r3, #20] │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - strh r2, [r2, #42] @ 0x2a │ │ │ │ + strh r6, [r2, #42] @ 0x2a │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1017142,21 +1017143,21 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #24] @ (3746e8 >::_M_default_append(unsigned int)@@Base+0xf1b54>) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mvn.w r3, #2 │ │ │ │ b.n 37469a >::_M_default_append(unsigned int)@@Base+0xf1b06> │ │ │ │ nop │ │ │ │ - ldrh r2, [r0, #12] │ │ │ │ + ldrh r6, [r0, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r6, #30 │ │ │ │ + asrs r2, r7, #30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r4, #10] │ │ │ │ + ldrh r0, [r5, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r6, #10] │ │ │ │ + ldrh r2, [r7, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 35cd48 >::_M_default_append(unsigned int)@@Base+0xda1b4> │ │ │ │ @@ -1017176,17 +1017177,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - ldrh r6, [r2, #8] │ │ │ │ + ldrh r2, [r3, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r1, #29 │ │ │ │ + asrs r6, r1, #29 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #244] @ (374838 >::_M_default_append(unsigned int)@@Base+0xf1ca4>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1017292,43 +1017293,43 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 374796 >::_M_default_append(unsigned int)@@Base+0xf1c02> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ add r2, pc, #776 @ (adr r2, 374b44 >::_M_default_append(unsigned int)@@Base+0xf1fb0>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r4, r0] │ │ │ │ + strh r6, [r4, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r2, #10] │ │ │ │ + ldrh r0, [r3, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r2, #8] │ │ │ │ + ldrh r2, [r3, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r0, #10] │ │ │ │ + ldrh r4, [r0, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r4, #4] │ │ │ │ + ldrh r0, [r5, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r3, #27 │ │ │ │ + asrs r4, r3, #27 │ │ │ │ lsls r7, r0, #1 │ │ │ │ add r2, pc, #456 @ (adr r2, 374a24 >::_M_default_append(unsigned int)@@Base+0xf1e90>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsls r1, r0, #3 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r4, [r3, #2] │ │ │ │ + ldrh r0, [r4, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r2, #26 │ │ │ │ + asrs r4, r2, #26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ vmaxnm.f32 , , │ │ │ │ - ldrh r2, [r6, #0] │ │ │ │ + ldrh r6, [r6, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r4, #25 │ │ │ │ + asrs r2, r5, #25 │ │ │ │ lsls r7, r0, #1 │ │ │ │ mcr2 15, 0, pc, cr13, cr15, {7} @ │ │ │ │ - ldrh r0, [r1, #0] │ │ │ │ + ldrh r4, [r1, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r7, #24 │ │ │ │ + asrs r0, r0, #25 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 374734 >::_M_default_append(unsigned int)@@Base+0xf1ba0> │ │ │ │ @@ -1017348,17 +1017349,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - strh r2, [r0, #60] @ 0x3c │ │ │ │ + strh r6, [r0, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r6, #22 │ │ │ │ + asrs r2, r7, #22 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip] │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ str.w r0, [ip, #2960] @ 0xb90 │ │ │ │ @@ -1018022,117 +1018023,117 @@ │ │ │ │ ldr r0, [pc, #228] @ (3750c8 >::_M_default_append(unsigned int)@@Base+0xf2534>) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 374f04 >::_M_default_append(unsigned int)@@Base+0xf2370> │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ add r1, pc, #120 @ (adr r1, 37506c >::_M_default_append(unsigned int)@@Base+0xf24d8>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r0, [r1, #62] @ 0x3e │ │ │ │ + strh r4, [r1, #62] @ 0x3e │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r6, [r7, #58] @ 0x3a │ │ │ │ + strh r2, [r0, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r4, #58] @ 0x3a │ │ │ │ + strh r2, [r5, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r0, #0] │ │ │ │ + strh r6, [r0, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r0, #58] @ 0x3a │ │ │ │ + strh r2, [r1, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r0, #58] @ 0x3a │ │ │ │ + strh r0, [r1, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xfa2a0049 │ │ │ │ - strh r4, [r6, #50] @ 0x32 │ │ │ │ + @ instruction: 0xfa2e0049 │ │ │ │ + strh r0, [r7, #50] @ 0x32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r6, #15 │ │ │ │ + asrs r6, r6, #15 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldr r7, [sp, #520] @ 0x208 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - vld1.8 {d16[2]}, [lr], r9 │ │ │ │ - vst1.8 {d16[2]}, [r4], r9 │ │ │ │ - strh r0, [r0, #48] @ 0x30 │ │ │ │ + ldr??.w r0, [r2, #73] @ 0x49 │ │ │ │ + vst1.8 {d16[2]}, [r8], r9 │ │ │ │ + strh r4, [r0, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r7, #13 │ │ │ │ + asrs r2, r0, #14 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r0, [r4, #46] @ 0x2e │ │ │ │ + strh r4, [r4, #46] @ 0x2e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r3, #13 │ │ │ │ + asrs r2, r4, #13 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r2, [r0, #46] @ 0x2e │ │ │ │ + strh r6, [r0, #46] @ 0x2e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r0, #13 │ │ │ │ + asrs r4, r0, #13 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr??.w r0, [r8, r9] │ │ │ │ - strh r2, [r6, #48] @ 0x30 │ │ │ │ + ldr??.w r0, [ip, r9] │ │ │ │ + strh r6, [r6, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r0, #44] @ 0x2c │ │ │ │ + strh r0, [r1, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r4, #38] @ 0x26 │ │ │ │ + strh r4, [r4, #38] @ 0x26 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r3, #9 │ │ │ │ + asrs r2, r4, #9 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r0, [r7, #40] @ 0x28 │ │ │ │ + strh r4, [r7, #40] @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r6, #38] @ 0x26 │ │ │ │ + strh r0, [r7, #38] @ 0x26 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r3, #32] │ │ │ │ + strh r6, [r3, #32] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r1, #30] │ │ │ │ + strh r6, [r1, #30] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r2, #26] │ │ │ │ + strh r6, [r2, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r6, #20] │ │ │ │ + strh r4, [r6, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r6, #32 │ │ │ │ + asrs r4, r6, #32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r2, #24] │ │ │ │ + strh r0, [r3, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r5, #18] │ │ │ │ + strh r0, [r6, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r5, #31 │ │ │ │ + lsrs r6, r5, #31 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r2, [r4, #16] │ │ │ │ + strh r6, [r4, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r4, #30 │ │ │ │ + lsrs r6, r4, #30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r0, #16] │ │ │ │ + strh r0, [r1, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r0, #30 │ │ │ │ + lsrs r6, r0, #30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r0, [r5, #14] │ │ │ │ + strh r4, [r5, #14] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r0, #16] │ │ │ │ + strh r2, [r1, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r1, #14] │ │ │ │ + strh r0, [r2, #14] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r4, r1, #29 │ │ │ │ + lsrs r0, r2, #29 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r6, [r1, #20] │ │ │ │ + strh r2, [r2, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r6, #18] │ │ │ │ + strh r2, [r7, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r0, #12] │ │ │ │ + strh r6, [r0, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r0, r0, #28 │ │ │ │ + lsrs r4, r0, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r0, [r2, #18] │ │ │ │ + strh r4, [r2, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r5, #18] │ │ │ │ + strh r4, [r5, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r1, #10] │ │ │ │ + strh r4, [r1, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r0, #27 │ │ │ │ + lsrs r2, r1, #27 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r6, [r3, #8] │ │ │ │ + strh r2, [r4, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r3, #10] │ │ │ │ + strh r4, [r3, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r0, #8] │ │ │ │ + strh r6, [r0, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r4, #8] │ │ │ │ + strh r4, [r4, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3936] @ 0xf60 │ │ │ │ mov r7, r2 │ │ │ │ @@ -1018448,29 +1018449,29 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 375650 >::_M_default_append(unsigned int)@@Base+0xf2abc>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ldr r1, [sp, #144] @ 0x90 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r0, [r2, #28] │ │ │ │ + ldrb r4, [r2, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r0, r2, #18 │ │ │ │ + lsrs r4, r2, #18 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r6, #27] │ │ │ │ + ldrb r2, [r7, #27] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r6, #17 │ │ │ │ + lsrs r2, r7, #17 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldr r0, [sp, #64] @ 0x40 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r6, [r6, #28] │ │ │ │ + ldrb r2, [r7, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r0, #26] │ │ │ │ + ldrb r0, [r1, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r3, #24] │ │ │ │ + ldrb r4, [r3, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ movs r1, #1 │ │ │ │ str.w r0, [r3, fp, lsl #2] │ │ │ │ mov r0, r4 │ │ │ │ blx 11b94 │ │ │ │ str.w r0, [r8, fp, lsl #2] │ │ │ │ @@ -1019224,157 +1019225,157 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ b.n 375686 >::_M_default_append(unsigned int)@@Base+0xf2af2> │ │ │ │ asrs r6, r4, #20 │ │ │ │ ldmia r3, {r0, r1, r3, r4, r5, r6} │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ ... │ │ │ │ - ldrb r2, [r2, #18] │ │ │ │ + ldrb r6, [r2, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r6, #14] │ │ │ │ + ldrb r2, [r7, #14] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r6, #4 │ │ │ │ + lsrs r6, r6, #4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r4, [r4, #15] │ │ │ │ + ldrb r0, [r5, #15] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r1, #12] │ │ │ │ + ldrb r4, [r1, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r4, r0, #2 │ │ │ │ + lsrs r0, r1, #2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r0, #11] │ │ │ │ + ldrb r4, [r0, #11] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r7, #32 │ │ │ │ + lsrs r2, r0, #1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r6, #12] │ │ │ │ + ldrb r6, [r6, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r7, #8] │ │ │ │ + ldrb r2, [r0, #9] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r7, #30 │ │ │ │ + lsls r6, r7, #30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r4, [r3, #8] │ │ │ │ + ldrb r0, [r4, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r3, #30 │ │ │ │ + lsls r4, r3, #30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r7, #7] │ │ │ │ + ldrb r2, [r0, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r7, #29 │ │ │ │ + lsls r6, r7, #29 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r4, [r3, #7] │ │ │ │ + ldrb r0, [r4, #7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r1, #12] │ │ │ │ + ldrb r4, [r1, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r2, #8] │ │ │ │ + ldrb r4, [r2, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r5, #1] │ │ │ │ + ldrb r2, [r6, #1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r4, r5, #23 │ │ │ │ + lsls r0, r6, #23 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r7, #0] │ │ │ │ + ldrb r6, [r7, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r7, #22 │ │ │ │ + lsls r4, r7, #22 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r0, #0] │ │ │ │ + ldrb r2, [r1, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r0, #22 │ │ │ │ + lsls r2, r1, #22 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r4, [r2, #31] │ │ │ │ + strb r0, [r3, #31] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r4, r2, #21 │ │ │ │ + lsls r0, r3, #21 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r2, [r4, #30] │ │ │ │ + strb r6, [r4, #30] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r4, #20 │ │ │ │ + lsls r6, r4, #20 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r2, [r4, #29] │ │ │ │ + strb r6, [r4, #29] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r4, #19 │ │ │ │ + lsls r6, r4, #19 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r4, [r5, #28] │ │ │ │ + strb r0, [r6, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r4, r5, #18 │ │ │ │ + lsls r0, r6, #18 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r2, [r7, #27] │ │ │ │ + strb r6, [r7, #27] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r7, #17 │ │ │ │ + lsls r6, r7, #17 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r0, [r0, #27] │ │ │ │ + strb r4, [r0, #27] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r0, #17 │ │ │ │ + lsls r4, r0, #17 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r2, [r4, #26] │ │ │ │ + strb r6, [r4, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r6, #31] │ │ │ │ + strb r0, [r7, #31] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r0, #26] │ │ │ │ + strb r0, [r1, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r0, #16 │ │ │ │ + lsls r6, r0, #16 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r6, [r0, #25] │ │ │ │ + strb r2, [r1, #25] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r0, #15 │ │ │ │ + lsls r2, r1, #15 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r4, [r5, #24] │ │ │ │ + strb r0, [r6, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r5, #14 │ │ │ │ + lsls r6, r5, #14 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r2, [r2, #24] │ │ │ │ + strb r6, [r2, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r2, #14 │ │ │ │ + lsls r4, r2, #14 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r0, [r7, #23] │ │ │ │ + strb r4, [r7, #23] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r6, #13 │ │ │ │ + lsls r2, r7, #13 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r2, [r3, #23] │ │ │ │ + strb r6, [r3, #23] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r3, #13 │ │ │ │ + lsls r6, r3, #13 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r4, [r7, #22] │ │ │ │ + strb r0, [r0, #23] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r4, r7, #12 │ │ │ │ + lsls r0, r0, #13 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r0, [r4, #22] │ │ │ │ + strb r4, [r4, #22] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r3, #12 │ │ │ │ + lsls r2, r4, #12 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r2, [r0, #22] │ │ │ │ + strb r6, [r0, #22] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r0, #12 │ │ │ │ + lsls r6, r0, #12 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r6, [r4, #21] │ │ │ │ + strb r2, [r5, #21] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r4, r4, #11 │ │ │ │ + lsls r0, r5, #11 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r4, [r0, #21] │ │ │ │ + strb r0, [r1, #21] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r4, r0, #11 │ │ │ │ + lsls r0, r1, #11 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r6, [r4, #20] │ │ │ │ + strb r2, [r5, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r4, #10 │ │ │ │ + lsls r2, r5, #10 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r0, [r1, #20] │ │ │ │ + strb r4, [r1, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r1, #10 │ │ │ │ + lsls r4, r1, #10 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r2, [r5, #19] │ │ │ │ + strb r6, [r5, #19] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r5, #9 │ │ │ │ + lsls r6, r5, #9 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r4, [r1, #19] │ │ │ │ + strb r0, [r2, #19] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r4, r1, #9 │ │ │ │ + lsls r0, r2, #9 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r6, [r5, #18] │ │ │ │ + strb r2, [r6, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r5, #8 │ │ │ │ + lsls r2, r6, #8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r0, [r2, #18] │ │ │ │ + strb r4, [r2, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r2, #8 │ │ │ │ + lsls r4, r2, #8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ │ │ │ │ 00375d98 : │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -1019487,32 +1019488,32 @@ │ │ │ │ b.n 375df0 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrh r4, [r3, #34] @ 0x22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r6, [r7, #11] │ │ │ │ + strb r2, [r0, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r7, #1 │ │ │ │ + lsls r2, r0, #2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldrh r0, [r3, #32] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r2, [r2, #17] │ │ │ │ + strb r6, [r2, #17] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r2, #10] │ │ │ │ + strb r2, [r3, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r6, r2 │ │ │ │ + movs r2, r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r4, [r5, #9] │ │ │ │ + strb r0, [r6, #9] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vmla.i32 q8, q6, d6[0] │ │ │ │ - strb r2, [r2, #9] │ │ │ │ + vrev64.8 q8, q3 │ │ │ │ + strb r6, [r2, #9] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vmla.i16 q8, q1, d6[0] │ │ │ │ + vmla.i16 q8, q3, d6[0] │ │ │ │ │ │ │ │ 00375ed4 : │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ 00375ed8 : │ │ │ │ push {r3, lr} │ │ │ │ @@ -1020725,139 +1020726,139 @@ │ │ │ │ nop │ │ │ │ ldrh r0, [r7, #22] │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r6, [r0, #22] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r4, [r3, #1] │ │ │ │ + strb r0, [r4, #1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldc2l 0, cr0, [sl, #280] @ 0x118 │ │ │ │ - ldr r6, [r4, #124] @ 0x7c │ │ │ │ + ldc2l 0, cr0, [lr, #280] @ 0x118 │ │ │ │ + ldr r2, [r5, #124] @ 0x7c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2l 0, cr0, [r4, #-280]! @ 0xfffffee8 │ │ │ │ - ldr r2, [r5, #116] @ 0x74 │ │ │ │ + stc2l 0, cr0, [r8, #-280]! @ 0xfffffee8 │ │ │ │ + ldr r6, [r5, #116] @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2l 0, cr0, [r8], #280 @ 0x118 │ │ │ │ - ldr r0, [r3, #108] @ 0x6c │ │ │ │ + stc2l 0, cr0, [ip], #280 @ 0x118 │ │ │ │ + ldr r4, [r3, #108] @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mrrc2 0, 4, r0, r4, cr6 │ │ │ │ - ldr r4, [r1, #104] @ 0x68 │ │ │ │ + mrrc2 0, 4, r0, r8, cr6 │ │ │ │ + ldr r0, [r2, #104] @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2 0, cr0, [r8], {70} @ 0x46 │ │ │ │ - ldr r0, [r2, #100] @ 0x64 │ │ │ │ + stc2 0, cr0, [ip], {70} @ 0x46 │ │ │ │ + ldr r4, [r2, #100] @ 0x64 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xfbcc0046 │ │ │ │ - ldr r6, [r2, #96] @ 0x60 │ │ │ │ + @ instruction: 0xfbd00046 │ │ │ │ + ldr r2, [r3, #96] @ 0x60 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xfb920046 │ │ │ │ - add r7, sp, #680 @ 0x2a8 │ │ │ │ + @ instruction: 0xfb960046 │ │ │ │ + add r7, sp, #696 @ 0x2b8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r2, #92] @ 0x5c │ │ │ │ + ldr r6, [r2, #92] @ 0x5c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xfb500046 │ │ │ │ - ldr r6, [r6, #84] @ 0x54 │ │ │ │ + @ instruction: 0xfb540046 │ │ │ │ + ldr r2, [r7, #84] @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xfaf40046 │ │ │ │ - ldr r2, [r3, #84] @ 0x54 │ │ │ │ + @ instruction: 0xfaf80046 │ │ │ │ + ldr r6, [r3, #84] @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r6, #112] @ 0x70 │ │ │ │ + ldr r4, [r6, #112] @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvc.n 376b30 │ │ │ │ + bvc.n 376b38 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xfab80046 │ │ │ │ - ldr r6, [r3, #80] @ 0x50 │ │ │ │ + @ instruction: 0xfabc0046 │ │ │ │ + ldr r2, [r4, #80] @ 0x50 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r7, #112] @ 0x70 │ │ │ │ + ldr r0, [r0, #116] @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvc.n 376cc8 │ │ │ │ + bvc.n 376cd0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xfa7c0046 │ │ │ │ - ldr r4, [r1, #76] @ 0x4c │ │ │ │ + @ instruction: 0xfa800046 │ │ │ │ + ldr r0, [r2, #76] @ 0x4c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r4, #100] @ 0x64 │ │ │ │ + ldr r2, [r5, #100] @ 0x64 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r2, #68] @ 0x44 │ │ │ │ + ldr r6, [r2, #68] @ 0x44 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vst1.8 {d16[2]}, [ip], r6 │ │ │ │ - ldr r4, [r7, #56] @ 0x38 │ │ │ │ + ldr??.w r0, [r0, #70] @ 0x46 │ │ │ │ + ldr r0, [r0, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh.w r0, [r2, r6] │ │ │ │ - ldr r0, [r2, #52] @ 0x34 │ │ │ │ + ldrsh.w r0, [r6, r6] │ │ │ │ + ldr r4, [r2, #52] @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str.w r0, [lr, #70] @ 0x46 │ │ │ │ - ldr r0, [r2, #48] @ 0x30 │ │ │ │ + ldr.w r0, [r2, #70] @ 0x46 │ │ │ │ + ldr r4, [r2, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb.w r0, [ip, #70] @ 0x46 │ │ │ │ - subs r0, #36 @ 0x24 │ │ │ │ + ldrb.w r0, [r0, #70] @ 0x46 │ │ │ │ + subs r0, #40 @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r7, #40] @ 0x28 │ │ │ │ + ldr r2, [r0, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh.w r0, [ip, r6] │ │ │ │ - ldr r2, [r0, #40] @ 0x28 │ │ │ │ + str.w r0, [r0, r6] │ │ │ │ + ldr r6, [r0, #40] @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf7fe0046 │ │ │ │ - add r4, sp, #40 @ 0x28 │ │ │ │ + strb.w r0, [r2, r6] │ │ │ │ + add r4, sp, #56 @ 0x38 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r6, #32] │ │ │ │ + ldr r6, [r6, #32] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf7b00046 │ │ │ │ - adds r7, #92 @ 0x5c │ │ │ │ + @ instruction: 0xf7b40046 │ │ │ │ + adds r7, #96 @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r7, #28] │ │ │ │ + ldr r4, [r7, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf7760046 │ │ │ │ - ldr r6, [r1, #20] │ │ │ │ + @ instruction: 0xf77a0046 │ │ │ │ + ldr r2, [r2, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movt r0, #34886 @ 0x8846 │ │ │ │ - ldr r6, [r2, #12] │ │ │ │ + movt r0, #51270 @ 0xc846 │ │ │ │ + ldr r2, [r3, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf6540046 │ │ │ │ - ldr r6, [r6, #4] │ │ │ │ + @ instruction: 0xf6580046 │ │ │ │ + ldr r2, [r7, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf5f40046 │ │ │ │ - ldr r0, [r1, #4] │ │ │ │ + @ instruction: 0xf5f80046 │ │ │ │ + ldr r4, [r1, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - rsb r0, r6, #12976128 @ 0xc60000 │ │ │ │ - ldr r2, [r1, #0] │ │ │ │ + rsb r0, sl, #12976128 @ 0xc60000 │ │ │ │ + ldr r6, [r1, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf58a0046 │ │ │ │ - str r0, [r6, #124] @ 0x7c │ │ │ │ + @ instruction: 0xf58e0046 │ │ │ │ + str r4, [r6, #124] @ 0x7c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sbcs.w r0, r0, #12976128 @ 0xc60000 │ │ │ │ - str r6, [r4, #116] @ 0x74 │ │ │ │ + sbcs.w r0, r4, #12976128 @ 0xc60000 │ │ │ │ + str r2, [r5, #116] @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf4e40046 │ │ │ │ - str r4, [r5, #112] @ 0x70 │ │ │ │ + @ instruction: 0xf4e80046 │ │ │ │ + str r0, [r6, #112] @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf4ac0046 │ │ │ │ - str r0, [r4, #108] @ 0x6c │ │ │ │ + @ instruction: 0xf4b00046 │ │ │ │ + str r4, [r4, #108] @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - orn r0, r0, #12976128 @ 0xc60000 │ │ │ │ - str r0, [r0, #108] @ 0x6c │ │ │ │ + orn r0, r4, #12976128 @ 0xc60000 │ │ │ │ + str r4, [r0, #108] @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bics.w r0, lr, #12976128 @ 0xc60000 │ │ │ │ - str r2, [r4, #104] @ 0x68 │ │ │ │ + orr.w r0, r2, #12976128 @ 0xc60000 │ │ │ │ + str r6, [r4, #104] @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bic.w r0, r2, #12976128 @ 0xc60000 │ │ │ │ - str r0, [r0, #104] @ 0x68 │ │ │ │ + bic.w r0, r6, #12976128 @ 0xc60000 │ │ │ │ + str r4, [r0, #104] @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf3fc0046 │ │ │ │ - str r6, [r3, #100] @ 0x64 │ │ │ │ + and.w r0, r0, #12976128 @ 0xc60000 │ │ │ │ + str r2, [r4, #100] @ 0x64 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf3da0046 │ │ │ │ - str r6, [r7, #96] @ 0x60 │ │ │ │ + @ instruction: 0xf3de0046 │ │ │ │ + str r2, [r0, #100] @ 0x64 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf3be0046 │ │ │ │ - str r0, [r4, #84] @ 0x54 │ │ │ │ + ubfx r0, r2, #1, #7 │ │ │ │ + str r4, [r4, #84] @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf2e00046 │ │ │ │ - str r4, [r6, #80] @ 0x50 │ │ │ │ + @ instruction: 0xf2e40046 │ │ │ │ + str r0, [r7, #80] @ 0x50 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf2b40046 │ │ │ │ + @ instruction: 0xf2b80046 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #432] @ (376ec0 ) │ │ │ │ mov.w r1, #764 @ 0x2fc │ │ │ │ mov r4, fp │ │ │ │ add r0, pc │ │ │ │ mov r6, sl │ │ │ │ adds r0, #12 │ │ │ │ @@ -1021011,35 +1021012,35 @@ │ │ │ │ vmov.f64 d8, d0 │ │ │ │ blx 1264c │ │ │ │ movs r3, #1 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ str r3, [r6, #32] │ │ │ │ b.w 375fc2 │ │ │ │ nop │ │ │ │ - str r6, [r0, #60] @ 0x3c │ │ │ │ + str r2, [r1, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adc.w r0, r4, #70 @ 0x46 │ │ │ │ - str r6, [r5, #52] @ 0x34 │ │ │ │ + adc.w r0, r8, #70 @ 0x46 │ │ │ │ + str r2, [r6, #52] @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf0ee0046 │ │ │ │ - str r0, [r3, #48] @ 0x30 │ │ │ │ + @ instruction: 0xf0f20046 │ │ │ │ + str r4, [r3, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - eors.w r0, r8, #70 @ 0x46 │ │ │ │ - str r4, [r4, #44] @ 0x2c │ │ │ │ + eors.w r0, ip, #70 @ 0x46 │ │ │ │ + str r0, [r5, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - orn r0, r4, #70 @ 0x46 │ │ │ │ - str r0, [r4, #40] @ 0x28 │ │ │ │ + orn r0, r8, #70 @ 0x46 │ │ │ │ + str r4, [r4, #40] @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bic.w r0, r0, #70 @ 0x46 │ │ │ │ - str r2, [r6, #36] @ 0x24 │ │ │ │ + bic.w r0, r4, #70 @ 0x46 │ │ │ │ + str r6, [r6, #36] @ 0x24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vext.8 q8, q1, q3, #0 │ │ │ │ - str r4, [r7, #60] @ 0x3c │ │ │ │ + vext.8 q8, q3, q3, #0 │ │ │ │ + str r0, [r0, #64] @ 0x40 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r5, #60] @ 0x3c │ │ │ │ + str r4, [r5, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ │ │ │ │ 00376ef8 : │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1021440,54 +1021441,54 @@ │ │ │ │ b.n 3770c2 │ │ │ │ nop │ │ │ │ ... │ │ │ │ ldrb r4, [r6, #11] │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [r0, #20] │ │ │ │ + str r0, [r1, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp 0, 12, cr0, cr8, cr6, {2} │ │ │ │ + cdp 0, 12, cr0, cr12, cr6, {2} │ │ │ │ ldrb r6, [r1, #9] │ │ │ │ lsls r2, r2, #1 │ │ │ │ ldrh r4, [r4, #62] @ 0x3e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r5, #4] │ │ │ │ + str r6, [r5, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stcl 0, cr0, [sl, #280]! @ 0x118 │ │ │ │ - cmp r5, #132 @ 0x84 │ │ │ │ + stcl 0, cr0, [lr, #280]! @ 0x118 │ │ │ │ + cmp r5, #136 @ 0x88 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r3, r7] │ │ │ │ + ldrsh r0, [r4, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stcl 0, cr0, [r2, #-280]! @ 0xfffffee8 │ │ │ │ - ldrsh r6, [r1, r6] │ │ │ │ + stcl 0, cr0, [r6, #-280]! @ 0xfffffee8 │ │ │ │ + ldrsh r2, [r2, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc 0, cr0, [lr, #-280] @ 0xfffffee8 │ │ │ │ - ldrsh r0, [r3, r4] │ │ │ │ + ldc 0, cr0, [r2, #-280] @ 0xfffffee8 │ │ │ │ + ldrsh r4, [r3, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldc 0, cr0, [r8], {70} @ 0x46 │ │ │ │ - ldrsh r6, [r2, r3] │ │ │ │ + ldc 0, cr0, [ip], {70} @ 0x46 │ │ │ │ + ldrsh r2, [r3, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mrrc 0, 4, r0, r6, cr6 │ │ │ │ - str r0, [r1, #24] │ │ │ │ + mrrc 0, 4, r0, sl, cr6 │ │ │ │ + str r4, [r1, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r4, [r0, r2] │ │ │ │ + ldrsh r0, [r1, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r4, #12] │ │ │ │ + str r6, [r4, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r0, [r1, r1] │ │ │ │ + ldrsh r4, [r1, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r2, #12] │ │ │ │ + str r2, [r3, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r2, [r4, r0] │ │ │ │ + ldrsh r6, [r4, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r7, #4] │ │ │ │ + str r0, [r0, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sbc.w r0, r4, r6, lsl #1 │ │ │ │ - ldr r7, [sp, #520] @ 0x208 │ │ │ │ + sbc.w r0, r8, r6, lsl #1 │ │ │ │ + ldr r7, [sp, #536] @ 0x218 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r3, [pc, #556] @ (3775e0 ) │ │ │ │ movw r1, #1137 @ 0x471 │ │ │ │ add r3, pc │ │ │ │ adds r3, #12 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ mov r0, r3 │ │ │ │ @@ -1021694,48 +1021695,48 @@ │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ blx 1264c │ │ │ │ ldr r0, [sp, #72] @ 0x48 │ │ │ │ bl 4fc2c8 │ │ │ │ b.n 377546 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ - ldrb r6, [r4, r4] │ │ │ │ + ldrb r2, [r5, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r0, [r6, r6] │ │ │ │ + ldrsh r4, [r6, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - orn r0, lr, r6, lsl #1 │ │ │ │ - ldrb r6, [r6, r2] │ │ │ │ + orns r0, r2, r6, lsl #1 │ │ │ │ + ldrb r2, [r7, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bics.w r0, r6, r6, lsl #1 │ │ │ │ - ldrb r0, [r3, r2] │ │ │ │ + bics.w r0, sl, r6, lsl #1 │ │ │ │ + ldrb r4, [r3, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ands.w r0, r8, r6, lsl #1 │ │ │ │ - ldrb r2, [r7, r1] │ │ │ │ + ands.w r0, ip, r6, lsl #1 │ │ │ │ + ldrb r6, [r7, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrd r0, r0, [sl, #280]! @ 0x118 │ │ │ │ - ldr r6, [sp, #112] @ 0x70 │ │ │ │ + ldrd r0, r0, [lr, #280]! @ 0x118 │ │ │ │ + ldr r6, [sp, #128] @ 0x80 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r6, [r0, r1] │ │ │ │ + ldrb r2, [r1, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strd r0, r0, [r6, #280] @ 0x118 │ │ │ │ - cmp r1, #116 @ 0x74 │ │ │ │ + strd r0, r0, [sl, #280] @ 0x118 │ │ │ │ + cmp r1, #120 @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r2, r0] │ │ │ │ + ldrb r6, [r2, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xe9920046 │ │ │ │ - ldrh r0, [r5, r6] │ │ │ │ + @ instruction: 0xe9960046 │ │ │ │ + ldrh r4, [r5, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmdb r8!, {r1, r2, r6} │ │ │ │ - ldrh r4, [r7, r5] │ │ │ │ + stmdb ip!, {r1, r2, r6} │ │ │ │ + ldrh r0, [r0, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrd r0, r0, [ip], #280 @ 0x118 │ │ │ │ - ldrh r0, [r1, r5] │ │ │ │ + stmdb r0, {r1, r2, r6} │ │ │ │ + ldrh r4, [r1, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xe8c80046 │ │ │ │ - ldrsh r2, [r7, r0] │ │ │ │ + @ instruction: 0xe8cc0046 │ │ │ │ + ldrsh r6, [r7, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ │ │ │ │ 00377638 : │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ @@ -1022024,57 +1022025,57 @@ │ │ │ │ nop │ │ │ │ strb r4, [r7, #14] │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strb r2, [r3, #14] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r4, r0] │ │ │ │ + ldrh r6, [r4, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r5, r6] │ │ │ │ + ldrb r2, [r6, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r0, r0] │ │ │ │ + ldrh r6, [r0, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r3, r5] │ │ │ │ + ldrb r6, [r3, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r4!, {r4, r5} │ │ │ │ + stmia r4!, {r2, r4, r5} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 3777fc │ │ │ │ + b.n 377804 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r0, r5] │ │ │ │ + ldr r6, [r0, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3776bc │ │ │ │ + b.n 3776c4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [r4, r2] │ │ │ │ + ldr r4, [r4, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 377580 │ │ │ │ + b.n 377588 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r0, r2] │ │ │ │ + ldr r6, [r0, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37754c │ │ │ │ + b.n 377554 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r4, [r4, r1] │ │ │ │ + ldr r0, [r5, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 377518 │ │ │ │ + b.n 377520 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [r0, r1] │ │ │ │ + ldr r2, [r1, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3774e4 │ │ │ │ + b.n 3774ec │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [r5, r0] │ │ │ │ + ldr r4, [r5, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3774b0 │ │ │ │ + b.n 3774b8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r1, r0] │ │ │ │ + ldr r6, [r1, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37747c │ │ │ │ + b.n 377484 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsb r4, [r5, r7] │ │ │ │ + ldrsb r0, [r6, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 377448 │ │ │ │ + b.n 377450 │ │ │ │ lsls r6, r0, #1 │ │ │ │ │ │ │ │ 00377970 : │ │ │ │ ldr.w r0, [r1, #212] @ 0xd4 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ @@ -1022149,21 +1022150,21 @@ │ │ │ │ movs r0, #2 │ │ │ │ b.n 3779c0 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ strb r6, [r7, #1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bgt.n 3779ac │ │ │ │ + bgt.n 3779b4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ strb r0, [r1, #1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrsb r6, [r7, r3] │ │ │ │ + ldrsb r2, [r0, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r0, r3] │ │ │ │ + ldrh r6, [r0, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ │ │ │ │ 00377a3c : │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3040] @ 0xbe0 │ │ │ │ @@ -1022267,28 +1022268,28 @@ │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [r6, #116] @ 0x74 │ │ │ │ lsls r2, r2, #1 │ │ │ │ ldr r2, [r1, #116] @ 0x74 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r6, r0] │ │ │ │ + ldrh r2, [r7, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r0, [r0, #112] @ 0x70 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r0, [r6, r6] │ │ │ │ + strb r4, [r6, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r7, r6] │ │ │ │ + ldr r0, [r0, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ittt al │ │ │ │ + itte al │ │ │ │ lslal r6, r0, #1 │ │ │ │ │ │ │ │ 00377b6c : │ │ │ │ pushal {r4, r5, r6, lr} │ │ │ │ - moval.w ip, #4096 @ 0x1000 │ │ │ │ + mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3040] @ 0xbe0 │ │ │ │ ldr r2, [pc, #252] @ (377c78 ) │ │ │ │ sub.w sp, sp, #1040 @ 0x410 │ │ │ │ ldr r3, [pc, #248] @ (377c7c ) │ │ │ │ mov r5, r0 │ │ │ │ add r2, pc │ │ │ │ @@ -1022387,23 +1022388,23 @@ │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [r0, #100] @ 0x64 │ │ │ │ lsls r2, r2, #1 │ │ │ │ ldr r2, [r3, #96] @ 0x60 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [r0, r4] │ │ │ │ + ldr r2, [r1, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r0, [r2, #92] @ 0x5c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r0, [r0, r2] │ │ │ │ + strb r4, [r0, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r0, r3] │ │ │ │ + ldr r4, [r0, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bkpt 0x00b2 │ │ │ │ + bkpt 0x00b6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ │ │ │ │ 00377c9c : │ │ │ │ ldr r1, [r0, #36] @ 0x24 │ │ │ │ cmp r1, #1 │ │ │ │ beq.n 377ca6 │ │ │ │ movs r0, #0 │ │ │ │ @@ -1022864,79 +1022865,79 @@ │ │ │ │ ... │ │ │ │ ldr r2, [r3, #80] @ 0x50 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [r7, #76] @ 0x4c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r3, r6] │ │ │ │ + strh r0, [r4, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3783a0 │ │ │ │ + b.n 3783a8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r4, [r7, r2] │ │ │ │ + strh r0, [r0, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3781e4 │ │ │ │ + b.n 3781ec │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r4, [r2, r2] │ │ │ │ + strh r0, [r3, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37819c │ │ │ │ + b.n 3781a4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf2e80049 │ │ │ │ - str r2, [r7, r7] │ │ │ │ + @ instruction: 0xf2ec0049 │ │ │ │ + str r6, [r7, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - svc 122 @ 0x7a │ │ │ │ + svc 126 @ 0x7e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r4, [r6, r6] │ │ │ │ + str r0, [r7, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - svc 52 @ 0x34 │ │ │ │ + svc 56 @ 0x38 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r0, [r1, r6] │ │ │ │ + str r4, [r1, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r6, r7] │ │ │ │ + strb r6, [r6, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r0, 378202 │ │ │ │ + cbnz r4, 378202 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - udf #234 @ 0xea │ │ │ │ + udf #238 @ 0xee │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r4, [r1, r5] │ │ │ │ + str r0, [r2, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r5, r7] │ │ │ │ + strb r6, [r5, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r5, r4] │ │ │ │ + str r2, [r6, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - udf #174 @ 0xae │ │ │ │ + udf #178 @ 0xb2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - rsbs r0, r8, #73 @ 0x49 │ │ │ │ - str r2, [r5, r3] │ │ │ │ + rsbs r0, ip, #73 @ 0x49 │ │ │ │ + str r6, [r5, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - udf #106 @ 0x6a │ │ │ │ + udf #110 @ 0x6e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [r5, r2] │ │ │ │ + str r6, [r5, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - udf #42 @ 0x2a │ │ │ │ + udf #46 @ 0x2e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [r7, r1] │ │ │ │ + str r6, [r7, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ble.n 3781b8 │ │ │ │ + ble.n 3781c0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [r6, r0] │ │ │ │ + str r6, [r6, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ble.n 378130 │ │ │ │ + ble.n 378138 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r0, [r1, r0] │ │ │ │ + str r4, [r1, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ble.n 3780e4 │ │ │ │ + ble.n 3780ec │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r7, [pc, #864] @ (378538 ) │ │ │ │ + ldr r7, [pc, #880] @ (378548 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ble.n 37828c │ │ │ │ + ble.n 378294 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r7, [pc, #696] @ (378498 ) │ │ │ │ + ldr r7, [pc, #712] @ (3784a8 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ble.n 378240 │ │ │ │ + ble.n 378248 │ │ │ │ lsls r6, r0, #1 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r6 │ │ │ │ bl 553ae8 │ │ │ │ cmp r0, #1 │ │ │ │ beq.w 377df0 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ @@ -1022947,17 +1022948,17 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #16] @ (378214 ) │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ b.n 377f86 │ │ │ │ - ldr r6, [pc, #904] @ (37859c ) │ │ │ │ + ldr r6, [pc, #920] @ (3785ac ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bgt.n 3782dc │ │ │ │ + bgt.n 3782e4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3024] @ 0xbd0 │ │ │ │ subw sp, sp, #1052 @ 0x41c │ │ │ │ ldr r2, [pc, #444] @ (3783e8 ) │ │ │ │ @@ -1023132,74 +1023133,74 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #132] @ (378460 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 378276 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - strh r4, [r4, r7] │ │ │ │ + strh r0, [r5, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ str r4, [r2, #124] @ 0x7c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r0, [r5, r6] │ │ │ │ + strh r4, [r5, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r6, [r6, r6] │ │ │ │ + strh r2, [r7, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [pc, #480] @ (3785e0 ) │ │ │ │ + ldr r6, [pc, #496] @ (3785f0 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - blt.n 3783f4 │ │ │ │ + blt.n 3783fc │ │ │ │ lsls r6, r0, #1 │ │ │ │ str r2, [r2, #120] @ 0x78 │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsls r7, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [pc, #160] @ (3784b0 ) │ │ │ │ + ldr r6, [pc, #176] @ (3784c0 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - blt.n 378364 │ │ │ │ + blt.n 37836c │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmia r5!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ - vrsra.u32 d21, d20, #1 │ │ │ │ + vrsra.u32 d21, d24, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #872] @ (378788 ) │ │ │ │ + ldr r5, [pc, #888] @ (378798 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #888] @ (37879c ) │ │ │ │ + ldr r5, [pc, #904] @ (3787ac ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - blt.n 3784e4 │ │ │ │ + blt.n 3784ec │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r5, [pc, #784] @ (37873c ) │ │ │ │ + ldr r5, [pc, #800] @ (37874c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - blt.n 3784b8 │ │ │ │ + blt.n 3784c0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r6, [r6, r4] │ │ │ │ + strh r2, [r7, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #176] @ (3784e8 ) │ │ │ │ + ldr r7, [pc, #192] @ (3784f8 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [sp, #520] @ 0x208 │ │ │ │ + ldr r7, [sp, #536] @ 0x218 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r0, [r2, r5] │ │ │ │ + strh r4, [r2, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [pc, #184] @ (3784fc ) │ │ │ │ + ldr r6, [pc, #200] @ (37850c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #424] @ (3785f0 ) │ │ │ │ + ldr r5, [pc, #440] @ (378600 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bge.n 378420 │ │ │ │ + bge.n 378428 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r5, [pc, #320] @ (378590 ) │ │ │ │ + ldr r5, [pc, #336] @ (3785a0 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bge.n 3783f4 │ │ │ │ + bge.n 3783fc │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r6, [r2, r5] │ │ │ │ + strh r2, [r3, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r2, r5] │ │ │ │ + strh r0, [r3, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #48] @ (378490 ) │ │ │ │ + ldr r5, [pc, #64] @ (3784a0 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bge.n 37837c │ │ │ │ + bge.n 378384 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 378218 │ │ │ │ @@ -1023220,17 +1023221,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldr r4, [pc, #320] @ (3785ec ) │ │ │ │ + ldr r4, [pc, #336] @ (3785fc ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bls.n 378450 │ │ │ │ + bls.n 378458 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ movs r2, #4 │ │ │ │ movs r0, #1 │ │ │ │ str r2, [r3, #0] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ @@ -1023279,17 +1023280,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - strh r4, [r1, r1] │ │ │ │ + strh r0, [r2, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bls.n 3785c0 │ │ │ │ + bls.n 3785c8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (3785ac ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1023330,15 +1023331,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r6, [r6, #72] @ 0x48 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r1, r0] │ │ │ │ + strh r6, [r1, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ str r4, [r7, #68] @ 0x44 │ │ │ │ lsls r2, r2, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -1023377,15 +1023378,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r2, [r7, #64] @ 0x40 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [r2, r6] │ │ │ │ + str r4, [r2, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ str r0, [r1, #64] @ 0x40 │ │ │ │ lsls r2, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1023752,41 +1023753,41 @@ │ │ │ │ add r7, pc, #120 @ (adr r7, 378abc ) │ │ │ │ ldr r0, [pc, #928] @ (378de4 ) │ │ │ │ vpmin.f32 , q15, │ │ │ │ str r2, [r7, #56] @ 0x38 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [r6, r2] │ │ │ │ + str r0, [r7, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvc.n 3789a8 │ │ │ │ + bvc.n 3789b0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ str r2, [r0, #52] @ 0x34 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [pc, #640] @ (378ce0 ) │ │ │ │ + ldr r6, [pc, #656] @ (378cf0 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [pc, #144] @ (378af4 ) │ │ │ │ + ldr r6, [pc, #160] @ (378b04 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bpl.n 378a98 │ │ │ │ + bpl.n 378aa0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [pc, #40] @ (378a94 ) │ │ │ │ + ldr r6, [pc, #56] @ (378aa4 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bmi.n 378a6c │ │ │ │ + bpl.n 378a74 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r5, [pc, #960] @ (378e34 ) │ │ │ │ + ldr r5, [pc, #976] @ (378e44 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bmi.n 378a40 │ │ │ │ + bmi.n 378a48 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r5, [pc, #848] @ (378dcc ) │ │ │ │ + ldr r5, [pc, #864] @ (378ddc ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bmi.n 378a10 │ │ │ │ + bmi.n 378a18 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r5, [pc, #360] @ (378bec ) │ │ │ │ + ldr r5, [pc, #376] @ (378bfc ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bmi.n 378b24 │ │ │ │ + bmi.n 378b2c │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldrd r5, r8, [sp, #48] @ 0x30 │ │ │ │ ldr r6, [sp, #64] @ 0x40 │ │ │ │ ldr r4, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ ldr r2, [r3, #0] │ │ │ │ @@ -1024048,53 +1024049,53 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 3786c6 │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r0, #0] │ │ │ │ lsrs r3, r0 │ │ │ │ - ldr r3, [pc, #488] @ (378f34 ) │ │ │ │ + ldr r3, [pc, #504] @ (378f44 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcs.n 378e2c │ │ │ │ + bcs.n 378e34 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r3, [pc, #312] @ (378e8c ) │ │ │ │ + ldr r3, [pc, #328] @ (378e9c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcs.n 378ddc │ │ │ │ + bcs.n 378de4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r3, [pc, #200] @ (378e24 ) │ │ │ │ + ldr r3, [pc, #216] @ (378e34 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcs.n 378dac │ │ │ │ + bcs.n 378db4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r3, [pc, #72] @ (378dac ) │ │ │ │ + ldr r3, [pc, #88] @ (378dbc ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcs.n 378d74 │ │ │ │ + bcs.n 378d7c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #984] @ (379144 ) │ │ │ │ + ldr r2, [pc, #1000] @ (379154 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 378d44 │ │ │ │ + bne.n 378d4c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #872] @ (3790dc ) │ │ │ │ + ldr r2, [pc, #888] @ (3790ec ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 378d14 │ │ │ │ + bne.n 378d1c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #760] @ (379074 ) │ │ │ │ + ldr r2, [pc, #776] @ (379084 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 378ce4 │ │ │ │ + bne.n 378cec │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #648] @ (37900c ) │ │ │ │ + ldr r2, [pc, #664] @ (37901c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 378cb4 │ │ │ │ + bne.n 378cbc │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #472] @ (378f64 ) │ │ │ │ + ldr r2, [pc, #488] @ (378f74 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 378e64 │ │ │ │ + bne.n 378e6c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #256] @ (378e94 ) │ │ │ │ + ldr r2, [pc, #272] @ (378ea4 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 378e00 │ │ │ │ + bne.n 378e08 │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2816] @ 0xb00 │ │ │ │ subw sp, sp, #1220 @ 0x4c4 │ │ │ │ @@ -1024329,17 +1024330,17 @@ │ │ │ │ b.n 379010 │ │ │ │ nop │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r6, [r0, r1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [pc, #232] @ (37915c ) │ │ │ │ + ldr r1, [pc, #248] @ (37916c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - beq.n 3790d4 │ │ │ │ + beq.n 3790dc │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldrh r0, [r1, r7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr r6, [sp, #124] @ 0x7c │ │ │ │ ldr r3, [r3, #80] @ 0x50 │ │ │ │ add.w r8, sp, #176 @ 0xb0 │ │ │ │ @@ -1024550,35 +1024551,35 @@ │ │ │ │ ldmia r3!, {r1, r4, r7} │ │ │ │ ldr r0, [pc, #508] @ (379498 ) │ │ │ │ ldrb r7, [r7, #22] │ │ │ │ subs r7, #77 @ 0x4d │ │ │ │ add r7, pc, #120 @ (adr r7, 37931c ) │ │ │ │ ldr r0, [pc, #928] @ (379644 ) │ │ │ │ vpmin.f32 , q15, │ │ │ │ - mov r0, r7 │ │ │ │ + mov r4, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp lr, r7 │ │ │ │ + cmp sl, r8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r5, r7} │ │ │ │ + ldmia r4, {r1, r2, r4, r5, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp ip, r4 │ │ │ │ + cmp r8, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r4, {r3, r4, r7} │ │ │ │ + ldmia r4, {r2, r3, r4, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp sl, r1 │ │ │ │ + cmp lr, r1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r4!, {r1, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r6, sp │ │ │ │ + cmp r2, lr │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r4!, {r1, r5, r6} │ │ │ │ + ldmia r4!, {r1, r2, r5, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add ip, lr │ │ │ │ + add r8, pc │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r3, {r3, r5, r6, r7} │ │ │ │ + ldmia r3, {r2, r3, r5, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldrd sl, r7, [sp, #68] @ 0x44 │ │ │ │ mov r8, fp │ │ │ │ ldr r5, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ @@ -1024841,53 +1024842,53 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 378e40 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r0, #0] │ │ │ │ lsrs r3, r0 │ │ │ │ - orrs r6, r5 │ │ │ │ + orrs r2, r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r2!, {r1, r5} │ │ │ │ + ldmia r2, {r1, r2, r5} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - orrs r2, r0 │ │ │ │ + orrs r6, r0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r5, r6, r7} │ │ │ │ + ldmia r1, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmn r6, r4 │ │ │ │ + cmn r2, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r4, r6, r7} │ │ │ │ + ldmia r1, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmn r6, r0 │ │ │ │ + cmn r2, r1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r4, r5, r7} │ │ │ │ + ldmia r1, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r2, r5 │ │ │ │ + cmp r6, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r7} │ │ │ │ + ldmia r1, {r1, r5, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r6, r1 │ │ │ │ + cmp r2, r2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r1, {r1, r7} │ │ │ │ + ldmia r1, {r1, r2, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - negs r2, r6 │ │ │ │ + negs r6, r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r5, r6} │ │ │ │ + ldmia r1, {r1, r3, r5, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - negs r6, r2 │ │ │ │ + negs r2, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r6} │ │ │ │ + ldmia r1, {r1, r2, r3, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - tst r2, r5 │ │ │ │ + tst r6, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4} │ │ │ │ + ldmia r1, {r1, r5} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - rors r4, r6 │ │ │ │ + rors r0, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r3, r5, r6, r7} │ │ │ │ + ldmia r0!, {r2, r3, r5, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ ldr r4, [pc, #928] @ (379998 ) │ │ │ │ @@ -1025193,27 +1025194,27 @@ │ │ │ │ ... │ │ │ │ ldr r0, [r0, #32] │ │ │ │ lsrs r0, r7 │ │ │ │ strb r0, [r2, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r2, r1 │ │ │ │ + asrs r6, r1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r0!, {r1} │ │ │ │ lsls r6, r0, #1 │ │ │ │ strh r0, [r3, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r0 │ │ │ │ + lsrs r4, r0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r2, r4, r5, r7} │ │ │ │ + stmia r7!, {r3, r4, r5, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r5, #250 @ 0xfa │ │ │ │ + subs r5, #254 @ 0xfe │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + stmia r4!, {r1, r4, r5, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr.w r3, [r6, #180] @ 0xb4 │ │ │ │ cbnz r3, 3799ca │ │ │ │ ldr.w r3, [r6, #184] @ 0xb8 │ │ │ │ cmp r3, #0 │ │ │ │ beq.n 379aba │ │ │ │ ldr r3, [r5, #12] │ │ │ │ @@ -1026256,35 +1026257,35 @@ │ │ │ │ b.n 37a3b8 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ mov sl, r9 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #194 @ 0xc2 │ │ │ │ + adds r3, #198 @ 0xc6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - hlt 0x0036 │ │ │ │ + hlt 0x003a │ │ │ │ lsls r6, r0, #1 │ │ │ │ mov r0, sl │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r2, #114 @ 0x72 │ │ │ │ + adds r2, #118 @ 0x76 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r6, 37a6dc │ │ │ │ + cbnz r2, 37a6de │ │ │ │ lsls r6, r0, #1 │ │ │ │ - adds r2, #36 @ 0x24 │ │ │ │ + adds r2, #40 @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, #90 @ 0x5a │ │ │ │ + adds r2, #94 @ 0x5e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb8fa │ │ │ │ + @ instruction: 0xb8fe │ │ │ │ lsls r6, r0, #1 │ │ │ │ - adds r1, #98 @ 0x62 │ │ │ │ + adds r1, #102 @ 0x66 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, #224 @ 0xe0 │ │ │ │ + adds r0, #228 @ 0xe4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb7d4 │ │ │ │ + @ instruction: 0xb7d8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ vldr d6, [pc, #808] @ 37aa08 │ │ │ │ cmp r0, #0 │ │ │ │ ble.w 37a850 │ │ │ │ movs r6, #0 │ │ │ │ mov r9, r7 │ │ │ │ vmov.f64 d7, d6 │ │ │ │ @@ -1026559,29 +1026560,29 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #44] @ (37aa2c ) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 37a3b8 │ │ │ │ ... │ │ │ │ - cmp r7, #50 @ 0x32 │ │ │ │ + cmp r7, #54 @ 0x36 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb626 │ │ │ │ + @ instruction: 0xb62a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r6, #168 @ 0xa8 │ │ │ │ + cmp r6, #172 @ 0xac │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r2, r3, r4, r7, lr} │ │ │ │ + push {r5, r7, lr} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r5, #172 @ 0xac │ │ │ │ + cmp r5, #176 @ 0xb0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r5, r7} │ │ │ │ + push {r2, r5, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r5, #116 @ 0x74 │ │ │ │ + cmp r5, #120 @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r3, r5, r6} │ │ │ │ + push {r2, r3, r5, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r0, [pc, #184] @ (37aaec ) │ │ │ │ movw r1, #3414 @ 0xd56 │ │ │ │ mov r4, r5 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -1026649,33 +1026650,33 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #48] @ (37ab10 ) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 37a3b8 │ │ │ │ nop │ │ │ │ - cmp r5, #48 @ 0x30 │ │ │ │ + cmp r5, #52 @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r2, r5} │ │ │ │ + push {r3, r5} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r4, #252 @ 0xfc │ │ │ │ + cmp r5, #0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 37ab78 │ │ │ │ + cbz r4, 37ab78 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r4, #224 @ 0xe0 │ │ │ │ + cmp r4, #228 @ 0xe4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r4, 37ab78 │ │ │ │ + cbz r0, 37ab7a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r4, #180 @ 0xb4 │ │ │ │ + cmp r4, #184 @ 0xb8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 37ab76 │ │ │ │ + cbz r4, 37ab76 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r4, #146 @ 0x92 │ │ │ │ + cmp r4, #150 @ 0x96 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r6, 37ab74 │ │ │ │ + cbz r2, 37ab76 │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r4, r1 │ │ │ │ @@ -1026949,21 +1026950,21 @@ │ │ │ │ ... │ │ │ │ subs r6, #220 @ 0xdc │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r6, #78 @ 0x4e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r3, #72 @ 0x48 │ │ │ │ + cmp r3, #76 @ 0x4c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r3, #126 @ 0x7e │ │ │ │ + cmp r3, #130 @ 0x82 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r3, #18 │ │ │ │ + cmp r3, #22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sxth r6, r0 │ │ │ │ + sxth r2, r1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ mov r0, r7 │ │ │ │ bl 524e84 │ │ │ │ mov.w r3, #354 @ 0x162 │ │ │ │ str r3, [sp, #0] │ │ │ │ movs r2, #8 │ │ │ │ ldr r3, [pc, #468] @ (37b040 ) │ │ │ │ @@ -1027129,29 +1027130,29 @@ │ │ │ │ b.n 37acc6 │ │ │ │ vmov.f64 d0, d5 │ │ │ │ blx 115a8 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ vabs.f64 d7, d0 │ │ │ │ b.n 37af6e │ │ │ │ ... │ │ │ │ - cmp r1, #22 │ │ │ │ + cmp r1, #26 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r0, #32 │ │ │ │ + cmp r0, #36 @ 0x24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #80 @ 0x50 │ │ │ │ + add r7, sp, #96 @ 0x60 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r0, #4 │ │ │ │ + cmp r0, #8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r7, #136 @ 0x88 │ │ │ │ + movs r7, #140 @ 0x8c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #488 @ 0x1e8 │ │ │ │ + add r6, sp, #504 @ 0x1f8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r7, #108 @ 0x6c │ │ │ │ + movs r7, #112 @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #384 @ 0x180 │ │ │ │ + add r6, sp, #400 @ 0x190 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1027210,17 +1027211,17 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ subs r1, #148 @ 0x94 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r1, #94 @ 0x5e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r6, #150 @ 0x96 │ │ │ │ + movs r6, #154 @ 0x9a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #552 @ 0x228 │ │ │ │ + add r5, sp, #568 @ 0x238 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #120] @ (37b188 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1027277,17 +1027278,17 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ subs r0, #246 @ 0xf6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r0, #194 @ 0xc2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r5, #250 @ 0xfa │ │ │ │ + movs r5, #254 @ 0xfe │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, sp, #952 @ 0x3b8 │ │ │ │ + add r4, sp, #968 @ 0x3c8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ mov ip, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r6, r3 │ │ │ │ ldr.w r3, [r3, #216] @ 0xd8 │ │ │ │ mov r5, r1 │ │ │ │ mov fp, r2 │ │ │ │ @@ -1028436,72 +1028437,72 @@ │ │ │ │ add r6, sp, #80 @ 0x50 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ... │ │ │ │ adds r6, #144 @ 0x90 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r3, #192 @ 0xc0 │ │ │ │ + movs r3, #196 @ 0xc4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #712 @ 0x2c8 │ │ │ │ + add r2, sp, #728 @ 0x2d8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ adds r6, #72 @ 0x48 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r3, #38 @ 0x26 │ │ │ │ + movs r3, #42 @ 0x2a │ │ │ │ lsls r2, r1, #1 │ │ │ │ beq.n 37bf9a │ │ │ │ @ instruction: 0xfffffbd7 │ │ │ │ vshr.u32 d29, d11, #1 │ │ │ │ - @ instruction: 0xffff236e │ │ │ │ + vrsra.u32 q9, q9, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ mrrc2 15, 15, pc, sp, cr15 @ │ │ │ │ - movs r3, #36 @ 0x24 │ │ │ │ + movs r3, #40 @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ beq.n 37bf12 │ │ │ │ - vsubl.u q9, d31, d10 │ │ │ │ + vsubl.u q9, d31, d14 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r2, #110 @ 0x6e │ │ │ │ + movs r2, #114 @ 0x72 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ + add r1, sp, #400 @ 0x190 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r2, #80 @ 0x50 │ │ │ │ + movs r2, #84 @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, sp, #264 @ 0x108 │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r2, #38 @ 0x26 │ │ │ │ + movs r2, #42 @ 0x2a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, sp, #96 @ 0x60 │ │ │ │ + add r1, sp, #112 @ 0x70 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r2, #174 @ 0xae │ │ │ │ + movs r2, #178 @ 0xb2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r1, #176 @ 0xb0 │ │ │ │ + movs r1, #180 @ 0xb4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #648 @ 0x288 │ │ │ │ + add r0, sp, #664 @ 0x298 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r1, #146 @ 0x92 │ │ │ │ + movs r1, #150 @ 0x96 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #528 @ 0x210 │ │ │ │ + add r0, sp, #544 @ 0x220 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r1, #116 @ 0x74 │ │ │ │ + movs r1, #120 @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #408 @ 0x198 │ │ │ │ + add r0, sp, #424 @ 0x1a8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r1, #86 @ 0x56 │ │ │ │ + movs r1, #90 @ 0x5a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #288 @ 0x120 │ │ │ │ + add r0, sp, #304 @ 0x130 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r1, #76 @ 0x4c │ │ │ │ + movs r1, #80 @ 0x50 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r0, #74 @ 0x4a │ │ │ │ + movs r0, #78 @ 0x4e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r0, r5 │ │ │ │ + subs r4, r0, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r4, r1, r7 │ │ │ │ + adds r0, r2, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r6, [sp, #80] @ 0x50 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ bl 5236a4 │ │ │ │ vldr d7, [r4, #8] │ │ │ │ mov r1, r4 │ │ │ │ @@ -1028787,23 +1028788,23 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ add r6, sp, #80 @ 0x50 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ... │ │ │ │ - adds r2, r0, r0 │ │ │ │ - lsls r2, r1, #1 │ │ │ │ - asrs r4, r3, #27 │ │ │ │ + adds r6, r0, r0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r7, #21 │ │ │ │ + asrs r0, r4, #27 │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r2, r0, #22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r0, #22 │ │ │ │ + asrs r6, r0, #22 │ │ │ │ + lsls r2, r1, #1 │ │ │ │ + asrs r4, r0, #22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ ldr r0, [r3, #0] │ │ │ │ adds r7, #1 │ │ │ │ cmp r7, r0 │ │ │ │ bge.w 37cbd0 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ @@ -1029076,17 +1029077,17 @@ │ │ │ │ bl 52e2e4 │ │ │ │ str r0, [sp, #136] @ 0x88 │ │ │ │ b.w 37b9b8 │ │ │ │ ... │ │ │ │ strh r3, [r5, #56] @ 0x38 │ │ │ │ bls.n 37c6a2 │ │ │ │ @ instruction: 0xf7ce3fef │ │ │ │ - asrs r6, r2, #9 │ │ │ │ + asrs r2, r3, #9 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [sp, #296] @ 0x128 │ │ │ │ + ldr r1, [sp, #312] @ 0x138 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ mov r0, r8 │ │ │ │ ldr r2, [sp, #148] @ 0x94 │ │ │ │ add.w r6, r2, r3, lsl #3 │ │ │ │ bl 5406cc │ │ │ │ mov r0, r8 │ │ │ │ @@ -1029354,21 +1029355,21 @@ │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ add.w r3, r3, #1392 @ 0x570 │ │ │ │ vldr d7, [r3] │ │ │ │ b.n 37c8ce │ │ │ │ ... │ │ │ │ - asrs r2, r7, #3 │ │ │ │ + asrs r6, r7, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r6, #3 │ │ │ │ + asrs r2, r7, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r3, #3 │ │ │ │ + asrs r4, r3, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r0, #2 │ │ │ │ + asrs r6, r0, #2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r6, [sp, #80] @ 0x50 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ bl 5236a4 │ │ │ │ vldr d7, [r4, #16] │ │ │ │ mov r1, r4 │ │ │ │ @@ -1029677,43 +1029678,43 @@ │ │ │ │ b.n 37c950 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ add r6, sp, #80 @ 0x50 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - movs r4, #126 @ 0x7e │ │ │ │ + movs r4, #130 @ 0x82 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r0, #13 │ │ │ │ + lsrs r4, r0, #13 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [sp, #208] @ 0xd0 │ │ │ │ + str r2, [sp, #224] @ 0xe0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r4, r7, #10 │ │ │ │ + lsrs r0, r0, #11 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r1, [sp, #704] @ 0x2c0 │ │ │ │ + str r1, [sp, #720] @ 0x2d0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r0, r4, #10 │ │ │ │ + lsrs r4, r4, #10 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r1, [sp, #592] @ 0x250 │ │ │ │ + str r1, [sp, #608] @ 0x260 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r4, r5, #9 │ │ │ │ + lsrs r0, r6, #9 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r1, [sp, #384] @ 0x180 │ │ │ │ + str r1, [sp, #400] @ 0x190 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r0, r2, #9 │ │ │ │ + lsrs r4, r2, #9 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r1, [sp, #272] @ 0x110 │ │ │ │ + str r1, [sp, #288] @ 0x120 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r4, r2, #8 │ │ │ │ + lsrs r0, r3, #8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r1, [sp, #32] │ │ │ │ + str r1, [sp, #48] @ 0x30 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r0, r7, #7 │ │ │ │ + lsrs r4, r7, #7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [sp, #944] @ 0x3b0 │ │ │ │ + str r0, [sp, #960] @ 0x3c0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r2, [pc, #984] @ (37d1b8 ) │ │ │ │ add.w r1, r4, #28 │ │ │ │ strd r3, r3, [sp, #20] │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ strd r3, r3, [sp, #12] │ │ │ │ add r2, pc │ │ │ │ @@ -1030056,95 +1030057,95 @@ │ │ │ │ b.n 37d26c │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ add r6, sp, #80 @ 0x50 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - movs r2, #146 @ 0x92 │ │ │ │ + movs r2, #150 @ 0x96 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r4, r3, #5 │ │ │ │ + lsrs r0, r4, #5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [sp, #320] @ 0x140 │ │ │ │ + str r0, [sp, #336] @ 0x150 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r0, r0, #5 │ │ │ │ + lsrs r4, r0, #5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [sp, #208] @ 0xd0 │ │ │ │ + str r0, [sp, #224] @ 0xe0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r4, r1, #8 │ │ │ │ + lsrs r0, r2, #8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r2, #3 │ │ │ │ + lsrs r6, r2, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r0, #62] @ 0x3e │ │ │ │ + ldrh r2, [r1, #62] @ 0x3e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r6, r4, #6 │ │ │ │ + lsrs r2, r5, #6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r0, r5, #1 │ │ │ │ + lsrs r4, r5, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r3, #58] @ 0x3a │ │ │ │ + ldrh r0, [r4, #58] @ 0x3a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r4, r1, #1 │ │ │ │ + lsrs r0, r2, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r0, #58] @ 0x3a │ │ │ │ + ldrh r4, [r0, #58] @ 0x3a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r0, r7, #4 │ │ │ │ + lsrs r4, r7, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r7, #31 │ │ │ │ + lsrs r2, r0, #32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r6, #54] @ 0x36 │ │ │ │ + ldrh r6, [r6, #54] @ 0x36 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r3, #30 │ │ │ │ + lsls r2, r4, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r2, #52] @ 0x34 │ │ │ │ + ldrh r6, [r2, #52] @ 0x34 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r0, #30 │ │ │ │ + lsls r6, r0, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r6, #50] @ 0x32 │ │ │ │ + ldrh r2, [r7, #50] @ 0x32 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r2, #29 │ │ │ │ + lsls r2, r3, #29 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r1, #50] @ 0x32 │ │ │ │ + ldrh r6, [r1, #50] @ 0x32 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r7, #28 │ │ │ │ + lsls r6, r7, #28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r5, #48] @ 0x30 │ │ │ │ + ldrh r2, [r6, #48] @ 0x30 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r3, #28 │ │ │ │ + lsls r2, r4, #28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r2, #48] @ 0x30 │ │ │ │ + ldrh r6, [r2, #48] @ 0x30 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r0, #28 │ │ │ │ + lsls r6, r0, #28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r6, #46] @ 0x2e │ │ │ │ + ldrh r2, [r7, #46] @ 0x2e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r4, #27 │ │ │ │ + lsls r2, r5, #27 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r3, #46] @ 0x2e │ │ │ │ + ldrh r6, [r3, #46] @ 0x2e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r1, #27 │ │ │ │ + lsls r6, r1, #27 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r7, #44] @ 0x2c │ │ │ │ + ldrh r2, [r0, #46] @ 0x2e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r3, #26 │ │ │ │ + lsls r2, r4, #26 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r2, #44] @ 0x2c │ │ │ │ + ldrh r4, [r2, #44] @ 0x2c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r0, r7, #25 │ │ │ │ + lsls r4, r7, #25 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r5, #42] @ 0x2a │ │ │ │ + ldrh r0, [r6, #42] @ 0x2a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r4, r3, #25 │ │ │ │ + lsls r0, r4, #25 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r2, #42] @ 0x2a │ │ │ │ + ldrh r4, [r2, #42] @ 0x2a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r1, #25 │ │ │ │ + lsls r2, r2, #25 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r0, #28 │ │ │ │ + lsls r6, r0, #28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r2, #27 │ │ │ │ + lsls r4, r2, #27 │ │ │ │ lsls r2, r1, #1 │ │ │ │ subs r3, #1 │ │ │ │ cmp r3, #1 │ │ │ │ bls.w 37d454 │ │ │ │ adds r7, #1 │ │ │ │ cmp r7, r2 │ │ │ │ bge.w 37d7ee │ │ │ │ @@ -1030529,41 +1030530,41 @@ │ │ │ │ ldr r0, [pc, #76] @ (37d72c ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 37d65a │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - lsls r4, r3, #5 │ │ │ │ + lsls r0, r4, #5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r2, #2] │ │ │ │ + ldrh r4, [r2, #2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r4, #4 │ │ │ │ + lsls r6, r4, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r2, #0] │ │ │ │ + ldrh r0, [r3, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r0, #4 │ │ │ │ + lsls r6, r0, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r6, #62] @ 0x3e │ │ │ │ + strh r0, [r7, #62] @ 0x3e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r4, #3 │ │ │ │ + lsls r2, r5, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r3, #62] @ 0x3e │ │ │ │ + strh r4, [r3, #62] @ 0x3e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r1, #3 │ │ │ │ + lsls r6, r1, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r7, #60] @ 0x3c │ │ │ │ + strh r0, [r0, #62] @ 0x3e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r5, #2 │ │ │ │ + lsls r2, r6, #2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r4, #60] @ 0x3c │ │ │ │ + strh r4, [r4, #60] @ 0x3c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r2, #2 │ │ │ │ + lsls r6, r2, #2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r0, #60] @ 0x3c │ │ │ │ + strh r0, [r1, #60] @ 0x3c │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr.w r0, [pc, #1468] @ 37dcf0 │ │ │ │ movw r1, #1132 @ 0x46c │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr.w r0, [pc, #1456] @ 37dcf4 │ │ │ │ @@ -1031068,59 +1031069,59 @@ │ │ │ │ bcs.n 37dcc8 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 37dcd0 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ sevl │ │ │ │ - movs r0, r6 │ │ │ │ + movs r4, r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r4, #56] @ 0x38 │ │ │ │ + strh r4, [r4, #56] @ 0x38 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r0, r2 │ │ │ │ + movs r4, r2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r0, #56] @ 0x38 │ │ │ │ + strh r4, [r0, #56] @ 0x38 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vswp q8, │ │ │ │ - strh r2, [r4, #54] @ 0x36 │ │ │ │ + vmla.i q8, q3, d9[0] │ │ │ │ + strh r6, [r4, #54] @ 0x36 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vmla.i16 q8, q1, d1[1] │ │ │ │ - strh r2, [r0, #54] @ 0x36 │ │ │ │ + vmla.i16 q8, q3, d1[1] │ │ │ │ + strh r6, [r0, #54] @ 0x36 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vswp q0, │ │ │ │ - strh r2, [r4, #52] @ 0x34 │ │ │ │ + vmla.i q0, q3, d9[0] │ │ │ │ + strh r6, [r4, #52] @ 0x34 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vmla.i16 q0, q1, d1[1] │ │ │ │ - strh r2, [r0, #52] @ 0x34 │ │ │ │ + vmla.i16 q0, q3, d1[1] │ │ │ │ + strh r6, [r0, #52] @ 0x34 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - asrs r0, r0, #27 │ │ │ │ + asrs r4, r0, #27 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r6, #-292]! @ 0xfffffedc │ │ │ │ - strh r2, [r5, #34] @ 0x22 │ │ │ │ + ldc2l 0, cr0, [sl, #-292]! @ 0xfffffedc │ │ │ │ + strh r6, [r5, #34] @ 0x22 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stc2l 0, cr0, [sl, #-292] @ 0xfffffedc │ │ │ │ - strh r6, [r7, #32] │ │ │ │ + stc2l 0, cr0, [lr, #-292] @ 0xfffffedc │ │ │ │ + strh r2, [r0, #34] @ 0x22 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stc2 0, cr0, [lr, #-292]! @ 0xfffffedc │ │ │ │ - strh r2, [r4, #32] │ │ │ │ + ldc2 0, cr0, [r2, #-292]! @ 0xfffffedc │ │ │ │ + strh r6, [r4, #32] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stc2l 0, cr0, [r2, #292] @ 0x124 │ │ │ │ - mrrc2 0, 4, r0, r6, cr9 │ │ │ │ - strh r2, [r1, #26] │ │ │ │ + stc2l 0, cr0, [r6, #292] @ 0x124 │ │ │ │ + mrrc2 0, 4, r0, sl, cr9 │ │ │ │ + strh r6, [r1, #26] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldc2 0, cr0, [ip], #-292 @ 0xfffffedc │ │ │ │ - @ instruction: 0xfbb00049 │ │ │ │ - strh r4, [r4, #20] │ │ │ │ + mcrr2 0, 4, r0, r0, cr9 │ │ │ │ + @ instruction: 0xfbb40049 │ │ │ │ + strh r0, [r5, #20] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stc2 0, cr0, [r8], #-292 @ 0xfffffedc │ │ │ │ - @ instruction: 0xfacc0049 │ │ │ │ - strh r0, [r0, #14] │ │ │ │ + stc2 0, cr0, [ip], #-292 @ 0xfffffedc │ │ │ │ + @ instruction: 0xfad00049 │ │ │ │ + strh r4, [r0, #14] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xfab00049 │ │ │ │ - strh r4, [r4, #12] │ │ │ │ + @ instruction: 0xfab40049 │ │ │ │ + strh r0, [r5, #12] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ ldr r1, [r3, #0] │ │ │ │ bl 52e630 │ │ │ │ mov r7, r0 │ │ │ │ cmp r0, #1 │ │ │ │ @@ -1031239,43 +1031240,43 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #88] @ (37defc ) │ │ │ │ mov r1, r7 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 37b3bc │ │ │ │ nop │ │ │ │ - vld1.8 {d16[2]}, [r8], r9 │ │ │ │ - strh r4, [r3, #6] │ │ │ │ + vld1.8 {d16[2]}, [ip], r9 │ │ │ │ + strh r0, [r4, #6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vst1.8 {d16[2]}, [sl], r9 │ │ │ │ - strh r6, [r7, #4] │ │ │ │ + vst1.8 {d16[2]}, [lr], r9 │ │ │ │ + strh r2, [r0, #6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsb.w r0, [r8, #73] @ 0x49 │ │ │ │ - strh r4, [r1, #4] │ │ │ │ + ldrsb.w r0, [ip, #73] @ 0x49 │ │ │ │ + strh r0, [r2, #4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr??.w r0, [r6, r9] │ │ │ │ - strh r0, [r5, #2] │ │ │ │ + ldr??.w r0, [sl, r9] │ │ │ │ + strh r4, [r5, #2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr??.w r0, [ip, r9] │ │ │ │ - strh r6, [r1, #2] │ │ │ │ + vld4.16 {d16-d19}, [r0], r9 │ │ │ │ + strh r2, [r2, #2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vst4.16 {d16-d19}, [r2], r9 │ │ │ │ - strh r4, [r6, #0] │ │ │ │ + vst4.16 {d16-d19}, [r6], r9 │ │ │ │ + strh r0, [r7, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vld4.16 {d0-d3}, [r6], r9 │ │ │ │ - strh r2, [r3, #0] │ │ │ │ + vld4.16 {d0-d3}, [sl], r9 │ │ │ │ + strh r6, [r3, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vst4.16 {d0-d3}, [sl], r9 │ │ │ │ - ldrb r6, [r7, #31] │ │ │ │ + vst4.16 {d0-d3}, [lr], r9 │ │ │ │ + strh r2, [r0, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str??.w r0, [lr, #73] @ 0x49 │ │ │ │ - ldrb r2, [r4, #31] │ │ │ │ + ldr??.w r0, [r2, #73] @ 0x49 │ │ │ │ + ldrb r6, [r4, #31] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr.w r0, [r0, #73] @ 0x49 │ │ │ │ - ldrb r4, [r0, #31] │ │ │ │ + ldr.w r0, [r4, #73] @ 0x49 │ │ │ │ + ldrb r0, [r1, #31] │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3864] @ 0xf18 │ │ │ │ mov r6, r1 │ │ │ │ @@ -1031663,53 +1031664,53 @@ │ │ │ │ subs r7, #195 @ 0xc3 │ │ │ │ lsrs r6, r5, #11 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r7, #9 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf7540049 │ │ │ │ - strh r4, [r0, #8] │ │ │ │ + @ instruction: 0xf7580049 │ │ │ │ + strh r0, [r1, #8] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf6e60049 │ │ │ │ - ldrb r2, [r3, #23] │ │ │ │ + @ instruction: 0xf6ea0049 │ │ │ │ + ldrb r6, [r3, #23] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb.w r0, [r2, r9] │ │ │ │ - ldrb.w r0, [sl, #73] @ 0x49 │ │ │ │ - @ instruction: 0xf69c0049 │ │ │ │ - ldrb r0, [r2, #22] │ │ │ │ + ldrb.w r0, [r6, r9] │ │ │ │ + ldrb.w r0, [lr, #73] @ 0x49 │ │ │ │ + subw r0, r0, #2121 @ 0x849 │ │ │ │ + ldrb r4, [r2, #22] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb.w r0, [r8, #73] @ 0x49 │ │ │ │ - @ instruction: 0xf66c0049 │ │ │ │ - ldrb r0, [r4, #21] │ │ │ │ + strb.w r0, [ip, #73] @ 0x49 │ │ │ │ + @ instruction: 0xf6700049 │ │ │ │ + ldrb r4, [r4, #21] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf63e0049 │ │ │ │ - ldrb r2, [r6, #20] │ │ │ │ + movw r0, #10313 @ 0x2849 │ │ │ │ + ldrb r6, [r6, #20] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r0, #30 │ │ │ │ + subs r0, #34 @ 0x22 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - rsb r0, r0, #13172736 @ 0xc90000 │ │ │ │ - ldrb r4, [r6, #18] │ │ │ │ + rsb r0, r4, #13172736 @ 0xc90000 │ │ │ │ + ldrb r0, [r7, #18] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - sub.w r0, r4, #13172736 @ 0xc90000 │ │ │ │ - ldrb r0, [r3, #18] │ │ │ │ + sub.w r0, r8, #13172736 @ 0xc90000 │ │ │ │ + ldrb r4, [r3, #18] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf76c0049 │ │ │ │ - @ instruction: 0xf5360049 │ │ │ │ - ldrb r2, [r5, #16] │ │ │ │ + @ instruction: 0xf7700049 │ │ │ │ + @ instruction: 0xf53a0049 │ │ │ │ + ldrb r6, [r5, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf4da0049 │ │ │ │ - ldrb r6, [r1, #15] │ │ │ │ + @ instruction: 0xf4de0049 │ │ │ │ + ldrb r2, [r2, #15] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r4, [r1, #24] │ │ │ │ + ldrh r0, [r2, #24] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, #198 @ 0xc6 │ │ │ │ + adds r6, #202 @ 0xca │ │ │ │ lsls r6, r0, #1 │ │ │ │ - eor.w r0, lr, #13172736 @ 0xc90000 │ │ │ │ - ldrb r2, [r0, #14] │ │ │ │ + eors.w r0, r2, #13172736 @ 0xc90000 │ │ │ │ + ldrb r6, [r0, #14] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ble.w 37df8e │ │ │ │ vldr d7, [pc, #640] @ 37e600 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bls.w 37e01c │ │ │ │ vmov.f64 d7, #80 @ 0x3e800000 0.250 │ │ │ │ @@ -1031931,31 +1031932,31 @@ │ │ │ │ bl 17d50 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ b.n 37df90 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #195 @ 0xc3 │ │ │ │ - adds r5, #220 @ 0xdc │ │ │ │ + adds r5, #224 @ 0xe0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r5, [sp, #480] @ 0x1e0 │ │ │ │ + str r5, [sp, #496] @ 0x1f0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [pc, #192] @ (37e6d4 ) │ │ │ │ + ldr r0, [pc, #208] @ (37e6e4 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - blxns sl │ │ │ │ + blx fp │ │ │ │ lsls r6, r0, #1 │ │ │ │ - blxns r9 │ │ │ │ + blx sl │ │ │ │ lsls r6, r0, #1 │ │ │ │ - blxns r6 │ │ │ │ + blx r7 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf19a0049 │ │ │ │ - ldrb r6, [r1, #2] │ │ │ │ + @ instruction: 0xf19e0049 │ │ │ │ + ldrb r2, [r2, #2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - sbcs.w r0, lr, #73 @ 0x49 │ │ │ │ - ldrb r2, [r6, #1] │ │ │ │ + @ instruction: 0xf1820049 │ │ │ │ + ldrb r6, [r6, #1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ add.w r1, sl, #36 @ 0x24 │ │ │ │ mov r0, r6 │ │ │ │ bl 553ae8 │ │ │ │ cmp r0, #1 │ │ │ │ bne.w 37e8f6 │ │ │ │ ldr.w r3, [sl, #12] │ │ │ │ @@ -1032757,125 +1032758,125 @@ │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ b.n 37e8ac │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ - eor.w r0, ip, #73 @ 0x49 │ │ │ │ - strb r6, [r7, #29] │ │ │ │ + eors.w r0, r0, #73 @ 0x49 │ │ │ │ + strb r2, [r0, #30] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - eor.w r0, r2, #73 @ 0x49 │ │ │ │ - vhadd.s16 q0, q3, │ │ │ │ - strb r0, [r1, #24] │ │ │ │ + eor.w r0, r6, #73 @ 0x49 │ │ │ │ + vhadd.s16 q0, q5, │ │ │ │ + strb r4, [r1, #24] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cdp 0, 15, cr0, cr4, cr9, {2} │ │ │ │ - strb r6, [r4, #23] │ │ │ │ + cdp 0, 15, cr0, cr8, cr9, {2} │ │ │ │ + strb r2, [r5, #23] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cdp 0, 13, cr0, cr2, cr9, {2} │ │ │ │ - strb r4, [r0, #23] │ │ │ │ + cdp 0, 13, cr0, cr6, cr9, {2} │ │ │ │ + strb r0, [r1, #23] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cdp 0, 11, cr0, cr2, cr9, {2} │ │ │ │ - strb r4, [r4, #22] │ │ │ │ + cdp 0, 11, cr0, cr6, cr9, {2} │ │ │ │ + strb r0, [r5, #22] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cdp 0, 8, cr0, cr14, cr9, {2} │ │ │ │ - strb r0, [r0, #22] │ │ │ │ + cdp 0, 9, cr0, cr2, cr9, {2} │ │ │ │ + strb r4, [r0, #22] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cdp 0, 6, cr0, cr8, cr9, {2} │ │ │ │ - strb r2, [r3, #21] │ │ │ │ + cdp 0, 6, cr0, cr12, cr9, {2} │ │ │ │ + strb r6, [r3, #21] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cdp 0, 0, cr0, cr10, cr9, {2} │ │ │ │ - strb r4, [r7, #19] │ │ │ │ + cdp 0, 0, cr0, cr14, cr9, {2} │ │ │ │ + strb r0, [r0, #20] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ands.w r0, ip, #73 @ 0x49 │ │ │ │ - ldcl 0, cr0, [r2, #292] @ 0x124 │ │ │ │ - strb r4, [r0, #19] │ │ │ │ + bic.w r0, r0, #73 @ 0x49 │ │ │ │ + ldcl 0, cr0, [r6, #292] @ 0x124 │ │ │ │ + strb r0, [r1, #19] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldc 0, cr0, [r0, #292]! @ 0x124 │ │ │ │ - strb r2, [r4, #18] │ │ │ │ + ldc 0, cr0, [r4, #292]! @ 0x124 │ │ │ │ + strb r6, [r4, #18] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stc 0, cr0, [ip, #292] @ 0x124 │ │ │ │ - strb r6, [r7, #17] │ │ │ │ + ldc 0, cr0, [r0, #292] @ 0x124 │ │ │ │ + strb r2, [r0, #18] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vmla.i d16, d10, d1[2] │ │ │ │ - stcl 0, cr0, [r4, #-292] @ 0xfffffedc │ │ │ │ - strb r6, [r6, #16] │ │ │ │ + vmla.i d16, d14, d1[2] │ │ │ │ + stcl 0, cr0, [r8, #-292] @ 0xfffffedc │ │ │ │ + strb r2, [r7, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ + vmla.i16 d0, d12, d1[1] │ │ │ │ vmla.i16 d0, d8, d1[1] │ │ │ │ - vmla.i16 d0, d4, d1[1] │ │ │ │ - vmla.i16 d0, d4, d1[1] │ │ │ │ - cmp r3, #44 @ 0x2c │ │ │ │ + vmla.i16 d0, d8, d1[1] │ │ │ │ + cmp r3, #48 @ 0x30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stc 0, cr0, [lr], {73} @ 0x49 │ │ │ │ - strb r0, [r0, #14] │ │ │ │ + ldc 0, cr0, [r2], {73} @ 0x49 │ │ │ │ + strb r4, [r0, #14] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stcl 0, cr0, [ip], #-292 @ 0xfffffedc │ │ │ │ - strb r4, [r3, #13] │ │ │ │ + ldcl 0, cr0, [r0], #-292 @ 0xfffffedc │ │ │ │ + strb r0, [r4, #13] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldc 0, cr0, [r4], #-292 @ 0xfffffedc │ │ │ │ - strb r6, [r4, #12] │ │ │ │ + ldc 0, cr0, [r8], #-292 @ 0xfffffedc │ │ │ │ + strb r2, [r5, #12] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldc 0, cr0, [r0], {73} @ 0x49 │ │ │ │ - strb r2, [r0, #12] │ │ │ │ + ldc 0, cr0, [r4], {73} @ 0x49 │ │ │ │ + strb r6, [r0, #12] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xebee0049 │ │ │ │ - strb r0, [r4, #11] │ │ │ │ + @ instruction: 0xebf20049 │ │ │ │ + strb r4, [r4, #11] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - rsb r0, ip, r9, lsl #1 │ │ │ │ - strb r6, [r7, #10] │ │ │ │ + rsbs r0, r0, r9, lsl #1 │ │ │ │ + strb r2, [r0, #11] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - sub.w r0, sl, r9, lsl #1 │ │ │ │ - strb r4, [r3, #10] │ │ │ │ + sub.w r0, lr, r9, lsl #1 │ │ │ │ + strb r0, [r4, #10] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xeb8a0049 │ │ │ │ - strb r6, [r7, #9] │ │ │ │ + @ instruction: 0xeb8e0049 │ │ │ │ + strb r2, [r0, #10] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldc 0, cr0, [r0, #292]! @ 0x124 │ │ │ │ - adcs.w r0, r8, r9, lsl #1 │ │ │ │ - strb r4, [r1, #9] │ │ │ │ + ldc 0, cr0, [r4, #292]! @ 0x124 │ │ │ │ + adcs.w r0, ip, r9, lsl #1 │ │ │ │ + strb r0, [r2, #9] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r7, #242 @ 0xf2 │ │ │ │ + subs r7, #246 @ 0xf6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xeade0049 │ │ │ │ - strb r2, [r2, #7] │ │ │ │ + @ instruction: 0xeae20049 │ │ │ │ + strb r6, [r2, #7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bics.w r0, r6, r9, lsl #1 │ │ │ │ - strb r2, [r5, #4] │ │ │ │ + bics.w r0, sl, r9, lsl #1 │ │ │ │ + strb r6, [r5, #4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ands.w r0, sl, r9, lsl #1 │ │ │ │ - strb r6, [r1, #4] │ │ │ │ + ands.w r0, lr, r9, lsl #1 │ │ │ │ + strb r2, [r2, #4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strd r0, r0, [ip, #292]! @ 0x124 │ │ │ │ - strb r0, [r4, #3] │ │ │ │ + ldrd r0, r0, [r0, #292]! @ 0x124 │ │ │ │ + strb r4, [r4, #3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strd r0, r0, [ip, #292] @ 0x124 │ │ │ │ - strb r0, [r0, #3] │ │ │ │ + ldrd r0, r0, [r0, #292] @ 0x124 │ │ │ │ + strb r4, [r0, #3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xe9ac0049 │ │ │ │ - strb r0, [r4, #2] │ │ │ │ + @ instruction: 0xe9b00049 │ │ │ │ + strb r4, [r4, #2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xe98c0049 │ │ │ │ - strb r0, [r0, #2] │ │ │ │ + @ instruction: 0xe9900049 │ │ │ │ + strb r4, [r0, #2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strd r0, r0, [ip, #-292]! @ 0x124 │ │ │ │ - strb r0, [r4, #1] │ │ │ │ + ldrd r0, r0, [r0, #-292]! @ 0x124 │ │ │ │ + strb r4, [r4, #1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strd r0, r0, [ip, #-292] @ 0x124 │ │ │ │ - strb r0, [r0, #1] │ │ │ │ + ldrd r0, r0, [r0, #-292] @ 0x124 │ │ │ │ + strb r4, [r0, #1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xe8d60049 │ │ │ │ - @ instruction: 0xebee0049 │ │ │ │ - stmia.w r6!, {r0, r3, r6} │ │ │ │ - ldr r2, [r3, #120] @ 0x78 │ │ │ │ + @ instruction: 0xe8da0049 │ │ │ │ + @ instruction: 0xebf20049 │ │ │ │ + stmia.w sl!, {r0, r3, r6} │ │ │ │ + ldr r6, [r3, #120] @ 0x78 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - adcs.w r0, r8, r9, lsl #1 │ │ │ │ - subs r5, #238 @ 0xee │ │ │ │ + adcs.w r0, ip, r9, lsl #1 │ │ │ │ + subs r5, #242 @ 0xf2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strd r0, r0, [r2], #-292 @ 0x124 │ │ │ │ - ldr r6, [r2, #116] @ 0x74 │ │ │ │ + strd r0, r0, [r6], #-292 @ 0x124 │ │ │ │ + ldr r2, [r3, #116] @ 0x74 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr.w r1, [pc, #1760] @ 37f740 │ │ │ │ mov r0, sl │ │ │ │ add r1, pc │ │ │ │ bl 52a9ac │ │ │ │ cmp r0, #1 │ │ │ │ beq.w 37e514 │ │ │ │ @@ -1033472,89 +1033473,89 @@ │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #116 @ 0x74 │ │ │ │ add r3, pc, #860 @ (adr r3, 37fa90 ) │ │ │ │ subs r5, #112 @ 0x70 │ │ │ │ bvc.n 37f74c │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ... │ │ │ │ - ldr r2, [sp, #248] @ 0xf8 │ │ │ │ + ldr r2, [sp, #264] @ 0x108 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 37f528 │ │ │ │ + b.n 37f530 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r4, #92] @ 0x5c │ │ │ │ + ldr r6, [r4, #92] @ 0x5c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f4d8 │ │ │ │ + b.n 37f4e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r6, #88] @ 0x58 │ │ │ │ + ldr r2, [r7, #88] @ 0x58 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f3f4 │ │ │ │ + b.n 37f3fc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r0, #84] @ 0x54 │ │ │ │ + ldr r4, [r0, #84] @ 0x54 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f384 │ │ │ │ + b.n 37f38c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r0, #80] @ 0x50 │ │ │ │ + ldr r0, [r1, #80] @ 0x50 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f34c │ │ │ │ + b.n 37f354 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r4, #76] @ 0x4c │ │ │ │ + ldr r0, [r5, #76] @ 0x4c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f2ec │ │ │ │ + b.n 37f2f4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r6, #72] @ 0x48 │ │ │ │ + ldr r4, [r6, #72] @ 0x48 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strd r0, r0, [sl], #-292 @ 0x124 │ │ │ │ - b.n 37f28c │ │ │ │ + strd r0, r0, [lr], #-292 @ 0x124 │ │ │ │ + b.n 37f294 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r7, #68] @ 0x44 │ │ │ │ + ldr r6, [r7, #68] @ 0x44 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f244 │ │ │ │ + b.n 37f24c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrd r0, r0, [r6], #-292 @ 0x124 │ │ │ │ - ldrb r4, [r5, #13] │ │ │ │ + ldrd r0, r0, [sl], #-292 @ 0x124 │ │ │ │ + ldrb r0, [r6, #13] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 37f1dc │ │ │ │ + b.n 37f1e4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r3, #64] @ 0x40 │ │ │ │ + ldr r4, [r3, #64] @ 0x40 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f180 │ │ │ │ + b.n 37f188 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r4, #60] @ 0x3c │ │ │ │ + ldr r2, [r5, #60] @ 0x3c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f09c │ │ │ │ + b.n 37f0a4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 37f6cc │ │ │ │ + b.n 37f6d4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 37f048 │ │ │ │ + b.n 37f050 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r0, #52] @ 0x34 │ │ │ │ + ldr r6, [r0, #52] @ 0x34 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37efec │ │ │ │ + b.n 37eff4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r2, #48] @ 0x30 │ │ │ │ + ldr r4, [r2, #48] @ 0x30 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37efd8 │ │ │ │ + b.n 37efe0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 37fcd0 │ │ │ │ + b.n 37fcd8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 37fc2c │ │ │ │ + b.n 37fc34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r5, #16] │ │ │ │ + ldr r6, [r5, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37fbfc │ │ │ │ + b.n 37fc04 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r1, #16] │ │ │ │ + ldr r0, [r2, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37fbc4 │ │ │ │ + b.n 37fbcc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r5, #12] │ │ │ │ + ldr r0, [r6, #12] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37fb94 │ │ │ │ + b.n 37fb9c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r2, #12] │ │ │ │ + ldr r4, [r2, #12] │ │ │ │ lsls r6, r0, #1 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ movw r1, #2360 @ 0x938 │ │ │ │ ldr.w r0, [pc, #1428] @ 37fd78 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -1034082,71 +1034083,71 @@ │ │ │ │ mov r4, r6 │ │ │ │ mov r7, r5 │ │ │ │ mov r6, r3 │ │ │ │ mov r5, r4 │ │ │ │ movs r4, #0 │ │ │ │ b.n 37fe00 │ │ │ │ ... │ │ │ │ - svc 130 @ 0x82 │ │ │ │ + svc 134 @ 0x86 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r6, #100] @ 0x64 │ │ │ │ + str r0, [r7, #100] @ 0x64 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - svc 96 @ 0x60 │ │ │ │ + svc 100 @ 0x64 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r2, #100] @ 0x64 │ │ │ │ + str r6, [r2, #100] @ 0x64 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 3801a8 │ │ │ │ + b.n 3801b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - svc 52 @ 0x34 │ │ │ │ + svc 56 @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r4, #96] @ 0x60 │ │ │ │ + str r2, [r5, #96] @ 0x60 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - udf #56 @ 0x38 │ │ │ │ + udf #60 @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r5, #80] @ 0x50 │ │ │ │ + str r6, [r5, #80] @ 0x50 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - udf #22 │ │ │ │ + udf #26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r1, #80] @ 0x50 │ │ │ │ + str r4, [r1, #80] @ 0x50 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ble.n 37fe8c │ │ │ │ + ble.n 37fe94 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r4, #68] @ 0x44 │ │ │ │ + str r2, [r5, #68] @ 0x44 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ble.n 37fe28 │ │ │ │ + ble.n 37fe30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r6, #64] @ 0x40 │ │ │ │ + str r4, [r6, #64] @ 0x40 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ble.n 37fe10 │ │ │ │ + ble.n 37fe18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bgt.n 37fdc8 │ │ │ │ + bgt.n 37fdd0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - blt.n 37fd30 │ │ │ │ + blt.n 37fd38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r5, #40] @ 0x28 │ │ │ │ + str r6, [r5, #40] @ 0x28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - blt.n 37fcf0 │ │ │ │ + blt.n 37fcf8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r1, #40] @ 0x28 │ │ │ │ + str r4, [r1, #40] @ 0x28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - blt.n 37febc │ │ │ │ + blt.n 37fec4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r5, #36] @ 0x24 │ │ │ │ + str r4, [r5, #36] @ 0x24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 37fe94 │ │ │ │ + bge.n 37fe9c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r2, #20] │ │ │ │ + str r6, [r2, #20] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 37fe5c │ │ │ │ + bge.n 37fe64 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r6, #16] │ │ │ │ + str r6, [r6, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 37fe24 │ │ │ │ + bge.n 37fe2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r2, #16] │ │ │ │ + str r6, [r2, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r1, [sp, #148] @ 0x94 │ │ │ │ mov r0, r5 │ │ │ │ add.w r1, r1, r4, lsl #2 │ │ │ │ bl 523184 │ │ │ │ cmp r0, #1 │ │ │ │ bne.w 37ff24 │ │ │ │ @@ -1034333,59 +1034334,59 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #100] @ (380060 ) │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ b.w 37f16c │ │ │ │ - bls.n 3800c8 │ │ │ │ + bls.n 3800d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bhi.n 37ff6c │ │ │ │ + bhi.n 37ff74 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r4, r6] │ │ │ │ + ldrsh r4, [r4, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 37ff3c │ │ │ │ + bhi.n 37ff44 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r0, r6] │ │ │ │ + ldrsh r0, [r1, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 38010c │ │ │ │ + bhi.n 380114 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r5, r5] │ │ │ │ + ldrsh r4, [r5, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 3800dc │ │ │ │ + bhi.n 3800e4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r1, r5] │ │ │ │ + ldrsh r0, [r2, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 3800a8 │ │ │ │ + bhi.n 3800b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r6, r4] │ │ │ │ + ldrsh r4, [r6, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 380074 │ │ │ │ + bhi.n 38007c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r2, r4] │ │ │ │ + ldrsh r4, [r2, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 380040 │ │ │ │ + bhi.n 380048 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r6, r3] │ │ │ │ + ldrsh r0, [r7, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bvc.n 38000c │ │ │ │ + bvc.n 380014 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r2, r3] │ │ │ │ + ldrsh r0, [r3, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bvc.n 37ffd8 │ │ │ │ + bvc.n 37ffe0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r7, r2] │ │ │ │ + ldrsh r4, [r7, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bvc.n 37ff88 │ │ │ │ + bvc.n 37ff90 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r1, r2] │ │ │ │ + ldrsh r0, [r2, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bvc.n 380150 │ │ │ │ + bvc.n 380158 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r5, r1] │ │ │ │ + ldrsh r0, [r6, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r2, [pc, #924] @ (380410 ) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -1034734,106 +1034735,106 @@ │ │ │ │ lsls r4, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xe9920051 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bvs.n 3803f8 │ │ │ │ + bvs.n 380400 │ │ │ │ lsls r1, r1, #1 │ │ │ │ udf #83 @ 0x53 │ │ │ │ - vtbx.8 d29, {d15-d17}, d4 │ │ │ │ + vtbx.8 d29, {d15-d17}, d8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 380430 │ │ │ │ + bge.n 380438 │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsrs r1, r0, #23 │ │ │ │ movs r0, r0 │ │ │ │ - bvs.n 380514 │ │ │ │ + bvs.n 38051c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r4, r5] │ │ │ │ + ldrb r2, [r5, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb r0, {r0, r4, r6} │ │ │ │ - bvs.n 3804b8 │ │ │ │ + bvs.n 3804c0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r6, r4] │ │ │ │ + ldrb r6, [r6, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ strh r1, [r7, #30] │ │ │ │ vsubw.u q12, , d11 │ │ │ │ - vrsubhn.i d29, , q0 │ │ │ │ + vrsubhn.i d29, , q2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r6, r3] │ │ │ │ + ldrb r0, [r7, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bpl.n 380420 │ │ │ │ + bpl.n 380428 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r3, r3] │ │ │ │ + ldrb r6, [r3, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ strh r1, [r4, #24] │ │ │ │ - vqrshrn.u64 d29, q0, #1 │ │ │ │ + vqrshrn.u64 d29, q2, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 380380 │ │ │ │ + bls.n 380388 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bpl.n 380384 │ │ │ │ + bpl.n 38038c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r0, r2] │ │ │ │ + ldrb r6, [r0, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bpl.n 380558 │ │ │ │ + bpl.n 380560 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r5, r1] │ │ │ │ + ldrb r4, [r5, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 380508 │ │ │ │ + bls.n 380510 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 380394 │ │ │ │ + bls.n 38039c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bpl.n 3804d8 │ │ │ │ + bpl.n 3804e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r4, r0] │ │ │ │ + ldrb r4, [r4, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 3803e8 │ │ │ │ + bls.n 3803f0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 380558 │ │ │ │ + bls.n 380560 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 38045c │ │ │ │ + bmi.n 380464 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r3, r7] │ │ │ │ + ldrh r6, [r3, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bmi.n 380428 │ │ │ │ + bmi.n 380430 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r7, r6] │ │ │ │ + ldrh r6, [r7, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 380578 │ │ │ │ + bls.n 380580 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 3803d0 │ │ │ │ + bls.n 3803d8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 3803c0 │ │ │ │ + bmi.n 3803c8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r0, r6] │ │ │ │ + ldrh r4, [r0, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 3803b4 │ │ │ │ + bls.n 3803bc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 3803cc │ │ │ │ + bls.n 3803d4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 380540 │ │ │ │ + bmi.n 380548 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r7, r4] │ │ │ │ + ldrh r4, [r7, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 38059c │ │ │ │ + bls.n 3805a4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 3803cc │ │ │ │ + bls.n 3803d4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 3804c8 │ │ │ │ + bmi.n 3804d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r6, r3] │ │ │ │ + ldrh r0, [r7, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 38057c │ │ │ │ + bls.n 380584 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 3803f4 │ │ │ │ + bls.n 3803fc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 380424 │ │ │ │ + bcc.n 38042c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r3, r2] │ │ │ │ + ldrh r6, [r3, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ movs r3, #0 │ │ │ │ movw r2, #5000 @ 0x1388 │ │ │ │ ldr r1, [pc, #932] @ (380888 ) │ │ │ │ mov r0, r7 │ │ │ │ strd r2, r3, [sp, #8] │ │ │ │ add.w r3, r6, #48 @ 0x30 │ │ │ │ @@ -1035175,125 +1035176,125 @@ │ │ │ │ ... │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - bhi.n 3807c4 │ │ │ │ + bhi.n 3807cc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bhi.n 38093c │ │ │ │ + bhi.n 380944 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 380940 │ │ │ │ + bcs.n 380948 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r1, r5] │ │ │ │ + ldr r6, [r1, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 380994 │ │ │ │ + bhi.n 38079c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bhi.n 3807fc │ │ │ │ + bhi.n 380804 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 3808c8 │ │ │ │ + bcs.n 3808d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r0, r4] │ │ │ │ + ldr r2, [r1, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 3807c4 │ │ │ │ + bhi.n 3807cc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bhi.n 38080c │ │ │ │ + bhi.n 380814 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bne.n 380864 │ │ │ │ + bne.n 38086c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r1, r3] │ │ │ │ + ldr r0, [r2, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 38085c │ │ │ │ + bhi.n 380864 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bhi.n 3807d4 │ │ │ │ + bhi.n 3807dc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bne.n 3807e8 │ │ │ │ + bne.n 3807f0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r0, r2] │ │ │ │ + ldr r2, [r1, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 380824 │ │ │ │ + bhi.n 38082c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bhi.n 380894 │ │ │ │ + bhi.n 38089c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bne.n 380984 │ │ │ │ + bne.n 38098c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r1, r1] │ │ │ │ + ldr r0, [r2, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 380878 │ │ │ │ + bhi.n 380880 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 3808e0 │ │ │ │ + bls.n 3808e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bne.n 380920 │ │ │ │ + bne.n 380928 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r2, r0] │ │ │ │ + ldr r6, [r2, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 3808c4 │ │ │ │ + bhi.n 3808cc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 380964 │ │ │ │ + bls.n 38096c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - beq.n 3808bc │ │ │ │ + beq.n 3808c4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r0, [r3, r7] │ │ │ │ + ldrsb r4, [r3, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 380948 │ │ │ │ + bls.n 380950 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 3809d8 │ │ │ │ + bls.n 3809e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - beq.n 380840 │ │ │ │ + beq.n 380848 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r2, [r2, r6] │ │ │ │ + ldrsb r6, [r2, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 380830 │ │ │ │ + bls.n 380838 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 380984 │ │ │ │ + bls.n 38098c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - beq.n 3809c0 │ │ │ │ + beq.n 3809c8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r2, [r1, r5] │ │ │ │ + ldrsb r6, [r1, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 380a04 │ │ │ │ + bls.n 380a0c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 3808a4 │ │ │ │ + bls.n 3808ac │ │ │ │ lsls r1, r1, #1 │ │ │ │ - beq.n 38095c │ │ │ │ + beq.n 380964 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r0, [r2, r4] │ │ │ │ + ldrsb r4, [r2, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 380878 │ │ │ │ + bls.n 380880 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 380920 │ │ │ │ + bls.n 380928 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7, {r3, r4, r6, r7} │ │ │ │ + ldmia r7, {r2, r3, r4, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r4, [r1, r3] │ │ │ │ + ldrsb r0, [r2, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 3808f0 │ │ │ │ + bls.n 3808f8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 380990 │ │ │ │ + bge.n 380998 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7, {r4, r7} │ │ │ │ + ldmia r7, {r2, r4, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r4, [r0, r2] │ │ │ │ + ldrsb r0, [r1, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 38095c │ │ │ │ + bge.n 380964 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 3809d4 │ │ │ │ + bge.n 3809dc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7!, {r1, r2, r4, r6} │ │ │ │ + ldmia r7!, {r1, r3, r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r2, [r1, r1] │ │ │ │ + ldrsb r6, [r1, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 3809b4 │ │ │ │ + bge.n 3809bc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 380a4c │ │ │ │ + bge.n 380a54 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7!, {r1, r3, r4} │ │ │ │ + ldmia r7!, {r1, r2, r3, r4} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r6, [r1, r0] │ │ │ │ + ldrsb r2, [r2, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r2, [pc, #884] @ (380ce0 ) │ │ │ │ add.w r3, r6, #128 @ 0x80 │ │ │ │ ldr r1, [pc, #884] @ (380ce4 ) │ │ │ │ str r0, [sp, #0] │ │ │ │ add r2, pc │ │ │ │ vldr d2, [pc, #848] @ 380cc8 │ │ │ │ @@ -1035610,125 +1035611,125 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 380cc0 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - bls.n 380d90 │ │ │ │ + bls.n 380d98 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 380c20 │ │ │ │ + bls.n 380c28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r5!, {r4, r6, r7} │ │ │ │ + ldmia r5!, {r2, r4, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r0, r3] │ │ │ │ + strb r0, [r1, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 380de0 │ │ │ │ + bls.n 380de8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 380c20 │ │ │ │ + bls.n 380c28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r5!, {r2, r4, r7} │ │ │ │ + ldmia r5!, {r3, r4, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r1, r2] │ │ │ │ + strb r4, [r1, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 380df8 │ │ │ │ + bls.n 380e00 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 380c90 │ │ │ │ + bls.n 380c98 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r5!, {r3, r4, r6} │ │ │ │ + ldmia r5!, {r2, r3, r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r1, r1] │ │ │ │ + strb r0, [r2, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 380c5c │ │ │ │ + bls.n 380c64 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 380cbc │ │ │ │ + bls.n 380cc4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r5!, {r3, r4} │ │ │ │ + ldmia r5!, {r2, r3, r4} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r1, r0] │ │ │ │ + strb r0, [r2, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 380c9c │ │ │ │ + bls.n 380ca4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 380cec │ │ │ │ + bls.n 380cf4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4, {r2, r3, r4, r6, r7} │ │ │ │ + ldmia r4!, {r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r2, r7] │ │ │ │ + strh r4, [r2, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 380ccc │ │ │ │ + bls.n 380cd4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 380d34 │ │ │ │ + bge.n 380d3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r5, r7} │ │ │ │ + ldmia r4!, {r2, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r2, r6] │ │ │ │ + strh r0, [r3, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 380d10 │ │ │ │ + bls.n 380d18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 380d88 │ │ │ │ + bge.n 380d90 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r2, r5, r6} │ │ │ │ + ldmia r4!, {r3, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r3, r5] │ │ │ │ + strh r4, [r3, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 380d58 │ │ │ │ + bge.n 380d60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 380de0 │ │ │ │ + bge.n 380de8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r3, r5} │ │ │ │ + ldmia r4!, {r2, r3, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r3, r4] │ │ │ │ + strh r0, [r4, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 380dc0 │ │ │ │ + bge.n 380dc8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 380c68 │ │ │ │ + bge.n 380c70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3, {r2, r3, r5, r6, r7} │ │ │ │ + ldmia r3!, {r4, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r4, r3] │ │ │ │ + strh r4, [r4, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 380e3c │ │ │ │ + bge.n 380e44 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 380ce4 │ │ │ │ + bge.n 380cec │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3!, {r4, r5, r7} │ │ │ │ + ldmia r3!, {r2, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r4, r2] │ │ │ │ + strh r0, [r5, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 380ccc │ │ │ │ + bge.n 380cd4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 380d2c │ │ │ │ + bge.n 380d34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3!, {r2, r4, r5, r6} │ │ │ │ + ldmia r3, {r3, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r5, r1] │ │ │ │ + strh r4, [r5, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 380d10 │ │ │ │ + bge.n 380d18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - blt.n 380dc0 │ │ │ │ + blt.n 380dc8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3, {r3, r4, r5} │ │ │ │ + ldmia r3, {r2, r3, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r5, r0] │ │ │ │ + strh r0, [r6, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - blt.n 380da4 │ │ │ │ + blt.n 380dac │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r5!, {r1} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2, {r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r3!, {} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r6, r7] │ │ │ │ + str r4, [r6, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - blt.n 380dbc │ │ │ │ + blt.n 380dc4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r5, r6, r7} │ │ │ │ + ldmia r4!, {r2, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2, {r2, r3, r4, r5, r7} │ │ │ │ + ldmia r2!, {r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r6, r6] │ │ │ │ + str r4, [r6, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r2, [pc, #180] @ (380e78 ) │ │ │ │ add.w r3, r6, #188 @ 0xbc │ │ │ │ ldr r1, [pc, #180] @ (380e7c ) │ │ │ │ strd r5, r0, [sp] │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ @@ -1035789,37 +1035790,37 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #56] @ (380ea4 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 380108 │ │ │ │ nop │ │ │ │ - bge.n 380e84 │ │ │ │ + bge.n 380e8c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 380efc │ │ │ │ + bge.n 380f04 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1, {r1, r7} │ │ │ │ + ldmia r1, {r1, r2, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r6, r1] │ │ │ │ + str r2, [r7, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 380ed8 │ │ │ │ + bge.n 380ee0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 380f48 │ │ │ │ + bge.n 380f50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r6} │ │ │ │ + ldmia r1, {r1, r3, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r7, r0] │ │ │ │ + str r6, [r7, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 380f18 │ │ │ │ + bge.n 380f20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 380f78 │ │ │ │ + bge.n 380f80 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1!, {r3} │ │ │ │ + ldmia r1!, {r2, r3} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r7, [pc, #1008] @ (381298 ) │ │ │ │ + str r0, [r0, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 380064 │ │ │ │ @@ -1035840,17 +1035841,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldmia r0!, {r3, r4, r7} │ │ │ │ + ldmia r0!, {r2, r3, r4, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r7, [pc, #560] @ (381124 ) │ │ │ │ + ldr r7, [pc, #576] @ (381134 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr r0, [r0, #36] @ 0x24 │ │ │ │ bx lr │ │ │ │ ldr r0, [r0, #4] │ │ │ │ bx lr │ │ │ │ @@ -1035897,15 +1035898,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bge.n 380f5c │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bls.n 380eac │ │ │ │ + bls.n 380eb4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ bge.n 380ef4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3016] @ 0xbc8 │ │ │ │ @@ -1036064,41 +1036065,41 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 381014 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ bge.n 381218 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bls.n 381180 │ │ │ │ + bls.n 381188 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bhi.n 381130 │ │ │ │ + bls.n 381138 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [pc, #360] @ (3812a0 ) │ │ │ │ + ldr r6, [pc, #376] @ (3812b0 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ bls.n 381124 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bhi.n 381054 │ │ │ │ + bhi.n 38105c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [pc, #920] @ (3814dc ) │ │ │ │ + ldr r5, [pc, #936] @ (3814ec ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 381228 │ │ │ │ + bhi.n 381230 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [pc, #816] @ (38147c ) │ │ │ │ + ldr r5, [pc, #832] @ (38148c ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 3811e0 │ │ │ │ + bhi.n 3811e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [pc, #656] @ (3813e4 ) │ │ │ │ + ldr r5, [pc, #672] @ (3813f4 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 381174 │ │ │ │ + bhi.n 38117c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [pc, #424] @ (381304 ) │ │ │ │ + ldr r5, [pc, #440] @ (381314 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bvc.n 381148 │ │ │ │ + bvc.n 381150 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [pc, #320] @ (3812a4 ) │ │ │ │ + ldr r5, [pc, #336] @ (3812b4 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r5, r1 │ │ │ │ sub sp, #8 │ │ │ │ @@ -1036168,15 +1036169,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ str r6, [sp, #0] │ │ │ │ bl 14f1c │ │ │ │ movs r0, #1 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - bvc.n 3812d4 │ │ │ │ + bvc.n 3812dc │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3896] @ 0xf38 │ │ │ │ sub sp, #148 @ 0x94 │ │ │ │ @@ -1036620,39 +1036621,39 @@ │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ bvc.n 381684 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bvc.n 381628 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bpl.n 3816d8 │ │ │ │ + bpl.n 3816e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bpl.n 3817e0 │ │ │ │ + bpl.n 3817e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bpl.n 3817c8 │ │ │ │ + bpl.n 3817d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 3817ec │ │ │ │ + bmi.n 3817f4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 381794 │ │ │ │ + bcc.n 38179c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 381828 │ │ │ │ + bcs.n 381830 │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsrs r7, r1, #5 │ │ │ │ movs r0, r0 │ │ │ │ str.w pc, [r9, #255]! │ │ │ │ lsrs r5, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r7, r2, #10 │ │ │ │ movs r0, r0 │ │ │ │ pldw [r5, #255]! │ │ │ │ - bcs.n 38179c │ │ │ │ + bcs.n 3817a4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - blxns r0 │ │ │ │ + blx r1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 381770 │ │ │ │ + bcs.n 381778 │ │ │ │ lsls r1, r1, #1 │ │ │ │ bx sp │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ ldr r4, [sp, #132] @ 0x84 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -1037297,97 +1037298,97 @@ │ │ │ │ ldr r0, [pc, #188] @ (381f14 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 381dcc │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - beq.n 381e14 │ │ │ │ + beq.n 381e1c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - mov r2, r5 │ │ │ │ + mov r6, r5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - beq.n 381ddc │ │ │ │ + beq.n 381de4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - mov r2, r1 │ │ │ │ + mov r6, r1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - beq.n 381da4 │ │ │ │ + beq.n 381dac │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp sl, lr │ │ │ │ + cmp lr, lr │ │ │ │ lsls r6, r0, #1 │ │ │ │ - beq.n 381f48 │ │ │ │ + beq.n 381f50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r8, r7 │ │ │ │ + cmp ip, r7 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r7!, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r7!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add ip, sl │ │ │ │ + add r8, fp │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r7!, {r1, r4} │ │ │ │ + ldmia r7!, {r1, r2, r4} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r6, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r7!, {r1} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r6!, {r3, r4, r5, r7} │ │ │ │ + ldmia r6!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, r3 │ │ │ │ + add r6, r3 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r4, {r2, r3, r4, r6} │ │ │ │ + ldmia r4!, {r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sbcs r6, r6 │ │ │ │ + sbcs r2, r7 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r4!, {r2, r6} │ │ │ │ + ldmia r4!, {r3, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sbcs r6, r3 │ │ │ │ + sbcs r2, r4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r4!, {r1, r2, r5} │ │ │ │ + ldmia r4!, {r1, r3, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sbcs r0, r0 │ │ │ │ + sbcs r4, r0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r4!, {r2, r3} │ │ │ │ + ldmia r4, {r4} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adcs r6, r4 │ │ │ │ + adcs r2, r5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r3!, {r4, r5, r6, r7} │ │ │ │ + ldmia r3!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adcs r2, r2 │ │ │ │ + adcs r6, r2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r4, r5, r7} │ │ │ │ + ldmia r3!, {r1, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r3 │ │ │ │ + asrs r4, r3 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r3!, {r1, r2, r7} │ │ │ │ + ldmia r3, {r1, r3, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r0, r4 │ │ │ │ + lsrs r4, r4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r3!, {r1, r5, r6} │ │ │ │ + ldmia r3!, {r1, r2, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r4, r7 │ │ │ │ + lsrs r0, r0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r3, {r3, r6} │ │ │ │ + ldmia r3, {r2, r3, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r4 │ │ │ │ + lsls r6, r4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r3, {r1, r3, r5} │ │ │ │ + ldmia r3, {r1, r2, r3, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r4, r0 │ │ │ │ + lsls r0, r1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r3!, {r2} │ │ │ │ + ldmia r3, {r3} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - eors r6, r3 │ │ │ │ + eors r2, r4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r2!, {r1, r3, r5, r6, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - eors r4, r0 │ │ │ │ + eors r0, r1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r6, r7} │ │ │ │ + ldmia r2!, {r1, r4, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ands r0, r5 │ │ │ │ + ands r4, r5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r2!, {r1, r4, r5, r7} │ │ │ │ + ldmia r2, {r1, r2, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ands r4, r1 │ │ │ │ + ands r0, r2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov.w ip, #1 │ │ │ │ sub sp, #12 │ │ │ │ @@ -1037410,17 +1037411,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldmia r1!, {r3, r4, r5, r7} │ │ │ │ + ldmia r1!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r7, #20 │ │ │ │ + subs r7, #24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r2 │ │ │ │ sub sp, #8 │ │ │ │ @@ -1037460,17 +1037461,17 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #12] @ (381fe0 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 381f94 │ │ │ │ - ldmia r1!, {r3, r4, r5} │ │ │ │ + ldmia r1!, {r2, r3, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r6, #148 @ 0x94 │ │ │ │ + subs r6, #152 @ 0x98 │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #8 │ │ │ │ vmov s15, r3 │ │ │ │ @@ -1037853,17 +1037854,17 @@ │ │ │ │ movs r3, #1 │ │ │ │ movs r2, #0 │ │ │ │ mov r0, r3 │ │ │ │ str r2, [r5, #76] @ 0x4c │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - stmia r5!, {r5, r6} │ │ │ │ + stmia r5!, {r2, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #196 @ 0xc4 │ │ │ │ + subs r2, #200 @ 0xc8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #888] @ (382778 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1038198,103 +1038199,103 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r0, #0] │ │ │ │ lsrs r3, r2 │ │ │ │ stmia r6!, {r1, r2} │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r4!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r4!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ @ instruction: 0xfacbffff │ │ │ │ @ instruction: 0xfb19ffff │ │ │ │ - ldr r0, [r3, r0] │ │ │ │ + ldr r4, [r3, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r4!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsls r1, r7, #14 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r4!, {r2, r3, r5, r6} │ │ │ │ + stmia r4!, {r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r1, #200 @ 0xc8 │ │ │ │ + subs r1, #204 @ 0xcc │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmia r5!, {r1, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r3, r4, r5} │ │ │ │ + stmia r4!, {r2, r3, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r1, #148 @ 0x94 │ │ │ │ + subs r1, #152 @ 0x98 │ │ │ │ lsls r6, r0, #1 │ │ │ │ @ instruction: 0xea1bffff │ │ │ │ mcr2 15, 3, pc, cr1, cr15, {7} @ │ │ │ │ - stmia r3!, {r1, r3, r4, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r1, #86 @ 0x56 │ │ │ │ + subs r1, #90 @ 0x5a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r3!, {r5, r6, r7} │ │ │ │ + stmia r3!, {r2, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r1, #60 @ 0x3c │ │ │ │ + subs r1, #64 @ 0x40 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r1, r2} │ │ │ │ + stmia r4!, {r1, r3} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r2, r3, r4} │ │ │ │ + stmia r4!, {r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r3, r4} │ │ │ │ + stmia r4!, {r2, r3, r4} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r4, r6} │ │ │ │ + stmia r4!, {r1, r2, r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r3!, {r2, r3, r5, r6} │ │ │ │ + stmia r3!, {r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, #200 @ 0xc8 │ │ │ │ + subs r0, #204 @ 0xcc │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r3!, {r1, r4, r6} │ │ │ │ + stmia r3!, {r1, r2, r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, #174 @ 0xae │ │ │ │ + subs r0, #178 @ 0xb2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r2, r4} │ │ │ │ + stmia r4!, {r3, r4} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r4, r6} │ │ │ │ + stmia r4!, {r1, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r3!, {r2, r3} │ │ │ │ + stmia r3!, {r4} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, #104 @ 0x68 │ │ │ │ + subs r0, #108 @ 0x6c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r2, r4, r5} │ │ │ │ + stmia r4!, {r3, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r3, r4, r5, r6} │ │ │ │ + stmia r4!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r2!, {r2, r6, r7} │ │ │ │ + stmia r2!, {r3, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, #32 │ │ │ │ + subs r0, #36 @ 0x24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r2!, {r1, r2, r5, r7} │ │ │ │ + stmia r2!, {r1, r3, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, #0 │ │ │ │ + subs r0, #4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r5} │ │ │ │ + stmia r4!, {r1, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r2, r4, r5, r6} │ │ │ │ + stmia r4!, {r3, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r2!, {r1, r3, r4, r6} │ │ │ │ + stmia r2!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r7, #182 @ 0xb6 │ │ │ │ + adds r7, #186 @ 0xba │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r3, r5, r6} │ │ │ │ + stmia r4!, {r2, r3, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r7} │ │ │ │ + stmia r4!, {r1, r4, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r2!, {r1, r4} │ │ │ │ + stmia r2!, {r1, r2, r4} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r7, #110 @ 0x6e │ │ │ │ + adds r7, #114 @ 0x72 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r1, r3, r5, r6} │ │ │ │ + stmia r4!, {r1, r2, r3, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r5, r7} │ │ │ │ + stmia r4!, {r2, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r1!, {r2, r3, r6, r7} │ │ │ │ + stmia r1!, {r4, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r7, #40 @ 0x28 │ │ │ │ + adds r7, #44 @ 0x2c │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3823f0 │ │ │ │ @@ -1038315,17 +1038316,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - stmia r0!, {r2, r3, r4, r7} │ │ │ │ + stmia r0!, {r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r5, #248 @ 0xf8 │ │ │ │ + adds r5, #252 @ 0xfc │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1038366,17 +1038367,17 @@ │ │ │ │ bl 17d50 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ b.n 3828d0 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - stmia r3!, {} │ │ │ │ + stmia r3!, {r2} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r5, #128 @ 0x80 │ │ │ │ + adds r5, #132 @ 0x84 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #88] @ (382970 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1038416,15 +1038417,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ stmia r0!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r2!, {r2, r3, r4, r5, r7} │ │ │ │ + stmia r2!, {r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmia r0!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1038790,45 +1038791,45 @@ │ │ │ │ ... │ │ │ │ stmia r0!, {r2, r3, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ stmia r0!, {r3, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r1!, {r3, r4, r6} │ │ │ │ + stmia r1!, {r2, r3, r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #216 @ 0xd8 │ │ │ │ + adds r3, #220 @ 0xdc │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r1!, {r2, r3, r4, r5} │ │ │ │ + stmia r1!, {r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #188 @ 0xbc │ │ │ │ + adds r3, #192 @ 0xc0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r4, r0, #6 │ │ │ │ + lsls r0, r1, #6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r0!, {r2, r3, r4, r6, r7} │ │ │ │ + stmia r0!, {r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r0!, {r2, r5, r6} │ │ │ │ + stmia r0!, {r3, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #228 @ 0xe4 │ │ │ │ + adds r2, #232 @ 0xe8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - itte vc │ │ │ │ + ittt vc │ │ │ │ lslvc r1, r1, #1 │ │ │ │ - addvc r1, #250 @ 0xfa │ │ │ │ - lslvs r6, r0, #1 │ │ │ │ - itet cs │ │ │ │ + addvc r1, #254 @ 0xfe │ │ │ │ + lslvc r6, r0, #1 │ │ │ │ + itee cs │ │ │ │ lslcs r1, r1, #1 │ │ │ │ - addcc r1, #170 @ 0xaa │ │ │ │ - lslcs r6, r0, #1 │ │ │ │ - nop │ │ │ │ - lsls r1, r1, #1 │ │ │ │ - adds r1, #128 @ 0x80 │ │ │ │ + addcc r1, #174 @ 0xae │ │ │ │ + lslcc r6, r0, #1 │ │ │ │ + itt eq │ │ │ │ + lsleq r1, r1, #1 │ │ │ │ + addeq r1, #132 @ 0x84 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bkpt 0x00e2 │ │ │ │ + bkpt 0x00e6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #98 @ 0x62 │ │ │ │ + adds r1, #102 @ 0x66 │ │ │ │ lsls r6, r0, #1 │ │ │ │ str r0, [sp, #24] │ │ │ │ movw r1, #317 @ 0x13d │ │ │ │ ldr r0, [pc, #208] @ (382e7c ) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -1038900,21 +1038901,21 @@ │ │ │ │ strgt.w r3, [r9, #56] @ 0x38 │ │ │ │ addle r3, #1 │ │ │ │ itet gt │ │ │ │ movgt r3, #8 │ │ │ │ strle.w r3, [r9, #56] @ 0x38 │ │ │ │ strgt.w r3, [r8] │ │ │ │ b.n 382d26 │ │ │ │ - bkpt 0x0030 │ │ │ │ + bkpt 0x0034 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #176 @ 0xb0 │ │ │ │ + adds r0, #180 @ 0xb4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r1, r3, r4, r5, r6, r7, pc} │ │ │ │ + pop {r1, r2, r3, r4, r5, r6, r7, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #122 @ 0x7a │ │ │ │ + adds r0, #126 @ 0x7e │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #820] @ (3831d0 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1039227,102 +1039228,102 @@ │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ cbnz r2, 38322e │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r1, r6, pc} │ │ │ │ + pop {r1, r2, r6, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ @ instruction: 0xfa9fffff │ │ │ │ - pop {r7, pc} │ │ │ │ + pop {r2, r7, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r1, r3, r4, r6, pc} │ │ │ │ + pop {r1, r2, r3, r4, r6, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsls r3, r6, #13 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r4, r5, r7} │ │ │ │ + pop {r2, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #48 @ 0x30 │ │ │ │ + cmp r7, #52 @ 0x34 │ │ │ │ lsls r6, r0, #1 │ │ │ │ revsh r2, r1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r2, r3, r4, r5, r6} │ │ │ │ + pop {r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r6, #252 @ 0xfc │ │ │ │ + cmp r7, #0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ vst4. {d15[0],d17[0],d19[0],d21[0]}, [fp :256] │ │ │ │ ldr??.w pc, [r9, #4095] @ 0xfff │ │ │ │ - pop {r1, r2, r3, r4, r5} │ │ │ │ + pop {r1, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r6, #190 @ 0xbe │ │ │ │ + cmp r6, #194 @ 0xc2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r2, r5} │ │ │ │ + pop {r3, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r6, #164 @ 0xa4 │ │ │ │ + cmp r6, #168 @ 0xa8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r1, r4, r5, r7} │ │ │ │ + pop {r1, r2, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {pc} │ │ │ │ + pop {r2, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {pc} │ │ │ │ + pop {r2, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r1, r5, pc} │ │ │ │ + pop {r1, r2, r5, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r2, 38329c │ │ │ │ + cbnz r6, 38329c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r6, #66 @ 0x42 │ │ │ │ + cmp r6, #70 @ 0x46 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r0, 38329e │ │ │ │ + cbnz r4, 38329e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r6, #40 @ 0x28 │ │ │ │ + cmp r6, #44 @ 0x2c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r1, r2, r3, r5, r6, r7} │ │ │ │ + pop {r1, r4, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r1, r2, r3, r4, r5, pc} │ │ │ │ + pop {r1, r6, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r0, 38329c │ │ │ │ + cbnz r4, 38329c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #224 @ 0xe0 │ │ │ │ + cmp r5, #228 @ 0xe4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r5, pc} │ │ │ │ + pop {r2, r5, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r1, r5, r6, pc} │ │ │ │ + pop {r1, r2, r5, r6, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r6, 38329c │ │ │ │ + cbnz r2, 38329e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #166 @ 0xa6 │ │ │ │ + cmp r5, #170 @ 0xaa │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r0, 38329e │ │ │ │ + cbnz r4, 38329e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #134 @ 0x86 │ │ │ │ + cmp r5, #138 @ 0x8a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r1, r2, r3, r5, pc} │ │ │ │ + pop {r1, r4, r5, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r3, r5, r6, pc} │ │ │ │ + pop {r2, r3, r5, r6, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - revsh r4, r1 │ │ │ │ + revsh r0, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #76 @ 0x4c │ │ │ │ + cmp r5, #80 @ 0x50 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r1, r2, r6, pc} │ │ │ │ + pop {r1, r3, r6, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r2, r4, r7, pc} │ │ │ │ + pop {r3, r4, r7, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - hlt 0x0002 │ │ │ │ + hlt 0x0006 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #2 │ │ │ │ + cmp r5, #6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r1, r3, r7, pc} │ │ │ │ + pop {r1, r2, r3, r7, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x0000 │ │ │ │ + bkpt 0x0004 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - rev r4, r7 │ │ │ │ + rev16 r0, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #188 @ 0xbc │ │ │ │ + cmp r4, #192 @ 0xc0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 382e8c │ │ │ │ @@ -1039342,17 +1039343,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - cbnz r6, 3832dc │ │ │ │ + cbnz r2, 3832de │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #166 @ 0xa6 │ │ │ │ + cmp r3, #170 @ 0xaa │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [pc, #172] @ (383394 ) │ │ │ │ sub sp, #8 │ │ │ │ @@ -1039422,27 +1039423,27 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #36] @ (3833ac ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mvn.w r3, #10 │ │ │ │ b.n 38332c │ │ │ │ - cbnz r6, 3833ba │ │ │ │ + cbnz r2, 3833bc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb8a2 │ │ │ │ + @ instruction: 0xb8a6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #34 @ 0x22 │ │ │ │ + cmp r3, #38 @ 0x26 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb880 │ │ │ │ + @ instruction: 0xb884 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #0 │ │ │ │ + cmp r3, #4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb860 │ │ │ │ + @ instruction: 0xb864 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r5} │ │ │ │ + pop {r2, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ movs r0, #1 │ │ │ │ str r0, [r2, #0] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ movs r0, #1 │ │ │ │ str r0, [r3, #0] │ │ │ │ @@ -1039491,15 +1039492,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xb636 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cbnz r6, 3834aa │ │ │ │ + cbnz r2, 3834ac │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r2, r3, r4, r5, r6, r7, lr} │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1039727,43 +1039728,43 @@ │ │ │ │ nop │ │ │ │ push {r1, r4, r5, r7, lr} │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ push {r1, r3, r4, r5, r6, lr} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - revsh r4, r7 │ │ │ │ - lsls r1, r1, #1 │ │ │ │ - rev r0, r7 │ │ │ │ + cbnz r0, 3836f4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r0, #160 @ 0xa0 │ │ │ │ - lsls r6, r0, #1 │ │ │ │ - rev r2, r3 │ │ │ │ + rev r4, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r0, #130 @ 0x82 │ │ │ │ + cmp r0, #164 @ 0xa4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r6, 383702 │ │ │ │ + rev r6, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r0, #86 @ 0x56 │ │ │ │ + cmp r0, #134 @ 0x86 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r2, 383700 │ │ │ │ + cbnz r2, 383704 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r0, #42 @ 0x2a │ │ │ │ + cmp r0, #90 @ 0x5a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r4, 383700 │ │ │ │ + cbnz r6, 383700 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r0, #12 │ │ │ │ + cmp r0, #46 @ 0x2e │ │ │ │ lsls r6, r0, #1 │ │ │ │ cbnz r0, 383702 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r7, #240 @ 0xf0 │ │ │ │ + cmp r0, #16 │ │ │ │ lsls r6, r0, #1 │ │ │ │ cbnz r4, 383702 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r7, #212 @ 0xd4 │ │ │ │ + movs r7, #244 @ 0xf4 │ │ │ │ + lsls r6, r0, #1 │ │ │ │ + cbnz r0, 383704 │ │ │ │ + lsls r1, r1, #1 │ │ │ │ + movs r7, #216 @ 0xd8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3776] @ 0xec0 │ │ │ │ sub sp, #252 @ 0xfc │ │ │ │ @@ -1040210,23 +1040211,23 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 383e28 ) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ uxtb r6, r7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb834 │ │ │ │ + @ instruction: 0xb838 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb826 │ │ │ │ + @ instruction: 0xb82a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb81e │ │ │ │ + @ instruction: 0xb822 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r3, sp, #984 @ 0x3d8 │ │ │ │ + add r3, sp, #1000 @ 0x3e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb6b8 │ │ │ │ + @ instruction: 0xb6bc │ │ │ │ lsls r1, r1, #1 │ │ │ │ add.w ip, r3, #1408 @ 0x580 │ │ │ │ vsub.f64 d6, d7, d10 │ │ │ │ vldr d4, [ip, #-8] │ │ │ │ vcmpe.f64 d6, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bgt.n 383d26 │ │ │ │ @@ -1040678,55 +1040679,55 @@ │ │ │ │ strh r3, [r5, #56] @ 0x38 │ │ │ │ bls.n 384122 │ │ │ │ @ instruction: 0xf7ce3fef │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #169 @ 0xa9 │ │ │ │ - sxtb r0, r4 │ │ │ │ + sxtb r4, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r0, 384146 │ │ │ │ + cbz r4, 384146 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r0, #96 @ 0x60 │ │ │ │ + movs r0, #100 @ 0x64 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - sub sp, #336 @ 0x150 │ │ │ │ + sub sp, #352 @ 0x160 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, r7, #4 │ │ │ │ + subs r0, r0, #5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - sub sp, #40 @ 0x28 │ │ │ │ + sub sp, #56 @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add sp, #144 @ 0x90 │ │ │ │ + add sp, #160 @ 0xa0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, r1, #2 │ │ │ │ + subs r0, r2, #2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add sp, #40 @ 0x28 │ │ │ │ + add sp, #56 @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, r6, #1 │ │ │ │ + subs r6, r6, #1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ add r2, sp, #48 @ 0x30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, sp, #816 @ 0x330 │ │ │ │ + add r7, sp, #832 @ 0x340 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, r6, #0 │ │ │ │ + subs r0, r7, #0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, sp, #624 @ 0x270 │ │ │ │ + add r7, sp, #640 @ 0x280 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, r0, #0 │ │ │ │ + subs r0, r1, #0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, sp, #568 @ 0x238 │ │ │ │ + add r7, sp, #584 @ 0x248 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, sp, #312 @ 0x138 │ │ │ │ + add r7, sp, #328 @ 0x148 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, r6, #6 │ │ │ │ + adds r2, r7, #6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, sp, #120 @ 0x78 │ │ │ │ + add r7, sp, #136 @ 0x88 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, r0, #6 │ │ │ │ + adds r2, r1, #6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ mov r0, r5 │ │ │ │ ldr.w sl, [sp, #140] @ 0x8c │ │ │ │ bl 409b88 │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r3, #40] @ 0x28 │ │ │ │ @@ -1040870,45 +1040871,45 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 3842ba │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r3, [r5, #56] @ 0x38 │ │ │ │ bls.n 384312 │ │ │ │ @ instruction: 0xf7ce3fef │ │ │ │ - add r6, sp, #112 @ 0x70 │ │ │ │ + add r6, sp, #128 @ 0x80 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, r0, #2 │ │ │ │ + adds r0, r1, #2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #920 @ 0x398 │ │ │ │ + add r5, sp, #936 @ 0x3a8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, r1, #1 │ │ │ │ + adds r2, r2, #1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #768 @ 0x300 │ │ │ │ + add r5, sp, #784 @ 0x310 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, r5, #0 │ │ │ │ + adds r4, r5, #0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #648 @ 0x288 │ │ │ │ + add r5, sp, #664 @ 0x298 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, r1, #0 │ │ │ │ + adds r6, r1, #0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #528 @ 0x210 │ │ │ │ + add r5, sp, #544 @ 0x220 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, r5, r7 │ │ │ │ + subs r0, r6, r7 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #408 @ 0x198 │ │ │ │ + add r5, sp, #424 @ 0x1a8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r6, r1, r7 │ │ │ │ + subs r2, r2, r7 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #312 @ 0x138 │ │ │ │ + add r5, sp, #328 @ 0x148 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, r6, r6 │ │ │ │ + subs r0, r7, r6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #192 @ 0xc0 │ │ │ │ + add r5, sp, #208 @ 0xd0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r6, r2, r6 │ │ │ │ + subs r2, r3, r6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3720] @ 0xe88 │ │ │ │ mov sl, r2 │ │ │ │ @@ -1041397,25 +1041398,25 @@ │ │ │ │ ... │ │ │ │ add r6, pc, #784 @ (adr r6, 384bbc ) │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r5, pc, #848 @ (adr r5, 384c04 ) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r3, sp, #400 @ 0x190 │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, r1, r7 │ │ │ │ + adds r6, r1, r7 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r2, sp, #960 @ 0x3c0 │ │ │ │ + add r2, sp, #976 @ 0x3d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, sp, #272 @ 0x110 │ │ │ │ + add r2, sp, #288 @ 0x120 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, pc, #560 @ (adr r7, 384af8 ) │ │ │ │ + add r7, pc, #576 @ (adr r7, 384b08 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r6, #23 │ │ │ │ + asrs r0, r7, #23 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r7, [sp, #376] @ 0x178 │ │ │ │ mov r5, r8 │ │ │ │ ldrd r9, r4, [sp, #116] @ 0x74 │ │ │ │ cmp r7, #0 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ vldr d7, [r4] │ │ │ │ @@ -1041726,31 +1041727,31 @@ │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ orrs r5, r5 │ │ │ │ adds.w r6, ip, r2, asr #15 │ │ │ │ subs r7, #26 │ │ │ │ orrs r5, r5 │ │ │ │ adds.w r6, ip, r2, asr #15 │ │ │ │ itte ne │ │ │ │ - addne r3, pc, #896 @ (adr r3, 385044 ) │ │ │ │ + addne r3, pc, #912 @ (adr r3, 385054 ) │ │ │ │ lslne r1, r1, #1 │ │ │ │ - addeq r3, pc, #896 @ (adr r3, 385048 ) │ │ │ │ + addeq r3, pc, #912 @ (adr r3, 385058 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r1, #9 │ │ │ │ + asrs r4, r1, #9 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r3, pc, #800 @ (adr r3, 384ff0 ) │ │ │ │ + add r3, pc, #816 @ (adr r3, 385000 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r6, #8 │ │ │ │ + asrs r4, r6, #8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r3, pc, #544 @ (adr r3, 384ef8 ) │ │ │ │ + add r3, pc, #560 @ (adr r3, 384f08 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r6, #7 │ │ │ │ + asrs r4, r6, #7 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r3, pc, #424 @ (adr r3, 384e88 ) │ │ │ │ + add r3, pc, #440 @ (adr r3, 384e98 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r2, #7 │ │ │ │ + asrs r6, r2, #7 │ │ │ │ lsls r6, r0, #1 │ │ │ │ vldr d6, [pc, #784] @ 384ff8 │ │ │ │ b.n 384b1a │ │ │ │ add r2, sp, #228 @ 0xe4 │ │ │ │ add r1, sp, #224 @ 0xe0 │ │ │ │ mov r0, r5 │ │ │ │ bl 52243c │ │ │ │ @@ -1042027,21 +1042028,21 @@ │ │ │ │ adds.w r6, ip, r2, asr #15 │ │ │ │ subs r7, #26 │ │ │ │ ... │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - add r2, pc, #976 @ (adr r2, 3853e4 ) │ │ │ │ + add r2, pc, #992 @ (adr r2, 3853f4 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r3, #5 │ │ │ │ + asrs r0, r4, #5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r2, pc, #16 @ (adr r2, 38502c ) │ │ │ │ + add r2, pc, #32 @ (adr r2, 38503c ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r5, #1 │ │ │ │ + asrs r0, r6, #1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ add r3, sp, #240 @ 0xf0 │ │ │ │ str.w r9, [sp, #136] @ 0x88 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ mov r9, r0 │ │ │ │ add r3, sp, #232 @ 0xe8 │ │ │ │ str r4, [sp, #140] @ 0x8c │ │ │ │ @@ -1042876,107 +1042877,107 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #196] @ (3859d0 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 385840 │ │ │ │ - ldr r4, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r4, [sp, #464] @ 0x1d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #920] @ 0x398 │ │ │ │ + ldr r2, [sp, #936] @ 0x3a8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r4, r1, #5 │ │ │ │ + lsrs r0, r2, #5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r1, [sp, #984] @ 0x3d8 │ │ │ │ + ldr r1, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r6, r3, #1 │ │ │ │ + lsrs r2, r4, #1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r1, [sp, #872] @ 0x368 │ │ │ │ + ldr r1, [sp, #888] @ 0x378 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r2, r0, #1 │ │ │ │ + lsrs r6, r0, #1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r1, [sp, #752] @ 0x2f0 │ │ │ │ + ldr r1, [sp, #768] @ 0x300 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r4, r4, #32 │ │ │ │ + lsrs r0, r5, #32 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r1, [sp, #632] @ 0x278 │ │ │ │ + ldr r1, [sp, #648] @ 0x288 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r6, r0, #32 │ │ │ │ + lsrs r2, r1, #32 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r1, [sp, #288] @ 0x120 │ │ │ │ + ldr r1, [sp, #304] @ 0x130 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [sp, #1000] @ 0x3e8 │ │ │ │ + ldr r0, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [sp, #888] @ 0x378 │ │ │ │ + ldr r0, [sp, #904] @ 0x388 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r4, r0, #29 │ │ │ │ + lsls r0, r1, #29 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #760] @ 0x2f8 │ │ │ │ + ldr r0, [sp, #776] @ 0x308 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r4, r4, #28 │ │ │ │ + lsls r0, r5, #28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #656] @ 0x290 │ │ │ │ + ldr r0, [sp, #672] @ 0x2a0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r1, #28 │ │ │ │ + lsls r6, r1, #28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #544] @ 0x220 │ │ │ │ + ldr r0, [sp, #560] @ 0x230 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r6, r5, #27 │ │ │ │ + lsls r2, r6, #27 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r0, [sp, #448] @ 0x1c0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r2, #27 │ │ │ │ + lsls r6, r2, #27 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #320] @ 0x140 │ │ │ │ + ldr r0, [sp, #336] @ 0x150 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r6, r6, #26 │ │ │ │ + lsls r2, r7, #26 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #208] @ 0xd0 │ │ │ │ + ldr r0, [sp, #224] @ 0xe0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r3, #26 │ │ │ │ + lsls r6, r3, #26 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #96] @ 0x60 │ │ │ │ + ldr r0, [sp, #112] @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r6, r7, #25 │ │ │ │ + lsls r2, r0, #26 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r4, #25 │ │ │ │ + lsls r6, r4, #25 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #904] @ 0x388 │ │ │ │ + str r7, [sp, #920] @ 0x398 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r1, #25 │ │ │ │ + lsls r4, r1, #25 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #800] @ 0x320 │ │ │ │ + str r7, [sp, #816] @ 0x330 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r6, r5, #24 │ │ │ │ + lsls r2, r6, #24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #672] @ 0x2a0 │ │ │ │ + str r7, [sp, #688] @ 0x2b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r6, r1, #24 │ │ │ │ + lsls r2, r2, #24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #568] @ 0x238 │ │ │ │ + str r7, [sp, #584] @ 0x248 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r4, r6, #23 │ │ │ │ + lsls r0, r7, #23 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #464] @ 0x1d0 │ │ │ │ + str r7, [sp, #480] @ 0x1e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r3, #23 │ │ │ │ + lsls r6, r3, #23 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #168] @ 0xa8 │ │ │ │ + str r7, [sp, #184] @ 0xb8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r2, #22 │ │ │ │ + lsls r4, r2, #22 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #56] @ 0x38 │ │ │ │ + str r7, [sp, #72] @ 0x48 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r4, r6, #21 │ │ │ │ + lsls r0, r7, #21 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [sp, #968] @ 0x3c8 │ │ │ │ + str r6, [sp, #984] @ 0x3d8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r3, #21 │ │ │ │ + lsls r4, r3, #21 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #20 │ │ │ │ mov ip, r3 │ │ │ │ @@ -1043004,17 +1043005,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #20 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - str r5, [sp, #912] @ 0x390 │ │ │ │ + str r5, [sp, #928] @ 0x3a0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r4, r1, #17 │ │ │ │ + lsls r0, r2, #17 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r2 │ │ │ │ @@ -1043060,17 +1043061,17 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #16] @ (385ab4 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 385a60 │ │ │ │ nop │ │ │ │ - str r5, [sp, #360] @ 0x168 │ │ │ │ + str r5, [sp, #376] @ 0x178 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r0, #15 │ │ │ │ + lsls r6, r0, #15 │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #836] @ (385e10 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1043382,100 +1043383,100 @@ │ │ │ │ b.n 385b7e │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldrh r4, [r7, #56] @ 0x38 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [sp, #896] @ 0x380 │ │ │ │ + str r4, [sp, #912] @ 0x390 │ │ │ │ lsls r1, r1, #1 │ │ │ │ bhi.n 385d7a │ │ │ │ vtbl.8 d29, {d31}, d19 │ │ │ │ - vsli.32 d25, d16, #31 │ │ │ │ + vsli.32 d25, d20, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ + str r5, [sp, #72] @ 0x48 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #104] @ 0x68 │ │ │ │ + str r5, [sp, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r3, #6] │ │ │ │ + ldrh r4, [r3, #6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #544] @ 0x220 │ │ │ │ + str r4, [sp, #560] @ 0x230 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r6, #11 │ │ │ │ + lsls r4, r6, #11 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldrh r2, [r1, #52] @ 0x34 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [sp, #328] @ 0x148 │ │ │ │ + str r4, [sp, #344] @ 0x158 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r7, #10 │ │ │ │ + lsls r6, r7, #10 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r4, [sp, #736] @ 0x2e0 │ │ │ │ + str r4, [sp, #752] @ 0x2f0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #872] @ 0x368 │ │ │ │ + str r4, [sp, #888] @ 0x378 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stc2l 15, cr15, [r5, #1020]! @ 0x3fc │ │ │ │ mrc2 15, 1, pc, cr7, cr15, {7} │ │ │ │ - ldr r1, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r1, [sp, #720] @ 0x2d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #664] @ 0x298 │ │ │ │ + str r4, [sp, #680] @ 0x2a8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r3, [sp, #848] @ 0x350 │ │ │ │ + str r3, [sp, #864] @ 0x360 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r4, r7, #8 │ │ │ │ + lsls r0, r0, #9 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r3, [sp, #744] @ 0x2e8 │ │ │ │ + str r3, [sp, #760] @ 0x2f8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r4, #8 │ │ │ │ + lsls r6, r4, #8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ lsrs r1, r1, #4 │ │ │ │ movs r0, r0 │ │ │ │ bvc.n 385f26 │ │ │ │ - vrsra.u32 , q14, #1 │ │ │ │ + vsubw.u , , d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r4, r4, #7 │ │ │ │ + lsls r0, r5, #7 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r3, [sp, #392] @ 0x188 │ │ │ │ + str r3, [sp, #408] @ 0x198 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r1, #7 │ │ │ │ + lsls r6, r1, #7 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r4, [sp, #168] @ 0xa8 │ │ │ │ + str r4, [sp, #184] @ 0xb8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #432] @ 0x1b0 │ │ │ │ + str r4, [sp, #448] @ 0x1c0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #960] @ 0x3c0 │ │ │ │ + str r2, [sp, #976] @ 0x3d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r3, #5 │ │ │ │ + lsls r4, r3, #5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r4, [sp, #312] @ 0x138 │ │ │ │ + str r4, [sp, #328] @ 0x148 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #592] @ 0x250 │ │ │ │ + str r4, [sp, #608] @ 0x260 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #712] @ 0x2c8 │ │ │ │ + str r2, [sp, #728] @ 0x2d8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r3, #4 │ │ │ │ + lsls r6, r3, #4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [sp, #592] @ 0x250 │ │ │ │ + str r2, [sp, #608] @ 0x260 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r7, #3 │ │ │ │ + lsls r6, r7, #3 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r4, [sp, #400] @ 0x190 │ │ │ │ + str r4, [sp, #416] @ 0x1a0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #736] @ 0x2e0 │ │ │ │ + str r4, [sp, #752] @ 0x2f0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #320] @ 0x140 │ │ │ │ + str r2, [sp, #336] @ 0x150 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r7, #2 │ │ │ │ + lsls r4, r7, #2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r4, [sp, #584] @ 0x248 │ │ │ │ + str r4, [sp, #600] @ 0x258 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #992] @ 0x3e0 │ │ │ │ + str r4, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #16] │ │ │ │ + str r2, [sp, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r4, r5, #1 │ │ │ │ + lsls r0, r6, #1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr.w r2, [pc, #1308] @ 3863f0 │ │ │ │ movs r3, #20 │ │ │ │ ldr.w r1, [pc, #1308] @ 3863f4 │ │ │ │ str r0, [sp, #0] │ │ │ │ add r2, pc │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -1043948,140 +1043949,140 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r0, #0] │ │ │ │ lsrs r3, r0 │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ - str r4, [sp, #48] @ 0x30 │ │ │ │ + str r4, [sp, #64] @ 0x40 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #352] @ 0x160 │ │ │ │ + str r4, [sp, #368] @ 0x170 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #968] @ 0x3c8 │ │ │ │ + str r0, [sp, #984] @ 0x3d8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vhadd.u16 q8, q4, │ │ │ │ - str r4, [sp, #192] @ 0xc0 │ │ │ │ + vhadd.u16 q8, q6, │ │ │ │ + str r4, [sp, #208] @ 0xd0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #544] @ 0x220 │ │ │ │ + str r4, [sp, #560] @ 0x230 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #656] @ 0x290 │ │ │ │ + str r0, [sp, #672] @ 0x2a0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vhadd.u8 q0, q5, │ │ │ │ - str r4, [sp, #408] @ 0x198 │ │ │ │ + vhadd.u8 q0, q7, │ │ │ │ + str r4, [sp, #424] @ 0x1a8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #664] @ 0x298 │ │ │ │ + str r4, [sp, #680] @ 0x2a8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #352] @ 0x160 │ │ │ │ + str r0, [sp, #368] @ 0x170 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cdp2 0, 11, cr0, cr14, cr5, {2} │ │ │ │ - str r4, [sp, #520] @ 0x208 │ │ │ │ + cdp2 0, 12, cr0, cr2, cr5, {2} │ │ │ │ + str r4, [sp, #536] @ 0x218 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #840] @ 0x348 │ │ │ │ + str r4, [sp, #856] @ 0x358 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #64] @ 0x40 │ │ │ │ + str r0, [sp, #80] @ 0x50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cdp2 0, 7, cr0, cr6, cr5, {2} │ │ │ │ - str r4, [sp, #704] @ 0x2c0 │ │ │ │ + cdp2 0, 7, cr0, cr10, cr5, {2} │ │ │ │ + str r4, [sp, #720] @ 0x2d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #920] @ 0x398 │ │ │ │ + str r4, [sp, #936] @ 0x3a8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r1, #62] @ 0x3e │ │ │ │ + ldrh r4, [r1, #62] @ 0x3e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cdp2 0, 2, cr0, cr14, cr5, {2} │ │ │ │ - str r4, [sp, #808] @ 0x328 │ │ │ │ + cdp2 0, 3, cr0, cr2, cr5, {2} │ │ │ │ + str r4, [sp, #824] @ 0x338 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #80] @ 0x50 │ │ │ │ + str r5, [sp, #96] @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r0, #60] @ 0x3c │ │ │ │ + ldrh r0, [r1, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc2l 0, cr0, [ip, #276]! @ 0x114 │ │ │ │ - str r4, [sp, #976] @ 0x3d0 │ │ │ │ + ldc2l 0, cr0, [r0, #276]! @ 0x114 │ │ │ │ + str r4, [sp, #992] @ 0x3e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #136] @ 0x88 │ │ │ │ + str r5, [sp, #152] @ 0x98 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r0, #58] @ 0x3a │ │ │ │ + ldrh r6, [r0, #58] @ 0x3a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc2 0, cr0, [sl, #276]! @ 0x114 │ │ │ │ - str r5, [sp, #48] @ 0x30 │ │ │ │ + stc2 0, cr0, [lr, #276]! @ 0x114 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #296] @ 0x128 │ │ │ │ + str r5, [sp, #312] @ 0x138 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r7, #54] @ 0x36 │ │ │ │ + ldrh r2, [r0, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc2l 0, cr0, [r6, #-276]! @ 0xfffffeec │ │ │ │ - str r5, [sp, #192] @ 0xc0 │ │ │ │ + stc2l 0, cr0, [sl, #-276]! @ 0xfffffeec │ │ │ │ + str r5, [sp, #208] @ 0xd0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #424] @ 0x1a8 │ │ │ │ + str r5, [sp, #440] @ 0x1b8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r7, #52] @ 0x34 │ │ │ │ + ldrh r6, [r7, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc2 0, cr0, [r2, #-276]! @ 0xfffffeec │ │ │ │ - str r5, [sp, #320] @ 0x140 │ │ │ │ + stc2 0, cr0, [r6, #-276]! @ 0xfffffeec │ │ │ │ + str r5, [sp, #336] @ 0x150 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #488] @ 0x1e8 │ │ │ │ + str r5, [sp, #504] @ 0x1f8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r6, #50] @ 0x32 │ │ │ │ + ldrh r6, [r6, #50] @ 0x32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldc2l 0, cr0, [sl], {69} @ 0x45 │ │ │ │ - str r5, [sp, #384] @ 0x180 │ │ │ │ + ldc2l 0, cr0, [lr], {69} @ 0x45 │ │ │ │ + str r5, [sp, #400] @ 0x190 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #504] @ 0x1f8 │ │ │ │ + str r5, [sp, #520] @ 0x208 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r5, #48] @ 0x30 │ │ │ │ + ldrh r2, [r6, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldc2 0, cr0, [r6], {69} @ 0x45 │ │ │ │ - str r5, [sp, #416] @ 0x1a0 │ │ │ │ + ldc2 0, cr0, [sl], {69} @ 0x45 │ │ │ │ + str r5, [sp, #432] @ 0x1b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #600] @ 0x258 │ │ │ │ + str r5, [sp, #616] @ 0x268 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r5, #46] @ 0x2e │ │ │ │ + ldrh r6, [r5, #46] @ 0x2e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - mrrc2 0, 4, r0, r2, cr5 │ │ │ │ - str r5, [sp, #520] @ 0x208 │ │ │ │ + mrrc2 0, 4, r0, r6, cr5 │ │ │ │ + str r5, [sp, #536] @ 0x218 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #760] @ 0x2f8 │ │ │ │ + str r5, [sp, #776] @ 0x308 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r4, #44] @ 0x2c │ │ │ │ + ldrh r2, [r5, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc2 0, cr0, [lr], {69} @ 0x45 │ │ │ │ - str r5, [sp, #672] @ 0x2a0 │ │ │ │ + ldc2 0, cr0, [r2], {69} @ 0x45 │ │ │ │ + str r5, [sp, #688] @ 0x2b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #776] @ 0x308 │ │ │ │ + str r5, [sp, #792] @ 0x318 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r4, #42] @ 0x2a │ │ │ │ + ldrh r6, [r4, #42] @ 0x2a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xfbca0045 │ │ │ │ - str r5, [sp, #888] @ 0x378 │ │ │ │ + @ instruction: 0xfbce0045 │ │ │ │ + str r5, [sp, #904] @ 0x388 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #624] @ 0x270 │ │ │ │ + str r5, [sp, #640] @ 0x280 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r4, #40] @ 0x28 │ │ │ │ + ldrh r4, [r4, #40] @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xfb880045 │ │ │ │ - str r5, [sp, #792] @ 0x318 │ │ │ │ + @ instruction: 0xfb8c0045 │ │ │ │ + str r5, [sp, #808] @ 0x328 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [sp, #208] @ 0xd0 │ │ │ │ + str r6, [sp, #224] @ 0xe0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r3, #38] @ 0x26 │ │ │ │ + ldrh r0, [r4, #38] @ 0x26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xfb440045 │ │ │ │ - str r6, [sp, #80] @ 0x50 │ │ │ │ + @ instruction: 0xfb480045 │ │ │ │ + str r6, [sp, #96] @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [sp, #280] @ 0x118 │ │ │ │ + str r6, [sp, #296] @ 0x128 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r4, #36] @ 0x24 │ │ │ │ + ldrh r6, [r4, #36] @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xfb0a0045 │ │ │ │ - str r6, [sp, #216] @ 0xd8 │ │ │ │ + @ instruction: 0xfb0e0045 │ │ │ │ + str r6, [sp, #232] @ 0xe8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [sp, #448] @ 0x1c0 │ │ │ │ + str r6, [sp, #464] @ 0x1d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r4, #34] @ 0x22 │ │ │ │ + ldrh r2, [r5, #34] @ 0x22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xface0045 │ │ │ │ + @ instruction: 0xfad20045 │ │ │ │ ldr r2, [pc, #60] @ (386550 ) │ │ │ │ add.w r3, r6, #120 @ 0x78 │ │ │ │ ldr r1, [pc, #60] @ (386554 ) │ │ │ │ mov r0, r8 │ │ │ │ strd r5, r4, [sp] │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ @@ -1044097,21 +1044098,21 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #24] @ (38655c ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 385b7e │ │ │ │ nop │ │ │ │ - ldrb r2, [r2, #25] │ │ │ │ + ldrb r6, [r2, #25] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #944] @ 0x3b0 │ │ │ │ + str r4, [sp, #960] @ 0x3c0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r7, #20] │ │ │ │ + ldrh r0, [r0, #22] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vld4.16 {d0-d3}, [r4], r5 │ │ │ │ + vld4.16 {d0-d3}, [r8], r5 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 385ab8 │ │ │ │ mov r3, r0 │ │ │ │ @@ -1044131,17 +1044132,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldrh r4, [r5, #18] │ │ │ │ + ldrh r0, [r6, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr.w r0, [r4, #69] @ 0x45 │ │ │ │ + ldr.w r0, [r8, #69] @ 0x45 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r1, #40] @ 0x28 │ │ │ │ @@ -1044221,21 +1044222,21 @@ │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ nop │ │ │ │ - str r4, [sp, #344] @ 0x158 │ │ │ │ + str r4, [sp, #360] @ 0x168 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #0] │ │ │ │ + str r4, [sp, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r3, [sp, #920] @ 0x398 │ │ │ │ + str r3, [sp, #936] @ 0x3a8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf7f20045 │ │ │ │ + @ instruction: 0xf7f60045 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #132] @ (386728 ) │ │ │ │ sub sp, #16 │ │ │ │ ldr r3, [pc, #132] @ (38672c ) │ │ │ │ @@ -1044291,20 +1044292,20 @@ │ │ │ │ b.n 3866e6 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r2, [r4, #26] │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r3, [sp, #496] @ 0x1f0 │ │ │ │ + str r3, [sp, #512] @ 0x200 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf7880045 │ │ │ │ + @ instruction: 0xf78c0045 │ │ │ │ strh r2, [r4, #24] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r3, [sp, #136] @ 0x88 │ │ │ │ + str r3, [sp, #152] @ 0x98 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2984] @ 0xba8 │ │ │ │ mov r8, r2 │ │ │ │ @@ -1044564,45 +1044565,45 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ strh r0, [r6, #20] │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [sp, #872] @ 0x368 │ │ │ │ + str r2, [sp, #888] @ 0x378 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #520] @ 0x208 │ │ │ │ + str r2, [sp, #536] @ 0x218 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf68e0045 │ │ │ │ + @ instruction: 0xf6920045 │ │ │ │ strh r0, [r5, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r1, [sp, #936] @ 0x3a8 │ │ │ │ + str r1, [sp, #952] @ 0x3b8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf5f60045 │ │ │ │ - str r1, [sp, #840] @ 0x348 │ │ │ │ + @ instruction: 0xf5fa0045 │ │ │ │ + str r1, [sp, #856] @ 0x358 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - rsbs r0, lr, #12910592 @ 0xc50000 │ │ │ │ - str r1, [sp, #600] @ 0x258 │ │ │ │ + @ instruction: 0xf5e20045 │ │ │ │ + str r1, [sp, #616] @ 0x268 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sub.w r0, r2, #12910592 @ 0xc50000 │ │ │ │ - str r0, [sp, #952] @ 0x3b8 │ │ │ │ + sub.w r0, r6, #12910592 @ 0xc50000 │ │ │ │ + str r0, [sp, #968] @ 0x3c8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf4fa0045 │ │ │ │ - str r0, [sp, #856] @ 0x358 │ │ │ │ + @ instruction: 0xf4fe0045 │ │ │ │ + str r0, [sp, #872] @ 0x368 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf4e20045 │ │ │ │ - str r0, [sp, #760] @ 0x2f8 │ │ │ │ + @ instruction: 0xf4e60045 │ │ │ │ + str r0, [sp, #776] @ 0x308 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf4ca0045 │ │ │ │ - str r0, [sp, #664] @ 0x298 │ │ │ │ + @ instruction: 0xf4ce0045 │ │ │ │ + str r0, [sp, #680] @ 0x2a8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf4b20045 │ │ │ │ - str r0, [sp, #464] @ 0x1d0 │ │ │ │ + @ instruction: 0xf4b60045 │ │ │ │ + str r0, [sp, #480] @ 0x1e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - eor.w r0, r0, #12910592 @ 0xc50000 │ │ │ │ + eor.w r0, r4, #12910592 @ 0xc50000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3848] @ 0xf08 │ │ │ │ mov sl, r1 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -1045082,45 +1045083,45 @@ │ │ │ │ eors r1, r3 │ │ │ │ ldrb r2, [r1, #30] │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r6, [r4, #29] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r5, #54] @ 0x36 │ │ │ │ + ldrh r6, [r5, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf2f40045 │ │ │ │ - ldrh r0, [r5, #52] @ 0x34 │ │ │ │ + @ instruction: 0xf2f80045 │ │ │ │ + ldrh r4, [r5, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r7, #44] @ 0x2c │ │ │ │ + ldrh r0, [r0, #46] @ 0x2e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - rsb r0, r8, #69 @ 0x45 │ │ │ │ - ldrh r2, [r0, #40] @ 0x28 │ │ │ │ + rsb r0, ip, #69 @ 0x45 │ │ │ │ + ldrh r6, [r0, #40] @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add.w r0, lr, #69 @ 0x45 │ │ │ │ - ldrh r4, [r5, #36] @ 0x24 │ │ │ │ + adds.w r0, r2, #69 @ 0x45 │ │ │ │ + ldrh r0, [r6, #36] @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf0b80045 │ │ │ │ - ldrh r2, [r6, #34] @ 0x22 │ │ │ │ + @ instruction: 0xf0bc0045 │ │ │ │ + ldrh r6, [r6, #34] @ 0x22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - orns r0, lr, #69 @ 0x45 │ │ │ │ - ldrh r0, [r1, #34] @ 0x22 │ │ │ │ + eor.w r0, r2, #69 @ 0x45 │ │ │ │ + ldrh r4, [r1, #34] @ 0x22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - orrs.w r0, r4, #69 @ 0x45 │ │ │ │ - ldrh r0, [r0, #32] │ │ │ │ + orrs.w r0, r8, #69 @ 0x45 │ │ │ │ + ldrh r4, [r0, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r0, #32] │ │ │ │ + ldrh r4, [r0, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r7, #28] │ │ │ │ + ldrh r4, [r7, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vmla.i d16, d4, d1[1] │ │ │ │ - ldrh r2, [r3, #28] │ │ │ │ + vmla.i d16, d8, d1[1] │ │ │ │ + ldrh r6, [r3, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vmla.i32 d0, d12, d5[0] │ │ │ │ - ldrh r6, [r6, #24] │ │ │ │ + vext.8 q0, q0, , #0 │ │ │ │ + ldrh r2, [r7, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr r6, [sp, #120] @ 0x78 │ │ │ │ adds r5, #1 │ │ │ │ cmp fp, r5 │ │ │ │ mov ip, r6 │ │ │ │ beq.w 3871d4 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ @@ -1045658,83 +1045659,83 @@ │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ str r2, [sp, #84] @ 0x54 │ │ │ │ movs r7, #0 │ │ │ │ add r2, sp, #132 @ 0x84 │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ b.n 3876fe │ │ │ │ ... │ │ │ │ - ldrh r2, [r1, #16] │ │ │ │ + ldrh r6, [r1, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r6, #14] │ │ │ │ + ldrh r0, [r7, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldcl 0, cr0, [lr, #276]! @ 0x114 │ │ │ │ - ldrh r6, [r2, #14] │ │ │ │ + cdp 0, 0, cr0, cr2, cr5, {2} │ │ │ │ + ldrh r2, [r3, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldcl 0, cr0, [lr, #276] @ 0x114 │ │ │ │ - ldrh r0, [r7, #12] │ │ │ │ + stcl 0, cr0, [r2, #276]! @ 0x114 │ │ │ │ + ldrh r4, [r7, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stcl 0, cr0, [r0, #276] @ 0x114 │ │ │ │ - ldrh r4, [r2, #12] │ │ │ │ + stcl 0, cr0, [r4, #276] @ 0x114 │ │ │ │ + ldrh r0, [r3, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldc 0, cr0, [ip, #276] @ 0x114 │ │ │ │ - ldrh r2, [r2, #8] │ │ │ │ + stc 0, cr0, [r0, #276]! @ 0x114 │ │ │ │ + ldrh r6, [r2, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r5, #4] │ │ │ │ + ldrh r2, [r6, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldc 0, cr0, [r8], #276 @ 0x114 │ │ │ │ - ldrh r2, [r2, #4] │ │ │ │ + ldc 0, cr0, [ip], #276 @ 0x114 │ │ │ │ + ldrh r6, [r2, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldc 0, cr0, [ip], {69} @ 0x45 │ │ │ │ - strh r2, [r4, #62] @ 0x3e │ │ │ │ + stc 0, cr0, [r0], #276 @ 0x114 │ │ │ │ + strh r6, [r4, #62] @ 0x3e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r3, #60] @ 0x3c │ │ │ │ + strh r6, [r3, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sub.w r0, r6, r5, lsl #1 │ │ │ │ - strh r2, [r0, #60] @ 0x3c │ │ │ │ + sub.w r0, sl, r5, lsl #1 │ │ │ │ + strh r6, [r0, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xeb8e0045 │ │ │ │ - strh r0, [r5, #58] @ 0x3a │ │ │ │ + @ instruction: 0xeb920045 │ │ │ │ + strh r4, [r5, #58] @ 0x3a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sbcs.w r0, r2, r5, lsl #1 │ │ │ │ - strh r6, [r5, #56] @ 0x38 │ │ │ │ + sbcs.w r0, r6, r5, lsl #1 │ │ │ │ + strh r2, [r6, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xeb3a0045 │ │ │ │ - strh r2, [r2, #56] @ 0x38 │ │ │ │ + @ instruction: 0xeb3e0045 │ │ │ │ + strh r6, [r2, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds.w r0, lr, r5, lsl #1 │ │ │ │ - strh r0, [r1, #54] @ 0x36 │ │ │ │ + @ instruction: 0xeb220045 │ │ │ │ + strh r4, [r1, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xead40045 │ │ │ │ - strh r6, [r5, #52] @ 0x34 │ │ │ │ + @ instruction: 0xead80045 │ │ │ │ + strh r2, [r6, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xeaba0045 │ │ │ │ - strh r2, [r2, #52] @ 0x34 │ │ │ │ + @ instruction: 0xeabe0045 │ │ │ │ + strh r6, [r2, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - eors.w r0, lr, r5, lsl #1 │ │ │ │ - strh r0, [r7, #50] @ 0x32 │ │ │ │ + @ instruction: 0xeaa20045 │ │ │ │ + strh r4, [r7, #50] @ 0x32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - eor.w r0, r4, r5, lsl #1 │ │ │ │ - strh r0, [r3, #50] @ 0x32 │ │ │ │ + eor.w r0, r8, r5, lsl #1 │ │ │ │ + strh r4, [r3, #50] @ 0x32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r1, #52] @ 0x34 │ │ │ │ + strh r2, [r2, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r2, #48] @ 0x30 │ │ │ │ + strh r0, [r3, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bic.w r0, r0, r5, lsl #1 │ │ │ │ - strh r4, [r3, #46] @ 0x2e │ │ │ │ + bic.w r0, r4, r5, lsl #1 │ │ │ │ + strh r0, [r4, #46] @ 0x2e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strd r0, r0, [r8, #276]! @ 0x114 │ │ │ │ - strh r4, [r7, #42] @ 0x2a │ │ │ │ + strd r0, r0, [ip, #276]! @ 0x114 │ │ │ │ + strh r0, [r0, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xe9880045 │ │ │ │ - strh r0, [r7, #40] @ 0x28 │ │ │ │ + @ instruction: 0xe98c0045 │ │ │ │ + strh r4, [r7, #40] @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r1, #42] @ 0x2a │ │ │ │ + strh r4, [r1, #42] @ 0x2a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrd r0, r0, [r4, #-276] @ 0x114 │ │ │ │ + ldrd r0, r0, [r8, #-276] @ 0x114 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ cmp r3, #0 │ │ │ │ bne.n 3876fa │ │ │ │ vabs.f64 d6, d0 │ │ │ │ vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ vldr d7, [r1] │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ @@ -1046006,65 +1046007,65 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3872c8 │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 387b78 ) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ - strh r2, [r3, #20] │ │ │ │ + strh r6, [r3, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3876b0 │ │ │ │ + b.n 3876b8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r2, [r7, #18] │ │ │ │ + strh r6, [r7, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387678 │ │ │ │ + b.n 387680 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r0, [r4, #18] │ │ │ │ + strh r4, [r4, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38764c │ │ │ │ + b.n 387654 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r2, [r0, #18] │ │ │ │ + strh r6, [r0, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387618 │ │ │ │ + b.n 387620 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r4, #16] │ │ │ │ + strh r2, [r5, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3875ec │ │ │ │ + b.n 3875f4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r4, [r5, #14] │ │ │ │ + strh r0, [r6, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387580 │ │ │ │ + b.n 387588 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r4, [r7, #12] │ │ │ │ + strh r0, [r0, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387528 │ │ │ │ + b.n 387530 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r2, [r4, #12] │ │ │ │ + strh r6, [r4, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3874fc │ │ │ │ + b.n 387504 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r0, [r1, #12] │ │ │ │ + strh r4, [r1, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3874d0 │ │ │ │ + b.n 3874d8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r5, #10] │ │ │ │ + strh r2, [r6, #10] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3874a4 │ │ │ │ + b.n 3874ac │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r4, [r2, #10] │ │ │ │ + strh r0, [r3, #10] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387478 │ │ │ │ + b.n 387480 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r4, #8] │ │ │ │ + strh r2, [r5, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387424 │ │ │ │ + b.n 38742c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r4, [r1, #8] │ │ │ │ + strh r0, [r2, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3873f8 │ │ │ │ + b.n 387400 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ @@ -1046153,21 +1046154,21 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ mov r1, r5 │ │ │ │ bl 17d50 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - strh r6, [r6, #0] │ │ │ │ + strh r2, [r7, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r4, #31] │ │ │ │ + ldrb r4, [r4, #31] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r0, #31] │ │ │ │ + ldrb r2, [r1, #31] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38826c │ │ │ │ + b.n 388274 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #456] @ (387ca8 ) │ │ │ │ sub sp, #40 @ 0x28 │ │ │ │ @@ -1046347,62 +1046348,62 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 387b6e │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldr r0, [r5, #112] @ 0x70 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r4, [r6, #28] │ │ │ │ + ldrb r0, [r7, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ vrecps.f32 , , │ │ │ │ - ldrb r2, [r6, #30] │ │ │ │ + ldrb r6, [r6, #30] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r4, #31] │ │ │ │ + ldrb r6, [r4, #31] │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsls r3, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r4, [r6, #27] │ │ │ │ + ldrb r0, [r7, #27] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3882cc │ │ │ │ + b.n 3882d4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r2, [r3, #104] @ 0x68 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r7, #26] │ │ │ │ + ldrb r2, [r0, #27] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38826c │ │ │ │ + b.n 388274 │ │ │ │ lsls r5, r0, #1 │ │ │ │ @ instruction: 0xeae5ffff │ │ │ │ mcr2 15, 0, pc, cr7, cr15, {7} @ │ │ │ │ - ldrb r0, [r0, #26] │ │ │ │ + ldrb r4, [r0, #26] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 388200 │ │ │ │ + b.n 388208 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r6, [r4, #25] │ │ │ │ + ldrb r2, [r5, #25] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3881d4 │ │ │ │ + b.n 3881dc │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsh r4, [r0, r7] │ │ │ │ + ldrsh r0, [r1, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r0, #28] │ │ │ │ + ldrb r2, [r1, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r7, #27] │ │ │ │ + ldrb r6, [r7, #27] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r0, #21] │ │ │ │ + ldrb r0, [r1, #21] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r7, #23] │ │ │ │ + ldrb r6, [r7, #23] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 388114 │ │ │ │ + b.n 38811c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r0, [r4, #23] │ │ │ │ + ldrb r4, [r4, #23] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3880e8 │ │ │ │ + b.n 3880f0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r2, [r0, #23] │ │ │ │ + ldrb r6, [r0, #23] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3880b0 │ │ │ │ + b.n 3880b8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 387acc │ │ │ │ @@ -1046423,17 +1046424,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldrb r0, [r2, #20] │ │ │ │ + ldrb r4, [r2, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387f9c │ │ │ │ + b.n 387fa4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ ldr r4, [sp, #12] │ │ │ │ cmp r4, #0 │ │ │ │ ble.n 387df0 │ │ │ │ @@ -1046495,15 +1046496,15 @@ │ │ │ │ add r1, pc │ │ │ │ bl 5115ec │ │ │ │ mov r3, r0 │ │ │ │ movs r0, #1 │ │ │ │ str r3, [r4, #4] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ nop │ │ │ │ - ldr r4, [r7, r7] │ │ │ │ + ldrh r0, [r0, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (387e9c ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1046544,15 +1046545,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldr r6, [r0, #60] @ 0x3c │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r2, [r6, #19] │ │ │ │ + ldrb r6, [r6, #19] │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr r4, [r1, #56] @ 0x38 │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1046781,19 +1046782,19 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldr r2, [r0, #52] @ 0x34 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r2, [r3, #12] │ │ │ │ + ldrb r6, [r3, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r6, #9] │ │ │ │ + ldrb r2, [r7, #9] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ble.n 388220 │ │ │ │ + ble.n 388228 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldrb.w r1, [r2, #253] @ 0xfd │ │ │ │ vmul.f64 d9, d1, d3 │ │ │ │ vldr d2, [r2, #8] │ │ │ │ mov.w r2, r8, lsl #3 │ │ │ │ add.w ip, r6, r2 │ │ │ │ add r2, r9 │ │ │ │ @@ -1047036,25 +1047037,25 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ str r2, [r5, #96] @ 0x60 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r4, [r6, #28] │ │ │ │ + strb r0, [r7, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 3884e0 │ │ │ │ + bge.n 3884e8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r6, [r0, #28] │ │ │ │ + strb r2, [r1, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 38848c │ │ │ │ + bls.n 388494 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r4, [r5, #27] │ │ │ │ + strb r0, [r6, #27] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 388460 │ │ │ │ + bls.n 388468 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ cmp r3, #0 │ │ │ │ ldr.w lr, [sp, #28] │ │ │ │ mov r5, r1 │ │ │ │ ldr r4, [sp, #24] │ │ │ │ mov.w r1, #0 │ │ │ │ @@ -1047622,27 +1047623,27 @@ │ │ │ │ ... │ │ │ │ str r0, [r2, #72] @ 0x48 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r2, [r2, #68] @ 0x44 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r6, [r6, #21] │ │ │ │ + strb r2, [r7, #21] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bhi.n 388bcc │ │ │ │ + bhi.n 388bd4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r2, [r4, #16] │ │ │ │ + strb r6, [r4, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r7, #12] │ │ │ │ + strb r4, [r7, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bvs.n 388b60 │ │ │ │ + bvs.n 388b68 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r2, [r3, #9] │ │ │ │ + strb r6, [r3, #9] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r6, #8] │ │ │ │ + strb r4, [r6, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ str.w r2, [r1, r3, lsl #2] │ │ │ │ adds r3, #1 │ │ │ │ ldr r0, [sp, #148] @ 0x94 │ │ │ │ cmp r0, r3 │ │ │ │ bgt.n 388b50 │ │ │ │ mov r0, r4 │ │ │ │ @@ -1048132,51 +1048133,51 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 4cc2d4 │ │ │ │ str r4, [sp, #48] @ 0x30 │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ mov r4, r6 │ │ │ │ b.n 3890ee │ │ │ │ ... │ │ │ │ - ldr r0, [r6, #124] @ 0x7c │ │ │ │ + ldr r4, [r6, #124] @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r0, #88] @ 0x58 │ │ │ │ + ldr r4, [r0, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - beq.n 389154 │ │ │ │ + beq.n 38915c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r4, #84] @ 0x54 │ │ │ │ + ldr r4, [r4, #84] @ 0x54 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - beq.n 38911c │ │ │ │ + beq.n 389124 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r2, #80] @ 0x50 │ │ │ │ + ldr r4, [r2, #80] @ 0x50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7, {r2, r5, r6, r7} │ │ │ │ + ldmia r7, {r3, r5, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r6, #76] @ 0x4c │ │ │ │ + ldr r4, [r6, #76] @ 0x4c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7, {r2, r6, r7} │ │ │ │ + ldmia r7, {r3, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r2, [r7, #68] @ 0x44 │ │ │ │ + ldr r6, [r7, #68] @ 0x44 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r2, #60] @ 0x3c │ │ │ │ + ldr r2, [r3, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r6!, {r1, r3, r5, r7} │ │ │ │ + ldmia r6!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [r6, #56] @ 0x38 │ │ │ │ + ldr r2, [r7, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r6!, {r1, r3, r7} │ │ │ │ + ldmia r6!, {r1, r2, r3, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [r2, #56] @ 0x38 │ │ │ │ + ldr r2, [r3, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r6, {r1, r3, r5, r6} │ │ │ │ + ldmia r6, {r1, r2, r3, r5, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [r6, #52] @ 0x34 │ │ │ │ + ldr r2, [r7, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r6, {r1, r3, r6} │ │ │ │ + ldmia r6, {r1, r2, r3, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r4, #48] @ 0x30 │ │ │ │ + ldr r0, [r5, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ adds r7, #1 │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ cmp r7, r2 │ │ │ │ bge.n 389188 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ @@ -1048367,65 +1048368,65 @@ │ │ │ │ ldr.w r3, [fp, #36] @ 0x24 │ │ │ │ mov r2, r6 │ │ │ │ cmp r6, r3 │ │ │ │ it ge │ │ │ │ movge r2, r3 │ │ │ │ str r2, [sp, #68] @ 0x44 │ │ │ │ b.w 38891e │ │ │ │ - ldr r2, [r6, #28] │ │ │ │ + ldr r6, [r6, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r2, r6, r7} │ │ │ │ + ldmia r4!, {r3, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r2, #28] │ │ │ │ + ldr r4, [r2, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r1, r5, r7} │ │ │ │ + ldmia r4!, {r1, r2, r5, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r6, #24] │ │ │ │ + ldr r0, [r7, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r1, r2, r7} │ │ │ │ + ldmia r4!, {r1, r3, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r3, #24] │ │ │ │ + ldr r4, [r3, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r1, r3, r5, r6} │ │ │ │ + ldmia r4!, {r1, r2, r3, r5, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r7, #20] │ │ │ │ + ldr r0, [r0, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r1, r2, r3, r6} │ │ │ │ + ldmia r4, {r1, r4, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r4, #20] │ │ │ │ + ldr r4, [r4, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r5} │ │ │ │ + ldmia r4, {r1, r2, r4, r5} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r0, #20] │ │ │ │ + ldr r0, [r1, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r4} │ │ │ │ + ldmia r4, {r1, r3, r4} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r5, #16] │ │ │ │ + ldr r4, [r5, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3, {r1, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r3, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r1, #16] │ │ │ │ + ldr r0, [r2, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r4, r6, r7} │ │ │ │ + ldmia r3!, {r1, r5, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r6, #12] │ │ │ │ + ldr r4, [r6, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3!, {r1, r6, r7} │ │ │ │ + ldmia r3!, {r1, r2, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r2, #12] │ │ │ │ + ldr r0, [r3, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r5, r7} │ │ │ │ + ldmia r3, {r1, r3, r5, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r7, #8] │ │ │ │ + ldr r4, [r7, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3, {r1, r3, r7} │ │ │ │ + ldmia r3, {r1, r2, r3, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r3, #8] │ │ │ │ + ldr r0, [r4, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r5, r6} │ │ │ │ + ldmia r3!, {r1, r4, r5, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #892] @ (389708 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1048769,110 +1048770,110 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldrsb r2, [r7, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [r5, #120] @ 0x78 │ │ │ │ + str r2, [r6, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ bl 51f716 │ │ │ │ - str r4, [r5, #124] @ 0x7c │ │ │ │ + str r0, [r6, #124] @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r0, #124] @ 0x7c │ │ │ │ + str r0, [r1, #124] @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsls r7, r3, #18 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [r0, #120] @ 0x78 │ │ │ │ + str r4, [r0, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2, {r2, r4, r6} │ │ │ │ + ldmia r2!, {r3, r4, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ strb r6, [r5, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [r1, #116] @ 0x74 │ │ │ │ + str r0, [r2, #116] @ 0x74 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2!, {r5} │ │ │ │ + ldmia r2, {r2, r5} │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldrd pc, pc, [r7, #1020] @ 0x3fc │ │ │ │ @ instruction: 0xe995ffff │ │ │ │ - str r6, [r1, #112] @ 0x70 │ │ │ │ + str r2, [r2, #112] @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1, {r1, r5, r6, r7} │ │ │ │ + ldmia r1, {r1, r2, r5, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r6, #108] @ 0x6c │ │ │ │ + str r0, [r7, #108] @ 0x6c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1!, {r3, r6, r7} │ │ │ │ + ldmia r1!, {r2, r3, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r6, [r3, #112] @ 0x70 │ │ │ │ - lsls r1, r1, #1 │ │ │ │ - str r0, [r2, #116] @ 0x74 │ │ │ │ + str r2, [r4, #112] @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r4, [r2, #116] @ 0x74 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r2, #120] @ 0x78 │ │ │ │ + str r0, [r3, #116] @ 0x74 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r2, #104] @ 0x68 │ │ │ │ + str r6, [r2, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1!, {r2, r5, r6} │ │ │ │ + str r4, [r2, #104] @ 0x68 │ │ │ │ + lsls r1, r1, #1 │ │ │ │ + ldmia r1!, {r3, r5, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r6, [r6, #100] @ 0x64 │ │ │ │ + str r2, [r7, #100] @ 0x64 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r6} │ │ │ │ + ldmia r1, {r1, r2, r3, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r0, [r3, #116] @ 0x74 │ │ │ │ + str r4, [r3, #116] @ 0x74 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r5, #120] @ 0x78 │ │ │ │ + str r6, [r5, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r5, #96] @ 0x60 │ │ │ │ + str r2, [r6, #96] @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1, {r1} │ │ │ │ + ldmia r1, {r1, r2} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r1, #124] @ 0x7c │ │ │ │ + str r0, [r2, #124] @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r7, #116] @ 0x74 │ │ │ │ + str r2, [r0, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r4, #92] @ 0x5c │ │ │ │ + str r2, [r5, #92] @ 0x5c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r1, r3, r4, r5, r7} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r0, [r1, #92] @ 0x5c │ │ │ │ + str r4, [r1, #92] @ 0x5c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r1, r3, r4, r7} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r2, #120] @ 0x78 │ │ │ │ + str r0, [r3, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r2, #124] @ 0x7c │ │ │ │ + str r6, [r2, #124] @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r0, #88] @ 0x58 │ │ │ │ + str r6, [r0, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r4, r6} │ │ │ │ + ldmia r0!, {r1, r3, r4, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r0, [r7, #124] @ 0x7c │ │ │ │ + str r4, [r7, #124] @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r5, #120] @ 0x78 │ │ │ │ + str r2, [r6, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r7, #80] @ 0x50 │ │ │ │ + str r6, [r7, #80] @ 0x50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3} │ │ │ │ + ldmia r0!, {r1, r4} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r1, #124] @ 0x7c │ │ │ │ + str r0, [r2, #124] @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r5, #0] │ │ │ │ + ldr r0, [r6, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r5, #76] @ 0x4c │ │ │ │ + str r0, [r6, #76] @ 0x4c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r6, r7} │ │ │ │ + stmia r7!, {r2, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r6, #4] │ │ │ │ + ldr r0, [r7, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r1, #0] │ │ │ │ + ldr r0, [r2, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r4, #72] @ 0x48 │ │ │ │ + str r0, [r5, #72] @ 0x48 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r3, r4, r5, r6} │ │ │ │ + stmia r7!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ mov.w r2, #4294967295 @ 0xffffffff │ │ │ │ ldr r1, [pc, #152] @ (389878 ) │ │ │ │ strd r2, r2, [sp, #4] │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ ldr r2, [pc, #148] @ (38987c ) │ │ │ │ add r1, pc │ │ │ │ @@ -1048924,29 +1048925,29 @@ │ │ │ │ nop.w │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ - str r4, [r1, #124] @ 0x7c │ │ │ │ + str r0, [r2, #124] @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r4, #116] @ 0x74 │ │ │ │ + str r2, [r5, #116] @ 0x74 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r7, #52] @ 0x34 │ │ │ │ + str r2, [r0, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r1, r4, r6} │ │ │ │ + stmia r6!, {r1, r2, r4, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r2, [r6, #120] @ 0x78 │ │ │ │ + str r6, [r6, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r6, #124] @ 0x7c │ │ │ │ + str r4, [r6, #124] @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r7, #48] @ 0x30 │ │ │ │ + str r4, [r7, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r2, r3} │ │ │ │ + stmia r6!, {r4} │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 38937c │ │ │ │ @@ -1048967,17 +1048968,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - str r0, [r1, #44] @ 0x2c │ │ │ │ + str r4, [r1, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r2, r3, r4, r7} │ │ │ │ + stmia r5!, {r5, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -1049061,25 +1049062,25 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #32] @ (3899d8 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3899a2 │ │ │ │ - str r0, [r0, #112] @ 0x70 │ │ │ │ + str r4, [r0, #112] @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r2, #108] @ 0x6c │ │ │ │ + str r0, [r3, #108] @ 0x6c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r2, #108] @ 0x6c │ │ │ │ + str r2, [r3, #108] @ 0x6c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r2, r3, r6, r7} │ │ │ │ + stmia r4!, {r4, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r6, [r6, #104] @ 0x68 │ │ │ │ + str r2, [r7, #104] @ 0x68 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r2, r3, r5, r7} │ │ │ │ + stmia r4!, {r4, r5, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2848] @ 0xb20 │ │ │ │ subw sp, sp, #1204 @ 0x4b4 │ │ │ │ @@ -1049459,37 +1049460,37 @@ │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ ... │ │ │ │ ldr r7, [pc, #1016] @ (38a1fc ) │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r4, #92] @ 0x5c │ │ │ │ + str r6, [r4, #92] @ 0x5c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r0, #96] @ 0x60 │ │ │ │ + str r6, [r0, #96] @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r0, #92] @ 0x5c │ │ │ │ + str r0, [r1, #92] @ 0x5c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r3!, {r2, r3, r4, r5, r7} │ │ │ │ + stmia r3!, {r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r7, [pc, #344] @ (389f74 ) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [r0, #88] @ 0x58 │ │ │ │ + str r2, [r1, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r3!, {r1, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r6, [r6, #84] @ 0x54 │ │ │ │ + str r2, [r7, #84] @ 0x54 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r0, #60] @ 0x3c │ │ │ │ + str r0, [r1, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r0, #48] @ 0x30 │ │ │ │ + str r0, [r1, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r0!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r1!, {} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r6, [r2, #48] @ 0x30 │ │ │ │ + str r2, [r3, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr.w r3, [fp] │ │ │ │ adds r7, #1 │ │ │ │ cmp r7, r3 │ │ │ │ bge.w 38a1b0 │ │ │ │ ldr.w r3, [sl] │ │ │ │ add r2, sp, #144 @ 0x90 │ │ │ │ @@ -1049793,25 +1049794,25 @@ │ │ │ │ b.n 389ab2 │ │ │ │ nop.w │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ ... │ │ │ │ - str r0, [r3, #16] │ │ │ │ + str r4, [r3, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r0, #8] │ │ │ │ + str r4, [r0, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r7, r7] │ │ │ │ + ldrsh r4, [r7, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r2, [r6, r5] │ │ │ │ + ldrsh r6, [r6, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r6, r3] │ │ │ │ + ldrsh r0, [r7, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r2, r3, r5, r6, r7} │ │ │ │ + pop {r4, r5, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r6, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ adds r3, #8 │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ @@ -1050389,139 +1050390,139 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #268] @ (38a918 ) │ │ │ │ mov r1, r7 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 389ab2 │ │ │ │ ... │ │ │ │ - ldrsh r0, [r2, r2] │ │ │ │ + ldrsh r4, [r2, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r1, r2, r7} │ │ │ │ + pop {r1, r3, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsh r0, [r6, r1] │ │ │ │ + ldrsh r4, [r6, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r1, r2, r5, r6} │ │ │ │ + pop {r1, r3, r5, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsh r0, [r2, r1] │ │ │ │ + ldrsh r4, [r2, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r1, r2, r6} │ │ │ │ + pop {r1, r3, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsh r0, [r6, r0] │ │ │ │ + ldrsh r4, [r6, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r1, r2, r5} │ │ │ │ + pop {r1, r3, r5} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsh r0, [r2, r0] │ │ │ │ + ldrsh r4, [r2, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r1, r2} │ │ │ │ + pop {r1, r3} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r0, [r6, r7] │ │ │ │ + ldrb r4, [r6, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r6, 38a8c8 │ │ │ │ + cbnz r2, 38a8ca │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r0, [r2, r7] │ │ │ │ + ldrb r4, [r2, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r6, 38a8c8 │ │ │ │ + cbnz r2, 38a8ca │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r0, [r6, r6] │ │ │ │ + ldrb r4, [r6, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r6, 38a8c8 │ │ │ │ + cbnz r2, 38a8ca │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r6, [r1, r6] │ │ │ │ + ldrb r2, [r2, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r4, 38a8c8 │ │ │ │ + cbnz r0, 38a8ca │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r0, [r6, r5] │ │ │ │ + ldrb r4, [r6, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r4, 38a8c8 │ │ │ │ + cbnz r0, 38a8ca │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r6, [r5, r4] │ │ │ │ + ldrb r2, [r6, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r4, 38a8c0 │ │ │ │ + cbnz r0, 38a8c2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r4, [r1, r4] │ │ │ │ + ldrb r0, [r2, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r2, 38a8c0 │ │ │ │ + cbnz r6, 38a8c0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r2, [r5, r3] │ │ │ │ + ldrb r6, [r5, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - revsh r0, r4 │ │ │ │ + revsh r4, r4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r4, [r7, r2] │ │ │ │ + ldrb r0, [r0, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - hlt 0x0032 │ │ │ │ + hlt 0x0036 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r2, [r3, r2] │ │ │ │ + ldrb r6, [r3, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - hlt 0x0010 │ │ │ │ + hlt 0x0014 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r0, [r7, r1] │ │ │ │ + ldrb r4, [r7, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - rev16 r6, r5 │ │ │ │ + rev16 r2, r6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r2, [r6, r0] │ │ │ │ + ldrb r6, [r6, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r3, r2] │ │ │ │ + ldrb r0, [r4, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r6, r6] │ │ │ │ + ldrh r6, [r6, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r2, 38a8da │ │ │ │ + cbnz r6, 38a8da │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrh r2, [r2, r6] │ │ │ │ + ldrh r6, [r2, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r2, 38a8da │ │ │ │ + cbnz r6, 38a8da │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrh r6, [r4, r5] │ │ │ │ + ldrh r2, [r5, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r6, 38a8d6 │ │ │ │ + cbnz r2, 38a8d8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrh r2, [r1, r5] │ │ │ │ + ldrh r6, [r1, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r2, 38a8d8 │ │ │ │ + cbnz r6, 38a8d8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrh r0, [r4, r4] │ │ │ │ + ldrh r4, [r4, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r0, 38a8d6 │ │ │ │ + cbnz r4, 38a8d6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrh r6, [r3, r3] │ │ │ │ + ldrh r2, [r4, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r2, r5] │ │ │ │ + ldrh r4, [r2, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r2, r6] │ │ │ │ + ldr r6, [r2, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb788 │ │ │ │ + @ instruction: 0xb78c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r2, [r6, r5] │ │ │ │ + ldr r6, [r6, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb76a │ │ │ │ + @ instruction: 0xb76e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r2, [r7, r3] │ │ │ │ + ldr r6, [r7, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r0, r4] │ │ │ │ + ldr r6, [r0, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb6fa │ │ │ │ + @ instruction: 0xb6fe │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r2, [r4, r3] │ │ │ │ + ldr r6, [r4, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb6da │ │ │ │ + @ instruction: 0xb6de │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r2, [r0, r3] │ │ │ │ + ldr r6, [r0, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb6ba │ │ │ │ + @ instruction: 0xb6be │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r2, [r4, r2] │ │ │ │ + ldr r6, [r4, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb69a │ │ │ │ + @ instruction: 0xb69e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r2, [r0, r2] │ │ │ │ + ldr r6, [r0, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb67a │ │ │ │ + @ instruction: 0xb67e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r2, [r4, r1] │ │ │ │ + ldr r6, [r4, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb65a │ │ │ │ + @ instruction: 0xb65e │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2776] @ 0xad8 │ │ │ │ ldr r5, [pc, #700] @ (38abf0 ) │ │ │ │ @@ -1050786,49 +1050787,49 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ lsrs r2, r2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #536 @ 0x218 │ │ │ │ + add r5, sp, #552 @ 0x228 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r6, r2] │ │ │ │ + ldrsb r6, [r6, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r3, r5, r7} │ │ │ │ + push {r1, r2, r3, r5, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ eors r4, r0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsb r6, [r6, r0] │ │ │ │ + ldrsb r2, [r7, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r0, [r7, r2] │ │ │ │ + ldrsb r4, [r7, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ strb r6, [r2, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r6, r6] │ │ │ │ + strb r6, [r6, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r2, 38ac86 │ │ │ │ + cbz r6, 38ac86 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r2, [r3, r6] │ │ │ │ + strb r6, [r3, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r2, 38ac88 │ │ │ │ + cbz r6, 38ac88 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r2, [r0, r6] │ │ │ │ + strb r6, [r0, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r2, 38ac8a │ │ │ │ + cbz r6, 38ac8a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r0, [r5, r5] │ │ │ │ + strb r4, [r5, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r0, 38ac8c │ │ │ │ + cbz r4, 38ac8c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r0, [r7, r3] │ │ │ │ + strb r4, [r7, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r2, r2] │ │ │ │ + strb r2, [r3, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - uxth r6, r1 │ │ │ │ + uxth r2, r2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [pc, #992] @ (38b028 ) │ │ │ │ movw r5, #2133 @ 0x855 │ │ │ │ ldr r6, [pc, #992] @ (38b02c ) │ │ │ │ ldr r2, [r1, #24] │ │ │ │ @@ -1051185,31 +1051186,31 @@ │ │ │ │ ... │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 38b008 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ strh r6, [r2, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r6, r7] │ │ │ │ + strh r2, [r7, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r3, r1] │ │ │ │ + strh r4, [r3, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add sp, #320 @ 0x140 │ │ │ │ + add sp, #336 @ 0x150 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r2, [r5, r0] │ │ │ │ + strh r6, [r5, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add sp, #136 @ 0x88 │ │ │ │ + add sp, #152 @ 0x98 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r0, [r2, r0] │ │ │ │ + strh r4, [r2, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add sp, #32 │ │ │ │ + add sp, #48 @ 0x30 │ │ │ │ lsls r5, r0, #1 │ │ │ │ str r0, [r6, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r1, r7] │ │ │ │ + str r0, [r2, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r6, [r4, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ subs r3, r2, #1 │ │ │ │ cmp r3, r6 │ │ │ │ ldr r3, [r5, #0] │ │ │ │ add.w r6, r6, #1 │ │ │ │ @@ -1051522,29 +1051523,29 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #243 @ 0xf3 │ │ │ │ ... │ │ │ │ - ldr r7, [pc, #160] @ (38b49c ) │ │ │ │ + ldr r7, [pc, #176] @ (38b4ac ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r5, sp, #128 @ 0x80 │ │ │ │ + add r5, sp, #144 @ 0x90 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [pc, #912] @ (38b794 ) │ │ │ │ + ldr r6, [pc, #928] @ (38b7a4 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, sp, #880 @ 0x370 │ │ │ │ + add r4, sp, #896 @ 0x380 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [pc, #808] @ (38b734 ) │ │ │ │ + ldr r6, [pc, #824] @ (38b744 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, sp, #776 @ 0x308 │ │ │ │ + add r4, sp, #792 @ 0x318 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [pc, #448] @ (38b5d4 ) │ │ │ │ + ldr r6, [pc, #464] @ (38b5e4 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [pc, #576] @ (38b658 ) │ │ │ │ + ldr r5, [pc, #592] @ (38b668 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr r5, [pc, #8] @ (38b424 ) │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrd r6, r8, [sp, #120] @ 0x78 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [r2, #60] @ 0x3c │ │ │ │ cmp r3, #0 │ │ │ │ @@ -1051830,31 +1051831,31 @@ │ │ │ │ ldr r0, [pc, #52] @ (38b7d0 ) │ │ │ │ mov r1, fp │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 38aadc │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldr r2, [pc, #808] @ (38badc ) │ │ │ │ + ldr r2, [pc, #824] @ (38baec ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, sp, #776 @ 0x308 │ │ │ │ + add r0, sp, #792 @ 0x318 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r2, [pc, #712] @ (38ba84 ) │ │ │ │ + ldr r2, [pc, #728] @ (38ba94 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, sp, #680 @ 0x2a8 │ │ │ │ + add r0, sp, #696 @ 0x2b8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r1, [pc, #688] @ (38ba74 ) │ │ │ │ + ldr r1, [pc, #704] @ (38ba84 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [pc, #688] @ (38ba78 ) │ │ │ │ + ldr r1, [pc, #704] @ (38ba88 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, pc, #656 @ (adr r7, 38ba5c ) │ │ │ │ + add r7, pc, #672 @ (adr r7, 38ba6c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [pc, #848] @ (38bb20 ) │ │ │ │ + ldr r0, [pc, #864] @ (38bb30 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r6, pc, #816 @ (adr r6, 38bb04 ) │ │ │ │ + add r6, pc, #832 @ (adr r6, 38bb14 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r0, [pc, #824] @ (38bb10 ) │ │ │ │ movw r1, #2700 @ 0xa8c │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #816] @ (38bb14 ) │ │ │ │ @@ -1052137,71 +1052138,71 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 38ba98 │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ - ldr r0, [pc, #552] @ (38bd3c ) │ │ │ │ + ldr r0, [pc, #568] @ (38bd4c ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r6, pc, #520 @ (adr r6, 38bd20 ) │ │ │ │ + add r6, pc, #536 @ (adr r6, 38bd30 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0x47fe │ │ │ │ + ldr r0, [pc, #8] @ (38bb24 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bx r5 │ │ │ │ + bxns r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r5, pc, #152 @ (adr r5, 38bbbc ) │ │ │ │ + add r5, pc, #168 @ (adr r5, 38bbcc ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mov lr, fp │ │ │ │ + mov sl, ip │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, pc, #880 @ (adr r4, 38be9c ) │ │ │ │ + add r4, pc, #896 @ (adr r4, 38beac ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mov lr, r7 │ │ │ │ + mov sl, r8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, pc, #728 @ (adr r4, 38be0c ) │ │ │ │ + add r4, pc, #744 @ (adr r4, 38be1c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mov sl, r1 │ │ │ │ + mov lr, r1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, pc, #520 @ (adr r4, 38bd44 ) │ │ │ │ + add r4, pc, #536 @ (adr r4, 38bd54 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mov r6, sp │ │ │ │ + mov r2, lr │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, pc, #408 @ (adr r4, 38bcdc ) │ │ │ │ + add r4, pc, #424 @ (adr r4, 38bcec ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mov r2, sl │ │ │ │ + mov r6, sl │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, pc, #296 @ (adr r4, 38bc74 ) │ │ │ │ + add r4, pc, #312 @ (adr r4, 38bc84 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mov r4, r6 │ │ │ │ + mov r0, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, pc, #168 @ (adr r4, 38bbfc ) │ │ │ │ + add r4, pc, #184 @ (adr r4, 38bc0c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp sl, pc │ │ │ │ + cmp lr, pc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r3, pc, #968 @ (adr r3, 38bf24 ) │ │ │ │ + add r3, pc, #984 @ (adr r3, 38bf34 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r8, ip │ │ │ │ + cmp ip, ip │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r3, pc, #856 @ (adr r3, 38bebc ) │ │ │ │ + add r3, pc, #872 @ (adr r3, 38becc ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r8, r8 │ │ │ │ + cmp ip, r8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r3, pc, #728 @ (adr r3, 38be44 ) │ │ │ │ + add r3, pc, #744 @ (adr r3, 38be54 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp lr, r4 │ │ │ │ + cmp sl, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r3, pc, #624 @ (adr r3, 38bde4 ) │ │ │ │ + add r3, pc, #640 @ (adr r3, 38bdf4 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp ip, r1 │ │ │ │ + cmp r8, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r3, pc, #520 @ (adr r3, 38bd84 ) │ │ │ │ + add r3, pc, #536 @ (adr r3, 38bd94 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r2, lr │ │ │ │ + cmp r6, lr │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r3, pc, #416 @ (adr r3, 38bd24 ) │ │ │ │ + add r3, pc, #432 @ (adr r3, 38bd34 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ ldr r1, [r3, #0] │ │ │ │ bl 5232b4 │ │ │ │ mov fp, r0 │ │ │ │ cmp r0, #1 │ │ │ │ @@ -1052380,55 +1052381,55 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #92] @ (38bdd8 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 38bcc6 │ │ │ │ nop │ │ │ │ - add r2, r4 │ │ │ │ + add r6, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, pc, #104 @ (adr r2, 38bdf8 ) │ │ │ │ + add r2, pc, #120 @ (adr r2, 38be08 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mvns r0, r5 │ │ │ │ + mvns r4, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #896 @ (adr r1, 38c118 ) │ │ │ │ + add r1, pc, #912 @ (adr r1, 38c128 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mvns r4, r1 │ │ │ │ + mvns r0, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #784 @ (adr r1, 38c0b0 ) │ │ │ │ + add r1, pc, #800 @ (adr r1, 38c0c0 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bics r2, r6 │ │ │ │ + bics r6, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #672 @ (adr r1, 38c048 ) │ │ │ │ + add r1, pc, #688 @ (adr r1, 38c058 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bics r2, r2 │ │ │ │ + bics r6, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #544 @ (adr r1, 38bfd0 ) │ │ │ │ + add r1, pc, #560 @ (adr r1, 38bfe0 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - muls r0, r7 │ │ │ │ + muls r4, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #440 @ (adr r1, 38bf70 ) │ │ │ │ + add r1, pc, #456 @ (adr r1, 38bf80 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - orrs r0, r7 │ │ │ │ + orrs r4, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - muls r0, r1 │ │ │ │ + muls r4, r1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #248 @ (adr r1, 38bebc ) │ │ │ │ + add r1, pc, #264 @ (adr r1, 38becc ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - orrs r6, r5 │ │ │ │ + orrs r2, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #144 @ (adr r1, 38be5c ) │ │ │ │ + add r1, pc, #160 @ (adr r1, 38be6c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - orrs r0, r2 │ │ │ │ + orrs r4, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #24 @ (adr r1, 38bdec ) │ │ │ │ + add r1, pc, #40 @ (adr r1, 38bdfc ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmn r4, r6 │ │ │ │ + cmn r0, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #936 @ (adr r0, 38c184 ) │ │ │ │ + add r0, pc, #952 @ (adr r0, 38c194 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3784] @ 0xec8 │ │ │ │ sub sp, #260 @ 0x104 │ │ │ │ @@ -1052769,51 +1052770,51 @@ │ │ │ │ ... │ │ │ │ cmp r4, #14 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cmp r3, #246 @ 0xf6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - tst r6, r6 │ │ │ │ + tst r2, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #184 @ (adr r0, 38c25c ) │ │ │ │ + add r0, pc, #200 @ (adr r0, 38c26c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ cmp r3, #194 @ 0xc2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - sbcs r4, r5 │ │ │ │ + sbcs r0, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - eors r2, r3 │ │ │ │ + eors r6, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [sp, #328] @ 0x148 │ │ │ │ + ldr r6, [sp, #344] @ 0x158 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ands r2, r6 │ │ │ │ + ands r6, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [sp, #168] @ 0xa8 │ │ │ │ + ldr r6, [sp, #184] @ 0xb8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r6, #60] @ 0x3c │ │ │ │ + ldr r4, [r6, #60] @ 0x3c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r7, #196 @ 0xc4 │ │ │ │ + subs r7, #200 @ 0xc8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r3, #52] @ 0x34 │ │ │ │ + ldr r6, [r3, #52] @ 0x34 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r7, #74 @ 0x4a │ │ │ │ + subs r7, #78 @ 0x4e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #264] @ 0x108 │ │ │ │ + ldr r5, [sp, #280] @ 0x118 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r7, #50 @ 0x32 │ │ │ │ + subs r7, #54 @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #168] @ 0xa8 │ │ │ │ + ldr r5, [sp, #184] @ 0xb8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r7, #8 │ │ │ │ + subs r7, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #0] │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r6, #238 @ 0xee │ │ │ │ + subs r6, #242 @ 0xf2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [sp, #920] @ 0x398 │ │ │ │ + ldr r4, [sp, #936] @ 0x3a8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r5, [sp, #148] @ 0x94 │ │ │ │ cmp r5, #0 │ │ │ │ beq.w 38c668 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ movs r6, #0 │ │ │ │ ldr r7, [sp, #96] @ 0x60 │ │ │ │ @@ -1053560,73 +1053561,73 @@ │ │ │ │ movs r0, r0 │ │ │ │ asrs r4, r6, #32 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r5, #18 │ │ │ │ movs r0, r0 │ │ │ │ - subs r5, #78 @ 0x4e │ │ │ │ + subs r5, #82 @ 0x52 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r5, #50 @ 0x32 │ │ │ │ + subs r5, #54 @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [sp, #160] @ 0xa0 │ │ │ │ + ldr r3, [sp, #176] @ 0xb0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r4, #186 @ 0xba │ │ │ │ + subs r4, #190 @ 0xbe │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, #130 @ 0x82 │ │ │ │ + subs r4, #134 @ 0x86 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r2, [sp, #496] @ 0x1f0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r4, #98 @ 0x62 │ │ │ │ + subs r4, #102 @ 0x66 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #352] @ 0x160 │ │ │ │ + ldr r2, [sp, #368] @ 0x170 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - add r0, sp, #0 │ │ │ │ + add r0, sp, #16 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r2, #202 @ 0xca │ │ │ │ + subs r2, #206 @ 0xce │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [sp, #776] @ 0x308 │ │ │ │ + ldr r0, [sp, #792] @ 0x318 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r2, #134 @ 0x86 │ │ │ │ + subs r2, #138 @ 0x8a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #80 @ 0x50 │ │ │ │ + subs r2, #84 @ 0x54 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [sp, #288] @ 0x120 │ │ │ │ + ldr r0, [sp, #304] @ 0x130 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r2, #52 @ 0x34 │ │ │ │ + subs r2, #56 @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [sp, #176] @ 0xb0 │ │ │ │ + ldr r0, [sp, #192] @ 0xc0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r2, #18 │ │ │ │ + subs r2, #22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [sp, #40] @ 0x28 │ │ │ │ + ldr r0, [sp, #56] @ 0x38 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r1, #150 @ 0x96 │ │ │ │ + subs r1, #154 @ 0x9a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #72 @ 0x48 │ │ │ │ + subs r2, #76 @ 0x4c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r1, #126 @ 0x7e │ │ │ │ + subs r1, #130 @ 0x82 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r7, [sp, #472] @ 0x1d8 │ │ │ │ + str r7, [sp, #488] @ 0x1e8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r1, #80 @ 0x50 │ │ │ │ + subs r1, #84 @ 0x54 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r7, [sp, #288] @ 0x120 │ │ │ │ + str r7, [sp, #304] @ 0x130 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r1, #42 @ 0x2a │ │ │ │ + subs r1, #46 @ 0x2e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r1, #188 @ 0xbc │ │ │ │ + subs r1, #192 @ 0xc0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, #154 @ 0x9a │ │ │ │ + subs r0, #158 @ 0x9e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r1, #108 @ 0x6c │ │ │ │ + subs r1, #112 @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r1, r6] │ │ │ │ + str r4, [r1, r6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ movw r8, #1474 @ 0x5c2 │ │ │ │ bl 524e84 │ │ │ │ ldr.w r3, [pc, #1440] @ 38cf94 │ │ │ │ movs r2, #4 │ │ │ │ mov r1, r9 │ │ │ │ @@ -1054137,67 +1054138,67 @@ │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #108] @ (38cffc ) │ │ │ │ add r0, pc │ │ │ │ b.n 38cc9c │ │ │ │ nop │ │ │ │ - adds r6, #78 @ 0x4e │ │ │ │ + adds r6, #82 @ 0x52 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r5, #40 @ 0x28 │ │ │ │ + adds r5, #44 @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r3, [sp, #120] @ 0x78 │ │ │ │ + str r3, [sp, #136] @ 0x88 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r4, #252 @ 0xfc │ │ │ │ + adds r5, #0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #968] @ 0x3c8 │ │ │ │ + str r2, [sp, #984] @ 0x3d8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r3, #212 @ 0xd4 │ │ │ │ + adds r3, #216 @ 0xd8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r1, [sp, #824] @ 0x338 │ │ │ │ + str r1, [sp, #840] @ 0x348 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, #100 @ 0x64 │ │ │ │ + adds r2, #104 @ 0x68 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #46 @ 0x2e │ │ │ │ + adds r2, #50 @ 0x32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #244 @ 0xf4 │ │ │ │ + adds r1, #248 @ 0xf8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r5, #62] @ 0x3e │ │ │ │ + ldrh r0, [r6, #62] @ 0x3e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r1, #214 @ 0xd6 │ │ │ │ + adds r1, #218 @ 0xda │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r1, #62] @ 0x3e │ │ │ │ + ldrh r2, [r2, #62] @ 0x3e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r1, #164 @ 0xa4 │ │ │ │ + adds r1, #168 @ 0xa8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r3, #60] @ 0x3c │ │ │ │ + ldrh r0, [r4, #60] @ 0x3c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r1, #128 @ 0x80 │ │ │ │ + adds r1, #132 @ 0x84 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r7, #58] @ 0x3a │ │ │ │ + ldrh r4, [r7, #58] @ 0x3a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r1, #82 @ 0x52 │ │ │ │ + adds r1, #86 @ 0x56 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r1, #58] @ 0x3a │ │ │ │ + ldrh r4, [r1, #58] @ 0x3a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r1, #44 @ 0x2c │ │ │ │ + adds r1, #48 @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #38 @ 0x26 │ │ │ │ + adds r2, #42 @ 0x2a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #20 │ │ │ │ + adds r1, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r1, #56] @ 0x38 │ │ │ │ + ldrh r2, [r2, #56] @ 0x38 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r0, #254 @ 0xfe │ │ │ │ + adds r1, #2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r6, #54] @ 0x36 │ │ │ │ + ldrh r0, [r7, #54] @ 0x36 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r0, #224 @ 0xe0 │ │ │ │ + adds r0, #228 @ 0xe4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r3, #54] @ 0x36 │ │ │ │ + ldrh r6, [r3, #54] @ 0x36 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r4, [r1, #0] │ │ │ │ sub sp, #20 │ │ │ │ @@ -1054389,19 +1054390,19 @@ │ │ │ │ bl 14f1c │ │ │ │ movs r3, #0 │ │ │ │ strd r3, r3, [r4] │ │ │ │ str r3, [r4, #8] │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop │ │ │ │ - adds r0, #26 │ │ │ │ + adds r0, #30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #24 │ │ │ │ + adds r0, #28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r6, #48 @ 0x30 │ │ │ │ + cmp r6, #52 @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #176] @ (38d300 ) │ │ │ │ sub sp, #16 │ │ │ │ @@ -1054475,19 +1054476,19 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r6, r6, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #172 @ 0xac │ │ │ │ + cmp r5, #176 @ 0xb0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #172 @ 0xac │ │ │ │ + cmp r5, #176 @ 0xb0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r5, #28] │ │ │ │ + ldrh r6, [r5, #28] │ │ │ │ lsls r5, r0, #1 │ │ │ │ asrs r0, r5, #28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -1054789,21 +1054790,21 @@ │ │ │ │ b.n 38d71a │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ asrs r6, r2, #26 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r4, #164 @ 0xa4 │ │ │ │ + cmp r4, #168 @ 0xa8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #8 │ │ │ │ + cmp r4, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #52 @ 0x34 │ │ │ │ + cmp r2, #56 @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #14 │ │ │ │ + cmp r2, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ str.w r9, [r0, #8] │ │ │ │ movs r6, #0 │ │ │ │ str.w r8, [r0, #28] │ │ │ │ str r6, [r0, #4] │ │ │ │ str r6, [r0, #24] │ │ │ │ mov r0, sl │ │ │ │ @@ -1055475,107 +1055476,107 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #196] @ (38de7c ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 38d77a │ │ │ │ nop │ │ │ │ - cmp r1, #30 │ │ │ │ + cmp r1, #34 @ 0x22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r2, #56] @ 0x38 │ │ │ │ + strh r6, [r2, #56] @ 0x38 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r1, #0 │ │ │ │ + cmp r1, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r6, #54] @ 0x36 │ │ │ │ + strh r0, [r7, #54] @ 0x36 │ │ │ │ lsls r5, r0, #1 │ │ │ │ asrs r6, r0, #10 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r0, #152 @ 0x98 │ │ │ │ + cmp r0, #156 @ 0x9c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r2, #52] @ 0x34 │ │ │ │ + strh r2, [r3, #52] @ 0x34 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r0, #10 │ │ │ │ + cmp r0, #14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r7, #212 @ 0xd4 │ │ │ │ + movs r7, #216 @ 0xd8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r1, #46] @ 0x2e │ │ │ │ + strh r4, [r1, #46] @ 0x2e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r7, #182 @ 0xb6 │ │ │ │ + movs r7, #186 @ 0xba │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r5, #44] @ 0x2c │ │ │ │ + strh r6, [r5, #44] @ 0x2c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r7, #152 @ 0x98 │ │ │ │ + movs r7, #156 @ 0x9c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r1, #44] @ 0x2c │ │ │ │ + strh r0, [r2, #44] @ 0x2c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r6, #8 │ │ │ │ + movs r6, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r4, #96 @ 0x60 │ │ │ │ + movs r4, #100 @ 0x64 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r2, #18] │ │ │ │ + strh r2, [r3, #18] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r4, #68 @ 0x44 │ │ │ │ + movs r4, #72 @ 0x48 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r7, #16] │ │ │ │ + strh r6, [r7, #16] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r4, #38 @ 0x26 │ │ │ │ + movs r4, #42 @ 0x2a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r3, #16] │ │ │ │ + strh r0, [r4, #16] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r4, #12 │ │ │ │ + movs r4, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r0, #16] │ │ │ │ + strh r6, [r0, #16] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r3, #242 @ 0xf2 │ │ │ │ + movs r3, #246 @ 0xf6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r5, #14] │ │ │ │ + strh r4, [r5, #14] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r3, #214 @ 0xd6 │ │ │ │ + movs r3, #218 @ 0xda │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r1, #14] │ │ │ │ + strh r0, [r2, #14] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r3, #180 @ 0xb4 │ │ │ │ + movs r3, #184 @ 0xb8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r5, #12] │ │ │ │ + strh r6, [r5, #12] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r3, #108 @ 0x6c │ │ │ │ + movs r3, #112 @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r3, #114 @ 0x72 │ │ │ │ + movs r3, #118 @ 0x76 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r5, #10] │ │ │ │ + strh r4, [r5, #10] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r3, #88 @ 0x58 │ │ │ │ + movs r3, #92 @ 0x5c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r1, #10] │ │ │ │ + strh r2, [r2, #10] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r3, #62 @ 0x3e │ │ │ │ + movs r3, #66 @ 0x42 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r6, #8] │ │ │ │ + strh r0, [r7, #8] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r3, #34 @ 0x22 │ │ │ │ + movs r3, #38 @ 0x26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r3, #8] │ │ │ │ + strh r4, [r3, #8] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r3, #6 │ │ │ │ + movs r3, #10 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r7, #6] │ │ │ │ + strh r0, [r0, #8] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r2, #236 @ 0xec │ │ │ │ + movs r2, #240 @ 0xf0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r4, #6] │ │ │ │ + strh r6, [r4, #6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r2, #210 @ 0xd2 │ │ │ │ + movs r2, #214 @ 0xd6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r1, #6] │ │ │ │ + strh r4, [r1, #6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r2, #184 @ 0xb8 │ │ │ │ + movs r2, #188 @ 0xbc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r5, #4] │ │ │ │ + strh r2, [r6, #4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3880] @ 0xf28 │ │ │ │ mov r4, r2 │ │ │ │ @@ -1056353,71 +1056354,71 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ lsrs r4, r5, #13 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r6, r4, #12 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r0, #240 @ 0xf0 │ │ │ │ + movs r0, #244 @ 0xf4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r0, #232 @ 0xe8 │ │ │ │ + movs r0, #236 @ 0xec │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r0, #224 @ 0xe0 │ │ │ │ + movs r0, #228 @ 0xe4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, r7, #7 │ │ │ │ + subs r0, r0, #0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, r4, #6 │ │ │ │ + adds r2, r5, #6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r3, #14] │ │ │ │ + ldrb r0, [r4, #14] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, r1, #6 │ │ │ │ + adds r6, r1, #6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r0, #14] │ │ │ │ + ldrb r4, [r0, #14] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r6, r5, #5 │ │ │ │ + adds r2, r6, #5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r4, #13] │ │ │ │ + ldrb r0, [r5, #13] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r2, r5, r6 │ │ │ │ + subs r6, r5, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, r6, r5 │ │ │ │ + subs r0, r7, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r5, #5] │ │ │ │ + ldrb r0, [r6, #5] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r2, r7, r2 │ │ │ │ + subs r6, r7, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r6, #2] │ │ │ │ + ldrb r6, [r6, #2] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r0, r1, r2 │ │ │ │ + subs r4, r1, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r0, #2] │ │ │ │ + ldrb r4, [r0, #2] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r4, r5, r1 │ │ │ │ + subs r0, r6, r1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r4, #1] │ │ │ │ + ldrb r0, [r5, #1] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r0, r5, r0 │ │ │ │ + subs r4, r5, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r3, #0] │ │ │ │ + ldrb r2, [r4, #0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r0, r7, r7 │ │ │ │ + adds r4, r7, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r5, #31] │ │ │ │ + strb r2, [r6, #31] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, r2, r7 │ │ │ │ + adds r6, r2, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r2, #31] │ │ │ │ + strb r4, [r2, #31] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, r3, r6 │ │ │ │ + adds r6, r3, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r2, #30] │ │ │ │ + strb r4, [r2, #30] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, r7, r5 │ │ │ │ + adds r6, r7, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r6, #29] │ │ │ │ + strb r4, [r6, #29] │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr.w r2, [pc, #1236] @ 38ec68 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1056876,140 +1056877,140 @@ │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ lsls r6, r5, #9 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, r2, r2 │ │ │ │ + adds r4, r2, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ bl 236c76 │ │ │ │ - adds r6, r1, r7 │ │ │ │ + adds r2, r2, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, r4, r6 │ │ │ │ + adds r4, r4, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsls r1, r4, #21 │ │ │ │ movs r0, r0 │ │ │ │ - adds r4, r7, r0 │ │ │ │ + adds r0, r0, r1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r6, #24] │ │ │ │ + strb r6, [r6, #24] │ │ │ │ lsls r5, r0, #1 │ │ │ │ lsls r0, r1, #7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r0, r0, r0 │ │ │ │ + adds r4, r0, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r6, #23] │ │ │ │ + strb r2, [r7, #23] │ │ │ │ lsls r5, r0, #1 │ │ │ │ @ instruction: 0xe9bbffff │ │ │ │ @ instruction: 0xea7fffff │ │ │ │ - asrs r4, r7, #30 │ │ │ │ + asrs r0, r0, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r6, #22] │ │ │ │ + strb r0, [r7, #22] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r2, r4, #30 │ │ │ │ + asrs r6, r4, #30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r3, #22] │ │ │ │ + strb r6, [r3, #22] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r0, #30 │ │ │ │ + asrs r2, r1, #30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r0, #22] │ │ │ │ + strb r0, [r1, #22] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfa560048 │ │ │ │ - adds r0, r4, r2 │ │ │ │ + @ instruction: 0xfa5a0048 │ │ │ │ + adds r4, r4, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, r4, r2 │ │ │ │ + adds r4, r4, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, r3, r3 │ │ │ │ + adds r2, r4, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r0, #28 │ │ │ │ + asrs r4, r0, #28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r7, #19] │ │ │ │ + strb r4, [r7, #19] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r4, #27 │ │ │ │ + asrs r2, r5, #27 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r3, #19] │ │ │ │ + strb r2, [r4, #19] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r6, r3, r2 │ │ │ │ + adds r2, r4, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, r4, r3 │ │ │ │ + adds r0, r5, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r6, r3, #26 │ │ │ │ + asrs r2, r4, #26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r2, #18] │ │ │ │ + strb r2, [r3, #18] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf1e40048 │ │ │ │ - adds r2, r6, r2 │ │ │ │ + @ instruction: 0xf1e80048 │ │ │ │ + adds r6, r6, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r3, #25 │ │ │ │ + asrs r4, r3, #25 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r2, #17] │ │ │ │ + strb r4, [r2, #17] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r6, r2, r2 │ │ │ │ + adds r2, r3, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, r2, r3 │ │ │ │ + adds r4, r2, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r2, #24 │ │ │ │ + asrs r0, r3, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r1, #16] │ │ │ │ + strb r0, [r2, #16] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r6, r0, r4 │ │ │ │ + adds r2, r1, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, r5, r2 │ │ │ │ + adds r6, r5, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r6, r1, #23 │ │ │ │ + asrs r2, r2, #23 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r0, #15] │ │ │ │ + strb r2, [r1, #15] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r0, r4, r3 │ │ │ │ + adds r4, r4, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, r6, r4 │ │ │ │ + adds r2, r7, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r0, #22 │ │ │ │ + asrs r0, r1, #22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r7, #13] │ │ │ │ + strb r0, [r0, #14] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, r4, r4 │ │ │ │ + adds r6, r4, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, r3, r5 │ │ │ │ + adds r4, r3, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r0, #21 │ │ │ │ + asrs r4, r0, #21 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r7, #12] │ │ │ │ + strb r4, [r7, #12] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r6, r5, r5 │ │ │ │ + adds r2, r6, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, r5, r4 │ │ │ │ + adds r0, r6, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r7, #19 │ │ │ │ + asrs r6, r7, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r6, #11] │ │ │ │ + strb r6, [r6, #11] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r6, r2, r5 │ │ │ │ + adds r2, r3, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, r1, r6 │ │ │ │ + adds r6, r1, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r6, r6, #18 │ │ │ │ + asrs r2, r7, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r5, #10] │ │ │ │ + strb r2, [r6, #10] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r4, r5, r5 │ │ │ │ + adds r0, r6, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, r6, r6 │ │ │ │ + adds r6, r6, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r6, #17 │ │ │ │ + asrs r4, r6, #17 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r5, #9] │ │ │ │ + strb r4, [r5, #9] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, r1, r6 │ │ │ │ + adds r6, r1, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, r2, r7 │ │ │ │ + adds r0, r3, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r5, #16 │ │ │ │ + asrs r6, r5, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r4, #8] │ │ │ │ + strb r6, [r4, #8] │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 38e784 │ │ │ │ @@ -1057030,17 +1057031,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - asrs r4, r0, #11 │ │ │ │ + asrs r0, r1, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r7, #2] │ │ │ │ + strb r0, [r0, #3] │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -1057084,17 +1057085,17 @@ │ │ │ │ bl 17d50 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ movs r4, #1 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ nop │ │ │ │ - asrs r6, r4, #31 │ │ │ │ + asrs r2, r5, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r5, #0] │ │ │ │ + strb r6, [r5, #0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (38eec4 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1057134,15 +1057135,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xfb9e0050 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r2, r4, #30 │ │ │ │ + asrs r6, r4, #30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ @ instruction: 0xfb640050 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr.w ip, [pc, #192] @ 38efa4 │ │ │ │ @@ -1057227,21 +1057228,21 @@ │ │ │ │ b.n 38ef08 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xfb200050 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xfb000050 │ │ │ │ - asrs r6, r5, #26 │ │ │ │ + asrs r2, r6, #26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r6, #108] @ 0x6c │ │ │ │ + ldr r6, [r6, #108] @ 0x6c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r0, r2, #26 │ │ │ │ + asrs r4, r2, #26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r2, #108] @ 0x6c │ │ │ │ + ldr r0, [r3, #108] @ 0x6c │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2904] @ 0xb58 │ │ │ │ subw sp, sp, #1140 @ 0x474 │ │ │ │ @@ -1057531,44 +1057532,44 @@ │ │ │ │ mov ip, r1 │ │ │ │ b.n 38f204 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ @ instruction: 0xfa200050 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r0, #24 │ │ │ │ + asrs r4, r0, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r4, #17 │ │ │ │ + asrs r6, r4, #17 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r4, #72] @ 0x48 │ │ │ │ + ldr r2, [r5, #72] @ 0x48 │ │ │ │ lsls r5, r0, #1 │ │ │ │ str.w r0, [r0, r0, lsl #1] │ │ │ │ - asrs r0, r7, #15 │ │ │ │ + asrs r4, r7, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r7, #64] @ 0x40 │ │ │ │ + ldr r0, [r0, #68] @ 0x44 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r3, #15 │ │ │ │ + asrs r2, r4, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r4, #64] @ 0x40 │ │ │ │ + ldr r6, [r4, #64] @ 0x40 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r2, r0, #15 │ │ │ │ + asrs r6, r0, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r0, #64] @ 0x40 │ │ │ │ + ldr r2, [r1, #64] @ 0x40 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r4, #14 │ │ │ │ + asrs r2, r5, #14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r5, #60] @ 0x3c │ │ │ │ + ldr r6, [r5, #60] @ 0x3c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r2, r1, #14 │ │ │ │ + asrs r6, r1, #14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r1, #60] @ 0x3c │ │ │ │ + ldr r2, [r2, #60] @ 0x3c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r5, #13 │ │ │ │ + asrs r2, r6, #13 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r6, #56] @ 0x38 │ │ │ │ + ldr r6, [r6, #56] @ 0x38 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2896] @ 0xb50 │ │ │ │ subw sp, sp, #1148 @ 0x47c │ │ │ │ @@ -1058160,72 +1058161,72 @@ │ │ │ │ mov r1, fp │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 38f4d4 │ │ │ │ movt r0, #34896 @ 0x8850 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r3, #5 │ │ │ │ + asrs r4, r3, #5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r3, #24] │ │ │ │ + ldr r6, [r3, #24] │ │ │ │ lsls r5, r0, #1 │ │ │ │ @ instruction: 0xf5300050 │ │ │ │ - asrs r0, r1, #3 │ │ │ │ + asrs r4, r1, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r1, #16] │ │ │ │ + ldr r6, [r1, #16] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r2, #1 │ │ │ │ + asrs r2, r3, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r6, r1, #27 │ │ │ │ + lsrs r2, r2, #27 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r2, #112] @ 0x70 │ │ │ │ + str r6, [r2, #112] @ 0x70 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r6, #26 │ │ │ │ + lsrs r0, r7, #26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r7, #108] @ 0x6c │ │ │ │ + str r4, [r7, #108] @ 0x6c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r0, #25 │ │ │ │ + lsrs r0, r1, #25 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r1, #104] @ 0x68 │ │ │ │ + str r4, [r1, #104] @ 0x68 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r3, #23 │ │ │ │ + lsrs r4, r3, #23 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r3, #96] @ 0x60 │ │ │ │ + str r0, [r4, #96] @ 0x60 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r0, #22 │ │ │ │ + lsrs r4, r0, #22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r0, #92] @ 0x5c │ │ │ │ + str r0, [r1, #92] @ 0x5c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r4, #21 │ │ │ │ + lsrs r0, r5, #21 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r5, #88] @ 0x58 │ │ │ │ + str r4, [r5, #88] @ 0x58 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r1, #21 │ │ │ │ + lsrs r4, r1, #21 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r1, #88] @ 0x58 │ │ │ │ + str r0, [r2, #88] @ 0x58 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r5, #20 │ │ │ │ + lsrs r0, r6, #20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r6, #84] @ 0x54 │ │ │ │ + str r4, [r6, #84] @ 0x54 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r2, #20 │ │ │ │ + lsrs r4, r2, #20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r2, #84] @ 0x54 │ │ │ │ + str r0, [r3, #84] @ 0x54 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r6, #19 │ │ │ │ + lsrs r0, r7, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r7, #80] @ 0x50 │ │ │ │ + str r4, [r7, #80] @ 0x50 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r3, #19 │ │ │ │ + lsrs r4, r3, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r3, #80] @ 0x50 │ │ │ │ + str r0, [r4, #80] @ 0x50 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r7, #18 │ │ │ │ + lsrs r0, r0, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r0, #80] @ 0x50 │ │ │ │ + str r4, [r0, #80] @ 0x50 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2904] @ 0xb58 │ │ │ │ subw sp, sp, #1156 @ 0x484 │ │ │ │ mov sl, r0 │ │ │ │ @@ -1058653,63 +1058654,63 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 38fb22 │ │ │ │ vshr.s32 q8, q0, #22 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ mcr 0, 7, r0, cr6, cr0, {2} │ │ │ │ - lsrs r6, r1, #11 │ │ │ │ + lsrs r2, r2, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r2, #48] @ 0x30 │ │ │ │ + str r6, [r2, #48] @ 0x30 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r2, #10 │ │ │ │ + lsrs r4, r2, #10 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r6, r4, #4 │ │ │ │ + lsrs r2, r5, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r5, #20] │ │ │ │ + str r6, [r5, #20] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r1, #4 │ │ │ │ + lsrs r0, r2, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r2, #20] │ │ │ │ + str r4, [r2, #20] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r5, #2 │ │ │ │ + lsrs r0, r6, #2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r6, #12] │ │ │ │ + str r4, [r6, #12] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r2, r2, #2 │ │ │ │ + lsrs r6, r2, #2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r2, #12] │ │ │ │ + str r2, [r3, #12] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r0, #1 │ │ │ │ + lsrs r4, r0, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r0, #8] │ │ │ │ + str r0, [r1, #8] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r4, #32 │ │ │ │ + lsrs r0, r5, #32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r5, #4] │ │ │ │ + str r4, [r5, #4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r1, #32 │ │ │ │ + lsrs r4, r1, #32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r1, #4] │ │ │ │ + str r0, [r2, #4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r5, #31 │ │ │ │ + lsls r0, r6, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r6, #0] │ │ │ │ + str r4, [r6, #0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r1, #31 │ │ │ │ + lsls r0, r2, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r2, #0] │ │ │ │ + str r4, [r2, #0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r6, #30 │ │ │ │ + lsls r4, r6, #30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r6, r7] │ │ │ │ + ldrsh r0, [r7, r7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r2, #30 │ │ │ │ + lsls r0, r3, #30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r3, r7] │ │ │ │ + ldrsh r4, [r3, r7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ ldr.w r4, [pc, #1536] @ 390520 │ │ │ │ @@ -1059271,53 +1059272,53 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 38ffd8 │ │ │ │ ... │ │ │ │ @ instruction: 0xeae40050 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xeaba0050 │ │ │ │ - lsls r4, r2, #25 │ │ │ │ + lsls r0, r3, #25 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r6, [r2, r2] │ │ │ │ + ldrsh r2, [r3, r2] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r7, #24 │ │ │ │ + lsls r4, r7, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r2, [r7, r1] │ │ │ │ + ldrsh r6, [r7, r1] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r2, r0, #11 │ │ │ │ + lsls r6, r0, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r0, r4] │ │ │ │ + ldrh r2, [r1, r4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r2, r5, #10 │ │ │ │ + lsls r6, r5, #10 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r5, r3] │ │ │ │ + ldrh r2, [r6, r3] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r2, #10 │ │ │ │ + lsls r4, r2, #10 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r2, r3] │ │ │ │ + ldrh r0, [r3, r3] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r3, #7 │ │ │ │ + lsls r4, r3, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r3, r0] │ │ │ │ + ldrh r0, [r4, r0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r6, r3, #5 │ │ │ │ + lsls r2, r4, #5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r4, r6] │ │ │ │ + ldr r6, [r4, r6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r0, #5 │ │ │ │ + lsls r0, r1, #5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r1, r6] │ │ │ │ + ldr r4, [r1, r6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r5, #4 │ │ │ │ + lsls r0, r6, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r6, r5] │ │ │ │ + ldr r4, [r6, r5] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r2, #4 │ │ │ │ + lsls r0, r3, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r3, r5] │ │ │ │ + ldr r4, [r3, r5] │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r1, [r4, #116] @ 0x74 │ │ │ │ ldr r2, [r4, #108] @ 0x6c │ │ │ │ cmp r1, r2 │ │ │ │ bgt.w 39040a │ │ │ │ ldr r2, [r4, #80] @ 0x50 │ │ │ │ mov r1, r9 │ │ │ │ @@ -1059956,82 +1059957,82 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #192] @ (390ce4 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 38ffd8 │ │ │ │ - movs r6, r4 │ │ │ │ + movs r2, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vmla.i32 q8, q7, d8[0] │ │ │ │ - vswp q0, q4 │ │ │ │ - ldrsb r4, [r6, r7] │ │ │ │ + vswp q8, q4 │ │ │ │ + vmla.i q0, q3, d8[0] │ │ │ │ + ldrsb r0, [r7, r7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - vmla.i16 q0, q2, d0[1] │ │ │ │ - ldrsb r6, [r2, r7] │ │ │ │ + vmla.i16 q0, q4, d0[1] │ │ │ │ + ldrsb r2, [r3, r7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - vhadd.u8 q8, q6, q4 │ │ │ │ - ldrsb r6, [r1, r6] │ │ │ │ + vhadd.u16 q8, q0, q4 │ │ │ │ + ldrsb r2, [r2, r6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r6, [sp, #720] @ 0x2d0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - vhadd.u16 q0, q6, q4 │ │ │ │ - ldrb r0, [r0, #17] │ │ │ │ + vhadd.u32 q0, q0, q4 │ │ │ │ + ldrb r4, [r0, #17] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc2 0, cr0, [r6, #288]! @ 0x120 │ │ │ │ - strb r2, [r7, r7] │ │ │ │ + ldc2 0, cr0, [sl, #288]! @ 0x120 │ │ │ │ + strb r6, [r7, r7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc2 0, cr0, [sl, #288] @ 0x120 │ │ │ │ - strb r6, [r3, r7] │ │ │ │ + ldc2 0, cr0, [lr, #288] @ 0x120 │ │ │ │ + strb r2, [r4, r7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc2l 0, cr0, [lr, #-288]! @ 0xfffffee0 │ │ │ │ - strb r2, [r0, r7] │ │ │ │ + stc2 0, cr0, [r2, #288] @ 0x120 │ │ │ │ + strb r6, [r0, r7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc2l 0, cr0, [r2, #-288]! @ 0xfffffee0 │ │ │ │ - strb r6, [r4, r6] │ │ │ │ + stc2l 0, cr0, [r6, #-288]! @ 0xfffffee0 │ │ │ │ + strb r2, [r5, r6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc2 0, cr0, [r4, #-288] @ 0xfffffee0 │ │ │ │ - strb r0, [r3, r5] │ │ │ │ + ldc2 0, cr0, [r8, #-288] @ 0xfffffee0 │ │ │ │ + strb r4, [r3, r5] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc2l 0, cr0, [r8], #288 @ 0x120 │ │ │ │ - strb r4, [r7, r4] │ │ │ │ + ldc2l 0, cr0, [ip], #288 @ 0x120 │ │ │ │ + strb r0, [r0, r5] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc2l 0, cr0, [ip], {72} @ 0x48 │ │ │ │ - strb r0, [r2, r4] │ │ │ │ + ldc2l 0, cr0, [r0], {72} @ 0x48 │ │ │ │ + strb r4, [r2, r4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc2 0, cr0, [r0], #288 @ 0x120 │ │ │ │ - strb r4, [r6, r3] │ │ │ │ + ldc2 0, cr0, [r4], #288 @ 0x120 │ │ │ │ + strb r0, [r7, r3] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc2 0, cr0, [r4], {72} @ 0x48 │ │ │ │ - strb r0, [r3, r3] │ │ │ │ + ldc2 0, cr0, [r8], {72} @ 0x48 │ │ │ │ + strb r4, [r3, r3] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc2l 0, cr0, [lr], #-288 @ 0xfffffee0 │ │ │ │ - @ instruction: 0xfae40048 │ │ │ │ - strh r0, [r5, r4] │ │ │ │ + stc2 0, cr0, [r2], {72} @ 0x48 │ │ │ │ + @ instruction: 0xfae80048 │ │ │ │ + strh r4, [r5, r4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfabc0048 │ │ │ │ - strh r6, [r7, r3] │ │ │ │ + @ instruction: 0xfac00048 │ │ │ │ + strh r2, [r0, r4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfa9e0048 │ │ │ │ - strh r2, [r4, r3] │ │ │ │ + @ instruction: 0xfaa20048 │ │ │ │ + strh r6, [r4, r3] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfa7c0048 │ │ │ │ - strh r0, [r0, r3] │ │ │ │ + @ instruction: 0xfa800048 │ │ │ │ + strh r4, [r0, r3] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfa5e0048 │ │ │ │ - strh r2, [r4, r2] │ │ │ │ + @ instruction: 0xfa620048 │ │ │ │ + strh r6, [r4, r2] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfa400048 │ │ │ │ - strh r4, [r0, r2] │ │ │ │ + @ instruction: 0xfa440048 │ │ │ │ + strh r0, [r1, r2] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfa220048 │ │ │ │ - strh r4, [r4, r1] │ │ │ │ + @ instruction: 0xfa260048 │ │ │ │ + strh r0, [r5, r1] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfa000048 │ │ │ │ - strh r2, [r0, r1] │ │ │ │ + @ instruction: 0xfa040048 │ │ │ │ + strh r6, [r0, r1] │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 38ff08 │ │ │ │ @@ -1060052,16 +1060053,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - vst4.16 {d0-d3}, [r8], r8 │ │ │ │ - str r4, [r1, r5] │ │ │ │ + vst4.16 {d0-d3}, [ip], r8 │ │ │ │ + str r0, [r2, r5] │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r2 │ │ │ │ sub sp, #12 │ │ │ │ @@ -1060084,16 +1060085,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldrh.w r0, [r8, #72] @ 0x48 │ │ │ │ - str r4, [r7, r3] │ │ │ │ + ldrh.w r0, [ip, #72] @ 0x48 │ │ │ │ + str r0, [r0, r4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #1004] @ (391180 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1060478,90 +1060479,90 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 390e52 │ │ │ │ nop │ │ │ │ bgt.n 391268 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr??.w r0, [lr, r8] │ │ │ │ + strb.w r0, [r2, #72] @ 0x48 │ │ │ │ mrc2 15, 7, pc, cr7, cr15, {7} │ │ │ │ vminnm.f16 , , │ │ │ │ - ldr??.w r0, [sl, r8] │ │ │ │ - @ instruction: 0xfa000048 │ │ │ │ + ldr??.w r0, [lr, r8] │ │ │ │ + @ instruction: 0xfa040048 │ │ │ │ lsls r7, r7, #16 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf7d80048 │ │ │ │ - str r4, [r3, r0] │ │ │ │ + @ instruction: 0xf7dc0048 │ │ │ │ + str r0, [r4, r0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ blt.n 391118 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf7a40048 │ │ │ │ - ldr r7, [pc, #928] @ (391554 ) │ │ │ │ + @ instruction: 0xf7a80048 │ │ │ │ + ldr r7, [pc, #944] @ (391564 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ svc 199 @ 0xc7 │ │ │ │ @ instruction: 0xffffdf25 │ │ │ │ - @ instruction: 0xfffff766 │ │ │ │ + @ instruction: 0xfffff76a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r7, [pc, #680] @ (39146c ) │ │ │ │ + ldr r7, [pc, #696] @ (39147c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf74c0048 │ │ │ │ - ldr r7, [pc, #576] @ (39140c ) │ │ │ │ + @ instruction: 0xf7500048 │ │ │ │ + ldr r7, [pc, #592] @ (39141c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ svc 15 │ │ │ │ - vabdl.u , d31, d26 │ │ │ │ + vabdl.u , d31, d30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xf7e80048 │ │ │ │ - @ instruction: 0xf7000048 │ │ │ │ - ldr r7, [pc, #272] @ (3912f0 ) │ │ │ │ - lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf6e60048 │ │ │ │ - ldr r7, [pc, #168] @ (391290 ) │ │ │ │ - lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf7b40048 │ │ │ │ - @ instruction: 0xf7f20048 │ │ │ │ - subw r0, ip, #2120 @ 0x848 │ │ │ │ - ldr r6, [pc, #960] @ (3915b8 ) │ │ │ │ - lsls r5, r0, #1 │ │ │ │ - ldrb.w r0, [ip, r8] │ │ │ │ - @ instruction: 0xf7d00048 │ │ │ │ - @ instruction: 0xf66a0048 │ │ │ │ - ldr r6, [pc, #696] @ (3914c0 ) │ │ │ │ - lsls r5, r0, #1 │ │ │ │ - movw r0, #51272 @ 0xc848 │ │ │ │ - ldr r6, [pc, #568] @ (391448 ) │ │ │ │ - lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf7da0048 │ │ │ │ - strb.w r0, [r8, r8] │ │ │ │ - addw r0, r0, #2120 @ 0x848 │ │ │ │ - ldr r6, [pc, #272] @ (391330 ) │ │ │ │ + @ instruction: 0xf7ec0048 │ │ │ │ + @ instruction: 0xf7040048 │ │ │ │ + ldr r7, [pc, #288] @ (391300 ) │ │ │ │ + lsls r5, r0, #1 │ │ │ │ + @ instruction: 0xf6ea0048 │ │ │ │ + ldr r7, [pc, #184] @ (3912a0 ) │ │ │ │ + lsls r5, r0, #1 │ │ │ │ + @ instruction: 0xf7b80048 │ │ │ │ + @ instruction: 0xf7f60048 │ │ │ │ + @ instruction: 0xf6b00048 │ │ │ │ + ldr r6, [pc, #976] @ (3915c8 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf7ee0048 │ │ │ │ strh.w r0, [r0, r8] │ │ │ │ - subs.w r0, r4, #13107200 @ 0xc80000 │ │ │ │ - ldr r5, [pc, #992] @ (391610 ) │ │ │ │ + @ instruction: 0xf7d40048 │ │ │ │ + @ instruction: 0xf66e0048 │ │ │ │ + ldr r6, [pc, #712] @ (3914d0 ) │ │ │ │ + lsls r5, r0, #1 │ │ │ │ + @ instruction: 0xf6500048 │ │ │ │ + ldr r6, [pc, #584] @ (391458 ) │ │ │ │ + lsls r5, r0, #1 │ │ │ │ + @ instruction: 0xf7de0048 │ │ │ │ + strb.w r0, [ip, r8] │ │ │ │ + addw r0, r4, #2120 @ 0x848 │ │ │ │ + ldr r6, [pc, #288] @ (391340 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf7f80048 │ │ │ │ - strh.w r0, [r8, r8] │ │ │ │ - sbcs.w r0, r2, #13107200 @ 0xc80000 │ │ │ │ - ldr r5, [pc, #728] @ (391518 ) │ │ │ │ - lsls r5, r0, #1 │ │ │ │ - ldrb.w r0, [r0, r8] │ │ │ │ - ldr.w r0, [sl, r8] │ │ │ │ - @ instruction: 0xf5380048 │ │ │ │ - ldr r5, [pc, #496] @ (391440 ) │ │ │ │ + @ instruction: 0xf7f20048 │ │ │ │ + strh.w r0, [r4, r8] │ │ │ │ + subs.w r0, r8, #13107200 @ 0xc80000 │ │ │ │ + ldr r5, [pc, #1008] @ (391620 ) │ │ │ │ + lsls r5, r0, #1 │ │ │ │ + @ instruction: 0xf7fc0048 │ │ │ │ + strh.w r0, [ip, r8] │ │ │ │ + sbcs.w r0, r6, #13107200 @ 0xc80000 │ │ │ │ + ldr r5, [pc, #744] @ (391528 ) │ │ │ │ + lsls r5, r0, #1 │ │ │ │ + ldrb.w r0, [r4, r8] │ │ │ │ + ldr.w r0, [lr, r8] │ │ │ │ + @ instruction: 0xf53c0048 │ │ │ │ + ldr r5, [pc, #512] @ (391450 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str.w r0, [r0, r8] │ │ │ │ - strb.w r0, [r8, #72] @ 0x48 │ │ │ │ - @ instruction: 0xf4f20048 │ │ │ │ - ldr r5, [pc, #216] @ (391338 ) │ │ │ │ - lsls r5, r0, #1 │ │ │ │ - ldrh.w r0, [lr, #72] @ 0x48 │ │ │ │ - str??.w r0, [ip, r8] │ │ │ │ - @ instruction: 0xf4ae0048 │ │ │ │ - ldr r4, [pc, #968] @ (391638 ) │ │ │ │ + str.w r0, [r4, r8] │ │ │ │ + strb.w r0, [ip, #72] @ 0x48 │ │ │ │ + @ instruction: 0xf4f60048 │ │ │ │ + ldr r5, [pc, #232] @ (391348 ) │ │ │ │ + lsls r5, r0, #1 │ │ │ │ + str.w r0, [r2, #72] @ 0x48 │ │ │ │ + ldr??.w r0, [r0, r8] │ │ │ │ + @ instruction: 0xf4b20048 │ │ │ │ + ldr r4, [pc, #984] @ (391648 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 390d84 │ │ │ │ @@ -1060582,16 +1060583,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - usat r0, #8, r0, lsl #1 │ │ │ │ - ldr r3, [pc, #784] @ (3915cc ) │ │ │ │ + usat r0, #8, r4, lsl #1 │ │ │ │ + ldr r3, [pc, #800] @ (3915dc ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -1060656,17 +1060657,17 @@ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - @ instruction: 0xf7360048 │ │ │ │ - @ instruction: 0xf6f20048 │ │ │ │ - ldr r3, [pc, #8] @ (391388 ) │ │ │ │ + @ instruction: 0xf73a0048 │ │ │ │ + @ instruction: 0xf6f60048 │ │ │ │ + ldr r3, [pc, #24] @ (391398 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (3913ec ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1060707,15 +1060708,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bvs.n 3914dc │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf67a0048 │ │ │ │ + @ instruction: 0xf67e0048 │ │ │ │ bvs.n 391474 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ @@ -1060898,16 +1060899,16 @@ │ │ │ │ strb r5, [r7, r1] │ │ │ │ bpl.n 391604 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bmi.n 391698 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - orrs.w r0, r6, #13107200 @ 0xc80000 │ │ │ │ - ldr r0, [pc, #408] @ (3917c4 ) │ │ │ │ + orrs.w r0, sl, #13107200 @ 0xc80000 │ │ │ │ + ldr r0, [pc, #424] @ (3917d4 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1060988,19 +1060989,19 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov r0, r5 │ │ │ │ vpop {d8-d12} │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - @ instruction: 0xf3720048 │ │ │ │ - @ instruction: 0x4782 │ │ │ │ + @ instruction: 0xf3760048 │ │ │ │ + @ instruction: 0x4786 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - sbfx r0, r4, #1, #9 │ │ │ │ - bxns sl │ │ │ │ + sbfx r0, r8, #1, #9 │ │ │ │ + bx fp │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2888] @ 0xb48 │ │ │ │ subw sp, sp, #1148 @ 0x47c │ │ │ │ @@ -1061336,34 +1061337,34 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 391d00 ) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ bcs.n 391a38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subw r0, r8, #72 @ 0x48 │ │ │ │ - mov r8, r7 │ │ │ │ + subw r0, ip, #72 @ 0x48 │ │ │ │ + mov ip, r7 │ │ │ │ lsls r5, r0, #1 │ │ │ │ bcs.n 391ba0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movw r0, #32840 @ 0x8048 │ │ │ │ - mov r0, fp │ │ │ │ + movw r0, #49224 @ 0xc048 │ │ │ │ + mov r4, fp │ │ │ │ lsls r5, r0, #1 │ │ │ │ - sbc.w r0, lr, #72 @ 0x48 │ │ │ │ - cmp r6, pc │ │ │ │ + sbcs.w r0, r2, #72 @ 0x48 │ │ │ │ + cmp sl, r0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adcs.w r0, r4, #72 @ 0x48 │ │ │ │ - cmp r4, ip │ │ │ │ + adcs.w r0, r8, #72 @ 0x48 │ │ │ │ + cmp r0, sp │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf12a0048 │ │ │ │ - vmla.i32 d16, d0, d8[0] │ │ │ │ - mvns r0, r6 │ │ │ │ + @ instruction: 0xf12e0048 │ │ │ │ + vmla.i32 d16, d4, d8[0] │ │ │ │ + mvns r4, r6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - vmla.i d16, d8, d0[2] │ │ │ │ - mvns r0, r3 │ │ │ │ + vmla.i d16, d12, d0[2] │ │ │ │ + mvns r4, r3 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r3, [r4, #0] │ │ │ │ movs r0, #0 │ │ │ │ ldr r5, [r7, #44] @ 0x2c │ │ │ │ movs r1, #0 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ @@ -1061690,61 +1061691,61 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 3920c0 ) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ - cdp 0, 15, cr0, cr12, cr8, {2} │ │ │ │ - orrs r4, r1 │ │ │ │ + vhadd.s8 q0, q0, q4 │ │ │ │ + orrs r0, r2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cdp 0, 14, cr0, cr0, cr8, {2} │ │ │ │ - cmn r0, r6 │ │ │ │ + cdp 0, 14, cr0, cr4, cr8, {2} │ │ │ │ + cmn r4, r6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cdp 0, 1, cr0, cr6, cr8, {2} │ │ │ │ - tst r6, r4 │ │ │ │ + cdp 0, 1, cr0, cr10, cr8, {2} │ │ │ │ + tst r2, r5 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldcl 0, cr0, [sl, #288]! @ 0x120 │ │ │ │ - tst r2, r1 │ │ │ │ + ldcl 0, cr0, [lr, #288]! @ 0x120 │ │ │ │ + tst r6, r1 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc 0, cr0, [r4, #288] @ 0x120 │ │ │ │ - sbcs r4, r2 │ │ │ │ + stc 0, cr0, [r8, #288] @ 0x120 │ │ │ │ + sbcs r0, r3 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stcl 0, cr0, [r4, #-288] @ 0xfffffee0 │ │ │ │ - adcs r4, r2 │ │ │ │ + stcl 0, cr0, [r8, #-288] @ 0xfffffee0 │ │ │ │ + adcs r0, r3 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc 0, cr0, [ip, #-288] @ 0xfffffee0 │ │ │ │ - asrs r4, r5 │ │ │ │ + stc 0, cr0, [r0, #-288]! @ 0xfffffee0 │ │ │ │ + asrs r0, r6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc 0, cr0, [r0, #-288] @ 0xfffffee0 │ │ │ │ - asrs r0, r2 │ │ │ │ + stc 0, cr0, [r4, #-288] @ 0xfffffee0 │ │ │ │ + asrs r4, r2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stcl 0, cr0, [r8], #288 @ 0x120 │ │ │ │ - lsrs r0, r7 │ │ │ │ + stcl 0, cr0, [ip], #288 @ 0x120 │ │ │ │ + lsrs r4, r7 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stcl 0, cr0, [ip], {72} @ 0x48 │ │ │ │ - lsrs r4, r3 │ │ │ │ + ldcl 0, cr0, [r0], {72} @ 0x48 │ │ │ │ + lsrs r0, r4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc 0, cr0, [r0], #288 @ 0x120 │ │ │ │ - lsrs r0, r0 │ │ │ │ + ldc 0, cr0, [r4], #288 @ 0x120 │ │ │ │ + lsrs r4, r0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc 0, cr0, [r4], {72} @ 0x48 │ │ │ │ - lsls r4, r4 │ │ │ │ + ldc 0, cr0, [r8], {72} @ 0x48 │ │ │ │ + lsls r0, r5 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mrrc 0, 4, r0, sl, cr8 │ │ │ │ - eors r2, r5 │ │ │ │ + mrrc 0, 4, r0, lr, cr8 │ │ │ │ + eors r6, r5 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc 0, cr0, [lr], #-288 @ 0xfffffee0 │ │ │ │ - eors r6, r1 │ │ │ │ + mcrr 0, 4, r0, r2, cr8 │ │ │ │ + eors r2, r2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xebf40048 │ │ │ │ - ands r4, r0 │ │ │ │ + @ instruction: 0xebf80048 │ │ │ │ + ands r0, r1 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - rsbs r0, r8, r8, lsl #1 │ │ │ │ - subs r7, #232 @ 0xe8 │ │ │ │ + rsbs r0, ip, r8, lsl #1 │ │ │ │ + subs r7, #236 @ 0xec │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3840] @ 0xf00 │ │ │ │ mov r6, r2 │ │ │ │ mov sl, r2 │ │ │ │ @@ -1062105,41 +1062106,41 @@ │ │ │ │ ... │ │ │ │ ldmia r2!, {r3, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r2, {r1, r2, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - orns r0, ip, r8, lsl #1 │ │ │ │ - bics.w r0, r0, r8, lsl #1 │ │ │ │ - subs r6, #64 @ 0x40 │ │ │ │ + eor.w r0, r0, r8, lsl #1 │ │ │ │ + bics.w r0, r4, r8, lsl #1 │ │ │ │ + subs r6, #68 @ 0x44 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ands.w r0, r4, r8, lsl #1 │ │ │ │ - subs r6, #36 @ 0x24 │ │ │ │ + ands.w r0, r8, r8, lsl #1 │ │ │ │ + subs r6, #40 @ 0x28 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrd r0, r0, [r4, #-288] @ 0x120 │ │ │ │ - subs r5, #100 @ 0x64 │ │ │ │ + ldrd r0, r0, [r8, #-288] @ 0x120 │ │ │ │ + subs r5, #104 @ 0x68 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmdb r6!, {r3, r6} │ │ │ │ - subs r5, #70 @ 0x46 │ │ │ │ + ldmdb sl!, {r3, r6} │ │ │ │ + subs r5, #74 @ 0x4a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmdb r8, {r3, r6} │ │ │ │ - subs r5, #40 @ 0x28 │ │ │ │ + ldmdb ip, {r3, r6} │ │ │ │ + subs r5, #44 @ 0x2c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xe8d20048 │ │ │ │ - subs r4, #226 @ 0xe2 │ │ │ │ + @ instruction: 0xe8d60048 │ │ │ │ + subs r4, #230 @ 0xe6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia.w sl, {r3, r6} │ │ │ │ - subs r4, #154 @ 0x9a │ │ │ │ + stmia.w lr, {r3, r6} │ │ │ │ + subs r4, #158 @ 0x9e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strex r0, r0, [lr, #288] @ 0x120 │ │ │ │ - subs r4, #94 @ 0x5e │ │ │ │ + @ instruction: 0xe8520048 │ │ │ │ + subs r4, #98 @ 0x62 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xe8300048 │ │ │ │ - subs r4, #64 @ 0x40 │ │ │ │ + @ instruction: 0xe8340048 │ │ │ │ + subs r4, #68 @ 0x44 │ │ │ │ lsls r5, r0, #1 │ │ │ │ cmp r5, #1 │ │ │ │ ldr r4, [sp, #100] @ 0x64 │ │ │ │ ldr r5, [sp, #80] @ 0x50 │ │ │ │ ble.n 392418 │ │ │ │ ldr r2, [sp, #108] @ 0x6c │ │ │ │ mov r0, r5 │ │ │ │ @@ -1062436,49 +1062437,49 @@ │ │ │ │ bmi.n 3926a6 │ │ │ │ str r0, [r4, #28] │ │ │ │ b.n 39241c │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - b.n 392364 │ │ │ │ + b.n 39236c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 3922dc │ │ │ │ + b.n 3922e4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r2, #90 @ 0x5a │ │ │ │ + subs r2, #94 @ 0x5e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 39220c │ │ │ │ + b.n 392214 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 3920b0 │ │ │ │ + b.n 3920b8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r1, #60 @ 0x3c │ │ │ │ + subs r1, #64 @ 0x40 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392084 │ │ │ │ + b.n 39208c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r1, #34 @ 0x22 │ │ │ │ + subs r1, #38 @ 0x26 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392050 │ │ │ │ + b.n 392058 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r1, #4 │ │ │ │ + subs r1, #8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392024 │ │ │ │ + b.n 39202c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, #234 @ 0xea │ │ │ │ + subs r0, #238 @ 0xee │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 391ff4 │ │ │ │ + b.n 391ffc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, #208 @ 0xd0 │ │ │ │ + subs r0, #212 @ 0xd4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 391fc0 │ │ │ │ + b.n 391fc8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, #178 @ 0xb2 │ │ │ │ + subs r0, #182 @ 0xb6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 391f60 │ │ │ │ + b.n 391f68 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, #126 @ 0x7e │ │ │ │ + subs r0, #130 @ 0x82 │ │ │ │ lsls r5, r0, #1 │ │ │ │ str r0, [sp, #72] @ 0x48 │ │ │ │ mov.w r1, #292 @ 0x124 │ │ │ │ ldr r0, [pc, #176] @ (392740 ) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -1062547,25 +1062548,25 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #32] @ (392754 ) │ │ │ │ ldr r1, [sp, #72] @ 0x48 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ b.n 392030 │ │ │ │ - b.n 392ebc │ │ │ │ + b.n 392ec4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r7, #204 @ 0xcc │ │ │ │ + adds r7, #208 @ 0xd0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392dcc │ │ │ │ + b.n 392dd4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r7, #80 @ 0x50 │ │ │ │ + adds r7, #84 @ 0x54 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392d98 │ │ │ │ + b.n 392da0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r7, #50 @ 0x32 │ │ │ │ + adds r7, #54 @ 0x36 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #388] @ (3928ec ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1062719,54 +1062720,54 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 3927f6 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ stmia r2!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 392e54 │ │ │ │ + b.n 392e5c │ │ │ │ lsls r0, r1, #1 │ │ │ │ bl 3168fa >::_M_default_append(unsigned int)@@Base+0x93d66> │ │ │ │ - b.n 392ea0 │ │ │ │ + b.n 392ea8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 392eb8 │ │ │ │ + b.n 392ec0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ lsls r7, r6, #5 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 392ddc │ │ │ │ + b.n 392de4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r6, #120 @ 0x78 │ │ │ │ + adds r6, #124 @ 0x7c │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmia r2!, {r1, r4} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 392d84 │ │ │ │ + b.n 392d8c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r6, #70 @ 0x46 │ │ │ │ + adds r6, #74 @ 0x4a │ │ │ │ lsls r5, r0, #1 │ │ │ │ @ instruction: 0xeb4dffff │ │ │ │ @ instruction: 0xea7bffff │ │ │ │ - b.n 392d18 │ │ │ │ + b.n 392d20 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r6, #8 │ │ │ │ + adds r6, #12 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392cec │ │ │ │ + b.n 392cf4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r5, #238 @ 0xee │ │ │ │ + adds r5, #242 @ 0xf2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392d40 │ │ │ │ + b.n 392d48 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - beq.n 392908 │ │ │ │ + beq.n 392910 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 392c70 │ │ │ │ + b.n 392c78 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r5, #168 @ 0xa8 │ │ │ │ + adds r5, #172 @ 0xac │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392c3c │ │ │ │ + b.n 392c44 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r5, #136 @ 0x88 │ │ │ │ + adds r5, #140 @ 0x8c │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 392758 │ │ │ │ @@ -1062787,17 +1062788,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - b.n 392b44 │ │ │ │ + b.n 392b4c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, #232 @ 0xe8 │ │ │ │ + adds r4, #236 @ 0xec │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, #1 │ │ │ │ str r0, [r2, #0] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ movs r0, #1 │ │ │ │ str r0, [r3, #0] │ │ │ │ @@ -1062846,17 +1062847,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - b.n 392b9c │ │ │ │ + b.n 392ba4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, #88 @ 0x58 │ │ │ │ + adds r4, #92 @ 0x5c │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (392a94 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1062897,15 +1062898,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ itee gt │ │ │ │ lslgt r0, r2, #1 │ │ │ │ asrle r0, r7, #6 │ │ │ │ movle r0, r0 │ │ │ │ - b.n 392b94 │ │ │ │ + b.n 392b9c │ │ │ │ lsls r0, r1, #1 │ │ │ │ ite ls │ │ │ │ lslls r0, r2, #1 │ │ │ │ stmdbhi sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1063611,97 +1063612,97 @@ │ │ │ │ b.n 392b2c │ │ │ │ it mi │ │ │ │ lslmi r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bkpt 0x00d8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - svc 100 @ 0x64 │ │ │ │ + svc 104 @ 0x68 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - udf #206 @ 0xce │ │ │ │ + udf #210 @ 0xd2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r2, #104 @ 0x68 │ │ │ │ + adds r2, #108 @ 0x6c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - udf #194 @ 0xc2 │ │ │ │ + udf #198 @ 0xc6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ble.n 393264 │ │ │ │ + ble.n 39326c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ble.n 393250 │ │ │ │ + ble.n 393258 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bgt.n 3932bc │ │ │ │ + bgt.n 3932c4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, #142 @ 0x8e │ │ │ │ + adds r0, #146 @ 0x92 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bgt.n 39333c │ │ │ │ + bgt.n 393344 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r7, #202 @ 0xca │ │ │ │ + cmp r7, #206 @ 0xce │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bgt.n 393300 │ │ │ │ + bgt.n 393308 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r7, #168 @ 0xa8 │ │ │ │ + cmp r7, #172 @ 0xac │ │ │ │ lsls r5, r0, #1 │ │ │ │ - blt.n 39333c │ │ │ │ + blt.n 393344 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r6, #196 @ 0xc4 │ │ │ │ + cmp r6, #200 @ 0xc8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - blt.n 393308 │ │ │ │ + blt.n 393310 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r6, #166 @ 0xa6 │ │ │ │ + cmp r6, #170 @ 0xaa │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bge.n 39324c │ │ │ │ + bge.n 393254 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r6, #68 @ 0x44 │ │ │ │ + cmp r6, #72 @ 0x48 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bge.n 393364 │ │ │ │ + bge.n 39336c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r5, #212 @ 0xd4 │ │ │ │ + cmp r5, #216 @ 0xd8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bls.n 3932e0 │ │ │ │ + bls.n 3932e8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r5, #134 @ 0x86 │ │ │ │ + cmp r5, #138 @ 0x8a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bls.n 393298 │ │ │ │ + bls.n 3932a0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r5, #94 @ 0x5e │ │ │ │ + cmp r5, #98 @ 0x62 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bls.n 393244 │ │ │ │ + bls.n 39324c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r5, #48 @ 0x30 │ │ │ │ + cmp r5, #52 @ 0x34 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bls.n 3933e0 │ │ │ │ + bls.n 3933e8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r4, #250 @ 0xfa │ │ │ │ + cmp r4, #254 @ 0xfe │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bls.n 3933ac │ │ │ │ + bls.n 3933b4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r4, #220 @ 0xdc │ │ │ │ + cmp r4, #224 @ 0xe0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bhi.n 393328 │ │ │ │ + bhi.n 393330 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r4, #150 @ 0x96 │ │ │ │ + cmp r4, #154 @ 0x9a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bhi.n 3932c8 │ │ │ │ + bhi.n 3932d0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r4, #98 @ 0x62 │ │ │ │ + cmp r4, #102 @ 0x66 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bhi.n 393294 │ │ │ │ + bhi.n 39329c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r4, #68 @ 0x44 │ │ │ │ + cmp r4, #72 @ 0x48 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bhi.n 393444 │ │ │ │ + bhi.n 39324c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r4, #24 │ │ │ │ + cmp r4, #28 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bhi.n 393400 │ │ │ │ + bhi.n 393408 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r3, #242 @ 0xf2 │ │ │ │ + cmp r3, #246 @ 0xf6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bhi.n 3933b0 │ │ │ │ + bhi.n 3933b8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r3, #198 @ 0xc6 │ │ │ │ + cmp r3, #202 @ 0xca │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3808] @ 0xee0 │ │ │ │ ldr.w r5, [pc, #1112] @ 3937d0 │ │ │ │ @@ -1064119,31 +1064120,31 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0xb68c │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xb628 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 393854 │ │ │ │ + bvs.n 39385c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #214 @ 0xd6 │ │ │ │ + cmp r1, #218 @ 0xda │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bpl.n 3937cc │ │ │ │ + bpl.n 3937d4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #142 @ 0x8e │ │ │ │ + cmp r1, #146 @ 0x92 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bpl.n 39370c │ │ │ │ + bpl.n 393714 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bmi.n 3938a0 │ │ │ │ + bmi.n 3938a8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #242 @ 0xf2 │ │ │ │ + movs r7, #246 @ 0xf6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bmi.n 39386c │ │ │ │ + bmi.n 393874 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #212 @ 0xd4 │ │ │ │ + movs r7, #216 @ 0xd8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r2, [sp, #164] @ 0xa4 │ │ │ │ add.w r3, fp, #1 │ │ │ │ mov fp, r3 │ │ │ │ cmp r3, r2 │ │ │ │ bge.w 393cac │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ @@ -1064390,17 +1064391,17 @@ │ │ │ │ vpmin.f32 , q15, │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ bkpt 0x00b0 │ │ │ │ - beq.n 393ab4 │ │ │ │ + bne.n 393abc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r4, #152 @ 0x98 │ │ │ │ + movs r4, #156 @ 0x9c │ │ │ │ lsls r5, r0, #1 │ │ │ │ mov r4, r5 │ │ │ │ mov r5, r7 │ │ │ │ ldr r1, [sp, #80] @ 0x50 │ │ │ │ mov r0, r4 │ │ │ │ bl 4081cc │ │ │ │ mov r0, r4 │ │ │ │ @@ -1064763,23 +1064764,23 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ add r7, pc, #120 @ (adr r7, 393f0c ) │ │ │ │ ldr r0, [pc, #928] @ (394234 ) │ │ │ │ vpmin.f32 , q15, │ │ │ │ - beq.n 393ea0 │ │ │ │ + beq.n 393ea8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r7!, {r2, r5} │ │ │ │ + ldmia r7!, {r3, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r2, #192 @ 0xc0 │ │ │ │ + movs r2, #196 @ 0xc4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r6, {r4, r6} │ │ │ │ + ldmia r6, {r2, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r1, #236 @ 0xec │ │ │ │ + movs r1, #240 @ 0xf0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 50f444 │ │ │ │ mov r2, r0 │ │ │ │ cmp r0, #1 │ │ │ │ bne.w 394068 │ │ │ │ mov r0, r4 │ │ │ │ @@ -1065069,81 +1065070,81 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3940ac │ │ │ │ nop.w │ │ │ │ add r7, pc, #120 @ (adr r7, 394234 ) │ │ │ │ ldr r0, [pc, #928] @ (39455c ) │ │ │ │ vpmin.f32 , q15, │ │ │ │ - ldmia r3!, {r1, r5, r6, r7} │ │ │ │ + ldmia r3!, {r1, r2, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r6, r7, #5 │ │ │ │ + subs r2, r0, #6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r3!, {r6, r7} │ │ │ │ + ldmia r3!, {r2, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r4, r3, #5 │ │ │ │ + subs r0, r4, #5 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r2, {r1, r2, r4, r6, r7} │ │ │ │ + ldmia r2!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r2, r6, #1 │ │ │ │ + subs r6, r6, #1 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r2, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r2!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r2, r2, #1 │ │ │ │ + subs r6, r2, #1 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r2, {r2, r4, r7} │ │ │ │ + ldmia r2!, {r3, r4, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, r6, #0 │ │ │ │ + subs r4, r6, #0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r2!, {r1, r4, r5, r6} │ │ │ │ + ldmia r2, {r1, r2, r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r6, r1, #0 │ │ │ │ + subs r2, r2, #0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r2!, {r4, r6} │ │ │ │ + ldmia r2, {r2, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, r5, #7 │ │ │ │ + adds r0, r6, #7 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r2!, {r3, r5} │ │ │ │ + ldmia r2, {r2, r3, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r2, r0, #7 │ │ │ │ + adds r6, r0, #7 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r2, {r1, r2} │ │ │ │ + ldmia r2!, {r1, r3} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, r4, #6 │ │ │ │ + adds r4, r4, #6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r1, {r1, r3, r5, r6, r7} │ │ │ │ + ldmia r1, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, r0, #6 │ │ │ │ + adds r0, r1, #6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r6, r7} │ │ │ │ + ldmia r1, {r1, r4, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, r5, #5 │ │ │ │ + adds r4, r5, #5 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r1, {r1, r4, r5, r7} │ │ │ │ + ldmia r1, {r1, r2, r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, r1, #5 │ │ │ │ + adds r0, r2, #5 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r7} │ │ │ │ + ldmia r1, {r1, r3, r4, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, r6, #4 │ │ │ │ + adds r4, r6, #4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r1, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r1, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, r2, #4 │ │ │ │ + adds r0, r3, #4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r1, {r1, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, r7, #3 │ │ │ │ + adds r4, r7, #3 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r1!, {r6} │ │ │ │ + ldmia r1!, {r2, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, r3, #3 │ │ │ │ + adds r0, r4, #3 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r1, {r1, r5} │ │ │ │ + ldmia r1, {r1, r2, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, r7, #2 │ │ │ │ + adds r0, r0, #3 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #908] @ (3945e8 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1065491,109 +1065492,109 @@ │ │ │ │ b.n 394320 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ add r7, pc, #688 @ (adr r7, 39489c ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r0!, {r2, r5, r6} │ │ │ │ + ldmia r0!, {r3, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ bl 4645f6 │ │ │ │ - ldr r1, [sp, #656] @ 0x290 │ │ │ │ + ldr r1, [sp, #672] @ 0x2a0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r0!, {r1, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ b.n 39438e │ │ │ │ - vaddw.u q13, , d6 │ │ │ │ + vaddw.u q13, , d10 │ │ │ │ lsls r0, r1, #1 │ │ │ │ b.n 394366 │ │ │ │ - vtbl.8 d28, {d31}, d0 │ │ │ │ + vtbl.8 d28, {d31}, d4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r4, r5, r7} │ │ │ │ + stmia r7!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r6, r1, r5 │ │ │ │ + subs r2, r2, r5 │ │ │ │ lsls r5, r0, #1 │ │ │ │ add r6, pc, #928 @ (adr r6, 3949bc ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r7!, {r2, r3, r4, r5, r6} │ │ │ │ + stmia r7!, {r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, r3, r4 │ │ │ │ + subs r4, r3, r4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r5} │ │ │ │ + ldmia r0!, {r1, r4, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r2, r4, r6} │ │ │ │ + ldmia r0!, {r3, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ lsls r5, r7, #24 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r7!, {r1, r2, r5} │ │ │ │ + stmia r7!, {r1, r3, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r2, r0, r3 │ │ │ │ + subs r6, r0, r3 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r2, r3} │ │ │ │ + stmia r7!, {r4} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, r5, r2 │ │ │ │ + subs r4, r5, r2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ b.n 3942f2 │ │ │ │ @ instruction: 0xffffe5e9 │ │ │ │ - vmlsl.u q14, d31, d14[0] │ │ │ │ + vqshlu.s64 q14, q1, #63 @ 0x3f │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r2, r5, r1 │ │ │ │ + subs r6, r5, r1 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r6!, {r2, r4, r5, r7} │ │ │ │ + stmia r6!, {r3, r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, r2, r1 │ │ │ │ + subs r4, r2, r1 │ │ │ │ lsls r5, r0, #1 │ │ │ │ b.n 39415a │ │ │ │ - vrsubhn.i d28, , q4 │ │ │ │ + vrsubhn.i d28, , q6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r4, r4, r0 │ │ │ │ + subs r0, r5, r0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r1, r4, r6} │ │ │ │ + stmia r7!, {r1, r2, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r4, r7} │ │ │ │ + stmia r7!, {r1, r2, r4, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r6!, {r2, r5} │ │ │ │ + stmia r6!, {r3, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, r0, r7 │ │ │ │ + adds r4, r0, r7 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r6!, {r1, r2} │ │ │ │ + stmia r6!, {r1, r3} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, r4, r6 │ │ │ │ + adds r4, r4, r6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r2, r3, r6} │ │ │ │ + stmia r7!, {r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r4, r7} │ │ │ │ + stmia r7!, {r1, r2, r4, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r6, r7} │ │ │ │ + stmia r5!, {r2, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, r3, r5 │ │ │ │ + adds r0, r4, r5 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r1, r4, r5, r6} │ │ │ │ + stmia r7!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r2, r3, r5, r7} │ │ │ │ + stmia r7!, {r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r1, r3, r4, r5, r6} │ │ │ │ + stmia r5!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r6, r2, r4 │ │ │ │ + adds r2, r3, r4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r4, r7} │ │ │ │ + stmia r7!, {r2, r4, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r1, r3, r4, r5} │ │ │ │ + stmia r5!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r6, r2, r3 │ │ │ │ + adds r2, r3, r3 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r1, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r4} │ │ │ │ + ldmia r0!, {r1, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r4!, {r3, r4, r5, r6, r7} │ │ │ │ + stmia r4!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, r2, r2 │ │ │ │ + adds r0, r3, r2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r2, [pc, #616] @ (394928 ) │ │ │ │ add.w r3, r6, #44 @ 0x2c │ │ │ │ ldr r1, [pc, #616] @ (39492c ) │ │ │ │ mov r0, r7 │ │ │ │ add r2, pc │ │ │ │ strd r5, r5, [sp, #16] │ │ │ │ @@ -1065822,93 +1065823,93 @@ │ │ │ │ orrs r5, r5 │ │ │ │ adds.w r6, ip, r2, asr #15 │ │ │ │ subs r7, #26 │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ - stmia r7!, {r1, r2, r3, r4} │ │ │ │ + stmia r7!, {r1, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r2, r4, r5, r6} │ │ │ │ + stmia r7!, {r3, r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r3, r4, r6, r7} │ │ │ │ + stmia r3!, {r2, r3, r4, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r6, #29 │ │ │ │ + asrs r0, r7, #29 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r4, r6} │ │ │ │ + stmia r7!, {r1, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r3, r5, r7} │ │ │ │ + stmia r7!, {r2, r3, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r2, r4, r7} │ │ │ │ + stmia r3!, {r3, r4, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r0, r6, #28 │ │ │ │ + asrs r4, r6, #28 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [sp, #144] @ 0x90 │ │ │ │ + ldr r4, [sp, #160] @ 0xa0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r7!, {r1, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r4, r6} │ │ │ │ + stmia r3!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r6, r6, #27 │ │ │ │ + asrs r2, r7, #27 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r1, r2, r5, r6} │ │ │ │ + stmia r7!, {r1, r3, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r4, r7} │ │ │ │ + stmia r7!, {r2, r4, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r5} │ │ │ │ + stmia r3!, {r2, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r7, #26 │ │ │ │ + asrs r0, r0, #27 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r3, r4, r5, r6} │ │ │ │ + stmia r7!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r7!, {r1, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r2!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r0, #26 │ │ │ │ + asrs r6, r0, #26 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r1, r5, r7} │ │ │ │ + stmia r7!, {r1, r2, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r2, r6, r7} │ │ │ │ + stmia r7!, {r3, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r2, r3, r5, r7} │ │ │ │ + stmia r2!, {r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r0, r1, #25 │ │ │ │ + asrs r4, r1, #25 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r2, r3, r5, r7} │ │ │ │ + stmia r7!, {r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r1, r4, r5, r6} │ │ │ │ + stmia r2!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r6, r1, #24 │ │ │ │ + asrs r2, r2, #24 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r0!, {r1} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r2, r4, r5} │ │ │ │ + stmia r2!, {r3, r4, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r0, r2, #23 │ │ │ │ + asrs r4, r2, #23 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r2, r5, r6, r7} │ │ │ │ + stmia r7!, {r3, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r4} │ │ │ │ + ldmia r0!, {r1, r3, r4} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r1!, {r1, r3, r4, r5, r6, r7} │ │ │ │ + stmia r1!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r6, r2, #22 │ │ │ │ + asrs r2, r3, #22 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r0!, {} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r6} │ │ │ │ + ldmia r0!, {r1, r3, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r1!, {r1, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r3, #21 │ │ │ │ + asrs r6, r3, #21 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 394248 │ │ │ │ @@ -1065929,17 +1065930,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - stmia r0!, {r4, r6, r7} │ │ │ │ + stmia r0!, {r2, r4, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r5, #17 │ │ │ │ + asrs r0, r6, #17 │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -1065982,15 +1065983,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldr r7, [sp, #888] @ 0x378 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r6!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r7!, {r1} │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r7, [sp, #656] @ 0x290 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1066180,43 +1066181,43 @@ │ │ │ │ nop │ │ │ │ ldr r7, [sp, #336] @ 0x150 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r7, [sp, #88] @ 0x58 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r6!, {r1, r6} │ │ │ │ + stmia r6!, {r1, r2, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r6!, {r3} │ │ │ │ + stmia r6!, {r2, r3} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r4, #11 │ │ │ │ + asrs r0, r5, #11 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r5!, {r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r1, #11 │ │ │ │ + asrs r0, r2, #11 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r5!, {r4, r5, r7} │ │ │ │ + stmia r5!, {r2, r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r1, #10 │ │ │ │ + asrs r0, r2, #10 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r5!, {r3, r4, r7} │ │ │ │ + stmia r5!, {r2, r3, r4, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r6, #9 │ │ │ │ + asrs r0, r7, #9 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r5!, {r1, r4, r5, r6} │ │ │ │ + stmia r5!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r6, r1, #9 │ │ │ │ + asrs r2, r2, #9 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r5!, {r3, r6} │ │ │ │ + stmia r5!, {r2, r3, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r4, #8 │ │ │ │ + asrs r0, r5, #8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r5!, {r1, r3, r4} │ │ │ │ + stmia r5!, {r1, r2, r3, r4} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r6, r6, #7 │ │ │ │ + asrs r2, r7, #7 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1066628,37 +1066629,37 @@ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ b.n 394f2a │ │ │ │ nop │ │ │ │ ... │ │ │ │ - stmia r2!, {r2, r4} │ │ │ │ + stmia r2!, {r3, r4} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r6, #27 │ │ │ │ + lsrs r4, r6, #27 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r1!, {r2, r3, r4, r5, r7} │ │ │ │ + stmia r1!, {r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r3, #26 │ │ │ │ + lsrs r4, r3, #26 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r0!, {r1, r3, r7} │ │ │ │ + stmia r0!, {r1, r2, r3, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r6, r4, #21 │ │ │ │ + lsrs r2, r5, #21 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r0!, {r2, r3, r5, r6} │ │ │ │ + stmia r0!, {r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r1, #21 │ │ │ │ + lsrs r4, r1, #21 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r6} │ │ │ │ + stmia r0!, {r1, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r2, r5, #20 │ │ │ │ + lsrs r6, r5, #20 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r0!, {r4, r5} │ │ │ │ + stmia r0!, {r2, r4, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r4, r1, #20 │ │ │ │ + lsrs r0, r2, #20 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ sub sp, #92 @ 0x5c │ │ │ │ @@ -1066908,41 +1066909,41 @@ │ │ │ │ nop │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r0, [sp, #280] @ 0x118 │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r0, [sp, #96] @ 0x60 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - wfi │ │ │ │ - lsls r0, r1, #1 │ │ │ │ - bkpt 0x0038 │ │ │ │ + ite cc │ │ │ │ + lslcc r0, r1, #1 │ │ │ │ + bkpt 0x003c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bkpt 0x002a │ │ │ │ + bkpt 0x002e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r6, r0, #12 │ │ │ │ + lsrs r2, r1, #12 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bkpt 0x000e │ │ │ │ + bkpt 0x0012 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r2, r5, #11 │ │ │ │ + lsrs r6, r5, #11 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - pop {r3, r6, r7, pc} │ │ │ │ + pop {r2, r3, r6, r7, pc} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r4, r4, #10 │ │ │ │ + lsrs r0, r5, #10 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - pop {r2, r3, r5, r7, pc} │ │ │ │ + pop {r4, r5, r7, pc} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r6, r0, #10 │ │ │ │ + lsrs r2, r1, #10 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - pop {r1, r2, r3, r7, pc} │ │ │ │ + pop {r1, r4, r7, pc} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r5, #9 │ │ │ │ + lsrs r4, r5, #9 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + pop {r2, r4, r5, r6, pc} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r2, r1, #9 │ │ │ │ + lsrs r6, r1, #9 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [pc, #392] @ (395614 ) │ │ │ │ @@ -1067109,37 +1067110,37 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ str r5, [sp, #488] @ 0x1e8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r5, [sp, #280] @ 0x118 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r6} │ │ │ │ + pop {r2, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - pop {r2, r3, r6} │ │ │ │ + pop {r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r5, #4 │ │ │ │ + lsrs r4, r5, #4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - pop {r4, r5} │ │ │ │ + pop {r2, r4, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r4, r1, #4 │ │ │ │ + lsrs r0, r2, #4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - pop {r2, r4} │ │ │ │ + pop {r3, r4} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r6, #3 │ │ │ │ + lsrs r4, r6, #3 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cbnz r0, 3956a2 │ │ │ │ + cbnz r4, 3956a2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r0, 3956ae │ │ │ │ + cbnz r4, 3956ae │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r4, r0, #2 │ │ │ │ + lsrs r0, r1, #2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cbnz r6, 3956ac │ │ │ │ + cbnz r2, 3956ae │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r4, #1 │ │ │ │ + lsrs r4, r4, #1 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #328] @ (3957a8 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1067272,50 +1067273,50 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 3956ec │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ str r3, [sp, #664] @ 0x298 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - revsh r2, r2 │ │ │ │ + revsh r6, r2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ @ instruction: 0xfb0dffff │ │ │ │ ldc2l 15, cr15, [pc, #1020] @ 395bb8 │ │ │ │ - revsh r4, r6 │ │ │ │ + revsh r0, r7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r2, 395806 │ │ │ │ + cbnz r6, 395806 │ │ │ │ lsls r0, r1, #1 │ │ │ │ lsls r5, r6, #4 │ │ │ │ movs r0, r0 │ │ │ │ - hlt 0x0026 │ │ │ │ + hlt 0x002a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r2, r0, #30 │ │ │ │ + lsls r6, r0, #30 │ │ │ │ lsls r5, r0, #1 │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - rev16 r4, r6 │ │ │ │ + rev16 r0, r7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r0, r2, #29 │ │ │ │ + lsls r4, r2, #29 │ │ │ │ lsls r5, r0, #1 │ │ │ │ bl 6857de │ │ │ │ - rev16 r0, r1 │ │ │ │ + rev16 r4, r1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r4, r4, #28 │ │ │ │ + lsls r0, r5, #28 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - rev16 r0, r7 │ │ │ │ + rev16 r4, r7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - hlt 0x003e │ │ │ │ + revsh r2, r0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - rev r0, r2 │ │ │ │ + rev r4, r2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r4, r5, #27 │ │ │ │ + lsls r0, r6, #27 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cbnz r2, 395838 │ │ │ │ + cbnz r6, 395838 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r4, r1, #27 │ │ │ │ + lsls r0, r2, #27 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 395650 │ │ │ │ @@ -1067336,17 +1067337,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - cbnz r0, 39585e │ │ │ │ + cbnz r4, 39585e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r4, r6, #24 │ │ │ │ + lsls r0, r7, #24 │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -1067415,19 +1067416,19 @@ │ │ │ │ bl 15070 │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ strd r2, r3, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - cbnz r2, 395936 │ │ │ │ + cbnz r6, 395936 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r0, r1, #23 │ │ │ │ + lsls r4, r1, #23 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cbnz r2, 395938 │ │ │ │ + cbnz r6, 395938 │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -1067466,17 +1067467,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - @ instruction: 0xb8d2 │ │ │ │ + @ instruction: 0xb8d6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r2, r5, #19 │ │ │ │ + lsls r6, r5, #19 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (395a00 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1067517,15 +1067518,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r0, [sp, #392] @ 0x188 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb896 │ │ │ │ + @ instruction: 0xb89a │ │ │ │ lsls r0, r1, #1 │ │ │ │ str r0, [sp, #160] @ 0xa0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -1067724,45 +1067725,45 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #72] @ (395c5c ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 395bcc │ │ │ │ - @ instruction: 0xb7e6 │ │ │ │ + @ instruction: 0xb7ea │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb770 │ │ │ │ + @ instruction: 0xb774 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r0, r1, #14 │ │ │ │ + lsls r4, r1, #14 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xb75c │ │ │ │ + @ instruction: 0xb760 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb6cc │ │ │ │ + @ instruction: 0xb6d0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r4, r4, #11 │ │ │ │ + lsls r0, r5, #11 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xb6ac │ │ │ │ + @ instruction: 0xb6b0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r4, r0, #11 │ │ │ │ + lsls r0, r1, #11 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xb68c │ │ │ │ + @ instruction: 0xb690 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r2, r4, #10 │ │ │ │ + lsls r6, r4, #10 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xb66c │ │ │ │ + cpsid │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r4, r0, #10 │ │ │ │ + lsls r0, r1, #10 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xb654 │ │ │ │ + setend be │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r2, r5, #9 │ │ │ │ + lsls r6, r5, #9 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xb63a │ │ │ │ + @ instruction: 0xb63e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r0, r2, #9 │ │ │ │ + lsls r4, r2, #9 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d13} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ vldr d9, [r1] │ │ │ │ @@ -1068116,17 +1068117,17 @@ │ │ │ │ vstr d7, [sp] │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ bl 52373c │ │ │ │ vldr d7, [sp] │ │ │ │ vdiv.f64 d7, d7, d0 │ │ │ │ b.n 396074 │ │ │ │ - sxtb r2, r6 │ │ │ │ + sxtb r6, r6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cdp2 0, 8, cr0, cr10, cr4, {2} │ │ │ │ + cdp2 0, 8, cr0, cr14, cr4, {2} │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r4, [sp, #32] │ │ │ │ cmp r1, #0 │ │ │ │ @@ -1069175,15 +1069176,15 @@ │ │ │ │ strd r1, r2, [sp, #88] @ 0x58 │ │ │ │ b.n 396f60 │ │ │ │ ... │ │ │ │ strh r0, [r0, #2] │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, sp, #304 @ 0x130 │ │ │ │ + add r0, sp, #320 @ 0x140 │ │ │ │ lsls r0, r1, #1 │ │ │ │ vmul.f64 d6, d9, d9 │ │ │ │ vldr d0, [sp, #264] @ 0x108 │ │ │ │ vldr d7, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d0, d9, d0 │ │ │ │ vmla.f64 d0, d6, d7 │ │ │ │ vldr d7, [sp, #272] @ 0x110 │ │ │ │ @@ -1069637,31 +1069638,31 @@ │ │ │ │ b.n 3971c4 │ │ │ │ nop │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ ... │ │ │ │ - add r2, pc, #192 @ (adr r2, 39753c ) │ │ │ │ + add r2, pc, #208 @ (adr r2, 39754c ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cdp 0, 4, cr0, cr6, cr4, {2} │ │ │ │ + cdp 0, 4, cr0, cr10, cr4, {2} │ │ │ │ ldrb r4, [r3, #7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r2, pc, #24 @ (adr r2, 3974a4 ) │ │ │ │ + add r2, pc, #40 @ (adr r2, 3974b4 ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, pc, #704 @ (adr r1, 397750 ) │ │ │ │ + add r1, pc, #720 @ (adr r1, 397760 ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, pc, #184 @ (adr r1, 39754c ) │ │ │ │ + add r1, pc, #200 @ (adr r1, 39755c ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stcl 0, cr0, [r6, #-272] @ 0xfffffef0 │ │ │ │ - add r1, pc, #80 @ (adr r1, 3974ec ) │ │ │ │ + stcl 0, cr0, [sl, #-272] @ 0xfffffef0 │ │ │ │ + add r1, pc, #96 @ (adr r1, 3974fc ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stc 0, cr0, [ip, #-272]! @ 0xfffffef0 │ │ │ │ + ldc 0, cr0, [r0, #-272]! @ 0xfffffef0 │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ vldr d7, [pc, #532] @ 3976b8 │ │ │ │ ldr.w r3, [r3, #176] @ 0xb0 │ │ │ │ cmp r4, r3 │ │ │ │ it eq │ │ │ │ vmoveq.f64 d7, d5 │ │ │ │ b.n 397188 │ │ │ │ @@ -1069830,20 +1069831,20 @@ │ │ │ │ vcmpe.f64 d13, d3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it ge │ │ │ │ vmovge.f64 d2, d13 │ │ │ │ b.w 396dea │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r5, [sp, #512] @ 0x200 │ │ │ │ + ldr r5, [sp, #528] @ 0x210 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xe9a20044 │ │ │ │ - ldr r4, [sp, #80] @ 0x50 │ │ │ │ + @ instruction: 0xe9a60044 │ │ │ │ + ldr r4, [sp, #96] @ 0x60 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xe82c0044 │ │ │ │ + @ instruction: 0xe8300044 │ │ │ │ vmov.f64 d4, d8 │ │ │ │ vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ mov.w r2, r8, lsl #2 │ │ │ │ add.w r1, r7, r8, lsl #5 │ │ │ │ str r2, [sp, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -1070376,33 +1070377,33 @@ │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ str r3, [sp, #24] │ │ │ │ strd r2, r1, [sp, #88] @ 0x58 │ │ │ │ str.w ip, [sp, #72] @ 0x48 │ │ │ │ b.n 397e32 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r0, [sp, #168] @ 0xa8 │ │ │ │ + ldr r0, [sp, #184] @ 0xb8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 397678 │ │ │ │ + b.n 397680 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r7, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 397618 │ │ │ │ + b.n 397620 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r7, [sp, #872] @ 0x368 │ │ │ │ + str r7, [sp, #888] @ 0x378 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 3985e8 │ │ │ │ + b.n 3985f0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r7, [sp, #568] @ 0x238 │ │ │ │ + str r7, [sp, #584] @ 0x248 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 39854c │ │ │ │ + b.n 398554 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r7, [sp, #24] │ │ │ │ + str r7, [sp, #40] @ 0x28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 398444 │ │ │ │ + b.n 39844c │ │ │ │ lsls r4, r0, #1 │ │ │ │ vmov.f64 d9, d8 │ │ │ │ subs r5, #1 │ │ │ │ beq.w 398060 │ │ │ │ vldr d6, [r8] │ │ │ │ vldr d3, [r4] │ │ │ │ vldr d2, [r4, #8] │ │ │ │ @@ -1070722,49 +1070723,49 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #88] @ (39822c ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 397642 │ │ │ │ ... │ │ │ │ - str r1, [sp, #816] @ 0x330 │ │ │ │ + str r1, [sp, #832] @ 0x340 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ble.n 3981b4 │ │ │ │ + ble.n 3981bc │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r1, [sp, #680] @ 0x2a8 │ │ │ │ + str r1, [sp, #696] @ 0x2b8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ble.n 398178 │ │ │ │ + ble.n 398180 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r1, [sp, #528] @ 0x210 │ │ │ │ + str r1, [sp, #544] @ 0x220 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ble.n 398138 │ │ │ │ + ble.n 398140 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r1, [sp, #392] @ 0x188 │ │ │ │ + str r1, [sp, #408] @ 0x198 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ble.n 3982fc │ │ │ │ + ble.n 398304 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r1, [sp, #280] @ 0x118 │ │ │ │ + str r1, [sp, #296] @ 0x128 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ble.n 3982c8 │ │ │ │ + ble.n 3982d0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r1, [sp, #176] @ 0xb0 │ │ │ │ + str r1, [sp, #192] @ 0xc0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ble.n 39829c │ │ │ │ + ble.n 3982a4 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r1, [sp, #0] │ │ │ │ + str r1, [sp, #16] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ble.n 398250 │ │ │ │ + ble.n 398258 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r0, [sp, #648] @ 0x288 │ │ │ │ + str r0, [sp, #664] @ 0x298 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bgt.n 39819c │ │ │ │ + bgt.n 3981a4 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r0, [sp, #488] @ 0x1e8 │ │ │ │ + str r0, [sp, #504] @ 0x1f8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bgt.n 398154 │ │ │ │ + bgt.n 39815c │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3888] @ 0xf30 │ │ │ │ sub sp, #148 @ 0x94 │ │ │ │ @@ -1071127,30 +1071128,30 @@ │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r2, [r7, #120] @ 0x78 │ │ │ │ lsls r0, r2, #1 │ │ │ │ str r0, [r4, #120] @ 0x78 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r6, #58] @ 0x3a │ │ │ │ + ldrh r4, [r6, #58] @ 0x3a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r5, #58] @ 0x3a │ │ │ │ + ldrh r6, [r5, #58] @ 0x3a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - vmla.i q8, q3, d4[0] │ │ │ │ - ldrh r4, [r6, #42] @ 0x2a │ │ │ │ + vmla.i q8, q5, d4[0] │ │ │ │ + ldrh r0, [r7, #42] @ 0x2a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bls.n 398550 │ │ │ │ + bls.n 398558 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r4, [r3, #42] @ 0x2a │ │ │ │ + ldrh r0, [r4, #42] @ 0x2a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bls.n 398728 │ │ │ │ + bls.n 398730 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r6, [r2, #40] @ 0x28 │ │ │ │ + ldrh r2, [r3, #40] @ 0x28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bls.n 3986a4 │ │ │ │ + bls.n 3986ac │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 398264 │ │ │ │ ldr.w r6, [pc, #1904] @ 398dc4 │ │ │ │ movs r4, #0 │ │ │ │ add r6, pc │ │ │ │ @@ -1071861,111 +1071862,111 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #204] @ (398e84 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 398d6a │ │ │ │ - ldrh r6, [r1, #32] │ │ │ │ + ldrh r2, [r2, #32] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r0, #30] │ │ │ │ + ldrh r2, [r1, #30] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r2, #28] │ │ │ │ + ldrh r0, [r3, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bvc.n 398d28 │ │ │ │ + bvc.n 398d30 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r0, [r7, #26] │ │ │ │ + ldrh r4, [r7, #26] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bvc.n 398cf8 │ │ │ │ + bvc.n 398d00 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r4, [r3, #26] │ │ │ │ + ldrh r0, [r4, #26] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bvc.n 398ec8 │ │ │ │ + bvc.n 398ed0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r6, [r7, #24] │ │ │ │ + ldrh r2, [r0, #26] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bvc.n 398e94 │ │ │ │ + bvc.n 398e9c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r0, [r5, #24] │ │ │ │ + ldrh r4, [r5, #24] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r0, #14] │ │ │ │ + ldrh r4, [r0, #14] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bpl.n 398da4 │ │ │ │ + bpl.n 398dac │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r6, [r5, #10] │ │ │ │ + ldrh r2, [r6, #10] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bpl.n 398d08 │ │ │ │ + bpl.n 398d10 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r6, [r1, #10] │ │ │ │ + ldrh r2, [r2, #10] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bpl.n 398ed0 │ │ │ │ + bpl.n 398ed8 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r0, [r6, #8] │ │ │ │ + ldrh r4, [r6, #8] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bpl.n 398e9c │ │ │ │ + bpl.n 398ea4 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r2, [r7, #6] │ │ │ │ + ldrh r6, [r7, #6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r5, #2] │ │ │ │ + ldrh r6, [r5, #2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r2, [r4, #52] @ 0x34 │ │ │ │ + strh r6, [r4, #52] @ 0x34 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bcs.n 398d94 │ │ │ │ + bcs.n 398d9c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r2, [r1, #52] @ 0x34 │ │ │ │ + strh r6, [r1, #52] @ 0x34 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bcs.n 398d6c │ │ │ │ + bcs.n 398d74 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r6, [r3, #50] @ 0x32 │ │ │ │ + strh r2, [r4, #50] @ 0x32 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bcs.n 398f1c │ │ │ │ + bcs.n 398f24 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r0, [r7, #48] @ 0x30 │ │ │ │ + strh r4, [r7, #48] @ 0x30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bcs.n 398ed8 │ │ │ │ + bcs.n 398ee0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r6, [r4, #46] @ 0x2e │ │ │ │ + strh r2, [r5, #46] @ 0x2e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bne.n 398e38 │ │ │ │ + bcs.n 398e40 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r0, [r1, #46] @ 0x2e │ │ │ │ + strh r4, [r1, #46] @ 0x2e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bne.n 398e08 │ │ │ │ + bne.n 398e10 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r6, [r5, #44] @ 0x2c │ │ │ │ + strh r2, [r6, #44] @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bne.n 398ddc │ │ │ │ + bne.n 398de4 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r2, [r2, #44] @ 0x2c │ │ │ │ + strh r6, [r2, #44] @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bne.n 398dac │ │ │ │ + bne.n 398db4 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r6, [r6, #42] @ 0x2a │ │ │ │ + strh r2, [r7, #42] @ 0x2a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bne.n 398d78 │ │ │ │ + bne.n 398d80 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r6, [r6, #42] @ 0x2a │ │ │ │ + strh r2, [r7, #42] @ 0x2a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r0, #42] @ 0x2a │ │ │ │ + strh r0, [r1, #42] @ 0x2a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r5, #38] @ 0x26 │ │ │ │ + strh r2, [r6, #38] @ 0x26 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bne.n 398e78 │ │ │ │ + bne.n 398e80 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r6, [r1, #38] @ 0x26 │ │ │ │ + strh r2, [r2, #38] @ 0x26 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - beq.n 398e40 │ │ │ │ + beq.n 398e48 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r0, [r6, #36] @ 0x24 │ │ │ │ + strh r4, [r6, #36] @ 0x24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - beq.n 398e0c │ │ │ │ + beq.n 398e14 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r6, [r2, #36] @ 0x24 │ │ │ │ + strh r2, [r3, #36] @ 0x24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - beq.n 398de0 │ │ │ │ + beq.n 398de8 │ │ │ │ lsls r4, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #808] @ (3991c0 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1072277,101 +1072278,101 @@ │ │ │ │ orrs r5, r5 │ │ │ │ adds.w r6, ip, r2, asr #15 │ │ │ │ subs r7, #26 │ │ │ │ ldrh r6, [r5, r5] │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r5, #28] │ │ │ │ + strh r6, [r5, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ bl 6ef1ce │ │ │ │ - strh r0, [r7, #30] │ │ │ │ + strh r4, [r7, #30] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r0, [r3, #28] │ │ │ │ + strh r4, [r3, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ lsls r5, r7, #13 │ │ │ │ movs r0, r0 │ │ │ │ - strh r6, [r5, #24] │ │ │ │ + strh r2, [r6, #24] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r7!, {r1, r2, r6} │ │ │ │ + ldmia r7!, {r1, r3, r6} │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldrh r0, [r4, r3] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r7, #22] │ │ │ │ + strh r6, [r7, #22] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r7!, {r1, r4} │ │ │ │ + ldmia r7!, {r1, r2, r4} │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldmia r2, {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xffffc9bf │ │ │ │ - vrshr.u64 d24, d28, #1 │ │ │ │ + vmlal.u q12, d31, d0[0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r6, {r2, r4, r6, r7} │ │ │ │ + ldmia r6, {r3, r4, r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r2, [r4, #20] │ │ │ │ + strh r6, [r4, #20] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r6!, {r1, r3, r4, r5, r7} │ │ │ │ + ldmia r6!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldmia r1!, {r0, r2, r4, r6} │ │ │ │ vqrshrun.s64 d28, , #1 │ │ │ │ - vmlal.u q12, d15, d20[0] │ │ │ │ + vmlal.u q12, d15, d24[0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r6, {r2, r3, r4, r5, r6} │ │ │ │ + ldmia r6!, {r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r2, [r1, #18] │ │ │ │ + strh r6, [r1, #18] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r6, {r1, r5, r6} │ │ │ │ + ldmia r6, {r1, r2, r5, r6} │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldmia r0, {r0, r2, r3, r4, r5} │ │ │ │ - vrshr.u32 d24, d14, #1 │ │ │ │ + vsubl.u q12, d15, d18 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r6!, {r1, r2, r4, r5} │ │ │ │ + ldmia r6!, {r1, r3, r4, r5} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r4, [r4, #20] │ │ │ │ + strh r0, [r5, #20] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r2, [r4, #22] │ │ │ │ + strh r6, [r4, #22] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r4, #14] │ │ │ │ + strh r0, [r5, #14] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r5, {r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r6!, {} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r6, [r0, #14] │ │ │ │ + strh r2, [r1, #14] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r5!, {r2, r3, r4, r6, r7} │ │ │ │ + ldmia r5, {r5, r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r6, [r6, #20] │ │ │ │ + strh r2, [r7, #20] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r0, [r6, #22] │ │ │ │ + strh r4, [r6, #22] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r2, [r1, #12] │ │ │ │ + strh r6, [r1, #12] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r5, {r1, r5, r7} │ │ │ │ + ldmia r5, {r1, r2, r5, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r4, [r3, #22] │ │ │ │ + strh r0, [r4, #22] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r2, [r7, #22] │ │ │ │ + strh r6, [r7, #22] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r0, #10] │ │ │ │ + strh r0, [r1, #10] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r5!, {r2, r3, r4, r6} │ │ │ │ + ldmia r5, {r5, r6} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r4, [r2, #22] │ │ │ │ + strh r0, [r3, #22] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bkpt 0x007c │ │ │ │ + bkpt 0x0080 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r4, [r7, #6] │ │ │ │ + strh r0, [r0, #8] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r5!, {r2, r4} │ │ │ │ + ldmia r5!, {r3, r4} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r0, [r5, #20] │ │ │ │ + strh r4, [r5, #20] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r2, [r5, #22] │ │ │ │ + strh r6, [r5, #22] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r6, #4] │ │ │ │ + strh r0, [r7, #4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r4!, {r2, r3, r6, r7} │ │ │ │ + ldmia r4, {r4, r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 398e88 │ │ │ │ @@ -1072392,17 +1072393,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldrb r0, [r3, #30] │ │ │ │ + ldrb r4, [r3, #30] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r3!, {r4, r5, r7} │ │ │ │ + ldmia r3!, {r2, r4, r5, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #28 │ │ │ │ movs r3, #0 │ │ │ │ @@ -1072429,17 +1072430,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #28 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - strh r0, [r0, #12] │ │ │ │ + strh r4, [r0, #12] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r3!, {r2, r4, r6} │ │ │ │ + ldmia r3, {r3, r4, r6} │ │ │ │ lsls r4, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #28 │ │ │ │ mov.w ip, #0 │ │ │ │ @@ -1072464,17 +1072465,17 @@ │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #28 │ │ │ │ pop {pc} │ │ │ │ - strh r6, [r4, #8] │ │ │ │ + strh r2, [r5, #8] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r2!, {r1, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1072513,17 +1072514,17 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #16] @ (399400 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3993ca │ │ │ │ nop │ │ │ │ - strh r2, [r4, #4] │ │ │ │ + strh r6, [r4, #4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r4, r5, r6} │ │ │ │ + ldmia r2!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r4, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ @@ -1072590,25 +1072591,25 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ nop │ │ │ │ - strh r2, [r7, #0] │ │ │ │ + strh r6, [r7, #0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r3} │ │ │ │ + ldmia r2!, {r1, r4} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r2, [r1, #0] │ │ │ │ + strh r6, [r1, #0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r6, r7} │ │ │ │ + ldmia r1, {r1, r5, r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrb r4, [r5, #31] │ │ │ │ + ldrb r0, [r6, #31] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r1!, {r6, r7} │ │ │ │ + ldmia r1!, {r2, r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ mov r7, r1 │ │ │ │ @@ -1072989,61 +1072990,61 @@ │ │ │ │ ... │ │ │ │ strb r0, [r4, r4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strb r6, [r4, r1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r6, #26] │ │ │ │ + ldrb r6, [r6, #26] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r7} │ │ │ │ + ldmia r0!, {r1, r3, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrb r6, [r0, #25] │ │ │ │ + ldrb r2, [r1, #25] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r7, #22] │ │ │ │ + ldrb r4, [r7, #22] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r2, r3, r7} │ │ │ │ + stmia r7!, {r4, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrb r6, [r3, #22] │ │ │ │ + ldrb r2, [r4, #22] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r4, r5, r6} │ │ │ │ + stmia r7!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrb r6, [r4, #21] │ │ │ │ + ldrb r2, [r5, #21] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r4, r5} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - bge.n 3999c4 │ │ │ │ + bge.n 3999cc │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r2, #20] │ │ │ │ + ldrb r4, [r2, #20] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r6!, {r2, r5, r6, r7} │ │ │ │ + stmia r6!, {r3, r5, r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrb r2, [r4, #19] │ │ │ │ + ldrb r6, [r4, #19] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r6!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrb r4, [r5, #18] │ │ │ │ + ldrb r0, [r6, #18] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r6!, {r7} │ │ │ │ + stmia r6!, {r2, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrb r2, [r1, #18] │ │ │ │ + ldrb r6, [r1, #18] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r4, r6} │ │ │ │ + stmia r6!, {r1, r5, r6} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrb r0, [r4, #17] │ │ │ │ + ldrb r4, [r4, #17] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r6!, {r2, r4, r5} │ │ │ │ + stmia r6!, {r3, r4, r5} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrb r2, [r0, #16] │ │ │ │ + ldrb r6, [r0, #16] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r4, r6, r7} │ │ │ │ + stmia r5!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrb r6, [r4, #15] │ │ │ │ + ldrb r2, [r5, #15] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r5!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r5, r3 │ │ │ │ @@ -1073094,17 +1073095,17 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #12] @ (3999d8 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 399960 │ │ │ │ - ldrb r0, [r1, #11] │ │ │ │ + ldrb r4, [r1, #11] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r4!, {r2, r3, r4, r7} │ │ │ │ + stmia r4!, {r5, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r6, r2 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1073145,17 +1073146,17 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #12] @ (399a54 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 399a02 │ │ │ │ - ldrb r4, [r1, #9] │ │ │ │ + ldrb r0, [r2, #9] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r4!, {r5} │ │ │ │ + stmia r4!, {r2, r5} │ │ │ │ lsls r4, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #88] @ (399ac0 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1073195,15 +1073196,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldr r7, [pc, #632] @ (399d3c ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r4, [r3, #8] │ │ │ │ + ldrb r0, [r4, #8] │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r7, [pc, #408] @ (399c68 ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ @@ -1073408,64 +1073409,64 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ ldr r7, [pc, #144] @ (399d7c ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r6, [r5, #6] │ │ │ │ + ldrb r2, [r6, #6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ mrc2 15, 0, pc, cr7, cr15, {7} │ │ │ │ mrc2 15, 5, pc, cr9, cr15, {7} │ │ │ │ - ldrb r0, [r6, #6] │ │ │ │ + ldrb r4, [r6, #6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r0, #6] │ │ │ │ + ldrb r6, [r0, #6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ lsls r5, r0, #8 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r2, [r3, #4] │ │ │ │ + ldrb r6, [r3, #4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + stmia r2!, {r1, r4, r5, r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldr r6, [pc, #544] @ (399f34 ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r4, [r4, #3] │ │ │ │ + ldrb r0, [r5, #3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r3, r4, r5, r7} │ │ │ │ + stmia r2!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ mrc2 15, 4, pc, cr7, cr15, {7} │ │ │ │ pldw [r1, #255]! │ │ │ │ - ldrb r6, [r4, #2] │ │ │ │ + ldrb r2, [r5, #2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r1, r3, r4, r5, r6} │ │ │ │ + stmia r2!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrb r4, [r1, #2] │ │ │ │ + ldrb r0, [r2, #2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r5, r6} │ │ │ │ + stmia r2!, {r2, r5, r6} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrb r2, [r6, #1] │ │ │ │ + ldrb r6, [r6, #1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r2, r3, r6} │ │ │ │ + stmia r2!, {r4, r6} │ │ │ │ lsls r4, r0, #1 │ │ │ │ bl 2cbd3e >::_M_default_append(unsigned int)@@Base+0x491aa> │ │ │ │ - ldrb r2, [r3, #2] │ │ │ │ + ldrb r6, [r3, #2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ bl 257d46 │ │ │ │ - ldrb r2, [r1, #0] │ │ │ │ + ldrb r6, [r1, #0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r4, r6, r7} │ │ │ │ + stmia r1!, {r1, r5, r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strb r0, [r6, #31] │ │ │ │ + strb r4, [r6, #31] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r1!, {r2, r6, r7} │ │ │ │ + stmia r1!, {r3, r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ bl 1b5d5a │ │ │ │ - strb r2, [r0, #31] │ │ │ │ + strb r6, [r0, #31] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r4, r7} │ │ │ │ + stmia r1!, {r1, r3, r4, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 399ad0 │ │ │ │ @@ -1073486,17 +1073487,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - strb r4, [r7, #27] │ │ │ │ + strb r0, [r0, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r0!, {r4, r6, r7} │ │ │ │ + stmia r0!, {r2, r4, r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -1073548,19 +1073549,19 @@ │ │ │ │ add r1, pc │ │ │ │ bl 521dc0 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ str r0, [r4, #44] @ 0x2c │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - strb r0, [r5, #28] │ │ │ │ + strb r4, [r5, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r0!, {r3, r6} │ │ │ │ + stmia r0!, {r2, r3, r6} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r0, [r1, #18] │ │ │ │ + strh r4, [r1, #18] │ │ │ │ lsls r4, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #208] @ (399f30 ) │ │ │ │ sub sp, #24 │ │ │ │ @@ -1073640,21 +1073641,21 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ ldr r3, [pc, #664] @ (39a1cc ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r4, [r3, #26] │ │ │ │ + strb r0, [r4, #26] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r4, [r3, #25] │ │ │ │ + strb r0, [r4, #25] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - itt hi │ │ │ │ + it hi │ │ │ │ lslhi r4, r0, #1 │ │ │ │ - ldrhi r3, [pc, #0] @ (399f48 ) │ │ │ │ + ldr r3, [pc, #0] @ (399f48 ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ mov r7, r2 │ │ │ │ @@ -1073922,37 +1073923,37 @@ │ │ │ │ mov r3, r2 │ │ │ │ b.n 39a04c │ │ │ │ ... │ │ │ │ ldr r2, [pc, #664] @ (39a4d4 ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r2, [r2, #22] │ │ │ │ + strb r6, [r2, #22] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bkpt 0x00b2 │ │ │ │ + bkpt 0x00b6 │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldr r2, [pc, #304] @ (39a37c ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r7, #34] @ 0x22 │ │ │ │ + ldrh r4, [r7, #34] @ 0x22 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strb r6, [r1, #19] │ │ │ │ + strb r2, [r2, #19] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - pop {r1, r2, r3, r5, r6, r7, pc} │ │ │ │ + pop {r1, r4, r5, r6, r7, pc} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strb r2, [r6, #18] │ │ │ │ + strb r6, [r6, #18] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - pop {r1, r4, r6, r7, pc} │ │ │ │ + pop {r1, r2, r4, r6, r7, pc} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strb r2, [r1, #15] │ │ │ │ + strb r6, [r1, #15] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - pop {r1, r3, r5, r6, r7} │ │ │ │ + pop {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strb r2, [r0, #13] │ │ │ │ + strb r6, [r0, #13] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - pop {r1, r5, r6} │ │ │ │ + pop {r1, r2, r5, r6} │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2960] @ 0xb90 │ │ │ │ ldr r5, [pc, #756] @ (39a57c ) │ │ │ │ @@ -1074219,35 +1074220,35 @@ │ │ │ │ str r0, [r5, #0] │ │ │ │ b.n 39a3a4 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ bx pc │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r0, [r1, #9] │ │ │ │ + strb r4, [r1, #9] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r4, [r6, #6] │ │ │ │ + strb r0, [r7, #6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - revsh r4, r2 │ │ │ │ + revsh r0, r3 │ │ │ │ lsls r4, r0, #1 │ │ │ │ mov r4, ip │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r2, [r5, #5] │ │ │ │ + strb r6, [r5, #5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - hlt 0x000a │ │ │ │ + hlt 0x000e │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strb r0, [r7, #5] │ │ │ │ + strb r4, [r7, #5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r0, [r1, #3] │ │ │ │ + strb r4, [r1, #3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r0, 39a5e2 │ │ │ │ + cbnz r4, 39a5e2 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r6, [r3, #124] @ 0x7c │ │ │ │ + ldr r2, [r4, #124] @ 0x7c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb8fe │ │ │ │ + cbnz r2, 39a5b0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3912] @ 0xf48 │ │ │ │ sub sp, #132 @ 0x84 │ │ │ │ @@ -1075104,127 +1075105,127 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 39adc0 │ │ │ │ nop │ │ │ │ add r0, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [r7, #112] @ 0x70 │ │ │ │ + ldr r6, [r7, #112] @ 0x70 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb858 │ │ │ │ + @ instruction: 0xb85c │ │ │ │ lsls r4, r0, #1 │ │ │ │ mvns r6, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [r3, #112] @ 0x70 │ │ │ │ + ldr r6, [r3, #112] @ 0x70 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [r4, #104] @ 0x68 │ │ │ │ + ldr r2, [r5, #104] @ 0x68 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb7c4 │ │ │ │ + @ instruction: 0xb7c8 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r0, [r1, #104] @ 0x68 │ │ │ │ + ldr r4, [r1, #104] @ 0x68 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb7a6 │ │ │ │ + @ instruction: 0xb7aa │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r4, [r2, #100] @ 0x64 │ │ │ │ + ldr r0, [r3, #100] @ 0x64 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb772 │ │ │ │ + @ instruction: 0xb776 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r4, [r2, #100] @ 0x64 │ │ │ │ + ldr r0, [r3, #100] @ 0x64 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r3, #88] @ 0x58 │ │ │ │ + ldr r0, [r4, #88] @ 0x58 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r7, #80] @ 0x50 │ │ │ │ + ldr r0, [r0, #84] @ 0x54 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [r5, #52] @ 0x34 │ │ │ │ + ldr r4, [r5, #52] @ 0x34 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r1, r2, r7} │ │ │ │ + push {r1, r3, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r2, [r5, #48] @ 0x30 │ │ │ │ + ldr r6, [r5, #48] @ 0x30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [r7, #12] │ │ │ │ + ldr r2, [r0, #16] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - sxth r6, r3 │ │ │ │ + sxth r2, r4 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r4, [r4, #12] │ │ │ │ + ldr r0, [r5, #12] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - sxth r4, r0 │ │ │ │ + sxth r0, r1 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r2, [r1, #12] │ │ │ │ + ldr r6, [r1, #12] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbz r2, 39af9e │ │ │ │ + cbz r6, 39af9e │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r4, [r7, #4] │ │ │ │ + ldr r0, [r0, #8] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbz r4, 39af92 │ │ │ │ + cbz r0, 39af94 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r4, [r2, #4] │ │ │ │ + ldr r0, [r3, #4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbz r4, 39af90 │ │ │ │ + cbz r0, 39af92 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r2, [r7, #0] │ │ │ │ + ldr r6, [r7, #0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbz r2, 39af92 │ │ │ │ + cbz r6, 39af92 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r0, [r0, #4] │ │ │ │ + ldr r4, [r0, #4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r5, #120] @ 0x78 │ │ │ │ + str r4, [r5, #120] @ 0x78 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - sub sp, #288 @ 0x120 │ │ │ │ + sub sp, #304 @ 0x130 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r0, [r2, #120] @ 0x78 │ │ │ │ + str r4, [r2, #120] @ 0x78 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - sub sp, #184 @ 0xb8 │ │ │ │ + sub sp, #200 @ 0xc8 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r2, [r6, #116] @ 0x74 │ │ │ │ + str r6, [r6, #116] @ 0x74 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - sub sp, #64 @ 0x40 │ │ │ │ + sub sp, #80 @ 0x50 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r4, [r2, #116] @ 0x74 │ │ │ │ + str r0, [r3, #116] @ 0x74 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add sp, #456 @ 0x1c8 │ │ │ │ + add sp, #472 @ 0x1d8 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r2, [r7, #112] @ 0x70 │ │ │ │ + str r6, [r7, #112] @ 0x70 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add sp, #352 @ 0x160 │ │ │ │ + add sp, #368 @ 0x170 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r0, [r4, #112] @ 0x70 │ │ │ │ + str r4, [r4, #112] @ 0x70 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add sp, #248 @ 0xf8 │ │ │ │ + add sp, #264 @ 0x108 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r6, [r0, #112] @ 0x70 │ │ │ │ + str r2, [r1, #112] @ 0x70 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add sp, #144 @ 0x90 │ │ │ │ + add sp, #160 @ 0xa0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r4, [r5, #108] @ 0x6c │ │ │ │ + str r0, [r6, #108] @ 0x6c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add sp, #40 @ 0x28 │ │ │ │ + add sp, #56 @ 0x38 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r2, [r2, #108] @ 0x6c │ │ │ │ + str r6, [r2, #108] @ 0x6c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, sp, #960 @ 0x3c0 │ │ │ │ + add r7, sp, #976 @ 0x3d0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r0, [r7, #104] @ 0x68 │ │ │ │ + str r4, [r7, #104] @ 0x68 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, sp, #856 @ 0x358 │ │ │ │ + add r7, sp, #872 @ 0x368 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r6, [r3, #104] @ 0x68 │ │ │ │ + str r2, [r4, #104] @ 0x68 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, sp, #752 @ 0x2f0 │ │ │ │ + add r7, sp, #768 @ 0x300 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r4, [r0, #104] @ 0x68 │ │ │ │ + str r0, [r1, #104] @ 0x68 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, sp, #648 @ 0x288 │ │ │ │ + add r7, sp, #664 @ 0x298 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r2, [r5, #100] @ 0x64 │ │ │ │ + str r6, [r5, #100] @ 0x64 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, sp, #544 @ 0x220 │ │ │ │ + add r7, sp, #560 @ 0x230 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r0, [r2, #100] @ 0x64 │ │ │ │ + str r4, [r2, #100] @ 0x64 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, sp, #440 @ 0x1b8 │ │ │ │ + add r7, sp, #456 @ 0x1c8 │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r5, [pc, #468] @ (39b1dc ) │ │ │ │ @@ -1075404,35 +1075405,35 @@ │ │ │ │ b.n 39b17a │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ subs r1, #254 @ 0xfe │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [r0, #72] @ 0x48 │ │ │ │ + str r2, [r1, #72] @ 0x48 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, sp, #664 @ 0x298 │ │ │ │ + add r5, sp, #680 @ 0x2a8 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r0, [r4, #68] @ 0x44 │ │ │ │ + str r4, [r4, #68] @ 0x44 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, sp, #512 @ 0x200 │ │ │ │ + add r5, sp, #528 @ 0x210 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r0, [r6, #64] @ 0x40 │ │ │ │ + str r4, [r6, #64] @ 0x40 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, sp, #320 @ 0x140 │ │ │ │ + add r5, sp, #336 @ 0x150 │ │ │ │ lsls r4, r0, #1 │ │ │ │ subs r0, #142 @ 0x8e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r3, #56] @ 0x38 │ │ │ │ + str r6, [r3, #56] @ 0x38 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, sp, #744 @ 0x2e8 │ │ │ │ + add r4, sp, #760 @ 0x2f8 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r4, [r7, #52] @ 0x34 │ │ │ │ + str r0, [r0, #56] @ 0x38 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, sp, #624 @ 0x270 │ │ │ │ + add r4, sp, #640 @ 0x280 │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #688] @ (39b4d4 ) │ │ │ │ @@ -1075680,39 +1075681,39 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 39b494 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ adds r7, #228 @ 0xe4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r5, #44] @ 0x2c │ │ │ │ + str r6, [r5, #44] @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, sp, #40 @ 0x28 │ │ │ │ + add r4, sp, #56 @ 0x38 │ │ │ │ lsls r4, r0, #1 │ │ │ │ adds r7, #164 @ 0xa4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r1, #44] @ 0x2c │ │ │ │ + str r0, [r2, #44] @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r4, #16] │ │ │ │ + str r6, [r4, #16] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r2, sp, #264 @ 0x108 │ │ │ │ + add r2, sp, #280 @ 0x118 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r4, [r2, #16] │ │ │ │ + str r0, [r3, #16] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r7, #8] │ │ │ │ + str r0, [r0, #12] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, sp, #872 @ 0x368 │ │ │ │ + add r1, sp, #888 @ 0x378 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r4, [r3, #8] │ │ │ │ + str r0, [r4, #8] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, sp, #744 @ 0x2e8 │ │ │ │ + add r1, sp, #760 @ 0x2f8 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r2, [r0, #8] │ │ │ │ + str r6, [r0, #8] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ + add r1, sp, #656 @ 0x290 │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3848] @ 0xf08 │ │ │ │ sub sp, #196 @ 0xc4 │ │ │ │ @@ -1076146,35 +1076147,35 @@ │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ bkpt 0x00b0 │ │ │ │ adds r4, #216 @ 0xd8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r0, [r1, r7] │ │ │ │ + ldrsh r4, [r1, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, sp, #920 @ 0x398 │ │ │ │ + add r0, sp, #936 @ 0x3a8 │ │ │ │ lsls r4, r0, #1 │ │ │ │ adds r4, #124 @ 0x7c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r4, [r1, r6] │ │ │ │ + ldrsh r0, [r2, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r3, r5] │ │ │ │ + ldrb r4, [r3, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r6, r2] │ │ │ │ + ldrb r4, [r6, r2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, pc, #832 @ (adr r5, 39bd3c ) │ │ │ │ + add r5, pc, #848 @ (adr r5, 39bd4c ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrb r6, [r2, r2] │ │ │ │ + ldrb r2, [r3, r2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, pc, #728 @ (adr r5, 39bcdc ) │ │ │ │ + add r5, pc, #744 @ (adr r5, 39bcec ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r4, [r4, r6] │ │ │ │ + ldrh r0, [r5, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, pc, #784 @ (adr r4, 39bd1c ) │ │ │ │ + add r4, pc, #800 @ (adr r4, 39bd2c ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldr r1, [sp, #264] @ 0x108 │ │ │ │ mov r2, r0 │ │ │ │ str r1, [sp, #0] │ │ │ │ vmov.f64 d2, d9 │ │ │ │ ldr r1, [sp, #140] @ 0x8c │ │ │ │ vmov.f64 d1, d8 │ │ │ │ @@ -1076382,57 +1076383,57 @@ │ │ │ │ bl 17d50 │ │ │ │ ldr r4, [sp, #60] @ 0x3c │ │ │ │ b.n 39b588 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ add r7, pc, #120 @ (adr r7, 39bcbc ) │ │ │ │ ldr r0, [pc, #928] @ (39bfe4 ) │ │ │ │ vpmin.f32 , q15, │ │ │ │ - ldrh r6, [r1, r2] │ │ │ │ + ldrh r2, [r2, r2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r3, pc, #696 @ (adr r3, 39bf08 ) │ │ │ │ + add r3, pc, #712 @ (adr r3, 39bf18 ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r2, [r3, r0] │ │ │ │ + ldrh r6, [r3, r0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r3, pc, #224 @ (adr r3, 39bd38 ) │ │ │ │ + add r3, pc, #240 @ (adr r3, 39bd48 ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r2, [r7, r7] │ │ │ │ + ldr r6, [r7, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r3, pc, #96 @ (adr r3, 39bcc0 ) │ │ │ │ + add r3, pc, #112 @ (adr r3, 39bcd0 ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r6, [r3, r7] │ │ │ │ + ldr r2, [r4, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r2, pc, #1008 @ (adr r2, 39c058 ) │ │ │ │ + add r3, pc, #0 @ (adr r3, 39bc68 ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r2, [r0, r7] │ │ │ │ + ldr r6, [r0, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r2, pc, #896 @ (adr r2, 39bff0 ) │ │ │ │ + add r2, pc, #912 @ (adr r2, 39c000 ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r6, [r4, r6] │ │ │ │ + ldr r2, [r5, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r2, pc, #784 @ (adr r2, 39bf88 ) │ │ │ │ + add r2, pc, #800 @ (adr r2, 39bf98 ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r2, [r1, r6] │ │ │ │ + ldr r6, [r1, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r2, pc, #672 @ (adr r2, 39bf20 ) │ │ │ │ + add r2, pc, #688 @ (adr r2, 39bf30 ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r0, [r6, r5] │ │ │ │ + ldr r4, [r6, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r2, pc, #568 @ (adr r2, 39bec0 ) │ │ │ │ + add r2, pc, #584 @ (adr r2, 39bed0 ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r2, [r2, r5] │ │ │ │ + ldr r6, [r2, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r2, pc, #456 @ (adr r2, 39be58 ) │ │ │ │ + add r2, pc, #472 @ (adr r2, 39be68 ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r4, [r6, r4] │ │ │ │ + ldr r0, [r7, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r2, pc, #336 @ (adr r2, 39bde8 ) │ │ │ │ + add r2, pc, #352 @ (adr r2, 39bdf8 ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r6, [r2, r4] │ │ │ │ + ldr r2, [r3, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r2, pc, #216 @ (adr r2, 39bd78 ) │ │ │ │ + add r2, pc, #232 @ (adr r2, 39bd88 ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3744] @ 0xea0 │ │ │ │ sub sp, #252 @ 0xfc │ │ │ │ @@ -1076787,19 +1076788,19 @@ │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ mov r5, r6 │ │ │ │ ldr r6, [r3, #0] │ │ │ │ b.n 39be0c │ │ │ │ ... │ │ │ │ cmp r5, #70 @ 0x46 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [r2, r2] │ │ │ │ + ldr r6, [r2, r2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsb r0, [r0, r6] │ │ │ │ + ldrsb r4, [r0, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ sub.w r5, sl, r3 │ │ │ │ vmov s13, r3 │ │ │ │ add.w r5, r0, r5, lsl #3 │ │ │ │ vcvt.f64.s32 d6, s13 │ │ │ │ vldr d7, [r5] │ │ │ │ vnmls.f64 d7, d6, d13 │ │ │ │ @@ -1077058,15 +1077059,15 @@ │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ subs r6, r5, r6 │ │ │ │ orr.w r9, r4, r6 │ │ │ │ ldr r6, [r3, #0] │ │ │ │ b.n 39be0c │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - strh r4, [r4, r4] │ │ │ │ + strh r0, [r5, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ ldr r5, [r3, #0] │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r5, r3 │ │ │ │ ble.n 39c3b0 │ │ │ │ @@ -1077338,25 +1077339,25 @@ │ │ │ │ b.n 39c488 │ │ │ │ vmov.f64 d7, d3 │ │ │ │ vmov.f64 d3, d2 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ b.n 39c488 │ │ │ │ nop │ │ │ │ ... │ │ │ │ - str r6, [r2, r6] │ │ │ │ + str r2, [r3, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ movs r6, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r7, [pc, #688] @ (39c9b0 ) │ │ │ │ + ldr r7, [pc, #704] @ (39c9c0 ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [sp, #816] @ 0x330 │ │ │ │ + ldr r0, [sp, #832] @ 0x340 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r7, [pc, #32] @ (39c728 ) │ │ │ │ + ldr r7, [pc, #48] @ (39c738 ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ vldr d7, [sp, #176] @ 0xb0 │ │ │ │ ldr r2, [r2, #4] │ │ │ │ vsub.f64 d5, d7, d9 │ │ │ │ vldr d7, [sp, #168] @ 0xa8 │ │ │ │ add.w r2, r2, #1408 @ 0x580 │ │ │ │ @@ -1077595,27 +1077596,27 @@ │ │ │ │ add r1, sp, #212 @ 0xd4 │ │ │ │ movw r3, #1383 @ 0x567 │ │ │ │ add r2, pc │ │ │ │ bl 16ddc │ │ │ │ b.n 39c65a │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r5, [pc, #264] @ (39cb24 ) │ │ │ │ + ldr r5, [pc, #280] @ (39cb34 ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [sp, #384] @ 0x180 │ │ │ │ + str r6, [sp, #400] @ 0x190 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r5, [pc, #160] @ (39cac4 ) │ │ │ │ + ldr r5, [pc, #176] @ (39cad4 ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [sp, #280] @ 0x118 │ │ │ │ + str r6, [sp, #296] @ 0x128 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r3, [pc, #840] @ (39cd74 ) │ │ │ │ + ldr r3, [pc, #856] @ (39cd84 ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [sp, #968] @ 0x3c8 │ │ │ │ + str r4, [sp, #984] @ 0x3d8 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r3, [pc, #352] @ (39cb94 ) │ │ │ │ + ldr r3, [pc, #368] @ (39cba4 ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r2, [sp, #68] @ 0x44 │ │ │ │ cmp.w r8, #1 │ │ │ │ vldr d6, [r2] │ │ │ │ vabs.f64 d6, d6 │ │ │ │ ble.n 39ca5c │ │ │ │ add.w r3, r2, #8 │ │ │ │ @@ -1078107,53 +1078108,53 @@ │ │ │ │ b.n 39ce92 │ │ │ │ nop │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #243 @ 0xf3 │ │ │ │ ... │ │ │ │ - ldr r2, [pc, #840] @ (39d354 ) │ │ │ │ + ldr r2, [pc, #856] @ (39d364 ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r1, [pc, #8] @ (39d018 ) │ │ │ │ + ldr r1, [pc, #24] @ (39d028 ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [sp, #136] @ 0x88 │ │ │ │ + str r2, [sp, #152] @ 0x98 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r0, [pc, #160] @ (39d0b8 ) │ │ │ │ + ldr r0, [pc, #176] @ (39d0c8 ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r1, [sp, #288] @ 0x120 │ │ │ │ + str r1, [sp, #304] @ 0x130 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r0, [pc, #56] @ (39d058 ) │ │ │ │ + ldr r0, [pc, #72] @ (39d068 ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r1, [sp, #176] @ 0xb0 │ │ │ │ + str r1, [sp, #192] @ 0xc0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - bx r5 │ │ │ │ + bx r6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - mov lr, r7 │ │ │ │ + mov sl, r8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r3, #62] @ 0x3e │ │ │ │ + ldrh r0, [r4, #62] @ 0x3e │ │ │ │ lsls r4, r0, #1 │ │ │ │ - mov sl, r4 │ │ │ │ + mov lr, r4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r1, #62] @ 0x3e │ │ │ │ + ldrh r4, [r1, #62] @ 0x3e │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp sl, r5 │ │ │ │ + cmp lr, r5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r1, #54] @ 0x36 │ │ │ │ + ldrh r4, [r1, #54] @ 0x36 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r8, r2 │ │ │ │ + cmp ip, r2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r5, #52] @ 0x34 │ │ │ │ + ldrh r2, [r6, #52] @ 0x34 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r6, lr │ │ │ │ + cmp r2, pc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r2, #52] @ 0x34 │ │ │ │ + ldrh r0, [r3, #52] @ 0x34 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r4, fp │ │ │ │ + cmp r0, ip │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r7, #50] @ 0x32 │ │ │ │ + ldrh r6, [r7, #50] @ 0x32 │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2528] @ 0x9e0 │ │ │ │ subw sp, sp, #1468 @ 0x5bc │ │ │ │ @@ -1078430,37 +1078431,37 @@ │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ adds r0, r1, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ adds r6, r1, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r4, r5 │ │ │ │ + cmp r0, r6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r1, #30] │ │ │ │ + ldrh r0, [r2, #30] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r4, r2 │ │ │ │ + cmp r0, r3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r6, #28] │ │ │ │ + ldrh r0, [r7, #28] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - negs r4, r7 │ │ │ │ + cmp r0, r0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r3, #28] │ │ │ │ + ldrh r0, [r4, #28] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - negs r2, r4 │ │ │ │ + negs r6, r4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r0, #28] │ │ │ │ + ldrh r6, [r0, #28] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - negs r0, r1 │ │ │ │ + negs r4, r1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r5, #26] │ │ │ │ + ldrh r4, [r5, #26] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - tst r0, r3 │ │ │ │ + tst r4, r3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r7, #24] │ │ │ │ + ldrh r4, [r7, #24] │ │ │ │ lsls r4, r0, #1 │ │ │ │ vldr d7, [pc, #648] @ 39d608 │ │ │ │ cmp r0, r8 │ │ │ │ ble.n 39d3ae │ │ │ │ vldr d7, [pc, #640] @ 39d608 │ │ │ │ ldr r2, [r5, #0] │ │ │ │ vmov.f64 d4, d7 │ │ │ │ @@ -1078662,25 +1078663,25 @@ │ │ │ │ ldr r0, [pc, #40] @ (39d624 ) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 39d2ba │ │ │ │ nop │ │ │ │ ... │ │ │ │ - asrs r6, r5 │ │ │ │ + asrs r2, r6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r1, #18] │ │ │ │ + ldrh r2, [r2, #18] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - subs r7, #122 @ 0x7a │ │ │ │ + subs r7, #126 @ 0x7e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r3, #4] │ │ │ │ + ldrh r6, [r3, #4] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - subs r7, #74 @ 0x4a │ │ │ │ + subs r7, #78 @ 0x4e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r5, #2] │ │ │ │ + ldrh r6, [r5, #2] │ │ │ │ lsls r4, r0, #1 │ │ │ │ mov r0, r4 │ │ │ │ ldr.w r8, [pc, #2260] @ 39df00 │ │ │ │ bl 522480 │ │ │ │ ldr.w r1, [sp, #1568] @ 0x620 │ │ │ │ ldrd r3, r2, [r7, #196] @ 0xc4 │ │ │ │ str r0, [sp, #212] @ 0xd4 │ │ │ │ @@ -1079531,83 +1079532,83 @@ │ │ │ │ ldr r0, [pc, #156] @ (39df88 ) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 39d2ba │ │ │ │ nop │ │ │ │ ... │ │ │ │ - subs r7, #32 │ │ │ │ + subs r7, #36 @ 0x24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r5, #152 @ 0x98 │ │ │ │ + subs r5, #156 @ 0x9c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r6, #52] @ 0x34 │ │ │ │ + strh r2, [r7, #52] @ 0x34 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - subs r5, #62 @ 0x3e │ │ │ │ + subs r5, #66 @ 0x42 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r3, #50] @ 0x32 │ │ │ │ + strh r0, [r4, #50] @ 0x32 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - subs r4, #142 @ 0x8e │ │ │ │ + subs r4, #146 @ 0x92 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r5, #44] @ 0x2c │ │ │ │ + strh r0, [r6, #44] @ 0x2c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - subs r4, #112 @ 0x70 │ │ │ │ + subs r4, #116 @ 0x74 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r1, #44] @ 0x2c │ │ │ │ + strh r2, [r2, #44] @ 0x2c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r2, [r3, r2] │ │ │ │ + strh r6, [r3, r2] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - subs r2, #0 │ │ │ │ + subs r2, #4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r0, [r4, #24] │ │ │ │ + strh r4, [r4, #24] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - subs r1, #232 @ 0xe8 │ │ │ │ + subs r1, #236 @ 0xec │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r0, [r1, #24] │ │ │ │ + strh r4, [r1, #24] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - subs r1, #108 @ 0x6c │ │ │ │ + subs r1, #112 @ 0x70 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r1, #20] │ │ │ │ + strh r0, [r2, #20] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - subs r1, #74 @ 0x4a │ │ │ │ + subs r1, #78 @ 0x4e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, #170 @ 0xaa │ │ │ │ + subs r0, #174 @ 0xae │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r0, [r2, #14] │ │ │ │ + strh r4, [r2, #14] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - subs r0, #110 @ 0x6e │ │ │ │ + subs r0, #114 @ 0x72 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, #62 @ 0x3e │ │ │ │ + subs r0, #66 @ 0x42 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r3, #10] │ │ │ │ + strh r2, [r4, #10] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r7, #166 @ 0xa6 │ │ │ │ + adds r7, #170 @ 0xaa │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r0, #6] │ │ │ │ + strh r2, [r1, #6] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r7, #136 @ 0x88 │ │ │ │ + adds r7, #140 @ 0x8c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r0, [r5, #4] │ │ │ │ + strh r4, [r5, #4] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r7, #108 @ 0x6c │ │ │ │ + adds r7, #112 @ 0x70 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r1, #4] │ │ │ │ + strh r0, [r2, #4] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r7, #80 @ 0x50 │ │ │ │ + adds r7, #84 @ 0x54 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r0, [r6, #2] │ │ │ │ + strh r4, [r6, #2] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r7, #38 @ 0x26 │ │ │ │ + adds r7, #42 @ 0x2a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r6, #122 @ 0x7a │ │ │ │ + adds r6, #126 @ 0x7e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r3, #30] │ │ │ │ + ldrb r6, [r3, #30] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r6, #92 @ 0x5c │ │ │ │ + adds r6, #96 @ 0x60 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r7, #29] │ │ │ │ + ldrb r0, [r0, #30] │ │ │ │ lsls r4, r0, #1 │ │ │ │ mov r0, r4 │ │ │ │ ldr.w sl, [sp, #216] @ 0xd8 │ │ │ │ str r5, [sp, #160] @ 0xa0 │ │ │ │ bl 540334 │ │ │ │ ldr.w r3, [sp, #1568] @ 0x620 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -1079901,69 +1079902,69 @@ │ │ │ │ movs r5, #0 │ │ │ │ b.n 39e356 │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - adds r4, #98 @ 0x62 │ │ │ │ + adds r4, #102 @ 0x66 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r0, #22] │ │ │ │ + ldrb r4, [r0, #22] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r4, #72 @ 0x48 │ │ │ │ + adds r4, #76 @ 0x4c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r6, [r4, #21] │ │ │ │ + ldrb r2, [r5, #21] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r4, #46 @ 0x2e │ │ │ │ + adds r4, #50 @ 0x32 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r1, #21] │ │ │ │ + ldrb r0, [r2, #21] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r4, #20 │ │ │ │ + adds r4, #24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r6, #20] │ │ │ │ + ldrb r6, [r6, #20] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r3, #250 @ 0xfa │ │ │ │ + adds r3, #254 @ 0xfe │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r3, #20] │ │ │ │ + ldrb r4, [r3, #20] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r3, #224 @ 0xe0 │ │ │ │ + adds r3, #228 @ 0xe4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r6, [r7, #19] │ │ │ │ + ldrb r2, [r0, #20] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r3, #198 @ 0xc6 │ │ │ │ + adds r3, #202 @ 0xca │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r4, #19] │ │ │ │ + ldrb r0, [r5, #19] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r3, #172 @ 0xac │ │ │ │ + adds r3, #176 @ 0xb0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r1, #19] │ │ │ │ + ldrb r6, [r1, #19] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r3, #140 @ 0x8c │ │ │ │ + adds r3, #144 @ 0x90 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r5, #18] │ │ │ │ + ldrb r6, [r5, #18] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r3, #114 @ 0x72 │ │ │ │ + adds r3, #118 @ 0x76 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r2, #18] │ │ │ │ + ldrb r4, [r2, #18] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r3, #88 @ 0x58 │ │ │ │ + adds r3, #92 @ 0x5c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r6, [r6, #17] │ │ │ │ + ldrb r2, [r7, #17] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r3, #58 @ 0x3a │ │ │ │ + adds r3, #62 @ 0x3e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r4, #17] │ │ │ │ + ldrb r4, [r4, #17] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r3, #6 │ │ │ │ + adds r3, #10 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r5, #16] │ │ │ │ + ldrb r0, [r6, #16] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r2, #226 @ 0xe2 │ │ │ │ + adds r2, #230 @ 0xe6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r0, #16] │ │ │ │ + ldrb r6, [r0, #16] │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldr.w r1, [r8] │ │ │ │ mov r0, r4 │ │ │ │ add.w r1, r1, r5, lsl #2 │ │ │ │ bl 523184 │ │ │ │ mov r6, r0 │ │ │ │ cmp r0, #1 │ │ │ │ @@ -1080445,51 +1080446,51 @@ │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r0, #8 │ │ │ │ movs r0, r0 │ │ │ │ sbcs r0, r4 │ │ │ │ orrs r5, r5 │ │ │ │ adds.w r6, ip, r2, asr #15 │ │ │ │ subs r7, #26 │ │ │ │ - adds r1, #150 @ 0x96 │ │ │ │ + adds r1, #154 @ 0x9a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r1, #64 @ 0x40 │ │ │ │ + adds r1, #68 @ 0x44 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r6, [r3, #9] │ │ │ │ + ldrb r2, [r4, #9] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r1, #28 │ │ │ │ + adds r1, #32 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r6, [r0, #9] │ │ │ │ + ldrb r2, [r1, #9] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r0, #230 @ 0xe6 │ │ │ │ + adds r0, #234 @ 0xea │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r0, #8] │ │ │ │ + ldrb r0, [r1, #8] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r0, #136 @ 0x88 │ │ │ │ + adds r0, #140 @ 0x8c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r6, [r4, #6] │ │ │ │ + ldrb r2, [r5, #6] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r0, #108 @ 0x6c │ │ │ │ + adds r0, #112 @ 0x70 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r1, #6] │ │ │ │ + ldrb r6, [r1, #6] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r0, #76 @ 0x4c │ │ │ │ + adds r0, #80 @ 0x50 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r5, #5] │ │ │ │ + ldrb r6, [r5, #5] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r0, #72 @ 0x48 │ │ │ │ + adds r0, #76 @ 0x4c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r5, #74 @ 0x4a │ │ │ │ + cmp r5, #78 @ 0x4e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r4, #126 @ 0x7e │ │ │ │ + cmp r4, #130 @ 0x82 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r6, [r3, #22] │ │ │ │ + strb r2, [r4, #22] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r4, #88 @ 0x58 │ │ │ │ + cmp r4, #92 @ 0x5c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r6, [r6, #21] │ │ │ │ + strb r2, [r7, #21] │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldr.w r0, [pc, #1168] @ 39edf8 │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr.w r0, [pc, #1160] @ 39edfc │ │ │ │ @@ -1080893,61 +1080894,61 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 39e4c8 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ - cmp r3, #210 @ 0xd2 │ │ │ │ + cmp r3, #214 @ 0xd6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r6, [r5, #19] │ │ │ │ + strb r2, [r6, #19] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r3, #180 @ 0xb4 │ │ │ │ + cmp r3, #184 @ 0xb8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r0, [r2, #19] │ │ │ │ + strb r4, [r2, #19] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r3, #150 @ 0x96 │ │ │ │ + cmp r3, #154 @ 0x9a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r2, [r6, #18] │ │ │ │ + strb r6, [r6, #18] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r3, #86 @ 0x56 │ │ │ │ + cmp r3, #90 @ 0x5a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r4, [r6, #17] │ │ │ │ + strb r0, [r7, #17] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r3, #74 @ 0x4a │ │ │ │ + cmp r3, #78 @ 0x4e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r2, #156 @ 0x9c │ │ │ │ + cmp r2, #160 @ 0xa0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r4, [r7, #14] │ │ │ │ + strb r0, [r0, #15] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #186 @ 0xba │ │ │ │ + cmp r1, #190 @ 0xbe │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r2, [r3, #11] │ │ │ │ + strb r6, [r3, #11] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #158 @ 0x9e │ │ │ │ + cmp r1, #162 @ 0xa2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r6, [r7, #10] │ │ │ │ + strb r2, [r0, #11] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #128 @ 0x80 │ │ │ │ + cmp r1, #132 @ 0x84 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #252 @ 0xfc │ │ │ │ + cmp r1, #0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r4, [r3, #8] │ │ │ │ + strb r0, [r4, #8] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r7, #208 @ 0xd0 │ │ │ │ + movs r7, #212 @ 0xd4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r0, [r6, #3] │ │ │ │ + strb r4, [r6, #3] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r7, #180 @ 0xb4 │ │ │ │ + movs r7, #184 @ 0xb8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r4, [r2, #3] │ │ │ │ + strb r0, [r3, #3] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r7, #110 @ 0x6e │ │ │ │ + movs r7, #114 @ 0x72 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r6, [r1, #2] │ │ │ │ + strb r2, [r2, #2] │ │ │ │ lsls r4, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr.w r2, [pc, #1224] @ 39f330 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1081396,138 +1081397,138 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ @ instruction: 0xfb9a004f │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r6, #206 @ 0xce │ │ │ │ + movs r6, #210 @ 0xd2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ b.n 39f68a │ │ │ │ - vqshlu.s64 q9, q14, #63 @ 0x3f │ │ │ │ + vabdl.u q9, d15, d0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #42 @ 0x2a │ │ │ │ + movs r7, #46 @ 0x2e │ │ │ │ lsls r0, r1, #1 │ │ │ │ asrs r7, r5, #13 │ │ │ │ movs r0, r0 │ │ │ │ - movs r6, #58 @ 0x3a │ │ │ │ + movs r6, #62 @ 0x3e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [r3, #116] @ 0x74 │ │ │ │ + ldr r4, [r3, #116] @ 0x74 │ │ │ │ lsls r4, r0, #1 │ │ │ │ @ instruction: 0xfaee004f │ │ │ │ - movs r5, #254 @ 0xfe │ │ │ │ + movs r6, #2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r3, #112] @ 0x70 │ │ │ │ + ldr r0, [r4, #112] @ 0x70 │ │ │ │ lsls r4, r0, #1 │ │ │ │ add r6, sp, #964 @ 0x3c4 │ │ │ │ vqrdmlah.s q13, , d19[0] │ │ │ │ - vsli.64 d18, d28, #63 @ 0x3f │ │ │ │ + @ instruction: 0xffff25c0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r3, #108] @ 0x6c │ │ │ │ + ldr r0, [r4, #108] @ 0x6c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r5, #162 @ 0xa2 │ │ │ │ + movs r5, #166 @ 0xa6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [r0, #108] @ 0x6c │ │ │ │ + ldr r6, [r0, #108] @ 0x6c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r5, #134 @ 0x86 │ │ │ │ + movs r5, #138 @ 0x8a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r5, #104] @ 0x68 │ │ │ │ + ldr r0, [r6, #104] @ 0x68 │ │ │ │ lsls r4, r0, #1 │ │ │ │ add r5, sp, #764 @ 0x2fc │ │ │ │ - vrsubhn.i d18, , q5 │ │ │ │ + vrsubhn.i d18, , q7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r6, #72 @ 0x48 │ │ │ │ + movs r6, #76 @ 0x4c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r5, #20 │ │ │ │ + movs r5, #24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r6, #96] @ 0x60 │ │ │ │ + ldr r0, [r7, #96] @ 0x60 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r4, #250 @ 0xfa │ │ │ │ + movs r4, #254 @ 0xfe │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [r3, #96] @ 0x60 │ │ │ │ + ldr r6, [r3, #96] @ 0x60 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r5, #254 @ 0xfe │ │ │ │ + movs r6, #2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r6, #112 @ 0x70 │ │ │ │ + movs r6, #116 @ 0x74 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r4, #182 @ 0xb6 │ │ │ │ + movs r4, #186 @ 0xba │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [r2, #92] @ 0x5c │ │ │ │ + ldr r2, [r3, #92] @ 0x5c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r6, #90 @ 0x5a │ │ │ │ + movs r6, #94 @ 0x5e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r6, #200 @ 0xc8 │ │ │ │ + movs r6, #204 @ 0xcc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r4, #114 @ 0x72 │ │ │ │ + movs r4, #118 @ 0x76 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [r2, #88] @ 0x58 │ │ │ │ + ldr r6, [r2, #88] @ 0x58 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r6, #180 @ 0xb4 │ │ │ │ + movs r6, #184 @ 0xb8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #42 @ 0x2a │ │ │ │ + movs r7, #46 @ 0x2e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r4, #46 @ 0x2e │ │ │ │ + movs r4, #50 @ 0x32 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [r1, #84] @ 0x54 │ │ │ │ + ldr r2, [r2, #84] @ 0x54 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r7, #36 @ 0x24 │ │ │ │ + movs r7, #40 @ 0x28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #126 @ 0x7e │ │ │ │ + movs r7, #130 @ 0x82 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r3, #230 @ 0xe6 │ │ │ │ + movs r3, #234 @ 0xea │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [r0, #80] @ 0x50 │ │ │ │ + ldr r2, [r1, #80] @ 0x50 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r7, #108 @ 0x6c │ │ │ │ + movs r7, #112 @ 0x70 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #214 @ 0xd6 │ │ │ │ + movs r7, #218 @ 0xda │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r3, #162 @ 0xa2 │ │ │ │ + movs r3, #166 @ 0xa6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [r0, #76] @ 0x4c │ │ │ │ + ldr r6, [r0, #76] @ 0x4c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r7, #196 @ 0xc4 │ │ │ │ + movs r7, #200 @ 0xc8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #10 │ │ │ │ + cmp r0, #14 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r3, #94 @ 0x5e │ │ │ │ + movs r3, #98 @ 0x62 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [r7, #68] @ 0x44 │ │ │ │ + ldr r2, [r0, #72] @ 0x48 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r7, #240 @ 0xf0 │ │ │ │ + movs r7, #244 @ 0xf4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #38 @ 0x26 │ │ │ │ + cmp r0, #42 @ 0x2a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r3, #22 │ │ │ │ + movs r3, #26 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [r6, #64] @ 0x40 │ │ │ │ + ldr r2, [r7, #64] @ 0x40 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r0, #0 │ │ │ │ + cmp r0, #4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #58 @ 0x3a │ │ │ │ + cmp r0, #62 @ 0x3e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r2, #210 @ 0xd2 │ │ │ │ + movs r2, #214 @ 0xd6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [r6, #60] @ 0x3c │ │ │ │ + ldr r6, [r6, #60] @ 0x3c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r0, #32 │ │ │ │ + cmp r0, #36 @ 0x24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #90 @ 0x5a │ │ │ │ + cmp r0, #94 @ 0x5e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r2, #142 @ 0x8e │ │ │ │ + movs r2, #146 @ 0x92 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [r5, #56] @ 0x38 │ │ │ │ + ldr r2, [r6, #56] @ 0x38 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r0, #56 @ 0x38 │ │ │ │ + cmp r0, #60 @ 0x3c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #126 @ 0x7e │ │ │ │ + cmp r0, #130 @ 0x82 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r2, #72 @ 0x48 │ │ │ │ + movs r2, #76 @ 0x4c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [r5, #52] @ 0x34 │ │ │ │ + ldr r4, [r5, #52] @ 0x34 │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldr r2, [pc, #880] @ (39f7b0 ) │ │ │ │ add.w r3, r6, #248 @ 0xf8 │ │ │ │ ldr r1, [pc, #880] @ (39f7b4 ) │ │ │ │ vmov.f64 d0, #36 @ 0x41200000 10.0 │ │ │ │ str r0, [sp, #0] │ │ │ │ add r2, pc │ │ │ │ @@ -1081847,109 +1081848,109 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - movs r7, #50 @ 0x32 │ │ │ │ + movs r7, #54 @ 0x36 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #116 @ 0x74 │ │ │ │ + movs r7, #120 @ 0x78 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r0, #208 @ 0xd0 │ │ │ │ + movs r0, #212 @ 0xd4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [r6, #28] │ │ │ │ + ldr r4, [r6, #28] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r7, #90 @ 0x5a │ │ │ │ + movs r7, #94 @ 0x5e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #156 @ 0x9c │ │ │ │ + movs r7, #160 @ 0xa0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r0, #140 @ 0x8c │ │ │ │ + movs r0, #144 @ 0x90 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r5, #24] │ │ │ │ + ldr r0, [r6, #24] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r7, #130 @ 0x82 │ │ │ │ + movs r7, #134 @ 0x86 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #188 @ 0xbc │ │ │ │ + movs r7, #192 @ 0xc0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r0, #72 @ 0x48 │ │ │ │ + movs r0, #76 @ 0x4c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [r5, #20] │ │ │ │ + ldr r4, [r5, #20] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r7, #166 @ 0xa6 │ │ │ │ + movs r7, #170 @ 0xaa │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #236 @ 0xec │ │ │ │ + movs r7, #240 @ 0xf0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r0, #0 │ │ │ │ + movs r0, #4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [r4, #16] │ │ │ │ + ldr r4, [r4, #16] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r7, #210 @ 0xd2 │ │ │ │ + movs r7, #214 @ 0xd6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #32 │ │ │ │ + cmp r0, #36 @ 0x24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r4, r7, #6 │ │ │ │ + subs r0, r0, #7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r3, #12] │ │ │ │ + ldr r0, [r4, #12] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r0, #6 │ │ │ │ + cmp r0, #10 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #92 @ 0x5c │ │ │ │ + cmp r0, #96 @ 0x60 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, r7, #5 │ │ │ │ + subs r4, r7, #5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [r3, #8] │ │ │ │ + ldr r4, [r3, #8] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r0, #70 @ 0x46 │ │ │ │ + cmp r0, #74 @ 0x4a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #156 @ 0x9c │ │ │ │ + cmp r0, #160 @ 0xa0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r4, r6, #4 │ │ │ │ + subs r0, r7, #4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r2, #4] │ │ │ │ + ldr r0, [r3, #4] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r0, #134 @ 0x86 │ │ │ │ + cmp r0, #138 @ 0x8a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #232 @ 0xe8 │ │ │ │ + cmp r0, #236 @ 0xec │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, r6, #3 │ │ │ │ + subs r4, r6, #3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [r2, #0] │ │ │ │ + ldr r4, [r2, #0] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r0, #214 @ 0xd6 │ │ │ │ + cmp r0, #218 @ 0xda │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #60 @ 0x3c │ │ │ │ + cmp r1, #64 @ 0x40 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r4, r5, #2 │ │ │ │ + subs r0, r6, #2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r1, #124] @ 0x7c │ │ │ │ + str r0, [r2, #124] @ 0x7c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #32 │ │ │ │ + cmp r1, #36 @ 0x24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #98 @ 0x62 │ │ │ │ + cmp r1, #102 @ 0x66 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, r5, #1 │ │ │ │ + subs r4, r5, #1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r1, #120] @ 0x78 │ │ │ │ + str r4, [r1, #120] @ 0x78 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #82 @ 0x52 │ │ │ │ + cmp r1, #86 @ 0x56 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #152 @ 0x98 │ │ │ │ + cmp r1, #156 @ 0x9c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r4, r4, #0 │ │ │ │ + subs r0, r5, #0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r0, #116] @ 0x74 │ │ │ │ + str r0, [r1, #116] @ 0x74 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #120 @ 0x78 │ │ │ │ + cmp r1, #124 @ 0x7c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #190 @ 0xbe │ │ │ │ + cmp r1, #194 @ 0xc2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, r3, #7 │ │ │ │ + adds r0, r4, #7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r7, #108] @ 0x6c │ │ │ │ + str r0, [r0, #112] @ 0x70 │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldr r2, [pc, #868] @ (39fbd8 ) │ │ │ │ add.w r3, r6, #376 @ 0x178 │ │ │ │ ldr r1, [pc, #868] @ (39fbdc ) │ │ │ │ str r0, [sp, #0] │ │ │ │ add r2, pc │ │ │ │ vldr d2, [pc, #824] @ 39fbb8 │ │ │ │ @@ -1082257,117 +1082258,117 @@ │ │ │ │ ... │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ ldrh r4, [r3, #58] @ 0x3a │ │ │ │ rsb ip, r2, #10752 @ 0x2a00 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - cmp r0, #166 @ 0xa6 │ │ │ │ + cmp r0, #170 @ 0xaa │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #236 @ 0xec │ │ │ │ + cmp r0, #240 @ 0xf0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, r3, #2 │ │ │ │ + adds r0, r4, #2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r7, #88] @ 0x58 │ │ │ │ + str r0, [r0, #92] @ 0x5c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r0, #196 @ 0xc4 │ │ │ │ + cmp r0, #200 @ 0xc8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #10 │ │ │ │ + cmp r1, #14 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r2, r2, #1 │ │ │ │ + adds r6, r2, #1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r6, #84] @ 0x54 │ │ │ │ + str r6, [r6, #84] @ 0x54 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r0, #238 @ 0xee │ │ │ │ + cmp r0, #242 @ 0xf2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #52 @ 0x34 │ │ │ │ + cmp r1, #56 @ 0x38 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, r1, #0 │ │ │ │ + adds r0, r2, #0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r5, #80] @ 0x50 │ │ │ │ + str r0, [r6, #80] @ 0x50 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #32 │ │ │ │ + cmp r1, #36 @ 0x24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #82 @ 0x52 │ │ │ │ + cmp r1, #86 @ 0x56 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r6, r0, r7 │ │ │ │ + subs r2, r1, r7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [r4, #76] @ 0x4c │ │ │ │ + str r2, [r5, #76] @ 0x4c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #64 @ 0x40 │ │ │ │ + cmp r1, #68 @ 0x44 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #138 @ 0x8a │ │ │ │ + cmp r1, #142 @ 0x8e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, r0, r6 │ │ │ │ + subs r4, r0, r6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r4, #72] @ 0x48 │ │ │ │ + str r4, [r4, #72] @ 0x48 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #118 @ 0x76 │ │ │ │ + cmp r1, #122 @ 0x7a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #172 @ 0xac │ │ │ │ + cmp r1, #176 @ 0xb0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r4, r0, r5 │ │ │ │ + subs r0, r1, r5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r4, #68] @ 0x44 │ │ │ │ + str r0, [r5, #68] @ 0x44 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #150 @ 0x96 │ │ │ │ + cmp r1, #154 @ 0x9a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #184 @ 0xb8 │ │ │ │ + cmp r1, #188 @ 0xbc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, r1, r4 │ │ │ │ + subs r4, r1, r4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r5, #64] @ 0x40 │ │ │ │ + str r4, [r5, #64] @ 0x40 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #162 @ 0xa2 │ │ │ │ + cmp r1, #166 @ 0xa6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #216 @ 0xd8 │ │ │ │ + cmp r1, #220 @ 0xdc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r4, r1, r3 │ │ │ │ + subs r0, r2, r3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r5, #60] @ 0x3c │ │ │ │ + str r0, [r6, #60] @ 0x3c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - asrs r6, r3, #22 │ │ │ │ + asrs r2, r4, #22 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #192 @ 0xc0 │ │ │ │ + cmp r1, #196 @ 0xc4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, r2, r2 │ │ │ │ + subs r4, r2, r2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r6, #56] @ 0x38 │ │ │ │ + str r4, [r6, #56] @ 0x38 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #170 @ 0xaa │ │ │ │ + cmp r1, #174 @ 0xae │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #240 @ 0xf0 │ │ │ │ + cmp r1, #244 @ 0xf4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r4, r2, r1 │ │ │ │ + subs r0, r3, r1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r6, #52] @ 0x34 │ │ │ │ + str r0, [r7, #52] @ 0x34 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #218 @ 0xda │ │ │ │ + cmp r1, #222 @ 0xde │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r2, #8 │ │ │ │ + cmp r2, #12 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, r3, r0 │ │ │ │ + subs r4, r3, r0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r7, #48] @ 0x30 │ │ │ │ + str r4, [r7, #48] @ 0x30 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #236 @ 0xec │ │ │ │ + cmp r1, #240 @ 0xf0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r2, #10 │ │ │ │ + cmp r2, #14 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, r3, r7 │ │ │ │ + adds r4, r3, r7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r7, #44] @ 0x2c │ │ │ │ + str r4, [r7, #44] @ 0x2c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #246 @ 0xf6 │ │ │ │ + cmp r1, #250 @ 0xfa │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r2, #36 @ 0x24 │ │ │ │ + cmp r2, #40 @ 0x28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r2, r3, r6 │ │ │ │ + adds r6, r3, r6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r7, #40] @ 0x28 │ │ │ │ + str r6, [r7, #40] @ 0x28 │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldr.w r2, [pc, #1188] @ 3a0150 │ │ │ │ add.w r3, r6, #36 @ 0x24 │ │ │ │ ldr.w r1, [pc, #1184] @ 3a0154 │ │ │ │ strd r0, r5, [sp] │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ @@ -1082790,149 +1082791,149 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #280] @ (3a025c ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 39ef16 │ │ │ │ - cmp r1, #24 │ │ │ │ + cmp r1, #28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #62 @ 0x3e │ │ │ │ + cmp r1, #66 @ 0x42 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, r5, r1 │ │ │ │ + adds r4, r5, r1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [r0, #24] │ │ │ │ + str r2, [r1, #24] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #28 │ │ │ │ + cmp r1, #32 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #90 @ 0x5a │ │ │ │ + cmp r1, #94 @ 0x5e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, r4, r0 │ │ │ │ + adds r0, r5, r0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r0, #20] │ │ │ │ + str r6, [r0, #20] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r2, [r5, r1] │ │ │ │ + strh r6, [r5, r1] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #52 @ 0x34 │ │ │ │ + cmp r1, #56 @ 0x38 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r2, #31 │ │ │ │ + asrs r0, r3, #31 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r6, #12] │ │ │ │ + str r6, [r6, #12] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - asrs r2, r2, #26 │ │ │ │ + asrs r6, r2, #26 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #12 │ │ │ │ + cmp r1, #16 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r1, #30 │ │ │ │ + asrs r6, r1, #30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r5, #8] │ │ │ │ + str r6, [r5, #8] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r0, #226 @ 0xe2 │ │ │ │ + cmp r0, #230 @ 0xe6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #40 @ 0x28 │ │ │ │ + cmp r1, #44 @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r6, r7, #28 │ │ │ │ + asrs r2, r0, #29 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [r3, #4] │ │ │ │ + str r2, [r4, #4] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #98 @ 0x62 │ │ │ │ + cmp r1, #102 @ 0x66 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #16 │ │ │ │ + cmp r1, #20 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r0, r7, #27 │ │ │ │ + asrs r4, r7, #27 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r3, #0] │ │ │ │ + str r4, [r3, #0] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #132 @ 0x84 │ │ │ │ + cmp r1, #136 @ 0x88 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #54 @ 0x36 │ │ │ │ + cmp r1, #58 @ 0x3a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r6, #26 │ │ │ │ + asrs r6, r6, #26 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsh r2, [r2, r7] │ │ │ │ + ldrsh r6, [r2, r7] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #106 @ 0x6a │ │ │ │ + cmp r1, #110 @ 0x6e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #168 @ 0xa8 │ │ │ │ + cmp r1, #172 @ 0xac │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r5, #25 │ │ │ │ + asrs r0, r6, #25 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsh r4, [r1, r6] │ │ │ │ + ldrsh r0, [r2, r6] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #216 @ 0xd8 │ │ │ │ + cmp r1, #220 @ 0xdc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #130 @ 0x82 │ │ │ │ + cmp r1, #134 @ 0x86 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r4, #24 │ │ │ │ + asrs r6, r4, #24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsh r2, [r0, r5] │ │ │ │ + ldrsh r6, [r0, r5] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #192 @ 0xc0 │ │ │ │ + cmp r1, #196 @ 0xc4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #238 @ 0xee │ │ │ │ + cmp r1, #242 @ 0xf2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r6, r3, #23 │ │ │ │ + asrs r2, r4, #23 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsh r6, [r7, r3] │ │ │ │ + ldrsh r2, [r0, r4] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r1, #212 @ 0xd4 │ │ │ │ + cmp r1, #216 @ 0xd8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r2, #22 │ │ │ │ + cmp r2, #26 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r3, #22 │ │ │ │ + asrs r6, r3, #22 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsh r2, [r7, r2] │ │ │ │ + ldrsh r6, [r7, r2] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r2, #60 @ 0x3c │ │ │ │ + cmp r2, #64 @ 0x40 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #238 @ 0xee │ │ │ │ + cmp r1, #242 @ 0xf2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r2, #21 │ │ │ │ + asrs r0, r3, #21 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsh r4, [r6, r1] │ │ │ │ + ldrsh r0, [r7, r1] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r2, #48 @ 0x30 │ │ │ │ + cmp r2, #52 @ 0x34 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r2, #126 @ 0x7e │ │ │ │ + cmp r2, #130 @ 0x82 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r6, r1, #20 │ │ │ │ + asrs r2, r2, #20 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsh r6, [r5, r0] │ │ │ │ + ldrsh r2, [r6, r0] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r2, #112 @ 0x70 │ │ │ │ + cmp r2, #116 @ 0x74 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r3, #40 @ 0x28 │ │ │ │ + cmp r3, #44 @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r1, #19 │ │ │ │ + asrs r6, r1, #19 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r5, r7] │ │ │ │ + ldrb r6, [r5, r7] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r3, #8 │ │ │ │ + cmp r3, #12 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r3, #162 @ 0xa2 │ │ │ │ + cmp r3, #166 @ 0xa6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r1, #18 │ │ │ │ + asrs r6, r1, #18 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r5, r6] │ │ │ │ + ldrb r6, [r5, r6] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r3, #152 @ 0x98 │ │ │ │ + cmp r3, #156 @ 0x9c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r4, #4 │ │ │ │ + cmp r4, #8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r0, r1, #17 │ │ │ │ + asrs r4, r1, #17 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r5, r5] │ │ │ │ + ldrb r4, [r5, r5] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r4, #106 @ 0x6a │ │ │ │ + cmp r4, #110 @ 0x6e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r3, #226 @ 0xe2 │ │ │ │ + cmp r3, #230 @ 0xe6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r0, #16 │ │ │ │ + asrs r6, r0, #16 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r4, r4] │ │ │ │ + ldrb r6, [r4, r4] │ │ │ │ lsls r4, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 39ee58 │ │ │ │ @@ -1082953,17 +1082954,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - asrs r4, r6, #10 │ │ │ │ + asrs r0, r7, #10 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r2, r7] │ │ │ │ + ldrh r0, [r3, r7] │ │ │ │ lsls r4, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ add.w r2, r0, r2, lsl #3 │ │ │ │ add.w r0, r0, r1, lsl #3 │ │ │ │ vldr d6, [r2] │ │ │ │ vldr d7, [r0] │ │ │ │ @@ -1083220,25 +1083221,25 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #28] @ (3a0588 ) │ │ │ │ mov r1, sl │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3a0552 │ │ │ │ - cmp r2, #70 @ 0x46 │ │ │ │ + cmp r2, #74 @ 0x4a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #104 @ 0x68 │ │ │ │ + cmp r1, #108 @ 0x6c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #104 @ 0x68 │ │ │ │ + cmp r0, #108 @ 0x6c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r3, r4] │ │ │ │ + ldr r0, [r4, r4] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - cmp r0, #72 @ 0x48 │ │ │ │ + cmp r0, #76 @ 0x4c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r7, r3] │ │ │ │ + ldr r0, [r0, r4] │ │ │ │ lsls r4, r0, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -1083278,19 +1083279,19 @@ │ │ │ │ add r1, pc │ │ │ │ bl 13a74 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r6, #4] │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ nop │ │ │ │ - movs r7, #218 @ 0xda │ │ │ │ + movs r7, #222 @ 0xde │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [r1, r2] │ │ │ │ + ldr r2, [r2, r2] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r7, #210 @ 0xd2 │ │ │ │ + movs r7, #214 @ 0xd6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r2, [pc, #80] @ (3a066c ) │ │ │ │ sub sp, #8 │ │ │ │ @@ -1083326,15 +1083327,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ b.n 3a0e44 │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r7, #130 @ 0x82 │ │ │ │ + movs r7, #134 @ 0x86 │ │ │ │ lsls r0, r1, #1 │ │ │ │ b.n 3a0df4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ @@ -1083884,51 +1083885,51 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 3a0ba4 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ b.n 3a1338 │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r6, #188 @ 0xbc │ │ │ │ + movs r6, #192 @ 0xc0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsb r6, [r5, r5] │ │ │ │ + ldrsb r2, [r6, r5] │ │ │ │ lsls r4, r0, #1 │ │ │ │ b.n 3a1268 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #132 @ 0x84 │ │ │ │ + movs r6, #136 @ 0x88 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r4, #144 @ 0x90 │ │ │ │ + movs r4, #148 @ 0x94 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r3, #12 │ │ │ │ + movs r3, #16 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r2, #222 @ 0xde │ │ │ │ + movs r2, #226 @ 0xe2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r2, #24 │ │ │ │ + movs r2, #28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r2, [r1, r3] │ │ │ │ + strh r6, [r1, r3] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r1, #236 @ 0xec │ │ │ │ + movs r1, #240 @ 0xf0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r3, r2] │ │ │ │ + strh r2, [r4, r2] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r1, #210 @ 0xd2 │ │ │ │ + movs r1, #214 @ 0xd6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r0, r2] │ │ │ │ + strh r0, [r1, r2] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r1, #184 @ 0xb8 │ │ │ │ + movs r1, #188 @ 0xbc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r2, [r5, r1] │ │ │ │ + strh r6, [r5, r1] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r1, #144 @ 0x90 │ │ │ │ + movs r1, #148 @ 0x94 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r2, [r0, r1] │ │ │ │ + strh r6, [r0, r1] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r1, #118 @ 0x76 │ │ │ │ + movs r1, #122 @ 0x7a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r0, [r5, r0] │ │ │ │ + strh r4, [r5, r0] │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3880] @ 0xf28 │ │ │ │ ldr r2, [pc, #672] @ (3a0f58 ) │ │ │ │ @@ -1084164,25 +1084165,25 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 3a1170 ) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ble.n 3a0ffc │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r0, #184 @ 0xb8 │ │ │ │ + movs r0, #188 @ 0xbc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r5, r5] │ │ │ │ + str r0, [r6, r5] │ │ │ │ lsls r4, r0, #1 │ │ │ │ ble.n 3a0f78 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #146 @ 0x92 │ │ │ │ + movs r0, #150 @ 0x96 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r4, r2, #7 │ │ │ │ + subs r0, r3, #7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, r7, #7 │ │ │ │ + subs r4, r7, #7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ blt.w 3a12c8 │ │ │ │ vcmp.f64 d4, #0.0 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bne.w 3a12a4 │ │ │ │ @@ -1084735,35 +1084736,35 @@ │ │ │ │ ands r0, r0 │ │ │ │ eors r7, r5 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ mcr 15, 1, pc, cr9, cr15, {7} @ │ │ │ │ - adds r6, r6, r4 │ │ │ │ + adds r2, r7, r4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, r1, r0 │ │ │ │ + adds r0, r2, r0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [pc, #760] @ (3a1958 ) │ │ │ │ + ldr r0, [pc, #776] @ (3a1968 ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ - asrs r2, r5, #31 │ │ │ │ + asrs r6, r5, #31 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [pc, #624] @ (3a18d8 ) │ │ │ │ + ldr r0, [pc, #640] @ (3a18e8 ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ - asrs r6, r1, #31 │ │ │ │ + asrs r2, r2, #31 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [pc, #512] @ (3a1870 ) │ │ │ │ + ldr r0, [pc, #528] @ (3a1880 ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ - asrs r4, r6, #30 │ │ │ │ + asrs r0, r7, #30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [pc, #408] @ (3a1810 ) │ │ │ │ + ldr r0, [pc, #424] @ (3a1820 ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ - asrs r2, r3, #30 │ │ │ │ + asrs r6, r3, #30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [pc, #304] @ (3a17b0 ) │ │ │ │ + ldr r0, [pc, #320] @ (3a17c0 ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ mov r5, r2 │ │ │ │ @@ -1085213,41 +1085214,41 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ bcc.n 3a1c1c │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r2, #28 │ │ │ │ + asrs r4, r2, #28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r2, #23 │ │ │ │ + asrs r0, r3, #23 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r0, r7, #18 │ │ │ │ + asrs r4, r7, #18 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r3, #12 │ │ │ │ + asrs r6, r3, #12 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - mvns r6, r1 │ │ │ │ + mvns r2, r2 │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldmia r7!, {r3, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r4, #11 │ │ │ │ + asrs r4, r4, #11 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bics r4, r2 │ │ │ │ + bics r0, r3 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - asrs r6, r0, #11 │ │ │ │ + asrs r2, r1, #11 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - muls r0, r7 │ │ │ │ + muls r4, r7 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - asrs r6, r4, #10 │ │ │ │ + asrs r2, r5, #10 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - muls r0, r3 │ │ │ │ + muls r4, r3 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - asrs r4, r1, #10 │ │ │ │ + asrs r0, r2, #10 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - orrs r6, r7 │ │ │ │ + muls r2, r0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldr.w r9, [sp, #60] @ 0x3c │ │ │ │ mov r4, r3 │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ mov fp, r2 │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -1085560,63 +1085561,63 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #112] @ (3a1f50 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3a1af6 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - asrs r0, r5, #5 │ │ │ │ + asrs r4, r5, #5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r6, r6, #31 │ │ │ │ + lsrs r2, r7, #31 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r2, r5 │ │ │ │ + lsls r6, r5 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r6, r2, #31 │ │ │ │ + lsrs r2, r3, #31 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r2, r1 │ │ │ │ + lsls r6, r1 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r6, r7, #30 │ │ │ │ + lsrs r2, r0, #31 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - eors r0, r6 │ │ │ │ + eors r4, r6 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r4, r4, #30 │ │ │ │ + lsrs r0, r5, #30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - eors r6, r2 │ │ │ │ + eors r2, r3 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r2, r1, #30 │ │ │ │ + lsrs r6, r1, #30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ands r4, r7 │ │ │ │ + eors r0, r0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r0, r6, #29 │ │ │ │ + lsrs r4, r6, #29 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ands r2, r4 │ │ │ │ + ands r6, r4 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r4, r2, #29 │ │ │ │ + lsrs r0, r3, #29 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ands r6, r0 │ │ │ │ + ands r2, r1 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r2, r7, #28 │ │ │ │ + lsrs r6, r7, #28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r7, #236 @ 0xec │ │ │ │ + subs r7, #240 @ 0xf0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r0, r4, #28 │ │ │ │ + lsrs r4, r4, #28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r7, #210 @ 0xd2 │ │ │ │ + subs r7, #214 @ 0xd6 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r6, r0, #28 │ │ │ │ + lsrs r2, r1, #28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r7, #184 @ 0xb8 │ │ │ │ + subs r7, #188 @ 0xbc │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r4, r5, #27 │ │ │ │ + lsrs r0, r6, #27 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r7, #158 @ 0x9e │ │ │ │ + subs r7, #162 @ 0xa2 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r2, r2, #27 │ │ │ │ + lsrs r6, r2, #27 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r7, #132 @ 0x84 │ │ │ │ + subs r7, #136 @ 0x88 │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2960] @ 0xb90 │ │ │ │ subw sp, sp, #1092 @ 0x444 │ │ │ │ @@ -1085867,53 +1085868,53 @@ │ │ │ │ b.n 3a1fca │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldmia r2!, {r1, r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r0, r6, #23 │ │ │ │ + lsrs r4, r6, #23 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r6, #164 @ 0xa4 │ │ │ │ + subs r6, #168 @ 0xa8 │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldmia r2, {r1, r2, r3, r4, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r7, #22 │ │ │ │ + lsrs r4, r7, #22 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r6, #22 │ │ │ │ + lsrs r4, r6, #22 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r2, #20 │ │ │ │ + lsrs r4, r2, #20 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r5, #196 @ 0xc4 │ │ │ │ + subs r5, #200 @ 0xc8 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r0, r6, #18 │ │ │ │ + lsrs r4, r6, #18 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r2, r1, #18 │ │ │ │ + lsrs r6, r1, #18 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r5, #62 @ 0x3e │ │ │ │ + subs r5, #66 @ 0x42 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r0, r4, #17 │ │ │ │ + lsrs r4, r4, #17 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r5, #20 │ │ │ │ + subs r5, #24 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r0, r3, #16 │ │ │ │ + lsrs r4, r3, #16 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r4, #204 @ 0xcc │ │ │ │ + subs r4, #208 @ 0xd0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r6, r7, #15 │ │ │ │ + lsrs r2, r0, #16 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r4, #178 @ 0xb2 │ │ │ │ + subs r4, #182 @ 0xb6 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r4, r4, #15 │ │ │ │ + lsrs r0, r5, #15 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r4, #152 @ 0x98 │ │ │ │ + subs r4, #156 @ 0x9c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r0, r1, #15 │ │ │ │ + lsrs r4, r1, #15 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r4, #122 @ 0x7a │ │ │ │ + subs r4, #126 @ 0x7e │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r7, r3 │ │ │ │ ldr.w lr, [r1, #224] @ 0xe0 │ │ │ │ ldrd fp, r3, [r0, #92] @ 0x5c │ │ │ │ mov r8, r2 │ │ │ │ sub sp, #20 │ │ │ │ @@ -1086689,29 +1086690,29 @@ │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ stmia r6!, {r2, r3, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r4, r2, #7 │ │ │ │ + lsrs r0, r3, #7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r2, #134 @ 0x86 │ │ │ │ + subs r2, #138 @ 0x8a │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmia r6!, {r2, r3, r4} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r0, #6 │ │ │ │ + lsrs r6, r0, #6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r2, #52 @ 0x34 │ │ │ │ + subs r2, #56 @ 0x38 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsrs r0, r7, #5 │ │ │ │ + lsrs r4, r7, #5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r6, r5, #22 │ │ │ │ + lsls r2, r6, #22 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r4, r4, #22 │ │ │ │ + lsls r0, r5, #22 │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldrd r4, r5, [sp, #100] @ 0x64 │ │ │ │ adds r4, #1 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ ldr r3, [r3, #120] @ 0x78 │ │ │ │ cmp r3, r4 │ │ │ │ bgt.w 3a2828 │ │ │ │ @@ -1086995,45 +1086996,45 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #84] @ (3a2e94 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3a2c8c │ │ │ │ - lsls r0, r1, #5 │ │ │ │ + lsls r4, r1, #5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r2, #2 │ │ │ │ + adds r2, #6 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - lsls r4, r3, #3 │ │ │ │ + lsls r0, r4, #3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r6, r5 │ │ │ │ + movs r2, r6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, #224 @ 0xe0 │ │ │ │ + adds r0, #228 @ 0xe4 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r4, r2 │ │ │ │ + movs r0, r3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, #198 @ 0xc6 │ │ │ │ + adds r0, #202 @ 0xca │ │ │ │ lsls r4, r0, #1 │ │ │ │ - vmla.i q8, q5, d7[0] │ │ │ │ - adds r0, #172 @ 0xac │ │ │ │ + vmla.i q8, q7, d7[0] │ │ │ │ + adds r0, #176 @ 0xb0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - vmla.i16 q8, q7, d7[0] │ │ │ │ - adds r0, #144 @ 0x90 │ │ │ │ + vmla.i32 q8, q1, d7[0] │ │ │ │ + adds r0, #148 @ 0x94 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - vmla.i q8, q2, d3[1] │ │ │ │ - adds r0, #118 @ 0x76 │ │ │ │ + vmla.i q8, q4, d3[1] │ │ │ │ + adds r0, #122 @ 0x7a │ │ │ │ lsls r4, r0, #1 │ │ │ │ - vmla.i32 q0, q5, d7[0] │ │ │ │ - adds r0, #92 @ 0x5c │ │ │ │ + vmla.i32 q0, q7, d7[0] │ │ │ │ + adds r0, #96 @ 0x60 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - vmla.i q0, q7, d3[1] │ │ │ │ - adds r0, #64 @ 0x40 │ │ │ │ + vmla.i16 q0, q1, d7[0] │ │ │ │ + adds r0, #68 @ 0x44 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - vhadd.u q8, q1, │ │ │ │ - adds r0, #36 @ 0x24 │ │ │ │ + vhadd.u q8, q3, │ │ │ │ + adds r0, #40 @ 0x28 │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov lr, r1 │ │ │ │ ldr.w sl, [r0] │ │ │ │ sub sp, #20 │ │ │ │ ldr.w fp, [r0, #44] @ 0x2c │ │ │ │ ldrd ip, r1, [r0, #60] @ 0x3c │ │ │ │ @@ -1087255,30 +1087256,30 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #56] @ (3a3130 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3a30a4 │ │ │ │ - ldc2l 0, cr0, [r6, #284] @ 0x11c │ │ │ │ - stc2l 0, cr0, [r2, #-284]! @ 0xfffffee4 │ │ │ │ - ldc2 0, cr0, [r4, #-284]! @ 0xfffffee4 │ │ │ │ - cmp r5, #230 @ 0xe6 │ │ │ │ + ldc2l 0, cr0, [sl, #284] @ 0x11c │ │ │ │ + stc2l 0, cr0, [r6, #-284]! @ 0xfffffee4 │ │ │ │ + ldc2 0, cr0, [r8, #-284]! @ 0xfffffee4 │ │ │ │ + cmp r5, #234 @ 0xea │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldc2 0, cr0, [r8, #-284] @ 0xfffffee4 │ │ │ │ - cmp r5, #202 @ 0xca │ │ │ │ + ldc2 0, cr0, [ip, #-284] @ 0xfffffee4 │ │ │ │ + cmp r5, #206 @ 0xce │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldc2l 0, cr0, [r2], #284 @ 0x11c │ │ │ │ - cmp r5, #164 @ 0xa4 │ │ │ │ + ldc2l 0, cr0, [r6], #284 @ 0x11c │ │ │ │ + cmp r5, #168 @ 0xa8 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldc2l 0, cr0, [r6], {71} @ 0x47 │ │ │ │ - cmp r5, #136 @ 0x88 │ │ │ │ + ldc2l 0, cr0, [sl], {71} @ 0x47 │ │ │ │ + cmp r5, #140 @ 0x8c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldc2 0, cr0, [sl], #284 @ 0x11c │ │ │ │ - cmp r5, #108 @ 0x6c │ │ │ │ + ldc2 0, cr0, [lr], #284 @ 0x11c │ │ │ │ + cmp r5, #112 @ 0x70 │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr.w r2, [pc, #1168] @ 3a35d8 │ │ │ │ sub sp, #108 @ 0x6c │ │ │ │ @@ -1087716,15 +1087717,15 @@ │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ @ instruction: 0xb8be │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xb886 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfbe60047 │ │ │ │ + @ instruction: 0xfbea0047 │ │ │ │ add r2, sp, #92 @ 0x5c │ │ │ │ strd r2, r5, [sp, #12] │ │ │ │ b.n 3a35fe │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ cmp r3, r4 │ │ │ │ it ne │ │ │ │ addne r7, #1 │ │ │ │ @@ -1087972,38 +1087973,38 @@ │ │ │ │ cmp r2, r0 │ │ │ │ bne.n 3a388c │ │ │ │ b.n 3a32e4 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ mov r3, r2 │ │ │ │ b.n 3a36c6 │ │ │ │ nop │ │ │ │ - @ instruction: 0xf6760047 │ │ │ │ - movs r7, #40 @ 0x28 │ │ │ │ + @ instruction: 0xf67a0047 │ │ │ │ + movs r7, #44 @ 0x2c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - @ instruction: 0xf6580047 │ │ │ │ - movs r7, #10 │ │ │ │ + @ instruction: 0xf65c0047 │ │ │ │ + movs r7, #14 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - @ instruction: 0xf63e0047 │ │ │ │ - movs r6, #240 @ 0xf0 │ │ │ │ + movw r0, #10311 @ 0x2847 │ │ │ │ + movs r6, #244 @ 0xf4 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - @ instruction: 0xf6220047 │ │ │ │ - movs r6, #212 @ 0xd4 │ │ │ │ + @ instruction: 0xf6260047 │ │ │ │ + movs r6, #216 @ 0xd8 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - addw r0, r6, #2119 @ 0x847 │ │ │ │ - movs r6, #184 @ 0xb8 │ │ │ │ + addw r0, sl, #2119 @ 0x847 │ │ │ │ + movs r6, #188 @ 0xbc │ │ │ │ lsls r4, r0, #1 │ │ │ │ - addw r0, r2, #2119 @ 0x847 │ │ │ │ - sbcs.w r0, r8, #13041664 @ 0xc70000 │ │ │ │ - movs r6, #42 @ 0x2a │ │ │ │ + addw r0, r6, #2119 @ 0x847 │ │ │ │ + sbcs.w r0, ip, #13041664 @ 0xc70000 │ │ │ │ + movs r6, #46 @ 0x2e │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adc.w r0, lr, #13041664 @ 0xc70000 │ │ │ │ - movs r6, #0 │ │ │ │ + adcs.w r0, r2, #13041664 @ 0xc70000 │ │ │ │ + movs r6, #4 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - @ instruction: 0xf5340047 │ │ │ │ - movs r5, #230 @ 0xe6 │ │ │ │ + @ instruction: 0xf5380047 │ │ │ │ + movs r5, #234 @ 0xea │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3680] @ 0xe60 │ │ │ │ sub sp, #316 @ 0x13c │ │ │ │ @@ -1088438,17 +1088439,17 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ cbz r6, 3a3d9c │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - and.w r0, r0, #13041664 @ 0xc70000 │ │ │ │ - @ instruction: 0xf2920047 │ │ │ │ - adcs.w r0, lr, #71 @ 0x47 │ │ │ │ + and.w r0, r4, #13041664 @ 0xc70000 │ │ │ │ + @ instruction: 0xf2960047 │ │ │ │ + sbc.w r0, r2, #71 @ 0x47 │ │ │ │ ldr.w r0, [sl] │ │ │ │ cmp r1, #0 │ │ │ │ blt.w 3a41f0 │ │ │ │ ldr r4, [sp, #60] @ 0x3c │ │ │ │ ldr r2, [sp, #68] @ 0x44 │ │ │ │ eor.w r2, r2, #1 │ │ │ │ and.w r2, r2, #1 │ │ │ │ @@ -1089111,15 +1089112,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #169 @ 0xa9 │ │ │ │ - cdp 0, 7, cr0, cr8, cr7, {2} │ │ │ │ + cdp 0, 7, cr0, cr12, cr7, {2} │ │ │ │ adds r3, #1 │ │ │ │ adds r2, #8 │ │ │ │ cmp r6, r3 │ │ │ │ beq.w 3a43b6 │ │ │ │ vldr d7, [r2] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -1089678,41 +1089679,41 @@ │ │ │ │ vmul.f64 d7, d6, d11 │ │ │ │ vstr d7, [sp, #72] @ 0x48 │ │ │ │ b.n 3a4a06 │ │ │ │ ... │ │ │ │ strh r3, [r5, #56] @ 0x38 │ │ │ │ bls.n 3a4bd2 │ │ │ │ @ instruction: 0xf7ce3fef │ │ │ │ - b.n 3a46b0 │ │ │ │ + b.n 3a46b8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3a463c │ │ │ │ + b.n 3a4644 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r7, #23 │ │ │ │ + asrs r4, r7, #23 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - b.n 3a4610 │ │ │ │ + b.n 3a4618 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3a4568 │ │ │ │ + b.n 3a4570 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r1, #22 │ │ │ │ + asrs r6, r1, #22 │ │ │ │ lsls r4, r0, #1 │ │ │ │ add r1, pc, #144 @ (adr r1, 3a4c54 ) │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 3a4500 │ │ │ │ + b.n 3a4508 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r1, #21 │ │ │ │ + asrs r2, r2, #21 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - b.n 3a5148 │ │ │ │ + b.n 3a5150 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r5, #13 │ │ │ │ + asrs r2, r6, #13 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - b.n 3a50c0 │ │ │ │ + b.n 3a50c8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r4, #12 │ │ │ │ + asrs r2, r5, #12 │ │ │ │ lsls r4, r0, #1 │ │ │ │ vcmpe.f64 d12, #0.0 │ │ │ │ ldr r6, [sp, #112] @ 0x70 │ │ │ │ ldr.w r9, [sp, #124] @ 0x7c │ │ │ │ mov r5, sl │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ @@ -1089907,49 +1089908,49 @@ │ │ │ │ strh r3, [r5, #56] @ 0x38 │ │ │ │ bls.n 3a4e0a │ │ │ │ @ instruction: 0xf7ce3fef │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #169 @ 0xa9 │ │ │ │ - b.n 3a4f7c │ │ │ │ + b.n 3a4f84 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r7, #5 │ │ │ │ + asrs r0, r0, #6 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - b.n 3a4f4c │ │ │ │ + b.n 3a4f54 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r3, #5 │ │ │ │ + asrs r2, r4, #5 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - b.n 3a4f18 │ │ │ │ + b.n 3a4f20 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r0, #5 │ │ │ │ + asrs r4, r0, #5 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - b.n 3a4eec │ │ │ │ + b.n 3a4ef4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r4, #4 │ │ │ │ + asrs r2, r5, #4 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - b.n 3a4ec0 │ │ │ │ + b.n 3a4ec8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r1, #4 │ │ │ │ + asrs r0, r2, #4 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - b.n 3a4e94 │ │ │ │ + b.n 3a4e9c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r6, #3 │ │ │ │ + asrs r6, r6, #3 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - b.n 3a4e68 │ │ │ │ + b.n 3a4e70 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r3, #3 │ │ │ │ + asrs r4, r3, #3 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - b.n 3a4e30 │ │ │ │ + b.n 3a4e38 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r7, #2 │ │ │ │ + asrs r6, r7, #2 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - svc 232 @ 0xe8 │ │ │ │ + svc 236 @ 0xec │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r3, #2 │ │ │ │ + asrs r0, r4, #2 │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3656] @ 0xe48 │ │ │ │ sub sp, #388 @ 0x184 │ │ │ │ @@ -1090267,37 +1090268,37 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ ldr r3, [sp, #728] @ 0x2d8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - svc 32 │ │ │ │ + svc 36 @ 0x24 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r4, r2, #31 │ │ │ │ + lsrs r0, r3, #31 │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - udf #212 @ 0xd4 │ │ │ │ + udf #216 @ 0xd8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r0, r1, #30 │ │ │ │ + lsrs r4, r1, #30 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - udf #98 @ 0x62 │ │ │ │ + udf #102 @ 0x66 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ble.n 3a5258 │ │ │ │ + ble.n 3a5260 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r6, r4, #23 │ │ │ │ + lsrs r2, r5, #23 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ble.n 3a5230 │ │ │ │ + ble.n 3a5238 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r6, r1, #23 │ │ │ │ + lsrs r2, r2, #23 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - bgt.n 3a5244 │ │ │ │ + bgt.n 3a524c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r6, #250 @ 0xfa │ │ │ │ + subs r6, #254 @ 0xfe │ │ │ │ lsls r4, r0, #1 │ │ │ │ str r1, [sp, #16] │ │ │ │ mov r1, fp │ │ │ │ ldrd r3, sl, [sp, #40] @ 0x28 │ │ │ │ cmp r1, r4 │ │ │ │ ldr.w fp, [sp, #48] @ 0x30 │ │ │ │ beq.w 3a5bd2 │ │ │ │ @@ -1090531,15 +1090532,15 @@ │ │ │ │ eors r1, r1 │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 3a56e0 ) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ... │ │ │ │ add r7, sp, #396 @ 0x18c │ │ │ │ - @ instruction: 0xffffda5c │ │ │ │ + vtbx.8 d29, {d15-d17}, d16 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldr r5, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [sp, #228] @ 0xe4 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [sp, #140] @ 0x8c │ │ │ │ bl 52246c │ │ │ │ str r0, [sp, #136] @ 0x88 │ │ │ │ @@ -1090908,17 +1090909,17 @@ │ │ │ │ b.n 3a592a │ │ │ │ nop │ │ │ │ ... │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 3a5b28 ) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ - bhi.n 3a58a0 │ │ │ │ + bhi.n 3a58a8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bvc.n 3a5864 │ │ │ │ + bvc.n 3a586c │ │ │ │ lsls r7, r0, #1 │ │ │ │ adds r1, #1 │ │ │ │ beq.n 3a59ca │ │ │ │ ldr r3, [sp, #28] │ │ │ │ orr.w ip, ip, #32 │ │ │ │ strb.w ip, [r9, r3] │ │ │ │ cmp fp, r2 │ │ │ │ @@ -1091335,25 +1091336,25 @@ │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ sub.w sl, sl, r3 │ │ │ │ ldr r3, [sp, #252] @ 0xfc │ │ │ │ b.n 3a5d44 │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - beq.n 3a5dac │ │ │ │ + beq.n 3a5db4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r3, #6 │ │ │ │ + lsls r2, r4, #6 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - beq.n 3a5d80 │ │ │ │ + beq.n 3a5d88 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r4, r0, #6 │ │ │ │ + lsls r0, r1, #6 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - beq.n 3a5d40 │ │ │ │ + beq.n 3a5d48 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r0, r4, #5 │ │ │ │ + lsls r4, r4, #5 │ │ │ │ lsls r4, r0, #1 │ │ │ │ mov r7, sl │ │ │ │ mov r4, r6 │ │ │ │ ldr r5, [sp, #76] @ 0x4c │ │ │ │ ldr r6, [pc, #760] @ (3a60e8 ) │ │ │ │ mov r0, r5 │ │ │ │ add r6, pc │ │ │ │ @@ -1091638,33 +1091639,33 @@ │ │ │ │ ldr r3, [sp, #332] @ 0x14c │ │ │ │ b.n 3a5ff2 │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - ldmia r7, {r1, r2, r3, r6, r7} │ │ │ │ + ldmia r7, {r1, r4, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r7!, {r2, r4} │ │ │ │ + ldmia r7!, {r3, r4} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vmla.i q8, q4, d3[0] │ │ │ │ - ldmia r6, {r1, r3, r4, r5, r6, r7} │ │ │ │ + vmla.i q8, q6, d3[0] │ │ │ │ + ldmia r6, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vmla.i32 q0, q7, d3[0] │ │ │ │ - ldmia r6, {r1, r2, r3, r6, r7} │ │ │ │ + vswp q0, │ │ │ │ + ldmia r6, {r1, r4, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vmla.i q0, q1, d3[0] │ │ │ │ - ldmia r6!, {r1, r4, r5, r7} │ │ │ │ + vmla.i q0, q3, d3[0] │ │ │ │ + ldmia r6!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vhadd.u32 q8, q3, │ │ │ │ - ldmia r6!, {r4, r5} │ │ │ │ + vhadd.u32 q8, q5, │ │ │ │ + ldmia r6!, {r2, r4, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r5!, {r1, r2, r3, r4} │ │ │ │ + ldmia r5, {r1, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldc2l 0, cr0, [r2, #268] @ 0x10c │ │ │ │ + ldc2l 0, cr0, [r6, #268] @ 0x10c │ │ │ │ vldr d7, [r4, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ ldrd fp, r7, [sp, #332] @ 0x14c │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ vldr d7, [r4, #64] @ 0x40 │ │ │ │ @@ -1092157,56 +1092158,56 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 3a5cea │ │ │ │ ... │ │ │ │ ands r0, r0 │ │ │ │ eors r7, r7 │ │ │ │ - ldmia r4!, {r1, r3, r7} │ │ │ │ + ldmia r4!, {r1, r2, r3, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r2, {r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r3!, {} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r1!, {r3, r6} │ │ │ │ + ldmia r1!, {r2, r3, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r0!, {r3, r4, r5, r7} │ │ │ │ + ldmia r0!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vld4.16 {d16-d19}, [sl], r3 │ │ │ │ - ldmia r0!, {r1, r3, r4, r7} │ │ │ │ + vld4.16 {d16-d19}, [lr], r3 │ │ │ │ + ldmia r0!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vst4.16 {d16-d19}, [lr], r3 │ │ │ │ - ldmia r0!, {r4, r6} │ │ │ │ + ldr??.w r0, [r2, r3] │ │ │ │ + ldmia r0!, {r2, r4, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vst4.16 {d0-d3}, [r2], r3 │ │ │ │ - ldmia r0!, {r2, r4, r5} │ │ │ │ + vst4.16 {d0-d3}, [r6], r3 │ │ │ │ + ldmia r0!, {r3, r4, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str??.w r0, [r6, #67] @ 0x43 │ │ │ │ - ldmia r0!, {r3, r4} │ │ │ │ + str??.w r0, [sl, #67] @ 0x43 │ │ │ │ + ldmia r0!, {r2, r3, r4} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str.w r0, [sl, #67] @ 0x43 │ │ │ │ - stmia r7!, {r1, r3, r5, r6, r7} │ │ │ │ + str.w r0, [lr, #67] @ 0x43 │ │ │ │ + stmia r7!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb.w r0, [ip, #67] @ 0x43 │ │ │ │ - stmia r7!, {r2, r3, r4, r5, r7} │ │ │ │ + strh.w r0, [r0, #67] @ 0x43 │ │ │ │ + stmia r7!, {r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str??.w r0, [lr, r3] │ │ │ │ - stmia r7!, {r1, r2, r3, r4, r7} │ │ │ │ + ldr??.w r0, [r2, r3] │ │ │ │ + stmia r7!, {r1, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr.w r0, [r0, r3] │ │ │ │ - stmia r7!, {r7} │ │ │ │ + ldr.w r0, [r4, r3] │ │ │ │ + stmia r7!, {r2, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh.w r0, [r2, r3] │ │ │ │ - stmia r7!, {r1, r2, r3, r4, r6} │ │ │ │ + ldrh.w r0, [r6, r3] │ │ │ │ + stmia r7!, {r1, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb.w r0, [r0, r3] │ │ │ │ - stmia r7!, {r1, r6} │ │ │ │ + ldrb.w r0, [r4, r3] │ │ │ │ + stmia r7!, {r1, r2, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf7f40043 │ │ │ │ - stmia r7!, {r3, r5} │ │ │ │ + @ instruction: 0xf7f80043 │ │ │ │ + stmia r7!, {r2, r3, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf7da0043 │ │ │ │ + @ instruction: 0xf7de0043 │ │ │ │ ldr.w r0, [pc, #2200] @ 3a6fb0 │ │ │ │ movw r1, #3815 @ 0xee7 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr.w r0, [pc, #2188] @ 3a6fb4 │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ @@ -1092953,74 +1092954,74 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ str r5, [sp, #80] @ 0x50 │ │ │ │ b.w 3a4e9a │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - stmia r6!, {r2, r3, r7} │ │ │ │ + stmia r6!, {r4, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf73c0043 │ │ │ │ - stmia r6!, {r2, r3, r5, r6} │ │ │ │ + @ instruction: 0xf7400043 │ │ │ │ + stmia r6!, {r4, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf71c0043 │ │ │ │ - stmia r6!, {r2, r3, r6} │ │ │ │ + @ instruction: 0xf7200043 │ │ │ │ + stmia r6!, {r4, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf6fc0043 │ │ │ │ - stmia r6!, {r2, r3, r5} │ │ │ │ + @ instruction: 0xf7000043 │ │ │ │ + stmia r6!, {r4, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf6dc0043 │ │ │ │ - stmia r6!, {r2} │ │ │ │ + @ instruction: 0xf6e00043 │ │ │ │ + stmia r6!, {r3} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf6b40043 │ │ │ │ - stmia r5!, {r1, r2, r3, r4, r6, r7} │ │ │ │ + @ instruction: 0xf6b80043 │ │ │ │ + stmia r5!, {r1, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf6980043 │ │ │ │ - stmia r5!, {r2, r3, r7} │ │ │ │ + @ instruction: 0xf69c0043 │ │ │ │ + stmia r5!, {r4, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf63c0043 │ │ │ │ - stmia r5!, {r2, r3, r5, r6} │ │ │ │ + movw r0, #2115 @ 0x843 │ │ │ │ + stmia r5!, {r4, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf61c0043 │ │ │ │ - stmia r5!, {r2, r5, r6} │ │ │ │ + @ instruction: 0xf6200043 │ │ │ │ + stmia r5!, {r3, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r5!, {r1, r3} │ │ │ │ + stmia r5!, {r1, r2, r3} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs.w r0, sl, #12779520 @ 0xc30000 │ │ │ │ - stmia r4!, {r2, r3, r4} │ │ │ │ + subs.w r0, lr, #12779520 @ 0xc30000 │ │ │ │ + stmia r4!, {r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r3!, {r5} │ │ │ │ + stmia r3!, {r2, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r2!, {r3, r4, r5, r6, r7} │ │ │ │ + stmia r2!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r2!, {r1, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r2!, {r5, r6} │ │ │ │ + stmia r2!, {r2, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r7} │ │ │ │ + stmia r1!, {r1, r4, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movw r0, #32835 @ 0x8043 │ │ │ │ - stmia r1!, {r1, r2, r4, r6} │ │ │ │ + movw r0, #49219 @ 0xc043 │ │ │ │ + stmia r1!, {r1, r3, r4, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf2100043 │ │ │ │ - stmia r1!, {r1, r2, r4, r5} │ │ │ │ + @ instruction: 0xf2140043 │ │ │ │ + stmia r1!, {r1, r3, r4, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf1e80043 │ │ │ │ - bkpt 0x0076 │ │ │ │ + @ instruction: 0xf1ec0043 │ │ │ │ + bkpt 0x007a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vhadd.s32 q0, q4, │ │ │ │ - bkpt 0x005a │ │ │ │ + vhadd.s32 q0, q6, │ │ │ │ + bkpt 0x005e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vhadd.s8 q0, q6, │ │ │ │ - bkpt 0x003e │ │ │ │ + vhadd.s16 q0, q0, │ │ │ │ + bkpt 0x0042 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cdp 0, 15, cr0, cr0, cr3, {2} │ │ │ │ - bkpt 0x001e │ │ │ │ + cdp 0, 15, cr0, cr4, cr3, {2} │ │ │ │ + bkpt 0x0022 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cdp 0, 13, cr0, cr2, cr3, {2} │ │ │ │ + cdp 0, 13, cr0, cr6, cr3, {2} │ │ │ │ ldr r0, [pc, #408] @ (3a71e4 ) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #400] @ (3a71e8 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ @@ -1093157,47 +1093158,47 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #100] @ (3a7238 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 3a667a │ │ │ │ nop │ │ │ │ - pop {r2, r3, r4, r6, pc} │ │ │ │ + pop {r5, r6, pc} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cdp 0, 0, cr0, cr14, cr3, {2} │ │ │ │ - pop {r4, r5, pc} │ │ │ │ + cdp 0, 1, cr0, cr2, cr3, {2} │ │ │ │ + pop {r2, r4, r5, pc} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stcl 0, cr0, [r4, #268]! @ 0x10c │ │ │ │ - pop {r2, r4, pc} │ │ │ │ + stcl 0, cr0, [r8, #268]! @ 0x10c │ │ │ │ + pop {r3, r4, pc} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stcl 0, cr0, [r6, #268] @ 0x10c │ │ │ │ - pop {r3, r4, r5, r6, r7} │ │ │ │ + stcl 0, cr0, [sl, #268] @ 0x10c │ │ │ │ + pop {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stc 0, cr0, [sl, #268]! @ 0x10c │ │ │ │ - pop {r2, r3, r4, r6, r7} │ │ │ │ + stc 0, cr0, [lr, #268]! @ 0x10c │ │ │ │ + pop {r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stc 0, cr0, [lr, #268] @ 0x10c │ │ │ │ - pop {r6, r7} │ │ │ │ + ldc 0, cr0, [r2, #268] @ 0x10c │ │ │ │ + pop {r2, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldcl 0, cr0, [r2, #-268]! @ 0xfffffef4 │ │ │ │ - pop {r2, r5, r7} │ │ │ │ + ldcl 0, cr0, [r6, #-268]! @ 0xfffffef4 │ │ │ │ + pop {r3, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldcl 0, cr0, [r6, #-268] @ 0xfffffef4 │ │ │ │ - pop {r3, r4, r5} │ │ │ │ + ldcl 0, cr0, [sl, #-268] @ 0xfffffef4 │ │ │ │ + pop {r2, r3, r4, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stcl 0, cr0, [sl], #268 @ 0x10c │ │ │ │ - pop {r1, r3, r4} │ │ │ │ + stcl 0, cr0, [lr], #268 @ 0x10c │ │ │ │ + pop {r1, r2, r3, r4} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stcl 0, cr0, [ip], {67} @ 0x43 │ │ │ │ - cbnz r4, 3a72ae │ │ │ │ + ldcl 0, cr0, [r0], {67} @ 0x43 │ │ │ │ + pop {} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stc 0, cr0, [lr], #268 @ 0x10c │ │ │ │ - cbnz r6, 3a72ae │ │ │ │ + ldc 0, cr0, [r2], #268 @ 0x10c │ │ │ │ + cbnz r2, 3a72b0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldc 0, cr0, [r0], {67} @ 0x43 │ │ │ │ + ldc 0, cr0, [r4], {67} @ 0x43 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3904] @ 0xf40 │ │ │ │ sub sp, #148 @ 0x94 │ │ │ │ mov r8, r0 │ │ │ │ @@ -1093467,30 +1093468,30 @@ │ │ │ │ eors r1, r3 │ │ │ │ strb r0, [r6, #30] │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strb r4, [r5, #29] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rev r6, r6 │ │ │ │ + rev r2, r7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbnz r2, 3a7546 │ │ │ │ + cbnz r6, 3a7546 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldrh r3, [r1, #52] @ 0x34 │ │ │ │ vqrdmlah.s q12, , d19[0] │ │ │ │ vcvt.f32.u32 q12, , #1 │ │ │ │ - @ instruction: 0xffffb8f4 │ │ │ │ + @ instruction: 0xffffb8f8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xe9a80043 │ │ │ │ - @ instruction: 0xb8dc │ │ │ │ + @ instruction: 0xe9ac0043 │ │ │ │ + @ instruction: 0xb8e0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xe9900043 │ │ │ │ - @ instruction: 0xb8c4 │ │ │ │ + @ instruction: 0xe9940043 │ │ │ │ + @ instruction: 0xb8c8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrd r0, r0, [r8, #-268]! @ 0x10c │ │ │ │ + ldrd r0, r0, [ip, #-268]! @ 0x10c │ │ │ │ mov ip, r7 │ │ │ │ cmp r7, sl │ │ │ │ ble.n 3a759e │ │ │ │ ldr r3, [r4, #32] │ │ │ │ cmp r3, #1 │ │ │ │ ble.n 3a759e │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ @@ -1093973,17 +1093974,17 @@ │ │ │ │ vcmpe.f64 d5, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bgt.n 3a7a8a │ │ │ │ vldr d5, [r2, #8] │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ b.n 3a7a92 │ │ │ │ ... │ │ │ │ - @ instruction: 0xb810 │ │ │ │ + @ instruction: 0xb814 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb726 │ │ │ │ + @ instruction: 0xb72a │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldrh r3, [r1, #8] │ │ │ │ vabal.u , d15, d1 │ │ │ │ str r0, [r6, #24] │ │ │ │ vldr d7, [r6, #8] │ │ │ │ vldr d5, [r1, #-8] │ │ │ │ vcmpe.f64 d7, d5 │ │ │ │ @@ -1094262,70 +1094263,70 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #124] @ (3a7e74 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3a7d5a │ │ │ │ nop │ │ │ │ - cbz r0, 3a7e30 │ │ │ │ + cbz r4, 3a7e30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3a82b4 │ │ │ │ + b.n 3a82bc │ │ │ │ lsls r3, r0, #1 │ │ │ │ strh r5, [r0, #52] @ 0x34 │ │ │ │ - @ instruction: 0xffffb142 │ │ │ │ + @ instruction: 0xffffb146 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3a8204 │ │ │ │ + b.n 3a820c │ │ │ │ lsls r3, r0, #1 │ │ │ │ - sub sp, #480 @ 0x1e0 │ │ │ │ + sub sp, #496 @ 0x1f0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3a8178 │ │ │ │ + b.n 3a8180 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - sub sp, #352 @ 0x160 │ │ │ │ + sub sp, #368 @ 0x170 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3a8140 │ │ │ │ + b.n 3a8148 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - sub sp, #240 @ 0xf0 │ │ │ │ + sub sp, #256 @ 0x100 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3a8110 │ │ │ │ + b.n 3a8118 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - sub sp, #128 @ 0x80 │ │ │ │ + sub sp, #144 @ 0x90 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3a80e0 │ │ │ │ + b.n 3a80e8 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - sub sp, #16 │ │ │ │ + sub sp, #32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3a80ac │ │ │ │ + b.n 3a80b4 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add sp, #392 @ 0x188 │ │ │ │ + add sp, #408 @ 0x198 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3a8070 │ │ │ │ + b.n 3a8078 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add sp, #264 @ 0x108 │ │ │ │ + add sp, #280 @ 0x118 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3a8038 │ │ │ │ + b.n 3a8040 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add sp, #144 @ 0x90 │ │ │ │ + add sp, #160 @ 0xa0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3a8004 │ │ │ │ + b.n 3a800c │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add sp, #40 @ 0x28 │ │ │ │ + add sp, #56 @ 0x38 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3a7fd8 │ │ │ │ + b.n 3a7fe0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r7, sp, #960 @ 0x3c0 │ │ │ │ + add r7, sp, #976 @ 0x3d0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3a7fac │ │ │ │ + b.n 3a7fb4 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r7, sp, #856 @ 0x358 │ │ │ │ + add r7, sp, #872 @ 0x368 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3a7f80 │ │ │ │ + b.n 3a7f88 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r7, sp, #752 @ 0x2f0 │ │ │ │ + add r7, sp, #768 @ 0x300 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3a7f54 │ │ │ │ + b.n 3a7f5c │ │ │ │ lsls r3, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #20 │ │ │ │ mov ip, r3 │ │ │ │ @@ -1094353,17 +1094354,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #20 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r6, sp, #976 @ 0x3d0 │ │ │ │ + add r6, sp, #992 @ 0x3e0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - svc 168 @ 0xa8 │ │ │ │ + svc 172 @ 0xac │ │ │ │ lsls r3, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r2 │ │ │ │ @@ -1094409,17 +1094410,17 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #16] @ (3a7f58 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3a7f04 │ │ │ │ nop │ │ │ │ - add r6, sp, #424 @ 0x1a8 │ │ │ │ + add r6, sp, #440 @ 0x1b8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - svc 30 │ │ │ │ + svc 34 @ 0x22 │ │ │ │ lsls r3, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r4, [pc, #868] @ (3a82d0 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1094754,108 +1094755,108 @@ │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #36] @ 0x24 │ │ │ │ asrs r6, r5 │ │ │ │ ldr r2, [r3, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r6, sp, #272 @ 0x110 │ │ │ │ + add r6, sp, #288 @ 0x120 │ │ │ │ lsls r7, r0, #1 │ │ │ │ mcr2 15, 6, pc, cr15, cr15, {7} @ │ │ │ │ vminnm.f32 , , │ │ │ │ - add r6, sp, #328 @ 0x148 │ │ │ │ + add r6, sp, #344 @ 0x158 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, sp, #472 @ 0x1d8 │ │ │ │ + add r6, sp, #488 @ 0x1e8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ lsls r1, r3, #25 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #712 @ 0x2c8 │ │ │ │ + add r5, sp, #728 @ 0x2d8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - udf #102 @ 0x66 │ │ │ │ + udf #106 @ 0x6a │ │ │ │ lsls r3, r0, #1 │ │ │ │ ldr r0, [r0, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, sp, #504 @ 0x1f8 │ │ │ │ + add r5, sp, #520 @ 0x208 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - udf #50 @ 0x32 │ │ │ │ + udf #54 @ 0x36 │ │ │ │ lsls r3, r0, #1 │ │ │ │ strh r5, [r0, #46] @ 0x2e │ │ │ │ vmlal.u q12, d31, d11[0] │ │ │ │ - vqrdmulh.s q13, , d0[0] │ │ │ │ + vqrdmulh.s q13, , d4[0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ble.n 3a82fc │ │ │ │ + ble.n 3a8304 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r5, sp, #152 @ 0x98 │ │ │ │ + add r5, sp, #168 @ 0xa8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ble.n 3a82d0 │ │ │ │ + ble.n 3a82d8 │ │ │ │ lsls r3, r0, #1 │ │ │ │ strh r5, [r5, #38] @ 0x26 │ │ │ │ - @ instruction: 0xffffadd4 │ │ │ │ + @ instruction: 0xffffadd8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #504 @ 0x1f8 │ │ │ │ + add r5, sp, #520 @ 0x208 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, sp, #832 @ 0x340 │ │ │ │ + add r4, sp, #848 @ 0x350 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ble.n 3a8238 │ │ │ │ + ble.n 3a8240 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r4, sp, #728 @ 0x2d8 │ │ │ │ + add r4, sp, #744 @ 0x2e8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ble.n 3a840c │ │ │ │ + ble.n 3a8414 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrb r0, [r1, #27] │ │ │ │ + ldrb r4, [r1, #27] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #584 @ 0x248 │ │ │ │ + add r5, sp, #600 @ 0x258 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, sp, #456 @ 0x1c8 │ │ │ │ + add r4, sp, #472 @ 0x1d8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ble.n 3a8394 │ │ │ │ + ble.n 3a839c │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r5, sp, #464 @ 0x1d0 │ │ │ │ + add r5, sp, #480 @ 0x1e0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #768 @ 0x300 │ │ │ │ + add r5, sp, #784 @ 0x310 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, sp, #168 @ 0xa8 │ │ │ │ + add r4, sp, #184 @ 0xb8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bgt.n 3a8314 │ │ │ │ + bgt.n 3a831c │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r4, sp, #48 @ 0x30 │ │ │ │ + add r4, sp, #64 @ 0x40 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bgt.n 3a82dc │ │ │ │ + bgt.n 3a82e4 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r6, [r1, #30] │ │ │ │ + strb r2, [r2, #30] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #496 @ 0x1f0 │ │ │ │ + add r5, sp, #512 @ 0x200 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ + add r3, sp, #848 @ 0x350 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bgt.n 3a8278 │ │ │ │ + bgt.n 3a8280 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r5, sp, #384 @ 0x180 │ │ │ │ + add r5, sp, #400 @ 0x190 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r0, [r5, #30] │ │ │ │ + strb r4, [r5, #30] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bgt.n 3a840c │ │ │ │ + bgt.n 3a8414 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r2, [r7, #16] │ │ │ │ + str r6, [r7, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #272 @ 0x110 │ │ │ │ + add r5, sp, #288 @ 0x120 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bgt.n 3a83a8 │ │ │ │ + bgt.n 3a83b0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r5, sp, #176 @ 0xb0 │ │ │ │ + add r5, sp, #192 @ 0xc0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #384 @ 0x180 │ │ │ │ + add r5, sp, #400 @ 0x190 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, sp, #88 @ 0x58 │ │ │ │ + add r3, sp, #104 @ 0x68 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blt.n 3a8334 │ │ │ │ + blt.n 3a833c │ │ │ │ lsls r3, r0, #1 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ mvn.w r2, #2147483648 @ 0x80000000 │ │ │ │ ldr r1, [pc, #532] @ (3a85c0 ) │ │ │ │ mov r0, r7 │ │ │ │ strd r3, r2, [sp, #8] │ │ │ │ movs r3, #100 @ 0x64 │ │ │ │ @@ -1095051,77 +1095052,77 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #148 @ 0x94 │ │ │ │ - add r4, sp, #480 @ 0x1e0 │ │ │ │ + add r4, sp, #496 @ 0x1f0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, sp, #208 @ 0xd0 │ │ │ │ + add r4, sp, #224 @ 0xe0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, sp, #848 @ 0x350 │ │ │ │ + add r1, sp, #864 @ 0x360 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bge.n 3a84e0 │ │ │ │ + bge.n 3a84e8 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r4, sp, #680 @ 0x2a8 │ │ │ │ + add r4, sp, #696 @ 0x2b8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, sp, #256 @ 0x100 │ │ │ │ + add r4, sp, #272 @ 0x110 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, sp, #560 @ 0x230 │ │ │ │ + add r1, sp, #576 @ 0x240 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bge.n 3a8660 │ │ │ │ + bge.n 3a8668 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r4, sp, #584 @ 0x248 │ │ │ │ + add r4, sp, #600 @ 0x258 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, sp, #768 @ 0x300 │ │ │ │ + add r4, sp, #784 @ 0x310 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bls.n 3a85e8 │ │ │ │ + bge.n 3a85f0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r4, sp, #664 @ 0x298 │ │ │ │ + add r4, sp, #680 @ 0x2a8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, sp, #864 @ 0x360 │ │ │ │ + add r4, sp, #880 @ 0x370 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, sp, #16 │ │ │ │ + add r1, sp, #32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bls.n 3a8570 │ │ │ │ + bls.n 3a8578 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r4, sp, #784 @ 0x310 │ │ │ │ + add r4, sp, #800 @ 0x320 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, sp, #1016 @ 0x3f8 │ │ │ │ + add r5, sp, #8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #808 @ 0x328 │ │ │ │ + add r0, sp, #824 @ 0x338 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bls.n 3a870c │ │ │ │ + bls.n 3a8514 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r4, sp, #968 @ 0x3c8 │ │ │ │ + add r4, sp, #984 @ 0x3d8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #176 @ 0xb0 │ │ │ │ + add r5, sp, #192 @ 0xc0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #576 @ 0x240 │ │ │ │ + add r0, sp, #592 @ 0x250 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bls.n 3a86a8 │ │ │ │ + bls.n 3a86b0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r5, sp, #112 @ 0x70 │ │ │ │ + add r5, sp, #128 @ 0x80 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #360 @ 0x168 │ │ │ │ + add r5, sp, #376 @ 0x178 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #344 @ 0x158 │ │ │ │ + add r0, sp, #360 @ 0x168 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bls.n 3a8644 │ │ │ │ + bls.n 3a864c │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r5, sp, #280 @ 0x118 │ │ │ │ + add r5, sp, #296 @ 0x128 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #504 @ 0x1f8 │ │ │ │ + add r5, sp, #520 @ 0x208 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #88 @ 0x58 │ │ │ │ + add r0, sp, #104 @ 0x68 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bhi.n 3a85d4 │ │ │ │ + bhi.n 3a85dc │ │ │ │ lsls r3, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3a7f5c │ │ │ │ @@ -1095142,17 +1095143,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r7, pc, #256 @ (adr r7, 3a8788 ) │ │ │ │ + add r7, pc, #272 @ (adr r7, 3a8798 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bvc.n 3a8674 │ │ │ │ + bvc.n 3a867c │ │ │ │ lsls r3, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -1095211,19 +1095212,19 @@ │ │ │ │ lsls r2, r2, #2 │ │ │ │ bl 15070 │ │ │ │ movs r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ strd r3, r3, [r6, #4] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - add r4, sp, #256 @ 0x100 │ │ │ │ + add r4, sp, #272 @ 0x110 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bvc.n 3a8644 │ │ │ │ + bvc.n 3a864c │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r4, sp, #112 @ 0x70 │ │ │ │ + add r4, sp, #128 @ 0x80 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -1095262,17 +1095263,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bvs.n 3a8740 │ │ │ │ + bvs.n 3a8748 │ │ │ │ lsls r3, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (3a8828 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1095313,15 +1095314,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r2, [r7, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ + add r3, sp, #280 @ 0x118 │ │ │ │ lsls r7, r0, #1 │ │ │ │ str r0, [r0, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ @@ -1096151,82 +1096152,82 @@ │ │ │ │ b.n 3a8df0 │ │ │ │ str r2, [r7, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r4, [r3, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfbd20043 │ │ │ │ - add r2, sp, #344 @ 0x158 │ │ │ │ + @ instruction: 0xfbd60043 │ │ │ │ + add r2, sp, #360 @ 0x168 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bpl.n 3a901c │ │ │ │ + bpl.n 3a9024 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r2, sp, #120 @ 0x78 │ │ │ │ + add r2, sp, #136 @ 0x88 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, sp, #536 @ 0x218 │ │ │ │ + add r1, sp, #552 @ 0x228 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bmi.n 3a9088 │ │ │ │ + bmi.n 3a9090 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ + add r1, sp, #432 @ 0x1b0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bmi.n 3a9054 │ │ │ │ + bmi.n 3a905c │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r5, pc, #672 @ (adr r5, 3a93ac ) │ │ │ │ + add r5, pc, #688 @ (adr r5, 3a93bc ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, pc, #248 @ (adr r5, 3a9208 ) │ │ │ │ + add r5, pc, #264 @ (adr r5, 3a9218 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - beq.n 3a9210 │ │ │ │ + beq.n 3a9018 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r5, pc, #152 @ (adr r5, 3a91b0 ) │ │ │ │ + add r5, pc, #168 @ (adr r5, 3a91c0 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - beq.n 3a91e8 │ │ │ │ + beq.n 3a91f0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r5, pc, #72 @ (adr r5, 3a9168 ) │ │ │ │ + add r5, pc, #88 @ (adr r5, 3a9178 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, pc, #592 @ (adr r4, 3a9374 ) │ │ │ │ + add r4, pc, #608 @ (adr r4, 3a9384 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r7, {r2, r4, r6, r7} │ │ │ │ + ldmia r7, {r3, r4, r6, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r4, pc, #80 @ (adr r4, 3a917c ) │ │ │ │ + add r4, pc, #96 @ (adr r4, 3a918c ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r7!, {r2, r4, r6} │ │ │ │ + ldmia r7!, {r3, r4, r6} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r3, pc, #744 @ (adr r3, 3a941c ) │ │ │ │ + add r3, pc, #760 @ (adr r3, 3a942c ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, pc, #368 @ (adr r3, 3a92a8 ) │ │ │ │ + add r3, pc, #384 @ (adr r3, 3a92b8 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r6!, {r2, r3, r4, r7} │ │ │ │ + ldmia r6!, {r5, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r3, pc, #64 @ (adr r3, 3a9180 ) │ │ │ │ + add r3, pc, #80 @ (adr r3, 3a9190 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r6, {r4, r6} │ │ │ │ + ldmia r6, {r2, r4, r6} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r2, pc, #976 @ (adr r2, 3a9518 ) │ │ │ │ + add r2, pc, #992 @ (adr r2, 3a9528 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r6!, {r2, r4, r5} │ │ │ │ + ldmia r6!, {r3, r4, r5} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r2, pc, #816 @ (adr r2, 3a9480 ) │ │ │ │ + add r2, pc, #832 @ (adr r2, 3a9490 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r6!, {r1, r3} │ │ │ │ + ldmia r6!, {r1, r2, r3} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r2, pc, #680 @ (adr r2, 3a9400 ) │ │ │ │ + add r2, pc, #696 @ (adr r2, 3a9410 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r5, {r3, r5, r6, r7} │ │ │ │ + ldmia r5, {r2, r3, r5, r6, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r2, pc, #568 @ (adr r2, 3a9398 ) │ │ │ │ + add r2, pc, #584 @ (adr r2, 3a93a8 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r5!, {r2, r3, r6, r7} │ │ │ │ + ldmia r5!, {r4, r6, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r2, pc, #464 @ (adr r2, 3a9338 ) │ │ │ │ + add r2, pc, #480 @ (adr r2, 3a9348 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r5, {r1, r4, r5, r7} │ │ │ │ + ldmia r5, {r1, r2, r4, r5, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r2, pc, #344 @ (adr r2, 3a92c8 ) │ │ │ │ + add r2, pc, #360 @ (adr r2, 3a92d8 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r5!, {r2, r4, r7} │ │ │ │ + ldmia r5!, {r3, r4, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3760] @ 0xeb0 │ │ │ │ sub sp, #260 @ 0x104 │ │ │ │ @@ -1096591,45 +1096592,45 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldr r6, [r6, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r7, [sp, #776] @ 0x308 │ │ │ │ + ldr r7, [sp, #792] @ 0x318 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r3!, {r1} │ │ │ │ + ldmia r3!, {r1, r2} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r7, [sp, #664] @ 0x298 │ │ │ │ + ldr r7, [sp, #680] @ 0x2a8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r2, {r1, r2, r5, r6, r7} │ │ │ │ + ldmia r2!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ ldrsb r6, [r7, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [sp, #888] @ 0x378 │ │ │ │ + ldr r6, [sp, #904] @ 0x388 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r4} │ │ │ │ + ldmia r2!, {r1, r5} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r6, [sp, #768] @ 0x300 │ │ │ │ + ldr r6, [sp, #784] @ 0x310 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r2!, {} │ │ │ │ + ldmia r2, {r2} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r6, [sp, #664] @ 0x298 │ │ │ │ + ldr r6, [sp, #680] @ 0x2a8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r6, [sp, #256] @ 0x100 │ │ │ │ + ldr r6, [sp, #272] @ 0x110 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r1!, {r7} │ │ │ │ + ldmia r1!, {r2, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r6, [sp, #136] @ 0x88 │ │ │ │ + ldr r6, [sp, #152] @ 0x98 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r1, {r1, r5, r6} │ │ │ │ + ldmia r1, {r1, r2, r5, r6} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r5, [sp, #936] @ 0x3a8 │ │ │ │ + ldr r5, [sp, #952] @ 0x3b8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r1, {r1, r3, r5} │ │ │ │ + ldmia r1, {r1, r2, r3, r5} │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #8 │ │ │ │ mov r6, r0 │ │ │ │ @@ -1096698,21 +1096699,21 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r4, [sp, #1000] @ 0x3e8 │ │ │ │ + ldr r4, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r0!, {r1, r3, r4, r5} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r4, [sp, #880] @ 0x370 │ │ │ │ + ldr r4, [sp, #896] @ 0x380 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r0!, {r2, r3, r4} │ │ │ │ + ldmia r0!, {r5} │ │ │ │ lsls r3, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #8 │ │ │ │ mov r5, r0 │ │ │ │ @@ -1096779,21 +1096780,21 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - ldr r4, [sp, #232] @ 0xe8 │ │ │ │ + ldr r4, [sp, #248] @ 0xf8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r7!, {r1, r3, r4, r5, r6} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r4, [sp, #112] @ 0x70 │ │ │ │ + ldr r4, [sp, #128] @ 0x80 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r7!, {r2, r3, r4, r6} │ │ │ │ + stmia r7!, {r5, r6} │ │ │ │ lsls r3, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #892] @ (3a9ab8 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1097137,110 +1097138,110 @@ │ │ │ │ orrs r5, r5 │ │ │ │ adds.w r6, ip, r2, asr #15 │ │ │ │ subs r7, #26 │ │ │ │ strh r2, [r1, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [sp, #872] @ 0x368 │ │ │ │ + ldr r3, [sp, #888] @ 0x378 │ │ │ │ lsls r7, r0, #1 │ │ │ │ mcr2 15, 1, pc, cr5, cr15, {7} @ │ │ │ │ mcr2 15, 7, pc, cr11, cr15, {7} @ │ │ │ │ - ldr r3, [sp, #840] @ 0x348 │ │ │ │ + ldr r3, [sp, #856] @ 0x358 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r4, [sp, #128] @ 0x80 │ │ │ │ + ldr r4, [sp, #144] @ 0x90 │ │ │ │ lsls r7, r0, #1 │ │ │ │ lsls r3, r4, #15 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [sp, #384] @ 0x180 │ │ │ │ + ldr r3, [sp, #400] @ 0x190 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r6!, {r5, r7} │ │ │ │ + stmia r6!, {r2, r5, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ strh r2, [r7, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #176] @ 0xb0 │ │ │ │ + ldr r3, [sp, #192] @ 0xc0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r6!, {r2, r3, r5, r6} │ │ │ │ + stmia r6!, {r4, r5, r6} │ │ │ │ lsls r3, r0, #1 │ │ │ │ @ instruction: 0xefafffff │ │ │ │ vrecps.f32 , , │ │ │ │ - ldr r2, [sp, #952] @ 0x3b8 │ │ │ │ + ldr r2, [sp, #968] @ 0x3c8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r5} │ │ │ │ + stmia r6!, {r1, r4, r5} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r2, [sp, #848] @ 0x350 │ │ │ │ + ldr r2, [sp, #864] @ 0x360 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r6!, {r2, r4} │ │ │ │ + stmia r6!, {r3, r4} │ │ │ │ lsls r3, r0, #1 │ │ │ │ mrc 15, 6, APSR_nzcv, cr7, cr15, {7} │ │ │ │ mrc 15, 0, APSR_nzcv, cr9, cr15, {7} │ │ │ │ - ldr r2, [sp, #600] @ 0x258 │ │ │ │ + ldr r2, [sp, #616] @ 0x268 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r5!, {r1, r2, r4, r6, r7} │ │ │ │ + stmia r5!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r2, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r2, [sp, #512] @ 0x200 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r5!, {r2, r3, r4, r5, r7} │ │ │ │ + stmia r5!, {r6, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ ldcl 15, cr15, [r7, #1020] @ 0x3fc │ │ │ │ - ldr r2, [sp, #320] @ 0x140 │ │ │ │ + ldr r2, [sp, #336] @ 0x150 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r5!, {r4, r7} │ │ │ │ + stmia r5!, {r2, r4, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r3, [sp, #160] @ 0xa0 │ │ │ │ + ldr r3, [sp, #176] @ 0xb0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r2, [sp, #808] @ 0x328 │ │ │ │ + ldr r2, [sp, #824] @ 0x338 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r5!, {r1, r3, r6} │ │ │ │ + stmia r5!, {r1, r2, r3, r6} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r1, [sp, #944] @ 0x3b0 │ │ │ │ + ldr r1, [sp, #960] @ 0x3c0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r5!, {r1, r3, r5} │ │ │ │ + stmia r5!, {r1, r2, r3, r5} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r2, [sp, #928] @ 0x3a0 │ │ │ │ + ldr r2, [sp, #944] @ 0x3b0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #232] @ 0xe8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r1, [sp, #664] @ 0x298 │ │ │ │ + ldr r1, [sp, #680] @ 0x2a8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r4!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r4!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrb r0, [r4, #8] │ │ │ │ + ldrb r4, [r4, #8] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r1, [sp, #384] @ 0x180 │ │ │ │ + ldr r1, [sp, #400] @ 0x190 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r4!, {r5, r7} │ │ │ │ + stmia r4!, {r2, r5, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r2, [sp, #912] @ 0x390 │ │ │ │ + ldr r2, [sp, #928] @ 0x3a0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - push {r6, r7, lr} │ │ │ │ + push {r2, r6, r7, lr} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r1, [sp, #96] @ 0x60 │ │ │ │ + ldr r1, [sp, #112] @ 0x70 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r4!, {r3, r4, r6} │ │ │ │ + stmia r4!, {r2, r3, r4, r6} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r2, [sp, #752] @ 0x2f0 │ │ │ │ + ldr r2, [sp, #768] @ 0x300 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r5, #7] │ │ │ │ + ldrb r6, [r5, #7] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r0, [sp, #840] @ 0x348 │ │ │ │ + ldr r0, [sp, #856] @ 0x358 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r4!, {r1, r4} │ │ │ │ + stmia r4!, {r1, r2, r4} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r2, [sp, #592] @ 0x250 │ │ │ │ + ldr r2, [sp, #608] @ 0x260 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r2, [sp, #856] @ 0x358 │ │ │ │ + ldr r2, [sp, #872] @ 0x368 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r0, [sp, #584] @ 0x248 │ │ │ │ + ldr r0, [sp, #600] @ 0x258 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r3!, {r1, r4, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3a972c │ │ │ │ @@ -1097261,17 +1097262,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - str r7, [sp, #400] @ 0x190 │ │ │ │ + str r7, [sp, #416] @ 0x1a0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r2!, {r2, r5, r7} │ │ │ │ + stmia r2!, {r3, r5, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -1097314,15 +1097315,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldr r6, [pc, #88] @ (3a9ca8 ) │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r1, [sp, #328] @ 0x148 │ │ │ │ + ldr r1, [sp, #344] @ 0x158 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldr r5, [pc, #880] @ (3a9fcc ) │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2992] @ 0xbb0 │ │ │ │ @@ -1097516,45 +1097517,45 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 3a9d0e │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldr r5, [pc, #600] @ (3aa0c0 ) │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [sp, #800] @ 0x320 │ │ │ │ + ldr r0, [sp, #816] @ 0x330 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r0, [sp, #608] @ 0x260 │ │ │ │ + ldr r0, [sp, #624] @ 0x270 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r1!, {r5, r6} │ │ │ │ + stmia r1!, {r2, r5, r6} │ │ │ │ lsls r3, r0, #1 │ │ │ │ ldr r4, [pc, #1000] @ (3aa264 ) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ + ldr r0, [sp, #96] @ 0x60 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r0!, {r2, r3, r4, r6, r7} │ │ │ │ + stmia r0!, {r5, r6, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r7, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r0!, {r2, r6, r7} │ │ │ │ + stmia r0!, {r3, r6, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r7, [sp, #904] @ 0x388 │ │ │ │ + str r7, [sp, #920] @ 0x398 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r0!, {r1, r3, r5, r7} │ │ │ │ + stmia r0!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r7, [sp, #632] @ 0x278 │ │ │ │ + str r7, [sp, #648] @ 0x288 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r0!, {r1, r2, r5, r6} │ │ │ │ + stmia r0!, {r1, r3, r5, r6} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r7, [sp, #384] @ 0x180 │ │ │ │ + str r7, [sp, #400] @ 0x190 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r0!, {r3, r5} │ │ │ │ + stmia r0!, {r2, r3, r5} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r7, [sp, #288] @ 0x120 │ │ │ │ + str r7, [sp, #304] @ 0x130 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r0!, {r4} │ │ │ │ + stmia r0!, {r2, r4} │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2992] @ 0xbb0 │ │ │ │ ldr r5, [pc, #500] @ (3aa0b4 ) │ │ │ │ subw sp, sp, #1068 @ 0x42c │ │ │ │ @@ -1097746,45 +1097747,45 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 3a9f5e │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldr r3, [pc, #280] @ (3aa1d0 ) │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [sp, #480] @ 0x1e0 │ │ │ │ + str r6, [sp, #496] @ 0x1f0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r6, [sp, #288] @ 0x120 │ │ │ │ + str r6, [sp, #304] @ 0x130 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - yield │ │ │ │ - lsls r3, r0, #1 │ │ │ │ - ldr r2, [pc, #680] @ (3aa374 ) │ │ │ │ + ite ne │ │ │ │ + lslne r3, r0, #1 │ │ │ │ + ldreq r2, [pc, #680] @ (3aa374 ) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #784] @ 0x310 │ │ │ │ + str r5, [sp, #800] @ 0x320 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bkpt 0x008c │ │ │ │ + bkpt 0x0090 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r5, [sp, #688] @ 0x2b0 │ │ │ │ + str r5, [sp, #704] @ 0x2c0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bkpt 0x0074 │ │ │ │ + bkpt 0x0078 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r5, [sp, #584] @ 0x248 │ │ │ │ + str r5, [sp, #600] @ 0x258 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bkpt 0x005a │ │ │ │ + bkpt 0x005e │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r5, [sp, #312] @ 0x138 │ │ │ │ + str r5, [sp, #328] @ 0x148 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bkpt 0x0016 │ │ │ │ + bkpt 0x001a │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #80] @ 0x50 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - pop {r3, r4, r6, r7, pc} │ │ │ │ + pop {r2, r3, r4, r6, r7, pc} │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r4, [sp, #992] @ 0x3e0 │ │ │ │ + str r4, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - pop {r6, r7, pc} │ │ │ │ + pop {r2, r6, r7, pc} │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3848] @ 0xf08 │ │ │ │ sub sp, #156 @ 0x9c │ │ │ │ @@ -1098284,19 +1098285,19 @@ │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ... │ │ │ │ ldr r0, [pc, #968] @ (3aaa7c ) │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r3, [sp, #856] @ 0x358 │ │ │ │ + str r3, [sp, #872] @ 0x368 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r2, [sp, #712] @ 0x2c8 │ │ │ │ + str r2, [sp, #728] @ 0x2d8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r1, [sp, #456] @ 0x1c8 │ │ │ │ + str r1, [sp, #472] @ 0x1d8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ cmp r0, ip │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ vldr d12, [r0, #136] @ 0x88 │ │ │ │ @@ -1098907,21 +1098908,21 @@ │ │ │ │ ldr r0, [pc, #32] @ (3aae3c ) │ │ │ │ ldr r1, [sp, #24] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ b.w 3aa4a8 │ │ │ │ ... │ │ │ │ - ldrh r0, [r6, #20] │ │ │ │ + ldrh r4, [r6, #20] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbz r0, 3aae96 │ │ │ │ + cbz r4, 3aae96 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strh r4, [r0, #60] @ 0x3c │ │ │ │ + strh r0, [r1, #60] @ 0x3c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add sp, #304 @ 0x130 │ │ │ │ + add sp, #320 @ 0x140 │ │ │ │ lsls r3, r0, #1 │ │ │ │ ldrd r1, r0, [sp, #108] @ 0x6c │ │ │ │ str.w fp, [sp] │ │ │ │ ldr r3, [sp, #140] @ 0x8c │ │ │ │ movs r6, #0 │ │ │ │ ldr r2, [sp, #128] @ 0x80 │ │ │ │ movs r7, #0 │ │ │ │ @@ -1099144,57 +1099145,57 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3aafd4 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - strh r2, [r6, #46] @ 0x2e │ │ │ │ + strh r6, [r6, #46] @ 0x2e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, sp, #744 @ 0x2e8 │ │ │ │ + add r6, sp, #760 @ 0x2f8 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strh r4, [r2, #46] @ 0x2e │ │ │ │ + strh r0, [r3, #46] @ 0x2e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, sp, #616 @ 0x268 │ │ │ │ + add r6, sp, #632 @ 0x278 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strh r4, [r6, #44] @ 0x2c │ │ │ │ + strh r0, [r7, #44] @ 0x2c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, sp, #488 @ 0x1e8 │ │ │ │ + add r6, sp, #504 @ 0x1f8 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strh r2, [r3, #44] @ 0x2c │ │ │ │ + strh r6, [r3, #44] @ 0x2c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, sp, #384 @ 0x180 │ │ │ │ + add r6, sp, #400 @ 0x190 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strh r0, [r0, #44] @ 0x2c │ │ │ │ + strh r4, [r0, #44] @ 0x2c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, sp, #280 @ 0x118 │ │ │ │ + add r6, sp, #296 @ 0x128 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strh r6, [r4, #42] @ 0x2a │ │ │ │ + strh r2, [r5, #42] @ 0x2a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, sp, #176 @ 0xb0 │ │ │ │ + add r6, sp, #192 @ 0xc0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strh r4, [r1, #42] @ 0x2a │ │ │ │ + strh r0, [r2, #42] @ 0x2a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, sp, #72 @ 0x48 │ │ │ │ + add r6, sp, #88 @ 0x58 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strh r2, [r6, #40] @ 0x28 │ │ │ │ + strh r6, [r6, #40] @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #992 @ 0x3e0 │ │ │ │ + add r5, sp, #1008 @ 0x3f0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strh r0, [r3, #40] @ 0x28 │ │ │ │ + strh r4, [r3, #40] @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #888 @ 0x378 │ │ │ │ + add r5, sp, #904 @ 0x388 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strh r6, [r7, #38] @ 0x26 │ │ │ │ + strh r2, [r0, #40] @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #784 @ 0x310 │ │ │ │ + add r5, sp, #800 @ 0x320 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strh r4, [r4, #38] @ 0x26 │ │ │ │ + strh r0, [r5, #38] @ 0x26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #680 @ 0x2a8 │ │ │ │ + add r5, sp, #696 @ 0x2b8 │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r7, r0 │ │ │ │ ldr r0, [pc, #220] @ (3ab220 ) │ │ │ │ @@ -1099296,17 +1099297,17 @@ │ │ │ │ nop │ │ │ │ subs r0, #196 @ 0xc4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r0, #154 @ 0x9a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r5, #28] │ │ │ │ + strh r4, [r5, #28] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, sp, #448 @ 0x1c0 │ │ │ │ + add r4, sp, #464 @ 0x1d0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #224] @ (3ab328 ) │ │ │ │ @@ -1099409,21 +1099410,21 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ adds r7, #194 @ 0xc2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ adds r7, #64 @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r5, #20] │ │ │ │ + strh r0, [r6, #20] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ + add r3, sp, #480 @ 0x1e0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strh r4, [r0, #20] │ │ │ │ + strh r0, [r1, #20] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ lsls r3, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #604] @ (3ab5b0 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1099657,82 +1099658,82 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 3ab3e4 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ adds r6, #178 @ 0xb2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r7, #14] │ │ │ │ + strh r6, [r7, #14] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stc2 15, cr15, [r5, #1020]! @ 0x3fc │ │ │ │ mcr2 15, 5, pc, cr7, cr15, {7} @ │ │ │ │ - strh r0, [r5, #16] │ │ │ │ + strh r4, [r5, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r0, #16] │ │ │ │ + strh r0, [r1, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ lsls r5, r0, #10 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r0, #14] │ │ │ │ + strh r6, [r0, #14] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, sp, #552 @ 0x228 │ │ │ │ + add r2, sp, #568 @ 0x238 │ │ │ │ lsls r3, r0, #1 │ │ │ │ adds r6, #36 @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r1, #12] │ │ │ │ + strh r2, [r2, #12] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, sp, #344 @ 0x158 │ │ │ │ + add r2, sp, #360 @ 0x168 │ │ │ │ lsls r3, r0, #1 │ │ │ │ b.n 3ab562 │ │ │ │ - vsra.u64 d24, d14, #1 │ │ │ │ + vaddw.u q12, , d18 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r7, #12] │ │ │ │ + strh r0, [r0, #14] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r0, #10] │ │ │ │ + strh r0, [r1, #10] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, sp, #48 @ 0x30 │ │ │ │ + add r2, sp, #64 @ 0x40 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strh r2, [r5, #8] │ │ │ │ + strh r6, [r5, #8] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, sp, #968 @ 0x3c8 │ │ │ │ + add r1, sp, #984 @ 0x3d8 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strh r0, [r2, #12] │ │ │ │ + strh r4, [r2, #12] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r2, [r1, #14] │ │ │ │ + strh r6, [r1, #14] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r1, #14] │ │ │ │ + strh r0, [r2, #14] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r2, [r1, #16] │ │ │ │ + strh r6, [r1, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r6, [r0, #6] │ │ │ │ + strh r2, [r1, #6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, sp, #568 @ 0x238 │ │ │ │ + add r1, sp, #584 @ 0x248 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strh r4, [r5, #4] │ │ │ │ + strh r0, [r6, #4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, sp, #464 @ 0x1d0 │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strh r2, [r2, #16] │ │ │ │ + strh r6, [r2, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r7, #12] │ │ │ │ + strh r0, [r0, #14] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r6, [r4, #2] │ │ │ │ + strh r2, [r5, #2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, sp, #184 @ 0xb8 │ │ │ │ + add r1, sp, #200 @ 0xc8 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strh r6, [r4, #14] │ │ │ │ + strh r2, [r5, #14] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r0, [r3, #16] │ │ │ │ + strh r4, [r3, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r3, #0] │ │ │ │ + strh r0, [r4, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #912 @ 0x390 │ │ │ │ + add r0, sp, #928 @ 0x3a0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrb r6, [r7, #31] │ │ │ │ + strh r2, [r0, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #784 @ 0x310 │ │ │ │ + add r0, sp, #800 @ 0x320 │ │ │ │ lsls r3, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3ab344 │ │ │ │ @@ -1099753,17 +1099754,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldrb r4, [r4, #28] │ │ │ │ + ldrb r0, [r5, #28] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r7, pc, #944 @ (adr r7, 3aba44 ) │ │ │ │ + add r7, pc, #960 @ (adr r7, 3aba54 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -1099834,15 +1099835,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ adds r3, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r6, [r6, #2] │ │ │ │ + strh r2, [r7, #2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ adds r2, #208 @ 0xd0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ @@ -1099988,21 +1099989,21 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ adds r2, #138 @ 0x8a │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ adds r2, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r3, #29] │ │ │ │ + ldrb r4, [r3, #29] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r6, #27] │ │ │ │ + ldrb r4, [r6, #27] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r4, #27] │ │ │ │ + ldrb r2, [r5, #27] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, pc, #544 @ (adr r5, 3abb2c ) │ │ │ │ + add r5, pc, #560 @ (adr r5, 3abb3c ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ mov r7, r2 │ │ │ │ @@ -1100312,51 +1100313,51 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ adds r0, #218 @ 0xda │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r2, [r0, #12] │ │ │ │ + strb r6, [r0, #12] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r0, [r5, #11] │ │ │ │ + strb r4, [r5, #11] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrb r6, [r4, #23] │ │ │ │ + ldrb r2, [r5, #23] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, pc, #552 @ (adr r4, 3abea8 ) │ │ │ │ + add r4, pc, #568 @ (adr r4, 3abeb8 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ adds r0, #36 @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r5, #21] │ │ │ │ + ldrb r2, [r6, #21] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, pc, #72 @ (adr r4, 3abcd4 ) │ │ │ │ + add r4, pc, #88 @ (adr r4, 3abce4 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrb r2, [r3, #20] │ │ │ │ + ldrb r6, [r3, #20] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r0, [r1, #6] │ │ │ │ + strb r4, [r1, #6] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrb r0, [r7, #17] │ │ │ │ + ldrb r4, [r7, #17] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, pc, #112 @ (adr r3, 3abd0c ) │ │ │ │ + add r3, pc, #128 @ (adr r3, 3abd1c ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrb r2, [r1, #16] │ │ │ │ + ldrb r6, [r1, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, pc, #688 @ (adr r2, 3abf54 ) │ │ │ │ + add r2, pc, #704 @ (adr r2, 3abf64 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrb r0, [r5, #14] │ │ │ │ + ldrb r4, [r5, #14] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, pc, #296 @ (adr r2, 3abdd4 ) │ │ │ │ + add r2, pc, #312 @ (adr r2, 3abde4 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrb r2, [r1, #14] │ │ │ │ + ldrb r6, [r1, #14] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, pc, #176 @ (adr r2, 3abd64 ) │ │ │ │ + add r2, pc, #192 @ (adr r2, 3abd74 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrb r0, [r6, #13] │ │ │ │ + ldrb r4, [r6, #13] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, pc, #72 @ (adr r2, 3abd04 ) │ │ │ │ + add r2, pc, #88 @ (adr r2, 3abd14 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #28 │ │ │ │ mov r4, r3 │ │ │ │ @@ -1100505,25 +1100506,25 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #32] @ (3abe5c ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3abd40 │ │ │ │ nop │ │ │ │ - ldrb r6, [r4, #8] │ │ │ │ + ldrb r2, [r5, #8] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, pc, #808 @ (adr r0, 3ac178 ) │ │ │ │ + add r0, pc, #824 @ (adr r0, 3ac188 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrb r6, [r0, #7] │ │ │ │ + ldrb r2, [r1, #7] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, pc, #424 @ (adr r0, 3ac000 ) │ │ │ │ + add r0, pc, #440 @ (adr r0, 3ac010 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrb r6, [r0, #6] │ │ │ │ + ldrb r2, [r1, #6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, pc, #168 @ (adr r0, 3abf08 ) │ │ │ │ + add r0, pc, #184 @ (adr r0, 3abf18 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, #40 @ 0x28 │ │ │ │ @@ -1100739,39 +1100740,39 @@ │ │ │ │ nop │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [r4, #92] @ 0x5c │ │ │ │ + ldr r6, [r4, #92] @ 0x5c │ │ │ │ lsls r3, r0, #1 │ │ │ │ cmp r3, #128 @ 0x80 │ │ │ │ lsls r7, r1, #1 │ │ │ │ cmp r3, #36 @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r6, #1] │ │ │ │ + ldrb r2, [r7, #1] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r4, [r6, #76] @ 0x4c │ │ │ │ + ldr r0, [r7, #76] @ 0x4c │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r4, [r0, #30] │ │ │ │ + strb r0, [r1, #30] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r6, [sp, #160] @ 0xa0 │ │ │ │ + ldr r6, [sp, #176] @ 0xb0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r0, [r5, #29] │ │ │ │ + strb r4, [r5, #29] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r6, [sp, #48] @ 0x30 │ │ │ │ + ldr r6, [sp, #64] @ 0x40 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r4, [r2, #28] │ │ │ │ + strb r0, [r3, #28] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r5, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r5, [sp, #744] @ 0x2e8 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r4, [r6, #27] │ │ │ │ + strb r0, [r7, #27] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r5, [sp, #600] @ 0x258 │ │ │ │ + ldr r5, [sp, #616] @ 0x268 │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r2, #0] │ │ │ │ ldr.w ip, [sp, #36] @ 0x24 │ │ │ │ cbz r0, 3ac16c │ │ │ │ ldr r2, [r2, #8] │ │ │ │ @@ -1101675,17 +1101676,17 @@ │ │ │ │ ... │ │ │ │ movs r1, #246 @ 0xf6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r1, #142 @ 0x8e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r7, #104] @ 0x68 │ │ │ │ + ldr r6, [r7, #104] @ 0x68 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r2, [r4, #96] @ 0x60 │ │ │ │ + ldr r6, [r4, #96] @ 0x60 │ │ │ │ lsls r7, r0, #1 │ │ │ │ add.w r8, r8, #1 │ │ │ │ cmp r4, r8 │ │ │ │ beq.n 3acace │ │ │ │ ldr.w r3, [r6, #4]! │ │ │ │ cmp r3, #0 │ │ │ │ beq.n 3aca84 │ │ │ │ @@ -1102300,107 +1102301,107 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #196] @ (3ad210 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 3ac87a │ │ │ │ nop │ │ │ │ - ldr r0, [r6, #60] @ 0x3c │ │ │ │ + ldr r4, [r6, #60] @ 0x3c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r2, [sp, #584] @ 0x248 │ │ │ │ + str r2, [sp, #600] @ 0x258 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r4, [r4, #60] @ 0x3c │ │ │ │ + ldr r0, [r5, #60] @ 0x3c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r2, [r0, #56] @ 0x38 │ │ │ │ + ldr r6, [r0, #56] @ 0x38 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r2, [sp, #144] @ 0x90 │ │ │ │ + str r2, [sp, #160] @ 0xa0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r4, [r4, #52] @ 0x34 │ │ │ │ + ldr r0, [r5, #52] @ 0x34 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r2, [sp, #24] │ │ │ │ + str r2, [sp, #40] @ 0x28 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r2, [r2, #48] @ 0x30 │ │ │ │ + ldr r6, [r2, #48] @ 0x30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r4, [r6, #20] │ │ │ │ + ldr r0, [r7, #20] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r0, [sp, #96] @ 0x60 │ │ │ │ + str r0, [sp, #112] @ 0x70 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r0, [r6, #16] │ │ │ │ + ldr r4, [r6, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r2, #62] @ 0x3e │ │ │ │ + ldrh r0, [r3, #62] @ 0x3e │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r4, [r2, #16] │ │ │ │ + ldr r0, [r3, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r7, #60] @ 0x3c │ │ │ │ + ldrh r4, [r7, #60] @ 0x3c │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ + ldr r6, [r7, #12] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r3, #60] @ 0x3c │ │ │ │ + ldrh r0, [r4, #60] @ 0x3c │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r0, [r4, #12] │ │ │ │ + ldr r4, [r4, #12] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r0, #60] @ 0x3c │ │ │ │ + ldrh r6, [r0, #60] @ 0x3c │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r0, [r0, #12] │ │ │ │ + ldr r4, [r0, #12] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r4, #58] @ 0x3a │ │ │ │ + ldrh r6, [r4, #58] @ 0x3a │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r0, [r0, #8] │ │ │ │ + ldr r4, [r0, #8] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r4, #56] @ 0x38 │ │ │ │ + ldrh r0, [r5, #56] @ 0x38 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r0, [r5, #4] │ │ │ │ + ldr r4, [r5, #4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r1, #56] @ 0x38 │ │ │ │ + ldrh r6, [r1, #56] @ 0x38 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r6, [r1, #4] │ │ │ │ + ldr r2, [r2, #4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r6, #54] @ 0x36 │ │ │ │ + ldrh r4, [r6, #54] @ 0x36 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r2, [r4, #0] │ │ │ │ + ldr r6, [r4, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r0, #54] @ 0x36 │ │ │ │ + ldrh r2, [r1, #54] @ 0x36 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r6, [r0, #0] │ │ │ │ + ldr r2, [r1, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r5, #52] @ 0x34 │ │ │ │ + ldrh r6, [r5, #52] @ 0x34 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r4, [r5, #124] @ 0x7c │ │ │ │ + str r0, [r6, #124] @ 0x7c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r2, #52] @ 0x34 │ │ │ │ + ldrh r4, [r2, #52] @ 0x34 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r2, [r2, #124] @ 0x7c │ │ │ │ + str r6, [r2, #124] @ 0x7c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r6, #50] @ 0x32 │ │ │ │ + ldrh r2, [r7, #50] @ 0x32 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r6, [r6, #120] @ 0x78 │ │ │ │ + str r2, [r7, #120] @ 0x78 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r3, #50] @ 0x32 │ │ │ │ + ldrh r6, [r3, #50] @ 0x32 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r6, [r2, #112] @ 0x70 │ │ │ │ + str r2, [r3, #112] @ 0x70 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r2, [r1, #112] @ 0x70 │ │ │ │ + str r6, [r1, #112] @ 0x70 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r5, #44] @ 0x2c │ │ │ │ + ldrh r2, [r6, #44] @ 0x2c │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r6, [r5, #108] @ 0x6c │ │ │ │ + str r2, [r6, #108] @ 0x6c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r2, #44] @ 0x2c │ │ │ │ + ldrh r6, [r2, #44] @ 0x2c │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r4, [r2, #108] @ 0x6c │ │ │ │ + str r0, [r3, #108] @ 0x6c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r6, #42] @ 0x2a │ │ │ │ + ldrh r2, [r7, #42] @ 0x2a │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r0, [r7, #104] @ 0x68 │ │ │ │ + str r4, [r7, #104] @ 0x68 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r3, #42] @ 0x2a │ │ │ │ + ldrh r6, [r3, #42] @ 0x2a │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r0, [r7, #100] @ 0x64 │ │ │ │ + str r4, [r7, #100] @ 0x64 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r3, #40] @ 0x28 │ │ │ │ + ldrh r0, [r4, #40] @ 0x28 │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3776] @ 0xec0 │ │ │ │ sub sp, #260 @ 0x104 │ │ │ │ @@ -1103440,37 +1103441,37 @@ │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #148 @ 0x94 │ │ │ │ asrs r2, r2, #31 │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [r1, #84] @ 0x54 │ │ │ │ + str r4, [r1, #84] @ 0x54 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r5, #30] │ │ │ │ + ldrh r6, [r5, #30] │ │ │ │ lsls r3, r0, #1 │ │ │ │ asrs r0, r0, #30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r2, #76] @ 0x4c │ │ │ │ + str r0, [r3, #76] @ 0x4c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r4, [r1, #64] @ 0x40 │ │ │ │ + str r0, [r2, #64] @ 0x40 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r6, [r6, #52] @ 0x34 │ │ │ │ + str r2, [r7, #52] @ 0x34 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r0, [r1, #44] @ 0x2c │ │ │ │ + str r4, [r1, #44] @ 0x2c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r6, [r6, #8] │ │ │ │ + str r2, [r7, #8] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r3, r3] │ │ │ │ + ldrb r6, [r3, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r0, #28] │ │ │ │ + strh r0, [r1, #28] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrh r4, [r2, r6] │ │ │ │ + ldrh r0, [r3, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r2, r2] │ │ │ │ + ldrh r2, [r3, r2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ mov r3, r4 │ │ │ │ str r2, [sp, #0] │ │ │ │ add r4, sp, #216 @ 0xd8 │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ mov r1, r5 │ │ │ │ @@ -1103972,103 +1103973,103 @@ │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #184] @ (3ae3dc ) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 3ad284 │ │ │ │ - ldr r4, [r0, r2] │ │ │ │ + ldr r0, [r1, r2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r5, #28] │ │ │ │ + ldrb r4, [r5, #28] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r4, [r4, r1] │ │ │ │ + ldr r0, [r5, r1] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r1, #28] │ │ │ │ + ldrb r4, [r1, #28] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r2, [r5, r0] │ │ │ │ + ldr r6, [r5, r0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r1, #27] │ │ │ │ + ldrb r2, [r2, #27] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrsb r6, [r7, r4] │ │ │ │ + ldrsb r2, [r0, r5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r4, #23] │ │ │ │ + ldrb r4, [r4, #23] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrsb r2, [r7, r3] │ │ │ │ + ldrsb r6, [r7, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r3, #22] │ │ │ │ + ldrb r2, [r4, #22] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrsb r0, [r4, r3] │ │ │ │ + ldrsb r4, [r4, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r0, #22] │ │ │ │ + ldrb r6, [r0, #22] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrsb r0, [r0, r3] │ │ │ │ + ldrsb r4, [r0, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r4, #21] │ │ │ │ + ldrb r6, [r4, #21] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrsb r4, [r3, r1] │ │ │ │ + ldrsb r0, [r4, r1] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r0, #20] │ │ │ │ + ldrb r4, [r0, #20] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrsb r0, [r0, r1] │ │ │ │ + ldrsb r4, [r0, r1] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r4, #19] │ │ │ │ + ldrb r6, [r4, #19] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrsb r0, [r0, r0] │ │ │ │ + ldrsb r4, [r0, r0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r2, [r4, r7] │ │ │ │ + strb r6, [r4, r7] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r4, [r0, #18] │ │ │ │ + ldrb r0, [r1, #18] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r0, [r1, r7] │ │ │ │ + strb r4, [r1, r7] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r5, #17] │ │ │ │ + ldrb r6, [r5, #17] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r6, [r5, r6] │ │ │ │ + strb r2, [r6, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r2, #17] │ │ │ │ + ldrb r4, [r2, #17] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r4, [r2, r6] │ │ │ │ + strb r0, [r3, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r6, #16] │ │ │ │ + ldrb r2, [r7, #16] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r2, [r7, r5] │ │ │ │ + strb r6, [r7, r5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r4, [r3, #16] │ │ │ │ + ldrb r0, [r4, #16] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r0, [r4, r5] │ │ │ │ + strb r4, [r4, r5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r0, #16] │ │ │ │ + ldrb r6, [r0, #16] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r6, [r0, r5] │ │ │ │ + strb r2, [r1, r5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r5, #15] │ │ │ │ + ldrb r4, [r5, #15] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r4, [r5, r4] │ │ │ │ + strb r0, [r6, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r1, #15] │ │ │ │ + ldrb r2, [r2, #15] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r2, [r2, r4] │ │ │ │ + strb r6, [r2, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r4, [r6, #14] │ │ │ │ + ldrb r0, [r7, #14] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r0, [r7, r3] │ │ │ │ + strb r4, [r7, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r3, #14] │ │ │ │ + ldrb r6, [r3, #14] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r6, [r3, r3] │ │ │ │ + strb r2, [r4, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r0, #14] │ │ │ │ + ldrb r4, [r0, #14] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r0, [r0, r3] │ │ │ │ + strb r4, [r0, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r4, #13] │ │ │ │ + ldrb r6, [r4, #13] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - strb r0, [r4, r2] │ │ │ │ + strb r4, [r4, r2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r6, [r7, r2] │ │ │ │ + strb r2, [r0, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3656] @ 0xe48 │ │ │ │ sub sp, #380 @ 0x17c │ │ │ │ @@ -1104869,39 +1104870,39 @@ │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ lsls r4, r1, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r0, [r0, r6] │ │ │ │ + strh r4, [r0, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r4, #8] │ │ │ │ + ldrb r6, [r4, #8] │ │ │ │ lsls r3, r0, #1 │ │ │ │ lsls r0, r7, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r1, r4] │ │ │ │ + strh r0, [r2, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r2, [r7, r0] │ │ │ │ + strh r6, [r7, r0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r0, [r5, r6] │ │ │ │ + str r4, [r5, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r4, [r4, r4] │ │ │ │ + str r0, [r5, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r7, [pc, #800] @ (3aeff0 ) │ │ │ │ + ldr r7, [pc, #816] @ (3af000 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r6, [pc, #512] @ (3aeed4 ) │ │ │ │ + ldr r6, [pc, #528] @ (3aeee4 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r5, [pc, #704] @ (3aef98 ) │ │ │ │ + ldr r5, [pc, #720] @ (3aefa8 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r5, [pc, #672] @ (3aef7c ) │ │ │ │ + ldr r5, [pc, #688] @ (3aef8c ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r5, [pc, #648] @ (3aef68 ) │ │ │ │ + ldr r5, [pc, #664] @ (3aef78 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r4, [pc, #800] @ (3af004 ) │ │ │ │ + ldr r4, [pc, #816] @ (3af014 ) │ │ │ │ lsls r7, r0, #1 │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 3aea92 │ │ │ │ ldr r3, [sp, #140] @ 0x8c │ │ │ │ ldr r1, [sp, #208] @ 0xd0 │ │ │ │ adds r3, #1 │ │ │ │ str r3, [sp, #140] @ 0x8c │ │ │ │ @@ -1106490,27 +1106491,27 @@ │ │ │ │ ldr r1, [sp, #256] @ 0x100 │ │ │ │ ldr r3, [sp, #352] @ 0x160 │ │ │ │ ldr.w r8, [sp, #68] @ 0x44 │ │ │ │ ldr r7, [sp, #120] @ 0x78 │ │ │ │ ldr.w fp, [sp, #76] @ 0x4c │ │ │ │ b.n 3afe0e │ │ │ │ nop │ │ │ │ - cmp r0, r1 │ │ │ │ + cmp r4, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, fp │ │ │ │ + add r6, fp │ │ │ │ lsls r7, r0, #1 │ │ │ │ - muls r2, r2 │ │ │ │ + muls r6, r2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adcs r6, r6 │ │ │ │ + adcs r2, r7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r2, [r4, #0] │ │ │ │ + ldr r6, [r4, #0] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adcs r0, r0 │ │ │ │ + adcs r4, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r2, [r4, #124] @ 0x7c │ │ │ │ + str r6, [r4, #124] @ 0x7c │ │ │ │ lsls r3, r0, #1 │ │ │ │ ldr r2, [sp, #220] @ 0xdc │ │ │ │ ldr r0, [sp, #104] @ 0x68 │ │ │ │ ldr.w r2, [r2, r4, lsl #2] │ │ │ │ str.w r2, [r1, r4, lsl #2] │ │ │ │ str r6, [sp, #24] │ │ │ │ strd r7, r5, [sp, #8] │ │ │ │ @@ -1107130,189 +1107131,189 @@ │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #356] @ (3b05b8 ) │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 3ae44c │ │ │ │ - subs r0, #226 @ 0xe2 │ │ │ │ + subs r0, #230 @ 0xe6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, #148 @ 0x94 │ │ │ │ + subs r0, #152 @ 0x98 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, #156 @ 0x9c │ │ │ │ + subs r0, #160 @ 0xa0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsh r6, [r7, r4] │ │ │ │ + ldrsh r2, [r0, r5] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - subs r0, #124 @ 0x7c │ │ │ │ + subs r0, #128 @ 0x80 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsh r6, [r3, r4] │ │ │ │ + ldrsh r2, [r4, r4] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - subs r0, #74 @ 0x4a │ │ │ │ + subs r0, #78 @ 0x4e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsh r2, [r5, r3] │ │ │ │ + ldrsh r6, [r5, r3] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - subs r0, #44 @ 0x2c │ │ │ │ + subs r0, #48 @ 0x30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsh r4, [r1, r3] │ │ │ │ + ldrsh r0, [r2, r3] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r7, #172 @ 0xac │ │ │ │ + adds r7, #176 @ 0xb0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsh r4, [r1, r1] │ │ │ │ + ldrsh r0, [r2, r1] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r7, #138 @ 0x8a │ │ │ │ + adds r7, #142 @ 0x8e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsh r4, [r5, r0] │ │ │ │ + ldrsh r0, [r6, r0] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r7, #100 @ 0x64 │ │ │ │ + adds r7, #104 @ 0x68 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsh r4, [r0, r0] │ │ │ │ + ldrsh r0, [r1, r0] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r7, #70 @ 0x46 │ │ │ │ + adds r7, #74 @ 0x4a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r4, r7] │ │ │ │ + ldrb r2, [r5, r7] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r7, #36 @ 0x24 │ │ │ │ + adds r7, #40 @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r0, r7] │ │ │ │ + ldrb r2, [r1, r7] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r6, #216 @ 0xd8 │ │ │ │ + adds r6, #220 @ 0xdc │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r4, [r7, r5] │ │ │ │ + ldrb r0, [r0, r6] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r6, #188 @ 0xbc │ │ │ │ + adds r6, #192 @ 0xc0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r4, r5] │ │ │ │ + ldrb r4, [r4, r5] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r6, #164 @ 0xa4 │ │ │ │ + adds r6, #168 @ 0xa8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r1, r5] │ │ │ │ + ldrb r4, [r1, r5] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r6, #134 @ 0x86 │ │ │ │ + adds r6, #138 @ 0x8a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r5, r4] │ │ │ │ + ldrb r6, [r5, r4] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r6, #106 @ 0x6a │ │ │ │ + adds r6, #110 @ 0x6e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r4, [r1, r4] │ │ │ │ + ldrb r0, [r2, r4] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r6, #80 @ 0x50 │ │ │ │ + adds r6, #84 @ 0x54 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r6, r3] │ │ │ │ + ldrb r6, [r6, r3] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r6, #54 @ 0x36 │ │ │ │ + adds r6, #58 @ 0x3a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r3, r3] │ │ │ │ + ldrb r4, [r3, r3] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r6, #28 │ │ │ │ + adds r6, #32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r7, r2] │ │ │ │ + ldrb r2, [r0, r3] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r5, #252 @ 0xfc │ │ │ │ + adds r6, #0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r3, r2] │ │ │ │ + ldrb r2, [r4, r2] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r5, #224 @ 0xe0 │ │ │ │ + adds r5, #228 @ 0xe4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r0, r2] │ │ │ │ + ldrb r6, [r0, r2] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r5, #198 @ 0xc6 │ │ │ │ + adds r5, #202 @ 0xca │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r5, r1] │ │ │ │ + ldrb r6, [r5, r1] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r5, #174 @ 0xae │ │ │ │ + adds r5, #178 @ 0xb2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r2, r1] │ │ │ │ + ldrb r6, [r2, r1] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r5, #150 @ 0x96 │ │ │ │ + adds r5, #154 @ 0x9a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r7, r0] │ │ │ │ + ldrb r6, [r7, r0] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r5, #126 @ 0x7e │ │ │ │ + adds r5, #130 @ 0x82 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r4, r0] │ │ │ │ + ldrb r6, [r4, r0] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r5, #100 @ 0x64 │ │ │ │ + adds r5, #104 @ 0x68 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r0, r0] │ │ │ │ + ldrb r2, [r1, r0] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r5, #74 @ 0x4a │ │ │ │ + adds r5, #78 @ 0x4e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r5, r7] │ │ │ │ + ldrh r0, [r6, r7] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r5, #48 @ 0x30 │ │ │ │ + adds r5, #52 @ 0x34 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r2, r7] │ │ │ │ + ldrh r6, [r2, r7] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r5, #22 │ │ │ │ + adds r5, #26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r7, r6] │ │ │ │ + ldrh r4, [r7, r6] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, #252 @ 0xfc │ │ │ │ + adds r5, #0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r3, r6] │ │ │ │ + ldrh r2, [r4, r6] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, #226 @ 0xe2 │ │ │ │ + adds r4, #230 @ 0xe6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r0, r6] │ │ │ │ + ldrh r0, [r1, r6] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, #200 @ 0xc8 │ │ │ │ + adds r4, #204 @ 0xcc │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r5, r5] │ │ │ │ + ldrh r6, [r5, r5] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, #174 @ 0xae │ │ │ │ + adds r4, #178 @ 0xb2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r2, r5] │ │ │ │ + ldrh r4, [r2, r5] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, #148 @ 0x94 │ │ │ │ + adds r4, #152 @ 0x98 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r6, r4] │ │ │ │ + ldrh r2, [r7, r4] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, #122 @ 0x7a │ │ │ │ + adds r4, #126 @ 0x7e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r3, r4] │ │ │ │ + ldrh r0, [r4, r4] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, #96 @ 0x60 │ │ │ │ + adds r4, #100 @ 0x64 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r0, r4] │ │ │ │ + ldrh r6, [r0, r4] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, #70 @ 0x46 │ │ │ │ + adds r4, #74 @ 0x4a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r5, r3] │ │ │ │ + ldrh r6, [r5, r3] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, #46 @ 0x2e │ │ │ │ + adds r4, #50 @ 0x32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r2, r3] │ │ │ │ + ldrh r6, [r2, r3] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, #22 │ │ │ │ + adds r4, #26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r7, r2] │ │ │ │ + ldrh r6, [r7, r2] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r3, #254 @ 0xfe │ │ │ │ + adds r4, #2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r4, r2] │ │ │ │ + ldrh r4, [r4, r2] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r3, #224 @ 0xe0 │ │ │ │ + adds r3, #228 @ 0xe4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r0, r2] │ │ │ │ + ldrh r6, [r0, r2] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r3, #196 @ 0xc4 │ │ │ │ + adds r3, #200 @ 0xc8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r4, r1] │ │ │ │ + ldrh r2, [r5, r1] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r3, #170 @ 0xaa │ │ │ │ + adds r3, #174 @ 0xae │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r1, r1] │ │ │ │ + ldrh r0, [r2, r1] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r3, #144 @ 0x90 │ │ │ │ + adds r3, #148 @ 0x94 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r6, r0] │ │ │ │ + ldrh r6, [r6, r0] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r3, #112 @ 0x70 │ │ │ │ + adds r3, #116 @ 0x74 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r3, #142 @ 0x8e │ │ │ │ + adds r3, #146 @ 0x92 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r9, r1 │ │ │ │ @@ -1107536,29 +1107537,29 @@ │ │ │ │ nop │ │ │ │ b.n 3b0078 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 3b0dc8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #52 @ 0x34 │ │ │ │ + adds r0, #56 @ 0x38 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsb r0, [r3, r3] │ │ │ │ + ldrsb r4, [r3, r3] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r0, #28 │ │ │ │ + adds r0, #32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsb r0, [r0, r3] │ │ │ │ + ldrsb r4, [r0, r3] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r7, #224 @ 0xe0 │ │ │ │ + cmp r7, #228 @ 0xe4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsb r4, [r0, r2] │ │ │ │ + ldrsb r0, [r1, r2] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r7, #198 @ 0xc6 │ │ │ │ + cmp r7, #202 @ 0xca │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsb r2, [r5, r1] │ │ │ │ + ldrsb r6, [r5, r1] │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #16 │ │ │ │ movs r3, #1 │ │ │ │ @@ -1107714,25 +1107715,25 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #32] @ (3b09e4 ) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3b0940 │ │ │ │ nop │ │ │ │ - cmp r6, #138 @ 0x8a │ │ │ │ + cmp r6, #142 @ 0x8e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r6, [r5, r4] │ │ │ │ + strb r2, [r6, r4] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r6, #114 @ 0x72 │ │ │ │ + cmp r6, #118 @ 0x76 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r6, [r2, r4] │ │ │ │ + strb r2, [r3, r4] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r5, #254 @ 0xfe │ │ │ │ + cmp r6, #2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r2, [r4, r2] │ │ │ │ + strb r6, [r4, r2] │ │ │ │ lsls r3, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr.w r2, [pc, #2252] @ 3b12c4 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1108525,260 +1108526,260 @@ │ │ │ │ bl 17d50 │ │ │ │ b.w 3b0ab0 │ │ │ │ nop │ │ │ │ b.n 3b12dc │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #128 @ 0x80 │ │ │ │ + cmp r5, #132 @ 0x84 │ │ │ │ lsls r7, r0, #1 │ │ │ │ @ instruction: 0xfb73ffff │ │ │ │ stc2l 15, cr15, [sp, #1020]! @ 0x3fc │ │ │ │ - cmp r5, #146 @ 0x92 │ │ │ │ + cmp r5, #150 @ 0x96 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r5, #156 @ 0x9c │ │ │ │ + cmp r5, #160 @ 0xa0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ lsrs r1, r7, #8 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #28 │ │ │ │ + cmp r5, #32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r6, [r7, r6] │ │ │ │ + strh r2, [r0, r7] │ │ │ │ lsls r3, r0, #1 │ │ │ │ svc 84 @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, #224 @ 0xe0 │ │ │ │ + cmp r4, #228 @ 0xe4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r2, [r0, r6] │ │ │ │ + strh r6, [r0, r6] │ │ │ │ lsls r3, r0, #1 │ │ │ │ add r3, sp, #972 @ 0x3cc │ │ │ │ @ instruction: 0xffffabbb │ │ │ │ - @ instruction: 0xffff2c9a │ │ │ │ + @ instruction: 0xffff2c9e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r7, r4] │ │ │ │ + strh r0, [r0, r5] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r4, #124 @ 0x7c │ │ │ │ + cmp r4, #128 @ 0x80 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r6, [r3, r4] │ │ │ │ + strh r2, [r4, r4] │ │ │ │ lsls r3, r0, #1 │ │ │ │ add r3, sp, #236 @ 0xec │ │ │ │ - vmull.u q9, d31, d22 │ │ │ │ + vmull.u q9, d31, d26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r5, #28 │ │ │ │ + cmp r5, #32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r4, #38 @ 0x26 │ │ │ │ + cmp r4, #42 @ 0x2a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r0, [r1, r3] │ │ │ │ + strh r4, [r1, r3] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r4, #8 │ │ │ │ + cmp r4, #12 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r2, [r5, r2] │ │ │ │ + strh r6, [r5, r2] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r4, #220 @ 0xdc │ │ │ │ + cmp r4, #224 @ 0xe0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r4, #250 @ 0xfa │ │ │ │ + cmp r4, #254 @ 0xfe │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r3, #198 @ 0xc6 │ │ │ │ + cmp r3, #202 @ 0xca │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r0, [r5, r1] │ │ │ │ + strh r4, [r5, r1] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r4, #222 @ 0xde │ │ │ │ + cmp r4, #226 @ 0xe2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r5, #24 │ │ │ │ + cmp r5, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r3, #120 @ 0x78 │ │ │ │ + cmp r3, #124 @ 0x7c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r2, [r3, r0] │ │ │ │ + strh r6, [r3, r0] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r3, #86 @ 0x56 │ │ │ │ + cmp r3, #90 @ 0x5a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r6, [r6, r7] │ │ │ │ + str r2, [r7, r7] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r4, #202 @ 0xca │ │ │ │ + cmp r4, #206 @ 0xce │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r5, #16 │ │ │ │ + cmp r5, #20 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r3, #6 │ │ │ │ + cmp r3, #10 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r0, [r5, r6] │ │ │ │ + str r4, [r5, r6] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r4, #242 @ 0xf2 │ │ │ │ + cmp r4, #246 @ 0xf6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r5, #52 @ 0x34 │ │ │ │ + cmp r5, #56 @ 0x38 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r2, #180 @ 0xb4 │ │ │ │ + cmp r2, #184 @ 0xb8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r6, [r2, r5] │ │ │ │ + str r2, [r3, r5] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r5, #10 │ │ │ │ + cmp r5, #14 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r5, #84 @ 0x54 │ │ │ │ + cmp r5, #88 @ 0x58 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r2, #100 @ 0x64 │ │ │ │ + cmp r2, #104 @ 0x68 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r6, [r0, r4] │ │ │ │ + str r2, [r1, r4] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r5, #48 @ 0x30 │ │ │ │ + cmp r5, #52 @ 0x34 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r5, #76 @ 0x4c │ │ │ │ + cmp r5, #80 @ 0x50 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r2, #24 │ │ │ │ + cmp r2, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r2, [r7, r2] │ │ │ │ + str r6, [r7, r2] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r5, #42 @ 0x2a │ │ │ │ + cmp r5, #46 @ 0x2e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r5, #88 @ 0x58 │ │ │ │ + cmp r5, #92 @ 0x5c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r1, #210 @ 0xd2 │ │ │ │ + cmp r1, #214 @ 0xd6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r4, [r6, r1] │ │ │ │ + str r0, [r7, r1] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r5, #56 @ 0x38 │ │ │ │ + cmp r5, #60 @ 0x3c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r5, #122 @ 0x7a │ │ │ │ + cmp r5, #126 @ 0x7e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r1, #144 @ 0x90 │ │ │ │ + cmp r1, #148 @ 0x94 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r2, [r6, r0] │ │ │ │ + str r6, [r6, r0] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r5, #94 @ 0x5e │ │ │ │ + cmp r5, #98 @ 0x62 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r5, #156 @ 0x9c │ │ │ │ + cmp r5, #160 @ 0xa0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r1, #78 @ 0x4e │ │ │ │ + cmp r1, #82 @ 0x52 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r7, [pc, #960] @ (3b1784 ) │ │ │ │ + ldr r7, [pc, #976] @ (3b1794 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r5, #132 @ 0x84 │ │ │ │ + cmp r5, #136 @ 0x88 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r5, #226 @ 0xe2 │ │ │ │ + cmp r5, #230 @ 0xe6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r1, #12 │ │ │ │ + cmp r1, #16 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r7, [pc, #696] @ (3b168c ) │ │ │ │ + ldr r7, [pc, #712] @ (3b169c ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r5, #198 @ 0xc6 │ │ │ │ + cmp r5, #202 @ 0xca │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, #32 │ │ │ │ + cmp r6, #36 @ 0x24 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r0, #202 @ 0xca │ │ │ │ + cmp r0, #206 @ 0xce │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r7, [pc, #432] @ (3b1594 ) │ │ │ │ + ldr r7, [pc, #448] @ (3b15a4 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r6, #8 │ │ │ │ + cmp r6, #12 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, #66 @ 0x42 │ │ │ │ + cmp r6, #70 @ 0x46 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r0, #136 @ 0x88 │ │ │ │ + cmp r0, #140 @ 0x8c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r7, [pc, #168] @ (3b149c ) │ │ │ │ + ldr r7, [pc, #184] @ (3b14ac ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r6, #34 @ 0x22 │ │ │ │ + cmp r6, #38 @ 0x26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, #120 @ 0x78 │ │ │ │ + cmp r6, #124 @ 0x7c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r0, #70 @ 0x46 │ │ │ │ + cmp r0, #74 @ 0x4a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r6, [pc, #928] @ (3b17a4 ) │ │ │ │ + ldr r6, [pc, #944] @ (3b17b4 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r6, #82 @ 0x52 │ │ │ │ + cmp r6, #86 @ 0x56 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, #160 @ 0xa0 │ │ │ │ + cmp r6, #164 @ 0xa4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r7, #248 @ 0xf8 │ │ │ │ + movs r7, #252 @ 0xfc │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r6, [pc, #616] @ (3b167c ) │ │ │ │ + ldr r6, [pc, #632] @ (3b168c ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r6, #130 @ 0x82 │ │ │ │ + cmp r6, #134 @ 0x86 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, #188 @ 0xbc │ │ │ │ + cmp r6, #192 @ 0xc0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r7, #182 @ 0xb6 │ │ │ │ + movs r7, #186 @ 0xba │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r6, [pc, #352] @ (3b1584 ) │ │ │ │ + ldr r6, [pc, #368] @ (3b1594 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r6, #166 @ 0xa6 │ │ │ │ + cmp r6, #170 @ 0xaa │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, #216 @ 0xd8 │ │ │ │ + cmp r6, #220 @ 0xdc │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r7, #112 @ 0x70 │ │ │ │ + movs r7, #116 @ 0x74 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r6, [pc, #80] @ (3b1484 ) │ │ │ │ + ldr r6, [pc, #96] @ (3b1494 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r7, #26 │ │ │ │ + cmp r7, #30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, #184 @ 0xb8 │ │ │ │ + cmp r6, #188 @ 0xbc │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r7, #44 @ 0x2c │ │ │ │ + movs r7, #48 @ 0x30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r5, [pc, #832] @ (3b1784 ) │ │ │ │ + ldr r5, [pc, #848] @ (3b1794 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r7, #4 │ │ │ │ + cmp r7, #8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r7, #76 @ 0x4c │ │ │ │ + cmp r7, #80 @ 0x50 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r6, #236 @ 0xec │ │ │ │ + movs r6, #240 @ 0xf0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r5, [pc, #576] @ (3b1694 ) │ │ │ │ + ldr r5, [pc, #592] @ (3b16a4 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r7, #152 @ 0x98 │ │ │ │ + cmp r7, #156 @ 0x9c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r7, #38 @ 0x26 │ │ │ │ + cmp r7, #42 @ 0x2a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r6, #168 @ 0xa8 │ │ │ │ + movs r6, #172 @ 0xac │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r5, [pc, #304] @ (3b1594 ) │ │ │ │ + ldr r5, [pc, #320] @ (3b15a4 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r7, #164 @ 0xa4 │ │ │ │ + cmp r7, #168 @ 0xa8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r7, #118 @ 0x76 │ │ │ │ + cmp r7, #122 @ 0x7a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r6, #100 @ 0x64 │ │ │ │ + movs r6, #104 @ 0x68 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r5, [pc, #32] @ (3b1494 ) │ │ │ │ + ldr r5, [pc, #48] @ (3b14a4 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r7, #136 @ 0x88 │ │ │ │ + cmp r7, #140 @ 0x8c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r7, #218 @ 0xda │ │ │ │ + cmp r7, #222 @ 0xde │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r6, #34 @ 0x22 │ │ │ │ + movs r6, #38 @ 0x26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r4, [pc, #792] @ (3b179c ) │ │ │ │ + ldr r4, [pc, #808] @ (3b17ac ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r0, #6 │ │ │ │ + adds r0, #10 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r7, #180 @ 0xb4 │ │ │ │ + cmp r7, #184 @ 0xb8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r5, #222 @ 0xde │ │ │ │ + movs r5, #226 @ 0xe2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r4, [pc, #520] @ (3b169c ) │ │ │ │ + ldr r4, [pc, #536] @ (3b16ac ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r7, #240 @ 0xf0 │ │ │ │ + cmp r7, #244 @ 0xf4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #40 @ 0x28 │ │ │ │ + adds r0, #44 @ 0x2c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r5, #156 @ 0x9c │ │ │ │ + movs r5, #160 @ 0xa0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r4, [pc, #256] @ (3b15a4 ) │ │ │ │ + ldr r4, [pc, #272] @ (3b15b4 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r0, #58 @ 0x3a │ │ │ │ + adds r0, #62 @ 0x3e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #4 │ │ │ │ + adds r0, #8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r5, #84 @ 0x54 │ │ │ │ + movs r5, #88 @ 0x58 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r3, [pc, #992] @ (3b1894 ) │ │ │ │ + ldr r3, [pc, #1008] @ (3b18a4 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r0, #14 │ │ │ │ + adds r0, #18 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #92 @ 0x5c │ │ │ │ + adds r0, #96 @ 0x60 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r5, #12 │ │ │ │ + movs r5, #16 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r3, [pc, #704] @ (3b1784 ) │ │ │ │ + ldr r3, [pc, #720] @ (3b1794 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3b09e8 │ │ │ │ @@ -1108799,17 +1108800,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - movs r2, #204 @ 0xcc │ │ │ │ + movs r2, #208 @ 0xd0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r1, [pc, #448] @ (3b16d0 ) │ │ │ │ + ldr r1, [pc, #464] @ (3b16e0 ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #88] @ (3b1578 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1108849,15 +1108850,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ bmi.n 3b1548 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #204 @ 0xcc │ │ │ │ + cmp r5, #208 @ 0xd0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ bmi.n 3b14e4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1109827,164 +1109828,164 @@ │ │ │ │ subs r7, #169 @ 0xa9 │ │ │ │ bmi.n 3b2070 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bcc.n 3b1f8c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #114 @ 0x72 │ │ │ │ + cmp r3, #118 @ 0x76 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - mov r8, r3 │ │ │ │ + mov ip, r3 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r3, #80 @ 0x50 │ │ │ │ + cmp r3, #84 @ 0x54 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - mov r6, pc │ │ │ │ + mov sl, r0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r1, #232 @ 0xe8 │ │ │ │ + cmp r1, #236 @ 0xec │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, r1 │ │ │ │ + cmp r2, r2 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r1, #154 @ 0x9a │ │ │ │ + cmp r1, #158 @ 0x9e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r8, r8 │ │ │ │ + add ip, r8 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r1, #110 @ 0x6e │ │ │ │ + cmp r1, #114 @ 0x72 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add ip, r2 │ │ │ │ + add r8, r3 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r1, #40 @ 0x28 │ │ │ │ + cmp r1, #44 @ 0x2c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r1, #30 │ │ │ │ + cmp r1, #34 @ 0x22 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, r8 │ │ │ │ + add r0, r9 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r1, #2 │ │ │ │ + cmp r1, #6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, r4 │ │ │ │ + add r2, r5 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r0, #238 @ 0xee │ │ │ │ + cmp r0, #242 @ 0xf2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r0, #76 @ 0x4c │ │ │ │ + cmp r0, #80 @ 0x50 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r0, #10 │ │ │ │ + cmp r0, #14 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - orrs r0, r6 │ │ │ │ + orrs r4, r6 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r7, #238 @ 0xee │ │ │ │ + movs r7, #242 @ 0xf2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - orrs r4, r2 │ │ │ │ + orrs r0, r3 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r7, #186 @ 0xba │ │ │ │ + movs r7, #190 @ 0xbe │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmn r0, r4 │ │ │ │ + cmn r4, r4 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cdp2 0, 4, cr0, cr6, cr2, {2} │ │ │ │ - cmp r6, #250 @ 0xfa │ │ │ │ + cdp2 0, 4, cr0, cr10, cr2, {2} │ │ │ │ + cmp r6, #254 @ 0xfe │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r7, #190 @ 0xbe │ │ │ │ + movs r7, #194 @ 0xc2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, #246 @ 0xf6 │ │ │ │ + cmp r6, #250 @ 0xfa │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r7, #210 @ 0xd2 │ │ │ │ + movs r7, #214 @ 0xd6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r7, #34 @ 0x22 │ │ │ │ + movs r7, #38 @ 0x26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - negs r0, r1 │ │ │ │ + negs r4, r1 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r7, #4 │ │ │ │ + movs r7, #8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - tst r4, r5 │ │ │ │ + tst r0, r6 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r7, #192 @ 0xc0 │ │ │ │ + movs r7, #196 @ 0xc4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r4!, {r3, r5, r7} │ │ │ │ + stmia r4!, {r2, r3, r5, r7} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - mov lr, r8 │ │ │ │ + mov sl, r9 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfa7c0042 │ │ │ │ - movs r6, #90 @ 0x5a │ │ │ │ + @ instruction: 0xfa800042 │ │ │ │ + movs r6, #94 @ 0x5e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - sbcs r2, r0 │ │ │ │ + sbcs r6, r0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r6, #64 @ 0x40 │ │ │ │ + movs r6, #68 @ 0x44 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adcs r0, r5 │ │ │ │ + adcs r4, r5 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r6, #6 │ │ │ │ + movs r6, #10 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r5 │ │ │ │ + asrs r2, r6 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r5, #236 @ 0xec │ │ │ │ + movs r5, #240 @ 0xf0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r2 │ │ │ │ + asrs r0, r3 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r5, #210 @ 0xd2 │ │ │ │ + movs r5, #214 @ 0xd6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r2, r7 │ │ │ │ + lsrs r6, r7 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldc2 0, cr0, [r0], {66} @ 0x42 │ │ │ │ - movs r5, #166 @ 0xa6 │ │ │ │ + ldc2 0, cr0, [r4], {66} @ 0x42 │ │ │ │ + movs r5, #170 @ 0xaa │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r6, r1 │ │ │ │ + lsrs r2, r2 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r5, #142 @ 0x8e │ │ │ │ + movs r5, #146 @ 0x92 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r6 │ │ │ │ + lsls r2, r7 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r5, #116 @ 0x74 │ │ │ │ + movs r5, #120 @ 0x78 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r4, r3 │ │ │ │ + lsls r0, r4 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r5, #90 @ 0x5a │ │ │ │ + movs r5, #94 @ 0x5e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r2, r0 │ │ │ │ + lsls r6, r0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r5, #66 @ 0x42 │ │ │ │ + movs r5, #70 @ 0x46 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - eors r2, r5 │ │ │ │ + eors r6, r5 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r4, [r2, #72] @ 0x48 │ │ │ │ + ldr r0, [r3, #72] @ 0x48 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r5, #22 │ │ │ │ + movs r5, #26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ands r6, r7 │ │ │ │ + eors r2, r0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r4, #238 @ 0xee │ │ │ │ + movs r4, #242 @ 0xf2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ands r6, r2 │ │ │ │ + ands r2, r3 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - lsrs r2, r0, #24 │ │ │ │ + lsrs r6, r0, #24 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r4, #124 @ 0x7c │ │ │ │ + movs r4, #128 @ 0x80 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r7, #164 @ 0xa4 │ │ │ │ + subs r7, #168 @ 0xa8 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r7, [pc, #40] @ (3b20ec ) │ │ │ │ + ldr r7, [pc, #56] @ (3b20fc ) │ │ │ │ lsls r4, r0, #1 │ │ │ │ - movs r4, #80 @ 0x50 │ │ │ │ + movs r4, #84 @ 0x54 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r7, #120 @ 0x78 │ │ │ │ + subs r7, #124 @ 0x7c │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r3, #52 @ 0x34 │ │ │ │ + cmp r3, #56 @ 0x38 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r4, #34 @ 0x22 │ │ │ │ + movs r4, #38 @ 0x26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r7, #74 @ 0x4a │ │ │ │ + subs r7, #78 @ 0x4e │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r3, #250 @ 0xfa │ │ │ │ + movs r3, #254 @ 0xfe │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r7, #34 @ 0x22 │ │ │ │ + subs r7, #38 @ 0x26 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r3, #208 @ 0xd0 │ │ │ │ + movs r3, #212 @ 0xd4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r6, #248 @ 0xf8 │ │ │ │ + subs r6, #252 @ 0xfc │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r3, #164 @ 0xa4 │ │ │ │ + movs r3, #168 @ 0xa8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r6, #204 @ 0xcc │ │ │ │ + subs r6, #208 @ 0xd0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ ldr.w r1, [pc, #1804] @ 3b2800 │ │ │ │ movs r2, #0 │ │ │ │ mov r0, sl │ │ │ │ add r1, pc │ │ │ │ bl 52a9ac │ │ │ │ mov r6, r0 │ │ │ │ @@ -1110641,76 +1110642,76 @@ │ │ │ │ adds r4, #1 │ │ │ │ ldr r0, [sp, #188] @ 0xbc │ │ │ │ adds r7, #1 │ │ │ │ b.n 3b275c │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldrh.w r0, [ip, #66] @ 0x42 │ │ │ │ - movs r2, #40 @ 0x28 │ │ │ │ + str.w r0, [r0, #66] @ 0x42 │ │ │ │ + movs r2, #44 @ 0x2c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r5, #78 @ 0x4e │ │ │ │ + subs r5, #82 @ 0x52 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r1, #248 @ 0xf8 │ │ │ │ + movs r1, #252 @ 0xfc │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r5, #30 │ │ │ │ + subs r5, #34 @ 0x22 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r1, #192 @ 0xc0 │ │ │ │ + movs r1, #196 @ 0xc4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r4, #230 @ 0xe6 │ │ │ │ + subs r4, #234 @ 0xea │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r1, #58 @ 0x3a │ │ │ │ + movs r1, #62 @ 0x3e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r0, [r7, #19] │ │ │ │ + strb r4, [r7, #19] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r4, r5, #31 │ │ │ │ + asrs r0, r6, #31 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r0, [pc, #400] @ (3b29bc ) │ │ │ │ + ldr r0, [pc, #416] @ (3b29cc ) │ │ │ │ lsls r3, r0, #1 │ │ │ │ - lsls r4, r5, #13 │ │ │ │ + lsls r0, r6, #13 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - movs r0, #168 @ 0xa8 │ │ │ │ + movs r0, #172 @ 0xac │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r3, #206 @ 0xce │ │ │ │ + subs r3, #210 @ 0xd2 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - subs r2, r0, #7 │ │ │ │ + subs r6, r0, #7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, r4, #6 │ │ │ │ + subs r4, r4, #6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r2, #198 @ 0xc6 │ │ │ │ + subs r2, #202 @ 0xca │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r6, r7, #7 │ │ │ │ + subs r2, r0, #0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r1, #38 @ 0x26 │ │ │ │ + subs r1, #42 @ 0x2a │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, r0, #7 │ │ │ │ + adds r0, r1, #7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, #234 @ 0xea │ │ │ │ + subs r0, #238 @ 0xee │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r0, r5, #6 │ │ │ │ + adds r4, r5, #6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, #206 @ 0xce │ │ │ │ + subs r0, #210 @ 0xd2 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r2, r1, #6 │ │ │ │ + adds r6, r1, #6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, #178 @ 0xb2 │ │ │ │ + subs r0, #182 @ 0xb6 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r6, r5, #5 │ │ │ │ + adds r2, r6, #5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, #150 @ 0x96 │ │ │ │ + subs r0, #154 @ 0x9a │ │ │ │ lsls r3, r0, #1 │ │ │ │ - lsls r4, r4, #26 │ │ │ │ + lsls r0, r5, #26 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r2, r3, #4 │ │ │ │ + adds r6, r3, #4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, #66 @ 0x42 │ │ │ │ + subs r0, #70 @ 0x46 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, r4, #1 │ │ │ │ + adds r0, r5, #1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r7, #140 @ 0x8c │ │ │ │ + adds r7, #144 @ 0x90 │ │ │ │ lsls r3, r0, #1 │ │ │ │ mov r2, r4 │ │ │ │ ldr r4, [sp, #132] @ 0x84 │ │ │ │ mov r5, r6 │ │ │ │ ldr r6, [sp, #112] @ 0x70 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -1111109,59 +1111110,59 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 3b19ae │ │ │ │ mov r0, r6 │ │ │ │ bl 54ee6c │ │ │ │ mov r1, r0 │ │ │ │ b.n 3b2c3a │ │ │ │ - subs r6, r1, r2 │ │ │ │ + subs r2, r2, r2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r5, #182 @ 0xb6 │ │ │ │ + adds r5, #186 @ 0xba │ │ │ │ lsls r3, r0, #1 │ │ │ │ - subs r6, r5, r1 │ │ │ │ + subs r2, r6, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r5, #150 @ 0x96 │ │ │ │ + adds r5, #154 @ 0x9a │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r6, r6, r7 │ │ │ │ + adds r2, r7, r7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r5, #30 │ │ │ │ + adds r5, #34 @ 0x22 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r6, r2, r7 │ │ │ │ + adds r2, r3, r7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r4, #254 @ 0xfe │ │ │ │ + adds r5, #2 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r6, r0, r5 │ │ │ │ + adds r2, r1, r5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r4, #110 @ 0x6e │ │ │ │ + adds r4, #114 @ 0x72 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, r4, r4 │ │ │ │ + adds r0, r5, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r4, #76 @ 0x4c │ │ │ │ + adds r4, #80 @ 0x50 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r2, r3, r3 │ │ │ │ + adds r6, r3, r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r4, #2 │ │ │ │ + adds r4, #6 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, r7, r2 │ │ │ │ + adds r0, r0, r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r3, #228 @ 0xe4 │ │ │ │ + adds r3, #232 @ 0xe8 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r0, r7, r4 │ │ │ │ + adds r4, r7, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r2, #31 │ │ │ │ + asrs r6, r2, #31 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r2, #250 @ 0xfa │ │ │ │ + adds r2, #254 @ 0xfe │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r2, r2, #27 │ │ │ │ + asrs r6, r2, #27 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r1, #250 @ 0xfa │ │ │ │ + adds r1, #254 @ 0xfe │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r0, r6, #26 │ │ │ │ + asrs r4, r6, #26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r1, #216 @ 0xd8 │ │ │ │ + adds r1, #220 @ 0xdc │ │ │ │ lsls r3, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr.w r2, [pc, #2096] @ 3b3540 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -1111891,241 +1111892,241 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ pop {r1, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r4, #23 │ │ │ │ + asrs r4, r4, #23 │ │ │ │ lsls r7, r0, #1 │ │ │ │ @ instruction: 0xe83bffff │ │ │ │ - asrs r6, r1, #27 │ │ │ │ + asrs r2, r2, #27 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r5, #27 │ │ │ │ + asrs r0, r6, #27 │ │ │ │ lsls r7, r0, #1 │ │ │ │ lsrs r7, r0, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r6, r2, #22 │ │ │ │ + asrs r2, r3, #22 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #188 @ 0xbc │ │ │ │ + adds r0, #192 @ 0xc0 │ │ │ │ lsls r3, r0, #1 │ │ │ │ pop {r1, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r3, #21 │ │ │ │ + asrs r6, r3, #21 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #128 @ 0x80 │ │ │ │ + adds r0, #132 @ 0x84 │ │ │ │ lsls r3, r0, #1 │ │ │ │ b.n 3b339e │ │ │ │ - vqshlu.s32 , q6, #31 │ │ │ │ + vmlsl.u , d15, d16[0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r2, #26 │ │ │ │ + asrs r2, r3, #26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r0, #20 │ │ │ │ + asrs r0, r1, #20 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #42 @ 0x2a │ │ │ │ + adds r0, #46 @ 0x2e │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r6, r4, #19 │ │ │ │ + asrs r2, r5, #19 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #12 │ │ │ │ + adds r0, #16 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r0, r4, #25 │ │ │ │ + asrs r4, r4, #25 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r5, #26 │ │ │ │ + asrs r6, r5, #26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r6, #26 │ │ │ │ + asrs r4, r6, #26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r7, #27 │ │ │ │ + asrs r6, r7, #27 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r0, #18 │ │ │ │ + asrs r4, r0, #18 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r7, #166 @ 0xa6 │ │ │ │ + cmp r7, #170 @ 0xaa │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r2, r4, #17 │ │ │ │ + asrs r6, r4, #17 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r7, #136 @ 0x88 │ │ │ │ + cmp r7, #140 @ 0x8c │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r4, r0, #27 │ │ │ │ + asrs r0, r1, #27 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r2, #28 │ │ │ │ + asrs r2, r3, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r4, #16 │ │ │ │ + asrs r4, r4, #16 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r7, #70 @ 0x46 │ │ │ │ + cmp r7, #74 @ 0x4a │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r6, r7, #27 │ │ │ │ + asrs r2, r0, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r7, #28 │ │ │ │ + asrs r0, r0, #29 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r3, #15 │ │ │ │ + asrs r2, r4, #15 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r7, #4 │ │ │ │ + cmp r7, #8 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r4, r7, #14 │ │ │ │ + asrs r0, r0, #15 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, #224 @ 0xe0 │ │ │ │ + cmp r6, #228 @ 0xe4 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r0, r0, #28 │ │ │ │ + asrs r4, r0, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r6, #28 │ │ │ │ + asrs r2, r7, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r7, #13 │ │ │ │ + asrs r4, r7, #13 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, #158 @ 0x9e │ │ │ │ + cmp r6, #162 @ 0xa2 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r2, r0, #29 │ │ │ │ + asrs r6, r0, #29 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r2, #28 │ │ │ │ + asrs r2, r3, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r6, #12 │ │ │ │ + asrs r6, r6, #12 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, #88 @ 0x58 │ │ │ │ + cmp r6, #92 @ 0x5c │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r4, r5, #28 │ │ │ │ + asrs r0, r6, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r3, #29 │ │ │ │ + asrs r2, r4, #29 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r6, #11 │ │ │ │ + asrs r4, r6, #11 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, #22 │ │ │ │ + cmp r6, #26 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r6, r0, #29 │ │ │ │ + asrs r2, r1, #29 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r4, #30 │ │ │ │ + asrs r0, r5, #30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r5, #10 │ │ │ │ + asrs r2, r6, #10 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r5, #212 @ 0xd4 │ │ │ │ + cmp r5, #216 @ 0xd8 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r0, r1, #30 │ │ │ │ + asrs r4, r1, #30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r6, #30 │ │ │ │ + asrs r2, r7, #30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r5, #9 │ │ │ │ + asrs r4, r5, #9 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r5, #142 @ 0x8e │ │ │ │ + cmp r5, #146 @ 0x92 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r2, r3, #30 │ │ │ │ + asrs r6, r3, #30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r1, #31 │ │ │ │ + asrs r0, r2, #31 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r4, #8 │ │ │ │ + asrs r2, r5, #8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r5, #76 @ 0x4c │ │ │ │ + cmp r5, #80 @ 0x50 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r0, r6, #30 │ │ │ │ + asrs r4, r6, #30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r4, #31 │ │ │ │ + asrs r2, r5, #31 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r4, #7 │ │ │ │ + asrs r0, r5, #7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r5, #10 │ │ │ │ + cmp r5, #14 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r2, r1, #31 │ │ │ │ + asrs r6, r1, #31 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, r2, r0 │ │ │ │ + adds r4, r2, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r4, #6 │ │ │ │ + asrs r6, r4, #6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r4, #200 @ 0xc8 │ │ │ │ + cmp r4, #204 @ 0xcc │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r2, r6, #31 │ │ │ │ + asrs r6, r6, #31 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r4, r5, r0 │ │ │ │ + adds r0, r6, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r2, #5 │ │ │ │ + asrs r2, r3, #5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r4, #124 @ 0x7c │ │ │ │ + cmp r4, #128 @ 0x80 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, r2, r0 │ │ │ │ + adds r0, r3, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r2, r2, r1 │ │ │ │ + adds r6, r2, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r1, #4 │ │ │ │ + asrs r0, r2, #4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r4, #50 @ 0x32 │ │ │ │ + cmp r4, #54 @ 0x36 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, r5, r0 │ │ │ │ + adds r0, r6, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r2, r4, r1 │ │ │ │ + adds r6, r4, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r0, #3 │ │ │ │ + asrs r4, r0, #3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r3, #230 @ 0xe6 │ │ │ │ + cmp r3, #234 @ 0xea │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, r1, r1 │ │ │ │ + adds r0, r2, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r2, r0, r2 │ │ │ │ + adds r6, r0, r2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r6, #1 │ │ │ │ + asrs r2, r7, #1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r3, #158 @ 0x9e │ │ │ │ + cmp r3, #162 @ 0xa2 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, r5, r1 │ │ │ │ + adds r0, r6, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r2, r0, r3 │ │ │ │ + adds r6, r0, r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r6, #32 │ │ │ │ + asrs r6, r6, #32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r3, #90 @ 0x5a │ │ │ │ + cmp r3, #94 @ 0x5e │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r4, r6, r2 │ │ │ │ + adds r0, r7, r2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r2, r7, r3 │ │ │ │ + adds r6, r7, r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r4, r5, #31 │ │ │ │ + lsrs r0, r6, #31 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r3, #20 │ │ │ │ + cmp r3, #24 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r6, r3, r3 │ │ │ │ + adds r2, r4, r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, r3, r4 │ │ │ │ + adds r2, r4, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r6, r4, #30 │ │ │ │ + lsrs r2, r5, #30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r2, #206 @ 0xce │ │ │ │ + cmp r2, #210 @ 0xd2 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r6, r3, r4 │ │ │ │ + adds r2, r4, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, r7, r3 │ │ │ │ + adds r4, r7, r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r2, r4, #29 │ │ │ │ + lsrs r6, r4, #29 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r2, #138 @ 0x8a │ │ │ │ + cmp r2, #142 @ 0x8e │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r0, r7, r4 │ │ │ │ + adds r4, r7, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, r6, r3 │ │ │ │ + adds r2, r7, r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r4, r3, #28 │ │ │ │ + lsrs r0, r4, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r2, #68 @ 0x44 │ │ │ │ + cmp r2, #72 @ 0x48 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r2, r4, r4 │ │ │ │ + adds r6, r4, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r2, r2, r5 │ │ │ │ + adds r6, r2, r5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r6, r2, #27 │ │ │ │ + lsrs r2, r3, #27 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r1, #254 @ 0xfe │ │ │ │ + cmp r2, #2 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - adds r6, r6, r4 │ │ │ │ + adds r2, r7, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r4, r5, r6 │ │ │ │ + adds r0, r6, r6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r6, r0, #26 │ │ │ │ + lsrs r2, r1, #26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r1, #174 @ 0xae │ │ │ │ + cmp r1, #178 @ 0xb2 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r4, [r1, r5] │ │ │ │ + ldr r0, [r2, r5] │ │ │ │ lsls r4, r0, #1 │ │ │ │ - adds r2, r1, r6 │ │ │ │ + adds r6, r1, r6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r2, r1, #25 │ │ │ │ + lsrs r6, r1, #25 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r1, #114 @ 0x72 │ │ │ │ + cmp r1, #118 @ 0x76 │ │ │ │ lsls r3, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3b2d00 │ │ │ │ @@ -1112145,17 +1112146,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - lsrs r2, r7, #15 │ │ │ │ + lsrs r6, r7, #15 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r7, #34 @ 0x22 │ │ │ │ + movs r7, #38 @ 0x26 │ │ │ │ lsls r3, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr r0, [r1, #12] │ │ │ │ cmp r0, #0 │ │ │ │ ble.n 3b37a6 │ │ │ │ lsls r3, r0, #2 │ │ │ │ @@ -1112318,15 +1112319,15 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ cbz r0, 3b3940 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r3, #23 │ │ │ │ + asrs r0, r4, #23 │ │ │ │ lsls r7, r0, #1 │ │ │ │ cbz r0, 3b3932 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -1112424,21 +1112425,21 @@ │ │ │ │ lsls r2, r2, #2 │ │ │ │ bl 14f1c │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ strd r2, r3, [r4, #24] │ │ │ │ b.n 3b395a │ │ │ │ nop │ │ │ │ - asrs r6, r0, #20 │ │ │ │ + asrs r2, r1, #20 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r3, #19 │ │ │ │ + asrs r2, r4, #19 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r4, #170 @ 0xaa │ │ │ │ + movs r4, #174 @ 0xae │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r2, r0, #18 │ │ │ │ + asrs r6, r0, #18 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (3b3ab4 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1112479,15 +1112480,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ add r7, sp, #696 @ 0x2b8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r6, r7, #15 │ │ │ │ + asrs r2, r0, #16 │ │ │ │ lsls r7, r0, #1 │ │ │ │ add r7, sp, #464 @ 0x1d0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [r1, #28] │ │ │ │ cmp r3, r2 │ │ │ │ blt.n 3b3ace │ │ │ │ movs r0, #1 │ │ │ │ @@ -1112554,23 +1112555,23 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #28] @ (3b3b88 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3b3b54 │ │ │ │ nop │ │ │ │ - asrs r4, r0, #14 │ │ │ │ + asrs r0, r1, #14 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r3, #13 │ │ │ │ + asrs r4, r3, #13 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r3, #26 │ │ │ │ + movs r3, #30 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r0, r7, #12 │ │ │ │ + asrs r4, r7, #12 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r2, #250 @ 0xfa │ │ │ │ + movs r2, #254 @ 0xfe │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ mov r6, r2 │ │ │ │ @@ -1112751,33 +1112752,33 @@ │ │ │ │ movs r0, r0 │ │ │ │ add r6, sp, #344 @ 0x158 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r4, r0, #17 │ │ │ │ movs r0, r0 │ │ │ │ add r5, sp, #984 @ 0x3d8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r7, #8 │ │ │ │ + asrs r2, r0, #9 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r1, #8 │ │ │ │ + asrs r0, r2, #8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r7, #7 │ │ │ │ + asrs r0, r0, #8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r1, #192 @ 0xc0 │ │ │ │ + movs r1, #196 @ 0xc4 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r0, r2, #6 │ │ │ │ + asrs r4, r2, #6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r1, #84 @ 0x54 │ │ │ │ + movs r1, #88 @ 0x58 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r6, r6, #5 │ │ │ │ + asrs r2, r7, #5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r1, #56 @ 0x38 │ │ │ │ + movs r1, #60 @ 0x3c │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r6, r2, #5 │ │ │ │ + asrs r2, r3, #5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r1, #24 │ │ │ │ + movs r1, #28 │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #476] @ (3b3f88 ) │ │ │ │ @@ -1112971,37 +1112972,37 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ add r4, sp, #368 @ 0x170 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r3, sp, #904 @ 0x388 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r4, #32 │ │ │ │ + asrs r6, r4, #32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r6, r4, #7 │ │ │ │ + subs r2, r5, #7 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - asrs r0, r1, #32 │ │ │ │ + asrs r4, r1, #32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r4, r1, #7 │ │ │ │ + subs r0, r2, #7 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - lsrs r6, r3, #31 │ │ │ │ + lsrs r2, r4, #31 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r2, r4, #6 │ │ │ │ + subs r6, r4, #6 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - lsrs r4, r6, #30 │ │ │ │ + lsrs r0, r7, #30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, r7, #5 │ │ │ │ + subs r4, r7, #5 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - lsrs r2, r1, #29 │ │ │ │ + lsrs r6, r1, #29 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r4, r1, #4 │ │ │ │ + subs r0, r2, #4 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - lsrs r2, r5, #28 │ │ │ │ + lsrs r6, r5, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r4, r5, #3 │ │ │ │ + subs r0, r6, #3 │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3928] @ 0xf58 │ │ │ │ sub sp, #120 @ 0x78 │ │ │ │ @@ -1113250,21 +1113251,21 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ add r2, sp, #104 @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r1, sp, #576 @ 0x240 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r0, #20 │ │ │ │ + lsrs r0, r1, #20 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, r1, #3 │ │ │ │ + adds r4, r1, #3 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - lsrs r0, r3, #16 │ │ │ │ + lsrs r4, r3, #16 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r4, r3, r7 │ │ │ │ + subs r0, r4, r7 │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r6, r2 │ │ │ │ sub sp, #8 │ │ │ │ @@ -1113314,19 +1113315,19 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #24] @ (3b4394 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ b.n 3b4368 │ │ │ │ - lsrs r6, r2, #13 │ │ │ │ + lsrs r2, r3, #13 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r6, r4, #12 │ │ │ │ + lsrs r2, r5, #12 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, r5, r3 │ │ │ │ + subs r4, r5, r3 │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2848] @ 0xb20 │ │ │ │ subw sp, sp, #1148 @ 0x47c │ │ │ │ @@ -1113626,27 +1113627,27 @@ │ │ │ │ ... │ │ │ │ ldr r0, [r0, #32] │ │ │ │ lsrs r0, r7 │ │ │ │ add r6, pc, #312 @ (adr r6, 3b485c ) │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r2, #218 @ 0xda │ │ │ │ + cmp r2, #222 @ 0xde │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r6, #10 │ │ │ │ + lsrs r0, r7, #10 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - tst r4, r6 │ │ │ │ + tst r0, r7 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r2, r5, #31 │ │ │ │ + lsls r6, r5, #31 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r5, #30 │ │ │ │ + asrs r2, r6, #30 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - lsls r4, r1, #31 │ │ │ │ + lsls r0, r2, #31 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r2, #30 │ │ │ │ + asrs r4, r2, #30 │ │ │ │ lsls r3, r0, #1 │ │ │ │ add r3, pc, #160 @ (adr r3, 3b47e8 ) │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r0, [sp, #20] │ │ │ │ movw r1, #2806 @ 0xaf6 │ │ │ │ ldr r0, [pc, #176] @ (3b4800 ) │ │ │ │ add r0, pc │ │ │ │ @@ -1113715,37 +1113716,37 @@ │ │ │ │ ldr r0, [pc, #60] @ (3b482c ) │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ b.n 3b46e0 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - lsls r0, r1, #29 │ │ │ │ + lsls r4, r1, #29 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r1, #28 │ │ │ │ + asrs r0, r2, #28 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - lsls r2, r5, #28 │ │ │ │ + lsls r6, r5, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r5, #27 │ │ │ │ + asrs r2, r6, #27 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - lsls r4, r1, #28 │ │ │ │ + lsls r0, r2, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r2, #27 │ │ │ │ + asrs r4, r2, #27 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - lsls r6, r5, #27 │ │ │ │ + lsls r2, r6, #27 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r6, #26 │ │ │ │ + asrs r6, r6, #26 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - lsls r0, r2, #27 │ │ │ │ + lsls r4, r2, #27 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r2, #26 │ │ │ │ + asrs r0, r3, #26 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - lsls r2, r6, #26 │ │ │ │ + lsls r6, r6, #26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r6, #25 │ │ │ │ + asrs r2, r7, #25 │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3960] @ 0xf78 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1114062,23 +1114063,23 @@ │ │ │ │ ... │ │ │ │ ldr r0, [r0, #32] │ │ │ │ lsrs r0, r7 │ │ │ │ add r1, pc, #720 @ (adr r1, 3b4ecc ) │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r5, #14 │ │ │ │ + lsls r4, r5, #14 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r5, #13 │ │ │ │ + asrs r0, r6, #13 │ │ │ │ lsls r3, r0, #1 │ │ │ │ ldr r6, [sp, #800] @ 0x320 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r1, #11 │ │ │ │ + lsls r2, r2, #11 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r2, #10 │ │ │ │ + asrs r6, r2, #10 │ │ │ │ lsls r3, r0, #1 │ │ │ │ ldr r2, [sp, #152] @ 0x98 │ │ │ │ vcmpe.f64 d9, #0.0 │ │ │ │ cbz r2, 3b4c46 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ble.n 3b4c4c │ │ │ │ ldr r2, [sp, #12] │ │ │ │ @@ -1114524,42 +1114525,42 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldr r0, [r0, #32] │ │ │ │ lsrs r0, r7 │ │ │ │ ldr r4, [sp, #424] @ 0x1a8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r6, #18 │ │ │ │ + adds r6, #22 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r4, [sp, #608] @ 0x260 │ │ │ │ + str r4, [sp, #624] @ 0x270 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r5, #50 @ 0x32 │ │ │ │ + adds r5, #54 @ 0x36 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r3, [sp, #784] @ 0x310 │ │ │ │ + str r3, [sp, #800] @ 0x320 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - vmla.i q0, q0, d2[1] │ │ │ │ - vmla.i q0, q3, d2[1] │ │ │ │ - cdp2 0, 14, cr0, cr4, cr6, {2} │ │ │ │ - lsrs r0, r5, #26 │ │ │ │ + vmla.i q0, q2, d2[1] │ │ │ │ + vmla.i q0, q5, d2[1] │ │ │ │ + cdp2 0, 14, cr0, cr8, cr6, {2} │ │ │ │ + lsrs r4, r5, #26 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cdp2 0, 2, cr0, cr0, cr6, {2} │ │ │ │ - lsrs r4, r4, #23 │ │ │ │ + cdp2 0, 2, cr0, cr4, cr6, {2} │ │ │ │ + lsrs r0, r5, #23 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - str r2, [sp, #944] @ 0x3b0 │ │ │ │ + str r2, [sp, #960] @ 0x3c0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r2, [sp, #360] @ 0x168 │ │ │ │ + str r2, [sp, #376] @ 0x178 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r2, [sp, #888] @ 0x378 │ │ │ │ + str r2, [sp, #904] @ 0x388 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r2, [sp, #352] @ 0x160 │ │ │ │ + str r2, [sp, #368] @ 0x170 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc2 0, cr0, [r0, #280]! @ 0x118 │ │ │ │ - lsrs r4, r4, #21 │ │ │ │ + stc2 0, cr0, [r4, #280]! @ 0x118 │ │ │ │ + lsrs r0, r5, #21 │ │ │ │ lsls r3, r0, #1 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ movw r1, #2210 @ 0x8a2 │ │ │ │ ldr r0, [pc, #224] @ (3b525c ) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -1114638,25 +1114639,25 @@ │ │ │ │ ldr r0, [pc, #44] @ (3b5278 ) │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ b.n 3b4e9e │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - ldc2 0, cr0, [ip, #-280] @ 0xfffffee8 │ │ │ │ - lsrs r0, r4, #19 │ │ │ │ + stc2 0, cr0, [r0, #-280]! @ 0xfffffee8 │ │ │ │ + lsrs r4, r4, #19 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldc2 0, cr0, [lr], #280 @ 0x118 │ │ │ │ - lsrs r2, r0, #18 │ │ │ │ + stc2l 0, cr0, [r2], {70} @ 0x46 │ │ │ │ + lsrs r6, r0, #18 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - stc2 0, cr0, [r0], #280 @ 0x118 │ │ │ │ - lsrs r4, r4, #17 │ │ │ │ + stc2 0, cr0, [r4], #280 @ 0x118 │ │ │ │ + lsrs r0, r5, #17 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - mrrc2 0, 4, r0, r6, cr6 │ │ │ │ - lsrs r2, r3, #16 │ │ │ │ + mrrc2 0, 4, r0, sl, cr6 │ │ │ │ + lsrs r6, r3, #16 │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2904] @ 0xb58 │ │ │ │ ldr r5, [pc, #924] @ (3b5630 ) │ │ │ │ @@ -1114975,43 +1114976,43 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldr r0, [r0, #32] │ │ │ │ lsrs r0, r7 │ │ │ │ str r7, [sp, #456] @ 0x1c8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r1, #26 │ │ │ │ + adds r1, #30 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrh r0, [r4, #60] @ 0x3c │ │ │ │ + ldrh r4, [r4, #60] @ 0x3c │ │ │ │ lsls r5, r0, #1 │ │ │ │ str r6, [sp, #456] @ 0x1c8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #58 @ 0x3a │ │ │ │ + adds r0, #62 @ 0x3e │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrh r4, [r1, #54] @ 0x36 │ │ │ │ + ldrh r0, [r2, #54] @ 0x36 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r6, #56] @ 0x38 │ │ │ │ + ldr r4, [r6, #56] @ 0x38 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfa8e0046 │ │ │ │ - vld1.8 {d16[2]}, [ip], r6 │ │ │ │ - lsrs r0, r6, #6 │ │ │ │ + @ instruction: 0xfa920046 │ │ │ │ + ldr??.w r0, [r0, #70] @ 0x46 │ │ │ │ + lsrs r4, r6, #6 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrsb.w r0, [ip, r6] │ │ │ │ - lsrs r0, r4, #3 │ │ │ │ + vld4.16 {d0-d3}, [r0], r6 │ │ │ │ + lsrs r4, r4, #3 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldrh r0, [r5, #46] @ 0x2e │ │ │ │ + ldrh r4, [r5, #46] @ 0x2e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrh r6, [r2, #42] @ 0x2a │ │ │ │ + ldrh r2, [r3, #42] @ 0x2a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrh r2, [r3, #46] @ 0x2e │ │ │ │ + ldrh r6, [r3, #46] @ 0x2e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrh r4, [r2, #42] @ 0x2a │ │ │ │ + ldrh r0, [r3, #42] @ 0x2a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb.w r0, [ip, #70] @ 0x46 │ │ │ │ - lsrs r0, r4, #1 │ │ │ │ + strh.w r0, [r0, #70] @ 0x46 │ │ │ │ + lsrs r4, r4, #1 │ │ │ │ lsls r3, r0, #1 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ movw r1, #2210 @ 0x8a2 │ │ │ │ ldr r0, [pc, #224] @ (3b5764 ) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -1115090,25 +1115091,25 @@ │ │ │ │ ldr r0, [pc, #44] @ (3b5780 ) │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ b.n 3b5396 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - ldrb.w r0, [r4, r6] │ │ │ │ - lsls r0, r3, #31 │ │ │ │ + ldrb.w r0, [r8, r6] │ │ │ │ + lsls r4, r3, #31 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - @ instruction: 0xf7b60046 │ │ │ │ - lsls r2, r7, #29 │ │ │ │ + @ instruction: 0xf7ba0046 │ │ │ │ + lsls r6, r7, #29 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - @ instruction: 0xf7980046 │ │ │ │ - lsls r4, r3, #29 │ │ │ │ + @ instruction: 0xf79c0046 │ │ │ │ + lsls r0, r4, #29 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - @ instruction: 0xf74e0046 │ │ │ │ - lsls r2, r2, #28 │ │ │ │ + @ instruction: 0xf7520046 │ │ │ │ + lsls r6, r2, #28 │ │ │ │ lsls r3, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3816] @ 0xee8 │ │ │ │ sub sp, #220 @ 0xdc │ │ │ │ @@ -1115869,19 +1115870,19 @@ │ │ │ │ ... │ │ │ │ str r2, [sp, #400] @ 0x190 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r1, sp, #184 @ 0xb8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf6720046 │ │ │ │ - @ instruction: 0xf62e0046 │ │ │ │ - @ instruction: 0xf6220046 │ │ │ │ - cdp 0, 11, cr0, cr14, cr6, {2} │ │ │ │ - cdp2 0, 8, cr0, cr2, cr2, {2} │ │ │ │ + @ instruction: 0xf6760046 │ │ │ │ + @ instruction: 0xf6320046 │ │ │ │ + @ instruction: 0xf6260046 │ │ │ │ + cdp 0, 12, cr0, cr2, cr6, {2} │ │ │ │ + cdp2 0, 8, cr0, cr6, cr2, {2} │ │ │ │ ldr.w r3, [fp, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ beq.n 3b60b0 │ │ │ │ ldr r3, [sp, #296] @ 0x128 │ │ │ │ add r4, sp, #160 @ 0xa0 │ │ │ │ str r3, [sp, #28] │ │ │ │ add r5, sp, #168 @ 0xa8 │ │ │ │ @@ -1116255,39 +1116256,39 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #100] @ (3b6478 ) │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ b.n 3b62c0 │ │ │ │ - ldc 0, cr0, [r8, #280] @ 0x118 │ │ │ │ - ldc2l 0, cr0, [sl, #-264] @ 0xfffffef8 │ │ │ │ - @ instruction: 0xebec0046 │ │ │ │ - @ instruction: 0xfbb00042 │ │ │ │ + ldc 0, cr0, [ip, #280] @ 0x118 │ │ │ │ + ldc2l 0, cr0, [lr, #-264] @ 0xfffffef8 │ │ │ │ + @ instruction: 0xebf00046 │ │ │ │ + @ instruction: 0xfbb40042 │ │ │ │ strh r0, [r1, #58] @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs.w r0, r0, r6, lsl #1 │ │ │ │ - @ instruction: 0xfb740042 │ │ │ │ - @ instruction: 0xeb920046 │ │ │ │ - @ instruction: 0xfb560042 │ │ │ │ - adcs.w r0, r6, r6, lsl #1 │ │ │ │ - @ instruction: 0xeb200046 │ │ │ │ - @ instruction: 0xfae40042 │ │ │ │ - add.w r0, r2, r6, lsl #1 │ │ │ │ - @ instruction: 0xfac40042 │ │ │ │ - @ instruction: 0xeae80046 │ │ │ │ - @ instruction: 0xfaaa0042 │ │ │ │ - pkhbt r0, sl, r6, lsl #1 │ │ │ │ - @ instruction: 0xfa8e0042 │ │ │ │ - @ instruction: 0xeaac0046 │ │ │ │ - @ instruction: 0xfa700042 │ │ │ │ - eor.w r0, lr, r6, lsl #1 │ │ │ │ - @ instruction: 0xfa520042 │ │ │ │ + subs.w r0, r4, r6, lsl #1 │ │ │ │ + @ instruction: 0xfb780042 │ │ │ │ + @ instruction: 0xeb960046 │ │ │ │ + @ instruction: 0xfb5a0042 │ │ │ │ + adcs.w r0, sl, r6, lsl #1 │ │ │ │ + @ instruction: 0xeb240046 │ │ │ │ + @ instruction: 0xfae80042 │ │ │ │ + add.w r0, r6, r6, lsl #1 │ │ │ │ + @ instruction: 0xfac80042 │ │ │ │ + @ instruction: 0xeaec0046 │ │ │ │ + @ instruction: 0xfaae0042 │ │ │ │ + pkhbt r0, lr, r6, lsl #1 │ │ │ │ + @ instruction: 0xfa920042 │ │ │ │ + @ instruction: 0xeab00046 │ │ │ │ + @ instruction: 0xfa740042 │ │ │ │ + eors.w r0, r2, r6, lsl #1 │ │ │ │ + @ instruction: 0xfa560042 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3784] @ 0xec8 │ │ │ │ sub sp, #220 @ 0xdc │ │ │ │ mov r4, r2 │ │ │ │ @@ -1116493,20 +1116494,20 @@ │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ... │ │ │ │ strh r6, [r5, #42] @ 0x2a │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 3b66b0 │ │ │ │ + b.n 3b66b8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf78e0042 │ │ │ │ - b.n 3b6688 │ │ │ │ + @ instruction: 0xf7920042 │ │ │ │ + b.n 3b6690 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf7760042 │ │ │ │ + @ instruction: 0xf77a0042 │ │ │ │ vmul.f64 d11, d6, d11 │ │ │ │ vmul.f64 d3, d2, d3 │ │ │ │ ldr r3, [sp, #92] @ 0x5c │ │ │ │ vmul.f64 d2, d2, d6 │ │ │ │ str r3, [sp, #4] │ │ │ │ vmul.f64 d1, d10, d1 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ @@ -1116848,30 +1116849,30 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #48] @ (3b6b98 ) │ │ │ │ mov r1, r9 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3b6934 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ - b.n 3b6664 │ │ │ │ + b.n 3b666c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf53a0042 │ │ │ │ - b.n 3b663c │ │ │ │ + @ instruction: 0xf53e0042 │ │ │ │ + b.n 3b6644 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf5220042 │ │ │ │ + @ instruction: 0xf5260042 │ │ │ │ strh r4, [r5, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 3b7240 │ │ │ │ + b.n 3b7248 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf31c0042 │ │ │ │ - b.n 3b7210 │ │ │ │ + ssat r0, #3, r0, asr #1 │ │ │ │ + b.n 3b7218 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ssat r0, #3, r0, lsl #1 │ │ │ │ + ssat r0, #3, r4, lsl #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, #188 @ 0xbc │ │ │ │ mov r6, r2 │ │ │ │ @@ -1117072,20 +1117073,20 @@ │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ ... │ │ │ │ ldrb r6, [r1, #25] │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 3b6f9c │ │ │ │ + b.n 3b6fa4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - eor.w r0, r0, #66 @ 0x42 │ │ │ │ - b.n 3b6f74 │ │ │ │ + eor.w r0, r4, #66 @ 0x42 │ │ │ │ + b.n 3b6f7c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - orn r0, r8, #66 @ 0x42 │ │ │ │ + orn r0, ip, #66 @ 0x42 │ │ │ │ vmul.f64 d11, d6, d11 │ │ │ │ vmul.f64 d4, d2, d4 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ vmul.f64 d2, d2, d6 │ │ │ │ str r3, [sp, #4] │ │ │ │ vmul.f64 d1, d10, d1 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ @@ -1117356,20 +1117357,20 @@ │ │ │ │ vcmpe.f64 d3, d1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it lt │ │ │ │ vmovlt.f64 d3, d11 │ │ │ │ b.n 3b6fa8 │ │ │ │ nop │ │ │ │ ... │ │ │ │ - udf #106 @ 0x6a │ │ │ │ + udf #110 @ 0x6e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cdp 0, 2, cr0, cr14, cr2, {2} │ │ │ │ - udf #82 @ 0x52 │ │ │ │ + cdp 0, 3, cr0, cr2, cr2, {2} │ │ │ │ + udf #86 @ 0x56 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cdp 0, 1, cr0, cr6, cr2, {2} │ │ │ │ + cdp 0, 1, cr0, cr10, cr2, {2} │ │ │ │ ldrb r4, [r4, #5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r1, sp, #120 @ 0x78 │ │ │ │ add r0, sp, #96 @ 0x60 │ │ │ │ str r3, [sp, #32] │ │ │ │ @@ -1117451,20 +1117452,20 @@ │ │ │ │ ldr r0, [pc, #28] @ (3b72cc ) │ │ │ │ mov r1, sl │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3b7040 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - bgt.n 3b72e0 │ │ │ │ + bgt.n 3b72e8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - rsbs r0, r2, r2, lsl #1 │ │ │ │ - blt.n 3b72b0 │ │ │ │ + rsbs r0, r6, r2, lsl #1 │ │ │ │ + blt.n 3b72b8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs.w r0, r6, r2, lsl #1 │ │ │ │ + subs.w r0, sl, r2, lsl #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3808] @ 0xee0 │ │ │ │ ldr r5, [pc, #736] @ (3b75c8 ) │ │ │ │ sub sp, #188 @ 0xbc │ │ │ │ @@ -1118364,37 +1118365,37 @@ │ │ │ │ b.n 3b7b94 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ - bmi.n 3b7da0 │ │ │ │ + bmi.n 3b7da8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 3b7728 │ │ │ │ + b.n 3b7730 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - bmi.n 3b7d70 │ │ │ │ + bmi.n 3b7d78 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 3b76f8 │ │ │ │ + b.n 3b7700 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - bne.n 3b7dcc │ │ │ │ + bne.n 3b7dd4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 3b8158 │ │ │ │ + b.n 3b8160 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - bne.n 3b7da4 │ │ │ │ + bne.n 3b7dac │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 3b8130 │ │ │ │ + b.n 3b8138 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - bne.n 3b7d74 │ │ │ │ + bne.n 3b7d7c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 3b8100 │ │ │ │ + b.n 3b8108 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - bne.n 3b7f44 │ │ │ │ + bne.n 3b7f4c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 3b80d0 │ │ │ │ + b.n 3b80d8 │ │ │ │ lsls r2, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3776] @ 0xec0 │ │ │ │ sub sp, #252 @ 0xfc │ │ │ │ @@ -1119177,65 +1119178,65 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldr r6, [r4, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r4, [r4, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r2, [r0, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r6, {r1, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r6, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r6, {r5, r6, r7} │ │ │ │ + ldmia r6, {r2, r5, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - udf #162 @ 0xa2 │ │ │ │ + udf #166 @ 0xa6 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldmia r6, {r4, r5, r6} │ │ │ │ + ldmia r6, {r2, r4, r5, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - udf #50 @ 0x32 │ │ │ │ + udf #54 @ 0x36 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldmia r6, {r4, r6} │ │ │ │ + ldmia r6, {r2, r4, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - udf #18 │ │ │ │ + udf #22 │ │ │ │ lsls r2, r0, #1 │ │ │ │ lsrs r4, r4, #25 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xb6af │ │ │ │ vmlsl.u , d15, d13[0] │ │ │ │ - vqrdmulh.s q14, , d24[0] │ │ │ │ + vqrdmulh.s q14, , d28[0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ble.n 3b875c │ │ │ │ + ble.n 3b8764 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldmia r5!, {r3, r6} │ │ │ │ + ldmia r5!, {r2, r3, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ble.n 3b8724 │ │ │ │ + ble.n 3b872c │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldmia r5!, {r1, r3} │ │ │ │ + ldmia r5!, {r1, r2, r3} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r4, {r1, r4, r6, r7} │ │ │ │ + ldmia r4, {r1, r2, r4, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r4!, {r3, r6} │ │ │ │ + ldmia r4!, {r2, r3, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bgt.n 3b8734 │ │ │ │ + bgt.n 3b873c │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r6} │ │ │ │ + ldmia r3!, {r1, r4, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r1, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r1, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 3b87a8 │ │ │ │ + bls.n 3b87b0 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldmia r1!, {r3, r6} │ │ │ │ + ldmia r1!, {r2, r3, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 3b874c │ │ │ │ + bls.n 3b8754 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldmia r0!, {r3, r4, r6} │ │ │ │ + ldmia r0!, {r2, r3, r4, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 3b8784 │ │ │ │ + bhi.n 3b878c │ │ │ │ lsls r2, r0, #1 │ │ │ │ - stmia r7!, {r1, r4, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bvc.n 3b86b0 │ │ │ │ + bvc.n 3b86b8 │ │ │ │ lsls r2, r0, #1 │ │ │ │ ldr r3, [r6, #0] │ │ │ │ mov r1, sl │ │ │ │ strd r2, r2, [sp, #20] │ │ │ │ ldr r2, [sp, #160] @ 0xa0 │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r2, [sp, #156] @ 0x9c │ │ │ │ @@ -1120295,77 +1120296,77 @@ │ │ │ │ bgt.n 3b9274 │ │ │ │ vldr d6, [r1, #8] │ │ │ │ mov.w ip, #0 │ │ │ │ b.n 3b927c │ │ │ │ vldr d7, [ip, #16] │ │ │ │ movs r0, #1 │ │ │ │ b.n 3b91ce │ │ │ │ - stmia r6!, {r1, r4, r5, r6, r7} │ │ │ │ + stmia r6!, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r6!, {r4, r6, r7} │ │ │ │ + stmia r6!, {r2, r4, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r6!, {r4, r5, r7} │ │ │ │ + stmia r6!, {r2, r4, r5, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r6!, {r1, r2, r7} │ │ │ │ + stmia r6!, {r1, r3, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r3!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r3!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r3!, {r1, r2, r7} │ │ │ │ + stmia r3!, {r1, r3, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r3!, {r2, r3, r4, r6} │ │ │ │ + stmia r3!, {r5, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 3b9378 │ │ │ │ + bcc.n 3b9380 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - stmia r3!, {r1, r3, r4, r5} │ │ │ │ + stmia r3!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 3b9338 │ │ │ │ + bcs.n 3b9340 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - stmia r3!, {r2, r3, r4} │ │ │ │ + stmia r3!, {r5} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 3b9304 │ │ │ │ + bcs.n 3b930c │ │ │ │ lsls r2, r0, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r3!, {r1} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 3b92d0 │ │ │ │ + bcs.n 3b92d8 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r5, r7} │ │ │ │ + stmia r2!, {r1, r4, r5, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r2!, {r2, r3, r7} │ │ │ │ + stmia r2!, {r4, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r2!, {r1, r3, r5, r6} │ │ │ │ + stmia r2!, {r1, r2, r3, r5, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r2!, {r5, r6} │ │ │ │ + stmia r2!, {r2, r5, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r1!, {r1, r2, r6, r7} │ │ │ │ + stmia r1!, {r1, r3, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r6, r7} │ │ │ │ + stmia r1!, {r1, r4, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bne.n 3b928c │ │ │ │ + bne.n 3b9294 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r5, r7} │ │ │ │ + stmia r1!, {r1, r4, r5, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bne.n 3b9454 │ │ │ │ + bne.n 3b945c │ │ │ │ lsls r2, r0, #1 │ │ │ │ - stmia r1!, {r2, r3, r7} │ │ │ │ + stmia r1!, {r4, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bne.n 3b941c │ │ │ │ + bne.n 3b9424 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r6} │ │ │ │ + stmia r1!, {r1, r4, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bkpt 0x00c4 │ │ │ │ + bkpt 0x00c8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r1, r6, r7, pc} │ │ │ │ + pop {r1, r2, r6, r7, pc} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r5!, {r1, r2, r7} │ │ │ │ + ldmia r5!, {r1, r3, r7} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - pop {r1, r2, r5, r7, pc} │ │ │ │ + pop {r1, r3, r5, r7, pc} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r5, {r1, r3, r5, r6} │ │ │ │ + ldmia r5, {r1, r2, r3, r5, r6} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - pop {r2, r5, pc} │ │ │ │ + pop {r3, r5, pc} │ │ │ │ lsls r6, r0, #1 │ │ │ │ mov r3, r6 │ │ │ │ mov r6, r5 │ │ │ │ mov r5, r3 │ │ │ │ vldr d7, [pc, #716] @ 3b9670 │ │ │ │ add.w r3, r2, #1392 @ 0x570 │ │ │ │ movs r0, #0 │ │ │ │ @@ -1120625,47 +1120626,47 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ b.w 3b7ec2 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - cbnz r6, 3b96b4 │ │ │ │ + cbnz r2, 3b96b6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r2, 3b96ac │ │ │ │ + cbnz r6, 3b96ac │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r5, r6} │ │ │ │ + ldmia r1, {r1, r3, r4, r5, r6} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - cbnz r6, 3b96aa │ │ │ │ + cbnz r2, 3b96ac │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r1, {r1, r4, r6} │ │ │ │ + ldmia r1, {r1, r2, r4, r6} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - cbnz r0, 3b96ac │ │ │ │ + cbnz r4, 3b96ac │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r1, {r1, r4, r5} │ │ │ │ + ldmia r1, {r1, r2, r4, r5} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - cbnz r0, 3b96a0 │ │ │ │ + cbnz r4, 3b96a0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r0!, {r2, r5, r6, r7} │ │ │ │ + ldmia r0!, {r3, r5, r6, r7} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - @ instruction: 0xb8f6 │ │ │ │ + @ instruction: 0xb8fa │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r0!, {r1, r3, r4, r5, r7} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - @ instruction: 0xb8ae │ │ │ │ + @ instruction: 0xb8b2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r0!, {r1, r4, r5, r6} │ │ │ │ + ldmia r0!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - @ instruction: 0xb866 │ │ │ │ + @ instruction: 0xb86a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r0!, {r3, r5} │ │ │ │ + ldmia r0!, {r2, r3, r5} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - @ instruction: 0xb846 │ │ │ │ + @ instruction: 0xb84a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r0!, {r1, r3} │ │ │ │ + ldmia r0!, {r1, r2, r3} │ │ │ │ lsls r2, r0, #1 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ movs r2, #2 │ │ │ │ str r3, [sp, #12] │ │ │ │ vmov.f64 d0, d8 │ │ │ │ movs r3, #0 │ │ │ │ mov r1, r8 │ │ │ │ @@ -1121141,49 +1121142,49 @@ │ │ │ │ b.n 3b9976 │ │ │ │ cmp r3, #0 │ │ │ │ bne.w 3b9144 │ │ │ │ movs r3, #1 │ │ │ │ b.w 3b9172 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - @ instruction: 0xb740 │ │ │ │ + @ instruction: 0xb744 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r7!, {} │ │ │ │ + stmia r7!, {r2} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - @ instruction: 0xb71e │ │ │ │ + @ instruction: 0xb722 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r4, r6, r7} │ │ │ │ + stmia r6!, {r1, r5, r6, r7} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - @ instruction: 0xb6fc │ │ │ │ + @ instruction: 0xb700 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r6!, {r2, r3, r4, r5, r7} │ │ │ │ + stmia r6!, {r6, r7} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - push {r3, r4, r6} │ │ │ │ + push {r2, r3, r4, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r1, r3, r4} │ │ │ │ + stmia r4!, {r1, r2, r3, r4} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - cbz r4, 3b9c7a │ │ │ │ + cbz r0, 3b9c7c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r3!, {r1, r7} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - cbz r0, 3b9c7a │ │ │ │ + cbz r4, 3b9c7a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r3!, {r2, r3, r4, r6} │ │ │ │ + stmia r3!, {r5, r6} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - cbz r0, 3b9c7a │ │ │ │ + cbz r4, 3b9c7a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r3!, {r2, r3, r4, r5} │ │ │ │ + stmia r3!, {r6} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - cbz r2, 3b9c7a │ │ │ │ + cbz r6, 3b9c7a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r3!, {r2, r3, r4} │ │ │ │ + stmia r3!, {r5} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - cbz r6, 3b9c78 │ │ │ │ + cbz r2, 3b9c7a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r2!, {r1, r3, r4, r5, r6, r7} │ │ │ │ + stmia r2!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r0, #1 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r1, r8 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ mov r0, r5 │ │ │ │ @@ -1121552,45 +1121553,45 @@ │ │ │ │ b.n 3b9cd6 │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ ldrb.w r3, [r3, #384] @ 0x180 │ │ │ │ b.w 3b96fa │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - sxth r6, r3 │ │ │ │ + sxth r2, r4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r1!, {r1, r5, r6, r7} │ │ │ │ + stmia r1!, {r1, r2, r5, r6, r7} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - cbz r6, 3ba07a │ │ │ │ + sxth r2, r0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r1!, {r1, r6, r7} │ │ │ │ + stmia r1!, {r1, r2, r6, r7} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - cbz r0, 3ba07c │ │ │ │ + cbz r4, 3ba07c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r1!, {r1, r5, r7} │ │ │ │ + stmia r1!, {r1, r2, r5, r7} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - sub sp, #448 @ 0x1c0 │ │ │ │ + sub sp, #464 @ 0x1d0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - sub sp, #184 @ 0xb8 │ │ │ │ + sub sp, #200 @ 0xc8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - sub sp, #88 @ 0x58 │ │ │ │ + sub sp, #104 @ 0x68 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r0!, {r3, r4, r6} │ │ │ │ + stmia r0!, {r2, r3, r4, r6} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r6, sp, #968 @ 0x3c8 │ │ │ │ + add r6, sp, #984 @ 0x3d8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bkpt 0x00b6 │ │ │ │ + bkpt 0x00ba │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r6, sp, #840 @ 0x348 │ │ │ │ + add r6, sp, #856 @ 0x358 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bkpt 0x0096 │ │ │ │ + bkpt 0x009a │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r6, sp, #696 @ 0x2b8 │ │ │ │ + add r6, sp, #712 @ 0x2c8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bkpt 0x0072 │ │ │ │ + bkpt 0x0076 │ │ │ │ lsls r2, r0, #1 │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ movw r1, #1178 @ 0x49a │ │ │ │ ldr r0, [pc, #60] @ (3ba0b4 ) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ @@ -1121610,21 +1121611,21 @@ │ │ │ │ ldr r1, [sp, #48] @ 0x30 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ b.w 3b8146 │ │ │ │ movs r4, #1 │ │ │ │ b.n 3b9cfc │ │ │ │ - add r6, sp, #128 @ 0x80 │ │ │ │ + add r6, sp, #144 @ 0x90 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r2, r5, r6, r7, pc} │ │ │ │ + pop {r3, r5, r6, r7, pc} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r6, sp, #0 │ │ │ │ + add r6, sp, #16 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r2, r6, r7, pc} │ │ │ │ + pop {r3, r6, r7, pc} │ │ │ │ lsls r2, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr.w r2, [pc, #1744] @ 3ba7a8 │ │ │ │ sub sp, #40 @ 0x28 │ │ │ │ @@ -1122244,208 +1122245,208 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ ldr r1, [pc, #176] @ (3ba85c ) │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #536 @ 0x218 │ │ │ │ + add r5, sp, #552 @ 0x228 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 3bae68 │ │ │ │ + b.n 3bae70 │ │ │ │ lsls r2, r0, #1 │ │ │ │ ble.n 3ba866 │ │ │ │ - @ instruction: 0xffffae00 │ │ │ │ + @ instruction: 0xffffae04 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #792 @ 0x318 │ │ │ │ + add r5, sp, #808 @ 0x328 │ │ │ │ lsls r6, r0, #1 │ │ │ │ lsls r5, r4, #31 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #192 @ 0xc0 │ │ │ │ + add r5, sp, #208 @ 0xd0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r1, r4, r5, r6, r7} │ │ │ │ + pop {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r2, r0, #1 │ │ │ │ ldr r0, [pc, #544] @ (3ba9f4 ) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #968 @ 0x3c8 │ │ │ │ + add r4, sp, #984 @ 0x3d8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r2, r4, r5, r7} │ │ │ │ + pop {r3, r4, r5, r7} │ │ │ │ lsls r2, r0, #1 │ │ │ │ ldr r0, [sp, #516] @ 0x204 │ │ │ │ vqshl.u32 , , #31 │ │ │ │ - vmull.u q13, d31, d28 │ │ │ │ + @ instruction: 0xffffacb0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r1, r2, r3, r5, r6} │ │ │ │ + pop {r1, r4, r5, r6} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r4, sp, #568 @ 0x238 │ │ │ │ + add r4, sp, #584 @ 0x248 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r4, r6} │ │ │ │ + pop {r2, r4, r6} │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r5, sp, #16 │ │ │ │ + add r5, sp, #32 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #264 @ 0x108 │ │ │ │ + add r5, sp, #280 @ 0x118 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #192 @ 0xc0 │ │ │ │ + add r5, sp, #208 @ 0xd0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #504 @ 0x1f8 │ │ │ │ + add r5, sp, #520 @ 0x208 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r4, sp, #64 @ 0x40 │ │ │ │ + add r4, sp, #80 @ 0x50 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r2, 3ba880 │ │ │ │ + cbnz r6, 3ba880 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r3, sp, #968 @ 0x3c8 │ │ │ │ + add r3, sp, #984 @ 0x3d8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r4, 3ba880 │ │ │ │ + cbnz r0, 3ba882 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r5, sp, #192 @ 0xc0 │ │ │ │ + add r5, sp, #208 @ 0xd0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #448 @ 0x1c0 │ │ │ │ + add r5, sp, #464 @ 0x1d0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r3, sp, #648 @ 0x288 │ │ │ │ + add r3, sp, #664 @ 0x298 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r4, 3ba87c │ │ │ │ + cbnz r0, 3ba87e │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r5, sp, #272 @ 0x110 │ │ │ │ + add r5, sp, #288 @ 0x120 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r4, sp, #520 @ 0x208 │ │ │ │ + add r4, sp, #536 @ 0x218 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r6, 3ba878 │ │ │ │ + cbnz r2, 3ba87a │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r3, sp, #200 @ 0xc8 │ │ │ │ + add r3, sp, #216 @ 0xd8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - revsh r2, r6 │ │ │ │ + revsh r6, r6 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r6, [r1, #2] │ │ │ │ + strb r2, [r2, #2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r4, sp, #960 @ 0x3c0 │ │ │ │ + add r4, sp, #976 @ 0x3d0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r2, sp, #904 @ 0x388 │ │ │ │ + add r2, sp, #920 @ 0x398 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - hlt 0x0024 │ │ │ │ + hlt 0x0028 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r4, sp, #808 @ 0x328 │ │ │ │ + add r4, sp, #824 @ 0x338 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #8 │ │ │ │ + add r5, sp, #24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r2, sp, #632 @ 0x278 │ │ │ │ + add r2, sp, #648 @ 0x288 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - rev16 r0, r4 │ │ │ │ + rev16 r4, r4 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r4, sp, #888 @ 0x378 │ │ │ │ + add r4, sp, #904 @ 0x388 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #80 @ 0x50 │ │ │ │ + add r5, sp, #96 @ 0x60 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r2, sp, #368 @ 0x170 │ │ │ │ + add r2, sp, #384 @ 0x180 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - rev r6, r3 │ │ │ │ + rev r2, r4 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r4, sp, #968 @ 0x3c8 │ │ │ │ + add r4, sp, #984 @ 0x3d8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #176 @ 0xb0 │ │ │ │ + add r5, sp, #192 @ 0xc0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r2, sp, #112 @ 0x70 │ │ │ │ + add r2, sp, #128 @ 0x80 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r0, 3ba8b4 │ │ │ │ + cbnz r4, 3ba8b4 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r5, sp, #56 @ 0x38 │ │ │ │ + add r5, sp, #72 @ 0x48 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #224 @ 0xe0 │ │ │ │ + add r5, sp, #240 @ 0xf0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r1, sp, #888 @ 0x378 │ │ │ │ + add r1, sp, #904 @ 0x388 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r2, 3ba8b4 │ │ │ │ + cbnz r6, 3ba8b4 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r5, sp, #128 @ 0x80 │ │ │ │ + add r5, sp, #144 @ 0x90 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #312 @ 0x138 │ │ │ │ + add r5, sp, #328 @ 0x148 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r1, sp, #656 @ 0x290 │ │ │ │ + add r1, sp, #672 @ 0x2a0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r0, 3ba8b6 │ │ │ │ + cbnz r4, 3ba8b6 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r5, sp, #232 @ 0xe8 │ │ │ │ + add r5, sp, #248 @ 0xf8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #528 @ 0x210 │ │ │ │ + add r5, sp, #544 @ 0x220 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ + add r1, sp, #440 @ 0x1b8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r6, 3ba8b6 │ │ │ │ + cbnz r2, 3ba8b8 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r5, sp, #432 @ 0x1b0 │ │ │ │ + add r5, sp, #448 @ 0x1c0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #808 @ 0x328 │ │ │ │ + add r5, sp, #824 @ 0x338 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r1, sp, #192 @ 0xc0 │ │ │ │ + add r1, sp, #208 @ 0xd0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb8f4 │ │ │ │ + @ instruction: 0xb8f8 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r5, sp, #704 @ 0x2c0 │ │ │ │ + add r5, sp, #720 @ 0x2d0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #1000 @ 0x3e8 │ │ │ │ + add r5, sp, #1016 @ 0x3f8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r0, sp, #984 @ 0x3d8 │ │ │ │ + add r0, sp, #1000 @ 0x3e8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb8ba │ │ │ │ + @ instruction: 0xb8be │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r5, sp, #856 @ 0x358 │ │ │ │ + add r5, sp, #872 @ 0x368 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r6, sp, #272 @ 0x110 │ │ │ │ + add r6, sp, #288 @ 0x120 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r0, sp, #712 @ 0x2c8 │ │ │ │ + add r0, sp, #728 @ 0x2d8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb876 │ │ │ │ + @ instruction: 0xb87a │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r6, sp, #160 @ 0xa0 │ │ │ │ + add r6, sp, #176 @ 0xb0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r6, sp, #408 @ 0x198 │ │ │ │ + add r6, sp, #424 @ 0x1a8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r0, sp, #440 @ 0x1b8 │ │ │ │ + add r0, sp, #456 @ 0x1c8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb832 │ │ │ │ + @ instruction: 0xb836 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrb r6, [r3, r1] │ │ │ │ + ldrb r2, [r4, r1] │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r6, sp, #200 @ 0xc8 │ │ │ │ + add r6, sp, #216 @ 0xd8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r0, sp, #152 @ 0x98 │ │ │ │ + add r0, sp, #168 @ 0xa8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb7ea │ │ │ │ + @ instruction: 0xb7ee │ │ │ │ lsls r2, r0, #1 │ │ │ │ - str r2, [r5, #80] @ 0x50 │ │ │ │ + str r6, [r5, #80] @ 0x50 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r6, sp, #48 @ 0x30 │ │ │ │ + add r6, sp, #64 @ 0x40 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, pc, #904 @ (adr r7, 3bac90 ) │ │ │ │ + add r7, pc, #920 @ (adr r7, 3baca0 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb7a6 │ │ │ │ + @ instruction: 0xb7aa │ │ │ │ lsls r2, r0, #1 │ │ │ │ - str r4, [r6, #80] @ 0x50 │ │ │ │ + str r0, [r7, #80] @ 0x50 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - add r5, sp, #936 @ 0x3a8 │ │ │ │ + add r5, sp, #952 @ 0x3b8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, pc, #632 @ (adr r7, 3bab90 ) │ │ │ │ + add r7, pc, #648 @ (adr r7, 3baba0 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb762 │ │ │ │ + @ instruction: 0xb766 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r5, sp, #848 @ 0x350 │ │ │ │ + add r5, sp, #864 @ 0x360 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #968 @ 0x3c8 │ │ │ │ + add r5, sp, #984 @ 0x3d8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, pc, #360 @ (adr r7, 3baa90 ) │ │ │ │ + add r7, pc, #376 @ (adr r7, 3baaa0 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb71e │ │ │ │ + @ instruction: 0xb722 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r5, sp, #856 @ 0x358 │ │ │ │ + add r5, sp, #872 @ 0x368 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #992 @ 0x3e0 │ │ │ │ + add r5, sp, #1008 @ 0x3f0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, pc, #80 @ (adr r7, 3ba988 ) │ │ │ │ + add r7, pc, #96 @ (adr r7, 3ba998 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb6d8 │ │ │ │ + @ instruction: 0xb6dc │ │ │ │ lsls r2, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3ba0c4 │ │ │ │ @@ -1122466,17 +1122467,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r5, pc, #208 @ (adr r5, 3baa54 ) │ │ │ │ + add r5, pc, #224 @ (adr r5, 3baa64 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - push {r3, r4, r5, r6, r7} │ │ │ │ + push {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r0, #1 │ │ │ │ ldr r2, [r0, #20] │ │ │ │ ldr r3, [r1, #20] │ │ │ │ cmp r2, r3 │ │ │ │ blt.n 3ba998 │ │ │ │ ite gt │ │ │ │ movgt r0, #1 │ │ │ │ @@ -1122622,17 +1122623,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - add r2, sp, #488 @ 0x1e8 │ │ │ │ + add r2, sp, #504 @ 0x1f8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbz r6, 3bab76 │ │ │ │ + cbz r2, 3bab78 │ │ │ │ lsls r2, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (3bab8c ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1122673,15 +1122674,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ subs r6, #214 @ 0xd6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r2, sp, #232 @ 0xe8 │ │ │ │ + add r2, sp, #248 @ 0xf8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ subs r6, #156 @ 0x9c │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -1122778,31 +1122779,31 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #44] @ (3baccc ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3bac2e │ │ │ │ - add r1, sp, #824 @ 0x338 │ │ │ │ + add r1, sp, #840 @ 0x348 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r1, sp, #368 @ 0x170 │ │ │ │ + add r1, sp, #384 @ 0x180 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - sxtb r0, r0 │ │ │ │ + sxtb r4, r0 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r1, sp, #240 @ 0xf0 │ │ │ │ + add r1, sp, #256 @ 0x100 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - sxth r0, r4 │ │ │ │ + sxth r4, r4 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r1, sp, #0 │ │ │ │ + add r1, sp, #16 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbz r4, 3bad00 │ │ │ │ + cbz r0, 3bad02 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r0, sp, #904 @ 0x388 │ │ │ │ + add r0, sp, #920 @ 0x398 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbz r4, 3bad00 │ │ │ │ + cbz r0, 3bad02 │ │ │ │ lsls r2, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d13} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ sub sp, #92 @ 0x5c │ │ │ │ @@ -1123493,31 +1123494,31 @@ │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ ... │ │ │ │ subs r5, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, sp, #560 @ 0x230 │ │ │ │ + add r0, sp, #576 @ 0x240 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r2, pc, #128 @ (adr r2, 3bb5a8 ) │ │ │ │ + add r2, pc, #144 @ (adr r2, 3bb5b8 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ adds r6, #104 @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r1, pc, #400 @ (adr r1, 3bb6c0 ) │ │ │ │ + add r1, pc, #416 @ (adr r1, 3bb6d0 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r2, sp, #288 @ 0x120 │ │ │ │ + add r2, sp, #304 @ 0x130 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r1, pc, #280 @ (adr r1, 3bb650 ) │ │ │ │ + add r1, pc, #296 @ (adr r1, 3bb660 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r2, sp, #168 @ 0xa8 │ │ │ │ + add r2, sp, #184 @ 0xb8 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r1, pc, #88 @ (adr r1, 3bb598 ) │ │ │ │ + add r1, pc, #104 @ (adr r1, 3bb5a8 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r1, sp, #1000 @ 0x3e8 │ │ │ │ + add r1, sp, #1016 @ 0x3f8 │ │ │ │ lsls r2, r0, #1 │ │ │ │ vcmpe.f64 d3, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vcmpe.f64 d3, d1 │ │ │ │ it ge │ │ │ │ vmovge.f64 d4, d3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -1123626,21 +1123627,21 @@ │ │ │ │ b.n 3bb69a │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ ldr r3, [r7, #4] │ │ │ │ vldr d9, [pc, #4] @ 3bb6c8 │ │ │ │ b.n 3bb486 │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldr r6, [sp, #968] @ 0x3c8 │ │ │ │ + ldr r6, [sp, #984] @ 0x3d8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, pc, #848 @ (adr r7, 3bba28 ) │ │ │ │ + add r7, pc, #864 @ (adr r7, 3bba38 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r6, [sp, #848] @ 0x350 │ │ │ │ + ldr r6, [sp, #864] @ 0x360 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, pc, #728 @ (adr r7, 3bb9b8 ) │ │ │ │ + add r7, pc, #744 @ (adr r7, 3bb9c8 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [r1, #0] │ │ │ │ ldr r1, [r2, #0] │ │ │ │ @@ -1123790,15 +1123791,15 @@ │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ adds r2, #196 @ 0xc4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bl 5af87a │ │ │ │ - ldr r5, [sp, #384] @ 0x180 │ │ │ │ + ldr r5, [sp, #400] @ 0x190 │ │ │ │ lsls r6, r0, #1 │ │ │ │ adds r1, #200 @ 0xc8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ vldr d6, [r0, #8] │ │ │ │ vldr d5, [pc, #116] @ 3bb900 │ │ │ │ vldr d7, [r1, #8] │ │ │ │ vabs.f64 d6, d6 │ │ │ │ @@ -1123937,19 +1123938,19 @@ │ │ │ │ add r1, sp, #12 │ │ │ │ movs r4, #1 │ │ │ │ str r5, [sp, #0] │ │ │ │ bl 14f1c │ │ │ │ mov r0, r4 │ │ │ │ add sp, #16 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r3, [sp, #984] @ 0x3d8 │ │ │ │ + ldr r3, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r4, pc, #896 @ (adr r4, 3bbd8c ) │ │ │ │ + add r4, pc, #912 @ (adr r4, 3bbd9c ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r3, [sp, #872] @ 0x368 │ │ │ │ + ldr r3, [sp, #888] @ 0x378 │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, #28 │ │ │ │ @@ -1124183,36 +1124184,36 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - ldr r3, [sp, #384] @ 0x180 │ │ │ │ + ldr r3, [sp, #400] @ 0x190 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldc 15, cr15, [r1, #1020]! @ 0x3fc │ │ │ │ - ldr r1, [sp, #560] @ 0x230 │ │ │ │ + ldr r1, [sp, #576] @ 0x240 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r2, pc, #448 @ (adr r2, 3bbe98 ) │ │ │ │ + add r2, pc, #464 @ (adr r2, 3bbea8 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r1, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r1, [sp, #432] @ 0x1b0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r2, pc, #304 @ (adr r2, 3bbe10 ) │ │ │ │ + add r2, pc, #320 @ (adr r2, 3bbe20 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r1, [sp, #264] @ 0x108 │ │ │ │ + ldr r1, [sp, #280] @ 0x118 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r2, pc, #184 @ (adr r2, 3bbda0 ) │ │ │ │ + add r2, pc, #200 @ (adr r2, 3bbdb0 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r1, pc, #912 @ (adr r1, 3bc080 ) │ │ │ │ + add r1, pc, #928 @ (adr r1, 3bc090 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r0, [sp, #864] @ 0x360 │ │ │ │ + ldr r0, [sp, #880] @ 0x370 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r2, [r1, #20] │ │ │ │ + ldrb r6, [r1, #20] │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2880] @ 0xb40 │ │ │ │ ldr.w r5, [pc, #1128] @ 3bc178 │ │ │ │ @@ -1124599,15 +1124600,15 @@ │ │ │ │ ... │ │ │ │ cmp r4, #240 @ 0xf0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cmp r4, #138 @ 0x8a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #760] @ 0x2f8 │ │ │ │ + str r7, [sp, #776] @ 0x308 │ │ │ │ lsls r6, r0, #1 │ │ │ │ cmp r2, #0 │ │ │ │ ldr r2, [r5, #0] │ │ │ │ add.w r1, r2, #1 │ │ │ │ str r1, [r5, #0] │ │ │ │ ite lt │ │ │ │ vmovlt.f64 d6, d8 │ │ │ │ @@ -1124910,15 +1124911,15 @@ │ │ │ │ b.n 3bc29c │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - str r2, [sp, #968] @ 0x3c8 │ │ │ │ + str r2, [sp, #984] @ 0x3d8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ ldr.w r9, [r5] │ │ │ │ ldr.w sl, [sp, #36] @ 0x24 │ │ │ │ ldr r7, [r3, #0] │ │ │ │ mov r2, r9 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ @@ -1125183,53 +1125184,53 @@ │ │ │ │ bl 17d50 │ │ │ │ b.w 3bbd7c │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ - ldrh r0, [r0, #62] @ 0x3e │ │ │ │ + ldrh r4, [r0, #62] @ 0x3e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r0, [r1, #58] @ 0x3a │ │ │ │ + ldrh r4, [r1, #58] @ 0x3a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #176] @ 0xb0 │ │ │ │ + ldr r0, [sp, #192] @ 0xc0 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrh r6, [r6, #52] @ 0x34 │ │ │ │ + ldrh r2, [r7, #52] @ 0x34 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #616] @ 0x268 │ │ │ │ + str r7, [sp, #632] @ 0x278 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrh r4, [r1, #52] @ 0x34 │ │ │ │ + ldrh r0, [r2, #52] @ 0x34 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #448] @ 0x1c0 │ │ │ │ + str r7, [sp, #464] @ 0x1d0 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrh r0, [r6, #50] @ 0x32 │ │ │ │ + ldrh r4, [r6, #50] @ 0x32 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #336] @ 0x150 │ │ │ │ + str r7, [sp, #352] @ 0x160 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrh r6, [r5, #48] @ 0x30 │ │ │ │ + ldrh r2, [r6, #48] @ 0x30 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ + str r7, [sp, #80] @ 0x50 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrh r6, [r1, #48] @ 0x30 │ │ │ │ + ldrh r2, [r2, #48] @ 0x30 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [sp, #960] @ 0x3c0 │ │ │ │ + str r6, [sp, #976] @ 0x3d0 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrh r4, [r6, #46] @ 0x2e │ │ │ │ + ldrh r0, [r7, #46] @ 0x2e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [sp, #856] @ 0x358 │ │ │ │ + str r6, [sp, #872] @ 0x368 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrh r2, [r4, #46] @ 0x2e │ │ │ │ + ldrh r6, [r4, #46] @ 0x2e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r6, [r1, #44] @ 0x2c │ │ │ │ + ldrh r2, [r2, #44] @ 0x2c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [sp, #456] @ 0x1c8 │ │ │ │ + str r6, [sp, #472] @ 0x1d8 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrh r4, [r5, #42] @ 0x2a │ │ │ │ + ldrh r0, [r6, #42] @ 0x2a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [sp, #312] @ 0x138 │ │ │ │ + str r6, [sp, #328] @ 0x148 │ │ │ │ lsls r2, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3776] @ 0xec0 │ │ │ │ sub sp, #260 @ 0x104 │ │ │ │ @@ -1125794,41 +1125795,41 @@ │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ movs r1, #96 @ 0x60 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r1, #74 @ 0x4a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r2, #34] @ 0x22 │ │ │ │ + ldrh r0, [r3, #34] @ 0x22 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r5, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #232] @ 0xe8 │ │ │ │ lsls r2, r0, #1 │ │ │ │ movs r0, #204 @ 0xcc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r3, #32] │ │ │ │ + ldrh r6, [r3, #32] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r6, [r7, #30] │ │ │ │ + ldrh r2, [r0, #32] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r4, [r1, #28] │ │ │ │ + ldrh r0, [r2, #28] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r0, [r4, #24] │ │ │ │ + ldrh r4, [r4, #24] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r6, [r0, #22] │ │ │ │ + ldrh r2, [r1, #22] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r2, [r7, #14] │ │ │ │ + ldrh r6, [r7, #14] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [sp, #888] @ 0x378 │ │ │ │ + str r2, [sp, #904] @ 0x388 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrh r2, [r4, #14] │ │ │ │ + ldrh r6, [r4, #14] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [sp, #792] @ 0x318 │ │ │ │ + str r2, [sp, #808] @ 0x328 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrh r0, [r1, #14] │ │ │ │ + ldrh r4, [r1, #14] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [sp, #688] @ 0x2b0 │ │ │ │ + str r2, [sp, #704] @ 0x2c0 │ │ │ │ lsls r2, r0, #1 │ │ │ │ mov r9, r4 │ │ │ │ ldr.w sl, [sp, #96] @ 0x60 │ │ │ │ ldr r4, [sp, #36] @ 0x24 │ │ │ │ sub.w r8, r5, #4 │ │ │ │ mov r7, r2 │ │ │ │ ldr.w r2, [r8, #4]! │ │ │ │ @@ -1126097,29 +1126098,29 @@ │ │ │ │ beq.w 3bd06a │ │ │ │ b.n 3bd25e │ │ │ │ ... │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - strh r4, [r7, #38] @ 0x26 │ │ │ │ + strh r0, [r0, #40] @ 0x28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r0, [r4, #46] @ 0x2e │ │ │ │ + ldrh r4, [r4, #46] @ 0x2e │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strh r4, [r3, #36] @ 0x24 │ │ │ │ + strh r0, [r4, #36] @ 0x24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r0, [r0, #44] @ 0x2c │ │ │ │ + ldrh r4, [r0, #44] @ 0x2c │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strh r6, [r2, #30] │ │ │ │ + strh r2, [r3, #30] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r2, [r7, #36] @ 0x24 │ │ │ │ + ldrh r6, [r7, #36] @ 0x24 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strh r4, [r2, #24] │ │ │ │ + strh r0, [r3, #24] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r0, [r7, #30] │ │ │ │ + ldrh r4, [r7, #30] │ │ │ │ lsls r2, r0, #1 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vstr d6, [sp, #136] @ 0x88 │ │ │ │ vstr d2, [sp, #128] @ 0x80 │ │ │ │ vstr d3, [sp, #120] @ 0x78 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d0, d7, d3 │ │ │ │ @@ -1126411,35 +1126412,35 @@ │ │ │ │ vmov.f64 d4, d7 │ │ │ │ b.n 3bd5aa │ │ │ │ nop.w │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - strh r6, [r1, #14] │ │ │ │ + strh r2, [r2, #14] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r2, [r6, #20] │ │ │ │ + ldrh r6, [r6, #20] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strh r4, [r2, #12] │ │ │ │ + strh r0, [r3, #12] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r0, [r7, #18] │ │ │ │ + ldrh r4, [r7, #18] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strh r2, [r1, #10] │ │ │ │ + strh r6, [r1, #10] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r6, [r5, #16] │ │ │ │ + ldrh r2, [r6, #16] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strh r0, [r3, #8] │ │ │ │ + strh r4, [r3, #8] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r4, [r7, #14] │ │ │ │ + ldrh r0, [r0, #16] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strh r0, [r0, #8] │ │ │ │ + strh r4, [r0, #8] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r4, [r4, #14] │ │ │ │ + ldrh r0, [r5, #14] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strh r6, [r6, #6] │ │ │ │ + strh r2, [r7, #6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldrd r3, r2, [sp, #224] @ 0xe0 │ │ │ │ movs r1, #40 @ 0x28 │ │ │ │ vneg.f64 d1, d8 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mla r3, r1, r2, r3 │ │ │ │ ldr r2, [sp, #200] @ 0xc8 │ │ │ │ @@ -1126782,31 +1126783,31 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - ldrb r0, [r4, #26] │ │ │ │ + ldrb r4, [r4, #26] │ │ │ │ lsls r6, r0, #1 │ │ │ │ beq.n 3bda0a │ │ │ │ - @ instruction: 0xffff7cb6 │ │ │ │ + @ instruction: 0xffff7cba │ │ │ │ lsls r6, r0, #1 │ │ │ │ lsrs r4, r4, #25 │ │ │ │ movs r0, r0 │ │ │ │ bne.n 3bdb06 │ │ │ │ vshr.u64 , , #1 │ │ │ │ vaddl.u , d31, d13 │ │ │ │ - @ instruction: 0xffff7b54 │ │ │ │ + @ instruction: 0xffff7b58 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r0, [r7, #32] │ │ │ │ + strh r4, [r7, #32] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrb r4, [r7, #12] │ │ │ │ + ldrb r0, [r0, #13] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r0, [r4, #32] │ │ │ │ + strh r4, [r4, #32] │ │ │ │ lsls r2, r0, #1 │ │ │ │ ldr.w r1, [r7, #148] @ 0x94 │ │ │ │ mov r2, r4 │ │ │ │ mov r0, sl │ │ │ │ add r1, r3 │ │ │ │ str.w r1, [r7, #148] @ 0x94 │ │ │ │ mov r1, r8 │ │ │ │ @@ -1127925,154 +1127926,154 @@ │ │ │ │ mov r1, fp │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.w 3bd472 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldrb r2, [r0, #11] │ │ │ │ + ldrb r6, [r0, #11] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r4, [r4, #28] │ │ │ │ + strh r0, [r5, #28] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrb r4, [r2, #9] │ │ │ │ + ldrb r0, [r3, #9] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r6, [r6, #24] │ │ │ │ + strh r2, [r7, #24] │ │ │ │ lsls r2, r0, #1 │ │ │ │ blt.n 3be80e │ │ │ │ vcvt.f16.u16 d29, d31, #1 │ │ │ │ - vqrshrun.s64 d23, q14, #1 │ │ │ │ + vtbl.8 d23, {d31}, d0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r6, [r5, #26] │ │ │ │ + strb r2, [r6, #26] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r4, [r4, #20] │ │ │ │ + strb r0, [r5, #20] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r6, [r1, #24] │ │ │ │ + ldrb r2, [r2, #24] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r2, [r4, #19] │ │ │ │ + strb r6, [r4, #19] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r4, [r1, #23] │ │ │ │ + ldrb r0, [r2, #23] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r2, [r6, #18] │ │ │ │ + strb r6, [r6, #18] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r4, [r2, #22] │ │ │ │ + ldrb r0, [r3, #22] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r4, [r1, #18] │ │ │ │ + strb r0, [r2, #18] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r6, [r6, #21] │ │ │ │ + ldrb r2, [r7, #21] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r0, [r5, #17] │ │ │ │ + strb r4, [r5, #17] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r2, [r1, #21] │ │ │ │ + ldrb r6, [r1, #21] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r4, [r5, #16] │ │ │ │ + strb r0, [r6, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r6, [r1, #20] │ │ │ │ + ldrb r2, [r2, #20] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r2, [r2, #16] │ │ │ │ + strb r6, [r2, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r4, [r2, #13] │ │ │ │ + strb r0, [r3, #13] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r6, [r6, #16] │ │ │ │ + ldrb r2, [r7, #16] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r2, [r6, #12] │ │ │ │ + strb r6, [r6, #12] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r4, [r2, #16] │ │ │ │ + ldrb r0, [r3, #16] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r0, [r2, #12] │ │ │ │ + strb r4, [r2, #12] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r2, [r6, #15] │ │ │ │ + ldrb r6, [r6, #15] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r2, [r6, #11] │ │ │ │ + strb r6, [r6, #11] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r4, [r2, #15] │ │ │ │ + ldrb r0, [r3, #15] │ │ │ │ lsls r2, r0, #1 │ │ │ │ bpl.n 3be742 │ │ │ │ - vsra.u32 d23, d24, #1 │ │ │ │ + vsra.u32 d23, d28, #1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r4, [r3, #8] │ │ │ │ + ldrb r0, [r4, #8] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r2, [r0, #3] │ │ │ │ + strb r6, [r0, #3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r6, [r4, #6] │ │ │ │ + ldrb r2, [r5, #6] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r6, [r4, #2] │ │ │ │ + strb r2, [r5, #2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r2, [r1, #6] │ │ │ │ + ldrb r6, [r1, #6] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r0, [r1, #2] │ │ │ │ + strb r4, [r1, #2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r4, [r5, #5] │ │ │ │ + ldrb r0, [r6, #5] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r0, [r6, #1] │ │ │ │ + strb r4, [r6, #1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r4, [r2, #5] │ │ │ │ + ldrb r0, [r3, #5] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r2, [r2, #1] │ │ │ │ + strb r6, [r2, #1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r6, [r6, #4] │ │ │ │ + ldrb r2, [r7, #4] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r0, [r7, #0] │ │ │ │ + strb r4, [r7, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r2, [r3, #4] │ │ │ │ + ldrb r6, [r3, #4] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r6, [r2, #0] │ │ │ │ + strb r2, [r3, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r2, [r7, #3] │ │ │ │ + ldrb r6, [r7, #3] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r2, [r7, #124] @ 0x7c │ │ │ │ + ldr r6, [r7, #124] @ 0x7c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r6, [r3, #3] │ │ │ │ + ldrb r2, [r4, #3] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r4, [r3, #124] @ 0x7c │ │ │ │ + ldr r0, [r4, #124] @ 0x7c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r0, [r0, #3] │ │ │ │ + ldrb r4, [r0, #3] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r4, [r7, #120] @ 0x78 │ │ │ │ + ldr r0, [r0, #124] @ 0x7c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r6, [r4, #2] │ │ │ │ + ldrb r2, [r5, #2] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r4, [r1, #120] @ 0x78 │ │ │ │ + ldr r0, [r2, #120] @ 0x78 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r0, [r6, #1] │ │ │ │ + ldrb r4, [r6, #1] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r0, [r6, #116] @ 0x74 │ │ │ │ + ldr r4, [r6, #116] @ 0x74 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r4, [r2, #1] │ │ │ │ + ldrb r0, [r3, #1] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r6, [r2, #116] @ 0x74 │ │ │ │ + ldr r2, [r3, #116] @ 0x74 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r0, [r7, #0] │ │ │ │ + ldrb r4, [r7, #0] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r2, [r7, #112] @ 0x70 │ │ │ │ + ldr r6, [r7, #112] @ 0x70 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r6, [r3, #0] │ │ │ │ + ldrb r2, [r4, #0] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r0, [r4, #112] @ 0x70 │ │ │ │ + ldr r4, [r4, #112] @ 0x70 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r2, [r0, #0] │ │ │ │ + ldrb r6, [r0, #0] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r4, [r7, #108] @ 0x6c │ │ │ │ + ldr r0, [r0, #112] @ 0x70 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r0, [r4, #31] │ │ │ │ + strb r4, [r4, #31] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r2, [r4, #108] @ 0x6c │ │ │ │ + ldr r6, [r4, #108] @ 0x6c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r6, [r0, #31] │ │ │ │ + strb r2, [r1, #31] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r2, [r0, #108] @ 0x6c │ │ │ │ + ldr r6, [r0, #108] @ 0x6c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r4, [r4, #30] │ │ │ │ + strb r0, [r5, #30] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r4, [r4, #104] @ 0x68 │ │ │ │ + ldr r0, [r5, #104] @ 0x68 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r6, [r0, #30] │ │ │ │ + strb r2, [r1, #30] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r4, [r0, #104] @ 0x68 │ │ │ │ + ldr r0, [r1, #104] @ 0x68 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r0, [r5, #29] │ │ │ │ + strb r4, [r5, #29] │ │ │ │ lsls r2, r0, #1 │ │ │ │ ldr r0, [pc, #164] @ (3be8e0 ) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #156] @ (3be8e4 ) │ │ │ │ @@ -1128128,33 +1128129,33 @@ │ │ │ │ movs r2, #0 │ │ │ │ ldr.w r3, [r1, #148] @ 0x94 │ │ │ │ adds r3, #1 │ │ │ │ str.w r3, [r1, #148] @ 0x94 │ │ │ │ ldr r3, [r2, #0] │ │ │ │ udf #255 @ 0xff │ │ │ │ nop │ │ │ │ - ldr r4, [r7, #80] @ 0x50 │ │ │ │ + ldr r0, [r0, #84] @ 0x54 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r6, [r3, #24] │ │ │ │ + strb r2, [r4, #24] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r6, [r3, #80] @ 0x50 │ │ │ │ + ldr r2, [r4, #80] @ 0x50 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r2, [r0, #24] │ │ │ │ + strb r6, [r0, #24] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r2, [r0, #80] @ 0x50 │ │ │ │ + ldr r6, [r0, #80] @ 0x50 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r6, [r4, #23] │ │ │ │ + strb r2, [r5, #23] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r4, [r4, #76] @ 0x4c │ │ │ │ + ldr r0, [r5, #76] @ 0x4c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r0, [r1, #23] │ │ │ │ + strb r4, [r1, #23] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r2, [r0, #76] @ 0x4c │ │ │ │ + ldr r6, [r0, #76] @ 0x4c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r6, [r4, #22] │ │ │ │ + strb r2, [r5, #22] │ │ │ │ lsls r2, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ @@ -1128192,17 +1128193,17 @@ │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ nop │ │ │ │ - ldr r2, [r4, #64] @ 0x40 │ │ │ │ + ldr r6, [r4, #64] @ 0x40 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r6, [r0, #20] │ │ │ │ + strb r2, [r1, #20] │ │ │ │ lsls r2, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r2 │ │ │ │ @@ -1128247,17 +1128248,17 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #16] @ (3be9f8 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3be9a4 │ │ │ │ nop │ │ │ │ - ldr r2, [r3, #56] @ 0x38 │ │ │ │ + ldr r6, [r3, #56] @ 0x38 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r6, [r7, #17] │ │ │ │ + strb r2, [r0, #18] │ │ │ │ lsls r2, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr.w r2, [pc, #1748] @ 3bf0e0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1128878,194 +1128879,194 @@ │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #169 @ 0xa9 │ │ │ │ vmla.i q8, q3, d13[0] │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [r4, #52] @ 0x34 │ │ │ │ + ldr r0, [r5, #52] @ 0x34 │ │ │ │ lsls r6, r0, #1 │ │ │ │ mrc2 15, 5, pc, cr7, cr15, {7} │ │ │ │ vminnm.f32 , , │ │ │ │ - ldr r2, [r2, #52] @ 0x34 │ │ │ │ + ldr r6, [r2, #52] @ 0x34 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [r4, #52] @ 0x34 │ │ │ │ + ldr r4, [r4, #52] @ 0x34 │ │ │ │ lsls r6, r0, #1 │ │ │ │ lsrs r5, r4, #32 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [r2, #44] @ 0x2c │ │ │ │ + ldr r0, [r3, #44] @ 0x2c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r6, [r6, #14] │ │ │ │ + strb r2, [r7, #14] │ │ │ │ lsls r2, r0, #1 │ │ │ │ vhadd.u8 q8, q6, │ │ │ │ - ldr r0, [r3, #40] @ 0x28 │ │ │ │ + ldr r4, [r3, #40] @ 0x28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r2, [r7, #13] │ │ │ │ + strb r6, [r7, #13] │ │ │ │ lsls r2, r0, #1 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0xffffbfaf │ │ │ │ - @ instruction: 0xffff6a52 │ │ │ │ + @ instruction: 0xffff6a56 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r4, [r6, #12] │ │ │ │ + strb r0, [r7, #12] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r4, [r6, #32] │ │ │ │ + ldr r0, [r7, #32] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r6, [r2, #12] │ │ │ │ + strb r2, [r3, #12] │ │ │ │ lsls r2, r0, #1 │ │ │ │ ittet cc │ │ │ │ - vtbxcc.8 d22, {d15-d17}, d18 │ │ │ │ + vtbxcc.8 d22, {d15-d17}, d22 │ │ │ │ lslcc r6, r0, #1 │ │ │ │ - ldrcs r2, [r4, #40] @ 0x28 │ │ │ │ + ldrcs r6, [r4, #40] @ 0x28 │ │ │ │ lslcc r6, r0, #1 │ │ │ │ - ldr r0, [r2, #28] │ │ │ │ + ldr r4, [r2, #28] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r2, [r6, #10] │ │ │ │ + strb r6, [r6, #10] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r2, [r6, #24] │ │ │ │ + ldr r6, [r6, #24] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r4, [r2, #10] │ │ │ │ + strb r0, [r3, #10] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r4, [r5, #40] @ 0x28 │ │ │ │ + ldr r0, [r6, #40] @ 0x28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r4, [r2, #36] @ 0x24 │ │ │ │ + ldr r0, [r3, #36] @ 0x24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r4, #20] │ │ │ │ + ldr r6, [r4, #20] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r4, [r0, #9] │ │ │ │ + strb r0, [r1, #9] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r6, [r0, #40] @ 0x28 │ │ │ │ + ldr r2, [r1, #40] @ 0x28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r0, #44] @ 0x2c │ │ │ │ + ldr r6, [r0, #44] @ 0x2c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [r2, #16] │ │ │ │ + ldr r2, [r3, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r0, [r7, #7] │ │ │ │ + strb r4, [r7, #7] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r4, [r6, #12] │ │ │ │ + ldr r0, [r7, #12] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r4, [r2, #7] │ │ │ │ + strb r0, [r3, #7] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r0, [r6, #40] @ 0x28 │ │ │ │ + ldr r4, [r6, #40] @ 0x28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [r5, #36] @ 0x24 │ │ │ │ + ldr r2, [r6, #36] @ 0x24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r4, [r4, #8] │ │ │ │ + ldr r0, [r5, #8] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r6, [r0, #6] │ │ │ │ + strb r2, [r1, #6] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r0, [r2, #44] @ 0x2c │ │ │ │ + ldr r4, [r2, #44] @ 0x2c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [r7, #36] @ 0x24 │ │ │ │ + ldr r4, [r7, #36] @ 0x24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [r2, #4] │ │ │ │ + ldr r2, [r3, #4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r0, [r7, #4] │ │ │ │ + strb r4, [r7, #4] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r0, [r5, #44] @ 0x2c │ │ │ │ + ldr r4, [r5, #44] @ 0x2c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r4, #40] @ 0x28 │ │ │ │ + ldr r6, [r4, #40] @ 0x28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [r1, #0] │ │ │ │ + ldr r4, [r1, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r2, [r5, #3] │ │ │ │ + strb r6, [r5, #3] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - lsls r4, r5, #31 │ │ │ │ + lsls r0, r6, #31 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r6, #40] @ 0x28 │ │ │ │ + ldr r6, [r6, #40] @ 0x28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [r7, #120] @ 0x78 │ │ │ │ + str r2, [r0, #124] @ 0x7c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r2, [r4, #2] │ │ │ │ + strb r6, [r4, #2] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - lsls r4, r6, #31 │ │ │ │ + lsls r0, r7, #31 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r1, #40] @ 0x28 │ │ │ │ + ldr r6, [r1, #40] @ 0x28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [r6, #116] @ 0x74 │ │ │ │ + str r2, [r7, #116] @ 0x74 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r2, [r3, #1] │ │ │ │ + strb r6, [r3, #1] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - str r6, [r6, #84] @ 0x54 │ │ │ │ + str r2, [r7, #84] @ 0x54 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [r5, #36] @ 0x24 │ │ │ │ + ldr r4, [r5, #36] @ 0x24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [r6, #112] @ 0x70 │ │ │ │ + str r6, [r6, #112] @ 0x70 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r6, [r2, #0] │ │ │ │ + strb r2, [r3, #0] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - str r0, [r1, #92] @ 0x5c │ │ │ │ + str r4, [r1, #92] @ 0x5c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r1, #36] @ 0x24 │ │ │ │ + ldr r6, [r1, #36] @ 0x24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [r5, #108] @ 0x6c │ │ │ │ + str r2, [r6, #108] @ 0x6c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r2, #124] @ 0x7c │ │ │ │ + ldr r6, [r2, #124] @ 0x7c │ │ │ │ lsls r2, r0, #1 │ │ │ │ - asrs r0, r0, #16 │ │ │ │ + asrs r4, r0, #16 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r2, [r4, #32] │ │ │ │ + ldr r6, [r4, #32] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [r5, #104] @ 0x68 │ │ │ │ + str r6, [r5, #104] @ 0x68 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [r1, #120] @ 0x78 │ │ │ │ + ldr r2, [r2, #120] @ 0x78 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - adds r6, r1, #3 │ │ │ │ + adds r2, r2, #3 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r0, [r0, #32] │ │ │ │ + ldr r4, [r0, #32] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [r4, #100] @ 0x64 │ │ │ │ + str r2, [r5, #100] @ 0x64 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r1, #116] @ 0x74 │ │ │ │ + ldr r6, [r1, #116] @ 0x74 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - adds r0, r3, #3 │ │ │ │ + adds r4, r3, #3 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r2, [r4, #28] │ │ │ │ + ldr r6, [r4, #28] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [r4, #96] @ 0x60 │ │ │ │ + str r6, [r4, #96] @ 0x60 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [r0, #112] @ 0x70 │ │ │ │ + ldr r2, [r1, #112] @ 0x70 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - str r0, [r7, #84] @ 0x54 │ │ │ │ + str r4, [r7, #84] @ 0x54 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r1, #28] │ │ │ │ + ldr r6, [r1, #28] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [r3, #92] @ 0x5c │ │ │ │ + str r2, [r4, #92] @ 0x5c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r0, #108] @ 0x6c │ │ │ │ + ldr r6, [r0, #108] @ 0x6c │ │ │ │ lsls r2, r0, #1 │ │ │ │ - str r4, [r7, #84] @ 0x54 │ │ │ │ + str r0, [r0, #88] @ 0x58 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [r4, #24] │ │ │ │ + ldr r2, [r5, #24] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [r2, #88] @ 0x58 │ │ │ │ + str r2, [r3, #88] @ 0x58 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r7, #100] @ 0x64 │ │ │ │ + ldr r6, [r7, #100] @ 0x64 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r4, [r1, #24] │ │ │ │ + ldr r0, [r2, #24] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [r6, #24] │ │ │ │ + ldr r2, [r7, #24] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [r2, #84] @ 0x54 │ │ │ │ + str r6, [r2, #84] @ 0x54 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [r6, #96] @ 0x60 │ │ │ │ + ldr r2, [r7, #96] @ 0x60 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ssat r0, #6, sl, asr #1 │ │ │ │ - ldr r0, [r2, #24] │ │ │ │ + ssat r0, #6, lr, asr #1 │ │ │ │ + ldr r4, [r2, #24] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r0, [r3, #80] @ 0x50 │ │ │ │ + str r4, [r3, #80] @ 0x50 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r4, [r7, #92] @ 0x5c │ │ │ │ + ldr r0, [r0, #96] @ 0x60 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - lsls r6, r1, #27 │ │ │ │ + lsls r2, r2, #27 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [r6, #20] │ │ │ │ + ldr r4, [r6, #20] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [r2, #76] @ 0x4c │ │ │ │ + str r6, [r2, #76] @ 0x4c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [r6, #88] @ 0x58 │ │ │ │ + ldr r2, [r7, #88] @ 0x58 │ │ │ │ lsls r2, r0, #1 │ │ │ │ mvn.w r2, #2147483648 @ 0x80000000 │ │ │ │ ldr r1, [pc, #64] @ (3bf2a8 ) │ │ │ │ str r2, [sp, #12] │ │ │ │ movs r2, #100 @ 0x64 │ │ │ │ strd r2, r5, [sp, #4] │ │ │ │ add.w r3, r6, #132 @ 0x84 │ │ │ │ @@ -1129086,21 +1129087,21 @@ │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #24] @ (3bf2b4 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3beab8 │ │ │ │ nop │ │ │ │ - str r4, [r4, #120] @ 0x78 │ │ │ │ + str r0, [r5, #120] @ 0x78 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r6, #20 │ │ │ │ + lsls r6, r6, #20 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [r4, #44] @ 0x2c │ │ │ │ + str r2, [r5, #44] @ 0x2c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r1, #60] @ 0x3c │ │ │ │ + ldr r6, [r1, #60] @ 0x3c │ │ │ │ lsls r2, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3be9fc │ │ │ │ @@ -1129121,17 +1129122,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - str r0, [r3, #40] @ 0x28 │ │ │ │ + str r4, [r3, #40] @ 0x28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r4, [r7, #52] @ 0x34 │ │ │ │ + ldr r0, [r0, #56] @ 0x38 │ │ │ │ lsls r2, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ add.w r1, r0, r1, lsl #3 │ │ │ │ add.w r0, r0, r2, lsl #3 │ │ │ │ vldr d7, [r1] │ │ │ │ vldr d6, [r0] │ │ │ │ @@ -1130196,114 +1130197,114 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - ldrb r2, [r7, r6] │ │ │ │ + ldrb r6, [r7, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r4, [r2, r7] │ │ │ │ + ldrb r0, [r3, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r4, [r4, r0] │ │ │ │ + ldrsh r0, [r5, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r6, [r6, r2] │ │ │ │ + ldrsh r2, [r7, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r6, [r0, r2] │ │ │ │ + ldrsh r2, [r1, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r0, [r2, r0] │ │ │ │ + ldrsh r4, [r2, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r4, [r6, r5] │ │ │ │ + ldrb r0, [r7, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r0, [r7, #20] │ │ │ │ + str r4, [r7, #20] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrb r4, [r2, r5] │ │ │ │ + ldrb r0, [r3, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r0, [r3, #20] │ │ │ │ + str r4, [r3, #20] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrsh r4, [r0, r1] │ │ │ │ + ldrsh r0, [r1, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r0, [r6, r2] │ │ │ │ + ldrsh r4, [r6, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r0, [r0, r4] │ │ │ │ + ldrsh r4, [r0, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r6, [r4, r2] │ │ │ │ + ldrsh r2, [r5, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r4, [r4, r3] │ │ │ │ + ldrb r0, [r5, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r0, [r5, #12] │ │ │ │ + str r4, [r5, #12] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrb r2, [r1, r3] │ │ │ │ + ldrb r6, [r1, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [r1, #12] │ │ │ │ + str r2, [r2, #12] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrsh r6, [r1, r5] │ │ │ │ + ldrsh r2, [r2, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r4, [r3, r4] │ │ │ │ + ldrsh r0, [r4, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r6, [r5, r2] │ │ │ │ + ldrsh r2, [r6, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r4, [r3, r4] │ │ │ │ + ldrsh r0, [r4, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r4, [r0, r6] │ │ │ │ + ldrsh r0, [r1, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r2, [r3, r1] │ │ │ │ + ldrb r6, [r3, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [r3, #4] │ │ │ │ + str r2, [r4, #4] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrb r0, [r0, r1] │ │ │ │ + ldrb r4, [r0, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r4, [r0, #4] │ │ │ │ + str r0, [r1, #4] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrsh r0, [r2, r6] │ │ │ │ + ldrsh r4, [r2, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r6, [r0, r5] │ │ │ │ + ldrsh r2, [r1, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r4, [r7, r7] │ │ │ │ + ldrb r0, [r0, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r0, [r0, #0] │ │ │ │ + str r4, [r0, #0] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrsh r4, [r6, r6] │ │ │ │ + ldrsh r0, [r7, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r6, [r4, r5] │ │ │ │ + ldrsh r2, [r5, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r0, [r7, r6] │ │ │ │ + ldrh r4, [r7, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r4, [r7, r6] │ │ │ │ + ldrsh r0, [r0, r7] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrh r2, [r3, r6] │ │ │ │ + ldrh r6, [r3, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r4, [r3, r6] │ │ │ │ + ldrsh r0, [r4, r6] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - str r2, [r1, #0] │ │ │ │ + str r6, [r1, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r4, [r6, r5] │ │ │ │ + ldrsh r0, [r7, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r0, [r3, r7] │ │ │ │ + ldrsh r4, [r3, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r6, [r2, r5] │ │ │ │ + ldrh r2, [r3, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r2, [r3, r5] │ │ │ │ + ldrsh r6, [r3, r5] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldrsh r2, [r1, r7] │ │ │ │ + ldrsh r6, [r1, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r4, [r4, #0] │ │ │ │ + str r0, [r5, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r6, [r6, r6] │ │ │ │ + ldrsh r2, [r7, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r0, [r2, r4] │ │ │ │ + ldrh r4, [r2, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r4, [r2, r4] │ │ │ │ + ldrsh r0, [r3, r4] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - str r0, [r2, #0] │ │ │ │ + str r4, [r2, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldc2l 0, cr0, [r6, #260]! @ 0x104 │ │ │ │ - ldrh r2, [r1, r3] │ │ │ │ + ldc2l 0, cr0, [sl, #260]! @ 0x104 │ │ │ │ + ldrh r6, [r1, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r6, [r1, r3] │ │ │ │ + ldrsh r2, [r2, r3] │ │ │ │ lsls r2, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #20 │ │ │ │ str r1, [sp, #12] │ │ │ │ @@ -1130314,15 +1130315,15 @@ │ │ │ │ movs r2, #40 @ 0x28 │ │ │ │ add r3, pc │ │ │ │ str.w ip, [sp] │ │ │ │ bl 14f1c │ │ │ │ movs r0, #1 │ │ │ │ add sp, #20 │ │ │ │ pop {pc} │ │ │ │ - ldr r4, [r2, r6] │ │ │ │ + ldr r0, [r3, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r0, [r1, #0] │ │ │ │ bx lr │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1130695,21 +1130696,21 @@ │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xffc0ffff │ │ │ │ rors r7, r3 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldmdb lr, {r0, r2, r3, r6} │ │ │ │ - ldr r4, [r7, r2] │ │ │ │ + ldr r0, [r0, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldrd r0, r0, [ip], #-308 @ 0x134 │ │ │ │ - ldrsb r6, [r4, r7] │ │ │ │ + ldrsb r2, [r5, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ bl 3f8536 │ │ │ │ - ldrsb r0, [r1, r2] │ │ │ │ + ldrsb r4, [r1, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r0, [pc, #944] @ (3c08f0 ) │ │ │ │ movw r1, #973 @ 0x3cd │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17bd0 │ │ │ │ ldr r0, [pc, #936] @ (3c08f4 ) │ │ │ │ @@ -1131024,46 +1131025,46 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ - strb r6, [r2, r4] │ │ │ │ + strb r2, [r3, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [r3, r4] │ │ │ │ + ldr r4, [r3, r4] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r4, [r3, r2] │ │ │ │ + strb r0, [r4, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r2, [r1, r0] │ │ │ │ + strb r6, [r1, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r4, [r2, r0] │ │ │ │ + ldr r0, [r3, r0] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strh r0, [r3, r7] │ │ │ │ + strh r4, [r3, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsb r2, [r3, r7] │ │ │ │ + ldrsb r6, [r3, r7] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strh r6, [r7, r6] │ │ │ │ + strh r2, [r0, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsb r0, [r0, r7] │ │ │ │ + ldrsb r4, [r0, r7] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strh r0, [r0, r6] │ │ │ │ + strh r4, [r0, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r2, [r6, r3] │ │ │ │ + strh r6, [r6, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsb r4, [r7, r3] │ │ │ │ + ldrsb r0, [r0, r4] │ │ │ │ lsls r2, r0, #1 │ │ │ │ @ instruction: 0xeb7dffff │ │ │ │ - strh r4, [r5, r2] │ │ │ │ + strh r0, [r6, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsb r6, [r5, r2] │ │ │ │ + ldrsb r2, [r6, r2] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strh r2, [r1, r0] │ │ │ │ + strh r6, [r1, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [r1, r6] │ │ │ │ + str r2, [r2, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ vldr d6, [pc, #216] @ 3c0a10 │ │ │ │ vstr d6, [r5] │ │ │ │ adds r4, #1 │ │ │ │ adds r5, #8 │ │ │ │ adds r7, #8 │ │ │ │ add.w sl, sl, #8 │ │ │ │ @@ -1131173,15 +1131174,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ svc 214 @ 0xd6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r0, [r4, r6] │ │ │ │ + strb r4, [r4, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ svc 164 @ 0xa4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -1131295,27 +1131296,27 @@ │ │ │ │ lsls r2, r2, #2 │ │ │ │ bl 14f1c │ │ │ │ mov.w r8, #1 │ │ │ │ mov r0, r8 │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ nop │ │ │ │ - strb r6, [r6, r3] │ │ │ │ + strb r2, [r7, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r6, [r2, r3] │ │ │ │ + strb r2, [r3, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r4, [r6, r2] │ │ │ │ + strb r0, [r7, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r0, [r7, r3] │ │ │ │ + strh r4, [r7, r3] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r2, [r3, r2] │ │ │ │ + strb r6, [r3, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r6, [r3, r3] │ │ │ │ + strh r2, [r4, r3] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strb r6, [r1, r1] │ │ │ │ + strb r2, [r2, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2960] @ 0xb90 │ │ │ │ ldr r2, [pc, #704] @ (3c0eb0 ) │ │ │ │ subw sp, sp, #1100 @ 0x44c │ │ │ │ @@ -1131588,51 +1131589,51 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ udf #22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r4, [r3, r7] │ │ │ │ + strh r0, [r4, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r0, [r4, r0] │ │ │ │ + strh r4, [r4, r0] │ │ │ │ lsls r2, r0, #1 │ │ │ │ ble.n 3c0e38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r4, r5] │ │ │ │ + strh r4, [r4, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r4, [r5, r4] │ │ │ │ + strh r0, [r6, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [r5, r5] │ │ │ │ + str r2, [r6, r5] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - strh r4, [r1, r4] │ │ │ │ + strh r0, [r2, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r0, [r2, r5] │ │ │ │ + str r4, [r2, r5] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - asrs r2, r1, #8 │ │ │ │ + asrs r6, r1, #8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r0, [r7, r7] │ │ │ │ + str r4, [r7, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r4, [r7, r0] │ │ │ │ + str r0, [r0, r1] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - str r6, [r3, r7] │ │ │ │ + str r2, [r4, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [r4, r0] │ │ │ │ + str r6, [r4, r0] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - str r4, [r0, r7] │ │ │ │ + str r0, [r1, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r0, [r1, r0] │ │ │ │ + str r4, [r1, r0] │ │ │ │ lsls r2, r0, #1 │ │ │ │ - str r6, [r4, r6] │ │ │ │ + str r2, [r5, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r7, [pc, #936] @ (3c12a4 ) │ │ │ │ + ldr r7, [pc, #952] @ (3c12b4 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ - str r4, [r1, r6] │ │ │ │ + str r0, [r2, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r7, [pc, #824] @ (3c123c ) │ │ │ │ + ldr r7, [pc, #840] @ (3c124c ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3c0bdc │ │ │ │ @@ -1131653,17 +1131654,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - str r4, [r5, r3] │ │ │ │ + str r0, [r6, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r7, [pc, #192] @ (3c1010 ) │ │ │ │ + ldr r7, [pc, #208] @ (3c1020 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1131693,17 +1131694,17 @@ │ │ │ │ ldr r1, [sp, #0] │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - str r6, [r0, r2] │ │ │ │ + str r2, [r1, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [pc, #808] @ (3c12dc ) │ │ │ │ + ldr r6, [pc, #824] @ (3c12ec ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [pc, #176] @ (3c1078 ) │ │ │ │ @@ -1131782,17 +1131783,17 @@ │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ bge.n 3c1100 │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bge.n 3c1098 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [pc, #848] @ (3c13d8 ) │ │ │ │ + ldr r7, [pc, #864] @ (3c13e8 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [pc, #96] @ (3c10ec ) │ │ │ │ + ldr r6, [pc, #112] @ (3c10fc ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #468] @ (3c1274 ) │ │ │ │ @@ -1131977,47 +1131978,47 @@ │ │ │ │ b.n 3c10f2 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bls.n 3c1348 │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r4, #228 @ 0xe4 │ │ │ │ + adds r4, #232 @ 0xe8 │ │ │ │ lsls r3, r0, #1 │ │ │ │ - cmp r4, #14 │ │ │ │ + cmp r4, #18 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r7, [pc, #224] @ (3c1368 ) │ │ │ │ + ldr r7, [pc, #240] @ (3c1378 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r5, [pc, #496] @ (3c147c ) │ │ │ │ + ldr r5, [pc, #512] @ (3c148c ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ bls.n 3c12bc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r3, #180 @ 0xb4 │ │ │ │ + cmp r3, #184 @ 0xb8 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r6, [pc, #888] @ (3c1610 ) │ │ │ │ + ldr r6, [pc, #904] @ (3c1620 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r5, [pc, #136] @ (3c1324 ) │ │ │ │ + ldr r5, [pc, #152] @ (3c1334 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r6, [pc, #568] @ (3c14d8 ) │ │ │ │ + ldr r6, [pc, #584] @ (3c14e8 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [pc, #264] @ (3c13ac ) │ │ │ │ + ldr r6, [pc, #280] @ (3c13bc ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r4, [pc, #536] @ (3c14c0 ) │ │ │ │ + ldr r4, [pc, #552] @ (3c14d0 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r6, [pc, #160] @ (3c134c ) │ │ │ │ + ldr r6, [pc, #176] @ (3c135c ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r4, [pc, #432] @ (3c1460 ) │ │ │ │ + ldr r4, [pc, #448] @ (3c1470 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r6, [pc, #48] @ (3c12e4 ) │ │ │ │ + ldr r6, [pc, #64] @ (3c12f4 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [pc, #128] @ (3c1338 ) │ │ │ │ + ldr r6, [pc, #144] @ (3c1348 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r5, [pc, #880] @ (3c162c ) │ │ │ │ + ldr r5, [pc, #896] @ (3c163c ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r4, [pc, #152] @ (3c1358 ) │ │ │ │ + ldr r4, [pc, #168] @ (3c1368 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #404] @ (3c1464 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1132182,56 +1132183,56 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 3c1360 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ bvc.n 3c14d4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [pc, #40] @ (3c1498 ) │ │ │ │ + ldr r5, [pc, #56] @ (3c14a8 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ mcrr2 15, 15, pc, r5, cr15 @ │ │ │ │ stc2 15, cr15, [r5], #1020 @ 0x3fc │ │ │ │ - ldr r5, [pc, #584] @ (3c16c4 ) │ │ │ │ + ldr r5, [pc, #600] @ (3c16d4 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - adds r2, #114 @ 0x72 │ │ │ │ + adds r2, #118 @ 0x76 │ │ │ │ lsls r3, r0, #1 │ │ │ │ lsls r5, r1, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [pc, #808] @ (3c17b0 ) │ │ │ │ + ldr r4, [pc, #824] @ (3c17c0 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r3, [pc, #56] @ (3c14c4 ) │ │ │ │ + ldr r3, [pc, #72] @ (3c14d4 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ bvs.n 3c13e0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [pc, #608] @ (3c16f4 ) │ │ │ │ + ldr r4, [pc, #624] @ (3c1704 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #880] @ (3c1808 ) │ │ │ │ + ldr r2, [pc, #896] @ (3c1818 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ bl 24549a │ │ │ │ @ instruction: 0xfb55ffff │ │ │ │ - ldr r4, [pc, #360] @ (3c160c ) │ │ │ │ + ldr r4, [pc, #376] @ (3c161c ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #632] @ (3c1720 ) │ │ │ │ + ldr r2, [pc, #648] @ (3c1730 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r4, [pc, #256] @ (3c15ac ) │ │ │ │ + ldr r4, [pc, #272] @ (3c15bc ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #528] @ (3c16c0 ) │ │ │ │ + ldr r2, [pc, #544] @ (3c16d0 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ bl 2614b2 │ │ │ │ - ldr r4, [pc, #24] @ (3c14d0 ) │ │ │ │ + ldr r4, [pc, #40] @ (3c14e0 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #296] @ (3c15e4 ) │ │ │ │ + ldr r2, [pc, #312] @ (3c15f4 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r3, [pc, #944] @ (3c1870 ) │ │ │ │ + ldr r3, [pc, #960] @ (3c1880 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #192] @ (3c1584 ) │ │ │ │ + ldr r2, [pc, #208] @ (3c1594 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r3, [pc, #824] @ (3c1800 ) │ │ │ │ + ldr r3, [pc, #840] @ (3c1810 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #64] @ (3c150c ) │ │ │ │ + ldr r2, [pc, #80] @ (3c151c ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #416] @ (3c1680 ) │ │ │ │ @@ -1132401,43 +1132402,43 @@ │ │ │ │ bl 17d50 │ │ │ │ b.n 3c1520 │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ bpl.n 3c16d4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [pc, #40] @ (3c16b4 ) │ │ │ │ + ldr r3, [pc, #56] @ (3c16c4 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r1, [pc, #312] @ (3c17c8 ) │ │ │ │ + ldr r1, [pc, #328] @ (3c17d8 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ bmi.n 3c1664 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [pc, #704] @ (3c1958 ) │ │ │ │ + ldr r2, [pc, #720] @ (3c1968 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [pc, #976] @ (3c1a6c ) │ │ │ │ + ldr r0, [pc, #992] @ (3c1a7c ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r2, [pc, #432] @ (3c1850 ) │ │ │ │ + ldr r2, [pc, #448] @ (3c1860 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r2, sp, #376 @ 0x178 │ │ │ │ + add r2, sp, #392 @ 0x188 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r2, [pc, #152] @ (3c1740 ) │ │ │ │ + ldr r2, [pc, #168] @ (3c1750 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [pc, #424] @ (3c1854 ) │ │ │ │ + ldr r0, [pc, #440] @ (3c1864 ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ - cmp r7, #118 @ 0x76 │ │ │ │ + cmp r7, #122 @ 0x7a │ │ │ │ lsls r3, r0, #1 │ │ │ │ - ldr r1, [pc, #768] @ (3c19b4 ) │ │ │ │ + ldr r1, [pc, #784] @ (3c19c4 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r1, [pc, #832] @ (3c19f8 ) │ │ │ │ + ldr r1, [pc, #848] @ (3c1a08 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [pc, #80] @ (3c170c ) │ │ │ │ + ldr r0, [pc, #96] @ (3c171c ) │ │ │ │ lsls r2, r0, #1 │ │ │ │ - ldr r1, [pc, #712] @ (3c1988 ) │ │ │ │ + ldr r1, [pc, #728] @ (3c1998 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - blxns lr │ │ │ │ + blx pc │ │ │ │ lsls r2, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1132772,27 +1132773,27 @@ │ │ │ │ ... │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 3c1ce0 ) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r1, [pc, #952] @ (3c1e88 ) │ │ │ │ + ldr r1, [pc, #968] @ (3c1e98 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ bcc.n 3c1afc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #640] @ (3c1d58 ) │ │ │ │ + ldr r1, [pc, #656] @ (3c1d68 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0x4786 │ │ │ │ + @ instruction: 0x478a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - mov ip, r4 │ │ │ │ + mov r8, r5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldmia r7, {r2, r3, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mov r8, r5 │ │ │ │ + mov ip, r5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ adds r1, #1 │ │ │ │ mov r0, fp │ │ │ │ bl 524eac │ │ │ │ ldr r6, [sp, #52] @ 0x34 │ │ │ │ str r0, [r6, #0] │ │ │ │ mov r0, fp │ │ │ │ @@ -1133078,73 +1133079,73 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ b.n 3c1dae │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - cmp r8, r5 │ │ │ │ + cmp ip, r5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - orrs r2, r0 │ │ │ │ + orrs r6, r0 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - cmp ip, r1 │ │ │ │ + cmp r8, r2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmn r6, r4 │ │ │ │ + cmn r2, r5 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - cmp r2, lr │ │ │ │ + cmp r6, lr │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmn r6, r1 │ │ │ │ + cmn r2, r2 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - cmp r0, r1 │ │ │ │ + cmp r4, r1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - negs r4, r4 │ │ │ │ + negs r0, r5 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add ip, r7 │ │ │ │ + add r8, r8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - tst r0, r3 │ │ │ │ + tst r4, r3 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r8, r2 │ │ │ │ + add ip, r2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - rors r4, r5 │ │ │ │ + rors r0, r6 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - add r0, r1 │ │ │ │ + add r4, r1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - adcs r4, r4 │ │ │ │ + adcs r0, r5 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - mvns r6, r5 │ │ │ │ + mvns r2, r6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - adcs r2, r1 │ │ │ │ + adcs r6, r1 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - mvns r2, r2 │ │ │ │ + mvns r6, r2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - asrs r6, r5 │ │ │ │ + asrs r2, r6 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - bics r2, r7 │ │ │ │ + bics r6, r7 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - asrs r6, r2 │ │ │ │ + asrs r2, r3 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - bics r6, r3 │ │ │ │ + bics r2, r4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r2, r7 │ │ │ │ + lsrs r6, r7 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - bics r0, r0 │ │ │ │ + bics r4, r0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r2, r3 │ │ │ │ + lsrs r6, r3 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - muls r6, r4 │ │ │ │ + muls r2, r5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r0, r0 │ │ │ │ + lsrs r4, r0 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - muls r6, r0 │ │ │ │ + muls r2, r1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r4 │ │ │ │ + lsls r6, r4 │ │ │ │ lsls r2, r0, #1 │ │ │ │ - orrs r6, r3 │ │ │ │ + orrs r2, r4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - eors r0, r7 │ │ │ │ + eors r4, r7 │ │ │ │ lsls r2, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #16 │ │ │ │ mov r6, r1 │ │ │ │ @@ -1133210,17 +1133211,17 @@ │ │ │ │ str r3, [r2, #0] │ │ │ │ b.n 3c1eb6 │ │ │ │ mov r0, r4 │ │ │ │ bl 522308 │ │ │ │ cmp r0, #2 │ │ │ │ bne.n 3c1eb6 │ │ │ │ b.n 3c1ee6 │ │ │ │ - rors r0, r7 │ │ │ │ + rors r4, r7 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r7, #84 @ 0x54 │ │ │ │ + subs r7, #88 @ 0x58 │ │ │ │ lsls r2, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ ldr r2, [pc, #128] @ (3c1fcc ) │ │ │ │ @@ -1133273,27 +1133274,27 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ b.n 3c1f8e │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ vminnm.f32 , , │ │ │ │ - negs r2, r5 │ │ │ │ + negs r6, r5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldmia r2!, {r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [r1, #52] @ 0x34 │ │ │ │ + ldr r0, [r2, #52] @ 0x34 │ │ │ │ lsls r3, r0, #1 │ │ │ │ ldmia r2!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adcs r0, r2 │ │ │ │ + adcs r4, r2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r6, #172 @ 0xac │ │ │ │ + subs r6, #176 @ 0xb0 │ │ │ │ lsls r2, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -1133334,15 +1133335,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 1166c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldmia r2!, {r1} │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - rors r4, r1 │ │ │ │ + rors r0, r2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldmia r1!, {r4, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -1133430,19 +1133431,19 @@ │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17d50 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ nop │ │ │ │ - adcs r6, r3 │ │ │ │ + adcs r2, r4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r2, r3 │ │ │ │ + lsrs r6, r3 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r5, #30 │ │ │ │ + subs r5, #34 @ 0x22 │ │ │ │ lsls r2, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2848] @ 0xb20 │ │ │ │ subw sp, sp, #1212 @ 0x4bc │ │ │ │ mov sl, r3 │ │ │ │ @@ -1134140,109 +1134141,109 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldmia r0!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ands r4, r1 │ │ │ │ + ands r0, r2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes